TimeQuest Timing Analyzer report for module_8bits
Wed Jul 13 01:16:49 2016
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'i_clk'
 12. Slow Model Hold: 'i_clk'
 13. Slow Model Recovery: 'i_clk'
 14. Slow Model Removal: 'i_clk'
 15. Slow Model Minimum Pulse Width: 'i_clk'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'i_clk'
 26. Fast Model Hold: 'i_clk'
 27. Fast Model Recovery: 'i_clk'
 28. Fast Model Removal: 'i_clk'
 29. Fast Model Minimum Pulse Width: 'i_clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Setup Transfers
 40. Hold Transfers
 41. Recovery Transfers
 42. Removal Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; module_8bits                                                      ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; i_clk      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 121.32 MHz ; 121.32 MHz      ; i_clk      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; i_clk ; -7.243 ; -58.810       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; i_clk ; 0.391 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; i_clk ; -0.661 ; -5.288        ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; i_clk ; 1.431 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; i_clk ; -1.380 ; -38.380               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'i_clk'                                                                                                                                                                      ;
+--------+-------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.243 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 8.277      ;
; -7.242 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 8.276      ;
; -7.176 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 8.211      ;
; -7.175 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 8.210      ;
; -7.134 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 8.168      ;
; -7.133 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 8.167      ;
; -7.050 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 8.084      ;
; -7.049 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 8.083      ;
; -7.028 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 8.062      ;
; -7.027 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 8.061      ;
; -6.999 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 8.034      ;
; -6.998 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 8.033      ;
; -6.885 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 7.919      ;
; -6.884 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 7.918      ;
; -6.782 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 7.817      ;
; -6.781 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 7.816      ;
; -6.188 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 7.223      ;
; -6.183 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 7.217      ;
; -6.146 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 7.180      ;
; -6.109 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 7.143      ;
; -6.040 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 7.074      ;
; -5.978 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 7.012      ;
; -5.977 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 7.011      ;
; -5.939 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 6.974      ;
; -5.905 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 6.939      ;
; -5.830 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 6.865      ;
; -5.829 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 6.864      ;
; -5.722 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 6.757      ;
; -5.644 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 6.678      ;
; -5.577 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 6.612      ;
; -5.535 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 6.569      ;
; -5.429 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 6.463      ;
; -5.428 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 6.462      ;
; -5.400 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 6.435      ;
; -5.286 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 6.320      ;
; -5.254 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 6.288      ;
; -5.253 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 6.287      ;
; -5.183 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 6.218      ;
; -5.074 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 6.108      ;
; -5.073 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 6.107      ;
; -5.037 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 6.071      ;
; -4.959 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 5.993      ;
; -4.892 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 5.927      ;
; -4.850 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 5.884      ;
; -4.774 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 5.809      ;
; -4.744 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 5.778      ;
; -4.715 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 5.750      ;
; -4.693 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 5.727      ;
; -4.601 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 5.635      ;
; -4.498 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 5.533      ;
; -4.356 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 5.390      ;
; -4.313 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 5.347      ;
; -4.231 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 5.266      ;
; -4.024 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7] ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 5.058      ;
; -4.023 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7] ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 5.057      ;
; -4.018 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 5.052      ;
; -3.951 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 4.986      ;
; -3.909 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 4.943      ;
; -3.894 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[5]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 4.930      ;
; -3.893 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[5]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 4.929      ;
; -3.885 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 4.919      ;
; -3.803 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 4.837      ;
; -3.774 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 4.809      ;
; -3.675 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[6]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 4.709      ;
; -3.674 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[6]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 4.708      ;
; -3.660 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 4.694      ;
; -3.632 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 4.666      ;
; -3.557 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 4.592      ;
; -3.546 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 4.581      ;
; -3.497 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 4.531      ;
; -3.475 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 4.509      ;
; -3.462 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[7]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 4.496      ;
; -3.461 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[7]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 4.495      ;
; -3.430 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 4.465      ;
; -3.388 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 4.422      ;
; -3.290 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 4.324      ;
; -3.282 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 4.316      ;
; -3.253 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 4.288      ;
; -3.139 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 4.173      ;
; -3.083 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 4.117      ;
; -3.037 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 4.072      ;
; -2.953 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[5]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 3.989      ;
; -2.826 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 3.861      ;
; -2.790 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 3.824      ;
; -2.769 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 3.803      ;
; -2.748 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 3.782      ;
; -2.663 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[6]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 3.697      ;
; -2.657 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 3.693      ;
; -2.656 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 3.692      ;
; -2.581 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 3.617      ;
; -2.580 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 3.616      ;
; -2.548 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 3.584      ;
; -2.547 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 3.583      ;
; -2.527 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 3.563      ;
; -2.526 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 3.562      ;
; -2.521 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[7]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 3.555      ;
; -2.498 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 3.533      ;
; -2.479 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 3.513      ;
; -2.450 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 3.486      ;
; -2.449 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 3.485      ;
+--------+-------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'i_clk'                                                                                                                                                                      ;
+-------+-------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; module_control:u_control|state.idle                   ; module_control:u_control|state.idle                     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.657      ;
; 0.526 ; module_control:u_control|state.s3                     ; module_control:u_control|state.idle                     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.792      ;
; 0.814 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.080      ;
; 0.824 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.090      ;
; 0.853 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.119      ;
; 0.919 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.185      ;
; 0.976 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[0] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.242      ;
; 0.977 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[7]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.243      ;
; 0.988 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.254      ;
; 1.002 ; module_control:u_control|state.s2                     ; module_control:u_control|state.s1                       ; i_clk        ; i_clk       ; 0.000        ; 0.002      ; 1.270      ;
; 1.009 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[1] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.275      ;
; 1.017 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[5]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.283      ;
; 1.019 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[6]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.285      ;
; 1.024 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.290      ;
; 1.119 ; module_control:u_control|state.s1                     ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 0.000        ; -0.002     ; 1.383      ;
; 1.125 ; module_control:u_control|state.s1                     ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 0.000        ; -0.002     ; 1.389      ;
; 1.129 ; module_control:u_control|state.s3                     ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[0] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.395      ;
; 1.129 ; module_control:u_control|state.s3                     ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[1] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.395      ;
; 1.129 ; module_control:u_control|state.s3                     ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.395      ;
; 1.129 ; module_control:u_control|state.s3                     ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.395      ;
; 1.129 ; module_control:u_control|state.s3                     ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.395      ;
; 1.129 ; module_control:u_control|state.s3                     ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.395      ;
; 1.129 ; module_control:u_control|state.s3                     ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.395      ;
; 1.129 ; module_control:u_control|state.s3                     ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.395      ;
; 1.207 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.473      ;
; 1.234 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.500      ;
; 1.239 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.505      ;
; 1.240 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.506      ;
; 1.243 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.509      ;
; 1.257 ; module_control:u_control|state.s0                     ; module_control:u_control|state.s1                       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.523      ;
; 1.261 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.527      ;
; 1.278 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.544      ;
; 1.289 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.555      ;
; 1.310 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.576      ;
; 1.349 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.615      ;
; 1.359 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[1] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.625      ;
; 1.371 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.637      ;
; 1.397 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.663      ;
; 1.405 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[6]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.671      ;
; 1.405 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[5]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.671      ;
; 1.410 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.676      ;
; 1.420 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.686      ;
; 1.430 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.696      ;
; 1.442 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.708      ;
; 1.468 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.734      ;
; 1.469 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.735      ;
; 1.476 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[5]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.742      ;
; 1.481 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.747      ;
; 1.491 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.757      ;
; 1.501 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.767      ;
; 1.513 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.779      ;
; 1.539 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.805      ;
; 1.552 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.818      ;
; 1.572 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.838      ;
; 1.584 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.850      ;
; 1.610 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.876      ;
; 1.620 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.886      ;
; 1.626 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.892      ;
; 1.626 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.892      ;
; 1.630 ; module_control:u_control|state.s2                     ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1]   ; i_clk        ; i_clk       ; 0.000        ; 0.002      ; 1.898      ;
; 1.630 ; module_control:u_control|state.s2                     ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2]   ; i_clk        ; i_clk       ; 0.000        ; 0.002      ; 1.898      ;
; 1.630 ; module_control:u_control|state.s2                     ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3]   ; i_clk        ; i_clk       ; 0.000        ; 0.002      ; 1.898      ;
; 1.630 ; module_control:u_control|state.s2                     ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4]   ; i_clk        ; i_clk       ; 0.000        ; 0.002      ; 1.898      ;
; 1.630 ; module_control:u_control|state.s2                     ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5]   ; i_clk        ; i_clk       ; 0.000        ; 0.002      ; 1.898      ;
; 1.630 ; module_control:u_control|state.s2                     ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6]   ; i_clk        ; i_clk       ; 0.000        ; 0.002      ; 1.898      ;
; 1.630 ; module_control:u_control|state.s2                     ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ; i_clk        ; i_clk       ; 0.000        ; 0.002      ; 1.898      ;
; 1.643 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.909      ;
; 1.649 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.915      ;
; 1.650 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.916      ;
; 1.655 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.921      ;
; 1.681 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.947      ;
; 1.697 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.963      ;
; 1.697 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.963      ;
; 1.711 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.977      ;
; 1.714 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.980      ;
; 1.720 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.986      ;
; 1.725 ; module_control:u_control|state.s2                     ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0]   ; i_clk        ; i_clk       ; 0.000        ; 0.002      ; 1.993      ;
; 1.740 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 2.006      ;
; 1.752 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 2.018      ;
; 1.768 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 2.034      ;
; 1.768 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 2.034      ;
; 1.779 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 2.045      ;
; 1.785 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 2.051      ;
; 1.791 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 2.057      ;
; 1.815 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[7]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 0.000        ; -0.002     ; 2.079      ;
; 1.816 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[7]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 0.000        ; -0.002     ; 2.080      ;
; 1.839 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 2.105      ;
; 1.862 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 2.128      ;
; 1.863 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 2.129      ;
; 1.917 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[7]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 2.183      ;
; 1.918 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[7]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 2.184      ;
; 1.998 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 2.264      ;
; 2.001 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; -0.002     ; 2.265      ;
; 2.101 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[1] ; i_clk        ; i_clk       ; 0.000        ; -0.001     ; 2.366      ;
; 2.109 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[5]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 2.375      ;
; 2.127 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 2.393      ;
; 2.172 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[0] ; i_clk        ; i_clk       ; 0.000        ; -0.001     ; 2.437      ;
; 2.173 ; module_control:u_control|state.idle                   ; module_control:u_control|state.s0                       ; i_clk        ; i_clk       ; 0.000        ; 0.002      ; 2.441      ;
; 2.198 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 2.464      ;
; 2.260 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[5]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 2.526      ;
+-------+-------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'i_clk'                                                                                                                                             ;
+--------+-----------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.661 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.697      ;
; -0.661 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.697      ;
; -0.661 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.697      ;
; -0.661 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.697      ;
; -0.661 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.697      ;
; -0.661 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.697      ;
; -0.661 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.697      ;
; -0.661 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.697      ;
+--------+-----------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'i_clk'                                                                                                                                             ;
+-------+-----------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.431 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.697      ;
; 1.431 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.697      ;
; 1.431 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.697      ;
; 1.431 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.697      ;
; 1.431 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.697      ;
; 1.431 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.697      ;
; 1.431 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.697      ;
; 1.431 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.697      ;
+-------+-----------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'i_clk'                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; i_clk ; Rise       ; i_clk                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_control:u_control|state.idle                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_control:u_control|state.idle                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_control:u_control|state.s0                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_control:u_control|state.s0                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_control:u_control|state.s1                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_control:u_control|state.s1                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_control:u_control|state.s2                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_control:u_control|state.s2                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_control:u_control|state.s3                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_control:u_control|state.s3                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk|combout                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk|combout                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~clkctrl|inclk[0]                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~clkctrl|inclk[0]                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~clkctrl|outclk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~clkctrl|outclk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; u_control|state.idle|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; u_control|state.idle|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; u_control|state.s0|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; u_control|state.s0|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; u_control|state.s1|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; u_control|state.s1|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; u_control|state.s2|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; u_control|state.s2|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; u_control|state.s3|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; u_control|state.s3|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; u_datapath|u_contK|q[0]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; u_datapath|u_contK|q[0]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; u_datapath|u_contK|q[1]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; u_datapath|u_contK|q[1]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; u_datapath|u_contK|q[2]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; u_datapath|u_contK|q[2]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; u_datapath|u_contK|q[3]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; u_datapath|u_contK|q[3]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; u_datapath|u_contK|q[4]|clk                             ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; i_A[*]    ; i_clk      ; 3.648 ; 3.648 ; Rise       ; i_clk           ;
;  i_A[0]   ; i_clk      ; 3.482 ; 3.482 ; Rise       ; i_clk           ;
;  i_A[1]   ; i_clk      ; 3.577 ; 3.577 ; Rise       ; i_clk           ;
;  i_A[2]   ; i_clk      ; 3.501 ; 3.501 ; Rise       ; i_clk           ;
;  i_A[3]   ; i_clk      ; 3.576 ; 3.576 ; Rise       ; i_clk           ;
;  i_A[4]   ; i_clk      ; 3.648 ; 3.648 ; Rise       ; i_clk           ;
;  i_A[5]   ; i_clk      ; 3.508 ; 3.508 ; Rise       ; i_clk           ;
;  i_A[6]   ; i_clk      ; 3.598 ; 3.598 ; Rise       ; i_clk           ;
;  i_A[7]   ; i_clk      ; 3.610 ; 3.610 ; Rise       ; i_clk           ;
; i_B[*]    ; i_clk      ; 4.106 ; 4.106 ; Rise       ; i_clk           ;
;  i_B[0]   ; i_clk      ; 0.355 ; 0.355 ; Rise       ; i_clk           ;
;  i_B[1]   ; i_clk      ; 3.808 ; 3.808 ; Rise       ; i_clk           ;
;  i_B[2]   ; i_clk      ; 4.106 ; 4.106 ; Rise       ; i_clk           ;
;  i_B[3]   ; i_clk      ; 3.928 ; 3.928 ; Rise       ; i_clk           ;
;  i_B[4]   ; i_clk      ; 4.070 ; 4.070 ; Rise       ; i_clk           ;
;  i_B[5]   ; i_clk      ; 3.499 ; 3.499 ; Rise       ; i_clk           ;
;  i_B[6]   ; i_clk      ; 3.696 ; 3.696 ; Rise       ; i_clk           ;
;  i_B[7]   ; i_clk      ; 3.727 ; 3.727 ; Rise       ; i_clk           ;
; i_startn  ; i_clk      ; 2.057 ; 2.057 ; Rise       ; i_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; i_A[*]    ; i_clk      ; -3.252 ; -3.252 ; Rise       ; i_clk           ;
;  i_A[0]   ; i_clk      ; -3.252 ; -3.252 ; Rise       ; i_clk           ;
;  i_A[1]   ; i_clk      ; -3.347 ; -3.347 ; Rise       ; i_clk           ;
;  i_A[2]   ; i_clk      ; -3.271 ; -3.271 ; Rise       ; i_clk           ;
;  i_A[3]   ; i_clk      ; -3.346 ; -3.346 ; Rise       ; i_clk           ;
;  i_A[4]   ; i_clk      ; -3.418 ; -3.418 ; Rise       ; i_clk           ;
;  i_A[5]   ; i_clk      ; -3.278 ; -3.278 ; Rise       ; i_clk           ;
;  i_A[6]   ; i_clk      ; -3.368 ; -3.368 ; Rise       ; i_clk           ;
;  i_A[7]   ; i_clk      ; -3.380 ; -3.380 ; Rise       ; i_clk           ;
; i_B[*]    ; i_clk      ; -0.125 ; -0.125 ; Rise       ; i_clk           ;
;  i_B[0]   ; i_clk      ; -0.125 ; -0.125 ; Rise       ; i_clk           ;
;  i_B[1]   ; i_clk      ; -3.578 ; -3.578 ; Rise       ; i_clk           ;
;  i_B[2]   ; i_clk      ; -3.876 ; -3.876 ; Rise       ; i_clk           ;
;  i_B[3]   ; i_clk      ; -3.698 ; -3.698 ; Rise       ; i_clk           ;
;  i_B[4]   ; i_clk      ; -3.840 ; -3.840 ; Rise       ; i_clk           ;
;  i_B[5]   ; i_clk      ; -3.269 ; -3.269 ; Rise       ; i_clk           ;
;  i_B[6]   ; i_clk      ; -3.466 ; -3.466 ; Rise       ; i_clk           ;
;  i_B[7]   ; i_clk      ; -3.497 ; -3.497 ; Rise       ; i_clk           ;
; i_startn  ; i_clk      ; -0.224 ; -0.224 ; Rise       ; i_clk           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; o_S[*]    ; i_clk      ; 7.560 ; 7.560 ; Rise       ; i_clk           ;
;  o_S[0]   ; i_clk      ; 7.378 ; 7.378 ; Rise       ; i_clk           ;
;  o_S[1]   ; i_clk      ; 7.368 ; 7.368 ; Rise       ; i_clk           ;
;  o_S[2]   ; i_clk      ; 7.238 ; 7.238 ; Rise       ; i_clk           ;
;  o_S[3]   ; i_clk      ; 7.560 ; 7.560 ; Rise       ; i_clk           ;
;  o_S[4]   ; i_clk      ; 7.346 ; 7.346 ; Rise       ; i_clk           ;
;  o_S[5]   ; i_clk      ; 7.537 ; 7.537 ; Rise       ; i_clk           ;
;  o_S[6]   ; i_clk      ; 7.378 ; 7.378 ; Rise       ; i_clk           ;
;  o_S[7]   ; i_clk      ; 7.389 ; 7.389 ; Rise       ; i_clk           ;
; o_rdy     ; i_clk      ; 8.041 ; 8.041 ; Rise       ; i_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; o_S[*]    ; i_clk      ; 7.238 ; 7.238 ; Rise       ; i_clk           ;
;  o_S[0]   ; i_clk      ; 7.378 ; 7.378 ; Rise       ; i_clk           ;
;  o_S[1]   ; i_clk      ; 7.368 ; 7.368 ; Rise       ; i_clk           ;
;  o_S[2]   ; i_clk      ; 7.238 ; 7.238 ; Rise       ; i_clk           ;
;  o_S[3]   ; i_clk      ; 7.560 ; 7.560 ; Rise       ; i_clk           ;
;  o_S[4]   ; i_clk      ; 7.346 ; 7.346 ; Rise       ; i_clk           ;
;  o_S[5]   ; i_clk      ; 7.537 ; 7.537 ; Rise       ; i_clk           ;
;  o_S[6]   ; i_clk      ; 7.378 ; 7.378 ; Rise       ; i_clk           ;
;  o_S[7]   ; i_clk      ; 7.389 ; 7.389 ; Rise       ; i_clk           ;
; o_rdy     ; i_clk      ; 8.041 ; 8.041 ; Rise       ; i_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; i_clk ; -2.525 ; -15.089       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; i_clk ; 0.215 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; i_clk ; 0.131 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; i_clk ; 0.749 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; i_clk ; -1.380 ; -38.380               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'i_clk'                                                                                                                                                                      ;
+--------+-------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.525 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 3.555      ;
; -2.524 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 3.554      ;
; -2.489 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 3.519      ;
; -2.489 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 3.520      ;
; -2.488 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 3.518      ;
; -2.488 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 3.519      ;
; -2.464 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 3.494      ;
; -2.463 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 3.493      ;
; -2.444 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 3.474      ;
; -2.443 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 3.473      ;
; -2.426 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 3.457      ;
; -2.425 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 3.456      ;
; -2.372 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 3.402      ;
; -2.371 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 3.401      ;
; -2.338 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 3.369      ;
; -2.337 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 3.368      ;
; -2.089 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 3.119      ;
; -2.076 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 3.106      ;
; -2.076 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 3.107      ;
; -2.060 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 3.090      ;
; -2.031 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 3.061      ;
; -2.008 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 3.038      ;
; -2.007 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 3.037      ;
; -1.990 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 3.021      ;
; -1.968 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 2.998      ;
; -1.946 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 2.977      ;
; -1.945 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 2.976      ;
; -1.902 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 2.933      ;
; -1.865 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 2.895      ;
; -1.829 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 2.859      ;
; -1.829 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 2.860      ;
; -1.784 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 2.814      ;
; -1.766 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 2.797      ;
; -1.765 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 2.795      ;
; -1.711 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 2.741      ;
; -1.700 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 2.730      ;
; -1.699 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 2.729      ;
; -1.678 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 2.709      ;
; -1.636 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 2.666      ;
; -1.635 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 2.665      ;
; -1.604 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 2.634      ;
; -1.576 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 2.606      ;
; -1.540 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 2.570      ;
; -1.540 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 2.571      ;
; -1.513 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 2.544      ;
; -1.495 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 2.525      ;
; -1.477 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 2.508      ;
; -1.464 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 2.494      ;
; -1.422 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 2.452      ;
; -1.389 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 2.420      ;
; -1.309 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 2.339      ;
; -1.296 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 2.326      ;
; -1.286 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 2.317      ;
; -1.200 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7] ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 2.230      ;
; -1.199 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7] ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 2.229      ;
; -1.187 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 2.217      ;
; -1.153 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 2.183      ;
; -1.151 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 2.181      ;
; -1.151 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 2.182      ;
; -1.137 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[5]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 2.169      ;
; -1.136 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[5]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 2.168      ;
; -1.106 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 2.136      ;
; -1.088 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 2.119      ;
; -1.039 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[6]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 2.069      ;
; -1.038 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[6]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 2.068      ;
; -1.033 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 2.063      ;
; -1.001 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 2.031      ;
; -1.000 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 2.031      ;
; -0.997 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 2.028      ;
; -0.979 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 2.009      ;
; -0.979 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[7]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 2.009      ;
; -0.978 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[7]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 2.008      ;
; -0.976 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 2.006      ;
; -0.943 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 1.973      ;
; -0.943 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 1.974      ;
; -0.898 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 1.928      ;
; -0.880 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 1.911      ;
; -0.852 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 1.882      ;
; -0.825 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 1.855      ;
; -0.796 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 1.826      ;
; -0.792 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 1.823      ;
; -0.733 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[5]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.765      ;
; -0.717 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 1.748      ;
; -0.687 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 1.717      ;
; -0.658 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 1.688      ;
; -0.646 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 1.676      ;
; -0.605 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[6]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 1.635      ;
; -0.575 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[7]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 1.605      ;
; -0.566 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.598      ;
; -0.565 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.597      ;
; -0.556 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 1.000        ; -0.002     ; 1.586      ;
; -0.553 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 1.584      ;
; -0.547 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.579      ;
; -0.546 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.578      ;
; -0.525 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.557      ;
; -0.524 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.556      ;
; -0.511 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 1.000        ; -0.001     ; 1.542      ;
; -0.507 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.539      ;
; -0.506 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.538      ;
; -0.481 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 1.513      ;
+--------+-------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'i_clk'                                                                                                                                                                      ;
+-------+-------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; module_control:u_control|state.idle                   ; module_control:u_control|state.idle                     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.241 ; module_control:u_control|state.s3                     ; module_control:u_control|state.idle                     ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.393      ;
; 0.365 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.517      ;
; 0.373 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.525      ;
; 0.378 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.530      ;
; 0.413 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.565      ;
; 0.438 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[7]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.590      ;
; 0.441 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[0] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.593      ;
; 0.444 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.596      ;
; 0.449 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[1] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.601      ;
; 0.455 ; module_control:u_control|state.s2                     ; module_control:u_control|state.s1                       ; i_clk        ; i_clk       ; 0.000        ; 0.002      ; 0.609      ;
; 0.455 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.607      ;
; 0.455 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[5]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.607      ;
; 0.455 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[6]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.607      ;
; 0.508 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.660      ;
; 0.518 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.670      ;
; 0.528 ; module_control:u_control|state.s1                     ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 0.000        ; -0.002     ; 0.678      ;
; 0.531 ; module_control:u_control|state.s1                     ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 0.000        ; -0.002     ; 0.681      ;
; 0.543 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.695      ;
; 0.551 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.703      ;
; 0.553 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.705      ;
; 0.555 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.707      ;
; 0.556 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.708      ;
; 0.558 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.710      ;
; 0.559 ; module_control:u_control|state.s0                     ; module_control:u_control|state.s1                       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.711      ;
; 0.562 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.714      ;
; 0.576 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[1] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.728      ;
; 0.578 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.730      ;
; 0.582 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.734      ;
; 0.589 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.741      ;
; 0.595 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[6]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.747      ;
; 0.595 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[5]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.747      ;
; 0.595 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.747      ;
; 0.596 ; module_control:u_control|state.s3                     ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[0] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.748      ;
; 0.596 ; module_control:u_control|state.s3                     ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[1] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.748      ;
; 0.596 ; module_control:u_control|state.s3                     ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.748      ;
; 0.596 ; module_control:u_control|state.s3                     ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.748      ;
; 0.596 ; module_control:u_control|state.s3                     ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.748      ;
; 0.596 ; module_control:u_control|state.s3                     ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.748      ;
; 0.596 ; module_control:u_control|state.s3                     ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.748      ;
; 0.596 ; module_control:u_control|state.s3                     ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.748      ;
; 0.611 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.763      ;
; 0.613 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.765      ;
; 0.617 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.769      ;
; 0.624 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.776      ;
; 0.630 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[5]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.782      ;
; 0.630 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.782      ;
; 0.646 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.798      ;
; 0.647 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.799      ;
; 0.648 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.800      ;
; 0.652 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.804      ;
; 0.659 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.811      ;
; 0.665 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.817      ;
; 0.681 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.833      ;
; 0.687 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.839      ;
; 0.691 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.843      ;
; 0.694 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.846      ;
; 0.694 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.846      ;
; 0.695 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.847      ;
; 0.702 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.854      ;
; 0.716 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.868      ;
; 0.722 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.874      ;
; 0.726 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.878      ;
; 0.729 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.881      ;
; 0.729 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.881      ;
; 0.737 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.889      ;
; 0.742 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.894      ;
; 0.751 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.903      ;
; 0.759 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.911      ;
; 0.761 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.913      ;
; 0.764 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.916      ;
; 0.764 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.916      ;
; 0.772 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.924      ;
; 0.781 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.933      ;
; 0.786 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.938      ;
; 0.789 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.941      ;
; 0.791 ; module_control:u_control|state.s2                     ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0]   ; i_clk        ; i_clk       ; 0.000        ; 0.002      ; 0.945      ;
; 0.799 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.951      ;
; 0.807 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.959      ;
; 0.814 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[7]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 0.000        ; -0.002     ; 0.964      ;
; 0.815 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[7]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 0.000        ; -0.002     ; 0.965      ;
; 0.820 ; module_control:u_control|state.s2                     ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1]   ; i_clk        ; i_clk       ; 0.000        ; 0.002      ; 0.974      ;
; 0.820 ; module_control:u_control|state.s2                     ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2]   ; i_clk        ; i_clk       ; 0.000        ; 0.002      ; 0.974      ;
; 0.820 ; module_control:u_control|state.s2                     ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3]   ; i_clk        ; i_clk       ; 0.000        ; 0.002      ; 0.974      ;
; 0.820 ; module_control:u_control|state.s2                     ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4]   ; i_clk        ; i_clk       ; 0.000        ; 0.002      ; 0.974      ;
; 0.820 ; module_control:u_control|state.s2                     ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5]   ; i_clk        ; i_clk       ; 0.000        ; 0.002      ; 0.974      ;
; 0.820 ; module_control:u_control|state.s2                     ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6]   ; i_clk        ; i_clk       ; 0.000        ; 0.002      ; 0.974      ;
; 0.820 ; module_control:u_control|state.s2                     ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ; i_clk        ; i_clk       ; 0.000        ; 0.002      ; 0.974      ;
; 0.841 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[7]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.993      ;
; 0.842 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[7]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.994      ;
; 0.856 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.008      ;
; 0.879 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; -0.002     ; 1.029      ;
; 0.893 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.045      ;
; 0.921 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.073      ;
; 0.923 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[5]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.075      ;
; 0.939 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[1] ; i_clk        ; i_clk       ; 0.000        ; -0.001     ; 1.090      ;
; 0.956 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.108      ;
; 0.961 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]  ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[0] ; i_clk        ; i_clk       ; 0.000        ; -0.001     ; 1.112      ;
; 0.973 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[5]  ; module_control:u_control|state.s3                       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.125      ;
; 0.974 ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[5]  ; module_control:u_control|state.s2                       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.126      ;
+-------+-------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'i_clk'                                                                                                                                            ;
+-------+-----------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.131 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 0.901      ;
; 0.131 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 0.901      ;
; 0.131 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 0.901      ;
; 0.131 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 0.901      ;
; 0.131 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 0.901      ;
; 0.131 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 0.901      ;
; 0.131 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7] ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 0.901      ;
; 0.131 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 0.901      ;
+-------+-----------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'i_clk'                                                                                                                                             ;
+-------+-----------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.749 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.901      ;
; 0.749 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.901      ;
; 0.749 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.901      ;
; 0.749 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.901      ;
; 0.749 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.901      ;
; 0.749 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.901      ;
; 0.749 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.901      ;
; 0.749 ; module_control:u_control|state.s0 ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.901      ;
+-------+-----------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'i_clk'                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; i_clk ; Rise       ; i_clk                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_control:u_control|state.idle                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_control:u_control|state.idle                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_control:u_control|state.s0                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_control:u_control|state.s0                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_control:u_control|state.s1                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_control:u_control|state.s1                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_control:u_control|state.s2                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_control:u_control|state.s2                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_control:u_control|state.s3                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_control:u_control|state.s3                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|counter_Wbits:u_contK|q[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_A|o_Q[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_i_B|o_Q[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; module_datapath:u_datapath|reg_pp_Wbits:u_regOut|o_Q[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk|combout                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk|combout                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~clkctrl|inclk[0]                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~clkctrl|inclk[0]                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~clkctrl|outclk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~clkctrl|outclk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; u_control|state.idle|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; u_control|state.idle|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; u_control|state.s0|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; u_control|state.s0|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; u_control|state.s1|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; u_control|state.s1|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; u_control|state.s2|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; u_control|state.s2|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; u_control|state.s3|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; u_control|state.s3|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; u_datapath|u_contK|q[0]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; u_datapath|u_contK|q[0]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; u_datapath|u_contK|q[1]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; u_datapath|u_contK|q[1]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; u_datapath|u_contK|q[2]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; u_datapath|u_contK|q[2]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; u_datapath|u_contK|q[3]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; u_datapath|u_contK|q[3]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; u_datapath|u_contK|q[4]|clk                             ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; i_A[*]    ; i_clk      ; 1.992  ; 1.992  ; Rise       ; i_clk           ;
;  i_A[0]   ; i_clk      ; 1.906  ; 1.906  ; Rise       ; i_clk           ;
;  i_A[1]   ; i_clk      ; 1.968  ; 1.968  ; Rise       ; i_clk           ;
;  i_A[2]   ; i_clk      ; 1.922  ; 1.922  ; Rise       ; i_clk           ;
;  i_A[3]   ; i_clk      ; 1.967  ; 1.967  ; Rise       ; i_clk           ;
;  i_A[4]   ; i_clk      ; 1.992  ; 1.992  ; Rise       ; i_clk           ;
;  i_A[5]   ; i_clk      ; 1.929  ; 1.929  ; Rise       ; i_clk           ;
;  i_A[6]   ; i_clk      ; 1.984  ; 1.984  ; Rise       ; i_clk           ;
;  i_A[7]   ; i_clk      ; 1.969  ; 1.969  ; Rise       ; i_clk           ;
; i_B[*]    ; i_clk      ; 2.226  ; 2.226  ; Rise       ; i_clk           ;
;  i_B[0]   ; i_clk      ; -0.044 ; -0.044 ; Rise       ; i_clk           ;
;  i_B[1]   ; i_clk      ; 2.079  ; 2.079  ; Rise       ; i_clk           ;
;  i_B[2]   ; i_clk      ; 2.226  ; 2.226  ; Rise       ; i_clk           ;
;  i_B[3]   ; i_clk      ; 2.135  ; 2.135  ; Rise       ; i_clk           ;
;  i_B[4]   ; i_clk      ; 2.216  ; 2.216  ; Rise       ; i_clk           ;
;  i_B[5]   ; i_clk      ; 1.920  ; 1.920  ; Rise       ; i_clk           ;
;  i_B[6]   ; i_clk      ; 2.030  ; 2.030  ; Rise       ; i_clk           ;
;  i_B[7]   ; i_clk      ; 2.062  ; 2.062  ; Rise       ; i_clk           ;
; i_startn  ; i_clk      ; 0.691  ; 0.691  ; Rise       ; i_clk           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; i_A[*]    ; i_clk      ; -1.786 ; -1.786 ; Rise       ; i_clk           ;
;  i_A[0]   ; i_clk      ; -1.786 ; -1.786 ; Rise       ; i_clk           ;
;  i_A[1]   ; i_clk      ; -1.848 ; -1.848 ; Rise       ; i_clk           ;
;  i_A[2]   ; i_clk      ; -1.802 ; -1.802 ; Rise       ; i_clk           ;
;  i_A[3]   ; i_clk      ; -1.847 ; -1.847 ; Rise       ; i_clk           ;
;  i_A[4]   ; i_clk      ; -1.872 ; -1.872 ; Rise       ; i_clk           ;
;  i_A[5]   ; i_clk      ; -1.809 ; -1.809 ; Rise       ; i_clk           ;
;  i_A[6]   ; i_clk      ; -1.864 ; -1.864 ; Rise       ; i_clk           ;
;  i_A[7]   ; i_clk      ; -1.849 ; -1.849 ; Rise       ; i_clk           ;
; i_B[*]    ; i_clk      ; 0.164  ; 0.164  ; Rise       ; i_clk           ;
;  i_B[0]   ; i_clk      ; 0.164  ; 0.164  ; Rise       ; i_clk           ;
;  i_B[1]   ; i_clk      ; -1.959 ; -1.959 ; Rise       ; i_clk           ;
;  i_B[2]   ; i_clk      ; -2.106 ; -2.106 ; Rise       ; i_clk           ;
;  i_B[3]   ; i_clk      ; -2.015 ; -2.015 ; Rise       ; i_clk           ;
;  i_B[4]   ; i_clk      ; -2.096 ; -2.096 ; Rise       ; i_clk           ;
;  i_B[5]   ; i_clk      ; -1.800 ; -1.800 ; Rise       ; i_clk           ;
;  i_B[6]   ; i_clk      ; -1.910 ; -1.910 ; Rise       ; i_clk           ;
;  i_B[7]   ; i_clk      ; -1.942 ; -1.942 ; Rise       ; i_clk           ;
; i_startn  ; i_clk      ; 0.151  ; 0.151  ; Rise       ; i_clk           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; o_S[*]    ; i_clk      ; 4.219 ; 4.219 ; Rise       ; i_clk           ;
;  o_S[0]   ; i_clk      ; 4.140 ; 4.140 ; Rise       ; i_clk           ;
;  o_S[1]   ; i_clk      ; 4.137 ; 4.137 ; Rise       ; i_clk           ;
;  o_S[2]   ; i_clk      ; 4.023 ; 4.023 ; Rise       ; i_clk           ;
;  o_S[3]   ; i_clk      ; 4.219 ; 4.219 ; Rise       ; i_clk           ;
;  o_S[4]   ; i_clk      ; 4.110 ; 4.110 ; Rise       ; i_clk           ;
;  o_S[5]   ; i_clk      ; 4.196 ; 4.196 ; Rise       ; i_clk           ;
;  o_S[6]   ; i_clk      ; 4.143 ; 4.143 ; Rise       ; i_clk           ;
;  o_S[7]   ; i_clk      ; 4.142 ; 4.142 ; Rise       ; i_clk           ;
; o_rdy     ; i_clk      ; 4.476 ; 4.476 ; Rise       ; i_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; o_S[*]    ; i_clk      ; 4.023 ; 4.023 ; Rise       ; i_clk           ;
;  o_S[0]   ; i_clk      ; 4.140 ; 4.140 ; Rise       ; i_clk           ;
;  o_S[1]   ; i_clk      ; 4.137 ; 4.137 ; Rise       ; i_clk           ;
;  o_S[2]   ; i_clk      ; 4.023 ; 4.023 ; Rise       ; i_clk           ;
;  o_S[3]   ; i_clk      ; 4.219 ; 4.219 ; Rise       ; i_clk           ;
;  o_S[4]   ; i_clk      ; 4.110 ; 4.110 ; Rise       ; i_clk           ;
;  o_S[5]   ; i_clk      ; 4.196 ; 4.196 ; Rise       ; i_clk           ;
;  o_S[6]   ; i_clk      ; 4.143 ; 4.143 ; Rise       ; i_clk           ;
;  o_S[7]   ; i_clk      ; 4.142 ; 4.142 ; Rise       ; i_clk           ;
; o_rdy     ; i_clk      ; 4.476 ; 4.476 ; Rise       ; i_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -7.243  ; 0.215 ; -0.661   ; 0.749   ; -1.380              ;
;  i_clk           ; -7.243  ; 0.215 ; -0.661   ; 0.749   ; -1.380              ;
; Design-wide TNS  ; -58.81  ; 0.0   ; -5.288   ; 0.0     ; -38.38              ;
;  i_clk           ; -58.810 ; 0.000 ; -5.288   ; 0.000   ; -38.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; i_A[*]    ; i_clk      ; 3.648 ; 3.648 ; Rise       ; i_clk           ;
;  i_A[0]   ; i_clk      ; 3.482 ; 3.482 ; Rise       ; i_clk           ;
;  i_A[1]   ; i_clk      ; 3.577 ; 3.577 ; Rise       ; i_clk           ;
;  i_A[2]   ; i_clk      ; 3.501 ; 3.501 ; Rise       ; i_clk           ;
;  i_A[3]   ; i_clk      ; 3.576 ; 3.576 ; Rise       ; i_clk           ;
;  i_A[4]   ; i_clk      ; 3.648 ; 3.648 ; Rise       ; i_clk           ;
;  i_A[5]   ; i_clk      ; 3.508 ; 3.508 ; Rise       ; i_clk           ;
;  i_A[6]   ; i_clk      ; 3.598 ; 3.598 ; Rise       ; i_clk           ;
;  i_A[7]   ; i_clk      ; 3.610 ; 3.610 ; Rise       ; i_clk           ;
; i_B[*]    ; i_clk      ; 4.106 ; 4.106 ; Rise       ; i_clk           ;
;  i_B[0]   ; i_clk      ; 0.355 ; 0.355 ; Rise       ; i_clk           ;
;  i_B[1]   ; i_clk      ; 3.808 ; 3.808 ; Rise       ; i_clk           ;
;  i_B[2]   ; i_clk      ; 4.106 ; 4.106 ; Rise       ; i_clk           ;
;  i_B[3]   ; i_clk      ; 3.928 ; 3.928 ; Rise       ; i_clk           ;
;  i_B[4]   ; i_clk      ; 4.070 ; 4.070 ; Rise       ; i_clk           ;
;  i_B[5]   ; i_clk      ; 3.499 ; 3.499 ; Rise       ; i_clk           ;
;  i_B[6]   ; i_clk      ; 3.696 ; 3.696 ; Rise       ; i_clk           ;
;  i_B[7]   ; i_clk      ; 3.727 ; 3.727 ; Rise       ; i_clk           ;
; i_startn  ; i_clk      ; 2.057 ; 2.057 ; Rise       ; i_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; i_A[*]    ; i_clk      ; -1.786 ; -1.786 ; Rise       ; i_clk           ;
;  i_A[0]   ; i_clk      ; -1.786 ; -1.786 ; Rise       ; i_clk           ;
;  i_A[1]   ; i_clk      ; -1.848 ; -1.848 ; Rise       ; i_clk           ;
;  i_A[2]   ; i_clk      ; -1.802 ; -1.802 ; Rise       ; i_clk           ;
;  i_A[3]   ; i_clk      ; -1.847 ; -1.847 ; Rise       ; i_clk           ;
;  i_A[4]   ; i_clk      ; -1.872 ; -1.872 ; Rise       ; i_clk           ;
;  i_A[5]   ; i_clk      ; -1.809 ; -1.809 ; Rise       ; i_clk           ;
;  i_A[6]   ; i_clk      ; -1.864 ; -1.864 ; Rise       ; i_clk           ;
;  i_A[7]   ; i_clk      ; -1.849 ; -1.849 ; Rise       ; i_clk           ;
; i_B[*]    ; i_clk      ; 0.164  ; 0.164  ; Rise       ; i_clk           ;
;  i_B[0]   ; i_clk      ; 0.164  ; 0.164  ; Rise       ; i_clk           ;
;  i_B[1]   ; i_clk      ; -1.959 ; -1.959 ; Rise       ; i_clk           ;
;  i_B[2]   ; i_clk      ; -2.106 ; -2.106 ; Rise       ; i_clk           ;
;  i_B[3]   ; i_clk      ; -2.015 ; -2.015 ; Rise       ; i_clk           ;
;  i_B[4]   ; i_clk      ; -2.096 ; -2.096 ; Rise       ; i_clk           ;
;  i_B[5]   ; i_clk      ; -1.800 ; -1.800 ; Rise       ; i_clk           ;
;  i_B[6]   ; i_clk      ; -1.910 ; -1.910 ; Rise       ; i_clk           ;
;  i_B[7]   ; i_clk      ; -1.942 ; -1.942 ; Rise       ; i_clk           ;
; i_startn  ; i_clk      ; 0.151  ; 0.151  ; Rise       ; i_clk           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; o_S[*]    ; i_clk      ; 7.560 ; 7.560 ; Rise       ; i_clk           ;
;  o_S[0]   ; i_clk      ; 7.378 ; 7.378 ; Rise       ; i_clk           ;
;  o_S[1]   ; i_clk      ; 7.368 ; 7.368 ; Rise       ; i_clk           ;
;  o_S[2]   ; i_clk      ; 7.238 ; 7.238 ; Rise       ; i_clk           ;
;  o_S[3]   ; i_clk      ; 7.560 ; 7.560 ; Rise       ; i_clk           ;
;  o_S[4]   ; i_clk      ; 7.346 ; 7.346 ; Rise       ; i_clk           ;
;  o_S[5]   ; i_clk      ; 7.537 ; 7.537 ; Rise       ; i_clk           ;
;  o_S[6]   ; i_clk      ; 7.378 ; 7.378 ; Rise       ; i_clk           ;
;  o_S[7]   ; i_clk      ; 7.389 ; 7.389 ; Rise       ; i_clk           ;
; o_rdy     ; i_clk      ; 8.041 ; 8.041 ; Rise       ; i_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; o_S[*]    ; i_clk      ; 4.023 ; 4.023 ; Rise       ; i_clk           ;
;  o_S[0]   ; i_clk      ; 4.140 ; 4.140 ; Rise       ; i_clk           ;
;  o_S[1]   ; i_clk      ; 4.137 ; 4.137 ; Rise       ; i_clk           ;
;  o_S[2]   ; i_clk      ; 4.023 ; 4.023 ; Rise       ; i_clk           ;
;  o_S[3]   ; i_clk      ; 4.219 ; 4.219 ; Rise       ; i_clk           ;
;  o_S[4]   ; i_clk      ; 4.110 ; 4.110 ; Rise       ; i_clk           ;
;  o_S[5]   ; i_clk      ; 4.196 ; 4.196 ; Rise       ; i_clk           ;
;  o_S[6]   ; i_clk      ; 4.143 ; 4.143 ; Rise       ; i_clk           ;
;  o_S[7]   ; i_clk      ; 4.142 ; 4.142 ; Rise       ; i_clk           ;
; o_rdy     ; i_clk      ; 4.476 ; 4.476 ; Rise       ; i_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk      ; i_clk    ; 11271    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk      ; i_clk    ; 11271    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk      ; i_clk    ; 8        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk      ; i_clk    ; 8        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 71    ; 71   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Jul 13 01:16:44 2016
Info: Command: quartus_sta module_8bits -c module_8bits
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'module_8bits.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_clk i_clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.243
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.243       -58.810 i_clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 i_clk 
Info (332146): Worst-case recovery slack is -0.661
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.661        -5.288 i_clk 
Info (332146): Worst-case removal slack is 1.431
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.431         0.000 i_clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -38.380 i_clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.525
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.525       -15.089 i_clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 i_clk 
Info (332146): Worst-case recovery slack is 0.131
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.131         0.000 i_clk 
Info (332146): Worst-case removal slack is 0.749
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.749         0.000 i_clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -38.380 i_clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 327 megabytes
    Info: Processing ended: Wed Jul 13 01:16:49 2016
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:03


