74
~M 0 "" 0 $root
~A 1 "" 0 $root
~M 1 "../src/and_gate_8.sv" 6 and_gate_8
~A 1 "../src/and_gate_8.sv" 6 and_gate_8
~M 3 "../src/and_gate_8_tb.sv" 3 and_gate_8_tb
~A 1 "../src/and_gate_8_tb.sv" 3 and_gate_8_tb
~M 1 "../src/bitcell.sv" 23 bitcell
~A 1 "../src/bitcell.sv" 23 bitcell
~M 1 "../src/bitcell_nor.sv" 14 bitcell_nor
~A 1 "../src/bitcell_nor.sv" 14 bitcell_nor
~M 3 "../src/bitcell_tb.sv" 3 bitcell_tb
~A 1 "../src/bitcell_tb.sv" 3 bitcell_tb
~M 1 "../src/decoder.sv" 6 decoder
~A 1 "../src/decoder.sv" 6 decoder
~M 3 "../src/decoder_tb.sv" 3 decoder_tb
~A 1 "../src/decoder_tb.sv" 3 decoder_tb
~M 1 "../src/memory_unit.sv" 8 memory_unit
~A 1 "../src/memory_unit.sv" 8 memory_unit
~M 3 "../src/memory_unit_tb.sv" 3 memory_unit_tb
~A 1 "../src/memory_unit_tb.sv" 3 memory_unit_tb
~M 1 "../src/output_gate.sv" 1 output_gate
~A 1 "../src/output_gate.sv" 1 output_gate
~M 3 "../src/output_gate_tb.sv" 3 output_gate_tb
~A 1 "../src/output_gate_tb.sv" 3 output_gate_tb
~M 1 "../src/bitcell.sv" 8 sr_latch
~A 1 "../src/bitcell.sv" 8 sr_latch
~M 1 "../src/bitcell_nor.sv" 4 sr_latch_nor
~A 1 "../src/bitcell_nor.sv" 4 sr_latch_nor
~M 1 "../src/word.sv" 8 word
~A 1 "../src/word.sv" 8 word
~M 3 "../src/word_tb.sv" 3 word_tb
~A 1 "../src/word_tb.sv" 3 word_tb
