TimeQuest Timing Analyzer report for Uni_Projektas
Tue Jan 24 11:04:28 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'CLK'
 13. Slow Model Hold: 'CLK'
 14. Slow Model Minimum Pulse Width: 'CLK'
 15. Slow Model Minimum Pulse Width: 'SYNC'
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'CLK'
 24. Fast Model Hold: 'CLK'
 25. Fast Model Minimum Pulse Width: 'CLK'
 26. Fast Model Minimum Pulse Width: 'SYNC'
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Multicorner Timing Analysis Summary
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Setup Transfers
 33. Hold Transfers
 34. Report TCCS
 35. Report RSKM
 36. Unconstrained Paths
 37. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Uni_Projektas                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------+
; SDC File List                                         ;
+-------------------+--------+--------------------------+
; SDC File Path     ; Status ; Read at                  ;
+-------------------+--------+--------------------------+
; Uni_Projektas.sdc ; OK     ; Tue Jan 24 11:04:27 2023 ;
+-------------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; CLK        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }  ;
; SYNC       ; Base ; 40.000 ; 25.0 MHz  ; 0.000 ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SYNC } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 48.55 MHz ; 48.55 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -0.599 ; -1.499        ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.499 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; 6.933  ; 0.000                 ;
; SYNC  ; 36.000 ; 0.000                 ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                                                                                                                       ;
+--------+---------------------------------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                   ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.599 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][3]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; 0.023      ; 20.662     ;
; -0.563 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[118] ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.058     ; 20.545     ;
; -0.551 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][1]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; 0.023      ; 20.614     ;
; -0.389 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[59]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[17] ; CLK          ; CLK         ; 20.000       ; -0.053     ; 20.376     ;
; -0.319 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][2]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.013     ; 20.346     ;
; -0.292 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[115] ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.060     ; 20.272     ;
; -0.281 ; ADC_Manager:ADC_Manager1|c_long_func_input[39][3]                                           ; Correlation_function:corr_long|Correlation_Gate:gate4|output[17] ; CLK          ; CLK         ; 20.000       ; 0.024      ; 20.345     ;
; -0.258 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[9]   ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.079     ; 20.219     ;
; -0.252 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][2]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; 0.023      ; 20.315     ;
; -0.234 ; ADC_Manager:ADC_Manager1|c_long_func_input[42][3]                                           ; Correlation_function:corr_long|Correlation_Gate:gate4|output[17] ; CLK          ; CLK         ; 20.000       ; -0.007     ; 20.267     ;
; -0.224 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[60]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[17] ; CLK          ; CLK         ; 20.000       ; -0.061     ; 20.203     ;
; -0.208 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][4]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; 0.023      ; 20.271     ;
; -0.205 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][1]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.013     ; 20.232     ;
; -0.199 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[59]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[16] ; CLK          ; CLK         ; 20.000       ; -0.053     ; 20.186     ;
; -0.190 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[56]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[17] ; CLK          ; CLK         ; 20.000       ; -0.047     ; 20.183     ;
; -0.171 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[119] ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.066     ; 20.145     ;
; -0.148 ; ADC_Manager:ADC_Manager1|c_long_func_input[19][1]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.011     ; 20.177     ;
; -0.145 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[8]   ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.054     ; 20.131     ;
; -0.136 ; ADC_Manager:ADC_Manager1|c_long_func_input[42][2]                                           ; Correlation_function:corr_long|Correlation_Gate:gate4|output[17] ; CLK          ; CLK         ; 20.000       ; -0.007     ; 20.169     ;
; -0.129 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][2]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[16] ; CLK          ; CLK         ; 20.000       ; -0.013     ; 20.156     ;
; -0.113 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[59]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[15] ; CLK          ; CLK         ; 20.000       ; -0.053     ; 20.100     ;
; -0.102 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[115] ; Correlation_function:corr_long|Correlation_Gate:gate2|output[16] ; CLK          ; CLK         ; 20.000       ; -0.060     ; 20.082     ;
; -0.091 ; ADC_Manager:ADC_Manager1|c_long_func_input[39][3]                                           ; Correlation_function:corr_long|Correlation_Gate:gate4|output[16] ; CLK          ; CLK         ; 20.000       ; 0.024      ; 20.155     ;
; -0.091 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][3]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[16] ; CLK          ; CLK         ; 20.000       ; 0.023      ; 20.154     ;
; -0.077 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][3]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.013     ; 20.104     ;
; -0.077 ; ADC_Manager:ADC_Manager1|c_long_func_input[19][2]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.011     ; 20.106     ;
; -0.068 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[9]   ; Correlation_function:corr_long|Correlation_Gate:gate2|output[16] ; CLK          ; CLK         ; 20.000       ; -0.079     ; 20.029     ;
; -0.060 ; ADC_Manager:ADC_Manager1|c_long_func_input[18][6]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; 0.023      ; 20.123     ;
; -0.055 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[118] ; Correlation_function:corr_long|Correlation_Gate:gate2|output[16] ; CLK          ; CLK         ; 20.000       ; -0.058     ; 20.037     ;
; -0.044 ; ADC_Manager:ADC_Manager1|c_long_func_input[42][3]                                           ; Correlation_function:corr_long|Correlation_Gate:gate4|output[16] ; CLK          ; CLK         ; 20.000       ; -0.007     ; 20.077     ;
; -0.043 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][2]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[15] ; CLK          ; CLK         ; 20.000       ; -0.013     ; 20.070     ;
; -0.043 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][1]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[16] ; CLK          ; CLK         ; 20.000       ; 0.023      ; 20.106     ;
; -0.034 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[60]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[16] ; CLK          ; CLK         ; 20.000       ; -0.061     ; 20.013     ;
; -0.028 ; ADC_Manager:ADC_Manager1|c_long_func_input[18][2]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; 0.017      ; 20.085     ;
; -0.027 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[59]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[14] ; CLK          ; CLK         ; 20.000       ; -0.053     ; 20.014     ;
; -0.016 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[57]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[17] ; CLK          ; CLK         ; 20.000       ; -0.072     ; 19.984     ;
; -0.016 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[87]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[17] ; CLK          ; CLK         ; 20.000       ; -0.065     ; 19.991     ;
; -0.016 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[115] ; Correlation_function:corr_long|Correlation_Gate:gate2|output[15] ; CLK          ; CLK         ; 20.000       ; -0.060     ; 19.996     ;
; -0.015 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][1]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[16] ; CLK          ; CLK         ; 20.000       ; -0.013     ; 20.042     ;
; 0.000  ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[56]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[16] ; CLK          ; CLK         ; 20.000       ; -0.047     ; 19.993     ;
; 0.005  ; ADC_Manager:ADC_Manager1|c_long_func_input[39][2]                                           ; Correlation_function:corr_long|Correlation_Gate:gate4|output[17] ; CLK          ; CLK         ; 20.000       ; 0.024      ; 20.059     ;
; 0.013  ; ADC_Manager:ADC_Manager1|c_long_func_input[18][1]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; 0.017      ; 20.044     ;
; 0.015  ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[19]  ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.066     ; 19.959     ;
; 0.018  ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[9]   ; Correlation_function:corr_long|Correlation_Gate:gate2|output[15] ; CLK          ; CLK         ; 20.000       ; -0.079     ; 19.943     ;
; 0.025  ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[10]  ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.074     ; 19.941     ;
; 0.042  ; ADC_Manager:ADC_Manager1|c_long_func_input[42][3]                                           ; Correlation_function:corr_long|Correlation_Gate:gate4|output[15] ; CLK          ; CLK         ; 20.000       ; -0.007     ; 19.991     ;
; 0.045  ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[8]   ; Correlation_function:corr_long|Correlation_Gate:gate2|output[16] ; CLK          ; CLK         ; 20.000       ; -0.054     ; 19.941     ;
; 0.050  ; ADC_Manager:ADC_Manager1|c_long_func_input[30][2]                                           ; Correlation_function:corr_long|Correlation_Gate:gate3|output[17] ; CLK          ; CLK         ; 20.000       ; 0.027      ; 20.017     ;
; 0.052  ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[60]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[15] ; CLK          ; CLK         ; 20.000       ; -0.061     ; 19.927     ;
; 0.054  ; ADC_Manager:ADC_Manager1|c_long_func_input[17][2]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[14] ; CLK          ; CLK         ; 20.000       ; -0.013     ; 19.973     ;
; 0.059  ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[59]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[13] ; CLK          ; CLK         ; 20.000       ; -0.053     ; 19.928     ;
; 0.060  ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[110] ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.074     ; 19.906     ;
; 0.070  ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[82]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[17] ; CLK          ; CLK         ; 20.000       ; -0.067     ; 19.903     ;
; 0.071  ; ADC_Manager:ADC_Manager1|c_long_func_input[17][1]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[15] ; CLK          ; CLK         ; 20.000       ; -0.013     ; 19.956     ;
; 0.086  ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[56]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[15] ; CLK          ; CLK         ; 20.000       ; -0.047     ; 19.907     ;
; 0.089  ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[67]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[17] ; CLK          ; CLK         ; 20.000       ; -0.053     ; 19.898     ;
; 0.092  ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[79]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[17] ; CLK          ; CLK         ; 20.000       ; -0.065     ; 19.883     ;
; 0.100  ; ADC_Manager:ADC_Manager1|c_long_func_input[39][1]                                           ; Correlation_function:corr_long|Correlation_Gate:gate4|output[17] ; CLK          ; CLK         ; 20.000       ; 0.024      ; 19.964     ;
; 0.106  ; ADC_Manager:ADC_Manager1|c_long_func_input[19][4]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.008     ; 19.926     ;
; 0.107  ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[30]  ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.080     ; 19.853     ;
; 0.108  ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[80]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[17] ; CLK          ; CLK         ; 20.000       ; -0.047     ; 19.885     ;
; 0.113  ; ADC_Manager:ADC_Manager1|c_long_func_input[17][3]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[16] ; CLK          ; CLK         ; 20.000       ; -0.013     ; 19.914     ;
; 0.113  ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[115] ; Correlation_function:corr_long|Correlation_Gate:gate2|output[14] ; CLK          ; CLK         ; 20.000       ; -0.060     ; 19.867     ;
; 0.115  ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[9]   ; Correlation_function:corr_long|Correlation_Gate:gate2|output[14] ; CLK          ; CLK         ; 20.000       ; -0.079     ; 19.846     ;
; 0.127  ; ADC_Manager:ADC_Manager1|c_long_func_input[16][1]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; 0.003      ; 19.916     ;
; 0.128  ; ADC_Manager:ADC_Manager1|c_long_func_input[42][3]                                           ; Correlation_function:corr_long|Correlation_Gate:gate4|output[14] ; CLK          ; CLK         ; 20.000       ; -0.007     ; 19.905     ;
; 0.130  ; ADC_Manager:ADC_Manager1|c_long_func_input[18][6]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[16] ; CLK          ; CLK         ; 20.000       ; 0.023      ; 19.933     ;
; 0.131  ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[8]   ; Correlation_function:corr_long|Correlation_Gate:gate2|output[15] ; CLK          ; CLK         ; 20.000       ; -0.054     ; 19.855     ;
; 0.134  ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[117] ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.062     ; 19.844     ;
; 0.136  ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[76]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[17] ; CLK          ; CLK         ; 20.000       ; -0.061     ; 19.843     ;
; 0.138  ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[60]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[14] ; CLK          ; CLK         ; 20.000       ; -0.061     ; 19.841     ;
; 0.157  ; ADC_Manager:ADC_Manager1|c_long_func_input[12][2]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; 0.010      ; 19.893     ;
; 0.161  ; ADC_Manager:ADC_Manager1|c_long_func_input[17][2]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[13] ; CLK          ; CLK         ; 20.000       ; -0.013     ; 19.866     ;
; 0.161  ; ADC_Manager:ADC_Manager1|c_long_func_input[42][1]                                           ; Correlation_function:corr_long|Correlation_Gate:gate4|output[17] ; CLK          ; CLK         ; 20.000       ; -0.007     ; 19.872     ;
; 0.168  ; ADC_Manager:ADC_Manager1|c_long_func_input[17][1]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[14] ; CLK          ; CLK         ; 20.000       ; -0.013     ; 19.859     ;
; 0.170  ; ADC_Manager:ADC_Manager1|c_long_func_input[15][2]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; 0.022      ; 19.892     ;
; 0.172  ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[56]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[14] ; CLK          ; CLK         ; 20.000       ; -0.047     ; 19.821     ;
; 0.174  ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[57]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[16] ; CLK          ; CLK         ; 20.000       ; -0.072     ; 19.794     ;
; 0.179  ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[116] ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.054     ; 19.807     ;
; 0.183  ; ADC_Manager:ADC_Manager1|c_long_func_input[12][1]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; 0.010      ; 19.867     ;
; 0.187  ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[63]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[17] ; CLK          ; CLK         ; 20.000       ; -0.065     ; 19.788     ;
; 0.189  ; ADC_Manager:ADC_Manager1|c_long_func_input[16][3]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; 0.003      ; 19.854     ;
; 0.191  ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[124] ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.054     ; 19.795     ;
; 0.193  ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[27]  ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.066     ; 19.781     ;
; 0.195  ; ADC_Manager:ADC_Manager1|c_long_func_input[39][2]                                           ; Correlation_function:corr_long|Correlation_Gate:gate4|output[16] ; CLK          ; CLK         ; 20.000       ; 0.024      ; 19.869     ;
; 0.198  ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[123] ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.060     ; 19.782     ;
; 0.199  ; ADC_Manager:ADC_Manager1|c_long_func_input[17][3]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[15] ; CLK          ; CLK         ; 20.000       ; -0.013     ; 19.828     ;
; 0.205  ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[19]  ; Correlation_function:corr_long|Correlation_Gate:gate2|output[16] ; CLK          ; CLK         ; 20.000       ; -0.066     ; 19.769     ;
; 0.208  ; ADC_Manager:ADC_Manager1|c_long_func_input[17][4]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.013     ; 19.819     ;
; 0.208  ; ADC_Manager:ADC_Manager1|c_long_func_input[19][3]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.011     ; 19.821     ;
; 0.208  ; ADC_Manager:ADC_Manager1|c_long_func_input[42][2]                                           ; Correlation_function:corr_long|Correlation_Gate:gate4|output[16] ; CLK          ; CLK         ; 20.000       ; -0.007     ; 19.825     ;
; 0.209  ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[31]  ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.064     ; 19.767     ;
; 0.210  ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[78]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[17] ; CLK          ; CLK         ; 20.000       ; -0.057     ; 19.773     ;
; 0.213  ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[108] ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.054     ; 19.773     ;
; 0.214  ; ADC_Manager:ADC_Manager1|c_long_func_input[42][3]                                           ; Correlation_function:corr_long|Correlation_Gate:gate4|output[13] ; CLK          ; CLK         ; 20.000       ; -0.007     ; 19.819     ;
; 0.215  ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[10]  ; Correlation_function:corr_long|Correlation_Gate:gate2|output[16] ; CLK          ; CLK         ; 20.000       ; -0.074     ; 19.751     ;
; 0.222  ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[9]   ; Correlation_function:corr_long|Correlation_Gate:gate2|output[13] ; CLK          ; CLK         ; 20.000       ; -0.079     ; 19.739     ;
; 0.223  ; ADC_Manager:ADC_Manager1|c_long_func_input[42][4]                                           ; Correlation_function:corr_long|Correlation_Gate:gate4|output[17] ; CLK          ; CLK         ; 20.000       ; -0.007     ; 19.810     ;
; 0.224  ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[60]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[13] ; CLK          ; CLK         ; 20.000       ; -0.061     ; 19.755     ;
; 0.226  ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[68]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[17] ; CLK          ; CLK         ; 20.000       ; -0.061     ; 19.753     ;
+--------+---------------------------------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                                                                                                    ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; Clock_divider:clock_divider1|counter[2]                                      ; Clock_divider:clock_divider1|counter[2]                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Clock_divider:clock_divider1|counter[0]                                      ; Clock_divider:clock_divider1|counter[0]                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|main_next_state.finding_bits                        ; ADC_Manager:ADC_Manager1|main_next_state.finding_bits                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[0]                         ; ADC_Manager:ADC_Manager1|c_short_func_input_index[0]                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1]                         ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1]                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2]                         ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2]                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[3]                         ; ADC_Manager:ADC_Manager1|c_short_func_input_index[3]                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|main_next_state.idle                                ; ADC_Manager:ADC_Manager1|main_next_state.idle                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][0]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[10][0]~_Duplicate_1               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|main_next_state.finding_preambule                   ; ADC_Manager:ADC_Manager1|main_next_state.finding_preambule                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][0]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[11][0]~_Duplicate_1               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][1]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[10][1]~_Duplicate_1               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][1]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[11][1]~_Duplicate_1               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][1]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[12][1]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][1]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[13][1]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[15][0]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[15][0]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][0]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[14][0]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[19][0]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[19][0]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[18][1]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[18][1]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[18][0]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[18][0]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[16][0]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[16][0]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][0]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[17][0]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][2]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[11][2]~_Duplicate_1               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][2]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[10][2]~_Duplicate_1               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[18][3]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[18][3]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[18][2]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[18][2]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[19][2]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[19][2]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][2]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[17][2]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][3]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[17][3]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[16][3]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[16][3]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[16][2]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[16][2]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][3]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[14][3]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][2]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[14][2]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][2]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[13][2]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][3]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[12][3]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][2]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[12][2]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][3]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[10][3]~_Duplicate_1               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][3]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[11][3]~_Duplicate_1               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[15][4]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[15][4]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[15][5]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[15][5]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][4]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[14][4]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][5]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[14][5]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][4]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[12][4]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][5]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[12][5]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][4]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[17][4]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[16][5]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[16][5]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[16][4]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[16][4]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[18][4]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[18][4]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[18][5]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[18][5]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[19][5]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[19][5]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][4]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[10][4]~_Duplicate_1               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][4]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[11][4]~_Duplicate_1               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][5]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[10][5]~_Duplicate_1               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][5]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[11][5]~_Duplicate_1               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][6]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[10][6]~_Duplicate_1               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][6]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[11][6]~_Duplicate_1               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][6]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[17][6]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[16][6]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[16][6]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[18][6]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[18][6]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[19][6]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[19][6]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][6]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[12][6]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[15][6]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[15][6]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][6]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[14][6]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][7]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[11][7]~_Duplicate_1               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][7]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[10][7]~_Duplicate_1               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[18][7]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[18][7]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[19][7]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[19][7]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][7]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[17][7]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[16][7]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[16][7]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[15][7]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[15][7]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][7]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[14][7]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][7]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[13][7]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|main_next_state.read_init_mem                       ; ADC_Manager:ADC_Manager1|main_next_state.read_init_mem                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|ram_counter[0]                                      ; ADC_Manager:ADC_Manager1|ram_counter[0]                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|data_buffer[3]                                      ; ADC_Manager:ADC_Manager1|data_buffer[3]                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|data_buffer[5]                                      ; ADC_Manager:ADC_Manager1|data_buffer[5]                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|data_buffer[2]                                      ; ADC_Manager:ADC_Manager1|data_buffer[2]                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|data_buffer[4]                                      ; ADC_Manager:ADC_Manager1|data_buffer[4]                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_Controller:UART_Controller_1|next_state.reading_fifo2                   ; UART_Controller:UART_Controller_1|next_state.reading_fifo2                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_Controller:UART_Controller_1|next_state.idle                            ; UART_Controller:UART_Controller_1|next_state.idle                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_Controller:UART_Controller_1|next_state.transmiting                     ; UART_Controller:UART_Controller_1|next_state.transmiting                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.734 ; ADC_Manager:ADC_Manager1|c_preamb_func[41][7]                                ; ADC_Manager:ADC_Manager1|c_long_func_input[41][7]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.040      ;
; 0.736 ; ADC_Manager:ADC_Manager1|c_preamb_func[48][2]                                ; ADC_Manager:ADC_Manager1|c_long_func_input[48][2]~_Duplicate_1               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.042      ;
; 0.738 ; ADC_Manager:ADC_Manager1|c_preamb_func[48][4]                                ; ADC_Manager:ADC_Manager1|c_long_func_input[48][4]~_Duplicate_1               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.044      ;
; 0.742 ; ADC_Manager:ADC_Manager1|c_preamb_func[37][1]                                ; ADC_Manager:ADC_Manager1|c_long_func_input[37][1]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; ADC_Manager:ADC_Manager1|data_buffer[3]                                      ; ADC_Manager:ADC_Manager1|data_buffer[5]                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.048      ;
; 0.743 ; ADC_Manager:ADC_Manager1|c_preamb_func[37][0]                                ; ADC_Manager:ADC_Manager1|c_long_func_input[37][0]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.049      ;
; 0.749 ; UART_Controller:UART_Controller_1|Clock_divider:uart_clk_divider|counter[15] ; UART_Controller:UART_Controller_1|Clock_divider:uart_clk_divider|counter[15] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.055      ;
; 0.753 ; ADC_Manager:ADC_Manager1|ram_counter[31]                                     ; ADC_Manager:ADC_Manager1|ram_counter[31]                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; Clock_divider:clock_divider1|counter[15]                                     ; Clock_divider:clock_divider1|counter[15]                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; ADC_Manager:ADC_Manager1|data_counts[31]                                     ; ADC_Manager:ADC_Manager1|data_counts[31]                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.059      ;
; 0.754 ; ADC_Manager:ADC_Manager1|c_preamb_func[37][2]                                ; ADC_Manager:ADC_Manager1|c_long_func_input[37][2]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.060      ;
; 0.755 ; Clock_divider:clock_divider1|counter[0]                                      ; Clock_divider:clock_divider1|counter[2]                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.061      ;
; 0.756 ; ADC_Manager:ADC_Manager1|c_preamb_func[42][7]                                ; ADC_Manager:ADC_Manager1|c_long_func_input[42][7]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.062      ;
; 0.762 ; ADC_Manager:ADC_Manager1|c_preamb_func[44][3]                                ; ADC_Manager:ADC_Manager1|c_long_func_input[44][3]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.068      ;
; 0.890 ; UART_Controller:UART_Controller_1|next_state.transmiting                     ; UART_Controller:UART_Controller_1|curr_state.transmiting                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.196      ;
; 0.902 ; UART_Controller:UART_Controller_1|next_state.idle                            ; UART_Controller:UART_Controller_1|curr_state.idle                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.208      ;
; 0.904 ; ADC_Manager:ADC_Manager1|ram_counter[0]                                      ; ADC_Manager:ADC_Manager1|RAM_ADDRESS_BUS[0]                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.210      ;
; 0.906 ; ADC_Manager:ADC_Manager1|c_preamb_func[48][5]                                ; ADC_Manager:ADC_Manager1|c_long_func_input[48][5]~_Duplicate_1               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.212      ;
; 0.908 ; ADC_Manager:ADC_Manager1|main_next_state.finding_preambule                   ; ADC_Manager:ADC_Manager1|main_state.finding_preambule                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.214      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                                                                                                                                                                                                               ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                                                                              ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a1~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a1~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a2~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a2~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a3~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a3~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a4~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a4~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a5~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a5~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a6~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a6~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a7~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a7~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]                                                                                                                           ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]                                                                                                                           ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[100]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[100]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[101]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[101]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[102]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[102]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[103]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[103]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[104]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[104]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[105]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[105]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[106]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[106]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[107]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[107]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[108]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[108]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[109]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[109]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[10]                                                                                                                          ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[10]                                                                                                                          ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[110]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[110]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[111]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[111]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[112]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[112]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[113]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[113]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[114]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[114]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[115]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[115]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[116]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[116]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[117]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[117]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[118]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[118]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[119]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[119]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[11]                                                                                                                          ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[11]                                                                                                                          ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[120]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[120]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[121]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[121]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[122]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[122]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[123]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[123]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[124]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[124]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[125]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[125]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[126]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[126]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[127]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[127]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[12]                                                                                                                          ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[12]                                                                                                                          ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SYNC'                                           ;
+--------+--------------+----------------+-----------+-------+------------+--------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock ; Clock Edge ; Target ;
+--------+--------------+----------------+-----------+-------+------------+--------+
; 36.000 ; 40.000       ; 4.000          ; Port Rate ; SYNC  ; Rise       ; SYNC   ;
+--------+--------------+----------------+-----------+-------+------------+--------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; DATA_OUT[*]    ; CLK        ; 8.730  ; 8.730  ; Rise       ; CLK             ;
;  DATA_OUT[0]   ; CLK        ; 8.390  ; 8.390  ; Rise       ; CLK             ;
;  DATA_OUT[1]   ; CLK        ; 8.220  ; 8.220  ; Rise       ; CLK             ;
;  DATA_OUT[2]   ; CLK        ; 8.051  ; 8.051  ; Rise       ; CLK             ;
;  DATA_OUT[3]   ; CLK        ; 8.041  ; 8.041  ; Rise       ; CLK             ;
;  DATA_OUT[4]   ; CLK        ; 8.730  ; 8.730  ; Rise       ; CLK             ;
;  DATA_OUT[5]   ; CLK        ; 7.925  ; 7.925  ; Rise       ; CLK             ;
; SYNC           ; CLK        ; 6.809  ; 6.809  ; Rise       ; CLK             ;
; UART_TX        ; CLK        ; 7.297  ; 7.297  ; Rise       ; CLK             ;
; test_val[*]    ; CLK        ; 18.792 ; 18.792 ; Rise       ; CLK             ;
;  test_val[0]   ; CLK        ; 12.814 ; 12.814 ; Rise       ; CLK             ;
;  test_val[1]   ; CLK        ; 13.788 ; 13.788 ; Rise       ; CLK             ;
;  test_val[2]   ; CLK        ; 15.613 ; 15.613 ; Rise       ; CLK             ;
;  test_val[3]   ; CLK        ; 15.672 ; 15.672 ; Rise       ; CLK             ;
;  test_val[4]   ; CLK        ; 15.637 ; 15.637 ; Rise       ; CLK             ;
;  test_val[5]   ; CLK        ; 16.180 ; 16.180 ; Rise       ; CLK             ;
;  test_val[6]   ; CLK        ; 15.596 ; 15.596 ; Rise       ; CLK             ;
;  test_val[7]   ; CLK        ; 16.186 ; 16.186 ; Rise       ; CLK             ;
;  test_val[8]   ; CLK        ; 16.865 ; 16.865 ; Rise       ; CLK             ;
;  test_val[9]   ; CLK        ; 16.499 ; 16.499 ; Rise       ; CLK             ;
;  test_val[10]  ; CLK        ; 15.767 ; 15.767 ; Rise       ; CLK             ;
;  test_val[11]  ; CLK        ; 15.637 ; 15.637 ; Rise       ; CLK             ;
;  test_val[12]  ; CLK        ; 15.894 ; 15.894 ; Rise       ; CLK             ;
;  test_val[13]  ; CLK        ; 17.126 ; 17.126 ; Rise       ; CLK             ;
;  test_val[14]  ; CLK        ; 15.891 ; 15.891 ; Rise       ; CLK             ;
;  test_val[15]  ; CLK        ; 16.331 ; 16.331 ; Rise       ; CLK             ;
;  test_val[16]  ; CLK        ; 16.255 ; 16.255 ; Rise       ; CLK             ;
;  test_val[17]  ; CLK        ; 18.307 ; 18.307 ; Rise       ; CLK             ;
;  test_val[18]  ; CLK        ; 17.751 ; 17.751 ; Rise       ; CLK             ;
;  test_val[19]  ; CLK        ; 18.792 ; 18.792 ; Rise       ; CLK             ;
; test_val2[*]   ; CLK        ; 8.025  ; 8.025  ; Rise       ; CLK             ;
;  test_val2[4]  ; CLK        ; 7.461  ; 7.461  ; Rise       ; CLK             ;
;  test_val2[5]  ; CLK        ; 7.109  ; 7.109  ; Rise       ; CLK             ;
;  test_val2[6]  ; CLK        ; 8.025  ; 8.025  ; Rise       ; CLK             ;
;  test_val2[7]  ; CLK        ; 6.817  ; 6.817  ; Rise       ; CLK             ;
;  test_val2[8]  ; CLK        ; 7.646  ; 7.646  ; Rise       ; CLK             ;
;  test_val2[9]  ; CLK        ; 7.484  ; 7.484  ; Rise       ; CLK             ;
;  test_val2[10] ; CLK        ; 7.889  ; 7.889  ; Rise       ; CLK             ;
;  test_val2[11] ; CLK        ; 7.563  ; 7.563  ; Rise       ; CLK             ;
;  test_val2[12] ; CLK        ; 7.657  ; 7.657  ; Rise       ; CLK             ;
;  test_val2[13] ; CLK        ; 6.816  ; 6.816  ; Rise       ; CLK             ;
;  test_val2[14] ; CLK        ; 7.529  ; 7.529  ; Rise       ; CLK             ;
;  test_val2[15] ; CLK        ; 7.488  ; 7.488  ; Rise       ; CLK             ;
;  test_val2[16] ; CLK        ; 7.249  ; 7.249  ; Rise       ; CLK             ;
;  test_val2[17] ; CLK        ; 7.126  ; 7.126  ; Rise       ; CLK             ;
;  test_val2[18] ; CLK        ; 7.262  ; 7.262  ; Rise       ; CLK             ;
;  test_val2[19] ; CLK        ; 6.817  ; 6.817  ; Rise       ; CLK             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; DATA_OUT[*]    ; CLK        ; 7.925  ; 7.925  ; Rise       ; CLK             ;
;  DATA_OUT[0]   ; CLK        ; 8.390  ; 8.390  ; Rise       ; CLK             ;
;  DATA_OUT[1]   ; CLK        ; 8.220  ; 8.220  ; Rise       ; CLK             ;
;  DATA_OUT[2]   ; CLK        ; 8.051  ; 8.051  ; Rise       ; CLK             ;
;  DATA_OUT[3]   ; CLK        ; 8.041  ; 8.041  ; Rise       ; CLK             ;
;  DATA_OUT[4]   ; CLK        ; 8.730  ; 8.730  ; Rise       ; CLK             ;
;  DATA_OUT[5]   ; CLK        ; 7.925  ; 7.925  ; Rise       ; CLK             ;
; SYNC           ; CLK        ; 6.809  ; 6.809  ; Rise       ; CLK             ;
; UART_TX        ; CLK        ; 7.297  ; 7.297  ; Rise       ; CLK             ;
; test_val[*]    ; CLK        ; 11.138 ; 11.138 ; Rise       ; CLK             ;
;  test_val[0]   ; CLK        ; 11.658 ; 11.658 ; Rise       ; CLK             ;
;  test_val[1]   ; CLK        ; 11.939 ; 11.939 ; Rise       ; CLK             ;
;  test_val[2]   ; CLK        ; 13.420 ; 13.420 ; Rise       ; CLK             ;
;  test_val[3]   ; CLK        ; 12.913 ; 12.913 ; Rise       ; CLK             ;
;  test_val[4]   ; CLK        ; 12.863 ; 12.863 ; Rise       ; CLK             ;
;  test_val[5]   ; CLK        ; 13.372 ; 13.372 ; Rise       ; CLK             ;
;  test_val[6]   ; CLK        ; 12.274 ; 12.274 ; Rise       ; CLK             ;
;  test_val[7]   ; CLK        ; 12.732 ; 12.732 ; Rise       ; CLK             ;
;  test_val[8]   ; CLK        ; 13.282 ; 13.282 ; Rise       ; CLK             ;
;  test_val[9]   ; CLK        ; 12.947 ; 12.947 ; Rise       ; CLK             ;
;  test_val[10]  ; CLK        ; 11.941 ; 11.941 ; Rise       ; CLK             ;
;  test_val[11]  ; CLK        ; 11.493 ; 11.493 ; Rise       ; CLK             ;
;  test_val[12]  ; CLK        ; 11.314 ; 11.314 ; Rise       ; CLK             ;
;  test_val[13]  ; CLK        ; 12.432 ; 12.432 ; Rise       ; CLK             ;
;  test_val[14]  ; CLK        ; 11.138 ; 11.138 ; Rise       ; CLK             ;
;  test_val[15]  ; CLK        ; 11.514 ; 11.514 ; Rise       ; CLK             ;
;  test_val[16]  ; CLK        ; 11.315 ; 11.315 ; Rise       ; CLK             ;
;  test_val[17]  ; CLK        ; 13.198 ; 13.198 ; Rise       ; CLK             ;
;  test_val[18]  ; CLK        ; 12.532 ; 12.532 ; Rise       ; CLK             ;
;  test_val[19]  ; CLK        ; 13.686 ; 13.686 ; Rise       ; CLK             ;
; test_val2[*]   ; CLK        ; 6.816  ; 6.816  ; Rise       ; CLK             ;
;  test_val2[4]  ; CLK        ; 7.461  ; 7.461  ; Rise       ; CLK             ;
;  test_val2[5]  ; CLK        ; 7.109  ; 7.109  ; Rise       ; CLK             ;
;  test_val2[6]  ; CLK        ; 8.025  ; 8.025  ; Rise       ; CLK             ;
;  test_val2[7]  ; CLK        ; 6.817  ; 6.817  ; Rise       ; CLK             ;
;  test_val2[8]  ; CLK        ; 7.646  ; 7.646  ; Rise       ; CLK             ;
;  test_val2[9]  ; CLK        ; 7.484  ; 7.484  ; Rise       ; CLK             ;
;  test_val2[10] ; CLK        ; 7.889  ; 7.889  ; Rise       ; CLK             ;
;  test_val2[11] ; CLK        ; 7.563  ; 7.563  ; Rise       ; CLK             ;
;  test_val2[12] ; CLK        ; 7.657  ; 7.657  ; Rise       ; CLK             ;
;  test_val2[13] ; CLK        ; 6.816  ; 6.816  ; Rise       ; CLK             ;
;  test_val2[14] ; CLK        ; 7.529  ; 7.529  ; Rise       ; CLK             ;
;  test_val2[15] ; CLK        ; 7.488  ; 7.488  ; Rise       ; CLK             ;
;  test_val2[16] ; CLK        ; 7.249  ; 7.249  ; Rise       ; CLK             ;
;  test_val2[17] ; CLK        ; 7.126  ; 7.126  ; Rise       ; CLK             ;
;  test_val2[18] ; CLK        ; 7.262  ; 7.262  ; Rise       ; CLK             ;
;  test_val2[19] ; CLK        ; 6.817  ; 6.817  ; Rise       ; CLK             ;
+----------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; 13.765 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; 7.500  ; 0.000                 ;
; SYNC  ; 37.223 ; 0.000                 ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                                                                                                                       ;
+--------+---------------------------------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                   ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 13.765 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[118] ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.023     ; 6.244      ;
; 13.801 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[8]   ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.018     ; 6.213      ;
; 13.812 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[9]   ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.042     ; 6.178      ;
; 13.825 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[115] ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.024     ; 6.183      ;
; 13.827 ; ADC_Manager:ADC_Manager1|c_long_func_input[30][2]                                           ; Correlation_function:corr_long|Correlation_Gate:gate3|output[17] ; CLK          ; CLK         ; 20.000       ; 0.023      ; 6.228      ;
; 13.827 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[19]  ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.026     ; 6.179      ;
; 13.840 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[59]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[17] ; CLK          ; CLK         ; 20.000       ; -0.017     ; 6.175      ;
; 13.861 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][1]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.012     ; 6.159      ;
; 13.864 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[60]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[17] ; CLK          ; CLK         ; 20.000       ; -0.027     ; 6.141      ;
; 13.870 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][2]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.013     ; 6.149      ;
; 13.870 ; ADC_Manager:ADC_Manager1|c_long_func_input[42][3]                                           ; Correlation_function:corr_long|Correlation_Gate:gate4|output[17] ; CLK          ; CLK         ; 20.000       ; -0.005     ; 6.157      ;
; 13.880 ; ADC_Manager:ADC_Manager1|c_long_func_input[18][6]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; 0.020      ; 6.172      ;
; 13.884 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[80]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[17] ; CLK          ; CLK         ; 20.000       ; -0.013     ; 6.135      ;
; 13.889 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[56]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[17] ; CLK          ; CLK         ; 20.000       ; -0.013     ; 6.130      ;
; 13.890 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[123] ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.024     ; 6.118      ;
; 13.893 ; ADC_Manager:ADC_Manager1|c_long_func_input[19][1]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.012     ; 6.127      ;
; 13.895 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[8]   ; Correlation_function:corr_long|Correlation_Gate:gate2|output[16] ; CLK          ; CLK         ; 20.000       ; -0.018     ; 6.119      ;
; 13.897 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[57]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[17] ; CLK          ; CLK         ; 20.000       ; -0.037     ; 6.098      ;
; 13.899 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[82]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[17] ; CLK          ; CLK         ; 20.000       ; -0.033     ; 6.100      ;
; 13.906 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[9]   ; Correlation_function:corr_long|Correlation_Gate:gate2|output[16] ; CLK          ; CLK         ; 20.000       ; -0.042     ; 6.084      ;
; 13.911 ; ADC_Manager:ADC_Manager1|c_long_func_input[30][3]                                           ; Correlation_function:corr_long|Correlation_Gate:gate3|output[17] ; CLK          ; CLK         ; 20.000       ; 0.023      ; 6.144      ;
; 13.912 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[27]  ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.026     ; 6.094      ;
; 13.913 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][3]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; 0.016      ; 6.135      ;
; 13.914 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[10]  ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.038     ; 6.080      ;
; 13.915 ; ADC_Manager:ADC_Manager1|c_long_func_input[19][2]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.012     ; 6.105      ;
; 13.916 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[87]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[17] ; CLK          ; CLK         ; 20.000       ; -0.029     ; 6.087      ;
; 13.918 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[96]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[17] ; CLK          ; CLK         ; 20.000       ; -0.013     ; 6.101      ;
; 13.919 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[115] ; Correlation_function:corr_long|Correlation_Gate:gate2|output[16] ; CLK          ; CLK         ; 20.000       ; -0.024     ; 6.089      ;
; 13.920 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[97]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[17] ; CLK          ; CLK         ; 20.000       ; -0.037     ; 6.075      ;
; 13.921 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[30]  ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.040     ; 6.071      ;
; 13.921 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[19]  ; Correlation_function:corr_long|Correlation_Gate:gate2|output[16] ; CLK          ; CLK         ; 20.000       ; -0.026     ; 6.085      ;
; 13.921 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][1]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; 0.016      ; 6.127      ;
; 13.930 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[8]   ; Correlation_function:corr_long|Correlation_Gate:gate2|output[15] ; CLK          ; CLK         ; 20.000       ; -0.018     ; 6.084      ;
; 13.934 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[59]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[16] ; CLK          ; CLK         ; 20.000       ; -0.017     ; 6.081      ;
; 13.939 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[76]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[17] ; CLK          ; CLK         ; 20.000       ; -0.027     ; 6.066      ;
; 13.940 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][3]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.012     ; 6.080      ;
; 13.941 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[9]   ; Correlation_function:corr_long|Correlation_Gate:gate2|output[15] ; CLK          ; CLK         ; 20.000       ; -0.042     ; 6.049      ;
; 13.946 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[119] ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.032     ; 6.054      ;
; 13.946 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[118] ; Correlation_function:corr_long|Correlation_Gate:gate2|output[16] ; CLK          ; CLK         ; 20.000       ; -0.023     ; 6.063      ;
; 13.948 ; ADC_Manager:ADC_Manager1|c_long_func_input[30][2]                                           ; Correlation_function:corr_long|Correlation_Gate:gate3|output[16] ; CLK          ; CLK         ; 20.000       ; 0.023      ; 6.107      ;
; 13.948 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[110] ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.038     ; 6.046      ;
; 13.948 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[31]  ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.025     ; 6.059      ;
; 13.950 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[12]  ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.022     ; 6.060      ;
; 13.951 ; ADC_Manager:ADC_Manager1|c_long_func_input[42][2]                                           ; Correlation_function:corr_long|Correlation_Gate:gate4|output[17] ; CLK          ; CLK         ; 20.000       ; -0.005     ; 6.076      ;
; 13.954 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[116] ; Correlation_function:corr_long|Correlation_Gate:gate3|output[17] ; CLK          ; CLK         ; 20.000       ; -0.024     ; 6.054      ;
; 13.954 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[115] ; Correlation_function:corr_long|Correlation_Gate:gate2|output[15] ; CLK          ; CLK         ; 20.000       ; -0.024     ; 6.054      ;
; 13.955 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][1]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[16] ; CLK          ; CLK         ; 20.000       ; -0.012     ; 6.065      ;
; 13.956 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[19]  ; Correlation_function:corr_long|Correlation_Gate:gate2|output[15] ; CLK          ; CLK         ; 20.000       ; -0.026     ; 6.050      ;
; 13.956 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[79]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[17] ; CLK          ; CLK         ; 20.000       ; -0.029     ; 6.047      ;
; 13.958 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[60]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[16] ; CLK          ; CLK         ; 20.000       ; -0.027     ; 6.047      ;
; 13.959 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[65]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[17] ; CLK          ; CLK         ; 20.000       ; -0.037     ; 6.036      ;
; 13.961 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[67]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[17] ; CLK          ; CLK         ; 20.000       ; -0.017     ; 6.054      ;
; 13.964 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][2]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[16] ; CLK          ; CLK         ; 20.000       ; -0.013     ; 6.055      ;
; 13.964 ; ADC_Manager:ADC_Manager1|c_long_func_input[42][3]                                           ; Correlation_function:corr_long|Correlation_Gate:gate4|output[16] ; CLK          ; CLK         ; 20.000       ; -0.005     ; 6.063      ;
; 13.965 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[8]   ; Correlation_function:corr_long|Correlation_Gate:gate2|output[14] ; CLK          ; CLK         ; 20.000       ; -0.018     ; 6.049      ;
; 13.969 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[59]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[15] ; CLK          ; CLK         ; 20.000       ; -0.017     ; 6.046      ;
; 13.974 ; ADC_Manager:ADC_Manager1|c_long_func_input[18][6]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[16] ; CLK          ; CLK         ; 20.000       ; 0.020      ; 6.078      ;
; 13.976 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[9]   ; Correlation_function:corr_long|Correlation_Gate:gate2|output[14] ; CLK          ; CLK         ; 20.000       ; -0.042     ; 6.014      ;
; 13.977 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[81]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[17] ; CLK          ; CLK         ; 20.000       ; -0.037     ; 6.018      ;
; 13.977 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[98]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[17] ; CLK          ; CLK         ; 20.000       ; -0.033     ; 6.022      ;
; 13.978 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[80]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[16] ; CLK          ; CLK         ; 20.000       ; -0.013     ; 6.041      ;
; 13.983 ; ADC_Manager:ADC_Manager1|c_long_func_input[30][2]                                           ; Correlation_function:corr_long|Correlation_Gate:gate3|output[15] ; CLK          ; CLK         ; 20.000       ; 0.023      ; 6.072      ;
; 13.983 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[56]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[16] ; CLK          ; CLK         ; 20.000       ; -0.013     ; 6.036      ;
; 13.984 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[123] ; Correlation_function:corr_long|Correlation_Gate:gate2|output[16] ; CLK          ; CLK         ; 20.000       ; -0.024     ; 6.024      ;
; 13.986 ; ADC_Manager:ADC_Manager1|c_long_func_input[42][1]                                           ; Correlation_function:corr_long|Correlation_Gate:gate4|output[17] ; CLK          ; CLK         ; 20.000       ; -0.005     ; 6.041      ;
; 13.986 ; ADC_Manager:ADC_Manager1|c_long_func_input[19][4]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.009     ; 6.037      ;
; 13.990 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][1]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[15] ; CLK          ; CLK         ; 20.000       ; -0.012     ; 6.030      ;
; 13.991 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[57]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[16] ; CLK          ; CLK         ; 20.000       ; -0.037     ; 6.004      ;
; 13.991 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[19]  ; Correlation_function:corr_long|Correlation_Gate:gate2|output[14] ; CLK          ; CLK         ; 20.000       ; -0.026     ; 6.015      ;
; 13.993 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[60]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[15] ; CLK          ; CLK         ; 20.000       ; -0.027     ; 6.012      ;
; 13.993 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[82]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[16] ; CLK          ; CLK         ; 20.000       ; -0.033     ; 6.006      ;
; 13.994 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[89]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[17] ; CLK          ; CLK         ; 20.000       ; -0.037     ; 6.001      ;
; 13.994 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[13]  ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.032     ; 6.006      ;
; 13.998 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[84]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[17] ; CLK          ; CLK         ; 20.000       ; -0.027     ; 6.007      ;
; 13.998 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[111] ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.032     ; 6.002      ;
; 13.999 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][2]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[15] ; CLK          ; CLK         ; 20.000       ; -0.013     ; 6.020      ;
; 13.999 ; ADC_Manager:ADC_Manager1|c_long_func_input[42][3]                                           ; Correlation_function:corr_long|Correlation_Gate:gate4|output[15] ; CLK          ; CLK         ; 20.000       ; -0.005     ; 6.028      ;
; 14.000 ; ADC_Manager:ADC_Manager1|c_long_func_input[19][3]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.012     ; 6.020      ;
; 14.000 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[115] ; Correlation_function:corr_long|Correlation_Gate:gate2|output[14] ; CLK          ; CLK         ; 20.000       ; -0.024     ; 6.008      ;
; 14.001 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[26]  ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.038     ; 5.993      ;
; 14.005 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[8]   ; Correlation_function:corr_long|Correlation_Gate:gate2|output[13] ; CLK          ; CLK         ; 20.000       ; -0.018     ; 6.009      ;
; 14.006 ; ADC_Manager:ADC_Manager1|c_long_func_input[42][4]                                           ; Correlation_function:corr_long|Correlation_Gate:gate4|output[17] ; CLK          ; CLK         ; 20.000       ; -0.005     ; 6.021      ;
; 14.007 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][4]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.012     ; 6.013      ;
; 14.007 ; ADC_Manager:ADC_Manager1|c_long_func_input[18][2]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; 0.010      ; 6.035      ;
; 14.008 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[59]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[14] ; CLK          ; CLK         ; 20.000       ; -0.017     ; 6.007      ;
; 14.008 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[10]  ; Correlation_function:corr_long|Correlation_Gate:gate2|output[16] ; CLK          ; CLK         ; 20.000       ; -0.038     ; 5.986      ;
; 14.009 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[117] ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; -0.030     ; 5.993      ;
; 14.011 ; ADC_Manager:ADC_Manager1|c_long_func_input[39][3]                                           ; Correlation_function:corr_long|Correlation_Gate:gate4|output[17] ; CLK          ; CLK         ; 20.000       ; 0.024      ; 6.045      ;
; 14.012 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[96]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[16] ; CLK          ; CLK         ; 20.000       ; -0.013     ; 6.007      ;
; 14.013 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[80]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[15] ; CLK          ; CLK         ; 20.000       ; -0.013     ; 6.006      ;
; 14.014 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[97]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[16] ; CLK          ; CLK         ; 20.000       ; -0.037     ; 5.981      ;
; 14.014 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[90]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[17] ; CLK          ; CLK         ; 20.000       ; -0.033     ; 5.985      ;
; 14.016 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[9]   ; Correlation_function:corr_long|Correlation_Gate:gate2|output[13] ; CLK          ; CLK         ; 20.000       ; -0.042     ; 5.974      ;
; 14.017 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[95]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[17] ; CLK          ; CLK         ; 20.000       ; -0.029     ; 5.986      ;
; 14.018 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[56]  ; Correlation_function:corr_long|Correlation_Gate:gate4|output[15] ; CLK          ; CLK         ; 20.000       ; -0.013     ; 6.001      ;
; 14.019 ; ADC_Manager:ADC_Manager1|c_long_func_input[30][2]                                           ; Correlation_function:corr_long|Correlation_Gate:gate3|output[14] ; CLK          ; CLK         ; 20.000       ; 0.023      ; 6.036      ;
; 14.019 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[123] ; Correlation_function:corr_long|Correlation_Gate:gate2|output[15] ; CLK          ; CLK         ; 20.000       ; -0.024     ; 5.989      ;
; 14.019 ; ADC_Manager:ADC_Manager1|c_long_func_input[18][1]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[17] ; CLK          ; CLK         ; 20.000       ; 0.010      ; 6.023      ;
; 14.021 ; ADC_Manager:ADC_Manager1|c_long_func_input[39][1]                                           ; Correlation_function:corr_long|Correlation_Gate:gate4|output[17] ; CLK          ; CLK         ; 20.000       ; 0.024      ; 6.035      ;
; 14.022 ; ADC_Manager:ADC_Manager1|c_long_func_input[18][6]                                           ; Correlation_function:corr_long|Correlation_Gate:gate2|output[15] ; CLK          ; CLK         ; 20.000       ; 0.020      ; 6.030      ;
+--------+---------------------------------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                                                                                                    ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Clock_divider:clock_divider1|counter[2]                                      ; Clock_divider:clock_divider1|counter[2]                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Clock_divider:clock_divider1|counter[0]                                      ; Clock_divider:clock_divider1|counter[0]                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|main_next_state.finding_bits                        ; ADC_Manager:ADC_Manager1|main_next_state.finding_bits                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[0]                         ; ADC_Manager:ADC_Manager1|c_short_func_input_index[0]                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1]                         ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1]                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2]                         ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2]                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[3]                         ; ADC_Manager:ADC_Manager1|c_short_func_input_index[3]                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|main_next_state.idle                                ; ADC_Manager:ADC_Manager1|main_next_state.idle                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][0]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[10][0]~_Duplicate_1               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|main_next_state.finding_preambule                   ; ADC_Manager:ADC_Manager1|main_next_state.finding_preambule                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][0]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[11][0]~_Duplicate_1               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][1]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[10][1]~_Duplicate_1               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][1]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[11][1]~_Duplicate_1               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][1]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[12][1]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][1]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[13][1]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[15][0]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[15][0]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][0]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[14][0]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[19][0]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[19][0]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[18][1]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[18][1]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[18][0]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[18][0]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[16][0]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[16][0]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][0]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[17][0]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][2]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[11][2]~_Duplicate_1               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][2]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[10][2]~_Duplicate_1               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[18][3]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[18][3]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[18][2]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[18][2]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[19][2]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[19][2]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][2]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[17][2]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][3]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[17][3]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[16][3]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[16][3]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[16][2]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[16][2]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][3]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[14][3]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][2]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[14][2]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][2]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[13][2]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][3]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[12][3]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][2]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[12][2]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][3]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[10][3]~_Duplicate_1               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][3]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[11][3]~_Duplicate_1               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[15][4]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[15][4]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[15][5]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[15][5]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][4]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[14][4]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][5]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[14][5]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][4]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[12][4]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][5]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[12][5]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][4]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[17][4]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[16][5]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[16][5]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[16][4]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[16][4]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[18][4]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[18][4]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[18][5]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[18][5]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[19][5]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[19][5]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][4]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[10][4]~_Duplicate_1               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][4]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[11][4]~_Duplicate_1               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][5]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[10][5]~_Duplicate_1               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][5]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[11][5]~_Duplicate_1               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][6]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[10][6]~_Duplicate_1               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][6]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[11][6]~_Duplicate_1               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][6]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[17][6]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[16][6]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[16][6]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[18][6]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[18][6]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[19][6]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[19][6]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][6]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[12][6]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[15][6]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[15][6]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][6]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[14][6]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][7]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[11][7]~_Duplicate_1               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][7]~_Duplicate_1               ; ADC_Manager:ADC_Manager1|c_long_func_input[10][7]~_Duplicate_1               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[18][7]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[18][7]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[19][7]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[19][7]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][7]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[17][7]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[16][7]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[16][7]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[15][7]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[15][7]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][7]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[14][7]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][7]                            ; ADC_Manager:ADC_Manager1|c_long_func_input[13][7]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|main_next_state.read_init_mem                       ; ADC_Manager:ADC_Manager1|main_next_state.read_init_mem                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|ram_counter[0]                                      ; ADC_Manager:ADC_Manager1|ram_counter[0]                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|data_buffer[3]                                      ; ADC_Manager:ADC_Manager1|data_buffer[3]                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|data_buffer[5]                                      ; ADC_Manager:ADC_Manager1|data_buffer[5]                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|data_buffer[2]                                      ; ADC_Manager:ADC_Manager1|data_buffer[2]                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|data_buffer[4]                                      ; ADC_Manager:ADC_Manager1|data_buffer[4]                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_Controller:UART_Controller_1|next_state.reading_fifo2                   ; UART_Controller:UART_Controller_1|next_state.reading_fifo2                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_Controller:UART_Controller_1|next_state.idle                            ; UART_Controller:UART_Controller_1|next_state.idle                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_Controller:UART_Controller_1|next_state.transmiting                     ; UART_Controller:UART_Controller_1|next_state.transmiting                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; ADC_Manager:ADC_Manager1|c_preamb_func[41][7]                                ; ADC_Manager:ADC_Manager1|c_long_func_input[41][7]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; ADC_Manager:ADC_Manager1|c_preamb_func[48][2]                                ; ADC_Manager:ADC_Manager1|c_long_func_input[48][2]~_Duplicate_1               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; ADC_Manager:ADC_Manager1|c_preamb_func[48][4]                                ; ADC_Manager:ADC_Manager1|c_long_func_input[48][4]~_Duplicate_1               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; ADC_Manager:ADC_Manager1|data_buffer[3]                                      ; ADC_Manager:ADC_Manager1|data_buffer[5]                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.390      ;
; 0.240 ; ADC_Manager:ADC_Manager1|c_preamb_func[37][0]                                ; ADC_Manager:ADC_Manager1|c_long_func_input[37][0]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; ADC_Manager:ADC_Manager1|c_preamb_func[37][1]                                ; ADC_Manager:ADC_Manager1|c_long_func_input[37][1]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; UART_Controller:UART_Controller_1|Clock_divider:uart_clk_divider|counter[15] ; UART_Controller:UART_Controller_1|Clock_divider:uart_clk_divider|counter[15] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.393      ;
; 0.243 ; ADC_Manager:ADC_Manager1|ram_counter[31]                                     ; ADC_Manager:ADC_Manager1|ram_counter[31]                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Clock_divider:clock_divider1|counter[15]                                     ; Clock_divider:clock_divider1|counter[15]                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; ADC_Manager:ADC_Manager1|data_counts[31]                                     ; ADC_Manager:ADC_Manager1|data_counts[31]                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; ADC_Manager:ADC_Manager1|c_preamb_func[37][2]                                ; ADC_Manager:ADC_Manager1|c_long_func_input[37][2]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; Clock_divider:clock_divider1|counter[0]                                      ; Clock_divider:clock_divider1|counter[2]                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.396      ;
; 0.246 ; ADC_Manager:ADC_Manager1|c_preamb_func[42][7]                                ; ADC_Manager:ADC_Manager1|c_long_func_input[42][7]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.398      ;
; 0.250 ; ADC_Manager:ADC_Manager1|c_preamb_func[44][3]                                ; ADC_Manager:ADC_Manager1|c_long_func_input[44][3]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.402      ;
; 0.313 ; ADC_Manager:ADC_Manager1|c_preamb_func[48][5]                                ; ADC_Manager:ADC_Manager1|c_long_func_input[48][5]~_Duplicate_1               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.465      ;
; 0.319 ; ADC_Manager:ADC_Manager1|c_preamb_func[40][4]                                ; ADC_Manager:ADC_Manager1|c_long_func_input[40][4]                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.471      ;
; 0.319 ; ADC_Manager:ADC_Manager1|c_preamb_func[48][6]                                ; ADC_Manager:ADC_Manager1|c_long_func_input[48][6]~_Duplicate_1               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.471      ;
; 0.322 ; UART_Controller:UART_Controller_1|next_state.transmiting                     ; UART_Controller:UART_Controller_1|curr_state.transmiting                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.474      ;
; 0.327 ; ADC_Manager:ADC_Manager1|ram_counter[0]                                      ; ADC_Manager:ADC_Manager1|RAM_ADDRESS_BUS[0]                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.479      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                                                                                       ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                      ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[100] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[100] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[101] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[101] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[102] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[102] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[103] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[103] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[104] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[104] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[105] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[105] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[106] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[106] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[107] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[107] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[108] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[108] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[109] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[109] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[10]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[10]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[110] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[110] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[111] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[111] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[112] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[112] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[113] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[113] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[114] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[114] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[115] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[115] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[116] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[116] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[117] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[117] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[118] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[118] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[119] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[119] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[11]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[11]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[120] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[120] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[121] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[121] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[122] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[122] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[123] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[123] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[124] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[124] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[125] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[125] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[126] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[126] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[127] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[127] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[12]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[12]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[13]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[13]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[14]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[14]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[15]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[15]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[16]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[16]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[17]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[17]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[18]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[18]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[19]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[19]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[1]   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[1]   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[20]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[20]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[21]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[21]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[22]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[22]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[23]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[23]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[24]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[24]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[25]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[25]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[26]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[26]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[27]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[27]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[28]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[28]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[29]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[29]  ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SYNC'                                           ;
+--------+--------------+----------------+-----------+-------+------------+--------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock ; Clock Edge ; Target ;
+--------+--------------+----------------+-----------+-------+------------+--------+
; 37.223 ; 40.000       ; 2.777          ; Port Rate ; SYNC  ; Rise       ; SYNC   ;
+--------+--------------+----------------+-----------+-------+------------+--------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; DATA_OUT[*]    ; CLK        ; 3.856 ; 3.856 ; Rise       ; CLK             ;
;  DATA_OUT[0]   ; CLK        ; 3.806 ; 3.806 ; Rise       ; CLK             ;
;  DATA_OUT[1]   ; CLK        ; 3.778 ; 3.778 ; Rise       ; CLK             ;
;  DATA_OUT[2]   ; CLK        ; 3.713 ; 3.713 ; Rise       ; CLK             ;
;  DATA_OUT[3]   ; CLK        ; 3.713 ; 3.713 ; Rise       ; CLK             ;
;  DATA_OUT[4]   ; CLK        ; 3.856 ; 3.856 ; Rise       ; CLK             ;
;  DATA_OUT[5]   ; CLK        ; 3.583 ; 3.583 ; Rise       ; CLK             ;
; SYNC           ; CLK        ; 3.011 ; 3.011 ; Rise       ; CLK             ;
; UART_TX        ; CLK        ; 3.474 ; 3.474 ; Rise       ; CLK             ;
; test_val[*]    ; CLK        ; 7.384 ; 7.384 ; Rise       ; CLK             ;
;  test_val[0]   ; CLK        ; 5.216 ; 5.216 ; Rise       ; CLK             ;
;  test_val[1]   ; CLK        ; 5.643 ; 5.643 ; Rise       ; CLK             ;
;  test_val[2]   ; CLK        ; 6.251 ; 6.251 ; Rise       ; CLK             ;
;  test_val[3]   ; CLK        ; 6.232 ; 6.232 ; Rise       ; CLK             ;
;  test_val[4]   ; CLK        ; 6.166 ; 6.166 ; Rise       ; CLK             ;
;  test_val[5]   ; CLK        ; 6.299 ; 6.299 ; Rise       ; CLK             ;
;  test_val[6]   ; CLK        ; 6.032 ; 6.032 ; Rise       ; CLK             ;
;  test_val[7]   ; CLK        ; 6.338 ; 6.338 ; Rise       ; CLK             ;
;  test_val[8]   ; CLK        ; 6.467 ; 6.467 ; Rise       ; CLK             ;
;  test_val[9]   ; CLK        ; 6.347 ; 6.347 ; Rise       ; CLK             ;
;  test_val[10]  ; CLK        ; 6.168 ; 6.168 ; Rise       ; CLK             ;
;  test_val[11]  ; CLK        ; 6.206 ; 6.206 ; Rise       ; CLK             ;
;  test_val[12]  ; CLK        ; 6.325 ; 6.325 ; Rise       ; CLK             ;
;  test_val[13]  ; CLK        ; 6.726 ; 6.726 ; Rise       ; CLK             ;
;  test_val[14]  ; CLK        ; 6.290 ; 6.290 ; Rise       ; CLK             ;
;  test_val[15]  ; CLK        ; 6.431 ; 6.431 ; Rise       ; CLK             ;
;  test_val[16]  ; CLK        ; 6.477 ; 6.477 ; Rise       ; CLK             ;
;  test_val[17]  ; CLK        ; 7.384 ; 7.384 ; Rise       ; CLK             ;
;  test_val[18]  ; CLK        ; 6.935 ; 6.935 ; Rise       ; CLK             ;
;  test_val[19]  ; CLK        ; 7.261 ; 7.261 ; Rise       ; CLK             ;
; test_val2[*]   ; CLK        ; 3.694 ; 3.694 ; Rise       ; CLK             ;
;  test_val2[4]  ; CLK        ; 3.431 ; 3.431 ; Rise       ; CLK             ;
;  test_val2[5]  ; CLK        ; 3.322 ; 3.322 ; Rise       ; CLK             ;
;  test_val2[6]  ; CLK        ; 3.694 ; 3.694 ; Rise       ; CLK             ;
;  test_val2[7]  ; CLK        ; 3.251 ; 3.251 ; Rise       ; CLK             ;
;  test_val2[8]  ; CLK        ; 3.575 ; 3.575 ; Rise       ; CLK             ;
;  test_val2[9]  ; CLK        ; 3.442 ; 3.442 ; Rise       ; CLK             ;
;  test_val2[10] ; CLK        ; 3.563 ; 3.563 ; Rise       ; CLK             ;
;  test_val2[11] ; CLK        ; 3.471 ; 3.471 ; Rise       ; CLK             ;
;  test_val2[12] ; CLK        ; 3.587 ; 3.587 ; Rise       ; CLK             ;
;  test_val2[13] ; CLK        ; 3.243 ; 3.243 ; Rise       ; CLK             ;
;  test_val2[14] ; CLK        ; 3.466 ; 3.466 ; Rise       ; CLK             ;
;  test_val2[15] ; CLK        ; 3.451 ; 3.451 ; Rise       ; CLK             ;
;  test_val2[16] ; CLK        ; 3.447 ; 3.447 ; Rise       ; CLK             ;
;  test_val2[17] ; CLK        ; 3.347 ; 3.347 ; Rise       ; CLK             ;
;  test_val2[18] ; CLK        ; 3.460 ; 3.460 ; Rise       ; CLK             ;
;  test_val2[19] ; CLK        ; 3.251 ; 3.251 ; Rise       ; CLK             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; DATA_OUT[*]    ; CLK        ; 3.583 ; 3.583 ; Rise       ; CLK             ;
;  DATA_OUT[0]   ; CLK        ; 3.806 ; 3.806 ; Rise       ; CLK             ;
;  DATA_OUT[1]   ; CLK        ; 3.778 ; 3.778 ; Rise       ; CLK             ;
;  DATA_OUT[2]   ; CLK        ; 3.713 ; 3.713 ; Rise       ; CLK             ;
;  DATA_OUT[3]   ; CLK        ; 3.713 ; 3.713 ; Rise       ; CLK             ;
;  DATA_OUT[4]   ; CLK        ; 3.856 ; 3.856 ; Rise       ; CLK             ;
;  DATA_OUT[5]   ; CLK        ; 3.583 ; 3.583 ; Rise       ; CLK             ;
; SYNC           ; CLK        ; 3.011 ; 3.011 ; Rise       ; CLK             ;
; UART_TX        ; CLK        ; 3.474 ; 3.474 ; Rise       ; CLK             ;
; test_val[*]    ; CLK        ; 4.611 ; 4.611 ; Rise       ; CLK             ;
;  test_val[0]   ; CLK        ; 4.819 ; 4.819 ; Rise       ; CLK             ;
;  test_val[1]   ; CLK        ; 4.877 ; 4.877 ; Rise       ; CLK             ;
;  test_val[2]   ; CLK        ; 5.435 ; 5.435 ; Rise       ; CLK             ;
;  test_val[3]   ; CLK        ; 5.236 ; 5.236 ; Rise       ; CLK             ;
;  test_val[4]   ; CLK        ; 5.159 ; 5.159 ; Rise       ; CLK             ;
;  test_val[5]   ; CLK        ; 5.377 ; 5.377 ; Rise       ; CLK             ;
;  test_val[6]   ; CLK        ; 4.943 ; 4.943 ; Rise       ; CLK             ;
;  test_val[7]   ; CLK        ; 5.243 ; 5.243 ; Rise       ; CLK             ;
;  test_val[8]   ; CLK        ; 5.291 ; 5.291 ; Rise       ; CLK             ;
;  test_val[9]   ; CLK        ; 5.162 ; 5.162 ; Rise       ; CLK             ;
;  test_val[10]  ; CLK        ; 4.852 ; 4.852 ; Rise       ; CLK             ;
;  test_val[11]  ; CLK        ; 4.724 ; 4.724 ; Rise       ; CLK             ;
;  test_val[12]  ; CLK        ; 4.693 ; 4.693 ; Rise       ; CLK             ;
;  test_val[13]  ; CLK        ; 5.069 ; 5.069 ; Rise       ; CLK             ;
;  test_val[14]  ; CLK        ; 4.611 ; 4.611 ; Rise       ; CLK             ;
;  test_val[15]  ; CLK        ; 4.762 ; 4.762 ; Rise       ; CLK             ;
;  test_val[16]  ; CLK        ; 4.766 ; 4.766 ; Rise       ; CLK             ;
;  test_val[17]  ; CLK        ; 5.553 ; 5.553 ; Rise       ; CLK             ;
;  test_val[18]  ; CLK        ; 5.028 ; 5.028 ; Rise       ; CLK             ;
;  test_val[19]  ; CLK        ; 5.429 ; 5.429 ; Rise       ; CLK             ;
; test_val2[*]   ; CLK        ; 3.243 ; 3.243 ; Rise       ; CLK             ;
;  test_val2[4]  ; CLK        ; 3.431 ; 3.431 ; Rise       ; CLK             ;
;  test_val2[5]  ; CLK        ; 3.322 ; 3.322 ; Rise       ; CLK             ;
;  test_val2[6]  ; CLK        ; 3.694 ; 3.694 ; Rise       ; CLK             ;
;  test_val2[7]  ; CLK        ; 3.251 ; 3.251 ; Rise       ; CLK             ;
;  test_val2[8]  ; CLK        ; 3.575 ; 3.575 ; Rise       ; CLK             ;
;  test_val2[9]  ; CLK        ; 3.442 ; 3.442 ; Rise       ; CLK             ;
;  test_val2[10] ; CLK        ; 3.563 ; 3.563 ; Rise       ; CLK             ;
;  test_val2[11] ; CLK        ; 3.471 ; 3.471 ; Rise       ; CLK             ;
;  test_val2[12] ; CLK        ; 3.587 ; 3.587 ; Rise       ; CLK             ;
;  test_val2[13] ; CLK        ; 3.243 ; 3.243 ; Rise       ; CLK             ;
;  test_val2[14] ; CLK        ; 3.466 ; 3.466 ; Rise       ; CLK             ;
;  test_val2[15] ; CLK        ; 3.451 ; 3.451 ; Rise       ; CLK             ;
;  test_val2[16] ; CLK        ; 3.447 ; 3.447 ; Rise       ; CLK             ;
;  test_val2[17] ; CLK        ; 3.347 ; 3.347 ; Rise       ; CLK             ;
;  test_val2[18] ; CLK        ; 3.460 ; 3.460 ; Rise       ; CLK             ;
;  test_val2[19] ; CLK        ; 3.251 ; 3.251 ; Rise       ; CLK             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; -0.599 ; 0.215 ; N/A      ; N/A     ; 6.933               ;
;  CLK             ; -0.599 ; 0.215 ; N/A      ; N/A     ; 6.933               ;
;  SYNC            ; N/A    ; N/A   ; N/A      ; N/A     ; 36.000              ;
; Design-wide TNS  ; -1.499 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLK             ; -1.499 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  SYNC            ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; DATA_OUT[*]    ; CLK        ; 8.730  ; 8.730  ; Rise       ; CLK             ;
;  DATA_OUT[0]   ; CLK        ; 8.390  ; 8.390  ; Rise       ; CLK             ;
;  DATA_OUT[1]   ; CLK        ; 8.220  ; 8.220  ; Rise       ; CLK             ;
;  DATA_OUT[2]   ; CLK        ; 8.051  ; 8.051  ; Rise       ; CLK             ;
;  DATA_OUT[3]   ; CLK        ; 8.041  ; 8.041  ; Rise       ; CLK             ;
;  DATA_OUT[4]   ; CLK        ; 8.730  ; 8.730  ; Rise       ; CLK             ;
;  DATA_OUT[5]   ; CLK        ; 7.925  ; 7.925  ; Rise       ; CLK             ;
; SYNC           ; CLK        ; 6.809  ; 6.809  ; Rise       ; CLK             ;
; UART_TX        ; CLK        ; 7.297  ; 7.297  ; Rise       ; CLK             ;
; test_val[*]    ; CLK        ; 18.792 ; 18.792 ; Rise       ; CLK             ;
;  test_val[0]   ; CLK        ; 12.814 ; 12.814 ; Rise       ; CLK             ;
;  test_val[1]   ; CLK        ; 13.788 ; 13.788 ; Rise       ; CLK             ;
;  test_val[2]   ; CLK        ; 15.613 ; 15.613 ; Rise       ; CLK             ;
;  test_val[3]   ; CLK        ; 15.672 ; 15.672 ; Rise       ; CLK             ;
;  test_val[4]   ; CLK        ; 15.637 ; 15.637 ; Rise       ; CLK             ;
;  test_val[5]   ; CLK        ; 16.180 ; 16.180 ; Rise       ; CLK             ;
;  test_val[6]   ; CLK        ; 15.596 ; 15.596 ; Rise       ; CLK             ;
;  test_val[7]   ; CLK        ; 16.186 ; 16.186 ; Rise       ; CLK             ;
;  test_val[8]   ; CLK        ; 16.865 ; 16.865 ; Rise       ; CLK             ;
;  test_val[9]   ; CLK        ; 16.499 ; 16.499 ; Rise       ; CLK             ;
;  test_val[10]  ; CLK        ; 15.767 ; 15.767 ; Rise       ; CLK             ;
;  test_val[11]  ; CLK        ; 15.637 ; 15.637 ; Rise       ; CLK             ;
;  test_val[12]  ; CLK        ; 15.894 ; 15.894 ; Rise       ; CLK             ;
;  test_val[13]  ; CLK        ; 17.126 ; 17.126 ; Rise       ; CLK             ;
;  test_val[14]  ; CLK        ; 15.891 ; 15.891 ; Rise       ; CLK             ;
;  test_val[15]  ; CLK        ; 16.331 ; 16.331 ; Rise       ; CLK             ;
;  test_val[16]  ; CLK        ; 16.255 ; 16.255 ; Rise       ; CLK             ;
;  test_val[17]  ; CLK        ; 18.307 ; 18.307 ; Rise       ; CLK             ;
;  test_val[18]  ; CLK        ; 17.751 ; 17.751 ; Rise       ; CLK             ;
;  test_val[19]  ; CLK        ; 18.792 ; 18.792 ; Rise       ; CLK             ;
; test_val2[*]   ; CLK        ; 8.025  ; 8.025  ; Rise       ; CLK             ;
;  test_val2[4]  ; CLK        ; 7.461  ; 7.461  ; Rise       ; CLK             ;
;  test_val2[5]  ; CLK        ; 7.109  ; 7.109  ; Rise       ; CLK             ;
;  test_val2[6]  ; CLK        ; 8.025  ; 8.025  ; Rise       ; CLK             ;
;  test_val2[7]  ; CLK        ; 6.817  ; 6.817  ; Rise       ; CLK             ;
;  test_val2[8]  ; CLK        ; 7.646  ; 7.646  ; Rise       ; CLK             ;
;  test_val2[9]  ; CLK        ; 7.484  ; 7.484  ; Rise       ; CLK             ;
;  test_val2[10] ; CLK        ; 7.889  ; 7.889  ; Rise       ; CLK             ;
;  test_val2[11] ; CLK        ; 7.563  ; 7.563  ; Rise       ; CLK             ;
;  test_val2[12] ; CLK        ; 7.657  ; 7.657  ; Rise       ; CLK             ;
;  test_val2[13] ; CLK        ; 6.816  ; 6.816  ; Rise       ; CLK             ;
;  test_val2[14] ; CLK        ; 7.529  ; 7.529  ; Rise       ; CLK             ;
;  test_val2[15] ; CLK        ; 7.488  ; 7.488  ; Rise       ; CLK             ;
;  test_val2[16] ; CLK        ; 7.249  ; 7.249  ; Rise       ; CLK             ;
;  test_val2[17] ; CLK        ; 7.126  ; 7.126  ; Rise       ; CLK             ;
;  test_val2[18] ; CLK        ; 7.262  ; 7.262  ; Rise       ; CLK             ;
;  test_val2[19] ; CLK        ; 6.817  ; 6.817  ; Rise       ; CLK             ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; DATA_OUT[*]    ; CLK        ; 3.583 ; 3.583 ; Rise       ; CLK             ;
;  DATA_OUT[0]   ; CLK        ; 3.806 ; 3.806 ; Rise       ; CLK             ;
;  DATA_OUT[1]   ; CLK        ; 3.778 ; 3.778 ; Rise       ; CLK             ;
;  DATA_OUT[2]   ; CLK        ; 3.713 ; 3.713 ; Rise       ; CLK             ;
;  DATA_OUT[3]   ; CLK        ; 3.713 ; 3.713 ; Rise       ; CLK             ;
;  DATA_OUT[4]   ; CLK        ; 3.856 ; 3.856 ; Rise       ; CLK             ;
;  DATA_OUT[5]   ; CLK        ; 3.583 ; 3.583 ; Rise       ; CLK             ;
; SYNC           ; CLK        ; 3.011 ; 3.011 ; Rise       ; CLK             ;
; UART_TX        ; CLK        ; 3.474 ; 3.474 ; Rise       ; CLK             ;
; test_val[*]    ; CLK        ; 4.611 ; 4.611 ; Rise       ; CLK             ;
;  test_val[0]   ; CLK        ; 4.819 ; 4.819 ; Rise       ; CLK             ;
;  test_val[1]   ; CLK        ; 4.877 ; 4.877 ; Rise       ; CLK             ;
;  test_val[2]   ; CLK        ; 5.435 ; 5.435 ; Rise       ; CLK             ;
;  test_val[3]   ; CLK        ; 5.236 ; 5.236 ; Rise       ; CLK             ;
;  test_val[4]   ; CLK        ; 5.159 ; 5.159 ; Rise       ; CLK             ;
;  test_val[5]   ; CLK        ; 5.377 ; 5.377 ; Rise       ; CLK             ;
;  test_val[6]   ; CLK        ; 4.943 ; 4.943 ; Rise       ; CLK             ;
;  test_val[7]   ; CLK        ; 5.243 ; 5.243 ; Rise       ; CLK             ;
;  test_val[8]   ; CLK        ; 5.291 ; 5.291 ; Rise       ; CLK             ;
;  test_val[9]   ; CLK        ; 5.162 ; 5.162 ; Rise       ; CLK             ;
;  test_val[10]  ; CLK        ; 4.852 ; 4.852 ; Rise       ; CLK             ;
;  test_val[11]  ; CLK        ; 4.724 ; 4.724 ; Rise       ; CLK             ;
;  test_val[12]  ; CLK        ; 4.693 ; 4.693 ; Rise       ; CLK             ;
;  test_val[13]  ; CLK        ; 5.069 ; 5.069 ; Rise       ; CLK             ;
;  test_val[14]  ; CLK        ; 4.611 ; 4.611 ; Rise       ; CLK             ;
;  test_val[15]  ; CLK        ; 4.762 ; 4.762 ; Rise       ; CLK             ;
;  test_val[16]  ; CLK        ; 4.766 ; 4.766 ; Rise       ; CLK             ;
;  test_val[17]  ; CLK        ; 5.553 ; 5.553 ; Rise       ; CLK             ;
;  test_val[18]  ; CLK        ; 5.028 ; 5.028 ; Rise       ; CLK             ;
;  test_val[19]  ; CLK        ; 5.429 ; 5.429 ; Rise       ; CLK             ;
; test_val2[*]   ; CLK        ; 3.243 ; 3.243 ; Rise       ; CLK             ;
;  test_val2[4]  ; CLK        ; 3.431 ; 3.431 ; Rise       ; CLK             ;
;  test_val2[5]  ; CLK        ; 3.322 ; 3.322 ; Rise       ; CLK             ;
;  test_val2[6]  ; CLK        ; 3.694 ; 3.694 ; Rise       ; CLK             ;
;  test_val2[7]  ; CLK        ; 3.251 ; 3.251 ; Rise       ; CLK             ;
;  test_val2[8]  ; CLK        ; 3.575 ; 3.575 ; Rise       ; CLK             ;
;  test_val2[9]  ; CLK        ; 3.442 ; 3.442 ; Rise       ; CLK             ;
;  test_val2[10] ; CLK        ; 3.563 ; 3.563 ; Rise       ; CLK             ;
;  test_val2[11] ; CLK        ; 3.471 ; 3.471 ; Rise       ; CLK             ;
;  test_val2[12] ; CLK        ; 3.587 ; 3.587 ; Rise       ; CLK             ;
;  test_val2[13] ; CLK        ; 3.243 ; 3.243 ; Rise       ; CLK             ;
;  test_val2[14] ; CLK        ; 3.466 ; 3.466 ; Rise       ; CLK             ;
;  test_val2[15] ; CLK        ; 3.451 ; 3.451 ; Rise       ; CLK             ;
;  test_val2[16] ; CLK        ; 3.447 ; 3.447 ; Rise       ; CLK             ;
;  test_val2[17] ; CLK        ; 3.347 ; 3.347 ; Rise       ; CLK             ;
;  test_val2[18] ; CLK        ; 3.460 ; 3.460 ; Rise       ; CLK             ;
;  test_val2[19] ; CLK        ; 3.251 ; 3.251 ; Rise       ; CLK             ;
+----------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; CLK        ; CLK      ; 167760442 ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; CLK        ; CLK      ; 167760442 ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 2     ; 2    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 8     ; 8    ;
; Unconstrained Output Ports      ; 44    ; 44   ;
; Unconstrained Output Port Paths ; 852   ; 852  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Jan 24 11:04:26 2023
Info: Command: quartus_sta Uni_Projektas -c Uni_Projektas
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'Uni_Projektas.sdc'
Warning (332060): Node: Clock_divider:clock_divider1|clock_out was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: UART_Controller:UART_Controller_1|Clock_divider:uart_clk_divider|clock_out was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.599
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.599        -1.499 CLK 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 6.933
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.933         0.000 CLK 
    Info (332119):    36.000         0.000 SYNC 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332060): Node: Clock_divider:clock_divider1|clock_out was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: UART_Controller:UART_Controller_1|Clock_divider:uart_clk_divider|clock_out was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 13.765
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    13.765         0.000 CLK 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 7.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.500         0.000 CLK 
    Info (332119):    37.223         0.000 SYNC 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4601 megabytes
    Info: Processing ended: Tue Jan 24 11:04:28 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


