功能：从外部有规律的写1024位宽的数据进写模块，然后按128位宽写入DDR（异步）；
从外部输入读信号和首地址，从DDR连续的读数据128位，通过异步FIFO，以16位宽连续的输出。
vivado 2018.2版本
平台：ZCU102

由于是通过Navite接口访问ddr4，并且读写控制信号比较少，所以就直接在一个模块里面实现读写数据传输。
小坑：
1.如果仿真过程中出现在此文件中 XXX not declared的错误，缺 XXX 库就把这个文件放在库的路径下，然后再vivado中重新添加这个文件即可；
2.读数据模式下，当rd_data_valid无效时，地址有效，则在valid有效时数据仍然先从第一个有效地址输出（数据延后地址）；
3.手册上说明，在写模式的情况下，写数据可以最多超前一个周期和延后三个周期；
4.由于是异步FIFO传输，为了保证app_rdy信号不会变化频繁，只能有规律的改变app_en信号，但是在读的时候，由于是根据fifo_progfull信号来作条件判断的，
所以要将full容量设置为至少progfull的两倍，这样保证数据延时输出时不会有丢失；
5.当是连续写模式的时候，是不存在最大延迟的，所以需要写地址和写数据首尾对齐，才能完全写进去。