+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                              ;
+--------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                          ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+--------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; MIPS_CORE|HAZARD_CONTROLLER|BRANCH_CONTROLLER|PREDICTOR                                                            ; 84    ; 0              ; 32           ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MIPS_CORE|HAZARD_CONTROLLER|BRANCH_CONTROLLER                                                                      ; 111   ; 0              ; 26           ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MIPS_CORE|HAZARD_CONTROLLER                                                                                        ; 147   ; 3              ; 32           ; 3              ; 66     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MIPS_CORE|PR_M2W                                                                                                   ; 43    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MIPS_CORE|MEM_STAGE_GLUE                                                                                           ; 73    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MIPS_CORE|D_CACHE|tagbank|BANK_CORE                                                                                ; 33    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MIPS_CORE|D_CACHE|tagbank                                                                                          ; 33    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MIPS_CORE|D_CACHE|databanks[3].databank|BANK_CORE                                                                  ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MIPS_CORE|D_CACHE|databanks[3].databank                                                                            ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MIPS_CORE|D_CACHE|databanks[2].databank|BANK_CORE                                                                  ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MIPS_CORE|D_CACHE|databanks[2].databank                                                                            ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MIPS_CORE|D_CACHE|databanks[1].databank|BANK_CORE                                                                  ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MIPS_CORE|D_CACHE|databanks[1].databank                                                                            ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MIPS_CORE|D_CACHE|databanks[0].databank|BANK_CORE                                                                  ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MIPS_CORE|D_CACHE|databanks[0].databank                                                                            ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MIPS_CORE|D_CACHE                                                                                                  ; 126   ; 60             ; 21           ; 60             ; 173    ; 60              ; 60            ; 60              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MIPS_CORE|PR_E2M                                                                                                   ; 156   ; 0              ; 0            ; 0              ; 152    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MIPS_CORE|EX_STAGE_GLUE                                                                                            ; 106   ; 6              ; 0            ; 6              ; 190    ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MIPS_CORE|LLSC_mod                                                                                                 ; 36    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MIPS_CORE|ALU                                                                                                      ; 73    ; 0              ; 0            ; 0              ; 55     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MIPS_CORE|PR_D2E                                                                                                   ; 172   ; 0              ; 0            ; 0              ; 168    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MIPS_CORE|DEC_STAGE_GLUE                                                                                           ; 211   ; 0              ; 14           ; 0              ; 197    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MIPS_CORE|FORWARD_UNIT                                                                                             ; 342   ; 0              ; 145          ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MIPS_CORE|REG_FILE                                                                                                 ; 167   ; 0              ; 113          ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MIPS_CORE|ACTIVE_LIST|a_l                                                                                          ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 4586  ; 0              ; 4586         ; 0                ; 4586              ;
; MIPS_CORE|ACTIVE_LIST                                                                                              ; 208   ; 32             ; 94           ; 32             ; 85     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MIPS_CORE|INSTRUCTION_QUEUE|ready_encoder                                                                          ; 32    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MIPS_CORE|INSTRUCTION_QUEUE|valid_entry_encoder                                                                    ; 32    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MIPS_CORE|INSTRUCTION_QUEUE|Instr_Queue                                                                            ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 4064  ; 0              ; 4064         ; 0                ; 4064              ;
; MIPS_CORE|INSTRUCTION_QUEUE                                                                                        ; 282   ; 0              ; 94           ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MIPS_CORE|REGISTER_MAP_TABLE|encoder                                                                               ; 128   ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MIPS_CORE|REGISTER_MAP_TABLE|register_Map_Table                                                                    ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 192   ; 0              ; 192          ; 0                ; 192               ;
; MIPS_CORE|REGISTER_MAP_TABLE                                                                                       ; 167   ; 73             ; 140          ; 73             ; 170    ; 73              ; 73            ; 73              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MIPS_CORE|DECODER                                                                                                  ; 59    ; 3              ; 0            ; 3              ; 120    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MIPS_CORE|PR_I2D                                                                                                   ; 63    ; 0              ; 0            ; 0              ; 59     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MIPS_CORE|I_CACHE|tagbank|BANK_CORE                                                                                ; 29    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MIPS_CORE|I_CACHE|tagbank                                                                                          ; 29    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MIPS_CORE|I_CACHE|databanks[3].databank|BANK_CORE                                                                  ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MIPS_CORE|I_CACHE|databanks[3].databank                                                                            ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MIPS_CORE|I_CACHE|databanks[2].databank|BANK_CORE                                                                  ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MIPS_CORE|I_CACHE|databanks[2].databank                                                                            ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MIPS_CORE|I_CACHE|databanks[1].databank|BANK_CORE                                                                  ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MIPS_CORE|I_CACHE|databanks[1].databank                                                                            ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MIPS_CORE|I_CACHE|databanks[0].databank|BANK_CORE                                                                  ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MIPS_CORE|I_CACHE|databanks[0].databank                                                                            ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MIPS_CORE|I_CACHE                                                                                                  ; 88    ; 30             ; 24           ; 30             ; 87     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MIPS_CORE|FETCH_UNIT                                                                                               ; 31    ; 0              ; 1            ; 0              ; 52     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MIPS_CORE|load_pc                                                                                                  ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 27    ; 0              ; 27           ; 0                ; 27                ;
; MIPS_CORE|m2w_hc                                                                                                   ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 2     ; 0              ; 2            ; 0                ; 2                 ;
; MIPS_CORE|e2m_hc                                                                                                   ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 2     ; 0              ; 2            ; 0                ; 2                 ;
; MIPS_CORE|is2e_hc                                                                                                  ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 2     ; 0              ; 2            ; 0                ; 2                 ;
; MIPS_CORE|d2is_hc                                                                                                  ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 2     ; 0              ; 2            ; 0                ; 2                 ;
; MIPS_CORE|i2d_hc                                                                                                   ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 2     ; 0              ; 2            ; 0                ; 2                 ;
; MIPS_CORE|i2i_hc                                                                                                   ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 2     ; 0              ; 2            ; 0                ; 2                 ;
; MIPS_CORE|m2w_write_back                                                                                           ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 39    ; 0              ; 39           ; 0                ; 39                ;
; MIPS_CORE|mem_write_back                                                                                           ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 39    ; 0              ; 39           ; 0                ; 39                ;
; MIPS_CORE|mem_d_cache_output                                                                                       ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 33    ; 0              ; 33           ; 0                ; 33                ;
; MIPS_CORE|e2m_d_cache_pass_through                                                                                 ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 40    ; 0              ; 40           ; 0                ; 40                ;
; MIPS_CORE|e2m_d_cache_input                                                                                        ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 86    ; 0              ; 86           ; 0                ; 86                ;
; MIPS_CORE|llsc_mem_output                                                                                          ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 2     ; 0              ; 2            ; 0                ; 2                 ;
; MIPS_CORE|e2m_pc                                                                                                   ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 26    ; 0              ; 26           ; 0                ; 26                ;
; MIPS_CORE|ex_d_cache_pass_through                                                                                  ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 40    ; 0              ; 40           ; 0                ; 40                ;
; MIPS_CORE|ex_d_cache_input                                                                                         ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 86    ; 0              ; 86           ; 0                ; 86                ;
; MIPS_CORE|ex_branch_result                                                                                         ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 29    ; 0              ; 29           ; 0                ; 29                ;
; MIPS_CORE|ex_llsc_input                                                                                            ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 35    ; 0              ; 35           ; 0                ; 35                ;
; MIPS_CORE|ex_alu_output                                                                                            ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 37    ; 0              ; 37           ; 0                ; 37                ;
; MIPS_CORE|d2e_alu_pass_through                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 69    ; 0              ; 69           ; 0                ; 69                ;
; MIPS_CORE|d2e_alu_input                                                                                            ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 73    ; 0              ; 73           ; 0                ; 73                ;
; MIPS_CORE|d2e_pc                                                                                                   ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 26    ; 0              ; 26           ; 0                ; 26                ;
; MIPS_CORE|dec_alu_pass_through                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 69    ; 0              ; 69           ; 0                ; 69                ;
; MIPS_CORE|dec_alu_input                                                                                            ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 73    ; 0              ; 73           ; 0                ; 73                ;
; MIPS_CORE|dec_branch_decoded                                                                                       ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 55    ; 0              ; 55           ; 0                ; 55                ;
; MIPS_CORE|dec_forward_unit_output                                                                                  ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 64    ; 0              ; 64           ; 0                ; 64                ;
; MIPS_CORE|dec_reg_file_output                                                                                      ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 64    ; 0              ; 64           ; 0                ; 64                ;
; MIPS_CORE|dec_decoder_output                                                                                       ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 94    ; 0              ; 94           ; 0                ; 94                ;
; MIPS_CORE|d2q_pc                                                                                                   ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 26    ; 0              ; 26           ; 0                ; 26                ;
; MIPS_CORE|i2d_inst                                                                                                 ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 33    ; 0              ; 33           ; 0                ; 33                ;
; MIPS_CORE|i2d_pc                                                                                                   ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 26    ; 0              ; 26           ; 0                ; 26                ;
; MIPS_CORE|if_i_cache_output                                                                                        ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 33    ; 0              ; 33           ; 0                ; 33                ;
; MIPS_CORE|if_pc_next                                                                                               ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 26    ; 0              ; 26           ; 0                ; 26                ;
; MIPS_CORE|if_pc_current                                                                                            ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 26    ; 0              ; 26           ; 0                ; 26                ;
; MIPS_CORE|active_Commit                                                                                            ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 72    ; 0              ; 72           ; 0                ; 72                ;
; MIPS_CORE|flushed_register_mapping                                                                                 ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 12    ; 0              ; 12           ; 0                ; 12                ;
; MIPS_CORE|instruction_issue_output                                                                                 ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 94    ; 0              ; 94           ; 0                ; 94                ;
; MIPS_CORE|previous_register_mapping                                                                                ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 12    ; 0              ; 12           ; 0                ; 12                ;
; MIPS_CORE|register_map_output                                                                                      ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 94    ; 0              ; 94           ; 0                ; 94                ;
; MIPS_CORE                                                                                                          ; 72    ; 0              ; 0            ; 0              ; 212    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller|alt_rst_req_sync_uq1                                                                             ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller|alt_rst_sync_uq1                                                                                 ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller                                                                                                  ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                             ; 22    ; 1              ; 2            ; 1              ; 21     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter                                                                             ; 22    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_controller_s1_cmd_width_adapter                                                         ; 110   ; 3              ; 0            ; 3              ; 87     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_controller_s1_rsp_width_adapter|uncompressor                                            ; 40    ; 4              ; 0            ; 4              ; 33     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_controller_s1_rsp_width_adapter                                                         ; 92    ; 3              ; 0            ; 3              ; 105    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_002                                                                                   ; 107   ; 0              ; 2            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_001                                                                                   ; 107   ; 0              ; 2            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux                                                                                       ; 107   ; 0              ; 2            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux                                                                                     ; 109   ; 9              ; 2            ; 9              ; 313    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux|arb|adder                                                                             ; 12    ; 3              ; 0            ; 3              ; 6      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux|arb                                                                                   ; 7     ; 0              ; 1            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux                                                                                       ; 315   ; 0              ; 0            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux_002                                                                                 ; 107   ; 1              ; 2            ; 1              ; 105    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux_001                                                                                 ; 107   ; 1              ; 2            ; 1              ; 105    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux                                                                                     ; 107   ; 1              ; 2            ; 1              ; 105    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_controller_s1_burst_adapter|altera_merlin_burst_adapter_uncompressed_only.burst_adapter ; 89    ; 3              ; 5            ; 3              ; 87     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_controller_s1_burst_adapter                                                             ; 89    ; 0              ; 0            ; 0              ; 87     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_003|the_default_decode                                                                 ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_003                                                                                    ; 86    ; 0              ; 2            ; 0              ; 87     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_002|the_default_decode                                                                 ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_002                                                                                    ; 104   ; 5              ; 4            ; 5              ; 105    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_001|the_default_decode                                                                 ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_001                                                                                    ; 104   ; 5              ; 4            ; 5              ; 105    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router|the_default_decode                                                                     ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router                                                                                        ; 104   ; 5              ; 4            ; 5              ; 105    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_controller_s1_agent_rdata_fifo                                                          ; 63    ; 41             ; 0            ; 41             ; 20     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_controller_s1_agent_rsp_fifo                                                            ; 126   ; 39             ; 0            ; 39             ; 85     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_controller_s1_agent|uncompressor                                                        ; 40    ; 1              ; 0            ; 1              ; 38     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_controller_s1_agent                                                                     ; 216   ; 22             ; 24           ; 22             ; 239    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|i_cache_read_avalon_master_agent                                                              ; 176   ; 33             ; 73           ; 33             ; 136    ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|d_cache_write_avalon_master_agent                                                             ; 176   ; 33             ; 73           ; 33             ; 136    ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|d_cache_read_avalon_master_agent                                                              ; 176   ; 33             ; 73           ; 33             ; 136    ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sdram_controller_s1_translator                                                                ; 74    ; 4              ; 1            ; 4              ; 64     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|i_cache_read_avalon_master_translator                                                         ; 110   ; 47             ; 2            ; 47             ; 103    ; 47              ; 47            ; 47              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|d_cache_write_avalon_master_translator                                                        ; 110   ; 15             ; 2            ; 15             ; 70     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|d_cache_read_avalon_master_translator                                                         ; 110   ; 47             ; 2            ; 47             ; 103    ; 47              ; 47            ; 47              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0                                                                                               ; 146   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sdram_controller|the_sdram_sdram_controller_input_efifo_module                                                  ; 48    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sdram_controller                                                                                                ; 48    ; 1              ; 1            ; 1              ; 40     ; 1               ; 1             ; 1               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; u0|pll_0                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|i_cache_read|a_latency_aware_read_master|the_master_to_user_fifo|auto_generated|dpfifo|wr_ptr                   ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|i_cache_read|a_latency_aware_read_master|the_master_to_user_fifo|auto_generated|dpfifo|usedw_counter            ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|i_cache_read|a_latency_aware_read_master|the_master_to_user_fifo|auto_generated|dpfifo|rd_ptr_msb               ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|i_cache_read|a_latency_aware_read_master|the_master_to_user_fifo|auto_generated|dpfifo|three_comparison         ; 10    ; 5              ; 0            ; 5              ; 1      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|i_cache_read|a_latency_aware_read_master|the_master_to_user_fifo|auto_generated|dpfifo|almost_full_comparer     ; 10    ; 5              ; 0            ; 5              ; 1      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|i_cache_read|a_latency_aware_read_master|the_master_to_user_fifo|auto_generated|dpfifo|FIFOram                  ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|i_cache_read|a_latency_aware_read_master|the_master_to_user_fifo|auto_generated|dpfifo                          ; 37    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|i_cache_read|a_latency_aware_read_master|the_master_to_user_fifo|auto_generated                                 ; 36    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|i_cache_read|a_latency_aware_read_master                                                                        ; 91    ; 4              ; 0            ; 4              ; 66     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|i_cache_read                                                                                                    ; 176   ; 85             ; 0            ; 85             ; 66     ; 85              ; 85            ; 85              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|d_cache_write|a_write_master|the_user_to_master_fifo|auto_generated|dpfifo|wr_ptr                               ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|d_cache_write|a_write_master|the_user_to_master_fifo|auto_generated|dpfifo|usedw_counter                        ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|d_cache_write|a_write_master|the_user_to_master_fifo|auto_generated|dpfifo|rd_ptr_msb                           ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|d_cache_write|a_write_master|the_user_to_master_fifo|auto_generated|dpfifo|three_comparison                     ; 10    ; 5              ; 0            ; 5              ; 1      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|d_cache_write|a_write_master|the_user_to_master_fifo|auto_generated|dpfifo|almost_full_comparer                 ; 10    ; 5              ; 0            ; 5              ; 1      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|d_cache_write|a_write_master|the_user_to_master_fifo|auto_generated|dpfifo|FIFOram                              ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|d_cache_write|a_write_master|the_user_to_master_fifo|auto_generated|dpfifo                                      ; 37    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|d_cache_write|a_write_master|the_user_to_master_fifo|auto_generated                                             ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|d_cache_write|a_write_master                                                                                    ; 90    ; 4              ; 0            ; 4              ; 65     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|d_cache_write                                                                                                   ; 176   ; 86             ; 0            ; 86             ; 65     ; 86              ; 86            ; 86              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|d_cache_read|a_latency_aware_read_master|the_master_to_user_fifo|auto_generated|dpfifo|wr_ptr                   ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|d_cache_read|a_latency_aware_read_master|the_master_to_user_fifo|auto_generated|dpfifo|usedw_counter            ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|d_cache_read|a_latency_aware_read_master|the_master_to_user_fifo|auto_generated|dpfifo|rd_ptr_msb               ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|d_cache_read|a_latency_aware_read_master|the_master_to_user_fifo|auto_generated|dpfifo|three_comparison         ; 10    ; 5              ; 0            ; 5              ; 1      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|d_cache_read|a_latency_aware_read_master|the_master_to_user_fifo|auto_generated|dpfifo|almost_full_comparer     ; 10    ; 5              ; 0            ; 5              ; 1      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|d_cache_read|a_latency_aware_read_master|the_master_to_user_fifo|auto_generated|dpfifo|FIFOram                  ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|d_cache_read|a_latency_aware_read_master|the_master_to_user_fifo|auto_generated|dpfifo                          ; 37    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|d_cache_read|a_latency_aware_read_master|the_master_to_user_fifo|auto_generated                                 ; 36    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|d_cache_read|a_latency_aware_read_master                                                                        ; 91    ; 4              ; 0            ; 4              ; 66     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|d_cache_read                                                                                                    ; 176   ; 85             ; 0            ; 85             ; 66     ; 85              ; 85            ; 85              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0                                                                                                                 ; 199   ; 3              ; 0            ; 3              ; 96     ; 3               ; 3             ; 3               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; pass_done                                                                                                          ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 18    ; 0              ; 18           ; 0                ; 18                ;
; d_cache_read                                                                                                       ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 88    ; 0              ; 88           ; 0                ; 88                ;
; d_cache_write                                                                                                      ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 88    ; 0              ; 88           ; 0                ; 88                ;
; i_cache_read                                                                                                       ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 88    ; 0              ; 88           ; 0                ; 88                ;
+--------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
