m255
K4
z2
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 d/home/rambodrahmani
vAND
!i10b 1
Z1 VDg1SIo80bB@j0V0VzS_@n1
r1
!s85 0
31
!s100 f:4Mh>nEQHQCe2D67aaj;0
Iok=NhP`BzSWm;P9le7[`^3
R0
w1555937354
8/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/AND.v
F/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/AND.v
L0 30
Z2 OV;L;10.5b;63
!s108 1555937430.000000
!s107 /home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/AND.v|
!s90 -reportprogress|300|-work|dalle_porte_and_or_not|/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/AND.v|
!i113 1
Z3 o-work dalle_porte_and_or_not
Z4 tCvgOpt 0
n@a@n@d
vDecoder_2_to_4
!i10b 1
R1
r1
!s85 0
31
!s100 :mW;32n9W?S>Z16]:RLzJ3
IRiz9H=9m7@4?j5BVh4@dm1
R0
w1555961193
8/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/Decoder_2_to_4.v
F/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/Decoder_2_to_4.v
L0 22
R2
!s108 1555961203.000000
!s107 /home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/Decoder_2_to_4.v|
!s90 -reportprogress|300|-work|dalle_porte_and_or_not|/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/Decoder_2_to_4.v|
!i113 1
R3
R4
n@decoder_2_to_4
vDecoder_2_to_4_EN
!i10b 1
R1
r1
!s85 0
31
!s100 gAm2LNM;IQFBFRjI5I36F1
IFaF7?f=hfk2h1@3YL26m=2
R0
w1555961802
8/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/Decoder_2_to_4_EN.v
F/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/Decoder_2_to_4_EN.v
L0 16
R2
!s108 1555961812.000000
!s107 /home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/Decoder_2_to_4_EN.v|
!s90 -reportprogress|300|-work|dalle_porte_and_or_not|/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/Decoder_2_to_4_EN.v|
!i113 1
R3
R4
n@decoder_2_to_4_@e@n
vMinterm
!i10b 1
R1
r1
!s85 0
31
!s100 ]HD_6HW1fbBzU1IhemFLO2
IOn:lSGm[=bS?`9[R6c2TV0
R0
w1555960657
8/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/Minterm.v
F/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/Minterm.v
L0 18
R2
!s108 1555960707.000000
!s107 /home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/Minterm.v|
!s90 -reportprogress|300|-work|dalle_porte_and_or_not|/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/Minterm.v|
!i113 1
R3
R4
n@minterm
vMultiplexer_4_to_1
!i10b 1
R1
r1
!s85 0
31
!s100 m2@i2zz[kO>[b=e^LOJO_2
I:DP5end^mg91ZKE28[W[D0
R0
w1556010446
8/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/Multiplexer_4_to_1.v
F/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/Multiplexer_4_to_1.v
L0 23
R2
!s108 1556013172.000000
!s107 /home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/Multiplexer_4_to_1.v|
!s90 -reportprogress|300|-work|dalle_porte_and_or_not|/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/Multiplexer_4_to_1.v|
!i113 1
R3
R4
n@multiplexer_4_to_1
vNAND
!i10b 1
R1
r1
!s85 0
31
!s100 a36RYlagjDCUDK8^g2EK23
I`Om_`5g]i0[2XMMjRZja02
R0
w1555937367
8/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/NAND.v
F/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/NAND.v
Z5 L0 28
R2
!s108 1555937431.000000
!s107 /home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/NAND.v|
!s90 -reportprogress|300|-work|dalle_porte_and_or_not|/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/NAND.v|
!i113 1
R3
R4
n@n@a@n@d
vNOR
!i10b 1
R1
r1
!s85 0
31
!s100 FFRo=cUPN0A__>ZW4oW`43
I6Udg4UVDeb79I:176n:i=1
R0
w1555937382
8/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/NOR.v
F/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/NOR.v
L0 25
R2
!s108 1555937433.000000
!s107 /home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/NOR.v|
!s90 -reportprogress|300|-work|dalle_porte_and_or_not|/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/NOR.v|
!i113 1
R3
R4
n@n@o@r
vNOT
!i10b 1
R1
r1
!s85 0
31
!s100 j`B:4FlgRXJLiP;1z00^`3
I11XiS5GGa`VW5@n_DSK:g2
R0
w1555937399
8/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/NOT.v
F/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/NOT.v
Z6 L0 24
R2
!s108 1555937434.000000
!s107 /home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/NOT.v|
!s90 -reportprogress|300|-work|dalle_porte_and_or_not|/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/NOT.v|
!i113 1
R3
R4
n@n@o@t
vOR
!i10b 1
R1
r1
!s85 0
31
!s100 eNRZ;jM5@b9]PBjH@=]TX2
ID<6gd=;gAhg6C1ERTe9GY3
R0
w1555925444
8/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/OR.v
F/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/OR.v
R5
R2
!s108 1555925533.000000
!s107 /home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/OR.v|
!s90 -reportprogress|300|-work|dalle_porte_and_or_not|/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/OR.v|
!i113 1
R3
R4
n@o@r
vRete_Combinatoria
!i10b 1
R1
r1
!s85 0
31
!s100 :[GB]CkhMcSUR?E:nc4AR0
I@LMk<F8hXg;OXGG80F`cH1
R0
w1555942672
8/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/Rete_Combinatoria.v
F/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/Rete_Combinatoria.v
Z7 L0 31
R2
!s108 1555942677.000000
!s107 /home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/Rete_Combinatoria.v|
!s90 -reportprogress|300|-work|dalle_porte_and_or_not|/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/Rete_Combinatoria.v|
!i113 1
R3
R4
n@rete_@combinatoria
vRete_Combinatoria_2
!i10b 1
R1
r1
!s85 0
31
!s100 OMBP3HF7TbSV0V8i861D>2
I7CcV9Ij4H@Za97eEcADB;0
R0
w1555949071
8/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/Rete_Combinatoria_2.v
F/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/Rete_Combinatoria_2.v
L0 15
R2
!s108 1555949081.000000
!s107 /home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/Rete_Combinatoria_2.v|
!s90 -reportprogress|300|-work|dalle_porte_and_or_not|/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/Rete_Combinatoria_2.v|
!i113 1
R3
R4
n@rete_@combinatoria_2
vRete_Combinatoria_3
!i10b 1
R1
r1
!s85 0
31
!s100 AX>RK:ToeO9:_>2iCJTXi1
I71`T9oQCCBHVYEm@f@=7T1
R0
w1555950000
8/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/Rete_Combinatoria_3.v
F/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/Rete_Combinatoria_3.v
L0 43
R2
!s108 1555950013.000000
!s107 /home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/Rete_Combinatoria_3.v|
!s90 -reportprogress|300|-work|dalle_porte_and_or_not|/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/Rete_Combinatoria_3.v|
!i113 1
R3
R4
n@rete_@combinatoria_3
vRete_Combinatoria_4
!i10b 1
R1
r1
!s85 0
31
!s100 RQNTc1`bg[Oa^0AWbZa^b1
I=ci8`K;RgIKY5`LonT^hl0
R0
w1556017350
8/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/Rete_Combinatoria_4.v
F/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/Rete_Combinatoria_4.v
L0 29
R2
!s108 1556023690.000000
!s107 /home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/Rete_Combinatoria_4.v|
!s90 -reportprogress|300|-work|dalle_porte_and_or_not|/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/Rete_Combinatoria_4.v|
!i113 1
R3
R4
n@rete_@combinatoria_4
vRete_Combinatoria_5
!i10b 1
R1
r1
!s85 0
31
!s100 PCa;M[PNDdGcdKbiibd<J2
IKB?>Bimbi^`Vl^kZhTV8;0
R0
w1556023892
8/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/Rete_Combinatoria_5.v
F/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/Rete_Combinatoria_5.v
R6
R2
!s108 1556023896.000000
!s107 /home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/Rete_Combinatoria_5.v|
!s90 -reportprogress|300|-work|dalle_porte_and_or_not|/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/Rete_Combinatoria_5.v|
!i113 1
R3
R4
n@rete_@combinatoria_5
vRete_di_Tipo_A
!i10b 1
R1
r1
!s85 0
31
!s100 =SWlALOM^Z@^O`=?5FGJA1
IBWJ?7CICLA9@iPNg3]k6h2
R0
Z8 w1555422751
Z9 8/home/rambodrahmani/DevOps/Dalle_Porte_AND_OR_NOT_Al_Sistema_Calcolatore/verilog/capitolo_i/Rete_Totale_3.v
Z10 F/home/rambodrahmani/DevOps/Dalle_Porte_AND_OR_NOT_Al_Sistema_Calcolatore/verilog/capitolo_i/Rete_Totale_3.v
L0 36
R2
Z11 !s108 1555422765.000000
Z12 !s107 /home/rambodrahmani/DevOps/Dalle_Porte_AND_OR_NOT_Al_Sistema_Calcolatore/verilog/capitolo_i/Rete_Totale_3.v|
Z13 !s90 -reportprogress|300|-work|dalle_porte_and_or_not|/home/rambodrahmani/DevOps/Dalle_Porte_AND_OR_NOT_Al_Sistema_Calcolatore/verilog/capitolo_i/Rete_Totale_3.v|
!i113 1
R3
R4
n@rete_di_@tipo_@a
vRete_di_Tipo_B
!i10b 1
R1
r1
!s85 0
31
!s100 iK2PO_`ZY6fAbIC`C6FBR1
I_^MNRA3RzM3eF?X:a393K3
R0
R8
R9
R10
L0 50
R2
R11
R12
R13
!i113 1
R3
R4
n@rete_di_@tipo_@b
vRete_Totale_1
!i10b 1
R1
r1
!s85 0
31
!s100 6:bCQVKojli>MP[I7]OUI2
I8Q^YSJCdh6`2K9Dg]:SR21
R0
w1555422081
8/home/rambodrahmani/DevOps/Dalle_Porte_AND_OR_NOT_Al_Sistema_Calcolatore/verilog/capitolo_i/Rete_Totale_1.v
F/home/rambodrahmani/DevOps/Dalle_Porte_AND_OR_NOT_Al_Sistema_Calcolatore/verilog/capitolo_i/Rete_Totale_1.v
R7
R2
!s108 1555422486.000000
!s107 /home/rambodrahmani/DevOps/Dalle_Porte_AND_OR_NOT_Al_Sistema_Calcolatore/verilog/capitolo_i/Rete_Totale_1.v|
!s90 -reportprogress|300|-work|dalle_porte_and_or_not|/home/rambodrahmani/DevOps/Dalle_Porte_AND_OR_NOT_Al_Sistema_Calcolatore/verilog/capitolo_i/Rete_Totale_1.v|
!i113 1
R3
R4
n@rete_@totale_1
vRete_Totale_2
!i10b 1
R1
r1
!s85 0
31
!s100 TAZ7fcaU^Vo0b28liQ4=m0
I6Gn[`L`ij4?Yb]Gf6;VkO0
R0
w1555422473
8/home/rambodrahmani/DevOps/Dalle_Porte_AND_OR_NOT_Al_Sistema_Calcolatore/verilog/capitolo_i/Rete_Totale_2.v
F/home/rambodrahmani/DevOps/Dalle_Porte_AND_OR_NOT_Al_Sistema_Calcolatore/verilog/capitolo_i/Rete_Totale_2.v
Z14 L0 19
R2
!s108 1555422488.000000
!s107 /home/rambodrahmani/DevOps/Dalle_Porte_AND_OR_NOT_Al_Sistema_Calcolatore/verilog/capitolo_i/Rete_Totale_2.v|
!s90 -reportprogress|300|-work|dalle_porte_and_or_not|/home/rambodrahmani/DevOps/Dalle_Porte_AND_OR_NOT_Al_Sistema_Calcolatore/verilog/capitolo_i/Rete_Totale_2.v|
!i113 1
R3
R4
n@rete_@totale_2
vRete_Totale_3
!i10b 1
R1
r1
!s85 0
31
!s100 >RK2_C2T4SRhJRdYOm^1K1
I<7;Q^]_`Q>R`k@<H=IiaH1
R0
R8
R9
R10
R14
R2
R11
R12
R13
!i113 1
R3
R4
n@rete_@totale_3
vRicevitore
!i10b 1
R1
r1
!s85 0
31
!s100 c5M?1eSYVIeoo`N9f=cQz0
I3FFO2L1O:iPM1:Lb1c_n70
R0
Z15 w1555412426
Z16 8/home/rambodrahmani/DevOps/Dalle_Porte_AND_OR_NOT_Al_Sistema_Calcolatore/verilog/capitolo_i/Sistema.v
Z17 F/home/rambodrahmani/DevOps/Dalle_Porte_AND_OR_NOT_Al_Sistema_Calcolatore/verilog/capitolo_i/Sistema.v
L0 71
R2
Z18 !s108 1555412906.000000
Z19 !s107 /home/rambodrahmani/DevOps/Dalle_Porte_AND_OR_NOT_Al_Sistema_Calcolatore/verilog/capitolo_i/Sistema.v|
Z20 !s90 -reportprogress|300|-work|dalle_porte_and_or_not|/home/rambodrahmani/DevOps/Dalle_Porte_AND_OR_NOT_Al_Sistema_Calcolatore/verilog/capitolo_i/Sistema.v|
!i113 1
R3
R4
n@ricevitore
vSistema
!i10b 1
R1
r1
!s85 0
31
!s100 XaF>9[F?<ZW7ZQXjS2mE91
ID8z4Wi3Yb@4^UFQ5QYi`?1
R0
R15
R16
R17
L0 37
R2
R18
R19
R20
!i113 1
R3
R4
n@sistema
vTrasmettitore
!i10b 1
R1
r1
!s85 0
31
!s100 ]C?ck[;WBR;RQelWWT@hY1
I:M?::z;cYVobR5>VT6lm<2
R0
R15
R16
R17
L0 57
R2
R18
R19
R20
!i113 1
R3
R4
n@trasmettitore
vXNOR
!i10b 1
R1
r1
!s85 0
31
!s100 c5c14e=X2zTX;54bhET?a3
IonWPQN:^>BQz4?BnTn90d2
R0
w1555937405
8/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/XNOR.v
F/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/XNOR.v
L0 27
R2
!s108 1555937436.000000
!s107 /home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/XNOR.v|
!s90 -reportprogress|300|-work|dalle_porte_and_or_not|/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/XNOR.v|
!i113 1
R3
R4
n@x@n@o@r
vXOR
!i10b 1
R1
r1
!s85 0
31
!s100 <EZfF`EDBg4d908Z?;bLH2
IOYXY[fgd:gn0Nkzf9CZ0U0
R0
w1555937411
8/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/XOR.v
F/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/XOR.v
L0 26
R2
!s108 1555937437.000000
!s107 /home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/XOR.v|
!s90 -reportprogress|300|-work|dalle_porte_and_or_not|/home/rambodrahmani/DevOps/dalle_porte_and_or_not_al_sistema_calcolatore/verilog/capitolo_ii/XOR.v|
!i113 1
R3
R4
n@x@o@r
