TimeQuest Timing Analyzer report for register_map
Fri Nov 22 16:00:51 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'UART_RX:inst2|pclk'
 12. Slow Model Setup: 'UART_TX:inst6|pclk'
 13. Slow Model Setup: 'inst|altpll_component|pll|clk[0]'
 14. Slow Model Hold: 'inst|altpll_component|pll|clk[0]'
 15. Slow Model Hold: 'UART_RX:inst2|pclk'
 16. Slow Model Hold: 'UART_TX:inst6|pclk'
 17. Slow Model Minimum Pulse Width: 'UART_RX:inst2|pclk'
 18. Slow Model Minimum Pulse Width: 'UART_TX:inst6|pclk'
 19. Slow Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'
 20. Slow Model Minimum Pulse Width: 'clk_50mhz'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'UART_RX:inst2|pclk'
 31. Fast Model Setup: 'UART_TX:inst6|pclk'
 32. Fast Model Setup: 'inst|altpll_component|pll|clk[0]'
 33. Fast Model Hold: 'inst|altpll_component|pll|clk[0]'
 34. Fast Model Hold: 'UART_TX:inst6|pclk'
 35. Fast Model Hold: 'UART_RX:inst2|pclk'
 36. Fast Model Minimum Pulse Width: 'UART_RX:inst2|pclk'
 37. Fast Model Minimum Pulse Width: 'UART_TX:inst6|pclk'
 38. Fast Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'
 39. Fast Model Minimum Pulse Width: 'clk_50mhz'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Multicorner Timing Analysis Summary
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; register_map                                                      ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                  ;
+----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+------------------------------------+--------------------------------------+
; Clock Name                       ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master    ; Source                             ; Targets                              ;
+----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+------------------------------------+--------------------------------------+
; clk_50mhz                        ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                    ; { clk_50mhz }                        ;
; inst|altpll_component|pll|clk[0] ; Generated ; 10.000 ; 100.0 MHz  ; 0.000 ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; clk_50mhz ; inst|altpll_component|pll|inclk[0] ; { inst|altpll_component|pll|clk[0] } ;
; UART_RX:inst2|pclk               ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                    ; { UART_RX:inst2|pclk }               ;
; UART_TX:inst6|pclk               ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                    ; { UART_TX:inst6|pclk }               ;
+----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+------------------------------------+--------------------------------------+


+------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                ;
+------------+-----------------+----------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                       ; Note ;
+------------+-----------------+----------------------------------+------+
; 185.19 MHz ; 185.19 MHz      ; inst|altpll_component|pll|clk[0] ;      ;
; 404.04 MHz ; 404.04 MHz      ; UART_RX:inst2|pclk               ;      ;
; 471.25 MHz ; 471.25 MHz      ; UART_TX:inst6|pclk               ;      ;
+------------+-----------------+----------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Slow Model Setup Summary                                  ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; UART_RX:inst2|pclk               ; -1.475 ; -30.192       ;
; UART_TX:inst6|pclk               ; -1.122 ; -10.125       ;
; inst|altpll_component|pll|clk[0] ; -0.464 ; -0.796        ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow Model Hold Summary                                   ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; inst|altpll_component|pll|clk[0] ; -2.214 ; -4.428        ;
; UART_RX:inst2|pclk               ; 0.391  ; 0.000         ;
; UART_TX:inst6|pclk               ; 0.391  ; 0.000         ;
+----------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; UART_RX:inst2|pclk               ; -0.500 ; -26.000       ;
; UART_TX:inst6|pclk               ; -0.500 ; -15.000       ;
; inst|altpll_component|pll|clk[0] ; 4.000  ; 0.000         ;
; clk_50mhz                        ; 10.000 ; 0.000         ;
+----------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'UART_RX:inst2|pclk'                                                                                                                ;
+--------+-----------------------------+-----------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------------+--------------------+--------------+------------+------------+
; -1.475 ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|xmtdata[7]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.511      ;
; -1.475 ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|xmtdata[6]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.511      ;
; -1.475 ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|xmtdata[5]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.511      ;
; -1.475 ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|xmtdata[4]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.511      ;
; -1.475 ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|xmtdata[3]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.511      ;
; -1.475 ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|xmtdata[2]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.511      ;
; -1.475 ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|xmtdata[1]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.511      ;
; -1.475 ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|xmtdata[0]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.511      ;
; -1.444 ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|xmtdata[7]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.480      ;
; -1.444 ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|xmtdata[6]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.480      ;
; -1.444 ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|xmtdata[5]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.480      ;
; -1.444 ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|xmtdata[4]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.480      ;
; -1.444 ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|xmtdata[3]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.480      ;
; -1.444 ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|xmtdata[2]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.480      ;
; -1.444 ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|xmtdata[1]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.480      ;
; -1.444 ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|xmtdata[0]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.480      ;
; -1.314 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|xmtdata[7]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.350      ;
; -1.314 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|xmtdata[6]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.350      ;
; -1.314 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|xmtdata[5]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.350      ;
; -1.314 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|xmtdata[4]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.350      ;
; -1.314 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|xmtdata[3]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.350      ;
; -1.314 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|xmtdata[2]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.350      ;
; -1.314 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|xmtdata[1]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.350      ;
; -1.314 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|xmtdata[0]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.350      ;
; -1.207 ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|bit_cnt[1]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.243      ;
; -1.206 ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|bit_cnt[2]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.242      ;
; -1.184 ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|xmtdata[7]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.220      ;
; -1.184 ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|xmtdata[6]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.220      ;
; -1.184 ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|xmtdata[5]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.220      ;
; -1.184 ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|xmtdata[4]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.220      ;
; -1.184 ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|xmtdata[3]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.220      ;
; -1.184 ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|xmtdata[2]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.220      ;
; -1.184 ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|xmtdata[1]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.220      ;
; -1.184 ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|xmtdata[0]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.220      ;
; -1.174 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|state.START   ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.210      ;
; -1.111 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.147      ;
; -1.079 ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.115      ;
; -1.079 ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.115      ;
; -1.077 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|bit_cnt[1]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.113      ;
; -1.076 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|bit_cnt[2]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.112      ;
; -1.054 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.090      ;
; -1.014 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|rx_data[6]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.050      ;
; -1.014 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|rx_data[7]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.050      ;
; -1.014 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|rx_data[5]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.050      ;
; -1.014 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|rx_data[4]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.050      ;
; -1.014 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|rx_data[3]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.050      ;
; -1.014 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|rx_data[0]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.050      ;
; -1.014 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|rx_data[1]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.050      ;
; -1.014 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|rx_data[2]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.050      ;
; -0.996 ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.032      ;
; -0.994 ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.030      ;
; -0.979 ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|bit_cnt[0]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.015      ;
; -0.965 ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.001      ;
; -0.964 ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|bit_cnt[1]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 2.000      ;
; -0.962 ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|bit_cnt[2]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.998      ;
; -0.911 ; UART_RX:inst2|state.START   ; UART_RX:inst2|state.START   ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.947      ;
; -0.910 ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|bit_cnt[1]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.946      ;
; -0.910 ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|bit_cnt[2]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.946      ;
; -0.908 ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.944      ;
; -0.879 ; UART_RX:inst2|bit_cnt[1]    ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.915      ;
; -0.879 ; UART_RX:inst2|bit_cnt[1]    ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.915      ;
; -0.872 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|xmtdata[7]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.908      ;
; -0.872 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|xmtdata[6]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.908      ;
; -0.872 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|xmtdata[5]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.908      ;
; -0.872 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|xmtdata[4]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.908      ;
; -0.872 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|xmtdata[3]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.908      ;
; -0.872 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|xmtdata[2]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.908      ;
; -0.872 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|xmtdata[1]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.908      ;
; -0.872 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|xmtdata[0]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.908      ;
; -0.872 ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|state.START   ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.908      ;
; -0.849 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|bit_cnt[0]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.885      ;
; -0.835 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.871      ;
; -0.814 ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|rx_data[6]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.850      ;
; -0.814 ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|rx_data[7]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.850      ;
; -0.814 ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|rx_data[5]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.850      ;
; -0.814 ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|rx_data[4]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.850      ;
; -0.814 ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|rx_data[3]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.850      ;
; -0.814 ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|rx_data[0]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.850      ;
; -0.814 ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|rx_data[1]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.850      ;
; -0.814 ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|rx_data[2]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.850      ;
; -0.801 ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.837      ;
; -0.791 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.827      ;
; -0.769 ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|state.START   ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.805      ;
; -0.760 ; UART_RX:inst2|bit_cnt[0]    ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.796      ;
; -0.760 ; UART_RX:inst2|bit_cnt[0]    ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.796      ;
; -0.751 ; UART_RX:inst2|bit_cnt[1]    ; UART_RX:inst2|bit_cnt[2]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.787      ;
; -0.741 ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.777      ;
; -0.736 ; UART_RX:inst2|state.START   ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.772      ;
; -0.735 ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|bit_cnt[0]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.771      ;
; -0.705 ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.741      ;
; -0.703 ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.739      ;
; -0.636 ; UART_RX:inst2|xmtdata[3]    ; UART_RX:inst2|rx_data[3]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.672      ;
; -0.635 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.671      ;
; -0.625 ; UART_RX:inst2|bit_cnt[2]    ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.661      ;
; -0.625 ; UART_RX:inst2|bit_cnt[2]    ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.661      ;
; -0.606 ; UART_RX:inst2|bit_cnt[0]    ; UART_RX:inst2|bit_cnt[2]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.642      ;
; -0.595 ; UART_RX:inst2|state.START   ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.631      ;
; -0.595 ; UART_RX:inst2|state.START   ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.631      ;
; -0.574 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.610      ;
; -0.556 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.592      ;
+--------+-----------------------------+-----------------------------+--------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'UART_TX:inst6|pclk'                                                                                                                           ;
+--------+----------------------------+---------------------------+----------------------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                   ; Launch Clock                     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+---------------------------+----------------------------------+--------------------+--------------+------------+------------+
; -1.122 ; UART_TX:inst6|bit_cnt[0]   ; UART_TX:inst6|tx_data[6]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 2.158      ;
; -1.122 ; UART_TX:inst6|bit_cnt[0]   ; UART_TX:inst6|tx_data[5]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 2.158      ;
; -1.122 ; UART_TX:inst6|bit_cnt[0]   ; UART_TX:inst6|tx_data[4]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 2.158      ;
; -1.122 ; UART_TX:inst6|bit_cnt[0]   ; UART_TX:inst6|tx_data[3]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 2.158      ;
; -1.122 ; UART_TX:inst6|bit_cnt[0]   ; UART_TX:inst6|tx_data[2]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 2.158      ;
; -1.122 ; UART_TX:inst6|bit_cnt[0]   ; UART_TX:inst6|tx_data[1]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 2.158      ;
; -1.122 ; UART_TX:inst6|bit_cnt[0]   ; UART_TX:inst6|tx_data[0]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 2.158      ;
; -1.049 ; UART_TX:inst6|bit_cnt[2]   ; UART_TX:inst6|tx_data[6]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 2.085      ;
; -1.049 ; UART_TX:inst6|bit_cnt[2]   ; UART_TX:inst6|tx_data[5]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 2.085      ;
; -1.049 ; UART_TX:inst6|bit_cnt[2]   ; UART_TX:inst6|tx_data[4]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 2.085      ;
; -1.049 ; UART_TX:inst6|bit_cnt[2]   ; UART_TX:inst6|tx_data[3]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 2.085      ;
; -1.049 ; UART_TX:inst6|bit_cnt[2]   ; UART_TX:inst6|tx_data[2]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 2.085      ;
; -1.049 ; UART_TX:inst6|bit_cnt[2]   ; UART_TX:inst6|tx_data[1]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 2.085      ;
; -1.049 ; UART_TX:inst6|bit_cnt[2]   ; UART_TX:inst6|tx_data[0]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 2.085      ;
; -0.990 ; UART_TX:inst6|bit_cnt[1]   ; UART_TX:inst6|tx_data[6]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 2.026      ;
; -0.990 ; UART_TX:inst6|bit_cnt[1]   ; UART_TX:inst6|tx_data[5]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 2.026      ;
; -0.990 ; UART_TX:inst6|bit_cnt[1]   ; UART_TX:inst6|tx_data[4]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 2.026      ;
; -0.990 ; UART_TX:inst6|bit_cnt[1]   ; UART_TX:inst6|tx_data[3]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 2.026      ;
; -0.990 ; UART_TX:inst6|bit_cnt[1]   ; UART_TX:inst6|tx_data[2]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 2.026      ;
; -0.990 ; UART_TX:inst6|bit_cnt[1]   ; UART_TX:inst6|tx_data[1]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 2.026      ;
; -0.990 ; UART_TX:inst6|bit_cnt[1]   ; UART_TX:inst6|tx_data[0]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 2.026      ;
; -0.891 ; UART_TX:inst6|state.STOP   ; UART_TX:inst6|tx_data[6]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.927      ;
; -0.891 ; UART_TX:inst6|state.STOP   ; UART_TX:inst6|tx_data[5]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.927      ;
; -0.891 ; UART_TX:inst6|state.STOP   ; UART_TX:inst6|tx_data[4]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.927      ;
; -0.891 ; UART_TX:inst6|state.STOP   ; UART_TX:inst6|tx_data[3]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.927      ;
; -0.891 ; UART_TX:inst6|state.STOP   ; UART_TX:inst6|tx_data[2]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.927      ;
; -0.891 ; UART_TX:inst6|state.STOP   ; UART_TX:inst6|tx_data[1]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.927      ;
; -0.891 ; UART_TX:inst6|state.STOP   ; UART_TX:inst6|tx_data[0]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.927      ;
; -0.856 ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|tx_data[6]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.892      ;
; -0.856 ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|tx_data[5]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.892      ;
; -0.856 ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|tx_data[4]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.892      ;
; -0.856 ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|tx_data[3]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.892      ;
; -0.856 ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|tx_data[2]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.892      ;
; -0.856 ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|tx_data[1]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.892      ;
; -0.856 ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|tx_data[0]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.892      ;
; -0.546 ; UART_TX:inst6|tx_data[3]   ; UART_TX:inst6|tx_data[2]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.582      ;
; -0.506 ; UART_TX:inst6|state.START  ; UART_TX:inst6|state.SEND  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; -0.001     ; 1.541      ;
; -0.503 ; UART_TX:inst6|state.IDLE   ; UART_TX:inst6|bit_cnt[2]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; -0.001     ; 1.538      ;
; -0.338 ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|bit_cnt[1]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.374      ;
; -0.337 ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|bit_cnt[0]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.373      ;
; -0.335 ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|bit_cnt[2]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.371      ;
; -0.323 ; UART_TX:inst6|bit_cnt[0]   ; UART_TX:inst6|bit_cnt[2]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.359      ;
; -0.319 ; UART_TX:inst6|bit_cnt[0]   ; UART_TX:inst6|state.SEND  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.355      ;
; -0.294 ; UART_TX:inst6|state.START  ; UART_TX:inst6|tx_data[4]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; -0.001     ; 1.329      ;
; -0.294 ; UART_TX:inst6|state.START  ; UART_TX:inst6|tx_data[0]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; -0.001     ; 1.329      ;
; -0.294 ; UART_TX:inst6|state.START  ; UART_TX:inst6|tx_data[2]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; -0.001     ; 1.329      ;
; -0.293 ; UART_TX:inst6|state.START  ; UART_TX:inst6|tx_data[3]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; -0.001     ; 1.328      ;
; -0.293 ; UART_TX:inst6|state.START  ; UART_TX:inst6|tx_data[5]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; -0.001     ; 1.328      ;
; -0.292 ; UART_TX:inst6|state.START  ; UART_TX:inst6|tx_data[1]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; -0.001     ; 1.327      ;
; -0.267 ; UART_TX:inst6|state.START  ; UART_TX:inst6|tx_data[6]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; -0.001     ; 1.302      ;
; -0.231 ; UART_TX:inst6|state.IDLE   ; UART_TX:inst6|bit_cnt[1]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; -0.001     ; 1.266      ;
; -0.230 ; UART_TX:inst6|state.IDLE   ; UART_TX:inst6|bit_cnt[0]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; -0.001     ; 1.265      ;
; -0.222 ; UART_TX:inst6|bit_cnt[0]   ; UART_TX:inst6|state.STOP  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.258      ;
; -0.195 ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|busy        ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.001      ; 1.232      ;
; -0.191 ; UART_TX:inst6|bit_cnt[1]   ; UART_TX:inst6|bit_cnt[2]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.227      ;
; -0.187 ; UART_TX:inst6|bit_cnt[1]   ; UART_TX:inst6|state.SEND  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.223      ;
; -0.171 ; UART_TX:inst6|state.STOP   ; UART_TX:inst6|busy        ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.001      ; 1.208      ;
; -0.170 ; UART_TX:inst6|state.STOP   ; UART_TX:inst6|state.IDLE  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.001      ; 1.207      ;
; -0.158 ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|state.STOP  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.194      ;
; -0.060 ; UART_TX:inst6|tx_data[5]   ; UART_TX:inst6|tx_data[4]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.096      ;
; -0.060 ; UART_TX:inst6|tx_data[2]   ; UART_TX:inst6|tx_data[1]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.096      ;
; -0.058 ; UART_TX:inst6|tx_data[1]   ; UART_TX:inst6|tx_data[0]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.094      ;
; -0.058 ; UART_TX:inst6|tx_data[4]   ; UART_TX:inst6|tx_data[3]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.094      ;
; -0.050 ; UART_TX:inst6|bit_cnt[2]   ; UART_TX:inst6|state.SEND  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.086      ;
; -0.046 ; UART_TX:inst6|bit_cnt[0]   ; UART_TX:inst6|bit_cnt[1]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.082      ;
; -0.021 ; UART_TX:inst6|bit_cnt[2]   ; UART_TX:inst6|state.STOP  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.057      ;
; -0.001 ; UART_TX:inst6|temp_data[2] ; UART_TX:inst6|tx_data[2]  ; inst|altpll_component|pll|clk[0] ; UART_TX:inst6|pclk ; 1.000        ; -0.023     ; 1.014      ;
; 0.010  ; UART_TX:inst6|state.IDLE   ; UART_TX:inst6|state.START ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.026      ;
; 0.033  ; UART_TX:inst6|temp_data[5] ; UART_TX:inst6|tx_data[5]  ; inst|altpll_component|pll|clk[0] ; UART_TX:inst6|pclk ; 1.000        ; -0.023     ; 0.980      ;
; 0.035  ; UART_TX:inst6|temp_data[0] ; UART_TX:inst6|tx_data[0]  ; inst|altpll_component|pll|clk[0] ; UART_TX:inst6|pclk ; 1.000        ; -0.023     ; 0.978      ;
; 0.036  ; UART_TX:inst6|temp_data[6] ; UART_TX:inst6|tx_data[6]  ; inst|altpll_component|pll|clk[0] ; UART_TX:inst6|pclk ; 1.000        ; -0.023     ; 0.977      ;
; 0.037  ; UART_TX:inst6|temp_data[3] ; UART_TX:inst6|tx_data[3]  ; inst|altpll_component|pll|clk[0] ; UART_TX:inst6|pclk ; 1.000        ; -0.023     ; 0.976      ;
; 0.047  ; UART_TX:inst6|temp_data[4] ; UART_TX:inst6|tx_data[4]  ; inst|altpll_component|pll|clk[0] ; UART_TX:inst6|pclk ; 1.000        ; -0.023     ; 0.966      ;
; 0.078  ; UART_TX:inst6|temp_data[1] ; UART_TX:inst6|tx_data[1]  ; inst|altpll_component|pll|clk[0] ; UART_TX:inst6|pclk ; 1.000        ; -0.023     ; 0.935      ;
; 0.103  ; UART_TX:inst6|tx_data[6]   ; UART_TX:inst6|tx_data[5]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.933      ;
; 0.221  ; UART_TX:inst6|flag         ; UART_TX:inst6|state.START ; inst|altpll_component|pll|clk[0] ; UART_TX:inst6|pclk ; 1.000        ; -0.025     ; 0.790      ;
; 0.222  ; UART_TX:inst6|flag         ; UART_TX:inst6|state.IDLE  ; inst|altpll_component|pll|clk[0] ; UART_TX:inst6|pclk ; 1.000        ; -0.025     ; 0.789      ;
; 0.229  ; UART_TX:inst6|bit_cnt[1]   ; UART_TX:inst6|state.STOP  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.807      ;
; 0.235  ; UART_TX:inst6|state.IDLE   ; UART_TX:inst6|busy        ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.801      ;
; 0.379  ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|state.SEND  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; UART_TX:inst6|bit_cnt[2]   ; UART_TX:inst6|bit_cnt[2]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; UART_TX:inst6|bit_cnt[1]   ; UART_TX:inst6|bit_cnt[1]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; UART_TX:inst6|bit_cnt[0]   ; UART_TX:inst6|bit_cnt[0]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; UART_TX:inst6|busy         ; UART_TX:inst6|busy        ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; UART_TX:inst6|state.IDLE   ; UART_TX:inst6|state.IDLE  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.657      ;
+--------+----------------------------+---------------------------+----------------------------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst|altpll_component|pll|clk[0]'                                                                                                                                        ;
+--------+-----------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -0.464 ; UART_RX:inst2|pcnt[0]             ; data_parsing:inst3|valid_det    ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 1.000        ; 0.045      ; 1.545      ;
; -0.426 ; UART_RX:inst2|pcnt[1]             ; data_parsing:inst3|valid_det    ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 1.000        ; 0.045      ; 1.507      ;
; -0.297 ; UART_RX:inst2|pcnt[2]             ; data_parsing:inst3|valid_det    ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 1.000        ; 0.045      ; 1.378      ;
; -0.257 ; UART_RX:inst2|state.IDLE          ; UART_RX:inst2|flag              ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 1.000        ; 0.045      ; 1.338      ;
; -0.172 ; UART_RX:inst2|state.STOP          ; data_parsing:inst3|valid_det    ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 1.000        ; 0.045      ; 1.253      ;
; -0.126 ; UART_RX:inst2|state.START         ; UART_RX:inst2|flag              ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 1.000        ; 0.045      ; 1.207      ;
; -0.038 ; UART_RX:inst2|rx_data[0]          ; data_parsing:inst3|temp_data[0] ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 1.000        ; 0.045      ; 1.119      ;
; -0.037 ; UART_RX:inst2|pcnt[0]             ; data_parsing:inst3|valid_d      ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 1.000        ; 0.045      ; 1.118      ;
; 0.001  ; UART_RX:inst2|pcnt[1]             ; data_parsing:inst3|valid_d      ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 1.000        ; 0.045      ; 1.080      ;
; 0.020  ; UART_RX:inst2|rx_data[1]          ; data_parsing:inst3|temp_data[1] ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 1.000        ; 0.045      ; 1.061      ;
; 0.107  ; UART_RX:inst2|rx_data[5]          ; data_parsing:inst3|temp_data[5] ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 1.000        ; 0.045      ; 0.974      ;
; 0.111  ; UART_RX:inst2|rx_data[6]          ; data_parsing:inst3|temp_data[6] ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 1.000        ; 0.045      ; 0.970      ;
; 0.112  ; UART_RX:inst2|rx_data[7]          ; data_parsing:inst3|temp_data[7] ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 1.000        ; 0.045      ; 0.969      ;
; 0.116  ; UART_RX:inst2|rx_data[3]          ; data_parsing:inst3|temp_data[3] ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 1.000        ; 0.045      ; 0.965      ;
; 0.120  ; UART_RX:inst2|rx_data[2]          ; data_parsing:inst3|temp_data[2] ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 1.000        ; 0.045      ; 0.961      ;
; 0.130  ; UART_RX:inst2|pcnt[2]             ; data_parsing:inst3|valid_d      ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 1.000        ; 0.045      ; 0.951      ;
; 0.160  ; UART_RX:inst2|rx_data[4]          ; data_parsing:inst3|temp_data[4] ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 1.000        ; 0.045      ; 0.921      ;
; 0.255  ; UART_TX:inst6|state.START         ; UART_TX:inst6|flag              ; UART_TX:inst6|pclk               ; inst|altpll_component|pll|clk[0] ; 1.000        ; 0.025      ; 0.806      ;
; 0.255  ; UART_RX:inst2|state.STOP          ; data_parsing:inst3|valid_d      ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 1.000        ; 0.045      ; 0.826      ;
; 0.272  ; UART_TX:inst6|busy                ; load_tx_data:inst5|busy_det     ; UART_TX:inst6|pclk               ; inst|altpll_component|pll|clk[0] ; 1.000        ; 0.025      ; 0.789      ;
; 0.273  ; UART_TX:inst6|busy                ; load_tx_data:inst5|busy_d       ; UART_TX:inst6|pclk               ; inst|altpll_component|pll|clk[0] ; 1.000        ; 0.025      ; 0.788      ;
; 2.484  ; UART_TX:inst6|pclk                ; UART_TX:inst6|pclk              ; UART_TX:inst6|pclk               ; inst|altpll_component|pll|clk[0] ; 0.500        ; 2.355      ; 0.657      ;
; 2.484  ; UART_RX:inst2|pclk                ; UART_RX:inst2|pclk              ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 0.500        ; 2.355      ; 0.657      ;
; 2.984  ; UART_TX:inst6|pclk                ; UART_TX:inst6|pclk              ; UART_TX:inst6|pclk               ; inst|altpll_component|pll|clk[0] ; 1.000        ; 2.355      ; 0.657      ;
; 2.984  ; UART_RX:inst2|pclk                ; UART_RX:inst2|pclk              ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 1.000        ; 2.355      ; 0.657      ;
; 4.600  ; data_parsing:inst3|data_11[0]     ; data_parsing:inst3|address[2]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.436      ;
; 4.600  ; data_parsing:inst3|data_11[0]     ; data_parsing:inst3|address[3]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.436      ;
; 4.600  ; data_parsing:inst3|data_11[0]     ; data_parsing:inst3|data[1]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.436      ;
; 4.600  ; data_parsing:inst3|data_11[0]     ; data_parsing:inst3|data[2]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.436      ;
; 4.606  ; data_parsing:inst3|data_11[0]     ; data_parsing:inst3|address[5]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.029      ; 5.459      ;
; 4.606  ; data_parsing:inst3|data_11[0]     ; data_parsing:inst3|address[4]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.029      ; 5.459      ;
; 4.607  ; data_parsing:inst3|data_11[0]     ; data_parsing:inst3|data[3]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.429      ;
; 4.636  ; data_parsing:inst3|data_11[1]     ; data_parsing:inst3|address[2]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.400      ;
; 4.636  ; data_parsing:inst3|data_11[1]     ; data_parsing:inst3|address[3]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.400      ;
; 4.636  ; data_parsing:inst3|data_11[1]     ; data_parsing:inst3|data[1]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.400      ;
; 4.636  ; data_parsing:inst3|data_11[1]     ; data_parsing:inst3|data[2]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.400      ;
; 4.642  ; data_parsing:inst3|data_11[1]     ; data_parsing:inst3|address[5]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.029      ; 5.423      ;
; 4.642  ; data_parsing:inst3|data_11[1]     ; data_parsing:inst3|address[4]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.029      ; 5.423      ;
; 4.643  ; data_parsing:inst3|data_11[1]     ; data_parsing:inst3|data[3]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.393      ;
; 4.724  ; register_map:inst4|temp_rd_add[3] ; register_map:inst4|temp_data[0] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.312      ;
; 4.748  ; register_map:inst4|temp_rd_add[2] ; register_map:inst4|temp_data[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.009     ; 5.279      ;
; 4.785  ; register_map:inst4|temp_rd_add[2] ; register_map:inst4|temp_data[0] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.251      ;
; 4.818  ; register_map:inst4|temp_rd_add[0] ; register_map:inst4|temp_data[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.009     ; 5.209      ;
; 4.868  ; register_map:inst4|temp_rd_add[1] ; register_map:inst4|temp_data[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.002      ; 5.170      ;
; 4.877  ; data_parsing:inst3|data_8[2]      ; data_parsing:inst3|address[2]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.029     ; 5.130      ;
; 4.877  ; data_parsing:inst3|data_8[2]      ; data_parsing:inst3|address[3]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.029     ; 5.130      ;
; 4.877  ; data_parsing:inst3|data_8[2]      ; data_parsing:inst3|data[1]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.029     ; 5.130      ;
; 4.877  ; data_parsing:inst3|data_8[2]      ; data_parsing:inst3|data[2]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.029     ; 5.130      ;
; 4.883  ; data_parsing:inst3|data_8[2]      ; data_parsing:inst3|address[5]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.153      ;
; 4.883  ; data_parsing:inst3|data_8[2]      ; data_parsing:inst3|address[4]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.153      ;
; 4.883  ; register_map:inst4|temp_rd_add[1] ; register_map:inst4|temp_data[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.009     ; 5.144      ;
; 4.884  ; data_parsing:inst3|data_8[2]      ; data_parsing:inst3|data[3]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.029     ; 5.123      ;
; 4.887  ; data_parsing:inst3|data_11[0]     ; data_parsing:inst3|address[0]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.029      ; 5.178      ;
; 4.887  ; data_parsing:inst3|data_11[0]     ; data_parsing:inst3|address[1]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.029      ; 5.178      ;
; 4.887  ; data_parsing:inst3|data_11[0]     ; data_parsing:inst3|data[0]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.029      ; 5.178      ;
; 4.901  ; data_parsing:inst3|data_9[2]      ; data_parsing:inst3|address[2]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.135      ;
; 4.901  ; data_parsing:inst3|data_9[2]      ; data_parsing:inst3|address[3]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.135      ;
; 4.901  ; data_parsing:inst3|data_9[2]      ; data_parsing:inst3|data[1]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.135      ;
; 4.901  ; data_parsing:inst3|data_9[2]      ; data_parsing:inst3|data[2]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.135      ;
; 4.906  ; data_parsing:inst3|data_8[3]      ; data_parsing:inst3|address[2]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.029     ; 5.101      ;
; 4.906  ; data_parsing:inst3|data_8[3]      ; data_parsing:inst3|address[3]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.029     ; 5.101      ;
; 4.906  ; data_parsing:inst3|data_8[3]      ; data_parsing:inst3|data[1]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.029     ; 5.101      ;
; 4.906  ; data_parsing:inst3|data_8[3]      ; data_parsing:inst3|data[2]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.029     ; 5.101      ;
; 4.907  ; data_parsing:inst3|data_9[2]      ; data_parsing:inst3|address[5]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.029      ; 5.158      ;
; 4.907  ; data_parsing:inst3|data_9[2]      ; data_parsing:inst3|address[4]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.029      ; 5.158      ;
; 4.908  ; data_parsing:inst3|data_9[2]      ; data_parsing:inst3|data[3]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.128      ;
; 4.912  ; data_parsing:inst3|data_8[3]      ; data_parsing:inst3|address[5]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.124      ;
; 4.912  ; data_parsing:inst3|data_8[3]      ; data_parsing:inst3|address[4]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.124      ;
; 4.913  ; data_parsing:inst3|data_8[3]      ; data_parsing:inst3|data[3]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.029     ; 5.094      ;
; 4.915  ; register_map:inst4|temp_rd_add[3] ; register_map:inst4|temp_data[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.009     ; 5.112      ;
; 4.917  ; data_parsing:inst3|data_11[2]     ; data_parsing:inst3|address[2]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.119      ;
; 4.917  ; data_parsing:inst3|data_11[2]     ; data_parsing:inst3|address[3]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.119      ;
; 4.917  ; data_parsing:inst3|data_11[2]     ; data_parsing:inst3|data[1]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.119      ;
; 4.917  ; data_parsing:inst3|data_11[2]     ; data_parsing:inst3|data[2]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.119      ;
; 4.923  ; data_parsing:inst3|data_11[2]     ; data_parsing:inst3|address[5]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.029      ; 5.142      ;
; 4.923  ; data_parsing:inst3|data_11[2]     ; data_parsing:inst3|address[4]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.029      ; 5.142      ;
; 4.923  ; data_parsing:inst3|data_11[1]     ; data_parsing:inst3|address[0]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.029      ; 5.142      ;
; 4.923  ; data_parsing:inst3|data_11[1]     ; data_parsing:inst3|address[1]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.029      ; 5.142      ;
; 4.923  ; data_parsing:inst3|data_11[1]     ; data_parsing:inst3|data[0]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.029      ; 5.142      ;
; 4.924  ; data_parsing:inst3|data_11[2]     ; data_parsing:inst3|data[3]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.112      ;
; 4.939  ; register_map:inst4|temp_rd_add[1] ; register_map:inst4|temp_data[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.009     ; 5.088      ;
; 4.944  ; data_parsing:inst3|data_9[1]      ; data_parsing:inst3|address[2]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.092      ;
; 4.944  ; data_parsing:inst3|data_9[1]      ; data_parsing:inst3|address[3]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.092      ;
; 4.944  ; data_parsing:inst3|data_9[1]      ; data_parsing:inst3|data[1]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.092      ;
; 4.944  ; data_parsing:inst3|data_9[1]      ; data_parsing:inst3|data[2]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.092      ;
; 4.948  ; data_parsing:inst3|data_8[6]      ; data_parsing:inst3|address[2]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.029     ; 5.059      ;
; 4.948  ; data_parsing:inst3|data_8[6]      ; data_parsing:inst3|address[3]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.029     ; 5.059      ;
; 4.948  ; data_parsing:inst3|data_8[6]      ; data_parsing:inst3|data[1]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.029     ; 5.059      ;
; 4.948  ; data_parsing:inst3|data_8[6]      ; data_parsing:inst3|data[2]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.029     ; 5.059      ;
; 4.950  ; data_parsing:inst3|data_9[1]      ; data_parsing:inst3|address[5]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.029      ; 5.115      ;
; 4.950  ; data_parsing:inst3|data_9[1]      ; data_parsing:inst3|address[4]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.029      ; 5.115      ;
; 4.951  ; data_parsing:inst3|data_9[1]      ; data_parsing:inst3|data[3]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.085      ;
; 4.954  ; data_parsing:inst3|data_8[6]      ; data_parsing:inst3|address[5]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.082      ;
; 4.954  ; data_parsing:inst3|data_8[6]      ; data_parsing:inst3|address[4]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.082      ;
; 4.955  ; data_parsing:inst3|data_8[6]      ; data_parsing:inst3|data[3]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.029     ; 5.052      ;
; 4.973  ; register_map:inst4|temp_rd_add[2] ; register_map:inst4|temp_data[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.009     ; 5.054      ;
; 4.993  ; register_map:inst4|reg_tb1[5][1]  ; register_map:inst4|temp_data[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.043      ;
; 5.030  ; data_parsing:inst3|data_3[0]      ; data_parsing:inst3|address[2]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.006      ;
; 5.030  ; data_parsing:inst3|data_3[0]      ; data_parsing:inst3|address[3]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.006      ;
; 5.030  ; data_parsing:inst3|data_3[0]      ; data_parsing:inst3|data[1]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 5.006      ;
+--------+-----------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst|altpll_component|pll|clk[0]'                                                                                                                                               ;
+--------+-------------------------------------+-------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -2.214 ; UART_TX:inst6|pclk                  ; UART_TX:inst6|pclk                  ; UART_TX:inst6|pclk               ; inst|altpll_component|pll|clk[0] ; 0.000        ; 2.355      ; 0.657      ;
; -2.214 ; UART_RX:inst2|pclk                  ; UART_RX:inst2|pclk                  ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 0.000        ; 2.355      ; 0.657      ;
; -1.714 ; UART_TX:inst6|pclk                  ; UART_TX:inst6|pclk                  ; UART_TX:inst6|pclk               ; inst|altpll_component|pll|clk[0] ; -0.500       ; 2.355      ; 0.657      ;
; -1.714 ; UART_RX:inst2|pclk                  ; UART_RX:inst2|pclk                  ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; -0.500       ; 2.355      ; 0.657      ;
; 0.391  ; UART_RX:inst2|cnt[2]                ; UART_RX:inst2|cnt[2]                ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART_RX:inst2|cnt[1]                ; UART_RX:inst2|cnt[1]                ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; data_parsing:inst3|write_s          ; data_parsing:inst3|write_s          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_map:inst4|write_det        ; register_map:inst4|write_det        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; data_parsing:inst3|read_s           ; data_parsing:inst3|read_s           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_map:inst4|read_det         ; register_map:inst4|read_det         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_map:inst4|trans_write      ; register_map:inst4|trans_write      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_map:inst4|trans_read       ; register_map:inst4|trans_read       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; load_tx_data:inst5|state.RDN_WAIT   ; load_tx_data:inst5|state.RDN_WAIT   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; load_tx_data:inst5|state.WRN_WAIT   ; load_tx_data:inst5|state.WRN_WAIT   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; load_tx_data:inst5|state.IDLE       ; load_tx_data:inst5|state.IDLE       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; load_tx_data:inst5|start_sig        ; load_tx_data:inst5|start_sig        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART_TX:inst6|flag                  ; UART_TX:inst6|flag                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_map:inst4|trans_address[0] ; register_map:inst4|trans_address[0] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_map:inst4|trans_address[2] ; register_map:inst4|trans_address[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_map:inst4|trans_address[1] ; register_map:inst4|trans_address[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_map:inst4|trans_address[3] ; register_map:inst4|trans_address[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_map:inst4|trans_data[0]    ; register_map:inst4|trans_data[0]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_map:inst4|trans_data[1]    ; register_map:inst4|trans_data[1]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_map:inst4|trans_data[2]    ; register_map:inst4|trans_data[2]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_map:inst4|trans_data[3]    ; register_map:inst4|trans_data[3]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_map:inst4|trans_address[7] ; register_map:inst4|trans_address[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_map:inst4|trans_address[6] ; register_map:inst4|trans_address[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_map:inst4|trans_address[5] ; register_map:inst4|trans_address[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_map:inst4|trans_address[4] ; register_map:inst4|trans_address[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_map:inst4|trans_data[6]    ; register_map:inst4|trans_data[6]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_map:inst4|trans_data[4]    ; register_map:inst4|trans_data[4]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_map:inst4|trans_data[5]    ; register_map:inst4|trans_data[5]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; register_map:inst4|trans_data[7]    ; register_map:inst4|trans_data[7]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; load_tx_data:inst5|tx_data[0]       ; load_tx_data:inst5|tx_data[0]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; load_tx_data:inst5|tx_data[2]       ; load_tx_data:inst5|tx_data[2]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; load_tx_data:inst5|tx_data[4]       ; load_tx_data:inst5|tx_data[4]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; load_tx_data:inst5|tx_data[6]       ; load_tx_data:inst5|tx_data[6]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.497  ; UART_TX:inst6|busy                  ; load_tx_data:inst5|busy_d           ; UART_TX:inst6|pclk               ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.025      ; 0.788      ;
; 0.498  ; UART_TX:inst6|busy                  ; load_tx_data:inst5|busy_det         ; UART_TX:inst6|pclk               ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.025      ; 0.789      ;
; 0.515  ; UART_TX:inst6|state.START           ; UART_TX:inst6|flag                  ; UART_TX:inst6|pclk               ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.025      ; 0.806      ;
; 0.515  ; UART_RX:inst2|state.STOP            ; data_parsing:inst3|valid_d          ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.045      ; 0.826      ;
; 0.516  ; data_parsing:inst3|temp_data[5]     ; data_parsing:inst3|data_0[5]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.782      ;
; 0.518  ; data_parsing:inst3|temp_data[6]     ; data_parsing:inst3|data_0[6]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.784      ;
; 0.521  ; register_map:inst4|temp_wr_add[6]   ; register_map:inst4|temp_address[6]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.787      ;
; 0.522  ; data_parsing:inst3|data_4[2]        ; data_parsing:inst3|data_5[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.788      ;
; 0.523  ; register_map:inst4|temp_mdi[1]      ; register_map:inst4|temp_data[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.789      ;
; 0.523  ; register_map:inst4|temp_wr_add[7]   ; register_map:inst4|temp_address[7]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.789      ;
; 0.524  ; load_tx_data:inst5|tx_data[6]       ; UART_TX:inst6|temp_data[6]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.790      ;
; 0.525  ; register_map:inst4|reg_tb1[0][7]    ; register_map:inst4|reg0[7]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.791      ;
; 0.526  ; data_parsing:inst3|temp_data[4]     ; data_parsing:inst3|data_0[4]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.792      ;
; 0.526  ; data_parsing:inst3|data_9[7]        ; data_parsing:inst3|data_10[7]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.792      ;
; 0.526  ; data_parsing:inst3|data_9[6]        ; data_parsing:inst3|data_10[6]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.792      ;
; 0.526  ; data_parsing:inst3|data_10[0]       ; data_parsing:inst3|data_11[0]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.792      ;
; 0.526  ; load_tx_data:inst5|tx_data[5]       ; UART_TX:inst6|temp_data[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.792      ;
; 0.528  ; register_map:inst4|state.RDN_DEC    ; register_map:inst4|state.RDN_END    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.794      ;
; 0.529  ; data_parsing:inst3|data_9[1]        ; data_parsing:inst3|data_10[1]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.795      ;
; 0.530  ; data_parsing:inst3|data_3[6]        ; data_parsing:inst3|data_4[6]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.796      ;
; 0.530  ; load_tx_data:inst5|temp_data[0]     ; load_tx_data:inst5|reg_tb1[24][1]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.796      ;
; 0.530  ; load_tx_data:inst5|temp_data[0]     ; load_tx_data:inst5|reg_tb1[24][2]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.796      ;
; 0.531  ; data_parsing:inst3|valid_det_d      ; data_parsing:inst3|valid_det_d2     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.532  ; register_map:inst4|read_det         ; register_map:inst4|state.RDN_START  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.798      ;
; 0.533  ; data_parsing:inst3|data_4[1]        ; data_parsing:inst3|data_5[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.799      ;
; 0.534  ; data_parsing:inst3|data_3[2]        ; data_parsing:inst3|data_4[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.800      ;
; 0.534  ; load_tx_data:inst5|temp_data[0]     ; load_tx_data:inst5|reg_tb1[24][0]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.800      ;
; 0.535  ; data_parsing:inst3|data_8[7]        ; data_parsing:inst3|data_9[7]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.801      ;
; 0.536  ; data_parsing:inst3|data_3[5]        ; data_parsing:inst3|data_4[5]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.802      ;
; 0.536  ; data_parsing:inst3|data_4[6]        ; data_parsing:inst3|data_5[6]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.802      ;
; 0.536  ; data_parsing:inst3|data_9[5]        ; data_parsing:inst3|data_10[5]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.802      ;
; 0.537  ; data_parsing:inst3|data_9[3]        ; data_parsing:inst3|data_10[3]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.803      ;
; 0.538  ; data_parsing:inst3|data_9[2]        ; data_parsing:inst3|data_10[2]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.804      ;
; 0.538  ; load_tx_data:inst5|write_det        ; load_tx_data:inst5|state.RDN_LOAD   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.804      ;
; 0.538  ; load_tx_data:inst5|write_det        ; load_tx_data:inst5|state.IDLE       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.804      ;
; 0.540  ; data_parsing:inst3|data_10[1]       ; data_parsing:inst3|data_11[1]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.806      ;
; 0.544  ; load_tx_data:inst5|state.WRN_LOAD   ; load_tx_data:inst5|reg_tb1[1][0]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.810      ;
; 0.544  ; load_tx_data:inst5|temp_data[6]     ; load_tx_data:inst5|reg_tb1[23][1]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.810      ;
; 0.544  ; load_tx_data:inst5|temp_data[6]     ; load_tx_data:inst5|reg_tb1[23][2]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.810      ;
; 0.545  ; load_tx_data:inst5|temp_data[6]     ; load_tx_data:inst5|reg_tb1[23][0]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.811      ;
; 0.546  ; load_tx_data:inst5|temp_data[3]     ; load_tx_data:inst5|reg_tb1[24][3]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.812      ;
; 0.546  ; load_tx_data:inst5|temp_data[6]     ; load_tx_data:inst5|reg_tb1[23][3]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.812      ;
; 0.548  ; load_tx_data:inst5|state.WRN_WAIT   ; load_tx_data:inst5|state.WRN_SEND   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.814      ;
; 0.550  ; load_tx_data:inst5|temp_address[0]  ; load_tx_data:inst5|reg_tb1[14][1]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.816      ;
; 0.551  ; load_tx_data:inst5|temp_address[0]  ; load_tx_data:inst5|reg_tb1[14][0]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.817      ;
; 0.551  ; load_tx_data:inst5|temp_address[0]  ; load_tx_data:inst5|reg_tb1[14][2]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.817      ;
; 0.551  ; register_map:inst4|state.IDLE       ; register_map:inst4|trans_read       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.817      ;
; 0.552  ; UART_RX:inst2|cnt[1]                ; UART_RX:inst2|cnt[2]                ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.818      ;
; 0.553  ; register_map:inst4|state.IDLE       ; register_map:inst4|state.WRN_START  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.819      ;
; 0.553  ; register_map:inst4|state.IDLE       ; register_map:inst4|trans_write      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.819      ;
; 0.557  ; load_tx_data:inst5|temp_address[7]  ; load_tx_data:inst5|reg_tb1[13][0]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.823      ;
; 0.558  ; load_tx_data:inst5|temp_address[7]  ; load_tx_data:inst5|reg_tb1[13][2]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.824      ;
; 0.558  ; load_tx_data:inst5|temp_address[7]  ; load_tx_data:inst5|reg_tb1[13][3]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.824      ;
; 0.559  ; load_tx_data:inst5|temp_address[7]  ; load_tx_data:inst5|reg_tb1[13][1]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.825      ;
; 0.560  ; load_tx_data:inst5|temp_address[3]  ; load_tx_data:inst5|reg_tb1[14][3]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.826      ;
; 0.564  ; register_map:inst4|temp_mdi[7]      ; register_map:inst4|temp_data[7]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.830      ;
; 0.578  ; load_tx_data:inst5|data_cnt[4]      ; load_tx_data:inst5|data_cnt[4]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.844      ;
; 0.610  ; UART_RX:inst2|rx_data[4]            ; data_parsing:inst3|temp_data[4]     ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.045      ; 0.921      ;
; 0.623  ; UART_RX:inst2|state.IDLE            ; UART_RX:inst2|flag                  ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.045      ; 0.934      ;
; 0.640  ; UART_RX:inst2|pcnt[2]               ; data_parsing:inst3|valid_d          ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.045      ; 0.951      ;
; 0.649  ; load_tx_data:inst5|busy_d           ; load_tx_data:inst5|busy_det         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.915      ;
; 0.650  ; register_map:inst4|temp_mdi[2]      ; register_map:inst4|temp_data[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.916      ;
; 0.650  ; UART_RX:inst2|rx_data[2]            ; data_parsing:inst3|temp_data[2]     ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.045      ; 0.961      ;
+--------+-------------------------------------+-------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'UART_RX:inst2|pclk'                                                                                                                              ;
+-------+-----------------------------+-----------------------------+----------------------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+----------------------------------+--------------------+--------------+------------+------------+
; 0.391 ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_RX:inst2|bit_cnt[0]    ; UART_RX:inst2|bit_cnt[0]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_RX:inst2|bit_cnt[1]    ; UART_RX:inst2|bit_cnt[1]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_RX:inst2|bit_cnt[2]    ; UART_RX:inst2|bit_cnt[2]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.657      ;
; 0.574 ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.840      ;
; 0.577 ; UART_RX:inst2|flag          ; UART_RX:inst2|state.START   ; inst|altpll_component|pll|clk[0] ; UART_RX:inst2|pclk ; 0.000        ; -0.045     ; 0.798      ;
; 0.580 ; UART_RX:inst2|flag          ; UART_RX:inst2|state.IDLE    ; inst|altpll_component|pll|clk[0] ; UART_RX:inst2|pclk ; 0.000        ; -0.045     ; 0.801      ;
; 0.654 ; UART_RX:inst2|xmtdata[6]    ; UART_RX:inst2|xmtdata[5]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.920      ;
; 0.771 ; UART_RX:inst2|xmtdata[2]    ; UART_RX:inst2|xmtdata[1]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.037      ;
; 0.775 ; UART_RX:inst2|xmtdata[7]    ; UART_RX:inst2|xmtdata[6]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.041      ;
; 0.776 ; UART_RX:inst2|xmtdata[4]    ; UART_RX:inst2|xmtdata[3]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.042      ;
; 0.780 ; UART_RX:inst2|xmtdata[3]    ; UART_RX:inst2|xmtdata[2]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.046      ;
; 0.781 ; UART_RX:inst2|xmtdata[1]    ; UART_RX:inst2|xmtdata[0]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.047      ;
; 0.783 ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|rx_data[7]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.049      ;
; 0.785 ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|rx_data[4]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.051      ;
; 0.786 ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|rx_data[6]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.052      ;
; 0.786 ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|rx_data[0]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.052      ;
; 0.789 ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|rx_data[5]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.055      ;
; 0.790 ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|rx_data[2]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.056      ;
; 0.807 ; UART_RX:inst2|xmtdata[5]    ; UART_RX:inst2|xmtdata[4]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.073      ;
; 0.841 ; UART_RX:inst2|bit_cnt[0]    ; UART_RX:inst2|bit_cnt[1]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.107      ;
; 0.939 ; UART_RX:inst2|xmtdata[1]    ; UART_RX:inst2|rx_data[1]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.205      ;
; 1.005 ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.271      ;
; 1.005 ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|bit_cnt[0]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.271      ;
; 1.005 ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.271      ;
; 1.061 ; UART_RX:inst2|xmtdata[2]    ; UART_RX:inst2|rx_data[2]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.327      ;
; 1.069 ; UART_RX:inst2|xmtdata[4]    ; UART_RX:inst2|rx_data[4]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.335      ;
; 1.069 ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|rx_data[1]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.335      ;
; 1.071 ; UART_RX:inst2|xmtdata[5]    ; UART_RX:inst2|rx_data[5]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.337      ;
; 1.074 ; UART_RX:inst2|xmtdata[6]    ; UART_RX:inst2|rx_data[6]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.340      ;
; 1.079 ; UART_RX:inst2|xmtdata[0]    ; UART_RX:inst2|rx_data[0]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.345      ;
; 1.080 ; UART_RX:inst2|xmtdata[7]    ; UART_RX:inst2|rx_data[7]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.346      ;
; 1.100 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|bit_cnt[2]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.366      ;
; 1.102 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|bit_cnt[1]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.368      ;
; 1.116 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.382      ;
; 1.119 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.385      ;
; 1.119 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.385      ;
; 1.215 ; UART_RX:inst2|bit_cnt[1]    ; UART_RX:inst2|bit_cnt[2]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.481      ;
; 1.218 ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.484      ;
; 1.219 ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.485      ;
; 1.238 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|bit_cnt[0]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.504      ;
; 1.249 ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.515      ;
; 1.249 ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.515      ;
; 1.257 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|state.START   ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.523      ;
; 1.326 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.592      ;
; 1.344 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.610      ;
; 1.365 ; UART_RX:inst2|state.START   ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.631      ;
; 1.365 ; UART_RX:inst2|state.START   ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.631      ;
; 1.376 ; UART_RX:inst2|bit_cnt[0]    ; UART_RX:inst2|bit_cnt[2]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.642      ;
; 1.395 ; UART_RX:inst2|bit_cnt[2]    ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.661      ;
; 1.395 ; UART_RX:inst2|bit_cnt[2]    ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.661      ;
; 1.406 ; UART_RX:inst2|xmtdata[3]    ; UART_RX:inst2|rx_data[3]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.672      ;
; 1.441 ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|bit_cnt[2]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.707      ;
; 1.443 ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|bit_cnt[1]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.709      ;
; 1.446 ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|xmtdata[2]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.712      ;
; 1.447 ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|xmtdata[5]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.713      ;
; 1.448 ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|xmtdata[1]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.714      ;
; 1.452 ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|xmtdata[3]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.718      ;
; 1.452 ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.718      ;
; 1.455 ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|xmtdata[7]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.721      ;
; 1.455 ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|xmtdata[6]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.721      ;
; 1.455 ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|xmtdata[4]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.721      ;
; 1.456 ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|xmtdata[0]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.722      ;
; 1.473 ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.739      ;
; 1.475 ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.741      ;
; 1.505 ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|bit_cnt[0]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.771      ;
; 1.506 ; UART_RX:inst2|state.START   ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.772      ;
; 1.511 ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.777      ;
; 1.530 ; UART_RX:inst2|bit_cnt[0]    ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.796      ;
; 1.530 ; UART_RX:inst2|bit_cnt[0]    ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.796      ;
; 1.539 ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|state.START   ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.805      ;
; 1.561 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.827      ;
; 1.571 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|bit_cnt[2]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.837      ;
; 1.573 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|bit_cnt[1]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.839      ;
; 1.576 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|xmtdata[2]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.842      ;
; 1.577 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|xmtdata[5]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.843      ;
; 1.578 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|xmtdata[1]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.844      ;
; 1.581 ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|rx_data[3]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.847      ;
; 1.582 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|xmtdata[3]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.848      ;
; 1.585 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|xmtdata[7]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.851      ;
; 1.585 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|xmtdata[6]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.851      ;
; 1.585 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|xmtdata[4]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.851      ;
; 1.586 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|xmtdata[0]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.852      ;
; 1.619 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|bit_cnt[0]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.885      ;
; 1.642 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|xmtdata[7]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.908      ;
; 1.642 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|xmtdata[6]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.908      ;
; 1.642 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|xmtdata[5]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.908      ;
; 1.642 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|xmtdata[4]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.908      ;
; 1.642 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|xmtdata[3]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.908      ;
; 1.642 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|xmtdata[2]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.908      ;
; 1.642 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|xmtdata[1]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.908      ;
; 1.642 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|xmtdata[0]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.908      ;
; 1.642 ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|state.START   ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.908      ;
; 1.649 ; UART_RX:inst2|bit_cnt[1]    ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.915      ;
; 1.649 ; UART_RX:inst2|bit_cnt[1]    ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.915      ;
; 1.678 ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.944      ;
; 1.681 ; UART_RX:inst2|state.START   ; UART_RX:inst2|state.START   ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 1.947      ;
+-------+-----------------------------+-----------------------------+----------------------------------+--------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'UART_TX:inst6|pclk'                                                                                                                           ;
+-------+----------------------------+---------------------------+----------------------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                   ; Launch Clock                     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+---------------------------+----------------------------------+--------------------+--------------+------------+------------+
; 0.391 ; UART_TX:inst6|bit_cnt[2]   ; UART_TX:inst6|bit_cnt[2]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|state.SEND  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_TX:inst6|bit_cnt[0]   ; UART_TX:inst6|bit_cnt[0]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_TX:inst6|bit_cnt[1]   ; UART_TX:inst6|bit_cnt[1]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_TX:inst6|state.IDLE   ; UART_TX:inst6|state.IDLE  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_TX:inst6|busy         ; UART_TX:inst6|busy        ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.657      ;
; 0.535 ; UART_TX:inst6|state.IDLE   ; UART_TX:inst6|busy        ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.801      ;
; 0.541 ; UART_TX:inst6|bit_cnt[1]   ; UART_TX:inst6|state.STOP  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.807      ;
; 0.548 ; UART_TX:inst6|flag         ; UART_TX:inst6|state.IDLE  ; inst|altpll_component|pll|clk[0] ; UART_TX:inst6|pclk ; 0.000        ; -0.025     ; 0.789      ;
; 0.549 ; UART_TX:inst6|flag         ; UART_TX:inst6|state.START ; inst|altpll_component|pll|clk[0] ; UART_TX:inst6|pclk ; 0.000        ; -0.025     ; 0.790      ;
; 0.667 ; UART_TX:inst6|tx_data[6]   ; UART_TX:inst6|tx_data[5]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.933      ;
; 0.692 ; UART_TX:inst6|temp_data[1] ; UART_TX:inst6|tx_data[1]  ; inst|altpll_component|pll|clk[0] ; UART_TX:inst6|pclk ; 0.000        ; -0.023     ; 0.935      ;
; 0.723 ; UART_TX:inst6|temp_data[4] ; UART_TX:inst6|tx_data[4]  ; inst|altpll_component|pll|clk[0] ; UART_TX:inst6|pclk ; 0.000        ; -0.023     ; 0.966      ;
; 0.733 ; UART_TX:inst6|temp_data[3] ; UART_TX:inst6|tx_data[3]  ; inst|altpll_component|pll|clk[0] ; UART_TX:inst6|pclk ; 0.000        ; -0.023     ; 0.976      ;
; 0.734 ; UART_TX:inst6|temp_data[6] ; UART_TX:inst6|tx_data[6]  ; inst|altpll_component|pll|clk[0] ; UART_TX:inst6|pclk ; 0.000        ; -0.023     ; 0.977      ;
; 0.735 ; UART_TX:inst6|temp_data[0] ; UART_TX:inst6|tx_data[0]  ; inst|altpll_component|pll|clk[0] ; UART_TX:inst6|pclk ; 0.000        ; -0.023     ; 0.978      ;
; 0.737 ; UART_TX:inst6|temp_data[5] ; UART_TX:inst6|tx_data[5]  ; inst|altpll_component|pll|clk[0] ; UART_TX:inst6|pclk ; 0.000        ; -0.023     ; 0.980      ;
; 0.760 ; UART_TX:inst6|state.IDLE   ; UART_TX:inst6|state.START ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.026      ;
; 0.771 ; UART_TX:inst6|temp_data[2] ; UART_TX:inst6|tx_data[2]  ; inst|altpll_component|pll|clk[0] ; UART_TX:inst6|pclk ; 0.000        ; -0.023     ; 1.014      ;
; 0.791 ; UART_TX:inst6|bit_cnt[2]   ; UART_TX:inst6|state.STOP  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.057      ;
; 0.816 ; UART_TX:inst6|bit_cnt[0]   ; UART_TX:inst6|bit_cnt[1]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.082      ;
; 0.820 ; UART_TX:inst6|bit_cnt[2]   ; UART_TX:inst6|state.SEND  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.086      ;
; 0.828 ; UART_TX:inst6|tx_data[4]   ; UART_TX:inst6|tx_data[3]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.094      ;
; 0.828 ; UART_TX:inst6|tx_data[1]   ; UART_TX:inst6|tx_data[0]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.094      ;
; 0.830 ; UART_TX:inst6|tx_data[5]   ; UART_TX:inst6|tx_data[4]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.096      ;
; 0.830 ; UART_TX:inst6|tx_data[2]   ; UART_TX:inst6|tx_data[1]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.096      ;
; 0.922 ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|tx_data[0]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.188      ;
; 0.923 ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|tx_data[1]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.189      ;
; 0.928 ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|state.STOP  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.194      ;
; 0.930 ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|tx_data[3]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.196      ;
; 0.931 ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|tx_data[4]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.197      ;
; 0.932 ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|tx_data[2]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.198      ;
; 0.940 ; UART_TX:inst6|state.STOP   ; UART_TX:inst6|state.IDLE  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.001      ; 1.207      ;
; 0.941 ; UART_TX:inst6|state.STOP   ; UART_TX:inst6|busy        ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.001      ; 1.208      ;
; 0.957 ; UART_TX:inst6|bit_cnt[1]   ; UART_TX:inst6|state.SEND  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.223      ;
; 0.961 ; UART_TX:inst6|bit_cnt[1]   ; UART_TX:inst6|bit_cnt[2]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.227      ;
; 0.965 ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|busy        ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.001      ; 1.232      ;
; 0.992 ; UART_TX:inst6|bit_cnt[0]   ; UART_TX:inst6|state.STOP  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.258      ;
; 1.000 ; UART_TX:inst6|state.IDLE   ; UART_TX:inst6|bit_cnt[0]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; -0.001     ; 1.265      ;
; 1.001 ; UART_TX:inst6|state.IDLE   ; UART_TX:inst6|bit_cnt[1]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; -0.001     ; 1.266      ;
; 1.037 ; UART_TX:inst6|state.START  ; UART_TX:inst6|tx_data[6]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; -0.001     ; 1.302      ;
; 1.062 ; UART_TX:inst6|state.START  ; UART_TX:inst6|tx_data[1]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; -0.001     ; 1.327      ;
; 1.063 ; UART_TX:inst6|state.START  ; UART_TX:inst6|tx_data[5]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; -0.001     ; 1.328      ;
; 1.063 ; UART_TX:inst6|state.START  ; UART_TX:inst6|tx_data[3]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; -0.001     ; 1.328      ;
; 1.064 ; UART_TX:inst6|state.START  ; UART_TX:inst6|tx_data[0]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; -0.001     ; 1.329      ;
; 1.064 ; UART_TX:inst6|state.START  ; UART_TX:inst6|tx_data[4]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; -0.001     ; 1.329      ;
; 1.064 ; UART_TX:inst6|state.START  ; UART_TX:inst6|tx_data[2]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; -0.001     ; 1.329      ;
; 1.089 ; UART_TX:inst6|bit_cnt[0]   ; UART_TX:inst6|state.SEND  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.355      ;
; 1.093 ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|tx_data[5]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.359      ;
; 1.093 ; UART_TX:inst6|bit_cnt[0]   ; UART_TX:inst6|bit_cnt[2]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.359      ;
; 1.105 ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|bit_cnt[2]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.371      ;
; 1.107 ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|bit_cnt[0]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.373      ;
; 1.108 ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|bit_cnt[1]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.374      ;
; 1.273 ; UART_TX:inst6|state.IDLE   ; UART_TX:inst6|bit_cnt[2]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; -0.001     ; 1.538      ;
; 1.276 ; UART_TX:inst6|state.START  ; UART_TX:inst6|state.SEND  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; -0.001     ; 1.541      ;
; 1.316 ; UART_TX:inst6|tx_data[3]   ; UART_TX:inst6|tx_data[2]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.582      ;
; 1.626 ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|tx_data[6]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.892      ;
; 1.661 ; UART_TX:inst6|state.STOP   ; UART_TX:inst6|tx_data[6]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.927      ;
; 1.661 ; UART_TX:inst6|state.STOP   ; UART_TX:inst6|tx_data[5]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.927      ;
; 1.661 ; UART_TX:inst6|state.STOP   ; UART_TX:inst6|tx_data[4]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.927      ;
; 1.661 ; UART_TX:inst6|state.STOP   ; UART_TX:inst6|tx_data[3]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.927      ;
; 1.661 ; UART_TX:inst6|state.STOP   ; UART_TX:inst6|tx_data[2]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.927      ;
; 1.661 ; UART_TX:inst6|state.STOP   ; UART_TX:inst6|tx_data[1]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.927      ;
; 1.661 ; UART_TX:inst6|state.STOP   ; UART_TX:inst6|tx_data[0]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.927      ;
; 1.760 ; UART_TX:inst6|bit_cnt[1]   ; UART_TX:inst6|tx_data[6]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 2.026      ;
; 1.760 ; UART_TX:inst6|bit_cnt[1]   ; UART_TX:inst6|tx_data[5]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 2.026      ;
; 1.760 ; UART_TX:inst6|bit_cnt[1]   ; UART_TX:inst6|tx_data[4]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 2.026      ;
; 1.760 ; UART_TX:inst6|bit_cnt[1]   ; UART_TX:inst6|tx_data[3]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 2.026      ;
; 1.760 ; UART_TX:inst6|bit_cnt[1]   ; UART_TX:inst6|tx_data[2]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 2.026      ;
; 1.760 ; UART_TX:inst6|bit_cnt[1]   ; UART_TX:inst6|tx_data[1]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 2.026      ;
; 1.760 ; UART_TX:inst6|bit_cnt[1]   ; UART_TX:inst6|tx_data[0]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 2.026      ;
; 1.819 ; UART_TX:inst6|bit_cnt[2]   ; UART_TX:inst6|tx_data[6]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 2.085      ;
; 1.819 ; UART_TX:inst6|bit_cnt[2]   ; UART_TX:inst6|tx_data[5]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 2.085      ;
; 1.819 ; UART_TX:inst6|bit_cnt[2]   ; UART_TX:inst6|tx_data[4]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 2.085      ;
; 1.819 ; UART_TX:inst6|bit_cnt[2]   ; UART_TX:inst6|tx_data[3]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 2.085      ;
; 1.819 ; UART_TX:inst6|bit_cnt[2]   ; UART_TX:inst6|tx_data[2]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 2.085      ;
; 1.819 ; UART_TX:inst6|bit_cnt[2]   ; UART_TX:inst6|tx_data[1]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 2.085      ;
; 1.819 ; UART_TX:inst6|bit_cnt[2]   ; UART_TX:inst6|tx_data[0]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 2.085      ;
; 1.892 ; UART_TX:inst6|bit_cnt[0]   ; UART_TX:inst6|tx_data[6]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 2.158      ;
; 1.892 ; UART_TX:inst6|bit_cnt[0]   ; UART_TX:inst6|tx_data[5]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 2.158      ;
; 1.892 ; UART_TX:inst6|bit_cnt[0]   ; UART_TX:inst6|tx_data[4]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 2.158      ;
; 1.892 ; UART_TX:inst6|bit_cnt[0]   ; UART_TX:inst6|tx_data[3]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 2.158      ;
; 1.892 ; UART_TX:inst6|bit_cnt[0]   ; UART_TX:inst6|tx_data[2]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 2.158      ;
; 1.892 ; UART_TX:inst6|bit_cnt[0]   ; UART_TX:inst6|tx_data[1]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 2.158      ;
; 1.892 ; UART_TX:inst6|bit_cnt[0]   ; UART_TX:inst6|tx_data[0]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 2.158      ;
+-------+----------------------------+---------------------------+----------------------------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'UART_RX:inst2|pclk'                                                                      ;
+--------+--------------+----------------+------------------+--------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------------------+------------+-----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|bit_cnt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|bit_cnt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|bit_cnt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|bit_cnt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|bit_cnt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|bit_cnt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|pcnt[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|pcnt[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|pcnt[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|pcnt[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|pcnt[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|pcnt[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|rx_data[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|rx_data[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|rx_data[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|rx_data[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|rx_data[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|rx_data[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|rx_data[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|rx_data[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|rx_data[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|rx_data[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|rx_data[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|rx_data[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|rx_data[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|rx_data[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|rx_data[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|rx_data[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|state.IDLE    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|state.IDLE    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|state.RECEIVE ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|state.RECEIVE ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|state.START   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|state.START   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|state.STOP    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|state.STOP    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|xmtdata[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|xmtdata[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|xmtdata[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|xmtdata[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|xmtdata[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|xmtdata[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|xmtdata[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|xmtdata[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|xmtdata[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|xmtdata[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|xmtdata[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|xmtdata[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|xmtdata[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|xmtdata[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|xmtdata[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|xmtdata[7]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; inst2|bit_cnt[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; inst2|bit_cnt[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; inst2|bit_cnt[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; inst2|bit_cnt[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; inst2|bit_cnt[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; inst2|bit_cnt[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; inst2|pclk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; inst2|pclk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; inst2|pclk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; inst2|pclk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; inst2|pclk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; inst2|pclk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; inst2|pcnt[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; inst2|pcnt[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; inst2|pcnt[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; inst2|pcnt[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; inst2|pcnt[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; inst2|pcnt[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; inst2|rx_data[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; inst2|rx_data[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; inst2|rx_data[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; inst2|rx_data[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; inst2|rx_data[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; inst2|rx_data[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; inst2|rx_data[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; inst2|rx_data[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; inst2|rx_data[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; inst2|rx_data[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; inst2|rx_data[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; inst2|rx_data[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; inst2|rx_data[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; inst2|rx_data[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; inst2|rx_data[7]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; inst2|rx_data[7]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; inst2|state.IDLE|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; inst2|state.IDLE|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; inst2|state.RECEIVE|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; inst2|state.RECEIVE|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; inst2|state.START|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; inst2|state.START|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; inst2|state.STOP|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; inst2|state.STOP|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; inst2|xmtdata[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; inst2|xmtdata[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; inst2|xmtdata[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; inst2|xmtdata[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; inst2|xmtdata[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; inst2|xmtdata[2]|clk        ;
+--------+--------------+----------------+------------------+--------------------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'UART_TX:inst6|pclk'                                                                      ;
+--------+--------------+----------------+------------------+--------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------------------+------------+-----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|bit_cnt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|bit_cnt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|bit_cnt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|bit_cnt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|bit_cnt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|bit_cnt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|busy          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|busy          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|state.IDLE    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|state.IDLE    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|state.SEND    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|state.SEND    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|state.START   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|state.START   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|state.STOP    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|state.STOP    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|tx_data[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|tx_data[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|tx_data[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|tx_data[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|tx_data[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|tx_data[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|tx_data[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|tx_data[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|tx_data[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|tx_data[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|tx_data[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|tx_data[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|tx_data[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|tx_data[6]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; inst6|bit_cnt[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; inst6|bit_cnt[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; inst6|bit_cnt[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; inst6|bit_cnt[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; inst6|bit_cnt[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; inst6|bit_cnt[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; inst6|busy|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; inst6|busy|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; inst6|pclk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; inst6|pclk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; inst6|pclk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; inst6|pclk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; inst6|pclk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; inst6|pclk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; inst6|state.IDLE|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; inst6|state.IDLE|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; inst6|state.SEND|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; inst6|state.SEND|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; inst6|state.START|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; inst6|state.START|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; inst6|state.STOP|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; inst6|state.STOP|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; inst6|tx_data[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; inst6|tx_data[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; inst6|tx_data[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; inst6|tx_data[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; inst6|tx_data[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; inst6|tx_data[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; inst6|tx_data[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; inst6|tx_data[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; inst6|tx_data[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; inst6|tx_data[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; inst6|tx_data[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; inst6|tx_data[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; inst6|tx_data[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; inst6|tx_data[6]|clk        ;
+--------+--------------+----------------+------------------+--------------------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'                                                                       ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                        ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst2|cnt[1]          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst2|cnt[1]          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst2|cnt[2]          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst2|cnt[2]          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst2|cnt[3]          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst2|cnt[3]          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst2|cnt[4]          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst2|cnt[4]          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst2|cnt[5]          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst2|cnt[5]          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst2|flag            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst2|flag            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst2|pclk            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst2|pclk            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst2|serialin_d      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst2|serialin_d      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|cnt[0]          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|cnt[0]          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|cnt[1]          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|cnt[1]          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|cnt[2]          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|cnt[2]          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|cnt[3]          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|cnt[3]          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|cnt[4]          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|cnt[4]          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|cnt[5]          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|cnt[5]          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|cnt[6]          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|cnt[6]          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|cnt[7]          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|cnt[7]          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|cnt[8]          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|cnt[8]          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|flag            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|flag            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|pclk            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|pclk            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|start_d         ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|start_d         ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|temp_data[0]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|temp_data[0]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|temp_data[1]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|temp_data[1]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|temp_data[2]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|temp_data[2]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|temp_data[3]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|temp_data[3]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|temp_data[4]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|temp_data[4]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|temp_data[5]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|temp_data[5]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|temp_data[6]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|temp_data[6]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|address[0] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|address[0] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|address[1] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|address[1] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|address[2] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|address[2] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|address[3] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|address[3] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|address[4] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|address[4] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|address[5] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|address[5] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|address[6] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|address[6] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|address[7] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|address[7] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data[0]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data[0]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data[1]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data[1]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data[2]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data[2]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data[3]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data[3]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data[4]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data[4]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data[5]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data[5]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data[6]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data[6]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data[7]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data[7]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data_0[0]  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data_0[0]  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data_0[1]  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data_0[1]  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data_0[2]  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data_0[2]  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data_0[3]  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data_0[3]  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data_0[4]  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data_0[4]  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data_0[5]  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data_0[5]  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data_0[6]  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data_0[6]  ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_50mhz'                                                                             ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk_50mhz ; Rise       ; clk_50mhz|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk_50mhz ; Rise       ; clk_50mhz|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk_50mhz ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk_50mhz ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk_50mhz ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk_50mhz ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; clk_50mhz ; Rise       ; clk_50mhz                          ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+--------------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+--------------------+--------+--------+------------+----------------------------------+
; uart_rx   ; UART_RX:inst2|pclk ; 5.104  ; 5.104  ; Rise       ; UART_RX:inst2|pclk               ;
; nRst      ; clk_50mhz          ; 9.027  ; 9.027  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; reg3[*]   ; clk_50mhz          ; 1.048  ; 1.048  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg3[0]  ; clk_50mhz          ; 1.048  ; 1.048  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg3[1]  ; clk_50mhz          ; 0.788  ; 0.788  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg3[2]  ; clk_50mhz          ; 0.963  ; 0.963  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg3[3]  ; clk_50mhz          ; -0.015 ; -0.015 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg3[4]  ; clk_50mhz          ; 0.162  ; 0.162  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg3[5]  ; clk_50mhz          ; -0.014 ; -0.014 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg3[6]  ; clk_50mhz          ; 0.018  ; 0.018  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg3[7]  ; clk_50mhz          ; 0.773  ; 0.773  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; reg4[*]   ; clk_50mhz          ; 4.415  ; 4.415  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg4[0]  ; clk_50mhz          ; 1.059  ; 1.059  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg4[1]  ; clk_50mhz          ; 1.092  ; 1.092  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg4[2]  ; clk_50mhz          ; 1.194  ; 1.194  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg4[3]  ; clk_50mhz          ; 0.926  ; 0.926  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg4[4]  ; clk_50mhz          ; 0.926  ; 0.926  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg4[5]  ; clk_50mhz          ; 4.410  ; 4.410  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg4[6]  ; clk_50mhz          ; 4.415  ; 4.415  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg4[7]  ; clk_50mhz          ; 4.379  ; 4.379  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; uart_rx   ; clk_50mhz          ; 5.058  ; 5.058  ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+--------------------+--------+--------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+-----------+--------------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+--------------------+--------+--------+------------+----------------------------------+
; uart_rx   ; UART_RX:inst2|pclk ; -4.874 ; -4.874 ; Rise       ; UART_RX:inst2|pclk               ;
; nRst      ; clk_50mhz          ; -5.466 ; -5.466 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; reg3[*]   ; clk_50mhz          ; 0.245  ; 0.245  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg3[0]  ; clk_50mhz          ; -0.818 ; -0.818 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg3[1]  ; clk_50mhz          ; -0.558 ; -0.558 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg3[2]  ; clk_50mhz          ; -0.733 ; -0.733 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg3[3]  ; clk_50mhz          ; 0.245  ; 0.245  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg3[4]  ; clk_50mhz          ; 0.068  ; 0.068  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg3[5]  ; clk_50mhz          ; 0.244  ; 0.244  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg3[6]  ; clk_50mhz          ; 0.212  ; 0.212  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg3[7]  ; clk_50mhz          ; -0.543 ; -0.543 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; reg4[*]   ; clk_50mhz          ; -0.696 ; -0.696 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg4[0]  ; clk_50mhz          ; -0.829 ; -0.829 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg4[1]  ; clk_50mhz          ; -0.862 ; -0.862 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg4[2]  ; clk_50mhz          ; -0.964 ; -0.964 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg4[3]  ; clk_50mhz          ; -0.696 ; -0.696 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg4[4]  ; clk_50mhz          ; -0.696 ; -0.696 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg4[5]  ; clk_50mhz          ; -4.180 ; -4.180 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg4[6]  ; clk_50mhz          ; -4.185 ; -4.185 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg4[7]  ; clk_50mhz          ; -4.149 ; -4.149 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; uart_rx   ; clk_50mhz          ; -4.722 ; -4.722 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+--------------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------+--------------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+--------------------+-------+-------+------------+----------------------------------+
; uart_tx   ; UART_TX:inst6|pclk ; 9.473 ; 9.473 ; Rise       ; UART_TX:inst6|pclk               ;
; reg0[*]   ; clk_50mhz          ; 8.165 ; 8.165 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg0[0]  ; clk_50mhz          ; 8.033 ; 8.033 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg0[1]  ; clk_50mhz          ; 8.165 ; 8.165 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg0[2]  ; clk_50mhz          ; 7.114 ; 7.114 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg0[3]  ; clk_50mhz          ; 8.010 ; 8.010 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg0[4]  ; clk_50mhz          ; 6.772 ; 6.772 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg0[5]  ; clk_50mhz          ; 7.738 ; 7.738 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg0[6]  ; clk_50mhz          ; 7.969 ; 7.969 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg0[7]  ; clk_50mhz          ; 7.090 ; 7.090 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; reg1[*]   ; clk_50mhz          ; 6.744 ; 6.744 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg1[0]  ; clk_50mhz          ; 6.343 ; 6.343 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg1[1]  ; clk_50mhz          ; 6.341 ; 6.341 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg1[2]  ; clk_50mhz          ; 6.580 ; 6.580 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg1[3]  ; clk_50mhz          ; 6.374 ; 6.374 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg1[4]  ; clk_50mhz          ; 6.350 ; 6.350 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg1[5]  ; clk_50mhz          ; 6.393 ; 6.393 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg1[6]  ; clk_50mhz          ; 6.744 ; 6.744 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg1[7]  ; clk_50mhz          ; 6.635 ; 6.635 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; reg2[*]   ; clk_50mhz          ; 8.401 ; 8.401 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg2[0]  ; clk_50mhz          ; 7.517 ; 7.517 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg2[1]  ; clk_50mhz          ; 7.705 ; 7.705 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg2[2]  ; clk_50mhz          ; 7.979 ; 7.979 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg2[3]  ; clk_50mhz          ; 7.768 ; 7.768 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg2[4]  ; clk_50mhz          ; 8.401 ; 8.401 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg2[5]  ; clk_50mhz          ; 7.810 ; 7.810 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg2[6]  ; clk_50mhz          ; 7.293 ; 7.293 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg2[7]  ; clk_50mhz          ; 7.733 ; 7.733 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+--------------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-----------+--------------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+--------------------+-------+-------+------------+----------------------------------+
; uart_tx   ; UART_TX:inst6|pclk ; 9.204 ; 9.204 ; Rise       ; UART_TX:inst6|pclk               ;
; reg0[*]   ; clk_50mhz          ; 6.772 ; 6.772 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg0[0]  ; clk_50mhz          ; 8.033 ; 8.033 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg0[1]  ; clk_50mhz          ; 8.165 ; 8.165 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg0[2]  ; clk_50mhz          ; 7.114 ; 7.114 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg0[3]  ; clk_50mhz          ; 8.010 ; 8.010 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg0[4]  ; clk_50mhz          ; 6.772 ; 6.772 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg0[5]  ; clk_50mhz          ; 7.738 ; 7.738 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg0[6]  ; clk_50mhz          ; 7.969 ; 7.969 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg0[7]  ; clk_50mhz          ; 7.090 ; 7.090 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; reg1[*]   ; clk_50mhz          ; 6.341 ; 6.341 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg1[0]  ; clk_50mhz          ; 6.343 ; 6.343 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg1[1]  ; clk_50mhz          ; 6.341 ; 6.341 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg1[2]  ; clk_50mhz          ; 6.580 ; 6.580 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg1[3]  ; clk_50mhz          ; 6.374 ; 6.374 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg1[4]  ; clk_50mhz          ; 6.350 ; 6.350 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg1[5]  ; clk_50mhz          ; 6.393 ; 6.393 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg1[6]  ; clk_50mhz          ; 6.744 ; 6.744 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg1[7]  ; clk_50mhz          ; 6.635 ; 6.635 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; reg2[*]   ; clk_50mhz          ; 7.293 ; 7.293 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg2[0]  ; clk_50mhz          ; 7.517 ; 7.517 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg2[1]  ; clk_50mhz          ; 7.705 ; 7.705 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg2[2]  ; clk_50mhz          ; 7.979 ; 7.979 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg2[3]  ; clk_50mhz          ; 7.768 ; 7.768 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg2[4]  ; clk_50mhz          ; 8.401 ; 8.401 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg2[5]  ; clk_50mhz          ; 7.810 ; 7.810 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg2[6]  ; clk_50mhz          ; 7.293 ; 7.293 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg2[7]  ; clk_50mhz          ; 7.733 ; 7.733 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+--------------------+-------+-------+------------+----------------------------------+


+-----------------------------------------------------------+
; Fast Model Setup Summary                                  ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; UART_RX:inst2|pclk               ; -0.204 ; -1.696        ;
; UART_TX:inst6|pclk               ; -0.057 ; -0.399        ;
; inst|altpll_component|pll|clk[0] ; 0.150  ; 0.000         ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Fast Model Hold Summary                                   ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; inst|altpll_component|pll|clk[0] ; -1.187 ; -2.374        ;
; UART_TX:inst6|pclk               ; 0.081  ; 0.000         ;
; UART_RX:inst2|pclk               ; 0.102  ; 0.000         ;
+----------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; UART_RX:inst2|pclk               ; -0.500 ; -26.000       ;
; UART_TX:inst6|pclk               ; -0.500 ; -15.000       ;
; inst|altpll_component|pll|clk[0] ; 4.000  ; 0.000         ;
; clk_50mhz                        ; 10.000 ; 0.000         ;
+----------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'UART_RX:inst2|pclk'                                                                                                                ;
+--------+-----------------------------+-----------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------------+--------------------+--------------+------------+------------+
; -0.204 ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|xmtdata[7]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; -0.001     ; 1.235      ;
; -0.204 ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|xmtdata[6]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; -0.001     ; 1.235      ;
; -0.204 ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|xmtdata[5]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; -0.001     ; 1.235      ;
; -0.204 ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|xmtdata[4]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; -0.001     ; 1.235      ;
; -0.204 ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|xmtdata[3]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; -0.001     ; 1.235      ;
; -0.204 ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|xmtdata[2]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; -0.001     ; 1.235      ;
; -0.204 ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|xmtdata[1]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; -0.001     ; 1.235      ;
; -0.204 ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|xmtdata[0]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; -0.001     ; 1.235      ;
; -0.194 ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|xmtdata[7]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; -0.001     ; 1.225      ;
; -0.194 ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|xmtdata[6]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; -0.001     ; 1.225      ;
; -0.194 ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|xmtdata[5]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; -0.001     ; 1.225      ;
; -0.194 ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|xmtdata[4]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; -0.001     ; 1.225      ;
; -0.194 ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|xmtdata[3]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; -0.001     ; 1.225      ;
; -0.194 ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|xmtdata[2]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; -0.001     ; 1.225      ;
; -0.194 ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|xmtdata[1]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; -0.001     ; 1.225      ;
; -0.194 ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|xmtdata[0]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; -0.001     ; 1.225      ;
; -0.141 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|xmtdata[7]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; -0.001     ; 1.172      ;
; -0.141 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|xmtdata[6]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; -0.001     ; 1.172      ;
; -0.141 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|xmtdata[5]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; -0.001     ; 1.172      ;
; -0.141 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|xmtdata[4]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; -0.001     ; 1.172      ;
; -0.141 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|xmtdata[3]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; -0.001     ; 1.172      ;
; -0.141 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|xmtdata[2]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; -0.001     ; 1.172      ;
; -0.141 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|xmtdata[1]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; -0.001     ; 1.172      ;
; -0.141 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|xmtdata[0]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; -0.001     ; 1.172      ;
; -0.060 ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|xmtdata[7]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; -0.001     ; 1.091      ;
; -0.060 ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|xmtdata[6]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; -0.001     ; 1.091      ;
; -0.060 ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|xmtdata[5]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; -0.001     ; 1.091      ;
; -0.060 ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|xmtdata[4]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; -0.001     ; 1.091      ;
; -0.060 ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|xmtdata[3]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; -0.001     ; 1.091      ;
; -0.060 ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|xmtdata[2]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; -0.001     ; 1.091      ;
; -0.060 ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|xmtdata[1]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; -0.001     ; 1.091      ;
; -0.060 ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|xmtdata[0]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; -0.001     ; 1.091      ;
; -0.008 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|rx_data[6]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.040      ;
; -0.008 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|rx_data[7]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.040      ;
; -0.008 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|rx_data[5]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.040      ;
; -0.008 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|rx_data[4]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.040      ;
; -0.008 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|rx_data[3]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.040      ;
; -0.008 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|rx_data[0]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.040      ;
; -0.008 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|rx_data[1]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.040      ;
; -0.008 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|rx_data[2]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.040      ;
; 0.000  ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|bit_cnt[1]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.032      ;
; 0.003  ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|bit_cnt[2]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.029      ;
; 0.023  ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|state.START   ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 1.009      ;
; 0.040  ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 0.992      ;
; 0.040  ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 0.992      ;
; 0.050  ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 0.982      ;
; 0.052  ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|bit_cnt[1]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 0.980      ;
; 0.053  ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 0.979      ;
; 0.055  ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|bit_cnt[2]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 0.977      ;
; 0.063  ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|xmtdata[7]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; -0.001     ; 0.968      ;
; 0.063  ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|xmtdata[6]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; -0.001     ; 0.968      ;
; 0.063  ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|xmtdata[5]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; -0.001     ; 0.968      ;
; 0.063  ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|xmtdata[4]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; -0.001     ; 0.968      ;
; 0.063  ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|xmtdata[3]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; -0.001     ; 0.968      ;
; 0.063  ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|xmtdata[2]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; -0.001     ; 0.968      ;
; 0.063  ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|xmtdata[1]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; -0.001     ; 0.968      ;
; 0.063  ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|xmtdata[0]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; -0.001     ; 0.968      ;
; 0.079  ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|rx_data[6]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 0.953      ;
; 0.079  ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|rx_data[7]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 0.953      ;
; 0.079  ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|rx_data[5]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 0.953      ;
; 0.079  ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|rx_data[4]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 0.953      ;
; 0.079  ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|rx_data[3]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 0.953      ;
; 0.079  ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|rx_data[0]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 0.953      ;
; 0.079  ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|rx_data[1]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 0.953      ;
; 0.079  ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|rx_data[2]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 0.953      ;
; 0.083  ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 0.949      ;
; 0.091  ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|bit_cnt[0]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 0.941      ;
; 0.093  ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 0.939      ;
; 0.098  ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 0.934      ;
; 0.101  ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 0.931      ;
; 0.102  ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|bit_cnt[1]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 0.930      ;
; 0.103  ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|bit_cnt[2]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 0.929      ;
; 0.130  ; UART_RX:inst2|state.START   ; UART_RX:inst2|state.START   ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 0.902      ;
; 0.135  ; UART_RX:inst2|bit_cnt[1]    ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 0.897      ;
; 0.137  ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|bit_cnt[1]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 0.895      ;
; 0.139  ; UART_RX:inst2|bit_cnt[1]    ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 0.893      ;
; 0.139  ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 0.893      ;
; 0.140  ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|bit_cnt[2]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 0.892      ;
; 0.143  ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|bit_cnt[0]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 0.889      ;
; 0.146  ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 0.886      ;
; 0.150  ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|state.START   ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 0.882      ;
; 0.168  ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 0.864      ;
; 0.175  ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 0.857      ;
; 0.183  ; UART_RX:inst2|bit_cnt[0]    ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 0.849      ;
; 0.187  ; UART_RX:inst2|bit_cnt[0]    ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 0.845      ;
; 0.193  ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 0.839      ;
; 0.200  ; UART_RX:inst2|state.START   ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 0.832      ;
; 0.203  ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|state.START   ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 0.829      ;
; 0.210  ; UART_RX:inst2|bit_cnt[1]    ; UART_RX:inst2|bit_cnt[2]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 0.822      ;
; 0.211  ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|bit_cnt[0]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 0.821      ;
; 0.227  ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 0.805      ;
; 0.228  ; UART_RX:inst2|xmtdata[3]    ; UART_RX:inst2|rx_data[3]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.001      ; 0.805      ;
; 0.245  ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 0.787      ;
; 0.256  ; UART_RX:inst2|state.START   ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 0.776      ;
; 0.256  ; UART_RX:inst2|state.START   ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 0.776      ;
; 0.260  ; UART_RX:inst2|bit_cnt[2]    ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 0.772      ;
; 0.264  ; UART_RX:inst2|bit_cnt[2]    ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 0.768      ;
; 0.267  ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 0.765      ;
; 0.277  ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 0.755      ;
; 0.284  ; UART_RX:inst2|bit_cnt[0]    ; UART_RX:inst2|bit_cnt[2]    ; UART_RX:inst2|pclk ; UART_RX:inst2|pclk ; 1.000        ; 0.000      ; 0.748      ;
+--------+-----------------------------+-----------------------------+--------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'UART_TX:inst6|pclk'                                                                                                                           ;
+--------+----------------------------+---------------------------+----------------------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                   ; Launch Clock                     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+---------------------------+----------------------------------+--------------------+--------------+------------+------------+
; -0.057 ; UART_TX:inst6|bit_cnt[0]   ; UART_TX:inst6|tx_data[6]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.089      ;
; -0.057 ; UART_TX:inst6|bit_cnt[0]   ; UART_TX:inst6|tx_data[5]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.089      ;
; -0.057 ; UART_TX:inst6|bit_cnt[0]   ; UART_TX:inst6|tx_data[4]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.089      ;
; -0.057 ; UART_TX:inst6|bit_cnt[0]   ; UART_TX:inst6|tx_data[3]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.089      ;
; -0.057 ; UART_TX:inst6|bit_cnt[0]   ; UART_TX:inst6|tx_data[2]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.089      ;
; -0.057 ; UART_TX:inst6|bit_cnt[0]   ; UART_TX:inst6|tx_data[1]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.089      ;
; -0.057 ; UART_TX:inst6|bit_cnt[0]   ; UART_TX:inst6|tx_data[0]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.089      ;
; -0.003 ; UART_TX:inst6|bit_cnt[2]   ; UART_TX:inst6|tx_data[6]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.035      ;
; -0.003 ; UART_TX:inst6|bit_cnt[2]   ; UART_TX:inst6|tx_data[5]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.035      ;
; -0.003 ; UART_TX:inst6|bit_cnt[2]   ; UART_TX:inst6|tx_data[4]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.035      ;
; -0.003 ; UART_TX:inst6|bit_cnt[2]   ; UART_TX:inst6|tx_data[3]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.035      ;
; -0.003 ; UART_TX:inst6|bit_cnt[2]   ; UART_TX:inst6|tx_data[2]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.035      ;
; -0.003 ; UART_TX:inst6|bit_cnt[2]   ; UART_TX:inst6|tx_data[1]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.035      ;
; -0.003 ; UART_TX:inst6|bit_cnt[2]   ; UART_TX:inst6|tx_data[0]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.035      ;
; 0.019  ; UART_TX:inst6|bit_cnt[1]   ; UART_TX:inst6|tx_data[6]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.013      ;
; 0.019  ; UART_TX:inst6|bit_cnt[1]   ; UART_TX:inst6|tx_data[5]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.013      ;
; 0.019  ; UART_TX:inst6|bit_cnt[1]   ; UART_TX:inst6|tx_data[4]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.013      ;
; 0.019  ; UART_TX:inst6|bit_cnt[1]   ; UART_TX:inst6|tx_data[3]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.013      ;
; 0.019  ; UART_TX:inst6|bit_cnt[1]   ; UART_TX:inst6|tx_data[2]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.013      ;
; 0.019  ; UART_TX:inst6|bit_cnt[1]   ; UART_TX:inst6|tx_data[1]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.013      ;
; 0.019  ; UART_TX:inst6|bit_cnt[1]   ; UART_TX:inst6|tx_data[0]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 1.013      ;
; 0.053  ; UART_TX:inst6|state.STOP   ; UART_TX:inst6|tx_data[6]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.979      ;
; 0.053  ; UART_TX:inst6|state.STOP   ; UART_TX:inst6|tx_data[5]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.979      ;
; 0.053  ; UART_TX:inst6|state.STOP   ; UART_TX:inst6|tx_data[4]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.979      ;
; 0.053  ; UART_TX:inst6|state.STOP   ; UART_TX:inst6|tx_data[3]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.979      ;
; 0.053  ; UART_TX:inst6|state.STOP   ; UART_TX:inst6|tx_data[2]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.979      ;
; 0.053  ; UART_TX:inst6|state.STOP   ; UART_TX:inst6|tx_data[1]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.979      ;
; 0.053  ; UART_TX:inst6|state.STOP   ; UART_TX:inst6|tx_data[0]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.979      ;
; 0.079  ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|tx_data[6]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.953      ;
; 0.079  ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|tx_data[5]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.953      ;
; 0.079  ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|tx_data[4]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.953      ;
; 0.079  ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|tx_data[3]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.953      ;
; 0.079  ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|tx_data[2]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.953      ;
; 0.079  ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|tx_data[1]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.953      ;
; 0.079  ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|tx_data[0]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.953      ;
; 0.285  ; UART_TX:inst6|tx_data[3]   ; UART_TX:inst6|tx_data[2]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.747      ;
; 0.301  ; UART_TX:inst6|state.IDLE   ; UART_TX:inst6|bit_cnt[2]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; -0.002     ; 0.729      ;
; 0.313  ; UART_TX:inst6|state.START  ; UART_TX:inst6|state.SEND  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; -0.002     ; 0.717      ;
; 0.369  ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|bit_cnt[0]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.663      ;
; 0.369  ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|bit_cnt[1]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.663      ;
; 0.369  ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|bit_cnt[2]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.663      ;
; 0.370  ; UART_TX:inst6|bit_cnt[0]   ; UART_TX:inst6|bit_cnt[2]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.662      ;
; 0.374  ; UART_TX:inst6|bit_cnt[0]   ; UART_TX:inst6|state.SEND  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.658      ;
; 0.390  ; UART_TX:inst6|state.START  ; UART_TX:inst6|tx_data[6]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; -0.002     ; 0.640      ;
; 0.390  ; UART_TX:inst6|state.START  ; UART_TX:inst6|tx_data[4]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; -0.002     ; 0.640      ;
; 0.390  ; UART_TX:inst6|state.START  ; UART_TX:inst6|tx_data[2]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; -0.002     ; 0.640      ;
; 0.391  ; UART_TX:inst6|state.START  ; UART_TX:inst6|tx_data[3]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; -0.002     ; 0.639      ;
; 0.392  ; UART_TX:inst6|state.START  ; UART_TX:inst6|tx_data[0]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; -0.002     ; 0.638      ;
; 0.393  ; UART_TX:inst6|state.START  ; UART_TX:inst6|tx_data[5]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; -0.002     ; 0.637      ;
; 0.394  ; UART_TX:inst6|state.START  ; UART_TX:inst6|tx_data[1]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; -0.002     ; 0.636      ;
; 0.420  ; UART_TX:inst6|bit_cnt[0]   ; UART_TX:inst6|state.STOP  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.612      ;
; 0.421  ; UART_TX:inst6|state.IDLE   ; UART_TX:inst6|bit_cnt[0]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; -0.002     ; 0.609      ;
; 0.421  ; UART_TX:inst6|state.IDLE   ; UART_TX:inst6|bit_cnt[1]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; -0.002     ; 0.609      ;
; 0.428  ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|state.STOP  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.604      ;
; 0.436  ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|busy        ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.002      ; 0.598      ;
; 0.438  ; UART_TX:inst6|state.STOP   ; UART_TX:inst6|busy        ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.002      ; 0.596      ;
; 0.439  ; UART_TX:inst6|state.STOP   ; UART_TX:inst6|state.IDLE  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.002      ; 0.595      ;
; 0.446  ; UART_TX:inst6|bit_cnt[1]   ; UART_TX:inst6|bit_cnt[2]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.586      ;
; 0.450  ; UART_TX:inst6|bit_cnt[1]   ; UART_TX:inst6|state.SEND  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.582      ;
; 0.506  ; UART_TX:inst6|bit_cnt[2]   ; UART_TX:inst6|state.STOP  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.526      ;
; 0.509  ; UART_TX:inst6|bit_cnt[2]   ; UART_TX:inst6|state.SEND  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.523      ;
; 0.510  ; UART_TX:inst6|tx_data[5]   ; UART_TX:inst6|tx_data[4]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.522      ;
; 0.510  ; UART_TX:inst6|tx_data[2]   ; UART_TX:inst6|tx_data[1]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.522      ;
; 0.512  ; UART_TX:inst6|tx_data[4]   ; UART_TX:inst6|tx_data[3]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.520      ;
; 0.513  ; UART_TX:inst6|bit_cnt[0]   ; UART_TX:inst6|bit_cnt[1]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.519      ;
; 0.513  ; UART_TX:inst6|tx_data[1]   ; UART_TX:inst6|tx_data[0]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.519      ;
; 0.517  ; UART_TX:inst6|state.IDLE   ; UART_TX:inst6|state.START ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.515      ;
; 0.582  ; UART_TX:inst6|tx_data[6]   ; UART_TX:inst6|tx_data[5]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.450      ;
; 0.627  ; UART_TX:inst6|bit_cnt[1]   ; UART_TX:inst6|state.STOP  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.405      ;
; 0.634  ; UART_TX:inst6|state.IDLE   ; UART_TX:inst6|busy        ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.398      ;
; 0.665  ; UART_TX:inst6|bit_cnt[2]   ; UART_TX:inst6|bit_cnt[2]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|state.SEND  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; UART_TX:inst6|bit_cnt[0]   ; UART_TX:inst6|bit_cnt[0]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; UART_TX:inst6|bit_cnt[1]   ; UART_TX:inst6|bit_cnt[1]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; UART_TX:inst6|busy         ; UART_TX:inst6|busy        ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; UART_TX:inst6|state.IDLE   ; UART_TX:inst6|state.IDLE  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 1.000        ; 0.000      ; 0.367      ;
; 0.696  ; UART_TX:inst6|temp_data[2] ; UART_TX:inst6|tx_data[2]  ; inst|altpll_component|pll|clk[0] ; UART_TX:inst6|pclk ; 1.000        ; 0.161      ; 0.497      ;
; 0.714  ; UART_TX:inst6|temp_data[0] ; UART_TX:inst6|tx_data[0]  ; inst|altpll_component|pll|clk[0] ; UART_TX:inst6|pclk ; 1.000        ; 0.161      ; 0.479      ;
; 0.715  ; UART_TX:inst6|temp_data[6] ; UART_TX:inst6|tx_data[6]  ; inst|altpll_component|pll|clk[0] ; UART_TX:inst6|pclk ; 1.000        ; 0.161      ; 0.478      ;
; 0.715  ; UART_TX:inst6|temp_data[5] ; UART_TX:inst6|tx_data[5]  ; inst|altpll_component|pll|clk[0] ; UART_TX:inst6|pclk ; 1.000        ; 0.161      ; 0.478      ;
; 0.716  ; UART_TX:inst6|temp_data[3] ; UART_TX:inst6|tx_data[3]  ; inst|altpll_component|pll|clk[0] ; UART_TX:inst6|pclk ; 1.000        ; 0.161      ; 0.477      ;
; 0.722  ; UART_TX:inst6|temp_data[4] ; UART_TX:inst6|tx_data[4]  ; inst|altpll_component|pll|clk[0] ; UART_TX:inst6|pclk ; 1.000        ; 0.161      ; 0.471      ;
; 0.727  ; UART_TX:inst6|temp_data[1] ; UART_TX:inst6|tx_data[1]  ; inst|altpll_component|pll|clk[0] ; UART_TX:inst6|pclk ; 1.000        ; 0.161      ; 0.466      ;
; 0.798  ; UART_TX:inst6|flag         ; UART_TX:inst6|state.START ; inst|altpll_component|pll|clk[0] ; UART_TX:inst6|pclk ; 1.000        ; 0.160      ; 0.394      ;
; 0.799  ; UART_TX:inst6|flag         ; UART_TX:inst6|state.IDLE  ; inst|altpll_component|pll|clk[0] ; UART_TX:inst6|pclk ; 1.000        ; 0.160      ; 0.393      ;
+--------+----------------------------+---------------------------+----------------------------------+--------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst|altpll_component|pll|clk[0]'                                                                                                                                       ;
+-------+-----------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.150 ; UART_RX:inst2|pcnt[0]             ; data_parsing:inst3|valid_det    ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 1.000        ; -0.142     ; 0.740      ;
; 0.168 ; UART_RX:inst2|pcnt[1]             ; data_parsing:inst3|valid_det    ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 1.000        ; -0.142     ; 0.722      ;
; 0.220 ; UART_RX:inst2|pcnt[2]             ; data_parsing:inst3|valid_det    ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 1.000        ; -0.142     ; 0.670      ;
; 0.271 ; UART_RX:inst2|state.IDLE          ; UART_RX:inst2|flag              ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 1.000        ; -0.142     ; 0.619      ;
; 0.292 ; UART_RX:inst2|state.STOP          ; data_parsing:inst3|valid_det    ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 1.000        ; -0.142     ; 0.598      ;
; 0.318 ; UART_RX:inst2|state.START         ; UART_RX:inst2|flag              ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 1.000        ; -0.142     ; 0.572      ;
; 0.324 ; UART_RX:inst2|rx_data[0]          ; data_parsing:inst3|temp_data[0] ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 1.000        ; -0.142     ; 0.566      ;
; 0.334 ; UART_RX:inst2|pcnt[0]             ; data_parsing:inst3|valid_d      ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 1.000        ; -0.142     ; 0.556      ;
; 0.345 ; UART_RX:inst2|rx_data[1]          ; data_parsing:inst3|temp_data[1] ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 1.000        ; -0.142     ; 0.545      ;
; 0.352 ; UART_RX:inst2|pcnt[1]             ; data_parsing:inst3|valid_d      ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 1.000        ; -0.142     ; 0.538      ;
; 0.404 ; UART_RX:inst2|pcnt[2]             ; data_parsing:inst3|valid_d      ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 1.000        ; -0.142     ; 0.486      ;
; 0.413 ; UART_RX:inst2|rx_data[5]          ; data_parsing:inst3|temp_data[5] ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 1.000        ; -0.142     ; 0.477      ;
; 0.417 ; UART_RX:inst2|rx_data[6]          ; data_parsing:inst3|temp_data[6] ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 1.000        ; -0.142     ; 0.473      ;
; 0.417 ; UART_RX:inst2|rx_data[7]          ; data_parsing:inst3|temp_data[7] ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 1.000        ; -0.142     ; 0.473      ;
; 0.420 ; UART_RX:inst2|rx_data[3]          ; data_parsing:inst3|temp_data[3] ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 1.000        ; -0.142     ; 0.470      ;
; 0.422 ; UART_RX:inst2|rx_data[2]          ; data_parsing:inst3|temp_data[2] ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 1.000        ; -0.142     ; 0.468      ;
; 0.431 ; UART_RX:inst2|rx_data[4]          ; data_parsing:inst3|temp_data[4] ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 1.000        ; -0.142     ; 0.459      ;
; 0.460 ; UART_TX:inst6|busy                ; load_tx_data:inst5|busy_d       ; UART_TX:inst6|pclk               ; inst|altpll_component|pll|clk[0] ; 1.000        ; -0.160     ; 0.412      ;
; 0.473 ; UART_TX:inst6|state.START         ; UART_TX:inst6|flag              ; UART_TX:inst6|pclk               ; inst|altpll_component|pll|clk[0] ; 1.000        ; -0.160     ; 0.399      ;
; 0.476 ; UART_RX:inst2|state.STOP          ; data_parsing:inst3|valid_d      ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 1.000        ; -0.142     ; 0.414      ;
; 0.479 ; UART_TX:inst6|busy                ; load_tx_data:inst5|busy_det     ; UART_TX:inst6|pclk               ; inst|altpll_component|pll|clk[0] ; 1.000        ; -0.160     ; 0.393      ;
; 1.567 ; UART_TX:inst6|pclk                ; UART_TX:inst6|pclk              ; UART_TX:inst6|pclk               ; inst|altpll_component|pll|clk[0] ; 0.500        ; 1.261      ; 0.367      ;
; 1.567 ; UART_RX:inst2|pclk                ; UART_RX:inst2|pclk              ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 0.500        ; 1.261      ; 0.367      ;
; 2.067 ; UART_TX:inst6|pclk                ; UART_TX:inst6|pclk              ; UART_TX:inst6|pclk               ; inst|altpll_component|pll|clk[0] ; 1.000        ; 1.261      ; 0.367      ;
; 2.067 ; UART_RX:inst2|pclk                ; UART_RX:inst2|pclk              ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 1.000        ; 1.261      ; 0.367      ;
; 7.499 ; data_parsing:inst3|data_11[0]     ; data_parsing:inst3|address[2]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 2.534      ;
; 7.499 ; data_parsing:inst3|data_11[0]     ; data_parsing:inst3|address[3]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 2.534      ;
; 7.499 ; data_parsing:inst3|data_11[0]     ; data_parsing:inst3|data[1]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 2.534      ;
; 7.499 ; data_parsing:inst3|data_11[0]     ; data_parsing:inst3|data[2]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 2.534      ;
; 7.503 ; data_parsing:inst3|data_11[0]     ; data_parsing:inst3|data[3]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 2.530      ;
; 7.512 ; data_parsing:inst3|data_11[1]     ; data_parsing:inst3|address[2]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 2.521      ;
; 7.512 ; data_parsing:inst3|data_11[1]     ; data_parsing:inst3|address[3]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 2.521      ;
; 7.512 ; data_parsing:inst3|data_11[1]     ; data_parsing:inst3|data[1]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 2.521      ;
; 7.512 ; data_parsing:inst3|data_11[1]     ; data_parsing:inst3|data[2]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 2.521      ;
; 7.515 ; data_parsing:inst3|data_11[0]     ; data_parsing:inst3|address[5]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.024      ; 2.541      ;
; 7.515 ; data_parsing:inst3|data_11[0]     ; data_parsing:inst3|address[4]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.024      ; 2.541      ;
; 7.516 ; data_parsing:inst3|data_11[1]     ; data_parsing:inst3|data[3]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 2.517      ;
; 7.528 ; data_parsing:inst3|data_11[1]     ; data_parsing:inst3|address[5]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.024      ; 2.528      ;
; 7.528 ; data_parsing:inst3|data_11[1]     ; data_parsing:inst3|address[4]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.024      ; 2.528      ;
; 7.575 ; data_parsing:inst3|data_8[2]      ; data_parsing:inst3|address[2]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.023     ; 2.434      ;
; 7.575 ; data_parsing:inst3|data_8[2]      ; data_parsing:inst3|address[3]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.023     ; 2.434      ;
; 7.575 ; data_parsing:inst3|data_8[2]      ; data_parsing:inst3|data[1]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.023     ; 2.434      ;
; 7.575 ; data_parsing:inst3|data_8[2]      ; data_parsing:inst3|data[2]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.023     ; 2.434      ;
; 7.579 ; data_parsing:inst3|data_8[2]      ; data_parsing:inst3|data[3]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.023     ; 2.430      ;
; 7.585 ; data_parsing:inst3|data_8[3]      ; data_parsing:inst3|address[2]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.023     ; 2.424      ;
; 7.585 ; data_parsing:inst3|data_8[3]      ; data_parsing:inst3|address[3]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.023     ; 2.424      ;
; 7.585 ; data_parsing:inst3|data_8[3]      ; data_parsing:inst3|data[1]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.023     ; 2.424      ;
; 7.585 ; data_parsing:inst3|data_8[3]      ; data_parsing:inst3|data[2]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.023     ; 2.424      ;
; 7.588 ; register_map:inst4|temp_rd_add[2] ; register_map:inst4|temp_data[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.009     ; 2.435      ;
; 7.589 ; data_parsing:inst3|data_8[3]      ; data_parsing:inst3|data[3]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.023     ; 2.420      ;
; 7.591 ; data_parsing:inst3|data_8[2]      ; data_parsing:inst3|address[5]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.441      ;
; 7.591 ; data_parsing:inst3|data_8[2]      ; data_parsing:inst3|address[4]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.441      ;
; 7.601 ; data_parsing:inst3|data_8[3]      ; data_parsing:inst3|address[5]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.431      ;
; 7.601 ; data_parsing:inst3|data_8[3]      ; data_parsing:inst3|address[4]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.431      ;
; 7.612 ; data_parsing:inst3|data_11[2]     ; data_parsing:inst3|address[2]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 2.421      ;
; 7.612 ; data_parsing:inst3|data_11[2]     ; data_parsing:inst3|address[3]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 2.421      ;
; 7.612 ; data_parsing:inst3|data_11[2]     ; data_parsing:inst3|data[1]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 2.421      ;
; 7.612 ; data_parsing:inst3|data_11[2]     ; data_parsing:inst3|data[2]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 2.421      ;
; 7.615 ; data_parsing:inst3|data_9[2]      ; data_parsing:inst3|address[2]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 2.418      ;
; 7.615 ; data_parsing:inst3|data_9[2]      ; data_parsing:inst3|address[3]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 2.418      ;
; 7.615 ; data_parsing:inst3|data_9[2]      ; data_parsing:inst3|data[1]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 2.418      ;
; 7.615 ; data_parsing:inst3|data_9[2]      ; data_parsing:inst3|data[2]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 2.418      ;
; 7.616 ; data_parsing:inst3|data_11[2]     ; data_parsing:inst3|data[3]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 2.417      ;
; 7.616 ; data_parsing:inst3|data_8[6]      ; data_parsing:inst3|address[2]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.023     ; 2.393      ;
; 7.616 ; data_parsing:inst3|data_8[6]      ; data_parsing:inst3|address[3]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.023     ; 2.393      ;
; 7.616 ; data_parsing:inst3|data_8[6]      ; data_parsing:inst3|data[1]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.023     ; 2.393      ;
; 7.616 ; data_parsing:inst3|data_8[6]      ; data_parsing:inst3|data[2]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.023     ; 2.393      ;
; 7.619 ; data_parsing:inst3|data_9[2]      ; data_parsing:inst3|data[3]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 2.414      ;
; 7.620 ; data_parsing:inst3|data_8[6]      ; data_parsing:inst3|data[3]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.023     ; 2.389      ;
; 7.628 ; data_parsing:inst3|data_11[2]     ; data_parsing:inst3|address[5]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.024      ; 2.428      ;
; 7.628 ; data_parsing:inst3|data_11[2]     ; data_parsing:inst3|address[4]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.024      ; 2.428      ;
; 7.631 ; data_parsing:inst3|data_9[2]      ; data_parsing:inst3|address[5]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.024      ; 2.425      ;
; 7.631 ; data_parsing:inst3|data_9[2]      ; data_parsing:inst3|address[4]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.024      ; 2.425      ;
; 7.631 ; data_parsing:inst3|data_9[1]      ; data_parsing:inst3|address[2]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 2.402      ;
; 7.631 ; data_parsing:inst3|data_9[1]      ; data_parsing:inst3|address[3]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 2.402      ;
; 7.631 ; data_parsing:inst3|data_9[1]      ; data_parsing:inst3|data[1]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 2.402      ;
; 7.631 ; data_parsing:inst3|data_9[1]      ; data_parsing:inst3|data[2]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 2.402      ;
; 7.632 ; data_parsing:inst3|data_8[6]      ; data_parsing:inst3|address[5]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.400      ;
; 7.632 ; data_parsing:inst3|data_8[6]      ; data_parsing:inst3|address[4]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.400      ;
; 7.635 ; data_parsing:inst3|data_9[1]      ; data_parsing:inst3|data[3]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 2.398      ;
; 7.643 ; data_parsing:inst3|data_11[0]     ; data_parsing:inst3|address[0]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.025      ; 2.414      ;
; 7.643 ; data_parsing:inst3|data_11[0]     ; data_parsing:inst3|address[1]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.025      ; 2.414      ;
; 7.643 ; data_parsing:inst3|data_11[0]     ; data_parsing:inst3|data[0]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.025      ; 2.414      ;
; 7.644 ; data_parsing:inst3|data_3[0]      ; data_parsing:inst3|address[2]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.388      ;
; 7.644 ; data_parsing:inst3|data_3[0]      ; data_parsing:inst3|address[3]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.388      ;
; 7.644 ; data_parsing:inst3|data_3[0]      ; data_parsing:inst3|data[1]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.388      ;
; 7.644 ; data_parsing:inst3|data_3[0]      ; data_parsing:inst3|data[2]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.388      ;
; 7.647 ; data_parsing:inst3|data_9[1]      ; data_parsing:inst3|address[5]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.024      ; 2.409      ;
; 7.647 ; data_parsing:inst3|data_9[1]      ; data_parsing:inst3|address[4]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.024      ; 2.409      ;
; 7.648 ; data_parsing:inst3|data_3[0]      ; data_parsing:inst3|data[3]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.384      ;
; 7.652 ; data_parsing:inst3|data_8[1]      ; data_parsing:inst3|address[2]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.023     ; 2.357      ;
; 7.652 ; data_parsing:inst3|data_8[1]      ; data_parsing:inst3|address[3]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.023     ; 2.357      ;
; 7.652 ; data_parsing:inst3|data_8[1]      ; data_parsing:inst3|data[1]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.023     ; 2.357      ;
; 7.652 ; data_parsing:inst3|data_8[1]      ; data_parsing:inst3|data[2]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.023     ; 2.357      ;
; 7.653 ; register_map:inst4|temp_rd_add[2] ; register_map:inst4|temp_data[0] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.000      ; 2.379      ;
; 7.656 ; data_parsing:inst3|data_11[3]     ; data_parsing:inst3|address[2]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 2.377      ;
; 7.656 ; data_parsing:inst3|data_11[3]     ; data_parsing:inst3|address[3]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 2.377      ;
; 7.656 ; data_parsing:inst3|data_11[3]     ; data_parsing:inst3|data[1]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 2.377      ;
; 7.656 ; data_parsing:inst3|data_11[3]     ; data_parsing:inst3|data[2]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; 0.001      ; 2.377      ;
; 7.656 ; data_parsing:inst3|data_8[1]      ; data_parsing:inst3|data[3]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 10.000       ; -0.023     ; 2.353      ;
+-------+-----------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst|altpll_component|pll|clk[0]'                                                                                                                                               ;
+--------+-------------------------------------+-------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -1.187 ; UART_TX:inst6|pclk                  ; UART_TX:inst6|pclk                  ; UART_TX:inst6|pclk               ; inst|altpll_component|pll|clk[0] ; 0.000        ; 1.261      ; 0.367      ;
; -1.187 ; UART_RX:inst2|pclk                  ; UART_RX:inst2|pclk                  ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 0.000        ; 1.261      ; 0.367      ;
; -0.687 ; UART_TX:inst6|pclk                  ; UART_TX:inst6|pclk                  ; UART_TX:inst6|pclk               ; inst|altpll_component|pll|clk[0] ; -0.500       ; 1.261      ; 0.367      ;
; -0.687 ; UART_RX:inst2|pclk                  ; UART_RX:inst2|pclk                  ; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; -0.500       ; 1.261      ; 0.367      ;
; 0.215  ; UART_RX:inst2|cnt[2]                ; UART_RX:inst2|cnt[2]                ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_RX:inst2|cnt[1]                ; UART_RX:inst2|cnt[1]                ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; data_parsing:inst3|write_s          ; data_parsing:inst3|write_s          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_map:inst4|write_det        ; register_map:inst4|write_det        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; data_parsing:inst3|read_s           ; data_parsing:inst3|read_s           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_map:inst4|read_det         ; register_map:inst4|read_det         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_map:inst4|trans_write      ; register_map:inst4|trans_write      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_map:inst4|trans_read       ; register_map:inst4|trans_read       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; load_tx_data:inst5|state.RDN_WAIT   ; load_tx_data:inst5|state.RDN_WAIT   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; load_tx_data:inst5|state.WRN_WAIT   ; load_tx_data:inst5|state.WRN_WAIT   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; load_tx_data:inst5|state.IDLE       ; load_tx_data:inst5|state.IDLE       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; load_tx_data:inst5|start_sig        ; load_tx_data:inst5|start_sig        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_TX:inst6|flag                  ; UART_TX:inst6|flag                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_map:inst4|trans_address[0] ; register_map:inst4|trans_address[0] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_map:inst4|trans_address[2] ; register_map:inst4|trans_address[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_map:inst4|trans_address[1] ; register_map:inst4|trans_address[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_map:inst4|trans_address[3] ; register_map:inst4|trans_address[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_map:inst4|trans_data[0]    ; register_map:inst4|trans_data[0]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_map:inst4|trans_data[1]    ; register_map:inst4|trans_data[1]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_map:inst4|trans_data[2]    ; register_map:inst4|trans_data[2]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_map:inst4|trans_data[3]    ; register_map:inst4|trans_data[3]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_map:inst4|trans_address[7] ; register_map:inst4|trans_address[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_map:inst4|trans_address[6] ; register_map:inst4|trans_address[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_map:inst4|trans_address[5] ; register_map:inst4|trans_address[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_map:inst4|trans_address[4] ; register_map:inst4|trans_address[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_map:inst4|trans_data[6]    ; register_map:inst4|trans_data[6]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_map:inst4|trans_data[4]    ; register_map:inst4|trans_data[4]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_map:inst4|trans_data[5]    ; register_map:inst4|trans_data[5]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; register_map:inst4|trans_data[7]    ; register_map:inst4|trans_data[7]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; load_tx_data:inst5|tx_data[0]       ; load_tx_data:inst5|tx_data[0]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; load_tx_data:inst5|tx_data[2]       ; load_tx_data:inst5|tx_data[2]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; load_tx_data:inst5|tx_data[4]       ; load_tx_data:inst5|tx_data[4]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; load_tx_data:inst5|tx_data[6]       ; load_tx_data:inst5|tx_data[6]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.237  ; data_parsing:inst3|temp_data[5]     ; data_parsing:inst3|data_0[5]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.239  ; data_parsing:inst3|temp_data[6]     ; data_parsing:inst3|data_0[6]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.240  ; register_map:inst4|temp_wr_add[6]   ; register_map:inst4|temp_address[6]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.241  ; data_parsing:inst3|data_4[2]        ; data_parsing:inst3|data_5[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; register_map:inst4|temp_mdi[1]      ; register_map:inst4|temp_data[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.242  ; data_parsing:inst3|data_9[6]        ; data_parsing:inst3|data_10[6]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242  ; register_map:inst4|temp_wr_add[7]   ; register_map:inst4|temp_address[7]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242  ; load_tx_data:inst5|tx_data[6]       ; UART_TX:inst6|temp_data[6]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242  ; register_map:inst4|reg_tb1[0][7]    ; register_map:inst4|reg0[7]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.243  ; data_parsing:inst3|temp_data[4]     ; data_parsing:inst3|data_0[4]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; data_parsing:inst3|data_9[7]        ; data_parsing:inst3|data_10[7]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; load_tx_data:inst5|tx_data[5]       ; UART_TX:inst6|temp_data[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.245  ; data_parsing:inst3|data_9[1]        ; data_parsing:inst3|data_10[1]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.245  ; data_parsing:inst3|data_10[0]       ; data_parsing:inst3|data_11[0]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.245  ; register_map:inst4|state.RDN_DEC    ; register_map:inst4|state.RDN_END    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.246  ; data_parsing:inst3|data_3[6]        ; data_parsing:inst3|data_4[6]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.398      ;
; 0.246  ; load_tx_data:inst5|temp_data[0]     ; load_tx_data:inst5|reg_tb1[24][1]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.398      ;
; 0.246  ; load_tx_data:inst5|temp_data[0]     ; load_tx_data:inst5|reg_tb1[24][2]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.398      ;
; 0.247  ; register_map:inst4|read_det         ; register_map:inst4|state.RDN_START  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.399      ;
; 0.248  ; data_parsing:inst3|valid_det_d      ; data_parsing:inst3|valid_det_d2     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.400      ;
; 0.248  ; data_parsing:inst3|data_4[1]        ; data_parsing:inst3|data_5[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.400      ;
; 0.249  ; data_parsing:inst3|data_4[6]        ; data_parsing:inst3|data_5[6]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.401      ;
; 0.249  ; data_parsing:inst3|data_8[7]        ; data_parsing:inst3|data_9[7]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.401      ;
; 0.249  ; data_parsing:inst3|data_9[3]        ; data_parsing:inst3|data_10[3]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.401      ;
; 0.249  ; load_tx_data:inst5|temp_data[0]     ; load_tx_data:inst5|reg_tb1[24][0]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.401      ;
; 0.250  ; data_parsing:inst3|data_3[5]        ; data_parsing:inst3|data_4[5]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.402      ;
; 0.250  ; data_parsing:inst3|data_3[2]        ; data_parsing:inst3|data_4[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.402      ;
; 0.251  ; data_parsing:inst3|data_9[2]        ; data_parsing:inst3|data_10[2]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.403      ;
; 0.251  ; data_parsing:inst3|data_9[5]        ; data_parsing:inst3|data_10[5]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.403      ;
; 0.251  ; load_tx_data:inst5|write_det        ; load_tx_data:inst5|state.RDN_LOAD   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.403      ;
; 0.251  ; load_tx_data:inst5|write_det        ; load_tx_data:inst5|state.IDLE       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.403      ;
; 0.252  ; load_tx_data:inst5|state.WRN_LOAD   ; load_tx_data:inst5|reg_tb1[1][0]    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.404      ;
; 0.253  ; data_parsing:inst3|data_10[1]       ; data_parsing:inst3|data_11[1]       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.405      ;
; 0.254  ; load_tx_data:inst5|temp_data[6]     ; load_tx_data:inst5|reg_tb1[23][1]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.406      ;
; 0.254  ; load_tx_data:inst5|temp_data[6]     ; load_tx_data:inst5|reg_tb1[23][2]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.406      ;
; 0.255  ; load_tx_data:inst5|state.WRN_WAIT   ; load_tx_data:inst5|state.WRN_SEND   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.407      ;
; 0.255  ; load_tx_data:inst5|temp_data[6]     ; load_tx_data:inst5|reg_tb1[23][0]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.407      ;
; 0.255  ; load_tx_data:inst5|temp_data[3]     ; load_tx_data:inst5|reg_tb1[24][3]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.407      ;
; 0.255  ; register_map:inst4|state.IDLE       ; register_map:inst4|trans_read       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.407      ;
; 0.256  ; register_map:inst4|state.IDLE       ; register_map:inst4|state.WRN_START  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.408      ;
; 0.256  ; load_tx_data:inst5|temp_data[6]     ; load_tx_data:inst5|reg_tb1[23][3]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.408      ;
; 0.257  ; UART_RX:inst2|cnt[1]                ; UART_RX:inst2|cnt[2]                ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.409      ;
; 0.257  ; register_map:inst4|state.IDLE       ; register_map:inst4|trans_write      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.409      ;
; 0.258  ; load_tx_data:inst5|temp_address[0]  ; load_tx_data:inst5|reg_tb1[14][0]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.410      ;
; 0.258  ; load_tx_data:inst5|temp_address[0]  ; load_tx_data:inst5|reg_tb1[14][1]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.410      ;
; 0.258  ; load_tx_data:inst5|temp_address[0]  ; load_tx_data:inst5|reg_tb1[14][2]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.410      ;
; 0.261  ; load_tx_data:inst5|temp_address[7]  ; load_tx_data:inst5|reg_tb1[13][0]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.413      ;
; 0.262  ; load_tx_data:inst5|temp_address[7]  ; load_tx_data:inst5|reg_tb1[13][2]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.414      ;
; 0.262  ; load_tx_data:inst5|temp_address[7]  ; load_tx_data:inst5|reg_tb1[13][3]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.414      ;
; 0.263  ; load_tx_data:inst5|temp_address[7]  ; load_tx_data:inst5|reg_tb1[13][1]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.415      ;
; 0.264  ; register_map:inst4|temp_mdi[7]      ; register_map:inst4|temp_data[7]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.416      ;
; 0.264  ; load_tx_data:inst5|temp_address[3]  ; load_tx_data:inst5|reg_tb1[14][3]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.416      ;
; 0.270  ; load_tx_data:inst5|data_cnt[4]      ; load_tx_data:inst5|data_cnt[4]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.422      ;
; 0.288  ; register_map:inst4|temp_mdi[2]      ; register_map:inst4|temp_data[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.440      ;
; 0.290  ; load_tx_data:inst5|busy_d           ; load_tx_data:inst5|busy_det         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.442      ;
; 0.296  ; load_tx_data:inst5|temp_data[4]     ; load_tx_data:inst5|reg_tb1[23][1]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.448      ;
; 0.296  ; load_tx_data:inst5|temp_data[4]     ; load_tx_data:inst5|reg_tb1[23][2]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.448      ;
; 0.298  ; load_tx_data:inst5|temp_data[4]     ; load_tx_data:inst5|reg_tb1[23][0]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.450      ;
; 0.304  ; load_tx_data:inst5|temp_data[1]     ; load_tx_data:inst5|reg_tb1[24][0]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.456      ;
; 0.305  ; load_tx_data:inst5|temp_data[1]     ; load_tx_data:inst5|reg_tb1[24][3]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.457      ;
; 0.305  ; load_tx_data:inst5|temp_address[2]  ; load_tx_data:inst5|reg_tb1[14][3]   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.457      ;
; 0.306  ; load_tx_data:inst5|state.IDLE       ; load_tx_data:inst5|state.WRN_LOAD   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.458      ;
; 0.307  ; register_map:inst4|state.RDN_STOP   ; register_map:inst4|state.IDLE       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.459      ;
+--------+-------------------------------------+-------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'UART_TX:inst6|pclk'                                                                                                                           ;
+-------+----------------------------+---------------------------+----------------------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                   ; Launch Clock                     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+---------------------------+----------------------------------+--------------------+--------------+------------+------------+
; 0.081 ; UART_TX:inst6|flag         ; UART_TX:inst6|state.IDLE  ; inst|altpll_component|pll|clk[0] ; UART_TX:inst6|pclk ; 0.000        ; 0.160      ; 0.393      ;
; 0.082 ; UART_TX:inst6|flag         ; UART_TX:inst6|state.START ; inst|altpll_component|pll|clk[0] ; UART_TX:inst6|pclk ; 0.000        ; 0.160      ; 0.394      ;
; 0.153 ; UART_TX:inst6|temp_data[1] ; UART_TX:inst6|tx_data[1]  ; inst|altpll_component|pll|clk[0] ; UART_TX:inst6|pclk ; 0.000        ; 0.161      ; 0.466      ;
; 0.158 ; UART_TX:inst6|temp_data[4] ; UART_TX:inst6|tx_data[4]  ; inst|altpll_component|pll|clk[0] ; UART_TX:inst6|pclk ; 0.000        ; 0.161      ; 0.471      ;
; 0.164 ; UART_TX:inst6|temp_data[3] ; UART_TX:inst6|tx_data[3]  ; inst|altpll_component|pll|clk[0] ; UART_TX:inst6|pclk ; 0.000        ; 0.161      ; 0.477      ;
; 0.165 ; UART_TX:inst6|temp_data[6] ; UART_TX:inst6|tx_data[6]  ; inst|altpll_component|pll|clk[0] ; UART_TX:inst6|pclk ; 0.000        ; 0.161      ; 0.478      ;
; 0.165 ; UART_TX:inst6|temp_data[5] ; UART_TX:inst6|tx_data[5]  ; inst|altpll_component|pll|clk[0] ; UART_TX:inst6|pclk ; 0.000        ; 0.161      ; 0.478      ;
; 0.166 ; UART_TX:inst6|temp_data[0] ; UART_TX:inst6|tx_data[0]  ; inst|altpll_component|pll|clk[0] ; UART_TX:inst6|pclk ; 0.000        ; 0.161      ; 0.479      ;
; 0.184 ; UART_TX:inst6|temp_data[2] ; UART_TX:inst6|tx_data[2]  ; inst|altpll_component|pll|clk[0] ; UART_TX:inst6|pclk ; 0.000        ; 0.161      ; 0.497      ;
; 0.215 ; UART_TX:inst6|bit_cnt[2]   ; UART_TX:inst6|bit_cnt[2]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|state.SEND  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_TX:inst6|bit_cnt[0]   ; UART_TX:inst6|bit_cnt[0]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_TX:inst6|bit_cnt[1]   ; UART_TX:inst6|bit_cnt[1]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_TX:inst6|state.IDLE   ; UART_TX:inst6|state.IDLE  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_TX:inst6|busy         ; UART_TX:inst6|busy        ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.246 ; UART_TX:inst6|state.IDLE   ; UART_TX:inst6|busy        ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.398      ;
; 0.253 ; UART_TX:inst6|bit_cnt[1]   ; UART_TX:inst6|state.STOP  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.405      ;
; 0.298 ; UART_TX:inst6|tx_data[6]   ; UART_TX:inst6|tx_data[5]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.450      ;
; 0.363 ; UART_TX:inst6|state.IDLE   ; UART_TX:inst6|state.START ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.515      ;
; 0.367 ; UART_TX:inst6|tx_data[1]   ; UART_TX:inst6|tx_data[0]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; UART_TX:inst6|bit_cnt[0]   ; UART_TX:inst6|bit_cnt[1]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; UART_TX:inst6|tx_data[4]   ; UART_TX:inst6|tx_data[3]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.520      ;
; 0.370 ; UART_TX:inst6|tx_data[5]   ; UART_TX:inst6|tx_data[4]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; UART_TX:inst6|tx_data[2]   ; UART_TX:inst6|tx_data[1]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; UART_TX:inst6|bit_cnt[2]   ; UART_TX:inst6|state.SEND  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.523      ;
; 0.374 ; UART_TX:inst6|bit_cnt[2]   ; UART_TX:inst6|state.STOP  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.526      ;
; 0.421 ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|tx_data[0]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.573      ;
; 0.424 ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|tx_data[1]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.576      ;
; 0.429 ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|tx_data[3]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.581      ;
; 0.430 ; UART_TX:inst6|bit_cnt[1]   ; UART_TX:inst6|state.SEND  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.582      ;
; 0.431 ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|tx_data[2]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.583      ;
; 0.431 ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|tx_data[4]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.583      ;
; 0.434 ; UART_TX:inst6|bit_cnt[1]   ; UART_TX:inst6|bit_cnt[2]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.586      ;
; 0.441 ; UART_TX:inst6|state.STOP   ; UART_TX:inst6|state.IDLE  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.002      ; 0.595      ;
; 0.442 ; UART_TX:inst6|state.STOP   ; UART_TX:inst6|busy        ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.002      ; 0.596      ;
; 0.444 ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|busy        ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.002      ; 0.598      ;
; 0.452 ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|state.STOP  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.604      ;
; 0.459 ; UART_TX:inst6|state.IDLE   ; UART_TX:inst6|bit_cnt[0]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; -0.002     ; 0.609      ;
; 0.459 ; UART_TX:inst6|state.IDLE   ; UART_TX:inst6|bit_cnt[1]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; -0.002     ; 0.609      ;
; 0.460 ; UART_TX:inst6|bit_cnt[0]   ; UART_TX:inst6|state.STOP  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.612      ;
; 0.486 ; UART_TX:inst6|state.START  ; UART_TX:inst6|tx_data[1]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; -0.002     ; 0.636      ;
; 0.487 ; UART_TX:inst6|state.START  ; UART_TX:inst6|tx_data[5]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; -0.002     ; 0.637      ;
; 0.488 ; UART_TX:inst6|state.START  ; UART_TX:inst6|tx_data[0]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; -0.002     ; 0.638      ;
; 0.489 ; UART_TX:inst6|state.START  ; UART_TX:inst6|tx_data[3]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; -0.002     ; 0.639      ;
; 0.490 ; UART_TX:inst6|state.START  ; UART_TX:inst6|tx_data[6]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; -0.002     ; 0.640      ;
; 0.490 ; UART_TX:inst6|state.START  ; UART_TX:inst6|tx_data[4]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; -0.002     ; 0.640      ;
; 0.490 ; UART_TX:inst6|state.START  ; UART_TX:inst6|tx_data[2]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; -0.002     ; 0.640      ;
; 0.501 ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|tx_data[5]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.653      ;
; 0.506 ; UART_TX:inst6|bit_cnt[0]   ; UART_TX:inst6|state.SEND  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.658      ;
; 0.510 ; UART_TX:inst6|bit_cnt[0]   ; UART_TX:inst6|bit_cnt[2]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.662      ;
; 0.511 ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|bit_cnt[2]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|bit_cnt[0]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|bit_cnt[1]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.663      ;
; 0.567 ; UART_TX:inst6|state.START  ; UART_TX:inst6|state.SEND  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; -0.002     ; 0.717      ;
; 0.579 ; UART_TX:inst6|state.IDLE   ; UART_TX:inst6|bit_cnt[2]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; -0.002     ; 0.729      ;
; 0.595 ; UART_TX:inst6|tx_data[3]   ; UART_TX:inst6|tx_data[2]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.747      ;
; 0.801 ; UART_TX:inst6|state.SEND   ; UART_TX:inst6|tx_data[6]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.953      ;
; 0.827 ; UART_TX:inst6|state.STOP   ; UART_TX:inst6|tx_data[6]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.979      ;
; 0.827 ; UART_TX:inst6|state.STOP   ; UART_TX:inst6|tx_data[5]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.979      ;
; 0.827 ; UART_TX:inst6|state.STOP   ; UART_TX:inst6|tx_data[4]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.979      ;
; 0.827 ; UART_TX:inst6|state.STOP   ; UART_TX:inst6|tx_data[3]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.979      ;
; 0.827 ; UART_TX:inst6|state.STOP   ; UART_TX:inst6|tx_data[2]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.979      ;
; 0.827 ; UART_TX:inst6|state.STOP   ; UART_TX:inst6|tx_data[1]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.979      ;
; 0.827 ; UART_TX:inst6|state.STOP   ; UART_TX:inst6|tx_data[0]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 0.979      ;
; 0.861 ; UART_TX:inst6|bit_cnt[1]   ; UART_TX:inst6|tx_data[6]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.013      ;
; 0.861 ; UART_TX:inst6|bit_cnt[1]   ; UART_TX:inst6|tx_data[5]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.013      ;
; 0.861 ; UART_TX:inst6|bit_cnt[1]   ; UART_TX:inst6|tx_data[4]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.013      ;
; 0.861 ; UART_TX:inst6|bit_cnt[1]   ; UART_TX:inst6|tx_data[3]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.013      ;
; 0.861 ; UART_TX:inst6|bit_cnt[1]   ; UART_TX:inst6|tx_data[2]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.013      ;
; 0.861 ; UART_TX:inst6|bit_cnt[1]   ; UART_TX:inst6|tx_data[1]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.013      ;
; 0.861 ; UART_TX:inst6|bit_cnt[1]   ; UART_TX:inst6|tx_data[0]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.013      ;
; 0.883 ; UART_TX:inst6|bit_cnt[2]   ; UART_TX:inst6|tx_data[6]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.035      ;
; 0.883 ; UART_TX:inst6|bit_cnt[2]   ; UART_TX:inst6|tx_data[5]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.035      ;
; 0.883 ; UART_TX:inst6|bit_cnt[2]   ; UART_TX:inst6|tx_data[4]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.035      ;
; 0.883 ; UART_TX:inst6|bit_cnt[2]   ; UART_TX:inst6|tx_data[3]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.035      ;
; 0.883 ; UART_TX:inst6|bit_cnt[2]   ; UART_TX:inst6|tx_data[2]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.035      ;
; 0.883 ; UART_TX:inst6|bit_cnt[2]   ; UART_TX:inst6|tx_data[1]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.035      ;
; 0.883 ; UART_TX:inst6|bit_cnt[2]   ; UART_TX:inst6|tx_data[0]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.035      ;
; 0.937 ; UART_TX:inst6|bit_cnt[0]   ; UART_TX:inst6|tx_data[6]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.089      ;
; 0.937 ; UART_TX:inst6|bit_cnt[0]   ; UART_TX:inst6|tx_data[5]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.089      ;
; 0.937 ; UART_TX:inst6|bit_cnt[0]   ; UART_TX:inst6|tx_data[4]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.089      ;
; 0.937 ; UART_TX:inst6|bit_cnt[0]   ; UART_TX:inst6|tx_data[3]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.089      ;
; 0.937 ; UART_TX:inst6|bit_cnt[0]   ; UART_TX:inst6|tx_data[2]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.089      ;
; 0.937 ; UART_TX:inst6|bit_cnt[0]   ; UART_TX:inst6|tx_data[1]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.089      ;
; 0.937 ; UART_TX:inst6|bit_cnt[0]   ; UART_TX:inst6|tx_data[0]  ; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk ; 0.000        ; 0.000      ; 1.089      ;
+-------+----------------------------+---------------------------+----------------------------------+--------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'UART_RX:inst2|pclk'                                                                                                                              ;
+-------+-----------------------------+-----------------------------+----------------------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+----------------------------------+--------------------+--------------+------------+------------+
; 0.102 ; UART_RX:inst2|flag          ; UART_RX:inst2|state.START   ; inst|altpll_component|pll|clk[0] ; UART_RX:inst2|pclk ; 0.000        ; 0.142      ; 0.396      ;
; 0.105 ; UART_RX:inst2|flag          ; UART_RX:inst2|state.IDLE    ; inst|altpll_component|pll|clk[0] ; UART_RX:inst2|pclk ; 0.000        ; 0.142      ; 0.399      ;
; 0.215 ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_RX:inst2|bit_cnt[0]    ; UART_RX:inst2|bit_cnt[0]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_RX:inst2|bit_cnt[1]    ; UART_RX:inst2|bit_cnt[1]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_RX:inst2|bit_cnt[2]    ; UART_RX:inst2|bit_cnt[2]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.367      ;
; 0.269 ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.421      ;
; 0.316 ; UART_RX:inst2|xmtdata[6]    ; UART_RX:inst2|xmtdata[5]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.468      ;
; 0.362 ; UART_RX:inst2|xmtdata[2]    ; UART_RX:inst2|xmtdata[1]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.514      ;
; 0.364 ; UART_RX:inst2|xmtdata[7]    ; UART_RX:inst2|xmtdata[6]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; UART_RX:inst2|xmtdata[4]    ; UART_RX:inst2|xmtdata[3]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.516      ;
; 0.367 ; UART_RX:inst2|xmtdata[3]    ; UART_RX:inst2|xmtdata[2]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; UART_RX:inst2|xmtdata[1]    ; UART_RX:inst2|xmtdata[0]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.520      ;
; 0.370 ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|rx_data[6]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|rx_data[7]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|rx_data[4]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|rx_data[0]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|rx_data[5]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|rx_data[2]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.525      ;
; 0.376 ; UART_RX:inst2|xmtdata[5]    ; UART_RX:inst2|xmtdata[4]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.528      ;
; 0.379 ; UART_RX:inst2|bit_cnt[0]    ; UART_RX:inst2|bit_cnt[1]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.531      ;
; 0.423 ; UART_RX:inst2|xmtdata[1]    ; UART_RX:inst2|rx_data[1]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.001      ; 0.576      ;
; 0.452 ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.604      ;
; 0.452 ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.604      ;
; 0.462 ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|bit_cnt[0]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.614      ;
; 0.495 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|bit_cnt[2]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.647      ;
; 0.496 ; UART_RX:inst2|xmtdata[2]    ; UART_RX:inst2|rx_data[2]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.001      ; 0.649      ;
; 0.499 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|bit_cnt[1]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.651      ;
; 0.502 ; UART_RX:inst2|xmtdata[4]    ; UART_RX:inst2|rx_data[4]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.001      ; 0.655      ;
; 0.504 ; UART_RX:inst2|xmtdata[6]    ; UART_RX:inst2|rx_data[6]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.001      ; 0.657      ;
; 0.504 ; UART_RX:inst2|xmtdata[5]    ; UART_RX:inst2|rx_data[5]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.001      ; 0.657      ;
; 0.508 ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|rx_data[1]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.660      ;
; 0.511 ; UART_RX:inst2|xmtdata[0]    ; UART_RX:inst2|rx_data[0]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.001      ; 0.664      ;
; 0.520 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.672      ;
; 0.520 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.672      ;
; 0.522 ; UART_RX:inst2|xmtdata[7]    ; UART_RX:inst2|rx_data[7]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.001      ; 0.675      ;
; 0.536 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.688      ;
; 0.536 ; UART_RX:inst2|bit_cnt[1]    ; UART_RX:inst2|bit_cnt[2]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.688      ;
; 0.552 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|bit_cnt[0]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.704      ;
; 0.563 ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.715      ;
; 0.570 ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.722      ;
; 0.572 ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.724      ;
; 0.578 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|state.START   ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.730      ;
; 0.591 ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.743      ;
; 0.596 ; UART_RX:inst2|bit_cnt[0]    ; UART_RX:inst2|bit_cnt[2]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.748      ;
; 0.603 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.755      ;
; 0.616 ; UART_RX:inst2|bit_cnt[2]    ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.768      ;
; 0.620 ; UART_RX:inst2|bit_cnt[2]    ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.772      ;
; 0.624 ; UART_RX:inst2|state.START   ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.776      ;
; 0.624 ; UART_RX:inst2|state.START   ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.776      ;
; 0.633 ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|bit_cnt[2]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.785      ;
; 0.634 ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|bit_cnt[1]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.786      ;
; 0.635 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.787      ;
; 0.645 ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.797      ;
; 0.649 ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|xmtdata[2]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; -0.001     ; 0.800      ;
; 0.651 ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|xmtdata[5]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; -0.001     ; 0.802      ;
; 0.652 ; UART_RX:inst2|xmtdata[3]    ; UART_RX:inst2|rx_data[3]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.001      ; 0.805      ;
; 0.652 ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|xmtdata[1]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; -0.001     ; 0.803      ;
; 0.653 ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.805      ;
; 0.655 ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|xmtdata[3]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; -0.001     ; 0.806      ;
; 0.657 ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|xmtdata[7]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; -0.001     ; 0.808      ;
; 0.657 ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|xmtdata[4]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; -0.001     ; 0.808      ;
; 0.658 ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|xmtdata[6]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; -0.001     ; 0.809      ;
; 0.658 ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|xmtdata[0]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; -0.001     ; 0.809      ;
; 0.669 ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|bit_cnt[0]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.821      ;
; 0.677 ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|state.START   ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.829      ;
; 0.680 ; UART_RX:inst2|state.START   ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.832      ;
; 0.687 ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.839      ;
; 0.693 ; UART_RX:inst2|bit_cnt[0]    ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.845      ;
; 0.697 ; UART_RX:inst2|bit_cnt[0]    ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.849      ;
; 0.705 ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.857      ;
; 0.714 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|bit_cnt[2]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.866      ;
; 0.715 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|bit_cnt[1]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.867      ;
; 0.730 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|xmtdata[2]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; -0.001     ; 0.881      ;
; 0.730 ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|state.START   ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.882      ;
; 0.732 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|xmtdata[5]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; -0.001     ; 0.883      ;
; 0.733 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|xmtdata[1]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; -0.001     ; 0.884      ;
; 0.736 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|xmtdata[3]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; -0.001     ; 0.887      ;
; 0.737 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|bit_cnt[0]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.889      ;
; 0.738 ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|rx_data[3]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.890      ;
; 0.738 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|xmtdata[7]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; -0.001     ; 0.889      ;
; 0.738 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|xmtdata[4]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; -0.001     ; 0.889      ;
; 0.739 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|xmtdata[6]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; -0.001     ; 0.890      ;
; 0.739 ; UART_RX:inst2|pcnt[2]       ; UART_RX:inst2|xmtdata[0]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; -0.001     ; 0.890      ;
; 0.741 ; UART_RX:inst2|state.IDLE    ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.893      ;
; 0.741 ; UART_RX:inst2|bit_cnt[1]    ; UART_RX:inst2|state.RECEIVE ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.893      ;
; 0.745 ; UART_RX:inst2|bit_cnt[1]    ; UART_RX:inst2|state.STOP    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.897      ;
; 0.750 ; UART_RX:inst2|state.START   ; UART_RX:inst2|state.START   ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.902      ;
; 0.757 ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|bit_cnt[2]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.909      ;
; 0.760 ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|bit_cnt[1]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.912      ;
; 0.767 ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|bit_cnt[2]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.919      ;
; 0.768 ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|bit_cnt[1]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.920      ;
; 0.782 ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|pcnt[0]       ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; 0.000      ; 0.934      ;
; 0.783 ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|xmtdata[2]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; -0.001     ; 0.934      ;
; 0.785 ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|xmtdata[5]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; -0.001     ; 0.936      ;
; 0.786 ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|xmtdata[1]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; -0.001     ; 0.937      ;
; 0.789 ; UART_RX:inst2|pcnt[1]       ; UART_RX:inst2|xmtdata[3]    ; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk ; 0.000        ; -0.001     ; 0.940      ;
+-------+-----------------------------+-----------------------------+----------------------------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'UART_RX:inst2|pclk'                                                                      ;
+--------+--------------+----------------+------------------+--------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------------------+------------+-----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|bit_cnt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|bit_cnt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|bit_cnt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|bit_cnt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|bit_cnt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|bit_cnt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|pcnt[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|pcnt[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|pcnt[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|pcnt[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|pcnt[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|pcnt[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|rx_data[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|rx_data[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|rx_data[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|rx_data[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|rx_data[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|rx_data[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|rx_data[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|rx_data[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|rx_data[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|rx_data[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|rx_data[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|rx_data[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|rx_data[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|rx_data[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|rx_data[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|rx_data[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|state.IDLE    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|state.IDLE    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|state.RECEIVE ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|state.RECEIVE ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|state.START   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|state.START   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|state.STOP    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|state.STOP    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|xmtdata[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|xmtdata[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|xmtdata[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|xmtdata[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|xmtdata[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|xmtdata[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|xmtdata[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|xmtdata[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|xmtdata[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|xmtdata[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|xmtdata[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|xmtdata[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|xmtdata[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|xmtdata[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|xmtdata[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; UART_RX:inst2|xmtdata[7]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; inst2|bit_cnt[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; inst2|bit_cnt[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; inst2|bit_cnt[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; inst2|bit_cnt[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; inst2|bit_cnt[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; inst2|bit_cnt[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; inst2|pclk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; inst2|pclk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; inst2|pclk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; inst2|pclk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; inst2|pclk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; inst2|pclk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; inst2|pcnt[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; inst2|pcnt[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; inst2|pcnt[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; inst2|pcnt[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; inst2|pcnt[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; inst2|pcnt[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; inst2|rx_data[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; inst2|rx_data[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; inst2|rx_data[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; inst2|rx_data[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; inst2|rx_data[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; inst2|rx_data[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; inst2|rx_data[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; inst2|rx_data[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; inst2|rx_data[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; inst2|rx_data[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; inst2|rx_data[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; inst2|rx_data[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; inst2|rx_data[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; inst2|rx_data[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; inst2|rx_data[7]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; inst2|rx_data[7]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; inst2|state.IDLE|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; inst2|state.IDLE|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; inst2|state.RECEIVE|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; inst2|state.RECEIVE|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; inst2|state.START|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; inst2|state.START|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; inst2|state.STOP|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; inst2|state.STOP|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; inst2|xmtdata[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; inst2|xmtdata[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; inst2|xmtdata[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; inst2|xmtdata[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_RX:inst2|pclk ; Rise       ; inst2|xmtdata[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_RX:inst2|pclk ; Rise       ; inst2|xmtdata[2]|clk        ;
+--------+--------------+----------------+------------------+--------------------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'UART_TX:inst6|pclk'                                                                      ;
+--------+--------------+----------------+------------------+--------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------------------+------------+-----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|bit_cnt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|bit_cnt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|bit_cnt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|bit_cnt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|bit_cnt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|bit_cnt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|busy          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|busy          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|state.IDLE    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|state.IDLE    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|state.SEND    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|state.SEND    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|state.START   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|state.START   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|state.STOP    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|state.STOP    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|tx_data[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|tx_data[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|tx_data[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|tx_data[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|tx_data[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|tx_data[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|tx_data[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|tx_data[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|tx_data[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|tx_data[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|tx_data[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|tx_data[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|tx_data[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; UART_TX:inst6|tx_data[6]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; inst6|bit_cnt[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; inst6|bit_cnt[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; inst6|bit_cnt[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; inst6|bit_cnt[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; inst6|bit_cnt[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; inst6|bit_cnt[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; inst6|busy|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; inst6|busy|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; inst6|pclk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; inst6|pclk|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; inst6|pclk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; inst6|pclk~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; inst6|pclk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; inst6|pclk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; inst6|state.IDLE|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; inst6|state.IDLE|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; inst6|state.SEND|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; inst6|state.SEND|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; inst6|state.START|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; inst6|state.START|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; inst6|state.STOP|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; inst6|state.STOP|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; inst6|tx_data[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; inst6|tx_data[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; inst6|tx_data[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; inst6|tx_data[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; inst6|tx_data[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; inst6|tx_data[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; inst6|tx_data[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; inst6|tx_data[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; inst6|tx_data[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; inst6|tx_data[4]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; inst6|tx_data[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; inst6|tx_data[5]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART_TX:inst6|pclk ; Rise       ; inst6|tx_data[6]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART_TX:inst6|pclk ; Rise       ; inst6|tx_data[6]|clk        ;
+--------+--------------+----------------+------------------+--------------------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'                                                                       ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                        ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst2|cnt[1]          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst2|cnt[1]          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst2|cnt[2]          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst2|cnt[2]          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst2|cnt[3]          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst2|cnt[3]          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst2|cnt[4]          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst2|cnt[4]          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst2|cnt[5]          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst2|cnt[5]          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst2|flag            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst2|flag            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst2|pclk            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst2|pclk            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst2|serialin_d      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_RX:inst2|serialin_d      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|cnt[0]          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|cnt[0]          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|cnt[1]          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|cnt[1]          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|cnt[2]          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|cnt[2]          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|cnt[3]          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|cnt[3]          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|cnt[4]          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|cnt[4]          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|cnt[5]          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|cnt[5]          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|cnt[6]          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|cnt[6]          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|cnt[7]          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|cnt[7]          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|cnt[8]          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|cnt[8]          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|flag            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|flag            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|pclk            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|pclk            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|start_d         ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|start_d         ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|temp_data[0]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|temp_data[0]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|temp_data[1]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|temp_data[1]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|temp_data[2]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|temp_data[2]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|temp_data[3]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|temp_data[3]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|temp_data[4]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|temp_data[4]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|temp_data[5]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|temp_data[5]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|temp_data[6]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; UART_TX:inst6|temp_data[6]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|address[0] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|address[0] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|address[1] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|address[1] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|address[2] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|address[2] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|address[3] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|address[3] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|address[4] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|address[4] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|address[5] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|address[5] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|address[6] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|address[6] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|address[7] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|address[7] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data[0]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data[0]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data[1]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data[1]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data[2]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data[2]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data[3]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data[3]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data[4]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data[4]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data[5]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data[5]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data[6]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data[6]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data[7]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data[7]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data_0[0]  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data_0[0]  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data_0[1]  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data_0[1]  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data_0[2]  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data_0[2]  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data_0[3]  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data_0[3]  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data_0[4]  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data_0[4]  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data_0[5]  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data_0[5]  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data_0[6]  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; data_parsing:inst3|data_0[6]  ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_50mhz'                                                                             ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk_50mhz ; Rise       ; clk_50mhz|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk_50mhz ; Rise       ; clk_50mhz|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk_50mhz ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk_50mhz ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk_50mhz ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk_50mhz ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; clk_50mhz ; Rise       ; clk_50mhz                          ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+--------------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+--------------------+--------+--------+------------+----------------------------------+
; uart_rx   ; UART_RX:inst2|pclk ; 2.845  ; 2.845  ; Rise       ; UART_RX:inst2|pclk               ;
; nRst      ; clk_50mhz          ; 4.935  ; 4.935  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; reg3[*]   ; clk_50mhz          ; 0.546  ; 0.546  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg3[0]  ; clk_50mhz          ; 0.546  ; 0.546  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg3[1]  ; clk_50mhz          ; 0.368  ; 0.368  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg3[2]  ; clk_50mhz          ; 0.488  ; 0.488  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg3[3]  ; clk_50mhz          ; -0.049 ; -0.049 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg3[4]  ; clk_50mhz          ; 0.087  ; 0.087  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg3[5]  ; clk_50mhz          ; -0.042 ; -0.042 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg3[6]  ; clk_50mhz          ; -0.014 ; -0.014 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg3[7]  ; clk_50mhz          ; 0.454  ; 0.454  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; reg4[*]   ; clk_50mhz          ; 2.648  ; 2.648  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg4[0]  ; clk_50mhz          ; 0.597  ; 0.597  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg4[1]  ; clk_50mhz          ; 0.631  ; 0.631  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg4[2]  ; clk_50mhz          ; 0.620  ; 0.620  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg4[3]  ; clk_50mhz          ; 0.452  ; 0.452  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg4[4]  ; clk_50mhz          ; 0.471  ; 0.471  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg4[5]  ; clk_50mhz          ; 2.635  ; 2.635  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg4[6]  ; clk_50mhz          ; 2.648  ; 2.648  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg4[7]  ; clk_50mhz          ; 2.631  ; 2.631  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; uart_rx   ; clk_50mhz          ; 2.981  ; 2.981  ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+--------------------+--------+--------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+-----------+--------------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+--------------------+--------+--------+------------+----------------------------------+
; uart_rx   ; UART_RX:inst2|pclk ; -2.725 ; -2.725 ; Rise       ; UART_RX:inst2|pclk               ;
; nRst      ; clk_50mhz          ; -3.275 ; -3.275 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; reg3[*]   ; clk_50mhz          ; 0.169  ; 0.169  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg3[0]  ; clk_50mhz          ; -0.426 ; -0.426 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg3[1]  ; clk_50mhz          ; -0.248 ; -0.248 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg3[2]  ; clk_50mhz          ; -0.368 ; -0.368 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg3[3]  ; clk_50mhz          ; 0.169  ; 0.169  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg3[4]  ; clk_50mhz          ; 0.033  ; 0.033  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg3[5]  ; clk_50mhz          ; 0.162  ; 0.162  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg3[6]  ; clk_50mhz          ; 0.134  ; 0.134  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg3[7]  ; clk_50mhz          ; -0.334 ; -0.334 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; reg4[*]   ; clk_50mhz          ; -0.332 ; -0.332 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg4[0]  ; clk_50mhz          ; -0.477 ; -0.477 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg4[1]  ; clk_50mhz          ; -0.511 ; -0.511 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg4[2]  ; clk_50mhz          ; -0.500 ; -0.500 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg4[3]  ; clk_50mhz          ; -0.332 ; -0.332 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg4[4]  ; clk_50mhz          ; -0.351 ; -0.351 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg4[5]  ; clk_50mhz          ; -2.515 ; -2.515 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg4[6]  ; clk_50mhz          ; -2.528 ; -2.528 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg4[7]  ; clk_50mhz          ; -2.511 ; -2.511 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; uart_rx   ; clk_50mhz          ; -2.830 ; -2.830 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+--------------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------+--------------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+--------------------+-------+-------+------------+----------------------------------+
; uart_tx   ; UART_TX:inst6|pclk ; 5.001 ; 5.001 ; Rise       ; UART_TX:inst6|pclk               ;
; reg0[*]   ; clk_50mhz          ; 4.245 ; 4.245 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg0[0]  ; clk_50mhz          ; 4.178 ; 4.178 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg0[1]  ; clk_50mhz          ; 4.245 ; 4.245 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg0[2]  ; clk_50mhz          ; 3.793 ; 3.793 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg0[3]  ; clk_50mhz          ; 4.147 ; 4.147 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg0[4]  ; clk_50mhz          ; 3.636 ; 3.636 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg0[5]  ; clk_50mhz          ; 4.058 ; 4.058 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg0[6]  ; clk_50mhz          ; 4.127 ; 4.127 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg0[7]  ; clk_50mhz          ; 3.779 ; 3.779 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; reg1[*]   ; clk_50mhz          ; 3.595 ; 3.595 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg1[0]  ; clk_50mhz          ; 3.382 ; 3.382 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg1[1]  ; clk_50mhz          ; 3.388 ; 3.388 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg1[2]  ; clk_50mhz          ; 3.493 ; 3.493 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg1[3]  ; clk_50mhz          ; 3.402 ; 3.402 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg1[4]  ; clk_50mhz          ; 3.395 ; 3.395 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg1[5]  ; clk_50mhz          ; 3.414 ; 3.414 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg1[6]  ; clk_50mhz          ; 3.595 ; 3.595 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg1[7]  ; clk_50mhz          ; 3.534 ; 3.534 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; reg2[*]   ; clk_50mhz          ; 4.495 ; 4.495 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg2[0]  ; clk_50mhz          ; 3.958 ; 3.958 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg2[1]  ; clk_50mhz          ; 4.038 ; 4.038 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg2[2]  ; clk_50mhz          ; 4.126 ; 4.126 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg2[3]  ; clk_50mhz          ; 4.036 ; 4.036 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg2[4]  ; clk_50mhz          ; 4.495 ; 4.495 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg2[5]  ; clk_50mhz          ; 4.071 ; 4.071 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg2[6]  ; clk_50mhz          ; 3.871 ; 3.871 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg2[7]  ; clk_50mhz          ; 4.003 ; 4.003 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+--------------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-----------+--------------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+--------------------+-------+-------+------------+----------------------------------+
; uart_tx   ; UART_TX:inst6|pclk ; 4.877 ; 4.877 ; Rise       ; UART_TX:inst6|pclk               ;
; reg0[*]   ; clk_50mhz          ; 3.636 ; 3.636 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg0[0]  ; clk_50mhz          ; 4.178 ; 4.178 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg0[1]  ; clk_50mhz          ; 4.245 ; 4.245 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg0[2]  ; clk_50mhz          ; 3.793 ; 3.793 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg0[3]  ; clk_50mhz          ; 4.147 ; 4.147 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg0[4]  ; clk_50mhz          ; 3.636 ; 3.636 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg0[5]  ; clk_50mhz          ; 4.058 ; 4.058 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg0[6]  ; clk_50mhz          ; 4.127 ; 4.127 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg0[7]  ; clk_50mhz          ; 3.779 ; 3.779 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; reg1[*]   ; clk_50mhz          ; 3.382 ; 3.382 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg1[0]  ; clk_50mhz          ; 3.382 ; 3.382 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg1[1]  ; clk_50mhz          ; 3.388 ; 3.388 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg1[2]  ; clk_50mhz          ; 3.493 ; 3.493 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg1[3]  ; clk_50mhz          ; 3.402 ; 3.402 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg1[4]  ; clk_50mhz          ; 3.395 ; 3.395 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg1[5]  ; clk_50mhz          ; 3.414 ; 3.414 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg1[6]  ; clk_50mhz          ; 3.595 ; 3.595 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg1[7]  ; clk_50mhz          ; 3.534 ; 3.534 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; reg2[*]   ; clk_50mhz          ; 3.871 ; 3.871 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg2[0]  ; clk_50mhz          ; 3.958 ; 3.958 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg2[1]  ; clk_50mhz          ; 4.038 ; 4.038 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg2[2]  ; clk_50mhz          ; 4.126 ; 4.126 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg2[3]  ; clk_50mhz          ; 4.036 ; 4.036 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg2[4]  ; clk_50mhz          ; 4.495 ; 4.495 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg2[5]  ; clk_50mhz          ; 4.071 ; 4.071 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg2[6]  ; clk_50mhz          ; 3.871 ; 3.871 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg2[7]  ; clk_50mhz          ; 4.003 ; 4.003 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+--------------------+-------+-------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                             ;
+-----------------------------------+---------+--------+----------+---------+---------------------+
; Clock                             ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack                  ; -1.475  ; -2.214 ; N/A      ; N/A     ; -0.500              ;
;  UART_RX:inst2|pclk               ; -1.475  ; 0.102  ; N/A      ; N/A     ; -0.500              ;
;  UART_TX:inst6|pclk               ; -1.122  ; 0.081  ; N/A      ; N/A     ; -0.500              ;
;  clk_50mhz                        ; N/A     ; N/A    ; N/A      ; N/A     ; 10.000              ;
;  inst|altpll_component|pll|clk[0] ; -0.464  ; -2.214 ; N/A      ; N/A     ; 4.000               ;
; Design-wide TNS                   ; -41.113 ; -4.428 ; 0.0      ; 0.0     ; -41.0               ;
;  UART_RX:inst2|pclk               ; -30.192 ; 0.000  ; N/A      ; N/A     ; -26.000             ;
;  UART_TX:inst6|pclk               ; -10.125 ; 0.000  ; N/A      ; N/A     ; -15.000             ;
;  clk_50mhz                        ; N/A     ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  inst|altpll_component|pll|clk[0] ; -0.796  ; -4.428 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------+---------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+--------------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+--------------------+--------+--------+------------+----------------------------------+
; uart_rx   ; UART_RX:inst2|pclk ; 5.104  ; 5.104  ; Rise       ; UART_RX:inst2|pclk               ;
; nRst      ; clk_50mhz          ; 9.027  ; 9.027  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; reg3[*]   ; clk_50mhz          ; 1.048  ; 1.048  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg3[0]  ; clk_50mhz          ; 1.048  ; 1.048  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg3[1]  ; clk_50mhz          ; 0.788  ; 0.788  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg3[2]  ; clk_50mhz          ; 0.963  ; 0.963  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg3[3]  ; clk_50mhz          ; -0.015 ; -0.015 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg3[4]  ; clk_50mhz          ; 0.162  ; 0.162  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg3[5]  ; clk_50mhz          ; -0.014 ; -0.014 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg3[6]  ; clk_50mhz          ; 0.018  ; 0.018  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg3[7]  ; clk_50mhz          ; 0.773  ; 0.773  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; reg4[*]   ; clk_50mhz          ; 4.415  ; 4.415  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg4[0]  ; clk_50mhz          ; 1.059  ; 1.059  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg4[1]  ; clk_50mhz          ; 1.092  ; 1.092  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg4[2]  ; clk_50mhz          ; 1.194  ; 1.194  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg4[3]  ; clk_50mhz          ; 0.926  ; 0.926  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg4[4]  ; clk_50mhz          ; 0.926  ; 0.926  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg4[5]  ; clk_50mhz          ; 4.410  ; 4.410  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg4[6]  ; clk_50mhz          ; 4.415  ; 4.415  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg4[7]  ; clk_50mhz          ; 4.379  ; 4.379  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; uart_rx   ; clk_50mhz          ; 5.058  ; 5.058  ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+--------------------+--------+--------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+-----------+--------------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+--------------------+--------+--------+------------+----------------------------------+
; uart_rx   ; UART_RX:inst2|pclk ; -2.725 ; -2.725 ; Rise       ; UART_RX:inst2|pclk               ;
; nRst      ; clk_50mhz          ; -3.275 ; -3.275 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; reg3[*]   ; clk_50mhz          ; 0.245  ; 0.245  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg3[0]  ; clk_50mhz          ; -0.426 ; -0.426 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg3[1]  ; clk_50mhz          ; -0.248 ; -0.248 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg3[2]  ; clk_50mhz          ; -0.368 ; -0.368 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg3[3]  ; clk_50mhz          ; 0.245  ; 0.245  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg3[4]  ; clk_50mhz          ; 0.068  ; 0.068  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg3[5]  ; clk_50mhz          ; 0.244  ; 0.244  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg3[6]  ; clk_50mhz          ; 0.212  ; 0.212  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg3[7]  ; clk_50mhz          ; -0.334 ; -0.334 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; reg4[*]   ; clk_50mhz          ; -0.332 ; -0.332 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg4[0]  ; clk_50mhz          ; -0.477 ; -0.477 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg4[1]  ; clk_50mhz          ; -0.511 ; -0.511 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg4[2]  ; clk_50mhz          ; -0.500 ; -0.500 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg4[3]  ; clk_50mhz          ; -0.332 ; -0.332 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg4[4]  ; clk_50mhz          ; -0.351 ; -0.351 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg4[5]  ; clk_50mhz          ; -2.515 ; -2.515 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg4[6]  ; clk_50mhz          ; -2.528 ; -2.528 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg4[7]  ; clk_50mhz          ; -2.511 ; -2.511 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; uart_rx   ; clk_50mhz          ; -2.830 ; -2.830 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+--------------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------+--------------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+--------------------+-------+-------+------------+----------------------------------+
; uart_tx   ; UART_TX:inst6|pclk ; 9.473 ; 9.473 ; Rise       ; UART_TX:inst6|pclk               ;
; reg0[*]   ; clk_50mhz          ; 8.165 ; 8.165 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg0[0]  ; clk_50mhz          ; 8.033 ; 8.033 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg0[1]  ; clk_50mhz          ; 8.165 ; 8.165 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg0[2]  ; clk_50mhz          ; 7.114 ; 7.114 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg0[3]  ; clk_50mhz          ; 8.010 ; 8.010 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg0[4]  ; clk_50mhz          ; 6.772 ; 6.772 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg0[5]  ; clk_50mhz          ; 7.738 ; 7.738 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg0[6]  ; clk_50mhz          ; 7.969 ; 7.969 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg0[7]  ; clk_50mhz          ; 7.090 ; 7.090 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; reg1[*]   ; clk_50mhz          ; 6.744 ; 6.744 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg1[0]  ; clk_50mhz          ; 6.343 ; 6.343 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg1[1]  ; clk_50mhz          ; 6.341 ; 6.341 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg1[2]  ; clk_50mhz          ; 6.580 ; 6.580 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg1[3]  ; clk_50mhz          ; 6.374 ; 6.374 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg1[4]  ; clk_50mhz          ; 6.350 ; 6.350 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg1[5]  ; clk_50mhz          ; 6.393 ; 6.393 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg1[6]  ; clk_50mhz          ; 6.744 ; 6.744 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg1[7]  ; clk_50mhz          ; 6.635 ; 6.635 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; reg2[*]   ; clk_50mhz          ; 8.401 ; 8.401 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg2[0]  ; clk_50mhz          ; 7.517 ; 7.517 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg2[1]  ; clk_50mhz          ; 7.705 ; 7.705 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg2[2]  ; clk_50mhz          ; 7.979 ; 7.979 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg2[3]  ; clk_50mhz          ; 7.768 ; 7.768 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg2[4]  ; clk_50mhz          ; 8.401 ; 8.401 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg2[5]  ; clk_50mhz          ; 7.810 ; 7.810 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg2[6]  ; clk_50mhz          ; 7.293 ; 7.293 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg2[7]  ; clk_50mhz          ; 7.733 ; 7.733 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+--------------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-----------+--------------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+--------------------+-------+-------+------------+----------------------------------+
; uart_tx   ; UART_TX:inst6|pclk ; 4.877 ; 4.877 ; Rise       ; UART_TX:inst6|pclk               ;
; reg0[*]   ; clk_50mhz          ; 3.636 ; 3.636 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg0[0]  ; clk_50mhz          ; 4.178 ; 4.178 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg0[1]  ; clk_50mhz          ; 4.245 ; 4.245 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg0[2]  ; clk_50mhz          ; 3.793 ; 3.793 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg0[3]  ; clk_50mhz          ; 4.147 ; 4.147 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg0[4]  ; clk_50mhz          ; 3.636 ; 3.636 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg0[5]  ; clk_50mhz          ; 4.058 ; 4.058 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg0[6]  ; clk_50mhz          ; 4.127 ; 4.127 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg0[7]  ; clk_50mhz          ; 3.779 ; 3.779 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; reg1[*]   ; clk_50mhz          ; 3.382 ; 3.382 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg1[0]  ; clk_50mhz          ; 3.382 ; 3.382 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg1[1]  ; clk_50mhz          ; 3.388 ; 3.388 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg1[2]  ; clk_50mhz          ; 3.493 ; 3.493 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg1[3]  ; clk_50mhz          ; 3.402 ; 3.402 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg1[4]  ; clk_50mhz          ; 3.395 ; 3.395 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg1[5]  ; clk_50mhz          ; 3.414 ; 3.414 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg1[6]  ; clk_50mhz          ; 3.595 ; 3.595 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg1[7]  ; clk_50mhz          ; 3.534 ; 3.534 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; reg2[*]   ; clk_50mhz          ; 3.871 ; 3.871 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg2[0]  ; clk_50mhz          ; 3.958 ; 3.958 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg2[1]  ; clk_50mhz          ; 4.038 ; 4.038 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg2[2]  ; clk_50mhz          ; 4.126 ; 4.126 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg2[3]  ; clk_50mhz          ; 4.036 ; 4.036 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg2[4]  ; clk_50mhz          ; 4.495 ; 4.495 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg2[5]  ; clk_50mhz          ; 4.071 ; 4.071 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg2[6]  ; clk_50mhz          ; 3.871 ; 3.871 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  reg2[7]  ; clk_50mhz          ; 4.003 ; 4.003 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+--------------------+-------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 4405     ; 0        ; 0        ; 0        ;
; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 20       ; 1        ; 0        ; 0        ;
; UART_TX:inst6|pclk               ; inst|altpll_component|pll|clk[0] ; 4        ; 1        ; 0        ; 0        ;
; inst|altpll_component|pll|clk[0] ; UART_RX:inst2|pclk               ; 2        ; 0        ; 0        ; 0        ;
; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk               ; 200      ; 0        ; 0        ; 0        ;
; inst|altpll_component|pll|clk[0] ; UART_TX:inst6|pclk               ; 9        ; 0        ; 0        ; 0        ;
; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk               ; 82       ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 4405     ; 0        ; 0        ; 0        ;
; UART_RX:inst2|pclk               ; inst|altpll_component|pll|clk[0] ; 20       ; 1        ; 0        ; 0        ;
; UART_TX:inst6|pclk               ; inst|altpll_component|pll|clk[0] ; 4        ; 1        ; 0        ; 0        ;
; inst|altpll_component|pll|clk[0] ; UART_RX:inst2|pclk               ; 2        ; 0        ; 0        ; 0        ;
; UART_RX:inst2|pclk               ; UART_RX:inst2|pclk               ; 200      ; 0        ; 0        ; 0        ;
; inst|altpll_component|pll|clk[0] ; UART_TX:inst6|pclk               ; 9        ; 0        ; 0        ; 0        ;
; UART_TX:inst6|pclk               ; UART_TX:inst6|pclk               ; 82       ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 505   ; 505  ;
; Unconstrained Output Ports      ; 25    ; 25   ;
; Unconstrained Output Port Paths ; 27    ; 27   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Nov 22 16:00:49 2019
Info: Command: quartus_sta register_map -c register_map
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'register_map.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clk_50mhz clk_50mhz
    Info (332110): create_generated_clock -source {inst|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {inst|altpll_component|pll|clk[0]} {inst|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name UART_TX:inst6|pclk UART_TX:inst6|pclk
    Info (332105): create_clock -period 1.000 -name UART_RX:inst2|pclk UART_RX:inst2|pclk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.475
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.475       -30.192 UART_RX:inst2|pclk 
    Info (332119):    -1.122       -10.125 UART_TX:inst6|pclk 
    Info (332119):    -0.464        -0.796 inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is -2.214
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.214        -4.428 inst|altpll_component|pll|clk[0] 
    Info (332119):     0.391         0.000 UART_RX:inst2|pclk 
    Info (332119):     0.391         0.000 UART_TX:inst6|pclk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -0.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.500       -26.000 UART_RX:inst2|pclk 
    Info (332119):    -0.500       -15.000 UART_TX:inst6|pclk 
    Info (332119):     4.000         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 clk_50mhz 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.204
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.204        -1.696 UART_RX:inst2|pclk 
    Info (332119):    -0.057        -0.399 UART_TX:inst6|pclk 
    Info (332119):     0.150         0.000 inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is -1.187
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.187        -2.374 inst|altpll_component|pll|clk[0] 
    Info (332119):     0.081         0.000 UART_TX:inst6|pclk 
    Info (332119):     0.102         0.000 UART_RX:inst2|pclk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -0.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.500       -26.000 UART_RX:inst2|pclk 
    Info (332119):    -0.500       -15.000 UART_TX:inst6|pclk 
    Info (332119):     4.000         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 clk_50mhz 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4574 megabytes
    Info: Processing ended: Fri Nov 22 16:00:51 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


