TimeQuest Timing Analyzer report for IterMultDiv
Wed May 22 10:51:36 2019
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 22. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 30. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; IterMultDiv                                         ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.4%      ;
;     Processors 3-4         ;   0.3%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 355.24 MHz ; 250.0 MHz       ; CLOCK_50   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; CLOCK_50 ; -1.815 ; -85.798         ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; CLOCK_50 ; 0.403 ; 0.000           ;
+----------+-------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; CLOCK_50 ; -3.000 ; -126.360                      ;
+----------+--------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                                                                              ;
+--------+---------------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                           ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.815 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.732      ;
; -1.811 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.728      ;
; -1.796 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.713      ;
; -1.727 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.644      ;
; -1.720 ; s_globalReset                                                       ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.092     ; 2.626      ;
; -1.720 ; s_globalReset                                                       ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.092     ; 2.626      ;
; -1.720 ; s_globalReset                                                       ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.092     ; 2.626      ;
; -1.709 ; s_globalReset                                                       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.626      ;
; -1.709 ; s_globalReset                                                       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.626      ;
; -1.709 ; s_globalReset                                                       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.626      ;
; -1.709 ; s_globalReset                                                       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.626      ;
; -1.709 ; s_globalReset                                                       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.626      ;
; -1.709 ; s_globalReset                                                       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.626      ;
; -1.709 ; s_globalReset                                                       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.626      ;
; -1.709 ; s_globalReset                                                       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.626      ;
; -1.709 ; s_globalReset                                                       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.626      ;
; -1.709 ; s_globalReset                                                       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.626      ;
; -1.709 ; s_globalReset                                                       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.626      ;
; -1.709 ; s_globalReset                                                       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.626      ;
; -1.709 ; s_globalReset                                                       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.626      ;
; -1.709 ; s_globalReset                                                       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.626      ;
; -1.709 ; s_globalReset                                                       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.626      ;
; -1.709 ; s_globalReset                                                       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.626      ;
; -1.696 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.613      ;
; -1.683 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.600      ;
; -1.682 ; s_globalReset                                                       ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.092     ; 2.588      ;
; -1.682 ; s_globalReset                                                       ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.092     ; 2.588      ;
; -1.682 ; s_globalReset                                                       ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.092     ; 2.588      ;
; -1.682 ; s_globalReset                                                       ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.092     ; 2.588      ;
; -1.679 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.596      ;
; -1.664 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.581      ;
; -1.648 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.565      ;
; -1.639 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.557      ;
; -1.629 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.546      ;
; -1.628 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.546      ;
; -1.609 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.527      ;
; -1.595 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.512      ;
; -1.593 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.510      ;
; -1.564 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.481      ;
; -1.551 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.468      ;
; -1.547 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.464      ;
; -1.547 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.464      ;
; -1.546 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.463      ;
; -1.537 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.455      ;
; -1.532 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.449      ;
; -1.530 ; s_globalReset                                                       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 2.446      ;
; -1.530 ; s_globalReset                                                       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 2.446      ;
; -1.530 ; s_globalReset                                                       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 2.446      ;
; -1.530 ; s_globalReset                                                       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 2.446      ;
; -1.530 ; s_globalReset                                                       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 2.446      ;
; -1.528 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.445      ;
; -1.516 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.433      ;
; -1.508 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.426      ;
; -1.507 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.425      ;
; -1.497 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.414      ;
; -1.496 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.414      ;
; -1.494 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.412      ;
; -1.483 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.400      ;
; -1.483 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.400      ;
; -1.483 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.400      ;
; -1.483 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.400      ;
; -1.483 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.400      ;
; -1.483 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.400      ;
; -1.483 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.400      ;
; -1.483 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.400      ;
; -1.483 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.400      ;
; -1.483 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.400      ;
; -1.483 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.400      ;
; -1.483 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.400      ;
; -1.483 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.400      ;
; -1.483 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.400      ;
; -1.483 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.400      ;
; -1.483 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.400      ;
; -1.477 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.395      ;
; -1.475 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.393      ;
; -1.463 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.380      ;
; -1.461 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[6]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.378      ;
; -1.461 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.378      ;
; -1.448 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift          ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.092     ; 2.354      ;
; -1.448 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift          ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.092     ; 2.354      ;
; -1.448 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift          ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.092     ; 2.354      ;
; -1.438 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.356      ;
; -1.432 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.349      ;
; -1.432 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.349      ;
; -1.424 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_RES_ACC ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 2.345      ;
; -1.419 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.336      ;
; -1.419 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.337      ;
; -1.415 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.332      ;
; -1.415 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.332      ;
; -1.414 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.331      ;
; -1.410 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift          ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.092     ; 2.316      ;
; -1.410 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift          ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.092     ; 2.316      ;
; -1.410 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift          ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.092     ; 2.316      ;
; -1.410 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift          ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.092     ; 2.316      ;
; -1.406 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.324      ;
; -1.405 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.323      ;
; -1.400 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.317      ;
; -1.396 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.313      ;
; -1.387 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[7]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.304      ;
; -1.384 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.301      ;
+--------+---------------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                                                                    ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.403 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|accEnable           ; IterMultCore:mult_core|MultCtrlUnit:control_unit|accEnable           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|busy                ; IterMultCore:mult_core|MultCtrlUnit:control_unit|busy                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[3]        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|done                ; IterMultCore:mult_core|MultCtrlUnit:control_unit|done                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[2]        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[1]        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[0]        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift           ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; MainCtrlUnit:main_ctrl_unit|multStart                                ; MainCtrlUnit:main_ctrl_unit|multStart                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.436 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[0]        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.702      ;
; 0.437 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_SHIFT    ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_BIT_TEST ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.703      ;
; 0.451 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[9]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.717      ;
; 0.451 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_BIT_TEST ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_SHIFT    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.717      ;
; 0.452 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[7]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.718      ;
; 0.455 ; MainCtrlUnit:main_ctrl_unit|s_state.ST_MULT_WAIT                     ; MainCtrlUnit:main_ctrl_unit|multStart                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.721      ;
; 0.550 ; MainCtrlUnit:main_ctrl_unit|s_state.ST_DIV_WAIT                      ; MainCtrlUnit:main_ctrl_unit|s_state.ST_IDLE                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.816      ;
; 0.554 ; s_operand1[6]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.820      ;
; 0.555 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[5]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[4]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.821      ;
; 0.555 ; s_operand1[5]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[5]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.821      ;
; 0.561 ; MainCtrlUnit:main_ctrl_unit|s_state.ST_MULT_START                    ; MainCtrlUnit:main_ctrl_unit|s_state.ST_MULT_WAIT                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.827      ;
; 0.564 ; MainCtrlUnit:main_ctrl_unit|s_state.ST_DIV_START                     ; MainCtrlUnit:main_ctrl_unit|s_state.ST_DIV_WAIT                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.830      ;
; 0.577 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.843      ;
; 0.578 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[15]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.845      ;
; 0.579 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[8]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.845      ;
; 0.584 ; s_start                                                              ; MainCtrlUnit:main_ctrl_unit|s_state.ST_DIV_START                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.850      ;
; 0.587 ; s_start                                                              ; MainCtrlUnit:main_ctrl_unit|s_state.ST_MULT_START                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.853      ;
; 0.594 ; s_operand0[5]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.860      ;
; 0.595 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[4]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.860      ;
; 0.616 ; s_multDiv_n                                                          ; MainCtrlUnit:main_ctrl_unit|s_state.ST_DIV_START                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.881      ;
; 0.617 ; s_globalReset                                                        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_INIT     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.883      ;
; 0.618 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[13]~reg0                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.884      ;
; 0.620 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]            ; LEDR[3]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.885      ;
; 0.621 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[9]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.887      ;
; 0.621 ; s_operand1[2]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.886      ;
; 0.621 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[3]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.887      ;
; 0.627 ; s_operand1[1]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.892      ;
; 0.628 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]            ; LEDR[9]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.893      ;
; 0.630 ; s_multDiv_n                                                          ; MainCtrlUnit:main_ctrl_unit|s_state.ST_MULT_START                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.895      ;
; 0.637 ; s_operand1[7]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[7]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.903      ;
; 0.640 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[3]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.905      ;
; 0.642 ; s_operand1[4]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[4]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.908      ;
; 0.642 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[2]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.907      ;
; 0.643 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]           ; LEDR[13]~reg0                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.908      ;
; 0.656 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[6]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[6]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.922      ;
; 0.658 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[5]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[5]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[4]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[4]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[6]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[5]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.659 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.925      ;
; 0.660 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.926      ;
; 0.660 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.926      ;
; 0.660 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.926      ;
; 0.661 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[6]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.927      ;
; 0.662 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[7]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[7]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.928      ;
; 0.665 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.931      ;
; 0.674 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.940      ;
; 0.685 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[7]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.951      ;
; 0.686 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[0]         ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_SHIFT    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.952      ;
; 0.687 ; MainCtrlUnit:main_ctrl_unit|s_state.ST_IDLE                          ; MainCtrlUnit:main_ctrl_unit|s_state.ST_MULT_START                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.953      ;
; 0.689 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|busy                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.955      ;
; 0.690 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_INIT     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.956      ;
; 0.692 ; MainCtrlUnit:main_ctrl_unit|multStart                                ; IterMultCore:mult_core|MultCtrlUnit:control_unit|busy                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.958      ;
; 0.696 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_INIT     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.962      ;
; 0.706 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[4]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.972      ;
; 0.706 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.972      ;
; 0.707 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[15]~reg0                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.973      ;
; 0.707 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[5]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.973      ;
; 0.709 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.975      ;
; 0.711 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[0]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.977      ;
; 0.716 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[11]      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.982      ;
; 0.720 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[14]      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.986      ;
; 0.720 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[13]      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.986      ;
; 0.720 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[12]      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.986      ;
; 0.734 ; MainCtrlUnit:main_ctrl_unit|s_state.ST_IDLE                          ; MainCtrlUnit:main_ctrl_unit|s_state.ST_DIV_START                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.000      ;
; 0.745 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[5]            ; LEDR[5]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.010      ;
; 0.752 ; MainCtrlUnit:main_ctrl_unit|multStart                                ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.018      ;
; 0.753 ; s_operand0[2]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.019      ;
; 0.764 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[2]        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.030      ;
; 0.777 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_INIT     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_BIT_TEST ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.043      ;
; 0.777 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]           ; LEDR[15]~reg0                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.042      ;
; 0.778 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]            ; LEDR[0]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.043      ;
; 0.779 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[4]            ; LEDR[4]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.044      ;
; 0.806 ; s_operand1[0]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[0]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.072      ;
; 0.807 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.073      ;
; 0.808 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.074      ;
; 0.810 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[12]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.077      ;
; 0.817 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[13]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.084      ;
; 0.822 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]            ; LEDR[8]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 1.085      ;
; 0.822 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[4]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.087      ;
; 0.824 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|done                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.091      ;
; 0.824 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[11]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.091      ;
; 0.829 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]           ; LEDR[12]~reg0                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 1.092      ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 395.41 MHz ; 250.0 MHz       ; CLOCK_50   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; -1.529 ; -70.195        ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.354 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; CLOCK_50 ; -3.000 ; -126.360                     ;
+----------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                                               ;
+--------+---------------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                           ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.529 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.456      ;
; -1.503 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.430      ;
; -1.480 ; s_globalReset                                                       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.406      ;
; -1.480 ; s_globalReset                                                       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.406      ;
; -1.480 ; s_globalReset                                                       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.406      ;
; -1.480 ; s_globalReset                                                       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.406      ;
; -1.480 ; s_globalReset                                                       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.406      ;
; -1.480 ; s_globalReset                                                       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.406      ;
; -1.480 ; s_globalReset                                                       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.406      ;
; -1.480 ; s_globalReset                                                       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.406      ;
; -1.480 ; s_globalReset                                                       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.406      ;
; -1.480 ; s_globalReset                                                       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.406      ;
; -1.480 ; s_globalReset                                                       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.406      ;
; -1.480 ; s_globalReset                                                       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.406      ;
; -1.480 ; s_globalReset                                                       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.406      ;
; -1.480 ; s_globalReset                                                       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.406      ;
; -1.480 ; s_globalReset                                                       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.406      ;
; -1.480 ; s_globalReset                                                       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.406      ;
; -1.474 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.401      ;
; -1.461 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.388      ;
; -1.458 ; s_globalReset                                                       ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 2.373      ;
; -1.458 ; s_globalReset                                                       ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 2.373      ;
; -1.458 ; s_globalReset                                                       ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 2.373      ;
; -1.424 ; s_globalReset                                                       ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 2.339      ;
; -1.424 ; s_globalReset                                                       ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 2.339      ;
; -1.424 ; s_globalReset                                                       ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 2.339      ;
; -1.424 ; s_globalReset                                                       ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 2.339      ;
; -1.413 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.340      ;
; -1.399 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.326      ;
; -1.387 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.314      ;
; -1.361 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.288      ;
; -1.358 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.285      ;
; -1.357 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.284      ;
; -1.345 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.272      ;
; -1.342 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.269      ;
; -1.328 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.255      ;
; -1.316 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.243      ;
; -1.313 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.240      ;
; -1.297 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.224      ;
; -1.296 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.223      ;
; -1.287 ; s_globalReset                                                       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 2.212      ;
; -1.287 ; s_globalReset                                                       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 2.212      ;
; -1.287 ; s_globalReset                                                       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 2.212      ;
; -1.287 ; s_globalReset                                                       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 2.212      ;
; -1.287 ; s_globalReset                                                       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 2.212      ;
; -1.283 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.210      ;
; -1.274 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.200      ;
; -1.274 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.200      ;
; -1.274 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.200      ;
; -1.274 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.200      ;
; -1.274 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.200      ;
; -1.274 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.200      ;
; -1.274 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.200      ;
; -1.274 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.200      ;
; -1.274 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.200      ;
; -1.274 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.200      ;
; -1.274 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.200      ;
; -1.274 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.200      ;
; -1.274 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.200      ;
; -1.274 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.200      ;
; -1.274 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.200      ;
; -1.274 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.200      ;
; -1.271 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.198      ;
; -1.267 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.194      ;
; -1.263 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.190      ;
; -1.246 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.173      ;
; -1.245 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.172      ;
; -1.242 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.169      ;
; -1.241 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.168      ;
; -1.238 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.165      ;
; -1.229 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.156      ;
; -1.227 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[6]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.154      ;
; -1.226 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.153      ;
; -1.224 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.151      ;
; -1.220 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_RES_ACC ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 2.151      ;
; -1.220 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift          ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 2.135      ;
; -1.220 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift          ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 2.135      ;
; -1.220 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift          ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 2.135      ;
; -1.212 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.139      ;
; -1.200 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.127      ;
; -1.197 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.124      ;
; -1.195 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.122      ;
; -1.188 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift          ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 2.103      ;
; -1.188 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift          ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 2.103      ;
; -1.188 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift          ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 2.103      ;
; -1.188 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift          ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 2.103      ;
; -1.181 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.108      ;
; -1.180 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.107      ;
; -1.171 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.098      ;
; -1.168 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.095      ;
; -1.167 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.094      ;
; -1.155 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.082      ;
; -1.151 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.078      ;
; -1.148 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.075      ;
; -1.147 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.074      ;
; -1.142 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.069      ;
; -1.131 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[4]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.058      ;
; -1.130 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.057      ;
; -1.129 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.056      ;
; -1.127 ; s_globalReset                                                       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.054      ;
+--------+---------------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                     ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.354 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|done                ; IterMultCore:mult_core|MultCtrlUnit:control_unit|done                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|accEnable           ; IterMultCore:mult_core|MultCtrlUnit:control_unit|accEnable           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|busy                ; IterMultCore:mult_core|MultCtrlUnit:control_unit|busy                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[3]        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[2]        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[1]        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[0]        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift           ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; MainCtrlUnit:main_ctrl_unit|multStart                                ; MainCtrlUnit:main_ctrl_unit|multStart                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.395 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[0]        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.637      ;
; 0.404 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_SHIFT    ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_BIT_TEST ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.646      ;
; 0.417 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[9]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.659      ;
; 0.417 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[7]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.659      ;
; 0.417 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_BIT_TEST ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_SHIFT    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.659      ;
; 0.420 ; MainCtrlUnit:main_ctrl_unit|s_state.ST_MULT_WAIT                     ; MainCtrlUnit:main_ctrl_unit|multStart                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.662      ;
; 0.499 ; MainCtrlUnit:main_ctrl_unit|s_state.ST_DIV_WAIT                      ; MainCtrlUnit:main_ctrl_unit|s_state.ST_IDLE                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.741      ;
; 0.509 ; s_operand1[5]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[5]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.751      ;
; 0.509 ; s_operand1[6]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.751      ;
; 0.510 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[5]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[4]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.752      ;
; 0.515 ; MainCtrlUnit:main_ctrl_unit|s_state.ST_MULT_START                    ; MainCtrlUnit:main_ctrl_unit|s_state.ST_MULT_WAIT                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.757      ;
; 0.518 ; MainCtrlUnit:main_ctrl_unit|s_state.ST_DIV_START                     ; MainCtrlUnit:main_ctrl_unit|s_state.ST_DIV_WAIT                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.760      ;
; 0.530 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.772      ;
; 0.531 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[8]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.773      ;
; 0.534 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[15]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.778      ;
; 0.535 ; s_start                                                              ; MainCtrlUnit:main_ctrl_unit|s_state.ST_DIV_START                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.777      ;
; 0.538 ; s_start                                                              ; MainCtrlUnit:main_ctrl_unit|s_state.ST_MULT_START                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.780      ;
; 0.551 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[4]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.793      ;
; 0.552 ; s_operand0[5]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.793      ;
; 0.559 ; s_globalReset                                                        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_INIT     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.801      ;
; 0.569 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[13]~reg0                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.812      ;
; 0.569 ; s_multDiv_n                                                          ; MainCtrlUnit:main_ctrl_unit|s_state.ST_DIV_START                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.811      ;
; 0.571 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]            ; LEDR[3]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.813      ;
; 0.572 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[9]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.815      ;
; 0.572 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[3]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.815      ;
; 0.572 ; s_operand1[2]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.814      ;
; 0.578 ; s_operand1[1]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.820      ;
; 0.580 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]            ; LEDR[9]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.822      ;
; 0.583 ; s_operand1[7]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[7]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.825      ;
; 0.586 ; s_multDiv_n                                                          ; MainCtrlUnit:main_ctrl_unit|s_state.ST_MULT_START                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.828      ;
; 0.586 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[3]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.828      ;
; 0.587 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[2]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.829      ;
; 0.589 ; s_operand1[4]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[4]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.831      ;
; 0.591 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]           ; LEDR[13]~reg0                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.833      ;
; 0.600 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[6]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[6]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[5]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[5]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.601 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.602 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[4]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[4]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.845      ;
; 0.603 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.846      ;
; 0.604 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.846      ;
; 0.605 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[7]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[7]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[6]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[5]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.847      ;
; 0.606 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[6]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.848      ;
; 0.606 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.848      ;
; 0.606 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.848      ;
; 0.609 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.851      ;
; 0.618 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.861      ;
; 0.626 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[7]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.868      ;
; 0.627 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[0]         ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_SHIFT    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.869      ;
; 0.630 ; MainCtrlUnit:main_ctrl_unit|s_state.ST_IDLE                          ; MainCtrlUnit:main_ctrl_unit|s_state.ST_MULT_START                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.872      ;
; 0.631 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|busy                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.873      ;
; 0.635 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_INIT     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.877      ;
; 0.636 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_INIT     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.878      ;
; 0.637 ; MainCtrlUnit:main_ctrl_unit|multStart                                ; IterMultCore:mult_core|MultCtrlUnit:control_unit|busy                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.879      ;
; 0.645 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.887      ;
; 0.646 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[5]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.889      ;
; 0.646 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[4]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.889      ;
; 0.647 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[15]~reg0                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.890      ;
; 0.650 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[0]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.893      ;
; 0.651 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[11]      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.894      ;
; 0.653 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.894      ;
; 0.656 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[13]      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.899      ;
; 0.657 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[14]      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.900      ;
; 0.657 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[12]      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.900      ;
; 0.676 ; MainCtrlUnit:main_ctrl_unit|s_state.ST_IDLE                          ; MainCtrlUnit:main_ctrl_unit|s_state.ST_DIV_START                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.918      ;
; 0.689 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[2]        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.931      ;
; 0.691 ; MainCtrlUnit:main_ctrl_unit|multStart                                ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.933      ;
; 0.694 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[5]            ; LEDR[5]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.936      ;
; 0.708 ; s_operand0[2]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.949      ;
; 0.727 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]           ; LEDR[15]~reg0                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.969      ;
; 0.727 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]            ; LEDR[0]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.969      ;
; 0.728 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_INIT     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_BIT_TEST ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.969      ;
; 0.728 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[4]            ; LEDR[4]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.970      ;
; 0.742 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]            ; LEDR[8]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.981      ;
; 0.746 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]           ; LEDR[12]~reg0                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.985      ;
; 0.746 ; MainCtrlUnit:main_ctrl_unit|multStart                                ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_INIT     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 0.991      ;
; 0.748 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.991      ;
; 0.749 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.992      ;
; 0.751 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[12]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.995      ;
; 0.753 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]           ; LEDR[10]~reg0                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.992      ;
; 0.753 ; s_operand1[0]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[0]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.994      ;
; 0.757 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[13]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.001      ;
; 0.763 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[4]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.005      ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; -0.399 ; -11.639        ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.182 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; CLOCK_50 ; -3.000 ; -104.803                     ;
+----------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                                               ;
+--------+---------------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                           ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.399 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.345      ;
; -0.395 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.341      ;
; -0.366 ; s_globalReset                                                       ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.051     ; 1.302      ;
; -0.366 ; s_globalReset                                                       ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.051     ; 1.302      ;
; -0.366 ; s_globalReset                                                       ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.051     ; 1.302      ;
; -0.359 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.305      ;
; -0.347 ; s_globalReset                                                       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.293      ;
; -0.347 ; s_globalReset                                                       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.293      ;
; -0.347 ; s_globalReset                                                       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.293      ;
; -0.347 ; s_globalReset                                                       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.293      ;
; -0.347 ; s_globalReset                                                       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.293      ;
; -0.347 ; s_globalReset                                                       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.293      ;
; -0.347 ; s_globalReset                                                       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.293      ;
; -0.347 ; s_globalReset                                                       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.293      ;
; -0.347 ; s_globalReset                                                       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.293      ;
; -0.347 ; s_globalReset                                                       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.293      ;
; -0.347 ; s_globalReset                                                       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.293      ;
; -0.347 ; s_globalReset                                                       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.293      ;
; -0.347 ; s_globalReset                                                       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.293      ;
; -0.347 ; s_globalReset                                                       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.293      ;
; -0.347 ; s_globalReset                                                       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.293      ;
; -0.347 ; s_globalReset                                                       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.293      ;
; -0.347 ; s_globalReset                                                       ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.051     ; 1.283      ;
; -0.347 ; s_globalReset                                                       ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.051     ; 1.283      ;
; -0.347 ; s_globalReset                                                       ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.051     ; 1.283      ;
; -0.347 ; s_globalReset                                                       ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.051     ; 1.283      ;
; -0.331 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.277      ;
; -0.329 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.275      ;
; -0.327 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.273      ;
; -0.314 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.260      ;
; -0.310 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.256      ;
; -0.309 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.255      ;
; -0.300 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.247      ;
; -0.296 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.243      ;
; -0.291 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.237      ;
; -0.285 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.232      ;
; -0.276 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.222      ;
; -0.263 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.209      ;
; -0.262 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.208      ;
; -0.261 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.207      ;
; -0.259 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.205      ;
; -0.258 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.204      ;
; -0.254 ; s_globalReset                                                       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.199      ;
; -0.254 ; s_globalReset                                                       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.199      ;
; -0.254 ; s_globalReset                                                       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.199      ;
; -0.254 ; s_globalReset                                                       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.199      ;
; -0.254 ; s_globalReset                                                       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.199      ;
; -0.247 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.194      ;
; -0.246 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.192      ;
; -0.242 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.188      ;
; -0.241 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.187      ;
; -0.232 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.179      ;
; -0.229 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.176      ;
; -0.228 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.175      ;
; -0.225 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.172      ;
; -0.225 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift          ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.051     ; 1.161      ;
; -0.225 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift          ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.051     ; 1.161      ;
; -0.225 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift          ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.051     ; 1.161      ;
; -0.224 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.170      ;
; -0.223 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.169      ;
; -0.218 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.165      ;
; -0.217 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.163      ;
; -0.217 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.163      ;
; -0.217 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.163      ;
; -0.217 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.163      ;
; -0.217 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.163      ;
; -0.217 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.163      ;
; -0.217 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.163      ;
; -0.217 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.163      ;
; -0.217 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.163      ;
; -0.217 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.163      ;
; -0.217 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.163      ;
; -0.217 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.163      ;
; -0.217 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.163      ;
; -0.217 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.163      ;
; -0.217 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.163      ;
; -0.217 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.163      ;
; -0.217 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.164      ;
; -0.210 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_RES_ACC ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.157      ;
; -0.208 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.154      ;
; -0.207 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.154      ;
; -0.206 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift          ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.051     ; 1.142      ;
; -0.206 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift          ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.051     ; 1.142      ;
; -0.206 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift          ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.051     ; 1.142      ;
; -0.206 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift          ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.051     ; 1.142      ;
; -0.203 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.150      ;
; -0.195 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.141      ;
; -0.195 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.141      ;
; -0.194 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.140      ;
; -0.193 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.139      ;
; -0.191 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.137      ;
; -0.190 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.136      ;
; -0.181 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.128      ;
; -0.179 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.126      ;
; -0.178 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[7]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.124      ;
; -0.178 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.124      ;
; -0.174 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[7]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.120      ;
; -0.174 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.120      ;
; -0.173 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.119      ;
; -0.170 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[6]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.116      ;
+--------+---------------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                     ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.182 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|accEnable           ; IterMultCore:mult_core|MultCtrlUnit:control_unit|accEnable           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|busy                ; IterMultCore:mult_core|MultCtrlUnit:control_unit|busy                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[3]        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|done                ; IterMultCore:mult_core|MultCtrlUnit:control_unit|done                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[2]        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[1]        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[0]        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift           ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; MainCtrlUnit:main_ctrl_unit|multStart                                ; MainCtrlUnit:main_ctrl_unit|multStart                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.194 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_SHIFT    ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_BIT_TEST ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.319      ;
; 0.198 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[0]        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.323      ;
; 0.200 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_BIT_TEST ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_SHIFT    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.325      ;
; 0.201 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[9]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.326      ;
; 0.201 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[7]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.326      ;
; 0.205 ; MainCtrlUnit:main_ctrl_unit|s_state.ST_MULT_WAIT                     ; MainCtrlUnit:main_ctrl_unit|multStart                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.330      ;
; 0.249 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[5]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[4]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.373      ;
; 0.249 ; s_operand1[6]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.373      ;
; 0.250 ; s_operand1[5]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[5]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.374      ;
; 0.251 ; MainCtrlUnit:main_ctrl_unit|s_state.ST_MULT_START                    ; MainCtrlUnit:main_ctrl_unit|s_state.ST_MULT_WAIT                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.376      ;
; 0.251 ; MainCtrlUnit:main_ctrl_unit|s_state.ST_DIV_WAIT                      ; MainCtrlUnit:main_ctrl_unit|s_state.ST_IDLE                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.376      ;
; 0.254 ; MainCtrlUnit:main_ctrl_unit|s_state.ST_DIV_START                     ; MainCtrlUnit:main_ctrl_unit|s_state.ST_DIV_WAIT                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.379      ;
; 0.256 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[15]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.381      ;
; 0.257 ; s_operand0[5]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.382      ;
; 0.258 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[4]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.382      ;
; 0.261 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[8]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.386      ;
; 0.261 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.386      ;
; 0.265 ; s_start                                                              ; MainCtrlUnit:main_ctrl_unit|s_state.ST_DIV_START                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.390      ;
; 0.268 ; s_operand1[2]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.392      ;
; 0.269 ; s_start                                                              ; MainCtrlUnit:main_ctrl_unit|s_state.ST_MULT_START                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.394      ;
; 0.270 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]            ; LEDR[3]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.394      ;
; 0.272 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]            ; LEDR[9]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.396      ;
; 0.272 ; s_operand1[1]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.396      ;
; 0.275 ; s_multDiv_n                                                          ; MainCtrlUnit:main_ctrl_unit|s_state.ST_DIV_START                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.400      ;
; 0.276 ; s_multDiv_n                                                          ; MainCtrlUnit:main_ctrl_unit|s_state.ST_MULT_START                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.401      ;
; 0.278 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]           ; LEDR[13]~reg0                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.402      ;
; 0.286 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[13]~reg0                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.411      ;
; 0.287 ; s_globalReset                                                        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_INIT     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.412      ;
; 0.288 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[9]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.413      ;
; 0.289 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[3]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.414      ;
; 0.291 ; s_operand1[7]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[7]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.415      ;
; 0.292 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[3]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.416      ;
; 0.292 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[2]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.416      ;
; 0.294 ; s_operand1[4]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[4]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.418      ;
; 0.299 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[6]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[5]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.423      ;
; 0.301 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[6]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[6]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.425      ;
; 0.301 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.425      ;
; 0.302 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[6]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[5]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[5]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[4]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[4]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.427      ;
; 0.303 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.427      ;
; 0.303 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[7]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[7]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.427      ;
; 0.305 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.430      ;
; 0.307 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.431      ;
; 0.312 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[0]         ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_SHIFT    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.437      ;
; 0.313 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[7]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.437      ;
; 0.315 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_INIT     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.440      ;
; 0.315 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|busy                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.440      ;
; 0.316 ; MainCtrlUnit:main_ctrl_unit|multStart                                ; IterMultCore:mult_core|MultCtrlUnit:control_unit|busy                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.441      ;
; 0.317 ; MainCtrlUnit:main_ctrl_unit|s_state.ST_IDLE                          ; MainCtrlUnit:main_ctrl_unit|s_state.ST_MULT_START                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.442      ;
; 0.319 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_INIT     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.444      ;
; 0.324 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.449      ;
; 0.325 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.450      ;
; 0.329 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[11]      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.454      ;
; 0.329 ; s_operand0[2]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.454      ;
; 0.330 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[14]      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.455      ;
; 0.331 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[13]      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.456      ;
; 0.331 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[5]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.456      ;
; 0.331 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[4]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.456      ;
; 0.331 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[5]            ; LEDR[5]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.455      ;
; 0.332 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[15]~reg0                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.457      ;
; 0.332 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[12]      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.457      ;
; 0.335 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[0]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.460      ;
; 0.341 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_INIT     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_BIT_TEST ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.466      ;
; 0.341 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]            ; LEDR[0]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.465      ;
; 0.342 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[2]        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.467      ;
; 0.342 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]           ; LEDR[15]~reg0                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.466      ;
; 0.343 ; MainCtrlUnit:main_ctrl_unit|s_state.ST_IDLE                          ; MainCtrlUnit:main_ctrl_unit|s_state.ST_DIV_START                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.468      ;
; 0.343 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[4]            ; LEDR[4]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.467      ;
; 0.348 ; MainCtrlUnit:main_ctrl_unit|multStart                                ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.473      ;
; 0.360 ; s_operand1[0]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[0]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.485      ;
; 0.362 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.486      ;
; 0.363 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.487      ;
; 0.366 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]            ; LEDR[8]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.489      ;
; 0.366 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[12]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.491      ;
; 0.368 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[13]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.493      ;
; 0.369 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]           ; LEDR[12]~reg0                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.492      ;
; 0.369 ; MainCtrlUnit:main_ctrl_unit|multStart                                ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_INIT     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.495      ;
; 0.370 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[11]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.495      ;
; 0.370 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[4]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.494      ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.815  ; 0.182 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50        ; -1.815  ; 0.182 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -85.798 ; 0.0   ; 0.0      ; 0.0     ; -126.36             ;
;  CLOCK_50        ; -85.798 ; 0.000 ; N/A      ; N/A     ; -126.360            ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[16]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[17]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[13]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[14]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[15]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AUD_ADCDAT              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK2_50               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK3_50               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ENET0_INT_N             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_LINK100           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ENET0_MDIO              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_COL            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_CRS            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DATA[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DATA[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DATA[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DATA[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DV             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_ER             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_TX_CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_INT_N             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_LINK100           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ENET1_MDIO              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_COL            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_CRS            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DATA[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DATA[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DATA[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DATA[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DV             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_ER             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_TX_CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENETCLK_25              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FL_RY                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; HSMC_CLKIN0             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; IRDA_RXD                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OTG_INT                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SD_WP_N                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SMA_CLKIN               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_CLK27                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[0]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[1]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[2]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[3]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[4]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[5]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[6]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[7]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_HS                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_VS                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; UART_RTS                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; UART_RXD                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.149 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.149 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.96e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.96e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 655      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 655      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 20    ; 20   ;
; Unconstrained Output Ports      ; 19    ; 19   ;
; Unconstrained Output Port Paths ; 19    ; 19   ;
+---------------------------------+-------+------+


+------------------------------------------+
; Clock Status Summary                     ;
+----------+----------+------+-------------+
; Target   ; Clock    ; Type ; Status      ;
+----------+----------+------+-------------+
; CLOCK_50 ; CLOCK_50 ; Base ; Constrained ;
+----------+----------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; CLOCK_50   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; KEY[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; KEY[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[13]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[14]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[15]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[17]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDG[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[8]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[8]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[9]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[10]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[11]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[12]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[13]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[14]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[15]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; CLOCK_50   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; KEY[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; KEY[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[13]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[14]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[15]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[17]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDG[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[8]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[8]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[9]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[10]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[11]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[12]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[13]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[14]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[15]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition
    Info: Processing started: Wed May 22 10:51:33 2019
Info: Command: quartus_sta IterMultDiv -c IterMultDiv
Info: qsta_default_script.tcl version: #3
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'IterMultDiv.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.815
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.815             -85.798 CLOCK_50 
Info (332146): Worst-case hold slack is 0.403
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.403               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -126.360 CLOCK_50 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.529
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.529             -70.195 CLOCK_50 
Info (332146): Worst-case hold slack is 0.354
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.354               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -126.360 CLOCK_50 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.399
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.399             -11.639 CLOCK_50 
Info (332146): Worst-case hold slack is 0.182
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.182               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -104.803 CLOCK_50 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4864 megabytes
    Info: Processing ended: Wed May 22 10:51:36 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


