TimeQuest Timing Analyzer report for projeto01
Tue Mar 10 14:28:27 2020
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'divisorClock:DivClock|ax'
 12. Slow Model Setup: 'clock_27'
 13. Slow Model Hold: 'clock_27'
 14. Slow Model Hold: 'divisorClock:DivClock|ax'
 15. Slow Model Recovery: 'divisorClock:DivClock|ax'
 16. Slow Model Removal: 'divisorClock:DivClock|ax'
 17. Slow Model Minimum Pulse Width: 'divisorClock:DivClock|ax'
 18. Slow Model Minimum Pulse Width: 'clock_27'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'divisorClock:DivClock|ax'
 29. Fast Model Setup: 'clock_27'
 30. Fast Model Hold: 'clock_27'
 31. Fast Model Hold: 'divisorClock:DivClock|ax'
 32. Fast Model Recovery: 'divisorClock:DivClock|ax'
 33. Fast Model Removal: 'divisorClock:DivClock|ax'
 34. Fast Model Minimum Pulse Width: 'divisorClock:DivClock|ax'
 35. Fast Model Minimum Pulse Width: 'clock_27'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; projeto01                                          ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C35F672C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                             ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; Clock Name               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                      ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; clock_27                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_27 }                 ;
; divisorClock:DivClock|ax ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisorClock:DivClock|ax } ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+


+----------------------------------------------------------------+
; Slow Model Fmax Summary                                        ;
+------------+-----------------+--------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note ;
+------------+-----------------+--------------------------+------+
; 180.41 MHz ; 180.41 MHz      ; divisorClock:DivClock|ax ;      ;
; 271.3 MHz  ; 271.3 MHz       ; clock_27                 ;      ;
+------------+-----------------+--------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------+
; Slow Model Setup Summary                          ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; divisorClock:DivClock|ax ; -4.543 ; -42.583       ;
; clock_27                 ; -2.686 ; -46.405       ;
+--------------------------+--------+---------------+


+---------------------------------------------------+
; Slow Model Hold Summary                           ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clock_27                 ; -2.506 ; -2.506        ;
; divisorClock:DivClock|ax ; 0.391  ; 0.000         ;
+--------------------------+--------+---------------+


+---------------------------------------------------+
; Slow Model Recovery Summary                       ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; divisorClock:DivClock|ax ; -0.261 ; -2.088        ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow Model Removal Summary                       ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; divisorClock:DivClock|ax ; 1.031 ; 0.000         ;
+--------------------------+-------+---------------+


+---------------------------------------------------+
; Slow Model Minimum Pulse Width Summary            ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; divisorClock:DivClock|ax ; -1.423 ; -37.076       ;
; clock_27                 ; -1.380 ; -26.380       ;
+--------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'divisorClock:DivClock|ax'                                                                                                                                                                                                                                    ;
+--------+----------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                                                      ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -4.543 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg0 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.057     ; 5.522      ;
; -4.543 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg1 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.057     ; 5.522      ;
; -4.543 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg2 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.057     ; 5.522      ;
; -4.543 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg3 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.057     ; 5.522      ;
; -4.543 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg4 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.057     ; 5.522      ;
; -4.543 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg5 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.057     ; 5.522      ;
; -4.472 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg0 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.057     ; 5.451      ;
; -4.472 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg1 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.057     ; 5.451      ;
; -4.472 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg2 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.057     ; 5.451      ;
; -4.472 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg3 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.057     ; 5.451      ;
; -4.472 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg4 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.057     ; 5.451      ;
; -4.472 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg5 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.057     ; 5.451      ;
; -4.401 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg0 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.057     ; 5.380      ;
; -4.401 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg1 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.057     ; 5.380      ;
; -4.401 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg2 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.057     ; 5.380      ;
; -4.401 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg3 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.057     ; 5.380      ;
; -4.401 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg4 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.057     ; 5.380      ;
; -4.401 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg5 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.057     ; 5.380      ;
; -4.330 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg0 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.057     ; 5.309      ;
; -4.330 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg1 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.057     ; 5.309      ;
; -4.330 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg2 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.057     ; 5.309      ;
; -4.330 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg3 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.057     ; 5.309      ;
; -4.330 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg4 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.057     ; 5.309      ;
; -4.330 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg5 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.057     ; 5.309      ;
; -4.259 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg0 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.057     ; 5.238      ;
; -4.259 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg1 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.057     ; 5.238      ;
; -4.259 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg2 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.057     ; 5.238      ;
; -4.259 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg3 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.057     ; 5.238      ;
; -4.259 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg4 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.057     ; 5.238      ;
; -4.259 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg5 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.057     ; 5.238      ;
; -4.188 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg0 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.057     ; 5.167      ;
; -4.188 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg1 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.057     ; 5.167      ;
; -4.188 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg2 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.057     ; 5.167      ;
; -4.188 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg3 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.057     ; 5.167      ;
; -4.188 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg4 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.057     ; 5.167      ;
; -4.188 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg5 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.057     ; 5.167      ;
; -3.801 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg0 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.057     ; 4.780      ;
; -3.801 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg1 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.057     ; 4.780      ;
; -3.801 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg2 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.057     ; 4.780      ;
; -3.801 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg3 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.057     ; 4.780      ;
; -3.801 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg4 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.057     ; 4.780      ;
; -3.801 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg5 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.057     ; 4.780      ;
; -3.258 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]                                                  ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E4 ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.001      ; 4.295      ;
; -3.253 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]                                                  ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2 ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.001      ; 4.290      ;
; -3.150 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]                                                  ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E4 ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.001      ; 4.187      ;
; -3.145 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]                                                  ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2 ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.001      ; 4.182      ;
; -3.129 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg0 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.057     ; 4.108      ;
; -3.129 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg1 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.057     ; 4.108      ;
; -3.129 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg2 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.057     ; 4.108      ;
; -3.129 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg3 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.057     ; 4.108      ;
; -3.129 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg4 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.057     ; 4.108      ;
; -3.129 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg5 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.057     ; 4.108      ;
; -3.051 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]                                                  ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E4 ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.001      ; 4.088      ;
; -3.046 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]                                                  ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2 ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.001      ; 4.083      ;
; -2.978 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4]                                                  ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E4 ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.001      ; 4.015      ;
; -2.973 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4]                                                  ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2 ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.001      ; 4.010      ;
; -2.852 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]                                                  ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E4 ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.001      ; 3.889      ;
; -2.847 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]                                                  ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2 ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.001      ; 3.884      ;
; -2.669 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]                                                  ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E4 ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.001      ; 3.706      ;
; -2.664 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]                                                  ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2 ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.001      ; 3.701      ;
; -2.534 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]                                                  ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E4 ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.001      ; 3.571      ;
; -2.529 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]                                                  ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2 ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.001      ; 3.566      ;
; -1.758 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]                                                  ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E4 ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.001      ; 2.795      ;
; -1.753 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]                                                  ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2 ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.001      ; 2.790      ;
; -1.423 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]                                                  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 2.459      ;
; -1.352 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]                                                  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 2.388      ;
; -1.281 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]                                                  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 2.317      ;
; -1.210 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]                                                  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 2.246      ;
; -1.139 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]                                                  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 2.175      ;
; -1.068 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]                                                  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 2.104      ;
; -0.973 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]                                                  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 2.009      ;
; -0.902 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]                                                  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 1.938      ;
; -0.850 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]                                                  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 1.886      ;
; -0.831 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]                                                  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 1.867      ;
; -0.769 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2                                             ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2 ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 1.805      ;
; -0.760 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]                                                  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 1.796      ;
; -0.703 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]                                                  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 1.739      ;
; -0.689 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]                                                  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 1.725      ;
; -0.681 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]                                                  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 1.717      ;
; -0.667 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]                                                  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 1.703      ;
; -0.632 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]                                                  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 1.668      ;
; -0.618 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]                                                  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 1.654      ;
; -0.616 ; contador6Bits:Cont|ffjk:Q0|qS                                                                            ; contador6Bits:Cont|ffjk:Q5|qS                                ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.001     ; 1.651      ;
; -0.615 ; contador6Bits:Cont|ffjk:Q0|qS                                                                            ; contador6Bits:Cont|ffjk:Q4|qS                                ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.001     ; 1.650      ;
; -0.614 ; contador6Bits:Cont|ffjk:Q0|qS                                                                            ; contador6Bits:Cont|ffjk:Q3|qS                                ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.001     ; 1.649      ;
; -0.603 ; contador6Bits:Cont|ffjk:Q1|qS                                                                            ; contador6Bits:Cont|ffjk:Q5|qS                                ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.001     ; 1.638      ;
; -0.602 ; contador6Bits:Cont|ffjk:Q1|qS                                                                            ; contador6Bits:Cont|ffjk:Q4|qS                                ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.001     ; 1.637      ;
; -0.601 ; contador6Bits:Cont|ffjk:Q1|qS                                                                            ; contador6Bits:Cont|ffjk:Q3|qS                                ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.001     ; 1.636      ;
; -0.596 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]                                                  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 1.632      ;
; -0.561 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4]                                                  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 1.597      ;
; -0.561 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]                                                  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 1.597      ;
; -0.547 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]                                                  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 1.583      ;
; -0.525 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]                                                  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 1.561      ;
; -0.525 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]                                                  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 1.561      ;
; -0.514 ; botaoSincrono:BS|y_present.E2                                                                            ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2 ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 1.550      ;
; -0.490 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4]                                                  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 1.526      ;
; -0.490 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]                                                  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 1.526      ;
; -0.464 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]                                                  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 1.500      ;
; -0.463 ; contador6Bits:Cont|ffjk:Q2|qS                                                                            ; contador6Bits:Cont|ffjk:Q5|qS                                ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.001     ; 1.498      ;
; -0.462 ; contador6Bits:Cont|ffjk:Q2|qS                                                                            ; contador6Bits:Cont|ffjk:Q4|qS                                ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.001     ; 1.497      ;
+--------+----------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_27'                                                                                                                 ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -2.686 ; divisorClock:DivClock|cnt[0]  ; divisorClock:DivClock|cnt[22] ; clock_27     ; clock_27    ; 1.000        ; 0.002      ; 3.724      ;
; -2.661 ; divisorClock:DivClock|cnt[1]  ; divisorClock:DivClock|cnt[22] ; clock_27     ; clock_27    ; 1.000        ; 0.002      ; 3.699      ;
; -2.620 ; divisorClock:DivClock|cnt[0]  ; divisorClock:DivClock|cnt[23] ; clock_27     ; clock_27    ; 1.000        ; 0.002      ; 3.658      ;
; -2.595 ; divisorClock:DivClock|cnt[1]  ; divisorClock:DivClock|cnt[23] ; clock_27     ; clock_27    ; 1.000        ; 0.002      ; 3.633      ;
; -2.586 ; divisorClock:DivClock|cnt[2]  ; divisorClock:DivClock|cnt[22] ; clock_27     ; clock_27    ; 1.000        ; 0.002      ; 3.624      ;
; -2.520 ; divisorClock:DivClock|cnt[2]  ; divisorClock:DivClock|cnt[23] ; clock_27     ; clock_27    ; 1.000        ; 0.002      ; 3.558      ;
; -2.476 ; divisorClock:DivClock|cnt[3]  ; divisorClock:DivClock|cnt[22] ; clock_27     ; clock_27    ; 1.000        ; 0.002      ; 3.514      ;
; -2.410 ; divisorClock:DivClock|cnt[3]  ; divisorClock:DivClock|cnt[23] ; clock_27     ; clock_27    ; 1.000        ; 0.002      ; 3.448      ;
; -2.400 ; divisorClock:DivClock|cnt[0]  ; divisorClock:DivClock|cnt[14] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 3.436      ;
; -2.377 ; divisorClock:DivClock|cnt[0]  ; divisorClock:DivClock|cnt[19] ; clock_27     ; clock_27    ; 1.000        ; 0.002      ; 3.415      ;
; -2.375 ; divisorClock:DivClock|cnt[1]  ; divisorClock:DivClock|cnt[14] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 3.411      ;
; -2.365 ; divisorClock:DivClock|cnt[0]  ; divisorClock:DivClock|cnt[16] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 3.401      ;
; -2.352 ; divisorClock:DivClock|cnt[1]  ; divisorClock:DivClock|cnt[19] ; clock_27     ; clock_27    ; 1.000        ; 0.002      ; 3.390      ;
; -2.351 ; divisorClock:DivClock|cnt[4]  ; divisorClock:DivClock|cnt[22] ; clock_27     ; clock_27    ; 1.000        ; 0.002      ; 3.389      ;
; -2.340 ; divisorClock:DivClock|cnt[1]  ; divisorClock:DivClock|cnt[16] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 3.376      ;
; -2.330 ; divisorClock:DivClock|cnt[0]  ; divisorClock:DivClock|cnt[13] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 3.366      ;
; -2.305 ; divisorClock:DivClock|cnt[1]  ; divisorClock:DivClock|cnt[13] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 3.341      ;
; -2.300 ; divisorClock:DivClock|cnt[2]  ; divisorClock:DivClock|cnt[14] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 3.336      ;
; -2.289 ; divisorClock:DivClock|cnt[5]  ; divisorClock:DivClock|cnt[22] ; clock_27     ; clock_27    ; 1.000        ; 0.002      ; 3.327      ;
; -2.285 ; divisorClock:DivClock|cnt[4]  ; divisorClock:DivClock|cnt[23] ; clock_27     ; clock_27    ; 1.000        ; 0.002      ; 3.323      ;
; -2.277 ; divisorClock:DivClock|cnt[2]  ; divisorClock:DivClock|cnt[19] ; clock_27     ; clock_27    ; 1.000        ; 0.002      ; 3.315      ;
; -2.265 ; divisorClock:DivClock|cnt[2]  ; divisorClock:DivClock|cnt[16] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 3.301      ;
; -2.241 ; divisorClock:DivClock|cnt[8]  ; divisorClock:DivClock|cnt[0]  ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 3.277      ;
; -2.241 ; divisorClock:DivClock|cnt[8]  ; divisorClock:DivClock|cnt[6]  ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 3.277      ;
; -2.240 ; divisorClock:DivClock|cnt[8]  ; divisorClock:DivClock|cnt[5]  ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 3.276      ;
; -2.230 ; divisorClock:DivClock|cnt[2]  ; divisorClock:DivClock|cnt[13] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 3.266      ;
; -2.227 ; divisorClock:DivClock|cnt[8]  ; divisorClock:DivClock|cnt[10] ; clock_27     ; clock_27    ; 1.000        ; -0.002     ; 3.261      ;
; -2.226 ; divisorClock:DivClock|cnt[8]  ; divisorClock:DivClock|cnt[9]  ; clock_27     ; clock_27    ; 1.000        ; -0.002     ; 3.260      ;
; -2.225 ; divisorClock:DivClock|cnt[8]  ; divisorClock:DivClock|cnt[11] ; clock_27     ; clock_27    ; 1.000        ; -0.002     ; 3.259      ;
; -2.223 ; divisorClock:DivClock|cnt[5]  ; divisorClock:DivClock|cnt[23] ; clock_27     ; clock_27    ; 1.000        ; 0.002      ; 3.261      ;
; -2.190 ; divisorClock:DivClock|cnt[3]  ; divisorClock:DivClock|cnt[14] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 3.226      ;
; -2.177 ; divisorClock:DivClock|cnt[0]  ; divisorClock:DivClock|cnt[18] ; clock_27     ; clock_27    ; 1.000        ; 0.002      ; 3.215      ;
; -2.175 ; divisorClock:DivClock|cnt[6]  ; divisorClock:DivClock|cnt[22] ; clock_27     ; clock_27    ; 1.000        ; 0.002      ; 3.213      ;
; -2.167 ; divisorClock:DivClock|cnt[3]  ; divisorClock:DivClock|cnt[19] ; clock_27     ; clock_27    ; 1.000        ; 0.002      ; 3.205      ;
; -2.163 ; divisorClock:DivClock|cnt[8]  ; divisorClock:DivClock|cnt[19] ; clock_27     ; clock_27    ; 1.000        ; 0.002      ; 3.201      ;
; -2.162 ; divisorClock:DivClock|cnt[8]  ; divisorClock:DivClock|cnt[22] ; clock_27     ; clock_27    ; 1.000        ; 0.002      ; 3.200      ;
; -2.161 ; divisorClock:DivClock|cnt[0]  ; divisorClock:DivClock|cnt[15] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 3.197      ;
; -2.155 ; divisorClock:DivClock|cnt[3]  ; divisorClock:DivClock|cnt[16] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 3.191      ;
; -2.152 ; divisorClock:DivClock|cnt[1]  ; divisorClock:DivClock|cnt[18] ; clock_27     ; clock_27    ; 1.000        ; 0.002      ; 3.190      ;
; -2.139 ; divisorClock:DivClock|cnt[9]  ; divisorClock:DivClock|cnt[22] ; clock_27     ; clock_27    ; 1.000        ; 0.004      ; 3.179      ;
; -2.136 ; divisorClock:DivClock|cnt[1]  ; divisorClock:DivClock|cnt[15] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 3.172      ;
; -2.120 ; divisorClock:DivClock|cnt[3]  ; divisorClock:DivClock|cnt[13] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 3.156      ;
; -2.109 ; divisorClock:DivClock|cnt[6]  ; divisorClock:DivClock|cnt[23] ; clock_27     ; clock_27    ; 1.000        ; 0.002      ; 3.147      ;
; -2.099 ; divisorClock:DivClock|cnt[7]  ; divisorClock:DivClock|cnt[22] ; clock_27     ; clock_27    ; 1.000        ; 0.002      ; 3.137      ;
; -2.085 ; divisorClock:DivClock|cnt[0]  ; divisorClock:DivClock|cnt[21] ; clock_27     ; clock_27    ; 1.000        ; 0.002      ; 3.123      ;
; -2.080 ; divisorClock:DivClock|cnt[0]  ; divisorClock:DivClock|cnt[12] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 3.116      ;
; -2.077 ; divisorClock:DivClock|cnt[2]  ; divisorClock:DivClock|cnt[18] ; clock_27     ; clock_27    ; 1.000        ; 0.002      ; 3.115      ;
; -2.073 ; divisorClock:DivClock|cnt[9]  ; divisorClock:DivClock|cnt[23] ; clock_27     ; clock_27    ; 1.000        ; 0.004      ; 3.113      ;
; -2.068 ; divisorClock:DivClock|cnt[10] ; divisorClock:DivClock|cnt[22] ; clock_27     ; clock_27    ; 1.000        ; 0.004      ; 3.108      ;
; -2.065 ; divisorClock:DivClock|cnt[4]  ; divisorClock:DivClock|cnt[14] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 3.101      ;
; -2.061 ; divisorClock:DivClock|cnt[2]  ; divisorClock:DivClock|cnt[15] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 3.097      ;
; -2.060 ; divisorClock:DivClock|cnt[1]  ; divisorClock:DivClock|cnt[21] ; clock_27     ; clock_27    ; 1.000        ; 0.002      ; 3.098      ;
; -2.055 ; divisorClock:DivClock|cnt[1]  ; divisorClock:DivClock|cnt[12] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 3.091      ;
; -2.042 ; divisorClock:DivClock|cnt[4]  ; divisorClock:DivClock|cnt[19] ; clock_27     ; clock_27    ; 1.000        ; 0.002      ; 3.080      ;
; -2.041 ; divisorClock:DivClock|cnt[8]  ; divisorClock:DivClock|cnt[23] ; clock_27     ; clock_27    ; 1.000        ; 0.002      ; 3.079      ;
; -2.041 ; divisorClock:DivClock|cnt[8]  ; divisorClock:DivClock|cnt[18] ; clock_27     ; clock_27    ; 1.000        ; 0.002      ; 3.079      ;
; -2.040 ; divisorClock:DivClock|cnt[8]  ; divisorClock:DivClock|cnt[15] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 3.076      ;
; -2.037 ; divisorClock:DivClock|cnt[0]  ; divisorClock:DivClock|cnt[11] ; clock_27     ; clock_27    ; 1.000        ; -0.002     ; 3.071      ;
; -2.033 ; divisorClock:DivClock|cnt[7]  ; divisorClock:DivClock|cnt[23] ; clock_27     ; clock_27    ; 1.000        ; 0.002      ; 3.071      ;
; -2.030 ; divisorClock:DivClock|cnt[4]  ; divisorClock:DivClock|cnt[16] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 3.066      ;
; -2.014 ; divisorClock:DivClock|cnt[0]  ; divisorClock:DivClock|cnt[20] ; clock_27     ; clock_27    ; 1.000        ; 0.002      ; 3.052      ;
; -2.012 ; divisorClock:DivClock|cnt[1]  ; divisorClock:DivClock|cnt[11] ; clock_27     ; clock_27    ; 1.000        ; -0.002     ; 3.046      ;
; -2.008 ; divisorClock:DivClock|cnt[5]  ; divisorClock:DivClock|cnt[0]  ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 3.044      ;
; -2.008 ; divisorClock:DivClock|cnt[5]  ; divisorClock:DivClock|cnt[6]  ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 3.044      ;
; -2.007 ; divisorClock:DivClock|cnt[5]  ; divisorClock:DivClock|cnt[5]  ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 3.043      ;
; -2.004 ; divisorClock:DivClock|cnt[12] ; divisorClock:DivClock|cnt[0]  ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 3.040      ;
; -2.004 ; divisorClock:DivClock|cnt[12] ; divisorClock:DivClock|cnt[6]  ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 3.040      ;
; -2.003 ; divisorClock:DivClock|cnt[5]  ; divisorClock:DivClock|cnt[14] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 3.039      ;
; -2.003 ; divisorClock:DivClock|cnt[12] ; divisorClock:DivClock|cnt[5]  ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 3.039      ;
; -2.002 ; divisorClock:DivClock|cnt[10] ; divisorClock:DivClock|cnt[23] ; clock_27     ; clock_27    ; 1.000        ; 0.004      ; 3.042      ;
; -2.000 ; divisorClock:DivClock|cnt[0]  ; divisorClock:DivClock|cnt[10] ; clock_27     ; clock_27    ; 1.000        ; -0.002     ; 3.034      ;
; -1.997 ; divisorClock:DivClock|cnt[0]  ; divisorClock:DivClock|cnt[9]  ; clock_27     ; clock_27    ; 1.000        ; -0.002     ; 3.031      ;
; -1.995 ; divisorClock:DivClock|cnt[4]  ; divisorClock:DivClock|cnt[13] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 3.031      ;
; -1.994 ; divisorClock:DivClock|cnt[5]  ; divisorClock:DivClock|cnt[10] ; clock_27     ; clock_27    ; 1.000        ; -0.002     ; 3.028      ;
; -1.993 ; divisorClock:DivClock|cnt[5]  ; divisorClock:DivClock|cnt[9]  ; clock_27     ; clock_27    ; 1.000        ; -0.002     ; 3.027      ;
; -1.992 ; divisorClock:DivClock|cnt[5]  ; divisorClock:DivClock|cnt[11] ; clock_27     ; clock_27    ; 1.000        ; -0.002     ; 3.026      ;
; -1.991 ; divisorClock:DivClock|cnt[11] ; divisorClock:DivClock|cnt[22] ; clock_27     ; clock_27    ; 1.000        ; 0.004      ; 3.031      ;
; -1.990 ; divisorClock:DivClock|cnt[12] ; divisorClock:DivClock|cnt[10] ; clock_27     ; clock_27    ; 1.000        ; -0.002     ; 3.024      ;
; -1.989 ; divisorClock:DivClock|cnt[12] ; divisorClock:DivClock|cnt[9]  ; clock_27     ; clock_27    ; 1.000        ; -0.002     ; 3.023      ;
; -1.989 ; divisorClock:DivClock|cnt[1]  ; divisorClock:DivClock|cnt[20] ; clock_27     ; clock_27    ; 1.000        ; 0.002      ; 3.027      ;
; -1.988 ; divisorClock:DivClock|cnt[12] ; divisorClock:DivClock|cnt[11] ; clock_27     ; clock_27    ; 1.000        ; -0.002     ; 3.022      ;
; -1.985 ; divisorClock:DivClock|cnt[2]  ; divisorClock:DivClock|cnt[21] ; clock_27     ; clock_27    ; 1.000        ; 0.002      ; 3.023      ;
; -1.980 ; divisorClock:DivClock|cnt[5]  ; divisorClock:DivClock|cnt[19] ; clock_27     ; clock_27    ; 1.000        ; 0.002      ; 3.018      ;
; -1.980 ; divisorClock:DivClock|cnt[2]  ; divisorClock:DivClock|cnt[12] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 3.016      ;
; -1.975 ; divisorClock:DivClock|cnt[1]  ; divisorClock:DivClock|cnt[10] ; clock_27     ; clock_27    ; 1.000        ; -0.002     ; 3.009      ;
; -1.972 ; divisorClock:DivClock|cnt[1]  ; divisorClock:DivClock|cnt[9]  ; clock_27     ; clock_27    ; 1.000        ; -0.002     ; 3.006      ;
; -1.968 ; divisorClock:DivClock|cnt[5]  ; divisorClock:DivClock|cnt[16] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 3.004      ;
; -1.967 ; divisorClock:DivClock|cnt[3]  ; divisorClock:DivClock|cnt[18] ; clock_27     ; clock_27    ; 1.000        ; 0.002      ; 3.005      ;
; -1.959 ; divisorClock:DivClock|cnt[7]  ; divisorClock:DivClock|cnt[0]  ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 2.995      ;
; -1.959 ; divisorClock:DivClock|cnt[7]  ; divisorClock:DivClock|cnt[6]  ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 2.995      ;
; -1.958 ; divisorClock:DivClock|cnt[7]  ; divisorClock:DivClock|cnt[5]  ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 2.994      ;
; -1.951 ; divisorClock:DivClock|cnt[3]  ; divisorClock:DivClock|cnt[15] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 2.987      ;
; -1.945 ; divisorClock:DivClock|cnt[7]  ; divisorClock:DivClock|cnt[10] ; clock_27     ; clock_27    ; 1.000        ; -0.002     ; 2.979      ;
; -1.944 ; divisorClock:DivClock|cnt[7]  ; divisorClock:DivClock|cnt[9]  ; clock_27     ; clock_27    ; 1.000        ; -0.002     ; 2.978      ;
; -1.943 ; divisorClock:DivClock|cnt[7]  ; divisorClock:DivClock|cnt[11] ; clock_27     ; clock_27    ; 1.000        ; -0.002     ; 2.977      ;
; -1.937 ; divisorClock:DivClock|cnt[2]  ; divisorClock:DivClock|cnt[11] ; clock_27     ; clock_27    ; 1.000        ; -0.002     ; 2.971      ;
; -1.933 ; divisorClock:DivClock|cnt[5]  ; divisorClock:DivClock|cnt[13] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 2.969      ;
; -1.926 ; divisorClock:DivClock|cnt[12] ; divisorClock:DivClock|cnt[19] ; clock_27     ; clock_27    ; 1.000        ; 0.002      ; 2.964      ;
; -1.926 ; divisorClock:DivClock|cnt[3]  ; divisorClock:DivClock|cnt[0]  ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 2.962      ;
; -1.926 ; divisorClock:DivClock|cnt[3]  ; divisorClock:DivClock|cnt[6]  ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 2.962      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_27'                                                                                                                              ;
+--------+-------------------------------+-------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------+-------------+--------------+------------+------------+
; -2.506 ; divisorClock:DivClock|ax      ; divisorClock:DivClock|ax      ; divisorClock:DivClock|ax ; clock_27    ; 0.000        ; 2.647      ; 0.657      ;
; -2.006 ; divisorClock:DivClock|ax      ; divisorClock:DivClock|ax      ; divisorClock:DivClock|ax ; clock_27    ; -0.500       ; 2.647      ; 0.657      ;
; 0.801  ; divisorClock:DivClock|cnt[21] ; divisorClock:DivClock|cnt[21] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.067      ;
; 0.801  ; divisorClock:DivClock|cnt[7]  ; divisorClock:DivClock|cnt[7]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.067      ;
; 0.802  ; divisorClock:DivClock|cnt[3]  ; divisorClock:DivClock|cnt[3]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.068      ;
; 0.835  ; divisorClock:DivClock|cnt[17] ; divisorClock:DivClock|cnt[17] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.101      ;
; 0.837  ; divisorClock:DivClock|cnt[4]  ; divisorClock:DivClock|cnt[4]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.103      ;
; 0.838  ; divisorClock:DivClock|cnt[20] ; divisorClock:DivClock|cnt[20] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.104      ;
; 0.842  ; divisorClock:DivClock|cnt[2]  ; divisorClock:DivClock|cnt[2]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.108      ;
; 0.842  ; divisorClock:DivClock|cnt[8]  ; divisorClock:DivClock|cnt[8]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.108      ;
; 0.846  ; divisorClock:DivClock|cnt[1]  ; divisorClock:DivClock|cnt[1]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.112      ;
; 0.924  ; divisorClock:DivClock|cnt[23] ; divisorClock:DivClock|cnt[23] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.190      ;
; 1.184  ; divisorClock:DivClock|cnt[7]  ; divisorClock:DivClock|cnt[8]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.450      ;
; 1.186  ; divisorClock:DivClock|cnt[0]  ; divisorClock:DivClock|cnt[1]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.452      ;
; 1.189  ; divisorClock:DivClock|cnt[6]  ; divisorClock:DivClock|cnt[7]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.455      ;
; 1.200  ; divisorClock:DivClock|cnt[18] ; divisorClock:DivClock|cnt[18] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.466      ;
; 1.224  ; divisorClock:DivClock|cnt[20] ; divisorClock:DivClock|cnt[21] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.490      ;
; 1.228  ; divisorClock:DivClock|cnt[2]  ; divisorClock:DivClock|cnt[3]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.494      ;
; 1.232  ; divisorClock:DivClock|cnt[1]  ; divisorClock:DivClock|cnt[2]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.498      ;
; 1.257  ; divisorClock:DivClock|cnt[0]  ; divisorClock:DivClock|cnt[2]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.523      ;
; 1.260  ; divisorClock:DivClock|cnt[6]  ; divisorClock:DivClock|cnt[8]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.526      ;
; 1.277  ; divisorClock:DivClock|cnt[3]  ; divisorClock:DivClock|cnt[4]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.543      ;
; 1.282  ; divisorClock:DivClock|cnt[19] ; divisorClock:DivClock|cnt[20] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.548      ;
; 1.303  ; divisorClock:DivClock|cnt[5]  ; divisorClock:DivClock|cnt[7]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.569      ;
; 1.303  ; divisorClock:DivClock|cnt[1]  ; divisorClock:DivClock|cnt[3]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.569      ;
; 1.328  ; divisorClock:DivClock|cnt[0]  ; divisorClock:DivClock|cnt[3]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.594      ;
; 1.329  ; divisorClock:DivClock|cnt[19] ; divisorClock:DivClock|cnt[19] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.595      ;
; 1.343  ; divisorClock:DivClock|cnt[6]  ; divisorClock:DivClock|cnt[6]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.609      ;
; 1.349  ; divisorClock:DivClock|cnt[18] ; divisorClock:DivClock|cnt[20] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.615      ;
; 1.353  ; divisorClock:DivClock|cnt[19] ; divisorClock:DivClock|cnt[21] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.619      ;
; 1.365  ; divisorClock:DivClock|cnt[4]  ; divisorClock:DivClock|cnt[7]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.631      ;
; 1.369  ; divisorClock:DivClock|cnt[22] ; divisorClock:DivClock|cnt[22] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.635      ;
; 1.374  ; divisorClock:DivClock|cnt[5]  ; divisorClock:DivClock|cnt[8]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.640      ;
; 1.385  ; divisorClock:DivClock|cnt[16] ; divisorClock:DivClock|cnt[17] ; clock_27                 ; clock_27    ; 0.000        ; 0.002      ; 1.653      ;
; 1.387  ; divisorClock:DivClock|cnt[2]  ; divisorClock:DivClock|cnt[4]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.653      ;
; 1.420  ; divisorClock:DivClock|cnt[18] ; divisorClock:DivClock|cnt[21] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.686      ;
; 1.434  ; divisorClock:DivClock|cnt[15] ; divisorClock:DivClock|cnt[17] ; clock_27                 ; clock_27    ; 0.000        ; 0.002      ; 1.702      ;
; 1.436  ; divisorClock:DivClock|cnt[4]  ; divisorClock:DivClock|cnt[8]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.702      ;
; 1.451  ; divisorClock:DivClock|cnt[17] ; divisorClock:DivClock|cnt[20] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.717      ;
; 1.462  ; divisorClock:DivClock|cnt[1]  ; divisorClock:DivClock|cnt[4]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.728      ;
; 1.469  ; divisorClock:DivClock|cnt[18] ; divisorClock:DivClock|cnt[13] ; clock_27                 ; clock_27    ; 0.000        ; -0.002     ; 1.733      ;
; 1.469  ; divisorClock:DivClock|cnt[18] ; divisorClock:DivClock|cnt[14] ; clock_27                 ; clock_27    ; 0.000        ; -0.002     ; 1.733      ;
; 1.476  ; divisorClock:DivClock|cnt[0]  ; divisorClock:DivClock|cnt[0]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.742      ;
; 1.487  ; divisorClock:DivClock|cnt[0]  ; divisorClock:DivClock|cnt[4]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.753      ;
; 1.490  ; divisorClock:DivClock|cnt[3]  ; divisorClock:DivClock|cnt[7]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.756      ;
; 1.504  ; divisorClock:DivClock|cnt[14] ; divisorClock:DivClock|cnt[17] ; clock_27                 ; clock_27    ; 0.000        ; 0.002      ; 1.772      ;
; 1.522  ; divisorClock:DivClock|cnt[17] ; divisorClock:DivClock|cnt[21] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.788      ;
; 1.548  ; divisorClock:DivClock|cnt[16] ; divisorClock:DivClock|cnt[13] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.814      ;
; 1.548  ; divisorClock:DivClock|cnt[16] ; divisorClock:DivClock|cnt[14] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.814      ;
; 1.561  ; divisorClock:DivClock|cnt[3]  ; divisorClock:DivClock|cnt[8]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.827      ;
; 1.567  ; divisorClock:DivClock|cnt[15] ; divisorClock:DivClock|cnt[15] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.833      ;
; 1.592  ; divisorClock:DivClock|cnt[18] ; divisorClock:DivClock|cnt[23] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.858      ;
; 1.597  ; divisorClock:DivClock|cnt[13] ; divisorClock:DivClock|cnt[17] ; clock_27                 ; clock_27    ; 0.000        ; 0.002      ; 1.865      ;
; 1.600  ; divisorClock:DivClock|cnt[2]  ; divisorClock:DivClock|cnt[7]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.866      ;
; 1.604  ; divisorClock:DivClock|cnt[17] ; divisorClock:DivClock|cnt[13] ; clock_27                 ; clock_27    ; 0.000        ; -0.002     ; 1.868      ;
; 1.604  ; divisorClock:DivClock|cnt[17] ; divisorClock:DivClock|cnt[14] ; clock_27                 ; clock_27    ; 0.000        ; -0.002     ; 1.868      ;
; 1.614  ; divisorClock:DivClock|cnt[17] ; divisorClock:DivClock|cnt[18] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.880      ;
; 1.618  ; divisorClock:DivClock|cnt[22] ; divisorClock:DivClock|cnt[23] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.884      ;
; 1.620  ; divisorClock:DivClock|cnt[18] ; divisorClock:DivClock|cnt[15] ; clock_27                 ; clock_27    ; 0.000        ; -0.002     ; 1.884      ;
; 1.621  ; divisorClock:DivClock|cnt[18] ; divisorClock:DivClock|cnt[22] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.887      ;
; 1.623  ; divisorClock:DivClock|cnt[18] ; divisorClock:DivClock|cnt[19] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.889      ;
; 1.630  ; divisorClock:DivClock|cnt[22] ; divisorClock:DivClock|cnt[15] ; clock_27                 ; clock_27    ; 0.000        ; -0.002     ; 1.894      ;
; 1.634  ; divisorClock:DivClock|cnt[21] ; divisorClock:DivClock|cnt[15] ; clock_27                 ; clock_27    ; 0.000        ; -0.002     ; 1.898      ;
; 1.643  ; divisorClock:DivClock|cnt[18] ; divisorClock:DivClock|cnt[16] ; clock_27                 ; clock_27    ; 0.000        ; -0.002     ; 1.907      ;
; 1.645  ; divisorClock:DivClock|cnt[18] ; divisorClock:DivClock|cnt[12] ; clock_27                 ; clock_27    ; 0.000        ; -0.002     ; 1.909      ;
; 1.648  ; divisorClock:DivClock|cnt[21] ; divisorClock:DivClock|cnt[23] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.914      ;
; 1.659  ; divisorClock:DivClock|cnt[22] ; divisorClock:DivClock|cnt[16] ; clock_27                 ; clock_27    ; 0.000        ; -0.002     ; 1.923      ;
; 1.660  ; divisorClock:DivClock|cnt[22] ; divisorClock:DivClock|cnt[13] ; clock_27                 ; clock_27    ; 0.000        ; -0.002     ; 1.924      ;
; 1.660  ; divisorClock:DivClock|cnt[22] ; divisorClock:DivClock|cnt[12] ; clock_27                 ; clock_27    ; 0.000        ; -0.002     ; 1.924      ;
; 1.661  ; divisorClock:DivClock|cnt[22] ; divisorClock:DivClock|cnt[14] ; clock_27                 ; clock_27    ; 0.000        ; -0.002     ; 1.925      ;
; 1.663  ; divisorClock:DivClock|cnt[21] ; divisorClock:DivClock|cnt[16] ; clock_27                 ; clock_27    ; 0.000        ; -0.002     ; 1.927      ;
; 1.664  ; divisorClock:DivClock|cnt[21] ; divisorClock:DivClock|cnt[13] ; clock_27                 ; clock_27    ; 0.000        ; -0.002     ; 1.928      ;
; 1.664  ; divisorClock:DivClock|cnt[21] ; divisorClock:DivClock|cnt[12] ; clock_27                 ; clock_27    ; 0.000        ; -0.002     ; 1.928      ;
; 1.665  ; divisorClock:DivClock|cnt[21] ; divisorClock:DivClock|cnt[14] ; clock_27                 ; clock_27    ; 0.000        ; -0.002     ; 1.929      ;
; 1.671  ; divisorClock:DivClock|cnt[2]  ; divisorClock:DivClock|cnt[8]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.937      ;
; 1.671  ; divisorClock:DivClock|cnt[16] ; divisorClock:DivClock|cnt[23] ; clock_27                 ; clock_27    ; 0.000        ; 0.002      ; 1.939      ;
; 1.672  ; divisorClock:DivClock|cnt[16] ; divisorClock:DivClock|cnt[18] ; clock_27                 ; clock_27    ; 0.000        ; 0.002      ; 1.940      ;
; 1.675  ; divisorClock:DivClock|cnt[1]  ; divisorClock:DivClock|cnt[7]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.941      ;
; 1.679  ; divisorClock:DivClock|cnt[19] ; divisorClock:DivClock|cnt[13] ; clock_27                 ; clock_27    ; 0.000        ; -0.002     ; 1.943      ;
; 1.679  ; divisorClock:DivClock|cnt[19] ; divisorClock:DivClock|cnt[14] ; clock_27                 ; clock_27    ; 0.000        ; -0.002     ; 1.943      ;
; 1.686  ; divisorClock:DivClock|cnt[16] ; divisorClock:DivClock|cnt[20] ; clock_27                 ; clock_27    ; 0.000        ; 0.002      ; 1.954      ;
; 1.687  ; divisorClock:DivClock|cnt[12] ; divisorClock:DivClock|cnt[17] ; clock_27                 ; clock_27    ; 0.000        ; 0.002      ; 1.955      ;
; 1.691  ; divisorClock:DivClock|cnt[23] ; divisorClock:DivClock|cnt[15] ; clock_27                 ; clock_27    ; 0.000        ; -0.002     ; 1.955      ;
; 1.699  ; divisorClock:DivClock|cnt[5]  ; divisorClock:DivClock|cnt[5]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.965      ;
; 1.699  ; divisorClock:DivClock|cnt[16] ; divisorClock:DivClock|cnt[15] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.965      ;
; 1.700  ; divisorClock:DivClock|cnt[16] ; divisorClock:DivClock|cnt[22] ; clock_27                 ; clock_27    ; 0.000        ; 0.002      ; 1.968      ;
; 1.700  ; divisorClock:DivClock|cnt[0]  ; divisorClock:DivClock|cnt[7]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.966      ;
; 1.702  ; divisorClock:DivClock|cnt[16] ; divisorClock:DivClock|cnt[19] ; clock_27                 ; clock_27    ; 0.000        ; 0.002      ; 1.970      ;
; 1.714  ; divisorClock:DivClock|cnt[21] ; divisorClock:DivClock|cnt[22] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.980      ;
; 1.720  ; divisorClock:DivClock|cnt[23] ; divisorClock:DivClock|cnt[16] ; clock_27                 ; clock_27    ; 0.000        ; -0.002     ; 1.984      ;
; 1.721  ; divisorClock:DivClock|cnt[23] ; divisorClock:DivClock|cnt[13] ; clock_27                 ; clock_27    ; 0.000        ; -0.002     ; 1.985      ;
; 1.721  ; divisorClock:DivClock|cnt[23] ; divisorClock:DivClock|cnt[12] ; clock_27                 ; clock_27    ; 0.000        ; -0.002     ; 1.985      ;
; 1.722  ; divisorClock:DivClock|cnt[16] ; divisorClock:DivClock|cnt[16] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.988      ;
; 1.722  ; divisorClock:DivClock|cnt[23] ; divisorClock:DivClock|cnt[14] ; clock_27                 ; clock_27    ; 0.000        ; -0.002     ; 1.986      ;
; 1.724  ; divisorClock:DivClock|cnt[16] ; divisorClock:DivClock|cnt[12] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.990      ;
; 1.727  ; divisorClock:DivClock|cnt[17] ; divisorClock:DivClock|cnt[23] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 1.993      ;
; 1.735  ; divisorClock:DivClock|cnt[15] ; divisorClock:DivClock|cnt[20] ; clock_27                 ; clock_27    ; 0.000        ; 0.002      ; 2.003      ;
; 1.739  ; divisorClock:DivClock|cnt[12] ; divisorClock:DivClock|cnt[12] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 2.005      ;
; 1.746  ; divisorClock:DivClock|cnt[1]  ; divisorClock:DivClock|cnt[8]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 2.012      ;
; 1.748  ; divisorClock:DivClock|cnt[18] ; divisorClock:DivClock|cnt[5]  ; clock_27                 ; clock_27    ; 0.000        ; -0.002     ; 2.012      ;
+--------+-------------------------------+-------------------------------+--------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'divisorClock:DivClock|ax'                                                                                                                                                                                                                                    ;
+-------+--------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                                                                  ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.391 ; contador6Bits:Cont|ffjk:Q0|qS                                ; contador6Bits:Cont|ffjk:Q0|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; contador6Bits:Cont|ffjk:Q1|qS                                ; contador6Bits:Cont|ffjk:Q1|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; contador6Bits:Cont|ffjk:Q2|qS                                ; contador6Bits:Cont|ffjk:Q2|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; contador6Bits:Cont|ffjk:Q3|qS                                ; contador6Bits:Cont|ffjk:Q3|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; contador6Bits:Cont|ffjk:Q4|qS                                ; contador6Bits:Cont|ffjk:Q4|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; contador6Bits:Cont|ffjk:Q5|qS                                ; contador6Bits:Cont|ffjk:Q5|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.657      ;
; 0.574 ; botaoSincrono:BS|y_present.E2                                ; contador6Bits:Cont|ffjk:Q2|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.840      ;
; 0.577 ; botaoSincrono:BS|y_present.E2                                ; contador6Bits:Cont|ffjk:Q0|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.843      ;
; 0.577 ; botaoSincrono:BS|y_present.E2                                ; contador6Bits:Cont|ffjk:Q1|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.843      ;
; 0.583 ; botaoSincrono:BS|y_present.E2                                ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E3                                             ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.849      ;
; 0.585 ; botaoSincrono:BS|y_present.E2                                ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E4                                             ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.851      ;
; 0.667 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E3 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2                                             ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.933      ;
; 0.678 ; contador6Bits:Cont|ffjk:Q5|qS                                ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg5 ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.057      ; 0.969      ;
; 0.685 ; contador6Bits:Cont|ffjk:Q4|qS                                ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg4 ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.057      ; 0.976      ;
; 0.686 ; contador6Bits:Cont|ffjk:Q3|qS                                ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg3 ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.057      ; 0.977      ;
; 0.752 ; botaoSincrono:BS|y_present.E1                                ; botaoSincrono:BS|y_present.E2                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.018      ;
; 0.806 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.072      ;
; 0.809 ; contador6Bits:Cont|ffjk:Q3|qS                                ; contador6Bits:Cont|ffjk:Q4|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.075      ;
; 0.810 ; contador6Bits:Cont|ffjk:Q3|qS                                ; contador6Bits:Cont|ffjk:Q5|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.076      ;
; 0.813 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E3                                             ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.079      ;
; 0.832 ; contador6Bits:Cont|ffjk:Q4|qS                                ; contador6Bits:Cont|ffjk:Q5|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.098      ;
; 0.833 ; contador6Bits:Cont|ffjk:Q1|qS                                ; contador6Bits:Cont|ffjk:Q2|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.099      ;
; 0.838 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.104      ;
; 0.840 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E4                                             ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.106      ;
; 0.849 ; contador6Bits:Cont|ffjk:Q0|qS                                ; contador6Bits:Cont|ffjk:Q1|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.115      ;
; 0.849 ; contador6Bits:Cont|ffjk:Q0|qS                                ; contador6Bits:Cont|ffjk:Q2|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.115      ;
; 0.927 ; contador6Bits:Cont|ffjk:Q2|qS                                ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg2 ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.056      ; 1.217      ;
; 0.930 ; contador6Bits:Cont|ffjk:Q1|qS                                ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg1 ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.056      ; 1.220      ;
; 0.932 ; contador6Bits:Cont|ffjk:Q0|qS                                ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg0 ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.056      ; 1.222      ;
; 0.956 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E3 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; -0.001     ; 1.221      ;
; 1.009 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E1 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2                                             ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.001      ; 1.276      ;
; 1.077 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E4 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E1                                             ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; -0.001     ; 1.342      ;
; 1.093 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E3 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; -0.001     ; 1.358      ;
; 1.093 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E3 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; -0.001     ; 1.358      ;
; 1.093 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E3 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; -0.001     ; 1.358      ;
; 1.093 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E3 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; -0.001     ; 1.358      ;
; 1.093 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E3 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; -0.001     ; 1.358      ;
; 1.093 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E3 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; -0.001     ; 1.358      ;
; 1.093 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E3 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; -0.001     ; 1.358      ;
; 1.143 ; botaoSincrono:BS|y_present.E2                                ; contador6Bits:Cont|ffjk:Q3|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; -0.001     ; 1.408      ;
; 1.144 ; botaoSincrono:BS|y_present.E2                                ; contador6Bits:Cont|ffjk:Q4|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; -0.001     ; 1.409      ;
; 1.145 ; botaoSincrono:BS|y_present.E2                                ; contador6Bits:Cont|ffjk:Q5|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; -0.001     ; 1.410      ;
; 1.189 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.455      ;
; 1.224 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.490      ;
; 1.231 ; contador6Bits:Cont|ffjk:Q2|qS                                ; contador6Bits:Cont|ffjk:Q3|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; -0.001     ; 1.496      ;
; 1.232 ; contador6Bits:Cont|ffjk:Q2|qS                                ; contador6Bits:Cont|ffjk:Q4|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; -0.001     ; 1.497      ;
; 1.233 ; contador6Bits:Cont|ffjk:Q2|qS                                ; contador6Bits:Cont|ffjk:Q5|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; -0.001     ; 1.498      ;
; 1.234 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.500      ;
; 1.260 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.526      ;
; 1.284 ; botaoSincrono:BS|y_present.E2                                ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2                                             ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.550      ;
; 1.295 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.561      ;
; 1.317 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.583      ;
; 1.331 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.597      ;
; 1.366 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.632      ;
; 1.371 ; contador6Bits:Cont|ffjk:Q1|qS                                ; contador6Bits:Cont|ffjk:Q3|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; -0.001     ; 1.636      ;
; 1.372 ; contador6Bits:Cont|ffjk:Q1|qS                                ; contador6Bits:Cont|ffjk:Q4|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; -0.001     ; 1.637      ;
; 1.373 ; contador6Bits:Cont|ffjk:Q1|qS                                ; contador6Bits:Cont|ffjk:Q5|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; -0.001     ; 1.638      ;
; 1.384 ; contador6Bits:Cont|ffjk:Q0|qS                                ; contador6Bits:Cont|ffjk:Q3|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; -0.001     ; 1.649      ;
; 1.385 ; contador6Bits:Cont|ffjk:Q0|qS                                ; contador6Bits:Cont|ffjk:Q4|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; -0.001     ; 1.650      ;
; 1.386 ; contador6Bits:Cont|ffjk:Q0|qS                                ; contador6Bits:Cont|ffjk:Q5|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; -0.001     ; 1.651      ;
; 1.388 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.654      ;
; 1.402 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.668      ;
; 1.437 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.703      ;
; 1.451 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.717      ;
; 1.459 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.725      ;
; 1.473 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.739      ;
; 1.530 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.796      ;
; 1.539 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2                                             ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.805      ;
; 1.601 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.867      ;
; 1.620 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.886      ;
; 1.672 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.938      ;
; 1.743 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 2.009      ;
; 1.838 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 2.104      ;
; 1.909 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 2.175      ;
; 1.980 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 2.246      ;
; 2.051 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 2.317      ;
; 2.122 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 2.388      ;
; 2.193 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 2.459      ;
; 2.523 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]      ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2                                             ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.001      ; 2.790      ;
; 2.528 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]      ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E4                                             ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.001      ; 2.795      ;
; 2.957 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]      ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2                                             ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.001      ; 3.224      ;
; 2.962 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]      ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E4                                             ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.001      ; 3.229      ;
; 3.038 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]      ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2                                             ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.001      ; 3.305      ;
; 3.043 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]      ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2                                             ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.001      ; 3.310      ;
; 3.043 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]      ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E4                                             ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.001      ; 3.310      ;
; 3.048 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]      ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E4                                             ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.001      ; 3.315      ;
; 3.086 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]      ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2                                             ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.001      ; 3.353      ;
; 3.091 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]      ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E4                                             ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.001      ; 3.358      ;
; 3.299 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]      ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2                                             ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.001      ; 3.566      ;
; 3.304 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]      ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E4                                             ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.001      ; 3.571      ;
; 3.434 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]      ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2                                             ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.001      ; 3.701      ;
+-------+--------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'divisorClock:DivClock|ax'                                                                                                                                                                                ;
+--------+--------------------------------------------------------------+---------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                 ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+---------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.261 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E1 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0] ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 1.297      ;
; -0.261 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E1 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1] ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 1.297      ;
; -0.261 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E1 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2] ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 1.297      ;
; -0.261 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E1 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3] ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 1.297      ;
; -0.261 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E1 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4] ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 1.297      ;
; -0.261 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E1 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6] ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 1.297      ;
; -0.261 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E1 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7] ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 1.297      ;
; -0.261 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E1 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5] ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 1.297      ;
+--------+--------------------------------------------------------------+---------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'divisorClock:DivClock|ax'                                                                                                                                                                                ;
+-------+--------------------------------------------------------------+---------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                 ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+---------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 1.031 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E1 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0] ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.297      ;
; 1.031 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E1 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1] ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.297      ;
; 1.031 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E1 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2] ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.297      ;
; 1.031 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E1 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3] ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.297      ;
; 1.031 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E1 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4] ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.297      ;
; 1.031 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E1 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6] ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.297      ;
; 1.031 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E1 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7] ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.297      ;
; 1.031 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E1 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5] ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.297      ;
+-------+--------------------------------------------------------------+---------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'divisorClock:DivClock|ax'                                                                                                                                                   ;
+--------+--------------+----------------+------------------+--------------------------+------------+----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                                                                                                   ;
+--------+--------------+----------------+------------------+--------------------------+------------+----------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg5 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; botaoSincrono:BS|y_present.E1                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; botaoSincrono:BS|y_present.E1                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; botaoSincrono:BS|y_present.E2                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; botaoSincrono:BS|y_present.E2                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; contador6Bits:Cont|ffjk:Q0|qS                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; contador6Bits:Cont|ffjk:Q0|qS                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; contador6Bits:Cont|ffjk:Q1|qS                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; contador6Bits:Cont|ffjk:Q1|qS                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; contador6Bits:Cont|ffjk:Q2|qS                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; contador6Bits:Cont|ffjk:Q2|qS                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; contador6Bits:Cont|ffjk:Q3|qS                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; contador6Bits:Cont|ffjk:Q3|qS                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; contador6Bits:Cont|ffjk:Q4|qS                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; contador6Bits:Cont|ffjk:Q4|qS                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; contador6Bits:Cont|ffjk:Q5|qS                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; contador6Bits:Cont|ffjk:Q5|qS                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E1                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E1                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E3                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E3                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E4                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E4                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4]                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4]                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; BS|y_present.E1|clk                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; BS|y_present.E1|clk                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; BS|y_present.E2|clk                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; BS|y_present.E2|clk                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; Cont|Q0|qS|clk                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; Cont|Q0|qS|clk                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; Cont|Q1|qS|clk                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; Cont|Q1|qS|clk                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; Cont|Q2|qS|clk                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; Cont|Q2|qS|clk                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; Cont|Q3|qS|clk                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; Cont|Q3|qS|clk                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; Cont|Q4|qS|clk                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; Cont|Q4|qS|clk                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; Cont|Q5|qS|clk                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; Cont|Q5|qS|clk                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; DivClock|ax|regout                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; DivClock|ax|regout                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; DivClock|ax~clkctrl|inclk[0]                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; DivClock|ax~clkctrl|inclk[0]                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; DivClock|ax~clkctrl|outclk                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; DivClock|ax~clkctrl|outclk                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; MV|BlocodeControle|estado.E1|clk                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; MV|BlocodeControle|estado.E1|clk                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; MV|BlocodeControle|estado.E2|clk                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; MV|BlocodeControle|estado.E2|clk                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; MV|BlocodeControle|estado.E3|clk                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; MV|BlocodeControle|estado.E3|clk                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; MV|BlocodeControle|estado.E4|clk                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; MV|BlocodeControle|estado.E4|clk                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; MV|Datapath|Reg|qs[0]|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; MV|Datapath|Reg|qs[0]|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; MV|Datapath|Reg|qs[1]|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; MV|Datapath|Reg|qs[1]|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; MV|Datapath|Reg|qs[2]|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; MV|Datapath|Reg|qs[2]|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; MV|Datapath|Reg|qs[3]|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; MV|Datapath|Reg|qs[3]|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; MV|Datapath|Reg|qs[4]|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; MV|Datapath|Reg|qs[4]|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; MV|Datapath|Reg|qs[5]|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; MV|Datapath|Reg|qs[5]|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; MV|Datapath|Reg|qs[6]|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; MV|Datapath|Reg|qs[6]|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; MV|Datapath|Reg|qs[7]|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; MV|Datapath|Reg|qs[7]|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; ROM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; ROM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                ;
+--------+--------------+----------------+------------------+--------------------------+------------+----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_27'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock_27 ; Rise       ; clock_27                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|ax      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|ax      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|ax|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27 ; Rise       ; DivClock|ax|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|cnt[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27 ; Rise       ; DivClock|cnt[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|cnt[10]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27 ; Rise       ; DivClock|cnt[10]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|cnt[11]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27 ; Rise       ; DivClock|cnt[11]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|cnt[12]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27 ; Rise       ; DivClock|cnt[12]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|cnt[13]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27 ; Rise       ; DivClock|cnt[13]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|cnt[14]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27 ; Rise       ; DivClock|cnt[14]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|cnt[15]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27 ; Rise       ; DivClock|cnt[15]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|cnt[16]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27 ; Rise       ; DivClock|cnt[16]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|cnt[17]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27 ; Rise       ; DivClock|cnt[17]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|cnt[18]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27 ; Rise       ; DivClock|cnt[18]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|cnt[19]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27 ; Rise       ; DivClock|cnt[19]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|cnt[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27 ; Rise       ; DivClock|cnt[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|cnt[20]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27 ; Rise       ; DivClock|cnt[20]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|cnt[21]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27 ; Rise       ; DivClock|cnt[21]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|cnt[22]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27 ; Rise       ; DivClock|cnt[22]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|cnt[23]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27 ; Rise       ; DivClock|cnt[23]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|cnt[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27 ; Rise       ; DivClock|cnt[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|cnt[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27 ; Rise       ; DivClock|cnt[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|cnt[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27 ; Rise       ; DivClock|cnt[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|cnt[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27 ; Rise       ; DivClock|cnt[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|cnt[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27 ; Rise       ; DivClock|cnt[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|cnt[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27 ; Rise       ; DivClock|cnt[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|cnt[8]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27 ; Rise       ; DivClock|cnt[8]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|cnt[9]|clk           ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; KEY2      ; divisorClock:DivClock|ax ; 3.934 ; 3.934 ; Rise       ; divisorClock:DivClock|ax ;
; SW[*]     ; divisorClock:DivClock|ax ; 3.032 ; 3.032 ; Rise       ; divisorClock:DivClock|ax ;
;  SW[0]    ; divisorClock:DivClock|ax ; 2.453 ; 2.453 ; Rise       ; divisorClock:DivClock|ax ;
;  SW[1]    ; divisorClock:DivClock|ax ; 2.442 ; 2.442 ; Rise       ; divisorClock:DivClock|ax ;
;  SW[2]    ; divisorClock:DivClock|ax ; 1.712 ; 1.712 ; Rise       ; divisorClock:DivClock|ax ;
;  SW[3]    ; divisorClock:DivClock|ax ; 2.222 ; 2.222 ; Rise       ; divisorClock:DivClock|ax ;
;  SW[4]    ; divisorClock:DivClock|ax ; 2.245 ; 2.245 ; Rise       ; divisorClock:DivClock|ax ;
;  SW[5]    ; divisorClock:DivClock|ax ; 1.814 ; 1.814 ; Rise       ; divisorClock:DivClock|ax ;
;  SW[6]    ; divisorClock:DivClock|ax ; 1.982 ; 1.982 ; Rise       ; divisorClock:DivClock|ax ;
;  SW[7]    ; divisorClock:DivClock|ax ; 3.032 ; 3.032 ; Rise       ; divisorClock:DivClock|ax ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; KEY2      ; divisorClock:DivClock|ax ; -3.700 ; -3.700 ; Rise       ; divisorClock:DivClock|ax ;
; SW[*]     ; divisorClock:DivClock|ax ; -0.761 ; -0.761 ; Rise       ; divisorClock:DivClock|ax ;
;  SW[0]    ; divisorClock:DivClock|ax ; -2.218 ; -2.218 ; Rise       ; divisorClock:DivClock|ax ;
;  SW[1]    ; divisorClock:DivClock|ax ; -2.207 ; -2.207 ; Rise       ; divisorClock:DivClock|ax ;
;  SW[2]    ; divisorClock:DivClock|ax ; -1.477 ; -1.477 ; Rise       ; divisorClock:DivClock|ax ;
;  SW[3]    ; divisorClock:DivClock|ax ; -0.902 ; -0.902 ; Rise       ; divisorClock:DivClock|ax ;
;  SW[4]    ; divisorClock:DivClock|ax ; -1.450 ; -1.450 ; Rise       ; divisorClock:DivClock|ax ;
;  SW[5]    ; divisorClock:DivClock|ax ; -1.320 ; -1.320 ; Rise       ; divisorClock:DivClock|ax ;
;  SW[6]    ; divisorClock:DivClock|ax ; -0.761 ; -0.761 ; Rise       ; divisorClock:DivClock|ax ;
;  SW[7]    ; divisorClock:DivClock|ax ; -1.813 ; -1.813 ; Rise       ; divisorClock:DivClock|ax ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; LEDR0     ; divisorClock:DivClock|ax ; 9.293  ; 9.293  ; Rise       ; divisorClock:DivClock|ax ;
; LEDR1     ; divisorClock:DivClock|ax ; 8.555  ; 8.555  ; Rise       ; divisorClock:DivClock|ax ;
; LHEX0[*]  ; divisorClock:DivClock|ax ; 12.031 ; 12.031 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX0[0] ; divisorClock:DivClock|ax ; 12.031 ; 12.031 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX0[1] ; divisorClock:DivClock|ax ; 12.013 ; 12.013 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX0[2] ; divisorClock:DivClock|ax ; 12.022 ; 12.022 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX0[3] ; divisorClock:DivClock|ax ; 11.786 ; 11.786 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX0[4] ; divisorClock:DivClock|ax ; 11.783 ; 11.783 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX0[5] ; divisorClock:DivClock|ax ; 11.773 ; 11.773 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX0[6] ; divisorClock:DivClock|ax ; 11.772 ; 11.772 ; Rise       ; divisorClock:DivClock|ax ;
; LHEX1[*]  ; divisorClock:DivClock|ax ; 13.634 ; 13.634 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX1[0] ; divisorClock:DivClock|ax ; 13.634 ; 13.634 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX1[1] ; divisorClock:DivClock|ax ; 13.546 ; 13.546 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX1[2] ; divisorClock:DivClock|ax ; 13.409 ; 13.409 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX1[3] ; divisorClock:DivClock|ax ; 13.344 ; 13.344 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX1[4] ; divisorClock:DivClock|ax ; 13.367 ; 13.367 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX1[5] ; divisorClock:DivClock|ax ; 13.183 ; 13.183 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX1[6] ; divisorClock:DivClock|ax ; 13.152 ; 13.152 ; Rise       ; divisorClock:DivClock|ax ;
; LHEX2[*]  ; divisorClock:DivClock|ax ; 12.698 ; 12.698 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX2[0] ; divisorClock:DivClock|ax ; 12.456 ; 12.456 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX2[2] ; divisorClock:DivClock|ax ; 10.686 ; 10.686 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX2[3] ; divisorClock:DivClock|ax ; 12.607 ; 12.607 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX2[4] ; divisorClock:DivClock|ax ; 12.698 ; 12.698 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX2[5] ; divisorClock:DivClock|ax ; 9.636  ; 9.636  ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX2[6] ; divisorClock:DivClock|ax ; 10.380 ; 10.380 ; Rise       ; divisorClock:DivClock|ax ;
; LHEX4[*]  ; divisorClock:DivClock|ax ; 15.850 ; 15.850 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX4[0] ; divisorClock:DivClock|ax ; 15.548 ; 15.548 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX4[1] ; divisorClock:DivClock|ax ; 15.570 ; 15.570 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX4[2] ; divisorClock:DivClock|ax ; 15.541 ; 15.541 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX4[3] ; divisorClock:DivClock|ax ; 15.816 ; 15.816 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX4[4] ; divisorClock:DivClock|ax ; 15.719 ; 15.719 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX4[5] ; divisorClock:DivClock|ax ; 15.839 ; 15.839 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX4[6] ; divisorClock:DivClock|ax ; 15.850 ; 15.850 ; Rise       ; divisorClock:DivClock|ax ;
; LHEX5[*]  ; divisorClock:DivClock|ax ; 16.178 ; 16.178 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX5[0] ; divisorClock:DivClock|ax ; 16.178 ; 16.178 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX5[1] ; divisorClock:DivClock|ax ; 16.146 ; 16.146 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX5[2] ; divisorClock:DivClock|ax ; 16.028 ; 16.028 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX5[3] ; divisorClock:DivClock|ax ; 15.906 ; 15.906 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX5[4] ; divisorClock:DivClock|ax ; 15.875 ; 15.875 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX5[5] ; divisorClock:DivClock|ax ; 15.884 ; 15.884 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX5[6] ; divisorClock:DivClock|ax ; 16.053 ; 16.053 ; Rise       ; divisorClock:DivClock|ax ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; LEDR0     ; divisorClock:DivClock|ax ; 9.293  ; 9.293  ; Rise       ; divisorClock:DivClock|ax ;
; LEDR1     ; divisorClock:DivClock|ax ; 8.555  ; 8.555  ; Rise       ; divisorClock:DivClock|ax ;
; LHEX0[*]  ; divisorClock:DivClock|ax ; 8.441  ; 8.441  ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX0[0] ; divisorClock:DivClock|ax ; 8.732  ; 8.732  ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX0[1] ; divisorClock:DivClock|ax ; 8.707  ; 8.707  ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX0[2] ; divisorClock:DivClock|ax ; 8.716  ; 8.716  ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX0[3] ; divisorClock:DivClock|ax ; 8.484  ; 8.484  ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX0[4] ; divisorClock:DivClock|ax ; 8.441  ; 8.441  ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX0[5] ; divisorClock:DivClock|ax ; 8.465  ; 8.465  ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX0[6] ; divisorClock:DivClock|ax ; 8.467  ; 8.467  ; Rise       ; divisorClock:DivClock|ax ;
; LHEX1[*]  ; divisorClock:DivClock|ax ; 10.136 ; 10.136 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX1[0] ; divisorClock:DivClock|ax ; 10.600 ; 10.600 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX1[1] ; divisorClock:DivClock|ax ; 10.563 ; 10.563 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX1[2] ; divisorClock:DivClock|ax ; 10.379 ; 10.379 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX1[3] ; divisorClock:DivClock|ax ; 10.315 ; 10.315 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX1[4] ; divisorClock:DivClock|ax ; 10.420 ; 10.420 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX1[5] ; divisorClock:DivClock|ax ; 10.153 ; 10.153 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX1[6] ; divisorClock:DivClock|ax ; 10.136 ; 10.136 ; Rise       ; divisorClock:DivClock|ax ;
; LHEX2[*]  ; divisorClock:DivClock|ax ; 8.867  ; 8.867  ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX2[0] ; divisorClock:DivClock|ax ; 9.886  ; 9.886  ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX2[2] ; divisorClock:DivClock|ax ; 9.504  ; 9.504  ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX2[3] ; divisorClock:DivClock|ax ; 10.037 ; 10.037 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX2[4] ; divisorClock:DivClock|ax ; 10.148 ; 10.148 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX2[5] ; divisorClock:DivClock|ax ; 8.867  ; 8.867  ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX2[6] ; divisorClock:DivClock|ax ; 9.198  ; 9.198  ; Rise       ; divisorClock:DivClock|ax ;
; LHEX4[*]  ; divisorClock:DivClock|ax ; 12.403 ; 12.403 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX4[0] ; divisorClock:DivClock|ax ; 12.403 ; 12.403 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX4[1] ; divisorClock:DivClock|ax ; 12.426 ; 12.426 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX4[2] ; divisorClock:DivClock|ax ; 12.413 ; 12.413 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX4[3] ; divisorClock:DivClock|ax ; 12.668 ; 12.668 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX4[4] ; divisorClock:DivClock|ax ; 12.528 ; 12.528 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX4[5] ; divisorClock:DivClock|ax ; 12.685 ; 12.685 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX4[6] ; divisorClock:DivClock|ax ; 12.701 ; 12.701 ; Rise       ; divisorClock:DivClock|ax ;
; LHEX5[*]  ; divisorClock:DivClock|ax ; 13.040 ; 13.040 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX5[0] ; divisorClock:DivClock|ax ; 13.343 ; 13.343 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX5[1] ; divisorClock:DivClock|ax ; 13.311 ; 13.311 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX5[2] ; divisorClock:DivClock|ax ; 13.193 ; 13.193 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX5[3] ; divisorClock:DivClock|ax ; 13.071 ; 13.071 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX5[4] ; divisorClock:DivClock|ax ; 13.040 ; 13.040 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX5[5] ; divisorClock:DivClock|ax ; 13.049 ; 13.049 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX5[6] ; divisorClock:DivClock|ax ; 13.218 ; 13.218 ; Rise       ; divisorClock:DivClock|ax ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


+---------------------------------------------------+
; Fast Model Setup Summary                          ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; divisorClock:DivClock|ax ; -2.081 ; -17.016       ;
; clock_27                 ; -0.762 ; -9.471        ;
+--------------------------+--------+---------------+


+---------------------------------------------------+
; Fast Model Hold Summary                           ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clock_27                 ; -1.551 ; -1.551        ;
; divisorClock:DivClock|ax ; 0.215  ; 0.000         ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Fast Model Recovery Summary                      ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; divisorClock:DivClock|ax ; 0.299 ; 0.000         ;
+--------------------------+-------+---------------+


+--------------------------------------------------+
; Fast Model Removal Summary                       ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; divisorClock:DivClock|ax ; 0.581 ; 0.000         ;
+--------------------------+-------+---------------+


+---------------------------------------------------+
; Fast Model Minimum Pulse Width Summary            ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; divisorClock:DivClock|ax ; -1.423 ; -37.076       ;
; clock_27                 ; -1.380 ; -26.380       ;
+--------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'divisorClock:DivClock|ax'                                                                                                                                                                                                                                    ;
+--------+----------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                                                      ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -2.081 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg0 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.062     ; 3.051      ;
; -2.081 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg1 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.062     ; 3.051      ;
; -2.081 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg2 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.062     ; 3.051      ;
; -2.081 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg3 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.062     ; 3.051      ;
; -2.081 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg4 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.062     ; 3.051      ;
; -2.081 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg5 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.062     ; 3.051      ;
; -2.046 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg0 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.062     ; 3.016      ;
; -2.046 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg1 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.062     ; 3.016      ;
; -2.046 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg2 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.062     ; 3.016      ;
; -2.046 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg3 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.062     ; 3.016      ;
; -2.046 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg4 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.062     ; 3.016      ;
; -2.046 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg5 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.062     ; 3.016      ;
; -2.011 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg0 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.062     ; 2.981      ;
; -2.011 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg1 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.062     ; 2.981      ;
; -2.011 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg2 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.062     ; 2.981      ;
; -2.011 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg3 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.062     ; 2.981      ;
; -2.011 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg4 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.062     ; 2.981      ;
; -2.011 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg5 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.062     ; 2.981      ;
; -1.976 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg0 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.062     ; 2.946      ;
; -1.976 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg1 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.062     ; 2.946      ;
; -1.976 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg2 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.062     ; 2.946      ;
; -1.976 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg3 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.062     ; 2.946      ;
; -1.976 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg4 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.062     ; 2.946      ;
; -1.976 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg5 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.062     ; 2.946      ;
; -1.941 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg0 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.062     ; 2.911      ;
; -1.941 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg1 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.062     ; 2.911      ;
; -1.941 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg2 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.062     ; 2.911      ;
; -1.941 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg3 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.062     ; 2.911      ;
; -1.941 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg4 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.062     ; 2.911      ;
; -1.941 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg5 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.062     ; 2.911      ;
; -1.906 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg0 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.062     ; 2.876      ;
; -1.906 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg1 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.062     ; 2.876      ;
; -1.906 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg2 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.062     ; 2.876      ;
; -1.906 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg3 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.062     ; 2.876      ;
; -1.906 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg4 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.062     ; 2.876      ;
; -1.906 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg5 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.062     ; 2.876      ;
; -1.768 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg0 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.062     ; 2.738      ;
; -1.768 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg1 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.062     ; 2.738      ;
; -1.768 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg2 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.062     ; 2.738      ;
; -1.768 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg3 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.062     ; 2.738      ;
; -1.768 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg4 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.062     ; 2.738      ;
; -1.768 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg5 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.062     ; 2.738      ;
; -1.480 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg0 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.062     ; 2.450      ;
; -1.480 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg1 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.062     ; 2.450      ;
; -1.480 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg2 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.062     ; 2.450      ;
; -1.480 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg3 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.062     ; 2.450      ;
; -1.480 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg4 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.062     ; 2.450      ;
; -1.480 ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg5 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.062     ; 2.450      ;
; -0.918 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]                                                  ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E4 ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.001      ; 1.951      ;
; -0.894 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]                                                  ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E4 ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.001      ; 1.927      ;
; -0.889 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]                                                  ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2 ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.001      ; 1.922      ;
; -0.865 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]                                                  ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2 ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.001      ; 1.898      ;
; -0.812 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]                                                  ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E4 ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.001      ; 1.845      ;
; -0.790 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4]                                                  ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E4 ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.001      ; 1.823      ;
; -0.783 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]                                                  ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2 ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.001      ; 1.816      ;
; -0.761 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4]                                                  ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2 ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.001      ; 1.794      ;
; -0.740 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]                                                  ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E4 ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.001      ; 1.773      ;
; -0.711 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]                                                  ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2 ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.001      ; 1.744      ;
; -0.666 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]                                                  ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E4 ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.001      ; 1.699      ;
; -0.637 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]                                                  ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2 ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.001      ; 1.670      ;
; -0.615 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]                                                  ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E4 ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.001      ; 1.648      ;
; -0.586 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]                                                  ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2 ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.001      ; 1.619      ;
; -0.262 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]                                                  ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E4 ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.001      ; 1.295      ;
; -0.233 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]                                                  ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2 ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.001      ; 1.266      ;
; -0.085 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]                                                  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 1.117      ;
; -0.050 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]                                                  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 1.082      ;
; -0.015 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]                                                  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 1.047      ;
; 0.020  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]                                                  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 1.012      ;
; 0.055  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]                                                  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 0.977      ;
; 0.090  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]                                                  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 0.942      ;
; 0.101  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]                                                  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 0.931      ;
; 0.136  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]                                                  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 0.896      ;
; 0.171  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]                                                  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 0.861      ;
; 0.194  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]                                                  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 0.838      ;
; 0.197  ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2                                             ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2 ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 0.835      ;
; 0.206  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]                                                  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 0.826      ;
; 0.228  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]                                                  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 0.804      ;
; 0.241  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]                                                  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 0.791      ;
; 0.242  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]                                                  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 0.790      ;
; 0.245  ; contador6Bits:Cont|ffjk:Q0|qS                                                                            ; contador6Bits:Cont|ffjk:Q4|qS                                ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.001     ; 0.786      ;
; 0.245  ; contador6Bits:Cont|ffjk:Q0|qS                                                                            ; contador6Bits:Cont|ffjk:Q5|qS                                ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.001     ; 0.786      ;
; 0.246  ; contador6Bits:Cont|ffjk:Q0|qS                                                                            ; contador6Bits:Cont|ffjk:Q3|qS                                ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.001     ; 0.785      ;
; 0.246  ; contador6Bits:Cont|ffjk:Q1|qS                                                                            ; contador6Bits:Cont|ffjk:Q4|qS                                ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.001     ; 0.785      ;
; 0.246  ; contador6Bits:Cont|ffjk:Q1|qS                                                                            ; contador6Bits:Cont|ffjk:Q5|qS                                ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.001     ; 0.785      ;
; 0.247  ; contador6Bits:Cont|ffjk:Q1|qS                                                                            ; contador6Bits:Cont|ffjk:Q3|qS                                ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.001     ; 0.784      ;
; 0.264  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]                                                  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 0.768      ;
; 0.276  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]                                                  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 0.756      ;
; 0.277  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]                                                  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 0.755      ;
; 0.292  ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E3                                             ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.001     ; 0.739      ;
; 0.292  ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E3                                             ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.001     ; 0.739      ;
; 0.292  ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E3                                             ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.001     ; 0.739      ;
; 0.292  ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E3                                             ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.001     ; 0.739      ;
; 0.292  ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E3                                             ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.001     ; 0.739      ;
; 0.292  ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E3                                             ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.001     ; 0.739      ;
; 0.292  ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E3                                             ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.001     ; 0.739      ;
; 0.299  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]                                                  ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]      ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 0.733      ;
; 0.302  ; botaoSincrono:BS|y_present.E2                                                                            ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2 ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 0.730      ;
; 0.308  ; contador6Bits:Cont|ffjk:Q2|qS                                                                            ; contador6Bits:Cont|ffjk:Q4|qS                                ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.001     ; 0.723      ;
; 0.308  ; contador6Bits:Cont|ffjk:Q2|qS                                                                            ; contador6Bits:Cont|ffjk:Q5|qS                                ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.001     ; 0.723      ;
; 0.309  ; contador6Bits:Cont|ffjk:Q2|qS                                                                            ; contador6Bits:Cont|ffjk:Q3|qS                                ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; -0.001     ; 0.722      ;
+--------+----------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_27'                                                                                                                 ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -0.762 ; divisorClock:DivClock|cnt[0]  ; divisorClock:DivClock|cnt[22] ; clock_27     ; clock_27    ; 1.000        ; 0.001      ; 1.795      ;
; -0.746 ; divisorClock:DivClock|cnt[1]  ; divisorClock:DivClock|cnt[22] ; clock_27     ; clock_27    ; 1.000        ; 0.001      ; 1.779      ;
; -0.719 ; divisorClock:DivClock|cnt[0]  ; divisorClock:DivClock|cnt[23] ; clock_27     ; clock_27    ; 1.000        ; 0.001      ; 1.752      ;
; -0.711 ; divisorClock:DivClock|cnt[2]  ; divisorClock:DivClock|cnt[22] ; clock_27     ; clock_27    ; 1.000        ; 0.001      ; 1.744      ;
; -0.703 ; divisorClock:DivClock|cnt[1]  ; divisorClock:DivClock|cnt[23] ; clock_27     ; clock_27    ; 1.000        ; 0.001      ; 1.736      ;
; -0.668 ; divisorClock:DivClock|cnt[2]  ; divisorClock:DivClock|cnt[23] ; clock_27     ; clock_27    ; 1.000        ; 0.001      ; 1.701      ;
; -0.655 ; divisorClock:DivClock|cnt[3]  ; divisorClock:DivClock|cnt[22] ; clock_27     ; clock_27    ; 1.000        ; 0.001      ; 1.688      ;
; -0.612 ; divisorClock:DivClock|cnt[3]  ; divisorClock:DivClock|cnt[23] ; clock_27     ; clock_27    ; 1.000        ; 0.001      ; 1.645      ;
; -0.594 ; divisorClock:DivClock|cnt[0]  ; divisorClock:DivClock|cnt[19] ; clock_27     ; clock_27    ; 1.000        ; 0.001      ; 1.627      ;
; -0.580 ; divisorClock:DivClock|cnt[0]  ; divisorClock:DivClock|cnt[16] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 1.612      ;
; -0.578 ; divisorClock:DivClock|cnt[4]  ; divisorClock:DivClock|cnt[22] ; clock_27     ; clock_27    ; 1.000        ; 0.001      ; 1.611      ;
; -0.578 ; divisorClock:DivClock|cnt[1]  ; divisorClock:DivClock|cnt[19] ; clock_27     ; clock_27    ; 1.000        ; 0.001      ; 1.611      ;
; -0.571 ; divisorClock:DivClock|cnt[0]  ; divisorClock:DivClock|cnt[14] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 1.603      ;
; -0.564 ; divisorClock:DivClock|cnt[1]  ; divisorClock:DivClock|cnt[16] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 1.596      ;
; -0.555 ; divisorClock:DivClock|cnt[1]  ; divisorClock:DivClock|cnt[14] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 1.587      ;
; -0.551 ; divisorClock:DivClock|cnt[5]  ; divisorClock:DivClock|cnt[22] ; clock_27     ; clock_27    ; 1.000        ; 0.001      ; 1.584      ;
; -0.543 ; divisorClock:DivClock|cnt[2]  ; divisorClock:DivClock|cnt[19] ; clock_27     ; clock_27    ; 1.000        ; 0.001      ; 1.576      ;
; -0.536 ; divisorClock:DivClock|cnt[0]  ; divisorClock:DivClock|cnt[13] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 1.568      ;
; -0.535 ; divisorClock:DivClock|cnt[4]  ; divisorClock:DivClock|cnt[23] ; clock_27     ; clock_27    ; 1.000        ; 0.001      ; 1.568      ;
; -0.529 ; divisorClock:DivClock|cnt[2]  ; divisorClock:DivClock|cnt[16] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 1.561      ;
; -0.520 ; divisorClock:DivClock|cnt[2]  ; divisorClock:DivClock|cnt[14] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 1.552      ;
; -0.520 ; divisorClock:DivClock|cnt[1]  ; divisorClock:DivClock|cnt[13] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 1.552      ;
; -0.508 ; divisorClock:DivClock|cnt[5]  ; divisorClock:DivClock|cnt[23] ; clock_27     ; clock_27    ; 1.000        ; 0.001      ; 1.541      ;
; -0.497 ; divisorClock:DivClock|cnt[6]  ; divisorClock:DivClock|cnt[22] ; clock_27     ; clock_27    ; 1.000        ; 0.001      ; 1.530      ;
; -0.487 ; divisorClock:DivClock|cnt[3]  ; divisorClock:DivClock|cnt[19] ; clock_27     ; clock_27    ; 1.000        ; 0.001      ; 1.520      ;
; -0.486 ; divisorClock:DivClock|cnt[0]  ; divisorClock:DivClock|cnt[21] ; clock_27     ; clock_27    ; 1.000        ; 0.001      ; 1.519      ;
; -0.486 ; divisorClock:DivClock|cnt[0]  ; divisorClock:DivClock|cnt[18] ; clock_27     ; clock_27    ; 1.000        ; 0.001      ; 1.519      ;
; -0.485 ; divisorClock:DivClock|cnt[2]  ; divisorClock:DivClock|cnt[13] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 1.517      ;
; -0.473 ; divisorClock:DivClock|cnt[3]  ; divisorClock:DivClock|cnt[16] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 1.505      ;
; -0.470 ; divisorClock:DivClock|cnt[1]  ; divisorClock:DivClock|cnt[21] ; clock_27     ; clock_27    ; 1.000        ; 0.001      ; 1.503      ;
; -0.470 ; divisorClock:DivClock|cnt[1]  ; divisorClock:DivClock|cnt[18] ; clock_27     ; clock_27    ; 1.000        ; 0.001      ; 1.503      ;
; -0.469 ; divisorClock:DivClock|cnt[8]  ; divisorClock:DivClock|cnt[0]  ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 1.501      ;
; -0.469 ; divisorClock:DivClock|cnt[8]  ; divisorClock:DivClock|cnt[6]  ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 1.501      ;
; -0.468 ; divisorClock:DivClock|cnt[0]  ; divisorClock:DivClock|cnt[15] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 1.500      ;
; -0.468 ; divisorClock:DivClock|cnt[8]  ; divisorClock:DivClock|cnt[5]  ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 1.500      ;
; -0.468 ; divisorClock:DivClock|cnt[9]  ; divisorClock:DivClock|cnt[22] ; clock_27     ; clock_27    ; 1.000        ; 0.003      ; 1.503      ;
; -0.464 ; divisorClock:DivClock|cnt[3]  ; divisorClock:DivClock|cnt[14] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 1.496      ;
; -0.461 ; divisorClock:DivClock|cnt[8]  ; divisorClock:DivClock|cnt[10] ; clock_27     ; clock_27    ; 1.000        ; -0.002     ; 1.491      ;
; -0.461 ; divisorClock:DivClock|cnt[8]  ; divisorClock:DivClock|cnt[9]  ; clock_27     ; clock_27    ; 1.000        ; -0.002     ; 1.491      ;
; -0.460 ; divisorClock:DivClock|cnt[8]  ; divisorClock:DivClock|cnt[11] ; clock_27     ; clock_27    ; 1.000        ; -0.002     ; 1.490      ;
; -0.457 ; divisorClock:DivClock|cnt[7]  ; divisorClock:DivClock|cnt[22] ; clock_27     ; clock_27    ; 1.000        ; 0.001      ; 1.490      ;
; -0.454 ; divisorClock:DivClock|cnt[6]  ; divisorClock:DivClock|cnt[23] ; clock_27     ; clock_27    ; 1.000        ; 0.001      ; 1.487      ;
; -0.452 ; divisorClock:DivClock|cnt[1]  ; divisorClock:DivClock|cnt[15] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 1.484      ;
; -0.451 ; divisorClock:DivClock|cnt[0]  ; divisorClock:DivClock|cnt[20] ; clock_27     ; clock_27    ; 1.000        ; 0.001      ; 1.484      ;
; -0.441 ; divisorClock:DivClock|cnt[0]  ; divisorClock:DivClock|cnt[12] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 1.473      ;
; -0.440 ; divisorClock:DivClock|cnt[8]  ; divisorClock:DivClock|cnt[22] ; clock_27     ; clock_27    ; 1.000        ; 0.001      ; 1.473      ;
; -0.435 ; divisorClock:DivClock|cnt[2]  ; divisorClock:DivClock|cnt[21] ; clock_27     ; clock_27    ; 1.000        ; 0.001      ; 1.468      ;
; -0.435 ; divisorClock:DivClock|cnt[2]  ; divisorClock:DivClock|cnt[18] ; clock_27     ; clock_27    ; 1.000        ; 0.001      ; 1.468      ;
; -0.435 ; divisorClock:DivClock|cnt[1]  ; divisorClock:DivClock|cnt[20] ; clock_27     ; clock_27    ; 1.000        ; 0.001      ; 1.468      ;
; -0.433 ; divisorClock:DivClock|cnt[10] ; divisorClock:DivClock|cnt[22] ; clock_27     ; clock_27    ; 1.000        ; 0.003      ; 1.468      ;
; -0.429 ; divisorClock:DivClock|cnt[3]  ; divisorClock:DivClock|cnt[13] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 1.461      ;
; -0.425 ; divisorClock:DivClock|cnt[9]  ; divisorClock:DivClock|cnt[23] ; clock_27     ; clock_27    ; 1.000        ; 0.003      ; 1.460      ;
; -0.425 ; divisorClock:DivClock|cnt[1]  ; divisorClock:DivClock|cnt[12] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 1.457      ;
; -0.417 ; divisorClock:DivClock|cnt[2]  ; divisorClock:DivClock|cnt[15] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 1.449      ;
; -0.415 ; divisorClock:DivClock|cnt[8]  ; divisorClock:DivClock|cnt[19] ; clock_27     ; clock_27    ; 1.000        ; 0.001      ; 1.448      ;
; -0.414 ; divisorClock:DivClock|cnt[7]  ; divisorClock:DivClock|cnt[23] ; clock_27     ; clock_27    ; 1.000        ; 0.001      ; 1.447      ;
; -0.410 ; divisorClock:DivClock|cnt[4]  ; divisorClock:DivClock|cnt[19] ; clock_27     ; clock_27    ; 1.000        ; 0.001      ; 1.443      ;
; -0.400 ; divisorClock:DivClock|cnt[2]  ; divisorClock:DivClock|cnt[20] ; clock_27     ; clock_27    ; 1.000        ; 0.001      ; 1.433      ;
; -0.397 ; divisorClock:DivClock|cnt[8]  ; divisorClock:DivClock|cnt[23] ; clock_27     ; clock_27    ; 1.000        ; 0.001      ; 1.430      ;
; -0.396 ; divisorClock:DivClock|cnt[4]  ; divisorClock:DivClock|cnt[16] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 1.428      ;
; -0.390 ; divisorClock:DivClock|cnt[10] ; divisorClock:DivClock|cnt[23] ; clock_27     ; clock_27    ; 1.000        ; 0.003      ; 1.425      ;
; -0.390 ; divisorClock:DivClock|cnt[2]  ; divisorClock:DivClock|cnt[12] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 1.422      ;
; -0.389 ; divisorClock:DivClock|cnt[11] ; divisorClock:DivClock|cnt[22] ; clock_27     ; clock_27    ; 1.000        ; 0.003      ; 1.424      ;
; -0.388 ; divisorClock:DivClock|cnt[0]  ; divisorClock:DivClock|cnt[11] ; clock_27     ; clock_27    ; 1.000        ; -0.002     ; 1.418      ;
; -0.387 ; divisorClock:DivClock|cnt[4]  ; divisorClock:DivClock|cnt[14] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 1.419      ;
; -0.384 ; divisorClock:DivClock|cnt[12] ; divisorClock:DivClock|cnt[0]  ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 1.416      ;
; -0.384 ; divisorClock:DivClock|cnt[12] ; divisorClock:DivClock|cnt[6]  ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 1.416      ;
; -0.383 ; divisorClock:DivClock|cnt[5]  ; divisorClock:DivClock|cnt[19] ; clock_27     ; clock_27    ; 1.000        ; 0.001      ; 1.416      ;
; -0.383 ; divisorClock:DivClock|cnt[12] ; divisorClock:DivClock|cnt[5]  ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 1.415      ;
; -0.379 ; divisorClock:DivClock|cnt[3]  ; divisorClock:DivClock|cnt[21] ; clock_27     ; clock_27    ; 1.000        ; 0.001      ; 1.412      ;
; -0.379 ; divisorClock:DivClock|cnt[3]  ; divisorClock:DivClock|cnt[18] ; clock_27     ; clock_27    ; 1.000        ; 0.001      ; 1.412      ;
; -0.376 ; divisorClock:DivClock|cnt[5]  ; divisorClock:DivClock|cnt[0]  ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 1.408      ;
; -0.376 ; divisorClock:DivClock|cnt[5]  ; divisorClock:DivClock|cnt[6]  ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 1.408      ;
; -0.376 ; divisorClock:DivClock|cnt[12] ; divisorClock:DivClock|cnt[10] ; clock_27     ; clock_27    ; 1.000        ; -0.002     ; 1.406      ;
; -0.376 ; divisorClock:DivClock|cnt[12] ; divisorClock:DivClock|cnt[9]  ; clock_27     ; clock_27    ; 1.000        ; -0.002     ; 1.406      ;
; -0.375 ; divisorClock:DivClock|cnt[5]  ; divisorClock:DivClock|cnt[5]  ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 1.407      ;
; -0.375 ; divisorClock:DivClock|cnt[12] ; divisorClock:DivClock|cnt[11] ; clock_27     ; clock_27    ; 1.000        ; -0.002     ; 1.405      ;
; -0.372 ; divisorClock:DivClock|cnt[1]  ; divisorClock:DivClock|cnt[11] ; clock_27     ; clock_27    ; 1.000        ; -0.002     ; 1.402      ;
; -0.371 ; divisorClock:DivClock|cnt[0]  ; divisorClock:DivClock|cnt[9]  ; clock_27     ; clock_27    ; 1.000        ; -0.002     ; 1.401      ;
; -0.369 ; divisorClock:DivClock|cnt[5]  ; divisorClock:DivClock|cnt[16] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 1.401      ;
; -0.368 ; divisorClock:DivClock|cnt[5]  ; divisorClock:DivClock|cnt[10] ; clock_27     ; clock_27    ; 1.000        ; -0.002     ; 1.398      ;
; -0.368 ; divisorClock:DivClock|cnt[5]  ; divisorClock:DivClock|cnt[9]  ; clock_27     ; clock_27    ; 1.000        ; -0.002     ; 1.398      ;
; -0.367 ; divisorClock:DivClock|cnt[5]  ; divisorClock:DivClock|cnt[11] ; clock_27     ; clock_27    ; 1.000        ; -0.002     ; 1.397      ;
; -0.364 ; divisorClock:DivClock|cnt[8]  ; divisorClock:DivClock|cnt[18] ; clock_27     ; clock_27    ; 1.000        ; 0.001      ; 1.397      ;
; -0.363 ; divisorClock:DivClock|cnt[8]  ; divisorClock:DivClock|cnt[15] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 1.395      ;
; -0.361 ; divisorClock:DivClock|cnt[3]  ; divisorClock:DivClock|cnt[15] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 1.393      ;
; -0.361 ; divisorClock:DivClock|cnt[0]  ; divisorClock:DivClock|cnt[10] ; clock_27     ; clock_27    ; 1.000        ; -0.002     ; 1.391      ;
; -0.361 ; divisorClock:DivClock|cnt[3]  ; divisorClock:DivClock|cnt[0]  ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 1.393      ;
; -0.361 ; divisorClock:DivClock|cnt[3]  ; divisorClock:DivClock|cnt[6]  ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 1.393      ;
; -0.360 ; divisorClock:DivClock|cnt[5]  ; divisorClock:DivClock|cnt[14] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 1.392      ;
; -0.360 ; divisorClock:DivClock|cnt[3]  ; divisorClock:DivClock|cnt[5]  ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 1.392      ;
; -0.355 ; divisorClock:DivClock|cnt[1]  ; divisorClock:DivClock|cnt[9]  ; clock_27     ; clock_27    ; 1.000        ; -0.002     ; 1.385      ;
; -0.353 ; divisorClock:DivClock|cnt[3]  ; divisorClock:DivClock|cnt[10] ; clock_27     ; clock_27    ; 1.000        ; -0.002     ; 1.383      ;
; -0.353 ; divisorClock:DivClock|cnt[3]  ; divisorClock:DivClock|cnt[9]  ; clock_27     ; clock_27    ; 1.000        ; -0.002     ; 1.383      ;
; -0.352 ; divisorClock:DivClock|cnt[4]  ; divisorClock:DivClock|cnt[13] ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 1.384      ;
; -0.352 ; divisorClock:DivClock|cnt[3]  ; divisorClock:DivClock|cnt[11] ; clock_27     ; clock_27    ; 1.000        ; -0.002     ; 1.382      ;
; -0.351 ; divisorClock:DivClock|cnt[7]  ; divisorClock:DivClock|cnt[0]  ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 1.383      ;
; -0.351 ; divisorClock:DivClock|cnt[7]  ; divisorClock:DivClock|cnt[6]  ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 1.383      ;
; -0.350 ; divisorClock:DivClock|cnt[7]  ; divisorClock:DivClock|cnt[5]  ; clock_27     ; clock_27    ; 1.000        ; 0.000      ; 1.382      ;
; -0.346 ; divisorClock:DivClock|cnt[11] ; divisorClock:DivClock|cnt[23] ; clock_27     ; clock_27    ; 1.000        ; 0.003      ; 1.381      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_27'                                                                                                                              ;
+--------+-------------------------------+-------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------+-------------+--------------+------------+------------+
; -1.551 ; divisorClock:DivClock|ax      ; divisorClock:DivClock|ax      ; divisorClock:DivClock|ax ; clock_27    ; 0.000        ; 1.625      ; 0.367      ;
; -1.051 ; divisorClock:DivClock|ax      ; divisorClock:DivClock|ax      ; divisorClock:DivClock|ax ; clock_27    ; -0.500       ; 1.625      ; 0.367      ;
; 0.358  ; divisorClock:DivClock|cnt[21] ; divisorClock:DivClock|cnt[21] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; divisorClock:DivClock|cnt[7]  ; divisorClock:DivClock|cnt[7]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.510      ;
; 0.361  ; divisorClock:DivClock|cnt[3]  ; divisorClock:DivClock|cnt[3]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.513      ;
; 0.369  ; divisorClock:DivClock|cnt[17] ; divisorClock:DivClock|cnt[17] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.521      ;
; 0.371  ; divisorClock:DivClock|cnt[20] ; divisorClock:DivClock|cnt[20] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; divisorClock:DivClock|cnt[4]  ; divisorClock:DivClock|cnt[4]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.524      ;
; 0.374  ; divisorClock:DivClock|cnt[8]  ; divisorClock:DivClock|cnt[8]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.526      ;
; 0.376  ; divisorClock:DivClock|cnt[1]  ; divisorClock:DivClock|cnt[1]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; divisorClock:DivClock|cnt[2]  ; divisorClock:DivClock|cnt[2]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.528      ;
; 0.406  ; divisorClock:DivClock|cnt[23] ; divisorClock:DivClock|cnt[23] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.558      ;
; 0.496  ; divisorClock:DivClock|cnt[7]  ; divisorClock:DivClock|cnt[8]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.648      ;
; 0.497  ; divisorClock:DivClock|cnt[0]  ; divisorClock:DivClock|cnt[1]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.649      ;
; 0.501  ; divisorClock:DivClock|cnt[6]  ; divisorClock:DivClock|cnt[7]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.653      ;
; 0.511  ; divisorClock:DivClock|cnt[20] ; divisorClock:DivClock|cnt[21] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.663      ;
; 0.516  ; divisorClock:DivClock|cnt[2]  ; divisorClock:DivClock|cnt[3]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.668      ;
; 0.516  ; divisorClock:DivClock|cnt[1]  ; divisorClock:DivClock|cnt[2]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.668      ;
; 0.526  ; divisorClock:DivClock|cnt[18] ; divisorClock:DivClock|cnt[18] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.678      ;
; 0.532  ; divisorClock:DivClock|cnt[0]  ; divisorClock:DivClock|cnt[2]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.684      ;
; 0.536  ; divisorClock:DivClock|cnt[6]  ; divisorClock:DivClock|cnt[8]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.688      ;
; 0.551  ; divisorClock:DivClock|cnt[1]  ; divisorClock:DivClock|cnt[3]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.703      ;
; 0.554  ; divisorClock:DivClock|cnt[19] ; divisorClock:DivClock|cnt[20] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.706      ;
; 0.554  ; divisorClock:DivClock|cnt[3]  ; divisorClock:DivClock|cnt[4]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.706      ;
; 0.555  ; divisorClock:DivClock|cnt[5]  ; divisorClock:DivClock|cnt[7]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.707      ;
; 0.567  ; divisorClock:DivClock|cnt[0]  ; divisorClock:DivClock|cnt[3]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.719      ;
; 0.582  ; divisorClock:DivClock|cnt[4]  ; divisorClock:DivClock|cnt[7]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.734      ;
; 0.588  ; divisorClock:DivClock|cnt[16] ; divisorClock:DivClock|cnt[17] ; clock_27                 ; clock_27    ; 0.000        ; 0.001      ; 0.741      ;
; 0.589  ; divisorClock:DivClock|cnt[19] ; divisorClock:DivClock|cnt[21] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.741      ;
; 0.590  ; divisorClock:DivClock|cnt[5]  ; divisorClock:DivClock|cnt[8]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.742      ;
; 0.594  ; divisorClock:DivClock|cnt[18] ; divisorClock:DivClock|cnt[20] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.746      ;
; 0.598  ; divisorClock:DivClock|cnt[19] ; divisorClock:DivClock|cnt[19] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.750      ;
; 0.610  ; divisorClock:DivClock|cnt[2]  ; divisorClock:DivClock|cnt[4]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.762      ;
; 0.611  ; divisorClock:DivClock|cnt[6]  ; divisorClock:DivClock|cnt[6]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.763      ;
; 0.613  ; divisorClock:DivClock|cnt[22] ; divisorClock:DivClock|cnt[22] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.765      ;
; 0.617  ; divisorClock:DivClock|cnt[15] ; divisorClock:DivClock|cnt[17] ; clock_27                 ; clock_27    ; 0.000        ; 0.001      ; 0.770      ;
; 0.617  ; divisorClock:DivClock|cnt[4]  ; divisorClock:DivClock|cnt[8]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.769      ;
; 0.629  ; divisorClock:DivClock|cnt[18] ; divisorClock:DivClock|cnt[21] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.781      ;
; 0.638  ; divisorClock:DivClock|cnt[17] ; divisorClock:DivClock|cnt[20] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.790      ;
; 0.644  ; divisorClock:DivClock|cnt[18] ; divisorClock:DivClock|cnt[13] ; clock_27                 ; clock_27    ; 0.000        ; -0.001     ; 0.795      ;
; 0.644  ; divisorClock:DivClock|cnt[18] ; divisorClock:DivClock|cnt[14] ; clock_27                 ; clock_27    ; 0.000        ; -0.001     ; 0.795      ;
; 0.644  ; divisorClock:DivClock|cnt[14] ; divisorClock:DivClock|cnt[17] ; clock_27                 ; clock_27    ; 0.000        ; 0.001      ; 0.797      ;
; 0.645  ; divisorClock:DivClock|cnt[1]  ; divisorClock:DivClock|cnt[4]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.797      ;
; 0.647  ; divisorClock:DivClock|cnt[0]  ; divisorClock:DivClock|cnt[0]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.799      ;
; 0.659  ; divisorClock:DivClock|cnt[3]  ; divisorClock:DivClock|cnt[7]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.811      ;
; 0.661  ; divisorClock:DivClock|cnt[0]  ; divisorClock:DivClock|cnt[4]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.813      ;
; 0.673  ; divisorClock:DivClock|cnt[17] ; divisorClock:DivClock|cnt[18] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.825      ;
; 0.673  ; divisorClock:DivClock|cnt[17] ; divisorClock:DivClock|cnt[21] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.825      ;
; 0.675  ; divisorClock:DivClock|cnt[22] ; divisorClock:DivClock|cnt[23] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.827      ;
; 0.691  ; divisorClock:DivClock|cnt[16] ; divisorClock:DivClock|cnt[13] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.843      ;
; 0.691  ; divisorClock:DivClock|cnt[16] ; divisorClock:DivClock|cnt[14] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.843      ;
; 0.692  ; divisorClock:DivClock|cnt[13] ; divisorClock:DivClock|cnt[17] ; clock_27                 ; clock_27    ; 0.000        ; 0.001      ; 0.845      ;
; 0.693  ; divisorClock:DivClock|cnt[15] ; divisorClock:DivClock|cnt[15] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.845      ;
; 0.694  ; divisorClock:DivClock|cnt[3]  ; divisorClock:DivClock|cnt[8]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.846      ;
; 0.694  ; divisorClock:DivClock|cnt[21] ; divisorClock:DivClock|cnt[23] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.846      ;
; 0.696  ; divisorClock:DivClock|cnt[17] ; divisorClock:DivClock|cnt[13] ; clock_27                 ; clock_27    ; 0.000        ; -0.001     ; 0.847      ;
; 0.696  ; divisorClock:DivClock|cnt[17] ; divisorClock:DivClock|cnt[14] ; clock_27                 ; clock_27    ; 0.000        ; -0.001     ; 0.847      ;
; 0.715  ; divisorClock:DivClock|cnt[2]  ; divisorClock:DivClock|cnt[7]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.867      ;
; 0.718  ; divisorClock:DivClock|cnt[18] ; divisorClock:DivClock|cnt[23] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.870      ;
; 0.718  ; divisorClock:DivClock|cnt[18] ; divisorClock:DivClock|cnt[19] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.870      ;
; 0.718  ; divisorClock:DivClock|cnt[18] ; divisorClock:DivClock|cnt[22] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.870      ;
; 0.725  ; divisorClock:DivClock|cnt[18] ; divisorClock:DivClock|cnt[16] ; clock_27                 ; clock_27    ; 0.000        ; -0.001     ; 0.876      ;
; 0.727  ; divisorClock:DivClock|cnt[18] ; divisorClock:DivClock|cnt[12] ; clock_27                 ; clock_27    ; 0.000        ; -0.001     ; 0.878      ;
; 0.727  ; divisorClock:DivClock|cnt[18] ; divisorClock:DivClock|cnt[15] ; clock_27                 ; clock_27    ; 0.000        ; -0.001     ; 0.878      ;
; 0.729  ; divisorClock:DivClock|cnt[22] ; divisorClock:DivClock|cnt[16] ; clock_27                 ; clock_27    ; 0.000        ; -0.001     ; 0.880      ;
; 0.730  ; divisorClock:DivClock|cnt[22] ; divisorClock:DivClock|cnt[15] ; clock_27                 ; clock_27    ; 0.000        ; -0.001     ; 0.881      ;
; 0.730  ; divisorClock:DivClock|cnt[22] ; divisorClock:DivClock|cnt[12] ; clock_27                 ; clock_27    ; 0.000        ; -0.001     ; 0.881      ;
; 0.733  ; divisorClock:DivClock|cnt[22] ; divisorClock:DivClock|cnt[13] ; clock_27                 ; clock_27    ; 0.000        ; -0.001     ; 0.884      ;
; 0.733  ; divisorClock:DivClock|cnt[22] ; divisorClock:DivClock|cnt[14] ; clock_27                 ; clock_27    ; 0.000        ; -0.001     ; 0.884      ;
; 0.733  ; divisorClock:DivClock|cnt[12] ; divisorClock:DivClock|cnt[17] ; clock_27                 ; clock_27    ; 0.000        ; 0.001      ; 0.886      ;
; 0.737  ; divisorClock:DivClock|cnt[21] ; divisorClock:DivClock|cnt[22] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.889      ;
; 0.744  ; divisorClock:DivClock|cnt[20] ; divisorClock:DivClock|cnt[23] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.896      ;
; 0.748  ; divisorClock:DivClock|cnt[5]  ; divisorClock:DivClock|cnt[5]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.900      ;
; 0.750  ; divisorClock:DivClock|cnt[2]  ; divisorClock:DivClock|cnt[8]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.902      ;
; 0.750  ; divisorClock:DivClock|cnt[1]  ; divisorClock:DivClock|cnt[7]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.902      ;
; 0.752  ; divisorClock:DivClock|cnt[16] ; divisorClock:DivClock|cnt[20] ; clock_27                 ; clock_27    ; 0.000        ; 0.001      ; 0.905      ;
; 0.754  ; divisorClock:DivClock|cnt[21] ; divisorClock:DivClock|cnt[16] ; clock_27                 ; clock_27    ; 0.000        ; -0.001     ; 0.905      ;
; 0.755  ; divisorClock:DivClock|cnt[21] ; divisorClock:DivClock|cnt[15] ; clock_27                 ; clock_27    ; 0.000        ; -0.001     ; 0.906      ;
; 0.755  ; divisorClock:DivClock|cnt[21] ; divisorClock:DivClock|cnt[12] ; clock_27                 ; clock_27    ; 0.000        ; -0.001     ; 0.906      ;
; 0.758  ; divisorClock:DivClock|cnt[21] ; divisorClock:DivClock|cnt[13] ; clock_27                 ; clock_27    ; 0.000        ; -0.001     ; 0.909      ;
; 0.758  ; divisorClock:DivClock|cnt[21] ; divisorClock:DivClock|cnt[14] ; clock_27                 ; clock_27    ; 0.000        ; -0.001     ; 0.909      ;
; 0.759  ; divisorClock:DivClock|cnt[19] ; divisorClock:DivClock|cnt[13] ; clock_27                 ; clock_27    ; 0.000        ; -0.001     ; 0.910      ;
; 0.759  ; divisorClock:DivClock|cnt[19] ; divisorClock:DivClock|cnt[14] ; clock_27                 ; clock_27    ; 0.000        ; -0.001     ; 0.910      ;
; 0.765  ; divisorClock:DivClock|cnt[16] ; divisorClock:DivClock|cnt[23] ; clock_27                 ; clock_27    ; 0.000        ; 0.001      ; 0.918      ;
; 0.765  ; divisorClock:DivClock|cnt[16] ; divisorClock:DivClock|cnt[18] ; clock_27                 ; clock_27    ; 0.000        ; 0.001      ; 0.918      ;
; 0.765  ; divisorClock:DivClock|cnt[16] ; divisorClock:DivClock|cnt[19] ; clock_27                 ; clock_27    ; 0.000        ; 0.001      ; 0.918      ;
; 0.765  ; divisorClock:DivClock|cnt[16] ; divisorClock:DivClock|cnt[22] ; clock_27                 ; clock_27    ; 0.000        ; 0.001      ; 0.918      ;
; 0.766  ; divisorClock:DivClock|cnt[0]  ; divisorClock:DivClock|cnt[7]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.918      ;
; 0.768  ; divisorClock:DivClock|cnt[5]  ; divisorClock:DivClock|cnt[6]  ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.920      ;
; 0.768  ; divisorClock:DivClock|cnt[18] ; divisorClock:DivClock|cnt[5]  ; clock_27                 ; clock_27    ; 0.000        ; -0.001     ; 0.919      ;
; 0.769  ; divisorClock:DivClock|cnt[18] ; divisorClock:DivClock|cnt[0]  ; clock_27                 ; clock_27    ; 0.000        ; -0.001     ; 0.920      ;
; 0.770  ; divisorClock:DivClock|cnt[17] ; divisorClock:DivClock|cnt[23] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.922      ;
; 0.770  ; divisorClock:DivClock|cnt[17] ; divisorClock:DivClock|cnt[19] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.922      ;
; 0.770  ; divisorClock:DivClock|cnt[17] ; divisorClock:DivClock|cnt[22] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.922      ;
; 0.772  ; divisorClock:DivClock|cnt[16] ; divisorClock:DivClock|cnt[16] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.924      ;
; 0.773  ; divisorClock:DivClock|cnt[23] ; divisorClock:DivClock|cnt[16] ; clock_27                 ; clock_27    ; 0.000        ; -0.001     ; 0.924      ;
; 0.774  ; divisorClock:DivClock|cnt[16] ; divisorClock:DivClock|cnt[12] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.926      ;
; 0.774  ; divisorClock:DivClock|cnt[16] ; divisorClock:DivClock|cnt[15] ; clock_27                 ; clock_27    ; 0.000        ; 0.000      ; 0.926      ;
; 0.774  ; divisorClock:DivClock|cnt[23] ; divisorClock:DivClock|cnt[15] ; clock_27                 ; clock_27    ; 0.000        ; -0.001     ; 0.925      ;
; 0.774  ; divisorClock:DivClock|cnt[23] ; divisorClock:DivClock|cnt[12] ; clock_27                 ; clock_27    ; 0.000        ; -0.001     ; 0.925      ;
+--------+-------------------------------+-------------------------------+--------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'divisorClock:DivClock|ax'                                                                                                                                                                                                                                    ;
+-------+--------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                                                                  ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.215 ; contador6Bits:Cont|ffjk:Q0|qS                                ; contador6Bits:Cont|ffjk:Q0|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; contador6Bits:Cont|ffjk:Q1|qS                                ; contador6Bits:Cont|ffjk:Q1|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; contador6Bits:Cont|ffjk:Q2|qS                                ; contador6Bits:Cont|ffjk:Q2|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; contador6Bits:Cont|ffjk:Q3|qS                                ; contador6Bits:Cont|ffjk:Q3|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; contador6Bits:Cont|ffjk:Q4|qS                                ; contador6Bits:Cont|ffjk:Q4|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; contador6Bits:Cont|ffjk:Q5|qS                                ; contador6Bits:Cont|ffjk:Q5|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.367      ;
; 0.267 ; botaoSincrono:BS|y_present.E2                                ; contador6Bits:Cont|ffjk:Q2|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.419      ;
; 0.270 ; botaoSincrono:BS|y_present.E2                                ; contador6Bits:Cont|ffjk:Q0|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.422      ;
; 0.270 ; botaoSincrono:BS|y_present.E2                                ; contador6Bits:Cont|ffjk:Q1|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.422      ;
; 0.275 ; botaoSincrono:BS|y_present.E2                                ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E3                                             ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.427      ;
; 0.277 ; botaoSincrono:BS|y_present.E2                                ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E4                                             ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.429      ;
; 0.284 ; contador6Bits:Cont|ffjk:Q5|qS                                ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg5 ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.062      ; 0.484      ;
; 0.286 ; contador6Bits:Cont|ffjk:Q4|qS                                ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg4 ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.062      ; 0.486      ;
; 0.288 ; contador6Bits:Cont|ffjk:Q3|qS                                ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg3 ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.062      ; 0.488      ;
; 0.312 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E3 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2                                             ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.464      ;
; 0.360 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; botaoSincrono:BS|y_present.E1                                ; botaoSincrono:BS|y_present.E2                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; contador6Bits:Cont|ffjk:Q3|qS                                ; contador6Bits:Cont|ffjk:Q4|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; contador6Bits:Cont|ffjk:Q3|qS                                ; contador6Bits:Cont|ffjk:Q5|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.516      ;
; 0.368 ; contador6Bits:Cont|ffjk:Q4|qS                                ; contador6Bits:Cont|ffjk:Q5|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.520      ;
; 0.371 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.523      ;
; 0.377 ; contador6Bits:Cont|ffjk:Q0|qS                                ; contador6Bits:Cont|ffjk:Q1|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; contador6Bits:Cont|ffjk:Q0|qS                                ; contador6Bits:Cont|ffjk:Q2|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; contador6Bits:Cont|ffjk:Q1|qS                                ; contador6Bits:Cont|ffjk:Q2|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.530      ;
; 0.380 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E3                                             ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.532      ;
; 0.382 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E4                                             ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.534      ;
; 0.401 ; contador6Bits:Cont|ffjk:Q2|qS                                ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg2 ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.061      ; 0.600      ;
; 0.404 ; contador6Bits:Cont|ffjk:Q1|qS                                ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg1 ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.061      ; 0.603      ;
; 0.406 ; contador6Bits:Cont|ffjk:Q0|qS                                ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg0 ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.061      ; 0.605      ;
; 0.439 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E3 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; -0.001     ; 0.590      ;
; 0.448 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E1 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2                                             ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.001      ; 0.601      ;
; 0.479 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E4 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E1                                             ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; -0.001     ; 0.630      ;
; 0.498 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.651      ;
; 0.511 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.663      ;
; 0.522 ; botaoSincrono:BS|y_present.E2                                ; contador6Bits:Cont|ffjk:Q3|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; -0.001     ; 0.673      ;
; 0.523 ; botaoSincrono:BS|y_present.E2                                ; contador6Bits:Cont|ffjk:Q4|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; -0.001     ; 0.674      ;
; 0.523 ; botaoSincrono:BS|y_present.E2                                ; contador6Bits:Cont|ffjk:Q5|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; -0.001     ; 0.674      ;
; 0.533 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.686      ;
; 0.546 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.698      ;
; 0.568 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.721      ;
; 0.569 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.721      ;
; 0.571 ; contador6Bits:Cont|ffjk:Q2|qS                                ; contador6Bits:Cont|ffjk:Q3|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; -0.001     ; 0.722      ;
; 0.572 ; contador6Bits:Cont|ffjk:Q2|qS                                ; contador6Bits:Cont|ffjk:Q4|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; -0.001     ; 0.723      ;
; 0.572 ; contador6Bits:Cont|ffjk:Q2|qS                                ; contador6Bits:Cont|ffjk:Q5|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; -0.001     ; 0.723      ;
; 0.578 ; botaoSincrono:BS|y_present.E2                                ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2                                             ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.730      ;
; 0.581 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.733      ;
; 0.588 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E3 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; -0.001     ; 0.739      ;
; 0.588 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E3 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; -0.001     ; 0.739      ;
; 0.588 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E3 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; -0.001     ; 0.739      ;
; 0.588 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E3 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; -0.001     ; 0.739      ;
; 0.588 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E3 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; -0.001     ; 0.739      ;
; 0.588 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E3 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; -0.001     ; 0.739      ;
; 0.588 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E3 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; -0.001     ; 0.739      ;
; 0.603 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.755      ;
; 0.604 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.756      ;
; 0.616 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.768      ;
; 0.633 ; contador6Bits:Cont|ffjk:Q1|qS                                ; contador6Bits:Cont|ffjk:Q3|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; -0.001     ; 0.784      ;
; 0.634 ; contador6Bits:Cont|ffjk:Q0|qS                                ; contador6Bits:Cont|ffjk:Q3|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; -0.001     ; 0.785      ;
; 0.634 ; contador6Bits:Cont|ffjk:Q1|qS                                ; contador6Bits:Cont|ffjk:Q4|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; -0.001     ; 0.785      ;
; 0.634 ; contador6Bits:Cont|ffjk:Q1|qS                                ; contador6Bits:Cont|ffjk:Q5|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; -0.001     ; 0.785      ;
; 0.635 ; contador6Bits:Cont|ffjk:Q0|qS                                ; contador6Bits:Cont|ffjk:Q4|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; -0.001     ; 0.786      ;
; 0.635 ; contador6Bits:Cont|ffjk:Q0|qS                                ; contador6Bits:Cont|ffjk:Q5|qS                                                                            ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; -0.001     ; 0.786      ;
; 0.638 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.790      ;
; 0.639 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.791      ;
; 0.652 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.804      ;
; 0.674 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.826      ;
; 0.683 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2                                             ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.835      ;
; 0.686 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.838      ;
; 0.709 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.861      ;
; 0.744 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.896      ;
; 0.779 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.931      ;
; 0.790 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.942      ;
; 0.825 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.977      ;
; 0.860 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.012      ;
; 0.895 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.047      ;
; 0.930 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.082      ;
; 0.965 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]      ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]                                                  ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 1.117      ;
; 1.113 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]      ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2                                             ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.001      ; 1.266      ;
; 1.142 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]      ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E4                                             ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.001      ; 1.295      ;
; 1.329 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]      ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2                                             ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.001      ; 1.482      ;
; 1.355 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]      ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2                                             ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.001      ; 1.508      ;
; 1.358 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]      ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E4                                             ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.001      ; 1.511      ;
; 1.372 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]      ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2                                             ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.001      ; 1.525      ;
; 1.375 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]      ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2                                             ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.001      ; 1.528      ;
; 1.384 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]      ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E4                                             ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.001      ; 1.537      ;
; 1.401 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]      ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E4                                             ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.001      ; 1.554      ;
; 1.404 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]      ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E4                                             ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.001      ; 1.557      ;
; 1.466 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]      ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2                                             ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.001      ; 1.619      ;
; 1.495 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]      ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E4                                             ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.001      ; 1.648      ;
; 1.517 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]      ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2                                             ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.001      ; 1.670      ;
+-------+--------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'divisorClock:DivClock|ax'                                                                                                                                                                               ;
+-------+--------------------------------------------------------------+---------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                 ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+---------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.299 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E1 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0] ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 0.733      ;
; 0.299 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E1 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1] ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 0.733      ;
; 0.299 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E1 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2] ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 0.733      ;
; 0.299 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E1 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3] ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 0.733      ;
; 0.299 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E1 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4] ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 0.733      ;
; 0.299 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E1 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6] ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 0.733      ;
; 0.299 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E1 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7] ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 0.733      ;
; 0.299 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E1 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5] ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 1.000        ; 0.000      ; 0.733      ;
+-------+--------------------------------------------------------------+---------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'divisorClock:DivClock|ax'                                                                                                                                                                                ;
+-------+--------------------------------------------------------------+---------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                 ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+---------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.581 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E1 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0] ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E1 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1] ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E1 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2] ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E1 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3] ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E1 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4] ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E1 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6] ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E1 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7] ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E1 ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5] ; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 0.000        ; 0.000      ; 0.733      ;
+-------+--------------------------------------------------------------+---------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'divisorClock:DivClock|ax'                                                                                                                                                   ;
+--------+--------------+----------------+------------------+--------------------------+------------+----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                                                                                                   ;
+--------+--------------+----------------+------------------+--------------------------+------------+----------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; romMV:ROM|altsyncram:altsyncram_component|altsyncram_7m71:auto_generated|ram_block1a0~porta_address_reg5 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; botaoSincrono:BS|y_present.E1                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; botaoSincrono:BS|y_present.E1                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; botaoSincrono:BS|y_present.E2                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; botaoSincrono:BS|y_present.E2                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; contador6Bits:Cont|ffjk:Q0|qS                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; contador6Bits:Cont|ffjk:Q0|qS                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; contador6Bits:Cont|ffjk:Q1|qS                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; contador6Bits:Cont|ffjk:Q1|qS                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; contador6Bits:Cont|ffjk:Q2|qS                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; contador6Bits:Cont|ffjk:Q2|qS                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; contador6Bits:Cont|ffjk:Q3|qS                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; contador6Bits:Cont|ffjk:Q3|qS                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; contador6Bits:Cont|ffjk:Q4|qS                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; contador6Bits:Cont|ffjk:Q4|qS                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; contador6Bits:Cont|ffjk:Q5|qS                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; contador6Bits:Cont|ffjk:Q5|qS                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E1                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E1                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E2                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E3                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E3                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E4                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; maquinaVendas:MV|blocoDeControleMV:BlocodeControle|estado.E4                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[0]                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[1]                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[2]                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[3]                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4]                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[4]                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[5]                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[6]                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; maquinaVendas:MV|datapathMV:Datapath|reg8Bits:Reg|qs[7]                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; BS|y_present.E1|clk                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; BS|y_present.E1|clk                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; BS|y_present.E2|clk                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; BS|y_present.E2|clk                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; Cont|Q0|qS|clk                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; Cont|Q0|qS|clk                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; Cont|Q1|qS|clk                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; Cont|Q1|qS|clk                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; Cont|Q2|qS|clk                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; Cont|Q2|qS|clk                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; Cont|Q3|qS|clk                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; Cont|Q3|qS|clk                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; Cont|Q4|qS|clk                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; Cont|Q4|qS|clk                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; Cont|Q5|qS|clk                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; Cont|Q5|qS|clk                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; DivClock|ax|regout                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; DivClock|ax|regout                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; DivClock|ax~clkctrl|inclk[0]                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; DivClock|ax~clkctrl|inclk[0]                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; DivClock|ax~clkctrl|outclk                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; DivClock|ax~clkctrl|outclk                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; MV|BlocodeControle|estado.E1|clk                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; MV|BlocodeControle|estado.E1|clk                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; MV|BlocodeControle|estado.E2|clk                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; MV|BlocodeControle|estado.E2|clk                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; MV|BlocodeControle|estado.E3|clk                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; MV|BlocodeControle|estado.E3|clk                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; MV|BlocodeControle|estado.E4|clk                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; MV|BlocodeControle|estado.E4|clk                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; MV|Datapath|Reg|qs[0]|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; MV|Datapath|Reg|qs[0]|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; MV|Datapath|Reg|qs[1]|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; MV|Datapath|Reg|qs[1]|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; MV|Datapath|Reg|qs[2]|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; MV|Datapath|Reg|qs[2]|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; MV|Datapath|Reg|qs[3]|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; MV|Datapath|Reg|qs[3]|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; MV|Datapath|Reg|qs[4]|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; MV|Datapath|Reg|qs[4]|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; MV|Datapath|Reg|qs[5]|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; MV|Datapath|Reg|qs[5]|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; MV|Datapath|Reg|qs[6]|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; MV|Datapath|Reg|qs[6]|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; MV|Datapath|Reg|qs[7]|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; MV|Datapath|Reg|qs[7]|clk                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorClock:DivClock|ax ; Rise       ; ROM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorClock:DivClock|ax ; Rise       ; ROM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                ;
+--------+--------------+----------------+------------------+--------------------------+------------+----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_27'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock_27 ; Rise       ; clock_27                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|ax      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|ax      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_27 ; Rise       ; divisorClock:DivClock|cnt[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|ax|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27 ; Rise       ; DivClock|ax|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|cnt[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27 ; Rise       ; DivClock|cnt[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|cnt[10]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27 ; Rise       ; DivClock|cnt[10]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|cnt[11]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27 ; Rise       ; DivClock|cnt[11]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|cnt[12]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27 ; Rise       ; DivClock|cnt[12]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|cnt[13]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27 ; Rise       ; DivClock|cnt[13]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|cnt[14]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27 ; Rise       ; DivClock|cnt[14]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|cnt[15]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27 ; Rise       ; DivClock|cnt[15]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|cnt[16]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27 ; Rise       ; DivClock|cnt[16]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|cnt[17]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27 ; Rise       ; DivClock|cnt[17]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|cnt[18]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27 ; Rise       ; DivClock|cnt[18]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|cnt[19]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27 ; Rise       ; DivClock|cnt[19]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|cnt[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27 ; Rise       ; DivClock|cnt[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|cnt[20]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27 ; Rise       ; DivClock|cnt[20]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|cnt[21]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27 ; Rise       ; DivClock|cnt[21]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|cnt[22]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27 ; Rise       ; DivClock|cnt[22]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|cnt[23]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27 ; Rise       ; DivClock|cnt[23]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|cnt[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27 ; Rise       ; DivClock|cnt[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|cnt[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27 ; Rise       ; DivClock|cnt[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|cnt[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27 ; Rise       ; DivClock|cnt[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|cnt[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27 ; Rise       ; DivClock|cnt[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|cnt[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27 ; Rise       ; DivClock|cnt[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|cnt[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27 ; Rise       ; DivClock|cnt[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|cnt[8]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_27 ; Rise       ; DivClock|cnt[8]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_27 ; Rise       ; DivClock|cnt[9]|clk           ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; KEY2      ; divisorClock:DivClock|ax ; 2.243 ; 2.243 ; Rise       ; divisorClock:DivClock|ax ;
; SW[*]     ; divisorClock:DivClock|ax ; 1.226 ; 1.226 ; Rise       ; divisorClock:DivClock|ax ;
;  SW[0]    ; divisorClock:DivClock|ax ; 0.872 ; 0.872 ; Rise       ; divisorClock:DivClock|ax ;
;  SW[1]    ; divisorClock:DivClock|ax ; 0.882 ; 0.882 ; Rise       ; divisorClock:DivClock|ax ;
;  SW[2]    ; divisorClock:DivClock|ax ; 0.596 ; 0.596 ; Rise       ; divisorClock:DivClock|ax ;
;  SW[3]    ; divisorClock:DivClock|ax ; 0.703 ; 0.703 ; Rise       ; divisorClock:DivClock|ax ;
;  SW[4]    ; divisorClock:DivClock|ax ; 0.720 ; 0.720 ; Rise       ; divisorClock:DivClock|ax ;
;  SW[5]    ; divisorClock:DivClock|ax ; 0.555 ; 0.555 ; Rise       ; divisorClock:DivClock|ax ;
;  SW[6]    ; divisorClock:DivClock|ax ; 0.626 ; 0.626 ; Rise       ; divisorClock:DivClock|ax ;
;  SW[7]    ; divisorClock:DivClock|ax ; 1.226 ; 1.226 ; Rise       ; divisorClock:DivClock|ax ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; KEY2      ; divisorClock:DivClock|ax ; -2.099 ; -2.099 ; Rise       ; divisorClock:DivClock|ax ;
; SW[*]     ; divisorClock:DivClock|ax ; -0.065 ; -0.065 ; Rise       ; divisorClock:DivClock|ax ;
;  SW[0]    ; divisorClock:DivClock|ax ; -0.723 ; -0.723 ; Rise       ; divisorClock:DivClock|ax ;
;  SW[1]    ; divisorClock:DivClock|ax ; -0.733 ; -0.733 ; Rise       ; divisorClock:DivClock|ax ;
;  SW[2]    ; divisorClock:DivClock|ax ; -0.447 ; -0.447 ; Rise       ; divisorClock:DivClock|ax ;
;  SW[3]    ; divisorClock:DivClock|ax ; -0.135 ; -0.135 ; Rise       ; divisorClock:DivClock|ax ;
;  SW[4]    ; divisorClock:DivClock|ax ; -0.343 ; -0.343 ; Rise       ; divisorClock:DivClock|ax ;
;  SW[5]    ; divisorClock:DivClock|ax ; -0.308 ; -0.308 ; Rise       ; divisorClock:DivClock|ax ;
;  SW[6]    ; divisorClock:DivClock|ax ; -0.065 ; -0.065 ; Rise       ; divisorClock:DivClock|ax ;
;  SW[7]    ; divisorClock:DivClock|ax ; -0.666 ; -0.666 ; Rise       ; divisorClock:DivClock|ax ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; LEDR0     ; divisorClock:DivClock|ax ; 5.057 ; 5.057 ; Rise       ; divisorClock:DivClock|ax ;
; LEDR1     ; divisorClock:DivClock|ax ; 4.678 ; 4.678 ; Rise       ; divisorClock:DivClock|ax ;
; LHEX0[*]  ; divisorClock:DivClock|ax ; 6.102 ; 6.102 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX0[0] ; divisorClock:DivClock|ax ; 6.102 ; 6.102 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX0[1] ; divisorClock:DivClock|ax ; 6.085 ; 6.085 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX0[2] ; divisorClock:DivClock|ax ; 6.093 ; 6.093 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX0[3] ; divisorClock:DivClock|ax ; 5.990 ; 5.990 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX0[4] ; divisorClock:DivClock|ax ; 5.983 ; 5.983 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX0[5] ; divisorClock:DivClock|ax ; 5.981 ; 5.981 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX0[6] ; divisorClock:DivClock|ax ; 5.977 ; 5.977 ; Rise       ; divisorClock:DivClock|ax ;
; LHEX1[*]  ; divisorClock:DivClock|ax ; 6.823 ; 6.823 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX1[0] ; divisorClock:DivClock|ax ; 6.823 ; 6.823 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX1[1] ; divisorClock:DivClock|ax ; 6.773 ; 6.773 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX1[2] ; divisorClock:DivClock|ax ; 6.656 ; 6.656 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX1[3] ; divisorClock:DivClock|ax ; 6.632 ; 6.632 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX1[4] ; divisorClock:DivClock|ax ; 6.658 ; 6.658 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX1[5] ; divisorClock:DivClock|ax ; 6.567 ; 6.567 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX1[6] ; divisorClock:DivClock|ax ; 6.558 ; 6.558 ; Rise       ; divisorClock:DivClock|ax ;
; LHEX2[*]  ; divisorClock:DivClock|ax ; 6.374 ; 6.374 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX2[0] ; divisorClock:DivClock|ax ; 6.266 ; 6.266 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX2[2] ; divisorClock:DivClock|ax ; 5.529 ; 5.529 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX2[3] ; divisorClock:DivClock|ax ; 6.336 ; 6.336 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX2[4] ; divisorClock:DivClock|ax ; 6.374 ; 6.374 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX2[5] ; divisorClock:DivClock|ax ; 5.042 ; 5.042 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX2[6] ; divisorClock:DivClock|ax ; 5.382 ; 5.382 ; Rise       ; divisorClock:DivClock|ax ;
; LHEX4[*]  ; divisorClock:DivClock|ax ; 8.370 ; 8.370 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX4[0] ; divisorClock:DivClock|ax ; 8.223 ; 8.223 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX4[1] ; divisorClock:DivClock|ax ; 8.237 ; 8.237 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX4[2] ; divisorClock:DivClock|ax ; 8.224 ; 8.224 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX4[3] ; divisorClock:DivClock|ax ; 8.339 ; 8.339 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX4[4] ; divisorClock:DivClock|ax ; 8.315 ; 8.315 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX4[5] ; divisorClock:DivClock|ax ; 8.361 ; 8.361 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX4[6] ; divisorClock:DivClock|ax ; 8.370 ; 8.370 ; Rise       ; divisorClock:DivClock|ax ;
; LHEX5[*]  ; divisorClock:DivClock|ax ; 8.537 ; 8.537 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX5[0] ; divisorClock:DivClock|ax ; 8.537 ; 8.537 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX5[1] ; divisorClock:DivClock|ax ; 8.489 ; 8.489 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX5[2] ; divisorClock:DivClock|ax ; 8.455 ; 8.455 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX5[3] ; divisorClock:DivClock|ax ; 8.409 ; 8.409 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX5[4] ; divisorClock:DivClock|ax ; 8.372 ; 8.372 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX5[5] ; divisorClock:DivClock|ax ; 8.391 ; 8.391 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX5[6] ; divisorClock:DivClock|ax ; 8.471 ; 8.471 ; Rise       ; divisorClock:DivClock|ax ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; LEDR0     ; divisorClock:DivClock|ax ; 5.057 ; 5.057 ; Rise       ; divisorClock:DivClock|ax ;
; LEDR1     ; divisorClock:DivClock|ax ; 4.678 ; 4.678 ; Rise       ; divisorClock:DivClock|ax ;
; LHEX0[*]  ; divisorClock:DivClock|ax ; 4.562 ; 4.562 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX0[0] ; divisorClock:DivClock|ax ; 4.689 ; 4.689 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX0[1] ; divisorClock:DivClock|ax ; 4.666 ; 4.666 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX0[2] ; divisorClock:DivClock|ax ; 4.673 ; 4.673 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX0[3] ; divisorClock:DivClock|ax ; 4.573 ; 4.573 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX0[4] ; divisorClock:DivClock|ax ; 4.570 ; 4.570 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX0[5] ; divisorClock:DivClock|ax ; 4.563 ; 4.563 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX0[6] ; divisorClock:DivClock|ax ; 4.562 ; 4.562 ; Rise       ; divisorClock:DivClock|ax ;
; LHEX1[*]  ; divisorClock:DivClock|ax ; 5.277 ; 5.277 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX1[0] ; divisorClock:DivClock|ax ; 5.533 ; 5.533 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX1[1] ; divisorClock:DivClock|ax ; 5.515 ; 5.515 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX1[2] ; divisorClock:DivClock|ax ; 5.369 ; 5.369 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX1[3] ; divisorClock:DivClock|ax ; 5.343 ; 5.343 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX1[4] ; divisorClock:DivClock|ax ; 5.401 ; 5.401 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX1[5] ; divisorClock:DivClock|ax ; 5.278 ; 5.278 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX1[6] ; divisorClock:DivClock|ax ; 5.277 ; 5.277 ; Rise       ; divisorClock:DivClock|ax ;
; LHEX2[*]  ; divisorClock:DivClock|ax ; 4.726 ; 4.726 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX2[0] ; divisorClock:DivClock|ax ; 5.205 ; 5.205 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX2[2] ; divisorClock:DivClock|ax ; 5.033 ; 5.033 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX2[3] ; divisorClock:DivClock|ax ; 5.275 ; 5.275 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX2[4] ; divisorClock:DivClock|ax ; 5.313 ; 5.313 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX2[5] ; divisorClock:DivClock|ax ; 4.726 ; 4.726 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX2[6] ; divisorClock:DivClock|ax ; 4.886 ; 4.886 ; Rise       ; divisorClock:DivClock|ax ;
; LHEX4[*]  ; divisorClock:DivClock|ax ; 6.863 ; 6.863 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX4[0] ; divisorClock:DivClock|ax ; 6.863 ; 6.863 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX4[1] ; divisorClock:DivClock|ax ; 6.877 ; 6.877 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX4[2] ; divisorClock:DivClock|ax ; 6.875 ; 6.875 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX4[3] ; divisorClock:DivClock|ax ; 6.977 ; 6.977 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX4[4] ; divisorClock:DivClock|ax ; 6.940 ; 6.940 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX4[5] ; divisorClock:DivClock|ax ; 6.990 ; 6.990 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX4[6] ; divisorClock:DivClock|ax ; 7.006 ; 7.006 ; Rise       ; divisorClock:DivClock|ax ;
; LHEX5[*]  ; divisorClock:DivClock|ax ; 7.145 ; 7.145 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX5[0] ; divisorClock:DivClock|ax ; 7.291 ; 7.291 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX5[1] ; divisorClock:DivClock|ax ; 7.262 ; 7.262 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX5[2] ; divisorClock:DivClock|ax ; 7.201 ; 7.201 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX5[3] ; divisorClock:DivClock|ax ; 7.169 ; 7.169 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX5[4] ; divisorClock:DivClock|ax ; 7.145 ; 7.145 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX5[5] ; divisorClock:DivClock|ax ; 7.147 ; 7.147 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX5[6] ; divisorClock:DivClock|ax ; 7.231 ; 7.231 ; Rise       ; divisorClock:DivClock|ax ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+-----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                     ;
+---------------------------+---------+--------+----------+---------+---------------------+
; Clock                     ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack          ; -4.543  ; -2.506 ; -0.261   ; 0.581   ; -1.423              ;
;  clock_27                 ; -2.686  ; -2.506 ; N/A      ; N/A     ; -1.380              ;
;  divisorClock:DivClock|ax ; -4.543  ; 0.215  ; -0.261   ; 0.581   ; -1.423              ;
; Design-wide TNS           ; -88.988 ; -2.506 ; -2.088   ; 0.0     ; -63.456             ;
;  clock_27                 ; -46.405 ; -2.506 ; N/A      ; N/A     ; -26.380             ;
;  divisorClock:DivClock|ax ; -42.583 ; 0.000  ; -2.088   ; 0.000   ; -37.076             ;
+---------------------------+---------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; KEY2      ; divisorClock:DivClock|ax ; 3.934 ; 3.934 ; Rise       ; divisorClock:DivClock|ax ;
; SW[*]     ; divisorClock:DivClock|ax ; 3.032 ; 3.032 ; Rise       ; divisorClock:DivClock|ax ;
;  SW[0]    ; divisorClock:DivClock|ax ; 2.453 ; 2.453 ; Rise       ; divisorClock:DivClock|ax ;
;  SW[1]    ; divisorClock:DivClock|ax ; 2.442 ; 2.442 ; Rise       ; divisorClock:DivClock|ax ;
;  SW[2]    ; divisorClock:DivClock|ax ; 1.712 ; 1.712 ; Rise       ; divisorClock:DivClock|ax ;
;  SW[3]    ; divisorClock:DivClock|ax ; 2.222 ; 2.222 ; Rise       ; divisorClock:DivClock|ax ;
;  SW[4]    ; divisorClock:DivClock|ax ; 2.245 ; 2.245 ; Rise       ; divisorClock:DivClock|ax ;
;  SW[5]    ; divisorClock:DivClock|ax ; 1.814 ; 1.814 ; Rise       ; divisorClock:DivClock|ax ;
;  SW[6]    ; divisorClock:DivClock|ax ; 1.982 ; 1.982 ; Rise       ; divisorClock:DivClock|ax ;
;  SW[7]    ; divisorClock:DivClock|ax ; 3.032 ; 3.032 ; Rise       ; divisorClock:DivClock|ax ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; KEY2      ; divisorClock:DivClock|ax ; -2.099 ; -2.099 ; Rise       ; divisorClock:DivClock|ax ;
; SW[*]     ; divisorClock:DivClock|ax ; -0.065 ; -0.065 ; Rise       ; divisorClock:DivClock|ax ;
;  SW[0]    ; divisorClock:DivClock|ax ; -0.723 ; -0.723 ; Rise       ; divisorClock:DivClock|ax ;
;  SW[1]    ; divisorClock:DivClock|ax ; -0.733 ; -0.733 ; Rise       ; divisorClock:DivClock|ax ;
;  SW[2]    ; divisorClock:DivClock|ax ; -0.447 ; -0.447 ; Rise       ; divisorClock:DivClock|ax ;
;  SW[3]    ; divisorClock:DivClock|ax ; -0.135 ; -0.135 ; Rise       ; divisorClock:DivClock|ax ;
;  SW[4]    ; divisorClock:DivClock|ax ; -0.343 ; -0.343 ; Rise       ; divisorClock:DivClock|ax ;
;  SW[5]    ; divisorClock:DivClock|ax ; -0.308 ; -0.308 ; Rise       ; divisorClock:DivClock|ax ;
;  SW[6]    ; divisorClock:DivClock|ax ; -0.065 ; -0.065 ; Rise       ; divisorClock:DivClock|ax ;
;  SW[7]    ; divisorClock:DivClock|ax ; -0.666 ; -0.666 ; Rise       ; divisorClock:DivClock|ax ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; LEDR0     ; divisorClock:DivClock|ax ; 9.293  ; 9.293  ; Rise       ; divisorClock:DivClock|ax ;
; LEDR1     ; divisorClock:DivClock|ax ; 8.555  ; 8.555  ; Rise       ; divisorClock:DivClock|ax ;
; LHEX0[*]  ; divisorClock:DivClock|ax ; 12.031 ; 12.031 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX0[0] ; divisorClock:DivClock|ax ; 12.031 ; 12.031 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX0[1] ; divisorClock:DivClock|ax ; 12.013 ; 12.013 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX0[2] ; divisorClock:DivClock|ax ; 12.022 ; 12.022 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX0[3] ; divisorClock:DivClock|ax ; 11.786 ; 11.786 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX0[4] ; divisorClock:DivClock|ax ; 11.783 ; 11.783 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX0[5] ; divisorClock:DivClock|ax ; 11.773 ; 11.773 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX0[6] ; divisorClock:DivClock|ax ; 11.772 ; 11.772 ; Rise       ; divisorClock:DivClock|ax ;
; LHEX1[*]  ; divisorClock:DivClock|ax ; 13.634 ; 13.634 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX1[0] ; divisorClock:DivClock|ax ; 13.634 ; 13.634 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX1[1] ; divisorClock:DivClock|ax ; 13.546 ; 13.546 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX1[2] ; divisorClock:DivClock|ax ; 13.409 ; 13.409 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX1[3] ; divisorClock:DivClock|ax ; 13.344 ; 13.344 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX1[4] ; divisorClock:DivClock|ax ; 13.367 ; 13.367 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX1[5] ; divisorClock:DivClock|ax ; 13.183 ; 13.183 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX1[6] ; divisorClock:DivClock|ax ; 13.152 ; 13.152 ; Rise       ; divisorClock:DivClock|ax ;
; LHEX2[*]  ; divisorClock:DivClock|ax ; 12.698 ; 12.698 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX2[0] ; divisorClock:DivClock|ax ; 12.456 ; 12.456 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX2[2] ; divisorClock:DivClock|ax ; 10.686 ; 10.686 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX2[3] ; divisorClock:DivClock|ax ; 12.607 ; 12.607 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX2[4] ; divisorClock:DivClock|ax ; 12.698 ; 12.698 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX2[5] ; divisorClock:DivClock|ax ; 9.636  ; 9.636  ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX2[6] ; divisorClock:DivClock|ax ; 10.380 ; 10.380 ; Rise       ; divisorClock:DivClock|ax ;
; LHEX4[*]  ; divisorClock:DivClock|ax ; 15.850 ; 15.850 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX4[0] ; divisorClock:DivClock|ax ; 15.548 ; 15.548 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX4[1] ; divisorClock:DivClock|ax ; 15.570 ; 15.570 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX4[2] ; divisorClock:DivClock|ax ; 15.541 ; 15.541 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX4[3] ; divisorClock:DivClock|ax ; 15.816 ; 15.816 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX4[4] ; divisorClock:DivClock|ax ; 15.719 ; 15.719 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX4[5] ; divisorClock:DivClock|ax ; 15.839 ; 15.839 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX4[6] ; divisorClock:DivClock|ax ; 15.850 ; 15.850 ; Rise       ; divisorClock:DivClock|ax ;
; LHEX5[*]  ; divisorClock:DivClock|ax ; 16.178 ; 16.178 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX5[0] ; divisorClock:DivClock|ax ; 16.178 ; 16.178 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX5[1] ; divisorClock:DivClock|ax ; 16.146 ; 16.146 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX5[2] ; divisorClock:DivClock|ax ; 16.028 ; 16.028 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX5[3] ; divisorClock:DivClock|ax ; 15.906 ; 15.906 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX5[4] ; divisorClock:DivClock|ax ; 15.875 ; 15.875 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX5[5] ; divisorClock:DivClock|ax ; 15.884 ; 15.884 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX5[6] ; divisorClock:DivClock|ax ; 16.053 ; 16.053 ; Rise       ; divisorClock:DivClock|ax ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; LEDR0     ; divisorClock:DivClock|ax ; 5.057 ; 5.057 ; Rise       ; divisorClock:DivClock|ax ;
; LEDR1     ; divisorClock:DivClock|ax ; 4.678 ; 4.678 ; Rise       ; divisorClock:DivClock|ax ;
; LHEX0[*]  ; divisorClock:DivClock|ax ; 4.562 ; 4.562 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX0[0] ; divisorClock:DivClock|ax ; 4.689 ; 4.689 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX0[1] ; divisorClock:DivClock|ax ; 4.666 ; 4.666 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX0[2] ; divisorClock:DivClock|ax ; 4.673 ; 4.673 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX0[3] ; divisorClock:DivClock|ax ; 4.573 ; 4.573 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX0[4] ; divisorClock:DivClock|ax ; 4.570 ; 4.570 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX0[5] ; divisorClock:DivClock|ax ; 4.563 ; 4.563 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX0[6] ; divisorClock:DivClock|ax ; 4.562 ; 4.562 ; Rise       ; divisorClock:DivClock|ax ;
; LHEX1[*]  ; divisorClock:DivClock|ax ; 5.277 ; 5.277 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX1[0] ; divisorClock:DivClock|ax ; 5.533 ; 5.533 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX1[1] ; divisorClock:DivClock|ax ; 5.515 ; 5.515 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX1[2] ; divisorClock:DivClock|ax ; 5.369 ; 5.369 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX1[3] ; divisorClock:DivClock|ax ; 5.343 ; 5.343 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX1[4] ; divisorClock:DivClock|ax ; 5.401 ; 5.401 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX1[5] ; divisorClock:DivClock|ax ; 5.278 ; 5.278 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX1[6] ; divisorClock:DivClock|ax ; 5.277 ; 5.277 ; Rise       ; divisorClock:DivClock|ax ;
; LHEX2[*]  ; divisorClock:DivClock|ax ; 4.726 ; 4.726 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX2[0] ; divisorClock:DivClock|ax ; 5.205 ; 5.205 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX2[2] ; divisorClock:DivClock|ax ; 5.033 ; 5.033 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX2[3] ; divisorClock:DivClock|ax ; 5.275 ; 5.275 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX2[4] ; divisorClock:DivClock|ax ; 5.313 ; 5.313 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX2[5] ; divisorClock:DivClock|ax ; 4.726 ; 4.726 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX2[6] ; divisorClock:DivClock|ax ; 4.886 ; 4.886 ; Rise       ; divisorClock:DivClock|ax ;
; LHEX4[*]  ; divisorClock:DivClock|ax ; 6.863 ; 6.863 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX4[0] ; divisorClock:DivClock|ax ; 6.863 ; 6.863 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX4[1] ; divisorClock:DivClock|ax ; 6.877 ; 6.877 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX4[2] ; divisorClock:DivClock|ax ; 6.875 ; 6.875 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX4[3] ; divisorClock:DivClock|ax ; 6.977 ; 6.977 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX4[4] ; divisorClock:DivClock|ax ; 6.940 ; 6.940 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX4[5] ; divisorClock:DivClock|ax ; 6.990 ; 6.990 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX4[6] ; divisorClock:DivClock|ax ; 7.006 ; 7.006 ; Rise       ; divisorClock:DivClock|ax ;
; LHEX5[*]  ; divisorClock:DivClock|ax ; 7.145 ; 7.145 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX5[0] ; divisorClock:DivClock|ax ; 7.291 ; 7.291 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX5[1] ; divisorClock:DivClock|ax ; 7.262 ; 7.262 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX5[2] ; divisorClock:DivClock|ax ; 7.201 ; 7.201 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX5[3] ; divisorClock:DivClock|ax ; 7.169 ; 7.169 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX5[4] ; divisorClock:DivClock|ax ; 7.145 ; 7.145 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX5[5] ; divisorClock:DivClock|ax ; 7.147 ; 7.147 ; Rise       ; divisorClock:DivClock|ax ;
;  LHEX5[6] ; divisorClock:DivClock|ax ; 7.231 ; 7.231 ; Rise       ; divisorClock:DivClock|ax ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                 ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; clock_27                 ; clock_27                 ; 684      ; 0        ; 0        ; 0        ;
; divisorClock:DivClock|ax ; clock_27                 ; 1        ; 1        ; 0        ; 0        ;
; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 341      ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                  ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; clock_27                 ; clock_27                 ; 684      ; 0        ; 0        ; 0        ;
; divisorClock:DivClock|ax ; clock_27                 ; 1        ; 1        ; 0        ; 0        ;
; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 341      ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                              ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 8        ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                               ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; divisorClock:DivClock|ax ; divisorClock:DivClock|ax ; 8        ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 28    ; 28   ;
; Unconstrained Output Ports      ; 36    ; 36   ;
; Unconstrained Output Port Paths ; 225   ; 225  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Tue Mar 10 14:28:25 2020
Info: Command: quartus_sta projeto01 -c projeto01
Info: qsta_default_script.tcl version: #1
Warning (136002): Ignored duplicate of assignment PARTITION_PRESERVE_HIGH_SPEED_TILES for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IGNORE_SOURCE_FILE_CHANGES for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_ALWAYS_USE_QXP_NETLIST for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_NEW_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_EXISTING_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_EXISTING_LOGICLOCK_REGIONS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_PIN_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_PROMOTE_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_TYPE for node ""
Warning (136002): Ignored duplicate of assignment ALLOW_MULTIPLE_PERSONAS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_ASD_REGION_ID for node ""
Warning (136002): Ignored duplicate of assignment CROSS_BOUNDARY_OPTIMIZATIONS for node ""
Warning (136002): Ignored duplicate of assignment PROPAGATE_CONSTANTS_ON_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment PROPAGATE_INVERSIONS_ON_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment REMOVE_LOGIC_ON_UNCONNECTED_OUTPUTS for node ""
Warning (136002): Ignored duplicate of assignment MERGE_EQUIVALENT_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment MERGE_EQUIVALENT_BIDIRS for node ""
Warning (136002): Ignored duplicate of assignment ABSORB_PATHS_FROM_OUTPUTS_TO_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_EXTRACT_HARD_BLOCK_NODES for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_SOURCE for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_BACK_ANNOTATION for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_COLOR for node ""
Warning (136002): Ignored duplicate of assignment HIERARCHY_BLACKBOX_FILE for node "|"
Warning (136002): Ignored duplicate of assignment PARTITION_PRESERVE_HIGH_SPEED_TILES for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IGNORE_SOURCE_FILE_CHANGES for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_ALWAYS_USE_QXP_NETLIST for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_NEW_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_EXISTING_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_EXISTING_LOGICLOCK_REGIONS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_PIN_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_PROMOTE_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_TYPE for node ""
Warning (136002): Ignored duplicate of assignment ALLOW_MULTIPLE_PERSONAS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_ASD_REGION_ID for node ""
Warning (136002): Ignored duplicate of assignment CROSS_BOUNDARY_OPTIMIZATIONS for node ""
Warning (136002): Ignored duplicate of assignment PROPAGATE_CONSTANTS_ON_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment PROPAGATE_INVERSIONS_ON_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment REMOVE_LOGIC_ON_UNCONNECTED_OUTPUTS for node ""
Warning (136002): Ignored duplicate of assignment MERGE_EQUIVALENT_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment MERGE_EQUIVALENT_BIDIRS for node ""
Warning (136002): Ignored duplicate of assignment ABSORB_PATHS_FROM_OUTPUTS_TO_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_EXTRACT_HARD_BLOCK_NODES for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_SOURCE for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_BACK_ANNOTATION for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_COLOR for node ""
Warning (136002): Ignored duplicate of assignment HIERARCHY_BLACKBOX_FILE for node "|"
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'projeto01.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name divisorClock:DivClock|ax divisorClock:DivClock|ax
    Info (332105): create_clock -period 1.000 -name clock_27 clock_27
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.543
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.543       -42.583 divisorClock:DivClock|ax 
    Info (332119):    -2.686       -46.405 clock_27 
Info (332146): Worst-case hold slack is -2.506
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.506        -2.506 clock_27 
    Info (332119):     0.391         0.000 divisorClock:DivClock|ax 
Info (332146): Worst-case recovery slack is -0.261
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.261        -2.088 divisorClock:DivClock|ax 
Info (332146): Worst-case removal slack is 1.031
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.031         0.000 divisorClock:DivClock|ax 
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423       -37.076 divisorClock:DivClock|ax 
    Info (332119):    -1.380       -26.380 clock_27 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.081
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.081       -17.016 divisorClock:DivClock|ax 
    Info (332119):    -0.762        -9.471 clock_27 
Info (332146): Worst-case hold slack is -1.551
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.551        -1.551 clock_27 
    Info (332119):     0.215         0.000 divisorClock:DivClock|ax 
Info (332146): Worst-case recovery slack is 0.299
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.299         0.000 divisorClock:DivClock|ax 
Info (332146): Worst-case removal slack is 0.581
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.581         0.000 divisorClock:DivClock|ax 
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423       -37.076 divisorClock:DivClock|ax 
    Info (332119):    -1.380       -26.380 clock_27 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 50 warnings
    Info: Peak virtual memory: 4559 megabytes
    Info: Processing ended: Tue Mar 10 14:28:27 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


