TimeQuest Timing Analyzer report for OnBoard
Mon Nov 04 21:52:22 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'KEY[1]'
 12. Slow Model Hold: 'KEY[1]'
 13. Slow Model Minimum Pulse Width: 'KEY[1]'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'KEY[1]'
 26. Fast Model Hold: 'KEY[1]'
 27. Fast Model Minimum Pulse Width: 'KEY[1]'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; OnBoard                                                            ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C20F484C7                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; KEY[1]     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[1] } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 118.23 MHz ; 118.23 MHz      ; KEY[1]     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; KEY[1] ; -7.458 ; -600.204      ;
+--------+--------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; KEY[1] ; 0.445 ; 0.000         ;
+--------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; KEY[1] ; -1.469 ; -127.335             ;
+--------+--------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[1]'                                                                                                                                   ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.458 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:regG|Q[8]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 8.485      ;
; -7.442 ; part1:SimpleProcessor|regn:regIR|Q[6] ; part1:SimpleProcessor|regn:regG|Q[8]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 8.469      ;
; -7.397 ; part1:SimpleProcessor|Tstep_Q.T2      ; part1:SimpleProcessor|regn:regG|Q[8]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.014     ; 8.421      ;
; -7.378 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:regG|Q[7]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 8.405      ;
; -7.362 ; part1:SimpleProcessor|regn:regIR|Q[6] ; part1:SimpleProcessor|regn:regG|Q[7]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 8.389      ;
; -7.317 ; part1:SimpleProcessor|Tstep_Q.T2      ; part1:SimpleProcessor|regn:regG|Q[7]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.014     ; 8.341      ;
; -7.304 ; part1:SimpleProcessor|regn:regIR|Q[7] ; part1:SimpleProcessor|regn:regG|Q[8]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 8.331      ;
; -7.251 ; part1:SimpleProcessor|Tstep_Q.T3      ; part1:SimpleProcessor|regn:regG|Q[8]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.014     ; 8.275      ;
; -7.250 ; part1:SimpleProcessor|regn:regIR|Q[4] ; part1:SimpleProcessor|regn:regG|Q[8]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 8.277      ;
; -7.224 ; part1:SimpleProcessor|regn:regIR|Q[7] ; part1:SimpleProcessor|regn:regG|Q[7]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 8.251      ;
; -7.204 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:regG|Q[6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 8.231      ;
; -7.188 ; part1:SimpleProcessor|regn:regIR|Q[6] ; part1:SimpleProcessor|regn:regG|Q[6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 8.215      ;
; -7.172 ; part1:SimpleProcessor|regn:regIR|Q[7] ; part1:SimpleProcessor|regn:reg_0|Q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.031     ; 8.179      ;
; -7.171 ; part1:SimpleProcessor|Tstep_Q.T3      ; part1:SimpleProcessor|regn:regG|Q[7]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.014     ; 8.195      ;
; -7.170 ; part1:SimpleProcessor|regn:regIR|Q[4] ; part1:SimpleProcessor|regn:regG|Q[7]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 8.197      ;
; -7.169 ; part1:SimpleProcessor|regn:regIR|Q[7] ; part1:SimpleProcessor|regn:reg_3|Q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.031     ; 8.176      ;
; -7.144 ; part1:SimpleProcessor|regn:regIR|Q[7] ; part1:SimpleProcessor|regn:regA|Q[6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.064     ; 8.118      ;
; -7.143 ; part1:SimpleProcessor|Tstep_Q.T2      ; part1:SimpleProcessor|regn:regG|Q[6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.014     ; 8.167      ;
; -7.128 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:reg_0|Q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.031     ; 8.135      ;
; -7.128 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:reg_3|Q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.031     ; 8.135      ;
; -7.124 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:regG|Q[5]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 8.151      ;
; -7.119 ; part1:SimpleProcessor|Tstep_Q.T3      ; part1:SimpleProcessor|regn:reg_0|Q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.034     ; 8.123      ;
; -7.116 ; part1:SimpleProcessor|Tstep_Q.T3      ; part1:SimpleProcessor|regn:reg_3|Q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.034     ; 8.120      ;
; -7.091 ; part1:SimpleProcessor|Tstep_Q.T3      ; part1:SimpleProcessor|regn:regA|Q[6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.067     ; 8.062      ;
; -7.050 ; part1:SimpleProcessor|regn:regIR|Q[7] ; part1:SimpleProcessor|regn:regG|Q[6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 8.077      ;
; -7.044 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:regG|Q[4]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 8.071      ;
; -7.036 ; part1:SimpleProcessor|regn:regIR|Q[7] ; part1:SimpleProcessor|regn:reg_4|Q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.032      ; 8.106      ;
; -7.036 ; part1:SimpleProcessor|regn:regIR|Q[7] ; part1:SimpleProcessor|regn:reg_7|Q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.032      ; 8.106      ;
; -7.014 ; part1:SimpleProcessor|regn:regIR|Q[6] ; part1:SimpleProcessor|regn:reg_0|Q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.031     ; 8.021      ;
; -7.014 ; part1:SimpleProcessor|regn:regIR|Q[6] ; part1:SimpleProcessor|regn:reg_3|Q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.031     ; 8.021      ;
; -7.010 ; part1:SimpleProcessor|regn:regIR|Q[6] ; part1:SimpleProcessor|regn:regG|Q[5]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 8.037      ;
; -7.009 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:reg_4|Q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.032      ; 8.079      ;
; -7.007 ; part1:SimpleProcessor|regn:regIR|Q[7] ; part1:SimpleProcessor|regn:reg_1|Q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.050     ; 7.995      ;
; -7.006 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:reg_7|Q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.032      ; 8.076      ;
; -6.998 ; part1:SimpleProcessor|Tstep_Q.T1      ; part1:SimpleProcessor|regn:regG|Q[8]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.014     ; 8.022      ;
; -6.997 ; part1:SimpleProcessor|Tstep_Q.T3      ; part1:SimpleProcessor|regn:regG|Q[6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.014     ; 8.021      ;
; -6.996 ; part1:SimpleProcessor|regn:regIR|Q[4] ; part1:SimpleProcessor|regn:regG|Q[6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 8.023      ;
; -6.987 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:reg_1|Q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.050     ; 7.975      ;
; -6.983 ; part1:SimpleProcessor|Tstep_Q.T3      ; part1:SimpleProcessor|regn:reg_4|Q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.029      ; 8.050      ;
; -6.983 ; part1:SimpleProcessor|Tstep_Q.T3      ; part1:SimpleProcessor|regn:reg_7|Q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.029      ; 8.050      ;
; -6.971 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:reg_1|Q[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.050     ; 7.959      ;
; -6.970 ; part1:SimpleProcessor|regn:regIR|Q[7] ; part1:SimpleProcessor|regn:regG|Q[5]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.997      ;
; -6.969 ; part1:SimpleProcessor|Tstep_Q.T2      ; part1:SimpleProcessor|regn:reg_0|Q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.034     ; 7.973      ;
; -6.969 ; part1:SimpleProcessor|Tstep_Q.T2      ; part1:SimpleProcessor|regn:reg_3|Q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.034     ; 7.973      ;
; -6.965 ; part1:SimpleProcessor|Tstep_Q.T2      ; part1:SimpleProcessor|regn:regG|Q[5]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.014     ; 7.989      ;
; -6.964 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:regG|Q[3]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.991      ;
; -6.961 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:reg_0|Q[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.031     ; 7.968      ;
; -6.961 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:reg_3|Q[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.031     ; 7.968      ;
; -6.954 ; part1:SimpleProcessor|Tstep_Q.T3      ; part1:SimpleProcessor|regn:reg_1|Q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.053     ; 7.939      ;
; -6.934 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:reg_0|Q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.031     ; 7.941      ;
; -6.931 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:reg_3|Q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.031     ; 7.938      ;
; -6.930 ; part1:SimpleProcessor|regn:regIR|Q[6] ; part1:SimpleProcessor|regn:regG|Q[4]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.957      ;
; -6.920 ; part1:SimpleProcessor|regn:regIR|Q[4] ; part1:SimpleProcessor|regn:reg_0|Q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.031     ; 7.927      ;
; -6.920 ; part1:SimpleProcessor|regn:regIR|Q[4] ; part1:SimpleProcessor|regn:reg_3|Q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.031     ; 7.927      ;
; -6.918 ; part1:SimpleProcessor|Tstep_Q.T1      ; part1:SimpleProcessor|regn:regG|Q[7]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.014     ; 7.942      ;
; -6.917 ; part1:SimpleProcessor|Tstep_Q.T3      ; part1:SimpleProcessor|regn:regG|Q[5]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.014     ; 7.941      ;
; -6.916 ; part1:SimpleProcessor|regn:regIR|Q[4] ; part1:SimpleProcessor|regn:regG|Q[5]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.943      ;
; -6.908 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:regA|Q[1]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.031     ; 7.915      ;
; -6.906 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:regA|Q[6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.064     ; 7.880      ;
; -6.901 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:reg_6|Q[8] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.074     ; 7.865      ;
; -6.895 ; part1:SimpleProcessor|regn:regIR|Q[6] ; part1:SimpleProcessor|regn:reg_4|Q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.032      ; 7.965      ;
; -6.892 ; part1:SimpleProcessor|regn:regIR|Q[6] ; part1:SimpleProcessor|regn:reg_7|Q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.032      ; 7.962      ;
; -6.890 ; part1:SimpleProcessor|regn:regIR|Q[7] ; part1:SimpleProcessor|regn:regG|Q[4]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.917      ;
; -6.885 ; part1:SimpleProcessor|Tstep_Q.T2      ; part1:SimpleProcessor|regn:regG|Q[4]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.014     ; 7.909      ;
; -6.884 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:regG|Q[2]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.911      ;
; -6.873 ; part1:SimpleProcessor|regn:regIR|Q[6] ; part1:SimpleProcessor|regn:reg_1|Q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.050     ; 7.861      ;
; -6.850 ; part1:SimpleProcessor|regn:regIR|Q[6] ; part1:SimpleProcessor|regn:regG|Q[3]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.877      ;
; -6.850 ; part1:SimpleProcessor|Tstep_Q.T2      ; part1:SimpleProcessor|regn:reg_4|Q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.029      ; 7.917      ;
; -6.847 ; part1:SimpleProcessor|Tstep_Q.T2      ; part1:SimpleProcessor|regn:reg_7|Q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.029      ; 7.914      ;
; -6.842 ; part1:SimpleProcessor|regn:regIR|Q[0] ; part1:SimpleProcessor|regn:regG|Q[8]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.869      ;
; -6.837 ; part1:SimpleProcessor|Tstep_Q.T3      ; part1:SimpleProcessor|regn:regG|Q[4]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.014     ; 7.861      ;
; -6.836 ; part1:SimpleProcessor|regn:regIR|Q[4] ; part1:SimpleProcessor|regn:regG|Q[4]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.863      ;
; -6.828 ; part1:SimpleProcessor|Tstep_Q.T2      ; part1:SimpleProcessor|regn:reg_1|Q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.053     ; 7.813      ;
; -6.820 ; part1:SimpleProcessor|regn:regIR|Q[6] ; part1:SimpleProcessor|regn:reg_0|Q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.031     ; 7.827      ;
; -6.817 ; part1:SimpleProcessor|regn:regIR|Q[6] ; part1:SimpleProcessor|regn:reg_3|Q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.031     ; 7.824      ;
; -6.814 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:reg_7|Q[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.032      ; 7.884      ;
; -6.811 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:reg_4|Q[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.032      ; 7.881      ;
; -6.810 ; part1:SimpleProcessor|regn:regIR|Q[7] ; part1:SimpleProcessor|regn:regG|Q[3]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.837      ;
; -6.805 ; part1:SimpleProcessor|Tstep_Q.T2      ; part1:SimpleProcessor|regn:regG|Q[3]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.014     ; 7.829      ;
; -6.801 ; part1:SimpleProcessor|regn:regIR|Q[4] ; part1:SimpleProcessor|regn:reg_4|Q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.032      ; 7.871      ;
; -6.798 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:reg_4|Q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.032      ; 7.868      ;
; -6.798 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:reg_7|Q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.032      ; 7.868      ;
; -6.798 ; part1:SimpleProcessor|regn:regIR|Q[4] ; part1:SimpleProcessor|regn:reg_7|Q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.032      ; 7.868      ;
; -6.794 ; part1:SimpleProcessor|regn:regIR|Q[6] ; part1:SimpleProcessor|regn:regA|Q[1]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.031     ; 7.801      ;
; -6.792 ; part1:SimpleProcessor|regn:regIR|Q[6] ; part1:SimpleProcessor|regn:regA|Q[6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.064     ; 7.766      ;
; -6.789 ; part1:SimpleProcessor|regn:regIR|Q[6] ; part1:SimpleProcessor|regn:reg_1|Q[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.050     ; 7.777      ;
; -6.787 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:reg_2|Q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.047     ; 7.778      ;
; -6.779 ; part1:SimpleProcessor|regn:regIR|Q[4] ; part1:SimpleProcessor|regn:reg_1|Q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.050     ; 7.767      ;
; -6.779 ; part1:SimpleProcessor|regn:regIR|Q[6] ; part1:SimpleProcessor|regn:reg_0|Q[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.031     ; 7.786      ;
; -6.779 ; part1:SimpleProcessor|regn:regIR|Q[6] ; part1:SimpleProcessor|regn:reg_3|Q[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.031     ; 7.786      ;
; -6.775 ; part1:SimpleProcessor|Tstep_Q.T2      ; part1:SimpleProcessor|regn:reg_0|Q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.034     ; 7.779      ;
; -6.772 ; part1:SimpleProcessor|Tstep_Q.T2      ; part1:SimpleProcessor|regn:reg_3|Q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.034     ; 7.776      ;
; -6.770 ; part1:SimpleProcessor|regn:regIR|Q[6] ; part1:SimpleProcessor|regn:regG|Q[2]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.797      ;
; -6.769 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:reg_1|Q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.050     ; 7.757      ;
; -6.765 ; part1:SimpleProcessor|regn:regIR|Q[6] ; part1:SimpleProcessor|regn:reg_1|Q[5] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.050     ; 7.753      ;
; -6.764 ; part1:SimpleProcessor|regn:regIR|Q[6] ; part1:SimpleProcessor|regn:reg_3|Q[5] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.047     ; 7.755      ;
; -6.763 ; part1:SimpleProcessor|regn:regIR|Q[4] ; part1:SimpleProcessor|regn:reg_1|Q[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.050     ; 7.751      ;
; -6.762 ; part1:SimpleProcessor|regn:regIR|Q[0] ; part1:SimpleProcessor|regn:regG|Q[7]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 7.789      ;
; -6.760 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:reg_1|Q[5] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.050     ; 7.748      ;
; -6.759 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:reg_3|Q[5] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.047     ; 7.750      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[1]'                                                                                                                                   ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; part1:SimpleProcessor|Tstep_Q.T0      ; part1:SimpleProcessor|Tstep_Q.T0      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.803 ; part1:SimpleProcessor|Tstep_Q.T0      ; part1:SimpleProcessor|Tstep_Q.T1      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.089      ;
; 0.819 ; part1:SimpleProcessor|regn:regIR|Q[8] ; part1:SimpleProcessor|Tstep_Q.T2      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.003      ; 1.108      ;
; 0.961 ; part1:SimpleProcessor|regn:regA|Q[2]  ; part1:SimpleProcessor|regn:regG|Q[2]  ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 1.246      ;
; 0.976 ; part1:SimpleProcessor|Tstep_Q.T2      ; part1:SimpleProcessor|Tstep_Q.T3      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.262      ;
; 1.115 ; part1:SimpleProcessor|Tstep_Q.T0      ; part1:SimpleProcessor|regn:regIR|Q[8] ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.003     ; 1.398      ;
; 1.115 ; part1:SimpleProcessor|Tstep_Q.T0      ; part1:SimpleProcessor|regn:regIR|Q[7] ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.003     ; 1.398      ;
; 1.115 ; part1:SimpleProcessor|Tstep_Q.T0      ; part1:SimpleProcessor|regn:regIR|Q[6] ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.003     ; 1.398      ;
; 1.115 ; part1:SimpleProcessor|Tstep_Q.T0      ; part1:SimpleProcessor|regn:regIR|Q[0] ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.003     ; 1.398      ;
; 1.115 ; part1:SimpleProcessor|Tstep_Q.T0      ; part1:SimpleProcessor|regn:regIR|Q[3] ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.003     ; 1.398      ;
; 1.115 ; part1:SimpleProcessor|Tstep_Q.T0      ; part1:SimpleProcessor|regn:regIR|Q[4] ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.003     ; 1.398      ;
; 1.115 ; part1:SimpleProcessor|Tstep_Q.T0      ; part1:SimpleProcessor|regn:regIR|Q[1] ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.003     ; 1.398      ;
; 1.142 ; part1:SimpleProcessor|Tstep_Q.T3      ; part1:SimpleProcessor|Tstep_Q.T2      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.428      ;
; 1.143 ; part1:SimpleProcessor|Tstep_Q.T3      ; part1:SimpleProcessor|Tstep_Q.T0      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.429      ;
; 1.222 ; part1:SimpleProcessor|regn:regA|Q[4]  ; part1:SimpleProcessor|regn:regG|Q[4]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.048      ; 1.556      ;
; 1.348 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_6|Q[7] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.240      ; 1.874      ;
; 1.348 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_6|Q[8] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.240      ; 1.874      ;
; 1.398 ; part1:SimpleProcessor|regn:regA|Q[2]  ; part1:SimpleProcessor|regn:regG|Q[3]  ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 1.683      ;
; 1.478 ; part1:SimpleProcessor|regn:regA|Q[7]  ; part1:SimpleProcessor|regn:regG|Q[7]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.048      ; 1.812      ;
; 1.478 ; part1:SimpleProcessor|regn:regA|Q[2]  ; part1:SimpleProcessor|regn:regG|Q[4]  ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 1.763      ;
; 1.526 ; part1:SimpleProcessor|regn:regA|Q[5]  ; part1:SimpleProcessor|regn:regG|Q[5]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.020      ; 1.832      ;
; 1.542 ; part1:SimpleProcessor|Tstep_Q.T1      ; part1:SimpleProcessor|Tstep_Q.T2      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.828      ;
; 1.555 ; part1:SimpleProcessor|regn:regA|Q[8]  ; part1:SimpleProcessor|regn:regG|Q[8]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.020      ; 1.861      ;
; 1.558 ; part1:SimpleProcessor|regn:regA|Q[2]  ; part1:SimpleProcessor|regn:regG|Q[5]  ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 1.843      ;
; 1.566 ; part1:SimpleProcessor|regn:regA|Q[1]  ; part1:SimpleProcessor|regn:regG|Q[1]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.020      ; 1.872      ;
; 1.638 ; part1:SimpleProcessor|regn:regA|Q[2]  ; part1:SimpleProcessor|regn:regG|Q[6]  ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 1.923      ;
; 1.655 ; part1:SimpleProcessor|regn:regA|Q[4]  ; part1:SimpleProcessor|regn:regG|Q[5]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.048      ; 1.989      ;
; 1.701 ; part1:SimpleProcessor|regn:regG|Q[8]  ; part1:SimpleProcessor|regn:reg_5|Q[8] ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.027     ; 1.960      ;
; 1.735 ; part1:SimpleProcessor|regn:regA|Q[4]  ; part1:SimpleProcessor|regn:regG|Q[6]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.048      ; 2.069      ;
; 1.743 ; part1:SimpleProcessor|regn:regG|Q[4]  ; part1:SimpleProcessor|regn:reg_5|Q[4] ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.027     ; 2.002      ;
; 1.753 ; part1:SimpleProcessor|regn:regIR|Q[7] ; part1:SimpleProcessor|Tstep_Q.T2      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.003      ; 2.042      ;
; 1.782 ; part1:SimpleProcessor|regn:regA|Q[0]  ; part1:SimpleProcessor|regn:regG|Q[0]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.020      ; 2.088      ;
; 1.793 ; part1:SimpleProcessor|regn:regA|Q[3]  ; part1:SimpleProcessor|regn:regG|Q[3]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.053      ; 2.132      ;
; 1.812 ; part1:SimpleProcessor|regn:regA|Q[2]  ; part1:SimpleProcessor|regn:regG|Q[7]  ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 2.097      ;
; 1.817 ; part1:SimpleProcessor|regn:regIR|Q[8] ; part1:SimpleProcessor|regn:reg_5|Q[0] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.002      ; 2.105      ;
; 1.819 ; part1:SimpleProcessor|regn:regIR|Q[8] ; part1:SimpleProcessor|regn:reg_6|Q[0] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.003      ; 2.108      ;
; 1.827 ; part1:SimpleProcessor|regn:regIR|Q[8] ; part1:SimpleProcessor|regn:reg_6|Q[1] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.003      ; 2.116      ;
; 1.827 ; part1:SimpleProcessor|regn:regIR|Q[8] ; part1:SimpleProcessor|regn:reg_5|Q[1] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.002      ; 2.115      ;
; 1.827 ; part1:SimpleProcessor|regn:regIR|Q[8] ; part1:SimpleProcessor|regn:reg_6|Q[6] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.003      ; 2.116      ;
; 1.831 ; part1:SimpleProcessor|regn:regIR|Q[8] ; part1:SimpleProcessor|regn:reg_5|Q[6] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.002      ; 2.119      ;
; 1.883 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_1|Q[0] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.264      ; 2.433      ;
; 1.883 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_1|Q[1] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.264      ; 2.433      ;
; 1.883 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_1|Q[2] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.264      ; 2.433      ;
; 1.883 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_1|Q[3] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.264      ; 2.433      ;
; 1.883 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_1|Q[4] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.264      ; 2.433      ;
; 1.883 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_1|Q[5] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.264      ; 2.433      ;
; 1.883 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_1|Q[6] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.264      ; 2.433      ;
; 1.883 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_1|Q[7] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.264      ; 2.433      ;
; 1.883 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_1|Q[8] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.264      ; 2.433      ;
; 1.892 ; part1:SimpleProcessor|regn:regA|Q[2]  ; part1:SimpleProcessor|regn:regG|Q[8]  ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 2.177      ;
; 1.899 ; part1:SimpleProcessor|Tstep_Q.T0      ; part1:SimpleProcessor|regn:regIR|Q[5] ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.317     ; 1.868      ;
; 1.899 ; part1:SimpleProcessor|Tstep_Q.T0      ; part1:SimpleProcessor|regn:regIR|Q[2] ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.317     ; 1.868      ;
; 1.909 ; part1:SimpleProcessor|regn:regA|Q[4]  ; part1:SimpleProcessor|regn:regG|Q[7]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.048      ; 2.243      ;
; 1.909 ; part1:SimpleProcessor|regn:regA|Q[7]  ; part1:SimpleProcessor|regn:regG|Q[8]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.048      ; 2.243      ;
; 1.958 ; part1:SimpleProcessor|regn:regA|Q[5]  ; part1:SimpleProcessor|regn:regG|Q[6]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.020      ; 2.264      ;
; 1.960 ; part1:SimpleProcessor|regn:regG|Q[2]  ; part1:SimpleProcessor|regn:reg_5|Q[2] ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.027     ; 2.219      ;
; 1.970 ; part1:SimpleProcessor|regn:regIR|Q[8] ; part1:SimpleProcessor|regn:reg_6|Q[3] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.003      ; 2.259      ;
; 1.971 ; part1:SimpleProcessor|regn:regIR|Q[8] ; part1:SimpleProcessor|regn:reg_5|Q[3] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.002      ; 2.259      ;
; 1.989 ; part1:SimpleProcessor|regn:regA|Q[4]  ; part1:SimpleProcessor|regn:regG|Q[8]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.048      ; 2.323      ;
; 1.997 ; part1:SimpleProcessor|regn:regA|Q[1]  ; part1:SimpleProcessor|regn:regG|Q[2]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.020      ; 2.303      ;
; 2.019 ; part1:SimpleProcessor|regn:reg_7|Q[7] ; part1:SimpleProcessor|regn:reg_5|Q[7] ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.051     ; 2.254      ;
; 2.023 ; part1:SimpleProcessor|regn:reg_2|Q[2] ; part1:SimpleProcessor|regn:reg_5|Q[2] ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.002     ; 2.307      ;
; 2.032 ; part1:SimpleProcessor|regn:regA|Q[6]  ; part1:SimpleProcessor|regn:regG|Q[6]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.053      ; 2.371      ;
; 2.074 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_2|Q[0] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.304      ; 2.664      ;
; 2.075 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_0|Q[0] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.303      ; 2.664      ;
; 2.077 ; part1:SimpleProcessor|regn:regA|Q[1]  ; part1:SimpleProcessor|regn:regG|Q[3]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.020      ; 2.383      ;
; 2.109 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_7|Q[7] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.327      ; 2.722      ;
; 2.109 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_7|Q[8] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.327      ; 2.722      ;
; 2.112 ; part1:SimpleProcessor|regn:regIR|Q[7] ; part1:SimpleProcessor|Tstep_Q.T0      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.003      ; 2.401      ;
; 2.118 ; part1:SimpleProcessor|regn:regIR|Q[8] ; part1:SimpleProcessor|regn:reg_2|Q[3] ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.047     ; 2.357      ;
; 2.129 ; part1:SimpleProcessor|regn:regIR|Q[8] ; part1:SimpleProcessor|regn:reg_2|Q[6] ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.047     ; 2.368      ;
; 2.132 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_3|Q[0] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.267      ; 2.685      ;
; 2.132 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_3|Q[5] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.267      ; 2.685      ;
; 2.132 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_3|Q[7] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.267      ; 2.685      ;
; 2.132 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_3|Q[8] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.267      ; 2.685      ;
; 2.132 ; part1:SimpleProcessor|regn:regA|Q[5]  ; part1:SimpleProcessor|regn:regG|Q[7]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.020      ; 2.438      ;
; 2.135 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_6|Q[0] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.317      ; 2.738      ;
; 2.135 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_6|Q[1] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.317      ; 2.738      ;
; 2.135 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_6|Q[2] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.317      ; 2.738      ;
; 2.135 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_6|Q[3] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.317      ; 2.738      ;
; 2.135 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_6|Q[4] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.317      ; 2.738      ;
; 2.135 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_6|Q[5] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.317      ; 2.738      ;
; 2.135 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_6|Q[6] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.317      ; 2.738      ;
; 2.148 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_4|Q[7] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.325      ; 2.759      ;
; 2.148 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_4|Q[8] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.325      ; 2.759      ;
; 2.157 ; part1:SimpleProcessor|regn:regA|Q[1]  ; part1:SimpleProcessor|regn:regG|Q[4]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.020      ; 2.463      ;
; 2.212 ; part1:SimpleProcessor|regn:regA|Q[5]  ; part1:SimpleProcessor|regn:regG|Q[8]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.020      ; 2.518      ;
; 2.219 ; part1:SimpleProcessor|regn:regA|Q[0]  ; part1:SimpleProcessor|regn:regG|Q[1]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.020      ; 2.525      ;
; 2.223 ; part1:SimpleProcessor|regn:reg_2|Q[4] ; part1:SimpleProcessor|regn:reg_5|Q[4] ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.002     ; 2.507      ;
; 2.224 ; part1:SimpleProcessor|regn:regA|Q[3]  ; part1:SimpleProcessor|regn:regG|Q[4]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.053      ; 2.563      ;
; 2.237 ; part1:SimpleProcessor|regn:regA|Q[1]  ; part1:SimpleProcessor|regn:regG|Q[5]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.020      ; 2.543      ;
; 2.240 ; part1:SimpleProcessor|regn:regIR|Q[4] ; part1:SimpleProcessor|regn:reg_6|Q[7] ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.074     ; 2.452      ;
; 2.240 ; part1:SimpleProcessor|regn:regIR|Q[4] ; part1:SimpleProcessor|regn:reg_6|Q[8] ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.074     ; 2.452      ;
; 2.256 ; part1:SimpleProcessor|regn:regIR|Q[8] ; part1:SimpleProcessor|regn:reg_2|Q[1] ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.047     ; 2.495      ;
; 2.293 ; part1:SimpleProcessor|regn:reg_2|Q[8] ; part1:SimpleProcessor|regn:reg_5|Q[8] ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.002     ; 2.577      ;
; 2.299 ; part1:SimpleProcessor|regn:regA|Q[0]  ; part1:SimpleProcessor|regn:regG|Q[2]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.020      ; 2.605      ;
; 2.304 ; part1:SimpleProcessor|regn:regA|Q[3]  ; part1:SimpleProcessor|regn:regG|Q[5]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.053      ; 2.643      ;
; 2.317 ; part1:SimpleProcessor|regn:regA|Q[1]  ; part1:SimpleProcessor|regn:regG|Q[6]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.020      ; 2.623      ;
; 2.325 ; part1:SimpleProcessor|Tstep_Q.T2      ; part1:SimpleProcessor|regn:regG|Q[0]  ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.014     ; 2.597      ;
; 2.327 ; part1:SimpleProcessor|regn:regG|Q[8]  ; part1:SimpleProcessor|regn:reg_2|Q[8] ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.025     ; 2.588      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[1]'                                                                                ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; KEY[1] ; Rise       ; KEY[1]                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|Tstep_Q.T0      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|Tstep_Q.T0      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|Tstep_Q.T1      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|Tstep_Q.T1      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|Tstep_Q.T2      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|Tstep_Q.T2      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|Tstep_Q.T3      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|Tstep_Q.T3      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regA|Q[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regA|Q[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regA|Q[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regA|Q[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regA|Q[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regA|Q[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regA|Q[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regA|Q[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regA|Q[4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regA|Q[4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regA|Q[5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regA|Q[5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regA|Q[6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regA|Q[6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regA|Q[7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regA|Q[7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regA|Q[8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regA|Q[8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regG|Q[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regG|Q[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regG|Q[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regG|Q[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regG|Q[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regG|Q[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regG|Q[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regG|Q[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regG|Q[4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regG|Q[4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regG|Q[5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regG|Q[5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regG|Q[6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regG|Q[6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regG|Q[7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regG|Q[7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regG|Q[8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regG|Q[8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regIR|Q[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regIR|Q[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regIR|Q[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regIR|Q[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regIR|Q[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regIR|Q[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regIR|Q[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regIR|Q[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regIR|Q[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regIR|Q[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regIR|Q[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regIR|Q[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regIR|Q[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regIR|Q[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regIR|Q[7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regIR|Q[7] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regIR|Q[8] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regIR|Q[8] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_0|Q[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_0|Q[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_0|Q[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_0|Q[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_0|Q[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_0|Q[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_0|Q[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_0|Q[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_0|Q[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_0|Q[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_0|Q[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_0|Q[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_0|Q[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_0|Q[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_0|Q[7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_0|Q[7] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_0|Q[8] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_0|Q[8] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_1|Q[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_1|Q[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_1|Q[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_1|Q[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_1|Q[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_1|Q[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_1|Q[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_1|Q[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_1|Q[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_1|Q[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_1|Q[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_1|Q[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_1|Q[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_1|Q[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_1|Q[7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_1|Q[7] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_1|Q[8] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_1|Q[8] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_2|Q[0] ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SW[*]     ; KEY[1]     ; 3.689 ; 3.689 ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 3.184 ; 3.184 ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 3.096 ; 3.096 ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 2.657 ; 2.657 ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 3.581 ; 3.581 ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 2.735 ; 2.735 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 3.689 ; 3.689 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 3.589 ; 3.589 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 2.823 ; 2.823 ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; 3.174 ; 3.174 ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; 1.222 ; 1.222 ; Rise       ; KEY[1]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; KEY[1]     ; 0.426  ; 0.426  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 0.306  ; 0.306  ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 0.317  ; 0.317  ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 0.426  ; 0.426  ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; -0.580 ; -0.580 ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 0.007  ; 0.007  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -0.262 ; -0.262 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -0.427 ; -0.427 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -0.375 ; -0.375 ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; -0.455 ; -0.455 ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; -0.587 ; -0.587 ; Rise       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; LEDR[*]   ; KEY[1]     ; 14.056 ; 14.056 ; Rise       ; KEY[1]          ;
;  LEDR[0]  ; KEY[1]     ; 13.308 ; 13.308 ; Rise       ; KEY[1]          ;
;  LEDR[1]  ; KEY[1]     ; 13.319 ; 13.319 ; Rise       ; KEY[1]          ;
;  LEDR[2]  ; KEY[1]     ; 13.517 ; 13.517 ; Rise       ; KEY[1]          ;
;  LEDR[3]  ; KEY[1]     ; 13.867 ; 13.867 ; Rise       ; KEY[1]          ;
;  LEDR[4]  ; KEY[1]     ; 13.784 ; 13.784 ; Rise       ; KEY[1]          ;
;  LEDR[5]  ; KEY[1]     ; 13.420 ; 13.420 ; Rise       ; KEY[1]          ;
;  LEDR[6]  ; KEY[1]     ; 14.056 ; 14.056 ; Rise       ; KEY[1]          ;
;  LEDR[7]  ; KEY[1]     ; 13.441 ; 13.441 ; Rise       ; KEY[1]          ;
;  LEDR[8]  ; KEY[1]     ; 13.332 ; 13.332 ; Rise       ; KEY[1]          ;
;  LEDR[9]  ; KEY[1]     ; 8.327  ; 8.327  ; Rise       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDR[*]   ; KEY[1]     ; 7.926 ; 7.926 ; Rise       ; KEY[1]          ;
;  LEDR[0]  ; KEY[1]     ; 8.402 ; 8.402 ; Rise       ; KEY[1]          ;
;  LEDR[1]  ; KEY[1]     ; 8.036 ; 8.036 ; Rise       ; KEY[1]          ;
;  LEDR[2]  ; KEY[1]     ; 9.353 ; 9.353 ; Rise       ; KEY[1]          ;
;  LEDR[3]  ; KEY[1]     ; 8.766 ; 8.766 ; Rise       ; KEY[1]          ;
;  LEDR[4]  ; KEY[1]     ; 9.322 ; 9.322 ; Rise       ; KEY[1]          ;
;  LEDR[5]  ; KEY[1]     ; 9.316 ; 9.316 ; Rise       ; KEY[1]          ;
;  LEDR[6]  ; KEY[1]     ; 8.770 ; 8.770 ; Rise       ; KEY[1]          ;
;  LEDR[7]  ; KEY[1]     ; 9.568 ; 9.568 ; Rise       ; KEY[1]          ;
;  LEDR[8]  ; KEY[1]     ; 8.755 ; 8.755 ; Rise       ; KEY[1]          ;
;  LEDR[9]  ; KEY[1]     ; 7.926 ; 7.926 ; Rise       ; KEY[1]          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[0]      ; LEDR[0]     ; 8.294 ;    ;    ; 8.294 ;
; SW[1]      ; LEDR[1]     ; 7.957 ;    ;    ; 7.957 ;
; SW[2]      ; LEDR[2]     ; 7.870 ;    ;    ; 7.870 ;
; SW[3]      ; LEDR[3]     ; 9.051 ;    ;    ; 9.051 ;
; SW[4]      ; LEDR[4]     ; 8.269 ;    ;    ; 8.269 ;
; SW[5]      ; LEDR[5]     ; 8.667 ;    ;    ; 8.667 ;
; SW[6]      ; LEDR[6]     ; 9.436 ;    ;    ; 9.436 ;
; SW[7]      ; LEDR[7]     ; 8.630 ;    ;    ; 8.630 ;
; SW[8]      ; LEDR[8]     ; 8.605 ;    ;    ; 8.605 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[0]      ; LEDR[0]     ; 8.294 ;    ;    ; 8.294 ;
; SW[1]      ; LEDR[1]     ; 7.957 ;    ;    ; 7.957 ;
; SW[2]      ; LEDR[2]     ; 7.870 ;    ;    ; 7.870 ;
; SW[3]      ; LEDR[3]     ; 9.051 ;    ;    ; 9.051 ;
; SW[4]      ; LEDR[4]     ; 8.269 ;    ;    ; 8.269 ;
; SW[5]      ; LEDR[5]     ; 8.667 ;    ;    ; 8.667 ;
; SW[6]      ; LEDR[6]     ; 9.436 ;    ;    ; 9.436 ;
; SW[7]      ; LEDR[7]     ; 8.630 ;    ;    ; 8.630 ;
; SW[8]      ; LEDR[8]     ; 8.605 ;    ;    ; 8.605 ;
+------------+-------------+-------+----+----+-------+


+---------------------------------+
; Fast Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; KEY[1] ; -2.120 ; -162.255      ;
+--------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; KEY[1] ; 0.215 ; 0.000         ;
+--------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; KEY[1] ; -1.222 ; -104.222             ;
+--------+--------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[1]'                                                                                                                                   ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.120 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:regG|Q[8]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.017      ; 3.169      ;
; -2.092 ; part1:SimpleProcessor|regn:regIR|Q[6] ; part1:SimpleProcessor|regn:regG|Q[8]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.017      ; 3.141      ;
; -2.085 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:regG|Q[7]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.017      ; 3.134      ;
; -2.081 ; part1:SimpleProcessor|Tstep_Q.T2      ; part1:SimpleProcessor|regn:regG|Q[8]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.017      ; 3.130      ;
; -2.070 ; part1:SimpleProcessor|regn:regIR|Q[7] ; part1:SimpleProcessor|regn:regG|Q[8]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.017      ; 3.119      ;
; -2.057 ; part1:SimpleProcessor|regn:regIR|Q[6] ; part1:SimpleProcessor|regn:regG|Q[7]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.017      ; 3.106      ;
; -2.051 ; part1:SimpleProcessor|Tstep_Q.T3      ; part1:SimpleProcessor|regn:regG|Q[8]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.017      ; 3.100      ;
; -2.046 ; part1:SimpleProcessor|Tstep_Q.T2      ; part1:SimpleProcessor|regn:regG|Q[7]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.017      ; 3.095      ;
; -2.045 ; part1:SimpleProcessor|regn:regIR|Q[4] ; part1:SimpleProcessor|regn:regG|Q[8]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.017      ; 3.094      ;
; -2.044 ; part1:SimpleProcessor|regn:regIR|Q[7] ; part1:SimpleProcessor|regn:reg_0|Q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 3.081      ;
; -2.041 ; part1:SimpleProcessor|regn:regIR|Q[7] ; part1:SimpleProcessor|regn:reg_3|Q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 3.078      ;
; -2.036 ; part1:SimpleProcessor|regn:regIR|Q[7] ; part1:SimpleProcessor|regn:regA|Q[6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.026     ; 3.042      ;
; -2.035 ; part1:SimpleProcessor|regn:regIR|Q[7] ; part1:SimpleProcessor|regn:regG|Q[7]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.017      ; 3.084      ;
; -2.025 ; part1:SimpleProcessor|Tstep_Q.T3      ; part1:SimpleProcessor|regn:reg_0|Q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 3.062      ;
; -2.022 ; part1:SimpleProcessor|Tstep_Q.T3      ; part1:SimpleProcessor|regn:reg_3|Q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 3.059      ;
; -2.017 ; part1:SimpleProcessor|Tstep_Q.T3      ; part1:SimpleProcessor|regn:regA|Q[6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.026     ; 3.023      ;
; -2.016 ; part1:SimpleProcessor|Tstep_Q.T3      ; part1:SimpleProcessor|regn:regG|Q[7]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.017      ; 3.065      ;
; -2.011 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:reg_0|Q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 3.048      ;
; -2.010 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:reg_3|Q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 3.047      ;
; -2.010 ; part1:SimpleProcessor|regn:regIR|Q[4] ; part1:SimpleProcessor|regn:regG|Q[7]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.017      ; 3.059      ;
; -1.991 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:regG|Q[6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.017      ; 3.040      ;
; -1.983 ; part1:SimpleProcessor|regn:regIR|Q[6] ; part1:SimpleProcessor|regn:reg_0|Q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 3.020      ;
; -1.982 ; part1:SimpleProcessor|regn:regIR|Q[6] ; part1:SimpleProcessor|regn:reg_3|Q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 3.019      ;
; -1.972 ; part1:SimpleProcessor|Tstep_Q.T2      ; part1:SimpleProcessor|regn:reg_0|Q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 3.009      ;
; -1.971 ; part1:SimpleProcessor|regn:regIR|Q[7] ; part1:SimpleProcessor|regn:reg_4|Q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.042      ; 3.045      ;
; -1.971 ; part1:SimpleProcessor|Tstep_Q.T2      ; part1:SimpleProcessor|regn:reg_3|Q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 3.008      ;
; -1.970 ; part1:SimpleProcessor|regn:regIR|Q[7] ; part1:SimpleProcessor|regn:reg_7|Q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.043      ; 3.045      ;
; -1.968 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:reg_1|Q[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 2.993      ;
; -1.963 ; part1:SimpleProcessor|regn:regIR|Q[6] ; part1:SimpleProcessor|regn:regG|Q[6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.017      ; 3.012      ;
; -1.962 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:reg_0|Q[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 2.999      ;
; -1.962 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:reg_3|Q[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 2.999      ;
; -1.960 ; part1:SimpleProcessor|Tstep_Q.T1      ; part1:SimpleProcessor|regn:regG|Q[8]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.017      ; 3.009      ;
; -1.956 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:regG|Q[5]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.017      ; 3.005      ;
; -1.952 ; part1:SimpleProcessor|Tstep_Q.T3      ; part1:SimpleProcessor|regn:reg_4|Q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.042      ; 3.026      ;
; -1.952 ; part1:SimpleProcessor|Tstep_Q.T2      ; part1:SimpleProcessor|regn:regG|Q[6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.017      ; 3.001      ;
; -1.951 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:reg_0|Q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 2.988      ;
; -1.951 ; part1:SimpleProcessor|Tstep_Q.T3      ; part1:SimpleProcessor|regn:reg_7|Q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.043      ; 3.026      ;
; -1.948 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:reg_3|Q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 2.985      ;
; -1.947 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:reg_4|Q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.042      ; 3.021      ;
; -1.945 ; part1:SimpleProcessor|regn:regIR|Q[7] ; part1:SimpleProcessor|regn:reg_1|Q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 2.970      ;
; -1.943 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:reg_7|Q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.043      ; 3.018      ;
; -1.943 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:regA|Q[6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.026     ; 2.949      ;
; -1.941 ; part1:SimpleProcessor|regn:regIR|Q[7] ; part1:SimpleProcessor|regn:regG|Q[6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.017      ; 2.990      ;
; -1.936 ; part1:SimpleProcessor|regn:regIR|Q[4] ; part1:SimpleProcessor|regn:reg_0|Q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 2.973      ;
; -1.935 ; part1:SimpleProcessor|regn:regIR|Q[4] ; part1:SimpleProcessor|regn:reg_3|Q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 2.972      ;
; -1.932 ; part1:SimpleProcessor|regn:regIR|Q[6] ; part1:SimpleProcessor|regn:reg_1|Q[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 2.957      ;
; -1.928 ; part1:SimpleProcessor|regn:regIR|Q[6] ; part1:SimpleProcessor|regn:regG|Q[5]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.017      ; 2.977      ;
; -1.926 ; part1:SimpleProcessor|regn:regIR|Q[6] ; part1:SimpleProcessor|regn:reg_0|Q[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 2.963      ;
; -1.926 ; part1:SimpleProcessor|regn:regIR|Q[6] ; part1:SimpleProcessor|regn:reg_3|Q[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 2.963      ;
; -1.926 ; part1:SimpleProcessor|Tstep_Q.T3      ; part1:SimpleProcessor|regn:reg_1|Q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 2.951      ;
; -1.925 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:reg_1|Q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 2.950      ;
; -1.925 ; part1:SimpleProcessor|Tstep_Q.T1      ; part1:SimpleProcessor|regn:regG|Q[7]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.017      ; 2.974      ;
; -1.922 ; part1:SimpleProcessor|regn:regIR|Q[6] ; part1:SimpleProcessor|regn:reg_0|Q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 2.959      ;
; -1.922 ; part1:SimpleProcessor|Tstep_Q.T3      ; part1:SimpleProcessor|regn:regG|Q[6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.017      ; 2.971      ;
; -1.921 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:regG|Q[4]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.017      ; 2.970      ;
; -1.920 ; part1:SimpleProcessor|regn:regIR|Q[0] ; part1:SimpleProcessor|regn:regG|Q[8]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.017      ; 2.969      ;
; -1.919 ; part1:SimpleProcessor|regn:regIR|Q[6] ; part1:SimpleProcessor|regn:reg_3|Q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 2.956      ;
; -1.919 ; part1:SimpleProcessor|regn:regIR|Q[6] ; part1:SimpleProcessor|regn:reg_4|Q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.042      ; 2.993      ;
; -1.917 ; part1:SimpleProcessor|Tstep_Q.T2      ; part1:SimpleProcessor|regn:regG|Q[5]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.017      ; 2.966      ;
; -1.916 ; part1:SimpleProcessor|regn:regIR|Q[4] ; part1:SimpleProcessor|regn:regG|Q[6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.017      ; 2.965      ;
; -1.915 ; part1:SimpleProcessor|regn:regIR|Q[6] ; part1:SimpleProcessor|regn:reg_7|Q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.043      ; 2.990      ;
; -1.914 ; part1:SimpleProcessor|regn:regIR|Q[6] ; part1:SimpleProcessor|regn:regA|Q[6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.026     ; 2.920      ;
; -1.911 ; part1:SimpleProcessor|Tstep_Q.T2      ; part1:SimpleProcessor|regn:reg_0|Q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 2.948      ;
; -1.908 ; part1:SimpleProcessor|Tstep_Q.T2      ; part1:SimpleProcessor|regn:reg_3|Q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 2.945      ;
; -1.908 ; part1:SimpleProcessor|Tstep_Q.T2      ; part1:SimpleProcessor|regn:reg_4|Q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.042      ; 2.982      ;
; -1.906 ; part1:SimpleProcessor|regn:regIR|Q[7] ; part1:SimpleProcessor|regn:regG|Q[5]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.017      ; 2.955      ;
; -1.904 ; part1:SimpleProcessor|Tstep_Q.T2      ; part1:SimpleProcessor|regn:reg_7|Q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.043      ; 2.979      ;
; -1.903 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:reg_6|Q[8] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.038     ; 2.897      ;
; -1.903 ; part1:SimpleProcessor|Tstep_Q.T2      ; part1:SimpleProcessor|regn:regA|Q[6]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.026     ; 2.909      ;
; -1.900 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:regA|Q[1]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.010     ; 2.922      ;
; -1.897 ; part1:SimpleProcessor|Tstep_Q.T2      ; part1:SimpleProcessor|regn:reg_1|Q[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 2.922      ;
; -1.897 ; part1:SimpleProcessor|regn:regIR|Q[6] ; part1:SimpleProcessor|regn:reg_1|Q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 2.922      ;
; -1.894 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:reg_3|Q[5] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.008     ; 2.918      ;
; -1.893 ; part1:SimpleProcessor|regn:regIR|Q[4] ; part1:SimpleProcessor|regn:reg_1|Q[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 2.918      ;
; -1.893 ; part1:SimpleProcessor|regn:regIR|Q[6] ; part1:SimpleProcessor|regn:regG|Q[4]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.017      ; 2.942      ;
; -1.891 ; part1:SimpleProcessor|Tstep_Q.T2      ; part1:SimpleProcessor|regn:reg_0|Q[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 2.928      ;
; -1.891 ; part1:SimpleProcessor|Tstep_Q.T2      ; part1:SimpleProcessor|regn:reg_3|Q[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 2.928      ;
; -1.890 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:reg_2|Q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.017     ; 2.905      ;
; -1.890 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:reg_1|Q[5] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 2.915      ;
; -1.887 ; part1:SimpleProcessor|regn:regIR|Q[4] ; part1:SimpleProcessor|regn:reg_0|Q[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 2.924      ;
; -1.887 ; part1:SimpleProcessor|regn:regIR|Q[4] ; part1:SimpleProcessor|regn:reg_3|Q[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 2.924      ;
; -1.887 ; part1:SimpleProcessor|Tstep_Q.T3      ; part1:SimpleProcessor|regn:regG|Q[5]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.017      ; 2.936      ;
; -1.886 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:regG|Q[3]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.017      ; 2.935      ;
; -1.886 ; part1:SimpleProcessor|Tstep_Q.T2      ; part1:SimpleProcessor|regn:reg_1|Q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 2.911      ;
; -1.885 ; part1:SimpleProcessor|regn:regIR|Q[0] ; part1:SimpleProcessor|regn:regG|Q[7]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.017      ; 2.934      ;
; -1.882 ; part1:SimpleProcessor|regn:regIR|Q[7] ; part1:SimpleProcessor|regn:reg_1|Q[0] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 2.907      ;
; -1.882 ; part1:SimpleProcessor|regn:regIR|Q[7] ; part1:SimpleProcessor|regn:reg_3|Q[0] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.008     ; 2.906      ;
; -1.882 ; part1:SimpleProcessor|Tstep_Q.T2      ; part1:SimpleProcessor|regn:regG|Q[4]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.017      ; 2.931      ;
; -1.881 ; part1:SimpleProcessor|regn:regIR|Q[4] ; part1:SimpleProcessor|regn:regG|Q[5]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.017      ; 2.930      ;
; -1.880 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:reg_7|Q[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.043      ; 2.955      ;
; -1.878 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:reg_4|Q[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.042      ; 2.952      ;
; -1.878 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:reg_4|Q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.042      ; 2.952      ;
; -1.878 ; part1:SimpleProcessor|regn:regIR|Q[6] ; part1:SimpleProcessor|regn:reg_3|Q[5] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.008     ; 2.902      ;
; -1.877 ; part1:SimpleProcessor|regn:regIR|Q[1] ; part1:SimpleProcessor|regn:reg_7|Q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.043      ; 2.952      ;
; -1.876 ; part1:SimpleProcessor|regn:regIR|Q[4] ; part1:SimpleProcessor|regn:reg_0|Q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 2.913      ;
; -1.874 ; part1:SimpleProcessor|regn:regIR|Q[6] ; part1:SimpleProcessor|regn:reg_1|Q[5] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 2.899      ;
; -1.873 ; part1:SimpleProcessor|regn:regIR|Q[4] ; part1:SimpleProcessor|regn:reg_3|Q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 2.910      ;
; -1.872 ; part1:SimpleProcessor|regn:regIR|Q[4] ; part1:SimpleProcessor|regn:reg_4|Q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.042      ; 2.946      ;
; -1.872 ; part1:SimpleProcessor|regn:regIR|Q[6] ; part1:SimpleProcessor|regn:regA|Q[1]  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.010     ; 2.894      ;
; -1.871 ; part1:SimpleProcessor|regn:regIR|Q[7] ; part1:SimpleProcessor|regn:regG|Q[4]  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.017      ; 2.920      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[1]'                                                                                                                                   ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; part1:SimpleProcessor|Tstep_Q.T0      ; part1:SimpleProcessor|Tstep_Q.T0      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.305 ; part1:SimpleProcessor|Tstep_Q.T0      ; part1:SimpleProcessor|Tstep_Q.T1      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.457      ;
; 0.322 ; part1:SimpleProcessor|regn:regIR|Q[8] ; part1:SimpleProcessor|Tstep_Q.T2      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.474      ;
; 0.359 ; part1:SimpleProcessor|regn:regA|Q[2]  ; part1:SimpleProcessor|regn:regG|Q[2]  ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.002     ; 0.509      ;
; 0.414 ; part1:SimpleProcessor|Tstep_Q.T2      ; part1:SimpleProcessor|Tstep_Q.T3      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.566      ;
; 0.429 ; part1:SimpleProcessor|Tstep_Q.T3      ; part1:SimpleProcessor|Tstep_Q.T2      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.581      ;
; 0.432 ; part1:SimpleProcessor|Tstep_Q.T3      ; part1:SimpleProcessor|Tstep_Q.T0      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.584      ;
; 0.443 ; part1:SimpleProcessor|regn:regA|Q[4]  ; part1:SimpleProcessor|regn:regG|Q[4]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.027      ; 0.622      ;
; 0.497 ; part1:SimpleProcessor|regn:regA|Q[2]  ; part1:SimpleProcessor|regn:regG|Q[3]  ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.002     ; 0.647      ;
; 0.527 ; part1:SimpleProcessor|Tstep_Q.T0      ; part1:SimpleProcessor|regn:regIR|Q[8] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.679      ;
; 0.527 ; part1:SimpleProcessor|Tstep_Q.T0      ; part1:SimpleProcessor|regn:regIR|Q[7] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.679      ;
; 0.527 ; part1:SimpleProcessor|Tstep_Q.T0      ; part1:SimpleProcessor|regn:regIR|Q[6] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.679      ;
; 0.527 ; part1:SimpleProcessor|Tstep_Q.T0      ; part1:SimpleProcessor|regn:regIR|Q[0] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.679      ;
; 0.527 ; part1:SimpleProcessor|Tstep_Q.T0      ; part1:SimpleProcessor|regn:regIR|Q[3] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.679      ;
; 0.527 ; part1:SimpleProcessor|Tstep_Q.T0      ; part1:SimpleProcessor|regn:regIR|Q[4] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.679      ;
; 0.527 ; part1:SimpleProcessor|Tstep_Q.T0      ; part1:SimpleProcessor|regn:regIR|Q[1] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.679      ;
; 0.532 ; part1:SimpleProcessor|regn:regA|Q[2]  ; part1:SimpleProcessor|regn:regG|Q[4]  ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.002     ; 0.682      ;
; 0.534 ; part1:SimpleProcessor|regn:regA|Q[7]  ; part1:SimpleProcessor|regn:regG|Q[7]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.027      ; 0.713      ;
; 0.551 ; part1:SimpleProcessor|regn:regA|Q[5]  ; part1:SimpleProcessor|regn:regG|Q[5]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.027      ; 0.730      ;
; 0.564 ; part1:SimpleProcessor|regn:regA|Q[1]  ; part1:SimpleProcessor|regn:regG|Q[1]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.027      ; 0.743      ;
; 0.567 ; part1:SimpleProcessor|regn:regA|Q[2]  ; part1:SimpleProcessor|regn:regG|Q[5]  ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.002     ; 0.717      ;
; 0.571 ; part1:SimpleProcessor|regn:regA|Q[8]  ; part1:SimpleProcessor|regn:regG|Q[8]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.027      ; 0.750      ;
; 0.572 ; part1:SimpleProcessor|Tstep_Q.T1      ; part1:SimpleProcessor|Tstep_Q.T2      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.724      ;
; 0.583 ; part1:SimpleProcessor|regn:regA|Q[4]  ; part1:SimpleProcessor|regn:regG|Q[5]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.027      ; 0.762      ;
; 0.602 ; part1:SimpleProcessor|regn:regA|Q[2]  ; part1:SimpleProcessor|regn:regG|Q[6]  ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.002     ; 0.752      ;
; 0.607 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_6|Q[7] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.085      ; 0.844      ;
; 0.607 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_6|Q[8] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.085      ; 0.844      ;
; 0.618 ; part1:SimpleProcessor|regn:regA|Q[4]  ; part1:SimpleProcessor|regn:regG|Q[6]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.027      ; 0.797      ;
; 0.625 ; part1:SimpleProcessor|regn:regG|Q[8]  ; part1:SimpleProcessor|regn:reg_5|Q[8] ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.017     ; 0.760      ;
; 0.634 ; part1:SimpleProcessor|regn:regG|Q[4]  ; part1:SimpleProcessor|regn:reg_5|Q[4] ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.017     ; 0.769      ;
; 0.642 ; part1:SimpleProcessor|regn:regA|Q[3]  ; part1:SimpleProcessor|regn:regG|Q[3]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.043      ; 0.837      ;
; 0.644 ; part1:SimpleProcessor|regn:regIR|Q[7] ; part1:SimpleProcessor|Tstep_Q.T2      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.796      ;
; 0.645 ; part1:SimpleProcessor|regn:regA|Q[0]  ; part1:SimpleProcessor|regn:regG|Q[0]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.027      ; 0.824      ;
; 0.674 ; part1:SimpleProcessor|regn:regA|Q[7]  ; part1:SimpleProcessor|regn:regG|Q[8]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.027      ; 0.853      ;
; 0.689 ; part1:SimpleProcessor|regn:regA|Q[5]  ; part1:SimpleProcessor|regn:regG|Q[6]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.027      ; 0.868      ;
; 0.696 ; part1:SimpleProcessor|regn:regA|Q[2]  ; part1:SimpleProcessor|regn:regG|Q[7]  ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.002     ; 0.846      ;
; 0.698 ; part1:SimpleProcessor|regn:regIR|Q[8] ; part1:SimpleProcessor|regn:reg_5|Q[0] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.005      ; 0.855      ;
; 0.701 ; part1:SimpleProcessor|regn:regIR|Q[8] ; part1:SimpleProcessor|regn:reg_6|Q[0] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.005      ; 0.858      ;
; 0.704 ; part1:SimpleProcessor|regn:regA|Q[1]  ; part1:SimpleProcessor|regn:regG|Q[2]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.027      ; 0.883      ;
; 0.705 ; part1:SimpleProcessor|regn:regIR|Q[8] ; part1:SimpleProcessor|regn:reg_5|Q[1] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.005      ; 0.862      ;
; 0.706 ; part1:SimpleProcessor|regn:regIR|Q[8] ; part1:SimpleProcessor|regn:reg_6|Q[1] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.005      ; 0.863      ;
; 0.706 ; part1:SimpleProcessor|regn:regIR|Q[8] ; part1:SimpleProcessor|regn:reg_6|Q[6] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.005      ; 0.863      ;
; 0.709 ; part1:SimpleProcessor|regn:regIR|Q[8] ; part1:SimpleProcessor|regn:reg_5|Q[6] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.005      ; 0.866      ;
; 0.712 ; part1:SimpleProcessor|regn:regA|Q[4]  ; part1:SimpleProcessor|regn:regG|Q[7]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.027      ; 0.891      ;
; 0.716 ; part1:SimpleProcessor|regn:regG|Q[2]  ; part1:SimpleProcessor|regn:reg_5|Q[2] ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.017     ; 0.851      ;
; 0.731 ; part1:SimpleProcessor|regn:regA|Q[2]  ; part1:SimpleProcessor|regn:regG|Q[8]  ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.002     ; 0.881      ;
; 0.735 ; part1:SimpleProcessor|regn:regA|Q[6]  ; part1:SimpleProcessor|regn:regG|Q[6]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.043      ; 0.930      ;
; 0.739 ; part1:SimpleProcessor|regn:regA|Q[1]  ; part1:SimpleProcessor|regn:regG|Q[3]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.027      ; 0.918      ;
; 0.747 ; part1:SimpleProcessor|regn:regA|Q[4]  ; part1:SimpleProcessor|regn:regG|Q[8]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.027      ; 0.926      ;
; 0.763 ; part1:SimpleProcessor|regn:reg_7|Q[7] ; part1:SimpleProcessor|regn:reg_5|Q[7] ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.007     ; 0.908      ;
; 0.765 ; part1:SimpleProcessor|regn:reg_2|Q[2] ; part1:SimpleProcessor|regn:reg_5|Q[2] ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 0.916      ;
; 0.774 ; part1:SimpleProcessor|regn:regA|Q[1]  ; part1:SimpleProcessor|regn:regG|Q[4]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.027      ; 0.953      ;
; 0.782 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_1|Q[0] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.116      ; 1.050      ;
; 0.782 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_1|Q[1] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.116      ; 1.050      ;
; 0.782 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_1|Q[2] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.116      ; 1.050      ;
; 0.782 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_1|Q[3] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.116      ; 1.050      ;
; 0.782 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_1|Q[4] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.116      ; 1.050      ;
; 0.782 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_1|Q[5] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.116      ; 1.050      ;
; 0.782 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_1|Q[6] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.116      ; 1.050      ;
; 0.782 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_1|Q[7] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.116      ; 1.050      ;
; 0.782 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_1|Q[8] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.116      ; 1.050      ;
; 0.782 ; part1:SimpleProcessor|regn:regA|Q[3]  ; part1:SimpleProcessor|regn:regG|Q[4]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.043      ; 0.977      ;
; 0.783 ; part1:SimpleProcessor|regn:regA|Q[0]  ; part1:SimpleProcessor|regn:regG|Q[1]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.027      ; 0.962      ;
; 0.783 ; part1:SimpleProcessor|regn:regA|Q[5]  ; part1:SimpleProcessor|regn:regG|Q[7]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.027      ; 0.962      ;
; 0.794 ; part1:SimpleProcessor|regn:regIR|Q[8] ; part1:SimpleProcessor|regn:reg_6|Q[3] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.005      ; 0.951      ;
; 0.794 ; part1:SimpleProcessor|regn:regIR|Q[8] ; part1:SimpleProcessor|regn:reg_5|Q[3] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.005      ; 0.951      ;
; 0.809 ; part1:SimpleProcessor|regn:regA|Q[1]  ; part1:SimpleProcessor|regn:regG|Q[5]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.027      ; 0.988      ;
; 0.812 ; part1:SimpleProcessor|Tstep_Q.T0      ; part1:SimpleProcessor|regn:regIR|Q[5] ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.123     ; 0.841      ;
; 0.812 ; part1:SimpleProcessor|Tstep_Q.T0      ; part1:SimpleProcessor|regn:regIR|Q[2] ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.123     ; 0.841      ;
; 0.817 ; part1:SimpleProcessor|regn:regA|Q[3]  ; part1:SimpleProcessor|regn:regG|Q[5]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.043      ; 1.012      ;
; 0.818 ; part1:SimpleProcessor|regn:regIR|Q[8] ; part1:SimpleProcessor|regn:reg_2|Q[3] ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.017     ; 0.953      ;
; 0.818 ; part1:SimpleProcessor|regn:regA|Q[0]  ; part1:SimpleProcessor|regn:regG|Q[2]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.027      ; 0.997      ;
; 0.818 ; part1:SimpleProcessor|regn:regA|Q[5]  ; part1:SimpleProcessor|regn:regG|Q[8]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.027      ; 0.997      ;
; 0.821 ; part1:SimpleProcessor|regn:regIR|Q[8] ; part1:SimpleProcessor|regn:reg_2|Q[6] ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.017     ; 0.956      ;
; 0.823 ; part1:SimpleProcessor|Tstep_Q.T2      ; part1:SimpleProcessor|regn:regG|Q[0]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.017      ; 0.992      ;
; 0.841 ; part1:SimpleProcessor|Tstep_Q.T2      ; part1:SimpleProcessor|regn:regG|Q[8]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.017      ; 1.010      ;
; 0.841 ; part1:SimpleProcessor|regn:reg_2|Q[4] ; part1:SimpleProcessor|regn:reg_5|Q[4] ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 0.992      ;
; 0.844 ; part1:SimpleProcessor|regn:regA|Q[1]  ; part1:SimpleProcessor|regn:regG|Q[6]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.027      ; 1.023      ;
; 0.851 ; part1:SimpleProcessor|regn:regG|Q[8]  ; part1:SimpleProcessor|regn:regG|Q[8]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.003      ;
; 0.852 ; part1:SimpleProcessor|regn:regA|Q[3]  ; part1:SimpleProcessor|regn:regG|Q[6]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.043      ; 1.047      ;
; 0.853 ; part1:SimpleProcessor|regn:regA|Q[0]  ; part1:SimpleProcessor|regn:regG|Q[3]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.027      ; 1.032      ;
; 0.854 ; part1:SimpleProcessor|regn:regIR|Q[7] ; part1:SimpleProcessor|Tstep_Q.T0      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.006      ;
; 0.858 ; part1:SimpleProcessor|Tstep_Q.T2      ; part1:SimpleProcessor|regn:regG|Q[1]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.017      ; 1.027      ;
; 0.872 ; part1:SimpleProcessor|regn:reg_2|Q[8] ; part1:SimpleProcessor|regn:reg_5|Q[8] ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 1.023      ;
; 0.879 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_7|Q[7] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.130      ; 1.161      ;
; 0.879 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_7|Q[8] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.130      ; 1.161      ;
; 0.879 ; part1:SimpleProcessor|regn:regG|Q[8]  ; part1:SimpleProcessor|regn:reg_2|Q[8] ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.016     ; 1.015      ;
; 0.879 ; part1:SimpleProcessor|Tstep_Q.T1      ; part1:SimpleProcessor|regn:reg_5|Q[0] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.005      ; 1.036      ;
; 0.880 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_4|Q[7] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.129      ; 1.161      ;
; 0.880 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_4|Q[8] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.129      ; 1.161      ;
; 0.882 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_2|Q[0] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.120      ; 1.154      ;
; 0.882 ; part1:SimpleProcessor|Tstep_Q.T1      ; part1:SimpleProcessor|regn:reg_6|Q[0] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.005      ; 1.039      ;
; 0.884 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_0|Q[0] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.120      ; 1.156      ;
; 0.884 ; part1:SimpleProcessor|regn:reg_2|Q[7] ; part1:SimpleProcessor|regn:reg_5|Q[7] ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 1.035      ;
; 0.885 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_6|Q[0] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.128      ; 1.165      ;
; 0.885 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_6|Q[1] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.128      ; 1.165      ;
; 0.885 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_6|Q[2] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.128      ; 1.165      ;
; 0.885 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_6|Q[3] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.128      ; 1.165      ;
; 0.885 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_6|Q[4] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.128      ; 1.165      ;
; 0.885 ; part1:SimpleProcessor|regn:regIR|Q[5] ; part1:SimpleProcessor|regn:reg_6|Q[5] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.128      ; 1.165      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[1]'                                                                                ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[1] ; Rise       ; KEY[1]                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|Tstep_Q.T0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|Tstep_Q.T0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|Tstep_Q.T1      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|Tstep_Q.T1      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|Tstep_Q.T2      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|Tstep_Q.T2      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|Tstep_Q.T3      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|Tstep_Q.T3      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regA|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regA|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regA|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regA|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regA|Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regA|Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regA|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regA|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regA|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regA|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regA|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regA|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regA|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regA|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regA|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regA|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regA|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regA|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regG|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regG|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regG|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regG|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regG|Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regG|Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regG|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regG|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regG|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regG|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regG|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regG|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regG|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regG|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regG|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regG|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regG|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regG|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regIR|Q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regIR|Q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regIR|Q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regIR|Q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regIR|Q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regIR|Q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regIR|Q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regIR|Q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regIR|Q[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regIR|Q[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regIR|Q[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regIR|Q[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regIR|Q[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regIR|Q[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regIR|Q[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regIR|Q[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regIR|Q[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:regIR|Q[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_0|Q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_0|Q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_0|Q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_0|Q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_0|Q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_0|Q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_0|Q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_0|Q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_0|Q[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_0|Q[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_0|Q[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_0|Q[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_0|Q[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_0|Q[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_0|Q[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_0|Q[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_0|Q[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_0|Q[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_1|Q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_1|Q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_1|Q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_1|Q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_1|Q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_1|Q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_1|Q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_1|Q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_1|Q[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_1|Q[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_1|Q[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_1|Q[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_1|Q[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_1|Q[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_1|Q[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_1|Q[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_1|Q[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_1|Q[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; part1:SimpleProcessor|regn:reg_2|Q[0] ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SW[*]     ; KEY[1]     ; 1.294 ; 1.294 ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 1.018 ; 1.018 ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 0.990 ; 0.990 ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 0.830 ; 0.830 ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 1.231 ; 1.231 ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 0.891 ; 0.891 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 1.223 ; 1.223 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 1.294 ; 1.294 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 1.011 ; 1.011 ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; 1.122 ; 1.122 ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; 0.408 ; 0.408 ; Rise       ; KEY[1]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; KEY[1]     ; 0.286  ; 0.286  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 0.241  ; 0.241  ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 0.244  ; 0.244  ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 0.286  ; 0.286  ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; -0.150 ; -0.150 ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 0.077  ; 0.077  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -0.019 ; -0.019 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -0.134 ; -0.134 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -0.106 ; -0.106 ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; -0.133 ; -0.133 ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; -0.153 ; -0.153 ; Rise       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDR[*]   ; KEY[1]     ; 5.926 ; 5.926 ; Rise       ; KEY[1]          ;
;  LEDR[0]  ; KEY[1]     ; 5.633 ; 5.633 ; Rise       ; KEY[1]          ;
;  LEDR[1]  ; KEY[1]     ; 5.608 ; 5.608 ; Rise       ; KEY[1]          ;
;  LEDR[2]  ; KEY[1]     ; 5.731 ; 5.731 ; Rise       ; KEY[1]          ;
;  LEDR[3]  ; KEY[1]     ; 5.854 ; 5.854 ; Rise       ; KEY[1]          ;
;  LEDR[4]  ; KEY[1]     ; 5.899 ; 5.899 ; Rise       ; KEY[1]          ;
;  LEDR[5]  ; KEY[1]     ; 5.693 ; 5.693 ; Rise       ; KEY[1]          ;
;  LEDR[6]  ; KEY[1]     ; 5.926 ; 5.926 ; Rise       ; KEY[1]          ;
;  LEDR[7]  ; KEY[1]     ; 5.770 ; 5.770 ; Rise       ; KEY[1]          ;
;  LEDR[8]  ; KEY[1]     ; 5.619 ; 5.619 ; Rise       ; KEY[1]          ;
;  LEDR[9]  ; KEY[1]     ; 3.805 ; 3.805 ; Rise       ; KEY[1]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDR[*]   ; KEY[1]     ; 3.666 ; 3.666 ; Rise       ; KEY[1]          ;
;  LEDR[0]  ; KEY[1]     ; 3.889 ; 3.889 ; Rise       ; KEY[1]          ;
;  LEDR[1]  ; KEY[1]     ; 3.737 ; 3.737 ; Rise       ; KEY[1]          ;
;  LEDR[2]  ; KEY[1]     ; 4.221 ; 4.221 ; Rise       ; KEY[1]          ;
;  LEDR[3]  ; KEY[1]     ; 4.044 ; 4.044 ; Rise       ; KEY[1]          ;
;  LEDR[4]  ; KEY[1]     ; 4.269 ; 4.269 ; Rise       ; KEY[1]          ;
;  LEDR[5]  ; KEY[1]     ; 4.242 ; 4.242 ; Rise       ; KEY[1]          ;
;  LEDR[6]  ; KEY[1]     ; 4.045 ; 4.045 ; Rise       ; KEY[1]          ;
;  LEDR[7]  ; KEY[1]     ; 4.381 ; 4.381 ; Rise       ; KEY[1]          ;
;  LEDR[8]  ; KEY[1]     ; 3.985 ; 3.985 ; Rise       ; KEY[1]          ;
;  LEDR[9]  ; KEY[1]     ; 3.666 ; 3.666 ; Rise       ; KEY[1]          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[0]      ; LEDR[0]     ; 3.613 ;    ;    ; 3.613 ;
; SW[1]      ; LEDR[1]     ; 3.478 ;    ;    ; 3.478 ;
; SW[2]      ; LEDR[2]     ; 3.491 ;    ;    ; 3.491 ;
; SW[3]      ; LEDR[3]     ; 4.009 ;    ;    ; 4.009 ;
; SW[4]      ; LEDR[4]     ; 3.751 ;    ;    ; 3.751 ;
; SW[5]      ; LEDR[5]     ; 3.836 ;    ;    ; 3.836 ;
; SW[6]      ; LEDR[6]     ; 4.176 ;    ;    ; 4.176 ;
; SW[7]      ; LEDR[7]     ; 3.913 ;    ;    ; 3.913 ;
; SW[8]      ; LEDR[8]     ; 3.838 ;    ;    ; 3.838 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[0]      ; LEDR[0]     ; 3.613 ;    ;    ; 3.613 ;
; SW[1]      ; LEDR[1]     ; 3.478 ;    ;    ; 3.478 ;
; SW[2]      ; LEDR[2]     ; 3.491 ;    ;    ; 3.491 ;
; SW[3]      ; LEDR[3]     ; 4.009 ;    ;    ; 4.009 ;
; SW[4]      ; LEDR[4]     ; 3.751 ;    ;    ; 3.751 ;
; SW[5]      ; LEDR[5]     ; 3.836 ;    ;    ; 3.836 ;
; SW[6]      ; LEDR[6]     ; 4.176 ;    ;    ; 4.176 ;
; SW[7]      ; LEDR[7]     ; 3.913 ;    ;    ; 3.913 ;
; SW[8]      ; LEDR[8]     ; 3.838 ;    ;    ; 3.838 ;
+------------+-------------+-------+----+----+-------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -7.458   ; 0.215 ; N/A      ; N/A     ; -1.469              ;
;  KEY[1]          ; -7.458   ; 0.215 ; N/A      ; N/A     ; -1.469              ;
; Design-wide TNS  ; -600.204 ; 0.0   ; 0.0      ; 0.0     ; -127.335            ;
;  KEY[1]          ; -600.204 ; 0.000 ; N/A      ; N/A     ; -127.335            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SW[*]     ; KEY[1]     ; 3.689 ; 3.689 ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 3.184 ; 3.184 ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 3.096 ; 3.096 ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 2.657 ; 2.657 ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 3.581 ; 3.581 ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 2.735 ; 2.735 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 3.689 ; 3.689 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 3.589 ; 3.589 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 2.823 ; 2.823 ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; 3.174 ; 3.174 ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; 1.222 ; 1.222 ; Rise       ; KEY[1]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; KEY[1]     ; 0.426  ; 0.426  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 0.306  ; 0.306  ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 0.317  ; 0.317  ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 0.426  ; 0.426  ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; -0.150 ; -0.150 ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 0.077  ; 0.077  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -0.019 ; -0.019 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -0.134 ; -0.134 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -0.106 ; -0.106 ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; -0.133 ; -0.133 ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; -0.153 ; -0.153 ; Rise       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; LEDR[*]   ; KEY[1]     ; 14.056 ; 14.056 ; Rise       ; KEY[1]          ;
;  LEDR[0]  ; KEY[1]     ; 13.308 ; 13.308 ; Rise       ; KEY[1]          ;
;  LEDR[1]  ; KEY[1]     ; 13.319 ; 13.319 ; Rise       ; KEY[1]          ;
;  LEDR[2]  ; KEY[1]     ; 13.517 ; 13.517 ; Rise       ; KEY[1]          ;
;  LEDR[3]  ; KEY[1]     ; 13.867 ; 13.867 ; Rise       ; KEY[1]          ;
;  LEDR[4]  ; KEY[1]     ; 13.784 ; 13.784 ; Rise       ; KEY[1]          ;
;  LEDR[5]  ; KEY[1]     ; 13.420 ; 13.420 ; Rise       ; KEY[1]          ;
;  LEDR[6]  ; KEY[1]     ; 14.056 ; 14.056 ; Rise       ; KEY[1]          ;
;  LEDR[7]  ; KEY[1]     ; 13.441 ; 13.441 ; Rise       ; KEY[1]          ;
;  LEDR[8]  ; KEY[1]     ; 13.332 ; 13.332 ; Rise       ; KEY[1]          ;
;  LEDR[9]  ; KEY[1]     ; 8.327  ; 8.327  ; Rise       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDR[*]   ; KEY[1]     ; 3.666 ; 3.666 ; Rise       ; KEY[1]          ;
;  LEDR[0]  ; KEY[1]     ; 3.889 ; 3.889 ; Rise       ; KEY[1]          ;
;  LEDR[1]  ; KEY[1]     ; 3.737 ; 3.737 ; Rise       ; KEY[1]          ;
;  LEDR[2]  ; KEY[1]     ; 4.221 ; 4.221 ; Rise       ; KEY[1]          ;
;  LEDR[3]  ; KEY[1]     ; 4.044 ; 4.044 ; Rise       ; KEY[1]          ;
;  LEDR[4]  ; KEY[1]     ; 4.269 ; 4.269 ; Rise       ; KEY[1]          ;
;  LEDR[5]  ; KEY[1]     ; 4.242 ; 4.242 ; Rise       ; KEY[1]          ;
;  LEDR[6]  ; KEY[1]     ; 4.045 ; 4.045 ; Rise       ; KEY[1]          ;
;  LEDR[7]  ; KEY[1]     ; 4.381 ; 4.381 ; Rise       ; KEY[1]          ;
;  LEDR[8]  ; KEY[1]     ; 3.985 ; 3.985 ; Rise       ; KEY[1]          ;
;  LEDR[9]  ; KEY[1]     ; 3.666 ; 3.666 ; Rise       ; KEY[1]          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[0]      ; LEDR[0]     ; 8.294 ;    ;    ; 8.294 ;
; SW[1]      ; LEDR[1]     ; 7.957 ;    ;    ; 7.957 ;
; SW[2]      ; LEDR[2]     ; 7.870 ;    ;    ; 7.870 ;
; SW[3]      ; LEDR[3]     ; 9.051 ;    ;    ; 9.051 ;
; SW[4]      ; LEDR[4]     ; 8.269 ;    ;    ; 8.269 ;
; SW[5]      ; LEDR[5]     ; 8.667 ;    ;    ; 8.667 ;
; SW[6]      ; LEDR[6]     ; 9.436 ;    ;    ; 9.436 ;
; SW[7]      ; LEDR[7]     ; 8.630 ;    ;    ; 8.630 ;
; SW[8]      ; LEDR[8]     ; 8.605 ;    ;    ; 8.605 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[0]      ; LEDR[0]     ; 3.613 ;    ;    ; 3.613 ;
; SW[1]      ; LEDR[1]     ; 3.478 ;    ;    ; 3.478 ;
; SW[2]      ; LEDR[2]     ; 3.491 ;    ;    ; 3.491 ;
; SW[3]      ; LEDR[3]     ; 4.009 ;    ;    ; 4.009 ;
; SW[4]      ; LEDR[4]     ; 3.751 ;    ;    ; 3.751 ;
; SW[5]      ; LEDR[5]     ; 3.836 ;    ;    ; 3.836 ;
; SW[6]      ; LEDR[6]     ; 4.176 ;    ;    ; 4.176 ;
; SW[7]      ; LEDR[7]     ; 3.913 ;    ;    ; 3.913 ;
; SW[8]      ; LEDR[8]     ; 3.838 ;    ;    ; 3.838 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; KEY[1]     ; KEY[1]   ; 17670    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; KEY[1]     ; KEY[1]   ; 17670    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 150   ; 150  ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 211   ; 211  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Mon Nov 04 21:52:21 2019
Info: Command: quartus_sta OnBoard -c OnBoard
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'OnBoard.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name KEY[1] KEY[1]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.458
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.458      -600.204 KEY[1] 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 KEY[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.469
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.469      -127.335 KEY[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.120
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.120      -162.255 KEY[1] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 KEY[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222      -104.222 KEY[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4602 megabytes
    Info: Processing ended: Mon Nov 04 21:52:22 2019
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


