[Inputs]
clk
reset
[Outputs]
div4clk
[BiDir]
[ATTRIBUTES]
VeriModel clkdiv4

