================================================================
== Vivado Place & Route Results
================================================================
+ General Information:
    * Date:            Tue Feb 17 02:34:48 EST 2026
    * Version:         2025.1 (Build 6214317 on Sep 11 2025)
    * Project:         project_1
    * Solution:        hls (Vivado IP Flow Target)
    * Product family:  zynquplus
    * Target device:   xczu3eg-sbva484-1-e


================================================================
== Run Constraints & Options
================================================================
+ Design Constraints & Options:
    * Place & Route target clock:  10 ns
    * C-Synthesis target clock:    10 ns
    * C-Synthesis uncertainty:     27%

+ RTL Synthesis Options:
    * config_export -vivado_synth_strategy:     default
    * config_export -vivado_synth_design_args:  -directive sdx_optimization_effort_high

+ Place & Route Options:
    * config_export -vivado_impl_strategy:  default
    * config_export -vivado_phys_opt:       auto

+ Reporting Options:
    * config_export -vivado_report_level:      2
    * config_export -vivado_max_timing_paths:  10


================================================================
== Place & Route Resource Summary
================================================================
LUT:              1096
FF:               599
DSP:              4
BRAM:             178
URAM:             0
SRL:              0


================================================================
== Place & Route Timing Summary
================================================================
* Timing was met
+----------------+-------------+
| Timing         | Period (ns) |
+----------------+-------------+
| Target         | 10.000      |
| Post-Synthesis | 4.718       |
| Post-Route     | 7.367       |
+----------------+-------------+


================================================================
== Place & Route Resources
================================================================
+----------------------------------------------------------------+------+-----+-----+------+------+-----+--------+------+---------+----------+--------+
| Name                                                           | LUT  | FF  | DSP | BRAM | URAM | SRL | Pragma | Impl | Latency | Variable | Source |
+----------------------------------------------------------------+------+-----+-----+------+------+-----+--------+------+---------+----------+--------+
| inst                                                           | 1096 | 599 | 4   | 178  |      |     |        |      |         |          |        |
|   grp_top_kernel_Pipeline_load_in_VITIS_LOOP_88_1_fu_50        | 148  | 54  |     |      |      |     |        |      |         |          |        |
|     (grp_top_kernel_Pipeline_load_in_VITIS_LOOP_88_1_fu_50)    | 140  | 52  |     |      |      |     |        |      |         |          |        |
|     flow_control_loop_pipe_sequential_init_U                   |      |     |     |      |      |     |        |      |         |          |        |
|   grp_top_kernel_Pipeline_row_loop_col_loop_fu_58              | 852  | 475 | 4   | 90   |      |     |        |      |         |          |        |
|     (grp_top_kernel_Pipeline_row_loop_col_loop_fu_58)          | 267  | 471 | 1   |      |      |     |        |      |         |          |        |
|     flow_control_loop_pipe_sequential_init_U                   |      |     |     |      |      |     |        |      |         |          |        |
|     line_buf_1_U                                               |      |     |     |      |      |     |        |      |         |          |        |
|     line_buf_U                                                 |      |     |     |      |      |     |        |      |         |          |        |
|     mem_B_U                                                    | 386  | 2   |     | 88   |      |     |        |      |         |          |        |
|     mul_39s_24ns_63_1_1_U3                                     | 109  |     | 2   |      |      |     |        |      |         |          |        |
|     mul_39s_26ns_65_1_1_U4                                     |      |     |     |      |      |     |        |      |         |          |        |
|   grp_top_kernel_Pipeline_store_out_VITIS_LOOP_163_3_fu_67     | 35   | 54  |     |      |      |     |        |      |         |          |        |
|     (grp_top_kernel_Pipeline_store_out_VITIS_LOOP_163_3_fu_67) | 26   | 52  |     |      |      |     |        |      |         |          |        |
|     flow_control_loop_pipe_sequential_init_U                   |      |     |     |      |      |     |        |      |         |          |        |
|   mem_A_U                                                      | 58   | 2   |     | 88   |      |     |        |      |         |          |        |
+----------------------------------------------------------------+------+-----+-----+------+------+-----+--------+------+---------+----------+--------+


================================================================
== Place & Route Fail Fast
================================================================
+-----------------------------------------------------------+-----------+--------+--------+
| Criteria                                                  | Guideline | Actual | Status |
+-----------------------------------------------------------+-----------+--------+--------+
| LUT                                                       | 70%       | 1.55%  | OK     |
| FD                                                        | 50%       | 0.42%  | OK     |
| LUTRAM+SRL                                                | 25%       | 0.00%  | OK     |
| CARRY8                                                    | 25%       | 0.84%  | OK     |
| MUXF7                                                     | 15%       | 0.00%  | OK     |
| DSP                                                       | 80%       | 1.11%  | OK     |
| RAMB/FIFO                                                 | 80%       | 41.20% | OK     |
| DSP+RAMB+URAM (Avg)                                       | 70%       | 21.16% | OK     |
| BUFGCE* + BUFGCTRL                                        | 24        | 0      | OK     |
| DONT_TOUCH (cells/nets)                                   | 0         | 0      | OK     |
| MARK_DEBUG (nets)                                         | 0         | 0      | OK     |
| Control Sets                                              | 1323      | 13     | OK     |
| Average Fanout for modules > 100k cells                   | 4         | 2.22   | OK     |
| Max Average Fanout for modules > 100k cells               | 4         | 0      | OK     |
| Non-FD high fanout nets > 10k loads                       | 0         | 0      | OK     |
+-----------------------------------------------------------+-----------+--------+--------+
| TIMING-6 (No common primary clock between related clocks) | 0         | 0      | OK     |
| TIMING-7 (No common node between related clocks)          | 0         | 0      | OK     |
| TIMING-8 (No common period between related clocks)        | 0         | 0      | OK     |
| TIMING-14 (LUT on the clock tree)                         | 0         | 0      | OK     |
| TIMING-35 (No common node in paths with the same clock)   | 0         | 0      | OK     |
+-----------------------------------------------------------+-----------+--------+--------+
| Number of paths above max LUT budgeting (0.350ns)         | 0         | 0      | OK     |
| Number of paths above max Net budgeting (0.239ns)         | 0         | 0      | OK     |
+-----------------------------------------------------------+-----------+--------+--------+


================================================================
== Place & Route Timing Paths
================================================================
* Timing was met
+-------+-------+-----------------------------------------------------------------------------------+------------------------------------+--------------+------------+----------------+----------------+--------------+
| Path  | SLACK | STARTPOINT PIN                                                                    | ENDPOINT PIN                       | LOGIC LEVELS | MAX FANOUT | DATAPATH DELAY | DATAPATH LOGIC | DATAPATH NET |
|       |       |                                                                                   |                                    |              |            |                |          DELAY |        DELAY |
+-------+-------+-----------------------------------------------------------------------------------+------------------------------------+--------------+------------+----------------+----------------+--------------+
| Path1 | 2.633 | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0/CLKARDCLK  | mem_A_U/ram_reg_bram_8/DINBDIN[12] |            9 |         16 |          7.008 |          2.939 |        4.069 |
| Path2 | 2.698 | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_16/CLKARDCLK | mem_A_U/ram_reg_bram_9/DINBDIN[0]  |            9 |         16 |          6.920 |          3.013 |        3.907 |
| Path3 | 2.790 | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_16/CLKARDCLK | mem_A_U/ram_reg_bram_8/DINBDIN[0]  |            9 |         16 |          6.828 |          3.013 |        3.815 |
| Path4 | 2.794 | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0/CLKARDCLK  | mem_A_U/ram_reg_bram_9/DINBDIN[12] |            9 |         16 |          6.847 |          2.939 |        3.908 |
| Path5 | 2.824 | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_16/CLKARDCLK | mem_A_U/ram_reg_bram_10/DINBDIN[0] |            9 |         16 |          6.794 |          3.013 |        3.781 |
+-------+-------+-----------------------------------------------------------------------------------+------------------------------------+--------------+------------+----------------+----------------+--------------+

    +--------------------------------------------------------------------------------+------------------------+
    | Path1 Cells                                                                    | Primitive Type         |
    +--------------------------------------------------------------------------------+------------------------+
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_1         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_2         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_3         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_4         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_5         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_6         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_7         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_57    | CLB.LUT.LUT6           |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_33__0 | CLB.LUT.LUT3           |
    | mem_A_U/ram_reg_bram_8                                                         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_16        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_17        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_18        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_19        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_20        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_21        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_22        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_23        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_69    | CLB.LUT.LUT6           |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_45__0 | CLB.LUT.LUT3           |
    | mem_A_U/ram_reg_bram_9                                                         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_16        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_17        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_18        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_19        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_20        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_21        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_22        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_23        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_69    | CLB.LUT.LUT6           |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_45__0 | CLB.LUT.LUT3           |
    | mem_A_U/ram_reg_bram_8                                                         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_1         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_2         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_3         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_4         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_5         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_6         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_7         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_57    | CLB.LUT.LUT6           |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_33__0 | CLB.LUT.LUT3           |
    | mem_A_U/ram_reg_bram_9                                                         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_16        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_17        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_18        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_19        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_20        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_21        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_22        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_23        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_69    | CLB.LUT.LUT6           |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_45__0 | CLB.LUT.LUT3           |
    | mem_A_U/ram_reg_bram_10                                                        | BLOCKRAM.BRAM.RAMB36E2 |
    +--------------------------------------------------------------------------------+------------------------+

    +--------------------------------------------------------------------------------+------------------------+
    | Path2 Cells                                                                    | Primitive Type         |
    +--------------------------------------------------------------------------------+------------------------+
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_1         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_2         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_3         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_4         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_5         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_6         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_7         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_57    | CLB.LUT.LUT6           |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_33__0 | CLB.LUT.LUT3           |
    | mem_A_U/ram_reg_bram_8                                                         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_16        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_17        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_18        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_19        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_20        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_21        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_22        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_23        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_69    | CLB.LUT.LUT6           |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_45__0 | CLB.LUT.LUT3           |
    | mem_A_U/ram_reg_bram_9                                                         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_16        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_17        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_18        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_19        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_20        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_21        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_22        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_23        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_69    | CLB.LUT.LUT6           |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_45__0 | CLB.LUT.LUT3           |
    | mem_A_U/ram_reg_bram_8                                                         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_1         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_2         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_3         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_4         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_5         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_6         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_7         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_57    | CLB.LUT.LUT6           |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_33__0 | CLB.LUT.LUT3           |
    | mem_A_U/ram_reg_bram_9                                                         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_16        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_17        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_18        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_19        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_20        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_21        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_22        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_23        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_69    | CLB.LUT.LUT6           |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_45__0 | CLB.LUT.LUT3           |
    | mem_A_U/ram_reg_bram_10                                                        | BLOCKRAM.BRAM.RAMB36E2 |
    +--------------------------------------------------------------------------------+------------------------+

    +--------------------------------------------------------------------------------+------------------------+
    | Path3 Cells                                                                    | Primitive Type         |
    +--------------------------------------------------------------------------------+------------------------+
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_1         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_2         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_3         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_4         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_5         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_6         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_7         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_57    | CLB.LUT.LUT6           |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_33__0 | CLB.LUT.LUT3           |
    | mem_A_U/ram_reg_bram_8                                                         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_16        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_17        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_18        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_19        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_20        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_21        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_22        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_23        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_69    | CLB.LUT.LUT6           |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_45__0 | CLB.LUT.LUT3           |
    | mem_A_U/ram_reg_bram_9                                                         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_16        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_17        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_18        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_19        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_20        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_21        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_22        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_23        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_69    | CLB.LUT.LUT6           |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_45__0 | CLB.LUT.LUT3           |
    | mem_A_U/ram_reg_bram_8                                                         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_1         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_2         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_3         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_4         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_5         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_6         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_7         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_57    | CLB.LUT.LUT6           |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_33__0 | CLB.LUT.LUT3           |
    | mem_A_U/ram_reg_bram_9                                                         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_16        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_17        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_18        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_19        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_20        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_21        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_22        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_23        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_69    | CLB.LUT.LUT6           |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_45__0 | CLB.LUT.LUT3           |
    | mem_A_U/ram_reg_bram_10                                                        | BLOCKRAM.BRAM.RAMB36E2 |
    +--------------------------------------------------------------------------------+------------------------+

    +--------------------------------------------------------------------------------+------------------------+
    | Path4 Cells                                                                    | Primitive Type         |
    +--------------------------------------------------------------------------------+------------------------+
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_1         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_2         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_3         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_4         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_5         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_6         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_7         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_57    | CLB.LUT.LUT6           |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_33__0 | CLB.LUT.LUT3           |
    | mem_A_U/ram_reg_bram_8                                                         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_16        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_17        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_18        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_19        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_20        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_21        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_22        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_23        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_69    | CLB.LUT.LUT6           |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_45__0 | CLB.LUT.LUT3           |
    | mem_A_U/ram_reg_bram_9                                                         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_16        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_17        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_18        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_19        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_20        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_21        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_22        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_23        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_69    | CLB.LUT.LUT6           |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_45__0 | CLB.LUT.LUT3           |
    | mem_A_U/ram_reg_bram_8                                                         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_1         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_2         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_3         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_4         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_5         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_6         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_7         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_57    | CLB.LUT.LUT6           |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_33__0 | CLB.LUT.LUT3           |
    | mem_A_U/ram_reg_bram_9                                                         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_16        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_17        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_18        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_19        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_20        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_21        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_22        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_23        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_69    | CLB.LUT.LUT6           |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_45__0 | CLB.LUT.LUT3           |
    | mem_A_U/ram_reg_bram_10                                                        | BLOCKRAM.BRAM.RAMB36E2 |
    +--------------------------------------------------------------------------------+------------------------+

    +--------------------------------------------------------------------------------+------------------------+
    | Path5 Cells                                                                    | Primitive Type         |
    +--------------------------------------------------------------------------------+------------------------+
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_1         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_2         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_3         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_4         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_5         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_6         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_7         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_57    | CLB.LUT.LUT6           |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_33__0 | CLB.LUT.LUT3           |
    | mem_A_U/ram_reg_bram_8                                                         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_16        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_17        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_18        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_19        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_20        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_21        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_22        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_23        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_69    | CLB.LUT.LUT6           |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_45__0 | CLB.LUT.LUT3           |
    | mem_A_U/ram_reg_bram_9                                                         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_16        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_17        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_18        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_19        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_20        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_21        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_22        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_23        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_69    | CLB.LUT.LUT6           |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_45__0 | CLB.LUT.LUT3           |
    | mem_A_U/ram_reg_bram_8                                                         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_1         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_2         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_3         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_4         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_5         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_6         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_7         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_57    | CLB.LUT.LUT6           |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_33__0 | CLB.LUT.LUT3           |
    | mem_A_U/ram_reg_bram_9                                                         | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_16        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_17        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_18        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_19        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_20        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_21        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_22        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_23        | BLOCKRAM.BRAM.RAMB36E2 |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_69    | CLB.LUT.LUT6           |
    | grp_top_kernel_Pipeline_row_loop_col_loop_fu_58/mem_B_U/ram_reg_bram_0_i_45__0 | CLB.LUT.LUT3           |
    | mem_A_U/ram_reg_bram_10                                                        | BLOCKRAM.BRAM.RAMB36E2 |
    +--------------------------------------------------------------------------------+------------------------+


================================================================
== Place & Route Vivado Reports
================================================================
+--------------------------+--------------------------------------------------------------------+
| Report Type              | Report Location                                                    |
+--------------------------+--------------------------------------------------------------------+
| design_analysis          | impl/verilog/report/top_kernel_design_analysis_routed.rpt          |
| failfast                 | impl/verilog/report/top_kernel_failfast_routed.rpt                 |
| power                    | impl/verilog/report/top_kernel_power_routed.rpt                    |
| status                   | impl/verilog/report/top_kernel_status_routed.rpt                   |
| timing                   | impl/verilog/report/top_kernel_timing_routed.rpt                   |
| timing_paths             | impl/verilog/report/top_kernel_timing_paths_routed.rpt             |
| utilization              | impl/verilog/report/top_kernel_utilization_routed.rpt              |
| utilization_hierarchical | impl/verilog/report/top_kernel_utilization_hierarchical_routed.rpt |
+--------------------------+--------------------------------------------------------------------+


