module modulo_status_dig_1(d,clock,clr,prst,q)

	input d,clock,clr,prst;
	output q;

endmodule 