## Memory Barriers

  

Процессор может переупорядочивать выполняемые им инструкции, даже если на уровне компилятора мы обеспечили необходимый порядок. Хотя процессор делает только такие переупорядочивания, которые не меняют итогового результата, но это гарантируется только для единственного ядра в изоляции, поэтому переупорядочивание может повлиять на другие ядра. Более того, все еще существует проблема видимости изменений, которую мы обсудили выше. Именно поэтому JMM ответственна и за синхронизацию на уровне процессора.

  

Для решения этих проблем Java использует готовые низкоуровневые механизмы синхронизации под названием "memory barrier", предоставляемые самим процессором. Задача барьеров памяти — запретить (memory) переупорядочивания, которые обычно разрешены моделью памяти процессора. Таким образом, точно так же как мы используем примитивы синхронизации `volatile` / `synchronized` в высокоуровневом коде, сама Java под капотом тоже использует похожие низкоуровневые примитивы синхронизации.

  

**[Memory barrier](https://en.wikipedia.org/wiki/Memory_barrier)** (memory fence, барьер памяти) — это тип процессорной инструкции, которая заставляет процессор гарантировать memory ordering для инструкций, работающих с памятью.

  

Всего существует 4 типа барьеров памяти — они напрямую матчатся в возможные memory reordering и запрещают каждый из них:

  
1. *LoadLoad*  
	- дает гарантию, что все load операции до барьера произойдут перед load операциями после барьера
2. *LoadStore*  
	- дает гарантию, что все load операции до барьера произойдут перед store операциями после барьера
3. *StoreStore*  
	- дает гарантию, что все store операции до барьера произойдут перед store операциями после барьера. Таким образом, все store операции до барьера будут тоже видны, если станет видна любая store операция после барьера
4. *StoreLoad*  
	- дает гарантию, что все store операции до барьера произойдут перед load операциями после барьера. Таким образом, все store операции до барьера станут видны другим ядрам перед тем, как произойдет любая load операция после барьера
  

То, как имплементированы барьеры — это дело процессора. К примеру, они могут запрещать переупорядочивание инструкций и ожидать полной обработки Store Buffer/Invalidation Queue, но мы не знаем точной имплементации. На самом деле, знание таких деталей и не нужно — мы просто мыслим в терминах Memory Ordering и тех гарантий порядка, которые дают нам барьеры.

  

Соответствующие процессорные инструкции или отображаются 1-в-1 в эти типы, или же объединяют в себе сразу несколько типов барьеров. Все процессоры имеют как минимум одну full memory barrier инструкцию, которая объединяет в себя сразу все типы барьеров, запрещая memory reordering как load, так и store инструкций вокруг барьера. Например, на x86 мы имеем [mfence](https://www.felixcloutier.com/x86/mfence) и [lock prefix](https://www.felixcloutier.com/x86/lock), которые являются full memory barrier. Однако процессоры могут предоставлять и более дешевые, гранулярные барьеры памяти.

  

Обычно Load- и Store- барьеры используются в паре: Store барьер гарантирует, что записи будут видны другому ядру, а Load барьер гарантирует, что чтения будут выполнены в необходимом порядке.

  

Например, вот как мы можем исправить уже знакомый нам по вступлению пример с помощью барьера:

  

| Thread 0 | Thread 1 |
| --- | --- |
| x = 1 | y = 1 |
| \[StoreLoad\] | \[StoreLoad\] |
| r1 = y | r2 = x |

  

Если мы поставим `StoreLoad` барьер после записи, то процессору запрещается переупорядочивать store инструкции до барьера с load инструкциями после барьера. В такой программе мы можем быть точно уверены, что не получим результата `(r1, r2) = (0, 0)`.

  

Давайте лично убедимся в наличии барьеров под капотом Java на примере `volatile`. В [JSR-133 Cookbook](https://gee.cs.oswego.edu/dl/jmm/cookbook.html), неофициальном гайдлайне по имплементации JMM за авторством Doug Lea, сказано:

  

> 1. Issue a `StoreStore` barrier before each volatile store.
> 2. Issue a `StoreLoad` barrier after each volatile store.
> 3. Issue `LoadLoad` and `LoadStore` barriers after each volatile load.
>   

Так, давайте здесь прервемся и проясним несколько моментов:

  
1. JSR-133 Cookbook — это не то, как имплементирована JMM на самом деле во всех JVM. JMM может не соответствовать Cookbook и наоборот. Cookbook — это всего лишь то, как *может быть* имплементирована JMM. Но для нашей статьей этого достаточно, так как там дается примерное корректное применение барьеров
2. Если вы вдруг посчитаете, что все поняли, и решите отойти от формализмов и абстракций JMM, начав использовать барьеры напрямую, могут произойти плохие вещи. Барьеры — это деталь имплементации, а не официальные гарантии JMM. Более того, барьеры сильно разнятся от микроархитектуры к микроархитектуре и вы не знаете как они работают на самом деле и как ими вообще пользоваться. Используйте только то, что дает вам JMM, а именно абстрактные synchronization order/happens-before
  

Теперь продолжаем. Пусть есть такая простая программа с использованием `volatile`:

  
```java
public class VolatileMemoryBarrierJIT {

   private static int field1;
   private volatile static int field2;

   private static void write(int i) {
      field1 = i << 1;
      /* StoreStore */
      field2 = i << 2;
      /* StoreLoad */
   }

   private static void read() {
      int r1 = field2;
      /* LoadLoad + LoadStore */
      int r2 = field1;
   }

   public static void main(String[] args) throws Exception {
      // invoke JIT
      for (int i = 0; i < 10000; i++) {
         write(i);
         read();
      }
      Thread.sleep(1000);
   }
}
```
  

Теперь возьмем дизассемблер [hsdis](https://blogs.oracle.com/javamagazine/post/java-hotspot-hsdis-disassembler) и посмотрим на сгенерированный JIT-компилятором нативный код. Запускаем дизассемблер на Intel Core i7-11700 (x86), Windows 10 x64, OpenJDK 17. Вот сгенерированный ASM код для `write()`:

  
```
[Verified Entry Point]
  # {method} {0x00000175a1400310} 'write' '(I)V' in 'jit_disassembly/VolatileMemoryBarrierJIT'
  # parm0:    rdx       = int
  #           [sp+0x40]  (sp of caller)
  0x000001758817dae3:   mov    DWORD PTR [rsi+0x70],edi     ;*putstatic field1 {reexecute=0 rethrow=0 return_oop=0}
                                                            ; - jit_disassembly.VolatileMemoryBarrierJIT::write@3 (line 9)
  0x000001758817dae6:   shl    edx,0x2
  0x000001758817dae9:   mov    DWORD PTR [rsi+0x74],edx
  0x000001758817daec:   lock add DWORD PTR [rsp-0x40],0x0   ;*putstatic field2 {reexecute=0 rethrow=0 return_oop=0}
                                                            ; - jit_disassembly.VolatileMemoryBarrierJIT::write@9 (line 10)
```
  

В `mov` инструкциях мы записываем значения полей `field1` / `field2`, причем в порядке программы. Теперь обратите внимание на инструкцию `lock add DWORD PTR [rsp-0x40],0x0`. Это может показаться странным, что мы добавляем `0` к значению на стеке (`rsp`), но эта инструкция выступает лишь в качестве дешевой по стоимости "заглушки". Все дело в наличии `lock` префикса, который является full memory barrier на x86, что и дает нам `StoreLoad` барьер после записи в `volatile`. JVM могла бы использовать `mfence` барьер, но на современных процессорах `lock add` с добавлением 0 на стек [является эффективнее](https://web.archive.org/web/20110620202202/https://blogs.oracle.com/dave/entry/instruction_selection_for_volatile_fences).

  

Наверняка у вас возник вопрос: где же `StoreStore` барьер? Как мы уже видели во вступлении, x86 дает достаточно сильные гарантии порядка. Из [Intel Software Developer's Manual](https://www.intel.com/content/dam/www/public/us/en/documents/manuals/64-ia-32-architectures-software-developer-system-programming-manual-325384.pdf#G13.14501):

  

> - Reads are not reordered with other reads \[запрещает LoadLoad reordering\]
> - Writes are not reordered with older reads \[запрещает LoadStore reordering\]
> - Writes to memory are not reordered with other writes \[запрещает StoreStore reordering\]
> - Reads may be reordered with older writes to different locations but not with older writes to the same location \[разрешает StoreLoad reordering\]
>   

Из этого следует, что нет необходимости использовать `LoadLoad`, `LoadStore`, и `StoreStore` барьеры на x86 микроархитектуре, а нужен только `StoreLoad` барьер. JVM достаточно умна, чтобы не использовать дорогие барьеры памяти там, где процессор уже дает необходимые гарантии, поэтому мы и не видим применения барьера в сгенерированном нативном коде.

  

Теперь посмотрим на ASM код для `read()`:

  
```
[Verified Entry Point]
  # {method} {0x00000175a14003a8} 'read' '()V' in 'jit_disassembly/VolatileMemoryBarrierJIT'
  #           [sp+0x40]  (sp of caller)
  0x000001758817de5e:   mov    edi,DWORD PTR [rsi+0x74]     ;*getstatic field2 {reexecute=0 rethrow=0 return_oop=0}
                                                            ; - jit_disassembly.VolatileMemoryBarrierJIT::read@0 (line 14)
  0x000001758817de61:   mov    esi,DWORD PTR [rsi+0x70]     ;*getstatic field1 {reexecute=0 rethrow=0 return_oop=0}
                                                            ; - jit_disassembly.VolatileMemoryBarrierJIT::read@4 (line 15)
```
  

И снова заметим, что барьеры `LoadLoad` и `LoadStore` отсутствуют при чтении `volatile` переменной благодаря строгим гарантиям x86 микроархитектуры. Однако на более слабой микроархитектуре как ARM мы будем наблюдать барьеры в этих местах (смотрите [volatile\_jit\_asm\_arm64.txt](https://github.com/blinky-z/JmmArticleHabr/blob/main/disassembly/arm64/volatile_jit_asm_arm64.txt)).

  

---

  
