# 数字系统综合设计

## 课程基本情况

- 学分：2
- 期末考核方式：考查
- 成绩构成：
  - 电路设计与实现（70%）
  - 设计报告（30%）

## 学习内容

大三部分专业的必修课程。需要在一周内使用Verilog设计FPGA电路。

## 实验内容

- [实验内容-2021-1](./实验内容-2021-1.pdf)

- [实验报告-2021-1](./实验报告-2021-1.zip)

> 每年的内容都有所不同