module test();
reg a,c;
reg [1:0] sel;
wire b;
mux dut(.a(a),.c(c),.sel(sel),.b(b));
a=0;b=0;sel=0;
a=0;b=0;sel=1;
a=0;b=1;sel=0;
a=0;b=1;sel=1;
a=1;b=0;sel=0;
a=1;b=0;sel=1;
a=1;b=1;sel=0
a=1;b=1;sel=1;
endmodule
