Fitter report for SEA
Wed Mar 06 18:01:15 2019
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. I/O Assignment Warnings
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Fitter DSP Block Usage Summary
 29. DSP Block Details
 30. Routing Usage Summary
 31. LAB Logic Elements
 32. LAB-wide Signals
 33. LAB Signals Sourced
 34. LAB Signals Sourced Out
 35. LAB Distinct Inputs
 36. I/O Rules Summary
 37. I/O Rules Details
 38. I/O Rules Matrix
 39. Fitter Device Options
 40. Operating Settings and Conditions
 41. Estimated Delay Added for Hold Timing Summary
 42. Estimated Delay Added for Hold Timing Details
 43. Fitter Messages
 44. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Wed Mar 06 18:01:15 2019           ;
; Quartus Prime Version              ; 18.0.0 Build 614 04/24/2018 SJ Standard Edition ;
; Revision Name                      ; SEA                                             ;
; Top-level Entity Name              ; SEA                                             ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE6F17C8                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 2,753 / 6,272 ( 44 % )                          ;
;     Total combinational functions  ; 2,555 / 6,272 ( 41 % )                          ;
;     Dedicated logic registers      ; 864 / 6,272 ( 14 % )                            ;
; Total registers                    ; 864                                             ;
; Total pins                         ; 40 / 180 ( 22 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 1,568 / 276,480 ( < 1 % )                       ;
; Embedded Multiplier 9-bit elements ; 28 / 30 ( 93 % )                                ;
; Total PLLs                         ; 1 / 2 ( 50 % )                                  ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE6F17C8                           ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                ; 2.5 V                                 ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.06        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.9%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                        ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+------------+---------------+----------------+
; I/O Standard ; SEA            ;              ; FSMC_ADDR  ; 2.5 V         ; QSF Assignment ;
+--------------+----------------+--------------+------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 3567 ) ; 0.00 % ( 0 / 3567 )        ; 0.00 % ( 0 / 3567 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 3567 ) ; 0.00 % ( 0 / 3567 )        ; 0.00 % ( 0 / 3567 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 3555 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 12 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/FPGA/SEA/SEA_FPGA/output_files/SEA.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 2,753 / 6,272 ( 44 % )    ;
;     -- Combinational with no register       ; 1889                      ;
;     -- Register only                        ; 198                       ;
;     -- Combinational with a register        ; 666                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 858                       ;
;     -- 3 input functions                    ; 1122                      ;
;     -- <=2 input functions                  ; 575                       ;
;     -- Register only                        ; 198                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 1648                      ;
;     -- arithmetic mode                      ; 907                       ;
;                                             ;                           ;
; Total registers*                            ; 864 / 7,124 ( 12 % )      ;
;     -- Dedicated logic registers            ; 864 / 6,272 ( 14 % )      ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 212 / 392 ( 54 % )        ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 40 / 180 ( 22 % )         ;
;     -- Clock pins                           ; 1 / 3 ( 33 % )            ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )             ;
;                                             ;                           ;
; M9Ks                                        ; 1 / 30 ( 3 % )            ;
; Total block memory bits                     ; 1,568 / 276,480 ( < 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 276,480 ( 3 % )   ;
; Embedded Multiplier 9-bit elements          ; 28 / 30 ( 93 % )          ;
; PLLs                                        ; 1 / 2 ( 50 % )            ;
; Global signals                              ; 10                        ;
;     -- Global clocks                        ; 10 / 10 ( 100 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 16.1% / 15.2% / 17.4%     ;
; Peak interconnect usage (total/H/V)         ; 33.4% / 30.2% / 37.9%     ;
; Maximum fan-out                             ; 506                       ;
; Highest non-global fan-out                  ; 506                       ;
; Total fan-out                               ; 11205                     ;
; Average fan-out                             ; 2.99                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 2753 / 6272 ( 44 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 1889                 ; 0                              ;
;     -- Register only                        ; 198                  ; 0                              ;
;     -- Combinational with a register        ; 666                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 858                  ; 0                              ;
;     -- 3 input functions                    ; 1122                 ; 0                              ;
;     -- <=2 input functions                  ; 575                  ; 0                              ;
;     -- Register only                        ; 198                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1648                 ; 0                              ;
;     -- arithmetic mode                      ; 907                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 864                  ; 0                              ;
;     -- Dedicated logic registers            ; 864 / 6272 ( 14 % )  ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 212 / 392 ( 54 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 40                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 28 / 30 ( 93 % )     ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 1568                 ; 0                              ;
; Total RAM block bits                        ; 9216                 ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )        ; 1 / 2 ( 50 % )                 ;
; M9K                                         ; 1 / 30 ( 3 % )       ; 0 / 30 ( 0 % )                 ;
; Clock control block                         ; 7 / 12 ( 58 % )      ; 3 / 12 ( 25 % )                ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 157                  ; 1                              ;
;     -- Registered Input Connections         ; 141                  ; 0                              ;
;     -- Output Connections                   ; 17                   ; 141                            ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 11734                ; 150                            ;
;     -- Registered Connections               ; 2455                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 32                   ; 142                            ;
;     -- hard_block:auto_generated_inst       ; 142                  ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 17                   ; 1                              ;
;     -- Output Ports                         ; 7                    ; 3                              ;
;     -- Bidir Ports                          ; 16                   ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                    ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; CLK_IN       ; E1    ; 1        ; 0            ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; CS           ; P9    ; 4        ; 25           ; 0            ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; C_RX         ; T5    ; 3        ; 9            ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; FSMC_ADDR[0] ; L12   ; 5        ; 34           ; 3            ; 21           ; 82                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; FSMC_ADDR[1] ; L13   ; 5        ; 34           ; 8            ; 21           ; 76                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; FSMC_ADDR[2] ; N14   ; 5        ; 34           ; 4            ; 21           ; 28                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; FSMC_ADDR[3] ; T6    ; 3        ; 11           ; 0            ; 14           ; 18                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; FSMC_ADDR[4] ; R7    ; 3        ; 11           ; 0            ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; FSMC_ADDR[5] ; T7    ; 3        ; 13           ; 0            ; 21           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; FSMC_ADDR[6] ; P8    ; 3        ; 16           ; 0            ; 14           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; FSMC_ADDR[7] ; R6    ; 3        ; 11           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; RD           ; R8    ; 3        ; 16           ; 0            ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SIG1_A       ; D16   ; 6        ; 34           ; 19           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SIG1_B       ; D15   ; 6        ; 34           ; 19           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SIG1_Z       ; F16   ; 6        ; 34           ; 18           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SPI_IN       ; R3    ; 3        ; 1            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; WR           ; T8    ; 3        ; 16           ; 0            ; 0            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; C_DIR1  ; R5    ; 3        ; 9            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; C_TX1   ; T4    ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M_DIR1  ; A11   ; 7        ; 25           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M_EN1   ; A12   ; 7        ; 25           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M_PUL1  ; A10   ; 7        ; 21           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SPI_CLK ; T2    ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SPI_CS  ; T3    ; 3        ; 1            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------+
; FSMC_DATA[0]  ; T10   ; 4        ; 21           ; 0            ; 0            ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; spi_ctrl:inst18|data[0]~80 (inverted)  ;
; FSMC_DATA[10] ; N15   ; 5        ; 34           ; 7            ; 14           ; 7                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; spi_ctrl:inst18|data[10]~40 (inverted) ;
; FSMC_DATA[11] ; P16   ; 5        ; 34           ; 5            ; 21           ; 7                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; spi_ctrl:inst18|data[11]~36 (inverted) ;
; FSMC_DATA[12] ; P15   ; 5        ; 34           ; 4            ; 14           ; 7                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; spi_ctrl:inst18|data[12]~32 (inverted) ;
; FSMC_DATA[13] ; T12   ; 4        ; 25           ; 0            ; 21           ; 7                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; spi_ctrl:inst18|data[13]~28 (inverted) ;
; FSMC_DATA[14] ; R12   ; 4        ; 23           ; 0            ; 0            ; 7                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; spi_ctrl:inst18|data[14]~24 (inverted) ;
; FSMC_DATA[15] ; T13   ; 4        ; 28           ; 0            ; 7            ; 7                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; spi_ctrl:inst18|data[15]~20 (inverted) ;
; FSMC_DATA[1]  ; T11   ; 4        ; 23           ; 0            ; 7            ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; spi_ctrl:inst18|data[1]~76 (inverted)  ;
; FSMC_DATA[2]  ; T9    ; 4        ; 18           ; 0            ; 14           ; 7                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; spi_ctrl:inst18|data[2]~72 (inverted)  ;
; FSMC_DATA[3]  ; R9    ; 4        ; 18           ; 0            ; 21           ; 7                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; spi_ctrl:inst18|data[3]~68 (inverted)  ;
; FSMC_DATA[4]  ; R13   ; 4        ; 28           ; 0            ; 14           ; 7                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; spi_ctrl:inst18|data[4]~64 (inverted)  ;
; FSMC_DATA[5]  ; T14   ; 4        ; 30           ; 0            ; 14           ; 7                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; spi_ctrl:inst18|data[5]~60 (inverted)  ;
; FSMC_DATA[6]  ; T15   ; 4        ; 30           ; 0            ; 7            ; 7                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; spi_ctrl:inst18|data[6]~56 (inverted)  ;
; FSMC_DATA[7]  ; P14   ; 4        ; 32           ; 0            ; 21           ; 7                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; spi_ctrl:inst18|data[7]~52 (inverted)  ;
; FSMC_DATA[8]  ; R16   ; 5        ; 34           ; 5            ; 14           ; 7                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; spi_ctrl:inst18|data[8]~48 (inverted)  ;
; FSMC_DATA[9]  ; N16   ; 5        ; 34           ; 7            ; 21           ; 7                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; spi_ctrl:inst18|data[9]~44 (inverted)  ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; SIG1_Z                  ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 17 ( 29 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 13 / 26 ( 50 % ) ; 2.5V          ; --           ;
; 4        ; 12 / 27 ( 44 % ) ; 2.5V          ; --           ;
; 5        ; 8 / 25 ( 32 % )  ; 2.5V          ; --           ;
; 6        ; 3 / 14 ( 21 % )  ; 2.5V          ; --           ;
; 7        ; 3 / 26 ( 12 % )  ; 2.5V          ; --           ;
; 8        ; 0 / 26 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 200        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 196        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 192        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 188        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 183        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 168        ; 7        ; M_PUL1                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 161        ; 7        ; M_DIR1                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 159        ; 7        ; M_EN1                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 153        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 167        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 197        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 189        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 184        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 169        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 162        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 160        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 172        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 147        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ; 198        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 199        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 144        ; 6        ; SIG1_B                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D16      ; 143        ; 6        ; SIG1_A                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 24         ; 1        ; CLK_IN                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 186        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 166        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 139        ; 6        ; SIG1_Z                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J12      ; 123        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J13      ; 124        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 87         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 110        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 105        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 77         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ; 88         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 104        ; 5        ; FSMC_ADDR[0]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L13      ; 114        ; 5        ; FSMC_ADDR[1]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L14      ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 115        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ; 78         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 79         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N14      ; 106        ; 5        ; FSMC_ADDR[2]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 112        ; 5        ; FSMC_DATA[10]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 111        ; 5        ; FSMC_DATA[9]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; FSMC_ADDR[6]                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P9       ; 89         ; 4        ; CS                                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; FSMC_DATA[7]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P15      ; 107        ; 5        ; FSMC_DATA[12]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 108        ; 5        ; FSMC_DATA[11]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; SPI_IN                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R4       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 61         ; 3        ; C_DIR1                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R6       ; 63         ; 3        ; FSMC_ADDR[7]                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R7       ; 66         ; 3        ; FSMC_ADDR[4]                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R8       ; 72         ; 3        ; RD                                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 74         ; 4        ; FSMC_DATA[3]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 85         ; 4        ; FSMC_DATA[14]                                             ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 91         ; 4        ; FSMC_DATA[4]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; FSMC_DATA[8]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; SPI_CLK                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T3       ; 48         ; 3        ; SPI_CS                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T4       ; 54         ; 3        ; C_TX1                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ; 62         ; 3        ; C_RX                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 64         ; 3        ; FSMC_ADDR[3]                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 67         ; 3        ; FSMC_ADDR[5]                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 73         ; 3        ; WR                                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 75         ; 4        ; FSMC_DATA[2]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ; 81         ; 4        ; FSMC_DATA[0]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 84         ; 4        ; FSMC_DATA[1]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 86         ; 4        ; FSMC_DATA[13]                                             ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 92         ; 4        ; FSMC_DATA[15]                                             ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 95         ; 4        ; FSMC_DATA[5]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ; 96         ; 4        ; FSMC_DATA[6]                                              ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                         ;
+-------------------------------+---------------------------------------------------------------------+
; Name                          ; PLL_M:inst|altpll:altpll_component|PLL_M_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------+
; SDC pin name                  ; inst|altpll_component|auto_generated|pll1                           ;
; PLL mode                      ; Normal                                                              ;
; Compensate clock              ; clock0                                                              ;
; Compensated input/output pins ; --                                                                  ;
; Switchover type               ; --                                                                  ;
; Input frequency 0             ; 50.0 MHz                                                            ;
; Input frequency 1             ; --                                                                  ;
; Nominal PFD frequency         ; 50.0 MHz                                                            ;
; Nominal VCO frequency         ; 500.0 MHz                                                           ;
; VCO post scale K counter      ; 2                                                                   ;
; VCO frequency control         ; Auto                                                                ;
; VCO phase shift step          ; 250 ps                                                              ;
; VCO multiply                  ; --                                                                  ;
; VCO divide                    ; --                                                                  ;
; Freq min lock                 ; 30.0 MHz                                                            ;
; Freq max lock                 ; 65.02 MHz                                                           ;
; M VCO Tap                     ; 0                                                                   ;
; M Initial                     ; 1                                                                   ;
; M value                       ; 10                                                                  ;
; N value                       ; 1                                                                   ;
; Charge pump current           ; setting 1                                                           ;
; Loop filter resistance        ; setting 27                                                          ;
; Loop filter capacitance       ; setting 0                                                           ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                ;
; Bandwidth type                ; Medium                                                              ;
; Real time reconfigurable      ; Off                                                                 ;
; Scan chain MIF file           ; --                                                                  ;
; Preserve PLL counter order    ; Off                                                                 ;
; PLL location                  ; PLL_1                                                               ;
; Inclk0 signal                 ; CLK_IN                                                              ;
; Inclk1 signal                 ; --                                                                  ;
; Inclk0 signal type            ; Dedicated Pin                                                       ;
; Inclk1 signal type            ; --                                                                  ;
+-------------------------------+---------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                    ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+--------------------------------------------------+
; Name                                                                            ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                     ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+--------------------------------------------------+
; PLL_M:inst|altpll:altpll_component|PLL_M_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)    ; 9.00 (250 ps)    ; 50/50      ; C0      ; 5             ; 3/2 Odd      ; --            ; 1       ; 0       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PLL_M:inst|altpll:altpll_component|PLL_M_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)    ; 2.25 (250 ps)    ; 50/50      ; C1      ; 20            ; 10/10 Even   ; --            ; 1       ; 0       ; inst|altpll_component|auto_generated|pll1|clk[1] ;
; PLL_M:inst|altpll:altpll_component|PLL_M_altpll:auto_generated|wire_pll1_clk[2] ; clock2       ; 1    ; 50  ; 1.0 MHz          ; 0 (0 ps)    ; 0.09 (250 ps)    ; 50/50      ; C2      ; 500           ; 250/250 Even ; --            ; 1       ; 0       ; inst|altpll_component|auto_generated|pll1|clk[2] ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+--------------------------------------------------+


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; M_EN1         ; Missing drive strength and slew rate ;
; M_PUL1        ; Missing drive strength and slew rate ;
; M_DIR1        ; Missing drive strength and slew rate ;
; C_DIR1        ; Missing drive strength and slew rate ;
; C_TX1         ; Missing drive strength and slew rate ;
; SPI_CS        ; Missing drive strength and slew rate ;
; SPI_CLK       ; Missing drive strength and slew rate ;
; FSMC_DATA[15] ; Missing drive strength and slew rate ;
; FSMC_DATA[14] ; Missing drive strength and slew rate ;
; FSMC_DATA[13] ; Missing drive strength and slew rate ;
; FSMC_DATA[12] ; Missing drive strength and slew rate ;
; FSMC_DATA[11] ; Missing drive strength and slew rate ;
; FSMC_DATA[10] ; Missing drive strength and slew rate ;
; FSMC_DATA[9]  ; Missing drive strength and slew rate ;
; FSMC_DATA[8]  ; Missing drive strength and slew rate ;
; FSMC_DATA[7]  ; Missing drive strength and slew rate ;
; FSMC_DATA[6]  ; Missing drive strength and slew rate ;
; FSMC_DATA[5]  ; Missing drive strength and slew rate ;
; FSMC_DATA[4]  ; Missing drive strength and slew rate ;
; FSMC_DATA[3]  ; Missing drive strength and slew rate ;
; FSMC_DATA[2]  ; Missing drive strength and slew rate ;
; FSMC_DATA[1]  ; Missing drive strength and slew rate ;
; FSMC_DATA[0]  ; Missing drive strength and slew rate ;
+---------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------+
; Compilation Hierarchy Node                           ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                             ; Entity Name      ; Library Name ;
+------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------+
; |SEA                                                 ; 2753 (10)   ; 864 (10)                  ; 0 (0)         ; 1568        ; 1    ; 28           ; 4       ; 12        ; 40   ; 0            ; 1889 (0)     ; 198 (8)           ; 666 (2)          ; |SEA                                                                                                                                                                            ; SEA              ; work         ;
;    |AB_8:inst56|                                     ; 343 (327)   ; 84 (84)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 259 (259)    ; 16 (16)           ; 68 (52)          ; |SEA|AB_8:inst56                                                                                                                                                                ; AB_8             ; work         ;
;       |lpm_mult:Mult0|                               ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |SEA|AB_8:inst56|lpm_mult:Mult0                                                                                                                                                 ; lpm_mult         ; work         ;
;          |mult_vgt:auto_generated|                   ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |SEA|AB_8:inst56|lpm_mult:Mult0|mult_vgt:auto_generated                                                                                                                         ; mult_vgt         ; work         ;
;    |PLL_M:inst|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SEA|PLL_M:inst                                                                                                                                                                 ; PLL_M            ; work         ;
;       |altpll:altpll_component|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SEA|PLL_M:inst|altpll:altpll_component                                                                                                                                         ; altpll           ; work         ;
;          |PLL_M_altpll:auto_generated|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SEA|PLL_M:inst|altpll:altpll_component|PLL_M_altpll:auto_generated                                                                                                             ; PLL_M_altpll     ; work         ;
;    |PULSE:inst6|                                     ; 111 (111)   ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (63)      ; 0 (0)             ; 48 (48)          ; |SEA|PULSE:inst6                                                                                                                                                                ; PULSE            ; work         ;
;    |baudrate_ctrl:inst9|                             ; 19 (19)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 13 (13)          ; |SEA|baudrate_ctrl:inst9                                                                                                                                                        ; baudrate_ctrl    ; work         ;
;    |nominal_top:inst55|                              ; 1551 (561)  ; 333 (212)                 ; 0 (0)         ; 1568        ; 1    ; 24           ; 4       ; 10        ; 0    ; 0            ; 1215 (373)   ; 71 (59)           ; 265 (123)        ; |SEA|nominal_top:inst55                                                                                                                                                         ; nominal_top      ; work         ;
;       |altshift_taps:delay_theta_r_rtl_0|            ; 26 (0)      ; 15 (0)                    ; 0 (0)         ; 1568        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 1 (0)             ; 14 (0)           ; |SEA|nominal_top:inst55|altshift_taps:delay_theta_r_rtl_0                                                                                                                       ; altshift_taps    ; work         ;
;          |shift_taps_cnm:auto_generated|             ; 26 (1)      ; 15 (1)                    ; 0 (0)         ; 1568        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 1 (1)             ; 14 (0)           ; |SEA|nominal_top:inst55|altshift_taps:delay_theta_r_rtl_0|shift_taps_cnm:auto_generated                                                                                         ; shift_taps_cnm   ; work         ;
;             |altsyncram_66b1:altsyncram2|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1568        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SEA|nominal_top:inst55|altshift_taps:delay_theta_r_rtl_0|shift_taps_cnm:auto_generated|altsyncram_66b1:altsyncram2                                                             ; altsyncram_66b1  ; work         ;
;             |cntr_9rf:cntr1|                         ; 17 (15)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (8)       ; 0 (0)             ; 7 (7)            ; |SEA|nominal_top:inst55|altshift_taps:delay_theta_r_rtl_0|shift_taps_cnm:auto_generated|cntr_9rf:cntr1                                                                          ; cntr_9rf         ; work         ;
;                |cmpr_tgc:cmpr6|                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |SEA|nominal_top:inst55|altshift_taps:delay_theta_r_rtl_0|shift_taps_cnm:auto_generated|cntr_9rf:cntr1|cmpr_tgc:cmpr6                                                           ; cmpr_tgc         ; work         ;
;             |cntr_vah:cntr3|                         ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |SEA|nominal_top:inst55|altshift_taps:delay_theta_r_rtl_0|shift_taps_cnm:auto_generated|cntr_vah:cntr3                                                                          ; cntr_vah         ; work         ;
;       |control_timer:inst1|                          ; 48 (48)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 26 (26)          ; |SEA|nominal_top:inst55|control_timer:inst1                                                                                                                                     ; control_timer    ; work         ;
;       |fixed_adder:enc_error_inst|                   ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 15 (15)          ; |SEA|nominal_top:inst55|fixed_adder:enc_error_inst                                                                                                                              ; fixed_adder      ; work         ;
;       |fixed_adder:inst9|                            ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 1 (1)            ; |SEA|nominal_top:inst55|fixed_adder:inst9                                                                                                                                       ; fixed_adder      ; work         ;
;       |fixed_adder:intpl_error_inst|                 ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 18 (18)          ; |SEA|nominal_top:inst55|fixed_adder:intpl_error_inst                                                                                                                            ; fixed_adder      ; work         ;
;       |fixed_adder:intpl_inc_inst|                   ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |SEA|nominal_top:inst55|fixed_adder:intpl_inc_inst                                                                                                                              ; fixed_adder      ; work         ;
;       |fixed_adder:theta_d_inst|                     ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |SEA|nominal_top:inst55|fixed_adder:theta_d_inst                                                                                                                                ; fixed_adder      ; work         ;
;       |fixed_multiplier:inst3|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SEA|nominal_top:inst55|fixed_multiplier:inst3                                                                                                                                  ; fixed_multiplier ; work         ;
;          |lpm_mult:Mult0|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SEA|nominal_top:inst55|fixed_multiplier:inst3|lpm_mult:Mult0                                                                                                                   ; lpm_mult         ; work         ;
;             |mult_v8t:auto_generated|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SEA|nominal_top:inst55|fixed_multiplier:inst3|lpm_mult:Mult0|mult_v8t:auto_generated                                                                                           ; mult_v8t         ; work         ;
;       |fixed_multiplier:intpl_temp_inst|             ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (0)       ; 0 (0)             ; 2 (0)            ; |SEA|nominal_top:inst55|fixed_multiplier:intpl_temp_inst                                                                                                                        ; fixed_multiplier ; work         ;
;          |lpm_mult:Mult0|                            ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (0)       ; 0 (0)             ; 2 (0)            ; |SEA|nominal_top:inst55|fixed_multiplier:intpl_temp_inst|lpm_mult:Mult0                                                                                                         ; lpm_mult         ; work         ;
;             |multcore:mult_core|                     ; 79 (39)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (37)      ; 0 (0)             ; 2 (2)            ; |SEA|nominal_top:inst55|fixed_multiplier:intpl_temp_inst|lpm_mult:Mult0|multcore:mult_core                                                                                      ; multcore         ; work         ;
;                |mpar_add:padder|                     ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 0 (0)             ; 0 (0)            ; |SEA|nominal_top:inst55|fixed_multiplier:intpl_temp_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add         ; work         ;
;                   |lpm_add_sub:adder[0]|             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |SEA|nominal_top:inst55|fixed_multiplier:intpl_temp_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub      ; work         ;
;                      |add_sub_i9h:auto_generated|    ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |SEA|nominal_top:inst55|fixed_multiplier:intpl_temp_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; add_sub_i9h      ; work         ;
;                   |lpm_add_sub:adder[1]|             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |SEA|nominal_top:inst55|fixed_multiplier:intpl_temp_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; lpm_add_sub      ; work         ;
;                      |add_sub_ckh:auto_generated|    ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |SEA|nominal_top:inst55|fixed_multiplier:intpl_temp_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; add_sub_ckh      ; work         ;
;                   |mpar_add:sub_par_add|             ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |SEA|nominal_top:inst55|fixed_multiplier:intpl_temp_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; mpar_add         ; work         ;
;                      |lpm_add_sub:adder[0]|          ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |SEA|nominal_top:inst55|fixed_multiplier:intpl_temp_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; lpm_add_sub      ; work         ;
;                         |add_sub_gkh:auto_generated| ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |SEA|nominal_top:inst55|fixed_multiplier:intpl_temp_inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; add_sub_gkh      ; work         ;
;       |smc_ob_ctrl:smc_ob_ctrl_instance|             ; 393 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 11           ; 3       ; 4         ; 0    ; 0            ; 392 (0)      ; 0 (0)             ; 1 (0)            ; |SEA|nominal_top:inst55|smc_ob_ctrl:smc_ob_ctrl_instance                                                                                                                        ; smc_ob_ctrl      ; work         ;
;          |fixed_adder:pipe1_1|                       ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |SEA|nominal_top:inst55|smc_ob_ctrl:smc_ob_ctrl_instance|fixed_adder:pipe1_1                                                                                                    ; fixed_adder      ; work         ;
;          |fixed_adder:pipe1_2|                       ; 24 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 0 (0)            ; |SEA|nominal_top:inst55|smc_ob_ctrl:smc_ob_ctrl_instance|fixed_adder:pipe1_2                                                                                                    ; fixed_adder      ; work         ;
;          |fixed_adder:pipe2_3|                       ; 61 (61)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)      ; 0 (0)             ; 1 (1)            ; |SEA|nominal_top:inst55|smc_ob_ctrl:smc_ob_ctrl_instance|fixed_adder:pipe2_3                                                                                                    ; fixed_adder      ; work         ;
;          |fixed_adder:pipe3_1|                       ; 26 (26)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 0 (0)            ; |SEA|nominal_top:inst55|smc_ob_ctrl:smc_ob_ctrl_instance|fixed_adder:pipe3_1                                                                                                    ; fixed_adder      ; work         ;
;          |fixed_adder:pipe3_3|                       ; 31 (31)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 0 (0)            ; |SEA|nominal_top:inst55|smc_ob_ctrl:smc_ob_ctrl_instance|fixed_adder:pipe3_3                                                                                                    ; fixed_adder      ; work         ;
;          |fixed_adder:pipe4_2|                       ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 0 (0)            ; |SEA|nominal_top:inst55|smc_ob_ctrl:smc_ob_ctrl_instance|fixed_adder:pipe4_2                                                                                                    ; fixed_adder      ; work         ;
;          |fixed_adder:pipe5_1|                       ; 63 (63)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (63)      ; 0 (0)             ; 0 (0)            ; |SEA|nominal_top:inst55|smc_ob_ctrl:smc_ob_ctrl_instance|fixed_adder:pipe5_1                                                                                                    ; fixed_adder      ; work         ;
;          |fixed_adder:pipe6_1|                       ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 0 (0)            ; |SEA|nominal_top:inst55|smc_ob_ctrl:smc_ob_ctrl_instance|fixed_adder:pipe6_1                                                                                                    ; fixed_adder      ; work         ;
;          |fixed_multiplier:pipe1_3|                  ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 0 (0)            ; |SEA|nominal_top:inst55|smc_ob_ctrl:smc_ob_ctrl_instance|fixed_multiplier:pipe1_3                                                                                               ; fixed_multiplier ; work         ;
;             |lpm_mult:Mult0|                         ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 0 (0)            ; |SEA|nominal_top:inst55|smc_ob_ctrl:smc_ob_ctrl_instance|fixed_multiplier:pipe1_3|lpm_mult:Mult0                                                                                ; lpm_mult         ; work         ;
;                |mult_iat:auto_generated|             ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 0 (0)            ; |SEA|nominal_top:inst55|smc_ob_ctrl:smc_ob_ctrl_instance|fixed_multiplier:pipe1_3|lpm_mult:Mult0|mult_iat:auto_generated                                                        ; mult_iat         ; work         ;
;          |fixed_multiplier:pipe2_1|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SEA|nominal_top:inst55|smc_ob_ctrl:smc_ob_ctrl_instance|fixed_multiplier:pipe2_1                                                                                               ; fixed_multiplier ; work         ;
;             |lpm_mult:Mult0|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SEA|nominal_top:inst55|smc_ob_ctrl:smc_ob_ctrl_instance|fixed_multiplier:pipe2_1|lpm_mult:Mult0                                                                                ; lpm_mult         ; work         ;
;                |mult_58t:auto_generated|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SEA|nominal_top:inst55|smc_ob_ctrl:smc_ob_ctrl_instance|fixed_multiplier:pipe2_1|lpm_mult:Mult0|mult_58t:auto_generated                                                        ; mult_58t         ; work         ;
;          |fixed_multiplier:pipe2_2|                  ; 22 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 0 (0)            ; |SEA|nominal_top:inst55|smc_ob_ctrl:smc_ob_ctrl_instance|fixed_multiplier:pipe2_2                                                                                               ; fixed_multiplier ; work         ;
;             |lpm_mult:Mult0|                         ; 22 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 0 (0)            ; |SEA|nominal_top:inst55|smc_ob_ctrl:smc_ob_ctrl_instance|fixed_multiplier:pipe2_2|lpm_mult:Mult0                                                                                ; lpm_mult         ; work         ;
;                |mult_69t:auto_generated|             ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 0 (0)            ; |SEA|nominal_top:inst55|smc_ob_ctrl:smc_ob_ctrl_instance|fixed_multiplier:pipe2_2|lpm_mult:Mult0|mult_69t:auto_generated                                                        ; mult_69t         ; work         ;
;          |fixed_multiplier:pipe4_1|                  ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; |SEA|nominal_top:inst55|smc_ob_ctrl:smc_ob_ctrl_instance|fixed_multiplier:pipe4_1                                                                                               ; fixed_multiplier ; work         ;
;             |lpm_mult:Mult0|                         ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; |SEA|nominal_top:inst55|smc_ob_ctrl:smc_ob_ctrl_instance|fixed_multiplier:pipe4_1|lpm_mult:Mult0                                                                                ; lpm_mult         ; work         ;
;                |mult_d8t:auto_generated|             ; 24 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 0 (0)            ; |SEA|nominal_top:inst55|smc_ob_ctrl:smc_ob_ctrl_instance|fixed_multiplier:pipe4_1|lpm_mult:Mult0|mult_d8t:auto_generated                                                        ; mult_d8t         ; work         ;
;       |smc_obv_ob:smc_obv_ob_instance|               ; 357 (69)    ; 80 (80)                   ; 0 (0)         ; 0           ; 0    ; 11           ; 1       ; 5         ; 0    ; 0            ; 272 (2)      ; 11 (11)           ; 74 (10)          ; |SEA|nominal_top:inst55|smc_obv_ob:smc_obv_ob_instance                                                                                                                          ; smc_obv_ob       ; work         ;
;          |fixed_adder:comb_2_1|                      ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 0 (0)             ; 26 (26)          ; |SEA|nominal_top:inst55|smc_obv_ob:smc_obv_ob_instance|fixed_adder:comb_2_1                                                                                                     ; fixed_adder      ; work         ;
;          |fixed_adder:comb_2_2|                      ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 0 (0)            ; |SEA|nominal_top:inst55|smc_obv_ob:smc_obv_ob_instance|fixed_adder:comb_2_2                                                                                                     ; fixed_adder      ; work         ;
;          |fixed_adder:comb_3|                        ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (61)      ; 0 (0)             ; 3 (3)            ; |SEA|nominal_top:inst55|smc_obv_ob:smc_obv_ob_instance|fixed_adder:comb_3                                                                                                       ; fixed_adder      ; work         ;
;          |fixed_adder:comb_6|                        ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 35 (35)          ; |SEA|nominal_top:inst55|smc_obv_ob:smc_obv_ob_instance|fixed_adder:comb_6                                                                                                       ; fixed_adder      ; work         ;
;          |fixed_multiplier:comb_1_1|                 ; 22 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 0 (0)            ; |SEA|nominal_top:inst55|smc_obv_ob:smc_obv_ob_instance|fixed_multiplier:comb_1_1                                                                                                ; fixed_multiplier ; work         ;
;             |lpm_mult:Mult0|                         ; 22 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 0 (0)            ; |SEA|nominal_top:inst55|smc_obv_ob:smc_obv_ob_instance|fixed_multiplier:comb_1_1|lpm_mult:Mult0                                                                                 ; lpm_mult         ; work         ;
;                |mult_8at:auto_generated|             ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 0 (0)            ; |SEA|nominal_top:inst55|smc_obv_ob:smc_obv_ob_instance|fixed_multiplier:comb_1_1|lpm_mult:Mult0|mult_8at:auto_generated                                                         ; mult_8at         ; work         ;
;          |fixed_multiplier:comb_4|                   ; 70 (34)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 70 (34)      ; 0 (0)             ; 0 (0)            ; |SEA|nominal_top:inst55|smc_obv_ob:smc_obv_ob_instance|fixed_multiplier:comb_4                                                                                                  ; fixed_multiplier ; work         ;
;             |lpm_mult:Mult0|                         ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; |SEA|nominal_top:inst55|smc_obv_ob:smc_obv_ob_instance|fixed_multiplier:comb_4|lpm_mult:Mult0                                                                                   ; lpm_mult         ; work         ;
;                |mult_l8t:auto_generated|             ; 36 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 0 (0)            ; |SEA|nominal_top:inst55|smc_obv_ob:smc_obv_ob_instance|fixed_multiplier:comb_4|lpm_mult:Mult0|mult_l8t:auto_generated                                                           ; mult_l8t         ; work         ;
;          |fixed_multiplier:comb_5|                   ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |SEA|nominal_top:inst55|smc_obv_ob:smc_obv_ob_instance|fixed_multiplier:comb_5                                                                                                  ; fixed_multiplier ; work         ;
;             |lpm_mult:Mult0|                         ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |SEA|nominal_top:inst55|smc_obv_ob:smc_obv_ob_instance|fixed_multiplier:comb_5|lpm_mult:Mult0                                                                                   ; lpm_mult         ; work         ;
;                |mult_k8t:auto_generated|             ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 0 (0)            ; |SEA|nominal_top:inst55|smc_obv_ob:smc_obv_ob_instance|fixed_multiplier:comb_5|lpm_mult:Mult0|mult_k8t:auto_generated                                                           ; mult_k8t         ; work         ;
;    |rs485:inst14|                                    ; 551 (551)   ; 295 (295)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 256 (256)    ; 79 (79)           ; 216 (216)        ; |SEA|rs485:inst14                                                                                                                                                               ; rs485            ; work         ;
;    |rst_n:inst10|                                    ; 12 (12)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 5 (5)             ; 2 (2)            ; |SEA|rst_n:inst10                                                                                                                                                               ; rst_n            ; work         ;
;    |rst_n:inst4|                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |SEA|rst_n:inst4                                                                                                                                                                ; rst_n            ; work         ;
;    |spi_ctrl:inst18|                                 ; 173 (173)   ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (83)      ; 19 (19)           ; 71 (71)          ; |SEA|spi_ctrl:inst18                                                                                                                                                            ; spi_ctrl         ; work         ;
+------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; M_EN1         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FSMC_ADDR[7]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SIG1_Z        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; M_PUL1        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M_DIR1        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; C_DIR1        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; C_TX1         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SPI_CS        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SPI_CLK       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FSMC_DATA[15] ; Bidir    ; (6) 1314 ps   ; (0) 0 ps      ; --                    ; --  ; --   ;
; FSMC_DATA[14] ; Bidir    ; (6) 1314 ps   ; (0) 0 ps      ; --                    ; --  ; --   ;
; FSMC_DATA[13] ; Bidir    ; (0) 0 ps      ; (6) 1314 ps   ; --                    ; --  ; --   ;
; FSMC_DATA[12] ; Bidir    ; (6) 1314 ps   ; (0) 0 ps      ; --                    ; --  ; --   ;
; FSMC_DATA[11] ; Bidir    ; (0) 0 ps      ; (6) 1314 ps   ; --                    ; --  ; --   ;
; FSMC_DATA[10] ; Bidir    ; (6) 1314 ps   ; (0) 0 ps      ; --                    ; --  ; --   ;
; FSMC_DATA[9]  ; Bidir    ; (6) 1314 ps   ; (0) 0 ps      ; --                    ; --  ; --   ;
; FSMC_DATA[8]  ; Bidir    ; (6) 1314 ps   ; (0) 0 ps      ; --                    ; --  ; --   ;
; FSMC_DATA[7]  ; Bidir    ; (6) 1314 ps   ; (0) 0 ps      ; --                    ; --  ; --   ;
; FSMC_DATA[6]  ; Bidir    ; (6) 1314 ps   ; (0) 0 ps      ; --                    ; --  ; --   ;
; FSMC_DATA[5]  ; Bidir    ; (6) 1314 ps   ; (0) 0 ps      ; --                    ; --  ; --   ;
; FSMC_DATA[4]  ; Bidir    ; (6) 1314 ps   ; (0) 0 ps      ; --                    ; --  ; --   ;
; FSMC_DATA[3]  ; Bidir    ; (6) 1314 ps   ; (0) 0 ps      ; --                    ; --  ; --   ;
; FSMC_DATA[2]  ; Bidir    ; (0) 0 ps      ; (6) 1314 ps   ; --                    ; --  ; --   ;
; FSMC_DATA[1]  ; Bidir    ; (0) 0 ps      ; (6) 1314 ps   ; --                    ; --  ; --   ;
; FSMC_DATA[0]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; FSMC_ADDR[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; FSMC_ADDR[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; FSMC_ADDR[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; FSMC_ADDR[1]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; WR            ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; FSMC_ADDR[5]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; FSMC_ADDR[6]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; CS            ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; FSMC_ADDR[4]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; CLK_IN        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; RD            ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; C_RX          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SPI_IN        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SIG1_B        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SIG1_A        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                           ;
+--------------------------------------------+-------------------+---------+
; Source Pin / Fanout                        ; Pad To Core Index ; Setting ;
+--------------------------------------------+-------------------+---------+
; FSMC_ADDR[7]                               ;                   ;         ;
; SIG1_Z                                     ;                   ;         ;
; FSMC_DATA[15]                              ;                   ;         ;
;      - nominal_top:inst55|Equal3~0         ; 1                 ; 0       ;
;      - AB_8:inst56|count_raw~240           ; 0                 ; 6       ;
;      - rs485:inst14|tama_zero[0][15]       ; 0                 ; 6       ;
;      - nominal_top:inst55|dtheta_d[15]     ; 0                 ; 6       ;
;      - nominal_top:inst55|ddtheta_d[15]    ; 0                 ; 6       ;
;      - nominal_top:inst55|theta_d[15]      ; 0                 ; 6       ;
;      - AB_8:inst56|zero_low[15]            ; 0                 ; 6       ;
; FSMC_DATA[14]                              ;                   ;         ;
;      - nominal_top:inst55|Equal3~0         ; 1                 ; 0       ;
;      - AB_8:inst56|count_raw~239           ; 0                 ; 6       ;
;      - rs485:inst14|tama_zero[0][14]       ; 0                 ; 6       ;
;      - nominal_top:inst55|dtheta_d[14]     ; 0                 ; 6       ;
;      - nominal_top:inst55|ddtheta_d[14]    ; 0                 ; 6       ;
;      - nominal_top:inst55|theta_d[14]      ; 0                 ; 6       ;
;      - AB_8:inst56|zero_low[14]            ; 0                 ; 6       ;
; FSMC_DATA[13]                              ;                   ;         ;
;      - nominal_top:inst55|Equal3~0         ; 0                 ; 0       ;
;      - AB_8:inst56|count_raw~238           ; 1                 ; 6       ;
;      - rs485:inst14|tama_zero[0][13]       ; 1                 ; 6       ;
;      - nominal_top:inst55|dtheta_d[13]     ; 1                 ; 6       ;
;      - nominal_top:inst55|ddtheta_d[13]    ; 1                 ; 6       ;
;      - nominal_top:inst55|theta_d[13]      ; 1                 ; 6       ;
;      - AB_8:inst56|zero_low[13]            ; 1                 ; 6       ;
; FSMC_DATA[12]                              ;                   ;         ;
;      - nominal_top:inst55|Equal3~0         ; 1                 ; 0       ;
;      - AB_8:inst56|count_raw~237           ; 0                 ; 6       ;
;      - rs485:inst14|tama_zero[0][12]       ; 0                 ; 6       ;
;      - nominal_top:inst55|dtheta_d[12]     ; 0                 ; 6       ;
;      - nominal_top:inst55|ddtheta_d[12]    ; 0                 ; 6       ;
;      - nominal_top:inst55|theta_d[12]      ; 0                 ; 6       ;
;      - AB_8:inst56|zero_low[12]            ; 0                 ; 6       ;
; FSMC_DATA[11]                              ;                   ;         ;
;      - nominal_top:inst55|Equal3~1         ; 0                 ; 0       ;
;      - AB_8:inst56|count_raw~236           ; 1                 ; 6       ;
;      - rs485:inst14|tama_zero[0][11]       ; 1                 ; 6       ;
;      - nominal_top:inst55|dtheta_d[11]     ; 1                 ; 6       ;
;      - nominal_top:inst55|ddtheta_d[11]    ; 1                 ; 6       ;
;      - nominal_top:inst55|theta_d[11]      ; 1                 ; 6       ;
;      - AB_8:inst56|zero_low[11]            ; 1                 ; 6       ;
; FSMC_DATA[10]                              ;                   ;         ;
;      - nominal_top:inst55|Equal3~1         ; 1                 ; 0       ;
;      - AB_8:inst56|count_raw~235           ; 0                 ; 6       ;
;      - rs485:inst14|tama_zero[0][10]       ; 0                 ; 6       ;
;      - nominal_top:inst55|dtheta_d[10]     ; 0                 ; 6       ;
;      - nominal_top:inst55|ddtheta_d[10]    ; 0                 ; 6       ;
;      - nominal_top:inst55|theta_d[10]      ; 0                 ; 6       ;
;      - AB_8:inst56|zero_low[10]            ; 0                 ; 6       ;
; FSMC_DATA[9]                               ;                   ;         ;
;      - nominal_top:inst55|Equal3~1         ; 1                 ; 0       ;
;      - AB_8:inst56|count_raw~234           ; 0                 ; 6       ;
;      - rs485:inst14|tama_zero[0][9]        ; 0                 ; 6       ;
;      - nominal_top:inst55|dtheta_d[9]      ; 0                 ; 6       ;
;      - nominal_top:inst55|ddtheta_d[9]     ; 0                 ; 6       ;
;      - nominal_top:inst55|theta_d[9]       ; 0                 ; 6       ;
;      - AB_8:inst56|zero_low[9]             ; 0                 ; 6       ;
; FSMC_DATA[8]                               ;                   ;         ;
;      - nominal_top:inst55|Equal3~1         ; 1                 ; 0       ;
;      - AB_8:inst56|count_raw~233           ; 0                 ; 6       ;
;      - rs485:inst14|tama_zero[0][8]        ; 0                 ; 6       ;
;      - nominal_top:inst55|dtheta_d[8]      ; 0                 ; 6       ;
;      - nominal_top:inst55|ddtheta_d[8]     ; 0                 ; 6       ;
;      - nominal_top:inst55|theta_d[8]       ; 0                 ; 6       ;
;      - AB_8:inst56|zero_low[8]             ; 0                 ; 6       ;
; FSMC_DATA[7]                               ;                   ;         ;
;      - nominal_top:inst55|Equal3~2         ; 1                 ; 0       ;
;      - AB_8:inst56|count_raw~232           ; 0                 ; 6       ;
;      - rs485:inst14|tama_zero[0][7]        ; 0                 ; 6       ;
;      - nominal_top:inst55|dtheta_d[7]      ; 0                 ; 6       ;
;      - nominal_top:inst55|ddtheta_d[7]     ; 0                 ; 6       ;
;      - nominal_top:inst55|theta_d[7]       ; 0                 ; 6       ;
;      - AB_8:inst56|zero_low[7]             ; 0                 ; 6       ;
; FSMC_DATA[6]                               ;                   ;         ;
;      - nominal_top:inst55|Equal3~2         ; 1                 ; 0       ;
;      - AB_8:inst56|count_raw~231           ; 0                 ; 6       ;
;      - rs485:inst14|tama_zero[0][6]        ; 0                 ; 6       ;
;      - nominal_top:inst55|dtheta_d[6]      ; 0                 ; 6       ;
;      - nominal_top:inst55|ddtheta_d[6]     ; 0                 ; 6       ;
;      - nominal_top:inst55|theta_d[6]       ; 0                 ; 6       ;
;      - AB_8:inst56|zero_low[6]             ; 0                 ; 6       ;
; FSMC_DATA[5]                               ;                   ;         ;
;      - nominal_top:inst55|Equal3~2         ; 1                 ; 0       ;
;      - AB_8:inst56|count_raw~230           ; 0                 ; 6       ;
;      - rs485:inst14|tama_zero[0][5]        ; 0                 ; 6       ;
;      - nominal_top:inst55|dtheta_d[5]      ; 0                 ; 6       ;
;      - nominal_top:inst55|ddtheta_d[5]     ; 0                 ; 6       ;
;      - nominal_top:inst55|theta_d[5]       ; 0                 ; 6       ;
;      - AB_8:inst56|zero_low[5]             ; 0                 ; 6       ;
; FSMC_DATA[4]                               ;                   ;         ;
;      - nominal_top:inst55|Equal3~2         ; 1                 ; 0       ;
;      - AB_8:inst56|count_raw~229           ; 0                 ; 6       ;
;      - rs485:inst14|tama_zero[0][4]        ; 0                 ; 6       ;
;      - nominal_top:inst55|dtheta_d[4]      ; 0                 ; 6       ;
;      - nominal_top:inst55|ddtheta_d[4]     ; 0                 ; 6       ;
;      - nominal_top:inst55|theta_d[4]       ; 0                 ; 6       ;
;      - AB_8:inst56|zero_low[4]             ; 0                 ; 6       ;
; FSMC_DATA[3]                               ;                   ;         ;
;      - nominal_top:inst55|Equal3~3         ; 1                 ; 0       ;
;      - AB_8:inst56|count_raw~228           ; 0                 ; 6       ;
;      - rs485:inst14|tama_zero[0][3]        ; 0                 ; 6       ;
;      - nominal_top:inst55|dtheta_d[3]      ; 0                 ; 6       ;
;      - nominal_top:inst55|ddtheta_d[3]     ; 0                 ; 6       ;
;      - nominal_top:inst55|theta_d[3]       ; 0                 ; 6       ;
;      - AB_8:inst56|zero_low[3]             ; 0                 ; 6       ;
; FSMC_DATA[2]                               ;                   ;         ;
;      - nominal_top:inst55|Equal3~3         ; 0                 ; 0       ;
;      - AB_8:inst56|count_raw~227           ; 1                 ; 6       ;
;      - rs485:inst14|tama_zero[0][2]        ; 1                 ; 6       ;
;      - nominal_top:inst55|dtheta_d[2]      ; 1                 ; 6       ;
;      - nominal_top:inst55|ddtheta_d[2]     ; 1                 ; 6       ;
;      - nominal_top:inst55|theta_d[2]       ; 1                 ; 6       ;
;      - AB_8:inst56|zero_low[2]             ; 1                 ; 6       ;
; FSMC_DATA[1]                               ;                   ;         ;
;      - nominal_top:inst55|Equal4~0         ; 1                 ; 6       ;
;      - nominal_top:inst55|stop_cnt~52      ; 1                 ; 6       ;
;      - AB_8:inst56|count_raw~258           ; 1                 ; 6       ;
;      - nominal_top:inst55|pul_enable_out~2 ; 0                 ; 0       ;
;      - rs485:inst14|tama_zero[0][1]        ; 1                 ; 6       ;
;      - nominal_top:inst55|dtheta_d[1]      ; 1                 ; 6       ;
;      - nominal_top:inst55|ddtheta_d[1]     ; 1                 ; 6       ;
;      - nominal_top:inst55|theta_d[1]       ; 1                 ; 6       ;
;      - AB_8:inst56|zero_low[1]             ; 1                 ; 6       ;
; FSMC_DATA[0]                               ;                   ;         ;
;      - nominal_top:inst55|Equal4~0         ; 1                 ; 6       ;
;      - nominal_top:inst55|WideNor0~0       ; 1                 ; 6       ;
;      - nominal_top:inst55|stop_cnt~52      ; 1                 ; 6       ;
;      - AB_8:inst56|count_raw~257           ; 1                 ; 6       ;
;      - rs485:inst14|tama_zero[0][0]        ; 1                 ; 6       ;
;      - nominal_top:inst55|dtheta_d[0]      ; 1                 ; 6       ;
;      - nominal_top:inst55|ddtheta_d[0]     ; 1                 ; 6       ;
;      - nominal_top:inst55|theta_d[0]       ; 1                 ; 6       ;
;      - AB_8:inst56|zero_low[0]             ; 1                 ; 6       ;
; FSMC_ADDR[2]                               ;                   ;         ;
;      - nominal_top:inst55|stop_cnt~32      ; 0                 ; 6       ;
;      - nominal_top:inst55|dataout[15]~10   ; 0                 ; 6       ;
;      - nominal_top:inst55|dataout[15]~15   ; 0                 ; 6       ;
;      - nominal_top:inst55|dataout[15]~16   ; 0                 ; 6       ;
;      - nominal_top:inst55|dataout[15]~17   ; 0                 ; 6       ;
;      - nominal_top:inst55|dataout[15]~18   ; 0                 ; 6       ;
;      - nominal_top:inst55|dataout[15]~19   ; 0                 ; 6       ;
;      - nominal_top:inst55|dataout[15]~20   ; 0                 ; 6       ;
;      - AB_8:inst56|Equal0~0                ; 0                 ; 6       ;
;      - rs485:inst14|tama_out[12]~0         ; 0                 ; 6       ;
;      - rs485:inst14|tama_out[12]~1         ; 0                 ; 6       ;
;      - rs485:inst14|tama_out[12]~2         ; 0                 ; 6       ;
;      - nominal_top:inst55|dataout[5]~21    ; 0                 ; 6       ;
;      - nominal_top:inst55|dataout[5]~22    ; 0                 ; 6       ;
;      - nominal_top:inst55|dataout[5]~23    ; 0                 ; 6       ;
;      - nominal_top:inst55|dataout[5]~24    ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux13~0          ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux13~1          ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux13~2          ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux13~3          ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux14~0          ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux14~1          ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux14~2          ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux14~3          ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux15~2          ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux15~3          ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux15~4          ; 0                 ; 6       ;
;      - AB_8:inst56|Equal1~0                ; 0                 ; 6       ;
; FSMC_ADDR[0]                               ;                   ;         ;
;      - nominal_top:inst55|dataout[15]~0    ; 0                 ; 6       ;
;      - nominal_top:inst55|dataout[14]~1    ; 0                 ; 6       ;
;      - nominal_top:inst55|dataout[13]~2    ; 0                 ; 6       ;
;      - nominal_top:inst55|dataout[12]~3    ; 0                 ; 6       ;
;      - nominal_top:inst55|dataout[11]~4    ; 0                 ; 6       ;
;      - nominal_top:inst55|dataout[10]~5    ; 0                 ; 6       ;
;      - nominal_top:inst55|dataout[9]~6     ; 0                 ; 6       ;
;      - nominal_top:inst55|dataout[8]~7     ; 0                 ; 6       ;
;      - nominal_top:inst55|dataout[7]~8     ; 0                 ; 6       ;
;      - nominal_top:inst55|dataout[6]~9     ; 0                 ; 6       ;
;      - nominal_top:inst55|stop_cnt~32      ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux0~0           ; 0                 ; 6       ;
;      - nominal_top:inst55|dataout[15]~10   ; 0                 ; 6       ;
;      - nominal_top:inst55|dataout[15]~14   ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux0~3           ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux0~4           ; 0                 ; 6       ;
;      - nominal_top:inst55|dataout[15]~16   ; 0                 ; 6       ;
;      - nominal_top:inst55|dataout[15]~17   ; 0                 ; 6       ;
;      - AB_8:inst56|Equal0~0                ; 0                 ; 6       ;
;      - rs485:inst14|tama_out[12]~0         ; 0                 ; 6       ;
;      - rs485:inst14|Mux0~0                 ; 0                 ; 6       ;
;      - rs485:inst14|tama_out[12]~2         ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux1~0           ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux1~3           ; 0                 ; 6       ;
;      - rs485:inst14|Mux1~0                 ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux2~0           ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux2~3           ; 0                 ; 6       ;
;      - rs485:inst14|Mux2~0                 ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux3~0           ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux3~3           ; 0                 ; 6       ;
;      - rs485:inst14|Mux3~0                 ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux4~0           ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux4~3           ; 0                 ; 6       ;
;      - rs485:inst14|Mux4~0                 ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux5~0           ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux5~3           ; 0                 ; 6       ;
;      - rs485:inst14|Mux5~0                 ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux6~0           ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux6~3           ; 0                 ; 6       ;
;      - rs485:inst14|Mux6~0                 ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux7~0           ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux7~3           ; 0                 ; 6       ;
;      - rs485:inst14|Mux7~0                 ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux8~0           ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux8~3           ; 0                 ; 6       ;
;      - rs485:inst14|Mux8~0                 ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux9~0           ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux9~3           ; 0                 ; 6       ;
;      - rs485:inst14|Mux9~0                 ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux10~0          ; 0                 ; 6       ;
;      - nominal_top:inst55|dataout[5]~21    ; 0                 ; 6       ;
;      - nominal_top:inst55|dataout[5]~22    ; 0                 ; 6       ;
;      - nominal_top:inst55|dataout[5]~25    ; 0                 ; 6       ;
;      - rs485:inst14|Mux10~0                ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux11~0          ; 0                 ; 6       ;
;      - rs485:inst14|Mux11~0                ; 0                 ; 6       ;
;      - rs485:inst14|Mux12~0                ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux0~9           ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux0~10          ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux0~11          ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux0~12          ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux0~13          ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux0~14          ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux0~15          ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux0~16          ; 0                 ; 6       ;
;      - rs485:inst14|Mux13~0                ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux0~17          ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux0~18          ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux14~1          ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux0~19          ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux0~20          ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux0~21          ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux0~22          ; 0                 ; 6       ;
;      - rs485:inst14|Mux14~0                ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux15~0          ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux0~23          ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux0~24          ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux0~25          ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux0~26          ; 0                 ; 6       ;
;      - rs485:inst14|Mux15~0                ; 0                 ; 6       ;
;      - AB_8:inst56|Equal1~0                ; 0                 ; 6       ;
;      - nominal_top:inst55|ddtheta_d[15]~1  ; 0                 ; 6       ;
; FSMC_ADDR[3]                               ;                   ;         ;
;      - nominal_top:inst55|stop_cnt~32      ; 0                 ; 6       ;
;      - nominal_top:inst55|dataout[15]~10   ; 0                 ; 6       ;
;      - nominal_top:inst55|dataout[15]~18   ; 0                 ; 6       ;
;      - nominal_top:inst55|dataout[15]~19   ; 0                 ; 6       ;
;      - nominal_top:inst55|dataout[15]~20   ; 0                 ; 6       ;
;      - AB_8:inst56|Equal0~0                ; 0                 ; 6       ;
;      - rs485:inst14|tama_out[12]~2         ; 0                 ; 6       ;
;      - nominal_top:inst55|dataout[5]~22    ; 0                 ; 6       ;
;      - nominal_top:inst55|dataout[5]~23    ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux10~5          ; 0                 ; 6       ;
;      - nominal_top:inst55|dataout[5]~25    ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux11~5          ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux12~4          ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux13~4          ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux14~4          ; 0                 ; 6       ;
;      - nominal_top:inst55|Mux15~5          ; 0                 ; 6       ;
;      - AB_8:inst56|Equal1~0                ; 0                 ; 6       ;
;      - nominal_top:inst55|ddtheta_d[15]~1  ; 0                 ; 6       ;
; FSMC_ADDR[1]                               ;                   ;         ;
;      - nominal_top:inst55|stop_cnt~32      ; 1                 ; 6       ;
;      - nominal_top:inst55|dataout[15]~10   ; 1                 ; 6       ;
;      - nominal_top:inst55|dataout[15]~14   ; 1                 ; 6       ;
;      - nominal_top:inst55|Mux0~1           ; 1                 ; 6       ;
;      - nominal_top:inst55|Mux0~3           ; 1                 ; 6       ;
;      - nominal_top:inst55|dataout[15]~15   ; 1                 ; 6       ;
;      - nominal_top:inst55|dataout[15]~16   ; 1                 ; 6       ;
;      - nominal_top:inst55|dataout[15]~17   ; 1                 ; 6       ;
;      - nominal_top:inst55|dataout[15]~19   ; 1                 ; 6       ;
;      - nominal_top:inst55|dataout[15]~20   ; 1                 ; 6       ;
;      - AB_8:inst56|Equal0~0                ; 1                 ; 6       ;
;      - rs485:inst14|tama_out[12]~0         ; 1                 ; 6       ;
;      - rs485:inst14|tama_out[12]~1         ; 1                 ; 6       ;
;      - rs485:inst14|Mux0~0                 ; 1                 ; 6       ;
;      - rs485:inst14|Mux0~1                 ; 1                 ; 6       ;
;      - rs485:inst14|tama_out[12]~2         ; 1                 ; 6       ;
;      - nominal_top:inst55|Mux1~1           ; 1                 ; 6       ;
;      - nominal_top:inst55|Mux1~3           ; 1                 ; 6       ;
;      - rs485:inst14|Mux1~0                 ; 1                 ; 6       ;
;      - rs485:inst14|Mux1~1                 ; 1                 ; 6       ;
;      - nominal_top:inst55|Mux2~1           ; 1                 ; 6       ;
;      - nominal_top:inst55|Mux2~3           ; 1                 ; 6       ;
;      - rs485:inst14|Mux2~0                 ; 1                 ; 6       ;
;      - rs485:inst14|Mux2~1                 ; 1                 ; 6       ;
;      - nominal_top:inst55|Mux3~1           ; 1                 ; 6       ;
;      - nominal_top:inst55|Mux3~3           ; 1                 ; 6       ;
;      - rs485:inst14|Mux3~0                 ; 1                 ; 6       ;
;      - rs485:inst14|Mux3~1                 ; 1                 ; 6       ;
;      - nominal_top:inst55|Mux4~1           ; 1                 ; 6       ;
;      - nominal_top:inst55|Mux4~3           ; 1                 ; 6       ;
;      - rs485:inst14|Mux4~0                 ; 1                 ; 6       ;
;      - rs485:inst14|Mux4~1                 ; 1                 ; 6       ;
;      - nominal_top:inst55|Mux5~1           ; 1                 ; 6       ;
;      - nominal_top:inst55|Mux5~3           ; 1                 ; 6       ;
;      - rs485:inst14|Mux5~0                 ; 1                 ; 6       ;
;      - rs485:inst14|Mux5~1                 ; 1                 ; 6       ;
;      - nominal_top:inst55|Mux6~1           ; 1                 ; 6       ;
;      - nominal_top:inst55|Mux6~3           ; 1                 ; 6       ;
;      - rs485:inst14|Mux6~0                 ; 1                 ; 6       ;
;      - rs485:inst14|Mux6~1                 ; 1                 ; 6       ;
;      - nominal_top:inst55|Mux7~1           ; 1                 ; 6       ;
;      - nominal_top:inst55|Mux7~3           ; 1                 ; 6       ;
;      - rs485:inst14|Mux7~0                 ; 1                 ; 6       ;
;      - rs485:inst14|Mux7~1                 ; 1                 ; 6       ;
;      - nominal_top:inst55|Mux8~1           ; 1                 ; 6       ;
;      - nominal_top:inst55|Mux8~3           ; 1                 ; 6       ;
;      - rs485:inst14|Mux8~0                 ; 1                 ; 6       ;
;      - rs485:inst14|Mux8~1                 ; 1                 ; 6       ;
;      - nominal_top:inst55|Mux9~1           ; 1                 ; 6       ;
;      - nominal_top:inst55|Mux9~3           ; 1                 ; 6       ;
;      - rs485:inst14|Mux9~0                 ; 1                 ; 6       ;
;      - rs485:inst14|Mux9~1                 ; 1                 ; 6       ;
;      - nominal_top:inst55|dataout[5]~21    ; 1                 ; 6       ;
;      - nominal_top:inst55|dataout[5]~22    ; 1                 ; 6       ;
;      - nominal_top:inst55|dataout[5]~23    ; 1                 ; 6       ;
;      - nominal_top:inst55|dataout[5]~24    ; 1                 ; 6       ;
;      - rs485:inst14|Mux10~0                ; 1                 ; 6       ;
;      - rs485:inst14|Mux10~1                ; 1                 ; 6       ;
;      - rs485:inst14|Mux11~0                ; 1                 ; 6       ;
;      - rs485:inst14|Mux11~1                ; 1                 ; 6       ;
;      - rs485:inst14|Mux12~0                ; 1                 ; 6       ;
;      - rs485:inst14|Mux12~1                ; 1                 ; 6       ;
;      - nominal_top:inst55|Mux13~0          ; 1                 ; 6       ;
;      - nominal_top:inst55|Mux13~2          ; 1                 ; 6       ;
;      - rs485:inst14|Mux13~0                ; 1                 ; 6       ;
;      - rs485:inst14|Mux13~1                ; 1                 ; 6       ;
;      - nominal_top:inst55|Mux14~0          ; 1                 ; 6       ;
;      - nominal_top:inst55|Mux14~2          ; 1                 ; 6       ;
;      - rs485:inst14|Mux14~0                ; 1                 ; 6       ;
;      - rs485:inst14|Mux14~1                ; 1                 ; 6       ;
;      - nominal_top:inst55|Mux15~0          ; 1                 ; 6       ;
;      - nominal_top:inst55|Mux15~1          ; 1                 ; 6       ;
;      - nominal_top:inst55|Mux15~3          ; 1                 ; 6       ;
;      - rs485:inst14|Mux15~0                ; 1                 ; 6       ;
;      - rs485:inst14|Mux15~1                ; 1                 ; 6       ;
;      - AB_8:inst56|Equal1~0                ; 1                 ; 6       ;
; WR                                         ;                   ;         ;
;      - nominal_top:inst55|wrn              ; 0                 ; 6       ;
;      - rs485:inst14|tama_zero[0][0]~1      ; 0                 ; 6       ;
;      - nominal_top:inst55|ddtheta_d[15]~0  ; 0                 ; 6       ;
;      - nominal_top:inst55|theta_d[15]~0    ; 0                 ; 6       ;
;      - AB_8:inst56|count_raw[0]~226        ; 0                 ; 6       ;
;      - AB_8:inst56|zero_low[7]~2           ; 0                 ; 6       ;
; FSMC_ADDR[5]                               ;                   ;         ;
;      - nominal_top:inst55|wrn              ; 0                 ; 6       ;
;      - nominal_top:inst55|rdn              ; 0                 ; 6       ;
;      - AB_8:inst56|rdn_m~4                 ; 0                 ; 6       ;
;      - rs485:inst14|tama_zero[0][0]~0      ; 0                 ; 6       ;
;      - nominal_top:inst55|ddtheta_d[15]~0  ; 0                 ; 6       ;
;      - nominal_top:inst55|theta_d[15]~0    ; 0                 ; 6       ;
;      - AB_8:inst56|zero_low[7]~1           ; 0                 ; 6       ;
; FSMC_ADDR[6]                               ;                   ;         ;
;      - AB_8:inst56|zero_low[7]~0           ; 0                 ; 6       ;
;      - spi_ctrl:inst18|rdn                 ; 0                 ; 6       ;
;      - rs485:inst14|tama_zero[0][0]~0      ; 0                 ; 6       ;
;      - AB_8:inst56|zero_low[7]~1           ; 0                 ; 6       ;
;      - AB_8:inst56|rdn_m                   ; 0                 ; 6       ;
; CS                                         ;                   ;         ;
;      - AB_8:inst56|zero_low[7]~0           ; 0                 ; 0       ;
;      - spi_ctrl:inst18|rdn                 ; 1                 ; 0       ;
;      - rs485:inst14|tama_zero[0][0]~0      ; 0                 ; 0       ;
;      - AB_8:inst56|zero_low[7]~1           ; 1                 ; 0       ;
;      - AB_8:inst56|rdn_m                   ; 0                 ; 0       ;
; FSMC_ADDR[4]                               ;                   ;         ;
;      - AB_8:inst56|zero_low[7]~0           ; 0                 ; 6       ;
;      - spi_ctrl:inst18|rdn                 ; 0                 ; 6       ;
;      - rs485:inst14|tama_zero[0][0]~0      ; 0                 ; 6       ;
;      - AB_8:inst56|zero_low[7]~1           ; 0                 ; 6       ;
;      - AB_8:inst56|rdn_m                   ; 0                 ; 6       ;
; CLK_IN                                     ;                   ;         ;
; RD                                         ;                   ;         ;
;      - nominal_top:inst55|rdn              ; 0                 ; 6       ;
;      - AB_8:inst56|rdn_m~4                 ; 0                 ; 6       ;
;      - rs485:inst14|rdn_m                  ; 0                 ; 6       ;
; C_RX                                       ;                   ;         ;
;      - rs485:inst14|Selector119~2          ; 0                 ; 6       ;
;      - rs485:inst14|Selector120~0          ; 0                 ; 6       ;
;      - rs485:inst14|data_in[7]~0           ; 0                 ; 6       ;
; SPI_IN                                     ;                   ;         ;
;      - spi_ctrl:inst18|data_in[0]~feeder   ; 0                 ; 6       ;
; SIG1_B                                     ;                   ;         ;
;      - inst39~feeder                       ; 0                 ; 6       ;
; SIG1_A                                     ;                   ;         ;
;      - inst30~feeder                       ; 0                 ; 6       ;
+--------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                   ;
+------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                   ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; AB_8:inst56|Equal0~0                                                                                                   ; LCCOMB_X23_Y9_N12  ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AB_8:inst56|always3~0                                                                                                  ; LCCOMB_X22_Y4_N14  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AB_8:inst56|count_raw[0]~226                                                                                           ; LCCOMB_X25_Y4_N20  ; 32      ; Latch enable               ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; AB_8:inst56|count_raw[18]~0                                                                                            ; LCCOMB_X25_Y4_N4   ; 32      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; AB_8:inst56|rdn                                                                                                        ; LCCOMB_X22_Y9_N0   ; 48      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; AB_8:inst56|rdn_m                                                                                                      ; LCCOMB_X22_Y2_N28  ; 33      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; AB_8:inst56|zero_low[7]~2                                                                                              ; LCCOMB_X26_Y5_N8   ; 16      ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; CLK_IN                                                                                                                 ; PIN_E1             ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; PLL_M:inst|altpll:altpll_component|PLL_M_altpll:auto_generated|wire_pll1_clk[0]                                        ; PLL_1              ; 105     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; PLL_M:inst|altpll:altpll_component|PLL_M_altpll:auto_generated|wire_pll1_clk[1]                                        ; PLL_1              ; 19      ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; PLL_M:inst|altpll:altpll_component|PLL_M_altpll:auto_generated|wire_pll1_clk[2]                                        ; PLL_1              ; 17      ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; PULSE:inst6|Equal0~0                                                                                                   ; LCCOMB_X22_Y13_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PULSE:inst6|LessThan2~11                                                                                               ; LCCOMB_X24_Y16_N14 ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; PULSE:inst6|rate[1]~2                                                                                                  ; LCCOMB_X16_Y15_N22 ; 16      ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; PULSE:inst6|tclk[31]~64                                                                                                ; LCCOMB_X24_Y16_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; baudrate_ctrl:inst9|clk_r                                                                                              ; FF_X33_Y12_N21     ; 231     ; Clock                      ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; nominal_top:inst55|Equal1~0                                                                                            ; LCCOMB_X29_Y8_N24  ; 48      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; nominal_top:inst55|altshift_taps:delay_theta_r_rtl_0|shift_taps_cnm:auto_generated|cntr_vah:cntr3|counter_comb_bita6~0 ; LCCOMB_X16_Y14_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nominal_top:inst55|altshift_taps:delay_theta_r_rtl_0|shift_taps_cnm:auto_generated|dffe4                               ; FF_X16_Y13_N5      ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; nominal_top:inst55|backsignal[0]~1                                                                                     ; LCCOMB_X22_Y13_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nominal_top:inst55|clk_c                                                                                               ; FF_X23_Y11_N5      ; 104     ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; nominal_top:inst55|control_timer:inst1|clk_h                                                                           ; FF_X23_Y12_N23     ; 7       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; nominal_top:inst55|control_timer:inst1|clk_h                                                                           ; FF_X23_Y12_N23     ; 101     ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; nominal_top:inst55|control_timer:inst1|clk_l                                                                           ; FF_X22_Y14_N29     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; nominal_top:inst55|cs_code_out[1]~1                                                                                    ; LCCOMB_X22_Y13_N30 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nominal_top:inst55|dataout[15]~20                                                                                      ; LCCOMB_X12_Y12_N2  ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nominal_top:inst55|ddtheta_d[15]~0                                                                                     ; LCCOMB_X17_Y8_N24  ; 26      ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; nominal_top:inst55|ddtheta_d[15]~1                                                                                     ; LCCOMB_X18_Y12_N16 ; 16      ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; nominal_top:inst55|done_model                                                                                          ; FF_X18_Y8_N29      ; 34      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; nominal_top:inst55|dtheta_d[15]~0                                                                                      ; LCCOMB_X21_Y8_N0   ; 16      ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; nominal_top:inst55|enc_inc[15]~0                                                                                       ; LCCOMB_X16_Y10_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nominal_top:inst55|lowdata[0]~5                                                                                        ; LCCOMB_X16_Y10_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nominal_top:inst55|outaddr_out[1]~0                                                                                    ; LCCOMB_X22_Y13_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nominal_top:inst55|pul_enable_out~2                                                                                    ; LCCOMB_X21_Y8_N24  ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; nominal_top:inst55|rateout[0]~38                                                                                       ; LCCOMB_X22_Y13_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nominal_top:inst55|rdfifobegin~0                                                                                       ; LCCOMB_X22_Y12_N18 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; nominal_top:inst55|rdn                                                                                                 ; LCCOMB_X12_Y6_N0   ; 34      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; nominal_top:inst55|smc_obv_ob:smc_obv_ob_instance|z_r1[0]~1                                                            ; LCCOMB_X17_Y8_N30  ; 80      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; nominal_top:inst55|start_model                                                                                         ; FF_X22_Y13_N1      ; 48      ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; nominal_top:inst55|status[3]                                                                                           ; FF_X21_Y11_N23     ; 26      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nominal_top:inst55|status[5]                                                                                           ; FF_X22_Y11_N7      ; 30      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nominal_top:inst55|stop_cnt[7]~51                                                                                      ; LCCOMB_X17_Y8_N4   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nominal_top:inst55|theta_d[15]~0                                                                                       ; LCCOMB_X29_Y11_N18 ; 16      ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; nominal_top:inst55|u[0]~20                                                                                             ; LCCOMB_X21_Y11_N14 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nominal_top:inst55|u[1]~27                                                                                             ; LCCOMB_X12_Y7_N28  ; 14      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nominal_top:inst55|wrn                                                                                                 ; LCCOMB_X17_Y8_N0   ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rs485:inst14|WideOr24                                                                                                  ; LCCOMB_X16_Y12_N20 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rs485:inst14|absolute_data[1][7]~0                                                                                     ; LCCOMB_X24_Y12_N26 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rs485:inst14|cnt[1]~1                                                                                                  ; LCCOMB_X24_Y12_N12 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rs485:inst14|crc_calculate[7]~4                                                                                        ; LCCOMB_X25_Y15_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rs485:inst14|crc_error[15]~49                                                                                          ; LCCOMB_X28_Y10_N30 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rs485:inst14|crc_filed[7]~2                                                                                            ; LCCOMB_X24_Y13_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rs485:inst14|data_in[7]~0                                                                                              ; LCCOMB_X25_Y16_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rs485:inst14|dir_out                                                                                                   ; FF_X16_Y12_N9      ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; rs485:inst14|rdn                                                                                                       ; LCCOMB_X22_Y10_N6  ; 48      ; Clock                      ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; rs485:inst14|rdn_m                                                                                                     ; LCCOMB_X23_Y8_N30  ; 33      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; rs485:inst14|receive_data[0][7]~11                                                                                     ; LCCOMB_X25_Y14_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rs485:inst14|receive_data[10][7]~14                                                                                    ; LCCOMB_X25_Y12_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rs485:inst14|receive_data[1][7]~9                                                                                      ; LCCOMB_X25_Y12_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rs485:inst14|receive_data[2][7]~7                                                                                      ; LCCOMB_X25_Y12_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rs485:inst14|receive_data[3][7]~6                                                                                      ; LCCOMB_X25_Y12_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rs485:inst14|receive_data[4][0]~4                                                                                      ; LCCOMB_X25_Y12_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rs485:inst14|receive_data[5][7]~16                                                                                     ; LCCOMB_X26_Y13_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rs485:inst14|receive_data[6][7]~17                                                                                     ; LCCOMB_X28_Y13_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rs485:inst14|receive_data[7][7]~18                                                                                     ; LCCOMB_X25_Y12_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rs485:inst14|receive_data[8][7]~15                                                                                     ; LCCOMB_X25_Y12_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rs485:inst14|receive_data[9][7]~13                                                                                     ; LCCOMB_X25_Y13_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rs485:inst14|state_filed[7]~2                                                                                          ; LCCOMB_X24_Y12_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rs485:inst14|tama_out[12]~2                                                                                            ; LCCOMB_X23_Y5_N22  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rs485:inst14|tama_zero[0][0]~1                                                                                         ; LCCOMB_X26_Y6_N24  ; 16      ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; rst_n:inst4|Equal0~1                                                                                                   ; LCCOMB_X25_Y8_N24  ; 506     ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; spi_ctrl:inst18|WideOr10~4                                                                                             ; LCCOMB_X24_Y10_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_ctrl:inst18|data[0]~80                                                                                             ; LCCOMB_X24_Y8_N0   ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; spi_ctrl:inst18|data[10]~40                                                                                            ; LCCOMB_X23_Y7_N4   ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; spi_ctrl:inst18|data[11]~36                                                                                            ; LCCOMB_X26_Y8_N4   ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; spi_ctrl:inst18|data[12]~32                                                                                            ; LCCOMB_X26_Y8_N16  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; spi_ctrl:inst18|data[13]~28                                                                                            ; LCCOMB_X26_Y8_N22  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; spi_ctrl:inst18|data[14]~24                                                                                            ; LCCOMB_X24_Y6_N30  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; spi_ctrl:inst18|data[15]~20                                                                                            ; LCCOMB_X26_Y8_N26  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; spi_ctrl:inst18|data[1]~76                                                                                             ; LCCOMB_X23_Y7_N18  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; spi_ctrl:inst18|data[2]~72                                                                                             ; LCCOMB_X18_Y4_N28  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; spi_ctrl:inst18|data[3]~68                                                                                             ; LCCOMB_X18_Y4_N18  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; spi_ctrl:inst18|data[4]~64                                                                                             ; LCCOMB_X23_Y7_N22  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; spi_ctrl:inst18|data[5]~60                                                                                             ; LCCOMB_X24_Y6_N8   ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; spi_ctrl:inst18|data[6]~56                                                                                             ; LCCOMB_X26_Y8_N8   ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; spi_ctrl:inst18|data[7]~52                                                                                             ; LCCOMB_X24_Y8_N18  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; spi_ctrl:inst18|data[8]~48                                                                                             ; LCCOMB_X24_Y8_N24  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; spi_ctrl:inst18|data[9]~44                                                                                             ; LCCOMB_X24_Y6_N18  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; spi_ctrl:inst18|p_num~46                                                                                               ; LCCOMB_X33_Y12_N18 ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; spi_ctrl:inst18|rdn                                                                                                    ; LCCOMB_X26_Y8_N30  ; 64      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; spi_ctrl:inst18|temp_data[15]~2                                                                                        ; LCCOMB_X24_Y8_N16  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_ctrl:inst18|tr_clk                                                                                                 ; FF_X33_Y12_N27     ; 41      ; Clock                      ; yes    ; Global Clock         ; GCLK5            ; --                        ;
+------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                            ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; AB_8:inst56|count_raw[0]~226                                                    ; LCCOMB_X25_Y4_N20 ; 32      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; PLL_M:inst|altpll:altpll_component|PLL_M_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1             ; 105     ; 18                                   ; Global Clock         ; GCLK3            ; --                        ;
; PLL_M:inst|altpll:altpll_component|PLL_M_altpll:auto_generated|wire_pll1_clk[1] ; PLL_1             ; 19      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; PLL_M:inst|altpll:altpll_component|PLL_M_altpll:auto_generated|wire_pll1_clk[2] ; PLL_1             ; 17      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; baudrate_ctrl:inst9|clk_r                                                       ; FF_X33_Y12_N21    ; 231     ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; nominal_top:inst55|clk_c                                                        ; FF_X23_Y11_N5     ; 104     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; nominal_top:inst55|control_timer:inst1|clk_h                                    ; FF_X23_Y12_N23    ; 101     ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; nominal_top:inst55|start_model                                                  ; FF_X22_Y13_N1     ; 48      ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; rs485:inst14|rdn                                                                ; LCCOMB_X22_Y10_N6 ; 48      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; spi_ctrl:inst18|tr_clk                                                          ; FF_X33_Y12_N27    ; 41      ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
+---------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+----------------------+----------+
; Name                 ; Fan-Out  ;
+----------------------+----------+
; rst_n:inst4|Equal0~1 ; 506      ;
+----------------------+----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                      ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+---------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; nominal_top:inst55|altshift_taps:delay_theta_r_rtl_0|shift_taps_cnm:auto_generated|altsyncram_66b1:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 98           ; 16           ; 98           ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 1568 ; 98                          ; 16                          ; 98                          ; 16                          ; 1568                ; 1    ; None ; M9K_X15_Y13_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+---------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 4           ; 2                   ; 30                ;
; Simple Multipliers (18-bit)           ; 12          ; 1                   ; 15                ;
; Embedded Multiplier Blocks            ; 15          ; --                  ; 15                ;
; Embedded Multiplier 9-bit elements    ; 28          ; 2                   ; 30                ;
; Signed Embedded Multipliers           ; 8           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 6           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                             ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; nominal_top:inst55|fixed_multiplier:inst3|lpm_mult:Mult0|mult_v8t:auto_generated|mac_out2                                        ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    nominal_top:inst55|fixed_multiplier:inst3|lpm_mult:Mult0|mult_v8t:auto_generated|mac_mult1                                    ;                            ; DSPMULT_X20_Y13_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; nominal_top:inst55|smc_obv_ob:smc_obv_ob_instance|fixed_multiplier:comb_1_1|lpm_mult:Mult0|mult_8at:auto_generated|mac_out4      ; Simple Multiplier (9-bit)  ; DSPOUT_X20_Y9_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    nominal_top:inst55|smc_obv_ob:smc_obv_ob_instance|fixed_multiplier:comb_1_1|lpm_mult:Mult0|mult_8at:auto_generated|mac_mult3  ;                            ; DSPMULT_X20_Y9_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; nominal_top:inst55|smc_obv_ob:smc_obv_ob_instance|fixed_multiplier:comb_1_1|lpm_mult:Mult0|mult_8at:auto_generated|w185w[0]      ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    nominal_top:inst55|smc_obv_ob:smc_obv_ob_instance|fixed_multiplier:comb_1_1|lpm_mult:Mult0|mult_8at:auto_generated|mac_mult1  ;                            ; DSPMULT_X20_Y12_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; nominal_top:inst55|smc_ob_ctrl:smc_ob_ctrl_instance|fixed_multiplier:pipe1_3|lpm_mult:Mult0|mult_iat:auto_generated|mac_out4     ; Simple Multiplier (9-bit)  ; DSPOUT_X20_Y9_N3   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    nominal_top:inst55|smc_ob_ctrl:smc_ob_ctrl_instance|fixed_multiplier:pipe1_3|lpm_mult:Mult0|mult_iat:auto_generated|mac_mult3 ;                            ; DSPMULT_X20_Y9_N1  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; nominal_top:inst55|smc_ob_ctrl:smc_ob_ctrl_instance|fixed_multiplier:pipe1_3|lpm_mult:Mult0|mult_iat:auto_generated|w179w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    nominal_top:inst55|smc_ob_ctrl:smc_ob_ctrl_instance|fixed_multiplier:pipe1_3|lpm_mult:Mult0|mult_iat:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y11_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; nominal_top:inst55|smc_ob_ctrl:smc_ob_ctrl_instance|fixed_multiplier:pipe2_1|lpm_mult:Mult0|mult_58t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    nominal_top:inst55|smc_ob_ctrl:smc_ob_ctrl_instance|fixed_multiplier:pipe2_1|lpm_mult:Mult0|mult_58t:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y17_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; nominal_top:inst55|smc_ob_ctrl:smc_ob_ctrl_instance|fixed_multiplier:pipe2_2|lpm_mult:Mult0|mult_69t:auto_generated|mac_out4     ; Simple Multiplier (9-bit)  ; DSPOUT_X20_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    nominal_top:inst55|smc_ob_ctrl:smc_ob_ctrl_instance|fixed_multiplier:pipe2_2|lpm_mult:Mult0|mult_69t:auto_generated|mac_mult3 ;                            ; DSPMULT_X20_Y16_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; nominal_top:inst55|smc_ob_ctrl:smc_ob_ctrl_instance|fixed_multiplier:pipe2_2|lpm_mult:Mult0|mult_69t:auto_generated|w182w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    nominal_top:inst55|smc_ob_ctrl:smc_ob_ctrl_instance|fixed_multiplier:pipe2_2|lpm_mult:Mult0|mult_69t:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y14_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; nominal_top:inst55|smc_ob_ctrl:smc_ob_ctrl_instance|fixed_multiplier:pipe4_1|lpm_mult:Mult0|mult_d8t:auto_generated|mac_out4     ; Simple Multiplier (9-bit)  ; DSPOUT_X20_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    nominal_top:inst55|smc_ob_ctrl:smc_ob_ctrl_instance|fixed_multiplier:pipe4_1|lpm_mult:Mult0|mult_d8t:auto_generated|mac_mult3 ;                            ; DSPMULT_X20_Y15_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; nominal_top:inst55|smc_ob_ctrl:smc_ob_ctrl_instance|fixed_multiplier:pipe4_1|lpm_mult:Mult0|mult_d8t:auto_generated|w191w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    nominal_top:inst55|smc_ob_ctrl:smc_ob_ctrl_instance|fixed_multiplier:pipe4_1|lpm_mult:Mult0|mult_d8t:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y10_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; AB_8:inst56|lpm_mult:Mult0|mult_vgt:auto_generated|mac_out4                                                                      ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y3_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    AB_8:inst56|lpm_mult:Mult0|mult_vgt:auto_generated|mac_mult3                                                                  ;                            ; DSPMULT_X20_Y3_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; AB_8:inst56|lpm_mult:Mult0|mult_vgt:auto_generated|w241w[0]                                                                      ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y2_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    AB_8:inst56|lpm_mult:Mult0|mult_vgt:auto_generated|mac_mult1                                                                  ;                            ; DSPMULT_X20_Y2_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; nominal_top:inst55|smc_obv_ob:smc_obv_ob_instance|fixed_multiplier:comb_5|lpm_mult:Mult0|mult_k8t:auto_generated|mac_out4        ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y4_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    nominal_top:inst55|smc_obv_ob:smc_obv_ob_instance|fixed_multiplier:comb_5|lpm_mult:Mult0|mult_k8t:auto_generated|mac_mult3    ;                            ; DSPMULT_X20_Y4_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; nominal_top:inst55|smc_obv_ob:smc_obv_ob_instance|fixed_multiplier:comb_5|lpm_mult:Mult0|mult_k8t:auto_generated|w230w[0]        ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y6_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    nominal_top:inst55|smc_obv_ob:smc_obv_ob_instance|fixed_multiplier:comb_5|lpm_mult:Mult0|mult_k8t:auto_generated|mac_mult1    ;                            ; DSPMULT_X20_Y6_N0  ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; nominal_top:inst55|smc_obv_ob:smc_obv_ob_instance|fixed_multiplier:comb_4|lpm_mult:Mult0|mult_l8t:auto_generated|mac_out4        ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y7_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    nominal_top:inst55|smc_obv_ob:smc_obv_ob_instance|fixed_multiplier:comb_4|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult3    ;                            ; DSPMULT_X20_Y7_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; nominal_top:inst55|smc_obv_ob:smc_obv_ob_instance|fixed_multiplier:comb_4|lpm_mult:Mult0|mult_l8t:auto_generated|w248w[0]        ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    nominal_top:inst55|smc_obv_ob:smc_obv_ob_instance|fixed_multiplier:comb_4|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1    ;                            ; DSPMULT_X20_Y8_N0  ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 4,431 / 32,401 ( 14 % ) ;
; C16 interconnects     ; 153 / 1,326 ( 12 % )    ;
; C4 interconnects      ; 3,521 / 21,816 ( 16 % ) ;
; Direct links          ; 594 / 32,401 ( 2 % )    ;
; Global clocks         ; 10 / 10 ( 100 % )       ;
; Local interconnects   ; 1,218 / 10,320 ( 12 % ) ;
; R24 interconnects     ; 152 / 1,289 ( 12 % )    ;
; R4 interconnects      ; 3,921 / 28,186 ( 14 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.99) ; Number of LABs  (Total = 212) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 12                            ;
; 2                                           ; 1                             ;
; 3                                           ; 5                             ;
; 4                                           ; 1                             ;
; 5                                           ; 3                             ;
; 6                                           ; 5                             ;
; 7                                           ; 0                             ;
; 8                                           ; 5                             ;
; 9                                           ; 7                             ;
; 10                                          ; 9                             ;
; 11                                          ; 4                             ;
; 12                                          ; 10                            ;
; 13                                          ; 15                            ;
; 14                                          ; 11                            ;
; 15                                          ; 15                            ;
; 16                                          ; 109                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.51) ; Number of LABs  (Total = 212) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 86                            ;
; 1 Clock                            ; 101                           ;
; 1 Clock enable                     ; 73                            ;
; 1 Sync. clear                      ; 5                             ;
; 1 Sync. load                       ; 8                             ;
; 2 Async. clears                    ; 3                             ;
; 2 Clock enables                    ; 11                            ;
; 2 Clocks                           ; 34                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 16.81) ; Number of LABs  (Total = 212) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 11                            ;
; 2                                            ; 2                             ;
; 3                                            ; 4                             ;
; 4                                            ; 1                             ;
; 5                                            ; 2                             ;
; 6                                            ; 3                             ;
; 7                                            ; 2                             ;
; 8                                            ; 4                             ;
; 9                                            ; 3                             ;
; 10                                           ; 11                            ;
; 11                                           ; 1                             ;
; 12                                           ; 8                             ;
; 13                                           ; 7                             ;
; 14                                           ; 7                             ;
; 15                                           ; 10                            ;
; 16                                           ; 24                            ;
; 17                                           ; 7                             ;
; 18                                           ; 14                            ;
; 19                                           ; 18                            ;
; 20                                           ; 12                            ;
; 21                                           ; 8                             ;
; 22                                           ; 11                            ;
; 23                                           ; 6                             ;
; 24                                           ; 7                             ;
; 25                                           ; 6                             ;
; 26                                           ; 3                             ;
; 27                                           ; 4                             ;
; 28                                           ; 3                             ;
; 29                                           ; 3                             ;
; 30                                           ; 0                             ;
; 31                                           ; 4                             ;
; 32                                           ; 6                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.53) ; Number of LABs  (Total = 212) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 18                            ;
; 2                                               ; 7                             ;
; 3                                               ; 12                            ;
; 4                                               ; 9                             ;
; 5                                               ; 12                            ;
; 6                                               ; 16                            ;
; 7                                               ; 8                             ;
; 8                                               ; 13                            ;
; 9                                               ; 15                            ;
; 10                                              ; 14                            ;
; 11                                              ; 10                            ;
; 12                                              ; 18                            ;
; 13                                              ; 8                             ;
; 14                                              ; 4                             ;
; 15                                              ; 10                            ;
; 16                                              ; 19                            ;
; 17                                              ; 4                             ;
; 18                                              ; 2                             ;
; 19                                              ; 5                             ;
; 20                                              ; 2                             ;
; 21                                              ; 1                             ;
; 22                                              ; 0                             ;
; 23                                              ; 2                             ;
; 24                                              ; 2                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 0                             ;
; 30                                              ; 0                             ;
; 31                                              ; 0                             ;
; 32                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.43) ; Number of LABs  (Total = 212) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 8                             ;
; 3                                            ; 4                             ;
; 4                                            ; 7                             ;
; 5                                            ; 4                             ;
; 6                                            ; 6                             ;
; 7                                            ; 2                             ;
; 8                                            ; 8                             ;
; 9                                            ; 2                             ;
; 10                                           ; 3                             ;
; 11                                           ; 4                             ;
; 12                                           ; 8                             ;
; 13                                           ; 10                            ;
; 14                                           ; 10                            ;
; 15                                           ; 10                            ;
; 16                                           ; 11                            ;
; 17                                           ; 9                             ;
; 18                                           ; 16                            ;
; 19                                           ; 17                            ;
; 20                                           ; 8                             ;
; 21                                           ; 8                             ;
; 22                                           ; 6                             ;
; 23                                           ; 2                             ;
; 24                                           ; 4                             ;
; 25                                           ; 2                             ;
; 26                                           ; 4                             ;
; 27                                           ; 5                             ;
; 28                                           ; 5                             ;
; 29                                           ; 3                             ;
; 30                                           ; 1                             ;
; 31                                           ; 4                             ;
; 32                                           ; 2                             ;
; 33                                           ; 5                             ;
; 34                                           ; 4                             ;
; 35                                           ; 6                             ;
; 36                                           ; 1                             ;
; 37                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 40        ; 0            ; 40        ; 0            ; 0            ; 40        ; 40        ; 0            ; 40        ; 40        ; 0            ; 23           ; 0            ; 0            ; 33           ; 0            ; 23           ; 33           ; 0            ; 0            ; 0            ; 23           ; 0            ; 0            ; 0            ; 0            ; 0            ; 40        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 40           ; 0         ; 40           ; 40           ; 0         ; 0         ; 40           ; 0         ; 0         ; 40           ; 17           ; 40           ; 40           ; 7            ; 40           ; 17           ; 7            ; 40           ; 40           ; 40           ; 17           ; 40           ; 40           ; 40           ; 40           ; 40           ; 0         ; 40           ; 40           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; M_EN1              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FSMC_ADDR[7]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SIG1_Z             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M_PUL1             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M_DIR1             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C_DIR1             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C_TX1              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_CS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_CLK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FSMC_DATA[15]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FSMC_DATA[14]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FSMC_DATA[13]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FSMC_DATA[12]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FSMC_DATA[11]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FSMC_DATA[10]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FSMC_DATA[9]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FSMC_DATA[8]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FSMC_DATA[7]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FSMC_DATA[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FSMC_DATA[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FSMC_DATA[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FSMC_DATA[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FSMC_DATA[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FSMC_DATA[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FSMC_DATA[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FSMC_ADDR[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FSMC_ADDR[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FSMC_ADDR[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FSMC_ADDR[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WR                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FSMC_ADDR[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FSMC_ADDR[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CS                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FSMC_ADDR[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK_IN             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RD                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C_RX               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_IN             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SIG1_B             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SIG1_A             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                                               ;
+----------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                          ; Destination Clock(s)                                                                                         ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------+
; inst|altpll_component|auto_generated|pll1|clk[1]                                                         ; CS                                                                                                           ; 575.4             ;
; inst|altpll_component|auto_generated|pll1|clk[0],inst|altpll_component|auto_generated|pll1|clk[1],CS,I/O ; CS                                                                                                           ; 127.9             ;
; inst|altpll_component|auto_generated|pll1|clk[1],I/O                                                     ; inst|altpll_component|auto_generated|pll1|clk[0],CS,nominal_top:inst55|cs_code_out[0]                        ; 100.9             ;
; inst|altpll_component|auto_generated|pll1|clk[1]                                                         ; inst|altpll_component|auto_generated|pll1|clk[0],CS,nominal_top:inst55|cs_code_out[0]                        ; 96.6              ;
; nominal_top:inst55|control_timer:inst1|clk_h                                                             ; nominal_top:inst55|cs_code_out[0]                                                                            ; 93.1              ;
; inst|altpll_component|auto_generated|pll1|clk[0]                                                         ; inst|altpll_component|auto_generated|pll1|clk[0],CS,nominal_top:inst55|cs_code_out[0]                        ; 78.1              ;
; inst|altpll_component|auto_generated|pll1|clk[0],CS                                                      ; inst|altpll_component|auto_generated|pll1|clk[0],CS,nominal_top:inst55|cs_code_out[0]                        ; 72.9              ;
; inst|altpll_component|auto_generated|pll1|clk[1]                                                         ; baudrate_ctrl:inst9|clk_r                                                                                    ; 67.8              ;
; inst|altpll_component|auto_generated|pll1|clk[1]                                                         ; nominal_top:inst55|clk_c                                                                                     ; 55.7              ;
; inst|altpll_component|auto_generated|pll1|clk[1]                                                         ; nominal_top:inst55|control_timer:inst1|clk_h                                                                 ; 49.8              ;
; baudrate_ctrl:inst9|clk_r                                                                                ; CS                                                                                                           ; 41.9              ;
; nominal_top:inst55|control_timer:inst1|clk_h                                                             ; nominal_top:inst55|control_timer:inst1|clk_h                                                                 ; 35.1              ;
; nominal_top:inst55|done_model                                                                            ; nominal_top:inst55|start_model                                                                               ; 30.8              ;
; inst|altpll_component|auto_generated|pll1|clk[1],baudrate_ctrl:inst9|clk_r                               ; baudrate_ctrl:inst9|clk_r                                                                                    ; 26.3              ;
; inst|altpll_component|auto_generated|pll1|clk[1],I/O                                                     ; CS                                                                                                           ; 26.3              ;
; spi_ctrl:inst18|tr_clk                                                                                   ; CS                                                                                                           ; 24.7              ;
; baudrate_ctrl:inst9|clk_r                                                                                ; nominal_top:inst55|cs_code_out[0]                                                                            ; 23.9              ;
; baudrate_ctrl:inst9|clk_r,I/O                                                                            ; CS                                                                                                           ; 22.3              ;
; inst|altpll_component|auto_generated|pll1|clk[1],nominal_top:inst55|control_timer:inst1|clk_h,CS,I/O     ; CS                                                                                                           ; 20.5              ;
; inst|altpll_component|auto_generated|pll1|clk[1]                                                         ; spi_ctrl:inst18|tr_clk                                                                                       ; 17.3              ;
; inst|altpll_component|auto_generated|pll1|clk[1],nominal_top:inst55|control_timer:inst1|clk_h,I/O        ; nominal_top:inst55|control_timer:inst1|clk_h                                                                 ; 17.1              ;
; nominal_top:inst55|control_timer:inst1|clk_h                                                             ; CS                                                                                                           ; 16.6              ;
; baudrate_ctrl:inst9|clk_r                                                                                ; CS,nominal_top:inst55|cs_code_out[0]                                                                         ; 13.7              ;
; baudrate_ctrl:inst9|clk_r                                                                                ; CS,nominal_top:inst55|cs_code_out[0],baudrate_ctrl:inst9|clk_r                                               ; 13.5              ;
; inst|altpll_component|auto_generated|pll1|clk[1],I/O                                                     ; nominal_top:inst55|control_timer:inst1|clk_h,CS,nominal_top:inst55|start_model,nominal_top:inst55|done_model ; 11.0              ;
; inst|altpll_component|auto_generated|pll1|clk[1],I/O                                                     ; nominal_top:inst55|control_timer:inst1|clk_h                                                                 ; 9.3               ;
; inst|altpll_component|auto_generated|pll1|clk[1],nominal_top:inst55|control_timer:inst1|clk_h,CS,I/O     ; nominal_top:inst55|start_model                                                                               ; 8.5               ;
; nominal_top:inst55|control_timer:inst1|clk_h,nominal_top:inst55|cs_code_out[0],baudrate_ctrl:inst9|clk_r ; nominal_top:inst55|cs_code_out[0]                                                                            ; 8.5               ;
+----------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                            ;
+-------------------------------------+--------------------------------+-------------------+
; Source Register                     ; Destination Register           ; Delay Added in ns ;
+-------------------------------------+--------------------------------+-------------------+
; AB_8:inst56|count_raw[5]~_emulated  ; AB_8:inst56|count_raw[5]~96    ; 8.797             ;
; AB_8:inst56|count_raw[25]~_emulated ; AB_8:inst56|count_raw[25]~36   ; 8.781             ;
; AB_8:inst56|count_raw[17]~_emulated ; AB_8:inst56|count_raw[17]~156  ; 8.781             ;
; AB_8:inst56|count_raw[18]~_emulated ; AB_8:inst56|count_raw[18]~1    ; 8.779             ;
; AB_8:inst56|count_raw[2]~_emulated  ; AB_8:inst56|count_raw[2]~81    ; 8.772             ;
; AB_8:inst56|count_raw[14]~_emulated ; AB_8:inst56|count_raw[14]~141  ; 8.771             ;
; AB_8:inst56|count_raw[8]~_emulated  ; AB_8:inst56|count_raw[8]~111   ; 8.771             ;
; AB_8:inst56|count_raw[3]~_emulated  ; AB_8:inst56|count_raw[3]~86    ; 8.771             ;
; AB_8:inst56|count_raw[16]~_emulated ; AB_8:inst56|count_raw[16]~151  ; 8.771             ;
; AB_8:inst56|count_raw[22]~_emulated ; AB_8:inst56|count_raw[22]~21   ; 8.770             ;
; AB_8:inst56|count_raw[20]~_emulated ; AB_8:inst56|count_raw[20]~11   ; 8.770             ;
; AB_8:inst56|count_raw[6]~_emulated  ; AB_8:inst56|count_raw[6]~101   ; 8.770             ;
; AB_8:inst56|count_raw[26]~_emulated ; AB_8:inst56|count_raw[26]~41   ; 8.769             ;
; AB_8:inst56|count_raw[23]~_emulated ; AB_8:inst56|count_raw[23]~26   ; 8.769             ;
; AB_8:inst56|count_raw[19]~_emulated ; AB_8:inst56|count_raw[19]~6    ; 8.769             ;
; AB_8:inst56|count_raw[7]~_emulated  ; AB_8:inst56|count_raw[7]~106   ; 8.769             ;
; AB_8:inst56|count_raw[0]~_emulated  ; AB_8:inst56|count_raw[0]~71    ; 8.769             ;
; AB_8:inst56|count_raw[1]~_emulated  ; AB_8:inst56|count_raw[1]~76    ; 8.769             ;
; AB_8:inst56|count_raw[21]~_emulated ; AB_8:inst56|count_raw[21]~16   ; 8.769             ;
; AB_8:inst56|count_raw[9]~_emulated  ; AB_8:inst56|count_raw[9]~116   ; 8.769             ;
; AB_8:inst56|count_raw[30]~_emulated ; AB_8:inst56|count_raw[30]~61   ; 8.768             ;
; AB_8:inst56|count_raw[27]~_emulated ; AB_8:inst56|count_raw[27]~46   ; 8.768             ;
; AB_8:inst56|count_raw[13]~_emulated ; AB_8:inst56|count_raw[13]~136  ; 8.768             ;
; AB_8:inst56|count_raw[12]~_emulated ; AB_8:inst56|count_raw[12]~131  ; 8.768             ;
; AB_8:inst56|count_raw[4]~_emulated  ; AB_8:inst56|count_raw[4]~91    ; 8.768             ;
; AB_8:inst56|count_raw[15]~_emulated ; AB_8:inst56|count_raw[15]~146  ; 8.768             ;
; AB_8:inst56|count_raw[10]~_emulated ; AB_8:inst56|count_raw[10]~121  ; 8.767             ;
; AB_8:inst56|count_raw[31]~_emulated ; AB_8:inst56|count_raw[31]~66   ; 8.766             ;
; AB_8:inst56|count_raw[29]~_emulated ; AB_8:inst56|count_raw[29]~56   ; 8.765             ;
; rst_n:inst10|rst_cnt[4]             ; AB_8:inst56|count_raw[11]~126  ; 8.395             ;
; rst_n:inst10|rst_cnt[3]             ; AB_8:inst56|count_raw[11]~126  ; 8.395             ;
; rst_n:inst10|rst_cnt[2]             ; AB_8:inst56|count_raw[11]~126  ; 8.395             ;
; rst_n:inst10|rst_cnt[1]             ; AB_8:inst56|count_raw[11]~126  ; 8.395             ;
; rst_n:inst10|rst_cnt[0]             ; AB_8:inst56|count_raw[11]~126  ; 8.395             ;
; rst_n:inst10|rst_cnt[5]             ; AB_8:inst56|count_raw[11]~126  ; 8.395             ;
; AB_8:inst56|count_raw[28]~_emulated ; AB_8:inst56|count_raw[28]~51   ; 8.185             ;
; AB_8:inst56|count_raw[24]~_emulated ; AB_8:inst56|count_raw[24]~31   ; 8.161             ;
; AB_8:inst56|count_raw[11]~_emulated ; AB_8:inst56|count_raw[11]~126  ; 8.150             ;
; WR                                  ; AB_8:inst56|count_raw[10]~121  ; 7.649             ;
; FSMC_ADDR[5]                        ; AB_8:inst56|count_raw[10]~121  ; 7.649             ;
; FSMC_ADDR[6]                        ; AB_8:inst56|count_raw[10]~121  ; 7.649             ;
; CS                                  ; AB_8:inst56|count_raw[10]~121  ; 7.649             ;
; FSMC_ADDR[4]                        ; AB_8:inst56|count_raw[10]~121  ; 7.649             ;
; AB_8:inst56|count_raw[17]~156       ; AB_8:inst56|count_raw[17]~156  ; 6.365             ;
; AB_8:inst56|count_raw[22]~21        ; AB_8:inst56|count_raw[22]~21   ; 6.358             ;
; AB_8:inst56|count_raw[4]~91         ; AB_8:inst56|count_raw[4]~91    ; 6.352             ;
; AB_8:inst56|count_raw[31]~66        ; AB_8:inst56|count_raw[31]~66   ; 6.352             ;
; AB_8:inst56|count_raw[25]~36        ; AB_8:inst56|count_raw[25]~36   ; 6.349             ;
; AB_8:inst56|count_raw[1]~76         ; AB_8:inst56|count_raw[1]~76    ; 6.347             ;
; AB_8:inst56|count_raw[18]~1         ; AB_8:inst56|count_raw[18]~1    ; 6.347             ;
; AB_8:inst56|count_raw[26]~41        ; AB_8:inst56|count_raw[26]~41   ; 6.344             ;
; AB_8:inst56|count_raw[23]~26        ; AB_8:inst56|count_raw[23]~26   ; 6.344             ;
; AB_8:inst56|count_raw[9]~116        ; AB_8:inst56|count_raw[9]~116   ; 6.343             ;
; AB_8:inst56|count_raw[19]~6         ; AB_8:inst56|count_raw[19]~6    ; 6.343             ;
; AB_8:inst56|count_raw[29]~56        ; AB_8:inst56|count_raw[29]~56   ; 6.341             ;
; AB_8:inst56|count_raw[21]~16        ; AB_8:inst56|count_raw[21]~16   ; 6.341             ;
; AB_8:inst56|count_raw[20]~11        ; AB_8:inst56|count_raw[20]~11   ; 6.341             ;
; AB_8:inst56|count_raw[7]~106        ; AB_8:inst56|count_raw[7]~106   ; 6.339             ;
; AB_8:inst56|count_raw[15]~146       ; AB_8:inst56|count_raw[15]~146  ; 6.337             ;
; AB_8:inst56|count_raw[30]~61        ; AB_8:inst56|count_raw[30]~61   ; 6.335             ;
; AB_8:inst56|count_raw[27]~46        ; AB_8:inst56|count_raw[27]~46   ; 6.335             ;
; AB_8:inst56|count_raw[12]~131       ; AB_8:inst56|count_raw[12]~131  ; 6.332             ;
; AB_8:inst56|count_raw[10]~121       ; AB_8:inst56|count_raw[10]~121  ; 6.331             ;
; AB_8:inst56|count_raw[16]~151       ; AB_8:inst56|count_raw[16]~151  ; 6.325             ;
; AB_8:inst56|count_raw[13]~136       ; AB_8:inst56|count_raw[13]~136  ; 6.322             ;
; AB_8:inst56|count_raw[2]~81         ; AB_8:inst56|count_raw[2]~81    ; 6.309             ;
; AB_8:inst56|count_raw[14]~141       ; AB_8:inst56|count_raw[14]~141  ; 6.308             ;
; AB_8:inst56|count_raw[6]~101        ; AB_8:inst56|count_raw[6]~101   ; 6.256             ;
; AB_8:inst56|count_raw[3]~86         ; AB_8:inst56|count_raw[3]~86    ; 6.241             ;
; AB_8:inst56|count_raw[8]~111        ; AB_8:inst56|count_raw[8]~111   ; 6.240             ;
; AB_8:inst56|count_raw[0]~71         ; AB_8:inst56|count_raw[0]~71    ; 6.182             ;
; AB_8:inst56|count_raw[24]~31        ; AB_8:inst56|count_raw[24]~31   ; 6.128             ;
; AB_8:inst56|count_raw[28]~51        ; AB_8:inst56|count_raw[28]~51   ; 6.074             ;
; AB_8:inst56|count_raw[5]~96         ; AB_8:inst56|count_raw[5]~96    ; 6.014             ;
; AB_8:inst56|count_raw[11]~126       ; AB_8:inst56|count_raw[11]~126  ; 5.486             ;
; FSMC_DATA[6]                        ; AB_8:inst56|count_raw[22]~21   ; 4.269             ;
; FSMC_ADDR[2]                        ; AB_8:inst56|count_raw[22]~21   ; 4.269             ;
; FSMC_ADDR[0]                        ; AB_8:inst56|count_raw[22]~21   ; 4.269             ;
; FSMC_ADDR[3]                        ; AB_8:inst56|count_raw[22]~21   ; 4.269             ;
; FSMC_ADDR[1]                        ; AB_8:inst56|count_raw[22]~21   ; 4.269             ;
; FSMC_DATA[4]                        ; AB_8:inst56|count_raw[20]~11   ; 4.260             ;
; AB_8:inst56|zero_low[0]             ; AB_8:inst56|count_raw[0]~71    ; 4.232             ;
; FSMC_DATA[15]                       ; AB_8:inst56|count_raw[31]~66   ; 4.153             ;
; FSMC_DATA[5]                        ; AB_8:inst56|count_raw[21]~16   ; 4.143             ;
; FSMC_DATA[2]                        ; AB_8:inst56|count_raw[18]~1    ; 4.143             ;
; nominal_top:inst55|cs_rate_out      ; nominal_top:inst55|cs_rate_out ; 4.118             ;
; AB_8:inst56|zero_low[1]             ; AB_8:inst56|count_raw[1]~76    ; 4.108             ;
; FSMC_DATA[10]                       ; AB_8:inst56|count_raw[26]~41   ; 4.102             ;
; FSMC_DATA[7]                        ; AB_8:inst56|count_raw[23]~26   ; 4.102             ;
; FSMC_DATA[8]                        ; AB_8:inst56|count_raw[24]~31   ; 4.096             ;
; FSMC_DATA[1]                        ; AB_8:inst56|count_raw[17]~156  ; 4.096             ;
; AB_8:inst56|zero_low[4]             ; AB_8:inst56|count_raw[4]~91    ; 4.079             ;
; AB_8:inst56|zero_low[9]             ; AB_8:inst56|count_raw[9]~116   ; 4.054             ;
; AB_8:inst56|zero_low[2]             ; AB_8:inst56|count_raw[2]~81    ; 4.014             ;
; FSMC_DATA[9]                        ; AB_8:inst56|count_raw[25]~36   ; 4.014             ;
; FSMC_DATA[3]                        ; AB_8:inst56|count_raw[19]~6    ; 4.012             ;
; FSMC_DATA[13]                       ; AB_8:inst56|count_raw[29]~56   ; 4.010             ;
; AB_8:inst56|zero_low[7]             ; AB_8:inst56|count_raw[7]~106   ; 3.988             ;
; AB_8:inst56|zero_low[15]            ; AB_8:inst56|count_raw[15]~146  ; 3.985             ;
; FSMC_DATA[14]                       ; AB_8:inst56|count_raw[30]~61   ; 3.979             ;
+-------------------------------------+--------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device EP4CE6F17C8 for design "SEA"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "PLL_M:inst|altpll:altpll_component|PLL_M_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: E:/FPGA/SEA/SEA_FPGA/db/pll_m_altpll.v Line: 43
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL_M:inst|altpll:altpll_component|PLL_M_altpll:auto_generated|wire_pll1_clk[0] port File: E:/FPGA/SEA/SEA_FPGA/db/pll_m_altpll.v Line: 43
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for PLL_M:inst|altpll:altpll_component|PLL_M_altpll:auto_generated|wire_pll1_clk[1] port File: E:/FPGA/SEA/SEA_FPGA/db/pll_m_altpll.v Line: 43
    Info (15099): Implementing clock multiplication of 1, clock division of 50, and phase shift of 0 degrees (0 ps) for PLL_M:inst|altpll:altpll_component|PLL_M_altpll:auto_generated|wire_pll1_clk[2] port File: E:/FPGA/SEA/SEA_FPGA/db/pll_m_altpll.v Line: 43
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (335093): The Timing Analyzer is analyzing 138 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_fcp1
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_hd9:dffpipe13|dffe14a* 
Warning (332174): Ignored filter at qfit2_legacy_fmain_fitter_flow.tcl(117): *delayed_wrptr_g* could not be matched with a clock or keeper or register or port or pin or cell or partition File: E:/quartus/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
Warning (332174): Ignored filter at qfit2_legacy_fmain_fitter_flow.tcl(117): *rs_dgwp|dffpipe_hd9:dffpipe13|dffe14a* could not be matched with a clock or keeper or register or port or pin or cell or partition File: E:/quartus/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
Warning (332049): Ignored set_false_path at qfit2_legacy_fmain_fitter_flow.tcl(117): Argument <from> is not an object ID File: E:/quartus/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
    Info (332050): run_legacy_fitter_flow File: E:/quartus/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
Warning (332049): Ignored set_false_path at qfit2_legacy_fmain_fitter_flow.tcl(117): Argument <to> is not an object ID File: E:/quartus/quartus/common/tcl/internal/qfit2_legacy_fmain_fitter_flow.tcl Line: 117
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SEA.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Warning (332125): Found combinational loop of 4 nodes File: E:/FPGA/SEA/SEA_FPGA/controller/nominal_top.v Line: 219
    Warning (332126): Node "inst55|stop_cnt~61|combout"
    Warning (332126): Node "inst55|stop_cnt[0]~30|datad"
    Warning (332126): Node "inst55|stop_cnt[0]~30|combout"
    Warning (332126): Node "inst55|stop_cnt~61|dataa"
Warning (332125): Found combinational loop of 4 nodes File: E:/FPGA/SEA/SEA_FPGA/ab_8.v Line: 137
    Warning (332126): Node "inst56|count_raw[17]~157|combout"
    Warning (332126): Node "inst56|count_raw~258|datab"
    Warning (332126): Node "inst56|count_raw~258|combout"
    Warning (332126): Node "inst56|count_raw[17]~157|datac"
Warning (332125): Found combinational loop of 4 nodes File: E:/FPGA/SEA/SEA_FPGA/ab_8.v Line: 137
    Warning (332126): Node "inst56|count_raw[16]~152|combout"
    Warning (332126): Node "inst56|count_raw~257|datab"
    Warning (332126): Node "inst56|count_raw~257|combout"
    Warning (332126): Node "inst56|count_raw[16]~152|datac"
Warning (332125): Found combinational loop of 4 nodes File: E:/FPGA/SEA/SEA_FPGA/ab_8.v Line: 137
    Warning (332126): Node "inst56|count_raw[15]~147|combout"
    Warning (332126): Node "inst56|count_raw~256|datab"
    Warning (332126): Node "inst56|count_raw~256|combout"
    Warning (332126): Node "inst56|count_raw[15]~147|datac"
Warning (332125): Found combinational loop of 4 nodes File: E:/FPGA/SEA/SEA_FPGA/ab_8.v Line: 137
    Warning (332126): Node "inst56|count_raw[14]~142|combout"
    Warning (332126): Node "inst56|count_raw~255|datab"
    Warning (332126): Node "inst56|count_raw~255|combout"
    Warning (332126): Node "inst56|count_raw[14]~142|datac"
Warning (332125): Found combinational loop of 4 nodes File: E:/FPGA/SEA/SEA_FPGA/ab_8.v Line: 137
    Warning (332126): Node "inst56|count_raw[13]~137|combout"
    Warning (332126): Node "inst56|count_raw~254|datab"
    Warning (332126): Node "inst56|count_raw~254|combout"
    Warning (332126): Node "inst56|count_raw[13]~137|datac"
Warning (332125): Found combinational loop of 4 nodes File: E:/FPGA/SEA/SEA_FPGA/ab_8.v Line: 137
    Warning (332126): Node "inst56|count_raw[12]~132|combout"
    Warning (332126): Node "inst56|count_raw~253|datab"
    Warning (332126): Node "inst56|count_raw~253|combout"
    Warning (332126): Node "inst56|count_raw[12]~132|datac"
Warning (332125): Found combinational loop of 4 nodes File: E:/FPGA/SEA/SEA_FPGA/ab_8.v Line: 137
    Warning (332126): Node "inst56|count_raw[11]~127|combout"
    Warning (332126): Node "inst56|count_raw~252|datab"
    Warning (332126): Node "inst56|count_raw~252|combout"
    Warning (332126): Node "inst56|count_raw[11]~127|datac"
Warning (332125): Found combinational loop of 4 nodes File: E:/FPGA/SEA/SEA_FPGA/ab_8.v Line: 137
    Warning (332126): Node "inst56|count_raw[10]~122|combout"
    Warning (332126): Node "inst56|count_raw~251|datab"
    Warning (332126): Node "inst56|count_raw~251|combout"
    Warning (332126): Node "inst56|count_raw[10]~122|datac"
Warning (332125): Found combinational loop of 4 nodes File: E:/FPGA/SEA/SEA_FPGA/ab_8.v Line: 137
    Warning (332126): Node "inst56|count_raw[9]~117|combout"
    Warning (332126): Node "inst56|count_raw~250|datab"
    Warning (332126): Node "inst56|count_raw~250|combout"
    Warning (332126): Node "inst56|count_raw[9]~117|datac"
Warning (332125): Found combinational loop of 4 nodes File: E:/FPGA/SEA/SEA_FPGA/ab_8.v Line: 137
    Warning (332126): Node "inst56|count_raw[8]~112|combout"
    Warning (332126): Node "inst56|count_raw~249|datab"
    Warning (332126): Node "inst56|count_raw~249|combout"
    Warning (332126): Node "inst56|count_raw[8]~112|datac"
Warning (332125): Found combinational loop of 4 nodes File: E:/FPGA/SEA/SEA_FPGA/ab_8.v Line: 137
    Warning (332126): Node "inst56|count_raw[7]~107|combout"
    Warning (332126): Node "inst56|count_raw~248|datab"
    Warning (332126): Node "inst56|count_raw~248|combout"
    Warning (332126): Node "inst56|count_raw[7]~107|datac"
Warning (332125): Found combinational loop of 4 nodes File: E:/FPGA/SEA/SEA_FPGA/ab_8.v Line: 137
    Warning (332126): Node "inst56|count_raw[6]~102|combout"
    Warning (332126): Node "inst56|count_raw~247|datab"
    Warning (332126): Node "inst56|count_raw~247|combout"
    Warning (332126): Node "inst56|count_raw[6]~102|datac"
Warning (332125): Found combinational loop of 4 nodes File: E:/FPGA/SEA/SEA_FPGA/ab_8.v Line: 137
    Warning (332126): Node "inst56|count_raw[5]~97|combout"
    Warning (332126): Node "inst56|count_raw~246|datab"
    Warning (332126): Node "inst56|count_raw~246|combout"
    Warning (332126): Node "inst56|count_raw[5]~97|datac"
Warning (332125): Found combinational loop of 4 nodes File: E:/FPGA/SEA/SEA_FPGA/ab_8.v Line: 137
    Warning (332126): Node "inst56|count_raw[4]~92|combout"
    Warning (332126): Node "inst56|count_raw~245|datab"
    Warning (332126): Node "inst56|count_raw~245|combout"
    Warning (332126): Node "inst56|count_raw[4]~92|datac"
Warning (332125): Found combinational loop of 4 nodes File: E:/FPGA/SEA/SEA_FPGA/ab_8.v Line: 137
    Warning (332126): Node "inst56|count_raw[3]~87|combout"
    Warning (332126): Node "inst56|count_raw~244|datab"
    Warning (332126): Node "inst56|count_raw~244|combout"
    Warning (332126): Node "inst56|count_raw[3]~87|datac"
Warning (332125): Found combinational loop of 4 nodes File: E:/FPGA/SEA/SEA_FPGA/ab_8.v Line: 137
    Warning (332126): Node "inst56|count_raw[2]~82|combout"
    Warning (332126): Node "inst56|count_raw~243|datab"
    Warning (332126): Node "inst56|count_raw~243|combout"
    Warning (332126): Node "inst56|count_raw[2]~82|datac"
Warning (332125): Found combinational loop of 4 nodes File: E:/FPGA/SEA/SEA_FPGA/ab_8.v Line: 137
    Warning (332126): Node "inst56|count_raw[1]~77|combout"
    Warning (332126): Node "inst56|count_raw~242|datab"
    Warning (332126): Node "inst56|count_raw~242|combout"
    Warning (332126): Node "inst56|count_raw[1]~77|datac"
Warning (332125): Found combinational loop of 4 nodes File: E:/FPGA/SEA/SEA_FPGA/ab_8.v Line: 137
    Warning (332126): Node "inst56|count_raw[0]~72|combout"
    Warning (332126): Node "inst56|count_raw~241|datab"
    Warning (332126): Node "inst56|count_raw~241|combout"
    Warning (332126): Node "inst56|count_raw[0]~72|datac"
Warning (332125): Found combinational loop of 4 nodes File: E:/FPGA/SEA/SEA_FPGA/ab_8.v Line: 137
    Warning (332126): Node "inst56|count_raw[31]~67|combout"
    Warning (332126): Node "inst56|count_raw~240|datab"
    Warning (332126): Node "inst56|count_raw~240|combout"
    Warning (332126): Node "inst56|count_raw[31]~67|datac"
Warning (332125): Found combinational loop of 4 nodes File: E:/FPGA/SEA/SEA_FPGA/ab_8.v Line: 137
    Warning (332126): Node "inst56|count_raw[30]~62|combout"
    Warning (332126): Node "inst56|count_raw~239|datab"
    Warning (332126): Node "inst56|count_raw~239|combout"
    Warning (332126): Node "inst56|count_raw[30]~62|datac"
Warning (332125): Found combinational loop of 4 nodes File: E:/FPGA/SEA/SEA_FPGA/ab_8.v Line: 137
    Warning (332126): Node "inst56|count_raw[29]~57|combout"
    Warning (332126): Node "inst56|count_raw~238|datab"
    Warning (332126): Node "inst56|count_raw~238|combout"
    Warning (332126): Node "inst56|count_raw[29]~57|datac"
Warning (332125): Found combinational loop of 4 nodes File: E:/FPGA/SEA/SEA_FPGA/ab_8.v Line: 67
    Warning (332126): Node "inst56|count_raw~237|combout"
    Warning (332126): Node "inst56|count_raw[28]~52|datac"
    Warning (332126): Node "inst56|count_raw[28]~52|combout"
    Warning (332126): Node "inst56|count_raw~237|datab"
Warning (332125): Found combinational loop of 4 nodes File: E:/FPGA/SEA/SEA_FPGA/ab_8.v Line: 67
    Warning (332126): Node "inst56|count_raw~236|combout"
    Warning (332126): Node "inst56|count_raw[27]~47|datac"
    Warning (332126): Node "inst56|count_raw[27]~47|combout"
    Warning (332126): Node "inst56|count_raw~236|datab"
Warning (332125): Found combinational loop of 4 nodes File: E:/FPGA/SEA/SEA_FPGA/ab_8.v Line: 67
    Warning (332126): Node "inst56|count_raw~235|combout"
    Warning (332126): Node "inst56|count_raw[26]~42|datac"
    Warning (332126): Node "inst56|count_raw[26]~42|combout"
    Warning (332126): Node "inst56|count_raw~235|datab"
Warning (332125): Found combinational loop of 4 nodes File: E:/FPGA/SEA/SEA_FPGA/ab_8.v Line: 67
    Warning (332126): Node "inst56|count_raw~234|combout"
    Warning (332126): Node "inst56|count_raw[25]~37|datac"
    Warning (332126): Node "inst56|count_raw[25]~37|combout"
    Warning (332126): Node "inst56|count_raw~234|datab"
Warning (332125): Found combinational loop of 4 nodes File: E:/FPGA/SEA/SEA_FPGA/ab_8.v Line: 67
    Warning (332126): Node "inst56|count_raw~233|combout"
    Warning (332126): Node "inst56|count_raw[24]~32|datac"
    Warning (332126): Node "inst56|count_raw[24]~32|combout"
    Warning (332126): Node "inst56|count_raw~233|datab"
Warning (332125): Found combinational loop of 4 nodes File: E:/FPGA/SEA/SEA_FPGA/ab_8.v Line: 67
    Warning (332126): Node "inst56|count_raw~232|combout"
    Warning (332126): Node "inst56|count_raw[23]~27|datac"
    Warning (332126): Node "inst56|count_raw[23]~27|combout"
    Warning (332126): Node "inst56|count_raw~232|datab"
Warning (332125): Found combinational loop of 4 nodes File: E:/FPGA/SEA/SEA_FPGA/ab_8.v Line: 67
    Warning (332126): Node "inst56|count_raw~231|combout"
    Warning (332126): Node "inst56|count_raw[22]~22|datac"
    Warning (332126): Node "inst56|count_raw[22]~22|combout"
    Warning (332126): Node "inst56|count_raw~231|datab"
Warning (332125): Found combinational loop of 4 nodes File: E:/FPGA/SEA/SEA_FPGA/ab_8.v Line: 67
    Warning (332126): Node "inst56|count_raw~230|combout"
    Warning (332126): Node "inst56|count_raw[21]~17|datac"
    Warning (332126): Node "inst56|count_raw[21]~17|combout"
    Warning (332126): Node "inst56|count_raw~230|datab"
Warning (332125): Found combinational loop of 4 nodes File: E:/FPGA/SEA/SEA_FPGA/ab_8.v Line: 67
    Warning (332126): Node "inst56|count_raw~229|combout"
    Warning (332126): Node "inst56|count_raw[20]~12|datac"
    Warning (332126): Node "inst56|count_raw[20]~12|combout"
    Warning (332126): Node "inst56|count_raw~229|datab"
Warning (332125): Found combinational loop of 4 nodes File: E:/FPGA/SEA/SEA_FPGA/ab_8.v Line: 67
    Warning (332126): Node "inst56|count_raw~228|combout"
    Warning (332126): Node "inst56|count_raw[19]~7|datac"
    Warning (332126): Node "inst56|count_raw[19]~7|combout"
    Warning (332126): Node "inst56|count_raw~228|datab"
Warning (332125): Found combinational loop of 4 nodes File: E:/FPGA/SEA/SEA_FPGA/ab_8.v Line: 67
    Warning (332126): Node "inst56|count_raw~227|combout"
    Warning (332126): Node "inst56|count_raw[18]~2|datac"
    Warning (332126): Node "inst56|count_raw[18]~2|combout"
    Warning (332126): Node "inst56|count_raw~227|datab"
Warning (332125): Found combinational loop of 4 nodes File: E:/FPGA/SEA/SEA_FPGA/controller/nominal_top.v Line: 548
    Warning (332126): Node "inst55|stop_cnt[6]~6|combout"
    Warning (332126): Node "inst55|stop_cnt~59|dataa"
    Warning (332126): Node "inst55|stop_cnt~59|combout"
    Warning (332126): Node "inst55|stop_cnt[6]~6|datad"
Warning (332125): Found combinational loop of 4 nodes File: E:/FPGA/SEA/SEA_FPGA/controller/nominal_top.v Line: 548
    Warning (332126): Node "inst55|stop_cnt[7]~2|combout"
    Warning (332126): Node "inst55|stop_cnt~58|dataa"
    Warning (332126): Node "inst55|stop_cnt~58|combout"
    Warning (332126): Node "inst55|stop_cnt[7]~2|datad"
Warning (332125): Found combinational loop of 4 nodes File: E:/FPGA/SEA/SEA_FPGA/controller/nominal_top.v Line: 548
    Warning (332126): Node "inst55|stop_cnt[4]~10|combout"
    Warning (332126): Node "inst55|stop_cnt~57|dataa"
    Warning (332126): Node "inst55|stop_cnt~57|combout"
    Warning (332126): Node "inst55|stop_cnt[4]~10|datad"
Warning (332125): Found combinational loop of 4 nodes File: E:/FPGA/SEA/SEA_FPGA/controller/nominal_top.v Line: 548
    Warning (332126): Node "inst55|stop_cnt[5]~26|combout"
    Warning (332126): Node "inst55|stop_cnt~56|dataa"
    Warning (332126): Node "inst55|stop_cnt~56|combout"
    Warning (332126): Node "inst55|stop_cnt[5]~26|datad"
Warning (332125): Found combinational loop of 4 nodes File: E:/FPGA/SEA/SEA_FPGA/controller/nominal_top.v Line: 548
    Warning (332126): Node "inst55|stop_cnt[1]~22|combout"
    Warning (332126): Node "inst55|stop_cnt~55|dataa"
    Warning (332126): Node "inst55|stop_cnt~55|combout"
    Warning (332126): Node "inst55|stop_cnt[1]~22|datad"
Warning (332125): Found combinational loop of 4 nodes File: E:/FPGA/SEA/SEA_FPGA/controller/nominal_top.v Line: 548
    Warning (332126): Node "inst55|stop_cnt[2]~18|combout"
    Warning (332126): Node "inst55|stop_cnt~54|dataa"
    Warning (332126): Node "inst55|stop_cnt~54|combout"
    Warning (332126): Node "inst55|stop_cnt[2]~18|datad"
Warning (332125): Found combinational loop of 4 nodes File: E:/FPGA/SEA/SEA_FPGA/controller/nominal_top.v Line: 548
    Warning (332126): Node "inst55|stop_cnt[3]~14|combout"
    Warning (332126): Node "inst55|stop_cnt~53|dataa"
    Warning (332126): Node "inst55|stop_cnt~53|combout"
    Warning (332126): Node "inst55|stop_cnt[3]~14|datad"
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: FSMC_DATA[10]~output  from: oe  to: o
    Info (332098): Cell: FSMC_DATA[11]~output  from: oe  to: o
    Info (332098): Cell: FSMC_DATA[12]~output  from: oe  to: o
    Info (332098): Cell: FSMC_DATA[13]~output  from: oe  to: o
    Info (332098): Cell: FSMC_DATA[14]~output  from: oe  to: o
    Info (332098): Cell: FSMC_DATA[15]~output  from: oe  to: o
    Info (332098): Cell: FSMC_DATA[1]~output  from: oe  to: o
    Info (332098): Cell: FSMC_DATA[2]~output  from: oe  to: o
    Info (332098): Cell: FSMC_DATA[3]~output  from: oe  to: o
    Info (332098): Cell: FSMC_DATA[4]~output  from: oe  to: o
    Info (332098): Cell: FSMC_DATA[5]~output  from: oe  to: o
    Info (332098): Cell: FSMC_DATA[6]~output  from: oe  to: o
    Info (332098): Cell: FSMC_DATA[7]~output  from: oe  to: o
    Info (332098): Cell: FSMC_DATA[8]~output  from: oe  to: o
    Info (332098): Cell: FSMC_DATA[9]~output  from: oe  to: o
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node PLL_M:inst|altpll:altpll_component|PLL_M_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: E:/FPGA/SEA/SEA_FPGA/db/pll_m_altpll.v Line: 77
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node PLL_M:inst|altpll:altpll_component|PLL_M_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_1) File: E:/FPGA/SEA/SEA_FPGA/db/pll_m_altpll.v Line: 77
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node PLL_M:inst|altpll:altpll_component|PLL_M_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C2 of PLL_1) File: E:/FPGA/SEA/SEA_FPGA/db/pll_m_altpll.v Line: 77
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node baudrate_ctrl:inst9|clk_r  File: E:/FPGA/SEA/SEA_FPGA/baudrate_ctrl.v Line: 52
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node nominal_top:inst55|clk_c  File: E:/FPGA/SEA/SEA_FPGA/controller/nominal_top.v Line: 71
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node nominal_top:inst55|clk_c~4 File: E:/FPGA/SEA/SEA_FPGA/controller/nominal_top.v Line: 71
Info (176353): Automatically promoted node nominal_top:inst55|control_timer:inst1|clk_h  File: E:/FPGA/SEA/SEA_FPGA/timer/control_timer.v Line: 6
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node nominal_top:inst55|outaddr_out[1] File: E:/FPGA/SEA/SEA_FPGA/controller/nominal_top.v Line: 548
        Info (176357): Destination node nominal_top:inst55|wr_rate_out File: E:/FPGA/SEA/SEA_FPGA/controller/nominal_top.v Line: 548
        Info (176357): Destination node nominal_top:inst55|outaddr_out[0] File: E:/FPGA/SEA/SEA_FPGA/controller/nominal_top.v Line: 548
        Info (176357): Destination node nominal_top:inst55|control_timer:inst1|clk_h~2 File: E:/FPGA/SEA/SEA_FPGA/timer/control_timer.v Line: 6
        Info (176357): Destination node nominal_top:inst55|rd_code_out File: E:/FPGA/SEA/SEA_FPGA/controller/nominal_top.v Line: 548
        Info (176357): Destination node nominal_top:inst55|cs_code_out[1] File: E:/FPGA/SEA/SEA_FPGA/controller/nominal_top.v Line: 548
Info (176353): Automatically promoted node nominal_top:inst55|start_model  File: E:/FPGA/SEA/SEA_FPGA/controller/nominal_top.v Line: 457
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node nominal_top:inst55|start_model~1 File: E:/FPGA/SEA/SEA_FPGA/controller/nominal_top.v Line: 457
Info (176353): Automatically promoted node rs485:inst14|rdn  File: E:/FPGA/SEA/SEA_FPGA/rs485.v Line: 83
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node rs485:inst14|db[9]~0 File: E:/FPGA/SEA/SEA_FPGA/rs485.v Line: 54
        Info (176357): Destination node rs485:inst14|db[8]~2 File: E:/FPGA/SEA/SEA_FPGA/rs485.v Line: 54
        Info (176357): Destination node rs485:inst14|db[7]~4 File: E:/FPGA/SEA/SEA_FPGA/rs485.v Line: 54
        Info (176357): Destination node rs485:inst14|db[6]~6 File: E:/FPGA/SEA/SEA_FPGA/rs485.v Line: 54
        Info (176357): Destination node rs485:inst14|db[5]~8 File: E:/FPGA/SEA/SEA_FPGA/rs485.v Line: 54
        Info (176357): Destination node rs485:inst14|db[4]~10 File: E:/FPGA/SEA/SEA_FPGA/rs485.v Line: 54
        Info (176357): Destination node rs485:inst14|db[3]~12 File: E:/FPGA/SEA/SEA_FPGA/rs485.v Line: 54
        Info (176357): Destination node rs485:inst14|db[2]~14 File: E:/FPGA/SEA/SEA_FPGA/rs485.v Line: 54
        Info (176357): Destination node rs485:inst14|db[1]~16 File: E:/FPGA/SEA/SEA_FPGA/rs485.v Line: 54
        Info (176357): Destination node rs485:inst14|db[0]~18 File: E:/FPGA/SEA/SEA_FPGA/rs485.v Line: 54
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node spi_ctrl:inst18|tr_clk  File: E:/FPGA/SEA/SEA_FPGA/spi_ctrl.v Line: 48
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node spi_ctrl:inst18|tr_clk~1 File: E:/FPGA/SEA/SEA_FPGA/spi_ctrl.v Line: 48
Info (176353): Automatically promoted node AB_8:inst56|count_raw[0]~226  File: E:/FPGA/SEA/SEA_FPGA/ab_8.v Line: 137
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node AB_8:inst56|count_raw[18]~0 File: E:/FPGA/SEA/SEA_FPGA/ab_8.v Line: 137
        Info (176357): Destination node AB_8:inst56|count_raw[18]~2 File: E:/FPGA/SEA/SEA_FPGA/ab_8.v Line: 137
        Info (176357): Destination node AB_8:inst56|count_raw[19]~7 File: E:/FPGA/SEA/SEA_FPGA/ab_8.v Line: 137
        Info (176357): Destination node AB_8:inst56|count_raw[20]~12 File: E:/FPGA/SEA/SEA_FPGA/ab_8.v Line: 137
        Info (176357): Destination node AB_8:inst56|count_raw[21]~17 File: E:/FPGA/SEA/SEA_FPGA/ab_8.v Line: 137
        Info (176357): Destination node AB_8:inst56|count_raw[22]~22 File: E:/FPGA/SEA/SEA_FPGA/ab_8.v Line: 137
        Info (176357): Destination node AB_8:inst56|count_raw[23]~27 File: E:/FPGA/SEA/SEA_FPGA/ab_8.v Line: 137
        Info (176357): Destination node AB_8:inst56|count_raw[24]~32 File: E:/FPGA/SEA/SEA_FPGA/ab_8.v Line: 137
        Info (176357): Destination node AB_8:inst56|count_raw[25]~37 File: E:/FPGA/SEA/SEA_FPGA/ab_8.v Line: 137
        Info (176357): Destination node AB_8:inst56|count_raw[26]~42 File: E:/FPGA/SEA/SEA_FPGA/ab_8.v Line: 137
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:06
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:04
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:31
Info (170193): Fitter routing operations beginning
Info (170089): 2e+03 ns of routing delay (approximately 6.0% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 12% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 27% of the available device resources in the region that extends from location X11_Y0 to location X22_Y11
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:46
Info (11888): Total time spent on timing analysis during the Fitter is 27.85 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:09
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file E:/FPGA/SEA/SEA_FPGA/output_files/SEA.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 209 warnings
    Info: Peak virtual memory: 5417 megabytes
    Info: Processing ended: Wed Mar 06 18:01:18 2019
    Info: Elapsed time: 00:01:53
    Info: Total CPU time (on all processors): 00:01:56


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/FPGA/SEA/SEA_FPGA/output_files/SEA.fit.smsg.


