# clock_fpga
初始版本，可以实现进位，但是分计数器和小时计数器的进位会延迟一个时钟周期，此时我的秒、分、时计数器用的时钟都是经过分频器得到的1Hz，所以会延迟1s
