# set_property MARK_DEBUG true [get_nets {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[0]}]
# set_property MARK_DEBUG true [get_nets {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[1]}]
# set_property MARK_DEBUG true [get_nets {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[2]}]
# set_property MARK_DEBUG true [get_nets {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[3]}]
# set_property MARK_DEBUG true [get_nets {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[4]}]
# set_property MARK_DEBUG true [get_nets {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[5]}]
# set_property MARK_DEBUG true [get_nets {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[6]}]
# set_property MARK_DEBUG true [get_nets {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[7]}]
# set_property MARK_DEBUG true [get_nets {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[8]}]
# set_property MARK_DEBUG true [get_nets {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[9]}]
# set_property MARK_DEBUG true [get_nets {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[10]}]
# set_property MARK_DEBUG true [get_nets {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[11]}]
# set_property MARK_DEBUG true [get_nets {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[12]}]
# set_property MARK_DEBUG true [get_nets {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[13]}]
# set_property MARK_DEBUG true [get_nets {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[14]}]
# set_property MARK_DEBUG true [get_nets {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[15]}]
# set_property MARK_DEBUG true [get_nets {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[16]}]
# set_property MARK_DEBUG true [get_nets {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[17]}]
# set_property MARK_DEBUG true [get_nets {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[18]}]
# set_property MARK_DEBUG true [get_nets {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[19]}]
# set_property MARK_DEBUG true [get_nets {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[20]}]
# set_property MARK_DEBUG true [get_nets {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[21]}]
# set_property MARK_DEBUG true [get_nets {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[22]}]
# set_property MARK_DEBUG true [get_nets {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[23]}]
# set_property MARK_DEBUG true [get_nets {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[24]}]
# set_property MARK_DEBUG true [get_nets {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[25]}]
# set_property MARK_DEBUG true [get_nets {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[26]}]
# set_property MARK_DEBUG true [get_nets {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[27]}]
# set_property MARK_DEBUG true [get_nets {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[28]}]
# set_property MARK_DEBUG true [get_nets {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[29]}]
# set_property MARK_DEBUG true [get_nets {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[30]}]
# set_property MARK_DEBUG true [get_nets {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[31]}]
# set_property MARK_DEBUG true [get_nets {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[32]}]
# set_property MARK_DEBUG true [get_nets {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[33]}]
# 
# create_debug_core u_ila_0 ila
# set_property ALL_PROBE_SAME_MU true [get_debug_cores u_ila_0]
# set_property ALL_PROBE_SAME_MU_CNT 2 [get_debug_cores u_ila_0]
# set_property C_ADV_TRIGGER false [get_debug_cores u_ila_0]
# set_property C_DATA_DEPTH 2048 [get_debug_cores u_ila_0]
# set_property C_EN_STRG_QUAL true [get_debug_cores u_ila_0]
# set_property C_INPUT_PIPE_STAGES 3 [get_debug_cores u_ila_0]
# set_property C_TRIGIN_EN false [get_debug_cores u_ila_0]
# set_property C_TRIGOUT_EN false [get_debug_cores u_ila_0]
# set_property port_width 1 [get_debug_ports u_ila_0/clk]
# connect_debug_port u_ila_0/clk [get_nets [list system_i/processing_system7_0/inst/FCLK_CLK0]]
# set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe0]
# 
# set_property port_width 1 [get_debug_ports u_ila_0/probe0]
# connect_debug_port u_ila_0/probe0 [get_nets [list system_i/axi_c2c_z_axi_c2c_link_status_out]]
# create_debug_port u_ila_0 probe
# set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe1]
# set_property port_width 1 [get_debug_ports u_ila_0/probe1]
# connect_debug_port u_ila_0/probe1 [get_nets [list system_i/axi_c2c_z_axi_c2c_multi_bit_error_out]]
# create_debug_port u_ila_0 probe
# set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe2]
# set_property port_width 4 [get_debug_ports u_ila_0/probe2]
# connect_debug_port u_ila_0/probe2 [get_nets [list \
# {system_i/S2L1_L2S1_S2L0_L2S0_IRQs[0]} \
# {system_i/S2L1_L2S1_S2L0_L2S0_IRQs[1]} \
# {system_i/S2L1_L2S1_S2L0_L2S0_IRQs[2]} \
# {system_i/S2L1_L2S1_S2L0_L2S0_IRQs[3]} \
# ]]
# create_debug_port u_ila_0 probe
# set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe3]
# set_property port_width 1 [get_debug_ports u_ila_0/probe3]
# connect_debug_port u_ila_0/probe3 [get_nets [list \
# system_i/XADC_IRQ
# ]]
# create_debug_port u_ila_0 probe
# set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe4]
# set_property port_width 1 [get_debug_ports u_ila_0/probe4]
# connect_debug_port u_ila_0/probe4 [get_nets [list \
# {system_i/SM_IRQ} \
# ]]
# 
# create_debug_core u_ila_1 ila
# set_property ALL_PROBE_SAME_MU true [get_debug_cores u_ila_1]
# set_property ALL_PROBE_SAME_MU_CNT 3 [get_debug_cores u_ila_1]
# set_property C_ADV_TRIGGER false [get_debug_cores u_ila_1]
# set_property C_DATA_DEPTH 2048 [get_debug_cores u_ila_1]
# set_property C_EN_STRG_QUAL true [get_debug_cores u_ila_1]
# set_property C_INPUT_PIPE_STAGES 3 [get_debug_cores u_ila_1]
# set_property C_TRIGIN_EN false [get_debug_cores u_ila_1]
# set_property C_TRIGOUT_EN false [get_debug_cores u_ila_1]
# set_property port_width 1 [get_debug_ports u_ila_1/clk]
# connect_debug_port u_ila_1/clk [get_nets [list system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/axi_chip2chip_clk_gen_inst/clk_ph_out]]
# set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_1/probe0]
# set_property port_width 34 [get_debug_ports u_ila_1/probe0]
# connect_debug_port u_ila_1/probe0 [get_nets [list \
# {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[0]} \
# {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[1]} \
# {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[2]} \
# {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[3]} \
# {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[4]} \
# {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[5]} \
# {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[6]} \
# {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[7]} \
# {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[8]} \
# {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[9]} \
# {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[10]} \
# {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[11]} \
# {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[12]} \
# {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[13]} \
# {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[14]} \
# {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[15]} \
# {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[16]} \
# {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[17]} \
# {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[18]} \
# {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[19]} \
# {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[20]} \
# {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[21]} \
# {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[22]} \
# {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[23]} \
# {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[24]} \
# {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[25]} \
# {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[26]} \
# {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[27]} \
# {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[28]} \
# {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[29]} \
# {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[30]} \
# {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[31]} \
# {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[32]} \
# {system_i/axi_c2c_z/inst/slave_fpga_gen.axi_chip2chip_slave_phy_inst/slave_sio_phy.axi_chip2chip_sio_input_inst/Q[33]} \
# ]]
# set_property C_CLK_INPUT_FREQ_HZ 300000000 [get_debug_cores dbg_hub]
# set_property C_ENABLE_CLK_DIVIDER false [get_debug_cores dbg_hub]
# set_property C_USER_SCAN_CHAIN 1 [get_debug_cores dbg_hub]
# connect_debug_port dbg_hub/clk [get_nets u_ila_1_clk_ph_out]