Flow report for top
Sat Oct 21 15:17:28 2017
Quartus Prime Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log
  8. Flow Messages
  9. Flow Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------------+
; Flow Summary                                                                  ;
+---------------------------------+---------------------------------------------+
; Flow Status                     ; Successful - Sat Oct 21 15:17:28 2017       ;
; Quartus Prime Version           ; 17.0.0 Build 595 04/25/2017 SJ Lite Edition ;
; Revision Name                   ; top                                         ;
; Top-level Entity Name           ; top                                         ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEMA4U23C6                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 638 / 15,880 ( 4 % )                        ;
; Total registers                 ; 1243                                        ;
; Total pins                      ; 177 / 314 ( 56 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 9,216 / 2,764,800 ( < 1 % )                 ;
; Total DSP Blocks                ; 0 / 84 ( 0 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0 / 5 ( 0 % )                               ;
; Total DLLs                      ; 1 / 4 ( 25 % )                              ;
+---------------------------------+---------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 10/21/2017 15:11:59 ;
; Main task         ; Compilation         ;
; Revision Name     ; top                 ;
+-------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                                                                     ;
+---------------------------------------+--------------------------------------------------------------------------+---------------+--------------------------------+------------------+
; Assignment Name                       ; Value                                                                    ; Default Value ; Entity Name                    ; Section Id       ;
+---------------------------------------+--------------------------------------------------------------------------+---------------+--------------------------------+------------------+
; COMPILER_SIGNATURE_ID                 ; 53350634538263.150856271625696                                           ; --            ; --                             ; --               ;
; ECO_REGENERATE_REPORT                 ; On                                                                       ; Off           ; --                             ; --               ;
; EDA_OUTPUT_DATA_FORMAT                ; Systemverilog Hdl                                                        ; --            ; --                             ; eda_simulation   ;
; EDA_SIMULATION_TOOL                   ; ModelSim-Altera (SystemVerilog)                                          ; <None>        ; --                             ; --               ;
; EDA_TIME_SCALE                        ; 1 ps                                                                     ; --            ; --                             ; eda_simulation   ;
; ENABLE_SIGNALTAP                      ; On                                                                       ; --            ; --                             ; --               ;
; HPS_ISW_FILE                          ; soc_system/synthesis/submodules/sequencer/alt_types.pre.h                ; --            ; soc_system_hps_0_hps_io_border ; --               ;
; HPS_ISW_FILE                          ; soc_system/synthesis/submodules/sequencer/sequencer_auto_ac_init.pre.c   ; --            ; soc_system_hps_0_hps_io_border ; --               ;
; HPS_ISW_FILE                          ; soc_system/synthesis/submodules/sequencer/system.pre.h                   ; --            ; soc_system_hps_0_hps_io_border ; --               ;
; HPS_ISW_FILE                          ; soc_system/synthesis/submodules/sequencer/sequencer.pre.h                ; --            ; soc_system_hps_0_hps_io_border ; --               ;
; HPS_ISW_FILE                          ; soc_system/synthesis/submodules/sequencer/tclrpt.pre.c                   ; --            ; soc_system_hps_0_hps_io_border ; --               ;
; HPS_ISW_FILE                          ; soc_system/synthesis/submodules/sequencer/sequencer.pre.c                ; --            ; soc_system_hps_0_hps_io_border ; --               ;
; HPS_ISW_FILE                          ; soc_system/synthesis/submodules/sequencer/sequencer_defines.pre.h        ; --            ; soc_system_hps_0_hps_io_border ; --               ;
; HPS_ISW_FILE                          ; soc_system/synthesis/submodules/sequencer/emif.pre.xml                   ; --            ; soc_system_hps_0_hps_io_border ; --               ;
; HPS_ISW_FILE                          ; soc_system/synthesis/submodules/sequencer/sdram_io.pre.h                 ; --            ; soc_system_hps_0_hps_io_border ; --               ;
; HPS_ISW_FILE                          ; soc_system/synthesis/submodules/sequencer/sequencer_auto_inst_init.pre.c ; --            ; soc_system_hps_0_hps_io_border ; --               ;
; HPS_ISW_FILE                          ; soc_system/synthesis/submodules/sequencer/tclrpt.pre.h                   ; --            ; soc_system_hps_0_hps_io_border ; --               ;
; HPS_ISW_FILE                          ; soc_system/synthesis/submodules/sequencer/sequencer_auto.pre.h           ; --            ; soc_system_hps_0_hps_io_border ; --               ;
; HPS_ISW_FILE                          ; soc_system/synthesis/submodules/hps.pre.xml                              ; --            ; soc_system_hps_0_hps_io_border ; --               ;
; HPS_PARTITION                         ; On                                                                       ; --            ; soc_system_hps_0_hps_io_border ; --               ;
; MAX_CORE_JUNCTION_TEMP                ; 85                                                                       ; --            ; --                             ; --               ;
; MIN_CORE_JUNCTION_TEMP                ; 0                                                                        ; --            ; --                             ; --               ;
; MISC_FILE                             ; soc_system/synthesis/../soc_system.cmp                                   ; --            ; --                             ; --               ;
; MISC_FILE                             ; soc_system/synthesis/soc_system_hps_0_hps.svd                            ; --            ; --                             ; --               ;
; MISC_FILE                             ; soc_system/synthesis/../../soc_system.qsys                               ; --            ; --                             ; --               ;
; MISC_FILE                             ; soc_system/synthesis/submodules/sequencer/alt_types.pre.h                ; --            ; --                             ; --               ;
; MISC_FILE                             ; soc_system/synthesis/submodules/sequencer/sequencer_auto_ac_init.pre.c   ; --            ; --                             ; --               ;
; MISC_FILE                             ; soc_system/synthesis/submodules/sequencer/system.pre.h                   ; --            ; --                             ; --               ;
; MISC_FILE                             ; soc_system/synthesis/submodules/sequencer/sequencer.pre.h                ; --            ; --                             ; --               ;
; MISC_FILE                             ; soc_system/synthesis/submodules/sequencer/tclrpt.pre.c                   ; --            ; --                             ; --               ;
; MISC_FILE                             ; soc_system/synthesis/submodules/sequencer/sequencer.pre.c                ; --            ; --                             ; --               ;
; MISC_FILE                             ; soc_system/synthesis/submodules/sequencer/sequencer_defines.pre.h        ; --            ; --                             ; --               ;
; MISC_FILE                             ; soc_system/synthesis/submodules/sequencer/emif.pre.xml                   ; --            ; --                             ; --               ;
; MISC_FILE                             ; soc_system/synthesis/submodules/sequencer/sdram_io.pre.h                 ; --            ; --                             ; --               ;
; MISC_FILE                             ; soc_system/synthesis/submodules/sequencer/sequencer_auto_inst_init.pre.c ; --            ; --                             ; --               ;
; MISC_FILE                             ; soc_system/synthesis/submodules/sequencer/tclrpt.pre.h                   ; --            ; --                             ; --               ;
; MISC_FILE                             ; soc_system/synthesis/submodules/sequencer/sequencer_auto.pre.h           ; --            ; --                             ; --               ;
; MISC_FILE                             ; soc_system/synthesis/submodules/hps.pre.xml                              ; --            ; --                             ; --               ;
; MISC_FILE                             ; ip/altsource_probe/hps_reset_bb.v                                        ; --            ; --                             ; --               ;
; MISC_FILE                             ; ip/fir_ex/fir_ex.cmp                                                     ; --            ; --                             ; --               ;
; MISC_FILE                             ; ip/fir_ex/fir_ex_sim/dspba_library_package.vhd                           ; --            ; --                             ; --               ;
; MISC_FILE                             ; ip/fir_ex/fir_ex_sim/dspba_library.vhd                                   ; --            ; --                             ; --               ;
; MISC_FILE                             ; ip/fir_ex/fir_ex_sim/auk_dspip_math_pkg_hpfir.vhd                        ; --            ; --                             ; --               ;
; MISC_FILE                             ; ip/fir_ex/fir_ex_sim/auk_dspip_lib_pkg_hpfir.vhd                         ; --            ; --                             ; --               ;
; MISC_FILE                             ; ip/fir_ex/fir_ex_sim/auk_dspip_avalon_streaming_controller_hpfir.vhd     ; --            ; --                             ; --               ;
; MISC_FILE                             ; ip/fir_ex/fir_ex_sim/auk_dspip_avalon_streaming_sink_hpfir.vhd           ; --            ; --                             ; --               ;
; MISC_FILE                             ; ip/fir_ex/fir_ex_sim/auk_dspip_avalon_streaming_source_hpfir.vhd         ; --            ; --                             ; --               ;
; MISC_FILE                             ; ip/fir_ex/fir_ex_sim/auk_dspip_roundsat_hpfir.vhd                        ; --            ; --                             ; --               ;
; MISC_FILE                             ; ip/fir_ex/fir_ex_sim/altera_avalon_sc_fifo.v                             ; --            ; --                             ; --               ;
; MISC_FILE                             ; ip/fir_ex/fir_ex_sim/fir_ex_rtl_core.vhd                                 ; --            ; --                             ; --               ;
; MISC_FILE                             ; ip/fir_ex/fir_ex_sim/fir_ex_ast.vhd                                      ; --            ; --                             ; --               ;
; MISC_FILE                             ; ip/fir_ex/fir_ex_sim/fir_ex.vhd                                          ; --            ; --                             ; --               ;
; MISC_FILE                             ; ip/fir_ex/fir_ex_sim/fir_ex_nativelink.tcl                               ; --            ; --                             ; --               ;
; MISC_FILE                             ; ip/fir_ex/fir_ex_sim/fir_ex_msim.tcl                                     ; --            ; --                             ; --               ;
; MISC_FILE                             ; ip/fir_ex/fir_ex_sim/fir_ex_tb.vhd                                       ; --            ; --                             ; --               ;
; MISC_FILE                             ; ip/fir_ex/fir_ex_sim/fir_ex_mlab.m                                       ; --            ; --                             ; --               ;
; MISC_FILE                             ; ip/fir_ex/fir_ex_sim/fir_ex_model.m                                      ; --            ; --                             ; --               ;
; MISC_FILE                             ; ip/fir_ex/fir_ex_sim/fir_ex_coef_int.txt                                 ; --            ; --                             ; --               ;
; MISC_FILE                             ; ip/fir_ex/fir_ex_sim/fir_ex_input.txt                                    ; --            ; --                             ; --               ;
; MISC_FILE                             ; ip/fir_ex/fir_ex_sim/fir_ex_param.txt                                    ; --            ; --                             ; --               ;
; MISC_FILE                             ; ip/fir_in/fir_in.cmp                                                     ; --            ; --                             ; --               ;
; MISC_FILE                             ; ip/fir_in/fir_in_sim/dspba_library_package.vhd                           ; --            ; --                             ; --               ;
; MISC_FILE                             ; ip/fir_in/fir_in_sim/dspba_library.vhd                                   ; --            ; --                             ; --               ;
; MISC_FILE                             ; ip/fir_in/fir_in_sim/auk_dspip_math_pkg_hpfir.vhd                        ; --            ; --                             ; --               ;
; MISC_FILE                             ; ip/fir_in/fir_in_sim/auk_dspip_lib_pkg_hpfir.vhd                         ; --            ; --                             ; --               ;
; MISC_FILE                             ; ip/fir_in/fir_in_sim/auk_dspip_avalon_streaming_controller_hpfir.vhd     ; --            ; --                             ; --               ;
; MISC_FILE                             ; ip/fir_in/fir_in_sim/auk_dspip_avalon_streaming_sink_hpfir.vhd           ; --            ; --                             ; --               ;
; MISC_FILE                             ; ip/fir_in/fir_in_sim/auk_dspip_avalon_streaming_source_hpfir.vhd         ; --            ; --                             ; --               ;
; MISC_FILE                             ; ip/fir_in/fir_in_sim/auk_dspip_roundsat_hpfir.vhd                        ; --            ; --                             ; --               ;
; MISC_FILE                             ; ip/fir_in/fir_in_sim/altera_avalon_sc_fifo.v                             ; --            ; --                             ; --               ;
; MISC_FILE                             ; ip/fir_in/fir_in_sim/fir_in_rtl_core.vhd                                 ; --            ; --                             ; --               ;
; MISC_FILE                             ; ip/fir_in/fir_in_sim/fir_in_ast.vhd                                      ; --            ; --                             ; --               ;
; MISC_FILE                             ; ip/fir_in/fir_in_sim/fir_in.vhd                                          ; --            ; --                             ; --               ;
; MISC_FILE                             ; ip/fir_in/fir_in_sim/fir_in_nativelink.tcl                               ; --            ; --                             ; --               ;
; MISC_FILE                             ; ip/fir_in/fir_in_sim/fir_in_msim.tcl                                     ; --            ; --                             ; --               ;
; MISC_FILE                             ; ip/fir_in/fir_in_sim/fir_in_tb.vhd                                       ; --            ; --                             ; --               ;
; MISC_FILE                             ; ip/fir_in/fir_in_sim/fir_in_mlab.m                                       ; --            ; --                             ; --               ;
; MISC_FILE                             ; ip/fir_in/fir_in_sim/fir_in_model.m                                      ; --            ; --                             ; --               ;
; MISC_FILE                             ; ip/fir_in/fir_in_sim/fir_in_coef_int.txt                                 ; --            ; --                             ; --               ;
; MISC_FILE                             ; ip/fir_in/fir_in_sim/fir_in_input.txt                                    ; --            ; --                             ; --               ;
; MISC_FILE                             ; ip/fir_in/fir_in_sim/fir_in_param.txt                                    ; --            ; --                             ; --               ;
; NUM_PARALLEL_PROCESSORS               ; 4                                                                        ; --            ; --                             ; --               ;
; PARTITION_COLOR                       ; -- (Not supported for targeted family)                                   ; --            ; --                             ; Top              ;
; PARTITION_FITTER_PRESERVATION_LEVEL   ; -- (Not supported for targeted family)                                   ; --            ; --                             ; Top              ;
; PARTITION_NETLIST_TYPE                ; -- (Not supported for targeted family)                                   ; --            ; --                             ; Top              ;
; POWER_BOARD_THERMAL_MODEL             ; None (CONSERVATIVE)                                                      ; --            ; --                             ; --               ;
; POWER_PRESET_COOLING_SOLUTION         ; 23 MM HEAT SINK WITH 200 LFPM AIRFLOW                                    ; --            ; --                             ; --               ;
; PROJECT_OUTPUT_DIRECTORY              ; output_files                                                             ; --            ; --                             ; --               ;
; SLD_FILE                              ; soc_system/synthesis/soc_system.regmap                                   ; --            ; --                             ; --               ;
; SLD_FILE                              ; soc_system/synthesis/soc_system.debuginfo                                ; --            ; --                             ; --               ;
; SLD_FILE                              ; db/stp1_auto_stripped.stp                                                ; --            ; --                             ; --               ;
; SLD_INFO                              ; QSYS_NAME soc_system HAS_SOPCINFO 1 GENERATION_ID 1508559073             ; --            ; soc_system                     ; --               ;
; SLD_NODE_CREATOR_ID                   ; 110                                                                      ; --            ; --                             ; auto_signaltap_0 ;
; SLD_NODE_ENTITY_NAME                  ; sld_signaltap                                                            ; --            ; --                             ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT         ; SLD_RAM_BLOCK_TYPE=AUTO                                                  ; --            ; --                             ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT         ; SLD_NODE_INFO=805334528                                                  ; --            ; --                             ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT         ; SLD_POWER_UP_TRIGGER=0                                                   ; --            ; --                             ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT         ; SLD_STORAGE_QUALIFIER_INVERSION_MASK_LENGTH=0                            ; --            ; --                             ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT         ; SLD_ATTRIBUTE_MEM_MODE=OFF                                               ; --            ; --                             ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT         ; SLD_STATE_FLOW_USE_GENERATED=0                                           ; --            ; --                             ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT         ; SLD_STATE_BITS=11                                                        ; --            ; --                             ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT         ; SLD_BUFFER_FULL_STOP=1                                                   ; --            ; --                             ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT         ; SLD_CURRENT_RESOURCE_WIDTH=1                                             ; --            ; --                             ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT         ; SLD_INCREMENTAL_ROUTING=1                                                ; --            ; --                             ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT         ; SLD_TRIGGER_LEVEL=1                                                      ; --            ; --                             ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT         ; SLD_TRIGGER_IN_ENABLED=0                                                 ; --            ; --                             ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT         ; SLD_TRIGGER_PIPELINE=0                                                   ; --            ; --                             ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT         ; SLD_RAM_PIPELINE=0                                                       ; --            ; --                             ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT         ; SLD_COUNTER_PIPELINE=0                                                   ; --            ; --                             ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT         ; SLD_ADVANCED_TRIGGER_ENTITY=basic,1,                                     ; --            ; --                             ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT         ; SLD_TRIGGER_LEVEL_PIPELINE=1                                             ; --            ; --                             ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT         ; SLD_ENABLE_ADVANCED_TRIGGER=0                                            ; --            ; --                             ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT         ; SLD_SEGMENT_SIZE=1024                                                    ; --            ; --                             ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT         ; SLD_SAMPLE_DEPTH=1024                                                    ; --            ; --                             ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT         ; SLD_DATA_BITS=7                                                          ; --            ; --                             ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT         ; SLD_TRIGGER_BITS=7                                                       ; --            ; --                             ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT         ; SLD_STORAGE_QUALIFIER_BITS=7                                             ; --            ; --                             ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT         ; SLD_INVERSION_MASK=000000000000000000000000000000000000000000000         ; --            ; --                             ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT         ; SLD_INVERSION_MASK_LENGTH=45                                             ; --            ; --                             ; auto_signaltap_0 ;
; SOPCINFO_FILE                         ; soc_system/synthesis/../../soc_system.sopcinfo                           ; --            ; --                             ; --               ;
; SPD_FILE                              ; ip/fir_ex/fir_ex.spd                                                     ; --            ; --                             ; --               ;
; SPD_FILE                              ; ip/fir_in/fir_in.spd                                                     ; --            ; --                             ; --               ;
; SYNTHESIS_ONLY_QIP                    ; On                                                                       ; --            ; --                             ; --               ;
; SYNTHESIS_ONLY_QIP                    ; On                                                                       ; --            ; --                             ; --               ;
; SYNTHESIS_ONLY_QIP                    ; On                                                                       ; --            ; --                             ; --               ;
; USE_DLL_FREQUENCY_FOR_DQS_DELAY_CHAIN ; On                                                                       ; Off           ; --                             ; --               ;
; USE_SIGNALTAP_FILE                    ; stp1.stp                                                                 ; --            ; --                             ; --               ;
; VERILOG_INPUT_VERSION                 ; SystemVerilog_2005                                                       ; Verilog_2001  ; --                             ; --               ;
; VERILOG_SHOW_LMF_MAPPING_MESSAGES     ; Off                                                                      ; --            ; --                             ; --               ;
+---------------------------------------+--------------------------------------------------------------------------+---------------+--------------------------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                             ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name               ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis      ; 00:00:34     ; 1.0                     ; 1414 MB             ; 00:01:06                           ;
; Fitter                    ; 00:01:05     ; 1.1                     ; 2710 MB             ; 00:01:36                           ;
; Assembler                 ; 00:00:07     ; 1.0                     ; 1011 MB             ; 00:00:08                           ;
; TimeQuest Timing Analyzer ; 00:00:30     ; 1.1                     ; 1632 MB             ; 00:00:34                           ;
; EDA Netlist Writer        ; 00:00:05     ; 1.0                     ; 1216 MB             ; 00:00:05                           ;
; Total                     ; 00:02:21     ; --                      ; --                  ; 00:03:29                           ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+


+---------------------------------------------------------------------------------------------+
; Flow OS Summary                                                                             ;
+---------------------------+------------------+----------------+------------+----------------+
; Module Name               ; Machine Hostname ; OS Name        ; OS Version ; Processor type ;
+---------------------------+------------------+----------------+------------+----------------+
; Analysis & Synthesis      ; intel            ; Ubuntu 16.04.2 ; 16         ; x86_64         ;
; Fitter                    ; intel            ; Ubuntu 16.04.2 ; 16         ; x86_64         ;
; Assembler                 ; intel            ; Ubuntu 16.04.2 ; 16         ; x86_64         ;
; TimeQuest Timing Analyzer ; intel            ; Ubuntu 16.04.2 ; 16         ; x86_64         ;
; EDA Netlist Writer        ; intel            ; Ubuntu 16.04.2 ; 16         ; x86_64         ;
+---------------------------+------------------+----------------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off top -c top
quartus_fit --read_settings_files=off --write_settings_files=off top -c top
quartus_asm --read_settings_files=off --write_settings_files=off top -c top
quartus_sta top -c top
quartus_eda --read_settings_files=off --write_settings_files=off top -c top



