{"patent_id": "10-2023-0195970", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2025-0049922", "출원번호": "10-2023-0195970", "발명의 명칭": "인쇄 회로 기판을 포함하는 전자 장치", "출원인": "삼성전자주식회사", "발명자": "박대승"}}
{"patent_id": "10-2023-0195970", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "전자 장치(101)에 있어서,기판(200); 상기 기판에 형성된 복수의 신호 라인들 및/또는 복수의 전원 라인들(210); 상기 기판에 형성되고, 상기 복수의 신호 라인들 및/또는 복수의 전원 라인들과 연결된 복수의 도전성 패드들(220); 상기 기판 위에 배치되며, 상기 복수의 신호 라인들 및/또는 복수의 전원 라인들을 통해 상기 복수의 도전성 패드들과 전기적으로 연결된 전자 부품(230); 및상기 기판 위에 배치되며, 정전기(ESD; electrostatic discharge) 및/또는 전기적 과부화(EOS; electricaloverstress)로부터 상기 전자 부품을 보호하기 위한 보호 회로 소자(300);를 포함하고,상기 복수의 도전성 패드들 중 적어도 하나는 테스트 포인트(TP);를 포함하고,상기 보호 회로 소자의 제 1 단자(302)는 상기 테스트 포인트와 중첩(overlap)되어 전기적으로 연결된 전자 장치."}
{"patent_id": "10-2023-0195970", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서,상기 보호 회로 소자의 제 1 단자는 상기 테스트 포인트의 일부 또는 전체를 덮도록 형성된 전자 장치."}
{"patent_id": "10-2023-0195970", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 1 항 또는 제 2 항에 있어서,상기 보호 회로 소자의 제 1 단자는 상기 테스트 포인트보다 크거나 같은 크기를 갖는 전자 장치."}
{"patent_id": "10-2023-0195970", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 테스트 포인트는 상기 복수의 도전성 패드들에 포함된 다른 패드 보다 직경이 크게 형성된 전자 장치."}
{"patent_id": "10-2023-0195970", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 1 항 내지 제 4 항 중 어느 한 항에 있어서,상기 테스트 포인트는 상기 기판에서 노출되어 형성된 전자 장치."}
{"patent_id": "10-2023-0195970", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 1 항 내지 제 5 항 중 어느 한 항에 있어서,공개특허 10-2025-0049922-3-상기 테스트 포인트는 포고 핀(pogo pin)과 접촉 가능하도록 형성된 전자 장치."}
{"patent_id": "10-2023-0195970", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 1 항 내지 제 6 항 중 어느 한 항에 있어서,상기 테스트 포인트를 이용한 전자 장치의 정상 동작 및/또는 이상 동작여부의 측정은 상기 보호 회로 소자를통해(via) 이루어지는 전자 장치."}
{"patent_id": "10-2023-0195970", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 1 항 내지 제 7 항 중 어느 한 항에 있어서,상기 보호 회로 소자는 상기 테스트 포인트와 상기 전자 부품 사이에 배치된 전자 장치."}
{"patent_id": "10-2023-0195970", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 1 항 내지 제 8 항 중 어느 한 항에 있어서,상기 테스트 포인트와 상기 보호 회로 소자의 제 1 단자 사이에 배치된 저도전성 물질을 더 포함하는 전자장치."}
{"patent_id": "10-2023-0195970", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 9 항에 있어서,상기 저도전성 물질은 저항을 가진 테잎을 포함하는 전자 장치."}
{"patent_id": "10-2023-0195970", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제 1 항 내지 제 10 항 중 어느 한 항에 있어서,상기 테스트 포인트와 상기 보호 회로 소자의 제 1 단자는 납땜을 통해 연결된 전자 장치."}
{"patent_id": "10-2023-0195970", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 1 항 내지 제 11 항 중 어느 한 항에 있어서,상기 전자 부품은 프로세서 및/또는 집적회로 칩(integrated circuit chip)를 포함하는 전자 장치."}
{"patent_id": "10-2023-0195970", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제 1 항 내지 제 12 항 중 어느 한 항에 있어서,상기 보호 회로 소자는 다이오드, 바리스터, 커패시터, 및/또는 저항 중 적어도 하나를 포함하는 전자 장치."}
{"patent_id": "10-2023-0195970", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 1 항 내지 제 13 항 중 어느 한 항에 있어서,공개특허 10-2025-0049922-4-상기 보호 회로 소자의 제 2 단자는 상기 기판에 접지된 전자 장치."}
{"patent_id": "10-2023-0195970", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제 1 항 내지 제 14 항 중 어느 한 항에 있어서,상기 보호 회로 소자는 상기 제 1 단자에서 상기 제 2 단자 방향으로 전류가 흐르도록 방향성을 가진 회로 소자인 전자 장치."}
{"patent_id": "10-2023-0195970", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "인쇄 회로 기판(200)에 있어서, 복수의 신호 라인들 및/또는 복수의 전원 라인들(210); 상기 복수의 신호 라인들 및/또는 복수의 전원 라인들과 연결된 복수의 도전성 패드들(220); 상기 복수의 신호 라인들 및/또는 복수의 전원 라인들을 통해 상기 복수의 도전성 패드들과 전기적으로 연결된전자 부품(230); 및상기 복수의 도전성 패드들 중 적어도 하나와 상기 전자 부품 사이에 배치된 정전기(ESD; electrostaticdischarge) 및/또는 전기적 과부화(EOS; electrical overstress)로부터 상기 전자 부품을 보호하기 위한 보호회로 소자(300);를 포함하고,상기 복수의 도전성 패드들 중 적어도 하나는 테스트 포인트(TP);를 포함하고,상기 보호 회로 소자의 제 1 단자(302)는 상기 테스트 포인트와 중첩(overlap)되어 전기적으로 연결된 인쇄 회로 기판."}
{"patent_id": "10-2023-0195970", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제 16 항에 있어서,상기 회로 소자의 제 1 단자는 상기 테스트 포인트의 일부 또는 전체를 덮도록 형성된 인쇄 회로 기판."}
{"patent_id": "10-2023-0195970", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제 16 항 또는 제 17 항에 있어서,상기 회로 소자의 제 1 단자는 상기 테스트 포인트보다 크거나 같은 크기를 갖는 인쇄 회로 기판."}
{"patent_id": "10-2023-0195970", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제 16 항 내지 제 18 항 중 어느 한 항에 있어서,상기 테스트 포인트를 이용한 전자 장치의 정상 동작 및/또는 이상 동작여부의 측정은 상기 보호 회로 소자를통해(via) 이루어지는 인쇄 회로 기판."}
{"patent_id": "10-2023-0195970", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제 16 항 내지 제 19 항 중 어느 한 항에 있어서,공개특허 10-2025-0049922-5-상기 회로 소자는 다이오드, 바리스터, 커패시터, 및/또는 저항 중 적어도 하나를 포함하는 인쇄 회로 기판."}
{"patent_id": "10-2023-0195970", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "일 실시예에 따르면, 전자 장치에 있어서, 기판; 상기 기판에 형성된 복수의 신호 라인들 및/또는 복수의 전원 라인들; 상기 기판에 형성되고, 상기 복수의 신호 라인들 및/또는 복수의 전원 라인들과 연결된 복수의 도전성 패드들; 상기 기판 위에 배치되며, 상기 복수의 신호 라인들 및/또는 복수의 전원 라인들을 통해 상기 복수의 도 전성 패드들과 전기적으로 연결된 전자 부품; 및 상기 기판 위에 배치된 회로 소자;를 포함하고, 상기 복수의 도 전성 패드들 중 적어도 하나는 테스트 포인트;를 포함하고, 상기 회로 소자의 제 1 단자는 상기 테스트 포인트와 중첩(overlap)되어 전기적으로 연결된 전자 장치를 제공할 수 있다. 그 외에도 다양한 실시 예들이 가능하다."}
{"patent_id": "10-2023-0195970", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 개시의 다양한 실시예들은 인쇄 회로 기판을 포함하는 전자 장치에 관한 것으로서, 보다 상세하게는 ESD(electrostatic discharge) 및/또는 EOS(electrical overstress)의 방전이 용이한 인쇄 회로 기판을 포함하 는 전자 장치에 관한 것이다."}
{"patent_id": "10-2023-0195970", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "최근 새로운 기능을 가지는 전자 장치의 개발이 빠른 속도로 이루어지고 있으며, 그 보급이 확대되어 감에 따라, 사람들의 생활 속에서 휴대용 단말기와 같은 전자 장치가 차지하는 비중이 점차 높아지고 있다. 이동통신 기술의 발전으로 보편화되는 스마트 폰과 같은 휴대용 단말기는 사용자의 휴대성 및 편리성을 극대화하기 위하 여, 소형화 및 경량화에 대한 요구가 증가하고 있고, 고성능을 위하여 점점 작은 공간에 집적화된 부품들이 배 치되고 있다. 전자 장치의 경박 단소화 추세에 따라, 전자 장치에 배치되는 부품 간의 간격이 좁고 배선 밀집도가 높아 정전 기(ESD; electrostatic discharge) 및/또는 전기적 과부화(EOS; electrical overstress)에 의한 오작동이 발생 할 수 있다. 정전기(ESD) 및/또는 전기적 과부화(EOS)는 전자 장치의 제품 품질 저하 및/또는 이상 현상(예: 연결부 단락 (junction short circuit), 금속층 단선(metallization open circuit), 및/또는 산화막 게이트 파괴(gate oxide breakdown))을 야기할 수 있다. 한 예로, 전자 장치는 정전기(ESD) 및/또는 전기적 과부화(EOS)에 민감한 부품 및/또는 배선들(예: RF(radio frequency) 영역의 주파수 대역에서 동작하는 부품 및/또는 배선들)을 포함 할 수 있다. 어떤 부품 및/또는 배선들(예: RF 부품 및/또는 배선들)은 자연 발생적이거나, 전자 장치 조립 후 전자 장치를 테스트하는 과정에서 테스트 장치를 통해 유입된 정전기(ESD)에 대해 낮은 허용한계(tolerance)를 가질 수 있다. 예컨대, 작은 크기의 정전기(ESD)라도 어떤 부품 및/또는 배선들(예: RF 부품 및/또는 배선들)에 대한 심각한 손상을 야기할 수 있다. 이에 전자 장치에 포함된 인쇄 회로 기판에는 정전기(ESD) 및/또는 전기적 과부화(EOS)에 취약한 부분의 보호를 위해 정전기를 사전 차단시키거나 특정 위치(예: 그라운드)로 방전을 시킬 수 있는 보호 회로를 포함하여 설계 할 수 있다. 상술한 정보는 본 개시의 개시에 대한 이해를 돕기 위한 목적으로 하는 배경 기술(related art)로 제공될 수 있 다. 상술한 내용 중 어느 것도 본 개시의 개시와 관련하여 종래 기술(prior art)로서 적용될 수 있는지에 관해 서는 어떠한 주장이나 결정이 제기되지 않는다."}
{"patent_id": "10-2023-0195970", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "일 실시예에 따르면, 전자 장치에 있어서, 기판; 상기 기판에 형성된 복수의 신호 라인들 및/또는 복수의 전원 라인들; 상기 기판에 형성되고, 상기 복수의 신호 라인들 및/또는 복수의 전원 라인들과 연결된 복수의 도전성 패드들; 상기 기판 위에 배치되며, 상기 기판 위에 배치되며, 정전기(ESD; electrostatic discharge) 및/또는 전기적 과부화(EOS; electrical overstress)로부터 상기 전자 부품을 보호하기 위한 보호 회로 소자;를 포 함할 수 있다. 상기 복수의 도전성 패드들 중 적어도 하나는 테스트 포인트;를 포함할 수 있다. 상기 회로 소자 의 제 1 단자는 상기 테스트 포인트와 중첩(overlap)되어 전기적으로 연결된 전자 장치를 제공할 수 있다. 일 실시예에 따르면, 인쇄 회로 기판을 제공할 수 있다. 인쇄 회로 기판은 복수의 신호 라인들 및/또는 복수의 전원 라인들; 상기 복수의 신호 라인들 및/또는 복수의 전원 라인들과 연결된 복수의 도전성 패드들; 상기 복수의 신호 라인들 및/또는 복수의 전원 라인들을 통해 상기 복수의 도전성 패드들과 전기적으로 연결된 전자 부품; 및 상기 복수의 도전성 패드들 중 적어도 하나와 상기 전자 부품 사이에 배치된 정전기(ESD; electrostatic discharge) 및/또는 전기적 과부화(EOS; electrical overstress)로부터 상기 전자 부품을 보호 하기 위한 보호 회로 소자;를 포함할 수 있다. 상기 복수의 도전성 패드들 중 적어도 하나는 테스트 포인트;를 포함할 수 있다. 상기 회로 소자의 제 1 단자는 상기 테스트 포인트와 중첩(overlap)되어 전기적으로 연결될 수 있다."}
{"patent_id": "10-2023-0195970", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "item": 1, "content": "도 1은, 일 실시예들에 따른, 네트워크 환경 내의 전자 장치의 블록도이다. 도 1을 참조하면, 네트워크 환경에서 전자 장치는 제 1네트워크(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치와 통신하거나, 또는 제 2 네트워크(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치 또는 서버와 통신할 수 있다. 일 실시예에 따르면, 전자 장치는 서버를 통하여 전자 장치와 통신할 수 있다. 일 실시예에 따르면, 전자 장치는 프로세서, 메모리, 입력 모듈, 음향 출력 모듈, 디스플레이 모듈, 오디오 모듈, 센서 모듈, 인터페이스 , 연결 단자, 햅틱 모듈, 카메라 모듈, 전력 관리 모듈, 배터리, 통신 모듈 , 가입자 식별 모듈, 또는 안테나 모듈을 포함할 수 있다. 어떤 실시예에서는, 전자 장치 에는, 이 구성요소들 중 적어도 하나(예: 연결 단자)가 생략되거나, 하나 이상의 다른 구성 요소가 추가될 수 있다. 어떤 실시예에서는, 이 구성요소들 중 일부들(예: 센서 모듈, 카메라 모듈, 또는 안테나 모 듈)은 하나의 구성요소(예: 디스플레이 모듈)로 통합될 수 있다. 프로세서는, 예를 들면, 소프 트웨어(예: 프로그램)를 실행하여 프로세서에 연결된 전자 장치의 적어도 하나의 다른 구성요소 (예: 하드웨어 또는 소프트웨어 구성요소)을 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다.일 실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서는 다른 구성요소(예: 센서 모듈 또는 통신 모듈)로부터 수신된 명령 또는 데이터를 휘발성 메모리에 저장하고, 휘발성 메모리 에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리에 저장할 수 있다. 일 실시 예에 따르면, 프로세서는 메인 프로세서(예: 중앙 처리 장치 또는 어플리케이션 프로세서), 또는 이 와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(예: 그래픽 처리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함 할 수 있다. 예를 들어, 전자 장치가 메인 프로세서 및 보조 프로세서를 포함하는 경우, 보조 프로세서는 메인 프로세서보다 저전력을 사용하거나, 또는 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서는 메인 프로세서와 별개로, 또는 그 일부로서 구현될 수 있다. 보조 프로세서는, 예를 들면, 메인 프로세서가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서 를 대신하여, 또는 메인 프로세서가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서 와 함께, 전자 장치의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈, 센서 모듈 , 또는 통신 모듈)와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일 실시예에 따르면, 보조 프로세서(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성 요소(예: 카메라 모듈 또는 통신 모듈)의 일부로서 구현될 수 있다. 일 실시예에 따르면, 보조 프로세서(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능이 수행되는 전자 장치 자체에서 수행될 수 있고, 별도의 서버(예: 서버)를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi- supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않 는다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있 다. 메모리는, 전자 장치의 적어도 하나의 구성요소(예: 프로세서 또는 센서 모듈)에 의해 사 용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램) 및, 이와 관련 된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리는, 휘발성 메모리 또는 비 휘발성 메모리를 포함할 수 있다. 프로그램은 메모리에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제, 미들 웨어 또는 어플리케이션을 포함할 수 있다. 입력 모듈은, 전자 장치의 구성요소(예: 프로세서)에 사용될 명령 또는 데이터를 전자 장치 의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈은, 예를 들면, 마이크, 마우스, 키보드, 키 (예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다. 음향 출력 모듈은 음향 신호를 전자 장치의 외부로 출력할 수 있다. 음향 출력 모듈은, 예를 들 면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일 실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다. 디스플레이 모듈는 전자 장치의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈는, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로 를 포함할 수 있다. 일 실시예에 따르면, 디스플레이 모듈은 터치를 감지하도록 설정된 터치 센서, 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다. 오디오 모듈은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일 실시 예에 따르면, 오디오 모듈은, 입력 모듈을 통해 소리를 획득하거나, 음향 출력 모듈, 또는 전자 장치와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치) (예: 스피커 또는 헤드폰))를 통 해 소리를 출력할 수 있다.센서 모듈은 전자 장치의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태) 를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일 실시예에 따르면, 센서 모듈은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다. 인터페이스는 전자 장치이 외부 전자 장치(예: 전자 장치)와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일 실시예에 따르면, 인터페이스는, 예 를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터 페이스, 또는 오디오 인터페이스를 포함할 수 있다. 연결 단자는, 그를 통해서 전자 장치가 외부 전자 장치(예: 전자 장치)와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일 실시예에 따르면, 연결 단자은, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다. 햅틱 모듈은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진 동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일 실시예에 따르면, 햅틱 모듈은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다. 카메라 모듈은 정지 영상 및 동영상을 촬영할 수 있다. 일 실시예에 따르면, 카메라 모듈은 하나 이 상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다. 전력 관리 모듈은 전자 장치에 공급되는 전력을 관리할 수 있다. 일 실시예에 따르면, 전력 관리 모 듈은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다. 배터리는 전자 장치의 적어도 하나의 구성 요소에 전력을 공급할 수 있다. 일 실시예에 따르면, 배터 리는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다. 통신 모듈은 전자 장치와 외부 전자 장치(예: 전자 장치, 전자 장치, 또는 서버)간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있 다. 통신 모듈은 프로세서(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일 실시예에 따르면, 통신 모듈은 무선 통신 모듈(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1네트워크(예: 블 루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워크) 또는 제 2 네트워크(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성 요소(예: 단일 칩)으로 통합되거나, 또는 서로 별도의 복수의 구성 요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈은 가입자 식별 모듈에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크 또는 제 2 네트워크와 같은 통신 네트워크 내에서 전자 장치를 확인 또는 인증할 수 있다. 무선 통신 모듈은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또 는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈은 전자 장치, 외부 전자 장치(예: 전자 장치) 또는 네트워크 시스템(예: 제 2 네트워크)에 규정되는 다양한 요구사항을 지원할 수 있다. 일 실시예에 따르면, 무선 통신 모듈은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이 상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링 크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다.안테나 모듈은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일 실시예에 따르면, 안테나 모듈은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어 진 방사체를 포함하는 안테나를 포함할 수 있다. 일 실시예에 따르면, 안테나 모듈은 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제 1네트워크 또는 제 2 네트워크와 같은 통신 네트워 크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈에 의하여 상기 복수 의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈 과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 일 실시예에 따르면, 방사체 이외에 다른 부품(예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈의 일부로 형성될 수 있다. 일 실시예에 따르면, 안테나 모듈은 mmWave 안테나 모듈을 형성할 수 있다. 일 실시예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제 1 면(예: 아래 면)에 또는 그에 인접하여 배치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제 2 면(예: 윗 면 또 는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))를 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다. 일 실시예에 따르면, 명령 또는 데이터는 제 2 네트워크에 연결된 서버를 통해서 전자 장치와 외부의 전자 장치간에 송신 또는 수신될 수 있다. 외부의 전자 장치(102, 또는 104) 각각은 전자 장치 와 동일한 또는 다른 종류의 장치일 수 있다. 일 실시예에 따르면, 전자 장치에서 실행되는 동작들의 전부 또는 일부는 외부의 전자 장치들(102, 104 또는 108) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요 청에 반응하여 수행해야 할 경우에, 전자 장치는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치로 전달할 수 있다. 전자 장치는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 일 실시예에 있어서, 외부의 전자 장치는 IoT(internet of things) 기기를 포함할 수 있다. 서버는 기계 학습 및/또는 신경망을 이용한 지능형 서버일 수 있다. 일 실시예에 따르면, 외부의 전자 장치 또는 서버는 제 2 네트워크 내에 포함될 수 있다. 전자 장치는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다. 도 2는, 일 실시예에 따른, 인쇄 회로 기판을 나타내는 도면이다. 이하의 상세한 설명에서, 인쇄 회로 기판의 길이 방향은 'Y축 방향'으로, 폭 방향은 'X축 방향'으로, 및/ 또는 높이 방향(두께 방향)은 'Z축 방향'으로 정의될 수 있다. 다만, 이에 한정되는 것은 아니며, 인쇄 회로 기 판의 길이 방향은 'X축 방향'으로, 폭 방향은 'Y축 방향'으로 정의될 수도 있다. 상기 이하의 상세한 설명 에서 길이 방향, 폭 방향, 및/또는 높이 방향(또는 두께 방향)이라는 언급은 인쇄 회로 기판 또는 인쇄 회 로 기판에 배치된 보호 회로 소자(예: 7의 보호 회로 소자)의 길이 방향, 폭 방향, 및/또는 높이 방 향(또는 두께 방향)을 지시할 수 있다. 다만, 하기 방향에 대한 설명은 이해를 돕기 위한 것일 뿐, 본 개시의 구성요소(들)의 권리범위를 한정하는 것은 아님을 유의한다.전자 장치(예: 도 1의 전자 장치)는 인쇄 회로 기판(PCB; printed circuit board)을 포함할 수 있다. 본 개시에서 인쇄 회로 기판은 간단히 '기판 (substrate)'으로 지칭될 수도 있다. 인쇄 회로 기판은 실리콘, 게르마늄과 같은 반도체 물질을 포함할 수 있다. 예시적인 실시예에 있어서, 인쇄 회로 기판은 단결정 실리콘 웨이퍼를 가공하여 형성된 구성일 수 있다. 일 실시예에 따른, 인쇄 회로 기판은 강성(rigid)인 물질로 이루어진 인쇄 회로 기판일 수 있으나, 반드시 그에 한정되지 않으며 연성(flexible)인 물질로 이루어진 인쇄 회로 기판, 즉 연성 인쇄 회로 기판 (flexible printed circuit board; FPCB)일 수도 있다. 다양한 실시예들에 따르면, 인쇄 회로 기판은 복 수의 인쇄 회로 기판을 포함할 수도 있다.인쇄 회로 기판은 다양한 전자 부품(들), 예를 들면, 프로세서(예: 도 1의 프로세서), 메모리 (예: 도 1의 메모리), 및/또는 인터페이스(예: 도 1의 인터페이스)을 포함할 수 있다. 또한, 인쇄 회 로 기판에 배치되는 전자 부품으로는 통신 모듈(예: 도 1의 통신 모듈), 및/또는 안테나 모듈 (예: 도 1의 안테나 모듈)을 포함할 수 있다. 인쇄 회로 기판에 통신 모듈 및/또는 안테나 모듈이 배 치된 경우, 이를 활용하여 전자 장치와 외부 전자 장치(예: 도 1의 전자 장치, 전자 장치, 또는 서버)간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행 을 지원하고 상호 간의 신호를 교환할 수 있다. 또한, 인쇄 회로 기판은 반도체 집적 회로(integrated circuit; IC)(예: ASIC(application-specific integrated circuit))를 포함할 수도 있다. 일 실시예에 따르면, 전자 부품은 많은 전자 회로 소자가 인쇄 회로 기판 위 및/또는 내부(즉, 인쇄 회로 기판 자 체)에 불가분적으로 결합된 집적 회로 형태로서 배치될 수도 있다. 일 례로, 단일 부품 및/또는 구조물, 또는 다수의 부품 및/또는 구조물은 하나의 칩(chip)(예: 집적 회로 칩(IC chip)) 형태로 인쇄 회로 기판에 제 공될 수도 있다. 또한, 인쇄 회로 기판은 전자 부품으로서 적어도 하나 또는 둘 이상의 기능을 수행 하기 위해 단일 부품 및/또는 구조물, 또는 다수의 부품 및/또는 구조물이 조합된 형태의 '부품 모듈'을 포함할 수도 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또 는 그 일부가 될 수 있다. 여기서 '조합’이란 일 구성요소와 타 구성요소의 체결, 조립, 실장 등 모든 결합 형 태를 포함할 수 있다. 이하 실시예에서는 설명의 편의상 전자 부품으로서, 프로세서(예: 어플리케이션 프 로세서(AP; application processor))를 예로 들어 설명한다. 다만, 인쇄 회로 기판에 배치되는 전자 부품 은 그 형태, 종류가 제한되지 않는다. 인쇄 회로 기판은, 인쇄 회로 기판 위 및/또는 내부(즉, 인쇄 회로 기판 자체)에 배치된 어떤 전기적 요소(예: 제 1 요소(first element))와 다른 전기적 요소(예: 제 2 요소(second element))를 전기적으 로 연결하기 위한 복수의 라인들을 포함할 수 있다. 상기 복수의 라인들은 복수의 신호 라인들 및/또 는 복수의 전원 라인들을 포함할 수 있다. 이하에서는 복수의 라인들을 '복수의 신호 라인들 및/또는 복수 의 전원 라인들'로 지칭할 수 있다. 복수의 신호 라인들 및/또는 복수의 전원 라인들은 각각 어떤 구 성요소에서 전송하는 신호 및/또는 전력을 다른 구성요소로 전달하는 역할을 할 수 있다. 상기 구성요소들 중 적어도 일부는 주변 구성요소들 및/또는 기기들과 다양한 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다. 일 실시예에 따르면, 인쇄 회로 기판은 RF(radio frequency) 영역의 주파수 대역에서 동작하는 부품을 포함할 수 있고, 복수의 신호 라인들 및/또는 복 수의 전원 라인들은 RF 영역의 주파수 대역의 신호를 전달할 수도 있다. 인쇄 회로 기판에는 복수의 도전성 패드들을 포함할 수 있다. 복수의 도전성 패드들 위에는 예 컨대 전자 부품이 배치될 수 있다. 복수의 도전성 패드들 위에 전자 부품이 배치되는 실시양태 는 다양할 수 있다. 복수의 도전성 패드들은 복수의 신호 라인들 및/또는 복수의 전원 라인들과 전기 적으로 연결될 수 있다. 여기서, 복수의 도전성 패드들은 금속 패드, 단자, 와이어, 또는 이들 중 둘 이상 의 조합을 포함할 수 있다. 인쇄 회로 기판에 배치된 전자 부품은 복수의 신호 라인들 및/또는 복수 의 전원 라인들을 통해 복수의 도전성 패드들과 전기적으로 연결될 수 있다. 도 2를 참조하면, 인쇄 회로 기판은 전기적 절연성을 가지는 유전체를 포함하는 유전층을 포함할 수 있다. 그리고, 복수의 신호 라인들 및/또는 복수의 전원 라인들, 및/또는 복수의 도전성 패드들은 인 쇄 회로 기판의 유전층 외부로 노출될 수 있다. 전자 장치(예: 도 1의 전자 장치)를 제조하는 경우에 있어서, 제품의 조립 중 및/또는 제품의 조립 완성 후에 제품이 정상적으로 동작하는지 확인하는 과정(예: 신호나 전원이 정상적으로 전달되는지 확인하는 과정)을 포함할 수 있다. 이때, 누설 전류(leakage current) 및/또는 잔류 전류(sleep current)의 측정이 요구될 수 있 다. 누설 전류(leakage current) 및/또는 잔류 전류(sleep current)의 측정을 위해 인쇄 회로 기판에는 누설 전류 및/또는 잔류 전류의 측정을 위한 테스트 포인트(TP; test point)가 형성될 수 있다. 예를 들어, 인 쇄 회로 기판에 배치된 복수의 도전성 패드들 중 적어도 하나를 테스트 포인트(TP)로 형성하고, 상기 테스트 포인트(TP)를 활용하여, 전자 장치의 누설 전류 및/또는 잔류 전류를 측정할 수 있다. 일 실시예에 따르 면, 테스트 포인트(TP)를 활용한 전자 장치의 누설 전류 및/또는 잔류 전류를 측정방법은 테스트 포인트(TP)에 테스트 기기의 포고 핀(pogo pin)을 접촉하는 방식을 포함할 수 있다. 그리고, 포고 핀과의 접촉을 원활하게 하 기 위해, 테스트 포인트(TP)는 통상의 도전성 패드들에 비해 큰 면적을 가질 수 있다. 유전층 외부로 노출된 복수의 신호 라인들 및/또는 복수의 전원 라인들, 및/또는 복수의 도전성 패드 들을 통해 정전기(ESD) 및/또는 전기적 과부화(EOS)를 야기하는 전류가 유입될 수 있다. 테스트 포인트 (TP)는 포고 핀과의 접촉을 위해 복수의 도전성 패드들에 비해 상대적으로 큰 면적을 가질 수 있으므로, 테스트 포인트(TP)를 통해 정전기(ESD) 및/또는 전기적 과부화(EOS)를 야기하는 전류가 보다 쉽게 유입될 수 있 다. 이에 전자 장치에는 복수의 신호 라인들 및/또는 복수의 전원 라인들, 및/또는 복수의 도전성 패 드들(예: 테스트 포인트(TP))에 유기되는 전류에 의한 정전기(ESD) 및/또는 전기적 과부화(EOS)를 방지하 기 위한 수단을 구비할 것이 요구될 수 있다. 도 3은, 일 실시예에 따른, 보호 회로 소자를 포함하는 인쇄 회로 기판을 나타내는 도면이다. 도 3의 실시예에 대해 설명함에 있어서, 도 2와 중복되는 내용에 대해서는 이하 설명을 생략할 수 있다. 도 3을 참조하면, 인쇄 회로 기판은 복수의 신호 라인들 및/또는 복수의 전원 라인들, 및/또는 복수 의 도전성 패드들(예: 테스트 포인트(TP))에 유기되는 전류에 의한 정전기(ESD) 및/또는 전기적 과부화 (EOS)를 방지하기 위한 수단으로서, 보호 회로 소자를 포함할 수 있다. 예컨대, 도 3 에 도시된 보호 회로 소자는 다이오드(diode)일 수 있다. 보호 회로 소자는 복수의 도전성 패드들(예: 테스트 포인트(TP))과 전자 부품(예: 프로세서(예: 어플리케이션 프로세서(AP))) 사이에 배치될 수 있다. 보호 회로 소자를 복수의 도전성 패드들(예: 테스트 포인트(TP))과 전자 부품(예: 프로세서(예: 어플리케이션 프로세서 (AP))) 사이에 배치함으로써 정 전기(ESD) 및/또는 전기적 과부화(EOS)를 야기하는 전류가 전자 부품(예: 프로세서(예: 어플리케이션 프로 세서(AP)))으로 바로 유입되는 것을 방지할 수 있다. 즉, 보호 회로 소자는 정전기(ESD) 및/또는 전기적 과부화(EOS)를 야기하는 전류를 방전시키는 경로를 제공할 수 있다. 도 4는, 일 실시예에 따른, 도전성 패드(예: 테스트 포인트)와 정전기 및/또는 전기적 과부화로부터 전자 부품 을 보호하기 위한 보호 회로 소자를 포함하는 회로에 대한 도면이다. 도 5는, 일 실시예에 따른, 도전성 패드 (예: 테스트 포인트)와 정전기 및/또는 전기적 과부화로부터 전자 부품을 보호하기 위한 보호 회로 소자를 포함 하는 인쇄 회로 기판에 대한 도면이다. 도 4와 도 5를 함께 참조하면, 인쇄 회로 기판은 복수의 도전성 패드들(예: 도2 및 도 3의 도전성 패드들 )의 한 예시로서, 테스트 포인트(TP)를 포함할 수 있다. 또한, 인쇄 회로 기판은 전자 부품(예: 도2 및 도 3의 전자 부품)의 한 예시로서, 프로세서(예: 어플리케이션 프로세서(AP))를 포함할 수 있다. 인쇄 회로 기판은 복수의 신호 라인들 및/또는 복수의 전원 라인들을 포함할 수 있다. 도 4 및 도 5의 실 시예에서 복수의 신호 라인들 및/또는 복수의 전원 라인들은 테스트 포인트(TP)와 시스템(sys ; system)을 연결할 수 있다. 여기서, 시스템(sys)이란 전자 장치(예: 도 1의 전자장치)에 포함된 어떤 전기적 동작에 의해 기능이 실행되는 장치 및/또는 부품을 의미하는 것일 수 있다. 시스템(sys)의 한 예시로 프로세서(예: 어 플리케이션 프로세서(AP))가 해당될 수 있다. 예를 들어, 도 5에 도시된 바와 같이 복수의 신호 라인들 및/또는 복수의 전원 라인들은 테스트 포인트(TP)와 프로세서(예: 어플리케이션 프로세서(AP))를 연결할 수 있다. 복수의 신호 라인들 및/또는 복수의 전원 라인들은 테스트 포인트(TP)와 프로세서(예: 어플리케이션 프로 세서(AP))를 연결하는 것 이외에도 다른 구성요소의 전기적 연결을 위한 부분을 포함할 수 있으나 도 4 및 도 5 에서는 생략 도시될 수 있다. 일 실시예에 따르면, 복수의 신호 라인들 및/또는 복수의 전원 라인들의 일 단부는 전자 장치의 전력 관리 회로와 같은 로드(load)나 그라운드(G; ground)에 연결될 수 있다. 앞서 전술한 바와 같이 테스트 포인트(TP)는 포고 핀(pogo pin)과 같은 테스트 기기를 원활하게 접촉하기 위해, 상당한 크기(예: 복수의 신호 라인들 및/또는 복수의 전원 라인들의 일 단부보다 큰 크기)나 형상(예: 원형 패드 형상)을 가질 수 있다. 전자 장치를 제조하는 경우에 있어서, 제품의 조립 중 및/또는 제품의 조립 완성 후에, 테스트 기기를 테스트 포인트(TP)에 접촉시킴으로써 전자 장치의 누설 전류 및/또 는 잔류 전류를 측정할 수 있다. 인쇄 회로 기판에는 테스트 포인트(TP)와 프로세서(예: 어플리케이션 프 로세서(AP)) 사이의 복수의 신호 라인들 및/또는 복수의 전원 라인들에 보호 회로 소자를 배치하여 정전기(ESD) 및/또는 전기적 과부화(EOS)를 야기하는 전류를 방전시킬 수 있다. 보호 회로 소자가 배치되는 위치와 관련하여 도 4 및 도 5를 함께 참조하면, 보호 회로 소자는 복수 의 신호 라인들 및/또는 복수의 전원 라인들에서 정전기(ESD) 및/또는 전기적 과부화(EOS)를 야기하는 전 류가 지나가는 길목에 배치될 수 있다. 보호 회로 소자를 포함함에 따라, 정전기(ESD) 및/또는 전기적 과 부화(EOS)를 야기하는 전류는 프로세서(예: 어플리케이션 프로세서(AP))에 유입되는 경로(P1)와 보호 회로 소자 로 유입되는 경로(P2)로 분기될 수 있다. 여기서, 프로세서(예: 어플리케이션 프로세서(AP))에 유입되는 경로(P1)와 보호 회로 소자로 유입되는 경로(P2)는 병렬적으로 형성될 수 있다. 도 6a는, 일 실시예에 따른, 보호 회로 소자를 나타내는 도면이다. 도 6b는, 일 실시예에 따른, 보호 회로 소자 를 나타내는 도면이다. 도 6c는, 일 실시예에 따른, 보호 회로 소자를 나타내는 도면이다. 도 6a는 보호 회로 소자의 배면(241a)을 도시(bottom view)하며, 도 6b 및 도 6c는 보호 회로 소자 의 상면(241b)을 도시(top view)할 수 있다. 도 6a 및 도 6b를 함께 참조하면, 보호 회로 소자는 몸체부와 제 1 단자 및 제 2 단자를 포함할 수 있다. 도 6a는 보호 회로 소자의 배면(241a)을 도시(bottom view)하며, 도 6b는 보호 회로 소자 의 상면(241b)을 도시(top view)할 수 있다. 제 1 단자 및 제 2 단자는 몸체부의 일면과 상기 일면과 반대 측에 위치한 타면에 각각 형성될 수 있다. 일 실시예에 따르면, 제 1 단자 및 제 2 단자 는 몸체부의 배면(241a)과 인접하게 형성되어 도전성 패드와의 전기적인 연결이 용이할 수 있다. 일 실시예에 따르면, 제 1 단자 및 제 2 단자의 위치는 몸체부의 배면(241a)과 실질적으 로 동일한 평면상에 형성될 수도 있다. 보호 회로 소자의 몸체부, 제 1 단자, 및/또는 제 2 단자의 형상 및/또는 위치 등은 어떤 특정한 실시예로 국한되지 않는다. 도 6a 및 도 6b와 달리, 도 6c와 같은 형상을 갖는 보호 회로 소자(240')의 적용도 가능하다. 예를 들면 보호 회로 소자(240')는 몸체부(241'), 제 1 단자(242'), 및/또는 제 2 단자(24 3')를 포함할 수 있다. 일 실시예에 따르면, 제 1 단자(242') 및/또는 제 2 단자(243')의 폭은 인접한 도전성 패드의 크기에 대응할 수 있다. 도 6c를 예를 들면, 제 1 단자(242') 및/또는 제 2 단자(243')의 폭은 도 6a 및 도 6b의 실시예에 따른 제 1 단자 및/또는 제 2 단자의 폭보다 클 수 있다. 예컨대, 보호 회로 소자가 다이오드(diode)인 경우, 몸체부는 일 측에 높은 저항이 형성되고 타 측에 상대적으로 낮은 저항이 형성되는 구조를 가짐으로써 제 1 단자에서 제 2 단자로 전류(I)가 흐르도록 할 수 있다. 도 5를 다시 참조하면, 유전층 외부로 노출된 복수의 신호 라인들 및/또는 복수의 전원 라인들, 및/ 또는 복수의 도전성 패드들을 통해 정전기(ESD) 및/또는 전기적 과부화(EOS)를 야기하는 전류는 P2 경로를 통해 이동할 수 있다. 이때 P2 경로를 통해 보호 회로 소자로 유입된 전류는 일부 방전될 수 있다. 그러나, 보호 회로 소자로 방전되지 못한 전류가 P1 경로를 통해 프로세서(예: 어플리케이션 프로세서 (AP))로 유입됨으로써 전자 장치의 제품 품질 저하 및/또는 이상 현상(예: 연결부 단락(junction short circuit), 금속층 단선(metallization open circuit)을 야기할 수 있다. 예컨대, 포고 핀을 이용한 측정 방법 에 따르면, 테스트 기기와 측정 대상(전자 장치) 사이의 전위차는 필수불가결할 수 있다. 이러한 경 우, 테스트 시 정전기(ESD) 및/또는 전기적 과부화(EOS) 문제가 지속적으로 발생할 수 있다. 또한, 테스트 완료 후 테스트 포인트(TP)를 덮는 공정이 추가적으로 수행되지 않으면, 테스트 포인트(TP)가 인쇄 회로 기판에 서 지속적으로 노출되어 있으므로, 이를 통한 불량 문제 또한 야기될 수 있다. 본 개시에서는 상기 도 4 내지 도 6에 도시된 실시예를 통해 살펴본, 문제를 해결하기 위한 구조를 가진 인쇄 회로 기판 및 그를 포함한 전자 장치를 제공할 수 있다. 도 7은, 일 실시예에 따른, 보호 회로 소자를 나타내는 도면이다. 도 8은, 일 실시예에 따른, 도전성 패드(예: 테스트 포인트)와 정전기 및/또는 전기적 과부화로부터 전자 부품을 보호하기 위한 보호 회로 소자를 포함하는 회로에 대한 도면이다. 도 7 및 도 8을 참조하면, 본 개시의 인쇄 회로 기판 및 그를 포함하는 전자 장치는 정전기(ESD; electrostatic discharge) 및/또는 전기적 과부화(EOS; electrical overstress)로부터 상기 전자 부품을 보호 하기 위한 보호 회로 소자를 포함할 수 있다. 도 7을 참조하면, 보호 회로 소자는 몸체부와 제 1 단자 및 제 2 단자를 포함할 수 있다. 예컨대, 보호 회로 소자가 다이오드(diode)인 경우, 몸체부는 일 측에 높은 저항이 형성되고 타 측에 상대적으로 낮은 저항이 형성되는 구조를 가짐으로써 제 1 단자에서 제 2 단자로 전류(I)가 흐를 수 있다. 다만, 본 개시의 보호 회로 소자의 종류로서, 다이오드에 한정되는 것은 아니다. 본 개시의 보호 회 로 소자는 다이오드, 바리스터, 커패시터, 및/또는 저항 중 적어도 하나를 포함할 수 있다. 도 7 및 도 8을 함께 참조하면, 본 개시에서 보호 회로 소자의 제 1 단자는 테스트 포인트(TP)와 오 버랩(overlap)될 수 있다. 일 실시예에 따르면, 보호 회로 소자의 제 1 단자는 테스트 포인트(TP)와 전기적으로 연결될 수 있다. 일 실시예에 따르면, 보호 회로 소자의 제 1 단자는 테스트 포인트(TP)와 직접적으로 접촉되도록 형성될 수 있다. 또는 보호 회로 소자의 제 1 단자는 테스트 포인트(TP)와 직접 물리적인 접촉은 하지 않고, 중간 매개체(예: 단자부(S))를 활용하여 전기적으로 연결될 수도 있다. 일 실시예에 따르면, 보호 회로 소자의 제 1 단자는 테스트 포인트(TP)의 일부 또는 전체를 덮도록 형성될 수 있다. 이를 위해 보호 회로 소자의 제 1 단자는 테스트 포인트(TP)보다 크거나 같은 크기 를 가질 수 있다. 일 실시예에 따르면, 테스트 포인트(TP)는 복수의 도전성 패드들에 포함된 다른 패드 보 다 직경이 크게 형성될 수 있다. 이에 대응하여 보호 회로 소자의 제 1 단자또한 테스트 포인트(TP) 를 제외한 복수의 도전성 패드들에 포함된 다른 패드 보다 직경이 크게 형성될 수 있다. 보호 회로 소자는 테스트 포인트(TP)의 형상에 대응하는 형상을 가질 수 있다. 보호 회로 소자의 형 상은, 테스트 포인트(TP)가 포고 핀(pogo pin)과 같은 테스트 기기를 원활하게 접촉하기 위해, 테스트 포 인트(TP)가 상당한 크기(예: 복수의 신호 라인들 및/또는 복수의 전원 라인들의 일 단부보다 큰 크기)나 형상(예: 원형 패드 형상)을 가지는 것에 대응할 수 있다. 도 7 및 도 8의 실시예에서는 보호 회로 소 자의 한 예시로서, 제 1 단자의 일 부분이 단자부(S)와 중첩된 모습이 도시된다. 일 실시예에 따르면, 단자부(S)의 형상은 원형일 수 있다. 다만 반드시 이에 한정되는 것은 아니며, 테스트 포인트(TP)가 예 컨대 사각형의 패드 형태를 가지는 경우, 보호 회로 소자 또한 적어도 일면이 사각형의 단면을 가지도록 형성될 수 있다. 보호 회로 소자를 테스트 포인트(TP)의 형상에 대응하는 형상으로 제작함으로써, 인쇄 회 로 기판 외부로 노출된 테스트 포인트(TP)의 일부 또는 전체를 덮을 수 있다. 보호 회로 소자가 인쇄 회로 기판 외부로 노출된 테스트 포인트(TP)의 일부 또는 전체를 덮을 때, 테 스트 기기(예: 포고 핀)를 테스트 포인트(TP)에 가까이 접촉하면, 테스트 기기와 테스트 포인트(TP) 가 서로 접촉되는 것이 아니라 테스트 기기와 보호 회로 소자의 제 1 단자(예: 제 1 단자 의 단자부(S))가 접촉될 수 있다. 즉, 본 개시의 인쇄 회로 기판 및 그를 포함하는 전자 장치(예: 도 1의 전자 장치)에서 테스트 포인트(TP)에 대한 정전기(ESD) 및/또는 전기적 과부화(EOS) 측정은 보호 회로 소 자를 통해(via) 이루어지도록 구성될 수 있다. 테스트 기기로 측정 시 보호 회로 소자의 제 1 단자를 접촉하여 측정하므로 정전기(ESD) 및/또는 전기적 과부화(EOS) 발생 시 정전기(ESD) 및/또는 전기 적 과부화(EOS)를 야기하는 전류는 보호 회로 소자를 통해 곧바로 방전될 수 있다. 본 개시의 인쇄 회로 기판은 정전기(ESD) 및/또는 전기적 과부화(EOS)를 야기하는 전류의 이동 경로가 전자 부품(예: 프로세서 (예: 어플리케이션 프로세서(AP)))으로 형성되지 않고, 실질적으로 전부 보호 회로 소자 측으로 흐르게 할 수 있다. 도 8을 참조하면 보호 회로 소자는 테스트 포인트(TP)와 전자 부품(예: 프로세서(예: 어플리케이션 프로세 서(AP))) 사이에 배치될 수 있다. 보호 회로 소자가 테스트 포인트(TP)와 전자 부품(예: 프로세서(예: 어 플리케이션 프로세서(AP))) 사이에 배치된다는 것은 보호 회로 소자의 적어도 일 부분(예: 제 1 단자 )이 보호 회로 소자가 테스트 포인트(TP)와 전자 부품(예: 프로세서(예: 어플리케이션 프로세서 (AP))) 사이에 배치되는 것이면 충분할 수 있. 보호 회로 소자의 다른 부분은 테스트 포인트(TP)와 전자 부품(예: 프로세서(예: 어플리케이션 프로세서(AP))) 사이에 위치하지 않아도 되며, 보호 회로 소자의 배 치 방향 또한 실시예에 따라 자유롭게 설정될 수 있다. 일 실시예에 따르면, 보호 회로 소자의 제 1 단자 는 테스트 포인트(TP)와 중첩되는 위치에 형성되고, 제 2 단자는 인쇄 회로 기판(예: 인쇄 회로 기판의 그라운드(G))에 접지되는 위치에 형성될 수 있다. 도 8에는 몸체의 길이 방향이 복수의 신호 라인들 및/또는 복수의 전원 라인들이 연장된 방향과 수직인 방향에 형성된 것이 도시되나, 반드시 그에 한정되는 것은 아니다. 도 9는, 일 실시예에 따른, 도전성 패드(예: 테스트 포인트)와 정전기 및/또는 전기적 과부화로부터 전자 부품 을 보호하기 위한 보호 회로 소자를 포함하는 인쇄 회로 기판에 대한 도면이다. 도 10은, 일 실시예에 따른, 도 전성 패드(예: 테스트 포인트)와 정전기 및/또는 전기적 과부화로부터 전자 부품을 보호하기 위한 보호 회로 소 자를 포함하는 인쇄 회로 기판에 대한 도면이다. 도 9를 참조하면, 본 개시의 인쇄 회로 기판은 복수의 신호 라인들 및/또는 복수의 전원 라인들을 포 함할 수 있다. 또한, 인쇄 회로 기판은 복수의 신호 라인들 및/또는 복수의 전원 라인들과 연결된 복 수의 도전성 패드들을 포함할 수 있다. 복수의 도전성 패드들 중 적어도 하나는 테스트 포인트(TP)를 포함할 수 있으며, 도 9에는 복수의 도전성 패드들의 한 예시로서 테스트 포인트(TP)가 도시된다. 또한, 인쇄 회로 기판은 복수의 신호 라인들 및/또는 복수의 전원 라인들을 통해 상기 복수의 도전성 패드들과 전기적으로 연결된 전자 부품을 포함할 수 있다. 여기서 전자 부품은 프로세서 및/또는 집적회로 칩(integrated circuit chip)를 포함할 수 있다. 도 9에는 프로세서의 한 예시로서 어플리케이션 프로세서(AP)가 도시된다. 인쇄 회로 기판은 복수의 도전성 패드들 중 적어도 하나와 상기 전자 부품 사이에 배치된 정전기(ESD; electrostatic discharge) 및/또는 전기적 과부화(EOS; electrical overstress)로부터 상기 전자 부품을 보호 하기 위한 보호 회로 소자를 포함할 수 있다. 여기서, 보호 회로 소자는 다이오드, 바리스터, 커패시 터, 및/또는 저항 중 적어도 하나를 포함할 수 있다. 보호 회로 소자는 몸체부, 몸체부의 일측 에 형성된 제 1 단자, 그리고 몸체부의 타측에 형성된 제 2 단자를 포함할 수 있다. 다만 본 개 시의 보호 회로 소자의 형태는 반드시 도면에 도시된 것에 제한되지 않는다. 멀티 어레이 다이오드와 같이 몸체부의 일측 및/또는 타측에 형성된 제 1 단자 및/또는 제 2 단자가 복수개의 단자(예: 복수 개의 전도성 다리(leg) 형태)로 형성되는 것도 가능하다. 보호 회로 소자의 제 1 단자는 테스트 포인 트(TP)와, 인쇄 회로 기판의 높이 방향(또는 두께 방향) 상에서, 중첩(overlap)될 수 있다. 여기서, '중첩'은 어떤 구성요소(예: 보호 회로 소자의 제 1 단자)가 다른 구성요소(예: 테스트 포인트(TP)) 보다 위에 배치(즉, 적층(stacked))되는 것을 의미할 수 있다. 한편, 어떤 구성요소가 다른 구성요소에 대하여 위에 배치되어 있다고 하더라도, 어떤 구성요소의 전체가 다른 구성요소의 전체 구성요소의 위나 아래에 위치하 는 것을 의미하는 것은 아님을 유의해야 한다. 예를 들어, 어떤 구성요소의 일 부분은 다른 구성요소의 일 부분 에 비해 위에 배치될 수 있으나, 어떤 구성요소의 다른 부분은 다른 구성요소의 다른 부분에 비해 아래에 배치 될 수도 있음을 유의해야 한다. 도 9에 도시된 실시예를 참조하면, 인쇄 회로 기판의 유전층의 외부로 노출된 테스트 포인트(TP)의 위에 보호 회로 소자의 제 1 단자가 중첩(또는 적층)됨으로써, 해당 위치에서 정전기(ESD) 및/또는 전기적 과부화(EOS)를 야기하는 전류가 복수의 신호 라인들 및/또는 복수의 전원 라인들을 통해 전자 부품 (예: 프로세서(예: 어플리케이션 프로세서(AP)))로 이동하는 경로가 차단될 수 있다. 일 실시예에 따르면, 테스 트 포인트(TP) 위에 보호 회로 소자의 제 1 단자를 중첩(또는 적층)시키는 방법은 다양할 수 있다. 한 예를 들면, 테스트 포인트(TP)와 상기 보호 회로 소자의 제 1 단자를 납땜하여 연결시킴으로써, 테스트 포인트(TP) 위에 보호 회로 소자를 중첩시킬 수 있다. 도 9에 도시된 바와 같이 인쇄 회로 기판에 대한 신호나 전원의 연결이 정상적으로 이루어지는지 확인하는 동작의 일부 또는 전체로서, 테스트 기기로 측정 시 보호 회로 소자의 제 1 단자(예: 제 1 단자 의 단자부(S))를 접촉하여 측정하므로 정전기(ESD) 및/또는 전기적 과부화(EOS) 발생 시 정전기(ESD) 및/ 또는 전기적 과부화(EOS)를 야기하는 전류는 보호 회로 소자를 통해 곧바로 방전될 수 있다. 인쇄 회로 기 판에는 정전기(ESD) 및/또는 전기적 과부화(EOS)를 야기하는 전류의 이동 경로가 전자 부품(예: 프로세서 (예: 어플리케이션 프로세서(AP)))으로 형성되지 않고, 실질적으로 전부 보호 회로 소자 측으로 흐르게 할 수 있다. 도 10을 참조하면, 일 실시예에 따르면, 인쇄 회로 기판은 테스트 포인트(TP)와 상기 보호 회로 소자(30 0)의 제 1 단자 사이에 배치된 저도전성 물질을 더 포함할 수 있다. 일 실시예에 따르면, 테스트 포 인트(TP) 위에 저도전성 물질의 일부 또는 전체가 중첩(또는 적층)되고, 저도전성 물질 위에 보호 회 로 소자의 제 1 단자의 일부 또는 전체가 중첩(또는 적층)될 수 있다. 인쇄 회로 기판이 저도전 성 물질을 포함함으로써, 테스트 기기를 테스트 포인트(TP) 측에 접촉하는 순간 발생하는 정전기 (ESD) 및/또는 전기적 과부화(EOS)를 야기하는 전류는 상대적으로 통전이 용이한 보호 회로 소자의 제 1 단자를 통해 방전될 수 있다. 그리고 인쇄 회로 기판 및/또는 전자 장치(예: 도 1의 전자 장치(10 1))의 정상 동작 여부(예: 신호나 전원이 정상적으로 전달되는 지 여부) 등의 확인 및/또는 측정은 저도전성 물 질을 통해 수행될 수 있다. 전자 장치(예: 도 1의 전자 장치)의 정상 동작 여부(예: 신호나 전원이 정상적으로 전달되는 지 여부) 등의 확인 및/또는 측정이 저도전성 물질을 통해 이루어질 경우 응답시간의 지연은 있을 수 있으나, 확인 및/또는 측정의 결과에는 영향을 미치지 않을 수 있다. 저도전성 물질은, 예를 들어, 저항을 가진 테잎이 해당될 수 있다. 다만, 반드시 그에 한정되는 것은 아니 며, 비도전성(non-conductive)이 아닌 물질로서, 보호 회로 소자의 제 1 단자 보다 도전성이 낮은 물 질이면 어떤 것이라도 족할 수 있다. 예를 들어, 저도전성 물질의 또 다른 예시는 저항을 가진 솔더 (solder)r가 해당될 수도 있다. 본 개시의 다양한 실시예들 및 이에 사용된 용어들은 본 개시에 기재된 기술적 특징들을 특정한 실시예들로 한 정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템 에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, \"A 또는 B\", \"A 및 B 중 적어도 하나\", \"A 또는 B 중 적어도 하나\", \"A, B 또는 C\", \"A, B 및 C 중 적어도 하나\", 및 \"A, B, 또는 C 중 적어도 하나\"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. \"제 1\", \"제 2\", 또는 \"첫째\" 또는 \"둘째\"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위 해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, \"기능적으로\" 또는 \"통신적으로\"라는 용어와 함께 또는 이런 용어 없이, \"커플드\" 또는 \"커넥티드\"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적 으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다. 본 문서의 다양한 실시예들에서 사용된 용어 \"모듈\"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함 할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부 가 될 수 있다. 예를 들면, 일 실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형 태로 구현될 수 있다. 다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 다양한 실시 예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상 의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성 요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동 작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다. 본 개시의 일 실시예에 따르면, 전자 장치에 있어서, 기판; 상기 기판에 형성된 복수의 신호 라인들 및/또는 복수의 전원 라인들; 상기 기판에 형성되고, 상기 복수의 신호 라인들 및/또는 복수의 전원 라인 들과 연결된 복수의 도전성 패드들; 상기 기판 위에 배치되며, 상기 복수의 신호 라인들 및/또는 복수의 전원 라인들을 통해 상기 복수의 도전성 패드들과 전기적으로 연결된 전자 부품; 및 상기 기판 위에 배치 되며, 정전기(ESD; electrostatic discharge) 및/또는 전기적 과부화(EOS; electrical overstress)로부터 상기 전자 부품을 보호하기 위한 보호 회로 소자;를 포함할 수 있다. 상기 복수의 도전성 패드들 중 적어도 하 나는 테스트 포인트(TP);를 포함할 수 있다. 상기 보호 회로 소자의 제 1 단자는 상기 테스트 포인트와 중 첩(overlap)되어 전기적으로 연결될 수 있다. 일 실시예에 따르면, 상기 보호 회로 소자의 제 1 단자는 상기 테스트 포인트의 일부 또는 전체를 덮도록 형성 될 수 있다. 일 실시예에 따르면, 상기 보호 회로 소자의 제 1 단자는 상기 테스트 포인트보다 크거나 같은 크기를 가질 수 있다. 일 실시예에 따르면, 상기 테스트 포인트는 상기 복수의 도전성 패드들에 포함된 다른 패드 보다 직경이 크게 형성될 수 있다. 일 실시예에 따르면, 상기 테스트 포인트는 상기 기판에서 노출되어 형성될 수 있다. 일 실시예에 따르면, 상기 테스트 포인트는 포고 핀(pogo pin)에 의한 ESD(electrostatic discharge) 및/또는 EOS(electrical overstress) 측정이 가능하도록 형성될 수 있다. 일 실시예에 따르면, 상기 테스트 포인트는 상기 보호 회로 소자를 통해(via) 상기 ESD 및/또는 EOS가 측정될 수 있다. 일 실시예에 따르면, 상기 보호 회로 소자는 상기 테스트 포인트와 상기 전자 부품 사이에 배치될 수 있다. 일 실시예에 따르면, 상기 테스트 포인트와 상기 보호 회로 소자의 제 1 단자 사이에 배치된 저도전성 물질을 더 포함할 수 있다. 일 실시예에 따르면, 상기 저도전성 물질은 저항을 가진 테잎을 포함할 수 있다. 일 실시예에 따르면, 상기 테스트 포인트와 상기 보호 회로 소자의 제 1 단자는 납땜을 통해 연결될 수 있다. 일 실시예에 따르면, 상기 전자 부품은 프로세서 및/또는 집적회로 칩(integrated circuit chip)를 포함할 수 있다. 일 실시예에 따르면, 상기 보호 회로 소자는 다이오드, 바리스터, 커패시터, 및/또는 저항 중 적어도 하나를 포 함할 수 있다. 일 실시예에 따르면, 상기 보호 회로 소자의 제 2 단자는 상기 기판에 접지될 수 있다. 일 실시예에 따르면, 상기 보호 회로 소자는 상기 제 1 단자에서 상기 제 2 단자 방향으로 전류가 흐르도록 방 향성을 가질 수 있다. 본 개시의 일 실시예에 따르면, 인쇄 회로 기판에 있어서, 복수의 신호 라인들 및/또는 복수의 전원 라인 들; 상기 복수의 신호 라인들 및/또는 복수의 전원 라인들과 연결된 복수의 도전성 패드들; 상기 복 수의 신호 라인들 및/또는 복수의 전원 라인들을 통해 상기 복수의 도전성 패드들과 전기적으로 연결된 전자 부 품; 및 상기 복수의 도전성 패드들 중 적어도 하나와 상기 전자 부품 사이에 배치된 정전기(ESD; electrostatic discharge) 및/또는 전기적 과부화(EOS; electrical overstress)로부터 상기 전자 부품을 보호 하기 위한 보호 회로 소자;를 포함할 수 있다. 상기 복수의 도전성 패드들 중 적어도 하나는 테스트 포인 트(TP);를 포함할 수 있다. 상기 보호 회로 소자의 제 1 단자는 상기 테스트 포인트와 중첩(overlap)되어 전기적으로 연결될 수 있다. 일 실시예에 따르면, 상기 회로 소자의 제 1 단자는 상기 테스트 포인트의 일부 또는 전체를 덮도록 형성될 수 있다. 일 실시예에 따르면, 상기 회로 소자의 제 1 단자는 상기 테스트 포인트보다 크거나 같은 크기를 가질 수 있다. 일 실시예에 따르면, 상기 테스트 포인트는 상기 회로 소자를 통하여(via) 포고 핀(pogo pin)에 의한 ESD(electrostatic discharge) 및/또는 EOS(electrical overstress) 측정이 가능하도록 형성될 수 있다. 일 실시예에 따르면, 상기 회로 소자는 다이오드, 바리스터, 커패시터, 및/또는 저항 중 적어도 하나를 포함할 수 있다. 이상에서 설명한 본 개시의 다양한 실시예의 전자 장치는 전술한 실시 예 및 도면에 의해 한정되는 것은"}
{"patent_id": "10-2023-0195970", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "아니고, 본 개시의 기술적 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함은 본 개시가 속하는 기술분야에 서 통상의 지식을 가진 자에게 있어 명백할 것이다."}
{"patent_id": "10-2023-0195970", "section": "도면", "subsection": "도면설명", "item": 1, "content": "본 개시에 개시된 일 실시예에 관해 상술한 측면 또는 다른 측면, 구성 및/또는 장점은 첨부된 도면을 참조하는 다음의 상세한 설명을 통해 더욱 명확해질 수 있다. 도 1은, 일 실시예에 따른, 네트워크 환경 내의 전자 장치의 블록도이다. 도 2는, 일 실시예에 따른, 인쇄 회로 기판을 나타내는 도면이다. 도 3은, 일 실시예에 따른, 보호 회로 소자를 포함하는 인쇄 회로 기판을 나타내는 도면이다. 도 4는, 일 실시예에 따른, 도전성 패드(예: 테스트 포인트)와 정전기 및/또는 전기적 과부화로부터 전자 부품 을 보호하기 위한 보호 회로 소자를 포함하는 회로에 대한 도면이다. 도 5는, 일 실시예에 따른, 도전성 패드(예: 테스트 포인트)와 정전기 및/또는 전기적 과부화로부터 전자 부품 을 보호하기 위한 보호 회로 소자를 포함하는 인쇄 회로 기판에 대한 도면이다. 도 6a는, 일 실시예에 따른, 보호 회로 소자를 나타내는 도면이다. 도 6b는, 일 실시예에 따른, 보호 회로 소자를 나타내는 도면이다. 도 6c는, 일 실시예에 따른, 보호 회로 소자를 나타내는 도면이다. 도 7은, 일 실시예에 따른, 보호 회로 소자를 나타내는 도면이다. 도 8은, 일 실시예에 따른, 도전성 패드(예: 테스트 포인트)와 정전기 및/또는 전기적 과부화로부터 전자 부품 을 보호하기 위한 보호 회로 소자를 포함하는 회로에 대한 도면이다. 도 9는, 일 실시예에 따른, 도전성 패드(예: 테스트 포인트)와 정전기 및/또는 전기적 과부화로부터 전자 부품 을 보호하기 위한 보호 회로 소자를 포함하는 인쇄 회로 기판에 대한 도면이다. 도 10은, 일 실시예에 따른, 도전성 패드(예: 테스트 포인트)와 정전기 및/또는 전기적 과부화로부터 전자 부품 을 보호하기 위한 보호 회로 소자를 포함하는 인쇄 회로 기판에 대한 도면이다. 첨부된 도면의 전반에서, 유사한 부품, 구성 및/또는 구조에 대해서는 유사한 참조 번호가 부여될 수 있다."}
