41 2 0
38 1
8 308 93 357 44 1 0
7 408 92 457 43 0 1
22 300 78 312 58 0 \NUL
A
22 342 106 419 86 0 \NUL
Truth Table
22 340 128 376 108 0 \NUL
Input
22 383 127 429 107 0 \NUL
Output
22 340 151 352 131 0 \NUL
A
22 386 152 398 132 0 \NUL
F
22 340 175 352 155 0 \NUL
0
22 340 199 352 179 0 \NUL
1
22 386 175 398 155 0 \NUL
0
22 385 199 397 179 0 \NUL
1
5 132 97 181 48 0
8 73 97 122 48 1 0
7 191 97 240 48 0 1
22 140 110 217 90 0 \NUL
Truth Table
22 135 131 171 111 0 \NUL
Input
22 178 130 224 110 0 \NUL
Output
22 135 154 147 134 0 \NUL
A
22 181 155 193 135 0 \NUL
F
22 135 178 147 158 0 \NUL
0
22 135 202 147 182 0 \NUL
1
22 181 178 193 158 0 \NUL
1
22 180 202 192 182 0 \NUL
0
22 453 75 465 55 0 \NUL
F
22 237 82 249 62 0 \NUL
F
22 63 83 75 63 0 \NUL
A
22 134 36 222 16 0 \NUL
Inverter Gate
22 321 37 450 17 0 \NUL
Simple Logic Circut
22 45 255 124 235 0 \NUL
Ryan Coley
22 44 324 96 304 0 \NUL
10/6/14
22 45 346 150 326 0 \NUL
lab1_tutorial.lgi
22 47 368 210 348 0 \NUL
CMPE 12L Lab Section 2
22 46 279 94 259 0 \NUL
rjcoley
22 46 302 106 282 0 \NUL
1332490
1 354 68 409 67
1 119 72 133 72
1 178 72 192 72
39 16777215
47 0
40 1 6 6
50 800 600
51 0 100
30
System
16
700
0
0
1
2
2
34
