# 1.1 プレーナMOSの限界と微細化の壁  
## 1.1 Planar MOS Scaling Limits

---

## 📘 概要 / Overview

従来のCMOSロジックで主流だった**プレーナ型MOSFET（Planar MOS）**は、90nm世代以前において高性能かつ製造効率の高い構造として広く採用されてきました。  
しかし、40nmを下回る微細化が進む中で、以下のような**スケーリングの限界**が顕在化します：

- 短チャネル効果（Short Channel Effects, SCE）
- DIBL（Drain-Induced Barrier Lowering）
- オフリーク電流の増加
- サブスレッショルド特性の劣化（SSの悪化）
- しきい値電圧ばらつき（V<sub>th</sub> Variability）

本節では、これらの課題を整理し、次章の**FinFET/GAA構造**へと至る技術的背景を解説します。

---

## 🔹 1.1.1 プレーナMOS構造の基本  
### Basic Structure of Planar MOSFET

- チャネルは**シリコン基板の表面**に形成され、**ゲート電極は上面からの1方向制御**。
- シンプルな構造で、**製造成熟度・面積効率・設計自由度**に優れる。
- 例：90nm, 65nm世代では最適構造とされていた。

> 🧠 しかし、ゲート長が30nmを下回ると、**電界的なチャネル制御が困難**になり、根本的な構造限界が現れる。

---

## 🔸 1.1.2 微細化とともに発生する問題  
### Scaling-Induced Issues

| 課題 / Issue | 内容 / Description |
|--------------|---------------------|
| 短チャネル効果（SCE） | ゲートがチャネル全体を制御できず、リーク電流やV<sub>th</sub>低下が発生 |
| DIBL | ドレイン電圧がバリアを下げ、オン/オフ切り替えが不安定に |
| サブスレッショルド特性の悪化 | SS値（Subthreshold Swing）が80–100 mV/decに劣化 |
| オフリーク電流 | ゲート制御不足により、待機時でも電流が流れる |
| バルク効果・寄生容量 | 高速動作時にノイズ・遅延・消費電力が増加 |

---

## 🔧 1.1.3 プロセス技術による一時的な対策  
### Temporary Remedies in Process Technology

- **ハロウエル構造／スーパーソース・ドレインの導入**
- **高濃度チャネルドーピングによるV<sub>th</sub>制御**
- **応力チャネル（SiGe S/D, CESL）の導入**
- **ハイkゲート絶縁膜 + メタルゲート（45nm以降）**

> ⚠️ これらは**限界点の引き延ばし**には有効だが、根本的な構造問題は解決できない。

---

## 🧠 1.1.4 設計上の限界とスケーリングの終焉  
### Design Limitations and End of Dennard Scaling

- **V<sub>th</sub>のばらつき（Variability）**：ドーピングの統計変動・界面粗さによってデバイス間差が増大  
- **駆動電流の頭打ち**：チャネル長短縮だけではI<sub>on</sub>が向上しない  
- **RC遅延**：ゲートは速くなっても**配線が律速**となる

---

## 🔁 1.1.5 構造転換の必然性：FinFETとBeyond  
### Structural Breakthrough: FinFET and Beyond

| 技術 | 特徴 |
|------|------|
| **FinFET** | 3面ゲート包囲によりSCEを強力に抑制、22nm以降の主流構造 |
| **GAA（Gate-All-Around）FET** | 4面全包囲、さらなるゲート制御性とサイズ縮小に対応（2nm世代〜） |
| **CFET / VTFET** | 垂直方向にトランジスタを積層し、究極の集積密度と省電力を追求 |

> 📌 構造そのものを変革することで、物理限界を超えたスケーリングが実現されている。

---

## 🖼 図版リンク（予定）

- `images/planar_scaling_limit.png`：プレーナMOSのスケーリング限界を示す概念図  
- `images/sce_effect.png`：SCEによるバリア低下の模式図  
- `images/gate_control_comparison.png`：ゲート包囲面の構造比較（Planar / FinFET / GAA）

---

## ✅ まとめ / Summary

プレーナMOSは、半導体の黄金時代を築いた構造である一方、**20nm以下では電気的・物理的制御が限界**に達しました。  
この限界を超えるために、**3次元的ゲート制御を持つFinFETやGAA構造が必然的に登場**しました。

本節は、以降の【1.2 FinFET構造】および【1.3 GAA構造】の理解に向けた基礎となる章です。

---

🏁 次節：📘 [1.2 FinFET構造の原理とプロセス概要](f1_2_finfet.md)
