/********************************************************************
*
* MAIN_GPIO0_VIRT INTERRUPT MAP. header file
*
* Copyright (C) 2015-2019 Texas Instruments Incorporated.
*  Redistribution and use in source and binary forms, with or without
*  modification, are permitted provided that the following conditions
*  are met:
*
*    Redistributions of source code must retain the above copyright
*    notice, this list of conditions and the following disclaimer.
*
*    Redistributions in binary form must reproduce the above copyright
*    notice, this list of conditions and the following disclaimer in the
*    documentation and/or other materials provided with the
*    distribution.
*
*    Neither the name of Texas Instruments Incorporated nor the names of
*    its contributors may be used to endorse or promote products derived
*    from this software without specific prior written permission.
*
*  THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
*  "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
*  LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
*  A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT
*  OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
*  SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
*  LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
*  DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
*  THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
*  (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
*  OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
*
*/
#ifndef CSLR_MAIN_GPIO0_VIRT_INTERRUPT_MAP_H_
#define CSLR_MAIN_GPIO0_VIRT_INTERRUPT_MAP_H_

#include <ti/csl/cslr.h>
#include <ti/csl/tistdtypes.h>
#ifdef __cplusplus
extern "C"
{
#endif

/*
* List of intr sources for receiver: MAIN_GPIO0_VIRT
*/

#define CSLR_MAIN_GPIO0_VIRT_IN0_GPIO0_GPIO_0                                                      (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_1_GPIO0_GPIO_1                                                    (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_10_GPIO0_GPIO_10                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_100_GPIO0_GPIO_100                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_101_GPIO0_GPIO_101                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_102_GPIO0_GPIO_102                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_103_GPIO0_GPIO_103                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_104_GPIO0_GPIO_104                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_105_GPIO0_GPIO_105                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_106_GPIO0_GPIO_106                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_107_GPIO0_GPIO_107                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_108_GPIO0_GPIO_108                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_109_GPIO0_GPIO_109                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_11_GPIO0_GPIO_11                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_110_GPIO0_GPIO_110                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_111_GPIO0_GPIO_111                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_112_GPIO0_GPIO_112                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_113_GPIO0_GPIO_113                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_114_GPIO0_GPIO_114                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_115_GPIO0_GPIO_115                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_116_GPIO0_GPIO_116                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_117_GPIO0_GPIO_117                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_118_GPIO0_GPIO_118                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_119_GPIO0_GPIO_119                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_12_GPIO0_GPIO_12                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_120_GPIO0_GPIO_120                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_121_GPIO0_GPIO_121                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_122_GPIO0_GPIO_122                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_123_GPIO0_GPIO_123                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_124_GPIO0_GPIO_124                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_125_GPIO0_GPIO_125                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_126_GPIO0_GPIO_126                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_127_GPIO0_GPIO_127                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_128_GPIO0_GPIO_128                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_129_GPIO0_GPIO_129                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_13_GPIO0_GPIO_13                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_130_GPIO0_GPIO_130                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_131_GPIO0_GPIO_131                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_132_GPIO0_GPIO_132                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_133_GPIO0_GPIO_133                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_134_GPIO0_GPIO_134                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_135_GPIO0_GPIO_135                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_136_GPIO0_GPIO_136                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_137_GPIO0_GPIO_137                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_138_GPIO0_GPIO_138                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_139_GPIO0_GPIO_139                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_14_GPIO0_GPIO_14                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_140_GPIO0_GPIO_140                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_141_GPIO0_GPIO_141                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_142_GPIO0_GPIO_142                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_143_GPIO0_GPIO_143                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_15_GPIO0_GPIO_15                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_16_GPIO0_GPIO_16                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_17_GPIO0_GPIO_17                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_18_GPIO0_GPIO_18                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_19_GPIO0_GPIO_19                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_2_GPIO0_GPIO_2                                                    (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_20_GPIO0_GPIO_20                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_21_GPIO0_GPIO_21                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_22_GPIO0_GPIO_22                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_23_GPIO0_GPIO_23                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_24_GPIO0_GPIO_24                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_25_GPIO0_GPIO_25                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_26_GPIO0_GPIO_26                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_27_GPIO0_GPIO_27                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_28_GPIO0_GPIO_28                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_29_GPIO0_GPIO_29                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_3_GPIO0_GPIO_3                                                    (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_30_GPIO0_GPIO_30                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_31_GPIO0_GPIO_31                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_32_GPIO0_GPIO_32                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_33_GPIO0_GPIO_33                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_34_GPIO0_GPIO_34                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_35_GPIO0_GPIO_35                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_36_GPIO0_GPIO_36                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_37_GPIO0_GPIO_37                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_38_GPIO0_GPIO_38                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_39_GPIO0_GPIO_39                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_4_GPIO0_GPIO_4                                                    (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_40_GPIO0_GPIO_40                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_41_GPIO0_GPIO_41                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_42_GPIO0_GPIO_42                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_43_GPIO0_GPIO_43                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_44_GPIO0_GPIO_44                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_45_GPIO0_GPIO_45                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_46_GPIO0_GPIO_46                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_47_GPIO0_GPIO_47                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_48_GPIO0_GPIO_48                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_49_GPIO0_GPIO_49                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_5_GPIO0_GPIO_5                                                    (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_50_GPIO0_GPIO_50                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_51_GPIO0_GPIO_51                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_52_GPIO0_GPIO_52                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_53_GPIO0_GPIO_53                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_54_GPIO0_GPIO_54                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_55_GPIO0_GPIO_55                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_56_GPIO0_GPIO_56                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_57_GPIO0_GPIO_57                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_58_GPIO0_GPIO_58                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_59_GPIO0_GPIO_59                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_6_GPIO0_GPIO_6                                                    (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_60_GPIO0_GPIO_60                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_61_GPIO0_GPIO_61                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_62_GPIO0_GPIO_62                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_63_GPIO0_GPIO_63                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_64_GPIO0_GPIO_64                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_65_GPIO0_GPIO_65                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_66_GPIO0_GPIO_66                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_67_GPIO0_GPIO_67                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_68_GPIO0_GPIO_68                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_69_GPIO0_GPIO_69                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_7_GPIO0_GPIO_7                                                    (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_70_GPIO0_GPIO_70                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_71_GPIO0_GPIO_71                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_72_GPIO0_GPIO_72                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_73_GPIO0_GPIO_73                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_74_GPIO0_GPIO_74                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_75_GPIO0_GPIO_75                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_76_GPIO0_GPIO_76                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_77_GPIO0_GPIO_77                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_78_GPIO0_GPIO_78                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_79_GPIO0_GPIO_79                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_8_GPIO0_GPIO_8                                                    (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_80_GPIO0_GPIO_80                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_81_GPIO0_GPIO_81                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_82_GPIO0_GPIO_82                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_83_GPIO0_GPIO_83                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_84_GPIO0_GPIO_84                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_85_GPIO0_GPIO_85                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_86_GPIO0_GPIO_86                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_87_GPIO0_GPIO_87                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_88_GPIO0_GPIO_88                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_89_GPIO0_GPIO_89                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_9_GPIO0_GPIO_9                                                    (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_90_GPIO0_GPIO_90                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_91_GPIO0_GPIO_91                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_92_GPIO0_GPIO_92                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_93_GPIO0_GPIO_93                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_94_GPIO0_GPIO_94                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_95_GPIO0_GPIO_95                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_96_GPIO0_GPIO_96                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_97_GPIO0_GPIO_97                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_98_GPIO0_GPIO_98                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN0_99_GPIO0_GPIO_99                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_GPIO2_GPIO_0                                                      (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_1_GPIO2_GPIO_1                                                    (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_10_GPIO2_GPIO_10                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_100_GPIO2_GPIO_100                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_101_GPIO2_GPIO_101                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_102_GPIO2_GPIO_102                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_103_GPIO2_GPIO_103                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_104_GPIO2_GPIO_104                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_105_GPIO2_GPIO_105                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_106_GPIO2_GPIO_106                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_107_GPIO2_GPIO_107                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_108_GPIO2_GPIO_108                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_109_GPIO2_GPIO_109                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_11_GPIO2_GPIO_11                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_110_GPIO2_GPIO_110                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_111_GPIO2_GPIO_111                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_112_GPIO2_GPIO_112                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_113_GPIO2_GPIO_113                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_114_GPIO2_GPIO_114                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_115_GPIO2_GPIO_115                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_116_GPIO2_GPIO_116                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_117_GPIO2_GPIO_117                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_118_GPIO2_GPIO_118                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_119_GPIO2_GPIO_119                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_12_GPIO2_GPIO_12                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_120_GPIO2_GPIO_120                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_121_GPIO2_GPIO_121                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_122_GPIO2_GPIO_122                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_123_GPIO2_GPIO_123                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_124_GPIO2_GPIO_124                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_125_GPIO2_GPIO_125                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_126_GPIO2_GPIO_126                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_127_GPIO2_GPIO_127                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_128_GPIO2_GPIO_128                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_129_GPIO2_GPIO_129                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_13_GPIO2_GPIO_13                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_130_GPIO2_GPIO_130                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_131_GPIO2_GPIO_131                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_132_GPIO2_GPIO_132                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_133_GPIO2_GPIO_133                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_134_GPIO2_GPIO_134                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_135_GPIO2_GPIO_135                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_136_GPIO2_GPIO_136                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_137_GPIO2_GPIO_137                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_138_GPIO2_GPIO_138                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_139_GPIO2_GPIO_139                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_14_GPIO2_GPIO_14                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_140_GPIO2_GPIO_140                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_141_GPIO2_GPIO_141                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_142_GPIO2_GPIO_142                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_143_GPIO2_GPIO_143                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_15_GPIO2_GPIO_15                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_16_GPIO2_GPIO_16                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_17_GPIO2_GPIO_17                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_18_GPIO2_GPIO_18                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_19_GPIO2_GPIO_19                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_2_GPIO2_GPIO_2                                                    (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_20_GPIO2_GPIO_20                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_21_GPIO2_GPIO_21                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_22_GPIO2_GPIO_22                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_23_GPIO2_GPIO_23                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_24_GPIO2_GPIO_24                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_25_GPIO2_GPIO_25                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_26_GPIO2_GPIO_26                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_27_GPIO2_GPIO_27                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_28_GPIO2_GPIO_28                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_29_GPIO2_GPIO_29                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_3_GPIO2_GPIO_3                                                    (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_30_GPIO2_GPIO_30                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_31_GPIO2_GPIO_31                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_32_GPIO2_GPIO_32                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_33_GPIO2_GPIO_33                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_34_GPIO2_GPIO_34                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_35_GPIO2_GPIO_35                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_36_GPIO2_GPIO_36                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_37_GPIO2_GPIO_37                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_38_GPIO2_GPIO_38                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_39_GPIO2_GPIO_39                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_4_GPIO2_GPIO_4                                                    (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_40_GPIO2_GPIO_40                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_41_GPIO2_GPIO_41                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_42_GPIO2_GPIO_42                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_43_GPIO2_GPIO_43                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_44_GPIO2_GPIO_44                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_45_GPIO2_GPIO_45                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_46_GPIO2_GPIO_46                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_47_GPIO2_GPIO_47                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_48_GPIO2_GPIO_48                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_49_GPIO2_GPIO_49                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_5_GPIO2_GPIO_5                                                    (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_50_GPIO2_GPIO_50                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_51_GPIO2_GPIO_51                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_52_GPIO2_GPIO_52                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_53_GPIO2_GPIO_53                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_54_GPIO2_GPIO_54                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_55_GPIO2_GPIO_55                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_56_GPIO2_GPIO_56                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_57_GPIO2_GPIO_57                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_58_GPIO2_GPIO_58                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_59_GPIO2_GPIO_59                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_6_GPIO2_GPIO_6                                                    (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_60_GPIO2_GPIO_60                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_61_GPIO2_GPIO_61                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_62_GPIO2_GPIO_62                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_63_GPIO2_GPIO_63                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_64_GPIO2_GPIO_64                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_65_GPIO2_GPIO_65                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_66_GPIO2_GPIO_66                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_67_GPIO2_GPIO_67                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_68_GPIO2_GPIO_68                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_69_GPIO2_GPIO_69                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_7_GPIO2_GPIO_7                                                    (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_70_GPIO2_GPIO_70                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_71_GPIO2_GPIO_71                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_72_GPIO2_GPIO_72                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_73_GPIO2_GPIO_73                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_74_GPIO2_GPIO_74                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_75_GPIO2_GPIO_75                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_76_GPIO2_GPIO_76                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_77_GPIO2_GPIO_77                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_78_GPIO2_GPIO_78                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_79_GPIO2_GPIO_79                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_8_GPIO2_GPIO_8                                                    (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_80_GPIO2_GPIO_80                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_81_GPIO2_GPIO_81                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_82_GPIO2_GPIO_82                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_83_GPIO2_GPIO_83                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_84_GPIO2_GPIO_84                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_85_GPIO2_GPIO_85                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_86_GPIO2_GPIO_86                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_87_GPIO2_GPIO_87                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_88_GPIO2_GPIO_88                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_89_GPIO2_GPIO_89                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_9_GPIO2_GPIO_9                                                    (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_90_GPIO2_GPIO_90                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_91_GPIO2_GPIO_91                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_92_GPIO2_GPIO_92                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_93_GPIO2_GPIO_93                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_94_GPIO2_GPIO_94                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_95_GPIO2_GPIO_95                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_96_GPIO2_GPIO_96                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_97_GPIO2_GPIO_97                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_98_GPIO2_GPIO_98                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN1_99_GPIO2_GPIO_99                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_GPIO4_GPIO_0                                                      (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_1_GPIO4_GPIO_1                                                    (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_10_GPIO4_GPIO_10                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_100_GPIO4_GPIO_100                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_101_GPIO4_GPIO_101                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_102_GPIO4_GPIO_102                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_103_GPIO4_GPIO_103                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_104_GPIO4_GPIO_104                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_105_GPIO4_GPIO_105                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_106_GPIO4_GPIO_106                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_107_GPIO4_GPIO_107                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_108_GPIO4_GPIO_108                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_109_GPIO4_GPIO_109                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_11_GPIO4_GPIO_11                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_110_GPIO4_GPIO_110                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_111_GPIO4_GPIO_111                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_112_GPIO4_GPIO_112                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_113_GPIO4_GPIO_113                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_114_GPIO4_GPIO_114                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_115_GPIO4_GPIO_115                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_116_GPIO4_GPIO_116                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_117_GPIO4_GPIO_117                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_118_GPIO4_GPIO_118                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_119_GPIO4_GPIO_119                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_12_GPIO4_GPIO_12                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_120_GPIO4_GPIO_120                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_121_GPIO4_GPIO_121                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_122_GPIO4_GPIO_122                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_123_GPIO4_GPIO_123                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_124_GPIO4_GPIO_124                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_125_GPIO4_GPIO_125                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_126_GPIO4_GPIO_126                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_127_GPIO4_GPIO_127                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_128_GPIO4_GPIO_128                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_129_GPIO4_GPIO_129                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_13_GPIO4_GPIO_13                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_130_GPIO4_GPIO_130                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_131_GPIO4_GPIO_131                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_132_GPIO4_GPIO_132                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_133_GPIO4_GPIO_133                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_134_GPIO4_GPIO_134                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_135_GPIO4_GPIO_135                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_136_GPIO4_GPIO_136                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_137_GPIO4_GPIO_137                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_138_GPIO4_GPIO_138                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_139_GPIO4_GPIO_139                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_14_GPIO4_GPIO_14                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_140_GPIO4_GPIO_140                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_141_GPIO4_GPIO_141                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_142_GPIO4_GPIO_142                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_143_GPIO4_GPIO_143                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_15_GPIO4_GPIO_15                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_16_GPIO4_GPIO_16                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_17_GPIO4_GPIO_17                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_18_GPIO4_GPIO_18                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_19_GPIO4_GPIO_19                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_2_GPIO4_GPIO_2                                                    (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_20_GPIO4_GPIO_20                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_21_GPIO4_GPIO_21                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_22_GPIO4_GPIO_22                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_23_GPIO4_GPIO_23                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_24_GPIO4_GPIO_24                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_25_GPIO4_GPIO_25                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_26_GPIO4_GPIO_26                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_27_GPIO4_GPIO_27                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_28_GPIO4_GPIO_28                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_29_GPIO4_GPIO_29                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_3_GPIO4_GPIO_3                                                    (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_30_GPIO4_GPIO_30                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_31_GPIO4_GPIO_31                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_32_GPIO4_GPIO_32                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_33_GPIO4_GPIO_33                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_34_GPIO4_GPIO_34                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_35_GPIO4_GPIO_35                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_36_GPIO4_GPIO_36                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_37_GPIO4_GPIO_37                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_38_GPIO4_GPIO_38                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_39_GPIO4_GPIO_39                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_4_GPIO4_GPIO_4                                                    (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_40_GPIO4_GPIO_40                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_41_GPIO4_GPIO_41                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_42_GPIO4_GPIO_42                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_43_GPIO4_GPIO_43                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_44_GPIO4_GPIO_44                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_45_GPIO4_GPIO_45                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_46_GPIO4_GPIO_46                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_47_GPIO4_GPIO_47                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_48_GPIO4_GPIO_48                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_49_GPIO4_GPIO_49                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_5_GPIO4_GPIO_5                                                    (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_50_GPIO4_GPIO_50                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_51_GPIO4_GPIO_51                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_52_GPIO4_GPIO_52                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_53_GPIO4_GPIO_53                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_54_GPIO4_GPIO_54                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_55_GPIO4_GPIO_55                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_56_GPIO4_GPIO_56                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_57_GPIO4_GPIO_57                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_58_GPIO4_GPIO_58                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_59_GPIO4_GPIO_59                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_6_GPIO4_GPIO_6                                                    (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_60_GPIO4_GPIO_60                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_61_GPIO4_GPIO_61                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_62_GPIO4_GPIO_62                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_63_GPIO4_GPIO_63                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_64_GPIO4_GPIO_64                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_65_GPIO4_GPIO_65                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_66_GPIO4_GPIO_66                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_67_GPIO4_GPIO_67                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_68_GPIO4_GPIO_68                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_69_GPIO4_GPIO_69                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_7_GPIO4_GPIO_7                                                    (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_70_GPIO4_GPIO_70                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_71_GPIO4_GPIO_71                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_72_GPIO4_GPIO_72                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_73_GPIO4_GPIO_73                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_74_GPIO4_GPIO_74                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_75_GPIO4_GPIO_75                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_76_GPIO4_GPIO_76                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_77_GPIO4_GPIO_77                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_78_GPIO4_GPIO_78                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_79_GPIO4_GPIO_79                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_8_GPIO4_GPIO_8                                                    (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_80_GPIO4_GPIO_80                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_81_GPIO4_GPIO_81                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_82_GPIO4_GPIO_82                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_83_GPIO4_GPIO_83                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_84_GPIO4_GPIO_84                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_85_GPIO4_GPIO_85                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_86_GPIO4_GPIO_86                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_87_GPIO4_GPIO_87                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_88_GPIO4_GPIO_88                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_89_GPIO4_GPIO_89                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_9_GPIO4_GPIO_9                                                    (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_90_GPIO4_GPIO_90                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_91_GPIO4_GPIO_91                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_92_GPIO4_GPIO_92                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_93_GPIO4_GPIO_93                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_94_GPIO4_GPIO_94                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_95_GPIO4_GPIO_95                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_96_GPIO4_GPIO_96                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_97_GPIO4_GPIO_97                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_98_GPIO4_GPIO_98                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN2_99_GPIO4_GPIO_99                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_GPIO6_GPIO_0                                                      (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_1_GPIO6_GPIO_1                                                    (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_10_GPIO6_GPIO_10                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_100_GPIO6_GPIO_100                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_101_GPIO6_GPIO_101                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_102_GPIO6_GPIO_102                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_103_GPIO6_GPIO_103                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_104_GPIO6_GPIO_104                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_105_GPIO6_GPIO_105                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_106_GPIO6_GPIO_106                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_107_GPIO6_GPIO_107                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_108_GPIO6_GPIO_108                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_109_GPIO6_GPIO_109                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_11_GPIO6_GPIO_11                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_110_GPIO6_GPIO_110                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_111_GPIO6_GPIO_111                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_112_GPIO6_GPIO_112                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_113_GPIO6_GPIO_113                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_114_GPIO6_GPIO_114                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_115_GPIO6_GPIO_115                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_116_GPIO6_GPIO_116                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_117_GPIO6_GPIO_117                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_118_GPIO6_GPIO_118                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_119_GPIO6_GPIO_119                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_12_GPIO6_GPIO_12                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_120_GPIO6_GPIO_120                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_121_GPIO6_GPIO_121                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_122_GPIO6_GPIO_122                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_123_GPIO6_GPIO_123                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_124_GPIO6_GPIO_124                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_125_GPIO6_GPIO_125                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_126_GPIO6_GPIO_126                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_127_GPIO6_GPIO_127                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_128_GPIO6_GPIO_128                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_129_GPIO6_GPIO_129                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_13_GPIO6_GPIO_13                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_130_GPIO6_GPIO_130                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_131_GPIO6_GPIO_131                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_132_GPIO6_GPIO_132                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_133_GPIO6_GPIO_133                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_134_GPIO6_GPIO_134                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_135_GPIO6_GPIO_135                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_136_GPIO6_GPIO_136                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_137_GPIO6_GPIO_137                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_138_GPIO6_GPIO_138                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_139_GPIO6_GPIO_139                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_14_GPIO6_GPIO_14                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_140_GPIO6_GPIO_140                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_141_GPIO6_GPIO_141                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_142_GPIO6_GPIO_142                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_143_GPIO6_GPIO_143                                                (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_15_GPIO6_GPIO_15                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_16_GPIO6_GPIO_16                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_17_GPIO6_GPIO_17                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_18_GPIO6_GPIO_18                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_19_GPIO6_GPIO_19                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_2_GPIO6_GPIO_2                                                    (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_20_GPIO6_GPIO_20                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_21_GPIO6_GPIO_21                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_22_GPIO6_GPIO_22                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_23_GPIO6_GPIO_23                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_24_GPIO6_GPIO_24                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_25_GPIO6_GPIO_25                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_26_GPIO6_GPIO_26                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_27_GPIO6_GPIO_27                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_28_GPIO6_GPIO_28                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_29_GPIO6_GPIO_29                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_3_GPIO6_GPIO_3                                                    (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_30_GPIO6_GPIO_30                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_31_GPIO6_GPIO_31                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_32_GPIO6_GPIO_32                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_33_GPIO6_GPIO_33                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_34_GPIO6_GPIO_34                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_35_GPIO6_GPIO_35                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_36_GPIO6_GPIO_36                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_37_GPIO6_GPIO_37                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_38_GPIO6_GPIO_38                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_39_GPIO6_GPIO_39                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_4_GPIO6_GPIO_4                                                    (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_40_GPIO6_GPIO_40                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_41_GPIO6_GPIO_41                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_42_GPIO6_GPIO_42                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_43_GPIO6_GPIO_43                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_44_GPIO6_GPIO_44                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_45_GPIO6_GPIO_45                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_46_GPIO6_GPIO_46                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_47_GPIO6_GPIO_47                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_48_GPIO6_GPIO_48                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_49_GPIO6_GPIO_49                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_5_GPIO6_GPIO_5                                                    (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_50_GPIO6_GPIO_50                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_51_GPIO6_GPIO_51                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_52_GPIO6_GPIO_52                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_53_GPIO6_GPIO_53                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_54_GPIO6_GPIO_54                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_55_GPIO6_GPIO_55                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_56_GPIO6_GPIO_56                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_57_GPIO6_GPIO_57                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_58_GPIO6_GPIO_58                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_59_GPIO6_GPIO_59                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_6_GPIO6_GPIO_6                                                    (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_60_GPIO6_GPIO_60                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_61_GPIO6_GPIO_61                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_62_GPIO6_GPIO_62                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_63_GPIO6_GPIO_63                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_64_GPIO6_GPIO_64                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_65_GPIO6_GPIO_65                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_66_GPIO6_GPIO_66                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_67_GPIO6_GPIO_67                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_68_GPIO6_GPIO_68                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_69_GPIO6_GPIO_69                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_7_GPIO6_GPIO_7                                                    (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_70_GPIO6_GPIO_70                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_71_GPIO6_GPIO_71                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_72_GPIO6_GPIO_72                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_73_GPIO6_GPIO_73                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_74_GPIO6_GPIO_74                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_75_GPIO6_GPIO_75                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_76_GPIO6_GPIO_76                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_77_GPIO6_GPIO_77                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_78_GPIO6_GPIO_78                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_79_GPIO6_GPIO_79                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_8_GPIO6_GPIO_8                                                    (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_80_GPIO6_GPIO_80                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_81_GPIO6_GPIO_81                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_82_GPIO6_GPIO_82                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_83_GPIO6_GPIO_83                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_84_GPIO6_GPIO_84                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_85_GPIO6_GPIO_85                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_86_GPIO6_GPIO_86                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_87_GPIO6_GPIO_87                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_88_GPIO6_GPIO_88                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_89_GPIO6_GPIO_89                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_9_GPIO6_GPIO_9                                                    (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_90_GPIO6_GPIO_90                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_91_GPIO6_GPIO_91                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_92_GPIO6_GPIO_92                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_93_GPIO6_GPIO_93                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_94_GPIO6_GPIO_94                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_95_GPIO6_GPIO_95                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_96_GPIO6_GPIO_96                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_97_GPIO6_GPIO_97                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_98_GPIO6_GPIO_98                                                  (0U)
#define CSLR_MAIN_GPIO0_VIRT_IN3_99_GPIO6_GPIO_99                                                  (0U)

#ifdef __cplusplus
}
#endif
#endif /* CSLR_MAIN_GPIO0_VIRT_INTERRUPT_MAP_H_ */

