# Programa CI Digital â€“ ResidÃªncia em TIC 41

![License: MIT](https://img.shields.io/badge/License-MIT-yellow.svg)


# ğŸ‘©â€ğŸ’» Manoel Furtado Â· CI Digital â€“ ResidÃªncia em Sistemas Digitais (UEMA)

> RepositÃ³rio oficial dos estudos, simulaÃ§Ãµes, relatÃ³rios e projetos desenvolvidos durante o **Programa de Desenvolvimento de CompetÃªncias em Sistemas Digitais â€“ ResidÃªncia em TIC 41**, vinculado Ã  **Universidade Estadual do MaranhÃ£o (UEMA)** e ao programa nacional **CI Digital / Softex + MCTI**.

> Aluno: Manoel Felipe Costa Furtado. \
> Matricula: 20252009299

---

### ğŸš§ Status do RepositÃ³rio  
> **Em construÃ§Ã£o** â€“ este espaÃ§o serÃ¡ atualizado continuamente ao longo da pÃ³s-graduaÃ§Ã£o para registrar a evoluÃ§Ã£o tÃ©cnica, os experimentos e o desenvolvimento de projetos.

---

## ğŸ“ Sobre o Programa CI Digital â€“ ResidÃªncia em TIC 41

O **Programa de Desenvolvimento de CompetÃªncias em Sistemas Digitais** (Edital NÂº 177/2025-PPG/CPG/UEMA) tem como objetivo **formar especialistas em microeletrÃ´nica e circuitos integrados digitais**, com foco na indÃºstria nacional de semicondutores, utilizando uma abordagem **fortemente prÃ¡tica e orientada a projetos**.

ğŸ“ **InstituiÃ§Ã£o executora:** UEMA â€“ Universidade Estadual do MaranhÃ£o  
ğŸ§  **Modalidade:** PÃ³s-graduaÃ§Ã£o lato sensu â€“ 18 meses â€“ Noturno/Presencial   
âš™ï¸ **Foco tÃ©cnico:** MicroeletrÃ´nica, Verilog, SÃ­ntese LÃ³gica, RISC-V, Arquiteturas Digitais e VerificaÃ§Ã£o  
ğŸ“¡ **Fases:**  
- **MÃ³dulo BÃ¡sico** â€“ Fundamentos e Verilog (SD100 â†’ SD142 â†’ SD192)  
- **MÃ³dulo AvanÃ§ado** â€“ Design e VerificaÃ§Ã£o de CIs (SD202 â†’ SD292)  
- **ResidÃªncia ou IP Final** (SD302 ou SD392)

---

## ğŸ“Š Progresso da Jornada

| Etapa | PerÃ­odo Oficial | Status |
|------|------------------|:------:|
| **MÃ³dulo BÃ¡sico (SD100 â†’ SD192)** | 22/09/2025 â†’ 01/03/2026 | â¬œ Em Andamento |
| **MÃ³dulo AvanÃ§ado (SD202 â†’ SD292)** | 02/03/2026 â†’ 02/09/2026 | â¬œ Aguardando inÃ­cio |
| **ResidÃªncia / Trabalho Final (SD302 / SD392)** | 03/09/2026 â†’ 03/03/2027 | â¬œ Aguardando inÃ­cio |



---

## ğŸ—‚ï¸ Roadmap das Disciplinas

### ğŸ”¹ **MÃ³dulo BÃ¡sico**
| CÃ³digo | Disciplina | Status |
|-------|-----------------------------|:------:|
| SD100 | IntroduÃ§Ã£o Ã  MicroeletrÃ´nica | âœ…|
| SD112 | IntroduÃ§Ã£o ao Verilog | âœ… |
| SD122 | Circuitos Digitais I (Combinacionais) | âœ… |
| SD132 | Circuitos Digitais II (Sequenciais) | â¬œ |
| SD142 | Circuitos Digitais III (Interfaces e PerifÃ©ricos) | â¬œ |
| SD192 | Trabalho Orientado I | â¬œ |

### ğŸ”¹ **MÃ³dulo AvanÃ§ado**
| CÃ³digo | Disciplina | Status |
|-------|-----------------------------|:------:|
| SD202 | Circuitos Digitais IV â€“ Arquiteturas IA/ML | â¬œ |
| SD212 | Arquitetura de Sistemas Digitais â€“ RISC-V | â¬œ |
| SD221 | SÃ­ntese LÃ³gica | â¬œ |
| SD232 | AnÃ¡lise EstÃ¡tica de Timing | â¬œ |
| SD242 | VerificaÃ§Ã£o de Sistemas Digitais | â¬œ |
| SD292 | Trabalho Orientado II | â¬œ |

### ğŸ”¹ **MÃ³dulo de ConclusÃ£o**
| CÃ³digo | Caminho | Status |
|-------|-----------------------------|:------:|
| SD302 | ResidÃªncia na IndÃºstria | â¬œ |
| SD392 | Desenvolvimento de IP Final | â¬œ |

---

## ğŸš€ Habilidades que serÃ£o desenvolvidas

âœ”ï¸ Verilog HDL para synth e simulaÃ§Ã£o  
âœ”ï¸ Projetos digitais com abordagem RTL  
âœ”ï¸ InstrumentaÃ§Ã£o com FPGA e ferramentas EDA  
âœ”ï¸ AnÃ¡lise de temporizaÃ§Ã£o e otimizaÃ§Ã£o de hardware  
âœ”ï¸ Montagem de testbenches e verificaÃ§Ã£o funcional  
âœ”ï¸ Pipeline de design â†’ simulaÃ§Ã£o â†’ sÃ­ntese  
âœ”ï¸ IntroduÃ§Ã£o Ã  arquitetura RISC-V e SoCs  
âœ”ï¸ DocumentaÃ§Ã£o tÃ©cnica de nÃ­vel industrial

---

## ğŸ“ Estrutura do RepositÃ³rio

```bash
.
â”œâ”€â”€ 01_MÃ³dulo_BÃ¡sico/       # Fundamentos e Verilog (SD100 -> SD192)
â”œâ”€â”€ 02_MÃ³dulo_AvanÃ§ado/     # Design e VerificaÃ§Ã£o de CIs (SD202 -> SD292)
â”œâ”€â”€ 03_MÃ³dulo_de_ConclusÃ£o/ # ResidÃªncia ou IP Final (SD302, SD392)
â”œâ”€â”€ scripts/                # Scripts utilitÃ¡rios (Python, automaÃ§Ã£o)
â”œâ”€â”€ .gitattributes          # ConfiguraÃ§Ãµes de atributos do Git
â”œâ”€â”€ .gitignore              # Arquivos ignorados (Quartus, ModelSim, etc.)
â”œâ”€â”€ LICENSE                 # LicenÃ§a MIT
â””â”€â”€ README.md               # DocumentaÃ§Ã£o principal
```

---

## ğŸ› ï¸ Ferramentas Utilizadas

*   **FPGA Design:** Intel Quartus Prime (Lite/Standard)
*   **SimulaÃ§Ã£o:** ModelSim / QuestaSim
*   **Editor de CÃ³digo:** VS Code (com extensÃµes para Verilog/SystemVerilog)
*   **Linguagens:** Verilog HDL, Python (scripts auxiliares)
*   **Controle de VersÃ£o:** Git & GitHub

---

## âš™ï¸ Como Utilizar

### Scripts UtilitÃ¡rios

Este repositÃ³rio contÃ©m scripts em Python para auxiliar na manutenÃ§Ã£o do projeto.

#### Limpeza de Arquivos TemporÃ¡rios (`clean.py`)
Para remover arquivos temporÃ¡rios gerados pelas ferramentas de EDA (como pastas `work`, arquivos `.vcd`, `.wlf`, etc.), execute o seguinte comando na raiz do projeto:

```bash
python scripts/clean.py
```
> **Nota:** O script solicitarÃ¡ confirmaÃ§Ã£o antes de apagar qualquer arquivo.

---

## ğŸ“œ LicenÃ§a

Este projeto estÃ¡ licenciado sob a licenÃ§a MIT - veja o arquivo [LICENSE](LICENSE) para mais detalhes.


