# Xilinx 工具差異

![工具圖](img/tools.png)

PL = programmable logic. = 可編程邏輯
HDL = 硬體描述語言 (Verilog 或 VHDL 文件就對了)
IP 塊 = 軟體當中的函式庫 C++的 atol()之類的
## 硬體

Vivado 是硬體平台處理 HDL 或是 IP 塊, 代表只可以處理 PL 的部分

## 中間件

Vitis HLS（High Level Synthesis）是為 PL 開發 IP 塊, 作為 VHDL 和 Verilog 的替代方案或是補充方案
甚至可以加載到 Vivado 中進行手動優化

## 軟體

Vitis 是針對處理器的軟體開發 C 和 C++ 語言

### 參考文件

https://digilent.com/blog/whats-different-between-vivado-and-vitis/
https://support.xilinx.com/s/question/0D52E00006hpQc8SAE/vitis-vs-vitis-hls?language=en_US
