#Substrate Graph
# noVertices
30
# noArcs
90
# Vertices: id availableCpu routingCapacity isCenter
0 150 150 0
1 1446 1446 1
2 124 124 1
3 150 150 0
4 150 150 0
5 150 150 0
6 124 124 1
7 150 150 0
8 679 679 1
9 324 324 1
10 124 124 1
11 236 236 1
12 223 223 1
13 37 37 0
14 790 790 1
15 37 37 0
16 150 150 0
17 37 37 0
18 604 604 1
19 842 842 1
20 124 124 1
21 37 37 0
22 37 37 0
23 150 150 0
24 37 37 0
25 37 37 0
26 124 124 1
27 37 37 0
28 248 248 1
29 124 124 1
# Arcs: idS idT delay bandwidth
0 1 1 75
1 0 1 75
0 19 2 75
19 0 2 75
1 2 1 62
2 1 1 62
1 3 1 75
3 1 1 75
1 4 1 75
4 1 1 75
1 5 1 75
5 1 1 75
1 6 1 62
6 1 1 62
1 7 5 75
7 1 5 75
1 10 1 62
10 1 1 62
1 12 8 93
12 1 8 93
1 14 6 218
14 1 6 218
1 23 1 75
23 1 1 75
1 19 1 281
19 1 1 281
1 8 7 218
8 1 7 218
2 19 6 62
19 2 6 62
3 19 6 75
19 3 6 75
4 19 8 75
19 4 8 75
5 19 4 75
19 5 4 75
6 19 7 62
19 6 7 62
7 8 9 75
8 7 9 75
8 9 5 125
9 8 5 125
8 11 12 125
11 8 12 125
8 21 1 37
21 8 1 37
8 24 1 37
24 8 1 37
8 29 1 62
29 8 1 62
9 22 1 37
22 9 1 37
9 27 1 37
27 9 1 37
9 18 8 125
18 9 8 125
10 19 1 62
19 10 1 62
11 15 1 37
15 11 1 37
11 17 1 37
17 11 1 37
11 25 1 37
25 11 1 37
12 13 1 37
13 12 1 37
12 14 1 93
14 12 1 93
14 16 1 75
16 14 1 75
14 28 1 93
28 14 1 93
14 18 6 187
18 14 6 187
14 20 6 62
20 14 6 62
14 26 8 62
26 14 8 62
16 18 1 75
18 16 1 75
18 20 1 62
20 18 1 62
18 26 1 62
26 18 1 62
18 28 6 93
28 18 6 93
19 23 3 75
23 19 3 75
28 29 4 62
29 28 4 62
