Fitter report for top
Sun Jul 05 03:24:55 2020
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Receiver Channel
 18. Transmitter Channel
 19. Transmitter PLL
 20. Optimized GXB Elements
 21. Transceiver Reconfiguration Report
 22. I/O Assignment Warnings
 23. Fitter Resource Utilization by Entity
 24. Delay Chain Summary
 25. Pad To Core Delay Chain Fanout
 26. Control Signals
 27. Global & Other Fast Signals
 28. Non-Global High Fan-Out Signals
 29. Fitter RAM Summary
 30. Routing Usage Summary
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+---------------------------------+-------------------------------------------------+
; Fitter Status                   ; Successful - Sun Jul 05 03:24:55 2020           ;
; Quartus Prime Version           ; 17.1.0 Build 590 10/25/2017 SJ Standard Edition ;
; Revision Name                   ; top                                             ;
; Top-level Entity Name           ; top_hw                                          ;
; Family                          ; Arria V                                         ;
; Device                          ; 5AGTFC7H3F35I3                                  ;
; Timing Models                   ; Final                                           ;
; Logic utilization (in ALMs)     ; 3,067 / 91,680 ( 3 % )                          ;
; Total registers                 ; 5893                                            ;
; Total pins                      ; 31 / 656 ( 5 % )                                ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 602,918 / 13,987,840 ( 4 % )                    ;
; Total RAM Blocks                ; 97 / 1,366 ( 7 % )                              ;
; Total DSP Blocks                ; 0 / 800 ( 0 % )                                 ;
; Total HSSI RX PCSs              ; 4 / 24 ( 17 % )                                 ;
; Total HSSI PMA RX Deserializers ; 4 / 24 ( 17 % )                                 ;
; Total HSSI TX PCSs              ; 4 / 24 ( 17 % )                                 ;
; Total HSSI PMA TX Serializers   ; 4 / 24 ( 17 % )                                 ;
; Total PLLs                      ; 5 / 36 ( 14 % )                                 ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5AGTFC7H3F35I3                        ;                                       ;
; Use smart compilation                                                      ; On                                    ; Off                                   ;
; Maximum processors allowed for parallel compilation                        ; All                                   ;                                       ;
; Minimum Core Junction Temperature                                          ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 100                                   ;                                       ;
; Fitter Initial Placement Seed                                              ; 72                                    ; 1                                     ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                                    ; Off                                   ;
; Perform Register Duplication for Performance                               ; On                                    ; Off                                   ;
; Perform Register Retiming for Performance                                  ; On                                    ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; On                                    ; Off                                   ;
; Fitter Effort                                                              ; Standard Fit                          ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Extra                                 ; Normal                                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                          ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.18        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.3%      ;
;     Processor 3            ;   2.8%      ;
;     Processor 4            ;   2.5%      ;
;     Processor 5            ;   2.4%      ;
;     Processor 6            ;   2.3%      ;
;     Processor 7            ;   2.3%      ;
;     Processor 8            ;   2.2%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------------------------------------------------+----------------------------+--------------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                             ; Action           ; Operation                                         ; Reason                     ; Node Port    ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                           ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------------------------------------------------+----------------------------+--------------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; reconfig_xcvr_clk~inputCLKENA0                                                                                                                                                                                                                                                                                                   ; Created          ; Placement                                         ; Fitter Periphery Placement ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; refclk_clk~input~FITTER_INSERTED                                                                                                                                                                                                                                                                                                 ; Created          ; Placement                                         ; Fitter Periphery Placement ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; refclk_clk~input~FITTER_INSERTEDCLKENA0                                                                                                                                                                                                                                                                                          ; Created          ; Placement                                         ; Fitter Periphery Placement ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|coreclkout~CLKENA0                                                                                                                                                                                                                    ; Created          ; Placement                                         ; Fitter Periphery Placement ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[1].rx_pma.rx_pma_aux~O_ATB0OUT                                                          ; Merged           ; Placement                                         ; Fitter Periphery Placement ; ATB0OUT      ;                ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_aux~O_ATB0OUT                                                                    ; ATB0OUT          ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[2].rx_pma.rx_pma_aux~O_ATB0OUT                                                          ; Merged           ; Placement                                         ; Fitter Periphery Placement ; ATB0OUT      ;                ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_aux~O_ATB0OUT                                                                    ; ATB0OUT          ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[3].rx_pma.rx_pma_aux~O_ATB0OUT                                                          ; Merged           ; Placement                                         ; Fitter Periphery Placement ; ATB0OUT      ;                ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_aux~O_ATB0OUT                                                                    ; ATB0OUT          ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_buf.atb0outtopllaux             ; Merged           ; Placement                                         ; Fitter Periphery Placement ; ATB0OUT      ;                ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_aux~O_ATB0OUT                                                                    ; ATB0OUT          ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[1].av_tx_pma_ch_inst|atb_comp_out                                     ; Merged           ; Placement                                         ; Fitter Periphery Placement ; ATBCOMPOUT   ;                ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|atb_comp_out                                               ; ATBCOMPOUT       ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[1].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_buf.atb0outtopllaux             ; Merged           ; Placement                                         ; Fitter Periphery Placement ; ATB0OUT      ;                ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_aux~O_ATB0OUT                                                                    ; ATB0OUT          ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[2].av_tx_pma_ch_inst|atb_comp_out                                     ; Merged           ; Placement                                         ; Fitter Periphery Placement ; ATBCOMPOUT   ;                ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|atb_comp_out                                               ; ATBCOMPOUT       ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[2].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_buf.atb0outtopllaux             ; Merged           ; Placement                                         ; Fitter Periphery Placement ; ATB0OUT      ;                ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_aux~O_ATB0OUT                                                                    ; ATB0OUT          ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[3].av_tx_pma_ch_inst|atb_comp_out                                     ; Merged           ; Placement                                         ; Fitter Periphery Placement ; ATBCOMPOUT   ;                ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|atb_comp_out                                               ; ATBCOMPOUT       ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[3].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_buf.atb0outtopllaux             ; Merged           ; Placement                                         ; Fitter Periphery Placement ; ATB0OUT      ;                ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_aux~O_ATB0OUT                                                                    ; ATB0OUT          ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[1].avmm_readdata[0]                                                                ; Merged           ; Placement                                         ; Fitter Periphery Placement ; AVMMREADDATA ;                ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].avmm_readdata[0]                                                                          ; AVMMREADDATA     ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[2].avmm_readdata[0]                                                                ; Merged           ; Placement                                         ; Fitter Periphery Placement ; AVMMREADDATA ;                ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].avmm_readdata[0]                                                                          ; AVMMREADDATA     ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|Add3~6                                                                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reco_addr~2                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[16]                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[16]_OTERM255                                                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[17]                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[17]_OTERM253                                                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[18]                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[18]_OTERM251                                                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[19]                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[19]_OTERM249                                                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[20]                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[20]_OTERM247                                                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[21]                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[21]_OTERM245                                                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[22]                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[22]_OTERM243                                                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[23]                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[23]_OTERM241                                                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[24]                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[24]_OTERM239                                                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[25]                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[25]_OTERM237                                                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[26]                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[26]_OTERM235                                                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[27]                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[27]_OTERM233                                                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[28]                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[28]_OTERM231                                                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[29]                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[29]_OTERM229                                                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[30]                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[30]_OTERM227                                                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[31]                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[31]_OTERM225                                                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|native_reconfig_writedata[0]                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|native_reconfig_writedata[0]_RESYN310_BDD311                                                                                                                                              ; Created          ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|native_reconfig_writedata[1]                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|native_reconfig_writedata[1]_RESYN312_BDD313                                                                                                                                              ; Created          ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|native_reconfig_writedata[2]                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|native_reconfig_writedata[2]_RESYN308_BDD309                                                                                                                                              ; Created          ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|native_reconfig_writedata[3]                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|native_reconfig_writedata[3]_RESYN314_BDD315                                                                                                                                              ; Created          ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|native_reconfig_writedata[4]                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|native_reconfig_writedata[4]_RESYN316_BDD317                                                                                                                                              ; Created          ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|native_reconfig_writedata[5]                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|native_reconfig_writedata[5]_RESYN318_BDD319                                                                                                                                              ; Created          ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|native_reconfig_writedata[6]                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|native_reconfig_writedata[6]_RESYN320_BDD321                                                                                                                                              ; Created          ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|native_reconfig_writedata[7]                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|native_reconfig_writedata[7]_RESYN322_BDD323                                                                                                                                              ; Created          ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|native_reconfig_writedata[8]                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|native_reconfig_writedata[8]_RESYN324_BDD325                                                                                                                                              ; Created          ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|native_reconfig_writedata[9]                                                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|native_reconfig_writedata[9]_RESYN326_BDD327                                                                                                                                              ; Created          ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|native_reconfig_writedata[10]                                                                                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|native_reconfig_writedata[10]_RESYN328_BDD329                                                                                                                                             ; Created          ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|native_reconfig_writedata[11]                                                                                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|native_reconfig_writedata[11]_RESYN330_BDD331                                                                                                                                             ; Created          ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|native_reconfig_writedata[12]                                                                                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|native_reconfig_writedata[12]_RESYN332_BDD333                                                                                                                                             ; Created          ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|native_reconfig_writedata[13]                                                                                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|native_reconfig_writedata[13]_RESYN334_BDD335                                                                                                                                             ; Created          ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|native_reconfig_writedata[14]                                                                                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|native_reconfig_writedata[14]_RESYN336_BDD337                                                                                                                                             ; Created          ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|native_reconfig_writedata[15]                                                                                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|native_reconfig_writedata[15]_RESYN338_BDD339                                                                                                                                             ; Created          ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|Add10~22                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|Selector10~0                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|Add0~54                                                                                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|altpcie_av_hd_dpcmn_bitsync2:bitsync_rx_ltd|altpcie_av_hd_dpcmn_bitsync:altpcie_av_hd_dpcmn_bitsync2|sync_regs[8]_RTM0304                                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|altpcie_av_hd_dpcmn_bitsync2:bitsync_rx_ltd|altpcie_av_hd_dpcmn_bitsync:altpcie_av_hd_dpcmn_bitsync2|sync_regs[8]_RTM0304                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|altpcie_rs_hip:g_soft_reset.altpcie_rs_hip|Add1~2                                                                                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|altpcie_rs_hip:g_soft_reset.altpcie_rs_hip|cnt_dect_quiet_low~0                                                                                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[0]                                                                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[0]_NEW206_RTM0292                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[0]_NEW206_RTM0292                                                                                                                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[0]_NEW206_RTM0293                                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[0]_OTERM207                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[0]_OTERM291                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[1]                                                                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[1]_OTERM211                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[1]_OTERM289                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[2]                                                                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[2]_OTERM213                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[2]_OTERM287                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[3]                                                                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[3]_OTERM219                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[3]_OTERM285                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[4]                                                                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[4]_OTERM191                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[4]_OTERM283                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[5]                                                                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[5]_OTERM223                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[5]_OTERM281                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[5]~0                                                                                                                                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[5]~0_RTM0301                                                                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[5]~0_RTM0305                                                                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[6]                                                                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[6]_OTERM217                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[6]_OTERM279                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[7]                                                                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[7]_OTERM197                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[7]_OTERM277                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[8]                                                                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[8]_OTERM193                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[8]_OTERM275                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[9]                                                                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[9]_OTERM221                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[9]_OTERM273                                                                                                                                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[10]                                                                                                                                                                                                                        ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[10]_OTERM215                                                                                                                                                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[10]_OTERM271                                                                                                                                                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[11]                                                                                                                                                                                                                        ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[11]_OTERM195                                                                                                                                                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[11]_OTERM269                                                                                                                                                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[12]                                                                                                                                                                                                                        ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[12]_OTERM209                                                                                                                                                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[12]_OTERM267                                                                                                                                                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[13]                                                                                                                                                                                                                        ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[13]_OTERM205                                                                                                                                                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[13]_OTERM265                                                                                                                                                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[14]                                                                                                                                                                                                                        ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[14]_OTERM203                                                                                                                                                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[14]_OTERM263                                                                                                                                                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[15]                                                                                                                                                                                                                        ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[15]_OTERM201                                                                                                                                                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[15]_OTERM261                                                                                                                                                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[16]                                                                                                                                                                                                                        ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[16]_OTERM199                                                                                                                                                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[16]_OTERM257                                                                                                                                                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[16]_OTERM259_OTERM295                                                                                                                                                                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[16]_OTERM259_OTERM297                                                                                                                                                                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[16]_OTERM259_OTERM299                                                                                                                                                                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[16]_OTERM259_OTERM303                                                                                                                                                                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|state                                                                                                                                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|state_OTERM179                                                                                                                                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|state_OTERM181                                                                                                                                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|state_OTERM183                                                                                                                                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|state_OTERM185                                                                                                                                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|state_OTERM187                                                                                                                                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|state_OTERM189                                                                                                                                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|state~2_RTM0300                                                                                                                                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|state~2_RTM0300                                                                                                                                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|Add0~21                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|Add0~22                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|Add3~21                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|Add3~22                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|Add4~21                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|Add4~22                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|Add6~18                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|Add7~18                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|Add8~2                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|LessThan3~0                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|LessThan4~0                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|LessThan5~0                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|dt_addr_offset~0                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|dt_fifo_cnt~5                                                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_length_dw_md~5                                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|Add0~54                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|Add4~42                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cdt_length_dw_tx~12                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_tag_addr_offset~15                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|Add0~21                                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|Add0~22                                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|Add3~21                                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|Add3~22                                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|Add4~21                                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|Add4~22                                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|Add6~18                                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|Add7~18                                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|Add8~2                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|LessThan3~0                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|LessThan4~0                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|LessThan5~0                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_addr_offset~0                                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_fifo_cnt~5                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|tx_length_dw_md~5                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|Add1~62                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|Add5~26                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|Add6~18                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|Add7~26                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|Add8~18                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|Add9~25                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|Add14~2                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|Equal5~2                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|LessThan4~0                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|address_reg~0                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cdt_length_dw~16                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_length_ow~11                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_length_ow~12                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_length_ow~15                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_length_ow~16                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|Add0~10                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|Add1~6                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|Add2~10                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|Add7~34                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_2821:auto_generated|cntr_dqg:cntr5|counter_comb_bita0~COUT      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_2821:auto_generated|cntr_dqg:cntr5|counter_reg_bit0~0           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_2821:auto_generated|cntr_qaf:cntr1|counter_comb_bita0~COUT      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_2821:auto_generated|cntr_qaf:cntr1|counter_reg_bit[0]~0         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|mem_read_count~8                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|num_dw_to_read~1                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|num_dw_to_read~2                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|Add0~2                                                                                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|Add2~2                                                                                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|Add3~10                                                                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|Add6~2                                                                                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|Mux189~1                                                                                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|ctrlrx_count_length_dqword~0                                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|ctrlrx_count_length_dword~10                                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|Add3~10                                                                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|LessThan0~1                                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|LessThan0~1_RESYN340_BDD341                                                                                                                                                    ; Created          ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|LessThan0~3                                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|LessThan0~3_RESYN344_BDD345                                                                                                                                                    ; Created          ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|tx_stream_data_dw_count[2]~14                                                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|tx_stream_data_dw_count[2]~15                                                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|tx_stream_data_dw_count[2]~15_RESYN342_BDD343                                                                                                                                  ; Created          ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|tx_stream_data_dw_count[3]~20                                                                                                                                                  ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|tx_stream_data_dw_count[3]~21                                                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|tx_stream_data_dw_count[3]~21_RESYN128_BDD129                                                                                                                                  ; Created          ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|tx_stream_data_dw_count[4]~22                                                                                                                                                  ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|tx_stream_data_dw_count[4]~23                                                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|tx_stream_data_dw_count[4]~23_RESYN130_BDD131                                                                                                                                  ; Created          ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|tx_stream_data_dw_count[5]~18                                                                                                                                                  ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|tx_stream_data_dw_count[5]~27                                                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|tx_stream_data_dw_count[6]~19                                                                                                                                                  ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|Add3~22                                                                                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|Add4~22                                                                                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|Add9~34                                                                                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|Add10~34                                                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits~17                                                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_header_credits~6                                                                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;              ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|basic_reconfig_readdata[2]                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|basic_reconfig_readdata[2]~DUPLICATE                                                                                                                                     ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reco_addr[1]                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reco_addr[1]~DUPLICATE                                                                                                                                                   ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reco_addr[2]                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reco_addr[2]~DUPLICATE                                                                                                                                                   ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reco_addr[3]                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reco_addr[3]~DUPLICATE                                                                                                                                                   ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reco_addr[4]                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reco_addr[4]~DUPLICATE                                                                                                                                                   ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reco_addr[6]                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reco_addr[6]~DUPLICATE                                                                                                                                                   ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reco_addr[11]                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reco_addr[11]~DUPLICATE                                                                                                                                                  ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_addr[1]                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_addr[1]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_addr[2]                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_addr[2]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_addr[6]                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_addr[6]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_addr[7]                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_addr[7]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_addr[9]                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_addr[9]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_addr[10]                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_addr[10]~DUPLICATE                                                                                                                                                   ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_is_phys_addr                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_is_phys_addr~DUPLICATE                                                                                                                                               ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[23]                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[23]~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[25]                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[25]~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|lif_ena[0]                                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|lif_ena[0]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|lif_ena[1]                                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|lif_ena[1]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|reg_init[2]                                                                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|reg_init[2]~DUPLICATE                                                                                                                                                                                                                ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|cal_done                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|cal_done~DUPLICATE                                                   ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|cmp_wait_cnt                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|cmp_wait_cnt~DUPLICATE                                               ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|ctrl_addr[2]                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|ctrl_addr[2]~DUPLICATE                                               ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|ctrl_chan[3]                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|ctrl_chan[3]~DUPLICATE                                               ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|ctrl_chan[4]                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|ctrl_chan[4]~DUPLICATE                                               ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|ctrl_chan[5]                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|ctrl_chan[5]~DUPLICATE                                               ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|ctrl_chan[6]                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|ctrl_chan[6]~DUPLICATE                                               ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|ctrl_chan[8]                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|ctrl_chan[8]~DUPLICATE                                               ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|ctrl_chan[9]                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|ctrl_chan[9]~DUPLICATE                                               ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|dc_tune_value[0]                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|dc_tune_value[0]~DUPLICATE                                           ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|dc_tune_value[2]                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|dc_tune_value[2]~DUPLICATE                                           ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|state.STATE_INC_DCTUNE                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|state.STATE_INC_DCTUNE~DUPLICATE                                     ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|state.STATE_RD_CMP_OUT                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|state.STATE_RD_CMP_OUT~DUPLICATE                                     ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|state.STATE_RD_CMP_TOGGLE                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|state.STATE_RD_CMP_TOGGLE~DUPLICATE                                  ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|state.STATE_RD_DCTUNE                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|state.STATE_RD_DCTUNE~DUPLICATE                                      ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|state.STATE_RD_PHY_FIN                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|state.STATE_RD_PHY_FIN~DUPLICATE                                     ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|state.STATE_RD_PHY_REQ                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|state.STATE_RD_PHY_REQ~DUPLICATE                                     ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|state.STATE_RESET_DCTUNE                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|state.STATE_RESET_DCTUNE~DUPLICATE                                   ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|state.STATE_RESET_RSER_CLKMON                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|state.STATE_RESET_RSER_CLKMON~DUPLICATE                              ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|state.STATE_WR_RSER_CLKMON                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|state.STATE_WR_RSER_CLKMON~DUPLICATE                                 ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|state_done.STATE_DONE2                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|state_done.STATE_DONE2~DUPLICATE                                                                                                         ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xreconf_cif:inst_alt_xreconf_cif|alt_xreconf_basic_acq:inst_basic_acq|state.0000                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xreconf_cif:inst_alt_xreconf_cif|alt_xreconf_basic_acq:inst_basic_acq|state.0000~DUPLICATE                                                                                                       ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xreconf_cif:inst_alt_xreconf_cif|alt_xreconf_basic_acq:inst_basic_acq|state.ST_CHECK_CTRLLOCK                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xreconf_cif:inst_alt_xreconf_cif|alt_xreconf_basic_acq:inst_basic_acq|state.ST_CHECK_CTRLLOCK~DUPLICATE                                                                                          ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xreconf_cif:inst_alt_xreconf_cif|alt_xreconf_basic_acq:inst_basic_acq|state.ST_READ_RECONFIG_BASIC_DATA                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xreconf_cif:inst_alt_xreconf_cif|alt_xreconf_basic_acq:inst_basic_acq|state.ST_READ_RECONFIG_BASIC_DATA~DUPLICATE                                                                                ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xreconf_uif:inst_alt_xreconf_uif|uif_writedata[0]                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xreconf_uif:inst_alt_xreconf_uif|uif_writedata[0]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|alt_cal_channel[1]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|alt_cal_channel[1]~DUPLICATE                                                                                                                  ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|alt_cal_channel[3]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|alt_cal_channel[3]~DUPLICATE                                                                                                                  ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_inc[0]                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_inc[0]~DUPLICATE                                                                                                                          ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_inc[1]                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_inc[1]~DUPLICATE                                                                                                                          ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_inc[2]                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_inc[2]~DUPLICATE                                                                                                                          ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd0[1]                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd0[1]~DUPLICATE                                                                                                                          ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd0[2]                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd0[2]~DUPLICATE                                                                                                                          ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd0[3]                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd0[3]~DUPLICATE                                                                                                                          ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd0_l[3]                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd0_l[3]~DUPLICATE                                                                                                                        ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd180[0]                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd180[0]~DUPLICATE                                                                                                                        ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd180[1]                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd180[1]~DUPLICATE                                                                                                                        ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd180[2]                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd180[2]~DUPLICATE                                                                                                                        ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd180[3]                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd180[3]~DUPLICATE                                                                                                                        ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd270[3]                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd270[3]~DUPLICATE                                                                                                                        ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd270_l[1]                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd270_l[1]~DUPLICATE                                                                                                                      ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|counter[1]                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|counter[1]~DUPLICATE                                                                                                                          ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|did_dprio                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|did_dprio~DUPLICATE                                                                                                                           ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|recal_counter[0]                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|recal_counter[0]~DUPLICATE                                                                                                                    ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|state.CHECK_PLL_RD                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|state.CHECK_PLL_RD~DUPLICATE                                                                                                                  ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|state.CH_WAIT                                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|state.CH_WAIT~DUPLICATE                                                                                                                       ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|state.PDOF_TEST_RD                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|state.PDOF_TEST_RD~DUPLICATE                                                                                                                  ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|state.PDOF_TEST_WR                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|state.PDOF_TEST_WR~DUPLICATE                                                                                                                  ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|master_write                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|master_write~DUPLICATE                                                                                                                                                ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|master_write_data[0]                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|master_write_data[0]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|master_write_data[11]                                                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|master_write_data[11]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|state.CHECK_PMUTEX_STATE                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|state.CHECK_PMUTEX_STATE~DUPLICATE                                                                                                                                    ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|state.LOGICAL_ADDRESS_STATE                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|state.LOGICAL_ADDRESS_STATE~DUPLICATE                                                                                                                                 ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|state.READ_DATA_STATE                                                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|state.READ_DATA_STATE~DUPLICATE                                                                                                                                       ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|state.READ_PHY_ADDR_STATE                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|state.READ_PHY_ADDR_STATE~DUPLICATE                                                                                                                                   ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|state.READ_REQ_DATA_STATE                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|state.READ_REQ_DATA_STATE~DUPLICATE                                                                                                                                   ;                  ;                       ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|state.SET_PHY_RESET_OVERRIDE_START_STATE                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|state.SET_PHY_RESET_OVERRIDE_START_STATE~DUPLICATE                                                                                                                    ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|altpcie_rs_hip:g_soft_reset.altpcie_rs_hip|g_exit_detectquiet.cnt_dect_quiet_low[2]                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|altpcie_rs_hip:g_soft_reset.altpcie_rs_hip|g_exit_detectquiet.cnt_dect_quiet_low[2]~DUPLICATE                                                                                                                                                   ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|altpcie_rs_hip:g_soft_reset.altpcie_rs_hip|g_exit_detectquiet.cnt_dect_quiet_low[4]                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|altpcie_rs_hip:g_soft_reset.altpcie_rs_hip|g_exit_detectquiet.cnt_dect_quiet_low[4]~DUPLICATE                                                                                                                                                   ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|altpcie_rs_hip:g_soft_reset.altpcie_rs_hip|rsnt_cntn[2]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|altpcie_rs_hip:g_soft_reset.altpcie_rs_hip|rsnt_cntn[2]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|altpcie_rs_hip:g_soft_reset.altpcie_rs_hip|rsnt_cntn[3]                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|altpcie_rs_hip:g_soft_reset.altpcie_rs_hip|rsnt_cntn[3]~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|av_xcvr_avmm_csr:avmm_interface_insts[1].sv_xcvr_avmm_csr_inst|gen_rstctl_reg_rx.r_rx_digital_rst_n_val ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|av_xcvr_avmm_csr:avmm_interface_insts[1].sv_xcvr_avmm_csr_inst|gen_rstctl_reg_rx.r_rx_digital_rst_n_val~DUPLICATE ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|av_xcvr_avmm_csr:avmm_interface_insts[1].sv_xcvr_avmm_csr_inst|gen_rstctl_reg_rx.r_rx_rst_ovr           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|av_xcvr_avmm_csr:avmm_interface_insts[1].sv_xcvr_avmm_csr_inst|gen_rstctl_reg_rx.r_rx_rst_ovr~DUPLICATE           ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|av_xcvr_avmm_csr:avmm_interface_insts[2].sv_xcvr_avmm_csr_inst|gen_rstctl_reg_rx.r_rx_analog_rst_n_val  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|av_xcvr_avmm_csr:avmm_interface_insts[2].sv_xcvr_avmm_csr_inst|gen_rstctl_reg_rx.r_rx_analog_rst_n_val~DUPLICATE  ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|av_xcvr_avmm_csr:avmm_interface_insts[2].sv_xcvr_avmm_csr_inst|gen_rstctl_reg_rx.r_rx_digital_rst_n_val ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|av_xcvr_avmm_csr:avmm_interface_insts[2].sv_xcvr_avmm_csr_inst|gen_rstctl_reg_rx.r_rx_digital_rst_n_val~DUPLICATE ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|av_xcvr_avmm_csr:avmm_interface_insts[2].sv_xcvr_avmm_csr_inst|gen_rstctl_reg_rx.r_rx_rst_ovr           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|av_xcvr_avmm_csr:avmm_interface_insts[2].sv_xcvr_avmm_csr_inst|gen_rstctl_reg_rx.r_rx_rst_ovr~DUPLICATE           ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|av_xcvr_avmm_csr:avmm_interface_insts[2].sv_xcvr_avmm_csr_inst|gen_rstctl_reg_tx.r_tx_rst_ovr           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|av_xcvr_avmm_csr:avmm_interface_insts[2].sv_xcvr_avmm_csr_inst|gen_rstctl_reg_tx.r_tx_rst_ovr~DUPLICATE           ;                  ;                       ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[3].csr_avmm_n_sel_r                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[3].csr_avmm_n_sel_r~DUPLICATE                                                                ;                  ;                       ;
; top:top|altpcie_reconfig_driver:pcie_reconfig_driver_0|g_reconfig_ip.current_channel[2]                                                                                                                                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcie_reconfig_driver:pcie_reconfig_driver_0|g_reconfig_ip.current_channel[2]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; top:top|altpcie_reconfig_driver:pcie_reconfig_driver_0|g_reconfig_ip.dcd_sm_state.000                                                                                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcie_reconfig_driver:pcie_reconfig_driver_0|g_reconfig_ip.dcd_sm_state.000~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcie_reconfig_driver:pcie_reconfig_driver_0|g_reconfig_ip.dcd_sm_state.DCD_LCH_STATE                                                                                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcie_reconfig_driver:pcie_reconfig_driver_0|g_reconfig_ip.dcd_sm_state.DCD_LCH_STATE~DUPLICATE                                                                                                                                                                                                                                  ;                  ;                       ;
; top:top|altpcie_reconfig_driver:pcie_reconfig_driver_0|g_reconfig_ip.dcd_sm_state.DCD_OFFSET_STATE                                                                                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcie_reconfig_driver:pcie_reconfig_driver_0|g_reconfig_ip.dcd_sm_state.DCD_OFFSET_STATE~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; top:top|altpcie_reconfig_driver:pcie_reconfig_driver_0|g_reconfig_ip.dcd_sm_state.WAIT_DCD_STATE                                                                                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcie_reconfig_driver:pcie_reconfig_driver_0|g_reconfig_ip.dcd_sm_state.WAIT_DCD_STATE~DUPLICATE                                                                                                                                                                                                                                 ;                  ;                       ;
; top:top|altpcie_reconfig_driver:pcie_reconfig_driver_0|g_reconfig_ip.go_bit_r                                                                                                                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcie_reconfig_driver:pcie_reconfig_driver_0|g_reconfig_ip.go_bit_r~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|address_a_reg[1]                                                                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|address_a_reg[1]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|address_b_reg[7]                                                                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|address_b_reg[7]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cfg_maxrdreq_dw_fifo_size[5]                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cfg_maxrdreq_dw_fifo_size[5]~DUPLICATE                                                                                                              ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|dt_addr_offset[4]                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|dt_addr_offset[4]~DUPLICATE                                                                                                                         ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|dt_addr_offset[5]                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|dt_addr_offset[5]~DUPLICATE                                                                                                                         ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|dt_addr_offset[6]                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|dt_addr_offset[6]~DUPLICATE                                                                                                                         ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|dt_addr_offset[11]                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|dt_addr_offset[11]~DUPLICATE                                                                                                                        ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|dt_addr_offset[14]                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|dt_addr_offset[14]~DUPLICATE                                                                                                                        ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|dt_fifo_empty                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|dt_fifo_empty~DUPLICATE                                                                                                                             ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|dt_rc_last_size_dw[3]                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|dt_rc_last_size_dw[3]~DUPLICATE                                                                                                                     ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|dt_rc_last_size_dw[7]                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|dt_rc_last_size_dw[7]~DUPLICATE                                                                                                                     ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_ik91:auto_generated|a_dpfifo_5c91:dpfifo|rd_ptr_lsb                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_ik91:auto_generated|a_dpfifo_5c91:dpfifo|rd_ptr_lsb~DUPLICATE                                                               ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_length_dw[2]                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_length_dw[2]~DUPLICATE                                                                                                                           ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_length_dw[3]                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_length_dw[3]~DUPLICATE                                                                                                                           ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_length_dw[4]                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_length_dw[4]~DUPLICATE                                                                                                                           ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_length_dw[6]                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_length_dw[6]~DUPLICATE                                                                                                                           ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_length_dw[7]                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_length_dw[7]~DUPLICATE                                                                                                                           ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_length_dw[9]                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_length_dw[9]~DUPLICATE                                                                                                                           ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_length_dw_md[3]                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_length_dw_md[3]~DUPLICATE                                                                                                                        ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_length_dw_md[5]                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_length_dw_md[5]~DUPLICATE                                                                                                                        ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_length_dw_md[9]                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_length_dw_md[9]~DUPLICATE                                                                                                                        ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|dma_prg_addr_reg[2]                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|dma_prg_addr_reg[2]~DUPLICATE                                                                                                                             ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|dma_prg_addr_reg[3]                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|dma_prg_addr_reg[3]~DUPLICATE                                                                                                                             ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|dma_prg_wrdata_reg[5]                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|dma_prg_wrdata_reg[5]~DUPLICATE                                                                                                                           ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|dma_prg_wrdata_reg[6]                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|dma_prg_wrdata_reg[6]~DUPLICATE                                                                                                                           ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|dma_prg_wrdata_reg[7]                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|dma_prg_wrdata_reg[7]~DUPLICATE                                                                                                                           ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|dma_prg_wrdata_reg[8]                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|dma_prg_wrdata_reg[8]~DUPLICATE                                                                                                                           ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|dma_prg_wrdata_reg[9]                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|dma_prg_wrdata_reg[9]~DUPLICATE                                                                                                                           ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|dma_prg_wrdata_reg[10]                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|dma_prg_wrdata_reg[10]~DUPLICATE                                                                                                                          ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|dma_prg_wrdata_reg[12]                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|dma_prg_wrdata_reg[12]~DUPLICATE                                                                                                                          ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|dma_prg_wrdata_reg[13]                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|dma_prg_wrdata_reg[13]~DUPLICATE                                                                                                                          ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|dma_prg_wrdata_reg[14]                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|dma_prg_wrdata_reg[14]~DUPLICATE                                                                                                                          ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|dma_prg_wrdata_reg[16]                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|dma_prg_wrdata_reg[16]~DUPLICATE                                                                                                                          ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW0[15]                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW0[15]~DUPLICATE                                                                                                                                 ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW2[17]                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW2[17]~DUPLICATE                                                                                                                                 ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW2[21]                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW2[21]~DUPLICATE                                                                                                                                 ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW3[2]                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW3[2]~DUPLICATE                                                                                                                                  ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW3[13]                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW3[13]~DUPLICATE                                                                                                                                 ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|address[1]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|address[1]~DUPLICATE                                                                                                                ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|address[2]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|address[2]~DUPLICATE                                                                                                                ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|address[3]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|address[3]~DUPLICATE                                                                                                                ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|address[4]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|address[4]~DUPLICATE                                                                                                                ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|address[11]                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|address[11]~DUPLICATE                                                                                                               ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|calc_4kbnd_dt_fifo_byte[9]                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|calc_4kbnd_dt_fifo_byte[9]~DUPLICATE                                                                                                ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|calc_4kbnd_mrd_ack_byte[7]                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|calc_4kbnd_mrd_ack_byte[7]~DUPLICATE                                                                                                ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|calc_4kbnd_mrd_ack_byte[12]                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|calc_4kbnd_mrd_ack_byte[12]~DUPLICATE                                                                                               ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cdt_length_dw_tx[2]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cdt_length_dw_tx[2]~DUPLICATE                                                                                                       ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cdt_length_dw_tx[3]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cdt_length_dw_tx[3]~DUPLICATE                                                                                                       ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cdt_length_dw_tx[4]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cdt_length_dw_tx[4]~DUPLICATE                                                                                                       ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cdt_length_dw_tx[5]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cdt_length_dw_tx[5]~DUPLICATE                                                                                                       ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cdt_length_dw_tx[7]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cdt_length_dw_tx[7]~DUPLICATE                                                                                                       ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cdt_length_dw_tx[15]                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cdt_length_dw_tx[15]~DUPLICATE                                                                                                      ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cstate_msi.MWR_REQ_MSI                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cstate_msi.MWR_REQ_MSI~DUPLICATE                                                                                                    ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cstate_rx_data_fifo.SM_RX_DATA_FIFO_READ_TAGRAM_1                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cstate_rx_data_fifo.SM_RX_DATA_FIFO_READ_TAGRAM_1~DUPLICATE                                                                         ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cstate_rx_data_fifo.SM_RX_DATA_FIFO_READ_TAGRAM_2                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cstate_rx_data_fifo.SM_RX_DATA_FIFO_READ_TAGRAM_2~DUPLICATE                                                                         ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cstate_rx_data_fifo.SM_RX_DATA_FIFO_SINGLE_QWORD                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cstate_rx_data_fifo.SM_RX_DATA_FIFO_SINGLE_QWORD~DUPLICATE                                                                          ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cstate_tx.DONE                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cstate_tx.DONE~DUPLICATE                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cstate_tx.GET_TAG                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cstate_tx.GET_TAG~DUPLICATE                                                                                                         ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cstate_tx.MWR_REQ_UPD_DT                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cstate_tx.MWR_REQ_UPD_DT~DUPLICATE                                                                                                  ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cstate_tx.START_TX                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cstate_tx.START_TX~DUPLICATE                                                                                                        ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|dt_ep_last[0]                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|dt_ep_last[0]~DUPLICATE                                                                                                             ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|dt_ep_last[1]                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|dt_ep_last[1]~DUPLICATE                                                                                                             ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|dt_ep_last[7]                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|dt_ep_last[7]~DUPLICATE                                                                                                             ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|dt_ep_last[10]                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|dt_ep_last[10]~DUPLICATE                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|dt_ep_last[11]                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|dt_ep_last[11]~DUPLICATE                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|dt_ep_last[13]                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|dt_ep_last[13]~DUPLICATE                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|dt_ep_last[15]                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|dt_ep_last[15]~DUPLICATE                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|ep_lastupd_cycle                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|ep_lastupd_cycle~DUPLICATE                                                                                                          ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|eplast_upd_second_descriptor                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|eplast_upd_second_descriptor~DUPLICATE                                                                                              ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|maxrdreq_dw[1]                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|maxrdreq_dw[1]~DUPLICATE                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|maxrdreq_dw[2]                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|maxrdreq_dw[2]~DUPLICATE                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|maxrdreq_dw[3]                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|maxrdreq_dw[3]~DUPLICATE                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|maxrdreq_dw[4]                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|maxrdreq_dw[4]~DUPLICATE                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|maxrdreq_dw[5]                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|maxrdreq_dw[5]~DUPLICATE                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|maxrdreq_dw[6]                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|maxrdreq_dw[6]~DUPLICATE                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|performance_counter[9]                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|performance_counter[9]~DUPLICATE                                                                                                    ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|performance_counter[10]                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|performance_counter[10]~DUPLICATE                                                                                                   ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|performance_counter[16]                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|performance_counter[16]~DUPLICATE                                                                                                   ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|performance_counter[17]                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|performance_counter[17]~DUPLICATE                                                                                                   ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|performance_counter[20]                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|performance_counter[20]~DUPLICATE                                                                                                   ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|performance_counter[23]                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|performance_counter[23]~DUPLICATE                                                                                                   ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|rx_data_fifo_length_hold[0]                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|rx_data_fifo_length_hold[0]~DUPLICATE                                                                                               ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|rx_data_fifo_length_hold[2]                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|rx_data_fifo_length_hold[2]~DUPLICATE                                                                                               ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_lk91:auto_generated|a_dpfifo_8c91:dpfifo|cntr_jra:wr_ptr|counter_reg_bit[1]                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_lk91:auto_generated|a_dpfifo_8c91:dpfifo|cntr_jra:wr_ptr|counter_reg_bit[1]~DUPLICATE                    ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_lk91:auto_generated|a_dpfifo_8c91:dpfifo|cntr_vr6:usedw_counter|counter_reg_bit[3]             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_lk91:auto_generated|a_dpfifo_8c91:dpfifo|cntr_vr6:usedw_counter|counter_reg_bit[3]~DUPLICATE             ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_lk91:auto_generated|a_dpfifo_8c91:dpfifo|cntr_vr6:usedw_counter|counter_reg_bit[5]             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_lk91:auto_generated|a_dpfifo_8c91:dpfifo|cntr_vr6:usedw_counter|counter_reg_bit[5]~DUPLICATE             ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_lk91:auto_generated|a_dpfifo_8c91:dpfifo|rd_ptr_lsb                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_lk91:auto_generated|a_dpfifo_8c91:dpfifo|rd_ptr_lsb~DUPLICATE                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tag_track_one_hot[0]                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tag_track_one_hot[0]~DUPLICATE                                                                                                      ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tagram_address_b_mrd_ack[1]                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tagram_address_b_mrd_ack[1]~DUPLICATE                                                                                               ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_data_eplast[10]                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_data_eplast[10]~DUPLICATE                                                                                                        ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_data_eplast[15]                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_data_eplast[15]~DUPLICATE                                                                                                        ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_data_eplast[34]                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_data_eplast[34]~DUPLICATE                                                                                                        ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_data_eplast[38]                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_data_eplast[38]~DUPLICATE                                                                                                        ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_data_eplast[39]                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_data_eplast[39]~DUPLICATE                                                                                                        ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_data_eplast[41]                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_data_eplast[41]~DUPLICATE                                                                                                        ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_data_eplast[43]                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_data_eplast[43]~DUPLICATE                                                                                                        ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_desc_addr[32]                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_desc_addr[32]~DUPLICATE                                                                                                          ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_desc_addr[55]                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_desc_addr[55]~DUPLICATE                                                                                                          ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_first_descriptor_cycle                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_first_descriptor_cycle~DUPLICATE                                                                                                 ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_length_dw[1]                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_length_dw[1]~DUPLICATE                                                                                                           ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_length_dw[2]                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_length_dw[2]~DUPLICATE                                                                                                           ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_length_dw[6]                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_length_dw[6]~DUPLICATE                                                                                                           ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_length_dw[7]                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_length_dw[7]~DUPLICATE                                                                                                           ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_length_dw[8]                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_length_dw[8]~DUPLICATE                                                                                                           ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_tag_addr_offset[7]                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_tag_addr_offset[7]~DUPLICATE                                                                                                     ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_tag_addr_offset[8]                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_tag_addr_offset[8]~DUPLICATE                                                                                                     ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_tag_cnt_first_descriptor[0]                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_tag_cnt_first_descriptor[0]~DUPLICATE                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_tag_cnt_first_descriptor[1]                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_tag_cnt_first_descriptor[1]~DUPLICATE                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_tag_cnt_first_descriptor[3]                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_tag_cnt_first_descriptor[3]~DUPLICATE                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_tag_cnt_second_descriptor[0]                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_tag_cnt_second_descriptor[0]~DUPLICATE                                                                                           ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_addr_offset[5]                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_addr_offset[5]~DUPLICATE                                                                                                                        ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_fifo_cnt[2]                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_fifo_cnt[2]~DUPLICATE                                                                                                                           ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_fifo_cnt[3]                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_fifo_cnt[3]~DUPLICATE                                                                                                                           ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_fifo_cnt[4]                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_fifo_cnt[4]~DUPLICATE                                                                                                                           ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_fifo_cnt[5]                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_fifo_cnt[5]~DUPLICATE                                                                                                                           ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_fifo_cnt[6]                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_fifo_cnt[6]~DUPLICATE                                                                                                                           ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_fifo_cnt[9]                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_fifo_cnt[9]~DUPLICATE                                                                                                                           ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_rc_last_size_dw[3]                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_rc_last_size_dw[3]~DUPLICATE                                                                                                                    ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_rc_last_size_dw[4]                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_rc_last_size_dw[4]~DUPLICATE                                                                                                                    ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_rc_last_size_dw[5]                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_rc_last_size_dw[5]~DUPLICATE                                                                                                                    ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_rc_last_size_dw[7]                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_rc_last_size_dw[7]~DUPLICATE                                                                                                                    ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_rc_last_size_dw[8]                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_rc_last_size_dw[8]~DUPLICATE                                                                                                                    ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_rc_last_size_dw[9]                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_rc_last_size_dw[9]~DUPLICATE                                                                                                                    ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_rc_last_size_dw[10]                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_rc_last_size_dw[10]~DUPLICATE                                                                                                                   ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_rc_last_size_dw[13]                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_rc_last_size_dw[13]~DUPLICATE                                                                                                                   ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_rc_last_size_dw[14]                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_rc_last_size_dw[14]~DUPLICATE                                                                                                                   ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|loop_dma                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|loop_dma~DUPLICATE                                                                                                                                 ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|tx_length_dw[4]                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|tx_length_dw[4]~DUPLICATE                                                                                                                          ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|tx_length_dw[5]                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|tx_length_dw[5]~DUPLICATE                                                                                                                          ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|tx_length_dw[6]                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|tx_length_dw[6]~DUPLICATE                                                                                                                          ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|tx_length_dw[7]                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|tx_length_dw[7]~DUPLICATE                                                                                                                          ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|tx_length_dw[8]                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|tx_length_dw[8]~DUPLICATE                                                                                                                          ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|tx_length_dw_md[3]                                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|tx_length_dw_md[3]~DUPLICATE                                                                                                                       ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|tx_length_dw_md[5]                                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|tx_length_dw_md[5]~DUPLICATE                                                                                                                       ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|tx_length_dw_md[6]                                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|tx_length_dw_md[6]~DUPLICATE                                                                                                                       ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|tx_length_dw_md[8]                                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|tx_length_dw_md[8]~DUPLICATE                                                                                                                       ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|tx_length_dw_md[9]                                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|tx_length_dw_md[9]~DUPLICATE                                                                                                                       ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|dma_prg_addr_reg[2]                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|dma_prg_addr_reg[2]~DUPLICATE                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|dma_prg_addr_reg[3]                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|dma_prg_addr_reg[3]~DUPLICATE                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW0[4]                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW0[4]~DUPLICATE                                                                                                                                 ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW0[8]                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW0[8]~DUPLICATE                                                                                                                                 ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW0[10]                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW0[10]~DUPLICATE                                                                                                                                ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW0[12]                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW0[12]~DUPLICATE                                                                                                                                ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW0[14]                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW0[14]~DUPLICATE                                                                                                                                ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW0[23]                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW0[23]~DUPLICATE                                                                                                                                ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW0[31]                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW0[31]~DUPLICATE                                                                                                                                ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW2[0]                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW2[0]~DUPLICATE                                                                                                                                 ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW2[1]                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW2[1]~DUPLICATE                                                                                                                                 ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW2[2]                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW2[2]~DUPLICATE                                                                                                                                 ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW2[5]                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW2[5]~DUPLICATE                                                                                                                                 ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|address_reg[3]                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|address_reg[3]~DUPLICATE                                                                                                         ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cdt_length_dw[1]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cdt_length_dw[1]~DUPLICATE                                                                                                       ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cdt_length_dw[2]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cdt_length_dw[2]~DUPLICATE                                                                                                       ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cdt_length_dw[3]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cdt_length_dw[3]~DUPLICATE                                                                                                       ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cdt_length_dw[4]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cdt_length_dw[4]~DUPLICATE                                                                                                       ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cdt_length_dw[6]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cdt_length_dw[6]~DUPLICATE                                                                                                       ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cdt_length_dw[7]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cdt_length_dw[7]~DUPLICATE                                                                                                       ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cdt_length_dw[8]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cdt_length_dw[8]~DUPLICATE                                                                                                       ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cdt_length_dw[9]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cdt_length_dw[9]~DUPLICATE                                                                                                       ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cdt_length_dw[10]                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cdt_length_dw[10]~DUPLICATE                                                                                                      ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cstate.TX_LENGTH                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cstate.TX_LENGTH~DUPLICATE                                                                                                       ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cstate_msi.IDLE_MSI                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cstate_msi.IDLE_MSI~DUPLICATE                                                                                                    ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cstate_msi.START_MSI                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cstate_msi.START_MSI~DUPLICATE                                                                                                   ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|dt_ep_last[2]                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|dt_ep_last[2]~DUPLICATE                                                                                                          ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|dt_ep_last[7]                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|dt_ep_last[7]~DUPLICATE                                                                                                          ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|dt_ep_last[11]                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|dt_ep_last[11]~DUPLICATE                                                                                                         ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|dt_ep_last[12]                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|dt_ep_last[12]~DUPLICATE                                                                                                         ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|dt_ep_last[15]                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|dt_ep_last[15]~DUPLICATE                                                                                                         ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|ep_lastupd_cycle                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|ep_lastupd_cycle~DUPLICATE                                                                                                       ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|maxpload_dw[2]                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|maxpload_dw[2]~DUPLICATE                                                                                                         ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|maxpload_dw[8]                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|maxpload_dw[8]~DUPLICATE                                                                                                         ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|maxpload_dw[9]                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|maxpload_dw[9]~DUPLICATE                                                                                                         ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|performance_counter[8]                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|performance_counter[8]~DUPLICATE                                                                                                 ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|performance_counter[12]                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|performance_counter[12]~DUPLICATE                                                                                                ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|performance_counter[15]                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|performance_counter[15]~DUPLICATE                                                                                                ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|performance_counter[18]                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|performance_counter[18]~DUPLICATE                                                                                                ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_c7c1:auto_generated|a_dpfifo_4c91:dpfifo|cntr_ur6:usedw_counter|counter_reg_bit[3]          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_c7c1:auto_generated|a_dpfifo_4c91:dpfifo|cntr_ur6:usedw_counter|counter_reg_bit[3]~DUPLICATE          ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_data_eplast[9]                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_data_eplast[9]~DUPLICATE                                                                                                      ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_data_eplast[23]                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_data_eplast[23]~DUPLICATE                                                                                                     ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_desc_addr[33]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_desc_addr[33]~DUPLICATE                                                                                                       ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_desc_addr[38]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_desc_addr[38]~DUPLICATE                                                                                                       ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_desc_addr[41]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_desc_addr[41]~DUPLICATE                                                                                                       ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_desc_addr[58]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_desc_addr[58]~DUPLICATE                                                                                                       ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_desc_addr[61]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_desc_addr[61]~DUPLICATE                                                                                                       ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_desc_addr[62]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_desc_addr[62]~DUPLICATE                                                                                                       ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_length_dw[0]                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_length_dw[0]~DUPLICATE                                                                                                        ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_length_dw[1]                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_length_dw[1]~DUPLICATE                                                                                                        ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_length_dw[3]                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_length_dw[3]~DUPLICATE                                                                                                        ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_length_dw[6]                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_length_dw[6]~DUPLICATE                                                                                                        ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_length_dw[7]                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_length_dw[7]~DUPLICATE                                                                                                        ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_length_dw[8]                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_length_dw[8]~DUPLICATE                                                                                                        ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_length_dw[9]                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_length_dw[9]~DUPLICATE                                                                                                        ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_reg_access:altpcierd_reg_access|read_dma_status_reg[57]                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_reg_access:altpcierd_reg_access|read_dma_status_reg[57]~DUPLICATE                                                                                                 ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_reg_access:altpcierd_reg_access|reg_rd_addr_reg[3]                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_reg_access:altpcierd_reg_access|reg_rd_addr_reg[3]~DUPLICATE                                                                                                      ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_2821:auto_generated|cntr_qaf:cntr1|counter_reg_bit[0]           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_2821:auto_generated|cntr_qaf:cntr1|counter_reg_bit[0]~DUPLICATE           ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|cstate_tx.TX_DV_PAYLD                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|cstate_tx.TX_DV_PAYLD~DUPLICATE                                                                                      ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|mem_rd_addr[0]                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|mem_rd_addr[0]~DUPLICATE                                                                                             ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|mem_rd_addr[2]                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|mem_rd_addr[2]~DUPLICATE                                                                                             ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|mem_rd_addr[6]                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|mem_rd_addr[6]~DUPLICATE                                                                                             ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|mem_rd_addr[7]                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|mem_rd_addr[7]~DUPLICATE                                                                                             ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|mem_rd_addr[8]                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|mem_rd_addr[8]~DUPLICATE                                                                                             ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|mem_rd_addr[10]                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|mem_rd_addr[10]~DUPLICATE                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|mem_rd_addr[11]                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|mem_rd_addr[11]~DUPLICATE                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|mem_wr_addr[1]                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|mem_wr_addr[1]~DUPLICATE                                                                                             ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|mem_wr_addr[3]                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|mem_wr_addr[3]~DUPLICATE                                                                                             ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|mem_wr_addr[11]                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|mem_wr_addr[11]~DUPLICATE                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|mem_wr_ena                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|mem_wr_ena~DUPLICATE                                                                                                 ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|num_dw_to_read[7]                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|num_dw_to_read[7]~DUPLICATE                                                                                          ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|rx_is_rdreq                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|rx_is_rdreq~DUPLICATE                                                                                                ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_desc_addr[1]                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_desc_addr[1]~DUPLICATE                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_desc_addr[6]                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_desc_addr[6]~DUPLICATE                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_desc_length[6]                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_desc_length[6]~DUPLICATE                                                                                          ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_desc_length[7]                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_desc_length[7]~DUPLICATE                                                                                          ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_ready                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_ready~DUPLICATE                                                                                                   ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|cfg_maxpload[2]                                                                                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|cfg_maxpload[2]~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_descriptor_dmard                                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_descriptor_dmard~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_descriptor_dmawr                                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_descriptor_dmawr~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_dmawr                                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_dmawr~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_pcnt                                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_pcnt~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_requester_dmard                                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_requester_dmard~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_requester_dmawr                                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_requester_dmawr~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|count_eop_in_rxfifo[1]                                                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|count_eop_in_rxfifo[1]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|ctrl_next_rx_req[1]                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|ctrl_next_rx_req[1]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|ctrlrx_length_reg[4]                                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|ctrlrx_length_reg[4]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[7]                                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[7]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[8]                                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[8]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[24]                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[24]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[29]                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[29]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[31]                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[31]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[56]                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[56]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[60]                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[60]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[97]                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[97]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[98]                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[98]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[103]                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[103]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[119]                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[119]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[120]                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[120]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[122]                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_data0[122]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_desc0[44]                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_desc0[44]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_desc0[99]                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_desc0[99]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_desc0[100]                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_desc0[100]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_desc0[105]                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_desc0[105]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_desc0[123]                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_desc0[123]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_desc0[125]                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_desc0[125]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_req0                                                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_req0~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rxfifo_q_reg[12]                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rxfifo_q_reg[12]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rxfifo_q_reg[26]                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rxfifo_q_reg[26]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rxfifo_q_reg[34]                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rxfifo_q_reg[34]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rxfifo_q_reg[35]                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rxfifo_q_reg[35]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rxfifo_q_reg[41]                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rxfifo_q_reg[41]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rxfifo_q_reg[44]                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rxfifo_q_reg[44]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rxfifo_q_reg[49]                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rxfifo_q_reg[49]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rxfifo_q_reg[53]                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rxfifo_q_reg[53]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rxfifo_q_reg[56]                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rxfifo_q_reg[56]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rxfifo_q_reg[59]                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rxfifo_q_reg[59]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rxfifo_q_reg[61]                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rxfifo_q_reg[61]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rxfifo_q_reg[140]                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rxfifo_q_reg[140]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_tac1:auto_generated|a_dpfifo_0e91:dpfifo|cntr_1s6:usedw_counter|counter_reg_bit[2]                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_tac1:auto_generated|a_dpfifo_0e91:dpfifo|cntr_1s6:usedw_counter|counter_reg_bit[2]~DUPLICATE                                                              ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|ctrltx_3dw_reg                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|ctrltx_3dw_reg~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|ctrltx_address[3]                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|ctrltx_address[3]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|ctrltx_tx_length_reg[6]                                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|ctrltx_tx_length_reg[6]~DUPLICATE                                                                                                                                                        ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|ctrltx_tx_length_reg[9]                                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|ctrltx_tx_length_reg[9]~DUPLICATE                                                                                                                                                        ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_j7c1:auto_generated|a_dpfifo_6c91:dpfifo|cntr_jra:wr_ptr|counter_reg_bit[4]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_j7c1:auto_generated|a_dpfifo_6c91:dpfifo|cntr_jra:wr_ptr|counter_reg_bit[4]~DUPLICATE                                                                     ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|tx_data_reg[110]                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|tx_data_reg[110]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|tx_data_reg[120]                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|tx_data_reg[120]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|tx_data_reg[122]                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|tx_data_reg[122]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|tx_req_next                                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|tx_req_next~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|tx_req_p1                                                                                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|tx_req_p1~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|tx_stream_data_dw_count_reg[6]                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|tx_stream_data_dw_count_reg[6]~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|tx_stream_data_dw_count_reg[7]                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|tx_stream_data_dw_count_reg[7]~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|tx_stream_data_dw_count_reg[9]                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|tx_stream_data_dw_count_reg[9]~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|tx_stream_data_dw_count_reg[10]                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|tx_stream_data_dw_count_reg[10]~DUPLICATE                                                                                                                                                ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[1]                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[1]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[8]                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[8]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[10]                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[10]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_header_credits[0]                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_header_credits[0]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_header_credits[2]                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_header_credits[2]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_header_credits[3]                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_header_credits[3]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_header_credits[4]                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_header_credits[4]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_header_credits[6]                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_header_credits[6]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|lim_cpld_cred[4]                                                                                                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|lim_cpld_cred[4]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|rx_buffer_cpl_max_dw[6]                                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|rx_buffer_cpl_max_dw[6]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|tx_mrd_data_credit[6]                                                                                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|tx_mrd_data_credit[6]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|tx_mrd_data_credit[8]                                                                                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|tx_mrd_data_credit[8]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|tx_mrd_header_credit[6]                                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|tx_mrd_header_credit[6]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|app_msi_ack_reg                                                                                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|app_msi_ack_reg~DUPLICATE                                                                                                                                                                                                                                 ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|msi_req_state.MSI_WAIT_LATENCY                                                                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|msi_req_state.MSI_WAIT_LATENCY~DUPLICATE                                                                                                                                                                                                                  ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_hip_rs:rs_hip|recovery_cnt[7]                                                                                                                                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_hip_rs:rs_hip|recovery_cnt[7]~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_hip_rs:rs_hip|recovery_cnt[12]                                                                                                                                                                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_hip_rs:rs_hip|recovery_cnt[12]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_tl_cfg_sample:cfgbus|tl_cfg_ctl_wr_rrr                                                                                                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|altpcierd_tl_cfg_sample:cfgbus|tl_cfg_ctl_wr_rrr~DUPLICATE                                                                                                                                                                                                                                                  ;                  ;                       ;
; top:top|altpcied_sv_hwtcl:apps|tl_cfg_add_r[3]                                                                                                                                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;              ;                ; top:top|altpcied_sv_hwtcl:apps|tl_cfg_add_r[3]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------------------------------------------------+----------------------------+--------------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                       ;
+-------------+----------------+--------------+------------+---------------+----------------+
; Name        ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+-------------+----------------+--------------+------------+---------------+----------------+
; Virtual Pin ; top_hw         ;              ; hip_pipe_* ; ON            ; QSF Assignment ;
+-------------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 11306 ) ; 0.00 % ( 0 / 11306 )       ; 0.00 % ( 0 / 11306 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 11306 ) ; 0.00 % ( 0 / 11306 )       ; 0.00 % ( 0 / 11306 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 11200 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 106 )    ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/briansuneZ/Desktop/AirraV_Prj/arria_v_pcie_all/arria_v_golden_pcie_test_g2x4/pcie_quartus_files/top.pin.


+--------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                    ;
+------------------------------------------------------------------+-----------------------+-------+
; Resource                                                         ; Usage                 ; %     ;
+------------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)           ; 3,067 / 91,680        ; 3 %   ;
; ALMs needed [=A-B+C]                                             ; 3,067                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]                  ; 4,024 / 91,680        ; 4 %   ;
;         [a] ALMs used for LUT logic and registers                ; 1,365                 ;       ;
;         [b] ALMs used for LUT logic                              ; 1,312                 ;       ;
;         [c] ALMs used for registers                              ; 1,347                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs)      ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing            ; 988 / 91,680          ; 1 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]                  ; 31 / 91,680           ; < 1 % ;
;         [a] Due to location constrained logic                    ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                     ; 9                     ;       ;
;         [c] Due to LAB input limits                              ; 22                    ;       ;
;         [d] Due to virtual I/Os                                  ; 0                     ;       ;
;                                                                  ;                       ;       ;
; Difficulty packing design                                        ; Low                   ;       ;
;                                                                  ;                       ;       ;
; Total LABs:  partially or completely used                        ; 535 / 9,168           ; 6 %   ;
;     -- Logic LABs                                                ; 535                   ;       ;
;     -- Memory LABs (up to half of total LABs)                    ; 0                     ;       ;
;                                                                  ;                       ;       ;
; Combinational ALUT usage for logic                               ; 4,674                 ;       ;
;     -- 7 input functions                                         ; 92                    ;       ;
;     -- 6 input functions                                         ; 901                   ;       ;
;     -- 5 input functions                                         ; 891                   ;       ;
;     -- 4 input functions                                         ; 644                   ;       ;
;     -- <=3 input functions                                       ; 2,146                 ;       ;
; Combinational ALUT usage for route-throughs                      ; 1,462                 ;       ;
;                                                                  ;                       ;       ;
; Dedicated logic registers                                        ; 5,893                 ;       ;
;     -- By type:                                                  ;                       ;       ;
;         -- Primary logic registers                               ; 5,423 / 183,360       ; 3 %   ;
;         -- Secondary logic registers                             ; 470 / 183,360         ; < 1 % ;
;     -- By function:                                              ;                       ;       ;
;         -- Design implementation registers                       ; 5,511                 ;       ;
;         -- Routing optimization registers                        ; 382                   ;       ;
;                                                                  ;                       ;       ;
; Virtual pins                                                     ; 0                     ;       ;
; I/O pins                                                         ; 31 / 656              ; 5 %   ;
;     -- Clock pins                                                ; 3 / 32                ; 9 %   ;
;     -- Dedicated input pins                                      ; 8 / 59                ; 14 %  ;
;                                                                  ;                       ;       ;
; M10K blocks                                                      ; 97 / 1,366            ; 7 %   ;
; Total MLAB memory bits                                           ; 0                     ;       ;
; Total block memory bits                                          ; 602,918 / 13,987,840  ; 4 %   ;
; Total block memory implementation bits                           ; 993,280 / 13,987,840  ; 7 %   ;
;                                                                  ;                       ;       ;
; Total DSP Blocks                                                 ; 0 / 800               ; 0 %   ;
;                                                                  ;                       ;       ;
; Fractional PLLs                                                  ; 0 / 12                ; 0 %   ;
; Global signals                                                   ; 3                     ;       ;
;     -- Global clocks                                             ; 3 / 16                ; 19 %  ;
;     -- Quadrant clocks                                           ; 0 / 88                ; 0 %   ;
;     -- Horizontal periphery clocks and Vertical periphery clocks ; 0 / 184               ; 0 %   ;
; SERDES Transmitters                                              ; 0 / 136               ; 0 %   ;
; SERDES Receivers                                                 ; 0 / 136               ; 0 %   ;
; JTAGs                                                            ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                      ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                       ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                             ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                                ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                         ; 1 / 2                 ; 50 %  ;
; Standard RX PCSs                                                 ; 4 / 24                ; 17 %  ;
; HSSI PMA RX Deserializers                                        ; 4 / 24                ; 17 %  ;
; Standard TX PCSs                                                 ; 4 / 24                ; 17 %  ;
; HSSI PMA TX Serializers                                          ; 4 / 24                ; 17 %  ;
; Channel PLLs                                                     ; 5 / 24                ; 21 %  ;
; Impedance control blocks                                         ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                          ; 0 / 4                 ; 0 %   ;
; Average interconnect usage (total/H/V)                           ; 1.6% / 1.6% / 1.6%    ;       ;
; Peak interconnect usage (total/H/V)                              ; 24.3% / 25.9% / 21.4% ;       ;
; Maximum fan-out                                                  ; 5276                  ;       ;
; Highest non-global fan-out                                       ; 1621                  ;       ;
; Total fan-out                                                    ; 42583                 ;       ;
; Average fan-out                                                  ; 3.48                  ;       ;
+------------------------------------------------------------------+-----------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                           ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3067 / 91680 ( 3 % )   ; 0 / 91680 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 3067                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 4024 / 91680 ( 4 % )   ; 0 / 91680 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1365                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1312                   ; 0                              ;
;         [c] ALMs used for registers                         ; 1347                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 988 / 91680 ( 1 % )    ; 0 / 91680 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 31 / 91680 ( < 1 % )   ; 0 / 91680 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                      ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 9                      ; 0                              ;
;         [c] Due to LAB input limits                         ; 22                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                            ;
;                                                             ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 535 / 9168 ( 6 % )     ; 0 / 9168 ( 0 % )               ;
;     -- Logic LABs                                           ; 535                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 4674                   ; 0                              ;
;     -- 7 input functions                                    ; 92                     ; 0                              ;
;     -- 6 input functions                                    ; 901                    ; 0                              ;
;     -- 5 input functions                                    ; 891                    ; 0                              ;
;     -- 4 input functions                                    ; 644                    ; 0                              ;
;     -- <=3 input functions                                  ; 2146                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 1462                   ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                              ;
;     -- By type:                                             ;                        ;                                ;
;         -- Primary logic registers                          ; 5423 / 183360 ( 3 % )  ; 0 / 183360 ( 0 % )             ;
;         -- Secondary logic registers                        ; 470 / 183360 ( < 1 % ) ; 0 / 183360 ( 0 % )             ;
;     -- By function:                                         ;                        ;                                ;
;         -- Design implementation registers                  ; 5511                   ; 0                              ;
;         -- Routing optimization registers                   ; 382                    ; 0                              ;
;                                                             ;                        ;                                ;
;                                                             ;                        ;                                ;
; Virtual pins                                                ; 0                      ; 0                              ;
; I/O pins                                                    ; 11                     ; 20                             ;
; I/O registers                                               ; 0                      ; 0                              ;
; Total block memory bits                                     ; 602918                 ; 0                              ;
; Total block memory implementation bits                      ; 993280                 ; 0                              ;
; M10K block                                                  ; 97 / 1366 ( 7 % )      ; 0 / 1366 ( 0 % )               ;
; Clock enable block                                          ; 0 / 288 ( 0 % )        ; 3 / 288 ( 1 % )                ;
; HSSI AVMM Interface                                         ; 0 / 8 ( 0 % )          ; 2 / 8 ( 25 % )                 ;
; PLL Aux. Block                                              ; 0 / 2 ( 0 % )          ; 1 / 2 ( 50 % )                 ;
; Channel PLL                                                 ; 0 / 24 ( 0 % )         ; 5 / 24 ( 20 % )                ;
; Hard IP                                                     ; 0 / 2 ( 0 % )          ; 1 / 2 ( 50 % )                 ;
; Standard RX PCS                                             ; 0 / 24 ( 0 % )         ; 4 / 24 ( 16 % )                ;
; Standard TX PCS                                             ; 0 / 24 ( 0 % )         ; 4 / 24 ( 16 % )                ;
; HSSI Common PCS PMA Interface                               ; 0 / 24 ( 0 % )         ; 4 / 24 ( 16 % )                ;
; HSSI Common PLD PCS Interface                               ; 0 / 24 ( 0 % )         ; 4 / 24 ( 16 % )                ;
; HSSI Pipe Gen1-2                                            ; 0 / 24 ( 0 % )         ; 4 / 24 ( 16 % )                ;
; HSSI PMA Aux. block                                         ; 0 / 2 ( 0 % )          ; 1 / 2 ( 50 % )                 ;
; HSSI PMA CDR REFCLK Select Mux                              ; 0 / 24 ( 0 % )         ; 5 / 24 ( 20 % )                ;
; HSSI PMA RX Buffer                                          ; 0 / 24 ( 0 % )         ; 4 / 24 ( 16 % )                ;
; HSSI PMA RX Deserializer                                    ; 0 / 24 ( 0 % )         ; 4 / 24 ( 16 % )                ;
; HSSI PMA TX Buffer                                          ; 0 / 24 ( 0 % )         ; 4 / 24 ( 16 % )                ;
; Clock Divider                                               ; 0 / 24 ( 0 % )         ; 4 / 24 ( 16 % )                ;
; HSSI PMA TX Serializer                                      ; 0 / 24 ( 0 % )         ; 4 / 24 ( 16 % )                ;
; HSSI refclk divider                                         ; 0 / 32 ( 0 % )         ; 1 / 32 ( 3 % )                 ;
; HSSI RX PCS PMA Interface                                   ; 0 / 24 ( 0 % )         ; 4 / 24 ( 16 % )                ;
; HSSI RX PLD PCS Interface                                   ; 0 / 24 ( 0 % )         ; 4 / 24 ( 16 % )                ;
; HSSI TX PCS PMA Interface                                   ; 0 / 24 ( 0 % )         ; 4 / 24 ( 16 % )                ;
; HSSI TX PLD PCS Interface                                   ; 0 / 24 ( 0 % )         ; 4 / 24 ( 16 % )                ;
;                                                             ;                        ;                                ;
; Connections                                                 ;                        ;                                ;
;     -- Input Connections                                    ; 6378                   ; 563                            ;
;     -- Registered Input Connections                         ; 6080                   ; 0                              ;
;     -- Output Connections                                   ; 563                    ; 6378                           ;
;     -- Registered Output Connections                        ; 163                    ; 0                              ;
;                                                             ;                        ;                                ;
; Internal Connections                                        ;                        ;                                ;
;     -- Total Connections                                    ; 43767                  ; 13521                          ;
;     -- Registered Connections                               ; 28880                  ; 0                              ;
;                                                             ;                        ;                                ;
; External Connections                                        ;                        ;                                ;
;     -- Top                                                  ; 0                      ; 6941                           ;
;     -- hard_block:auto_generated_inst                       ; 6941                   ; 0                              ;
;                                                             ;                        ;                                ;
; Partition Interface                                         ;                        ;                                ;
;     -- Input Ports                                          ; 10                     ; 656                            ;
;     -- Output Ports                                         ; 12                     ; 332                            ;
;     -- Bidir Ports                                          ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Registered Ports                                            ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Port Connectivity                                           ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 290                            ;
;     -- Output Ports driven by GND                           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 406                            ;
;     -- Output Ports with no Fanout                          ; 0                      ; 0                              ;
+-------------------------------------------------------------+------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                                               ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+----------------------------------+---------------------------+----------------------+-----------+
; Name                 ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination                      ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+----------------------------------+---------------------------+----------------------+-----------+
; hip_serial_rx_in0    ; AK34  ; B0L      ; 0            ; 14           ; 38           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.5-V PCML   ; OCT 100 Ohms                     ; --                        ; User                 ; no        ;
; hip_serial_rx_in0(n) ; AK33  ; B0L      ; 0            ; 14           ; 36           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.5-V PCML   ; OCT 100 Ohms                     ; --                        ; User                 ; no        ;
; hip_serial_rx_in1    ; AH34  ; B0L      ; 0            ; 18           ; 38           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.5-V PCML   ; OCT 100 Ohms                     ; --                        ; User                 ; no        ;
; hip_serial_rx_in1(n) ; AH33  ; B0L      ; 0            ; 18           ; 36           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.5-V PCML   ; OCT 100 Ohms                     ; --                        ; User                 ; no        ;
; hip_serial_rx_in2    ; AF34  ; B0L      ; 0            ; 22           ; 38           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.5-V PCML   ; OCT 100 Ohms                     ; --                        ; User                 ; no        ;
; hip_serial_rx_in2(n) ; AF33  ; B0L      ; 0            ; 22           ; 36           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.5-V PCML   ; OCT 100 Ohms                     ; --                        ; User                 ; no        ;
; hip_serial_rx_in3    ; AD34  ; B0L      ; 0            ; 26           ; 38           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.5-V PCML   ; OCT 100 Ohms                     ; --                        ; User                 ; no        ;
; hip_serial_rx_in3(n) ; AD33  ; B0L      ; 0            ; 26           ; 36           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.5-V PCML   ; OCT 100 Ohms                     ; --                        ; User                 ; no        ;
; local_rstn           ; D5    ; 7A       ; 118          ; 101          ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off                              ; --                        ; User                 ; no        ;
; perstn               ; B2    ; 7A       ; 118          ; 101          ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off                              ; --                        ; User                 ; no        ;
; reconfig_xcvr_clk    ; AN3   ; 4A       ; 124          ; 0            ; 0            ; 739                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off                              ; --                        ; User                 ; no        ;
; refclk_clk           ; U26   ; B1L      ; 0            ; 43           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; HCSL         ; DC Coupling External Termination ; --                        ; User                 ; no        ;
; refclk_clk(n)        ; U27   ; B1L      ; 0            ; 43           ; 52           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; HCSL         ; DC Coupling External Termination ; --                        ; User                 ; no        ;
; req_compliance_pb    ; D1    ; 7A       ; 125          ; 101          ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off                              ; --                        ; Fitter               ; no        ;
; set_compliance_mode  ; AL16  ; 4D       ; 77           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off                              ; --                        ; Fitter               ; no        ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+----------------------------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; L0_led                ; AG8   ; 4B       ; 113          ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; alive_led             ; AF8   ; 4B       ; 113          ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; comp_led              ; AF7   ; 4A       ; 118          ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; gen2_led              ; AE7   ; 4A       ; 118          ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hip_serial_tx_out0    ; AJ32  ; B0L      ; 0            ; 11           ; 38           ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.5-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hip_serial_tx_out0(n) ; AJ31  ; B0L      ; 0            ; 11           ; 36           ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.5-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hip_serial_tx_out1    ; AG32  ; B0L      ; 0            ; 15           ; 38           ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.5-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hip_serial_tx_out1(n) ; AG31  ; B0L      ; 0            ; 15           ; 36           ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.5-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hip_serial_tx_out2    ; AE32  ; B0L      ; 0            ; 19           ; 38           ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.5-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hip_serial_tx_out2(n) ; AE31  ; B0L      ; 0            ; 19           ; 36           ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.5-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hip_serial_tx_out3    ; AC32  ; B0L      ; 0            ; 23           ; 38           ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.5-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hip_serial_tx_out3(n) ; AC31  ; B0L      ; 0            ; 23           ; 36           ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.5-V PCML   ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; lane_active_led[0]    ; AE6   ; 4A       ; 122          ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; lane_active_led[1]    ; AD6   ; 4A       ; 122          ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; lane_active_led[2]    ; AC7   ; 4A       ; 125          ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; lane_active_led[3]    ; AC6   ; 4A       ; 125          ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-----------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B1L      ; 2 / 28 ( 7 % )   ; --            ; --           ; --            ;
; B0L      ; 16 / 28 ( 57 % ) ; --            ; --           ; --            ;
; 3A       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3C       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3D       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4D       ; 1 / 32 ( 3 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4C       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4B       ; 2 / 32 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 7 / 32 ( 22 % )  ; 2.5V          ; --           ; 2.5V          ;
; B0R      ; 0 / 28 ( 0 % )   ; --            ; --           ; --            ;
; B1R      ; 0 / 28 ( 0 % )   ; --            ; --           ; --            ;
; 7A       ; 3 / 32 ( 9 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8D       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8C       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8B       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ; 417        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A3       ; 411        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 422        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 421        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 448        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ; 447        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 453        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ;            ; 7B             ; VCCIO7B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A10      ; 455        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 475        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ; 7C             ; VCCIO7C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A13      ; 483        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 511        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ;            ; 7D             ; VCCIO7D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A16      ; 523        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 524        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ;            ; 8D             ; VCCIO8D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A19      ; 539        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 540        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ;            ; 8C             ; VCCIO8C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A22      ; 559        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 583        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ;            ; 8B             ; VCCIO8B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A25      ; 608        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 607        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A27      ; 625        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A28      ; 640        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A29      ; 639        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A30      ; 656        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A31      ; 655        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A32      ; 659        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A33      ; 674        ; 8A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ; 358        ; B0R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 359        ; B0R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCCR_GXBR                       ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ; --             ; VCCR_GXBR                       ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; AA7      ; 339        ; B0R            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; AA8      ; 338        ; B0R            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ; 282        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 251        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA14     ; 226        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 217        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA17     ; 198        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 191        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA20     ; 166        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 158        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ; 142        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA25     ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA27     ; 55         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; AA28     ; 54         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; AA29     ;            ; --             ; VCCR_GXBL                       ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; AA30     ;            ; --             ; VCCR_GXBL                       ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; AA31     ; 34         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA32     ; 35         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA33     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA34     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB1      ; 357        ; B0R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ; 356        ; B0R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; 4A             ; VCCPD4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB9      ;            ; 4A             ; VCCPD4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB10     ; 283        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 258        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 259        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 242        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ; 238        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB15     ; 227        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ; 218        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB17     ; 199        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 190        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; AB19     ; 182        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB20     ; 167        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 159        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 150        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB23     ; 143        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB24     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB25     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB26     ;            ; 3A, 3B, 3C, 3D ; VCCPD3                          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB31     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB32     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB33     ; 37         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB34     ; 36         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ; 354        ; B0R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 355        ; B0R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ; 331        ; 4A             ; lane_active_led[3]              ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC7      ; 330        ; 4A             ; lane_active_led[2]              ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC8      ; 298        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC9      ; 290        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ; 291        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC11     ; 266        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC12     ; 267        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC13     ; 243        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC14     ; 240        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ; 239        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC16     ; 219        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC17     ; 206        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC18     ; 207        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ; 183        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC20     ; 174        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; AC21     ; 162        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC22     ; 151        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 134        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC25     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC26     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AC27     ;            ; 3A, 3B, 3C, 3D ; VCCPD3                          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC28     ; 56         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AC29     ; 59         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC31     ; 38         ; B0L            ; hip_serial_tx_out3(n)           ; output ; 1.5-V PCML   ;                     ; --           ; Y               ; no       ; Off          ;
; AC32     ; 39         ; B0L            ; hip_serial_tx_out3              ; output ; 1.5-V PCML   ;                     ; --           ; Y               ; no       ; Off          ;
; AC33     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC34     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD1      ; 353        ; B0R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ; 352        ; B0R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD6      ; 322        ; 4A             ; lane_active_led[1]              ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD8      ; 299        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD9      ; 274        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD11     ; 270        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 268        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD14     ; 241        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ; 234        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD17     ; 208        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD20     ; 175        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 163        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD23     ; 135        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD24     ; 120        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD26     ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD27     ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD29     ; 102        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD30     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD31     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD32     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD33     ; 41         ; B0L            ; hip_serial_rx_in3(n)            ; input  ; 1.5-V PCML   ;                     ; --           ; Y               ; no       ; Off          ;
; AD34     ; 40         ; B0L            ; hip_serial_rx_in3               ; input  ; 1.5-V PCML   ;                     ; --           ; Y               ; no       ; Off          ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ; 350        ; B0R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 351        ; B0R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 323        ; 4A             ; lane_active_led[0]              ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE7      ; 314        ; 4A             ; gen2_led                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE8      ; 302        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; AE9      ; 275        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ; 294        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE11     ; 271        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 269        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 264        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 236        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ; 235        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE16     ; 214        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 204        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 209        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 186        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ; 176        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE21     ; 146        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE22     ; 147        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 114        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE26     ; 110        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE27     ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; AE28     ; 103        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE29     ; 86         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE31     ; 42         ; B0L            ; hip_serial_tx_out2(n)           ; output ; 1.5-V PCML   ;                     ; --           ; Y               ; no       ; Off          ;
; AE32     ; 43         ; B0L            ; hip_serial_tx_out2              ; output ; 1.5-V PCML   ;                     ; --           ; Y               ; no       ; Off          ;
; AE33     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE34     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF1      ; 349        ; B0R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ; 348        ; B0R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF5      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF6      ; 336        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ; 315        ; 4A             ; comp_led                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF8      ; 303        ; 4B             ; alive_led                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF9      ;            ; 4B             ; VCCIO4B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF10     ; 295        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 272        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ; 4C             ; VCCIO4C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF13     ; 265        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 237        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF15     ;            ; 4D             ; VCCIO4D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF16     ; 215        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ; 205        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF18     ;            ; 3D             ; VCCIO3D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF19     ; 187        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 177        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ;            ; 3C             ; VCCIO3C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF22     ; 154        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF23     ; 132        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF25     ; 122        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 111        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF28     ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF29     ; 87         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF30     ; 57         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF31     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF32     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF33     ; 45         ; B0L            ; hip_serial_rx_in2(n)            ; input  ; 1.5-V PCML   ;                     ; --           ; Y               ; no       ; Off          ;
; AF34     ; 44         ; B0L            ; hip_serial_rx_in2               ; input  ; 1.5-V PCML   ;                     ; --           ; Y               ; no       ; Off          ;
; AG1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG3      ; 346        ; B0R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AG4      ; 347        ; B0R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AG5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG6      ; 337        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG8      ; 304        ; 4B             ; L0_led                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG9      ; 292        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG11     ; 273        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 260        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG14     ; 230        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG15     ; 232        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG17     ; 196        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 192        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG20     ; 172        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 155        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG23     ; 133        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG26     ; 98         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 88         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG29     ; 94         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG31     ; 46         ; B0L            ; hip_serial_tx_out1(n)           ; output ; 1.5-V PCML   ;                     ; --           ; Y               ; no       ; Off          ;
; AG32     ; 47         ; B0L            ; hip_serial_tx_out1              ; output ; 1.5-V PCML   ;                     ; --           ; Y               ; no       ; Off          ;
; AG33     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG34     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH1      ; 345        ; B0R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 344        ; B0R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AH3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH5      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH6      ; 326        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH7      ; 320        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 305        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 293        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 284        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ; 262        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH12     ; 261        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 256        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 231        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 233        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ; 212        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH17     ; 197        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 193        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 178        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 173        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ; 152        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH22     ; 153        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 136        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ; 99         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH27     ; 89         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 80         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH29     ; 95         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH30     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH31     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH32     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH33     ; 49         ; B0L            ; hip_serial_rx_in1(n)            ; input  ; 1.5-V PCML   ;                     ; --           ; Y               ; no       ; Off          ;
; AH34     ; 48         ; B0L            ; hip_serial_rx_in1               ; input  ; 1.5-V PCML   ;                     ; --           ; Y               ; no       ; Off          ;
; AJ1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ3      ; 342        ; B0R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 343        ; B0R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ6      ; 327        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 321        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ; 300        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ9      ;            ; 4B             ; VCCIO4B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ10     ; 285        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 263        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ;            ; 4C             ; VCCIO4C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ13     ; 257        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ14     ; 222        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; AJ15     ;            ; 4D             ; VCCIO4D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ16     ; 213        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 200        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ; 3D             ; VCCIO3D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ19     ; 179        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 170        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ;            ; 3C             ; VCCIO3C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ22     ; 156        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ; 137        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ24     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ25     ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 100        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ28     ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ29     ; 72         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ31     ; 50         ; B0L            ; hip_serial_tx_out0(n)           ; output ; 1.5-V PCML   ;                     ; --           ; Y               ; no       ; Off          ;
; AJ32     ; 51         ; B0L            ; hip_serial_tx_out0              ; output ; 1.5-V PCML   ;                     ; --           ; Y               ; no       ; Off          ;
; AJ33     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ34     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK1      ; 341        ; B0R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 340        ; B0R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AK3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK5      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK6      ; 318        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; AK7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK8      ; 301        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 286        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK11     ; 254        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; AK12     ; 252        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK14     ; 223        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ; 228        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK17     ; 201        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK18     ; 188        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK20     ; 171        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK21     ; 157        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK23     ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 101        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 96         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK29     ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK30     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK31     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK32     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK33     ; 53         ; B0L            ; hip_serial_rx_in0(n)            ; input  ; 1.5-V PCML   ;                     ; --           ; Y               ; no       ; Off          ;
; AK34     ; 52         ; B0L            ; hip_serial_rx_in0               ; input  ; 1.5-V PCML   ;                     ; --           ; Y               ; no       ; Off          ;
; AL1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AL2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AL3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AL4      ; 332        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL5      ; 333        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL6      ; 319        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL7      ; 308        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL8      ; 296        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL9      ; 287        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL10     ; 278        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL11     ; 255        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL12     ; 253        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL13     ; 248        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL14     ; 224        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL15     ; 229        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL16     ; 220        ; 4D             ; set_compliance_mode             ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AL17     ; 202        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL18     ; 189        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL19     ; 180        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL20     ; 168        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL21     ; 148        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL22     ; 149        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL23     ; 138        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL24     ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL25     ; 112        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL26     ; 104        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL27     ; 97         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL28     ; 90         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL29     ; 82         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL30     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL31     ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AL32     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AL33     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AL34     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AM1      ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AM2      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AM3      ; 334        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM4      ; 335        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM5      ; 316        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM6      ; 310        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM7      ; 309        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM8      ; 297        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM9      ;            ; 4B             ; VCCIO4B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AM10     ; 279        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM11     ; 276        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM12     ;            ; 4C             ; VCCIO4C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AM13     ; 249        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM14     ; 225        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM15     ;            ; 4D             ; VCCIO4D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AM16     ; 221        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM17     ; 203        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM18     ;            ; 3D             ; VCCIO3D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AM19     ; 181        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM20     ; 169        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM21     ;            ; 3C             ; VCCIO3C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AM22     ; 160        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM23     ; 139        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM24     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AM25     ; 113        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM26     ; 105        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM27     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AM28     ; 91         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM29     ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM30     ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM31     ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AM32     ; 60         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AM33     ; 62         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AM34     ; 61         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AN1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AN2      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AN3      ; 329        ; 4A             ; reconfig_xcvr_clk               ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AN4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AN5      ; 317        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN6      ; 311        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AN8      ; 289        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN9      ; 288        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AN11     ; 277        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN12     ; 246        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN13     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AN14     ; 244        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN15     ; 211        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AN17     ; 194        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN18     ; 184        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AN20     ; 164        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN21     ; 161        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AN23     ; 140        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN24     ; 141        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AN26     ; 107        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN27     ; 106        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AN29     ; 84         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN30     ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AN31     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AN32     ; 58         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AN33     ; 64         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AN34     ; 65         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AP2      ; 328        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP3      ; 324        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP4      ; 325        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP5      ; 313        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP6      ; 312        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP7      ; 307        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP8      ; 306        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP9      ;            ; 4B             ; VCCIO4B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AP10     ; 280        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP11     ; 281        ; 4B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP12     ;            ; 4C             ; VCCIO4C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AP13     ; 247        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP14     ; 245        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP15     ;            ; 4D             ; VCCIO4D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AP16     ; 210        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP17     ; 195        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP18     ;            ; 3D             ; VCCIO3D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AP19     ; 185        ; 3D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP20     ; 165        ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP21     ;            ; 3C             ; VCCIO3C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AP22     ; 144        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP23     ; 145        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP24     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AP25     ; 108        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP26     ; 109        ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP27     ; 92         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP28     ; 93         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP29     ; 85         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP30     ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP31     ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP32     ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AP33     ; 63         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; B1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ; 418        ; 7A             ; perstn                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B3       ; 412        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 419        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 443        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B8       ; 454        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ; 456        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 476        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 484        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B14      ; 507        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ; 512        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B17      ; 537        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 544        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 561        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 560        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B23      ; 584        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ; 591        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B26      ; 615        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 626        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ; 641        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B30      ; 642        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B31      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B32      ; 660        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B33      ; 676        ; 8A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B34      ; 673        ; 8A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C2       ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 407        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 420        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ;            ; 7A             ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C6       ; 415        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ; 444        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 431        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ;            ; 7B             ; VCCIO7B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C10      ; 469        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ; 479        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7C             ; VCCIO7C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 501        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 508        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ;            ; 7D             ; VCCIO7D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C16      ; 519        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ; 538        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ;            ; 8D             ; VCCIO8D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C19      ; 543        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 562        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ; 8C             ; VCCIO8C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C22      ; 575        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 592        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ;            ; 8B             ; VCCIO8B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C25      ; 609        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ; 616        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C27      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C28      ; 632        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C29      ; 633        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C30      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C31      ; 657        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C32      ; 664        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C33      ; 675        ; 8A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C34      ; 672        ; 8A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D1       ; 399        ; 7A             ; req_compliance_pb               ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 408        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ; 416        ; 7A             ; local_rstn                      ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D6       ; 423        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 432        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ; 451        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D9       ; 452        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 470        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 480        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 485        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 502        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ; 503        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 513        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 520        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 529        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ; 552        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D19      ; 551        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 563        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 571        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 576        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ; 593        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D24      ; 599        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 610        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D26      ; 623        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D27      ; 631        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D28      ; 634        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D29      ; 647        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D30      ; 649        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D31      ; 658        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D32      ; 665        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D33      ; 663        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D34      ; 667        ; 8A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ; 405        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E6       ; 424        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E8       ; 433        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 445        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 467        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 486        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 504        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 514        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E17      ; 530        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 553        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ; 564        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 572        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 594        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 600        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ; 619        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E27      ; 624        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E29      ; 648        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E30      ; 650        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E31      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E32      ; 666        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E33      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E34      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F2       ;            ; 7A             ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ; 7A             ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F6       ; 406        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ; 434        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ; 446        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ;            ; 7B             ; VCCIO7B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F10      ; 459        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 468        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 7C             ; VCCIO7C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 487        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 495        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ;            ; 7D             ; VCCIO7D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F16      ; 515        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ; 531        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F18      ;            ; 8D             ; VCCIO8D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F19      ; 554        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 567        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ;            ; 8C             ; VCCIO8C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ; 579        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F23      ; 595        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F24      ;            ; 8B             ; VCCIO8B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F25      ; 611        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F26      ; 620        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F27      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F28      ; 643        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F29      ; 644        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F30      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F31      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F32      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F33      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F34      ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ; 390        ; B1R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 391        ; B1R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ; 438        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 437        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ; 449        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G10      ; 460        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 463        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 471        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 488        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ; 496        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G15      ; 499        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 516        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 532        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 545        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ; 546        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G20      ; 568        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 577        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 580        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 596        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G24      ; 603        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G25      ; 612        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G26      ; 627        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G27      ; 635        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G28      ; 636        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G29      ; 651        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G31      ; 2          ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G32      ; 3          ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G33      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G34      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ; 389        ; B1R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ; 388        ; B1R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 394        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 439        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 450        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H11      ; 464        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ; 472        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H14      ; 491        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 500        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H17      ; 535        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 547        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H20      ; 569        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ; 578        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 587        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 604        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H26      ; 628        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H27      ; 645        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H29      ; 652        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H30      ; 668        ; 8A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H31      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H32      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H33      ; 5          ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H34      ; 4          ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ; 386        ; B1R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ; 387        ; B1R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 409        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J7       ; 425        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 440        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ;            ; 7B             ; VCCIO7B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J10      ; 457        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ; 461        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; 7C             ; VCCIO7C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J13      ; 481        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ; 492        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ; 7D             ; VCCIO7D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J16      ; 517        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ; 536        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ;            ; 8D             ; VCCIO8D                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J19      ; 548        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ; 570        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J21      ;            ; 8C             ; VCCIO8C                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 585        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J23      ; 588        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J24      ;            ; 8B             ; VCCIO8B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J25      ; 617        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J26      ; 637        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J27      ; 646        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J28      ; 661        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J29      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J31      ; 6          ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J32      ; 7          ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J33      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J34      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ; 385        ; B1R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ; 384        ; B1R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 410        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K7       ; 426        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 428        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ; 458        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K11      ; 462        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K12      ; 465        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ; 482        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K14      ; 493        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ; 505        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K16      ; 518        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 525        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ; 527        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K19      ; 528        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 555        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 565        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K22      ; 586        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K23      ; 601        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K24      ; 589        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K25      ; 618        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K26      ; 638        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K27      ; 629        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K28      ; 662        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K29      ; 621        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K30      ; 669        ; 8A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K31      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K32      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K33      ; 9          ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K34      ; 8          ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ; 382        ; B1R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ; 383        ; B1R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 413        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L7       ;            ; 7A             ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 441        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L11      ; 466        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L12      ; 473        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ; 494        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L15      ; 506        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L17      ; 526        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L18      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ; 556        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L21      ; 566        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 602        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L24      ; 590        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L26      ; 653        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L27      ; 630        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L29      ; 622        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L31      ; 10         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L32      ; 11         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L33      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L34      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M1       ; 381        ; B1R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ; 380        ; B1R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M7       ; 414        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; M8       ; 442        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; M10      ; 429        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M11      ; 489        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M12      ; 474        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M13      ; 478        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; M14      ; 497        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M15      ; 498        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M16      ; 521        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M17      ; 533        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ; 541        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M19      ; 549        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M20      ; 557        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M21      ; 573        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M22      ; 581        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M23      ; 597        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M24      ; 605        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M25      ; 613        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M26      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M27      ; 654        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; M28      ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; M29      ; 670        ; 8A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 671        ; 8A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M31      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M32      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M33      ; 13         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M34      ; 12         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ; 378        ; B1R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ; 379        ; B1R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCCR_GXBR                       ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ;            ; 7A             ; VCCPD7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N9       ;            ; 7A             ; VCCPD7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N10      ; 435        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N11      ; 436        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N12      ; 490        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N13      ; 477        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N14      ; 510        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; N15      ; 509        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N16      ; 522        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ; 534        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N18      ; 542        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; N19      ; 550        ; 8D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N20      ; 558        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; N21      ; 574        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N22      ; 582        ; 8C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N23      ; 598        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N24      ; 606        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; N25      ; 614        ; 8B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N26      ;            ; 8A, 8B, 8C, 8D ; VCCPD8                          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N27      ;            ; 8A, 8B, 8C, 8D ; VCCPD8                          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N30      ;            ; --             ; VCCR_GXBL                       ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; N31      ; 14         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N32      ; 15         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N33      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N34      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ; 377        ; B1R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ; 376        ; B1R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ; --             ; VCCL_GXBR1                      ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCL_GXBR1                      ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; P7       ;            ; --             ; VCCH_GXBR1                      ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ; --             ; VCCD_FPLL                       ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ; 430        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; P12      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P14      ;            ; 7B, 7C, 7D     ; VCCPD7BCD                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P16      ;            ; 7B, 7C, 7D     ; VCCPD7BCD                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P18      ;            ; --             ; VCCP                            ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; P19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P20      ;            ; 8A, 8B, 8C, 8D ; VCCPD8                          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P22      ;            ; 8A, 8B, 8C, 8D ; VCCPD8                          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P24      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ;            ; --             ; VCCD_FPLL                       ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; P27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P28      ;            ; --             ; VCCH_GXBL1                      ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; P29      ;            ; --             ; VCCL_GXBL1                      ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; P30      ;            ; --             ; VCCL_GXBL1                      ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; P31      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P32      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P33      ; 17         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P34      ; 16         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ; 374        ; B1R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 375        ; B1R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R6       ;            ; --             ; VCCT_GXBR1                      ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; R7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R8       ; 393        ; B1R            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; R9       ; 392        ; B1R            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; R10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R11      ;            ; 7B, 7C, 7D     ; VCCPD7BCD                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R13      ;            ; --             ; VCCP                            ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; R15      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCCD_FPLL                       ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; R17      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R19      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; R20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ;            ; --             ; VCCP                            ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; R22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R23      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; R24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R25      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; R26      ; 1          ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; R27      ; 0          ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; R28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R29      ;            ; --             ; VCCT_GXBL1                      ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R31      ; 18         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R32      ; 19         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R33      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R34      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ; 373        ; B1R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ; 372        ; B1R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ; --             ; VCCT_GXBR1                      ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; T6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T7       ;            ; --             ; VCCA_GXBR1                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T10      ;            ; --             ; VCCP                            ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; T11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T12      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; T13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T14      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; T17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T18      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; T19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T20      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; T21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; T23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T24      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; T25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T26      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ;            ; --             ; VCCA_GXBL1                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T30      ;            ; --             ; VCCT_GXBL1                      ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; T31      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T32      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T33      ; 21         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T34      ; 20         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ; 370        ; B1R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ; 371        ; B1R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCCR_GXBR                       ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; U6       ;            ; --             ; VCCR_GXBR                       ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; U7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U8       ; 367        ; B1R            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U9       ; 366        ; B1R            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U11      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; U13      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; U14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U15      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; U16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U17      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; U18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U19      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; U20      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; U22      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; U23      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ;            ; --             ; VCCP                            ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; U26      ; 27         ; B1L            ; refclk_clk                      ; input  ; HCSL         ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U27      ; 26         ; B1L            ; refclk_clk(n)                   ; input  ; HCSL         ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U29      ;            ; --             ; VCCR_GXBL                       ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; U30      ;            ; --             ; VCCR_GXBL                       ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; U31      ; 22         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U32      ; 23         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U33      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U34      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V1       ; 369        ; B1R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ; 368        ; B1R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ; --             ; VCCL_GXBR0                      ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCL_GXBR0                      ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; V7       ;            ; --             ; VCCH_GXBR0                      ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; V8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V10      ;            ; --             ; VCCP                            ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; V11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; V13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V14      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; V15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V16      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; V17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; V23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V24      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; V25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V26      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V28      ;            ; --             ; VCCH_GXBL0                      ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; V29      ;            ; --             ; VCCL_GXBL0                      ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; V30      ;            ; --             ; VCCL_GXBL0                      ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; V31      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V32      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V33      ; 25         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V34      ; 24         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ; 362        ; B0R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ; 363        ; B0R            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; --             ; VCCT_GXBR0                      ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ; 365        ; B0R            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W9       ; 364        ; B0R            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W11      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W13      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; W14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W15      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; W16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W17      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; W20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W21      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; W22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W23      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; W24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W25      ;            ; --             ; VCCP                            ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; W26      ; 29         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W27      ; 28         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ;            ; --             ; VCCT_GXBL0                      ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; W30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W31      ; 30         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W32      ; 31         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W33      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W34      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y1       ; 361        ; B0R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ; 360        ; B0R            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ; --             ; VCCT_GXBR0                      ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; Y6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; --             ; VCCA_GXBR0                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCCD_FPLL                       ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ; 4B, 4C, 4D     ; VCCPD4BCD                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y11      ; 250        ; 4C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; --             ; VCCP                            ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; Y14      ;            ; 4B, 4C, 4D     ; VCCPD4BCD                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y15      ; 216        ; 4D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ;            ; 4B, 4C, 4D     ; VCCPD4BCD                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y17      ;            ; --             ; VCCD_FPLL                       ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; Y18      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y19      ;            ; --             ; VCCP                            ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; Y20      ;            ; --             ; VCC                             ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; Y21      ;            ; 3A, 3B, 3C, 3D ; VCCPD3                          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y22      ;            ; --             ; VCCP                            ; power  ;              ; 1.15V               ; --           ;                 ; --       ; --           ;
; Y23      ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; --       ; --           ;
; Y24      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y25      ;            ; 3A, 3B, 3C, 3D ; VCCPD3                          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y26      ;            ; --             ; VCCD_FPLL                       ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; Y27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y28      ;            ; --             ; VCCA_GXBL0                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y30      ;            ; --             ; VCCT_GXBL0                      ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; Y31      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y32      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y33      ; 33         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y34      ; 32         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Receiver Channel                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                      ;                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; hip_serial_rx_in3~input                                                                                   ;                                                                                                                                                                                                                                                                                                                            ;
;     -- Receiver Channel Location                                                                          ; IOIBUF_X0_Y26_N39                                                                                                                                                                                                                                                                                                          ;
;     -- Receiver Deserializer                                                                              ;                                                                                                                                                                                                                                                                                                                            ;
;         -- Name                                                                                           ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[3].rx_pma.rx_pma_deser                                                            ;
;         -- Receiver Deserializer Location                                                                 ; HSSIPMARXDESER_X0_Y26_N34                                                                                                                                                                                                                                                                                                  ;
;         -- Mode                                                                                           ; 10                                                                                                                                                                                                                                                                                                                         ;
;         -- Data Rate                                                                                      ; 5000.0 Mbps                                                                                                                                                                                                                                                                                                                ;
;         -- Auto Negotiation                                                                               ; On                                                                                                                                                                                                                                                                                                                         ;
;         -- Enable Bit Slip                                                                                ; False                                                                                                                                                                                                                                                                                                                      ;
;         -- Signal Detect Clock Enable                                                                     ; On                                                                                                                                                                                                                                                                                                                         ;
;     -- Receiver Buffer                                                                                    ;                                                                                                                                                                                                                                                                                                                            ;
;         -- Name                                                                                           ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[3].rx_pma.rx_pma_buf                                                              ;
;         -- Receiver Buffer Location                                                                       ; HSSIPMARXBUF_X0_Y26_N35                                                                                                                                                                                                                                                                                                    ;
;         -- DC Gain                                                                                        ; 0                                                                                                                                                                                                                                                                                                                          ;
;         -- AC Gain                                                                                        ; 0                                                                                                                                                                                                                                                                                                                          ;
;         -- Termination                                                                                    ; 100 Ohms                                                                                                                                                                                                                                                                                                                   ;
;         -- Equalization Bandwidth Selection                                                               ; N/A                                                                                                                                                                                                                                                                                                                        ;
;         -- Serial Loopback                                                                                ; N/A                                                                                                                                                                                                                                                                                                                        ;
;         -- VCCELA Supply Voltage                                                                          ; N/A                                                                                                                                                                                                                                                                                                                        ;
;     -- Receiver Interface                                                                                 ;                                                                                                                                                                                                                                                                                                                            ;
;         -- Receiver Data Source                                                                           ; PCS                                                                                                                                                                                                                                                                                                                        ;
;     -- HSSI Common PCS PMA Interface PPM Detector                                                         ;                                                                                                                                                                                                                                                                                                                            ;
;         -- Name                                                                                           ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[3].inst_av_pcs_ch|av_hssi_common_pcs_pma_interface_rbc:inst_av_hssi_common_pcs_pma_interface|wys ;
;         -- HSSI Common PCS PMA Interface Location                                                         ; HSSICOMMONPCSPMAINTERFACE_X0_Y25_N61                                                                                                                                                                                                                                                                                       ;
;         -- PPM Threshold (+/-) for freqlock (hd_smrt_com_pcs_pma_if_ppmsel)                               ; ppmsel_300                                                                                                                                                                                                                                                                                                                 ;
;         -- Enable early detection of PPM violation after lock (hd_smrt_com_pcs_pma_if_ppm_deassert_early) ; deassert_early_dis                                                                                                                                                                                                                                                                                                         ;
;         -- Automatic Speed Negotiation (hd_smrt_com_pcs_pma_if_auto_speed_ena)                            ; en_auto_speed_ena                                                                                                                                                                                                                                                                                                          ;
;         -- PPM Counter Limit (hd_smrt_com_pcs_pma_if_ppm_gen1_2_cnt)                                      ; cnt_32k                                                                                                                                                                                                                                                                                                                    ;
;         -- PPM Detector Start cycle after eidle exit (hd_smrt_com_pcs_pma_if_ppm_post_eidle_delay)        ; cnt_200_cycles                                                                                                                                                                                                                                                                                                             ;
;     -- Receiver Standard PCS                                                                              ;                                                                                                                                                                                                                                                                                                                            ;
;         -- Name                                                                                           ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[3].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys                               ;
;         -- Receiver Standard PCS Location                                                                 ; HSSI8GRXPCS_X0_Y26_N59                                                                                                                                                                                                                                                                                                     ;
;         -- Protocol                                                                                       ; pipe_g2                                                                                                                                                                                                                                                                                                                    ;
;         -- Hip Mode                                                                                       ; en_hip                                                                                                                                                                                                                                                                                                                     ;
;         -- PCS Low Latency Configuration                                                                  ; dis_pcs_bypass                                                                                                                                                                                                                                                                                                             ;
;         -- Word Aligner Mode                                                                              ; sync_sm                                                                                                                                                                                                                                                                                                                    ;
;         -- Run Length Check                                                                               ; en_runlength_sw                                                                                                                                                                                                                                                                                                            ;
;         -- Rate Match Mode                                                                                ; pipe_rm                                                                                                                                                                                                                                                                                                                    ;
;         -- 8b10b Decoder                                                                                  ; en_8b10b_ibm                                                                                                                                                                                                                                                                                                               ;
;         -- Byte Deserializer                                                                              ; dis_bds                                                                                                                                                                                                                                                                                                                    ;
;         -- Byte Order Block Mode                                                                          ; dis_bo                                                                                                                                                                                                                                                                                                                     ;
;         -- Phase Compensation FIFO Mode                                                                   ; register_fifo                                                                                                                                                                                                                                                                                                              ;
;     -- Receiver PLL                                                                                       ;                                                                                                                                                                                                                                                                                                                            ;
;         -- Name                                                                                           ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[3].rx_pma.rx_cdr                                                                  ;
;         -- PLL Location                                                                                   ; CHANNELPLL_X0_Y25_N33                                                                                                                                                                                                                                                                                                      ;
;         -- PLL Type                                                                                       ; CDR PLL                                                                                                                                                                                                                                                                                                                    ;
;         -- PLL Bandwidth Type                                                                             ; Auto (Medium)                                                                                                                                                                                                                                                                                                              ;
;         -- PLL Bandwidth Range                                                                            ; 2 to 4 MHz                                                                                                                                                                                                                                                                                                                 ;
;         -- Reference Clock Frequency                                                                      ; 100.0 MHz                                                                                                                                                                                                                                                                                                                  ;
;         -- Output Clock Frequency                                                                         ; 2500.0 MHz                                                                                                                                                                                                                                                                                                                 ;
;         -- L Counter PD Clock Disable                                                                     ; Off                                                                                                                                                                                                                                                                                                                        ;
;         -- M Counter                                                                                      ; 25                                                                                                                                                                                                                                                                                                                         ;
;         -- PCIE Frequency Control                                                                         ; pcie_100mhz                                                                                                                                                                                                                                                                                                                ;
;         -- PD L Counter                                                                                   ; 1                                                                                                                                                                                                                                                                                                                          ;
;         -- PFD L Counter                                                                                  ; 2                                                                                                                                                                                                                                                                                                                          ;
;         -- Powerdown                                                                                      ; Off                                                                                                                                                                                                                                                                                                                        ;
;         -- Reference Clock Divider                                                                        ; 2                                                                                                                                                                                                                                                                                                                          ;
;         -- Reverse Serial Loopback                                                                        ; Off                                                                                                                                                                                                                                                                                                                        ;
;         -- Reference Clock Selection                                                                      ; ref_iqclk1                                                                                                                                                                                                                                                                                                                 ;
;                                                                                                           ;                                                                                                                                                                                                                                                                                                                            ;
; hip_serial_rx_in2~input                                                                                   ;                                                                                                                                                                                                                                                                                                                            ;
;     -- Receiver Channel Location                                                                          ; IOIBUF_X0_Y22_N39                                                                                                                                                                                                                                                                                                          ;
;     -- Receiver Deserializer                                                                              ;                                                                                                                                                                                                                                                                                                                            ;
;         -- Name                                                                                           ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[2].rx_pma.rx_pma_deser                                                            ;
;         -- Receiver Deserializer Location                                                                 ; HSSIPMARXDESER_X0_Y22_N34                                                                                                                                                                                                                                                                                                  ;
;         -- Mode                                                                                           ; 10                                                                                                                                                                                                                                                                                                                         ;
;         -- Data Rate                                                                                      ; 5000.0 Mbps                                                                                                                                                                                                                                                                                                                ;
;         -- Auto Negotiation                                                                               ; On                                                                                                                                                                                                                                                                                                                         ;
;         -- Enable Bit Slip                                                                                ; False                                                                                                                                                                                                                                                                                                                      ;
;         -- Signal Detect Clock Enable                                                                     ; On                                                                                                                                                                                                                                                                                                                         ;
;     -- Receiver Buffer                                                                                    ;                                                                                                                                                                                                                                                                                                                            ;
;         -- Name                                                                                           ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[2].rx_pma.rx_pma_buf                                                              ;
;         -- Receiver Buffer Location                                                                       ; HSSIPMARXBUF_X0_Y22_N35                                                                                                                                                                                                                                                                                                    ;
;         -- DC Gain                                                                                        ; 0                                                                                                                                                                                                                                                                                                                          ;
;         -- AC Gain                                                                                        ; 0                                                                                                                                                                                                                                                                                                                          ;
;         -- Termination                                                                                    ; 100 Ohms                                                                                                                                                                                                                                                                                                                   ;
;         -- Equalization Bandwidth Selection                                                               ; N/A                                                                                                                                                                                                                                                                                                                        ;
;         -- Serial Loopback                                                                                ; N/A                                                                                                                                                                                                                                                                                                                        ;
;         -- VCCELA Supply Voltage                                                                          ; N/A                                                                                                                                                                                                                                                                                                                        ;
;     -- Receiver Interface                                                                                 ;                                                                                                                                                                                                                                                                                                                            ;
;         -- Receiver Data Source                                                                           ; PCS                                                                                                                                                                                                                                                                                                                        ;
;     -- HSSI Common PCS PMA Interface PPM Detector                                                         ;                                                                                                                                                                                                                                                                                                                            ;
;         -- Name                                                                                           ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[2].inst_av_pcs_ch|av_hssi_common_pcs_pma_interface_rbc:inst_av_hssi_common_pcs_pma_interface|wys ;
;         -- HSSI Common PCS PMA Interface Location                                                         ; HSSICOMMONPCSPMAINTERFACE_X0_Y21_N61                                                                                                                                                                                                                                                                                       ;
;         -- PPM Threshold (+/-) for freqlock (hd_smrt_com_pcs_pma_if_ppmsel)                               ; ppmsel_300                                                                                                                                                                                                                                                                                                                 ;
;         -- Enable early detection of PPM violation after lock (hd_smrt_com_pcs_pma_if_ppm_deassert_early) ; deassert_early_dis                                                                                                                                                                                                                                                                                                         ;
;         -- Automatic Speed Negotiation (hd_smrt_com_pcs_pma_if_auto_speed_ena)                            ; en_auto_speed_ena                                                                                                                                                                                                                                                                                                          ;
;         -- PPM Counter Limit (hd_smrt_com_pcs_pma_if_ppm_gen1_2_cnt)                                      ; cnt_32k                                                                                                                                                                                                                                                                                                                    ;
;         -- PPM Detector Start cycle after eidle exit (hd_smrt_com_pcs_pma_if_ppm_post_eidle_delay)        ; cnt_200_cycles                                                                                                                                                                                                                                                                                                             ;
;     -- Receiver Standard PCS                                                                              ;                                                                                                                                                                                                                                                                                                                            ;
;         -- Name                                                                                           ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[2].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys                               ;
;         -- Receiver Standard PCS Location                                                                 ; HSSI8GRXPCS_X0_Y22_N59                                                                                                                                                                                                                                                                                                     ;
;         -- Protocol                                                                                       ; pipe_g2                                                                                                                                                                                                                                                                                                                    ;
;         -- Hip Mode                                                                                       ; en_hip                                                                                                                                                                                                                                                                                                                     ;
;         -- PCS Low Latency Configuration                                                                  ; dis_pcs_bypass                                                                                                                                                                                                                                                                                                             ;
;         -- Word Aligner Mode                                                                              ; sync_sm                                                                                                                                                                                                                                                                                                                    ;
;         -- Run Length Check                                                                               ; en_runlength_sw                                                                                                                                                                                                                                                                                                            ;
;         -- Rate Match Mode                                                                                ; pipe_rm                                                                                                                                                                                                                                                                                                                    ;
;         -- 8b10b Decoder                                                                                  ; en_8b10b_ibm                                                                                                                                                                                                                                                                                                               ;
;         -- Byte Deserializer                                                                              ; dis_bds                                                                                                                                                                                                                                                                                                                    ;
;         -- Byte Order Block Mode                                                                          ; dis_bo                                                                                                                                                                                                                                                                                                                     ;
;         -- Phase Compensation FIFO Mode                                                                   ; register_fifo                                                                                                                                                                                                                                                                                                              ;
;     -- Receiver PLL                                                                                       ;                                                                                                                                                                                                                                                                                                                            ;
;         -- Name                                                                                           ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[2].rx_pma.rx_cdr                                                                  ;
;         -- PLL Location                                                                                   ; CHANNELPLL_X0_Y21_N33                                                                                                                                                                                                                                                                                                      ;
;         -- PLL Type                                                                                       ; CDR PLL                                                                                                                                                                                                                                                                                                                    ;
;         -- PLL Bandwidth Type                                                                             ; Auto (Medium)                                                                                                                                                                                                                                                                                                              ;
;         -- PLL Bandwidth Range                                                                            ; 2 to 4 MHz                                                                                                                                                                                                                                                                                                                 ;
;         -- Reference Clock Frequency                                                                      ; 100.0 MHz                                                                                                                                                                                                                                                                                                                  ;
;         -- Output Clock Frequency                                                                         ; 2500.0 MHz                                                                                                                                                                                                                                                                                                                 ;
;         -- L Counter PD Clock Disable                                                                     ; Off                                                                                                                                                                                                                                                                                                                        ;
;         -- M Counter                                                                                      ; 25                                                                                                                                                                                                                                                                                                                         ;
;         -- PCIE Frequency Control                                                                         ; pcie_100mhz                                                                                                                                                                                                                                                                                                                ;
;         -- PD L Counter                                                                                   ; 1                                                                                                                                                                                                                                                                                                                          ;
;         -- PFD L Counter                                                                                  ; 2                                                                                                                                                                                                                                                                                                                          ;
;         -- Powerdown                                                                                      ; Off                                                                                                                                                                                                                                                                                                                        ;
;         -- Reference Clock Divider                                                                        ; 2                                                                                                                                                                                                                                                                                                                          ;
;         -- Reverse Serial Loopback                                                                        ; Off                                                                                                                                                                                                                                                                                                                        ;
;         -- Reference Clock Selection                                                                      ; ref_iqclk2                                                                                                                                                                                                                                                                                                                 ;
;                                                                                                           ;                                                                                                                                                                                                                                                                                                                            ;
; hip_serial_rx_in1~input                                                                                   ;                                                                                                                                                                                                                                                                                                                            ;
;     -- Receiver Channel Location                                                                          ; IOIBUF_X0_Y18_N39                                                                                                                                                                                                                                                                                                          ;
;     -- Receiver Deserializer                                                                              ;                                                                                                                                                                                                                                                                                                                            ;
;         -- Name                                                                                           ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[1].rx_pma.rx_pma_deser                                                            ;
;         -- Receiver Deserializer Location                                                                 ; HSSIPMARXDESER_X0_Y18_N34                                                                                                                                                                                                                                                                                                  ;
;         -- Mode                                                                                           ; 10                                                                                                                                                                                                                                                                                                                         ;
;         -- Data Rate                                                                                      ; 5000.0 Mbps                                                                                                                                                                                                                                                                                                                ;
;         -- Auto Negotiation                                                                               ; On                                                                                                                                                                                                                                                                                                                         ;
;         -- Enable Bit Slip                                                                                ; False                                                                                                                                                                                                                                                                                                                      ;
;         -- Signal Detect Clock Enable                                                                     ; On                                                                                                                                                                                                                                                                                                                         ;
;     -- Receiver Buffer                                                                                    ;                                                                                                                                                                                                                                                                                                                            ;
;         -- Name                                                                                           ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[1].rx_pma.rx_pma_buf                                                              ;
;         -- Receiver Buffer Location                                                                       ; HSSIPMARXBUF_X0_Y18_N35                                                                                                                                                                                                                                                                                                    ;
;         -- DC Gain                                                                                        ; 0                                                                                                                                                                                                                                                                                                                          ;
;         -- AC Gain                                                                                        ; 0                                                                                                                                                                                                                                                                                                                          ;
;         -- Termination                                                                                    ; 100 Ohms                                                                                                                                                                                                                                                                                                                   ;
;         -- Equalization Bandwidth Selection                                                               ; N/A                                                                                                                                                                                                                                                                                                                        ;
;         -- Serial Loopback                                                                                ; N/A                                                                                                                                                                                                                                                                                                                        ;
;         -- VCCELA Supply Voltage                                                                          ; N/A                                                                                                                                                                                                                                                                                                                        ;
;     -- Receiver Interface                                                                                 ;                                                                                                                                                                                                                                                                                                                            ;
;         -- Receiver Data Source                                                                           ; PCS                                                                                                                                                                                                                                                                                                                        ;
;     -- HSSI Common PCS PMA Interface PPM Detector                                                         ;                                                                                                                                                                                                                                                                                                                            ;
;         -- Name                                                                                           ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[1].inst_av_pcs_ch|av_hssi_common_pcs_pma_interface_rbc:inst_av_hssi_common_pcs_pma_interface|wys ;
;         -- HSSI Common PCS PMA Interface Location                                                         ; HSSICOMMONPCSPMAINTERFACE_X0_Y17_N61                                                                                                                                                                                                                                                                                       ;
;         -- PPM Threshold (+/-) for freqlock (hd_smrt_com_pcs_pma_if_ppmsel)                               ; ppmsel_300                                                                                                                                                                                                                                                                                                                 ;
;         -- Enable early detection of PPM violation after lock (hd_smrt_com_pcs_pma_if_ppm_deassert_early) ; deassert_early_dis                                                                                                                                                                                                                                                                                                         ;
;         -- Automatic Speed Negotiation (hd_smrt_com_pcs_pma_if_auto_speed_ena)                            ; en_auto_speed_ena                                                                                                                                                                                                                                                                                                          ;
;         -- PPM Counter Limit (hd_smrt_com_pcs_pma_if_ppm_gen1_2_cnt)                                      ; cnt_32k                                                                                                                                                                                                                                                                                                                    ;
;         -- PPM Detector Start cycle after eidle exit (hd_smrt_com_pcs_pma_if_ppm_post_eidle_delay)        ; cnt_200_cycles                                                                                                                                                                                                                                                                                                             ;
;     -- Receiver Standard PCS                                                                              ;                                                                                                                                                                                                                                                                                                                            ;
;         -- Name                                                                                           ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[1].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys                               ;
;         -- Receiver Standard PCS Location                                                                 ; HSSI8GRXPCS_X0_Y18_N59                                                                                                                                                                                                                                                                                                     ;
;         -- Protocol                                                                                       ; pipe_g2                                                                                                                                                                                                                                                                                                                    ;
;         -- Hip Mode                                                                                       ; en_hip                                                                                                                                                                                                                                                                                                                     ;
;         -- PCS Low Latency Configuration                                                                  ; dis_pcs_bypass                                                                                                                                                                                                                                                                                                             ;
;         -- Word Aligner Mode                                                                              ; sync_sm                                                                                                                                                                                                                                                                                                                    ;
;         -- Run Length Check                                                                               ; en_runlength_sw                                                                                                                                                                                                                                                                                                            ;
;         -- Rate Match Mode                                                                                ; pipe_rm                                                                                                                                                                                                                                                                                                                    ;
;         -- 8b10b Decoder                                                                                  ; en_8b10b_ibm                                                                                                                                                                                                                                                                                                               ;
;         -- Byte Deserializer                                                                              ; dis_bds                                                                                                                                                                                                                                                                                                                    ;
;         -- Byte Order Block Mode                                                                          ; dis_bo                                                                                                                                                                                                                                                                                                                     ;
;         -- Phase Compensation FIFO Mode                                                                   ; register_fifo                                                                                                                                                                                                                                                                                                              ;
;     -- Receiver PLL                                                                                       ;                                                                                                                                                                                                                                                                                                                            ;
;         -- Name                                                                                           ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[1].rx_pma.rx_cdr                                                                  ;
;         -- PLL Location                                                                                   ; CHANNELPLL_X0_Y17_N33                                                                                                                                                                                                                                                                                                      ;
;         -- PLL Type                                                                                       ; CDR PLL                                                                                                                                                                                                                                                                                                                    ;
;         -- PLL Bandwidth Type                                                                             ; Auto (Medium)                                                                                                                                                                                                                                                                                                              ;
;         -- PLL Bandwidth Range                                                                            ; 2 to 4 MHz                                                                                                                                                                                                                                                                                                                 ;
;         -- Reference Clock Frequency                                                                      ; 100.0 MHz                                                                                                                                                                                                                                                                                                                  ;
;         -- Output Clock Frequency                                                                         ; 2500.0 MHz                                                                                                                                                                                                                                                                                                                 ;
;         -- L Counter PD Clock Disable                                                                     ; Off                                                                                                                                                                                                                                                                                                                        ;
;         -- M Counter                                                                                      ; 25                                                                                                                                                                                                                                                                                                                         ;
;         -- PCIE Frequency Control                                                                         ; pcie_100mhz                                                                                                                                                                                                                                                                                                                ;
;         -- PD L Counter                                                                                   ; 1                                                                                                                                                                                                                                                                                                                          ;
;         -- PFD L Counter                                                                                  ; 2                                                                                                                                                                                                                                                                                                                          ;
;         -- Powerdown                                                                                      ; Off                                                                                                                                                                                                                                                                                                                        ;
;         -- Reference Clock Divider                                                                        ; 2                                                                                                                                                                                                                                                                                                                          ;
;         -- Reverse Serial Loopback                                                                        ; Off                                                                                                                                                                                                                                                                                                                        ;
;         -- Reference Clock Selection                                                                      ; ref_iqclk2                                                                                                                                                                                                                                                                                                                 ;
;                                                                                                           ;                                                                                                                                                                                                                                                                                                                            ;
; hip_serial_rx_in0~input                                                                                   ;                                                                                                                                                                                                                                                                                                                            ;
;     -- Receiver Channel Location                                                                          ; IOIBUF_X0_Y14_N39                                                                                                                                                                                                                                                                                                          ;
;     -- Receiver Deserializer                                                                              ;                                                                                                                                                                                                                                                                                                                            ;
;         -- Name                                                                                           ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser                                                            ;
;         -- Receiver Deserializer Location                                                                 ; HSSIPMARXDESER_X0_Y14_N34                                                                                                                                                                                                                                                                                                  ;
;         -- Mode                                                                                           ; 10                                                                                                                                                                                                                                                                                                                         ;
;         -- Data Rate                                                                                      ; 5000.0 Mbps                                                                                                                                                                                                                                                                                                                ;
;         -- Auto Negotiation                                                                               ; On                                                                                                                                                                                                                                                                                                                         ;
;         -- Enable Bit Slip                                                                                ; False                                                                                                                                                                                                                                                                                                                      ;
;         -- Signal Detect Clock Enable                                                                     ; On                                                                                                                                                                                                                                                                                                                         ;
;     -- Receiver Buffer                                                                                    ;                                                                                                                                                                                                                                                                                                                            ;
;         -- Name                                                                                           ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_buf                                                              ;
;         -- Receiver Buffer Location                                                                       ; HSSIPMARXBUF_X0_Y14_N35                                                                                                                                                                                                                                                                                                    ;
;         -- DC Gain                                                                                        ; 0                                                                                                                                                                                                                                                                                                                          ;
;         -- AC Gain                                                                                        ; 0                                                                                                                                                                                                                                                                                                                          ;
;         -- Termination                                                                                    ; 100 Ohms                                                                                                                                                                                                                                                                                                                   ;
;         -- Equalization Bandwidth Selection                                                               ; N/A                                                                                                                                                                                                                                                                                                                        ;
;         -- Serial Loopback                                                                                ; N/A                                                                                                                                                                                                                                                                                                                        ;
;         -- VCCELA Supply Voltage                                                                          ; N/A                                                                                                                                                                                                                                                                                                                        ;
;     -- Receiver Interface                                                                                 ;                                                                                                                                                                                                                                                                                                                            ;
;         -- Receiver Data Source                                                                           ; PCS                                                                                                                                                                                                                                                                                                                        ;
;     -- HSSI Common PCS PMA Interface PPM Detector                                                         ;                                                                                                                                                                                                                                                                                                                            ;
;         -- Name                                                                                           ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_common_pcs_pma_interface_rbc:inst_av_hssi_common_pcs_pma_interface|wys ;
;         -- HSSI Common PCS PMA Interface Location                                                         ; HSSICOMMONPCSPMAINTERFACE_X0_Y13_N61                                                                                                                                                                                                                                                                                       ;
;         -- PPM Threshold (+/-) for freqlock (hd_smrt_com_pcs_pma_if_ppmsel)                               ; ppmsel_300                                                                                                                                                                                                                                                                                                                 ;
;         -- Enable early detection of PPM violation after lock (hd_smrt_com_pcs_pma_if_ppm_deassert_early) ; deassert_early_dis                                                                                                                                                                                                                                                                                                         ;
;         -- Automatic Speed Negotiation (hd_smrt_com_pcs_pma_if_auto_speed_ena)                            ; en_auto_speed_ena                                                                                                                                                                                                                                                                                                          ;
;         -- PPM Counter Limit (hd_smrt_com_pcs_pma_if_ppm_gen1_2_cnt)                                      ; cnt_32k                                                                                                                                                                                                                                                                                                                    ;
;         -- PPM Detector Start cycle after eidle exit (hd_smrt_com_pcs_pma_if_ppm_post_eidle_delay)        ; cnt_200_cycles                                                                                                                                                                                                                                                                                                             ;
;     -- Receiver Standard PCS                                                                              ;                                                                                                                                                                                                                                                                                                                            ;
;         -- Name                                                                                           ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys                               ;
;         -- Receiver Standard PCS Location                                                                 ; HSSI8GRXPCS_X0_Y14_N59                                                                                                                                                                                                                                                                                                     ;
;         -- Protocol                                                                                       ; pipe_g2                                                                                                                                                                                                                                                                                                                    ;
;         -- Hip Mode                                                                                       ; en_hip                                                                                                                                                                                                                                                                                                                     ;
;         -- PCS Low Latency Configuration                                                                  ; dis_pcs_bypass                                                                                                                                                                                                                                                                                                             ;
;         -- Word Aligner Mode                                                                              ; sync_sm                                                                                                                                                                                                                                                                                                                    ;
;         -- Run Length Check                                                                               ; en_runlength_sw                                                                                                                                                                                                                                                                                                            ;
;         -- Rate Match Mode                                                                                ; pipe_rm                                                                                                                                                                                                                                                                                                                    ;
;         -- 8b10b Decoder                                                                                  ; en_8b10b_ibm                                                                                                                                                                                                                                                                                                               ;
;         -- Byte Deserializer                                                                              ; dis_bds                                                                                                                                                                                                                                                                                                                    ;
;         -- Byte Order Block Mode                                                                          ; dis_bo                                                                                                                                                                                                                                                                                                                     ;
;         -- Phase Compensation FIFO Mode                                                                   ; register_fifo                                                                                                                                                                                                                                                                                                              ;
;     -- Receiver PLL                                                                                       ;                                                                                                                                                                                                                                                                                                                            ;
;         -- Name                                                                                           ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_cdr                                                                  ;
;         -- PLL Location                                                                                   ; CHANNELPLL_X0_Y13_N33                                                                                                                                                                                                                                                                                                      ;
;         -- PLL Type                                                                                       ; CDR PLL                                                                                                                                                                                                                                                                                                                    ;
;         -- PLL Bandwidth Type                                                                             ; Auto (Medium)                                                                                                                                                                                                                                                                                                              ;
;         -- PLL Bandwidth Range                                                                            ; 2 to 4 MHz                                                                                                                                                                                                                                                                                                                 ;
;         -- Reference Clock Frequency                                                                      ; 100.0 MHz                                                                                                                                                                                                                                                                                                                  ;
;         -- Output Clock Frequency                                                                         ; 2500.0 MHz                                                                                                                                                                                                                                                                                                                 ;
;         -- L Counter PD Clock Disable                                                                     ; Off                                                                                                                                                                                                                                                                                                                        ;
;         -- M Counter                                                                                      ; 25                                                                                                                                                                                                                                                                                                                         ;
;         -- PCIE Frequency Control                                                                         ; pcie_100mhz                                                                                                                                                                                                                                                                                                                ;
;         -- PD L Counter                                                                                   ; 1                                                                                                                                                                                                                                                                                                                          ;
;         -- PFD L Counter                                                                                  ; 2                                                                                                                                                                                                                                                                                                                          ;
;         -- Powerdown                                                                                      ; Off                                                                                                                                                                                                                                                                                                                        ;
;         -- Reference Clock Divider                                                                        ; 2                                                                                                                                                                                                                                                                                                                          ;
;         -- Reverse Serial Loopback                                                                        ; Off                                                                                                                                                                                                                                                                                                                        ;
;         -- Reference Clock Selection                                                                      ; ref_iqclk2                                                                                                                                                                                                                                                                                                                 ;
;                                                                                                           ;                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Transmitter Channel                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                        ;                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; hip_serial_tx_out2~output                                                                                                                                                                                                                                                                                   ;                                                                                                                                                                                                                                                                                                                 ;
;     -- Transmitter Channel Location                                                                                                                                                                                                                                                                         ; IOOBUF_X0_Y19_N39                                                                                                                                                                                                                                                                                               ;
;     -- Transmitter Serializer                                                                                                                                                                                                                                                                               ;                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                                                                                                                                                                                                                             ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[2].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_ser            ;
;         -- Transmitter Serializer Location                                                                                                                                                                                                                                                                  ; HSSIPMATXSER_X0_Y19_N34                                                                                                                                                                                                                                                                                         ;
;         -- Serializer Loopback                                                                                                                                                                                                                                                                              ; Off                                                                                                                                                                                                                                                                                                             ;
;         -- Pre Tap Enable                                                                                                                                                                                                                                                                                   ; N/A                                                                                                                                                                                                                                                                                                             ;
;         -- Post Tap 1 Enable                                                                                                                                                                                                                                                                                ; On                                                                                                                                                                                                                                                                                                              ;
;         -- Post Tap 2 Enable                                                                                                                                                                                                                                                                                ; N/A                                                                                                                                                                                                                                                                                                             ;
;         -- Auto Negotiation                                                                                                                                                                                                                                                                                 ; On                                                                                                                                                                                                                                                                                                              ;
;         -- Mode                                                                                                                                                                                                                                                                                             ; 10                                                                                                                                                                                                                                                                                                              ;
;     -- Clock Divider                                                                                                                                                                                                                                                                                        ;                                                                                                                                                                                                                                                                                                                 ;
;         -- top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[2].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb ;                                                                                                                                                                                                                                                                                                                 ;
;             -- Location                                                                                                                                                                                                                                                                                     ; HSSIPMATXCGB_X0_Y19_N33                                                                                                                                                                                                                                                                                         ;
;             -- Clock Divider Type                                                                                                                                                                                                                                                                           ; Slave                                                                                                                                                                                                                                                                                                           ;
;             -- Auto Negotiation                                                                                                                                                                                                                                                                             ; On                                                                                                                                                                                                                                                                                                              ;
;             -- Mode                                                                                                                                                                                                                                                                                         ; 10                                                                                                                                                                                                                                                                                                              ;
;             -- x1 Clock Source                                                                                                                                                                                                                                                                              ; x1_clk_unused                                                                                                                                                                                                                                                                                                   ;
;             -- x1 Div M Selection                                                                                                                                                                                                                                                                           ; 1                                                                                                                                                                                                                                                                                                               ;
;             -- xN Clock Source                                                                                                                                                                                                                                                                              ; ch1_x6_up                                                                                                                                                                                                                                                                                                       ;
;                 -- Central Clock Divider                                                                                                                                                                                                                                                                    ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[1].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb                ;
;             -- Data Rate                                                                                                                                                                                                                                                                                    ; 5000.0 Mbps                                                                                                                                                                                                                                                                                                     ;
;     -- Transmitter Buffer                                                                                                                                                                                                                                                                                   ;                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                                                                                                                                                                                                                             ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[2].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_buf.tx_pma_buf ;
;         -- Transmitter Buffer Location                                                                                                                                                                                                                                                                      ; HSSIPMATXBUF_X0_Y19_N35                                                                                                                                                                                                                                                                                         ;
;         -- Pre-emphasis Switching Control Pre Tap                                                                                                                                                                                                                                                           ; N/A                                                                                                                                                                                                                                                                                                             ;
;         -- VOD Switching Control Main Tap                                                                                                                                                                                                                                                                   ; 10                                                                                                                                                                                                                                                                                                              ;
;         -- Pre-emphasis Switching Control First Posttap                                                                                                                                                                                                                                                     ; 0                                                                                                                                                                                                                                                                                                               ;
;         -- Pre-emphasis Switching Control Second Posttap                                                                                                                                                                                                                                                    ; N/A                                                                                                                                                                                                                                                                                                             ;
;         -- Termination                                                                                                                                                                                                                                                                                      ; 100 Ohms                                                                                                                                                                                                                                                                                                        ;
;         -- Slew Rate Control                                                                                                                                                                                                                                                                                ; 4                                                                                                                                                                                                                                                                                                               ;
;         -- Sig Inv Pre Tap                                                                                                                                                                                                                                                                                  ; N/A                                                                                                                                                                                                                                                                                                             ;
;         -- Sig Inv Second Tap                                                                                                                                                                                                                                                                               ; N/A                                                                                                                                                                                                                                                                                                             ;
;         -- RX Det                                                                                                                                                                                                                                                                                           ; 0                                                                                                                                                                                                                                                                                                               ;
;         -- RX Det Output                                                                                                                                                                                                                                                                                    ; N/A                                                                                                                                                                                                                                                                                                             ;
;     -- Transmitter PMA Interface                                                                                                                                                                                                                                                                            ;                                                                                                                                                                                                                                                                                                                 ;
;         -- Transmitter Data Source                                                                                                                                                                                                                                                                          ; PCS                                                                                                                                                                                                                                                                                                             ;
;     -- Transmitter Standard PCS                                                                                                                                                                                                                                                                             ;                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                                                                                                                                                                                                                             ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[2].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys                    ;
;         -- Transmitter Standard PCS Location                                                                                                                                                                                                                                                                ; HSSI8GTXPCS_X0_Y19_N59                                                                                                                                                                                                                                                                                          ;
;         -- Protocol                                                                                                                                                                                                                                                                                         ; pipe_g2                                                                                                                                                                                                                                                                                                         ;
;         -- PCS Low Latency Configuration                                                                                                                                                                                                                                                                    ; dis_pcs_bypass                                                                                                                                                                                                                                                                                                  ;
;         -- Phase Compensation FIFO                                                                                                                                                                                                                                                                          ; register_fifo                                                                                                                                                                                                                                                                                                   ;
;         -- Byte Serializer                                                                                                                                                                                                                                                                                  ; dis_bs                                                                                                                                                                                                                                                                                                          ;
;         -- 8b10b Encoder                                                                                                                                                                                                                                                                                    ; en_8b10b_ibm                                                                                                                                                                                                                                                                                                    ;
;         -- Transmitter Bitslip                                                                                                                                                                                                                                                                              ; dis_tx_bitslip                                                                                                                                                                                                                                                                                                  ;
;         -- Control Plane Bonding Consumption                                                                                                                                                                                                                                                                ; bundled_slave_above                                                                                                                                                                                                                                                                                             ;
;     -- Transmitter PLL                                                                                                                                                                                                                                                                                      ;                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                                                                                                                                                                                                                             ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_plls:av_xcvr_tx_pll_inst|pll[0].pll.cmu_pll.tx_pll                                                                                               ;
;         -- PLL Location                                                                                                                                                                                                                                                                                     ; CHANNELPLL_X0_Y29_N33                                                                                                                                                                                                                                                                                           ;
;         -- PLL Type                                                                                                                                                                                                                                                                                         ; CMU PLL                                                                                                                                                                                                                                                                                                         ;
;         -- PLL Bandwidth Type                                                                                                                                                                                                                                                                               ; Auto (Medium)                                                                                                                                                                                                                                                                                                   ;
;         -- PLL Bandwidth Range                                                                                                                                                                                                                                                                              ; 2 to 4 MHz                                                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                             ;                                                                                                                                                                                                                                                                                                                 ;
; hip_serial_tx_out0~output                                                                                                                                                                                                                                                                                   ;                                                                                                                                                                                                                                                                                                                 ;
;     -- Transmitter Channel Location                                                                                                                                                                                                                                                                         ; IOOBUF_X0_Y11_N39                                                                                                                                                                                                                                                                                               ;
;     -- Transmitter Serializer                                                                                                                                                                                                                                                                               ;                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                                                                                                                                                                                                                             ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_ser            ;
;         -- Transmitter Serializer Location                                                                                                                                                                                                                                                                  ; HSSIPMATXSER_X0_Y11_N34                                                                                                                                                                                                                                                                                         ;
;         -- Serializer Loopback                                                                                                                                                                                                                                                                              ; Off                                                                                                                                                                                                                                                                                                             ;
;         -- Pre Tap Enable                                                                                                                                                                                                                                                                                   ; N/A                                                                                                                                                                                                                                                                                                             ;
;         -- Post Tap 1 Enable                                                                                                                                                                                                                                                                                ; On                                                                                                                                                                                                                                                                                                              ;
;         -- Post Tap 2 Enable                                                                                                                                                                                                                                                                                ; N/A                                                                                                                                                                                                                                                                                                             ;
;         -- Auto Negotiation                                                                                                                                                                                                                                                                                 ; On                                                                                                                                                                                                                                                                                                              ;
;         -- Mode                                                                                                                                                                                                                                                                                             ; 10                                                                                                                                                                                                                                                                                                              ;
;     -- Clock Divider                                                                                                                                                                                                                                                                                        ;                                                                                                                                                                                                                                                                                                                 ;
;         -- top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb ;                                                                                                                                                                                                                                                                                                                 ;
;             -- Location                                                                                                                                                                                                                                                                                     ; HSSIPMATXCGB_X0_Y11_N33                                                                                                                                                                                                                                                                                         ;
;             -- Clock Divider Type                                                                                                                                                                                                                                                                           ; Slave                                                                                                                                                                                                                                                                                                           ;
;             -- Auto Negotiation                                                                                                                                                                                                                                                                             ; On                                                                                                                                                                                                                                                                                                              ;
;             -- Mode                                                                                                                                                                                                                                                                                         ; 10                                                                                                                                                                                                                                                                                                              ;
;             -- x1 Clock Source                                                                                                                                                                                                                                                                              ; x1_clk_unused                                                                                                                                                                                                                                                                                                   ;
;             -- x1 Div M Selection                                                                                                                                                                                                                                                                           ; 1                                                                                                                                                                                                                                                                                                               ;
;             -- xN Clock Source                                                                                                                                                                                                                                                                              ; ch1_x6_up                                                                                                                                                                                                                                                                                                       ;
;                 -- Central Clock Divider                                                                                                                                                                                                                                                                    ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[1].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb                ;
;             -- Data Rate                                                                                                                                                                                                                                                                                    ; 5000.0 Mbps                                                                                                                                                                                                                                                                                                     ;
;     -- Transmitter Buffer                                                                                                                                                                                                                                                                                   ;                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                                                                                                                                                                                                                             ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_buf.tx_pma_buf ;
;         -- Transmitter Buffer Location                                                                                                                                                                                                                                                                      ; HSSIPMATXBUF_X0_Y11_N35                                                                                                                                                                                                                                                                                         ;
;         -- Pre-emphasis Switching Control Pre Tap                                                                                                                                                                                                                                                           ; N/A                                                                                                                                                                                                                                                                                                             ;
;         -- VOD Switching Control Main Tap                                                                                                                                                                                                                                                                   ; 10                                                                                                                                                                                                                                                                                                              ;
;         -- Pre-emphasis Switching Control First Posttap                                                                                                                                                                                                                                                     ; 0                                                                                                                                                                                                                                                                                                               ;
;         -- Pre-emphasis Switching Control Second Posttap                                                                                                                                                                                                                                                    ; N/A                                                                                                                                                                                                                                                                                                             ;
;         -- Termination                                                                                                                                                                                                                                                                                      ; 100 Ohms                                                                                                                                                                                                                                                                                                        ;
;         -- Slew Rate Control                                                                                                                                                                                                                                                                                ; 4                                                                                                                                                                                                                                                                                                               ;
;         -- Sig Inv Pre Tap                                                                                                                                                                                                                                                                                  ; N/A                                                                                                                                                                                                                                                                                                             ;
;         -- Sig Inv Second Tap                                                                                                                                                                                                                                                                               ; N/A                                                                                                                                                                                                                                                                                                             ;
;         -- RX Det                                                                                                                                                                                                                                                                                           ; 0                                                                                                                                                                                                                                                                                                               ;
;         -- RX Det Output                                                                                                                                                                                                                                                                                    ; N/A                                                                                                                                                                                                                                                                                                             ;
;     -- Transmitter PMA Interface                                                                                                                                                                                                                                                                            ;                                                                                                                                                                                                                                                                                                                 ;
;         -- Transmitter Data Source                                                                                                                                                                                                                                                                          ; PCS                                                                                                                                                                                                                                                                                                             ;
;     -- Transmitter Standard PCS                                                                                                                                                                                                                                                                             ;                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                                                                                                                                                                                                                             ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys                    ;
;         -- Transmitter Standard PCS Location                                                                                                                                                                                                                                                                ; HSSI8GTXPCS_X0_Y11_N59                                                                                                                                                                                                                                                                                          ;
;         -- Protocol                                                                                                                                                                                                                                                                                         ; pipe_g2                                                                                                                                                                                                                                                                                                         ;
;         -- PCS Low Latency Configuration                                                                                                                                                                                                                                                                    ; dis_pcs_bypass                                                                                                                                                                                                                                                                                                  ;
;         -- Phase Compensation FIFO                                                                                                                                                                                                                                                                          ; register_fifo                                                                                                                                                                                                                                                                                                   ;
;         -- Byte Serializer                                                                                                                                                                                                                                                                                  ; dis_bs                                                                                                                                                                                                                                                                                                          ;
;         -- 8b10b Encoder                                                                                                                                                                                                                                                                                    ; en_8b10b_ibm                                                                                                                                                                                                                                                                                                    ;
;         -- Transmitter Bitslip                                                                                                                                                                                                                                                                              ; dis_tx_bitslip                                                                                                                                                                                                                                                                                                  ;
;         -- Control Plane Bonding Consumption                                                                                                                                                                                                                                                                ; bundled_slave_below                                                                                                                                                                                                                                                                                             ;
;     -- Transmitter PLL                                                                                                                                                                                                                                                                                      ;                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                                                                                                                                                                                                                             ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_plls:av_xcvr_tx_pll_inst|pll[0].pll.cmu_pll.tx_pll                                                                                               ;
;         -- PLL Location                                                                                                                                                                                                                                                                                     ; CHANNELPLL_X0_Y29_N33                                                                                                                                                                                                                                                                                           ;
;         -- PLL Type                                                                                                                                                                                                                                                                                         ; CMU PLL                                                                                                                                                                                                                                                                                                         ;
;         -- PLL Bandwidth Type                                                                                                                                                                                                                                                                               ; Auto (Medium)                                                                                                                                                                                                                                                                                                   ;
;         -- PLL Bandwidth Range                                                                                                                                                                                                                                                                              ; 2 to 4 MHz                                                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                             ;                                                                                                                                                                                                                                                                                                                 ;
; hip_serial_tx_out3~output                                                                                                                                                                                                                                                                                   ;                                                                                                                                                                                                                                                                                                                 ;
;     -- Transmitter Channel Location                                                                                                                                                                                                                                                                         ; IOOBUF_X0_Y23_N39                                                                                                                                                                                                                                                                                               ;
;     -- Transmitter Serializer                                                                                                                                                                                                                                                                               ;                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                                                                                                                                                                                                                             ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[3].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_ser            ;
;         -- Transmitter Serializer Location                                                                                                                                                                                                                                                                  ; HSSIPMATXSER_X0_Y23_N34                                                                                                                                                                                                                                                                                         ;
;         -- Serializer Loopback                                                                                                                                                                                                                                                                              ; Off                                                                                                                                                                                                                                                                                                             ;
;         -- Pre Tap Enable                                                                                                                                                                                                                                                                                   ; N/A                                                                                                                                                                                                                                                                                                             ;
;         -- Post Tap 1 Enable                                                                                                                                                                                                                                                                                ; On                                                                                                                                                                                                                                                                                                              ;
;         -- Post Tap 2 Enable                                                                                                                                                                                                                                                                                ; N/A                                                                                                                                                                                                                                                                                                             ;
;         -- Auto Negotiation                                                                                                                                                                                                                                                                                 ; On                                                                                                                                                                                                                                                                                                              ;
;         -- Mode                                                                                                                                                                                                                                                                                             ; 10                                                                                                                                                                                                                                                                                                              ;
;     -- Clock Divider                                                                                                                                                                                                                                                                                        ;                                                                                                                                                                                                                                                                                                                 ;
;         -- top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[3].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb ;                                                                                                                                                                                                                                                                                                                 ;
;             -- Location                                                                                                                                                                                                                                                                                     ; HSSIPMATXCGB_X0_Y23_N33                                                                                                                                                                                                                                                                                         ;
;             -- Clock Divider Type                                                                                                                                                                                                                                                                           ; Slave                                                                                                                                                                                                                                                                                                           ;
;             -- Auto Negotiation                                                                                                                                                                                                                                                                             ; On                                                                                                                                                                                                                                                                                                              ;
;             -- Mode                                                                                                                                                                                                                                                                                         ; 10                                                                                                                                                                                                                                                                                                              ;
;             -- x1 Clock Source                                                                                                                                                                                                                                                                              ; x1_clk_unused                                                                                                                                                                                                                                                                                                   ;
;             -- x1 Div M Selection                                                                                                                                                                                                                                                                           ; 1                                                                                                                                                                                                                                                                                                               ;
;             -- xN Clock Source                                                                                                                                                                                                                                                                              ; ch1_x6_up                                                                                                                                                                                                                                                                                                       ;
;                 -- Central Clock Divider                                                                                                                                                                                                                                                                    ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[1].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb                ;
;             -- Data Rate                                                                                                                                                                                                                                                                                    ; 5000.0 Mbps                                                                                                                                                                                                                                                                                                     ;
;     -- Transmitter Buffer                                                                                                                                                                                                                                                                                   ;                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                                                                                                                                                                                                                             ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[3].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_buf.tx_pma_buf ;
;         -- Transmitter Buffer Location                                                                                                                                                                                                                                                                      ; HSSIPMATXBUF_X0_Y23_N35                                                                                                                                                                                                                                                                                         ;
;         -- Pre-emphasis Switching Control Pre Tap                                                                                                                                                                                                                                                           ; N/A                                                                                                                                                                                                                                                                                                             ;
;         -- VOD Switching Control Main Tap                                                                                                                                                                                                                                                                   ; 10                                                                                                                                                                                                                                                                                                              ;
;         -- Pre-emphasis Switching Control First Posttap                                                                                                                                                                                                                                                     ; 0                                                                                                                                                                                                                                                                                                               ;
;         -- Pre-emphasis Switching Control Second Posttap                                                                                                                                                                                                                                                    ; N/A                                                                                                                                                                                                                                                                                                             ;
;         -- Termination                                                                                                                                                                                                                                                                                      ; 100 Ohms                                                                                                                                                                                                                                                                                                        ;
;         -- Slew Rate Control                                                                                                                                                                                                                                                                                ; 4                                                                                                                                                                                                                                                                                                               ;
;         -- Sig Inv Pre Tap                                                                                                                                                                                                                                                                                  ; N/A                                                                                                                                                                                                                                                                                                             ;
;         -- Sig Inv Second Tap                                                                                                                                                                                                                                                                               ; N/A                                                                                                                                                                                                                                                                                                             ;
;         -- RX Det                                                                                                                                                                                                                                                                                           ; 0                                                                                                                                                                                                                                                                                                               ;
;         -- RX Det Output                                                                                                                                                                                                                                                                                    ; N/A                                                                                                                                                                                                                                                                                                             ;
;     -- Transmitter PMA Interface                                                                                                                                                                                                                                                                            ;                                                                                                                                                                                                                                                                                                                 ;
;         -- Transmitter Data Source                                                                                                                                                                                                                                                                          ; PCS                                                                                                                                                                                                                                                                                                             ;
;     -- Transmitter Standard PCS                                                                                                                                                                                                                                                                             ;                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                                                                                                                                                                                                                             ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[3].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys                    ;
;         -- Transmitter Standard PCS Location                                                                                                                                                                                                                                                                ; HSSI8GTXPCS_X0_Y23_N59                                                                                                                                                                                                                                                                                          ;
;         -- Protocol                                                                                                                                                                                                                                                                                         ; pipe_g2                                                                                                                                                                                                                                                                                                         ;
;         -- PCS Low Latency Configuration                                                                                                                                                                                                                                                                    ; dis_pcs_bypass                                                                                                                                                                                                                                                                                                  ;
;         -- Phase Compensation FIFO                                                                                                                                                                                                                                                                          ; register_fifo                                                                                                                                                                                                                                                                                                   ;
;         -- Byte Serializer                                                                                                                                                                                                                                                                                  ; dis_bs                                                                                                                                                                                                                                                                                                          ;
;         -- 8b10b Encoder                                                                                                                                                                                                                                                                                    ; en_8b10b_ibm                                                                                                                                                                                                                                                                                                    ;
;         -- Transmitter Bitslip                                                                                                                                                                                                                                                                              ; dis_tx_bitslip                                                                                                                                                                                                                                                                                                  ;
;         -- Control Plane Bonding Consumption                                                                                                                                                                                                                                                                ; bundled_slave_above                                                                                                                                                                                                                                                                                             ;
;     -- Transmitter PLL                                                                                                                                                                                                                                                                                      ;                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                                                                                                                                                                                                                             ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_plls:av_xcvr_tx_pll_inst|pll[0].pll.cmu_pll.tx_pll                                                                                               ;
;         -- PLL Location                                                                                                                                                                                                                                                                                     ; CHANNELPLL_X0_Y29_N33                                                                                                                                                                                                                                                                                           ;
;         -- PLL Type                                                                                                                                                                                                                                                                                         ; CMU PLL                                                                                                                                                                                                                                                                                                         ;
;         -- PLL Bandwidth Type                                                                                                                                                                                                                                                                               ; Auto (Medium)                                                                                                                                                                                                                                                                                                   ;
;         -- PLL Bandwidth Range                                                                                                                                                                                                                                                                              ; 2 to 4 MHz                                                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                             ;                                                                                                                                                                                                                                                                                                                 ;
; hip_serial_tx_out1~output                                                                                                                                                                                                                                                                                   ;                                                                                                                                                                                                                                                                                                                 ;
;     -- Transmitter Channel Location                                                                                                                                                                                                                                                                         ; IOOBUF_X0_Y15_N39                                                                                                                                                                                                                                                                                               ;
;     -- Transmitter Serializer                                                                                                                                                                                                                                                                               ;                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                                                                                                                                                                                                                             ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[1].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_ser            ;
;         -- Transmitter Serializer Location                                                                                                                                                                                                                                                                  ; HSSIPMATXSER_X0_Y15_N34                                                                                                                                                                                                                                                                                         ;
;         -- Serializer Loopback                                                                                                                                                                                                                                                                              ; Off                                                                                                                                                                                                                                                                                                             ;
;         -- Pre Tap Enable                                                                                                                                                                                                                                                                                   ; N/A                                                                                                                                                                                                                                                                                                             ;
;         -- Post Tap 1 Enable                                                                                                                                                                                                                                                                                ; On                                                                                                                                                                                                                                                                                                              ;
;         -- Post Tap 2 Enable                                                                                                                                                                                                                                                                                ; N/A                                                                                                                                                                                                                                                                                                             ;
;         -- Auto Negotiation                                                                                                                                                                                                                                                                                 ; On                                                                                                                                                                                                                                                                                                              ;
;         -- Mode                                                                                                                                                                                                                                                                                             ; 10                                                                                                                                                                                                                                                                                                              ;
;     -- Clock Divider                                                                                                                                                                                                                                                                                        ;                                                                                                                                                                                                                                                                                                                 ;
;         -- top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[1].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb ;                                                                                                                                                                                                                                                                                                                 ;
;             -- Location                                                                                                                                                                                                                                                                                     ; HSSIPMATXCGB_X0_Y15_N33                                                                                                                                                                                                                                                                                         ;
;             -- Clock Divider Type                                                                                                                                                                                                                                                                           ; Master/Slave                                                                                                                                                                                                                                                                                                    ;
;                 -- Number of channels fed via x6 up network                                                                                                                                                                                                                                                 ; 4                                                                                                                                                                                                                                                                                                               ;
;             -- Auto Negotiation                                                                                                                                                                                                                                                                             ; On                                                                                                                                                                                                                                                                                                              ;
;             -- Mode                                                                                                                                                                                                                                                                                         ; 10                                                                                                                                                                                                                                                                                                              ;
;             -- x1 Clock Source                                                                                                                                                                                                                                                                              ; ch1_txpll_t                                                                                                                                                                                                                                                                                                     ;
;             -- x1 Div M Selection                                                                                                                                                                                                                                                                           ; 1                                                                                                                                                                                                                                                                                                               ;
;             -- xN Clock Source                                                                                                                                                                                                                                                                              ; ch1_x6_up                                                                                                                                                                                                                                                                                                       ;
;                 -- Central Clock Divider                                                                                                                                                                                                                                                                    ; Self                                                                                                                                                                                                                                                                                                            ;
;             -- Data Rate                                                                                                                                                                                                                                                                                    ; 5000.0 Mbps                                                                                                                                                                                                                                                                                                     ;
;     -- Transmitter Buffer                                                                                                                                                                                                                                                                                   ;                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                                                                                                                                                                                                                             ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[1].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_buf.tx_pma_buf ;
;         -- Transmitter Buffer Location                                                                                                                                                                                                                                                                      ; HSSIPMATXBUF_X0_Y15_N35                                                                                                                                                                                                                                                                                         ;
;         -- Pre-emphasis Switching Control Pre Tap                                                                                                                                                                                                                                                           ; N/A                                                                                                                                                                                                                                                                                                             ;
;         -- VOD Switching Control Main Tap                                                                                                                                                                                                                                                                   ; 10                                                                                                                                                                                                                                                                                                              ;
;         -- Pre-emphasis Switching Control First Posttap                                                                                                                                                                                                                                                     ; 0                                                                                                                                                                                                                                                                                                               ;
;         -- Pre-emphasis Switching Control Second Posttap                                                                                                                                                                                                                                                    ; N/A                                                                                                                                                                                                                                                                                                             ;
;         -- Termination                                                                                                                                                                                                                                                                                      ; 100 Ohms                                                                                                                                                                                                                                                                                                        ;
;         -- Slew Rate Control                                                                                                                                                                                                                                                                                ; 4                                                                                                                                                                                                                                                                                                               ;
;         -- Sig Inv Pre Tap                                                                                                                                                                                                                                                                                  ; N/A                                                                                                                                                                                                                                                                                                             ;
;         -- Sig Inv Second Tap                                                                                                                                                                                                                                                                               ; N/A                                                                                                                                                                                                                                                                                                             ;
;         -- RX Det                                                                                                                                                                                                                                                                                           ; 0                                                                                                                                                                                                                                                                                                               ;
;         -- RX Det Output                                                                                                                                                                                                                                                                                    ; N/A                                                                                                                                                                                                                                                                                                             ;
;     -- Transmitter PMA Interface                                                                                                                                                                                                                                                                            ;                                                                                                                                                                                                                                                                                                                 ;
;         -- Transmitter Data Source                                                                                                                                                                                                                                                                          ; PCS                                                                                                                                                                                                                                                                                                             ;
;     -- Transmitter Standard PCS                                                                                                                                                                                                                                                                             ;                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                                                                                                                                                                                                                             ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[1].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys                    ;
;         -- Transmitter Standard PCS Location                                                                                                                                                                                                                                                                ; HSSI8GTXPCS_X0_Y15_N59                                                                                                                                                                                                                                                                                          ;
;         -- Protocol                                                                                                                                                                                                                                                                                         ; pipe_g2                                                                                                                                                                                                                                                                                                         ;
;         -- PCS Low Latency Configuration                                                                                                                                                                                                                                                                    ; dis_pcs_bypass                                                                                                                                                                                                                                                                                                  ;
;         -- Phase Compensation FIFO                                                                                                                                                                                                                                                                          ; register_fifo                                                                                                                                                                                                                                                                                                   ;
;         -- Byte Serializer                                                                                                                                                                                                                                                                                  ; dis_bs                                                                                                                                                                                                                                                                                                          ;
;         -- 8b10b Encoder                                                                                                                                                                                                                                                                                    ; en_8b10b_ibm                                                                                                                                                                                                                                                                                                    ;
;         -- Transmitter Bitslip                                                                                                                                                                                                                                                                              ; dis_tx_bitslip                                                                                                                                                                                                                                                                                                  ;
;         -- Control Plane Bonding Consumption                                                                                                                                                                                                                                                                ; bundled_master                                                                                                                                                                                                                                                                                                  ;
;     -- Transmitter PLL                                                                                                                                                                                                                                                                                      ;                                                                                                                                                                                                                                                                                                                 ;
;         -- Name                                                                                                                                                                                                                                                                                             ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_plls:av_xcvr_tx_pll_inst|pll[0].pll.cmu_pll.tx_pll                                                                                               ;
;         -- PLL Location                                                                                                                                                                                                                                                                                     ; CHANNELPLL_X0_Y29_N33                                                                                                                                                                                                                                                                                           ;
;         -- PLL Type                                                                                                                                                                                                                                                                                         ; CMU PLL                                                                                                                                                                                                                                                                                                         ;
;         -- PLL Bandwidth Type                                                                                                                                                                                                                                                                               ; Auto (Medium)                                                                                                                                                                                                                                                                                                   ;
;         -- PLL Bandwidth Range                                                                                                                                                                                                                                                                              ; 2 to 4 MHz                                                                                                                                                                                                                                                                                                      ;
;                                                                                                                                                                                                                                                                                                             ;                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Transmitter PLL                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+
; Name                                                                                                                                                                                                                                                                                                        ;                         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_plls:av_xcvr_tx_pll_inst|pll[0].pll.cmu_pll.tx_pll                                                                                           ;                         ;
;     -- PLL Type                                                                                                                                                                                                                                                                                             ; CMU PLL                 ;
;     -- PLL Location                                                                                                                                                                                                                                                                                         ; CHANNELPLL_X0_Y29_N33   ;
;     -- PLL Bandwidth                                                                                                                                                                                                                                                                                        ; Auto (Medium)           ;
;     -- Reference Clock Frequency                                                                                                                                                                                                                                                                            ; 100.0 MHz               ;
;     -- Reference Clock Sourced by                                                                                                                                                                                                                                                                           ; Dedicated Pin           ;
;     -- Output Clock Frequency                                                                                                                                                                                                                                                                               ; 2500.0 MHz              ;
;     -- L counter PD Clock Disable                                                                                                                                                                                                                                                                           ; On                      ;
;     -- M Counter                                                                                                                                                                                                                                                                                            ; 25                      ;
;     -- PCIE Frequency Control                                                                                                                                                                                                                                                                               ; pcie_100mhz             ;
;     -- PD L Counter                                                                                                                                                                                                                                                                                         ; 1                       ;
;     -- PFD L Counter                                                                                                                                                                                                                                                                                        ; 1                       ;
;     -- PFD Feedback Source                                                                                                                                                                                                                                                                                  ; vcoclk                  ;
;     -- Powerdown                                                                                                                                                                                                                                                                                            ; Off                     ;
;     -- Reference Clock Divider                                                                                                                                                                                                                                                                              ; 1                       ;
;     -- Reverse Serial Loopback                                                                                                                                                                                                                                                                              ; Off                     ;
;     -- Reference Clock Select Source                                                                                                                                                                                                                                                                        ; ref_iqclk1              ;
;     -- Clock Divider                                                                                                                                                                                                                                                                                        ;                         ;
;         -- top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[1].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb ;                         ;
;             -- Location                                                                                                                                                                                                                                                                                     ; HSSIPMATXCGB_X0_Y15_N33 ;
;             -- Clock Divider Type                                                                                                                                                                                                                                                                           ; Master/Slave            ;
;                 -- Number of channels fed via x6 up network                                                                                                                                                                                                                                                 ; 4                       ;
;             -- Auto Negotiation                                                                                                                                                                                                                                                                             ; On                      ;
;             -- Mode                                                                                                                                                                                                                                                                                         ; 10                      ;
;             -- x1 Clock Source                                                                                                                                                                                                                                                                              ; ch1_txpll_t             ;
;             -- x1 Div M Selection                                                                                                                                                                                                                                                                           ; 1                       ;
;             -- xN Clock Source                                                                                                                                                                                                                                                                              ; ch1_x6_up               ;
;                 -- Central Clock Divider                                                                                                                                                                                                                                                                    ; Self                    ;
;             -- Data Rate                                                                                                                                                                                                                                                                                    ; 5000.0 Mbps             ;
;                                                                                                                                                                                                                                                                                                             ;                         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Optimized GXB Elements                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Preserved Component                                                                                                                                                                                                                                                                                           ; Removed Component                                                                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; HSSI PMA Aux. blocks                                                                                                                                                                                                                                                                                          ;                                                                                                                                                                                                                                                                                                                 ;
;  top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_aux                                                ;                                                                                                                                                                                                                                                                                                                 ;
;   --                                                                                                                                                                                                                                                                                                          ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[2].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_buf.tx_pma_aux ;
;   --                                                                                                                                                                                                                                                                                                          ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_buf.tx_pma_aux ;
;   --                                                                                                                                                                                                                                                                                                          ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[3].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_buf.tx_pma_aux ;
;   --                                                                                                                                                                                                                                                                                                          ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[1].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_buf.tx_pma_aux ;
;   --                                                                                                                                                                                                                                                                                                          ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[2].rx_pma.rx_pma_aux                                                   ;
;   --                                                                                                                                                                                                                                                                                                          ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[3].rx_pma.rx_pma_aux                                                   ;
;   --                                                                                                                                                                                                                                                                                                          ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[1].rx_pma.rx_pma_aux                                                   ;
; HSSI AVMM Interfaces                                                                                                                                                                                                                                                                                          ;                                                                                                                                                                                                                                                                                                                 ;
;  top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst                                 ;                                                                                                                                                                                                                                                                                                                 ;
;   --                                                                                                                                                                                                                                                                                                          ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[2].av_hssi_avmm_interface_inst                                    ;
;   --                                                                                                                                                                                                                                                                                                          ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[1].av_hssi_avmm_interface_inst                                    ;
; PLL Aux. Blocks                                                                                                                                                                                                                                                                                               ;                                                                                                                                                                                                                                                                                                                 ;
;  top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_buf.pll_aux ;                                                                                                                                                                                                                                                                                                                 ;
;   --                                                                                                                                                                                                                                                                                                          ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[1].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_buf.pll_aux    ;
;   --                                                                                                                                                                                                                                                                                                          ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[2].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_buf.pll_aux    ;
;   --                                                                                                                                                                                                                                                                                                          ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[3].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_buf.pll_aux    ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Transceiver Reconfiguration Report                                                                                                                                                                                                                                                                                                 ;
+-----------------------------+-----------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Component                   ; Type                  ; Instance Name                                                                                                                                                                                                                                                                ;
+-----------------------------+-----------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; alt_xcvr_reconfig_0         ;                       ;                                                                                                                                                                                                                                                                              ;
;     -- Logical Interface 3  ; REGULAR RX/TX Channel ;                                                                                                                                                                                                                                                                              ;
;          -- Component Block ; Channel               ; hip_serial_rx_in3                                                                                                                                                                                                                                                            ;
;          -- Component Block ; Channel               ; hip_serial_tx_out3                                                                                                                                                                                                                                                           ;
;          -- Component Block ; AVMM                  ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[3].av_hssi_avmm_interface_inst ;
;     -- Logical Interface 2  ; REGULAR RX/TX Channel ;                                                                                                                                                                                                                                                                              ;
;          -- Component Block ; Channel               ; hip_serial_rx_in2                                                                                                                                                                                                                                                            ;
;          -- Component Block ; Channel               ; hip_serial_tx_out2                                                                                                                                                                                                                                                           ;
;          -- Component Block ; AVMM                  ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[2].av_hssi_avmm_interface_inst ;
;     -- Logical Interface 1  ; REGULAR RX/TX Channel ;                                                                                                                                                                                                                                                                              ;
;          -- Component Block ; Channel               ; hip_serial_rx_in1                                                                                                                                                                                                                                                            ;
;          -- Component Block ; Channel               ; hip_serial_tx_out1                                                                                                                                                                                                                                                           ;
;          -- Component Block ; AVMM                  ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[1].av_hssi_avmm_interface_inst ;
;     -- Logical Interface 0  ; REGULAR RX/TX Channel ;                                                                                                                                                                                                                                                                              ;
;          -- Component Block ; Channel               ; hip_serial_rx_in0                                                                                                                                                                                                                                                            ;
;          -- Component Block ; Channel               ; hip_serial_tx_out0                                                                                                                                                                                                                                                           ;
;          -- Component Block ; AVMM                  ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst ;
+-----------------------------+-----------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------+
; I/O Assignment Warnings                                    ;
+---------------------+--------------------------------------+
; Pin Name            ; Reason                               ;
+---------------------+--------------------------------------+
; lane_active_led[0]  ; Missing drive strength and slew rate ;
; lane_active_led[1]  ; Missing drive strength and slew rate ;
; lane_active_led[2]  ; Missing drive strength and slew rate ;
; lane_active_led[3]  ; Missing drive strength and slew rate ;
; L0_led              ; Missing drive strength and slew rate ;
; alive_led           ; Missing drive strength and slew rate ;
; comp_led            ; Missing drive strength and slew rate ;
; gen2_led            ; Missing drive strength and slew rate ;
; req_compliance_pb   ; Missing location assignment          ;
; set_compliance_mode ; Missing location assignment          ;
+---------------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                           ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                            ; Entity Name                              ; Library Name ;
+------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+
; |top_hw                                                                                              ; 3067.0 (16.9)        ; 4023.5 (20.0)                    ; 986.5 (3.2)                                       ; 30.0 (0.1)                       ; 0.0 (0.0)            ; 4674 (35)           ; 5893 (34)                 ; 0 (0)         ; 602918            ; 97    ; 0          ; 31   ; 0            ; |top_hw                                                                                                                                                                                                                                                                                                                        ; top_hw                                   ; work         ;
;    |top:top|                                                                                         ; 3050.1 (0.0)         ; 4003.5 (0.0)                     ; 983.3 (0.0)                                       ; 29.9 (0.0)                       ; 0.0 (0.0)            ; 4639 (0)            ; 5859 (0)                  ; 0 (0)         ; 602918            ; 97    ; 0          ; 0    ; 0            ; |top_hw|top:top                                                                                                                                                                                                                                                                                                                ; top                                      ; top          ;
;       |alt_xcvr_reconfig:alt_xcvr_reconfig_0|                                                        ; 689.3 (8.3)          ; 725.8 (9.2)                      ; 38.5 (0.9)                                        ; 2.0 (0.1)                        ; 0.0 (0.0)            ; 1134 (17)           ; 643 (3)                   ; 0 (0)         ; 4096              ; 2     ; 0          ; 0    ; 0            ; |top_hw|top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0                                                                                                                                                                                                                                                                          ; alt_xcvr_reconfig                        ; top          ;
;          |alt_xcvr_arbiter:arbiter|                                                                  ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_arbiter:arbiter                                                                                                                                                                                                                                                 ; alt_xcvr_arbiter                         ; top          ;
;          |alt_xcvr_reconfig_basic:basic|                                                             ; 246.9 (0.0)          ; 258.6 (0.0)                      ; 13.7 (0.0)                                        ; 1.9 (0.0)                        ; 0.0 (0.0)            ; 434 (0)             ; 159 (0)                   ; 0 (0)         ; 4096              ; 2     ; 0          ; 0    ; 0            ; |top_hw|top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic                                                                                                                                                                                                                                            ; alt_xcvr_reconfig_basic                  ; top          ;
;             |av_xcvr_reconfig_basic:a5|                                                              ; 246.9 (10.7)         ; 258.6 (11.5)                     ; 13.7 (0.8)                                        ; 1.9 (0.0)                        ; 0.0 (0.0)            ; 434 (21)            ; 159 (16)                  ; 0 (0)         ; 4096              ; 2     ; 0          ; 0    ; 0            ; |top_hw|top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5                                                                                                                                                                                                                  ; av_xcvr_reconfig_basic                   ; top          ;
;                |alt_xcvr_arbiter:pif[0].pif_arb|                                                     ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|alt_xcvr_arbiter:pif[0].pif_arb                                                                                                                                                                                  ; alt_xcvr_arbiter                         ; top          ;
;                |alt_xcvr_arbiter:pif[1].pif_arb|                                                     ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|alt_xcvr_arbiter:pif[1].pif_arb                                                                                                                                                                                  ; alt_xcvr_arbiter                         ; top          ;
;                |alt_xcvr_arbiter:pif[2].pif_arb|                                                     ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|alt_xcvr_arbiter:pif[2].pif_arb                                                                                                                                                                                  ; alt_xcvr_arbiter                         ; top          ;
;                |alt_xcvr_arbiter:pif[3].pif_arb|                                                     ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|alt_xcvr_arbiter:pif[3].pif_arb                                                                                                                                                                                  ; alt_xcvr_arbiter                         ; top          ;
;                |alt_xcvr_arbiter:pif[4].pif_arb|                                                     ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|alt_xcvr_arbiter:pif[4].pif_arb                                                                                                                                                                                  ; alt_xcvr_arbiter                         ; top          ;
;                |av_reconfig_bundle_to_basic:bundle|                                                  ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_reconfig_bundle_to_basic:bundle                                                                                                                                                                               ; av_reconfig_bundle_to_basic              ; top          ;
;                |av_xrbasic_lif:lif[0].logical_if|                                                    ; 232.9 (84.6)         ; 243.3 (89.5)                     ; 12.3 (5.3)                                        ; 1.9 (0.3)                        ; 0.0 (0.0)            ; 407 (176)           ; 138 (12)                  ; 0 (0)         ; 4096              ; 2     ; 0          ; 0    ; 0            ; |top_hw|top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if                                                                                                                                                                                 ; av_xrbasic_lif                           ; top          ;
;                   |av_xrbasic_lif_csr:lif_csr|                                                       ; 136.4 (130.1)        ; 142.4 (135.9)                    ; 7.6 (7.4)                                         ; 1.6 (1.6)                        ; 0.0 (0.0)            ; 211 (201)           ; 126 (114)                 ; 0 (0)         ; 4096              ; 2     ; 0          ; 0    ; 0            ; |top_hw|top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr                                                                                                                                                      ; av_xrbasic_lif_csr                       ; top          ;
;                      |av_xrbasic_l2p_addr:l2paddr|                                                   ; 6.3 (6.3)            ; 6.5 (6.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|av_xrbasic_l2p_addr:l2paddr                                                                                                                          ; av_xrbasic_l2p_addr                      ; top          ;
;                      |av_xrbasic_l2p_rom:l2pch|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 2     ; 0          ; 0    ; 0            ; |top_hw|top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|av_xrbasic_l2p_rom:l2pch                                                                                                                             ; av_xrbasic_l2p_rom                       ; top          ;
;                         |altsyncram:rom_l2p_ch_rtl_0|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 2     ; 0          ; 0    ; 0            ; |top_hw|top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|av_xrbasic_l2p_rom:l2pch|altsyncram:rom_l2p_ch_rtl_0                                                                                                 ; altsyncram                               ; work         ;
;                            |altsyncram_ka12:auto_generated|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 2     ; 0          ; 0    ; 0            ; |top_hw|top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|av_xrbasic_l2p_rom:l2pch|altsyncram:rom_l2p_ch_rtl_0|altsyncram_ka12:auto_generated                                                                  ; altsyncram_ka12                          ; work         ;
;                   |csr_mux:pif_tbus_mux|                                                             ; 11.3 (11.3)          ; 11.3 (11.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|csr_mux:pif_tbus_mux                                                                                                                                                            ; csr_mux                                  ; top          ;
;          |alt_xcvr_reconfig_cal_seq:cal_seq|                                                         ; 1.4 (1.4)            ; 1.9 (1.9)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_cal_seq:cal_seq                                                                                                                                                                                                                                        ; alt_xcvr_reconfig_cal_seq                ; top          ;
;          |alt_xcvr_reconfig_dcd:dcd.sc_dcd|                                                          ; 154.3 (0.0)          ; 158.7 (0.0)                      ; 4.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 238 (0)             ; 198 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd                                                                                                                                                                                                                                         ; alt_xcvr_reconfig_dcd                    ; top          ;
;             |alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|                                 ; 154.3 (2.1)          ; 158.7 (2.1)                      ; 4.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 238 (10)            ; 198 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av                                                                                                                                                                                  ; alt_xcvr_reconfig_dcd_av                 ; top          ;
;                |alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|                         ; 97.1 (3.1)           ; 100.8 (4.3)                      ; 3.7 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 156 (4)             ; 125 (11)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal                                                                                                                      ; alt_xcvr_reconfig_dcd_cal_av             ; top          ;
;                   |alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|              ; 94.0 (94.0)          ; 96.6 (96.6)                      ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 152 (152)           ; 114 (114)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control                                                  ; alt_xcvr_reconfig_dcd_control_av         ; top          ;
;                |alt_xreconf_cif:inst_alt_xreconf_cif|                                                ; 52.9 (0.0)           ; 53.6 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (0)              ; 68 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xreconf_cif:inst_alt_xreconf_cif                                                                                                                                             ; alt_xreconf_cif                          ; top          ;
;                   |alt_arbiter_acq:mutex_inst|                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xreconf_cif:inst_alt_xreconf_cif|alt_arbiter_acq:mutex_inst                                                                                                                  ; alt_arbiter_acq                          ; top          ;
;                   |alt_xreconf_basic_acq:inst_basic_acq|                                             ; 52.4 (52.4)          ; 53.1 (53.1)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (68)             ; 68 (68)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xreconf_cif:inst_alt_xreconf_cif|alt_xreconf_basic_acq:inst_basic_acq                                                                                                        ; alt_xreconf_basic_acq                    ; top          ;
;                |alt_xreconf_uif:inst_alt_xreconf_uif|                                                ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xreconf_uif:inst_alt_xreconf_uif                                                                                                                                             ; alt_xreconf_uif                          ; top          ;
;          |alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|                                    ; 276.4 (0.0)          ; 295.1 (0.0)                      ; 18.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 440 (0)             ; 277 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset                                                                                                                                                                                                                   ; alt_xcvr_reconfig_offset_cancellation    ; top          ;
;             |alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|                        ; 276.4 (109.4)        ; 295.1 (116.2)                    ; 18.7 (6.8)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 440 (163)           ; 277 (105)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av                                                                                                                                                   ; alt_xcvr_reconfig_offset_cancellation_av ; top          ;
;                |alt_arbiter_acq:mutex_inst|                                                          ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_arbiter_acq:mutex_inst                                                                                                                        ; alt_arbiter_acq                          ; top          ;
;                |alt_cal_av:alt_cal_inst|                                                             ; 166.2 (164.2)        ; 178.1 (172.1)                    ; 11.9 (7.9)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 275 (263)           ; 172 (164)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst                                                                                                                           ; alt_cal_av                               ; work         ;
;                   |alt_cal_edge_detect:pd0_det|                                                      ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|alt_cal_edge_detect:pd0_det                                                                                               ; alt_cal_edge_detect                      ; work         ;
;                   |alt_cal_edge_detect:pd180_det|                                                    ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|alt_cal_edge_detect:pd180_det                                                                                             ; alt_cal_edge_detect                      ; work         ;
;                   |alt_cal_edge_detect:pd270_det|                                                    ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|alt_cal_edge_detect:pd270_det                                                                                             ; alt_cal_edge_detect                      ; work         ;
;                   |alt_cal_edge_detect:pd90_det|                                                     ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|alt_cal_edge_detect:pd90_det                                                                                              ; alt_cal_edge_detect                      ; work         ;
;          |alt_xcvr_resync:inst_reconfig_reset_sync|                                                  ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_resync:inst_reconfig_reset_sync                                                                                                                                                                                                                                 ; alt_xcvr_resync                          ; top          ;
;       |altera_reset_controller:rst_controller|                                                       ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                         ; altera_reset_controller                  ; top          ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                              ; altera_reset_synchronizer                ; top          ;
;       |altpcie_av_hip_ast_hwtcl:dut|                                                                 ; 109.3 (1.5)          ; 131.6 (2.0)                      ; 22.8 (0.5)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 189 (3)             ; 189 (1)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut                                                                                                                                                                                                                                                                                   ; altpcie_av_hip_ast_hwtcl                 ; top          ;
;          |altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|                                     ; 107.8 (26.0)         ; 129.6 (27.8)                     ; 22.3 (1.8)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 186 (48)            ; 188 (39)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom                                                                                                                                                                                                                             ; altpcie_av_hip_128bit_atom               ; top          ;
;             |altpcie_av_hd_dpcmn_bitsync2:bitsync_rx_ltd|                                            ; 0.2 (0.0)            ; 4.7 (0.0)                        ; 4.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|altpcie_av_hd_dpcmn_bitsync2:bitsync_rx_ltd                                                                                                                                                                                 ; altpcie_av_hd_dpcmn_bitsync2             ; top          ;
;                |altpcie_av_hd_dpcmn_bitsync:altpcie_av_hd_dpcmn_bitsync2|                            ; 0.2 (0.2)            ; 4.7 (4.7)                        ; 4.5 (4.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|altpcie_av_hd_dpcmn_bitsync2:bitsync_rx_ltd|altpcie_av_hd_dpcmn_bitsync:altpcie_av_hd_dpcmn_bitsync2                                                                                                                        ; altpcie_av_hd_dpcmn_bitsync              ; top          ;
;             |altpcie_rs_hip:g_soft_reset.altpcie_rs_hip|                                             ; 19.3 (19.3)          ; 23.0 (23.0)                      ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|altpcie_rs_hip:g_soft_reset.altpcie_rs_hip                                                                                                                                                                                  ; altpcie_rs_hip                           ; top          ;
;             |altpcie_tl_cfg_pipe:g_tl_cfg_sync.altpcie_tl_cfg_pipe_inst|                             ; 4.9 (4.9)            ; 14.5 (14.5)                      ; 9.6 (9.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|altpcie_tl_cfg_pipe:g_tl_cfg_sync.altpcie_tl_cfg_pipe_inst                                                                                                                                                                  ; altpcie_tl_cfg_pipe                      ; top          ;
;             |av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|                            ; 57.4 (0.0)           ; 59.6 (0.0)                       ; 2.7 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 99 (0)              ; 67 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip                                                                                                                                                                 ; av_xcvr_pipe_native_hip                  ; top          ;
;                |av_xcvr_native:inst_av_xcvr_native|                                                  ; 57.4 (0.0)           ; 59.6 (0.0)                       ; 2.7 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 99 (0)              ; 67 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native                                                                                                                              ; av_xcvr_native                           ; top          ;
;                   |av_pcs:inst_av_pcs|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs                                                                                                           ; av_pcs                                   ; top          ;
;                      |av_pcs_ch:ch[0].inst_av_pcs_ch|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch                                                                            ; av_pcs_ch                                ; top          ;
;                         |av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs                               ; av_hssi_8g_rx_pcs_rbc                    ; top          ;
;                         |av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs                               ; av_hssi_8g_tx_pcs_rbc                    ; top          ;
;                         |av_hssi_common_pcs_pma_interface_rbc:inst_av_hssi_common_pcs_pma_interface| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_common_pcs_pma_interface_rbc:inst_av_hssi_common_pcs_pma_interface ; av_hssi_common_pcs_pma_interface_rbc     ; top          ;
;                         |av_hssi_common_pld_pcs_interface_rbc:inst_av_hssi_common_pld_pcs_interface| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_common_pld_pcs_interface_rbc:inst_av_hssi_common_pld_pcs_interface ; av_hssi_common_pld_pcs_interface_rbc     ; top          ;
;                         |av_hssi_pipe_gen1_2_rbc:inst_av_hssi_pipe_gen1_2|                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_pipe_gen1_2_rbc:inst_av_hssi_pipe_gen1_2                           ; av_hssi_pipe_gen1_2_rbc                  ; top          ;
;                         |av_hssi_rx_pcs_pma_interface_rbc:inst_av_hssi_rx_pcs_pma_interface|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_rx_pcs_pma_interface_rbc:inst_av_hssi_rx_pcs_pma_interface         ; av_hssi_rx_pcs_pma_interface_rbc         ; top          ;
;                         |av_hssi_rx_pld_pcs_interface_rbc:inst_av_hssi_rx_pld_pcs_interface|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_rx_pld_pcs_interface_rbc:inst_av_hssi_rx_pld_pcs_interface         ; av_hssi_rx_pld_pcs_interface_rbc         ; top          ;
;                         |av_hssi_tx_pcs_pma_interface_rbc:inst_av_hssi_tx_pcs_pma_interface|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_tx_pcs_pma_interface_rbc:inst_av_hssi_tx_pcs_pma_interface         ; av_hssi_tx_pcs_pma_interface_rbc         ; top          ;
;                         |av_hssi_tx_pld_pcs_interface_rbc:inst_av_hssi_tx_pld_pcs_interface|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_tx_pld_pcs_interface_rbc:inst_av_hssi_tx_pld_pcs_interface         ; av_hssi_tx_pld_pcs_interface_rbc         ; top          ;
;                      |av_pcs_ch:ch[1].inst_av_pcs_ch|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[1].inst_av_pcs_ch                                                                            ; av_pcs_ch                                ; top          ;
;                         |av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[1].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs                               ; av_hssi_8g_rx_pcs_rbc                    ; top          ;
;                         |av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[1].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs                               ; av_hssi_8g_tx_pcs_rbc                    ; top          ;
;                         |av_hssi_common_pcs_pma_interface_rbc:inst_av_hssi_common_pcs_pma_interface| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[1].inst_av_pcs_ch|av_hssi_common_pcs_pma_interface_rbc:inst_av_hssi_common_pcs_pma_interface ; av_hssi_common_pcs_pma_interface_rbc     ; top          ;
;                         |av_hssi_common_pld_pcs_interface_rbc:inst_av_hssi_common_pld_pcs_interface| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[1].inst_av_pcs_ch|av_hssi_common_pld_pcs_interface_rbc:inst_av_hssi_common_pld_pcs_interface ; av_hssi_common_pld_pcs_interface_rbc     ; top          ;
;                         |av_hssi_pipe_gen1_2_rbc:inst_av_hssi_pipe_gen1_2|                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[1].inst_av_pcs_ch|av_hssi_pipe_gen1_2_rbc:inst_av_hssi_pipe_gen1_2                           ; av_hssi_pipe_gen1_2_rbc                  ; top          ;
;                         |av_hssi_rx_pcs_pma_interface_rbc:inst_av_hssi_rx_pcs_pma_interface|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[1].inst_av_pcs_ch|av_hssi_rx_pcs_pma_interface_rbc:inst_av_hssi_rx_pcs_pma_interface         ; av_hssi_rx_pcs_pma_interface_rbc         ; top          ;
;                         |av_hssi_rx_pld_pcs_interface_rbc:inst_av_hssi_rx_pld_pcs_interface|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[1].inst_av_pcs_ch|av_hssi_rx_pld_pcs_interface_rbc:inst_av_hssi_rx_pld_pcs_interface         ; av_hssi_rx_pld_pcs_interface_rbc         ; top          ;
;                         |av_hssi_tx_pcs_pma_interface_rbc:inst_av_hssi_tx_pcs_pma_interface|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[1].inst_av_pcs_ch|av_hssi_tx_pcs_pma_interface_rbc:inst_av_hssi_tx_pcs_pma_interface         ; av_hssi_tx_pcs_pma_interface_rbc         ; top          ;
;                         |av_hssi_tx_pld_pcs_interface_rbc:inst_av_hssi_tx_pld_pcs_interface|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[1].inst_av_pcs_ch|av_hssi_tx_pld_pcs_interface_rbc:inst_av_hssi_tx_pld_pcs_interface         ; av_hssi_tx_pld_pcs_interface_rbc         ; top          ;
;                      |av_pcs_ch:ch[2].inst_av_pcs_ch|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[2].inst_av_pcs_ch                                                                            ; av_pcs_ch                                ; top          ;
;                         |av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[2].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs                               ; av_hssi_8g_rx_pcs_rbc                    ; top          ;
;                         |av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[2].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs                               ; av_hssi_8g_tx_pcs_rbc                    ; top          ;
;                         |av_hssi_common_pcs_pma_interface_rbc:inst_av_hssi_common_pcs_pma_interface| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[2].inst_av_pcs_ch|av_hssi_common_pcs_pma_interface_rbc:inst_av_hssi_common_pcs_pma_interface ; av_hssi_common_pcs_pma_interface_rbc     ; top          ;
;                         |av_hssi_common_pld_pcs_interface_rbc:inst_av_hssi_common_pld_pcs_interface| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[2].inst_av_pcs_ch|av_hssi_common_pld_pcs_interface_rbc:inst_av_hssi_common_pld_pcs_interface ; av_hssi_common_pld_pcs_interface_rbc     ; top          ;
;                         |av_hssi_pipe_gen1_2_rbc:inst_av_hssi_pipe_gen1_2|                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[2].inst_av_pcs_ch|av_hssi_pipe_gen1_2_rbc:inst_av_hssi_pipe_gen1_2                           ; av_hssi_pipe_gen1_2_rbc                  ; top          ;
;                         |av_hssi_rx_pcs_pma_interface_rbc:inst_av_hssi_rx_pcs_pma_interface|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[2].inst_av_pcs_ch|av_hssi_rx_pcs_pma_interface_rbc:inst_av_hssi_rx_pcs_pma_interface         ; av_hssi_rx_pcs_pma_interface_rbc         ; top          ;
;                         |av_hssi_rx_pld_pcs_interface_rbc:inst_av_hssi_rx_pld_pcs_interface|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[2].inst_av_pcs_ch|av_hssi_rx_pld_pcs_interface_rbc:inst_av_hssi_rx_pld_pcs_interface         ; av_hssi_rx_pld_pcs_interface_rbc         ; top          ;
;                         |av_hssi_tx_pcs_pma_interface_rbc:inst_av_hssi_tx_pcs_pma_interface|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[2].inst_av_pcs_ch|av_hssi_tx_pcs_pma_interface_rbc:inst_av_hssi_tx_pcs_pma_interface         ; av_hssi_tx_pcs_pma_interface_rbc         ; top          ;
;                         |av_hssi_tx_pld_pcs_interface_rbc:inst_av_hssi_tx_pld_pcs_interface|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[2].inst_av_pcs_ch|av_hssi_tx_pld_pcs_interface_rbc:inst_av_hssi_tx_pld_pcs_interface         ; av_hssi_tx_pld_pcs_interface_rbc         ; top          ;
;                      |av_pcs_ch:ch[3].inst_av_pcs_ch|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[3].inst_av_pcs_ch                                                                            ; av_pcs_ch                                ; top          ;
;                         |av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[3].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs                               ; av_hssi_8g_rx_pcs_rbc                    ; top          ;
;                         |av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[3].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs                               ; av_hssi_8g_tx_pcs_rbc                    ; top          ;
;                         |av_hssi_common_pcs_pma_interface_rbc:inst_av_hssi_common_pcs_pma_interface| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[3].inst_av_pcs_ch|av_hssi_common_pcs_pma_interface_rbc:inst_av_hssi_common_pcs_pma_interface ; av_hssi_common_pcs_pma_interface_rbc     ; top          ;
;                         |av_hssi_common_pld_pcs_interface_rbc:inst_av_hssi_common_pld_pcs_interface| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[3].inst_av_pcs_ch|av_hssi_common_pld_pcs_interface_rbc:inst_av_hssi_common_pld_pcs_interface ; av_hssi_common_pld_pcs_interface_rbc     ; top          ;
;                         |av_hssi_pipe_gen1_2_rbc:inst_av_hssi_pipe_gen1_2|                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[3].inst_av_pcs_ch|av_hssi_pipe_gen1_2_rbc:inst_av_hssi_pipe_gen1_2                           ; av_hssi_pipe_gen1_2_rbc                  ; top          ;
;                         |av_hssi_rx_pcs_pma_interface_rbc:inst_av_hssi_rx_pcs_pma_interface|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[3].inst_av_pcs_ch|av_hssi_rx_pcs_pma_interface_rbc:inst_av_hssi_rx_pcs_pma_interface         ; av_hssi_rx_pcs_pma_interface_rbc         ; top          ;
;                         |av_hssi_rx_pld_pcs_interface_rbc:inst_av_hssi_rx_pld_pcs_interface|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[3].inst_av_pcs_ch|av_hssi_rx_pld_pcs_interface_rbc:inst_av_hssi_rx_pld_pcs_interface         ; av_hssi_rx_pld_pcs_interface_rbc         ; top          ;
;                         |av_hssi_tx_pcs_pma_interface_rbc:inst_av_hssi_tx_pcs_pma_interface|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[3].inst_av_pcs_ch|av_hssi_tx_pcs_pma_interface_rbc:inst_av_hssi_tx_pcs_pma_interface         ; av_hssi_tx_pcs_pma_interface_rbc         ; top          ;
;                         |av_hssi_tx_pld_pcs_interface_rbc:inst_av_hssi_tx_pld_pcs_interface|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[3].inst_av_pcs_ch|av_hssi_tx_pld_pcs_interface_rbc:inst_av_hssi_tx_pld_pcs_interface         ; av_hssi_tx_pld_pcs_interface_rbc         ; top          ;
;                   |av_pma:inst_av_pma|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma                                                                                                           ; av_pma                                   ; top          ;
;                      |av_rx_pma:av_rx_pma|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_rx_pma:av_rx_pma                                                                                       ; av_rx_pma                                ; top          ;
;                      |av_tx_pma:av_tx_pma|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma                                                                                       ; av_tx_pma                                ; top          ;
;                         |av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst                                        ; av_tx_pma_ch                             ; top          ;
;                         |av_tx_pma_ch:tx_pma_insts[1].av_tx_pma_ch_inst|                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[1].av_tx_pma_ch_inst                                        ; av_tx_pma_ch                             ; top          ;
;                         |av_tx_pma_ch:tx_pma_insts[2].av_tx_pma_ch_inst|                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[2].av_tx_pma_ch_inst                                        ; av_tx_pma_ch                             ; top          ;
;                         |av_tx_pma_ch:tx_pma_insts[3].av_tx_pma_ch_inst|                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[3].av_tx_pma_ch_inst                                        ; av_tx_pma_ch                             ; top          ;
;                   |av_xcvr_avmm:inst_av_xcvr_avmm|                                                   ; 57.4 (13.2)          ; 59.6 (13.2)                      ; 2.7 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 99 (25)             ; 67 (5)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm                                                                                               ; av_xcvr_avmm                             ; top          ;
;                      |av_xcvr_avmm_csr:avmm_interface_insts[0].sv_xcvr_avmm_csr_inst|                ; 10.7 (10.7)          ; 10.8 (10.8)                      ; 0.3 (0.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 19 (19)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|av_xcvr_avmm_csr:avmm_interface_insts[0].sv_xcvr_avmm_csr_inst                                ; av_xcvr_avmm_csr                         ; top          ;
;                      |av_xcvr_avmm_csr:avmm_interface_insts[1].sv_xcvr_avmm_csr_inst|                ; 10.8 (10.8)          ; 11.3 (11.3)                      ; 0.8 (0.8)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 18 (18)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|av_xcvr_avmm_csr:avmm_interface_insts[1].sv_xcvr_avmm_csr_inst                                ; av_xcvr_avmm_csr                         ; top          ;
;                      |av_xcvr_avmm_csr:avmm_interface_insts[2].sv_xcvr_avmm_csr_inst|                ; 10.8 (10.8)          ; 12.0 (12.0)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|av_xcvr_avmm_csr:avmm_interface_insts[2].sv_xcvr_avmm_csr_inst                                ; av_xcvr_avmm_csr                         ; top          ;
;                      |av_xcvr_avmm_csr:avmm_interface_insts[3].sv_xcvr_avmm_csr_inst|                ; 11.0 (11.0)          ; 12.2 (12.2)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|av_xcvr_avmm_csr:avmm_interface_insts[3].sv_xcvr_avmm_csr_inst                                ; av_xcvr_avmm_csr                         ; top          ;
;                |av_xcvr_plls:av_xcvr_tx_pll_inst|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_plls:av_xcvr_tx_pll_inst                                                                                                                                ; av_xcvr_plls                             ; top          ;
;       |altpcie_reconfig_driver:pcie_reconfig_driver_0|                                               ; 16.6 (16.6)          ; 24.2 (24.2)                      ; 8.0 (8.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 26 (26)             ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcie_reconfig_driver:pcie_reconfig_driver_0                                                                                                                                                                                                                                                                 ; altpcie_reconfig_driver                  ; top          ;
;       |altpcied_sv_hwtcl:apps|                                                                       ; 2234.9 (6.6)         ; 3120.5 (11.4)                    ; 912.6 (4.8)                                       ; 27.0 (0.0)                       ; 0.0 (0.0)            ; 3289 (2)            ; 4981 (31)                 ; 0 (0)         ; 598822            ; 95    ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps                                                                                                                                                                                                                                                                                         ; altpcied_sv_hwtcl                        ; top          ;
;          |altpcierd_cplerr_lmi:g_enpoint.lmi_blk|                                                    ; 0.0 (0.0)            ; 0.7 (0.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_cplerr_lmi:g_enpoint.lmi_blk                                                                                                                                                                                                                                                  ; altpcierd_cplerr_lmi                     ; top          ;
;          |altpcierd_example_app_chaining:g_chaining_dma.app|                                         ; 2190.6 (7.6)         ; 3062.5 (159.2)                   ; 898.9 (151.6)                                     ; 27.0 (0.0)                       ; 0.0 (0.0)            ; 3227 (12)           ; 4864 (323)                ; 0 (0)         ; 598822            ; 95    ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app                                                                                                                                                                                                                                       ; altpcierd_example_app_chaining           ; top          ;
;             |altpcierd_cdma_app_icm:chaining_dma_arb|                                                ; 1519.3 (199.6)       ; 2097.0 (349.9)                   ; 595.3 (152.5)                                     ; 17.6 (2.2)                       ; 0.0 (0.0)            ; 2254 (247)          ; 3376 (541)                ; 0 (0)         ; 550886            ; 86    ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb                                                                                                                                                                                               ; altpcierd_cdma_app_icm                   ; top          ;
;                |altpcierd_dma_dt:dma_read|                                                           ; 567.6 (0.0)          ; 769.3 (0.0)                      ; 205.9 (0.0)                                       ; 4.3 (0.0)                        ; 0.0 (0.0)            ; 944 (0)             ; 1230 (0)                  ; 0 (0)         ; 15552             ; 11    ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read                                                                                                                                                                     ; altpcierd_dma_dt                         ; top          ;
;                   |altpcierd_dma_descriptor:descriptor|                                              ; 132.0 (113.6)        ; 156.7 (135.7)                    ; 28.8 (26.1)                                       ; 4.0 (4.0)                        ; 0.0 (0.0)            ; 240 (204)           ; 209 (180)                 ; 0 (0)         ; 4096              ; 2     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor                                                                                                                                 ; altpcierd_dma_descriptor                 ; top          ;
;                      |scfifo:dt_scfifo|                                                              ; 18.3 (0.0)           ; 21.0 (0.0)                       ; 2.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 29 (0)                    ; 0 (0)         ; 4096              ; 2     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo                                                                                                                ; scfifo                                   ; work         ;
;                         |scfifo_ik91:auto_generated|                                                 ; 18.3 (0.0)           ; 21.0 (0.0)                       ; 2.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 29 (0)                    ; 0 (0)         ; 4096              ; 2     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_ik91:auto_generated                                                                                     ; scfifo_ik91                              ; work         ;
;                            |a_dpfifo_5c91:dpfifo|                                                    ; 18.3 (8.5)           ; 21.0 (11.5)                      ; 2.7 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (16)             ; 29 (12)                   ; 0 (0)         ; 4096              ; 2     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_ik91:auto_generated|a_dpfifo_5c91:dpfifo                                                                ; a_dpfifo_5c91                            ; work         ;
;                               |altsyncram_bdn1:FIFOram|                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 2     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_ik91:auto_generated|a_dpfifo_5c91:dpfifo|altsyncram_bdn1:FIFOram                                        ; altsyncram_bdn1                          ; work         ;
;                               |cntr_ira:rd_ptr_msb|                                                  ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_ik91:auto_generated|a_dpfifo_5c91:dpfifo|cntr_ira:rd_ptr_msb                                            ; cntr_ira                                 ; work         ;
;                               |cntr_jra:wr_ptr|                                                      ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_ik91:auto_generated|a_dpfifo_5c91:dpfifo|cntr_jra:wr_ptr                                                ; cntr_jra                                 ; work         ;
;                               |cntr_vr6:usedw_counter|                                               ; 3.3 (3.3)            ; 3.5 (3.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_ik91:auto_generated|a_dpfifo_5c91:dpfifo|cntr_vr6:usedw_counter                                         ; cntr_vr6                                 ; work         ;
;                   |altpcierd_dma_prg_reg:dma_prg|                                                    ; 56.1 (56.1)          ; 134.1 (134.1)                    ; 78.0 (78.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 58 (58)             ; 288 (288)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg                                                                                                                                       ; altpcierd_dma_prg_reg                    ; top          ;
;                   |altpcierd_read_dma_requester_128:read_requester_128|                              ; 379.5 (327.1)        ; 478.4 (422.7)                    ; 99.1 (95.8)                                       ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 646 (545)           ; 733 (653)                 ; 0 (0)         ; 11456             ; 9     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128                                                                                                                 ; altpcierd_read_dma_requester_128         ; top          ;
;                      |altsyncram:tag_dpram|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 768               ; 2     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|altsyncram:tag_dpram                                                                                            ; altsyncram                               ; work         ;
;                         |altsyncram_8mv1:auto_generated|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 768               ; 2     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|altsyncram:tag_dpram|altsyncram_8mv1:auto_generated                                                             ; altsyncram_8mv1                          ; work         ;
;                      |scfifo:rx_data_fifo|                                                           ; 19.6 (0.0)           ; 22.3 (0.0)                       ; 2.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (0)              ; 32 (0)                    ; 0 (0)         ; 10368             ; 5     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo                                                                                             ; scfifo                                   ; work         ;
;                         |scfifo_lk91:auto_generated|                                                 ; 19.6 (0.0)           ; 22.3 (0.0)                       ; 2.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (0)              ; 32 (0)                    ; 0 (0)         ; 10368             ; 5     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_lk91:auto_generated                                                                  ; scfifo_lk91                              ; work         ;
;                            |a_dpfifo_8c91:dpfifo|                                                    ; 19.6 (9.6)           ; 22.3 (12.7)                      ; 2.7 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (17)             ; 32 (12)                   ; 0 (0)         ; 10368             ; 5     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_lk91:auto_generated|a_dpfifo_8c91:dpfifo                                             ; a_dpfifo_8c91                            ; work         ;
;                               |altsyncram_hdn1:FIFOram|                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10368             ; 5     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_lk91:auto_generated|a_dpfifo_8c91:dpfifo|altsyncram_hdn1:FIFOram                     ; altsyncram_hdn1                          ; work         ;
;                               |cntr_ira:rd_ptr_msb|                                                  ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_lk91:auto_generated|a_dpfifo_8c91:dpfifo|cntr_ira:rd_ptr_msb                         ; cntr_ira                                 ; work         ;
;                               |cntr_jra:wr_ptr|                                                      ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_lk91:auto_generated|a_dpfifo_8c91:dpfifo|cntr_jra:wr_ptr                             ; cntr_jra                                 ; work         ;
;                               |cntr_vr6:usedw_counter|                                               ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_lk91:auto_generated|a_dpfifo_8c91:dpfifo|cntr_vr6:usedw_counter                      ; cntr_vr6                                 ; work         ;
;                      |scfifo:tag_scfifo_first_descriptor|                                            ; 16.3 (0.0)           ; 16.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 24 (0)                    ; 0 (0)         ; 160               ; 1     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor                                                                              ; scfifo                                   ; work         ;
;                         |scfifo_7v81:auto_generated|                                                 ; 16.3 (0.0)           ; 16.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 24 (0)                    ; 0 (0)         ; 160               ; 1     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_7v81:auto_generated                                                   ; scfifo_7v81                              ; work         ;
;                            |a_dpfifo_qm81:dpfifo|                                                    ; 16.3 (8.3)           ; 16.3 (8.3)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (15)             ; 24 (10)                   ; 0 (0)         ; 160               ; 1     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_7v81:auto_generated|a_dpfifo_qm81:dpfifo                              ; a_dpfifo_qm81                            ; work         ;
;                               |altsyncram_t6n1:FIFOram|                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 160               ; 1     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_7v81:auto_generated|a_dpfifo_qm81:dpfifo|altsyncram_t6n1:FIFOram      ; altsyncram_t6n1                          ; work         ;
;                               |cntr_hra:rd_ptr_msb|                                                  ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_7v81:auto_generated|a_dpfifo_qm81:dpfifo|cntr_hra:rd_ptr_msb          ; cntr_hra                                 ; work         ;
;                               |cntr_ira:wr_ptr|                                                      ; 2.5 (2.5)            ; 3.0 (3.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_7v81:auto_generated|a_dpfifo_qm81:dpfifo|cntr_ira:wr_ptr              ; cntr_ira                                 ; work         ;
;                               |cntr_ur6:usedw_counter|                                               ; 2.5 (2.5)            ; 3.0 (3.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_7v81:auto_generated|a_dpfifo_qm81:dpfifo|cntr_ur6:usedw_counter       ; cntr_ur6                                 ; work         ;
;                      |scfifo:tag_scfifo_second_descriptor|                                           ; 16.5 (0.0)           ; 17.1 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 24 (0)                    ; 0 (0)         ; 160               ; 1     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor                                                                             ; scfifo                                   ; work         ;
;                         |scfifo_7v81:auto_generated|                                                 ; 16.5 (0.0)           ; 17.1 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 24 (0)                    ; 0 (0)         ; 160               ; 1     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_7v81:auto_generated                                                  ; scfifo_7v81                              ; work         ;
;                            |a_dpfifo_qm81:dpfifo|                                                    ; 16.5 (9.0)           ; 17.1 (9.6)                       ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (15)             ; 24 (10)                   ; 0 (0)         ; 160               ; 1     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_7v81:auto_generated|a_dpfifo_qm81:dpfifo                             ; a_dpfifo_qm81                            ; work         ;
;                               |altsyncram_t6n1:FIFOram|                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 160               ; 1     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_7v81:auto_generated|a_dpfifo_qm81:dpfifo|altsyncram_t6n1:FIFOram     ; altsyncram_t6n1                          ; work         ;
;                               |cntr_hra:rd_ptr_msb|                                                  ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_7v81:auto_generated|a_dpfifo_qm81:dpfifo|cntr_hra:rd_ptr_msb         ; cntr_hra                                 ; work         ;
;                               |cntr_ira:wr_ptr|                                                      ; 2.5 (2.5)            ; 3.0 (3.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_7v81:auto_generated|a_dpfifo_qm81:dpfifo|cntr_ira:wr_ptr             ; cntr_ira                                 ; work         ;
;                               |cntr_ur6:usedw_counter|                                               ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_7v81:auto_generated|a_dpfifo_qm81:dpfifo|cntr_ur6:usedw_counter      ; cntr_ur6                                 ; work         ;
;                |altpcierd_dma_dt:dma_write|                                                          ; 460.8 (1.8)          ; 567.8 (1.9)                      ; 114.3 (0.1)                                       ; 7.3 (0.0)                        ; 0.0 (0.0)            ; 739 (3)             ; 883 (0)                   ; 0 (0)         ; 8896              ; 6     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write                                                                                                                                                                    ; altpcierd_dma_dt                         ; top          ;
;                   |altpcierd_dma_descriptor:descriptor|                                              ; 145.1 (126.3)        ; 154.6 (134.6)                    ; 12.6 (11.4)                                       ; 3.1 (3.1)                        ; 0.0 (0.0)            ; 252 (216)           ; 217 (189)                 ; 0 (0)         ; 4800              ; 2     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor                                                                                                                                ; altpcierd_dma_descriptor                 ; top          ;
;                      |scfifo:dt_scfifo|                                                              ; 18.8 (0.0)           ; 20.0 (0.0)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 28 (0)                    ; 0 (0)         ; 4800              ; 2     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo                                                                                                               ; scfifo                                   ; work         ;
;                         |scfifo_ik91:auto_generated|                                                 ; 18.8 (0.0)           ; 20.0 (0.0)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 28 (0)                    ; 0 (0)         ; 4800              ; 2     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_ik91:auto_generated                                                                                    ; scfifo_ik91                              ; work         ;
;                            |a_dpfifo_5c91:dpfifo|                                                    ; 18.8 (9.8)           ; 20.0 (10.2)                      ; 1.3 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (16)             ; 28 (11)                   ; 0 (0)         ; 4800              ; 2     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_ik91:auto_generated|a_dpfifo_5c91:dpfifo                                                               ; a_dpfifo_5c91                            ; work         ;
;                               |altsyncram_bdn1:FIFOram|                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4800              ; 2     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_ik91:auto_generated|a_dpfifo_5c91:dpfifo|altsyncram_bdn1:FIFOram                                       ; altsyncram_bdn1                          ; work         ;
;                               |cntr_ira:rd_ptr_msb|                                                  ; 2.5 (2.5)            ; 2.8 (2.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_ik91:auto_generated|a_dpfifo_5c91:dpfifo|cntr_ira:rd_ptr_msb                                           ; cntr_ira                                 ; work         ;
;                               |cntr_jra:wr_ptr|                                                      ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_ik91:auto_generated|a_dpfifo_5c91:dpfifo|cntr_jra:wr_ptr                                               ; cntr_jra                                 ; work         ;
;                               |cntr_vr6:usedw_counter|                                               ; 3.0 (3.0)            ; 3.5 (3.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_ik91:auto_generated|a_dpfifo_5c91:dpfifo|cntr_vr6:usedw_counter                                        ; cntr_vr6                                 ; work         ;
;                   |altpcierd_dma_prg_reg:dma_prg|                                                    ; 61.7 (61.7)          ; 132.7 (132.7)                    ; 72.2 (72.2)                                       ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 58 (58)             ; 284 (284)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg                                                                                                                                      ; altpcierd_dma_prg_reg                    ; top          ;
;                   |altpcierd_write_dma_requester_128:write_requester_128|                            ; 252.2 (230.1)        ; 278.6 (256.1)                    ; 29.3 (28.9)                                       ; 2.9 (2.9)                        ; 0.0 (0.0)            ; 426 (383)           ; 382 (356)                 ; 0 (0)         ; 4096              ; 4     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128                                                                                                              ; altpcierd_write_dma_requester_128        ; top          ;
;                      |scfifo:write_scfifo|                                                           ; 22.1 (0.0)           ; 22.5 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (0)              ; 26 (0)                    ; 0 (0)         ; 4096              ; 4     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo                                                                                          ; scfifo                                   ; work         ;
;                         |scfifo_c7c1:auto_generated|                                                 ; 22.1 (1.2)           ; 22.5 (1.2)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (4)              ; 26 (1)                    ; 0 (0)         ; 4096              ; 4     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_c7c1:auto_generated                                                               ; scfifo_c7c1                              ; work         ;
;                            |a_dpfifo_4c91:dpfifo|                                                    ; 20.9 (13.2)          ; 21.3 (13.2)                      ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (22)             ; 25 (10)                   ; 0 (0)         ; 4096              ; 4     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_c7c1:auto_generated|a_dpfifo_4c91:dpfifo                                          ; a_dpfifo_4c91                            ; work         ;
;                               |altsyncram_9dn1:FIFOram|                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 4     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_c7c1:auto_generated|a_dpfifo_4c91:dpfifo|altsyncram_9dn1:FIFOram                  ; altsyncram_9dn1                          ; work         ;
;                               |cntr_hra:rd_ptr_msb|                                                  ; 2.0 (2.0)            ; 2.3 (2.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_c7c1:auto_generated|a_dpfifo_4c91:dpfifo|cntr_hra:rd_ptr_msb                      ; cntr_hra                                 ; work         ;
;                               |cntr_ira:wr_ptr|                                                      ; 2.8 (2.8)            ; 3.0 (3.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_c7c1:auto_generated|a_dpfifo_4c91:dpfifo|cntr_ira:wr_ptr                          ; cntr_ira                                 ; work         ;
;                               |cntr_ur6:usedw_counter|                                               ; 2.8 (2.8)            ; 2.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_c7c1:auto_generated|a_dpfifo_4c91:dpfifo|cntr_ur6:usedw_counter                   ; cntr_ur6                                 ; work         ;
;                |altpcierd_rc_slave:altpcierd_rc_slave|                                               ; 291.3 (0.0)          ; 410.1 (0.0)                      ; 122.7 (0.0)                                       ; 3.9 (0.0)                        ; 0.0 (0.0)            ; 324 (0)             ; 722 (0)                   ; 0 (0)         ; 2150              ; 5     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave                                                                                                                                                         ; altpcierd_rc_slave                       ; top          ;
;                   |altpcierd_reg_access:altpcierd_reg_access|                                        ; 58.2 (58.2)          ; 102.5 (102.5)                    ; 45.6 (45.6)                                       ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 75 (75)             ; 209 (209)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_reg_access:altpcierd_reg_access                                                                                                               ; altpcierd_reg_access                     ; top          ;
;                   |altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|                           ; 233.1 (214.4)        ; 307.6 (288.4)                    ; 77.0 (76.6)                                       ; 2.6 (2.6)                        ; 0.0 (0.0)            ; 249 (214)           ; 513 (486)                 ; 0 (0)         ; 2150              ; 5     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf                                                                                                  ; altpcierd_rxtx_downstream_intf           ; top          ;
;                      |altshift_taps:reg_wr_addr_rtl_0|                                               ; 5.7 (0.0)            ; 6.3 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 7 (0)                     ; 0 (0)         ; 102               ; 1     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0                                                                  ; altshift_taps                            ; work         ;
;                         |shift_taps_2821:auto_generated|                                             ; 5.7 (1.5)            ; 6.3 (2.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (3)              ; 7 (3)                     ; 0 (0)         ; 102               ; 1     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_2821:auto_generated                                   ; shift_taps_2821                          ; work         ;
;                            |altsyncram_j8c1:altsyncram4|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 102               ; 1     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_2821:auto_generated|altsyncram_j8c1:altsyncram4       ; altsyncram_j8c1                          ; work         ;
;                            |cntr_dqg:cntr5|                                                          ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_2821:auto_generated|cntr_dqg:cntr5                    ; cntr_dqg                                 ; work         ;
;                            |cntr_qaf:cntr1|                                                          ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_2821:auto_generated|cntr_qaf:cntr1                    ; cntr_qaf                                 ; work         ;
;                      |scfifo:tx_data_fifo|                                                           ; 12.8 (0.0)           ; 12.8 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 2048              ; 4     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo                                                                              ; scfifo                                   ; work         ;
;                         |scfifo_vtb1:auto_generated|                                                 ; 12.8 (1.3)           ; 12.8 (1.3)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (2)              ; 20 (1)                    ; 0 (0)         ; 2048              ; 4     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_vtb1:auto_generated                                                   ; scfifo_vtb1                              ; work         ;
;                            |a_dpfifo_gh91:dpfifo|                                                    ; 11.6 (6.1)           ; 11.6 (6.1)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (11)             ; 19 (8)                    ; 0 (0)         ; 2048              ; 4     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_vtb1:auto_generated|a_dpfifo_gh91:dpfifo                              ; a_dpfifo_gh91                            ; work         ;
;                               |altsyncram_cdn1:FIFOram|                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 4     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_vtb1:auto_generated|a_dpfifo_gh91:dpfifo|altsyncram_cdn1:FIFOram      ; altsyncram_cdn1                          ; work         ;
;                               |cntr_i9b:rd_ptr_msb|                                                  ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_vtb1:auto_generated|a_dpfifo_gh91:dpfifo|cntr_i9b:rd_ptr_msb          ; cntr_i9b                                 ; work         ;
;                               |cntr_j9b:wr_ptr|                                                      ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_vtb1:auto_generated|a_dpfifo_gh91:dpfifo|cntr_j9b:wr_ptr              ; cntr_j9b                                 ; work         ;
;                               |cntr_v97:usedw_counter|                                               ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_vtb1:auto_generated|a_dpfifo_gh91:dpfifo|cntr_v97:usedw_counter       ; cntr_v97                                 ; work         ;
;                |altsyncram:ep_dpram|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram                                                                                                                                                                           ; altsyncram                               ; work         ;
;                   |altsyncram_of32:auto_generated|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_of32:auto_generated                                                                                                                                            ; altsyncram_of32                          ; work         ;
;             |altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|                       ; 249.3 (219.7)        ; 305.4 (274.5)                    ; 57.8 (56.4)                                       ; 1.7 (1.7)                        ; 0.0 (0.0)            ; 372 (316)           ; 508 (470)                 ; 0 (0)         ; 39168             ; 4     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128                                                                                                                                                                      ; altpcierd_cdma_ast_rx_128                ; top          ;
;                |scfifo:rx_data_fifo_128|                                                             ; 29.6 (0.0)           ; 30.9 (0.0)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (0)              ; 38 (0)                    ; 0 (0)         ; 39168             ; 4     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128                                                                                                                                              ; scfifo                                   ; work         ;
;                   |scfifo_tac1:auto_generated|                                                       ; 29.6 (2.4)           ; 30.9 (2.4)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (4)              ; 38 (1)                    ; 0 (0)         ; 39168             ; 4     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_tac1:auto_generated                                                                                                                   ; scfifo_tac1                              ; work         ;
;                      |a_dpfifo_0e91:dpfifo|                                                          ; 27.2 (14.3)          ; 28.5 (15.0)                      ; 1.3 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (26)             ; 37 (13)                   ; 0 (0)         ; 39168             ; 4     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_tac1:auto_generated|a_dpfifo_0e91:dpfifo                                                                                              ; a_dpfifo_0e91                            ; work         ;
;                         |altsyncram_1hn1:FIFOram|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 39168             ; 4     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_tac1:auto_generated|a_dpfifo_0e91:dpfifo|altsyncram_1hn1:FIFOram                                                                      ; altsyncram_1hn1                          ; work         ;
;                         |cntr_1s6:usedw_counter|                                                     ; 4.7 (4.7)            ; 5.0 (5.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_tac1:auto_generated|a_dpfifo_0e91:dpfifo|cntr_1s6:usedw_counter                                                                       ; cntr_1s6                                 ; work         ;
;                         |cntr_kra:rd_ptr_msb|                                                        ; 4.2 (4.2)            ; 4.2 (4.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_tac1:auto_generated|a_dpfifo_0e91:dpfifo|cntr_kra:rd_ptr_msb                                                                          ; cntr_kra                                 ; work         ;
;                         |cntr_lra:wr_ptr|                                                            ; 4.0 (4.0)            ; 4.3 (4.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_tac1:auto_generated|a_dpfifo_0e91:dpfifo|cntr_lra:wr_ptr                                                                              ; cntr_lra                                 ; work         ;
;             |altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|                       ; 295.4 (272.1)        ; 370.4 (346.7)                    ; 82.2 (81.7)                                       ; 7.1 (7.1)                        ; 0.0 (0.0)            ; 395 (349)           ; 476 (446)                 ; 0 (0)         ; 8448              ; 4     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128                                                                                                                                                                      ; altpcierd_cdma_ast_tx_128                ; top          ;
;                |scfifo:tx_data_fifo_128|                                                             ; 23.2 (0.0)           ; 23.8 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (0)              ; 30 (0)                    ; 0 (0)         ; 8448              ; 4     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128                                                                                                                                              ; scfifo                                   ; work         ;
;                   |scfifo_j7c1:auto_generated|                                                       ; 23.2 (2.0)           ; 23.8 (2.5)                       ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (4)              ; 30 (1)                    ; 0 (0)         ; 8448              ; 4     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_j7c1:auto_generated                                                                                                                   ; scfifo_j7c1                              ; work         ;
;                      |a_dpfifo_6c91:dpfifo|                                                          ; 21.2 (11.7)          ; 21.3 (12.2)                      ; 0.0 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (22)             ; 29 (11)                   ; 0 (0)         ; 8448              ; 4     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_j7c1:auto_generated|a_dpfifo_6c91:dpfifo                                                                                              ; a_dpfifo_6c91                            ; work         ;
;                         |altsyncram_ddn1:FIFOram|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8448              ; 4     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_j7c1:auto_generated|a_dpfifo_6c91:dpfifo|altsyncram_ddn1:FIFOram                                                                      ; altsyncram_ddn1                          ; work         ;
;                         |cntr_ira:rd_ptr_msb|                                                        ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_j7c1:auto_generated|a_dpfifo_6c91:dpfifo|cntr_ira:rd_ptr_msb                                                                          ; cntr_ira                                 ; work         ;
;                         |cntr_jra:wr_ptr|                                                            ; 3.0 (3.0)            ; 3.5 (3.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_j7c1:auto_generated|a_dpfifo_6c91:dpfifo|cntr_jra:wr_ptr                                                                              ; cntr_jra                                 ; work         ;
;                         |cntr_vr6:usedw_counter|                                                     ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_j7c1:auto_generated|a_dpfifo_6c91:dpfifo|cntr_vr6:usedw_counter                                                                       ; cntr_vr6                                 ; work         ;
;             |altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|                                    ; 119.1 (119.1)        ; 130.5 (130.5)                    ; 12.0 (12.0)                                       ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 194 (194)           ; 181 (181)                 ; 0 (0)         ; 320               ; 1     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i                                                                                                                                                                                   ; altpcierd_cpld_rx_buffer                 ; top          ;
;                |altsyncram:rx_buffer_cpl_tagram|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 320               ; 1     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|altsyncram:rx_buffer_cpl_tagram                                                                                                                                                   ; altsyncram                               ; work         ;
;                   |altsyncram_t0v1:auto_generated|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 320               ; 1     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|altsyncram:rx_buffer_cpl_tagram|altsyncram_t0v1:auto_generated                                                                                                                    ; altsyncram_t0v1                          ; work         ;
;          |altpcierd_hip_rs:rs_hip|                                                                   ; 28.0 (28.0)          ; 31.5 (31.5)                      ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (52)             ; 53 (53)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_hip_rs:rs_hip                                                                                                                                                                                                                                                                 ; altpcierd_hip_rs                         ; top          ;
;          |altpcierd_tl_cfg_sample:cfgbus|                                                            ; 9.7 (9.7)            ; 14.4 (14.4)                      ; 4.7 (4.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_hw|top:top|altpcied_sv_hwtcl:apps|altpcierd_tl_cfg_sample:cfgbus                                                                                                                                                                                                                                                          ; altpcierd_tl_cfg_sample                  ; top          ;
+------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                  ;
+-----------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name                  ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-----------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; hip_serial_tx_out2    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hip_serial_tx_out0    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hip_serial_tx_out3    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hip_serial_tx_out1    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; req_compliance_pb     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; set_compliance_mode   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; lane_active_led[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; lane_active_led[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; lane_active_led[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; lane_active_led[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; L0_led                ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alive_led             ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; comp_led              ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gen2_led              ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; refclk_clk            ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reconfig_xcvr_clk     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; perstn                ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; hip_serial_rx_in2     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; hip_serial_rx_in0     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; hip_serial_rx_in3     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; hip_serial_rx_in1     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; local_rstn            ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; hip_serial_tx_out2(n) ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; hip_serial_tx_out0(n) ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; hip_serial_tx_out3(n) ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; hip_serial_tx_out1(n) ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; refclk_clk(n)         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; hip_serial_rx_in2(n)  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; hip_serial_rx_in0(n)  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; hip_serial_rx_in3(n)  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; hip_serial_rx_in1(n)  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-----------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+----------------------------------------------------+
; Pad To Core Delay Chain Fanout                     ;
+----------------------+-------------------+---------+
; Source Pin / Fanout  ; Pad To Core Index ; Setting ;
+----------------------+-------------------+---------+
; req_compliance_pb    ;                   ;         ;
; set_compliance_mode  ;                   ;         ;
; refclk_clk           ;                   ;         ;
; reconfig_xcvr_clk    ;                   ;         ;
; perstn               ;                   ;         ;
;      - comb~0        ; 1                 ; 0       ;
; hip_serial_rx_in2    ;                   ;         ;
; hip_serial_rx_in0    ;                   ;         ;
; hip_serial_rx_in3    ;                   ;         ;
; hip_serial_rx_in1    ;                   ;         ;
; local_rstn           ;                   ;         ;
;      - any_rstn_rr   ; 1                 ; 0       ;
;      - any_rstn_r    ; 1                 ; 0       ;
;      - comb~0        ; 1                 ; 0       ;
; refclk_clk(n)        ;                   ;         ;
; hip_serial_rx_in2(n) ;                   ;         ;
; hip_serial_rx_in0(n) ;                   ;         ;
; hip_serial_rx_in3(n) ;                   ;         ;
; hip_serial_rx_in1(n) ;                   ;         ;
+----------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                     ; Location             ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; any_rstn_rr                                                                                                                                                                                                                                                                                                              ; FF_X16_Y15_N14       ; 76      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; comb~0                                                                                                                                                                                                                                                                                                                   ; LABCELL_X11_Y34_N30  ; 3       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; lane_active_led[2]~0                                                                                                                                                                                                                                                                                                     ; LABCELL_X16_Y14_N57  ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; local_rstn                                                                                                                                                                                                                                                                                                               ; PIN_D5               ; 3       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; reconfig_xcvr_clk                                                                                                                                                                                                                                                                                                        ; PIN_AN3              ; 739     ; Clock                                   ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|always0~0                                                                                                                                                                                                          ; MLABCELL_X10_Y40_N57 ; 13      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|always0~0                                                                                                                                              ; LABCELL_X9_Y36_N39   ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|always1~0                                                                                                                                              ; LABCELL_X9_Y36_N42   ; 19      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|always6~1                                                                                                                                              ; MLABCELL_X8_Y35_N48  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reco_addr[1]~1                                                                                                                                         ; MLABCELL_X8_Y36_N36  ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_addr[4]~0                                                                                                                                          ; MLABCELL_X8_Y35_N54  ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[11]~1                                                                                                                                       ; LABCELL_X7_Y36_N6    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_write_incr~1                                                                                                                                       ; MLABCELL_X8_Y35_N57  ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|csr_mux:pif_tbus_mux|out_narrow[0]                                                                                                                                                ; MLABCELL_X6_Y40_N36  ; 2       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|csr_mux:pif_tbus_mux|out_narrow[1]                                                                                                                                                ; LABCELL_X4_Y40_N9    ; 2       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|csr_mux:pif_tbus_mux|out_narrow[2]                                                                                                                                                ; LABCELL_X4_Y40_N45   ; 2       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|csr_mux:pif_tbus_mux|out_narrow[3]                                                                                                                                                ; LABCELL_X4_Y40_N12   ; 2       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|reg_init[8]~0                                                                                                                                                                                                      ; MLABCELL_X10_Y40_N54 ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_cal_seq:cal_seq|reconfig_busy                                                                                                                                                                                                                            ; FF_X15_Y37_N56       ; 18      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|WideOr9                                            ; MLABCELL_X13_Y36_N39 ; 10      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|always7~0                                          ; LABCELL_X16_Y38_N39  ; 15      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|cmp_wait_cnt_reg~1                                 ; LABCELL_X16_Y36_N45  ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|count[1]~0                                         ; LABCELL_X16_Y36_N54  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|ctrl_addr~0                                        ; LABCELL_X14_Y37_N57  ; 55      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|ctrl_chan[5]~0                                     ; LABCELL_X16_Y37_N0   ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|dc_tune_dec[1]~1                                   ; LABCELL_X16_Y38_N6   ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|dc_tune_inc[0]~0                                   ; LABCELL_X15_Y38_N54  ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|dc_tune_prev[0]~1                                  ; LABCELL_X15_Y38_N21  ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|dc_tune_value[0]~6                                 ; LABCELL_X14_Y38_N54  ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|alt_xcvr_reconfig_dcd_control_av:inst_alt_xcvr_reconfig_dcd_control|state.000000                                       ; FF_X13_Y37_N26       ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xcvr_reconfig_dcd_cal_av:inst_alt_xcvr_reconfig_dcd_cal|reset_ff[6]                                                                                                            ; FF_X15_Y37_N35       ; 7       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xreconf_cif:inst_alt_xreconf_cif|alt_xreconf_basic_acq:inst_basic_acq|readdata_for_user[0]~0                                                                                   ; LABCELL_X11_Y36_N21  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_dcd:dcd.sc_dcd|alt_xcvr_reconfig_dcd_av:inst_alt_xcvr_reconfig_dcd_av|alt_xreconf_uif:inst_alt_xreconf_uif|Decoder0~1                                                                                                                                    ; LABCELL_X14_Y34_N24  ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|Selector0~10                                                                                                                                        ; MLABCELL_X10_Y41_N57 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|Selector21~0                                                                                                                                        ; MLABCELL_X10_Y39_N21 ; 13      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_arbiter_acq:mutex_inst|waitrequest                                                                                                              ; MLABCELL_X10_Y37_N48 ; 39      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|alt_cal_edge_detect:pd0_det|pd_xor~0                                                                                        ; MLABCELL_X6_Y41_N24  ; 1       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|alt_cal_edge_detect:pd180_det|pd_xor~0                                                                                      ; LABCELL_X4_Y40_N30   ; 1       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|alt_cal_edge_detect:pd270_det|pd_xor~0                                                                                      ; MLABCELL_X3_Y39_N27  ; 1       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|alt_cal_edge_detect:pd90_det|pd_xor~0                                                                                       ; LABCELL_X2_Y40_N15   ; 1       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd0_l[1]~3                                                                                                              ; MLABCELL_X3_Y40_N33  ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd180_l[3]~2                                                                                                            ; LABCELL_X2_Y40_N9    ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd270_l[0]~2                                                                                                            ; LABCELL_X2_Y41_N42   ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd90_l[0]~2                                                                                                             ; LABCELL_X2_Y40_N18   ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|counter[7]~1                                                                                                                ; LABCELL_X7_Y39_N54   ; 9       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|counter[7]~2                                                                                                                ; MLABCELL_X6_Y39_N0   ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|dataout[0]~3                                                                                                                ; LABCELL_X7_Y41_N6    ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|pd_0[0]~1                                                                                                                   ; LABCELL_X7_Y39_N39   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|pd_0_p[0]~0                                                                                                                 ; LABCELL_X7_Y39_N18   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|recal_counter[0]~1                                                                                                          ; MLABCELL_X6_Y39_N54  ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|state.DPRIO_WRITE                                                                                                           ; FF_X7_Y41_N59        ; 15      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|state.SAMPLE_TB                                                                                                             ; FF_X7_Y39_N38        ; 18      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_remap_addr[9]~0                                                                                                                             ; MLABCELL_X8_Y38_N54  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|master_write_data[10]~13                                                                                                                            ; MLABCELL_X8_Y37_N39  ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|master_write_data[10]~8                                                                                                                             ; MLABCELL_X8_Y37_N48  ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|master_write_data[13]~17                                                                                                                            ; MLABCELL_X8_Y37_N18  ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|master_write_data[8]~6                                                                                                                              ; LABCELL_X11_Y39_N18  ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_resync:inst_reconfig_reset_sync|resync_chains[0].sync_r[1]                                                                                                                                                                                                        ; FF_X6_Y35_N23        ; 167     ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|ifsel_notdone_resync                                                                                                                                                                                                                                                       ; FF_X9_Y40_N50        ; 330     ; Async. clear, Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; top:top|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                        ; FF_X11_Y34_N38       ; 7       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|altpcie_rs_hip:g_soft_reset.altpcie_rs_hip|g_exit_detectquiet.cnt_dect_quiet_low[6]~0                                                                                                                                         ; LABCELL_X11_Y16_N24  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|altpcie_rs_hip:g_soft_reset.altpcie_rs_hip|npor_sync                                                                                                                                                                          ; FF_X13_Y16_N50       ; 35      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|altpcie_tl_cfg_pipe:g_tl_cfg_sync.altpcie_tl_cfg_pipe_inst|always0~0                                                                                                                                                          ; LABCELL_X16_Y22_N45  ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|altpcie_tl_cfg_pipe:g_tl_cfg_sync.altpcie_tl_cfg_pipe_inst|always0~1                                                                                                                                                          ; LABCELL_X16_Y22_N21  ; 23      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|arst_r[2]                                                                                                                                                                                                                     ; FF_X10_Y17_N50       ; 3       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|av_xcvr_avmm_csr:avmm_interface_insts[0].sv_xcvr_avmm_csr_inst|always5~0                        ; MLABCELL_X8_Y34_N36  ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|av_xcvr_avmm_csr:avmm_interface_insts[1].sv_xcvr_avmm_csr_inst|always5~0                        ; LABCELL_X7_Y34_N12   ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|av_xcvr_avmm_csr:avmm_interface_insts[2].sv_xcvr_avmm_csr_inst|always5~0                        ; MLABCELL_X3_Y34_N54  ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|av_xcvr_avmm_csr:avmm_interface_insts[3].sv_xcvr_avmm_csr_inst|always5~1                        ; LABCELL_X2_Y36_N51   ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|comb~0                                                                                                                                                                                                                        ; MLABCELL_X10_Y17_N6  ; 3       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|coreclkout                                                                                                                                                                                                                    ; HIP_X1_Y14_N0        ; 5247    ; Clock                                   ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|reset_status                                                                                                                                                                                                                                                                        ; FF_X10_Y17_N16       ; 3       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcie_reconfig_driver:pcie_reconfig_driver_0|mgmt_rst_reset                                                                                                                                                                                                                                                    ; FF_X11_Y34_N14       ; 24      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcie_reconfig_driver:pcie_reconfig_driver_0|reconfig_mgmt_writedata[1]~1                                                                                                                                                                                                                                      ; LABCELL_X14_Y34_N0   ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcie_reconfig_driver:pcie_reconfig_driver_0|reset_sync_pldclk_r[2]                                                                                                                                                                                                                                            ; FF_X11_Y34_N8        ; 13      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|Equal0~0                                                                                                                                                                                        ; LABCELL_X30_Y21_N15  ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|always9~0                                                                                                                         ; LABCELL_X47_Y24_N0   ; 42      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate.IDLE_ST                                                                                                                    ; FF_X49_Y24_N2        ; 72      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate.TX_LENGTH                                                                                                                  ; FF_X49_Y24_N23       ; 25      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|dt_fifo_cnt[3]~1                                                                                                                  ; MLABCELL_X49_Y25_N3  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|dt_rc_last_size_dw[10]~1                                                                                                          ; MLABCELL_X49_Y26_N51 ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|dt_rc_last_size_dw[10]~2                                                                                                          ; LABCELL_X47_Y24_N36  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_ik91:auto_generated|a_dpfifo_5c91:dpfifo|cntr_ira:rd_ptr_msb|_~0                                          ; LABCELL_X50_Y20_N54  ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_ik91:auto_generated|a_dpfifo_5c91:dpfifo|cntr_jra:wr_ptr|_~0                                              ; LABCELL_X41_Y19_N24  ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_ik91:auto_generated|a_dpfifo_5c91:dpfifo|cntr_vr6:usedw_counter|_~0                                       ; LABCELL_X50_Y20_N27  ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_ik91:auto_generated|a_dpfifo_5c91:dpfifo|rd_ptr_lsb~0                                                     ; MLABCELL_X49_Y20_N0  ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_ik91:auto_generated|a_dpfifo_5c91:dpfifo|valid_rreq~0                                                     ; MLABCELL_X49_Y20_N33 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_ik91:auto_generated|a_dpfifo_5c91:dpfifo|valid_wreq~0                                                     ; LABCELL_X47_Y24_N6   ; 13      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_desc_addr[50]~0                                                                                                                ; LABCELL_X37_Y25_N36  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_length_byte[6]~0                                                                                                               ; MLABCELL_X49_Y25_N0  ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_length_dw[9]~0                                                                                                                 ; LABCELL_X47_Y24_N39  ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_length_dw_md[3]~1                                                                                                              ; LABCELL_X51_Y24_N27  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|init                                                                                                                                    ; FF_X33_Y16_N26       ; 370     ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW0[2]~0                                                                                                                        ; LABCELL_X41_Y28_N57  ; 33      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW1[1]~0                                                                                                                        ; LABCELL_X41_Y28_N39  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW2[18]~0                                                                                                                       ; LABCELL_X41_Y28_N6   ; 34      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW3[2]~0                                                                                                                        ; LABCELL_X41_Y28_N3   ; 34      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|soft_dma_reset                                                                                                                          ; FF_X41_Y28_N17       ; 243     ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|LessThan2~10                                                                                                      ; LABCELL_X43_Y22_N24  ; 19      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|always8~0                                                                                                         ; LABCELL_X46_Y20_N51  ; 17      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|calc_4kbnd_dt_fifo_byte[9]~0                                                                                      ; LABCELL_X41_Y25_N27  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|calc_4kbnd_mrd_ack_byte[12]~0                                                                                     ; LABCELL_X41_Y20_N33  ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cdt_length_dw_tx[14]~1                                                                                            ; LABCELL_X43_Y21_N48  ; 22      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cdt_length_dw_tx[14]~2                                                                                            ; LABCELL_X43_Y20_N15  ; 22      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cdt_msi_first_descriptor~0                                                                                        ; LABCELL_X47_Y20_N3   ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cdt_msi_second_descriptor~1                                                                                       ; LABCELL_X47_Y20_N6   ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cstate_tx.DT_FIFO                                                                                                 ; FF_X41_Y20_N26       ; 48      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cstate_tx.DT_FIFO_RD_QW0                                                                                          ; FF_X44_Y20_N50       ; 36      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|cstate_tx.DT_FIFO_RD_QW1                                                                                          ; FF_X46_Y20_N23       ; 38      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|dt_ep_last[3]~0                                                                                                   ; LABCELL_X39_Y28_N33  ; 23      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|dt_ep_last[3]~1                                                                                                   ; LABCELL_X39_Y28_N36  ; 23      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|maxrdreq_dw[9]~5                                                                                                  ; LABCELL_X46_Y20_N39  ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|nstate_rx~0                                                                                                       ; LABCELL_X33_Y16_N12  ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|performance_counter[20]~0                                                                                         ; LABCELL_X39_Y28_N18  ; 30      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|performance_counter[20]~1                                                                                         ; LABCELL_X39_Y28_N48  ; 30      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|rx_data_fifo_data[149]                                                                                            ; LABCELL_X35_Y16_N39  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_lk91:auto_generated|a_dpfifo_8c91:dpfifo|altsyncram_hdn1:FIFOram|q_b[149]              ; M10K_X40_Y16_N0      ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_lk91:auto_generated|a_dpfifo_8c91:dpfifo|cntr_ira:rd_ptr_msb|_~0                       ; LABCELL_X39_Y16_N54  ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_lk91:auto_generated|a_dpfifo_8c91:dpfifo|cntr_jra:wr_ptr|_~0                           ; LABCELL_X33_Y14_N42  ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_lk91:auto_generated|a_dpfifo_8c91:dpfifo|cntr_vr6:usedw_counter|_~0                    ; LABCELL_X33_Y14_N15  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_lk91:auto_generated|a_dpfifo_8c91:dpfifo|rd_ptr_lsb~0                                  ; MLABCELL_X38_Y16_N9  ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_lk91:auto_generated|a_dpfifo_8c91:dpfifo|valid_rreq~0                                  ; LABCELL_X43_Y16_N6   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_lk91:auto_generated|a_dpfifo_8c91:dpfifo|valid_wreq                                    ; LABCELL_X33_Y14_N54  ; 12      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_7v81:auto_generated|a_dpfifo_qm81:dpfifo|cntr_hra:rd_ptr_msb|_~0        ; LABCELL_X50_Y19_N12  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_7v81:auto_generated|a_dpfifo_qm81:dpfifo|cntr_ira:wr_ptr|_~0            ; LABCELL_X44_Y19_N48  ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_7v81:auto_generated|a_dpfifo_qm81:dpfifo|cntr_ur6:usedw_counter|_~0     ; LABCELL_X44_Y19_N57  ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_7v81:auto_generated|a_dpfifo_qm81:dpfifo|rd_ptr_lsb~0                   ; LABCELL_X50_Y19_N57  ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_7v81:auto_generated|a_dpfifo_qm81:dpfifo|valid_rreq                     ; LABCELL_X47_Y19_N54  ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_7v81:auto_generated|a_dpfifo_qm81:dpfifo|valid_wreq                     ; LABCELL_X44_Y19_N21  ; 11      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_7v81:auto_generated|a_dpfifo_qm81:dpfifo|cntr_hra:rd_ptr_msb|_~0       ; LABCELL_X50_Y19_N0   ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_7v81:auto_generated|a_dpfifo_qm81:dpfifo|cntr_ira:wr_ptr|_~0           ; LABCELL_X51_Y19_N57  ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_7v81:auto_generated|a_dpfifo_qm81:dpfifo|cntr_ur6:usedw_counter|_~0    ; LABCELL_X51_Y19_N21  ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_7v81:auto_generated|a_dpfifo_qm81:dpfifo|rd_ptr_lsb~0                  ; LABCELL_X50_Y19_N9   ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_7v81:auto_generated|a_dpfifo_qm81:dpfifo|valid_rreq                    ; MLABCELL_X49_Y19_N48 ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_7v81:auto_generated|a_dpfifo_qm81:dpfifo|valid_wreq                    ; LABCELL_X51_Y19_N27  ; 11      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tagram_data_b[17]~0                                                                                               ; LABCELL_X44_Y15_N24  ; 10      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tagram_data_b[17]~1                                                                                               ; LABCELL_X41_Y15_N48  ; 24      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tagram_data_rd_cycle                                                                                              ; FF_X43_Y16_N23       ; 23      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tagram_wren_a~0                                                                                                   ; MLABCELL_X38_Y22_N30 ; 2       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tagram_wren_b                                                                                                     ; FF_X43_Y16_N46       ; 2       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_addr_eplast[44]~0                                                                                              ; LABCELL_X43_Y20_N42  ; 34      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_desc_addr[41]~0                                                                                                ; LABCELL_X46_Y20_N54  ; 34      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_desc_addr_4k[2]~0                                                                                              ; LABCELL_X39_Y21_N3   ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_length_dw[3]~0                                                                                                 ; LABCELL_X39_Y23_N51  ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_tag_addr_offset[15]~2                                                                                          ; LABCELL_X43_Y20_N6   ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_tag_cnt_first_descriptor[4]~0                                                                                  ; LABCELL_X47_Y19_N33  ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_tag_cnt_second_descriptor[4]~0                                                                                 ; LABCELL_X46_Y19_N48  ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tx_tag_tx_desc[1]~2                                                                                               ; LABCELL_X46_Y19_N0   ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|always9~0                                                                                                                        ; LABCELL_X44_Y26_N12  ; 40      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|cstate.IDLE_ST                                                                                                                   ; FF_X35_Y22_N14       ; 75      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|cstate.TX_LENGTH                                                                                                                 ; FF_X44_Y26_N59       ; 24      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_fifo_cnt[6]~1                                                                                                                 ; LABCELL_X46_Y24_N48  ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_rc_last_size_dw[15]~1                                                                                                         ; LABCELL_X46_Y27_N51  ; 23      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_rc_last_size_dw[15]~2                                                                                                         ; LABCELL_X46_Y27_N54  ; 23      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_ik91:auto_generated|a_dpfifo_5c91:dpfifo|cntr_ira:rd_ptr_msb|_~0                                         ; LABCELL_X35_Y21_N9   ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_ik91:auto_generated|a_dpfifo_5c91:dpfifo|cntr_jra:wr_ptr|_~0                                             ; LABCELL_X35_Y19_N48  ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_ik91:auto_generated|a_dpfifo_5c91:dpfifo|cntr_vr6:usedw_counter|_~0                                      ; LABCELL_X41_Y22_N45  ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_ik91:auto_generated|a_dpfifo_5c91:dpfifo|rd_ptr_lsb~0                                                    ; LABCELL_X35_Y21_N45  ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_ik91:auto_generated|a_dpfifo_5c91:dpfifo|valid_rreq~0                                                    ; LABCELL_X35_Y21_N36  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_ik91:auto_generated|a_dpfifo_5c91:dpfifo|valid_wreq~0                                                    ; LABCELL_X41_Y22_N54  ; 13      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|tx_desc_addr[53]~0                                                                                                               ; LABCELL_X33_Y25_N0   ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|tx_length_byte[7]~0                                                                                                              ; LABCELL_X46_Y24_N45  ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|tx_length_dw[5]~0                                                                                                                ; LABCELL_X44_Y26_N51  ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|tx_length_dw_md[2]~1                                                                                                             ; LABCELL_X44_Y26_N6   ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|init                                                                                                                                   ; FF_X37_Y21_N41       ; 136     ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW0[15]~0                                                                                                                      ; LABCELL_X33_Y29_N15  ; 39      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW1[14]~0                                                                                                                      ; LABCELL_X33_Y29_N21  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW2[11]~0                                                                                                                      ; LABCELL_X33_Y29_N3   ; 36      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW3[31]~0                                                                                                                      ; LABCELL_X33_Y29_N27  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|soft_dma_reset                                                                                                                         ; FF_X30_Y30_N14       ; 249     ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|LessThan3~12                                                                                                   ; LABCELL_X37_Y19_N30  ; 20      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|address_reg[1]~1                                                                                               ; LABCELL_X33_Y21_N24  ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|always19~0                                                                                                     ; LABCELL_X37_Y21_N9   ; 10      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|calc_4kbnd_done_byte[6]~0                                                                                      ; MLABCELL_X38_Y21_N51 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cdt_length_dw[2]~1                                                                                             ; MLABCELL_X38_Y20_N24 ; 25      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cstate.DT_FIFO                                                                                                 ; FF_X37_Y21_N32       ; 57      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cstate.DT_FIFO_RD_QW0                                                                                          ; FF_X38_Y21_N17       ; 35      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|cstate.DT_FIFO_RD_QW1                                                                                          ; FF_X35_Y21_N8        ; 47      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|dt_ep_last[2]~0                                                                                                ; MLABCELL_X29_Y28_N51 ; 21      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|dt_ep_last[2]~1                                                                                                ; LABCELL_X35_Y21_N18  ; 21      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|maxpload_dw[0]~2                                                                                               ; MLABCELL_X38_Y19_N45 ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|performance_counter[1]~0                                                                                       ; LABCELL_X33_Y21_N42  ; 28      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|performance_counter[1]~1                                                                                       ; LABCELL_X33_Y21_N12  ; 28      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_c7c1:auto_generated|a_dpfifo_4c91:dpfifo|cntr_hra:rd_ptr_msb|_~0                    ; LABCELL_X27_Y21_N24  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_c7c1:auto_generated|a_dpfifo_4c91:dpfifo|cntr_ira:wr_ptr|_~0                        ; MLABCELL_X29_Y22_N57 ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_c7c1:auto_generated|a_dpfifo_4c91:dpfifo|cntr_ur6:usedw_counter|_~0                 ; MLABCELL_X29_Y21_N21 ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_c7c1:auto_generated|a_dpfifo_4c91:dpfifo|rd_ptr_lsb~1                               ; LABCELL_X27_Y21_N54  ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_c7c1:auto_generated|a_dpfifo_4c91:dpfifo|valid_rreq~1                               ; LABCELL_X27_Y21_N39  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_c7c1:auto_generated|a_dpfifo_4c91:dpfifo|valid_wreq                                 ; MLABCELL_X29_Y21_N42 ; 14      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_addr_eplast[36]~0                                                                                           ; LABCELL_X35_Y25_N42  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_desc_addr[50]~0                                                                                             ; LABCELL_X31_Y20_N48  ; 38      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_desc_addr_4k_3dw[5]~0                                                                                       ; MLABCELL_X38_Y20_N0  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_dfr_ow_counter[1]~0                                                                                         ; LABCELL_X37_Y17_N18  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_length_dw[7]~0                                                                                              ; LABCELL_X37_Y20_N57  ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_length_load_cycle_next                                                                                      ; FF_X37_Y17_N17       ; 20      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|tx_length_ow_minus_one_reg[4]~0                                                                                ; LABCELL_X39_Y17_N0   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|wr_fifo_almost_full~0                                                                                          ; LABCELL_X35_Y21_N0   ; 108     ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_reg_access:altpcierd_reg_access|reg_rd_data[8]~0                                                                                                ; LABCELL_X25_Y29_N36  ; 20      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_reg_access:altpcierd_reg_access|reg_rd_data_valid                                                                                               ; FF_X29_Y22_N50       ; 129     ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|WideOr5                                                                                            ; MLABCELL_X29_Y19_N0  ; 18      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_2821:auto_generated|cntr_dqg:cntr5|counter_comb_bita0~1 ; LABCELL_X37_Y16_N33  ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_2821:auto_generated|dffe6                               ; FF_X37_Y16_N37       ; 1       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|cstate_rx.RX_DESC2_ACK                                                                             ; FF_X33_Y18_N59       ; 56      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|cstate_rx.RX_IDLE                                                                                  ; FF_X33_Y18_N32       ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|cstate_rx~11                                                                                       ; LABCELL_X33_Y18_N12  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|cstate_tx.TX_IDLE                                                                                  ; FF_X25_Y19_N41       ; 21      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_rd_count[3]~1                                                                                 ; LABCELL_X25_Y19_N36  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_rd~0                                                                                          ; LABCELL_X27_Y20_N54  ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_wr                                                                                            ; FF_X19_Y22_N35       ; 17      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|mem_rd_ena~0                                                                                       ; LABCELL_X25_Y20_N54  ; 30      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|rx_start_read                                                                                      ; FF_X27_Y15_N11       ; 40      ; Clock enable, Sync. load                ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|rx_start_write                                                                                     ; FF_X27_Y15_N14       ; 17      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_vtb1:auto_generated|a_dpfifo_gh91:dpfifo|_~3                            ; LABCELL_X27_Y20_N9   ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_vtb1:auto_generated|a_dpfifo_gh91:dpfifo|_~4                            ; LABCELL_X27_Y20_N6   ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_dfr~1                                                                                           ; LABCELL_X24_Y19_N48  ; 13      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|msi_sel_dmawr                                                                                                                                                                                   ; FF_X30_Y21_N14       ; 12      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|rden_b_reg                                                                                                                                                                                      ; FF_X21_Y20_N16       ; 64      ; Read enable                             ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|rx_ack0                                                                                                                                                                                         ; LABCELL_X31_Y17_N33  ; 36      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|sel_epmem_del                                                                                                                                                                                   ; FF_X25_Y18_N20       ; 176     ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_req0~2                                                                                                                                                                                       ; LABCELL_X37_Y24_N54  ; 39      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_pcnt~0                                                                                                                                                                                   ; LABCELL_X41_Y20_N54  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|wren_a_reg                                                                                                                                                                                      ; FF_X30_Y13_N28       ; 64      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|count_eop_in_rxfifo[7]~0                                                                                                                                               ; LABCELL_X14_Y18_N48  ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|ctrlrx_count_length_dqword[5]~5                                                                                                                                        ; LABCELL_X25_Y18_N30  ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|ctrlrx_count_length_dword[8]~5                                                                                                                                         ; LABCELL_X22_Y17_N18  ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|ctrlrx_count_length_dword[8]~6                                                                                                                                         ; LABCELL_X21_Y17_N51  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|ctrlrx_payload_reg~0                                                                                                                                                   ; LABCELL_X19_Y18_N0   ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|fifo_sclr                                                                                                                                                              ; FF_X15_Y18_N8        ; 41      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rx_sop~0                                                                                                                                                               ; LABCELL_X23_Y18_N54  ; 158     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|rxfifo_rreq~4                                                                                                                                                          ; LABCELL_X16_Y18_N21  ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_tac1:auto_generated|a_dpfifo_0e91:dpfifo|cntr_1s6:usedw_counter|_~0                                                                     ; LABCELL_X15_Y18_N45  ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_tac1:auto_generated|a_dpfifo_0e91:dpfifo|cntr_kra:rd_ptr_msb|_~0                                                                        ; LABCELL_X15_Y18_N27  ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_tac1:auto_generated|a_dpfifo_0e91:dpfifo|cntr_lra:wr_ptr|_~0                                                                            ; LABCELL_X15_Y18_N18  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_tac1:auto_generated|a_dpfifo_0e91:dpfifo|rd_ptr_lsb~1                                                                                   ; MLABCELL_X18_Y18_N24 ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_tac1:auto_generated|a_dpfifo_0e91:dpfifo|valid_wreq                                                                                     ; LABCELL_X15_Y17_N15  ; 16      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|fifo_sclr                                                                                                                                                              ; FF_X16_Y24_N56       ; 33      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_j7c1:auto_generated|a_dpfifo_6c91:dpfifo|cntr_ira:rd_ptr_msb|_~0                                                                        ; MLABCELL_X18_Y24_N21 ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_j7c1:auto_generated|a_dpfifo_6c91:dpfifo|cntr_jra:wr_ptr|_~0                                                                            ; LABCELL_X16_Y24_N36  ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_j7c1:auto_generated|a_dpfifo_6c91:dpfifo|cntr_vr6:usedw_counter|_~0                                                                     ; MLABCELL_X18_Y24_N51 ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_j7c1:auto_generated|a_dpfifo_6c91:dpfifo|rd_ptr_lsb~1                                                                                   ; MLABCELL_X18_Y24_N27 ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_j7c1:auto_generated|a_dpfifo_6c91:dpfifo|valid_rreq~0                                                                                   ; MLABCELL_X18_Y24_N3  ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_j7c1:auto_generated|a_dpfifo_6c91:dpfifo|valid_wreq                                                                                     ; MLABCELL_X18_Y24_N57 ; 15      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|tx_data_reg~0                                                                                                                                                          ; MLABCELL_X38_Y22_N27 ; 131     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|tx_sop_0~0                                                                                                                                                             ; MLABCELL_X38_Y22_N39 ; 130     ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_d[16]~166                                                                                                                                                       ; LABCELL_X27_Y23_N48  ; 32      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|Equal1~1                                                                                                                                                                            ; LABCELL_X46_Y22_N45  ; 9       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|Equal3~0                                                                                                                                                                            ; MLABCELL_X49_Y21_N57 ; 10      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|Equal4~0                                                                                                                                                                            ; LABCELL_X46_Y22_N42  ; 9       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|LessThan5~3                                                                                                                                                                         ; LABCELL_X43_Y24_N24  ; 11      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[2]~9                                                                                                                                                         ; LABCELL_X44_Y25_N54  ; 30      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[7]~8                                                                                                                                                         ; LABCELL_X44_Y21_N18  ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|read_tagram[2]                                                                                                                                                                      ; FF_X47_Y22_N46       ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|read_tagram[3]                                                                                                                                                                      ; FF_X47_Y22_N44       ; 21      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|tagram_address_b[4]~1                                                                                                                                                               ; LABCELL_X31_Y17_N30  ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|tagram_wren_a                                                                                                                                                                       ; FF_X33_Y26_N55       ; 3       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|srst                                                                                                                                                                                                                                    ; FF_X41_Y17_N14       ; 30      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|tx_stream_ready0_reg                                                                                                                                                                                                                    ; FF_X18_Y24_N5        ; 141     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_hip_rs:rs_hip|Equal3~0                                                                                                                                                                                                                                                          ; LABCELL_X14_Y16_N42  ; 28      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_hip_rs:rs_hip|app_rstn                                                                                                                                                                                                                                                          ; FF_X18_Y16_N41       ; 1621    ; Async. clear, Clock enable              ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_hip_rs:rs_hip|exits_r                                                                                                                                                                                                                                                           ; FF_X14_Y16_N10       ; 12      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_hip_rs:rs_hip|npor_sync_pld_clk                                                                                                                                                                                                                                                 ; FF_X14_Y16_N38       ; 50      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_hip_rs:rs_hip|recovery_cnt[8]~0                                                                                                                                                                                                                                                 ; LABCELL_X15_Y12_N51  ; 26      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_tl_cfg_sample:cfgbus|always1~0                                                                                                                                                                                                                                                  ; LABCELL_X19_Y22_N45  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_tl_cfg_sample:cfgbus|cfg_busdev[0]~1                                                                                                                                                                                                                                            ; LABCELL_X19_Y22_N57  ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_tl_cfg_sample:cfgbus|cfg_devcsr[14]~1                                                                                                                                                                                                                                           ; MLABCELL_X18_Y22_N9  ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|comb~0                                                                                                                                                                                                                                                                                    ; LABCELL_X11_Y17_N33  ; 3       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; top:top|altpcied_sv_hwtcl:apps|reset_status_sync_pldclk_r[2]                                                                                                                                                                                                                                                             ; FF_X11_Y17_N14       ; 30      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------+--------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                  ; Location                 ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------+--------------------------+---------+----------------------+------------------+---------------------------+
; reconfig_xcvr_clk                                                                                     ; PIN_AN3                  ; 739     ; Global Clock         ; GCLK10           ; --                        ;
; refclk_clk~input~FITTER_INSERTED                                                                      ; REFCLKDIVIDER_X0_Y39_N32 ; 4       ; Global Clock         ; GCLK0            ; --                        ;
; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|coreclkout ; HIP_X1_Y14_N0            ; 5247    ; Global Clock         ; GCLK2            ; --                        ;
+-------------------------------------------------------------------------------------------------------+--------------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                           ;
+-----------------------------------------------------------------+---------+
; Name                                                            ; Fan-Out ;
+-----------------------------------------------------------------+---------+
; top:top|altpcied_sv_hwtcl:apps|altpcierd_hip_rs:rs_hip|app_rstn ; 1621    ;
+-----------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-----------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+------------------------+
; Name                                                                                                                                                                                                                                                                                                                          ; Type       ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                   ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs          ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-----------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+------------------------+
; top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|av_xrbasic_l2p_rom:l2pch|altsyncram:rom_l2p_ch_rtl_0|altsyncram_ka12:auto_generated|ALTSYNCRAM                                                              ; M10K block ; True Dual Port   ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096   ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 2           ; 0     ; db/reconfig_map_0.mif ; M10K_X5_Y40_N0, M10K_X5_Y37_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode  ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_ik91:auto_generated|a_dpfifo_5c91:dpfifo|altsyncram_bdn1:FIFOram|ALTSYNCRAM                                    ; AUTO       ; Simple Dual Port ; Single Clock ; 64           ; 141          ; 64           ; 141          ; yes                    ; no                      ; yes                    ; yes                     ; 9024   ; 64                          ; 64                          ; 64                          ; 64                          ; 4096                ; 2           ; 0     ; None                  ; M10K_X40_Y20_N0, M10K_X40_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                    ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|altsyncram:tag_dpram|altsyncram_8mv1:auto_generated|ALTSYNCRAM                                                         ; AUTO       ; True Dual Port   ; Single Clock ; 32           ; 26           ; 32           ; 26           ; yes                    ; yes                     ; yes                    ; yes                     ; 832    ; 32                          ; 24                          ; 32                          ; 24                          ; 768                 ; 2           ; 0     ; None                  ; M10K_X45_Y15_N0, M10K_X45_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode  ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_lk91:auto_generated|a_dpfifo_8c91:dpfifo|altsyncram_hdn1:FIFOram|ALTSYNCRAM                 ; AUTO       ; Simple Dual Port ; Single Clock ; 64           ; 162          ; 64           ; 162          ; yes                    ; no                      ; yes                    ; yes                     ; 10368  ; 64                          ; 162                         ; 64                          ; 162                         ; 10368               ; 5           ; 0     ; None                  ; M10K_X40_Y16_N0, M10K_X26_Y14_N0, M10K_X26_Y13_N0, M10K_X36_Y13_N0, M10K_X40_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                    ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_7v81:auto_generated|a_dpfifo_qm81:dpfifo|altsyncram_t6n1:FIFOram|ALTSYNCRAM  ; AUTO       ; Simple Dual Port ; Single Clock ; 32           ; 5            ; 32           ; 5            ; yes                    ; no                      ; yes                    ; yes                     ; 160    ; 32                          ; 5                           ; 32                          ; 5                           ; 160                 ; 1           ; 0     ; None                  ; M10K_X45_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                    ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_7v81:auto_generated|a_dpfifo_qm81:dpfifo|altsyncram_t6n1:FIFOram|ALTSYNCRAM ; AUTO       ; Simple Dual Port ; Single Clock ; 32           ; 5            ; 32           ; 5            ; yes                    ; no                      ; yes                    ; yes                     ; 160    ; 32                          ; 5                           ; 32                          ; 5                           ; 160                 ; 1           ; 0     ; None                  ; M10K_X52_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                    ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_ik91:auto_generated|a_dpfifo_5c91:dpfifo|altsyncram_bdn1:FIFOram|ALTSYNCRAM                                   ; AUTO       ; Simple Dual Port ; Single Clock ; 64           ; 141          ; 64           ; 141          ; yes                    ; no                      ; yes                    ; yes                     ; 9024   ; 64                          ; 75                          ; 64                          ; 75                          ; 4800                ; 2           ; 0     ; None                  ; M10K_X36_Y20_N0, M10K_X36_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                    ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester_128:write_requester_128|scfifo:write_scfifo|scfifo_c7c1:auto_generated|a_dpfifo_4c91:dpfifo|altsyncram_9dn1:FIFOram|ALTSYNCRAM              ; AUTO       ; Simple Dual Port ; Single Clock ; 32           ; 128          ; 32           ; 128          ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 32                          ; 128                         ; 32                          ; 128                         ; 4096                ; 4           ; 0     ; None                  ; M10K_X26_Y24_N0, M10K_X26_Y23_N0, M10K_X26_Y21_N0, M10K_X26_Y20_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                    ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_2821:auto_generated|altsyncram_j8c1:altsyncram4|ALTSYNCRAM   ; AUTO       ; Simple Dual Port ; Single Clock ; 3            ; 34           ; 3            ; 34           ; yes                    ; no                      ; yes                    ; yes                     ; 102    ; 3                           ; 34                          ; 3                           ; 34                          ; 102                 ; 1           ; 0     ; None                  ; M10K_X36_Y16_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                    ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_vtb1:auto_generated|a_dpfifo_gh91:dpfifo|altsyncram_cdn1:FIFOram|ALTSYNCRAM  ; AUTO       ; Simple Dual Port ; Single Clock ; 16           ; 128          ; 16           ; 128          ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 16                          ; 128                         ; 16                          ; 128                         ; 2048                ; 4           ; 0     ; None                  ; M10K_X26_Y27_N0, M10K_X26_Y26_N0, M10K_X26_Y25_N0, M10K_X26_Y22_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                    ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_of32:auto_generated|ALTSYNCRAM                                                                                                                                        ; AUTO       ; True Dual Port   ; Single Clock ; 4096         ; 128          ; 4096         ; 128          ; yes                    ; yes                     ; yes                    ; yes                     ; 524288 ; 4096                        ; 128                         ; 4096                        ; 128                         ; 524288              ; 64          ; 0     ; None                  ; M10K_X36_Y21_N0, M10K_X40_Y15_N0, M10K_X52_Y18_N0, M10K_X45_Y21_N0, M10K_X45_Y18_N0, M10K_X40_Y18_N0, M10K_X52_Y20_N0, M10K_X45_Y20_N0, M10K_X40_Y21_N0, M10K_X40_Y17_N0, M10K_X17_Y21_N0, M10K_X26_Y19_N0, M10K_X17_Y12_N0, M10K_X26_Y10_N0, M10K_X36_Y12_N0, M10K_X17_Y10_N0, M10K_X17_Y16_N0, M10K_X45_Y16_N0, M10K_X52_Y16_N0, M10K_X52_Y15_N0, M10K_X45_Y14_N0, M10K_X52_Y12_N0, M10K_X52_Y14_N0, M10K_X45_Y12_N0, M10K_X17_Y8_N0, M10K_X26_Y8_N0, M10K_X17_Y9_N0, M10K_X26_Y7_N0, M10K_X26_Y12_N0, M10K_X26_Y9_N0, M10K_X26_Y15_N0, M10K_X26_Y11_N0, M10K_X26_Y16_N0, M10K_X45_Y11_N0, M10K_X40_Y11_N0, M10K_X26_Y17_N0, M10K_X36_Y14_N0, M10K_X36_Y15_N0, M10K_X36_Y8_N0, M10K_X45_Y8_N0, M10K_X17_Y13_N0, M10K_X17_Y11_N0, M10K_X17_Y15_N0, M10K_X17_Y14_N0, M10K_X26_Y18_N0, M10K_X36_Y11_N0, M10K_X36_Y17_N0, M10K_X36_Y18_N0, M10K_X52_Y9_N0, M10K_X52_Y11_N0, M10K_X45_Y13_N0, M10K_X45_Y9_N0, M10K_X40_Y9_N0, M10K_X36_Y7_N0, M10K_X36_Y9_N0, M10K_X40_Y10_N0, M10K_X52_Y10_N0, M10K_X36_Y10_N0, M10K_X45_Y10_N0, M10K_X52_Y13_N0, M10K_X40_Y7_N0, M10K_X40_Y13_N0, M10K_X40_Y8_N0, M10K_X40_Y12_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode  ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_tac1:auto_generated|a_dpfifo_0e91:dpfifo|altsyncram_1hn1:FIFOram|ALTSYNCRAM                                                                  ; AUTO       ; Simple Dual Port ; Single Clock ; 256          ; 156          ; 256          ; 156          ; yes                    ; no                      ; yes                    ; yes                     ; 39936  ; 256                         ; 153                         ; 256                         ; 153                         ; 39168               ; 4           ; 0     ; None                  ; M10K_X17_Y18_N0, M10K_X17_Y20_N0, M10K_X17_Y17_N0, M10K_X17_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Depth ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_j7c1:auto_generated|a_dpfifo_6c91:dpfifo|altsyncram_ddn1:FIFOram|ALTSYNCRAM                                                                  ; AUTO       ; Simple Dual Port ; Single Clock ; 64           ; 133          ; 64           ; 133          ; yes                    ; no                      ; yes                    ; yes                     ; 8512   ; 64                          ; 132                         ; 64                          ; 132                         ; 8448                ; 4           ; 0     ; None                  ; M10K_X17_Y24_N0, M10K_X17_Y25_N0, M10K_X17_Y23_N0, M10K_X17_Y22_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                    ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|altsyncram:rx_buffer_cpl_tagram|altsyncram_t0v1:auto_generated|ALTSYNCRAM                                                                                                                ; AUTO       ; True Dual Port   ; Single Clock ; 32           ; 10           ; 32           ; 10           ; yes                    ; yes                     ; yes                    ; yes                     ; 320    ; 32                          ; 10                          ; 32                          ; 10                          ; 320                 ; 1           ; 0     ; None                  ; M10K_X45_Y22_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-----------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 13,684 / 690,904 ( 2 % )  ;
; C12 interconnects            ; 274 / 28,736 ( < 1 % )    ;
; C2 interconnects             ; 4,373 / 278,344 ( 2 % )   ;
; C4 interconnects             ; 2,428 / 129,520 ( 2 % )   ;
; DQS bus muxes                ; 0 / 34 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 16 ( 0 % )            ;
; DQS-36 I/O buses             ; 0 / 4 ( 0 % )             ;
; DQS-9 I/O buses              ; 0 / 34 ( 0 % )            ;
; Direct links                 ; 1,501 / 690,904 ( < 1 % ) ;
; Global clocks                ; 3 / 16 ( 19 % )           ;
; Horizontal periphery clocks  ; 0 / 192 ( 0 % )           ;
; Local interconnects          ; 3,096 / 183,360 ( 2 % )   ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 419 / 28,588 ( 1 % )      ;
; R14/C12 interconnect drivers ; 597 / 49,608 ( 1 % )      ;
; R3 interconnects             ; 5,446 / 308,256 ( 2 % )   ;
; R6 interconnects             ; 8,510 / 582,400 ( 1 % )   ;
; Spine clocks                 ; 9 / 480 ( 2 % )           ;
; Vertical periphery clocks    ; 0 / 544 ( 0 % )           ;
; Wire stub REs                ; 0 / 37,866 ( 0 % )        ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                           ; None     ; ----                                                                     ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination    ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules             ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+-----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass            ; 29           ; 0            ; 29           ; 0            ; 0            ; 31        ; 29           ; 0            ; 31        ; 31        ; 0            ; 24           ; 0            ; 0            ; 0            ; 0            ; 24           ; 0            ; 0            ; 0            ; 0            ; 24           ; 0            ; 0            ; 0            ; 0            ; 0            ; 26           ;
; Total Unchecked       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable    ; 2            ; 31           ; 2            ; 31           ; 31           ; 0         ; 2            ; 31           ; 0         ; 0         ; 31           ; 7            ; 31           ; 31           ; 31           ; 31           ; 7            ; 31           ; 31           ; 31           ; 31           ; 7            ; 31           ; 31           ; 31           ; 31           ; 31           ; 5            ;
; Total Fail            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; hip_serial_tx_out2    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hip_serial_tx_out0    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hip_serial_tx_out3    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hip_serial_tx_out1    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; req_compliance_pb     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; set_compliance_mode   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; lane_active_led[0]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; lane_active_led[1]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; lane_active_led[2]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; lane_active_led[3]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; L0_led                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; alive_led             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; comp_led              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; gen2_led              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; refclk_clk            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; reconfig_xcvr_clk     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; perstn                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hip_serial_rx_in2     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hip_serial_rx_in0     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hip_serial_rx_in3     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hip_serial_rx_in1     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; local_rstn            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hip_serial_tx_out2(n) ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hip_serial_tx_out0(n) ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hip_serial_tx_out3(n) ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hip_serial_tx_out1(n) ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; refclk_clk(n)         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hip_serial_rx_in2(n)  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hip_serial_rx_in0(n)  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hip_serial_rx_in3(n)  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; hip_serial_rx_in1(n)  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
+-----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.15 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                         ;
+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                 ; Destination Clock(s)                                                            ; Delay Added in ns ;
+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------------------+
; top|dut|altpcie_av_hip_128bit_atom|g_cavhip.arriav_hd_altpe2_hip_top|coreclkout ; top|dut|altpcie_av_hip_128bit_atom|g_cavhip.arriav_hd_altpe2_hip_top|coreclkout ; 151.0             ;
; reconfig_xcvr_clk                                                               ; reconfig_xcvr_clk                                                               ; 16.7              ;
+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                               ; Destination Register                                                                                                                                                                                                                                                                                                                               ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|tagram_address_a[0]                                                                                                                                                                      ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|altsyncram:rx_buffer_cpl_tagram|altsyncram_t0v1:auto_generated|ram_block1a2~porta_address_reg0                                                                                                                ; 0.349             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_7v81:auto_generated|a_dpfifo_qm81:dpfifo|cntr_ira:wr_ptr|counter_reg_bit[2] ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_7v81:auto_generated|a_dpfifo_qm81:dpfifo|altsyncram_t6n1:FIFOram|ram_block1a2~porta_address_reg0 ; 0.346             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_7v81:auto_generated|a_dpfifo_qm81:dpfifo|cntr_ira:wr_ptr|counter_reg_bit[0] ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_7v81:auto_generated|a_dpfifo_qm81:dpfifo|altsyncram_t6n1:FIFOram|ram_block1a2~porta_address_reg0 ; 0.346             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|address_a_reg[1]                                                                                                                                                                                     ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_of32:auto_generated|ram_block1a74~porta_address_reg0                                                                                                                                       ; 0.344             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_7v81:auto_generated|a_dpfifo_qm81:dpfifo|cntr_ira:wr_ptr|counter_reg_bit[2]  ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_7v81:auto_generated|a_dpfifo_qm81:dpfifo|altsyncram_t6n1:FIFOram|ram_block1a2~porta_address_reg0  ; 0.343             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_ik91:auto_generated|a_dpfifo_5c91:dpfifo|cntr_jra:wr_ptr|counter_reg_bit[2]                                   ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_ik91:auto_generated|a_dpfifo_5c91:dpfifo|altsyncram_bdn1:FIFOram|ram_block1a136~porta_address_reg0                                 ; 0.342             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_ik91:auto_generated|a_dpfifo_5c91:dpfifo|cntr_jra:wr_ptr|counter_reg_bit[5]                                   ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_ik91:auto_generated|a_dpfifo_5c91:dpfifo|altsyncram_bdn1:FIFOram|ram_block1a136~porta_address_reg0                                 ; 0.342             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_7v81:auto_generated|a_dpfifo_qm81:dpfifo|cntr_ira:wr_ptr|counter_reg_bit[1] ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_7v81:auto_generated|a_dpfifo_qm81:dpfifo|altsyncram_t6n1:FIFOram|ram_block1a2~porta_address_reg0 ; 0.342             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_7v81:auto_generated|a_dpfifo_qm81:dpfifo|cntr_ira:wr_ptr|counter_reg_bit[4] ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_7v81:auto_generated|a_dpfifo_qm81:dpfifo|altsyncram_t6n1:FIFOram|ram_block1a2~porta_address_reg0 ; 0.342             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_7v81:auto_generated|a_dpfifo_qm81:dpfifo|cntr_ira:wr_ptr|counter_reg_bit[3] ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_second_descriptor|scfifo_7v81:auto_generated|a_dpfifo_qm81:dpfifo|altsyncram_t6n1:FIFOram|ram_block1a2~porta_address_reg0 ; 0.341             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|address_a_reg[7]                                                                                                                                                                                     ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_of32:auto_generated|ram_block1a74~porta_address_reg0                                                                                                                                       ; 0.340             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_lk91:auto_generated|a_dpfifo_8c91:dpfifo|cntr_jra:wr_ptr|counter_reg_bit[2]                 ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_lk91:auto_generated|a_dpfifo_8c91:dpfifo|altsyncram_hdn1:FIFOram|ram_block1a150~porta_address_reg0               ; 0.340             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_lk91:auto_generated|a_dpfifo_8c91:dpfifo|cntr_jra:wr_ptr|counter_reg_bit[0]                 ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_lk91:auto_generated|a_dpfifo_8c91:dpfifo|altsyncram_hdn1:FIFOram|ram_block1a150~porta_address_reg0               ; 0.340             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_lk91:auto_generated|a_dpfifo_8c91:dpfifo|cntr_jra:wr_ptr|counter_reg_bit[5]                 ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_lk91:auto_generated|a_dpfifo_8c91:dpfifo|altsyncram_hdn1:FIFOram|ram_block1a150~porta_address_reg0               ; 0.340             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_7v81:auto_generated|a_dpfifo_qm81:dpfifo|cntr_ira:wr_ptr|counter_reg_bit[3]  ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_7v81:auto_generated|a_dpfifo_qm81:dpfifo|altsyncram_t6n1:FIFOram|ram_block1a2~porta_address_reg0  ; 0.339             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_7v81:auto_generated|a_dpfifo_qm81:dpfifo|cntr_ira:wr_ptr|counter_reg_bit[1]  ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_7v81:auto_generated|a_dpfifo_qm81:dpfifo|altsyncram_t6n1:FIFOram|ram_block1a2~porta_address_reg0  ; 0.339             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_7v81:auto_generated|a_dpfifo_qm81:dpfifo|cntr_ira:wr_ptr|counter_reg_bit[0]  ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_7v81:auto_generated|a_dpfifo_qm81:dpfifo|altsyncram_t6n1:FIFOram|ram_block1a2~porta_address_reg0  ; 0.339             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_7v81:auto_generated|a_dpfifo_qm81:dpfifo|cntr_ira:wr_ptr|counter_reg_bit[4]  ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:tag_scfifo_first_descriptor|scfifo_7v81:auto_generated|a_dpfifo_qm81:dpfifo|altsyncram_t6n1:FIFOram|ram_block1a2~porta_address_reg0  ; 0.339             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_ik91:auto_generated|a_dpfifo_5c91:dpfifo|cntr_jra:wr_ptr|counter_reg_bit[4]                                   ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_ik91:auto_generated|a_dpfifo_5c91:dpfifo|altsyncram_bdn1:FIFOram|ram_block1a136~porta_address_reg0                                 ; 0.338             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_ik91:auto_generated|a_dpfifo_5c91:dpfifo|cntr_jra:wr_ptr|counter_reg_bit[3]                                   ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_ik91:auto_generated|a_dpfifo_5c91:dpfifo|altsyncram_bdn1:FIFOram|ram_block1a136~porta_address_reg0                                 ; 0.338             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_ik91:auto_generated|a_dpfifo_5c91:dpfifo|cntr_jra:wr_ptr|counter_reg_bit[1]                                   ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_ik91:auto_generated|a_dpfifo_5c91:dpfifo|altsyncram_bdn1:FIFOram|ram_block1a136~porta_address_reg0                                 ; 0.338             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_ik91:auto_generated|a_dpfifo_5c91:dpfifo|cntr_jra:wr_ptr|counter_reg_bit[0]                                   ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_ik91:auto_generated|a_dpfifo_5c91:dpfifo|altsyncram_bdn1:FIFOram|ram_block1a136~porta_address_reg0                                 ; 0.338             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_j7c1:auto_generated|a_dpfifo_6c91:dpfifo|cntr_jra:wr_ptr|counter_reg_bit[2]                                                                  ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_j7c1:auto_generated|a_dpfifo_6c91:dpfifo|altsyncram_ddn1:FIFOram|ram_block1a130~porta_address_reg0                                                                ; 0.337             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_j7c1:auto_generated|a_dpfifo_6c91:dpfifo|cntr_jra:wr_ptr|counter_reg_bit[0]                                                                  ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_j7c1:auto_generated|a_dpfifo_6c91:dpfifo|altsyncram_ddn1:FIFOram|ram_block1a130~porta_address_reg0                                                                ; 0.337             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_j7c1:auto_generated|a_dpfifo_6c91:dpfifo|cntr_jra:wr_ptr|counter_reg_bit[5]                                                                  ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_j7c1:auto_generated|a_dpfifo_6c91:dpfifo|altsyncram_ddn1:FIFOram|ram_block1a130~porta_address_reg0                                                                ; 0.337             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_lk91:auto_generated|a_dpfifo_8c91:dpfifo|cntr_jra:wr_ptr|counter_reg_bit[3]                 ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_lk91:auto_generated|a_dpfifo_8c91:dpfifo|altsyncram_hdn1:FIFOram|ram_block1a150~porta_address_reg0               ; 0.337             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_lk91:auto_generated|a_dpfifo_8c91:dpfifo|cntr_jra:wr_ptr|counter_reg_bit[4]                 ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_lk91:auto_generated|a_dpfifo_8c91:dpfifo|altsyncram_hdn1:FIFOram|ram_block1a150~porta_address_reg0               ; 0.336             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_lk91:auto_generated|a_dpfifo_8c91:dpfifo|cntr_jra:wr_ptr|counter_reg_bit[1]                 ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|scfifo:rx_data_fifo|scfifo_lk91:auto_generated|a_dpfifo_8c91:dpfifo|altsyncram_hdn1:FIFOram|ram_block1a150~porta_address_reg0               ; 0.336             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_j7c1:auto_generated|a_dpfifo_6c91:dpfifo|cntr_jra:wr_ptr|counter_reg_bit[4]                                                                  ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_j7c1:auto_generated|a_dpfifo_6c91:dpfifo|altsyncram_ddn1:FIFOram|ram_block1a130~porta_address_reg0                                                                ; 0.333             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_j7c1:auto_generated|a_dpfifo_6c91:dpfifo|cntr_jra:wr_ptr|counter_reg_bit[1]                                                                  ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_j7c1:auto_generated|a_dpfifo_6c91:dpfifo|altsyncram_ddn1:FIFOram|ram_block1a130~porta_address_reg0                                                                ; 0.333             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_j7c1:auto_generated|a_dpfifo_6c91:dpfifo|cntr_jra:wr_ptr|counter_reg_bit[3]                                                                  ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|scfifo:tx_data_fifo_128|scfifo_j7c1:auto_generated|a_dpfifo_6c91:dpfifo|altsyncram_ddn1:FIFOram|ram_block1a130~porta_address_reg0                                                                ; 0.332             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_q_pipe[125]                                                                                                                                                          ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|g_cavhip.arriav_hd_altpe2_hip_top~BURIED_SYNC_DATA157                                                                                                                                                                                                   ; 0.325             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_q_pipe[82]                                                                                                                                                           ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|g_cavhip.arriav_hd_altpe2_hip_top~BURIED_SYNC_DATA178                                                                                                                                                                                                   ; 0.317             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_q_pipe[86]                                                                                                                                                           ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|g_cavhip.arriav_hd_altpe2_hip_top~BURIED_SYNC_DATA182                                                                                                                                                                                                   ; 0.309             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_q_pipe[84]                                                                                                                                                           ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|g_cavhip.arriav_hd_altpe2_hip_top~BURIED_SYNC_DATA180                                                                                                                                                                                                   ; 0.306             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_q_pipe[78]                                                                                                                                                           ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|g_cavhip.arriav_hd_altpe2_hip_top~BURIED_SYNC_DATA174                                                                                                                                                                                                   ; 0.290             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_q_pipe[76]                                                                                                                                                           ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|g_cavhip.arriav_hd_altpe2_hip_top~BURIED_SYNC_DATA172                                                                                                                                                                                                   ; 0.278             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|tagram_data_a[8]                                                                                                                                                                         ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|altsyncram:rx_buffer_cpl_tagram|altsyncram_t0v1:auto_generated|ram_block1a8~porta_datain_reg0                                                                                                                 ; 0.275             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|tagram_data_a[5]                                                                                                                                                                         ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|altsyncram:rx_buffer_cpl_tagram|altsyncram_t0v1:auto_generated|ram_block1a5~porta_datain_reg0                                                                                                                 ; 0.275             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|tagram_data_a[3]                                                                                                                                                                         ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|altsyncram:rx_buffer_cpl_tagram|altsyncram_t0v1:auto_generated|ram_block1a3~porta_datain_reg0                                                                                                                 ; 0.275             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_q_pipe[123]                                                                                                                                                          ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|g_cavhip.arriav_hd_altpe2_hip_top~BURIED_SYNC_DATA155                                                                                                                                                                                                   ; 0.271             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_q_pipe[64]                                                                                                                                                           ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|g_cavhip.arriav_hd_altpe2_hip_top~BURIED_SYNC_DATA160                                                                                                                                                                                                   ; 0.270             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|rx_stream_data0_1_reg[19]                                                                                                                                                                                                                    ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_tac1:auto_generated|a_dpfifo_0e91:dpfifo|altsyncram_1hn1:FIFOram|ram_block1a51~porta_datain_reg0                                                                  ; 0.269             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|address_b_reg[0]                                                                                                                                                                                     ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_of32:auto_generated|ram_block1a72~portb_address_reg0                                                                                                                                       ; 0.269             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|rx_stream_data0_0_reg[64]                                                                                                                                                                                                                    ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_tac1:auto_generated|a_dpfifo_0e91:dpfifo|altsyncram_1hn1:FIFOram|ram_block1a128~porta_datain_reg0                                                                 ; 0.269             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|data_a_reg[56]                                                                                                                                                                                       ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_of32:auto_generated|ram_block1a56~porta_datain_reg0                                                                                                                                        ; 0.267             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[39]                                                                                        ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_vtb1:auto_generated|a_dpfifo_gh91:dpfifo|altsyncram_cdn1:FIFOram|ram_block1a39~porta_datain_reg0  ; 0.263             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[2]                                                                                         ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_vtb1:auto_generated|a_dpfifo_gh91:dpfifo|altsyncram_cdn1:FIFOram|ram_block1a2~porta_datain_reg0   ; 0.263             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_q_pipe[65]                                                                                                                                                           ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|g_cavhip.arriav_hd_altpe2_hip_top~BURIED_SYNC_DATA161                                                                                                                                                                                                   ; 0.262             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_q_pipe[113]                                                                                                                                                          ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|g_cavhip.arriav_hd_altpe2_hip_top~BURIED_SYNC_DATA145                                                                                                                                                                                                   ; 0.255             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_q_pipe[98]                                                                                                                                                           ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|g_cavhip.arriav_hd_altpe2_hip_top~BURIED_SYNC_DATA130                                                                                                                                                                                                   ; 0.254             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|address_b_reg[6]                                                                                                                                                                                     ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_of32:auto_generated|ram_block1a74~portb_address_reg0                                                                                                                                       ; 0.254             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|address_b_reg[7]                                                                                                                                                                                     ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_of32:auto_generated|ram_block1a74~portb_address_reg0                                                                                                                                       ; 0.254             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|address_b_reg[8]                                                                                                                                                                                     ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_of32:auto_generated|ram_block1a74~portb_address_reg0                                                                                                                                       ; 0.254             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|address_b_reg[9]                                                                                                                                                                                     ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_of32:auto_generated|ram_block1a74~portb_address_reg0                                                                                                                                       ; 0.254             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_q_pipe[22]                                                                                                                                                           ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|g_cavhip.arriav_hd_altpe2_hip_top~BURIED_SYNC_DATA246                                                                                                                                                                                                   ; 0.254             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_q_pipe[74]                                                                                                                                                           ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|g_cavhip.arriav_hd_altpe2_hip_top~BURIED_SYNC_DATA170                                                                                                                                                                                                   ; 0.253             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_q_pipe[120]                                                                                                                                                          ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|g_cavhip.arriav_hd_altpe2_hip_top~BURIED_SYNC_DATA152                                                                                                                                                                                                   ; 0.253             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_q_pipe[83]                                                                                                                                                           ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|g_cavhip.arriav_hd_altpe2_hip_top~BURIED_SYNC_DATA179                                                                                                                                                                                                   ; 0.252             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_q_pipe[121]                                                                                                                                                          ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|g_cavhip.arriav_hd_altpe2_hip_top~BURIED_SYNC_DATA153                                                                                                                                                                                                   ; 0.249             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_q_pipe[87]                                                                                                                                                           ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|g_cavhip.arriav_hd_altpe2_hip_top~BURIED_SYNC_DATA183                                                                                                                                                                                                   ; 0.248             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_q_pipe[66]                                                                                                                                                           ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|g_cavhip.arriav_hd_altpe2_hip_top~BURIED_SYNC_DATA162                                                                                                                                                                                                   ; 0.246             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|data_a_reg[91]                                                                                                                                                                                       ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_of32:auto_generated|ram_block1a91~porta_datain_reg0                                                                                                                                        ; 0.241             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_q_pipe[114]                                                                                                                                                          ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|g_cavhip.arriav_hd_altpe2_hip_top~BURIED_SYNC_DATA146                                                                                                                                                                                                   ; 0.239             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_q_pipe[118]                                                                                                                                                          ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|g_cavhip.arriav_hd_altpe2_hip_top~BURIED_SYNC_DATA150                                                                                                                                                                                                   ; 0.238             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_q_pipe[77]                                                                                                                                                           ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|g_cavhip.arriav_hd_altpe2_hip_top~BURIED_SYNC_DATA173                                                                                                                                                                                                   ; 0.237             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|rx_stream_data0_0_reg[74]                                                                                                                                                                                                                    ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_tac1:auto_generated|a_dpfifo_0e91:dpfifo|altsyncram_1hn1:FIFOram|ram_block1a152~porta_datain_reg0                                                                 ; 0.236             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|rx_stream_data0_0_reg[56]                                                                                                                                                                                                                    ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_tac1:auto_generated|a_dpfifo_0e91:dpfifo|altsyncram_1hn1:FIFOram|ram_block1a88~porta_datain_reg0                                                                  ; 0.236             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|rx_stream_data0_0_reg[55]                                                                                                                                                                                                                    ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_tac1:auto_generated|a_dpfifo_0e91:dpfifo|altsyncram_1hn1:FIFOram|ram_block1a87~porta_datain_reg0                                                                  ; 0.236             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|rx_stream_data0_0_reg[39]                                                                                                                                                                                                                    ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_tac1:auto_generated|a_dpfifo_0e91:dpfifo|altsyncram_1hn1:FIFOram|ram_block1a71~porta_datain_reg0                                                                  ; 0.235             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|rx_stream_data0_0_reg[38]                                                                                                                                                                                                                    ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_tac1:auto_generated|a_dpfifo_0e91:dpfifo|altsyncram_1hn1:FIFOram|ram_block1a70~porta_datain_reg0                                                                  ; 0.235             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[16]                                                                                        ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_vtb1:auto_generated|a_dpfifo_gh91:dpfifo|altsyncram_cdn1:FIFOram|ram_block1a16~porta_datain_reg0  ; 0.235             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[7]                                                                                         ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_vtb1:auto_generated|a_dpfifo_gh91:dpfifo|altsyncram_cdn1:FIFOram|ram_block1a7~porta_datain_reg0   ; 0.235             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_q_pipe[81]                                                                                                                                                           ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|g_cavhip.arriav_hd_altpe2_hip_top~BURIED_SYNC_DATA177                                                                                                                                                                                                   ; 0.234             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|rx_stream_data0_0_reg[21]                                                                                                                                                                                                                    ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_tac1:auto_generated|a_dpfifo_0e91:dpfifo|altsyncram_1hn1:FIFOram|ram_block1a117~porta_datain_reg0                                                                 ; 0.233             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|rx_stream_data0_1_reg[5]                                                                                                                                                                                                                     ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_tac1:auto_generated|a_dpfifo_0e91:dpfifo|altsyncram_1hn1:FIFOram|ram_block1a37~porta_datain_reg0                                                                  ; 0.233             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|rx_stream_data0_0_reg[61]                                                                                                                                                                                                                    ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_tac1:auto_generated|a_dpfifo_0e91:dpfifo|altsyncram_1hn1:FIFOram|ram_block1a93~porta_datain_reg0                                                                  ; 0.231             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|rx_stream_data0_0_reg[49]                                                                                                                                                                                                                    ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_tac1:auto_generated|a_dpfifo_0e91:dpfifo|altsyncram_1hn1:FIFOram|ram_block1a81~porta_datain_reg0                                                                  ; 0.231             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_q_pipe[110]                                                                                                                                                          ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|g_cavhip.arriav_hd_altpe2_hip_top~BURIED_SYNC_DATA142                                                                                                                                                                                                   ; 0.229             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[34]                                                                                        ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_vtb1:auto_generated|a_dpfifo_gh91:dpfifo|altsyncram_cdn1:FIFOram|ram_block1a34~porta_datain_reg0  ; 0.229             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|rx_stream_data0_0_reg[77]                                                                                                                                                                                                                    ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_tac1:auto_generated|a_dpfifo_0e91:dpfifo|altsyncram_1hn1:FIFOram|ram_block1a155~porta_datain_reg0                                                                 ; 0.229             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|rx_stream_data0_0_reg[65]                                                                                                                                                                                                                    ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_tac1:auto_generated|a_dpfifo_0e91:dpfifo|altsyncram_1hn1:FIFOram|ram_block1a129~porta_datain_reg0                                                                 ; 0.229             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|rx_stream_data0_0_reg[57]                                                                                                                                                                                                                    ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_tac1:auto_generated|a_dpfifo_0e91:dpfifo|altsyncram_1hn1:FIFOram|ram_block1a89~porta_datain_reg0                                                                  ; 0.227             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|rx_stream_data0_0_reg[75]                                                                                                                                                                                                                    ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_tac1:auto_generated|a_dpfifo_0e91:dpfifo|altsyncram_1hn1:FIFOram|ram_block1a153~porta_datain_reg0                                                                 ; 0.227             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_q_pipe[127]                                                                                                                                                          ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|g_cavhip.arriav_hd_altpe2_hip_top~BURIED_SYNC_DATA159                                                                                                                                                                                                   ; 0.226             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|rx_stream_data0_1_reg[20]                                                                                                                                                                                                                    ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|scfifo:rx_data_fifo_128|scfifo_tac1:auto_generated|a_dpfifo_0e91:dpfifo|altsyncram_1hn1:FIFOram|ram_block1a52~porta_datain_reg0                                                                  ; 0.226             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[22]                                                                                        ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:altpcierd_rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_vtb1:auto_generated|a_dpfifo_gh91:dpfifo|altsyncram_cdn1:FIFOram|ram_block1a22~porta_datain_reg0  ; 0.225             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_q_pipe[70]                                                                                                                                                           ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|g_cavhip.arriav_hd_altpe2_hip_top~BURIED_SYNC_DATA166                                                                                                                                                                                                   ; 0.224             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_q_pipe[14]                                                                                                                                                           ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|g_cavhip.arriav_hd_altpe2_hip_top~BURIED_SYNC_DATA238                                                                                                                                                                                                   ; 0.224             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_q_pipe[71]                                                                                                                                                           ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|g_cavhip.arriav_hd_altpe2_hip_top~BURIED_SYNC_DATA167                                                                                                                                                                                                   ; 0.223             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_q_pipe[12]                                                                                                                                                           ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|g_cavhip.arriav_hd_altpe2_hip_top~BURIED_SYNC_DATA236                                                                                                                                                                                                   ; 0.222             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_q_pipe[85]                                                                                                                                                           ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|g_cavhip.arriav_hd_altpe2_hip_top~BURIED_SYNC_DATA181                                                                                                                                                                                                   ; 0.218             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_q_pipe[24]                                                                                                                                                           ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|g_cavhip.arriav_hd_altpe2_hip_top~BURIED_SYNC_DATA248                                                                                                                                                                                                   ; 0.217             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|rx_data_fifo_length_hold[2]                                                                                            ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tagram_data_b[14]                                                                                                                           ; 0.215             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|rx_data_fifo_length_hold[0]                                                                                            ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tagram_data_b[14]                                                                                                                           ; 0.214             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_q_pipe[99]                                                                                                                                                           ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|g_cavhip.arriav_hd_altpe2_hip_top~BURIED_SYNC_DATA131                                                                                                                                                                                                   ; 0.214             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_q_pipe[96]                                                                                                                                                           ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|g_cavhip.arriav_hd_altpe2_hip_top~BURIED_SYNC_DATA128                                                                                                                                                                                                   ; 0.213             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|rx_stream_data0_1_reg[72]                                                                                                                                                                                                                    ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_rx_128:HIPCAB_128.altpcierd_cdma_ast_rx_i_128|count_eop_in_rxfifo[7]                                                                                                                                                                           ; 0.212             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|rx_data_fifo_length_hold[1]                                                                                            ; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester_128:read_requester_128|tagram_data_b[14]                                                                                                                           ; 0.210             ;
; top:top|altpcied_sv_hwtcl:apps|altpcierd_example_app_chaining:g_chaining_dma.app|altpcierd_cdma_ast_tx_128:HIPCAB_128.altpcierd_cdma_ast_tx_i_128|txfifo_q_pipe[3]                                                                                                                                                            ; top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|g_cavhip.arriav_hd_altpe2_hip_top~BURIED_SYNC_DATA227                                                                                                                                                                                                   ; 0.208             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device 5AGTFC7H3F35I3 for design "top"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Warning (18550): Found RAM instances implemented as ROM because the write logic is disabled. One instance is listed below as an example.
    Info (119043): Atom "top:top|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|av_xrbasic_l2p_rom:l2pch|altsyncram:rom_l2p_ch_rtl_0|altsyncram_ka12:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 2 pins of 22 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184042): Found 1 Transceiver Reconfiguration Controllers
Info (184025): 9 differential I/O pins do not have complementary pins. As a result, the Fitter automatically creates the complementary pins.
    Info (184026): differential I/O pin "hip_serial_tx_out2" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "hip_serial_tx_out2(n)". File: C:/Users/briansuneZ/Desktop/AirraV_Prj/arria_v_pcie_all/arria_v_golden_pcie_test_g2x4/top_hw.v Line: 10
    Info (184026): differential I/O pin "hip_serial_tx_out0" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "hip_serial_tx_out0(n)". File: C:/Users/briansuneZ/Desktop/AirraV_Prj/arria_v_pcie_all/arria_v_golden_pcie_test_g2x4/top_hw.v Line: 13
    Info (184026): differential I/O pin "hip_serial_tx_out3" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "hip_serial_tx_out3(n)". File: C:/Users/briansuneZ/Desktop/AirraV_Prj/arria_v_pcie_all/arria_v_golden_pcie_test_g2x4/top_hw.v Line: 14
    Info (184026): differential I/O pin "hip_serial_tx_out1" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "hip_serial_tx_out1(n)". File: C:/Users/briansuneZ/Desktop/AirraV_Prj/arria_v_pcie_all/arria_v_golden_pcie_test_g2x4/top_hw.v Line: 15
    Info (184026): differential I/O pin "refclk_clk" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "refclk_clk(n)". File: C:/Users/briansuneZ/Desktop/AirraV_Prj/arria_v_pcie_all/arria_v_golden_pcie_test_g2x4/top_hw.v Line: 8
    Info (184026): differential I/O pin "hip_serial_rx_in2" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "hip_serial_rx_in2(n)". File: C:/Users/briansuneZ/Desktop/AirraV_Prj/arria_v_pcie_all/arria_v_golden_pcie_test_g2x4/top_hw.v Line: 11
    Info (184026): differential I/O pin "hip_serial_rx_in0" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "hip_serial_rx_in0(n)". File: C:/Users/briansuneZ/Desktop/AirraV_Prj/arria_v_pcie_all/arria_v_golden_pcie_test_g2x4/top_hw.v Line: 12
    Info (184026): differential I/O pin "hip_serial_rx_in3" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "hip_serial_rx_in3(n)". File: C:/Users/briansuneZ/Desktop/AirraV_Prj/arria_v_pcie_all/arria_v_golden_pcie_test_g2x4/top_hw.v Line: 16
    Info (184026): differential I/O pin "hip_serial_rx_in1" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "hip_serial_rx_in1(n)". File: C:/Users/briansuneZ/Desktop/AirraV_Prj/arria_v_pcie_all/arria_v_golden_pcie_test_g2x4/top_hw.v Line: 17
Info (184020): Starting Fitter periphery placement operations
Info (184042): Found 1 Transceiver Reconfiguration Controllers
Info (11178): Promoted 3 clocks (3 global)
    Info (11162): top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|coreclkout~CLKENA0 with 6783 fanout uses global clock CLKCTRL_G3
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): refclk_clk~input~FITTER_INSERTEDCLKENA0 with 4 fanout uses global clock CLKCTRL_G0
    Info (11162): reconfig_xcvr_clk~inputCLKENA0 with 682 fanout uses global clock CLKCTRL_G10
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_cal_av
        Info (332166): set_disable_timing [get_cells -compatibility_mode *|alt_cal_channel[*]] -to q 
        Info (332166): set_disable_timing [get_cells -compatibility_mode *|alt_cal_busy] -to q 
    Info (332165): Entity alt_cal_edge_detect
        Info (332166): create_clock -name alt_cal_av_edge_detect_clk -period 10 [get_registers *alt_cal_av*|*pd*_det|alt_edge_det_ff?]
        Info (332166): set_clock_groups -exclusive -group [get_clocks {alt_cal_av_edge_detect_clk}]
    Info (332165): Entity alt_xcvr_resync
        Info (332166): set regs [get_registers -nowarn *alt_xcvr_resync*sync_r[0]]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
Info (332104): Reading SDC File: 'top_hw.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 0.400 -name {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[1].rx_pma.rx_cdr|clk90bdes} {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[1].rx_pma.rx_cdr|clk90bdes}
    Info (332110): create_clock -period 0.400 -name {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[2].rx_pma.rx_cdr|clk90bdes} {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[2].rx_pma.rx_cdr|clk90bdes}
    Info (332110): create_clock -period 0.400 -name {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[3].rx_pma.rx_cdr|clk90bdes} {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[3].rx_pma.rx_cdr|clk90bdes}
    Info (332110): create_clock -period 0.400 -name {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_cdr|clk90bdes} {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_cdr|clk90bdes}
    Info (332110): create_generated_clock -source {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[3].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulsex6up} -duty_cycle 50.00 -name {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[3].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulse} {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[3].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulse}
    Info (332110): create_generated_clock -source {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[3].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkpx6up} -duty_cycle 50.00 -name {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[3].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkp} {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[3].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkp}
    Info (332110): create_generated_clock -source {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[3].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkpx6up} -duty_cycle 50.00 -name {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[3].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp} {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[3].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp}
    Info (332110): create_generated_clock -source {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[3].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkx6up} -duty_cycle 50.00 -name {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[3].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[0]} {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[3].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[0]}
    Info (332110): create_generated_clock -source {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[3].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkx6up} -duty_cycle 50.00 -name {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[3].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[1]} {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[3].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[1]}
    Info (332110): create_generated_clock -source {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[3].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkx6up} -duty_cycle 50.00 -name {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[3].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[2]} {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[3].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[2]}
    Info (332110): create_generated_clock -source {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[1].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulsex6up} -duty_cycle 50.00 -name {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[1].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulse} {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[1].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulse}
    Info (332110): create_generated_clock -source {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[1].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|clkcdr1t} -divide_by 5 -duty_cycle 50.00 -name {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[1].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulseout} {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[1].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulseout}
    Info (332110): create_generated_clock -source {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[1].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkpx6up} -duty_cycle 50.00 -name {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[1].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkp} {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[1].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkp}
    Info (332110): create_generated_clock -source {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[1].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkpx6up} -duty_cycle 50.00 -name {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[1].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp} {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[1].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp}
    Info (332110): create_generated_clock -source {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[1].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|clkcdr1t} -divide_by 5 -duty_cycle 50.00 -name {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[1].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkpout} {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[1].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkpout}
    Info (332110): create_generated_clock -source {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[1].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|clkcdr1t} -divide_by 10 -duty_cycle 50.00 -name {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[1].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkout} {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[1].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkout}
    Info (332110): create_generated_clock -source {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[1].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkx6up} -duty_cycle 50.00 -name {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[1].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[0]} {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[1].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[0]}
    Info (332110): create_generated_clock -source {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[1].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkx6up} -duty_cycle 50.00 -name {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[1].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[1]} {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[1].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[1]}
    Info (332110): create_generated_clock -source {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[1].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkx6up} -duty_cycle 50.00 -name {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[1].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[2]} {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[1].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[2]}
    Info (332110): create_generated_clock -source {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_tx_pll_inst|pll[0].pll.cmu_pll.tx_pll|refclk} -multiply_by 25 -duty_cycle 50.00 -name {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_tx_pll_inst|pll[0].pll.cmu_pll.tx_pll|clkcdr} {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_tx_pll_inst|pll[0].pll.cmu_pll.tx_pll|clkcdr}
    Info (332110): create_generated_clock -source {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[2].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulsex6up} -duty_cycle 50.00 -name {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[2].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulse} {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[2].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulse}
    Info (332110): create_generated_clock -source {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[2].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkpx6up} -duty_cycle 50.00 -name {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[2].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkp} {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[2].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkp}
    Info (332110): create_generated_clock -source {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[2].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkpx6up} -duty_cycle 50.00 -name {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[2].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp} {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[2].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp}
    Info (332110): create_generated_clock -source {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[2].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkx6up} -duty_cycle 50.00 -name {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[2].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[0]} {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[2].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[0]}
    Info (332110): create_generated_clock -source {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[2].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkx6up} -duty_cycle 50.00 -name {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[2].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[1]} {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[2].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[1]}
    Info (332110): create_generated_clock -source {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[2].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkx6up} -duty_cycle 50.00 -name {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[2].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[2]} {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[2].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[2]}
    Info (332110): create_generated_clock -source {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulsex6up} -duty_cycle 50.00 -name {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulse} {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulse}
    Info (332110): create_generated_clock -source {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkpx6up} -duty_cycle 50.00 -name {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkp} {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkp}
    Info (332110): create_generated_clock -source {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkpx6up} -duty_cycle 50.00 -name {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp} {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp}
    Info (332110): create_generated_clock -source {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkx6up} -duty_cycle 50.00 -name {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[0]} {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[0]}
    Info (332110): create_generated_clock -source {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkx6up} -duty_cycle 50.00 -name {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[1]} {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[1]}
    Info (332110): create_generated_clock -source {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkx6up} -duty_cycle 50.00 -name {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[2]} {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[2]}
    Info (332110): create_generated_clock -source {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[3].rx_pma.cdr_refclk_mux0|refiqclk1} -duty_cycle 50.00 -name {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[3].rx_pma.cdr_refclk_mux0|clkout} {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[3].rx_pma.cdr_refclk_mux0|clkout}
    Info (332110): create_generated_clock -source {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[2].rx_pma.cdr_refclk_mux0|refiqclk2} -duty_cycle 50.00 -name {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[2].rx_pma.cdr_refclk_mux0|clkout} {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[2].rx_pma.cdr_refclk_mux0|clkout}
    Info (332110): create_generated_clock -source {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[1].rx_pma.cdr_refclk_mux0|refiqclk2} -duty_cycle 50.00 -name {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[1].rx_pma.cdr_refclk_mux0|clkout} {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[1].rx_pma.cdr_refclk_mux0|clkout}
    Info (332110): create_generated_clock -source {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.cdr_refclk_mux0|refiqclk2} -duty_cycle 50.00 -name {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.cdr_refclk_mux0|clkout} {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.cdr_refclk_mux0|clkout}
    Info (332110): create_clock -period 8.000 -name {top|dut|altpcie_av_hip_128bit_atom|g_cavhip.arriav_hd_altpe2_hip_top|coreclkout} {top|dut|altpcie_av_hip_128bit_atom|g_cavhip.arriav_hd_altpe2_hip_top|coreclkout}
    Info (332110): create_generated_clock -source {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[3].inst_av_pcs_ch|inst_av_hssi_tx_pcs_pma_interface|wys|clockoutto8gpcs} -duty_cycle 50.00 -name {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[3].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|txpmaclk} {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[3].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|txpmaclk}
    Info (332110): create_generated_clock -source {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[3].rx_pma.rx_cdr|clk90bdes} -divide_by 10 -multiply_by 2 -duty_cycle 50.00 -name {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[3].rx_pma.rx_pma_deser|clk90b} {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[3].rx_pma.rx_pma_deser|clk90b}
    Info (332110): create_generated_clock -source {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[2].inst_av_pcs_ch|inst_av_hssi_tx_pcs_pma_interface|wys|clockoutto8gpcs} -duty_cycle 50.00 -name {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[2].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|txpmaclk} {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[2].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|txpmaclk}
    Info (332110): create_generated_clock -source {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[2].rx_pma.rx_cdr|clk90bdes} -divide_by 10 -multiply_by 2 -duty_cycle 50.00 -name {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[2].rx_pma.rx_pma_deser|clk90b} {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[2].rx_pma.rx_pma_deser|clk90b}
    Info (332110): create_generated_clock -source {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[1].inst_av_pcs_ch|inst_av_hssi_tx_pcs_pma_interface|wys|clockoutto8gpcs} -duty_cycle 50.00 -name {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[1].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|txpmaclk} {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[1].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|txpmaclk}
    Info (332110): create_generated_clock -source {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[1].rx_pma.rx_cdr|clk90bdes} -divide_by 10 -multiply_by 2 -duty_cycle 50.00 -name {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[1].rx_pma.rx_pma_deser|clk90b} {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[1].rx_pma.rx_pma_deser|clk90b}
    Info (332110): create_generated_clock -source {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_tx_pcs_pma_interface|wys|clockoutto8gpcs} -duty_cycle 50.00 -name {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|txpmaclk} {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|txpmaclk}
    Info (332110): create_generated_clock -source {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_cdr|clk90bdes} -divide_by 10 -multiply_by 2 -duty_cycle 50.00 -name {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser|clk90b} {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser|clk90b}
    Info (332110): create_generated_clock -source {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[3].inst_av_pcs_ch|inst_av_hssi_tx_pcs_pma_interface|wys|clockoutto8gpcs} -duty_cycle 50.00 -name {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[3].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk} {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[3].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}
    Info (332110): create_generated_clock -source {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[2].inst_av_pcs_ch|inst_av_hssi_tx_pcs_pma_interface|wys|clockoutto8gpcs} -duty_cycle 50.00 -name {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[2].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk} {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[2].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}
    Info (332110): create_generated_clock -source {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[1].inst_av_pcs_ch|inst_av_hssi_tx_pcs_pma_interface|wys|clockoutto8gpcs} -duty_cycle 50.00 -name {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[1].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk} {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[1].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}
    Info (332110): create_generated_clock -source {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_tx_pcs_pma_interface|wys|clockoutto8gpcs} -duty_cycle 50.00 -name {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk} {top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}
    Info (332110): set_max_delay -to [get_ports { top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_ASYNC_DATA_IN }] 20.000
    Info (332110): set_min_delay -to [get_ports { top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_ASYNC_DATA_IN }] -10.000
    Info (332110): set_max_delay -from [get_ports { top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_ASYNC_DATA_OUT }] 20.000
    Info (332110): set_min_delay -from [get_ports { top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_ASYNC_DATA_OUT }] -10.000
    Info (332110): set_max_delay -to [get_ports { top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[3].av_hssi_avmm_interface_inst~BURIED_ASYNC_DATA_IN }] 20.000
    Info (332110): set_min_delay -to [get_ports { top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[3].av_hssi_avmm_interface_inst~BURIED_ASYNC_DATA_IN }] -10.000
    Info (332110): set_max_delay -from [get_ports { top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[3].av_hssi_avmm_interface_inst~BURIED_ASYNC_DATA_OUT }] 20.000
    Info (332110): set_min_delay -from [get_ports { top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[3].av_hssi_avmm_interface_inst~BURIED_ASYNC_DATA_OUT }] -10.000
    Info (332110): set_max_delay -from [get_ports { top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[3].inst_av_pcs_ch|av_hssi_common_pld_pcs_interface_rbc:inst_av_hssi_common_pld_pcs_interface|pldnfrzdrv }] 20.000
    Info (332110): set_min_delay -from [get_ports { top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[3].inst_av_pcs_ch|av_hssi_common_pld_pcs_interface_rbc:inst_av_hssi_common_pld_pcs_interface|pldnfrzdrv }] -10.000
    Info (332110): set_max_delay -from [get_ports { top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[2].inst_av_pcs_ch|av_hssi_common_pld_pcs_interface_rbc:inst_av_hssi_common_pld_pcs_interface|pldnfrzdrv }] 20.000
    Info (332110): set_min_delay -from [get_ports { top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[2].inst_av_pcs_ch|av_hssi_common_pld_pcs_interface_rbc:inst_av_hssi_common_pld_pcs_interface|pldnfrzdrv }] -10.000
    Info (332110): set_max_delay -from [get_ports { top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[1].inst_av_pcs_ch|av_hssi_common_pld_pcs_interface_rbc:inst_av_hssi_common_pld_pcs_interface|pldnfrzdrv }] 20.000
    Info (332110): set_min_delay -from [get_ports { top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[1].inst_av_pcs_ch|av_hssi_common_pld_pcs_interface_rbc:inst_av_hssi_common_pld_pcs_interface|pldnfrzdrv }] -10.000
    Info (332110): set_max_delay -from [get_ports { top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_common_pld_pcs_interface_rbc:inst_av_hssi_common_pld_pcs_interface|pldnfrzdrv }] 20.000
    Info (332110): set_min_delay -from [get_ports { top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_common_pld_pcs_interface_rbc:inst_av_hssi_common_pld_pcs_interface|pldnfrzdrv }] -10.000
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at top_hw.sdc(9): altera_reserved_tck could not be matched with a clock File: C:/Users/briansuneZ/Desktop/AirraV_Prj/arria_v_pcie_all/arria_v_golden_pcie_test_g2x4/top_hw.sdc Line: 9
Warning (332174): Ignored filter at top_hw.sdc(9): altera_reserved_tdi could not be matched with a port File: C:/Users/briansuneZ/Desktop/AirraV_Prj/arria_v_pcie_all/arria_v_golden_pcie_test_g2x4/top_hw.sdc Line: 9
Warning (332049): Ignored set_input_delay at top_hw.sdc(9): Argument <targets> is an empty collection File: C:/Users/briansuneZ/Desktop/AirraV_Prj/arria_v_pcie_all/arria_v_golden_pcie_test_g2x4/top_hw.sdc Line: 9
    Info (332050): set_input_delay  -add_delay  -clock [get_clocks {altera_reserved_tck}]  20.000 [get_ports {altera_reserved_tdi}] File: C:/Users/briansuneZ/Desktop/AirraV_Prj/arria_v_pcie_all/arria_v_golden_pcie_test_g2x4/top_hw.sdc Line: 9
Warning (332049): Ignored set_input_delay at top_hw.sdc(9): Argument -clock is an empty collection File: C:/Users/briansuneZ/Desktop/AirraV_Prj/arria_v_pcie_all/arria_v_golden_pcie_test_g2x4/top_hw.sdc Line: 9
Warning (332174): Ignored filter at top_hw.sdc(10): altera_reserved_tms could not be matched with a port File: C:/Users/briansuneZ/Desktop/AirraV_Prj/arria_v_pcie_all/arria_v_golden_pcie_test_g2x4/top_hw.sdc Line: 10
Warning (332049): Ignored set_input_delay at top_hw.sdc(10): Argument <targets> is an empty collection File: C:/Users/briansuneZ/Desktop/AirraV_Prj/arria_v_pcie_all/arria_v_golden_pcie_test_g2x4/top_hw.sdc Line: 10
    Info (332050): set_input_delay  -add_delay  -clock [get_clocks {altera_reserved_tck}]  20.000 [get_ports {altera_reserved_tms}] File: C:/Users/briansuneZ/Desktop/AirraV_Prj/arria_v_pcie_all/arria_v_golden_pcie_test_g2x4/top_hw.sdc Line: 10
Warning (332049): Ignored set_input_delay at top_hw.sdc(10): Argument -clock is an empty collection File: C:/Users/briansuneZ/Desktop/AirraV_Prj/arria_v_pcie_all/arria_v_golden_pcie_test_g2x4/top_hw.sdc Line: 10
Warning (332174): Ignored filter at top_hw.sdc(11): altera_reserved_tdo could not be matched with a port File: C:/Users/briansuneZ/Desktop/AirraV_Prj/arria_v_pcie_all/arria_v_golden_pcie_test_g2x4/top_hw.sdc Line: 11
Warning (332049): Ignored set_output_delay at top_hw.sdc(11): Argument <targets> is an empty collection File: C:/Users/briansuneZ/Desktop/AirraV_Prj/arria_v_pcie_all/arria_v_golden_pcie_test_g2x4/top_hw.sdc Line: 11
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {altera_reserved_tck}]  20.000 [get_ports {altera_reserved_tdo}] File: C:/Users/briansuneZ/Desktop/AirraV_Prj/arria_v_pcie_all/arria_v_golden_pcie_test_g2x4/top_hw.sdc Line: 11
Warning (332049): Ignored set_output_delay at top_hw.sdc(11): Argument -clock is an empty collection File: C:/Users/briansuneZ/Desktop/AirraV_Prj/arria_v_pcie_all/arria_v_golden_pcie_test_g2x4/top_hw.sdc Line: 11
Warning (332049): Ignored set_false_path at top_hw.sdc(25): Argument <from> is an empty collection File: C:/Users/briansuneZ/Desktop/AirraV_Prj/arria_v_pcie_all/arria_v_golden_pcie_test_g2x4/top_hw.sdc Line: 25
    Info (332050): set_false_path -from [get_clocks {altera_reserved_tck}] -to [get_clocks *] File: C:/Users/briansuneZ/Desktop/AirraV_Prj/arria_v_pcie_all/arria_v_golden_pcie_test_g2x4/top_hw.sdc Line: 25
Info (332104): Reading SDC File: 'pcie_lib/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'pcie_lib/av_xcvr_reconfig.sdc'
Info (332104): Reading SDC File: 'pcie_lib/altpcied_sv.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332043): Overwriting existing clock: reconfig_xcvr_clk
Warning (332174): Ignored filter at altpcied_sv.sdc(28): *hip_ctrl* could not be matched with a pin File: C:/Users/briansuneZ/Desktop/AirraV_Prj/arria_v_pcie_all/arria_v_golden_pcie_test_g2x4/pcie_lib/altpcied_sv.sdc Line: 28
Warning (332049): Ignored set_false_path at altpcied_sv.sdc(28): Argument <from> is an empty collection File: C:/Users/briansuneZ/Desktop/AirraV_Prj/arria_v_pcie_all/arria_v_golden_pcie_test_g2x4/pcie_lib/altpcied_sv.sdc Line: 28
    Info (332050): set_false_path -from [get_pins -compatibility_mode *hip_ctrl*] File: C:/Users/briansuneZ/Desktop/AirraV_Prj/arria_v_pcie_all/arria_v_golden_pcie_test_g2x4/pcie_lib/altpcied_sv.sdc Line: 28
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: top|dut|altpcie_av_hip_128bit_atom|g_cavhip.arriav_hd_altpe2_hip_top|pldclk  to: top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|g_cavhip.arriav_hd_altpe2_hip_top~BURIED_SYNC_DATA127
    Info (332098): From: top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|txpmaclk  to: top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys~BURIED_SYNC_DATA357
    Info (332098): From: top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk  to: top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA93
    Info (332098): From: top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[1].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|txpmaclk  to: top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[1].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys~BURIED_SYNC_DATA357
    Info (332098): From: top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[1].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk  to: top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[1].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA93
    Info (332098): From: top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[2].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|txpmaclk  to: top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[2].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys~BURIED_SYNC_DATA357
    Info (332098): From: top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[2].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk  to: top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[2].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA93
    Info (332098): From: top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[3].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|txpmaclk  to: top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[3].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys~BURIED_SYNC_DATA357
    Info (332098): From: top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[3].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk  to: top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[3].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA93
    Info (332098): From: top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser|clk90b  to: top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser~BURIED_SYNC_DATA74
    Info (332098): From: top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[1].rx_pma.rx_pma_deser|clk90b  to: top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[1].rx_pma.rx_pma_deser~BURIED_SYNC_DATA74
    Info (332098): From: top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[2].rx_pma.rx_pma_deser|clk90b  to: top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[2].rx_pma.rx_pma_deser~BURIED_SYNC_DATA74
    Info (332098): From: top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[3].rx_pma.rx_pma_deser|clk90b  to: top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[3].rx_pma.rx_pma_deser~BURIED_SYNC_DATA74
    Info (332098): From: top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_ser|lfclk  to: top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_ser~BURIED_SYNC_DATA159
    Info (332098): From: top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[1].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_ser|lfclk  to: top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[1].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_ser~BURIED_SYNC_DATA159
    Info (332098): From: top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[2].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_ser|lfclk  to: top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[2].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_ser~BURIED_SYNC_DATA159
    Info (332098): From: top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[3].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_ser|lfclk  to: top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[3].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_ser~BURIED_SYNC_DATA159
    Info (332098): From: top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst|avmmclk  to: top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_SYNC_DATA44
    Info (332098): From: top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_xcvr_avmm|avmm_interface_insts[3].av_hssi_avmm_interface_inst|avmmclk  to: top:top|altpcie_av_hip_ast_hwtcl:dut|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[3].av_hssi_avmm_interface_inst~BURIED_SYNC_DATA44
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 53 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   10.000 alt_cal_av_edge_detect_clk
    Info (332111):    8.000 reconfig_xcvr_clk
    Info (332111):   10.000   refclk_clk
    Info (332111):    8.000 sv_reconfig_pma_testbus_clk_0
    Info (332111):    8.000 top|dut|altpcie_av_hip_128bit_atom|g_cavhip.arriav_hd_altpe2_hip_top|coreclkout
    Info (332111):    0.400 top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_tx_pll_inst|pll[0].pll.cmu_pll.tx_pll|clkcdr
    Info (332111):    2.000 top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|txpmaclk
    Info (332111):    2.000 top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk
    Info (332111):    2.000 top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[1].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|txpmaclk
    Info (332111):    2.000 top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[1].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk
    Info (332111):    2.000 top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[2].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|txpmaclk
    Info (332111):    2.000 top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[2].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk
    Info (332111):    2.000 top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[3].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|txpmaclk
    Info (332111):    2.000 top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[3].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk
    Info (332111):   10.000 top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.cdr_refclk_mux0|clkout
    Info (332111):    0.400 top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_cdr|clk90bdes
    Info (332111):    2.000 top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser|clk90b
    Info (332111):   10.000 top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[1].rx_pma.cdr_refclk_mux0|clkout
    Info (332111):    0.400 top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[1].rx_pma.rx_cdr|clk90bdes
    Info (332111):    2.000 top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[1].rx_pma.rx_pma_deser|clk90b
    Info (332111):   10.000 top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[2].rx_pma.cdr_refclk_mux0|clkout
    Info (332111):    0.400 top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[2].rx_pma.rx_cdr|clk90bdes
    Info (332111):    2.000 top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[2].rx_pma.rx_pma_deser|clk90b
    Info (332111):   10.000 top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[3].rx_pma.cdr_refclk_mux0|clkout
    Info (332111):    0.400 top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[3].rx_pma.rx_cdr|clk90bdes
    Info (332111):    2.000 top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[3].rx_pma.rx_pma_deser|clk90b
    Info (332111):    2.000 top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulse
    Info (332111):    0.400 top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkp
    Info (332111):    2.000 top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp
    Info (332111):    4.000 top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[0]
    Info (332111):    4.000 top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[1]
    Info (332111):    4.000 top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[2]
    Info (332111):    2.000 top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[1].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulse
    Info (332111):    2.000 top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[1].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulseout
    Info (332111):    0.400 top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[1].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkp
    Info (332111):    2.000 top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[1].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp
    Info (332111):    2.000 top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[1].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkpout
    Info (332111):    4.000 top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[1].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[0]
    Info (332111):    4.000 top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[1].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[1]
    Info (332111):    4.000 top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[1].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[2]
    Info (332111):    4.000 top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[1].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclkout
    Info (332111):    2.000 top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[2].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulse
    Info (332111):    0.400 top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[2].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkp
    Info (332111):    2.000 top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[2].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp
    Info (332111):    4.000 top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[2].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[0]
    Info (332111):    4.000 top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[2].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[1]
    Info (332111):    4.000 top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[2].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[2]
    Info (332111):    2.000 top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[3].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulse
    Info (332111):    0.400 top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[3].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkp
    Info (332111):    2.000 top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[3].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp
    Info (332111):    4.000 top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[3].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[0]
    Info (332111):    4.000 top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[3].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[1]
    Info (332111):    4.000 top|dut|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[3].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[2]
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 282 ps
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 63 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:34
Info (184042): Found 1 Transceiver Reconfiguration Controllers
Info (184042): Found 1 Transceiver Reconfiguration Controllers
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:57
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:22
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:11
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 22% of the available device resources in the region that extends from location X24_Y11 to location X35_Y21
Info (170194): Fitter routing operations ending: elapsed time is 00:00:14
Info (11888): Total time spent on timing analysis during the Fitter is 16.62 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:12
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/Users/briansuneZ/Desktop/AirraV_Prj/arria_v_pcie_all/arria_v_golden_pcie_test_g2x4/pcie_quartus_files/top.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 18 warnings
    Info: Peak virtual memory: 7982 megabytes
    Info: Processing ended: Sun Jul 05 03:24:59 2020
    Info: Elapsed time: 00:03:02
    Info: Total CPU time (on all processors): 00:08:37


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/briansuneZ/Desktop/AirraV_Prj/arria_v_pcie_all/arria_v_golden_pcie_test_g2x4/pcie_quartus_files/top.fit.smsg.


