Fitter report for RAM
Tue Nov 27 15:19:53 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------+--------------------------------------------------+
; Fitter Status             ; Successful - Tue Nov 27 15:19:53 2018            ;
; Quartus II 64-Bit Version ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name             ; RAM                                              ;
; Top-level Entity Name     ; RAM                                              ;
; Family                    ; Cyclone                                          ;
; Device                    ; EP1C12Q240C8                                     ;
; Timing Models             ; Final                                            ;
; Total logic elements      ; 145 / 12,060 ( 1 % )                             ;
; Total pins                ; 48 / 173 ( 28 % )                                ;
; Total virtual pins        ; 0                                                ;
; Total memory bits         ; 49,152 / 239,616 ( 21 % )                        ;
; Total PLLs                ; 0 / 2 ( 0 % )                                    ;
+---------------------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP1C12Q240C8                   ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; Slow Slew Rate                                                             ; Off                            ; Off                            ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 244 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 244 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 242     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 2       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Administrator/Desktop/Project/RAM/output_files/RAM.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 145 / 12,060 ( 1 % )      ;
;     -- Combinational with no register       ; 20                        ;
;     -- Register only                        ; 37                        ;
;     -- Combinational with a register        ; 88                        ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 68                        ;
;     -- 3 input functions                    ; 17                        ;
;     -- 2 input functions                    ; 23                        ;
;     -- 1 input functions                    ; 0                         ;
;     -- 0 input functions                    ; 0                         ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 134                       ;
;     -- arithmetic mode                      ; 11                        ;
;     -- qfbk mode                            ; 17                        ;
;     -- register cascade mode                ; 0                         ;
;     -- synchronous clear/load mode          ; 55                        ;
;     -- asynchronous clear/load mode         ; 0                         ;
;                                             ;                           ;
; Total registers                             ; 125 / 12,567 ( < 1 % )    ;
; Total LABs                                  ; 23 / 1,206 ( 2 % )        ;
; Logic elements in carry chains              ; 12                        ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 48 / 173 ( 28 % )         ;
;     -- Clock pins                           ; 1 / 2 ( 50 % )            ;
;                                             ;                           ;
; Global signals                              ; 1                         ;
; M4Ks                                        ; 12 / 52 ( 23 % )          ;
; Total memory bits                           ; 49,152 / 239,616 ( 21 % ) ;
; Total RAM block bits                        ; 55,296 / 239,616 ( 23 % ) ;
; PLLs                                        ; 0 / 2 ( 0 % )             ;
; Global clocks                               ; 1 / 8 ( 13 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI Blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 2% / 3% / 1%              ;
; Peak interconnect usage (total/H/V)         ; 11% / 14% / 7%            ;
; Maximum fan-out                             ; 150                       ;
; Highest non-global fan-out                  ; 48                        ;
; Total fan-out                               ; 989                       ;
; Average fan-out                             ; 4.78                      ;
+---------------------------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                       ;
+---------------------------------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                ; Low                            ;
;                                             ;                    ;                                ;
; Total logic elements                        ; 145                ; 0                              ;
;     -- Combinational with no register       ; 20                 ; 0                              ;
;     -- Register only                        ; 37                 ; 0                              ;
;     -- Combinational with a register        ; 88                 ; 0                              ;
;                                             ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                    ;                                ;
;     -- 4 input functions                    ; 0                  ; 0                              ;
;     -- 3 input functions                    ; 0                  ; 0                              ;
;     -- 2 input functions                    ; 0                  ; 0                              ;
;     -- 1 input functions                    ; 0                  ; 0                              ;
;     -- 0 input functions                    ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Logic elements by mode                      ;                    ;                                ;
;     -- normal mode                          ; 0                  ; 0                              ;
;     -- arithmetic mode                      ; 0                  ; 0                              ;
;     -- qfbk mode                            ; 0                  ; 0                              ;
;     -- register cascade mode                ; 0                  ; 0                              ;
;     -- synchronous clear/load mode          ; 0                  ; 0                              ;
;     -- asynchronous clear/load mode         ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Total registers                             ; 125 / 6030 ( 2 % ) ; 0 / 6030 ( 0 % )               ;
; Virtual pins                                ; 0                  ; 0                              ;
; I/O pins                                    ; 48                 ; 0                              ;
; DSP block 9-bit elements                    ; 0                  ; 0                              ;
; Total memory bits                           ; 49152              ; 0                              ;
; Total RAM block bits                        ; 55296              ; 0                              ;
; M4K                                         ; 12 / 52 ( 23 % )   ; 0 / 52 ( 0 % )                 ;
;                                             ;                    ;                                ;
; Connections                                 ;                    ;                                ;
;     -- Input Connections                    ; 0                  ; 0                              ;
;     -- Registered Input Connections         ; 0                  ; 0                              ;
;     -- Output Connections                   ; 0                  ; 0                              ;
;     -- Registered Output Connections        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Internal Connections                        ;                    ;                                ;
;     -- Total Connections                    ; 1027               ; 0                              ;
;     -- Registered Connections               ; 396                ; 0                              ;
;                                             ;                    ;                                ;
; External Connections                        ;                    ;                                ;
;     -- Top                                  ; 0                  ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Partition Interface                         ;                    ;                                ;
;     -- Input Ports                          ; 19                 ; 0                              ;
;     -- Output Ports                         ; 29                 ; 0                              ;
;     -- Bidir Ports                          ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Registered Ports                            ;                    ;                                ;
;     -- Registered Input Ports               ; 0                  ; 0                              ;
;     -- Registered Output Ports              ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Port Connectivity                           ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                  ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                  ; 0                              ;
;     -- Output Ports with no Source          ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                  ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                  ; 0                              ;
+---------------------------------------------+--------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                      ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; choose[0] ; 169   ; 3        ; 53           ; 23           ; 1           ; 30                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; choose[1] ; 173   ; 3        ; 53           ; 24           ; 2           ; 14                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; cin[0]    ; 233   ; 2        ; 6            ; 27           ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; cin[10]   ; 3     ; 1        ; 0            ; 25           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; cin[11]   ; 4     ; 1        ; 0            ; 25           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; cin[12]   ; 6     ; 1        ; 0            ; 24           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; cin[13]   ; 7     ; 1        ; 0            ; 24           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; cin[14]   ; 8     ; 1        ; 0            ; 24           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; cin[15]   ; 12    ; 1        ; 0            ; 23           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; cin[1]    ; 234   ; 2        ; 6            ; 27           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; cin[2]    ; 235   ; 2        ; 6            ; 27           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; cin[3]    ; 236   ; 2        ; 4            ; 27           ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; cin[4]    ; 237   ; 2        ; 4            ; 27           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; cin[5]    ; 238   ; 2        ; 4            ; 27           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; cin[6]    ; 239   ; 2        ; 2            ; 27           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; cin[7]    ; 240   ; 2        ; 2            ; 27           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; cin[8]    ; 1     ; 1        ; 0            ; 26           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; cin[9]    ; 2     ; 1        ; 0            ; 26           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk       ; 28    ; 1        ; 0            ; 15           ; 2           ; 138                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                 ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; address[0]  ; 200   ; 2        ; 32           ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; address[10] ; 197   ; 2        ; 42           ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; address[11] ; 93    ; 4        ; 26           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; address[1]  ; 213   ; 2        ; 18           ; 27           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; address[2]  ; 201   ; 2        ; 32           ; 27           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; address[3]  ; 206   ; 2        ; 28           ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; address[4]  ; 207   ; 2        ; 28           ; 27           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; address[5]  ; 215   ; 2        ; 16           ; 27           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; address[6]  ; 208   ; 2        ; 26           ; 27           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; address[7]  ; 203   ; 2        ; 30           ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; address[8]  ; 214   ; 2        ; 16           ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; address[9]  ; 202   ; 2        ; 32           ; 27           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; clk_out     ; 137   ; 3        ; 53           ; 6            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dataout[0]  ; 13    ; 1        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dataout[10] ; 128   ; 3        ; 53           ; 3            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dataout[11] ; 132   ; 3        ; 53           ; 4            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dataout[12] ; 133   ; 3        ; 53           ; 4            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dataout[13] ; 134   ; 3        ; 53           ; 5            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dataout[14] ; 135   ; 3        ; 53           ; 5            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dataout[15] ; 136   ; 3        ; 53           ; 5            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dataout[1]  ; 14    ; 1        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dataout[2]  ; 15    ; 1        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dataout[3]  ; 16    ; 1        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dataout[4]  ; 17    ; 1        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dataout[5]  ; 18    ; 1        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dataout[6]  ; 19    ; 1        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dataout[7]  ; 20    ; 1        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dataout[8]  ; 21    ; 1        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dataout[9]  ; 41    ; 1        ; 0            ; 7            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 21 / 44 ( 48 % ) ; 3.3V          ; --           ;
; 2        ; 19 / 42 ( 45 % ) ; 3.3V          ; --           ;
; 3        ; 9 / 45 ( 20 % )  ; 3.3V          ; --           ;
; 4        ; 1 / 42 ( 2 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; cin[8]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 2        ; 1          ; 1        ; cin[9]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 3        ; 2          ; 1        ; cin[10]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ; 3          ; 1        ; cin[11]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ; 4          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; cin[12]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 7        ; 6          ; 1        ; cin[13]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 7          ; 1        ; cin[14]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 9        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 10       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 8          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 9          ; 1        ; cin[15]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 13       ; 10         ; 1        ; dataout[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 14       ; 11         ; 1        ; dataout[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 15       ; 12         ; 1        ; dataout[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 16       ; 13         ; 1        ; dataout[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 17       ; 14         ; 1        ; dataout[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 15         ; 1        ; dataout[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 19       ; 16         ; 1        ; dataout[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 20       ; 17         ; 1        ; dataout[7]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 21       ; 18         ; 1        ; dataout[8]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 22       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 23       ; 28         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 29         ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 25       ; 30         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 31         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 28       ; 32         ; 1        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ; 33         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 30       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ;            ;          ; GNDG_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 32       ; 34         ; 1        ; ^nCEO                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 33       ; 35         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ; 36         ; 1        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ; 37         ; 1        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 36       ; 38         ; 1        ; ^DCLK                                    ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 39         ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 38       ; 40         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 39       ; 41         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 40       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 41       ; 52         ; 1        ; dataout[9]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 42       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 43       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 44       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 45       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 46       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 47       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 48       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 49       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 50       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 51       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 54       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 55       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 56       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 57       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 58       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 59       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 60       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 61       ; 70         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 62       ; 71         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 63       ; 72         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 64       ; 73         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 74         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 66       ; 75         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 67       ; 76         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ; 77         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 70       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 71       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 72       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 73       ; 78         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 74       ; 79         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 75       ; 80         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 76       ; 81         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 77       ; 82         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 78       ; 83         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 79       ; 84         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 80       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 81       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 82       ; 86         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 83       ; 87         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 84       ; 88         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 85       ; 89         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 86       ; 90         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 87       ; 91         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 88       ; 92         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 89       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 90       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 91       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 92       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 93       ; 100        ; 4        ; address[11]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 94       ; 103        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 95       ; 104        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 96       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 98       ; 106        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 99       ; 107        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 100      ; 108        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 101      ; 109        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 102      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 103      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 104      ; 118        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 105      ; 119        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 106      ; 120        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 107      ; 121        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 108      ; 122        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 109      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 113      ; 123        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 124        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 125        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 116      ; 126        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 117      ; 127        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 118      ; 128        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 129        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 130        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 131        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 122      ; 132        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 123      ; 133        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 124      ; 134        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 125      ; 135        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 126      ; 136        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 127      ; 137        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 128      ; 138        ; 3        ; dataout[10]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 129      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 130      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 131      ; 139        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 132      ; 140        ; 3        ; dataout[11]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 133      ; 141        ; 3        ; dataout[12]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 134      ; 142        ; 3        ; dataout[13]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 135      ; 143        ; 3        ; dataout[14]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 136      ; 144        ; 3        ; dataout[15]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 137      ; 145        ; 3        ; clk_out                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 138      ; 146        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 139      ; 147        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 140      ; 148        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 141      ; 149        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 142      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 143      ; 160        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 144      ; 161        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 145      ; 162        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 146      ; 163        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 147      ; 164        ; 3        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 148      ; 165        ; 3        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 149      ; 166        ; 3        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 150      ;            ;          ; GNDG_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 151      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 152      ; 167        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 153      ; 168        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 154      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 155      ; 169        ; 3        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 156      ; 170        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 157      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 158      ; 180        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 159      ; 181        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 160      ; 182        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 161      ; 183        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 162      ; 184        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 163      ; 185        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 164      ; 186        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 165      ; 187        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 166      ; 188        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 167      ; 189        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 168      ; 190        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 169      ; 191        ; 3        ; choose[0]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 170      ; 192        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 171      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 172      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 193        ; 3        ; choose[1]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 174      ; 194        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 175      ; 195        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 176      ; 196        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 177      ; 197        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 178      ; 198        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 179      ; 199        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 180      ; 200        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 181      ; 201        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 182      ; 202        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 183      ; 203        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 184      ; 204        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 185      ; 205        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 186      ; 206        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 187      ; 207        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 188      ; 208        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 189      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 190      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 191      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 192      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 193      ; 209        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 194      ; 210        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 195      ; 211        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 196      ; 212        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 197      ; 213        ; 2        ; address[10]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 198      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 199      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 200      ; 222        ; 2        ; address[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 201      ; 223        ; 2        ; address[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 202      ; 224        ; 2        ; address[9]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 203      ; 225        ; 2        ; address[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 204      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 205      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 206      ; 227        ; 2        ; address[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 207      ; 228        ; 2        ; address[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 208      ; 231        ; 2        ; address[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 209      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 210      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 211      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 212      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 213      ; 239        ; 2        ; address[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 214      ; 240        ; 2        ; address[8]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 215      ; 241        ; 2        ; address[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 216      ; 242        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 217      ; 243        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 218      ; 244        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 219      ; 245        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 220      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 221      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 222      ; 247        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 223      ; 248        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 224      ; 249        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 225      ; 250        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 226      ; 251        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 227      ; 252        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 228      ; 253        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 229      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 230      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 231      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 232      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 233      ; 254        ; 2        ; cin[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 234      ; 255        ; 2        ; cin[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 235      ; 256        ; 2        ; cin[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 236      ; 257        ; 2        ; cin[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 237      ; 258        ; 2        ; cin[4]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 238      ; 259        ; 2        ; cin[5]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 239      ; 260        ; 2        ; cin[6]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 240      ; 261        ; 2        ; cin[7]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; 3.3-V LVTTL         ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS        ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                        ;
+-------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                  ; Library Name ;
+-------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------+--------------+
; |RAM                                      ; 145 (64)    ; 125          ; 49152       ; 12   ; 48   ; 0            ; 20 (16)      ; 37 (16)           ; 88 (32)          ; 12 (12)         ; 17 (10)    ; |RAM                                                                 ; work         ;
;    |SRAM:SRAM_1|                          ; 44 (44)     ; 43           ; 16384       ; 4    ; 0    ; 0            ; 1 (1)        ; 20 (20)           ; 23 (23)          ; 0 (0)           ; 0 (0)      ; |RAM|SRAM:SRAM_1                                                     ; work         ;
;       |altsyncram:mem_rtl_0|              ; 0 (0)       ; 0            ; 16384       ; 4    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |RAM|SRAM:SRAM_1|altsyncram:mem_rtl_0                                ; work         ;
;          |altsyncram_i9c1:auto_generated| ; 0 (0)       ; 0            ; 16384       ; 4    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |RAM|SRAM:SRAM_1|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated ; work         ;
;    |SRAM:SRAM_2|                          ; 18 (18)     ; 17           ; 16384       ; 4    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 17 (17)          ; 0 (0)           ; 0 (0)      ; |RAM|SRAM:SRAM_2                                                     ; work         ;
;       |altsyncram:mem_rtl_0|              ; 0 (0)       ; 0            ; 16384       ; 4    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |RAM|SRAM:SRAM_2|altsyncram:mem_rtl_0                                ; work         ;
;          |altsyncram_i9c1:auto_generated| ; 0 (0)       ; 0            ; 16384       ; 4    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |RAM|SRAM:SRAM_2|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated ; work         ;
;    |SRAM:SRAM_3|                          ; 19 (19)     ; 17           ; 16384       ; 4    ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 16 (16)          ; 0 (0)           ; 7 (7)      ; |RAM|SRAM:SRAM_3                                                     ; work         ;
;       |altsyncram:mem_rtl_0|              ; 0 (0)       ; 0            ; 16384       ; 4    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |RAM|SRAM:SRAM_3|altsyncram:mem_rtl_0                                ; work         ;
;          |altsyncram_i9c1:auto_generated| ; 0 (0)       ; 0            ; 16384       ; 4    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |RAM|SRAM:SRAM_3|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated ; work         ;
+-------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; address[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; address[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; address[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; address[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; address[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; address[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; address[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; address[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; address[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; address[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; address[10] ; Output   ; --            ; --            ; --                    ; --  ;
; address[11] ; Output   ; --            ; --            ; --                    ; --  ;
; dataout[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; dataout[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; dataout[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; dataout[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; dataout[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; dataout[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; dataout[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; dataout[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; dataout[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; dataout[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; dataout[10] ; Output   ; --            ; --            ; --                    ; --  ;
; dataout[11] ; Output   ; --            ; --            ; --                    ; --  ;
; dataout[12] ; Output   ; --            ; --            ; --                    ; --  ;
; dataout[13] ; Output   ; --            ; --            ; --                    ; --  ;
; dataout[14] ; Output   ; --            ; --            ; --                    ; --  ;
; dataout[15] ; Output   ; --            ; --            ; --                    ; --  ;
; clk_out     ; Output   ; --            ; --            ; --                    ; --  ;
; clk         ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; cin[0]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; choose[0]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; choose[1]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; cin[1]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; cin[2]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; cin[3]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; cin[4]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; cin[5]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; cin[6]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; cin[7]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; cin[8]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; cin[9]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; cin[10]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; cin[11]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; cin[12]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; cin[13]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; cin[14]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; cin[15]     ; Input    ; ON            ; ON            ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------+
; Pad To Core Delay Chain Fanout                       ;
+------------------------+-------------------+---------+
; Source Pin / Fanout    ; Pad To Core Index ; Setting ;
+------------------------+-------------------+---------+
; clk                    ;                   ;         ;
; cin[0]                 ;                   ;         ;
;      - address[0]~reg0 ; 1                 ; ON      ;
;      - datain[0]       ; 1                 ; ON      ;
;      - wr~1            ; 1                 ; ON      ;
; choose[0]              ;                   ;         ;
;      - address[0]~reg0 ; 1                 ; ON      ;
;      - Equal2~0        ; 1                 ; ON      ;
;      - address[1]~reg0 ; 1                 ; ON      ;
;      - address[2]~reg0 ; 1                 ; ON      ;
;      - address[3]~reg0 ; 1                 ; ON      ;
;      - address[4]~reg0 ; 1                 ; ON      ;
;      - address[5]~reg0 ; 1                 ; ON      ;
;      - address[6]~reg0 ; 1                 ; ON      ;
;      - address[7]~reg0 ; 1                 ; ON      ;
;      - address[8]~reg0 ; 1                 ; ON      ;
;      - address[9]~reg0 ; 1                 ; ON      ;
;      - address~10      ; 1                 ; ON      ;
;      - address~11      ; 1                 ; ON      ;
;      - datain[0]       ; 1                 ; ON      ;
;      - wr~1            ; 1                 ; ON      ;
;      - datain[1]       ; 1                 ; ON      ;
;      - datain[2]       ; 1                 ; ON      ;
;      - datain[3]       ; 1                 ; ON      ;
;      - datain[4]       ; 1                 ; ON      ;
;      - datain[5]       ; 1                 ; ON      ;
;      - datain[6]       ; 1                 ; ON      ;
;      - datain[7]       ; 1                 ; ON      ;
;      - datain[8]       ; 1                 ; ON      ;
;      - datain[9]       ; 1                 ; ON      ;
;      - datain[10]      ; 1                 ; ON      ;
;      - datain[11]      ; 1                 ; ON      ;
;      - datain[12]      ; 1                 ; ON      ;
;      - datain[13]      ; 1                 ; ON      ;
;      - datain[14]      ; 1                 ; ON      ;
;      - datain[15]      ; 1                 ; ON      ;
; choose[1]              ;                   ;         ;
;      - address[0]~reg0 ; 0                 ; ON      ;
;      - Equal2~0        ; 0                 ; ON      ;
;      - address[1]~reg0 ; 0                 ; ON      ;
;      - address[2]~reg0 ; 0                 ; ON      ;
;      - address[3]~reg0 ; 0                 ; ON      ;
;      - address[4]~reg0 ; 0                 ; ON      ;
;      - address[5]~reg0 ; 0                 ; ON      ;
;      - address[6]~reg0 ; 0                 ; ON      ;
;      - address[7]~reg0 ; 0                 ; ON      ;
;      - address[8]~reg0 ; 0                 ; ON      ;
;      - address[9]~reg0 ; 0                 ; ON      ;
;      - address~10      ; 0                 ; ON      ;
;      - address~11      ; 0                 ; ON      ;
;      - wr              ; 0                 ; ON      ;
; cin[1]                 ;                   ;         ;
;      - address[1]~reg0 ; 0                 ; ON      ;
;      - wr~1            ; 0                 ; ON      ;
;      - datain[1]       ; 0                 ; ON      ;
; cin[2]                 ;                   ;         ;
;      - address[2]~reg0 ; 0                 ; ON      ;
;      - wr~0            ; 0                 ; ON      ;
;      - datain[2]       ; 0                 ; ON      ;
; cin[3]                 ;                   ;         ;
;      - address[3]~reg0 ; 1                 ; ON      ;
;      - wr~0            ; 1                 ; ON      ;
;      - datain[3]       ; 1                 ; ON      ;
; cin[4]                 ;                   ;         ;
;      - address[4]~reg0 ; 1                 ; ON      ;
;      - datain[4]       ; 1                 ; ON      ;
; cin[5]                 ;                   ;         ;
;      - address[5]~reg0 ; 0                 ; ON      ;
;      - datain[5]       ; 0                 ; ON      ;
; cin[6]                 ;                   ;         ;
;      - address[6]~reg0 ; 1                 ; ON      ;
;      - datain[6]       ; 1                 ; ON      ;
; cin[7]                 ;                   ;         ;
;      - address[7]~reg0 ; 1                 ; ON      ;
;      - datain[7]       ; 1                 ; ON      ;
; cin[8]                 ;                   ;         ;
;      - address[8]~reg0 ; 0                 ; ON      ;
;      - datain[8]       ; 0                 ; ON      ;
; cin[9]                 ;                   ;         ;
;      - address[9]~reg0 ; 1                 ; ON      ;
;      - datain[9]       ; 1                 ; ON      ;
; cin[10]                ;                   ;         ;
;      - address~10      ; 0                 ; ON      ;
;      - datain[10]      ; 0                 ; ON      ;
; cin[11]                ;                   ;         ;
;      - address~11      ; 1                 ; ON      ;
;      - datain[11]      ; 1                 ; ON      ;
; cin[12]                ;                   ;         ;
;      - datain[12]      ; 0                 ; ON      ;
; cin[13]                ;                   ;         ;
;      - datain[13]      ; 1                 ; ON      ;
; cin[14]                ;                   ;         ;
;      - datain[14]      ; 0                 ; ON      ;
; cin[15]                ;                   ;         ;
;      - datain[15]      ; 1                 ; ON      ;
+------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                 ;
+-----------------------+---------------+---------+----------------------------+--------+----------------------+------------------+
; Name                  ; Location      ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ;
+-----------------------+---------------+---------+----------------------------+--------+----------------------+------------------+
; Add0~55               ; LC_X24_Y19_N5 ; 20      ; Sync. load                 ; no     ; --                   ; --               ;
; SRAM:SRAM_1|always0~0 ; LC_X24_Y18_N2 ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; SRAM:SRAM_1|always0~1 ; LC_X24_Y18_N5 ; 4       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; SRAM:SRAM_2|always0~0 ; LC_X24_Y18_N9 ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; SRAM:SRAM_2|always0~1 ; LC_X24_Y18_N6 ; 4       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; SRAM:SRAM_3|always0~0 ; LC_X24_Y18_N7 ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; SRAM:SRAM_3|always0~1 ; LC_X24_Y18_N8 ; 5       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; choose[0]             ; PIN_169       ; 30      ; Clock enable               ; no     ; --                   ; --               ;
; clk                   ; PIN_28        ; 138     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ;
; dataout[9]~0          ; LC_X24_Y19_N6 ; 19      ; Clock enable               ; no     ; --                   ; --               ;
+-----------------------+---------------+---------+----------------------------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; clk  ; PIN_28   ; 138     ; Global Clock         ; GCLK2            ;
+------+----------+---------+----------------------+------------------+


+-----------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                         ;
+-------------------------------------------------------------------------------+---------+
; Name                                                                          ; Fan-Out ;
+-------------------------------------------------------------------------------+---------+
; SRAM:SRAM_3|mem~6                                                             ; 48      ;
; choose[0]                                                                     ; 30      ;
; Add0~55                                                                       ; 20      ;
; dataout[9]~0                                                                  ; 19      ;
; Add0~50                                                                       ; 19      ;
; SRAM:SRAM_2|mem_rtl_0_bypass[10]                                              ; 16      ;
; SRAM:SRAM_1|mem_rtl_0_bypass[10]                                              ; 16      ;
; SRAM:SRAM_3|always0~0                                                         ; 16      ;
; SRAM:SRAM_3|mem_rtl_0_bypass[10]                                              ; 16      ;
; SRAM:SRAM_2|always0~0                                                         ; 16      ;
; SRAM:SRAM_1|always0~0                                                         ; 16      ;
; address[9]~reg0                                                               ; 15      ;
; address[8]~reg0                                                               ; 15      ;
; address[7]~reg0                                                               ; 15      ;
; address[6]~reg0                                                               ; 15      ;
; address[5]~reg0                                                               ; 15      ;
; address[4]~reg0                                                               ; 15      ;
; address[3]~reg0                                                               ; 15      ;
; address[2]~reg0                                                               ; 15      ;
; address[1]~reg0                                                               ; 15      ;
; address[0]~reg0                                                               ; 15      ;
; choose[1]                                                                     ; 14      ;
; Add0~45                                                                       ; 13      ;
; Add0~40                                                                       ; 13      ;
; Add0~35                                                                       ; 13      ;
; Add0~30                                                                       ; 13      ;
; Add0~25                                                                       ; 13      ;
; Add0~20                                                                       ; 13      ;
; Add0~15                                                                       ; 13      ;
; Add0~10                                                                       ; 13      ;
; Add0~5                                                                        ; 13      ;
; Add0~0                                                                        ; 13      ;
; SRAM:SRAM_3|always0~1                                                         ; 9       ;
; wr                                                                            ; 9       ;
; SRAM:SRAM_2|always0~1                                                         ; 8       ;
; SRAM:SRAM_1|always0~1                                                         ; 8       ;
; Add0~27                                                                       ; 5       ;
; Add0~2                                                                        ; 5       ;
; datain[15]                                                                    ; 4       ;
; datain[14]                                                                    ; 4       ;
; datain[13]                                                                    ; 4       ;
; datain[12]                                                                    ; 4       ;
; datain[11]                                                                    ; 4       ;
; datain[10]                                                                    ; 4       ;
; datain[9]                                                                     ; 4       ;
; datain[8]                                                                     ; 4       ;
; datain[7]                                                                     ; 4       ;
; datain[6]                                                                     ; 4       ;
; datain[5]                                                                     ; 4       ;
; datain[4]                                                                     ; 4       ;
; datain[3]                                                                     ; 4       ;
; datain[2]                                                                     ; 4       ;
; datain[1]                                                                     ; 4       ;
; datain[0]                                                                     ; 4       ;
; cin[3]                                                                        ; 3       ;
; cin[2]                                                                        ; 3       ;
; cin[1]                                                                        ; 3       ;
; cin[0]                                                                        ; 3       ;
; SRAM:SRAM_1|mem_rtl_0_bypass[46]                                              ; 3       ;
; SRAM:SRAM_1|mem_rtl_0_bypass[45]                                              ; 3       ;
; SRAM:SRAM_1|mem_rtl_0_bypass[44]                                              ; 3       ;
; SRAM:SRAM_1|mem_rtl_0_bypass[43]                                              ; 3       ;
; SRAM:SRAM_1|mem_rtl_0_bypass[42]                                              ; 3       ;
; SRAM:SRAM_1|mem_rtl_0_bypass[41]                                              ; 3       ;
; SRAM:SRAM_1|mem_rtl_0_bypass[40]                                              ; 3       ;
; SRAM:SRAM_1|mem_rtl_0_bypass[39]                                              ; 3       ;
; SRAM:SRAM_1|mem_rtl_0_bypass[38]                                              ; 3       ;
; SRAM:SRAM_1|mem_rtl_0_bypass[37]                                              ; 3       ;
; SRAM:SRAM_1|mem_rtl_0_bypass[36]                                              ; 3       ;
; SRAM:SRAM_1|mem_rtl_0_bypass[35]                                              ; 3       ;
; SRAM:SRAM_1|mem_rtl_0_bypass[34]                                              ; 3       ;
; SRAM:SRAM_1|mem_rtl_0_bypass[33]                                              ; 3       ;
; SRAM:SRAM_1|mem_rtl_0_bypass[32]                                              ; 3       ;
; SRAM:SRAM_1|mem_rtl_0_bypass[31]                                              ; 3       ;
; cin[11]                                                                       ; 2       ;
; cin[10]                                                                       ; 2       ;
; cin[9]                                                                        ; 2       ;
; cin[8]                                                                        ; 2       ;
; cin[7]                                                                        ; 2       ;
; cin[6]                                                                        ; 2       ;
; cin[5]                                                                        ; 2       ;
; cin[4]                                                                        ; 2       ;
; e[1]                                                                          ; 2       ;
; e[0]                                                                          ; 2       ;
; address[11]~reg0                                                              ; 2       ;
; address[10]~reg0                                                              ; 2       ;
; cin[15]                                                                       ; 1       ;
; cin[14]                                                                       ; 1       ;
; cin[13]                                                                       ; 1       ;
; cin[12]                                                                       ; 1       ;
; e[2]                                                                          ; 1       ;
; wr~1                                                                          ; 1       ;
; wr~0                                                                          ; 1       ;
; SRAM:SRAM_3|mem~5                                                             ; 1       ;
; SRAM:SRAM_1|mem_rtl_0_bypass[23]                                              ; 1       ;
; SRAM:SRAM_3|mem~4                                                             ; 1       ;
; SRAM:SRAM_1|mem_rtl_0_bypass[19]                                              ; 1       ;
; SRAM:SRAM_3|mem~3                                                             ; 1       ;
; SRAM:SRAM_3|mem~2                                                             ; 1       ;
; SRAM:SRAM_3|mem~1                                                             ; 1       ;
; SRAM:SRAM_1|mem_rtl_0_bypass[15]                                              ; 1       ;
; SRAM:SRAM_3|mem~0                                                             ; 1       ;
; SRAM:SRAM_1|mem_rtl_0_bypass[27]                                              ; 1       ;
; address~11                                                                    ; 1       ;
; address~10                                                                    ; 1       ;
; address~9                                                                     ; 1       ;
; address~8                                                                     ; 1       ;
; address~7                                                                     ; 1       ;
; address~6                                                                     ; 1       ;
; address~5                                                                     ; 1       ;
; address~4                                                                     ; 1       ;
; address~3                                                                     ; 1       ;
; address~2                                                                     ; 1       ;
; address~1                                                                     ; 1       ;
; Equal2~0                                                                      ; 1       ;
; address~0                                                                     ; 1       ;
; SRAM:SRAM_3|dataout[15]                                                       ; 1       ;
; SRAM:SRAM_2|dataout[15]                                                       ; 1       ;
; SRAM:SRAM_1|dataout[15]                                                       ; 1       ;
; SRAM:SRAM_3|dataout[14]                                                       ; 1       ;
; SRAM:SRAM_2|dataout[14]                                                       ; 1       ;
; SRAM:SRAM_1|dataout[14]                                                       ; 1       ;
; SRAM:SRAM_3|dataout[13]                                                       ; 1       ;
; SRAM:SRAM_2|dataout[13]                                                       ; 1       ;
; SRAM:SRAM_1|dataout[13]                                                       ; 1       ;
; SRAM:SRAM_3|dataout[12]                                                       ; 1       ;
; SRAM:SRAM_2|dataout[12]                                                       ; 1       ;
; SRAM:SRAM_1|dataout[12]                                                       ; 1       ;
; SRAM:SRAM_3|dataout[11]                                                       ; 1       ;
; SRAM:SRAM_2|dataout[11]                                                       ; 1       ;
; SRAM:SRAM_1|dataout[11]                                                       ; 1       ;
; SRAM:SRAM_3|dataout[10]                                                       ; 1       ;
; SRAM:SRAM_2|dataout[10]                                                       ; 1       ;
; SRAM:SRAM_1|dataout[10]                                                       ; 1       ;
; SRAM:SRAM_3|dataout[9]                                                        ; 1       ;
; SRAM:SRAM_2|dataout[9]                                                        ; 1       ;
; SRAM:SRAM_1|dataout[9]                                                        ; 1       ;
; SRAM:SRAM_3|dataout[8]                                                        ; 1       ;
; SRAM:SRAM_2|dataout[8]                                                        ; 1       ;
; SRAM:SRAM_1|dataout[8]                                                        ; 1       ;
; SRAM:SRAM_3|dataout[7]                                                        ; 1       ;
; SRAM:SRAM_2|dataout[7]                                                        ; 1       ;
; SRAM:SRAM_1|dataout[7]                                                        ; 1       ;
; SRAM:SRAM_3|dataout[6]                                                        ; 1       ;
; SRAM:SRAM_2|dataout[6]                                                        ; 1       ;
; SRAM:SRAM_1|dataout[6]                                                        ; 1       ;
; SRAM:SRAM_3|dataout[5]                                                        ; 1       ;
; SRAM:SRAM_2|dataout[5]                                                        ; 1       ;
; SRAM:SRAM_1|dataout[5]                                                        ; 1       ;
; SRAM:SRAM_3|dataout[4]                                                        ; 1       ;
; SRAM:SRAM_2|dataout[4]                                                        ; 1       ;
; SRAM:SRAM_1|dataout[4]                                                        ; 1       ;
; SRAM:SRAM_3|dataout[3]                                                        ; 1       ;
; SRAM:SRAM_2|dataout[3]                                                        ; 1       ;
; SRAM:SRAM_1|dataout[3]                                                        ; 1       ;
; SRAM:SRAM_3|dataout[2]                                                        ; 1       ;
; SRAM:SRAM_2|dataout[2]                                                        ; 1       ;
; SRAM:SRAM_1|dataout[2]                                                        ; 1       ;
; SRAM:SRAM_3|dataout[1]                                                        ; 1       ;
; SRAM:SRAM_2|dataout[1]                                                        ; 1       ;
; SRAM:SRAM_1|dataout[1]                                                        ; 1       ;
; SRAM:SRAM_3|dataout[0]                                                        ; 1       ;
; SRAM:SRAM_2|dataout[0]                                                        ; 1       ;
; SRAM:SRAM_1|dataout[0]                                                        ; 1       ;
; SRAM:SRAM_3|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ram_block1a13 ; 1       ;
; SRAM:SRAM_3|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ram_block1a14 ; 1       ;
; SRAM:SRAM_3|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ram_block1a15 ; 1       ;
; SRAM:SRAM_3|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ram_block1a12 ; 1       ;
; SRAM:SRAM_2|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ram_block1a13 ; 1       ;
; SRAM:SRAM_2|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ram_block1a14 ; 1       ;
; SRAM:SRAM_2|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ram_block1a15 ; 1       ;
; SRAM:SRAM_2|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ram_block1a12 ; 1       ;
; SRAM:SRAM_1|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ram_block1a13 ; 1       ;
; SRAM:SRAM_1|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ram_block1a14 ; 1       ;
; SRAM:SRAM_1|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ram_block1a15 ; 1       ;
; SRAM:SRAM_1|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ram_block1a12 ; 1       ;
; SRAM:SRAM_3|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ram_block1a9  ; 1       ;
; SRAM:SRAM_3|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ram_block1a10 ; 1       ;
; SRAM:SRAM_3|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ram_block1a11 ; 1       ;
; SRAM:SRAM_3|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ram_block1a8  ; 1       ;
; SRAM:SRAM_2|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ram_block1a9  ; 1       ;
; SRAM:SRAM_2|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ram_block1a10 ; 1       ;
; SRAM:SRAM_2|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ram_block1a11 ; 1       ;
; SRAM:SRAM_2|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ram_block1a8  ; 1       ;
; SRAM:SRAM_1|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ram_block1a9  ; 1       ;
; SRAM:SRAM_1|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ram_block1a10 ; 1       ;
; SRAM:SRAM_1|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ram_block1a11 ; 1       ;
; SRAM:SRAM_1|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ram_block1a8  ; 1       ;
; SRAM:SRAM_3|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ram_block1a5  ; 1       ;
; SRAM:SRAM_3|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ram_block1a6  ; 1       ;
; SRAM:SRAM_3|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ram_block1a7  ; 1       ;
; SRAM:SRAM_3|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ram_block1a4  ; 1       ;
; SRAM:SRAM_2|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ram_block1a5  ; 1       ;
; SRAM:SRAM_2|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ram_block1a6  ; 1       ;
; SRAM:SRAM_2|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ram_block1a7  ; 1       ;
; SRAM:SRAM_2|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ram_block1a4  ; 1       ;
; SRAM:SRAM_1|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ram_block1a5  ; 1       ;
; SRAM:SRAM_1|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ram_block1a6  ; 1       ;
; SRAM:SRAM_1|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ram_block1a7  ; 1       ;
; SRAM:SRAM_1|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ram_block1a4  ; 1       ;
; SRAM:SRAM_3|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ram_block1a1  ; 1       ;
; SRAM:SRAM_3|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ram_block1a2  ; 1       ;
; SRAM:SRAM_3|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ram_block1a3  ; 1       ;
; SRAM:SRAM_3|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ram_block1a0  ; 1       ;
; SRAM:SRAM_2|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ram_block1a1  ; 1       ;
; SRAM:SRAM_2|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ram_block1a2  ; 1       ;
; SRAM:SRAM_2|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ram_block1a3  ; 1       ;
; SRAM:SRAM_2|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ram_block1a0  ; 1       ;
; SRAM:SRAM_1|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ram_block1a1  ; 1       ;
; SRAM:SRAM_1|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ram_block1a2  ; 1       ;
; SRAM:SRAM_1|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ram_block1a3  ; 1       ;
; SRAM:SRAM_1|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ram_block1a0  ; 1       ;
; Add0~52                                                                       ; 1       ;
; Add0~47COUT1_84                                                               ; 1       ;
; Add0~47                                                                       ; 1       ;
; Add0~42COUT1_82                                                               ; 1       ;
; Add0~42                                                                       ; 1       ;
; Add0~37COUT1_80                                                               ; 1       ;
; Add0~37                                                                       ; 1       ;
; Add0~32COUT1_78                                                               ; 1       ;
; Add0~32                                                                       ; 1       ;
; Add0~22COUT1_76                                                               ; 1       ;
; Add0~22                                                                       ; 1       ;
; Add0~17COUT1_74                                                               ; 1       ;
; Add0~17                                                                       ; 1       ;
; Add0~12COUT1_72                                                               ; 1       ;
; Add0~12                                                                       ; 1       ;
; Add0~7COUT1_70                                                                ; 1       ;
; Add0~7                                                                        ; 1       ;
; dataout[15]~reg0                                                              ; 1       ;
; dataout[14]~reg0                                                              ; 1       ;
; dataout[13]~reg0                                                              ; 1       ;
; dataout[12]~reg0                                                              ; 1       ;
; dataout[11]~reg0                                                              ; 1       ;
; dataout[10]~reg0                                                              ; 1       ;
; dataout[9]~reg0                                                               ; 1       ;
; dataout[8]~reg0                                                               ; 1       ;
; dataout[7]~reg0                                                               ; 1       ;
; dataout[6]~reg0                                                               ; 1       ;
; dataout[5]~reg0                                                               ; 1       ;
; dataout[4]~reg0                                                               ; 1       ;
; dataout[3]~reg0                                                               ; 1       ;
; dataout[2]~reg0                                                               ; 1       ;
; dataout[1]~reg0                                                               ; 1       ;
; dataout[0]~reg0                                                               ; 1       ;
+-------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                       ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location                                           ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+----------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------+----------------------+-----------------+-----------------+
; SRAM:SRAM_1|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 1024                        ; 16                          ; 1024                        ; 16                          ; 16384               ; 4    ; None ; M4K_X33_Y17, M4K_X33_Y18, M4K_X19_Y20, M4K_X19_Y23 ; Don't care           ; Don't care      ; Don't care      ;
; SRAM:SRAM_2|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 1024                        ; 16                          ; 1024                        ; 16                          ; 16384               ; 4    ; None ; M4K_X19_Y17, M4K_X33_Y20, M4K_X33_Y19, M4K_X33_Y16 ; Don't care           ; Don't care      ; Don't care      ;
; SRAM:SRAM_3|altsyncram:mem_rtl_0|altsyncram_i9c1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 1024                        ; 16                          ; 1024                        ; 16                          ; 16384               ; 4    ; None ; M4K_X19_Y21, M4K_X19_Y19, M4K_X19_Y18, M4K_X19_Y22 ; Don't care           ; Don't care      ; Don't care      ;
+----------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------+
; Other Routing Usage Summary                         ;
+-----------------------------+-----------------------+
; Other Routing Resource Type ; Usage                 ;
+-----------------------------+-----------------------+
; C4s                         ; 355 / 30,600 ( 1 % )  ;
; Direct links                ; 20 / 43,552 ( < 1 % ) ;
; Global clocks               ; 1 / 8 ( 13 % )        ;
; LAB clocks                  ; 13 / 312 ( 4 % )      ;
; LUT chains                  ; 2 / 10,854 ( < 1 % )  ;
; Local interconnects         ; 601 / 43,552 ( 1 % )  ;
; M4K buffers                 ; 48 / 1,872 ( 3 % )    ;
; R4s                         ; 844 / 28,560 ( 3 % )  ;
+-----------------------------+-----------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 6.30) ; Number of LABs  (Total = 23) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 0                            ;
; 2                                          ; 1                            ;
; 3                                          ; 1                            ;
; 4                                          ; 4                            ;
; 5                                          ; 4                            ;
; 6                                          ; 4                            ;
; 7                                          ; 1                            ;
; 8                                          ; 2                            ;
; 9                                          ; 3                            ;
; 10                                         ; 3                            ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.91) ; Number of LABs  (Total = 23) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 23                           ;
; 1 Clock enable                     ; 17                           ;
; 1 Sync. load                       ; 3                            ;
; 2 Clock enables                    ; 1                            ;
+------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+---------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 6.96) ; Number of LABs  (Total = 23) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 0                            ;
; 2                                           ; 1                            ;
; 3                                           ; 1                            ;
; 4                                           ; 4                            ;
; 5                                           ; 4                            ;
; 6                                           ; 4                            ;
; 7                                           ; 1                            ;
; 8                                           ; 1                            ;
; 9                                           ; 1                            ;
; 10                                          ; 1                            ;
; 11                                          ; 1                            ;
; 12                                          ; 3                            ;
; 13                                          ; 0                            ;
; 14                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.30) ; Number of LABs  (Total = 23) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 0                            ;
; 2                                               ; 1                            ;
; 3                                               ; 1                            ;
; 4                                               ; 4                            ;
; 5                                               ; 4                            ;
; 6                                               ; 5                            ;
; 7                                               ; 1                            ;
; 8                                               ; 1                            ;
; 9                                               ; 3                            ;
; 10                                              ; 2                            ;
; 11                                              ; 0                            ;
; 12                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 12.00) ; Number of LABs  (Total = 23) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 2                            ;
; 8                                            ; 0                            ;
; 9                                            ; 2                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 11                           ;
; 13                                           ; 2                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 2                            ;
; 18                                           ; 0                            ;
; 19                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP1C12Q240C8 for design "RAM"
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP1C6Q240C8 is compatible
Info (169124): Fitter converted 2 user pins into dedicated programming pins
    Info (169125): Pin ~nCSO~ is reserved at location 24
    Info (169125): Pin ~ASDO~ is reserved at location 37
Critical Warning (169085): No exact pin location assignment(s) for 12 pins of 48 total pins
    Info (169086): Pin address[0] not assigned to an exact location on the device
    Info (169086): Pin address[1] not assigned to an exact location on the device
    Info (169086): Pin address[2] not assigned to an exact location on the device
    Info (169086): Pin address[3] not assigned to an exact location on the device
    Info (169086): Pin address[4] not assigned to an exact location on the device
    Info (169086): Pin address[5] not assigned to an exact location on the device
    Info (169086): Pin address[6] not assigned to an exact location on the device
    Info (169086): Pin address[7] not assigned to an exact location on the device
    Info (169086): Pin address[8] not assigned to an exact location on the device
    Info (169086): Pin address[9] not assigned to an exact location on the device
    Info (169086): Pin address[10] not assigned to an exact location on the device
    Info (169086): Pin address[11] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RAM.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (186079): Completed User Assigned Global Signals Promotion Operation
Info (186363): DQS I/O pins require 0 global routing resources
Info (186216): Automatically promoted some destinations of signal "clk" to use Global clock in PIN 28
    Info (186217): Destination "clk_out" may be non-global or may not use global clock
Info (186079): Completed Auto Global Promotion Operation
Info (176234): Starting register packing
Info (186391): Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info (176243): Finished moving registers into I/O cells, LUTs, and RAM blocks
Info (176235): Finished register packing
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 12 (unused VREF, 3.3V VCCIO, 0 input, 12 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 21 total pin(s) used --  23 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 8 total pin(s) used --  34 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 9 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  42 pins available
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 10% of the available device resources in the region that extends from location X21_Y14 to location X31_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.39 seconds.
Info (186079): Completed Fixed Delay Chain Operation
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (186079): Completed Auto Delay Chain Operation
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/Administrator/Desktop/Project/RAM/output_files/RAM.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 5037 megabytes
    Info: Processing ended: Tue Nov 27 15:19:53 2018
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:06


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Administrator/Desktop/Project/RAM/output_files/RAM.fit.smsg.


