`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date:    13:14:30 11/27/2025 
// Design Name: 
// Module Name:    MUX4 
// Project Name: 
// Target Devices: 
// Tool versions: 
// Description: 
//
// Dependencies: 
//
// Revision: 
// Revision 0.01 - File Created
// Additional Comments: 
//
//////////////////////////////////////////////////////////////////////////////////
module MUX4(
	input [31:0] a,                 
   input [31:0] b,                 
   input [31:0] c,                 
   input [31:0] d,                 
   input [1:0] sel,               
   output reg [31:0] out=0);   
	
   always @ (*) begin
      case (sel)
         2'b00 : out = a;
         2'b01 : out = b;
         2'b10 : out = c;
         2'b11 : out = d;
      endcase
   end
endmodule
