Fitter report for edfc-fpga
Thu Aug 03 15:11:32 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Output Pin Default Load For Reported TCO
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Other Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Thu Aug 03 15:11:32 2017           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; edfc-fpga                                       ;
; Top-level Entity Name              ; main                                            ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C5T144C8                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 1,112 / 4,608 ( 24 % )                          ;
;     Total combinational functions  ; 914 / 4,608 ( 20 % )                            ;
;     Dedicated logic registers      ; 630 / 4,608 ( 14 % )                            ;
; Total registers                    ; 630                                             ;
; Total pins                         ; 88 / 89 ( 99 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 8,192 / 119,808 ( 7 % )                         ;
; Embedded Multiplier 9-bit elements ; 2 / 26 ( 8 % )                                  ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C5T144C8                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                               ;
+------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------+------------------+-----------------------+
; Node                   ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                               ; Destination Port ; Destination Port Name ;
+------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------+------------------+-----------------------+
; map_5:m5_inst|mul_a[0] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; map_5:m5_inst|lpm_mult:Mult1|mult_o5t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; map_5:m5_inst|mul_a[1] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; map_5:m5_inst|lpm_mult:Mult1|mult_o5t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; map_5:m5_inst|mul_a[2] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; map_5:m5_inst|lpm_mult:Mult1|mult_o5t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; map_5:m5_inst|mul_a[3] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; map_5:m5_inst|lpm_mult:Mult1|mult_o5t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; map_5:m5_inst|mul_a[4] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; map_5:m5_inst|lpm_mult:Mult1|mult_o5t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; map_5:m5_inst|mul_a[5] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; map_5:m5_inst|lpm_mult:Mult1|mult_o5t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; map_5:m5_inst|mul_a[6] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; map_5:m5_inst|lpm_mult:Mult1|mult_o5t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; map_5:m5_inst|mul_a[7] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; map_5:m5_inst|lpm_mult:Mult1|mult_o5t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; map_5:m5_inst|mul_b[0] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; map_5:m5_inst|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; map_5:m5_inst|mul_b[1] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; map_5:m5_inst|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; map_5:m5_inst|mul_b[2] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; map_5:m5_inst|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; map_5:m5_inst|mul_b[3] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; map_5:m5_inst|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; map_5:m5_inst|mul_b[4] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; map_5:m5_inst|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; map_5:m5_inst|mul_b[5] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; map_5:m5_inst|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; map_5:m5_inst|mul_b[6] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; map_5:m5_inst|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; map_5:m5_inst|mul_b[7] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; map_5:m5_inst|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; DATAB            ;                       ;
+------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1649 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1649 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1649    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 0       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/005/edfc-fpga.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 1,112 / 4,608 ( 24 % )  ;
;     -- Combinational with no register       ; 482                     ;
;     -- Register only                        ; 198                     ;
;     -- Combinational with a register        ; 432                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 502                     ;
;     -- 3 input functions                    ; 216                     ;
;     -- <=2 input functions                  ; 196                     ;
;     -- Register only                        ; 198                     ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 796                     ;
;     -- arithmetic mode                      ; 118                     ;
;                                             ;                         ;
; Total registers*                            ; 630 / 4,851 ( 13 % )    ;
;     -- Dedicated logic registers            ; 630 / 4,608 ( 14 % )    ;
;     -- I/O registers                        ; 0 / 243 ( 0 % )         ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 90 / 288 ( 31 % )       ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 88 / 89 ( 99 % )        ;
;     -- Clock pins                           ; 4 / 4 ( 100 % )         ;
;                                             ;                         ;
; Global signals                              ; 5                       ;
; M4Ks                                        ; 2 / 26 ( 8 % )          ;
; Total block memory bits                     ; 8,192 / 119,808 ( 7 % ) ;
; Total block memory implementation bits      ; 9,216 / 119,808 ( 8 % ) ;
; Embedded Multiplier 9-bit elements          ; 2 / 26 ( 8 % )          ;
; PLLs                                        ; 0 / 2 ( 0 % )           ;
; Global clocks                               ; 5 / 8 ( 63 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 8% / 8% / 8%            ;
; Peak interconnect usage (total/H/V)         ; 11% / 10% / 11%         ;
; Maximum fan-out                             ; 548                     ;
; Highest non-global fan-out                  ; 60                      ;
; Total fan-out                               ; 5093                    ;
; Average fan-out                             ; 2.90                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1112 / 4608 ( 24 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 482                  ; 0                              ;
;     -- Register only                        ; 198                  ; 0                              ;
;     -- Combinational with a register        ; 432                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 502                  ; 0                              ;
;     -- 3 input functions                    ; 216                  ; 0                              ;
;     -- <=2 input functions                  ; 196                  ; 0                              ;
;     -- Register only                        ; 198                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 796                  ; 0                              ;
;     -- arithmetic mode                      ; 118                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 630                  ; 0                              ;
;     -- Dedicated logic registers            ; 630 / 4608 ( 14 % )  ; 0 / 4608 ( 0 % )               ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 90 / 288 ( 31 % )    ; 0 / 288 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 88                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 2 / 26 ( 8 % )       ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 8192                 ; 0                              ;
; Total RAM block bits                        ; 9216                 ; 0                              ;
; M4K                                         ; 2 / 26 ( 7 % )       ; 0 / 26 ( 0 % )                 ;
; Clock control block                         ; 5 / 10 ( 50 % )      ; 0 / 10 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 5145                 ; 0                              ;
;     -- Registered Connections               ; 1265                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 37                   ; 0                              ;
;     -- Output Ports                         ; 35                   ; 0                              ;
;     -- Bidir Ports                          ; 16                   ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                         ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk          ; 17    ; 1        ; 0            ; 6            ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; cpu_addr[0]  ; 67    ; 4        ; 24           ; 0            ; 0           ; 44                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; cpu_addr[10] ; 26    ; 1        ; 0            ; 5            ; 2           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; cpu_addr[11] ; 25    ; 1        ; 0            ; 5            ; 1           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; cpu_addr[12] ; 28    ; 1        ; 0            ; 4            ; 3           ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; cpu_addr[13] ; 24    ; 1        ; 0            ; 5            ; 0           ; 22                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; cpu_addr[14] ; 30    ; 1        ; 0            ; 2            ; 2           ; 22                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; cpu_addr[1]  ; 65    ; 4        ; 21           ; 0            ; 0           ; 59                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; cpu_addr[2]  ; 64    ; 4        ; 21           ; 0            ; 1           ; 28                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; cpu_addr[3]  ; 63    ; 4        ; 19           ; 0            ; 0           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; cpu_addr[4]  ; 60    ; 4        ; 14           ; 0            ; 0           ; 21                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; cpu_addr[5]  ; 48    ; 4        ; 5            ; 0            ; 0           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; cpu_addr[6]  ; 47    ; 4        ; 5            ; 0            ; 1           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; cpu_addr[7]  ; 45    ; 4        ; 3            ; 0            ; 0           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; cpu_addr[8]  ; 44    ; 4        ; 3            ; 0            ; 1           ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; cpu_addr[9]  ; 43    ; 4        ; 3            ; 0            ; 2           ; 13                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; cpu_ce       ; 88    ; 3        ; 28           ; 7            ; 3           ; 28                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; cpu_m2       ; 27    ; 1        ; 0            ; 5            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; cpu_rw       ; 94    ; 3        ; 28           ; 9            ; 2           ; 39                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; max2         ; 18    ; 1        ; 0            ; 6            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mclk         ; 21    ; 1        ; 0            ; 6            ; 2           ; 14                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ppu_addr[0]  ; 115   ; 2        ; 24           ; 14           ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ppu_addr[10] ; 101   ; 3        ; 28           ; 11           ; 0           ; 26                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ppu_addr[11] ; 103   ; 3        ; 28           ; 12           ; 1           ; 45                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ppu_addr[12] ; 2     ; 1        ; 0            ; 13           ; 1           ; 41                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ppu_addr[13] ; 3     ; 1        ; 0            ; 13           ; 2           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ppu_addr[1]  ; 114   ; 2        ; 26           ; 14           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ppu_addr[2]  ; 113   ; 2        ; 26           ; 14           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ppu_addr[3]  ; 112   ; 2        ; 26           ; 14           ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ppu_addr[4]  ; 93    ; 3        ; 28           ; 8            ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ppu_addr[5]  ; 91    ; 3        ; 28           ; 7            ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ppu_addr[6]  ; 9     ; 1        ; 0            ; 11           ; 3           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ppu_addr[7]  ; 92    ; 3        ; 28           ; 8            ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ppu_addr[8]  ; 4     ; 1        ; 0            ; 13           ; 3           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ppu_addr[9]  ; 104   ; 3        ; 28           ; 12           ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ppu_rd       ; 89    ; 3        ; 28           ; 7            ; 2           ; 4                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ppu_wr       ; 90    ; 3        ; 28           ; 7            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; chr_ce        ; 118   ; 2        ; 21           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; chr_map[0]    ; 1     ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; chr_map[1]    ; 144   ; 2        ; 1            ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; chr_map[2]    ; 143   ; 2        ; 1            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; chr_map[3]    ; 142   ; 2        ; 1            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; chr_map[4]    ; 141   ; 2        ; 1            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; chr_map[5]    ; 133   ; 2        ; 7            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; chr_map[6]    ; 132   ; 2        ; 9            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; chr_map[7]    ; 129   ; 2        ; 12           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; chr_map[8]    ; 126   ; 2        ; 14           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; chr_oe        ; 134   ; 2        ; 7            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; chr_we        ; 125   ; 2        ; 14           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; cpu_exp       ; 97    ; 3        ; 28           ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; cpu_irq       ; 96    ; 3        ; 28           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; max0          ; 40    ; 4        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; max1          ; 41    ; 4        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ppu_ciram_a10 ; 100   ; 3        ; 28           ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ppu_ciram_ce  ; 99    ; 3        ; 28           ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ppu_dir       ; 7     ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ppu_ex        ; 8     ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; prg_ce        ; 52    ; 4        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; prg_map[0]    ; 58    ; 4        ; 12           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; prg_map[1]    ; 59    ; 4        ; 14           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; prg_map[2]    ; 57    ; 4        ; 12           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; prg_map[3]    ; 55    ; 4        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; prg_map[4]    ; 53    ; 4        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; prg_map[5]    ; 73    ; 3        ; 28           ; 1            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; prg_map[6]    ; 74    ; 3        ; 28           ; 1            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; prg_map[7]    ; 75    ; 3        ; 28           ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; prg_map[8]    ; 76    ; 3        ; 28           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; prg_oe        ; 79    ; 3        ; 28           ; 5            ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; prg_we        ; 51    ; 4        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ram_ce        ; 32    ; 1        ; 0            ; 2            ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ram_oe        ; 42    ; 4        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ram_we        ; 31    ; 1        ; 0            ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                      ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; cpu_dat[0] ; 87    ; 3        ; 28           ; 6            ; 0           ; 53                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; cpu_dat[7]~25        ; -                   ;
; cpu_dat[1] ; 86    ; 3        ; 28           ; 6            ; 1           ; 51                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; cpu_dat[7]~25        ; -                   ;
; cpu_dat[2] ; 81    ; 3        ; 28           ; 5            ; 1           ; 47                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; cpu_dat[7]~25        ; -                   ;
; cpu_dat[3] ; 80    ; 3        ; 28           ; 5            ; 2           ; 57                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; cpu_dat[7]~25        ; -                   ;
; cpu_dat[4] ; 72    ; 4        ; 26           ; 0            ; 0           ; 58                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; cpu_dat[7]~25        ; -                   ;
; cpu_dat[5] ; 71    ; 4        ; 26           ; 0            ; 1           ; 52                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; cpu_dat[7]~25        ; -                   ;
; cpu_dat[6] ; 70    ; 4        ; 26           ; 0            ; 2           ; 47                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; cpu_dat[7]~25        ; -                   ;
; cpu_dat[7] ; 69    ; 4        ; 26           ; 0            ; 3           ; 48                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; cpu_dat[7]~25        ; -                   ;
; ppu_dat[0] ; 119   ; 2        ; 21           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; ppu_dat~17           ; -                   ;
; ppu_dat[1] ; 120   ; 2        ; 19           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; ppu_dat~17           ; -                   ;
; ppu_dat[2] ; 121   ; 2        ; 19           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; ppu_dat~17           ; -                   ;
; ppu_dat[3] ; 122   ; 2        ; 19           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; ppu_dat~17           ; -                   ;
; ppu_dat[4] ; 139   ; 2        ; 3            ; 14           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; ppu_dat~17           ; -                   ;
; ppu_dat[5] ; 137   ; 2        ; 3            ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; ppu_dat~17           ; -                   ;
; ppu_dat[6] ; 136   ; 2        ; 3            ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; ppu_dat~17           ; -                   ;
; ppu_dat[7] ; 135   ; 2        ; 3            ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; ppu_dat~17           ; -                   ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 18 / 19 ( 95 % )  ; 3.3V          ; --           ;
; 2        ; 23 / 23 ( 100 % ) ; 3.3V          ; --           ;
; 3        ; 23 / 23 ( 100 % ) ; 3.3V          ; --           ;
; 4        ; 24 / 24 ( 100 % ) ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                             ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; chr_map[0]     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 2        ; 1          ; 1        ; ppu_addr[12]   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 3        ; 2          ; 1        ; ppu_addr[13]   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ; 3          ; 1        ; ppu_addr[8]    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; ppu_dir        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 11         ; 1        ; ppu_ex         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 9        ; 12         ; 1        ; ppu_addr[6]    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 10       ; 13         ; 1        ; #TDO           ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 14         ; 1        ; #TMS           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 15         ; 1        ; #TCK           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 16         ; 1        ; #TDI           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 17         ; 1        ; ^DATA0         ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; ^DCLK          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; ^nCE           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 20         ; 1        ; clk            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 21         ; 1        ; max2           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 19       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 22         ; 1        ; ^nCONFIG       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 23         ; 1        ; mclk           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 22       ; 24         ; 1        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 25         ; 1        ; cpu_addr[13]   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ; 26         ; 1        ; cpu_addr[11]   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 26       ; 27         ; 1        ; cpu_addr[10]   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 27       ; 28         ; 1        ; cpu_m2         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 28       ; 32         ; 1        ; cpu_addr[12]   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 40         ; 1        ; cpu_addr[14]   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 41         ; 1        ; ram_we         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 42         ; 1        ; ram_ce         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 43         ; 4        ; max0           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 41       ; 44         ; 4        ; max1           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 42       ; 45         ; 4        ; ram_oe         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 46         ; 4        ; cpu_addr[9]    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 47         ; 4        ; cpu_addr[8]    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ; 48         ; 4        ; cpu_addr[7]    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 49         ; 4        ; cpu_addr[6]    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 48       ; 50         ; 4        ; cpu_addr[5]    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 49       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 52         ; 4        ; prg_we         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 53         ; 4        ; prg_ce         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 57         ; 4        ; prg_map[4]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 58         ; 4        ; prg_map[3]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 59         ; 4        ; prg_map[2]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 60         ; 4        ; prg_map[0]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 63         ; 4        ; prg_map[1]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 64         ; 4        ; cpu_addr[4]    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 72         ; 4        ; cpu_addr[3]    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 75         ; 4        ; cpu_addr[2]    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 76         ; 4        ; cpu_addr[1]    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 79         ; 4        ; cpu_addr[0]    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 80         ; 4        ; cpu_dat[7]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 81         ; 4        ; cpu_dat[6]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 82         ; 4        ; cpu_dat[5]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 83         ; 4        ; cpu_dat[4]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 84         ; 3        ; prg_map[5]     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 85         ; 3        ; prg_map[6]     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 86         ; 3        ; prg_map[7]     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 87         ; 3        ; prg_map[8]     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 95         ; 3        ; prg_oe         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 80       ; 97         ; 3        ; cpu_dat[3]     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 81       ; 98         ; 3        ; cpu_dat[2]     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 82       ; 99         ; 3        ; ^nSTATUS       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 100        ; 3        ; ^CONF_DONE     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 101        ; 3        ; ^MSEL1         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 102        ; 3        ; ^MSEL0         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 103        ; 3        ; cpu_dat[1]     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 104        ; 3        ; cpu_dat[0]     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 105        ; 3        ; cpu_ce         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 89       ; 106        ; 3        ; ppu_rd         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 90       ; 107        ; 3        ; ppu_wr         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 91       ; 108        ; 3        ; ppu_addr[5]    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 92       ; 109        ; 3        ; ppu_addr[7]    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 93       ; 110        ; 3        ; ppu_addr[4]    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 94       ; 111        ; 3        ; cpu_rw         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 112        ; 3        ; cpu_irq        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 97       ; 113        ; 3        ; cpu_exp        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 98       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 119        ; 3        ; ppu_ciram_ce   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 120        ; 3        ; ppu_ciram_a10  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 121        ; 3        ; ppu_addr[10]   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 125        ; 3        ; ppu_addr[11]   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 126        ; 3        ; ppu_addr[9]    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 127        ; 2        ; ppu_addr[3]    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 128        ; 2        ; ppu_addr[2]    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 129        ; 2        ; ppu_addr[1]    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 130        ; 2        ; ppu_addr[0]    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 134        ; 2        ; chr_ce         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 119      ; 135        ; 2        ; ppu_dat[0]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 137        ; 2        ; ppu_dat[1]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 138        ; 2        ; ppu_dat[2]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ; 139        ; 2        ; ppu_dat[3]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 123      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 144        ; 2        ; chr_we         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 145        ; 2        ; chr_map[8]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 148        ; 2        ; chr_map[7]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 153        ; 2        ; chr_map[6]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 154        ; 2        ; chr_map[5]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ; 155        ; 2        ; chr_oe         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 135      ; 162        ; 2        ; ppu_dat[7]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 163        ; 2        ; ppu_dat[6]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 164        ; 2        ; ppu_dat[5]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 165        ; 2        ; ppu_dat[4]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 140      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 166        ; 2        ; chr_map[4]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 167        ; 2        ; chr_map[3]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 168        ; 2        ; chr_map[2]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 169        ; 2        ; chr_map[1]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                 ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------+--------------+
; |main                                        ; 1112 (114)  ; 630 (1)                   ; 0 (0)         ; 8192        ; 2    ; 2            ; 2       ; 0         ; 88   ; 0            ; 482 (109)    ; 198 (0)           ; 432 (52)         ; |main                                                                                               ; work         ;
;    |map_255:m255_inst|                       ; 386 (143)   ; 262 (82)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 124 (61)     ; 110 (15)          ; 152 (66)         ; |main|map_255:m255_inst                                                                             ; work         ;
;       |gg_cnt:gg_control|                    ; 244 (23)    ; 180 (5)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (18)      ; 95 (0)            ; 86 (9)           ; |main|map_255:m255_inst|gg_cnt:gg_control                                                           ; work         ;
;          |gg_code:gg0|                       ; 57 (57)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 19 (19)           ; 22 (22)          ; |main|map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0                                               ; work         ;
;          |gg_code:gg1|                       ; 39 (39)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 18 (18)           ; 16 (16)          ; |main|map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1                                               ; work         ;
;          |gg_code:gg2|                       ; 40 (40)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 13 (13)           ; 21 (21)          ; |main|map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2                                               ; work         ;
;          |gg_code:gg3|                       ; 47 (47)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 27 (27)           ; 7 (7)            ; |main|map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3                                               ; work         ;
;          |gg_code:gg4|                       ; 39 (39)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 18 (18)           ; 16 (16)          ; |main|map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4                                               ; work         ;
;    |map_5:m5_inst|                           ; 359 (359)   ; 231 (231)                 ; 0 (0)         ; 8192        ; 2    ; 2            ; 2       ; 0         ; 0    ; 0            ; 125 (125)    ; 57 (57)           ; 177 (177)        ; |main|map_5:m5_inst                                                                                 ; work         ;
;       |exram:exram_inst|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|map_5:m5_inst|exram:exram_inst                                                                ; work         ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|map_5:m5_inst|exram:exram_inst|altsyncram:altsyncram_component                                ; work         ;
;             |altsyncram_3ua1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|map_5:m5_inst|exram:exram_inst|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated ; work         ;
;       |lpm_mult:Mult0|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|map_5:m5_inst|lpm_mult:Mult0                                                                  ; work         ;
;          |mult_o5t:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|map_5:m5_inst|lpm_mult:Mult0|mult_o5t:auto_generated                                          ; work         ;
;       |lpm_mult:Mult1|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|map_5:m5_inst|lpm_mult:Mult1                                                                  ; work         ;
;          |mult_o5t:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main|map_5:m5_inst|lpm_mult:Mult1|mult_o5t:auto_generated                                          ; work         ;
;    |mmc5_snd:snd_inst|                       ; 261 (74)    ; 136 (34)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 124 (40)     ; 31 (0)            ; 106 (38)         ; |main|mmc5_snd:snd_inst                                                                             ; work         ;
;       |pulse:pulse_1|                        ; 85 (85)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 16 (16)           ; 36 (36)          ; |main|mmc5_snd:snd_inst|pulse:pulse_1                                                               ; work         ;
;       |pulse:pulse_2|                        ; 102 (102)   ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (51)      ; 15 (15)           ; 36 (36)          ; |main|mmc5_snd:snd_inst|pulse:pulse_2                                                               ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; cpu_irq       ; Output   ; --            ; --            ; --                    ; --  ;
; cpu_dat[0]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; cpu_dat[1]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; cpu_dat[2]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; cpu_dat[3]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; cpu_dat[4]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; cpu_dat[5]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; cpu_dat[6]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; cpu_dat[7]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; ppu_dat[0]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; ppu_dat[1]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; ppu_dat[2]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; ppu_dat[3]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; ppu_dat[4]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; ppu_dat[5]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; ppu_dat[6]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; ppu_dat[7]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; cpu_m2        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; cpu_exp       ; Output   ; --            ; --            ; --                    ; --  ;
; ppu_ciram_ce  ; Output   ; --            ; --            ; --                    ; --  ;
; ppu_ciram_a10 ; Output   ; --            ; --            ; --                    ; --  ;
; ppu_dir       ; Output   ; --            ; --            ; --                    ; --  ;
; ppu_ex        ; Output   ; --            ; --            ; --                    ; --  ;
; prg_map[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; prg_map[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; prg_map[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; prg_map[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; prg_map[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; prg_map[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; prg_map[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; prg_map[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; prg_map[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; prg_ce        ; Output   ; --            ; --            ; --                    ; --  ;
; prg_oe        ; Output   ; --            ; --            ; --                    ; --  ;
; prg_we        ; Output   ; --            ; --            ; --                    ; --  ;
; chr_map[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; chr_map[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; chr_map[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; chr_map[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; chr_map[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; chr_map[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; chr_map[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; chr_map[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; chr_map[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; chr_ce        ; Output   ; --            ; --            ; --                    ; --  ;
; chr_oe        ; Output   ; --            ; --            ; --                    ; --  ;
; chr_we        ; Output   ; --            ; --            ; --                    ; --  ;
; ram_ce        ; Output   ; --            ; --            ; --                    ; --  ;
; ram_oe        ; Output   ; --            ; --            ; --                    ; --  ;
; ram_we        ; Output   ; --            ; --            ; --                    ; --  ;
; max0          ; Output   ; --            ; --            ; --                    ; --  ;
; max1          ; Output   ; --            ; --            ; --                    ; --  ;
; ppu_addr[12]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ppu_addr[10]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ppu_addr[11]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ppu_addr[13]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ppu_rd        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; cpu_addr[10]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; cpu_addr[11]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; cpu_addr[13]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; cpu_addr[14]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; cpu_ce        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; cpu_addr[12]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; mclk          ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; cpu_addr[0]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; cpu_addr[1]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; cpu_addr[2]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; cpu_addr[3]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; cpu_addr[4]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; cpu_addr[5]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; cpu_addr[6]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; cpu_rw        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; cpu_addr[7]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; cpu_addr[8]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; cpu_addr[9]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; ppu_wr        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; max2          ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; clk           ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; ppu_addr[0]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; ppu_addr[1]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; ppu_addr[2]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; ppu_addr[3]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; ppu_addr[4]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ppu_addr[5]   ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; ppu_addr[6]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ppu_addr[7]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ppu_addr[8]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ppu_addr[9]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+---------------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                      ;
+-----------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                   ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------+-------------------+---------+
; cpu_dat[0]                                                            ;                   ;         ;
;      - map_5:m5_inst|lpm_mult:Mult1|mult_o5t:auto_generated|mac_mult1 ; 0                 ; 6       ;
;      - map_5:m5_inst|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pcm[0]                                       ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_1|puls_cfg[0][0]                 ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|puls_cfg[0][0]                 ; 0                 ; 6       ;
;      - map_5:m5_inst|ntb_map[0]                                       ; 0                 ; 6       ;
;      - map_255:m255_inst|reg_prg_map[0]                               ; 0                 ; 6       ;
;      - map_255:m255_inst|reg_srm_map[0]                               ; 0                 ; 6       ;
;      - map_5:m5_inst|prg_bank[1][0]                                   ; 0                 ; 6       ;
;      - map_5:m5_inst|prg_bank[2][0]                                   ; 0                 ; 6       ;
;      - map_5:m5_inst|prg_bank[0][0]                                   ; 0                 ; 6       ;
;      - map_5:m5_inst|ram_bank[0]                                      ; 0                 ; 6       ;
;      - map_255:m255_inst|prg_size[0]                                  ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|code[0]        ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|code[0]        ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|code[0]        ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_b[0][0]                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_a[1][0]                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_a[3][0]                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_a[4][0]                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_a[0][0]                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_a[6][0]                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_b[1][0]                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_mode[0]                                      ; 0                 ; 6       ;
;      - map_255:m255_inst|reg_chr_map[0]                               ; 0                 ; 6       ;
;      - map_255:m255_inst|chr_size[0]                                  ; 0                 ; 6       ;
;      - map_255:m255_inst|map_idx~0                                    ; 0                 ; 6       ;
;      - map_255:m255_inst|cmd_addr[0]                                  ; 0                 ; 6       ;
;      - map_5:m5_inst|prg_mode~1                                       ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|gg_cmp_ok~1    ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|gg_cmp_ok~3    ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|gg_cmp_ok~1    ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|gg_cmp_ok~3    ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|gg_cmp_ok~1    ; 0                 ; 6       ;
;      - map_5:m5_inst|irq_val[0]                                       ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|cfg~2                                        ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_hi[0]~2                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|tile_idx[0]                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|ext_cfg[0]                                       ; 0                 ; 6       ;
;      - map_255:m255_inst|reset_mode~1                                 ; 0                 ; 6       ;
;      - map_5:m5_inst|ex_di[0]~0                                       ; 0                 ; 6       ;
;      - map_5:m5_inst|prg_bank~19                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|lpm_mult:Mult1|mult_o5t:auto_generated|mac_mult1 ; 0                 ; 6       ;
;      - map_5:m5_inst|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_a[5][0]~feeder                               ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|code[0]~feeder ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|puls_cfg[2][0]~feeder          ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|puls_cfg[3][0]~feeder          ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_a[2][0]~feeder                               ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_b[2][0]~feeder                               ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_b[3][0]~feeder                               ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_a[7][0]~feeder                               ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|code[0]~feeder ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_1|puls_cfg[2][0]~feeder          ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_1|puls_cfg[3][0]~feeder          ; 0                 ; 6       ;
; cpu_dat[1]                                                            ;                   ;         ;
;      - map_5:m5_inst|lpm_mult:Mult1|mult_o5t:auto_generated|mac_mult1 ; 1                 ; 6       ;
;      - map_5:m5_inst|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pcm[1]                                       ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_1|puls_cfg[0][1]                 ; 1                 ; 6       ;
;      - map_5:m5_inst|ntb_map[1]                                       ; 1                 ; 6       ;
;      - map_255:m255_inst|reg_prg_map[1]                               ; 1                 ; 6       ;
;      - map_5:m5_inst|prg_bank[1][1]                                   ; 1                 ; 6       ;
;      - map_5:m5_inst|prg_bank[2][1]                                   ; 1                 ; 6       ;
;      - map_5:m5_inst|prg_bank[0][1]                                   ; 1                 ; 6       ;
;      - map_255:m255_inst|reg_srm_map[1]                               ; 1                 ; 6       ;
;      - map_5:m5_inst|ram_bank[1]                                      ; 1                 ; 6       ;
;      - map_255:m255_inst|prg_size[1]                                  ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|code[1]        ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_a[5][1]                                      ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_a[1][1]                                      ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_a[3][1]                                      ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_a[4][1]                                      ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_a[6][1]                                      ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_b[2][1]                                      ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_b[0][1]                                      ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_b[3][1]                                      ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_b[1][1]                                      ; 1                 ; 6       ;
;      - map_255:m255_inst|chr_size[1]                                  ; 1                 ; 6       ;
;      - map_255:m255_inst|cmd_addr[1]                                  ; 1                 ; 6       ;
;      - map_255:m255_inst|map_idx~3                                    ; 1                 ; 6       ;
;      - map_5:m5_inst|prg_mode~3                                       ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|gg_cmp_ok~1    ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|gg_cmp_ok~3    ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|gg_cmp_ok~1    ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|Equal1~0       ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|gg_cmp_ok~1    ; 1                 ; 6       ;
;      - map_5:m5_inst|irq_val[1]                                       ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|cfg~0                                        ; 1                 ; 6       ;
;      - map_5:m5_inst|ext_cfg[1]                                       ; 1                 ; 6       ;
;      - map_5:m5_inst|tile_idx[1]                                      ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|puls_cfg[2][1]                 ; 1                 ; 6       ;
;      - map_5:m5_inst|ex_di[1]~1                                       ; 1                 ; 6       ;
;      - map_5:m5_inst|prg_bank~23                                      ; 1                 ; 6       ;
;      - map_5:m5_inst|lpm_mult:Mult1|mult_o5t:auto_generated|mac_mult1 ; 1                 ; 6       ;
;      - map_5:m5_inst|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|code[1]~feeder ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|code[1]~feeder ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|code[1]~feeder ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_1|puls_cfg[2][1]~feeder          ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_1|puls_cfg[3][1]~feeder          ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|puls_cfg[0][1]~feeder          ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|puls_cfg[3][1]~feeder          ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_a[7][1]~feeder                               ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_mode[1]~feeder                               ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_a[2][1]~feeder                               ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_a[0][1]~feeder                               ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|code[1]~feeder ; 1                 ; 6       ;
;      - map_255:m255_inst|reg_chr_map[1]~feeder                        ; 1                 ; 6       ;
; cpu_dat[2]                                                            ;                   ;         ;
;      - map_5:m5_inst|lpm_mult:Mult1|mult_o5t:auto_generated|mac_mult1 ; 1                 ; 6       ;
;      - map_5:m5_inst|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pcm[2]                                       ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_1|puls_cfg[0][2]                 ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|puls_cfg[0][2]                 ; 1                 ; 6       ;
;      - map_5:m5_inst|ntb_map[2]                                       ; 1                 ; 6       ;
;      - map_255:m255_inst|reg_prg_map[2]                               ; 1                 ; 6       ;
;      - map_5:m5_inst|ram_bank[2]                                      ; 1                 ; 6       ;
;      - map_5:m5_inst|prg_bank[2][2]                                   ; 1                 ; 6       ;
;      - map_5:m5_inst|prg_bank[0][2]                                   ; 1                 ; 6       ;
;      - map_255:m255_inst|reg_srm_map[2]                               ; 1                 ; 6       ;
;      - map_255:m255_inst|prg_size[2]                                  ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|code[2]        ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|code[2]        ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|code[2]        ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|code[2]        ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_a[1][2]                                      ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_a[7][2]                                      ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_a[3][2]                                      ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_a[4][2]                                      ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_a[2][2]                                      ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_a[0][2]                                      ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_a[6][2]                                      ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_b[2][2]                                      ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_b[0][2]                                      ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_b[1][2]                                      ; 1                 ; 6       ;
;      - map_255:m255_inst|chr_size[2]                                  ; 1                 ; 6       ;
;      - map_255:m255_inst|cmd_addr[2]                                  ; 1                 ; 6       ;
;      - map_255:m255_inst|map_idx~2                                    ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|gg_cmp_ok~2    ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|gg_cmp_ok~4    ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|Equal1~0       ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|gg_cmp_ok~2    ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|gg_cmp_ok~2    ; 1                 ; 6       ;
;      - map_5:m5_inst|irq_val[2]                                       ; 1                 ; 6       ;
;      - map_5:m5_inst|tile_idx[2]                                      ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_1|puls_cfg[2][2]                 ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_1|puls_cfg[3][2]                 ; 1                 ; 6       ;
;      - map_5:m5_inst|ex_di[2]~2                                       ; 1                 ; 6       ;
;      - map_5:m5_inst|prg_bank~24                                      ; 1                 ; 6       ;
;      - map_5:m5_inst|lpm_mult:Mult1|mult_o5t:auto_generated|mac_mult1 ; 1                 ; 6       ;
;      - map_5:m5_inst|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; 1                 ; 6       ;
;      - map_5:m5_inst|prg_bank[1][2]~feeder                            ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|puls_cfg[3][2]~feeder          ; 1                 ; 6       ;
;      - map_255:m255_inst|reg_chr_map[2]~feeder                        ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|puls_cfg[2][2]~feeder          ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_a[5][2]~feeder                               ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_b[3][2]~feeder                               ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|code[2]~feeder ; 1                 ; 6       ;
; cpu_dat[3]                                                            ;                   ;         ;
;      - map_5:m5_inst|lpm_mult:Mult1|mult_o5t:auto_generated|mac_mult1 ; 0                 ; 6       ;
;      - map_5:m5_inst|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pcm[3]                                       ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|puls_cfg[0][3]                 ; 0                 ; 6       ;
;      - map_5:m5_inst|ntb_map[3]                                       ; 0                 ; 6       ;
;      - map_255:m255_inst|reg_prg_map[3]                               ; 0                 ; 6       ;
;      - map_255:m255_inst|reg_srm_map[3]                               ; 0                 ; 6       ;
;      - map_5:m5_inst|prg_bank[1][3]                                   ; 0                 ; 6       ;
;      - map_5:m5_inst|prg_bank[0][3]                                   ; 0                 ; 6       ;
;      - map_5:m5_inst|prg_bank[2][3]                                   ; 0                 ; 6       ;
;      - map_255:m255_inst|prg_size[3]                                  ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|code[3]        ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|code[3]        ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|code[3]        ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_b[2][3]                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_b[0][3]                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_b[3][3]                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_b[1][3]                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_a[4][3]                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_a[0][3]                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_a[6][3]                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_a[1][3]                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_a[7][3]                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_a[3][3]                                      ; 0                 ; 6       ;
;      - map_255:m255_inst|reg_chr_map[3]                               ; 0                 ; 6       ;
;      - map_255:m255_inst|chr_size[3]                                  ; 0                 ; 6       ;
;      - map_255:m255_inst|cmd_addr[3]                                  ; 0                 ; 6       ;
;      - map_255:m255_inst|map_idx~4                                    ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|gg_cmp_ok~2    ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|gg_cmp_ok~4    ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|gg_cmp_ok~2    ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|gg_cmp_ok~2    ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|gg_cmp_ok~2    ; 0                 ; 6       ;
;      - map_5:m5_inst|irq_val[3]                                       ; 0                 ; 6       ;
;      - map_5:m5_inst|tile_idx[3]                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|bgr_on~0                                         ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[7]~17              ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[5]~19              ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[5]~21              ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[1]~22              ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[1]~23              ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|puls_cfg[2][3]                 ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_1|puls_cfg[2][3]                 ; 0                 ; 6       ;
;      - map_5:m5_inst|ex_di[3]~3                                       ; 0                 ; 6       ;
;      - map_5:m5_inst|prg_bank~25                                      ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr~18                     ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[3]~2               ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[3]~3               ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[2]~14              ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[2]~15              ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[4]~27              ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[6]~29              ; 0                 ; 6       ;
;      - map_5:m5_inst|lpm_mult:Mult1|mult_o5t:auto_generated|mac_mult1 ; 0                 ; 6       ;
;      - map_5:m5_inst|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_1|puls_cfg[0][3]~feeder          ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_a[2][3]~feeder                               ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_a[5][3]~feeder                               ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|code[3]~feeder ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|code[3]~feeder ; 0                 ; 6       ;
; cpu_dat[4]                                                            ;                   ;         ;
;      - map_5:m5_inst|lpm_mult:Mult1|mult_o5t:auto_generated|mac_mult1 ; 1                 ; 6       ;
;      - map_5:m5_inst|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pcm[4]                                       ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|puls_cfg[0][4]                 ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_1|puls_cfg[0][4]                 ; 1                 ; 6       ;
;      - map_5:m5_inst|ntb_map[4]                                       ; 1                 ; 6       ;
;      - map_5:m5_inst|prg_bank[0][4]                                   ; 1                 ; 6       ;
;      - map_5:m5_inst|prg_bank[1][4]                                   ; 1                 ; 6       ;
;      - map_5:m5_inst|prg_bank[2][4]                                   ; 1                 ; 6       ;
;      - map_255:m255_inst|reg_srm_map[4]                               ; 1                 ; 6       ;
;      - map_255:m255_inst|prg_size[4]                                  ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|code[4]        ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|code[4]        ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|code[4]        ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_a[4][4]                                      ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_a[6][4]                                      ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_a[5][4]                                      ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_a[1][4]                                      ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_a[7][4]                                      ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_a[3][4]                                      ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_b[2][4]                                      ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_b[0][4]                                      ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_b[3][4]                                      ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_b[1][4]                                      ; 1                 ; 6       ;
;      - map_255:m255_inst|reg_chr_map[4]                               ; 1                 ; 6       ;
;      - map_255:m255_inst|chr_size[4]                                  ; 1                 ; 6       ;
;      - map_255:m255_inst|cmd_addr[4]                                  ; 1                 ; 6       ;
;      - map_255:m255_inst|map_idx~5                                    ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|Equal1~0       ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|gg_cmp_ok~5    ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|gg_cmp_ok~3    ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|gg_cmp_ok~4    ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|gg_cmp_ok~3    ; 1                 ; 6       ;
;      - map_5:m5_inst|tile_idx[4]                                      ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[7]~17              ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[7]~18              ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[5]~19              ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[5]~20              ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[1]~22              ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[1]~23              ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|puls_cfg[2][4]                 ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_1|puls_cfg[2][4]                 ; 1                 ; 6       ;
;      - map_5:m5_inst|ex_di[4]~4                                       ; 1                 ; 6       ;
;      - map_5:m5_inst|prg_bank~26                                      ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[3]~2               ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[3]~3               ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[2]~14              ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[2]~15              ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[4]~26              ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[4]~27              ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[6]~28              ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[6]~29              ; 1                 ; 6       ;
;      - map_5:m5_inst|lpm_mult:Mult1|mult_o5t:auto_generated|mac_mult1 ; 1                 ; 6       ;
;      - map_5:m5_inst|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|code[4]~feeder ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|code[4]~feeder ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_a[0][4]~feeder                               ; 1                 ; 6       ;
;      - map_5:m5_inst|irq_val[4]~feeder                                ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_a[2][4]~feeder                               ; 1                 ; 6       ;
;      - map_255:m255_inst|reg_prg_map[4]~feeder                        ; 1                 ; 6       ;
; cpu_dat[5]                                                            ;                   ;         ;
;      - map_5:m5_inst|lpm_mult:Mult1|mult_o5t:auto_generated|mac_mult1 ; 0                 ; 6       ;
;      - map_5:m5_inst|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pcm[5]                                       ; 0                 ; 6       ;
;      - map_5:m5_inst|ntb_map[5]                                       ; 0                 ; 6       ;
;      - map_255:m255_inst|reg_prg_map[5]                               ; 0                 ; 6       ;
;      - map_255:m255_inst|reg_srm_map[5]                               ; 0                 ; 6       ;
;      - map_5:m5_inst|prg_bank[1][5]                                   ; 0                 ; 6       ;
;      - map_5:m5_inst|prg_bank[0][5]                                   ; 0                 ; 6       ;
;      - map_5:m5_inst|prg_bank[2][5]                                   ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|code[5]        ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_b[2][5]                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_b[0][5]                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_b[3][5]                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_b[1][5]                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_a[4][5]                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_a[2][5]                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_a[6][5]                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_a[5][5]                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_a[1][5]                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_a[7][5]                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_a[3][5]                                      ; 0                 ; 6       ;
;      - map_255:m255_inst|reg_chr_map[5]                               ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|puls_cfg[0][5]                 ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_1|puls_cfg[0][5]                 ; 0                 ; 6       ;
;      - map_255:m255_inst|cmd_addr[5]                                  ; 0                 ; 6       ;
;      - map_255:m255_inst|map_idx~6                                    ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|gg_cmp_ok~3    ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|gg_cmp_ok~5    ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|gg_cmp_ok~3    ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|gg_cmp_ok~4    ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|gg_cmp_ok~3    ; 0                 ; 6       ;
;      - map_5:m5_inst|sprite_mode~0                                    ; 0                 ; 6       ;
;      - map_5:m5_inst|tile_idx[5]                                      ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[7]~16              ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[7]~18              ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[5]~20              ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[1]~22              ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|puls_cfg[2][5]                 ; 0                 ; 6       ;
;      - map_5:m5_inst|ex_di[5]~5                                       ; 0                 ; 6       ;
;      - map_5:m5_inst|prg_bank~27                                      ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[3]~24              ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[2]~14              ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[2]~15              ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[4]~26              ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[6]~28              ; 0                 ; 6       ;
;      - map_5:m5_inst|lpm_mult:Mult1|mult_o5t:auto_generated|mac_mult1 ; 0                 ; 6       ;
;      - map_5:m5_inst|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_a[0][5]~feeder                               ; 0                 ; 6       ;
;      - map_5:m5_inst|irq_val[5]~feeder                                ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|code[5]~feeder ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|code[5]~feeder ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|code[5]~feeder ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|code[5]~feeder ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_1|puls_cfg[2][5]~feeder          ; 0                 ; 6       ;
; cpu_dat[6]                                                            ;                   ;         ;
;      - map_5:m5_inst|lpm_mult:Mult1|mult_o5t:auto_generated|mac_mult1 ; 1                 ; 6       ;
;      - map_5:m5_inst|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pcm[6]                                       ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|puls_cfg[0][6]                 ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_1|puls_cfg[0][6]                 ; 1                 ; 6       ;
;      - map_5:m5_inst|ntb_map[6]                                       ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|code[6]        ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|code[6]        ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|code[6]        ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|code[6]        ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_a[4][6]                                      ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_a[0][6]                                      ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_a[6][6]                                      ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_a[5][6]                                      ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_a[1][6]                                      ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_a[7][6]                                      ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_a[3][6]                                      ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_b[0][6]                                      ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_b[3][6]                                      ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_b[1][6]                                      ; 1                 ; 6       ;
;      - map_255:m255_inst|reg_chr_map[6]                               ; 1                 ; 6       ;
;      - map_255:m255_inst|map_idx~7                                    ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|gg_cmp_ok~0    ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|gg_cmp_ok~2    ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|gg_cmp_ok~0    ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|gg_cmp_ok~1    ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|gg_cmp_ok~0    ; 1                 ; 6       ;
;      - map_5:m5_inst|irq_val[6]                                       ; 1                 ; 6       ;
;      - map_5:m5_inst|tile_idx[6]                                      ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[7]~17              ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[5]~19              ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[5]~20              ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[1]~22              ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|puls_cfg[2][6]                 ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_1|puls_cfg[2][6]                 ; 1                 ; 6       ;
;      - map_5:m5_inst|ex_di[6]~6                                       ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr~18                     ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[3]~2               ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[3]~3               ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[2]~25              ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[4]~26              ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[6]~28              ; 1                 ; 6       ;
;      - map_5:m5_inst|lpm_mult:Mult1|mult_o5t:auto_generated|mac_mult1 ; 1                 ; 6       ;
;      - map_5:m5_inst|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; 1                 ; 6       ;
;      - map_255:m255_inst|reg_prg_map[6]~feeder                        ; 1                 ; 6       ;
;      - map_255:m255_inst|cmd_addr[6]~feeder                           ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_a[2][6]~feeder                               ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_b[2][6]~feeder                               ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|code[6]~feeder ; 1                 ; 6       ;
; cpu_dat[7]                                                            ;                   ;         ;
;      - map_5:m5_inst|lpm_mult:Mult1|mult_o5t:auto_generated|mac_mult1 ; 0                 ; 6       ;
;      - map_5:m5_inst|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pcm[7]                                       ; 0                 ; 6       ;
;      - map_255:m255_inst|reg_prg_map[7]                               ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|code[7]        ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|code[7]        ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|code[7]        ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_b[2][7]                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_b[0][7]                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_b[3][7]                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_b[1][7]                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_a[5][7]                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_a[1][7]                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_a[7][7]                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_a[6][7]                                      ; 0                 ; 6       ;
;      - map_255:m255_inst|cmd_addr[7]                                  ; 0                 ; 6       ;
;      - map_255:m255_inst|map_idx~8                                    ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|gg_cmp_ok~0    ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|gg_cmp_ok~2    ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|gg_cmp_ok~0    ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|gg_cmp_ok~1    ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|gg_cmp_ok~0    ; 0                 ; 6       ;
;      - map_5:m5_inst|irq_on~0                                         ; 0                 ; 6       ;
;      - map_5:m5_inst|irq_val[7]                                       ; 0                 ; 6       ;
;      - map_5:m5_inst|tile_idx[7]                                      ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[7]~16              ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[5]~20              ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[1]~23              ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|puls_cfg[2][7]                 ; 0                 ; 6       ;
;      - map_5:m5_inst|ex_di[7]~7                                       ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[3]~2               ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[3]~3               ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[2]~14              ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[2]~15              ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[4]~26              ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[4]~27              ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[6]~28              ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[6]~29              ; 0                 ; 6       ;
;      - map_5:m5_inst|lpm_mult:Mult1|mult_o5t:auto_generated|mac_mult1 ; 0                 ; 6       ;
;      - map_5:m5_inst|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_a[2][7]~feeder                               ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_a[0][7]~feeder                               ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_a[4][7]~feeder                               ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_a[3][7]~feeder                               ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|code[7]~feeder ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|code[7]~feeder ; 0                 ; 6       ;
;      - map_5:m5_inst|ntb_map[7]~feeder                                ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_1|puls_cfg[2][7]~feeder          ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|puls_cfg[0][7]~feeder          ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_1|puls_cfg[0][7]~feeder          ; 0                 ; 6       ;
; ppu_dat[0]                                                            ;                   ;         ;
;      - map_5:m5_inst|ex_di[0]~0                                       ; 0                 ; 6       ;
; ppu_dat[1]                                                            ;                   ;         ;
;      - map_5:m5_inst|ex_di[1]~1                                       ; 1                 ; 6       ;
; ppu_dat[2]                                                            ;                   ;         ;
;      - map_5:m5_inst|ex_di[2]~2                                       ; 0                 ; 6       ;
; ppu_dat[3]                                                            ;                   ;         ;
;      - map_5:m5_inst|ex_di[3]~3                                       ; 1                 ; 6       ;
; ppu_dat[4]                                                            ;                   ;         ;
;      - map_5:m5_inst|ex_di[4]~4                                       ; 1                 ; 6       ;
; ppu_dat[5]                                                            ;                   ;         ;
;      - map_5:m5_inst|ex_di[5]~5                                       ; 0                 ; 6       ;
; ppu_dat[6]                                                            ;                   ;         ;
;      - map_5:m5_inst|ex_di[6]~6                                       ; 0                 ; 6       ;
; ppu_dat[7]                                                            ;                   ;         ;
;      - map_5:m5_inst|ex_di[7]~7                                       ; 1                 ; 6       ;
; cpu_m2                                                                ;                   ;         ;
; ppu_addr[12]                                                          ;                   ;         ;
;      - map_out[41]~4                                                  ; 0                 ; 6       ;
;      - map_5:m5_inst|map_out[30]~8                                    ; 0                 ; 6       ;
;      - map_5:m5_inst|map_out[30]~9                                    ; 0                 ; 6       ;
;      - map_5:m5_inst|Mux26~0                                          ; 0                 ; 6       ;
;      - map_5:m5_inst|Mux26~1                                          ; 0                 ; 6       ;
;      - map_5:m5_inst|map_out[31]~13                                   ; 0                 ; 6       ;
;      - map_5:m5_inst|map_out[31]~14                                   ; 0                 ; 6       ;
;      - map_5:m5_inst|Mux25~0                                          ; 0                 ; 6       ;
;      - map_5:m5_inst|Mux25~1                                          ; 0                 ; 6       ;
;      - map_5:m5_inst|Mux15~0                                          ; 0                 ; 6       ;
;      - map_5:m5_inst|Mux24~0                                          ; 0                 ; 6       ;
;      - map_5:m5_inst|Mux24~1                                          ; 0                 ; 6       ;
;      - map_5:m5_inst|Mux24~3                                          ; 0                 ; 6       ;
;      - map_5:m5_inst|Mux24~4                                          ; 0                 ; 6       ;
;      - comb~13                                                        ; 0                 ; 6       ;
;      - map_out[35]~22                                                 ; 0                 ; 6       ;
;      - map_out[33]~30                                                 ; 0                 ; 6       ;
;      - map_out[33]~31                                                 ; 0                 ; 6       ;
;      - map_5:m5_inst|Mux23~0                                          ; 0                 ; 6       ;
;      - map_5:m5_inst|Mux23~1                                          ; 0                 ; 6       ;
;      - map_out[34]~39                                                 ; 0                 ; 6       ;
;      - map_out[34]~40                                                 ; 0                 ; 6       ;
;      - map_5:m5_inst|Mux22~0                                          ; 0                 ; 6       ;
;      - map_5:m5_inst|Mux22~1                                          ; 0                 ; 6       ;
;      - map_out[35]~51                                                 ; 0                 ; 6       ;
;      - map_out[35]~52                                                 ; 0                 ; 6       ;
;      - map_5:m5_inst|Mux21~0                                          ; 0                 ; 6       ;
;      - map_5:m5_inst|Mux21~1                                          ; 0                 ; 6       ;
;      - map_out[36]~60                                                 ; 0                 ; 6       ;
;      - map_out[36]~61                                                 ; 0                 ; 6       ;
;      - map_5:m5_inst|Mux20~0                                          ; 0                 ; 6       ;
;      - map_5:m5_inst|Mux20~1                                          ; 0                 ; 6       ;
;      - map_out[37]~70                                                 ; 0                 ; 6       ;
;      - map_5:m5_inst|Mux19~0                                          ; 0                 ; 6       ;
;      - map_5:m5_inst|Mux19~2                                          ; 0                 ; 6       ;
;      - map_5:m5_inst|Mux19~3                                          ; 0                 ; 6       ;
;      - map_5:m5_inst|Mux18~4                                          ; 0                 ; 6       ;
;      - comb~16                                                        ; 0                 ; 6       ;
;      - map_5:m5_inst|last_ppu_addr[12]                                ; 0                 ; 6       ;
;      - map_5:m5_inst|Equal26~9                                        ; 0                 ; 6       ;
;      - map_5:m5_inst|ppu_nt_strobe~0                                  ; 0                 ; 6       ;
; ppu_addr[10]                                                          ;                   ;         ;
;      - map_5:m5_inst|ntb_ctrl[1]~0                                    ; 1                 ; 6       ;
;      - map_5:m5_inst|ntb_ctrl[1]~1                                    ; 1                 ; 6       ;
;      - map_5:m5_inst|map_out[40]~2                                    ; 1                 ; 6       ;
;      - map_5:m5_inst|map_out[40]~3                                    ; 1                 ; 6       ;
;      - map_5:m5_inst|map_out[30]~11                                   ; 1                 ; 6       ;
;      - comb~6                                                         ; 1                 ; 6       ;
;      - map_5:m5_inst|map_out[31]~16                                   ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux34~0                                          ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux34~2                                          ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux24~5                                          ; 1                 ; 6       ;
;      - comb~8                                                         ; 1                 ; 6       ;
;      - comb~9                                                         ; 1                 ; 6       ;
;      - map_out[35]~23                                                 ; 1                 ; 6       ;
;      - map_out[35]~24                                                 ; 1                 ; 6       ;
;      - map_out[35]~29                                                 ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux28~0                                          ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux28~2                                          ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux19~4                                          ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux27~0                                          ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux27~1                                          ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux18~0                                          ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux18~1                                          ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux18~2                                          ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux18~3                                          ; 1                 ; 6       ;
;      - map_5:m5_inst|last_ppu_addr[10]                                ; 1                 ; 6       ;
;      - map_5:m5_inst|Equal26~8                                        ; 1                 ; 6       ;
; ppu_addr[11]                                                          ;                   ;         ;
;      - map_5:m5_inst|ntb_ctrl[1]~0                                    ; 1                 ; 6       ;
;      - map_5:m5_inst|map_out[40]~2                                    ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux35~0                                          ; 1                 ; 6       ;
;      - map_5:m5_inst|map_out[30]~8                                    ; 1                 ; 6       ;
;      - map_5:m5_inst|map_out[30]~10                                   ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux26~0                                          ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux35~1                                          ; 1                 ; 6       ;
;      - map_5:m5_inst|map_out[31]~13                                   ; 1                 ; 6       ;
;      - map_5:m5_inst|map_out[31]~15                                   ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux25~0                                          ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux34~0                                          ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux34~1                                          ; 1                 ; 6       ;
;      - comb~7                                                         ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux24~0                                          ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux24~2                                          ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux24~3                                          ; 1                 ; 6       ;
;      - comb~8                                                         ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux33~0                                          ; 1                 ; 6       ;
;      - map_out[35]~23                                                 ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux32~0                                          ; 1                 ; 6       ;
;      - map_out[33]~30                                                 ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux23~0                                          ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux23~2                                          ; 1                 ; 6       ;
;      - map_out[34]~39                                                 ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux22~0                                          ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux22~2                                          ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux31~0                                          ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux30~0                                          ; 1                 ; 6       ;
;      - map_out[35]~51                                                 ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux21~0                                          ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux21~2                                          ; 1                 ; 6       ;
;      - map_out[36]~60                                                 ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux20~0                                          ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux20~2                                          ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux29~0                                          ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux28~0                                          ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux28~1                                          ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux19~0                                          ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux19~1                                          ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux19~2                                          ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux27~0                                          ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux18~0                                          ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux18~2                                          ; 1                 ; 6       ;
;      - map_5:m5_inst|last_ppu_addr[11]                                ; 1                 ; 6       ;
;      - map_5:m5_inst|Equal26~8                                        ; 1                 ; 6       ;
; ppu_addr[13]                                                          ;                   ;         ;
;      - map_out[41]~4                                                  ; 0                 ; 6       ;
;      - map_5:m5_inst|last_ppu_addr[13]                                ; 0                 ; 6       ;
;      - map_5:m5_inst|Equal26~9                                        ; 0                 ; 6       ;
;      - map_5:m5_inst|fill_mode~0                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|ex_we~1                                          ; 0                 ; 6       ;
;      - map_5:m5_inst|fill_at_ce                                       ; 0                 ; 6       ;
;      - map_5:m5_inst|fill_nt_ce                                       ; 0                 ; 6       ;
;      - map_5:m5_inst|ppu_nt_strobe~0                                  ; 0                 ; 6       ;
;      - chr_ce                                                         ; 0                 ; 6       ;
; ppu_rd                                                                ;                   ;         ;
; cpu_addr[10]                                                          ;                   ;         ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|act~7          ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|act~7          ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|act~7          ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|act~7          ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|act~7          ; 1                 ; 6       ;
;      - map_5:m5_inst|ex_ram_ce~0                                      ; 1                 ; 6       ;
;      - map_5:m5_inst|reg_ce_52~1                                      ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_1|regs_we~0                      ; 1                 ; 6       ;
;      - prg_map[0]                                                     ; 1                 ; 6       ;
; cpu_addr[11]                                                          ;                   ;         ;
;      - comb~2                                                         ; 1                 ; 6       ;
;      - prg_ce~0                                                       ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|act~8          ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|act~8          ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|act~8          ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|act~8          ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|act~8          ; 1                 ; 6       ;
;      - map_5:m5_inst|ex_ram_ce                                        ; 1                 ; 6       ;
;      - map_5:m5_inst|reg_ce_52~0                                      ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_1|regs_we~0                      ; 1                 ; 6       ;
;      - map_255:m255_inst|always0~0                                    ; 1                 ; 6       ;
; cpu_addr[13]                                                          ;                   ;         ;
;      - comb~1                                                         ; 1                 ; 6       ;
;      - map_255:m255_inst|ram_area~0                                   ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux44~2                                          ; 1                 ; 6       ;
;      - comb~4                                                         ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux43~0                                          ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux49~0                                          ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux49~1                                          ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux42~0                                          ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux48~0                                          ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux48~1                                          ; 1                 ; 6       ;
;      - map_out[18]~10                                                 ; 1                 ; 6       ;
;      - map_out[18]~11                                                 ; 1                 ; 6       ;
;      - prg_ce~1                                                       ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|act~9          ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|act~9          ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|act~9          ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|act~9          ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|act~9          ; 1                 ; 6       ;
;      - map_5:m5_inst|ex_ram_ce~0                                      ; 1                 ; 6       ;
;      - map_5:m5_inst|reg_ce_52~1                                      ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_1|regs_we~1                      ; 1                 ; 6       ;
;      - map_5:m5_inst|always0~3                                        ; 1                 ; 6       ;
; cpu_addr[14]                                                          ;                   ;         ;
;      - comb~1                                                         ; 1                 ; 6       ;
;      - map_255:m255_inst|ram_area~0                                   ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux44~0                                          ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux44~1                                          ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux43~1                                          ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux49~0                                          ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux43~2                                          ; 1                 ; 6       ;
;      - map_out[14]~5                                                  ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux42~1                                          ; 1                 ; 6       ;
;      - map_5:m5_inst|Mux48~0                                          ; 1                 ; 6       ;
;      - map_out[18]~10                                                 ; 1                 ; 6       ;
;      - map_out[18]~11                                                 ; 1                 ; 6       ;
;      - prg_ce~0                                                       ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|act~9          ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|act~9          ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|act~9          ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|act~9          ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|act~9          ; 1                 ; 6       ;
;      - map_5:m5_inst|ex_ram_ce~0                                      ; 1                 ; 6       ;
;      - map_5:m5_inst|reg_ce_52~1                                      ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_1|regs_we~1                      ; 1                 ; 6       ;
;      - map_5:m5_inst|always0~3                                        ; 1                 ; 6       ;
; cpu_ce                                                                ;                   ;         ;
; cpu_addr[12]                                                          ;                   ;         ;
;      - comb~3                                                         ; 1                 ; 6       ;
;      - prg_ce~0                                                       ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|act~8          ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|act~8          ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|act~8          ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|act~8          ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|act~8          ; 1                 ; 6       ;
;      - map_5:m5_inst|ex_ram_ce                                        ; 1                 ; 6       ;
;      - map_5:m5_inst|reg_ce_52~0                                      ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_1|regs_we~1                      ; 1                 ; 6       ;
;      - map_255:m255_inst|always0~0                                    ; 1                 ; 6       ;
;      - map_5:m5_inst|always0~3                                        ; 1                 ; 6       ;
; mclk                                                                  ;                   ;         ;
; cpu_addr[0]                                                           ;                   ;         ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|act~0          ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|act~0          ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|act~0          ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|act~0          ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|act~0          ; 0                 ; 6       ;
;      - map_5:m5_inst|Equal23~0                                        ; 0                 ; 6       ;
;      - map_5:m5_inst|Equal24~0                                        ; 0                 ; 6       ;
;      - map_5:m5_inst|Equal25~0                                        ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|always0~0                                    ; 0                 ; 6       ;
;      - map_5:m5_inst|ram_bank[0]~2                                    ; 0                 ; 6       ;
;      - map_5:m5_inst|prg_mode[0]~0                                    ; 0                 ; 6       ;
;      - map_5:m5_inst|sprite_mode~0                                    ; 0                 ; 6       ;
;      - map_5:m5_inst|Decoder0~0                                       ; 0                 ; 6       ;
;      - map_5:m5_inst|Decoder0~1                                       ; 0                 ; 6       ;
;      - map_5:m5_inst|Decoder0~2                                       ; 0                 ; 6       ;
;      - map_5:m5_inst|Decoder0~3                                       ; 0                 ; 6       ;
;      - map_5:m5_inst|Decoder0~4                                       ; 0                 ; 6       ;
;      - map_5:m5_inst|Decoder0~5                                       ; 0                 ; 6       ;
;      - map_5:m5_inst|Decoder0~6                                       ; 0                 ; 6       ;
;      - map_5:m5_inst|Decoder0~7                                       ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_mode[0]~0                                    ; 0                 ; 6       ;
;      - map_5:m5_inst|bgr_on~0                                         ; 0                 ; 6       ;
;      - map_5:m5_inst|ex_addr[0]~0                                     ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|puls_cfg[0][3]~4               ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_1|puls_cfg[0][3]~4               ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|regs_we3                       ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_1|regs_we3                       ; 0                 ; 6       ;
;      - map_5:m5_inst|prg_bank~19                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|prg_bank[1][0]~20                                ; 0                 ; 6       ;
;      - map_5:m5_inst|prg_bank[2][0]~21                                ; 0                 ; 6       ;
;      - map_5:m5_inst|prg_bank[0][0]~22                                ; 0                 ; 6       ;
;      - map_5:m5_inst|ram_bank[0]~4                                    ; 0                 ; 6       ;
;      - map_5:m5_inst|prg_bank~23                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|prg_bank~24                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|prg_bank~25                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|prg_bank~26                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|prg_bank~27                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_b[2][0]~8                                    ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_b[0][0]~9                                    ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_b[3][0]~10                                   ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_b[1][0]~11                                   ; 0                 ; 6       ;
;      - map_5:m5_inst|irq_val[7]~3                                     ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|puls_cfg[2][7]~5               ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_1|puls_cfg[2][7]~5               ; 0                 ; 6       ;
; cpu_addr[1]                                                           ;                   ;         ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|act~1          ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|act~1          ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|act~1          ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|act~1          ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|act~1          ; 0                 ; 6       ;
;      - map_5:m5_inst|Equal23~0                                        ; 0                 ; 6       ;
;      - map_5:m5_inst|Equal24~0                                        ; 0                 ; 6       ;
;      - map_5:m5_inst|Equal25~0                                        ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|always0~0                                    ; 0                 ; 6       ;
;      - map_5:m5_inst|ram_bank[0]~2                                    ; 0                 ; 6       ;
;      - map_5:m5_inst|prg_mode[0]~0                                    ; 0                 ; 6       ;
;      - map_5:m5_inst|always0~2                                        ; 0                 ; 6       ;
;      - map_5:m5_inst|Decoder0~0                                       ; 0                 ; 6       ;
;      - map_5:m5_inst|Decoder0~1                                       ; 0                 ; 6       ;
;      - map_5:m5_inst|Decoder0~2                                       ; 0                 ; 6       ;
;      - map_5:m5_inst|Decoder0~3                                       ; 0                 ; 6       ;
;      - map_5:m5_inst|Decoder0~4                                       ; 0                 ; 6       ;
;      - map_5:m5_inst|Decoder0~5                                       ; 0                 ; 6       ;
;      - map_5:m5_inst|Decoder0~6                                       ; 0                 ; 6       ;
;      - map_5:m5_inst|Decoder0~7                                       ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_mode[0]~0                                    ; 0                 ; 6       ;
;      - map_5:m5_inst|Selector7~0                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|Selector15~0                                     ; 0                 ; 6       ;
;      - map_5:m5_inst|ex_addr[1]~1                                     ; 0                 ; 6       ;
;      - map_5:m5_inst|Selector6~0                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|Selector14~0                                     ; 0                 ; 6       ;
;      - map_5:m5_inst|Selector5~0                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|Selector13~0                                     ; 0                 ; 6       ;
;      - map_5:m5_inst|Selector4~0                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|Selector12~0                                     ; 0                 ; 6       ;
;      - map_5:m5_inst|Selector3~0                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|Selector11~0                                     ; 0                 ; 6       ;
;      - map_5:m5_inst|Selector2~0                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|Selector10~0                                     ; 0                 ; 6       ;
;      - map_5:m5_inst|Selector1~0                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|Selector9~0                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|Selector0~0                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|Selector8~0                                      ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|puls_cfg[0][3]~4               ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_1|puls_cfg[0][3]~4               ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|regs_we3                       ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_1|regs_we3                       ; 0                 ; 6       ;
;      - map_5:m5_inst|prg_bank~19                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|prg_bank[1][0]~20                                ; 0                 ; 6       ;
;      - map_5:m5_inst|prg_bank[2][0]~21                                ; 0                 ; 6       ;
;      - map_5:m5_inst|prg_bank[0][0]~22                                ; 0                 ; 6       ;
;      - map_5:m5_inst|ram_bank[0]~4                                    ; 0                 ; 6       ;
;      - map_5:m5_inst|prg_bank~23                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|prg_bank~24                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|prg_bank~25                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|prg_bank~26                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|prg_bank~27                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_b[2][0]~8                                    ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_b[0][0]~9                                    ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_b[3][0]~10                                   ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_b[1][0]~11                                   ; 0                 ; 6       ;
;      - map_5:m5_inst|irq_val[7]~3                                     ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|puls_cfg[2][7]~5               ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_1|puls_cfg[2][7]~5               ; 0                 ; 6       ;
; cpu_addr[2]                                                           ;                   ;         ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|act~1          ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|act~1          ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|act~1          ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|act~1          ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|act~1          ; 0                 ; 6       ;
;      - map_5:m5_inst|Equal23~2                                        ; 0                 ; 6       ;
;      - map_5:m5_inst|Equal24~1                                        ; 0                 ; 6       ;
;      - map_5:m5_inst|Equal25~1                                        ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|always0~1                                    ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|regs_we~0                      ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_1|regs_we~3                      ; 0                 ; 6       ;
;      - map_5:m5_inst|prg_bank_we                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|ram_bank[0]~3                                    ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_bank_b_we~0                                  ; 0                 ; 6       ;
;      - map_5:m5_inst|always0~2                                        ; 0                 ; 6       ;
;      - map_5:m5_inst|Decoder0~0                                       ; 0                 ; 6       ;
;      - map_5:m5_inst|Decoder0~1                                       ; 0                 ; 6       ;
;      - map_5:m5_inst|Decoder0~2                                       ; 0                 ; 6       ;
;      - map_5:m5_inst|Decoder0~3                                       ; 0                 ; 6       ;
;      - map_5:m5_inst|Decoder0~4                                       ; 0                 ; 6       ;
;      - map_5:m5_inst|Decoder0~5                                       ; 0                 ; 6       ;
;      - map_5:m5_inst|Decoder0~6                                       ; 0                 ; 6       ;
;      - map_5:m5_inst|Decoder0~7                                       ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|cfg[1]~1                                     ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_hi[0]~1                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|mul_rez[8]~0                                     ; 0                 ; 6       ;
;      - map_5:m5_inst|ex_addr[2]~2                                     ; 0                 ; 6       ;
;      - map_5:m5_inst|irq_val[7]~3                                     ; 0                 ; 6       ;
; cpu_addr[3]                                                           ;                   ;         ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|act~2          ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|act~2          ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|act~2          ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|act~2          ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|act~2          ; 0                 ; 6       ;
;      - map_5:m5_inst|Equal23~1                                        ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_bank_b_we~1                                  ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_hi[0]~0                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|ex_addr[3]~3                                     ; 0                 ; 6       ;
; cpu_addr[4]                                                           ;                   ;         ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|act~2          ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|act~2          ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|act~2          ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|act~2          ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|act~2          ; 0                 ; 6       ;
;      - map_5:m5_inst|Equal23~2                                        ; 0                 ; 6       ;
;      - map_5:m5_inst|Equal24~1                                        ; 0                 ; 6       ;
;      - map_5:m5_inst|Equal25~1                                        ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|always0~0                                    ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|regs_we~0                      ; 0                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_1|regs_we~3                      ; 0                 ; 6       ;
;      - map_5:m5_inst|prg_bank_we                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|prg_mode[0]~0                                    ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_bank_b_we~1                                  ; 0                 ; 6       ;
;      - map_5:m5_inst|always0~2                                        ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_bank_a_we~0                                  ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_mode[0]~0                                    ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_hi[0]~1                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|irq_val[7]~2                                     ; 0                 ; 6       ;
;      - map_5:m5_inst|ex_addr[4]~4                                     ; 0                 ; 6       ;
;      - map_5:m5_inst|ram_bank[0]~4                                    ; 0                 ; 6       ;
; cpu_addr[5]                                                           ;                   ;         ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|act~3          ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|act~3          ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|act~3          ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|act~3          ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|act~3          ; 1                 ; 6       ;
;      - map_5:m5_inst|Equal23~1                                        ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_bank_b_we~0                                  ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_bank_a_we~0                                  ; 1                 ; 6       ;
;      - map_5:m5_inst|chr_hi[0]~1                                      ; 1                 ; 6       ;
;      - map_5:m5_inst|ex_addr[5]~5                                     ; 1                 ; 6       ;
; cpu_addr[6]                                                           ;                   ;         ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|act~3          ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|act~3          ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|act~3          ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|act~3          ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|act~3          ; 0                 ; 6       ;
;      - map_5:m5_inst|Equal23~1                                        ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_bank_b_we~0                                  ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_hi[0]~0                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|ex_addr[6]~6                                     ; 0                 ; 6       ;
; cpu_rw                                                                ;                   ;         ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|act~5          ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|act~5          ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|act~5          ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|act~5          ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|act~5          ; 1                 ; 6       ;
;      - prg_oe~0                                                       ; 1                 ; 6       ;
;      - map_5:m5_inst|ex_we~0                                          ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_2|regs_we~0                      ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_1|regs_we~3                      ; 1                 ; 6       ;
;      - map_255:m255_inst|map_idx[6]~1                                 ; 1                 ; 6       ;
;      - map_5:m5_inst|always0~0                                        ; 1                 ; 6       ;
;      - map_255:m255_inst|reg_prg_map[3]~0                             ; 1                 ; 6       ;
;      - map_5:m5_inst|always0~1                                        ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|always0~0      ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|Equal2~1       ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_rst                     ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|Equal2~2       ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|Equal2~3       ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|gg_cmp_ok~4    ; 1                 ; 6       ;
;      - map_5:m5_inst|always0~2                                        ; 1                 ; 6       ;
;      - map_255:m255_inst|reg_prg_map[3]~2                             ; 1                 ; 6       ;
;      - map_5:m5_inst|mul_a[7]~0                                       ; 1                 ; 6       ;
;      - map_5:m5_inst|status_oe~0                                      ; 1                 ; 6       ;
;      - map_255:m255_inst|always0~1                                    ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_idx[2]~1                ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_idx~2                   ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_idx~3                   ; 1                 ; 6       ;
;      - bus_oe~2                                                       ; 1                 ; 6       ;
;      - map_5:m5_inst|irq_val[7]~2                                     ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|cmp_ctr[2]~4   ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|cmp_ctr~5      ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|idx_sub_ctr~0              ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|idx_sub_ctr~1              ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|code_ready~2   ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|gg_cmp_ok~7    ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|code_ready~2   ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|code_ready~2   ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|code_ready~2   ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|cmp_ctr~7      ; 1                 ; 6       ;
; cpu_addr[7]                                                           ;                   ;         ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|act~6          ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|act~6          ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|act~6          ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|act~6          ; 0                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|act~6          ; 0                 ; 6       ;
;      - map_5:m5_inst|Equal23~1                                        ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_bank_b_we~0                                  ; 0                 ; 6       ;
;      - map_5:m5_inst|chr_hi[0]~0                                      ; 0                 ; 6       ;
;      - map_5:m5_inst|ex_addr[7]~7                                     ; 0                 ; 6       ;
; cpu_addr[8]                                                           ;                   ;         ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|act~6          ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|act~6          ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|act~6          ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|act~6          ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|act~6          ; 1                 ; 6       ;
;      - map_5:m5_inst|reg_ce_52~3                                      ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_1|regs_we~0                      ; 1                 ; 6       ;
;      - map_5:m5_inst|always0~0                                        ; 1                 ; 6       ;
;      - map_5:m5_inst|always0~1                                        ; 1                 ; 6       ;
;      - map_5:m5_inst|mul_a[7]~0                                       ; 1                 ; 6       ;
;      - map_5:m5_inst|status_oe~0                                      ; 1                 ; 6       ;
;      - map_5:m5_inst|ex_addr[8]~8                                     ; 1                 ; 6       ;
; cpu_addr[9]                                                           ;                   ;         ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|act~7          ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|act~7          ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|act~7          ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|act~7          ; 1                 ; 6       ;
;      - map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|act~7          ; 1                 ; 6       ;
;      - map_5:m5_inst|reg_ce_52~3                                      ; 1                 ; 6       ;
;      - mmc5_snd:snd_inst|pulse:pulse_1|regs_we~0                      ; 1                 ; 6       ;
;      - map_255:m255_inst|always0~0                                    ; 1                 ; 6       ;
;      - map_5:m5_inst|always0~0                                        ; 1                 ; 6       ;
;      - map_5:m5_inst|always0~1                                        ; 1                 ; 6       ;
;      - map_5:m5_inst|mul_a[7]~0                                       ; 1                 ; 6       ;
;      - map_5:m5_inst|status_oe~0                                      ; 1                 ; 6       ;
;      - map_5:m5_inst|ex_addr[9]~9                                     ; 1                 ; 6       ;
; ppu_wr                                                                ;                   ;         ;
; max2                                                                  ;                   ;         ;
; clk                                                                   ;                   ;         ;
; ppu_addr[0]                                                           ;                   ;         ;
;      - map_5:m5_inst|last_ppu_addr[0]                                 ; 0                 ; 6       ;
;      - map_5:m5_inst|Equal26~2                                        ; 0                 ; 6       ;
;      - map_5:m5_inst|ex_addr[0]~0                                     ; 0                 ; 6       ;
; ppu_addr[1]                                                           ;                   ;         ;
;      - map_5:m5_inst|last_ppu_addr[1]                                 ; 0                 ; 6       ;
;      - map_5:m5_inst|Equal26~2                                        ; 0                 ; 6       ;
;      - map_5:m5_inst|ex_addr[1]~1                                     ; 0                 ; 6       ;
; ppu_addr[2]                                                           ;                   ;         ;
;      - map_5:m5_inst|Equal26~3                                        ; 0                 ; 6       ;
;      - map_5:m5_inst|ex_addr[2]~2                                     ; 0                 ; 6       ;
;      - map_5:m5_inst|last_ppu_addr[2]~feeder                          ; 0                 ; 6       ;
; ppu_addr[3]                                                           ;                   ;         ;
;      - map_5:m5_inst|last_ppu_addr[3]                                 ; 0                 ; 6       ;
;      - map_5:m5_inst|Equal26~3                                        ; 0                 ; 6       ;
;      - map_5:m5_inst|ex_addr[3]~3                                     ; 0                 ; 6       ;
; ppu_addr[4]                                                           ;                   ;         ;
;      - map_5:m5_inst|last_ppu_addr[4]                                 ; 0                 ; 6       ;
;      - map_5:m5_inst|Equal26~4                                        ; 0                 ; 6       ;
;      - map_5:m5_inst|ex_addr[4]~4                                     ; 0                 ; 6       ;
; ppu_addr[5]                                                           ;                   ;         ;
; ppu_addr[6]                                                           ;                   ;         ;
;      - map_5:m5_inst|last_ppu_addr[6]                                 ; 1                 ; 6       ;
;      - map_5:m5_inst|Equal26~5                                        ; 1                 ; 6       ;
;      - map_5:m5_inst|Equal6~0                                         ; 1                 ; 6       ;
;      - map_5:m5_inst|ex_addr[6]~6                                     ; 1                 ; 6       ;
; ppu_addr[7]                                                           ;                   ;         ;
;      - map_5:m5_inst|Equal26~5                                        ; 1                 ; 6       ;
;      - map_5:m5_inst|Equal6~0                                         ; 1                 ; 6       ;
;      - map_5:m5_inst|ex_addr[7]~7                                     ; 1                 ; 6       ;
;      - map_5:m5_inst|last_ppu_addr[7]~feeder                          ; 1                 ; 6       ;
; ppu_addr[8]                                                           ;                   ;         ;
;      - map_5:m5_inst|last_ppu_addr[8]                                 ; 1                 ; 6       ;
;      - map_5:m5_inst|Equal26~7                                        ; 1                 ; 6       ;
;      - map_5:m5_inst|Equal6~0                                         ; 1                 ; 6       ;
;      - map_5:m5_inst|ex_addr[8]~8                                     ; 1                 ; 6       ;
; ppu_addr[9]                                                           ;                   ;         ;
;      - map_5:m5_inst|last_ppu_addr[9]                                 ; 0                 ; 6       ;
;      - map_5:m5_inst|Equal26~7                                        ; 0                 ; 6       ;
;      - map_5:m5_inst|Equal6~0                                         ; 0                 ; 6       ;
;      - map_5:m5_inst|ex_addr[9]~9                                     ; 0                 ; 6       ;
+-----------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                           ;
+--------------------------------------------------------------+-------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; Name                                                         ; Location          ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------+-------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; clk                                                          ; PIN_17            ; 54      ; Clock         ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; cpu_dat[7]~25                                                ; LCCOMB_X7_Y4_N14  ; 8       ; Output enable ; no     ; --                   ; --               ; --                        ;
; map_255:m255_inst|always0~1                                  ; LCCOMB_X12_Y6_N26 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; map_255:m255_inst|always1~0                                  ; LCCOMB_X12_Y6_N12 ; 10      ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; map_255:m255_inst|chr_size[0]~0                              ; LCCOMB_X12_Y8_N4  ; 5       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; map_255:m255_inst|cpu_rst_ctr[8]~44                          ; LCCOMB_X12_Y7_N30 ; 17      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; map_255:m255_inst|gg_ce                                      ; LCCOMB_X12_Y6_N10 ; 15      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|Equal2~1     ; LCCOMB_X12_Y6_N22 ; 33      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|Equal2~2     ; LCCOMB_X8_Y2_N12  ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|Equal2~4     ; LCCOMB_X8_Y6_N22  ; 33      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|Equal2~5     ; LCCOMB_X9_Y6_N18  ; 33      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|Equal2~6     ; LCCOMB_X8_Y6_N16  ; 33      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|cmp_ctr[2]~4 ; LCCOMB_X5_Y3_N20  ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|gg_cmp_ok~0  ; LCCOMB_X8_Y3_N12  ; 5       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; map_255:m255_inst|gg_cnt:gg_control|gg_idx[2]~1              ; LCCOMB_X8_Y6_N18  ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; map_255:m255_inst|map_idx[6]~1                               ; LCCOMB_X14_Y6_N4  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; map_255:m255_inst|prg_size[0]~1                              ; LCCOMB_X12_Y6_N20 ; 5       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; map_255:m255_inst|reg_chr_map[0]~4                           ; LCCOMB_X13_Y3_N18 ; 7       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; map_255:m255_inst|reg_prg_map[0]~1                           ; LCCOMB_X13_Y7_N4  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; map_255:m255_inst|reg_srm_map[0]~0                           ; LCCOMB_X13_Y7_N30 ; 6       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; map_255:m255_inst|reset_mode                                 ; LCFF_X12_Y7_N17   ; 12      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; map_255:m255_inst|rst~0                                      ; LCCOMB_X12_Y6_N24 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; map_5:m5_inst|Decoder0~0                                     ; LCCOMB_X13_Y6_N28 ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; map_5:m5_inst|Decoder0~1                                     ; LCCOMB_X13_Y6_N2  ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; map_5:m5_inst|Decoder0~2                                     ; LCCOMB_X13_Y6_N20 ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; map_5:m5_inst|Decoder0~3                                     ; LCCOMB_X14_Y5_N28 ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; map_5:m5_inst|Decoder0~4                                     ; LCCOMB_X13_Y6_N26 ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; map_5:m5_inst|Decoder0~5                                     ; LCCOMB_X14_Y8_N14 ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; map_5:m5_inst|Decoder0~6                                     ; LCCOMB_X13_Y8_N20 ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; map_5:m5_inst|Decoder0~7                                     ; LCCOMB_X14_Y7_N26 ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; map_5:m5_inst|always1~0                                      ; LCCOMB_X9_Y9_N18  ; 9       ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; map_5:m5_inst|chr_b[0][0]~9                                  ; LCCOMB_X13_Y9_N10 ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; map_5:m5_inst|chr_b[1][0]~11                                 ; LCCOMB_X14_Y9_N24 ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; map_5:m5_inst|chr_b[2][0]~8                                  ; LCCOMB_X14_Y9_N6  ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; map_5:m5_inst|chr_b[3][0]~10                                 ; LCCOMB_X14_Y9_N22 ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; map_5:m5_inst|chr_mode[0]~0                                  ; LCCOMB_X15_Y6_N10 ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; map_5:m5_inst|ex_we~3                                        ; LCCOMB_X10_Y5_N24 ; 2       ; Write enable  ; no     ; --                   ; --               ; --                        ;
; map_5:m5_inst|ext_cfg[0]~0                                   ; LCCOMB_X10_Y5_N26 ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; map_5:m5_inst|irq_ctr[7]~1                                   ; LCCOMB_X15_Y2_N30 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; map_5:m5_inst|irq_val[7]~3                                   ; LCCOMB_X12_Y4_N14 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; map_5:m5_inst|mul_a[7]~1                                     ; LCCOMB_X15_Y6_N24 ; 1       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; map_5:m5_inst|mul_b[7]~0                                     ; LCCOMB_X15_Y6_N6  ; 1       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; map_5:m5_inst|mul_rez[8]~0                                   ; LCCOMB_X12_Y4_N20 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; map_5:m5_inst|ntb_map[1]~0                                   ; LCCOMB_X10_Y5_N22 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; map_5:m5_inst|prg_bank[0][0]~22                              ; LCCOMB_X18_Y6_N30 ; 6       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; map_5:m5_inst|prg_bank[1][0]~20                              ; LCCOMB_X17_Y6_N2  ; 6       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; map_5:m5_inst|prg_bank[2][0]~21                              ; LCCOMB_X17_Y6_N4  ; 6       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; map_5:m5_inst|prg_bank[3][5]~18                              ; LCCOMB_X18_Y6_N6  ; 6       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; map_5:m5_inst|prg_mode[0]~2                                  ; LCCOMB_X14_Y5_N26 ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; map_5:m5_inst|ram_bank[0]~4                                  ; LCCOMB_X15_Y7_N10 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; map_5:m5_inst|tile_idx[0]~0                                  ; LCCOMB_X10_Y6_N24 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; mclk                                                         ; PIN_21            ; 548     ; Clock         ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; mmc5_snd:snd_inst|always0~1                                  ; LCCOMB_X15_Y5_N16 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; mmc5_snd:snd_inst|cfg[1]~1                                   ; LCCOMB_X15_Y5_N6  ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; mmc5_snd:snd_inst|pulse:pulse_1|always0~2                    ; LCCOMB_X4_Y6_N28  ; 12      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; mmc5_snd:snd_inst|pulse:pulse_1|env_pctr[1]~1                ; LCCOMB_X19_Y5_N20 ; 4       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; mmc5_snd:snd_inst|pulse:pulse_1|freq_clk                     ; LCFF_X4_Y6_N1     ; 3       ; Clock         ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; mmc5_snd:snd_inst|pulse:pulse_1|len_ctr[7]~4                 ; LCCOMB_X19_Y3_N26 ; 7       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; mmc5_snd:snd_inst|pulse:pulse_1|puls_cfg[0][3]~4             ; LCCOMB_X19_Y5_N0  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; mmc5_snd:snd_inst|pulse:pulse_1|puls_cfg[2][7]~5             ; LCCOMB_X17_Y6_N26 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; mmc5_snd:snd_inst|pulse:pulse_1|regs_we3                     ; LCCOMB_X19_Y5_N2  ; 13      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; mmc5_snd:snd_inst|pulse:pulse_2|always0~1                    ; LCCOMB_X20_Y9_N30 ; 11      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; mmc5_snd:snd_inst|pulse:pulse_2|env_pctr[2]~2                ; LCCOMB_X19_Y4_N18 ; 4       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; mmc5_snd:snd_inst|pulse:pulse_2|freq_clk                     ; LCFF_X20_Y9_N25   ; 3       ; Clock         ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; mmc5_snd:snd_inst|pulse:pulse_2|len_ctr[7]~8                 ; LCCOMB_X17_Y4_N10 ; 7       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; mmc5_snd:snd_inst|pulse:pulse_2|puls_cfg[0][3]~4             ; LCCOMB_X19_Y5_N6  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; mmc5_snd:snd_inst|pulse:pulse_2|puls_cfg[2][7]~5             ; LCCOMB_X17_Y3_N6  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; mmc5_snd:snd_inst|pulse:pulse_2|regs_we3                     ; LCCOMB_X17_Y3_N0  ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ppu_dat~17                                                   ; LCCOMB_X12_Y9_N10 ; 8       ; Output enable ; no     ; --                   ; --               ; --                        ;
; ppu_rd                                                       ; PIN_89            ; 26      ; Clock         ; yes    ; Global Clock         ; GCLK7            ; --                        ;
+--------------------------------------------------------------+-------------------+---------+---------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                ;
+------------------------------------------+-----------------+---------+----------------------+------------------+---------------------------+
; Name                                     ; Location        ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------+-----------------+---------+----------------------+------------------+---------------------------+
; clk                                      ; PIN_17          ; 54      ; Global Clock         ; GCLK2            ; --                        ;
; mclk                                     ; PIN_21          ; 548     ; Global Clock         ; GCLK3            ; --                        ;
; mmc5_snd:snd_inst|pulse:pulse_1|freq_clk ; LCFF_X4_Y6_N1   ; 3       ; Global Clock         ; GCLK0            ; --                        ;
; mmc5_snd:snd_inst|pulse:pulse_2|freq_clk ; LCFF_X20_Y9_N25 ; 3       ; Global Clock         ; GCLK6            ; --                        ;
; ppu_rd                                   ; PIN_89          ; 26      ; Global Clock         ; GCLK7            ; --                        ;
+------------------------------------------+-----------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                ;
+------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                 ; Fan-Out ;
+------------------------------------------------------------------------------------------------------+---------+
; cpu_dat[4]~4                                                                                         ; 60      ;
; cpu_addr[1]                                                                                          ; 59      ;
; cpu_dat[3]~3                                                                                         ; 59      ;
; cpu_dat[0]~0                                                                                         ; 55      ;
; cpu_dat[5]~5                                                                                         ; 54      ;
; cpu_dat[1]~1                                                                                         ; 53      ;
; cpu_dat[7]~7                                                                                         ; 50      ;
; cpu_dat[6]~6                                                                                         ; 49      ;
; cpu_dat[2]~2                                                                                         ; 49      ;
; ppu_addr[11]                                                                                         ; 45      ;
; cpu_addr[0]                                                                                          ; 44      ;
; ppu_addr[12]                                                                                         ; 41      ;
; cpu_rw                                                                                               ; 39      ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|Equal2~6                                             ; 33      ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|Equal2~5                                             ; 33      ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|Equal2~4                                             ; 33      ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|Equal2~1                                             ; 33      ;
; Equal1~2                                                                                             ; 33      ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|Equal2~2                                             ; 32      ;
; cpu_addr[2]                                                                                          ; 28      ;
; cpu_ce                                                                                               ; 28      ;
; map_255:m255_inst|Equal5~1                                                                           ; 28      ;
; ppu_addr[10]                                                                                         ; 26      ;
; map_255:m255_inst|m2_strobe                                                                          ; 26      ;
; cpu_addr[14]                                                                                         ; 22      ;
; cpu_addr[13]                                                                                         ; 22      ;
; cpu_addr[4]                                                                                          ; 21      ;
; map_5:m5_inst|ext_cfg[1]                                                                             ; 20      ;
; map_255:m255_inst|m2_strobe_st                                                                       ; 20      ;
; map_5:m5_inst|chr_mode[1]                                                                            ; 20      ;
; map_255:m255_inst|cpu_rst_ctr[8]~44                                                                  ; 17      ;
; map_5:m5_inst|mul_rez[8]~0                                                                           ; 16      ;
; map_255:m255_inst|gg_ce                                                                              ; 15      ;
; map_5:m5_inst|chr_mode[0]                                                                            ; 15      ;
; cpu_addr[9]                                                                                          ; 13      ;
; mclk                                                                                                 ; 13      ;
; mmc5_snd:snd_inst|pulse:pulse_1|regs_we3                                                             ; 13      ;
; map_5:m5_inst|chr_hi[0]                                                                              ; 13      ;
; cpu_addr[8]                                                                                          ; 12      ;
; cpu_addr[12]                                                                                         ; 12      ;
; map_5:m5_inst|fill_nt_ce                                                                             ; 12      ;
; map_255:m255_inst|reset_mode                                                                         ; 12      ;
; mmc5_snd:snd_inst|pulse:pulse_1|always0~2                                                            ; 12      ;
; mmc5_snd:snd_inst|pulse:pulse_1|regs_we~2                                                            ; 12      ;
; cpu_addr[11]                                                                                         ; 11      ;
; mmc5_snd:snd_inst|pulse:pulse_2|regs_we3                                                             ; 11      ;
; mmc5_snd:snd_inst|pulse:pulse_2|always0~1                                                            ; 11      ;
; map_5:m5_inst|in_frame                                                                               ; 11      ;
; map_255:m255_inst|rst                                                                                ; 11      ;
; mmc5_snd:snd_inst|e_clk                                                                              ; 11      ;
; map_255:m255_inst|rst_out                                                                            ; 11      ;
; cpu_addr[5]                                                                                          ; 10      ;
; map_255:m255_inst|always1~0                                                                          ; 10      ;
; map_5:m5_inst|prg_bank_we                                                                            ; 10      ;
; cpu_addr[7]                                                                                          ; 9       ;
; cpu_addr[6]                                                                                          ; 9       ;
; cpu_addr[3]                                                                                          ; 9       ;
; cpu_addr[10]                                                                                         ; 9       ;
; ppu_addr[13]                                                                                         ; 9       ;
; map_5:m5_inst|chr_b[1][0]~11                                                                         ; 9       ;
; map_5:m5_inst|chr_b[3][0]~10                                                                         ; 9       ;
; map_5:m5_inst|chr_b[0][0]~9                                                                          ; 9       ;
; map_5:m5_inst|chr_b[2][0]~8                                                                          ; 9       ;
; mmc5_snd:snd_inst|pulse:pulse_1|len_ctr[7]~0                                                         ; 9       ;
; map_5:m5_inst|Decoder0~7                                                                             ; 9       ;
; map_5:m5_inst|Decoder0~6                                                                             ; 9       ;
; map_5:m5_inst|Decoder0~5                                                                             ; 9       ;
; map_5:m5_inst|Decoder0~4                                                                             ; 9       ;
; map_5:m5_inst|Decoder0~3                                                                             ; 9       ;
; map_5:m5_inst|Decoder0~2                                                                             ; 9       ;
; map_5:m5_inst|Decoder0~1                                                                             ; 9       ;
; map_5:m5_inst|Decoder0~0                                                                             ; 9       ;
; map_5:m5_inst|chr_bank_a_we~0                                                                        ; 9       ;
; map_5:m5_inst|always1~0                                                                              ; 9       ;
; map_5:m5_inst|prg_mode[1]                                                                            ; 9       ;
; mmc5_snd:snd_inst|pwm_ctr_puls[4]                                                                    ; 9       ;
; mmc5_snd:snd_inst|pulse:pulse_1|puls_cfg[2][7]~5                                                     ; 8       ;
; mmc5_snd:snd_inst|pulse:pulse_2|puls_cfg[2][7]~5                                                     ; 8       ;
; map_5:m5_inst|irq_val[7]~3                                                                           ; 8       ;
; mmc5_snd:snd_inst|pulse:pulse_1|puls_cfg[0][3]~4                                                     ; 8       ;
; mmc5_snd:snd_inst|pulse:pulse_2|puls_cfg[0][3]~4                                                     ; 8       ;
; map_5:m5_inst|map_out[30]~19                                                                         ; 8       ;
; map_5:m5_inst|tile_idx[0]~0                                                                          ; 8       ;
; mmc5_snd:snd_inst|pulse:pulse_2|len_ctr[7]~4                                                         ; 8       ;
; map_5:m5_inst|irq_ctr[7]~1                                                                           ; 8       ;
; ppu_dat~17                                                                                           ; 8       ;
; cpu_dat[7]~25                                                                                        ; 8       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|act                                                  ; 8       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|act                                                  ; 8       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|act                                                  ; 8       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|act                                                  ; 8       ;
; map_255:m255_inst|always0~1                                                                          ; 8       ;
; map_255:m255_inst|rst~0                                                                              ; 8       ;
; map_255:m255_inst|reg_prg_map[0]~1                                                                   ; 8       ;
; map_5:m5_inst|ntb_map[1]~0                                                                           ; 8       ;
; map_255:m255_inst|map_idx[6]~1                                                                       ; 8       ;
; mmc5_snd:snd_inst|always0~1                                                                          ; 8       ;
; map_out[35]~27                                                                                       ; 8       ;
; map_out[35]~22                                                                                       ; 8       ;
; map_5:m5_inst|Equal23~1                                                                              ; 8       ;
; map_5:m5_inst|reg_ce_52~2                                                                            ; 8       ;
; map_5:m5_inst|ex_ram_ce                                                                              ; 8       ;
; map_255:m255_inst|ram_area~0                                                                         ; 8       ;
; mmc5_snd:snd_inst|comb~1                                                                             ; 8       ;
; map_255:m255_inst|reg_chr_map[0]~4                                                                   ; 7       ;
; mmc5_snd:snd_inst|Equal2~4                                                                           ; 7       ;
; mmc5_snd:snd_inst|pulse:pulse_1|len_ctr[7]~4                                                         ; 7       ;
; mmc5_snd:snd_inst|pulse:pulse_1|len_ctr[7]~2                                                         ; 7       ;
; mmc5_snd:snd_inst|pulse:pulse_2|len_ctr[7]~8                                                         ; 7       ;
; mmc5_snd:snd_inst|pulse:pulse_2|len_ctr[7]~6                                                         ; 7       ;
; cpu_dat[0]~17                                                                                        ; 7       ;
; map_5:m5_inst|status_oe~0                                                                            ; 7       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_idx[0]                                                        ; 7       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|always0~0                                            ; 7       ;
; map_255:m255_inst|cmd_addr[0]                                                                        ; 7       ;
; map_255:m255_inst|cmd_addr[2]                                                                        ; 7       ;
; map_out[35]~29                                                                                       ; 7       ;
; map_5:m5_inst|Equal23~2                                                                              ; 7       ;
; map_255:m255_inst|gg_cnt:gg_control|act~1                                                            ; 7       ;
; map_5:m5_inst|map_out[40]~3                                                                          ; 7       ;
; map_5:m5_inst|prg_bank[0][0]~22                                                                      ; 6       ;
; map_5:m5_inst|prg_bank[2][0]~21                                                                      ; 6       ;
; map_5:m5_inst|prg_bank[1][0]~20                                                                      ; 6       ;
; map_5:m5_inst|fill_at_ce                                                                             ; 6       ;
; cpu_dat[0]~23                                                                                        ; 6       ;
; cpu_dat[0]~20                                                                                        ; 6       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|act                                                  ; 6       ;
; cpu_dat[0]~19                                                                                        ; 6       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_idx[1]                                                        ; 6       ;
; map_5:m5_inst|prg_bank[3][5]~18                                                                      ; 6       ;
; map_255:m255_inst|reg_srm_map[0]~0                                                                   ; 6       ;
; mmc5_snd:snd_inst|pulse:pulse_2|regs_we~0                                                            ; 6       ;
; map_out[35]~28                                                                                       ; 6       ;
; map_out[35]~24                                                                                       ; 6       ;
; map_out[35]~23                                                                                       ; 6       ;
; map_5:m5_inst|Mux8~0                                                                                 ; 6       ;
; map_5:m5_inst|Equal24~1                                                                              ; 6       ;
; map_5:m5_inst|prg_mode[0]                                                                            ; 6       ;
; mmc5_snd:snd_inst|pulse:pulse_2|envelope[0]                                                          ; 6       ;
; map_255:m255_inst|cpu_rst_ctr[7]                                                                     ; 6       ;
; map_255:m255_inst|cpu_rst_ctr[25]                                                                    ; 5       ;
; mmc5_snd:snd_inst|frame_ctr[14]                                                                      ; 5       ;
; map_255:m255_inst|chr_size[0]~0                                                                      ; 5       ;
; map_5:m5_inst|chr_bank_b_we~1                                                                        ; 5       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|gg_cmp_ok~0                                          ; 5       ;
; map_255:m255_inst|prg_size[0]~1                                                                      ; 5       ;
; map_5:m5_inst|ram_bank[0]~2                                                                          ; 5       ;
; mmc5_snd:snd_inst|pulse:pulse_2|env_pctr[0]                                                          ; 5       ;
; mmc5_snd:snd_inst|cfg[0]                                                                             ; 5       ;
; mmc5_snd:snd_inst|cfg[1]                                                                             ; 5       ;
; map_5:m5_inst|map_out[30]~7                                                                          ; 5       ;
; map_5:m5_inst|Equal25~1                                                                              ; 5       ;
; map_out[18]~10                                                                                       ; 5       ;
; map_5:m5_inst|ntb_ctrl[1]~1                                                                          ; 5       ;
; mmc5_snd:snd_inst|pulse:pulse_2|envelope[1]                                                          ; 5       ;
; mmc5_snd:snd_inst|pulse:pulse_1|envelope[0]                                                          ; 5       ;
; mmc5_snd:snd_inst|pulse:pulse_2|envelope[2]                                                          ; 5       ;
; mmc5_snd:snd_inst|pwm_ctr_puls[0]                                                                    ; 5       ;
; ppu_addr[9]                                                                                          ; 4       ;
; ppu_addr[8]                                                                                          ; 4       ;
; ppu_addr[7]                                                                                          ; 4       ;
; ppu_addr[6]                                                                                          ; 4       ;
; ~GND                                                                                                 ; 4       ;
; map_5:m5_inst|tile_idx[1]                                                                            ; 4       ;
; map_5:m5_inst|tile_idx[0]                                                                            ; 4       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|cmp_ctr[0]                                           ; 4       ;
; mmc5_snd:snd_inst|pulse:pulse_1|env_pctr[1]~1                                                        ; 4       ;
; mmc5_snd:snd_inst|pulse:pulse_2|env_pctr[2]~2                                                        ; 4       ;
; mmc5_snd:snd_inst|pulse:pulse_2|env_pctr[2]~0                                                        ; 4       ;
; mmc5_snd:snd_inst|frame_ctr[2]                                                                       ; 4       ;
; mmc5_snd:snd_inst|frame_ctr[7]                                                                       ; 4       ;
; mmc5_snd:snd_inst|frame_ctr[10]                                                                      ; 4       ;
; mmc5_snd:snd_inst|frame_ctr[11]                                                                      ; 4       ;
; mmc5_snd:snd_inst|frame_ctr[6]                                                                       ; 4       ;
; mmc5_snd:snd_inst|frame_ctr[9]                                                                       ; 4       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|Equal2~3                                             ; 4       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_idx[2]                                                        ; 4       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|cmp_ctr[3]                                           ; 4       ;
; map_255:m255_inst|prg_size[0]~0                                                                      ; 4       ;
; map_5:m5_inst|always0~0                                                                              ; 4       ;
; map_255:m255_inst|cmd_addr[3]                                                                        ; 4       ;
; map_255:m255_inst|gg_ce~0                                                                            ; 4       ;
; map_255:m255_inst|cmd_addr[1]                                                                        ; 4       ;
; map_255:m255_inst|cmd_data_ce~0                                                                      ; 4       ;
; mmc5_snd:snd_inst|pulse:pulse_1|envelope[2]~0                                                        ; 4       ;
; mmc5_snd:snd_inst|pulse:pulse_1|env_pctr[0]                                                          ; 4       ;
; mmc5_snd:snd_inst|pulse:pulse_2|envelope[3]~0                                                        ; 4       ;
; mmc5_snd:snd_inst|pulse:pulse_2|env_pctr[1]                                                          ; 4       ;
; mmc5_snd:snd_inst|pulse:pulse_2|puls_cfg[0][5]                                                       ; 4       ;
; mmc5_snd:snd_inst|pulse:pulse_1|regs_we~3                                                            ; 4       ;
; map_5:m5_inst|map_out[30]~6                                                                          ; 4       ;
; map_5:m5_inst|sprite_mode                                                                            ; 4       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|act~11                                               ; 4       ;
; map_out[18]~11                                                                                       ; 4       ;
; mmc5_snd:snd_inst|pulse:pulse_1|envelope[1]                                                          ; 4       ;
; mmc5_snd:snd_inst|pulse:pulse_1|envelope[2]                                                          ; 4       ;
; mmc5_snd:snd_inst|pulse:pulse_2|envelope[3]                                                          ; 4       ;
; mmc5_snd:snd_inst|pulse:pulse_1|duty_ctr[0]                                                          ; 4       ;
; mmc5_snd:snd_inst|pulse:pulse_2|duty_ctr[0]                                                          ; 4       ;
; map_5:m5_inst|line_ctr[6]                                                                            ; 4       ;
; map_5:m5_inst|line_ctr[5]                                                                            ; 4       ;
; map_5:m5_inst|line_ctr[8]                                                                            ; 4       ;
; mmc5_snd:snd_inst|pwm_ctr_puls[1]                                                                    ; 4       ;
; mmc5_snd:snd_inst|pwm_ctr_puls[2]                                                                    ; 4       ;
; mmc5_snd:snd_inst|pwm_ctr_puls[3]                                                                    ; 4       ;
; ppu_addr[5]                                                                                          ; 3       ;
; ppu_addr[4]                                                                                          ; 3       ;
; ppu_addr[3]                                                                                          ; 3       ;
; ppu_addr[2]                                                                                          ; 3       ;
; ppu_addr[1]                                                                                          ; 3       ;
; ppu_addr[0]                                                                                          ; 3       ;
; ppu_rd                                                                                               ; 3       ;
; map_5:m5_inst|ram_bank[0]~4                                                                          ; 3       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|cmp_ctr[2]~4                                         ; 3       ;
; map_5:m5_inst|Equal6~0                                                                               ; 3       ;
; map_5:m5_inst|fill_mode~0                                                                            ; 3       ;
; cpu_dat[6]~42                                                                                        ; 3       ;
; cpu_dat[6]~41                                                                                        ; 3       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_idx[2]~1                                                      ; 3       ;
; map_255:m255_inst|gg_cnt:gg_control|idx_sub_ctr[0]                                                   ; 3       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|cmp_ctr[1]                                           ; 3       ;
; mmc5_snd:snd_inst|pulse:pulse_1|env_pctr[1]~2                                                        ; 3       ;
; mmc5_snd:snd_inst|frame_ctr[5]                                                                       ; 3       ;
; mmc5_snd:snd_inst|frame_ctr[8]                                                                       ; 3       ;
; mmc5_snd:snd_inst|frame_ctr[13]                                                                      ; 3       ;
; mmc5_snd:snd_inst|frame_ctr[1]                                                                       ; 3       ;
; mmc5_snd:snd_inst|pulse:pulse_1|Equal4~1                                                             ; 3       ;
; mmc5_snd:snd_inst|pulse:pulse_1|len_ctr[0]                                                           ; 3       ;
; mmc5_snd:snd_inst|pulse:pulse_1|Equal4~0                                                             ; 3       ;
; mmc5_snd:snd_inst|pulse:pulse_2|Equal4~1                                                             ; 3       ;
; mmc5_snd:snd_inst|pulse:pulse_2|len_ctr[0]                                                           ; 3       ;
; mmc5_snd:snd_inst|pulse:pulse_2|Equal4~0                                                             ; 3       ;
; map_5:m5_inst|ppu_line_strobe                                                                        ; 3       ;
; map_5:m5_inst|bgr_on                                                                                 ; 3       ;
; map_5:m5_inst|nt_strobe_st[5]                                                                        ; 3       ;
; map_5:m5_inst|nt_strobe_st[6]                                                                        ; 3       ;
; map_5:m5_inst|mul_a[7]~0                                                                             ; 3       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|Equal2~0                                             ; 3       ;
; map_5:m5_inst|prg_mode[0]~0                                                                          ; 3       ;
; map_5:m5_inst|ram_bank[0]~3                                                                          ; 3       ;
; map_5:m5_inst|always0~1                                                                              ; 3       ;
; mmc5_snd:snd_inst|pulse:pulse_1|Equal6~0                                                             ; 3       ;
; mmc5_snd:snd_inst|pulse:pulse_1|env_pctr[1]                                                          ; 3       ;
; mmc5_snd:snd_inst|pulse:pulse_1|env_pctr[3]                                                          ; 3       ;
; mmc5_snd:snd_inst|pulse:pulse_1|puls_cfg[0][5]                                                       ; 3       ;
; mmc5_snd:snd_inst|pulse:pulse_2|env_pctr[2]                                                          ; 3       ;
; mmc5_snd:snd_inst|pulse:pulse_1|len_silent                                                           ; 3       ;
; mmc5_snd:snd_inst|pulse:pulse_2|len_silent                                                           ; 3       ;
; map_5:m5_inst|irq_pend                                                                               ; 3       ;
; map_5:m5_inst|chr_b[3][5]                                                                            ; 3       ;
; map_5:m5_inst|chr_b[3][4]                                                                            ; 3       ;
; map_5:m5_inst|chr_b[3][3]                                                                            ; 3       ;
; map_5:m5_inst|chr_b[3][2]                                                                            ; 3       ;
; map_5:m5_inst|chr_b[3][1]                                                                            ; 3       ;
; map_5:m5_inst|chr_b[3][0]                                                                            ; 3       ;
; map_5:m5_inst|Equal24~0                                                                              ; 3       ;
; map_5:m5_inst|Equal23~0                                                                              ; 3       ;
; map_5:m5_inst|ex_ram_ce~0                                                                            ; 3       ;
; mmc5_snd:snd_inst|pulse:pulse_1|envelope[3]                                                          ; 3       ;
; mmc5_snd:snd_inst|pulse:pulse_1|duty_ctr[1]                                                          ; 3       ;
; mmc5_snd:snd_inst|pulse:pulse_2|duty_ctr[1]                                                          ; 3       ;
; map_5:m5_inst|line_ctr[4]                                                                            ; 3       ;
; map_5:m5_inst|line_ctr[3]                                                                            ; 3       ;
; map_5:m5_inst|line_ctr[2]                                                                            ; 3       ;
; map_5:m5_inst|line_ctr[1]                                                                            ; 3       ;
; map_5:m5_inst|line_ctr[7]                                                                            ; 3       ;
; ppu_wr                                                                                               ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[6]~29                                                    ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[4]~27                                                    ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[2]~25                                                    ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[3]~24                                                    ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_2|len_ctr~18                                                           ; 2       ;
; map_5:m5_inst|ext_cfg[0]~0                                                                           ; 2       ;
; map_5:m5_inst|ex_addr[9]~9                                                                           ; 2       ;
; map_5:m5_inst|ex_addr[8]~8                                                                           ; 2       ;
; map_5:m5_inst|ex_addr[7]~7                                                                           ; 2       ;
; map_5:m5_inst|ex_addr[6]~6                                                                           ; 2       ;
; map_5:m5_inst|ex_addr[5]~5                                                                           ; 2       ;
; map_5:m5_inst|ex_addr[4]~4                                                                           ; 2       ;
; map_5:m5_inst|ex_addr[3]~3                                                                           ; 2       ;
; map_5:m5_inst|ex_addr[2]~2                                                                           ; 2       ;
; map_5:m5_inst|ex_addr[1]~1                                                                           ; 2       ;
; map_5:m5_inst|ex_addr[0]~0                                                                           ; 2       ;
; map_5:m5_inst|ex_we~3                                                                                ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_1|len_ctr[7]~1                                                         ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[1]~23                                                    ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[5]~21                                                    ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_2|len_ctr[7]~5                                                         ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[7]~16                                                    ; 2       ;
; map_5:m5_inst|irq_val[7]~2                                                                           ; 2       ;
; map_5:m5_inst|ppu_nt_strobe                                                                          ; 2       ;
; map_5:m5_inst|ex_we~1                                                                                ; 2       ;
; map_5:m5_inst|ext_cfg[0]                                                                             ; 2       ;
; cpu_dat[6]~43                                                                                        ; 2       ;
; bus_oe~2                                                                                             ; 2       ;
; map_255:m255_inst|cpu_rst_ctr[0]                                                                     ; 2       ;
; map_255:m255_inst|cpu_rst_ctr[1]                                                                     ; 2       ;
; map_255:m255_inst|cpu_rst_ctr[2]                                                                     ; 2       ;
; map_255:m255_inst|cpu_rst_ctr[3]                                                                     ; 2       ;
; map_255:m255_inst|cpu_rst_ctr[4]                                                                     ; 2       ;
; map_255:m255_inst|cpu_rst_ctr[5]                                                                     ; 2       ;
; map_255:m255_inst|cpu_rst_ctr[6]                                                                     ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|code[20]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|code[21]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|code[18]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|code[19]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|code[16]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|code[17]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|code[22]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|code[23]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|code[20]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|code[21]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|code[17]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|code[16]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|code[18]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|code[19]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|code[22]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|code[23]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|code[20]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|code[21]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|code[18]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|code[19]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|code[16]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|code[17]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|code[22]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|code[23]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|code[20]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|code[21]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|code[18]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|code[19]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|code[16]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|code[17]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|code[22]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|code[23]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|idx_sub_ctr[1]                                                   ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|cmp_ctr[2]                                           ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|code[20]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|code[21]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|code[18]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|code[19]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|code[16]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|code[17]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|code[22]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|code[23]                                             ; 2       ;
; mmc5_snd:snd_inst|Equal2~3                                                                           ; 2       ;
; mmc5_snd:snd_inst|Equal2~1                                                                           ; 2       ;
; mmc5_snd:snd_inst|Equal2~0                                                                           ; 2       ;
; mmc5_snd:snd_inst|frame_ctr[3]                                                                       ; 2       ;
; mmc5_snd:snd_inst|frame_ctr[4]                                                                       ; 2       ;
; mmc5_snd:snd_inst|frame_ctr[15]                                                                      ; 2       ;
; mmc5_snd:snd_inst|frame_ctr[12]                                                                      ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_1|len_ctr[1]                                                           ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_1|len_ctr[2]                                                           ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_1|len_ctr[3]                                                           ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_1|len_ctr[4]                                                           ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_1|len_ctr[5]                                                           ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_1|len_ctr[6]                                                           ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_1|len_ctr[7]                                                           ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_2|Equal5~2                                                             ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_2|Equal5~0                                                             ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_2|len_ctr[1]                                                           ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_2|len_ctr[2]                                                           ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_2|len_ctr[3]                                                           ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_2|len_ctr[4]                                                           ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_2|len_ctr[5]                                                           ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_2|len_ctr[6]                                                           ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_2|len_ctr[7]                                                           ; 2       ;
; mmc5_snd:snd_inst|cfg[1]~1                                                                           ; 2       ;
; map_5:m5_inst|always0~9                                                                              ; 2       ;
; map_5:m5_inst|always0~8                                                                              ; 2       ;
; map_5:m5_inst|always0~7                                                                              ; 2       ;
; map_5:m5_inst|nt_strobe_st[1]                                                                        ; 2       ;
; map_5:m5_inst|nt_strobe_st[2]                                                                        ; 2       ;
; map_5:m5_inst|nt_strobe_st[0]                                                                        ; 2       ;
; map_5:m5_inst|nt_strobe_st[3]                                                                        ; 2       ;
; map_5:m5_inst|nt_strobe_st[4]                                                                        ; 2       ;
; map_255:m255_inst|reg_chr_map[0]~3                                                                   ; 2       ;
; map_5:m5_inst|chr_mode[0]~0                                                                          ; 2       ;
; map_5:m5_inst|chr_hi[0]~0                                                                            ; 2       ;
; map_5:m5_inst|Equal26~9                                                                              ; 2       ;
; map_5:m5_inst|Equal26~8                                                                              ; 2       ;
; map_5:m5_inst|Equal26~7                                                                              ; 2       ;
; map_5:m5_inst|Equal26~6                                                                              ; 2       ;
; map_5:m5_inst|always0~4                                                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_rst                                                           ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|gg_cmp_latch                                         ; 2       ;
; map_5:m5_inst|prg_mode[0]~2                                                                          ; 2       ;
; map_255:m255_inst|reg_chr_map[0]~2                                                                   ; 2       ;
; map_255:m255_inst|always0~0                                                                          ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_1|env_pctr[2]                                                          ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_1|always0~0                                                            ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_2|Equal6~0                                                             ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_2|env_pctr[3]                                                          ; 2       ;
; mmc5_snd:snd_inst|always0~0                                                                          ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_1|regs_we~0                                                            ; 2       ;
; map_5:m5_inst|irq_on                                                                                 ; 2       ;
; map_255:m255_inst|reg_chr_map[6]                                                                     ; 2       ;
; map_5:m5_inst|Mux19~1                                                                                ; 2       ;
; map_5:m5_inst|Mux28~1                                                                                ; 2       ;
; map_255:m255_inst|reg_chr_map[5]                                                                     ; 2       ;
; map_5:m5_inst|Mux29~0                                                                                ; 2       ;
; map_5:m5_inst|chr_b[3][6]                                                                            ; 2       ;
; map_5:m5_inst|Mux20~2                                                                                ; 2       ;
; map_5:m5_inst|Mux20~1                                                                                ; 2       ;
; map_255:m255_inst|reg_chr_map[4]                                                                     ; 2       ;
; map_255:m255_inst|reg_chr_map[3]                                                                     ; 2       ;
; map_5:m5_inst|Mux21~2                                                                                ; 2       ;
; map_5:m5_inst|Mux21~1                                                                                ; 2       ;
; map_5:m5_inst|chr_a[7][5]                                                                            ; 2       ;
; map_5:m5_inst|Mux30~0                                                                                ; 2       ;
; map_5:m5_inst|Mux31~0                                                                                ; 2       ;
; map_5:m5_inst|Mux22~2                                                                                ; 2       ;
; map_5:m5_inst|Mux22~1                                                                                ; 2       ;
; map_5:m5_inst|chr_a[7][4]                                                                            ; 2       ;
; map_255:m255_inst|reg_chr_map[2]                                                                     ; 2       ;
; map_255:m255_inst|reg_chr_map[1]                                                                     ; 2       ;
; map_5:m5_inst|Mux23~2                                                                                ; 2       ;
; map_5:m5_inst|Mux23~1                                                                                ; 2       ;
; map_5:m5_inst|chr_a[7][3]                                                                            ; 2       ;
; map_5:m5_inst|Mux32~0                                                                                ; 2       ;
; map_255:m255_inst|reg_chr_map[0]                                                                     ; 2       ;
; map_5:m5_inst|Mux33~0                                                                                ; 2       ;
; map_5:m5_inst|Mux24~2                                                                                ; 2       ;
; map_5:m5_inst|Mux24~1                                                                                ; 2       ;
; map_5:m5_inst|chr_a[7][2]                                                                            ; 2       ;
; map_5:m5_inst|Mux34~1                                                                                ; 2       ;
; map_5:m5_inst|map_out[31]~15                                                                         ; 2       ;
; map_5:m5_inst|map_out[31]~14                                                                         ; 2       ;
; map_5:m5_inst|chr_a[7][1]                                                                            ; 2       ;
; map_5:m5_inst|Mux35~1                                                                                ; 2       ;
; map_5:m5_inst|map_out[30]~10                                                                         ; 2       ;
; map_5:m5_inst|map_out[30]~9                                                                          ; 2       ;
; map_5:m5_inst|chr_a[7][0]                                                                            ; 2       ;
; map_5:m5_inst|last_set                                                                               ; 2       ;
; map_5:m5_inst|map_out[30]~5                                                                          ; 2       ;
; prg_we~0                                                                                             ; 2       ;
; map_5:m5_inst|ex_we~0                                                                                ; 2       ;
; prg_oe~0                                                                                             ; 2       ;
; bus_oe~1                                                                                             ; 2       ;
; map_5:m5_inst|Equal25~0                                                                              ; 2       ;
; map_5:m5_inst|reg_ce_52~3                                                                            ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|act~0                                                            ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|act~10                                               ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|code[13]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|code[14]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|code[11]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|code[12]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|code[10]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|code[9]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|code[7]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|code[8]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|act~5                                                ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|code_ready                                           ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|act~4                                                ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|code[5]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|code[6]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|code[3]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|code[4]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|code[1]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|code[2]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|code[15]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|code[0]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|act~10                                               ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|code[13]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|code[14]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|code[11]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|code[12]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|code[10]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|code[9]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|code[7]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|code[8]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|act~5                                                ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|code_ready                                           ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|act~4                                                ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|code[5]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|code[6]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|code[3]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|code[4]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|code[1]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|code[2]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|code[15]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|code[0]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|act~10                                               ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|code[13]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|code[14]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|code[11]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|code[12]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|code[10]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|code[9]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|code[7]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|code[8]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|act~5                                                ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|code_ready                                           ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|act~4                                                ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|code[5]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|code[6]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|code[3]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|code[4]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|code[1]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|code[2]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|code[15]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|code[0]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|act~10                                               ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|code[13]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|code[14]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|code[11]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|code[12]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|code[10]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|code[9]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|code[7]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|code[8]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|act~5                                                ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|code_ready                                           ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|act~4                                                ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|code[5]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|code[6]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|code[3]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|code[4]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|code[1]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|code[2]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|code[15]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|code[0]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|act~10                                               ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|code[13]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|code[14]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|code[11]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|code[12]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|code[10]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|code[9]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|code[7]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|code[8]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|act~5                                                ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|code_ready                                           ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|act~4                                                ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|code[5]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|code[6]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|code[3]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|code[4]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|code[1]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|code[2]                                              ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|code[15]                                             ; 2       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|code[0]                                              ; 2       ;
; map_255:m255_inst|m2_ok~0                                                                            ; 2       ;
; map_255:m255_inst|m2_st[2]                                                                           ; 2       ;
; map_255:m255_inst|m2_st[1]                                                                           ; 2       ;
; map_255:m255_inst|m2_st[0]                                                                           ; 2       ;
; map_255:m255_inst|m2_st[3]                                                                           ; 2       ;
; prg_ce~1                                                                                             ; 2       ;
; map_5:m5_inst|Mux42~0                                                                                ; 2       ;
; map_5:m5_inst|prg_bank[2][2]                                                                         ; 2       ;
; map_5:m5_inst|prg_bank[3][2]                                                                         ; 2       ;
; map_5:m5_inst|prg_bank[1][2]                                                                         ; 2       ;
; map_5:m5_inst|prg_bank[2][1]                                                                         ; 2       ;
; map_5:m5_inst|prg_bank[3][1]                                                                         ; 2       ;
; map_5:m5_inst|prg_bank[1][1]                                                                         ; 2       ;
; comb~1                                                                                               ; 2       ;
; map_out[41]~4                                                                                        ; 2       ;
; map_255:m255_inst|map_idx[7]                                                                         ; 2       ;
; map_255:m255_inst|map_idx[6]                                                                         ; 2       ;
; map_255:m255_inst|map_idx[5]                                                                         ; 2       ;
; map_255:m255_inst|map_idx[4]                                                                         ; 2       ;
; map_255:m255_inst|map_idx[3]                                                                         ; 2       ;
; map_255:m255_inst|map_idx[1]                                                                         ; 2       ;
; Equal1~0                                                                                             ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_2|puls_cfg[0][1]                                                       ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_1|puls_cfg[0][1]                                                       ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_2|puls_cfg[0][0]                                                       ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_1|puls_cfg[0][0]                                                       ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_2|puls_cfg[0][2]                                                       ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_1|puls_cfg[0][2]                                                       ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_2|puls_cfg[0][3]                                                       ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_1|puls_cfg[0][3]                                                       ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_1|puls_cfg[0][7]                                                       ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_1|duty_ctr[2]                                                          ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_1|puls_cfg[0][6]                                                       ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_2|puls_cfg[0][7]                                                       ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_2|duty_ctr[2]                                                          ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_2|puls_cfg[0][6]                                                       ; 2       ;
; map_5:m5_inst|exram:exram_inst|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|q_a[5] ; 2       ;
; map_5:m5_inst|exram:exram_inst|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|q_a[6] ; 2       ;
; map_5:m5_inst|exram:exram_inst|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|q_a[7] ; 2       ;
; map_5:m5_inst|exram:exram_inst|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|q_a[4] ; 2       ;
; map_5:m5_inst|exram:exram_inst|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|q_a[1] ; 2       ;
; map_5:m5_inst|exram:exram_inst|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|q_a[2] ; 2       ;
; map_5:m5_inst|exram:exram_inst|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|q_a[3] ; 2       ;
; map_5:m5_inst|exram:exram_inst|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|q_a[0] ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_1|freq_ctr[10]                                                         ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_1|freq_ctr[9]                                                          ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_1|freq_ctr[8]                                                          ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_1|freq_ctr[7]                                                          ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_1|freq_ctr[6]                                                          ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_1|freq_ctr[5]                                                          ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_1|freq_ctr[4]                                                          ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_1|freq_ctr[3]                                                          ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_1|freq_ctr[2]                                                          ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_1|freq_ctr[1]                                                          ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_1|freq_ctr[0]                                                          ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_2|freq_ctr[10]                                                         ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_2|freq_ctr[9]                                                          ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_2|freq_ctr[8]                                                          ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_2|freq_ctr[7]                                                          ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_2|freq_ctr[6]                                                          ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_2|freq_ctr[5]                                                          ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_2|freq_ctr[4]                                                          ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_2|freq_ctr[3]                                                          ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_2|freq_ctr[2]                                                          ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_2|freq_ctr[1]                                                          ; 2       ;
; mmc5_snd:snd_inst|pulse:pulse_2|freq_ctr[0]                                                          ; 2       ;
; map_5:m5_inst|Add0~14                                                                                ; 2       ;
; map_5:m5_inst|Add0~12                                                                                ; 2       ;
; map_5:m5_inst|Add0~10                                                                                ; 2       ;
; map_5:m5_inst|Add0~8                                                                                 ; 2       ;
; map_5:m5_inst|Add0~6                                                                                 ; 2       ;
; map_5:m5_inst|Add0~4                                                                                 ; 2       ;
; map_5:m5_inst|Add0~2                                                                                 ; 2       ;
; map_5:m5_inst|Add0~0                                                                                 ; 2       ;
; map_5:m5_inst|line_ctr[0]                                                                            ; 2       ;
; mmc5_snd:snd_inst|pwm_ctr_pcm[5]                                                                     ; 2       ;
; mmc5_snd:snd_inst|pwm_ctr_pcm[6]                                                                     ; 2       ;
; mmc5_snd:snd_inst|pwm_ctr_pcm[7]                                                                     ; 2       ;
; max2                                                                                                 ; 1       ;
; map_255:m255_inst|rst~0_wirecell                                                                     ; 1       ;
; ppu_dat[7]~7                                                                                         ; 1       ;
; ppu_dat[6]~6                                                                                         ; 1       ;
; ppu_dat[5]~5                                                                                         ; 1       ;
; ppu_dat[4]~4                                                                                         ; 1       ;
; ppu_dat[3]~3                                                                                         ; 1       ;
; ppu_dat[2]~2                                                                                         ; 1       ;
; ppu_dat[1]~1                                                                                         ; 1       ;
; ppu_dat[0]~0                                                                                         ; 1       ;
; map_255:m255_inst|m2_strobe~0                                                                        ; 1       ;
; mmc5_snd:snd_inst|pwm_ctr_puls[0]~12                                                                 ; 1       ;
; mmc5_snd:snd_inst|comb~13                                                                            ; 1       ;
; mmc5_snd:snd_inst|comb~12                                                                            ; 1       ;
; mmc5_snd:snd_inst|comb~11                                                                            ; 1       ;
; mmc5_snd:snd_inst|comb~10                                                                            ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[6]~28                                                    ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[4]~26                                                    ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[2]~15                                                    ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[2]~14                                                    ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[3]~3                                                     ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[3]~2                                                     ; 1       ;
; map_255:m255_inst|cpu_rst_ctr~61                                                                     ; 1       ;
; map_255:m255_inst|cpu_rst_ctr~60                                                                     ; 1       ;
; map_255:m255_inst|cpu_rst_ctr~59                                                                     ; 1       ;
; map_255:m255_inst|cpu_rst_ctr~58                                                                     ; 1       ;
; map_255:m255_inst|cpu_rst_ctr~57                                                                     ; 1       ;
; map_255:m255_inst|cpu_rst_ctr~56                                                                     ; 1       ;
; map_255:m255_inst|cpu_rst_ctr~55                                                                     ; 1       ;
; map_255:m255_inst|cpu_rst_ctr~54                                                                     ; 1       ;
; map_255:m255_inst|cpu_rst_ctr~53                                                                     ; 1       ;
; map_255:m255_inst|cpu_rst_ctr~52                                                                     ; 1       ;
; map_255:m255_inst|cpu_rst_ctr~51                                                                     ; 1       ;
; map_255:m255_inst|cpu_rst_ctr~50                                                                     ; 1       ;
; map_255:m255_inst|cpu_rst_ctr~49                                                                     ; 1       ;
; map_255:m255_inst|cpu_rst_ctr~48                                                                     ; 1       ;
; map_255:m255_inst|cpu_rst_ctr~47                                                                     ; 1       ;
; map_255:m255_inst|cpu_rst_ctr~46                                                                     ; 1       ;
; map_255:m255_inst|cpu_rst_ctr~45                                                                     ; 1       ;
; map_5:m5_inst|Equal26~11                                                                             ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|cmp_ctr~7                                            ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|code_ready~2                                         ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|code_ready~2                                         ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|code_ready~2                                         ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|gg_cmp_ok~7                                          ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|code_ready~2                                         ; 1       ;
; map_5:m5_inst|prg_bank~27                                                                            ; 1       ;
; map_5:m5_inst|prg_bank~26                                                                            ; 1       ;
; map_5:m5_inst|prg_bank~25                                                                            ; 1       ;
; map_5:m5_inst|prg_bank~24                                                                            ; 1       ;
; map_5:m5_inst|prg_bank~23                                                                            ; 1       ;
; map_5:m5_inst|prg_bank~19                                                                            ; 1       ;
; map_out[35]~75                                                                                       ; 1       ;
; map_out[33]~74                                                                                       ; 1       ;
; map_5:m5_inst|mul_b[7]~0                                                                             ; 1       ;
; map_5:m5_inst|mul_a[7]~1                                                                             ; 1       ;
; map_5:m5_inst|ppu_nt_strobe~0                                                                        ; 1       ;
; map_5:m5_inst|ex_di[7]~7                                                                             ; 1       ;
; map_5:m5_inst|Selector8~0                                                                            ; 1       ;
; map_5:m5_inst|Selector0~0                                                                            ; 1       ;
; map_5:m5_inst|ex_di[6]~6                                                                             ; 1       ;
; map_5:m5_inst|Selector9~0                                                                            ; 1       ;
; map_5:m5_inst|Selector1~0                                                                            ; 1       ;
; map_5:m5_inst|ex_di[5]~5                                                                             ; 1       ;
; map_5:m5_inst|Selector10~0                                                                           ; 1       ;
; map_5:m5_inst|Selector2~0                                                                            ; 1       ;
; map_5:m5_inst|ex_di[4]~4                                                                             ; 1       ;
; map_5:m5_inst|Selector11~0                                                                           ; 1       ;
; map_5:m5_inst|Selector3~0                                                                            ; 1       ;
; map_5:m5_inst|ex_di[3]~3                                                                             ; 1       ;
; map_5:m5_inst|Selector12~0                                                                           ; 1       ;
; map_5:m5_inst|Selector4~0                                                                            ; 1       ;
; map_5:m5_inst|ex_di[2]~2                                                                             ; 1       ;
; map_5:m5_inst|Selector13~0                                                                           ; 1       ;
; map_5:m5_inst|Selector5~0                                                                            ; 1       ;
; map_5:m5_inst|ex_di[1]~1                                                                             ; 1       ;
; map_5:m5_inst|Selector14~0                                                                           ; 1       ;
; map_5:m5_inst|Selector6~0                                                                            ; 1       ;
; map_5:m5_inst|ex_di[0]~0                                                                             ; 1       ;
; map_5:m5_inst|ex_we~2                                                                                ; 1       ;
; map_5:m5_inst|Selector15~0                                                                           ; 1       ;
; map_5:m5_inst|Selector7~0                                                                            ; 1       ;
; map_255:m255_inst|cpu_rst_ctr~43                                                                     ; 1       ;
; map_255:m255_inst|cpu_rst_ctr~42                                                                     ; 1       ;
; map_255:m255_inst|cpu_rst_ctr~41                                                                     ; 1       ;
; map_255:m255_inst|cpu_rst_ctr~40                                                                     ; 1       ;
; map_255:m255_inst|cpu_rst_ctr~39                                                                     ; 1       ;
; map_255:m255_inst|cpu_rst_ctr~38                                                                     ; 1       ;
; map_255:m255_inst|cpu_rst_ctr~37                                                                     ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|idx_sub_ctr~1                                                    ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|idx_sub_ctr~0                                                    ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|cmp_ctr~6                                            ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|cmp_ctr~5                                            ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|cmp_ctr~3                                            ; 1       ;
; map_255:m255_inst|reset_mode~1                                                                       ; 1       ;
; map_255:m255_inst|reset_mode~0                                                                       ; 1       ;
; map_255:m255_inst|cpu_rst_ctr~36                                                                     ; 1       ;
; map_255:m255_inst|cpu_rst_ctr[8]                                                                     ; 1       ;
; map_255:m255_inst|cpu_rst_ctr[9]                                                                     ; 1       ;
; map_255:m255_inst|cpu_rst_ctr[10]                                                                    ; 1       ;
; map_255:m255_inst|cpu_rst_ctr[11]                                                                    ; 1       ;
; map_255:m255_inst|cpu_rst_ctr[12]                                                                    ; 1       ;
; map_255:m255_inst|cpu_rst_ctr[13]                                                                    ; 1       ;
; map_255:m255_inst|cpu_rst_ctr[14]                                                                    ; 1       ;
; map_255:m255_inst|cpu_rst_ctr[15]                                                                    ; 1       ;
; map_255:m255_inst|cpu_rst_ctr[16]                                                                    ; 1       ;
; map_255:m255_inst|cpu_rst_ctr[17]                                                                    ; 1       ;
; map_255:m255_inst|cpu_rst_ctr[18]                                                                    ; 1       ;
; map_255:m255_inst|cpu_rst_ctr[19]                                                                    ; 1       ;
; map_255:m255_inst|cpu_rst_ctr[20]                                                                    ; 1       ;
; map_255:m255_inst|cpu_rst_ctr[21]                                                                    ; 1       ;
; map_255:m255_inst|cpu_rst_ctr[22]                                                                    ; 1       ;
; map_255:m255_inst|cpu_rst_ctr[23]                                                                    ; 1       ;
; map_255:m255_inst|cpu_rst_ctr[24]                                                                    ; 1       ;
; mmc5_snd:snd_inst|frame_ctr~6                                                                        ; 1       ;
; mmc5_snd:snd_inst|frame_ctr~5                                                                        ; 1       ;
; mmc5_snd:snd_inst|frame_ctr~4                                                                        ; 1       ;
; mmc5_snd:snd_inst|frame_ctr~3                                                                        ; 1       ;
; mmc5_snd:snd_inst|frame_ctr~2                                                                        ; 1       ;
; mmc5_snd:snd_inst|frame_ctr~1                                                                        ; 1       ;
; mmc5_snd:snd_inst|frame_ctr~0                                                                        ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_1|puls_cfg[3][2]                                                       ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_1|puls_cfg[3][1]                                                       ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_1|puls_cfg[3][0]                                                       ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_1|puls_cfg[2][7]                                                       ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_1|puls_cfg[2][6]                                                       ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_1|puls_cfg[2][5]                                                       ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_1|puls_cfg[2][4]                                                       ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_1|puls_cfg[2][3]                                                       ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_1|puls_cfg[2][2]                                                       ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_1|puls_cfg[2][1]                                                       ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_1|puls_cfg[2][0]                                                       ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_1|len_ctr~12                                                           ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_1|len_ctr~11                                                           ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_1|len_ctr~10                                                           ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_1|len_ctr~9                                                            ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_1|len_ctr~8                                                            ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_1|len_ctr~7                                                            ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_1|len_ctr~6                                                            ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_1|len_ctr~5                                                            ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_1|len_ctr~3                                                            ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_2|puls_cfg[3][2]                                                       ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_2|puls_cfg[3][1]                                                       ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_2|puls_cfg[3][0]                                                       ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_2|puls_cfg[2][7]                                                       ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_2|puls_cfg[2][6]                                                       ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_2|puls_cfg[2][5]                                                       ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_2|puls_cfg[2][4]                                                       ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_2|puls_cfg[2][3]                                                       ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_2|puls_cfg[2][2]                                                       ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_2|puls_cfg[2][1]                                                       ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_2|puls_cfg[2][0]                                                       ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_2|len_ctr~17                                                           ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_2|len_ctr~16                                                           ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_2|len_ctr~15                                                           ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_2|len_ctr~14                                                           ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[1]~22                                                    ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_2|len_ctr~13                                                           ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_2|len_ctr~12                                                           ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_2|len_ctr~11                                                           ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_2|len_ctr~10                                                           ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[5]~20                                                    ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[5]~19                                                    ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_2|len_ctr~9                                                            ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_2|len_ctr~7                                                            ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[7]~18                                                    ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_2|len_ctr_val[7]~17                                                    ; 1       ;
; map_5:m5_inst|ppu_line_strobe~0                                                                      ; 1       ;
; map_5:m5_inst|Equal27~1                                                                              ; 1       ;
; map_5:m5_inst|Equal27~0                                                                              ; 1       ;
; map_5:m5_inst|irq_ctr~8                                                                              ; 1       ;
; map_5:m5_inst|irq_ctr~7                                                                              ; 1       ;
; map_5:m5_inst|irq_ctr~6                                                                              ; 1       ;
; map_5:m5_inst|irq_ctr~5                                                                              ; 1       ;
; map_5:m5_inst|irq_ctr~4                                                                              ; 1       ;
; map_5:m5_inst|irq_ctr~3                                                                              ; 1       ;
; map_5:m5_inst|irq_ctr~2                                                                              ; 1       ;
; map_5:m5_inst|irq_ctr~0                                                                              ; 1       ;
; map_5:m5_inst|bgr_on~0                                                                               ; 1       ;
; map_5:m5_inst|mmc_ppu_do[7]~13                                                                       ; 1       ;
; map_5:m5_inst|tile_idx[7]                                                                            ; 1       ;
; map_5:m5_inst|mmc_ppu_do[7]~12                                                                       ; 1       ;
; map_5:m5_inst|mmc_ppu_do[6]~11                                                                       ; 1       ;
; map_5:m5_inst|tile_idx[6]                                                                            ; 1       ;
; map_5:m5_inst|mmc_ppu_do[6]~10                                                                       ; 1       ;
; map_5:m5_inst|mmc_ppu_do[5]~9                                                                        ; 1       ;
; map_5:m5_inst|tile_idx[5]                                                                            ; 1       ;
; map_5:m5_inst|mmc_ppu_do[5]~8                                                                        ; 1       ;
; map_5:m5_inst|mmc_ppu_do[4]~7                                                                        ; 1       ;
; map_5:m5_inst|tile_idx[4]                                                                            ; 1       ;
; map_5:m5_inst|mmc_ppu_do[4]~6                                                                        ; 1       ;
; map_5:m5_inst|mmc_ppu_do[3]~5                                                                        ; 1       ;
; map_5:m5_inst|tile_idx[3]                                                                            ; 1       ;
; map_5:m5_inst|mmc_ppu_do[3]~4                                                                        ; 1       ;
; map_5:m5_inst|mmc_ppu_do[2]~3                                                                        ; 1       ;
; map_5:m5_inst|tile_idx[2]                                                                            ; 1       ;
; map_5:m5_inst|mmc_ppu_do[2]~2                                                                        ; 1       ;
; map_5:m5_inst|mmc_ppu_do[1]~1                                                                        ; 1       ;
; ppu_dat~16                                                                                           ; 1       ;
; map_5:m5_inst|mmc_ppu_do[0]~0                                                                        ; 1       ;
; cpu_dat[7]~55                                                                                        ; 1       ;
; cpu_dat[7]~54                                                                                        ; 1       ;
; cpu_dat[7]~53                                                                                        ; 1       ;
; cpu_dat[7]~52                                                                                        ; 1       ;
; cpu_dat[7]~51                                                                                        ; 1       ;
; cpu_dat[7]~50                                                                                        ; 1       ;
; map_5:m5_inst|mul_rez[7]                                                                             ; 1       ;
; map_5:m5_inst|mul_rez[15]                                                                            ; 1       ;
; cpu_dat[6]~49                                                                                        ; 1       ;
; cpu_dat[6]~48                                                                                        ; 1       ;
; cpu_dat[6]~47                                                                                        ; 1       ;
; cpu_dat[6]~46                                                                                        ; 1       ;
; cpu_dat[6]~45                                                                                        ; 1       ;
; cpu_dat[6]~44                                                                                        ; 1       ;
; map_5:m5_inst|mul_rez[6]                                                                             ; 1       ;
; map_5:m5_inst|mul_rez[14]                                                                            ; 1       ;
; cpu_dat[5]~40                                                                                        ; 1       ;
; cpu_dat[5]~39                                                                                        ; 1       ;
; cpu_dat[5]~38                                                                                        ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|dout[5]~17                                                       ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|dout[5]~16                                                       ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|dout[5]~15                                                       ; 1       ;
; map_5:m5_inst|mul_rez[5]                                                                             ; 1       ;
; map_5:m5_inst|mul_rez[13]                                                                            ; 1       ;
; cpu_dat[4]~37                                                                                        ; 1       ;
; cpu_dat[4]~36                                                                                        ; 1       ;
; cpu_dat[4]~35                                                                                        ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|dout[4]~14                                                       ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|dout[4]~13                                                       ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|dout[4]~12                                                       ; 1       ;
; map_5:m5_inst|mul_rez[4]                                                                             ; 1       ;
; map_5:m5_inst|mul_rez[12]                                                                            ; 1       ;
; cpu_dat[3]~34                                                                                        ; 1       ;
; cpu_dat[3]~33                                                                                        ; 1       ;
; cpu_dat[3]~32                                                                                        ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|dout[3]~11                                                       ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|dout[3]~10                                                       ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|dout[3]~9                                                        ; 1       ;
; map_5:m5_inst|mul_rez[3]                                                                             ; 1       ;
; map_5:m5_inst|mul_rez[11]                                                                            ; 1       ;
; cpu_dat[2]~31                                                                                        ; 1       ;
; cpu_dat[2]~30                                                                                        ; 1       ;
; cpu_dat[2]~29                                                                                        ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|dout[2]~8                                                        ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|dout[2]~7                                                        ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|dout[2]~6                                                        ; 1       ;
; map_5:m5_inst|mul_rez[2]                                                                             ; 1       ;
; map_5:m5_inst|mul_rez[10]                                                                            ; 1       ;
; cpu_dat[1]~28                                                                                        ; 1       ;
; cpu_dat[1]~27                                                                                        ; 1       ;
; cpu_dat[1]~26                                                                                        ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|dout[1]~5                                                        ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|dout[1]~4                                                        ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|dout[1]~3                                                        ; 1       ;
; map_5:m5_inst|mul_rez[1]                                                                             ; 1       ;
; map_5:m5_inst|mul_rez[9]                                                                             ; 1       ;
; bus_oe_st                                                                                            ; 1       ;
; cpu_dat[0]~24                                                                                        ; 1       ;
; cpu_dat[0]~22                                                                                        ; 1       ;
; cpu_dat[0]~21                                                                                        ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|dout[0]~2                                                        ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|dout[0]~1                                                        ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|dout[0]~0                                                        ; 1       ;
; cpu_dat[0]~18                                                                                        ; 1       ;
; cpu_dat[0]~16                                                                                        ; 1       ;
; map_5:m5_inst|mul_rez[0]                                                                             ; 1       ;
; map_5:m5_inst|mul_rez[8]                                                                             ; 1       ;
; map_5:m5_inst|chr_hi[0]~2                                                                            ; 1       ;
; map_5:m5_inst|chr_hi[0]~1                                                                            ; 1       ;
; map_255:m255_inst|cpu_rst_ctr~35                                                                     ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_idx~3                                                         ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_idx~2                                                         ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_idx~0                                                         ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|cmp_ctr~2                                            ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|gg_cmp_latch~0                                       ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_1|env_pctr~5                                                           ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_1|env_pctr~4                                                           ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_1|env_pctr~3                                                           ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_1|Add2~0                                                               ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_1|env_pctr~0                                                           ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_2|env_pctr~5                                                           ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_2|env_pctr~4                                                           ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_2|env_pctr~3                                                           ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_2|Add2~1                                                               ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_2|env_pctr~1                                                           ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_2|Add2~0                                                               ; 1       ;
; mmc5_snd:snd_inst|e_clk~7                                                                            ; 1       ;
; mmc5_snd:snd_inst|e_clk~6                                                                            ; 1       ;
; mmc5_snd:snd_inst|Equal2~2                                                                           ; 1       ;
; mmc5_snd:snd_inst|e_clk~5                                                                            ; 1       ;
; mmc5_snd:snd_inst|e_clk~4                                                                            ; 1       ;
; mmc5_snd:snd_inst|e_clk~3                                                                            ; 1       ;
; mmc5_snd:snd_inst|e_clk~2                                                                            ; 1       ;
; mmc5_snd:snd_inst|e_clk~1                                                                            ; 1       ;
; mmc5_snd:snd_inst|e_clk~0                                                                            ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_1|freq_clk~0                                                           ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_1|Equal5~2                                                             ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_1|Equal5~1                                                             ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_1|Equal5~0                                                             ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_1|Equal4~2                                                             ; 1       ;
; mmc5_snd:snd_inst|cfg~2                                                                              ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_2|freq_clk~0                                                           ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_2|Equal5~1                                                             ; 1       ;
; mmc5_snd:snd_inst|pulse:pulse_2|Equal4~2                                                             ; 1       ;
; mmc5_snd:snd_inst|cfg~0                                                                              ; 1       ;
; map_5:m5_inst|irq_pend~7                                                                             ; 1       ;
; map_5:m5_inst|irq_pend~6                                                                             ; 1       ;
; map_5:m5_inst|irq_pend~5                                                                             ; 1       ;
; map_5:m5_inst|irq_pend~4                                                                             ; 1       ;
; map_5:m5_inst|irq_val[5]                                                                             ; 1       ;
; map_5:m5_inst|irq_val[6]                                                                             ; 1       ;
; map_5:m5_inst|irq_pend~3                                                                             ; 1       ;
; map_5:m5_inst|irq_val[3]                                                                             ; 1       ;
; map_5:m5_inst|irq_val[4]                                                                             ; 1       ;
; map_5:m5_inst|irq_pend~2                                                                             ; 1       ;
; map_5:m5_inst|irq_val[0]                                                                             ; 1       ;
; map_5:m5_inst|irq_pend~1                                                                             ; 1       ;
; map_5:m5_inst|irq_val[1]                                                                             ; 1       ;
; map_5:m5_inst|irq_val[2]                                                                             ; 1       ;
; map_5:m5_inst|ppu_line_strobe_st                                                                     ; 1       ;
; map_5:m5_inst|irq_pend~0                                                                             ; 1       ;
; map_5:m5_inst|irq_ctr[0]                                                                             ; 1       ;
; map_5:m5_inst|irq_ctr[1]                                                                             ; 1       ;
; map_5:m5_inst|irq_ctr[2]                                                                             ; 1       ;
; map_5:m5_inst|irq_ctr[3]                                                                             ; 1       ;
; map_5:m5_inst|irq_ctr[4]                                                                             ; 1       ;
; map_5:m5_inst|irq_ctr[5]                                                                             ; 1       ;
; map_5:m5_inst|irq_ctr[6]                                                                             ; 1       ;
; map_5:m5_inst|irq_ctr[7]                                                                             ; 1       ;
; map_5:m5_inst|irq_val[7]                                                                             ; 1       ;
; map_5:m5_inst|always0~6                                                                              ; 1       ;
; map_5:m5_inst|always0~5                                                                              ; 1       ;
; map_5:m5_inst|nt_strobe_st[7]                                                                        ; 1       ;
; map_5:m5_inst|irq_on~0                                                                               ; 1       ;
; map_255:m255_inst|reg_prg_map[3]~2                                                                   ; 1       ;
; map_5:m5_inst|last_set~0                                                                             ; 1       ;
; map_5:m5_inst|Equal26~10                                                                             ; 1       ;
; map_5:m5_inst|last_ppu_addr[13]                                                                      ; 1       ;
; map_5:m5_inst|last_ppu_addr[12]                                                                      ; 1       ;
; map_5:m5_inst|last_ppu_addr[10]                                                                      ; 1       ;
; map_5:m5_inst|last_ppu_addr[11]                                                                      ; 1       ;
; map_5:m5_inst|last_ppu_addr[8]                                                                       ; 1       ;
; map_5:m5_inst|last_ppu_addr[9]                                                                       ; 1       ;
; map_5:m5_inst|Equal26~5                                                                              ; 1       ;
; map_5:m5_inst|last_ppu_addr[6]                                                                       ; 1       ;
; map_5:m5_inst|last_ppu_addr[7]                                                                       ; 1       ;
; map_5:m5_inst|Equal26~4                                                                              ; 1       ;
; map_5:m5_inst|last_ppu_addr[4]                                                                       ; 1       ;
; map_5:m5_inst|last_ppu_addr[5]                                                                       ; 1       ;
; map_5:m5_inst|Equal26~3                                                                              ; 1       ;
; map_5:m5_inst|last_ppu_addr[2]                                                                       ; 1       ;
; map_5:m5_inst|last_ppu_addr[3]                                                                       ; 1       ;
; map_5:m5_inst|Equal26~2                                                                              ; 1       ;
; map_5:m5_inst|last_ppu_addr[0]                                                                       ; 1       ;
; map_5:m5_inst|last_ppu_addr[1]                                                                       ; 1       ;
; map_5:m5_inst|ppu_addr_eq                                                                            ; 1       ;
; map_5:m5_inst|sprite_mode~0                                                                          ; 1       ;
; map_5:m5_inst|always0~3                                                                              ; 1       ;
; map_5:m5_inst|always0~2                                                                              ; 1       ;
; map_5:m5_inst|chr_bank_b_we~0                                                                        ; 1       ;
; map_255:m255_inst|rst_out~0                                                                          ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|gg_cmp_ok~5                                          ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|gg_cmp_ok~4                                          ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|gg_cmp_ok~3                                          ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|code[28]                                             ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|code[29]                                             ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|gg_cmp_ok~2                                          ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|code[26]                                             ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|code[27]                                             ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|gg_cmp_ok~1                                          ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|code[24]                                             ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|code[25]                                             ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|gg_cmp_ok~0                                          ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|code[30]                                             ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|code[31]                                             ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|gg_cmp_ok~5                                          ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|gg_cmp_ok~4                                          ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|code[28]                                             ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|code[29]                                             ; 1       ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg2|gg_cmp_ok~3                                          ; 1       ;
+------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+----------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                     ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location               ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+----------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------+----------------------+-----------------+-----------------+
; map_5:m5_inst|exram:exram_inst|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 1024         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192 ; 1024                        ; 8                           ; --                          ; --                          ; 8192                ; 2    ; None ; M4K_X11_Y6, M4K_X11_Y5 ; Don't care           ; Don't care      ; Don't care      ;
+----------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 2           ; 2                   ; 26                ;
; Simple Multipliers (18-bit)           ; 0           ; 1                   ; 13                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 13                ;
; Embedded Multiplier 9-bit elements    ; 2           ; 2                   ; 26                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                              ;
+-------------------------------------------------------------------+---------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                              ; Mode                      ; Location          ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------+---------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; map_5:m5_inst|lpm_mult:Mult1|mult_o5t:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X16_Y6_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    map_5:m5_inst|lpm_mult:Mult1|mult_o5t:auto_generated|mac_mult1 ;                           ; DSPMULT_X16_Y6_N0 ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
; map_5:m5_inst|lpm_mult:Mult0|mult_o5t:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X16_Y4_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    map_5:m5_inst|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ;                           ; DSPMULT_X16_Y4_N0 ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
+-------------------------------------------------------------------+---------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 1,787 / 15,666 ( 11 % ) ;
; C16 interconnects           ; 30 / 812 ( 4 % )        ;
; C4 interconnects            ; 915 / 11,424 ( 8 % )    ;
; Direct links                ; 342 / 15,666 ( 2 % )    ;
; Global clocks               ; 5 / 8 ( 63 % )          ;
; Local interconnects         ; 605 / 4,608 ( 13 % )    ;
; R24 interconnects           ; 59 / 652 ( 9 % )        ;
; R4 interconnects            ; 940 / 13,328 ( 7 % )    ;
+-----------------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.36) ; Number of LABs  (Total = 90) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 3                            ;
; 2                                           ; 1                            ;
; 3                                           ; 3                            ;
; 4                                           ; 3                            ;
; 5                                           ; 3                            ;
; 6                                           ; 1                            ;
; 7                                           ; 4                            ;
; 8                                           ; 3                            ;
; 9                                           ; 2                            ;
; 10                                          ; 4                            ;
; 11                                          ; 3                            ;
; 12                                          ; 3                            ;
; 13                                          ; 2                            ;
; 14                                          ; 6                            ;
; 15                                          ; 8                            ;
; 16                                          ; 41                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.41) ; Number of LABs  (Total = 90) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 70                           ;
; 1 Clock enable                     ; 31                           ;
; 1 Sync. clear                      ; 1                            ;
; 1 Sync. load                       ; 1                            ;
; 2 Clock enables                    ; 15                           ;
; 2 Clocks                           ; 9                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 18.32) ; Number of LABs  (Total = 90) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 3                            ;
; 2                                            ; 1                            ;
; 3                                            ; 2                            ;
; 4                                            ; 1                            ;
; 5                                            ; 2                            ;
; 6                                            ; 0                            ;
; 7                                            ; 3                            ;
; 8                                            ; 1                            ;
; 9                                            ; 1                            ;
; 10                                           ; 3                            ;
; 11                                           ; 6                            ;
; 12                                           ; 2                            ;
; 13                                           ; 2                            ;
; 14                                           ; 2                            ;
; 15                                           ; 2                            ;
; 16                                           ; 2                            ;
; 17                                           ; 2                            ;
; 18                                           ; 0                            ;
; 19                                           ; 9                            ;
; 20                                           ; 5                            ;
; 21                                           ; 1                            ;
; 22                                           ; 1                            ;
; 23                                           ; 8                            ;
; 24                                           ; 5                            ;
; 25                                           ; 6                            ;
; 26                                           ; 7                            ;
; 27                                           ; 4                            ;
; 28                                           ; 6                            ;
; 29                                           ; 1                            ;
; 30                                           ; 1                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.41) ; Number of LABs  (Total = 90) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 5                            ;
; 2                                               ; 4                            ;
; 3                                               ; 5                            ;
; 4                                               ; 3                            ;
; 5                                               ; 6                            ;
; 6                                               ; 5                            ;
; 7                                               ; 4                            ;
; 8                                               ; 15                           ;
; 9                                               ; 7                            ;
; 10                                              ; 14                           ;
; 11                                              ; 4                            ;
; 12                                              ; 3                            ;
; 13                                              ; 3                            ;
; 14                                              ; 5                            ;
; 15                                              ; 3                            ;
; 16                                              ; 0                            ;
; 17                                              ; 2                            ;
; 18                                              ; 0                            ;
; 19                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 17.86) ; Number of LABs  (Total = 90) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 2                            ;
; 4                                            ; 2                            ;
; 5                                            ; 3                            ;
; 6                                            ; 3                            ;
; 7                                            ; 3                            ;
; 8                                            ; 3                            ;
; 9                                            ; 5                            ;
; 10                                           ; 2                            ;
; 11                                           ; 3                            ;
; 12                                           ; 3                            ;
; 13                                           ; 4                            ;
; 14                                           ; 1                            ;
; 15                                           ; 3                            ;
; 16                                           ; 0                            ;
; 17                                           ; 3                            ;
; 18                                           ; 2                            ;
; 19                                           ; 3                            ;
; 20                                           ; 3                            ;
; 21                                           ; 7                            ;
; 22                                           ; 1                            ;
; 23                                           ; 5                            ;
; 24                                           ; 1                            ;
; 25                                           ; 8                            ;
; 26                                           ; 0                            ;
; 27                                           ; 4                            ;
; 28                                           ; 2                            ;
; 29                                           ; 4                            ;
; 30                                           ; 3                            ;
; 31                                           ; 6                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------------+
; Fitter Device Options                                                                ;
+----------------------------------------------+---------------------------------------+
; Option                                       ; Setting                               ;
+----------------------------------------------+---------------------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                                   ;
; Enable device-wide reset (DEV_CLRn)          ; Off                                   ;
; Enable device-wide output enable (DEV_OE)    ; Off                                   ;
; Enable INIT_DONE output                      ; Off                                   ;
; Configuration scheme                         ; Passive Serial                        ;
; Error detection CRC                          ; Off                                   ;
; nCEO                                         ; Unreserved                            ;
; ASDO,nCSO                                    ; Unreserved                            ;
; Reserve all unused pins                      ; As input tri-stated with weak pull-up ;
; Base pin-out file on sameframe device        ; Off                                   ;
+----------------------------------------------+---------------------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; I/O             ; clk                  ; 14.0              ;
; mclk,I/O        ; clk                  ; 2.5               ;
; I/O             ; clk,I/O              ; 1.7               ;
; clk,I/O         ; clk                  ; 1.4               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                              ;
+--------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                              ; Destination Register                                                                                                    ; Delay Added in ns ;
+--------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+-------------------+
; mclk                                                         ; map_255:m255_inst|m2_st[0]                                                                                              ; 2.157             ;
; cpu_rw                                                       ; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|gg_cmp_ok                                                               ; 1.612             ;
; cpu_ce                                                       ; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|gg_cmp_ok                                                               ; 1.612             ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|code[29]     ; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|gg_cmp_ok                                                               ; 0.867             ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|code[28]     ; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|gg_cmp_ok                                                               ; 0.867             ;
; cpu_dat[4]                                                   ; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|gg_cmp_ok                                                               ; 0.867             ;
; cpu_dat[5]                                                   ; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|gg_cmp_ok                                                               ; 0.867             ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|code[29]     ; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|gg_cmp_ok                                                               ; 0.815             ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|code[28]     ; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|gg_cmp_ok                                                               ; 0.815             ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|gg_cmp_latch ; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|gg_cmp_ok                                                               ; 0.739             ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|cmp_ctr[3]   ; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg1|gg_cmp_ok                                                               ; 0.739             ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|code[29]     ; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|gg_cmp_ok                                                               ; 0.530             ;
; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|code[28]     ; map_255:m255_inst|gg_cnt:gg_control|gg_code:gg4|gg_cmp_ok                                                               ; 0.530             ;
; ppu_wr                                                       ; map_5:m5_inst|exram:exram_inst|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a7~porta_we_reg ; 0.270             ;
; map_5:m5_inst|ext_cfg[0]                                     ; map_5:m5_inst|exram:exram_inst|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a7~porta_we_reg ; 0.270             ;
; ppu_addr[13]                                                 ; map_5:m5_inst|exram:exram_inst|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a7~porta_we_reg ; 0.270             ;
; map_5:m5_inst|ntb_map[3]                                     ; map_5:m5_inst|exram:exram_inst|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a7~porta_we_reg ; 0.270             ;
; map_5:m5_inst|ntb_map[5]                                     ; map_5:m5_inst|exram:exram_inst|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a7~porta_we_reg ; 0.270             ;
; map_5:m5_inst|ntb_map[1]                                     ; map_5:m5_inst|exram:exram_inst|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a7~porta_we_reg ; 0.270             ;
; map_5:m5_inst|ntb_map[7]                                     ; map_5:m5_inst|exram:exram_inst|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a7~porta_we_reg ; 0.270             ;
; map_5:m5_inst|ntb_map[2]                                     ; map_5:m5_inst|exram:exram_inst|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a7~porta_we_reg ; 0.270             ;
; ppu_addr[10]                                                 ; map_5:m5_inst|exram:exram_inst|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a7~porta_we_reg ; 0.270             ;
; map_5:m5_inst|ntb_map[4]                                     ; map_5:m5_inst|exram:exram_inst|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a7~porta_we_reg ; 0.270             ;
; ppu_addr[11]                                                 ; map_5:m5_inst|exram:exram_inst|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a7~porta_we_reg ; 0.270             ;
; map_5:m5_inst|ntb_map[0]                                     ; map_5:m5_inst|exram:exram_inst|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a7~porta_we_reg ; 0.270             ;
; map_5:m5_inst|ntb_map[6]                                     ; map_5:m5_inst|exram:exram_inst|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a7~porta_we_reg ; 0.270             ;
; map_5:m5_inst|ext_cfg[1]                                     ; map_5:m5_inst|exram:exram_inst|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a7~porta_we_reg ; 0.270             ;
; cpu_addr[10]                                                 ; map_5:m5_inst|exram:exram_inst|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a7~porta_we_reg ; 0.270             ;
; cpu_addr[11]                                                 ; map_5:m5_inst|exram:exram_inst|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a7~porta_we_reg ; 0.270             ;
; cpu_addr[14]                                                 ; map_5:m5_inst|exram:exram_inst|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a7~porta_we_reg ; 0.270             ;
; cpu_addr[12]                                                 ; map_5:m5_inst|exram:exram_inst|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a7~porta_we_reg ; 0.270             ;
; cpu_addr[13]                                                 ; map_5:m5_inst|exram:exram_inst|altsyncram:altsyncram_component|altsyncram_3ua1:auto_generated|ram_block1a7~porta_we_reg ; 0.270             ;
+--------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 32 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C5T144C8 for design "edfc-fpga"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5T144I8 is compatible
    Info (176445): Device EP2C8T144C8 is compatible
    Info (176445): Device EP2C8T144I8 is compatible
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'edfc-fpga.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node mclk (placed in PIN 21 (CLK2, LVDSCLK1p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node prg_ce~0
        Info (176357): Destination node map_255:m255_inst|m2_st[0]
        Info (176357): Destination node map_255:m255_inst|m2_ok~0
        Info (176357): Destination node map_255:m255_inst|gg_cnt:gg_control|act~1
        Info (176357): Destination node map_5:m5_inst|ex_we~0
        Info (176357): Destination node map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|always0~0
        Info (176357): Destination node map_255:m255_inst|gg_cnt:gg_control|gg_code:gg3|gg_cmp_ok~4
        Info (176357): Destination node cpu_dat[0]~16
        Info (176357): Destination node cpu_dat[7]~25
        Info (176357): Destination node map_255:m255_inst|gg_cnt:gg_control|gg_code:gg0|cmp_ctr[2]~4
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node clk (placed in PIN 17 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node ppu_rd (placed in PIN 89 (CLK6, LVDSCLK3p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ppu_dat~16
        Info (176357): Destination node ppu_dir
        Info (176357): Destination node chr_oe
Info (176353): Automatically promoted node mmc5_snd:snd_inst|pulse:pulse_1|freq_clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node mmc5_snd:snd_inst|pulse:pulse_1|freq_clk~0
Info (176353): Automatically promoted node mmc5_snd:snd_inst|pulse:pulse_2|freq_clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node mmc5_snd:snd_inst|pulse:pulse_2|freq_clk~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 16 registers into blocks of type Embedded multiplier block
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 6% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 8% of the available device resources in the region that extends from location X0_Y0 to location X13_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.78 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 51 output pins without output pin load capacitance assignment
    Info (306007): Pin "cpu_irq" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "cpu_dat[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "cpu_dat[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "cpu_dat[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "cpu_dat[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "cpu_dat[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "cpu_dat[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "cpu_dat[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "cpu_dat[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ppu_dat[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ppu_dat[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ppu_dat[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ppu_dat[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ppu_dat[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ppu_dat[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ppu_dat[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ppu_dat[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "cpu_exp" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ppu_ciram_ce" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ppu_ciram_a10" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ppu_dir" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ppu_ex" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "prg_map[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "prg_map[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "prg_map[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "prg_map[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "prg_map[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "prg_map[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "prg_map[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "prg_map[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "prg_map[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "prg_ce" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "prg_oe" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "prg_we" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "chr_map[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "chr_map[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "chr_map[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "chr_map[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "chr_map[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "chr_map[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "chr_map[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "chr_map[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "chr_map[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "chr_ce" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "chr_oe" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "chr_we" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ram_ce" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ram_oe" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ram_we" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "max0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "max1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (144001): Generated suppressed messages file D:/005/edfc-fpga.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 699 megabytes
    Info: Processing ended: Thu Aug 03 15:11:32 2017
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/005/edfc-fpga.fit.smsg.


