
CR0 里有许多重要的控制位, 其中最重要的一个是 PE 控制位, 它决定着处理器处于保护模式还是实模式.

# 保护模式位 PE

处理器在**初始化后**, `CR0.PE=0`则处于**实模式**状态. 当置`CR0.PE=1`时, 表示处理器处于**保护模式**状态下, 处理器将按照保护模式下的行为进行运作.

> 为处理器提供保护模式的执行环境, 这是系统软件的职责. 处理器只负责按照保护模式的规则运行

# x87 FPU 单元的执行环境

x87 FPU 的执行环境涉及 4 个控制位: CR0.NE, CR0.EM, CR0.TS, 以及 CR0.MP 控制位.

## CR0.NE(bit 5)

CR0.NE 决定 x87 FPU 单元使用哪种异常处理模式: native(原生)模式, 以及 DOS compatibility 模式.

1) CR0.NE=1 时, 使用 native 异常处理模式. 当发生 x87 FPU numeric 异常时由处理器直接处理.

2) CR0.NE=0 时, 使用 DOS-compatibility 异常处理模式. 当发生 x87 FPU numeric 异常时, 处理器的 FERR# pin 连接到外部的 PIC(中断控制器, 如 8259 或 I/O APIC)的 IRQ13 有效. 再经 8259 中断控制器发出中断请求, 处理器响应执行 IRQ13 中断服务例程.

关于 CR0.NE 及 x87 FPU numeric 异常处理详情, 请参考第 20 章的相关描述.

## CR0.EM(bit 2)

CR0.EM 是 x87 FPU 执行单元模拟位, 用软件形式来摸拟 x87 FPU 指令的执行. 当 CR0.EM 置位时, 执行 x87 FPU 指令会产生#NM(Device not available)异常, 指示无 x87 FPU 单元或不可用. 由软件在#NM 处理程序里摸拟执行 x87 FPU 单元指令.

CR0.EM 对两类指令产生影响, 如下所示.

CR0.EM 置位时, 执行 MMX 与 SSE 系列指令会产生#UD(invalid opcode)异常.

## CR0.TS(bit 3)

CR0 的 bit3 是 TS(Task Switched)控制位, 当处理器发生 task switch(**处理器**提供的**硬件级任务切换机制**)时, 会对 eflags.NT 标志进行置位, 同时还会对 CR0.TS 进行置位, 指示当前发生过任务切换.

值得注意的是, 处理器只负责对 CR0.TS 置位, 从不对 CR0.TS 清位处理. CR0.TS 清位是软件的职责. 软件可以使用 clts 指令对 CR0.TS 进行清位, clts 指令需在 0 级权限下使用.

除了处理器在任务切换时自动置位, 系统软件也可以在进程调度时主动使用 mov cr0, reg 指令对 CR0.TS 进行置位.

什么时候需要对 CR0.TS 进行置位?CR0.TS 置位会有什么影响?实际上 CR0.TS 控制位的设立, 就是处理器和系统软件的交互, 让系统软件知道目前处于切换中, 需要进行一些必要的工作.
这是下面将要了解的内容, CR0.TS 置位对通用指令来说没什么影响, 它会对 x87 FPU(浮点执行单元)和 MMX/SSE 系列指令产生影响.

当 CR0.TS=1 时, 执行 x87 FPU 指令会产生#NM 异常, 并且在 CR0.EM=0 时, 执行 MMX/SSE 指令也会产生#NM 异常.
我们看到: CR0.EM=1 或者 CR0.TS=1 时, 执行 x87 FPU 指令都会产生#NM 异常. 前面我们看到, 当 CR0.EM=1 时, 执行 MMX/SSE 指令会产生#UD 异常.
实验 6-1: 测试在 TS=1, EM=1 时, 对执行 X87 FPU 和 MMX/SSE 指令的影响
根据上面的了解, 在 TS=1, EM=1 的时候, 应该是: 执行 x87 FPU 指令会产生#NM 异常, 执行 MMX/SSE 指令会产生#UD 异常(EM=1 时不受 TS 影响).
在测试指令前, 我们先开启 TS 和 EM 标志, 同时也开启 CR4.OSFXSR 标志(将在后面了解).
代码清单 6-1(topic06\ex6-1\protected.asm):

; ;  开启 CR0.TS 位      mov eax, cr0      bts eax, 3                                                ;  CR0.TS=1      bts eax, 2                                                ;  CR0.EM=1      mov cr0, eax; ;  开启 CR4.OSFXSR 位      mov eax, cr4      bts eax, 9                                                ;  CR4.OSFXSR=1      mov cr4, eax
开启 CR4.OSFXSR 控制位是为了可以执行 MMX/SSE 指令, 我们在用户代码里的测试代码如下.
代码清单 6-2(topic06\ex6-1\protected.asm):
; ;  通过 stack 给 interrupt handler 传递参数, 下一条指令执行点      push DWORD n1; ; 测试 x87 fpu 指令      fild DWORD [mem32int]; ;  通过 stack 给 interrupt handler 传递参数, 下一条指令执行点 n1:       push DWORD n2; ;  测试 sse 指令      movdqu xmm1, xmm0n2:
先测试 x87 FPU 指令 fild, 再测试 SSE 指令 movdqu, 执行结果如下.

第 1 次产生的是#NM 异常, 第 2 次产生的是#UD 异常. 假如将 EM 标志清 0, 得到的结果如下.

在 EM=0, TS=1 的情况下, 两次产生的异常都是#NM 异常.
CR0.MP(bit 1)
CR0.MP 是 MP(Monitor Coprocessor)控制位, MP 的设置是为了监控 wait/fwait 指令的执行, CR0.MP 并不是单独使用的, 必须要配合 CR0.TS 控制位一起使用.
当 CR0.MP=1 并且 CR0.TS=1 时, 执行 wait/fwait 指令将产生#NM 异常.
CR0.MP 和 CR0.TS 任 1 个被清 0 都不会对 wait/fwait 指令进行监控.
为什么需要对这些 x87 FPU/MMX/SSE 系列, 以及 wait/fwait 指令的执行进行监控呢?
我们知道, OS 系统在切换进程时, 需要保存被切换进程的 context(上下文环境)以便可以切换回来. 大多数系统实现的时候, 这些进程的 context 并不包括进程的 x87 FPU 和 SSE(包括 AVX 指令)的执行环境, 这是因为:
1) 在切换进程时, 额外保存这些 x87 FPU 和 SSE 执行环境的 context 需要耗费不少的 CPU 时间. 调度进程的时间是非常宝贵的.
2) 部分软件可能会不使用 x87 FPU 或 SSE 指令, 对于不使用 x87 FPU 和 SSE 指令的软件没有必要额外保存这些执行环境.
处理器提供的方案是: 在进程切换完毕后, 在新进程的执行过程中, 遇到第 1 条 x87 FPU/MMX/SSE 以及 AVX 指令执行时进行监控, 产生#NM 异常.
在#NM 处理程序里使用 FXSAVE/FXRSTOR 指令进行保存原进程的 x87 FPU/MMX/SSE 以及 AVX 指令(使用 XSAVE 指令)的执行环境 context. 在这种情况下, 如果新进程里不包括 x87 FPU/MMX/SSE 以及 AVX 指令, 软件不需要承担这些指令 context 的切换. 同时也能及时进行进程的调度.



上面的表格对 CR0.EM、CR0.TS 以及 CR0.MP 控制位对指令的影响进行了总结. 只有当 CR.EM=0, CR0.TS=1 以及 CR0.MP=1 的时候, x87 FPU/MMX/SSE 和 wait/fwait 指令才都会产生#NM 异常.
在系统初始化阶段推荐的设置是: NE=1, MP=1, 以及 EM=0.
EM=0 保证使用 native 的 x87 FPU/MMX/SSE 指令执行环境, NE=1 保证使用 native 的 x87 FPU numeric 异常处理模式, 而 MP=1/EM=0 时, 在任务切换时(TS=1)可以保证能监控 x87FPU/MMX/SSE 系列指令以及 wait/fwait 指令的执行.

# CR0.PG 控制位

CR0.PG 置 1 时将开启**页式管理机制**. 开启页式管理前**必须要打开保护模式**, 否则将产生`#GP`异常. 显然在打开页式管理机制之前, 应该先构造好整个页转换结构表, 一旦 CR0.PG 被置位, 则表示马上使用分页机制.
在页式内存管理机制中, 虚拟地址被映射到物理地址上, 物理地址的寻址范围可以超过虚拟地址. 典型的如: 可以将一个 32 位宽的线性地址空间映射在 36 位宽的物理地址空间上.

# CR0.CD 与 CR0.NW 控制位

`CR0.CD`(**Cache Disable**)与 `CR0.NW`(**Not Write-through**)结合起来对处理器内部的 cache 进行控制. 当`CD=1`时, memory**不被 cache**, 当`NW=1`时, 处理器**不维护 memory 的一致性**.

通俗地讲:

* 当`CD=1`时表示 memory 的 cache 是 disable 状态, 对新的 memory 访问时, 不会被加载到 cache 中;

* 而`NW=1`时, 表示`Not Write-through`(**不直写**), 不回写 memory.

CR0.CD 与 CR0.NW 是**组合使用**的, Intel 明确列出了它们组合产生的影响

* 当`CD=0`而`NW=1`时, 这是错误的, 会产生`#GP`异常(表明: **memory cache 是开启的**, 但是却**不维护 memory 的完整性**, 显然不正确);

* `CD=0`且`NW=0`是对 cache 的正常使用方法, 表明: memory cache 开启也需要维护 memory 的完整.

实验 6-2: 测试 CD=0, NW=1

实验的源代码在 topic06\ex6-2\目录下, 结果如下.

当 CD=0 且 NW=1 时, 产生#GP 异常.

如何维护 cache 与 memory 的一致性?

Intel 处理器上使用 MESI(modified, exclusive, shared, invalid)协议维护处理器 cache 之间以及 memory 的一致性.

当 cache line 的状态是 M, E, S 时 cache 是有效的. 为 I 状态时, cache line 失效将被写往 memory 上, 当发生 cache write hit(写 cache)时, S 状态改为 M 状态(共享 cache line 被标记为已经改写), 这时对应的 memory 的数据是失效的.

当这个 M 状态的 cache line 变为 I(Invalid)状态时, 处理器会写往 memory, 保证 memory 数据保持同步有效. 系统软件也可以使用 INVD 指令发起置 cache line 无效, 强迫写往 memory(data cache 不回写, 将丢失), 使用 WBINVD 指令回写所有 Modified 状态的 cache line 并使这些 cache line 置为 I 状态. CLFLUSH 指令提供一个需要 flush 的地址, 将包含这个地址的 cache line 回写到 memory 上.

对于 S 状态的 cache line 发生 write hit 时, 同时也从 S 状态改为 E(独占)状态, 可以看到 M 状态, E 状态以及 S 状态都不写 memory, 除非上述所说的发起写操作. 而 AMD 的机器上使用了 MOESI 协议, 多了一个 Owned 状态.

回到 CD 和 NW 控制位来, CD=0 以及 NW=0 时, 当发生 write miss 时会引起 cache line fill 操作, 这时如果 cache line 是 S(共享)状态的, 在 cache line fill 操作之前, 会写往 memory, 保证 memory 数据的完整性. cache write hit 时, 如果是 S 状态的, 会将 shared line 改为 modified line, cache line 会被更新. 当发生 read hit 时正常读, read miss 时引发 replacement 操作.

当 CD=1 以及 NW=0 时, cache line 不会发生新的 fill 操作, 但是会维护现有 cache line 的完整性. 那么当发生 write miss 时, 处理器不会进行 cache line fill 操作(因为 CD=1), 此时处理器会直接发起访问 memory 操作, 同样如果是修改 shared line 会引起回写 memory 操作, write hit 时会正常更新 cache line; 而 read miss 时也不会引发 replacement 操作.

当 CD=1 以及 NW=1 时, cache line 不会发生新的 fill 操作, 也不会维护 memory 的完整性. read hit 得到正常访问, read miss 不会 replacement; write hit 将更新现有的 cache line, 如果是 E 状态的, 将 E 状态改为 M 状态, 如果是 S 状态的维持 S 状态不变; write miss 将直接发起访问 memory.

# CR0.WP 控制位

`CR0[16]`是 WP(Write Protect)控制位. 当 WP=1 时, 即使拥有 supervisor 权限的程序也不能修改 read-only 页. 相反 WP=0 时, 允许 supervisor 权限的程序修改 read-only 页.
对于页级的 supervisor 权限是指 0, 1 以及 2 级权限, user 权限是指 3 级权限.

# CR0.AM 控制位

在上一章中, 我们已经了解到: 仅当 CR0.AM=1 并且 eflags.AC=1 时, 可以使处理器开启地址边界对齐检查机制. 当 AM 或 AC 其中一个为 0 时, 这个对齐检查机制是关闭的. 当检查不通过时会产生#AC 异常, 而这个#AC 异常仅在 3 级权限下才会发生.