#**************************************************************
# This .sdc file is created by Terasic Tool.
# Users are recommended to modify this file to match users logic.
#**************************************************************

#**************************************************************
# Create Clock
#**************************************************************
create_clock -period 20.000ns [get_ports clock_50_i]
create_clock -period 20.000ns [get_ports clock2_50_i]
create_clock -period 20.000ns [get_ports clock3_50_i]

#**************************************************************
# Create Generated Clock
#**************************************************************
derive_pll_clocks



#**************************************************************
# Set Clock Latency
#**************************************************************



#**************************************************************
# Set Clock Uncertainty
#**************************************************************
derive_clock_uncertainty



#**************************************************************
# Set Input Delay
#**************************************************************



#**************************************************************
# Set Output Delay
#**************************************************************



#**************************************************************
# Set Clock Groups
#**************************************************************



#**************************************************************
# Set False Path
#**************************************************************



#**************************************************************
# Set Multicycle Path
#**************************************************************



#**************************************************************
# Set Maximum Delay
#**************************************************************



#**************************************************************
# Set Minimum Delay
#**************************************************************



#**************************************************************
# Set Input Transition
#**************************************************************



#**************************************************************
# Set Load
#**************************************************************


# CDC synchronizer bits
set_false_path -to [get_registers {*|sync_bit:*|bit_delay}]

# Fully async I/O
set_false_path -from [get_ports {sw_i[*]}]
set_false_path -from [get_ports {key_i[*]}]
set_false_path -from [get_ports {uart_rxd_i}]

set_false_path -to [get_ports {uart_txd_o}]
