# verilog_example
Целью данной работы является разработка на языке Verilog:

1. Параметризированного умножителя, реализующего умножение [W-1:0] dA на [W-1:0] dB по
алгоритму «умножение старшими разрядами вперед со сдвигом суммы».
2. Реализация потокового умножителя, т.е. вычисления выполняются на комбинационной
схеме, реализованной как сеть связанных друг с другом сумматоров и мультиплексоров,
имеющей на входе и выходе регистры.
3. Теста 2 класса для всех возможных вариантов входных данных.
4. Конвееризированного варианта полученного модуля и тевста к нему.

## RTL designs
module mult_L_V1
![image](https://github.com/user-attachments/assets/8397abd8-9ccb-49a9-a825-a3eb2311ebbd)

module mult_LP_V1
![image](https://github.com/user-attachments/assets/481e7e3b-bc5a-4733-bdcc-304a51d454e3)

## Аппаратные затраты и частоты
![image](https://github.com/user-attachments/assets/16f87f58-c5f2-48eb-ab3b-a554967eb3ef)
