
<!-- @import "[TOC]" {cmd="toc" depthFrom=1 depthTo=6 orderedList=false} -->

<!-- code_chunk_output -->

* [0 概述](#0-概述)
* [1 段式管理所使用的资源](#1-段式管理所使用的资源)
* [2 paging分页机制所使用的资源](#2-paging分页机制所使用的资源)

<!-- /code_chunk_output -->

# 0 概述

保护模式下实现了两种内存管理机制：**segmentation（段式管理**）和**paging（分页管理**），进入保护模式之前需要配置好保护模式的执行环境。

![config](./images/1.png)

如上所示，从实模式进入保护模式，段式管理机制必须建立，分页机制是可选的，当分页机制关闭时，从段式内存管理中得到的linear address（线性地址）就是物理地址。

![config](./images/2.png)

在进入**Long Mode**时**分页机制必须开启**，当分页管理的环境配置完毕后，可以选择跳过保护模式直接进入Long Mode，直接进入Long Mode后，一般会在临时的Long Mode里进行进一步的Long Mode配置初始化工作，如上图所示。

从上面可以看到，segmentation管理是必不可少的，尽管在**64位环境**中，**segmentation管理会弱化**，但是**没有办法关闭segmentation机制**。在Intel64中，Long Mode术语被称为IA\-32e模式。

# 1 段式管理所使用的资源

下面的硬件资源被用于段式管理环境的配置。

- **CR0和CR4**。
- GDTR与LDTR（可选）。
- IDTR。
- TR。
- 段选择子寄存器：ES、CS、SS、DS、FS以及GS寄存器。

下面的系统数据结构被用于段式管理中。

- GDT和LDT（可选）。
- IDT。
- TSS段。
- Segment Descriptor：包括System Segment Descriptor，Code/Data Segment Descriptor。
- Gate Descriptor：包括Call-gate，Interrupt/Trap-gate，以及Task-gate。
- Selector：选择子数据结构存放在段寄存器里。

除了LDTR及LDT可选外，其他资源都是保证保护模式的良好运行环境中必备的。在段式内存管理中，分段机制的内存管理职责是：为从逻辑地址（Logic address）转换为处理器的线性地址（Linear address）提供基础平台。

# 2 paging分页机制所使用的资源

下面的硬件资源被用于paging管理环境中。

- 4个控制寄存器：CR0、CR2、CR3，以及CR4。
- IA32_EFER。

下面的页转换表结构被用于paging管理环境中。

- PML4T（Page Map Level 4 Table）：用于Long Mode之中。
- PDPT（Page Directory Pointer Table）。
- PDT（Page Directory Table）。
- PT（Page Table）。
- PT（页表）是**最低一级的页转换表**，最上层的页转换表取决于使用哪种转换模式。分页机制的内存管理职责是：为从处理器的线性地址（即：virtual address）映射到物理地址空间提供基础平台。