Fitter report for main
Fri Jun 16 11:36:02 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Clock Delay Control Summary
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Fri Jun 16 11:36:02 2023           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; main                                            ;
; Top-level Entity Name              ; main                                            ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C35F672C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 396 / 33,216 ( 1 % )                            ;
;     Total combinational functions  ; 371 / 33,216 ( 1 % )                            ;
;     Dedicated logic registers      ; 100 / 33,216 ( < 1 % )                          ;
; Total registers                    ; 100                                             ;
; Total pins                         ; 55 / 475 ( 12 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 483,840 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 532 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 532 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 529     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/altera/13.0sp1/lab4/lab4/TKLLS_LAB4-main/output_files/main.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 396 / 33,216 ( 1 % )   ;
;     -- Combinational with no register       ; 296                    ;
;     -- Register only                        ; 25                     ;
;     -- Combinational with a register        ; 75                     ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 209                    ;
;     -- 3 input functions                    ; 145                    ;
;     -- <=2 input functions                  ; 17                     ;
;     -- Register only                        ; 25                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 341                    ;
;     -- arithmetic mode                      ; 30                     ;
;                                             ;                        ;
; Total registers*                            ; 100 / 34,593 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 100 / 33,216 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 31 / 2,076 ( 1 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 55 / 475 ( 12 % )      ;
;     -- Clock pins                           ; 8 / 8 ( 100 % )        ;
;                                             ;                        ;
; Global signals                              ; 1                      ;
; M4Ks                                        ; 0 / 105 ( 0 % )        ;
; Total block memory bits                     ; 0 / 483,840 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 483,840 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 1 / 16 ( 6 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%           ;
; Peak interconnect usage (total/H/V)         ; 6% / 5% / 7%           ;
; Maximum fan-out                             ; 100                    ;
; Highest non-global fan-out                  ; 63                     ;
; Total fan-out                               ; 1694                   ;
; Average fan-out                             ; 3.06                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 396 / 33216 ( 1 % )   ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 296                   ; 0                              ;
;     -- Register only                        ; 25                    ; 0                              ;
;     -- Combinational with a register        ; 75                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 209                   ; 0                              ;
;     -- 3 input functions                    ; 145                   ; 0                              ;
;     -- <=2 input functions                  ; 17                    ; 0                              ;
;     -- Register only                        ; 25                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 341                   ; 0                              ;
;     -- arithmetic mode                      ; 30                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 100                   ; 0                              ;
;     -- Dedicated logic registers            ; 100 / 33216 ( < 1 % ) ; 0 / 33216 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 31 / 2076 ( 1 % )     ; 0 / 2076 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 55                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 1 / 20 ( 5 % )        ; 0 / 20 ( 0 % )                 ;
; Clock delay control block                   ; 1 / 16 ( 6 % )        ; 0 / 16 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 1694                  ; 0                              ;
;     -- Registered Connections               ; 414                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 17                    ; 0                              ;
;     -- Output Ports                         ; 38                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                  ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLK   ; W26   ; 6        ; 65           ; 10           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; I[0]  ; N25   ; 5        ; 65           ; 19           ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; I[10] ; N1    ; 2        ; 0            ; 18           ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; I[11] ; P1    ; 1        ; 0            ; 18           ; 3           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; I[12] ; P2    ; 1        ; 0            ; 18           ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; I[13] ; T7    ; 1        ; 0            ; 11           ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; I[14] ; U3    ; 1        ; 0            ; 12           ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; I[15] ; U4    ; 1        ; 0            ; 12           ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; I[1]  ; N26   ; 5        ; 65           ; 19           ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; I[2]  ; P25   ; 6        ; 65           ; 19           ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; I[3]  ; AE14  ; 7        ; 33           ; 0            ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; I[4]  ; AF14  ; 7        ; 33           ; 0            ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; I[5]  ; AD13  ; 8        ; 33           ; 0            ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; I[6]  ; AC13  ; 8        ; 33           ; 0            ; 3           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; I[7]  ; C13   ; 3        ; 31           ; 36           ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; I[8]  ; B13   ; 4        ; 31           ; 36           ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; I[9]  ; A13   ; 4        ; 31           ; 36           ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                              ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Output[0]  ; AB15  ; 7        ; 40           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Output[10] ; C16   ; 4        ; 37           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Output[11] ; D16   ; 4        ; 40           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Output[12] ; D15   ; 4        ; 40           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Output[13] ; G16   ; 4        ; 44           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Output[14] ; B16   ; 4        ; 37           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Output[15] ; AE12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Output[1]  ; C15   ; 4        ; 37           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Output[2]  ; F15   ; 4        ; 44           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Output[3]  ; E15   ; 4        ; 40           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Output[4]  ; F16   ; 4        ; 44           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Output[5]  ; H16   ; 4        ; 42           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Output[6]  ; B17   ; 4        ; 42           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Output[7]  ; A17   ; 4        ; 42           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Output[8]  ; G15   ; 4        ; 44           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Output[9]  ; H15   ; 4        ; 42           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Sign       ; Y12   ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hOA        ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hOB        ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hOC        ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hOD        ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hOE        ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hOF        ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hOG        ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oOA        ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oOB        ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oOC        ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oOD        ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oOE        ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oOF        ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; oOG        ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; tOA        ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; tOB        ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; tOC        ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; tOD        ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; tOE        ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; tOF        ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; tOG        ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 64 ( 8 % )   ; 3.3V          ; --           ;
; 2        ; 3 / 59 ( 5 % )   ; 3.3V          ; --           ;
; 3        ; 1 / 56 ( 2 % )   ; 3.3V          ; --           ;
; 4        ; 16 / 58 ( 28 % ) ; 3.3V          ; --           ;
; 5        ; 2 / 65 ( 3 % )   ; 3.3V          ; --           ;
; 6        ; 17 / 59 ( 29 % ) ; 3.3V          ; --           ;
; 7        ; 3 / 58 ( 5 % )   ; 3.3V          ; --           ;
; 8        ; 11 / 56 ( 20 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; I[9]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 427        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; Output[7]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 406        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 194        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 197        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; tOF                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; tOE                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 267        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; oOB                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; Output[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; hOA                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; tOG                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; hOF                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; hOE                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC8      ; 148        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; oOC                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; I[6]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 191        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 199        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC17     ; 207        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; hOC                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; hOD                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; oOD                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 186        ; 8        ; I[5]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 201        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; oOE                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; Output[15]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE13     ; 183        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 188        ; 7        ; I[3]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 189        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 200        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 244        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; oOA                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 187        ; 7        ; I[4]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 429        ; 4        ; I[8]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 428        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; Output[14]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 411        ; 4        ; Output[6]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 405        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; I[7]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; Output[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 418        ; 4        ; Output[10]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 404        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D12      ; 443        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; Output[12]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 415        ; 4        ; Output[11]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D17      ; 403        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; Output[3]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; Output[2]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F16      ; 408        ; 4        ; Output[4]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; Output[8]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G16      ; 407        ; 4        ; Output[13]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; Output[9]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H16      ; 413        ; 4        ; Output[5]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 339        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 47         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 55         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 53         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 54         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; I[10]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 64         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 310        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; I[0]                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; I[1]                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; I[11]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 67         ; 1        ; I[12]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 304        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; I[2]                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 82         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 83         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; I[13]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 296        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 84         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 88         ; 1        ; I[14]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 89         ; 1        ; I[15]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 91         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; oOG                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; oOF                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; tOA                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; tOB                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; hOB                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; tOC                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; CLK                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; Sign                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y13      ; 193        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 195        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; tOD                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 264        ; 6        ; hOG                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 268        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------+
; Clock Delay Control Summary                                                                ;
+--------------------+------------+-----------------+------------------+---------------------+
; Name               ; Source I/O ; Location        ; Delay Chain Mode ; Delay Chain Setting ;
+--------------------+------------+-----------------+------------------+---------------------+
; CLK~clk_delay_ctrl ; CLK        ; CLKDELAYCTRL_G7 ; none             ; N/A                 ;
+--------------------+------------+-----------------+------------------+---------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                      ;
+--------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node           ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                  ; Library Name ;
+--------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------+--------------+
; |main                                ; 396 (0)     ; 100 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 55   ; 0            ; 296 (0)      ; 25 (0)            ; 75 (0)           ; |main                                                                                                                ; work         ;
;    |7447:inst13|                     ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |main|7447:inst13                                                                                                    ; work         ;
;    |7447:inst2|                      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |main|7447:inst2                                                                                                     ; work         ;
;    |7447:inst4|                      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |main|7447:inst4                                                                                                     ; work         ;
;    |ALU_16bit:inst210|               ; 133 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (0)      ; 0 (0)             ; 3 (0)            ; |main|ALU_16bit:inst210                                                                                              ; work         ;
;       |AU_16bit:inst|                ; 54 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (0)       ; 0 (0)             ; 1 (0)            ; |main|ALU_16bit:inst210|AU_16bit:inst                                                                                ; work         ;
;          |FA16bit:inst|              ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|AU_16bit:inst|FA16bit:inst                                                                   ; work         ;
;             |FA4bit:inst|            ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|AU_16bit:inst|FA16bit:inst|FA4bit:inst                                                       ; work         ;
;                |Lab3:inst1|          ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|AU_16bit:inst|FA16bit:inst|FA4bit:inst|Lab3:inst1                                            ; work         ;
;                |Lab3:inst|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|AU_16bit:inst|FA16bit:inst|FA4bit:inst|Lab3:inst                                             ; work         ;
;          |Mux4_16bit:inst4|          ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|AU_16bit:inst|Mux4_16bit:inst4                                                               ; work         ;
;             |Mux2_16bit:inst|        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|AU_16bit:inst|Mux4_16bit:inst4|Mux2_16bit:inst                                               ; work         ;
;                |Mux2_4bit:inst3|     ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|AU_16bit:inst|Mux4_16bit:inst4|Mux2_16bit:inst|Mux2_4bit:inst3                               ; work         ;
;                   |Mux2_1bit:inst3|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|AU_16bit:inst|Mux4_16bit:inst4|Mux2_16bit:inst|Mux2_4bit:inst3|Mux2_1bit:inst3               ; work         ;
;          |Sub16bit:inst2|            ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 1 (0)            ; |main|ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2                                                                 ; work         ;
;             |Bu2:inst1|              ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|Bu2:inst1                                                       ; work         ;
;                |FAdder1:inst12|      ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|Bu2:inst1|FAdder1:inst12                                        ; work         ;
;                   |FA16bit:inst34|   ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|Bu2:inst1|FAdder1:inst12|FA16bit:inst34                         ; work         ;
;                      |FA4bit:inst2|  ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|Bu2:inst1|FAdder1:inst12|FA16bit:inst34|FA4bit:inst2            ; work         ;
;                         |Lab3:inst1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|Bu2:inst1|FAdder1:inst12|FA16bit:inst34|FA4bit:inst2|Lab3:inst1 ; work         ;
;                         |Lab3:inst2| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|Bu2:inst1|FAdder1:inst12|FA16bit:inst34|FA4bit:inst2|Lab3:inst2 ; work         ;
;                         |Lab3:inst3| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|Bu2:inst1|FAdder1:inst12|FA16bit:inst34|FA4bit:inst2|Lab3:inst3 ; work         ;
;                         |Lab3:inst|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|Bu2:inst1|FAdder1:inst12|FA16bit:inst34|FA4bit:inst2|Lab3:inst  ; work         ;
;                      |FA4bit:inst4|  ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|Bu2:inst1|FAdder1:inst12|FA16bit:inst34|FA4bit:inst4            ; work         ;
;                         |Lab3:inst1| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|Bu2:inst1|FAdder1:inst12|FA16bit:inst34|FA4bit:inst4|Lab3:inst1 ; work         ;
;                         |Lab3:inst2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|Bu2:inst1|FAdder1:inst12|FA16bit:inst34|FA4bit:inst4|Lab3:inst2 ; work         ;
;                         |Lab3:inst3| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|Bu2:inst1|FAdder1:inst12|FA16bit:inst34|FA4bit:inst4|Lab3:inst3 ; work         ;
;                         |Lab3:inst|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|Bu2:inst1|FAdder1:inst12|FA16bit:inst34|FA4bit:inst4|Lab3:inst  ; work         ;
;                      |FA4bit:inst5|  ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|Bu2:inst1|FAdder1:inst12|FA16bit:inst34|FA4bit:inst5            ; work         ;
;                         |Lab3:inst1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|Bu2:inst1|FAdder1:inst12|FA16bit:inst34|FA4bit:inst5|Lab3:inst1 ; work         ;
;                         |Lab3:inst2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|Bu2:inst1|FAdder1:inst12|FA16bit:inst34|FA4bit:inst5|Lab3:inst2 ; work         ;
;                         |Lab3:inst3| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|Bu2:inst1|FAdder1:inst12|FA16bit:inst34|FA4bit:inst5|Lab3:inst3 ; work         ;
;                         |Lab3:inst|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|Bu2:inst1|FAdder1:inst12|FA16bit:inst34|FA4bit:inst5|Lab3:inst  ; work         ;
;                      |FA4bit:inst|   ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|Bu2:inst1|FAdder1:inst12|FA16bit:inst34|FA4bit:inst             ; work         ;
;                         |Lab3:inst1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|Bu2:inst1|FAdder1:inst12|FA16bit:inst34|FA4bit:inst|Lab3:inst1  ; work         ;
;                         |Lab3:inst2| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|Bu2:inst1|FAdder1:inst12|FA16bit:inst34|FA4bit:inst|Lab3:inst2  ; work         ;
;                         |Lab3:inst3| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|Bu2:inst1|FAdder1:inst12|FA16bit:inst34|FA4bit:inst|Lab3:inst3  ; work         ;
;             |FA16bit:inst|           ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 1 (0)            ; |main|ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|FA16bit:inst                                                    ; work         ;
;                |FA4bit:inst|         ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 1 (0)            ; |main|ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|FA16bit:inst|FA4bit:inst                                        ; work         ;
;                   |Lab3:inst1|       ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 1 (1)            ; |main|ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|FA16bit:inst|FA4bit:inst|Lab3:inst1                             ; work         ;
;       |LU_16bit:inst1|               ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 2 (0)            ; |main|ALU_16bit:inst210|LU_16bit:inst1                                                                               ; work         ;
;          |AND16BIT:inst|             ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|LU_16bit:inst1|AND16BIT:inst                                                                 ; work         ;
;             |AND4BIT:inst1|          ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|LU_16bit:inst1|AND16BIT:inst|AND4BIT:inst1                                                   ; work         ;
;                |And1bit:inst6|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|LU_16bit:inst1|AND16BIT:inst|AND4BIT:inst1|And1bit:inst6                                     ; work         ;
;                |And1bit:inst8|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|LU_16bit:inst1|AND16BIT:inst|AND4BIT:inst1|And1bit:inst8                                     ; work         ;
;             |AND4BIT:inst2|          ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|LU_16bit:inst1|AND16BIT:inst|AND4BIT:inst2                                                   ; work         ;
;                |And1bit:inst6|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|LU_16bit:inst1|AND16BIT:inst|AND4BIT:inst2|And1bit:inst6                                     ; work         ;
;                |And1bit:inst8|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|LU_16bit:inst1|AND16BIT:inst|AND4BIT:inst2|And1bit:inst8                                     ; work         ;
;             |AND4BIT:inst4|          ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|LU_16bit:inst1|AND16BIT:inst|AND4BIT:inst4                                                   ; work         ;
;                |And1bit:inst6|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|LU_16bit:inst1|AND16BIT:inst|AND4BIT:inst4|And1bit:inst6                                     ; work         ;
;             |AND4BIT:inst|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|LU_16bit:inst1|AND16BIT:inst|AND4BIT:inst                                                    ; work         ;
;                |And1bit:inst8|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|LU_16bit:inst1|AND16BIT:inst|AND4BIT:inst|And1bit:inst8                                      ; work         ;
;          |Mux4_16bit:inst4|          ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|LU_16bit:inst1|Mux4_16bit:inst4                                                              ; work         ;
;             |Mux2_16bit:inst5|       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|LU_16bit:inst1|Mux4_16bit:inst4|Mux2_16bit:inst5                                             ; work         ;
;                |Mux2_4bit:inst3|     ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|LU_16bit:inst1|Mux4_16bit:inst4|Mux2_16bit:inst5|Mux2_4bit:inst3                             ; work         ;
;                   |Mux2_1bit:inst3|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|LU_16bit:inst1|Mux4_16bit:inst4|Mux2_16bit:inst5|Mux2_4bit:inst3|Mux2_1bit:inst3             ; work         ;
;          |OR16bit:inst1|             ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 2 (0)            ; |main|ALU_16bit:inst210|LU_16bit:inst1|OR16bit:inst1                                                                 ; work         ;
;             |NAND_16bit:inst2|       ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 2 (0)            ; |main|ALU_16bit:inst210|LU_16bit:inst1|OR16bit:inst1|NAND_16bit:inst2                                                ; work         ;
;                |AND16BIT:inst|       ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 2 (0)            ; |main|ALU_16bit:inst210|LU_16bit:inst1|OR16bit:inst1|NAND_16bit:inst2|AND16BIT:inst                                  ; work         ;
;                   |AND4BIT:inst1|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|LU_16bit:inst1|OR16bit:inst1|NAND_16bit:inst2|AND16BIT:inst|AND4BIT:inst1                    ; work         ;
;                      |And1bit:inst6| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|LU_16bit:inst1|OR16bit:inst1|NAND_16bit:inst2|AND16BIT:inst|AND4BIT:inst1|And1bit:inst6      ; work         ;
;                      |And1bit:inst8| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|LU_16bit:inst1|OR16bit:inst1|NAND_16bit:inst2|AND16BIT:inst|AND4BIT:inst1|And1bit:inst8      ; work         ;
;                   |AND4BIT:inst2|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|LU_16bit:inst1|OR16bit:inst1|NAND_16bit:inst2|AND16BIT:inst|AND4BIT:inst2                    ; work         ;
;                      |And1bit:inst6| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|LU_16bit:inst1|OR16bit:inst1|NAND_16bit:inst2|AND16BIT:inst|AND4BIT:inst2|And1bit:inst6      ; work         ;
;                      |And1bit:inst8| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|LU_16bit:inst1|OR16bit:inst1|NAND_16bit:inst2|AND16BIT:inst|AND4BIT:inst2|And1bit:inst8      ; work         ;
;                   |AND4BIT:inst4|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|LU_16bit:inst1|OR16bit:inst1|NAND_16bit:inst2|AND16BIT:inst|AND4BIT:inst4                    ; work         ;
;                      |And1bit:inst6| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|LU_16bit:inst1|OR16bit:inst1|NAND_16bit:inst2|AND16BIT:inst|AND4BIT:inst4|And1bit:inst6      ; work         ;
;                      |And1bit:inst7| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|LU_16bit:inst1|OR16bit:inst1|NAND_16bit:inst2|AND16BIT:inst|AND4BIT:inst4|And1bit:inst7      ; work         ;
;                   |AND4BIT:inst|     ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |main|ALU_16bit:inst210|LU_16bit:inst1|OR16bit:inst1|NAND_16bit:inst2|AND16BIT:inst|AND4BIT:inst                     ; work         ;
;                      |And1bit:inst6| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|ALU_16bit:inst210|LU_16bit:inst1|OR16bit:inst1|NAND_16bit:inst2|AND16BIT:inst|AND4BIT:inst|And1bit:inst6       ; work         ;
;                      |And1bit:inst8| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|ALU_16bit:inst210|LU_16bit:inst1|OR16bit:inst1|NAND_16bit:inst2|AND16BIT:inst|AND4BIT:inst|And1bit:inst8       ; work         ;
;          |ShiftLeft16:inst3|         ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|LU_16bit:inst1|ShiftLeft16:inst3                                                             ; work         ;
;             |Mux2_1bit:inst17|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|LU_16bit:inst1|ShiftLeft16:inst3|Mux2_1bit:inst17                                            ; work         ;
;             |Mux2_1bit:inst19|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|LU_16bit:inst1|ShiftLeft16:inst3|Mux2_1bit:inst19                                            ; work         ;
;             |Mux2_1bit:inst20|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|LU_16bit:inst1|ShiftLeft16:inst3|Mux2_1bit:inst20                                            ; work         ;
;             |Mux2_1bit:inst210|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|LU_16bit:inst1|ShiftLeft16:inst3|Mux2_1bit:inst210                                           ; work         ;
;             |Mux2_1bit:inst218|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|LU_16bit:inst1|ShiftLeft16:inst3|Mux2_1bit:inst218                                           ; work         ;
;             |Mux2_1bit:inst21|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|LU_16bit:inst1|ShiftLeft16:inst3|Mux2_1bit:inst21                                            ; work         ;
;             |Mux2_1bit:inst24|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|LU_16bit:inst1|ShiftLeft16:inst3|Mux2_1bit:inst24                                            ; work         ;
;             |Mux2_1bit:inst25|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|LU_16bit:inst1|ShiftLeft16:inst3|Mux2_1bit:inst25                                            ; work         ;
;             |Mux2_1bit:inst326|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|LU_16bit:inst1|ShiftLeft16:inst3|Mux2_1bit:inst326                                           ; work         ;
;             |Mux2_1bit:inst32|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|LU_16bit:inst1|ShiftLeft16:inst3|Mux2_1bit:inst32                                            ; work         ;
;             |Mux2_1bit:inst33|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|LU_16bit:inst1|ShiftLeft16:inst3|Mux2_1bit:inst33                                            ; work         ;
;             |Mux2_1bit:inst38|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|LU_16bit:inst1|ShiftLeft16:inst3|Mux2_1bit:inst38                                            ; work         ;
;             |Mux2_1bit:inst39|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|LU_16bit:inst1|ShiftLeft16:inst3|Mux2_1bit:inst39                                            ; work         ;
;             |Mux2_1bit:inst422|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|LU_16bit:inst1|ShiftLeft16:inst3|Mux2_1bit:inst422                                           ; work         ;
;       |Mux2_16bit:inst2|             ; 49 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|Mux2_16bit:inst2                                                                             ; work         ;
;          |Mux2_4bit:inst1|           ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst1                                                             ; work         ;
;             |Mux2_1bit:inst1|        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst1|Mux2_1bit:inst1                                             ; work         ;
;             |Mux2_1bit:inst2|        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst1|Mux2_1bit:inst2                                             ; work         ;
;             |Mux2_1bit:inst3|        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst1|Mux2_1bit:inst3                                             ; work         ;
;             |Mux2_1bit:inst|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst1|Mux2_1bit:inst                                              ; work         ;
;          |Mux2_4bit:inst2|           ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst2                                                             ; work         ;
;             |Mux2_1bit:inst1|        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst1                                             ; work         ;
;             |Mux2_1bit:inst2|        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst2                                             ; work         ;
;             |Mux2_1bit:inst3|        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst3                                             ; work         ;
;             |Mux2_1bit:inst|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst                                              ; work         ;
;          |Mux2_4bit:inst3|           ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst3                                                             ; work         ;
;             |Mux2_1bit:inst1|        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst3|Mux2_1bit:inst1                                             ; work         ;
;             |Mux2_1bit:inst2|        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst3|Mux2_1bit:inst2                                             ; work         ;
;             |Mux2_1bit:inst|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst3|Mux2_1bit:inst                                              ; work         ;
;          |Mux2_4bit:inst|            ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst                                                              ; work         ;
;             |Mux2_1bit:inst1|        ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst1                                              ; work         ;
;             |Mux2_1bit:inst2|        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst2                                              ; work         ;
;             |Mux2_1bit:inst3|        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst3                                              ; work         ;
;             |Mux2_1bit:inst|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |main|ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst                                               ; work         ;
;    |Bu2:inst7|                       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |main|Bu2:inst7                                                                                                      ; work         ;
;       |FAdder1:inst12|               ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |main|Bu2:inst7|FAdder1:inst12                                                                                       ; work         ;
;          |FA16bit:inst34|            ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |main|Bu2:inst7|FAdder1:inst12|FA16bit:inst34                                                                        ; work         ;
;             |FA4bit:inst2|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |main|Bu2:inst7|FAdder1:inst12|FA16bit:inst34|FA4bit:inst2                                                           ; work         ;
;                |Lab3:inst1|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|Bu2:inst7|FAdder1:inst12|FA16bit:inst34|FA4bit:inst2|Lab3:inst1                                                ; work         ;
;             |FA4bit:inst|            ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |main|Bu2:inst7|FAdder1:inst12|FA16bit:inst34|FA4bit:inst                                                            ; work         ;
;                |Lab3:inst3|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |main|Bu2:inst7|FAdder1:inst12|FA16bit:inst34|FA4bit:inst|Lab3:inst3                                                 ; work         ;
;    |ControlUnit:inst101|             ; 19 (19)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 4 (4)            ; |main|ControlUnit:inst101                                                                                            ; work         ;
;    |Mux2_16bit:inst8|                ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |main|Mux2_16bit:inst8                                                                                               ; work         ;
;       |Mux2_4bit:inst2|              ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |main|Mux2_16bit:inst8|Mux2_4bit:inst2                                                                               ; work         ;
;          |Mux2_1bit:inst1|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|Mux2_16bit:inst8|Mux2_4bit:inst2|Mux2_1bit:inst1                                                               ; work         ;
;          |Mux2_1bit:inst2|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|Mux2_16bit:inst8|Mux2_4bit:inst2|Mux2_1bit:inst2                                                               ; work         ;
;          |Mux2_1bit:inst3|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|Mux2_16bit:inst8|Mux2_4bit:inst2|Mux2_1bit:inst3                                                               ; work         ;
;          |Mux2_1bit:inst|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|Mux2_16bit:inst8|Mux2_4bit:inst2|Mux2_1bit:inst                                                                ; work         ;
;       |Mux2_4bit:inst3|              ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |main|Mux2_16bit:inst8|Mux2_4bit:inst3                                                                               ; work         ;
;          |Mux2_1bit:inst1|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|Mux2_16bit:inst8|Mux2_4bit:inst3|Mux2_1bit:inst1                                                               ; work         ;
;          |Mux2_1bit:inst2|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|Mux2_16bit:inst8|Mux2_4bit:inst3|Mux2_1bit:inst2                                                               ; work         ;
;          |Mux2_1bit:inst|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|Mux2_16bit:inst8|Mux2_4bit:inst3|Mux2_1bit:inst                                                                ; work         ;
;    |RegFile:inst|                    ; 186 (0)     ; 80 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (0)      ; 14 (0)            ; 71 (0)           ; |main|RegFile:inst                                                                                                   ; work         ;
;       |mux8_16bit:inst10|            ; 49 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|mux8_16bit:inst10                                                                                 ; work         ;
;          |Mux2_16bit:inst2|          ; 49 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2                                                                ; work         ;
;             |Mux2_4bit:inst1|        ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |main|RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst1                                                ; work         ;
;                |Mux2_1bit:inst1|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |main|RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst1|Mux2_1bit:inst1                                ; work         ;
;                |Mux2_1bit:inst2|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |main|RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst1|Mux2_1bit:inst2                                ; work         ;
;                |Mux2_1bit:inst3|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |main|RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst1|Mux2_1bit:inst3                                ; work         ;
;                |Mux2_1bit:inst|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |main|RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst1|Mux2_1bit:inst                                 ; work         ;
;             |Mux2_4bit:inst2|        ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |main|RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst2                                                ; work         ;
;                |Mux2_1bit:inst1|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |main|RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst1                                ; work         ;
;                |Mux2_1bit:inst2|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |main|RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst2                                ; work         ;
;                |Mux2_1bit:inst3|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |main|RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst3                                ; work         ;
;                |Mux2_1bit:inst|      ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |main|RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst                                 ; work         ;
;             |Mux2_4bit:inst3|        ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |main|RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst3                                                ; work         ;
;                |Mux2_1bit:inst1|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |main|RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst3|Mux2_1bit:inst1                                ; work         ;
;                |Mux2_1bit:inst2|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |main|RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst3|Mux2_1bit:inst2                                ; work         ;
;                |Mux2_1bit:inst3|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |main|RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst3|Mux2_1bit:inst3                                ; work         ;
;                |Mux2_1bit:inst|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |main|RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst3|Mux2_1bit:inst                                 ; work         ;
;             |Mux2_4bit:inst|         ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst                                                 ; work         ;
;                |Mux2_1bit:inst1|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |main|RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst1                                 ; work         ;
;                |Mux2_1bit:inst2|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst2                                 ; work         ;
;                |Mux2_1bit:inst3|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |main|RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst3                                 ; work         ;
;                |Mux2_1bit:inst|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |main|RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst                                  ; work         ;
;       |mux8_16bit:inst11|            ; 50 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 0 (0)             ; 5 (0)            ; |main|RegFile:inst|mux8_16bit:inst11                                                                                 ; work         ;
;          |Mux2_16bit:inst2|          ; 50 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 0 (0)             ; 5 (0)            ; |main|RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2                                                                ; work         ;
;             |Mux2_4bit:inst1|        ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |main|RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst1                                                ; work         ;
;                |Mux2_1bit:inst1|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |main|RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst1|Mux2_1bit:inst1                                ; work         ;
;                |Mux2_1bit:inst2|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |main|RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst1|Mux2_1bit:inst2                                ; work         ;
;                |Mux2_1bit:inst3|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |main|RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst1|Mux2_1bit:inst3                                ; work         ;
;                |Mux2_1bit:inst|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |main|RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst1|Mux2_1bit:inst                                 ; work         ;
;             |Mux2_4bit:inst2|        ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 2 (0)            ; |main|RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst2                                                ; work         ;
;                |Mux2_1bit:inst1|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |main|RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst1                                ; work         ;
;                |Mux2_1bit:inst2|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst2                                ; work         ;
;                |Mux2_1bit:inst3|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst3                                ; work         ;
;                |Mux2_1bit:inst|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |main|RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst                                 ; work         ;
;             |Mux2_4bit:inst3|        ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 3 (0)            ; |main|RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst3                                                ; work         ;
;                |Mux2_1bit:inst1|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst3|Mux2_1bit:inst1                                ; work         ;
;                |Mux2_1bit:inst2|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst3|Mux2_1bit:inst2                                ; work         ;
;                |Mux2_1bit:inst3|     ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst3|Mux2_1bit:inst3                                ; work         ;
;                |Mux2_1bit:inst|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |main|RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst3|Mux2_1bit:inst                                 ; work         ;
;             |Mux2_4bit:inst|         ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |main|RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst                                                 ; work         ;
;                |Mux2_1bit:inst1|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |main|RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst1                                 ; work         ;
;                |Mux2_1bit:inst2|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |main|RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst2                                 ; work         ;
;                |Mux2_1bit:inst3|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |main|RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst3                                 ; work         ;
;                |Mux2_1bit:inst|      ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |main|RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst                                  ; work         ;
;       |reg_16b:inst4|                ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 13 (0)           ; |main|RegFile:inst|reg_16b:inst4                                                                                     ; work         ;
;          |reg_8b:inst1|              ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 6 (0)            ; |main|RegFile:inst|reg_16b:inst4|reg_8b:inst1                                                                        ; work         ;
;             |reg_1b:inst1|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |main|RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst1                                                           ; work         ;
;             |reg_1b:inst2|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst2                                                           ; work         ;
;             |reg_1b:inst3|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst3                                                           ; work         ;
;             |reg_1b:inst4|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst4                                                           ; work         ;
;             |reg_1b:inst5|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst5                                                           ; work         ;
;             |reg_1b:inst6|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst6                                                           ; work         ;
;             |reg_1b:inst7|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst7                                                           ; work         ;
;             |reg_1b:inst|            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |main|RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst                                                            ; work         ;
;          |reg_8b:inst|               ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 7 (0)            ; |main|RegFile:inst|reg_16b:inst4|reg_8b:inst                                                                         ; work         ;
;             |reg_1b:inst1|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst1                                                            ; work         ;
;             |reg_1b:inst2|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst2                                                            ; work         ;
;             |reg_1b:inst3|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst3                                                            ; work         ;
;             |reg_1b:inst4|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst4                                                            ; work         ;
;             |reg_1b:inst5|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst5                                                            ; work         ;
;             |reg_1b:inst6|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |main|RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst6                                                            ; work         ;
;             |reg_1b:inst7|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst7                                                            ; work         ;
;             |reg_1b:inst|            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst                                                             ; work         ;
;       |reg_16b:inst5|                ; 18 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 16 (0)           ; |main|RegFile:inst|reg_16b:inst5                                                                                     ; work         ;
;          |reg_8b:inst1|              ; 10 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 8 (0)            ; |main|RegFile:inst|reg_16b:inst5|reg_8b:inst1                                                                        ; work         ;
;             |reg_1b:inst1|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst1                                                           ; work         ;
;                |mux2_1:inst10|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst1|mux2_1:inst10                                             ; work         ;
;             |reg_1b:inst2|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst2                                                           ; work         ;
;                |mux2_1:inst10|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst2|mux2_1:inst10                                             ; work         ;
;             |reg_1b:inst3|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst3                                                           ; work         ;
;                |mux2_1:inst10|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst3|mux2_1:inst10                                             ; work         ;
;             |reg_1b:inst4|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst4                                                           ; work         ;
;                |mux2_1:inst10|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst4|mux2_1:inst10                                             ; work         ;
;             |reg_1b:inst5|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst5                                                           ; work         ;
;                |mux2_1:inst10|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst5|mux2_1:inst10                                             ; work         ;
;             |reg_1b:inst6|           ; 2 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst6                                                           ; work         ;
;                |mux2_1:inst10|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst6|mux2_1:inst10                                             ; work         ;
;             |reg_1b:inst7|           ; 2 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst7                                                           ; work         ;
;                |mux2_1:inst10|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst7|mux2_1:inst10                                             ; work         ;
;             |reg_1b:inst|            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst                                                            ; work         ;
;                |mux2_1:inst10|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst|mux2_1:inst10                                              ; work         ;
;          |reg_8b:inst|               ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |main|RegFile:inst|reg_16b:inst5|reg_8b:inst                                                                         ; work         ;
;             |reg_1b:inst1|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst1                                                            ; work         ;
;                |mux2_1:inst10|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst1|mux2_1:inst10                                              ; work         ;
;             |reg_1b:inst2|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst2                                                            ; work         ;
;                |mux2_1:inst10|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst2|mux2_1:inst10                                              ; work         ;
;             |reg_1b:inst3|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst3                                                            ; work         ;
;                |mux2_1:inst10|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst3|mux2_1:inst10                                              ; work         ;
;             |reg_1b:inst4|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst4                                                            ; work         ;
;                |mux2_1:inst10|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst4|mux2_1:inst10                                              ; work         ;
;             |reg_1b:inst5|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst5                                                            ; work         ;
;                |mux2_1:inst10|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst5|mux2_1:inst10                                              ; work         ;
;             |reg_1b:inst6|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst6                                                            ; work         ;
;                |mux2_1:inst10|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst6|mux2_1:inst10                                              ; work         ;
;             |reg_1b:inst7|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst7                                                            ; work         ;
;                |mux2_1:inst10|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst7|mux2_1:inst10                                              ; work         ;
;             |reg_1b:inst|            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst                                                             ; work         ;
;                |mux2_1:inst10|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst|mux2_1:inst10                                               ; work         ;
;       |reg_16b:inst6|                ; 22 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 6 (0)             ; 14 (0)           ; |main|RegFile:inst|reg_16b:inst6                                                                                     ; work         ;
;          |reg_8b:inst1|              ; 12 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 4 (0)             ; 7 (0)            ; |main|RegFile:inst|reg_16b:inst6|reg_8b:inst1                                                                        ; work         ;
;             |reg_1b:inst1|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst1                                                           ; work         ;
;                |mux2_1:inst10|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst1|mux2_1:inst10                                             ; work         ;
;             |reg_1b:inst2|           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst2                                                           ; work         ;
;             |reg_1b:inst3|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst3                                                           ; work         ;
;                |mux2_1:inst10|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst3|mux2_1:inst10                                             ; work         ;
;             |reg_1b:inst4|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst4                                                           ; work         ;
;             |reg_1b:inst5|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst5                                                           ; work         ;
;                |mux2_1:inst10|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst5|mux2_1:inst10                                             ; work         ;
;             |reg_1b:inst6|           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst6                                                           ; work         ;
;             |reg_1b:inst7|           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; |main|RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst7                                                           ; work         ;
;             |reg_1b:inst|            ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst                                                            ; work         ;
;          |reg_8b:inst|               ; 10 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 2 (0)             ; 7 (0)            ; |main|RegFile:inst|reg_16b:inst6|reg_8b:inst                                                                         ; work         ;
;             |reg_1b:inst1|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst1                                                            ; work         ;
;                |mux2_1:inst10|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst1|mux2_1:inst10                                              ; work         ;
;             |reg_1b:inst2|           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; |main|RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst2                                                            ; work         ;
;             |reg_1b:inst3|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst3                                                            ; work         ;
;                |mux2_1:inst10|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst3|mux2_1:inst10                                              ; work         ;
;             |reg_1b:inst4|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst4                                                            ; work         ;
;             |reg_1b:inst5|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst5                                                            ; work         ;
;                |mux2_1:inst10|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst5|mux2_1:inst10                                              ; work         ;
;             |reg_1b:inst6|           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst6                                                            ; work         ;
;             |reg_1b:inst7|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst7                                                            ; work         ;
;                |mux2_1:inst10|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst7|mux2_1:inst10                                              ; work         ;
;             |reg_1b:inst|            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst                                                             ; work         ;
;                |mux2_1:inst10|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst|mux2_1:inst10                                               ; work         ;
;       |reg_16b:inst7|                ; 23 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 5 (0)             ; 15 (0)           ; |main|RegFile:inst|reg_16b:inst7                                                                                     ; work         ;
;          |reg_8b:inst1|              ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (0)             ; 9 (0)            ; |main|RegFile:inst|reg_16b:inst7|reg_8b:inst1                                                                        ; work         ;
;             |reg_1b:inst1|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst1                                                           ; work         ;
;             |reg_1b:inst2|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst2                                                           ; work         ;
;                |mux2_1:inst10|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst2|mux2_1:inst10                                             ; work         ;
;             |reg_1b:inst3|           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst3                                                           ; work         ;
;             |reg_1b:inst4|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst4                                                           ; work         ;
;                |mux2_1:inst10|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst4|mux2_1:inst10                                             ; work         ;
;             |reg_1b:inst5|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst5                                                           ; work         ;
;             |reg_1b:inst6|           ; 2 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |main|RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst6                                                           ; work         ;
;                |mux2_1:inst10|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |main|RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst6|mux2_1:inst10                                             ; work         ;
;             |reg_1b:inst7|           ; 2 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst7                                                           ; work         ;
;                |mux2_1:inst10|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst7|mux2_1:inst10                                             ; work         ;
;             |reg_1b:inst|            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst                                                            ; work         ;
;                |mux2_1:inst10|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst|mux2_1:inst10                                              ; work         ;
;          |reg_8b:inst|               ; 12 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 4 (0)             ; 6 (0)            ; |main|RegFile:inst|reg_16b:inst7|reg_8b:inst                                                                         ; work         ;
;             |reg_1b:inst1|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst1                                                            ; work         ;
;                |mux2_1:inst10|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst1|mux2_1:inst10                                              ; work         ;
;             |reg_1b:inst2|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst2                                                            ; work         ;
;                |mux2_1:inst10|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst2|mux2_1:inst10                                              ; work         ;
;             |reg_1b:inst3|           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; |main|RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst3                                                            ; work         ;
;             |reg_1b:inst4|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst4                                                            ; work         ;
;                |mux2_1:inst10|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst4|mux2_1:inst10                                              ; work         ;
;             |reg_1b:inst5|           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst5                                                            ; work         ;
;             |reg_1b:inst6|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst6                                                            ; work         ;
;                |mux2_1:inst10|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst6|mux2_1:inst10                                              ; work         ;
;             |reg_1b:inst7|           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; |main|RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst7                                                            ; work         ;
;             |reg_1b:inst|            ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst                                                             ; work         ;
;       |reg_16b:inst8|                ; 18 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 17 (0)           ; |main|RegFile:inst|reg_16b:inst8                                                                                     ; work         ;
;          |reg_8b:inst1|              ; 10 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 9 (0)            ; |main|RegFile:inst|reg_16b:inst8|reg_8b:inst1                                                                        ; work         ;
;             |reg_1b:inst1|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst1                                                           ; work         ;
;                |mux2_1:inst10|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst1|mux2_1:inst10                                             ; work         ;
;             |reg_1b:inst2|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst2                                                           ; work         ;
;                |mux2_1:inst10|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst2|mux2_1:inst10                                             ; work         ;
;             |reg_1b:inst3|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst3                                                           ; work         ;
;                |mux2_1:inst10|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst3|mux2_1:inst10                                             ; work         ;
;             |reg_1b:inst4|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst4                                                           ; work         ;
;                |mux2_1:inst10|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst4|mux2_1:inst10                                             ; work         ;
;             |reg_1b:inst5|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst5                                                           ; work         ;
;                |mux2_1:inst10|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst5|mux2_1:inst10                                             ; work         ;
;             |reg_1b:inst6|           ; 2 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |main|RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst6                                                           ; work         ;
;                |mux2_1:inst10|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |main|RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst6|mux2_1:inst10                                             ; work         ;
;             |reg_1b:inst7|           ; 2 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst7                                                           ; work         ;
;                |mux2_1:inst10|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst7|mux2_1:inst10                                             ; work         ;
;             |reg_1b:inst|            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst                                                            ; work         ;
;                |mux2_1:inst10|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst|mux2_1:inst10                                              ; work         ;
;          |reg_8b:inst|               ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |main|RegFile:inst|reg_16b:inst8|reg_8b:inst                                                                         ; work         ;
;             |reg_1b:inst1|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst1                                                            ; work         ;
;                |mux2_1:inst10|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst1|mux2_1:inst10                                              ; work         ;
;             |reg_1b:inst2|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst2                                                            ; work         ;
;                |mux2_1:inst10|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst2|mux2_1:inst10                                              ; work         ;
;             |reg_1b:inst3|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst3                                                            ; work         ;
;                |mux2_1:inst10|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst3|mux2_1:inst10                                              ; work         ;
;             |reg_1b:inst4|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst4                                                            ; work         ;
;                |mux2_1:inst10|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst4|mux2_1:inst10                                              ; work         ;
;             |reg_1b:inst5|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst5                                                            ; work         ;
;                |mux2_1:inst10|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst5|mux2_1:inst10                                              ; work         ;
;             |reg_1b:inst6|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst6                                                            ; work         ;
;                |mux2_1:inst10|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst6|mux2_1:inst10                                              ; work         ;
;             |reg_1b:inst7|           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst7                                                            ; work         ;
;                |mux2_1:inst10|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst7|mux2_1:inst10                                              ; work         ;
;             |reg_1b:inst|            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |main|RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst                                                             ; work         ;
;                |mux2_1:inst10|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst|mux2_1:inst10                                               ; work         ;
;    |dbDable:inst1|                   ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 0 (0)            ; |main|dbDable:inst1                                                                                                  ; work         ;
;       |Dabble:inst1|                 ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |main|dbDable:inst1|Dabble:inst1                                                                                     ; work         ;
;       |Dabble:inst2|                 ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |main|dbDable:inst1|Dabble:inst2                                                                                     ; work         ;
;       |Dabble:inst3|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|dbDable:inst1|Dabble:inst3                                                                                     ; work         ;
;       |Dabble:inst4|                 ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |main|dbDable:inst1|Dabble:inst4                                                                                     ; work         ;
;       |Dabble:inst5|                 ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |main|dbDable:inst1|Dabble:inst5                                                                                     ; work         ;
;       |Dabble:inst6|                 ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |main|dbDable:inst1|Dabble:inst6                                                                                     ; work         ;
;       |Dabble:inst|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |main|dbDable:inst1|Dabble:inst                                                                                      ; work         ;
;    |reg_16b:inst491|                 ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 5 (0)            ; |main|reg_16b:inst491                                                                                                ; work         ;
;       |reg_8b:inst1|                 ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (0)             ; 2 (0)            ; |main|reg_16b:inst491|reg_8b:inst1                                                                                   ; work         ;
;          |reg_1b:inst1|              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |main|reg_16b:inst491|reg_8b:inst1|reg_1b:inst1                                                                      ; work         ;
;          |reg_1b:inst2|              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |main|reg_16b:inst491|reg_8b:inst1|reg_1b:inst2                                                                      ; work         ;
;          |reg_1b:inst3|              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|reg_16b:inst491|reg_8b:inst1|reg_1b:inst3                                                                      ; work         ;
;          |reg_1b:inst4|              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |main|reg_16b:inst491|reg_8b:inst1|reg_1b:inst4                                                                      ; work         ;
;          |reg_1b:inst5|              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |main|reg_16b:inst491|reg_8b:inst1|reg_1b:inst5                                                                      ; work         ;
;          |reg_1b:inst6|              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |main|reg_16b:inst491|reg_8b:inst1|reg_1b:inst6                                                                      ; work         ;
;          |reg_1b:inst7|              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |main|reg_16b:inst491|reg_8b:inst1|reg_1b:inst7                                                                      ; work         ;
;          |reg_1b:inst|               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|reg_16b:inst491|reg_8b:inst1|reg_1b:inst                                                                       ; work         ;
;       |reg_8b:inst|                  ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 3 (0)            ; |main|reg_16b:inst491|reg_8b:inst                                                                                    ; work         ;
;          |reg_1b:inst1|              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |main|reg_16b:inst491|reg_8b:inst|reg_1b:inst1                                                                       ; work         ;
;          |reg_1b:inst2|              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |main|reg_16b:inst491|reg_8b:inst|reg_1b:inst2                                                                       ; work         ;
;          |reg_1b:inst3|              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |main|reg_16b:inst491|reg_8b:inst|reg_1b:inst3                                                                       ; work         ;
;          |reg_1b:inst4|              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |main|reg_16b:inst491|reg_8b:inst|reg_1b:inst4                                                                       ; work         ;
;          |reg_1b:inst5|              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|reg_16b:inst491|reg_8b:inst|reg_1b:inst5                                                                       ; work         ;
;          |reg_1b:inst6|              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|reg_16b:inst491|reg_8b:inst|reg_1b:inst6                                                                       ; work         ;
;          |reg_1b:inst7|              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |main|reg_16b:inst491|reg_8b:inst|reg_1b:inst7                                                                       ; work         ;
;          |reg_1b:inst|               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |main|reg_16b:inst491|reg_8b:inst|reg_1b:inst                                                                        ; work         ;
+--------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                 ;
+------------+----------+---------------+---------------+-----------------------+-----+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+------------+----------+---------------+---------------+-----------------------+-----+
; hOA        ; Output   ; --            ; --            ; --                    ; --  ;
; hOB        ; Output   ; --            ; --            ; --                    ; --  ;
; hOC        ; Output   ; --            ; --            ; --                    ; --  ;
; hOD        ; Output   ; --            ; --            ; --                    ; --  ;
; hOE        ; Output   ; --            ; --            ; --                    ; --  ;
; hOF        ; Output   ; --            ; --            ; --                    ; --  ;
; hOG        ; Output   ; --            ; --            ; --                    ; --  ;
; tOA        ; Output   ; --            ; --            ; --                    ; --  ;
; tOB        ; Output   ; --            ; --            ; --                    ; --  ;
; tOC        ; Output   ; --            ; --            ; --                    ; --  ;
; tOD        ; Output   ; --            ; --            ; --                    ; --  ;
; tOE        ; Output   ; --            ; --            ; --                    ; --  ;
; tOF        ; Output   ; --            ; --            ; --                    ; --  ;
; tOG        ; Output   ; --            ; --            ; --                    ; --  ;
; oOA        ; Output   ; --            ; --            ; --                    ; --  ;
; oOB        ; Output   ; --            ; --            ; --                    ; --  ;
; oOC        ; Output   ; --            ; --            ; --                    ; --  ;
; oOD        ; Output   ; --            ; --            ; --                    ; --  ;
; oOE        ; Output   ; --            ; --            ; --                    ; --  ;
; oOF        ; Output   ; --            ; --            ; --                    ; --  ;
; oOG        ; Output   ; --            ; --            ; --                    ; --  ;
; Sign       ; Output   ; --            ; --            ; --                    ; --  ;
; Output[15] ; Output   ; --            ; --            ; --                    ; --  ;
; Output[14] ; Output   ; --            ; --            ; --                    ; --  ;
; Output[13] ; Output   ; --            ; --            ; --                    ; --  ;
; Output[12] ; Output   ; --            ; --            ; --                    ; --  ;
; Output[11] ; Output   ; --            ; --            ; --                    ; --  ;
; Output[10] ; Output   ; --            ; --            ; --                    ; --  ;
; Output[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; Output[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; Output[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; Output[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; Output[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; Output[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; Output[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; Output[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; Output[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; Output[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; CLK        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; I[4]       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; I[0]       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; I[1]       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; I[2]       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; I[3]       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; I[15]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; I[7]       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; I[8]       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; I[9]       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; I[5]       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; I[6]       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; I[10]      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; I[11]      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; I[12]      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; I[13]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; I[14]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+------------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                  ;
+-----------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                               ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------+-------------------+---------+
; CLK                                                                               ;                   ;         ;
; I[4]                                                                              ;                   ;         ;
; I[0]                                                                              ;                   ;         ;
; I[1]                                                                              ;                   ;         ;
; I[2]                                                                              ;                   ;         ;
; I[3]                                                                              ;                   ;         ;
; I[15]                                                                             ;                   ;         ;
;      - RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst7|inst                  ; 1                 ; 6       ;
;      - RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst7|mux2_1:inst10|inst2~0 ; 1                 ; 6       ;
;      - RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst7|mux2_1:inst10|inst2~0 ; 1                 ; 6       ;
;      - RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst7|mux2_1:inst10|inst2~3 ; 1                 ; 6       ;
; I[7]                                                                              ;                   ;         ;
; I[8]                                                                              ;                   ;         ;
; I[9]                                                                              ;                   ;         ;
; I[5]                                                                              ;                   ;         ;
; I[6]                                                                              ;                   ;         ;
; I[10]                                                                             ;                   ;         ;
; I[11]                                                                             ;                   ;         ;
; I[12]                                                                             ;                   ;         ;
; I[13]                                                                             ;                   ;         ;
;      - RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst5|inst                  ; 1                 ; 6       ;
;      - RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst5|mux2_1:inst10|inst2~0 ; 1                 ; 6       ;
;      - RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst5|mux2_1:inst10|inst2~0 ; 1                 ; 6       ;
;      - RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst5|mux2_1:inst10|inst2~2 ; 1                 ; 6       ;
; I[14]                                                                             ;                   ;         ;
;      - RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst6|inst                  ; 0                 ; 6       ;
;      - RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst6|mux2_1:inst10|inst2~0 ; 0                 ; 6       ;
;      - RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst6|mux2_1:inst10|inst2~0 ; 0                 ; 6       ;
;      - RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst6|mux2_1:inst10|inst2~3 ; 0                 ; 6       ;
+-----------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                           ;
+------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                         ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLK                          ; PIN_W26            ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; CLK~clk_delay_ctrl           ; CLKDELAYCTRL_G7    ; 100     ; Clock        ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; ControlUnit:inst101|inst1    ; LCFF_X43_Y28_N15   ; 63      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; ControlUnit:inst101|inst1212 ; LCCOMB_X44_Y28_N8  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ControlUnit:inst101|inst1216 ; LCCOMB_X40_Y26_N10 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ControlUnit:inst101|inst1217 ; LCCOMB_X43_Y26_N22 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ControlUnit:inst101|inst17   ; LCFF_X43_Y28_N21   ; 57      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; ControlUnit:inst101|inst3    ; LCCOMB_X41_Y24_N30 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ControlUnit:inst101|inst39~0 ; LCCOMB_X44_Y26_N26 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ControlUnit:inst101|inst41   ; LCCOMB_X43_Y26_N28 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ControlUnit:inst101|inst46   ; LCCOMB_X44_Y26_N4  ; 18      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
+------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                          ;
+--------------------+-----------------+---------+----------------------+------------------+---------------------------+
; Name               ; Location        ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------+-----------------+---------+----------------------+------------------+---------------------------+
; CLK~clk_delay_ctrl ; CLKDELAYCTRL_G7 ; 100     ; Global Clock         ; GCLK7            ; --                        ;
+--------------------+-----------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                    ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------+---------+
; ControlUnit:inst101|inst1                                                                                               ; 63      ;
; ControlUnit:inst101|inst98                                                                                              ; 58      ;
; ControlUnit:inst101|inst17                                                                                              ; 57      ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst|inst2~0                                               ; 33      ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst|inst2~0                                   ; 28      ;
; ControlUnit:inst101|inst2                                                                                               ; 27      ;
; ControlUnit:inst101|inst7~0                                                                                             ; 24      ;
; ControlUnit:inst101|inst33~0                                                                                            ; 24      ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst|inst2~1                                               ; 20      ;
; ControlUnit:inst101|inst46                                                                                              ; 18      ;
; ControlUnit:inst101|inst1216                                                                                            ; 16      ;
; ControlUnit:inst101|inst41                                                                                              ; 16      ;
; ControlUnit:inst101|inst1212                                                                                            ; 16      ;
; ControlUnit:inst101|inst39~0                                                                                            ; 16      ;
; ControlUnit:inst101|inst1217                                                                                            ; 16      ;
; ControlUnit:inst101|inst3                                                                                               ; 16      ;
; ControlUnit:inst101|inst27                                                                                              ; 16      ;
; ControlUnit:inst101|inst13~0                                                                                            ; 16      ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst|inst2~0                                  ; 16      ;
; ControlUnit:inst101|inst13~1                                                                                            ; 13      ;
; reg_16b:inst491|reg_8b:inst|reg_1b:inst|inst                                                                            ; 12      ;
; ControlUnit:inst101|inst41~0                                                                                            ; 10      ;
; reg_16b:inst491|reg_8b:inst1|reg_1b:inst7|inst                                                                          ; 9       ;
; ControlUnit:inst101|inst21                                                                                              ; 8       ;
; dbDable:inst1|Dabble:inst|inst6                                                                                         ; 8       ;
; dbDable:inst1|Dabble:inst1|inst6                                                                                        ; 8       ;
; dbDable:inst1|Dabble:inst2|inst6                                                                                        ; 8       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst2|inst2~3                                 ; 7       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst3|inst2~3                                 ; 7       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst3|Mux2_1bit:inst3|inst2~4                                 ; 7       ;
; dbDable:inst1|Dabble:inst6|inst3~0                                                                                      ; 7       ;
; dbDable:inst1|Dabble:inst6|inst8                                                                                        ; 7       ;
; dbDable:inst1|Dabble:inst5|inst8                                                                                        ; 7       ;
; dbDable:inst1|Dabble:inst5|inst3~0                                                                                      ; 7       ;
; dbDable:inst1|Dabble:inst6|inst6                                                                                        ; 7       ;
; dbDable:inst1|Dabble:inst4|inst6                                                                                        ; 7       ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst3|Mux2_1bit:inst2|inst2~1                                              ; 6       ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst|inst2~2                                               ; 6       ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst2|inst2~2                                  ; 6       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst3|Mux2_1bit:inst2|inst2~3                                 ; 6       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst3|Mux2_1bit:inst3|inst2~2                                 ; 6       ;
; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst|inst~0                                                              ; 6       ;
; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst1|inst~0                                                             ; 6       ;
; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst2|inst~0                                                             ; 6       ;
; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst3|inst~0                                                             ; 6       ;
; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst4|inst~0                                                             ; 6       ;
; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst5|inst~0                                                             ; 6       ;
; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst7|inst~0                                                              ; 6       ;
; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst6|inst~0                                                              ; 6       ;
; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst5|inst~0                                                              ; 6       ;
; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst|inst~0                                                               ; 6       ;
; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst2|inst~0                                                              ; 6       ;
; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst3|inst~0                                                              ; 6       ;
; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst4|inst~0                                                              ; 6       ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst2|inst2~2                                 ; 5       ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst|inst2~3                                  ; 5       ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst1|Mux2_1bit:inst2|inst2~2                                 ; 5       ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst1|Mux2_1bit:inst|inst2~2                                  ; 5       ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst1|inst2~2                                  ; 5       ;
; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst5|inst                                                               ; 5       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst1|Mux2_1bit:inst1|inst2~2                                 ; 5       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst1|inst2~2                                 ; 5       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst1|Mux2_1bit:inst3|inst2~2                                 ; 5       ;
; RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst7|inst                                                                ; 5       ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst3|Mux2_1bit:inst2|inst2~2                                 ; 5       ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst3|Mux2_1bit:inst3|inst2~2                                 ; 5       ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst3|Mux2_1bit:inst|inst2~2                                  ; 5       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|Bu2:inst1|FAdder1:inst12|FA16bit:inst34|FA4bit:inst|Lab3:inst3|inst10    ; 5       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst3|Mux2_1bit:inst|inst2~3                                  ; 5       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst3|Mux2_1bit:inst1|inst2~3                                 ; 5       ;
; dbDable:inst1|Dabble:inst4|inst1~0                                                                                      ; 5       ;
; Mux2_16bit:inst8|Mux2_4bit:inst3|Mux2_1bit:inst1|inst2~0                                                                ; 5       ;
; dbDable:inst1|Dabble:inst2|inst7                                                                                        ; 5       ;
; Mux2_16bit:inst8|Mux2_4bit:inst2|Mux2_1bit:inst|inst2~0                                                                 ; 5       ;
; Mux2_16bit:inst8|Mux2_4bit:inst2|Mux2_1bit:inst1|inst2~0                                                                ; 5       ;
; Mux2_16bit:inst8|Mux2_4bit:inst2|Mux2_1bit:inst2|inst2~0                                                                ; 5       ;
; reg_16b:inst491|reg_8b:inst|reg_1b:inst1|inst                                                                           ; 5       ;
; I[14]                                                                                                                   ; 4       ;
; I[13]                                                                                                                   ; 4       ;
; I[12]                                                                                                                   ; 4       ;
; I[11]                                                                                                                   ; 4       ;
; I[10]                                                                                                                   ; 4       ;
; I[6]                                                                                                                    ; 4       ;
; I[5]                                                                                                                    ; 4       ;
; I[9]                                                                                                                    ; 4       ;
; I[8]                                                                                                                    ; 4       ;
; I[7]                                                                                                                    ; 4       ;
; I[15]                                                                                                                   ; 4       ;
; I[3]                                                                                                                    ; 4       ;
; I[2]                                                                                                                    ; 4       ;
; I[1]                                                                                                                    ; 4       ;
; I[0]                                                                                                                    ; 4       ;
; I[4]                                                                                                                    ; 4       ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst1|inst2~4                                               ; 4       ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst|inst2~2                                                ; 4       ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst1|inst2~1                                               ; 4       ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst1|inst2~2                                 ; 4       ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst1|Mux2_1bit:inst3|inst2~2                                 ; 4       ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst1|Mux2_1bit:inst1|inst2~2                                 ; 4       ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst3|inst2~2                                  ; 4       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst2|inst2~1                                  ; 4       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst3|inst2~2                                  ; 4       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst1|Mux2_1bit:inst|inst2~2                                  ; 4       ;
; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst3|inst                                                               ; 4       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|Bu2:inst1|FAdder1:inst12|FA16bit:inst34|FA4bit:inst4|Lab3:inst1|inst10   ; 4       ;
; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst1|inst                                                               ; 4       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst|inst2~2                                  ; 4       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst|inst2~1                                  ; 4       ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst3|Mux2_1bit:inst1|inst2~2                                 ; 4       ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst3|inst2~2                                 ; 4       ;
; dbDable:inst1|Dabble:inst6|inst1~0                                                                                      ; 4       ;
; Mux2_16bit:inst8|Mux2_4bit:inst3|Mux2_1bit:inst2|inst2~0                                                                ; 4       ;
; dbDable:inst1|Dabble:inst4|inst7                                                                                        ; 4       ;
; dbDable:inst1|Dabble:inst2|inst8                                                                                        ; 4       ;
; dbDable:inst1|Dabble:inst2|inst1~0                                                                                      ; 4       ;
; Mux2_16bit:inst8|Mux2_4bit:inst3|Mux2_1bit:inst|inst2~0                                                                 ; 4       ;
; dbDable:inst1|Dabble:inst1|inst8                                                                                        ; 4       ;
; dbDable:inst1|Dabble:inst1|inst7                                                                                        ; 4       ;
; Mux2_16bit:inst8|Mux2_4bit:inst2|Mux2_1bit:inst3|inst2~0                                                                ; 4       ;
; reg_16b:inst491|reg_8b:inst|reg_1b:inst2|inst                                                                           ; 4       ;
; reg_16b:inst491|reg_8b:inst|reg_1b:inst3|inst                                                                           ; 4       ;
; reg_16b:inst491|reg_8b:inst|reg_1b:inst4|inst                                                                           ; 4       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~30                             ; 4       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~28                             ; 4       ;
; ControlUnit:inst101|inst20                                                                                              ; 3       ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst1|inst2~0                                               ; 3       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|Bu2:inst1|FAdder1:inst12|FA16bit:inst34|FA4bit:inst2|Lab3:inst2|inst10   ; 3       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst|inst2~3                                   ; 3       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst1|inst2~2                                  ; 3       ;
; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst6|inst                                                               ; 3       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst2|inst2~2                                  ; 3       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|Bu2:inst1|FAdder1:inst12|FA16bit:inst34|FA4bit:inst5|Lab3:inst|inst10    ; 3       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst1|Mux2_1bit:inst|inst2~1                                  ; 3       ;
; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst2|inst                                                               ; 3       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst1|Mux2_1bit:inst2|inst2~2                                 ; 3       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst1|Mux2_1bit:inst2|inst2~1                                 ; 3       ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst|inst2~2                                   ; 3       ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst3|Mux2_1bit:inst3|inst2~1                                 ; 3       ;
; dbDable:inst1|Dabble:inst6|inst7                                                                                        ; 3       ;
; dbDable:inst1|Dabble:inst5|inst7                                                                                        ; 3       ;
; dbDable:inst1|Dabble:inst6|inst4~0                                                                                      ; 3       ;
; reg_16b:inst491|reg_8b:inst|reg_1b:inst6|inst                                                                           ; 3       ;
; reg_16b:inst491|reg_8b:inst|reg_1b:inst5|inst                                                                           ; 3       ;
; Bu2:inst7|FAdder1:inst12|FA16bit:inst34|FA4bit:inst|Lab3:inst3|inst10                                                   ; 3       ;
; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst6|inst~0                                                             ; 3       ;
; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst7|inst~0                                                             ; 3       ;
; ALU_16bit:inst210|LU_16bit:inst1|ShiftLeft16:inst3|Mux2_1bit:inst32|inst2~0                                             ; 2       ;
; ALU_16bit:inst210|LU_16bit:inst1|ShiftLeft16:inst3|Mux2_1bit:inst33|inst2~0                                             ; 2       ;
; ALU_16bit:inst210|LU_16bit:inst1|ShiftLeft16:inst3|Mux2_1bit:inst326|inst2~0                                            ; 2       ;
; ALU_16bit:inst210|LU_16bit:inst1|ShiftLeft16:inst3|Mux2_1bit:inst38|inst2~0                                             ; 2       ;
; ALU_16bit:inst210|LU_16bit:inst1|ShiftLeft16:inst3|Mux2_1bit:inst39|inst2~0                                             ; 2       ;
; ALU_16bit:inst210|LU_16bit:inst1|ShiftLeft16:inst3|Mux2_1bit:inst218|inst2~0                                            ; 2       ;
; ALU_16bit:inst210|LU_16bit:inst1|ShiftLeft16:inst3|Mux2_1bit:inst25|inst2~0                                             ; 2       ;
; ALU_16bit:inst210|LU_16bit:inst1|ShiftLeft16:inst3|Mux2_1bit:inst24|inst2~0                                             ; 2       ;
; ALU_16bit:inst210|LU_16bit:inst1|ShiftLeft16:inst3|Mux2_1bit:inst21|inst2~0                                             ; 2       ;
; ALU_16bit:inst210|LU_16bit:inst1|ShiftLeft16:inst3|Mux2_1bit:inst422|inst2~0                                            ; 2       ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst2|inst2~1                                 ; 2       ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst1|inst2~1                                 ; 2       ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst|inst2~2                                  ; 2       ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst1|Mux2_1bit:inst3|inst2~1                                 ; 2       ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst1|Mux2_1bit:inst2|inst2~1                                 ; 2       ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst1|Mux2_1bit:inst1|inst2~1                                 ; 2       ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst1|Mux2_1bit:inst|inst2~1                                  ; 2       ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst3|inst2~1                                  ; 2       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst1|inst2~1                                  ; 2       ;
; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst6|inst                                                               ; 2       ;
; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst6|inst                                                               ; 2       ;
; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst5|inst                                                               ; 2       ;
; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst5|inst                                                               ; 2       ;
; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst4|inst                                                               ; 2       ;
; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst4|inst                                                               ; 2       ;
; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst4|inst                                                               ; 2       ;
; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst3|inst                                                               ; 2       ;
; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst3|inst                                                               ; 2       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst1|Mux2_1bit:inst1|inst2~1                                 ; 2       ;
; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst2|inst                                                               ; 2       ;
; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst2|inst                                                               ; 2       ;
; RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst6|inst                                                                ; 2       ;
; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst6|inst                                                                ; 2       ;
; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst6|inst                                                                ; 2       ;
; RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst5|inst                                                                ; 2       ;
; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst5|inst                                                                ; 2       ;
; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst5|inst                                                                ; 2       ;
; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst1|inst                                                               ; 2       ;
; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst1|inst                                                               ; 2       ;
; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst|inst                                                                ; 2       ;
; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst|inst                                                                ; 2       ;
; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst|inst                                                                ; 2       ;
; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst7|inst                                                                ; 2       ;
; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst7|inst                                                                ; 2       ;
; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst7|inst                                                               ; 2       ;
; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst7|inst                                                               ; 2       ;
; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst7|inst                                                               ; 2       ;
; ALU_16bit:inst210|LU_16bit:inst1|ShiftLeft16:inst3|Mux2_1bit:inst20|inst2~0                                             ; 2       ;
; ALU_16bit:inst210|LU_16bit:inst1|ShiftLeft16:inst3|Mux2_1bit:inst210|inst2~0                                            ; 2       ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst3|Mux2_1bit:inst2|inst2~1                                 ; 2       ;
; ALU_16bit:inst210|AU_16bit:inst|FA16bit:inst|FA4bit:inst|Lab3:inst|inst12                                               ; 2       ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst3|Mux2_1bit:inst1|inst2~1                                 ; 2       ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst3|Mux2_1bit:inst|inst2~1                                  ; 2       ;
; RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst3|inst                                                                ; 2       ;
; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst3|inst                                                                ; 2       ;
; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst3|inst                                                                ; 2       ;
; RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst2|inst                                                                ; 2       ;
; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst2|inst                                                                ; 2       ;
; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst2|inst                                                                ; 2       ;
; RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst1|inst                                                                ; 2       ;
; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst1|inst                                                                ; 2       ;
; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst1|inst                                                                ; 2       ;
; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst1|inst                                                                ; 2       ;
; RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst|inst                                                                 ; 2       ;
; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst|inst                                                                 ; 2       ;
; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst|inst                                                                 ; 2       ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst3|inst2~1                                 ; 2       ;
; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst4|inst                                                                ; 2       ;
; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst4|inst                                                                ; 2       ;
; RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst4|inst                                                                ; 2       ;
; 7447:inst2|39                                                                                                           ; 2       ;
; reg_16b:inst491|reg_8b:inst|reg_1b:inst7|inst                                                                           ; 2       ;
; Bu2:inst7|FAdder1:inst12|FA16bit:inst34|FA4bit:inst2|Lab3:inst1|inst10                                                  ; 2       ;
; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst6|inst                                                               ; 2       ;
; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst5|inst                                                               ; 2       ;
; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst4|inst                                                               ; 2       ;
; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst3|inst                                                               ; 2       ;
; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst2|inst                                                               ; 2       ;
; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst6|inst                                                                ; 2       ;
; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst5|inst                                                                ; 2       ;
; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst1|inst                                                               ; 2       ;
; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst|inst                                                                ; 2       ;
; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst7|inst                                                                ; 2       ;
; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst7|inst                                                               ; 2       ;
; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst3|inst                                                                ; 2       ;
; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst2|inst                                                                ; 2       ;
; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst|inst                                                                 ; 2       ;
; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst4|inst                                                                ; 2       ;
; CLK                                                                                                                     ; 1       ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst3|Mux2_1bit:inst1|inst2~2                                              ; 1       ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst3|Mux2_1bit:inst1|inst2~1                                              ; 1       ;
; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst5|mux2_1:inst10|inst2~2                                               ; 1       ;
; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst6|mux2_1:inst10|inst2~2                                               ; 1       ;
; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst7|mux2_1:inst10|inst2~2                                               ; 1       ;
; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst|mux2_1:inst10|inst2~2                                               ; 1       ;
; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst1|mux2_1:inst10|inst2~2                                              ; 1       ;
; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst2|mux2_1:inst10|inst2~2                                              ; 1       ;
; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst3|mux2_1:inst10|inst2~2                                              ; 1       ;
; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst4|mux2_1:inst10|inst2~2                                              ; 1       ;
; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst5|mux2_1:inst10|inst2~2                                              ; 1       ;
; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst6|mux2_1:inst10|inst2~3                                              ; 1       ;
; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst7|mux2_1:inst10|inst2~3                                              ; 1       ;
; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst1|mux2_1:inst10|inst2~2                                               ; 1       ;
; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst|mux2_1:inst10|inst2~2                                                ; 1       ;
; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst2|mux2_1:inst10|inst2~2                                               ; 1       ;
; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst3|mux2_1:inst10|inst2~2                                               ; 1       ;
; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst4|mux2_1:inst10|inst2~2                                               ; 1       ;
; ALU_16bit:inst210|LU_16bit:inst1|AND16BIT:inst|AND4BIT:inst2|And1bit:inst6|inst                                         ; 1       ;
; ALU_16bit:inst210|LU_16bit:inst1|OR16bit:inst1|NAND_16bit:inst2|AND16BIT:inst|AND4BIT:inst2|And1bit:inst6|inst          ; 1       ;
; ALU_16bit:inst210|LU_16bit:inst1|OR16bit:inst1|NAND_16bit:inst2|AND16BIT:inst|AND4BIT:inst2|And1bit:inst8|inst          ; 1       ;
; ALU_16bit:inst210|LU_16bit:inst1|AND16BIT:inst|AND4BIT:inst1|And1bit:inst8|inst                                         ; 1       ;
; ALU_16bit:inst210|LU_16bit:inst1|OR16bit:inst1|NAND_16bit:inst2|AND16BIT:inst|AND4BIT:inst1|And1bit:inst8|inst          ; 1       ;
; ALU_16bit:inst210|LU_16bit:inst1|Mux4_16bit:inst4|Mux2_16bit:inst5|Mux2_4bit:inst3|Mux2_1bit:inst3|inst2~3              ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|Bu2:inst1|FAdder1:inst12|FA16bit:inst34|FA4bit:inst2|Lab3:inst3|inst7~2  ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|Bu2:inst1|FAdder1:inst12|FA16bit:inst34|FA4bit:inst4|Lab3:inst2|inst7~2  ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|Bu2:inst1|FAdder1:inst12|FA16bit:inst34|FA4bit:inst5|Lab3:inst1|inst7~2  ; 1       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst2|inst2~4                                 ; 1       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst3|inst2~4                                 ; 1       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst3|Mux2_1bit:inst|inst2~4                                  ; 1       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst3|Mux2_1bit:inst1|inst2~4                                 ; 1       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst3|Mux2_1bit:inst2|inst2~4                                 ; 1       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst3|Mux2_1bit:inst3|inst2~5                                 ; 1       ;
; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst6|mux2_1:inst10|inst2~2                                              ; 1       ;
; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst6|mux2_1:inst10|inst2~1                                              ; 1       ;
; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst6|mux2_1:inst10|inst2~0                                              ; 1       ;
; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst6|mux2_1:inst10|inst2~1                                              ; 1       ;
; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst6|mux2_1:inst10|inst2~0                                              ; 1       ;
; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst5|mux2_1:inst10|inst2~0                                              ; 1       ;
; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst5|mux2_1:inst10|inst2~0                                              ; 1       ;
; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst4|mux2_1:inst10|inst2~0                                              ; 1       ;
; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst4|mux2_1:inst10|inst2~0                                              ; 1       ;
; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst3|mux2_1:inst10|inst2~0                                              ; 1       ;
; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst3|mux2_1:inst10|inst2~0                                              ; 1       ;
; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst2|mux2_1:inst10|inst2~0                                              ; 1       ;
; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst2|mux2_1:inst10|inst2~0                                              ; 1       ;
; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst6|mux2_1:inst10|inst2~0                                               ; 1       ;
; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst6|mux2_1:inst10|inst2~0                                               ; 1       ;
; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst5|mux2_1:inst10|inst2~0                                               ; 1       ;
; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst5|mux2_1:inst10|inst2~0                                               ; 1       ;
; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst1|mux2_1:inst10|inst2~0                                              ; 1       ;
; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst1|mux2_1:inst10|inst2~0                                              ; 1       ;
; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst|mux2_1:inst10|inst2~0                                               ; 1       ;
; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst|mux2_1:inst10|inst2~0                                               ; 1       ;
; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst7|mux2_1:inst10|inst2~0                                               ; 1       ;
; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst7|mux2_1:inst10|inst2~0                                               ; 1       ;
; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst7|mux2_1:inst10|inst2~2                                              ; 1       ;
; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst7|mux2_1:inst10|inst2~1                                              ; 1       ;
; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst7|mux2_1:inst10|inst2~0                                              ; 1       ;
; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst7|mux2_1:inst10|inst2~1                                              ; 1       ;
; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst7|mux2_1:inst10|inst2~0                                              ; 1       ;
; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst3|mux2_1:inst10|inst2~0                                               ; 1       ;
; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst3|mux2_1:inst10|inst2~0                                               ; 1       ;
; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst2|mux2_1:inst10|inst2~0                                               ; 1       ;
; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst2|mux2_1:inst10|inst2~0                                               ; 1       ;
; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst1|mux2_1:inst10|inst2~0                                               ; 1       ;
; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst1|mux2_1:inst10|inst2~0                                               ; 1       ;
; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst1|mux2_1:inst10|inst2~0                                               ; 1       ;
; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst|mux2_1:inst10|inst2~0                                                ; 1       ;
; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst|mux2_1:inst10|inst2~0                                                ; 1       ;
; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst4|mux2_1:inst10|inst2~0                                               ; 1       ;
; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst4|mux2_1:inst10|inst2~0                                               ; 1       ;
; ControlUnit:inst101|inst1214                                                                                            ; 1       ;
; ControlUnit:inst101|inst3~0                                                                                             ; 1       ;
; ControlUnit:inst101|inst1213                                                                                            ; 1       ;
; ControlUnit:inst101|inst79~0                                                                                            ; 1       ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst1|Mux2_1bit:inst3|inst2~2                                              ; 1       ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst1|Mux2_1bit:inst3|inst2~1                                              ; 1       ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst1|Mux2_1bit:inst3|inst2~0                                              ; 1       ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst1|Mux2_1bit:inst2|inst2~2                                              ; 1       ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst1|Mux2_1bit:inst2|inst2~1                                              ; 1       ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst1|Mux2_1bit:inst2|inst2~0                                              ; 1       ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst1|Mux2_1bit:inst1|inst2~2                                              ; 1       ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst1|Mux2_1bit:inst1|inst2~1                                              ; 1       ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst1|Mux2_1bit:inst1|inst2~0                                              ; 1       ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst1|Mux2_1bit:inst|inst2~2                                               ; 1       ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst1|Mux2_1bit:inst|inst2~1                                               ; 1       ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst1|Mux2_1bit:inst|inst2~0                                               ; 1       ;
; ALU_16bit:inst210|LU_16bit:inst1|AND16BIT:inst|AND4BIT:inst2|And1bit:inst8|inst                                         ; 1       ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst3|inst2~2                                               ; 1       ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst3|inst2~1                                               ; 1       ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst3|inst2~0                                               ; 1       ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst2|inst2~2                                               ; 1       ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst2|inst2~1                                               ; 1       ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst2|inst2~0                                               ; 1       ;
; ALU_16bit:inst210|LU_16bit:inst1|AND16BIT:inst|AND4BIT:inst4|And1bit:inst6|inst                                         ; 1       ;
; ALU_16bit:inst210|LU_16bit:inst1|OR16bit:inst1|NAND_16bit:inst2|AND16BIT:inst|AND4BIT:inst4|And1bit:inst6|inst          ; 1       ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst1|inst2~3                                               ; 1       ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst1|inst2~2                                               ; 1       ;
; ALU_16bit:inst210|LU_16bit:inst1|OR16bit:inst1|NAND_16bit:inst2|AND16BIT:inst|AND4BIT:inst4|And1bit:inst7|inst          ; 1       ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst|inst2~5                                               ; 1       ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst|inst2~4                                               ; 1       ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst|inst2~3                                               ; 1       ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst1|inst2~2                                              ; 1       ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst1|inst2~1                                              ; 1       ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst1|inst2~0                                              ; 1       ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst2|inst2~2                                              ; 1       ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst2|inst2~1                                              ; 1       ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst2|inst2~0                                              ; 1       ;
; ALU_16bit:inst210|LU_16bit:inst1|AND16BIT:inst|AND4BIT:inst1|And1bit:inst6|inst                                         ; 1       ;
; ALU_16bit:inst210|LU_16bit:inst1|OR16bit:inst1|NAND_16bit:inst2|AND16BIT:inst|AND4BIT:inst1|And1bit:inst6|inst          ; 1       ;
; ALU_16bit:inst210|LU_16bit:inst1|ShiftLeft16:inst3|Mux2_1bit:inst19|inst3~0                                             ; 1       ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst3|Mux2_1bit:inst2|inst2~0                                              ; 1       ;
; ALU_16bit:inst210|LU_16bit:inst1|OR16bit:inst1|NAND_16bit:inst2|AND16BIT:inst|AND4BIT:inst|And1bit:inst6|inst           ; 1       ;
; ALU_16bit:inst210|LU_16bit:inst1|Mux4_16bit:inst4|Mux2_16bit:inst5|Mux2_4bit:inst3|Mux2_1bit:inst3|inst2~2              ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|Mux4_16bit:inst4|Mux2_16bit:inst|Mux2_4bit:inst3|Mux2_1bit:inst3|inst2~0                ; 1       ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst3|Mux2_1bit:inst1|inst2~0                                              ; 1       ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst3|Mux2_1bit:inst|inst2~2                                               ; 1       ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst3|Mux2_1bit:inst|inst2~1                                               ; 1       ;
; ALU_16bit:inst210|LU_16bit:inst1|ShiftLeft16:inst3|Mux2_1bit:inst17|inst2~0                                             ; 1       ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst3|Mux2_1bit:inst|inst2~0                                               ; 1       ;
; ALU_16bit:inst210|LU_16bit:inst1|AND16BIT:inst|AND4BIT:inst|And1bit:inst8|inst                                          ; 1       ;
; ALU_16bit:inst210|LU_16bit:inst1|OR16bit:inst1|NAND_16bit:inst2|AND16BIT:inst|AND4BIT:inst|And1bit:inst8|inst           ; 1       ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst|inst2~1                                                ; 1       ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst|inst2~0                                                ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|Bu2:inst1|FAdder1:inst12|FA16bit:inst34|FA4bit:inst2|Lab3:inst1|inst7~0  ; 1       ;
; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst5|inst                                                                ; 1       ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst2|inst2~0                                 ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|Bu2:inst1|FAdder1:inst12|FA16bit:inst34|FA4bit:inst2|Lab3:inst2|inst7~0  ; 1       ;
; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst6|inst                                                                ; 1       ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst1|inst2~0                                 ; 1       ;
; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst7|inst                                                                ; 1       ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst|inst2~1                                  ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|Bu2:inst1|FAdder1:inst12|FA16bit:inst34|FA4bit:inst4|Lab3:inst|inst7~0   ; 1       ;
; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst|inst                                                                ; 1       ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst1|Mux2_1bit:inst3|inst2~0                                 ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|Bu2:inst1|FAdder1:inst12|FA16bit:inst34|FA4bit:inst4|Lab3:inst1|inst7~0  ; 1       ;
; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst1|inst                                                               ; 1       ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst1|Mux2_1bit:inst2|inst2~0                                 ; 1       ;
; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst2|inst                                                               ; 1       ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst1|Mux2_1bit:inst1|inst2~0                                 ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|Bu2:inst1|FAdder1:inst12|FA16bit:inst34|FA4bit:inst4|Lab3:inst3|inst7~0  ; 1       ;
; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst3|inst                                                               ; 1       ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst1|Mux2_1bit:inst|inst2~0                                  ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|Bu2:inst1|FAdder1:inst12|FA16bit:inst34|FA4bit:inst5|Lab3:inst|inst7~0   ; 1       ;
; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst4|inst                                                               ; 1       ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst3|inst2~0                                  ; 1       ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst2|inst2~1                                  ; 1       ;
; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst5|inst                                                               ; 1       ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst2|inst2~0                                  ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|Bu2:inst1|FAdder1:inst12|FA16bit:inst34|FA4bit:inst5|Lab3:inst2|inst7~0  ; 1       ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst1|inst2~1                                  ; 1       ;
; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst6|inst                                                               ; 1       ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst1|inst2~0                                  ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|Bu2:inst1|FAdder1:inst12|FA16bit:inst34|FA4bit:inst5|Lab3:inst3|inst7~0  ; 1       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst|inst2~2                                   ; 1       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst|inst2~1                                   ; 1       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst1|inst2~0                                  ; 1       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst2|inst2~0                                  ; 1       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst3|inst2~1                                  ; 1       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst3|inst2~0                                  ; 1       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst1|Mux2_1bit:inst|inst2~0                                  ; 1       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst1|Mux2_1bit:inst1|inst2~0                                 ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|Bu2:inst1|FAdder1:inst12|FA16bit:inst34|FA4bit:inst4|Lab3:inst1|inst10~0 ; 1       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst1|inst2~1                                 ; 1       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst1|inst2~0                                 ; 1       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst2|inst2~2                                 ; 1       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst1|Mux2_1bit:inst2|inst2~0                                 ; 1       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst1|Mux2_1bit:inst3|inst2~1                                 ; 1       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst1|Mux2_1bit:inst3|inst2~0                                 ; 1       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst|inst2~0                                  ; 1       ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst|inst2~1                                   ; 1       ;
; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst7|inst                                                               ; 1       ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst|Mux2_1bit:inst|inst2~0                                   ; 1       ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst3|inst2~2                                              ; 1       ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst3|inst2~1                                              ; 1       ;
; ALU_16bit:inst210|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst3|inst2~0                                              ; 1       ;
; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst1|inst                                                                ; 1       ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst3|Mux2_1bit:inst2|inst2~0                                 ; 1       ;
; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst|inst                                                                 ; 1       ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst3|Mux2_1bit:inst3|inst2~0                                 ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|Bu2:inst1|FAdder1:inst12|FA16bit:inst34|FA4bit:inst|Lab3:inst1|inst7~0   ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|Bu2:inst1|FAdder1:inst12|FA16bit:inst34|FA4bit:inst|Lab3:inst2|inst7~0   ; 1       ;
; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst2|inst                                                                ; 1       ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst3|Mux2_1bit:inst1|inst2~0                                 ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|Bu2:inst1|FAdder1:inst12|FA16bit:inst34|FA4bit:inst|Lab3:inst3|inst7~0   ; 1       ;
; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst3|inst                                                                ; 1       ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst3|Mux2_1bit:inst|inst2~0                                  ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|Bu2:inst1|FAdder1:inst12|FA16bit:inst34|FA4bit:inst2|Lab3:inst|inst7~0   ; 1       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst3|inst2~2                                 ; 1       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst3|Mux2_1bit:inst|inst2~2                                  ; 1       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst3|Mux2_1bit:inst1|inst2~2                                 ; 1       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst3|Mux2_1bit:inst2|inst2~2                                 ; 1       ;
; RegFile:inst|mux8_16bit:inst11|Mux2_16bit:inst2|Mux2_4bit:inst3|Mux2_1bit:inst3|inst2~3                                 ; 1       ;
; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst4|inst                                                                ; 1       ;
; RegFile:inst|mux8_16bit:inst10|Mux2_16bit:inst2|Mux2_4bit:inst2|Mux2_1bit:inst3|inst2~0                                 ; 1       ;
; reg_16b:inst491|reg_8b:inst1|reg_1b:inst|inst                                                                           ; 1       ;
; reg_16b:inst491|reg_8b:inst1|reg_1b:inst1|inst                                                                          ; 1       ;
; reg_16b:inst491|reg_8b:inst1|reg_1b:inst2|inst                                                                          ; 1       ;
; reg_16b:inst491|reg_8b:inst1|reg_1b:inst3|inst                                                                          ; 1       ;
; reg_16b:inst491|reg_8b:inst1|reg_1b:inst4|inst                                                                          ; 1       ;
; reg_16b:inst491|reg_8b:inst1|reg_1b:inst5|inst                                                                          ; 1       ;
; reg_16b:inst491|reg_8b:inst1|reg_1b:inst6|inst                                                                          ; 1       ;
; 7447:inst4|87                                                                                                           ; 1       ;
; 7447:inst4|86~0                                                                                                         ; 1       ;
; 7447:inst4|85                                                                                                           ; 1       ;
; 7447:inst4|84~0                                                                                                         ; 1       ;
; 7447:inst4|5~0                                                                                                          ; 1       ;
; 7447:inst4|82~0                                                                                                         ; 1       ;
; 7447:inst4|81                                                                                                           ; 1       ;
; dbDable:inst1|Dabble:inst4|inst8                                                                                        ; 1       ;
; 7447:inst13|87                                                                                                          ; 1       ;
; 7447:inst13|86~0                                                                                                        ; 1       ;
; 7447:inst13|85                                                                                                          ; 1       ;
; 7447:inst13|84~0                                                                                                        ; 1       ;
; 7447:inst13|5~0                                                                                                         ; 1       ;
; 7447:inst13|82~0                                                                                                        ; 1       ;
; 7447:inst13|81                                                                                                          ; 1       ;
; dbDable:inst1|Dabble:inst3|inst6                                                                                        ; 1       ;
; 7447:inst2|86~0                                                                                                         ; 1       ;
; dbDable:inst1|Dabble:inst5|inst6                                                                                        ; 1       ;
; 7447:inst2|6                                                                                                            ; 1       ;
; Bu2:inst7|FAdder1:inst12|FA16bit:inst34|FA4bit:inst|Lab3:inst3|inst7~0                                                  ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~30                                            ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~29                                            ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~28                                            ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~27                                            ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~26                                            ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~25                                            ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~24                                            ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~23                                            ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~22                                            ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~21                                            ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~20                                            ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~19                                            ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~18                                            ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~17                                            ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~16                                            ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~15                                            ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~14                                            ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~13                                            ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~12                                            ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~11                                            ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~10                                            ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~29                             ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~27                             ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~26                             ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~25                             ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~24                             ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~23                             ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~22                             ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~21                             ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~20                             ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~19                             ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~18                             ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~17                             ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~16                             ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~15                             ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~14                             ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~13                             ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~12                             ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~11                             ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~10                             ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~9                                             ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~8                                             ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~7                                             ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~6                                             ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~5                                             ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~4                                             ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~3                                             ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~2                                             ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~1                                             ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~9                              ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~8                              ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~7                              ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~6                              ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~5                              ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~4                              ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~3                              ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~2                              ; 1       ;
; ALU_16bit:inst210|AU_16bit:inst|Sub16bit:inst2|FA16bit:inst|FA4bit:inst|Lab3:inst1|inst7~1                              ; 1       ;
+-------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 731 / 94,460 ( < 1 % ) ;
; C16 interconnects           ; 22 / 3,315 ( < 1 % )   ;
; C4 interconnects            ; 459 / 60,840 ( < 1 % ) ;
; Direct links                ; 109 / 94,460 ( < 1 % ) ;
; Global clocks               ; 1 / 16 ( 6 % )         ;
; Local interconnects         ; 195 / 33,216 ( < 1 % ) ;
; R24 interconnects           ; 33 / 3,091 ( 1 % )     ;
; R4 interconnects            ; 400 / 81,294 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.77) ; Number of LABs  (Total = 31) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 0                            ;
; 3                                           ; 1                            ;
; 4                                           ; 2                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 2                            ;
; 10                                          ; 0                            ;
; 11                                          ; 1                            ;
; 12                                          ; 1                            ;
; 13                                          ; 1                            ;
; 14                                          ; 2                            ;
; 15                                          ; 3                            ;
; 16                                          ; 16                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.87) ; Number of LABs  (Total = 31) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 27                           ;
; 1 Clock enable                     ; 11                           ;
; 1 Sync. load                       ; 4                            ;
; 2 Clock enables                    ; 16                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 15.87) ; Number of LABs  (Total = 31) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 2                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 4                            ;
; 16                                           ; 3                            ;
; 17                                           ; 3                            ;
; 18                                           ; 2                            ;
; 19                                           ; 2                            ;
; 20                                           ; 3                            ;
; 21                                           ; 4                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.71) ; Number of LABs  (Total = 31) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 2                            ;
; 2                                               ; 0                            ;
; 3                                               ; 1                            ;
; 4                                               ; 2                            ;
; 5                                               ; 0                            ;
; 6                                               ; 2                            ;
; 7                                               ; 1                            ;
; 8                                               ; 1                            ;
; 9                                               ; 3                            ;
; 10                                              ; 5                            ;
; 11                                              ; 3                            ;
; 12                                              ; 4                            ;
; 13                                              ; 2                            ;
; 14                                              ; 1                            ;
; 15                                              ; 1                            ;
; 16                                              ; 3                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 21.23) ; Number of LABs  (Total = 31) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 2                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
; 23                                           ; 2                            ;
; 24                                           ; 1                            ;
; 25                                           ; 2                            ;
; 26                                           ; 1                            ;
; 27                                           ; 2                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 2                            ;
; 31                                           ; 6                            ;
; 32                                           ; 0                            ;
; 33                                           ; 0                            ;
; 34                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C35F672C6 for design "main"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Critical Warning (169085): No exact pin location assignment(s) for 16 pins of 55 total pins
    Info (169086): Pin Output[15] not assigned to an exact location on the device
    Info (169086): Pin Output[14] not assigned to an exact location on the device
    Info (169086): Pin Output[13] not assigned to an exact location on the device
    Info (169086): Pin Output[12] not assigned to an exact location on the device
    Info (169086): Pin Output[11] not assigned to an exact location on the device
    Info (169086): Pin Output[10] not assigned to an exact location on the device
    Info (169086): Pin Output[9] not assigned to an exact location on the device
    Info (169086): Pin Output[8] not assigned to an exact location on the device
    Info (169086): Pin Output[7] not assigned to an exact location on the device
    Info (169086): Pin Output[6] not assigned to an exact location on the device
    Info (169086): Pin Output[5] not assigned to an exact location on the device
    Info (169086): Pin Output[4] not assigned to an exact location on the device
    Info (169086): Pin Output[3] not assigned to an exact location on the device
    Info (169086): Pin Output[2] not assigned to an exact location on the device
    Info (169086): Pin Output[1] not assigned to an exact location on the device
    Info (169086): Pin Output[0] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'main.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLK (placed in PIN W26 (LVDS139p, CDPCLK4/DQS3R/CQ3R#))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 16 (unused VREF, 3.3V VCCIO, 0 input, 16 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  59 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  56 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  55 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  56 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  63 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 17 total pin(s) used --  42 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  56 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 10 total pin(s) used --  46 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:09
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X33_Y24 to location X43_Y36
Info (170194): Fitter routing operations ending: elapsed time is 00:00:08
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.94 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 38 output pins without output pin load capacitance assignment
    Info (306007): Pin "hOA" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hOB" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hOC" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hOD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hOE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hOF" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hOG" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "tOA" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "tOB" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "tOC" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "tOD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "tOE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "tOF" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "tOG" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oOA" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oOB" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oOC" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oOD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oOE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oOF" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "oOG" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Sign" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Output[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Output[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Output[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Output[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Output[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Output[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Output[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Output[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Output[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Output[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Output[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Output[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Output[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Output[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Output[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Output[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:05
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file E:/altera/13.0sp1/lab4/lab4/TKLLS_LAB4-main/output_files/main.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4886 megabytes
    Info: Processing ended: Fri Jun 16 11:36:04 2023
    Info: Elapsed time: 00:00:45
    Info: Total CPU time (on all processors): 00:00:33


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/altera/13.0sp1/lab4/lab4/TKLLS_LAB4-main/output_files/main.fit.smsg.


