# 如何看待阿里平头哥在云栖大会发布的第一颗通用芯片「倚天 710」？有哪些亮点？

> **类型**: 回答
> **作者**: Dio-晶
> **赞同**: 0
> **评论**: 129
> **时间**: 1634988926
> **原文**: [https://www.zhihu.com/question/493048548/answer/2185124357](https://www.zhihu.com/question/493048548/answer/2185124357)

---

最近有不少朋友问及我对这颗芯片的看法，以及进一步的问题是:“怕不怕啊?”

╮（﹀＿﹀）╭ ……怕? ……不怕? ……

要想说什么的话，先用一句诗来描述吧:

**等闲识得春风面，万紫千红总是春。**

这颗CPU厉害吗？ 当然厉害！

我是看不懂这知乎的键盘侠们到底是凭什么在DISS，u can you up啊，不要老是讲什么公版、制造，你要是能做到同级别的水平，阿里P10+的薪水你拿着不香吗？ 还是说你这都看不上吗？

**440**分，这个分数是人类有史以来处理器性能的最高分！ 重复一遍，有史以来。前无古人，虽然……后有来者。

N2的CPU，也是当今世上能买到的能效比最高的ARM core了，倚天的速度也是让我万万没想到（预估N1来的），基本上这是项目经理拿着乌兹冲锋枪顶在N2的coder背后，押着写完代码然后打包上车的画面感。

天下事有难易乎？为之，则难者亦易矣；不为，则易者亦难矣。走出第一步！远比假想和空谈伟大的多得多，因为，只要坚持、坚信，那第二步、第三步，在路上。

再看看周边的评价，先不说知乎刷屏一般的软文控评（注意没有被禁止哦）。**人民日报！参考消息！环球时报！** 不要认为你比国家官方的视角更加真英明神武，看看新闻，马爸爸都去西班牙开心玩耍啦，那叫一个体面。怎么算这块CPU都是个加分项。

[https://m.weibo.cn/2803301701/4693975799958378](https://link.zhihu.com/?target=https%3A//m.weibo.cn/2803301701/4693975799958378)

我觉得吧，其实阿里是把难题提给了投芯片的VC同学们。

AI投了一波、DPU投了一波、GPU也投了一波，CPU作为皇冠上最大的明珠，IC界最高revenue的单品，一直没人敢搞。

看看阿里，是不是也没那么难啊? 按照知乎网友的描述，买ARM的设计，找台积电投片就行。两年时间就能刷新人类有史以来的成绩，人民日报给你撑场子这PE该怎么算? GPU能做到吗？ 是不是觉得错过了什么?

![](../images/fcb142f8ab43066490f206d51847ebac.gif)![](data:image/svg+xml;utf8,<svg%20xmlns='http://www.w3.org/2000/svg'%20width='228'%20height='240'></svg>)

好吧，我真的就讲一讲阿里的倚天710。

下面是我猜测的倚天架构图，你可以从google得到这张图。我后续的信息都从这个假设开始，当然也可能我的猜测是错误的(ಡωಡ) 不可尽信，不可尽信。

![](../images/7c89feae7d8b869a5506914332c4f102.jpg)![](../images/7c89feae7d8b869a5506914332c4f102.jpg)

每颗芯片内部有两个DIE，每个DIE内部有64个CPU，每两个CPU为一个cluster，共32个cluster（图上可数一数），即最终128核CPU。

～～～～～

要问这个架构强大在什么地方? 在于扩展性。

它基于CMN700互联，支持64-256核每个DIE的集成能力。

![](../images/44901e0eabbbf75f1098596e5742f02d.jpg)![](../images/44901e0eabbbf75f1098596e5742f02d.jpg)

没错，如果只看参数，阿里只实现了这个架构的丐版……

再看一下这个新闻，无巧不成书，它就出现在倚天发布的第二天。

[遇贤微电子获过亿元天使轮融资，创新工场领投 | 创新事](https://link.zhihu.com/?target=https%3A//mp.weixin.qq.com/s/QT5w90ZWq72U8DlQCc6L6Q)

嗯，160核600分，虽说是下一个史上最强。但还是有点保守啊，下一位同学报多少? 192还是256? 给一点想象空间嘛。

我跟你港，我不是个乱讲话的人。google一下，ARM N1 core的尺寸你可以在AWS graviton的公开材料中获得，N2相比N1的尺寸变化在ARM的公开材料也可以获得，扣除销售吹牛逼的部分，N2的核大致在1.5mm上下，64个core也就96mm。倚天710的面积在发布会上给的信息是314mm per die（核占比可算），而TSMC最大可以做尺寸是830 per die，怎么算这成长空间都相当大。嗯，我小学数学学得蛮好的ヾ ^\_^♪

～～～～～

那么这个架构的缺点是什么？

如果你认真看看图，能看到大量关于CCIX和PCIE的描述…… Die2die和chip2chip都是这玩意儿。

这玩意儿对吗？

我们回顾一下阿里发布会上的信息。5nm工艺，628mm面积，600亿晶体管。再看看恰好这周发布的apple M1 max，5nm工艺，432mm面积，570亿晶体管。

![](../images/dccf6570908eba2e0b355ea9b63e29e3.jpg)![](../images/dccf6570908eba2e0b355ea9b63e29e3.jpg)

如果有人报错了数字给领导要下课，那不是我的问题。但假设两组数字是没错的话，两者的单位面积晶体管数量差别这么大的答案其实也不难猜，Die2die和chip2chip的CCIX和PCIE的模拟电路大幅降低了5nm工艺的密度。

当然，其实这里是两个问题：

一个是模拟电路放在5nm做是非常不划算的，因为16nm的模拟电路并不会比5nm的模拟电路大多少，所以这是一个chiplet的划分问题，正确的分DIE姿势在鲲鹏920的论文中有描述。

二个是CCIX这个东西吧，无论做die2die还是chip2chip都是不合适的。当然这是我一家之言，我曾三次反对在CCIX引入对称一致性，否则不仅仅会坑死CCIX，还会…………无果………… 后来有人问我，难道这么多大神都不懂吗？ 答案是复杂的，如果要我现在来说，要完美解决这个问题，得凑齐七颗龙珠才能许愿拯救世界，也许他们都知道，只是龙珠凑不齐吧。

ps：我甚至发现身边这些年一起走过来的兄弟，也都逐渐忘记了七个龙珠都在什么地方。嗨，吹一波逼，还好我这个人有一个奇妙的特长，过去几年发生过的，有逻辑关联的事情，都能够历历在目，以前我以为所有人都如此，长大了才发现好像并不是→\_→。

![](../images/02fe4ef68739b5172f629ebdbcd77adc.jpg)![](../images/02fe4ef68739b5172f629ebdbcd77adc.jpg)

～～～～～

扯了这么多废话，也不知道算不算回答了这个问题……

如果你还是要问我“怎么看”、“怕不怕” 这个问题，想起一首诗……

**风雨送春归，飞雪迎春到。已是悬崖百丈冰，犹有花枝俏。俏也不争春，只把春来报。待到山花烂漫时，她在丛中笑。**

哈哈，如果一定要嚣张一点的话，也可以是另一首：**待到秋来九月八，我花开后百花杀。冲天香阵透长安，满城尽带黄金甲。**你又怕不怕? (ಡωಡ)

其实，人生就是一条路，前进之路，有同行者打一架，不孤单啊。

---

*由知乎爬虫生成于 2026-02-01 15:39:00*
