# uart

#### 介绍
UART的Verilog HDL实现，适用于各种FPGA/ASIC设计

#### 设计特点 

1.  包含通用的UART发送和接收功能<br> 
    (1)1个开始比特(start bit)<br>
    (2)8个数据比特(data bits), 数据比特串行发送和接收，既可以设置为LSB先发送也可以设置为MSB先发送<br>
    (3)奇偶校验比特(Parity) 可以设置为无或者有<br>
    (4)1个结束比特(stop bit)<br>
    (5)波特率可以根据需要配置<br>
2.  可以用于芯片之间的相互通信，同时和标准的UART通信协议完全兼容，也适用于和PC串口(USB转UART串口，RS232串口)的通信
3.  内部实现了一个16位的简单片上总线Bus Master，PC或者外部控制器可以通过该UART接口方便地操纵FPGA/ASIC内部模块，便于软件设计和调试
4.  UART发送和接收模块内部的FIFO都只有16个字节，所占资源不大，适用于大量的小型设计项目
5.  模块化设计，IP使用者可以根据自己项目的需求剥离出需要的功能模块用在相关设计上
6.  线性化设计思路，整个设计没有使用复杂的状态机，便于理解

#### 使用说明

项目根目录下几个子目录的内容如下:<br>
>rtl: RTL设计文件<br>
>tb: 测试平台设计文件<br>
>tc: 测试用例文件<br>
>sim: 仿真运行所在目录<br>
>doc: 参考文档<br>

进入到sim目录，其下面的comp.f文件是运行仿真时所需要编译的所有文件列表; sim.do是运行仿真时所要执行的命令(和具体仿真器相关)，这里只列举了一个简单的vlog编译命令。<br>
仿真测试时，testcase是最顶层模块，其内部实例化harness模块，harness模块内部实例化两个相互通信的UART设备。如果需要更换测试用例，将comp.f中的testcase.v更换为相应的verilog文件即可，使用者也可以设计自己的测试用例。<br>

#### 免责声明

本设计可以自由使用，作者不索取任何费用。<br>
设计可能涉及到其他实体的专利， 则专利权属于相关的所有者。<br>
作者对使用结果不做任何承诺也不承担其产生的任何法律责任。<br>
使用者须知晓并同意上述申明，如不同意则不要使用。<br>

#### 关注开发者公众号
如果需要了解项目最新状态和加入相关技术探讨，请打开微信搜索公众号"时光之箭"或者扫描以下二维码关注开发者公众号。<br>
![image](https://open.weixin.qq.com/qr/code?username=Arrow-of-Time-zd "时光之箭")



