# <center>实验报告</center>
### <center>实验一 运算器与寄存器</center>
##### <p align="right">罗晏宸</br>PB17000297</br>2019.3.21</p>
***
## 实验目的
1. **实现算术逻辑单元ALU**  
    功能上完成两个输入操作数之间由功能选择输入控制的算术或逻辑运算，包括加、减、与、或、非（单操作数）、异或等，并输出运算结果与标志，标志包括进位借位（无符号数算术运算）、溢出（有符号数算术运算）、正负、零。
2. **实现寄存器**  
    实现由时钟、使能信号、复位信号控制的多位寄存器
3. **ALU和寄存器的简单应用设计**  
    - 比较两个数的大小关系，考虑无符号数和有符号数补码两种输出
    - 求来自同一端口分时输入的多个数的累加和
    - 求给定两个初始数的Fibonacci数列，结果从同一端口分时输出

***
## 实验内容
### 1. ALU
- **程序代码 <font face="consolas">ALU.v</font>**
    ```verilog {.line-numbers}
    module ALU(s, a, b, y, f);
        parameter  N = 6, M = 3, K = 4;
        input wire [M - 1 : 0] s;
        input wire [N - 1 : 0] a;
        input wire [N - 1 : 0] b;
        output reg [N - 1 : 0] y;
        output wire [K - 1 : 0] f;
        wire CF, S, V, Z;
        wire  C, F;
        wire [N - 1 : 0] add_sum, minus_sum;

        always @(*)
        begin
            case (s)
                3'b000: y = a + b;
                3'b001: y = a + ( ~b + 'b1);
                3'b100: y = a & b;
                3'b101: y = a | b;
                3'b110: y = ~a;
                3'b111: y = a ^ b;
                default : y = 'b0;
            endcase 
        end

        assign f = {CF, S, V, Z};
        //carry/borrow positive/negative overflow/not zero/not
        assign CF = ~s[M - 1] && ((s[0] == 0) ? C : F);
        assign {C, add_sum} = a + b;
        assign {F, minus_sum} = a - b;	
        assign S = ~s[M - 1] && (V ^ y[N - 1]);
        assign V = ~s[M - 1] && ((s[0] ^~ (a[N - 1] ^ b[N - 1])) 
        && (a[N - 1] ^ y[N - 1]));//overflow
        assign Z = (y == 'b0) ? 1 : 0;
    endmodule
    ```
- **原理逻辑电路图**
    ![ALU 原理](https://git.lug.ustc.edu.cn/luoyanchen/cod/raw/master/ALU/ALU_RTL.png)
    **逻辑设计说明：**
    >`s`为3位选择输入信号，`s`的最高位的取值表示运算类型：  
    >    - 算术运算（0）：加（`s = 3'b000`）、减（`s = 3'b001`）
    >    - 逻辑运算（1）：与（`s = 3'b100`）、或（`s = 3'b101`）、非（`s = 3'b110`）以及异或（`s = 3'b111`）
    >
    >输出运算结果`y`与4位标志`f`：  
    >   - `f[3]`: CF 标志算术运算无符号数加/减的进位/借位
    >   - `f[2]`: S 标志算术运算有符号数的结果是否为负数
    >   - `f[1]`: V 标志算术运算有符号数补码结果是否溢出
    >   - `f[0]`: Z 标志运算结果是否为`'b0`
- **仿真代码 <font face="consolas">ALU_tb.v</font>**
    ```verilog {.line-numbers}
    module ALU_tb();
        reg [2:0] s;
        reg [5:0] a,b;
        wire [5:0] y;
        wire [3:0] f;

        ALU DUT (.s(s), .a(a), .b(b), .y(y), .f(f));
        
        initial 
        begin
            a = 6'b000000;
            b = 6'b100000;
            s = 3'b000;#15;
            s = 3'b001;#15;
            s = 3'b100;#15;
            s = 3'b101;#15;
            s = 3'b110;#15;
            s = 3'b111;#15;
            a = 6'b001100;
            b = 6'b101111;
            s = 3'b000;#15;
            s = 3'b001;#15;
            s = 3'b100;#15;
            s = 3'b101;#15;
            s = 3'b110;#15;
            s = 3'b111;#15;
        end
    endmodule
    ```
- **仿真截图**
    ![ALU 仿真截图](https://git.lug.ustc.edu.cn/luoyanchen/cod/raw/master/ALU/AL_simulation.png)
    **仿真截图说明：**
    >对于两组不同的6位`a`与`b`输入：  
    >    - `a = 6'b000000; b = 6'b100000; `
    >    - `a = 6'b001100; b = 6'b101111; `
    >   
    >依次取`s`的6种合法取值，对`a`与`b`进行运算（其中逻辑非运算以`a`为单运算数），输出6位运算结果`y`与4位标志`f`：  
    >`a = 6'b000000, b = 6'b100000`时：  
    >   - `a + b`的结果为`y = 6'b100000`，不发生进位，结果为负，不产生溢出，结果非零，因此对应标志`f = 'b0100`
    >   - `a - b`的结果为`y = 6'b100000`，发生借位，结果非负，产生溢出，结果非零，因此对应标志`f = 'b1010`
    >   - `a & b`的结果为`y = 6'b000000`，结果为零，因此对应标志`f = 'b0001`
    >   - `a | b`的结果为`y = 6'b100000`，结果不为零，因此对应标志`f = 'b0000`
    >   - `~a`的结果为`y = 6'b111111`，结果不为零，因此对应标志`f = 'b0000`
    >   - `a ^ b`的结果为`y = 6'b100000`，结果不为零，因此对应标志`f = 'b0000`
    >
    >`a = 6'b001100, b = 6'b101111`时：  
    >   - `a + b`的结果为`y = 6'b111011`，不发生进位，结果为负，不产生溢出，结果非零，因此对应标志`f = 'b0100`
    >   - `a - b`的结果为`y = 6'b011101`，发生借位，结果非负，不产生溢出，结果非零，因此对应标志`f = 'b1000`
    >   - `a & b`的结果为`y = 6'b001100`，结果不为零，因此对应标志`f = 'b0000`
    >   - `a | b`的结果为`y = 6'b101111`，结果不为零，因此对应标志`f = 'b0000`
    >   - `~a`的结果为`y = 6'b110011`，结果不为零，因此对应标志`f = 'b0000`
    >   - `a ^ b`的结果为`y = 6'b100011`，结果不为零，因此对应标志`f = 'b0000`
- **下载照片**
    ![ALU 下载1](https://git.lug.ustc.edu.cn/luoyanchen/cod/raw/master/ALU/IMG_20190323_210616.jpg)
    **下载照片1说明：**
    >&emsp;&emsp;&emsp;&emsp;`swt[15]`开，`swt[14]`与`swt[13]`关表示`s = 3'b100`，即进行逻辑与运算`swt[7]`与`swt[0]`开，其余开关均闭合，表示`a = 6'b000010, b = 6'b000001`，`led[5 : 0]`均灭表示输出`y = 6'b000000`, `led[12]`亮，其余led灯均灭表示标志`f = 4'b0001`, 即输出结果为0

    ![ALU 下载2](https://git.lug.ustc.edu.cn/luoyanchen/cod/raw/master/ALU/IMG_20190323_210934.jpg)
    **下载照片2说明：**
    >&emsp;&emsp;&emsp;&emsp;`swt[15]`与`swt[14]`关，`swt[13]`开表示`s = 3'b001`，即进行算术减运算；`swt[12]`、`swt[9]`、`swt[5]`、`swt[2]`与`swt[1]`关，其余开关均打开，表示`a = 6'b110111, b = 6'b011001`，`led[4 : 1]`亮起，`led[5]`与`led[0]`灭表示输出`y = 6'b011110`, `led[14]`与`led[13]`亮，其余led灯均灭表示标志`f = 4'b0110`, 即无符号数运算不发生借位，结果为负，有符号数补码运算结果溢出，结果不为零
</br>
### 2. 寄存器
- **程序代码 <font face="consolas">Register.v</font>**
    ```verilog {.line-numbers}
    module Register(in, enable, reset, clock, out);
        parameter N = 6;
        input wire [N - 1 : 0] in;
        input wire enable;
        input wire reset;
        input wire clock;
        output reg [N - 1 : 0] out;

        always @(posedge clock)
        begin
            if (reset)
                out <= 'b0;
            else
                if (enable)
                    out <= in;
        end
    endmodule
    ```
- **原理逻辑电路图**
    ![寄存器原理](https://git.lug.ustc.edu.cn/luoyanchen/cod/raw/master/Register/Register_simulation.png)
    **逻辑设计说明：**
    >&emsp;&emsp;&emsp;&emsp;`clock`为输入时钟信号，`enable`为输入使能信号，在时钟上升沿将6位输入数据`in`存储于寄存器`out`中，`reset`为输入重置信号，在时钟上升沿将寄存器数据重置为`6'b000000`
- **仿真代码 <font face="consolas">Register_tb.v</font>**
    ```verilog {.line-number}
    module Register_tb();
        reg enable, reset;
        reg [5 : 0] in;
        wire [5 : 0] out;
        wire clock;

        GenerateClock CLK (clock);
        Register A (.in(in), .enable(enable), .reset(reset), .clock(clock), .out(out));

        initial 
        begin
            in = 6'b110011;
            enable = 'b0;
            reset = 'b0;#20 
            reset = 'b1;#20 
            reset = 'b0;#20 
            enable = 'b1;#20 
            enable = 'b0;#20
            in = 6'b101010;#20
            enable = 'b1;#20 
            enable = 'b0;#20
            reset = 'b0;#20 
            reset = 'b1;#20 
            reset = 'b0; 
        end
    endmodule
    ```
    ```verilog {.line-number}
    module GenerateClock(output reg Clk);
        parameter tON = 10,tOFF = 10;
        
        initial
        begin
                Clk = 0;
                forever
                begin
                    #tOFF Clk = 1;
                    #tON Clk = 0;
                end
        end
    endmodule
    ```
- **仿真截图**
    ![Register 仿真截图](https://git.lug.ustc.edu.cn/luoyanchen/cod/raw/master/Register/Register_simulation.png)
    **仿真截图说明：**
    >&emsp;&emsp;&emsp;&emsp;第一个reset信号期间将寄存器初始化为`6'b000000`，随后在两个enable有效信号期间，寄存器被依次存入`6'b110011`与`6'b101010`,在仿真最后，reset信号期间寄存器被重置为`6'b000000`
</br>
### 3. 比较器
- **程序代码 <font face="consolas">CMP.v</font>**
    ```verilog {.line-number}
    module CMP(x, y, unsignedGL, signedGL, equal);
        parameter N = 6, K = 4;
        input wire [N - 1 : 0] x, y;
        output wire unsignedGL, signedGL;
        output wire equal;
        wire [K - 1 : 0] f;

        ALU minus (3'b001, x, y, , f);

        assign equal = f[0];
        assign unsignedGL = ~equal & ~f[3];
        assign signedGL = ~equal & ~f[2];
    endmodule
    ```
- **原理逻辑电路图**
    ![比较器原理](https://git.lug.ustc.edu.cn/luoyanchen/cod/raw/master/CMP/CMP_RTL.png)
    **逻辑设计说明：**
    >&emsp;&emsp;&emsp;&emsp;利用ALU的减法功能（模块选择信号`s = 3'b001`）比较两个6位输入`x`与`y`的大小，若ALU输出零标志位高电平即`x = y`则输出信号`equal`为高电平；若不相同，则考虑`x`与`y`作为无符号数时，若ALU输出借位标志为高电平即`x > y`则输出信号`unsignedGL`为高电平，考虑`x`与`y`作为有符号数补码时，若ALU输出负数标志为高电平即`x > y`则输出信号`signedGL`为高电平
- **仿真代码 <font face="consolas">CMP_tb.v</font>**
    ```verilog {.line-numbers}
    module CMP_tb();
        reg [5:0] x, y;
        wire unsignedGL, signedGL, equal;

        CMP DUT (.x(x), .y(y), .unsignedGL(unsignedGL), .signedGL(signedGL), .equal(equal));
        
        initial
        begin
            x = 6'b100000;
            y = 6'b111111;#20
            x = 6'b100000;
            y = 6'b100000;#20
            x = 6'b000101;
            y = 6'b100111;#20
            x = 6'b001100;
            y = 6'b101101;
        end
    endmodule
    ```
- **仿真截图**
    ![比较器仿真](https://git.lug.ustc.edu.cn/luoyanchen/cod/raw/master/CMP/CMP_simulation.png)
    **仿真截图说明：**
    >依次比较四组`x`与`y`分别作为无符号数与有符号数补码的大小：  
    >`x = 6'b100000, y = 6'111111`时：  
    >   - 作为无符号数，`x < y`，因此输出信号`unsignedGL = 'b0`
    >   - 作为有符号数补码，`x < y`，因此输出信号`signedGL = 'b0`
    >   - `x`与`y`不相同，因此输出信号`equal = 'b0`
    >  
    >`x = 6'b100000, y = 6'100000`时：  
    >   - `x`与`y`相等，因此输出信号`equal = 'b1`
    >  
    >`x = 6'b000101, y = 6'100111`时：
    >   - 作为无符号数，`x < y`，因此输出信号`unsignedGL = 'b0`
    >   - 作为有符号数补码，`x > y`，因此输出信号`signedGL = 'b1`
    >   - `x`与`y`不相同，输出信号`equal = 'b0`
    >  
    >`x = 6'b001100, y = 6'101101`时：
    >   - 作为无符号数，`x < y`，因此输出信号`unsignedGL = 'b0`
    >   - 作为有符号数补码，`x < y`，因此输出信号`signedGL = 'b0`
    >   - `x`与`y`不相同，输出信号`equal = 'b0`
- **下载照片**
    ![比较器下载](https://git.lug.ustc.edu.cn/luoyanchen/cod/raw/master/CMP/IMG_20190327_191635.jpg)
    **下载照片说明：**
    >&emsp;&emsp;&emsp;&emsp;`swt[11 : 9]`与`swt[6]`开，`swt[8 : 7]`关表示输入`x = 6'b111001`，`swt[5]`与`swt[2]`关，`swt[4 : 3]`与`swt[1 : 0]`打开，表示输入`y = 6'b011011`，`led[2]`亮起，余led灯均灭表示输出标志`unsignedGL = 'b1, signedGL = 'b0, equal = 'b0`, 即两数不相等，作为无符号数，`x > y`，作为有符号数补码，`x < y`
</br>
### 4. 累加器
- **程序代码 <font face="consolas">ACM.v</font>**
    ```verilog {.line-numbers}
    module ACM(x, reset, clock, s);
        parameter N = 6;
        input wire [N - 1 : 0] x;
        input wire reset, clock;
        output wire [N - 1 : 0] s;
        wire [N - 1 : 0] temp_in;
        
        ALU adder (3'b000, x, s, temp_in, );
        Register R (temp_in, 'b1, reset, clock, s);
    endmodule
    ```
- **原理逻辑电路图**
    ![累加器原理](https://git.lug.ustc.edu.cn/luoyanchen/cod/raw/master/ACM/ACM_RTL.png)
    **逻辑设计说明**
    >&emsp;&emsp;&emsp;&emsp;`clock`为输入的时钟信号，由6位端口`x`在每个时钟上升沿输入累加数据，累加结果输出到6位端口`s`上，`reset`为输入重置信号，在时钟上升沿将累和结果重置为`6'b000000`
- **仿真代码 <font face="consolas">ACM_tb.v</font>**
    ```verilog {.line-numbers}
    module ACM_tb();
        reg [5 : 0] x;
        reg reset;
        wire clock;
        wire [5 : 0] s;

        GenerateClock CLK (clock);
        ACM acm (.x(x), .reset(reset), .clock(clock), .s(s));
        
        integer i = 0;
        initial 
        begin
            x = 'b0;
            reset = 'b1;#20
            reset = 'b0;#20
            for (i = 0; i <= 6'b111111; i = i + 1)
            begin
                x = i;#20;
            end
        end
        
    endmodule
    ```
- **仿真截图**
    ![ACM仿真](https://git.lug.ustc.edu.cn/luoyanchen/cod/raw/master/ACM/ACM_simulation.png)
    **仿真截图说明：**
    >&emsp;&emsp;&emsp;&emsp;仿真开始由一个时钟周期的高电平`reset`信号初始化累和为零，`x`的初始值为`'b1`，之后每个时钟周期由循环变量`i`控制的`x`递增`'b1`，因此输出`s`依次为`1, 3, 6, 10, 15, 21, 28`
- **下载照片**
    ![累加器下载1](https://git.lug.ustc.edu.cn/luoyanchen/cod/raw/master/ACM/IMG_20190327_211948.jpg)
    ![累加器下载2](https://git.lug.ustc.edu.cn/luoyanchen/cod/raw/master/ACM/IMG_20190327_212002.jpg)
    **下载照片说明：**
    >&emsp;&emsp;&emsp;&emsp;拨`swt[14]`至开，并拨动`swt[15]`一次完成一个时钟周期内的初始化，将`swt[0]`拨至开表示输入信号`x = 6'b000001`，再拨动一个时钟周期后得到图一所示状态：`led[0]`亮表示此时输出`s = 6'b000001`；将`swt[0]`与`swt[2]`拨至开表示输入信号`x = 6'b000101`，将`swt[15]`拨至开表示时钟上升沿，此时得到图二所示状态：`led[2 : 1]`亮表示此时输出`s = 6'b000110`即此前两个分时输入的`x`之和  
</br>
### 5. Fibonacci数列生成
- **程序代码 <font face="consolas">Fibonacci.v</font>**
    ```verilog {.line-numbers}
    module Fibonacci(f0, f1, reset, clock, fn);
        parameter N = 6;
        input wire [N - 1 : 0] f0, f1;
        input wire reset, clock;
        output wire [N - 1 : 0] fn;
        reg [N - 1 : 0] fn_1, fn_2;
        wire [N - 1 : 0] fn_1_temp, fn_2_temp;
        
        ALU adder (3'b000, fn_2, fn_1, fn, );
        Register R1 (fn_1, 'b1, 'b0, clock, fn_2_temp);
        Register R2 (fn, 'b1, 'b0, clock, fn_1_temp);
        
        initial 
        begin
            fn_2 = f0;
            fn_1 = f1;
        end
        
        always @(negedge clock)
        begin
            if (reset)
            begin
                fn_2 <= f0;
                fn_1 <= f1;
            end
            else
            begin
                if (fn_2_temp)
                    fn_2 <= fn_2_temp;
                if (fn_1_temp)
                    fn_1 <= fn_1_temp;
            end
        end
        
    endmodule
    ```
- **原理逻辑电路图**
    ![斐波那契原理](https://git.lug.ustc.edu.cn/luoyanchen/cod/raw/master/Fibonacci/Fibonacci_RTL.png)
    **逻辑设计说明：**
    >&emsp;&emsp;&emsp;&emsp;`clock`为输入的时钟信号，输入信号`f0`与`f1`设定斐波那契数列的起始值，每个时钟周期显示数列中前两个数的和`fn`，`reset`为输入重置信号，在时钟上身要将当前`fn`重置为`f0 + f1`
- **仿真代码 <font face="consolas">Fibonacci_tb.v</font?>**
    ```verilog {.line-numbers}
    module FIB_tb();
        wire clock;
        wire [5 : 0] fn;
        reg [5 : 0] f0, f1;
        reg reset;

        GenerateClock CLK (clock);
        Fibonacci FIB (.f0(f0), .f1(f1), .reset(reset), .clock(clock), .fn(fn)); 
        
        initial
        begin
            f0 = 6'b1;
            f1 = 6'b1;
            reset = 'b1;#10;
            reset = 'b0;#40;
            reset = 'b1;#10;
            reset = 'b0;
        end
    endmodule
    ```
- **仿真截图**
    ![斐波那契仿真](https://git.lug.ustc.edu.cn/luoyanchen/cod/raw/master/Fibonacci/Fibonacci_simulation.png)
    **仿真截图说明：**
    >&emsp;&emsp;&emsp;&emsp;仿真中初始值设定为`f0 = 1, f1 = 1`，仿真开始由一个时钟周期的高电平`reset`信号初始化`fn`的值为`f0 + f1 = 'd2`，随后每个时钟周期`fn`依次输出斐波那契数列中的各数：`'d3, 'd5, 'd8, 'd13, 'd21, 'd34, 'd55`，由于`fn`设为6位二进制数，故在`fn`的值大于`'d63`即`6b111111`时发生了溢出
- **下载照片**
    ![斐波那契下载1](https://git.lug.ustc.edu.cn/luoyanchen/cod/raw/master/Fibonacci/IMG_20190327_235926.jpg)
    ![斐波那契下载2](https://git.lug.ustc.edu.cn/luoyanchen/cod/raw/master/Fibonacci/IMG_20190327_235949.jpg)
    **下载照片说明：**
    >&emsp;&emsp;&emsp;&emsp;将`swt[7 : 6]`与`set[0]`拨至开，表示设定初始值`f0 = 6'b000001, f1 = 6'b000011`，拨`swt[14]`至开，并拨动`swt[15]`一次完成一个时钟周期内的初始化，得到图一所示状态：`led[2]`亮表示此时输出`fn = f2 = 6'b000100 = 'd4`；将`swt[14]`拨至关，再拨动`swt[15]`完成两个时钟周期，得到图二所示状态：`led[3]`与`led[1 : 0]`亮起，其余led灯均灭，表示此时输出`fn = f4 = 'd11`
</br> 
## 实验总结
<p>&emsp;&emsp;&emsp;&emsp;作为本学期计算机组成原理与设计的第一次实验，通过对于ALU运算器以及寄存器的设计与实现，复习了上学期数字电路实验课程的相关知识，包括组合逻辑与时序逻辑电路的设计等。进一步地，通过对ALU与寄存器综合应用的二三例，从模块的角度认识了两者的功能与意义。作为之后各类实际设计的基础组件，ALU的实现也促使我对于计算机内部数字运算的方式有了更深入的理解，为今后的实验学习与实践提供了背景与工具，打下了一定的知识基础。</p>  

## 附
&emsp;&emsp;&emsp;&emsp;本报告中出现的所有设计与测试源代码文件以及相关截图与照片可见  
&emsp;&emsp;&emsp;&emsp;[GitLab_COD@luoyanchen](https://git.lug.ustc.edu.cn/luoyanchen/cod)
