+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                         ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+---------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; adc_asp|uut|altsyncram_component|auto_generated                                                   ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc_asp|uut                                                                                       ; 34    ; 1              ; 0            ; 1              ; 12     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc_asp                                                                                           ; 41    ; 0              ; 30           ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avg_asp                                                                                           ; 42    ; 20             ; 14           ; 20             ; 40     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PD_ASP                                                                                            ; 41    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; test_cor                                                                                          ; 44    ; 0              ; 40           ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cor_asp                                                                                           ; 58    ; 0              ; 32           ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:4:interface|fifo|scfifo_component|auto_generated|dpfifo|wr_ptr               ; 3     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:4:interface|fifo|scfifo_component|auto_generated|dpfifo|usedw_counter        ; 4     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:4:interface|fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_msb           ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:4:interface|fifo|scfifo_component|auto_generated|dpfifo|three_comparison     ; 16    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:4:interface|fifo|scfifo_component|auto_generated|dpfifo|almost_full_comparer ; 16    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:4:interface|fifo|scfifo_component|auto_generated|dpfifo|FIFOram              ; 58    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:4:interface|fifo|scfifo_component|auto_generated|dpfifo                      ; 44    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:4:interface|fifo|scfifo_component|auto_generated                             ; 43    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:4:interface|fifo                                                             ; 43    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:4:interface                                                                  ; 76    ; 0              ; 0            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:3:interface|fifo|scfifo_component|auto_generated|dpfifo|wr_ptr               ; 3     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:3:interface|fifo|scfifo_component|auto_generated|dpfifo|usedw_counter        ; 4     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:3:interface|fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_msb           ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:3:interface|fifo|scfifo_component|auto_generated|dpfifo|three_comparison     ; 16    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:3:interface|fifo|scfifo_component|auto_generated|dpfifo|almost_full_comparer ; 16    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:3:interface|fifo|scfifo_component|auto_generated|dpfifo|FIFOram              ; 58    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:3:interface|fifo|scfifo_component|auto_generated|dpfifo                      ; 44    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:3:interface|fifo|scfifo_component|auto_generated                             ; 43    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:3:interface|fifo                                                             ; 43    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:3:interface                                                                  ; 76    ; 0              ; 0            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:2:interface|fifo|scfifo_component|auto_generated|dpfifo|wr_ptr               ; 3     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:2:interface|fifo|scfifo_component|auto_generated|dpfifo|usedw_counter        ; 4     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:2:interface|fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_msb           ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:2:interface|fifo|scfifo_component|auto_generated|dpfifo|three_comparison     ; 16    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:2:interface|fifo|scfifo_component|auto_generated|dpfifo|almost_full_comparer ; 16    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:2:interface|fifo|scfifo_component|auto_generated|dpfifo|FIFOram              ; 58    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:2:interface|fifo|scfifo_component|auto_generated|dpfifo                      ; 44    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:2:interface|fifo|scfifo_component|auto_generated                             ; 43    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:2:interface|fifo                                                             ; 43    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:2:interface                                                                  ; 76    ; 0              ; 0            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:1:interface|fifo|scfifo_component|auto_generated|dpfifo|wr_ptr               ; 3     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:1:interface|fifo|scfifo_component|auto_generated|dpfifo|usedw_counter        ; 4     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:1:interface|fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_msb           ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:1:interface|fifo|scfifo_component|auto_generated|dpfifo|three_comparison     ; 16    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:1:interface|fifo|scfifo_component|auto_generated|dpfifo|almost_full_comparer ; 16    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:1:interface|fifo|scfifo_component|auto_generated|dpfifo|FIFOram              ; 58    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:1:interface|fifo|scfifo_component|auto_generated|dpfifo                      ; 44    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:1:interface|fifo|scfifo_component|auto_generated                             ; 43    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:1:interface|fifo                                                             ; 43    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:1:interface                                                                  ; 76    ; 0              ; 0            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:0:interface|fifo|scfifo_component|auto_generated|dpfifo|wr_ptr               ; 3     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:0:interface|fifo|scfifo_component|auto_generated|dpfifo|usedw_counter        ; 4     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:0:interface|fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_msb           ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:0:interface|fifo|scfifo_component|auto_generated|dpfifo|three_comparison     ; 16    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:0:interface|fifo|scfifo_component|auto_generated|dpfifo|almost_full_comparer ; 16    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:0:interface|fifo|scfifo_component|auto_generated|dpfifo|FIFOram              ; 58    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:0:interface|fifo|scfifo_component|auto_generated|dpfifo                      ; 44    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:0:interface|fifo|scfifo_component|auto_generated                             ; 43    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:0:interface|fifo                                                             ; 43    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|\interfaces:0:interface                                                                  ; 76    ; 0              ; 0            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|fabric|\staging:0:stage|\switches:3:switch                                               ; 65    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|fabric|\staging:0:stage|\switches:2:switch                                               ; 65    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|fabric|\staging:0:stage|\switches:1:switch                                               ; 65    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|fabric|\staging:0:stage|\switches:0:switch                                               ; 65    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|fabric|\staging:0:stage                                                                  ; 257   ; 96             ; 0            ; 96             ; 256    ; 96              ; 96            ; 96              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|fabric|\staging:1:stage|\switches:3:switch                                               ; 65    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|fabric|\staging:1:stage|\switches:2:switch                                               ; 65    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|fabric|\staging:1:stage|\switches:1:switch                                               ; 65    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|fabric|\staging:1:stage|\switches:0:switch                                               ; 65    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|fabric|\staging:1:stage                                                                  ; 257   ; 0              ; 0            ; 0              ; 256    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|fabric|\staging:2:stage|\switches:3:switch                                               ; 65    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|fabric|\staging:2:stage|\switches:2:switch                                               ; 65    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|fabric|\staging:2:stage|\switches:1:switch                                               ; 65    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|fabric|\staging:2:stage|\switches:0:switch                                               ; 65    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|fabric|\staging:2:stage                                                                  ; 257   ; 96             ; 0            ; 96             ; 256    ; 96              ; 96            ; 96              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|fabric                                                                                   ; 163   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min|slots                                                                                    ; 1     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tdma_min                                                                                          ; 201   ; 0              ; 0            ; 0              ; 200    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+---------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
