# Projeto ULA - Placa AX301 (FPGA EP4CE6F17C8)

## üìå Descri√ß√£o Geral

Este projeto implementa uma ULA (Unidade L√≥gica e Aritm√©tica) para a placa **AX301** com FPGA **Cyclone IV EP4CE6F17C8**.

Funcionalidades principais:

- Opera√ß√µes: Soma, Subtra√ß√£o, AND, OR (selecionadas via `SS`)
- Detec√ß√£o de Carry Out e Overflow
- Exibi√ß√£o do resultado `F` no display de 7 segmentos (l√≥gica invertida)
- Multiplexa√ß√£o dos displays
- Controle por clock (sequencial)

---

## üìÅ Estrutura dos Arquivos

| Arquivo | Descri√ß√£o |
|---|---|
| `ULA.vhd` | C√≥digo VHDL completo da ULA |
| `tb_ULA.vhd` | Testbench para simula√ß√£o |
| `clock.sdc` | Constraint de clock (50 MHz) |
| `constraints_ax301_final.qsf` | Mapeamento de pinos (Pin Planner) |

---

## ‚úÖ Passo a Passo no Quartus II

### 1. Criar um Novo Projeto

- Abra o **Quartus II Web Edition**
- V√° em:  
`File ‚Üí New Project Wizard`
- Nome do projeto:  
Exemplo: `Projeto_ULA_AX301`
- Diret√≥rio:  
Escolha a pasta onde est√£o os arquivos `.vhd`, `.qsf` e `.sdc`.

---

### 2. Adicionar os Arquivos ao Projeto

Durante a cria√ß√£o do projeto, na etapa **"Add Files"**, adicione:

- ‚úÖ `ULA.vhd`
- ‚úÖ `clock.sdc`
- ‚úÖ (Opcional para simula√ß√£o): `tb_ULA.vhd`

---

### 3. Configurar o Dispositivo (FPGA)

- Fam√≠lia: **Cyclone IV E**
- Dispositivo: **EP4CE6F17C8**

---

### 4. Importar o Arquivo de Pinos (.qsf)

Se quiser, voc√™ pode:

- Copiar o conte√∫do de `constraints_ax301_final.qsf` para o `.qsf` do projeto  
**OU**  
- Abrir o **Pin Planner** e configurar manualmente os pinos conforme o `.qsf`.

---

### 5. Vincular o Arquivo SDC

- V√° em:  
`Assignments ‚Üí Settings ‚Üí Timing Analyzer Settings ‚Üí SDC File`
- Adicione o arquivo:  
‚úÖ `clock.sdc`

---

### 6. Definir o Top-Level Entity

- V√° em:  
`Assignments ‚Üí Settings ‚Üí General ‚Üí Top-Level Entity`
- Defina como:  
‚úÖ `ULA`

---

### 7. Compilar o Projeto

- V√° em:  
`Processing ‚Üí Start Compilation`

**Pode ignorar os seguintes warnings comuns (n√£o s√£o erro):**

- Warnings sobre **clock uncertainty**
- Warnings sobre **pinos stuck at VCC ou GND (multiplexa√ß√£o dos anodos)**

---

### 8. Gravar na Placa

- V√° em:  
`Tools ‚Üí Programmer`
- Em **Hardware Setup**, selecione:  
‚úÖ `USB-Blaster`
- No campo **File**, selecione o `.sof` gerado na pasta `/output_files/`
- Clique em **Start**

---

## ‚úÖ Testando na AX301

- **Chaves (KEYs):**
  - KEY1 ‚Üí Entradas `A[3:0]`
  - KEY2 ‚Üí Entradas `B[3:0]`
  - KEY3 ‚Üí Entrada `SS[1:0]`
  - RESET ‚Üí Entrada de reset

- **LEDs:**
  - LED0 ‚Üí `c_out`
  - LED1 ‚Üí `over`
  - LED2 ‚Üí `SS[1]`
  - LED3 ‚Üí `SS[0]`

- **Display de 7 segmentos:**
  - Apenas o **primeiro d√≠gito (anodo[0])** √© usado.
  - L√≥gica **invertida (n√≠vel baixo acende)**.

---

## ‚úÖ Observa√ß√µes Finais

- O clock de entrada √© de **50 MHz**
- A multiplexa√ß√£o dos displays opera a aproximadamente **500Hz**
- Se for simular, utilize o Testbench `tb_ULA.vhd` com o ModelSim ou o simulador interno do Quartus.

---
