{"patent_id": "10-2021-0041260", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2022-0081868", "출원번호": "10-2021-0041260", "발명의 명칭": "반도체 패키지", "출원인": "삼성전자주식회사", "발명자": "최희정"}}
{"patent_id": "10-2021-0041260", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "복수의 하단 패드들 및 상단 패드를 포함하는 반도체 패키지로서,칩 패드를 통해 제1 신호를 송신하거나 수신하는 반도체 칩;상기 칩 패드와 상기 복수의 하단 패드들 중 제1 하단 패드를 연결하는 제1 배선 구조; 및상기 복수의 하단 패드들 중 제2 하단 패드와 상기 상단 패드를 연결하는 제2 배선 구조를 포함하고,상기 제1 하단 패드와 상기 제2 하단 패드는,상기 복수의 하단 패드들 간의 최단 거리만큼 이격되는 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2021-0041260", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 복수의 하단 패드들을 포함하는 패키지 기판;상기 패키지 기판의 수직 방향에 형성되고 내부에 상기 반도체 칩이 배치되고, 상기 반도체 칩의 적어도 일부를덮는 몰딩층; 및상기 몰딩층의 상기 수직 방향에 형성되고 상기 상단 패드를 포함하는 인터포저를 더 포함하고,상기 제1 배선 구조는,상기 패키지 기판을 관통하여 형성되고,상기 제2 배선 구조는,상기 패키지 기판, 상기 몰딩층 및 상기 인터포저를 관통하여 형성되는 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2021-0041260", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2항에 있어서,상기 제2 배선 구조는,상기 패키지 기판에 형성되는 내부 배선;상기 몰딩층을 관통하는 전도성 커넥터; 및상기 인터포저에 형성되는 인터포저 내부 배선을 포함하는 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2021-0041260", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항에 있어서,상기 제1 하단 패드와 연결된 제1 외부 연결 단자; 및상기 제2 하단 패드와 연결된 제2 외부 연결 단자를 더 포함하고,상기 제1 및 2 외부 연결 단자들은,상기 제1 신호를 수신하거나 출력하는 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2021-0041260", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제4항에 있어서,공개특허 10-2022-0081868-3-상기 제1 및 2 외부 연결 단자들은,외부에 형성되는 배선 구조를 통해 서로 연결되는 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2021-0041260", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제4항에 있어서,상기 제1 외부 연결 단자는,외부에 형성되는 배선 구조와 연결되고,상기 제2 외부 연결 단자는,상기 배선 구조와 연결되지 않는 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2021-0041260", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "기판;칩 패드를 통해 미리 정해진 신호를 출력하거나 수신하는 제1 반도체 칩을 포함하고, 복수의 하단 패드들 및 상단 패드를 포함하고, 상기 기판 상에 실장되는 제1 패키지; 및상기 제1 반도체 칩에 의해 제어되고 제2 칩 패드를 통해 상기 미리 정해진 신호를 출력하거나 수신하는 제2 반도체 칩을 포함하고 상기 제1 패키지 또는 상기 기판 상에 실장되는 제2 패키지를 포함하고,상기 제1 패키지는,상기 제1 칩 패드와 상기 복수의 하단 패드들 중 제1 하단 패드를 연결하는 제1 배선 구조; 및상기 복수의 하단 패드들 중 제2 하단 패드와 상기 상단 패드를 연결하고, 상기 미리 정해진 신호에 전용되는제2 배선 구조를 포함하는 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2021-0041260", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제7항에 있어서,상기 제1 배선 구조와 상기 제2 배선 구조는,상기 제1 패키지 내에서 물리적으로 분리되는 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2021-0041260", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제7항에 있어서,상기 제2 패키지가 상기 기판 상에 실장되는 경우,상기 기판은,상기 제1 배선 구조와 상기 제2 칩 패드를 전기적으로 연결시키는 제1 기판 배선 구조를 포함하고,상기 제2 배선 구조는,상기 제1 기판 배선 구조와 연결되지 않는 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2021-0041260", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제7항에 있어서,상기 제2 패키지가 상기 제1 패키지 상에 실장되는 경우,상기 기판은,상기 제1 배선 구조와 상기 제2 배선 구조를 전기적으로 연결시키는 제2 기판 배선 구조를 포함하는 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2021-0041260", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "칩 패드를 통해 제1 신호를 송신하거나 수신하는 반도체 칩, 칩 패드와 복수의 하단 패드들 중 제1 하단 패드를 연결하는 제1 배선 구조 및 복수의 하단 패드들 중 제2 하단 패드와 상단 패드를 연결하는 제2 배선 구조를 포함 하고, 제1 하단 패드와 상기 제2 하단 패드는, 복수의 하단 패드들 간의 최단 거리만큼 이격된다."}
{"patent_id": "10-2021-0041260", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 개시의 기술적 사상은 반도체 패키지에 관한 것으로서, 자세하게는 이중화된 신호 배선 구조를 포함하는 반 도체 패키지에 관한 것이다."}
{"patent_id": "10-2021-0041260", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "전자 산업의 비약적인 발전 및 사용자의 요구에 따라 전자기기는 더욱 더 소형화, 다기능화 및 대용량화되고, 이에 따라 복수의 반도체 칩을 포함하는 반도체 패키지가 요구되고 있다. 반도체 패키지에 포함된 복수의 반도 체 칩들이 고집적화됨에 따라 인쇄회로기판으로는 그러한 고집적도를 수용하지 못하는 경우가 빈번하게 발생하 고 있다. 이를 해결하기 위해, 복수의 반도체 칩들을 수직으로 적층하거나 인터포저를 이용하여 복수의 반도체 칩들을 연결하는 반도체 패키지가 개발되고 있다."}
{"patent_id": "10-2021-0041260", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 개시의 기술적 사상은 스터브 없는 배선 구조를 포함함으로써 왜곡 없는 신호를 제공하는 반도체 패키지를 제공한다."}
{"patent_id": "10-2021-0041260", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상기와 같은 목적을 달성하기 위하여, 본 개시의 일 측면에 따른 반도체 패키지는, 칩 패드를 통해 제1 신호를 송신하거나 수신하는 반도체 칩, 칩 패드와 복수의 하단 패드들 중 제1 하단 패드를 연결하는 제1 배선 구조 및 복수의 하단 패드들 중 제2 하단 패드와 상단 패드를 연결하는 제2 배선 구조를 포함하고, 제1 하단 패드와 상 기 제2 하단 패드는, 복수의 하단 패드들 간의 최단 거리만큼 이격된다. 본 개시의 다른 측면에 따른 반도체 패키지는, 기판, 칩 패드를 통해 미리 정해진 신호를 출력하거나 수신하는 제1 반도체 칩을 포함하고, 복수의 하단 패드들 및 상단 패드를 포함하고, 기판 상에 실장되는 제1 패키지 및 제1 반도체 칩에 의해 제어되고 제2 칩 패드를 통해 미리 정해진 신호를 출력하거나 수신하는 제2 반도체 칩을 포함하고 제1 패키지 또는 기판 상에 실장되는 제2 패키지를 포함하고, 제1 패키지는, 제1 칩 패드와 복수의 하 단 패드들 중 제1 하단 패드를 연결하는 제1 배선 구조 및 복수의 하단 패드들 중 제2 하단 패드와 상단 패드를 연결하고, 미리 정해진 신호에 전용되는 제2 배선 구조를 포함한다. 본 개시의 다른 측면에 따른 반도체 패키지는, 칩 패드를 통해 제1 신호를 송신하거나 수신하는 반도체 칩, 칩 패드와 복수의 하단 패드들 중 제1 하단 패드를 연결하는 제1 배선 구조 및 복수의 하단 패드들 중 제2 하단 패 드와 상단 패드를 연결하는 제2 배선 구조를 포함하고, 제1 배선 구조와 제2 배선 구조는, 반도체 패키지 내에 서 물리적으로 분리된다."}
{"patent_id": "10-2021-0041260", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 개시의 예시적 실시 예에 따라, 스터브 없는 배선 구조를 포함함으로써 왜곡 없는 신호를 제공하는 반도체 패키지를 제공될 수 있다."}
{"patent_id": "10-2021-0041260", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 본 발명의 다양한 실시 예가 첨부된 도면을 참조하여 기재된다. 도 1a 및 1b는 본 개시의 예시적 실시 예에 따른 반도체 패키지의 개략적인 단면도이다. 구체적으로, 도 1a는 반도체 기판 상에 실장되는 제2 패키지를 포함하는 반도체 패키지(10a)를 개략적으로 나타내는 단면 도이고, 도 1b는 제1 패키지 상에 실장되는 제2 패키지를 포함하는 반도체 패키지(10b)를 개략적으로 나타내는 단면도이다. 이하, 도 1a에서 설명된 내용은 도 1b에도 적용될 수 있다. 본 명세서에서, X축 방향 및 Y축 방향은 제1 방향 및 제2 방향으로 각각 지칭될 수 있고, Z축 방향은 수직 방향으로 지칭될 수 있다. X축 및 Y축으로 이루어진 평면은 수평면으로 지칭될 수 있고, 다른 구성요소보다 상대적으로 +Z방향으로 배치된 구성요 소는 다른 구성요소 위에 있는 것으로 지칭될 수 있으며, 다른 구성요소보다 상대적으로 -Z방향으로 배치된 구 성요소는 다른 구성요소 아래에 있는 것으로 지칭될 수 있다. 도 1a를 참조하면, 반도체 패키지(10a)는 메모리 컨트롤러를 포함하는 제1 패키지, 메모리 장치(21 0)를 포함하는 제2 패키지 및 기판을 포함할 수 있다. 도 1a를 참조하면, 제1 패키지 및 제2 패 키지는 기판 상에 실장될 수 있다. 반도체 패키지(10a)는 개인용 컴퓨터(Personal Computor: PC) 또는 모바일 전자기기 내에 포함되도록 구현될 수 있다. 모바일 전자기기는 랩탑 컴퓨터, 이동 전화기, 스마트폰, 태블릿 PC, PDA(Personal Digital Assistant), EDA(Enterprise Digital Assistant), 디지털 스틸 카메라(digital still camera), 디지털 비디오 카메라(digital video camera), PMP(Portable Multimedia Player), PND(Personal Navigation Device 또는 Portable Navigation Device), 휴대용 게임 콘솔(handheld game console), 모바일 인터넷 장치(Mobile Internet Device(MID)), 웨어러블 컴퓨터, 사물 인터넷(Internet of Things(IoT)) 장치, 만물 인터넷(Internet of Everything(IoE)) 장치, 또는 드론(drone)으로 구현될 수 있다. 메모리 컨트롤러는 메모리 장치의 동작을 제어할 수 있다. 메모리 컨트롤러는 집적 회로(IC), 시스템 온 칩(System on Chip: SoC), 어플리케이션 프로세서(Application Processor: AP), 모바일 AP, 칩셋 (chipset), 또는 칩들의 집합으로 구현될 수 있다. 메모리 컨트롤러는 램(RAM), 중앙 처리 유닛(Central Processing Unit: CPU), 그래픽 처리 유닛 (Graphics Processing Unit: GPU), 및/또는 모뎀(modem)을 포함할 수 있다. 메모리 컨트롤러는 멀티미디어 카드(MultiMedia Card, MMC) 인터페이스, 임베디드 MMC(embedded MMC, eMMC) 인터페이스, 유니버셜 플래시 스토리지(Universal Flash Storage, UFS) 인터페이스를 지원할 수 있 으나 이에 한정되는 것은 아니다. 메모리 장치는 불휘발성 메모리 장치로 구현될 수 있다. 예시적으로, 메모리 장치는 EEPROM(electrically erasable programmable read-only memory), 플래시(flash) 메모리, MRAM(Magnetic Random Access Memory), STT-MRAM(Spin-Transfer Torque MRAM), FeRAM(ferroelectric RAM), PRAM(Phase change RAM), 저항 메모리(Resistive RAM(RRAM)), 나노튜브 RRAM(nanotube RRAM), 폴리머 RAM(Polymer RAM (PoRAM)), 나노 부유 게이트 메모리(Nano Floating Gate Memory(NFGM)), 홀로그래픽 메모리(holographic memory), 분자 전자 메모리 소자(molecular electronics memory device), 또는 절연 저항 변화 메모리 (insulator resistance change memory) 등으로 구현될 수 있다. 실시 예에 따라, 메모리 장치는 휘발성 메모리 장치를 포함할 수 있다. 휘발성 메모리 장치는 RAM(Random Access Memory), DRAM(Dynamic RAM), 또는 SRAM (Static RAM)으로 구현될 수 있으나, 이에 한정되는 것은 아니 다. 예시적으로, 메모리 장치는 Wide I/O DRAM, LPDDR DRAM 등을 포함할 수 있다. 제1 패키지는 제1 배선 구조 및 제2 배선 구조를 포함할 수 있다. 제1 배선 구조는 메모리 컨트롤러의 연결 단자(예를 들어, 칩 패드 또는 솔더 볼)와 제1 패키지의 하부에 형성되는 제1 하부 패드를 연결할 수 있다. 제2 배선 구조는 제1 패키지의 하면에 형성되는 제2 하부 패드와, 제1 패키지의 상면에 형성되는 상부 패드를 연결할 수 있다. 제1 배선 구조와 제2 배선 구조는 동일한 종류의 신호를 전달하기 위해 다중화된 배선 구조들일 수 있다. 제1 및 2 하부 패드들(131, 132)은 동일한 종류의 신호에 전용되는 패드들일 수 있다. 예를 들어, 제1 배 선 구조와 제2 배선 구조는 클럭(CK) 신호를 전달하기 위해 다중화된 배선 구조일 수 있고, 제1 및 2 하부 패드들(131, 132)은 클럭(CK) 신호에 전용되는 패드들일 수 있다. 따라서, 제1 및 제2 배선 구조(121,122), 제1 및 2 하부 패드들(131, 132)에는 클럭(CK) 신호만 전달될 수 있다. 제1 배선 구조와 제2 배선 구조는 제1 패키지 내에서 물리적으로 격리될 수 있다. 제2 패키지는 제3 배선 구조를 포함할 수 있다. 제3 배선 구조는 메모리 장치의 연결 단자 (예를 들어, 칩 패드 또는 솔더 볼)와 제2 패키지의 하부에 형성되는 하부 패드를 연결할 수 있다. 도 1a를 참조하면, 기판은 메모리 컨트롤러와 메모리 장치 간의 신호 경로를 구성하는 제4 배선 구조를 포함할 수 있다. 도 1a에 도시된 바와 같이, 제2 패키지가 기판 상에 실장되는 경우, 제 4 배선 구조는 제1 배선 구조와 제3 배선 구조를 전기적으로 연결할 수 있다. 즉, 메모리 컨트 롤러와 메모리 장치는 제1, 3, 4 배선 구조들(121, 221, 321)을 통해 미리 정해진 종류의 신호를 교 환할 수 있다. 제2 패키지가 기판 상에 실장되는 경우, 제2 배선 구조는 해당 신호를 전달하는 용도로 사용되지 않을 수 있다. 도 1b를 참조하면, 기판은 메모리 컨트롤러와 메모리 장치 간의 경로를 구성하는 제5 배선 구조 를 포함할 수 있다. 도 1b 도시된 바와 같이, 제2 패키지가 제1 패키지 상에 실장되는 경우, 제 5 배선 구조는 제1 배선 구조와 제2 배선 구조를 전기적으로 연결할 수 있다. 제2 배선 구조 는 제3 배선 구조와 전기적으로 연결될 수 있다. 즉, 메모리 컨트롤러와 메모리 장치는 제 1, 2, 3, 5 배선 구조들(121, 122, 221, 322)을 통해 미리 정해진 종류의 신호를 교환할 수 있다. 도 1b를 참조하면, 제1 하부 패드와 제2 하부 패드는 최단 거리 dmin 만큼 이격될 수 있다. 최단 거 리 dmin은 제1 패키지 하면에 형성되는 외부 연결 단자들(예를 들어, 솔더 볼들) 간의 최단 거리일 수 있 다. 따라서, 신호 경로가 짧아질 수 있으므로, 메모리 컨트롤러와 메모리 장치는 미리 정해진 종류의 신호를 안정적으로 교환할 수 있다. 도 1a 및 1b를 참조하면, 제2 패키지가 실장되는 위치에 따라 제1 및 2 배선 구조들(221, 222)이 선택적으 로 연결됨으로써, 메모리 컨트롤러와 메모리 장치 간의 신호 경로에 스터브 구조가 형성되지 않을 수 있다. 즉, 제2 패키지가 실장되는 위치와 무관하게, 메모리 컨트롤러와 메모리 장치는 스터브 구조 없는 신호 경로를 통해 신호를 교환할 수 있다. 스터브 구조는 신호를 전달하는 주된 경로 상에 형성되는 부가적인 배선을 의미할 수 있다. 도 2a 및 2b는 스터브 구조를 설명하기 위한 블록도이다. 도 2a는 반도체 기판 상에 실장되는 제2 패키지 를 포함하는 반도체 패키지(20a)를 나타내는 블록도이고, 도 1b는 제1 패키지 상에 실장되는 제2 패 키지를 포함하는 반도체 패키지(10b)를 나타내는 블록도이다. 도 2a 및 2b를 참조하면, 제1 패키지는 제1 배선 구조를 포함할 수 있다. 제1 배선 구조는 메모 리 컨트롤러의 연결 단자(예를 들어, 칩 패드 또는 솔더 볼)와 제1 패키지의 하면에 형성되는 하부 패드를 연결할 수 있다. 또한, 제1 배선 구조는 제1 패키지 내에서 분기함으로써 제1 패키지 의 상면에 형성되는 상부 패드와 연결될 수 있다. 도 2a에 도시된 바와 같이, 제2 패키지가 기판 상에 실장되는 경우, 제4 배선 구조는 제1 배선 구조와 제3 배선 구조를 전기적으로 연결할 수 있다. 즉, 메모리 컨트롤러와 메모리 장치 는 제1, 3, 4 배선 구조들(121, 221, 321)을 통해 미리 정해진 종류의 신호를 교환할 수 있다. 메모리 컨트롤러 의 신호를 하부 패드 및 상부 패드에 모두 전달하기 위해, 제1 배선 구조는 제1 패키지 내에서 분기하므로, 분기 지점으로부터 상부 패드까지 신호 교환과 무관한 스터브 구조가 형성될 수 있다. 스터브 구조에 의해 반사 신호가 생성될 수 있고, 반사 신호는 메모리 컨트롤러와 메모리 장치(21 0)가 교환하는 신호를 왜곡시킬 수 있다. 도 2b에 도시된 바와 같이, 제2 패키지가 제1 패키지 상에 실장되는 경우, 제1 배선 구조와 제3 배선 구조는 전기적으로 연결될 수 있다. 즉, 메모리 컨트롤러와 메모리 장치는 제1 및 3 배선 구조들(421, 221)을 통해 미리 정해진 종류의 신호를 교환할 수 있다. 분기 지점으로부터 하부 패드까지 신호 교환과 무관한 스터브 구조가 형성될 수 있다. 스터브 구조에 의해 반사 신호가 생성될 수 있고, 반사 신 호는 메모리 컨트롤러와 메모리 장치가 교환하는 신호를 왜곡시킬 수 있다. 도 2a 및 2b에 도시된 반도체 패키지들(20a, 20b)과 달리, 도 1a 및 도 1b에 도시된 반도체 패키지들(10a, 10 b)은, 스터브 없는(stubless) 배선 구조를 포함하므로, 메모리 컨트롤러와 메모리 장치는 왜곡이 최 소화된 신호를 교환할 수 있다.도 3은 본 발명의 예시적인 실시예들에 따른 제1 패키지를 나타내는 단면도이다. 구체적으로, 도 3의 제1 패키 지는 도 1a 및 1b의 제1 패키지의 일 예일 수 있다. 도 3을 참조하면, 제1 패키지는 하부 패키지, 하부 패키지 상의 인터포저 및, 하부 패키지 와 인터포저를 전기적으로 연결시키는 도전성 커넥터를 포함할 수 있다. 하부 패키지는 패키지 기판, 반도체 칩, 및 몰딩층을 포함할 수 있다. 하부 패키지는, 예를 들면 반도체 칩이 페이스-다운(face-down) 방식으로 패키지 기판 상에 실장된 플립 칩 패키지일 수 있다. 이 경우, 반도체 칩의 칩 패드와 패키지 기판의 기판 상부 패드 사이에는 칩 연결 단자가 배치되며, 칩 연결 단자는 반도체 칩의 칩 패드와 패키지 기판의 기판 상부 패드를 전기적/물리적으로 연결시킬 수 있다. 패키지 기판은 페놀 수지, 에폭시 수지, 폴리이미드 중에서 선택되는 적어도 하나의 물질로 이루어지는 기 판 베이스를 포함할 수 있다. 또한, 패키지 기판은 기판 베이스의 상면 및 하면에 각각 형성된 기판 상부 패드 및 기판 하부 패드를 포함할 수 있다. 기판 베이스 내에는 기판 상부 패드(51 4)와 기판 하부 패드를 전기적으로 연결시키기 위한 내부 배선이 형성될 수 있다. 기판 상부 패드 및 기판 하부 패드는 예를 들어, 구리(Cu), 알루미늄(Al), 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 인듐(In), 몰리브덴(Mo), 망간(Mn), 코발트(Co), 주석(Sn), 니켈(Ni), 마그네슘(Mg), 레늄(Re), 베릴륨(Be), 갈륨(Ga), 루테늄(Ru) 등과 같은 금속 또는 이들의 합금일 수 있지만 이들에 한정되는 것은 아니다. 기판 상부 패드는 도전성 커넥터가 부착되는 패드 및 칩 연결 단자가 부착되는 패드로 기능할 수 있다. 또한, 기판 하부 패드는 외부 연결 단자가 부착되는 패드로 기능할 수 있다. 기판 하부 패 드는 도 1a 및 1b를 참조하여 전술된 제1 및 제2 하부 패드(131, 132)의 일 예일 수 있다. 외부 연결 단자 는 예를 들면, 솔더볼 또는 범프일 수 있다. 외부 연결 단자는 제1 패키지와 외부 장치 사이를 전기적으로 연결할 수 있다. 반도체 칩은 패키지 기판의 상에 실장될 수 있다. 반도체 칩은 서로 반대된 활성면 및 비활성면 을 가지는 반도체 기판을 포함하고, 반도체 기판의 활성면 상에 형성된 반도체 소자층을 포함할 수 있다. 반도 체 칩은 서로 반대된 하면 및 상면을 포함하며, 반도체 칩의 하면에는 칩 패드가 마련될 수 있 다. 제1 반도체 칩의 칩 패드는 배선 구조(미도시)를 통하여 반도체 소자층에 전기적으로 연결될 수 있다. 반도체 칩은 비메모리 칩일 수 있다. 예를 들어, 반도체 칩은 로직 칩으로서, 예를 들어, 인공지능 반도체, 마이크로 프로세서, 그래픽 프로세서, 신호 프로세서, 네트워크 프로세서, 칩셋, 오디오 코덱, 비디오 코덱, 애플리케이션 프로세서, 또는 시스템 온 칩(System on Chip) 등으로 구현될 수 있으나, 이에 한정되는 것 은 아니다. 반도체 칩는 도 1a 내지 2b를 참조하여 전술된 메모리 컨트롤러에 대응할 수 있다. 일부 실시 예들에서, 반도체 칩은 메모리 칩으로서, 휘발성 메모리 칩 및/또는 비휘발성 메모리 칩을 포함 할 수 있다. 상기 휘발성 메모리 칩은 예를 들어, DRAM(dynamic random access memory), SRAM(static RAM), TRAM(thyristor RAM), ZRAM(zero capacitor RAM), 또는 TTRAM(Twin Transistor RAM)일 수 있다. 또한, 상기 비 휘발성 메모리 칩은 예를 들어, 플래시(flash) 메모리, MRAM(magnetic RAM), STT-MRAM(spin-transfer torque MRAM), FRAM(ferroelectric RAM), PRAM(phase change RAM), RRAM(resistive RAM), 나노튜브 RRAM(nanotube RRAM), 폴리머 RAM(polymer RAM), 또는 절연 저항 변화 메모리(insulator resistance change memory)일 수 있 다. 반도체 칩은 칩 패드가 마련된 일 표면이 하방을 향하도록 패키지 기판 상에 실장될 수 있다. 반도체 칩의 칩 패드는 반도체 칩의 입/출력 데이터 신호 전송을 위한 터미널, 또는 반도체 칩 의 전원 및/또는 접지를 위한 터미널로 이용될 수 있다. 몰딩층은 패키지 기판 상에 제공되며, 반도체 칩의 적어도 일부를 덮을 수 있다. 몰딩층은 반도체 칩의 적어도 일부를 외부 환경으로부터 보호하는 역할을 수행할 수 있다. 또한, 몰딩층은 반 도체 칩과 패키지 기판 사이의 틈을 채우고, 반도체 칩과 패키지 기판 사이에 개재된 칩 연결 단자를 감싸는 언더필 부분을 포함할 수 있다. 몰딩층은 주입 공정에 의해 적절한 양의 몰딩 물질을 반도체 칩 주변에 주입하고, 경화 공정을 통해 몰딩 물질이 경화되어 형성될 수 있다. 일부 실시예들에서, 몰딩층을 형성하기 위한 몰딩 물질은 에폭시계 (epoxy-group) 성형 수지 또는 폴리이미드계(polyimide-group) 성형 수지 등을 포함할 수 있다. 예를 들어, 몰 딩층은 에폭시 몰딩 컴파운드(epoxy molding compound, EMC)를 포함할 수 있다. 인터포저는 반도체 칩 및 몰딩층 상에 배치될 수 있다. 인터포저는 인터포저 기판을 포함할 수 있다. 인터포저 기판은 페놀 수지, 에폭시 수지, 폴리이미드 중에서 선택되는 적어도 하나의 물 질로 이루어지는 인터포저 기판 베이스를 포함할 수 있다. 인터포저 기판은 인터포저 기판 베이스 의 상면 및 하면에 각각 형성된 인터포저 상부 패드 및 인터포저 하부 패드를 포함할 수 있다. 상기 인터포저 기판 베이스 내에는 인터포저 상부 패드와 인터포저 하부 패드를 전기적으로 연 결시키기 위한 인터포저 내부 배선이 형성될 수 있다. 인터포저 상부 패드 및 인터포저 하부 패드는 예를 들어, 구리(Cu), 알루미늄(Al), 텅스텐(W), 티타 늄(Ti), 탄탈륨(Ta), 인듐(In), 몰리브덴(Mo), 망간(Mn), 코발트(Co), 주석(Sn), 니켈(Ni), 마그네슘(Mg), 레 늄(Re), 베릴륨(Be), 갈륨(Ga), 루테늄(Ru) 등과 같은 금속 또는 이들의 합금일 수 있지만 이들에 한정되는 것 은 아니다. 인터포저 상부 패드는 도 1a 및 1b를 참조하여 전술된 상부 패드의 일 예일 수 있다. 도전성 커넥터는 반도체 칩의 측벽으로부터 수평 방향으로부터 이격되도록 위치될 수 있다. 도전성 커넥터는 몰딩층의 관통홀 내에 수용될 수 있다. 도전성 커넥터는 수직 방향, 예를 들어, 패키 지 기판의 상면에 수직한 방향으로 연장되어, 대략 기둥 형상을 가질 수 있다. 도전성 커넥터의 하단은 패키지 기판의 상부 패드에 연결될 수 있고, 도전성 커넥터의 상 단은 인터포저 기판의 하면의 인터포저 하부 패드에 연결될 수 있다. 도전성 커넥터는 패키지 기판의 상부 패드와 인터포저 기판의 인터포저 하부 패드를 전기적으로 연결시킬 수 있다. 예를 들어, 도전성 커넥터는, 솔더(solder), 알루미늄(Al), 구리(Cu), 니켈(Ni), 텅스텐(W), 백금(Pt), 및 금(Au) 중에서 선택된 적어도 하나를 포함할 수 있다. 예시적인 실시 예들에서, 제1 패키지는 하나의 칩 패드에 전용되는 복수의 외부 연결 단자들을 포함할 수 있다. 예를 들어, 칩 패드는 클럭(CK) 신호를 출력하는 패드일 수 있고, 제1 및 2 외부 연결 단자들 (531, 532)은 클럭 신호(CK)에 전용되는 외부 연결 단자들일 수 있다. 제1 외부 연결 단자는 칩 패드(52 2)와 내부 배선을 통해 연결될 수 있다. 제2 외부 연결 단자는 내부 배선, 도전성 커넥터 및 인터포저 내부 배선을 통해 인터포저 상부 패드와 연결될 수 있다. 칩 패드와 연결되는 내부 배선은 패키지 기판 내에서 분기하지 않고 제1 외부 연결 단자와 연결될 수 있다. 즉, 칩 패드와 연결되는 내부 배선은 하나의 외부 연결 단자와 연결될 수 있다. 일 부 실시 예들에서, 반도체 패키지 외부에 위치하는 제2 반도체 칩(미도시)은 제1 외부 연결 단자를 통 해 제1 반도체 칩과 신호를 교환할 수 있다. 즉, 패키지 기판에서 분기하지 않는 내부 배선을 통해 신호가 교환되므로, 스터브 구조에 의한 신호 왜곡 현상이 개선될 수 있다. 제1 반도체 칩와 제2 반 도체 칩(미도시)이 제1 외부 연결 단자를 통해 신호를 교환하는 경우, 제2 외부 연결 단자는 제1 반 도체 칩에서 출력되는 신호를 전달하지 않을 수 있다. 즉, 제2 외부 연결 단자는 비연결(Not Connection) 상태일 수 있다. 일부 실시 예들에서, 제1 패키지 외부에 위치하는 제2 반도체 칩(미도시)은 기판 상부 패드를 통해 제 1 반도체 칩과 신호를 교환할 수 있다. 이 경우, 제1 외부 연결 단자와 제2 외부 연결 단자는 제1 패키지 외부에서 전기적으로 연결될 수 있다. 즉, 제1 외부 연결 단자와 제2 외부 연결 단자(53 2)가 전기적으로 연결됨으로써, 칩 패드에서 출력되는 신호는 기판 상부 패드를 통해 제2 반도체 칩 (미도시)에 전달될 수 있다. 도 3을 참조하면, 제1 및 2 외부 연결 단자들(531, 532)은 최단 거리 dmin 만큼 이격될 수 있다. 최단 거리 dmin은 제1 패키지의 하면에 형성되는 외부 연결 단자들 간의 최소 거리일 수 있다. 따라서, 제1 외부 연결 단자와 제2 외부 연결 단자가 제1 패키지 외부에서 전기적으로 연결되더라도 신호 경로가 짧아질 수 있으므로, 제1 반도체 칩과 제2 반도체 칩(미도시)은 신호를 안정적으로 교환할 수 있다. 본 개시의 예시적 실시 예에 따른 반도체 패키지는, 패키지 기판 내에 분기하지 않는 내부 배선을 포 함시킴으로써 제1 반도체 칩과 신호를 교환하는 제2 반도체 칩(미도시)의 위치와 관계 없이, 스터브 없는 신호 경로를 제공할 수 있다.도 4a 및 도 4b는 본 개시의 예시적 실시 예에 따른 반도체 패키지를 설명하는 단면도이다. 구체적으로, 도 4a 는 기판(300a) 상에 실장되는 제2 패키지(200a)를 포함하는 반도체 패키지(40a)를 구체적으로 나타내는 단면도 이고, 도 4b는 제1 패키지(100a) 상에 실장되는 제2 패키지(200a)를 포함하는 반도체 패키지(40b)를 구체적으로 나타내는 단면도이다. 도 1a 및 1b를 참조하여 전술된 내용은 도 4a 및 도 4b에도 적용될 수 있다. 또한, 도 4a 에서 설명된 내용은 도 4b에도 적용될 수 있다. 도 4a를 참조하면, 제1 패키지(100a)는 제1 반도체 칩(110a)를 포함할 수 있다. 제1 반도체 칩(110a)는 비메모 리 칩일 수 있다. 제1 패키지(100a)는 도 3을 참조하여 전술된 제1 패키지일 수 있다. 제1 반도체 칩(110 a)은 칩 패드(122a)를 통해 미리 결정된 신호를 출력하거나 수신할 수 있다. 일부 실시예들에서, 미리 결정된 신호는 기준 클럭(Ref_CK) 신호, 리셋(RESET) 신호, 데이터 입력(D_in) 신호 또는 데이터 출력(D_out) 신호 중 하나일 수 있다. 칩 패드(522a)는 칩 연결 단자(112a)를 통해 제1 하부 배선 구조(121a)와 연결될 수 있고, 제1 하부 배선 구조(121a)는 제1 기판 하부 패드(131a)와 연결될 수 있다. 제1 기판 하부 패드(131a)는 미리 결정된 신호를 외부로 전달하기 위한 제1 외부 연결 단자(141a)와 물리적으로 연결될 수 있다. 제1 하부 배선 구조 (121a)는 도 1a를 참조하여 전술된 제1 배선 구조에 대응될 수 있다. 기판는 제1 내지 3 패키지 기판 패드들(311a 내지 313a)을 포함할 수 있다. 도 4a에 도시된 바와 같이, 기 판 상에 제2 패키지(200a)가 실장되는 경우, 기판는 제1 패키지 기판 패드(311a)와 제2 패키지 기판 패드(312a)를 연결하는 기판 배선 구조(321a)를 포함할 수 있다. 도 4a를 참조하면, 제1 패키지(100a)는 도 1a의 제2 배선 구조에 대응하는 구조들을 포함할 수 있다. 구체 적으로, 제1 패키지(100a)는 제2 하부 배선 구조(122a), 도전성 커넥터(123a) 및 상부 배선 구조(124a)를 포함 할 수 있다. 제2 하부 배선 구조(122a), 도전성 커넥터(123a) 및 상부 배선 구조(124a)는, 제2 기판 하부 패드 (132a)와 인터포저 상부 패드(133a)를 물리적/전기적으로 연결하는 바이패스(bypass) 구조로 형성될 수 있다. 다만, 실시 예는 이에 제한되지 않으며, 제1 패키지(100a)는 인터포저 기판(612a), 몰딩층(541a) 및 기판 베이 스(512a)를 관통하여 인터포저 상부 패드(133a)와 제2 기판 하부 패드(132a)를 물리적/전기적으로 연결하는 수 직 연결 구조를 포함할 수도 있다. 수직 연결 구조는 실리콘 관통 전극(Trough Silicon Via, TSV)로 지칭될 수 있다. 도 4a의 인터포저 상부 패드(133a)는 도 1a의 상부 패드에 대응될 수 있다. 도 4a의 기판 하부 패드 (132a)는 도 1a의 하부 패드에 대응될 수 있다. 도 4a에 도시된 바와 같이, 제2 반도체 칩(210a)을 포함하는 제2 패키지(200a)가 반도체 기판(300a) 상에 실장 되는 경우, 제2 외부 연결 단자(142a)는 비연결(Not Connection, NC) 상태일 수 있다. 즉, 칩 패드(122a)에 전 용되는 제1 및 2 외부 연결 단자들(141a, 142a) 중, 제2 외부 연결 단자(142a)는 반도체 기판(300a)에 구비되는 배선 구조(예를 들어, 기판 배선 구조(321a))와 연결되지 않을 수 있다. 도 4b를 참조하면, 제2 패키지(200b)는 제1 패키지(100b) 상에 실장될 수 있다. 제2 패키지(200b)의 하면에 외 부 연결 단자(241b)가 형성될 수 있다. 외부 연결 단자(241b)는 미리 결정된 신호들에 대한 볼맵을 기초로 형성 될 수 있다. 예를 들어, 외부 연결 단자(241b)는 기준 클럭(Ref_CK) 신호, 리셋(RESET) 신호, 데이터 입력 (D_in) 신호 또는 데이터 출력(D_out) 신호들을 출력하거나 수신하기 위하여, 제2 패키지(200b)의 하면 상에 미 리 결정된 위치에 형성될 수 있다. 제1 패키지(100b)의 인터포저 상부 패드(133b)는 제2 패키지(200b)의 볼맵에 대응하는 위치에 형성될 수 있다. 제2 반도체 칩(210b)은 칩 패드(211b)를 통해 미리 정해진 신호를 출력할 수 있고, 미리 정해진 신호는 하부 배 선 구조(213b)를 통해 외부 연결 단자(241b)에 전달될 수 있다. 외부 연결 단자(241b)는 제1 패키지(100b)의 인 터포저 상부 패드(133b)와 연결될 수 있다. 미리 정해진 신호는 상부 배선 구조(124b), 도전성 커넥터(123b) 및 제2 하부 배선 구조(122b)를 통해 제2 외부 연결 단자(142b)로 전달될 수 있다. 제1 외부 연결 단자(141b)와 제 2 외부 연결 단자(142b)는 기판(300b)의 기판 배선 구조(321b)를 통해 전기적으로 연결될 수 있다. 따라서, 제2 메모리 칩(210b)와 제1 메모리 칩(110b)은 미리 정해진 신호를 교환할 수 있다. 도 5a 및 5b는 본 개시의 예시적 실시 예에 따른 제1 패키지의 볼맵을 나타내는 도면이다. 구체적으로, 도 5a 및 도 5b는 도 4b에 개시된 제1 패키지(100b)의 하면에 형성되는 외부 연결 단자들의 배치를 나타내는 도면이다. 도 5a는 Y축 방향 또는 X축 방향의 거리가 최단 거리인 외부 연결 단자들의 배치를 나타낸다. 즉, 도 5a는 직각 격자 패턴으로 배치된 외부 연결 단자들을 나타낸다. 도 5b는 X축 방향과 Y축 방향 사이의 임의의 방 향의 거리가 최단 거리인 외부 연결 단자들의 배치를 나타낼 수 있다. 즉, 도 5b는 대각선 격자 패턴으로 배치 된 외부 연결 단자들을 나타낸다.도 5a를 참조하면, 제1 패키지(100b)의 하면에는 복수의 외부 연결 단자들(810a)이 형성될 수 있다. 외부 연결 단자(810a)는 볼맵에 따라 미리 결정된 신호를 수신하거나 출력할 수 있다. 예를 들어, 외부 연결 단자는 양의 공급 전압(VDD), 음의 공급 전압(VSS), 기준 클럭(CK) 신호, 리셋(Rst) 신호, 제1 내지 4 데이터 입력 (Din1 내지 Din4) 신호들 또는 제1 내지 제4 데이터 출력(Do1 내지 D04) 신호들을 수신하거나 출력할 수 있다. 본 개시의 예시적 실시 예에 따르면, 제1 패키지(100b)의 하면에는 하나의 신호에 대한 이중화된 외부 연결 단 자들이 형성될 수 있다. 예를 들어, 제1 패키지(100b)의 하면에는 리셋(Rst) 신호에 대응하는 이중화된 외부 연 결 단자들(821a, 822a)이 형성될 수 있다. 다만 실시 예는 이에 제한되지 않으며, 양의 공급 전압(VDD), 음의 공급 전압(VSS), 기준 클럭(CK) 신호, 리셋(Rst) 신호, 제1 내지 4 데이터 입력(Din1 내지 Din4) 신호들 또는 제1 내지 제4 데이터 출력(Do1 내지 D04) 신호들 각각에 대응하는 이중화된 외부 연결 단자들이 형성될 수 있다. 도 4b를 참조하여 전술된 바와 같이, 제1 외부 연결 단자(821a)는 제1 패키지(100a)에 포함된 제1 반도체 칩 (210a)의 칩 패드(211a)과 연결될 수 있다. 즉, 제1 외부 연결 단자(821a)는 제1 반도체 칩(210a)과 연결되므로, 칩 연결(chip connection) 외부 연결 단자로 지칭될 수 있다. 제2 외부 연결 단자는 제1 패키 지(100a)의 상면에 형성되는 인터포저 상부 패드(612a)와 연결될 수 있다. 즉, 제2 외부 연결 단자(822a)는 제1 패키지(100b)를 관통하는 바이패스 구조와 연결되므로, 바이패스 연결(bypass connection) 외부 연결 단자로 지 칭될 수 있다. 이중화된 외부 연결 단자들(821a, 822a)은 기판에 형성되는 기판 배선 구조(321a)에 의해 전기적으로 연결될 수 있다. 도 5a를 참조하면, 이중화된 외부 연결 단자들(821a, 822a)은 제1 거리(Pitch 1)만큼 이격될 수 있다. 제1 거리 (Pitch 1)는 제1 패키지(100b)의 하면에 형성되는 복수의 외부 연결 단자들 간의 최단 거리일 수 있다. 도 5a에 서 제1 거리(Pitch 1)가 Y축 방향의 거리인 것으로 도시되어 있으나, 일부 실시 예들에서, 제1 거리(Pitch 1)는 X축 방향의 거리일 수도 있다. 제1 외부 연결 단자(821a)와 제2 외부 연결 단자(822a)가 최단 거리에 배치되므 로, 신호 경로가 짧아질 수 있고, 제1 반도체 칩(110b)과 제2 반도체 칩(210b)은 신호를 안정적으로 교환할 수 있다. 일부 실시 예들에서, 도 5a와 달리, 일부 실시 예들에서, 리셋(Rst) 신호에 대응하는 외부 연결 단자들 (821a, 822a) 뿐만 아니라 기준 클럭(CK) 신호, 제1 내지 4 데이터 입력(Din1 내지 Din4) 신호들 또는 제1 내 지 제4 데이터 출력(Do1 내지 D04) 신호들에 각각 대응하는 이중화된 외부 연결 단자들은 제1 거리(Pitch 1)만 큼 이격될 수 있다. 도 5b를 참조하면, 제1 패키지(100b)의 하면에는 하나의 신호에 대한 이중화된 외부 연결 단자들이 형성될 수 있다. 예를 들어, 제1 패키지(100b)의 하면에는 제1 데이터 입력(Din1) 신호에 대한 이중화된 외부 연결 단자들 (821b, 822b)이 형성될 수 있다. 도 5a와 달리, 도 5b의 이중화된 외부 연결 단자들(821b, 822b)은 제2 거리(Pitch 2)만큼 이격될 수 있다. 제2 거리(Pitch 2)는 제1 패키지(100b)의 하면에 형성되는 복수의 외부 연결 단자들 간의 최단 거리일 수 있다. 도 5a의 제1 거리(Pitch 1)와 달리, 제2 거리(Patch 2)는 X축 방향과 Y축 방향 사이의 방향의 최단 거리일 수 있다. 제1 외부 연결 단자(821b)와 제2 외부 연결 단자(822b)가 최단 거리에 배치되므로, 신호 경로가 짧아질 수 있고, 제1 반도체 칩(110b)과 제2 반도체 칩(210b)은 신호를 안정적으로 교환할 수 있다. 도 6a 및 6b는 본 개시의 예시적 실시 예에 따른 제1 패키지의 볼맵을 나타내는 도면이다. 구체적으로, 도 6a 및 6b는 도 4a에 개시된 제1 패키지(100a)의 하면에 형성되는 외부 연결 단자들의 배치를 나타내는 도면이다. 도 6a는 Y축 방향 또는 X축 방향의 거리가 최단 거리인 외부 연결 단자들의 배치를 나타낸다. 즉, 도 6a는 직각 격자 패턴으로 배치된 외부 연결 단자들을 나타낸다. 도 6b는 X축 방향과 Y축 방향 사이의 임의의 방향의 거리 가 최단 거리인 외부 연결 단자들의 배치를 나타낼 수 있다. 즉, 도 6b는 대각선 격자 패턴으로 배치된 외부 연 결 단자들을 나타낸다. 도 5a 및 5b의 설명과 중복되는 내용은 생략될 수 있다. 도 6a를 참조하면, 제2 외부 연결 단자(922a)는 비연결(Not Connection, NC) 상태일 수 있다. 즉, 제2 외부 연 결 단자(922a)는 기판 베이스(512a)에 포함되는 배선 구조(예를 들어, 도 4a의 기판 배선 구조(321a))와 연결되 지 않을 수 있다. 또한, 도 5a와 달리, 제1 패키지(100a) 하면에 형성되는 제1 및 2 외부 연결 단자(921a, 922a)는 서로 전기적으로 격리될 수 있다. 즉, 제1 반도체 칩(110a)과 제2 반도체 칩(210a)은 스터브 구조가 없 는 신호 경로를 통해 안정적으로 신호를 교환할 수 있다. 도 7은 본 발명의 예시적 실시예들에 따른 전자 시스템의 블록 다이어그램이다. 상기 전자 시스템은 제어부, 입출력 장치 (I/O), 메모리, 및 인터페이스를 포 함하며, 이들은 각각 버스를 통해 상호 연결되어 있다. 상기 제어부는 마이크로프로세서 (microprocessor), 디지탈 신호 프로세서, 또는 이들과 유사한 처리 장 치 중 적어도 하나를 포함할 수 있다. 상기 입출력 장치는 키패드 (keypad), 키보드 (keyboard), 또는 디 스플레이 (display) 중 적어도 하나를 포함할 수 있다. 상기 메모리는 제어부에 의해 실행된 명령 을 저장하는 데 사용될 수 있다. 예를 들면, 상기 메모리는 유저 데이타 (user data)를 저장하는 데 사용 될 수 있다. 상기 전자 시스템은 무선 통신 장치, 또는 무선 환경 하에서 정보를 전송 및/또는 수신할 수 있는 장치를 구성할 수 있다. 상기 전자 시스템에서 무선 커뮤니케이션 네트워크를 통해 데이터를 전송/수신하기 위하 여 상기 인터페이스는 무선 인터페이스로 구성될 수 있다. 상기 인터페이스는 안테나 및/또는 무선 트랜시버 (wireless transceiver)를 포함할 수 있다. 일부 실시예에서, 상기 전자 시스템은 제3 세대 통 신 시스템, 예를 들면, CDMA(code division multiple access), GSM (global system for mobile communications), NADC (north American digital cellular), E-TDMA (extended-time division multiple access), 및/또는 WCDMA (wide band code division multiple access)와 같은 제3 세대 통신 시스템의 통신 인 터페이스 프로토콜에 사용될 수 있다. 제어부는 도 1a, 1b, 4a, 4b를 통해 전술된 제1 패키지(100, 40a, 40b) 또는 도 3을 통해 전술된 반도체 패키지로 구현될 수 있다. 메모리는 도 1a, 1b, 4a, 4b를 통해 전술된 제2 패키지(200, 200a, 200b)로 구현될 수 있다. 도 8은 본 발명의 일 실시예에 따른 UFS 시스템에 대해 설명하기 위한 도면이다. UFS 시스템은 JEDEC(Joint Electron Device Engineering Council)에서 발표하는 UFS 표준을 따르는 시스템으로서, UFS 호스 트, UFS 장치 및 UFS 인터페이스를 포함할 수 있다. UFS 호스트는 도 1a, 1b, 4a, 4b 를 통해 전술된 제1 패키지(100, 40a, 40b)에 포함되는 제1 반도체 칩(110, 110a, 110b) 또는 도 3을 통해 전 술된 반도체 칩에 포함될 수 있다. UFS 장치는 도 1a, 1b, 4a, 4b를 통해 전술된 제2 패키지(200, 200a, 200b)에 포함되는 제2 반도체 칩(210, 210a, 210b)에 포함될 수 있다. 도 8을 참조하면, UFS 호스트와 UFS 장치는 UFS 인터페이스를 통해 상호 연결될 수 있다. UFS 호스트 컨트롤러는 도 1의 메모리 컨트롤러에 대응될 수 있다. UFS 장치 컨트롤러 및 비 휘발성 메모리는 도 1의 메모리 장치에 대응될 수 있다. UFS 호스트는 UFS 호스트 컨트롤러, 애플리케이션, UFS 드라이버, 호스트 메모리 및 UIC(UFS interconnect) 레이어를 포함할 수 있다. UFS 장치는 UFS 장치 컨트롤러 , 비휘발성 메모리, 스토리지 인터페이스, 장치 메모리, UIC 레이어 및 레귤레 이터를 포함할 수 있다. 비휘발성 메모리는 복수의 메모리 유닛으로 구성될 수 있으며, 이와 같은 메모리 유닛은 2D 구조 혹은 3D 구조의 V-NAND 플래시 메모리를 포함할 수 있으나, PRAM 및/또는 RRAM 등의 다른 종류의 비휘발성 메모리를 포함할 수도 있다. UFS 장치 컨트롤러와 비휘발성 메모리 는 스토리지 인터페이스를 통해 서로 연결될 수 있다. 스토리지 인터페이스는 토글(Toggle) 혹은 온파이(ONFI)와 같은 표준 규약을 준수하도록 구현될 수 있다. 애플리케이션은 UFS 장치의 기능을 이용하기 위해 UFS 장치와의 통신을 원하는 프로그램을 의미할 수 있다. 애플리케이션은 UFS 장치에 대한 입출력을 위해 입출력 요청(input-output request, IOR)을 UFS 드라이버로 전송할 수 있다. 입출력 요청(IOR)은 데이터의 독출(read) 요청, 저장 (write) 요청 및/또는 소거(discard) 요청 등을 의미할 수 있으나, 반드시 이에 한정되는 것은 아니다. UFS 드라이버는 UFS-HCI(host controller interface)를 통해 UFS 호스트 컨트롤러를 관리할 수 있 다. UFS 드라이버는 애플리케이션에 의해 생성된 입출력 요청을 UFS 표준에 의해 정의된 UFS 명령 으로 변환하고, 변환된 UFS 명령을 UFS 호스트 컨트롤러로 전달할 수 있다. 하나의 입출력 요청은 복수의 UFS 명령으로 변환될 수 있다. UFS 명령은 기본적으로 SCSI 표준에 의해 정의된 명령일 수 있지만, UFS 표준 전 용 명령일 수도 있다. UFS 호스트 컨트롤러는 UFS 드라이버에 의해 변환된 UFS 명령을 UIC 레이어와 UFS 인터페이 스를 통해 UFS 장치의 UIC 레이어로 전송할 수 있다. 이 과정에서, UFS 호스트 컨트롤러 의 UFS 호스트 레지스터는 명령 큐(command queue, CQ)로서의 역할을 수행할 수 있다. UFS 호스트 측의 UIC 레이어는 MIPI M-PHY와 MIPI UniPro를 포함할 수 있으며, UFS 장치 측의 UIC 레이어 또한 MIPI M-PHY와 MIPI UniPro을 포함할 수 있다. UFS 인터페이스는 기준 클럭(REF_CLK)을 전송하는 라인, UFS 장치에 대한 하드웨어 리셋 신호 (RESET_n)를 전송하는 라인, 차동 입력 신호 쌍(DIN_t와 DIN_c)을 전송하는 한 쌍의 라인 및 차동 출력 신호 쌍 (DOUT_t와 DOUT_c)을 전송하는 한 쌍의 라인을 포함할 수 있다. 예를 들어, 도 5a 내지 6b를 참조하면, 하드웨 어 리셋 신호(RESET_n)를 전송하는 라인은, 리셋(Rst) 신호에 대한 이중화된 외부 연결 단자들을 포함할 수 있 다. 차동 입력 신호 쌍(DIN_t와 DIN_c)을 전송하는 한 쌍의 라인은, 제1 내지 4 데이터 입력(Din1 내지 Din4) 신호 각각에 대한 이중화된 외부 연결 단자들을 포함할 수 있다. 차동 출력 신호 쌍(DOUT_t와 DOUT_c)을 전송하 는 한 쌍의 라인은, 제1 내지 4 데이터 출력(Do1 내지 Do4) 신호 각각에 대한 이중화된 외부 연결 단자들을 포 함할 수 있다. UFS 호스트로부터 UFS 장치로 제공되는 기준 클럭의 주파수 값은 19.2MHz, 26MHz, 38.4MHz 및 52MHz의 네 개의 값 중 하나일 수 있으나, 반드시 이에 한정되지는 않는다. UFS 호스트는 동작 중에도, 즉 UFS 호스트와 UFS 장치 사이에서 데이터 송수신이 수행되는 중에도 기준 클럭의 주파수 값을 변 경할 수 있다. UFS 장치는 위상 동기 루프(phase-locked loop, PLL) 등을 이용하여, UFS 호스트로 부터 제공받은 기준 클럭으로부터 다양한 주파수의 클럭을 생성할 수 있다. 또한, UFS 호스트는 기준 클 럭의 주파수 값을 통해 UFS 호스트와 UFS 장치 간의 데이터 전송률(data rate)의 값을 설정할 수도 있다. 즉, 상기 데이터 전송률의 값은 기준 클럭의 주파수 값에 의존하여 결정될 수 있다. UFS 인터페이스는 복수의 레인들(multiple lanes)을 지원할 수 있으며, 각 레인은 차동(differential) 쌍으로 구현될 수 있다. 예컨대, UFS 인터페이스는 하나 이상의 수신 레인(receive lane)과 하나 이상의 송신 레인(transmit lane)을 포함할 수 있다. 도 13에서, 차동 입력 신호 쌍(DIN_T와 DIN_C)을 전송하는 한 쌍의 라 인은 수신 레인을, 차동 출력 신호 쌍(DOUT_T와 DOUT_C)을 전송하는 한 쌍의 라인은 송신 레인을 각각 구성할 수 있다. 도 13에서는 하나의 송신 레인과 하나의 수신 레인을 도시하였지만, 송신 레인과 수신 레인의 수는 변 경될 수 있다. 수신 레인 및 송신 레인은 직렬 통신(serial communication) 방식으로 데이터를 전송할 수 있으며, 수신 레인과 송신 레인이 분리된 구조에 의해 UFS 호스트와 UFS 장치 간의 풀 듀플렉스(full-duplex) 방식의 통 신이 가능하다. 즉, UFS 장치는 수신 레인을 통해 UFS 호스트로부터 데이터를 수신받는 동안에도, 송신 레인을 통해 UFS 호스트로 데이터를 송신할 수 있다. 또한, UFS 호스트로부터 UFS 장치(120 0)로의 명령과 같은 제어 데이터와, UFS 호스트가 UFS 장치의 비휘발성 메모리에 저장하고자 하거나 비휘발성 메모리로부터 독출하고자 하는 사용자 데이터는 동일한 레인을 통해 전송될 수 있다. 이 에 따라, UFS 호스트와 UFS 장치 간에는 한 쌍의 수신 레인과 한 쌍의 송신 레인 외에 데이터 전송 을 위한 별도의 레인이 더 구비될 필요가 없다. UFS 장치의 UFS 장치 컨트롤러는 UFS 장치의 동작을 전반적으로 제어할 수 있다. UFS 장치 컨트롤러는 논리적인 데이터 저장 단위인 LU(logical unit)를 통해 비휘발성 메모리를 관리 할 수 있다. LU의 개수는 8개일 수 있으나, 이에 한정되는 것은 아니다. UFS 장치 컨트롤러는 플래 시 변환 계층(flash translation layer, FTL)을 포함할 수 있으며, FTL의 어드레스 매핑(address mapping) 정 보를 이용하여 UFS 호스트로부터 전달된 논리적인 데이터 주소, 예컨대 LBA(logical block address)를 물리적인 데이터 주소로, 예컨대 PBA(physical block address)로 변환할 수 있다. UFS 시스템에서 사용 자 데이터(user data)의 저장을 위한 논리 블록(logical block)은 소정 범위의 크기를 가질 수 있다. 예컨대, 논리 블록의 최소 크기는 4Kbyte로 설정될 수 있다. UFS 호스트로부터의 명령이 UIC 레이어를 통해 UFS 장치로 입력되면, UFS 장치 컨트롤러 는 입력된 명령에 따른 동작을 수행하고, 상기 동작이 완료되면 완료 응답을 UFS 호스트로 전송할 수 있다. 일례로서, UFS 호스트가 UFS 장치에 사용자 데이터를 저장하고자 할 경우, UFS 호스트는 데 이터 저장 명령을 UFS 장치로 전송할 수 있다. 사용자 데이터를 전송받을 준비가 되었다(ready-to- transfer)는 응답을 UFS 장치로부터 수신하면, UFS 호스트는 사용자 데이터를 UFS 장치로 전송할 수 있다. UFS 장치 컨트롤러는 전송받은 사용자 데이터를 장치 메모리 내에 임시로 저장하 고, FTL의 어드레스 매핑 정보에 기초하여 장치 메모리에 임시로 저장된 사용자 데이터를 비휘발성 메모 리의 선택된 위치에 저장할 수 있다. 또 다른 예로서, UFS 호스트가 UFS 장치에 저장된 사용자 데이터를 독출하고자 할 경우, UFS 호스 트는 데이터 독출 명령을 UFS 장치로 전송할 수 있다. 명령을 수신한 UFS 장치 컨트롤러는상기 데이터 독출 명령에 기초하여 비휘발성 메모리로부터 사용자 데이터를 독출하고, 독출된 사용자 데 이터를 장치 메모리 내에 임시로 저장할 수 있다. 이러한 독출 과정에서, UFS 장치 컨트롤러는 내 장된 ECC(error correction code) 엔진(미도시)을 이용하여, 독출된 사용자 데이터의 에러를 검출하고 정정할 수 있다. 보다 구체적으로, ECC 엔진은 비휘발성 메모리에 기입될 기입 데이터에 대하여 패리티 비트 (parity bit)들을 생성할 수 있으며, 이와 같이 생성된 패리티 비트들은 기입 데이터와 함께 비휘발성 메모리 내에 저장될 수 있다. 비휘발성 메모리로부터의 데이터 독출 시, ECC 엔진은 독출 데이터와 함께 비휘발성 메모리로부터 독출되는 패리티 비트들을 이용하여 독출 데이터의 에러를 정정하고, 에러가 정정 된 독출 데이터를 출력할 수 있다. 그리고, UFS 장치 컨트롤러는 장치 메모리 내에 임시로 저장된 사용자 데이터를 UFS 호스트 로 전송할 수 있다. 아울러, UFS 장치 컨트롤러는 AES(advanced encryption standard) 엔진(미도시)을 더 포함할 수 있다. AES 엔진은, UFS 장치 컨트롤러로 입력되는 데이터에 대한 암호화(encryption) 동작 과 복호화(decryption) 동작 중 적어도 하나를, 대칭 키 알고리즘(symmetric-key algorithm)을 이용하여 수행 할 수 있다. UFS 호스트는 명령 큐로 기능할 수 있는 UFS 호스트 레지스터에 UFS 장치로 송신될 명령들을 순서에 따라 저장하고, 상기 순서대로 UFS 장치에 명령을 송신할 수 있다. 이 때, UFS 호스트는 이 전에 송신된 명령이 아직 UFS 장치에 의해 처리 중인 경우에도, 즉 이전에 송신된 명령이 UFS 장치(120 0)에 의해 처리가 완료되었다는 통지를 받기 전에도 명령 큐에 대기 중인 다음 명령을 UFS 장치로 송신할 수 있으며, 이에 따라 UFS 장치 역시 이전에 송신된 명령을 처리하는 중에도 다음 명령을 UFS 호스트 로부터 수신할 수 있다. 이와 같은 명령 큐에 저장될 수 있는 명령의 최대 개수(queue depth)는 예컨대 32개일 수 있다. 또한, 명령 큐는 헤드 포인터(head point)와 테일 포인터(tail pointer)를 통해 큐에 저장된 명령 열의 시작과 끝을 각각 나타내는 원형 큐(circular queue) 타입으로 구현될 수 있다. 복수의 메모리 유닛 각각은 메모리 셀 어레이(미도시)와 상기 메모리 셀 어레이의 작동을 제어하는 제어 회로(미도시)를 포함할 수 있다. 상기 메모리 셀 어레이는 2차원 메모리 셀 어레이 또는 3차원 메모리 셀 어레 이를 포함할 수 있다. 메모리 셀 어레이는 복수의 메모리 셀을 포함하며, 각각의 메모리 셀은 1비트의 정보를 저장하는 셀(single level cell, SLC)일 수도 있지만, MLC(multi level cell), TLC(triple level cell), QLC(quadruple level cell)와 같이 2비트 이상의 정보를 저장하는 셀일 수도 있다. 3차원 메모리 셀 어레이는 적어도 하나의 메모리 셀이 다른 메모리 셀의 위에 위치하도록 수직으로 배향되는(vertically oriented) 수직 NAND 스트링을 포함할 수 있다. UFS 장치에는 전원 전압으로서 VCC, VCCQ, VCCQ2 등이 입력될 수 있다. VCC는 UFS 장치를 위한 주 전원 전압으로서, 2.4~3.6V의 값을 가질 수 있다. VCCQ는 낮은 범위의 전압을 공급하기 위한 전원 전압으로서, 주로 UFS 장치 컨트롤러를 위한 것이며. 1.14~1.26V의 값을 가질 수 있다. VCCQ2는 VCC보다는 낮지만 VCCQ보다는 높은 범위의 전압을 공급하기 위한 전원 전압으로서, 주로 MIPI M-PHY와 같은 입출력 인터페 이스를 위한 것이며, 1.7~1.95V의 값을 가질 수 있다. 상기 전원 전압들은 레귤레이터를 거쳐 UFS 장치 의 각 구성 요소들을 위해 공급될 수 있다. 레귤레이터는 전술한 전원 전압들 중 서로 다른 것에 각각 연결되는 단위 레귤레이터의 집합으로 구현될 수 있다. 이상에서와 같이 도면과 명세서에서 예시적인 실시 예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시 예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한"}
{"patent_id": "10-2021-0041260", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따 라서, 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.도면 도면1a 도면1b 도면2a 도면2b 도면3 도면4a 도면4b 도면5a 도면5b 도면6a 도면6b 도면7 도면8"}
{"patent_id": "10-2021-0041260", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1a 및 1b는 본 개시의 예시적 실시 예에 따른 반도체 패키지의 개략적인 단면도이다. 도 2a 및 2b는 스터브 구조를 설명하기 위한 블록도이다. 도 3은 본 발명의 예시적인 실시예들에 따른 제1 패키지를 나타내는 단면도이다. 도 4a 및 도 4b는 본 개시의 예시적 실시 예에 따른 반도체 패키지를 설명하는 단면도이다. 도 5a 및 5b는 본 개시의 예시적 실시 예에 따른 제1 패키지의 볼맵을 나타내는 도면이다. 도 6a 및 6b는 본 개시의 예시적 실시 예에 따른 제1 패키지의 볼맵을 나타내는 도면이다. 도 7은 본 발명의 예시적 실시예들에 따른 전자 시스템의 블록 다이어그램이다.도 8은 본 발명의 일 실시예에 따른 UFS 시스템에 대해 설명하기 위한 도면이다."}
