

vunit regfile_psl(regfile) {

    default clock is rising_edge(clk);

}