TimeQuest Timing Analyzer report for CPU
Thu Jun 28 21:09:41 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'clk'
 13. Slow Model Hold: 'clk'
 14. Slow Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Fast Model Setup Summary
 20. Fast Model Hold Summary
 21. Fast Model Recovery Summary
 22. Fast Model Removal Summary
 23. Fast Model Minimum Pulse Width Summary
 24. Fast Model Setup: 'clk'
 25. Fast Model Hold: 'clk'
 26. Fast Model Minimum Pulse Width: 'clk'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Multicorner Timing Analysis Summary
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Setup Transfers
 37. Hold Transfers
 38. Report TCCS
 39. Report RSKM
 40. Unconstrained Paths
 41. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; CPU                                                               ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F256C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; CPU.sdc       ; OK     ; Thu Jun 28 21:09:39 2018 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 4.000  ; 250.0 MHz ; 0.000 ; 2.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------+
; Slow Model Fmax Summary                       ;
+---------+-----------------+------------+------+
; Fmax    ; Restricted Fmax ; Clock Name ; Note ;
+---------+-----------------+------------+------+
; 7.3 MHz ; 7.3 MHz         ; clk        ;      ;
+---------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+-------+----------+---------------+
; Clock ; Slack    ; End Point TNS ;
+-------+----------+---------------+
; clk   ; -132.895 ; -12355.573    ;
+-------+----------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.611 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -0.564 ; -307.468              ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                               ;
+----------+-----------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node                               ; To Node                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+-----------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -132.895 ; registerfile:RegisterFile|registerB[31] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a8~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.112      ; 136.967    ;
; -132.886 ; registerfile:RegisterFile|registerB[31] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.112      ; 136.958    ;
; -132.881 ; registerfile:RegisterFile|registerB[31] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a24~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.115      ; 136.956    ;
; -132.861 ; registerfile:RegisterFile|registerB[31] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.117      ; 136.938    ;
; -132.860 ; registerfile:RegisterFile|registerB[31] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.115      ; 136.935    ;
; -132.848 ; registerfile:RegisterFile|registerB[31] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.119      ; 136.927    ;
; -132.836 ; registerfile:RegisterFile|registerB[31] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a28~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.117      ; 136.913    ;
; -132.823 ; registerfile:RegisterFile|registerB[28] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a8~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.119      ; 136.902    ;
; -132.814 ; registerfile:RegisterFile|registerB[28] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.119      ; 136.893    ;
; -132.809 ; registerfile:RegisterFile|registerB[28] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a24~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.122      ; 136.891    ;
; -132.789 ; registerfile:RegisterFile|registerB[28] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.124      ; 136.873    ;
; -132.788 ; registerfile:RegisterFile|registerB[28] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.122      ; 136.870    ;
; -132.776 ; registerfile:RegisterFile|registerB[28] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.126      ; 136.862    ;
; -132.764 ; registerfile:RegisterFile|registerB[28] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a28~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.124      ; 136.848    ;
; -132.748 ; registerfile:RegisterFile|registerB[29] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a8~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.119      ; 136.827    ;
; -132.739 ; registerfile:RegisterFile|registerB[29] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.119      ; 136.818    ;
; -132.734 ; registerfile:RegisterFile|registerB[29] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a24~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.122      ; 136.816    ;
; -132.714 ; registerfile:RegisterFile|registerB[29] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.124      ; 136.798    ;
; -132.713 ; registerfile:RegisterFile|registerB[29] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.122      ; 136.795    ;
; -132.701 ; registerfile:RegisterFile|registerB[29] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.126      ; 136.787    ;
; -132.689 ; registerfile:RegisterFile|registerB[29] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a28~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.124      ; 136.773    ;
; -132.509 ; registerfile:RegisterFile|registerB[31] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.119      ; 136.588    ;
; -132.503 ; registerfile:RegisterFile|registerB[20] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a8~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.114      ; 136.577    ;
; -132.494 ; registerfile:RegisterFile|registerB[20] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.114      ; 136.568    ;
; -132.489 ; registerfile:RegisterFile|registerB[20] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a24~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.117      ; 136.566    ;
; -132.469 ; registerfile:RegisterFile|registerB[20] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.119      ; 136.548    ;
; -132.468 ; registerfile:RegisterFile|registerB[20] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.117      ; 136.545    ;
; -132.456 ; registerfile:RegisterFile|registerB[20] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.121      ; 136.537    ;
; -132.444 ; registerfile:RegisterFile|registerB[20] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a28~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.119      ; 136.523    ;
; -132.437 ; registerfile:RegisterFile|registerB[28] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.126      ; 136.523    ;
; -132.392 ; registerfile:RegisterFile|registerB[21] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a8~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.114      ; 136.466    ;
; -132.383 ; registerfile:RegisterFile|registerB[21] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.114      ; 136.457    ;
; -132.378 ; registerfile:RegisterFile|registerB[21] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a24~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.117      ; 136.455    ;
; -132.362 ; registerfile:RegisterFile|registerB[29] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.126      ; 136.448    ;
; -132.358 ; registerfile:RegisterFile|registerB[21] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.119      ; 136.437    ;
; -132.357 ; registerfile:RegisterFile|registerB[21] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.117      ; 136.434    ;
; -132.345 ; registerfile:RegisterFile|registerB[21] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.121      ; 136.426    ;
; -132.333 ; registerfile:RegisterFile|registerB[21] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a28~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.119      ; 136.412    ;
; -132.221 ; registerfile:RegisterFile|registerB[19] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a8~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.114      ; 136.295    ;
; -132.212 ; registerfile:RegisterFile|registerB[19] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.114      ; 136.286    ;
; -132.207 ; registerfile:RegisterFile|registerB[19] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a24~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.117      ; 136.284    ;
; -132.195 ; reg32bits:RegCtrl0|dataOut[19]          ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a8~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.120      ; 136.275    ;
; -132.187 ; registerfile:RegisterFile|registerB[19] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.119      ; 136.266    ;
; -132.186 ; reg32bits:RegCtrl0|dataOut[19]          ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.120      ; 136.266    ;
; -132.186 ; registerfile:RegisterFile|registerB[19] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.117      ; 136.263    ;
; -132.181 ; reg32bits:RegCtrl0|dataOut[19]          ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a24~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.123      ; 136.264    ;
; -132.174 ; registerfile:RegisterFile|registerB[19] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.121      ; 136.255    ;
; -132.162 ; registerfile:RegisterFile|registerB[19] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a28~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.119      ; 136.241    ;
; -132.161 ; reg32bits:RegCtrl0|dataOut[19]          ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.125      ; 136.246    ;
; -132.160 ; reg32bits:RegCtrl0|dataOut[19]          ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.123      ; 136.243    ;
; -132.148 ; reg32bits:RegCtrl0|dataOut[19]          ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.127      ; 136.235    ;
; -132.136 ; reg32bits:RegCtrl0|dataOut[19]          ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a28~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.125      ; 136.221    ;
; -132.117 ; registerfile:RegisterFile|registerB[20] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.121      ; 136.198    ;
; -132.115 ; registerfile:RegisterFile|registerB[25] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a8~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.119      ; 136.194    ;
; -132.106 ; registerfile:RegisterFile|registerB[30] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a8~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.119      ; 136.185    ;
; -132.106 ; registerfile:RegisterFile|registerB[25] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.119      ; 136.185    ;
; -132.101 ; registerfile:RegisterFile|registerB[25] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a24~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.122      ; 136.183    ;
; -132.097 ; registerfile:RegisterFile|registerB[30] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.119      ; 136.176    ;
; -132.092 ; registerfile:RegisterFile|registerB[30] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a24~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.122      ; 136.174    ;
; -132.081 ; registerfile:RegisterFile|registerB[25] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.124      ; 136.165    ;
; -132.080 ; registerfile:RegisterFile|registerB[25] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.122      ; 136.162    ;
; -132.072 ; registerfile:RegisterFile|registerB[30] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.124      ; 136.156    ;
; -132.071 ; registerfile:RegisterFile|registerB[30] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.122      ; 136.153    ;
; -132.068 ; registerfile:RegisterFile|registerB[25] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.126      ; 136.154    ;
; -132.059 ; registerfile:RegisterFile|registerB[30] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.126      ; 136.145    ;
; -132.056 ; registerfile:RegisterFile|registerB[25] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a28~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.124      ; 136.140    ;
; -132.055 ; registerfile:RegisterFile|registerB[27] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a8~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.119      ; 136.134    ;
; -132.047 ; registerfile:RegisterFile|registerB[30] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a28~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.124      ; 136.131    ;
; -132.046 ; registerfile:RegisterFile|registerB[27] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.119      ; 136.125    ;
; -132.041 ; registerfile:RegisterFile|registerB[27] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a24~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.122      ; 136.123    ;
; -132.021 ; registerfile:RegisterFile|registerB[27] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.124      ; 136.105    ;
; -132.020 ; registerfile:RegisterFile|registerB[27] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.122      ; 136.102    ;
; -132.008 ; registerfile:RegisterFile|registerB[27] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.126      ; 136.094    ;
; -132.006 ; registerfile:RegisterFile|registerB[21] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.121      ; 136.087    ;
; -131.996 ; registerfile:RegisterFile|registerB[27] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a28~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.124      ; 136.080    ;
; -131.982 ; extend:Extend|dataOut[15]               ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a8~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.120      ; 136.062    ;
; -131.973 ; extend:Extend|dataOut[15]               ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.120      ; 136.053    ;
; -131.968 ; extend:Extend|dataOut[15]               ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a24~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.123      ; 136.051    ;
; -131.948 ; extend:Extend|dataOut[15]               ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.125      ; 136.033    ;
; -131.947 ; extend:Extend|dataOut[15]               ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.123      ; 136.030    ;
; -131.935 ; extend:Extend|dataOut[15]               ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.127      ; 136.022    ;
; -131.923 ; extend:Extend|dataOut[15]               ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a28~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.125      ; 136.008    ;
; -131.854 ; registerfile:RegisterFile|registerB[24] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a8~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.119      ; 135.933    ;
; -131.845 ; registerfile:RegisterFile|registerB[24] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.119      ; 135.924    ;
; -131.840 ; registerfile:RegisterFile|registerB[24] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a24~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.122      ; 135.922    ;
; -131.835 ; registerfile:RegisterFile|registerB[19] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.121      ; 135.916    ;
; -131.820 ; registerfile:RegisterFile|registerB[24] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.124      ; 135.904    ;
; -131.819 ; registerfile:RegisterFile|registerB[24] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.122      ; 135.901    ;
; -131.809 ; reg32bits:RegCtrl0|dataOut[19]          ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.127      ; 135.896    ;
; -131.807 ; registerfile:RegisterFile|registerB[24] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.126      ; 135.893    ;
; -131.797 ; registerfile:RegisterFile|registerB[15] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a8~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.120      ; 135.877    ;
; -131.795 ; registerfile:RegisterFile|registerB[24] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a28~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.124      ; 135.879    ;
; -131.788 ; registerfile:RegisterFile|registerB[15] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.120      ; 135.868    ;
; -131.783 ; registerfile:RegisterFile|registerB[15] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a24~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.123      ; 135.866    ;
; -131.763 ; registerfile:RegisterFile|registerB[15] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.125      ; 135.848    ;
; -131.762 ; registerfile:RegisterFile|registerB[15] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.123      ; 135.845    ;
; -131.759 ; registerfile:RegisterFile|registerB[22] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a8~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.119      ; 135.838    ;
; -131.750 ; registerfile:RegisterFile|registerB[22] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.119      ; 135.829    ;
; -131.750 ; registerfile:RegisterFile|registerB[15] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.127      ; 135.837    ;
; -131.745 ; registerfile:RegisterFile|registerB[22] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a24~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.122      ; 135.827    ;
+----------+-----------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                         ;
+-------+--------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.611 ; datamemory:DataMemory|mem_rtl_0_bypass[35] ; datamemory:DataMemory|dataOut[6]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.897      ;
; 0.612 ; reg32bits:RegD1|dataOut[14]                ; reg32bits:RegD2|dataOut[14]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.898      ;
; 0.615 ; reg32bits:RegD1|dataOut[15]                ; reg32bits:RegD2|dataOut[15]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.901      ;
; 0.617 ; reg32bits:RegD2|dataOut[30]                ; registerfile:RegisterFile|s2[30]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.903      ;
; 0.618 ; datamemory:DataMemory|mem_rtl_0_bypass[51] ; datamemory:DataMemory|dataOut[14]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.619 ; reg32bits:RegB|dataOut[8]                  ; datamemory:DataMemory|mem_rtl_0_bypass[39]                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.905      ;
; 0.619 ; reg32bits:RegD1|dataOut[18]                ; reg32bits:RegD2|dataOut[18]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.905      ;
; 0.620 ; pc:PC|dataOut[7]                           ; pc:PC|dataOut[7]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.906      ;
; 0.620 ; reg32bits:RegB|dataOut[11]                 ; datamemory:DataMemory|mem_rtl_0_bypass[45]                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.906      ;
; 0.620 ; reg32bits:RegB|dataOut[17]                 ; datamemory:DataMemory|mem_rtl_0_bypass[57]                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.906      ;
; 0.620 ; datamemory:DataMemory|mem_rtl_0_bypass[83] ; datamemory:DataMemory|dataOut[30]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.906      ;
; 0.621 ; reg32bits:RegB|dataOut[15]                 ; datamemory:DataMemory|mem_rtl_0_bypass[53]                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.907      ;
; 0.622 ; reg32bits:RegB|dataOut[10]                 ; datamemory:DataMemory|mem_rtl_0_bypass[43]                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.908      ;
; 0.622 ; reg32bits:RegD1|dataOut[17]                ; reg32bits:RegD2|dataOut[17]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.908      ;
; 0.623 ; reg32bits:RegB|dataOut[1]                  ; datamemory:DataMemory|mem_rtl_0_bypass[25]                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.909      ;
; 0.626 ; reg32bits:RegB|dataOut[24]                 ; datamemory:DataMemory|mem_rtl_0_bypass[71]                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.912      ;
; 0.626 ; reg32bits:RegB|dataOut[14]                 ; datamemory:DataMemory|mem_rtl_0_bypass[51]                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.912      ;
; 0.628 ; reg32bits:RegB|dataOut[3]                  ; datamemory:DataMemory|mem_rtl_0_bypass[29]                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.914      ;
; 0.629 ; reg32bits:RegB|dataOut[7]                  ; datamemory:DataMemory|mem_rtl_0_bypass[37]                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.915      ;
; 0.630 ; reg32bits:RegB|dataOut[29]                 ; datamemory:DataMemory|mem_rtl_0_bypass[81]                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.916      ;
; 0.630 ; reg32bits:RegB|dataOut[0]                  ; datamemory:DataMemory|mem_rtl_0_bypass[23]                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.916      ;
; 0.631 ; reg32bits:RegB|dataOut[23]                 ; datamemory:DataMemory|mem_rtl_0_bypass[69]                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.917      ;
; 0.632 ; reg32bits:RegB|dataOut[19]                 ; datamemory:DataMemory|mem_rtl_0_bypass[61]                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.918      ;
; 0.633 ; reg32bits:RegB|dataOut[16]                 ; datamemory:DataMemory|mem_rtl_0_bypass[55]                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.919      ;
; 0.633 ; reg32bits:RegB|dataOut[30]                 ; datamemory:DataMemory|mem_rtl_0_bypass[83]                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.919      ;
; 0.755 ; reg32bits:RegB|dataOut[0]                  ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_datain_reg0                            ; clk          ; clk         ; 0.000        ; 0.082      ; 1.087      ;
; 0.755 ; reg32bits:RegB|dataOut[23]                 ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a20~porta_datain_reg3                           ; clk          ; clk         ; 0.000        ; 0.082      ; 1.087      ;
; 0.762 ; datamemory:DataMemory|mem_rtl_0_bypass[69] ; datamemory:DataMemory|dataOut[23]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.048      ;
; 0.764 ; reg32bits:RegCtrl0|dataOut[14]             ; reg32bits:RegCtrl1|dataOut[14]                                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.050      ;
; 0.765 ; reg32bits:RegCtrl0|dataOut[15]             ; reg32bits:RegCtrl1|dataOut[15]                                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.051      ;
; 0.765 ; reg32bits:RegB|dataOut[1]                  ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_datain_reg1                            ; clk          ; clk         ; 0.000        ; 0.082      ; 1.097      ;
; 0.765 ; reg32bits:RegD1|dataOut[26]                ; reg32bits:RegD2|dataOut[26]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.051      ;
; 0.765 ; datamemory:DataMemory|mem_rtl_0_bypass[53] ; datamemory:DataMemory|dataOut[15]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.051      ;
; 0.766 ; reg32bits:RegCtrl0|dataOut[13]             ; reg32bits:RegCtrl1|dataOut[13]                                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.766 ; datamemory:DataMemory|mem_rtl_0_bypass[63] ; datamemory:DataMemory|dataOut[20]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.766 ; datamemory:DataMemory|mem_rtl_0_bypass[75] ; datamemory:DataMemory|dataOut[26]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.766 ; reg32bits:RegD1|dataOut[23]                ; reg32bits:RegD2|dataOut[23]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.766 ; reg32bits:RegD1|dataOut[31]                ; reg32bits:RegD2|dataOut[31]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.767 ; reg32bits:RegD1|dataOut[28]                ; reg32bits:RegD2|dataOut[28]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.053      ;
; 0.768 ; reg32bits:RegB|dataOut[2]                  ; datamemory:DataMemory|mem_rtl_0_bypass[27]                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.768 ; reg32bits:RegD1|dataOut[20]                ; reg32bits:RegD2|dataOut[20]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.768 ; reg32bits:RegB|dataOut[4]                  ; datamemory:DataMemory|mem_rtl_0_bypass[31]                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.769 ; datamemory:DataMemory|mem_rtl_0_bypass[47] ; datamemory:DataMemory|dataOut[12]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.055      ;
; 0.769 ; reg32bits:RegD1|dataOut[10]                ; reg32bits:RegD2|dataOut[10]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.055      ;
; 0.770 ; reg32bits:RegD1|dataOut[21]                ; reg32bits:RegD2|dataOut[21]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.056      ;
; 0.770 ; reg32bits:RegD1|dataOut[11]                ; reg32bits:RegD2|dataOut[11]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.056      ;
; 0.771 ; reg32bits:RegD1|dataOut[12]                ; reg32bits:RegD2|dataOut[12]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.057      ;
; 0.774 ; reg32bits:RegB|dataOut[21]                 ; datamemory:DataMemory|mem_rtl_0_bypass[65]                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.060      ;
; 0.775 ; reg32bits:RegCtrl1|dataOut[14]             ; reg32bits:RegCtrl2|dataOut[14]                                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.776 ; reg32bits:RegD1|dataOut[16]                ; reg32bits:RegD2|dataOut[16]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.062      ;
; 0.780 ; reg32bits:RegB|dataOut[31]                 ; datamemory:DataMemory|mem_rtl_0_bypass[85]                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.782 ; reg32bits:RegCtrl1|dataOut[13]             ; reg32bits:RegCtrl2|dataOut[13]                                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.786 ; registerfile:RegisterFile|registerB[25]    ; reg32bits:RegB|dataOut[25]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.815 ; pc:PC|dataOut[1]                           ; instructionmemory:InstructionMemory|altsyncram:instructionMem_rtl_0|altsyncram_cg71:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.144      ;
; 0.818 ; pc:PC|dataOut[3]                           ; instructionmemory:InstructionMemory|altsyncram:instructionMem_rtl_0|altsyncram_cg71:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.147      ;
; 0.818 ; pc:PC|dataOut[2]                           ; instructionmemory:InstructionMemory|altsyncram:instructionMem_rtl_0|altsyncram_cg71:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.147      ;
; 0.832 ; pc:PC|dataOut[7]                           ; instructionmemory:InstructionMemory|altsyncram:instructionMem_rtl_0|altsyncram_cg71:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.161      ;
; 0.832 ; pc:PC|dataOut[6]                           ; instructionmemory:InstructionMemory|altsyncram:instructionMem_rtl_0|altsyncram_cg71:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.161      ;
; 0.836 ; pc:PC|dataOut[5]                           ; instructionmemory:InstructionMemory|altsyncram:instructionMem_rtl_0|altsyncram_cg71:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.165      ;
; 0.850 ; datamemory:DataMemory|mem_rtl_0_bypass[39] ; datamemory:DataMemory|dataOut[8]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.136      ;
; 0.916 ; pc:PC|dataOut[2]                           ; instructionmemory:InstructionMemory|altsyncram:instructionMem_rtl_0|altsyncram_cg71:auto_generated|ram_block1a26~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.321      ; 1.487      ;
; 0.919 ; pc:PC|dataOut[6]                           ; instructionmemory:InstructionMemory|altsyncram:instructionMem_rtl_0|altsyncram_cg71:auto_generated|ram_block1a26~porta_address_reg6 ; clk          ; clk         ; 0.000        ; 0.321      ; 1.490      ;
; 0.923 ; pc:PC|dataOut[3]                           ; instructionmemory:InstructionMemory|altsyncram:instructionMem_rtl_0|altsyncram_cg71:auto_generated|ram_block1a26~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.321      ; 1.494      ;
; 0.924 ; datamemory:DataMemory|mem_rtl_0_bypass[29] ; datamemory:DataMemory|dataOut[3]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.210      ;
; 0.927 ; pc:PC|dataOut[7]                           ; instructionmemory:InstructionMemory|altsyncram:instructionMem_rtl_0|altsyncram_cg71:auto_generated|ram_block1a26~porta_address_reg7 ; clk          ; clk         ; 0.000        ; 0.321      ; 1.498      ;
; 0.930 ; pc:PC|dataOut[1]                           ; instructionmemory:InstructionMemory|altsyncram:instructionMem_rtl_0|altsyncram_cg71:auto_generated|ram_block1a26~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.321      ; 1.501      ;
; 0.930 ; reg32bits:RegCtrl0|dataOut[21]             ; reg32bits:RegCtrl1|dataOut[21]                                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.216      ;
; 0.930 ; datamemory:DataMemory|mem_rtl_0_bypass[33] ; datamemory:DataMemory|dataOut[5]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.216      ;
; 0.933 ; reg32bits:RegCtrl1|dataOut[22]             ; reg32bits:RegCtrl2|dataOut[22]                                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.219      ;
; 0.933 ; reg32bits:RegCtrl1|dataOut[20]             ; reg32bits:RegCtrl2|dataOut[20]                                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.219      ;
; 0.935 ; datamemory:DataMemory|mem_rtl_0_bypass[57] ; datamemory:DataMemory|dataOut[17]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.222      ;
; 0.936 ; pc:PC|dataOut[5]                           ; instructionmemory:InstructionMemory|altsyncram:instructionMem_rtl_0|altsyncram_cg71:auto_generated|ram_block1a26~porta_address_reg5 ; clk          ; clk         ; 0.000        ; 0.321      ; 1.507      ;
; 0.936 ; reg32bits:RegD1|dataOut[29]                ; reg32bits:RegD2|dataOut[29]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.222      ;
; 0.937 ; reg32bits:RegCtrl1|dataOut[21]             ; reg32bits:RegCtrl2|dataOut[21]                                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.223      ;
; 0.937 ; reg32bits:RegD1|dataOut[27]                ; reg32bits:RegD2|dataOut[27]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.223      ;
; 0.941 ; reg32bits:RegCtrl0|dataOut[22]             ; reg32bits:RegCtrl1|dataOut[22]                                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.227      ;
; 0.944 ; reg32bits:RegD1|dataOut[3]                 ; reg32bits:RegD2|dataOut[3]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.230      ;
; 0.960 ; registerfile:RegisterFile|registerB[9]     ; reg32bits:RegB|dataOut[9]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.246      ;
; 0.960 ; datamemory:DataMemory|mem_rtl_0_bypass[41] ; datamemory:DataMemory|dataOut[9]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.246      ;
; 0.961 ; datamemory:DataMemory|mem_rtl_0_bypass[71] ; datamemory:DataMemory|dataOut[24]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.247      ;
; 0.961 ; datamemory:DataMemory|mem_rtl_0_bypass[77] ; datamemory:DataMemory|dataOut[27]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.247      ;
; 0.963 ; datamemory:DataMemory|mem_rtl_0_bypass[85] ; datamemory:DataMemory|dataOut[31]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.249      ;
; 0.965 ; datamemory:DataMemory|mem_rtl_0_bypass[79] ; datamemory:DataMemory|dataOut[28]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.251      ;
; 0.965 ; reg32bits:RegD1|dataOut[30]                ; reg32bits:RegD2|dataOut[30]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.251      ;
; 0.966 ; datamemory:DataMemory|mem_rtl_0_bypass[37] ; datamemory:DataMemory|dataOut[7]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.252      ;
; 0.968 ; datamemory:DataMemory|mem_rtl_0_bypass[49] ; datamemory:DataMemory|dataOut[13]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.254      ;
; 0.970 ; datamemory:DataMemory|mem_rtl_0_bypass[59] ; datamemory:DataMemory|dataOut[18]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.256      ;
; 0.970 ; datamemory:DataMemory|mem_rtl_0_bypass[31] ; datamemory:DataMemory|dataOut[4]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.256      ;
; 0.971 ; datamemory:DataMemory|mem_rtl_0_bypass[25] ; datamemory:DataMemory|dataOut[1]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.257      ;
; 0.971 ; datamemory:DataMemory|mem_rtl_0_bypass[23] ; datamemory:DataMemory|dataOut[0]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.257      ;
; 0.973 ; reg32bits:RegCtrl0|dataOut[23]             ; reg32bits:RegCtrl1|dataOut[23]                                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.259      ;
; 0.976 ; pc:PC|dataOut[0]                           ; pc:PC|dataOut[0]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; reg32bits:RegCtrl0|dataOut[20]             ; reg32bits:RegCtrl1|dataOut[20]                                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; pc:PC|dataOut[2]                           ; pc:PC|dataOut[2]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; pc:PC|dataOut[5]                           ; pc:PC|dataOut[5]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; reg32bits:RegD1|dataOut[25]                ; reg32bits:RegD2|dataOut[25]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.993 ; reg32bits:RegB|dataOut[18]                 ; datamemory:DataMemory|mem_rtl_0_bypass[59]                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.279      ;
; 0.999 ; datamemory:DataMemory|mem_rtl_0_bypass[27] ; datamemory:DataMemory|dataOut[2]                                                                                                    ; clk          ; clk         ; 0.000        ; 0.001      ; 1.286      ;
; 1.003 ; reg32bits:RegD1|dataOut[24]                ; reg32bits:RegD2|dataOut[24]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.289      ;
; 1.004 ; datamemory:DataMemory|mem_rtl_0_bypass[67] ; datamemory:DataMemory|dataOut[22]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.290      ;
+-------+--------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------+
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_we_reg        ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_we_reg        ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg1  ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg1  ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg2  ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg2  ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg3  ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg3  ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg4  ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg4  ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg5  ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg5  ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg6  ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg6  ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg7  ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg7  ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg8  ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg8  ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg9  ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg9  ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_address_reg1 ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_address_reg1 ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_address_reg2 ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_address_reg2 ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_address_reg3 ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_address_reg3 ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_address_reg4 ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_address_reg4 ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_address_reg5 ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_address_reg5 ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_address_reg6 ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_address_reg6 ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_address_reg7 ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_address_reg7 ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_address_reg8 ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_address_reg8 ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_address_reg9 ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_address_reg9 ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_we_reg       ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_we_reg       ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg0 ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg0 ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg1 ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg1 ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg2 ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg2 ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg3 ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg3 ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg4 ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg4 ;
; -0.564 ; 2.000        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg5 ;
; -0.564 ; 2.000        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg5 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 9.180 ; 9.180 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -3.872 ; -3.872 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-----------+------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+------------+---------+---------+------------+-----------------+
; out2[*]   ; clk        ; 9.776   ; 9.776   ; Rise       ; clk             ;
;  out2[0]  ; clk        ; 8.981   ; 8.981   ; Rise       ; clk             ;
;  out2[1]  ; clk        ; 8.181   ; 8.181   ; Rise       ; clk             ;
;  out2[2]  ; clk        ; 7.840   ; 7.840   ; Rise       ; clk             ;
;  out2[3]  ; clk        ; 8.908   ; 8.908   ; Rise       ; clk             ;
;  out2[4]  ; clk        ; 9.320   ; 9.320   ; Rise       ; clk             ;
;  out2[5]  ; clk        ; 9.776   ; 9.776   ; Rise       ; clk             ;
;  out2[6]  ; clk        ; 7.929   ; 7.929   ; Rise       ; clk             ;
;  out2[7]  ; clk        ; 8.661   ; 8.661   ; Rise       ; clk             ;
;  out2[8]  ; clk        ; 7.919   ; 7.919   ; Rise       ; clk             ;
;  out2[9]  ; clk        ; 8.746   ; 8.746   ; Rise       ; clk             ;
;  out2[10] ; clk        ; 8.575   ; 8.575   ; Rise       ; clk             ;
;  out2[11] ; clk        ; 8.491   ; 8.491   ; Rise       ; clk             ;
;  out2[12] ; clk        ; 8.399   ; 8.399   ; Rise       ; clk             ;
;  out2[13] ; clk        ; 8.468   ; 8.468   ; Rise       ; clk             ;
;  out2[14] ; clk        ; 8.422   ; 8.422   ; Rise       ; clk             ;
;  out2[15] ; clk        ; 8.488   ; 8.488   ; Rise       ; clk             ;
;  out2[16] ; clk        ; 9.372   ; 9.372   ; Rise       ; clk             ;
;  out2[17] ; clk        ; 8.034   ; 8.034   ; Rise       ; clk             ;
;  out2[18] ; clk        ; 7.870   ; 7.870   ; Rise       ; clk             ;
;  out2[19] ; clk        ; 9.136   ; 9.136   ; Rise       ; clk             ;
;  out2[20] ; clk        ; 8.428   ; 8.428   ; Rise       ; clk             ;
;  out2[21] ; clk        ; 8.698   ; 8.698   ; Rise       ; clk             ;
;  out2[22] ; clk        ; 7.871   ; 7.871   ; Rise       ; clk             ;
;  out2[23] ; clk        ; 8.072   ; 8.072   ; Rise       ; clk             ;
;  out2[24] ; clk        ; 8.376   ; 8.376   ; Rise       ; clk             ;
;  out2[25] ; clk        ; 7.337   ; 7.337   ; Rise       ; clk             ;
;  out2[26] ; clk        ; 7.895   ; 7.895   ; Rise       ; clk             ;
;  out2[27] ; clk        ; 8.305   ; 8.305   ; Rise       ; clk             ;
;  out2[28] ; clk        ; 9.293   ; 9.293   ; Rise       ; clk             ;
;  out2[29] ; clk        ; 8.318   ; 8.318   ; Rise       ; clk             ;
;  out2[30] ; clk        ; 8.205   ; 8.205   ; Rise       ; clk             ;
;  out2[31] ; clk        ; 7.945   ; 7.945   ; Rise       ; clk             ;
; out3[*]   ; clk        ; 10.661  ; 10.661  ; Rise       ; clk             ;
;  out3[0]  ; clk        ; 8.685   ; 8.685   ; Rise       ; clk             ;
;  out3[1]  ; clk        ; 10.042  ; 10.042  ; Rise       ; clk             ;
;  out3[2]  ; clk        ; 9.338   ; 9.338   ; Rise       ; clk             ;
;  out3[3]  ; clk        ; 9.823   ; 9.823   ; Rise       ; clk             ;
;  out3[4]  ; clk        ; 10.508  ; 10.508  ; Rise       ; clk             ;
;  out3[5]  ; clk        ; 8.298   ; 8.298   ; Rise       ; clk             ;
;  out3[6]  ; clk        ; 9.252   ; 9.252   ; Rise       ; clk             ;
;  out3[7]  ; clk        ; 10.327  ; 10.327  ; Rise       ; clk             ;
;  out3[8]  ; clk        ; 9.388   ; 9.388   ; Rise       ; clk             ;
;  out3[9]  ; clk        ; 8.664   ; 8.664   ; Rise       ; clk             ;
;  out3[10] ; clk        ; 8.652   ; 8.652   ; Rise       ; clk             ;
;  out3[11] ; clk        ; 10.063  ; 10.063  ; Rise       ; clk             ;
;  out3[12] ; clk        ; 8.411   ; 8.411   ; Rise       ; clk             ;
;  out3[13] ; clk        ; 9.110   ; 9.110   ; Rise       ; clk             ;
;  out3[14] ; clk        ; 8.481   ; 8.481   ; Rise       ; clk             ;
;  out3[15] ; clk        ; 8.758   ; 8.758   ; Rise       ; clk             ;
;  out3[16] ; clk        ; 9.208   ; 9.208   ; Rise       ; clk             ;
;  out3[17] ; clk        ; 9.445   ; 9.445   ; Rise       ; clk             ;
;  out3[18] ; clk        ; 10.578  ; 10.578  ; Rise       ; clk             ;
;  out3[19] ; clk        ; 8.768   ; 8.768   ; Rise       ; clk             ;
;  out3[20] ; clk        ; 8.217   ; 8.217   ; Rise       ; clk             ;
;  out3[21] ; clk        ; 7.899   ; 7.899   ; Rise       ; clk             ;
;  out3[22] ; clk        ; 8.494   ; 8.494   ; Rise       ; clk             ;
;  out3[23] ; clk        ; 8.638   ; 8.638   ; Rise       ; clk             ;
;  out3[24] ; clk        ; 10.661  ; 10.661  ; Rise       ; clk             ;
;  out3[25] ; clk        ; 8.487   ; 8.487   ; Rise       ; clk             ;
;  out3[26] ; clk        ; 8.629   ; 8.629   ; Rise       ; clk             ;
;  out3[27] ; clk        ; 10.289  ; 10.289  ; Rise       ; clk             ;
;  out3[28] ; clk        ; 8.933   ; 8.933   ; Rise       ; clk             ;
;  out3[29] ; clk        ; 9.173   ; 9.173   ; Rise       ; clk             ;
;  out3[30] ; clk        ; 9.107   ; 9.107   ; Rise       ; clk             ;
;  out3[31] ; clk        ; 9.806   ; 9.806   ; Rise       ; clk             ;
; out4[*]   ; clk        ; 144.494 ; 144.494 ; Rise       ; clk             ;
;  out4[0]  ; clk        ; 144.494 ; 144.494 ; Rise       ; clk             ;
;  out4[1]  ; clk        ; 139.487 ; 139.487 ; Rise       ; clk             ;
;  out4[2]  ; clk        ; 133.604 ; 133.604 ; Rise       ; clk             ;
;  out4[3]  ; clk        ; 127.403 ; 127.403 ; Rise       ; clk             ;
;  out4[4]  ; clk        ; 122.642 ; 122.642 ; Rise       ; clk             ;
;  out4[5]  ; clk        ; 116.577 ; 116.577 ; Rise       ; clk             ;
;  out4[6]  ; clk        ; 111.805 ; 111.805 ; Rise       ; clk             ;
;  out4[7]  ; clk        ; 107.018 ; 107.018 ; Rise       ; clk             ;
;  out4[8]  ; clk        ; 100.346 ; 100.346 ; Rise       ; clk             ;
;  out4[9]  ; clk        ; 95.898  ; 95.898  ; Rise       ; clk             ;
;  out4[10] ; clk        ; 90.474  ; 90.474  ; Rise       ; clk             ;
;  out4[11] ; clk        ; 85.393  ; 85.393  ; Rise       ; clk             ;
;  out4[12] ; clk        ; 81.911  ; 81.911  ; Rise       ; clk             ;
;  out4[13] ; clk        ; 77.839  ; 77.839  ; Rise       ; clk             ;
;  out4[14] ; clk        ; 75.384  ; 75.384  ; Rise       ; clk             ;
;  out4[15] ; clk        ; 67.769  ; 67.769  ; Rise       ; clk             ;
;  out4[16] ; clk        ; 64.391  ; 64.391  ; Rise       ; clk             ;
;  out4[17] ; clk        ; 58.958  ; 58.958  ; Rise       ; clk             ;
;  out4[18] ; clk        ; 55.175  ; 55.175  ; Rise       ; clk             ;
;  out4[19] ; clk        ; 52.213  ; 52.213  ; Rise       ; clk             ;
;  out4[20] ; clk        ; 47.116  ; 47.116  ; Rise       ; clk             ;
;  out4[21] ; clk        ; 43.862  ; 43.862  ; Rise       ; clk             ;
;  out4[22] ; clk        ; 39.170  ; 39.170  ; Rise       ; clk             ;
;  out4[23] ; clk        ; 35.034  ; 35.034  ; Rise       ; clk             ;
;  out4[24] ; clk        ; 32.894  ; 32.894  ; Rise       ; clk             ;
;  out4[25] ; clk        ; 29.977  ; 29.977  ; Rise       ; clk             ;
;  out4[26] ; clk        ; 27.807  ; 27.807  ; Rise       ; clk             ;
;  out4[27] ; clk        ; 27.454  ; 27.454  ; Rise       ; clk             ;
;  out4[28] ; clk        ; 27.002  ; 27.002  ; Rise       ; clk             ;
;  out4[29] ; clk        ; 27.521  ; 27.521  ; Rise       ; clk             ;
;  out4[30] ; clk        ; 28.598  ; 28.598  ; Rise       ; clk             ;
;  out4[31] ; clk        ; 31.432  ; 31.432  ; Rise       ; clk             ;
+-----------+------------+---------+---------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; out2[*]   ; clk        ; 7.337  ; 7.337  ; Rise       ; clk             ;
;  out2[0]  ; clk        ; 8.981  ; 8.981  ; Rise       ; clk             ;
;  out2[1]  ; clk        ; 8.181  ; 8.181  ; Rise       ; clk             ;
;  out2[2]  ; clk        ; 7.840  ; 7.840  ; Rise       ; clk             ;
;  out2[3]  ; clk        ; 8.908  ; 8.908  ; Rise       ; clk             ;
;  out2[4]  ; clk        ; 9.320  ; 9.320  ; Rise       ; clk             ;
;  out2[5]  ; clk        ; 9.776  ; 9.776  ; Rise       ; clk             ;
;  out2[6]  ; clk        ; 7.929  ; 7.929  ; Rise       ; clk             ;
;  out2[7]  ; clk        ; 8.661  ; 8.661  ; Rise       ; clk             ;
;  out2[8]  ; clk        ; 7.919  ; 7.919  ; Rise       ; clk             ;
;  out2[9]  ; clk        ; 8.746  ; 8.746  ; Rise       ; clk             ;
;  out2[10] ; clk        ; 8.575  ; 8.575  ; Rise       ; clk             ;
;  out2[11] ; clk        ; 8.491  ; 8.491  ; Rise       ; clk             ;
;  out2[12] ; clk        ; 8.399  ; 8.399  ; Rise       ; clk             ;
;  out2[13] ; clk        ; 8.468  ; 8.468  ; Rise       ; clk             ;
;  out2[14] ; clk        ; 8.422  ; 8.422  ; Rise       ; clk             ;
;  out2[15] ; clk        ; 8.488  ; 8.488  ; Rise       ; clk             ;
;  out2[16] ; clk        ; 9.372  ; 9.372  ; Rise       ; clk             ;
;  out2[17] ; clk        ; 8.034  ; 8.034  ; Rise       ; clk             ;
;  out2[18] ; clk        ; 7.870  ; 7.870  ; Rise       ; clk             ;
;  out2[19] ; clk        ; 9.136  ; 9.136  ; Rise       ; clk             ;
;  out2[20] ; clk        ; 8.428  ; 8.428  ; Rise       ; clk             ;
;  out2[21] ; clk        ; 8.698  ; 8.698  ; Rise       ; clk             ;
;  out2[22] ; clk        ; 7.871  ; 7.871  ; Rise       ; clk             ;
;  out2[23] ; clk        ; 8.072  ; 8.072  ; Rise       ; clk             ;
;  out2[24] ; clk        ; 8.376  ; 8.376  ; Rise       ; clk             ;
;  out2[25] ; clk        ; 7.337  ; 7.337  ; Rise       ; clk             ;
;  out2[26] ; clk        ; 7.895  ; 7.895  ; Rise       ; clk             ;
;  out2[27] ; clk        ; 8.305  ; 8.305  ; Rise       ; clk             ;
;  out2[28] ; clk        ; 9.293  ; 9.293  ; Rise       ; clk             ;
;  out2[29] ; clk        ; 8.318  ; 8.318  ; Rise       ; clk             ;
;  out2[30] ; clk        ; 8.205  ; 8.205  ; Rise       ; clk             ;
;  out2[31] ; clk        ; 7.945  ; 7.945  ; Rise       ; clk             ;
; out3[*]   ; clk        ; 7.899  ; 7.899  ; Rise       ; clk             ;
;  out3[0]  ; clk        ; 8.685  ; 8.685  ; Rise       ; clk             ;
;  out3[1]  ; clk        ; 10.042 ; 10.042 ; Rise       ; clk             ;
;  out3[2]  ; clk        ; 9.338  ; 9.338  ; Rise       ; clk             ;
;  out3[3]  ; clk        ; 9.823  ; 9.823  ; Rise       ; clk             ;
;  out3[4]  ; clk        ; 10.508 ; 10.508 ; Rise       ; clk             ;
;  out3[5]  ; clk        ; 8.298  ; 8.298  ; Rise       ; clk             ;
;  out3[6]  ; clk        ; 9.252  ; 9.252  ; Rise       ; clk             ;
;  out3[7]  ; clk        ; 10.327 ; 10.327 ; Rise       ; clk             ;
;  out3[8]  ; clk        ; 9.388  ; 9.388  ; Rise       ; clk             ;
;  out3[9]  ; clk        ; 8.664  ; 8.664  ; Rise       ; clk             ;
;  out3[10] ; clk        ; 8.652  ; 8.652  ; Rise       ; clk             ;
;  out3[11] ; clk        ; 10.063 ; 10.063 ; Rise       ; clk             ;
;  out3[12] ; clk        ; 8.411  ; 8.411  ; Rise       ; clk             ;
;  out3[13] ; clk        ; 9.110  ; 9.110  ; Rise       ; clk             ;
;  out3[14] ; clk        ; 8.481  ; 8.481  ; Rise       ; clk             ;
;  out3[15] ; clk        ; 8.758  ; 8.758  ; Rise       ; clk             ;
;  out3[16] ; clk        ; 9.208  ; 9.208  ; Rise       ; clk             ;
;  out3[17] ; clk        ; 9.445  ; 9.445  ; Rise       ; clk             ;
;  out3[18] ; clk        ; 10.578 ; 10.578 ; Rise       ; clk             ;
;  out3[19] ; clk        ; 8.768  ; 8.768  ; Rise       ; clk             ;
;  out3[20] ; clk        ; 8.217  ; 8.217  ; Rise       ; clk             ;
;  out3[21] ; clk        ; 7.899  ; 7.899  ; Rise       ; clk             ;
;  out3[22] ; clk        ; 8.494  ; 8.494  ; Rise       ; clk             ;
;  out3[23] ; clk        ; 8.638  ; 8.638  ; Rise       ; clk             ;
;  out3[24] ; clk        ; 10.661 ; 10.661 ; Rise       ; clk             ;
;  out3[25] ; clk        ; 8.487  ; 8.487  ; Rise       ; clk             ;
;  out3[26] ; clk        ; 8.629  ; 8.629  ; Rise       ; clk             ;
;  out3[27] ; clk        ; 10.289 ; 10.289 ; Rise       ; clk             ;
;  out3[28] ; clk        ; 8.933  ; 8.933  ; Rise       ; clk             ;
;  out3[29] ; clk        ; 9.173  ; 9.173  ; Rise       ; clk             ;
;  out3[30] ; clk        ; 9.107  ; 9.107  ; Rise       ; clk             ;
;  out3[31] ; clk        ; 9.806  ; 9.806  ; Rise       ; clk             ;
; out4[*]   ; clk        ; 9.509  ; 9.509  ; Rise       ; clk             ;
;  out4[0]  ; clk        ; 10.700 ; 10.700 ; Rise       ; clk             ;
;  out4[1]  ; clk        ; 11.729 ; 11.729 ; Rise       ; clk             ;
;  out4[2]  ; clk        ; 11.590 ; 11.590 ; Rise       ; clk             ;
;  out4[3]  ; clk        ; 11.693 ; 11.693 ; Rise       ; clk             ;
;  out4[4]  ; clk        ; 11.480 ; 11.480 ; Rise       ; clk             ;
;  out4[5]  ; clk        ; 11.317 ; 11.317 ; Rise       ; clk             ;
;  out4[6]  ; clk        ; 11.488 ; 11.488 ; Rise       ; clk             ;
;  out4[7]  ; clk        ; 11.624 ; 11.624 ; Rise       ; clk             ;
;  out4[8]  ; clk        ; 10.704 ; 10.704 ; Rise       ; clk             ;
;  out4[9]  ; clk        ; 10.248 ; 10.248 ; Rise       ; clk             ;
;  out4[10] ; clk        ; 10.696 ; 10.696 ; Rise       ; clk             ;
;  out4[11] ; clk        ; 9.509  ; 9.509  ; Rise       ; clk             ;
;  out4[12] ; clk        ; 11.245 ; 11.245 ; Rise       ; clk             ;
;  out4[13] ; clk        ; 12.048 ; 12.048 ; Rise       ; clk             ;
;  out4[14] ; clk        ; 11.934 ; 11.934 ; Rise       ; clk             ;
;  out4[15] ; clk        ; 11.885 ; 11.885 ; Rise       ; clk             ;
;  out4[16] ; clk        ; 11.923 ; 11.923 ; Rise       ; clk             ;
;  out4[17] ; clk        ; 11.749 ; 11.749 ; Rise       ; clk             ;
;  out4[18] ; clk        ; 12.489 ; 12.489 ; Rise       ; clk             ;
;  out4[19] ; clk        ; 12.808 ; 12.808 ; Rise       ; clk             ;
;  out4[20] ; clk        ; 12.176 ; 12.176 ; Rise       ; clk             ;
;  out4[21] ; clk        ; 11.889 ; 11.889 ; Rise       ; clk             ;
;  out4[22] ; clk        ; 12.109 ; 12.109 ; Rise       ; clk             ;
;  out4[23] ; clk        ; 11.354 ; 11.354 ; Rise       ; clk             ;
;  out4[24] ; clk        ; 12.242 ; 12.242 ; Rise       ; clk             ;
;  out4[25] ; clk        ; 12.222 ; 12.222 ; Rise       ; clk             ;
;  out4[26] ; clk        ; 13.154 ; 13.154 ; Rise       ; clk             ;
;  out4[27] ; clk        ; 12.317 ; 12.317 ; Rise       ; clk             ;
;  out4[28] ; clk        ; 12.672 ; 12.672 ; Rise       ; clk             ;
;  out4[29] ; clk        ; 12.434 ; 12.434 ; Rise       ; clk             ;
;  out4[30] ; clk        ; 12.842 ; 12.842 ; Rise       ; clk             ;
;  out4[31] ; clk        ; 12.895 ; 12.895 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clk   ; -49.235 ; -3854.634     ;
+-------+---------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.235 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -0.127 ; -60.828               ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                              ;
+---------+-----------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                               ; To Node                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -49.235 ; registerfile:RegisterFile|registerB[31] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a8~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.067      ; 53.301     ;
; -49.227 ; registerfile:RegisterFile|registerB[31] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.067      ; 53.293     ;
; -49.226 ; registerfile:RegisterFile|registerB[31] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a24~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.070      ; 53.295     ;
; -49.217 ; registerfile:RegisterFile|registerB[28] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a8~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.073      ; 53.289     ;
; -49.213 ; registerfile:RegisterFile|registerB[31] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.072      ; 53.284     ;
; -49.210 ; registerfile:RegisterFile|registerB[31] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.070      ; 53.279     ;
; -49.209 ; registerfile:RegisterFile|registerB[28] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.073      ; 53.281     ;
; -49.208 ; registerfile:RegisterFile|registerB[28] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a24~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.076      ; 53.283     ;
; -49.197 ; registerfile:RegisterFile|registerB[31] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.074      ; 53.270     ;
; -49.195 ; registerfile:RegisterFile|registerB[29] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a8~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.073      ; 53.267     ;
; -49.195 ; registerfile:RegisterFile|registerB[28] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.078      ; 53.272     ;
; -49.192 ; registerfile:RegisterFile|registerB[28] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.076      ; 53.267     ;
; -49.188 ; registerfile:RegisterFile|registerB[31] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a28~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.072      ; 53.259     ;
; -49.187 ; registerfile:RegisterFile|registerB[29] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.073      ; 53.259     ;
; -49.186 ; registerfile:RegisterFile|registerB[29] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a24~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.076      ; 53.261     ;
; -49.179 ; registerfile:RegisterFile|registerB[28] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.080      ; 53.258     ;
; -49.173 ; registerfile:RegisterFile|registerB[29] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.078      ; 53.250     ;
; -49.170 ; registerfile:RegisterFile|registerB[29] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.076      ; 53.245     ;
; -49.170 ; registerfile:RegisterFile|registerB[28] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a28~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.078      ; 53.247     ;
; -49.157 ; registerfile:RegisterFile|registerB[29] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.080      ; 53.236     ;
; -49.148 ; registerfile:RegisterFile|registerB[29] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a28~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.078      ; 53.225     ;
; -49.137 ; registerfile:RegisterFile|registerB[20] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a8~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.069      ; 53.205     ;
; -49.129 ; registerfile:RegisterFile|registerB[20] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.069      ; 53.197     ;
; -49.128 ; registerfile:RegisterFile|registerB[20] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a24~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.072      ; 53.199     ;
; -49.115 ; registerfile:RegisterFile|registerB[20] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.074      ; 53.188     ;
; -49.112 ; registerfile:RegisterFile|registerB[20] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.072      ; 53.183     ;
; -49.099 ; registerfile:RegisterFile|registerB[20] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.076      ; 53.174     ;
; -49.090 ; registerfile:RegisterFile|registerB[20] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a28~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.074      ; 53.163     ;
; -49.084 ; registerfile:RegisterFile|registerB[21] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a8~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.069      ; 53.152     ;
; -49.076 ; registerfile:RegisterFile|registerB[21] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.069      ; 53.144     ;
; -49.075 ; registerfile:RegisterFile|registerB[21] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a24~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.072      ; 53.146     ;
; -49.069 ; registerfile:RegisterFile|registerB[31] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.074      ; 53.142     ;
; -49.062 ; registerfile:RegisterFile|registerB[21] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.074      ; 53.135     ;
; -49.059 ; registerfile:RegisterFile|registerB[21] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.072      ; 53.130     ;
; -49.051 ; registerfile:RegisterFile|registerB[28] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.080      ; 53.130     ;
; -49.046 ; registerfile:RegisterFile|registerB[21] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.076      ; 53.121     ;
; -49.037 ; registerfile:RegisterFile|registerB[21] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a28~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.074      ; 53.110     ;
; -49.029 ; registerfile:RegisterFile|registerB[29] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.080      ; 53.108     ;
; -49.019 ; registerfile:RegisterFile|registerB[19] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a8~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.069      ; 53.087     ;
; -49.014 ; reg32bits:RegCtrl0|dataOut[19]          ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a8~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.074      ; 53.087     ;
; -49.011 ; registerfile:RegisterFile|registerB[19] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.069      ; 53.079     ;
; -49.010 ; registerfile:RegisterFile|registerB[19] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a24~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.072      ; 53.081     ;
; -49.006 ; reg32bits:RegCtrl0|dataOut[19]          ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.074      ; 53.079     ;
; -49.005 ; reg32bits:RegCtrl0|dataOut[19]          ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a24~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.077      ; 53.081     ;
; -48.997 ; registerfile:RegisterFile|registerB[19] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.074      ; 53.070     ;
; -48.994 ; registerfile:RegisterFile|registerB[19] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.072      ; 53.065     ;
; -48.992 ; reg32bits:RegCtrl0|dataOut[19]          ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.079      ; 53.070     ;
; -48.989 ; reg32bits:RegCtrl0|dataOut[19]          ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.077      ; 53.065     ;
; -48.981 ; registerfile:RegisterFile|registerB[19] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.076      ; 53.056     ;
; -48.976 ; reg32bits:RegCtrl0|dataOut[19]          ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.081      ; 53.056     ;
; -48.972 ; registerfile:RegisterFile|registerB[19] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a28~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.074      ; 53.045     ;
; -48.971 ; registerfile:RegisterFile|registerB[20] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.076      ; 53.046     ;
; -48.968 ; registerfile:RegisterFile|registerB[30] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a8~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.073      ; 53.040     ;
; -48.967 ; reg32bits:RegCtrl0|dataOut[19]          ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a28~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.079      ; 53.045     ;
; -48.966 ; registerfile:RegisterFile|registerB[25] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a8~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.073      ; 53.038     ;
; -48.960 ; registerfile:RegisterFile|registerB[30] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.073      ; 53.032     ;
; -48.959 ; registerfile:RegisterFile|registerB[30] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a24~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.076      ; 53.034     ;
; -48.958 ; registerfile:RegisterFile|registerB[25] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.073      ; 53.030     ;
; -48.957 ; registerfile:RegisterFile|registerB[25] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a24~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.076      ; 53.032     ;
; -48.947 ; registerfile:RegisterFile|registerB[27] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a8~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.073      ; 53.019     ;
; -48.946 ; registerfile:RegisterFile|registerB[30] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.078      ; 53.023     ;
; -48.944 ; registerfile:RegisterFile|registerB[25] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.078      ; 53.021     ;
; -48.943 ; registerfile:RegisterFile|registerB[30] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.076      ; 53.018     ;
; -48.941 ; registerfile:RegisterFile|registerB[25] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.076      ; 53.016     ;
; -48.939 ; registerfile:RegisterFile|registerB[27] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.073      ; 53.011     ;
; -48.938 ; registerfile:RegisterFile|registerB[27] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a24~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.076      ; 53.013     ;
; -48.930 ; registerfile:RegisterFile|registerB[30] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.080      ; 53.009     ;
; -48.928 ; registerfile:RegisterFile|registerB[25] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.080      ; 53.007     ;
; -48.925 ; extend:Extend|dataOut[15]               ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a8~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.074      ; 52.998     ;
; -48.925 ; registerfile:RegisterFile|registerB[27] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.078      ; 53.002     ;
; -48.922 ; registerfile:RegisterFile|registerB[27] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.076      ; 52.997     ;
; -48.921 ; registerfile:RegisterFile|registerB[30] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a28~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.078      ; 52.998     ;
; -48.919 ; registerfile:RegisterFile|registerB[25] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a28~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.078      ; 52.996     ;
; -48.918 ; registerfile:RegisterFile|registerB[21] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.076      ; 52.993     ;
; -48.917 ; extend:Extend|dataOut[15]               ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.074      ; 52.990     ;
; -48.916 ; extend:Extend|dataOut[15]               ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a24~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.077      ; 52.992     ;
; -48.909 ; registerfile:RegisterFile|registerB[27] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.080      ; 52.988     ;
; -48.903 ; extend:Extend|dataOut[15]               ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.079      ; 52.981     ;
; -48.900 ; extend:Extend|dataOut[15]               ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.077      ; 52.976     ;
; -48.900 ; registerfile:RegisterFile|registerB[27] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a28~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.078      ; 52.977     ;
; -48.887 ; extend:Extend|dataOut[15]               ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.081      ; 52.967     ;
; -48.878 ; extend:Extend|dataOut[15]               ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a28~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.079      ; 52.956     ;
; -48.874 ; registerfile:RegisterFile|registerB[24] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a8~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.073      ; 52.946     ;
; -48.866 ; registerfile:RegisterFile|registerB[24] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.073      ; 52.938     ;
; -48.865 ; registerfile:RegisterFile|registerB[24] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a24~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.076      ; 52.940     ;
; -48.858 ; registerfile:RegisterFile|registerB[22] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a8~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.073      ; 52.930     ;
; -48.853 ; registerfile:RegisterFile|registerB[19] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.076      ; 52.928     ;
; -48.852 ; registerfile:RegisterFile|registerB[24] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.078      ; 52.929     ;
; -48.850 ; registerfile:RegisterFile|registerB[22] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.073      ; 52.922     ;
; -48.849 ; registerfile:RegisterFile|registerB[22] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a24~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.076      ; 52.924     ;
; -48.849 ; registerfile:RegisterFile|registerB[24] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.076      ; 52.924     ;
; -48.848 ; reg32bits:RegCtrl0|dataOut[19]          ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a16~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.081      ; 52.928     ;
; -48.848 ; registerfile:RegisterFile|registerB[15] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a8~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.074      ; 52.921     ;
; -48.840 ; registerfile:RegisterFile|registerB[15] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a4~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.074      ; 52.913     ;
; -48.839 ; registerfile:RegisterFile|registerB[15] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a24~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.077      ; 52.915     ;
; -48.836 ; registerfile:RegisterFile|registerB[22] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.078      ; 52.913     ;
; -48.836 ; registerfile:RegisterFile|registerB[24] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.080      ; 52.915     ;
; -48.833 ; registerfile:RegisterFile|registerB[22] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg0  ; clk          ; clk         ; 4.000        ; 0.076      ; 52.908     ;
; -48.827 ; registerfile:RegisterFile|registerB[24] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a28~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.078      ; 52.904     ;
; -48.826 ; registerfile:RegisterFile|registerB[15] ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a20~portb_address_reg0 ; clk          ; clk         ; 4.000        ; 0.079      ; 52.904     ;
+---------+-----------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                                        ;
+-------+--------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.235 ; datamemory:DataMemory|mem_rtl_0_bypass[35] ; datamemory:DataMemory|dataOut[6]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.387      ;
; 0.237 ; reg32bits:RegD1|dataOut[14]                ; reg32bits:RegD2|dataOut[14]                                                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; pc:PC|dataOut[7]                           ; pc:PC|dataOut[7]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; reg32bits:RegD1|dataOut[15]                ; reg32bits:RegD2|dataOut[15]                                                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; reg32bits:RegB|dataOut[11]                 ; datamemory:DataMemory|mem_rtl_0_bypass[45]                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; reg32bits:RegD2|dataOut[30]                ; registerfile:RegisterFile|s2[30]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; reg32bits:RegB|dataOut[10]                 ; datamemory:DataMemory|mem_rtl_0_bypass[43]                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; reg32bits:RegB|dataOut[15]                 ; datamemory:DataMemory|mem_rtl_0_bypass[53]                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; reg32bits:RegB|dataOut[17]                 ; datamemory:DataMemory|mem_rtl_0_bypass[57]                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; datamemory:DataMemory|mem_rtl_0_bypass[51] ; datamemory:DataMemory|dataOut[14]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; reg32bits:RegD1|dataOut[18]                ; reg32bits:RegD2|dataOut[18]                                                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; reg32bits:RegB|dataOut[1]                  ; datamemory:DataMemory|mem_rtl_0_bypass[25]                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; reg32bits:RegB|dataOut[14]                 ; datamemory:DataMemory|mem_rtl_0_bypass[51]                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; datamemory:DataMemory|mem_rtl_0_bypass[83] ; datamemory:DataMemory|dataOut[30]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; reg32bits:RegB|dataOut[24]                 ; datamemory:DataMemory|mem_rtl_0_bypass[71]                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; reg32bits:RegD1|dataOut[17]                ; reg32bits:RegD2|dataOut[17]                                                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; reg32bits:RegB|dataOut[0]                  ; datamemory:DataMemory|mem_rtl_0_bypass[23]                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; reg32bits:RegB|dataOut[29]                 ; datamemory:DataMemory|mem_rtl_0_bypass[81]                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; reg32bits:RegB|dataOut[19]                 ; datamemory:DataMemory|mem_rtl_0_bypass[61]                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; reg32bits:RegB|dataOut[23]                 ; datamemory:DataMemory|mem_rtl_0_bypass[69]                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; reg32bits:RegB|dataOut[0]                  ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_datain_reg0                           ; clk          ; clk         ; 0.000        ; 0.070      ; 0.454      ;
; 0.246 ; reg32bits:RegB|dataOut[23]                 ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a20~porta_datain_reg3                          ; clk          ; clk         ; 0.000        ; 0.070      ; 0.454      ;
; 0.247 ; reg32bits:RegB|dataOut[16]                 ; datamemory:DataMemory|mem_rtl_0_bypass[55]                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; reg32bits:RegB|dataOut[30]                 ; datamemory:DataMemory|mem_rtl_0_bypass[83]                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.251 ; reg32bits:RegB|dataOut[1]                  ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_datain_reg1                           ; clk          ; clk         ; 0.000        ; 0.070      ; 0.459      ;
; 0.258 ; reg32bits:RegB|dataOut[8]                  ; datamemory:DataMemory|mem_rtl_0_bypass[39]                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.410      ;
; 0.263 ; reg32bits:RegB|dataOut[3]                  ; datamemory:DataMemory|mem_rtl_0_bypass[29]                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.415      ;
; 0.264 ; reg32bits:RegB|dataOut[7]                  ; datamemory:DataMemory|mem_rtl_0_bypass[37]                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.416      ;
; 0.284 ; pc:PC|dataOut[1]                           ; instructionmemory:InstructionMemory|altsyncram:instructionMem_rtl_0|altsyncram_cg71:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.067      ; 0.489      ;
; 0.285 ; pc:PC|dataOut[3]                           ; instructionmemory:InstructionMemory|altsyncram:instructionMem_rtl_0|altsyncram_cg71:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.067      ; 0.490      ;
; 0.285 ; pc:PC|dataOut[2]                           ; instructionmemory:InstructionMemory|altsyncram:instructionMem_rtl_0|altsyncram_cg71:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.067      ; 0.490      ;
; 0.286 ; datamemory:DataMemory|mem_rtl_0_bypass[69] ; datamemory:DataMemory|dataOut[23]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.438      ;
; 0.288 ; datamemory:DataMemory|mem_rtl_0_bypass[63] ; datamemory:DataMemory|dataOut[20]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.440      ;
; 0.288 ; datamemory:DataMemory|mem_rtl_0_bypass[53] ; datamemory:DataMemory|dataOut[15]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.440      ;
; 0.289 ; datamemory:DataMemory|mem_rtl_0_bypass[75] ; datamemory:DataMemory|dataOut[26]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.441      ;
; 0.291 ; datamemory:DataMemory|mem_rtl_0_bypass[47] ; datamemory:DataMemory|dataOut[12]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.443      ;
; 0.292 ; pc:PC|dataOut[6]                           ; instructionmemory:InstructionMemory|altsyncram:instructionMem_rtl_0|altsyncram_cg71:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 0.000        ; 0.067      ; 0.497      ;
; 0.293 ; pc:PC|dataOut[7]                           ; instructionmemory:InstructionMemory|altsyncram:instructionMem_rtl_0|altsyncram_cg71:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 0.000        ; 0.067      ; 0.498      ;
; 0.295 ; pc:PC|dataOut[5]                           ; instructionmemory:InstructionMemory|altsyncram:instructionMem_rtl_0|altsyncram_cg71:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 0.000        ; 0.067      ; 0.500      ;
; 0.312 ; reg32bits:RegD1|dataOut[26]                ; reg32bits:RegD2|dataOut[26]                                                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.464      ;
; 0.313 ; reg32bits:RegCtrl0|dataOut[15]             ; reg32bits:RegCtrl1|dataOut[15]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.465      ;
; 0.313 ; reg32bits:RegD1|dataOut[31]                ; reg32bits:RegD2|dataOut[31]                                                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.465      ;
; 0.314 ; reg32bits:RegCtrl0|dataOut[13]             ; reg32bits:RegCtrl1|dataOut[13]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.466      ;
; 0.314 ; reg32bits:RegCtrl0|dataOut[14]             ; reg32bits:RegCtrl1|dataOut[14]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.466      ;
; 0.315 ; reg32bits:RegD1|dataOut[10]                ; reg32bits:RegD2|dataOut[10]                                                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.467      ;
; 0.315 ; reg32bits:RegD1|dataOut[23]                ; reg32bits:RegD2|dataOut[23]                                                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.467      ;
; 0.315 ; reg32bits:RegD1|dataOut[28]                ; reg32bits:RegD2|dataOut[28]                                                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.467      ;
; 0.316 ; reg32bits:RegD1|dataOut[11]                ; reg32bits:RegD2|dataOut[11]                                                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.468      ;
; 0.317 ; reg32bits:RegD1|dataOut[20]                ; reg32bits:RegD2|dataOut[20]                                                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.469      ;
; 0.317 ; reg32bits:RegD1|dataOut[21]                ; reg32bits:RegD2|dataOut[21]                                                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.469      ;
; 0.318 ; reg32bits:RegD1|dataOut[12]                ; reg32bits:RegD2|dataOut[12]                                                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.470      ;
; 0.320 ; reg32bits:RegD1|dataOut[16]                ; reg32bits:RegD2|dataOut[16]                                                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.472      ;
; 0.321 ; datamemory:DataMemory|mem_rtl_0_bypass[39] ; datamemory:DataMemory|dataOut[8]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.473      ;
; 0.322 ; reg32bits:RegCtrl1|dataOut[14]             ; reg32bits:RegCtrl2|dataOut[14]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.474      ;
; 0.323 ; reg32bits:RegCtrl1|dataOut[13]             ; reg32bits:RegCtrl2|dataOut[13]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.475      ;
; 0.325 ; reg32bits:RegB|dataOut[4]                  ; datamemory:DataMemory|mem_rtl_0_bypass[31]                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.477      ;
; 0.326 ; reg32bits:RegB|dataOut[2]                  ; datamemory:DataMemory|mem_rtl_0_bypass[27]                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; registerfile:RegisterFile|registerB[25]    ; reg32bits:RegB|dataOut[25]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.478      ;
; 0.329 ; reg32bits:RegB|dataOut[21]                 ; datamemory:DataMemory|mem_rtl_0_bypass[65]                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.481      ;
; 0.334 ; reg32bits:RegB|dataOut[31]                 ; datamemory:DataMemory|mem_rtl_0_bypass[85]                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.486      ;
; 0.354 ; datamemory:DataMemory|mem_rtl_0_bypass[41] ; datamemory:DataMemory|dataOut[9]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.506      ;
; 0.356 ; datamemory:DataMemory|mem_rtl_0_bypass[71] ; datamemory:DataMemory|dataOut[24]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; datamemory:DataMemory|mem_rtl_0_bypass[29] ; datamemory:DataMemory|dataOut[3]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; datamemory:DataMemory|mem_rtl_0_bypass[79] ; datamemory:DataMemory|dataOut[28]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; datamemory:DataMemory|mem_rtl_0_bypass[85] ; datamemory:DataMemory|dataOut[31]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.509      ;
; 0.360 ; pc:PC|dataOut[0]                           ; pc:PC|dataOut[0]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; reg32bits:RegCtrl0|dataOut[21]             ; reg32bits:RegCtrl1|dataOut[21]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; datamemory:DataMemory|mem_rtl_0_bypass[33] ; datamemory:DataMemory|dataOut[5]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; datamemory:DataMemory|mem_rtl_0_bypass[49] ; datamemory:DataMemory|dataOut[13]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; datamemory:DataMemory|mem_rtl_0_bypass[59] ; datamemory:DataMemory|dataOut[18]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; datamemory:DataMemory|mem_rtl_0_bypass[57] ; datamemory:DataMemory|dataOut[17]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; datamemory:DataMemory|mem_rtl_0_bypass[77] ; datamemory:DataMemory|dataOut[27]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; datamemory:DataMemory|mem_rtl_0_bypass[31] ; datamemory:DataMemory|dataOut[4]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; pc:PC|dataOut[2]                           ; pc:PC|dataOut[2]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; pc:PC|dataOut[5]                           ; pc:PC|dataOut[5]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; reg32bits:RegB|dataOut[3]                  ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_datain_reg3                           ; clk          ; clk         ; 0.000        ; 0.070      ; 0.569      ;
; 0.361 ; datamemory:DataMemory|mem_rtl_0_bypass[25] ; datamemory:DataMemory|dataOut[1]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; datamemory:DataMemory|mem_rtl_0_bypass[23] ; datamemory:DataMemory|dataOut[0]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; reg32bits:RegCtrl1|dataOut[22]             ; reg32bits:RegCtrl2|dataOut[22]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; reg32bits:RegCtrl1|dataOut[20]             ; reg32bits:RegCtrl2|dataOut[20]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; reg32bits:RegD1|dataOut[30]                ; reg32bits:RegD2|dataOut[30]                                                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; reg32bits:RegCtrl1|dataOut[21]             ; reg32bits:RegCtrl2|dataOut[21]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; reg32bits:RegD1|dataOut[29]                ; reg32bits:RegD2|dataOut[29]                                                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; reg32bits:RegD1|dataOut[27]                ; reg32bits:RegD2|dataOut[27]                                                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; reg32bits:RegD1|dataOut[3]                 ; reg32bits:RegD2|dataOut[3]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; reg32bits:RegCtrl0|dataOut[23]             ; reg32bits:RegCtrl1|dataOut[23]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; reg32bits:RegCtrl0|dataOut[22]             ; reg32bits:RegCtrl1|dataOut[22]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; datamemory:DataMemory|mem_rtl_0_bypass[67] ; datamemory:DataMemory|dataOut[22]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; datamemory:DataMemory|mem_rtl_0_bypass[37] ; datamemory:DataMemory|dataOut[7]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; pc:PC|dataOut[6]                           ; pc:PC|dataOut[6]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.371 ; pc:PC|dataOut[1]                           ; pc:PC|dataOut[1]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; pc:PC|dataOut[3]                           ; pc:PC|dataOut[3]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; pc:PC|dataOut[4]                           ; pc:PC|dataOut[4]                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; reg32bits:RegD1|dataOut[24]                ; reg32bits:RegD2|dataOut[24]                                                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; reg32bits:RegD1|dataOut[13]                ; reg32bits:RegD2|dataOut[13]                                                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; datamemory:DataMemory|mem_rtl_0_bypass[27] ; datamemory:DataMemory|dataOut[2]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; reg32bits:RegB|dataOut[21]                 ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a20~porta_datain_reg1                          ; clk          ; clk         ; 0.000        ; 0.070      ; 0.582      ;
; 0.374 ; registerfile:RegisterFile|registerB[9]     ; reg32bits:RegB|dataOut[9]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; reg32bits:RegCtrl1|dataOut[23]             ; reg32bits:RegCtrl2|dataOut[23]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; reg32bits:RegCtrl0|dataOut[20]             ; reg32bits:RegCtrl1|dataOut[20]                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
+-------+--------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------+
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_we_reg        ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~porta_we_reg        ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg1  ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg1  ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg2  ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg2  ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg3  ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg3  ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg4  ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg4  ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg5  ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg5  ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg6  ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg6  ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg7  ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg7  ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg8  ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg8  ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg9  ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a0~portb_address_reg9  ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_address_reg1 ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_address_reg1 ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_address_reg2 ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_address_reg2 ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_address_reg3 ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_address_reg3 ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_address_reg4 ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_address_reg4 ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_address_reg5 ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_address_reg5 ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_address_reg6 ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_address_reg6 ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_address_reg7 ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_address_reg7 ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_address_reg8 ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_address_reg8 ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_address_reg9 ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_address_reg9 ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_we_reg       ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~porta_we_reg       ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg0 ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg0 ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg1 ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg1 ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg2 ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg2 ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg3 ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg3 ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg4 ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg4 ;
; -0.127 ; 2.000        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg5 ;
; -0.127 ; 2.000        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; datamemory:DataMemory|altsyncram:mem_rtl_0|altsyncram_hgl1:auto_generated|ram_block1a12~portb_address_reg5 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 3.985 ; 3.985 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -1.794 ; -1.794 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; out2[*]   ; clk        ; 4.819  ; 4.819  ; Rise       ; clk             ;
;  out2[0]  ; clk        ; 4.557  ; 4.557  ; Rise       ; clk             ;
;  out2[1]  ; clk        ; 4.179  ; 4.179  ; Rise       ; clk             ;
;  out2[2]  ; clk        ; 4.082  ; 4.082  ; Rise       ; clk             ;
;  out2[3]  ; clk        ; 4.558  ; 4.558  ; Rise       ; clk             ;
;  out2[4]  ; clk        ; 4.651  ; 4.651  ; Rise       ; clk             ;
;  out2[5]  ; clk        ; 4.819  ; 4.819  ; Rise       ; clk             ;
;  out2[6]  ; clk        ; 4.119  ; 4.119  ; Rise       ; clk             ;
;  out2[7]  ; clk        ; 4.500  ; 4.500  ; Rise       ; clk             ;
;  out2[8]  ; clk        ; 4.174  ; 4.174  ; Rise       ; clk             ;
;  out2[9]  ; clk        ; 4.426  ; 4.426  ; Rise       ; clk             ;
;  out2[10] ; clk        ; 4.434  ; 4.434  ; Rise       ; clk             ;
;  out2[11] ; clk        ; 4.307  ; 4.307  ; Rise       ; clk             ;
;  out2[12] ; clk        ; 4.359  ; 4.359  ; Rise       ; clk             ;
;  out2[13] ; clk        ; 4.334  ; 4.334  ; Rise       ; clk             ;
;  out2[14] ; clk        ; 4.344  ; 4.344  ; Rise       ; clk             ;
;  out2[15] ; clk        ; 4.390  ; 4.390  ; Rise       ; clk             ;
;  out2[16] ; clk        ; 4.627  ; 4.627  ; Rise       ; clk             ;
;  out2[17] ; clk        ; 4.244  ; 4.244  ; Rise       ; clk             ;
;  out2[18] ; clk        ; 4.143  ; 4.143  ; Rise       ; clk             ;
;  out2[19] ; clk        ; 4.639  ; 4.639  ; Rise       ; clk             ;
;  out2[20] ; clk        ; 4.352  ; 4.352  ; Rise       ; clk             ;
;  out2[21] ; clk        ; 4.445  ; 4.445  ; Rise       ; clk             ;
;  out2[22] ; clk        ; 4.114  ; 4.114  ; Rise       ; clk             ;
;  out2[23] ; clk        ; 4.218  ; 4.218  ; Rise       ; clk             ;
;  out2[24] ; clk        ; 4.368  ; 4.368  ; Rise       ; clk             ;
;  out2[25] ; clk        ; 3.910  ; 3.910  ; Rise       ; clk             ;
;  out2[26] ; clk        ; 4.070  ; 4.070  ; Rise       ; clk             ;
;  out2[27] ; clk        ; 4.244  ; 4.244  ; Rise       ; clk             ;
;  out2[28] ; clk        ; 4.678  ; 4.678  ; Rise       ; clk             ;
;  out2[29] ; clk        ; 4.263  ; 4.263  ; Rise       ; clk             ;
;  out2[30] ; clk        ; 4.280  ; 4.280  ; Rise       ; clk             ;
;  out2[31] ; clk        ; 4.152  ; 4.152  ; Rise       ; clk             ;
; out3[*]   ; clk        ; 5.317  ; 5.317  ; Rise       ; clk             ;
;  out3[0]  ; clk        ; 4.557  ; 4.557  ; Rise       ; clk             ;
;  out3[1]  ; clk        ; 4.913  ; 4.913  ; Rise       ; clk             ;
;  out3[2]  ; clk        ; 4.869  ; 4.869  ; Rise       ; clk             ;
;  out3[3]  ; clk        ; 4.842  ; 4.842  ; Rise       ; clk             ;
;  out3[4]  ; clk        ; 5.104  ; 5.104  ; Rise       ; clk             ;
;  out3[5]  ; clk        ; 4.240  ; 4.240  ; Rise       ; clk             ;
;  out3[6]  ; clk        ; 4.810  ; 4.810  ; Rise       ; clk             ;
;  out3[7]  ; clk        ; 5.110  ; 5.110  ; Rise       ; clk             ;
;  out3[8]  ; clk        ; 4.795  ; 4.795  ; Rise       ; clk             ;
;  out3[9]  ; clk        ; 4.441  ; 4.441  ; Rise       ; clk             ;
;  out3[10] ; clk        ; 4.422  ; 4.422  ; Rise       ; clk             ;
;  out3[11] ; clk        ; 5.078  ; 5.078  ; Rise       ; clk             ;
;  out3[12] ; clk        ; 4.322  ; 4.322  ; Rise       ; clk             ;
;  out3[13] ; clk        ; 4.542  ; 4.542  ; Rise       ; clk             ;
;  out3[14] ; clk        ; 4.438  ; 4.438  ; Rise       ; clk             ;
;  out3[15] ; clk        ; 4.547  ; 4.547  ; Rise       ; clk             ;
;  out3[16] ; clk        ; 4.643  ; 4.643  ; Rise       ; clk             ;
;  out3[17] ; clk        ; 4.763  ; 4.763  ; Rise       ; clk             ;
;  out3[18] ; clk        ; 5.188  ; 5.188  ; Rise       ; clk             ;
;  out3[19] ; clk        ; 4.404  ; 4.404  ; Rise       ; clk             ;
;  out3[20] ; clk        ; 4.238  ; 4.238  ; Rise       ; clk             ;
;  out3[21] ; clk        ; 4.125  ; 4.125  ; Rise       ; clk             ;
;  out3[22] ; clk        ; 4.404  ; 4.404  ; Rise       ; clk             ;
;  out3[23] ; clk        ; 4.425  ; 4.425  ; Rise       ; clk             ;
;  out3[24] ; clk        ; 5.317  ; 5.317  ; Rise       ; clk             ;
;  out3[25] ; clk        ; 4.297  ; 4.297  ; Rise       ; clk             ;
;  out3[26] ; clk        ; 4.368  ; 4.368  ; Rise       ; clk             ;
;  out3[27] ; clk        ; 5.021  ; 5.021  ; Rise       ; clk             ;
;  out3[28] ; clk        ; 4.496  ; 4.496  ; Rise       ; clk             ;
;  out3[29] ; clk        ; 4.573  ; 4.573  ; Rise       ; clk             ;
;  out3[30] ; clk        ; 4.545  ; 4.545  ; Rise       ; clk             ;
;  out3[31] ; clk        ; 4.957  ; 4.957  ; Rise       ; clk             ;
; out4[*]   ; clk        ; 57.246 ; 57.246 ; Rise       ; clk             ;
;  out4[0]  ; clk        ; 57.246 ; 57.246 ; Rise       ; clk             ;
;  out4[1]  ; clk        ; 55.182 ; 55.182 ; Rise       ; clk             ;
;  out4[2]  ; clk        ; 52.828 ; 52.828 ; Rise       ; clk             ;
;  out4[3]  ; clk        ; 50.392 ; 50.392 ; Rise       ; clk             ;
;  out4[4]  ; clk        ; 48.410 ; 48.410 ; Rise       ; clk             ;
;  out4[5]  ; clk        ; 45.999 ; 45.999 ; Rise       ; clk             ;
;  out4[6]  ; clk        ; 44.118 ; 44.118 ; Rise       ; clk             ;
;  out4[7]  ; clk        ; 42.232 ; 42.232 ; Rise       ; clk             ;
;  out4[8]  ; clk        ; 39.606 ; 39.606 ; Rise       ; clk             ;
;  out4[9]  ; clk        ; 37.781 ; 37.781 ; Rise       ; clk             ;
;  out4[10] ; clk        ; 35.599 ; 35.599 ; Rise       ; clk             ;
;  out4[11] ; clk        ; 33.551 ; 33.551 ; Rise       ; clk             ;
;  out4[12] ; clk        ; 32.096 ; 32.096 ; Rise       ; clk             ;
;  out4[13] ; clk        ; 30.688 ; 30.688 ; Rise       ; clk             ;
;  out4[14] ; clk        ; 29.547 ; 29.547 ; Rise       ; clk             ;
;  out4[15] ; clk        ; 26.739 ; 26.739 ; Rise       ; clk             ;
;  out4[16] ; clk        ; 25.301 ; 25.301 ; Rise       ; clk             ;
;  out4[17] ; clk        ; 23.338 ; 23.338 ; Rise       ; clk             ;
;  out4[18] ; clk        ; 21.767 ; 21.767 ; Rise       ; clk             ;
;  out4[19] ; clk        ; 20.668 ; 20.668 ; Rise       ; clk             ;
;  out4[20] ; clk        ; 18.731 ; 18.731 ; Rise       ; clk             ;
;  out4[21] ; clk        ; 17.435 ; 17.435 ; Rise       ; clk             ;
;  out4[22] ; clk        ; 15.593 ; 15.593 ; Rise       ; clk             ;
;  out4[23] ; clk        ; 14.120 ; 14.120 ; Rise       ; clk             ;
;  out4[24] ; clk        ; 13.224 ; 13.224 ; Rise       ; clk             ;
;  out4[25] ; clk        ; 12.262 ; 12.262 ; Rise       ; clk             ;
;  out4[26] ; clk        ; 11.383 ; 11.383 ; Rise       ; clk             ;
;  out4[27] ; clk        ; 10.383 ; 10.383 ; Rise       ; clk             ;
;  out4[28] ; clk        ; 10.183 ; 10.183 ; Rise       ; clk             ;
;  out4[29] ; clk        ; 10.463 ; 10.463 ; Rise       ; clk             ;
;  out4[30] ; clk        ; 11.077 ; 11.077 ; Rise       ; clk             ;
;  out4[31] ; clk        ; 12.025 ; 12.025 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; out2[*]   ; clk        ; 3.910 ; 3.910 ; Rise       ; clk             ;
;  out2[0]  ; clk        ; 4.557 ; 4.557 ; Rise       ; clk             ;
;  out2[1]  ; clk        ; 4.179 ; 4.179 ; Rise       ; clk             ;
;  out2[2]  ; clk        ; 4.082 ; 4.082 ; Rise       ; clk             ;
;  out2[3]  ; clk        ; 4.558 ; 4.558 ; Rise       ; clk             ;
;  out2[4]  ; clk        ; 4.651 ; 4.651 ; Rise       ; clk             ;
;  out2[5]  ; clk        ; 4.819 ; 4.819 ; Rise       ; clk             ;
;  out2[6]  ; clk        ; 4.119 ; 4.119 ; Rise       ; clk             ;
;  out2[7]  ; clk        ; 4.500 ; 4.500 ; Rise       ; clk             ;
;  out2[8]  ; clk        ; 4.174 ; 4.174 ; Rise       ; clk             ;
;  out2[9]  ; clk        ; 4.426 ; 4.426 ; Rise       ; clk             ;
;  out2[10] ; clk        ; 4.434 ; 4.434 ; Rise       ; clk             ;
;  out2[11] ; clk        ; 4.307 ; 4.307 ; Rise       ; clk             ;
;  out2[12] ; clk        ; 4.359 ; 4.359 ; Rise       ; clk             ;
;  out2[13] ; clk        ; 4.334 ; 4.334 ; Rise       ; clk             ;
;  out2[14] ; clk        ; 4.344 ; 4.344 ; Rise       ; clk             ;
;  out2[15] ; clk        ; 4.390 ; 4.390 ; Rise       ; clk             ;
;  out2[16] ; clk        ; 4.627 ; 4.627 ; Rise       ; clk             ;
;  out2[17] ; clk        ; 4.244 ; 4.244 ; Rise       ; clk             ;
;  out2[18] ; clk        ; 4.143 ; 4.143 ; Rise       ; clk             ;
;  out2[19] ; clk        ; 4.639 ; 4.639 ; Rise       ; clk             ;
;  out2[20] ; clk        ; 4.352 ; 4.352 ; Rise       ; clk             ;
;  out2[21] ; clk        ; 4.445 ; 4.445 ; Rise       ; clk             ;
;  out2[22] ; clk        ; 4.114 ; 4.114 ; Rise       ; clk             ;
;  out2[23] ; clk        ; 4.218 ; 4.218 ; Rise       ; clk             ;
;  out2[24] ; clk        ; 4.368 ; 4.368 ; Rise       ; clk             ;
;  out2[25] ; clk        ; 3.910 ; 3.910 ; Rise       ; clk             ;
;  out2[26] ; clk        ; 4.070 ; 4.070 ; Rise       ; clk             ;
;  out2[27] ; clk        ; 4.244 ; 4.244 ; Rise       ; clk             ;
;  out2[28] ; clk        ; 4.678 ; 4.678 ; Rise       ; clk             ;
;  out2[29] ; clk        ; 4.263 ; 4.263 ; Rise       ; clk             ;
;  out2[30] ; clk        ; 4.280 ; 4.280 ; Rise       ; clk             ;
;  out2[31] ; clk        ; 4.152 ; 4.152 ; Rise       ; clk             ;
; out3[*]   ; clk        ; 4.125 ; 4.125 ; Rise       ; clk             ;
;  out3[0]  ; clk        ; 4.557 ; 4.557 ; Rise       ; clk             ;
;  out3[1]  ; clk        ; 4.913 ; 4.913 ; Rise       ; clk             ;
;  out3[2]  ; clk        ; 4.869 ; 4.869 ; Rise       ; clk             ;
;  out3[3]  ; clk        ; 4.842 ; 4.842 ; Rise       ; clk             ;
;  out3[4]  ; clk        ; 5.104 ; 5.104 ; Rise       ; clk             ;
;  out3[5]  ; clk        ; 4.240 ; 4.240 ; Rise       ; clk             ;
;  out3[6]  ; clk        ; 4.810 ; 4.810 ; Rise       ; clk             ;
;  out3[7]  ; clk        ; 5.110 ; 5.110 ; Rise       ; clk             ;
;  out3[8]  ; clk        ; 4.795 ; 4.795 ; Rise       ; clk             ;
;  out3[9]  ; clk        ; 4.441 ; 4.441 ; Rise       ; clk             ;
;  out3[10] ; clk        ; 4.422 ; 4.422 ; Rise       ; clk             ;
;  out3[11] ; clk        ; 5.078 ; 5.078 ; Rise       ; clk             ;
;  out3[12] ; clk        ; 4.322 ; 4.322 ; Rise       ; clk             ;
;  out3[13] ; clk        ; 4.542 ; 4.542 ; Rise       ; clk             ;
;  out3[14] ; clk        ; 4.438 ; 4.438 ; Rise       ; clk             ;
;  out3[15] ; clk        ; 4.547 ; 4.547 ; Rise       ; clk             ;
;  out3[16] ; clk        ; 4.643 ; 4.643 ; Rise       ; clk             ;
;  out3[17] ; clk        ; 4.763 ; 4.763 ; Rise       ; clk             ;
;  out3[18] ; clk        ; 5.188 ; 5.188 ; Rise       ; clk             ;
;  out3[19] ; clk        ; 4.404 ; 4.404 ; Rise       ; clk             ;
;  out3[20] ; clk        ; 4.238 ; 4.238 ; Rise       ; clk             ;
;  out3[21] ; clk        ; 4.125 ; 4.125 ; Rise       ; clk             ;
;  out3[22] ; clk        ; 4.404 ; 4.404 ; Rise       ; clk             ;
;  out3[23] ; clk        ; 4.425 ; 4.425 ; Rise       ; clk             ;
;  out3[24] ; clk        ; 5.317 ; 5.317 ; Rise       ; clk             ;
;  out3[25] ; clk        ; 4.297 ; 4.297 ; Rise       ; clk             ;
;  out3[26] ; clk        ; 4.368 ; 4.368 ; Rise       ; clk             ;
;  out3[27] ; clk        ; 5.021 ; 5.021 ; Rise       ; clk             ;
;  out3[28] ; clk        ; 4.496 ; 4.496 ; Rise       ; clk             ;
;  out3[29] ; clk        ; 4.573 ; 4.573 ; Rise       ; clk             ;
;  out3[30] ; clk        ; 4.545 ; 4.545 ; Rise       ; clk             ;
;  out3[31] ; clk        ; 4.957 ; 4.957 ; Rise       ; clk             ;
; out4[*]   ; clk        ; 4.738 ; 4.738 ; Rise       ; clk             ;
;  out4[0]  ; clk        ; 5.241 ; 5.241 ; Rise       ; clk             ;
;  out4[1]  ; clk        ; 5.570 ; 5.570 ; Rise       ; clk             ;
;  out4[2]  ; clk        ; 5.489 ; 5.489 ; Rise       ; clk             ;
;  out4[3]  ; clk        ; 5.540 ; 5.540 ; Rise       ; clk             ;
;  out4[4]  ; clk        ; 5.436 ; 5.436 ; Rise       ; clk             ;
;  out4[5]  ; clk        ; 5.342 ; 5.342 ; Rise       ; clk             ;
;  out4[6]  ; clk        ; 5.417 ; 5.417 ; Rise       ; clk             ;
;  out4[7]  ; clk        ; 5.485 ; 5.485 ; Rise       ; clk             ;
;  out4[8]  ; clk        ; 5.153 ; 5.153 ; Rise       ; clk             ;
;  out4[9]  ; clk        ; 4.976 ; 4.976 ; Rise       ; clk             ;
;  out4[10] ; clk        ; 5.207 ; 5.207 ; Rise       ; clk             ;
;  out4[11] ; clk        ; 4.738 ; 4.738 ; Rise       ; clk             ;
;  out4[12] ; clk        ; 5.329 ; 5.329 ; Rise       ; clk             ;
;  out4[13] ; clk        ; 5.817 ; 5.817 ; Rise       ; clk             ;
;  out4[14] ; clk        ; 5.597 ; 5.597 ; Rise       ; clk             ;
;  out4[15] ; clk        ; 5.753 ; 5.753 ; Rise       ; clk             ;
;  out4[16] ; clk        ; 5.643 ; 5.643 ; Rise       ; clk             ;
;  out4[17] ; clk        ; 5.703 ; 5.703 ; Rise       ; clk             ;
;  out4[18] ; clk        ; 5.904 ; 5.904 ; Rise       ; clk             ;
;  out4[19] ; clk        ; 5.995 ; 5.995 ; Rise       ; clk             ;
;  out4[20] ; clk        ; 5.751 ; 5.751 ; Rise       ; clk             ;
;  out4[21] ; clk        ; 5.660 ; 5.660 ; Rise       ; clk             ;
;  out4[22] ; clk        ; 5.716 ; 5.716 ; Rise       ; clk             ;
;  out4[23] ; clk        ; 5.503 ; 5.503 ; Rise       ; clk             ;
;  out4[24] ; clk        ; 5.721 ; 5.721 ; Rise       ; clk             ;
;  out4[25] ; clk        ; 5.810 ; 5.810 ; Rise       ; clk             ;
;  out4[26] ; clk        ; 6.192 ; 6.192 ; Rise       ; clk             ;
;  out4[27] ; clk        ; 5.809 ; 5.809 ; Rise       ; clk             ;
;  out4[28] ; clk        ; 5.988 ; 5.988 ; Rise       ; clk             ;
;  out4[29] ; clk        ; 5.857 ; 5.857 ; Rise       ; clk             ;
;  out4[30] ; clk        ; 6.217 ; 6.217 ; Rise       ; clk             ;
;  out4[31] ; clk        ; 6.170 ; 6.170 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -132.895   ; 0.235 ; N/A      ; N/A     ; -0.564              ;
;  clk             ; -132.895   ; 0.235 ; N/A      ; N/A     ; -0.564              ;
; Design-wide TNS  ; -12355.573 ; 0.0   ; 0.0      ; 0.0     ; -307.468            ;
;  clk             ; -12355.573 ; 0.000 ; N/A      ; N/A     ; -307.468            ;
+------------------+------------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 9.180 ; 9.180 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -1.794 ; -1.794 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-----------+------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+------------+---------+---------+------------+-----------------+
; out2[*]   ; clk        ; 9.776   ; 9.776   ; Rise       ; clk             ;
;  out2[0]  ; clk        ; 8.981   ; 8.981   ; Rise       ; clk             ;
;  out2[1]  ; clk        ; 8.181   ; 8.181   ; Rise       ; clk             ;
;  out2[2]  ; clk        ; 7.840   ; 7.840   ; Rise       ; clk             ;
;  out2[3]  ; clk        ; 8.908   ; 8.908   ; Rise       ; clk             ;
;  out2[4]  ; clk        ; 9.320   ; 9.320   ; Rise       ; clk             ;
;  out2[5]  ; clk        ; 9.776   ; 9.776   ; Rise       ; clk             ;
;  out2[6]  ; clk        ; 7.929   ; 7.929   ; Rise       ; clk             ;
;  out2[7]  ; clk        ; 8.661   ; 8.661   ; Rise       ; clk             ;
;  out2[8]  ; clk        ; 7.919   ; 7.919   ; Rise       ; clk             ;
;  out2[9]  ; clk        ; 8.746   ; 8.746   ; Rise       ; clk             ;
;  out2[10] ; clk        ; 8.575   ; 8.575   ; Rise       ; clk             ;
;  out2[11] ; clk        ; 8.491   ; 8.491   ; Rise       ; clk             ;
;  out2[12] ; clk        ; 8.399   ; 8.399   ; Rise       ; clk             ;
;  out2[13] ; clk        ; 8.468   ; 8.468   ; Rise       ; clk             ;
;  out2[14] ; clk        ; 8.422   ; 8.422   ; Rise       ; clk             ;
;  out2[15] ; clk        ; 8.488   ; 8.488   ; Rise       ; clk             ;
;  out2[16] ; clk        ; 9.372   ; 9.372   ; Rise       ; clk             ;
;  out2[17] ; clk        ; 8.034   ; 8.034   ; Rise       ; clk             ;
;  out2[18] ; clk        ; 7.870   ; 7.870   ; Rise       ; clk             ;
;  out2[19] ; clk        ; 9.136   ; 9.136   ; Rise       ; clk             ;
;  out2[20] ; clk        ; 8.428   ; 8.428   ; Rise       ; clk             ;
;  out2[21] ; clk        ; 8.698   ; 8.698   ; Rise       ; clk             ;
;  out2[22] ; clk        ; 7.871   ; 7.871   ; Rise       ; clk             ;
;  out2[23] ; clk        ; 8.072   ; 8.072   ; Rise       ; clk             ;
;  out2[24] ; clk        ; 8.376   ; 8.376   ; Rise       ; clk             ;
;  out2[25] ; clk        ; 7.337   ; 7.337   ; Rise       ; clk             ;
;  out2[26] ; clk        ; 7.895   ; 7.895   ; Rise       ; clk             ;
;  out2[27] ; clk        ; 8.305   ; 8.305   ; Rise       ; clk             ;
;  out2[28] ; clk        ; 9.293   ; 9.293   ; Rise       ; clk             ;
;  out2[29] ; clk        ; 8.318   ; 8.318   ; Rise       ; clk             ;
;  out2[30] ; clk        ; 8.205   ; 8.205   ; Rise       ; clk             ;
;  out2[31] ; clk        ; 7.945   ; 7.945   ; Rise       ; clk             ;
; out3[*]   ; clk        ; 10.661  ; 10.661  ; Rise       ; clk             ;
;  out3[0]  ; clk        ; 8.685   ; 8.685   ; Rise       ; clk             ;
;  out3[1]  ; clk        ; 10.042  ; 10.042  ; Rise       ; clk             ;
;  out3[2]  ; clk        ; 9.338   ; 9.338   ; Rise       ; clk             ;
;  out3[3]  ; clk        ; 9.823   ; 9.823   ; Rise       ; clk             ;
;  out3[4]  ; clk        ; 10.508  ; 10.508  ; Rise       ; clk             ;
;  out3[5]  ; clk        ; 8.298   ; 8.298   ; Rise       ; clk             ;
;  out3[6]  ; clk        ; 9.252   ; 9.252   ; Rise       ; clk             ;
;  out3[7]  ; clk        ; 10.327  ; 10.327  ; Rise       ; clk             ;
;  out3[8]  ; clk        ; 9.388   ; 9.388   ; Rise       ; clk             ;
;  out3[9]  ; clk        ; 8.664   ; 8.664   ; Rise       ; clk             ;
;  out3[10] ; clk        ; 8.652   ; 8.652   ; Rise       ; clk             ;
;  out3[11] ; clk        ; 10.063  ; 10.063  ; Rise       ; clk             ;
;  out3[12] ; clk        ; 8.411   ; 8.411   ; Rise       ; clk             ;
;  out3[13] ; clk        ; 9.110   ; 9.110   ; Rise       ; clk             ;
;  out3[14] ; clk        ; 8.481   ; 8.481   ; Rise       ; clk             ;
;  out3[15] ; clk        ; 8.758   ; 8.758   ; Rise       ; clk             ;
;  out3[16] ; clk        ; 9.208   ; 9.208   ; Rise       ; clk             ;
;  out3[17] ; clk        ; 9.445   ; 9.445   ; Rise       ; clk             ;
;  out3[18] ; clk        ; 10.578  ; 10.578  ; Rise       ; clk             ;
;  out3[19] ; clk        ; 8.768   ; 8.768   ; Rise       ; clk             ;
;  out3[20] ; clk        ; 8.217   ; 8.217   ; Rise       ; clk             ;
;  out3[21] ; clk        ; 7.899   ; 7.899   ; Rise       ; clk             ;
;  out3[22] ; clk        ; 8.494   ; 8.494   ; Rise       ; clk             ;
;  out3[23] ; clk        ; 8.638   ; 8.638   ; Rise       ; clk             ;
;  out3[24] ; clk        ; 10.661  ; 10.661  ; Rise       ; clk             ;
;  out3[25] ; clk        ; 8.487   ; 8.487   ; Rise       ; clk             ;
;  out3[26] ; clk        ; 8.629   ; 8.629   ; Rise       ; clk             ;
;  out3[27] ; clk        ; 10.289  ; 10.289  ; Rise       ; clk             ;
;  out3[28] ; clk        ; 8.933   ; 8.933   ; Rise       ; clk             ;
;  out3[29] ; clk        ; 9.173   ; 9.173   ; Rise       ; clk             ;
;  out3[30] ; clk        ; 9.107   ; 9.107   ; Rise       ; clk             ;
;  out3[31] ; clk        ; 9.806   ; 9.806   ; Rise       ; clk             ;
; out4[*]   ; clk        ; 144.494 ; 144.494 ; Rise       ; clk             ;
;  out4[0]  ; clk        ; 144.494 ; 144.494 ; Rise       ; clk             ;
;  out4[1]  ; clk        ; 139.487 ; 139.487 ; Rise       ; clk             ;
;  out4[2]  ; clk        ; 133.604 ; 133.604 ; Rise       ; clk             ;
;  out4[3]  ; clk        ; 127.403 ; 127.403 ; Rise       ; clk             ;
;  out4[4]  ; clk        ; 122.642 ; 122.642 ; Rise       ; clk             ;
;  out4[5]  ; clk        ; 116.577 ; 116.577 ; Rise       ; clk             ;
;  out4[6]  ; clk        ; 111.805 ; 111.805 ; Rise       ; clk             ;
;  out4[7]  ; clk        ; 107.018 ; 107.018 ; Rise       ; clk             ;
;  out4[8]  ; clk        ; 100.346 ; 100.346 ; Rise       ; clk             ;
;  out4[9]  ; clk        ; 95.898  ; 95.898  ; Rise       ; clk             ;
;  out4[10] ; clk        ; 90.474  ; 90.474  ; Rise       ; clk             ;
;  out4[11] ; clk        ; 85.393  ; 85.393  ; Rise       ; clk             ;
;  out4[12] ; clk        ; 81.911  ; 81.911  ; Rise       ; clk             ;
;  out4[13] ; clk        ; 77.839  ; 77.839  ; Rise       ; clk             ;
;  out4[14] ; clk        ; 75.384  ; 75.384  ; Rise       ; clk             ;
;  out4[15] ; clk        ; 67.769  ; 67.769  ; Rise       ; clk             ;
;  out4[16] ; clk        ; 64.391  ; 64.391  ; Rise       ; clk             ;
;  out4[17] ; clk        ; 58.958  ; 58.958  ; Rise       ; clk             ;
;  out4[18] ; clk        ; 55.175  ; 55.175  ; Rise       ; clk             ;
;  out4[19] ; clk        ; 52.213  ; 52.213  ; Rise       ; clk             ;
;  out4[20] ; clk        ; 47.116  ; 47.116  ; Rise       ; clk             ;
;  out4[21] ; clk        ; 43.862  ; 43.862  ; Rise       ; clk             ;
;  out4[22] ; clk        ; 39.170  ; 39.170  ; Rise       ; clk             ;
;  out4[23] ; clk        ; 35.034  ; 35.034  ; Rise       ; clk             ;
;  out4[24] ; clk        ; 32.894  ; 32.894  ; Rise       ; clk             ;
;  out4[25] ; clk        ; 29.977  ; 29.977  ; Rise       ; clk             ;
;  out4[26] ; clk        ; 27.807  ; 27.807  ; Rise       ; clk             ;
;  out4[27] ; clk        ; 27.454  ; 27.454  ; Rise       ; clk             ;
;  out4[28] ; clk        ; 27.002  ; 27.002  ; Rise       ; clk             ;
;  out4[29] ; clk        ; 27.521  ; 27.521  ; Rise       ; clk             ;
;  out4[30] ; clk        ; 28.598  ; 28.598  ; Rise       ; clk             ;
;  out4[31] ; clk        ; 31.432  ; 31.432  ; Rise       ; clk             ;
+-----------+------------+---------+---------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; out2[*]   ; clk        ; 3.910 ; 3.910 ; Rise       ; clk             ;
;  out2[0]  ; clk        ; 4.557 ; 4.557 ; Rise       ; clk             ;
;  out2[1]  ; clk        ; 4.179 ; 4.179 ; Rise       ; clk             ;
;  out2[2]  ; clk        ; 4.082 ; 4.082 ; Rise       ; clk             ;
;  out2[3]  ; clk        ; 4.558 ; 4.558 ; Rise       ; clk             ;
;  out2[4]  ; clk        ; 4.651 ; 4.651 ; Rise       ; clk             ;
;  out2[5]  ; clk        ; 4.819 ; 4.819 ; Rise       ; clk             ;
;  out2[6]  ; clk        ; 4.119 ; 4.119 ; Rise       ; clk             ;
;  out2[7]  ; clk        ; 4.500 ; 4.500 ; Rise       ; clk             ;
;  out2[8]  ; clk        ; 4.174 ; 4.174 ; Rise       ; clk             ;
;  out2[9]  ; clk        ; 4.426 ; 4.426 ; Rise       ; clk             ;
;  out2[10] ; clk        ; 4.434 ; 4.434 ; Rise       ; clk             ;
;  out2[11] ; clk        ; 4.307 ; 4.307 ; Rise       ; clk             ;
;  out2[12] ; clk        ; 4.359 ; 4.359 ; Rise       ; clk             ;
;  out2[13] ; clk        ; 4.334 ; 4.334 ; Rise       ; clk             ;
;  out2[14] ; clk        ; 4.344 ; 4.344 ; Rise       ; clk             ;
;  out2[15] ; clk        ; 4.390 ; 4.390 ; Rise       ; clk             ;
;  out2[16] ; clk        ; 4.627 ; 4.627 ; Rise       ; clk             ;
;  out2[17] ; clk        ; 4.244 ; 4.244 ; Rise       ; clk             ;
;  out2[18] ; clk        ; 4.143 ; 4.143 ; Rise       ; clk             ;
;  out2[19] ; clk        ; 4.639 ; 4.639 ; Rise       ; clk             ;
;  out2[20] ; clk        ; 4.352 ; 4.352 ; Rise       ; clk             ;
;  out2[21] ; clk        ; 4.445 ; 4.445 ; Rise       ; clk             ;
;  out2[22] ; clk        ; 4.114 ; 4.114 ; Rise       ; clk             ;
;  out2[23] ; clk        ; 4.218 ; 4.218 ; Rise       ; clk             ;
;  out2[24] ; clk        ; 4.368 ; 4.368 ; Rise       ; clk             ;
;  out2[25] ; clk        ; 3.910 ; 3.910 ; Rise       ; clk             ;
;  out2[26] ; clk        ; 4.070 ; 4.070 ; Rise       ; clk             ;
;  out2[27] ; clk        ; 4.244 ; 4.244 ; Rise       ; clk             ;
;  out2[28] ; clk        ; 4.678 ; 4.678 ; Rise       ; clk             ;
;  out2[29] ; clk        ; 4.263 ; 4.263 ; Rise       ; clk             ;
;  out2[30] ; clk        ; 4.280 ; 4.280 ; Rise       ; clk             ;
;  out2[31] ; clk        ; 4.152 ; 4.152 ; Rise       ; clk             ;
; out3[*]   ; clk        ; 4.125 ; 4.125 ; Rise       ; clk             ;
;  out3[0]  ; clk        ; 4.557 ; 4.557 ; Rise       ; clk             ;
;  out3[1]  ; clk        ; 4.913 ; 4.913 ; Rise       ; clk             ;
;  out3[2]  ; clk        ; 4.869 ; 4.869 ; Rise       ; clk             ;
;  out3[3]  ; clk        ; 4.842 ; 4.842 ; Rise       ; clk             ;
;  out3[4]  ; clk        ; 5.104 ; 5.104 ; Rise       ; clk             ;
;  out3[5]  ; clk        ; 4.240 ; 4.240 ; Rise       ; clk             ;
;  out3[6]  ; clk        ; 4.810 ; 4.810 ; Rise       ; clk             ;
;  out3[7]  ; clk        ; 5.110 ; 5.110 ; Rise       ; clk             ;
;  out3[8]  ; clk        ; 4.795 ; 4.795 ; Rise       ; clk             ;
;  out3[9]  ; clk        ; 4.441 ; 4.441 ; Rise       ; clk             ;
;  out3[10] ; clk        ; 4.422 ; 4.422 ; Rise       ; clk             ;
;  out3[11] ; clk        ; 5.078 ; 5.078 ; Rise       ; clk             ;
;  out3[12] ; clk        ; 4.322 ; 4.322 ; Rise       ; clk             ;
;  out3[13] ; clk        ; 4.542 ; 4.542 ; Rise       ; clk             ;
;  out3[14] ; clk        ; 4.438 ; 4.438 ; Rise       ; clk             ;
;  out3[15] ; clk        ; 4.547 ; 4.547 ; Rise       ; clk             ;
;  out3[16] ; clk        ; 4.643 ; 4.643 ; Rise       ; clk             ;
;  out3[17] ; clk        ; 4.763 ; 4.763 ; Rise       ; clk             ;
;  out3[18] ; clk        ; 5.188 ; 5.188 ; Rise       ; clk             ;
;  out3[19] ; clk        ; 4.404 ; 4.404 ; Rise       ; clk             ;
;  out3[20] ; clk        ; 4.238 ; 4.238 ; Rise       ; clk             ;
;  out3[21] ; clk        ; 4.125 ; 4.125 ; Rise       ; clk             ;
;  out3[22] ; clk        ; 4.404 ; 4.404 ; Rise       ; clk             ;
;  out3[23] ; clk        ; 4.425 ; 4.425 ; Rise       ; clk             ;
;  out3[24] ; clk        ; 5.317 ; 5.317 ; Rise       ; clk             ;
;  out3[25] ; clk        ; 4.297 ; 4.297 ; Rise       ; clk             ;
;  out3[26] ; clk        ; 4.368 ; 4.368 ; Rise       ; clk             ;
;  out3[27] ; clk        ; 5.021 ; 5.021 ; Rise       ; clk             ;
;  out3[28] ; clk        ; 4.496 ; 4.496 ; Rise       ; clk             ;
;  out3[29] ; clk        ; 4.573 ; 4.573 ; Rise       ; clk             ;
;  out3[30] ; clk        ; 4.545 ; 4.545 ; Rise       ; clk             ;
;  out3[31] ; clk        ; 4.957 ; 4.957 ; Rise       ; clk             ;
; out4[*]   ; clk        ; 4.738 ; 4.738 ; Rise       ; clk             ;
;  out4[0]  ; clk        ; 5.241 ; 5.241 ; Rise       ; clk             ;
;  out4[1]  ; clk        ; 5.570 ; 5.570 ; Rise       ; clk             ;
;  out4[2]  ; clk        ; 5.489 ; 5.489 ; Rise       ; clk             ;
;  out4[3]  ; clk        ; 5.540 ; 5.540 ; Rise       ; clk             ;
;  out4[4]  ; clk        ; 5.436 ; 5.436 ; Rise       ; clk             ;
;  out4[5]  ; clk        ; 5.342 ; 5.342 ; Rise       ; clk             ;
;  out4[6]  ; clk        ; 5.417 ; 5.417 ; Rise       ; clk             ;
;  out4[7]  ; clk        ; 5.485 ; 5.485 ; Rise       ; clk             ;
;  out4[8]  ; clk        ; 5.153 ; 5.153 ; Rise       ; clk             ;
;  out4[9]  ; clk        ; 4.976 ; 4.976 ; Rise       ; clk             ;
;  out4[10] ; clk        ; 5.207 ; 5.207 ; Rise       ; clk             ;
;  out4[11] ; clk        ; 4.738 ; 4.738 ; Rise       ; clk             ;
;  out4[12] ; clk        ; 5.329 ; 5.329 ; Rise       ; clk             ;
;  out4[13] ; clk        ; 5.817 ; 5.817 ; Rise       ; clk             ;
;  out4[14] ; clk        ; 5.597 ; 5.597 ; Rise       ; clk             ;
;  out4[15] ; clk        ; 5.753 ; 5.753 ; Rise       ; clk             ;
;  out4[16] ; clk        ; 5.643 ; 5.643 ; Rise       ; clk             ;
;  out4[17] ; clk        ; 5.703 ; 5.703 ; Rise       ; clk             ;
;  out4[18] ; clk        ; 5.904 ; 5.904 ; Rise       ; clk             ;
;  out4[19] ; clk        ; 5.995 ; 5.995 ; Rise       ; clk             ;
;  out4[20] ; clk        ; 5.751 ; 5.751 ; Rise       ; clk             ;
;  out4[21] ; clk        ; 5.660 ; 5.660 ; Rise       ; clk             ;
;  out4[22] ; clk        ; 5.716 ; 5.716 ; Rise       ; clk             ;
;  out4[23] ; clk        ; 5.503 ; 5.503 ; Rise       ; clk             ;
;  out4[24] ; clk        ; 5.721 ; 5.721 ; Rise       ; clk             ;
;  out4[25] ; clk        ; 5.810 ; 5.810 ; Rise       ; clk             ;
;  out4[26] ; clk        ; 6.192 ; 6.192 ; Rise       ; clk             ;
;  out4[27] ; clk        ; 5.809 ; 5.809 ; Rise       ; clk             ;
;  out4[28] ; clk        ; 5.988 ; 5.988 ; Rise       ; clk             ;
;  out4[29] ; clk        ; 5.857 ; 5.857 ; Rise       ; clk             ;
;  out4[30] ; clk        ; 6.217 ; 6.217 ; Rise       ; clk             ;
;  out4[31] ; clk        ; 6.170 ; 6.170 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 850   ; 850  ;
; Unconstrained Output Ports      ; 115   ; 115  ;
; Unconstrained Output Port Paths ; 3404  ; 3404 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Jun 28 21:09:38 2018
Info: Command: quartus_sta CPU -c CPU
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 19 combinational loops as latches.
Info (332104): Reading SDC File: 'CPU.sdc'
Warning (332060): Node: instructionmemory:InstructionMemory|altsyncram:instructionMem_rtl_0|altsyncram_cg71:auto_generated|ram_block1a26~porta_address_reg0 was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -132.895
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -132.895    -12355.573 clk 
Info (332146): Worst-case hold slack is 0.611
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.611         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -0.564
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.564      -307.468 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332060): Node: instructionmemory:InstructionMemory|altsyncram:instructionMem_rtl_0|altsyncram_cg71:auto_generated|ram_block1a26~porta_address_reg0 was determined to be a clock but was found without an associated clock assignment.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -49.235
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -49.235     -3854.634 clk 
Info (332146): Worst-case hold slack is 0.235
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.235         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -0.127
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.127       -60.828 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4630 megabytes
    Info: Processing ended: Thu Jun 28 21:09:41 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


