+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                ;
+----------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                            ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+----------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; emu|tiamc1|audio|\pit_channels:5:pit_channel                                                                         ; 21    ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|audio|\pit_channels:4:pit_channel                                                                         ; 21    ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|audio|\pit_channels:3:pit_channel                                                                         ; 21    ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|audio|\pit_channels:2:pit_channel                                                                         ; 21    ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|audio|\pit_channels:1:pit_channel                                                                         ; 21    ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|audio|\pit_channels:0:pit_channel                                                                         ; 21    ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|audio                                                                                                     ; 45    ; 8              ; 15           ; 8              ; 40     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|inputs                                                                                                    ; 96    ; 0              ; 33           ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|sysclock                                                                                                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|cpu|u0|Regs                                                                                               ; 158   ; 0              ; 0            ; 0              ; 176    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|cpu|u0|alu                                                                                                ; 57    ; 0              ; 15           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|cpu|u0|mcode                                                                                              ; 26    ; 8              ; 4            ; 8              ; 76     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|cpu|u0                                                                                                    ; 238   ; 432            ; 0            ; 432            ; 253    ; 432             ; 432           ; 432             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|cpu                                                                                                       ; 14    ; 6              ; 0            ; 6              ; 31     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|memcontrol|sram_rom_g7                                                                                    ; 24    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|memcontrol|sram_rom_g6                                                                                    ; 24    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|memcontrol|sram_rom_g5                                                                                    ; 24    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|memcontrol|sram_rom_g4                                                                                    ; 24    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|memcontrol|sram_rom_g3                                                                                    ; 24    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|memcontrol|sram_rom_g2                                                                                    ; 24    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|memcontrol|sram_rom_g1                                                                                    ; 24    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|memcontrol|ram_char3                                                                                      ; 44    ; 19             ; 0            ; 19             ; 16     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|memcontrol|ram_char2                                                                                      ; 44    ; 19             ; 0            ; 19             ; 16     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|memcontrol|ram_char1                                                                                      ; 44    ; 19             ; 0            ; 19             ; 16     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|memcontrol|ram_char0                                                                                      ; 44    ; 19             ; 0            ; 19             ; 16     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|memcontrol|ram_vid                                                                                        ; 44    ; 19             ; 0            ; 19             ; 16     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|memcontrol|sram_ram                                                                                       ; 24    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|memcontrol                                                                                                ; 96    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|video|palrom                                                                                              ; 9     ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|video|tram_rom_4                                                                                          ; 24    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|video|tram_rom_3                                                                                          ; 24    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|video|tram_rom_2                                                                                          ; 24    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|video|tram_rom_1                                                                                          ; 24    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|video|sram_rom_a6                                                                                         ; 24    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|video|sram_rom_a5                                                                                         ; 24    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|video|sram_rom_a3                                                                                         ; 24    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|video|sram_rom_a2                                                                                         ; 24    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|video|\sprites:15:sprite                                                                                  ; 92    ; 0              ; 8            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|video|\sprites:14:sprite                                                                                  ; 92    ; 0              ; 8            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|video|\sprites:13:sprite                                                                                  ; 92    ; 0              ; 8            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|video|\sprites:12:sprite                                                                                  ; 92    ; 0              ; 8            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|video|\sprites:11:sprite                                                                                  ; 92    ; 0              ; 8            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|video|\sprites:10:sprite                                                                                  ; 92    ; 0              ; 8            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|video|\sprites:9:sprite                                                                                   ; 92    ; 0              ; 8            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|video|\sprites:8:sprite                                                                                   ; 92    ; 0              ; 8            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|video|\sprites:7:sprite                                                                                   ; 92    ; 0              ; 8            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|video|\sprites:6:sprite                                                                                   ; 92    ; 0              ; 8            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|video|\sprites:5:sprite                                                                                   ; 92    ; 0              ; 8            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|video|\sprites:4:sprite                                                                                   ; 92    ; 0              ; 8            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|video|\sprites:3:sprite                                                                                   ; 92    ; 0              ; 8            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|video|\sprites:2:sprite                                                                                   ; 92    ; 0              ; 8            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|video|\sprites:1:sprite                                                                                   ; 92    ; 0              ; 8            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|video|\sprites:0:sprite                                                                                   ; 92    ; 0              ; 8            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1|video                                                                                                     ; 113   ; 0              ; 15           ; 0              ; 51     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|tiamc1                                                                                                           ; 110   ; 11             ; 1            ; 11             ; 73     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|pll|pll_inst                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|pll                                                                                                              ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|hps_io|confstr_rom                                                                                               ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|hps_io|video_calc                                                                                                ; 15    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; emu|hps_io                                                                                                           ; 329   ; 1220           ; 0            ; 1220           ; 1005   ; 1220            ; 1220          ; 1220            ; 107   ; 0              ; 58           ; 0                ; 58                ;
; emu                                                                                                                  ; 106   ; 134            ; 103          ; 134            ; 250    ; 134             ; 134           ; 134             ; 69    ; 0              ; 0            ; 0                ; 0                 ;
; sync_h                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sync_v                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; alsa                                                                                                                 ; 70    ; 0              ; 0            ; 0              ; 63     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_out|audmix_r                                                                                                   ; 57    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_out|audmix_l                                                                                                   ; 57    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_out|dcb_r                                                                                                      ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_out|dcb_l                                                                                                      ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_out|IIR_filter|iir_tap_2                                                                                       ; 156   ; 40             ; 9            ; 40             ; 40     ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_out|IIR_filter|iir_tap_1                                                                                       ; 156   ; 0              ; 9            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_out|IIR_filter|iir_tap_0                                                                                       ; 156   ; 0              ; 9            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_out|IIR_filter                                                                                                 ; 172   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_out|sd_r                                                                                                       ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_out|sd_l                                                                                                       ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_out|toslink                                                                                                    ; 35    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_out|i2s                                                                                                        ; 35    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; audio_out                                                                                                            ; 243   ; 0              ; 1            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_audio|pll_audio_inst                                                                                             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_audio                                                                                                            ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; vga_out                                                                                                              ; 29    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; vga_scaler_out                                                                                                       ; 29    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; csync_vga                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; vga_osd                                                                                                              ; 47    ; 0              ; 4            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; VGA_scanlines                                                                                                        ; 31    ; 0              ; 0            ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; hdmiclk_ddr|auto_generated                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; csync_hdmi                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; hdmi_osd                                                                                                             ; 47    ; 0              ; 4            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; HDMI_shadowmask                                                                                                      ; 48    ; 0              ; 2            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_cfg|pll_cfg_inst|NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|lcell_dprio_read                     ; 6     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_cfg|pll_cfg_inst|NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|lcell_fpll_0_1                       ; 1     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_cfg|pll_cfg_inst|NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init_inst                 ; 3     ; 19             ; 1            ; 19             ; 31     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_cfg|pll_cfg_inst|NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dprio_mux_inst                       ; 60    ; 0              ; 3            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_cfg|pll_cfg_inst|NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset_inst                      ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_cfg|pll_cfg_inst|NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift_inst|lcell_cnt_sel_4 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_cfg|pll_cfg_inst|NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift_inst|lcell_cnt_sel_3 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_cfg|pll_cfg_inst|NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift_inst|lcell_cnt_sel_2 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_cfg|pll_cfg_inst|NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift_inst|lcell_cnt_sel_1 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_cfg|pll_cfg_inst|NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift_inst|lcell_cnt_sel_0 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_cfg|pll_cfg_inst|NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift_inst                 ; 29    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_cfg|pll_cfg_inst|NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0                                      ; 106   ; 25             ; 46           ; 25             ; 107    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_cfg|pll_cfg_inst                                                                                                 ; 110   ; 4              ; 0            ; 4              ; 97     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_cfg                                                                                                              ; 106   ; 1              ; 0            ; 1              ; 65     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_hdmi|pll_hdmi_inst                                                                                               ; 66    ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_hdmi                                                                                                             ; 66    ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_hdmi_adj                                                                                                         ; 59    ; 0              ; 11           ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ar_muldiv|udiv                                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ar_muldiv|umul                                                                                                       ; 26    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ar_muldiv                                                                                                            ; 38    ; 12             ; 0            ; 12             ; 25     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ascal|o_line3[0].r[7]__5|auto_generated                                                                              ; 48    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ascal|o_line2[0].r[7]__4|auto_generated                                                                              ; 48    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ascal|o_line1[0].r[7]__3|auto_generated                                                                              ; 48    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ascal|o_line0[0].r[7]__2|auto_generated                                                                              ; 48    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ascal|i_mem[0].r[7]__1|auto_generated                                                                                ; 49    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ascal                                                                                                                ; 522   ; 85             ; 2            ; 85             ; 227    ; 85              ; 85            ; 85              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ddr_svc                                                                                                              ; 143   ; 105            ; 0            ; 105            ; 249    ; 105             ; 105           ; 105             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sysmem|fpga_interfaces                                                                                               ; 409   ; 0              ; 0            ; 0              ; 264    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sysmem|f2sdram_safe_terminator_vbuf                                                                                  ; 314   ; 0              ; 0            ; 0              ; 312    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sysmem|f2sdram_safe_terminator_ram2                                                                                  ; 179   ; 0              ; 0            ; 0              ; 177    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sysmem|f2sdram_safe_terminator_ram1                                                                                  ; 179   ; 0              ; 0            ; 0              ; 177    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sysmem                                                                                                               ; 410   ; 1              ; 0            ; 1              ; 264    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mcp23009|i2c                                                                                                         ; 27    ; 12             ; 0            ; 12             ; 11     ; 12              ; 12            ; 12              ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; mcp23009                                                                                                             ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
+----------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
