Timing Analyzer report for Monitoring
Tue May 04 05:34:33 2021
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 125C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 125C Model Setup Summary
  8. Slow 1200mV 125C Model Hold Summary
  9. Slow 1200mV 125C Model Recovery Summary
 10. Slow 1200mV 125C Model Removal Summary
 11. Slow 1200mV 125C Model Minimum Pulse Width Summary
 12. Slow 1200mV 125C Model Setup: 'RO_internal'
 13. Slow 1200mV 125C Model Setup: 'Monitoring:inst|neg_ero'
 14. Slow 1200mV 125C Model Setup: 'clk_50MHz'
 15. Slow 1200mV 125C Model Setup: 'rst'
 16. Slow 1200mV 125C Model Hold: 'clk_50MHz'
 17. Slow 1200mV 125C Model Hold: 'rst'
 18. Slow 1200mV 125C Model Hold: 'RO_internal'
 19. Slow 1200mV 125C Model Hold: 'Monitoring:inst|neg_ero'
 20. Slow 1200mV 125C Model Recovery: 'clk_50MHz'
 21. Slow 1200mV 125C Model Recovery: 'Monitoring:inst|neg_ero'
 22. Slow 1200mV 125C Model Recovery: 'RO_internal'
 23. Slow 1200mV 125C Model Recovery: 'rst'
 24. Slow 1200mV 125C Model Removal: 'rst'
 25. Slow 1200mV 125C Model Removal: 'clk_50MHz'
 26. Slow 1200mV 125C Model Removal: 'RO_internal'
 27. Slow 1200mV 125C Model Removal: 'Monitoring:inst|neg_ero'
 28. Slow 1200mV 125C Model Metastability Summary
 29. Slow 1200mV -40C Model Fmax Summary
 30. Slow 1200mV -40C Model Setup Summary
 31. Slow 1200mV -40C Model Hold Summary
 32. Slow 1200mV -40C Model Recovery Summary
 33. Slow 1200mV -40C Model Removal Summary
 34. Slow 1200mV -40C Model Minimum Pulse Width Summary
 35. Slow 1200mV -40C Model Setup: 'RO_internal'
 36. Slow 1200mV -40C Model Setup: 'clk_50MHz'
 37. Slow 1200mV -40C Model Setup: 'Monitoring:inst|neg_ero'
 38. Slow 1200mV -40C Model Setup: 'rst'
 39. Slow 1200mV -40C Model Hold: 'clk_50MHz'
 40. Slow 1200mV -40C Model Hold: 'rst'
 41. Slow 1200mV -40C Model Hold: 'RO_internal'
 42. Slow 1200mV -40C Model Hold: 'Monitoring:inst|neg_ero'
 43. Slow 1200mV -40C Model Recovery: 'clk_50MHz'
 44. Slow 1200mV -40C Model Recovery: 'Monitoring:inst|neg_ero'
 45. Slow 1200mV -40C Model Recovery: 'RO_internal'
 46. Slow 1200mV -40C Model Recovery: 'rst'
 47. Slow 1200mV -40C Model Removal: 'rst'
 48. Slow 1200mV -40C Model Removal: 'RO_internal'
 49. Slow 1200mV -40C Model Removal: 'clk_50MHz'
 50. Slow 1200mV -40C Model Removal: 'Monitoring:inst|neg_ero'
 51. Slow 1200mV -40C Model Metastability Summary
 52. Fast 1200mV -40C Model Setup Summary
 53. Fast 1200mV -40C Model Hold Summary
 54. Fast 1200mV -40C Model Recovery Summary
 55. Fast 1200mV -40C Model Removal Summary
 56. Fast 1200mV -40C Model Minimum Pulse Width Summary
 57. Fast 1200mV -40C Model Setup: 'RO_internal'
 58. Fast 1200mV -40C Model Setup: 'Monitoring:inst|neg_ero'
 59. Fast 1200mV -40C Model Setup: 'clk_50MHz'
 60. Fast 1200mV -40C Model Setup: 'rst'
 61. Fast 1200mV -40C Model Hold: 'clk_50MHz'
 62. Fast 1200mV -40C Model Hold: 'rst'
 63. Fast 1200mV -40C Model Hold: 'RO_internal'
 64. Fast 1200mV -40C Model Hold: 'Monitoring:inst|neg_ero'
 65. Fast 1200mV -40C Model Recovery: 'clk_50MHz'
 66. Fast 1200mV -40C Model Recovery: 'Monitoring:inst|neg_ero'
 67. Fast 1200mV -40C Model Recovery: 'RO_internal'
 68. Fast 1200mV -40C Model Recovery: 'rst'
 69. Fast 1200mV -40C Model Removal: 'rst'
 70. Fast 1200mV -40C Model Removal: 'clk_50MHz'
 71. Fast 1200mV -40C Model Removal: 'RO_internal'
 72. Fast 1200mV -40C Model Removal: 'Monitoring:inst|neg_ero'
 73. Fast 1200mV -40C Model Metastability Summary
 74. Multicorner Timing Analysis Summary
 75. Board Trace Model Assignments
 76. Input Transition Times
 77. Signal Integrity Metrics (Slow 1200mv n40c Model)
 78. Signal Integrity Metrics (Slow 1200mv 125c Model)
 79. Signal Integrity Metrics (Fast 1200mv n40c Model)
 80. Setup Transfers
 81. Hold Transfers
 82. Recovery Transfers
 83. Removal Transfers
 84. Report TCCS
 85. Report RSKM
 86. Unconstrained Paths Summary
 87. Clock Status Summary
 88. Unconstrained Input Ports
 89. Unconstrained Output Ports
 90. Unconstrained Input Ports
 91. Unconstrained Output Ports
 92. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; Monitoring                                          ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22A7                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.6%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                           ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+
; Clock Name              ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                     ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+
; clk_50MHz               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_50MHz }               ;
; Monitoring:inst|neg_ero ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Monitoring:inst|neg_ero } ;
; RO_internal             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RO_internal }             ;
; rst                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rst }                     ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Fmax Summary                                                                        ;
+------------+-----------------+-------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name  ; Note                                                          ;
+------------+-----------------+-------------+---------------------------------------------------------------+
; 204.62 MHz ; 204.62 MHz      ; RO_internal ;                                                               ;
; 245.46 MHz ; 245.46 MHz      ; clk_50MHz   ;                                                               ;
; 424.09 MHz ; 250.0 MHz       ; rst         ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------+
; Slow 1200mV 125C Model Setup Summary             ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; RO_internal             ; -4.128 ; -32.823       ;
; Monitoring:inst|neg_ero ; -3.295 ; -3.295        ;
; clk_50MHz               ; -3.074 ; -62.747       ;
; rst                     ; -2.276 ; -17.622       ;
+-------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 125C Model Hold Summary              ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; clk_50MHz               ; -0.284 ; -0.284        ;
; rst                     ; 0.275  ; 0.000         ;
; RO_internal             ; 0.492  ; 0.000         ;
; Monitoring:inst|neg_ero ; 2.649  ; 0.000         ;
+-------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 125C Model Recovery Summary          ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; clk_50MHz               ; -2.284 ; -31.245       ;
; Monitoring:inst|neg_ero ; -1.091 ; -1.091        ;
; RO_internal             ; -0.848 ; -5.020        ;
; rst                     ; -0.458 ; -0.458        ;
+-------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 125C Model Removal Summary           ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; rst                     ; -0.417 ; -0.417        ;
; clk_50MHz               ; 0.386  ; 0.000         ;
; RO_internal             ; 0.475  ; 0.000         ;
; Monitoring:inst|neg_ero ; 1.153  ; 0.000         ;
+-------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 125C Model Minimum Pulse Width Summary ;
+-------------------------+--------+-----------------+
; Clock                   ; Slack  ; End Point TNS   ;
+-------------------------+--------+-----------------+
; clk_50MHz               ; -3.000 ; -46.123         ;
; RO_internal             ; -3.000 ; -14.896         ;
; rst                     ; -3.000 ; -7.538          ;
; Monitoring:inst|neg_ero ; -1.487 ; -1.487          ;
+-------------------------+--------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Setup: 'RO_internal'                                                                                                                                                                                                      ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                       ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.128 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.448     ; 4.667      ;
; -4.124 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.448     ; 4.663      ;
; -4.121 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.448     ; 4.660      ;
; -4.117 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.448     ; 4.656      ;
; -4.107 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.429     ; 4.665      ;
; -4.100 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.429     ; 4.658      ;
; -4.099 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.351     ; 4.735      ;
; -4.096 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.351     ; 4.732      ;
; -4.096 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.351     ; 4.732      ;
; -4.096 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.351     ; 4.732      ;
; -4.095 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.351     ; 4.731      ;
; -4.095 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.351     ; 4.731      ;
; -4.093 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.351     ; 4.729      ;
; -4.093 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.351     ; 4.729      ;
; -4.093 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.351     ; 4.729      ;
; -4.092 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.351     ; 4.728      ;
; -4.091 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.351     ; 4.727      ;
; -4.078 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.332     ; 4.733      ;
; -4.075 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.332     ; 4.730      ;
; -4.075 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.332     ; 4.730      ;
; -4.075 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.332     ; 4.730      ;
; -4.074 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.332     ; 4.729      ;
; -4.062 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.351     ; 4.698      ;
; -4.060 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~1         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.151      ; 4.698      ;
; -4.059 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~1         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.151      ; 4.697      ;
; -4.059 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~1         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.151      ; 4.697      ;
; -4.059 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~1         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.151      ; 4.697      ;
; -4.058 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~1         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.151      ; 4.696      ;
; -4.055 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~1         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.151      ; 4.693      ;
; -4.041 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.332     ; 4.696      ;
; -4.040 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~1         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.054      ; 4.581      ;
; -4.037 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~1         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.054      ; 4.578      ;
; -4.029 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.311     ; 4.705      ;
; -4.028 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.311     ; 4.704      ;
; -4.028 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.311     ; 4.704      ;
; -4.028 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.311     ; 4.704      ;
; -4.027 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.311     ; 4.703      ;
; -4.024 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.311     ; 4.700      ;
; -4.009 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.408     ; 4.588      ;
; -4.006 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.408     ; 4.585      ;
; -3.887 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; RO_internal  ; RO_internal ; 1.000        ; -0.181     ; 4.723      ;
; -3.880 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; RO_internal  ; RO_internal ; 1.000        ; -0.181     ; 4.716      ;
; -3.833 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; RO_internal  ; RO_internal ; 1.000        ; -0.052     ; 4.798      ;
; -3.832 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; RO_internal  ; RO_internal ; 1.000        ; -0.052     ; 4.797      ;
; -3.832 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; RO_internal  ; RO_internal ; 1.000        ; -0.052     ; 4.797      ;
; -3.832 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; RO_internal  ; RO_internal ; 1.000        ; -0.052     ; 4.797      ;
; -3.831 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; RO_internal  ; RO_internal ; 1.000        ; -0.052     ; 4.796      ;
; -3.828 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; RO_internal  ; RO_internal ; 1.000        ; -0.052     ; 4.793      ;
; -3.661 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~5         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.053      ; 4.201      ;
; -3.654 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~5         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.053      ; 4.194      ;
; -3.632 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~5         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.150      ; 4.269      ;
; -3.629 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~5         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.150      ; 4.266      ;
; -3.629 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~5         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.150      ; 4.266      ;
; -3.629 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~5         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.150      ; 4.266      ;
; -3.628 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~5         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.150      ; 4.265      ;
; -3.626 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~5         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.150      ; 4.263      ;
; -3.622 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; RO_internal  ; RO_internal ; 1.000        ; -0.181     ; 4.458      ;
; -3.615 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; RO_internal  ; RO_internal ; 1.000        ; -0.181     ; 4.451      ;
; -3.598 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.351     ; 4.234      ;
; -3.578 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; RO_internal  ; RO_internal ; 1.000        ; -0.052     ; 4.543      ;
; -3.577 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; RO_internal  ; RO_internal ; 1.000        ; -0.052     ; 4.542      ;
; -3.577 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; RO_internal  ; RO_internal ; 1.000        ; -0.052     ; 4.542      ;
; -3.577 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; RO_internal  ; RO_internal ; 1.000        ; -0.052     ; 4.542      ;
; -3.576 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; RO_internal  ; RO_internal ; 1.000        ; -0.052     ; 4.541      ;
; -3.573 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; RO_internal  ; RO_internal ; 1.000        ; -0.052     ; 4.538      ;
; -3.561 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.429     ; 4.119      ;
; -3.557 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~21        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.050      ; 4.094      ;
; -3.554 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.429     ; 4.112      ;
; -3.550 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~21        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.050      ; 4.087      ;
; -3.537 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~21        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.147      ; 4.171      ;
; -3.536 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~21        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.147      ; 4.170      ;
; -3.536 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~21        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.147      ; 4.170      ;
; -3.536 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~21        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.147      ; 4.170      ;
; -3.535 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~21        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.147      ; 4.169      ;
; -3.532 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.332     ; 4.187      ;
; -3.532 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~21        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.147      ; 4.166      ;
; -3.529 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.332     ; 4.184      ;
; -3.529 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.332     ; 4.184      ;
; -3.529 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.332     ; 4.184      ;
; -3.528 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.332     ; 4.183      ;
; -3.495 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.332     ; 4.150      ;
; -3.474 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.448     ; 4.013      ;
; -3.467 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.448     ; 4.006      ;
; -3.452 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.332     ; 4.107      ;
; -3.450 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.351     ; 4.086      ;
; -3.450 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.351     ; 4.086      ;
; -3.450 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.351     ; 4.086      ;
; -3.449 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.351     ; 4.085      ;
; -3.446 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.351     ; 4.082      ;
; -3.392 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~25        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.093      ; 3.972      ;
; -3.391 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; RO_internal  ; RO_internal ; 1.000        ; -0.181     ; 4.227      ;
; -3.386 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; RO_internal  ; RO_internal ; 1.000        ; -0.052     ; 4.351      ;
; -3.385 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~25        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.093      ; 3.965      ;
; -3.384 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; RO_internal  ; RO_internal ; 1.000        ; -0.181     ; 4.220      ;
; -3.383 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~25        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.190      ; 4.060      ;
; -3.382 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~25        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.190      ; 4.059      ;
; -3.382 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~25        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.190      ; 4.059      ;
; -3.382 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~25        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.190      ; 4.059      ;
; -3.381 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~25        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.190      ; 4.058      ;
; -3.378 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~25        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.190      ; 4.055      ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Setup: 'Monitoring:inst|neg_ero'                                                                                  ;
+--------+------------------------+----------------------+--------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node              ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------+--------------+-------------------------+--------------+------------+------------+
; -3.295 ; Monitoring:inst|cnt[1] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 1.000        ; -1.524     ; 2.768      ;
; -3.205 ; Monitoring:inst|cnt[0] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 1.000        ; -1.524     ; 2.678      ;
; -3.122 ; Monitoring:inst|cnt[3] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 1.000        ; -1.524     ; 2.595      ;
; -3.034 ; Monitoring:inst|cnt[2] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 1.000        ; -1.524     ; 2.507      ;
; -3.021 ; Monitoring:inst|cnt[5] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 1.000        ; -1.524     ; 2.494      ;
; -2.892 ; Monitoring:inst|cnt[4] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 1.000        ; -1.524     ; 2.365      ;
; -2.880 ; Monitoring:inst|cnt[7] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 1.000        ; -1.524     ; 2.353      ;
; -2.754 ; Monitoring:inst|cnt[6] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 1.000        ; -1.524     ; 2.227      ;
; -2.252 ; Monitoring:inst|cnt[8] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 1.000        ; -1.524     ; 1.725      ;
+--------+------------------------+----------------------+--------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Setup: 'clk_50MHz'                                                                                                                                                                                      ;
+--------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                              ; To Node                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.074 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.315      ; 4.386      ;
; -3.074 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.315      ; 4.386      ;
; -3.074 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.315      ; 4.386      ;
; -3.074 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.315      ; 4.386      ;
; -3.073 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; rst          ; clk_50MHz   ; 1.000        ; -2.698     ; 1.362      ;
; -3.073 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; rst          ; clk_50MHz   ; 1.000        ; -2.698     ; 1.362      ;
; -3.073 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; rst          ; clk_50MHz   ; 1.000        ; -2.698     ; 1.362      ;
; -3.073 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; rst          ; clk_50MHz   ; 1.000        ; -2.698     ; 1.362      ;
; -3.073 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; rst          ; clk_50MHz   ; 1.000        ; -2.698     ; 1.362      ;
; -3.073 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; rst          ; clk_50MHz   ; 1.000        ; -2.698     ; 1.362      ;
; -3.073 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; rst          ; clk_50MHz   ; 1.000        ; -2.698     ; 1.362      ;
; -3.073 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; rst          ; clk_50MHz   ; 1.000        ; -2.698     ; 1.362      ;
; -2.935 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.315      ; 4.247      ;
; -2.935 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.315      ; 4.247      ;
; -2.935 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.315      ; 4.247      ;
; -2.935 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.315      ; 4.247      ;
; -2.910 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|old_psi     ; rst          ; clk_50MHz   ; 1.000        ; -2.697     ; 1.200      ;
; -2.890 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.333      ; 4.220      ;
; -2.890 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.333      ; 4.220      ;
; -2.890 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.333      ; 4.220      ;
; -2.863 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|neg_psi     ; rst          ; clk_50MHz   ; 1.000        ; -2.697     ; 1.153      ;
; -2.835 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.315      ; 4.147      ;
; -2.835 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.315      ; 4.147      ;
; -2.835 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.315      ; 4.147      ;
; -2.835 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.315      ; 4.147      ;
; -2.822 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.315      ; 4.134      ;
; -2.822 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.315      ; 4.134      ;
; -2.822 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.315      ; 4.134      ;
; -2.822 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.315      ; 4.134      ;
; -2.751 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.333      ; 4.081      ;
; -2.751 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.333      ; 4.081      ;
; -2.751 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.333      ; 4.081      ;
; -2.747 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.294      ; 4.038      ;
; -2.729 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.315      ; 4.041      ;
; -2.729 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.315      ; 4.041      ;
; -2.729 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.315      ; 4.041      ;
; -2.729 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.315      ; 4.041      ;
; -2.651 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.333      ; 3.981      ;
; -2.651 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.333      ; 3.981      ;
; -2.651 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.333      ; 3.981      ;
; -2.646 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.315      ; 3.958      ;
; -2.646 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.315      ; 3.958      ;
; -2.646 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.315      ; 3.958      ;
; -2.646 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.315      ; 3.958      ;
; -2.638 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.333      ; 3.968      ;
; -2.638 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.333      ; 3.968      ;
; -2.638 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.333      ; 3.968      ;
; -2.608 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.294      ; 3.899      ;
; -2.555 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.294      ; 3.846      ;
; -2.550 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.051     ; 3.496      ;
; -2.545 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.333      ; 3.875      ;
; -2.545 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.333      ; 3.875      ;
; -2.545 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.333      ; 3.875      ;
; -2.541 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.315      ; 3.853      ;
; -2.541 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.315      ; 3.853      ;
; -2.541 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.315      ; 3.853      ;
; -2.541 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.315      ; 3.853      ;
; -2.522 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.060     ; 3.459      ;
; -2.495 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.294      ; 3.786      ;
; -2.477 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.060     ; 3.414      ;
; -2.462 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.333      ; 3.792      ;
; -2.462 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.333      ; 3.792      ;
; -2.462 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.333      ; 3.792      ;
; -2.441 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.294      ; 3.732      ;
; -2.434 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.051     ; 3.380      ;
; -2.406 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.060     ; 3.343      ;
; -2.385 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.060     ; 3.322      ;
; -2.361 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.060     ; 3.298      ;
; -2.357 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.333      ; 3.687      ;
; -2.357 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.333      ; 3.687      ;
; -2.357 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.333      ; 3.687      ;
; -2.353 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.024     ; 3.326      ;
; -2.319 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.294      ; 3.610      ;
; -2.310 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.057     ; 3.250      ;
; -2.304 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.051     ; 3.250      ;
; -2.276 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.060     ; 3.213      ;
; -2.248 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.051     ; 3.194      ;
; -2.242 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.060     ; 3.179      ;
; -2.240 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.024     ; 3.213      ;
; -2.234 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.294      ; 3.525      ;
; -2.230 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.057     ; 3.170      ;
; -2.205 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.051     ; 3.151      ;
; -2.181 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.060     ; 3.118      ;
; -2.155 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.060     ; 3.092      ;
; -2.142 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.057     ; 3.082      ;
; -2.127 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.051     ; 3.073      ;
; -2.084 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.060     ; 3.021      ;
; -2.064 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.060     ; 3.001      ;
; -2.057 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.024     ; 3.030      ;
; -2.007 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.057     ; 2.947      ;
; -1.979 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.053     ; 2.923      ;
; -1.945 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.060     ; 2.882      ;
; -1.934 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.053     ; 2.878      ;
; -1.830 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.053     ; 2.774      ;
; -1.812 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.051     ; 2.758      ;
; -1.773 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.051     ; 2.719      ;
; -1.666 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.315      ; 2.978      ;
; -1.666 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.315      ; 2.978      ;
; -1.666 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.315      ; 2.978      ;
; -1.666 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.315      ; 2.978      ;
+--------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Setup: 'rst'                                                                                                                                                                                          ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.276 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~25 ; clk_50MHz    ; rst         ; 0.500        ; -0.587     ; 1.101      ;
; -2.273 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~9  ; clk_50MHz    ; rst         ; 0.500        ; -0.796     ; 1.039      ;
; -2.207 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~29 ; clk_50MHz    ; rst         ; 0.500        ; -0.567     ; 1.071      ;
; -1.919 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~1  ; clk_50MHz    ; rst         ; 0.500        ; -0.568     ; 0.774      ;
; -1.915 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~5  ; clk_50MHz    ; rst         ; 0.500        ; -0.568     ; 0.770      ;
; -1.895 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~13 ; clk_50MHz    ; rst         ; 0.500        ; -0.544     ; 0.761      ;
; -1.891 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~17 ; clk_50MHz    ; rst         ; 0.500        ; -0.546     ; 0.761      ;
; -1.888 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~21 ; clk_50MHz    ; rst         ; 0.500        ; -0.546     ; 0.770      ;
; -1.358 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out       ; rst          ; rst         ; 1.000        ; -0.902     ; 1.473      ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Hold: 'clk_50MHz'                                                                                                                                                                                       ;
+--------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                              ; To Node                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.284 ; rst                                                                    ; Monitoring:inst|neg_ero                                                ; rst          ; clk_50MHz   ; 0.000        ; 2.384      ; 2.319      ;
; 0.279  ; rst                                                                    ; Monitoring:inst|neg_ero                                                ; rst          ; clk_50MHz   ; -0.500       ; 2.384      ; 2.382      ;
; 0.457  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.046      ; 0.692      ;
; 0.463  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.075      ; 0.727      ;
; 0.607  ; Monitoring:inst|cnt[8]                                                 ; Monitoring:inst|cnt[8]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 0.870      ;
; 0.641  ; Monitoring:inst|old_ero                                                ; Monitoring:inst|neg_ero                                                ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.075      ; 0.905      ;
; 0.679  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.075      ; 0.943      ;
; 0.680  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.075      ; 0.944      ;
; 0.681  ; Monitoring:inst|cnt[7]                                                 ; Monitoring:inst|cnt[7]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 0.944      ;
; 0.681  ; Monitoring:inst|cnt[6]                                                 ; Monitoring:inst|cnt[6]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 0.944      ;
; 0.681  ; Monitoring:inst|cnt[1]                                                 ; Monitoring:inst|cnt[1]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 0.944      ;
; 0.682  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.075      ; 0.946      ;
; 0.682  ; Monitoring:inst|cnt[5]                                                 ; Monitoring:inst|cnt[5]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 0.945      ;
; 0.683  ; Monitoring:inst|cnt[3]                                                 ; Monitoring:inst|cnt[3]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 0.946      ;
; 0.685  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.075      ; 0.949      ;
; 0.685  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|old_psi     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|neg_psi     ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 0.948      ;
; 0.685  ; Monitoring:inst|cnt[4]                                                 ; Monitoring:inst|cnt[4]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 0.948      ;
; 0.686  ; Monitoring:inst|cnt[2]                                                 ; Monitoring:inst|cnt[2]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 0.949      ;
; 0.704  ; Monitoring:inst|cnt[0]                                                 ; Monitoring:inst|cnt[0]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 0.967      ;
; 0.706  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.075      ; 0.970      ;
; 0.760  ; Monitoring:inst|old_ero                                                ; Monitoring:inst|cnt[8]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.023      ;
; 0.760  ; Monitoring:inst|old_ero                                                ; Monitoring:inst|cnt[7]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.023      ;
; 0.760  ; Monitoring:inst|old_ero                                                ; Monitoring:inst|cnt[6]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.023      ;
; 0.760  ; Monitoring:inst|old_ero                                                ; Monitoring:inst|cnt[5]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.023      ;
; 0.760  ; Monitoring:inst|old_ero                                                ; Monitoring:inst|cnt[4]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.023      ;
; 0.760  ; Monitoring:inst|old_ero                                                ; Monitoring:inst|cnt[3]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.023      ;
; 0.760  ; Monitoring:inst|old_ero                                                ; Monitoring:inst|cnt[2]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.023      ;
; 0.760  ; Monitoring:inst|old_ero                                                ; Monitoring:inst|cnt[1]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.023      ;
; 0.760  ; Monitoring:inst|old_ero                                                ; Monitoring:inst|cnt[0]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.023      ;
; 0.868  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.075      ; 1.132      ;
; 1.006  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.075      ; 1.270      ;
; 1.007  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.075      ; 1.271      ;
; 1.008  ; Monitoring:inst|cnt[1]                                                 ; Monitoring:inst|cnt[2]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.271      ;
; 1.009  ; Monitoring:inst|cnt[7]                                                 ; Monitoring:inst|cnt[8]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.272      ;
; 1.010  ; Monitoring:inst|cnt[5]                                                 ; Monitoring:inst|cnt[6]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.273      ;
; 1.011  ; Monitoring:inst|cnt[3]                                                 ; Monitoring:inst|cnt[4]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.274      ;
; 1.021  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.530      ; 1.740      ;
; 1.024  ; Monitoring:inst|cnt[6]                                                 ; Monitoring:inst|cnt[7]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.287      ;
; 1.025  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.075      ; 1.289      ;
; 1.025  ; Monitoring:inst|cnt[0]                                                 ; Monitoring:inst|cnt[1]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.288      ;
; 1.025  ; Monitoring:inst|cnt[6]                                                 ; Monitoring:inst|cnt[8]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.288      ;
; 1.026  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.075      ; 1.290      ;
; 1.026  ; Monitoring:inst|cnt[0]                                                 ; Monitoring:inst|cnt[2]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.289      ;
; 1.032  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.075      ; 1.296      ;
; 1.032  ; Monitoring:inst|cnt[4]                                                 ; Monitoring:inst|cnt[5]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.295      ;
; 1.033  ; Monitoring:inst|cnt[2]                                                 ; Monitoring:inst|cnt[3]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.296      ;
; 1.033  ; Monitoring:inst|cnt[4]                                                 ; Monitoring:inst|cnt[6]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.296      ;
; 1.034  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.530      ; 1.753      ;
; 1.034  ; Monitoring:inst|cnt[2]                                                 ; Monitoring:inst|cnt[4]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.297      ;
; 1.045  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.530      ; 1.764      ;
; 1.053  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.075      ; 1.317      ;
; 1.054  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.075      ; 1.318      ;
; 1.081  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.075      ; 1.345      ;
; 1.099  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.511      ; 1.799      ;
; 1.102  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.511      ; 1.802      ;
; 1.139  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.075      ; 1.403      ;
; 1.140  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.075      ; 1.404      ;
; 1.140  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.075      ; 1.404      ;
; 1.141  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.075      ; 1.405      ;
; 1.141  ; Monitoring:inst|cnt[1]                                                 ; Monitoring:inst|cnt[3]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.404      ;
; 1.142  ; Monitoring:inst|cnt[1]                                                 ; Monitoring:inst|cnt[4]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.405      ;
; 1.143  ; Monitoring:inst|cnt[5]                                                 ; Monitoring:inst|cnt[7]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.406      ;
; 1.144  ; Monitoring:inst|cnt[5]                                                 ; Monitoring:inst|cnt[8]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.407      ;
; 1.144  ; Monitoring:inst|cnt[3]                                                 ; Monitoring:inst|cnt[5]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.407      ;
; 1.145  ; Monitoring:inst|cnt[3]                                                 ; Monitoring:inst|cnt[6]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.408      ;
; 1.146  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|old_psi     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.409      ;
; 1.146  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|old_psi     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.409      ;
; 1.146  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|old_psi     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.409      ;
; 1.146  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|old_psi     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.409      ;
; 1.146  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|old_psi     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.409      ;
; 1.146  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|old_psi     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.409      ;
; 1.146  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|old_psi     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.409      ;
; 1.146  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|old_psi     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.409      ;
; 1.159  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.075      ; 1.423      ;
; 1.159  ; Monitoring:inst|cnt[0]                                                 ; Monitoring:inst|cnt[3]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.422      ;
; 1.160  ; Monitoring:inst|cnt[0]                                                 ; Monitoring:inst|cnt[4]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.423      ;
; 1.166  ; Monitoring:inst|cnt[4]                                                 ; Monitoring:inst|cnt[7]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.429      ;
; 1.167  ; Monitoring:inst|cnt[4]                                                 ; Monitoring:inst|cnt[8]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.430      ;
; 1.167  ; Monitoring:inst|cnt[2]                                                 ; Monitoring:inst|cnt[5]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.430      ;
; 1.168  ; Monitoring:inst|cnt[2]                                                 ; Monitoring:inst|cnt[6]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.431      ;
; 1.187  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.075      ; 1.451      ;
; 1.188  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.075      ; 1.452      ;
; 1.189  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.075      ; 1.453      ;
; 1.190  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.075      ; 1.454      ;
; 1.227  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.511      ; 1.927      ;
; 1.232  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.511      ; 1.932      ;
; 1.273  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.075      ; 1.537      ;
; 1.274  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.075      ; 1.538      ;
; 1.274  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.075      ; 1.538      ;
; 1.275  ; Monitoring:inst|cnt[1]                                                 ; Monitoring:inst|cnt[5]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.538      ;
; 1.276  ; Monitoring:inst|cnt[1]                                                 ; Monitoring:inst|cnt[6]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.539      ;
; 1.278  ; Monitoring:inst|cnt[3]                                                 ; Monitoring:inst|cnt[7]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.541      ;
; 1.279  ; Monitoring:inst|cnt[3]                                                 ; Monitoring:inst|cnt[8]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.542      ;
; 1.293  ; Monitoring:inst|cnt[0]                                                 ; Monitoring:inst|cnt[5]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.556      ;
; 1.294  ; Monitoring:inst|cnt[0]                                                 ; Monitoring:inst|cnt[6]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.557      ;
; 1.301  ; Monitoring:inst|cnt[2]                                                 ; Monitoring:inst|cnt[7]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.564      ;
; 1.302  ; Monitoring:inst|cnt[2]                                                 ; Monitoring:inst|cnt[8]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.074      ; 1.565      ;
; 1.321  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.075      ; 1.585      ;
; 1.323  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.075      ; 1.587      ;
; 1.324  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.075      ; 1.588      ;
+--------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Hold: 'rst'                                                                                                                                                                                          ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                          ; To Node                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.275 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out       ; rst          ; rst         ; 0.000        ; 0.902      ; 1.366      ;
; 1.496 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~13 ; clk_50MHz    ; rst         ; -0.500       ; -0.372     ; 0.654      ;
; 1.496 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~17 ; clk_50MHz    ; rst         ; -0.500       ; -0.373     ; 0.653      ;
; 1.511 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~21 ; clk_50MHz    ; rst         ; -0.500       ; -0.373     ; 0.668      ;
; 1.531 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~5  ; clk_50MHz    ; rst         ; -0.500       ; -0.394     ; 0.667      ;
; 1.535 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~1  ; clk_50MHz    ; rst         ; -0.500       ; -0.395     ; 0.670      ;
; 1.896 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~29 ; clk_50MHz    ; rst         ; -0.500       ; -0.396     ; 1.030      ;
; 1.903 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~25 ; clk_50MHz    ; rst         ; -0.500       ; -0.416     ; 1.017      ;
; 2.048 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~9  ; clk_50MHz    ; rst         ; -0.500       ; -0.632     ; 0.946      ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Hold: 'RO_internal'                                                                                                                                                                                                      ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                       ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.492 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~9         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.445      ; 0.656      ;
; 0.534 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~29        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.358      ; 0.611      ;
; 0.588 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~21        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.316      ; 0.623      ;
; 0.951 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~13        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.212      ; 0.882      ;
; 0.994 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~17        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.316      ; 1.029      ;
; 1.016 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; -0.124     ; 1.111      ;
; 1.034 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~5         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.319      ; 1.072      ;
; 1.038 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~1         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.319      ; 1.076      ;
; 1.088 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; -0.124     ; 1.183      ;
; 1.280 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; -0.226     ; 1.273      ;
; 1.297 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; -0.103     ; 1.413      ;
; 1.356 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; -0.142     ; 1.433      ;
; 1.444 ; rst                                                                             ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; 0.000        ; 2.578      ; 4.241      ;
; 1.474 ; rst                                                                             ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; rst          ; RO_internal ; 0.000        ; 2.578      ; 4.271      ;
; 1.490 ; rst                                                                             ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; rst          ; RO_internal ; 0.000        ; 2.578      ; 4.287      ;
; 1.550 ; rst                                                                             ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; rst          ; RO_internal ; 0.000        ; 2.578      ; 4.347      ;
; 1.575 ; rst                                                                             ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; rst          ; RO_internal ; 0.000        ; 2.578      ; 4.372      ;
; 1.605 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~25        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.357      ; 1.681      ;
; 1.612 ; rst                                                                             ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; rst          ; RO_internal ; 0.000        ; 2.578      ; 4.409      ;
; 1.672 ; rst                                                                             ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; rst          ; RO_internal ; 0.000        ; 2.476      ; 4.367      ;
; 1.701 ; rst                                                                             ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; rst          ; RO_internal ; 0.000        ; 2.476      ; 4.396      ;
; 1.744 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; -0.142     ; 1.821      ;
; 1.761 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; -0.244     ; 1.736      ;
; 1.992 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; -0.124     ; 2.087      ;
; 2.021 ; rst                                                                             ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; -0.500       ; 2.578      ; 4.318      ;
; 2.051 ; rst                                                                             ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; rst          ; RO_internal ; -0.500       ; 2.578      ; 4.348      ;
; 2.105 ; rst                                                                             ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; rst          ; RO_internal ; -0.500       ; 2.578      ; 4.402      ;
; 2.136 ; rst                                                                             ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; rst          ; RO_internal ; -0.500       ; 2.578      ; 4.433      ;
; 2.172 ; rst                                                                             ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; rst          ; RO_internal ; -0.500       ; 2.578      ; 4.469      ;
; 2.219 ; rst                                                                             ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; rst          ; RO_internal ; -0.500       ; 2.578      ; 4.516      ;
; 2.237 ; rst                                                                             ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; rst          ; RO_internal ; -0.500       ; 2.476      ; 4.432      ;
; 2.275 ; rst                                                                             ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; rst          ; RO_internal ; -0.500       ; 2.476      ; 4.470      ;
; 2.437 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~9         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.547      ; 2.703      ;
; 2.531 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~17        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.316      ; 2.566      ;
; 2.613 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~29        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.358      ; 2.690      ;
; 2.686 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.181      ; 3.056      ;
; 2.690 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.048      ; 2.927      ;
; 2.752 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~9         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.547      ; 3.018      ;
; 2.774 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~17        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.214      ; 2.707      ;
; 2.783 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~17        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.214      ; 2.716      ;
; 2.788 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.052      ; 3.029      ;
; 2.826 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~29        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.256      ; 2.801      ;
; 2.829 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~17        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.316      ; 2.864      ;
; 2.839 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~29        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.358      ; 2.916      ;
; 2.845 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.048      ; 3.082      ;
; 2.848 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~29        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.358      ; 2.925      ;
; 2.848 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.181      ; 3.218      ;
; 2.856 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~29        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.256      ; 2.831      ;
; 2.858 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.052      ; 3.099      ;
; 2.869 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; -0.124     ; 2.964      ;
; 2.872 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~29        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.358      ; 2.949      ;
; 2.873 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.052      ; 3.114      ;
; 2.880 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.052      ; 3.121      ;
; 2.894 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~13        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.314      ; 2.927      ;
; 2.895 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~25        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.357      ; 2.971      ;
; 2.897 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~29        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.358      ; 2.974      ;
; 2.910 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.052      ; 3.151      ;
; 2.916 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.052      ; 3.157      ;
; 2.932 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~9         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.445      ; 3.096      ;
; 2.936 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~17        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.316      ; 2.971      ;
; 2.939 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~17        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.316      ; 2.974      ;
; 2.939 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~17        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.316      ; 2.974      ;
; 2.960 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.048      ; 3.197      ;
; 2.986 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.181      ; 3.356      ;
; 2.990 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.052      ; 3.231      ;
; 2.993 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; -0.018     ; 3.164      ;
; 2.995 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; -0.124     ; 3.090      ;
; 2.995 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~9         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.547      ; 3.261      ;
; 2.995 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~9         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.547      ; 3.261      ;
; 2.995 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~9         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.547      ; 3.261      ;
; 2.996 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; -0.124     ; 3.091      ;
; 2.996 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~9         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.547      ; 3.262      ;
; 2.999 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; -0.018     ; 3.170      ;
; 3.000 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~21        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.316      ; 3.035      ;
; 3.014 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.052      ; 3.255      ;
; 3.023 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.052      ; 3.264      ;
; 3.032 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; -0.018     ; 3.203      ;
; 3.033 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.052      ; 3.274      ;
; 3.070 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; -0.018     ; 3.241      ;
; 3.071 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.052      ; 3.312      ;
; 3.093 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.052      ; 3.334      ;
; 3.096 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.052      ; 3.337      ;
; 3.110 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.052      ; 3.351      ;
; 3.112 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; -0.226     ; 3.105      ;
; 3.113 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.052      ; 3.354      ;
; 3.121 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~5         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.319      ; 3.159      ;
; 3.121 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; -0.018     ; 3.292      ;
; 3.130 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~25        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.357      ; 3.206      ;
; 3.137 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~13        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.212      ; 3.068      ;
; 3.138 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~25        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.255      ; 3.112      ;
; 3.141 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; -0.018     ; 3.312      ;
; 3.143 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.052      ; 3.384      ;
; 3.145 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.052      ; 3.386      ;
; 3.165 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~25        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.255      ; 3.139      ;
; 3.175 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~13        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.314      ; 3.208      ;
; 3.175 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.181      ; 3.545      ;
; 3.196 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; -0.124     ; 3.291      ;
; 3.203 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.052      ; 3.444      ;
; 3.210 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; -0.142     ; 3.287      ;
; 3.215 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~21        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.214      ; 3.148      ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Hold: 'Monitoring:inst|neg_ero'                                                                                  ;
+-------+------------------------+----------------------+--------------+-------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node              ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+----------------------+--------------+-------------------------+--------------+------------+------------+
; 2.649 ; Monitoring:inst|cnt[8] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 0.000        ; -1.377     ; 1.481      ;
; 2.969 ; Monitoring:inst|cnt[6] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 0.000        ; -1.377     ; 1.801      ;
; 2.987 ; Monitoring:inst|cnt[7] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 0.000        ; -1.377     ; 1.819      ;
; 3.102 ; Monitoring:inst|cnt[4] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 0.000        ; -1.377     ; 1.934      ;
; 3.120 ; Monitoring:inst|cnt[5] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 0.000        ; -1.377     ; 1.952      ;
; 3.226 ; Monitoring:inst|cnt[3] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 0.000        ; -1.377     ; 2.058      ;
; 3.230 ; Monitoring:inst|cnt[2] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 0.000        ; -1.377     ; 2.062      ;
; 3.389 ; Monitoring:inst|cnt[1] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 0.000        ; -1.377     ; 2.221      ;
; 3.407 ; Monitoring:inst|cnt[0] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 0.000        ; -1.377     ; 2.239      ;
+-------+------------------------+----------------------+--------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Recovery: 'clk_50MHz'                                                                                                                      ;
+--------+-----------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.284 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; rst          ; clk_50MHz   ; 0.500        ; 2.297      ; 5.068      ;
; -2.284 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; rst          ; clk_50MHz   ; 0.500        ; 2.297      ; 5.068      ;
; -2.284 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; rst          ; clk_50MHz   ; 0.500        ; 2.297      ; 5.068      ;
; -2.284 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; rst          ; clk_50MHz   ; 0.500        ; 2.297      ; 5.068      ;
; -2.284 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; rst          ; clk_50MHz   ; 0.500        ; 2.297      ; 5.068      ;
; -2.284 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; rst          ; clk_50MHz   ; 0.500        ; 2.297      ; 5.068      ;
; -2.284 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; rst          ; clk_50MHz   ; 0.500        ; 2.297      ; 5.068      ;
; -2.284 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; rst          ; clk_50MHz   ; 0.500        ; 2.297      ; 5.068      ;
; -1.667 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; rst          ; clk_50MHz   ; 1.000        ; 2.297      ; 4.951      ;
; -1.667 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; rst          ; clk_50MHz   ; 1.000        ; 2.297      ; 4.951      ;
; -1.667 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; rst          ; clk_50MHz   ; 1.000        ; 2.297      ; 4.951      ;
; -1.667 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; rst          ; clk_50MHz   ; 1.000        ; 2.297      ; 4.951      ;
; -1.667 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; rst          ; clk_50MHz   ; 1.000        ; 2.297      ; 4.951      ;
; -1.667 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; rst          ; clk_50MHz   ; 1.000        ; 2.297      ; 4.951      ;
; -1.667 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; rst          ; clk_50MHz   ; 1.000        ; 2.297      ; 4.951      ;
; -1.667 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; rst          ; clk_50MHz   ; 1.000        ; 2.297      ; 4.951      ;
; -0.764 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|old_psi     ; rst          ; clk_50MHz   ; 0.500        ; 2.298      ; 3.549      ;
; -0.764 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|neg_psi     ; rst          ; clk_50MHz   ; 0.500        ; 2.298      ; 3.549      ;
; -0.699 ; rst       ; Monitoring:inst|old_ero                                                ; rst          ; clk_50MHz   ; 0.500        ; 2.294      ; 3.480      ;
; -0.699 ; rst       ; Monitoring:inst|cnt[0]                                                 ; rst          ; clk_50MHz   ; 0.500        ; 2.294      ; 3.480      ;
; -0.699 ; rst       ; Monitoring:inst|cnt[1]                                                 ; rst          ; clk_50MHz   ; 0.500        ; 2.294      ; 3.480      ;
; -0.699 ; rst       ; Monitoring:inst|cnt[2]                                                 ; rst          ; clk_50MHz   ; 0.500        ; 2.294      ; 3.480      ;
; -0.699 ; rst       ; Monitoring:inst|cnt[3]                                                 ; rst          ; clk_50MHz   ; 0.500        ; 2.294      ; 3.480      ;
; -0.699 ; rst       ; Monitoring:inst|cnt[4]                                                 ; rst          ; clk_50MHz   ; 0.500        ; 2.294      ; 3.480      ;
; -0.699 ; rst       ; Monitoring:inst|cnt[5]                                                 ; rst          ; clk_50MHz   ; 0.500        ; 2.294      ; 3.480      ;
; -0.699 ; rst       ; Monitoring:inst|cnt[6]                                                 ; rst          ; clk_50MHz   ; 0.500        ; 2.294      ; 3.480      ;
; -0.699 ; rst       ; Monitoring:inst|cnt[7]                                                 ; rst          ; clk_50MHz   ; 0.500        ; 2.294      ; 3.480      ;
; -0.699 ; rst       ; Monitoring:inst|cnt[8]                                                 ; rst          ; clk_50MHz   ; 0.500        ; 2.294      ; 3.480      ;
; -0.618 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; rst          ; clk_50MHz   ; 0.500        ; 2.681      ; 3.786      ;
; -0.579 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; rst          ; clk_50MHz   ; 0.500        ; 2.720      ; 3.786      ;
; -0.579 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; rst          ; clk_50MHz   ; 0.500        ; 2.720      ; 3.786      ;
; -0.579 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; rst          ; clk_50MHz   ; 0.500        ; 2.720      ; 3.786      ;
; -0.525 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; rst          ; clk_50MHz   ; 0.500        ; 2.702      ; 3.714      ;
; -0.525 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; rst          ; clk_50MHz   ; 0.500        ; 2.702      ; 3.714      ;
; -0.525 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; rst          ; clk_50MHz   ; 0.500        ; 2.702      ; 3.714      ;
; -0.525 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; rst          ; clk_50MHz   ; 0.500        ; 2.702      ; 3.714      ;
; -0.154 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|old_psi     ; rst          ; clk_50MHz   ; 1.000        ; 2.298      ; 3.439      ;
; -0.154 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|neg_psi     ; rst          ; clk_50MHz   ; 1.000        ; 2.298      ; 3.439      ;
; -0.076 ; rst       ; Monitoring:inst|old_ero                                                ; rst          ; clk_50MHz   ; 1.000        ; 2.294      ; 3.357      ;
; -0.076 ; rst       ; Monitoring:inst|cnt[0]                                                 ; rst          ; clk_50MHz   ; 1.000        ; 2.294      ; 3.357      ;
; -0.076 ; rst       ; Monitoring:inst|cnt[1]                                                 ; rst          ; clk_50MHz   ; 1.000        ; 2.294      ; 3.357      ;
; -0.076 ; rst       ; Monitoring:inst|cnt[2]                                                 ; rst          ; clk_50MHz   ; 1.000        ; 2.294      ; 3.357      ;
; -0.076 ; rst       ; Monitoring:inst|cnt[3]                                                 ; rst          ; clk_50MHz   ; 1.000        ; 2.294      ; 3.357      ;
; -0.076 ; rst       ; Monitoring:inst|cnt[4]                                                 ; rst          ; clk_50MHz   ; 1.000        ; 2.294      ; 3.357      ;
; -0.076 ; rst       ; Monitoring:inst|cnt[5]                                                 ; rst          ; clk_50MHz   ; 1.000        ; 2.294      ; 3.357      ;
; -0.076 ; rst       ; Monitoring:inst|cnt[6]                                                 ; rst          ; clk_50MHz   ; 1.000        ; 2.294      ; 3.357      ;
; -0.076 ; rst       ; Monitoring:inst|cnt[7]                                                 ; rst          ; clk_50MHz   ; 1.000        ; 2.294      ; 3.357      ;
; -0.076 ; rst       ; Monitoring:inst|cnt[8]                                                 ; rst          ; clk_50MHz   ; 1.000        ; 2.294      ; 3.357      ;
; 0.077  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; rst          ; clk_50MHz   ; 1.000        ; 2.681      ; 3.591      ;
; 0.116  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; rst          ; clk_50MHz   ; 1.000        ; 2.720      ; 3.591      ;
; 0.116  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; rst          ; clk_50MHz   ; 1.000        ; 2.720      ; 3.591      ;
; 0.116  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; rst          ; clk_50MHz   ; 1.000        ; 2.720      ; 3.591      ;
; 0.148  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; rst          ; clk_50MHz   ; 1.000        ; 2.702      ; 3.541      ;
; 0.148  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; rst          ; clk_50MHz   ; 1.000        ; 2.702      ; 3.541      ;
; 0.148  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; rst          ; clk_50MHz   ; 1.000        ; 2.702      ; 3.541      ;
; 0.148  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; rst          ; clk_50MHz   ; 1.000        ; 2.702      ; 3.541      ;
+--------+-----------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Recovery: 'Monitoring:inst|neg_ero'                                                                  ;
+--------+-----------+----------------------+--------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node              ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------+--------------+-------------------------+--------------+------------+------------+
; -1.091 ; rst       ; Monitoring:inst|Fail ; rst          ; Monitoring:inst|neg_ero ; 0.500        ; 0.859      ; 2.447      ;
; -0.504 ; rst       ; Monitoring:inst|Fail ; rst          ; Monitoring:inst|neg_ero ; 1.000        ; 0.859      ; 2.360      ;
+--------+-----------+----------------------+--------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Recovery: 'RO_internal'                                                                                                                             ;
+--------+-----------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.848 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; rst          ; RO_internal ; 0.500        ; 2.379      ; 3.714      ;
; -0.848 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; rst          ; RO_internal ; 0.500        ; 2.379      ; 3.714      ;
; -0.554 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; rst          ; RO_internal ; 0.500        ; 2.476      ; 3.517      ;
; -0.554 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; rst          ; RO_internal ; 0.500        ; 2.476      ; 3.517      ;
; -0.554 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; rst          ; RO_internal ; 0.500        ; 2.476      ; 3.517      ;
; -0.554 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; rst          ; RO_internal ; 0.500        ; 2.476      ; 3.517      ;
; -0.554 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; rst          ; RO_internal ; 0.500        ; 2.476      ; 3.517      ;
; -0.554 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; 0.500        ; 2.476      ; 3.517      ;
; -0.175 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; rst          ; RO_internal ; 1.000        ; 2.379      ; 3.541      ;
; -0.175 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; rst          ; RO_internal ; 1.000        ; 2.379      ; 3.541      ;
; 0.069  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; rst          ; RO_internal ; 1.000        ; 2.476      ; 3.394      ;
; 0.069  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; rst          ; RO_internal ; 1.000        ; 2.476      ; 3.394      ;
; 0.069  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; rst          ; RO_internal ; 1.000        ; 2.476      ; 3.394      ;
; 0.069  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; rst          ; RO_internal ; 1.000        ; 2.476      ; 3.394      ;
; 0.069  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; rst          ; RO_internal ; 1.000        ; 2.476      ; 3.394      ;
; 0.069  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; 1.000        ; 2.476      ; 3.394      ;
+--------+-----------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Recovery: 'rst'                                                                                                                        ;
+--------+-----------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.458 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out ; rst          ; rst         ; 0.500        ; 4.093      ; 5.068      ;
; 0.159  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out ; rst          ; rst         ; 1.000        ; 4.093      ; 4.951      ;
+--------+-----------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Removal: 'rst'                                                                                                                         ;
+--------+-----------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.417 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out ; rst          ; rst         ; 0.000        ; 4.995      ; 4.767      ;
; 0.197  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out ; rst          ; rst         ; -0.500       ; 4.995      ; 4.881      ;
+--------+-----------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Removal: 'clk_50MHz'                                                                                                                      ;
+-------+-----------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.386 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; rst          ; clk_50MHz   ; 0.000        ; 2.808      ; 3.413      ;
; 0.386 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; rst          ; clk_50MHz   ; 0.000        ; 2.808      ; 3.413      ;
; 0.386 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; rst          ; clk_50MHz   ; 0.000        ; 2.808      ; 3.413      ;
; 0.386 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; rst          ; clk_50MHz   ; 0.000        ; 2.808      ; 3.413      ;
; 0.415 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; rst          ; clk_50MHz   ; 0.000        ; 2.827      ; 3.461      ;
; 0.415 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; rst          ; clk_50MHz   ; 0.000        ; 2.827      ; 3.461      ;
; 0.415 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; rst          ; clk_50MHz   ; 0.000        ; 2.827      ; 3.461      ;
; 0.455 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; rst          ; clk_50MHz   ; 0.000        ; 2.787      ; 3.461      ;
; 0.634 ; rst       ; Monitoring:inst|old_ero                                                ; rst          ; clk_50MHz   ; 0.000        ; 2.383      ; 3.236      ;
; 0.634 ; rst       ; Monitoring:inst|cnt[0]                                                 ; rst          ; clk_50MHz   ; 0.000        ; 2.383      ; 3.236      ;
; 0.634 ; rst       ; Monitoring:inst|cnt[1]                                                 ; rst          ; clk_50MHz   ; 0.000        ; 2.383      ; 3.236      ;
; 0.634 ; rst       ; Monitoring:inst|cnt[2]                                                 ; rst          ; clk_50MHz   ; 0.000        ; 2.383      ; 3.236      ;
; 0.634 ; rst       ; Monitoring:inst|cnt[3]                                                 ; rst          ; clk_50MHz   ; 0.000        ; 2.383      ; 3.236      ;
; 0.634 ; rst       ; Monitoring:inst|cnt[4]                                                 ; rst          ; clk_50MHz   ; 0.000        ; 2.383      ; 3.236      ;
; 0.634 ; rst       ; Monitoring:inst|cnt[5]                                                 ; rst          ; clk_50MHz   ; 0.000        ; 2.383      ; 3.236      ;
; 0.634 ; rst       ; Monitoring:inst|cnt[6]                                                 ; rst          ; clk_50MHz   ; 0.000        ; 2.383      ; 3.236      ;
; 0.634 ; rst       ; Monitoring:inst|cnt[7]                                                 ; rst          ; clk_50MHz   ; 0.000        ; 2.383      ; 3.236      ;
; 0.634 ; rst       ; Monitoring:inst|cnt[8]                                                 ; rst          ; clk_50MHz   ; 0.000        ; 2.383      ; 3.236      ;
; 0.709 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|old_psi     ; rst          ; clk_50MHz   ; 0.000        ; 2.387      ; 3.315      ;
; 0.709 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|neg_psi     ; rst          ; clk_50MHz   ; 0.000        ; 2.387      ; 3.315      ;
; 1.054 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; rst          ; clk_50MHz   ; -0.500       ; 2.808      ; 3.581      ;
; 1.054 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; rst          ; clk_50MHz   ; -0.500       ; 2.808      ; 3.581      ;
; 1.054 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; rst          ; clk_50MHz   ; -0.500       ; 2.808      ; 3.581      ;
; 1.054 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; rst          ; clk_50MHz   ; -0.500       ; 2.808      ; 3.581      ;
; 1.104 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; rst          ; clk_50MHz   ; -0.500       ; 2.827      ; 3.650      ;
; 1.104 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; rst          ; clk_50MHz   ; -0.500       ; 2.827      ; 3.650      ;
; 1.104 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; rst          ; clk_50MHz   ; -0.500       ; 2.827      ; 3.650      ;
; 1.144 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; rst          ; clk_50MHz   ; -0.500       ; 2.787      ; 3.650      ;
; 1.254 ; rst       ; Monitoring:inst|old_ero                                                ; rst          ; clk_50MHz   ; -0.500       ; 2.383      ; 3.356      ;
; 1.254 ; rst       ; Monitoring:inst|cnt[0]                                                 ; rst          ; clk_50MHz   ; -0.500       ; 2.383      ; 3.356      ;
; 1.254 ; rst       ; Monitoring:inst|cnt[1]                                                 ; rst          ; clk_50MHz   ; -0.500       ; 2.383      ; 3.356      ;
; 1.254 ; rst       ; Monitoring:inst|cnt[2]                                                 ; rst          ; clk_50MHz   ; -0.500       ; 2.383      ; 3.356      ;
; 1.254 ; rst       ; Monitoring:inst|cnt[3]                                                 ; rst          ; clk_50MHz   ; -0.500       ; 2.383      ; 3.356      ;
; 1.254 ; rst       ; Monitoring:inst|cnt[4]                                                 ; rst          ; clk_50MHz   ; -0.500       ; 2.383      ; 3.356      ;
; 1.254 ; rst       ; Monitoring:inst|cnt[5]                                                 ; rst          ; clk_50MHz   ; -0.500       ; 2.383      ; 3.356      ;
; 1.254 ; rst       ; Monitoring:inst|cnt[6]                                                 ; rst          ; clk_50MHz   ; -0.500       ; 2.383      ; 3.356      ;
; 1.254 ; rst       ; Monitoring:inst|cnt[7]                                                 ; rst          ; clk_50MHz   ; -0.500       ; 2.383      ; 3.356      ;
; 1.254 ; rst       ; Monitoring:inst|cnt[8]                                                 ; rst          ; clk_50MHz   ; -0.500       ; 2.383      ; 3.356      ;
; 1.316 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|old_psi     ; rst          ; clk_50MHz   ; -0.500       ; 2.387      ; 3.422      ;
; 1.316 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|neg_psi     ; rst          ; clk_50MHz   ; -0.500       ; 2.387      ; 3.422      ;
; 2.161 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; rst          ; clk_50MHz   ; 0.000        ; 2.387      ; 4.767      ;
; 2.161 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; rst          ; clk_50MHz   ; 0.000        ; 2.387      ; 4.767      ;
; 2.161 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; rst          ; clk_50MHz   ; 0.000        ; 2.387      ; 4.767      ;
; 2.161 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; rst          ; clk_50MHz   ; 0.000        ; 2.387      ; 4.767      ;
; 2.161 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; rst          ; clk_50MHz   ; 0.000        ; 2.387      ; 4.767      ;
; 2.161 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; rst          ; clk_50MHz   ; 0.000        ; 2.387      ; 4.767      ;
; 2.161 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; rst          ; clk_50MHz   ; 0.000        ; 2.387      ; 4.767      ;
; 2.161 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; rst          ; clk_50MHz   ; 0.000        ; 2.387      ; 4.767      ;
; 2.775 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; rst          ; clk_50MHz   ; -0.500       ; 2.387      ; 4.881      ;
; 2.775 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; rst          ; clk_50MHz   ; -0.500       ; 2.387      ; 4.881      ;
; 2.775 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; rst          ; clk_50MHz   ; -0.500       ; 2.387      ; 4.881      ;
; 2.775 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; rst          ; clk_50MHz   ; -0.500       ; 2.387      ; 4.881      ;
; 2.775 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; rst          ; clk_50MHz   ; -0.500       ; 2.387      ; 4.881      ;
; 2.775 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; rst          ; clk_50MHz   ; -0.500       ; 2.387      ; 4.881      ;
; 2.775 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; rst          ; clk_50MHz   ; -0.500       ; 2.387      ; 4.881      ;
; 2.775 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; rst          ; clk_50MHz   ; -0.500       ; 2.387      ; 4.881      ;
+-------+-----------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Removal: 'RO_internal'                                                                                                                             ;
+-------+-----------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.475 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; rst          ; RO_internal ; 0.000        ; 2.578      ; 3.272      ;
; 0.475 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; rst          ; RO_internal ; 0.000        ; 2.578      ; 3.272      ;
; 0.475 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; rst          ; RO_internal ; 0.000        ; 2.578      ; 3.272      ;
; 0.475 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; rst          ; RO_internal ; 0.000        ; 2.578      ; 3.272      ;
; 0.475 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; rst          ; RO_internal ; 0.000        ; 2.578      ; 3.272      ;
; 0.475 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; 0.000        ; 2.578      ; 3.272      ;
; 0.718 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; rst          ; RO_internal ; 0.000        ; 2.476      ; 3.413      ;
; 0.718 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; rst          ; RO_internal ; 0.000        ; 2.476      ; 3.413      ;
; 1.094 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; rst          ; RO_internal ; -0.500       ; 2.578      ; 3.391      ;
; 1.094 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; rst          ; RO_internal ; -0.500       ; 2.578      ; 3.391      ;
; 1.094 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; rst          ; RO_internal ; -0.500       ; 2.578      ; 3.391      ;
; 1.094 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; rst          ; RO_internal ; -0.500       ; 2.578      ; 3.391      ;
; 1.094 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; rst          ; RO_internal ; -0.500       ; 2.578      ; 3.391      ;
; 1.094 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; -0.500       ; 2.578      ; 3.391      ;
; 1.386 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; rst          ; RO_internal ; -0.500       ; 2.476      ; 3.581      ;
; 1.386 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; rst          ; RO_internal ; -0.500       ; 2.476      ; 3.581      ;
+-------+-----------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Removal: 'Monitoring:inst|neg_ero'                                                                  ;
+-------+-----------+----------------------+--------------+-------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node              ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------+--------------+-------------------------+--------------+------------+------------+
; 1.153 ; rst       ; Monitoring:inst|Fail ; rst          ; Monitoring:inst|neg_ero ; 0.000        ; 0.917      ; 2.279      ;
; 1.738 ; rst       ; Monitoring:inst|Fail ; rst          ; Monitoring:inst|neg_ero ; -0.500       ; 0.917      ; 2.364      ;
+-------+-----------+----------------------+--------------+-------------------------+--------------+------------+------------+


------------------------------------------------
; Slow 1200mV 125C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Fmax Summary                                                                        ;
+------------+-----------------+-------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name  ; Note                                                          ;
+------------+-----------------+-------------+---------------------------------------------------------------+
; 233.05 MHz ; 233.05 MHz      ; RO_internal ;                                                               ;
; 287.03 MHz ; 250.0 MHz       ; clk_50MHz   ; limit due to minimum period restriction (max I/O toggle rate) ;
; 488.76 MHz ; 250.0 MHz       ; rst         ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------+
; Slow 1200mV -40C Model Setup Summary             ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; RO_internal             ; -3.425 ; -27.308       ;
; clk_50MHz               ; -2.713 ; -51.538       ;
; Monitoring:inst|neg_ero ; -2.573 ; -2.573        ;
; rst                     ; -1.907 ; -14.665       ;
+-------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV -40C Model Hold Summary              ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; clk_50MHz               ; -0.159 ; -0.159        ;
; rst                     ; 0.222  ; 0.000         ;
; RO_internal             ; 0.352  ; 0.000         ;
; Monitoring:inst|neg_ero ; 2.278  ; 0.000         ;
+-------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV -40C Model Recovery Summary          ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; clk_50MHz               ; -1.835 ; -23.484       ;
; Monitoring:inst|neg_ero ; -0.844 ; -0.844        ;
; RO_internal             ; -0.511 ; -2.438        ;
; rst                     ; -0.067 ; -0.067        ;
+-------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV -40C Model Removal Summary           ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; rst                     ; -0.348 ; -0.348        ;
; RO_internal             ; 0.389  ; 0.000         ;
; clk_50MHz               ; 0.441  ; 0.000         ;
; Monitoring:inst|neg_ero ; 1.049  ; 0.000         ;
+-------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width Summary ;
+-------------------------+--------+-----------------+
; Clock                   ; Slack  ; End Point TNS   ;
+-------------------------+--------+-----------------+
; clk_50MHz               ; -3.000 ; -40.265         ;
; RO_internal             ; -3.000 ; -13.280         ;
; rst                     ; -3.000 ; -6.252          ;
; Monitoring:inst|neg_ero ; -1.285 ; -1.285          ;
+-------------------------+--------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'RO_internal'                                                                                                                                                                                                      ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                       ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.425 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~1         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.284      ; 4.199      ;
; -3.422 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.189     ; 4.223      ;
; -3.420 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.189     ; 4.221      ;
; -3.420 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~1         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.284      ; 4.194      ;
; -3.419 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~1         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.284      ; 4.193      ;
; -3.418 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~1         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.284      ; 4.192      ;
; -3.418 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~1         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.284      ; 4.192      ;
; -3.417 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.189     ; 4.218      ;
; -3.416 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.189     ; 4.217      ;
; -3.415 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.189     ; 4.216      ;
; -3.415 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.189     ; 4.216      ;
; -3.415 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.189     ; 4.216      ;
; -3.414 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.189     ; 4.215      ;
; -3.413 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.189     ; 4.214      ;
; -3.413 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.189     ; 4.214      ;
; -3.405 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~1         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.190      ; 4.085      ;
; -3.403 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~1         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.190      ; 4.083      ;
; -3.402 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.283     ; 4.109      ;
; -3.400 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.283     ; 4.107      ;
; -3.400 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.283     ; 4.107      ;
; -3.400 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~1         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.284      ; 4.174      ;
; -3.399 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.175     ; 4.214      ;
; -3.398 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.283     ; 4.105      ;
; -3.397 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.189     ; 4.198      ;
; -3.395 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.189     ; 4.196      ;
; -3.394 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.175     ; 4.209      ;
; -3.393 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.175     ; 4.208      ;
; -3.392 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.175     ; 4.207      ;
; -3.392 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.175     ; 4.207      ;
; -3.379 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.269     ; 4.100      ;
; -3.377 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.269     ; 4.098      ;
; -3.374 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.175     ; 4.189      ;
; -3.354 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.156     ; 4.188      ;
; -3.349 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.156     ; 4.183      ;
; -3.348 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.156     ; 4.182      ;
; -3.347 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.156     ; 4.181      ;
; -3.347 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.156     ; 4.181      ;
; -3.334 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.250     ; 4.074      ;
; -3.332 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.250     ; 4.072      ;
; -3.329 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.156     ; 4.163      ;
; -3.291 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; RO_internal  ; RO_internal ; 1.000        ; -0.168     ; 4.143      ;
; -3.289 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; RO_internal  ; RO_internal ; 1.000        ; -0.168     ; 4.141      ;
; -3.279 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; RO_internal  ; RO_internal ; 1.000        ; -0.042     ; 4.257      ;
; -3.274 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; RO_internal  ; RO_internal ; 1.000        ; -0.042     ; 4.252      ;
; -3.273 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; RO_internal  ; RO_internal ; 1.000        ; -0.042     ; 4.251      ;
; -3.272 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; RO_internal  ; RO_internal ; 1.000        ; -0.042     ; 4.250      ;
; -3.272 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; RO_internal  ; RO_internal ; 1.000        ; -0.042     ; 4.250      ;
; -3.254 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; RO_internal  ; RO_internal ; 1.000        ; -0.042     ; 4.232      ;
; -3.141 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~5         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.283      ; 3.914      ;
; -3.136 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~5         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.283      ; 3.909      ;
; -3.135 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~5         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.283      ; 3.908      ;
; -3.134 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~5         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.283      ; 3.907      ;
; -3.134 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~5         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.283      ; 3.907      ;
; -3.121 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~5         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.189      ; 3.800      ;
; -3.119 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~5         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.189      ; 3.798      ;
; -3.116 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~5         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.283      ; 3.889      ;
; -3.102 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; RO_internal  ; RO_internal ; 1.000        ; -0.168     ; 3.954      ;
; -3.100 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; RO_internal  ; RO_internal ; 1.000        ; -0.168     ; 3.952      ;
; -3.090 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; RO_internal  ; RO_internal ; 1.000        ; -0.042     ; 4.068      ;
; -3.085 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; RO_internal  ; RO_internal ; 1.000        ; -0.042     ; 4.063      ;
; -3.084 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; RO_internal  ; RO_internal ; 1.000        ; -0.042     ; 4.062      ;
; -3.083 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; RO_internal  ; RO_internal ; 1.000        ; -0.042     ; 4.061      ;
; -3.083 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; RO_internal  ; RO_internal ; 1.000        ; -0.042     ; 4.061      ;
; -3.065 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; RO_internal  ; RO_internal ; 1.000        ; -0.042     ; 4.043      ;
; -2.989 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~21        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.272      ; 3.751      ;
; -2.984 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~21        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.272      ; 3.746      ;
; -2.983 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~21        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.272      ; 3.745      ;
; -2.982 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~21        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.272      ; 3.744      ;
; -2.982 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~21        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.272      ; 3.744      ;
; -2.969 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~21        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.178      ; 3.637      ;
; -2.967 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~21        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.178      ; 3.635      ;
; -2.964 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~21        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.272      ; 3.726      ;
; -2.936 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.175     ; 3.751      ;
; -2.931 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.175     ; 3.746      ;
; -2.930 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.175     ; 3.745      ;
; -2.929 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.175     ; 3.744      ;
; -2.929 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.175     ; 3.744      ;
; -2.916 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.269     ; 3.637      ;
; -2.914 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.269     ; 3.635      ;
; -2.911 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.175     ; 3.726      ;
; -2.868 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; RO_internal  ; RO_internal ; 1.000        ; -0.168     ; 3.720      ;
; -2.866 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; RO_internal  ; RO_internal ; 1.000        ; -0.168     ; 3.718      ;
; -2.856 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; RO_internal  ; RO_internal ; 1.000        ; -0.042     ; 3.834      ;
; -2.851 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; RO_internal  ; RO_internal ; 1.000        ; -0.042     ; 3.829      ;
; -2.850 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; RO_internal  ; RO_internal ; 1.000        ; -0.042     ; 3.828      ;
; -2.849 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; RO_internal  ; RO_internal ; 1.000        ; -0.042     ; 3.827      ;
; -2.849 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; RO_internal  ; RO_internal ; 1.000        ; -0.042     ; 3.827      ;
; -2.844 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.189     ; 3.645      ;
; -2.840 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~25        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.312      ; 3.642      ;
; -2.839 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.189     ; 3.640      ;
; -2.838 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.189     ; 3.639      ;
; -2.837 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.189     ; 3.638      ;
; -2.837 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.189     ; 3.638      ;
; -2.835 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~25        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.312      ; 3.637      ;
; -2.834 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~25        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.312      ; 3.636      ;
; -2.833 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~25        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.312      ; 3.635      ;
; -2.833 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~25        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; rst          ; RO_internal ; 0.500        ; 0.312      ; 3.635      ;
; -2.831 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; RO_internal  ; RO_internal ; 1.000        ; -0.042     ; 3.809      ;
; -2.824 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.283     ; 3.531      ;
; -2.824 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; RO_internal  ; RO_internal ; 1.000        ; -0.168     ; 3.676      ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'clk_50MHz'                                                                                                                                                                                      ;
+--------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                              ; To Node                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.713 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; rst          ; clk_50MHz   ; 1.000        ; -2.522     ; 1.181      ;
; -2.713 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; rst          ; clk_50MHz   ; 1.000        ; -2.522     ; 1.181      ;
; -2.713 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; rst          ; clk_50MHz   ; 1.000        ; -2.522     ; 1.181      ;
; -2.713 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; rst          ; clk_50MHz   ; 1.000        ; -2.522     ; 1.181      ;
; -2.713 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; rst          ; clk_50MHz   ; 1.000        ; -2.522     ; 1.181      ;
; -2.713 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; rst          ; clk_50MHz   ; 1.000        ; -2.522     ; 1.181      ;
; -2.713 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; rst          ; clk_50MHz   ; 1.000        ; -2.522     ; 1.181      ;
; -2.713 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; rst          ; clk_50MHz   ; 1.000        ; -2.522     ; 1.181      ;
; -2.538 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|old_psi     ; rst          ; clk_50MHz   ; 1.000        ; -2.522     ; 1.006      ;
; -2.517 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|neg_psi     ; rst          ; clk_50MHz   ; 1.000        ; -2.522     ; 0.985      ;
; -2.484 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.284      ; 3.768      ;
; -2.484 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.284      ; 3.768      ;
; -2.484 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.284      ; 3.768      ;
; -2.484 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.284      ; 3.768      ;
; -2.384 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.284      ; 3.668      ;
; -2.384 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.284      ; 3.668      ;
; -2.384 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.284      ; 3.668      ;
; -2.384 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.284      ; 3.668      ;
; -2.312 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.297      ; 3.609      ;
; -2.312 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.297      ; 3.609      ;
; -2.312 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.297      ; 3.609      ;
; -2.300 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.284      ; 3.584      ;
; -2.300 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.284      ; 3.584      ;
; -2.300 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.284      ; 3.584      ;
; -2.300 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.284      ; 3.584      ;
; -2.291 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.284      ; 3.575      ;
; -2.291 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.284      ; 3.575      ;
; -2.291 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.284      ; 3.575      ;
; -2.291 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.284      ; 3.575      ;
; -2.219 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.284      ; 3.503      ;
; -2.219 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.284      ; 3.503      ;
; -2.219 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.284      ; 3.503      ;
; -2.219 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.284      ; 3.503      ;
; -2.212 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.297      ; 3.509      ;
; -2.212 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.297      ; 3.509      ;
; -2.212 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.297      ; 3.509      ;
; -2.181 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.265      ; 3.446      ;
; -2.161 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.284      ; 3.445      ;
; -2.161 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.284      ; 3.445      ;
; -2.161 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.284      ; 3.445      ;
; -2.161 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.284      ; 3.445      ;
; -2.128 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.297      ; 3.425      ;
; -2.128 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.297      ; 3.425      ;
; -2.128 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.297      ; 3.425      ;
; -2.119 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.297      ; 3.416      ;
; -2.119 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.297      ; 3.416      ;
; -2.119 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.297      ; 3.416      ;
; -2.081 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.265      ; 3.346      ;
; -2.073 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.284      ; 3.357      ;
; -2.073 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.284      ; 3.357      ;
; -2.073 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.284      ; 3.357      ;
; -2.073 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.284      ; 3.357      ;
; -2.047 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.297      ; 3.344      ;
; -2.047 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.297      ; 3.344      ;
; -2.047 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.297      ; 3.344      ;
; -2.007 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.043     ; 2.964      ;
; -1.997 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.265      ; 3.262      ;
; -1.989 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.297      ; 3.286      ;
; -1.989 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.297      ; 3.286      ;
; -1.989 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.297      ; 3.286      ;
; -1.988 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.265      ; 3.253      ;
; -1.960 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.052     ; 2.908      ;
; -1.916 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.265      ; 3.181      ;
; -1.915 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.043     ; 2.872      ;
; -1.901 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.297      ; 3.198      ;
; -1.901 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.297      ; 3.198      ;
; -1.901 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.297      ; 3.198      ;
; -1.901 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.052     ; 2.849      ;
; -1.893 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.052     ; 2.841      ;
; -1.868 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.052     ; 2.816      ;
; -1.858 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.265      ; 3.123      ;
; -1.822 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.043     ; 2.779      ;
; -1.797 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.052     ; 2.745      ;
; -1.795 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.020     ; 2.775      ;
; -1.794 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.052     ; 2.742      ;
; -1.786 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.043     ; 2.743      ;
; -1.775 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.052     ; 2.723      ;
; -1.770 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.265      ; 3.035      ;
; -1.755 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.046     ; 2.709      ;
; -1.748 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.046     ; 2.702      ;
; -1.742 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.043     ; 2.699      ;
; -1.736 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.043     ; 2.693      ;
; -1.675 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.052     ; 2.623      ;
; -1.675 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.052     ; 2.623      ;
; -1.673 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.046     ; 2.627      ;
; -1.669 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.052     ; 2.617      ;
; -1.666 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.020     ; 2.646      ;
; -1.575 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.052     ; 2.523      ;
; -1.572 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.052     ; 2.520      ;
; -1.571 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.020     ; 2.551      ;
; -1.527 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.046     ; 2.481      ;
; -1.517 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.044     ; 2.473      ;
; -1.440 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.044     ; 2.396      ;
; -1.435 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.043     ; 2.392      ;
; -1.429 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.044     ; 2.385      ;
; -1.373 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.043     ; 2.330      ;
; -1.361 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.284      ; 2.645      ;
; -1.361 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.284      ; 2.645      ;
; -1.361 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.284      ; 2.645      ;
; -1.361 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.284      ; 2.645      ;
+--------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'Monitoring:inst|neg_ero'                                                                                  ;
+--------+------------------------+----------------------+--------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node              ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------+--------------+-------------------------+--------------+------------+------------+
; -2.573 ; Monitoring:inst|cnt[1] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 1.000        ; -1.310     ; 2.263      ;
; -2.534 ; Monitoring:inst|cnt[0] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 1.000        ; -1.310     ; 2.224      ;
; -2.444 ; Monitoring:inst|cnt[3] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 1.000        ; -1.310     ; 2.134      ;
; -2.382 ; Monitoring:inst|cnt[2] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 1.000        ; -1.310     ; 2.072      ;
; -2.359 ; Monitoring:inst|cnt[5] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 1.000        ; -1.310     ; 2.049      ;
; -2.277 ; Monitoring:inst|cnt[4] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 1.000        ; -1.310     ; 1.967      ;
; -2.251 ; Monitoring:inst|cnt[7] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 1.000        ; -1.310     ; 1.941      ;
; -2.169 ; Monitoring:inst|cnt[6] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 1.000        ; -1.310     ; 1.859      ;
; -1.755 ; Monitoring:inst|cnt[8] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 1.000        ; -1.310     ; 1.445      ;
+--------+------------------------+----------------------+--------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'rst'                                                                                                                                                                                          ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.907 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~25 ; clk_50MHz    ; rst         ; 0.500        ; -0.539     ; 0.945      ;
; -1.897 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~29 ; clk_50MHz    ; rst         ; 0.500        ; -0.521     ; 0.966      ;
; -1.894 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~9  ; clk_50MHz    ; rst         ; 0.500        ; -0.715     ; 0.884      ;
; -1.608 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~1  ; clk_50MHz    ; rst         ; 0.500        ; -0.526     ; 0.662      ;
; -1.601 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~5  ; clk_50MHz    ; rst         ; 0.500        ; -0.525     ; 0.657      ;
; -1.571 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~13 ; clk_50MHz    ; rst         ; 0.500        ; -0.500     ; 0.647      ;
; -1.571 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~17 ; clk_50MHz    ; rst         ; 0.500        ; -0.501     ; 0.650      ;
; -1.570 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~21 ; clk_50MHz    ; rst         ; 0.500        ; -0.501     ; 0.658      ;
; -1.046 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out       ; rst          ; rst         ; 1.000        ; -0.784     ; 1.282      ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'clk_50MHz'                                                                                                                                                                                       ;
+--------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                              ; To Node                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.159 ; rst                                                                    ; Monitoring:inst|neg_ero                                                ; rst          ; clk_50MHz   ; 0.000        ; 2.065      ; 2.104      ;
; 0.298  ; rst                                                                    ; Monitoring:inst|neg_ero                                                ; rst          ; clk_50MHz   ; -0.500       ; 2.065      ; 2.061      ;
; 0.368  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.038      ; 0.574      ;
; 0.398  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 0.628      ;
; 0.537  ; Monitoring:inst|cnt[8]                                                 ; Monitoring:inst|cnt[8]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 0.767      ;
; 0.559  ; Monitoring:inst|old_ero                                                ; Monitoring:inst|neg_ero                                                ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 0.789      ;
; 0.592  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 0.822      ;
; 0.593  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 0.823      ;
; 0.593  ; Monitoring:inst|cnt[1]                                                 ; Monitoring:inst|cnt[1]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 0.823      ;
; 0.596  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 0.826      ;
; 0.596  ; Monitoring:inst|cnt[7]                                                 ; Monitoring:inst|cnt[7]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 0.826      ;
; 0.596  ; Monitoring:inst|cnt[6]                                                 ; Monitoring:inst|cnt[6]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 0.826      ;
; 0.597  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|old_psi     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|neg_psi     ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 0.827      ;
; 0.597  ; Monitoring:inst|cnt[5]                                                 ; Monitoring:inst|cnt[5]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 0.827      ;
; 0.597  ; Monitoring:inst|cnt[3]                                                 ; Monitoring:inst|cnt[3]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 0.827      ;
; 0.599  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 0.829      ;
; 0.599  ; Monitoring:inst|cnt[4]                                                 ; Monitoring:inst|cnt[4]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 0.829      ;
; 0.599  ; Monitoring:inst|cnt[2]                                                 ; Monitoring:inst|cnt[2]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 0.829      ;
; 0.608  ; Monitoring:inst|cnt[0]                                                 ; Monitoring:inst|cnt[0]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 0.838      ;
; 0.617  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 0.847      ;
; 0.693  ; Monitoring:inst|old_ero                                                ; Monitoring:inst|cnt[8]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 0.923      ;
; 0.693  ; Monitoring:inst|old_ero                                                ; Monitoring:inst|cnt[7]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 0.923      ;
; 0.693  ; Monitoring:inst|old_ero                                                ; Monitoring:inst|cnt[6]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 0.923      ;
; 0.693  ; Monitoring:inst|old_ero                                                ; Monitoring:inst|cnt[5]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 0.923      ;
; 0.693  ; Monitoring:inst|old_ero                                                ; Monitoring:inst|cnt[4]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 0.923      ;
; 0.693  ; Monitoring:inst|old_ero                                                ; Monitoring:inst|cnt[3]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 0.923      ;
; 0.693  ; Monitoring:inst|old_ero                                                ; Monitoring:inst|cnt[2]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 0.923      ;
; 0.693  ; Monitoring:inst|old_ero                                                ; Monitoring:inst|cnt[1]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 0.923      ;
; 0.693  ; Monitoring:inst|old_ero                                                ; Monitoring:inst|cnt[0]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 0.923      ;
; 0.763  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 0.993      ;
; 0.868  ; Monitoring:inst|cnt[0]                                                 ; Monitoring:inst|cnt[1]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.098      ;
; 0.869  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.099      ;
; 0.869  ; Monitoring:inst|cnt[6]                                                 ; Monitoring:inst|cnt[7]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.099      ;
; 0.869  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.099      ;
; 0.870  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.100      ;
; 0.870  ; Monitoring:inst|cnt[1]                                                 ; Monitoring:inst|cnt[2]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.100      ;
; 0.874  ; Monitoring:inst|cnt[7]                                                 ; Monitoring:inst|cnt[8]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.104      ;
; 0.875  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.105      ;
; 0.875  ; Monitoring:inst|cnt[5]                                                 ; Monitoring:inst|cnt[6]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.105      ;
; 0.875  ; Monitoring:inst|cnt[3]                                                 ; Monitoring:inst|cnt[4]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.105      ;
; 0.875  ; Monitoring:inst|cnt[4]                                                 ; Monitoring:inst|cnt[5]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.105      ;
; 0.875  ; Monitoring:inst|cnt[2]                                                 ; Monitoring:inst|cnt[3]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.105      ;
; 0.882  ; Monitoring:inst|cnt[0]                                                 ; Monitoring:inst|cnt[2]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.112      ;
; 0.883  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.113      ;
; 0.883  ; Monitoring:inst|cnt[6]                                                 ; Monitoring:inst|cnt[8]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.113      ;
; 0.889  ; Monitoring:inst|cnt[4]                                                 ; Monitoring:inst|cnt[6]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.119      ;
; 0.889  ; Monitoring:inst|cnt[2]                                                 ; Monitoring:inst|cnt[4]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.119      ;
; 0.890  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.460      ; 1.518      ;
; 0.893  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.123      ;
; 0.898  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.460      ; 1.526      ;
; 0.901  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.460      ; 1.529      ;
; 0.907  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.137      ;
; 0.933  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.163      ;
; 0.940  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.446      ; 1.554      ;
; 0.943  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.446      ; 1.557      ;
; 0.959  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.189      ;
; 0.960  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.190      ;
; 0.960  ; Monitoring:inst|cnt[1]                                                 ; Monitoring:inst|cnt[3]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.190      ;
; 0.965  ; Monitoring:inst|cnt[5]                                                 ; Monitoring:inst|cnt[7]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.195      ;
; 0.965  ; Monitoring:inst|cnt[3]                                                 ; Monitoring:inst|cnt[5]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.195      ;
; 0.972  ; Monitoring:inst|cnt[0]                                                 ; Monitoring:inst|cnt[3]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.202      ;
; 0.973  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.203      ;
; 0.973  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.203      ;
; 0.974  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.204      ;
; 0.974  ; Monitoring:inst|cnt[1]                                                 ; Monitoring:inst|cnt[4]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.204      ;
; 0.979  ; Monitoring:inst|cnt[5]                                                 ; Monitoring:inst|cnt[8]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.209      ;
; 0.979  ; Monitoring:inst|cnt[3]                                                 ; Monitoring:inst|cnt[6]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.209      ;
; 0.979  ; Monitoring:inst|cnt[4]                                                 ; Monitoring:inst|cnt[7]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.209      ;
; 0.979  ; Monitoring:inst|cnt[2]                                                 ; Monitoring:inst|cnt[5]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.209      ;
; 0.986  ; Monitoring:inst|cnt[0]                                                 ; Monitoring:inst|cnt[4]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.216      ;
; 0.993  ; Monitoring:inst|cnt[4]                                                 ; Monitoring:inst|cnt[8]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.223      ;
; 0.993  ; Monitoring:inst|cnt[2]                                                 ; Monitoring:inst|cnt[6]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.223      ;
; 0.997  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.227      ;
; 0.999  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.229      ;
; 1.011  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.241      ;
; 1.026  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.446      ; 1.640      ;
; 1.036  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.446      ; 1.650      ;
; 1.042  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.272      ;
; 1.054  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|old_psi     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.284      ;
; 1.054  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|old_psi     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.284      ;
; 1.054  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|old_psi     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.284      ;
; 1.054  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|old_psi     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.284      ;
; 1.054  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|old_psi     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.284      ;
; 1.054  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|old_psi     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.284      ;
; 1.054  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|old_psi     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.284      ;
; 1.054  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|old_psi     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.284      ;
; 1.063  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.293      ;
; 1.064  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.294      ;
; 1.064  ; Monitoring:inst|cnt[1]                                                 ; Monitoring:inst|cnt[5]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.294      ;
; 1.069  ; Monitoring:inst|cnt[3]                                                 ; Monitoring:inst|cnt[7]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.299      ;
; 1.076  ; Monitoring:inst|cnt[0]                                                 ; Monitoring:inst|cnt[5]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.306      ;
; 1.077  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.307      ;
; 1.078  ; Monitoring:inst|cnt[1]                                                 ; Monitoring:inst|cnt[6]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.308      ;
; 1.083  ; Monitoring:inst|cnt[3]                                                 ; Monitoring:inst|cnt[8]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.313      ;
; 1.083  ; Monitoring:inst|cnt[2]                                                 ; Monitoring:inst|cnt[7]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.313      ;
; 1.090  ; Monitoring:inst|cnt[0]                                                 ; Monitoring:inst|cnt[6]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.320      ;
; 1.097  ; Monitoring:inst|cnt[2]                                                 ; Monitoring:inst|cnt[8]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.327      ;
; 1.101  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.331      ;
; 1.103  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.333      ;
; 1.146  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.062      ; 1.376      ;
+--------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'rst'                                                                                                                                                                                          ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                          ; To Node                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.222 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out       ; rst          ; rst         ; 0.000        ; 0.784      ; 1.174      ;
; 1.398 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~13 ; clk_50MHz    ; rst         ; -0.500       ; -0.358     ; 0.570      ;
; 1.399 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~17 ; clk_50MHz    ; rst         ; -0.500       ; -0.359     ; 0.570      ;
; 1.411 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~21 ; clk_50MHz    ; rst         ; -0.500       ; -0.359     ; 0.582      ;
; 1.434 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~5  ; clk_50MHz    ; rst         ; -0.500       ; -0.383     ; 0.581      ;
; 1.438 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~1  ; clk_50MHz    ; rst         ; -0.500       ; -0.384     ; 0.584      ;
; 1.720 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~29 ; clk_50MHz    ; rst         ; -0.500       ; -0.381     ; 0.869      ;
; 1.772 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~25 ; clk_50MHz    ; rst         ; -0.500       ; -0.399     ; 0.903      ;
; 1.890 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~9  ; clk_50MHz    ; rst         ; -0.500       ; -0.579     ; 0.841      ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'RO_internal'                                                                                                                                                                                                      ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                       ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.352 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~29        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.455      ; 0.505      ;
; 0.359 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~9         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.518      ; 0.575      ;
; 0.400 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~21        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.416      ; 0.514      ;
; 0.701 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~13        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.317      ; 0.716      ;
; 0.734 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~17        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.416      ; 0.848      ;
; 0.755 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; 0.003      ; 0.956      ;
; 0.756 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~5         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.426      ; 0.880      ;
; 0.775 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~1         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.427      ; 0.900      ;
; 0.838 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; 0.003      ; 1.039      ;
; 0.989 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; 0.022      ; 1.209      ;
; 0.992 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; -0.095     ; 1.095      ;
; 1.052 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; -0.010     ; 1.240      ;
; 1.158 ; rst                                                                             ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; rst          ; RO_internal ; 0.000        ; 2.356      ; 3.712      ;
; 1.165 ; rst                                                                             ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; 0.000        ; 2.356      ; 3.719      ;
; 1.186 ; rst                                                                             ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; rst          ; RO_internal ; 0.000        ; 2.356      ; 3.740      ;
; 1.245 ; rst                                                                             ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; rst          ; RO_internal ; 0.000        ; 2.356      ; 3.799      ;
; 1.253 ; rst                                                                             ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; rst          ; RO_internal ; 0.000        ; 2.356      ; 3.807      ;
; 1.279 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~25        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.454      ; 1.431      ;
; 1.296 ; rst                                                                             ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; rst          ; RO_internal ; 0.000        ; 2.356      ; 3.850      ;
; 1.352 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; -0.010     ; 1.540      ;
; 1.368 ; rst                                                                             ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; rst          ; RO_internal ; 0.000        ; 2.258      ; 3.824      ;
; 1.383 ; rst                                                                             ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; rst          ; RO_internal ; 0.000        ; 2.258      ; 3.839      ;
; 1.391 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; -0.108     ; 1.481      ;
; 1.591 ; rst                                                                             ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; rst          ; RO_internal ; -0.500       ; 2.356      ; 3.645      ;
; 1.595 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; 0.003      ; 1.796      ;
; 1.605 ; rst                                                                             ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; -0.500       ; 2.356      ; 3.659      ;
; 1.659 ; rst                                                                             ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; rst          ; RO_internal ; -0.500       ; 2.356      ; 3.713      ;
; 1.711 ; rst                                                                             ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; rst          ; RO_internal ; -0.500       ; 2.356      ; 3.765      ;
; 1.732 ; rst                                                                             ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; rst          ; RO_internal ; -0.500       ; 2.356      ; 3.786      ;
; 1.764 ; rst                                                                             ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; rst          ; RO_internal ; -0.500       ; 2.356      ; 3.818      ;
; 1.836 ; rst                                                                             ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; rst          ; RO_internal ; -0.500       ; 2.258      ; 3.792      ;
; 1.841 ; rst                                                                             ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; rst          ; RO_internal ; -0.500       ; 2.258      ; 3.797      ;
; 1.967 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~9         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.616      ; 2.281      ;
; 2.048 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~17        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.416      ; 2.162      ;
; 2.077 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~29        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.455      ; 2.230      ;
; 2.195 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~9         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.616      ; 2.509      ;
; 2.241 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.168      ; 2.577      ;
; 2.245 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.042      ; 2.455      ;
; 2.247 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~29        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.455      ; 2.400      ;
; 2.248 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~29        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.455      ; 2.401      ;
; 2.251 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~17        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.318      ; 2.267      ;
; 2.266 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~17        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.318      ; 2.282      ;
; 2.276 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~17        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.416      ; 2.390      ;
; 2.280 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~29        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.357      ; 2.335      ;
; 2.292 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; 0.003      ; 2.493      ;
; 2.295 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~29        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.357      ; 2.350      ;
; 2.305 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~29        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.455      ; 2.458      ;
; 2.331 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~13        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.415      ; 2.444      ;
; 2.338 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~29        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.455      ; 2.491      ;
; 2.341 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.042      ; 2.551      ;
; 2.342 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~25        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.454      ; 2.494      ;
; 2.383 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.042      ; 2.593      ;
; 2.389 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.042      ; 2.599      ;
; 2.394 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~21        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.416      ; 2.508      ;
; 2.396 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.168      ; 2.732      ;
; 2.401 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~17        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.416      ; 2.515      ;
; 2.402 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~17        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.416      ; 2.516      ;
; 2.402 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~17        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.416      ; 2.516      ;
; 2.411 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.042      ; 2.621      ;
; 2.418 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; 0.003      ; 2.619      ;
; 2.419 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; 0.003      ; 2.620      ;
; 2.425 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~9         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.518      ; 2.641      ;
; 2.430 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.042      ; 2.640      ;
; 2.451 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.042      ; 2.661      ;
; 2.469 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~9         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.616      ; 2.783      ;
; 2.469 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.168      ; 2.805      ;
; 2.470 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~9         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.616      ; 2.784      ;
; 2.470 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~9         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.616      ; 2.784      ;
; 2.472 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~9         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.616      ; 2.786      ;
; 2.472 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.042      ; 2.682      ;
; 2.472 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.042      ; 2.682      ;
; 2.495 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; -0.095     ; 2.598      ;
; 2.511 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.042      ; 2.721      ;
; 2.512 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.042      ; 2.722      ;
; 2.512 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; -0.024     ; 2.656      ;
; 2.513 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~25        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.454      ; 2.665      ;
; 2.520 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; 0.003      ; 2.721      ;
; 2.526 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.042      ; 2.736      ;
; 2.527 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; -0.024     ; 2.671      ;
; 2.531 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~5         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.426      ; 2.655      ;
; 2.534 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~13        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.317      ; 2.549      ;
; 2.545 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~25        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.356      ; 2.599      ;
; 2.559 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~13        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.415      ; 2.672      ;
; 2.560 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~25        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.356      ; 2.614      ;
; 2.565 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~21        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.416      ; 2.679      ;
; 2.569 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.042      ; 2.779      ;
; 2.570 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~25        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.454      ; 2.722      ;
; 2.582 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.042      ; 2.792      ;
; 2.582 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; -0.024     ; 2.726      ;
; 2.589 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; 0.003      ; 2.790      ;
; 2.593 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.042      ; 2.803      ;
; 2.597 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~21        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.318      ; 2.613      ;
; 2.597 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; -0.024     ; 2.741      ;
; 2.602 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.042      ; 2.812      ;
; 2.603 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~25        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.454      ; 2.755      ;
; 2.612 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~21        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.318      ; 2.628      ;
; 2.615 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; -0.010     ; 2.803      ;
; 2.621 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; -0.095     ; 2.724      ;
; 2.622 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; -0.095     ; 2.725      ;
; 2.622 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~21        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; rst          ; RO_internal ; -0.500       ; 0.416      ; 2.736      ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'Monitoring:inst|neg_ero'                                                                                  ;
+-------+------------------------+----------------------+--------------+-------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node              ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+----------------------+--------------+-------------------------+--------------+------------+------------+
; 2.278 ; Monitoring:inst|cnt[8] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 0.000        ; -1.187     ; 1.279      ;
; 2.584 ; Monitoring:inst|cnt[6] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 0.000        ; -1.187     ; 1.585      ;
; 2.604 ; Monitoring:inst|cnt[7] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 0.000        ; -1.187     ; 1.605      ;
; 2.688 ; Monitoring:inst|cnt[4] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 0.000        ; -1.187     ; 1.689      ;
; 2.709 ; Monitoring:inst|cnt[5] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 0.000        ; -1.187     ; 1.710      ;
; 2.782 ; Monitoring:inst|cnt[3] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 0.000        ; -1.187     ; 1.783      ;
; 2.786 ; Monitoring:inst|cnt[2] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 0.000        ; -1.187     ; 1.787      ;
; 2.915 ; Monitoring:inst|cnt[1] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 0.000        ; -1.187     ; 1.916      ;
; 2.932 ; Monitoring:inst|cnt[0] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 0.000        ; -1.187     ; 1.933      ;
+-------+------------------------+----------------------+--------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Recovery: 'clk_50MHz'                                                                                                                      ;
+--------+-----------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.835 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; rst          ; clk_50MHz   ; 0.500        ; 1.995      ; 4.320      ;
; -1.835 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; rst          ; clk_50MHz   ; 0.500        ; 1.995      ; 4.320      ;
; -1.835 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; rst          ; clk_50MHz   ; 0.500        ; 1.995      ; 4.320      ;
; -1.835 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; rst          ; clk_50MHz   ; 0.500        ; 1.995      ; 4.320      ;
; -1.835 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; rst          ; clk_50MHz   ; 0.500        ; 1.995      ; 4.320      ;
; -1.835 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; rst          ; clk_50MHz   ; 0.500        ; 1.995      ; 4.320      ;
; -1.835 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; rst          ; clk_50MHz   ; 0.500        ; 1.995      ; 4.320      ;
; -1.835 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; rst          ; clk_50MHz   ; 0.500        ; 1.995      ; 4.320      ;
; -1.520 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; rst          ; clk_50MHz   ; 1.000        ; 1.995      ; 4.505      ;
; -1.520 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; rst          ; clk_50MHz   ; 1.000        ; 1.995      ; 4.505      ;
; -1.520 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; rst          ; clk_50MHz   ; 1.000        ; 1.995      ; 4.505      ;
; -1.520 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; rst          ; clk_50MHz   ; 1.000        ; 1.995      ; 4.505      ;
; -1.520 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; rst          ; clk_50MHz   ; 1.000        ; 1.995      ; 4.505      ;
; -1.520 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; rst          ; clk_50MHz   ; 1.000        ; 1.995      ; 4.505      ;
; -1.520 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; rst          ; clk_50MHz   ; 1.000        ; 1.995      ; 4.505      ;
; -1.520 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; rst          ; clk_50MHz   ; 1.000        ; 1.995      ; 4.505      ;
; -0.537 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|old_psi     ; rst          ; clk_50MHz   ; 0.500        ; 1.995      ; 3.022      ;
; -0.537 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|neg_psi     ; rst          ; clk_50MHz   ; 0.500        ; 1.995      ; 3.022      ;
; -0.487 ; rst       ; Monitoring:inst|old_ero                                                ; rst          ; clk_50MHz   ; 0.500        ; 1.991      ; 2.968      ;
; -0.487 ; rst       ; Monitoring:inst|cnt[0]                                                 ; rst          ; clk_50MHz   ; 0.500        ; 1.991      ; 2.968      ;
; -0.487 ; rst       ; Monitoring:inst|cnt[1]                                                 ; rst          ; clk_50MHz   ; 0.500        ; 1.991      ; 2.968      ;
; -0.487 ; rst       ; Monitoring:inst|cnt[2]                                                 ; rst          ; clk_50MHz   ; 0.500        ; 1.991      ; 2.968      ;
; -0.487 ; rst       ; Monitoring:inst|cnt[3]                                                 ; rst          ; clk_50MHz   ; 0.500        ; 1.991      ; 2.968      ;
; -0.487 ; rst       ; Monitoring:inst|cnt[4]                                                 ; rst          ; clk_50MHz   ; 0.500        ; 1.991      ; 2.968      ;
; -0.487 ; rst       ; Monitoring:inst|cnt[5]                                                 ; rst          ; clk_50MHz   ; 0.500        ; 1.991      ; 2.968      ;
; -0.487 ; rst       ; Monitoring:inst|cnt[6]                                                 ; rst          ; clk_50MHz   ; 0.500        ; 1.991      ; 2.968      ;
; -0.487 ; rst       ; Monitoring:inst|cnt[7]                                                 ; rst          ; clk_50MHz   ; 0.500        ; 1.991      ; 2.968      ;
; -0.487 ; rst       ; Monitoring:inst|cnt[8]                                                 ; rst          ; clk_50MHz   ; 0.500        ; 1.991      ; 2.968      ;
; -0.409 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; rst          ; clk_50MHz   ; 0.500        ; 2.334      ; 3.233      ;
; -0.377 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; rst          ; clk_50MHz   ; 0.500        ; 2.366      ; 3.233      ;
; -0.377 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; rst          ; clk_50MHz   ; 0.500        ; 2.366      ; 3.233      ;
; -0.377 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; rst          ; clk_50MHz   ; 0.500        ; 2.366      ; 3.233      ;
; -0.330 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; rst          ; clk_50MHz   ; 0.500        ; 2.353      ; 3.173      ;
; -0.330 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; rst          ; clk_50MHz   ; 0.500        ; 2.353      ; 3.173      ;
; -0.330 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; rst          ; clk_50MHz   ; 0.500        ; 2.353      ; 3.173      ;
; -0.330 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; rst          ; clk_50MHz   ; 0.500        ; 2.353      ; 3.173      ;
; -0.109 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|old_psi     ; rst          ; clk_50MHz   ; 1.000        ; 1.995      ; 3.094      ;
; -0.109 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|neg_psi     ; rst          ; clk_50MHz   ; 1.000        ; 1.995      ; 3.094      ;
; -0.052 ; rst       ; Monitoring:inst|old_ero                                                ; rst          ; clk_50MHz   ; 1.000        ; 1.991      ; 3.033      ;
; -0.052 ; rst       ; Monitoring:inst|cnt[0]                                                 ; rst          ; clk_50MHz   ; 1.000        ; 1.991      ; 3.033      ;
; -0.052 ; rst       ; Monitoring:inst|cnt[1]                                                 ; rst          ; clk_50MHz   ; 1.000        ; 1.991      ; 3.033      ;
; -0.052 ; rst       ; Monitoring:inst|cnt[2]                                                 ; rst          ; clk_50MHz   ; 1.000        ; 1.991      ; 3.033      ;
; -0.052 ; rst       ; Monitoring:inst|cnt[3]                                                 ; rst          ; clk_50MHz   ; 1.000        ; 1.991      ; 3.033      ;
; -0.052 ; rst       ; Monitoring:inst|cnt[4]                                                 ; rst          ; clk_50MHz   ; 1.000        ; 1.991      ; 3.033      ;
; -0.052 ; rst       ; Monitoring:inst|cnt[5]                                                 ; rst          ; clk_50MHz   ; 1.000        ; 1.991      ; 3.033      ;
; -0.052 ; rst       ; Monitoring:inst|cnt[6]                                                 ; rst          ; clk_50MHz   ; 1.000        ; 1.991      ; 3.033      ;
; -0.052 ; rst       ; Monitoring:inst|cnt[7]                                                 ; rst          ; clk_50MHz   ; 1.000        ; 1.991      ; 3.033      ;
; -0.052 ; rst       ; Monitoring:inst|cnt[8]                                                 ; rst          ; clk_50MHz   ; 1.000        ; 1.991      ; 3.033      ;
; 0.069  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; rst          ; clk_50MHz   ; 1.000        ; 2.334      ; 3.255      ;
; 0.101  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; rst          ; clk_50MHz   ; 1.000        ; 2.366      ; 3.255      ;
; 0.101  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; rst          ; clk_50MHz   ; 1.000        ; 2.366      ; 3.255      ;
; 0.101  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; rst          ; clk_50MHz   ; 1.000        ; 2.366      ; 3.255      ;
; 0.147  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; rst          ; clk_50MHz   ; 1.000        ; 2.353      ; 3.196      ;
; 0.147  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; rst          ; clk_50MHz   ; 1.000        ; 2.353      ; 3.196      ;
; 0.147  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; rst          ; clk_50MHz   ; 1.000        ; 2.353      ; 3.196      ;
; 0.147  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; rst          ; clk_50MHz   ; 1.000        ; 2.353      ; 3.196      ;
+--------+-----------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Recovery: 'Monitoring:inst|neg_ero'                                                                  ;
+--------+-----------+----------------------+--------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node              ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------+--------------+-------------------------+--------------+------------+------------+
; -0.844 ; rst       ; Monitoring:inst|Fail ; rst          ; Monitoring:inst|neg_ero ; 0.500        ; 0.755      ; 2.099      ;
; -0.359 ; rst       ; Monitoring:inst|Fail ; rst          ; Monitoring:inst|neg_ero ; 1.000        ; 0.755      ; 2.114      ;
+--------+-----------+----------------------+--------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Recovery: 'RO_internal'                                                                                                                             ;
+--------+-----------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.511 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; rst          ; RO_internal ; 0.500        ; 2.172      ; 3.173      ;
; -0.511 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; rst          ; RO_internal ; 0.500        ; 2.172      ; 3.173      ;
; -0.236 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; rst          ; RO_internal ; 0.500        ; 2.266      ; 2.992      ;
; -0.236 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; rst          ; RO_internal ; 0.500        ; 2.266      ; 2.992      ;
; -0.236 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; rst          ; RO_internal ; 0.500        ; 2.266      ; 2.992      ;
; -0.236 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; rst          ; RO_internal ; 0.500        ; 2.266      ; 2.992      ;
; -0.236 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; rst          ; RO_internal ; 0.500        ; 2.266      ; 2.992      ;
; -0.236 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; 0.500        ; 2.266      ; 2.992      ;
; -0.034 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; rst          ; RO_internal ; 1.000        ; 2.172      ; 3.196      ;
; -0.034 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; rst          ; RO_internal ; 1.000        ; 2.172      ; 3.196      ;
; 0.203  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; rst          ; RO_internal ; 1.000        ; 2.266      ; 3.053      ;
; 0.203  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; rst          ; RO_internal ; 1.000        ; 2.266      ; 3.053      ;
; 0.203  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; rst          ; RO_internal ; 1.000        ; 2.266      ; 3.053      ;
; 0.203  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; rst          ; RO_internal ; 1.000        ; 2.266      ; 3.053      ;
; 0.203  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; rst          ; RO_internal ; 1.000        ; 2.266      ; 3.053      ;
; 0.203  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; 1.000        ; 2.266      ; 3.053      ;
+--------+-----------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Recovery: 'rst'                                                                                                                        ;
+--------+-----------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.067 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out ; rst          ; rst         ; 0.500        ; 3.733      ; 4.320      ;
; 0.248  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out ; rst          ; rst         ; 1.000        ; 3.733      ; 4.505      ;
+--------+-----------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Removal: 'rst'                                                                                                                         ;
+--------+-----------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.348 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out ; rst          ; rst         ; 0.000        ; 4.517      ; 4.337      ;
; -0.026 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out ; rst          ; rst         ; -0.500       ; 4.517      ; 4.159      ;
+--------+-----------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Removal: 'RO_internal'                                                                                                                             ;
+-------+-----------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.389 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; rst          ; RO_internal ; 0.000        ; 2.356      ; 2.943      ;
; 0.389 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; rst          ; RO_internal ; 0.000        ; 2.356      ; 2.943      ;
; 0.389 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; rst          ; RO_internal ; 0.000        ; 2.356      ; 2.943      ;
; 0.389 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; rst          ; RO_internal ; 0.000        ; 2.356      ; 2.943      ;
; 0.389 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; rst          ; RO_internal ; 0.000        ; 2.356      ; 2.943      ;
; 0.389 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; 0.000        ; 2.356      ; 2.943      ;
; 0.624 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; rst          ; RO_internal ; 0.000        ; 2.258      ; 3.080      ;
; 0.624 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; rst          ; RO_internal ; 0.000        ; 2.258      ; 3.080      ;
; 0.830 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; rst          ; RO_internal ; -0.500       ; 2.356      ; 2.884      ;
; 0.830 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; rst          ; RO_internal ; -0.500       ; 2.356      ; 2.884      ;
; 0.830 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; rst          ; RO_internal ; -0.500       ; 2.356      ; 2.884      ;
; 0.830 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; rst          ; RO_internal ; -0.500       ; 2.356      ; 2.884      ;
; 0.830 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; rst          ; RO_internal ; -0.500       ; 2.356      ; 2.884      ;
; 0.830 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; -0.500       ; 2.356      ; 2.884      ;
; 1.103 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; rst          ; RO_internal ; -0.500       ; 2.258      ; 3.059      ;
; 1.103 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; rst          ; RO_internal ; -0.500       ; 2.258      ; 3.059      ;
+-------+-----------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Removal: 'clk_50MHz'                                                                                                                      ;
+-------+-----------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.441 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; rst          ; clk_50MHz   ; 0.000        ; 2.441      ; 3.080      ;
; 0.441 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; rst          ; clk_50MHz   ; 0.000        ; 2.441      ; 3.080      ;
; 0.441 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; rst          ; clk_50MHz   ; 0.000        ; 2.441      ; 3.080      ;
; 0.441 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; rst          ; clk_50MHz   ; 0.000        ; 2.441      ; 3.080      ;
; 0.483 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; rst          ; clk_50MHz   ; 0.000        ; 2.455      ; 3.136      ;
; 0.483 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; rst          ; clk_50MHz   ; 0.000        ; 2.455      ; 3.136      ;
; 0.483 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; rst          ; clk_50MHz   ; 0.000        ; 2.455      ; 3.136      ;
; 0.516 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; rst          ; clk_50MHz   ; 0.000        ; 2.422      ; 3.136      ;
; 0.660 ; rst       ; Monitoring:inst|old_ero                                                ; rst          ; clk_50MHz   ; 0.000        ; 2.065      ; 2.923      ;
; 0.660 ; rst       ; Monitoring:inst|cnt[0]                                                 ; rst          ; clk_50MHz   ; 0.000        ; 2.065      ; 2.923      ;
; 0.660 ; rst       ; Monitoring:inst|cnt[1]                                                 ; rst          ; clk_50MHz   ; 0.000        ; 2.065      ; 2.923      ;
; 0.660 ; rst       ; Monitoring:inst|cnt[2]                                                 ; rst          ; clk_50MHz   ; 0.000        ; 2.065      ; 2.923      ;
; 0.660 ; rst       ; Monitoring:inst|cnt[3]                                                 ; rst          ; clk_50MHz   ; 0.000        ; 2.065      ; 2.923      ;
; 0.660 ; rst       ; Monitoring:inst|cnt[4]                                                 ; rst          ; clk_50MHz   ; 0.000        ; 2.065      ; 2.923      ;
; 0.660 ; rst       ; Monitoring:inst|cnt[5]                                                 ; rst          ; clk_50MHz   ; 0.000        ; 2.065      ; 2.923      ;
; 0.660 ; rst       ; Monitoring:inst|cnt[6]                                                 ; rst          ; clk_50MHz   ; 0.000        ; 2.065      ; 2.923      ;
; 0.660 ; rst       ; Monitoring:inst|cnt[7]                                                 ; rst          ; clk_50MHz   ; 0.000        ; 2.065      ; 2.923      ;
; 0.660 ; rst       ; Monitoring:inst|cnt[8]                                                 ; rst          ; clk_50MHz   ; 0.000        ; 2.065      ; 2.923      ;
; 0.715 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|old_psi     ; rst          ; clk_50MHz   ; 0.000        ; 2.069      ; 2.982      ;
; 0.715 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|neg_psi     ; rst          ; clk_50MHz   ; 0.000        ; 2.069      ; 2.982      ;
; 0.920 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; rst          ; clk_50MHz   ; -0.500       ; 2.441      ; 3.059      ;
; 0.920 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; rst          ; clk_50MHz   ; -0.500       ; 2.441      ; 3.059      ;
; 0.920 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; rst          ; clk_50MHz   ; -0.500       ; 2.441      ; 3.059      ;
; 0.920 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; rst          ; clk_50MHz   ; -0.500       ; 2.441      ; 3.059      ;
; 0.964 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; rst          ; clk_50MHz   ; -0.500       ; 2.455      ; 3.117      ;
; 0.964 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; rst          ; clk_50MHz   ; -0.500       ; 2.455      ; 3.117      ;
; 0.964 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; rst          ; clk_50MHz   ; -0.500       ; 2.455      ; 3.117      ;
; 0.997 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; rst          ; clk_50MHz   ; -0.500       ; 2.422      ; 3.117      ;
; 1.099 ; rst       ; Monitoring:inst|old_ero                                                ; rst          ; clk_50MHz   ; -0.500       ; 2.065      ; 2.862      ;
; 1.099 ; rst       ; Monitoring:inst|cnt[0]                                                 ; rst          ; clk_50MHz   ; -0.500       ; 2.065      ; 2.862      ;
; 1.099 ; rst       ; Monitoring:inst|cnt[1]                                                 ; rst          ; clk_50MHz   ; -0.500       ; 2.065      ; 2.862      ;
; 1.099 ; rst       ; Monitoring:inst|cnt[2]                                                 ; rst          ; clk_50MHz   ; -0.500       ; 2.065      ; 2.862      ;
; 1.099 ; rst       ; Monitoring:inst|cnt[3]                                                 ; rst          ; clk_50MHz   ; -0.500       ; 2.065      ; 2.862      ;
; 1.099 ; rst       ; Monitoring:inst|cnt[4]                                                 ; rst          ; clk_50MHz   ; -0.500       ; 2.065      ; 2.862      ;
; 1.099 ; rst       ; Monitoring:inst|cnt[5]                                                 ; rst          ; clk_50MHz   ; -0.500       ; 2.065      ; 2.862      ;
; 1.099 ; rst       ; Monitoring:inst|cnt[6]                                                 ; rst          ; clk_50MHz   ; -0.500       ; 2.065      ; 2.862      ;
; 1.099 ; rst       ; Monitoring:inst|cnt[7]                                                 ; rst          ; clk_50MHz   ; -0.500       ; 2.065      ; 2.862      ;
; 1.099 ; rst       ; Monitoring:inst|cnt[8]                                                 ; rst          ; clk_50MHz   ; -0.500       ; 2.065      ; 2.862      ;
; 1.146 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|old_psi     ; rst          ; clk_50MHz   ; -0.500       ; 2.069      ; 2.913      ;
; 1.146 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|neg_psi     ; rst          ; clk_50MHz   ; -0.500       ; 2.069      ; 2.913      ;
; 2.070 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; rst          ; clk_50MHz   ; 0.000        ; 2.069      ; 4.337      ;
; 2.070 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; rst          ; clk_50MHz   ; 0.000        ; 2.069      ; 4.337      ;
; 2.070 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; rst          ; clk_50MHz   ; 0.000        ; 2.069      ; 4.337      ;
; 2.070 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; rst          ; clk_50MHz   ; 0.000        ; 2.069      ; 4.337      ;
; 2.070 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; rst          ; clk_50MHz   ; 0.000        ; 2.069      ; 4.337      ;
; 2.070 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; rst          ; clk_50MHz   ; 0.000        ; 2.069      ; 4.337      ;
; 2.070 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; rst          ; clk_50MHz   ; 0.000        ; 2.069      ; 4.337      ;
; 2.070 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; rst          ; clk_50MHz   ; 0.000        ; 2.069      ; 4.337      ;
; 2.392 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; rst          ; clk_50MHz   ; -0.500       ; 2.069      ; 4.159      ;
; 2.392 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; rst          ; clk_50MHz   ; -0.500       ; 2.069      ; 4.159      ;
; 2.392 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; rst          ; clk_50MHz   ; -0.500       ; 2.069      ; 4.159      ;
; 2.392 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; rst          ; clk_50MHz   ; -0.500       ; 2.069      ; 4.159      ;
; 2.392 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; rst          ; clk_50MHz   ; -0.500       ; 2.069      ; 4.159      ;
; 2.392 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; rst          ; clk_50MHz   ; -0.500       ; 2.069      ; 4.159      ;
; 2.392 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; rst          ; clk_50MHz   ; -0.500       ; 2.069      ; 4.159      ;
; 2.392 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; rst          ; clk_50MHz   ; -0.500       ; 2.069      ; 4.159      ;
+-------+-----------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Removal: 'Monitoring:inst|neg_ero'                                                                  ;
+-------+-----------+----------------------+--------------+-------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node              ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------+--------------+-------------------------+--------------+------------+------------+
; 1.049 ; rst       ; Monitoring:inst|Fail ; rst          ; Monitoring:inst|neg_ero ; 0.000        ; 0.804      ; 2.041      ;
; 1.536 ; rst       ; Monitoring:inst|Fail ; rst          ; Monitoring:inst|neg_ero ; -0.500       ; 0.804      ; 2.028      ;
+-------+-----------+----------------------+--------------+-------------------------+--------------+------------+------------+


------------------------------------------------
; Slow 1200mV -40C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Fast 1200mV -40C Model Setup Summary             ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; RO_internal             ; -2.089 ; -16.423       ;
; Monitoring:inst|neg_ero ; -0.979 ; -0.979        ;
; clk_50MHz               ; -0.738 ; -12.601       ;
; rst                     ; -0.512 ; -3.114        ;
+-------------------------+--------+---------------+


+--------------------------------------------------+
; Fast 1200mV -40C Model Hold Summary              ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; clk_50MHz               ; -0.213 ; -0.213        ;
; rst                     ; 0.130  ; 0.000         ;
; RO_internal             ; 0.540  ; 0.000         ;
; Monitoring:inst|neg_ero ; 1.185  ; 0.000         ;
+-------------------------+--------+---------------+


+--------------------------------------------------+
; Fast 1200mV -40C Model Recovery Summary          ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; clk_50MHz               ; -1.290 ; -18.724       ;
; Monitoring:inst|neg_ero ; -0.589 ; -0.589        ;
; RO_internal             ; -0.580 ; -3.842        ;
; rst                     ; -0.540 ; -0.540        ;
+-------------------------+--------+---------------+


+--------------------------------------------------+
; Fast 1200mV -40C Model Removal Summary           ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; rst                     ; -0.077 ; -0.077        ;
; clk_50MHz               ; 0.077  ; 0.000         ;
; RO_internal             ; 0.235  ; 0.000         ;
; Monitoring:inst|neg_ero ; 0.508  ; 0.000         ;
+-------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width Summary ;
+-------------------------+--------+-----------------+
; Clock                   ; Slack  ; End Point TNS   ;
+-------------------------+--------+-----------------+
; clk_50MHz               ; -3.000 ; -33.260         ;
; RO_internal             ; -3.000 ; -11.890         ;
; rst                     ; -3.000 ; -6.209          ;
; Monitoring:inst|neg_ero ; -1.000 ; -1.000          ;
+-------------------------+--------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'RO_internal'                                                                                                                                                                                               ;
+--------+--------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.089 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~1  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.311     ; 2.256      ;
; -2.070 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~1  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.311     ; 2.237      ;
; -2.065 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~1  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.311     ; 2.232      ;
; -2.063 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~1  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.311     ; 2.230      ;
; -2.062 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~1  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.311     ; 2.229      ;
; -2.062 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~1  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.311     ; 2.229      ;
; -2.007 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~1  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.341     ; 2.144      ;
; -2.005 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~1  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.341     ; 2.142      ;
; -1.903 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~5  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.312     ; 2.069      ;
; -1.884 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~5  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.312     ; 2.050      ;
; -1.879 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~5  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.312     ; 2.045      ;
; -1.877 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~5  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.312     ; 2.043      ;
; -1.876 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~5  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.312     ; 2.042      ;
; -1.876 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~5  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.312     ; 2.042      ;
; -1.844 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~21 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.318     ; 2.004      ;
; -1.825 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~21 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.318     ; 1.985      ;
; -1.821 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~5  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.342     ; 1.957      ;
; -1.820 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~21 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.318     ; 1.980      ;
; -1.819 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~5  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.342     ; 1.955      ;
; -1.818 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~21 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.318     ; 1.978      ;
; -1.817 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~21 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.318     ; 1.977      ;
; -1.817 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~21 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.318     ; 1.977      ;
; -1.784 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~25 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.296     ; 1.966      ;
; -1.765 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~25 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.296     ; 1.947      ;
; -1.762 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~21 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.348     ; 1.892      ;
; -1.760 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~21 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.348     ; 1.890      ;
; -1.760 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~25 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.296     ; 1.942      ;
; -1.758 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~25 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.296     ; 1.940      ;
; -1.757 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~25 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.296     ; 1.939      ;
; -1.757 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~25 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.296     ; 1.939      ;
; -1.736 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~13 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.319     ; 1.895      ;
; -1.717 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~13 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.319     ; 1.876      ;
; -1.712 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~13 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.319     ; 1.871      ;
; -1.710 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~13 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.319     ; 1.869      ;
; -1.709 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~13 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.319     ; 1.868      ;
; -1.709 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~13 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.319     ; 1.868      ;
; -1.702 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~25 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.326     ; 1.854      ;
; -1.700 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~25 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.326     ; 1.852      ;
; -1.657 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~29 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.295     ; 1.840      ;
; -1.654 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~13 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.349     ; 1.783      ;
; -1.652 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~13 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.349     ; 1.781      ;
; -1.638 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~29 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.295     ; 1.821      ;
; -1.633 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~29 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.295     ; 1.816      ;
; -1.631 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~29 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.295     ; 1.814      ;
; -1.630 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~29 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.295     ; 1.813      ;
; -1.630 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~29 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.295     ; 1.813      ;
; -1.575 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~29 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.325     ; 1.728      ;
; -1.573 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~29 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.325     ; 1.726      ;
; -1.572 ; rst                                                                      ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; 0.500        ; 1.113      ; 3.163      ;
; -1.553 ; rst                                                                      ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; rst          ; RO_internal ; 0.500        ; 1.113      ; 3.144      ;
; -1.548 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.281     ; 2.245      ;
; -1.548 ; rst                                                                      ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; rst          ; RO_internal ; 0.500        ; 1.113      ; 3.139      ;
; -1.546 ; rst                                                                      ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; rst          ; RO_internal ; 0.500        ; 1.113      ; 3.137      ;
; -1.545 ; rst                                                                      ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; rst          ; RO_internal ; 0.500        ; 1.113      ; 3.136      ;
; -1.545 ; rst                                                                      ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; rst          ; RO_internal ; 0.500        ; 1.113      ; 3.136      ;
; -1.543 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.260     ; 2.261      ;
; -1.529 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.281     ; 2.226      ;
; -1.524 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.281     ; 2.221      ;
; -1.524 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.260     ; 2.242      ;
; -1.522 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.281     ; 2.219      ;
; -1.521 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.281     ; 2.218      ;
; -1.521 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.281     ; 2.218      ;
; -1.519 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.260     ; 2.237      ;
; -1.517 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.260     ; 2.235      ;
; -1.516 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.260     ; 2.234      ;
; -1.516 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.260     ; 2.234      ;
; -1.514 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.281     ; 2.211      ;
; -1.512 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.275     ; 2.215      ;
; -1.495 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.281     ; 2.192      ;
; -1.493 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.275     ; 2.196      ;
; -1.490 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.281     ; 2.187      ;
; -1.490 ; rst                                                                      ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; rst          ; RO_internal ; 0.500        ; 1.083      ; 3.051      ;
; -1.488 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.281     ; 2.185      ;
; -1.488 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.275     ; 2.191      ;
; -1.488 ; rst                                                                      ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; rst          ; RO_internal ; 0.500        ; 1.083      ; 3.049      ;
; -1.487 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.281     ; 2.184      ;
; -1.487 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.281     ; 2.184      ;
; -1.486 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.275     ; 2.189      ;
; -1.485 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.275     ; 2.188      ;
; -1.485 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.275     ; 2.188      ;
; -1.466 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.311     ; 2.133      ;
; -1.464 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.311     ; 2.131      ;
; -1.461 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.290     ; 2.149      ;
; -1.459 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.290     ; 2.147      ;
; -1.432 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.311     ; 2.099      ;
; -1.430 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.311     ; 2.097      ;
; -1.430 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.305     ; 2.103      ;
; -1.429 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~9  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.211     ; 1.696      ;
; -1.428 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; clk_50MHz    ; RO_internal ; 1.000        ; -0.305     ; 2.101      ;
; -1.410 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~9  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.211     ; 1.677      ;
; -1.410 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~17 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.318     ; 1.570      ;
; -1.405 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~9  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.211     ; 1.672      ;
; -1.403 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~9  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.211     ; 1.670      ;
; -1.402 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~9  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.211     ; 1.669      ;
; -1.402 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~9  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.211     ; 1.669      ;
; -1.396 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~17 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.318     ; 1.556      ;
; -1.372 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~17 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.318     ; 1.532      ;
; -1.370 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~17 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.318     ; 1.530      ;
; -1.369 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~17 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.318     ; 1.529      ;
; -1.369 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~17 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; rst          ; RO_internal ; 0.500        ; -0.318     ; 1.529      ;
+--------+--------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'Monitoring:inst|neg_ero'                                                                                  ;
+--------+------------------------+----------------------+--------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node              ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------+--------------+-------------------------+--------------+------------+------------+
; -0.979 ; Monitoring:inst|cnt[1] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 1.000        ; -0.735     ; 1.232      ;
; -0.937 ; Monitoring:inst|cnt[0] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 1.000        ; -0.735     ; 1.190      ;
; -0.903 ; Monitoring:inst|cnt[3] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 1.000        ; -0.735     ; 1.156      ;
; -0.861 ; Monitoring:inst|cnt[2] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 1.000        ; -0.735     ; 1.114      ;
; -0.854 ; Monitoring:inst|cnt[5] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 1.000        ; -0.735     ; 1.107      ;
; -0.796 ; Monitoring:inst|cnt[4] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 1.000        ; -0.735     ; 1.049      ;
; -0.790 ; Monitoring:inst|cnt[7] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 1.000        ; -0.735     ; 1.043      ;
; -0.732 ; Monitoring:inst|cnt[6] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 1.000        ; -0.735     ; 0.985      ;
; -0.520 ; Monitoring:inst|cnt[8] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 1.000        ; -0.735     ; 0.773      ;
+--------+------------------------+----------------------+--------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'clk_50MHz'                                                                                                                                                                                      ;
+--------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                              ; To Node                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.738 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; rst          ; clk_50MHz   ; 1.000        ; -1.103     ; 0.613      ;
; -0.738 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; rst          ; clk_50MHz   ; 1.000        ; -1.103     ; 0.613      ;
; -0.738 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; rst          ; clk_50MHz   ; 1.000        ; -1.103     ; 0.613      ;
; -0.738 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; rst          ; clk_50MHz   ; 1.000        ; -1.103     ; 0.613      ;
; -0.738 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; rst          ; clk_50MHz   ; 1.000        ; -1.103     ; 0.613      ;
; -0.738 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; rst          ; clk_50MHz   ; 1.000        ; -1.103     ; 0.613      ;
; -0.738 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; rst          ; clk_50MHz   ; 1.000        ; -1.103     ; 0.613      ;
; -0.738 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; rst          ; clk_50MHz   ; 1.000        ; -1.103     ; 0.613      ;
; -0.714 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.209      ; 1.911      ;
; -0.714 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.209      ; 1.911      ;
; -0.714 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.209      ; 1.911      ;
; -0.714 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.209      ; 1.911      ;
; -0.664 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|old_psi     ; rst          ; clk_50MHz   ; 1.000        ; -1.103     ; 0.539      ;
; -0.652 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.209      ; 1.849      ;
; -0.652 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.209      ; 1.849      ;
; -0.652 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.209      ; 1.849      ;
; -0.652 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.209      ; 1.849      ;
; -0.645 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.215      ; 1.848      ;
; -0.645 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.215      ; 1.848      ;
; -0.645 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.215      ; 1.848      ;
; -0.634 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|neg_psi     ; rst          ; clk_50MHz   ; 1.000        ; -1.103     ; 0.509      ;
; -0.629 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.209      ; 1.826      ;
; -0.629 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.209      ; 1.826      ;
; -0.629 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.209      ; 1.826      ;
; -0.629 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.209      ; 1.826      ;
; -0.620 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.025     ; 1.583      ;
; -0.601 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.033     ; 1.556      ;
; -0.598 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.209      ; 1.795      ;
; -0.598 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.209      ; 1.795      ;
; -0.598 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.209      ; 1.795      ;
; -0.598 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.209      ; 1.795      ;
; -0.591 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.033     ; 1.546      ;
; -0.583 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.215      ; 1.786      ;
; -0.583 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.215      ; 1.786      ;
; -0.583 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.215      ; 1.786      ;
; -0.576 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.209      ; 1.773      ;
; -0.576 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.209      ; 1.773      ;
; -0.576 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.209      ; 1.773      ;
; -0.576 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.209      ; 1.773      ;
; -0.575 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.195      ; 1.758      ;
; -0.568 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.025     ; 1.531      ;
; -0.556 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.215      ; 1.759      ;
; -0.556 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.215      ; 1.759      ;
; -0.556 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.215      ; 1.759      ;
; -0.549 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.033     ; 1.504      ;
; -0.539 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.033     ; 1.494      ;
; -0.529 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.215      ; 1.732      ;
; -0.529 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.215      ; 1.732      ;
; -0.529 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.215      ; 1.732      ;
; -0.529 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.195      ; 1.712      ;
; -0.521 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.209      ; 1.718      ;
; -0.521 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.209      ; 1.718      ;
; -0.521 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.209      ; 1.718      ;
; -0.521 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.209      ; 1.718      ;
; -0.513 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.195      ; 1.696      ;
; -0.512 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.010     ; 1.490      ;
; -0.510 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.025     ; 1.473      ;
; -0.507 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.024     ; 1.471      ;
; -0.503 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.215      ; 1.706      ;
; -0.503 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.215      ; 1.706      ;
; -0.503 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.215      ; 1.706      ;
; -0.494 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.033     ; 1.449      ;
; -0.491 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.033     ; 1.446      ;
; -0.488 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.209      ; 1.685      ;
; -0.488 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.209      ; 1.685      ;
; -0.488 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.209      ; 1.685      ;
; -0.488 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.209      ; 1.685      ;
; -0.482 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.025     ; 1.445      ;
; -0.476 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.195      ; 1.659      ;
; -0.473 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.025     ; 1.436      ;
; -0.466 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.010     ; 1.444      ;
; -0.462 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.024     ; 1.426      ;
; -0.459 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.195      ; 1.642      ;
; -0.456 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.033     ; 1.411      ;
; -0.452 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.215      ; 1.655      ;
; -0.452 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.215      ; 1.655      ;
; -0.452 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.215      ; 1.655      ;
; -0.435 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.033     ; 1.390      ;
; -0.428 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.033     ; 1.383      ;
; -0.417 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.024     ; 1.381      ;
; -0.415 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.215      ; 1.618      ;
; -0.415 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.215      ; 1.618      ;
; -0.415 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.215      ; 1.618      ;
; -0.407 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.033     ; 1.362      ;
; -0.388 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.195      ; 1.571      ;
; -0.382 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; 0.195      ; 1.565      ;
; -0.378 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.010     ; 1.356      ;
; -0.374 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.025     ; 1.337      ;
; -0.369 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.024     ; 1.333      ;
; -0.357 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.033     ; 1.312      ;
; -0.339 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.026     ; 1.301      ;
; -0.329 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.026     ; 1.291      ;
; -0.294 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.033     ; 1.249      ;
; -0.286 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.025     ; 1.249      ;
; -0.285 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.025     ; 1.248      ;
; -0.248 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.026     ; 1.210      ;
; -0.204 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.025     ; 1.167      ;
; -0.189 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.026     ; 1.151      ;
; -0.189 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.025     ; 1.152      ;
; -0.181 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; clk_50MHz    ; clk_50MHz   ; 1.000        ; -0.021     ; 1.148      ;
+--------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'rst'                                                                                                                                                                                          ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.512 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~25 ; clk_50MHz    ; rst         ; 0.500        ; -0.010     ; 0.506      ;
; -0.492 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~9  ; clk_50MHz    ; rst         ; 0.500        ; -0.097     ; 0.465      ;
; -0.480 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~29 ; clk_50MHz    ; rst         ; 0.500        ; 0.004      ; 0.495      ;
; -0.336 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~1  ; clk_50MHz    ; rst         ; 0.500        ; -0.002     ; 0.343      ;
; -0.329 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~5  ; clk_50MHz    ; rst         ; 0.500        ; -0.001     ; 0.338      ;
; -0.321 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~13 ; clk_50MHz    ; rst         ; 0.500        ; 0.012      ; 0.335      ;
; -0.320 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~17 ; clk_50MHz    ; rst         ; 0.500        ; 0.010      ; 0.335      ;
; -0.319 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~21 ; clk_50MHz    ; rst         ; 0.500        ; 0.010      ; 0.340      ;
; -0.005 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out       ; rst          ; rst         ; 1.000        ; -0.383     ; 0.630      ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'clk_50MHz'                                                                                                                                                                                       ;
+--------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                              ; To Node                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.213 ; rst                                                                    ; Monitoring:inst|neg_ero                                                ; rst          ; clk_50MHz   ; 0.000        ; 1.123      ; 1.022      ;
; 0.193  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.021      ; 0.296      ;
; 0.196  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.034      ; 0.312      ;
; 0.251  ; Monitoring:inst|cnt[8]                                                 ; Monitoring:inst|cnt[8]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.368      ;
; 0.266  ; Monitoring:inst|old_ero                                                ; Monitoring:inst|neg_ero                                                ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.383      ;
; 0.287  ; Monitoring:inst|cnt[1]                                                 ; Monitoring:inst|cnt[1]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.404      ;
; 0.288  ; Monitoring:inst|cnt[7]                                                 ; Monitoring:inst|cnt[7]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.405      ;
; 0.288  ; Monitoring:inst|cnt[5]                                                 ; Monitoring:inst|cnt[5]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.405      ;
; 0.288  ; Monitoring:inst|cnt[3]                                                 ; Monitoring:inst|cnt[3]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.405      ;
; 0.289  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.034      ; 0.405      ;
; 0.289  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.034      ; 0.405      ;
; 0.289  ; Monitoring:inst|cnt[6]                                                 ; Monitoring:inst|cnt[6]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.406      ;
; 0.289  ; Monitoring:inst|cnt[4]                                                 ; Monitoring:inst|cnt[4]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.406      ;
; 0.289  ; Monitoring:inst|cnt[2]                                                 ; Monitoring:inst|cnt[2]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.406      ;
; 0.290  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.034      ; 0.406      ;
; 0.290  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.034      ; 0.406      ;
; 0.291  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|old_psi     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|neg_psi     ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.034      ; 0.407      ;
; 0.297  ; Monitoring:inst|cnt[0]                                                 ; Monitoring:inst|cnt[0]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.414      ;
; 0.300  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.034      ; 0.416      ;
; 0.315  ; Monitoring:inst|old_ero                                                ; Monitoring:inst|cnt[8]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.432      ;
; 0.315  ; Monitoring:inst|old_ero                                                ; Monitoring:inst|cnt[7]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.432      ;
; 0.315  ; Monitoring:inst|old_ero                                                ; Monitoring:inst|cnt[6]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.432      ;
; 0.315  ; Monitoring:inst|old_ero                                                ; Monitoring:inst|cnt[5]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.432      ;
; 0.315  ; Monitoring:inst|old_ero                                                ; Monitoring:inst|cnt[4]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.432      ;
; 0.315  ; Monitoring:inst|old_ero                                                ; Monitoring:inst|cnt[3]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.432      ;
; 0.315  ; Monitoring:inst|old_ero                                                ; Monitoring:inst|cnt[2]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.432      ;
; 0.315  ; Monitoring:inst|old_ero                                                ; Monitoring:inst|cnt[1]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.432      ;
; 0.315  ; Monitoring:inst|old_ero                                                ; Monitoring:inst|cnt[0]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.432      ;
; 0.354  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.310      ; 0.746      ;
; 0.359  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.310      ; 0.751      ;
; 0.365  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.034      ; 0.481      ;
; 0.366  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.310      ; 0.758      ;
; 0.424  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.304      ; 0.810      ;
; 0.426  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.304      ; 0.812      ;
; 0.431  ; Monitoring:inst|cnt[1]                                                 ; Monitoring:inst|cnt[2]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.548      ;
; 0.432  ; Monitoring:inst|cnt[7]                                                 ; Monitoring:inst|cnt[8]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.549      ;
; 0.432  ; Monitoring:inst|cnt[5]                                                 ; Monitoring:inst|cnt[6]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.549      ;
; 0.432  ; Monitoring:inst|cnt[3]                                                 ; Monitoring:inst|cnt[4]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.549      ;
; 0.433  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.034      ; 0.549      ;
; 0.433  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.034      ; 0.549      ;
; 0.435  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.304      ; 0.821      ;
; 0.441  ; Monitoring:inst|cnt[0]                                                 ; Monitoring:inst|cnt[1]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.558      ;
; 0.441  ; Monitoring:inst|cnt[6]                                                 ; Monitoring:inst|cnt[7]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.558      ;
; 0.442  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.034      ; 0.558      ;
; 0.442  ; Monitoring:inst|cnt[4]                                                 ; Monitoring:inst|cnt[5]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.559      ;
; 0.442  ; Monitoring:inst|cnt[2]                                                 ; Monitoring:inst|cnt[3]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.559      ;
; 0.443  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.034      ; 0.559      ;
; 0.443  ; Monitoring:inst|cnt[0]                                                 ; Monitoring:inst|cnt[2]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.560      ;
; 0.443  ; Monitoring:inst|cnt[6]                                                 ; Monitoring:inst|cnt[8]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.560      ;
; 0.444  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.034      ; 0.560      ;
; 0.444  ; Monitoring:inst|cnt[4]                                                 ; Monitoring:inst|cnt[6]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.561      ;
; 0.444  ; Monitoring:inst|cnt[2]                                                 ; Monitoring:inst|cnt[4]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.561      ;
; 0.452  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.034      ; 0.568      ;
; 0.453  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.034      ; 0.569      ;
; 0.454  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.304      ; 0.840      ;
; 0.455  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.034      ; 0.571      ;
; 0.474  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|old_psi     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.034      ; 0.590      ;
; 0.474  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|old_psi     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.034      ; 0.590      ;
; 0.474  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|old_psi     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.034      ; 0.590      ;
; 0.474  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|old_psi     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.034      ; 0.590      ;
; 0.474  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|old_psi     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.034      ; 0.590      ;
; 0.474  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|old_psi     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.034      ; 0.590      ;
; 0.474  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|old_psi     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.034      ; 0.590      ;
; 0.474  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|old_psi     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.034      ; 0.590      ;
; 0.489  ; Monitoring:inst|cnt[1]                                                 ; Monitoring:inst|cnt[3]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.606      ;
; 0.490  ; Monitoring:inst|cnt[5]                                                 ; Monitoring:inst|cnt[7]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.607      ;
; 0.490  ; Monitoring:inst|cnt[3]                                                 ; Monitoring:inst|cnt[5]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.607      ;
; 0.491  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.034      ; 0.607      ;
; 0.491  ; Monitoring:inst|cnt[1]                                                 ; Monitoring:inst|cnt[4]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.608      ;
; 0.491  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.034      ; 0.607      ;
; 0.492  ; Monitoring:inst|cnt[5]                                                 ; Monitoring:inst|cnt[8]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.609      ;
; 0.492  ; Monitoring:inst|cnt[3]                                                 ; Monitoring:inst|cnt[6]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.609      ;
; 0.493  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.034      ; 0.609      ;
; 0.493  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.034      ; 0.609      ;
; 0.501  ; Monitoring:inst|cnt[0]                                                 ; Monitoring:inst|cnt[3]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.618      ;
; 0.502  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.034      ; 0.618      ;
; 0.502  ; Monitoring:inst|cnt[4]                                                 ; Monitoring:inst|cnt[7]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.619      ;
; 0.502  ; Monitoring:inst|cnt[2]                                                 ; Monitoring:inst|cnt[5]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.619      ;
; 0.503  ; Monitoring:inst|cnt[0]                                                 ; Monitoring:inst|cnt[4]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.620      ;
; 0.504  ; Monitoring:inst|cnt[4]                                                 ; Monitoring:inst|cnt[8]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.621      ;
; 0.504  ; Monitoring:inst|cnt[2]                                                 ; Monitoring:inst|cnt[6]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.621      ;
; 0.507  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.034      ; 0.623      ;
; 0.509  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.034      ; 0.625      ;
; 0.513  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.034      ; 0.629      ;
; 0.515  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.034      ; 0.631      ;
; 0.532  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.289      ; 0.903      ;
; 0.549  ; Monitoring:inst|cnt[1]                                                 ; Monitoring:inst|cnt[5]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.666      ;
; 0.550  ; Monitoring:inst|cnt[3]                                                 ; Monitoring:inst|cnt[7]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.667      ;
; 0.551  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.034      ; 0.667      ;
; 0.551  ; Monitoring:inst|cnt[1]                                                 ; Monitoring:inst|cnt[6]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.668      ;
; 0.551  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.034      ; 0.667      ;
; 0.552  ; Monitoring:inst|cnt[3]                                                 ; Monitoring:inst|cnt[8]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.669      ;
; 0.553  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.034      ; 0.669      ;
; 0.561  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|neg_psi     ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.289      ; 0.932      ;
; 0.561  ; Monitoring:inst|cnt[0]                                                 ; Monitoring:inst|cnt[5]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.678      ;
; 0.562  ; Monitoring:inst|cnt[2]                                                 ; Monitoring:inst|cnt[7]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.679      ;
; 0.563  ; Monitoring:inst|cnt[0]                                                 ; Monitoring:inst|cnt[6]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.680      ;
; 0.564  ; Monitoring:inst|cnt[2]                                                 ; Monitoring:inst|cnt[8]                                                 ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.035      ; 0.681      ;
; 0.567  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.034      ; 0.683      ;
; 0.569  ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; clk_50MHz    ; clk_50MHz   ; 0.000        ; 0.034      ; 0.685      ;
+--------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'rst'                                                                                                                                                                                          ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                          ; To Node                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.130 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out       ; rst          ; rst         ; 0.000        ; 0.383      ; 0.595      ;
; 0.657 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~13 ; clk_50MHz    ; rst         ; -0.500       ; 0.097      ; 0.284      ;
; 0.658 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~17 ; clk_50MHz    ; rst         ; -0.500       ; 0.096      ; 0.284      ;
; 0.665 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~21 ; clk_50MHz    ; rst         ; -0.500       ; 0.096      ; 0.291      ;
; 0.676 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~5  ; clk_50MHz    ; rst         ; -0.500       ; 0.084      ; 0.290      ;
; 0.680 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~1  ; clk_50MHz    ; rst         ; -0.500       ; 0.083      ; 0.293      ;
; 0.823 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~29 ; clk_50MHz    ; rst         ; -0.500       ; 0.087      ; 0.440      ;
; 0.833 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~25 ; clk_50MHz    ; rst         ; -0.500       ; 0.074      ; 0.437      ;
; 0.893 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]  ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~9  ; clk_50MHz    ; rst         ; -0.500       ; -0.017     ; 0.406      ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'RO_internal'                                                                                                                                                                                                      ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                       ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.540 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; -0.175     ; 0.477      ;
; 0.566 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; -0.175     ; 0.503      ;
; 0.592 ; rst                                                                             ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; rst          ; RO_internal ; 0.000        ; 1.160      ; 1.864      ;
; 0.603 ; rst                                                                             ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; 0.000        ; 1.160      ; 1.875      ;
; 0.609 ; rst                                                                             ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; rst          ; RO_internal ; 0.000        ; 1.160      ; 1.881      ;
; 0.635 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; -0.207     ; 0.540      ;
; 0.640 ; rst                                                                             ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; rst          ; RO_internal ; 0.000        ; 1.160      ; 1.912      ;
; 0.650 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; -0.161     ; 0.601      ;
; 0.661 ; rst                                                                             ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; rst          ; RO_internal ; 0.000        ; 1.160      ; 1.933      ;
; 0.668 ; rst                                                                             ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; rst          ; RO_internal ; 0.000        ; 1.128      ; 1.908      ;
; 0.672 ; rst                                                                             ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; rst          ; RO_internal ; 0.000        ; 1.160      ; 1.944      ;
; 0.673 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; -0.181     ; 0.604      ;
; 0.696 ; rst                                                                             ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; rst          ; RO_internal ; 0.000        ; 1.128      ; 1.936      ;
; 0.835 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~9         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; rst          ; RO_internal ; -0.500       ; -0.169     ; 0.278      ;
; 0.860 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; -0.181     ; 0.791      ;
; 0.861 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~29        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; rst          ; RO_internal ; -0.500       ; -0.217     ; 0.256      ;
; 0.875 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; -0.213     ; 0.774      ;
; 0.891 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~21        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; rst          ; RO_internal ; -0.500       ; -0.238     ; 0.265      ;
; 0.974 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; -0.175     ; 0.911      ;
; 1.031 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~13        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; rst          ; RO_internal ; -0.500       ; -0.272     ; 0.371      ;
; 1.064 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~17        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; rst          ; RO_internal ; -0.500       ; -0.238     ; 0.438      ;
; 1.073 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~1         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; -0.500       ; -0.232     ; 0.453      ;
; 1.076 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~5         ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; rst          ; RO_internal ; -0.500       ; -0.233     ; 0.455      ;
; 1.161 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.023      ; 1.266      ;
; 1.186 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.068      ; 1.336      ;
; 1.217 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.024      ; 1.323      ;
; 1.223 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.024      ; 1.329      ;
; 1.226 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.023      ; 1.331      ;
; 1.232 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.024      ; 1.338      ;
; 1.235 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.024      ; 1.341      ;
; 1.265 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.006      ; 1.353      ;
; 1.270 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.068      ; 1.420      ;
; 1.270 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.068      ; 1.420      ;
; 1.273 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.024      ; 1.379      ;
; 1.278 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.006      ; 1.366      ;
; 1.283 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.024      ; 1.389      ;
; 1.284 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.023      ; 1.389      ;
; 1.285 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.024      ; 1.391      ;
; 1.288 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.006      ; 1.376      ;
; 1.306 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.024      ; 1.412      ;
; 1.306 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.006      ; 1.394      ;
; 1.309 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.024      ; 1.415      ;
; 1.312 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.024      ; 1.418      ;
; 1.314 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.024      ; 1.420      ;
; 1.316 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.006      ; 1.404      ;
; 1.319 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.024      ; 1.425      ;
; 1.327 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.024      ; 1.433      ;
; 1.330 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.024      ; 1.436      ;
; 1.336 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.024      ; 1.442      ;
; 1.344 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.006      ; 1.432      ;
; 1.347 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.024      ; 1.453      ;
; 1.354 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.068      ; 1.504      ;
; 1.357 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.024      ; 1.463      ;
; 1.364 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~25        ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; rst          ; RO_internal ; -0.500       ; -0.218     ; 0.758      ;
; 1.365 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.024      ; 1.471      ;
; 1.368 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.024      ; 1.474      ;
; 1.369 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.024      ; 1.475      ;
; 1.375 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.006      ; 1.463      ;
; 1.386 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; -0.175     ; 1.323      ;
; 1.398 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.006      ; 1.486      ;
; 1.416 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.024      ; 1.522      ;
; 1.429 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; -0.175     ; 1.366      ;
; 1.431 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; -0.175     ; 1.368      ;
; 1.446 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.023      ; 1.551      ;
; 1.463 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.068      ; 1.613      ;
; 1.463 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.068      ; 1.613      ;
; 1.464 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.068      ; 1.614      ;
; 1.465 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.068      ; 1.615      ;
; 1.471 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; -0.207     ; 1.376      ;
; 1.482 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; -0.175     ; 1.419      ;
; 1.490 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.068      ; 1.640      ;
; 1.490 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.068      ; 1.640      ;
; 1.491 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.068      ; 1.641      ;
; 1.492 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.068      ; 1.642      ;
; 1.506 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.024      ; 1.612      ;
; 1.506 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.024      ; 1.612      ;
; 1.507 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.024      ; 1.613      ;
; 1.514 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; -0.207     ; 1.419      ;
; 1.514 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; -0.207     ; 1.419      ;
; 1.516 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; -0.207     ; 1.421      ;
; 1.521 ; rst                                                                             ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; rst          ; RO_internal ; -0.500       ; 1.160      ; 2.293      ;
; 1.526 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; -0.175     ; 1.463      ;
; 1.528 ; rst                                                                             ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; -0.500       ; 1.160      ; 2.300      ;
; 1.529 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; -0.207     ; 1.434      ;
; 1.533 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; -0.181     ; 1.464      ;
; 1.534 ; rst                                                                             ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; rst          ; RO_internal ; -0.500       ; 1.160      ; 2.306      ;
; 1.541 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; -0.175     ; 1.478      ;
; 1.548 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; -0.161     ; 1.499      ;
; 1.556 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; -0.175     ; 1.493      ;
; 1.557 ; rst                                                                             ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; rst          ; RO_internal ; -0.500       ; 1.160      ; 2.329      ;
; 1.577 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.024      ; 1.683      ;
; 1.578 ; rst                                                                             ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; rst          ; RO_internal ; -0.500       ; 1.160      ; 2.350      ;
; 1.578 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.024      ; 1.684      ;
; 1.585 ; rst                                                                             ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; rst          ; RO_internal ; -0.500       ; 1.128      ; 2.325      ;
; 1.589 ; rst                                                                             ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; rst          ; RO_internal ; -0.500       ; 1.160      ; 2.361      ;
; 1.595 ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; RO_internal  ; RO_internal ; 0.000        ; 0.024      ; 1.701      ;
; 1.605 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; -0.193     ; 1.524      ;
; 1.613 ; rst                                                                             ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; rst          ; RO_internal ; -0.500       ; 1.128      ; 2.353      ;
; 1.630 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; -0.181     ; 1.561      ;
; 1.632 ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]               ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; clk_50MHz    ; RO_internal ; 0.000        ; -0.161     ; 1.583      ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'Monitoring:inst|neg_ero'                                                                                  ;
+-------+------------------------+----------------------+--------------+-------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node              ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+----------------------+--------------+-------------------------+--------------+------------+------------+
; 1.185 ; Monitoring:inst|cnt[8] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 0.000        ; -0.666     ; 0.621      ;
; 1.334 ; Monitoring:inst|cnt[6] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 0.000        ; -0.666     ; 0.770      ;
; 1.335 ; Monitoring:inst|cnt[7] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 0.000        ; -0.666     ; 0.771      ;
; 1.394 ; Monitoring:inst|cnt[4] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 0.000        ; -0.666     ; 0.830      ;
; 1.395 ; Monitoring:inst|cnt[5] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 0.000        ; -0.666     ; 0.831      ;
; 1.445 ; Monitoring:inst|cnt[3] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 0.000        ; -0.666     ; 0.881      ;
; 1.453 ; Monitoring:inst|cnt[2] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 0.000        ; -0.666     ; 0.889      ;
; 1.516 ; Monitoring:inst|cnt[1] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 0.000        ; -0.666     ; 0.952      ;
; 1.526 ; Monitoring:inst|cnt[0] ; Monitoring:inst|Fail ; clk_50MHz    ; Monitoring:inst|neg_ero ; 0.000        ; -0.666     ; 0.962      ;
+-------+------------------------+----------------------+--------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Recovery: 'clk_50MHz'                                                                                                                      ;
+--------+-----------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.290 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; rst          ; clk_50MHz   ; 0.500        ; 1.084      ; 2.852      ;
; -1.290 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; rst          ; clk_50MHz   ; 0.500        ; 1.084      ; 2.852      ;
; -1.290 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; rst          ; clk_50MHz   ; 0.500        ; 1.084      ; 2.852      ;
; -1.290 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; rst          ; clk_50MHz   ; 0.500        ; 1.084      ; 2.852      ;
; -1.290 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; rst          ; clk_50MHz   ; 0.500        ; 1.084      ; 2.852      ;
; -1.290 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; rst          ; clk_50MHz   ; 0.500        ; 1.084      ; 2.852      ;
; -1.290 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; rst          ; clk_50MHz   ; 0.500        ; 1.084      ; 2.852      ;
; -1.290 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; rst          ; clk_50MHz   ; 0.500        ; 1.084      ; 2.852      ;
; -0.495 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|old_psi     ; rst          ; clk_50MHz   ; 0.500        ; 1.084      ; 2.057      ;
; -0.495 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|neg_psi     ; rst          ; clk_50MHz   ; 0.500        ; 1.084      ; 2.057      ;
; -0.467 ; rst       ; Monitoring:inst|old_ero                                                ; rst          ; clk_50MHz   ; 0.500        ; 1.080      ; 2.025      ;
; -0.467 ; rst       ; Monitoring:inst|cnt[0]                                                 ; rst          ; clk_50MHz   ; 0.500        ; 1.080      ; 2.025      ;
; -0.467 ; rst       ; Monitoring:inst|cnt[1]                                                 ; rst          ; clk_50MHz   ; 0.500        ; 1.080      ; 2.025      ;
; -0.467 ; rst       ; Monitoring:inst|cnt[2]                                                 ; rst          ; clk_50MHz   ; 0.500        ; 1.080      ; 2.025      ;
; -0.467 ; rst       ; Monitoring:inst|cnt[3]                                                 ; rst          ; clk_50MHz   ; 0.500        ; 1.080      ; 2.025      ;
; -0.467 ; rst       ; Monitoring:inst|cnt[4]                                                 ; rst          ; clk_50MHz   ; 0.500        ; 1.080      ; 2.025      ;
; -0.467 ; rst       ; Monitoring:inst|cnt[5]                                                 ; rst          ; clk_50MHz   ; 0.500        ; 1.080      ; 2.025      ;
; -0.467 ; rst       ; Monitoring:inst|cnt[6]                                                 ; rst          ; clk_50MHz   ; 0.500        ; 1.080      ; 2.025      ;
; -0.467 ; rst       ; Monitoring:inst|cnt[7]                                                 ; rst          ; clk_50MHz   ; 0.500        ; 1.080      ; 2.025      ;
; -0.467 ; rst       ; Monitoring:inst|cnt[8]                                                 ; rst          ; clk_50MHz   ; 0.500        ; 1.080      ; 2.025      ;
; -0.373 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; rst          ; clk_50MHz   ; 0.500        ; 1.321      ; 2.172      ;
; -0.353 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; rst          ; clk_50MHz   ; 0.500        ; 1.341      ; 2.172      ;
; -0.353 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; rst          ; clk_50MHz   ; 0.500        ; 1.341      ; 2.172      ;
; -0.353 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; rst          ; clk_50MHz   ; 0.500        ; 1.341      ; 2.172      ;
; -0.328 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; rst          ; clk_50MHz   ; 0.500        ; 1.335      ; 2.141      ;
; -0.328 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; rst          ; clk_50MHz   ; 0.500        ; 1.335      ; 2.141      ;
; -0.328 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; rst          ; clk_50MHz   ; 0.500        ; 1.335      ; 2.141      ;
; -0.328 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; rst          ; clk_50MHz   ; 0.500        ; 1.335      ; 2.141      ;
; -0.217 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; rst          ; clk_50MHz   ; 1.000        ; 1.084      ; 2.279      ;
; -0.217 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; rst          ; clk_50MHz   ; 1.000        ; 1.084      ; 2.279      ;
; -0.217 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; rst          ; clk_50MHz   ; 1.000        ; 1.084      ; 2.279      ;
; -0.217 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; rst          ; clk_50MHz   ; 1.000        ; 1.084      ; 2.279      ;
; -0.217 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; rst          ; clk_50MHz   ; 1.000        ; 1.084      ; 2.279      ;
; -0.217 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; rst          ; clk_50MHz   ; 1.000        ; 1.084      ; 2.279      ;
; -0.217 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; rst          ; clk_50MHz   ; 1.000        ; 1.084      ; 2.279      ;
; -0.217 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; rst          ; clk_50MHz   ; 1.000        ; 1.084      ; 2.279      ;
; 0.480  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|old_psi     ; rst          ; clk_50MHz   ; 1.000        ; 1.084      ; 1.582      ;
; 0.480  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|neg_psi     ; rst          ; clk_50MHz   ; 1.000        ; 1.084      ; 1.582      ;
; 0.511  ; rst       ; Monitoring:inst|old_ero                                                ; rst          ; clk_50MHz   ; 1.000        ; 1.080      ; 1.547      ;
; 0.511  ; rst       ; Monitoring:inst|cnt[0]                                                 ; rst          ; clk_50MHz   ; 1.000        ; 1.080      ; 1.547      ;
; 0.511  ; rst       ; Monitoring:inst|cnt[1]                                                 ; rst          ; clk_50MHz   ; 1.000        ; 1.080      ; 1.547      ;
; 0.511  ; rst       ; Monitoring:inst|cnt[2]                                                 ; rst          ; clk_50MHz   ; 1.000        ; 1.080      ; 1.547      ;
; 0.511  ; rst       ; Monitoring:inst|cnt[3]                                                 ; rst          ; clk_50MHz   ; 1.000        ; 1.080      ; 1.547      ;
; 0.511  ; rst       ; Monitoring:inst|cnt[4]                                                 ; rst          ; clk_50MHz   ; 1.000        ; 1.080      ; 1.547      ;
; 0.511  ; rst       ; Monitoring:inst|cnt[5]                                                 ; rst          ; clk_50MHz   ; 1.000        ; 1.080      ; 1.547      ;
; 0.511  ; rst       ; Monitoring:inst|cnt[6]                                                 ; rst          ; clk_50MHz   ; 1.000        ; 1.080      ; 1.547      ;
; 0.511  ; rst       ; Monitoring:inst|cnt[7]                                                 ; rst          ; clk_50MHz   ; 1.000        ; 1.080      ; 1.547      ;
; 0.511  ; rst       ; Monitoring:inst|cnt[8]                                                 ; rst          ; clk_50MHz   ; 1.000        ; 1.080      ; 1.547      ;
; 0.643  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; rst          ; clk_50MHz   ; 1.000        ; 1.321      ; 1.656      ;
; 0.663  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; rst          ; clk_50MHz   ; 1.000        ; 1.341      ; 1.656      ;
; 0.663  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; rst          ; clk_50MHz   ; 1.000        ; 1.341      ; 1.656      ;
; 0.663  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; rst          ; clk_50MHz   ; 1.000        ; 1.341      ; 1.656      ;
; 0.675  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; rst          ; clk_50MHz   ; 1.000        ; 1.335      ; 1.638      ;
; 0.675  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; rst          ; clk_50MHz   ; 1.000        ; 1.335      ; 1.638      ;
; 0.675  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; rst          ; clk_50MHz   ; 1.000        ; 1.335      ; 1.638      ;
; 0.675  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; rst          ; clk_50MHz   ; 1.000        ; 1.335      ; 1.638      ;
+--------+-----------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Recovery: 'Monitoring:inst|neg_ero'                                                                  ;
+--------+-----------+----------------------+--------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node              ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------+--------------+-------------------------+--------------+------------+------------+
; -0.589 ; rst       ; Monitoring:inst|Fail ; rst          ; Monitoring:inst|neg_ero ; 0.500        ; 0.388      ; 1.465      ;
; 0.314  ; rst       ; Monitoring:inst|Fail ; rst          ; Monitoring:inst|neg_ero ; 1.000        ; 0.388      ; 1.062      ;
+--------+-----------+----------------------+--------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Recovery: 'RO_internal'                                                                                                                             ;
+--------+-----------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.580 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; rst          ; RO_internal ; 0.500        ; 1.083      ; 2.141      ;
; -0.580 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; rst          ; RO_internal ; 0.500        ; 1.083      ; 2.141      ;
; -0.447 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; rst          ; RO_internal ; 0.500        ; 1.113      ; 2.038      ;
; -0.447 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; rst          ; RO_internal ; 0.500        ; 1.113      ; 2.038      ;
; -0.447 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; rst          ; RO_internal ; 0.500        ; 1.113      ; 2.038      ;
; -0.447 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; rst          ; RO_internal ; 0.500        ; 1.113      ; 2.038      ;
; -0.447 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; rst          ; RO_internal ; 0.500        ; 1.113      ; 2.038      ;
; -0.447 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; 0.500        ; 1.113      ; 2.038      ;
; 0.423  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; rst          ; RO_internal ; 1.000        ; 1.083      ; 1.638      ;
; 0.423  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; rst          ; RO_internal ; 1.000        ; 1.083      ; 1.638      ;
; 0.525  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; rst          ; RO_internal ; 1.000        ; 1.113      ; 1.566      ;
; 0.525  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; rst          ; RO_internal ; 1.000        ; 1.113      ; 1.566      ;
; 0.525  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; rst          ; RO_internal ; 1.000        ; 1.113      ; 1.566      ;
; 0.525  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; rst          ; RO_internal ; 1.000        ; 1.113      ; 1.566      ;
; 0.525  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; rst          ; RO_internal ; 1.000        ; 1.113      ; 1.566      ;
; 0.525  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; 1.000        ; 1.113      ; 1.566      ;
+--------+-----------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Recovery: 'rst'                                                                                                                        ;
+--------+-----------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.540 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out ; rst          ; rst         ; 0.500        ; 1.804      ; 2.852      ;
; 0.533  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out ; rst          ; rst         ; 1.000        ; 1.804      ; 2.279      ;
+--------+-----------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Removal: 'rst'                                                                                                                         ;
+--------+-----------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.077 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out ; rst          ; rst         ; 0.000        ; 2.187      ; 2.192      ;
; 0.983  ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|TFlipFlop:tff|out ; rst          ; rst         ; -0.500       ; 2.187      ; 2.752      ;
+--------+-----------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Removal: 'clk_50MHz'                                                                                                                      ;
+-------+-----------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.077 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; rst          ; clk_50MHz   ; 0.000        ; 1.388      ; 1.577      ;
; 0.077 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; rst          ; clk_50MHz   ; 0.000        ; 1.388      ; 1.577      ;
; 0.077 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; rst          ; clk_50MHz   ; 0.000        ; 1.388      ; 1.577      ;
; 0.077 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; rst          ; clk_50MHz   ; 0.000        ; 1.388      ; 1.577      ;
; 0.088 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; rst          ; clk_50MHz   ; 0.000        ; 1.394      ; 1.594      ;
; 0.088 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; rst          ; clk_50MHz   ; 0.000        ; 1.394      ; 1.594      ;
; 0.088 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; rst          ; clk_50MHz   ; 0.000        ; 1.394      ; 1.594      ;
; 0.109 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; rst          ; clk_50MHz   ; 0.000        ; 1.373      ; 1.594      ;
; 0.255 ; rst       ; Monitoring:inst|old_ero                                                ; rst          ; clk_50MHz   ; 0.000        ; 1.123      ; 1.490      ;
; 0.255 ; rst       ; Monitoring:inst|cnt[0]                                                 ; rst          ; clk_50MHz   ; 0.000        ; 1.123      ; 1.490      ;
; 0.255 ; rst       ; Monitoring:inst|cnt[1]                                                 ; rst          ; clk_50MHz   ; 0.000        ; 1.123      ; 1.490      ;
; 0.255 ; rst       ; Monitoring:inst|cnt[2]                                                 ; rst          ; clk_50MHz   ; 0.000        ; 1.123      ; 1.490      ;
; 0.255 ; rst       ; Monitoring:inst|cnt[3]                                                 ; rst          ; clk_50MHz   ; 0.000        ; 1.123      ; 1.490      ;
; 0.255 ; rst       ; Monitoring:inst|cnt[4]                                                 ; rst          ; clk_50MHz   ; 0.000        ; 1.123      ; 1.490      ;
; 0.255 ; rst       ; Monitoring:inst|cnt[5]                                                 ; rst          ; clk_50MHz   ; 0.000        ; 1.123      ; 1.490      ;
; 0.255 ; rst       ; Monitoring:inst|cnt[6]                                                 ; rst          ; clk_50MHz   ; 0.000        ; 1.123      ; 1.490      ;
; 0.255 ; rst       ; Monitoring:inst|cnt[7]                                                 ; rst          ; clk_50MHz   ; 0.000        ; 1.123      ; 1.490      ;
; 0.255 ; rst       ; Monitoring:inst|cnt[8]                                                 ; rst          ; clk_50MHz   ; 0.000        ; 1.123      ; 1.490      ;
; 0.285 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|old_psi     ; rst          ; clk_50MHz   ; 0.000        ; 1.126      ; 1.523      ;
; 0.285 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|neg_psi     ; rst          ; clk_50MHz   ; 0.000        ; 1.126      ; 1.523      ;
; 0.954 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; rst          ; clk_50MHz   ; 0.000        ; 1.126      ; 2.192      ;
; 0.954 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; rst          ; clk_50MHz   ; 0.000        ; 1.126      ; 2.192      ;
; 0.954 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; rst          ; clk_50MHz   ; 0.000        ; 1.126      ; 2.192      ;
; 0.954 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; rst          ; clk_50MHz   ; 0.000        ; 1.126      ; 2.192      ;
; 0.954 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; rst          ; clk_50MHz   ; 0.000        ; 1.126      ; 2.192      ;
; 0.954 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; rst          ; clk_50MHz   ; 0.000        ; 1.126      ; 2.192      ;
; 0.954 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; rst          ; clk_50MHz   ; 0.000        ; 1.126      ; 2.192      ;
; 0.954 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; rst          ; clk_50MHz   ; 0.000        ; 1.126      ; 2.192      ;
; 1.069 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[1]      ; rst          ; clk_50MHz   ; -0.500       ; 1.388      ; 2.069      ;
; 1.069 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[2]      ; rst          ; clk_50MHz   ; -0.500       ; 1.388      ; 2.069      ;
; 1.069 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[3]      ; rst          ; clk_50MHz   ; -0.500       ; 1.388      ; 2.069      ;
; 1.069 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[4]      ; rst          ; clk_50MHz   ; -0.500       ; 1.388      ; 2.069      ;
; 1.093 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[5]      ; rst          ; clk_50MHz   ; -0.500       ; 1.394      ; 2.099      ;
; 1.093 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[6]      ; rst          ; clk_50MHz   ; -0.500       ; 1.394      ; 2.099      ;
; 1.093 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[7]      ; rst          ; clk_50MHz   ; -0.500       ; 1.394      ; 2.099      ;
; 1.114 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|div[0]      ; rst          ; clk_50MHz   ; -0.500       ; 1.373      ; 2.099      ;
; 1.223 ; rst       ; Monitoring:inst|old_ero                                                ; rst          ; clk_50MHz   ; -0.500       ; 1.123      ; 1.958      ;
; 1.223 ; rst       ; Monitoring:inst|cnt[0]                                                 ; rst          ; clk_50MHz   ; -0.500       ; 1.123      ; 1.958      ;
; 1.223 ; rst       ; Monitoring:inst|cnt[1]                                                 ; rst          ; clk_50MHz   ; -0.500       ; 1.123      ; 1.958      ;
; 1.223 ; rst       ; Monitoring:inst|cnt[2]                                                 ; rst          ; clk_50MHz   ; -0.500       ; 1.123      ; 1.958      ;
; 1.223 ; rst       ; Monitoring:inst|cnt[3]                                                 ; rst          ; clk_50MHz   ; -0.500       ; 1.123      ; 1.958      ;
; 1.223 ; rst       ; Monitoring:inst|cnt[4]                                                 ; rst          ; clk_50MHz   ; -0.500       ; 1.123      ; 1.958      ;
; 1.223 ; rst       ; Monitoring:inst|cnt[5]                                                 ; rst          ; clk_50MHz   ; -0.500       ; 1.123      ; 1.958      ;
; 1.223 ; rst       ; Monitoring:inst|cnt[6]                                                 ; rst          ; clk_50MHz   ; -0.500       ; 1.123      ; 1.958      ;
; 1.223 ; rst       ; Monitoring:inst|cnt[7]                                                 ; rst          ; clk_50MHz   ; -0.500       ; 1.123      ; 1.958      ;
; 1.223 ; rst       ; Monitoring:inst|cnt[8]                                                 ; rst          ; clk_50MHz   ; -0.500       ; 1.123      ; 1.958      ;
; 1.251 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|old_psi     ; rst          ; clk_50MHz   ; -0.500       ; 1.126      ; 1.989      ;
; 1.251 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|neg_psi     ; rst          ; clk_50MHz   ; -0.500       ; 1.126      ; 1.989      ;
; 2.014 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[1] ; rst          ; clk_50MHz   ; -0.500       ; 1.126      ; 2.752      ;
; 2.014 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[2] ; rst          ; clk_50MHz   ; -0.500       ; 1.126      ; 2.752      ;
; 2.014 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[3] ; rst          ; clk_50MHz   ; -0.500       ; 1.126      ; 2.752      ;
; 2.014 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[4] ; rst          ; clk_50MHz   ; -0.500       ; 1.126      ; 2.752      ;
; 2.014 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[5] ; rst          ; clk_50MHz   ; -0.500       ; 1.126      ; 2.752      ;
; 2.014 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[6] ; rst          ; clk_50MHz   ; -0.500       ; 1.126      ; 2.752      ;
; 2.014 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[7] ; rst          ; clk_50MHz   ; -0.500       ; 1.126      ; 2.752      ;
; 2.014 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|FrequencyRegulator:FG|duration[0] ; rst          ; clk_50MHz   ; -0.500       ; 1.126      ; 2.752      ;
+-------+-----------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Removal: 'RO_internal'                                                                                                                             ;
+-------+-----------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.235 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; rst          ; RO_internal ; 0.000        ; 1.160      ; 1.507      ;
; 0.235 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; rst          ; RO_internal ; 0.000        ; 1.160      ; 1.507      ;
; 0.235 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; rst          ; RO_internal ; 0.000        ; 1.160      ; 1.507      ;
; 0.235 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; rst          ; RO_internal ; 0.000        ; 1.160      ; 1.507      ;
; 0.235 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; rst          ; RO_internal ; 0.000        ; 1.160      ; 1.507      ;
; 0.235 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; 0.000        ; 1.160      ; 1.507      ;
; 0.337 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; rst          ; RO_internal ; 0.000        ; 1.128      ; 1.577      ;
; 0.337 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; rst          ; RO_internal ; 0.000        ; 1.128      ; 1.577      ;
; 1.198 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[3]~_emulated ; rst          ; RO_internal ; -0.500       ; 1.160      ; 1.970      ;
; 1.198 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[0]~_emulated ; rst          ; RO_internal ; -0.500       ; 1.160      ; 1.970      ;
; 1.198 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[1]~_emulated ; rst          ; RO_internal ; -0.500       ; 1.160      ; 1.970      ;
; 1.198 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[2]~_emulated ; rst          ; RO_internal ; -0.500       ; 1.160      ; 1.970      ;
; 1.198 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[6]~_emulated ; rst          ; RO_internal ; -0.500       ; 1.160      ; 1.970      ;
; 1.198 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[7]~_emulated ; rst          ; RO_internal ; -0.500       ; 1.160      ; 1.970      ;
; 1.329 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[4]~_emulated ; rst          ; RO_internal ; -0.500       ; 1.128      ; 2.069      ;
; 1.329 ; rst       ; FrequencyRegulatorAndDivider:REG_DIV|Divider:DIV|MyCounter:cnt|cnt[5]~_emulated ; rst          ; RO_internal ; -0.500       ; 1.128      ; 2.069      ;
+-------+-----------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Removal: 'Monitoring:inst|neg_ero'                                                                  ;
+-------+-----------+----------------------+--------------+-------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node              ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------+--------------+-------------------------+--------------+------------+------------+
; 0.508 ; rst       ; Monitoring:inst|Fail ; rst          ; Monitoring:inst|neg_ero ; 0.000        ; 0.414      ; 1.024      ;
; 1.404 ; rst       ; Monitoring:inst|Fail ; rst          ; Monitoring:inst|neg_ero ; -0.500       ; 0.414      ; 1.420      ;
+-------+-----------+----------------------+--------------+-------------------------+--------------+------------+------------+


------------------------------------------------
; Fast 1200mV -40C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                     ;
+--------------------------+----------+--------+----------+---------+---------------------+
; Clock                    ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack         ; -4.128   ; -0.284 ; -2.284   ; -0.417  ; -3.000              ;
;  Monitoring:inst|neg_ero ; -3.295   ; 1.185  ; -1.091   ; 0.508   ; -1.487              ;
;  RO_internal             ; -4.128   ; 0.352  ; -0.848   ; 0.235   ; -3.000              ;
;  clk_50MHz               ; -3.074   ; -0.284 ; -2.284   ; 0.077   ; -3.000              ;
;  rst                     ; -2.276   ; 0.130  ; -0.540   ; -0.417  ; -3.000              ;
; Design-wide TNS          ; -116.487 ; -0.284 ; -37.814  ; -0.417  ; -70.044             ;
;  Monitoring:inst|neg_ero ; -3.295   ; 0.000  ; -1.091   ; 0.000   ; -1.487              ;
;  RO_internal             ; -32.823  ; 0.000  ; -5.020   ; 0.000   ; -14.896             ;
;  clk_50MHz               ; -62.747  ; -0.284 ; -31.245  ; 0.000   ; -46.123             ;
;  rst                     ; -17.622  ; 0.000  ; -0.540   ; -0.417  ; -7.538              ;
+--------------------------+----------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin               ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Fail              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PSI               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Parallel_Louds[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Parallel_Louds[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Parallel_Louds[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Parallel_Louds[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Parallel_Louds[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Parallel_Louds[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Parallel_Louds[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Parallel_Louds[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SetPeriod[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SetPeriod[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SetPeriod[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SetPeriod[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SetPeriod[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SetPeriod[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SetPeriod[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SetPeriod[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; PSI_set[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PSI_max[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PSI_max[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PSI_set[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PSI_max[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PSI_set[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PSI_max[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PSI_set[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PSI_max[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PSI_set[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PSI_max[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PSI_set[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PSI_max[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PSI_set[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PSI_max[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PSI_set[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PSI_min[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PSI_min[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PSI_min[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PSI_min[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PSI_min[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PSI_min[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PSI_min[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PSI_min[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Fro_min[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Fro_min[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Fro_min[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Fro_min[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Fro_min[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Fro_min[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Fro_min[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Fro_min[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_50MHz               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RO_external             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RO_internal             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Fail              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; PSI               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.4 V               ; -0.0306 V           ; 0.178 V                              ; 0.087 V                              ; 2.81e-10 s                  ; 2.95e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.4 V              ; -0.0306 V          ; 0.178 V                             ; 0.087 V                             ; 2.81e-10 s                 ; 2.95e-10 s                 ; Yes                       ; Yes                       ;
; Parallel_Louds[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; Parallel_Louds[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; Parallel_Louds[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; Parallel_Louds[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; Parallel_Louds[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; Parallel_Louds[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; Parallel_Louds[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; Parallel_Louds[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; SetPeriod[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; SetPeriod[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; SetPeriod[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.34 V              ; -0.00664 V          ; 0.204 V                              ; 0.106 V                              ; 2.63e-09 s                  ; 2.46e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.34 V             ; -0.00664 V         ; 0.204 V                             ; 0.106 V                             ; 2.63e-09 s                 ; 2.46e-09 s                 ; No                        ; Yes                       ;
; SetPeriod[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; SetPeriod[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.34 V              ; -0.00643 V          ; 0.21 V                               ; 0.072 V                              ; 2.63e-09 s                  ; 2.47e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.34 V             ; -0.00643 V         ; 0.21 V                              ; 0.072 V                             ; 2.63e-09 s                 ; 2.47e-09 s                 ; No                        ; Yes                       ;
; SetPeriod[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.4 V               ; -0.0306 V           ; 0.178 V                              ; 0.087 V                              ; 2.81e-10 s                  ; 2.95e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.4 V              ; -0.0306 V          ; 0.178 V                             ; 0.087 V                             ; 2.81e-10 s                 ; 2.95e-10 s                 ; Yes                       ; Yes                       ;
; SetPeriod[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.4 V               ; -0.0306 V           ; 0.178 V                              ; 0.087 V                              ; 2.81e-10 s                  ; 2.95e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.4 V              ; -0.0306 V          ; 0.178 V                             ; 0.087 V                             ; 2.81e-10 s                 ; 2.95e-10 s                 ; Yes                       ; Yes                       ;
; SetPeriod[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.16e-09 V                   ; 2.39 V              ; -0.0798 V           ; 0.13 V                               ; 0.103 V                              ; 2.71e-10 s                  ; 2.5e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 1.16e-09 V                  ; 2.39 V             ; -0.0798 V          ; 0.13 V                              ; 0.103 V                             ; 2.71e-10 s                 ; 2.5e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.64e-09 V                   ; 2.39 V              ; -0.00331 V          ; 0.132 V                              ; 0.006 V                              ; 4.59e-10 s                  ; 5.62e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.64e-09 V                  ; 2.39 V             ; -0.00331 V         ; 0.132 V                             ; 0.006 V                             ; 4.59e-10 s                 ; 5.62e-10 s                 ; No                        ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 125c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Fail              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; PSI               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.91e-06 V                   ; 2.35 V              ; -0.00923 V          ; 0.127 V                              ; 0.041 V                              ; 4.74e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.91e-06 V                  ; 2.35 V             ; -0.00923 V         ; 0.127 V                             ; 0.041 V                             ; 4.74e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Parallel_Louds[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; Parallel_Louds[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; Parallel_Louds[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.91e-06 V                   ; 2.34 V              ; -0.0096 V           ; 0.063 V                              ; 0.023 V                              ; 6.92e-10 s                  ; 6.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.91e-06 V                  ; 2.34 V             ; -0.0096 V          ; 0.063 V                             ; 0.023 V                             ; 6.92e-10 s                 ; 6.75e-10 s                 ; Yes                       ; Yes                       ;
; Parallel_Louds[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; Parallel_Louds[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; Parallel_Louds[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.91e-06 V                   ; 2.34 V              ; -0.0096 V           ; 0.063 V                              ; 0.023 V                              ; 6.92e-10 s                  ; 6.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.91e-06 V                  ; 2.34 V             ; -0.0096 V          ; 0.063 V                             ; 0.023 V                             ; 6.92e-10 s                 ; 6.75e-10 s                 ; Yes                       ; Yes                       ;
; Parallel_Louds[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.91e-06 V                   ; 2.34 V              ; -0.0096 V           ; 0.063 V                              ; 0.023 V                              ; 6.92e-10 s                  ; 6.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.91e-06 V                  ; 2.34 V             ; -0.0096 V          ; 0.063 V                             ; 0.023 V                             ; 6.92e-10 s                 ; 6.75e-10 s                 ; Yes                       ; Yes                       ;
; Parallel_Louds[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; SetPeriod[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; SetPeriod[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.91e-06 V                   ; 2.34 V              ; -0.0096 V           ; 0.063 V                              ; 0.023 V                              ; 6.92e-10 s                  ; 6.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.91e-06 V                  ; 2.34 V             ; -0.0096 V          ; 0.063 V                             ; 0.023 V                             ; 6.92e-10 s                 ; 6.75e-10 s                 ; Yes                       ; Yes                       ;
; SetPeriod[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.91e-06 V                   ; 2.33 V              ; -0.00204 V          ; 0.091 V                              ; 0.053 V                              ; 3.77e-09 s                  ; 3.59e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.91e-06 V                  ; 2.33 V             ; -0.00204 V         ; 0.091 V                             ; 0.053 V                             ; 3.77e-09 s                 ; 3.59e-09 s                 ; Yes                       ; Yes                       ;
; SetPeriod[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; SetPeriod[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.33 V              ; -0.00204 V          ; 0.094 V                              ; 0.055 V                              ; 3.78e-09 s                  ; 3.62e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.33 V             ; -0.00204 V         ; 0.094 V                             ; 0.055 V                             ; 3.78e-09 s                 ; 3.62e-09 s                 ; Yes                       ; Yes                       ;
; SetPeriod[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.91e-06 V                   ; 2.35 V              ; -0.00923 V          ; 0.127 V                              ; 0.041 V                              ; 4.74e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.91e-06 V                  ; 2.35 V             ; -0.00923 V         ; 0.127 V                             ; 0.041 V                             ; 4.74e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; SetPeriod[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.91e-06 V                   ; 2.35 V              ; -0.00923 V          ; 0.127 V                              ; 0.041 V                              ; 4.74e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.91e-06 V                  ; 2.35 V             ; -0.00923 V         ; 0.127 V                             ; 0.041 V                             ; 4.74e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; SetPeriod[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.33e-06 V                   ; 2.35 V              ; -0.00598 V          ; 0.095 V                              ; 0.012 V                              ; 4.54e-10 s                  ; 3.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.33e-06 V                  ; 2.35 V             ; -0.00598 V         ; 0.095 V                             ; 0.012 V                             ; 4.54e-10 s                 ; 3.98e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.86e-06 V                   ; 2.34 V              ; -0.00776 V          ; 0.107 V                              ; 0.033 V                              ; 6.63e-10 s                  ; 8.55e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.86e-06 V                  ; 2.34 V             ; -0.00776 V         ; 0.107 V                             ; 0.033 V                             ; 6.63e-10 s                 ; 8.55e-10 s                 ; Yes                       ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Fail              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; PSI               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.76 V              ; -0.0537 V           ; 0.17 V                               ; 0.079 V                              ; 2.61e-10 s                  ; 2.39e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.76 V             ; -0.0537 V          ; 0.17 V                              ; 0.079 V                             ; 2.61e-10 s                 ; 2.39e-10 s                 ; No                        ; Yes                       ;
; Parallel_Louds[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; Parallel_Louds[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; Parallel_Louds[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; Parallel_Louds[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; Parallel_Louds[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; Parallel_Louds[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; Parallel_Louds[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; Parallel_Louds[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; SetPeriod[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; SetPeriod[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; SetPeriod[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.65 V              ; -0.0149 V           ; 0.207 V                              ; 0.176 V                              ; 2.15e-09 s                  ; 2.03e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.65 V             ; -0.0149 V          ; 0.207 V                             ; 0.176 V                             ; 2.15e-09 s                 ; 2.03e-09 s                 ; No                        ; Yes                       ;
; SetPeriod[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; SetPeriod[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.65 V              ; -0.0147 V           ; 0.207 V                              ; 0.176 V                              ; 2.16e-09 s                  ; 2.03e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.65 V             ; -0.0147 V          ; 0.207 V                             ; 0.176 V                             ; 2.16e-09 s                 ; 2.03e-09 s                 ; No                        ; Yes                       ;
; SetPeriod[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.76 V              ; -0.0537 V           ; 0.17 V                               ; 0.079 V                              ; 2.61e-10 s                  ; 2.39e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.76 V             ; -0.0537 V          ; 0.17 V                              ; 0.079 V                             ; 2.61e-10 s                 ; 2.39e-10 s                 ; No                        ; Yes                       ;
; SetPeriod[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.76 V              ; -0.0537 V           ; 0.17 V                               ; 0.079 V                              ; 2.61e-10 s                  ; 2.39e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.76 V             ; -0.0537 V          ; 0.17 V                              ; 0.079 V                             ; 2.61e-10 s                 ; 2.39e-10 s                 ; No                        ; Yes                       ;
; SetPeriod[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 1.87e-09 V                   ; 2.79 V              ; -0.0524 V           ; 0.19 V                               ; 0.066 V                              ; 2.63e-10 s                  ; 1.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 1.87e-09 V                  ; 2.79 V             ; -0.0524 V          ; 0.19 V                              ; 0.066 V                             ; 2.63e-10 s                 ; 1.96e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.91e-09 V                   ; 2.73 V              ; -0.0159 V           ; 0.231 V                              ; 0.026 V                              ; 2.89e-10 s                  ; 4.54e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.91e-09 V                  ; 2.73 V             ; -0.0159 V          ; 0.231 V                             ; 0.026 V                             ; 2.89e-10 s                 ; 4.54e-10 s                 ; Yes                       ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------+
; Setup Transfers                                                                   ;
+-------------+-------------------------+----------+----------+----------+----------+
; From Clock  ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------------------+----------+----------+----------+----------+
; clk_50MHz   ; clk_50MHz               ; 437      ; 0        ; 0        ; 0        ;
; rst         ; clk_50MHz               ; 11       ; 1        ; 0        ; 0        ;
; clk_50MHz   ; Monitoring:inst|neg_ero ; 9        ; 0        ; 0        ; 0        ;
; clk_50MHz   ; RO_internal             ; 108      ; 0        ; 0        ; 0        ;
; RO_internal ; RO_internal             ; 100      ; 0        ; 0        ; 0        ;
; rst         ; RO_internal             ; 100      ; 208      ; 0        ; 0        ;
; clk_50MHz   ; rst                     ; 0        ; 0        ; 8        ; 0        ;
; rst         ; rst                     ; 1        ; 0        ; 0        ; 0        ;
+-------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Hold Transfers                                                                    ;
+-------------+-------------------------+----------+----------+----------+----------+
; From Clock  ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------------------+----------+----------+----------+----------+
; clk_50MHz   ; clk_50MHz               ; 437      ; 0        ; 0        ; 0        ;
; rst         ; clk_50MHz               ; 11       ; 1        ; 0        ; 0        ;
; clk_50MHz   ; Monitoring:inst|neg_ero ; 9        ; 0        ; 0        ; 0        ;
; clk_50MHz   ; RO_internal             ; 108      ; 0        ; 0        ; 0        ;
; RO_internal ; RO_internal             ; 100      ; 0        ; 0        ; 0        ;
; rst         ; RO_internal             ; 100      ; 208      ; 0        ; 0        ;
; clk_50MHz   ; rst                     ; 0        ; 0        ; 8        ; 0        ;
; rst         ; rst                     ; 1        ; 0        ; 0        ; 0        ;
+-------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------+
; Recovery Transfers                                                               ;
+------------+-------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-------------------------+----------+----------+----------+----------+
; rst        ; clk_50MHz               ; 28       ; 28       ; 0        ; 0        ;
; rst        ; Monitoring:inst|neg_ero ; 1        ; 1        ; 0        ; 0        ;
; rst        ; RO_internal             ; 8        ; 8        ; 0        ; 0        ;
; rst        ; rst                     ; 1        ; 1        ; 0        ; 0        ;
+------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------+
; Removal Transfers                                                                ;
+------------+-------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-------------------------+----------+----------+----------+----------+
; rst        ; clk_50MHz               ; 28       ; 28       ; 0        ; 0        ;
; rst        ; Monitoring:inst|neg_ero ; 1        ; 1        ; 0        ; 0        ;
; rst        ; RO_internal             ; 8        ; 8        ; 0        ; 0        ;
; rst        ; rst                     ; 1        ; 1        ; 0        ; 0        ;
+------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 33    ; 33   ;
; Unconstrained Input Port Paths  ; 403   ; 403  ;
; Unconstrained Output Ports      ; 18    ; 18   ;
; Unconstrained Output Port Paths ; 202   ; 202  ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------+
; Clock Status Summary                                                   ;
+-------------------------+-------------------------+------+-------------+
; Target                  ; Clock                   ; Type ; Status      ;
+-------------------------+-------------------------+------+-------------+
; Monitoring:inst|neg_ero ; Monitoring:inst|neg_ero ; Base ; Constrained ;
; RO_internal             ; RO_internal             ; Base ; Constrained ;
; clk_50MHz               ; clk_50MHz               ; Base ; Constrained ;
; rst                     ; rst                     ; Base ; Constrained ;
+-------------------------+-------------------------+------+-------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; Fro_min[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Fro_min[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Fro_min[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Fro_min[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Fro_min[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Fro_min[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Fro_min[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Fro_min[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI_max[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI_max[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI_max[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI_max[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI_max[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI_max[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI_max[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI_max[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI_min[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI_min[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI_min[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI_min[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI_min[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI_min[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI_min[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI_min[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI_set[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI_set[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI_set[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI_set[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI_set[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI_set[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI_set[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI_set[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RO_external ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                                ;
+-------------------+---------------------------------------------------------------------------------------+
; Output Port       ; Comment                                                                               ;
+-------------------+---------------------------------------------------------------------------------------+
; Fail              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI               ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Parallel_Louds[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Parallel_Louds[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Parallel_Louds[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Parallel_Louds[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Parallel_Louds[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Parallel_Louds[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Parallel_Louds[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Parallel_Louds[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SetPeriod[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SetPeriod[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SetPeriod[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SetPeriod[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SetPeriod[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SetPeriod[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SetPeriod[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SetPeriod[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; Fro_min[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Fro_min[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Fro_min[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Fro_min[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Fro_min[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Fro_min[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Fro_min[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Fro_min[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI_max[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI_max[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI_max[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI_max[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI_max[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI_max[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI_max[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI_max[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI_min[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI_min[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI_min[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI_min[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI_min[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI_min[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI_min[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI_min[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI_set[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI_set[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI_set[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI_set[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI_set[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI_set[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI_set[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI_set[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RO_external ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                                ;
+-------------------+---------------------------------------------------------------------------------------+
; Output Port       ; Comment                                                                               ;
+-------------------+---------------------------------------------------------------------------------------+
; Fail              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI               ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Parallel_Louds[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Parallel_Louds[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Parallel_Louds[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Parallel_Louds[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Parallel_Louds[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Parallel_Louds[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Parallel_Louds[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Parallel_Louds[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SetPeriod[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SetPeriod[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SetPeriod[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SetPeriod[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SetPeriod[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SetPeriod[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SetPeriod[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SetPeriod[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Tue May 04 05:34:29 2021
Info: Command: quartus_sta Monitoring -c Monitoring
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Warning (335093): The Timing Analyzer is analyzing 8 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Monitoring.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_50MHz clk_50MHz
    Info (332105): create_clock -period 1.000 -name rst rst
    Info (332105): create_clock -period 1.000 -name RO_internal RO_internal
    Info (332105): create_clock -period 1.000 -name Monitoring:inst|neg_ero Monitoring:inst|neg_ero
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: REG_DIV|DIV|cnt|cnt[0]~30  from: datac  to: combout
    Info (332098): Cell: REG_DIV|DIV|cnt|cnt[1]~26  from: datac  to: combout
    Info (332098): Cell: REG_DIV|DIV|cnt|cnt[2]~22  from: datac  to: combout
    Info (332098): Cell: REG_DIV|DIV|cnt|cnt[3]~18  from: datac  to: combout
    Info (332098): Cell: REG_DIV|DIV|cnt|cnt[4]~14  from: dataa  to: combout
    Info (332098): Cell: REG_DIV|DIV|cnt|cnt[5]~10  from: dataa  to: combout
    Info (332098): Cell: REG_DIV|DIV|cnt|cnt[6]~6  from: datad  to: combout
    Info (332098): Cell: REG_DIV|DIV|cnt|cnt[7]~2  from: datac  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 125C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.128
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.128             -32.823 RO_internal 
    Info (332119):    -3.295              -3.295 Monitoring:inst|neg_ero 
    Info (332119):    -3.074             -62.747 clk_50MHz 
    Info (332119):    -2.276             -17.622 rst 
Info (332146): Worst-case hold slack is -0.284
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.284              -0.284 clk_50MHz 
    Info (332119):     0.275               0.000 rst 
    Info (332119):     0.492               0.000 RO_internal 
    Info (332119):     2.649               0.000 Monitoring:inst|neg_ero 
Info (332146): Worst-case recovery slack is -2.284
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.284             -31.245 clk_50MHz 
    Info (332119):    -1.091              -1.091 Monitoring:inst|neg_ero 
    Info (332119):    -0.848              -5.020 RO_internal 
    Info (332119):    -0.458              -0.458 rst 
Info (332146): Worst-case removal slack is -0.417
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.417              -0.417 rst 
    Info (332119):     0.386               0.000 clk_50MHz 
    Info (332119):     0.475               0.000 RO_internal 
    Info (332119):     1.153               0.000 Monitoring:inst|neg_ero 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -46.123 clk_50MHz 
    Info (332119):    -3.000             -14.896 RO_internal 
    Info (332119):    -3.000              -7.538 rst 
    Info (332119):    -1.487              -1.487 Monitoring:inst|neg_ero 
Info: Analyzing Slow 1200mV -40C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: REG_DIV|DIV|cnt|cnt[0]~30  from: datac  to: combout
    Info (332098): Cell: REG_DIV|DIV|cnt|cnt[1]~26  from: datac  to: combout
    Info (332098): Cell: REG_DIV|DIV|cnt|cnt[2]~22  from: datac  to: combout
    Info (332098): Cell: REG_DIV|DIV|cnt|cnt[3]~18  from: datac  to: combout
    Info (332098): Cell: REG_DIV|DIV|cnt|cnt[4]~14  from: dataa  to: combout
    Info (332098): Cell: REG_DIV|DIV|cnt|cnt[5]~10  from: dataa  to: combout
    Info (332098): Cell: REG_DIV|DIV|cnt|cnt[6]~6  from: datad  to: combout
    Info (332098): Cell: REG_DIV|DIV|cnt|cnt[7]~2  from: datac  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.425
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.425             -27.308 RO_internal 
    Info (332119):    -2.713             -51.538 clk_50MHz 
    Info (332119):    -2.573              -2.573 Monitoring:inst|neg_ero 
    Info (332119):    -1.907             -14.665 rst 
Info (332146): Worst-case hold slack is -0.159
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.159              -0.159 clk_50MHz 
    Info (332119):     0.222               0.000 rst 
    Info (332119):     0.352               0.000 RO_internal 
    Info (332119):     2.278               0.000 Monitoring:inst|neg_ero 
Info (332146): Worst-case recovery slack is -1.835
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.835             -23.484 clk_50MHz 
    Info (332119):    -0.844              -0.844 Monitoring:inst|neg_ero 
    Info (332119):    -0.511              -2.438 RO_internal 
    Info (332119):    -0.067              -0.067 rst 
Info (332146): Worst-case removal slack is -0.348
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.348              -0.348 rst 
    Info (332119):     0.389               0.000 RO_internal 
    Info (332119):     0.441               0.000 clk_50MHz 
    Info (332119):     1.049               0.000 Monitoring:inst|neg_ero 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -40.265 clk_50MHz 
    Info (332119):    -3.000             -13.280 RO_internal 
    Info (332119):    -3.000              -6.252 rst 
    Info (332119):    -1.285              -1.285 Monitoring:inst|neg_ero 
Info: Analyzing Fast 1200mV -40C Model
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: REG_DIV|DIV|cnt|cnt[0]~30  from: datac  to: combout
    Info (332098): Cell: REG_DIV|DIV|cnt|cnt[1]~26  from: datac  to: combout
    Info (332098): Cell: REG_DIV|DIV|cnt|cnt[2]~22  from: datac  to: combout
    Info (332098): Cell: REG_DIV|DIV|cnt|cnt[3]~18  from: datac  to: combout
    Info (332098): Cell: REG_DIV|DIV|cnt|cnt[4]~14  from: dataa  to: combout
    Info (332098): Cell: REG_DIV|DIV|cnt|cnt[5]~10  from: dataa  to: combout
    Info (332098): Cell: REG_DIV|DIV|cnt|cnt[6]~6  from: datad  to: combout
    Info (332098): Cell: REG_DIV|DIV|cnt|cnt[7]~2  from: datac  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.089
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.089             -16.423 RO_internal 
    Info (332119):    -0.979              -0.979 Monitoring:inst|neg_ero 
    Info (332119):    -0.738             -12.601 clk_50MHz 
    Info (332119):    -0.512              -3.114 rst 
Info (332146): Worst-case hold slack is -0.213
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.213              -0.213 clk_50MHz 
    Info (332119):     0.130               0.000 rst 
    Info (332119):     0.540               0.000 RO_internal 
    Info (332119):     1.185               0.000 Monitoring:inst|neg_ero 
Info (332146): Worst-case recovery slack is -1.290
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.290             -18.724 clk_50MHz 
    Info (332119):    -0.589              -0.589 Monitoring:inst|neg_ero 
    Info (332119):    -0.580              -3.842 RO_internal 
    Info (332119):    -0.540              -0.540 rst 
Info (332146): Worst-case removal slack is -0.077
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.077              -0.077 rst 
    Info (332119):     0.077               0.000 clk_50MHz 
    Info (332119):     0.235               0.000 RO_internal 
    Info (332119):     0.508               0.000 Monitoring:inst|neg_ero 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -33.260 clk_50MHz 
    Info (332119):    -3.000             -11.890 RO_internal 
    Info (332119):    -3.000              -6.209 rst 
    Info (332119):    -1.000              -1.000 Monitoring:inst|neg_ero 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4743 megabytes
    Info: Processing ended: Tue May 04 05:34:33 2021
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


