/*=============================================================================

                              DDR HAL
                            Header File
GENERAL DESCRIPTION
This is the header file that describe the DDR status registers to be logged during clock/voltage switch.
this can be extended to log any other BIMC/PHY registers that aid in debugging .

Copyright (c) 2017 Qualcomm Technologies, Inc. 
All rights reserved.


===========================================================================

                            EDIT HISTORY FOR MODULE

  This section contains comments describing changes made to the module.
  Notice that changes are listed in reverse chronological order.


when       who     what, where, why
--------   ---     ------------------------------------------------------------
10/02/17   rp      Initial revision.
=============================================================================*/
/*==============================================================================
                                  INCLUDES
==============================================================================*/
#include "cabo_seq_hwioreg.h"
#include "ddr_cc_seq_hwioreg.h"
#include "ddr_ss_seq_hwiobase.h"

/*==============================================================================
                                  MACROS
==============================================================================*/

/*==============================================================================
                                  DATA
==============================================================================*/

uint64 ddr_sdi_reg_log_addr[] = 
{

  HWIO_GLOBAL_IDLE_STATUS_ADDR(SEQ_DDR_SS_CABO0_CABO_GLOBAL_OFFSET),
  HWIO_GLOBAL_IDLE_STATUS_ADDR(SEQ_DDR_SS_CABO1_CABO_GLOBAL_OFFSET),
  
  HWIO_GLOBAL_DEVICE_STATUS_ADDR(SEQ_DDR_SS_CABO0_CABO_GLOBAL_OFFSET),
  HWIO_GLOBAL_DEVICE_STATUS_ADDR(SEQ_DDR_SS_CABO1_CABO_GLOBAL_OFFSET),

  HWIO_GLOBAL_ISU_ACH_STATUS_ADDR(SEQ_DDR_SS_CABO0_CABO_GLOBAL_OFFSET),
  HWIO_GLOBAL_ISU_ACH_STATUS_ADDR(SEQ_DDR_SS_CABO1_CABO_GLOBAL_OFFSET),
  
  HWIO_GLOBAL_ISU_WCH_STATUS_ADDR(SEQ_DDR_SS_CABO0_CABO_GLOBAL_OFFSET),
  HWIO_GLOBAL_ISU_WCH_STATUS_ADDR(SEQ_DDR_SS_CABO1_CABO_GLOBAL_OFFSET),
  
  HWIO_GLOBAL_ISU_RCH_STATUS_ADDR(SEQ_DDR_SS_CABO0_CABO_GLOBAL_OFFSET),
  HWIO_GLOBAL_ISU_RCH_STATUS_ADDR(SEQ_DDR_SS_CABO1_CABO_GLOBAL_OFFSET),
  
  HWIO_GLOBAL_ISU_CMDBUF_STATUS1_ADDR(SEQ_DDR_SS_CABO0_CABO_GLOBAL_OFFSET),
  HWIO_GLOBAL_ISU_CMDBUF_STATUS1_ADDR(SEQ_DDR_SS_CABO1_CABO_GLOBAL_OFFSET),
  
  HWIO_GLOBAL_CBU_m_RDCQ_STATUS_ADDR(SEQ_DDR_SS_CABO0_CABO_GLOBAL_OFFSET,0),
  HWIO_GLOBAL_CBU_m_RDCQ_STATUS_ADDR(SEQ_DDR_SS_CABO1_CABO_GLOBAL_OFFSET,0),
    
  HWIO_GLOBAL_CBU_m_WRCQ_STATUS_ADDR(SEQ_DDR_SS_CABO0_CABO_GLOBAL_OFFSET,0),
  HWIO_GLOBAL_CBU_m_WRCQ_STATUS_ADDR(SEQ_DDR_SS_CABO1_CABO_GLOBAL_OFFSET,0),
  	
  HWIO_GLOBAL_MPE_STATUS_ADDR(SEQ_DDR_SS_CABO0_CABO_GLOBAL_OFFSET),
  HWIO_GLOBAL_MPE_STATUS_ADDR(SEQ_DDR_SS_CABO1_CABO_GLOBAL_OFFSET),

  HWIO_GLOBAL_SHKE_STATUS_ADDR(SEQ_DDR_SS_CABO0_CABO_GLOBAL_OFFSET),
  HWIO_GLOBAL_SHKE_STATUS_ADDR(SEQ_DDR_SS_CABO1_CABO_GLOBAL_OFFSET),
  
  HWIO_GLOBAL_SHKE_FSW_STATUS_ADDR(SEQ_DDR_SS_CABO0_CABO_GLOBAL_OFFSET),
  HWIO_GLOBAL_SHKE_FSW_STATUS_ADDR(SEQ_DDR_SS_CABO1_CABO_GLOBAL_OFFSET),  

  HWIO_GLOBAL_SHKE_WDOG_STATUS_ADDR(SEQ_DDR_SS_CABO0_CABO_GLOBAL_OFFSET),
  HWIO_GLOBAL_SHKE_WDOG_STATUS_ADDR(SEQ_DDR_SS_CABO1_CABO_GLOBAL_OFFSET),
  
  HWIO_GLOBAL_OSU_STATUS_ADDR(SEQ_DDR_SS_CABO0_CABO_GLOBAL_OFFSET),
  HWIO_GLOBAL_OSU_STATUS_ADDR(SEQ_DDR_SS_CABO1_CABO_GLOBAL_OFFSET),

  HWIO_GLOBAL_OSU_DQS_FIFO_STATUS_ADDR(SEQ_DDR_SS_CABO0_CABO_GLOBAL_OFFSET),
  HWIO_GLOBAL_OSU_DQS_FIFO_STATUS_ADDR(SEQ_DDR_SS_CABO1_CABO_GLOBAL_OFFSET),
  
  HWIO_CBU_TOP_CMD_STATUS_ADDR(SEQ_DDR_SS_CABO0_CABO_CBU_TOP_OFFSET),
  HWIO_CBU_TOP_CMD_STATUS_ADDR(SEQ_DDR_SS_CABO1_CABO_CBU_TOP_OFFSET),
  
  HWIO_MPE_CMD_STATUS_ADDR(SEQ_DDR_SS_CABO0_CABO_MPE_OFFSET),
  HWIO_MPE_CMD_STATUS_ADDR(SEQ_DDR_SS_CABO1_CABO_MPE_OFFSET),
  
  HWIO_MPE_APM_STATUS_ADDR(SEQ_DDR_SS_CABO0_CABO_MPE_OFFSET),
  HWIO_MPE_APM_STATUS_ADDR(SEQ_DDR_SS_CABO1_CABO_MPE_OFFSET),

  HWIO_GLOBAL_DDR_CLK_PERIOD_CFG_ADDR(SEQ_DDR_SS_CABO0_CABO_GLOBAL_OFFSET),
  HWIO_GLOBAL_DDR_CLK_PERIOD_CFG_ADDR(SEQ_DDR_SS_CABO1_CABO_GLOBAL_OFFSET),
   
  HWIO_SHKE_SW_CMD_STATUS_ADDR(SEQ_DDR_SS_CABO0_CABO_SHKE_OFFSET),
  HWIO_SHKE_SW_CMD_STATUS_ADDR(SEQ_DDR_SS_CABO1_CABO_SHKE_OFFSET),
  
  HWIO_SHKE_PDT_DIT_STATUS_ADDR(SEQ_DDR_SS_CABO0_CABO_SHKE_OFFSET),
  HWIO_SHKE_PDT_DIT_STATUS_ADDR(SEQ_DDR_SS_CABO1_CABO_SHKE_OFFSET),
  
  HWIO_SHKE_ZQCAL_STATUS_ADDR(SEQ_DDR_SS_CABO0_CABO_SHKE_OFFSET),
  HWIO_SHKE_ZQCAL_STATUS_ADDR(SEQ_DDR_SS_CABO1_CABO_SHKE_OFFSET),

  HWIO_GLOBAL_ISU_CMDBUF_STATUS0_ADDR(SEQ_DDR_SS_CABO0_CABO_GLOBAL_OFFSET),
  HWIO_GLOBAL_ISU_CMDBUF_STATUS0_ADDR(SEQ_DDR_SS_CABO1_CABO_GLOBAL_OFFSET),

  HWIO_GLOBAL_ISU_WRBUF_STATUS_ADDR(SEQ_DDR_SS_CABO0_CABO_GLOBAL_OFFSET),
  HWIO_GLOBAL_ISU_WRBUF_STATUS_ADDR(SEQ_DDR_SS_CABO1_CABO_GLOBAL_OFFSET),
  
  HWIO_GLOBAL_SHKE_BANK_UNAVAIL_STATUS_ADDR(SEQ_DDR_SS_CABO0_CABO_GLOBAL_OFFSET),
  HWIO_GLOBAL_SHKE_BANK_UNAVAIL_STATUS_ADDR(SEQ_DDR_SS_CABO1_CABO_GLOBAL_OFFSET),

  HWIO_INTERRUPT_ADDR_DECERR_ESYN_0_ADDR(SEQ_DDR_SS_CABO0_CABO_INTERRUPT_OFFSET),
  HWIO_INTERRUPT_ADDR_DECERR_ESYN_0_ADDR(SEQ_DDR_SS_CABO1_CABO_INTERRUPT_OFFSET),

  HWIO_INTERRUPT_ADDR_DECERR_ESYN_1_ADDR(SEQ_DDR_SS_CABO0_CABO_INTERRUPT_OFFSET),
  HWIO_INTERRUPT_ADDR_DECERR_ESYN_1_ADDR(SEQ_DDR_SS_CABO1_CABO_INTERRUPT_OFFSET),
  
  HWIO_INTERRUPT_MEM_BUSHANG_ERR_ESYN_ADDR(SEQ_DDR_SS_CABO0_CABO_INTERRUPT_OFFSET),
  HWIO_INTERRUPT_MEM_BUSHANG_ERR_ESYN_ADDR(SEQ_DDR_SS_CABO1_CABO_INTERRUPT_OFFSET),

  HWIO_INTERRUPT_RDQS_ERR_ESYN_ADDR(SEQ_DDR_SS_CABO0_CABO_INTERRUPT_OFFSET),
  HWIO_INTERRUPT_RDQS_ERR_ESYN_ADDR(SEQ_DDR_SS_CABO1_CABO_INTERRUPT_OFFSET),

  HWIO_INTERRUPT_REFRESH_ERR_ESYN_ADDR(SEQ_DDR_SS_CABO0_CABO_INTERRUPT_OFFSET),
  HWIO_INTERRUPT_REFRESH_ERR_ESYN_ADDR(SEQ_DDR_SS_CABO1_CABO_INTERRUPT_OFFSET),
  
  HWIO_MPE_IDLE_STATUS_ADDR(SEQ_DDR_SS_CABO0_CABO_MPE_OFFSET),
  HWIO_MPE_IDLE_STATUS_ADDR(SEQ_DDR_SS_CABO1_CABO_MPE_OFFSET),
  
  HWIO_DDR_CC_DDRCC_PCC_PC_STA_ADDR(SEQ_DDR_SS_DDRCC_CH01_DDR_CC_OFFSET),
  
  0
};