Fitter report for Microcomputer
Sun Apr 07 16:18:44 2024
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Other Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Sun Apr 07 16:18:44 2024           ;
; Quartus II 32-bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; Microcomputer                                   ;
; Top-level Entity Name              ; Microcomputer                                   ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C5T144C8                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 1,547 / 4,608 ( 34 % )                          ;
;     Total combinational functions  ; 1,418 / 4,608 ( 31 % )                          ;
;     Dedicated logic registers      ; 545 / 4,608 ( 12 % )                            ;
; Total registers                    ; 545                                             ;
; Total pins                         ; 57 / 89 ( 64 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 67,584 / 119,808 ( 56 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C5T144C8                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 2053 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 2053 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 2050    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Documents/Programming/FPGA/Multicomputer-fpga/Microcomputer/output_files/Microcomputer.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 1,547 / 4,608 ( 34 % )    ;
;     -- Combinational with no register       ; 1002                      ;
;     -- Register only                        ; 129                       ;
;     -- Combinational with a register        ; 416                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 779                       ;
;     -- 3 input functions                    ; 326                       ;
;     -- <=2 input functions                  ; 313                       ;
;     -- Register only                        ; 129                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 1208                      ;
;     -- arithmetic mode                      ; 210                       ;
;                                             ;                           ;
; Total registers*                            ; 545 / 4,851 ( 11 % )      ;
;     -- Dedicated logic registers            ; 545 / 4,608 ( 12 % )      ;
;     -- I/O registers                        ; 0 / 243 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 111 / 288 ( 39 % )        ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 57 / 89 ( 64 % )          ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )            ;
;                                             ;                           ;
; Global signals                              ; 7                         ;
; M4Ks                                        ; 17 / 26 ( 65 % )          ;
; Total block memory bits                     ; 67,584 / 119,808 ( 56 % ) ;
; Total block memory implementation bits      ; 78,336 / 119,808 ( 65 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )            ;
; PLLs                                        ; 0 / 2 ( 0 % )             ;
; Global clocks                               ; 7 / 8 ( 88 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 12% / 12% / 13%           ;
; Peak interconnect usage (total/H/V)         ; 20% / 18% / 23%           ;
; Maximum fan-out                             ; 178                       ;
; Highest non-global fan-out                  ; 147                       ;
; Total fan-out                               ; 6904                      ;
; Average fan-out                             ; 3.24                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1547 / 4608 ( 34 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 1002                 ; 0                              ;
;     -- Register only                        ; 129                  ; 0                              ;
;     -- Combinational with a register        ; 416                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 779                  ; 0                              ;
;     -- 3 input functions                    ; 326                  ; 0                              ;
;     -- <=2 input functions                  ; 313                  ; 0                              ;
;     -- Register only                        ; 129                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1208                 ; 0                              ;
;     -- arithmetic mode                      ; 210                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 545                  ; 0                              ;
;     -- Dedicated logic registers            ; 545 / 4608 ( 12 % )  ; 0 / 4608 ( 0 % )               ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 111 / 288 ( 39 % )   ; 0 / 288 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 57                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )       ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 67584                ; 0                              ;
; Total RAM block bits                        ; 78336                ; 0                              ;
; M4K                                         ; 17 / 26 ( 65 % )     ; 0 / 26 ( 0 % )                 ;
; Clock control block                         ; 7 / 10 ( 70 % )      ; 0 / 10 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 6904                 ; 0                              ;
;     -- Registered Connections               ; 2663                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 5                    ; 0                              ;
;     -- Output Ports                         ; 42                   ; 0                              ;
;     -- Bidir Ports                          ; 10                   ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                    ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk     ; 17    ; 1        ; 0            ; 6            ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; n_reset ; 144   ; 2        ; 1            ; 14           ; 3           ; 147                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; rxd1    ; 101   ; 3        ; 28           ; 11           ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; rxd2    ; 99    ; 3        ; 28           ; 11           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; sdMISO  ; 92    ; 3        ; 28           ; 8            ; 1           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                       ;
+---------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; bankRegisterPins[0] ; 7     ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; bankRegisterPins[1] ; 9     ; 1        ; 0            ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; bankRegisterPins[2] ; 32    ; 1        ; 0            ; 2            ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; driveLED            ; 3     ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hSync               ; 71    ; 4        ; 26           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; n_epromCS           ; 31    ; 1        ; 0            ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; n_epromOE           ; 25    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; n_sRamCS            ; 126   ; 2        ; 14           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; n_sRamOE            ; 134   ; 2        ; 7            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; n_sRamWE            ; 4     ; 1        ; 0            ; 13           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; rts1                ; 104   ; 3        ; 28           ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; rts2                ; 96    ; 3        ; 28           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdCS                ; 97    ; 3        ; 28           ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdMOSI              ; 93    ; 3        ; 28           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdSCLK              ; 94    ; 3        ; 28           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramAddress[0]      ; 121   ; 2        ; 19           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramAddress[10]     ; 132   ; 2        ; 9            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramAddress[11]     ; 136   ; 2        ; 3            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramAddress[12]     ; 28    ; 1        ; 0            ; 4            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramAddress[13]     ; 24    ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramAddress[14]     ; 30    ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramAddress[15]     ; 8     ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramAddress[1]      ; 125   ; 2        ; 14           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramAddress[2]      ; 129   ; 2        ; 12           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramAddress[3]      ; 133   ; 2        ; 7            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramAddress[4]      ; 135   ; 2        ; 3            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramAddress[5]      ; 137   ; 2        ; 3            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramAddress[6]      ; 141   ; 2        ; 1            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramAddress[7]      ; 143   ; 2        ; 1            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramAddress[8]      ; 142   ; 2        ; 1            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramAddress[9]      ; 139   ; 2        ; 3            ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; txd1                ; 103   ; 3        ; 28           ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; txd2                ; 100   ; 3        ; 28           ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vSync               ; 72    ; 4        ; 26           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; video               ; 75    ; 3        ; 28           ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; videoB0             ; 64    ; 4        ; 21           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; videoB1             ; 63    ; 4        ; 19           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; videoG0             ; 67    ; 4        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; videoG1             ; 65    ; 4        ; 21           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; videoR0             ; 70    ; 4        ; 26           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; videoR1             ; 69    ; 4        ; 26           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; videoSync           ; 74    ; 3        ; 28           ; 1            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; ps2Clk      ; 87    ; 3        ; 28           ; 6            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ps2Data     ; 86    ; 3        ; 28           ; 6            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sramData[0] ; 119   ; 2        ; 21           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; T65:cpu1|R_W_n_i     ; -                   ;
; sramData[1] ; 115   ; 2        ; 24           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; T65:cpu1|R_W_n_i     ; -                   ;
; sramData[2] ; 113   ; 2        ; 26           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; T65:cpu1|R_W_n_i     ; -                   ;
; sramData[3] ; 112   ; 2        ; 26           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; T65:cpu1|R_W_n_i     ; -                   ;
; sramData[4] ; 114   ; 2        ; 26           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; T65:cpu1|R_W_n_i     ; -                   ;
; sramData[5] ; 118   ; 2        ; 21           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; T65:cpu1|R_W_n_i     ; -                   ;
; sramData[6] ; 120   ; 2        ; 19           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; T65:cpu1|R_W_n_i     ; -                   ;
; sramData[7] ; 122   ; 2        ; 19           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; T65:cpu1|R_W_n_i     ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 14 / 19 ( 74 % )  ; 3.3V          ; --           ;
; 2        ; 23 / 23 ( 100 % ) ; 3.3V          ; --           ;
; 3        ; 15 / 23 ( 65 % )  ; 3.3V          ; --           ;
; 4        ; 8 / 24 ( 33 % )   ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                              ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 3        ; 2          ; 1        ; driveLED                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ; 3          ; 1        ; n_sRamWE                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; bankRegisterPins[0]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 11         ; 1        ; sramAddress[15]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 9        ; 12         ; 1        ; bankRegisterPins[1]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 10       ; 13         ; 1        ; #TDO                            ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 14         ; 1        ; #TMS                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 15         ; 1        ; #TCK                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 16         ; 1        ; #TDI                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 17         ; 1        ; ^DATA0                          ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; ^DCLK                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; ^nCE                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 20         ; 1        ; clk                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 21         ; 1        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 22         ; 1        ; ^nCONFIG                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 23         ; 1        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 22       ; 24         ; 1        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 25         ; 1        ; sramAddress[13]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ; 26         ; 1        ; n_epromOE                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 26       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 27       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 28       ; 32         ; 1        ; sramAddress[12]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 40         ; 1        ; sramAddress[14]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 41         ; 1        ; n_epromCS                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 42         ; 1        ; bankRegisterPins[2]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 43         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 41       ; 44         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 42       ; 45         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 43       ; 46         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 44       ; 47         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 45       ; 48         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 46       ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 49         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 48       ; 50         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 49       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 52         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 52       ; 53         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 53       ; 57         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 54       ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 58         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 56       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 59         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 58       ; 60         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 59       ; 63         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 60       ; 64         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 61       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 72         ; 4        ; videoB1                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 75         ; 4        ; videoB0                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 76         ; 4        ; videoG1                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 79         ; 4        ; videoG0                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 80         ; 4        ; videoR1                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 81         ; 4        ; videoR0                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 82         ; 4        ; hSync                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 83         ; 4        ; vSync                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 84         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 74       ; 85         ; 3        ; videoSync                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 86         ; 3        ; video                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 87         ; 3        ; ~LVDS41p/nCEO~                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 80       ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 81       ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 82       ; 99         ; 3        ; ^nSTATUS                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 100        ; 3        ; ^CONF_DONE                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 101        ; 3        ; ^MSEL1                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 102        ; 3        ; ^MSEL0                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 103        ; 3        ; ps2Data                         ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 104        ; 3        ; ps2Clk                          ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 105        ; 3        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 106        ; 3        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 107        ; 3        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 108        ; 3        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 109        ; 3        ; sdMISO                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 93       ; 110        ; 3        ; sdMOSI                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 94       ; 111        ; 3        ; sdSCLK                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 112        ; 3        ; rts2                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 97       ; 113        ; 3        ; sdCS                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 98       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 119        ; 3        ; rxd2                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 100      ; 120        ; 3        ; txd2                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 121        ; 3        ; rxd1                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 102      ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 125        ; 3        ; txd1                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 126        ; 3        ; rts1                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 127        ; 2        ; sramData[3]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 128        ; 2        ; sramData[2]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 129        ; 2        ; sramData[4]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 130        ; 2        ; sramData[1]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 134        ; 2        ; sramData[5]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 119      ; 135        ; 2        ; sramData[0]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 137        ; 2        ; sramData[6]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 138        ; 2        ; sramAddress[0]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ; 139        ; 2        ; sramData[7]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 123      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 144        ; 2        ; sramAddress[1]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 145        ; 2        ; n_sRamCS                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 148        ; 2        ; sramAddress[2]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 153        ; 2        ; sramAddress[10]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 154        ; 2        ; sramAddress[3]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ; 155        ; 2        ; n_sRamOE                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 135      ; 162        ; 2        ; sramAddress[4]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 163        ; 2        ; sramAddress[11]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 164        ; 2        ; sramAddress[5]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 165        ; 2        ; sramAddress[9]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 140      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 166        ; 2        ; sramAddress[6]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 167        ; 2        ; sramAddress[8]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 168        ; 2        ; sramAddress[7]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 169        ; 2        ; n_reset                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                    ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------+--------------+
; |Microcomputer                            ; 1547 (85)   ; 545 (29)                  ; 0 (0)         ; 67584       ; 17   ; 0            ; 0       ; 0         ; 57   ; 0            ; 1002 (55)    ; 129 (0)           ; 416 (31)         ; |Microcomputer                                                                                         ; work         ;
;    |InternalRam256bytes:ram1|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Microcomputer|InternalRam256bytes:ram1                                                                ; work         ;
;       |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Microcomputer|InternalRam256bytes:ram1|altsyncram:altsyncram_component                                ; work         ;
;          |altsyncram_gra1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Microcomputer|InternalRam256bytes:ram1|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated ; work         ;
;    |M6502_BASIC_ROM:rom1|                 ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |Microcomputer|M6502_BASIC_ROM:rom1                                                                    ; work         ;
;       |altsyncram:altsyncram_component|   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |Microcomputer|M6502_BASIC_ROM:rom1|altsyncram:altsyncram_component                                    ; work         ;
;          |altsyncram_rp81:auto_generated| ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Microcomputer|M6502_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated     ; work         ;
;    |T65:cpu1|                             ; 821 (421)   ; 126 (126)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 687 (298)    ; 25 (25)           ; 109 (86)         ; |Microcomputer|T65:cpu1                                                                                ; work         ;
;       |T65_ALU:alu|                       ; 163 (163)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 151 (151)    ; 0 (0)             ; 12 (12)          ; |Microcomputer|T65:cpu1|T65_ALU:alu                                                                    ; work         ;
;       |T65_MCode:mcode|                   ; 249 (249)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 238 (238)    ; 0 (0)             ; 11 (11)          ; |Microcomputer|T65:cpu1|T65_MCode:mcode                                                                ; work         ;
;    |bufferedUART:io1|                     ; 323 (323)   ; 212 (212)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 111 (111)    ; 66 (66)           ; 146 (146)        ; |Microcomputer|bufferedUART:io1                                                                        ; work         ;
;    |sd_controller:sd1|                    ; 326 (326)   ; 177 (177)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 149 (149)    ; 38 (38)           ; 139 (139)        ; |Microcomputer|sd_controller:sd1                                                                       ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+---------------------+----------+---------------+---------------+-----------------------+-----+
; Name                ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------------+----------+---------------+---------------+-----------------------+-----+
; ps2Clk              ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; ps2Data             ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; sramData[0]         ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sramData[1]         ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sramData[2]         ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sramData[3]         ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sramData[4]         ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sramData[5]         ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sramData[6]         ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sramData[7]         ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sramAddress[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; sramAddress[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; sramAddress[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; sramAddress[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; sramAddress[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; sramAddress[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; sramAddress[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; sramAddress[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; sramAddress[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; sramAddress[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; sramAddress[10]     ; Output   ; --            ; --            ; --                    ; --  ;
; sramAddress[11]     ; Output   ; --            ; --            ; --                    ; --  ;
; sramAddress[12]     ; Output   ; --            ; --            ; --                    ; --  ;
; sramAddress[13]     ; Output   ; --            ; --            ; --                    ; --  ;
; sramAddress[14]     ; Output   ; --            ; --            ; --                    ; --  ;
; sramAddress[15]     ; Output   ; --            ; --            ; --                    ; --  ;
; n_sRamWE            ; Output   ; --            ; --            ; --                    ; --  ;
; n_sRamCS            ; Output   ; --            ; --            ; --                    ; --  ;
; n_sRamOE            ; Output   ; --            ; --            ; --                    ; --  ;
; n_epromCS           ; Output   ; --            ; --            ; --                    ; --  ;
; n_epromOE           ; Output   ; --            ; --            ; --                    ; --  ;
; txd1                ; Output   ; --            ; --            ; --                    ; --  ;
; rts1                ; Output   ; --            ; --            ; --                    ; --  ;
; rxd2                ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; txd2                ; Output   ; --            ; --            ; --                    ; --  ;
; rts2                ; Output   ; --            ; --            ; --                    ; --  ;
; videoSync           ; Output   ; --            ; --            ; --                    ; --  ;
; video               ; Output   ; --            ; --            ; --                    ; --  ;
; videoR0             ; Output   ; --            ; --            ; --                    ; --  ;
; videoG0             ; Output   ; --            ; --            ; --                    ; --  ;
; videoB0             ; Output   ; --            ; --            ; --                    ; --  ;
; videoR1             ; Output   ; --            ; --            ; --                    ; --  ;
; videoG1             ; Output   ; --            ; --            ; --                    ; --  ;
; videoB1             ; Output   ; --            ; --            ; --                    ; --  ;
; hSync               ; Output   ; --            ; --            ; --                    ; --  ;
; vSync               ; Output   ; --            ; --            ; --                    ; --  ;
; sdCS                ; Output   ; --            ; --            ; --                    ; --  ;
; sdMOSI              ; Output   ; --            ; --            ; --                    ; --  ;
; sdSCLK              ; Output   ; --            ; --            ; --                    ; --  ;
; driveLED            ; Output   ; --            ; --            ; --                    ; --  ;
; bankRegisterPins[0] ; Output   ; --            ; --            ; --                    ; --  ;
; bankRegisterPins[1] ; Output   ; --            ; --            ; --                    ; --  ;
; bankRegisterPins[2] ; Output   ; --            ; --            ; --                    ; --  ;
; n_reset             ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; clk                 ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; sdMISO              ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; rxd1                ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+---------------------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                       ;
+--------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                    ; Pad To Core Index ; Setting ;
+--------------------------------------------------------+-------------------+---------+
; ps2Clk                                                 ;                   ;         ;
; ps2Data                                                ;                   ;         ;
; sramData[0]                                            ;                   ;         ;
;      - cpuDataIn[0]~3                                  ; 0                 ; 6       ;
; sramData[1]                                            ;                   ;         ;
;      - cpuDataIn[1]~17                                 ; 1                 ; 6       ;
; sramData[2]                                            ;                   ;         ;
;      - cpuDataIn[2]~9                                  ; 0                 ; 6       ;
; sramData[3]                                            ;                   ;         ;
;      - cpuDataIn[3]~6                                  ; 0                 ; 6       ;
; sramData[4]                                            ;                   ;         ;
;      - cpuDataIn[4]~12                                 ; 0                 ; 6       ;
; sramData[5]                                            ;                   ;         ;
;      - cpuDataIn[5]~20                                 ; 0                 ; 6       ;
; sramData[6]                                            ;                   ;         ;
;      - cpuDataIn[6]~23                                 ; 1                 ; 6       ;
; sramData[7]                                            ;                   ;         ;
;      - cpuDataIn[7]~26                                 ; 0                 ; 6       ;
; rxd2                                                   ;                   ;         ;
; n_reset                                                ;                   ;         ;
;      - T65:cpu1|Set_Addr_To_r[0]                       ; 1                 ; 6       ;
;      - T65:cpu1|Set_Addr_To_r[1]                       ; 1                 ; 6       ;
;      - T65:cpu1|S[0]                                   ; 1                 ; 6       ;
;      - T65:cpu1|S[4]                                   ; 1                 ; 6       ;
;      - T65:cpu1|IR[0]                                  ; 1                 ; 6       ;
;      - T65:cpu1|IR[1]                                  ; 1                 ; 6       ;
;      - T65:cpu1|IR[2]                                  ; 1                 ; 6       ;
;      - T65:cpu1|IR[3]                                  ; 1                 ; 6       ;
;      - T65:cpu1|IR[4]                                  ; 1                 ; 6       ;
;      - T65:cpu1|IR[6]                                  ; 1                 ; 6       ;
;      - T65:cpu1|IR[7]                                  ; 1                 ; 6       ;
;      - T65:cpu1|PC[8]                                  ; 1                 ; 6       ;
;      - T65:cpu1|PC[9]                                  ; 1                 ; 6       ;
;      - T65:cpu1|PC[10]                                 ; 1                 ; 6       ;
;      - T65:cpu1|PC[11]                                 ; 1                 ; 6       ;
;      - T65:cpu1|PC[12]                                 ; 1                 ; 6       ;
;      - T65:cpu1|PC[13]                                 ; 1                 ; 6       ;
;      - T65:cpu1|PC[14]                                 ; 1                 ; 6       ;
;      - T65:cpu1|PC[15]                                 ; 1                 ; 6       ;
;      - T65:cpu1|DL[0]                                  ; 1                 ; 6       ;
;      - T65:cpu1|DL[1]                                  ; 1                 ; 6       ;
;      - T65:cpu1|DL[2]                                  ; 1                 ; 6       ;
;      - T65:cpu1|DL[3]                                  ; 1                 ; 6       ;
;      - T65:cpu1|DL[4]                                  ; 1                 ; 6       ;
;      - T65:cpu1|DL[5]                                  ; 1                 ; 6       ;
;      - T65:cpu1|DL[6]                                  ; 1                 ; 6       ;
;      - T65:cpu1|DL[7]                                  ; 1                 ; 6       ;
;      - T65:cpu1|BAH[2]                                 ; 1                 ; 6       ;
;      - T65:cpu1|BAH[3]                                 ; 1                 ; 6       ;
;      - T65:cpu1|BAH[4]                                 ; 1                 ; 6       ;
;      - T65:cpu1|BAH[5]                                 ; 1                 ; 6       ;
;      - T65:cpu1|BAH[6]                                 ; 1                 ; 6       ;
;      - T65:cpu1|BAH[7]                                 ; 1                 ; 6       ;
;      - T65:cpu1|BAL[0]                                 ; 1                 ; 6       ;
;      - T65:cpu1|BAL[1]                                 ; 1                 ; 6       ;
;      - T65:cpu1|BAL[4]                                 ; 1                 ; 6       ;
;      - T65:cpu1|BAL[5]                                 ; 1                 ; 6       ;
;      - T65:cpu1|BAL[6]                                 ; 1                 ; 6       ;
;      - T65:cpu1|BAL[7]                                 ; 1                 ; 6       ;
;      - T65:cpu1|AD[0]                                  ; 1                 ; 6       ;
;      - T65:cpu1|AD[1]                                  ; 1                 ; 6       ;
;      - T65:cpu1|AD[2]                                  ; 1                 ; 6       ;
;      - T65:cpu1|AD[3]                                  ; 1                 ; 6       ;
;      - T65:cpu1|AD[4]                                  ; 1                 ; 6       ;
;      - T65:cpu1|AD[5]                                  ; 1                 ; 6       ;
;      - T65:cpu1|AD[6]                                  ; 1                 ; 6       ;
;      - T65:cpu1|AD[7]                                  ; 1                 ; 6       ;
;      - T65:cpu1|MCycle[1]                              ; 1                 ; 6       ;
;      - T65:cpu1|MCycle[2]                              ; 1                 ; 6       ;
;      - sd_controller:sd1|sclk_sig                      ; 1                 ; 6       ;
;      - sd_controller:sd1|cmd_mode                      ; 1                 ; 6       ;
;      - T65:cpu1|PC[0]                                  ; 1                 ; 6       ;
;      - T65:cpu1|PC[1]                                  ; 1                 ; 6       ;
;      - T65:cpu1|S[1]                                   ; 1                 ; 6       ;
;      - T65:cpu1|PC[2]                                  ; 1                 ; 6       ;
;      - T65:cpu1|S[2]                                   ; 1                 ; 6       ;
;      - T65:cpu1|BAL[2]                                 ; 1                 ; 6       ;
;      - T65:cpu1|PC[3]                                  ; 1                 ; 6       ;
;      - T65:cpu1|S[3]                                   ; 1                 ; 6       ;
;      - T65:cpu1|BAL[3]                                 ; 1                 ; 6       ;
;      - T65:cpu1|PC[4]                                  ; 1                 ; 6       ;
;      - T65:cpu1|PC[5]                                  ; 1                 ; 6       ;
;      - T65:cpu1|S[5]                                   ; 1                 ; 6       ;
;      - T65:cpu1|PC[6]                                  ; 1                 ; 6       ;
;      - T65:cpu1|S[6]                                   ; 1                 ; 6       ;
;      - T65:cpu1|PC[7]                                  ; 1                 ; 6       ;
;      - T65:cpu1|S[7]                                   ; 1                 ; 6       ;
;      - T65:cpu1|BAH[0]                                 ; 1                 ; 6       ;
;      - T65:cpu1|BAH[1]                                 ; 1                 ; 6       ;
;      - sd_controller:sd1|dout[0]                       ; 1                 ; 6       ;
;      - T65:cpu1|ALU_Op_r[1]                            ; 1                 ; 6       ;
;      - T65:cpu1|ALU_Op_r[0]                            ; 1                 ; 6       ;
;      - sd_controller:sd1|dout[4]                       ; 1                 ; 6       ;
;      - sd_controller:sd1|dout[3]                       ; 1                 ; 6       ;
;      - sd_controller:sd1|dout[2]                       ; 1                 ; 6       ;
;      - sd_controller:sd1|dout[1]                       ; 1                 ; 6       ;
;      - sd_controller:sd1|dout[5]                       ; 1                 ; 6       ;
;      - sd_controller:sd1|dout[6]                       ; 1                 ; 6       ;
;      - sd_controller:sd1|dout[7]                       ; 1                 ; 6       ;
;      - T65:cpu1|Write_Data_r[0]                        ; 1                 ; 6       ;
;      - T65:cpu1|MCycle[0]                              ; 1                 ; 6       ;
;      - T65:cpu1|R_W_n_i                                ; 1                 ; 6       ;
;      - sd_controller:sd1|sdCS                          ; 1                 ; 6       ;
;      - T65:cpu1|IR[5]                                  ; 1                 ; 6       ;
;      - T65:cpu1|BAL[8]                                 ; 1                 ; 6       ;
;      - T65:cpu1|BusA_r[0]                              ; 1                 ; 6       ;
;      - T65:cpu1|ALU_Op_r[3]                            ; 1                 ; 6       ;
;      - T65:cpu1|BusB[0]                                ; 1                 ; 6       ;
;      - T65:cpu1|ALU_Op_r[2]                            ; 1                 ; 6       ;
;      - T65:cpu1|BusA_r[1]                              ; 1                 ; 6       ;
;      - T65:cpu1|RstCycle                               ; 1                 ; 6       ;
;      - sd_controller:sd1|init_busy                     ; 1                 ; 6       ;
;      - T65:cpu1|BusB[1]                                ; 1                 ; 6       ;
;      - T65:cpu1|BusB[3]                                ; 1                 ; 6       ;
;      - T65:cpu1|BusA_r[3]                              ; 1                 ; 6       ;
;      - T65:cpu1|BusB[2]                                ; 1                 ; 6       ;
;      - T65:cpu1|BusA_r[2]                              ; 1                 ; 6       ;
;      - T65:cpu1|BusA_r[4]                              ; 1                 ; 6       ;
;      - T65:cpu1|BusB[4]                                ; 1                 ; 6       ;
;      - T65:cpu1|BusA_r[5]                              ; 1                 ; 6       ;
;      - T65:cpu1|BusB[5]                                ; 1                 ; 6       ;
;      - T65:cpu1|BusB[7]                                ; 1                 ; 6       ;
;      - T65:cpu1|BusA_r[7]                              ; 1                 ; 6       ;
;      - T65:cpu1|BusB[6]                                ; 1                 ; 6       ;
;      - T65:cpu1|BusA_r[6]                              ; 1                 ; 6       ;
;      - sd_controller:sd1|block_busy                    ; 1                 ; 6       ;
;      - sd_controller:sd1|sd_read_flag                  ; 1                 ; 6       ;
;      - T65:cpu1|Write_Data_r[1]                        ; 1                 ; 6       ;
;      - T65:cpu1|Write_Data_r[2]                        ; 1                 ; 6       ;
;      - sd_controller:sd1|state.rst                     ; 1                 ; 6       ;
;      - sd_controller:sd1|state.init                    ; 1                 ; 6       ;
;      - sd_controller:sd1|state.write_block_data        ; 1                 ; 6       ;
;      - sd_controller:sd1|state.write_block_byte        ; 1                 ; 6       ;
;      - sd_controller:sd1|state.idle                    ; 1                 ; 6       ;
;      - sd_controller:sd1|data_sig[7]~2                 ; 1                 ; 6       ;
;      - sd_controller:sd1|state.send_cmd                ; 1                 ; 6       ;
;      - sd_controller:sd1|state.read_block_cmd          ; 1                 ; 6       ;
;      - sd_controller:sd1|state.write_block_cmd         ; 1                 ; 6       ;
;      - sd_controller:sd1|state.cmd55                   ; 1                 ; 6       ;
;      - sd_controller:sd1|state.cmd41                   ; 1                 ; 6       ;
;      - sd_controller:sd1|state.cmd0                    ; 1                 ; 6       ;
;      - sd_controller:sd1|cmd_out[55]~2                 ; 1                 ; 6       ;
;      - sd_controller:sd1|state.write_block_wait        ; 1                 ; 6       ;
;      - sd_controller:sd1|state.write_block_init        ; 1                 ; 6       ;
;      - sd_controller:sd1|state.poll_cmd                ; 1                 ; 6       ;
;      - sd_controller:sd1|state.read_block_data         ; 1                 ; 6       ;
;      - sd_controller:sd1|state.read_block_wait         ; 1                 ; 6       ;
;      - sd_controller:sd1|state.receive_byte_wait       ; 1                 ; 6       ;
;      - sd_controller:sd1|state.receive_byte            ; 1                 ; 6       ;
;      - sd_controller:sd1|sd_write_flag~1               ; 1                 ; 6       ;
;      - sd_controller:sd1|bit_counter[2]~12             ; 1                 ; 6       ;
;      - sd_controller:sd1|response_mode                 ; 1                 ; 6       ;
;      - sd_controller:sd1|byte_counter[9]~3             ; 1                 ; 6       ;
;      - sd_controller:sd1|return_state.cmd55            ; 1                 ; 6       ;
;      - sd_controller:sd1|return_state.cmd41            ; 1                 ; 6       ;
;      - sd_controller:sd1|return_state.write_block_init ; 1                 ; 6       ;
;      - sd_controller:sd1|return_state.poll_cmd         ; 1                 ; 6       ;
;      - sd_controller:sd1|return_state.read_block_wait  ; 1                 ; 6       ;
;      - sd_controller:sd1|recv_data[0]~0                ; 1                 ; 6       ;
;      - sd_controller:sd1|return_state.read_block_cmd~1 ; 1                 ; 6       ;
;      - sd_controller:sd1|block_start_ack               ; 1                 ; 6       ;
;      - sd_controller:sd1|data_sig[0]                   ; 1                 ; 6       ;
;      - sd_controller:sd1|cmd_out[47]                   ; 1                 ; 6       ;
;      - sd_controller:sd1|cmd_out[45]                   ; 1                 ; 6       ;
;      - sd_controller:sd1|cmd_out[44]                   ; 1                 ; 6       ;
;      - sd_controller:sd1|cmd_out[43]                   ; 1                 ; 6       ;
;      - sd_controller:sd1|cmd_out[40]                   ; 1                 ; 6       ;
; clk                                                    ;                   ;         ;
; sdMISO                                                 ;                   ;         ;
;      - sd_controller:sd1|bit_counter[1]~10             ; 1                 ; 6       ;
;      - sd_controller:sd1|bit_counter[7]~13             ; 1                 ; 6       ;
;      - sd_controller:sd1|bit_counter[0]~20             ; 1                 ; 6       ;
;      - sd_controller:sd1|Selector96~0                  ; 1                 ; 6       ;
;      - sd_controller:sd1|Selector80~2                  ; 1                 ; 6       ;
;      - sd_controller:sd1|Selector80~3                  ; 1                 ; 6       ;
;      - sd_controller:sd1|Selector86~1                  ; 1                 ; 6       ;
;      - sd_controller:sd1|Selector92~7                  ; 1                 ; 6       ;
;      - sd_controller:sd1|Selector92~10                 ; 1                 ; 6       ;
;      - sd_controller:sd1|Selector142~0                 ; 1                 ; 6       ;
;      - sd_controller:sd1|recv_data[0]~0                ; 1                 ; 6       ;
; rxd1                                                   ;                   ;         ;
;      - bufferedUART:io1|process_1~0                    ; 0                 ; 6       ;
;      - bufferedUART:io1|rxdFiltered~0                  ; 0                 ; 6       ;
;      - bufferedUART:io1|process_1~4                    ; 0                 ; 6       ;
;      - bufferedUART:io1|rxFilter[5]~10                 ; 0                 ; 6       ;
+--------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                            ;
+-------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                            ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; BankSwitch[0]~2                                 ; LCCOMB_X18_Y6_N2   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LessThan1~0                                     ; LCCOMB_X15_Y5_N0   ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; LessThan2~0                                     ; LCCOMB_X1_Y6_N26   ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; T65:cpu1|ABC[1]~2                               ; LCCOMB_X21_Y5_N0   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T65:cpu1|AD[2]~5                                ; LCCOMB_X17_Y9_N16  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T65:cpu1|BAH[2]~2                               ; LCCOMB_X21_Y10_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T65:cpu1|BAL[0]~6                               ; LCCOMB_X19_Y9_N0   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T65:cpu1|DL[3]~1                                ; LCCOMB_X17_Y7_N4   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T65:cpu1|Equal9~6                               ; LCCOMB_X18_Y12_N20 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; T65:cpu1|IR[0]                                  ; LCFF_X19_Y8_N5     ; 63      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; T65:cpu1|IR[2]                                  ; LCFF_X17_Y10_N31   ; 54      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; T65:cpu1|Mux64                                  ; LCCOMB_X20_Y10_N12 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T65:cpu1|Mux76~1                                ; LCCOMB_X18_Y8_N12  ; 49      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T65:cpu1|PC[0]~11                               ; LCCOMB_X17_Y6_N26  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T65:cpu1|PC[14]~14                              ; LCCOMB_X17_Y6_N8   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T65:cpu1|R_W_n_i                                ; LCFF_X22_Y6_N31    ; 14      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; T65:cpu1|S[2]~13                                ; LCCOMB_X18_Y8_N22  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T65:cpu1|T65_MCode:mcode|Mux105~6               ; LCCOMB_X15_Y8_N28  ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; T65:cpu1|T65_MCode:mcode|Mux116~1               ; LCCOMB_X19_Y8_N24  ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; T65:cpu1|T65_MCode:mcode|Mux121~4               ; LCCOMB_X17_Y10_N16 ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; T65:cpu1|T65_MCode:mcode|Mux122~2               ; LCCOMB_X21_Y9_N0   ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; T65:cpu1|T65_MCode:mcode|Mux37~4                ; LCCOMB_X18_Y11_N8  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T65:cpu1|X[1]~2                                 ; LCCOMB_X22_Y8_N12  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T65:cpu1|Y[1]~0                                 ; LCCOMB_X21_Y7_N24  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|LessThan3~1                    ; LCCOMB_X8_Y8_N14   ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|LessThan4~1                    ; LCCOMB_X9_Y8_N20   ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|reset                          ; LCCOMB_X14_Y6_N24  ; 45      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|rxBitCount[1]~0                ; LCCOMB_X12_Y6_N4   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|rxBuffer~222                   ; LCCOMB_X15_Y8_N10  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|rxBuffer~224                   ; LCCOMB_X13_Y10_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|rxBuffer~226                   ; LCCOMB_X14_Y10_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|rxBuffer~228                   ; LCCOMB_X13_Y6_N10  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|rxBuffer~230                   ; LCCOMB_X14_Y6_N20  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|rxBuffer~232                   ; LCCOMB_X14_Y6_N18  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|rxBuffer~234                   ; LCCOMB_X14_Y6_N22  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|rxBuffer~236                   ; LCCOMB_X15_Y7_N18  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|rxBuffer~238                   ; LCCOMB_X14_Y7_N18  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|rxBuffer~240                   ; LCCOMB_X15_Y9_N30  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|rxBuffer~242                   ; LCCOMB_X14_Y9_N0   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|rxBuffer~244                   ; LCCOMB_X14_Y9_N26  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|rxBuffer~246                   ; LCCOMB_X14_Y10_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|rxBuffer~248                   ; LCCOMB_X13_Y9_N8   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|rxBuffer~250                   ; LCCOMB_X15_Y9_N2   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|rxBuffer~252                   ; LCCOMB_X13_Y7_N20  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|rxBuffer~254                   ; LCCOMB_X14_Y6_N12  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|rxClockCount[4]~14             ; LCCOMB_X15_Y6_N6   ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|rxCurrentByteBuffer[0]~1       ; LCCOMB_X15_Y8_N20  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|rxFilter[5]~10                 ; LCCOMB_X10_Y6_N16  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|rxReadPointer[0]~20            ; LCCOMB_X12_Y8_N6   ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|txBuffer[0]~0                  ; LCCOMB_X14_Y4_N12  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|txClockCount[4]~10             ; LCCOMB_X15_Y4_N24  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bufferedUART:io1|txClockCount[4]~9              ; LCCOMB_X15_Y4_N20  ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clk                                             ; PIN_17             ; 55      ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; comb                                            ; LCCOMB_X21_Y6_N8   ; 14      ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; comb~15                                         ; LCCOMB_X14_Y6_N2   ; 12      ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; comb~16                                         ; LCCOMB_X22_Y6_N6   ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; comb~17                                         ; LCCOMB_X21_Y6_N16  ; 34      ; Clock                      ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; comb~9                                          ; LCCOMB_X22_Y6_N14  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; cpuClock                                        ; LCFF_X14_Y6_N1     ; 70      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; cpuClock                                        ; LCFF_X14_Y6_N1     ; 62      ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; n_reset                                         ; PIN_144            ; 147     ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sdClock                                         ; LCFF_X1_Y6_N29     ; 142     ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; sd_controller:sd1|Equal4~0                      ; LCCOMB_X21_Y8_N22  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|Equal4~1                      ; LCCOMB_X27_Y6_N26  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|Equal4~2                      ; LCCOMB_X27_Y6_N22  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|Equal4~3                      ; LCCOMB_X27_Y6_N14  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|LessThan1~2                   ; LCCOMB_X26_Y8_N10  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|Selector88~0                  ; LCCOMB_X26_Y9_N0   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|bit_counter[2]~21             ; LCCOMB_X26_Y11_N26 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|bit_counter[7]~16             ; LCCOMB_X25_Y11_N30 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|block_read~1                  ; LCCOMB_X24_Y8_N10  ; 2       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|byte_counter[9]~3             ; LCCOMB_X26_Y7_N22  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|cmd_out[55]~2                 ; LCCOMB_X25_Y10_N12 ; 50      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|data_sig[7]~2                 ; LCCOMB_X27_Y8_N28  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|process_1~0                   ; LCCOMB_X22_Y7_N24  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|process_6~0                   ; LCCOMB_X25_Y8_N12  ; 9       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|recv_data[0]~1                ; LCCOMB_X25_Y8_N20  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|return_state.read_block_cmd~1 ; LCCOMB_X24_Y7_N2   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|state.receive_byte            ; LCFF_X25_Y7_N21    ; 23      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|state.send_cmd                ; LCFF_X26_Y10_N11   ; 60      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|state.write_block_byte        ; LCFF_X27_Y9_N25    ; 14      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sd_controller:sd1|state.write_block_data        ; LCFF_X26_Y10_N1    ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; serialClkCount[15]                              ; LCFF_X2_Y6_N29     ; 178     ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
+-------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                            ;
+--------------------+-------------------+---------+----------------------+------------------+---------------------------+
; Name               ; Location          ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------+-------------------+---------+----------------------+------------------+---------------------------+
; clk                ; PIN_17            ; 55      ; Global Clock         ; GCLK2            ; --                        ;
; comb               ; LCCOMB_X21_Y6_N8  ; 14      ; Global Clock         ; GCLK4            ; --                        ;
; comb~15            ; LCCOMB_X14_Y6_N2  ; 12      ; Global Clock         ; GCLK3            ; --                        ;
; comb~17            ; LCCOMB_X21_Y6_N16 ; 34      ; Global Clock         ; GCLK5            ; --                        ;
; cpuClock           ; LCFF_X14_Y6_N1    ; 62      ; Global Clock         ; GCLK7            ; --                        ;
; sdClock            ; LCFF_X1_Y6_N29    ; 142     ; Global Clock         ; GCLK0            ; --                        ;
; serialClkCount[15] ; LCFF_X2_Y6_N29    ; 178     ; Global Clock         ; GCLK1            ; --                        ;
+--------------------+-------------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------+
; Non-Global High Fan-Out Signals                            ;
+--------------------------------------------------+---------+
; Name                                             ; Fan-Out ;
+--------------------------------------------------+---------+
; n_reset                                          ; 147     ;
; cpuClock                                         ; 69      ;
; T65:cpu1|IR[4]                                   ; 67      ;
; T65:cpu1|IR[0]                                   ; 63      ;
; T65:cpu1|IR[6]                                   ; 61      ;
; T65:cpu1|IR[1]                                   ; 61      ;
; sd_controller:sd1|state.send_cmd                 ; 60      ;
; T65:cpu1|IR[3]                                   ; 60      ;
; T65:cpu1|IR[5]                                   ; 59      ;
; T65:cpu1|IR[7]                                   ; 55      ;
; T65:cpu1|IR[2]                                   ; 54      ;
; sd_controller:sd1|cmd_out[55]~2                  ; 50      ;
; T65:cpu1|Mux76~1                                 ; 49      ;
; T65:cpu1|MCycle[1]                               ; 48      ;
; bufferedUART:io1|reset                           ; 45      ;
; T65:cpu1|MCycle[2]                               ; 44      ;
; T65:cpu1|MCycle[0]                               ; 42      ;
; bufferedUART:io1|rxReadPointer[0]                ; 36      ;
; bufferedUART:io1|rxReadPointer[1]                ; 36      ;
; bufferedUART:io1|rxReadPointer[2]                ; 36      ;
; bufferedUART:io1|rxReadPointer[3]                ; 36      ;
; sd_controller:sd1|state.cmd0                     ; 33      ;
; sd_controller:sd1|state.write_block_data         ; 33      ;
; T65:cpu1|ALU_Op_r[3]                             ; 31      ;
; sd_controller:sd1|Selector42~4                   ; 30      ;
; T65:cpu1|Mux74~1                                 ; 28      ;
; T65:cpu1|Mux75~1                                 ; 28      ;
; sd_controller:sd1|Selector16~0                   ; 28      ;
; T65:cpu1|Mux73~1                                 ; 27      ;
; T65:cpu1|Set_Addr_To_r[0]                        ; 25      ;
; T65:cpu1|Set_Addr_To_r[1]                        ; 25      ;
; T65:cpu1|Write_Data_r[1]                         ; 24      ;
; T65:cpu1|T65_MCode:mcode|process_0~0             ; 24      ;
; T65:cpu1|Write_Data_r[0]                         ; 24      ;
; T65:cpu1|ALU_Op_r[1]                             ; 24      ;
; T65:cpu1|ALU_Op_r[0]                             ; 24      ;
; sd_controller:sd1|state.receive_byte             ; 23      ;
; sd_controller:sd1|state.idle                     ; 23      ;
; sd_controller:sd1|sclk_sig                       ; 23      ;
; T65:cpu1|Mux71~1                                 ; 22      ;
; bufferedUART:io1|rxInPointer[0]                  ; 22      ;
; bufferedUART:io1|rxInPointer[1]                  ; 22      ;
; bufferedUART:io1|rxInPointer[2]                  ; 22      ;
; bufferedUART:io1|rxInPointer[3]                  ; 22      ;
; T65:cpu1|Equal7~0                                ; 21      ;
; T65:cpu1|Mux69~1                                 ; 20      ;
; T65:cpu1|Mux70~1                                 ; 20      ;
; T65:cpu1|Mux72~1                                 ; 20      ;
; bufferedUART:io1|rxBuffer~221                    ; 20      ;
; sd_controller:sd1|Equal11~0                      ; 20      ;
; Equal1~0                                         ; 20      ;
; T65:cpu1|Mux64                                   ; 20      ;
; T65:cpu1|Mux65                                   ; 19      ;
; T65:cpu1|Mux66                                   ; 19      ;
; T65:cpu1|Mux67                                   ; 19      ;
; T65:cpu1|Mux68                                   ; 19      ;
; bufferedUART:io1|rxCurrentByteBuffer[7]          ; 17      ;
; bufferedUART:io1|rxCurrentByteBuffer[6]          ; 17      ;
; bufferedUART:io1|rxCurrentByteBuffer[5]          ; 17      ;
; bufferedUART:io1|rxCurrentByteBuffer[1]          ; 17      ;
; bufferedUART:io1|rxCurrentByteBuffer[4]          ; 17      ;
; bufferedUART:io1|rxCurrentByteBuffer[2]          ; 17      ;
; bufferedUART:io1|rxCurrentByteBuffer[3]          ; 17      ;
; T65:cpu1|ALU_Op_r[2]                             ; 17      ;
; bufferedUART:io1|rxCurrentByteBuffer[0]          ; 16      ;
; T65:cpu1|T65_MCode:mcode|Mux109~20               ; 16      ;
; T65:cpu1|T65_MCode:mcode|Mux110~27               ; 16      ;
; T65:cpu1|T65_MCode:mcode|Mux37~2                 ; 16      ;
; sd_controller:sd1|state.read_block_wait          ; 15      ;
; sd_controller:sd1|bit_counter[1]~0               ; 15      ;
; bufferedUART:io1|txState.dataBit                 ; 15      ;
; T65:cpu1|T65_MCode:mcode|Mux105~0                ; 15      ;
; sd_controller:sd1|state.receive_byte_wait        ; 14      ;
; sd_controller:sd1|state.write_block_byte         ; 14      ;
; sd_controller:sd1|Equal9~1                       ; 14      ;
; sd_controller:sd1|Equal9~0                       ; 14      ;
; sd_controller:sd1|state.rst                      ; 14      ;
; T65:cpu1|Mux84~4                                 ; 14      ;
; T65:cpu1|T65_MCode:mcode|Mux108~2                ; 14      ;
; T65:cpu1|T65_MCode:mcode|Mux47~0                 ; 14      ;
; T65:cpu1|AD[2]~0                                 ; 14      ;
; T65:cpu1|R_W_n_i                                 ; 14      ;
; sd_controller:sd1|Selector42~5                   ; 13      ;
; T65:cpu1|BusA_r[7]                               ; 13      ;
; T65:cpu1|T65_MCode:mcode|Mux37~4                 ; 13      ;
; T65:cpu1|AD[2]~2                                 ; 13      ;
; T65:cpu1|PC[14]~15                               ; 12      ;
; T65:cpu1|PC[14]~13                               ; 12      ;
; T65:cpu1|T65_ALU:alu|Mux2~4                      ; 12      ;
; T65:cpu1|T65_MCode:mcode|Mux105~6                ; 12      ;
; T65:cpu1|T65_MCode:mcode|Mux106~10               ; 12      ;
; T65:cpu1|T65_MCode:mcode|Mux119~1                ; 12      ;
; T65:cpu1|P[3]                                    ; 12      ;
; sdMISO                                           ; 11      ;
; sd_controller:sd1|Selector80~0                   ; 11      ;
; T65:cpu1|BusA_r[5]                               ; 11      ;
; T65:cpu1|T65_ALU:alu|Mux2~5                      ; 11      ;
; T65:cpu1|T65_MCode:mcode|Mux124~0                ; 11      ;
; sd_controller:sd1|byte_counter[9]~3              ; 10      ;
; sd_controller:sd1|state.write_block_wait         ; 10      ;
; sd_controller:sd1|state.init                     ; 10      ;
; T65:cpu1|Mux83~4                                 ; 10      ;
; T65:cpu1|BusA_r[6]                               ; 10      ;
; T65:cpu1|BusA_r[4]                               ; 10      ;
; T65:cpu1|T65_MCode:mcode|Mux37~1                 ; 10      ;
; T65:cpu1|T65_MCode:mcode|Mux37~0                 ; 10      ;
; T65:cpu1|Equal9~4                                ; 10      ;
; T65:cpu1|T65_MCode:mcode|Mux123~4                ; 9       ;
; T65:cpu1|Mux78~4                                 ; 9       ;
; T65:cpu1|Mux79~4                                 ; 9       ;
; T65:cpu1|Mux82~4                                 ; 9       ;
; sd_controller:sd1|process_6~0                    ; 9       ;
; sd_controller:sd1|state.write_block_init         ; 9       ;
; sd_controller:sd1|state.cmd41                    ; 9       ;
; T65:cpu1|Write_Data_r[2]                         ; 9       ;
; T65:cpu1|T65_MCode:mcode|Mux122~2                ; 9       ;
; T65:cpu1|BusA_r[2]                               ; 9       ;
; T65:cpu1|BusA_r[3]                               ; 9       ;
; T65:cpu1|T65_MCode:mcode|Mux121~4                ; 9       ;
; T65:cpu1|T65_MCode:mcode|Mux116~1                ; 9       ;
; T65:cpu1|BusA_r[1]                               ; 9       ;
; T65:cpu1|BusA_r[0]                               ; 9       ;
; T65:cpu1|P[0]                                    ; 9       ;
; T65:cpu1|ABC[1]~2                                ; 8       ;
; T65:cpu1|X[1]~2                                  ; 8       ;
; sd_controller:sd1|Equal4~3                       ; 8       ;
; sd_controller:sd1|Equal4~2                       ; 8       ;
; bufferedUART:io1|rxCurrentByteBuffer[0]~1        ; 8       ;
; sd_controller:sd1|recv_data[0]~1                 ; 8       ;
; bufferedUART:io1|rxBuffer~254                    ; 8       ;
; bufferedUART:io1|rxBuffer~252                    ; 8       ;
; bufferedUART:io1|rxBuffer~250                    ; 8       ;
; bufferedUART:io1|rxBuffer~248                    ; 8       ;
; bufferedUART:io1|rxBuffer~246                    ; 8       ;
; bufferedUART:io1|rxBuffer~244                    ; 8       ;
; bufferedUART:io1|rxBuffer~242                    ; 8       ;
; bufferedUART:io1|rxBuffer~240                    ; 8       ;
; bufferedUART:io1|rxBuffer~238                    ; 8       ;
; bufferedUART:io1|rxBuffer~236                    ; 8       ;
; bufferedUART:io1|rxBuffer~234                    ; 8       ;
; bufferedUART:io1|rxBuffer~232                    ; 8       ;
; bufferedUART:io1|rxBuffer~230                    ; 8       ;
; bufferedUART:io1|rxBuffer~228                    ; 8       ;
; bufferedUART:io1|rxBuffer~226                    ; 8       ;
; bufferedUART:io1|rxBuffer~224                    ; 8       ;
; sd_controller:sd1|byte_counter[8]~1              ; 8       ;
; sd_controller:sd1|process_1~0                    ; 8       ;
; T65:cpu1|Mux77~4                                 ; 8       ;
; T65:cpu1|Mux80~4                                 ; 8       ;
; T65:cpu1|Mux81~4                                 ; 8       ;
; T65:cpu1|T65_MCode:mcode|Mux111~2                ; 8       ;
; sd_controller:sd1|dout~8                         ; 8       ;
; T65:cpu1|Y[1]~0                                  ; 8       ;
; sd_controller:sd1|LessThan1~2                    ; 8       ;
; sd_controller:sd1|state.read_block_data          ; 8       ;
; sd_controller:sd1|state.cmd55                    ; 8       ;
; T65:cpu1|BAH[2]~2                                ; 8       ;
; T65:cpu1|PC[14]~14                               ; 8       ;
; cpuDataIn[7]                                     ; 8       ;
; cpuDataIn[6]                                     ; 8       ;
; cpuDataIn[5]                                     ; 8       ;
; T65:cpu1|BAL[0]~6                                ; 8       ;
; cpuDataIn[4]                                     ; 8       ;
; T65:cpu1|DL[3]~1                                 ; 8       ;
; T65:cpu1|PC[0]~11                                ; 8       ;
; T65:cpu1|S[2]~13                                 ; 8       ;
; T65:cpu1|process_0~4                             ; 8       ;
; T65:cpu1|T65_MCode:mcode|Mux37~3                 ; 8       ;
; T65:cpu1|AD[2]~5                                 ; 8       ;
; Equal3~0                                         ; 8       ;
; cpuDataIn[1]~2                                   ; 8       ;
; T65:cpu1|S[7]~5                                  ; 8       ;
; T65:cpu1|S[6]~4                                  ; 8       ;
; T65:cpu1|BAH[1]~1                                ; 8       ;
; T65:cpu1|BAL[2]~0                                ; 8       ;
; T65:cpu1|BAL[3]~1                                ; 8       ;
; T65:cpu1|BAH[0]~0                                ; 8       ;
; sd_controller:sd1|Equal4~1                       ; 7       ;
; bufferedUART:io1|txBuffer[0]~0                   ; 7       ;
; bufferedUART:io1|txClockCount[4]~10              ; 7       ;
; sd_controller:sd1|Selector0~2                    ; 7       ;
; sd_controller:sd1|data_sig[7]~2                  ; 7       ;
; bufferedUART:io1|txClockCount[4]~9               ; 7       ;
; bufferedUART:io1|txState.idle                    ; 7       ;
; LessThan1~0                                      ; 7       ;
; T65:cpu1|BusB[7]                                 ; 7       ;
; T65:cpu1|T65_ALU:alu|Mux7~6                      ; 7       ;
; T65:cpu1|T65_MCode:mcode|process_0~2             ; 7       ;
; bufferedUART:io1|rxInPointer[4]                  ; 7       ;
; T65:cpu1|S[3]~2                                  ; 7       ;
; T65:cpu1|S[2]~1                                  ; 7       ;
; T65:cpu1|S[1]~0                                  ; 7       ;
; bufferedUART:io1|rxReadPointer[0]~20             ; 6       ;
; bufferedUART:io1|rxFilter[5]~10                  ; 6       ;
; LessThan2~0                                      ; 6       ;
; bufferedUART:io1|rxState.dataBit                 ; 6       ;
; bufferedUART:io1|rxClockCount[4]~14              ; 6       ;
; sd_controller:sd1|bit_counter[7]~16              ; 6       ;
; bufferedUART:io1|rxBuffer~222                    ; 6       ;
; bufferedUART:io1|LessThan4~1                     ; 6       ;
; bufferedUART:io1|LessThan3~1                     ; 6       ;
; sd_controller:sd1|Selector92~2                   ; 6       ;
; sd_controller:sd1|cmd_out[55]~1                  ; 6       ;
; sd_controller:sd1|state.write_block_cmd          ; 6       ;
; sd_controller:sd1|state.read_block_cmd           ; 6       ;
; sd_controller:sd1|byte_counter[1]                ; 6       ;
; sd_controller:sd1|byte_counter[0]                ; 6       ;
; sd_controller:sd1|byte_counter[9]                ; 6       ;
; bufferedUART:io1|txByteSent                      ; 6       ;
; sd_controller:sd1|process_5~0                    ; 6       ;
; sd_controller:sd1|sd_write_flag                  ; 6       ;
; T65:cpu1|BusB[6]                                 ; 6       ;
; T65:cpu1|BusB[5]                                 ; 6       ;
; T65:cpu1|T65_ALU:alu|Mux3~8                      ; 6       ;
; T65:cpu1|T65_ALU:alu|Mux3~4                      ; 6       ;
; T65:cpu1|T65_MCode:mcode|Mux110~18               ; 6       ;
; T65:cpu1|T65_MCode:mcode|Set_BusA_To~0           ; 6       ;
; T65:cpu1|T65_MCode:mcode|Mux120~0                ; 6       ;
; Equal2~5                                         ; 6       ;
; sd_controller:sd1|Equal4~0                       ; 6       ;
; T65:cpu1|T65_MCode:mcode|Mux110~2                ; 6       ;
; bufferedUART:io1|rxReadPointer[5]                ; 6       ;
; bufferedUART:io1|rxInPointer[5]                  ; 6       ;
; bufferedUART:io1|rxReadPointer[4]                ; 6       ;
; T65:cpu1|T65_ALU:alu|Add3~6                      ; 6       ;
; T65:cpu1|T65_ALU:alu|Add3~4                      ; 6       ;
; T65:cpu1|P[6]                                    ; 6       ;
; bufferedUART:io1|process_1~4                     ; 5       ;
; sd_controller:sd1|Selector103~0                  ; 5       ;
; bufferedUART:io1|rxdFiltered                     ; 5       ;
; sd_controller:sd1|block_read                     ; 5       ;
; sd_controller:sd1|bit_counter[1]~4               ; 5       ;
; bufferedUART:io1|txBitCount[3]~1                 ; 5       ;
; T65:cpu1|P~6                                     ; 5       ;
; T65:cpu1|T65_MCode:mcode|Mux132~0                ; 5       ;
; sd_controller:sd1|state.poll_cmd                 ; 5       ;
; sd_controller:sd1|Equal10~1                      ; 5       ;
; bufferedUART:io1|txBitCount[0]                   ; 5       ;
; bufferedUART:io1|Equal7~0                        ; 5       ;
; bufferedUART:io1|txByteWritten                   ; 5       ;
; sd_controller:sd1|host_write_flag                ; 5       ;
; T65:cpu1|T65_ALU:alu|Mux2~10                     ; 5       ;
; T65:cpu1|BusB[4]                                 ; 5       ;
; T65:cpu1|T65_ALU:alu|Mux6~5                      ; 5       ;
; T65:cpu1|P[7]                                    ; 5       ;
; T65:cpu1|P[1]                                    ; 5       ;
; T65:cpu1|Equal9~5                                ; 5       ;
; T65:cpu1|Break~3                                 ; 5       ;
; T65:cpu1|T65_MCode:mcode|Mux120~4                ; 5       ;
; T65:cpu1|T65_MCode:mcode|Mux142~0                ; 5       ;
; T65:cpu1|T65_MCode:mcode|process_0~1             ; 5       ;
; bufferedUART:io1|n_rts                           ; 5       ;
; T65:cpu1|PC[15]                                  ; 5       ;
; T65:cpu1|PC[14]                                  ; 5       ;
; T65:cpu1|PC[13]                                  ; 5       ;
; T65:cpu1|PC[12]                                  ; 5       ;
; T65:cpu1|PC[11]                                  ; 5       ;
; T65:cpu1|PC[10]                                  ; 5       ;
; T65:cpu1|PC[9]                                   ; 5       ;
; T65:cpu1|PC[8]                                   ; 5       ;
; T65:cpu1|DL[7]                                   ; 5       ;
; bufferedUART:io1|rxClockCount[5]                 ; 5       ;
; bufferedUART:io1|rxClockCount[3]                 ; 5       ;
; T65:cpu1|S[5]~3                                  ; 5       ;
; T65:cpu1|T65_ALU:alu|Add6~8                      ; 5       ;
; T65:cpu1|T65_ALU:alu|Add6~4                      ; 5       ;
; T65:cpu1|T65_ALU:alu|Add3~2                      ; 5       ;
; T65:cpu1|T65_ALU:alu|Add5~4                      ; 5       ;
; T65:cpu1|T65_ALU:alu|Add0~6                      ; 5       ;
; T65:cpu1|T65_ALU:alu|Add0~2                      ; 5       ;
; rxd1                                             ; 4       ;
; T65:cpu1|Equal9~6                                ; 4       ;
; T65:cpu1|T65_ALU:alu|Mux1~12                     ; 4       ;
; cpuDataIn[6]~29                                  ; 4       ;
; Equal2~7                                         ; 4       ;
; sd_controller:sd1|Selector11~0                   ; 4       ;
; bufferedUART:io1|rxBitCount[1]~0                 ; 4       ;
; bufferedUART:io1|rxBitCount[0]                   ; 4       ;
; bufferedUART:io1|rxState.idle                    ; 4       ;
; sd_controller:sd1|return_state.read_block_cmd~1  ; 4       ;
; sd_controller:sd1|block_write                    ; 4       ;
; sd_controller:sd1|response_mode                  ; 4       ;
; sd_controller:sd1|bit_counter[1]~11              ; 4       ;
; sd_controller:sd1|bit_counter[1]~10              ; 4       ;
; bufferedUART:io1|Equal4~0                        ; 4       ;
; comb~15                                          ; 4       ;
; bufferedUART:io1|txBitCount[3]~0                 ; 4       ;
; sd_controller:sd1|recv_data[0]                   ; 4       ;
; bufferedUART:io1|Equal8~0                        ; 4       ;
; bufferedUART:io1|txBitCount[1]                   ; 4       ;
; bufferedUART:io1|txBitCount[2]                   ; 4       ;
; sd_controller:sd1|process_2~0                    ; 4       ;
; T65:cpu1|P[4]                                    ; 4       ;
; T65:cpu1|T65_ALU:alu|Mux6~0                      ; 4       ;
; T65:cpu1|BusB[2]                                 ; 4       ;
; T65:cpu1|BusB[3]                                 ; 4       ;
; T65:cpu1|BusB[1]                                 ; 4       ;
; T65:cpu1|T65_MCode:mcode|Mux8~0                  ; 4       ;
; cpuDataIn[6]~15                                  ; 4       ;
; sd_controller:sd1|init_busy                      ; 4       ;
; T65:cpu1|RstCycle                                ; 4       ;
; T65:cpu1|T65_MCode:mcode|Mux111~0                ; 4       ;
; T65:cpu1|BusB[0]                                 ; 4       ;
; T65:cpu1|BAL[8]                                  ; 4       ;
; T65:cpu1|T65_MCode:mcode|Mux105~1                ; 4       ;
; T65:cpu1|T65_MCode:mcode|Mux104~2                ; 4       ;
; T65:cpu1|T65_MCode:mcode|Mux118~9                ; 4       ;
; T65:cpu1|Mux62                                   ; 4       ;
; T65:cpu1|Mux63                                   ; 4       ;
; T65:cpu1|AD[7]                                   ; 4       ;
; T65:cpu1|AD[6]                                   ; 4       ;
; T65:cpu1|AD[5]                                   ; 4       ;
; T65:cpu1|AD[4]                                   ; 4       ;
; T65:cpu1|S[4]                                    ; 4       ;
; T65:cpu1|AD[3]                                   ; 4       ;
; T65:cpu1|AD[2]                                   ; 4       ;
; T65:cpu1|AD[1]                                   ; 4       ;
; T65:cpu1|T65_MCode:mcode|Mux106~0                ; 4       ;
; T65:cpu1|S[0]                                    ; 4       ;
; T65:cpu1|AD[0]                                   ; 4       ;
; bufferedUART:io1|rxFilter[5]                     ; 4       ;
; bufferedUART:io1|rxFilter[4]                     ; 4       ;
; bufferedUART:io1|txClockCount[5]                 ; 4       ;
; bufferedUART:io1|txClockCount[4]                 ; 4       ;
; T65:cpu1|T65_ALU:alu|Add0~8                      ; 4       ;
; T65:cpu1|T65_ALU:alu|Add0~4                      ; 4       ;
; T65:cpu1|S[7]                                    ; 4       ;
; T65:cpu1|PC[7]                                   ; 4       ;
; T65:cpu1|S[6]                                    ; 4       ;
; T65:cpu1|PC[6]                                   ; 4       ;
; T65:cpu1|S[5]                                    ; 4       ;
; T65:cpu1|PC[5]                                   ; 4       ;
; T65:cpu1|PC[4]                                   ; 4       ;
; T65:cpu1|S[3]                                    ; 4       ;
; T65:cpu1|PC[3]                                   ; 4       ;
; T65:cpu1|S[2]                                    ; 4       ;
; T65:cpu1|PC[2]                                   ; 4       ;
; T65:cpu1|S[1]                                    ; 4       ;
; T65:cpu1|PC[1]                                   ; 4       ;
; T65:cpu1|PC[0]                                   ; 4       ;
; bufferedUART:io1|reset~2                         ; 3       ;
; T65:cpu1|T65_MCode:mcode|Mux95~9                 ; 3       ;
; sd_controller:sd1|data_sig[0]                    ; 3       ;
; sd_controller:sd1|block_start_ack                ; 3       ;
; bufferedUART:io1|rxBitCount[1]                   ; 3       ;
; bufferedUART:io1|rxCurrentByteBuffer[0]~0        ; 3       ;
; sd_controller:sd1|Equal14~0                      ; 3       ;
; sd_controller:sd1|bit_counter[0]~19              ; 3       ;
; sd_controller:sd1|Equal10~2                      ; 3       ;
; sd_controller:sd1|bit_counter[1]~3               ; 3       ;
; bufferedUART:io1|txState.stopBit                 ; 3       ;
; T65:cpu1|P~16                                    ; 3       ;
; T65:cpu1|P~15                                    ; 3       ;
; T65:cpu1|T65_ALU:alu|Equal5~2                    ; 3       ;
; T65:cpu1|P~11                                    ; 3       ;
; sd_controller:sd1|return_state.read_block_data   ; 3       ;
; bufferedUART:io1|Equal0~2                        ; 3       ;
; bufferedUART:io1|Equal0~1                        ; 3       ;
; bufferedUART:io1|Equal0~0                        ; 3       ;
; BankSwitch[0]~2                                  ; 3       ;
; sd_controller:sd1|led_on_count[0]                ; 3       ;
; sd_controller:sd1|data_sig[7]~0                  ; 3       ;
; sd_controller:sd1|Equal9~2                       ; 3       ;
; bufferedUART:io1|Equal7~1                        ; 3       ;
; bufferedUART:io1|txBitCount[3]                   ; 3       ;
; bufferedUART:io1|Selector25~0                    ; 3       ;
; T65:cpu1|X[7]                                    ; 3       ;
; T65:cpu1|Y[7]                                    ; 3       ;
; T65:cpu1|T65_ALU:alu|Mux0~6                      ; 3       ;
; T65:cpu1|X[6]                                    ; 3       ;
; T65:cpu1|Y[6]                                    ; 3       ;
; sd_controller:sd1|sd_read_flag                   ; 3       ;
; T65:cpu1|X[5]                                    ; 3       ;
; T65:cpu1|Y[5]                                    ; 3       ;
; sd_controller:sd1|block_busy                     ; 3       ;
; T65:cpu1|T65_ALU:alu|process_0~1                 ; 3       ;
; T65:cpu1|X[4]                                    ; 3       ;
; T65:cpu1|Y[4]                                    ; 3       ;
; T65:cpu1|T65_ALU:alu|Mux11~0                     ; 3       ;
; T65:cpu1|X[3]                                    ; 3       ;
; T65:cpu1|Y[3]                                    ; 3       ;
; T65:cpu1|X[2]                                    ; 3       ;
; T65:cpu1|Y[2]                                    ; 3       ;
; T65:cpu1|X[1]                                    ; 3       ;
; T65:cpu1|Y[1]                                    ; 3       ;
; T65:cpu1|T65_MCode:mcode|Set_BusA_To~1           ; 3       ;
; T65:cpu1|T65_MCode:mcode|Mux13~0                 ; 3       ;
; T65:cpu1|T65_MCode:mcode|Mux110~20               ; 3       ;
; T65:cpu1|T65_MCode:mcode|Mux56~1                 ; 3       ;
; T65:cpu1|T65_MCode:mcode|Mux110~7                ; 3       ;
; T65:cpu1|BAL[0]~3                                ; 3       ;
; T65:cpu1|BAL[0]~2                                ; 3       ;
; T65:cpu1|Equal14~1                               ; 3       ;
; T65:cpu1|Equal14~0                               ; 3       ;
; T65:cpu1|T65_MCode:mcode|Mux124~4                ; 3       ;
; T65:cpu1|process_0~2                             ; 3       ;
; T65:cpu1|T65_MCode:mcode|Mux108~0                ; 3       ;
; T65:cpu1|T65_MCode:mcode|Mux116~0                ; 3       ;
; T65:cpu1|T65_ALU:alu|Mux3~3                      ; 3       ;
; T65:cpu1|T65_ALU:alu|Mux3~2                      ; 3       ;
; T65:cpu1|T65_ALU:alu|Mux3~1                      ; 3       ;
; T65:cpu1|T65_ALU:alu|Mux3~0                      ; 3       ;
; T65:cpu1|T65_MCode:mcode|Mux74~0                 ; 3       ;
; T65:cpu1|T65_MCode:mcode|Mux75~0                 ; 3       ;
; Equal2~6                                         ; 3       ;
; Equal2~4                                         ; 3       ;
; Equal2~3                                         ; 3       ;
; Equal4~1                                         ; 3       ;
; Equal4~0                                         ; 3       ;
; T65:cpu1|X[0]                                    ; 3       ;
; T65:cpu1|Y[0]                                    ; 3       ;
; T65:cpu1|Mux61                                   ; 3       ;
; T65:cpu1|BAL[7]                                  ; 3       ;
; T65:cpu1|BAL[6]                                  ; 3       ;
; T65:cpu1|DL[6]                                   ; 3       ;
; T65:cpu1|BAL[5]                                  ; 3       ;
; T65:cpu1|DL[5]                                   ; 3       ;
; T65:cpu1|BAL[4]                                  ; 3       ;
; T65:cpu1|DL[4]                                   ; 3       ;
; T65:cpu1|DL[3]                                   ; 3       ;
; T65:cpu1|DL[2]                                   ; 3       ;
; T65:cpu1|BAL[1]                                  ; 3       ;
; T65:cpu1|DL[1]                                   ; 3       ;
; T65:cpu1|BAL[0]                                  ; 3       ;
; T65:cpu1|DL[0]                                   ; 3       ;
; bufferedUART:io1|rxFilter[3]                     ; 3       ;
; bufferedUART:io1|rxFilter[2]                     ; 3       ;
; bufferedUART:io1|rxFilter[0]                     ; 3       ;
; bufferedUART:io1|rxFilter[1]                     ; 3       ;
; sdClkCount[5]                                    ; 3       ;
; sdClkCount[3]                                    ; 3       ;
; sdClkCount[4]                                    ; 3       ;
; sd_controller:sd1|dout[7]                        ; 3       ;
; sd_controller:sd1|dout[6]                        ; 3       ;
; sd_controller:sd1|dout[5]                        ; 3       ;
; T65:cpu1|T65_ALU:alu|Add6~6                      ; 3       ;
; T65:cpu1|P[2]                                    ; 3       ;
; T65:cpu1|T65_ALU:alu|Add5~8                      ; 3       ;
; T65:cpu1|T65_ALU:alu|Add5~6                      ; 3       ;
; sd_controller:sd1|dout[1]                        ; 3       ;
; sd_controller:sd1|dout[4]                        ; 3       ;
; sd_controller:sd1|dout[2]                        ; 3       ;
; sd_controller:sd1|dout[3]                        ; 3       ;
; T65:cpu1|Add5~16                                 ; 3       ;
; sd_controller:sd1|dout[0]                        ; 3       ;
; T65:cpu1|BAL[3]                                  ; 3       ;
; T65:cpu1|BAL[2]                                  ; 3       ;
; bufferedUART:io1|txClockCount[4]~23              ; 2       ;
; sd_controller:sd1|WideOr26~2                     ; 2       ;
; T65:cpu1|T65_ALU:alu|Mux1~13                     ; 2       ;
; sd_controller:sd1|cmd_out[40]                    ; 2       ;
; sd_controller:sd1|Selector16~1                   ; 2       ;
; sd_controller:sd1|cmd_out[43]                    ; 2       ;
; sd_controller:sd1|Selector18~0                   ; 2       ;
; sd_controller:sd1|cmd_out[44]                    ; 2       ;
; sd_controller:sd1|cmd_out[45]                    ; 2       ;
; sd_controller:sd1|cmd_out[47]                    ; 2       ;
; bufferedUART:io1|txBuffer[7]                     ; 2       ;
; bufferedUART:io1|process_1~3                     ; 2       ;
; bufferedUART:io1|process_1~2                     ; 2       ;
; bufferedUART:io1|process_1~1                     ; 2       ;
; sd_controller:sd1|block_read~1                   ; 2       ;
; sd_controller:sd1|process_3~2                    ; 2       ;
; bufferedUART:io1|Selector12~3                    ; 2       ;
; bufferedUART:io1|Selector12~2                    ; 2       ;
; bufferedUART:io1|Selector12~1                    ; 2       ;
; bufferedUART:io1|rxBitCount[3]                   ; 2       ;
; bufferedUART:io1|Selector12~0                    ; 2       ;
; bufferedUART:io1|rxBitCount[2]                   ; 2       ;
; sd_controller:sd1|return_state.read_block_cmd~0  ; 2       ;
; sd_controller:sd1|process_5~1                    ; 2       ;
; sd_controller:sd1|return_state.read_block_wait   ; 2       ;
; sd_controller:sd1|return_state.poll_cmd          ; 2       ;
; sd_controller:sd1|return_state.write_block_init  ; 2       ;
; sd_controller:sd1|Selector88~0                   ; 2       ;
; sd_controller:sd1|return_state.cmd41             ; 2       ;
; sd_controller:sd1|return_state.cmd55             ; 2       ;
; sd_controller:sd1|Selector96~1                   ; 2       ;
; sd_controller:sd1|Selector95~1                   ; 2       ;
; LessThan3~0                                      ; 2       ;
; sd_controller:sd1|bit_counter[2]~21              ; 2       ;
; sd_controller:sd1|bit_counter[0]~20              ; 2       ;
; sd_controller:sd1|bit_counter[6]~18              ; 2       ;
; sd_controller:sd1|bit_counter[6]~17              ; 2       ;
; sd_controller:sd1|bit_counter[2]~12              ; 2       ;
; sd_controller:sd1|bit_counter[1]~7               ; 2       ;
; sd_controller:sd1|bit_counter[1]~6               ; 2       ;
; bufferedUART:io1|rxState.stopBit                 ; 2       ;
; serialClkCount[4]                                ; 2       ;
; T65:cpu1|T65_MCode:mcode|Mux47~5                 ; 2       ;
; T65:cpu1|T65_MCode:mcode|Mux99~0                 ; 2       ;
; T65:cpu1|T65_MCode:mcode|Mux100~0                ; 2       ;
; bufferedUART:io1|Selector34~0                    ; 2       ;
; sd_controller:sd1|recv_data[6]                   ; 2       ;
; sd_controller:sd1|recv_data[5]                   ; 2       ;
; sd_controller:sd1|recv_data[1]                   ; 2       ;
; T65:cpu1|T65_ALU:alu|Equal5~1                    ; 2       ;
; T65:cpu1|T65_ALU:alu|Equal5~0                    ; 2       ;
; sd_controller:sd1|recv_data[4]                   ; 2       ;
; sd_controller:sd1|recv_data[2]                   ; 2       ;
; sd_controller:sd1|recv_data[3]                   ; 2       ;
; T65:cpu1|T65_MCode:mcode|Mux112~4                ; 2       ;
; T65:cpu1|T65_MCode:mcode|Mux114~3                ; 2       ;
; T65:cpu1|T65_MCode:mcode|Mux113~3                ; 2       ;
; sd_controller:sd1|LessThan1~1                    ; 2       ;
; sd_controller:sd1|led_on_count[3]                ; 2       ;
; sd_controller:sd1|led_on_count[1]                ; 2       ;
; sd_controller:sd1|led_on_count[2]                ; 2       ;
; sd_controller:sd1|LessThan1~0                    ; 2       ;
; sd_controller:sd1|led_on_count[6]                ; 2       ;
; sd_controller:sd1|led_on_count[7]                ; 2       ;
; sd_controller:sd1|led_on_count[4]                ; 2       ;
; sd_controller:sd1|led_on_count[5]                ; 2       ;
; sd_controller:sd1|Selector92~3                   ; 2       ;
; sd_controller:sd1|Selector69~0                   ; 2       ;
; sd_controller:sd1|data_sig[7]~1                  ; 2       ;
; sd_controller:sd1|WideOr40~0                     ; 2       ;
; sd_controller:sd1|byte_counter[2]                ; 2       ;
; sd_controller:sd1|byte_counter[3]                ; 2       ;
; sd_controller:sd1|byte_counter[4]                ; 2       ;
; sd_controller:sd1|byte_counter[5]                ; 2       ;
; sd_controller:sd1|byte_counter[6]                ; 2       ;
; sd_controller:sd1|byte_counter[7]                ; 2       ;
; sd_controller:sd1|byte_counter[8]                ; 2       ;
; sd_controller:sd1|bit_counter[1]                 ; 2       ;
; sd_controller:sd1|bit_counter[3]                 ; 2       ;
; sd_controller:sd1|bit_counter[4]                 ; 2       ;
; sd_controller:sd1|bit_counter[5]                 ; 2       ;
; sd_controller:sd1|bit_counter[6]                 ; 2       ;
; sd_controller:sd1|bit_counter[7]                 ; 2       ;
; T65:cpu1|Mux83~3                                 ; 2       ;
; T65:cpu1|Mux83~1                                 ; 2       ;
; bufferedUART:io1|txClockCount[4]~8               ; 2       ;
; T65:cpu1|T65_MCode:mcode|Write~1                 ; 2       ;
; T65:cpu1|PC[14]~12                               ; 2       ;
; T65:cpu1|Mux45~3                                 ; 2       ;
; T65:cpu1|ABC[7]                                  ; 2       ;
; T65:cpu1|T65_ALU:alu|Mux0~9                      ; 2       ;
; T65:cpu1|T65_ALU:alu|Q_t~7                       ; 2       ;
; T65:cpu1|T65_ALU:alu|Q_t~6                       ; 2       ;
; T65:cpu1|Mux46~3                                 ; 2       ;
; T65:cpu1|ABC[6]                                  ; 2       ;
; sd_controller:sd1|host_read_flag                 ; 2       ;
; T65:cpu1|T65_ALU:alu|Q_t~5                       ; 2       ;
; T65:cpu1|Mux47~3                                 ; 2       ;
; T65:cpu1|ABC[5]                                  ; 2       ;
; T65:cpu1|T65_ALU:alu|Mux2~13                     ; 2       ;
; T65:cpu1|T65_ALU:alu|Mux2~9                      ; 2       ;
; T65:cpu1|Mux48~3                                 ; 2       ;
; T65:cpu1|ABC[4]                                  ; 2       ;
; T65:cpu1|Mux49~3                                 ; 2       ;
; T65:cpu1|ABC[3]                                  ; 2       ;
; T65:cpu1|T65_ALU:alu|Q_t~3                       ; 2       ;
; T65:cpu1|Mux50~3                                 ; 2       ;
; T65:cpu1|ABC[2]                                  ; 2       ;
; T65:cpu1|T65_ALU:alu|Q_t~2                       ; 2       ;
; T65:cpu1|Mux51~3                                 ; 2       ;
; T65:cpu1|ABC[1]                                  ; 2       ;
; T65:cpu1|T65_ALU:alu|Q_t~1                       ; 2       ;
; T65:cpu1|Mux52~3                                 ; 2       ;
; T65:cpu1|ABC[0]                                  ; 2       ;
; T65:cpu1|T65_MCode:mcode|Mux109~13               ; 2       ;
; T65:cpu1|T65_MCode:mcode|Mux55~1                 ; 2       ;
; T65:cpu1|T65_MCode:mcode|Mux109~5                ; 2       ;
; T65:cpu1|T65_MCode:mcode|Mux108~1                ; 2       ;
; T65:cpu1|process_3~0                             ; 2       ;
; T65:cpu1|T65_MCode:mcode|Mux41~0                 ; 2       ;
; T65:cpu1|PC[0]~10                                ; 2       ;
; T65:cpu1|T65_MCode:mcode|Mux124~3                ; 2       ;
; T65:cpu1|T65_MCode:mcode|Mux106~8                ; 2       ;
; T65:cpu1|T65_MCode:mcode|Mux37~5                 ; 2       ;
; T65:cpu1|S[2]~9                                  ; 2       ;
; T65:cpu1|T65_ALU:alu|Q_t~0                       ; 2       ;
; T65:cpu1|T65_ALU:alu|Mux7~2                      ; 2       ;
; T65:cpu1|T65_MCode:mcode|Mux118~15               ; 2       ;
; T65:cpu1|T65_MCode:mcode|Mux109~4                ; 2       ;
; T65:cpu1|T65_MCode:mcode|Mux118~11               ; 2       ;
; T65:cpu1|T65_MCode:mcode|Set_Addr_To~0           ; 2       ;
; T65:cpu1|T65_MCode:mcode|Write~0                 ; 2       ;
; T65:cpu1|T65_MCode:mcode|Mux110~3                ; 2       ;
; sd_controller:sd1|cmd_mode                       ; 2       ;
; sd_controller:sd1|sdCS                           ; 2       ;
; bufferedUART:io1|txd                             ; 2       ;
; n_memRD~0                                        ; 2       ;
; T65:cpu1|BAH[7]                                  ; 2       ;
; comb~6                                           ; 2       ;
; T65:cpu1|BAH[6]                                  ; 2       ;
; T65:cpu1|BAH[5]                                  ; 2       ;
; T65:cpu1|BAH[4]                                  ; 2       ;
; T65:cpu1|BAH[3]                                  ; 2       ;
; T65:cpu1|BAH[2]                                  ; 2       ;
; T65:cpu1|PCAdder[7]                              ; 2       ;
; T65:cpu1|PCAdder[6]                              ; 2       ;
; T65:cpu1|PCAdder[5]                              ; 2       ;
; T65:cpu1|PCAdder[4]                              ; 2       ;
; T65:cpu1|PCAdder[3]                              ; 2       ;
; T65:cpu1|PCAdder[2]                              ; 2       ;
; T65:cpu1|PCAdder[1]                              ; 2       ;
; T65:cpu1|PCAdder[0]~0                            ; 2       ;
; sdClkCount[2]                                    ; 2       ;
; sdClkCount[1]                                    ; 2       ;
; sdClkCount[0]                                    ; 2       ;
; bufferedUART:io1|rxClockCount[4]                 ; 2       ;
; bufferedUART:io1|rxClockCount[2]                 ; 2       ;
; bufferedUART:io1|rxClockCount[1]                 ; 2       ;
; bufferedUART:io1|rxClockCount[0]                 ; 2       ;
; T65:cpu1|P[6]~1                                  ; 2       ;
; sd_controller:sd1|bit_counter[0]                 ; 2       ;
; sd_controller:sd1|bit_counter[2]                 ; 2       ;
; bufferedUART:io1|Add2~6                          ; 2       ;
; bufferedUART:io1|Add1~6                          ; 2       ;
; bufferedUART:io1|txClockCount[3]                 ; 2       ;
; bufferedUART:io1|txClockCount[2]                 ; 2       ;
; bufferedUART:io1|txClockCount[1]                 ; 2       ;
; bufferedUART:io1|txClockCount[0]                 ; 2       ;
; cpuClkCount[5]                                   ; 2       ;
; cpuClkCount[4]                                   ; 2       ;
; cpuClkCount[3]                                   ; 2       ;
; cpuClkCount[2]                                   ; 2       ;
; cpuClkCount[1]                                   ; 2       ;
; T65:cpu1|T65_ALU:alu|Add6~10                     ; 2       ;
; T65:cpu1|T65_ALU:alu|Add3~8                      ; 2       ;
; T65:cpu1|T65_ALU:alu|Add6~2                      ; 2       ;
; T65:cpu1|T65_ALU:alu|Add5~10                     ; 2       ;
; T65:cpu1|T65_ALU:alu|ADC_Q[0]~0                  ; 2       ;
; T65:cpu1|T65_ALU:alu|Add5~2                      ; 2       ;
; T65:cpu1|BAH[1]                                  ; 2       ;
; T65:cpu1|BAH[0]                                  ; 2       ;
; sd_controller:sd1|return_state.rst~feeder        ; 1       ;
; T65:cpu1|P[4]~feeder                             ; 1       ;
; sramData[7]~7                                    ; 1       ;
; sramData[6]~6                                    ; 1       ;
; sramData[5]~5                                    ; 1       ;
; sramData[4]~4                                    ; 1       ;
; sramData[3]~3                                    ; 1       ;
; sramData[2]~2                                    ; 1       ;
; sramData[1]~1                                    ; 1       ;
; sramData[0]~0                                    ; 1       ;
; bufferedUART:io1|rxCurrentByteBuffer[7]~2        ; 1       ;
; serialClkCount[4]~35                             ; 1       ;
; sd_controller:sd1|led_on_count[3]~3              ; 1       ;
; sd_controller:sd1|led_on_count[6]~2              ; 1       ;
; sd_controller:sd1|led_on_count[7]~1              ; 1       ;
; bufferedUART:io1|txByteWritten~0                 ; 1       ;
; sd_controller:sd1|host_write_flag~0              ; 1       ;
; BankSwitch[2]~5                                  ; 1       ;
; BankSwitch[1]~4                                  ; 1       ;
; BankSwitch[0]~3                                  ; 1       ;
; sd_controller:sd1|driveLED~0                     ; 1       ;
; T65:cpu1|T65_MCode:mcode|Mux109~22               ; 1       ;
; T65:cpu1|T65_MCode:mcode|Mux109~21               ; 1       ;
; T65:cpu1|T65_ALU:alu|Mux3~10                     ; 1       ;
; T65:cpu1|T65_ALU:alu|Mux3~9                      ; 1       ;
; T65:cpu1|P~18                                    ; 1       ;
; T65:cpu1|P~17                                    ; 1       ;
; T65:cpu1|Mux69~0                                 ; 1       ;
; T65:cpu1|Mux70~0                                 ; 1       ;
; T65:cpu1|Mux71~0                                 ; 1       ;
; T65:cpu1|Mux72~0                                 ; 1       ;
; T65:cpu1|Mux73~0                                 ; 1       ;
; T65:cpu1|Mux74~0                                 ; 1       ;
; T65:cpu1|Mux75~0                                 ; 1       ;
; sd_controller:sd1|Selector134~3                  ; 1       ;
; comb~16                                          ; 1       ;
; sd_controller:sd1|Selector92~14                  ; 1       ;
; T65:cpu1|T65_MCode:mcode|Mux10~2                 ; 1       ;
; T65:cpu1|T65_MCode:mcode|Mux143~4                ; 1       ;
; sd_controller:sd1|Selector0~4                    ; 1       ;
; T65:cpu1|T65_ALU:alu|Mux10~7                     ; 1       ;
; T65:cpu1|Mux16~2                                 ; 1       ;
; T65:cpu1|T65_MCode:mcode|Mux115~6                ; 1       ;
; T65:cpu1|T65_MCode:mcode|Mux113~4                ; 1       ;
; comb~9                                           ; 1       ;
; T65:cpu1|T65_MCode:mcode|Mux79~4                 ; 1       ;
; T65:cpu1|T65_ALU:alu|Mux0~10                     ; 1       ;
; T65:cpu1|T65_ALU:alu|Mux2~14                     ; 1       ;
; T65:cpu1|T65_MCode:mcode|Mux110~29               ; 1       ;
; T65:cpu1|T65_MCode:mcode|Mux121~5                ; 1       ;
; T65:cpu1|T65_MCode:mcode|Mux96~6                 ; 1       ;
; T65:cpu1|T65_MCode:mcode|Mux104~10               ; 1       ;
; T65:cpu1|T65_MCode:mcode|Mux118~18               ; 1       ;
; T65:cpu1|Set_Addr_To_r~7                         ; 1       ;
; T65:cpu1|T65_MCode:mcode|Mux118~17               ; 1       ;
; T65:cpu1|T65_MCode:mcode|Mux118~16               ; 1       ;
; sd_controller:sd1|Selector57~0                   ; 1       ;
; sd_controller:sd1|Selector56~0                   ; 1       ;
; sd_controller:sd1|cmd_out[1]                     ; 1       ;
; sd_controller:sd1|Selector55~0                   ; 1       ;
; sd_controller:sd1|cmd_out[2]                     ; 1       ;
; sd_controller:sd1|Selector54~0                   ; 1       ;
; sd_controller:sd1|cmd_out[3]                     ; 1       ;
; sd_controller:sd1|Selector53~0                   ; 1       ;
; sd_controller:sd1|cmd_out[4]                     ; 1       ;
; sd_controller:sd1|Selector52~0                   ; 1       ;
; sd_controller:sd1|cmd_out[5]                     ; 1       ;
; sd_controller:sd1|Selector51~0                   ; 1       ;
; sd_controller:sd1|cmd_out[6]                     ; 1       ;
; sd_controller:sd1|cmd_out[7]                     ; 1       ;
; sd_controller:sd1|Selector41~0                   ; 1       ;
; sd_controller:sd1|address[9]                     ; 1       ;
; sd_controller:sd1|Selector40~0                   ; 1       ;
; sd_controller:sd1|address[10]                    ; 1       ;
; sd_controller:sd1|Selector39~0                   ; 1       ;
; sd_controller:sd1|address[11]                    ; 1       ;
; sd_controller:sd1|Selector38~0                   ; 1       ;
; sd_controller:sd1|address[12]                    ; 1       ;
; sd_controller:sd1|Selector37~0                   ; 1       ;
; sd_controller:sd1|address[13]                    ; 1       ;
; sd_controller:sd1|Selector36~0                   ; 1       ;
; sd_controller:sd1|address[14]                    ; 1       ;
; sd_controller:sd1|Selector35~0                   ; 1       ;
; sd_controller:sd1|address[15]                    ; 1       ;
; sd_controller:sd1|Selector34~0                   ; 1       ;
; sd_controller:sd1|address[16]                    ; 1       ;
; sd_controller:sd1|Selector33~0                   ; 1       ;
; sd_controller:sd1|address[17]                    ; 1       ;
; sd_controller:sd1|Selector32~0                   ; 1       ;
; sd_controller:sd1|address[18]                    ; 1       ;
; sd_controller:sd1|Selector31~0                   ; 1       ;
; sd_controller:sd1|address[19]                    ; 1       ;
; sd_controller:sd1|Selector30~0                   ; 1       ;
; sd_controller:sd1|address[20]                    ; 1       ;
; sd_controller:sd1|Selector29~0                   ; 1       ;
; sd_controller:sd1|address[21]                    ; 1       ;
; sd_controller:sd1|Selector28~0                   ; 1       ;
; sd_controller:sd1|address[22]                    ; 1       ;
; sd_controller:sd1|Selector27~0                   ; 1       ;
; sd_controller:sd1|address[23]                    ; 1       ;
; sd_controller:sd1|Selector26~0                   ; 1       ;
; sd_controller:sd1|address[24]                    ; 1       ;
; sd_controller:sd1|Selector25~0                   ; 1       ;
; sd_controller:sd1|address[25]                    ; 1       ;
; sd_controller:sd1|Selector24~0                   ; 1       ;
; sd_controller:sd1|address[26]                    ; 1       ;
; sd_controller:sd1|Selector23~0                   ; 1       ;
; sd_controller:sd1|address[27]                    ; 1       ;
; sd_controller:sd1|Selector22~0                   ; 1       ;
; sd_controller:sd1|address[28]                    ; 1       ;
; sd_controller:sd1|Selector21~0                   ; 1       ;
; sd_controller:sd1|address[29]                    ; 1       ;
; sd_controller:sd1|Selector20~0                   ; 1       ;
; sd_controller:sd1|address[30]                    ; 1       ;
; sd_controller:sd1|Selector19~0                   ; 1       ;
; sd_controller:sd1|address[31]                    ; 1       ;
; sd_controller:sd1|Selector18~2                   ; 1       ;
; sd_controller:sd1|Selector18~1                   ; 1       ;
; sd_controller:sd1|Selector17~0                   ; 1       ;
; sd_controller:sd1|Selector16~2                   ; 1       ;
; sd_controller:sd1|cmd_out[41]                    ; 1       ;
; sd_controller:sd1|Selector15~1                   ; 1       ;
; sd_controller:sd1|cmd_out[42]                    ; 1       ;
; sd_controller:sd1|Selector15~0                   ; 1       ;
; sd_controller:sd1|Selector14~2                   ; 1       ;
; sd_controller:sd1|Selector14~1                   ; 1       ;
; sd_controller:sd1|Selector14~0                   ; 1       ;
; sd_controller:sd1|Selector13~1                   ; 1       ;
; sd_controller:sd1|Selector13~0                   ; 1       ;
; sd_controller:sd1|Selector12~0                   ; 1       ;
; sd_controller:sd1|Selector11~2                   ; 1       ;
; sd_controller:sd1|Selector11~1                   ; 1       ;
; sd_controller:sd1|cmd_out[46]                    ; 1       ;
; bufferedUART:io1|txBuffer[7]~3                   ; 1       ;
; bufferedUART:io1|txBuffer[7]~2                   ; 1       ;
; bufferedUART:io1|txBuffer[7]~1                   ; 1       ;
; bufferedUART:io1|txByteLatch[7]                  ; 1       ;
; sd_controller:sd1|Selector10~0                   ; 1       ;
; sd_controller:sd1|Selector124~4                  ; 1       ;
; sd_controller:sd1|Selector124~3                  ; 1       ;
; sd_controller:sd1|Selector124~2                  ; 1       ;
; sd_controller:sd1|Selector124~1                  ; 1       ;
; sd_controller:sd1|din_latched[0]                 ; 1       ;
; sd_controller:sd1|Selector124~0                  ; 1       ;
; bufferedUART:io1|Selector27~0                    ; 1       ;
; bufferedUART:io1|txByteLatch[6]                  ; 1       ;
; sd_controller:sd1|Selector9~0                    ; 1       ;
; sd_controller:sd1|cmd_out[48]                    ; 1       ;
; sd_controller:sd1|Selector123~0                  ; 1       ;
; sd_controller:sd1|din_latched[1]                 ; 1       ;
; bufferedUART:io1|Selector28~0                    ; 1       ;
; bufferedUART:io1|txByteLatch[5]                  ; 1       ;
; bufferedUART:io1|txBuffer[6]                     ; 1       ;
; sd_controller:sd1|Selector8~0                    ; 1       ;
; sd_controller:sd1|cmd_out[49]                    ; 1       ;
; sd_controller:sd1|Selector122~0                  ; 1       ;
; sd_controller:sd1|din_latched[2]                 ; 1       ;
; bufferedUART:io1|Selector29~0                    ; 1       ;
; bufferedUART:io1|txByteLatch[4]                  ; 1       ;
; bufferedUART:io1|txBuffer[5]                     ; 1       ;
; sd_controller:sd1|Selector7~0                    ; 1       ;
; sd_controller:sd1|cmd_out[50]                    ; 1       ;
; sd_controller:sd1|Selector121~0                  ; 1       ;
; sd_controller:sd1|din_latched[3]                 ; 1       ;
; bufferedUART:io1|Selector30~0                    ; 1       ;
; bufferedUART:io1|txByteLatch[3]                  ; 1       ;
; bufferedUART:io1|txBuffer[4]                     ; 1       ;
; sd_controller:sd1|Selector6~0                    ; 1       ;
; sd_controller:sd1|cmd_out[51]                    ; 1       ;
; sd_controller:sd1|Selector134~2                  ; 1       ;
; sd_controller:sd1|Selector120~0                  ; 1       ;
; sd_controller:sd1|din_latched[4]                 ; 1       ;
; bufferedUART:io1|Selector0~0                     ; 1       ;
; bufferedUART:io1|Selector3~0                     ; 1       ;
; bufferedUART:io1|Selector2~0                     ; 1       ;
; bufferedUART:io1|Selector1~0                     ; 1       ;
; bufferedUART:io1|Selector11~0                    ; 1       ;
; bufferedUART:io1|rxdFiltered~0                   ; 1       ;
; bufferedUART:io1|process_1~0                     ; 1       ;
; bufferedUART:io1|Selector10~0                    ; 1       ;
; bufferedUART:io1|Selector31~0                    ; 1       ;
; bufferedUART:io1|txByteLatch[2]                  ; 1       ;
; bufferedUART:io1|txBuffer[3]                     ; 1       ;
; sd_controller:sd1|Selector107~0                  ; 1       ;
; sd_controller:sd1|Selector104~0                  ; 1       ;
; sd_controller:sd1|Selector113~0                  ; 1       ;
; sd_controller:sd1|Selector103~1                  ; 1       ;
; sd_controller:sd1|Selector102~0                  ; 1       ;
; sd_controller:sd1|Selector5~0                    ; 1       ;
; sd_controller:sd1|cmd_out[52]                    ; 1       ;
; sd_controller:sd1|block_write~0                  ; 1       ;
; sd_controller:sd1|block_read~0                   ; 1       ;
; sd_controller:sd1|process_3~1                    ; 1       ;
; sd_controller:sd1|process_3~0                    ; 1       ;
; sd_controller:sd1|return_state.idle~0            ; 1       ;
; sd_controller:sd1|Selector119~0                  ; 1       ;
; sd_controller:sd1|din_latched[5]                 ; 1       ;
; sd_controller:sd1|Selector70~1                   ; 1       ;
; sd_controller:sd1|Selector70~0                   ; 1       ;
; bufferedUART:io1|Selector12~4                    ; 1       ;
; bufferedUART:io1|Equal4~1                        ; 1       ;
; bufferedUART:io1|Selector32~0                    ; 1       ;
; bufferedUART:io1|txByteLatch[1]                  ; 1       ;
; bufferedUART:io1|txBuffer[2]                     ; 1       ;
; bufferedUART:io1|Selector36~0                    ; 1       ;
; sd_controller:sd1|Selector135~0                  ; 1       ;
; sd_controller:sd1|Selector136~0                  ; 1       ;
; sd_controller:sd1|Selector137~0                  ; 1       ;
; sd_controller:sd1|Selector141~0                  ; 1       ;
; sd_controller:sd1|Selector138~0                  ; 1       ;
; sd_controller:sd1|Selector140~0                  ; 1       ;
; sd_controller:sd1|Selector139~0                  ; 1       ;
; sd_controller:sd1|return_state.read_block_data~0 ; 1       ;
; sd_controller:sd1|recv_data[0]~0                 ; 1       ;
; sd_controller:sd1|Selector142~0                  ; 1       ;
; bufferedUART:io1|rxBuffer~253                    ; 1       ;
; bufferedUART:io1|rxBuffer~251                    ; 1       ;
; bufferedUART:io1|rxBuffer~249                    ; 1       ;
; bufferedUART:io1|rxBuffer~247                    ; 1       ;
; bufferedUART:io1|rxBuffer~245                    ; 1       ;
; bufferedUART:io1|rxBuffer~243                    ; 1       ;
; bufferedUART:io1|rxBuffer~241                    ; 1       ;
; bufferedUART:io1|rxBuffer~239                    ; 1       ;
; bufferedUART:io1|rxBuffer~237                    ; 1       ;
; bufferedUART:io1|rxBuffer~235                    ; 1       ;
; bufferedUART:io1|rxBuffer~233                    ; 1       ;
; bufferedUART:io1|rxBuffer~231                    ; 1       ;
; bufferedUART:io1|rxBuffer~229                    ; 1       ;
; bufferedUART:io1|rxBuffer~227                    ; 1       ;
; bufferedUART:io1|rxBuffer~225                    ; 1       ;
; bufferedUART:io1|rxBuffer~223                    ; 1       ;
; sd_controller:sd1|led_on_count[0]~0              ; 1       ;
; sd_controller:sd1|Selector92~13                  ; 1       ;
; sd_controller:sd1|Selector92~12                  ; 1       ;
; sd_controller:sd1|Selector92~11                  ; 1       ;
; sd_controller:sd1|Selector92~10                  ; 1       ;
; sd_controller:sd1|Selector92~9                   ; 1       ;
; sd_controller:sd1|Selector92~8                   ; 1       ;
; sd_controller:sd1|Selector92~7                   ; 1       ;
; sd_controller:sd1|Selector92~6                   ; 1       ;
; sd_controller:sd1|Selector92~5                   ; 1       ;
; sd_controller:sd1|Selector92~4                   ; 1       ;
; sd_controller:sd1|Selector91~1                   ; 1       ;
; sd_controller:sd1|Selector91~0                   ; 1       ;
; sd_controller:sd1|Selector88~1                   ; 1       ;
; sd_controller:sd1|Selector89~0                   ; 1       ;
; sd_controller:sd1|Selector85~0                   ; 1       ;
; sd_controller:sd1|Selector94~0                   ; 1       ;
; sd_controller:sd1|Selector97~0                   ; 1       ;
; sd_controller:sd1|return_state.write_block_wait  ; 1       ;
; sd_controller:sd1|Selector84~0                   ; 1       ;
; sd_controller:sd1|Selector83~0                   ; 1       ;
; sd_controller:sd1|Selector93~0                   ; 1       ;
; sd_controller:sd1|Selector87~0                   ; 1       ;
; sd_controller:sd1|Selector90~0                   ; 1       ;
; sd_controller:sd1|Selector4~0                    ; 1       ;
; sd_controller:sd1|cmd_out[53]                    ; 1       ;
; sd_controller:sd1|Selector86~3                   ; 1       ;
; sd_controller:sd1|Selector86~2                   ; 1       ;
; sd_controller:sd1|Selector86~1                   ; 1       ;
; sd_controller:sd1|Selector86~0                   ; 1       ;
; sd_controller:sd1|return_state.idle              ; 1       ;
; sd_controller:sd1|Selector96~2                   ; 1       ;
; sd_controller:sd1|Selector80~7                   ; 1       ;
; sd_controller:sd1|Selector80~6                   ; 1       ;
; sd_controller:sd1|Selector80~5                   ; 1       ;
; sd_controller:sd1|Selector80~4                   ; 1       ;
; sd_controller:sd1|Selector80~3                   ; 1       ;
; sd_controller:sd1|Selector80~2                   ; 1       ;
; sd_controller:sd1|Selector96~0                   ; 1       ;
; sd_controller:sd1|Selector118~0                  ; 1       ;
; sd_controller:sd1|din_latched[6]                 ; 1       ;
; sd_controller:sd1|Selector66~0                   ; 1       ;
; sd_controller:sd1|Selector65~0                   ; 1       ;
; sd_controller:sd1|Selector64~0                   ; 1       ;
; sd_controller:sd1|Selector63~0                   ; 1       ;
; sd_controller:sd1|Selector62~0                   ; 1       ;
; sd_controller:sd1|Selector61~0                   ; 1       ;
; sd_controller:sd1|Selector60~0                   ; 1       ;
; sd_controller:sd1|Selector67~0                   ; 1       ;
; sd_controller:sd1|Selector68~0                   ; 1       ;
; sd_controller:sd1|byte_counter[9]~2              ; 1       ;
; sd_controller:sd1|byte_counter[9]~0              ; 1       ;
; sd_controller:sd1|Selector59~0                   ; 1       ;
; sd_controller:sd1|Selector95~2                   ; 1       ;
; sd_controller:sd1|Selector95~0                   ; 1       ;
; LessThan3~1                                      ; 1       ;
; sd_controller:sd1|Selector81~0                   ; 1       ;
; sd_controller:sd1|Selector78~1                   ; 1       ;
; sd_controller:sd1|Selector78~0                   ; 1       ;
; sd_controller:sd1|Selector76~1                   ; 1       ;
; sd_controller:sd1|Selector76~0                   ; 1       ;
; sd_controller:sd1|Selector77~0                   ; 1       ;
; sd_controller:sd1|Selector75~0                   ; 1       ;
; sd_controller:sd1|Selector74~0                   ; 1       ;
; sd_controller:sd1|Selector73~0                   ; 1       ;
; sd_controller:sd1|WideOr24                       ; 1       ;
; sd_controller:sd1|Selector72~0                   ; 1       ;
; sd_controller:sd1|bit_counter[7]~15              ; 1       ;
; sd_controller:sd1|bit_counter[7]~14              ; 1       ;
; sd_controller:sd1|bit_counter[7]~13              ; 1       ;
; sd_controller:sd1|bit_counter[2]~9               ; 1       ;
; sd_controller:sd1|bit_counter[2]~8               ; 1       ;
; sd_controller:sd1|bit_counter[2]~5               ; 1       ;
; sd_controller:sd1|Selector71~1                   ; 1       ;
; sd_controller:sd1|bit_counter[1]~2               ; 1       ;
; sd_controller:sd1|Selector71~0                   ; 1       ;
; sd_controller:sd1|Selector80~1                   ; 1       ;
; sd_controller:sd1|return_state.rst               ; 1       ;
; bufferedUART:io1|LessThan4~0                     ; 1       ;
; bufferedUART:io1|LessThan3~0                     ; 1       ;
; T65:cpu1|T65_MCode:mcode|Mux99~2                 ; 1       ;
; T65:cpu1|T65_MCode:mcode|Mux99~1                 ; 1       ;
; T65:cpu1|T65_MCode:mcode|Mux100~5                ; 1       ;
; T65:cpu1|T65_MCode:mcode|Mux100~4                ; 1       ;
; T65:cpu1|T65_MCode:mcode|Mux100~3                ; 1       ;
; T65:cpu1|T65_MCode:mcode|Mux100~2                ; 1       ;
; T65:cpu1|T65_MCode:mcode|Mux108~3                ; 1       ;
; T65:cpu1|T65_MCode:mcode|Mux100~1                ; 1       ;
; T65:cpu1|T65_MCode:mcode|Mux101~1                ; 1       ;
; T65:cpu1|T65_MCode:mcode|Mux101~0                ; 1       ;
; T65:cpu1|T65_MCode:mcode|Mux47~4                 ; 1       ;
; T65:cpu1|T65_MCode:mcode|Mux47~3                 ; 1       ;
; T65:cpu1|T65_MCode:mcode|Mux47~2                 ; 1       ;
; T65:cpu1|T65_MCode:mcode|Mux47~1                 ; 1       ;
; bufferedUART:io1|txBitCount[0]~5                 ; 1       ;
; bufferedUART:io1|txBitCount[1]~4                 ; 1       ;
; bufferedUART:io1|txBitCount[2]~3                 ; 1       ;
; bufferedUART:io1|Add9~1                          ; 1       ;
; bufferedUART:io1|txBitCount[3]~2                 ; 1       ;
; bufferedUART:io1|Add9~0                          ; 1       ;
; bufferedUART:io1|Selector33~0                    ; 1       ;
; bufferedUART:io1|txByteLatch[0]                  ; 1       ;
; bufferedUART:io1|txBuffer[1]                     ; 1       ;
; bufferedUART:io1|Selector35~0                    ; 1       ;
; bufferedUART:io1|txByteSent~0                    ; 1       ;
; bufferedUART:io1|dataOut~9                       ; 1       ;
; bufferedUART:io1|dataOut~8                       ; 1       ;
; bufferedUART:io1|controlReg[6]                   ; 1       ;
; bufferedUART:io1|controlReg[5]                   ; 1       ;
; bufferedUART:io1|dataOut~7                       ; 1       ;
; bufferedUART:io1|controlReg[7]                   ; 1       ;
; bufferedUART:io1|rxBuffer~220                    ; 1       ;
; bufferedUART:io1|rxBuffer~219                    ; 1       ;
; bufferedUART:io1|rxBuffer~140                    ; 1       ;
; bufferedUART:io1|rxBuffer~218                    ; 1       ;
; bufferedUART:io1|rxBuffer~44                     ; 1       ;
; bufferedUART:io1|rxBuffer~76                     ; 1       ;
; bufferedUART:io1|rxBuffer~108                    ; 1       ;
; bufferedUART:io1|rxBuffer~217                    ; 1       ;
; bufferedUART:io1|rxBuffer~216                    ; 1       ;
; bufferedUART:io1|rxBuffer~116                    ; 1       ;
; bufferedUART:io1|rxBuffer~215                    ; 1       ;
; bufferedUART:io1|rxBuffer~20                     ; 1       ;
; bufferedUART:io1|rxBuffer~84                     ; 1       ;
; bufferedUART:io1|rxBuffer~52                     ; 1       ;
; bufferedUART:io1|rxBuffer~214                    ; 1       ;
; bufferedUART:io1|rxBuffer~124                    ; 1       ;
; bufferedUART:io1|rxBuffer~213                    ; 1       ;
; bufferedUART:io1|rxBuffer~28                     ; 1       ;
; bufferedUART:io1|rxBuffer~60                     ; 1       ;
; bufferedUART:io1|rxBuffer~92                     ; 1       ;
; bufferedUART:io1|rxBuffer~212                    ; 1       ;
; bufferedUART:io1|rxBuffer~132                    ; 1       ;
; bufferedUART:io1|rxBuffer~211                    ; 1       ;
; bufferedUART:io1|rxBuffer~36                     ; 1       ;
; bufferedUART:io1|rxBuffer~100                    ; 1       ;
; bufferedUART:io1|rxBuffer~68                     ; 1       ;
; T65:cpu1|Mux77~3                                 ; 1       ;
; T65:cpu1|Mux77~2                                 ; 1       ;
; T65:cpu1|Mux77~1                                 ; 1       ;
; T65:cpu1|Mux77~0                                 ; 1       ;
+--------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                               ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                       ; Location                                                                                                                                                                                            ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+----------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; InternalRam256bytes:ram1|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048  ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; None                      ; M4K_X23_Y6                                                                                                                                                                                          ; Don't care           ; Don't care      ; Don't care      ;
; M6502_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_rp81:auto_generated|ALTSYNCRAM     ; AUTO ; ROM         ; Single Clock ; 8192         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 65536 ; 8192                        ; 8                           ; --                          ; --                          ; 65536               ; 16   ; ../../ROMS/6502/BASIC.HEX ; M4K_X11_Y8, M4K_X23_Y8, M4K_X23_Y5, M4K_X23_Y9, M4K_X23_Y13, M4K_X23_Y12, M4K_X11_Y10, M4K_X11_Y9, M4K_X11_Y7, M4K_X23_Y7, M4K_X23_Y11, M4K_X23_Y10, M4K_X23_Y4, M4K_X11_Y6, M4K_X11_Y4, M4K_X11_Y5 ; Don't care           ; Don't care      ; Don't care      ;
+----------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 2,696 / 15,666 ( 17 % ) ;
; C16 interconnects           ; 15 / 812 ( 2 % )        ;
; C4 interconnects            ; 1,510 / 11,424 ( 13 % ) ;
; Direct links                ; 352 / 15,666 ( 2 % )    ;
; Global clocks               ; 7 / 8 ( 88 % )          ;
; Local interconnects         ; 866 / 4,608 ( 19 % )    ;
; R24 interconnects           ; 20 / 652 ( 3 % )        ;
; R4 interconnects            ; 1,649 / 13,328 ( 12 % ) ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.94) ; Number of LABs  (Total = 111) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 2                             ;
; 2                                           ; 0                             ;
; 3                                           ; 0                             ;
; 4                                           ; 1                             ;
; 5                                           ; 0                             ;
; 6                                           ; 0                             ;
; 7                                           ; 1                             ;
; 8                                           ; 4                             ;
; 9                                           ; 3                             ;
; 10                                          ; 4                             ;
; 11                                          ; 5                             ;
; 12                                          ; 6                             ;
; 13                                          ; 11                            ;
; 14                                          ; 6                             ;
; 15                                          ; 7                             ;
; 16                                          ; 61                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.81) ; Number of LABs  (Total = 111) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 41                            ;
; 1 Clock                            ; 69                            ;
; 1 Clock enable                     ; 48                            ;
; 1 Sync. clear                      ; 2                             ;
; 1 Sync. load                       ; 12                            ;
; 2 Clock enables                    ; 7                             ;
; 2 Clocks                           ; 22                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.32) ; Number of LABs  (Total = 111) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 1                             ;
; 3                                            ; 0                             ;
; 4                                            ; 0                             ;
; 5                                            ; 0                             ;
; 6                                            ; 1                             ;
; 7                                            ; 0                             ;
; 8                                            ; 1                             ;
; 9                                            ; 1                             ;
; 10                                           ; 1                             ;
; 11                                           ; 3                             ;
; 12                                           ; 3                             ;
; 13                                           ; 5                             ;
; 14                                           ; 6                             ;
; 15                                           ; 6                             ;
; 16                                           ; 12                            ;
; 17                                           ; 12                            ;
; 18                                           ; 6                             ;
; 19                                           ; 8                             ;
; 20                                           ; 9                             ;
; 21                                           ; 10                            ;
; 22                                           ; 4                             ;
; 23                                           ; 0                             ;
; 24                                           ; 7                             ;
; 25                                           ; 2                             ;
; 26                                           ; 4                             ;
; 27                                           ; 3                             ;
; 28                                           ; 0                             ;
; 29                                           ; 1                             ;
; 30                                           ; 2                             ;
; 31                                           ; 0                             ;
; 32                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.43) ; Number of LABs  (Total = 111) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 8                             ;
; 2                                               ; 4                             ;
; 3                                               ; 1                             ;
; 4                                               ; 5                             ;
; 5                                               ; 9                             ;
; 6                                               ; 7                             ;
; 7                                               ; 7                             ;
; 8                                               ; 18                            ;
; 9                                               ; 9                             ;
; 10                                              ; 15                            ;
; 11                                              ; 5                             ;
; 12                                              ; 4                             ;
; 13                                              ; 2                             ;
; 14                                              ; 8                             ;
; 15                                              ; 2                             ;
; 16                                              ; 6                             ;
; 17                                              ; 0                             ;
; 18                                              ; 0                             ;
; 19                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 20.31) ; Number of LABs  (Total = 111) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 2                             ;
; 3                                            ; 0                             ;
; 4                                            ; 2                             ;
; 5                                            ; 0                             ;
; 6                                            ; 2                             ;
; 7                                            ; 0                             ;
; 8                                            ; 3                             ;
; 9                                            ; 0                             ;
; 10                                           ; 3                             ;
; 11                                           ; 3                             ;
; 12                                           ; 3                             ;
; 13                                           ; 2                             ;
; 14                                           ; 7                             ;
; 15                                           ; 3                             ;
; 16                                           ; 4                             ;
; 17                                           ; 4                             ;
; 18                                           ; 0                             ;
; 19                                           ; 5                             ;
; 20                                           ; 4                             ;
; 21                                           ; 9                             ;
; 22                                           ; 5                             ;
; 23                                           ; 4                             ;
; 24                                           ; 3                             ;
; 25                                           ; 4                             ;
; 26                                           ; 7                             ;
; 27                                           ; 3                             ;
; 28                                           ; 4                             ;
; 29                                           ; 9                             ;
; 30                                           ; 5                             ;
; 31                                           ; 8                             ;
; 32                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+--------------------------------------------------------------------------------------+
; Fitter Device Options                                                                ;
+----------------------------------------------+---------------------------------------+
; Option                                       ; Setting                               ;
+----------------------------------------------+---------------------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                                   ;
; Enable device-wide reset (DEV_CLRn)          ; Off                                   ;
; Enable device-wide output enable (DEV_OE)    ; Off                                   ;
; Enable INIT_DONE output                      ; Off                                   ;
; Configuration scheme                         ; Active Serial                         ;
; Error detection CRC                          ; Off                                   ;
; nCEO                                         ; As output driving ground              ;
; ASDO,nCSO                                    ; As input tri-stated                   ;
; Reserve all unused pins                      ; As input tri-stated with weak pull-up ;
; Base pin-out file on sameframe device        ; Off                                   ;
+----------------------------------------------+---------------------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                         ;
+-----------------+---------------------------------+-------------------+
; Source Clock(s) ; Destination Clock(s)            ; Delay Added in ns ;
+-----------------+---------------------------------+-------------------+
; cpuClock        ; cpuClock,serialClkCount[15],I/O ; 5.6               ;
; cpuClock        ; cpuClock,serialClkCount[15]     ; 2.7               ;
+-----------------+---------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+---------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                   ;
+---------------------------+---------------------------------+-------------------+
; Source Register           ; Destination Register            ; Delay Added in ns ;
+---------------------------+---------------------------------+-------------------+
; T65:cpu1|R_W_n_i          ; bufferedUART:io1|txByteLatch[7] ; 5.822             ;
; T65:cpu1|AD[3]            ; bufferedUART:io1|txByteLatch[7] ; 2.019             ;
; T65:cpu1|DL[3]            ; bufferedUART:io1|txByteLatch[7] ; 2.019             ;
; T65:cpu1|PC[3]            ; bufferedUART:io1|txByteLatch[7] ; 2.019             ;
; T65:cpu1|DL[2]            ; bufferedUART:io1|txByteLatch[7] ; 2.019             ;
; T65:cpu1|PC[2]            ; bufferedUART:io1|txByteLatch[7] ; 2.019             ;
; T65:cpu1|DL[1]            ; bufferedUART:io1|txByteLatch[7] ; 2.019             ;
; T65:cpu1|PC[1]            ; bufferedUART:io1|txByteLatch[7] ; 2.019             ;
; T65:cpu1|S[3]             ; bufferedUART:io1|txByteLatch[7] ; 2.019             ;
; T65:cpu1|Set_Addr_To_r[0] ; bufferedUART:io1|txByteLatch[7] ; 2.019             ;
; T65:cpu1|IR[1]            ; bufferedUART:io1|txByteLatch[7] ; 2.019             ;
; T65:cpu1|MCycle[0]        ; bufferedUART:io1|txByteLatch[7] ; 2.019             ;
; T65:cpu1|MCycle[2]        ; bufferedUART:io1|txByteLatch[7] ; 2.019             ;
; T65:cpu1|IR[0]            ; bufferedUART:io1|txByteLatch[7] ; 2.019             ;
; T65:cpu1|IR[2]            ; bufferedUART:io1|txByteLatch[7] ; 2.019             ;
; T65:cpu1|BAL[3]           ; bufferedUART:io1|txByteLatch[7] ; 2.019             ;
; T65:cpu1|IR[3]            ; bufferedUART:io1|txByteLatch[7] ; 2.019             ;
; T65:cpu1|DL[0]            ; bufferedUART:io1|txByteLatch[7] ; 2.019             ;
; T65:cpu1|Set_Addr_To_r[1] ; bufferedUART:io1|txByteLatch[7] ; 2.019             ;
; T65:cpu1|IR[4]            ; bufferedUART:io1|txByteLatch[7] ; 2.019             ;
; T65:cpu1|MCycle[1]        ; bufferedUART:io1|txByteLatch[7] ; 2.019             ;
; T65:cpu1|PC[0]            ; bufferedUART:io1|txByteLatch[7] ; 2.019             ;
; T65:cpu1|AD[2]            ; bufferedUART:io1|txByteLatch[7] ; 1.022             ;
; T65:cpu1|AD[1]            ; bufferedUART:io1|txByteLatch[7] ; 1.022             ;
; T65:cpu1|BAL[1]           ; bufferedUART:io1|txByteLatch[7] ; 1.022             ;
; T65:cpu1|S[2]             ; bufferedUART:io1|txByteLatch[7] ; 1.022             ;
; T65:cpu1|S[1]             ; bufferedUART:io1|txByteLatch[7] ; 1.022             ;
; T65:cpu1|BAL[2]           ; bufferedUART:io1|txByteLatch[7] ; 1.022             ;
; T65:cpu1|BAH[4]           ; bufferedUART:io1|txByteLatch[7] ; 0.191             ;
; T65:cpu1|AD[7]            ; bufferedUART:io1|txByteLatch[7] ; 0.191             ;
; T65:cpu1|BAH[1]           ; bufferedUART:io1|txByteLatch[7] ; 0.191             ;
; T65:cpu1|BAH[2]           ; bufferedUART:io1|txByteLatch[7] ; 0.191             ;
; T65:cpu1|BAH[3]           ; bufferedUART:io1|txByteLatch[7] ; 0.191             ;
; T65:cpu1|BAH[5]           ; bufferedUART:io1|txByteLatch[7] ; 0.191             ;
; T65:cpu1|BAH[6]           ; bufferedUART:io1|txByteLatch[7] ; 0.191             ;
; T65:cpu1|AD[6]            ; bufferedUART:io1|txByteLatch[7] ; 0.191             ;
; T65:cpu1|BAL[6]           ; bufferedUART:io1|txByteLatch[7] ; 0.191             ;
; T65:cpu1|PC[15]           ; bufferedUART:io1|txByteLatch[7] ; 0.191             ;
; T65:cpu1|AD[4]            ; bufferedUART:io1|txByteLatch[7] ; 0.191             ;
; T65:cpu1|AD[5]            ; bufferedUART:io1|txByteLatch[7] ; 0.191             ;
; T65:cpu1|BAL[4]           ; bufferedUART:io1|txByteLatch[7] ; 0.191             ;
; T65:cpu1|BAL[5]           ; bufferedUART:io1|txByteLatch[7] ; 0.191             ;
; T65:cpu1|PC[13]           ; bufferedUART:io1|txByteLatch[7] ; 0.191             ;
; T65:cpu1|PC[12]           ; bufferedUART:io1|txByteLatch[7] ; 0.191             ;
; T65:cpu1|PC[11]           ; bufferedUART:io1|txByteLatch[7] ; 0.191             ;
; T65:cpu1|PC[10]           ; bufferedUART:io1|txByteLatch[7] ; 0.191             ;
; T65:cpu1|PC[9]            ; bufferedUART:io1|txByteLatch[7] ; 0.191             ;
; T65:cpu1|PC[7]            ; bufferedUART:io1|txByteLatch[7] ; 0.191             ;
; T65:cpu1|PC[6]            ; bufferedUART:io1|txByteLatch[7] ; 0.191             ;
; T65:cpu1|DL[5]            ; bufferedUART:io1|txByteLatch[7] ; 0.191             ;
; T65:cpu1|PC[5]            ; bufferedUART:io1|txByteLatch[7] ; 0.191             ;
; T65:cpu1|DL[4]            ; bufferedUART:io1|txByteLatch[7] ; 0.191             ;
; T65:cpu1|PC[4]            ; bufferedUART:io1|txByteLatch[7] ; 0.191             ;
; T65:cpu1|DL[7]            ; bufferedUART:io1|txByteLatch[7] ; 0.191             ;
; T65:cpu1|PC[8]            ; bufferedUART:io1|txByteLatch[7] ; 0.191             ;
; T65:cpu1|PC[14]           ; bufferedUART:io1|txByteLatch[7] ; 0.191             ;
; T65:cpu1|DL[6]            ; bufferedUART:io1|txByteLatch[7] ; 0.191             ;
; T65:cpu1|S[7]             ; bufferedUART:io1|txByteLatch[7] ; 0.191             ;
; T65:cpu1|S[5]             ; bufferedUART:io1|txByteLatch[7] ; 0.191             ;
; T65:cpu1|S[4]             ; bufferedUART:io1|txByteLatch[7] ; 0.191             ;
; T65:cpu1|S[6]             ; bufferedUART:io1|txByteLatch[7] ; 0.191             ;
; cpuClock                  ; bufferedUART:io1|txByteLatch[7] ; 0.191             ;
; T65:cpu1|BAL[7]           ; bufferedUART:io1|txByteLatch[7] ; 0.191             ;
; T65:cpu1|BAH[7]           ; bufferedUART:io1|txByteLatch[7] ; 0.191             ;
; T65:cpu1|BAH[0]           ; bufferedUART:io1|txByteLatch[7] ; 0.191             ;
+---------------------------+---------------------------------+-------------------+
Note: This table only shows the top 65 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C5T144C8 for design "Microcomputer"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5T144I8 is compatible
    Info (176445): Device EP2C8T144C8 is compatible
    Info (176445): Device EP2C8T144I8 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS41p/nCEO~ is reserved at location 76
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Microcomputer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk (placed in PIN 17 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node serialClkCount[15] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node serialClkCount[15]~33
Info (176353): Automatically promoted node sdClock 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node cpuClock 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node T65:cpu1|MCycle[0]
        Info (176357): Destination node T65:cpu1|MCycle[1]
        Info (176357): Destination node T65:cpu1|MCycle[2]
        Info (176357): Destination node T65:cpu1|DL[0]
        Info (176357): Destination node T65:cpu1|DL[1]
        Info (176357): Destination node T65:cpu1|DL[2]
        Info (176357): Destination node T65:cpu1|DL[3]
        Info (176357): Destination node T65:cpu1|DL[4]
        Info (176357): Destination node T65:cpu1|DL[5]
        Info (176357): Destination node T65:cpu1|DL[6]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node comb~17 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node comb 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node comb~15 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node bufferedUART:io1|reset
        Info (176357): Destination node bufferedUART:io1|txBuffer[0]~0
        Info (176357): Destination node bufferedUART:io1|rxBuffer~222
        Info (176357): Destination node bufferedUART:io1|rxCurrentByteBuffer[0]~1
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 9% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 15% of the available device resources in the region that extends from location X14_Y0 to location X28_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 2.33 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 52 output pins without output pin load capacitance assignment
    Info (306007): Pin "ps2Clk" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ps2Data" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramData[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramData[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramData[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramData[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramData[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramData[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramData[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramData[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramAddress[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramAddress[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramAddress[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramAddress[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramAddress[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramAddress[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramAddress[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramAddress[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramAddress[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramAddress[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramAddress[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramAddress[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramAddress[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramAddress[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramAddress[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sramAddress[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "n_sRamWE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "n_sRamCS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "n_sRamOE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "n_epromCS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "n_epromOE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "txd1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rts1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "txd2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rts2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "videoSync" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "video" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "videoR0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "videoG0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "videoB0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "videoR1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "videoG1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "videoB1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hSync" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vSync" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdCS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdMOSI" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdSCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "driveLED" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "bankRegisterPins[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "bankRegisterPins[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "bankRegisterPins[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169064): Following 2 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin ps2Clk has a permanently disabled output enable
    Info (169065): Pin ps2Data has a permanently disabled output enable
Info (144001): Generated suppressed messages file D:/Documents/Programming/FPGA/Multicomputer-fpga/Microcomputer/output_files/Microcomputer.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 445 megabytes
    Info: Processing ended: Sun Apr 07 16:18:44 2024
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:12


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Documents/Programming/FPGA/Multicomputer-fpga/Microcomputer/output_files/Microcomputer.fit.smsg.


