# Controlador Digital de N√≠vel de L√≠quido (FSM)

![Licen√ßa](https://img.shields.io/badge/licen%C3%A7a-MIT-blue.svg)
![Linguagem](https://img.shields.io/badge/linguagem-Verilog-green.svg)
![FPGA](https://img.shields.io/badge/FPGA-Lattice_ECP5-orange.svg)

Sistema automatizado de bombeamento entre dois reservat√≥rios utilizando M√°quina de Estados Finitos (FSM) em Verilog, com implementa√ß√£o direcionada √† FPGA **Lattice ECP5 (placa Colorlight i9)**.

Reposit√≥rio oficial: https://github.com/ManoelFelipe/Embarcatech_37_FPGA

üë®‚Äçüíª Autores
Projeto acad√™mico ‚Äî Instituto Federal do Maranh√£o (IFMA).

- Manoel Furtado - manoel.furtado.br@outlook.com
- Yuri C√¢ndido - yuri.gcandido@gmail.com    
- Paulo Gomes - paulo.gabriel1019@gmail.com

üìú Licen√ßa
Distribu√≠do sob a licen√ßa MIT. Voc√™ √© livre para usar, modificar e distribuir, mantendo os cr√©ditos.

---

## üìÑ Resumo do Projeto (Vis√£o Geral)

Este projeto apresenta o desenvolvimento e implementa√ß√£o de um sistema automatizado de controle de n√≠vel de l√≠quido utilizando m√°quina de estados finitos (FSM). O sistema monitora dois reservat√≥rios com sensores discretos de n√≠vel (0% a 100% em cinco patamares) e controla uma bomba hidr√°ulica e uma v√°lvula solen√≥ide para realizar a transfer√™ncia de l√≠quido de forma segura e eficiente.

A l√≥gica de acionamento √© baseada em condi√ß√µes de n√≠vel espec√≠ficas, incluindo uma **histerese (25%/75%)** para evitar oscila√ß√µes r√°pidas (*chattering*), enquanto indicadores visuais (LEDs e displays de 7 segmentos) permitem a leitura do status operacional em tempo real.

O prot√≥tipo demonstra a aplica√ß√£o pr√°tica de l√≥gica digital sequencial em automa√ß√£o, com foco em robustez, modularidade e expans√£o para fun√ß√µes avan√ßadas, como supervis√≥rio ou integra√ß√£o com sensores anal√≥gicos.

> üìñ **Artigo Completo:** O documento acad√™mico detalhado do projeto est√° dispon√≠vel em: [`docs/nivel_liquido.pdf`](docs/nivel_liquido.pdf)

---

## üéØ Objetivos do Projeto

### Objetivo Geral
Desenvolver um sistema automatizado de controle de n√≠vel de l√≠quido baseado em FSM, capaz de acionar bomba hidr√°ulica e v√°lvula solenoide de forma segura, eficiente e previs√≠vel, evitando condi√ß√µes de risco como transbordamento ou cavita√ß√£o.

### Objetivos Espec√≠ficos
* Modelar a l√≥gica de controle utilizando uma FSM com histerese expl√≠cita entre ligar/desligar.
* Implementar a solu√ß√£o em HDL (Verilog 2001) com arquitetura modular e parametriz√°vel.
* Integrar sensores discretos de n√≠vel (0-100% em cinco patamares) e atuadores eletromec√¢nicos.
* Validar o comportamento por simula√ß√£o e por prot√≥tipo em bancada, com sinaliza√ß√£o visual (LEDs/displays).
* Avaliar a estabilidade do controle frente a varia√ß√µes r√°pidas de n√≠vel e leituras de fronteira.

---

## üß† Arquitetura e Modelagem

### Arquitetura Funcional
A arquitetura do sistema segue um fluxo unidirecional: os sensores discretos enviam os n√≠veis para a FSM, que processa a l√≥gica de controle e envia comandos para os atuadores (bomba/v√°lvula) e indicadores (LEDs/Displays).

![Figura 1 ‚Äì Arquitetura funcional](/docs/figures/fig1_arch.png)

### M√°quina de Estados (FSM)
A controladora √© modelada como uma FSM de dois estados:
* **`IDLE`**: Estado de repouso com bomba desligada, aguardando condi√ß√£o de partida.
* **`PUMPING`**: Estado de opera√ß√£o com bomba ligada, at√© ocorrer a condi√ß√£o de parada.

| Estado | Condi√ß√£o de Transi√ß√£o | A√ß√£o |
| :--- | :--- | :--- |
| `IDLE` | Sup ‚â§ 25 % **e** Inf ‚â• 75 % | Liga bomba / V√°lvula aberta |
| `PUMPING` | Sup ‚â• 75 % **ou** Inf ‚â§ 25 % | Desliga bomba / V√°lvula aberta\* |


\* A v√°lvula de reposi√ß√£o (reservat√≥rio inferior) s√≥ fecha quando o n√≠vel inferior atinge **100 %**.

---

## üí° Resultados e Prot√≥tipo

Os cen√°rios de simula√ß√£o contemplaram: (i) partida normal (Sup=25%, Inf=75%); (ii) desligamento por n√≠vel alto no reservat√≥rio superior (75%); e (iii) desligamento por n√≠vel baixo no reservat√≥rio inferior (25%).

Observou-se um comportamento determin√≠stico e livre de oscila√ß√µes esp√∫rias, com histerese funcional. A sinaliza√ß√£o por LEDs e o mapeamento dos displays facilitaram a depura√ß√£o em bancada.

<!-- 
### Fotos da Bancada

| Prot√≥tipo em Bancada (Vis√£o Geral) | Indicadores Visuais (Displays e LEDs) |
| :---: | :---: |
| ![Prot√≥tipo em bancada](docs/figures/foto_prototipo_bancada.png) | ![Indicadores visuais](docs/figures/foto_displays_leds.png) |
| *Figura 4: Montagem geral com bomba, v√°lvula e FPGA.* | *Figura 5: Displays indicando n√≠veis e LEDs de status.* |
)-->
---


## üíª Ferramentas (Toolchain Open Source)

O projeto utiliza um fluxo de ferramentas *open source* para simula√ß√£o e s√≠ntese.

### 1. Simula√ß√£o (Icarus Verilog + GTKWave)

```bash
# Instalar depend√™ncias (Linux/WSL)
sudo apt install iverilog gtkwave

# Navegar para o diret√≥rio de simula√ß√£o
cd sim/

# Compilar os m√≥dulos Verilog e o testbench
iverilog -o fsm_tb tb_fsm.v ../src/hdl/*.v

# Executar a simula√ß√£o
vvp fsm_tb

# Abrir o visualizador de formas de onda
gtkwave waves.vcd


2. S√≠ntese e Upload (Yosys + NextPNR + OpenFPGALoader)
Fluxo para a placa Lattice ECP5 (Colorlight i9):

# Instalar toolchain completa
sudo apt install yosys nextpnr-ecp5 fpga-toolchain

# 1. S√≠ntese (Yosys)
yosys -p "synth_ecp5 -top top -json top.json" src/hdl/*.v

# 2. Place and Route (NextPNR)
# (Assumindo que 'colorlight_i9.lpf' est√° no diret√≥rio 'hw/')
nextpnr-ecp5 --json top.json --lpf hw/colorlight_i9.lpf --textcfg top.cfg --um5g-85k

# 3. Gera√ß√£o do Bitstream (ecppack)
ecppack top.cfg top.bit

# 4. Upload para a FPGA
openFPGLoader -b colorlight_i9 top.bit
```

üöÄ Trabalhos Futuros (Roadmap)
Como trabalhos futuros, prop√µe-se a evolu√ß√£o para uma FSM robusta, incluindo:

- debounce parametriz√°vel dos sensores.
- Verifica√ß√£o de leituras inv√°lidas e estado de FAULT com recupera√ß√£o temporizada.
- Modo autom√°tico/manual (en_auto) com desligamento for√ßado.
- Exibi√ß√£o de c√≥digos de erro nos displays.
- Integra√ß√£o com supervis√≥rio UART/MQTT.
- Vers√£o com sensores anal√≥gicos (ADC).