+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                                                                                                                                                                                                   ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; aqr                                                                                                                                                                                                                                                                                                                                                         ; 15    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; heart_beat_clk50                                                                                                                                                                                                                                                                                                                                            ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cd                                                                                                                                                                                                                                                                                                                                                          ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_002|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                  ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_002|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_002                                                                                                                                                                                                                                                                                                                                       ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                  ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001                                                                                                                                                                                                                                                                                                                                       ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                      ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller                                                                                                                                                                                                                                                                                                                                           ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|irq_mapper                                                                                                                                                                                                                                                                                                                                               ; 4     ; 14             ; 2            ; 14             ; 16     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_001|error_adapter_0                                                                                                                                                                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter_001                                                                                                                                                                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter|error_adapter_0                                                                                                                                                                                                                                                                                                      ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|avalon_st_adapter                                                                                                                                                                                                                                                                                                                      ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|sgdma_csr_cmd_width_adapter                                                                                                                                                                                                                                                                                                            ; 156   ; 3              ; 0            ; 3              ; 115    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|pcie_ip_cra_cmd_width_adapter                                                                                                                                                                                                                                                                                                          ; 156   ; 3              ; 0            ; 3              ; 115    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|sgdma_csr_rsp_width_adapter|uncompressor                                                                                                                                                                                                                                                                                               ; 53    ; 4              ; 0            ; 4              ; 46     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|sgdma_csr_rsp_width_adapter                                                                                                                                                                                                                                                                                                            ; 120   ; 3              ; 0            ; 3              ; 151    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|pcie_ip_cra_rsp_width_adapter|uncompressor                                                                                                                                                                                                                                                                                             ; 53    ; 4              ; 0            ; 4              ; 46     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|pcie_ip_cra_rsp_width_adapter                                                                                                                                                                                                                                                                                                          ; 120   ; 3              ; 0            ; 3              ; 151    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_mux|arb|adder                                                                                                                                                                                                                                                                                                                      ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_mux|arb                                                                                                                                                                                                                                                                                                                            ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_mux                                                                                                                                                                                                                                                                                                                                ; 303   ; 0              ; 0            ; 0              ; 152    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_demux_001                                                                                                                                                                                                                                                                                                                          ; 153   ; 1              ; 2            ; 1              ; 151    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|rsp_demux                                                                                                                                                                                                                                                                                                                              ; 153   ; 1              ; 2            ; 1              ; 151    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux_001                                                                                                                                                                                                                                                                                                                            ; 153   ; 0              ; 2            ; 0              ; 151    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_mux                                                                                                                                                                                                                                                                                                                                ; 153   ; 0              ; 2            ; 0              ; 151    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|cmd_demux                                                                                                                                                                                                                                                                                                                              ; 155   ; 4              ; 2            ; 4              ; 301    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|sgdma_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                                                                                                                                                                                                                                         ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|sgdma_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                                                                                                                                                                                                                                  ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|sgdma_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                                                                                                                                                                                                                                         ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|sgdma_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                                                                                                                                                                                                                                  ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|sgdma_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                                                                                                                                                                                                                                         ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|sgdma_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                                                                                                                                                                                                                                  ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|sgdma_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                                                                                                                                                                                                                                         ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|sgdma_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                                                                                                                                                                                                                                  ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|sgdma_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                                                                                                                                                                                                                                         ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|sgdma_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                                                                                                                                                                                                                                  ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|sgdma_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                                                                                                                                                                                                                                         ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|sgdma_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                                                                                                                                                                                                                                  ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|sgdma_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                                                                                                                                                                                                                                         ; 34    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|sgdma_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                                                                                                                                                                                                                                         ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|sgdma_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                                                                                                                                                                                                                                           ; 40    ; 5              ; 0            ; 5              ; 34     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|sgdma_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                                                                                                 ; 117   ; 0              ; 1            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|sgdma_csr_burst_adapter                                                                                                                                                                                                                                                                                                                ; 117   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|pcie_ip_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                                                                                                                                                                                                                                       ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|pcie_ip_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                                                                                                                                                                                                                                ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|pcie_ip_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                                                                                                                                                                                                                                       ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|pcie_ip_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                                                                                                                                                                                                                                ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|pcie_ip_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                                                                                                                                                                                                                                       ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|pcie_ip_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                                                                                                                                                                                                                                ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|pcie_ip_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                                                                                                                                                                                                                                       ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|pcie_ip_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                                                                                                                                                                                                                                ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|pcie_ip_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                                                                                                                                                                                                                                       ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|pcie_ip_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                                                                                                                                                                                                                                ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|pcie_ip_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                                                                                                                                                                                                                                       ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|pcie_ip_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                                                                                                                                                                                                                                ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|pcie_ip_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                                                                                                                                                                                                                                       ; 34    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|pcie_ip_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                                                                                                                                                                                                                                       ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|pcie_ip_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                                                                                                                                                                                                                                         ; 40    ; 5              ; 0            ; 5              ; 34     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|pcie_ip_cra_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                                                                                               ; 117   ; 0              ; 1            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|pcie_ip_cra_burst_adapter                                                                                                                                                                                                                                                                                                              ; 117   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|pcie_ip_bar2_limiter                                                                                                                                                                                                                                                                                                                   ; 304   ; 0              ; 0            ; 0              ; 303    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_002|the_default_decode                                                                                                                                                                                                                                                                                                          ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_002                                                                                                                                                                                                                                                                                                                             ; 115   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_001|the_default_decode                                                                                                                                                                                                                                                                                                          ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router_001                                                                                                                                                                                                                                                                                                                             ; 115   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router|the_default_decode                                                                                                                                                                                                                                                                                                              ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|router                                                                                                                                                                                                                                                                                                                                 ; 151   ; 0              ; 3            ; 0              ; 151    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|sgdma_csr_agent_rsp_fifo                                                                                                                                                                                                                                                                                                               ; 155   ; 39             ; 0            ; 39             ; 114    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|sgdma_csr_agent|uncompressor                                                                                                                                                                                                                                                                                                           ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|sgdma_csr_agent                                                                                                                                                                                                                                                                                                                        ; 305   ; 39             ; 39           ; 39             ; 338    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|pcie_ip_cra_agent_rsp_fifo                                                                                                                                                                                                                                                                                                             ; 155   ; 39             ; 0            ; 39             ; 114    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|pcie_ip_cra_agent|uncompressor                                                                                                                                                                                                                                                                                                         ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|pcie_ip_cra_agent                                                                                                                                                                                                                                                                                                                      ; 305   ; 39             ; 39           ; 39             ; 338    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|pcie_ip_bar2_agent                                                                                                                                                                                                                                                                                                                     ; 271   ; 29             ; 88           ; 29             ; 215    ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|sgdma_csr_translator                                                                                                                                                                                                                                                                                                                   ; 115   ; 6              ; 28           ; 6              ; 73     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|pcie_ip_cra_translator                                                                                                                                                                                                                                                                                                                 ; 115   ; 5              ; 20           ; 5              ; 85     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1|pcie_ip_bar2_translator                                                                                                                                                                                                                                                                                                                ; 190   ; 9              ; 0            ; 9              ; 184    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_1                                                                                                                                                                                                                                                                                                                                        ; 181   ; 0              ; 0            ; 0              ; 156    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                                                                                                                                                                                                                  ; 70    ; 1              ; 2            ; 1              ; 69     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_002                                                                                                                                                                                                                                                                                                                  ; 70    ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                                                                                                                                                                                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_001                                                                                                                                                                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                                                                                                                                                                                                      ; 70    ; 1              ; 2            ; 1              ; 69     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter                                                                                                                                                                                                                                                                                                                      ; 70    ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_ip_txs_to_sgdma_descriptor_write_rsp_width_adapter                                                                                                                                                                                                                                                                                ; 163   ; 3              ; 2            ; 3              ; 122    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_ip_txs_to_sgdma_descriptor_read_rsp_width_adapter                                                                                                                                                                                                                                                                                 ; 163   ; 3              ; 2            ; 3              ; 122    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pio_0_s1_to_pcie_ip_bar1_0_rsp_width_adapter|uncompressor                                                                                                                                                                                                                                                                              ; 53    ; 4              ; 0            ; 4              ; 46     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pio_0_s1_to_pcie_ip_bar1_0_rsp_width_adapter                                                                                                                                                                                                                                                                                           ; 127   ; 3              ; 0            ; 3              ; 158    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_descriptor_write_to_pcie_ip_txs_cmd_width_adapter|uncompressor                                                                                                                                                                                                                                                                   ; 53    ; 4              ; 0            ; 4              ; 46     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_descriptor_write_to_pcie_ip_txs_cmd_width_adapter                                                                                                                                                                                                                                                                                ; 127   ; 12             ; 0            ; 12             ; 158    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_descriptor_read_to_pcie_ip_txs_cmd_width_adapter|uncompressor                                                                                                                                                                                                                                                                    ; 53    ; 4              ; 0            ; 4              ; 46     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_descriptor_read_to_pcie_ip_txs_cmd_width_adapter                                                                                                                                                                                                                                                                                 ; 127   ; 12             ; 0            ; 12             ; 158    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_ip_bar1_0_to_pio_0_s1_cmd_width_adapter                                                                                                                                                                                                                                                                                           ; 163   ; 3              ; 0            ; 3              ; 122    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_004                                                                                                                                                                                                                                                                                                                            ; 124   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_003                                                                                                                                                                                                                                                                                                                            ; 124   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_002|arb|adder                                                                                                                                                                                                                                                                                                                  ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_002|arb                                                                                                                                                                                                                                                                                                                        ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_002                                                                                                                                                                                                                                                                                                                            ; 317   ; 0              ; 0            ; 0              ; 159    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                                                                                                                                                                                                                                  ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_001|arb                                                                                                                                                                                                                                                                                                                        ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_001                                                                                                                                                                                                                                                                                                                            ; 317   ; 0              ; 0            ; 0              ; 159    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                                                                                                                                                                                                      ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux|arb                                                                                                                                                                                                                                                                                                                            ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux                                                                                                                                                                                                                                                                                                                                ; 317   ; 0              ; 0            ; 0              ; 159    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_002                                                                                                                                                                                                                                                                                                                          ; 163   ; 16             ; 2            ; 16             ; 629    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_001                                                                                                                                                                                                                                                                                                                          ; 124   ; 1              ; 2            ; 1              ; 122    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux                                                                                                                                                                                                                                                                                                                              ; 162   ; 9              ; 2            ; 9              ; 472    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_002|arb|adder                                                                                                                                                                                                                                                                                                                  ; 16    ; 4              ; 0            ; 4              ; 8      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_002|arb                                                                                                                                                                                                                                                                                                                        ; 8     ; 0              ; 1            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_002                                                                                                                                                                                                                                                                                                                            ; 631   ; 0              ; 0            ; 0              ; 161    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_001                                                                                                                                                                                                                                                                                                                            ; 124   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux|arb|adder                                                                                                                                                                                                                                                                                                                      ; 12    ; 3              ; 0            ; 3              ; 6      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux|arb                                                                                                                                                                                                                                                                                                                            ; 7     ; 0              ; 1            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux                                                                                                                                                                                                                                                                                                                                ; 474   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux_004                                                                                                                                                                                                                                                                                                                          ; 124   ; 1              ; 2            ; 1              ; 122    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux_003                                                                                                                                                                                                                                                                                                                          ; 124   ; 1              ; 2            ; 1              ; 122    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux_002                                                                                                                                                                                                                                                                                                                          ; 161   ; 4              ; 2            ; 4              ; 315    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux_001                                                                                                                                                                                                                                                                                                                          ; 165   ; 4              ; 5            ; 4              ; 315    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux                                                                                                                                                                                                                                                                                                                              ; 165   ; 4              ; 5            ; 4              ; 315    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pio_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                                                                                                                                                                                                                                          ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pio_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                                                                                                                                                                                                                                   ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pio_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                                                                                                                                                                                                                                          ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pio_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                                                                                                                                                                                                                                   ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pio_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                                                                                                                                                                                                                                          ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pio_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                                                                                                                                                                                                                                   ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pio_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                                                                                                                                                                                                                                          ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pio_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                                                                                                                                                                                                                                   ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pio_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                                                                                                                                                                                                                                          ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pio_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                                                                                                                                                                                                                                   ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pio_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                                                                                                                                                                                                                                          ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pio_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                                                                                                                                                                                                                                   ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pio_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                                                                                                                                                                                                                                          ; 34    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pio_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                                                                                                                                                                                                                                          ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pio_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                                                                                                                                                                                                                                            ; 40    ; 5              ; 0            ; 5              ; 34     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pio_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                                                                                                  ; 124   ; 0              ; 1            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pio_0_s1_burst_adapter                                                                                                                                                                                                                                                                                                                 ; 124   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                                                                                                                                                                                                                                  ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                                                                                                                                                                                                                           ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                                                                                                                                                                                                                                  ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                                                                                                                                                                                                                           ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                                                                                                                                                                                                                                  ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                                                                                                                                                                                                                           ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                                                                                                                                                                                                                                  ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                                                                                                                                                                                                                           ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                                                                                                                                                                                                                                  ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                                                                                                                                                                                                                           ; 22    ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                                                                                                                                                                                                                                  ; 23    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                                                                                                                                                                                                                           ; 22    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                                                                                                                                                                                                                                  ; 34    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                                                                                                                                                                                                                                  ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                                                                                                                                                                                                                                    ; 40    ; 5              ; 0            ; 5              ; 35     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                                                                                          ; 160   ; 0              ; 1            ; 0              ; 158    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_s1_burst_adapter                                                                                                                                                                                                                                                                                                         ; 160   ; 0              ; 0            ; 0              ; 158    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_m_read_limiter                                                                                                                                                                                                                                                                                                                   ; 318   ; 0              ; 0            ; 0              ; 320    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_ip_bar1_0_limiter                                                                                                                                                                                                                                                                                                                 ; 318   ; 0              ; 0            ; 0              ; 320    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_007|the_default_decode                                                                                                                                                                                                                                                                                                          ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_007                                                                                                                                                                                                                                                                                                                             ; 155   ; 0              ; 2            ; 0              ; 158    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_006|the_default_decode                                                                                                                                                                                                                                                                                                          ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_006                                                                                                                                                                                                                                                                                                                             ; 119   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_005|the_default_decode                                                                                                                                                                                                                                                                                                          ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_005                                                                                                                                                                                                                                                                                                                             ; 155   ; 0              ; 2            ; 0              ; 158    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_004|the_default_decode                                                                                                                                                                                                                                                                                                          ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_004                                                                                                                                                                                                                                                                                                                             ; 119   ; 8              ; 5            ; 8              ; 122    ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_003|the_default_decode                                                                                                                                                                                                                                                                                                          ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_003                                                                                                                                                                                                                                                                                                                             ; 119   ; 8              ; 5            ; 8              ; 122    ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_002|the_default_decode                                                                                                                                                                                                                                                                                                          ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_002                                                                                                                                                                                                                                                                                                                             ; 155   ; 0              ; 5            ; 0              ; 158    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_001|the_default_decode                                                                                                                                                                                                                                                                                                          ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_001                                                                                                                                                                                                                                                                                                                             ; 155   ; 0              ; 5            ; 0              ; 158    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router|the_default_decode                                                                                                                                                                                                                                                                                                              ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router                                                                                                                                                                                                                                                                                                                                 ; 155   ; 0              ; 5            ; 0              ; 158    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_ip_txs_agent_rsp_fifo                                                                                                                                                                                                                                                                                                             ; 195   ; 39             ; 0            ; 39             ; 154    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_ip_txs_agent|uncompressor                                                                                                                                                                                                                                                                                                         ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_ip_txs_agent                                                                                                                                                                                                                                                                                                                      ; 452   ; 72             ; 74           ; 72             ; 493    ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pio_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                ; 159   ; 39             ; 0            ; 39             ; 118    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pio_0_s1_agent|uncompressor                                                                                                                                                                                                                                                                                                            ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pio_0_s1_agent                                                                                                                                                                                                                                                                                                                         ; 316   ; 39             ; 42           ; 39             ; 346    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                        ; 195   ; 39             ; 0            ; 39             ; 154    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_s1_agent|uncompressor                                                                                                                                                                                                                                                                                                    ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_s1_agent                                                                                                                                                                                                                                                                                                                 ; 452   ; 72             ; 74           ; 72             ; 487    ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_descriptor_write_agent                                                                                                                                                                                                                                                                                                           ; 199   ; 42             ; 86           ; 42             ; 151    ; 42              ; 42            ; 42              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_descriptor_read_agent                                                                                                                                                                                                                                                                                                            ; 199   ; 42             ; 86           ; 42             ; 151    ; 42              ; 42            ; 42              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_m_write_agent                                                                                                                                                                                                                                                                                                                    ; 272   ; 42             ; 95           ; 42             ; 219    ; 42              ; 42            ; 42              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_m_read_agent                                                                                                                                                                                                                                                                                                                     ; 272   ; 42             ; 95           ; 42             ; 219    ; 42              ; 42            ; 42              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_ip_bar1_0_agent                                                                                                                                                                                                                                                                                                                   ; 278   ; 33             ; 95           ; 33             ; 219    ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_ip_txs_translator                                                                                                                                                                                                                                                                                                                 ; 190   ; 4              ; 1            ; 4              ; 179    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pio_0_s1_translator                                                                                                                                                                                                                                                                                                                    ; 115   ; 6              ; 33           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|onchip_memory_s1_translator                                                                                                                                                                                                                                                                                                            ; 184   ; 7              ; 18           ; 7              ; 155    ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_descriptor_write_translator                                                                                                                                                                                                                                                                                                      ; 116   ; 19             ; 2            ; 19             ; 76     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_descriptor_read_translator                                                                                                                                                                                                                                                                                                       ; 116   ; 51             ; 2            ; 51             ; 109    ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_m_write_translator                                                                                                                                                                                                                                                                                                               ; 184   ; 16             ; 2            ; 16             ; 113    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|sgdma_m_read_translator                                                                                                                                                                                                                                                                                                                ; 184   ; 88             ; 2            ; 88             ; 178    ; 88              ; 88            ; 88              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pcie_ip_bar1_0_translator                                                                                                                                                                                                                                                                                                              ; 190   ; 9              ; 0            ; 9              ; 184    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0                                                                                                                                                                                                                                                                                                                                        ; 514   ; 0              ; 0            ; 0              ; 406    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_stream_fifo|cinnabon_fpga_qsys_sgdma_stream_fifo_stream_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                                             ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_stream_fifo|cinnabon_fpga_qsys_sgdma_stream_fifo_stream_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                                                      ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_stream_fifo|cinnabon_fpga_qsys_sgdma_stream_fifo_stream_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                                                                                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_stream_fifo|cinnabon_fpga_qsys_sgdma_stream_fifo_stream_fifo|auto_generated|dpfifo|two_comparison                                                                                                                                                                                                                     ; 4     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_stream_fifo|cinnabon_fpga_qsys_sgdma_stream_fifo_stream_fifo|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                                                                               ; 4     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_stream_fifo|cinnabon_fpga_qsys_sgdma_stream_fifo_stream_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                                            ; 77    ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_stream_fifo|cinnabon_fpga_qsys_sgdma_stream_fifo_stream_fifo|auto_generated|dpfifo                                                                                                                                                                                                                                    ; 74    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_stream_fifo|cinnabon_fpga_qsys_sgdma_stream_fifo_stream_fifo|auto_generated                                                                                                                                                                                                                                           ; 73    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_stream_fifo                                                                                                                                                                                                                                                                                                           ; 73    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_status_token_fifo|cinnabon_fpga_qsys_sgdma_status_token_fifo_status_token_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                           ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_status_token_fifo|cinnabon_fpga_qsys_sgdma_status_token_fifo_status_token_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_status_token_fifo|cinnabon_fpga_qsys_sgdma_status_token_fifo_status_token_fifo|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                                                             ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_status_token_fifo|cinnabon_fpga_qsys_sgdma_status_token_fifo_status_token_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                          ; 30    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_status_token_fifo|cinnabon_fpga_qsys_sgdma_status_token_fifo_status_token_fifo|auto_generated|dpfifo                                                                                                                                                                                                                  ; 29    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_status_token_fifo|cinnabon_fpga_qsys_sgdma_status_token_fifo_status_token_fifo|auto_generated                                                                                                                                                                                                                         ; 28    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_status_token_fifo                                                                                                                                                                                                                                                                                                     ; 28    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_desc_address_fifo|cinnabon_fpga_qsys_sgdma_desc_address_fifo_desc_address_fifo|subfifo|fifo_state|is_almost_full_compare|auto_generated                                                                                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_desc_address_fifo|cinnabon_fpga_qsys_sgdma_desc_address_fifo_desc_address_fifo|subfifo|fifo_state|is_almost_empty_compare|auto_generated                                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_desc_address_fifo|cinnabon_fpga_qsys_sgdma_desc_address_fifo_desc_address_fifo|subfifo|rd_ptr|auto_generated                                                                                                                                                                                                          ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_desc_address_fifo|cinnabon_fpga_qsys_sgdma_desc_address_fifo_desc_address_fifo|subfifo|last_row_data_out_mux|auto_generated                                                                                                                                                                                           ; 65    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_desc_address_fifo                                                                                                                                                                                                                                                                                                     ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_command_fifo|cinnabon_fpga_qsys_sgdma_command_fifo_command_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_command_fifo|cinnabon_fpga_qsys_sgdma_command_fifo_command_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_command_fifo|cinnabon_fpga_qsys_sgdma_command_fifo_command_fifo|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                                                                            ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_command_fifo|cinnabon_fpga_qsys_sgdma_command_fifo_command_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                                         ; 110   ; 0              ; 0            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_command_fifo|cinnabon_fpga_qsys_sgdma_command_fifo_command_fifo|auto_generated|dpfifo                                                                                                                                                                                                                                 ; 109   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_command_fifo|cinnabon_fpga_qsys_sgdma_command_fifo_command_fifo|auto_generated                                                                                                                                                                                                                                        ; 108   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_command_fifo                                                                                                                                                                                                                                                                                                          ; 108   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_m_write|the_byteenable_gen_which_resides_within_cinnabon_fpga_qsys_sgdma|the_sixty_four_bit_byteenable_FSM|upper_thirty_two_bit_byteenable_FSM|upper_sixteen_bit_byteenable_FSM                                                                                                                                       ; 6     ; 0              ; 2            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_m_write|the_byteenable_gen_which_resides_within_cinnabon_fpga_qsys_sgdma|the_sixty_four_bit_byteenable_FSM|upper_thirty_two_bit_byteenable_FSM|lower_sixteen_bit_byteenable_FSM                                                                                                                                       ; 6     ; 0              ; 2            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_m_write|the_byteenable_gen_which_resides_within_cinnabon_fpga_qsys_sgdma|the_sixty_four_bit_byteenable_FSM|upper_thirty_two_bit_byteenable_FSM                                                                                                                                                                        ; 8     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_m_write|the_byteenable_gen_which_resides_within_cinnabon_fpga_qsys_sgdma|the_sixty_four_bit_byteenable_FSM|lower_thirty_two_bit_byteenable_FSM|upper_sixteen_bit_byteenable_FSM                                                                                                                                       ; 6     ; 0              ; 2            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_m_write|the_byteenable_gen_which_resides_within_cinnabon_fpga_qsys_sgdma|the_sixty_four_bit_byteenable_FSM|lower_thirty_two_bit_byteenable_FSM|lower_sixteen_bit_byteenable_FSM                                                                                                                                       ; 6     ; 0              ; 2            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_m_write|the_byteenable_gen_which_resides_within_cinnabon_fpga_qsys_sgdma|the_sixty_four_bit_byteenable_FSM|lower_thirty_two_bit_byteenable_FSM                                                                                                                                                                        ; 8     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_m_write|the_byteenable_gen_which_resides_within_cinnabon_fpga_qsys_sgdma|the_sixty_four_bit_byteenable_FSM                                                                                                                                                                                                            ; 12    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_m_write|the_byteenable_gen_which_resides_within_cinnabon_fpga_qsys_sgdma                                                                                                                                                                                                                                              ; 12    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_m_write                                                                                                                                                                                                                                                                                                               ; 141   ; 2              ; 16           ; 2              ; 132    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_m_readfifo|the_cinnabon_fpga_qsys_sgdma_m_readfifo_m_readfifo|cinnabon_fpga_qsys_sgdma_m_readfifo_m_readfifo_m_readfifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_m_readfifo|the_cinnabon_fpga_qsys_sgdma_m_readfifo_m_readfifo|cinnabon_fpga_qsys_sgdma_m_readfifo_m_readfifo_m_readfifo|auto_generated|dpfifo|usedw_counter                                                                                                                                                           ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_m_readfifo|the_cinnabon_fpga_qsys_sgdma_m_readfifo_m_readfifo|cinnabon_fpga_qsys_sgdma_m_readfifo_m_readfifo_m_readfifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                              ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_m_readfifo|the_cinnabon_fpga_qsys_sgdma_m_readfifo_m_readfifo|cinnabon_fpga_qsys_sgdma_m_readfifo_m_readfifo_m_readfifo|auto_generated|dpfifo|two_comparison                                                                                                                                                          ; 10    ; 5              ; 0            ; 5              ; 1      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_m_readfifo|the_cinnabon_fpga_qsys_sgdma_m_readfifo_m_readfifo|cinnabon_fpga_qsys_sgdma_m_readfifo_m_readfifo_m_readfifo|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                    ; 10    ; 5              ; 0            ; 5              ; 1      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_m_readfifo|the_cinnabon_fpga_qsys_sgdma_m_readfifo_m_readfifo|cinnabon_fpga_qsys_sgdma_m_readfifo_m_readfifo_m_readfifo|auto_generated|dpfifo|FIFOram                                                                                                                                                                 ; 83    ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_m_readfifo|the_cinnabon_fpga_qsys_sgdma_m_readfifo_m_readfifo|cinnabon_fpga_qsys_sgdma_m_readfifo_m_readfifo_m_readfifo|auto_generated|dpfifo                                                                                                                                                                         ; 74    ; 0              ; 0            ; 0              ; 76     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_m_readfifo|the_cinnabon_fpga_qsys_sgdma_m_readfifo_m_readfifo|cinnabon_fpga_qsys_sgdma_m_readfifo_m_readfifo_m_readfifo|auto_generated                                                                                                                                                                                ; 73    ; 0              ; 0            ; 0              ; 76     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_m_readfifo|the_cinnabon_fpga_qsys_sgdma_m_readfifo_m_readfifo                                                                                                                                                                                                                                                         ; 73    ; 0              ; 0            ; 0              ; 76     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_m_readfifo                                                                                                                                                                                                                                                                                                            ; 74    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_m_read                                                                                                                                                                                                                                                                                                                ; 129   ; 0              ; 13           ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_command_grabber                                                                                                                                                                                                                                                                                                       ; 111   ; 0              ; 5            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_chain|the_descriptor_write_which_resides_within_cinnabon_fpga_qsys_sgdma                                                                                                                                                                                                                                              ; 93    ; 0              ; 16           ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_chain|the_descriptor_read_which_resides_within_cinnabon_fpga_qsys_sgdma|the_descriptor_read_which_resides_within_cinnabon_fpga_qsys_sgdma_control_bits_fifo|descriptor_read_which_resides_within_cinnabon_fpga_qsys_sgdma_control_bits_fifo_controlbitsfifo|subfifo|fifo_state|is_almost_full_compare|auto_generated  ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_chain|the_descriptor_read_which_resides_within_cinnabon_fpga_qsys_sgdma|the_descriptor_read_which_resides_within_cinnabon_fpga_qsys_sgdma_control_bits_fifo|descriptor_read_which_resides_within_cinnabon_fpga_qsys_sgdma_control_bits_fifo_controlbitsfifo|subfifo|fifo_state|is_almost_empty_compare|auto_generated ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_chain|the_descriptor_read_which_resides_within_cinnabon_fpga_qsys_sgdma|the_descriptor_read_which_resides_within_cinnabon_fpga_qsys_sgdma_control_bits_fifo|descriptor_read_which_resides_within_cinnabon_fpga_qsys_sgdma_control_bits_fifo_controlbitsfifo|subfifo|rd_ptr|auto_generated                             ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_chain|the_descriptor_read_which_resides_within_cinnabon_fpga_qsys_sgdma|the_descriptor_read_which_resides_within_cinnabon_fpga_qsys_sgdma_control_bits_fifo|descriptor_read_which_resides_within_cinnabon_fpga_qsys_sgdma_control_bits_fifo_controlbitsfifo|subfifo|last_row_data_out_mux|auto_generated              ; 15    ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_chain|the_descriptor_read_which_resides_within_cinnabon_fpga_qsys_sgdma|the_descriptor_read_which_resides_within_cinnabon_fpga_qsys_sgdma_control_bits_fifo                                                                                                                                                           ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_chain|the_descriptor_read_which_resides_within_cinnabon_fpga_qsys_sgdma                                                                                                                                                                                                                                               ; 106   ; 0              ; 32           ; 0              ; 227    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_chain|the_control_status_slave_which_resides_within_cinnabon_fpga_qsys_sgdma                                                                                                                                                                                                                                          ; 85    ; 0              ; 0            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma|the_cinnabon_fpga_qsys_sgdma_chain                                                                                                                                                                                                                                                                                                                 ; 164   ; 0              ; 0            ; 0              ; 272    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|sgdma                                                                                                                                                                                                                                                                                                                                                    ; 143   ; 0              ; 0            ; 0              ; 269    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pio_0                                                                                                                                                                                                                                                                                                                                                    ; 54    ; 0              ; 16           ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                              ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                  ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|rst_controller                                                                                                                                                                                                                                                                                                                                   ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pipe_interface_internal                                                                                                                                                                                                                                                                                                                          ; 55    ; 17             ; 19           ; 17             ; 52     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|reset_controller_internal|altgx_reset                                                                                                                                                                                                                                                                                                            ; 77    ; 24             ; 38           ; 24             ; 3      ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|reset_controller_internal                                                                                                                                                                                                                                                                                                                        ; 57    ; 8              ; 1            ; 8              ; 11     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|altgx_internal|cinnabon_fpga_qsys_pcie_ip_altgx_internal_alt_c3gxb_avh8_component|pll0|auto_generated                                                                                                                                                                                                                                            ; 3     ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|altgx_internal|cinnabon_fpga_qsys_pcie_ip_altgx_internal_alt_c3gxb_avh8_component                                                                                                                                                                                                                                                                ; 32    ; 6              ; 0            ; 6              ; 27     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|altgx_internal                                                                                                                                                                                                                                                                                                                                   ; 31    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|altpcie_tl_cfg_pipe_inst                                                                                                                                                                                                                                                                                                       ; 93    ; 0              ; 0            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|txcred_patch1                                                                                                                                                                                                                                                                                                                  ; 76    ; 0              ; 25           ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|txcred_patch0                                                                                                                                                                                                                                                                                                                  ; 76    ; 0              ; 25           ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|cntrl_reg|i_cfg_stat                                                                                                                                                                                                                                                                      ; 64    ; 2              ; 0            ; 2              ; 33     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|cntrl_reg|i_interrupt|readfail_sync                                                                                                                                                                                                                                                       ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|cntrl_reg|i_interrupt|writefail_sync                                                                                                                                                                                                                                                      ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|cntrl_reg|i_interrupt|datadiscard_sync                                                                                                                                                                                                                                                    ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|cntrl_reg|i_interrupt                                                                                                                                                                                                                                                                     ; 120   ; 22             ; 11           ; 22             ; 76     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|cntrl_reg|i_p2a_mb|altsyncram_component|auto_generated                                                                                                                                                                                                                                    ; 42    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|cntrl_reg|i_p2a_mb                                                                                                                                                                                                                                                                        ; 56    ; 4              ; 5            ; 4              ; 41     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|cntrl_reg|i_a2p_mb|altsyncram_component|auto_generated                                                                                                                                                                                                                                    ; 42    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|cntrl_reg|i_a2p_mb                                                                                                                                                                                                                                                                        ; 56    ; 4              ; 5            ; 4              ; 41     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|cntrl_reg|i_avalon                                                                                                                                                                                                                                                                        ; 285   ; 32             ; 0            ; 32             ; 139    ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|cntrl_reg                                                                                                                                                                                                                                                                                 ; 307   ; 81             ; 135          ; 81             ; 195    ; 81              ; 81            ; 81              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|tx_cntrl|tx_output_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                                                   ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|tx_cntrl|tx_output_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                                                            ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|tx_cntrl|tx_output_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|tx_cntrl|tx_output_fifo|auto_generated|dpfifo|two_comparison                                                                                                                                                                                                                           ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|tx_cntrl|tx_output_fifo|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                                                                                     ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|tx_cntrl|tx_output_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                                                  ; 78    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|tx_cntrl|tx_output_fifo|auto_generated|dpfifo                                                                                                                                                                                                                                          ; 71    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|tx_cntrl|tx_output_fifo|auto_generated                                                                                                                                                                                                                                                 ; 70    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|tx_cntrl                                                                                                                                                                                                                                                                               ; 595   ; 36             ; 225          ; 36             ; 132    ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|tx_cpl_buff|auto_generated                                                                                                                                                                                                                                                             ; 81    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|rd_bypass_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|rd_bypass_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|rd_bypass_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|rd_bypass_fifo|auto_generated|dpfifo|two_comparison                                                                                                                                                                                                                                    ; 12    ; 6              ; 0            ; 6              ; 1      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|rd_bypass_fifo|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                                                                                              ; 12    ; 6              ; 0            ; 6              ; 1      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|rd_bypass_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                                                           ; 115   ; 0              ; 0            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|rd_bypass_fifo|auto_generated|dpfifo                                                                                                                                                                                                                                                   ; 104   ; 0              ; 0            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|rd_bypass_fifo|auto_generated                                                                                                                                                                                                                                                          ; 103   ; 0              ; 0            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|wrdat_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|wrdat_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                                                                         ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|wrdat_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|wrdat_fifo|auto_generated|dpfifo|two_comparison                                                                                                                                                                                                                                        ; 12    ; 6              ; 0            ; 6              ; 1      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|wrdat_fifo|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                                                                                                  ; 12    ; 6              ; 0            ; 6              ; 1      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|wrdat_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                                                               ; 80    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|wrdat_fifo|auto_generated|dpfifo                                                                                                                                                                                                                                                       ; 69    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|wrdat_fifo|auto_generated                                                                                                                                                                                                                                                              ; 68    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txcmd_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txcmd_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                                                                         ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txcmd_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txcmd_fifo|auto_generated|dpfifo|two_comparison                                                                                                                                                                                                                                        ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txcmd_fifo|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                                                                                                  ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txcmd_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                                                               ; 111   ; 0              ; 0            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txcmd_fifo|auto_generated|dpfifo                                                                                                                                                                                                                                                       ; 104   ; 0              ; 0            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txcmd_fifo|auto_generated                                                                                                                                                                                                                                                              ; 103   ; 0              ; 0            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txresp                                                                                                                                                                                                                                                                                 ; 111   ; 40             ; 44           ; 40             ; 109    ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|a2p_addr_trans|fixtrans                                                                                                                                                                                                                                                                ; 43    ; 67             ; 10           ; 67             ; 100    ; 67              ; 67            ; 67              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|a2p_addr_trans                                                                                                                                                                                                                                                                         ; 92    ; 0              ; 39           ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txavl|pendingrd_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txavl|pendingrd_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                                                               ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txavl|pendingrd_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txavl|pendingrd_fifo|auto_generated|dpfifo|two_comparison                                                                                                                                                                                                                              ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txavl|pendingrd_fifo|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                                                                                        ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txavl|pendingrd_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                                                     ; 22    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txavl|pendingrd_fifo|auto_generated|dpfifo                                                                                                                                                                                                                                             ; 15    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txavl|pendingrd_fifo|auto_generated                                                                                                                                                                                                                                                    ; 14    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx|txavl                                                                                                                                                                                                                                                                                  ; 316   ; 11             ; 77           ; 11             ; 135    ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|tx                                                                                                                                                                                                                                                                                        ; 641   ; 0              ; 0            ; 0              ; 155    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|cpl_ram|auto_generated                                                                                                                                                                                                                                                                 ; 86    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|rxavl_resp                                                                                                                                                                                                                                                                             ; 76    ; 0              ; 4            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|pndgtxrd_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                                                             ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|pndgtxrd_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                                                                      ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|pndgtxrd_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                                                                                                         ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|pndgtxrd_fifo|auto_generated|dpfifo|two_comparison                                                                                                                                                                                                                                     ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|pndgtxrd_fifo|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                                                                                               ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|pndgtxrd_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                                                            ; 69    ; 0              ; 0            ; 0              ; 57     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|pndgtxrd_fifo|auto_generated|dpfifo                                                                                                                                                                                                                                                    ; 62    ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|pndgtxrd_fifo|auto_generated                                                                                                                                                                                                                                                           ; 61    ; 0              ; 0            ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|rx_pcie_cntrl|p2a_addr_trans                                                                                                                                                                                                                                                           ; 491   ; 0              ; 60           ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|rx_pcie_cntrl|rx_input_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|rx_pcie_cntrl|rx_input_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                                                        ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|rx_pcie_cntrl|rx_input_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                                                                                           ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|rx_pcie_cntrl|rx_input_fifo|auto_generated|dpfifo|two_comparison                                                                                                                                                                                                                       ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|rx_pcie_cntrl|rx_input_fifo|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                                                                                 ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|rx_pcie_cntrl|rx_input_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                                              ; 94    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|rx_pcie_cntrl|rx_input_fifo|auto_generated|dpfifo                                                                                                                                                                                                                                      ; 87    ; 0              ; 0            ; 0              ; 87     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|rx_pcie_cntrl|rx_input_fifo|auto_generated                                                                                                                                                                                                                                             ; 86    ; 0              ; 0            ; 0              ; 87     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx|rx_pcie_cntrl                                                                                                                                                                                                                                                                          ; 641   ; 23             ; 77           ; 23             ; 953    ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge|rx                                                                                                                                                                                                                                                                                        ; 633   ; 456            ; 0            ; 456            ; 937    ; 456             ; 456           ; 456             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|avalon_stream_hip_qsys.avalon_bridge                                                                                                                                                                                                                                                                                           ; 869   ; 123            ; 270          ; 123            ; 859    ; 123             ; 123           ; 123             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|altpcie_pcie_reconfig_bridge0                                                                                                                                                                                                                                                                                                  ; 30    ; 0              ; 0            ; 0              ; 22     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip|g_reset_controller.alt4gxb_reset_controller0                                                                                                                                                                                                                                                                                   ; 7     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip|pcie_internal_hip                                                                                                                                                                                                                                                                                                                                ; 994   ; 638            ; 0            ; 638            ; 375    ; 638             ; 638           ; 638             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pcie_ip                                                                                                                                                                                                                                                                                                                                                  ; 379   ; 0              ; 0            ; 0              ; 352    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|onchip_memory|the_altsyncram|auto_generated|mux5                                                                                                                                                                                                                                                                                                         ; 129   ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|onchip_memory|the_altsyncram|auto_generated|mux4                                                                                                                                                                                                                                                                                                         ; 129   ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|onchip_memory|the_altsyncram|auto_generated|decode3                                                                                                                                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|onchip_memory|the_altsyncram|auto_generated|decode2                                                                                                                                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|onchip_memory|the_altsyncram|auto_generated                                                                                                                                                                                                                                                                                                              ; 178   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|onchip_memory                                                                                                                                                                                                                                                                                                                                            ; 185   ; 1              ; 2            ; 1              ; 128    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0                                                                                                                                                                                                                                                                                                                                                          ; 110   ; 5              ; 0            ; 5              ; 1      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uuu|adcraw_inst                                                                                                                                                                                                                                                                                                                                             ; 2     ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uuu|bram1_inst|altsyncram_component|auto_generated                                                                                                                                                                                                                                                                                                          ; 75    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uuu|bram1_inst                                                                                                                                                                                                                                                                                                                                              ; 75    ; 9              ; 0            ; 9              ; 64     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uuu                                                                                                                                                                                                                                                                                                                                                         ; 3     ; 1              ; 0            ; 1              ; 87     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_100|altpll_component|auto_generated                                                                                                                                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_100                                                                                                                                                                                                                                                                                                                                                     ; 2     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0k|nco_ii_0|ux710isdr                                                                                                                                                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0k|nco_ii_0|blk1                                                                                                                                                                                                                                                                                                                                           ; 39    ; 0              ; 17           ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0k|nco_ii_0|blk0                                                                                                                                                                                                                                                                                                                                           ; 39    ; 0              ; 17           ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0k|nco_ii_0|ux0136                                                                                                                                                                                                                                                                                                                                         ; 72    ; 0              ; 0            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0k|nco_ii_0|m0                                                                                                                                                                                                                                                                                                                                             ; 74    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0k|nco_ii_0|m1                                                                                                                                                                                                                                                                                                                                             ; 74    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0k|nco_ii_0|ux0123                                                                                                                                                                                                                                                                                                                                         ; 10    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0k|nco_ii_0|ux0122                                                                                                                                                                                                                                                                                                                                         ; 10    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0k|nco_ii_0|ux0220                                                                                                                                                                                                                                                                                                                                         ; 18    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0k|nco_ii_0|ux008                                                                                                                                                                                                                                                                                                                                          ; 19    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0k|nco_ii_0|ux0219                                                                                                                                                                                                                                                                                                                                         ; 32    ; 0              ; 11           ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0k|nco_ii_0|ux002                                                                                                                                                                                                                                                                                                                                          ; 28    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0k|nco_ii_0|ux001                                                                                                                                                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0k|nco_ii_0|ux000                                                                                                                                                                                                                                                                                                                                          ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0k|nco_ii_0                                                                                                                                                                                                                                                                                                                                                ; 35    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0k                                                                                                                                                                                                                                                                                                                                                         ; 35    ; 38             ; 0            ; 38             ; 19     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
