# ЛР №1: Метод активизации одномерного пути

## Введение

Метод активизации одномерного пути — это базовый метод построения тестов для обнаружения неисправностей в комбинационных цифровых схемах. Метод позволяет систематически находить тестовые наборы для каждой неисправности типа stuck-at (константная неисправность).

## Основные понятия

### Константные неисправности (Stuck-At Faults)

- **Stuck-at-0 (SA0)**: полюс постоянно имеет значение 0
- **Stuck-at-1 (SA1)**: полюс постоянно имеет значение 1

Эти неисправности моделируют ~80% реальных дефектов в цифровых схемах.

### Характеристические неисправности

Для комбинационных схем тестируются:
- Входные полюса
- Выходы логических элементов (ветви разветвления)

Для схемы с N входами и M элементов получаем **2×(N+M)** характеристических неисправностей.

## Алгоритм метода

### Этап 1: Условие наблюдаемости

Определить условия, при которых неисправность на полюсе **проявляется**.

**Пример**: Для элемента AND с неисправностью SA0 на выходе нужно, чтобы в исправной схеме выход был равен 1, то есть все входы = 1.

### Этап 2: Выбор пути

Выбирается путь от неисправного полюса до одного из выходов схемы. Путь представляет собой цепочку логических элементов.

**Пример пути**: `F3 → F4 → F5` (от элемента F3 через F4 к выходу F5)

### Этап 3: Условие активности пути

Для каждого элемента на пути определяются условия, при которых изменение на его входе **пропагируется** на выход.

**Правила активности**:
- **AND/NAND**: остальные входы = 1
- **OR/NOR**: остальные входы = 0
- **NOT**: условий нет (всегда активен)
- **XOR**: один из входов = 0 (не инвертирует)

### Этап 4: Решение системы

Объединяются условия наблюдаемости и активности, решается система относительно входных переменных схемы.

**Методы решения**:
- Перебор (для малого числа входов)
- Символьные вычисления
- Обратный ход по схеме

### Этап 5: Верификация

Полученный тестовый набор проверяется симуляцией:
1. Вычислить выход для исправной схемы
2. Вычислить выход для схемы с неисправностью
3. Убедиться, что выходы различаются

## Пример

Для схемы:
```
F1 = NAND(x1, x2)
F3 = NOR(F2, x6)
F5 = OR(F1, F4)
```

Найдём тест для неисправности **F3/0** (stuck-at-0 на выходе F3):

1. **Наблюдаемость**: F3 должен быть = 1 (все входы NOR = 0)
   - F2 = 0, x6 = 0

2. **Путь**: F3 → F4 → F5

3. **Активность F4 (AND)**: второй вход x3 = 1

4. **Активность F5 (OR)**: второй вход F1 = 0
   - Для NAND F1=0 нужен хотя бы один вход = 0, например x1=0

5. **Решение**: x1=0, x2=любое, x3=1, F2=0, x6=0

6. **Тест**: `001...` (где F2 зависит от x4)

## Сложность метода

- **Временная сложность**: O(N × 2^n) в худшем случае (N неисправностей, n входов)
- **Покрытие**: 100% для одиночных stuck-at неисправностей
- **Размер тестового множества**: до 2N тестов

## Преимущества

✅ Простота понимания и реализации  
✅ Гарантированное 100% покрытие характеристических неисправностей  
✅ Детерминированный результат  
✅ Подходит для ручного анализа небольших схем

## Недостатки

❌ Большое число тестов (каждая неисправность — отдельный тест)  
❌ Не использует свойства избыточности  
❌ Не оптимален по числу тестов

## Применение

Метод используется:
- В учебных целях (понимание основ тестирования)
- Для малых критичных схем (полное покрытие обязательно)
- Как базовый алгоритм в САПР для генерации начального множества тестов
- Для верификации других методов тестирования

## Связь с другими методами

- **ЛР2 (D-алгоритм)** — расширение метода, использует многомерные пути и кубическое представление
- **ЛР3 (LFSR)** — использует найденные тесты для оптимизации псевдослучайного тестирования

