Timing Analyzer report for UART_OKBE
Fri Mar  8 22:49:55 2024
Quartus Prime Version 22.1std.1 Build 917 02/14/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 22.1std.1 Build 917 02/14/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; UART_OKBE                                              ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE6E22C8                                            ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.8%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 174.73 MHz ; 174.73 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -4.723 ; -346.338           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.433 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -160.622                         ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                 ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -4.723 ; RX:rx_inst|clock_cnt[24] ; RX:rx_inst|clock_cnt[14] ; clk          ; clk         ; 1.000        ; -0.578     ; 5.146      ;
; -4.718 ; RX:rx_inst|clock_cnt[15] ; RX:rx_inst|clock_cnt[14] ; clk          ; clk         ; 1.000        ; -0.578     ; 5.141      ;
; -4.714 ; RX:rx_inst|clock_cnt[24] ; RX:rx_inst|clock_cnt[18] ; clk          ; clk         ; 1.000        ; -0.578     ; 5.137      ;
; -4.713 ; RX:rx_inst|clock_cnt[24] ; RX:rx_inst|clock_cnt[13] ; clk          ; clk         ; 1.000        ; -0.578     ; 5.136      ;
; -4.709 ; RX:rx_inst|clock_cnt[15] ; RX:rx_inst|clock_cnt[18] ; clk          ; clk         ; 1.000        ; -0.578     ; 5.132      ;
; -4.708 ; RX:rx_inst|clock_cnt[15] ; RX:rx_inst|clock_cnt[13] ; clk          ; clk         ; 1.000        ; -0.578     ; 5.131      ;
; -4.707 ; RX:rx_inst|clock_cnt[24] ; RX:rx_inst|clock_cnt[20] ; clk          ; clk         ; 1.000        ; -0.578     ; 5.130      ;
; -4.702 ; RX:rx_inst|clock_cnt[15] ; RX:rx_inst|clock_cnt[20] ; clk          ; clk         ; 1.000        ; -0.578     ; 5.125      ;
; -4.660 ; RX:rx_inst|clock_cnt[17] ; RX:rx_inst|clock_cnt[14] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.580      ;
; -4.652 ; RX:rx_inst|clock_cnt[18] ; RX:rx_inst|clock_cnt[14] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.572      ;
; -4.651 ; RX:rx_inst|clock_cnt[17] ; RX:rx_inst|clock_cnt[18] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.571      ;
; -4.650 ; RX:rx_inst|clock_cnt[24] ; RX:rx_inst|clock_cnt[17] ; clk          ; clk         ; 1.000        ; -0.578     ; 5.073      ;
; -4.650 ; RX:rx_inst|clock_cnt[17] ; RX:rx_inst|clock_cnt[13] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.570      ;
; -4.649 ; RX:rx_inst|clock_cnt[24] ; RX:rx_inst|clock_cnt[19] ; clk          ; clk         ; 1.000        ; -0.578     ; 5.072      ;
; -4.648 ; RX:rx_inst|clock_cnt[24] ; RX:rx_inst|clock_cnt[16] ; clk          ; clk         ; 1.000        ; -0.578     ; 5.071      ;
; -4.647 ; RX:rx_inst|clock_cnt[24] ; RX:rx_inst|clock_cnt[22] ; clk          ; clk         ; 1.000        ; -0.578     ; 5.070      ;
; -4.646 ; RX:rx_inst|clock_cnt[24] ; RX:rx_inst|clock_cnt[21] ; clk          ; clk         ; 1.000        ; -0.578     ; 5.069      ;
; -4.645 ; RX:rx_inst|clock_cnt[15] ; RX:rx_inst|clock_cnt[17] ; clk          ; clk         ; 1.000        ; -0.578     ; 5.068      ;
; -4.644 ; RX:rx_inst|clock_cnt[17] ; RX:rx_inst|clock_cnt[20] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.564      ;
; -4.644 ; RX:rx_inst|clock_cnt[15] ; RX:rx_inst|clock_cnt[19] ; clk          ; clk         ; 1.000        ; -0.578     ; 5.067      ;
; -4.643 ; RX:rx_inst|clock_cnt[18] ; RX:rx_inst|clock_cnt[18] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.563      ;
; -4.643 ; RX:rx_inst|clock_cnt[15] ; RX:rx_inst|clock_cnt[16] ; clk          ; clk         ; 1.000        ; -0.578     ; 5.066      ;
; -4.642 ; RX:rx_inst|clock_cnt[18] ; RX:rx_inst|clock_cnt[13] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.562      ;
; -4.642 ; RX:rx_inst|clock_cnt[15] ; RX:rx_inst|clock_cnt[22] ; clk          ; clk         ; 1.000        ; -0.578     ; 5.065      ;
; -4.641 ; RX:rx_inst|clock_cnt[15] ; RX:rx_inst|clock_cnt[21] ; clk          ; clk         ; 1.000        ; -0.578     ; 5.064      ;
; -4.636 ; RX:rx_inst|clock_cnt[18] ; RX:rx_inst|clock_cnt[20] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.556      ;
; -4.592 ; RX:rx_inst|clock_cnt[23] ; RX:rx_inst|clock_cnt[14] ; clk          ; clk         ; 1.000        ; -0.578     ; 5.015      ;
; -4.587 ; RX:rx_inst|clock_cnt[17] ; RX:rx_inst|clock_cnt[17] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.507      ;
; -4.586 ; RX:rx_inst|clock_cnt[17] ; RX:rx_inst|clock_cnt[19] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.506      ;
; -4.585 ; RX:rx_inst|clock_cnt[17] ; RX:rx_inst|clock_cnt[16] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.505      ;
; -4.584 ; RX:rx_inst|clock_cnt[17] ; RX:rx_inst|clock_cnt[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.504      ;
; -4.583 ; RX:rx_inst|clock_cnt[23] ; RX:rx_inst|clock_cnt[18] ; clk          ; clk         ; 1.000        ; -0.578     ; 5.006      ;
; -4.583 ; RX:rx_inst|clock_cnt[17] ; RX:rx_inst|clock_cnt[21] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.503      ;
; -4.582 ; RX:rx_inst|clock_cnt[23] ; RX:rx_inst|clock_cnt[13] ; clk          ; clk         ; 1.000        ; -0.578     ; 5.005      ;
; -4.579 ; RX:rx_inst|clock_cnt[18] ; RX:rx_inst|clock_cnt[17] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.499      ;
; -4.578 ; RX:rx_inst|clock_cnt[18] ; RX:rx_inst|clock_cnt[19] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.498      ;
; -4.577 ; RX:rx_inst|clock_cnt[18] ; RX:rx_inst|clock_cnt[16] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.497      ;
; -4.576 ; RX:rx_inst|clock_cnt[23] ; RX:rx_inst|clock_cnt[20] ; clk          ; clk         ; 1.000        ; -0.578     ; 4.999      ;
; -4.576 ; RX:rx_inst|clock_cnt[18] ; RX:rx_inst|clock_cnt[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.496      ;
; -4.575 ; RX:rx_inst|clock_cnt[18] ; RX:rx_inst|clock_cnt[21] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.495      ;
; -4.564 ; RX:rx_inst|clock_cnt[14] ; RX:rx_inst|clock_cnt[14] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.484      ;
; -4.555 ; RX:rx_inst|clock_cnt[13] ; RX:rx_inst|clock_cnt[14] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.475      ;
; -4.555 ; RX:rx_inst|clock_cnt[14] ; RX:rx_inst|clock_cnt[18] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.475      ;
; -4.554 ; RX:rx_inst|clock_cnt[14] ; RX:rx_inst|clock_cnt[13] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.474      ;
; -4.548 ; RX:rx_inst|clock_cnt[14] ; RX:rx_inst|clock_cnt[20] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.468      ;
; -4.546 ; RX:rx_inst|clock_cnt[13] ; RX:rx_inst|clock_cnt[18] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.466      ;
; -4.545 ; RX:rx_inst|clock_cnt[13] ; RX:rx_inst|clock_cnt[13] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.465      ;
; -4.543 ; RX:rx_inst|clock_cnt[24] ; RX:rx_inst|clock_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.576     ; 4.968      ;
; -4.539 ; RX:rx_inst|clock_cnt[13] ; RX:rx_inst|clock_cnt[20] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.459      ;
; -4.538 ; RX:rx_inst|clock_cnt[15] ; RX:rx_inst|clock_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.576     ; 4.963      ;
; -4.519 ; RX:rx_inst|clock_cnt[23] ; RX:rx_inst|clock_cnt[17] ; clk          ; clk         ; 1.000        ; -0.578     ; 4.942      ;
; -4.518 ; RX:rx_inst|clock_cnt[23] ; RX:rx_inst|clock_cnt[19] ; clk          ; clk         ; 1.000        ; -0.578     ; 4.941      ;
; -4.517 ; RX:rx_inst|clock_cnt[23] ; RX:rx_inst|clock_cnt[16] ; clk          ; clk         ; 1.000        ; -0.578     ; 4.940      ;
; -4.516 ; RX:rx_inst|clock_cnt[23] ; RX:rx_inst|clock_cnt[22] ; clk          ; clk         ; 1.000        ; -0.578     ; 4.939      ;
; -4.515 ; RX:rx_inst|clock_cnt[23] ; RX:rx_inst|clock_cnt[21] ; clk          ; clk         ; 1.000        ; -0.578     ; 4.938      ;
; -4.491 ; RX:rx_inst|clock_cnt[14] ; RX:rx_inst|clock_cnt[17] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.411      ;
; -4.490 ; RX:rx_inst|clock_cnt[14] ; RX:rx_inst|clock_cnt[19] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.410      ;
; -4.489 ; RX:rx_inst|clock_cnt[14] ; RX:rx_inst|clock_cnt[16] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.409      ;
; -4.488 ; RX:rx_inst|clock_cnt[14] ; RX:rx_inst|clock_cnt[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.408      ;
; -4.487 ; RX:rx_inst|clock_cnt[14] ; RX:rx_inst|clock_cnt[21] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.407      ;
; -4.482 ; RX:rx_inst|clock_cnt[13] ; RX:rx_inst|clock_cnt[17] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.402      ;
; -4.481 ; RX:rx_inst|clock_cnt[13] ; RX:rx_inst|clock_cnt[19] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.401      ;
; -4.480 ; RX:rx_inst|clock_cnt[13] ; RX:rx_inst|clock_cnt[16] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.400      ;
; -4.480 ; RX:rx_inst|clock_cnt[17] ; RX:rx_inst|clock_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.079     ; 5.402      ;
; -4.479 ; RX:rx_inst|clock_cnt[13] ; RX:rx_inst|clock_cnt[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.399      ;
; -4.478 ; RX:rx_inst|clock_cnt[13] ; RX:rx_inst|clock_cnt[21] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.398      ;
; -4.472 ; RX:rx_inst|clock_cnt[18] ; RX:rx_inst|clock_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.079     ; 5.394      ;
; -4.459 ; RX:rx_inst|clock_cnt[26] ; RX:rx_inst|clock_cnt[14] ; clk          ; clk         ; 1.000        ; -0.583     ; 4.877      ;
; -4.450 ; RX:rx_inst|clock_cnt[26] ; RX:rx_inst|clock_cnt[18] ; clk          ; clk         ; 1.000        ; -0.583     ; 4.868      ;
; -4.449 ; RX:rx_inst|clock_cnt[26] ; RX:rx_inst|clock_cnt[13] ; clk          ; clk         ; 1.000        ; -0.583     ; 4.867      ;
; -4.448 ; RX:rx_inst|clock_cnt[20] ; RX:rx_inst|clock_cnt[14] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.368      ;
; -4.445 ; RX:rx_inst|clock_cnt[24] ; RX:rx_inst|clock_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.576     ; 4.870      ;
; -4.443 ; RX:rx_inst|clock_cnt[26] ; RX:rx_inst|clock_cnt[20] ; clk          ; clk         ; 1.000        ; -0.583     ; 4.861      ;
; -4.440 ; RX:rx_inst|clock_cnt[24] ; RX:rx_inst|clock_cnt[27] ; clk          ; clk         ; 1.000        ; -0.573     ; 4.868      ;
; -4.440 ; RX:rx_inst|clock_cnt[24] ; RX:rx_inst|clock_cnt[28] ; clk          ; clk         ; 1.000        ; -0.573     ; 4.868      ;
; -4.440 ; RX:rx_inst|clock_cnt[15] ; RX:rx_inst|clock_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.576     ; 4.865      ;
; -4.439 ; RX:rx_inst|clock_cnt[20] ; RX:rx_inst|clock_cnt[18] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.359      ;
; -4.438 ; RX:rx_inst|clock_cnt[20] ; RX:rx_inst|clock_cnt[13] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.358      ;
; -4.437 ; RX:rx_inst|clock_cnt[22] ; RX:rx_inst|clock_cnt[14] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.357      ;
; -4.435 ; RX:rx_inst|clock_cnt[15] ; RX:rx_inst|clock_cnt[27] ; clk          ; clk         ; 1.000        ; -0.573     ; 4.863      ;
; -4.435 ; RX:rx_inst|clock_cnt[15] ; RX:rx_inst|clock_cnt[28] ; clk          ; clk         ; 1.000        ; -0.573     ; 4.863      ;
; -4.432 ; RX:rx_inst|clock_cnt[20] ; RX:rx_inst|clock_cnt[20] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.352      ;
; -4.429 ; RX:rx_inst|clock_cnt[21] ; RX:rx_inst|clock_cnt[14] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.349      ;
; -4.428 ; RX:rx_inst|clock_cnt[22] ; RX:rx_inst|clock_cnt[18] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.348      ;
; -4.427 ; RX:rx_inst|clock_cnt[22] ; RX:rx_inst|clock_cnt[13] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.347      ;
; -4.421 ; RX:rx_inst|clock_cnt[22] ; RX:rx_inst|clock_cnt[20] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.341      ;
; -4.420 ; RX:rx_inst|clock_cnt[21] ; RX:rx_inst|clock_cnt[18] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.340      ;
; -4.419 ; RX:rx_inst|clock_cnt[21] ; RX:rx_inst|clock_cnt[13] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.339      ;
; -4.413 ; RX:rx_inst|clock_cnt[21] ; RX:rx_inst|clock_cnt[20] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.333      ;
; -4.412 ; RX:rx_inst|clock_cnt[23] ; RX:rx_inst|clock_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.576     ; 4.837      ;
; -4.386 ; RX:rx_inst|clock_cnt[26] ; RX:rx_inst|clock_cnt[17] ; clk          ; clk         ; 1.000        ; -0.583     ; 4.804      ;
; -4.385 ; RX:rx_inst|clock_cnt[26] ; RX:rx_inst|clock_cnt[19] ; clk          ; clk         ; 1.000        ; -0.583     ; 4.803      ;
; -4.384 ; RX:rx_inst|clock_cnt[26] ; RX:rx_inst|clock_cnt[16] ; clk          ; clk         ; 1.000        ; -0.583     ; 4.802      ;
; -4.384 ; RX:rx_inst|clock_cnt[14] ; RX:rx_inst|clock_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.079     ; 5.306      ;
; -4.383 ; RX:rx_inst|clock_cnt[26] ; RX:rx_inst|clock_cnt[22] ; clk          ; clk         ; 1.000        ; -0.583     ; 4.801      ;
; -4.382 ; RX:rx_inst|clock_cnt[26] ; RX:rx_inst|clock_cnt[21] ; clk          ; clk         ; 1.000        ; -0.583     ; 4.800      ;
; -4.382 ; RX:rx_inst|clock_cnt[17] ; RX:rx_inst|clock_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.079     ; 5.304      ;
; -4.377 ; RX:rx_inst|clock_cnt[17] ; RX:rx_inst|clock_cnt[27] ; clk          ; clk         ; 1.000        ; -0.076     ; 5.302      ;
; -4.377 ; RX:rx_inst|clock_cnt[17] ; RX:rx_inst|clock_cnt[28] ; clk          ; clk         ; 1.000        ; -0.076     ; 5.302      ;
; -4.375 ; RX:rx_inst|clock_cnt[20] ; RX:rx_inst|clock_cnt[17] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.295      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                 ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.433 ; state[0]                 ; state[0]                 ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; RX:rx_inst|data_valid    ; RX:rx_inst|data_valid    ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; RX:rx_inst|state.stop    ; RX:rx_inst|state.stop    ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; RX:rx_inst|state.00      ; RX:rx_inst|state.00      ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; RX:rx_inst|state.read    ; RX:rx_inst|state.read    ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.452 ; TX:TX_inst|bit_cnt[1]    ; TX:TX_inst|bit_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; TX:TX_inst|bit_cnt[2]    ; TX:TX_inst|bit_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; TX:TX_inst|bit_cnt[3]    ; TX:TX_inst|bit_cnt[3]    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; TX:TX_inst|state.write   ; TX:TX_inst|state.write   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; data_tx_valid            ; data_tx_valid            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.464 ; TX:TX_inst|bit_cnt[0]    ; TX:TX_inst|bit_cnt[0]    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.758      ;
; 0.506 ; RX:rx_inst|data_r[7]     ; RX:rx_inst|data_r[6]     ; clk          ; clk         ; 0.000        ; 0.082      ; 0.800      ;
; 0.523 ; TX:TX_inst|bit_cnt[0]    ; TX:TX_inst|bit_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.817      ;
; 0.525 ; TX:TX_inst|bit_cnt[0]    ; TX:TX_inst|bit_cnt[3]    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.819      ;
; 0.666 ; RX:rx_inst|data_r[6]     ; data[6]                  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.960      ;
; 0.692 ; RX:rx_inst|bit_cnt[4]    ; RX:rx_inst|bit_cnt[4]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.985      ;
; 0.695 ; RX:rx_inst|data_r[5]     ; data[5]                  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.989      ;
; 0.723 ; RX:rx_inst|data_r[0]     ; data[0]                  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.017      ;
; 0.740 ; TX:TX_inst|clock_cnt[1]  ; TX:TX_inst|clock_cnt[1]  ; clk          ; clk         ; 0.000        ; 0.102      ; 1.054      ;
; 0.745 ; RX:rx_inst|data_r[1]     ; data[1]                  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.039      ;
; 0.747 ; RX:rx_inst|bit_cnt[2]    ; RX:rx_inst|bit_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.759 ; TX:TX_inst|clock_cnt[15] ; TX:TX_inst|clock_cnt[15] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.053      ;
; 0.760 ; TX:TX_inst|clock_cnt[13] ; TX:TX_inst|clock_cnt[13] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; TX:TX_inst|clock_cnt[11] ; TX:TX_inst|clock_cnt[11] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; TX:TX_inst|clock_cnt[5]  ; TX:TX_inst|clock_cnt[5]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.761 ; TX:TX_inst|clock_cnt[19] ; TX:TX_inst|clock_cnt[19] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; TX:TX_inst|clock_cnt[27] ; TX:TX_inst|clock_cnt[27] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; TX:TX_inst|clock_cnt[29] ; TX:TX_inst|clock_cnt[29] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; TX:TX_inst|clock_cnt[21] ; TX:TX_inst|clock_cnt[21] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; TX:TX_inst|clock_cnt[17] ; TX:TX_inst|clock_cnt[17] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; TX:TX_inst|clock_cnt[9]  ; TX:TX_inst|clock_cnt[9]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; TX:TX_inst|clock_cnt[7]  ; TX:TX_inst|clock_cnt[7]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; TX:TX_inst|clock_cnt[2]  ; TX:TX_inst|clock_cnt[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.763 ; TX:TX_inst|clock_cnt[14] ; TX:TX_inst|clock_cnt[14] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; TX:TX_inst|clock_cnt[31] ; TX:TX_inst|clock_cnt[31] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; TX:TX_inst|clock_cnt[16] ; TX:TX_inst|clock_cnt[16] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; TX:TX_inst|clock_cnt[22] ; TX:TX_inst|clock_cnt[22] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; TX:TX_inst|clock_cnt[23] ; TX:TX_inst|clock_cnt[23] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; TX:TX_inst|clock_cnt[25] ; TX:TX_inst|clock_cnt[25] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; TX:TX_inst|clock_cnt[18] ; TX:TX_inst|clock_cnt[18] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; TX:TX_inst|clock_cnt[8]  ; TX:TX_inst|clock_cnt[8]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.058      ;
; 0.765 ; TX:TX_inst|clock_cnt[20] ; TX:TX_inst|clock_cnt[20] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; TX:TX_inst|clock_cnt[30] ; TX:TX_inst|clock_cnt[30] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; TX:TX_inst|clock_cnt[28] ; TX:TX_inst|clock_cnt[28] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; TX:TX_inst|clock_cnt[26] ; TX:TX_inst|clock_cnt[26] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; TX:TX_inst|clock_cnt[24] ; TX:TX_inst|clock_cnt[24] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.772 ; TX:TX_inst|bit_cnt[1]    ; TX:TX_inst|bit_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.066      ;
; 0.773 ; TX:TX_inst|bit_cnt[2]    ; TX:TX_inst|bit_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.067      ;
; 0.773 ; TX:TX_inst|bit_cnt[1]    ; TX:TX_inst|bit_cnt[3]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.067      ;
; 0.774 ; TX:TX_inst|bit_cnt[2]    ; TX:TX_inst|bit_cnt[3]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.068      ;
; 0.777 ; RX:rx_inst|bit_cnt[0]    ; RX:rx_inst|bit_cnt[0]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.070      ;
; 0.778 ; RX:rx_inst|data_r[7]     ; data[7]                  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.072      ;
; 0.782 ; RX:rx_inst|bit_cnt[0]    ; RX:rx_inst|bit_cnt[3]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.075      ;
; 0.782 ; TX:TX_inst|bit_cnt[0]    ; TX:TX_inst|bit_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.076      ;
; 0.793 ; TX:TX_inst|bit_cnt[3]    ; TX:TX_inst|bit_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.087      ;
; 0.794 ; RX:rx_inst|data_r[3]     ; data[3]                  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.088      ;
; 0.805 ; RX:rx_inst|state.read    ; RX:rx_inst|data_valid    ; clk          ; clk         ; 0.000        ; 0.101      ; 1.118      ;
; 0.869 ; RX:rx_inst|data_r[1]     ; RX:rx_inst|data_r[0]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.162      ;
; 0.893 ; RX:rx_inst|data_r[4]     ; data[4]                  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.187      ;
; 0.895 ; RX:rx_inst|data_r[4]     ; RX:rx_inst|data_r[3]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.189      ;
; 0.931 ; RX:rx_inst|data_r[3]     ; RX:rx_inst|data_r[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.224      ;
; 0.961 ; RX:rx_inst|data_r[6]     ; RX:rx_inst|data_r[5]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.254      ;
; 0.971 ; RX:rx_inst|bit_cnt[1]    ; RX:rx_inst|bit_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.264      ;
; 0.980 ; RX:rx_inst|bit_cnt[0]    ; RX:rx_inst|state.stop    ; clk          ; clk         ; 0.000        ; 0.578      ; 1.770      ;
; 0.985 ; state[0]                 ; data_tx_valid            ; clk          ; clk         ; 0.000        ; -0.396     ; 0.801      ;
; 0.991 ; RX:rx_inst|bit_cnt[0]    ; RX:rx_inst|state.read    ; clk          ; clk         ; 0.000        ; 0.578      ; 1.781      ;
; 1.007 ; data_tx_valid            ; TX:TX_inst|state.write   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.300      ;
; 1.043 ; data[5]                  ; TX:TX_inst|data[6]       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.337      ;
; 1.044 ; data[1]                  ; TX:TX_inst|data[2]       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.338      ;
; 1.045 ; data[7]                  ; TX:TX_inst|data[8]       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.339      ;
; 1.051 ; data[3]                  ; TX:TX_inst|data[4]       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.345      ;
; 1.060 ; RX:rx_inst|bit_cnt[1]    ; RX:rx_inst|bit_cnt[3]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.353      ;
; 1.100 ; RX:rx_inst|bit_cnt[3]    ; RX:rx_inst|bit_cnt[4]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.115 ; TX:TX_inst|clock_cnt[13] ; TX:TX_inst|clock_cnt[14] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.409      ;
; 1.115 ; TX:TX_inst|clock_cnt[15] ; TX:TX_inst|clock_cnt[16] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.408      ;
; 1.115 ; RX:rx_inst|bit_cnt[0]    ; RX:rx_inst|bit_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.408      ;
; 1.116 ; TX:TX_inst|clock_cnt[17] ; TX:TX_inst|clock_cnt[18] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; TX:TX_inst|clock_cnt[7]  ; TX:TX_inst|clock_cnt[8]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.410      ;
; 1.116 ; TX:TX_inst|clock_cnt[19] ; TX:TX_inst|clock_cnt[20] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; TX:TX_inst|clock_cnt[21] ; TX:TX_inst|clock_cnt[22] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; TX:TX_inst|clock_cnt[29] ; TX:TX_inst|clock_cnt[30] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; TX:TX_inst|clock_cnt[27] ; TX:TX_inst|clock_cnt[28] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; RX:rx_inst|bit_cnt[2]    ; RX:rx_inst|bit_cnt[4]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; TX:TX_inst|clock_cnt[25] ; TX:TX_inst|clock_cnt[26] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; TX:TX_inst|clock_cnt[23] ; TX:TX_inst|clock_cnt[24] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.124 ; data_tx_valid            ; state[0]                 ; clk          ; clk         ; 0.000        ; 0.578      ; 1.914      ;
; 1.124 ; RX:rx_inst|bit_cnt[0]    ; RX:rx_inst|bit_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.417      ;
; 1.124 ; TX:TX_inst|clock_cnt[14] ; TX:TX_inst|clock_cnt[15] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.418      ;
; 1.124 ; TX:TX_inst|clock_cnt[16] ; TX:TX_inst|clock_cnt[17] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.417      ;
; 1.125 ; TX:TX_inst|clock_cnt[18] ; TX:TX_inst|clock_cnt[19] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; TX:TX_inst|clock_cnt[8]  ; TX:TX_inst|clock_cnt[9]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.419      ;
; 1.125 ; TX:TX_inst|clock_cnt[22] ; TX:TX_inst|clock_cnt[23] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.126 ; TX:TX_inst|clock_cnt[20] ; TX:TX_inst|clock_cnt[21] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; TX:TX_inst|clock_cnt[30] ; TX:TX_inst|clock_cnt[31] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.419      ;
; 1.127 ; TX:TX_inst|clock_cnt[26] ; TX:TX_inst|clock_cnt[27] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; TX:TX_inst|clock_cnt[28] ; TX:TX_inst|clock_cnt[29] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; TX:TX_inst|clock_cnt[24] ; TX:TX_inst|clock_cnt[25] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.129 ; RX:rx_inst|data_r[2]     ; RX:rx_inst|data_r[1]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.422      ;
; 1.133 ; TX:TX_inst|clock_cnt[16] ; TX:TX_inst|clock_cnt[18] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.426      ;
; 1.134 ; TX:TX_inst|clock_cnt[14] ; TX:TX_inst|clock_cnt[16] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.427      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 184.77 MHz ; 184.77 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -4.412 ; -315.900          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.383 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -160.622                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                  ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -4.412 ; RX:rx_inst|clock_cnt[24] ; RX:rx_inst|clock_cnt[14] ; clk          ; clk         ; 1.000        ; -0.540     ; 4.874      ;
; -4.407 ; RX:rx_inst|clock_cnt[24] ; RX:rx_inst|clock_cnt[18] ; clk          ; clk         ; 1.000        ; -0.540     ; 4.869      ;
; -4.406 ; RX:rx_inst|clock_cnt[24] ; RX:rx_inst|clock_cnt[13] ; clk          ; clk         ; 1.000        ; -0.540     ; 4.868      ;
; -4.401 ; RX:rx_inst|clock_cnt[24] ; RX:rx_inst|clock_cnt[20] ; clk          ; clk         ; 1.000        ; -0.540     ; 4.863      ;
; -4.400 ; RX:rx_inst|clock_cnt[15] ; RX:rx_inst|clock_cnt[14] ; clk          ; clk         ; 1.000        ; -0.540     ; 4.862      ;
; -4.395 ; RX:rx_inst|clock_cnt[15] ; RX:rx_inst|clock_cnt[18] ; clk          ; clk         ; 1.000        ; -0.540     ; 4.857      ;
; -4.394 ; RX:rx_inst|clock_cnt[15] ; RX:rx_inst|clock_cnt[13] ; clk          ; clk         ; 1.000        ; -0.540     ; 4.856      ;
; -4.389 ; RX:rx_inst|clock_cnt[15] ; RX:rx_inst|clock_cnt[20] ; clk          ; clk         ; 1.000        ; -0.540     ; 4.851      ;
; -4.341 ; RX:rx_inst|clock_cnt[24] ; RX:rx_inst|clock_cnt[17] ; clk          ; clk         ; 1.000        ; -0.540     ; 4.803      ;
; -4.340 ; RX:rx_inst|clock_cnt[24] ; RX:rx_inst|clock_cnt[19] ; clk          ; clk         ; 1.000        ; -0.540     ; 4.802      ;
; -4.338 ; RX:rx_inst|clock_cnt[24] ; RX:rx_inst|clock_cnt[16] ; clk          ; clk         ; 1.000        ; -0.540     ; 4.800      ;
; -4.337 ; RX:rx_inst|clock_cnt[24] ; RX:rx_inst|clock_cnt[21] ; clk          ; clk         ; 1.000        ; -0.540     ; 4.799      ;
; -4.337 ; RX:rx_inst|clock_cnt[24] ; RX:rx_inst|clock_cnt[22] ; clk          ; clk         ; 1.000        ; -0.540     ; 4.799      ;
; -4.329 ; RX:rx_inst|clock_cnt[15] ; RX:rx_inst|clock_cnt[17] ; clk          ; clk         ; 1.000        ; -0.540     ; 4.791      ;
; -4.328 ; RX:rx_inst|clock_cnt[15] ; RX:rx_inst|clock_cnt[19] ; clk          ; clk         ; 1.000        ; -0.540     ; 4.790      ;
; -4.326 ; RX:rx_inst|clock_cnt[15] ; RX:rx_inst|clock_cnt[16] ; clk          ; clk         ; 1.000        ; -0.540     ; 4.788      ;
; -4.325 ; RX:rx_inst|clock_cnt[15] ; RX:rx_inst|clock_cnt[21] ; clk          ; clk         ; 1.000        ; -0.540     ; 4.787      ;
; -4.325 ; RX:rx_inst|clock_cnt[15] ; RX:rx_inst|clock_cnt[22] ; clk          ; clk         ; 1.000        ; -0.540     ; 4.787      ;
; -4.322 ; RX:rx_inst|clock_cnt[17] ; RX:rx_inst|clock_cnt[14] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.251      ;
; -4.317 ; RX:rx_inst|clock_cnt[17] ; RX:rx_inst|clock_cnt[18] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.246      ;
; -4.317 ; RX:rx_inst|clock_cnt[18] ; RX:rx_inst|clock_cnt[14] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.246      ;
; -4.316 ; RX:rx_inst|clock_cnt[17] ; RX:rx_inst|clock_cnt[13] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.245      ;
; -4.312 ; RX:rx_inst|clock_cnt[18] ; RX:rx_inst|clock_cnt[18] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.241      ;
; -4.311 ; RX:rx_inst|clock_cnt[17] ; RX:rx_inst|clock_cnt[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.240      ;
; -4.311 ; RX:rx_inst|clock_cnt[18] ; RX:rx_inst|clock_cnt[13] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.240      ;
; -4.306 ; RX:rx_inst|clock_cnt[18] ; RX:rx_inst|clock_cnt[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.235      ;
; -4.289 ; RX:rx_inst|clock_cnt[23] ; RX:rx_inst|clock_cnt[14] ; clk          ; clk         ; 1.000        ; -0.540     ; 4.751      ;
; -4.284 ; RX:rx_inst|clock_cnt[23] ; RX:rx_inst|clock_cnt[18] ; clk          ; clk         ; 1.000        ; -0.540     ; 4.746      ;
; -4.283 ; RX:rx_inst|clock_cnt[23] ; RX:rx_inst|clock_cnt[13] ; clk          ; clk         ; 1.000        ; -0.540     ; 4.745      ;
; -4.278 ; RX:rx_inst|clock_cnt[23] ; RX:rx_inst|clock_cnt[20] ; clk          ; clk         ; 1.000        ; -0.540     ; 4.740      ;
; -4.251 ; RX:rx_inst|clock_cnt[17] ; RX:rx_inst|clock_cnt[17] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.180      ;
; -4.250 ; RX:rx_inst|clock_cnt[17] ; RX:rx_inst|clock_cnt[19] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.179      ;
; -4.248 ; RX:rx_inst|clock_cnt[17] ; RX:rx_inst|clock_cnt[16] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.177      ;
; -4.247 ; RX:rx_inst|clock_cnt[17] ; RX:rx_inst|clock_cnt[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.176      ;
; -4.247 ; RX:rx_inst|clock_cnt[17] ; RX:rx_inst|clock_cnt[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.176      ;
; -4.246 ; RX:rx_inst|clock_cnt[18] ; RX:rx_inst|clock_cnt[17] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.175      ;
; -4.245 ; RX:rx_inst|clock_cnt[18] ; RX:rx_inst|clock_cnt[19] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.174      ;
; -4.243 ; RX:rx_inst|clock_cnt[18] ; RX:rx_inst|clock_cnt[16] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.172      ;
; -4.242 ; RX:rx_inst|clock_cnt[18] ; RX:rx_inst|clock_cnt[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.171      ;
; -4.242 ; RX:rx_inst|clock_cnt[18] ; RX:rx_inst|clock_cnt[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.171      ;
; -4.235 ; RX:rx_inst|clock_cnt[24] ; RX:rx_inst|clock_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.538     ; 4.699      ;
; -4.234 ; RX:rx_inst|clock_cnt[14] ; RX:rx_inst|clock_cnt[14] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.163      ;
; -4.229 ; RX:rx_inst|clock_cnt[13] ; RX:rx_inst|clock_cnt[14] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.158      ;
; -4.229 ; RX:rx_inst|clock_cnt[14] ; RX:rx_inst|clock_cnt[18] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.158      ;
; -4.228 ; RX:rx_inst|clock_cnt[14] ; RX:rx_inst|clock_cnt[13] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.157      ;
; -4.224 ; RX:rx_inst|clock_cnt[13] ; RX:rx_inst|clock_cnt[18] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.153      ;
; -4.223 ; RX:rx_inst|clock_cnt[13] ; RX:rx_inst|clock_cnt[13] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.152      ;
; -4.223 ; RX:rx_inst|clock_cnt[14] ; RX:rx_inst|clock_cnt[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.152      ;
; -4.223 ; RX:rx_inst|clock_cnt[15] ; RX:rx_inst|clock_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.538     ; 4.687      ;
; -4.218 ; RX:rx_inst|clock_cnt[13] ; RX:rx_inst|clock_cnt[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.147      ;
; -4.218 ; RX:rx_inst|clock_cnt[23] ; RX:rx_inst|clock_cnt[17] ; clk          ; clk         ; 1.000        ; -0.540     ; 4.680      ;
; -4.217 ; RX:rx_inst|clock_cnt[23] ; RX:rx_inst|clock_cnt[19] ; clk          ; clk         ; 1.000        ; -0.540     ; 4.679      ;
; -4.215 ; RX:rx_inst|clock_cnt[23] ; RX:rx_inst|clock_cnt[16] ; clk          ; clk         ; 1.000        ; -0.540     ; 4.677      ;
; -4.214 ; RX:rx_inst|clock_cnt[23] ; RX:rx_inst|clock_cnt[21] ; clk          ; clk         ; 1.000        ; -0.540     ; 4.676      ;
; -4.214 ; RX:rx_inst|clock_cnt[23] ; RX:rx_inst|clock_cnt[22] ; clk          ; clk         ; 1.000        ; -0.540     ; 4.676      ;
; -4.163 ; RX:rx_inst|clock_cnt[14] ; RX:rx_inst|clock_cnt[17] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.092      ;
; -4.162 ; RX:rx_inst|clock_cnt[14] ; RX:rx_inst|clock_cnt[19] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.091      ;
; -4.160 ; RX:rx_inst|clock_cnt[14] ; RX:rx_inst|clock_cnt[16] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.089      ;
; -4.159 ; RX:rx_inst|clock_cnt[14] ; RX:rx_inst|clock_cnt[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.088      ;
; -4.159 ; RX:rx_inst|clock_cnt[14] ; RX:rx_inst|clock_cnt[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.088      ;
; -4.158 ; RX:rx_inst|clock_cnt[13] ; RX:rx_inst|clock_cnt[17] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.087      ;
; -4.157 ; RX:rx_inst|clock_cnt[13] ; RX:rx_inst|clock_cnt[19] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.086      ;
; -4.155 ; RX:rx_inst|clock_cnt[13] ; RX:rx_inst|clock_cnt[16] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.084      ;
; -4.154 ; RX:rx_inst|clock_cnt[13] ; RX:rx_inst|clock_cnt[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.083      ;
; -4.154 ; RX:rx_inst|clock_cnt[13] ; RX:rx_inst|clock_cnt[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.083      ;
; -4.147 ; RX:rx_inst|clock_cnt[26] ; RX:rx_inst|clock_cnt[14] ; clk          ; clk         ; 1.000        ; -0.543     ; 4.606      ;
; -4.145 ; RX:rx_inst|clock_cnt[17] ; RX:rx_inst|clock_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.071     ; 5.076      ;
; -4.144 ; RX:rx_inst|clock_cnt[24] ; RX:rx_inst|clock_cnt[27] ; clk          ; clk         ; 1.000        ; -0.536     ; 4.610      ;
; -4.144 ; RX:rx_inst|clock_cnt[24] ; RX:rx_inst|clock_cnt[28] ; clk          ; clk         ; 1.000        ; -0.536     ; 4.610      ;
; -4.144 ; RX:rx_inst|clock_cnt[20] ; RX:rx_inst|clock_cnt[14] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.073      ;
; -4.142 ; RX:rx_inst|clock_cnt[26] ; RX:rx_inst|clock_cnt[18] ; clk          ; clk         ; 1.000        ; -0.543     ; 4.601      ;
; -4.141 ; RX:rx_inst|clock_cnt[26] ; RX:rx_inst|clock_cnt[13] ; clk          ; clk         ; 1.000        ; -0.543     ; 4.600      ;
; -4.140 ; RX:rx_inst|clock_cnt[18] ; RX:rx_inst|clock_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.071     ; 5.071      ;
; -4.139 ; RX:rx_inst|clock_cnt[20] ; RX:rx_inst|clock_cnt[18] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.068      ;
; -4.138 ; RX:rx_inst|clock_cnt[20] ; RX:rx_inst|clock_cnt[13] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.067      ;
; -4.136 ; RX:rx_inst|clock_cnt[26] ; RX:rx_inst|clock_cnt[20] ; clk          ; clk         ; 1.000        ; -0.543     ; 4.595      ;
; -4.133 ; RX:rx_inst|clock_cnt[20] ; RX:rx_inst|clock_cnt[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.062      ;
; -4.132 ; RX:rx_inst|clock_cnt[15] ; RX:rx_inst|clock_cnt[27] ; clk          ; clk         ; 1.000        ; -0.536     ; 4.598      ;
; -4.132 ; RX:rx_inst|clock_cnt[15] ; RX:rx_inst|clock_cnt[28] ; clk          ; clk         ; 1.000        ; -0.536     ; 4.598      ;
; -4.121 ; RX:rx_inst|clock_cnt[22] ; RX:rx_inst|clock_cnt[14] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.050      ;
; -4.116 ; RX:rx_inst|clock_cnt[21] ; RX:rx_inst|clock_cnt[14] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.045      ;
; -4.116 ; RX:rx_inst|clock_cnt[22] ; RX:rx_inst|clock_cnt[18] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.045      ;
; -4.115 ; RX:rx_inst|clock_cnt[22] ; RX:rx_inst|clock_cnt[13] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.044      ;
; -4.112 ; RX:rx_inst|clock_cnt[23] ; RX:rx_inst|clock_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.538     ; 4.576      ;
; -4.111 ; RX:rx_inst|clock_cnt[21] ; RX:rx_inst|clock_cnt[18] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.040      ;
; -4.110 ; RX:rx_inst|clock_cnt[21] ; RX:rx_inst|clock_cnt[13] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.039      ;
; -4.110 ; RX:rx_inst|clock_cnt[22] ; RX:rx_inst|clock_cnt[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.039      ;
; -4.105 ; RX:rx_inst|clock_cnt[21] ; RX:rx_inst|clock_cnt[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.034      ;
; -4.098 ; RX:rx_inst|clock_cnt[24] ; RX:rx_inst|clock_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.538     ; 4.562      ;
; -4.086 ; RX:rx_inst|clock_cnt[15] ; RX:rx_inst|clock_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.538     ; 4.550      ;
; -4.076 ; RX:rx_inst|clock_cnt[26] ; RX:rx_inst|clock_cnt[17] ; clk          ; clk         ; 1.000        ; -0.543     ; 4.535      ;
; -4.075 ; RX:rx_inst|clock_cnt[26] ; RX:rx_inst|clock_cnt[19] ; clk          ; clk         ; 1.000        ; -0.543     ; 4.534      ;
; -4.073 ; RX:rx_inst|clock_cnt[20] ; RX:rx_inst|clock_cnt[17] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.002      ;
; -4.073 ; RX:rx_inst|clock_cnt[26] ; RX:rx_inst|clock_cnt[16] ; clk          ; clk         ; 1.000        ; -0.543     ; 4.532      ;
; -4.072 ; RX:rx_inst|clock_cnt[20] ; RX:rx_inst|clock_cnt[19] ; clk          ; clk         ; 1.000        ; -0.073     ; 5.001      ;
; -4.072 ; RX:rx_inst|clock_cnt[26] ; RX:rx_inst|clock_cnt[21] ; clk          ; clk         ; 1.000        ; -0.543     ; 4.531      ;
; -4.072 ; RX:rx_inst|clock_cnt[26] ; RX:rx_inst|clock_cnt[22] ; clk          ; clk         ; 1.000        ; -0.543     ; 4.531      ;
; -4.070 ; RX:rx_inst|clock_cnt[20] ; RX:rx_inst|clock_cnt[16] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.999      ;
; -4.069 ; RX:rx_inst|clock_cnt[20] ; RX:rx_inst|clock_cnt[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.998      ;
; -4.069 ; RX:rx_inst|clock_cnt[20] ; RX:rx_inst|clock_cnt[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.998      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                  ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.383 ; state[0]                 ; state[0]                 ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; RX:rx_inst|data_valid    ; RX:rx_inst|data_valid    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; RX:rx_inst|state.stop    ; RX:rx_inst|state.stop    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; RX:rx_inst|state.00      ; RX:rx_inst|state.00      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; RX:rx_inst|state.read    ; RX:rx_inst|state.read    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.400 ; TX:TX_inst|state.write   ; TX:TX_inst|state.write   ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.401 ; TX:TX_inst|bit_cnt[1]    ; TX:TX_inst|bit_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; TX:TX_inst|bit_cnt[2]    ; TX:TX_inst|bit_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; TX:TX_inst|bit_cnt[3]    ; TX:TX_inst|bit_cnt[3]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; data_tx_valid            ; data_tx_valid            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.416 ; TX:TX_inst|bit_cnt[0]    ; TX:TX_inst|bit_cnt[0]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.476 ; RX:rx_inst|data_r[7]     ; RX:rx_inst|data_r[6]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.744      ;
; 0.483 ; TX:TX_inst|bit_cnt[0]    ; TX:TX_inst|bit_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.751      ;
; 0.485 ; TX:TX_inst|bit_cnt[0]    ; TX:TX_inst|bit_cnt[3]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.753      ;
; 0.619 ; RX:rx_inst|data_r[6]     ; data[6]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.887      ;
; 0.627 ; RX:rx_inst|bit_cnt[4]    ; RX:rx_inst|bit_cnt[4]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.895      ;
; 0.644 ; RX:rx_inst|data_r[0]     ; data[0]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.912      ;
; 0.655 ; RX:rx_inst|data_r[5]     ; data[5]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.923      ;
; 0.687 ; TX:TX_inst|clock_cnt[1]  ; TX:TX_inst|clock_cnt[1]  ; clk          ; clk         ; 0.000        ; 0.092      ; 0.974      ;
; 0.693 ; RX:rx_inst|data_r[1]     ; data[1]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.961      ;
; 0.696 ; RX:rx_inst|bit_cnt[2]    ; RX:rx_inst|bit_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.964      ;
; 0.704 ; TX:TX_inst|clock_cnt[15] ; TX:TX_inst|clock_cnt[15] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; TX:TX_inst|clock_cnt[13] ; TX:TX_inst|clock_cnt[13] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; TX:TX_inst|clock_cnt[5]  ; TX:TX_inst|clock_cnt[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.705 ; TX:TX_inst|clock_cnt[29] ; TX:TX_inst|clock_cnt[29] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; TX:TX_inst|clock_cnt[21] ; TX:TX_inst|clock_cnt[21] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; TX:TX_inst|clock_cnt[19] ; TX:TX_inst|clock_cnt[19] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; TX:TX_inst|clock_cnt[11] ; TX:TX_inst|clock_cnt[11] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; TX:TX_inst|clock_cnt[27] ; TX:TX_inst|clock_cnt[27] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; TX:TX_inst|clock_cnt[17] ; TX:TX_inst|clock_cnt[17] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; TX:TX_inst|clock_cnt[22] ; TX:TX_inst|clock_cnt[22] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; TX:TX_inst|clock_cnt[31] ; TX:TX_inst|clock_cnt[31] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; TX:TX_inst|clock_cnt[9]  ; TX:TX_inst|clock_cnt[9]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; TX:TX_inst|clock_cnt[23] ; TX:TX_inst|clock_cnt[23] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; TX:TX_inst|clock_cnt[25] ; TX:TX_inst|clock_cnt[25] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; TX:TX_inst|clock_cnt[7]  ; TX:TX_inst|clock_cnt[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.709 ; TX:TX_inst|clock_cnt[14] ; TX:TX_inst|clock_cnt[14] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; TX:TX_inst|clock_cnt[16] ; TX:TX_inst|clock_cnt[16] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; TX:TX_inst|clock_cnt[2]  ; TX:TX_inst|clock_cnt[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.710 ; TX:TX_inst|clock_cnt[18] ; TX:TX_inst|clock_cnt[18] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.711 ; TX:TX_inst|clock_cnt[20] ; TX:TX_inst|clock_cnt[20] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; TX:TX_inst|clock_cnt[28] ; TX:TX_inst|clock_cnt[28] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; TX:TX_inst|clock_cnt[30] ; TX:TX_inst|clock_cnt[30] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; TX:TX_inst|clock_cnt[26] ; TX:TX_inst|clock_cnt[26] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; TX:TX_inst|clock_cnt[8]  ; TX:TX_inst|clock_cnt[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.712 ; TX:TX_inst|clock_cnt[24] ; TX:TX_inst|clock_cnt[24] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.717 ; TX:TX_inst|bit_cnt[1]    ; TX:TX_inst|bit_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.985      ;
; 0.718 ; TX:TX_inst|bit_cnt[1]    ; TX:TX_inst|bit_cnt[3]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.986      ;
; 0.719 ; TX:TX_inst|bit_cnt[2]    ; TX:TX_inst|bit_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.987      ;
; 0.720 ; TX:TX_inst|bit_cnt[2]    ; TX:TX_inst|bit_cnt[3]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.988      ;
; 0.725 ; RX:rx_inst|data_r[7]     ; data[7]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.993      ;
; 0.725 ; TX:TX_inst|bit_cnt[0]    ; TX:TX_inst|bit_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.993      ;
; 0.728 ; RX:rx_inst|bit_cnt[0]    ; RX:rx_inst|bit_cnt[0]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.996      ;
; 0.733 ; RX:rx_inst|bit_cnt[0]    ; RX:rx_inst|bit_cnt[3]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.001      ;
; 0.738 ; RX:rx_inst|data_r[3]     ; data[3]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.006      ;
; 0.738 ; TX:TX_inst|bit_cnt[3]    ; TX:TX_inst|bit_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.006      ;
; 0.756 ; RX:rx_inst|state.read    ; RX:rx_inst|data_valid    ; clk          ; clk         ; 0.000        ; 0.091      ; 1.042      ;
; 0.798 ; RX:rx_inst|data_r[1]     ; RX:rx_inst|data_r[0]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.066      ;
; 0.821 ; RX:rx_inst|data_r[4]     ; RX:rx_inst|data_r[3]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.089      ;
; 0.821 ; RX:rx_inst|data_r[4]     ; data[4]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.089      ;
; 0.853 ; RX:rx_inst|data_r[3]     ; RX:rx_inst|data_r[2]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.121      ;
; 0.870 ; RX:rx_inst|bit_cnt[1]    ; RX:rx_inst|bit_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.138      ;
; 0.876 ; RX:rx_inst|data_r[6]     ; RX:rx_inst|data_r[5]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.144      ;
; 0.899 ; data_tx_valid            ; TX:TX_inst|state.write   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.168      ;
; 0.916 ; state[0]                 ; data_tx_valid            ; clk          ; clk         ; 0.000        ; -0.375     ; 0.736      ;
; 0.921 ; RX:rx_inst|bit_cnt[0]    ; RX:rx_inst|state.stop    ; clk          ; clk         ; 0.000        ; 0.539      ; 1.655      ;
; 0.931 ; RX:rx_inst|bit_cnt[0]    ; RX:rx_inst|state.read    ; clk          ; clk         ; 0.000        ; 0.539      ; 1.665      ;
; 0.932 ; data[1]                  ; TX:TX_inst|data[2]       ; clk          ; clk         ; 0.000        ; 0.075      ; 1.202      ;
; 0.933 ; data[5]                  ; TX:TX_inst|data[6]       ; clk          ; clk         ; 0.000        ; 0.075      ; 1.203      ;
; 0.934 ; data[7]                  ; TX:TX_inst|data[8]       ; clk          ; clk         ; 0.000        ; 0.075      ; 1.204      ;
; 0.940 ; data[3]                  ; TX:TX_inst|data[4]       ; clk          ; clk         ; 0.000        ; 0.075      ; 1.210      ;
; 0.974 ; data_tx_valid            ; state[0]                 ; clk          ; clk         ; 0.000        ; 0.539      ; 1.708      ;
; 0.991 ; RX:rx_inst|bit_cnt[1]    ; RX:rx_inst|bit_cnt[3]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.259      ;
; 1.018 ; RX:rx_inst|data_r[2]     ; RX:rx_inst|data_r[1]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.286      ;
; 1.019 ; RX:rx_inst|bit_cnt[3]    ; RX:rx_inst|bit_cnt[4]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.287      ;
; 1.023 ; RX:rx_inst|bit_cnt[0]    ; RX:rx_inst|bit_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.291      ;
; 1.026 ; TX:TX_inst|clock_cnt[13] ; TX:TX_inst|clock_cnt[14] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; TX:TX_inst|clock_cnt[15] ; TX:TX_inst|clock_cnt[16] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; TX:TX_inst|clock_cnt[22] ; TX:TX_inst|clock_cnt[23] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.027 ; TX:TX_inst|clock_cnt[14] ; TX:TX_inst|clock_cnt[15] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; TX:TX_inst|clock_cnt[16] ; TX:TX_inst|clock_cnt[17] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; TX:TX_inst|clock_cnt[21] ; TX:TX_inst|clock_cnt[22] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; TX:TX_inst|clock_cnt[19] ; TX:TX_inst|clock_cnt[20] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; TX:TX_inst|clock_cnt[29] ; TX:TX_inst|clock_cnt[30] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.028 ; TX:TX_inst|clock_cnt[20] ; TX:TX_inst|clock_cnt[21] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; TX:TX_inst|clock_cnt[18] ; TX:TX_inst|clock_cnt[19] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; TX:TX_inst|clock_cnt[27] ; TX:TX_inst|clock_cnt[28] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.029 ; TX:TX_inst|clock_cnt[28] ; TX:TX_inst|clock_cnt[29] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; TX:TX_inst|clock_cnt[26] ; TX:TX_inst|clock_cnt[27] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; TX:TX_inst|clock_cnt[30] ; TX:TX_inst|clock_cnt[31] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; TX:TX_inst|clock_cnt[8]  ; TX:TX_inst|clock_cnt[9]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.030 ; TX:TX_inst|clock_cnt[24] ; TX:TX_inst|clock_cnt[25] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.298      ;
; 1.030 ; TX:TX_inst|clock_cnt[17] ; TX:TX_inst|clock_cnt[18] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.298      ;
; 1.030 ; RX:rx_inst|bit_cnt[2]    ; RX:rx_inst|bit_cnt[4]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.298      ;
; 1.032 ; TX:TX_inst|clock_cnt[25] ; TX:TX_inst|clock_cnt[26] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.300      ;
; 1.032 ; TX:TX_inst|clock_cnt[7]  ; TX:TX_inst|clock_cnt[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.300      ;
; 1.032 ; TX:TX_inst|clock_cnt[23] ; TX:TX_inst|clock_cnt[24] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.300      ;
; 1.038 ; RX:rx_inst|bit_cnt[0]    ; RX:rx_inst|bit_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.306      ;
; 1.041 ; TX:TX_inst|clock_cnt[22] ; TX:TX_inst|clock_cnt[24] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.309      ;
; 1.043 ; TX:TX_inst|clock_cnt[14] ; TX:TX_inst|clock_cnt[16] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.311      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.464 ; -88.441           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -116.352                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                  ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -1.464 ; RX:rx_inst|clock_cnt[18] ; RX:rx_inst|clock_cnt[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.415      ;
; -1.463 ; RX:rx_inst|clock_cnt[15] ; RX:rx_inst|clock_cnt[14] ; clk          ; clk         ; 1.000        ; -0.237     ; 2.213      ;
; -1.463 ; RX:rx_inst|clock_cnt[17] ; RX:rx_inst|clock_cnt[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.414      ;
; -1.456 ; RX:rx_inst|clock_cnt[18] ; RX:rx_inst|clock_cnt[18] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.407      ;
; -1.455 ; RX:rx_inst|clock_cnt[18] ; RX:rx_inst|clock_cnt[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.406      ;
; -1.455 ; RX:rx_inst|clock_cnt[15] ; RX:rx_inst|clock_cnt[18] ; clk          ; clk         ; 1.000        ; -0.237     ; 2.205      ;
; -1.455 ; RX:rx_inst|clock_cnt[17] ; RX:rx_inst|clock_cnt[18] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.406      ;
; -1.454 ; RX:rx_inst|clock_cnt[15] ; RX:rx_inst|clock_cnt[13] ; clk          ; clk         ; 1.000        ; -0.237     ; 2.204      ;
; -1.454 ; RX:rx_inst|clock_cnt[17] ; RX:rx_inst|clock_cnt[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.405      ;
; -1.451 ; RX:rx_inst|clock_cnt[24] ; RX:rx_inst|clock_cnt[14] ; clk          ; clk         ; 1.000        ; -0.237     ; 2.201      ;
; -1.449 ; RX:rx_inst|clock_cnt[18] ; RX:rx_inst|clock_cnt[20] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.400      ;
; -1.448 ; RX:rx_inst|clock_cnt[15] ; RX:rx_inst|clock_cnt[20] ; clk          ; clk         ; 1.000        ; -0.237     ; 2.198      ;
; -1.448 ; RX:rx_inst|clock_cnt[17] ; RX:rx_inst|clock_cnt[20] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.399      ;
; -1.443 ; RX:rx_inst|clock_cnt[24] ; RX:rx_inst|clock_cnt[18] ; clk          ; clk         ; 1.000        ; -0.237     ; 2.193      ;
; -1.442 ; RX:rx_inst|clock_cnt[24] ; RX:rx_inst|clock_cnt[13] ; clk          ; clk         ; 1.000        ; -0.237     ; 2.192      ;
; -1.436 ; RX:rx_inst|clock_cnt[24] ; RX:rx_inst|clock_cnt[20] ; clk          ; clk         ; 1.000        ; -0.237     ; 2.186      ;
; -1.435 ; RX:rx_inst|clock_cnt[18] ; RX:rx_inst|clock_cnt[17] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.386      ;
; -1.434 ; RX:rx_inst|clock_cnt[18] ; RX:rx_inst|clock_cnt[19] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.385      ;
; -1.434 ; RX:rx_inst|clock_cnt[15] ; RX:rx_inst|clock_cnt[17] ; clk          ; clk         ; 1.000        ; -0.237     ; 2.184      ;
; -1.434 ; RX:rx_inst|clock_cnt[17] ; RX:rx_inst|clock_cnt[17] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.385      ;
; -1.433 ; RX:rx_inst|clock_cnt[15] ; RX:rx_inst|clock_cnt[19] ; clk          ; clk         ; 1.000        ; -0.237     ; 2.183      ;
; -1.433 ; RX:rx_inst|clock_cnt[17] ; RX:rx_inst|clock_cnt[19] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.384      ;
; -1.432 ; RX:rx_inst|clock_cnt[18] ; RX:rx_inst|clock_cnt[16] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.383      ;
; -1.431 ; RX:rx_inst|clock_cnt[18] ; RX:rx_inst|clock_cnt[21] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.382      ;
; -1.431 ; RX:rx_inst|clock_cnt[18] ; RX:rx_inst|clock_cnt[22] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.382      ;
; -1.431 ; RX:rx_inst|clock_cnt[15] ; RX:rx_inst|clock_cnt[16] ; clk          ; clk         ; 1.000        ; -0.237     ; 2.181      ;
; -1.431 ; RX:rx_inst|clock_cnt[17] ; RX:rx_inst|clock_cnt[16] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.382      ;
; -1.430 ; RX:rx_inst|clock_cnt[15] ; RX:rx_inst|clock_cnt[21] ; clk          ; clk         ; 1.000        ; -0.237     ; 2.180      ;
; -1.430 ; RX:rx_inst|clock_cnt[17] ; RX:rx_inst|clock_cnt[21] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.381      ;
; -1.430 ; RX:rx_inst|clock_cnt[15] ; RX:rx_inst|clock_cnt[22] ; clk          ; clk         ; 1.000        ; -0.237     ; 2.180      ;
; -1.430 ; RX:rx_inst|clock_cnt[17] ; RX:rx_inst|clock_cnt[22] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.381      ;
; -1.422 ; RX:rx_inst|clock_cnt[24] ; RX:rx_inst|clock_cnt[17] ; clk          ; clk         ; 1.000        ; -0.237     ; 2.172      ;
; -1.421 ; RX:rx_inst|clock_cnt[24] ; RX:rx_inst|clock_cnt[19] ; clk          ; clk         ; 1.000        ; -0.237     ; 2.171      ;
; -1.419 ; RX:rx_inst|clock_cnt[24] ; RX:rx_inst|clock_cnt[16] ; clk          ; clk         ; 1.000        ; -0.237     ; 2.169      ;
; -1.418 ; RX:rx_inst|clock_cnt[24] ; RX:rx_inst|clock_cnt[21] ; clk          ; clk         ; 1.000        ; -0.237     ; 2.168      ;
; -1.418 ; RX:rx_inst|clock_cnt[24] ; RX:rx_inst|clock_cnt[22] ; clk          ; clk         ; 1.000        ; -0.237     ; 2.168      ;
; -1.407 ; RX:rx_inst|clock_cnt[14] ; RX:rx_inst|clock_cnt[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.358      ;
; -1.406 ; RX:rx_inst|clock_cnt[13] ; RX:rx_inst|clock_cnt[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.357      ;
; -1.399 ; RX:rx_inst|clock_cnt[14] ; RX:rx_inst|clock_cnt[18] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.350      ;
; -1.398 ; RX:rx_inst|clock_cnt[13] ; RX:rx_inst|clock_cnt[18] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.349      ;
; -1.398 ; RX:rx_inst|clock_cnt[14] ; RX:rx_inst|clock_cnt[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.349      ;
; -1.397 ; RX:rx_inst|clock_cnt[13] ; RX:rx_inst|clock_cnt[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.348      ;
; -1.396 ; RX:rx_inst|clock_cnt[23] ; RX:rx_inst|clock_cnt[14] ; clk          ; clk         ; 1.000        ; -0.237     ; 2.146      ;
; -1.392 ; RX:rx_inst|clock_cnt[14] ; RX:rx_inst|clock_cnt[20] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.343      ;
; -1.391 ; RX:rx_inst|clock_cnt[13] ; RX:rx_inst|clock_cnt[20] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.342      ;
; -1.388 ; RX:rx_inst|clock_cnt[23] ; RX:rx_inst|clock_cnt[18] ; clk          ; clk         ; 1.000        ; -0.237     ; 2.138      ;
; -1.387 ; RX:rx_inst|clock_cnt[23] ; RX:rx_inst|clock_cnt[13] ; clk          ; clk         ; 1.000        ; -0.237     ; 2.137      ;
; -1.381 ; RX:rx_inst|clock_cnt[23] ; RX:rx_inst|clock_cnt[20] ; clk          ; clk         ; 1.000        ; -0.237     ; 2.131      ;
; -1.378 ; RX:rx_inst|clock_cnt[14] ; RX:rx_inst|clock_cnt[17] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.329      ;
; -1.377 ; RX:rx_inst|clock_cnt[13] ; RX:rx_inst|clock_cnt[17] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.328      ;
; -1.377 ; RX:rx_inst|clock_cnt[14] ; RX:rx_inst|clock_cnt[19] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.328      ;
; -1.376 ; RX:rx_inst|clock_cnt[13] ; RX:rx_inst|clock_cnt[19] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.327      ;
; -1.375 ; RX:rx_inst|clock_cnt[14] ; RX:rx_inst|clock_cnt[16] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.326      ;
; -1.374 ; RX:rx_inst|clock_cnt[20] ; RX:rx_inst|clock_cnt[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.325      ;
; -1.374 ; RX:rx_inst|clock_cnt[13] ; RX:rx_inst|clock_cnt[16] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.325      ;
; -1.374 ; RX:rx_inst|clock_cnt[14] ; RX:rx_inst|clock_cnt[21] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.325      ;
; -1.374 ; RX:rx_inst|clock_cnt[14] ; RX:rx_inst|clock_cnt[22] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.325      ;
; -1.373 ; RX:rx_inst|clock_cnt[13] ; RX:rx_inst|clock_cnt[21] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.324      ;
; -1.373 ; RX:rx_inst|clock_cnt[13] ; RX:rx_inst|clock_cnt[22] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.324      ;
; -1.367 ; RX:rx_inst|clock_cnt[23] ; RX:rx_inst|clock_cnt[17] ; clk          ; clk         ; 1.000        ; -0.237     ; 2.117      ;
; -1.366 ; RX:rx_inst|clock_cnt[20] ; RX:rx_inst|clock_cnt[18] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.317      ;
; -1.366 ; RX:rx_inst|clock_cnt[23] ; RX:rx_inst|clock_cnt[19] ; clk          ; clk         ; 1.000        ; -0.237     ; 2.116      ;
; -1.365 ; RX:rx_inst|clock_cnt[20] ; RX:rx_inst|clock_cnt[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.316      ;
; -1.364 ; RX:rx_inst|clock_cnt[23] ; RX:rx_inst|clock_cnt[16] ; clk          ; clk         ; 1.000        ; -0.237     ; 2.114      ;
; -1.363 ; RX:rx_inst|clock_cnt[23] ; RX:rx_inst|clock_cnt[21] ; clk          ; clk         ; 1.000        ; -0.237     ; 2.113      ;
; -1.363 ; RX:rx_inst|clock_cnt[23] ; RX:rx_inst|clock_cnt[22] ; clk          ; clk         ; 1.000        ; -0.237     ; 2.113      ;
; -1.359 ; RX:rx_inst|clock_cnt[20] ; RX:rx_inst|clock_cnt[20] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.310      ;
; -1.347 ; RX:rx_inst|clock_cnt[26] ; RX:rx_inst|clock_cnt[14] ; clk          ; clk         ; 1.000        ; -0.241     ; 2.093      ;
; -1.345 ; RX:rx_inst|clock_cnt[20] ; RX:rx_inst|clock_cnt[17] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.296      ;
; -1.344 ; RX:rx_inst|clock_cnt[20] ; RX:rx_inst|clock_cnt[19] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.295      ;
; -1.342 ; RX:rx_inst|clock_cnt[20] ; RX:rx_inst|clock_cnt[16] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.293      ;
; -1.341 ; RX:rx_inst|clock_cnt[20] ; RX:rx_inst|clock_cnt[21] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.292      ;
; -1.341 ; RX:rx_inst|clock_cnt[20] ; RX:rx_inst|clock_cnt[22] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.292      ;
; -1.339 ; RX:rx_inst|clock_cnt[26] ; RX:rx_inst|clock_cnt[18] ; clk          ; clk         ; 1.000        ; -0.241     ; 2.085      ;
; -1.338 ; RX:rx_inst|clock_cnt[26] ; RX:rx_inst|clock_cnt[13] ; clk          ; clk         ; 1.000        ; -0.241     ; 2.084      ;
; -1.337 ; RX:rx_inst|clock_cnt[22] ; RX:rx_inst|clock_cnt[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.288      ;
; -1.337 ; RX:rx_inst|clock_cnt[21] ; RX:rx_inst|clock_cnt[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.288      ;
; -1.332 ; RX:rx_inst|clock_cnt[26] ; RX:rx_inst|clock_cnt[20] ; clk          ; clk         ; 1.000        ; -0.241     ; 2.078      ;
; -1.329 ; RX:rx_inst|clock_cnt[22] ; RX:rx_inst|clock_cnt[18] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.280      ;
; -1.329 ; RX:rx_inst|clock_cnt[21] ; RX:rx_inst|clock_cnt[18] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.280      ;
; -1.328 ; RX:rx_inst|clock_cnt[22] ; RX:rx_inst|clock_cnt[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.279      ;
; -1.328 ; RX:rx_inst|clock_cnt[21] ; RX:rx_inst|clock_cnt[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.279      ;
; -1.322 ; RX:rx_inst|clock_cnt[18] ; RX:rx_inst|clock_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.274      ;
; -1.322 ; RX:rx_inst|clock_cnt[22] ; RX:rx_inst|clock_cnt[20] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.273      ;
; -1.322 ; RX:rx_inst|clock_cnt[21] ; RX:rx_inst|clock_cnt[20] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.273      ;
; -1.321 ; RX:rx_inst|clock_cnt[15] ; RX:rx_inst|clock_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.236     ; 2.072      ;
; -1.321 ; RX:rx_inst|clock_cnt[17] ; RX:rx_inst|clock_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.273      ;
; -1.319 ; RX:rx_inst|clock_cnt[19] ; RX:rx_inst|clock_cnt[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.270      ;
; -1.318 ; RX:rx_inst|clock_cnt[16] ; RX:rx_inst|clock_cnt[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.269      ;
; -1.318 ; RX:rx_inst|clock_cnt[26] ; RX:rx_inst|clock_cnt[17] ; clk          ; clk         ; 1.000        ; -0.241     ; 2.064      ;
; -1.317 ; RX:rx_inst|clock_cnt[26] ; RX:rx_inst|clock_cnt[19] ; clk          ; clk         ; 1.000        ; -0.241     ; 2.063      ;
; -1.315 ; RX:rx_inst|clock_cnt[26] ; RX:rx_inst|clock_cnt[16] ; clk          ; clk         ; 1.000        ; -0.241     ; 2.061      ;
; -1.314 ; RX:rx_inst|clock_cnt[26] ; RX:rx_inst|clock_cnt[21] ; clk          ; clk         ; 1.000        ; -0.241     ; 2.060      ;
; -1.314 ; RX:rx_inst|clock_cnt[26] ; RX:rx_inst|clock_cnt[22] ; clk          ; clk         ; 1.000        ; -0.241     ; 2.060      ;
; -1.311 ; RX:rx_inst|clock_cnt[19] ; RX:rx_inst|clock_cnt[18] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.262      ;
; -1.310 ; RX:rx_inst|clock_cnt[19] ; RX:rx_inst|clock_cnt[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.261      ;
; -1.310 ; RX:rx_inst|clock_cnt[16] ; RX:rx_inst|clock_cnt[18] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.261      ;
; -1.309 ; RX:rx_inst|clock_cnt[18] ; RX:rx_inst|clock_cnt[27] ; clk          ; clk         ; 1.000        ; -0.033     ; 2.263      ;
; -1.309 ; RX:rx_inst|clock_cnt[16] ; RX:rx_inst|clock_cnt[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.260      ;
; -1.309 ; RX:rx_inst|clock_cnt[24] ; RX:rx_inst|clock_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.236     ; 2.060      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                  ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; state[0]                 ; state[0]                 ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; RX:rx_inst|data_valid    ; RX:rx_inst|data_valid    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; RX:rx_inst|state.stop    ; RX:rx_inst|state.stop    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; RX:rx_inst|state.00      ; RX:rx_inst|state.00      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; RX:rx_inst|state.read    ; RX:rx_inst|state.read    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.186 ; TX:TX_inst|state.write   ; TX:TX_inst|state.write   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; TX:TX_inst|bit_cnt[1]    ; TX:TX_inst|bit_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; TX:TX_inst|bit_cnt[2]    ; TX:TX_inst|bit_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; TX:TX_inst|bit_cnt[3]    ; TX:TX_inst|bit_cnt[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; data_tx_valid            ; data_tx_valid            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; TX:TX_inst|bit_cnt[0]    ; TX:TX_inst|bit_cnt[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.196 ; RX:rx_inst|data_r[7]     ; RX:rx_inst|data_r[6]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.317      ;
; 0.212 ; TX:TX_inst|bit_cnt[0]    ; TX:TX_inst|bit_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.333      ;
; 0.214 ; TX:TX_inst|bit_cnt[0]    ; TX:TX_inst|bit_cnt[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.335      ;
; 0.264 ; RX:rx_inst|data_r[6]     ; data[6]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.385      ;
; 0.264 ; RX:rx_inst|bit_cnt[4]    ; RX:rx_inst|bit_cnt[4]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.385      ;
; 0.269 ; RX:rx_inst|data_r[5]     ; data[5]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.390      ;
; 0.272 ; RX:rx_inst|data_r[0]     ; data[0]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.393      ;
; 0.287 ; RX:rx_inst|data_r[1]     ; data[1]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.408      ;
; 0.296 ; TX:TX_inst|clock_cnt[1]  ; TX:TX_inst|clock_cnt[1]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.425      ;
; 0.299 ; RX:rx_inst|bit_cnt[2]    ; RX:rx_inst|bit_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.302 ; TX:TX_inst|clock_cnt[15] ; TX:TX_inst|clock_cnt[15] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.423      ;
; 0.303 ; TX:TX_inst|clock_cnt[13] ; TX:TX_inst|clock_cnt[13] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; TX:TX_inst|clock_cnt[5]  ; TX:TX_inst|clock_cnt[5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; TX:TX_inst|clock_cnt[31] ; TX:TX_inst|clock_cnt[31] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; TX:TX_inst|clock_cnt[11] ; TX:TX_inst|clock_cnt[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; TX:TX_inst|clock_cnt[7]  ; TX:TX_inst|clock_cnt[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; TX:TX_inst|clock_cnt[14] ; TX:TX_inst|clock_cnt[14] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; TX:TX_inst|clock_cnt[27] ; TX:TX_inst|clock_cnt[27] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; TX:TX_inst|clock_cnt[29] ; TX:TX_inst|clock_cnt[29] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; TX:TX_inst|clock_cnt[21] ; TX:TX_inst|clock_cnt[21] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; TX:TX_inst|clock_cnt[19] ; TX:TX_inst|clock_cnt[19] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; TX:TX_inst|clock_cnt[17] ; TX:TX_inst|clock_cnt[17] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; TX:TX_inst|clock_cnt[9]  ; TX:TX_inst|clock_cnt[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; TX:TX_inst|clock_cnt[8]  ; TX:TX_inst|clock_cnt[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; TX:TX_inst|clock_cnt[2]  ; TX:TX_inst|clock_cnt[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; TX:TX_inst|clock_cnt[22] ; TX:TX_inst|clock_cnt[22] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; TX:TX_inst|clock_cnt[23] ; TX:TX_inst|clock_cnt[23] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; TX:TX_inst|clock_cnt[25] ; TX:TX_inst|clock_cnt[25] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; TX:TX_inst|clock_cnt[16] ; TX:TX_inst|clock_cnt[16] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; TX:TX_inst|clock_cnt[20] ; TX:TX_inst|clock_cnt[20] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; TX:TX_inst|clock_cnt[30] ; TX:TX_inst|clock_cnt[30] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; TX:TX_inst|clock_cnt[24] ; TX:TX_inst|clock_cnt[24] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; TX:TX_inst|clock_cnt[18] ; TX:TX_inst|clock_cnt[18] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; TX:TX_inst|clock_cnt[28] ; TX:TX_inst|clock_cnt[28] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; TX:TX_inst|clock_cnt[26] ; TX:TX_inst|clock_cnt[26] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.310 ; TX:TX_inst|bit_cnt[2]    ; TX:TX_inst|bit_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; TX:TX_inst|bit_cnt[1]    ; TX:TX_inst|bit_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.311 ; TX:TX_inst|bit_cnt[1]    ; TX:TX_inst|bit_cnt[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.432      ;
; 0.311 ; TX:TX_inst|bit_cnt[2]    ; TX:TX_inst|bit_cnt[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.432      ;
; 0.312 ; RX:rx_inst|data_r[7]     ; data[7]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.433      ;
; 0.313 ; RX:rx_inst|bit_cnt[0]    ; RX:rx_inst|bit_cnt[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.434      ;
; 0.314 ; TX:TX_inst|bit_cnt[0]    ; TX:TX_inst|bit_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.435      ;
; 0.317 ; RX:rx_inst|data_r[3]     ; data[3]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.438      ;
; 0.317 ; RX:rx_inst|bit_cnt[0]    ; RX:rx_inst|bit_cnt[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.438      ;
; 0.317 ; TX:TX_inst|bit_cnt[3]    ; TX:TX_inst|bit_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.438      ;
; 0.327 ; RX:rx_inst|state.read    ; RX:rx_inst|data_valid    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.456      ;
; 0.330 ; RX:rx_inst|data_r[1]     ; RX:rx_inst|data_r[0]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.451      ;
; 0.337 ; RX:rx_inst|data_r[4]     ; data[4]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.458      ;
; 0.339 ; RX:rx_inst|data_r[4]     ; RX:rx_inst|data_r[3]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.460      ;
; 0.345 ; RX:rx_inst|data_r[3]     ; RX:rx_inst|data_r[2]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.466      ;
; 0.356 ; RX:rx_inst|data_r[6]     ; RX:rx_inst|data_r[5]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.477      ;
; 0.374 ; RX:rx_inst|bit_cnt[1]    ; RX:rx_inst|bit_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.495      ;
; 0.385 ; data_tx_valid            ; TX:TX_inst|state.write   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.506      ;
; 0.395 ; RX:rx_inst|bit_cnt[0]    ; RX:rx_inst|state.stop    ; clk          ; clk         ; 0.000        ; 0.238      ; 0.717      ;
; 0.398 ; state[0]                 ; data_tx_valid            ; clk          ; clk         ; 0.000        ; -0.157     ; 0.325      ;
; 0.400 ; RX:rx_inst|bit_cnt[0]    ; RX:rx_inst|state.read    ; clk          ; clk         ; 0.000        ; 0.238      ; 0.722      ;
; 0.408 ; data[7]                  ; TX:TX_inst|data[8]       ; clk          ; clk         ; 0.000        ; 0.038      ; 0.530      ;
; 0.410 ; data[1]                  ; TX:TX_inst|data[2]       ; clk          ; clk         ; 0.000        ; 0.038      ; 0.532      ;
; 0.411 ; data[5]                  ; TX:TX_inst|data[6]       ; clk          ; clk         ; 0.000        ; 0.038      ; 0.533      ;
; 0.414 ; data[3]                  ; TX:TX_inst|data[4]       ; clk          ; clk         ; 0.000        ; 0.038      ; 0.536      ;
; 0.424 ; RX:rx_inst|bit_cnt[1]    ; RX:rx_inst|bit_cnt[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.545      ;
; 0.429 ; RX:rx_inst|data_r[2]     ; RX:rx_inst|data_r[1]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.550      ;
; 0.437 ; data_tx_valid            ; state[0]                 ; clk          ; clk         ; 0.000        ; 0.238      ; 0.759      ;
; 0.443 ; data[2]                  ; TX:TX_inst|data[3]       ; clk          ; clk         ; 0.000        ; 0.038      ; 0.565      ;
; 0.447 ; RX:rx_inst|data_r[5]     ; RX:rx_inst|data_r[4]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.448 ; RX:rx_inst|bit_cnt[3]    ; RX:rx_inst|bit_cnt[4]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.569      ;
; 0.451 ; RX:rx_inst|bit_cnt[3]    ; RX:rx_inst|bit_cnt[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.572      ;
; 0.452 ; TX:TX_inst|clock_cnt[13] ; TX:TX_inst|clock_cnt[14] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; TX:TX_inst|clock_cnt[15] ; TX:TX_inst|clock_cnt[16] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.572      ;
; 0.453 ; TX:TX_inst|clock_cnt[7]  ; TX:TX_inst|clock_cnt[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; TX:TX_inst|clock_cnt[21] ; TX:TX_inst|clock_cnt[22] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; TX:TX_inst|clock_cnt[19] ; TX:TX_inst|clock_cnt[20] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; TX:TX_inst|clock_cnt[29] ; TX:TX_inst|clock_cnt[30] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; TX:TX_inst|clock_cnt[17] ; TX:TX_inst|clock_cnt[18] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; TX:TX_inst|clock_cnt[27] ; TX:TX_inst|clock_cnt[28] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; TX:TX_inst|clock_cnt[23] ; TX:TX_inst|clock_cnt[24] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; TX:TX_inst|clock_cnt[25] ; TX:TX_inst|clock_cnt[26] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.458 ; RX:rx_inst|data_r[2]     ; data[2]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.579      ;
; 0.460 ; RX:rx_inst|bit_cnt[0]    ; RX:rx_inst|bit_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.460 ; RX:rx_inst|bit_cnt[2]    ; RX:rx_inst|bit_cnt[4]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.463 ; RX:rx_inst|bit_cnt[0]    ; RX:rx_inst|bit_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; TX:TX_inst|clock_cnt[14] ; TX:TX_inst|clock_cnt[15] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; TX:TX_inst|clock_cnt[8]  ; TX:TX_inst|clock_cnt[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; TX:TX_inst|clock_cnt[16] ; TX:TX_inst|clock_cnt[17] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; TX:TX_inst|clock_cnt[22] ; TX:TX_inst|clock_cnt[23] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; TX:TX_inst|clock_cnt[30] ; TX:TX_inst|clock_cnt[31] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; TX:TX_inst|clock_cnt[20] ; TX:TX_inst|clock_cnt[21] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; TX:TX_inst|clock_cnt[18] ; TX:TX_inst|clock_cnt[19] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; TX:TX_inst|clock_cnt[24] ; TX:TX_inst|clock_cnt[25] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 8
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 0.258 ns




+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.723   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -4.723   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -346.338 ; 0.0   ; 0.0      ; 0.0     ; -160.622            ;
;  clk             ; -346.338 ; 0.000 ; N/A      ; N/A     ; -160.622            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led2          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; btn                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; led2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; led2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; led2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 6700     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 6700     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 47    ; 47   ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 15    ; 15   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; btn        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; led         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; btn        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; led         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 22.1std.1 Build 917 02/14/2023 SC Lite Edition
    Info: Processing started: Fri Mar  8 22:49:53 2024
Info: Command: quartus_sta UART_OKBE -c UART_OKBE
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'UART_OKBE.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.723
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.723            -346.338 clk 
Info (332146): Worst-case hold slack is 0.433
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.433               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -160.622 clk 
Info (332114): Report Metastability: Found 8 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.412
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.412            -315.900 clk 
Info (332146): Worst-case hold slack is 0.383
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.383               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -160.622 clk 
Info (332114): Report Metastability: Found 8 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.464
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.464             -88.441 clk 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -116.352 clk 
Info (332114): Report Metastability: Found 8 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 8
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 0.258 ns
    Info (332114): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4773 megabytes
    Info: Processing ended: Fri Mar  8 22:49:55 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


