#Substrate Graph
# noVertices
30
# noArcs
96
# Vertices: id availableCpu routingCapacity isCenter
0 798 798 1
1 561 561 1
2 336 336 0
3 524 524 1
4 450 450 1
5 474 474 1
6 279 279 1
7 150 150 0
8 150 150 0
9 125 125 0
10 543 543 1
11 100 100 0
12 274 274 0
13 455 455 1
14 150 150 0
15 561 561 1
16 455 455 1
17 125 125 0
18 125 125 0
19 318 318 1
20 125 125 0
21 125 125 0
22 279 279 1
23 262 262 1
24 125 125 0
25 125 125 0
26 279 279 1
27 150 150 0
28 455 455 1
29 336 336 0
# Arcs: idS idT delay bandwidth
0 1 1 156
0 2 2 112
0 3 1 156
0 4 2 125
0 5 3 156
0 6 1 93
9 10 1 75
9 11 4 50
10 9 1 75
10 12 4 112
10 13 3 125
10 14 3 75
10 15 3 156
19 20 1 75
19 18 1 75
19 21 4 75
19 22 4 93
6 1 1 93
6 0 1 93
6 16 1 93
11 17 1 50
11 9 4 50
1 0 1 156
1 2 2 112
1 4 2 125
1 6 1 93
1 8 1 75
23 17 4 75
23 24 1 75
23 12 1 112
24 12 1 50
24 23 1 75
12 24 1 50
12 10 4 112
12 23 1 112
25 5 4 75
25 21 1 50
16 3 1 125
16 2 2 112
16 4 2 125
16 6 1 93
17 11 1 50
17 23 4 75
21 25 1 50
21 19 4 75
2 1 2 112
2 0 2 112
2 16 2 112
4 1 2 125
4 0 2 125
4 16 2 125
4 27 2 75
26 13 1 93
26 28 1 93
26 15 1 93
28 13 1 125
28 29 1 112
28 26 1 93
28 15 1 125
15 10 3 156
15 14 1 75
15 29 1 112
15 26 1 93
15 28 1 125
13 10 3 125
13 29 1 112
13 26 1 93
13 28 1 125
18 20 1 50
18 19 1 75
29 13 1 112
29 28 1 112
29 15 1 112
14 10 3 75
14 15 1 75
20 18 1 50
20 19 1 75
27 3 1 75
27 4 2 75
3 0 1 156
3 16 1 125
3 7 1 75
3 27 1 75
3 22 3 93
5 0 3 156
5 25 4 75
5 7 3 75
5 22 1 93
5 8 3 75
7 3 1 75
7 5 3 75
22 3 3 93
22 5 1 93
22 19 4 93
8 1 1 75
8 5 3 75
