clk 1 std_logic bool
rst 1 std_logic sc_logic
run_rsc_rdy 1 std_logic sc_logic
run_rsc_vld 1 std_logic sc_logic
vec_rsc_adra 10 std_logic_vector sc_lv
vec_rsc_da 32 std_logic_vector sc_lv
vec_rsc_wea 1 std_logic sc_logic
vec_rsc_qa 32 std_logic_vector sc_lv
vec_rsc_adrb 10 std_logic_vector sc_lv
vec_rsc_db 32 std_logic_vector sc_lv
vec_rsc_web 1 std_logic sc_logic
vec_rsc_qb 32 std_logic_vector sc_lv
vec_rsc_triosy_lz 1 std_logic sc_logic
p_rsc_dat 32 std_logic_vector sc_lv
p_rsc_triosy_lz 1 std_logic sc_logic
r_rsc_dat 32 std_logic_vector sc_lv
r_rsc_triosy_lz 1 std_logic sc_logic
twiddle_rsc_adra 10 std_logic_vector sc_lv
twiddle_rsc_da 32 std_logic_vector sc_lv
twiddle_rsc_wea 1 std_logic sc_logic
twiddle_rsc_qa 32 std_logic_vector sc_lv
twiddle_rsc_adrb 10 std_logic_vector sc_lv
twiddle_rsc_db 32 std_logic_vector sc_lv
twiddle_rsc_web 1 std_logic sc_logic
twiddle_rsc_qb 32 std_logic_vector sc_lv
twiddle_rsc_triosy_lz 1 std_logic sc_logic
twiddle_h_rsc_adra 10 std_logic_vector sc_lv
twiddle_h_rsc_da 32 std_logic_vector sc_lv
twiddle_h_rsc_wea 1 std_logic sc_logic
twiddle_h_rsc_qa 32 std_logic_vector sc_lv
twiddle_h_rsc_adrb 10 std_logic_vector sc_lv
twiddle_h_rsc_db 32 std_logic_vector sc_lv
twiddle_h_rsc_web 1 std_logic sc_logic
twiddle_h_rsc_qb 32 std_logic_vector sc_lv
twiddle_h_rsc_triosy_lz 1 std_logic sc_logic
complete_rsc_rdy 1 std_logic sc_logic
complete_rsc_vld 1 std_logic sc_logic
