Classic Timing Analyzer report for reg_bank
Tue May 07 21:26:00 2024
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk_in'
  7. tsu
  8. tco
  9. tpd
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                         ;
+------------------------------+-------+---------------+------------------------------------------------+------------------+---------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                                    ; From             ; To            ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+------------------------------------------------+------------------+---------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 4.980 ns                                       ; regn_wr_ena      ; mem_reg[0][5] ; --         ; clk_in   ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 11.278 ns                                      ; mem_reg[0][0]    ; regn_do_a[0]  ; clk_in     ; --       ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 13.317 ns                                      ; regn_rd_sel_a[0] ; regn_do_a[0]  ; --         ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -2.634 ns                                      ; z_flag_in        ; mem_reg[7][1] ; --         ; clk_in   ; 0            ;
; Clock Setup: 'clk_in'        ; N/A   ; None          ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; mem_reg[7][2]    ; mem_reg[7][2] ; clk_in     ; clk_in   ; 0            ;
; Total number of failed paths ;       ;               ;                                                ;                  ;               ;            ;          ; 0            ;
+------------------------------+-------+---------------+------------------------------------------------+------------------+---------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk_in          ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 10     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk_in'                                                                                                                                                                              ;
+-------+------------------------------------------------+---------------+---------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From          ; To            ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+---------------+---------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; mem_reg[7][0] ; mem_reg[7][0] ; clk_in     ; clk_in   ; None                        ; None                      ; 0.407 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; mem_reg[7][1] ; mem_reg[7][1] ; clk_in     ; clk_in   ; None                        ; None                      ; 0.407 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; mem_reg[7][2] ; mem_reg[7][2] ; clk_in     ; clk_in   ; None                        ; None                      ; 0.407 ns                ;
+-------+------------------------------------------------+---------------+---------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-------------------------------------------------------------------------------+
; tsu                                                                           ;
+-------+--------------+------------+----------------+---------------+----------+
; Slack ; Required tsu ; Actual tsu ; From           ; To            ; To Clock ;
+-------+--------------+------------+----------------+---------------+----------+
; N/A   ; None         ; 4.980 ns   ; regn_wr_ena    ; mem_reg[0][0] ; clk_in   ;
; N/A   ; None         ; 4.980 ns   ; regn_wr_ena    ; mem_reg[0][1] ; clk_in   ;
; N/A   ; None         ; 4.980 ns   ; regn_wr_ena    ; mem_reg[0][2] ; clk_in   ;
; N/A   ; None         ; 4.980 ns   ; regn_wr_ena    ; mem_reg[0][3] ; clk_in   ;
; N/A   ; None         ; 4.980 ns   ; regn_wr_ena    ; mem_reg[0][4] ; clk_in   ;
; N/A   ; None         ; 4.980 ns   ; regn_wr_ena    ; mem_reg[0][5] ; clk_in   ;
; N/A   ; None         ; 4.890 ns   ; regn_wr_sel[0] ; mem_reg[0][0] ; clk_in   ;
; N/A   ; None         ; 4.890 ns   ; regn_wr_sel[0] ; mem_reg[0][1] ; clk_in   ;
; N/A   ; None         ; 4.890 ns   ; regn_wr_sel[0] ; mem_reg[0][2] ; clk_in   ;
; N/A   ; None         ; 4.890 ns   ; regn_wr_sel[0] ; mem_reg[0][3] ; clk_in   ;
; N/A   ; None         ; 4.890 ns   ; regn_wr_sel[0] ; mem_reg[0][4] ; clk_in   ;
; N/A   ; None         ; 4.890 ns   ; regn_wr_sel[0] ; mem_reg[0][5] ; clk_in   ;
; N/A   ; None         ; 4.759 ns   ; regn_wr_sel[0] ; mem_reg[2][0] ; clk_in   ;
; N/A   ; None         ; 4.759 ns   ; regn_wr_sel[0] ; mem_reg[2][1] ; clk_in   ;
; N/A   ; None         ; 4.759 ns   ; regn_wr_sel[0] ; mem_reg[2][2] ; clk_in   ;
; N/A   ; None         ; 4.759 ns   ; regn_wr_sel[0] ; mem_reg[2][3] ; clk_in   ;
; N/A   ; None         ; 4.759 ns   ; regn_wr_sel[0] ; mem_reg[2][4] ; clk_in   ;
; N/A   ; None         ; 4.750 ns   ; regn_wr_ena    ; mem_reg[2][0] ; clk_in   ;
; N/A   ; None         ; 4.750 ns   ; regn_wr_ena    ; mem_reg[2][1] ; clk_in   ;
; N/A   ; None         ; 4.750 ns   ; regn_wr_ena    ; mem_reg[2][2] ; clk_in   ;
; N/A   ; None         ; 4.750 ns   ; regn_wr_ena    ; mem_reg[2][3] ; clk_in   ;
; N/A   ; None         ; 4.750 ns   ; regn_wr_ena    ; mem_reg[2][4] ; clk_in   ;
; N/A   ; None         ; 4.611 ns   ; regn_wr_sel[1] ; mem_reg[0][0] ; clk_in   ;
; N/A   ; None         ; 4.611 ns   ; regn_wr_sel[1] ; mem_reg[0][1] ; clk_in   ;
; N/A   ; None         ; 4.611 ns   ; regn_wr_sel[1] ; mem_reg[0][2] ; clk_in   ;
; N/A   ; None         ; 4.611 ns   ; regn_wr_sel[1] ; mem_reg[0][3] ; clk_in   ;
; N/A   ; None         ; 4.611 ns   ; regn_wr_sel[1] ; mem_reg[0][4] ; clk_in   ;
; N/A   ; None         ; 4.611 ns   ; regn_wr_sel[1] ; mem_reg[0][5] ; clk_in   ;
; N/A   ; None         ; 4.600 ns   ; regn_di[3]     ; mem_reg[2][3] ; clk_in   ;
; N/A   ; None         ; 4.600 ns   ; regn_di[3]     ; mem_reg[0][3] ; clk_in   ;
; N/A   ; None         ; 4.576 ns   ; regn_wr_sel[0] ; mem_reg[2][5] ; clk_in   ;
; N/A   ; None         ; 4.576 ns   ; regn_wr_sel[0] ; mem_reg[2][6] ; clk_in   ;
; N/A   ; None         ; 4.576 ns   ; regn_wr_sel[0] ; mem_reg[2][7] ; clk_in   ;
; N/A   ; None         ; 4.572 ns   ; regn_wr_sel[0] ; mem_reg[1][0] ; clk_in   ;
; N/A   ; None         ; 4.572 ns   ; regn_wr_sel[0] ; mem_reg[1][1] ; clk_in   ;
; N/A   ; None         ; 4.572 ns   ; regn_wr_sel[0] ; mem_reg[1][2] ; clk_in   ;
; N/A   ; None         ; 4.572 ns   ; regn_wr_sel[0] ; mem_reg[1][3] ; clk_in   ;
; N/A   ; None         ; 4.572 ns   ; regn_wr_sel[0] ; mem_reg[1][4] ; clk_in   ;
; N/A   ; None         ; 4.572 ns   ; regn_wr_sel[0] ; mem_reg[1][5] ; clk_in   ;
; N/A   ; None         ; 4.572 ns   ; regn_wr_sel[0] ; mem_reg[1][6] ; clk_in   ;
; N/A   ; None         ; 4.572 ns   ; regn_wr_sel[0] ; mem_reg[1][7] ; clk_in   ;
; N/A   ; None         ; 4.567 ns   ; regn_wr_ena    ; mem_reg[2][5] ; clk_in   ;
; N/A   ; None         ; 4.567 ns   ; regn_wr_ena    ; mem_reg[2][6] ; clk_in   ;
; N/A   ; None         ; 4.567 ns   ; regn_wr_ena    ; mem_reg[2][7] ; clk_in   ;
; N/A   ; None         ; 4.562 ns   ; regn_wr_ena    ; mem_reg[1][0] ; clk_in   ;
; N/A   ; None         ; 4.562 ns   ; regn_wr_ena    ; mem_reg[1][1] ; clk_in   ;
; N/A   ; None         ; 4.562 ns   ; regn_wr_ena    ; mem_reg[1][2] ; clk_in   ;
; N/A   ; None         ; 4.562 ns   ; regn_wr_ena    ; mem_reg[1][3] ; clk_in   ;
; N/A   ; None         ; 4.562 ns   ; regn_wr_ena    ; mem_reg[1][4] ; clk_in   ;
; N/A   ; None         ; 4.562 ns   ; regn_wr_ena    ; mem_reg[1][5] ; clk_in   ;
; N/A   ; None         ; 4.562 ns   ; regn_wr_ena    ; mem_reg[1][6] ; clk_in   ;
; N/A   ; None         ; 4.562 ns   ; regn_wr_ena    ; mem_reg[1][7] ; clk_in   ;
; N/A   ; None         ; 4.557 ns   ; regn_wr_ena    ; mem_reg[0][6] ; clk_in   ;
; N/A   ; None         ; 4.557 ns   ; regn_wr_ena    ; mem_reg[0][7] ; clk_in   ;
; N/A   ; None         ; 4.467 ns   ; regn_wr_sel[0] ; mem_reg[0][6] ; clk_in   ;
; N/A   ; None         ; 4.467 ns   ; regn_wr_sel[0] ; mem_reg[0][7] ; clk_in   ;
; N/A   ; None         ; 4.421 ns   ; regn_wr_sel[1] ; mem_reg[2][0] ; clk_in   ;
; N/A   ; None         ; 4.421 ns   ; regn_wr_sel[1] ; mem_reg[2][1] ; clk_in   ;
; N/A   ; None         ; 4.421 ns   ; regn_wr_sel[1] ; mem_reg[2][2] ; clk_in   ;
; N/A   ; None         ; 4.421 ns   ; regn_wr_sel[1] ; mem_reg[2][3] ; clk_in   ;
; N/A   ; None         ; 4.421 ns   ; regn_wr_sel[1] ; mem_reg[2][4] ; clk_in   ;
; N/A   ; None         ; 4.238 ns   ; regn_wr_sel[1] ; mem_reg[2][5] ; clk_in   ;
; N/A   ; None         ; 4.238 ns   ; regn_wr_sel[1] ; mem_reg[2][6] ; clk_in   ;
; N/A   ; None         ; 4.238 ns   ; regn_wr_sel[1] ; mem_reg[2][7] ; clk_in   ;
; N/A   ; None         ; 4.213 ns   ; regn_wr_sel[1] ; mem_reg[1][0] ; clk_in   ;
; N/A   ; None         ; 4.213 ns   ; regn_wr_sel[1] ; mem_reg[1][1] ; clk_in   ;
; N/A   ; None         ; 4.213 ns   ; regn_wr_sel[1] ; mem_reg[1][2] ; clk_in   ;
; N/A   ; None         ; 4.213 ns   ; regn_wr_sel[1] ; mem_reg[1][3] ; clk_in   ;
; N/A   ; None         ; 4.213 ns   ; regn_wr_sel[1] ; mem_reg[1][4] ; clk_in   ;
; N/A   ; None         ; 4.213 ns   ; regn_wr_sel[1] ; mem_reg[1][5] ; clk_in   ;
; N/A   ; None         ; 4.213 ns   ; regn_wr_sel[1] ; mem_reg[1][6] ; clk_in   ;
; N/A   ; None         ; 4.213 ns   ; regn_wr_sel[1] ; mem_reg[1][7] ; clk_in   ;
; N/A   ; None         ; 4.188 ns   ; regn_wr_sel[1] ; mem_reg[0][6] ; clk_in   ;
; N/A   ; None         ; 4.188 ns   ; regn_wr_sel[1] ; mem_reg[0][7] ; clk_in   ;
; N/A   ; None         ; 3.818 ns   ; regn_di[1]     ; mem_reg[1][1] ; clk_in   ;
; N/A   ; None         ; 3.789 ns   ; regn_di[6]     ; mem_reg[2][6] ; clk_in   ;
; N/A   ; None         ; 3.788 ns   ; regn_di[6]     ; mem_reg[1][6] ; clk_in   ;
; N/A   ; None         ; 3.782 ns   ; regn_di[2]     ; mem_reg[2][2] ; clk_in   ;
; N/A   ; None         ; 3.777 ns   ; regn_di[2]     ; mem_reg[0][2] ; clk_in   ;
; N/A   ; None         ; 3.756 ns   ; regn_di[5]     ; mem_reg[1][5] ; clk_in   ;
; N/A   ; None         ; 3.753 ns   ; regn_di[5]     ; mem_reg[2][5] ; clk_in   ;
; N/A   ; None         ; 3.746 ns   ; regn_di[5]     ; mem_reg[0][5] ; clk_in   ;
; N/A   ; None         ; 3.738 ns   ; regn_di[3]     ; mem_reg[1][3] ; clk_in   ;
; N/A   ; None         ; 3.567 ns   ; regn_di[4]     ; mem_reg[1][4] ; clk_in   ;
; N/A   ; None         ; 3.556 ns   ; regn_di[2]     ; mem_reg[1][2] ; clk_in   ;
; N/A   ; None         ; 3.546 ns   ; regn_di[4]     ; mem_reg[0][4] ; clk_in   ;
; N/A   ; None         ; 3.545 ns   ; regn_di[4]     ; mem_reg[2][4] ; clk_in   ;
; N/A   ; None         ; 3.535 ns   ; regn_di[6]     ; mem_reg[0][6] ; clk_in   ;
; N/A   ; None         ; 3.503 ns   ; regn_di[1]     ; mem_reg[2][1] ; clk_in   ;
; N/A   ; None         ; 3.503 ns   ; regn_di[1]     ; mem_reg[0][1] ; clk_in   ;
; N/A   ; None         ; 3.473 ns   ; v_flag_in      ; mem_reg[7][2] ; clk_in   ;
; N/A   ; None         ; 3.455 ns   ; c_flag_in      ; mem_reg[7][0] ; clk_in   ;
; N/A   ; None         ; 3.436 ns   ; v_flag_wr_ena  ; mem_reg[7][2] ; clk_in   ;
; N/A   ; None         ; 3.326 ns   ; regn_di[0]     ; mem_reg[1][0] ; clk_in   ;
; N/A   ; None         ; 3.323 ns   ; regn_di[7]     ; mem_reg[2][7] ; clk_in   ;
; N/A   ; None         ; 3.321 ns   ; regn_di[7]     ; mem_reg[1][7] ; clk_in   ;
; N/A   ; None         ; 3.317 ns   ; regn_di[7]     ; mem_reg[0][7] ; clk_in   ;
; N/A   ; None         ; 3.280 ns   ; regn_di[0]     ; mem_reg[2][0] ; clk_in   ;
; N/A   ; None         ; 3.277 ns   ; regn_di[0]     ; mem_reg[0][0] ; clk_in   ;
; N/A   ; None         ; 3.168 ns   ; c_flag_wr_ena  ; mem_reg[7][0] ; clk_in   ;
; N/A   ; None         ; 3.149 ns   ; z_flag_wr_ena  ; mem_reg[7][1] ; clk_in   ;
; N/A   ; None         ; 2.864 ns   ; z_flag_in      ; mem_reg[7][1] ; clk_in   ;
+-------+--------------+------------+----------------+---------------+----------+


+-------------------------------------------------------------------------------+
; tco                                                                           ;
+-------+--------------+------------+---------------+--------------+------------+
; Slack ; Required tco ; Actual tco ; From          ; To           ; From Clock ;
+-------+--------------+------------+---------------+--------------+------------+
; N/A   ; None         ; 11.278 ns  ; mem_reg[0][0] ; regn_do_a[0] ; clk_in     ;
; N/A   ; None         ; 10.456 ns  ; mem_reg[2][0] ; regn_do_a[0] ; clk_in     ;
; N/A   ; None         ; 9.138 ns   ; mem_reg[1][0] ; regn_do_a[0] ; clk_in     ;
; N/A   ; None         ; 9.016 ns   ; mem_reg[0][2] ; regn_do_a[2] ; clk_in     ;
; N/A   ; None         ; 8.935 ns   ; mem_reg[0][4] ; regn_do_a[4] ; clk_in     ;
; N/A   ; None         ; 8.732 ns   ; mem_reg[2][5] ; regn_do_b[5] ; clk_in     ;
; N/A   ; None         ; 8.723 ns   ; mem_reg[0][1] ; regn_do_a[1] ; clk_in     ;
; N/A   ; None         ; 8.607 ns   ; mem_reg[2][4] ; regn_do_b[4] ; clk_in     ;
; N/A   ; None         ; 8.571 ns   ; mem_reg[0][7] ; regn_do_a[7] ; clk_in     ;
; N/A   ; None         ; 8.536 ns   ; mem_reg[2][4] ; regn_do_a[4] ; clk_in     ;
; N/A   ; None         ; 8.457 ns   ; mem_reg[2][6] ; regn_do_b[6] ; clk_in     ;
; N/A   ; None         ; 8.189 ns   ; mem_reg[0][6] ; regn_do_b[6] ; clk_in     ;
; N/A   ; None         ; 8.168 ns   ; mem_reg[0][4] ; regn_do_b[4] ; clk_in     ;
; N/A   ; None         ; 8.088 ns   ; mem_reg[0][5] ; regn_do_a[5] ; clk_in     ;
; N/A   ; None         ; 8.081 ns   ; mem_reg[0][6] ; regn_do_a[6] ; clk_in     ;
; N/A   ; None         ; 8.025 ns   ; mem_reg[2][7] ; regn_do_b[7] ; clk_in     ;
; N/A   ; None         ; 8.002 ns   ; mem_reg[2][0] ; regn_do_b[0] ; clk_in     ;
; N/A   ; None         ; 7.988 ns   ; mem_reg[2][2] ; regn_do_a[2] ; clk_in     ;
; N/A   ; None         ; 7.967 ns   ; mem_reg[1][1] ; regn_do_b[1] ; clk_in     ;
; N/A   ; None         ; 7.915 ns   ; mem_reg[2][3] ; regn_do_b[3] ; clk_in     ;
; N/A   ; None         ; 7.912 ns   ; mem_reg[2][1] ; regn_do_b[1] ; clk_in     ;
; N/A   ; None         ; 7.908 ns   ; mem_reg[2][2] ; regn_do_b[2] ; clk_in     ;
; N/A   ; None         ; 7.895 ns   ; mem_reg[2][1] ; regn_do_a[1] ; clk_in     ;
; N/A   ; None         ; 7.881 ns   ; mem_reg[0][5] ; regn_do_b[5] ; clk_in     ;
; N/A   ; None         ; 7.787 ns   ; mem_reg[0][3] ; regn_do_b[3] ; clk_in     ;
; N/A   ; None         ; 7.768 ns   ; mem_reg[1][4] ; regn_do_b[4] ; clk_in     ;
; N/A   ; None         ; 7.715 ns   ; mem_reg[0][7] ; regn_do_b[7] ; clk_in     ;
; N/A   ; None         ; 7.572 ns   ; mem_reg[0][3] ; regn_do_a[3] ; clk_in     ;
; N/A   ; None         ; 7.562 ns   ; mem_reg[0][0] ; regn_do_b[0] ; clk_in     ;
; N/A   ; None         ; 7.541 ns   ; mem_reg[1][0] ; regn_do_b[0] ; clk_in     ;
; N/A   ; None         ; 7.529 ns   ; mem_reg[2][6] ; regn_do_a[6] ; clk_in     ;
; N/A   ; None         ; 7.509 ns   ; mem_reg[1][5] ; regn_do_b[5] ; clk_in     ;
; N/A   ; None         ; 7.506 ns   ; mem_reg[0][2] ; regn_do_b[2] ; clk_in     ;
; N/A   ; None         ; 7.503 ns   ; mem_reg[0][1] ; regn_do_b[1] ; clk_in     ;
; N/A   ; None         ; 7.460 ns   ; mem_reg[2][7] ; regn_do_a[7] ; clk_in     ;
; N/A   ; None         ; 7.454 ns   ; mem_reg[1][3] ; regn_do_b[3] ; clk_in     ;
; N/A   ; None         ; 7.378 ns   ; mem_reg[1][4] ; regn_do_a[4] ; clk_in     ;
; N/A   ; None         ; 7.292 ns   ; mem_reg[1][2] ; regn_do_b[2] ; clk_in     ;
; N/A   ; None         ; 7.217 ns   ; mem_reg[2][5] ; regn_do_a[5] ; clk_in     ;
; N/A   ; None         ; 7.189 ns   ; mem_reg[1][2] ; regn_do_a[2] ; clk_in     ;
; N/A   ; None         ; 7.179 ns   ; mem_reg[2][3] ; regn_do_a[3] ; clk_in     ;
; N/A   ; None         ; 7.156 ns   ; mem_reg[7][0] ; c_flag_out   ; clk_in     ;
; N/A   ; None         ; 7.071 ns   ; mem_reg[1][7] ; regn_do_a[7] ; clk_in     ;
; N/A   ; None         ; 7.044 ns   ; mem_reg[1][1] ; regn_do_a[1] ; clk_in     ;
; N/A   ; None         ; 6.979 ns   ; mem_reg[1][7] ; regn_do_b[7] ; clk_in     ;
; N/A   ; None         ; 6.922 ns   ; mem_reg[1][6] ; regn_do_b[6] ; clk_in     ;
; N/A   ; None         ; 6.860 ns   ; mem_reg[1][6] ; regn_do_a[6] ; clk_in     ;
; N/A   ; None         ; 6.821 ns   ; mem_reg[1][5] ; regn_do_a[5] ; clk_in     ;
; N/A   ; None         ; 6.605 ns   ; mem_reg[1][3] ; regn_do_a[3] ; clk_in     ;
; N/A   ; None         ; 6.346 ns   ; mem_reg[7][2] ; v_flag_out   ; clk_in     ;
; N/A   ; None         ; 6.114 ns   ; mem_reg[7][1] ; z_flag_out   ; clk_in     ;
+-------+--------------+------------+---------------+--------------+------------+


+-------------------------------------------------------------------------------+
; tpd                                                                           ;
+-------+-------------------+-----------------+------------------+--------------+
; Slack ; Required P2P Time ; Actual P2P Time ; From             ; To           ;
+-------+-------------------+-----------------+------------------+--------------+
; N/A   ; None              ; 13.317 ns       ; regn_rd_sel_a[0] ; regn_do_a[0] ;
; N/A   ; None              ; 13.268 ns       ; regn_rd_sel_a[1] ; regn_do_a[0] ;
; N/A   ; None              ; 11.502 ns       ; regn_rd_sel_b[0] ; regn_do_b[4] ;
; N/A   ; None              ; 11.452 ns       ; regn_rd_sel_b[0] ; regn_do_b[6] ;
; N/A   ; None              ; 11.402 ns       ; regn_rd_sel_a[0] ; regn_do_a[4] ;
; N/A   ; None              ; 11.348 ns       ; regn_rd_sel_a[1] ; regn_do_a[4] ;
; N/A   ; None              ; 11.199 ns       ; regn_rd_sel_b[0] ; regn_do_b[5] ;
; N/A   ; None              ; 11.109 ns       ; regn_rd_sel_b[0] ; regn_do_b[3] ;
; N/A   ; None              ; 11.082 ns       ; regn_rd_sel_b[1] ; regn_do_b[4] ;
; N/A   ; None              ; 10.979 ns       ; regn_rd_sel_b[1] ; regn_do_b[3] ;
; N/A   ; None              ; 10.978 ns       ; regn_rd_sel_b[0] ; regn_do_b[7] ;
; N/A   ; None              ; 10.968 ns       ; regn_rd_sel_b[1] ; regn_do_b[6] ;
; N/A   ; None              ; 10.893 ns       ; regn_rd_sel_b[0] ; regn_do_b[0] ;
; N/A   ; None              ; 10.862 ns       ; regn_rd_sel_a[0] ; regn_do_a[2] ;
; N/A   ; None              ; 10.803 ns       ; regn_rd_sel_a[1] ; regn_do_a[2] ;
; N/A   ; None              ; 10.797 ns       ; regn_rd_sel_b[1] ; regn_do_b[5] ;
; N/A   ; None              ; 10.763 ns       ; regn_rd_sel_a[0] ; regn_do_a[1] ;
; N/A   ; None              ; 10.727 ns       ; regn_rd_sel_b[1] ; regn_do_b[2] ;
; N/A   ; None              ; 10.721 ns       ; regn_rd_sel_b[1] ; regn_do_b[1] ;
; N/A   ; None              ; 10.707 ns       ; regn_rd_sel_a[1] ; regn_do_a[1] ;
; N/A   ; None              ; 10.701 ns       ; regn_rd_sel_a[1] ; regn_do_a[6] ;
; N/A   ; None              ; 10.633 ns       ; regn_rd_sel_a[1] ; regn_do_a[7] ;
; N/A   ; None              ; 10.599 ns       ; regn_rd_sel_b[0] ; regn_do_b[2] ;
; N/A   ; None              ; 10.599 ns       ; regn_rd_sel_b[0] ; regn_do_b[1] ;
; N/A   ; None              ; 10.493 ns       ; regn_rd_sel_b[1] ; regn_do_b[7] ;
; N/A   ; None              ; 10.474 ns       ; regn_rd_sel_b[1] ; regn_do_b[0] ;
; N/A   ; None              ; 10.414 ns       ; regn_rd_sel_a[0] ; regn_do_a[6] ;
; N/A   ; None              ; 10.381 ns       ; regn_rd_sel_a[1] ; regn_do_a[5] ;
; N/A   ; None              ; 10.347 ns       ; regn_rd_sel_a[0] ; regn_do_a[7] ;
; N/A   ; None              ; 10.051 ns       ; regn_rd_sel_a[0] ; regn_do_a[3] ;
; N/A   ; None              ; 9.990 ns        ; regn_rd_sel_a[1] ; regn_do_a[3] ;
; N/A   ; None              ; 9.866 ns        ; regn_rd_sel_a[0] ; regn_do_a[5] ;
+-------+-------------------+-----------------+------------------+--------------+


+-------------------------------------------------------------------------------------+
; th                                                                                  ;
+---------------+-------------+-----------+----------------+---------------+----------+
; Minimum Slack ; Required th ; Actual th ; From           ; To            ; To Clock ;
+---------------+-------------+-----------+----------------+---------------+----------+
; N/A           ; None        ; -2.634 ns ; z_flag_in      ; mem_reg[7][1] ; clk_in   ;
; N/A           ; None        ; -2.919 ns ; z_flag_wr_ena  ; mem_reg[7][1] ; clk_in   ;
; N/A           ; None        ; -2.938 ns ; c_flag_wr_ena  ; mem_reg[7][0] ; clk_in   ;
; N/A           ; None        ; -3.047 ns ; regn_di[0]     ; mem_reg[0][0] ; clk_in   ;
; N/A           ; None        ; -3.050 ns ; regn_di[0]     ; mem_reg[2][0] ; clk_in   ;
; N/A           ; None        ; -3.087 ns ; regn_di[7]     ; mem_reg[0][7] ; clk_in   ;
; N/A           ; None        ; -3.091 ns ; regn_di[7]     ; mem_reg[1][7] ; clk_in   ;
; N/A           ; None        ; -3.093 ns ; regn_di[7]     ; mem_reg[2][7] ; clk_in   ;
; N/A           ; None        ; -3.096 ns ; regn_di[0]     ; mem_reg[1][0] ; clk_in   ;
; N/A           ; None        ; -3.206 ns ; v_flag_wr_ena  ; mem_reg[7][2] ; clk_in   ;
; N/A           ; None        ; -3.225 ns ; c_flag_in      ; mem_reg[7][0] ; clk_in   ;
; N/A           ; None        ; -3.243 ns ; v_flag_in      ; mem_reg[7][2] ; clk_in   ;
; N/A           ; None        ; -3.273 ns ; regn_di[1]     ; mem_reg[2][1] ; clk_in   ;
; N/A           ; None        ; -3.273 ns ; regn_di[1]     ; mem_reg[0][1] ; clk_in   ;
; N/A           ; None        ; -3.305 ns ; regn_di[6]     ; mem_reg[0][6] ; clk_in   ;
; N/A           ; None        ; -3.315 ns ; regn_di[4]     ; mem_reg[2][4] ; clk_in   ;
; N/A           ; None        ; -3.316 ns ; regn_di[4]     ; mem_reg[0][4] ; clk_in   ;
; N/A           ; None        ; -3.326 ns ; regn_di[2]     ; mem_reg[1][2] ; clk_in   ;
; N/A           ; None        ; -3.337 ns ; regn_di[4]     ; mem_reg[1][4] ; clk_in   ;
; N/A           ; None        ; -3.508 ns ; regn_di[3]     ; mem_reg[1][3] ; clk_in   ;
; N/A           ; None        ; -3.516 ns ; regn_di[5]     ; mem_reg[0][5] ; clk_in   ;
; N/A           ; None        ; -3.523 ns ; regn_di[5]     ; mem_reg[2][5] ; clk_in   ;
; N/A           ; None        ; -3.526 ns ; regn_di[5]     ; mem_reg[1][5] ; clk_in   ;
; N/A           ; None        ; -3.547 ns ; regn_di[2]     ; mem_reg[0][2] ; clk_in   ;
; N/A           ; None        ; -3.552 ns ; regn_di[2]     ; mem_reg[2][2] ; clk_in   ;
; N/A           ; None        ; -3.558 ns ; regn_di[6]     ; mem_reg[1][6] ; clk_in   ;
; N/A           ; None        ; -3.559 ns ; regn_di[6]     ; mem_reg[2][6] ; clk_in   ;
; N/A           ; None        ; -3.588 ns ; regn_di[1]     ; mem_reg[1][1] ; clk_in   ;
; N/A           ; None        ; -3.958 ns ; regn_wr_sel[1] ; mem_reg[0][6] ; clk_in   ;
; N/A           ; None        ; -3.958 ns ; regn_wr_sel[1] ; mem_reg[0][7] ; clk_in   ;
; N/A           ; None        ; -3.983 ns ; regn_wr_sel[1] ; mem_reg[1][0] ; clk_in   ;
; N/A           ; None        ; -3.983 ns ; regn_wr_sel[1] ; mem_reg[1][1] ; clk_in   ;
; N/A           ; None        ; -3.983 ns ; regn_wr_sel[1] ; mem_reg[1][2] ; clk_in   ;
; N/A           ; None        ; -3.983 ns ; regn_wr_sel[1] ; mem_reg[1][3] ; clk_in   ;
; N/A           ; None        ; -3.983 ns ; regn_wr_sel[1] ; mem_reg[1][4] ; clk_in   ;
; N/A           ; None        ; -3.983 ns ; regn_wr_sel[1] ; mem_reg[1][5] ; clk_in   ;
; N/A           ; None        ; -3.983 ns ; regn_wr_sel[1] ; mem_reg[1][6] ; clk_in   ;
; N/A           ; None        ; -3.983 ns ; regn_wr_sel[1] ; mem_reg[1][7] ; clk_in   ;
; N/A           ; None        ; -4.008 ns ; regn_wr_sel[1] ; mem_reg[2][5] ; clk_in   ;
; N/A           ; None        ; -4.008 ns ; regn_wr_sel[1] ; mem_reg[2][6] ; clk_in   ;
; N/A           ; None        ; -4.008 ns ; regn_wr_sel[1] ; mem_reg[2][7] ; clk_in   ;
; N/A           ; None        ; -4.191 ns ; regn_wr_sel[1] ; mem_reg[2][0] ; clk_in   ;
; N/A           ; None        ; -4.191 ns ; regn_wr_sel[1] ; mem_reg[2][1] ; clk_in   ;
; N/A           ; None        ; -4.191 ns ; regn_wr_sel[1] ; mem_reg[2][2] ; clk_in   ;
; N/A           ; None        ; -4.191 ns ; regn_wr_sel[1] ; mem_reg[2][3] ; clk_in   ;
; N/A           ; None        ; -4.191 ns ; regn_wr_sel[1] ; mem_reg[2][4] ; clk_in   ;
; N/A           ; None        ; -4.237 ns ; regn_wr_sel[0] ; mem_reg[0][6] ; clk_in   ;
; N/A           ; None        ; -4.237 ns ; regn_wr_sel[0] ; mem_reg[0][7] ; clk_in   ;
; N/A           ; None        ; -4.327 ns ; regn_wr_ena    ; mem_reg[0][6] ; clk_in   ;
; N/A           ; None        ; -4.327 ns ; regn_wr_ena    ; mem_reg[0][7] ; clk_in   ;
; N/A           ; None        ; -4.332 ns ; regn_wr_ena    ; mem_reg[1][0] ; clk_in   ;
; N/A           ; None        ; -4.332 ns ; regn_wr_ena    ; mem_reg[1][1] ; clk_in   ;
; N/A           ; None        ; -4.332 ns ; regn_wr_ena    ; mem_reg[1][2] ; clk_in   ;
; N/A           ; None        ; -4.332 ns ; regn_wr_ena    ; mem_reg[1][3] ; clk_in   ;
; N/A           ; None        ; -4.332 ns ; regn_wr_ena    ; mem_reg[1][4] ; clk_in   ;
; N/A           ; None        ; -4.332 ns ; regn_wr_ena    ; mem_reg[1][5] ; clk_in   ;
; N/A           ; None        ; -4.332 ns ; regn_wr_ena    ; mem_reg[1][6] ; clk_in   ;
; N/A           ; None        ; -4.332 ns ; regn_wr_ena    ; mem_reg[1][7] ; clk_in   ;
; N/A           ; None        ; -4.337 ns ; regn_wr_ena    ; mem_reg[2][5] ; clk_in   ;
; N/A           ; None        ; -4.337 ns ; regn_wr_ena    ; mem_reg[2][6] ; clk_in   ;
; N/A           ; None        ; -4.337 ns ; regn_wr_ena    ; mem_reg[2][7] ; clk_in   ;
; N/A           ; None        ; -4.342 ns ; regn_wr_sel[0] ; mem_reg[1][0] ; clk_in   ;
; N/A           ; None        ; -4.342 ns ; regn_wr_sel[0] ; mem_reg[1][1] ; clk_in   ;
; N/A           ; None        ; -4.342 ns ; regn_wr_sel[0] ; mem_reg[1][2] ; clk_in   ;
; N/A           ; None        ; -4.342 ns ; regn_wr_sel[0] ; mem_reg[1][3] ; clk_in   ;
; N/A           ; None        ; -4.342 ns ; regn_wr_sel[0] ; mem_reg[1][4] ; clk_in   ;
; N/A           ; None        ; -4.342 ns ; regn_wr_sel[0] ; mem_reg[1][5] ; clk_in   ;
; N/A           ; None        ; -4.342 ns ; regn_wr_sel[0] ; mem_reg[1][6] ; clk_in   ;
; N/A           ; None        ; -4.342 ns ; regn_wr_sel[0] ; mem_reg[1][7] ; clk_in   ;
; N/A           ; None        ; -4.346 ns ; regn_wr_sel[0] ; mem_reg[2][5] ; clk_in   ;
; N/A           ; None        ; -4.346 ns ; regn_wr_sel[0] ; mem_reg[2][6] ; clk_in   ;
; N/A           ; None        ; -4.346 ns ; regn_wr_sel[0] ; mem_reg[2][7] ; clk_in   ;
; N/A           ; None        ; -4.370 ns ; regn_di[3]     ; mem_reg[2][3] ; clk_in   ;
; N/A           ; None        ; -4.370 ns ; regn_di[3]     ; mem_reg[0][3] ; clk_in   ;
; N/A           ; None        ; -4.381 ns ; regn_wr_sel[1] ; mem_reg[0][0] ; clk_in   ;
; N/A           ; None        ; -4.381 ns ; regn_wr_sel[1] ; mem_reg[0][1] ; clk_in   ;
; N/A           ; None        ; -4.381 ns ; regn_wr_sel[1] ; mem_reg[0][2] ; clk_in   ;
; N/A           ; None        ; -4.381 ns ; regn_wr_sel[1] ; mem_reg[0][3] ; clk_in   ;
; N/A           ; None        ; -4.381 ns ; regn_wr_sel[1] ; mem_reg[0][4] ; clk_in   ;
; N/A           ; None        ; -4.381 ns ; regn_wr_sel[1] ; mem_reg[0][5] ; clk_in   ;
; N/A           ; None        ; -4.520 ns ; regn_wr_ena    ; mem_reg[2][0] ; clk_in   ;
; N/A           ; None        ; -4.520 ns ; regn_wr_ena    ; mem_reg[2][1] ; clk_in   ;
; N/A           ; None        ; -4.520 ns ; regn_wr_ena    ; mem_reg[2][2] ; clk_in   ;
; N/A           ; None        ; -4.520 ns ; regn_wr_ena    ; mem_reg[2][3] ; clk_in   ;
; N/A           ; None        ; -4.520 ns ; regn_wr_ena    ; mem_reg[2][4] ; clk_in   ;
; N/A           ; None        ; -4.529 ns ; regn_wr_sel[0] ; mem_reg[2][0] ; clk_in   ;
; N/A           ; None        ; -4.529 ns ; regn_wr_sel[0] ; mem_reg[2][1] ; clk_in   ;
; N/A           ; None        ; -4.529 ns ; regn_wr_sel[0] ; mem_reg[2][2] ; clk_in   ;
; N/A           ; None        ; -4.529 ns ; regn_wr_sel[0] ; mem_reg[2][3] ; clk_in   ;
; N/A           ; None        ; -4.529 ns ; regn_wr_sel[0] ; mem_reg[2][4] ; clk_in   ;
; N/A           ; None        ; -4.660 ns ; regn_wr_sel[0] ; mem_reg[0][0] ; clk_in   ;
; N/A           ; None        ; -4.660 ns ; regn_wr_sel[0] ; mem_reg[0][1] ; clk_in   ;
; N/A           ; None        ; -4.660 ns ; regn_wr_sel[0] ; mem_reg[0][2] ; clk_in   ;
; N/A           ; None        ; -4.660 ns ; regn_wr_sel[0] ; mem_reg[0][3] ; clk_in   ;
; N/A           ; None        ; -4.660 ns ; regn_wr_sel[0] ; mem_reg[0][4] ; clk_in   ;
; N/A           ; None        ; -4.660 ns ; regn_wr_sel[0] ; mem_reg[0][5] ; clk_in   ;
; N/A           ; None        ; -4.750 ns ; regn_wr_ena    ; mem_reg[0][0] ; clk_in   ;
; N/A           ; None        ; -4.750 ns ; regn_wr_ena    ; mem_reg[0][1] ; clk_in   ;
; N/A           ; None        ; -4.750 ns ; regn_wr_ena    ; mem_reg[0][2] ; clk_in   ;
; N/A           ; None        ; -4.750 ns ; regn_wr_ena    ; mem_reg[0][3] ; clk_in   ;
; N/A           ; None        ; -4.750 ns ; regn_wr_ena    ; mem_reg[0][4] ; clk_in   ;
; N/A           ; None        ; -4.750 ns ; regn_wr_ena    ; mem_reg[0][5] ; clk_in   ;
+---------------+-------------+-----------+----------------+---------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue May 07 21:26:00 2024
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off reg_bank -c reg_bank --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk_in" is an undefined clock
Info: Clock "clk_in" Internal fmax is restricted to 420.17 MHz between source register "mem_reg[7][0]" and destination register "mem_reg[7][0]"
    Info: fmax restricted to clock pin edge rate 2.38 ns. Expand message to see actual delay path.
        Info: + Longest register to register delay is 0.407 ns
            Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X16_Y34_N25; Fanout = 2; REG Node = 'mem_reg[7][0]'
            Info: 2: + IC(0.000 ns) + CELL(0.323 ns) = 0.323 ns; Loc. = LCCOMB_X16_Y34_N24; Fanout = 1; COMB Node = 'mem_reg[7][0]~0'
            Info: 3: + IC(0.000 ns) + CELL(0.084 ns) = 0.407 ns; Loc. = LCFF_X16_Y34_N25; Fanout = 2; REG Node = 'mem_reg[7][0]'
            Info: Total cell delay = 0.407 ns ( 100.00 % )
        Info: - Smallest clock skew is 0.000 ns
            Info: + Shortest clock path from clock "clk_in" to destination register is 2.680 ns
                Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk_in'
                Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 27; COMB Node = 'clk_in~clkctrl'
                Info: 3: + IC(1.026 ns) + CELL(0.537 ns) = 2.680 ns; Loc. = LCFF_X16_Y34_N25; Fanout = 2; REG Node = 'mem_reg[7][0]'
                Info: Total cell delay = 1.536 ns ( 57.31 % )
                Info: Total interconnect delay = 1.144 ns ( 42.69 % )
            Info: - Longest clock path from clock "clk_in" to source register is 2.680 ns
                Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk_in'
                Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 27; COMB Node = 'clk_in~clkctrl'
                Info: 3: + IC(1.026 ns) + CELL(0.537 ns) = 2.680 ns; Loc. = LCFF_X16_Y34_N25; Fanout = 2; REG Node = 'mem_reg[7][0]'
                Info: Total cell delay = 1.536 ns ( 57.31 % )
                Info: Total interconnect delay = 1.144 ns ( 42.69 % )
        Info: + Micro clock to output delay of source is 0.250 ns
        Info: + Micro setup delay of destination is -0.036 ns
Info: tsu for register "mem_reg[0][0]" (data pin = "regn_wr_ena", clock pin = "clk_in") is 4.980 ns
    Info: + Longest pin to register delay is 7.698 ns
        Info: 1: + IC(0.000 ns) + CELL(0.852 ns) = 0.852 ns; Loc. = PIN_D23; Fanout = 3; PIN Node = 'regn_wr_ena'
        Info: 2: + IC(5.384 ns) + CELL(0.150 ns) = 6.386 ns; Loc. = LCCOMB_X42_Y35_N20; Fanout = 8; COMB Node = 'Decoder0~1'
        Info: 3: + IC(0.652 ns) + CELL(0.660 ns) = 7.698 ns; Loc. = LCFF_X40_Y35_N11; Fanout = 2; REG Node = 'mem_reg[0][0]'
        Info: Total cell delay = 1.662 ns ( 21.59 % )
        Info: Total interconnect delay = 6.036 ns ( 78.41 % )
    Info: + Micro setup delay of destination is -0.036 ns
    Info: - Shortest clock path from clock "clk_in" to destination register is 2.682 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk_in'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 27; COMB Node = 'clk_in~clkctrl'
        Info: 3: + IC(1.028 ns) + CELL(0.537 ns) = 2.682 ns; Loc. = LCFF_X40_Y35_N11; Fanout = 2; REG Node = 'mem_reg[0][0]'
        Info: Total cell delay = 1.536 ns ( 57.27 % )
        Info: Total interconnect delay = 1.146 ns ( 42.73 % )
Info: tco from clock "clk_in" to destination pin "regn_do_a[0]" through register "mem_reg[0][0]" is 11.278 ns
    Info: + Longest clock path from clock "clk_in" to source register is 2.682 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk_in'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 27; COMB Node = 'clk_in~clkctrl'
        Info: 3: + IC(1.028 ns) + CELL(0.537 ns) = 2.682 ns; Loc. = LCFF_X40_Y35_N11; Fanout = 2; REG Node = 'mem_reg[0][0]'
        Info: Total cell delay = 1.536 ns ( 57.27 % )
        Info: Total interconnect delay = 1.146 ns ( 42.73 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 8.346 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X40_Y35_N11; Fanout = 2; REG Node = 'mem_reg[0][0]'
        Info: 2: + IC(0.729 ns) + CELL(0.416 ns) = 1.145 ns; Loc. = LCCOMB_X40_Y35_N16; Fanout = 1; COMB Node = 'Mux7~0'
        Info: 3: + IC(0.899 ns) + CELL(0.420 ns) = 2.464 ns; Loc. = LCCOMB_X41_Y35_N16; Fanout = 1; COMB Node = 'Mux7~1'
        Info: 4: + IC(3.094 ns) + CELL(2.788 ns) = 8.346 ns; Loc. = PIN_AD16; Fanout = 0; PIN Node = 'regn_do_a[0]'
        Info: Total cell delay = 3.624 ns ( 43.42 % )
        Info: Total interconnect delay = 4.722 ns ( 56.58 % )
Info: Longest tpd from source pin "regn_rd_sel_a[0]" to destination pin "regn_do_a[0]" is 13.317 ns
    Info: 1: + IC(0.000 ns) + CELL(0.840 ns) = 0.840 ns; Loc. = PIN_D16; Fanout = 16; PIN Node = 'regn_rd_sel_a[0]'
    Info: 2: + IC(4.878 ns) + CELL(0.398 ns) = 6.116 ns; Loc. = LCCOMB_X40_Y35_N16; Fanout = 1; COMB Node = 'Mux7~0'
    Info: 3: + IC(0.899 ns) + CELL(0.420 ns) = 7.435 ns; Loc. = LCCOMB_X41_Y35_N16; Fanout = 1; COMB Node = 'Mux7~1'
    Info: 4: + IC(3.094 ns) + CELL(2.788 ns) = 13.317 ns; Loc. = PIN_AD16; Fanout = 0; PIN Node = 'regn_do_a[0]'
    Info: Total cell delay = 4.446 ns ( 33.39 % )
    Info: Total interconnect delay = 8.871 ns ( 66.61 % )
Info: th for register "mem_reg[7][1]" (data pin = "z_flag_in", clock pin = "clk_in") is -2.634 ns
    Info: + Longest clock path from clock "clk_in" to destination register is 2.684 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk_in'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 27; COMB Node = 'clk_in~clkctrl'
        Info: 3: + IC(1.030 ns) + CELL(0.537 ns) = 2.684 ns; Loc. = LCFF_X64_Y32_N1; Fanout = 2; REG Node = 'mem_reg[7][1]'
        Info: Total cell delay = 1.536 ns ( 57.23 % )
        Info: Total interconnect delay = 1.148 ns ( 42.77 % )
    Info: + Micro hold delay of destination is 0.266 ns
    Info: - Shortest pin to register delay is 5.584 ns
        Info: 1: + IC(0.000 ns) + CELL(0.882 ns) = 0.882 ns; Loc. = PIN_C24; Fanout = 1; PIN Node = 'z_flag_in'
        Info: 2: + IC(4.468 ns) + CELL(0.150 ns) = 5.500 ns; Loc. = LCCOMB_X64_Y32_N0; Fanout = 1; COMB Node = 'mem_reg[7][1]~1'
        Info: 3: + IC(0.000 ns) + CELL(0.084 ns) = 5.584 ns; Loc. = LCFF_X64_Y32_N1; Fanout = 2; REG Node = 'mem_reg[7][1]'
        Info: Total cell delay = 1.116 ns ( 19.99 % )
        Info: Total interconnect delay = 4.468 ns ( 80.01 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 178 megabytes
    Info: Processing ended: Tue May 07 21:26:00 2024
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


