# 三、静态时序分析与门级仿真

## 1. 为什么要进行静态时序分析(STA)？

静态时序分析用于验证同步时序的数字电路是否满足时序要求，比如说验证建立(setup)时间和保持(hold)时间是否满足要求，验证路径延迟是否满足要求等。

## 2. 为什么要进行门级仿真？

在之前的仿真中，只是对电路的逻辑进行了仿真，但是没有考虑传播延迟等时序等方面的问题。而门级仿真是在逻辑门级别进行，考虑了延迟和时序的问题，可以更加精确的仿真数字电路。

## 3. 仿真示例

克隆仓库[https://github.com/EPTansuo/rtl_gate_sim_template](https://github.com/EPTansuo/rtl_gate_sim_template)到服务器。

如果你使用的是华工微电子学院服务器，直接执行下面的命令：

```shell
make gate_sim
```

即可进行对示例代码进行门极仿真,默认使用的是csmc 180nm的库。

如果你在其它环境中，则需要更改工艺库，见下一节。

打开`build/wave.vcd`，如果你可以看到输入和输出之间存在了延时，则门极仿真成功：

![](_static/gate_sim_wave.png)

在`build/report`文件夹下，有三个文件，分别STA的面积，功率和时序报告：

```
report
├── design.area
├── design.power
└── design.timing
```

在`build`文件夹下有`demo.netlist.v`文件，这是综合生成的网表文件。

## 4. 更改工艺库

如果你使用的是虚拟机或其它环境，则需要更改库文件，如果你想用其它的库，也需要进行下面的操作：

编辑`Makefile`，替换成需要的文件:

```makefile
GATE_SIM_LIB_V = /SM01/foundry/csmc/bcd18/std_libs/CSMC018G3HD5VSBCD1P6Mlib_FB_V20F07/verilog/csmc018G3.v
```

编辑`scripts/dc.tcl`，替换成需要的文件：

```tcl
set STD_LIBS_PATH /SM01/foundry/csmc/bcd18/std_libs/CSMC018G3HD5VSBCD1P6Mlib_FB_V20F07
set LINK_LIBRARY [ list "${STD_LIBS_PATH}/synopsys/csmc018g3_typ.db"]
set TARGET_LIBRARY [ list  "${STD_LIBS_PATH}/synopsys/csmc018g3_typ.db" "${STD_LIBS_PATH}/synopsys/csmc018g3_max.db" ]
```





