Classic Timing Analyzer report for part4
Sun Feb 09 16:36:36 2020
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. tco
  8. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                  ;
+------------------------------+-------+---------------+----------------------------------+-------------------+---------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From              ; To                  ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+-------------------+---------------------+------------+----------+--------------+
; Worst-case tco               ; N/A   ; None          ; 8.557 ns                         ; RAM:R2|Dout[7]~en ; dout[7]             ; clk        ; --       ; 0            ;
; Clock Setup: 'clk'           ; N/A   ; None          ; 279.33 MHz ( period = 3.580 ns ) ; FSM:F|PS.S2       ; ROM:R1|Dout[5]~reg0 ; clk        ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;                   ;                     ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+-------------------+---------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                             ;
+-------+------------------------------------------------+---------------------+---------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From                ; To                  ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+---------------------+---------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; 279.33 MHz ( period = 3.580 ns )               ; FSM:F|PS.S2         ; ROM:R1|Dout[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.576 ns                ;
; N/A   ; 295.33 MHz ( period = 3.386 ns )               ; FSM:F|PS.S2         ; RAM:R2|Dout[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.171 ns                ;
; N/A   ; 307.69 MHz ( period = 3.250 ns )               ; FSM:F|PS.S1         ; ROM:R1|Dout[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.411 ns                ;
; N/A   ; 310.46 MHz ( period = 3.221 ns )               ; FSM:F|PS.S1         ; RAM:R2|Dout[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.006 ns                ;
; N/A   ; 323.31 MHz ( period = 3.093 ns )               ; FSM:F|PS.S2         ; RAM:R2|Dout[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.880 ns                ;
; N/A   ; 324.78 MHz ( period = 3.079 ns )               ; FSM:F|PS.S5         ; RAM:R2|Dout[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.864 ns                ;
; N/A   ; 325.63 MHz ( period = 3.071 ns )               ; FSM:F|PS.S2         ; RAM:R2|ram~17       ; clk        ; clk      ; None                        ; None                      ; 2.858 ns                ;
; N/A   ; 325.63 MHz ( period = 3.071 ns )               ; FSM:F|PS.S2         ; RAM:R2|ram~18       ; clk        ; clk      ; None                        ; None                      ; 2.858 ns                ;
; N/A   ; 332.78 MHz ( period = 3.005 ns )               ; FSM:F|PS.S1         ; RAM:R2|ram~17       ; clk        ; clk      ; None                        ; None                      ; 2.792 ns                ;
; N/A   ; 332.78 MHz ( period = 3.005 ns )               ; FSM:F|PS.S1         ; RAM:R2|ram~18       ; clk        ; clk      ; None                        ; None                      ; 2.792 ns                ;
; N/A   ; 337.15 MHz ( period = 2.966 ns )               ; FSM:F|PS.S5         ; ROM:R1|Dout[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.269 ns                ;
; N/A   ; 341.06 MHz ( period = 2.932 ns )               ; FSM:F|PS.S5         ; ROM:R1|Dout[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.252 ns                ;
; N/A   ; 341.53 MHz ( period = 2.928 ns )               ; FSM:F|PS.S1         ; RAM:R2|Dout[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.715 ns                ;
; N/A   ; 342.11 MHz ( period = 2.923 ns )               ; FSM:F|PS.S6         ; RAM:R2|Dout[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.708 ns                ;
; N/A   ; 344.59 MHz ( period = 2.902 ns )               ; FSM:F|PS.S3         ; RAM:R2|Dout[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.687 ns                ;
; N/A   ; 346.38 MHz ( period = 2.887 ns )               ; FSM:F|PS.S2         ; RAM:R2|ram~29       ; clk        ; clk      ; None                        ; None                      ; 2.672 ns                ;
; N/A   ; 346.38 MHz ( period = 2.887 ns )               ; FSM:F|PS.S2         ; RAM:R2|ram~30       ; clk        ; clk      ; None                        ; None                      ; 2.672 ns                ;
; N/A   ; 349.53 MHz ( period = 2.861 ns )               ; FSM:F|PS.S2         ; RAM:R2|ram~11       ; clk        ; clk      ; None                        ; None                      ; 2.647 ns                ;
; N/A   ; 349.53 MHz ( period = 2.861 ns )               ; FSM:F|PS.S2         ; RAM:R2|ram~12       ; clk        ; clk      ; None                        ; None                      ; 2.647 ns                ;
; N/A   ; 349.90 MHz ( period = 2.858 ns )               ; FSM:F|PS.S3         ; ROM:R1|Dout[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.215 ns                ;
; N/A   ; 356.76 MHz ( period = 2.803 ns )               ; FSM:F|PS.S7         ; RAM:R2|Dout[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.588 ns                ;
; N/A   ; 358.29 MHz ( period = 2.791 ns )               ; FSM:F|PS.S1         ; RAM:R2|ram~29       ; clk        ; clk      ; None                        ; None                      ; 2.576 ns                ;
; N/A   ; 358.29 MHz ( period = 2.791 ns )               ; FSM:F|PS.S1         ; RAM:R2|ram~30       ; clk        ; clk      ; None                        ; None                      ; 2.576 ns                ;
; N/A   ; 358.94 MHz ( period = 2.786 ns )               ; FSM:F|PS.S5         ; RAM:R2|Dout[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.573 ns                ;
; N/A   ; 359.20 MHz ( period = 2.784 ns )               ; FSM:F|PS.S1         ; RAM:R2|ram~11       ; clk        ; clk      ; None                        ; None                      ; 2.570 ns                ;
; N/A   ; 359.20 MHz ( period = 2.784 ns )               ; FSM:F|PS.S1         ; RAM:R2|ram~12       ; clk        ; clk      ; None                        ; None                      ; 2.570 ns                ;
; N/A   ; 359.58 MHz ( period = 2.781 ns )               ; FSM:F|PS.S1         ; RAM:R2|ram~23       ; clk        ; clk      ; None                        ; None                      ; 2.567 ns                ;
; N/A   ; 359.58 MHz ( period = 2.781 ns )               ; FSM:F|PS.S1         ; RAM:R2|ram~24       ; clk        ; clk      ; None                        ; None                      ; 2.567 ns                ;
; N/A   ; 361.79 MHz ( period = 2.764 ns )               ; FSM:F|PS.S5         ; RAM:R2|ram~17       ; clk        ; clk      ; None                        ; None                      ; 2.551 ns                ;
; N/A   ; 361.79 MHz ( period = 2.764 ns )               ; FSM:F|PS.S5         ; RAM:R2|ram~18       ; clk        ; clk      ; None                        ; None                      ; 2.551 ns                ;
; N/A   ; 361.93 MHz ( period = 2.763 ns )               ; FSM:F|PS.S3         ; RAM:R2|ram~17       ; clk        ; clk      ; None                        ; None                      ; 2.550 ns                ;
; N/A   ; 361.93 MHz ( period = 2.763 ns )               ; FSM:F|PS.S3         ; RAM:R2|ram~18       ; clk        ; clk      ; None                        ; None                      ; 2.550 ns                ;
; N/A   ; 362.32 MHz ( period = 2.760 ns )               ; RAM:R2|ram~29       ; RAM:R2|Dout[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.546 ns                ;
; N/A   ; 366.84 MHz ( period = 2.726 ns )               ; FSM:F|PS.S2         ; RAM:R2|ram~23       ; clk        ; clk      ; None                        ; None                      ; 2.512 ns                ;
; N/A   ; 366.84 MHz ( period = 2.726 ns )               ; FSM:F|PS.S2         ; RAM:R2|ram~24       ; clk        ; clk      ; None                        ; None                      ; 2.512 ns                ;
; N/A   ; 370.92 MHz ( period = 2.696 ns )               ; FSM:F|PS.S2         ; RAM:R2|Dout[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.483 ns                ;
; N/A   ; 375.94 MHz ( period = 2.660 ns )               ; FSM:F|PS.S2         ; RAM:R2|Dout[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.446 ns                ;
; N/A   ; 375.94 MHz ( period = 2.660 ns )               ; FSM:F|PS.S7         ; ROM:R1|Dout[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.116 ns                ;
; N/A   ; 376.79 MHz ( period = 2.654 ns )               ; FSM:F|PS.S6         ; ROM:R1|Dout[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.113 ns                ;
; N/A   ; 378.79 MHz ( period = 2.640 ns )               ; FSM:F|PS.S5         ; RAM:R2|ram~23       ; clk        ; clk      ; None                        ; None                      ; 2.426 ns                ;
; N/A   ; 378.79 MHz ( period = 2.640 ns )               ; FSM:F|PS.S5         ; RAM:R2|ram~24       ; clk        ; clk      ; None                        ; None                      ; 2.426 ns                ;
; N/A   ; 380.23 MHz ( period = 2.630 ns )               ; FSM:F|PS.S6         ; RAM:R2|Dout[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.417 ns                ;
; N/A   ; 381.39 MHz ( period = 2.622 ns )               ; FSM:F|PS.S1         ; RAM:R2|Dout[4]~en   ; clk        ; clk      ; None                        ; None                      ; 2.425 ns                ;
; N/A   ; 381.53 MHz ( period = 2.621 ns )               ; FSM:F|PS.S1         ; RAM:R2|Dout[1]~en   ; clk        ; clk      ; None                        ; None                      ; 2.424 ns                ;
; N/A   ; 381.68 MHz ( period = 2.620 ns )               ; FSM:F|PS.S1         ; RAM:R2|Dout[3]~en   ; clk        ; clk      ; None                        ; None                      ; 2.423 ns                ;
; N/A   ; 381.83 MHz ( period = 2.619 ns )               ; FSM:F|PS.S1         ; RAM:R2|Dout[0]~en   ; clk        ; clk      ; None                        ; None                      ; 2.422 ns                ;
; N/A   ; 381.97 MHz ( period = 2.618 ns )               ; FSM:F|PS.S3         ; RAM:R2|Dout[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.405 ns                ;
; N/A   ; 382.12 MHz ( period = 2.617 ns )               ; FSM:F|PS.S1         ; RAM:R2|Dout[2]~en   ; clk        ; clk      ; None                        ; None                      ; 2.420 ns                ;
; N/A   ; 382.56 MHz ( period = 2.614 ns )               ; FSM:F|PS.S1         ; RAM:R2|Dout[5]~en   ; clk        ; clk      ; None                        ; None                      ; 2.417 ns                ;
; N/A   ; 382.56 MHz ( period = 2.614 ns )               ; FSM:F|PS.S1         ; RAM:R2|Dout[7]~en   ; clk        ; clk      ; None                        ; None                      ; 2.417 ns                ;
; N/A   ; 383.44 MHz ( period = 2.608 ns )               ; FSM:F|PS.S6         ; RAM:R2|ram~17       ; clk        ; clk      ; None                        ; None                      ; 2.395 ns                ;
; N/A   ; 383.44 MHz ( period = 2.608 ns )               ; FSM:F|PS.S6         ; RAM:R2|ram~18       ; clk        ; clk      ; None                        ; None                      ; 2.395 ns                ;
; N/A   ; 384.17 MHz ( period = 2.603 ns )               ; FSM:F|PS.S3         ; RAM:R2|ram~23       ; clk        ; clk      ; None                        ; None                      ; 2.389 ns                ;
; N/A   ; 384.17 MHz ( period = 2.603 ns )               ; FSM:F|PS.S3         ; RAM:R2|ram~24       ; clk        ; clk      ; None                        ; None                      ; 2.389 ns                ;
; N/A   ; 385.21 MHz ( period = 2.596 ns )               ; ROM:R1|Dout[5]~reg0 ; RAM:R2|ram~18       ; clk        ; clk      ; None                        ; None                      ; 1.085 ns                ;
; N/A   ; 387.60 MHz ( period = 2.580 ns )               ; FSM:F|PS.S5         ; RAM:R2|ram~29       ; clk        ; clk      ; None                        ; None                      ; 2.365 ns                ;
; N/A   ; 387.60 MHz ( period = 2.580 ns )               ; FSM:F|PS.S5         ; RAM:R2|ram~30       ; clk        ; clk      ; None                        ; None                      ; 2.365 ns                ;
; N/A   ; 391.54 MHz ( period = 2.554 ns )               ; FSM:F|PS.S5         ; RAM:R2|ram~11       ; clk        ; clk      ; None                        ; None                      ; 2.340 ns                ;
; N/A   ; 391.54 MHz ( period = 2.554 ns )               ; FSM:F|PS.S5         ; RAM:R2|ram~12       ; clk        ; clk      ; None                        ; None                      ; 2.340 ns                ;
; N/A   ; 392.31 MHz ( period = 2.549 ns )               ; FSM:F|PS.S3         ; RAM:R2|ram~29       ; clk        ; clk      ; None                        ; None                      ; 2.334 ns                ;
; N/A   ; 392.31 MHz ( period = 2.549 ns )               ; FSM:F|PS.S3         ; RAM:R2|ram~30       ; clk        ; clk      ; None                        ; None                      ; 2.334 ns                ;
; N/A   ; 393.39 MHz ( period = 2.542 ns )               ; FSM:F|PS.S3         ; RAM:R2|ram~11       ; clk        ; clk      ; None                        ; None                      ; 2.328 ns                ;
; N/A   ; 393.39 MHz ( period = 2.542 ns )               ; FSM:F|PS.S3         ; RAM:R2|ram~12       ; clk        ; clk      ; None                        ; None                      ; 2.328 ns                ;
; N/A   ; 394.79 MHz ( period = 2.533 ns )               ; FSM:F|PS.S7         ; RAM:R2|ram~17       ; clk        ; clk      ; None                        ; None                      ; 2.320 ns                ;
; N/A   ; 394.79 MHz ( period = 2.533 ns )               ; FSM:F|PS.S7         ; RAM:R2|ram~18       ; clk        ; clk      ; None                        ; None                      ; 2.320 ns                ;
; N/A   ; 395.10 MHz ( period = 2.531 ns )               ; FSM:F|PS.S1         ; RAM:R2|Dout[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.318 ns                ;
; N/A   ; 395.26 MHz ( period = 2.530 ns )               ; FSM:F|PS.S4         ; RAM:R2|ram~17       ; clk        ; clk      ; None                        ; None                      ; 2.317 ns                ;
; N/A   ; 395.26 MHz ( period = 2.530 ns )               ; FSM:F|PS.S4         ; RAM:R2|ram~18       ; clk        ; clk      ; None                        ; None                      ; 2.317 ns                ;
; N/A   ; 396.98 MHz ( period = 2.519 ns )               ; FSM:F|PS.S7         ; RAM:R2|Dout[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.306 ns                ;
; N/A   ; 399.36 MHz ( period = 2.504 ns )               ; FSM:F|PS.S7         ; RAM:R2|ram~23       ; clk        ; clk      ; None                        ; None                      ; 2.290 ns                ;
; N/A   ; 399.36 MHz ( period = 2.504 ns )               ; FSM:F|PS.S7         ; RAM:R2|ram~24       ; clk        ; clk      ; None                        ; None                      ; 2.290 ns                ;
; N/A   ; 400.80 MHz ( period = 2.495 ns )               ; FSM:F|PS.S1         ; RAM:R2|Dout[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.281 ns                ;
; N/A   ; 412.54 MHz ( period = 2.424 ns )               ; FSM:F|PS.S6         ; RAM:R2|ram~29       ; clk        ; clk      ; None                        ; None                      ; 2.209 ns                ;
; N/A   ; 412.54 MHz ( period = 2.424 ns )               ; FSM:F|PS.S6         ; RAM:R2|ram~30       ; clk        ; clk      ; None                        ; None                      ; 2.209 ns                ;
; N/A   ; 413.22 MHz ( period = 2.420 ns )               ; ROM:R1|Dout[5]~reg0 ; RAM:R2|ram~12       ; clk        ; clk      ; None                        ; None                      ; 0.996 ns                ;
; N/A   ; 413.56 MHz ( period = 2.418 ns )               ; ROM:R1|Dout[5]~reg0 ; RAM:R2|ram~24       ; clk        ; clk      ; None                        ; None                      ; 0.995 ns                ;
; N/A   ; 415.63 MHz ( period = 2.406 ns )               ; FSM:F|PS.S1         ; ROM:R1|Dout[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 0.989 ns                ;
; N/A   ; 417.01 MHz ( period = 2.398 ns )               ; FSM:F|PS.S6         ; RAM:R2|ram~11       ; clk        ; clk      ; None                        ; None                      ; 2.184 ns                ;
; N/A   ; 417.01 MHz ( period = 2.398 ns )               ; FSM:F|PS.S6         ; RAM:R2|ram~12       ; clk        ; clk      ; None                        ; None                      ; 2.184 ns                ;
; N/A   ; 418.59 MHz ( period = 2.389 ns )               ; FSM:F|PS.S5         ; RAM:R2|Dout[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.176 ns                ;
; N/A   ; 420.17 MHz ( period = 2.380 ns )               ; FSM:F|PS.S3         ; RAM:R2|Dout[4]~en   ; clk        ; clk      ; None                        ; None                      ; 2.183 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S3         ; RAM:R2|Dout[1]~en   ; clk        ; clk      ; None                        ; None                      ; 2.182 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S3         ; RAM:R2|Dout[3]~en   ; clk        ; clk      ; None                        ; None                      ; 2.181 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S3         ; RAM:R2|Dout[0]~en   ; clk        ; clk      ; None                        ; None                      ; 2.180 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S3         ; RAM:R2|Dout[2]~en   ; clk        ; clk      ; None                        ; None                      ; 2.178 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S3         ; RAM:R2|Dout[5]~en   ; clk        ; clk      ; None                        ; None                      ; 2.175 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S3         ; RAM:R2|Dout[7]~en   ; clk        ; clk      ; None                        ; None                      ; 2.175 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S5         ; RAM:R2|Dout[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.139 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; ROM:R1|Dout[4]~reg0 ; RAM:R2|ram~17       ; clk        ; clk      ; None                        ; None                      ; 0.961 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S7         ; RAM:R2|ram~29       ; clk        ; clk      ; None                        ; None                      ; 2.105 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S7         ; RAM:R2|ram~30       ; clk        ; clk      ; None                        ; None                      ; 2.105 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S4         ; RAM:R2|ram~29       ; clk        ; clk      ; None                        ; None                      ; 2.101 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S4         ; RAM:R2|ram~30       ; clk        ; clk      ; None                        ; None                      ; 2.101 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S7         ; RAM:R2|ram~11       ; clk        ; clk      ; None                        ; None                      ; 2.098 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S7         ; RAM:R2|ram~12       ; clk        ; clk      ; None                        ; None                      ; 2.098 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S4         ; RAM:R2|ram~11       ; clk        ; clk      ; None                        ; None                      ; 2.095 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S4         ; RAM:R2|ram~12       ; clk        ; clk      ; None                        ; None                      ; 2.095 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S4         ; RAM:R2|ram~23       ; clk        ; clk      ; None                        ; None                      ; 2.092 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S4         ; RAM:R2|ram~24       ; clk        ; clk      ; None                        ; None                      ; 2.092 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S2         ; RAM:R2|Dout[4]~en   ; clk        ; clk      ; None                        ; None                      ; 2.097 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S2         ; RAM:R2|Dout[1]~en   ; clk        ; clk      ; None                        ; None                      ; 2.096 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S2         ; RAM:R2|Dout[3]~en   ; clk        ; clk      ; None                        ; None                      ; 2.095 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S2         ; RAM:R2|Dout[0]~en   ; clk        ; clk      ; None                        ; None                      ; 2.094 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S2         ; RAM:R2|Dout[2]~en   ; clk        ; clk      ; None                        ; None                      ; 2.092 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S2         ; RAM:R2|Dout[5]~en   ; clk        ; clk      ; None                        ; None                      ; 2.089 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S2         ; RAM:R2|Dout[7]~en   ; clk        ; clk      ; None                        ; None                      ; 2.089 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S6         ; RAM:R2|ram~23       ; clk        ; clk      ; None                        ; None                      ; 2.049 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S6         ; RAM:R2|ram~24       ; clk        ; clk      ; None                        ; None                      ; 2.049 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S6         ; RAM:R2|Dout[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.020 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S3         ; RAM:R2|Dout[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 2.008 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; RAM:R2|ram~30       ; RAM:R2|Dout[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.991 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S6         ; RAM:R2|Dout[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.983 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; RAM:R2|ram~17       ; RAM:R2|Dout[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.978 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; ROM:R1|Dout[4]~reg0 ; RAM:R2|ram~23       ; clk        ; clk      ; None                        ; None                      ; 0.875 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S3         ; RAM:R2|Dout[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.962 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; ROM:R1|Dout[4]~reg0 ; RAM:R2|ram~11       ; clk        ; clk      ; None                        ; None                      ; 0.873 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S4         ; RAM:R2|Dout[4]~en   ; clk        ; clk      ; None                        ; None                      ; 1.950 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S4         ; RAM:R2|Dout[1]~en   ; clk        ; clk      ; None                        ; None                      ; 1.949 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S4         ; RAM:R2|Dout[3]~en   ; clk        ; clk      ; None                        ; None                      ; 1.948 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S4         ; RAM:R2|Dout[0]~en   ; clk        ; clk      ; None                        ; None                      ; 1.947 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S4         ; RAM:R2|Dout[2]~en   ; clk        ; clk      ; None                        ; None                      ; 1.945 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S4         ; RAM:R2|Dout[5]~en   ; clk        ; clk      ; None                        ; None                      ; 1.942 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S4         ; RAM:R2|Dout[7]~en   ; clk        ; clk      ; None                        ; None                      ; 1.942 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S7         ; RAM:R2|Dout[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.909 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S7         ; RAM:R2|Dout[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.863 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; RAM:R2|ram~29       ; RAM:R2|Dout[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.821 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; RAM:R2|ram~11       ; RAM:R2|Dout[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.753 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; RAM:R2|ram~23       ; RAM:R2|Dout[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.712 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; ROM:R1|Dout[4]~reg0 ; RAM:R2|ram~29       ; clk        ; clk      ; None                        ; None                      ; 0.720 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; RAM:R2|ram~30       ; RAM:R2|Dout[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.594 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; ROM:R1|Dout[5]~reg0 ; RAM:R2|ram~30       ; clk        ; clk      ; None                        ; None                      ; 0.686 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S8         ; FSM:F|PS.S5         ; clk        ; clk      ; None                        ; None                      ; 1.528 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; RAM:R2|ram~12       ; RAM:R2|Dout[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.425 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; RAM:R2|ram~24       ; RAM:R2|Dout[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.400 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; RAM:R2|ram~17       ; RAM:R2|Dout[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.253 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; RAM:R2|ram~18       ; RAM:R2|Dout[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.191 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S1         ; RAM:R2|Dout[6]~en   ; clk        ; clk      ; None                        ; None                      ; 1.035 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; RAM:R2|ram~11       ; RAM:R2|Dout[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.028 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; RAM:R2|ram~12       ; RAM:R2|Dout[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.028 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; RAM:R2|ram~24       ; RAM:R2|Dout[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.003 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; RAM:R2|ram~23       ; RAM:R2|Dout[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 0.987 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S1         ; FSM:F|PS.S2         ; clk        ; clk      ; None                        ; None                      ; 0.862 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; RAM:R2|ram~18       ; RAM:R2|Dout[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 0.794 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S3         ; RAM:R2|Dout[6]~en   ; clk        ; clk      ; None                        ; None                      ; 0.793 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S3         ; FSM:F|PS.S4         ; clk        ; clk      ; None                        ; None                      ; 0.730 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S2         ; FSM:F|PS.S3         ; clk        ; clk      ; None                        ; None                      ; 0.729 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S5         ; FSM:F|PS.S6         ; clk        ; clk      ; None                        ; None                      ; 0.727 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S2         ; RAM:R2|Dout[6]~en   ; clk        ; clk      ; None                        ; None                      ; 0.707 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S7         ; FSM:F|PS.S8         ; clk        ; clk      ; None                        ; None                      ; 0.697 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S4         ; FSM:F|PS.S5         ; clk        ; clk      ; None                        ; None                      ; 0.560 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S4         ; RAM:R2|Dout[6]~en   ; clk        ; clk      ; None                        ; None                      ; 0.560 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; FSM:F|PS.S6         ; FSM:F|PS.S7         ; clk        ; clk      ; None                        ; None                      ; 0.538 ns                ;
+-------+------------------------------------------------+---------------------+---------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+--------------------------------------------------------------------------------+
; tco                                                                            ;
+-------+--------------+------------+---------------------+---------+------------+
; Slack ; Required tco ; Actual tco ; From                ; To      ; From Clock ;
+-------+--------------+------------+---------------------+---------+------------+
; N/A   ; None         ; 8.557 ns   ; RAM:R2|Dout[7]~en   ; dout[7] ; clk        ;
; N/A   ; None         ; 7.019 ns   ; RAM:R2|Dout[5]~reg0 ; dout[5] ; clk        ;
; N/A   ; None         ; 7.018 ns   ; RAM:R2|Dout[4]~reg0 ; dout[4] ; clk        ;
; N/A   ; None         ; 7.010 ns   ; RAM:R2|Dout[0]~reg0 ; dout[0] ; clk        ;
; N/A   ; None         ; 6.913 ns   ; RAM:R2|Dout[1]~reg0 ; dout[1] ; clk        ;
; N/A   ; None         ; 6.457 ns   ; RAM:R2|Dout[3]~en   ; dout[3] ; clk        ;
; N/A   ; None         ; 6.450 ns   ; RAM:R2|Dout[2]~en   ; dout[2] ; clk        ;
; N/A   ; None         ; 6.426 ns   ; RAM:R2|Dout[1]~en   ; dout[1] ; clk        ;
; N/A   ; None         ; 6.419 ns   ; RAM:R2|Dout[5]~en   ; dout[5] ; clk        ;
; N/A   ; None         ; 6.406 ns   ; RAM:R2|Dout[0]~en   ; dout[0] ; clk        ;
; N/A   ; None         ; 6.402 ns   ; RAM:R2|Dout[4]~en   ; dout[4] ; clk        ;
; N/A   ; None         ; 6.399 ns   ; RAM:R2|Dout[6]~en   ; dout[6] ; clk        ;
+-------+--------------+------------+---------------------+---------+------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Sun Feb 09 16:36:35 2020
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off part4 -c part4 --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Info: Clock "clk" has Internal fmax of 279.33 MHz between source register "FSM:F|PS.S2" and destination register "ROM:R1|Dout[5]~reg0" (period= 3.58 ns)
    Info: + Longest register to register delay is 1.576 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X59_Y25_N9; Fanout = 3; REG Node = 'FSM:F|PS.S2'
        Info: 2: + IC(0.519 ns) + CELL(0.398 ns) = 0.917 ns; Loc. = LCCOMB_X59_Y25_N4; Fanout = 8; COMB Node = 'FSM:F|WideOr0~0'
        Info: 3: + IC(0.293 ns) + CELL(0.366 ns) = 1.576 ns; Loc. = LCFF_X59_Y25_N31; Fanout = 4; REG Node = 'ROM:R1|Dout[5]~reg0'
        Info: Total cell delay = 0.764 ns ( 48.48 % )
        Info: Total interconnect delay = 0.812 ns ( 51.52 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "clk" to destination register is 2.665 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk'
            Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 30; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(1.011 ns) + CELL(0.537 ns) = 2.665 ns; Loc. = LCFF_X59_Y25_N31; Fanout = 4; REG Node = 'ROM:R1|Dout[5]~reg0'
            Info: Total cell delay = 1.536 ns ( 57.64 % )
            Info: Total interconnect delay = 1.129 ns ( 42.36 % )
        Info: - Longest clock path from clock "clk" to source register is 2.665 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk'
            Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 30; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(1.011 ns) + CELL(0.537 ns) = 2.665 ns; Loc. = LCFF_X59_Y25_N9; Fanout = 3; REG Node = 'FSM:F|PS.S2'
            Info: Total cell delay = 1.536 ns ( 57.64 % )
            Info: Total interconnect delay = 1.129 ns ( 42.36 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Micro setup delay of destination is -0.036 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: tco from clock "clk" to destination pin "dout[7]" through register "RAM:R2|Dout[7]~en" is 8.557 ns
    Info: + Longest clock path from clock "clk" to source register is 2.682 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 30; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.028 ns) + CELL(0.537 ns) = 2.682 ns; Loc. = LCFF_X59_Y32_N21; Fanout = 1; REG Node = 'RAM:R2|Dout[7]~en'
        Info: Total cell delay = 1.536 ns ( 57.27 % )
        Info: Total interconnect delay = 1.146 ns ( 42.73 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 5.625 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X59_Y32_N21; Fanout = 1; REG Node = 'RAM:R2|Dout[7]~en'
        Info: 2: + IC(2.778 ns) + CELL(2.847 ns) = 5.625 ns; Loc. = PIN_W19; Fanout = 0; PIN Node = 'dout[7]'
        Info: Total cell delay = 2.847 ns ( 50.61 % )
        Info: Total interconnect delay = 2.778 ns ( 49.39 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 179 megabytes
    Info: Processing ended: Sun Feb 09 16:36:37 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


