# 数字电路网表平面化研究毕业论文提纲

## 论文结构

- 第一章绪论
  - 1.1课题研究背景
  - 1.2国内外研究现状
  - 1.3课题研究内容
  - 1.4论文结构
- 第二章网表平面化技术理论研究
  - 2.1网表平面化概念
  - 2.2网表平面化步骤
  - 2.3网表平面化理论
    - 2.3.1 verilog 基本介绍
    - 2.3.2 verilog RTL 级描述
    - 2.3.2 编译原理相关概念
  - 2.4本章小结
- 第三章verilator 实现机制研究
  - 3.1 verilator 简介
  - 3.2 verilator 与网表平面化的关系
  - 3.3 verilator 抽象语法树设计
  - 3.4 verilator 遍历抽象语法方法
- 第四章数字电路网表平面化设计与实现
  - 4.1 设计思路
  - 4.2 层次化网表构建
  - 4.3 层次化网表展开
  - 4.4 功能性综合测试
- 第五章结束语

## 论文各标题介绍

- 课题研究背景 : 数字电路网表扁平化属于一个比较小众的区域，其隶属于 EDA(电子自动设计) 中的一个步骤(说实话连一个步骤都说不上)；这就出现一个问题，它不好向人解释，一是因为其领域偏僻，二是因为还隶属于小众领域中的细枝末节；课题研究背景会着重地去描述EDA相关的背景知识，先不涉及到数字电路网表扁平化的具体部分，在介绍EDA的中间，会去介绍其关键的四个步骤:功能设计、**综合**、**验证**、物理设计，数字网表扁平化就处于综合以及验证之间，为 **1.3课题研究内容** 引出数字电路网表平面化做铺垫。
- 1.2国内外研究现状 : 常规操作，介绍一下整个 EDA 行业，介绍一下国外三巨头以及近些年兴起的国产EDA公司。
- 1.3课题研究内容 : 正式引出数字电路网表平面化到底是在做什么，对 EDA 的作用体现在何处，处于EDA中的哪个环节，以及为什么需要去做。
- 1.4论文结构 : 跟这写的一样，介绍一下整个论文的行为组织，提纲中的提纲。
- 第二章网表平面化技术理论研究 : 本章的面对很简单，解释 **数字电路网表平面化**  术语的概念，分析其实现步骤(也就是主流程大致上应该是怎么样的)，然后再分析一下这其中所需要用到的理论知识，也就是 verilog 和 编译原理 了。
- 2.3.1 verilog 基本介绍 ： 搬书，主要的内容来自于 《Verilog HDL数字系统设计入门与应用实例》(王忠礼)
- 2.3.2 verilog RTL 级描述 : 搬书，主要的内容来自于 《Verilog HDL数字系统设计入门与应用实例》(王忠礼)
- 2.3.2 编译原理相关概念 : 搬树，主要内容来自于 《编译原理》(王生原)
- 第三章verilator 实现机制研究 : 数字电路网表平面化里面有绝大部分的功能实现都是依托于 verilator , 所以这里打算好好地讲一下这个库吧，主要有三个原因:一是凑字数，内容,失去对 verilator 的描述，整篇论文的技术底蕴会失去很多(实际上当我基本理解其使用的时候已经接近年底了);二是留点遗产，对 verilator 内部的实现其实非常地少，就连开发者都寥寥无几，git的星星也才只有几百颗；第三也是为了致敬，也是非常感谢，要是没有 verilator ，这个论文真的就要变成一纸白书了，光吹水。
- 3.1 verilator 简介 : 大致上有很多是我个人对其的理解，毕竟我接触它也有近半年的时间的，以及根据它的文档，在这里 [README.rst](https://github.com/HR1025/verilator_hr10255/tree/master/docs-ch)
- 3.2 verilator 与网表平面化的关系 : 参见这里 [verilator工作流程](./verilator工作流程.md),剩下的一些细节慢慢补充
- 3.3 verilator 抽象语法树设计 : [verilator_Ast](./verilator_Ast.md),其他详细的细节在论文里再写了，其余资料只能参考代码和[internals.rst](https://github.com/HR1025/verilator_hr10255/blob/master/docs-ch/internals.rst)了
- 3.4 verilator 遍历抽象语法方法 : [verilator抽象语法树遍历](./verilator抽象语法树遍历.md),其他详细的细节在论文里再写了，其余资料只能参考代码和[internals.rst](https://github.com/HR1025/verilator_hr10255/blob/master/docs-ch/internals.rst)了
- 第四章数字电路网表平面化设计与实现 : 讲解我整个数字电路网表扁平化的实现，其实本质上就是在讲解代码了，在这里 `https://github.com/HR1025/verilator_hr10255`
- 4.1 设计思路 : 待补充
- 4.2 层次化网表构建 : [层次化网表数据结构设计](./层次化网表数据结构设计.md)
- 4.3 层次化网表展开 : [层次化网表向平面化网表的转化过程](./层次化网表向平面化网表的转化过程.md)

> 《Verilog HDL数字系统设计入门与应用实例》(王忠礼) 以及 《编译原理》(王生原) 都是在去年 (2021年10月至11月) 读过的两本教科书，其作为数字电路网表平面化的主要理论
依据；但是考虑到论文有引用篇幅限制，故有些地方会引用到其他一些论文，增加论文的篇幅引用，要不然真的凑不到那么多篇；其中也会有一些我对其中的一些理解，也就是可能造出了些
新词，在其他地方是找不到的。
