################################################################################
#                    DO NOT MANUALLY EDIT THIS FILE!                           #
################################################################################
# This file contains the automatically generated build configuration (2020/11/03 21:16:15)
# requested at line 3 in /home/student/kgaweda/VDIC/lab02part1/.dvt/default.build


################ Verilog Auto-config Directives ################
+dvt_init

alu_tb.sv
mtm_Alu.vp

