五级流水线：
RISC 架构的流水线如下所示（RISC 处理器是一个 load–store architecture，即所有指令（除了那些涉及访问内存的操作外）仅操作寄存器或立即数。）
取指令周期：
取 PC，且 PC+4
译码周期：
对指令进行译码
执行周期：
执行指令的操作，加法就把寄存器里的数加起来存到一个寄存器，分支指令(if 这种吧)就把目标地址算出来
访存周期：
访问内存的周期，load 指令和 store 指令在这个周期存取数据，同时分支指令在这里写入 PC
写回周期：
指令如 Add 把 ALU 运算结果写回目标寄存器

数据冒险：
感觉像一致性问题
Add R1 R2 R3
Add R4 R1 R5
R1 在上一条指令写回周期才有数据
而下一条指令则在执行周期就需要 R1
