TimeQuest Timing Analyzer report for Uni_Projektas
Mon Jan 16 18:55:04 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK'
 12. Slow Model Setup: 'Clock_divider:clock_divider1|clock_out'
 13. Slow Model Hold: 'CLK'
 14. Slow Model Hold: 'Clock_divider:clock_divider1|clock_out'
 15. Slow Model Minimum Pulse Width: 'CLK'
 16. Slow Model Minimum Pulse Width: 'Clock_divider:clock_divider1|clock_out'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'CLK'
 27. Fast Model Setup: 'Clock_divider:clock_divider1|clock_out'
 28. Fast Model Hold: 'CLK'
 29. Fast Model Hold: 'Clock_divider:clock_divider1|clock_out'
 30. Fast Model Minimum Pulse Width: 'CLK'
 31. Fast Model Minimum Pulse Width: 'Clock_divider:clock_divider1|clock_out'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Uni_Projektas                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                         ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; Clock Name                             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                    ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; CLK                                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                                    ;
; Clock_divider:clock_divider1|clock_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock_divider:clock_divider1|clock_out } ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+


+------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                      ;
+------------+-----------------+----------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                             ; Note ;
+------------+-----------------+----------------------------------------+------+
; 35.58 MHz  ; 35.58 MHz       ; CLK                                    ;      ;
; 131.61 MHz ; 131.61 MHz      ; Clock_divider:clock_divider1|clock_out ;      ;
+------------+-----------------+----------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------+
; Slow Model Setup Summary                                         ;
+----------------------------------------+---------+---------------+
; Clock                                  ; Slack   ; End Point TNS ;
+----------------------------------------+---------+---------------+
; CLK                                    ; -27.105 ; -16291.403    ;
; Clock_divider:clock_divider1|clock_out ; -6.598  ; -2033.333     ;
+----------------------------------------+---------+---------------+


+----------------------------------------------------------------+
; Slow Model Hold Summary                                        ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; CLK                                    ; 0.499 ; 0.000         ;
; Clock_divider:clock_divider1|clock_out ; 0.499 ; 0.000         ;
+----------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; CLK                                    ; -2.567 ; -2346.413     ;
; Clock_divider:clock_divider1|clock_out ; -2.269 ; -740.408      ;
+----------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                                                                                       ;
+---------+---------------------------------------------------+-------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                         ; To Node                                         ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------+-------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -27.105 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][1]  ; Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.043      ; 28.188     ;
; -27.038 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][5] ; Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.000      ; 28.078     ;
; -27.019 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][1]  ; Correlation_function:corr_long|output_value[18] ; CLK                                    ; CLK         ; 1.000        ; 0.043      ; 28.102     ;
; -27.001 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][1] ; Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.000      ; 28.041     ;
; -26.959 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][2]  ; Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.043      ; 28.042     ;
; -26.952 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][3] ; Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.000      ; 27.992     ;
; -26.934 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][5] ; Correlation_function:corr_long|output_value[18] ; CLK                                    ; CLK         ; 1.000        ; 0.000      ; 27.974     ;
; -26.897 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][1] ; Correlation_function:corr_long|output_value[18] ; CLK                                    ; CLK         ; 1.000        ; 0.000      ; 27.937     ;
; -26.873 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][2]  ; Correlation_function:corr_long|output_value[18] ; CLK                                    ; CLK         ; 1.000        ; 0.043      ; 27.956     ;
; -26.848 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][3] ; Correlation_function:corr_long|output_value[18] ; CLK                                    ; CLK         ; 1.000        ; 0.000      ; 27.888     ;
; -26.829 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][1]  ; Correlation_function:corr_long|output_value[17] ; CLK                                    ; CLK         ; 1.000        ; 0.043      ; 27.912     ;
; -26.772 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][2] ; Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.000      ; 27.812     ;
; -26.710 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][5]  ; Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.043      ; 27.793     ;
; -26.687 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][4] ; Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.000      ; 27.727     ;
; -26.683 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][2]  ; Correlation_function:corr_long|output_value[17] ; CLK                                    ; CLK         ; 1.000        ; 0.043      ; 27.766     ;
; -26.672 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][1]  ; Correlation_function:corr_long|output_value[16] ; CLK                                    ; CLK         ; 1.000        ; 0.043      ; 27.755     ;
; -26.668 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][2] ; Correlation_function:corr_long|output_value[18] ; CLK                                    ; CLK         ; 1.000        ; 0.000      ; 27.708     ;
; -26.624 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][5]  ; Correlation_function:corr_long|output_value[18] ; CLK                                    ; CLK         ; 1.000        ; 0.043      ; 27.707     ;
; -26.583 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][0] ; Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.020      ; 27.643     ;
; -26.583 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][4] ; Correlation_function:corr_long|output_value[18] ; CLK                                    ; CLK         ; 1.000        ; 0.000      ; 27.623     ;
; -26.551 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]  ; Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.044      ; 27.635     ;
; -26.535 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][3]  ; Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.043      ; 27.618     ;
; -26.533 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][1]  ; Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.038      ; 27.611     ;
; -26.526 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][2]  ; Correlation_function:corr_long|output_value[16] ; CLK                                    ; CLK         ; 1.000        ; 0.043      ; 27.609     ;
; -26.479 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][0] ; Correlation_function:corr_long|output_value[18] ; CLK                                    ; CLK         ; 1.000        ; 0.020      ; 27.539     ;
; -26.449 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][3]  ; Correlation_function:corr_long|output_value[18] ; CLK                                    ; CLK         ; 1.000        ; 0.043      ; 27.532     ;
; -26.445 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][5] ; Correlation_function:corr_long|output_value[17] ; CLK                                    ; CLK         ; 1.000        ; 0.000      ; 27.485     ;
; -26.434 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][5]  ; Correlation_function:corr_long|output_value[17] ; CLK                                    ; CLK         ; 1.000        ; 0.043      ; 27.517     ;
; -26.408 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][1] ; Correlation_function:corr_long|output_value[17] ; CLK                                    ; CLK         ; 1.000        ; 0.000      ; 27.448     ;
; -26.395 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][4]  ; Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.043      ; 27.478     ;
; -26.359 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][3] ; Correlation_function:corr_long|output_value[17] ; CLK                                    ; CLK         ; 1.000        ; 0.000      ; 27.399     ;
; -26.337 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][1]  ; Correlation_function:corr_long|output_value[15] ; CLK                                    ; CLK         ; 1.000        ; 0.043      ; 27.420     ;
; -26.309 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][4]  ; Correlation_function:corr_long|output_value[18] ; CLK                                    ; CLK         ; 1.000        ; 0.043      ; 27.392     ;
; -26.280 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][3] ; Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.014      ; 27.334     ;
; -26.277 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][5]  ; Correlation_function:corr_long|output_value[16] ; CLK                                    ; CLK         ; 1.000        ; 0.043      ; 27.360     ;
; -26.273 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][1]  ; Correlation_function:corr_long|output_value[18] ; CLK                                    ; CLK         ; 1.000        ; 0.038      ; 27.351     ;
; -26.259 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][3]  ; Correlation_function:corr_long|output_value[17] ; CLK                                    ; CLK         ; 1.000        ; 0.043      ; 27.342     ;
; -26.220 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][5]  ; Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.030      ; 27.290     ;
; -26.191 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][2]  ; Correlation_function:corr_long|output_value[15] ; CLK                                    ; CLK         ; 1.000        ; 0.043      ; 27.274     ;
; -26.188 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][4] ; Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.014      ; 27.242     ;
; -26.179 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][2] ; Correlation_function:corr_long|output_value[17] ; CLK                                    ; CLK         ; 1.000        ; 0.000      ; 27.219     ;
; -26.158 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]  ; Correlation_function:corr_long|output_value[18] ; CLK                                    ; CLK         ; 1.000        ; 0.044      ; 27.242     ;
; -26.152 ; ADC_Manager:ADC_Manager1|c_long_func_input[5][2]  ; Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.030      ; 27.222     ;
; -26.125 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][3]  ; Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.033      ; 27.198     ;
; -26.119 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][4]  ; Correlation_function:corr_long|output_value[17] ; CLK                                    ; CLK         ; 1.000        ; 0.043      ; 27.202     ;
; -26.119 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][2]  ; Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.038      ; 27.197     ;
; -26.108 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]  ; Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.044      ; 27.192     ;
; -26.102 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][3]  ; Correlation_function:corr_long|output_value[16] ; CLK                                    ; CLK         ; 1.000        ; 0.043      ; 27.185     ;
; -26.094 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][4] ; Correlation_function:corr_long|output_value[17] ; CLK                                    ; CLK         ; 1.000        ; 0.000      ; 27.134     ;
; -26.083 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][1]  ; Correlation_function:corr_long|output_value[17] ; CLK                                    ; CLK         ; 1.000        ; 0.038      ; 27.161     ;
; -26.004 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][2] ; Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.000      ; 27.044     ;
; -25.990 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][0] ; Correlation_function:corr_long|output_value[17] ; CLK                                    ; CLK         ; 1.000        ; 0.020      ; 27.050     ;
; -25.990 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][4]  ; Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.030      ; 27.060     ;
; -25.975 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][5] ; Correlation_function:corr_long|output_value[16] ; CLK                                    ; CLK         ; 1.000        ; 0.000      ; 27.015     ;
; -25.971 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][3]  ; Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.038      ; 27.049     ;
; -25.970 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][2] ; Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.014      ; 27.024     ;
; -25.968 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]  ; Correlation_function:corr_long|output_value[17] ; CLK                                    ; CLK         ; 1.000        ; 0.044      ; 27.052     ;
; -25.962 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][4]  ; Correlation_function:corr_long|output_value[16] ; CLK                                    ; CLK         ; 1.000        ; 0.043      ; 27.045     ;
; -25.951 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][1]  ; Correlation_function:corr_long|output_value[14] ; CLK                                    ; CLK         ; 1.000        ; 0.043      ; 27.034     ;
; -25.942 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][5]  ; Correlation_function:corr_long|output_value[15] ; CLK                                    ; CLK         ; 1.000        ; 0.043      ; 27.025     ;
; -25.938 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][1] ; Correlation_function:corr_long|output_value[16] ; CLK                                    ; CLK         ; 1.000        ; 0.000      ; 26.978     ;
; -25.934 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][1]  ; Correlation_function:corr_long|output_value[16] ; CLK                                    ; CLK         ; 1.000        ; 0.038      ; 27.012     ;
; -25.933 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][2]  ; Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.019      ; 26.992     ;
; -25.933 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][1]  ; Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.038      ; 27.011     ;
; -25.902 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][3] ; Correlation_function:corr_long|output_value[18] ; CLK                                    ; CLK         ; 1.000        ; 0.014      ; 26.956     ;
; -25.899 ; ADC_Manager:ADC_Manager1|adc_buffer[10][3]        ; Correlation_function:corr_long|output_value[19] ; Clock_divider:clock_divider1|clock_out ; CLK         ; 1.000        ; 0.103      ; 27.042     ;
; -25.889 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][3] ; Correlation_function:corr_long|output_value[16] ; CLK                                    ; CLK         ; 1.000        ; 0.000      ; 26.929     ;
; -25.869 ; ADC_Manager:ADC_Manager1|adc_buffer[10][4]        ; Correlation_function:corr_long|output_value[19] ; Clock_divider:clock_divider1|clock_out ; CLK         ; 1.000        ; 0.099      ; 27.008     ;
; -25.839 ; ADC_Manager:ADC_Manager1|c_long_func_input[5][1]  ; Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.015      ; 26.894     ;
; -25.835 ; ADC_Manager:ADC_Manager1|adc_buffer[9][1]         ; Correlation_function:corr_long|output_value[19] ; Clock_divider:clock_divider1|clock_out ; CLK         ; 1.000        ; 0.105      ; 26.980     ;
; -25.830 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][5]  ; Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.038      ; 26.908     ;
; -25.827 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][5]  ; Correlation_function:corr_long|output_value[18] ; CLK                                    ; CLK         ; 1.000        ; 0.030      ; 26.897     ;
; -25.819 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]  ; Correlation_function:corr_long|output_value[16] ; CLK                                    ; CLK         ; 1.000        ; 0.044      ; 26.903     ;
; -25.810 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][4] ; Correlation_function:corr_long|output_value[18] ; CLK                                    ; CLK         ; 1.000        ; 0.014      ; 26.864     ;
; -25.805 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][2]  ; Correlation_function:corr_long|output_value[14] ; CLK                                    ; CLK         ; 1.000        ; 0.043      ; 26.888     ;
; -25.801 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][1] ; Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.014      ; 26.855     ;
; -25.796 ; ADC_Manager:ADC_Manager1|c_long_func_input[7][3]  ; Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.044      ; 26.880     ;
; -25.795 ; ADC_Manager:ADC_Manager1|adc_buffer[10][3]        ; Correlation_function:corr_long|output_value[18] ; Clock_divider:clock_divider1|clock_out ; CLK         ; 1.000        ; 0.103      ; 26.938     ;
; -25.788 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][2]  ; Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.019      ; 26.847     ;
; -25.788 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][1]  ; Correlation_function:corr_long|output_value[15] ; CLK                                    ; CLK         ; 1.000        ; 0.038      ; 26.866     ;
; -25.780 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][1] ; Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; -0.001     ; 26.819     ;
; -25.772 ; ADC_Manager:ADC_Manager1|c_long_func_input[5][3]  ; Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.017      ; 26.829     ;
; -25.767 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][3]  ; Correlation_function:corr_long|output_value[15] ; CLK                                    ; CLK         ; 1.000        ; 0.043      ; 26.850     ;
; -25.765 ; ADC_Manager:ADC_Manager1|adc_buffer[10][4]        ; Correlation_function:corr_long|output_value[18] ; Clock_divider:clock_divider1|clock_out ; CLK         ; 1.000        ; 0.099      ; 26.904     ;
; -25.763 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][7]  ; Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.004      ; 26.807     ;
; -25.738 ; ADC_Manager:ADC_Manager1|c_long_func_input[5][2]  ; Correlation_function:corr_long|output_value[18] ; CLK                                    ; CLK         ; 1.000        ; 0.030      ; 26.808     ;
; -25.737 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][1]  ; Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.019      ; 26.796     ;
; -25.732 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][3]  ; Correlation_function:corr_long|output_value[18] ; CLK                                    ; CLK         ; 1.000        ; 0.033      ; 26.805     ;
; -25.731 ; ADC_Manager:ADC_Manager1|adc_buffer[9][1]         ; Correlation_function:corr_long|output_value[18] ; Clock_divider:clock_divider1|clock_out ; CLK         ; 1.000        ; 0.105      ; 26.876     ;
; -25.723 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][2]  ; Correlation_function:corr_long|output_value[18] ; CLK                                    ; CLK         ; 1.000        ; 0.038      ; 26.801     ;
; -25.715 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]  ; Correlation_function:corr_long|output_value[18] ; CLK                                    ; CLK         ; 1.000        ; 0.044      ; 26.799     ;
; -25.709 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][2] ; Correlation_function:corr_long|output_value[16] ; CLK                                    ; CLK         ; 1.000        ; 0.000      ; 26.749     ;
; -25.707 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][5] ; Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.014      ; 26.761     ;
; -25.686 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][0]  ; Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.038      ; 26.764     ;
; -25.685 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][3]  ; Correlation_function:corr_long|output_value[19] ; CLK                                    ; CLK         ; 1.000        ; 0.019      ; 26.744     ;
; -25.673 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]  ; Correlation_function:corr_long|output_value[15] ; CLK                                    ; CLK         ; 1.000        ; 0.044      ; 26.757     ;
; -25.659 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][7]  ; Correlation_function:corr_long|output_value[18] ; CLK                                    ; CLK         ; 1.000        ; 0.004      ; 26.703     ;
; -25.645 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][2] ; Correlation_function:corr_long|output_value[18] ; CLK                                    ; CLK         ; 1.000        ; 0.000      ; 26.685     ;
; -25.638 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][1]  ; Correlation_function:corr_long|output_value[14] ; CLK                                    ; CLK         ; 1.000        ; 0.038      ; 26.716     ;
; -25.637 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][5]  ; Correlation_function:corr_long|output_value[17] ; CLK                                    ; CLK         ; 1.000        ; 0.030      ; 26.707     ;
+---------+---------------------------------------------------+-------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock_divider:clock_divider1|clock_out'                                                                                                                                                                  ;
+--------+--------------------------------------------+--------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -6.598 ; ADC_Manager:ADC_Manager1|adc_buffer[12][5] ; ADC_Manager:ADC_Manager1|adc_buffer[13][5] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.014     ; 7.624      ;
; -5.855 ; ADC_Manager:ADC_Manager1|adc_buffer[43][2] ; ADC_Manager:ADC_Manager1|adc_buffer[44][2] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.015      ; 6.910      ;
; -5.855 ; ADC_Manager:ADC_Manager1|adc_buffer[1][5]  ; ADC_Manager:ADC_Manager1|adc_buffer[2][5]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.019     ; 6.876      ;
; -5.841 ; ADC_Manager:ADC_Manager1|adc_buffer[41][6] ; ADC_Manager:ADC_Manager1|adc_buffer[42][6] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.036      ; 6.917      ;
; -5.727 ; ADC_Manager:ADC_Manager1|adc_buffer[43][5] ; ADC_Manager:ADC_Manager1|adc_buffer[44][5] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.021      ; 6.788      ;
; -5.538 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[16]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 6.580      ;
; -5.538 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[17]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 6.580      ;
; -5.538 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[18]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 6.580      ;
; -5.538 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[19]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 6.580      ;
; -5.538 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[20]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 6.580      ;
; -5.538 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[21]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 6.580      ;
; -5.538 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[22]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 6.580      ;
; -5.538 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[23]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 6.580      ;
; -5.538 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[24]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 6.580      ;
; -5.538 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[25]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 6.580      ;
; -5.538 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[26]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 6.580      ;
; -5.538 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[27]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 6.580      ;
; -5.538 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[28]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 6.580      ;
; -5.538 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[29]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 6.580      ;
; -5.538 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[30]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 6.580      ;
; -5.538 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[31]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 6.580      ;
; -5.531 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.002     ; 6.569      ;
; -5.531 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.002     ; 6.569      ;
; -5.531 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.002     ; 6.569      ;
; -5.531 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[4]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.002     ; 6.569      ;
; -5.531 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.002     ; 6.569      ;
; -5.531 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[6]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.002     ; 6.569      ;
; -5.531 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.002     ; 6.569      ;
; -5.531 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[8]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.002     ; 6.569      ;
; -5.531 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[9]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.002     ; 6.569      ;
; -5.531 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[10]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.002     ; 6.569      ;
; -5.531 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[11]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.002     ; 6.569      ;
; -5.531 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[12]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.002     ; 6.569      ;
; -5.531 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[13]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.002     ; 6.569      ;
; -5.531 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[14]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.002     ; 6.569      ;
; -5.531 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[15]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.002     ; 6.569      ;
; -5.488 ; ADC_Manager:ADC_Manager1|adc_buffer[32][2] ; ADC_Manager:ADC_Manager1|adc_buffer[33][2] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.003      ; 6.531      ;
; -5.398 ; ADC_Manager:ADC_Manager1|counter[23]       ; ADC_Manager:ADC_Manager1|data_counts[16]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 6.440      ;
; -5.398 ; ADC_Manager:ADC_Manager1|counter[23]       ; ADC_Manager:ADC_Manager1|data_counts[17]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 6.440      ;
; -5.398 ; ADC_Manager:ADC_Manager1|counter[23]       ; ADC_Manager:ADC_Manager1|data_counts[18]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 6.440      ;
; -5.398 ; ADC_Manager:ADC_Manager1|counter[23]       ; ADC_Manager:ADC_Manager1|data_counts[19]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 6.440      ;
; -5.398 ; ADC_Manager:ADC_Manager1|counter[23]       ; ADC_Manager:ADC_Manager1|data_counts[20]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 6.440      ;
; -5.398 ; ADC_Manager:ADC_Manager1|counter[23]       ; ADC_Manager:ADC_Manager1|data_counts[21]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 6.440      ;
; -5.398 ; ADC_Manager:ADC_Manager1|counter[23]       ; ADC_Manager:ADC_Manager1|data_counts[22]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 6.440      ;
; -5.398 ; ADC_Manager:ADC_Manager1|counter[23]       ; ADC_Manager:ADC_Manager1|data_counts[23]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 6.440      ;
; -5.398 ; ADC_Manager:ADC_Manager1|counter[23]       ; ADC_Manager:ADC_Manager1|data_counts[24]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 6.440      ;
; -5.398 ; ADC_Manager:ADC_Manager1|counter[23]       ; ADC_Manager:ADC_Manager1|data_counts[25]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 6.440      ;
; -5.398 ; ADC_Manager:ADC_Manager1|counter[23]       ; ADC_Manager:ADC_Manager1|data_counts[26]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 6.440      ;
; -5.398 ; ADC_Manager:ADC_Manager1|counter[23]       ; ADC_Manager:ADC_Manager1|data_counts[27]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 6.440      ;
; -5.398 ; ADC_Manager:ADC_Manager1|counter[23]       ; ADC_Manager:ADC_Manager1|data_counts[28]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 6.440      ;
; -5.398 ; ADC_Manager:ADC_Manager1|counter[23]       ; ADC_Manager:ADC_Manager1|data_counts[29]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 6.440      ;
; -5.398 ; ADC_Manager:ADC_Manager1|counter[23]       ; ADC_Manager:ADC_Manager1|data_counts[30]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 6.440      ;
; -5.398 ; ADC_Manager:ADC_Manager1|counter[23]       ; ADC_Manager:ADC_Manager1|data_counts[31]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 6.440      ;
; -5.391 ; ADC_Manager:ADC_Manager1|counter[23]       ; ADC_Manager:ADC_Manager1|data_counts[1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.002     ; 6.429      ;
; -5.391 ; ADC_Manager:ADC_Manager1|counter[23]       ; ADC_Manager:ADC_Manager1|data_counts[2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.002     ; 6.429      ;
; -5.391 ; ADC_Manager:ADC_Manager1|counter[23]       ; ADC_Manager:ADC_Manager1|data_counts[3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.002     ; 6.429      ;
; -5.391 ; ADC_Manager:ADC_Manager1|counter[23]       ; ADC_Manager:ADC_Manager1|data_counts[4]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.002     ; 6.429      ;
; -5.391 ; ADC_Manager:ADC_Manager1|counter[23]       ; ADC_Manager:ADC_Manager1|data_counts[5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.002     ; 6.429      ;
; -5.391 ; ADC_Manager:ADC_Manager1|counter[23]       ; ADC_Manager:ADC_Manager1|data_counts[6]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.002     ; 6.429      ;
; -5.391 ; ADC_Manager:ADC_Manager1|counter[23]       ; ADC_Manager:ADC_Manager1|data_counts[7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.002     ; 6.429      ;
; -5.391 ; ADC_Manager:ADC_Manager1|counter[23]       ; ADC_Manager:ADC_Manager1|data_counts[8]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.002     ; 6.429      ;
; -5.391 ; ADC_Manager:ADC_Manager1|counter[23]       ; ADC_Manager:ADC_Manager1|data_counts[9]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.002     ; 6.429      ;
; -5.391 ; ADC_Manager:ADC_Manager1|counter[23]       ; ADC_Manager:ADC_Manager1|data_counts[10]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.002     ; 6.429      ;
; -5.391 ; ADC_Manager:ADC_Manager1|counter[23]       ; ADC_Manager:ADC_Manager1|data_counts[11]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.002     ; 6.429      ;
; -5.391 ; ADC_Manager:ADC_Manager1|counter[23]       ; ADC_Manager:ADC_Manager1|data_counts[12]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.002     ; 6.429      ;
; -5.391 ; ADC_Manager:ADC_Manager1|counter[23]       ; ADC_Manager:ADC_Manager1|data_counts[13]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.002     ; 6.429      ;
; -5.391 ; ADC_Manager:ADC_Manager1|counter[23]       ; ADC_Manager:ADC_Manager1|data_counts[14]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.002     ; 6.429      ;
; -5.391 ; ADC_Manager:ADC_Manager1|counter[23]       ; ADC_Manager:ADC_Manager1|data_counts[15]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.002     ; 6.429      ;
; -5.389 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[16]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.006      ; 6.435      ;
; -5.389 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[17]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.006      ; 6.435      ;
; -5.389 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[18]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.006      ; 6.435      ;
; -5.389 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[19]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.006      ; 6.435      ;
; -5.389 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[20]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.006      ; 6.435      ;
; -5.389 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[21]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.006      ; 6.435      ;
; -5.389 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[22]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.006      ; 6.435      ;
; -5.389 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[23]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.006      ; 6.435      ;
; -5.389 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[24]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.006      ; 6.435      ;
; -5.389 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[25]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.006      ; 6.435      ;
; -5.389 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[26]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.006      ; 6.435      ;
; -5.389 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[27]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.006      ; 6.435      ;
; -5.389 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[28]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.006      ; 6.435      ;
; -5.389 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[29]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.006      ; 6.435      ;
; -5.389 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[30]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.006      ; 6.435      ;
; -5.389 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[31]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.006      ; 6.435      ;
; -5.382 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 6.424      ;
; -5.382 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 6.424      ;
; -5.382 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 6.424      ;
; -5.382 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[4]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 6.424      ;
; -5.382 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 6.424      ;
; -5.382 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[6]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 6.424      ;
; -5.382 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 6.424      ;
; -5.382 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[8]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 6.424      ;
; -5.382 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[9]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 6.424      ;
; -5.382 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[10]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 6.424      ;
; -5.382 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[11]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 6.424      ;
; -5.382 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[12]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 6.424      ;
; -5.382 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[13]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 6.424      ;
; -5.382 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[14]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 6.424      ;
; -5.382 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[15]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 6.424      ;
; -5.356 ; ADC_Manager:ADC_Manager1|counter[8]        ; ADC_Manager:ADC_Manager1|data_counts[16]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.006      ; 6.402      ;
+--------+--------------------------------------------+--------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                                                                                                               ;
+-------+-----------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; ADC_Manager:ADC_Manager1|readDataFromRam      ; ADC_Manager:ADC_Manager1|readDataFromRam                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Clock_divider:clock_divider1|counter[2]       ; Clock_divider:clock_divider1|counter[2]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Clock_divider:clock_divider1|counter[0]       ; Clock_divider:clock_divider1|counter[0]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|preambule_found      ; ADC_Manager:ADC_Manager1|preambule_found                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.734 ; ADC_Manager:ADC_Manager1|c_preamb_func[8][4]  ; ADC_Manager:ADC_Manager1|c_long_func_input[8][4]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; ADC_Manager:ADC_Manager1|c_preamb_func[8][5]  ; ADC_Manager:ADC_Manager1|c_long_func_input[8][5]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.040      ;
; 0.736 ; ADC_Manager:ADC_Manager1|c_preamb_func[9][0]  ; ADC_Manager:ADC_Manager1|c_long_func_input[9][0]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.042      ;
; 0.741 ; ADC_Manager:ADC_Manager1|c_preamb_func[10][0] ; ADC_Manager:ADC_Manager1|c_long_func_input[10][0]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.047      ;
; 0.742 ; ADC_Manager:ADC_Manager1|c_preamb_func[17][5] ; ADC_Manager:ADC_Manager1|c_long_func_input[17][5]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.048      ;
; 0.753 ; ADC_Manager:ADC_Manager1|ram_counter[31]      ; ADC_Manager:ADC_Manager1|ram_counter[31]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.059      ;
; 0.758 ; Clock_divider:clock_divider1|counter[7]       ; Clock_divider:clock_divider1|counter[7]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.064      ;
; 0.762 ; ADC_Manager:ADC_Manager1|preambule_found      ; ADC_Manager:ADC_Manager1|c_long_func_input[4][0]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.068      ;
; 0.762 ; ADC_Manager:ADC_Manager1|preambule_found      ; ADC_Manager:ADC_Manager1|c_long_func_input[2][3]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.068      ;
; 0.880 ; Clock_divider:clock_divider1|counter[2]       ; Clock_divider:clock_divider1|clock_out                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.186      ;
; 0.898 ; ADC_Manager:ADC_Manager1|c_0_func[1][7]       ; ADC_Manager:ADC_Manager1|c_long_func_input[11][7]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.204      ;
; 0.899 ; ADC_Manager:ADC_Manager1|c_0_func[4][7]       ; ADC_Manager:ADC_Manager1|c_long_func_input[14][7]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.205      ;
; 0.901 ; ADC_Manager:ADC_Manager1|c_1_func[9][1]       ; ADC_Manager:ADC_Manager1|c_long_func_input[9][1]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.207      ;
; 0.904 ; ADC_Manager:ADC_Manager1|c_0_func[1][0]       ; ADC_Manager:ADC_Manager1|c_long_func_input[11][0]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.210      ;
; 0.907 ; ADC_Manager:ADC_Manager1|c_preamb_func[48][5] ; ADC_Manager:ADC_Manager1|c_long_func_input[48][5]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.213      ;
; 0.909 ; ADC_Manager:ADC_Manager1|c_1_func[9][2]       ; ADC_Manager:ADC_Manager1|c_long_func_input[9][2]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.215      ;
; 0.909 ; ADC_Manager:ADC_Manager1|c_1_func[9][4]       ; ADC_Manager:ADC_Manager1|c_long_func_input[9][4]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.215      ;
; 0.909 ; ADC_Manager:ADC_Manager1|c_preamb_func[48][7] ; ADC_Manager:ADC_Manager1|c_long_func_input[48][7]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.215      ;
; 0.911 ; ADC_Manager:ADC_Manager1|data_buffer[0]       ; ADC_Manager:ADC_Manager1|data_buffer[2]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.217      ;
; 0.911 ; ADC_Manager:ADC_Manager1|data_buffer[1]       ; ADC_Manager:ADC_Manager1|data_buffer[3]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.217      ;
; 0.919 ; ADC_Manager:ADC_Manager1|c_preamb_func[28][6] ; ADC_Manager:ADC_Manager1|c_long_func_input[28][6]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.225      ;
; 0.961 ; ADC_Manager:ADC_Manager1|c_preamb_func[6][2]  ; ADC_Manager:ADC_Manager1|c_long_func_input[6][2]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.268      ;
; 0.971 ; ADC_Manager:ADC_Manager1|c_preamb_func[28][3] ; ADC_Manager:ADC_Manager1|c_long_func_input[28][3]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.276      ;
; 1.005 ; ADC_Manager:ADC_Manager1|RAM_ADDRESS_BUS[0]   ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.098      ; 1.370      ;
; 1.034 ; ADC_Manager:ADC_Manager1|c_preamb_func[15][5] ; ADC_Manager:ADC_Manager1|c_long_func_input[15][5]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.341      ;
; 1.042 ; ADC_Manager:ADC_Manager1|c_preamb_func[12][1] ; ADC_Manager:ADC_Manager1|c_long_func_input[12][1]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.348      ;
; 1.042 ; ADC_Manager:ADC_Manager1|c_preamb_func[10][1] ; ADC_Manager:ADC_Manager1|c_long_func_input[10][1]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.349      ;
; 1.046 ; ADC_Manager:ADC_Manager1|c_preamb_func[15][4] ; ADC_Manager:ADC_Manager1|c_long_func_input[15][4]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.353      ;
; 1.047 ; ADC_Manager:ADC_Manager1|c_preamb_func[19][0] ; ADC_Manager:ADC_Manager1|c_long_func_input[19][0]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.353      ;
; 1.063 ; ADC_Manager:ADC_Manager1|c_0_func[5][4]       ; ADC_Manager:ADC_Manager1|c_long_func_input[5][4]                                                                       ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.368      ;
; 1.064 ; ADC_Manager:ADC_Manager1|c_preamb_func[15][3] ; ADC_Manager:ADC_Manager1|c_long_func_input[15][3]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.371      ;
; 1.077 ; ADC_Manager:ADC_Manager1|c_preamb_func[6][3]  ; ADC_Manager:ADC_Manager1|c_long_func_input[6][3]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.384      ;
; 1.083 ; ADC_Manager:ADC_Manager1|c_0_func[1][2]       ; ADC_Manager:ADC_Manager1|c_long_func_input[1][2]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.391      ;
; 1.084 ; ADC_Manager:ADC_Manager1|c_1_func[1][6]       ; ADC_Manager:ADC_Manager1|c_long_func_input[11][6]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.390      ;
; 1.085 ; ADC_Manager:ADC_Manager1|c_preamb_func[1][5]  ; ADC_Manager:ADC_Manager1|c_long_func_input[1][5]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.393      ;
; 1.090 ; ADC_Manager:ADC_Manager1|c_0_func[1][3]       ; ADC_Manager:ADC_Manager1|c_long_func_input[1][3]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.398      ;
; 1.145 ; ADC_Manager:ADC_Manager1|c_preamb_func[0][2]  ; ADC_Manager:ADC_Manager1|c_long_func_input[0][2]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.451      ;
; 1.150 ; ADC_Manager:ADC_Manager1|c_preamb_func[17][6] ; ADC_Manager:ADC_Manager1|c_long_func_input[17][6]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.456      ;
; 1.159 ; ADC_Manager:ADC_Manager1|c_preamb_func[17][0] ; ADC_Manager:ADC_Manager1|c_long_func_input[17][0]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.465      ;
; 1.159 ; ADC_Manager:ADC_Manager1|c_preamb_func[17][2] ; ADC_Manager:ADC_Manager1|c_long_func_input[17][2]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.465      ;
; 1.163 ; ADC_Manager:ADC_Manager1|ram_counter[4]       ; ADC_Manager:ADC_Manager1|ram_counter[4]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.469      ;
; 1.166 ; ADC_Manager:ADC_Manager1|ram_counter[16]      ; ADC_Manager:ADC_Manager1|ram_counter[16]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.472      ;
; 1.172 ; ADC_Manager:ADC_Manager1|ram_counter[9]       ; ADC_Manager:ADC_Manager1|ram_counter[9]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; ADC_Manager:ADC_Manager1|ram_counter[11]      ; ADC_Manager:ADC_Manager1|ram_counter[11]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.478      ;
; 1.175 ; ADC_Manager:ADC_Manager1|ram_counter[17]      ; ADC_Manager:ADC_Manager1|ram_counter[17]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.481      ;
; 1.176 ; ADC_Manager:ADC_Manager1|ram_counter[0]       ; ADC_Manager:ADC_Manager1|ram_counter[0]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; ADC_Manager:ADC_Manager1|ram_counter[18]      ; ADC_Manager:ADC_Manager1|ram_counter[18]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; ADC_Manager:ADC_Manager1|ram_counter[25]      ; ADC_Manager:ADC_Manager1|ram_counter[25]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; ADC_Manager:ADC_Manager1|ram_counter[13]      ; ADC_Manager:ADC_Manager1|ram_counter[13]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|ram_counter[14]      ; ADC_Manager:ADC_Manager1|ram_counter[14]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|ram_counter[15]      ; ADC_Manager:ADC_Manager1|ram_counter[15]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|ram_counter[20]      ; ADC_Manager:ADC_Manager1|ram_counter[20]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|ram_counter[23]      ; ADC_Manager:ADC_Manager1|ram_counter[23]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|ram_counter[27]      ; ADC_Manager:ADC_Manager1|ram_counter[27]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|ram_counter[29]      ; ADC_Manager:ADC_Manager1|ram_counter[29]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|ram_counter[30]      ; ADC_Manager:ADC_Manager1|ram_counter[30]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.182 ; Clock_divider:clock_divider1|counter[6]       ; Clock_divider:clock_divider1|counter[6]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.488      ;
; 1.187 ; Clock_divider:clock_divider1|counter[4]       ; Clock_divider:clock_divider1|counter[4]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.493      ;
; 1.207 ; ADC_Manager:ADC_Manager1|c_0_func[7][4]       ; ADC_Manager:ADC_Manager1|c_long_func_input[17][4]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.514      ;
; 1.209 ; ADC_Manager:ADC_Manager1|c_preamb_func[48][3] ; ADC_Manager:ADC_Manager1|c_long_func_input[48][3]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.515      ;
; 1.213 ; ADC_Manager:ADC_Manager1|c_preamb_func[3][0]  ; ADC_Manager:ADC_Manager1|c_long_func_input[3][0]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.519      ;
; 1.218 ; ADC_Manager:ADC_Manager1|c_1_func[3][5]       ; ADC_Manager:ADC_Manager1|c_long_func_input[13][5]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.524      ;
; 1.218 ; Clock_divider:clock_divider1|half_clock[1]    ; Clock_divider:clock_divider1|clock_out                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.524      ;
; 1.221 ; ADC_Manager:ADC_Manager1|c_preamb_func[19][7] ; ADC_Manager:ADC_Manager1|c_long_func_input[19][7]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.527      ;
; 1.225 ; ADC_Manager:ADC_Manager1|ram_counter[8]       ; ADC_Manager:ADC_Manager1|ram_counter[8]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; ADC_Manager:ADC_Manager1|ram_counter[10]      ; ADC_Manager:ADC_Manager1|ram_counter[10]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; ADC_Manager:ADC_Manager1|ram_counter[19]      ; ADC_Manager:ADC_Manager1|ram_counter[19]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; ADC_Manager:ADC_Manager1|ram_counter[24]      ; ADC_Manager:ADC_Manager1|ram_counter[24]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; ADC_Manager:ADC_Manager1|ram_counter[26]      ; ADC_Manager:ADC_Manager1|ram_counter[26]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; ADC_Manager:ADC_Manager1|ram_counter[6]       ; ADC_Manager:ADC_Manager1|ram_counter[6]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; ADC_Manager:ADC_Manager1|ram_counter[12]      ; ADC_Manager:ADC_Manager1|ram_counter[12]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; ADC_Manager:ADC_Manager1|ram_counter[21]      ; ADC_Manager:ADC_Manager1|ram_counter[21]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; ADC_Manager:ADC_Manager1|ram_counter[22]      ; ADC_Manager:ADC_Manager1|ram_counter[22]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; ADC_Manager:ADC_Manager1|ram_counter[28]      ; ADC_Manager:ADC_Manager1|ram_counter[28]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.532      ;
; 1.233 ; Clock_divider:clock_divider1|counter[1]       ; Clock_divider:clock_divider1|counter[1]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.539      ;
; 1.234 ; ADC_Manager:ADC_Manager1|ram_counter[3]       ; ADC_Manager:ADC_Manager1|ram_counter[3]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.540      ;
; 1.234 ; Clock_divider:clock_divider1|counter[3]       ; Clock_divider:clock_divider1|counter[3]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.540      ;
; 1.234 ; Clock_divider:clock_divider1|counter[5]       ; Clock_divider:clock_divider1|counter[5]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.540      ;
; 1.235 ; ADC_Manager:ADC_Manager1|ram_counter[5]       ; ADC_Manager:ADC_Manager1|ram_counter[5]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.541      ;
; 1.236 ; ADC_Manager:ADC_Manager1|c_preamb_func[28][4] ; ADC_Manager:ADC_Manager1|c_long_func_input[28][4]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.541      ;
; 1.241 ; ADC_Manager:ADC_Manager1|c_preamb_func[28][0] ; ADC_Manager:ADC_Manager1|c_long_func_input[28][0]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.546      ;
; 1.328 ; ADC_Manager:ADC_Manager1|c_preamb_func[26][3] ; ADC_Manager:ADC_Manager1|c_long_func_input[26][3]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.003      ; 1.637      ;
; 1.345 ; ADC_Manager:ADC_Manager1|c_preamb_func[14][1] ; ADC_Manager:ADC_Manager1|c_long_func_input[14][1]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.651      ;
; 1.348 ; ADC_Manager:ADC_Manager1|c_preamb_func[19][4] ; ADC_Manager:ADC_Manager1|c_long_func_input[19][4]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.656      ;
; 1.364 ; ADC_Manager:ADC_Manager1|c_preamb_func[12][6] ; ADC_Manager:ADC_Manager1|c_long_func_input[12][6]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.004      ; 1.674      ;
; 1.386 ; ADC_Manager:ADC_Manager1|RAM_ADDRESS_BUS[1]   ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg1 ; CLK          ; CLK         ; 0.000        ; 0.098      ; 1.751      ;
; 1.387 ; ADC_Manager:ADC_Manager1|c_preamb_func[11][0] ; ADC_Manager:ADC_Manager1|c_long_func_input[11][0]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.691      ;
; 1.394 ; ADC_Manager:ADC_Manager1|RAM_ADDRESS_BUS[2]   ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg2 ; CLK          ; CLK         ; 0.000        ; 0.098      ; 1.759      ;
; 1.395 ; ADC_Manager:ADC_Manager1|RAM_ADDRESS_BUS[4]   ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg4 ; CLK          ; CLK         ; 0.000        ; 0.098      ; 1.760      ;
; 1.395 ; ADC_Manager:ADC_Manager1|RAM_ADDRESS_BUS[3]   ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg3 ; CLK          ; CLK         ; 0.000        ; 0.098      ; 1.760      ;
; 1.402 ; ADC_Manager:ADC_Manager1|c_1_func[4][4]       ; ADC_Manager:ADC_Manager1|c_long_func_input[14][4]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.707      ;
; 1.403 ; ADC_Manager:ADC_Manager1|RAM_ADDRESS_BUS[5]   ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg5 ; CLK          ; CLK         ; 0.000        ; 0.098      ; 1.768      ;
; 1.403 ; ADC_Manager:ADC_Manager1|c_1_func[3][7]       ; ADC_Manager:ADC_Manager1|c_long_func_input[13][7]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.709      ;
; 1.405 ; ADC_Manager:ADC_Manager1|RAM_ADDRESS_BUS[6]   ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg6 ; CLK          ; CLK         ; 0.000        ; 0.098      ; 1.770      ;
; 1.406 ; ADC_Manager:ADC_Manager1|c_preamb_func[29][3] ; ADC_Manager:ADC_Manager1|c_long_func_input[29][3]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.710      ;
; 1.408 ; ADC_Manager:ADC_Manager1|c_0_func[5][7]       ; ADC_Manager:ADC_Manager1|c_long_func_input[5][7]                                                                       ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.713      ;
+-------+-----------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock_divider:clock_divider1|clock_out'                                                                                                                                                                                 ;
+-------+--------------------------------------------------------+-----------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                       ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+-----------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.499 ; ADC_Manager:ADC_Manager1|data_counts[0]                ; ADC_Manager:ADC_Manager1|data_counts[0]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|data_done                     ; ADC_Manager:ADC_Manager1|data_done            ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|preambule_delay_done          ; ADC_Manager:ADC_Manager1|preambule_delay_done ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.805      ;
; 0.740 ; ADC_Manager:ADC_Manager1|adc_buffer[24][1]             ; ADC_Manager:ADC_Manager1|adc_buffer[25][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.046      ;
; 0.742 ; ADC_Manager:ADC_Manager1|adc_buffer[42][6]             ; ADC_Manager:ADC_Manager1|adc_buffer[43][6]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.048      ;
; 0.749 ; ADC_Manager:ADC_Manager1|adc_buffer[38][4]             ; ADC_Manager:ADC_Manager1|adc_buffer[39][4]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.055      ;
; 0.753 ; ADC_Manager:ADC_Manager1|counter[31]                   ; ADC_Manager:ADC_Manager1|counter[31]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; ADC_Manager:ADC_Manager1|adc_buffer[37][4]             ; ADC_Manager:ADC_Manager1|adc_buffer[38][4]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; ADC_Manager:ADC_Manager1|data_counts[31]               ; ADC_Manager:ADC_Manager1|data_counts[31]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.059      ;
; 0.786 ; ADC_Manager:ADC_Manager1|adc_buffer[16][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[17][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.092      ;
; 0.898 ; ADC_Manager:ADC_Manager1|adc_buffer[20][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[21][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.204      ;
; 0.898 ; ADC_Manager:ADC_Manager1|adc_buffer[44][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[45][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.204      ;
; 0.899 ; ADC_Manager:ADC_Manager1|adc_buffer[35][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[36][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.205      ;
; 0.899 ; ADC_Manager:ADC_Manager1|adc_buffer[41][1]             ; ADC_Manager:ADC_Manager1|adc_buffer[42][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.205      ;
; 0.901 ; ADC_Manager:ADC_Manager1|adc_buffer[46][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[47][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.207      ;
; 0.901 ; ADC_Manager:ADC_Manager1|adc_buffer[33][7]             ; ADC_Manager:ADC_Manager1|adc_buffer[34][7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.207      ;
; 0.902 ; ADC_Manager:ADC_Manager1|adc_buffer[24][4]             ; ADC_Manager:ADC_Manager1|adc_buffer[25][4]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; ADC_Manager:ADC_Manager1|adc_buffer[35][6]             ; ADC_Manager:ADC_Manager1|adc_buffer[36][6]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; ADC_Manager:ADC_Manager1|adc_buffer[44][6]             ; ADC_Manager:ADC_Manager1|adc_buffer[45][6]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.208      ;
; 0.904 ; ADC_Manager:ADC_Manager1|adc_buffer[34][1]             ; ADC_Manager:ADC_Manager1|adc_buffer[35][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.210      ;
; 0.904 ; ADC_Manager:ADC_Manager1|adc_buffer[45][1]             ; ADC_Manager:ADC_Manager1|adc_buffer[46][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.210      ;
; 0.904 ; ADC_Manager:ADC_Manager1|adc_buffer[42][3]             ; ADC_Manager:ADC_Manager1|adc_buffer[43][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.210      ;
; 0.904 ; ADC_Manager:ADC_Manager1|adc_buffer[31][6]             ; ADC_Manager:ADC_Manager1|adc_buffer[32][6]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.210      ;
; 0.904 ; ADC_Manager:ADC_Manager1|adc_buffer[42][7]             ; ADC_Manager:ADC_Manager1|adc_buffer[43][7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.210      ;
; 0.905 ; ADC_Manager:ADC_Manager1|adc_buffer[37][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[38][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.211      ;
; 0.905 ; ADC_Manager:ADC_Manager1|adc_buffer[39][4]             ; ADC_Manager:ADC_Manager1|adc_buffer[40][4]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.211      ;
; 0.905 ; ADC_Manager:ADC_Manager1|adc_buffer[21][7]             ; ADC_Manager:ADC_Manager1|adc_buffer[22][7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.211      ;
; 0.906 ; ADC_Manager:ADC_Manager1|adc_buffer[22][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[23][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; ADC_Manager:ADC_Manager1|adc_buffer[46][3]             ; ADC_Manager:ADC_Manager1|adc_buffer[47][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; ADC_Manager:ADC_Manager1|adc_buffer[30][5]             ; ADC_Manager:ADC_Manager1|adc_buffer[31][5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; ADC_Manager:ADC_Manager1|adc_buffer[20][7]             ; ADC_Manager:ADC_Manager1|adc_buffer[21][7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.212      ;
; 0.907 ; ADC_Manager:ADC_Manager1|adc_buffer[44][4]             ; ADC_Manager:ADC_Manager1|adc_buffer[45][4]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.213      ;
; 0.908 ; ADC_Manager:ADC_Manager1|adc_buffer[35][3]             ; ADC_Manager:ADC_Manager1|adc_buffer[36][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.214      ;
; 0.908 ; ADC_Manager:ADC_Manager1|adc_buffer[40][3]             ; ADC_Manager:ADC_Manager1|adc_buffer[41][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.214      ;
; 0.909 ; ADC_Manager:ADC_Manager1|adc_buffer[44][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[45][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.215      ;
; 0.909 ; ADC_Manager:ADC_Manager1|adc_buffer[36][4]             ; ADC_Manager:ADC_Manager1|adc_buffer[37][4]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.215      ;
; 0.909 ; ADC_Manager:ADC_Manager1|adc_buffer[36][5]             ; ADC_Manager:ADC_Manager1|adc_buffer[37][5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.215      ;
; 0.909 ; ADC_Manager:ADC_Manager1|adc_buffer[45][7]             ; ADC_Manager:ADC_Manager1|adc_buffer[46][7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.215      ;
; 0.911 ; ADC_Manager:ADC_Manager1|adc_buffer[36][3]             ; ADC_Manager:ADC_Manager1|adc_buffer[37][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.217      ;
; 0.911 ; ADC_Manager:ADC_Manager1|adc_buffer[37][3]             ; ADC_Manager:ADC_Manager1|adc_buffer[38][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.217      ;
; 0.911 ; ADC_Manager:ADC_Manager1|adc_buffer[37][5]             ; ADC_Manager:ADC_Manager1|adc_buffer[38][5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.217      ;
; 0.912 ; ADC_Manager:ADC_Manager1|adc_buffer[37][1]             ; ADC_Manager:ADC_Manager1|adc_buffer[38][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.218      ;
; 0.913 ; ADC_Manager:ADC_Manager1|adc_buffer[44][7]             ; ADC_Manager:ADC_Manager1|adc_buffer[45][7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.219      ;
; 0.963 ; ADC_Manager:ADC_Manager1|adc_buffer[16][3]             ; ADC_Manager:ADC_Manager1|adc_buffer[17][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.269      ;
; 1.166 ; ADC_Manager:ADC_Manager1|counter[16]                   ; ADC_Manager:ADC_Manager1|counter[16]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.472      ;
; 1.166 ; ADC_Manager:ADC_Manager1|data_counts[16]               ; ADC_Manager:ADC_Manager1|data_counts[16]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.472      ;
; 1.175 ; ADC_Manager:ADC_Manager1|counter[17]                   ; ADC_Manager:ADC_Manager1|counter[17]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; ADC_Manager:ADC_Manager1|counter[1]                    ; ADC_Manager:ADC_Manager1|counter[1]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; ADC_Manager:ADC_Manager1|data_counts[17]               ; ADC_Manager:ADC_Manager1|data_counts[17]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.481      ;
; 1.176 ; ADC_Manager:ADC_Manager1|counter[0]                    ; ADC_Manager:ADC_Manager1|counter[0]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; ADC_Manager:ADC_Manager1|counter[9]                    ; ADC_Manager:ADC_Manager1|counter[9]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; ADC_Manager:ADC_Manager1|counter[18]                   ; ADC_Manager:ADC_Manager1|counter[18]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; ADC_Manager:ADC_Manager1|counter[25]                   ; ADC_Manager:ADC_Manager1|counter[25]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; ADC_Manager:ADC_Manager1|data_counts[18]               ; ADC_Manager:ADC_Manager1|data_counts[18]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; ADC_Manager:ADC_Manager1|data_counts[25]               ; ADC_Manager:ADC_Manager1|data_counts[25]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[4]                    ; ADC_Manager:ADC_Manager1|counter[4]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[7]                    ; ADC_Manager:ADC_Manager1|counter[7]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[11]                   ; ADC_Manager:ADC_Manager1|counter[11]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[13]                   ; ADC_Manager:ADC_Manager1|counter[13]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[14]                   ; ADC_Manager:ADC_Manager1|counter[14]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[15]                   ; ADC_Manager:ADC_Manager1|counter[15]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[20]                   ; ADC_Manager:ADC_Manager1|counter[20]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[23]                   ; ADC_Manager:ADC_Manager1|counter[23]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[27]                   ; ADC_Manager:ADC_Manager1|counter[27]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[29]                   ; ADC_Manager:ADC_Manager1|counter[29]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[30]                   ; ADC_Manager:ADC_Manager1|counter[30]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|data_counts[13]               ; ADC_Manager:ADC_Manager1|data_counts[13]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|data_counts[14]               ; ADC_Manager:ADC_Manager1|data_counts[14]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|data_counts[15]               ; ADC_Manager:ADC_Manager1|data_counts[15]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|data_counts[20]               ; ADC_Manager:ADC_Manager1|data_counts[20]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|data_counts[23]               ; ADC_Manager:ADC_Manager1|data_counts[23]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|data_counts[27]               ; ADC_Manager:ADC_Manager1|data_counts[27]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|data_counts[29]               ; ADC_Manager:ADC_Manager1|data_counts[29]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|data_counts[30]               ; ADC_Manager:ADC_Manager1|data_counts[30]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.178 ; ADC_Manager:ADC_Manager1|data_counts[1]                ; ADC_Manager:ADC_Manager1|data_counts[1]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.484      ;
; 1.181 ; ADC_Manager:ADC_Manager1|data_counts[9]                ; ADC_Manager:ADC_Manager1|data_counts[9]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.487      ;
; 1.181 ; ADC_Manager:ADC_Manager1|data_counts[11]               ; ADC_Manager:ADC_Manager1|data_counts[11]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.487      ;
; 1.182 ; ADC_Manager:ADC_Manager1|data_counts[2]                ; ADC_Manager:ADC_Manager1|data_counts[2]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.488      ;
; 1.182 ; ADC_Manager:ADC_Manager1|data_counts[4]                ; ADC_Manager:ADC_Manager1|data_counts[4]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.488      ;
; 1.185 ; ADC_Manager:ADC_Manager1|counter[2]                    ; ADC_Manager:ADC_Manager1|counter[2]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.491      ;
; 1.186 ; ADC_Manager:ADC_Manager1|data_counts[7]                ; ADC_Manager:ADC_Manager1|data_counts[7]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.492      ;
; 1.202 ; ADC_Manager:ADC_Manager1|adc_buffer[8][1]~_Duplicate_1 ; ADC_Manager:ADC_Manager1|adc_buffer[9][1]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.508      ;
; 1.210 ; ADC_Manager:ADC_Manager1|adc_buffer[36][7]             ; ADC_Manager:ADC_Manager1|adc_buffer[37][7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.516      ;
; 1.211 ; ADC_Manager:ADC_Manager1|adc_buffer[24][3]             ; ADC_Manager:ADC_Manager1|adc_buffer[25][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.517      ;
; 1.213 ; ADC_Manager:ADC_Manager1|adc_buffer[30][6]             ; ADC_Manager:ADC_Manager1|adc_buffer[31][6]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.519      ;
; 1.215 ; ADC_Manager:ADC_Manager1|adc_buffer[23][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[24][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.521      ;
; 1.219 ; ADC_Manager:ADC_Manager1|adc_buffer[44][5]             ; ADC_Manager:ADC_Manager1|adc_buffer[45][5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.525      ;
; 1.222 ; ADC_Manager:ADC_Manager1|adc_buffer[39][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[40][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.528      ;
; 1.222 ; ADC_Manager:ADC_Manager1|adc_buffer[42][4]             ; ADC_Manager:ADC_Manager1|adc_buffer[43][4]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.528      ;
; 1.223 ; ADC_Manager:ADC_Manager1|adc_buffer[20][1]             ; ADC_Manager:ADC_Manager1|adc_buffer[21][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.529      ;
; 1.223 ; ADC_Manager:ADC_Manager1|adc_buffer[33][4]             ; ADC_Manager:ADC_Manager1|adc_buffer[34][4]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; -0.001     ; 1.528      ;
; 1.225 ; ADC_Manager:ADC_Manager1|counter[3]                    ; ADC_Manager:ADC_Manager1|counter[3]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; ADC_Manager:ADC_Manager1|counter[8]                    ; ADC_Manager:ADC_Manager1|counter[8]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; ADC_Manager:ADC_Manager1|counter[10]                   ; ADC_Manager:ADC_Manager1|counter[10]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; ADC_Manager:ADC_Manager1|counter[19]                   ; ADC_Manager:ADC_Manager1|counter[19]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; ADC_Manager:ADC_Manager1|counter[24]                   ; ADC_Manager:ADC_Manager1|counter[24]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; ADC_Manager:ADC_Manager1|counter[26]                   ; ADC_Manager:ADC_Manager1|counter[26]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; ADC_Manager:ADC_Manager1|adc_buffer[46][7]             ; ADC_Manager:ADC_Manager1|adc_buffer[47][7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; ADC_Manager:ADC_Manager1|data_counts[3]                ; ADC_Manager:ADC_Manager1|data_counts[3]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; ADC_Manager:ADC_Manager1|data_counts[8]                ; ADC_Manager:ADC_Manager1|data_counts[8]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.531      ;
+-------+--------------------------------------------------------+-----------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[0]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[0]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[1]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[1]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[2]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[2]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[3]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[3]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[4]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[4]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[5]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[5]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[6]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[6]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[7]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[7]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][0]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][0]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][1]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][1]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][2]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][2]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][3]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][3]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][4]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][4]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][5]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][5]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][6]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][6]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][7]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][7]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][0]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][0]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][1]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][1]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][2]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][2]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][3]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][3]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][4]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][4]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][5]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][5]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][6]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][6]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][7]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][7]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][0]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][0]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][1]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][1]                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock_divider:clock_divider1|clock_out'                                                                                     ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+--------------------------------------------+
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][0] ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][0] ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][1] ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][1] ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][2] ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][2] ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][3] ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][3] ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][4] ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][4] ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][5] ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][5] ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][6] ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][6] ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][7] ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][7] ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][0]  ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][0]  ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][1]  ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][1]  ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][2]  ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][2]  ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][3]  ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][3]  ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][4]  ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][4]  ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][5]  ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][5]  ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][6]  ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][6]  ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][7]  ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[13][0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[13][0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[13][1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[13][1] ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                               ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; ADC_IN[*]  ; Clock_divider:clock_divider1|clock_out ; 5.998 ; 5.998 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[0] ; Clock_divider:clock_divider1|clock_out ; 5.998 ; 5.998 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[1] ; Clock_divider:clock_divider1|clock_out ; 5.384 ; 5.384 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[2] ; Clock_divider:clock_divider1|clock_out ; 5.323 ; 5.323 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[3] ; Clock_divider:clock_divider1|clock_out ; 5.058 ; 5.058 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[4] ; Clock_divider:clock_divider1|clock_out ; 4.973 ; 4.973 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[5] ; Clock_divider:clock_divider1|clock_out ; 5.142 ; 5.142 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[6] ; Clock_divider:clock_divider1|clock_out ; 4.923 ; 4.923 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[7] ; Clock_divider:clock_divider1|clock_out ; 2.069 ; 2.069 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                  ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; ADC_IN[*]  ; Clock_divider:clock_divider1|clock_out ; -1.803 ; -1.803 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[0] ; Clock_divider:clock_divider1|clock_out ; -5.732 ; -5.732 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[1] ; Clock_divider:clock_divider1|clock_out ; -5.118 ; -5.118 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[2] ; Clock_divider:clock_divider1|clock_out ; -5.057 ; -5.057 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[3] ; Clock_divider:clock_divider1|clock_out ; -4.792 ; -4.792 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[4] ; Clock_divider:clock_divider1|clock_out ; -4.707 ; -4.707 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[5] ; Clock_divider:clock_divider1|clock_out ; -4.876 ; -4.876 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[6] ; Clock_divider:clock_divider1|clock_out ; -4.657 ; -4.657 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[7] ; Clock_divider:clock_divider1|clock_out ; -1.803 ; -1.803 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                       ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port    ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; DATA_OUT[*]  ; CLK                                    ; 8.274 ; 8.274 ; Rise       ; CLK                                    ;
;  DATA_OUT[0] ; CLK                                    ; 7.599 ; 7.599 ; Rise       ; CLK                                    ;
;  DATA_OUT[1] ; CLK                                    ; 7.606 ; 7.606 ; Rise       ; CLK                                    ;
;  DATA_OUT[2] ; CLK                                    ; 7.935 ; 7.935 ; Rise       ; CLK                                    ;
;  DATA_OUT[3] ; CLK                                    ; 8.274 ; 8.274 ; Rise       ; CLK                                    ;
;  DATA_OUT[4] ; CLK                                    ; 7.815 ; 7.815 ; Rise       ; CLK                                    ;
;  DATA_OUT[5] ; CLK                                    ; 7.633 ; 7.633 ; Rise       ; CLK                                    ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ; 4.508 ;       ; Rise       ; Clock_divider:clock_divider1|clock_out ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ;       ; 4.508 ; Fall       ; Clock_divider:clock_divider1|clock_out ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                               ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port    ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; DATA_OUT[*]  ; CLK                                    ; 7.599 ; 7.599 ; Rise       ; CLK                                    ;
;  DATA_OUT[0] ; CLK                                    ; 7.599 ; 7.599 ; Rise       ; CLK                                    ;
;  DATA_OUT[1] ; CLK                                    ; 7.606 ; 7.606 ; Rise       ; CLK                                    ;
;  DATA_OUT[2] ; CLK                                    ; 7.935 ; 7.935 ; Rise       ; CLK                                    ;
;  DATA_OUT[3] ; CLK                                    ; 8.274 ; 8.274 ; Rise       ; CLK                                    ;
;  DATA_OUT[4] ; CLK                                    ; 7.815 ; 7.815 ; Rise       ; CLK                                    ;
;  DATA_OUT[5] ; CLK                                    ; 7.633 ; 7.633 ; Rise       ; CLK                                    ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ; 4.508 ;       ; Rise       ; Clock_divider:clock_divider1|clock_out ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ;       ; 4.508 ; Fall       ; Clock_divider:clock_divider1|clock_out ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------+
; Fast Model Setup Summary                                        ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; CLK                                    ; -7.375 ; -4488.414     ;
; Clock_divider:clock_divider1|clock_out ; -1.524 ; -406.971      ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Fast Model Hold Summary                                        ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; CLK                                    ; 0.215 ; 0.000         ;
; Clock_divider:clock_divider1|clock_out ; 0.215 ; 0.000         ;
+----------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; CLK                                    ; -2.000 ; -1594.676     ;
; Clock_divider:clock_divider1|clock_out ; -1.519 ; -498.608      ;
+----------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                                                            ;
+--------+---------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.375 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][5] ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.407      ;
; -7.340 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][5] ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.372      ;
; -7.314 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][1]  ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.036      ; 8.382      ;
; -7.279 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][1]  ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.036      ; 8.347      ;
; -7.252 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][1]  ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.033      ; 8.317      ;
; -7.251 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][2]  ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.036      ; 8.319      ;
; -7.241 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][3] ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.273      ;
; -7.216 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][2]  ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.036      ; 8.284      ;
; -7.206 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][3] ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.238      ;
; -7.205 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][1] ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.237      ;
; -7.188 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][0] ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.016      ; 8.236      ;
; -7.186 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][5]  ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.036      ; 8.254      ;
; -7.185 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][1]  ; Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.036      ; 8.253      ;
; -7.177 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][1]  ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.033      ; 8.242      ;
; -7.170 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][1] ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.202      ;
; -7.167 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][5] ; Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.199      ;
; -7.161 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][2] ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.193      ;
; -7.153 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][0] ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.016      ; 8.201      ;
; -7.151 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][5]  ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.036      ; 8.219      ;
; -7.142 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]  ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.041      ; 8.215      ;
; -7.129 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][3]  ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.036      ; 8.197      ;
; -7.129 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][0]  ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.033      ; 8.194      ;
; -7.127 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][4] ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.159      ;
; -7.126 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][1]  ; Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.036      ; 8.194      ;
; -7.126 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][2] ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.158      ;
; -7.122 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][2]  ; Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.036      ; 8.190      ;
; -7.111 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][1]  ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.033      ; 8.176      ;
; -7.105 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][3] ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.008      ; 8.145      ;
; -7.094 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][3]  ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.036      ; 8.162      ;
; -7.092 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][4] ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.124      ;
; -7.089 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][4]  ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.036      ; 8.157      ;
; -7.083 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][1]  ; Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.033      ; 8.148      ;
; -7.080 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][5]  ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.026      ; 8.138      ;
; -7.074 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][4] ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.008      ; 8.114      ;
; -7.067 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]  ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.041      ; 8.140      ;
; -7.063 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][2]  ; Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.036      ; 8.131      ;
; -7.057 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][5]  ; Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.036      ; 8.125      ;
; -7.054 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][4]  ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.036      ; 8.122      ;
; -7.054 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][0]  ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.033      ; 8.119      ;
; -7.044 ; ADC_Manager:ADC_Manager1|c_long_func_input[7][3]  ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.041      ; 8.117      ;
; -7.036 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][1]  ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.033      ; 8.101      ;
; -7.033 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][3] ; Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.065      ;
; -7.030 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]  ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.041      ; 8.103      ;
; -7.028 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][5] ; Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.060      ;
; -7.022 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][2] ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.008      ; 8.062      ;
; -7.022 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][1]  ; Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.033      ; 8.087      ;
; -7.015 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][3]  ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.032      ; 8.079      ;
; -7.007 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][2]  ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.033      ; 8.072      ;
; -7.006 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][3] ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.008      ; 8.046      ;
; -7.006 ; ADC_Manager:ADC_Manager1|c_long_func_input[5][2]  ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.026      ; 8.064      ;
; -7.005 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][5]  ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.026      ; 8.063      ;
; -7.000 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][1]  ; Correlation_function:corr_long|output_value[15] ; CLK          ; CLK         ; 1.000        ; 0.036      ; 8.068      ;
; -7.000 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][3]  ; Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.036      ; 8.068      ;
; -6.998 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][5]  ; Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.036      ; 8.066      ;
; -6.997 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][1] ; Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.029      ;
; -6.981 ; ADC_Manager:ADC_Manager1|c_long_func_input[7][2]  ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.041      ; 8.054      ;
; -6.980 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][0] ; Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.016      ; 8.028      ;
; -6.980 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][7]  ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 8.016      ;
; -6.975 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][4] ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.008      ; 8.015      ;
; -6.973 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]  ; Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.041      ; 8.046      ;
; -6.970 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][1] ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.008      ; 8.010      ;
; -6.969 ; ADC_Manager:ADC_Manager1|c_long_func_input[7][3]  ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.041      ; 8.042      ;
; -6.969 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][1]  ; Correlation_function:corr_long|output_value[15] ; CLK          ; CLK         ; 1.000        ; 0.033      ; 8.034      ;
; -6.961 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][2]  ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.015      ; 8.008      ;
; -6.960 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][4]  ; Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.036      ; 8.028      ;
; -6.960 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][0]  ; Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.033      ; 8.025      ;
; -6.955 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][5] ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.008      ; 7.995      ;
; -6.955 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]  ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.041      ; 8.028      ;
; -6.953 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][2] ; Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.985      ;
; -6.951 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][2] ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.983      ;
; -6.946 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][1]  ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.015      ; 7.993      ;
; -6.945 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][7]  ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 7.981      ;
; -6.942 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][1]  ; Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.033      ; 8.007      ;
; -6.941 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][3]  ; Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.036      ; 8.009      ;
; -6.940 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][3]  ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.032      ; 8.004      ;
; -6.939 ; ADC_Manager:ADC_Manager1|c_long_func_input[7][1]  ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.041      ; 8.012      ;
; -6.937 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][2]  ; Correlation_function:corr_long|output_value[15] ; CLK          ; CLK         ; 1.000        ; 0.036      ; 8.005      ;
; -6.932 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][2]  ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.033      ; 7.997      ;
; -6.925 ; ADC_Manager:ADC_Manager1|c_long_func_input[7][4]  ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.041      ; 7.998      ;
; -6.923 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][2] ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.008      ; 7.963      ;
; -6.919 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][4] ; Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.951      ;
; -6.917 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][5]  ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.033      ; 7.982      ;
; -6.914 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][1]  ; Correlation_function:corr_long|output_value[14] ; CLK          ; CLK         ; 1.000        ; 0.033      ; 7.979      ;
; -6.912 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]  ; Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.041      ; 7.985      ;
; -6.911 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][5]  ; Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.026      ; 7.969      ;
; -6.910 ; ADC_Manager:ADC_Manager1|c_long_func_input[5][1]  ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.015      ; 7.957      ;
; -6.910 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][1]  ; Correlation_function:corr_long|output_value[14] ; CLK          ; CLK         ; 1.000        ; 0.036      ; 7.978      ;
; -6.906 ; ADC_Manager:ADC_Manager1|c_long_func_input[7][2]  ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.041      ; 7.979      ;
; -6.901 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][4]  ; Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.036      ; 7.969      ;
; -6.899 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][0]  ; Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.033      ; 7.964      ;
; -6.897 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][3]  ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.015      ; 7.944      ;
; -6.896 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][6] ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.008      ; 7.936      ;
; -6.894 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][3] ; Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.926      ;
; -6.892 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][1] ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 7.923      ;
; -6.889 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][5] ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.008      ; 7.929      ;
; -6.889 ; ADC_Manager:ADC_Manager1|c_long_func_input[5][2]  ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.026      ; 7.947      ;
; -6.888 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][5] ; Correlation_function:corr_long|output_value[15] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.920      ;
; -6.886 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][2]  ; Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.015      ; 7.933      ;
; -6.886 ; ADC_Manager:ADC_Manager1|c_long_func_input[7][5]  ; Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.041      ; 7.959      ;
; -6.881 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][1]  ; Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.033      ; 7.946      ;
+--------+---------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock_divider:clock_divider1|clock_out'                                                                                                                                                                  ;
+--------+--------------------------------------------+--------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -1.524 ; ADC_Manager:ADC_Manager1|adc_buffer[12][5] ; ADC_Manager:ADC_Manager1|adc_buffer[13][5] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.013     ; 2.543      ;
; -1.332 ; ADC_Manager:ADC_Manager1|adc_buffer[1][5]  ; ADC_Manager:ADC_Manager1|adc_buffer[2][5]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.021     ; 2.343      ;
; -1.267 ; ADC_Manager:ADC_Manager1|adc_buffer[43][5] ; ADC_Manager:ADC_Manager1|adc_buffer[44][5] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.017      ; 2.316      ;
; -1.222 ; ADC_Manager:ADC_Manager1|adc_buffer[43][2] ; ADC_Manager:ADC_Manager1|adc_buffer[44][2] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.013      ; 2.267      ;
; -1.207 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[16]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.001      ; 2.240      ;
; -1.207 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[17]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.001      ; 2.240      ;
; -1.207 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[18]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.001      ; 2.240      ;
; -1.207 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[19]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.001      ; 2.240      ;
; -1.207 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[20]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.001      ; 2.240      ;
; -1.207 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[21]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.001      ; 2.240      ;
; -1.207 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[22]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.001      ; 2.240      ;
; -1.207 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[23]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.001      ; 2.240      ;
; -1.207 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[24]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.001      ; 2.240      ;
; -1.207 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[25]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.001      ; 2.240      ;
; -1.207 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[26]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.001      ; 2.240      ;
; -1.207 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[27]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.001      ; 2.240      ;
; -1.207 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[28]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.001      ; 2.240      ;
; -1.207 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[29]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.001      ; 2.240      ;
; -1.207 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[30]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.001      ; 2.240      ;
; -1.207 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[31]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.001      ; 2.240      ;
; -1.197 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.001     ; 2.228      ;
; -1.197 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.001     ; 2.228      ;
; -1.197 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.001     ; 2.228      ;
; -1.197 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[4]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.001     ; 2.228      ;
; -1.197 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.001     ; 2.228      ;
; -1.197 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[6]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.001     ; 2.228      ;
; -1.197 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.001     ; 2.228      ;
; -1.197 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[8]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.001     ; 2.228      ;
; -1.197 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[9]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.001     ; 2.228      ;
; -1.197 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[10]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.001     ; 2.228      ;
; -1.197 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[11]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.001     ; 2.228      ;
; -1.197 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[12]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.001     ; 2.228      ;
; -1.197 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[13]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.001     ; 2.228      ;
; -1.197 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[14]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.001     ; 2.228      ;
; -1.197 ; ADC_Manager:ADC_Manager1|counter[21]       ; ADC_Manager:ADC_Manager1|data_counts[15]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.001     ; 2.228      ;
; -1.196 ; ADC_Manager:ADC_Manager1|adc_buffer[41][6] ; ADC_Manager:ADC_Manager1|adc_buffer[42][6] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.031      ; 2.259      ;
; -1.158 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[16]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.195      ;
; -1.158 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[17]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.195      ;
; -1.158 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[18]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.195      ;
; -1.158 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[19]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.195      ;
; -1.158 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[20]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.195      ;
; -1.158 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[21]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.195      ;
; -1.158 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[22]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.195      ;
; -1.158 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[23]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.195      ;
; -1.158 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[24]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.195      ;
; -1.158 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[25]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.195      ;
; -1.158 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[26]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.195      ;
; -1.158 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[27]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.195      ;
; -1.158 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[28]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.195      ;
; -1.158 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[29]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.195      ;
; -1.158 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[30]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.195      ;
; -1.158 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[31]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.195      ;
; -1.148 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.003      ; 2.183      ;
; -1.148 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.003      ; 2.183      ;
; -1.148 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.003      ; 2.183      ;
; -1.148 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[4]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.003      ; 2.183      ;
; -1.148 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.003      ; 2.183      ;
; -1.148 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[6]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.003      ; 2.183      ;
; -1.148 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.003      ; 2.183      ;
; -1.148 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[8]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.003      ; 2.183      ;
; -1.148 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[9]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.003      ; 2.183      ;
; -1.148 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[10]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.003      ; 2.183      ;
; -1.148 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[11]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.003      ; 2.183      ;
; -1.148 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[12]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.003      ; 2.183      ;
; -1.148 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[13]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.003      ; 2.183      ;
; -1.148 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[14]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.003      ; 2.183      ;
; -1.148 ; ADC_Manager:ADC_Manager1|counter[13]       ; ADC_Manager:ADC_Manager1|data_counts[15]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.003      ; 2.183      ;
; -1.144 ; ADC_Manager:ADC_Manager1|adc_buffer[29][1] ; ADC_Manager:ADC_Manager1|adc_buffer[30][1] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 2.173      ;
; -1.141 ; ADC_Manager:ADC_Manager1|adc_buffer[32][2] ; ADC_Manager:ADC_Manager1|adc_buffer[33][2] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.004      ; 2.177      ;
; -1.131 ; ADC_Manager:ADC_Manager1|counter[9]        ; ADC_Manager:ADC_Manager1|data_counts[16]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.168      ;
; -1.131 ; ADC_Manager:ADC_Manager1|counter[12]       ; ADC_Manager:ADC_Manager1|data_counts[16]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.168      ;
; -1.131 ; ADC_Manager:ADC_Manager1|counter[9]        ; ADC_Manager:ADC_Manager1|data_counts[17]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.168      ;
; -1.131 ; ADC_Manager:ADC_Manager1|counter[12]       ; ADC_Manager:ADC_Manager1|data_counts[17]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.168      ;
; -1.131 ; ADC_Manager:ADC_Manager1|counter[9]        ; ADC_Manager:ADC_Manager1|data_counts[18]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.168      ;
; -1.131 ; ADC_Manager:ADC_Manager1|counter[12]       ; ADC_Manager:ADC_Manager1|data_counts[18]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.168      ;
; -1.131 ; ADC_Manager:ADC_Manager1|counter[9]        ; ADC_Manager:ADC_Manager1|data_counts[19]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.168      ;
; -1.131 ; ADC_Manager:ADC_Manager1|counter[12]       ; ADC_Manager:ADC_Manager1|data_counts[19]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.168      ;
; -1.131 ; ADC_Manager:ADC_Manager1|counter[9]        ; ADC_Manager:ADC_Manager1|data_counts[20]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.168      ;
; -1.131 ; ADC_Manager:ADC_Manager1|counter[12]       ; ADC_Manager:ADC_Manager1|data_counts[20]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.168      ;
; -1.131 ; ADC_Manager:ADC_Manager1|counter[9]        ; ADC_Manager:ADC_Manager1|data_counts[21]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.168      ;
; -1.131 ; ADC_Manager:ADC_Manager1|counter[12]       ; ADC_Manager:ADC_Manager1|data_counts[21]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.168      ;
; -1.131 ; ADC_Manager:ADC_Manager1|counter[9]        ; ADC_Manager:ADC_Manager1|data_counts[22]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.168      ;
; -1.131 ; ADC_Manager:ADC_Manager1|counter[12]       ; ADC_Manager:ADC_Manager1|data_counts[22]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.168      ;
; -1.131 ; ADC_Manager:ADC_Manager1|counter[9]        ; ADC_Manager:ADC_Manager1|data_counts[23]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.168      ;
; -1.131 ; ADC_Manager:ADC_Manager1|counter[12]       ; ADC_Manager:ADC_Manager1|data_counts[23]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.168      ;
; -1.131 ; ADC_Manager:ADC_Manager1|counter[9]        ; ADC_Manager:ADC_Manager1|data_counts[24]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.168      ;
; -1.131 ; ADC_Manager:ADC_Manager1|counter[12]       ; ADC_Manager:ADC_Manager1|data_counts[24]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.168      ;
; -1.131 ; ADC_Manager:ADC_Manager1|counter[9]        ; ADC_Manager:ADC_Manager1|data_counts[25]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.168      ;
; -1.131 ; ADC_Manager:ADC_Manager1|counter[12]       ; ADC_Manager:ADC_Manager1|data_counts[25]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.168      ;
; -1.131 ; ADC_Manager:ADC_Manager1|counter[9]        ; ADC_Manager:ADC_Manager1|data_counts[26]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.168      ;
; -1.131 ; ADC_Manager:ADC_Manager1|counter[12]       ; ADC_Manager:ADC_Manager1|data_counts[26]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.168      ;
; -1.131 ; ADC_Manager:ADC_Manager1|counter[9]        ; ADC_Manager:ADC_Manager1|data_counts[27]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.168      ;
; -1.131 ; ADC_Manager:ADC_Manager1|counter[12]       ; ADC_Manager:ADC_Manager1|data_counts[27]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.168      ;
; -1.131 ; ADC_Manager:ADC_Manager1|counter[9]        ; ADC_Manager:ADC_Manager1|data_counts[28]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.168      ;
; -1.131 ; ADC_Manager:ADC_Manager1|counter[12]       ; ADC_Manager:ADC_Manager1|data_counts[28]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.168      ;
; -1.131 ; ADC_Manager:ADC_Manager1|counter[9]        ; ADC_Manager:ADC_Manager1|data_counts[29]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.168      ;
; -1.131 ; ADC_Manager:ADC_Manager1|counter[12]       ; ADC_Manager:ADC_Manager1|data_counts[29]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.168      ;
; -1.131 ; ADC_Manager:ADC_Manager1|counter[9]        ; ADC_Manager:ADC_Manager1|data_counts[30]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.168      ;
; -1.131 ; ADC_Manager:ADC_Manager1|counter[12]       ; ADC_Manager:ADC_Manager1|data_counts[30]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.168      ;
; -1.131 ; ADC_Manager:ADC_Manager1|counter[9]        ; ADC_Manager:ADC_Manager1|data_counts[31]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.168      ;
+--------+--------------------------------------------+--------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                                                                                                               ;
+-------+-----------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; ADC_Manager:ADC_Manager1|readDataFromRam      ; ADC_Manager:ADC_Manager1|readDataFromRam                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Clock_divider:clock_divider1|counter[2]       ; Clock_divider:clock_divider1|counter[2]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Clock_divider:clock_divider1|counter[0]       ; Clock_divider:clock_divider1|counter[0]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|preambule_found      ; ADC_Manager:ADC_Manager1|preambule_found                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; ADC_Manager:ADC_Manager1|c_preamb_func[8][4]  ; ADC_Manager:ADC_Manager1|c_long_func_input[8][4]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; ADC_Manager:ADC_Manager1|c_preamb_func[8][5]  ; ADC_Manager:ADC_Manager1|c_long_func_input[8][5]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; ADC_Manager:ADC_Manager1|c_preamb_func[9][0]  ; ADC_Manager:ADC_Manager1|c_long_func_input[9][0]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; ADC_Manager:ADC_Manager1|c_preamb_func[10][0] ; ADC_Manager:ADC_Manager1|c_long_func_input[10][0]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.390      ;
; 0.240 ; ADC_Manager:ADC_Manager1|c_preamb_func[17][5] ; ADC_Manager:ADC_Manager1|c_long_func_input[17][5]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.392      ;
; 0.243 ; ADC_Manager:ADC_Manager1|ram_counter[31]      ; ADC_Manager:ADC_Manager1|ram_counter[31]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.246 ; ADC_Manager:ADC_Manager1|preambule_found      ; ADC_Manager:ADC_Manager1|c_long_func_input[4][0]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; ADC_Manager:ADC_Manager1|preambule_found      ; ADC_Manager:ADC_Manager1|c_long_func_input[2][3]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; Clock_divider:clock_divider1|counter[7]       ; Clock_divider:clock_divider1|counter[7]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.399      ;
; 0.282 ; ADC_Manager:ADC_Manager1|RAM_ADDRESS_BUS[0]   ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.482      ;
; 0.294 ; Clock_divider:clock_divider1|counter[2]       ; Clock_divider:clock_divider1|clock_out                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.446      ;
; 0.311 ; ADC_Manager:ADC_Manager1|c_preamb_func[6][2]  ; ADC_Manager:ADC_Manager1|c_long_func_input[6][2]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.464      ;
; 0.313 ; ADC_Manager:ADC_Manager1|c_preamb_func[48][7] ; ADC_Manager:ADC_Manager1|c_long_func_input[48][7]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.465      ;
; 0.314 ; ADC_Manager:ADC_Manager1|c_preamb_func[48][5] ; ADC_Manager:ADC_Manager1|c_long_func_input[48][5]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.466      ;
; 0.316 ; ADC_Manager:ADC_Manager1|c_preamb_func[28][6] ; ADC_Manager:ADC_Manager1|c_long_func_input[28][6]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.468      ;
; 0.318 ; ADC_Manager:ADC_Manager1|c_preamb_func[28][3] ; ADC_Manager:ADC_Manager1|c_long_func_input[28][3]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.469      ;
; 0.318 ; ADC_Manager:ADC_Manager1|c_preamb_func[15][5] ; ADC_Manager:ADC_Manager1|c_long_func_input[15][5]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.470      ;
; 0.322 ; ADC_Manager:ADC_Manager1|c_preamb_func[12][1] ; ADC_Manager:ADC_Manager1|c_long_func_input[12][1]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.473      ;
; 0.323 ; ADC_Manager:ADC_Manager1|c_preamb_func[19][0] ; ADC_Manager:ADC_Manager1|c_long_func_input[19][0]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.474      ;
; 0.324 ; ADC_Manager:ADC_Manager1|c_preamb_func[10][1] ; ADC_Manager:ADC_Manager1|c_long_func_input[10][1]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.475      ;
; 0.324 ; ADC_Manager:ADC_Manager1|c_preamb_func[15][4] ; ADC_Manager:ADC_Manager1|c_long_func_input[15][4]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; ADC_Manager:ADC_Manager1|c_0_func[1][7]       ; ADC_Manager:ADC_Manager1|c_long_func_input[11][7]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.476      ;
; 0.325 ; ADC_Manager:ADC_Manager1|c_1_func[9][1]       ; ADC_Manager:ADC_Manager1|c_long_func_input[9][1]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; ADC_Manager:ADC_Manager1|c_0_func[4][7]       ; ADC_Manager:ADC_Manager1|c_long_func_input[14][7]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.477      ;
; 0.327 ; ADC_Manager:ADC_Manager1|c_0_func[1][0]       ; ADC_Manager:ADC_Manager1|c_long_func_input[11][0]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.479      ;
; 0.329 ; ADC_Manager:ADC_Manager1|c_1_func[9][2]       ; ADC_Manager:ADC_Manager1|c_long_func_input[9][2]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; ADC_Manager:ADC_Manager1|c_1_func[9][4]       ; ADC_Manager:ADC_Manager1|c_long_func_input[9][4]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; ADC_Manager:ADC_Manager1|data_buffer[0]       ; ADC_Manager:ADC_Manager1|data_buffer[2]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.481      ;
; 0.330 ; ADC_Manager:ADC_Manager1|data_buffer[1]       ; ADC_Manager:ADC_Manager1|data_buffer[3]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.482      ;
; 0.332 ; ADC_Manager:ADC_Manager1|c_preamb_func[15][3] ; ADC_Manager:ADC_Manager1|c_long_func_input[15][3]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.484      ;
; 0.332 ; ADC_Manager:ADC_Manager1|c_0_func[5][4]       ; ADC_Manager:ADC_Manager1|c_long_func_input[5][4]                                                                       ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.483      ;
; 0.337 ; ADC_Manager:ADC_Manager1|c_preamb_func[6][3]  ; ADC_Manager:ADC_Manager1|c_long_func_input[6][3]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.490      ;
; 0.337 ; ADC_Manager:ADC_Manager1|c_preamb_func[1][5]  ; ADC_Manager:ADC_Manager1|c_long_func_input[1][5]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.008      ; 0.497      ;
; 0.338 ; ADC_Manager:ADC_Manager1|c_0_func[1][2]       ; ADC_Manager:ADC_Manager1|c_long_func_input[1][2]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.008      ; 0.498      ;
; 0.341 ; ADC_Manager:ADC_Manager1|c_0_func[1][3]       ; ADC_Manager:ADC_Manager1|c_long_func_input[1][3]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.008      ; 0.501      ;
; 0.345 ; ADC_Manager:ADC_Manager1|c_1_func[1][6]       ; ADC_Manager:ADC_Manager1|c_long_func_input[11][6]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.497      ;
; 0.355 ; ADC_Manager:ADC_Manager1|ram_counter[16]      ; ADC_Manager:ADC_Manager1|ram_counter[16]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; ADC_Manager:ADC_Manager1|ram_counter[4]       ; ADC_Manager:ADC_Manager1|ram_counter[4]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; ADC_Manager:ADC_Manager1|c_preamb_func[17][6] ; ADC_Manager:ADC_Manager1|c_long_func_input[17][6]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; ADC_Manager:ADC_Manager1|ram_counter[0]       ; ADC_Manager:ADC_Manager1|ram_counter[0]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ADC_Manager:ADC_Manager1|ram_counter[9]       ; ADC_Manager:ADC_Manager1|ram_counter[9]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ADC_Manager:ADC_Manager1|ram_counter[11]      ; ADC_Manager:ADC_Manager1|ram_counter[11]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; ADC_Manager:ADC_Manager1|ram_counter[17]      ; ADC_Manager:ADC_Manager1|ram_counter[17]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; ADC_Manager:ADC_Manager1|c_preamb_func[17][2] ; ADC_Manager:ADC_Manager1|c_long_func_input[17][2]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; ADC_Manager:ADC_Manager1|ram_counter[18]      ; ADC_Manager:ADC_Manager1|ram_counter[18]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|ram_counter[25]      ; ADC_Manager:ADC_Manager1|ram_counter[25]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|ram_counter[27]      ; ADC_Manager:ADC_Manager1|ram_counter[27]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; ADC_Manager:ADC_Manager1|ram_counter[13]      ; ADC_Manager:ADC_Manager1|ram_counter[13]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|ram_counter[14]      ; ADC_Manager:ADC_Manager1|ram_counter[14]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|ram_counter[15]      ; ADC_Manager:ADC_Manager1|ram_counter[15]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|ram_counter[20]      ; ADC_Manager:ADC_Manager1|ram_counter[20]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|ram_counter[23]      ; ADC_Manager:ADC_Manager1|ram_counter[23]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|ram_counter[29]      ; ADC_Manager:ADC_Manager1|ram_counter[29]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|ram_counter[30]      ; ADC_Manager:ADC_Manager1|ram_counter[30]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|c_preamb_func[17][0] ; ADC_Manager:ADC_Manager1|c_long_func_input[17][0]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.365 ; Clock_divider:clock_divider1|counter[6]       ; Clock_divider:clock_divider1|counter[6]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; Clock_divider:clock_divider1|counter[4]       ; Clock_divider:clock_divider1|counter[4]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; ADC_Manager:ADC_Manager1|c_preamb_func[3][0]  ; ADC_Manager:ADC_Manager1|c_long_func_input[3][0]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; Clock_divider:clock_divider1|half_clock[1]    ; Clock_divider:clock_divider1|clock_out                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.520      ;
; 0.370 ; ADC_Manager:ADC_Manager1|c_preamb_func[19][7] ; ADC_Manager:ADC_Manager1|c_long_func_input[19][7]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; ADC_Manager:ADC_Manager1|ram_counter[8]       ; ADC_Manager:ADC_Manager1|ram_counter[8]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|ram_counter[10]      ; ADC_Manager:ADC_Manager1|ram_counter[10]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|ram_counter[19]      ; ADC_Manager:ADC_Manager1|ram_counter[19]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|ram_counter[24]      ; ADC_Manager:ADC_Manager1|ram_counter[24]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|ram_counter[26]      ; ADC_Manager:ADC_Manager1|ram_counter[26]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; ADC_Manager:ADC_Manager1|ram_counter[6]       ; ADC_Manager:ADC_Manager1|ram_counter[6]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|ram_counter[12]      ; ADC_Manager:ADC_Manager1|ram_counter[12]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|ram_counter[21]      ; ADC_Manager:ADC_Manager1|ram_counter[21]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|ram_counter[22]      ; ADC_Manager:ADC_Manager1|ram_counter[22]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|ram_counter[28]      ; ADC_Manager:ADC_Manager1|ram_counter[28]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|c_preamb_func[48][3] ; ADC_Manager:ADC_Manager1|c_long_func_input[48][3]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; ADC_Manager:ADC_Manager1|ram_counter[3]       ; ADC_Manager:ADC_Manager1|ram_counter[3]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; ADC_Manager:ADC_Manager1|ram_counter[5]       ; ADC_Manager:ADC_Manager1|ram_counter[5]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; ADC_Manager:ADC_Manager1|c_1_func[3][5]       ; ADC_Manager:ADC_Manager1|c_long_func_input[13][5]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; ADC_Manager:ADC_Manager1|c_preamb_func[0][2]  ; ADC_Manager:ADC_Manager1|c_long_func_input[0][2]                                                                       ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.527      ;
; 0.377 ; Clock_divider:clock_divider1|counter[1]       ; Clock_divider:clock_divider1|counter[1]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; Clock_divider:clock_divider1|counter[3]       ; Clock_divider:clock_divider1|counter[3]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; Clock_divider:clock_divider1|counter[5]       ; Clock_divider:clock_divider1|counter[5]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.530      ;
; 0.402 ; ADC_Manager:ADC_Manager1|RAM_ADDRESS_BUS[1]   ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg1 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.602      ;
; 0.403 ; ADC_Manager:ADC_Manager1|RAM_ADDRESS_BUS[3]   ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg3 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.603      ;
; 0.403 ; ADC_Manager:ADC_Manager1|RAM_ADDRESS_BUS[2]   ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg2 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.603      ;
; 0.405 ; ADC_Manager:ADC_Manager1|RAM_ADDRESS_BUS[4]   ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg4 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.605      ;
; 0.408 ; ADC_Manager:ADC_Manager1|RAM_ADDRESS_BUS[5]   ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg5 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.608      ;
; 0.410 ; ADC_Manager:ADC_Manager1|c_preamb_func[28][4] ; ADC_Manager:ADC_Manager1|c_long_func_input[28][4]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.561      ;
; 0.412 ; ADC_Manager:ADC_Manager1|RAM_ADDRESS_BUS[6]   ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg6 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.612      ;
; 0.412 ; ADC_Manager:ADC_Manager1|c_0_func[7][4]       ; ADC_Manager:ADC_Manager1|c_long_func_input[17][4]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.564      ;
; 0.415 ; ADC_Manager:ADC_Manager1|c_preamb_func[28][0] ; ADC_Manager:ADC_Manager1|c_long_func_input[28][0]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.565      ;
; 0.417 ; ADC_Manager:ADC_Manager1|c_preamb_func[26][3] ; ADC_Manager:ADC_Manager1|c_long_func_input[26][3]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.004      ; 0.573      ;
; 0.422 ; ADC_Manager:ADC_Manager1|c_preamb_func[11][0] ; ADC_Manager:ADC_Manager1|c_long_func_input[11][0]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.572      ;
; 0.425 ; ADC_Manager:ADC_Manager1|c_preamb_func[14][1] ; ADC_Manager:ADC_Manager1|c_long_func_input[14][1]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.576      ;
; 0.425 ; ADC_Manager:ADC_Manager1|c_1_func[3][7]       ; ADC_Manager:ADC_Manager1|c_long_func_input[13][7]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.577      ;
; 0.429 ; ADC_Manager:ADC_Manager1|c_preamb_func[19][4] ; ADC_Manager:ADC_Manager1|c_long_func_input[19][4]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.582      ;
; 0.430 ; ADC_Manager:ADC_Manager1|c_preamb_func[26][2] ; ADC_Manager:ADC_Manager1|c_long_func_input[26][2]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.004      ; 0.586      ;
; 0.431 ; ADC_Manager:ADC_Manager1|c_preamb_func[14][7] ; ADC_Manager:ADC_Manager1|c_long_func_input[14][7]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.582      ;
; 0.432 ; ADC_Manager:ADC_Manager1|RAM_ADDRESS_BUS[7]   ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg7 ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.632      ;
; 0.432 ; ADC_Manager:ADC_Manager1|c_preamb_func[28][2] ; ADC_Manager:ADC_Manager1|c_long_func_input[28][2]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.585      ;
+-------+-----------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock_divider:clock_divider1|clock_out'                                                                                                                                                                        ;
+-------+-----------------------------------------------+-----------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.215 ; ADC_Manager:ADC_Manager1|data_counts[0]       ; ADC_Manager:ADC_Manager1|data_counts[0]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|data_done            ; ADC_Manager:ADC_Manager1|data_done            ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|preambule_delay_done ; ADC_Manager:ADC_Manager1|preambule_delay_done ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; ADC_Manager:ADC_Manager1|adc_buffer[24][1]    ; ADC_Manager:ADC_Manager1|adc_buffer[25][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; ADC_Manager:ADC_Manager1|adc_buffer[42][6]    ; ADC_Manager:ADC_Manager1|adc_buffer[43][6]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; ADC_Manager:ADC_Manager1|adc_buffer[38][4]    ; ADC_Manager:ADC_Manager1|adc_buffer[39][4]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.392      ;
; 0.243 ; ADC_Manager:ADC_Manager1|counter[31]          ; ADC_Manager:ADC_Manager1|counter[31]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; ADC_Manager:ADC_Manager1|data_counts[31]      ; ADC_Manager:ADC_Manager1|data_counts[31]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; ADC_Manager:ADC_Manager1|adc_buffer[37][4]    ; ADC_Manager:ADC_Manager1|adc_buffer[38][4]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.397      ;
; 0.259 ; ADC_Manager:ADC_Manager1|adc_buffer[16][2]    ; ADC_Manager:ADC_Manager1|adc_buffer[17][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.411      ;
; 0.324 ; ADC_Manager:ADC_Manager1|adc_buffer[20][0]    ; ADC_Manager:ADC_Manager1|adc_buffer[21][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; ADC_Manager:ADC_Manager1|adc_buffer[35][0]    ; ADC_Manager:ADC_Manager1|adc_buffer[36][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; ADC_Manager:ADC_Manager1|adc_buffer[41][1]    ; ADC_Manager:ADC_Manager1|adc_buffer[42][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; ADC_Manager:ADC_Manager1|adc_buffer[44][2]    ; ADC_Manager:ADC_Manager1|adc_buffer[45][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.476      ;
; 0.325 ; ADC_Manager:ADC_Manager1|adc_buffer[46][0]    ; ADC_Manager:ADC_Manager1|adc_buffer[47][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.477      ;
; 0.326 ; ADC_Manager:ADC_Manager1|adc_buffer[42][3]    ; ADC_Manager:ADC_Manager1|adc_buffer[43][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; ADC_Manager:ADC_Manager1|adc_buffer[24][4]    ; ADC_Manager:ADC_Manager1|adc_buffer[25][4]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; ADC_Manager:ADC_Manager1|adc_buffer[39][4]    ; ADC_Manager:ADC_Manager1|adc_buffer[40][4]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; ADC_Manager:ADC_Manager1|adc_buffer[35][6]    ; ADC_Manager:ADC_Manager1|adc_buffer[36][6]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; ADC_Manager:ADC_Manager1|adc_buffer[44][6]    ; ADC_Manager:ADC_Manager1|adc_buffer[45][6]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; ADC_Manager:ADC_Manager1|adc_buffer[21][7]    ; ADC_Manager:ADC_Manager1|adc_buffer[22][7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; ADC_Manager:ADC_Manager1|adc_buffer[33][7]    ; ADC_Manager:ADC_Manager1|adc_buffer[34][7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; ADC_Manager:ADC_Manager1|adc_buffer[22][0]    ; ADC_Manager:ADC_Manager1|adc_buffer[23][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; ADC_Manager:ADC_Manager1|adc_buffer[34][1]    ; ADC_Manager:ADC_Manager1|adc_buffer[35][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; ADC_Manager:ADC_Manager1|adc_buffer[45][1]    ; ADC_Manager:ADC_Manager1|adc_buffer[46][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; ADC_Manager:ADC_Manager1|adc_buffer[46][3]    ; ADC_Manager:ADC_Manager1|adc_buffer[47][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; ADC_Manager:ADC_Manager1|adc_buffer[30][5]    ; ADC_Manager:ADC_Manager1|adc_buffer[31][5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; ADC_Manager:ADC_Manager1|adc_buffer[31][6]    ; ADC_Manager:ADC_Manager1|adc_buffer[32][6]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; ADC_Manager:ADC_Manager1|adc_buffer[20][7]    ; ADC_Manager:ADC_Manager1|adc_buffer[21][7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; ADC_Manager:ADC_Manager1|adc_buffer[42][7]    ; ADC_Manager:ADC_Manager1|adc_buffer[43][7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; ADC_Manager:ADC_Manager1|adc_buffer[36][4]    ; ADC_Manager:ADC_Manager1|adc_buffer[37][4]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; ADC_Manager:ADC_Manager1|adc_buffer[44][4]    ; ADC_Manager:ADC_Manager1|adc_buffer[45][4]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; ADC_Manager:ADC_Manager1|adc_buffer[37][2]    ; ADC_Manager:ADC_Manager1|adc_buffer[38][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; ADC_Manager:ADC_Manager1|adc_buffer[35][3]    ; ADC_Manager:ADC_Manager1|adc_buffer[36][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; ADC_Manager:ADC_Manager1|adc_buffer[40][3]    ; ADC_Manager:ADC_Manager1|adc_buffer[41][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; ADC_Manager:ADC_Manager1|adc_buffer[36][5]    ; ADC_Manager:ADC_Manager1|adc_buffer[37][5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; ADC_Manager:ADC_Manager1|adc_buffer[45][7]    ; ADC_Manager:ADC_Manager1|adc_buffer[46][7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.481      ;
; 0.330 ; ADC_Manager:ADC_Manager1|adc_buffer[44][0]    ; ADC_Manager:ADC_Manager1|adc_buffer[45][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; ADC_Manager:ADC_Manager1|adc_buffer[36][3]    ; ADC_Manager:ADC_Manager1|adc_buffer[37][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; ADC_Manager:ADC_Manager1|adc_buffer[37][3]    ; ADC_Manager:ADC_Manager1|adc_buffer[38][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; ADC_Manager:ADC_Manager1|adc_buffer[37][5]    ; ADC_Manager:ADC_Manager1|adc_buffer[38][5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.482      ;
; 0.331 ; ADC_Manager:ADC_Manager1|adc_buffer[37][1]    ; ADC_Manager:ADC_Manager1|adc_buffer[38][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.483      ;
; 0.332 ; ADC_Manager:ADC_Manager1|adc_buffer[44][7]    ; ADC_Manager:ADC_Manager1|adc_buffer[45][7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.484      ;
; 0.355 ; ADC_Manager:ADC_Manager1|counter[16]          ; ADC_Manager:ADC_Manager1|counter[16]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; ADC_Manager:ADC_Manager1|data_counts[16]      ; ADC_Manager:ADC_Manager1|data_counts[16]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.507      ;
; 0.358 ; ADC_Manager:ADC_Manager1|counter[0]           ; ADC_Manager:ADC_Manager1|counter[0]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ADC_Manager:ADC_Manager1|adc_buffer[16][3]    ; ADC_Manager:ADC_Manager1|adc_buffer[17][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; ADC_Manager:ADC_Manager1|counter[17]          ; ADC_Manager:ADC_Manager1|counter[17]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; ADC_Manager:ADC_Manager1|counter[1]           ; ADC_Manager:ADC_Manager1|counter[1]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; ADC_Manager:ADC_Manager1|data_counts[17]      ; ADC_Manager:ADC_Manager1|data_counts[17]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; ADC_Manager:ADC_Manager1|counter[9]           ; ADC_Manager:ADC_Manager1|counter[9]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|counter[11]          ; ADC_Manager:ADC_Manager1|counter[11]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|counter[18]          ; ADC_Manager:ADC_Manager1|counter[18]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|counter[25]          ; ADC_Manager:ADC_Manager1|counter[25]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|counter[27]          ; ADC_Manager:ADC_Manager1|counter[27]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|data_counts[18]      ; ADC_Manager:ADC_Manager1|data_counts[18]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|data_counts[25]      ; ADC_Manager:ADC_Manager1|data_counts[25]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|data_counts[27]      ; ADC_Manager:ADC_Manager1|data_counts[27]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[4]           ; ADC_Manager:ADC_Manager1|counter[4]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[7]           ; ADC_Manager:ADC_Manager1|counter[7]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[13]          ; ADC_Manager:ADC_Manager1|counter[13]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[14]          ; ADC_Manager:ADC_Manager1|counter[14]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[15]          ; ADC_Manager:ADC_Manager1|counter[15]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[20]          ; ADC_Manager:ADC_Manager1|counter[20]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[23]          ; ADC_Manager:ADC_Manager1|counter[23]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[29]          ; ADC_Manager:ADC_Manager1|counter[29]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[30]          ; ADC_Manager:ADC_Manager1|counter[30]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|data_counts[13]      ; ADC_Manager:ADC_Manager1|data_counts[13]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|data_counts[14]      ; ADC_Manager:ADC_Manager1|data_counts[14]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|data_counts[15]      ; ADC_Manager:ADC_Manager1|data_counts[15]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|data_counts[20]      ; ADC_Manager:ADC_Manager1|data_counts[20]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|data_counts[23]      ; ADC_Manager:ADC_Manager1|data_counts[23]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|data_counts[29]      ; ADC_Manager:ADC_Manager1|data_counts[29]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|data_counts[30]      ; ADC_Manager:ADC_Manager1|data_counts[30]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; ADC_Manager:ADC_Manager1|data_counts[9]       ; ADC_Manager:ADC_Manager1|data_counts[9]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; ADC_Manager:ADC_Manager1|data_counts[11]      ; ADC_Manager:ADC_Manager1|data_counts[11]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; ADC_Manager:ADC_Manager1|counter[2]           ; ADC_Manager:ADC_Manager1|counter[2]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; ADC_Manager:ADC_Manager1|data_counts[1]       ; ADC_Manager:ADC_Manager1|data_counts[1]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; ADC_Manager:ADC_Manager1|data_counts[4]       ; ADC_Manager:ADC_Manager1|data_counts[4]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; ADC_Manager:ADC_Manager1|data_counts[7]       ; ADC_Manager:ADC_Manager1|data_counts[7]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; ADC_Manager:ADC_Manager1|data_counts[2]       ; ADC_Manager:ADC_Manager1|data_counts[2]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.518      ;
; 0.371 ; ADC_Manager:ADC_Manager1|counter[3]           ; ADC_Manager:ADC_Manager1|counter[3]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|counter[8]           ; ADC_Manager:ADC_Manager1|counter[8]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|counter[10]          ; ADC_Manager:ADC_Manager1|counter[10]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|counter[19]          ; ADC_Manager:ADC_Manager1|counter[19]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|counter[24]          ; ADC_Manager:ADC_Manager1|counter[24]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|counter[26]          ; ADC_Manager:ADC_Manager1|counter[26]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|data_counts[8]       ; ADC_Manager:ADC_Manager1|data_counts[8]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|data_counts[10]      ; ADC_Manager:ADC_Manager1|data_counts[10]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|data_counts[19]      ; ADC_Manager:ADC_Manager1|data_counts[19]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|data_counts[24]      ; ADC_Manager:ADC_Manager1|data_counts[24]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|data_counts[26]      ; ADC_Manager:ADC_Manager1|data_counts[26]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; ADC_Manager:ADC_Manager1|counter[5]           ; ADC_Manager:ADC_Manager1|counter[5]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|counter[6]           ; ADC_Manager:ADC_Manager1|counter[6]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|counter[12]          ; ADC_Manager:ADC_Manager1|counter[12]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|counter[21]          ; ADC_Manager:ADC_Manager1|counter[21]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|counter[22]          ; ADC_Manager:ADC_Manager1|counter[22]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|counter[28]          ; ADC_Manager:ADC_Manager1|counter[28]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|data_counts[12]      ; ADC_Manager:ADC_Manager1|data_counts[12]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|data_counts[21]      ; ADC_Manager:ADC_Manager1|data_counts[21]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.524      ;
+-------+-----------------------------------------------+-----------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][0]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][0]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][1]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][1]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][2]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][2]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][3]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][3]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][4]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][4]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][5]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][5]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][6]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][6]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][7]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][7]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][0]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][0]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][1]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][1]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][2]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][2]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][3]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][3]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][4]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][4]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][5]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][5]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][6]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][6]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][7]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][7]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][0]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][0]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][1]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][1]                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock_divider:clock_divider1|clock_out'                                                                                     ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+--------------------------------------------+
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][0] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][0] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][1] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][1] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][2] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][2] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][3] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][3] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][4] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][4] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][5] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][5] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][6] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][6] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][7] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][7] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][0]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][0]  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][1]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][1]  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][2]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][2]  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][3]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][3]  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][4]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][4]  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][5]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][5]  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][6]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][6]  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][7]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[13][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[13][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[13][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[13][1] ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                               ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; ADC_IN[*]  ; Clock_divider:clock_divider1|clock_out ; 2.837 ; 2.837 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[0] ; Clock_divider:clock_divider1|clock_out ; 2.837 ; 2.837 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[1] ; Clock_divider:clock_divider1|clock_out ; 2.722 ; 2.722 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[2] ; Clock_divider:clock_divider1|clock_out ; 2.524 ; 2.524 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[3] ; Clock_divider:clock_divider1|clock_out ; 2.447 ; 2.447 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[4] ; Clock_divider:clock_divider1|clock_out ; 2.404 ; 2.404 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[5] ; Clock_divider:clock_divider1|clock_out ; 2.512 ; 2.512 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[6] ; Clock_divider:clock_divider1|clock_out ; 2.398 ; 2.398 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[7] ; Clock_divider:clock_divider1|clock_out ; 0.542 ; 0.542 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                  ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; ADC_IN[*]  ; Clock_divider:clock_divider1|clock_out ; -0.422 ; -0.422 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[0] ; Clock_divider:clock_divider1|clock_out ; -2.717 ; -2.717 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[1] ; Clock_divider:clock_divider1|clock_out ; -2.602 ; -2.602 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[2] ; Clock_divider:clock_divider1|clock_out ; -2.404 ; -2.404 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[3] ; Clock_divider:clock_divider1|clock_out ; -2.327 ; -2.327 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[4] ; Clock_divider:clock_divider1|clock_out ; -2.284 ; -2.284 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[5] ; Clock_divider:clock_divider1|clock_out ; -2.392 ; -2.392 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[6] ; Clock_divider:clock_divider1|clock_out ; -2.278 ; -2.278 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[7] ; Clock_divider:clock_divider1|clock_out ; -0.422 ; -0.422 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                       ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port    ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; DATA_OUT[*]  ; CLK                                    ; 3.730 ; 3.730 ; Rise       ; CLK                                    ;
;  DATA_OUT[0] ; CLK                                    ; 3.542 ; 3.542 ; Rise       ; CLK                                    ;
;  DATA_OUT[1] ; CLK                                    ; 3.546 ; 3.546 ; Rise       ; CLK                                    ;
;  DATA_OUT[2] ; CLK                                    ; 3.637 ; 3.637 ; Rise       ; CLK                                    ;
;  DATA_OUT[3] ; CLK                                    ; 3.730 ; 3.730 ; Rise       ; CLK                                    ;
;  DATA_OUT[4] ; CLK                                    ; 3.531 ; 3.531 ; Rise       ; CLK                                    ;
;  DATA_OUT[5] ; CLK                                    ; 3.562 ; 3.562 ; Rise       ; CLK                                    ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ; 1.903 ;       ; Rise       ; Clock_divider:clock_divider1|clock_out ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ;       ; 1.903 ; Fall       ; Clock_divider:clock_divider1|clock_out ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                               ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port    ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; DATA_OUT[*]  ; CLK                                    ; 3.531 ; 3.531 ; Rise       ; CLK                                    ;
;  DATA_OUT[0] ; CLK                                    ; 3.542 ; 3.542 ; Rise       ; CLK                                    ;
;  DATA_OUT[1] ; CLK                                    ; 3.546 ; 3.546 ; Rise       ; CLK                                    ;
;  DATA_OUT[2] ; CLK                                    ; 3.637 ; 3.637 ; Rise       ; CLK                                    ;
;  DATA_OUT[3] ; CLK                                    ; 3.730 ; 3.730 ; Rise       ; CLK                                    ;
;  DATA_OUT[4] ; CLK                                    ; 3.531 ; 3.531 ; Rise       ; CLK                                    ;
;  DATA_OUT[5] ; CLK                                    ; 3.562 ; 3.562 ; Rise       ; CLK                                    ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ; 1.903 ;       ; Rise       ; Clock_divider:clock_divider1|clock_out ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ;       ; 1.903 ; Fall       ; Clock_divider:clock_divider1|clock_out ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                     ;
+-----------------------------------------+------------+-------+----------+---------+---------------------+
; Clock                                   ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack                        ; -27.105    ; 0.215 ; N/A      ; N/A     ; -2.567              ;
;  CLK                                    ; -27.105    ; 0.215 ; N/A      ; N/A     ; -2.567              ;
;  Clock_divider:clock_divider1|clock_out ; -6.598     ; 0.215 ; N/A      ; N/A     ; -2.269              ;
; Design-wide TNS                         ; -18324.736 ; 0.0   ; 0.0      ; 0.0     ; -3086.821           ;
;  CLK                                    ; -16291.403 ; 0.000 ; N/A      ; N/A     ; -2346.413           ;
;  Clock_divider:clock_divider1|clock_out ; -2033.333  ; 0.000 ; N/A      ; N/A     ; -740.408            ;
+-----------------------------------------+------------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                               ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; ADC_IN[*]  ; Clock_divider:clock_divider1|clock_out ; 5.998 ; 5.998 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[0] ; Clock_divider:clock_divider1|clock_out ; 5.998 ; 5.998 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[1] ; Clock_divider:clock_divider1|clock_out ; 5.384 ; 5.384 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[2] ; Clock_divider:clock_divider1|clock_out ; 5.323 ; 5.323 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[3] ; Clock_divider:clock_divider1|clock_out ; 5.058 ; 5.058 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[4] ; Clock_divider:clock_divider1|clock_out ; 4.973 ; 4.973 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[5] ; Clock_divider:clock_divider1|clock_out ; 5.142 ; 5.142 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[6] ; Clock_divider:clock_divider1|clock_out ; 4.923 ; 4.923 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[7] ; Clock_divider:clock_divider1|clock_out ; 2.069 ; 2.069 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                  ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; ADC_IN[*]  ; Clock_divider:clock_divider1|clock_out ; -0.422 ; -0.422 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[0] ; Clock_divider:clock_divider1|clock_out ; -2.717 ; -2.717 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[1] ; Clock_divider:clock_divider1|clock_out ; -2.602 ; -2.602 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[2] ; Clock_divider:clock_divider1|clock_out ; -2.404 ; -2.404 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[3] ; Clock_divider:clock_divider1|clock_out ; -2.327 ; -2.327 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[4] ; Clock_divider:clock_divider1|clock_out ; -2.284 ; -2.284 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[5] ; Clock_divider:clock_divider1|clock_out ; -2.392 ; -2.392 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[6] ; Clock_divider:clock_divider1|clock_out ; -2.278 ; -2.278 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[7] ; Clock_divider:clock_divider1|clock_out ; -0.422 ; -0.422 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                       ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port    ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; DATA_OUT[*]  ; CLK                                    ; 8.274 ; 8.274 ; Rise       ; CLK                                    ;
;  DATA_OUT[0] ; CLK                                    ; 7.599 ; 7.599 ; Rise       ; CLK                                    ;
;  DATA_OUT[1] ; CLK                                    ; 7.606 ; 7.606 ; Rise       ; CLK                                    ;
;  DATA_OUT[2] ; CLK                                    ; 7.935 ; 7.935 ; Rise       ; CLK                                    ;
;  DATA_OUT[3] ; CLK                                    ; 8.274 ; 8.274 ; Rise       ; CLK                                    ;
;  DATA_OUT[4] ; CLK                                    ; 7.815 ; 7.815 ; Rise       ; CLK                                    ;
;  DATA_OUT[5] ; CLK                                    ; 7.633 ; 7.633 ; Rise       ; CLK                                    ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ; 4.508 ;       ; Rise       ; Clock_divider:clock_divider1|clock_out ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ;       ; 4.508 ; Fall       ; Clock_divider:clock_divider1|clock_out ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                               ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port    ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; DATA_OUT[*]  ; CLK                                    ; 3.531 ; 3.531 ; Rise       ; CLK                                    ;
;  DATA_OUT[0] ; CLK                                    ; 3.542 ; 3.542 ; Rise       ; CLK                                    ;
;  DATA_OUT[1] ; CLK                                    ; 3.546 ; 3.546 ; Rise       ; CLK                                    ;
;  DATA_OUT[2] ; CLK                                    ; 3.637 ; 3.637 ; Rise       ; CLK                                    ;
;  DATA_OUT[3] ; CLK                                    ; 3.730 ; 3.730 ; Rise       ; CLK                                    ;
;  DATA_OUT[4] ; CLK                                    ; 3.531 ; 3.531 ; Rise       ; CLK                                    ;
;  DATA_OUT[5] ; CLK                                    ; 3.562 ; 3.562 ; Rise       ; CLK                                    ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ; 1.903 ;       ; Rise       ; Clock_divider:clock_divider1|clock_out ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ;       ; 1.903 ; Fall       ; Clock_divider:clock_divider1|clock_out ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                 ;
+----------------------------------------+----------------------------------------+--------------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+--------------+----------+----------+----------+
; CLK                                    ; CLK                                    ; > 2147483647 ; 0        ; 0        ; 0        ;
; Clock_divider:clock_divider1|clock_out ; CLK                                    ; > 2147483647 ; 0        ; 0        ; 0        ;
; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 532          ; 0        ; 0        ; 0        ;
; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 4188         ; 0        ; 0        ; 0        ;
+----------------------------------------+----------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                  ;
+----------------------------------------+----------------------------------------+--------------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+--------------+----------+----------+----------+
; CLK                                    ; CLK                                    ; > 2147483647 ; 0        ; 0        ; 0        ;
; Clock_divider:clock_divider1|clock_out ; CLK                                    ; > 2147483647 ; 0        ; 0        ; 0        ;
; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 532          ; 0        ; 0        ; 0        ;
; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 4188         ; 0        ; 0        ; 0        ;
+----------------------------------------+----------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 8     ; 8    ;
; Unconstrained Output Ports      ; 7     ; 7    ;
; Unconstrained Output Port Paths ; 7     ; 7    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Jan 16 18:55:02 2023
Info: Command: quartus_sta Uni_Projektas -c Uni_Projektas
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Uni_Projektas.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name Clock_divider:clock_divider1|clock_out Clock_divider:clock_divider1|clock_out
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -27.105
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -27.105    -16291.403 CLK 
    Info (332119):    -6.598     -2033.333 Clock_divider:clock_divider1|clock_out 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 CLK 
    Info (332119):     0.499         0.000 Clock_divider:clock_divider1|clock_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567     -2346.413 CLK 
    Info (332119):    -2.269      -740.408 Clock_divider:clock_divider1|clock_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.375
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.375     -4488.414 CLK 
    Info (332119):    -1.524      -406.971 Clock_divider:clock_divider1|clock_out 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLK 
    Info (332119):     0.215         0.000 Clock_divider:clock_divider1|clock_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1594.676 CLK 
    Info (332119):    -1.519      -498.608 Clock_divider:clock_divider1|clock_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4594 megabytes
    Info: Processing ended: Mon Jan 16 18:55:04 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


