\documentclass[12pt]{article}  %10pt :(((
\usepackage[cp1251]{inputenc}
\usepackage[russian]{babel}
\usepackage{pscyr}
\usepackage{indentfirst}
\usepackage{graphicx}

\title{Апробация}
\author{}
\date{}

\textwidth=16cm \oddsidemargin=0cm

\newtheorem{theorem}{Теорема}
\newtheorem{lemma}{Лемма}
\newtheorem{utv}{Утверждение}

% все главы диссертации:
% Введение (как автореферат)
% 1. Обзор и постановка задачи (сравнение -> уточнение постановки задачи)
% 2. Теоретическая глава
% 3. Программная реализация (архитектура программного решения, гибкость)
% 4. Апробация (оценка качества на проведенных экспериментах, возможно сравнение с random?)
% 5. Заключение

\begin{document}
\maketitle

%проведенные эксперименты: постановка задания, что сделано, каков
%результат (количество найденных ошибок, потраченное время)
%
%сколько было потрачено времени, написано строк кода, трудоемкость
%подготовки входных данных; сколько того же у ручной
%генерации.....понятно, что надо делать, чтобы подготовиться к
%генерации тестов - есть представление (или методика) оценки
%трудоемкости -- спроектировать шаблон, построить набор ограничений,
%запустить решатель, с точностью до времени отладки получается
%столько-то. Надо сравнить эти две методики в трех измерениях:
%трудоемкость (+ коэф. на отладку) , полнота тестирования (вроде бы у
%меня должна быть полная) ( например, "в 6 из 8 классов решение
%точное, а в остальных - приближенное"), (Саша Камкин подобрал
%параметры генерации для большей полноты, но могут быть избыточные,
%которые с точки зрения классов эквивалентности, которые я выделяю,
%можно было бы и не проверять!) избыточность (при ручной схеме может
%быть полный перебор, но очень много избыточных -- другой случай
%частичный перебор) ---  соотношение трудоемкости (время подготовки
%данных), полноты и избыточности (кол-во сгенерированных тестов).
%Например, при повышении качества трудоемкость растет чуть-чуть,
%кол-во тестов такое-то, а при ручной растет как-то, а кол-во тестов
%растет на порядок. В одном из измерений должно быть улучшение! Это и
%будет достоверным результатом, оценкой проделанной работы.
%
%трудоемкость  полнота  избыточность

\begin{abstract}
  В разделе показывается, как с использованием предлагаемых методов
  сгенерировать ограничения, описывающие работу MMU микропроцессоров
  в тестовых шаблонах для таких архитектур как PowerPC, Alpha,
  MIPS и Pentium. Для каждой архитектуры на примере одного из микропроцессоров
  составляется структура MMU и показываются схемы совместной
  генерации ограничений. Надо заметить, что это не модельные
  микропроцессоры, а настоящие рабочие микропроцессоры, вычислительные
  системы из некоторых этих микропроцессоров входят в TOP500.
\end{abstract}

\section{Генерация ограничений для архитектуры MIPS}

\begin{utv}
Для архитектуры MIPS возможно применение применение методов
генерации ограничений, описыванных в диссертации, для генерации
тестовых программ по тестовым шаблонам; причем методов достаточно
для полного описания поведения MMU микропроцессоров архитектуры
MIPS.
\end{utv}

Рассмотрим исполнение инструкции обращения к памяти в
микропроцессоре архитектуры MIPS~\cite{mips64_III}. MMU в
микропроцессорах MIPS включает в себя  (количественные
характеристики приведены для микропроцессора MIPS R10000 -- см.
рис.~\ref{mips_mmu_scheme}):
\begin{itemize}
  \item \emph{кэш-память данных первого уровня (D-Cache-1)}:  virtually
indexed physically tagged, размер 32 килобайта, размер строки
кэш-памяти 32 байта, наборно-ассоциативная кэш-память,
ассоциативность равна 2, стратегия вытеснения LRU;
  \item \emph{кэш-память второго уровня (Cache-2)}: размер от 512 килобайт до 16
мегабайт~\cite{shnitman}, стратегия вытеснения LRU;
  \item \emph{кэширующий буфер TLB (D-TLB)}: полностью
  ассоциативный, размер 4 строки;
  \item \emph{объединенный TLB (Joint-TLB)}: размер 48 строк,
  размер виртуального адреса 64 бита.
\end{itemize}
Таким образом, основная проблема при записи ограничений -- большой
размер содержимого кэш-памяти.

Инструкция может содержать тестовые ситуации в:
\begin{itemize}
  \item кэш-памяти данных первого уровня, первого и второго уровней;
  \item кэш-буфере данных TLB (D-TLB).
\end{itemize}

Совместная генерация возможна на границе TLB--кэш-память, так как
получаемый из TLB номер физического кадра (pfn) становится битовым
полем тегсета физического адреса (см.рис.~\ref{mips_mmu_scheme} --
стрелками обозначены места применения совместной генерации,
пунктиром обозначено подчинение кэширующего буфера таблице).

\begin{figure}[h] \center
  \includegraphics[width=0.8\textwidth]{mips}\\
  \caption{Схема MMU микропроцессора MIPS}\label{mips_mmu_scheme}
\end{figure}


\section{Генерация ограничений для архитектуры PowerPC}

\begin{utv}
Для архитектуры PowerPC возможно применение применение методов
генерации ограничений, описыванных в диссертации, для генерации
тестовых программ по тестовым шаблонам; причем методов достаточно
для полного описания поведения MMU микропроцессоров архитектуры
PowerPC.
\end{utv}

Рассмотрим исполнение инструкции обращения к памяти в
микропроцессоре архитектуры PowerPC~\cite{shnitman}. MMU в
микропроцессорах PowerPC включает в себя (количественные
характеристики приведены для микропроцессора PowerPC 970FX
~\cite{PowerPC970FXUserManual} -- см.
рис.~\ref{powerpc_mmu_scheme}):
\begin{itemize}
  \item \emph{кэш-память данных первого уровня (D-Cache-1)}: размер 32
килобайта, наборно-ассоциативная кэш-память, количество секций равно
2, размер строки кэш-памяти 128 байт, effective index real tag,
стратегия вытеснения LRU;
  \item \emph{кэш-память второго уровня (Cache-2)}: размер 512
  килобайт, наборно-ассоциативная кэш-память, количество секций
  равно 8, стратегия вытеснения LRU, размер строки кэш-памяти 128
  байт, real index real tag;
  \item \emph{кэш-буфер TLB (D-TLB)}: наборно-ассоциативный буфер,
  количество секций 4, количество наборов в каждой секции 256;
  стратегия вытеснения LRU;
  \item \emph{таблица страниц виртуальной памяти (PageTable)}: размер
  виртуального адреса 65 бит, размер физического адреса 42 бита;
  \item \emph{сегментные регистры (SLB)}: полностью ассоциативный
  буфер, размер 64 строки;
  \item \emph{буфер непосредственной трансляции адресов (D-ERAT)}:
  наборно-ассоциативный буфер, количество секций равно 2, в каждой
  секции по 64 строки; стратегия вытеснения FIFO.
\end{itemize}
Таким образом, проблема возникнет при записи ограничений на
кэш-память и на TLB.

Инструкция может содержать тестовые ситуации в:
\begin{itemize}
  \item кэш-памяти данных первого уровня, первого и второго уровней;
  \item кэш-буфере данных TLB (D-TLB);
  \item кэш-буфере непосредственной трансляции адресов (D-ERAT).
\end{itemize}

Совместная генерация возможна (см. рис.~\ref{powerpc_mmu_scheme}):
\begin{itemize}
  \item на границе D-ERAT--кэш-память, так как получаемый из D-ERAT номер
физического кадра (pfn) становится битовым полем тегсета физического
адреса;
  \item на границе SLB--D-TLB, так как значение сегментного регистра
  становится битовым полем номера страницы виртуальной памяти (vpn);
  \item на границе D-TLB--кэш-память, так как получаемый из D-TLB номер
физического кадра (pfn) становится битовым полем тегсета физического
адреса.
\end{itemize}

\begin{figure}[h] \center
  \includegraphics[width=0.8\textwidth]{ppc}\\
  \caption{Схема MMU микропроцессора PowerPC 970FX}\label{powerpc_mmu_scheme}
\end{figure}

\section{Генерация ограничений для архитектуры Alpha}

\begin{utv}
Для архитектуры Alpha возможно применение применение методов
генерации ограничений, описыванных в диссертации, для генерации
тестовых программ по тестовым шаблонам.
\end{utv}

Рассмотрим исполнение инструкции обращения к памяти в
микропроцессоре архитектуры Alpha. MMU в микропроцессорах Alpha
включает в себя  (количественные характеристики приведены для
микропроцессора Alpha 21264~\cite{HennessyPatterson3rd} -- см.
рис.~\ref{alpha_mmu_scheme}):
\begin{itemize}
  \item \emph{кэш-память данных первого уровня (D-Cache-1)}:
  virtually indexed physically tagged, размер 64 килобайта,
  наборно-ассоциативный, количество секций равно 2, стратегия вытеснения
  LRU, размер строки кэш-памяти 64 байта;
  \item \emph{кэш-память второго уровня (Cache-2)}: physically
  indexed physically tagged, прямого отображения, размер от 1 до 16
  мегабайт
  \item \emph{таблица TLB (D-TLB)}: 128 строк, полностью
  ассоциативная, размер виртуального адреса 48/43 бит, размер физического адреса
  44/41 бит, размер страницы виртуальной памяти от 8 килобайт до 4
  мегабайт;
  \item \emph{буфер вытесненных данных (VictimBuffer)}: полностью
  ассоциативный, количество строк равно 8, стратегия
  вытеснения FIFO.
\end{itemize}
Таким образом, основная проблема при записи ограничений -- большой
размер содержимого кэш-памяти.

Инструкция может содержать тестовые ситуации в:
\begin{itemize}
  \item кэш-памяти данных первого уровня;
  \item кэш-памяти первого и второго уровней.
\end{itemize}

Совместная генерация возможна на границе TLB--кэш-память, так как
получаемый из TLB номер физического кадра (pfn) становится битовым
полем тегсета физического адреса (см.рис.~\ref{alpha_mmu_scheme}).

\begin{figure}[h] \center
  \includegraphics[width=0.8\textwidth]{alpha}\\
  \caption{Схема MMU микропроцессора Alpha}\label{alpha_mmu_scheme}
\end{figure}


\section{Генерация ограничений для архитектуры Pentium}

\begin{utv}
Для архитектуры Pentium возможно применение применение методов
генерации ограничений, описыванных в диссертации, для генерации
тестовых программ по тестовым шаблонам.
\end{utv}

Рассмотрим исполнение инструкции обращения к памяти в
микропроцессоре архитектуры Pentium P6. MMU в микропроцессорах
Pentium включает в себя (количественные характеристики приведены для
микропроцессора Intel Pentium III~\cite{HennessyPatterson3rd} -- см.
рис.~\ref{p6_mmu_scheme}):
\begin{itemize}
  \item \emph{кэш-память данных первого уровня (D-Cache-1)}: размер
  16 килобайт, наборно-ассоциативная, количество секций равно 2,
  стратегия вытеснения LRU, размер строки 32 байта;
  \item \emph{кэш-память второго уровня (Cache-2)}: размер от 256 килобайт
  до 2 мегабайт, наборно-ассоциативная, количество секций равно 8, стратегия
  вытеснения LRU, размер строки 32 байта;
  \item \emph{кэш-буфер TLB (D-TLB)}: наборно-ассоциативный,
  количество секций равно 4, в каждой секции 16 строк, стратегия вытеснения
  Pseudo-LRU;
  \item \emph{таблица страниц виртуальной памяти (PageTable)}:
  размер страницы от 8 килобайт, длина логического адреса 48 бит,
  длина линейного адреса 32 бита, длина физического адреса 32 бита;
  \item \emph{таблица дескрипторов сегментов (SDT)}: размер от 8 байт до 64
  килобайт~\cite{FundamentalOfComputerOrganizationAndDesign}.
\end{itemize}
Таким образом, проблема возникнет при записи ограничений на
кэш-память и на TLB.

Инструкция может содержать тестовые ситуации в:
\begin{itemize}
  \item кэш-памяти данных первого уровня, первого и второго уровней;
  \item кэш-буфере данных TLB (D-TLB).
\end{itemize}

Совместная генерация возможна (см. рис.~\ref{p6_mmu_scheme}):
\begin{itemize}
  \item на границе SDT--D-TLB, так как значение сегментного регистра
  становится битовым полем номера страницы виртуальной памяти (vpn);
  \item на границе D-TLB--кэш-память, так как получаемый из D-TLB номер
физического кадра (pfn) становится битовым полем тегсета физического
адреса;
  \item на границе SDT--кэш-память при неотображаемом обращении, так как
  получаемый из SDT сегментный регистр становится битовым полем тегсета физического
адреса.
\end{itemize}

\begin{figure}[h] \center
  \includegraphics[width=0.8\textwidth]{p6}\\
  \caption{Схема MMU микропроцессора Pentium}\label{p6_mmu_scheme}
\end{figure}


\pagebreak
\bibliographystyle{plain}
\bibliography{../thesis}

\end{document}
