TimeQuest Timing Analyzer report for clk_gen
Sun Feb 14 00:42:29 2016
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk50MHz'
 13. Slow 1200mV 85C Model Setup: 'clk_div:U_CD|clk_hz'
 14. Slow 1200mV 85C Model Hold: 'clk50MHz'
 15. Slow 1200mV 85C Model Hold: 'clk_div:U_CD|clk_hz'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk50MHz'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div:U_CD|clk_hz'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clk50MHz'
 30. Slow 1200mV 0C Model Setup: 'clk_div:U_CD|clk_hz'
 31. Slow 1200mV 0C Model Hold: 'clk50MHz'
 32. Slow 1200mV 0C Model Hold: 'clk_div:U_CD|clk_hz'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clk50MHz'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div:U_CD|clk_hz'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'clk50MHz'
 46. Fast 1200mV 0C Model Setup: 'clk_div:U_CD|clk_hz'
 47. Fast 1200mV 0C Model Hold: 'clk50MHz'
 48. Fast 1200mV 0C Model Hold: 'clk_div:U_CD|clk_hz'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clk50MHz'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div:U_CD|clk_hz'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Slow Corner Signal Integrity Metrics
 64. Fast Corner Signal Integrity Metrics
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; clk_gen                                            ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                   ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; Clock Name          ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                 ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; clk50MHz            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk50MHz }            ;
; clk_div:U_CD|clk_hz ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:U_CD|clk_hz } ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                 ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name          ; Note                                                          ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
; 325.2 MHz  ; 250.0 MHz       ; clk50MHz            ; limit due to minimum period restriction (max I/O toggle rate) ;
; 425.89 MHz ; 425.89 MHz      ; clk_div:U_CD|clk_hz ;                                                               ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------+
; Slow 1200mV 85C Model Setup Summary          ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clk50MHz            ; -2.075 ; -17.499       ;
; clk_div:U_CD|clk_hz ; -1.348 ; -13.248       ;
+---------------------+--------+---------------+


+---------------------------------------------+
; Slow 1200mV 85C Model Hold Summary          ;
+---------------------+-------+---------------+
; Clock               ; Slack ; End Point TNS ;
+---------------------+-------+---------------+
; clk50MHz            ; 0.012 ; 0.000         ;
; clk_div:U_CD|clk_hz ; 0.498 ; 0.000         ;
+---------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------------------+--------+--------------------+
; Clock               ; Slack  ; End Point TNS      ;
+---------------------+--------+--------------------+
; clk50MHz            ; -3.000 ; -19.000            ;
; clk_div:U_CD|clk_hz ; -1.000 ; -11.000            ;
+---------------------+--------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk50MHz'                                                                                        ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -2.075 ; clk_div:U_CD|count[4]  ; clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 3.009      ;
; -2.021 ; clk_div:U_CD|count[8]  ; clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.955      ;
; -2.003 ; clk_div:U_CD|count[10] ; clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.937      ;
; -1.996 ; clk_div:U_CD|count[9]  ; clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.930      ;
; -1.923 ; clk_div:U_CD|count[7]  ; clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.857      ;
; -1.892 ; clk_div:U_CD|count[13] ; clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.826      ;
; -1.811 ; clk_div:U_CD|count[5]  ; clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.745      ;
; -1.778 ; clk_div:U_CD|count[6]  ; clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.712      ;
; -1.743 ; clk_div:U_CD|count[14] ; clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.677      ;
; -1.735 ; clk_div:U_CD|count[11] ; clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.669      ;
; -1.733 ; clk_div:U_CD|count[3]  ; clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.667      ;
; -1.716 ; clk_div:U_CD|count[12] ; clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.650      ;
; -1.714 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.648      ;
; -1.695 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.629      ;
; -1.648 ; clk_div:U_CD|count[5]  ; clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.582      ;
; -1.645 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.579      ;
; -1.631 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.565      ;
; -1.623 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.557      ;
; -1.591 ; clk_div:U_CD|count[3]  ; clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.525      ;
; -1.528 ; clk_div:U_CD|count[7]  ; clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.462      ;
; -1.518 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.452      ;
; -1.489 ; clk_div:U_CD|count[3]  ; clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.423      ;
; -1.473 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.407      ;
; -1.470 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.404      ;
; -1.404 ; clk_div:U_CD|count[3]  ; clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.338      ;
; -1.404 ; clk_div:U_CD|count[4]  ; clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.338      ;
; -1.404 ; clk_div:U_CD|count[5]  ; clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.338      ;
; -1.388 ; clk_div:U_CD|count[3]  ; clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.322      ;
; -1.388 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.322      ;
; -1.385 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.319      ;
; -1.369 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.303      ;
; -1.355 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.289      ;
; -1.319 ; clk_div:U_CD|count[5]  ; clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.253      ;
; -1.303 ; clk_div:U_CD|count[5]  ; clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.237      ;
; -1.297 ; clk_div:U_CD|count[8]  ; clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.231      ;
; -1.286 ; clk_div:U_CD|count[6]  ; clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.220      ;
; -1.286 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.220      ;
; -1.284 ; clk_div:U_CD|count[7]  ; clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.218      ;
; -1.270 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.204      ;
; -1.253 ; clk_div:U_CD|count[9]  ; clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.187      ;
; -1.246 ; clk_div:U_CD|count[4]  ; clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.180      ;
; -1.245 ; clk_div:U_CD|count[4]  ; clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.179      ;
; -1.244 ; clk_div:U_CD|count[4]  ; clk_div:U_CD|count[3]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.178      ;
; -1.240 ; clk_div:U_CD|count[4]  ; clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.174      ;
; -1.183 ; clk_div:U_CD|count[7]  ; clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.117      ;
; -1.182 ; clk_div:U_CD|count[3]  ; clk_div:U_CD|count[12] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.116      ;
; -1.173 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.107      ;
; -1.168 ; clk_div:U_CD|count[3]  ; clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.102      ;
; -1.163 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[12] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.097      ;
; -1.157 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.091      ;
; -1.155 ; clk_div:U_CD|count[4]  ; clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.089      ;
; -1.149 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.083      ;
; -1.135 ; clk_div:U_CD|count[11] ; clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.069      ;
; -1.135 ; clk_div:U_CD|count[8]  ; clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.069      ;
; -1.127 ; clk_div:U_CD|count[6]  ; clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.061      ;
; -1.097 ; clk_div:U_CD|count[5]  ; clk_div:U_CD|count[12] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.031      ;
; -1.081 ; clk_div:U_CD|count[7]  ; clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.015      ;
; -1.080 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[12] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.014      ;
; -1.079 ; clk_div:U_CD|count[7]  ; clk_div:U_CD|count[3]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.013      ;
; -1.067 ; clk_div:U_CD|count[13] ; clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.001      ;
; -1.066 ; clk_div:U_CD|count[3]  ; clk_div:U_CD|count[10] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 2.000      ;
; -1.060 ; clk_div:U_CD|count[3]  ; clk_div:U_CD|count[11] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.994      ;
; -1.055 ; clk_div:U_CD|count[10] ; clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.989      ;
; -1.047 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[10] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.981      ;
; -1.045 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[11] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.979      ;
; -1.042 ; clk_div:U_CD|count[6]  ; clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.976      ;
; -1.041 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[11] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.975      ;
; -1.039 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.973      ;
; -1.024 ; clk_div:U_CD|count[13] ; clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.958      ;
; -1.017 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[3]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.951      ;
; -1.009 ; clk_div:U_CD|count[9]  ; clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.943      ;
; -1.009 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[3]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.943      ;
; -0.981 ; clk_div:U_CD|count[5]  ; clk_div:U_CD|count[10] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.915      ;
; -0.977 ; clk_div:U_CD|count[7]  ; clk_div:U_CD|count[12] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.911      ;
; -0.975 ; clk_div:U_CD|count[5]  ; clk_div:U_CD|count[11] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.909      ;
; -0.969 ; clk_div:U_CD|count[5]  ; clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.903      ;
; -0.967 ; clk_div:U_CD|count[5]  ; clk_div:U_CD|count[3]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.901      ;
; -0.967 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[12] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.901      ;
; -0.964 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[10] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.898      ;
; -0.954 ; clk_div:U_CD|count[10] ; clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.888      ;
; -0.949 ; clk_div:U_CD|count[6]  ; clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.883      ;
; -0.948 ; clk_div:U_CD|count[6]  ; clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.882      ;
; -0.947 ; clk_div:U_CD|count[6]  ; clk_div:U_CD|count[3]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.881      ;
; -0.944 ; clk_div:U_CD|count[3]  ; clk_div:U_CD|count[9]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.878      ;
; -0.938 ; clk_div:U_CD|count[12] ; clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.872      ;
; -0.935 ; clk_div:U_CD|count[12] ; clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.869      ;
; -0.929 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[9]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.863      ;
; -0.927 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[11] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.861      ;
; -0.925 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[9]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.859      ;
; -0.924 ; clk_div:U_CD|count[10] ; clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.858      ;
; -0.918 ; clk_div:U_CD|count[14] ; clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.852      ;
; -0.914 ; clk_div:U_CD|count[9]  ; clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.848      ;
; -0.912 ; clk_div:U_CD|count[8]  ; clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.846      ;
; -0.899 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[3]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.833      ;
; -0.891 ; clk_div:U_CD|count[11] ; clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.825      ;
; -0.861 ; clk_div:U_CD|count[7]  ; clk_div:U_CD|count[10] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.795      ;
; -0.859 ; clk_div:U_CD|count[5]  ; clk_div:U_CD|count[9]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.793      ;
; -0.855 ; clk_div:U_CD|count[7]  ; clk_div:U_CD|count[11] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.789      ;
; -0.853 ; clk_div:U_CD|count[4]  ; clk_div:U_CD|count[12] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.787      ;
; -0.851 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[10] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.061     ; 1.785      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_div:U_CD|clk_hz'                                                                 ;
+--------+-----------+----------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+---------------------+---------------------+--------------+------------+------------+
; -1.348 ; count[5]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 2.280      ;
; -1.348 ; count[5]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 2.280      ;
; -1.348 ; count[5]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 2.280      ;
; -1.348 ; count[5]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 2.280      ;
; -1.348 ; count[5]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 2.280      ;
; -1.348 ; count[5]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 2.280      ;
; -1.348 ; count[5]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 2.280      ;
; -1.342 ; count[4]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 2.274      ;
; -1.342 ; count[4]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 2.274      ;
; -1.342 ; count[4]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 2.274      ;
; -1.342 ; count[4]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 2.274      ;
; -1.342 ; count[4]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 2.274      ;
; -1.342 ; count[4]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 2.274      ;
; -1.342 ; count[4]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 2.274      ;
; -1.332 ; count[7]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 2.264      ;
; -1.332 ; count[7]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 2.264      ;
; -1.332 ; count[7]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 2.264      ;
; -1.332 ; count[7]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 2.264      ;
; -1.332 ; count[7]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 2.264      ;
; -1.332 ; count[7]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 2.264      ;
; -1.332 ; count[7]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 2.264      ;
; -1.281 ; count[9]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.396     ; 1.880      ;
; -1.281 ; count[9]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.396     ; 1.880      ;
; -1.281 ; count[9]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.396     ; 1.880      ;
; -1.281 ; count[9]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.396     ; 1.880      ;
; -1.281 ; count[9]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.396     ; 1.880      ;
; -1.281 ; count[9]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.396     ; 1.880      ;
; -1.281 ; count[9]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.396     ; 1.880      ;
; -1.278 ; count[2]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.396     ; 1.877      ;
; -1.278 ; count[2]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.396     ; 1.877      ;
; -1.278 ; count[2]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.396     ; 1.877      ;
; -1.278 ; count[2]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.396     ; 1.877      ;
; -1.278 ; count[2]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.396     ; 1.877      ;
; -1.278 ; count[2]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.396     ; 1.877      ;
; -1.278 ; count[2]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.396     ; 1.877      ;
; -1.200 ; count[1]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 2.132      ;
; -1.200 ; count[1]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 2.132      ;
; -1.200 ; count[1]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 2.132      ;
; -1.200 ; count[1]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 2.132      ;
; -1.200 ; count[1]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 2.132      ;
; -1.200 ; count[1]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 2.132      ;
; -1.200 ; count[1]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 2.132      ;
; -1.191 ; count[0]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 2.123      ;
; -1.191 ; count[0]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 2.123      ;
; -1.191 ; count[0]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 2.123      ;
; -1.191 ; count[0]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 2.123      ;
; -1.191 ; count[0]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 2.123      ;
; -1.191 ; count[0]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 2.123      ;
; -1.191 ; count[0]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 2.123      ;
; -1.172 ; count[8]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.396     ; 1.771      ;
; -1.172 ; count[8]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.396     ; 1.771      ;
; -1.172 ; count[8]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.396     ; 1.771      ;
; -1.172 ; count[8]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.396     ; 1.771      ;
; -1.172 ; count[8]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.396     ; 1.771      ;
; -1.172 ; count[8]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.396     ; 1.771      ;
; -1.172 ; count[8]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.396     ; 1.771      ;
; -1.113 ; count[6]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 2.045      ;
; -1.113 ; count[6]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 2.045      ;
; -1.113 ; count[6]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 2.045      ;
; -1.113 ; count[6]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 2.045      ;
; -1.113 ; count[6]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 2.045      ;
; -1.113 ; count[6]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 2.045      ;
; -1.113 ; count[6]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 2.045      ;
; -1.043 ; count[3]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 1.975      ;
; -1.043 ; count[3]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 1.975      ;
; -1.043 ; count[3]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 1.975      ;
; -1.043 ; count[3]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 1.975      ;
; -1.043 ; count[3]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 1.975      ;
; -1.043 ; count[3]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 1.975      ;
; -1.043 ; count[3]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.063     ; 1.975      ;
; -1.028 ; count[5]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.257      ; 2.280      ;
; -1.028 ; count[5]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.257      ; 2.280      ;
; -1.028 ; count[5]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.257      ; 2.280      ;
; -1.022 ; count[4]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.257      ; 2.274      ;
; -1.022 ; count[4]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.257      ; 2.274      ;
; -1.022 ; count[4]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.257      ; 2.274      ;
; -1.012 ; count[7]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.257      ; 2.264      ;
; -1.012 ; count[7]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.257      ; 2.264      ;
; -1.012 ; count[7]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.257      ; 2.264      ;
; -0.961 ; count[9]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.076     ; 1.880      ;
; -0.961 ; count[9]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.076     ; 1.880      ;
; -0.961 ; count[9]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.076     ; 1.880      ;
; -0.958 ; count[2]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.076     ; 1.877      ;
; -0.958 ; count[2]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.076     ; 1.877      ;
; -0.958 ; count[2]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.076     ; 1.877      ;
; -0.880 ; count[1]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.257      ; 2.132      ;
; -0.880 ; count[1]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.257      ; 2.132      ;
; -0.880 ; count[1]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.257      ; 2.132      ;
; -0.871 ; count[0]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.257      ; 2.123      ;
; -0.871 ; count[0]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.257      ; 2.123      ;
; -0.871 ; count[0]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.257      ; 2.123      ;
; -0.852 ; count[8]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.076     ; 1.771      ;
; -0.852 ; count[8]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.076     ; 1.771      ;
; -0.852 ; count[8]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.076     ; 1.771      ;
; -0.793 ; count[6]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.257      ; 2.045      ;
; -0.793 ; count[6]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.257      ; 2.045      ;
; -0.793 ; count[6]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.257      ; 2.045      ;
; -0.728 ; count[2]  ; temp_out ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.076     ; 1.647      ;
; -0.723 ; count[3]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.257      ; 1.975      ;
; -0.723 ; count[3]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.257      ; 1.975      ;
+--------+-----------+----------+---------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk50MHz'                                                                                               ;
+-------+------------------------+------------------------+---------------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+---------------------+-------------+--------------+------------+------------+
; 0.012 ; clk_div:U_CD|clk_hz    ; clk_div:U_CD|clk_hz    ; clk_div:U_CD|clk_hz ; clk50MHz    ; 0.000        ; 2.425      ; 2.823      ;
; 0.561 ; clk_div:U_CD|clk_hz    ; clk_div:U_CD|clk_hz    ; clk_div:U_CD|clk_hz ; clk50MHz    ; -0.500       ; 2.425      ; 2.872      ;
; 0.570 ; clk_div:U_CD|count[12] ; clk_div:U_CD|count[12] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[2]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 0.788      ;
; 0.571 ; clk_div:U_CD|count[10] ; clk_div:U_CD|count[10] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; clk_div:U_CD|count[4]  ; clk_div:U_CD|count[4]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[1]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 0.789      ;
; 0.572 ; clk_div:U_CD|count[11] ; clk_div:U_CD|count[11] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 0.790      ;
; 0.573 ; clk_div:U_CD|count[9]  ; clk_div:U_CD|count[9]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 0.791      ;
; 0.575 ; clk_div:U_CD|count[6]  ; clk_div:U_CD|count[6]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 0.793      ;
; 0.592 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[0]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 0.810      ;
; 0.845 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[2]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.063      ;
; 0.846 ; clk_div:U_CD|count[11] ; clk_div:U_CD|count[12] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.064      ;
; 0.847 ; clk_div:U_CD|count[9]  ; clk_div:U_CD|count[10] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.065      ;
; 0.859 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[1]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.077      ;
; 0.859 ; clk_div:U_CD|count[10] ; clk_div:U_CD|count[11] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.077      ;
; 0.860 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[4]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.078      ;
; 0.861 ; clk_div:U_CD|count[4]  ; clk_div:U_CD|count[6]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[2]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; clk_div:U_CD|count[10] ; clk_div:U_CD|count[12] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.079      ;
; 0.869 ; clk_div:U_CD|count[13] ; clk_div:U_CD|count[13] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.087      ;
; 0.939 ; clk_div:U_CD|count[14] ; clk_div:U_CD|count[14] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.157      ;
; 0.957 ; clk_div:U_CD|count[9]  ; clk_div:U_CD|count[11] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.175      ;
; 0.957 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[4]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.175      ;
; 0.959 ; clk_div:U_CD|count[9]  ; clk_div:U_CD|count[12] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.177      ;
; 0.969 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[7]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.187      ;
; 0.972 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[6]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.190      ;
; 0.973 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[4]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.191      ;
; 0.974 ; clk_div:U_CD|count[6]  ; clk_div:U_CD|count[9]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.192      ;
; 0.976 ; clk_div:U_CD|count[6]  ; clk_div:U_CD|count[10] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.194      ;
; 0.981 ; clk_div:U_CD|count[8]  ; clk_div:U_CD|count[9]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.199      ;
; 0.983 ; clk_div:U_CD|count[8]  ; clk_div:U_CD|count[10] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.201      ;
; 0.984 ; clk_div:U_CD|count[3]  ; clk_div:U_CD|count[4]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.202      ;
; 0.986 ; clk_div:U_CD|count[3]  ; clk_div:U_CD|count[7]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.204      ;
; 0.995 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[5]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.213      ;
; 0.995 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[14] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.213      ;
; 0.996 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[8]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.214      ;
; 0.998 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[3]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.216      ;
; 1.023 ; clk_div:U_CD|count[5]  ; clk_div:U_CD|count[6]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.241      ;
; 1.024 ; clk_div:U_CD|count[14] ; clk_div:U_CD|count[5]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.242      ;
; 1.025 ; clk_div:U_CD|count[14] ; clk_div:U_CD|count[8]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.243      ;
; 1.027 ; clk_div:U_CD|count[14] ; clk_div:U_CD|count[3]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.245      ;
; 1.063 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[7]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.281      ;
; 1.069 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[6]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.287      ;
; 1.083 ; clk_div:U_CD|count[4]  ; clk_div:U_CD|count[9]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.301      ;
; 1.085 ; clk_div:U_CD|count[4]  ; clk_div:U_CD|count[10] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.303      ;
; 1.085 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[6]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.303      ;
; 1.086 ; clk_div:U_CD|count[6]  ; clk_div:U_CD|count[11] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.304      ;
; 1.088 ; clk_div:U_CD|count[6]  ; clk_div:U_CD|count[12] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.306      ;
; 1.093 ; clk_div:U_CD|count[8]  ; clk_div:U_CD|count[11] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.311      ;
; 1.095 ; clk_div:U_CD|count[8]  ; clk_div:U_CD|count[12] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.313      ;
; 1.096 ; clk_div:U_CD|count[3]  ; clk_div:U_CD|count[6]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.314      ;
; 1.113 ; clk_div:U_CD|count[8]  ; clk_div:U_CD|count[8]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.331      ;
; 1.121 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[7]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.339      ;
; 1.125 ; clk_div:U_CD|count[12] ; clk_div:U_CD|count[14] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.343      ;
; 1.126 ; clk_div:U_CD|count[12] ; clk_div:U_CD|count[5]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.344      ;
; 1.128 ; clk_div:U_CD|count[7]  ; clk_div:U_CD|count[9]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.346      ;
; 1.129 ; clk_div:U_CD|count[3]  ; clk_div:U_CD|count[3]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.347      ;
; 1.130 ; clk_div:U_CD|count[7]  ; clk_div:U_CD|count[10] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.348      ;
; 1.130 ; clk_div:U_CD|count[12] ; clk_div:U_CD|count[8]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.348      ;
; 1.130 ; clk_div:U_CD|count[12] ; clk_div:U_CD|count[3]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.348      ;
; 1.135 ; clk_div:U_CD|count[5]  ; clk_div:U_CD|count[7]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.353      ;
; 1.150 ; clk_div:U_CD|count[14] ; clk_div:U_CD|count[7]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.368      ;
; 1.153 ; clk_div:U_CD|count[12] ; clk_div:U_CD|count[13] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.371      ;
; 1.154 ; clk_div:U_CD|count[11] ; clk_div:U_CD|count[5]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.372      ;
; 1.158 ; clk_div:U_CD|count[11] ; clk_div:U_CD|count[8]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.376      ;
; 1.159 ; clk_div:U_CD|count[11] ; clk_div:U_CD|count[3]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.377      ;
; 1.187 ; clk_div:U_CD|count[13] ; clk_div:U_CD|count[5]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.405      ;
; 1.187 ; clk_div:U_CD|count[13] ; clk_div:U_CD|count[14] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.405      ;
; 1.188 ; clk_div:U_CD|count[13] ; clk_div:U_CD|count[8]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.406      ;
; 1.190 ; clk_div:U_CD|count[6]  ; clk_div:U_CD|count[7]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.408      ;
; 1.190 ; clk_div:U_CD|count[13] ; clk_div:U_CD|count[3]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.408      ;
; 1.190 ; clk_div:U_CD|count[5]  ; clk_div:U_CD|count[5]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.408      ;
; 1.194 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[9]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.412      ;
; 1.195 ; clk_div:U_CD|count[4]  ; clk_div:U_CD|count[11] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.413      ;
; 1.196 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[10] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.414      ;
; 1.197 ; clk_div:U_CD|count[4]  ; clk_div:U_CD|count[12] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.415      ;
; 1.198 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[14] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.416      ;
; 1.213 ; clk_div:U_CD|count[3]  ; clk_div:U_CD|count[13] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.431      ;
; 1.217 ; clk_div:U_CD|count[3]  ; clk_div:U_CD|count[14] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.435      ;
; 1.225 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[13] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.443      ;
; 1.240 ; clk_div:U_CD|count[7]  ; clk_div:U_CD|count[11] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.458      ;
; 1.242 ; clk_div:U_CD|count[7]  ; clk_div:U_CD|count[12] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.460      ;
; 1.245 ; clk_div:U_CD|count[5]  ; clk_div:U_CD|count[9]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.463      ;
; 1.247 ; clk_div:U_CD|count[5]  ; clk_div:U_CD|count[10] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.465      ;
; 1.251 ; clk_div:U_CD|count[11] ; clk_div:U_CD|count[13] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.469      ;
; 1.256 ; clk_div:U_CD|count[11] ; clk_div:U_CD|count[14] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.474      ;
; 1.257 ; clk_div:U_CD|count[7]  ; clk_div:U_CD|count[7]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.475      ;
; 1.259 ; clk_div:U_CD|count[11] ; clk_div:U_CD|count[7]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.477      ;
; 1.264 ; clk_div:U_CD|count[12] ; clk_div:U_CD|count[7]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.482      ;
; 1.266 ; clk_div:U_CD|count[10] ; clk_div:U_CD|count[13] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.484      ;
; 1.272 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[3]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.490      ;
; 1.284 ; clk_div:U_CD|count[6]  ; clk_div:U_CD|count[8]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.502      ;
; 1.291 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[9]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.509      ;
; 1.292 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[14] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.510      ;
; 1.293 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[10] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.511      ;
; 1.296 ; clk_div:U_CD|count[4]  ; clk_div:U_CD|count[5]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.514      ;
; 1.306 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[11] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.524      ;
; 1.307 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[9]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.525      ;
; 1.308 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[12] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.061      ; 1.526      ;
+-------+------------------------+------------------------+---------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_div:U_CD|clk_hz'                                                                 ;
+-------+-----------+----------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+---------------------+---------------------+--------------+------------+------------+
; 0.498 ; count[7]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.396      ; 1.051      ;
; 0.498 ; count[6]  ; temp_out ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.396      ; 1.051      ;
; 0.499 ; count[1]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.396      ; 1.052      ;
; 0.510 ; count[9]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.076      ; 0.743      ;
; 0.516 ; count[0]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.396      ; 1.069      ;
; 0.517 ; count[6]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.396      ; 1.070      ;
; 0.544 ; count[2]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.076      ; 0.777      ;
; 0.547 ; count[8]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.076      ; 0.780      ;
; 0.556 ; count[7]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.063      ; 0.776      ;
; 0.557 ; count[1]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.063      ; 0.777      ;
; 0.560 ; count[3]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.063      ; 0.780      ;
; 0.561 ; count[6]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.063      ; 0.781      ;
; 0.562 ; count[4]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.063      ; 0.782      ;
; 0.571 ; count[5]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.063      ; 0.791      ;
; 0.580 ; count[0]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.063      ; 0.800      ;
; 0.608 ; count[7]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.396      ; 1.161      ;
; 0.624 ; count[5]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.396      ; 1.177      ;
; 0.627 ; count[6]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.396      ; 1.180      ;
; 0.630 ; count[4]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.396      ; 1.183      ;
; 0.672 ; count[4]  ; temp_out ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.396      ; 1.225      ;
; 0.698 ; count[7]  ; temp_out ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.396      ; 1.251      ;
; 0.725 ; count[3]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.396      ; 1.278      ;
; 0.734 ; count[5]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.396      ; 1.287      ;
; 0.740 ; count[4]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.396      ; 1.293      ;
; 0.752 ; count[5]  ; temp_out ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.396      ; 1.305      ;
; 0.834 ; count[3]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.063      ; 1.054      ;
; 0.834 ; count[8]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.076      ; 1.067      ;
; 0.835 ; count[1]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.396      ; 1.388      ;
; 0.835 ; count[3]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.396      ; 1.388      ;
; 0.845 ; count[5]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.063      ; 1.065      ;
; 0.847 ; count[0]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.063      ; 1.067      ;
; 0.848 ; count[6]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.063      ; 1.068      ;
; 0.849 ; count[4]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.063      ; 1.069      ;
; 0.851 ; count[4]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.063      ; 1.071      ;
; 0.852 ; count[0]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.396      ; 1.405      ;
; 0.942 ; count[1]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.063      ; 1.162      ;
; 0.944 ; count[1]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.063      ; 1.164      ;
; 0.944 ; count[3]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.063      ; 1.164      ;
; 0.945 ; count[1]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.396      ; 1.498      ;
; 0.946 ; count[3]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.063      ; 1.166      ;
; 0.955 ; count[5]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.063      ; 1.175      ;
; 0.959 ; count[0]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.063      ; 1.179      ;
; 0.961 ; count[0]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.063      ; 1.181      ;
; 0.961 ; count[4]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.063      ; 1.181      ;
; 0.962 ; count[0]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.396      ; 1.515      ;
; 1.054 ; count[1]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.063      ; 1.274      ;
; 1.056 ; count[1]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.063      ; 1.276      ;
; 1.056 ; count[3]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.063      ; 1.276      ;
; 1.058 ; count[2]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.076      ; 1.291      ;
; 1.065 ; count[3]  ; temp_out ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.396      ; 1.618      ;
; 1.068 ; count[8]  ; temp_out ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.076      ; 1.301      ;
; 1.071 ; count[0]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.063      ; 1.291      ;
; 1.073 ; count[0]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.063      ; 1.293      ;
; 1.165 ; count[2]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.257     ; 1.065      ;
; 1.166 ; count[1]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.063      ; 1.386      ;
; 1.167 ; count[2]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.257     ; 1.067      ;
; 1.168 ; count[2]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.076      ; 1.401      ;
; 1.183 ; count[0]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.063      ; 1.403      ;
; 1.186 ; count[9]  ; temp_out ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.076      ; 1.419      ;
; 1.208 ; count[1]  ; temp_out ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.396      ; 1.761      ;
; 1.208 ; count[0]  ; temp_out ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.396      ; 1.761      ;
; 1.233 ; count[3]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.396      ; 1.786      ;
; 1.277 ; count[2]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.257     ; 1.177      ;
; 1.279 ; count[2]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.257     ; 1.179      ;
; 1.289 ; count[6]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.396      ; 1.842      ;
; 1.299 ; count[2]  ; temp_out ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.076      ; 1.532      ;
; 1.360 ; count[8]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.076      ; 1.593      ;
; 1.389 ; count[2]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.257     ; 1.289      ;
; 1.478 ; count[9]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.076      ; 1.711      ;
; 1.478 ; count[9]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.076      ; 1.711      ;
; 1.489 ; count[7]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.396      ; 2.042      ;
; 1.518 ; count[4]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.396      ; 2.071      ;
; 1.543 ; count[5]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.396      ; 2.096      ;
; 1.566 ; count[3]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.063      ; 1.786      ;
; 1.566 ; count[3]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.063      ; 1.786      ;
; 1.622 ; count[6]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.063      ; 1.842      ;
; 1.622 ; count[6]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.063      ; 1.842      ;
; 1.622 ; count[6]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.063      ; 1.842      ;
; 1.622 ; count[6]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.063      ; 1.842      ;
; 1.622 ; count[6]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.063      ; 1.842      ;
; 1.693 ; count[8]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.257     ; 1.593      ;
; 1.693 ; count[8]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.257     ; 1.593      ;
; 1.693 ; count[8]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.257     ; 1.593      ;
; 1.693 ; count[8]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.257     ; 1.593      ;
; 1.693 ; count[8]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.257     ; 1.593      ;
; 1.693 ; count[8]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.257     ; 1.593      ;
; 1.693 ; count[8]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.257     ; 1.593      ;
; 1.735 ; count[1]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.063      ; 1.955      ;
; 1.811 ; count[9]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.257     ; 1.711      ;
; 1.811 ; count[9]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.257     ; 1.711      ;
; 1.811 ; count[9]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.257     ; 1.711      ;
; 1.811 ; count[9]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.257     ; 1.711      ;
; 1.811 ; count[9]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.257     ; 1.711      ;
; 1.811 ; count[9]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.257     ; 1.711      ;
; 1.811 ; count[9]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.257     ; 1.711      ;
; 1.822 ; count[7]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.063      ; 2.042      ;
; 1.822 ; count[7]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.063      ; 2.042      ;
; 1.822 ; count[7]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.063      ; 2.042      ;
; 1.822 ; count[7]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.063      ; 2.042      ;
; 1.822 ; count[7]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.063      ; 2.042      ;
+-------+-----------+----------+---------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk50MHz'                                                              ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk50MHz ; Rise       ; clk50MHz                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_div:U_CD|clk_hz            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_div:U_CD|count[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_div:U_CD|count[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_div:U_CD|count[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_div:U_CD|count[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_div:U_CD|count[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_div:U_CD|count[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_div:U_CD|count[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_div:U_CD|count[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_div:U_CD|count[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_div:U_CD|count[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_div:U_CD|count[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_div:U_CD|count[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_div:U_CD|count[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_div:U_CD|count[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_div:U_CD|count[9]          ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_div:U_CD|count[0]          ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_div:U_CD|count[10]         ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_div:U_CD|count[11]         ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_div:U_CD|count[12]         ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_div:U_CD|count[13]         ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_div:U_CD|count[14]         ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_div:U_CD|count[1]          ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_div:U_CD|count[2]          ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_div:U_CD|count[3]          ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_div:U_CD|count[4]          ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_div:U_CD|count[5]          ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_div:U_CD|count[6]          ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_div:U_CD|count[7]          ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_div:U_CD|count[8]          ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_div:U_CD|count[9]          ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_div:U_CD|clk_hz            ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk50MHz~input|o               ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CD|clk_hz|clk                ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CD|count[0]|clk              ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CD|count[10]|clk             ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CD|count[11]|clk             ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CD|count[12]|clk             ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CD|count[13]|clk             ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CD|count[14]|clk             ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CD|count[1]|clk              ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CD|count[2]|clk              ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CD|count[3]|clk              ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CD|count[4]|clk              ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CD|count[5]|clk              ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CD|count[6]|clk              ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CD|count[7]|clk              ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CD|count[8]|clk              ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CD|count[9]|clk              ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk50MHz~inputclkctrl|inclk[0] ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk50MHz~inputclkctrl|outclk   ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_div:U_CD|clk_hz            ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_div:U_CD|count[0]          ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_div:U_CD|count[10]         ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_div:U_CD|count[11]         ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_div:U_CD|count[12]         ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_div:U_CD|count[13]         ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_div:U_CD|count[14]         ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_div:U_CD|count[1]          ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_div:U_CD|count[2]          ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_div:U_CD|count[3]          ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_div:U_CD|count[4]          ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_div:U_CD|count[5]          ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_div:U_CD|count[6]          ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_div:U_CD|count[7]          ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_div:U_CD|count[8]          ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_div:U_CD|count[9]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; clk50MHz~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk50MHz~input|i               ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; clk50MHz~inputclkctrl|inclk[0] ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; clk50MHz~inputclkctrl|outclk   ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CD|clk_hz|clk                ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CD|count[0]|clk              ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CD|count[10]|clk             ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CD|count[11]|clk             ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CD|count[12]|clk             ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CD|count[13]|clk             ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CD|count[14]|clk             ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CD|count[1]|clk              ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CD|count[2]|clk              ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CD|count[3]|clk              ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CD|count[4]|clk              ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CD|count[5]|clk              ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CD|count[6]|clk              ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CD|count[7]|clk              ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CD|count[8]|clk              ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CD|count[9]|clk              ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; clk50MHz~input|o               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div:U_CD|clk_hz'                                                            ;
+--------+--------------+----------------+------------------+---------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+---------------------+------------+------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:U_CD|clk_hz ; Rise       ; count[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:U_CD|clk_hz ; Rise       ; count[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:U_CD|clk_hz ; Rise       ; count[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:U_CD|clk_hz ; Rise       ; count[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:U_CD|clk_hz ; Rise       ; count[4]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:U_CD|clk_hz ; Rise       ; count[5]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:U_CD|clk_hz ; Rise       ; count[6]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:U_CD|clk_hz ; Rise       ; count[7]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:U_CD|clk_hz ; Rise       ; count[8]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:U_CD|clk_hz ; Rise       ; count[9]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:U_CD|clk_hz ; Rise       ; temp_out                     ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[0]                     ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[1]                     ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[3]                     ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[4]                     ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[5]                     ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[6]                     ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[7]                     ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[2]                     ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[8]                     ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[9]                     ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; temp_out                     ;
; 0.313  ; 0.529        ; 0.216          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[2]                     ;
; 0.313  ; 0.529        ; 0.216          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[8]                     ;
; 0.313  ; 0.529        ; 0.216          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[9]                     ;
; 0.313  ; 0.529        ; 0.216          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; temp_out                     ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[0]                     ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[1]                     ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[3]                     ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[4]                     ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[5]                     ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[6]                     ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[7]                     ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[0]|clk                 ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[1]|clk                 ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[3]|clk                 ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[4]|clk                 ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[5]|clk                 ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[6]|clk                 ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[7]|clk                 ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[2]|clk                 ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[8]|clk                 ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[9]|clk                 ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; temp_out|clk                 ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; U_CD|clk_hz~clkctrl|inclk[0] ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; U_CD|clk_hz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; U_CD|clk_hz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; U_CD|clk_hz|q                ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; U_CD|clk_hz~clkctrl|inclk[0] ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; U_CD|clk_hz~clkctrl|outclk   ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[2]|clk                 ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[8]|clk                 ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[9]|clk                 ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; temp_out|clk                 ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[0]|clk                 ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[1]|clk                 ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[3]|clk                 ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[4]|clk                 ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[5]|clk                 ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[6]|clk                 ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[7]|clk                 ;
+--------+--------------+----------------+------------------+---------------------+------------+------------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; button_n  ; clk_div:U_CD|clk_hz ; 2.383 ; 2.844 ; Rise       ; clk_div:U_CD|clk_hz ;
+-----------+---------------------+-------+-------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; button_n  ; clk_div:U_CD|clk_hz ; -0.775 ; -1.171 ; Rise       ; clk_div:U_CD|clk_hz ;
+-----------+---------------------+--------+--------+------------+---------------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; clk_out   ; clk_div:U_CD|clk_hz ; 5.436 ; 5.412 ; Rise       ; clk_div:U_CD|clk_hz ;
+-----------+---------------------+-------+-------+------------+---------------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; clk_out   ; clk_div:U_CD|clk_hz ; 5.292 ; 5.266 ; Rise       ; clk_div:U_CD|clk_hz ;
+-----------+---------------------+-------+-------+------------+---------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                  ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name          ; Note                                                          ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
; 356.38 MHz ; 250.0 MHz       ; clk50MHz            ; limit due to minimum period restriction (max I/O toggle rate) ;
; 471.7 MHz  ; 471.7 MHz       ; clk_div:U_CD|clk_hz ;                                                               ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------+
; Slow 1200mV 0C Model Setup Summary           ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clk50MHz            ; -1.806 ; -13.826       ;
; clk_div:U_CD|clk_hz ; -1.120 ; -10.889       ;
+---------------------+--------+---------------+


+---------------------------------------------+
; Slow 1200mV 0C Model Hold Summary           ;
+---------------------+-------+---------------+
; Clock               ; Slack ; End Point TNS ;
+---------------------+-------+---------------+
; clk50MHz            ; 0.002 ; 0.000         ;
; clk_div:U_CD|clk_hz ; 0.449 ; 0.000         ;
+---------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------------+--------+-------------------+
; Clock               ; Slack  ; End Point TNS     ;
+---------------------+--------+-------------------+
; clk50MHz            ; -3.000 ; -19.000           ;
; clk_div:U_CD|clk_hz ; -1.000 ; -11.000           ;
+---------------------+--------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk50MHz'                                                                                         ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -1.806 ; clk_div:U_CD|count[4]  ; clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.746      ;
; -1.752 ; clk_div:U_CD|count[9]  ; clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.692      ;
; -1.736 ; clk_div:U_CD|count[8]  ; clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.676      ;
; -1.722 ; clk_div:U_CD|count[10] ; clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.662      ;
; -1.657 ; clk_div:U_CD|count[7]  ; clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.597      ;
; -1.602 ; clk_div:U_CD|count[13] ; clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.542      ;
; -1.561 ; clk_div:U_CD|count[5]  ; clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.501      ;
; -1.542 ; clk_div:U_CD|count[6]  ; clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.482      ;
; -1.487 ; clk_div:U_CD|count[11] ; clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.427      ;
; -1.467 ; clk_div:U_CD|count[14] ; clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.407      ;
; -1.467 ; clk_div:U_CD|count[12] ; clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.407      ;
; -1.453 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.393      ;
; -1.425 ; clk_div:U_CD|count[3]  ; clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.365      ;
; -1.411 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.351      ;
; -1.394 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.334      ;
; -1.385 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.325      ;
; -1.365 ; clk_div:U_CD|count[3]  ; clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.305      ;
; -1.351 ; clk_div:U_CD|count[5]  ; clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.291      ;
; -1.340 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.280      ;
; -1.248 ; clk_div:U_CD|count[7]  ; clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.188      ;
; -1.245 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.185      ;
; -1.187 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.127      ;
; -1.182 ; clk_div:U_CD|count[3]  ; clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.122      ;
; -1.168 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.108      ;
; -1.148 ; clk_div:U_CD|count[4]  ; clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.088      ;
; -1.127 ; clk_div:U_CD|count[3]  ; clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.067      ;
; -1.122 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.062      ;
; -1.121 ; clk_div:U_CD|count[3]  ; clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.061      ;
; -1.113 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.053      ;
; -1.108 ; clk_div:U_CD|count[5]  ; clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.048      ;
; -1.107 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.047      ;
; -1.085 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 2.025      ;
; -1.053 ; clk_div:U_CD|count[5]  ; clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.993      ;
; -1.052 ; clk_div:U_CD|count[8]  ; clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.992      ;
; -1.047 ; clk_div:U_CD|count[5]  ; clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.987      ;
; -1.043 ; clk_div:U_CD|count[6]  ; clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.983      ;
; -1.042 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.982      ;
; -1.026 ; clk_div:U_CD|count[4]  ; clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.966      ;
; -1.025 ; clk_div:U_CD|count[4]  ; clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.965      ;
; -1.024 ; clk_div:U_CD|count[4]  ; clk_div:U_CD|count[3]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.964      ;
; -1.020 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.960      ;
; -1.014 ; clk_div:U_CD|count[9]  ; clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.954      ;
; -1.005 ; clk_div:U_CD|count[7]  ; clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.945      ;
; -0.986 ; clk_div:U_CD|count[4]  ; clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.926      ;
; -0.950 ; clk_div:U_CD|count[7]  ; clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.890      ;
; -0.947 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.887      ;
; -0.931 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.871      ;
; -0.921 ; clk_div:U_CD|count[3]  ; clk_div:U_CD|count[12] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.861      ;
; -0.921 ; clk_div:U_CD|count[4]  ; clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.861      ;
; -0.912 ; clk_div:U_CD|count[11] ; clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.852      ;
; -0.910 ; clk_div:U_CD|count[8]  ; clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.850      ;
; -0.910 ; clk_div:U_CD|count[3]  ; clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.850      ;
; -0.907 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[12] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.847      ;
; -0.896 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.836      ;
; -0.890 ; clk_div:U_CD|count[6]  ; clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.830      ;
; -0.858 ; clk_div:U_CD|count[7]  ; clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.798      ;
; -0.856 ; clk_div:U_CD|count[7]  ; clk_div:U_CD|count[3]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.796      ;
; -0.847 ; clk_div:U_CD|count[5]  ; clk_div:U_CD|count[12] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.787      ;
; -0.846 ; clk_div:U_CD|count[10] ; clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.786      ;
; -0.837 ; clk_div:U_CD|count[13] ; clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.777      ;
; -0.836 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[12] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.776      ;
; -0.829 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.769      ;
; -0.825 ; clk_div:U_CD|count[6]  ; clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.765      ;
; -0.821 ; clk_div:U_CD|count[3]  ; clk_div:U_CD|count[10] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.761      ;
; -0.817 ; clk_div:U_CD|count[13] ; clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.757      ;
; -0.811 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[3]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.751      ;
; -0.807 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[10] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.747      ;
; -0.806 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[11] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.746      ;
; -0.803 ; clk_div:U_CD|count[3]  ; clk_div:U_CD|count[11] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.743      ;
; -0.789 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[11] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.729      ;
; -0.773 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[3]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.713      ;
; -0.771 ; clk_div:U_CD|count[9]  ; clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.711      ;
; -0.762 ; clk_div:U_CD|count[6]  ; clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.702      ;
; -0.762 ; clk_div:U_CD|count[5]  ; clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.702      ;
; -0.761 ; clk_div:U_CD|count[6]  ; clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.701      ;
; -0.760 ; clk_div:U_CD|count[6]  ; clk_div:U_CD|count[3]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.700      ;
; -0.760 ; clk_div:U_CD|count[5]  ; clk_div:U_CD|count[3]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.700      ;
; -0.758 ; clk_div:U_CD|count[10] ; clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.698      ;
; -0.748 ; clk_div:U_CD|count[12] ; clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.688      ;
; -0.747 ; clk_div:U_CD|count[5]  ; clk_div:U_CD|count[10] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.687      ;
; -0.746 ; clk_div:U_CD|count[12] ; clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.686      ;
; -0.744 ; clk_div:U_CD|count[7]  ; clk_div:U_CD|count[12] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.684      ;
; -0.741 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[12] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.681      ;
; -0.736 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[10] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.676      ;
; -0.731 ; clk_div:U_CD|count[10] ; clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.671      ;
; -0.729 ; clk_div:U_CD|count[5]  ; clk_div:U_CD|count[11] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.669      ;
; -0.725 ; clk_div:U_CD|count[9]  ; clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.665      ;
; -0.709 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[3]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.649      ;
; -0.706 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[9]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.646      ;
; -0.704 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[11] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.644      ;
; -0.703 ; clk_div:U_CD|count[3]  ; clk_div:U_CD|count[9]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.643      ;
; -0.702 ; clk_div:U_CD|count[14] ; clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.642      ;
; -0.702 ; clk_div:U_CD|count[8]  ; clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.642      ;
; -0.689 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[9]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.629      ;
; -0.669 ; clk_div:U_CD|count[11] ; clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.609      ;
; -0.644 ; clk_div:U_CD|count[4]  ; clk_div:U_CD|count[12] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.584      ;
; -0.644 ; clk_div:U_CD|count[7]  ; clk_div:U_CD|count[10] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.584      ;
; -0.641 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[10] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.581      ;
; -0.629 ; clk_div:U_CD|count[5]  ; clk_div:U_CD|count[9]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.569      ;
; -0.628 ; clk_div:U_CD|count[9]  ; clk_div:U_CD|count[3]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 1.568      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_div:U_CD|clk_hz'                                                                  ;
+--------+-----------+----------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+---------------------+---------------------+--------------+------------+------------+
; -1.120 ; count[5]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 2.060      ;
; -1.120 ; count[5]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 2.060      ;
; -1.120 ; count[5]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 2.060      ;
; -1.120 ; count[5]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 2.060      ;
; -1.120 ; count[5]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 2.060      ;
; -1.120 ; count[5]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 2.060      ;
; -1.120 ; count[5]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 2.060      ;
; -1.101 ; count[7]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 2.041      ;
; -1.101 ; count[7]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 2.041      ;
; -1.101 ; count[7]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 2.041      ;
; -1.101 ; count[7]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 2.041      ;
; -1.101 ; count[7]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 2.041      ;
; -1.101 ; count[7]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 2.041      ;
; -1.101 ; count[7]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 2.041      ;
; -1.100 ; count[4]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 2.040      ;
; -1.100 ; count[4]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 2.040      ;
; -1.100 ; count[4]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 2.040      ;
; -1.100 ; count[4]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 2.040      ;
; -1.100 ; count[4]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 2.040      ;
; -1.100 ; count[4]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 2.040      ;
; -1.100 ; count[4]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 2.040      ;
; -1.059 ; count[9]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.350     ; 1.704      ;
; -1.059 ; count[9]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.350     ; 1.704      ;
; -1.059 ; count[9]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.350     ; 1.704      ;
; -1.059 ; count[9]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.350     ; 1.704      ;
; -1.059 ; count[9]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.350     ; 1.704      ;
; -1.059 ; count[9]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.350     ; 1.704      ;
; -1.059 ; count[9]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.350     ; 1.704      ;
; -1.051 ; count[2]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.350     ; 1.696      ;
; -1.051 ; count[2]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.350     ; 1.696      ;
; -1.051 ; count[2]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.350     ; 1.696      ;
; -1.051 ; count[2]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.350     ; 1.696      ;
; -1.051 ; count[2]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.350     ; 1.696      ;
; -1.051 ; count[2]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.350     ; 1.696      ;
; -1.051 ; count[2]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.350     ; 1.696      ;
; -0.982 ; count[1]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 1.922      ;
; -0.982 ; count[1]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 1.922      ;
; -0.982 ; count[1]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 1.922      ;
; -0.982 ; count[1]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 1.922      ;
; -0.982 ; count[1]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 1.922      ;
; -0.982 ; count[1]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 1.922      ;
; -0.982 ; count[1]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 1.922      ;
; -0.976 ; count[0]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 1.916      ;
; -0.976 ; count[0]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 1.916      ;
; -0.976 ; count[0]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 1.916      ;
; -0.976 ; count[0]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 1.916      ;
; -0.976 ; count[0]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 1.916      ;
; -0.976 ; count[0]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 1.916      ;
; -0.976 ; count[0]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 1.916      ;
; -0.958 ; count[8]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.350     ; 1.603      ;
; -0.958 ; count[8]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.350     ; 1.603      ;
; -0.958 ; count[8]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.350     ; 1.603      ;
; -0.958 ; count[8]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.350     ; 1.603      ;
; -0.958 ; count[8]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.350     ; 1.603      ;
; -0.958 ; count[8]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.350     ; 1.603      ;
; -0.958 ; count[8]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.350     ; 1.603      ;
; -0.908 ; count[6]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 1.848      ;
; -0.908 ; count[6]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 1.848      ;
; -0.908 ; count[6]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 1.848      ;
; -0.908 ; count[6]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 1.848      ;
; -0.908 ; count[6]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 1.848      ;
; -0.908 ; count[6]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 1.848      ;
; -0.908 ; count[6]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 1.848      ;
; -0.848 ; count[3]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 1.788      ;
; -0.848 ; count[3]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 1.788      ;
; -0.848 ; count[3]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 1.788      ;
; -0.848 ; count[3]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 1.788      ;
; -0.848 ; count[3]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 1.788      ;
; -0.848 ; count[3]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 1.788      ;
; -0.848 ; count[3]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.055     ; 1.788      ;
; -0.836 ; count[5]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.229      ; 2.060      ;
; -0.836 ; count[5]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.229      ; 2.060      ;
; -0.836 ; count[5]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.229      ; 2.060      ;
; -0.817 ; count[7]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.229      ; 2.041      ;
; -0.817 ; count[7]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.229      ; 2.041      ;
; -0.817 ; count[7]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.229      ; 2.041      ;
; -0.816 ; count[4]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.229      ; 2.040      ;
; -0.816 ; count[4]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.229      ; 2.040      ;
; -0.816 ; count[4]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.229      ; 2.040      ;
; -0.775 ; count[9]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.066     ; 1.704      ;
; -0.775 ; count[9]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.066     ; 1.704      ;
; -0.775 ; count[9]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.066     ; 1.704      ;
; -0.767 ; count[2]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.066     ; 1.696      ;
; -0.767 ; count[2]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.066     ; 1.696      ;
; -0.767 ; count[2]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.066     ; 1.696      ;
; -0.698 ; count[1]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.229      ; 1.922      ;
; -0.698 ; count[1]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.229      ; 1.922      ;
; -0.698 ; count[1]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.229      ; 1.922      ;
; -0.692 ; count[0]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.229      ; 1.916      ;
; -0.692 ; count[0]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.229      ; 1.916      ;
; -0.692 ; count[0]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.229      ; 1.916      ;
; -0.674 ; count[8]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.066     ; 1.603      ;
; -0.674 ; count[8]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.066     ; 1.603      ;
; -0.674 ; count[8]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.066     ; 1.603      ;
; -0.624 ; count[6]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.229      ; 1.848      ;
; -0.624 ; count[6]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.229      ; 1.848      ;
; -0.624 ; count[6]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.229      ; 1.848      ;
; -0.564 ; count[3]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.229      ; 1.788      ;
; -0.564 ; count[3]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.229      ; 1.788      ;
; -0.564 ; count[3]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.229      ; 1.788      ;
+--------+-----------+----------+---------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk50MHz'                                                                                                ;
+-------+------------------------+------------------------+---------------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+---------------------+-------------+--------------+------------+------------+
; 0.002 ; clk_div:U_CD|clk_hz    ; clk_div:U_CD|clk_hz    ; clk_div:U_CD|clk_hz ; clk50MHz    ; 0.000        ; 2.234      ; 2.590      ;
; 0.472 ; clk_div:U_CD|clk_hz    ; clk_div:U_CD|clk_hz    ; clk_div:U_CD|clk_hz ; clk50MHz    ; -0.500       ; 2.234      ; 2.560      ;
; 0.511 ; clk_div:U_CD|count[12] ; clk_div:U_CD|count[12] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[2]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; clk_div:U_CD|count[10] ; clk_div:U_CD|count[10] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; clk_div:U_CD|count[4]  ; clk_div:U_CD|count[4]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[1]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 0.712      ;
; 0.514 ; clk_div:U_CD|count[11] ; clk_div:U_CD|count[11] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; clk_div:U_CD|count[9]  ; clk_div:U_CD|count[9]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 0.713      ;
; 0.516 ; clk_div:U_CD|count[6]  ; clk_div:U_CD|count[6]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 0.715      ;
; 0.530 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[0]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 0.729      ;
; 0.758 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[2]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 0.957      ;
; 0.759 ; clk_div:U_CD|count[11] ; clk_div:U_CD|count[12] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 0.958      ;
; 0.759 ; clk_div:U_CD|count[9]  ; clk_div:U_CD|count[10] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 0.958      ;
; 0.761 ; clk_div:U_CD|count[10] ; clk_div:U_CD|count[11] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 0.960      ;
; 0.763 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[1]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 0.962      ;
; 0.767 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[4]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 0.966      ;
; 0.768 ; clk_div:U_CD|count[4]  ; clk_div:U_CD|count[6]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 0.967      ;
; 0.768 ; clk_div:U_CD|count[10] ; clk_div:U_CD|count[12] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 0.967      ;
; 0.770 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[2]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 0.969      ;
; 0.786 ; clk_div:U_CD|count[13] ; clk_div:U_CD|count[13] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 0.985      ;
; 0.848 ; clk_div:U_CD|count[9]  ; clk_div:U_CD|count[11] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.047      ;
; 0.851 ; clk_div:U_CD|count[14] ; clk_div:U_CD|count[14] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.050      ;
; 0.854 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[4]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.053      ;
; 0.855 ; clk_div:U_CD|count[9]  ; clk_div:U_CD|count[12] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.054      ;
; 0.861 ; clk_div:U_CD|count[6]  ; clk_div:U_CD|count[9]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.060      ;
; 0.863 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[6]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.062      ;
; 0.866 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[4]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.065      ;
; 0.868 ; clk_div:U_CD|count[6]  ; clk_div:U_CD|count[10] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.067      ;
; 0.878 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[7]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.077      ;
; 0.881 ; clk_div:U_CD|count[8]  ; clk_div:U_CD|count[9]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.080      ;
; 0.884 ; clk_div:U_CD|count[3]  ; clk_div:U_CD|count[7]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.083      ;
; 0.888 ; clk_div:U_CD|count[8]  ; clk_div:U_CD|count[10] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.087      ;
; 0.894 ; clk_div:U_CD|count[3]  ; clk_div:U_CD|count[4]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.093      ;
; 0.898 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[5]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.097      ;
; 0.898 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[14] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.097      ;
; 0.899 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[8]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.098      ;
; 0.900 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[3]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.099      ;
; 0.914 ; clk_div:U_CD|count[14] ; clk_div:U_CD|count[5]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.113      ;
; 0.915 ; clk_div:U_CD|count[14] ; clk_div:U_CD|count[8]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.114      ;
; 0.916 ; clk_div:U_CD|count[14] ; clk_div:U_CD|count[3]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.115      ;
; 0.929 ; clk_div:U_CD|count[5]  ; clk_div:U_CD|count[6]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.128      ;
; 0.950 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[6]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.149      ;
; 0.953 ; clk_div:U_CD|count[4]  ; clk_div:U_CD|count[9]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.152      ;
; 0.957 ; clk_div:U_CD|count[6]  ; clk_div:U_CD|count[11] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.156      ;
; 0.960 ; clk_div:U_CD|count[4]  ; clk_div:U_CD|count[10] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.159      ;
; 0.962 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[6]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.161      ;
; 0.964 ; clk_div:U_CD|count[6]  ; clk_div:U_CD|count[12] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.163      ;
; 0.968 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[7]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.167      ;
; 0.977 ; clk_div:U_CD|count[8]  ; clk_div:U_CD|count[11] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.176      ;
; 0.984 ; clk_div:U_CD|count[8]  ; clk_div:U_CD|count[12] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.183      ;
; 0.990 ; clk_div:U_CD|count[3]  ; clk_div:U_CD|count[6]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.189      ;
; 1.002 ; clk_div:U_CD|count[7]  ; clk_div:U_CD|count[9]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.201      ;
; 1.006 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[7]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.205      ;
; 1.020 ; clk_div:U_CD|count[12] ; clk_div:U_CD|count[5]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.219      ;
; 1.020 ; clk_div:U_CD|count[12] ; clk_div:U_CD|count[14] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.219      ;
; 1.021 ; clk_div:U_CD|count[12] ; clk_div:U_CD|count[8]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.220      ;
; 1.022 ; clk_div:U_CD|count[7]  ; clk_div:U_CD|count[10] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.221      ;
; 1.022 ; clk_div:U_CD|count[12] ; clk_div:U_CD|count[3]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.221      ;
; 1.022 ; clk_div:U_CD|count[8]  ; clk_div:U_CD|count[8]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.221      ;
; 1.022 ; clk_div:U_CD|count[14] ; clk_div:U_CD|count[7]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.221      ;
; 1.024 ; clk_div:U_CD|count[5]  ; clk_div:U_CD|count[7]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.223      ;
; 1.028 ; clk_div:U_CD|count[12] ; clk_div:U_CD|count[13] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.227      ;
; 1.036 ; clk_div:U_CD|count[3]  ; clk_div:U_CD|count[3]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.235      ;
; 1.042 ; clk_div:U_CD|count[11] ; clk_div:U_CD|count[5]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.241      ;
; 1.046 ; clk_div:U_CD|count[11] ; clk_div:U_CD|count[8]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.245      ;
; 1.047 ; clk_div:U_CD|count[11] ; clk_div:U_CD|count[3]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.246      ;
; 1.048 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[9]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.247      ;
; 1.049 ; clk_div:U_CD|count[4]  ; clk_div:U_CD|count[11] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.248      ;
; 1.055 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[10] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.254      ;
; 1.056 ; clk_div:U_CD|count[4]  ; clk_div:U_CD|count[12] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.255      ;
; 1.071 ; clk_div:U_CD|count[13] ; clk_div:U_CD|count[5]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.270      ;
; 1.071 ; clk_div:U_CD|count[13] ; clk_div:U_CD|count[14] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.270      ;
; 1.072 ; clk_div:U_CD|count[13] ; clk_div:U_CD|count[8]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.271      ;
; 1.073 ; clk_div:U_CD|count[13] ; clk_div:U_CD|count[3]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.272      ;
; 1.077 ; clk_div:U_CD|count[6]  ; clk_div:U_CD|count[7]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.276      ;
; 1.081 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[14] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.280      ;
; 1.085 ; clk_div:U_CD|count[3]  ; clk_div:U_CD|count[13] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.284      ;
; 1.087 ; clk_div:U_CD|count[3]  ; clk_div:U_CD|count[14] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.286      ;
; 1.093 ; clk_div:U_CD|count[5]  ; clk_div:U_CD|count[5]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.292      ;
; 1.098 ; clk_div:U_CD|count[7]  ; clk_div:U_CD|count[11] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.297      ;
; 1.100 ; clk_div:U_CD|count[5]  ; clk_div:U_CD|count[9]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.299      ;
; 1.116 ; clk_div:U_CD|count[11] ; clk_div:U_CD|count[13] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.315      ;
; 1.118 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[13] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.317      ;
; 1.118 ; clk_div:U_CD|count[7]  ; clk_div:U_CD|count[12] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.317      ;
; 1.121 ; clk_div:U_CD|count[5]  ; clk_div:U_CD|count[10] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.320      ;
; 1.125 ; clk_div:U_CD|count[10] ; clk_div:U_CD|count[13] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.324      ;
; 1.128 ; clk_div:U_CD|count[12] ; clk_div:U_CD|count[7]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.327      ;
; 1.129 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[3]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.328      ;
; 1.131 ; clk_div:U_CD|count[11] ; clk_div:U_CD|count[14] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.330      ;
; 1.134 ; clk_div:U_CD|count[11] ; clk_div:U_CD|count[7]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.333      ;
; 1.134 ; clk_div:U_CD|count[7]  ; clk_div:U_CD|count[7]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.333      ;
; 1.135 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[9]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.334      ;
; 1.142 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[10] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.341      ;
; 1.144 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[11] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.343      ;
; 1.147 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[9]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.346      ;
; 1.151 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[12] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.350      ;
; 1.153 ; clk_div:U_CD|count[4]  ; clk_div:U_CD|count[5]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.352      ;
; 1.154 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[10] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.353      ;
; 1.162 ; clk_div:U_CD|count[6]  ; clk_div:U_CD|count[8]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.055      ; 1.361      ;
+-------+------------------------+------------------------+---------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_div:U_CD|clk_hz'                                                                  ;
+-------+-----------+----------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+---------------------+---------------------+--------------+------------+------------+
; 0.449 ; count[6]  ; temp_out ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.350      ; 0.943      ;
; 0.450 ; count[7]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.350      ; 0.944      ;
; 0.450 ; count[1]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.350      ; 0.944      ;
; 0.465 ; count[0]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.350      ; 0.959      ;
; 0.467 ; count[6]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.350      ; 0.961      ;
; 0.471 ; count[9]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.066      ; 0.681      ;
; 0.491 ; count[2]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.066      ; 0.701      ;
; 0.494 ; count[8]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.066      ; 0.704      ;
; 0.501 ; count[1]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; count[7]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.055      ; 0.700      ;
; 0.504 ; count[3]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.055      ; 0.703      ;
; 0.505 ; count[4]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.055      ; 0.704      ;
; 0.506 ; count[6]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.055      ; 0.705      ;
; 0.515 ; count[5]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.055      ; 0.714      ;
; 0.520 ; count[0]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.055      ; 0.719      ;
; 0.539 ; count[7]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.350      ; 1.033      ;
; 0.556 ; count[6]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.350      ; 1.050      ;
; 0.561 ; count[5]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.350      ; 1.055      ;
; 0.562 ; count[4]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.350      ; 1.056      ;
; 0.619 ; count[4]  ; temp_out ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.350      ; 1.113      ;
; 0.631 ; count[7]  ; temp_out ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.350      ; 1.125      ;
; 0.646 ; count[3]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.350      ; 1.140      ;
; 0.650 ; count[5]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.350      ; 1.144      ;
; 0.651 ; count[4]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.350      ; 1.145      ;
; 0.689 ; count[5]  ; temp_out ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.350      ; 1.183      ;
; 0.735 ; count[3]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.350      ; 1.229      ;
; 0.738 ; count[1]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.350      ; 1.232      ;
; 0.743 ; count[8]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.066      ; 0.953      ;
; 0.749 ; count[3]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.055      ; 0.948      ;
; 0.753 ; count[0]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.055      ; 0.952      ;
; 0.753 ; count[0]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.350      ; 1.247      ;
; 0.754 ; count[4]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.055      ; 0.953      ;
; 0.755 ; count[6]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.055      ; 0.954      ;
; 0.760 ; count[5]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.055      ; 0.959      ;
; 0.761 ; count[4]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.055      ; 0.960      ;
; 0.827 ; count[1]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.350      ; 1.321      ;
; 0.834 ; count[1]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.055      ; 1.033      ;
; 0.838 ; count[3]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.055      ; 1.037      ;
; 0.841 ; count[1]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.055      ; 1.040      ;
; 0.842 ; count[0]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.350      ; 1.336      ;
; 0.845 ; count[3]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.055      ; 1.044      ;
; 0.849 ; count[5]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.055      ; 1.048      ;
; 0.849 ; count[0]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.055      ; 1.048      ;
; 0.850 ; count[4]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.055      ; 1.049      ;
; 0.856 ; count[0]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.055      ; 1.055      ;
; 0.930 ; count[1]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.055      ; 1.129      ;
; 0.934 ; count[3]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.055      ; 1.133      ;
; 0.937 ; count[1]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.055      ; 1.136      ;
; 0.939 ; count[2]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.066      ; 1.149      ;
; 0.945 ; count[0]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.055      ; 1.144      ;
; 0.948 ; count[3]  ; temp_out ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.350      ; 1.442      ;
; 0.950 ; count[8]  ; temp_out ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.066      ; 1.160      ;
; 0.952 ; count[0]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.055      ; 1.151      ;
; 1.026 ; count[1]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.055      ; 1.225      ;
; 1.028 ; count[2]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.066      ; 1.238      ;
; 1.035 ; count[2]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.229     ; 0.950      ;
; 1.041 ; count[0]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.055      ; 1.240      ;
; 1.042 ; count[2]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.229     ; 0.957      ;
; 1.056 ; count[9]  ; temp_out ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.066      ; 1.266      ;
; 1.109 ; count[0]  ; temp_out ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.350      ; 1.603      ;
; 1.111 ; count[1]  ; temp_out ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.350      ; 1.605      ;
; 1.118 ; count[3]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.350      ; 1.612      ;
; 1.131 ; count[2]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.229     ; 1.046      ;
; 1.138 ; count[2]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.229     ; 1.053      ;
; 1.160 ; count[6]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.350      ; 1.654      ;
; 1.191 ; count[2]  ; temp_out ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.066      ; 1.401      ;
; 1.225 ; count[8]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.066      ; 1.435      ;
; 1.227 ; count[2]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.229     ; 1.142      ;
; 1.331 ; count[9]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.066      ; 1.541      ;
; 1.331 ; count[9]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.066      ; 1.541      ;
; 1.342 ; count[7]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.350      ; 1.836      ;
; 1.371 ; count[4]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.350      ; 1.865      ;
; 1.400 ; count[5]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.350      ; 1.894      ;
; 1.413 ; count[3]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.055      ; 1.612      ;
; 1.413 ; count[3]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.055      ; 1.612      ;
; 1.455 ; count[6]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.055      ; 1.654      ;
; 1.455 ; count[6]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.055      ; 1.654      ;
; 1.455 ; count[6]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.055      ; 1.654      ;
; 1.455 ; count[6]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.055      ; 1.654      ;
; 1.455 ; count[6]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.055      ; 1.654      ;
; 1.520 ; count[8]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.229     ; 1.435      ;
; 1.520 ; count[8]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.229     ; 1.435      ;
; 1.520 ; count[8]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.229     ; 1.435      ;
; 1.520 ; count[8]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.229     ; 1.435      ;
; 1.520 ; count[8]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.229     ; 1.435      ;
; 1.520 ; count[8]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.229     ; 1.435      ;
; 1.520 ; count[8]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.229     ; 1.435      ;
; 1.564 ; count[1]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.055      ; 1.763      ;
; 1.626 ; count[9]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.229     ; 1.541      ;
; 1.626 ; count[9]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.229     ; 1.541      ;
; 1.626 ; count[9]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.229     ; 1.541      ;
; 1.626 ; count[9]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.229     ; 1.541      ;
; 1.626 ; count[9]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.229     ; 1.541      ;
; 1.626 ; count[9]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.229     ; 1.541      ;
; 1.626 ; count[9]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.229     ; 1.541      ;
; 1.637 ; count[7]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.055      ; 1.836      ;
; 1.637 ; count[7]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.055      ; 1.836      ;
; 1.637 ; count[7]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.055      ; 1.836      ;
; 1.637 ; count[7]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.055      ; 1.836      ;
; 1.637 ; count[7]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.055      ; 1.836      ;
+-------+-----------+----------+---------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk50MHz'                                                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk50MHz ; Rise       ; clk50MHz                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_div:U_CD|clk_hz            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_div:U_CD|count[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_div:U_CD|count[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_div:U_CD|count[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_div:U_CD|count[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_div:U_CD|count[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_div:U_CD|count[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_div:U_CD|count[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_div:U_CD|count[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_div:U_CD|count[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_div:U_CD|count[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_div:U_CD|count[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_div:U_CD|count[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_div:U_CD|count[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_div:U_CD|count[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_div:U_CD|count[9]          ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_div:U_CD|clk_hz            ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_div:U_CD|count[0]          ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_div:U_CD|count[10]         ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_div:U_CD|count[11]         ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_div:U_CD|count[12]         ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_div:U_CD|count[13]         ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_div:U_CD|count[14]         ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_div:U_CD|count[1]          ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_div:U_CD|count[2]          ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_div:U_CD|count[3]          ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_div:U_CD|count[4]          ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_div:U_CD|count[5]          ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_div:U_CD|count[6]          ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_div:U_CD|count[7]          ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_div:U_CD|count[8]          ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_div:U_CD|count[9]          ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk50MHz~input|o               ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CD|clk_hz|clk                ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CD|count[0]|clk              ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CD|count[10]|clk             ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CD|count[11]|clk             ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CD|count[12]|clk             ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CD|count[13]|clk             ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CD|count[14]|clk             ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CD|count[1]|clk              ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CD|count[2]|clk              ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CD|count[3]|clk              ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CD|count[4]|clk              ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CD|count[5]|clk              ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CD|count[6]|clk              ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CD|count[7]|clk              ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CD|count[8]|clk              ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CD|count[9]|clk              ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk50MHz~inputclkctrl|inclk[0] ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk50MHz~inputclkctrl|outclk   ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_div:U_CD|count[0]          ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_div:U_CD|count[10]         ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_div:U_CD|count[11]         ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_div:U_CD|count[12]         ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_div:U_CD|count[13]         ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_div:U_CD|count[14]         ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_div:U_CD|count[1]          ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_div:U_CD|count[2]          ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_div:U_CD|count[3]          ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_div:U_CD|count[4]          ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_div:U_CD|count[5]          ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_div:U_CD|count[6]          ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_div:U_CD|count[7]          ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_div:U_CD|count[8]          ;
; 0.416  ; 0.632        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_div:U_CD|count[9]          ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_div:U_CD|clk_hz            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; clk50MHz~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk50MHz~input|i               ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; clk50MHz~inputclkctrl|inclk[0] ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; clk50MHz~inputclkctrl|outclk   ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CD|count[0]|clk              ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CD|count[10]|clk             ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CD|count[11]|clk             ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CD|count[12]|clk             ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CD|count[13]|clk             ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CD|count[14]|clk             ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CD|count[1]|clk              ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CD|count[2]|clk              ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CD|count[3]|clk              ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CD|count[4]|clk              ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CD|count[5]|clk              ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CD|count[6]|clk              ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CD|count[7]|clk              ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CD|count[8]|clk              ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CD|count[9]|clk              ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CD|clk_hz|clk                ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; clk50MHz~input|o               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div:U_CD|clk_hz'                                                             ;
+--------+--------------+----------------+------------------+---------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+---------------------+------------+------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:U_CD|clk_hz ; Rise       ; count[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:U_CD|clk_hz ; Rise       ; count[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:U_CD|clk_hz ; Rise       ; count[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:U_CD|clk_hz ; Rise       ; count[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:U_CD|clk_hz ; Rise       ; count[4]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:U_CD|clk_hz ; Rise       ; count[5]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:U_CD|clk_hz ; Rise       ; count[6]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:U_CD|clk_hz ; Rise       ; count[7]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:U_CD|clk_hz ; Rise       ; count[8]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:U_CD|clk_hz ; Rise       ; count[9]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:U_CD|clk_hz ; Rise       ; temp_out                     ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[2]                     ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[8]                     ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[9]                     ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; temp_out                     ;
; 0.295  ; 0.511        ; 0.216          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[0]                     ;
; 0.295  ; 0.511        ; 0.216          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[1]                     ;
; 0.295  ; 0.511        ; 0.216          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[3]                     ;
; 0.295  ; 0.511        ; 0.216          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[4]                     ;
; 0.295  ; 0.511        ; 0.216          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[5]                     ;
; 0.295  ; 0.511        ; 0.216          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[6]                     ;
; 0.295  ; 0.511        ; 0.216          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[7]                     ;
; 0.304  ; 0.488        ; 0.184          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[0]                     ;
; 0.304  ; 0.488        ; 0.184          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[1]                     ;
; 0.304  ; 0.488        ; 0.184          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[3]                     ;
; 0.304  ; 0.488        ; 0.184          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[4]                     ;
; 0.304  ; 0.488        ; 0.184          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[5]                     ;
; 0.304  ; 0.488        ; 0.184          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[6]                     ;
; 0.304  ; 0.488        ; 0.184          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[7]                     ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[2]                     ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[8]                     ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[9]                     ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; temp_out                     ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[0]|clk                 ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[1]|clk                 ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[3]|clk                 ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[4]|clk                 ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[5]|clk                 ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[6]|clk                 ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[7]|clk                 ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; U_CD|clk_hz~clkctrl|inclk[0] ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; U_CD|clk_hz~clkctrl|outclk   ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[2]|clk                 ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[8]|clk                 ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[9]|clk                 ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; temp_out|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; U_CD|clk_hz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; U_CD|clk_hz|q                ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[2]|clk                 ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[8]|clk                 ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[9]|clk                 ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; temp_out|clk                 ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; U_CD|clk_hz~clkctrl|inclk[0] ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; U_CD|clk_hz~clkctrl|outclk   ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[0]|clk                 ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[1]|clk                 ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[3]|clk                 ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[4]|clk                 ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[5]|clk                 ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[6]|clk                 ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[7]|clk                 ;
+--------+--------------+----------------+------------------+---------------------+------------+------------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; button_n  ; clk_div:U_CD|clk_hz ; 2.108 ; 2.500 ; Rise       ; clk_div:U_CD|clk_hz ;
+-----------+---------------------+-------+-------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; button_n  ; clk_div:U_CD|clk_hz ; -0.660 ; -1.012 ; Rise       ; clk_div:U_CD|clk_hz ;
+-----------+---------------------+--------+--------+------------+---------------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; clk_out   ; clk_div:U_CD|clk_hz ; 5.102 ; 5.056 ; Rise       ; clk_div:U_CD|clk_hz ;
+-----------+---------------------+-------+-------+------------+---------------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; clk_out   ; clk_div:U_CD|clk_hz ; 4.973 ; 4.927 ; Rise       ; clk_div:U_CD|clk_hz ;
+-----------+---------------------+-------+-------+------------+---------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------+
; Fast 1200mV 0C Model Setup Summary           ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clk50MHz            ; -0.748 ; -3.593        ;
; clk_div:U_CD|clk_hz ; -0.296 ; -2.444        ;
+---------------------+--------+---------------+


+----------------------------------------------+
; Fast 1200mV 0C Model Hold Summary            ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clk50MHz            ; -0.124 ; -0.124        ;
; clk_div:U_CD|clk_hz ; 0.263  ; 0.000         ;
+---------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------------+--------+-------------------+
; Clock               ; Slack  ; End Point TNS     ;
+---------------------+--------+-------------------+
; clk50MHz            ; -3.000 ; -19.891           ;
; clk_div:U_CD|clk_hz ; -1.000 ; -11.000           ;
+---------------------+--------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk50MHz'                                                                                         ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.748 ; clk_div:U_CD|count[4]  ; clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.700      ;
; -0.719 ; clk_div:U_CD|count[10] ; clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.671      ;
; -0.711 ; clk_div:U_CD|count[8]  ; clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.662      ;
; -0.706 ; clk_div:U_CD|count[9]  ; clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.658      ;
; -0.659 ; clk_div:U_CD|count[7]  ; clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.610      ;
; -0.655 ; clk_div:U_CD|count[13] ; clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.607      ;
; -0.592 ; clk_div:U_CD|count[5]  ; clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.543      ;
; -0.573 ; clk_div:U_CD|count[6]  ; clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.525      ;
; -0.569 ; clk_div:U_CD|count[14] ; clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.520      ;
; -0.561 ; clk_div:U_CD|count[11] ; clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.513      ;
; -0.546 ; clk_div:U_CD|count[3]  ; clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.497      ;
; -0.541 ; clk_div:U_CD|count[12] ; clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.493      ;
; -0.537 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.489      ;
; -0.534 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.486      ;
; -0.516 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.468      ;
; -0.495 ; clk_div:U_CD|count[5]  ; clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.446      ;
; -0.493 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.445      ;
; -0.485 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.437      ;
; -0.483 ; clk_div:U_CD|count[3]  ; clk_div:U_CD|clk_hz    ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.434      ;
; -0.425 ; clk_div:U_CD|count[7]  ; clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.376      ;
; -0.417 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.369      ;
; -0.413 ; clk_div:U_CD|count[3]  ; clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.364      ;
; -0.401 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.353      ;
; -0.386 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.338      ;
; -0.362 ; clk_div:U_CD|count[5]  ; clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.313      ;
; -0.356 ; clk_div:U_CD|count[3]  ; clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.307      ;
; -0.350 ; clk_div:U_CD|count[4]  ; clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.302      ;
; -0.345 ; clk_div:U_CD|count[3]  ; clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.296      ;
; -0.344 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.296      ;
; -0.333 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.285      ;
; -0.329 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.281      ;
; -0.319 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.271      ;
; -0.305 ; clk_div:U_CD|count[5]  ; clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.256      ;
; -0.294 ; clk_div:U_CD|count[5]  ; clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.245      ;
; -0.292 ; clk_div:U_CD|count[7]  ; clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.243      ;
; -0.289 ; clk_div:U_CD|count[8]  ; clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.240      ;
; -0.284 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.236      ;
; -0.282 ; clk_div:U_CD|count[6]  ; clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.234      ;
; -0.263 ; clk_div:U_CD|count[9]  ; clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.215      ;
; -0.262 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.214      ;
; -0.251 ; clk_div:U_CD|count[4]  ; clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.203      ;
; -0.241 ; clk_div:U_CD|count[4]  ; clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.193      ;
; -0.239 ; clk_div:U_CD|count[4]  ; clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.191      ;
; -0.237 ; clk_div:U_CD|count[4]  ; clk_div:U_CD|count[3]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.189      ;
; -0.235 ; clk_div:U_CD|count[3]  ; clk_div:U_CD|count[12] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.186      ;
; -0.227 ; clk_div:U_CD|count[3]  ; clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.178      ;
; -0.224 ; clk_div:U_CD|count[7]  ; clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.175      ;
; -0.223 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[12] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.175      ;
; -0.216 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.168      ;
; -0.215 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.167      ;
; -0.200 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.152      ;
; -0.194 ; clk_div:U_CD|count[11] ; clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.146      ;
; -0.194 ; clk_div:U_CD|count[4]  ; clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.146      ;
; -0.184 ; clk_div:U_CD|count[5]  ; clk_div:U_CD|count[12] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.135      ;
; -0.183 ; clk_div:U_CD|count[6]  ; clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.135      ;
; -0.179 ; clk_div:U_CD|count[8]  ; clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.130      ;
; -0.174 ; clk_div:U_CD|count[13] ; clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.126      ;
; -0.174 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[12] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.126      ;
; -0.172 ; clk_div:U_CD|count[7]  ; clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.123      ;
; -0.171 ; clk_div:U_CD|count[3]  ; clk_div:U_CD|count[11] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.122      ;
; -0.167 ; clk_div:U_CD|count[3]  ; clk_div:U_CD|count[10] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.118      ;
; -0.167 ; clk_div:U_CD|count[7]  ; clk_div:U_CD|count[3]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.118      ;
; -0.159 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[11] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.111      ;
; -0.155 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[10] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.107      ;
; -0.145 ; clk_div:U_CD|count[10] ; clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.097      ;
; -0.144 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[11] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.096      ;
; -0.133 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.085      ;
; -0.131 ; clk_div:U_CD|count[13] ; clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.083      ;
; -0.131 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[3]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.083      ;
; -0.130 ; clk_div:U_CD|count[9]  ; clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.082      ;
; -0.126 ; clk_div:U_CD|count[6]  ; clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.078      ;
; -0.120 ; clk_div:U_CD|count[5]  ; clk_div:U_CD|count[11] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.071      ;
; -0.116 ; clk_div:U_CD|count[5]  ; clk_div:U_CD|count[10] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.067      ;
; -0.116 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[3]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.068      ;
; -0.114 ; clk_div:U_CD|count[7]  ; clk_div:U_CD|count[12] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.065      ;
; -0.106 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[12] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.058      ;
; -0.106 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[10] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.058      ;
; -0.105 ; clk_div:U_CD|count[5]  ; clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.056      ;
; -0.103 ; clk_div:U_CD|count[3]  ; clk_div:U_CD|count[9]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.054      ;
; -0.100 ; clk_div:U_CD|count[5]  ; clk_div:U_CD|count[3]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.051      ;
; -0.091 ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[9]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.043      ;
; -0.088 ; clk_div:U_CD|count[14] ; clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.039      ;
; -0.081 ; clk_div:U_CD|count[10] ; clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.033      ;
; -0.081 ; clk_div:U_CD|count[6]  ; clk_div:U_CD|count[8]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.033      ;
; -0.080 ; clk_div:U_CD|count[8]  ; clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.031      ;
; -0.078 ; clk_div:U_CD|count[12] ; clk_div:U_CD|count[14] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.030      ;
; -0.077 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[11] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.029      ;
; -0.076 ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[9]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.028      ;
; -0.068 ; clk_div:U_CD|count[10] ; clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.020      ;
; -0.066 ; clk_div:U_CD|count[6]  ; clk_div:U_CD|count[5]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.018      ;
; -0.062 ; clk_div:U_CD|count[6]  ; clk_div:U_CD|count[3]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.014      ;
; -0.061 ; clk_div:U_CD|count[11] ; clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.013      ;
; -0.055 ; clk_div:U_CD|count[9]  ; clk_div:U_CD|count[7]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.007      ;
; -0.055 ; clk_div:U_CD|count[12] ; clk_div:U_CD|count[13] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.007      ;
; -0.052 ; clk_div:U_CD|count[5]  ; clk_div:U_CD|count[9]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.003      ;
; -0.050 ; clk_div:U_CD|count[7]  ; clk_div:U_CD|count[11] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 1.001      ;
; -0.049 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[3]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 1.001      ;
; -0.046 ; clk_div:U_CD|count[7]  ; clk_div:U_CD|count[10] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 0.997      ;
; -0.039 ; clk_div:U_CD|count[4]  ; clk_div:U_CD|count[12] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 0.991      ;
; -0.038 ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[10] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 0.990      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_div:U_CD|clk_hz'                                                                  ;
+--------+-----------+----------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+---------------------+---------------------+--------------+------------+------------+
; -0.296 ; count[4]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.247      ;
; -0.296 ; count[4]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.247      ;
; -0.296 ; count[4]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.247      ;
; -0.296 ; count[4]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.247      ;
; -0.296 ; count[4]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.247      ;
; -0.296 ; count[4]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.247      ;
; -0.296 ; count[4]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.247      ;
; -0.280 ; count[5]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.231      ;
; -0.280 ; count[5]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.231      ;
; -0.280 ; count[5]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.231      ;
; -0.280 ; count[5]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.231      ;
; -0.280 ; count[5]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.231      ;
; -0.280 ; count[5]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.231      ;
; -0.280 ; count[5]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.231      ;
; -0.277 ; count[7]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.228      ;
; -0.277 ; count[7]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.228      ;
; -0.277 ; count[7]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.228      ;
; -0.277 ; count[7]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.228      ;
; -0.277 ; count[7]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.228      ;
; -0.277 ; count[7]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.228      ;
; -0.277 ; count[7]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.228      ;
; -0.240 ; count[2]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.215     ; 1.012      ;
; -0.240 ; count[2]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.215     ; 1.012      ;
; -0.240 ; count[2]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.215     ; 1.012      ;
; -0.240 ; count[2]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.215     ; 1.012      ;
; -0.240 ; count[2]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.215     ; 1.012      ;
; -0.240 ; count[2]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.215     ; 1.012      ;
; -0.240 ; count[2]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.215     ; 1.012      ;
; -0.240 ; count[9]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.215     ; 1.012      ;
; -0.240 ; count[9]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.215     ; 1.012      ;
; -0.240 ; count[9]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.215     ; 1.012      ;
; -0.240 ; count[9]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.215     ; 1.012      ;
; -0.240 ; count[9]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.215     ; 1.012      ;
; -0.240 ; count[9]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.215     ; 1.012      ;
; -0.240 ; count[9]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.215     ; 1.012      ;
; -0.206 ; count[1]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.157      ;
; -0.206 ; count[1]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.157      ;
; -0.206 ; count[1]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.157      ;
; -0.206 ; count[1]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.157      ;
; -0.206 ; count[1]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.157      ;
; -0.206 ; count[1]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.157      ;
; -0.206 ; count[1]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.157      ;
; -0.200 ; count[0]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.151      ;
; -0.200 ; count[0]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.151      ;
; -0.200 ; count[0]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.151      ;
; -0.200 ; count[0]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.151      ;
; -0.200 ; count[0]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.151      ;
; -0.200 ; count[0]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.151      ;
; -0.200 ; count[0]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.151      ;
; -0.183 ; count[8]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.215     ; 0.955      ;
; -0.183 ; count[8]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.215     ; 0.955      ;
; -0.183 ; count[8]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.215     ; 0.955      ;
; -0.183 ; count[8]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.215     ; 0.955      ;
; -0.183 ; count[8]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.215     ; 0.955      ;
; -0.183 ; count[8]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.215     ; 0.955      ;
; -0.183 ; count[8]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.215     ; 0.955      ;
; -0.148 ; count[6]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.099      ;
; -0.148 ; count[6]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.099      ;
; -0.148 ; count[6]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.099      ;
; -0.148 ; count[6]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.099      ;
; -0.148 ; count[6]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.099      ;
; -0.148 ; count[6]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.099      ;
; -0.148 ; count[6]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.099      ;
; -0.124 ; count[4]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.136      ; 1.247      ;
; -0.124 ; count[4]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.136      ; 1.247      ;
; -0.124 ; count[4]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.136      ; 1.247      ;
; -0.110 ; count[3]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.061      ;
; -0.110 ; count[3]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.061      ;
; -0.110 ; count[3]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.061      ;
; -0.110 ; count[3]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.061      ;
; -0.110 ; count[3]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.061      ;
; -0.110 ; count[3]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.061      ;
; -0.110 ; count[3]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.036     ; 1.061      ;
; -0.108 ; count[5]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.136      ; 1.231      ;
; -0.108 ; count[5]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.136      ; 1.231      ;
; -0.108 ; count[5]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.136      ; 1.231      ;
; -0.105 ; count[7]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.136      ; 1.228      ;
; -0.105 ; count[7]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.136      ; 1.228      ;
; -0.105 ; count[7]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.136      ; 1.228      ;
; -0.068 ; count[2]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.043     ; 1.012      ;
; -0.068 ; count[2]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.043     ; 1.012      ;
; -0.068 ; count[2]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.043     ; 1.012      ;
; -0.068 ; count[9]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.043     ; 1.012      ;
; -0.068 ; count[9]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.043     ; 1.012      ;
; -0.068 ; count[9]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.043     ; 1.012      ;
; -0.034 ; count[1]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.136      ; 1.157      ;
; -0.034 ; count[1]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.136      ; 1.157      ;
; -0.034 ; count[1]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.136      ; 1.157      ;
; -0.028 ; count[0]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.136      ; 1.151      ;
; -0.028 ; count[0]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.136      ; 1.151      ;
; -0.028 ; count[0]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.136      ; 1.151      ;
; -0.011 ; count[8]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.043     ; 0.955      ;
; -0.011 ; count[8]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.043     ; 0.955      ;
; -0.011 ; count[8]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.043     ; 0.955      ;
; 0.023  ; count[2]  ; temp_out ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; -0.043     ; 0.921      ;
; 0.024  ; count[6]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.136      ; 1.099      ;
; 0.024  ; count[6]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.136      ; 1.099      ;
; 0.024  ; count[6]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.136      ; 1.099      ;
; 0.057  ; count[1]  ; temp_out ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.136      ; 1.066      ;
; 0.062  ; count[3]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 1.000        ; 0.136      ; 1.061      ;
+--------+-----------+----------+---------------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk50MHz'                                                                                                 ;
+--------+------------------------+------------------------+---------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+---------------------+-------------+--------------+------------+------------+
; -0.124 ; clk_div:U_CD|clk_hz    ; clk_div:U_CD|clk_hz    ; clk_div:U_CD|clk_hz ; clk50MHz    ; 0.000        ; 1.416      ; 1.511      ;
; 0.306  ; clk_div:U_CD|count[12] ; clk_div:U_CD|count[12] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[2]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[1]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.425      ;
; 0.307  ; clk_div:U_CD|count[11] ; clk_div:U_CD|count[11] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clk_div:U_CD|count[10] ; clk_div:U_CD|count[10] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clk_div:U_CD|count[9]  ; clk_div:U_CD|count[9]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clk_div:U_CD|count[4]  ; clk_div:U_CD|count[4]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.426      ;
; 0.308  ; clk_div:U_CD|count[6]  ; clk_div:U_CD|count[6]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.427      ;
; 0.318  ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[0]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.437      ;
; 0.455  ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[2]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.574      ;
; 0.456  ; clk_div:U_CD|count[11] ; clk_div:U_CD|count[12] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; clk_div:U_CD|count[9]  ; clk_div:U_CD|count[10] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.575      ;
; 0.465  ; clk_div:U_CD|count[13] ; clk_div:U_CD|count[13] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[1]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clk_div:U_CD|count[10] ; clk_div:U_CD|count[11] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.584      ;
; 0.467  ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[4]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.586      ;
; 0.468  ; clk_div:U_CD|count[4]  ; clk_div:U_CD|count[6]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[2]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; clk_div:U_CD|count[10] ; clk_div:U_CD|count[12] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.587      ;
; 0.486  ; clk_div:U_CD|count[14] ; clk_div:U_CD|count[14] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.036      ; 0.606      ;
; 0.510  ; clk_div:U_CD|clk_hz    ; clk_div:U_CD|clk_hz    ; clk_div:U_CD|clk_hz ; clk50MHz    ; -0.500       ; 1.416      ; 1.645      ;
; 0.516  ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[7]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.036      ; 0.636      ;
; 0.519  ; clk_div:U_CD|count[9]  ; clk_div:U_CD|count[11] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.638      ;
; 0.521  ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[4]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.640      ;
; 0.522  ; clk_div:U_CD|count[9]  ; clk_div:U_CD|count[12] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.641      ;
; 0.524  ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[8]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.036      ; 0.644      ;
; 0.524  ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[5]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.036      ; 0.644      ;
; 0.524  ; clk_div:U_CD|count[3]  ; clk_div:U_CD|count[4]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.643      ;
; 0.524  ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[14] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.036      ; 0.644      ;
; 0.525  ; clk_div:U_CD|count[8]  ; clk_div:U_CD|count[9]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.644      ;
; 0.527  ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[3]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.036      ; 0.647      ;
; 0.528  ; clk_div:U_CD|count[8]  ; clk_div:U_CD|count[10] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.647      ;
; 0.532  ; clk_div:U_CD|count[6]  ; clk_div:U_CD|count[9]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.651      ;
; 0.533  ; clk_div:U_CD|count[3]  ; clk_div:U_CD|count[7]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.036      ; 0.653      ;
; 0.533  ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[6]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.652      ;
; 0.534  ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[4]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.653      ;
; 0.535  ; clk_div:U_CD|count[6]  ; clk_div:U_CD|count[10] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.654      ;
; 0.543  ; clk_div:U_CD|count[5]  ; clk_div:U_CD|count[6]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.662      ;
; 0.552  ; clk_div:U_CD|count[14] ; clk_div:U_CD|count[8]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.036      ; 0.672      ;
; 0.552  ; clk_div:U_CD|count[14] ; clk_div:U_CD|count[5]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.036      ; 0.672      ;
; 0.555  ; clk_div:U_CD|count[14] ; clk_div:U_CD|count[3]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.036      ; 0.675      ;
; 0.567  ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[7]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.036      ; 0.687      ;
; 0.582  ; clk_div:U_CD|count[8]  ; clk_div:U_CD|count[8]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.036      ; 0.702      ;
; 0.587  ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[6]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.706      ;
; 0.589  ; clk_div:U_CD|count[3]  ; clk_div:U_CD|count[3]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.036      ; 0.709      ;
; 0.590  ; clk_div:U_CD|count[3]  ; clk_div:U_CD|count[6]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.709      ;
; 0.591  ; clk_div:U_CD|count[8]  ; clk_div:U_CD|count[11] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.710      ;
; 0.594  ; clk_div:U_CD|count[8]  ; clk_div:U_CD|count[12] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.713      ;
; 0.596  ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[7]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.036      ; 0.716      ;
; 0.597  ; clk_div:U_CD|count[4]  ; clk_div:U_CD|count[9]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.716      ;
; 0.598  ; clk_div:U_CD|count[6]  ; clk_div:U_CD|count[11] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.717      ;
; 0.599  ; clk_div:U_CD|count[12] ; clk_div:U_CD|count[5]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.036      ; 0.719      ;
; 0.599  ; clk_div:U_CD|count[12] ; clk_div:U_CD|count[14] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.036      ; 0.719      ;
; 0.600  ; clk_div:U_CD|count[4]  ; clk_div:U_CD|count[10] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.719      ;
; 0.600  ; clk_div:U_CD|count[0]  ; clk_div:U_CD|count[6]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.719      ;
; 0.601  ; clk_div:U_CD|count[7]  ; clk_div:U_CD|count[9]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.720      ;
; 0.601  ; clk_div:U_CD|count[12] ; clk_div:U_CD|count[8]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.036      ; 0.721      ;
; 0.601  ; clk_div:U_CD|count[6]  ; clk_div:U_CD|count[12] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.720      ;
; 0.602  ; clk_div:U_CD|count[12] ; clk_div:U_CD|count[3]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.036      ; 0.722      ;
; 0.604  ; clk_div:U_CD|count[7]  ; clk_div:U_CD|count[10] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.723      ;
; 0.606  ; clk_div:U_CD|count[5]  ; clk_div:U_CD|count[7]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.036      ; 0.726      ;
; 0.619  ; clk_div:U_CD|count[12] ; clk_div:U_CD|count[13] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.738      ;
; 0.620  ; clk_div:U_CD|count[5]  ; clk_div:U_CD|count[5]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.036      ; 0.740      ;
; 0.624  ; clk_div:U_CD|count[14] ; clk_div:U_CD|count[7]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.036      ; 0.744      ;
; 0.629  ; clk_div:U_CD|count[11] ; clk_div:U_CD|count[5]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.036      ; 0.749      ;
; 0.631  ; clk_div:U_CD|count[13] ; clk_div:U_CD|count[8]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.036      ; 0.751      ;
; 0.631  ; clk_div:U_CD|count[13] ; clk_div:U_CD|count[5]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.036      ; 0.751      ;
; 0.631  ; clk_div:U_CD|count[13] ; clk_div:U_CD|count[14] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.036      ; 0.751      ;
; 0.631  ; clk_div:U_CD|count[11] ; clk_div:U_CD|count[8]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.036      ; 0.751      ;
; 0.634  ; clk_div:U_CD|count[13] ; clk_div:U_CD|count[3]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.036      ; 0.754      ;
; 0.635  ; clk_div:U_CD|count[11] ; clk_div:U_CD|count[3]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.036      ; 0.755      ;
; 0.638  ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[14] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.036      ; 0.758      ;
; 0.641  ; clk_div:U_CD|count[6]  ; clk_div:U_CD|count[7]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.036      ; 0.761      ;
; 0.643  ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[13] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.762      ;
; 0.662  ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[9]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.781      ;
; 0.663  ; clk_div:U_CD|count[3]  ; clk_div:U_CD|count[13] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.782      ;
; 0.663  ; clk_div:U_CD|count[4]  ; clk_div:U_CD|count[11] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.782      ;
; 0.665  ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[10] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.784      ;
; 0.666  ; clk_div:U_CD|count[4]  ; clk_div:U_CD|count[12] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.785      ;
; 0.667  ; clk_div:U_CD|count[7]  ; clk_div:U_CD|count[7]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.036      ; 0.787      ;
; 0.667  ; clk_div:U_CD|count[7]  ; clk_div:U_CD|count[11] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.786      ;
; 0.670  ; clk_div:U_CD|count[7]  ; clk_div:U_CD|count[12] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.789      ;
; 0.672  ; clk_div:U_CD|count[5]  ; clk_div:U_CD|count[9]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.791      ;
; 0.673  ; clk_div:U_CD|count[3]  ; clk_div:U_CD|count[14] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.036      ; 0.793      ;
; 0.674  ; clk_div:U_CD|count[11] ; clk_div:U_CD|count[13] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.793      ;
; 0.675  ; clk_div:U_CD|count[5]  ; clk_div:U_CD|count[10] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.794      ;
; 0.678  ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[3]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.036      ; 0.798      ;
; 0.684  ; clk_div:U_CD|count[6]  ; clk_div:U_CD|count[8]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.036      ; 0.804      ;
; 0.686  ; clk_div:U_CD|count[10] ; clk_div:U_CD|count[13] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.805      ;
; 0.689  ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[14] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.036      ; 0.809      ;
; 0.690  ; clk_div:U_CD|count[11] ; clk_div:U_CD|count[14] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.036      ; 0.810      ;
; 0.691  ; clk_div:U_CD|count[4]  ; clk_div:U_CD|count[5]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.036      ; 0.811      ;
; 0.691  ; clk_div:U_CD|count[12] ; clk_div:U_CD|count[7]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.036      ; 0.811      ;
; 0.693  ; clk_div:U_CD|count[11] ; clk_div:U_CD|count[7]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.036      ; 0.813      ;
; 0.694  ; clk_div:U_CD|count[2]  ; clk_div:U_CD|count[13] ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.035      ; 0.813      ;
; 0.703  ; clk_div:U_CD|count[13] ; clk_div:U_CD|count[7]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.036      ; 0.823      ;
; 0.705  ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[3]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.036      ; 0.825      ;
; 0.707  ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[8]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.036      ; 0.827      ;
; 0.708  ; clk_div:U_CD|count[1]  ; clk_div:U_CD|count[5]  ; clk50MHz            ; clk50MHz    ; 0.000        ; 0.036      ; 0.828      ;
+--------+------------------------+------------------------+---------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_div:U_CD|clk_hz'                                                                  ;
+-------+-----------+----------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+---------------------+---------------------+--------------+------------+------------+
; 0.263 ; count[9]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.043      ; 0.390      ;
; 0.268 ; count[1]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.215      ; 0.567      ;
; 0.269 ; count[7]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.215      ; 0.568      ;
; 0.280 ; count[6]  ; temp_out ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.215      ; 0.579      ;
; 0.282 ; count[0]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.215      ; 0.581      ;
; 0.282 ; count[6]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.215      ; 0.581      ;
; 0.291 ; count[2]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.043      ; 0.418      ;
; 0.293 ; count[8]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.043      ; 0.420      ;
; 0.298 ; count[1]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; count[3]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; count[7]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; count[4]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; count[6]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.420      ;
; 0.307 ; count[5]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.427      ;
; 0.311 ; count[0]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.431      ;
; 0.332 ; count[7]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.215      ; 0.631      ;
; 0.343 ; count[5]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.215      ; 0.642      ;
; 0.345 ; count[6]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.215      ; 0.644      ;
; 0.348 ; count[4]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.215      ; 0.647      ;
; 0.357 ; count[4]  ; temp_out ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.215      ; 0.656      ;
; 0.387 ; count[7]  ; temp_out ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.215      ; 0.686      ;
; 0.401 ; count[3]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.215      ; 0.700      ;
; 0.406 ; count[5]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.215      ; 0.705      ;
; 0.407 ; count[5]  ; temp_out ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.215      ; 0.706      ;
; 0.411 ; count[4]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.215      ; 0.710      ;
; 0.448 ; count[3]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.568      ;
; 0.451 ; count[8]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.043      ; 0.578      ;
; 0.456 ; count[5]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.576      ;
; 0.458 ; count[0]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; count[6]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; count[4]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.578      ;
; 0.461 ; count[4]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.581      ;
; 0.464 ; count[3]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.215      ; 0.763      ;
; 0.466 ; count[1]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.215      ; 0.765      ;
; 0.480 ; count[0]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.215      ; 0.779      ;
; 0.510 ; count[1]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.630      ;
; 0.511 ; count[3]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.631      ;
; 0.513 ; count[1]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.633      ;
; 0.514 ; count[3]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.634      ;
; 0.519 ; count[5]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.639      ;
; 0.524 ; count[0]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.644      ;
; 0.524 ; count[4]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.644      ;
; 0.527 ; count[0]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.647      ;
; 0.529 ; count[1]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.215      ; 0.828      ;
; 0.543 ; count[0]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.215      ; 0.842      ;
; 0.576 ; count[1]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.696      ;
; 0.577 ; count[3]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.697      ;
; 0.579 ; count[1]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.699      ;
; 0.584 ; count[2]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.043      ; 0.711      ;
; 0.590 ; count[0]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.710      ;
; 0.593 ; count[0]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.713      ;
; 0.594 ; count[8]  ; temp_out ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.043      ; 0.721      ;
; 0.603 ; count[3]  ; temp_out ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.215      ; 0.902      ;
; 0.628 ; count[2]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.136     ; 0.576      ;
; 0.631 ; count[2]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.136     ; 0.579      ;
; 0.640 ; count[1]  ; temp_out ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.215      ; 0.939      ;
; 0.641 ; count[0]  ; temp_out ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.215      ; 0.940      ;
; 0.642 ; count[1]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.762      ;
; 0.647 ; count[2]  ; count[9] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.043      ; 0.774      ;
; 0.656 ; count[0]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.776      ;
; 0.657 ; count[9]  ; temp_out ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.043      ; 0.784      ;
; 0.663 ; count[3]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.215      ; 0.962      ;
; 0.683 ; count[2]  ; temp_out ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.043      ; 0.810      ;
; 0.694 ; count[2]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.136     ; 0.642      ;
; 0.697 ; count[2]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.136     ; 0.645      ;
; 0.709 ; count[6]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.215      ; 1.008      ;
; 0.736 ; count[8]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.043      ; 0.863      ;
; 0.760 ; count[2]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.136     ; 0.708      ;
; 0.799 ; count[9]  ; count[8] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.043      ; 0.926      ;
; 0.799 ; count[9]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.043      ; 0.926      ;
; 0.816 ; count[7]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.215      ; 1.115      ;
; 0.818 ; count[4]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.215      ; 1.117      ;
; 0.836 ; count[5]  ; count[2] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.215      ; 1.135      ;
; 0.842 ; count[3]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.962      ;
; 0.842 ; count[3]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 0.962      ;
; 0.888 ; count[6]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 1.008      ;
; 0.888 ; count[6]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 1.008      ;
; 0.888 ; count[6]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 1.008      ;
; 0.888 ; count[6]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 1.008      ;
; 0.888 ; count[6]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 1.008      ;
; 0.915 ; count[8]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.136     ; 0.863      ;
; 0.915 ; count[8]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.136     ; 0.863      ;
; 0.915 ; count[8]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.136     ; 0.863      ;
; 0.915 ; count[8]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.136     ; 0.863      ;
; 0.915 ; count[8]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.136     ; 0.863      ;
; 0.915 ; count[8]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.136     ; 0.863      ;
; 0.915 ; count[8]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.136     ; 0.863      ;
; 0.936 ; count[1]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 1.056      ;
; 0.978 ; count[9]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.136     ; 0.926      ;
; 0.978 ; count[9]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.136     ; 0.926      ;
; 0.978 ; count[9]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.136     ; 0.926      ;
; 0.978 ; count[9]  ; count[4] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.136     ; 0.926      ;
; 0.978 ; count[9]  ; count[5] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.136     ; 0.926      ;
; 0.978 ; count[9]  ; count[6] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.136     ; 0.926      ;
; 0.978 ; count[9]  ; count[7] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.136     ; 0.926      ;
; 0.979 ; count[2]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.136     ; 0.927      ;
; 0.979 ; count[2]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; -0.136     ; 0.927      ;
; 0.995 ; count[7]  ; count[0] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 1.115      ;
; 0.995 ; count[7]  ; count[1] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 1.115      ;
; 0.995 ; count[7]  ; count[3] ; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 0.000        ; 0.036      ; 1.115      ;
+-------+-----------+----------+---------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk50MHz'                                                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk50MHz ; Rise       ; clk50MHz                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_div:U_CD|clk_hz            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_div:U_CD|count[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_div:U_CD|count[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_div:U_CD|count[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_div:U_CD|count[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_div:U_CD|count[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_div:U_CD|count[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_div:U_CD|count[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_div:U_CD|count[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_div:U_CD|count[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_div:U_CD|count[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_div:U_CD|count[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_div:U_CD|count[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_div:U_CD|count[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_div:U_CD|count[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk50MHz ; Rise       ; clk_div:U_CD|count[9]          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_div:U_CD|clk_hz            ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_div:U_CD|count[0]          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_div:U_CD|count[10]         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_div:U_CD|count[11]         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_div:U_CD|count[12]         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_div:U_CD|count[13]         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_div:U_CD|count[1]          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_div:U_CD|count[2]          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_div:U_CD|count[4]          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_div:U_CD|count[6]          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_div:U_CD|count[9]          ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_div:U_CD|count[14]         ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_div:U_CD|count[3]          ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_div:U_CD|count[5]          ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_div:U_CD|count[7]          ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk_div:U_CD|count[8]          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk50MHz~input|o               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CD|clk_hz|clk                ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CD|count[0]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CD|count[10]|clk             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CD|count[11]|clk             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CD|count[12]|clk             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CD|count[13]|clk             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CD|count[14]|clk             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CD|count[1]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CD|count[2]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CD|count[3]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CD|count[4]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CD|count[5]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CD|count[6]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CD|count[7]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CD|count[8]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; U_CD|count[9]|clk              ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk50MHz~inputclkctrl|inclk[0] ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk50MHz~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; clk50MHz~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk50MHz ; Rise       ; clk50MHz~input|i               ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_div:U_CD|count[0]          ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_div:U_CD|count[10]         ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_div:U_CD|count[11]         ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_div:U_CD|count[12]         ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_div:U_CD|count[13]         ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_div:U_CD|count[14]         ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_div:U_CD|count[1]          ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_div:U_CD|count[2]          ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_div:U_CD|count[3]          ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_div:U_CD|count[4]          ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_div:U_CD|count[5]          ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_div:U_CD|count[6]          ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_div:U_CD|count[7]          ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_div:U_CD|count[8]          ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_div:U_CD|count[9]          ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk50MHz ; Rise       ; clk_div:U_CD|clk_hz            ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; clk50MHz~inputclkctrl|inclk[0] ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; clk50MHz~inputclkctrl|outclk   ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CD|count[14]|clk             ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CD|count[3]|clk              ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CD|count[5]|clk              ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CD|count[7]|clk              ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CD|count[8]|clk              ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CD|clk_hz|clk                ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CD|count[0]|clk              ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CD|count[10]|clk             ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CD|count[11]|clk             ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CD|count[12]|clk             ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CD|count[13]|clk             ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CD|count[1]|clk              ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CD|count[2]|clk              ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CD|count[4]|clk              ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CD|count[6]|clk              ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; U_CD|count[9]|clk              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk50MHz ; Rise       ; clk50MHz~input|o               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div:U_CD|clk_hz'                                                             ;
+--------+--------------+----------------+------------------+---------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+---------------------+------------+------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:U_CD|clk_hz ; Rise       ; count[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:U_CD|clk_hz ; Rise       ; count[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:U_CD|clk_hz ; Rise       ; count[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:U_CD|clk_hz ; Rise       ; count[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:U_CD|clk_hz ; Rise       ; count[4]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:U_CD|clk_hz ; Rise       ; count[5]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:U_CD|clk_hz ; Rise       ; count[6]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:U_CD|clk_hz ; Rise       ; count[7]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:U_CD|clk_hz ; Rise       ; count[8]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:U_CD|clk_hz ; Rise       ; count[9]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:U_CD|clk_hz ; Rise       ; temp_out                     ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[2]                     ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[8]                     ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[9]                     ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; temp_out                     ;
; 0.255  ; 0.439        ; 0.184          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[0]                     ;
; 0.255  ; 0.439        ; 0.184          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[1]                     ;
; 0.255  ; 0.439        ; 0.184          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[3]                     ;
; 0.255  ; 0.439        ; 0.184          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[4]                     ;
; 0.255  ; 0.439        ; 0.184          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[5]                     ;
; 0.255  ; 0.439        ; 0.184          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[6]                     ;
; 0.255  ; 0.439        ; 0.184          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[7]                     ;
; 0.340  ; 0.556        ; 0.216          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[0]                     ;
; 0.340  ; 0.556        ; 0.216          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[1]                     ;
; 0.340  ; 0.556        ; 0.216          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[3]                     ;
; 0.340  ; 0.556        ; 0.216          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[4]                     ;
; 0.340  ; 0.556        ; 0.216          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[5]                     ;
; 0.340  ; 0.556        ; 0.216          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[6]                     ;
; 0.340  ; 0.556        ; 0.216          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[7]                     ;
; 0.353  ; 0.569        ; 0.216          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[2]                     ;
; 0.353  ; 0.569        ; 0.216          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[8]                     ;
; 0.353  ; 0.569        ; 0.216          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[9]                     ;
; 0.353  ; 0.569        ; 0.216          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; temp_out                     ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[2]|clk                 ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[8]|clk                 ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[9]|clk                 ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; temp_out|clk                 ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[0]|clk                 ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[1]|clk                 ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[3]|clk                 ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[4]|clk                 ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[5]|clk                 ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[6]|clk                 ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; count[7]|clk                 ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; U_CD|clk_hz~clkctrl|inclk[0] ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; U_CD|clk_hz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; U_CD|clk_hz|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_CD|clk_hz ; Rise       ; U_CD|clk_hz|q                ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; U_CD|clk_hz~clkctrl|inclk[0] ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; U_CD|clk_hz~clkctrl|outclk   ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[0]|clk                 ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[1]|clk                 ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[3]|clk                 ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[4]|clk                 ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[5]|clk                 ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[6]|clk                 ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[7]|clk                 ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[2]|clk                 ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[8]|clk                 ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; count[9]|clk                 ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; clk_div:U_CD|clk_hz ; Rise       ; temp_out|clk                 ;
+--------+--------------+----------------+------------------+---------------------+------------+------------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; button_n  ; clk_div:U_CD|clk_hz ; 1.300 ; 1.895 ; Rise       ; clk_div:U_CD|clk_hz ;
+-----------+---------------------+-------+-------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; button_n  ; clk_div:U_CD|clk_hz ; -0.430 ; -0.977 ; Rise       ; clk_div:U_CD|clk_hz ;
+-----------+---------------------+--------+--------+------------+---------------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; clk_out   ; clk_div:U_CD|clk_hz ; 3.208 ; 3.239 ; Rise       ; clk_div:U_CD|clk_hz ;
+-----------+---------------------+-------+-------+------------+---------------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; clk_out   ; clk_div:U_CD|clk_hz ; 3.126 ; 3.156 ; Rise       ; clk_div:U_CD|clk_hz ;
+-----------+---------------------+-------+-------+------------+---------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                ;
+----------------------+---------+--------+----------+---------+---------------------+
; Clock                ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack     ; -2.075  ; -0.124 ; N/A      ; N/A     ; -3.000              ;
;  clk50MHz            ; -2.075  ; -0.124 ; N/A      ; N/A     ; -3.000              ;
;  clk_div:U_CD|clk_hz ; -1.348  ; 0.263  ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS      ; -30.747 ; -0.124 ; 0.0      ; 0.0     ; -30.891             ;
;  clk50MHz            ; -17.499 ; -0.124 ; N/A      ; N/A     ; -19.891             ;
;  clk_div:U_CD|clk_hz ; -13.248 ; 0.000  ; N/A      ; N/A     ; -11.000             ;
+----------------------+---------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; button_n  ; clk_div:U_CD|clk_hz ; 2.383 ; 2.844 ; Rise       ; clk_div:U_CD|clk_hz ;
+-----------+---------------------+-------+-------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Hold Times                                                                           ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; button_n  ; clk_div:U_CD|clk_hz ; -0.430 ; -0.977 ; Rise       ; clk_div:U_CD|clk_hz ;
+-----------+---------------------+--------+--------+------------+---------------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; clk_out   ; clk_div:U_CD|clk_hz ; 5.436 ; 5.412 ; Rise       ; clk_div:U_CD|clk_hz ;
+-----------+---------------------+-------+-------+------------+---------------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; clk_out   ; clk_div:U_CD|clk_hz ; 3.126 ; 3.156 ; Rise       ; clk_div:U_CD|clk_hz ;
+-----------+---------------------+-------+-------+------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; clk_out       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; button_n                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk50MHz                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; clk_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; clk_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------+
; Setup Transfers                                                                       ;
+---------------------+---------------------+----------+----------+----------+----------+
; From Clock          ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------+---------------------+----------+----------+----------+----------+
; clk50MHz            ; clk50MHz            ; 225      ; 0        ; 0        ; 0        ;
; clk_div:U_CD|clk_hz ; clk50MHz            ; 1        ; 1        ; 0        ; 0        ;
; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 165      ; 0        ; 0        ; 0        ;
+---------------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------+
; Hold Transfers                                                                        ;
+---------------------+---------------------+----------+----------+----------+----------+
; From Clock          ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------+---------------------+----------+----------+----------+----------+
; clk50MHz            ; clk50MHz            ; 225      ; 0        ; 0        ; 0        ;
; clk_div:U_CD|clk_hz ; clk50MHz            ; 1        ; 1        ; 0        ; 0        ;
; clk_div:U_CD|clk_hz ; clk_div:U_CD|clk_hz ; 165      ; 0        ; 0        ; 0        ;
+---------------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 38    ; 38   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sun Feb 14 00:42:27 2016
Info: Command: quartus_sta clk_gen -c clk_gen
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'clk_gen.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_div:U_CD|clk_hz clk_div:U_CD|clk_hz
    Info (332105): create_clock -period 1.000 -name clk50MHz clk50MHz
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.075
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.075             -17.499 clk50MHz 
    Info (332119):    -1.348             -13.248 clk_div:U_CD|clk_hz 
Info (332146): Worst-case hold slack is 0.012
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.012               0.000 clk50MHz 
    Info (332119):     0.498               0.000 clk_div:U_CD|clk_hz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -19.000 clk50MHz 
    Info (332119):    -1.000             -11.000 clk_div:U_CD|clk_hz 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.806
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.806             -13.826 clk50MHz 
    Info (332119):    -1.120             -10.889 clk_div:U_CD|clk_hz 
Info (332146): Worst-case hold slack is 0.002
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.002               0.000 clk50MHz 
    Info (332119):     0.449               0.000 clk_div:U_CD|clk_hz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -19.000 clk50MHz 
    Info (332119):    -1.000             -11.000 clk_div:U_CD|clk_hz 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.748
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.748              -3.593 clk50MHz 
    Info (332119):    -0.296              -2.444 clk_div:U_CD|clk_hz 
Info (332146): Worst-case hold slack is -0.124
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.124              -0.124 clk50MHz 
    Info (332119):     0.263               0.000 clk_div:U_CD|clk_hz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -19.891 clk50MHz 
    Info (332119):    -1.000             -11.000 clk_div:U_CD|clk_hz 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 559 megabytes
    Info: Processing ended: Sun Feb 14 00:42:29 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


