<h1 align="center"> üíªPractica 4 </h1>

<h1 align="center"> Segmentaci√≥n de cauce en procesador RISC</h1>

1 ) Muchas instrucciones comunes en procesadores con arquitectura CISC no forman parte del repertorio de instrucciones del MIPS64, pero pueden implementarse haciendo uso de una √∫nica instrucci√≥n. Evaluar las siguientes instrucciones, indicar qu√© tarea realizan y cu√°l seria su equivalente en el lenguaje assembly del x86. [Resoluci√≥n](#Ejercicio_1)

```s
a) dadd r1, r2, r0
b) daddi r3, r0, 5
c) dsub r4, r4, r4
d) daddi r5, r5, -1
e) xori r6, r6, 0xffffffffffffffff
```


2 ) El siguiente programa intercambia el contenido de dos palabras de la memoria de datos, etiquetadas A y B. 

```s
.data
    A: .word 1
    B: .word 2
.code
    ld r1, A(r0)
    ld r2, B(r0)
    sd r2, A(r0)
    sd r1, B(r0)
halt
```

a ) Ejecutarlo en el simulador con la opci√≥n Configure/Enable Forwarding deshabilitada. Analizar paso a paso su funcionamiento, examinar las distintas ventanas que se muestran en el simulador y responder: [Resoluci√≥n](#Ejercicio_2a)

- ¬øQu√© instrucci√≥n est√° generando atascos ***(stalls)*** en el cause ***(√≥ pipeline)*** y por qu√©?
- ¬øQu√© tipo de ```stall``` es el que aparece?
- ¬øCu√°l es el promedio de Ciclor por instrucciones ***(CPI)*** en la ejecuci√≥n de este programa bajo esta configuraci√≥n?

b ) Una forma de solucionar los atascos por dependencia de datos es utilizando el Adelantamiento de Operandos o Forwarding. [Resoluci√≥n](#Ejercicio_2b)

Ejecutar nuevamente el programa anterior con la opci√≥n Enable Forwarding habilitada y responder:

- ¬øPor que no se presenta ning√∫n atasco en este caso? Explicar la mejora.
- ¬øQu√© indica el color de los registros en la ventana ***Register*** durante la ejecuci√≥n?
- ¬øCu√°l es el promedio de Ciclos Por Instruccion ***(CPI)*** en este caso? Comparar con el anterior

3 ) Analizar el siguiente programa con el simulador MIPS64:  

```s
.data
    A: .word 1
    B: .word 3
.code
    ld r1, A(r0)
    ld r2, B(r0)
    loop: dsll r1, r1, 1
    daddi r2, r2, -1
    bnez r2, loop
halt
```

a ) Ejecutar el programa con Forwarding habilitado y responder: [Resoluci√≥n](#Ejercicio_3a)

- ¬øPor qu√© se presentan atascos tipo RAW?
- Branch Taken es otro tipo de atasco que aparece. ¬øQu√© significa? ¬øPor qu√© se produce?
- ¬øCu√°ntos CPI tiene la ejecuci√≥n de este programa? Tomar nota del n√∫mero de ciclos, cantidad de instrucciones y CPI.

b ) Ejecutar ahora el programa deshabilitando el Forwarding y responder: [Resoluci√≥n](#Ejercicio_3b)

- ¬øQu√© instrucciones generan los atascos tipo RAW y por qu√©? ¬øEn qu√© etapa del cauce se produce el atasco en cada caso y durante cu√°ntos ciclos?
- Los Branch Taken Stalls se siguen generando. ¬øQu√© cantidad de ciclos dura este atasco en cada vuelta del lazo ***loop***?
 
Comparar con la ejecuci√≥n con Forwarding y explicar la diferencia.

- ¬øCu√°ntos CPI tiene la ejecuci√≥n del programa en este caso? Comparar n√∫mero de ciclos, cantidad de instrucciones y CPI con el caso con Forwarding.

c ) Reordenar las instrucciones para que la cantidad de RAW sea ‚Äû0‚Äü en la ejecuci√≥n del programa (Forwarding habilitado)

d ) Modificar el programa para que almacene en un arreglo en memoria de datos los contenidos parciales del registro r1 ¬øQu√© significado tienen los elementos de la tabla que se genera?


4 ) Dado el siguiente programa [Resoluci√≥n](#Ejercicio_4)

```s
.data
    tabla: .word 20, 1, 14, 3, 2, 58, 18, 7, 12, 11
    num: .word 7
    long: .word 10
.code
    ld r1, long(r0)
    ld r2, num(r0)
    dadd r3, r0, r0
    dadd r10, r0, r0
    loop: ld r4, tabla(r3)
    beq r4, r2, listo
    daddi r1, r1, -1
    daddi r3, r3, 8
    bnez r1, loop
    j fin
    listo: daddi r10, r0, 1
fin: halt
```

a ) Ejecutar en simulador con Forwarding habilitado. ¬øQu√© tarea realiza? ¬øCu√°l es el resultado y d√≥nde queda indicado?

b) Re-Ejecutar el programa con la opci√≥n Configure/Enable Branch Target Buffer habilitada. Explicar la ventaja de usar este m√©todo y c√≥mo trabaja.

c) Confeccionar una tabla que compare n√∫mero de ciclos, CPI, RAWs y Branch Taken Stalls para los dos casos anteriores.

5 ) El siguiente programa multiplica por 2 los elementos de un arreglo llamado datos y genera un nuevo arreglo llamado res. Ejecutar el programa en el simulador winmips64 con la opci√≥n Delay Slot habilitada. [Resoluci√≥n](#Ejercicio_5)

```s
.data
    cant: .word 8
    datos: .word 1, 2, 3, 4, 5, 6, 7, 8
    res: .word 0
.code
    dadd r1, r0, r0
    ld r2, cant(r0)
    loop: ld r3, datos(r1)
    daddi r2, r2, -1
    dsll r3, r3, 1
    sd r3, res(r1)
    daddi r1, r1, 8
    bnez r2, loop
    nop
halt
```

a ) ¬øQu√© efecto tiene habilitar la opci√≥n Delay Slot (salto retardado)?.

b ) ¬øCon qu√© fin se incluye la instrucci√≥n NOP? ¬øQu√© suceder√≠a si no estuviera?.

c ) Tomar nota de la cantidad de ciclos, la cantidad de instrucciones y los CPI luego de ejecutar el programa.

d ) Modificar el programa para aprovechar el ‚ÄûDelay Slot‚Äü ejecutando una instrucci√≥n √∫til. Simular y comparar n√∫mero de ciclos, instrucciones y CPI obtenidos con los de la versi√≥n anterior.

6 ) Escribir un programa que lea tres n√∫meros enteros A, B y C de la memoria de datos y determine cu√°ntos de ellos son iguales entre s√≠ (0, 2 o 3). El resultado debe quedar almacenado en la direcci√≥n de memoria D. [Resoluci√≥n](#Ejercicio_6)

7 ) Escribir un programa que recorra una TABLA de diez n√∫meros enteros y determine cu√°ntos elementos son mayores que X. [Resoluci√≥n](#Ejercicio_7)

El resultado debe almacenarse en una direcci√≥n etiquetada CANT. El programa debe generar adem√°s otro arreglo llamado RES cuyos elementos sean ceros y unos. Un ‚Äû1‚Äü indicar√° que el entero correspondiente en el arreglo TABLA es mayor que X, mientras que un ‚Äû0‚Äü indicar√° que es menor o igual.

8 ) Escribir un programa que multiplique dos n√∫meros enteros utilizando sumas repetidas (similar a Ejercicio 6 o 7 de la Pr√°ctica 1). El programa debe estar optimizado para su ejecuci√≥n con la opci√≥n Delay Slot habilitada. [Resoluci√≥n](#Ejercicio_8)


Ejercicio_1
===========
```s
# dadd r1, r2, r0   R1 = R2 + R0
# daddi r3, r0, 5   R3 = R0 + 5
# dsub r4, r4, r4   R4 = R4 - R4
# daddi r5, r5, -1  R5 = R5 + -1
# xori r6, r6, 0xffffffffffffffff  R6 = R6 XOR 0xffffffffffffffff
```

Ejercicio_2a
============

- ¬øQu√© instrucci√≥n est√° generando atascos ***(stalls)*** en el cause ***(√≥ pipeline)*** y por qu√©?

La instrucci√≥n ```SD R2, A(r0)``` almacena en la direcci√≥n de memoria ***A*** el valor contenido en el registro ***R2***, mientras que la instrucci√≥n  anterior ```LD R2, B(r0)``` carga desde la direcci√≥n de memoria ***B*** el contenido de esa posici√≥n en el registro ***R2***.

Cuando fordwarding no est√° habilitado la instrucci√≥n ```SD R2, A(r0)``` que en la etapa ***ID*** trata de leer el contenido de ***R2***, pero dicho contenido no estar√° disponible hasta que la instrucci√≥n anterior ```LD R2, B(r0)``` llegue a la etapa ***WB***.

Y debido a esto se genera un atasco en la etapa ***ID*** donde se procesa la instrucci√≥n ```SD R2, A(r0)``` retrasando la salida de la etapa ***(con RAWs)*** a la espera del contenido del registro. Esto adem√°s genera que la instrucci√≥n posterior ```SD R1, B(r0)``` deba permanecer en la etapa ***IF*** sin poder avanzar a la etapa ***ID*** (el pipeline se detuvo) como se puede ver en la imagen.

Tener en cuenta que en la primera mitad de la etapa ***WB*** se escribe el contenido en ***R2*** y en el segundo ***RAW*** se lee el contenido de dicho registro.

![image](https://user-images.githubusercontent.com/55964635/140976382-6b7297b5-732f-42e8-ad5b-c9b1ee52a9ea.png)

- Branch Taken es otro tipo de atasco que aparece. ¬øQu√© significa? ¬øPor qu√© se produce?

Aparecen atascos de tipo ***RAW (Read After Write)*** causado por una dependencia de datos, en este caso intenta leer un dato antes que est√© guardado en el registro. Ser√°n dos atascos, equivalentes a dos ciclos hasta que ```LD R2, B(r0)``` salga de la estapa ***WB***.

- ¬øCu√°ntos CPI tiene la ejecuci√≥n de este programa? Tomar nota del n√∫mero de ciclos, cantidad de instrucciones y CPI.

El ***CPI*** de la ejecuci√≥n de este programa es de 2.2

<table>
<tr>
<td> Ejecuci√≥n </td> <td> Funciones </td>
</tr>
<tr>
<td>
 
![image](https://user-images.githubusercontent.com/55964635/140979278-78e2e908-83cc-4ee5-9544-b9d857686baa.png)
    
</td>
<td>
 

Ciclos por instrucci√≥n (CPI) = 2,2
    
Espera por dependencia de datos (RAW) = 2
 
</td>
</tr>
 
</table>

Ejercicio_2b
============

Con la opci√≥n forwarding habilitada el dato contenido en el registro R2 podr√° ser le√≠do por la instrucci√≥n ```SD R2, A(r0)``` cuando la instrucci√≥n ```LD R2, B(r0)``` se encuentra finalizando la etapa ***MEM***. La instrucci√≥n ```SD R2, A(r0)``` no tiene que esperar a que la instrucci√≥n ```LD R2, B(r0)``` salga de la etapa ***WB***. De esta manera no aparecen atascos del tipo ***RAW***.

![image](https://user-images.githubusercontent.com/55964635/140980974-2d170779-38ae-4b28-8594-03465e485b71.png)


Ejercicio_3a
============

- ¬øPor qu√© se presentan atascos tipo RAW?

Se presentan atasco por dependencia de datos de tipo ***RAW*** causado por la instrucci√≥n ***BNEZ R2***, loop al procesarse en la etapa ***ID***. Esta instrucci√≥n necesita del contenido del registro ***R2*** que est√° siendo utilizado por la instrucci√≥n ***DADDI R2,R2, -1*** en la etapa EX sin salir a√∫n de esta.

- Branch Taken es otro tipo de atasco que aparece. ¬øQu√© significa? ¬øPor qu√© se produce?

El atasco de tipo ***Branch Taken Stalls (BTS)***, ocurre como concecuencia de la ejecuci√≥n incorrecta de la instrucci√≥n siguiente a una instrucci√≥n condicional. Esto se debe a que la condici√≥n a evaluar tarda algunos ciclos en ser ejecutada, mientras que durante esos ciclos siguen entrando nuevas instrucciones al pipeline. Luego de evaluada la condici√≥n si la instrucci√≥n posterior a √©sta que se ejecut√≥ no es la que deb√≠a ser ejecutada, su ejecuci√≥n se trunca y se ejecuta la que est√° en el lugar de memoria indicada por la etiqueta en la instrucci√≥n condicional.



Ejercicio_3b
============



Ejercicio_4
===========

Ejercicio_5
===========

Ejercicio_6
===========

Ejercicio_7
===========

Ejercicio_8
===========


