Classic Timing Analyzer report for reg_group
Fri Dec 24 15:43:49 2021
Quartus II Version 9.0 Build 184 04/29/2009 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. tsu
  7. tco
  8. tpd
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                    ;
+------------------------------+-------+---------------+-------------+---------+------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From    ; To   ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+---------+------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 7.809 ns    ; rwba[0] ; a[7] ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 13.016 ns   ; a[5]    ; s[5] ; clk        ; --       ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 16.681 ns   ; rwba[0] ; d[3] ; --         ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -0.211 ns   ; i[0]    ; c[0] ; --         ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;             ;         ;      ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+---------+------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2C5T144C8        ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------+
; tsu                                                           ;
+-------+--------------+------------+---------+------+----------+
; Slack ; Required tsu ; Actual tsu ; From    ; To   ; To Clock ;
+-------+--------------+------------+---------+------+----------+
; N/A   ; None         ; 7.809 ns   ; rwba[0] ; a[2] ; clk      ;
; N/A   ; None         ; 7.809 ns   ; rwba[0] ; a[3] ; clk      ;
; N/A   ; None         ; 7.809 ns   ; rwba[0] ; a[4] ; clk      ;
; N/A   ; None         ; 7.809 ns   ; rwba[0] ; a[5] ; clk      ;
; N/A   ; None         ; 7.809 ns   ; rwba[0] ; a[7] ; clk      ;
; N/A   ; None         ; 7.561 ns   ; rwba[0] ; b[2] ; clk      ;
; N/A   ; None         ; 7.561 ns   ; rwba[0] ; b[3] ; clk      ;
; N/A   ; None         ; 7.561 ns   ; rwba[0] ; b[4] ; clk      ;
; N/A   ; None         ; 7.561 ns   ; rwba[0] ; b[5] ; clk      ;
; N/A   ; None         ; 7.561 ns   ; rwba[0] ; b[6] ; clk      ;
; N/A   ; None         ; 7.561 ns   ; rwba[0] ; b[7] ; clk      ;
; N/A   ; None         ; 7.353 ns   ; rwba[0] ; c[0] ; clk      ;
; N/A   ; None         ; 7.353 ns   ; rwba[0] ; c[1] ; clk      ;
; N/A   ; None         ; 7.353 ns   ; rwba[0] ; c[2] ; clk      ;
; N/A   ; None         ; 7.353 ns   ; rwba[0] ; c[3] ; clk      ;
; N/A   ; None         ; 7.353 ns   ; rwba[0] ; c[4] ; clk      ;
; N/A   ; None         ; 7.353 ns   ; rwba[0] ; c[5] ; clk      ;
; N/A   ; None         ; 7.353 ns   ; rwba[0] ; c[6] ; clk      ;
; N/A   ; None         ; 7.353 ns   ; rwba[0] ; c[7] ; clk      ;
; N/A   ; None         ; 7.251 ns   ; rwba[0] ; b[0] ; clk      ;
; N/A   ; None         ; 7.251 ns   ; rwba[0] ; b[1] ; clk      ;
; N/A   ; None         ; 7.166 ns   ; rwba[0] ; a[0] ; clk      ;
; N/A   ; None         ; 7.166 ns   ; rwba[0] ; a[1] ; clk      ;
; N/A   ; None         ; 7.166 ns   ; rwba[0] ; a[6] ; clk      ;
; N/A   ; None         ; 6.352 ns   ; rwba[1] ; a[2] ; clk      ;
; N/A   ; None         ; 6.352 ns   ; rwba[1] ; a[3] ; clk      ;
; N/A   ; None         ; 6.352 ns   ; rwba[1] ; a[4] ; clk      ;
; N/A   ; None         ; 6.352 ns   ; rwba[1] ; a[5] ; clk      ;
; N/A   ; None         ; 6.352 ns   ; rwba[1] ; a[7] ; clk      ;
; N/A   ; None         ; 6.028 ns   ; i[4]    ; b[4] ; clk      ;
; N/A   ; None         ; 6.028 ns   ; i[4]    ; c[4] ; clk      ;
; N/A   ; None         ; 6.021 ns   ; rwba[1] ; b[2] ; clk      ;
; N/A   ; None         ; 6.021 ns   ; rwba[1] ; b[3] ; clk      ;
; N/A   ; None         ; 6.021 ns   ; rwba[1] ; b[4] ; clk      ;
; N/A   ; None         ; 6.021 ns   ; rwba[1] ; b[5] ; clk      ;
; N/A   ; None         ; 6.021 ns   ; rwba[1] ; b[6] ; clk      ;
; N/A   ; None         ; 6.021 ns   ; rwba[1] ; b[7] ; clk      ;
; N/A   ; None         ; 5.943 ns   ; rwba[1] ; c[0] ; clk      ;
; N/A   ; None         ; 5.943 ns   ; rwba[1] ; c[1] ; clk      ;
; N/A   ; None         ; 5.943 ns   ; rwba[1] ; c[2] ; clk      ;
; N/A   ; None         ; 5.943 ns   ; rwba[1] ; c[3] ; clk      ;
; N/A   ; None         ; 5.943 ns   ; rwba[1] ; c[4] ; clk      ;
; N/A   ; None         ; 5.943 ns   ; rwba[1] ; c[5] ; clk      ;
; N/A   ; None         ; 5.943 ns   ; rwba[1] ; c[6] ; clk      ;
; N/A   ; None         ; 5.943 ns   ; rwba[1] ; c[7] ; clk      ;
; N/A   ; None         ; 5.711 ns   ; rwba[1] ; b[0] ; clk      ;
; N/A   ; None         ; 5.711 ns   ; rwba[1] ; b[1] ; clk      ;
; N/A   ; None         ; 5.709 ns   ; rwba[1] ; a[0] ; clk      ;
; N/A   ; None         ; 5.709 ns   ; rwba[1] ; a[1] ; clk      ;
; N/A   ; None         ; 5.709 ns   ; rwba[1] ; a[6] ; clk      ;
; N/A   ; None         ; 5.623 ns   ; i[4]    ; a[4] ; clk      ;
; N/A   ; None         ; 4.716 ns   ; i[5]    ; b[5] ; clk      ;
; N/A   ; None         ; 4.714 ns   ; i[5]    ; c[5] ; clk      ;
; N/A   ; None         ; 4.694 ns   ; i[5]    ; a[5] ; clk      ;
; N/A   ; None         ; 4.685 ns   ; i[3]    ; b[3] ; clk      ;
; N/A   ; None         ; 4.683 ns   ; i[3]    ; c[3] ; clk      ;
; N/A   ; None         ; 4.670 ns   ; i[3]    ; a[3] ; clk      ;
; N/A   ; None         ; 4.641 ns   ; i[7]    ; b[7] ; clk      ;
; N/A   ; None         ; 4.640 ns   ; i[7]    ; c[7] ; clk      ;
; N/A   ; None         ; 4.623 ns   ; i[7]    ; a[7] ; clk      ;
; N/A   ; None         ; 4.604 ns   ; i[2]    ; b[2] ; clk      ;
; N/A   ; None         ; 4.604 ns   ; i[2]    ; c[2] ; clk      ;
; N/A   ; None         ; 4.590 ns   ; i[2]    ; a[2] ; clk      ;
; N/A   ; None         ; 4.264 ns   ; i[6]    ; c[6] ; clk      ;
; N/A   ; None         ; 4.262 ns   ; i[6]    ; b[6] ; clk      ;
; N/A   ; None         ; 4.232 ns   ; i[6]    ; a[6] ; clk      ;
; N/A   ; None         ; 2.250 ns   ; we      ; a[2] ; clk      ;
; N/A   ; None         ; 2.250 ns   ; we      ; a[3] ; clk      ;
; N/A   ; None         ; 2.250 ns   ; we      ; a[4] ; clk      ;
; N/A   ; None         ; 2.250 ns   ; we      ; a[5] ; clk      ;
; N/A   ; None         ; 2.250 ns   ; we      ; a[7] ; clk      ;
; N/A   ; None         ; 1.920 ns   ; we      ; b[2] ; clk      ;
; N/A   ; None         ; 1.920 ns   ; we      ; b[3] ; clk      ;
; N/A   ; None         ; 1.920 ns   ; we      ; b[4] ; clk      ;
; N/A   ; None         ; 1.920 ns   ; we      ; b[5] ; clk      ;
; N/A   ; None         ; 1.920 ns   ; we      ; b[6] ; clk      ;
; N/A   ; None         ; 1.920 ns   ; we      ; b[7] ; clk      ;
; N/A   ; None         ; 1.837 ns   ; we      ; c[0] ; clk      ;
; N/A   ; None         ; 1.837 ns   ; we      ; c[1] ; clk      ;
; N/A   ; None         ; 1.837 ns   ; we      ; c[2] ; clk      ;
; N/A   ; None         ; 1.837 ns   ; we      ; c[3] ; clk      ;
; N/A   ; None         ; 1.837 ns   ; we      ; c[4] ; clk      ;
; N/A   ; None         ; 1.837 ns   ; we      ; c[5] ; clk      ;
; N/A   ; None         ; 1.837 ns   ; we      ; c[6] ; clk      ;
; N/A   ; None         ; 1.837 ns   ; we      ; c[7] ; clk      ;
; N/A   ; None         ; 1.610 ns   ; we      ; b[0] ; clk      ;
; N/A   ; None         ; 1.610 ns   ; we      ; b[1] ; clk      ;
; N/A   ; None         ; 1.607 ns   ; we      ; a[0] ; clk      ;
; N/A   ; None         ; 1.607 ns   ; we      ; a[1] ; clk      ;
; N/A   ; None         ; 1.607 ns   ; we      ; a[6] ; clk      ;
; N/A   ; None         ; 0.876 ns   ; i[1]    ; b[1] ; clk      ;
; N/A   ; None         ; 0.875 ns   ; i[1]    ; a[1] ; clk      ;
; N/A   ; None         ; 0.839 ns   ; i[0]    ; b[0] ; clk      ;
; N/A   ; None         ; 0.835 ns   ; i[0]    ; a[0] ; clk      ;
; N/A   ; None         ; 0.541 ns   ; i[1]    ; c[1] ; clk      ;
; N/A   ; None         ; 0.477 ns   ; i[0]    ; c[0] ; clk      ;
+-------+--------------+------------+---------+------+----------+


+--------------------------------------------------------------+
; tco                                                          ;
+-------+--------------+------------+------+------+------------+
; Slack ; Required tco ; Actual tco ; From ; To   ; From Clock ;
+-------+--------------+------------+------+------+------------+
; N/A   ; None         ; 13.016 ns  ; a[5] ; s[5] ; clk        ;
; N/A   ; None         ; 12.735 ns  ; b[3] ; d[3] ; clk        ;
; N/A   ; None         ; 12.545 ns  ; a[3] ; s[3] ; clk        ;
; N/A   ; None         ; 12.221 ns  ; a[2] ; s[2] ; clk        ;
; N/A   ; None         ; 12.089 ns  ; a[6] ; s[6] ; clk        ;
; N/A   ; None         ; 12.087 ns  ; b[5] ; s[5] ; clk        ;
; N/A   ; None         ; 11.846 ns  ; b[4] ; d[4] ; clk        ;
; N/A   ; None         ; 11.726 ns  ; a[3] ; d[3] ; clk        ;
; N/A   ; None         ; 11.674 ns  ; b[2] ; d[2] ; clk        ;
; N/A   ; None         ; 11.518 ns  ; b[3] ; s[3] ; clk        ;
; N/A   ; None         ; 11.392 ns  ; b[6] ; d[6] ; clk        ;
; N/A   ; None         ; 11.228 ns  ; c[0] ; d[0] ; clk        ;
; N/A   ; None         ; 11.204 ns  ; a[4] ; s[4] ; clk        ;
; N/A   ; None         ; 11.146 ns  ; c[6] ; d[6] ; clk        ;
; N/A   ; None         ; 11.131 ns  ; a[2] ; d[2] ; clk        ;
; N/A   ; None         ; 11.115 ns  ; b[2] ; s[2] ; clk        ;
; N/A   ; None         ; 11.111 ns  ; b[6] ; s[6] ; clk        ;
; N/A   ; None         ; 11.094 ns  ; c[2] ; d[2] ; clk        ;
; N/A   ; None         ; 11.055 ns  ; a[7] ; s[7] ; clk        ;
; N/A   ; None         ; 10.995 ns  ; a[4] ; d[4] ; clk        ;
; N/A   ; None         ; 10.957 ns  ; b[0] ; d[0] ; clk        ;
; N/A   ; None         ; 10.867 ns  ; c[3] ; d[3] ; clk        ;
; N/A   ; None         ; 10.836 ns  ; a[6] ; d[6] ; clk        ;
; N/A   ; None         ; 10.796 ns  ; b[1] ; d[1] ; clk        ;
; N/A   ; None         ; 10.717 ns  ; a[0] ; d[0] ; clk        ;
; N/A   ; None         ; 10.605 ns  ; b[5] ; d[5] ; clk        ;
; N/A   ; None         ; 10.554 ns  ; a[1] ; d[1] ; clk        ;
; N/A   ; None         ; 10.552 ns  ; c[6] ; s[6] ; clk        ;
; N/A   ; None         ; 10.468 ns  ; c[3] ; s[3] ; clk        ;
; N/A   ; None         ; 10.408 ns  ; c[5] ; s[5] ; clk        ;
; N/A   ; None         ; 10.320 ns  ; c[1] ; d[1] ; clk        ;
; N/A   ; None         ; 10.241 ns  ; b[4] ; s[4] ; clk        ;
; N/A   ; None         ; 10.069 ns  ; c[2] ; s[2] ; clk        ;
; N/A   ; None         ; 9.767 ns   ; c[4] ; d[4] ; clk        ;
; N/A   ; None         ; 9.763 ns   ; b[7] ; d[7] ; clk        ;
; N/A   ; None         ; 9.712 ns   ; a[0] ; s[0] ; clk        ;
; N/A   ; None         ; 9.682 ns   ; b[7] ; s[7] ; clk        ;
; N/A   ; None         ; 9.682 ns   ; c[4] ; s[4] ; clk        ;
; N/A   ; None         ; 9.645 ns   ; a[5] ; d[5] ; clk        ;
; N/A   ; None         ; 9.220 ns   ; a[7] ; d[7] ; clk        ;
; N/A   ; None         ; 9.164 ns   ; b[0] ; s[0] ; clk        ;
; N/A   ; None         ; 8.834 ns   ; c[5] ; d[5] ; clk        ;
; N/A   ; None         ; 8.634 ns   ; a[1] ; s[1] ; clk        ;
; N/A   ; None         ; 8.633 ns   ; c[7] ; s[7] ; clk        ;
; N/A   ; None         ; 8.392 ns   ; b[1] ; s[1] ; clk        ;
; N/A   ; None         ; 8.074 ns   ; c[7] ; d[7] ; clk        ;
; N/A   ; None         ; 7.860 ns   ; c[0] ; s[0] ; clk        ;
; N/A   ; None         ; 7.530 ns   ; c[1] ; s[1] ; clk        ;
+-------+--------------+------------+------+------+------------+


+--------------------------------------------------------------+
; tpd                                                          ;
+-------+-------------------+-----------------+---------+------+
; Slack ; Required P2P Time ; Actual P2P Time ; From    ; To   ;
+-------+-------------------+-----------------+---------+------+
; N/A   ; None              ; 16.681 ns       ; rwba[0] ; d[3] ;
; N/A   ; None              ; 16.210 ns       ; rwba[0] ; d[6] ;
; N/A   ; None              ; 16.101 ns       ; rwba[0] ; d[0] ;
; N/A   ; None              ; 16.052 ns       ; rwba[0] ; d[2] ;
; N/A   ; None              ; 15.934 ns       ; rwba[0] ; d[1] ;
; N/A   ; None              ; 15.915 ns       ; rwba[0] ; d[4] ;
; N/A   ; None              ; 15.656 ns       ; raa[0]  ; s[5] ;
; N/A   ; None              ; 15.171 ns       ; raa[0]  ; s[6] ;
; N/A   ; None              ; 15.109 ns       ; raa[0]  ; s[3] ;
; N/A   ; None              ; 14.811 ns       ; raa[1]  ; s[6] ;
; N/A   ; None              ; 14.732 ns       ; raa[1]  ; s[3] ;
; N/A   ; None              ; 14.705 ns       ; raa[0]  ; s[2] ;
; N/A   ; None              ; 14.672 ns       ; raa[1]  ; s[5] ;
; N/A   ; None              ; 14.448 ns       ; rwba[1] ; d[0] ;
; N/A   ; None              ; 14.327 ns       ; raa[1]  ; s[2] ;
; N/A   ; None              ; 14.175 ns       ; rwba[0] ; d[5] ;
; N/A   ; None              ; 14.141 ns       ; rwba[0] ; d[7] ;
; N/A   ; None              ; 13.966 ns       ; rwba[1] ; d[6] ;
; N/A   ; None              ; 13.942 ns       ; raa[1]  ; s[4] ;
; N/A   ; None              ; 13.828 ns       ; raa[0]  ; s[4] ;
; N/A   ; None              ; 13.605 ns       ; rwba[1] ; d[2] ;
; N/A   ; None              ; 13.600 ns       ; rwba[1] ; d[3] ;
; N/A   ; None              ; 13.556 ns       ; rwba[1] ; d[4] ;
; N/A   ; None              ; 13.271 ns       ; raa[0]  ; s[7] ;
; N/A   ; None              ; 13.148 ns       ; rwba[1] ; d[1] ;
; N/A   ; None              ; 13.051 ns       ; raa[0]  ; s[0] ;
; N/A   ; None              ; 12.475 ns       ; raa[1]  ; s[7] ;
; N/A   ; None              ; 12.278 ns       ; raa[0]  ; s[1] ;
; N/A   ; None              ; 12.159 ns       ; rwba[1] ; d[5] ;
; N/A   ; None              ; 11.782 ns       ; raa[1]  ; s[1] ;
; N/A   ; None              ; 11.773 ns       ; rwba[1] ; d[7] ;
; N/A   ; None              ; 11.701 ns       ; raa[1]  ; s[0] ;
+-------+-------------------+-----------------+---------+------+


+---------------------------------------------------------------------+
; th                                                                  ;
+---------------+-------------+-----------+---------+------+----------+
; Minimum Slack ; Required th ; Actual th ; From    ; To   ; To Clock ;
+---------------+-------------+-----------+---------+------+----------+
; N/A           ; None        ; -0.211 ns ; i[0]    ; c[0] ; clk      ;
; N/A           ; None        ; -0.275 ns ; i[1]    ; c[1] ; clk      ;
; N/A           ; None        ; -0.569 ns ; i[0]    ; a[0] ; clk      ;
; N/A           ; None        ; -0.573 ns ; i[0]    ; b[0] ; clk      ;
; N/A           ; None        ; -0.609 ns ; i[1]    ; a[1] ; clk      ;
; N/A           ; None        ; -0.610 ns ; i[1]    ; b[1] ; clk      ;
; N/A           ; None        ; -1.341 ns ; we      ; a[0] ; clk      ;
; N/A           ; None        ; -1.341 ns ; we      ; a[1] ; clk      ;
; N/A           ; None        ; -1.341 ns ; we      ; a[6] ; clk      ;
; N/A           ; None        ; -1.344 ns ; we      ; b[0] ; clk      ;
; N/A           ; None        ; -1.344 ns ; we      ; b[1] ; clk      ;
; N/A           ; None        ; -1.571 ns ; we      ; c[0] ; clk      ;
; N/A           ; None        ; -1.571 ns ; we      ; c[1] ; clk      ;
; N/A           ; None        ; -1.571 ns ; we      ; c[2] ; clk      ;
; N/A           ; None        ; -1.571 ns ; we      ; c[3] ; clk      ;
; N/A           ; None        ; -1.571 ns ; we      ; c[4] ; clk      ;
; N/A           ; None        ; -1.571 ns ; we      ; c[5] ; clk      ;
; N/A           ; None        ; -1.571 ns ; we      ; c[6] ; clk      ;
; N/A           ; None        ; -1.571 ns ; we      ; c[7] ; clk      ;
; N/A           ; None        ; -1.654 ns ; we      ; b[2] ; clk      ;
; N/A           ; None        ; -1.654 ns ; we      ; b[3] ; clk      ;
; N/A           ; None        ; -1.654 ns ; we      ; b[4] ; clk      ;
; N/A           ; None        ; -1.654 ns ; we      ; b[5] ; clk      ;
; N/A           ; None        ; -1.654 ns ; we      ; b[6] ; clk      ;
; N/A           ; None        ; -1.654 ns ; we      ; b[7] ; clk      ;
; N/A           ; None        ; -1.984 ns ; we      ; a[2] ; clk      ;
; N/A           ; None        ; -1.984 ns ; we      ; a[3] ; clk      ;
; N/A           ; None        ; -1.984 ns ; we      ; a[4] ; clk      ;
; N/A           ; None        ; -1.984 ns ; we      ; a[5] ; clk      ;
; N/A           ; None        ; -1.984 ns ; we      ; a[7] ; clk      ;
; N/A           ; None        ; -3.966 ns ; i[6]    ; a[6] ; clk      ;
; N/A           ; None        ; -3.996 ns ; i[6]    ; b[6] ; clk      ;
; N/A           ; None        ; -3.998 ns ; i[6]    ; c[6] ; clk      ;
; N/A           ; None        ; -4.324 ns ; i[2]    ; a[2] ; clk      ;
; N/A           ; None        ; -4.338 ns ; i[2]    ; b[2] ; clk      ;
; N/A           ; None        ; -4.338 ns ; i[2]    ; c[2] ; clk      ;
; N/A           ; None        ; -4.357 ns ; i[7]    ; a[7] ; clk      ;
; N/A           ; None        ; -4.374 ns ; i[7]    ; c[7] ; clk      ;
; N/A           ; None        ; -4.375 ns ; i[7]    ; b[7] ; clk      ;
; N/A           ; None        ; -4.404 ns ; i[3]    ; a[3] ; clk      ;
; N/A           ; None        ; -4.417 ns ; i[3]    ; c[3] ; clk      ;
; N/A           ; None        ; -4.419 ns ; i[3]    ; b[3] ; clk      ;
; N/A           ; None        ; -4.428 ns ; i[5]    ; a[5] ; clk      ;
; N/A           ; None        ; -4.448 ns ; i[5]    ; c[5] ; clk      ;
; N/A           ; None        ; -4.450 ns ; i[5]    ; b[5] ; clk      ;
; N/A           ; None        ; -5.357 ns ; i[4]    ; a[4] ; clk      ;
; N/A           ; None        ; -5.443 ns ; rwba[1] ; a[0] ; clk      ;
; N/A           ; None        ; -5.443 ns ; rwba[1] ; a[1] ; clk      ;
; N/A           ; None        ; -5.443 ns ; rwba[1] ; a[6] ; clk      ;
; N/A           ; None        ; -5.445 ns ; rwba[1] ; b[0] ; clk      ;
; N/A           ; None        ; -5.445 ns ; rwba[1] ; b[1] ; clk      ;
; N/A           ; None        ; -5.677 ns ; rwba[1] ; c[0] ; clk      ;
; N/A           ; None        ; -5.677 ns ; rwba[1] ; c[1] ; clk      ;
; N/A           ; None        ; -5.677 ns ; rwba[1] ; c[2] ; clk      ;
; N/A           ; None        ; -5.677 ns ; rwba[1] ; c[3] ; clk      ;
; N/A           ; None        ; -5.677 ns ; rwba[1] ; c[4] ; clk      ;
; N/A           ; None        ; -5.677 ns ; rwba[1] ; c[5] ; clk      ;
; N/A           ; None        ; -5.677 ns ; rwba[1] ; c[6] ; clk      ;
; N/A           ; None        ; -5.677 ns ; rwba[1] ; c[7] ; clk      ;
; N/A           ; None        ; -5.755 ns ; rwba[1] ; b[2] ; clk      ;
; N/A           ; None        ; -5.755 ns ; rwba[1] ; b[3] ; clk      ;
; N/A           ; None        ; -5.755 ns ; rwba[1] ; b[4] ; clk      ;
; N/A           ; None        ; -5.755 ns ; rwba[1] ; b[5] ; clk      ;
; N/A           ; None        ; -5.755 ns ; rwba[1] ; b[6] ; clk      ;
; N/A           ; None        ; -5.755 ns ; rwba[1] ; b[7] ; clk      ;
; N/A           ; None        ; -5.762 ns ; i[4]    ; b[4] ; clk      ;
; N/A           ; None        ; -5.762 ns ; i[4]    ; c[4] ; clk      ;
; N/A           ; None        ; -6.086 ns ; rwba[1] ; a[2] ; clk      ;
; N/A           ; None        ; -6.086 ns ; rwba[1] ; a[3] ; clk      ;
; N/A           ; None        ; -6.086 ns ; rwba[1] ; a[4] ; clk      ;
; N/A           ; None        ; -6.086 ns ; rwba[1] ; a[5] ; clk      ;
; N/A           ; None        ; -6.086 ns ; rwba[1] ; a[7] ; clk      ;
; N/A           ; None        ; -6.900 ns ; rwba[0] ; a[0] ; clk      ;
; N/A           ; None        ; -6.900 ns ; rwba[0] ; a[1] ; clk      ;
; N/A           ; None        ; -6.900 ns ; rwba[0] ; a[6] ; clk      ;
; N/A           ; None        ; -6.985 ns ; rwba[0] ; b[0] ; clk      ;
; N/A           ; None        ; -6.985 ns ; rwba[0] ; b[1] ; clk      ;
; N/A           ; None        ; -7.087 ns ; rwba[0] ; c[0] ; clk      ;
; N/A           ; None        ; -7.087 ns ; rwba[0] ; c[1] ; clk      ;
; N/A           ; None        ; -7.087 ns ; rwba[0] ; c[2] ; clk      ;
; N/A           ; None        ; -7.087 ns ; rwba[0] ; c[3] ; clk      ;
; N/A           ; None        ; -7.087 ns ; rwba[0] ; c[4] ; clk      ;
; N/A           ; None        ; -7.087 ns ; rwba[0] ; c[5] ; clk      ;
; N/A           ; None        ; -7.087 ns ; rwba[0] ; c[6] ; clk      ;
; N/A           ; None        ; -7.087 ns ; rwba[0] ; c[7] ; clk      ;
; N/A           ; None        ; -7.295 ns ; rwba[0] ; b[2] ; clk      ;
; N/A           ; None        ; -7.295 ns ; rwba[0] ; b[3] ; clk      ;
; N/A           ; None        ; -7.295 ns ; rwba[0] ; b[4] ; clk      ;
; N/A           ; None        ; -7.295 ns ; rwba[0] ; b[5] ; clk      ;
; N/A           ; None        ; -7.295 ns ; rwba[0] ; b[6] ; clk      ;
; N/A           ; None        ; -7.295 ns ; rwba[0] ; b[7] ; clk      ;
; N/A           ; None        ; -7.543 ns ; rwba[0] ; a[2] ; clk      ;
; N/A           ; None        ; -7.543 ns ; rwba[0] ; a[3] ; clk      ;
; N/A           ; None        ; -7.543 ns ; rwba[0] ; a[4] ; clk      ;
; N/A           ; None        ; -7.543 ns ; rwba[0] ; a[5] ; clk      ;
; N/A           ; None        ; -7.543 ns ; rwba[0] ; a[7] ; clk      ;
+---------------+-------------+-----------+---------+------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 184 04/29/2009 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Dec 24 15:43:49 2021
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off reg_group -c reg_group --timing_analysis_only
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Info: No valid register-to-register data paths exist for clock "clk"
Info: tsu for register "a[2]" (data pin = "rwba[0]", clock pin = "clk") is 7.809 ns
    Info: + Longest pin to register delay is 10.593 ns
        Info: 1: + IC(0.000 ns) + CELL(0.945 ns) = 0.945 ns; Loc. = PIN_9; Fanout = 19; PIN Node = 'rwba[0]'
        Info: 2: + IC(7.284 ns) + CELL(0.539 ns) = 8.768 ns; Loc. = LCCOMB_X4_Y1_N12; Fanout = 8; COMB Node = 'a[0]~8'
        Info: 3: + IC(0.970 ns) + CELL(0.855 ns) = 10.593 ns; Loc. = LCFF_X2_Y1_N9; Fanout = 2; REG Node = 'a[2]'
        Info: Total cell delay = 2.339 ns ( 22.08 % )
        Info: Total interconnect delay = 8.254 ns ( 77.92 % )
    Info: + Micro setup delay of destination is -0.040 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.744 ns
        Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.243 ns; Loc. = CLKCTRL_G2; Fanout = 24; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.835 ns) + CELL(0.666 ns) = 2.744 ns; Loc. = LCFF_X2_Y1_N9; Fanout = 2; REG Node = 'a[2]'
        Info: Total cell delay = 1.766 ns ( 64.36 % )
        Info: Total interconnect delay = 0.978 ns ( 35.64 % )
Info: tco from clock "clk" to destination pin "s[5]" through register "a[5]" is 13.016 ns
    Info: + Longest clock path from clock "clk" to source register is 2.744 ns
        Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.243 ns; Loc. = CLKCTRL_G2; Fanout = 24; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.835 ns) + CELL(0.666 ns) = 2.744 ns; Loc. = LCFF_X2_Y1_N15; Fanout = 2; REG Node = 'a[5]'
        Info: Total cell delay = 1.766 ns ( 64.36 % )
        Info: Total interconnect delay = 0.978 ns ( 35.64 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Longest register to pin delay is 9.968 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X2_Y1_N15; Fanout = 2; REG Node = 'a[5]'
        Info: 2: + IC(0.670 ns) + CELL(0.651 ns) = 1.321 ns; Loc. = LCCOMB_X3_Y1_N0; Fanout = 1; COMB Node = 's~34'
        Info: 3: + IC(1.028 ns) + CELL(0.651 ns) = 3.000 ns; Loc. = LCCOMB_X3_Y1_N26; Fanout = 1; COMB Node = 's~35'
        Info: 4: + IC(3.892 ns) + CELL(3.076 ns) = 9.968 ns; Loc. = PIN_75; Fanout = 0; PIN Node = 's[5]'
        Info: Total cell delay = 4.378 ns ( 43.92 % )
        Info: Total interconnect delay = 5.590 ns ( 56.08 % )
Info: Longest tpd from source pin "rwba[0]" to destination pin "d[3]" is 16.681 ns
    Info: 1: + IC(0.000 ns) + CELL(0.945 ns) = 0.945 ns; Loc. = PIN_9; Fanout = 19; PIN Node = 'rwba[0]'
    Info: 2: + IC(6.827 ns) + CELL(0.624 ns) = 8.396 ns; Loc. = LCCOMB_X2_Y1_N26; Fanout = 1; COMB Node = 'd~30'
    Info: 3: + IC(1.345 ns) + CELL(0.651 ns) = 10.392 ns; Loc. = LCCOMB_X4_Y1_N24; Fanout = 1; COMB Node = 'd~31'
    Info: 4: + IC(3.233 ns) + CELL(3.056 ns) = 16.681 ns; Loc. = PIN_79; Fanout = 0; PIN Node = 'd[3]'
    Info: Total cell delay = 5.276 ns ( 31.63 % )
    Info: Total interconnect delay = 11.405 ns ( 68.37 % )
Info: th for register "c[0]" (data pin = "i[0]", clock pin = "clk") is -0.211 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.743 ns
        Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.243 ns; Loc. = CLKCTRL_G2; Fanout = 24; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.834 ns) + CELL(0.666 ns) = 2.743 ns; Loc. = LCFF_X3_Y1_N9; Fanout = 2; REG Node = 'c[0]'
        Info: Total cell delay = 1.766 ns ( 64.38 % )
        Info: Total interconnect delay = 0.977 ns ( 35.62 % )
    Info: + Micro hold delay of destination is 0.306 ns
    Info: - Shortest pin to register delay is 3.260 ns
        Info: 1: + IC(0.000 ns) + CELL(1.090 ns) = 1.090 ns; Loc. = PIN_18; Fanout = 3; PIN Node = 'i[0]'
        Info: 2: + IC(1.710 ns) + CELL(0.460 ns) = 3.260 ns; Loc. = LCFF_X3_Y1_N9; Fanout = 2; REG Node = 'c[0]'
        Info: Total cell delay = 1.550 ns ( 47.55 % )
        Info: Total interconnect delay = 1.710 ns ( 52.45 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 188 megabytes
    Info: Processing ended: Fri Dec 24 15:43:49 2021
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


