% Copyright 2007 by Till Tantau
%
% This file may be distributed and/or modified
%
% 1. under the LaTeX Project Public License and/or
% 2. under the GNU Public License.
%
% See the file doc/licenses/LICENSE for more details.
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
% Unidades: Nanosegundos, micro metros, nanómetros, etc.
%
\newcommand{\ns} {\textrm{ns}}
\newcommand{\nanom} {\textrm{nm}}
\newcommand{\microm} {$\mu\textrm{m}$ }
\newcommand{\micromcuadrado} {$\mu\textrm{m}^2$}
\newcommand{\mmcuadrado} {$\textrm{mm}^2$}

%
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%

% Formato de las letras más cómodos.
\newcommand{\negrita}[1]{\textbf{#1}}
\newcommand{\cursi}[1]{\emph{#1}}
\newcommand{\layout}{\emph{layout }}
\newcommand{\netlist}{\emph{netlist }}




\documentclass{beamer}

%
% DO NOT USE THIS FILE AS A TEMPLATE FOR YOUR OWN TALKS¡!!
%
% Use a file in the directory solutions instead.
% They are much better suited.
%


% Setup appearance:

\usetheme{Darmstadt}
\usefonttheme[onlylarge]{structurebold}
\setbeamerfont*{frametitle}{size=\normalsize,series=\bfseries}
\setbeamertemplate{navigation symbols}{}
\setbeamercovered{transparent}

% Standard packages

\usepackage[spanish]{babel}
\usepackage[latin1]{inputenc}
\usepackage{times}
\usepackage[T1]{fontenc}
\usepackage{booktabs}
\usepackage[gen]{eurosym}
\usepackage{subcaption}
%\usepackage{caption}
\usepackage{wasysym}
\usepackage{listings}
\lstset{%                       % Configuración de parámetros de listing.
  basicstyle=\small\ttfamily,     % Códigos con fuente TrueType.
  breaklines=false,                % Rompe líneas demasiado largas.
  xrightmargin=1cm,               % Margen derecho.
  %escapeinside=wz,                % Para escapar a LaTeX.
}%

% Setup TikZ

\usepackage{tikz}
\usetikzlibrary{arrows}
\tikzstyle{block}=[draw opacity=0.7,line width=1.4cm]


% Author, Title, etc.

\title[Diseño de circuitos integrados con Software Libre]
{%
  Diseño de un Sumador Rápido en tecnología CMOS
  submicrónica utilizando Herramientas de Software Libre
}

\author[Marsó]
{
  Leandro~Marsó\inst{1}
}

%  Pablo~Cayuela~(Director)
%  Hugo~Carrer~(Codirector)

\institute[UNC and others]
{
  \inst{1}%
  Universidad Nacional de Córdoba, Argentina
%  \and
%  \vskip-2mm
%  \inst{2}%
%  Universidad Tecnológica Nacional, FRC, Argentina
%  \and
%  \vskip-2mm
}

\date[FCEFyN 2006]
{Facultad de Ciencias Exactas, Físicas y Naturales, 2015}

% Delete this, if you do not want the table of contents to pop up at
% the beginning of each subsection:
\AtBeginSubsection[]
{
    \begin{frame}<beamer>{Temario}
          \tableofcontents[currentsection,currentsubsection]
	    \end{frame}
	  }


% Para cambiar los nombres por defecto:
% Babel traducía table como cuadro. Yo lo cambio para tabla:
\addto\captionsspanish{%
  \renewcommand{\tablename}%
    {Tabla}%
}



% The main document
\begin{document}

\begin{frame}
  \titlepage
\end{frame}

\begin{frame}{Temario}
  \tableofcontents
\end{frame}


\section{Introducción}
\subsection{Definiciones generales}
\begin{frame}{¿Qué es un sumador rápido?}
  Un sumador binario, de $n$ bits que calcula de forma rápida el acarreo.

\end{frame}
%-------------------------------------------------------------
\begin{frame}{¿Qué es un circuito integrado?}
  \begin{figure}
  \includegraphics[scale=0.30]{figuras/wafers.png}
  \caption{Obleas de silicio de 150, 200 y 300~mm de diámetro, de un proceso CMOS.}
  \end{figure}
\end{frame}
%-------------------------------------------------------------
\begin{frame}{¿Qué es un circuito integrado?}
  \begin{figure}
  \includegraphics[scale=0.27]{figuras/encapsulado.png}
  \caption{Encapsulado del chip (a) y (b) una vista aumentada.}
  \end{figure}
\end{frame}
%-------------------------------------------------------------
\begin{frame}{¿Qué es un circuito integrado?}
  \begin{figure}
  \includegraphics[scale=0.45]{figuras/chips.png}
\caption{Algunos tipos de encapsulados comunes.}
  \end{figure}
\end{frame}
%-------------------------------------------------------------
\begin{frame}{¿Qué es un circuito integrado?}
  \begin{Large}
  \begin{center}
    \textbf{
  ¿Cómo accedemos a fabricar circuitos integrados?
}
\end{center}
\end{Large}

    \begin{table}[h]
      \centering
      \begin{tabular}{@{}lc@{}}
	\toprule
	\textbf{Fabrica}             & \textbf{Proceso CMOS} \\ \midrule
	TSMC                & 28~nm - 180~nm             \\
	Globalfoundries     & 14~nm - 180~nm             \\
	IBM                 & 32~nm -  250nm            \\
	ON Semi             & 0.35~um - 0.7~um           \\
	Austria Micro Systems & 180~nm - 0.35~um           \\ \bottomrule
      \end{tabular}
      \caption{Procesos disponibles por medio de MOSIS}
      \label{tab:procesosMOSIS}
    \end{table}
\end{frame}
%-------------------------------------------------------------
\begin{frame}{¿Qué es un circuito integrado?}
  \begin{Large}
  \begin{center}
    \textbf{
  ¿Cómo accedemos a fabricar circuitos integrados?
}
\end{center}
\end{Large}
    \begin{table}[h]
      \centering
      \begin{tabular}{@{}lc@{}}
	\toprule
	\textbf{Fabrica}             & \textbf{Proceso CMOS} \\ \midrule
	STMicroelectronics  & 28~nm - 130~nm             \\
	Austria Micro Systems & 180~nm - 0.35~um           \\ \bottomrule
      \end{tabular}
      \caption{Procesos disponibles por medio de CMP}
      \label{tab:procesosCMP}
    \end{table}

\end{frame}

%-------------------------------------------------------------
\begin{frame}{¿Qué es un circuito integrado?}
  \begin{Large}
  \begin{center}
    \textbf{
  ¿Cuánto podemos integrar?
}
\end{center}
\end{Large}

  \begin{columns}[t]
    \column{.43\textwidth}
    \begin{exampleblock}{CMOS 350~nm de AMS}
    \begin{itemize}
      \item 18kGates/mm$^2$
      \item 650~\euro{}/mm$^2$
      \item Área mínima 3~mm$^2$
      \item 25 chips
    \end{itemize}
    \end{exampleblock}
    \column{.43\textwidth}
    \begin{exampleblock}{CMOS 180~nm de AMS}
      
    \begin{itemize}
      \item 118~kGates/mm$^2$
      \item 1200~\euro{}/mm$^2$
      \item Área mínima 5~mm$^2$
      \item 25 chips
    \end{itemize}
\end{exampleblock}
    \end{columns}
\end{frame}

%-------------------------------------------------------------
\begin{frame}[label=libertades]{¿Qué es el Software Libre?}
  \begin{block}{Definición}
  «Software libre» es el software que respeta la libertad de los usuarios y la comunidad. A grandes rasgos, significa que los usuarios tienen la libertad de ejecutar, copiar, distribuir, estudiar, modificar y mejorar el software. Es decir, el «software libre» es una cuestión de libertad, no de precio.
\end{block}
\end{frame}
%-------------------------------------------------------------

\begin{frame}{Las cuatro libertades del Software Libre}
Un programa es software libre si los usuarios tienen las cuatro libertades esenciales:
\begin{itemize}
\item<1-> La libertad de ejecutar el programa
\item<2-> La libertad de estudiarlo
\item<3-> La libertad de redistribuir copias
\item<4-> La libertad de distribuir copias de sus versiones modificadas
  
\end{itemize}
\end{frame}

%-------------------------------------------------------------
%\begin{frame}{Las licencias de uso del software y su importancia}
%  \begin{definition}
%  Algo \alert{alerta} o no.
%
%\end{definition}
%  \hyperlink{libertades<2>}{\beamergotobutton{Cuatro libertades}}
%  \hypertarget{return}{}
%\end{frame}
%-------------------------------------------------------------

\subsection{Planteamiento del problema y motivación}

\begin{frame}
  \begin{center}
  \Large{¿Cómo diseñar circuitos integrados con herramientas flexibles y accesibles para todo tipo de uso: académico e industrial?}
\end{center}
  \begin{columns}[t]
    \column{.33\textwidth}
    \begin{exampleblock}{Económico}
      Factibilidad de proyectos según la escala

    \end{exampleblock}
    \column{.33\textwidth}
    \begin{exampleblock}{Académico}
      Oportunidad de abordaje multidisciplinario
    \end{exampleblock}

    \column{.33\textwidth}
    \begin{exampleblock}{Otras razones}
     Soberanía tecnológica
      
    \end{exampleblock}
    \end{columns}

\end{frame}
%-------------------------------------------------------------

\section{Implementación}

\subsection{Diseño digital}
\begin{frame}{Diseño digital}
Selección de la arquitectura

\begin{figure}[h]
  \centering
\includegraphics[scale=0.39]{figuras/retardo-bits.png}
  \caption{Retardo respecto al tamaño de los operandos}
  \label{retardo-bits}
\end{figure}


\end{frame}
\begin{frame}{Diseño digital}
Selección de la arquitectura

\begin{figure}[h]
  \centering
\includegraphics[scale=0.39]{figuras/area-bits.png}
\vspace{-1pt}
  \caption{Área respecto al tamaño de los operandos}
  \label{area-bits}
\vspace{-15pt}
\end{figure}
\end{frame}

\begin{frame}{}
\begin{table}[h]
\centering
\begin{tabular}{|l|l|l|}
\hline
\multicolumn{1}{|c|}{\textbf{Arquitectura}} & \multicolumn{1}{c|}{\textbf{Retardo Máx.   }} & \multicolumn{1}{c|}{\textbf{Área}} \\ \hline
Ripple Carry  & \(O(n)\) & \(O(n)\) \\ \hline
Carry Look-Ahead  & \(O(\log_2(n))\) & \(O(n\log_2(n))\) \\ \hline
Ladner-Fisher &\( O(\log_2(n))\) & \(O(n\log_2(n))   \) \\ \hline
Sklansky &\( O(\log_2(n))\) & \(O(n\log_2(n))\) \\ \hline
Kogge-Stone & \( O(\log_2(n))\) & \(O(n\log_2n)\)\\ \hline
%Han-Carlson & \( O(\log_2(n))\) &... \\ \hline % Lo quito ya que no encuentro la función de complejidad de área.
Brent-Kung & $O(\log_2(n))$ & \(O(n)\) \\ \hline
\end{tabular}
\caption{Resumen de las funciones de retardo y área de algunos sumadores}\label{tabla:sumadores}
\end{table}
\hyperlink{sumadorPP}{\beamergotobutton{Implementación}}
  \hypertarget{return}{}

\end{frame}
%----------------------------------------------------------------------------------
\begin{frame}{Carry Look-ahead}

Ya que una vez que el acarreo en la posición \(i\) es conocido, se puede calcular la suma como:
\begin{equation}\label{s_i}
s_i = a_i \oplus b_i\oplus c_i
\end{equation}

El acarreo se \emph{genera} ó se \emph{propaga}, según las siguientes ecuaciones:

%\vee es el OR
%\wedge es el AND
%\oplus es el XOR
%$$a_i=\lnot{a_i}\wedge\lnot{b_i}=\lnot{(a_i \vee b_i)}$$
$$g_i=a_ib_i$$
$$p_i=a_i \oplus b_i$$

Cálculo recursivo del acarreo:
\begin{equation}
%c_{i+1}=g_i\vee (c_i \wedge p_i)
c_{i+1}=g_i + c_i p_i
\end{equation}

\end{frame}
%----------------------------------------------------------------------------------
\begin{frame}{Desenrollando la recurrencia del acarreo}
Uno puede desenrollar esta fórmula recursiva del acarreo hasta lograr una función que dependa directamente de los operandos ($a$ y $b$) y del acarreo de entrada $c_{\text{in}}$:
\scriptsize{
\begin{equation}
\begin{aligned}
c_i &= g_{i-1} + p_{i-1}c_{i-1}\notag\\
&=g_{i-1}+p_{i-1}(g_{i-2}+p_{i-2}c_{i-2})=g_{i-1}+p_{i-1}g_{i-2}+p_{i-1}p_{i-2}c_{i-2}\notag\\
&=g_{i-1} + p_{i-1}g_{i-2}+p_{i-1}p_{i-2}g_{i-3}+p_{i-1}p_{i-2}p_{i-3}c_{i-3}\notag\\
&=g_{i-1} +p_{i-1}g_{i-2}+p_{i-1}p_{i-2}g_{i-3}+p_{i-1}p_{i-2}p_{i-3}g_{i-4}+p_{i-1}p_{i-2}p_{i-3}p_{i-4}c_{i-4}\label{gyp}	
\end{aligned}
\end{equation}
}
\end{frame}

%----------------------------------------------------------------------------------
\begin{frame}
Podemos interpretar estas ecuaciones de la siguiente forma: las cuatro posiciones de bits propagan colectivamente un acarreo $c_\text{in}$ si y solo sí cada una de las posiciones propaga; y el bloque genera un acarreo si en la posición $i+3$ se genera uno, o se produce en la posición $i+2$ y es propagado por la posición $i+3$, etc.
\end{frame}
%----------------------------------------------------------------------------------
\begin{frame}{Problema de prefijos paralelos}

\begin{equation}
\begin{aligned}
\text{Dado:}\\
 & \text{Entradas:} x_0,x_1,\dotsc,x_{k-1} \\
 & \text{Un operador + asociativo}\\ 
\text{Computar}:&x_0 \nonumber \\
&x_0+x_1 \nonumber \\ 
&x_0+x_1+x_2 \nonumber \\ 
&\vdots \nonumber \\ 
&x_0+x_1+x_2+\dotsb+x_{k-1} \nonumber
\end{aligned}
\end{equation}

\end{frame}


%----------------------------------------------------------------------------------
\begin{frame}{Cómputo del acarreo como un problema de prefijos paralelos}
 
Pensemos la ecuación \ref{gyp} de la siguiente forma, asumiendo que $c_0=c_\text{in}$ viene desde otro bloque:
\begin{equation}
\begin{aligned}
g_{[i,i+3]} &= g_{i+3}+g_{i+2}p_{i+3}+g_{i+1}p_{i+2}p_{i+3}+g_{i}p_{i+1}p_{i+2}p_{i+3}\nonumber\\
p_{[i,i+3]} &= p_{i}p_{i+1}p_{i+2}p_{i+3}\nonumber
\end{aligned}
\end{equation}
\end{frame}
%----------------------------------------------------------------------------------

\begin{frame}{Cómputo del acarreo como un problema de prefijos paralelos}
  \scriptsize{
\begin{equation}\label{eq:ppProblem}
\begin{aligned}
\text{Dados:}\\
 & \text{Entradas:} (g_0,p_0),(g_1,p_1),\dotsc,(g_{k-1},p_{k-1}) \\
 & \text{Un operador} \circ \text{asociativo}\\ 
\text{Computar}:\\
(G_0,P_0) = &(g_{[0,0]},p_{[0,0]})\\
(G_1,P_1) = &(g_{[0,0]},p_{[0,0]})\circ(g_{[0,1]},p_{[0,1]})\\
&\vdots  \\
(G_{k-1},P_{k-1}) = &(g_{[0,0]},p_{[0,0]})\circ(g_{[0,1]},p_{[0,1]})\dotsc \circ(g_{[0,k-2]},p_{[0,k-2]})\circ(g_{[0,k-1]},p_{[0,k-1]}) \nonumber
\end{aligned}
\end{equation}
}
\end{frame}
%-------------------------------------------------------------------------
\begin{frame}{Operador de Brent-Kung}
El operador $\circ$ se define como:
\begin{equation}
(g,p) \circ (\hat{g},\hat{p}) = (g\vee(p\wedge\hat{g}),p\wedge\hat{g})\label{gap}
\end{equation}

\begin{figure}[h!]
  \centering
\includegraphics[scale=1.0]{figuras/dotOp_schem.pdf}
%\vspace{-5pt}
  \caption{Operator Punto de Brent-Kung}
  \label{dotOp}
%\vspace{-15pt}
\end{figure}
\end{frame}
%-------------------------------------------------------------------------

\begin{frame}[label=sumadorPP]
\begin{figure}[h]
  \centering
\includegraphics[scale=1.0]{figuras/arquitectura_schem_generico.eps}
  \caption{Sumador de prefijo paralelo}
  \label{fig:ppadder}
\end{figure}

\end{frame}
%----------------------------------------------------------------------------------
\begin{frame}

\begin{figure}[h!]
\vspace{-5pt}
  \centering
\includegraphics[scale=1.4]{figuras/bKung16.eps}
  \caption{Red de prefijo paralelo para Brent-Kung (ejemplo de 16 bits)}
\label{bKung16}
\vspace{-10pt}
\end{figure}

\end{frame}
%-------------------------------------------------------------------------


\begin{frame}
\begin{figure}[h!]
\vspace{-5pt}
  \centering
\includegraphics[scale=0.7]{figuras/sklansky16.eps}
  \caption{Red de prefijo paralelo para Sklansky (ejemplo de 16 bits)}
\label{fig:sklansky16}
\vspace{-10pt}
\end{figure}\end{frame}

%-------------------------------------------------------------------------
\begin{frame}
  \begin{center}
  \Large{Implementación de los circuitos en lenguaje de descripción de hardware}
\end{center}
\end{frame}
%-------------------------------------------------------------------------
\begin{frame}{Nuevos lenguajes de descripción de hardware}
 \begin{itemize}
    \item Usar un único lenguaje para describir, simular, verificar e implementar el circuito
    \item Los circuitos se describen en Haskell, Scala o Python, el HDL es simplemente un conjunto de módulos o librerías
    \item Generar automáticamente una descripción en VHDL o Verilog
    \item Describir circuitos que construimos a partir de subcircuitos, además de la posibilidad de reutilizar fácilmente patrones de conexión
 \end{itemize}


\end{frame}
%-------------------------------------------------------------------------

\begin{frame}{¿Por qué Lava?}
  \begin{itemize}
    \item Conocimiento previo del lenguaje
    \item Genera un netlist VHDL (fácil integración con Electric)
    \item Los circuitos son descriptos como funciones que operan sobre listas, tuplas o sobre circuitos
    \item Fácil integración con un SAT solver para verificación formal
  \end{itemize}

\end{frame}
%-------------------------------------------------------------------------

\begin{frame}[fragile]{Operador de Brent-Kung en Lava}
A partir de la definición del operador:
\begin{equation*}
(g,p) \circ (\hat{g},\hat{p}) = (g\vee(p\wedge\hat{g}),p\wedge\hat{g})\label{gap}
\end{equation*}
En Lava la escribimos:

\lstset{language=Haskell}
\begin{lstlisting}
dotOp ((g1, p1) ,(g, p)) = (go, po)
   where
      go = or2 (g, and2 (p, g1))
      po = and2 (p, p1)
\end{lstlisting}
\end{frame}
%-------------------------------------------------------------------------
\begin{frame}[fragile]{Red de prefijo paralelo de Brent-Kung en Lava}
  \begin{block}{Primeras iteraciones que construyen la red de BK}
\begin{figure}
    \centering
    \includegraphics[scale=1.99]{figuras/wrapR.eps}
 \end{figure}
 \end{block}
\end{frame}
%-------------------------------------------------------------------------
\begin{frame}[fragile]
Funciones auxiliares:
  \begin{exampleblock}{comb}
  \begin{lstlisting}
comb []     = []
comb [a]    = []
comb (a:as) = dop [a, head as] ++ comb (tail as)
  \end{lstlisting}
  \end{exampleblock}
  \begin{exampleblock}{posComb}
  \begin{lstlisting}
posComb (a:as)  = a: (comb (init as))++ [last as]
  \end{lstlisting}
  \end{exampleblock}
\end{frame}
%-------------------------------------------------------------------------
\begin{frame}[fragile]
  \begin{exampleblock}{half}
  \begin{lstlisting}
half p = unzipl ->- (id -|- p) ->- zipl
  \end{lstlisting}
  \end{exampleblock}
  \begin{exampleblock}{wrap}
  \begin{lstlisting}
wrap p = comb ->- half p ->- posComb
  \end{lstlisting}
  \end{exampleblock}
\end{frame}
%-------------------------------------------------------------------------
\begin{frame}[fragile]
\noindent Luego finalemente, podemos describir {\verb|ppNet|}:

 \begin{figure}
    \centering
    \includegraphics[scale=1.6]{figuras/sheeranrecurrence.eps}
 \end{figure}
    \begin{exampleblock}{ppNet}
  \begin{lstlisting}
ppNet [a]    = []
ppNet [a, b] = dop [a, b]
ppNet as     = wrap ppNet as
  \end{lstlisting}
    \end{exampleblock}

\end{frame}
%-------------------------------------------------------------------------
\begin{frame}{Circuito completo}
\begin{figure}[h]
  \centering
\includegraphics[scale=1.0]{figuras/arquitectura_schem.pdf}
  \caption{Sumador de Brent-Kung}
  \label{fig:bkungadder}
\end{figure}
\end{frame}
%-------------------------------------------------------------------------
\begin{frame}{De Lava a VHDL}
  A partir de nuestra implementación del circuito podemos:
  \begin{itemize}
    \item
      Simular
    \item
      Verificar formalmente
    \item
      Generar un netlist VHDL estructural
  \end{itemize}
\end{frame}







%\begin{frame}{Automatic optimal pp-partitioning is hopeless, but\dots}
%  \begin{itemize}
%  \item The hardness results are \alert{worst-case} results for\\
%    \alert{highly artificial inputs}.
%  \item \alert{Real biological data} might have special properties
%    that make the problem \alert{tractable}.
%  \item One such property is that perfect phylogenies are often
%    perfect \alert{path} phylogenies:
%
%    In HapMap data, in 70\% of the blocks where a perfect phylogeny
%    is possible a perfect path phylogeny is also possible.
%  \end{itemize}  
%\end{frame}
%
%
%\begin{frame}{Example of a perfect path phylogeny.}
%  \begin{columns}[t]
%    \column{.3\textwidth}
%    \begin{exampleblock}{Genotype matrix}
%      $G\colon$
%      \begin{tabular}{ccc}
%        A & B & C \\\hline
%        2 & 2 & 2 \\
%        0 & 2 & 0 \\
%        2 & 0 & 0 \\
%        0 & 2 & 2 
%      \end{tabular}
%    \end{exampleblock}
%
%    \column{.3\textwidth}
%    \begin{exampleblock}{Haplotype matrix}
%      $H\colon$
%      \begin{tabular}{ccc}
%        A & B & C \\\hline
%        1 & 0 & 0 \\
%        0 & 1 & 1 \\
%        0 & 0 & 0 \\
%        0 & 1 & 0 \\
%        0 & 0 & 0 \\
%        1 & 0 & 0 \\
%        0 & 0 & 0 \\
%        0 & 1 & 1 
%      \end{tabular}
%    \end{exampleblock}
%
%    \column{.4\textwidth}
%    \begin{exampleblock}{Perfect path phylogeny}
%      \begin{center}
%        \begin{tikzpicture}[auto,thick]
%          \tikzstyle{node}=%
%          [%
%            minimum size=10pt,%
%            inner sep=0pt,%
%            outer sep=0pt,%
%            ball color=example text.fg,%
%            circle%
%          ]
%        
%          \node [node] {} [->]
%            child {node [node] {} edge from parent node[swap]{A}}
%            child {node [node] {}
%              child {node [node] {} edge from parent node{C}}
%              edge from parent node{B}
%            };
%        \end{tikzpicture}
%      \end{center}
%    \end{exampleblock}
%  \end{columns}
%\end{frame}
%
%
%\begin{frame}{The modified formal computational problem.}
%  We are interested in the computational complexity of \\
%  the function $\chi_{\alert{\operatorname{PPP}}}$:
%  \begin{itemize}
%  \item It gets genotype matrices as input.
%  \item It maps them to a number $k$.
%  \item This number is minimal such that the sites can be
%    covered by $k$ sets, each admitting a perfect \alert{path} phylogeny.
%    \\
%    (We call this a ppp-partition.)
%  \end{itemize}
%\end{frame}
%-------------------------------------------------------------
\subsection{Diseño físico}
\begin{frame}{Flujo de diseño físico}
\begin{figure}[h]
\centering
\includegraphics[scale=0.43]{figuras/DisenioFisico.pdf}
  \label{fig:diseñoFísico}
\end{figure}
\end{frame}
%------------------------------------------------------------
\begin{frame}{Selección del proceso de fabicación}
  Seleccionamos TSMC 180nm por las siguientes razones:
  \begin{itemize}
      \item Existen herramientas de software libre para esta tecnología.
      \item Bajo costo de fabricación 
      \item Posibilidad de integrar sistemas de gran complejidad y alta performance
    \end{itemize}

\end{frame}
%-------------------------------------------------------------
\begin{frame}{Selección del proceso de fabicación}
Ejemplos de microprocesadores que fueron fabricados en esta tecnología:

\begin{table}[h]
\centering
\begin{tabular}{@{}lc@{}}
\toprule
Procesador             & Año de lanzamiento \\ \midrule
Intel Coppermine E                & 1999             \\
AMD Athlon Thunderbird      & 2000             \\
Intel Celeron (Willamette)               & 2002            \\
Motorola PowerPC 7445 y 7455 (Apollo 6) & 2002           \\ \bottomrule
\end{tabular}
\caption{Procesadores fabricados en CMOS 180nm }
\label{tab:procesadores180nm}
\end{table}
\end{frame}
%-------------------------------------------------------------
%\begin{frame}{}
%\end{frame}
%-------------------------------------------------------------
\begin{frame}{Reglas de diseño para TSMC 180nm}
  MOSIS denomina a las reglas de diseño \textbf{SCN6M\_DEEP}, que significa:
%El proceso nos ofrece 6 capas de metal (aluminio) para la interconexión, 1 capa de silicio policristalino (\emph{poly}) para crear la compuerta y también para la interconexión de las mismas (distancias cortas sólamente, por su mayor resistividad que el cobre), con 2 tipos de óxidos para crear el aislante de las compuertas, los que pueden ser alimentados con tensión máxima de 1,8V, y los que pueden ser alimentados con 3,3V (pensados principalmente como transistores para los circuitos de entrada y salida del chip). MOSIS denomina a las reglas de diseño que utilizaremos para esta tecnología como SCN6M\_DEEP, que significa:\begin{frame}{180nm TSMC}
  \begin{itemize}
    \item S: Escalable
    \item C: Tecnología de fabricación CMOS
    \item N: Pozo N.
    \item 6M: 6 metales y un conductor policristalino (\emph{poly}) para crear las compuertas.
    \item DEEP: Reglas \emph{deep submicron} (lamda 90nm).
  \end{itemize}
\end{frame}
%-------------------------------------------------------------
\begin{frame}{Mapeo de lógica a compuertas}
Mapeo de una función lógica a una celda estándar
\begin{figure}[h]
\centering
\includegraphics[scale=0.59]{figuras/map-xnor.png}
  \label{fig:map-xnor}
\end{figure}
\end{frame}
%------------------------------------------------------------
\begin{frame}{Librería de celdas estándar}
\begin{figure}
        \centering
        \begin{subfigure}[b]{0.20\textwidth}
                \includegraphics[width=1.075\textwidth]{figuras/and2_1x.png}
                \caption{and2}
                \label{fig:gull}
        \end{subfigure}\quad
        \begin{subfigure}[b]{0.20\textwidth}
                \includegraphics[width=1\textwidth]{figuras/or2_1x.png}
                \caption{or2}
                \label{fig:tiger}
        \end{subfigure} 
        \begin{subfigure}[b]{0.20\textwidth}
                \includegraphics[width=1.31\textwidth]{figuras/xor2_1x.png}
                \caption{xor}
                \label{fig:mouse}
        \end{subfigure}\qquad
        \begin{subfigure}[b]{0.20\textwidth}
                \includegraphics[width=0.845\textwidth]{figuras/id_1x_.png}
                \caption{buffer}
                \label{fig:mouse}
        \end{subfigure}
        \caption{Conjunto de celdas estándar}\label{fig:animals}
\end{figure}
\end{frame}

%------------------------------------------------------------

\begin{frame}{Celdas estándar}
Grilla de interconexionado y riel de alimentación de las celdas estándar de $128 \lambda$
 \begin{figure}[h]
\centering
\includegraphics[scale=.7]{figuras/CeldEstandarAlto.eps}
  \label{fig:pitchCeldaEstandar}
\end{figure}
\end{frame}
%------------------------------------------------------------



\begin{frame}{Ubicación y conexionado del \textit{ripple carry adder}}
\begin{table}[h]
\centering
\resizebox{\textwidth}{!}{%
\begin{tabular}{@{}cccc|ccc|ccc@{}}
\toprule
\multicolumn{1}{l}{\textbf{Ripple Carry}} & \multicolumn{3}{c}{8 bits}    & \multicolumn{3}{c}{16 bits}      & \multicolumn{3}{c}{32 bits}      \\ \midrule
filas                                     & 3      & \alert{4}      & 5      & 5       & \alert{6}       & 7       & \alert{8}       & 7       & 6       \\
ancho                                     & 1297   & 966    & 843    & 1562    & 1350    & 1142    & 1881    & 2169    & 2581    \\
alto                                      & 665    & 839    & 958    & 1227    & 1196    & 1600    & 2000    & 1850    & 1360    \\
área                                      & 862505 & 810474 & 807594 & 1916574 & 1614600 & 1827200 & 3762000 & 4012650 & 3510160 \\
ancho/alto                                & 0,51   & 0,87   & 1,14   & 0,79    & 0,89    & 1,40    & 1,06    & 0,85    & 0,53    \\ \bottomrule
\end{tabular}
}
\caption{Las dimensiones de los lados y el área están en $\lambda$ y $\lambda^2$ respectivamente.}
\label{tab:rippleCarry}
\end{table}

\end{frame}
%------------------------------------------------------------
\begin{frame}{Ubicación y conexionado del sumador de \textit{Brent-Kung}}
\begin{table}[h]
\centering
\resizebox{\textwidth}{!}{%
\begin{tabular}{@{}cccc|cccc|cccc@{}}
\toprule
\textbf{Brent-Kung} & \multicolumn{3}{c}{8 bits}      & \multicolumn{4}{c}{16 bits}                & \multicolumn{4}{c}{32 bits}                \\ \midrule
filas               & 3       & \alert{4}     & 5       & 4       & 5       & \alert{6}       & 7       & 6       & \alert{7}       & 8       & 9       \\
ancho               & 1386    & 1090   & 945     & 2268    & 1757    & 1545    & 1429    & 3196    & 1983    & 2569    & 2424    \\
alto                & 746     & 910    & 1199    & 1255    & 1436    & 1540    & 1959    & 2024    & 2871    & 2927    & 2882    \\
área                & 1033956 & 991900 & 1133055 & 2846340 & 2523052 & 2379300 & 2799411 & 6468704 & 5693193 & 7519463 & 6985968 \\
ancho/alto          & 0,54    & 0,83   & 1,27    & 0,55    & 0,82    & 1,00    & 1,37    & 0,63    & 1,45    & 1,14    & 1,19    \\ \bottomrule
\end{tabular}
}
\caption{Las dimensiones de los lados y el área están en $\lambda$ y $\lambda^2$ respectivamente.}

\label{tab:brent-kung}
\end{table}


\end{frame}
%------------------------------------------------------------
\begin{frame}{Ubicación y conexionado del sumador de \textit{Sklansky}}
\begin{table}[h]
\centering
\resizebox{\textwidth}{!}{%
\begin{tabular}{@{}cccc|cccc|ccc@{}}
\toprule
\textbf{Sklansky} & \multicolumn{3}{c}{8 bits}       & \multicolumn{4}{c}{16 bits}                & \multicolumn{3}{c}{32 bits}      \\ \midrule
filas              & 3       & \alert{4}       & 5       & 4       & \alert{5}       & 6       & 7       & 6       & \alert{7}       & 8       \\
ancho              & 1516    & 1167    & 954     & 3538    & 2042    & 1825    & 1536    & 3678    & 3229    & 2860    \\
alto               & 810     & 973     & 1252    & 1345    & 1581    & 1878    & 2063    & 2639    & 2695    & 3072    \\
área               & 1227960 & 1135491 & 1194408 & 4758610 & 3228402 & 3427350 & 3168768 & 9706242 & 8702155 & 8785920 \\
ancho/alto         & 0,53    & 0,83    & 1,31    & 0,38    & 0,77    & 1,03    & 1,34    & 0,72    & 0,83    & 1,07    \\ \bottomrule
\end{tabular}
}
\caption{Las dimensiones de los lados y el área están en $\lambda$ y $\lambda^2$ respectivamente.}
\label{tab:sklansky}
\end{table}
\end{frame}
%------------------------------------------------------------
\begin{frame}{\textit{Layout} de todas las arquitecturas y tamaños}
  \begin{figure}
  \includegraphics[scale=0.460]{figuras/PnR9disenos.pdf}
  \end{figure}
\end{frame}
%-------------------------------------------------------------

\begin{frame}{Simulación post \emph{layout} para calcular performance y potencia}
Realizamos extracción de parásitos del \cursi{layout} y utililizamos un motor de simulación analógico tipo SPICE, llamado gnucap.
\end{frame}
%-------------------------------------------------------------
\begin{frame}{Flujo para simulaciones analógicas}
 \begin{figure}[h]
  \centering
\includegraphics[scale=0.68]{figuras/analog-flow.eps}
\label{fig:aflow}
%\vspace{-10pt}
\end{figure}
\end{frame}
%-------------------------------------------------------------------------
\begin{frame}{Simulación post \emph{layout} para calcular performance y potencia}
  \begin{block}{Simulación post \cursi{layout}}
Realizamos las simulaciones de todas las arquitecturas y de los tres tamaños.
\end{block}
\end{frame}


%%-------------------------------------------------------------
\begin{frame}{Retardo de propagación}
  \alert{Definición:}

Retardo de propagación de un inversor:
\begin{figure}[h]
\centering
\includegraphics[scale=0.65]{figuras/tiempo_retardo_tpHL-tpLH.eps}
  \label{fig:propagationDelay}
\end{figure}

Se define usualmente el retardo de propagación como:

$$ t_p = \frac{t_{pLH} + t_{pHL}}{2} $$

\end{frame}
%-------------------------------------------------------------
\begin{frame}{Simulación post \emph{layout} para calcular performance}
\begin{figure}
  \centering
\includegraphics[scale=.36]{figuras/sim_rca8bits_.eps}
\end{figure}
\end{frame}
%-------------------------------------------------------------
\begin{frame}{Simulación post \emph{layout} para calcular performance }
Sumador de 8 bits de \cursi{ripple carry}
\begin{figure}
  \centering
 \includegraphics[scale=.29]{figuras/rca8bits_zoom.eps}
\end{figure}

$$t_{pHL} = t_2 - t_0 = 5.01~\ns - 1.8~\ns = 3.21~\ns$$
$$t_{pLH} = t_3 - t_1 = 7.05~\ns - 3.61~\ns = 3.44~\ns$$
$$t_p = \frac{(t_{pHL} + t_{pLH} )}{2} = 3.325~\ns$$
\end{frame}

%-------------------------------------------------------------
\begin{frame}{Potencia promedio disipada}
  \alert{Definición:}

La potencia promedio disipada total la podemos calcular si conocemos la corriente instantánea que brinda la fuente de tensión $V_{DD}$, como podemos ver en la ecuación \ref{eq:pv}.
\begin{figure}[h]
\centering
\includegraphics[scale=.21]{figuras/powerSupply.eps}
\end{figure}

\begin{equation}
P_{av} = \frac{1}{\mathrm{T}}\int\limits_0^T p(t)dt = \mathrm{\frac{V_{DD}}{T}}\int\limits_0^T i_{\mathrm{fuente}}(t)\mathrm{d}t 
\label{eq:pv}
\end{equation}
\end{frame}

%-------------------------------------------------------------
\begin{frame}{Simulación de régimen transitorio del circuito Ripple Carry 8 bits}
\begin{figure}
  \centering
\includegraphics[scale=0.7]{figuras/rca8bits_power.eps}
\end{figure}
El período de integración que elegimos está determinado por el $t_p$ del circuito, lo que físicamente quiere decir: Medimos la potencia del circuito cuando está funcionando a la mayor velocidad posible. 
\end{frame}
%-------------------------------------------------------------
\begin{frame}{Resultados: Performance}
  \begin{figure}
  \includegraphics[scale=0.50]{figuras/barra_performance.pdf}
  \end{figure}
  \end{frame}
%-------------------------------------------------------------
\begin{frame}{Resultados: Potencia}
  \begin{figure}
  \includegraphics[scale=0.50]{figuras/barra_potencia2.pdf}
  \end{figure}
  \end{frame}
%-------------------------------------------------------------
\begin{frame}{Resumen}
Hemos logrado un conjunto de sumadores que según los requerimientos de área, potencia y performance, podremos elegir la arquitectura más adecuada. 

\begin{block}{Para sumadores de 32 bits}
La mayor velocidad se logra con Sklansky y el mejor compromiso entre velocidad, potencia y área con Brent-Kung. 
  \end{block}
  \begin{block}{Para todos los tamaños}
Si la performance no es un problema, un ripple carry es la solución optima de estos tres, ya que ahorra área y energía.

  \end{block}


  \end{frame}
%-------------------------------------------------------------




%\begin{frame}{Good news about ppp-partitions of genotype matrices.}
%  \begin{theorem}
%    \alert{Optimal ppp-partitions of genotype matrices} can be
%    computed in \alert{polynomial time}. 
%  \end{theorem}
%  \begin{block}{Algorithm}
%    \begin{enumerate}
%    \item Build the following partial order:
%      \begin{itemize}
%      \item Can one column be above the other in a phylogeny?
%      \item Can the columns be the two children of the root of a
%        perfect path phylogeny?
%      \end{itemize}
%    \item Cover the partial order with as few compatible chain pairs 
%      as possible. 
%
%      For this, a maximal matching in a special graph needs to be
%      computed.
%    \end{enumerate}
%  \end{block}
%  \hyperlink{algorithm<1>}{\beamergotobutton{The algorithm in action}}
%  \hypertarget{return}{}
%\end{frame}

\section{Conclusiones}
\begin{frame}
  \frametitle<presentation>{Conclusiones}

  \begin{itemize}
  \item
    Metodología flexibile
    \begin{itemize}
    \item
      Selección de la herramienta según la necesidad
    \item
      Integración del flujo con modificaciones simples
    \item
      Todos los procesos son automáticos
  \end{itemize}
  \item
    Resultados del mismo orden de magnitud que otros estudios
      \begin{itemize}
	\item
	  Sumadores de cualquier tamaño
	\item
	  Sumadores rápidos, eficientes o de bajo consumo
      \end{itemize}
    \item
      Metodología para circuitos combinacionales
   \begin{itemize}
     \item
       Unidades aritméticas, decodificadores, codificadores, funciones
	  lógicas
     \item
       También diseños analógicos
   \end{itemize}

    
  \end{itemize}
\end{frame}

\begin{frame}{Desafíos futuros}
  \begin{itemize}
    \item
      Implementar una ALU
    \item
      Implementar un circuito digital mayor, por ejemplo el openMSP430 (8kGates)
    \item
     Crear una batería de simulaciones para caracterizar celdas estándar en formato Liberty de forma automática 
     \item
      Aportar al desarrollo del simulador gnucap, Yosys o Electric
  \end{itemize}
\end{frame}



\begin{frame}
    \begin{center}
  \Large{
    \textbf{
  ¡Gracias!}}
\end{center} 

\end{frame}
\end{document}


