# VUT_FIT_1BIT_INC_project
Pomocí jazyka VHDL navržený obvod a syntetizován do binární podoby k náhrání na FPGA. Tímto způsobem je navržen konečný automat, který čeká na vstup v podobě zadání číselné kombinace.\
Pokud je zadán špatný znak, rozsvítí se dioda a zadávaní je resetováno. Při zadání správné kombinace se na display zobrazí zpráva.
