```table-of-contents
```

## Intro: General Computer Structure
### Application Software, System Software, Hardware
![[SS 01042025 at 09.02.25.png]]
### Computer Structure / Layers
![[SS 01042025 at 09.24.51.png]]

### Code / Language Layers
![[SS 01042025 at 09.26.40.png]]
___
##### High-level language
– Level of abstraction is closer to problem domain
– Good for productivity and portability
##### Assembly language
– Textual (symbolic) representation of instructions and data
##### Machine language
– Hardware representation of Instructions and data, encoded in binary (bits)
___
![[SS 01042025 at 09.28.37.png]]

### Main Goal in Computer Architecture
- Fast, Effective and Cheap
- To build “cost effective systems”

– How do we calculate the cost of a system?
– How do we evaluate the effectiveness of the system?

### Computer Components
לכל מחשב באשר הוא, קיימות 3 מחלקות מרכזיות הכוללות 5 מרכיבים הכרחיים:
![[SS 01042025 at 09.34.37.png]]
### How Data is Stored
![[SS 21032025 at 12.37.22.png]]
## 1. Input/Output Components
##### מסכי LCD (Liquid Crystal Display)
אחד מהתקני ה- I/O הנפוצים ביותר הוא תצוגת LCD.
באמצעות מסכי LCD, ניתן להציג מידע בכל מכשיר הכולל מחשב שבו נדרש חיווי לפעולותיו.
**איך מסך LCD עובד?**
מסכי LCD מורכבים ממטריצת פיקסלים (active matrix) של טרנזיסטורים קטנים, השולטים על הזרם המגיע לכל פיקסל ופיקסל.
פיקסל (short for picture element) מורכב מ- 3 לדים: לרוב בצבעים אדום, ירוק וכחול (RGB).
לכל צבע יש 8 ביטים הקובעים את עוצמת הזרם המגיע אליו (בסה״כ 256 רמות לכל צבע) ומכאן את בהירותו.
פורמט הצגה זה נקרא תצוגת RGC, ובה לכל פיקסל יש 24 ביטים בסה״כ (8x3 צבעים) השולטים על הצבע אותו הוא יפיק.
##### מסכי מגע (Touch Screens)
כיום, מסכי LCD מאפשרים תקשורת דו-כיוונית (I/O) ע״י מגע, וזאת ע״י מספר טכנולוגיות המאפשרות הזנת מידע חזרה למחשב דרך המסך.
בעוד שישנן מגוון דרכים לממש מסכי-מגע, רוב המחשבים כיום נעזרים באחת משתי שיטות/טכנולוגיות:
1. **התנגדותית (Resistive):** המסמך מורכב ממספר שכבות המוזנות ע״י מתח חיצוני.
בנגיעת אובייקט, השכבות מתקרבות ויוצרות מתח הכל ציר (אופקי ואנכי).
עוצמת הלחיצה קובעת את ערך המתח לפי עיקרון מחלק מתח ובכך ניתן למדוד מיקום ועוצמה.
![[SS 01042025 at 09.43.26.png]]
2. **קיבולית (Capacitive):** המסך מורכב ממבודד העשוי מזכוכית, אשר מצופה בשכבת מוליך שקופה.
חשמל אלקטרוסטטי המועבר בנגיעה, משנה את הקיבול וזאת ניתן למדוד באמצעות שכבת טרנזיסטורים קטנים הנקראת TFT.
##### דוגמה: המבנה הפנימי של אייפון 5
![[SS 01042025 at 09.48.04.png]]
![[SS 01042025 at 09.50.48.png]]
## 2. Memory
### What is a memory?
![[SS 01042025 at 10.17.00.png]]
### RAM (Random Access Memory)
![[SS 01042025 at 10.17.25 1.png]]
### Static Memory (SRAM) VS Dynamic Memory (DRAM)
מחשבים מודרניים עושים שימוש בשתי שכבות זכרון - SRAM ו- DRAM.
![[SS 01042025 at 10.19.33 1.png]]
## 3. Processor
### Von-Neumann Model
- נבנה מכונה היודעת לבצע אוסף של פקודות אותן היא קוראת באופן סדרתי מהזיכרון הראשי.
- המכונה עובדת בשני מחזורי עבודה בסיסיים (ועוד אחד אופציונלי):
1. **מחזור ההבאה (Fetch Cycle):** ה- PC מביא את הפקודה מהזיכרון הראשי אל שולחן הניתוחים (IR) שבתוך המעבד, בסיום קדם מונה פקודות.
2. **מחזור הביצוע (Execute Cycle):** נתח/בצע את הפקודה המונחת על שולחן הניתוחים (IR), בסיום חזור למחזור ההבאה.
3. **אופציונלי: מחזור פסיקה (Int Cycle):** מחזור אופציונלי עליו נדבר בהקשר של מנגנון הפסיקה בהמשך הקורס.

*PC = Program Counter (מצביע הפקודות)*
*MAR = Memory Address Register*
*MDR = Memory Data Register*
*IR = Instruction Register (שולחן הניתוחים)*

![[SS 01042025 at 11.25.34.png]]
![[SS 01042025 at 11.28.55.png]]
### Moore's Law (Performance Increase Rate)
2X transistors per chip every 18 months.
Performance is doubled every ~18 months.
![[SS 01042025 at 11.18.54.png]]
### Speed Wall (CPU-DRAM Speed Gap)
Q. How do architects address this gap?
A. Put smaller, faster “cache” memories between CPU and DRAM.
![[SS 01042025 at 11.21.26 1.png]]
### CPU Power Consumption in CMOS Technology
- הטרנזיסטורים מיוצרים בטכנולוגיית CMOS, בה צריכת ההספק בעיקרה הינה ע״י המיתוג.
- תדירות המיתוג נקבעת ע״י קצב שעון המעבד
- עומס הקיבול לטרנזיסטור נקבע ע״י הטכנולוגיה וע״י Fanout (מספר הטרנזיסטורים ביציאה)
- להספק יש תלות ריבועית במתח הנופל על טרנזיסטור ולכן יש לייצר טרנזיסטורים הפועלים במתח נמוך
- הבעיה הנוצרת במתחים נמוכים היא של זליגה מהרכיב. במעבדים החדשים אובדן ההספק הנובע כתוצאה מכך יכול להגיע ל- 40%
- היות וכיום לא ניתן להוריד משמעותית את המתח בטכנולוגיות הקיימות, קיים ניסיון לפתח טכניקות קירור למעבד

![[SS 01042025 at 11.07.44.png]]

![[SS 01042025 at 11.08.23.png]]

![[SS 01042025 at 11.10.43.png]]

### The Power Wall
![[SS 01042025 at 11.13.02.png]]

**על מנת להמשיך ולשפר את ביצועי המעבד על אף מגבלת ההספק, הוחלט לעבור למעבדים בעלי מספר ליבות.**
**Uni-processor --> Multi-processor (aka Multicore Micro-processor)**

![[SS 01042025 at 11.16.54.png]]
##### CPU Performance 1978 - 2018
![[SS 21032025 at 15.08.57.png]]
##### CPU Dimensions until 2014
![[SS 21032025 at 15.09.42.png]]
##### Intel Core M Processor Die Map
![[SS 21032025 at 15.12.15.png]]

### ISA: Instruction Set Architecture
Linking between the Hardware Layer and the Software Layer.
![[SS 01042025 at 11.30.54.png]]
### Architecture & Micro-architecture
##### Architecture
The processor features seen by the "user".
- i.e: instruction set, addressing modes, data width, ...
![[SS 01042025 at 11.38.36 1.png]]
##### Micro-architecture (also called uArch)
The way of implementation of a processor
- i.e: caches size and structure, number of execution units, ..
- Timing is considered uArch (though it's user visible)
- **Processors with different uArch can support the same architecture**
![[SS 01042025 at 11.38.58.png]]
### Compatibility
##### Backward Compatibility
New hardware can run existing/old software
##### Forward Compatibility
New software can run on existing/old hardware
##### Architecture independent SW
JIT - Just in Time compiler: Java and .NET

### RISC vs CISC
##### Overview
![[SS 01042025 at 11.43.01.png]]
##### Pros and Cons
![[SS 01042025 at 11.45.59.png]]
#### CISC Processors (Slower, More Comfortable)
• **CISC – Complex Instruction Set Computer**
- The idea: a high level machine language
- Example: **x86, x64**
##### Characteristics
- Many instruction types, with a many addressing modes
- Some of the instructions are complex
	Executes complex tasks
	Requires many cycles
- ALU operates directly on memory
	Only a few registers. in many cases not orthogonal.
- Variable length instructions
	common instructions get short codes --> saves code length
##### Drawbacks
• Complex instructions and complex addressing modes
	complicates the processor
	slows down the simple, common instructions
	contradicts 'Make The Common Case Fast'
• Not compiler friendly
	Non orthogonal registers
	Unused complex addressing modes
• Variable length instructions are a pain
	Difficult to decode few instructions in parallel
	- As long as instruction is not decoded, its length is unknown
	- Unknown where the inst. ends, and where the next inst. starts
	An instruction may cross a cache line or a page

#### RISC Processors (Faster, Less Comfortable. i.e ARM)
• **RISC - Reduced Instruction Set Computer**
- The idea: simple instructions enable fast hardware
- Example: **ARM**, PowerPC, MIPS, Sparc, Alpha
##### Characteristics
- A small and simple instruction set, Fixed length instructions with only a few instructions formats
	execute simple tasks
	requires a single cycle (with pipeline)
- ALU operations on registers only
- A few indexing methods
	Memory is accessed using Load and Store instructions only.
	Many GPR registers
- Simple architecture --> Simple micro-architecture
	Simple, small and fast control logic
	Simpler to design and validate
	Room for on die caches: instruction cache + data cache
	Shorten time-to-market
	Multicore is easy to implement
- Using a smart compiler
	Better pipeline usage
	Better register allocation

#### CISC is currently more dominant in the market
The x64 architecture, which is a CISC architecture, dominates the processor market
- A vast amount of existing software is built on x64 (and x86)
- Intel, AMD, Microsoft and others benefit from this
- Intel and AMD put a lot of money to make high performance x64 processors, despite the architectural disadvantage
- Current x64 processor give the best cost/performance
- CISC processors use uArch ideas from the RISC world
- Starting at Pentium II and K6, x86 processors translate CISC instructions into RISC-like operations internally
- The inside core looks much like that of a RISC processor
### CPU Architecture in the Future
1. בעבר: אנרגיה / צריכת חשמל הם non-isuue.
היום: קיים Power Wall. חשמל הוא יקר.
2. בעבר: ביצועים משתפרים ע״י מקבול ברמת פקודות המכונה, קומפיילרים חכמים, וארכיטקטורת CPU יחיד.
היום: ILP (Instructon-level parallelism). שיפורי חומרה לשיפור ביצועים לא משתלם.
3. בעבר: כפל איטי, גישה לזיכרון מהירה.
היום: קיים Memory Wall. כפל מהיר, גישה לזיכרון איטית יחסית.
4. בעבר: ביצועי מעבד יחיד מוכפלים ב- 2 כל 1.5 שנים.
היום: אולי כפול 2 כל 5 שנים? אבל גם כפול 2 ליבות כל שנתיים. היום קיימות בין 4-40 ליבות למעבד.

## Computers' Networks
![[SS 01042025 at 10.25.41.png]]
### Ethernet
רשת מחשבים מקומית (למשל מספר מחשבים בבניין חברה) המאפשר לחלוק ולשתף מידע. נקרא גם LAN (Local Area Network).
**יתרון מרכזי:** קצב העברת נתונים גבוה.
**חסרון מרכזי:** משמש בעיקר למרחקים קצרים (עד קילומטר בודד בערך).
### Internet
מחבר רשתות מקומיות וחוצה יבשות.
נקרא גם WAN (Wide Area Network).