[Inputs]
clk
memclk
=memmode[1:0]=
[Outputs]
=pout_wire[7:0]=
[BiDir]
[ATTRIBUTES]
VeriModel mem_sin_new

