# Processador RISC-V de Ciclo Único

O presente repositório é destinado a montagem do Processador RISC-V de Ciclo Único utilizando a ISA RV32I para a disciplina de Arquitetura de Sistemas Digitais.

## Guias dos Sprints

[Documentação]
- [Sprint 01 - Revisão de circuitos combinacionais em Verilog](https://github.com/marcosluz36/Single_Cycle_Processor_RISC-V/blob/master/guides/Sprint_01.pdf)
- [Sprint 02 - Revisão de circuitos sequênciais em Verilog](https://github.com/marcosluz36/Single_Cycle_Processor_RISC-V/blob/master/guides/Sprint_02.pdf)
- [Sprint 03 - Decodificador de 7-Segmentos na FPGA DE2](https://github.com/marcosluz36/Single_Cycle_Processor_RISC-V/blob/master/guides/Sprint_03.pdf)
- [Sprint 04 - Banco de Registradores](https://github.com/marcosluz36/Single_Cycle_Processor_RISC-V/blob/master/guides/Sprint_04.pdf)
- [Sprint 05 - Unidade Lógica e Aritmética ULA](https://github.com/marcosluz36/Single_Cycle_Processor_RISC-V/blob/master/guides/Sprint_05.pdf)
- [Sprint 06 - Unidade de Controle](https://github.com/marcosluz36/Single_Cycle_Processor_RISC-V/blob/master/guides/Sprint_06.pdf)
- [Sprint 07 - Memórias](https://github.com/marcosluz36/Single_Cycle_Processor_RISC-V/blob/master/guides/Sprint_07.pdf)
- [Sprint 08 - Desvios](https://github.com/marcosluz36/Single_Cycle_Processor_RISC-V/blob/master/guides/Sprint_08.pdf)





