circuit V_RegFile :
  module V_RegFile :
    input clock : Clock
    input reset : UInt<1>
    input io_vs1 : UInt<5>
    input io_vs2 : UInt<5>
    input io_V_reg_write : UInt<1>
    input io_vd : UInt<5>
    input io_V_w_data : SInt<128>
    output io_vdata1 : SInt<128>
    output io_vdata2 : SInt<128>

    reg register_0 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_0) @[VECTOR_REGISTER.scala 25:23]
    reg register_1 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_1) @[VECTOR_REGISTER.scala 25:23]
    reg register_2 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_2) @[VECTOR_REGISTER.scala 25:23]
    reg register_3 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_3) @[VECTOR_REGISTER.scala 25:23]
    reg register_4 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_4) @[VECTOR_REGISTER.scala 25:23]
    reg register_5 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_5) @[VECTOR_REGISTER.scala 25:23]
    reg register_6 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_6) @[VECTOR_REGISTER.scala 25:23]
    reg register_7 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_7) @[VECTOR_REGISTER.scala 25:23]
    reg register_8 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_8) @[VECTOR_REGISTER.scala 25:23]
    reg register_9 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_9) @[VECTOR_REGISTER.scala 25:23]
    reg register_10 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_10) @[VECTOR_REGISTER.scala 25:23]
    reg register_11 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_11) @[VECTOR_REGISTER.scala 25:23]
    reg register_12 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_12) @[VECTOR_REGISTER.scala 25:23]
    reg register_13 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_13) @[VECTOR_REGISTER.scala 25:23]
    reg register_14 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_14) @[VECTOR_REGISTER.scala 25:23]
    reg register_15 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_15) @[VECTOR_REGISTER.scala 25:23]
    reg register_16 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_16) @[VECTOR_REGISTER.scala 25:23]
    reg register_17 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_17) @[VECTOR_REGISTER.scala 25:23]
    reg register_18 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_18) @[VECTOR_REGISTER.scala 25:23]
    reg register_19 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_19) @[VECTOR_REGISTER.scala 25:23]
    reg register_20 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_20) @[VECTOR_REGISTER.scala 25:23]
    reg register_21 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_21) @[VECTOR_REGISTER.scala 25:23]
    reg register_22 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_22) @[VECTOR_REGISTER.scala 25:23]
    reg register_23 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_23) @[VECTOR_REGISTER.scala 25:23]
    reg register_24 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_24) @[VECTOR_REGISTER.scala 25:23]
    reg register_25 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_25) @[VECTOR_REGISTER.scala 25:23]
    reg register_26 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_26) @[VECTOR_REGISTER.scala 25:23]
    reg register_27 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_27) @[VECTOR_REGISTER.scala 25:23]
    reg register_28 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_28) @[VECTOR_REGISTER.scala 25:23]
    reg register_29 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_29) @[VECTOR_REGISTER.scala 25:23]
    reg register_30 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_30) @[VECTOR_REGISTER.scala 25:23]
    reg register_31 : SInt<128>, clock with :
      reset => (UInt<1>("h0"), register_31) @[VECTOR_REGISTER.scala 25:23]
    node _GEN_0 = validif(eq(UInt<1>("h0"), io_vs1), register_0) @[VECTOR_REGISTER.scala 27:11 VECTOR_REGISTER.scala 27:11]
    node _GEN_1 = mux(eq(UInt<1>("h1"), io_vs1), register_1, _GEN_0) @[VECTOR_REGISTER.scala 27:11 VECTOR_REGISTER.scala 27:11]
    node _GEN_2 = mux(eq(UInt<2>("h2"), io_vs1), register_2, _GEN_1) @[VECTOR_REGISTER.scala 27:11 VECTOR_REGISTER.scala 27:11]
    node _GEN_3 = mux(eq(UInt<2>("h3"), io_vs1), register_3, _GEN_2) @[VECTOR_REGISTER.scala 27:11 VECTOR_REGISTER.scala 27:11]
    node _GEN_4 = mux(eq(UInt<3>("h4"), io_vs1), register_4, _GEN_3) @[VECTOR_REGISTER.scala 27:11 VECTOR_REGISTER.scala 27:11]
    node _GEN_5 = mux(eq(UInt<3>("h5"), io_vs1), register_5, _GEN_4) @[VECTOR_REGISTER.scala 27:11 VECTOR_REGISTER.scala 27:11]
    node _GEN_6 = mux(eq(UInt<3>("h6"), io_vs1), register_6, _GEN_5) @[VECTOR_REGISTER.scala 27:11 VECTOR_REGISTER.scala 27:11]
    node _GEN_7 = mux(eq(UInt<3>("h7"), io_vs1), register_7, _GEN_6) @[VECTOR_REGISTER.scala 27:11 VECTOR_REGISTER.scala 27:11]
    node _GEN_8 = mux(eq(UInt<4>("h8"), io_vs1), register_8, _GEN_7) @[VECTOR_REGISTER.scala 27:11 VECTOR_REGISTER.scala 27:11]
    node _GEN_9 = mux(eq(UInt<4>("h9"), io_vs1), register_9, _GEN_8) @[VECTOR_REGISTER.scala 27:11 VECTOR_REGISTER.scala 27:11]
    node _GEN_10 = mux(eq(UInt<4>("ha"), io_vs1), register_10, _GEN_9) @[VECTOR_REGISTER.scala 27:11 VECTOR_REGISTER.scala 27:11]
    node _GEN_11 = mux(eq(UInt<4>("hb"), io_vs1), register_11, _GEN_10) @[VECTOR_REGISTER.scala 27:11 VECTOR_REGISTER.scala 27:11]
    node _GEN_12 = mux(eq(UInt<4>("hc"), io_vs1), register_12, _GEN_11) @[VECTOR_REGISTER.scala 27:11 VECTOR_REGISTER.scala 27:11]
    node _GEN_13 = mux(eq(UInt<4>("hd"), io_vs1), register_13, _GEN_12) @[VECTOR_REGISTER.scala 27:11 VECTOR_REGISTER.scala 27:11]
    node _GEN_14 = mux(eq(UInt<4>("he"), io_vs1), register_14, _GEN_13) @[VECTOR_REGISTER.scala 27:11 VECTOR_REGISTER.scala 27:11]
    node _GEN_15 = mux(eq(UInt<4>("hf"), io_vs1), register_15, _GEN_14) @[VECTOR_REGISTER.scala 27:11 VECTOR_REGISTER.scala 27:11]
    node _GEN_16 = mux(eq(UInt<5>("h10"), io_vs1), register_16, _GEN_15) @[VECTOR_REGISTER.scala 27:11 VECTOR_REGISTER.scala 27:11]
    node _GEN_17 = mux(eq(UInt<5>("h11"), io_vs1), register_17, _GEN_16) @[VECTOR_REGISTER.scala 27:11 VECTOR_REGISTER.scala 27:11]
    node _GEN_18 = mux(eq(UInt<5>("h12"), io_vs1), register_18, _GEN_17) @[VECTOR_REGISTER.scala 27:11 VECTOR_REGISTER.scala 27:11]
    node _GEN_19 = mux(eq(UInt<5>("h13"), io_vs1), register_19, _GEN_18) @[VECTOR_REGISTER.scala 27:11 VECTOR_REGISTER.scala 27:11]
    node _GEN_20 = mux(eq(UInt<5>("h14"), io_vs1), register_20, _GEN_19) @[VECTOR_REGISTER.scala 27:11 VECTOR_REGISTER.scala 27:11]
    node _GEN_21 = mux(eq(UInt<5>("h15"), io_vs1), register_21, _GEN_20) @[VECTOR_REGISTER.scala 27:11 VECTOR_REGISTER.scala 27:11]
    node _GEN_22 = mux(eq(UInt<5>("h16"), io_vs1), register_22, _GEN_21) @[VECTOR_REGISTER.scala 27:11 VECTOR_REGISTER.scala 27:11]
    node _GEN_23 = mux(eq(UInt<5>("h17"), io_vs1), register_23, _GEN_22) @[VECTOR_REGISTER.scala 27:11 VECTOR_REGISTER.scala 27:11]
    node _GEN_24 = mux(eq(UInt<5>("h18"), io_vs1), register_24, _GEN_23) @[VECTOR_REGISTER.scala 27:11 VECTOR_REGISTER.scala 27:11]
    node _GEN_25 = mux(eq(UInt<5>("h19"), io_vs1), register_25, _GEN_24) @[VECTOR_REGISTER.scala 27:11 VECTOR_REGISTER.scala 27:11]
    node _GEN_26 = mux(eq(UInt<5>("h1a"), io_vs1), register_26, _GEN_25) @[VECTOR_REGISTER.scala 27:11 VECTOR_REGISTER.scala 27:11]
    node _GEN_27 = mux(eq(UInt<5>("h1b"), io_vs1), register_27, _GEN_26) @[VECTOR_REGISTER.scala 27:11 VECTOR_REGISTER.scala 27:11]
    node _GEN_28 = mux(eq(UInt<5>("h1c"), io_vs1), register_28, _GEN_27) @[VECTOR_REGISTER.scala 27:11 VECTOR_REGISTER.scala 27:11]
    node _GEN_29 = mux(eq(UInt<5>("h1d"), io_vs1), register_29, _GEN_28) @[VECTOR_REGISTER.scala 27:11 VECTOR_REGISTER.scala 27:11]
    node _GEN_30 = mux(eq(UInt<5>("h1e"), io_vs1), register_30, _GEN_29) @[VECTOR_REGISTER.scala 27:11 VECTOR_REGISTER.scala 27:11]
    node _GEN_31 = mux(eq(UInt<5>("h1f"), io_vs1), register_31, _GEN_30) @[VECTOR_REGISTER.scala 27:11 VECTOR_REGISTER.scala 27:11]
    node _GEN_32 = validif(eq(UInt<1>("h0"), io_vs2), register_0) @[VECTOR_REGISTER.scala 28:11 VECTOR_REGISTER.scala 28:11]
    node _GEN_33 = mux(eq(UInt<1>("h1"), io_vs2), register_1, _GEN_32) @[VECTOR_REGISTER.scala 28:11 VECTOR_REGISTER.scala 28:11]
    node _GEN_34 = mux(eq(UInt<2>("h2"), io_vs2), register_2, _GEN_33) @[VECTOR_REGISTER.scala 28:11 VECTOR_REGISTER.scala 28:11]
    node _GEN_35 = mux(eq(UInt<2>("h3"), io_vs2), register_3, _GEN_34) @[VECTOR_REGISTER.scala 28:11 VECTOR_REGISTER.scala 28:11]
    node _GEN_36 = mux(eq(UInt<3>("h4"), io_vs2), register_4, _GEN_35) @[VECTOR_REGISTER.scala 28:11 VECTOR_REGISTER.scala 28:11]
    node _GEN_37 = mux(eq(UInt<3>("h5"), io_vs2), register_5, _GEN_36) @[VECTOR_REGISTER.scala 28:11 VECTOR_REGISTER.scala 28:11]
    node _GEN_38 = mux(eq(UInt<3>("h6"), io_vs2), register_6, _GEN_37) @[VECTOR_REGISTER.scala 28:11 VECTOR_REGISTER.scala 28:11]
    node _GEN_39 = mux(eq(UInt<3>("h7"), io_vs2), register_7, _GEN_38) @[VECTOR_REGISTER.scala 28:11 VECTOR_REGISTER.scala 28:11]
    node _GEN_40 = mux(eq(UInt<4>("h8"), io_vs2), register_8, _GEN_39) @[VECTOR_REGISTER.scala 28:11 VECTOR_REGISTER.scala 28:11]
    node _GEN_41 = mux(eq(UInt<4>("h9"), io_vs2), register_9, _GEN_40) @[VECTOR_REGISTER.scala 28:11 VECTOR_REGISTER.scala 28:11]
    node _GEN_42 = mux(eq(UInt<4>("ha"), io_vs2), register_10, _GEN_41) @[VECTOR_REGISTER.scala 28:11 VECTOR_REGISTER.scala 28:11]
    node _GEN_43 = mux(eq(UInt<4>("hb"), io_vs2), register_11, _GEN_42) @[VECTOR_REGISTER.scala 28:11 VECTOR_REGISTER.scala 28:11]
    node _GEN_44 = mux(eq(UInt<4>("hc"), io_vs2), register_12, _GEN_43) @[VECTOR_REGISTER.scala 28:11 VECTOR_REGISTER.scala 28:11]
    node _GEN_45 = mux(eq(UInt<4>("hd"), io_vs2), register_13, _GEN_44) @[VECTOR_REGISTER.scala 28:11 VECTOR_REGISTER.scala 28:11]
    node _GEN_46 = mux(eq(UInt<4>("he"), io_vs2), register_14, _GEN_45) @[VECTOR_REGISTER.scala 28:11 VECTOR_REGISTER.scala 28:11]
    node _GEN_47 = mux(eq(UInt<4>("hf"), io_vs2), register_15, _GEN_46) @[VECTOR_REGISTER.scala 28:11 VECTOR_REGISTER.scala 28:11]
    node _GEN_48 = mux(eq(UInt<5>("h10"), io_vs2), register_16, _GEN_47) @[VECTOR_REGISTER.scala 28:11 VECTOR_REGISTER.scala 28:11]
    node _GEN_49 = mux(eq(UInt<5>("h11"), io_vs2), register_17, _GEN_48) @[VECTOR_REGISTER.scala 28:11 VECTOR_REGISTER.scala 28:11]
    node _GEN_50 = mux(eq(UInt<5>("h12"), io_vs2), register_18, _GEN_49) @[VECTOR_REGISTER.scala 28:11 VECTOR_REGISTER.scala 28:11]
    node _GEN_51 = mux(eq(UInt<5>("h13"), io_vs2), register_19, _GEN_50) @[VECTOR_REGISTER.scala 28:11 VECTOR_REGISTER.scala 28:11]
    node _GEN_52 = mux(eq(UInt<5>("h14"), io_vs2), register_20, _GEN_51) @[VECTOR_REGISTER.scala 28:11 VECTOR_REGISTER.scala 28:11]
    node _GEN_53 = mux(eq(UInt<5>("h15"), io_vs2), register_21, _GEN_52) @[VECTOR_REGISTER.scala 28:11 VECTOR_REGISTER.scala 28:11]
    node _GEN_54 = mux(eq(UInt<5>("h16"), io_vs2), register_22, _GEN_53) @[VECTOR_REGISTER.scala 28:11 VECTOR_REGISTER.scala 28:11]
    node _GEN_55 = mux(eq(UInt<5>("h17"), io_vs2), register_23, _GEN_54) @[VECTOR_REGISTER.scala 28:11 VECTOR_REGISTER.scala 28:11]
    node _GEN_56 = mux(eq(UInt<5>("h18"), io_vs2), register_24, _GEN_55) @[VECTOR_REGISTER.scala 28:11 VECTOR_REGISTER.scala 28:11]
    node _GEN_57 = mux(eq(UInt<5>("h19"), io_vs2), register_25, _GEN_56) @[VECTOR_REGISTER.scala 28:11 VECTOR_REGISTER.scala 28:11]
    node _GEN_58 = mux(eq(UInt<5>("h1a"), io_vs2), register_26, _GEN_57) @[VECTOR_REGISTER.scala 28:11 VECTOR_REGISTER.scala 28:11]
    node _GEN_59 = mux(eq(UInt<5>("h1b"), io_vs2), register_27, _GEN_58) @[VECTOR_REGISTER.scala 28:11 VECTOR_REGISTER.scala 28:11]
    node _GEN_60 = mux(eq(UInt<5>("h1c"), io_vs2), register_28, _GEN_59) @[VECTOR_REGISTER.scala 28:11 VECTOR_REGISTER.scala 28:11]
    node _GEN_61 = mux(eq(UInt<5>("h1d"), io_vs2), register_29, _GEN_60) @[VECTOR_REGISTER.scala 28:11 VECTOR_REGISTER.scala 28:11]
    node _GEN_62 = mux(eq(UInt<5>("h1e"), io_vs2), register_30, _GEN_61) @[VECTOR_REGISTER.scala 28:11 VECTOR_REGISTER.scala 28:11]
    node _GEN_63 = mux(eq(UInt<5>("h1f"), io_vs2), register_31, _GEN_62) @[VECTOR_REGISTER.scala 28:11 VECTOR_REGISTER.scala 28:11]
    node _register_io_vd = io_V_w_data @[VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 31:24]
    node _GEN_64 = mux(eq(UInt<1>("h0"), io_vd), _register_io_vd, register_0) @[VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 25:23]
    node _GEN_65 = mux(eq(UInt<1>("h1"), io_vd), _register_io_vd, register_1) @[VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 25:23]
    node _GEN_66 = mux(eq(UInt<2>("h2"), io_vd), _register_io_vd, register_2) @[VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 25:23]
    node _GEN_67 = mux(eq(UInt<2>("h3"), io_vd), _register_io_vd, register_3) @[VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 25:23]
    node _GEN_68 = mux(eq(UInt<3>("h4"), io_vd), _register_io_vd, register_4) @[VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 25:23]
    node _GEN_69 = mux(eq(UInt<3>("h5"), io_vd), _register_io_vd, register_5) @[VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 25:23]
    node _GEN_70 = mux(eq(UInt<3>("h6"), io_vd), _register_io_vd, register_6) @[VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 25:23]
    node _GEN_71 = mux(eq(UInt<3>("h7"), io_vd), _register_io_vd, register_7) @[VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 25:23]
    node _GEN_72 = mux(eq(UInt<4>("h8"), io_vd), _register_io_vd, register_8) @[VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 25:23]
    node _GEN_73 = mux(eq(UInt<4>("h9"), io_vd), _register_io_vd, register_9) @[VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 25:23]
    node _GEN_74 = mux(eq(UInt<4>("ha"), io_vd), _register_io_vd, register_10) @[VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 25:23]
    node _GEN_75 = mux(eq(UInt<4>("hb"), io_vd), _register_io_vd, register_11) @[VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 25:23]
    node _GEN_76 = mux(eq(UInt<4>("hc"), io_vd), _register_io_vd, register_12) @[VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 25:23]
    node _GEN_77 = mux(eq(UInt<4>("hd"), io_vd), _register_io_vd, register_13) @[VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 25:23]
    node _GEN_78 = mux(eq(UInt<4>("he"), io_vd), _register_io_vd, register_14) @[VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 25:23]
    node _GEN_79 = mux(eq(UInt<4>("hf"), io_vd), _register_io_vd, register_15) @[VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 25:23]
    node _GEN_80 = mux(eq(UInt<5>("h10"), io_vd), _register_io_vd, register_16) @[VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 25:23]
    node _GEN_81 = mux(eq(UInt<5>("h11"), io_vd), _register_io_vd, register_17) @[VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 25:23]
    node _GEN_82 = mux(eq(UInt<5>("h12"), io_vd), _register_io_vd, register_18) @[VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 25:23]
    node _GEN_83 = mux(eq(UInt<5>("h13"), io_vd), _register_io_vd, register_19) @[VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 25:23]
    node _GEN_84 = mux(eq(UInt<5>("h14"), io_vd), _register_io_vd, register_20) @[VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 25:23]
    node _GEN_85 = mux(eq(UInt<5>("h15"), io_vd), _register_io_vd, register_21) @[VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 25:23]
    node _GEN_86 = mux(eq(UInt<5>("h16"), io_vd), _register_io_vd, register_22) @[VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 25:23]
    node _GEN_87 = mux(eq(UInt<5>("h17"), io_vd), _register_io_vd, register_23) @[VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 25:23]
    node _GEN_88 = mux(eq(UInt<5>("h18"), io_vd), _register_io_vd, register_24) @[VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 25:23]
    node _GEN_89 = mux(eq(UInt<5>("h19"), io_vd), _register_io_vd, register_25) @[VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 25:23]
    node _GEN_90 = mux(eq(UInt<5>("h1a"), io_vd), _register_io_vd, register_26) @[VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 25:23]
    node _GEN_91 = mux(eq(UInt<5>("h1b"), io_vd), _register_io_vd, register_27) @[VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 25:23]
    node _GEN_92 = mux(eq(UInt<5>("h1c"), io_vd), _register_io_vd, register_28) @[VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 25:23]
    node _GEN_93 = mux(eq(UInt<5>("h1d"), io_vd), _register_io_vd, register_29) @[VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 25:23]
    node _GEN_94 = mux(eq(UInt<5>("h1e"), io_vd), _register_io_vd, register_30) @[VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 25:23]
    node _GEN_95 = mux(eq(UInt<5>("h1f"), io_vd), _register_io_vd, register_31) @[VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 31:24 VECTOR_REGISTER.scala 25:23]
    node _GEN_96 = mux(io_V_reg_write, _GEN_64, register_0) @[VECTOR_REGISTER.scala 30:25 VECTOR_REGISTER.scala 25:23]
    node _GEN_97 = mux(io_V_reg_write, _GEN_65, register_1) @[VECTOR_REGISTER.scala 30:25 VECTOR_REGISTER.scala 25:23]
    node _GEN_98 = mux(io_V_reg_write, _GEN_66, register_2) @[VECTOR_REGISTER.scala 30:25 VECTOR_REGISTER.scala 25:23]
    node _GEN_99 = mux(io_V_reg_write, _GEN_67, register_3) @[VECTOR_REGISTER.scala 30:25 VECTOR_REGISTER.scala 25:23]
    node _GEN_100 = mux(io_V_reg_write, _GEN_68, register_4) @[VECTOR_REGISTER.scala 30:25 VECTOR_REGISTER.scala 25:23]
    node _GEN_101 = mux(io_V_reg_write, _GEN_69, register_5) @[VECTOR_REGISTER.scala 30:25 VECTOR_REGISTER.scala 25:23]
    node _GEN_102 = mux(io_V_reg_write, _GEN_70, register_6) @[VECTOR_REGISTER.scala 30:25 VECTOR_REGISTER.scala 25:23]
    node _GEN_103 = mux(io_V_reg_write, _GEN_71, register_7) @[VECTOR_REGISTER.scala 30:25 VECTOR_REGISTER.scala 25:23]
    node _GEN_104 = mux(io_V_reg_write, _GEN_72, register_8) @[VECTOR_REGISTER.scala 30:25 VECTOR_REGISTER.scala 25:23]
    node _GEN_105 = mux(io_V_reg_write, _GEN_73, register_9) @[VECTOR_REGISTER.scala 30:25 VECTOR_REGISTER.scala 25:23]
    node _GEN_106 = mux(io_V_reg_write, _GEN_74, register_10) @[VECTOR_REGISTER.scala 30:25 VECTOR_REGISTER.scala 25:23]
    node _GEN_107 = mux(io_V_reg_write, _GEN_75, register_11) @[VECTOR_REGISTER.scala 30:25 VECTOR_REGISTER.scala 25:23]
    node _GEN_108 = mux(io_V_reg_write, _GEN_76, register_12) @[VECTOR_REGISTER.scala 30:25 VECTOR_REGISTER.scala 25:23]
    node _GEN_109 = mux(io_V_reg_write, _GEN_77, register_13) @[VECTOR_REGISTER.scala 30:25 VECTOR_REGISTER.scala 25:23]
    node _GEN_110 = mux(io_V_reg_write, _GEN_78, register_14) @[VECTOR_REGISTER.scala 30:25 VECTOR_REGISTER.scala 25:23]
    node _GEN_111 = mux(io_V_reg_write, _GEN_79, register_15) @[VECTOR_REGISTER.scala 30:25 VECTOR_REGISTER.scala 25:23]
    node _GEN_112 = mux(io_V_reg_write, _GEN_80, register_16) @[VECTOR_REGISTER.scala 30:25 VECTOR_REGISTER.scala 25:23]
    node _GEN_113 = mux(io_V_reg_write, _GEN_81, register_17) @[VECTOR_REGISTER.scala 30:25 VECTOR_REGISTER.scala 25:23]
    node _GEN_114 = mux(io_V_reg_write, _GEN_82, register_18) @[VECTOR_REGISTER.scala 30:25 VECTOR_REGISTER.scala 25:23]
    node _GEN_115 = mux(io_V_reg_write, _GEN_83, register_19) @[VECTOR_REGISTER.scala 30:25 VECTOR_REGISTER.scala 25:23]
    node _GEN_116 = mux(io_V_reg_write, _GEN_84, register_20) @[VECTOR_REGISTER.scala 30:25 VECTOR_REGISTER.scala 25:23]
    node _GEN_117 = mux(io_V_reg_write, _GEN_85, register_21) @[VECTOR_REGISTER.scala 30:25 VECTOR_REGISTER.scala 25:23]
    node _GEN_118 = mux(io_V_reg_write, _GEN_86, register_22) @[VECTOR_REGISTER.scala 30:25 VECTOR_REGISTER.scala 25:23]
    node _GEN_119 = mux(io_V_reg_write, _GEN_87, register_23) @[VECTOR_REGISTER.scala 30:25 VECTOR_REGISTER.scala 25:23]
    node _GEN_120 = mux(io_V_reg_write, _GEN_88, register_24) @[VECTOR_REGISTER.scala 30:25 VECTOR_REGISTER.scala 25:23]
    node _GEN_121 = mux(io_V_reg_write, _GEN_89, register_25) @[VECTOR_REGISTER.scala 30:25 VECTOR_REGISTER.scala 25:23]
    node _GEN_122 = mux(io_V_reg_write, _GEN_90, register_26) @[VECTOR_REGISTER.scala 30:25 VECTOR_REGISTER.scala 25:23]
    node _GEN_123 = mux(io_V_reg_write, _GEN_91, register_27) @[VECTOR_REGISTER.scala 30:25 VECTOR_REGISTER.scala 25:23]
    node _GEN_124 = mux(io_V_reg_write, _GEN_92, register_28) @[VECTOR_REGISTER.scala 30:25 VECTOR_REGISTER.scala 25:23]
    node _GEN_125 = mux(io_V_reg_write, _GEN_93, register_29) @[VECTOR_REGISTER.scala 30:25 VECTOR_REGISTER.scala 25:23]
    node _GEN_126 = mux(io_V_reg_write, _GEN_94, register_30) @[VECTOR_REGISTER.scala 30:25 VECTOR_REGISTER.scala 25:23]
    node _GEN_127 = mux(io_V_reg_write, _GEN_95, register_31) @[VECTOR_REGISTER.scala 30:25 VECTOR_REGISTER.scala 25:23]
    node _register_WIRE_0 = asSInt(UInt<128>("h0")) @[VECTOR_REGISTER.scala 25:31 VECTOR_REGISTER.scala 25:31]
    node _register_WIRE_1 = asSInt(UInt<128>("h0")) @[VECTOR_REGISTER.scala 25:31 VECTOR_REGISTER.scala 25:31]
    node _register_WIRE_2 = asSInt(UInt<128>("h0")) @[VECTOR_REGISTER.scala 25:31 VECTOR_REGISTER.scala 25:31]
    node _register_WIRE_3 = asSInt(UInt<128>("h0")) @[VECTOR_REGISTER.scala 25:31 VECTOR_REGISTER.scala 25:31]
    node _register_WIRE_4 = asSInt(UInt<128>("h0")) @[VECTOR_REGISTER.scala 25:31 VECTOR_REGISTER.scala 25:31]
    node _register_WIRE_5 = asSInt(UInt<128>("h0")) @[VECTOR_REGISTER.scala 25:31 VECTOR_REGISTER.scala 25:31]
    node _register_WIRE_6 = asSInt(UInt<128>("h0")) @[VECTOR_REGISTER.scala 25:31 VECTOR_REGISTER.scala 25:31]
    node _register_WIRE_7 = asSInt(UInt<128>("h0")) @[VECTOR_REGISTER.scala 25:31 VECTOR_REGISTER.scala 25:31]
    node _register_WIRE_8 = asSInt(UInt<128>("h0")) @[VECTOR_REGISTER.scala 25:31 VECTOR_REGISTER.scala 25:31]
    node _register_WIRE_9 = asSInt(UInt<128>("h0")) @[VECTOR_REGISTER.scala 25:31 VECTOR_REGISTER.scala 25:31]
    node _register_WIRE_10 = asSInt(UInt<128>("h0")) @[VECTOR_REGISTER.scala 25:31 VECTOR_REGISTER.scala 25:31]
    node _register_WIRE_11 = asSInt(UInt<128>("h0")) @[VECTOR_REGISTER.scala 25:31 VECTOR_REGISTER.scala 25:31]
    node _register_WIRE_12 = asSInt(UInt<128>("h0")) @[VECTOR_REGISTER.scala 25:31 VECTOR_REGISTER.scala 25:31]
    node _register_WIRE_13 = asSInt(UInt<128>("h0")) @[VECTOR_REGISTER.scala 25:31 VECTOR_REGISTER.scala 25:31]
    node _register_WIRE_14 = asSInt(UInt<128>("h0")) @[VECTOR_REGISTER.scala 25:31 VECTOR_REGISTER.scala 25:31]
    node _register_WIRE_15 = asSInt(UInt<128>("h0")) @[VECTOR_REGISTER.scala 25:31 VECTOR_REGISTER.scala 25:31]
    node _register_WIRE_16 = asSInt(UInt<128>("h0")) @[VECTOR_REGISTER.scala 25:31 VECTOR_REGISTER.scala 25:31]
    node _register_WIRE_17 = asSInt(UInt<128>("h0")) @[VECTOR_REGISTER.scala 25:31 VECTOR_REGISTER.scala 25:31]
    node _register_WIRE_18 = asSInt(UInt<128>("h0")) @[VECTOR_REGISTER.scala 25:31 VECTOR_REGISTER.scala 25:31]
    node _register_WIRE_19 = asSInt(UInt<128>("h0")) @[VECTOR_REGISTER.scala 25:31 VECTOR_REGISTER.scala 25:31]
    node _register_WIRE_20 = asSInt(UInt<128>("h0")) @[VECTOR_REGISTER.scala 25:31 VECTOR_REGISTER.scala 25:31]
    node _register_WIRE_21 = asSInt(UInt<128>("h0")) @[VECTOR_REGISTER.scala 25:31 VECTOR_REGISTER.scala 25:31]
    node _register_WIRE_22 = asSInt(UInt<128>("h0")) @[VECTOR_REGISTER.scala 25:31 VECTOR_REGISTER.scala 25:31]
    node _register_WIRE_23 = asSInt(UInt<128>("h0")) @[VECTOR_REGISTER.scala 25:31 VECTOR_REGISTER.scala 25:31]
    node _register_WIRE_24 = asSInt(UInt<128>("h0")) @[VECTOR_REGISTER.scala 25:31 VECTOR_REGISTER.scala 25:31]
    node _register_WIRE_25 = asSInt(UInt<128>("h0")) @[VECTOR_REGISTER.scala 25:31 VECTOR_REGISTER.scala 25:31]
    node _register_WIRE_26 = asSInt(UInt<128>("h0")) @[VECTOR_REGISTER.scala 25:31 VECTOR_REGISTER.scala 25:31]
    node _register_WIRE_27 = asSInt(UInt<128>("h0")) @[VECTOR_REGISTER.scala 25:31 VECTOR_REGISTER.scala 25:31]
    node _register_WIRE_28 = asSInt(UInt<128>("h0")) @[VECTOR_REGISTER.scala 25:31 VECTOR_REGISTER.scala 25:31]
    node _register_WIRE_29 = asSInt(UInt<128>("h0")) @[VECTOR_REGISTER.scala 25:31 VECTOR_REGISTER.scala 25:31]
    node _register_WIRE_30 = asSInt(UInt<128>("h0")) @[VECTOR_REGISTER.scala 25:31 VECTOR_REGISTER.scala 25:31]
    node _register_WIRE_31 = asSInt(UInt<128>("h0")) @[VECTOR_REGISTER.scala 25:31 VECTOR_REGISTER.scala 25:31]
    node _register_io_vs1 = _GEN_31 @[VECTOR_REGISTER.scala 27:11]
    node _register_io_vs2 = _GEN_63 @[VECTOR_REGISTER.scala 28:11]
    io_vdata1 <= _register_io_vs1 @[VECTOR_REGISTER.scala 27:11]
    io_vdata2 <= _register_io_vs2 @[VECTOR_REGISTER.scala 28:11]
    register_0 <= mux(reset, _register_WIRE_0, _GEN_96) @[VECTOR_REGISTER.scala 25:23 VECTOR_REGISTER.scala 25:23]
    register_1 <= mux(reset, _register_WIRE_1, _GEN_97) @[VECTOR_REGISTER.scala 25:23 VECTOR_REGISTER.scala 25:23]
    register_2 <= mux(reset, _register_WIRE_2, _GEN_98) @[VECTOR_REGISTER.scala 25:23 VECTOR_REGISTER.scala 25:23]
    register_3 <= mux(reset, _register_WIRE_3, _GEN_99) @[VECTOR_REGISTER.scala 25:23 VECTOR_REGISTER.scala 25:23]
    register_4 <= mux(reset, _register_WIRE_4, _GEN_100) @[VECTOR_REGISTER.scala 25:23 VECTOR_REGISTER.scala 25:23]
    register_5 <= mux(reset, _register_WIRE_5, _GEN_101) @[VECTOR_REGISTER.scala 25:23 VECTOR_REGISTER.scala 25:23]
    register_6 <= mux(reset, _register_WIRE_6, _GEN_102) @[VECTOR_REGISTER.scala 25:23 VECTOR_REGISTER.scala 25:23]
    register_7 <= mux(reset, _register_WIRE_7, _GEN_103) @[VECTOR_REGISTER.scala 25:23 VECTOR_REGISTER.scala 25:23]
    register_8 <= mux(reset, _register_WIRE_8, _GEN_104) @[VECTOR_REGISTER.scala 25:23 VECTOR_REGISTER.scala 25:23]
    register_9 <= mux(reset, _register_WIRE_9, _GEN_105) @[VECTOR_REGISTER.scala 25:23 VECTOR_REGISTER.scala 25:23]
    register_10 <= mux(reset, _register_WIRE_10, _GEN_106) @[VECTOR_REGISTER.scala 25:23 VECTOR_REGISTER.scala 25:23]
    register_11 <= mux(reset, _register_WIRE_11, _GEN_107) @[VECTOR_REGISTER.scala 25:23 VECTOR_REGISTER.scala 25:23]
    register_12 <= mux(reset, _register_WIRE_12, _GEN_108) @[VECTOR_REGISTER.scala 25:23 VECTOR_REGISTER.scala 25:23]
    register_13 <= mux(reset, _register_WIRE_13, _GEN_109) @[VECTOR_REGISTER.scala 25:23 VECTOR_REGISTER.scala 25:23]
    register_14 <= mux(reset, _register_WIRE_14, _GEN_110) @[VECTOR_REGISTER.scala 25:23 VECTOR_REGISTER.scala 25:23]
    register_15 <= mux(reset, _register_WIRE_15, _GEN_111) @[VECTOR_REGISTER.scala 25:23 VECTOR_REGISTER.scala 25:23]
    register_16 <= mux(reset, _register_WIRE_16, _GEN_112) @[VECTOR_REGISTER.scala 25:23 VECTOR_REGISTER.scala 25:23]
    register_17 <= mux(reset, _register_WIRE_17, _GEN_113) @[VECTOR_REGISTER.scala 25:23 VECTOR_REGISTER.scala 25:23]
    register_18 <= mux(reset, _register_WIRE_18, _GEN_114) @[VECTOR_REGISTER.scala 25:23 VECTOR_REGISTER.scala 25:23]
    register_19 <= mux(reset, _register_WIRE_19, _GEN_115) @[VECTOR_REGISTER.scala 25:23 VECTOR_REGISTER.scala 25:23]
    register_20 <= mux(reset, _register_WIRE_20, _GEN_116) @[VECTOR_REGISTER.scala 25:23 VECTOR_REGISTER.scala 25:23]
    register_21 <= mux(reset, _register_WIRE_21, _GEN_117) @[VECTOR_REGISTER.scala 25:23 VECTOR_REGISTER.scala 25:23]
    register_22 <= mux(reset, _register_WIRE_22, _GEN_118) @[VECTOR_REGISTER.scala 25:23 VECTOR_REGISTER.scala 25:23]
    register_23 <= mux(reset, _register_WIRE_23, _GEN_119) @[VECTOR_REGISTER.scala 25:23 VECTOR_REGISTER.scala 25:23]
    register_24 <= mux(reset, _register_WIRE_24, _GEN_120) @[VECTOR_REGISTER.scala 25:23 VECTOR_REGISTER.scala 25:23]
    register_25 <= mux(reset, _register_WIRE_25, _GEN_121) @[VECTOR_REGISTER.scala 25:23 VECTOR_REGISTER.scala 25:23]
    register_26 <= mux(reset, _register_WIRE_26, _GEN_122) @[VECTOR_REGISTER.scala 25:23 VECTOR_REGISTER.scala 25:23]
    register_27 <= mux(reset, _register_WIRE_27, _GEN_123) @[VECTOR_REGISTER.scala 25:23 VECTOR_REGISTER.scala 25:23]
    register_28 <= mux(reset, _register_WIRE_28, _GEN_124) @[VECTOR_REGISTER.scala 25:23 VECTOR_REGISTER.scala 25:23]
    register_29 <= mux(reset, _register_WIRE_29, _GEN_125) @[VECTOR_REGISTER.scala 25:23 VECTOR_REGISTER.scala 25:23]
    register_30 <= mux(reset, _register_WIRE_30, _GEN_126) @[VECTOR_REGISTER.scala 25:23 VECTOR_REGISTER.scala 25:23]
    register_31 <= mux(reset, _register_WIRE_31, _GEN_127) @[VECTOR_REGISTER.scala 25:23 VECTOR_REGISTER.scala 25:23]
