# TODO
Implementar las siguientes intrucciones:

* mult
* div
* mflo
* mfhi

# Notas
1. Dado que tendrán que agregar 2 registros (hi y lo) de 32 bits.
   Estos dos registros deberán tener la etiqueta (Label) en Digital
   High y Low para que los test-cases compilen.

2. Para Implementar la division NO utilicen el circuito divisor de
   Digital, utilicen un circuito hecho en Verilog.  Esta es la única
   parte que se permitirá utilizar verilog. Para el resto deberán 
   utilizar unicamente Digital.

3. El operador de division entera en verilog es / y el de módulo es %
