<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:20:42.2042</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.07.27</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7005884</applicationNumber><claimCount>13</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치 및 반도체 장치의 제작 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2025.04.10</openDate><openNumber>10-2025-0048716</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.02.24</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/83</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/03</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 50/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05B 33/02</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G09F 9/30</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 미세한 크기의 트랜지스터를 갖는 반도체 장치를 제공한다. 제 1 트랜지스터 및 제 2 트랜지스터를 갖고, 제 1 트랜지스터는 제 1 도전층 내지 제 3 도전층, 절연층, 제 1 반도체층, 및 제 2 반도체층을 갖고, 제 1 도전층 위의 제 2 도전층은 제 1 도전층과 중첩되는 개구를 갖고, 제 1 반도체층은 제 1 도전층의 상면, 그리고 제 2 도전층의 상면 및 측면과 접촉하고, 제 2 반도체층은 제 1 반도체층의 상면과 접촉하고, 절연층은 제 2 반도체층의 상면과 접촉하고, 제 3 도전층은 개구 내에서 제 1 반도체층 및 제 2 반도체층과 중첩되고, 제 2 트랜지스터는 절연층, 제 3 반도체층, 제 4 도전층 내지 제 6 도전층을 갖고, 제 4 도전층은 제 3 반도체층의 하나의 상면과 접촉하고, 제 5 도전층은 제 3 반도체층의 다른 하나의 상면과 접촉하고, 절연층은 제 4 도전층과 제 5 도전층 사이에서 제 3 반도체층의 상면과 접촉하고, 제 6 도전층은 절연층의 상면과 접촉하고, 제 1 반도체층 및 제 2 반도체층은 상이한 재료를 갖고, 제 2 반도체층 및 제 3 반도체층은 같은 재료를 갖는다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.02.15</internationOpenDate><internationOpenNumber>WO2024033739</internationOpenNumber><internationalApplicationDate>2023.07.27</internationalApplicationDate><internationalApplicationNumber>PCT/IB2023/057609</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서,제 1 트랜지스터와 제 2 트랜지스터를 갖고,상기 제 1 트랜지스터는 제 1 도전층, 제 2 도전층, 제 3 도전층, 제 1 절연층, 제 1 반도체층, 및 제 2 반도체층을 갖고,상기 제 2 도전층은 상기 제 1 도전층 위에 제공되고, 상기 제 1 도전층과 중첩되는 영역에 개구를 갖고,상기 제 1 반도체층은 상기 개구를 덮도록 상기 제 1 도전층의 상면, 그리고 상기 제 2 도전층의 상면 및 측면과 접촉하여 제공되고,상기 제 2 반도체층은 상기 제 1 반도체층의 상면과 접촉하여 제공되고,상기 제 1 절연층의 제 1 영역은 상기 제 2 반도체층의 상면과 접촉하여 제공되고,상기 제 3 도전층은 상기 개구 내에서 상기 제 1 영역을 개재(介在)하여 상기 제 1 반도체층 및 상기 제 2 반도체층과 중첩되어 제공되고,상기 제 2 트랜지스터는 상기 제 1 절연층, 제 3 반도체층, 제 4 도전층, 제 5 도전층, 및 제 6 도전층을 갖고,상기 제 4 도전층은 상기 제 3 반도체층의 하나의 상면과 접촉하여 제공되고, 상기 제 5 도전층은 상기 제 3 반도체층의 다른 하나의 상면과 접촉하여 제공되고,상기 제 1 절연층의 제 2 영역은 상기 제 4 도전층과 상기 제 5 도전층 사이에서 상기 제 3 반도체층의 상면과 접촉하여 제공되고,상기 제 6 도전층은 상기 제 2 영역의 상면과 접촉하여 제공되고,상기 제 1 반도체층 및 상기 제 2 반도체층은 상이한 재료를 갖고,상기 제 2 반도체층 및 상기 제 3 반도체층은 같은 재료를 갖는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 반도체 장치로서,제 1 트랜지스터와 제 2 트랜지스터를 갖고,상기 제 1 트랜지스터는 제 1 도전층, 제 2 도전층, 제 3 도전층, 제 1 절연층, 제 1 반도체층, 및 제 2 반도체층을 갖고,상기 제 2 트랜지스터는 제 4 도전층, 제 5 도전층, 제 6 도전층, 상기 제 1 절연층, 및 제 3 반도체층을 갖고,상기 제 2 도전층은 상기 제 1 도전층 위에 제공되고, 상기 제 1 도전층과 중첩되는 영역에 제 1 개구를 갖고,상기 제 1 반도체층은 상기 제 1 개구를 덮도록 상기 제 1 도전층의 상면, 그리고 상기 제 2 도전층의 상면 및 측면과 접촉하여 제공되고,상기 제 2 반도체층은 상기 제 1 반도체층의 상면과 접촉하여 제공되고,상기 제 1 절연층의 제 1 영역은 상기 제 2 반도체층의 상면과 접촉하여 제공되고,상기 제 3 도전층은 상기 제 1 개구 내에서 상기 제 1 영역을 개재하여 상기 제 1 반도체층 및 상기 제 2 반도체층과 중첩되어 제공되고,상기 제 5 도전층은 상기 제 4 도전층 위에 제공되고 상기 제 4 도전층과 중첩되는 영역에 제 2 개구를 갖고,상기 제 3 반도체층은 상기 제 2 개구를 덮도록 상기 제 4 도전층의 상면, 그리고 상기 제 5 도전층의 상면 및 측면과 접촉하여 제공되고,상기 제 1 절연층의 제 2 영역은 상기 제 3 반도체층의 상면과 접촉하여 제공되고,상기 제 6 도전층은 상기 제 2 개구 내에서 상기 제 2 영역을 개재하여 상기 제 3 반도체층과 중첩되어 제공되고,상기 제 1 반도체층 및 상기 제 2 반도체층은 상이한 재료를 갖고,상기 제 2 반도체층 및 상기 제 3 반도체층은 같은 재료를 갖는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제 1 항 또는 제 2 항에 있어서,상기 제 1 반도체층, 상기 제 2 반도체층, 및 상기 제 3 반도체층은 각각 금속 산화물을 갖는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제 1 항에 있어서,상기 제 1 도전층 위에 제 2 절연층을 갖고,상기 제 2 절연층은 제 1 층, 상기 제 1 층 위의 제 2 층, 및 상기 제 2 층 위의 제 3 층을 갖고,상기 제 1 층은 상기 제 2 층보다 막 밀도가 높은 영역을 갖고,상기 제 3 층은 상기 제 2 층보다 막 밀도가 높은 영역을 갖는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제 1 항에 있어서,상기 제 1 도전층 위에 제 2 절연층을 갖고,상기 제 2 절연층은 상기 제 1 층, 상기 제 1 층 위의 제 2 층, 및 상기 제 2 층 위의 제 3 층을 갖고,상기 제 1 층은 상기 제 2 층보다 질소의 함유량이 많은 영역을 갖고,상기 제 3 층은 상기 제 2 층보다 질소의 함유량이 많은 영역을 갖는, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제 1 항에 있어서,상기 제 2 트랜지스터는 제 3 절연층을 갖고,상기 제 3 절연층 위에 상기 제 3 반도체층이 제공되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제 1 항에 있어서,상기 제 2 트랜지스터는 제 7 도전층 및 상기 제 7 도전층 위의 제 2 절연층을 갖고,상기 제 7 도전층은 상기 제 2 절연층 및 상기 제 3 반도체층을 개재하여 상기 제 6 도전층과 중첩되어 제공되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 제 1 항에 있어서,상기 제 3 반도체층은 평면에서 보았을 때 상기 제 1 절연층의 상기 제 2 영역과 상기 제 4 도전층 사이에 끼워진 영역과, 상기 제 1 절연층의 상기 제 2 영역과 상기 제 5 도전층 사이에 끼워진 영역으로 이루어지는 한 쌍의 영역을 갖고,상기 한 쌍의 영역은 상기 제 3 반도체층에서의 상기 제 6 도전층과 중첩되는 영역보다 저항이 낮은, 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 제 2 항에 있어서,상기 제 1 도전층 위 및 상기 제 4 도전층 위에 제 2 절연층을 갖고,상기 제 2 절연층은 제 1 층, 상기 제 1 층 위의 제 2 층, 및 상기 제 2 층 위의 제 3 층을 갖고,상기 제 1 층은 상기 제 2 층보다 막 밀도가 높은 영역을 갖고,상기 제 3 층은 상기 제 2 층보다 막 밀도가 높은 영역을 갖는, 반도체 장치.</claim></claimInfo><claimInfo><claim>10. 제 2 항에 있어서,상기 제 1 도전층 위 및 상기 제 4 도전층 위에 제 2 절연층을 갖고,상기 제 2 절연층은 제 1 층, 상기 제 1 층 위의 제 2 층, 및 상기 제 2 층 위의 제 3 층을 갖고,상기 제 1 층은 상기 제 2 층보다 질소의 함유량이 많은 영역을 갖고,상기 제 3 층은 상기 제 2 층보다 질소의 함유량이 많은 영역을 갖는, 반도체 장치.</claim></claimInfo><claimInfo><claim>11. 반도체 장치의 제작 방법으로서,제 1 도전막을 형성하고,상기 제 1 도전막을 가공하여 제 1 도전층 및 제 2 도전층을 형성하고,상기 제 1 도전층 위 및 상기 제 2 도전층 위에 제 1 절연막을 형성하고,상기 제 1 절연막 위에 제 2 절연막을 형성하고,상기 제 2 절연막을 가공하여 상기 제 2 도전층과 중첩되는 제 1 절연층을 형성하고,상기 제 1 절연층 위 및 상기 제 1 절연막 위에 제 2 도전막을 형성하고,상기 제 1 절연막 및 상기 제 2 도전막을 가공하여 상기 제 1 도전층과 중첩되는 영역에 개구를 갖는 제 2 절연층 및 제 3 도전층을 형성하고,상기 제 1 도전층 위, 상기 제 2 절연층 위, 상기 제 3 도전층 위, 및 상기 제 1 절연층 위에, 상기 개구를 덮도록 제 1 금속 산화물막을 형성하고,상기 제 1 금속 산화물막을 가공하여 상기 제 1 도전층의 상면, 상기 제 2 절연층의 측면, 그리고 상기 제 3 도전층의 상면 및 측면과 접촉하는 제 1 반도체층을 형성하고,상기 제 1 반도체층 위, 상기 제 3 도전층 위, 상기 제 1 절연층 위, 및 상기 제 2 절연층 위에 제 2 금속 산화물막을 형성하고,상기 제 2 금속 산화물막을 가공하여 상기 제 1 반도체층과 중첩되는 제 2 반도체층과, 상기 제 2 도전층 및 상기 제 1 절연층과 중첩되는 제 3 반도체층을 형성하고,상기 제 1 반도체층 위, 상기 제 2 반도체층 위, 상기 제 3 도전층 위, 상기 제 3 반도체층 위, 상기 제 1 절연층 위, 및 상기 제 2 절연층 위에 제 3 절연막을 형성하고,상기 제 3 절연막을 가공하여 상기 제 1 도전층, 상기 제 1 반도체층, 상기 제 2 반도체층, 및 상기 제 3 도전층과 중첩되는 영역을 갖는 제 3 절연층과, 상기 제 2 도전층 및 상기 제 3 반도체층과 중첩되는 영역을 갖는 제 4 절연층을 형성하고,상기 제 3 절연층 위 및 상기 제 4 절연층 위에 제 3 도전막을 형성하고,상기 제 3 도전막을 가공하여 상기 제 1 반도체층 및 상기 제 2 반도체층과 중첩되는 제 4 도전층과, 상기 제 2 도전층 및 상기 제 3 반도체층과 중첩되는 제 5 도전층과, 평면에서 보았을 때 상기 제 5 도전층을 끼우도록 상기 제 3 반도체층의 상면과 접촉하는 제 6 도전층 및 제 7 도전층을 형성하고,상기 제 5 도전층을 마스크로서 사용하여 상기 제 3 반도체층에 불순물을 공급하는 처리를 수행하는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>12. 제 11 항에 있어서,상기 불순물은 붕소, 인, 알루미늄, 마그네슘, 및 실리콘에서 선택된 하나 또는 복수인, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>13. 반도체 장치의 제작 방법으로서,제 1 도전막을 형성하고,상기 제 1 도전막을 가공하여 제 1 도전층 및 제 2 도전층을 형성하고,상기 제 1 도전층 위 및 상기 제 2 도전층 위에 제 1 절연막을 형성하고,상기 제 1 절연막 위에 제 2 도전막을 형성하고,상기 제 1 절연막 및 상기 제 2 도전막을 가공하여 제 1 개구를 갖는 제 1 절연층 및 제 3 도전층을 상기 제 1 도전층과 중첩되는 영역에 형성하고, 또한 제 2 개구를 갖는 상기 제 1 절연층 및 제 4 도전층을 상기 제 2 도전층과 중첩되는 영역에 형성하고,상기 제 1 도전층 위, 상기 제 2 도전층 위, 상기 제 3 도전층 위, 상기 제 4 도전층 위, 및 상기 제 1 절연층 위에 상기 제 1 개구 및 상기 제 2 개구를 덮도록 제 1 금속 산화물막을 형성하고,상기 제 1 금속 산화물막을 가공하여 상기 제 1 도전층의 상면, 상기 제 1 절연층의 측면, 그리고 상기 제 3 도전층의 상면 및 측면과 접촉하는 제 1 반도체층을 형성하고,상기 제 1 반도체층 위, 상기 제 2 도전층 위, 상기 제 3 도전층 위, 상기 제 4 도전층 위, 및 상기 제 1 절연층 위에 제 2 금속 산화물막을 형성하고,상기 제 2 금속 산화물막을 가공하여 상기 제 1 반도체층과 중첩되는 제 2 반도체층과, 상기 제 2 도전층의 상면, 상기 제 1 절연층의 측면, 그리고 상기 제 4 도전층의 상면 및 측면과 접촉하는 제 3 반도체층을 형성하고,상기 제 1 반도체층 위, 상기 제 2 반도체층 위, 상기 제 3 도전층 위, 상기 제 3 반도체층 위, 상기 제 4 도전층 위, 및 상기 제 1 절연층 위에 제 2 절연층을 형성하고,상기 제 2 절연층 위에 제 3 도전막을 형성하고,상기 제 3 도전막을 가공하여 상기 제 1 반도체층 및 상기 제 2 반도체층과 중첩되는 제 5 도전층과, 상기 제 3 반도체층과 중첩되는 제 6 도전층을 형성하는, 반도체 장치의 제작 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>JINTYOU, Masami</engName><name>진쵸 마사미 </name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>NAKADA, Masataka</engName><name>나카다 마사타카 </name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>SHIMA, Yukinori</engName><name>시마 유키노리 </name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>DOBASHI, Masayoshi</engName><name>도바시 마사요시 </name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>KOEZUKA, Junichi</engName><name>코에즈카 준이치 </name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>KUROSAKI, Daisuke</engName><name>쿠로사키 다이스케 </name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 세종대로 ***, **층 (세종로, 광화문빌딩)(법무법인센트럴)</address><code>919990006014</code><country>대한민국</country><engName>HOON CHANG</engName><name>장훈</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2022.08.09</priorityApplicationDate><priorityApplicationNumber>JP-P-2022-127241</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.02.24</receiptDate><receiptNumber>1-1-2025-0207499-68</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.03.12</receiptDate><receiptNumber>1-5-2025-0042732-25</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257005884.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93970cb4f41a1cbd7295c2a53de241bf3ed10db7ee2ce5843a6c6dde7d220537dd0f6f5fc0dba6228d859c7634cc77f5222b85d9fe294e57bd</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfe9dbfa0d3c9af05f6105a1b74e0b425a22265eefba0b874c3c36ffdeded825a0773cd03ab98b647e21151daa4e6ca6030eb781d5eaa3d71f</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>