# 组合逻辑(硬布线)控制

组合逻辑(硬布线)控制通过使用组合逻辑电路(由逻辑门组成, 如与门、或门、非门等的组合)来直接根据当前的指令和处理器状态产生控制信号, 以控制 CPU 内各个部件(如寄存器、算术逻辑单元 ALU、数据通路等)的操作。

取指周期的节拍安排:

1. T0: (PC) -> MAR, 1 -> R
2. T1: M(MAR) -> MDR
3. T2: (MDR) -> IR, OP(IR) -> CU, (PC) + 1 -> PC

间指周期的节拍安排:

1. T0: Ad(IR) -> MAR, 1 -> R
2. T1: M(MAR) -> MDR
3. T2: (MDR) -> Ad(IR)

执行周期(加法, 假设 ACC 中已经保存了一个操作数)的节拍安排:

1. T0: Ad(IR) -> MAR, 1 -> R
2. T1: M(MAR) -> MDR
3. T2: (ACC) + (MDR) -> ACC

中断周期的节拍安排:

1. T0: a -> MAR, 1 -> W
2. T1: (PC) -> MDR
3. T2: MDR -> M(MAR), 向量地址 -> PC
