TimeQuest Timing Analyzer report for uControl
Fri May 31 04:35:09 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; uControl                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+----------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                  ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 542.3 MHz ; 380.08 MHz      ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.844 ; -22.610       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.644 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.631 ; -60.287               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                    ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -0.844 ; state.decode         ; estado4[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.883      ;
; -0.842 ; state.multiplicacion ; aluSrcB[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.880      ;
; -0.834 ; state.paso           ; state.fetch          ; clk          ; clk         ; 1.000        ; 0.001      ; 1.873      ;
; -0.833 ; state.memWriteSig    ; estado4[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.871      ;
; -0.833 ; state.memWriteSig    ; state.fetch          ; clk          ; clk         ; 1.000        ; 0.000      ; 1.871      ;
; -0.832 ; state.memWriteSig    ; aluSrcA~reg0         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.870      ;
; -0.831 ; state.memWriteSig    ; estado4[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.869      ;
; -0.829 ; state.memWriteSig    ; estado4[5]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.867      ;
; -0.807 ; state.jump           ; estado4[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.845      ;
; -0.807 ; state.jump           ; state.fetch          ; clk          ; clk         ; 1.000        ; 0.000      ; 1.845      ;
; -0.806 ; state.jump           ; aluSrcA~reg0         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.844      ;
; -0.805 ; state.jump           ; estado4[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.843      ;
; -0.803 ; state.jump           ; estado4[5]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.841      ;
; -0.779 ; state.aluWriteBack   ; estado4[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.818      ;
; -0.779 ; state.aluWriteBack   ; state.fetch          ; clk          ; clk         ; 1.000        ; 0.001      ; 1.818      ;
; -0.778 ; state.aluWriteBack   ; aluSrcA~reg0         ; clk          ; clk         ; 1.000        ; 0.001      ; 1.817      ;
; -0.777 ; state.aluWriteBack   ; estado4[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.816      ;
; -0.775 ; state.aluWriteBack   ; estado4[5]~reg0      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.814      ;
; -0.741 ; state.memWriteSig    ; estado4[6]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.779      ;
; -0.723 ; state.paso           ; aluSrcB[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.761      ;
; -0.721 ; state.paso           ; estado3[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.759      ;
; -0.721 ; state.paso           ; estado3[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.759      ;
; -0.710 ; state.slt            ; estado3[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.748      ;
; -0.710 ; state.memAddr        ; estado4[6]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.748      ;
; -0.707 ; state.despuesAddi    ; state.fetch          ; clk          ; clk         ; 1.000        ; 0.001      ; 1.746      ;
; -0.704 ; state.memWriteBack   ; estado4[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.742      ;
; -0.704 ; state.memWriteBack   ; state.fetch          ; clk          ; clk         ; 1.000        ; 0.000      ; 1.742      ;
; -0.703 ; state.memWriteBack   ; aluSrcA~reg0         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.741      ;
; -0.702 ; state.memWriteBack   ; estado4[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.740      ;
; -0.700 ; state.memWriteBack   ; estado4[5]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.738      ;
; -0.683 ; state.fetch          ; aluSrcA~reg0         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.721      ;
; -0.673 ; state.branchSig      ; state.fetch          ; clk          ; clk         ; 1.000        ; 0.001      ; 1.712      ;
; -0.660 ; state.addi           ; estado3[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.698      ;
; -0.655 ; state.decode         ; estado4[6]~reg0      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.694      ;
; -0.653 ; state.Execute        ; estado4[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.692      ;
; -0.651 ; state.addi           ; aluSrcB[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.689      ;
; -0.649 ; state.addi           ; estado3[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.687      ;
; -0.649 ; state.addi           ; estado3[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.687      ;
; -0.642 ; state.memAddr        ; estado4[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.680      ;
; -0.633 ; state.branchSig      ; estado4[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.672      ;
; -0.622 ; state.despuesAddi    ; estado3[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.660      ;
; -0.615 ; state.decode         ; state.memAddr        ; clk          ; clk         ; 1.000        ; 0.001      ; 1.654      ;
; -0.605 ; state.memAddrSW      ; aluSrcB[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.643      ;
; -0.603 ; state.memAddrSW      ; estado3[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.641      ;
; -0.603 ; state.memAddrSW      ; estado3[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.641      ;
; -0.602 ; state.decode         ; state.slt            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.640      ;
; -0.602 ; state.decode         ; state.Execute        ; clk          ; clk         ; 1.000        ; 0.000      ; 1.640      ;
; -0.598 ; state.decode         ; state.division       ; clk          ; clk         ; 1.000        ; 0.000      ; 1.636      ;
; -0.596 ; state.decode         ; state.paso           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.634      ;
; -0.596 ; state.decode         ; state.multiplicacion ; clk          ; clk         ; 1.000        ; 0.000      ; 1.634      ;
; -0.595 ; state.decode         ; state.addi           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.633      ;
; -0.595 ; state.decode         ; state.branchSig      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.633      ;
; -0.561 ; state.fetch          ; state.decode         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.598      ;
; -0.560 ; state.fetch          ; pcWrite~reg0         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.597      ;
; -0.559 ; state.fetch          ; IRwrite~reg0         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.596      ;
; -0.559 ; state.fetch          ; aluSrcB[0]~reg0      ; clk          ; clk         ; 1.000        ; -0.001     ; 1.596      ;
; -0.545 ; state.memReadSig     ; aluSrcA~reg0         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.583      ;
; -0.543 ; state.multiplicacion ; estado3[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.581      ;
; -0.542 ; state.despuesAddi    ; estado3[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.580      ;
; -0.541 ; state.branchSig      ; estado4[6]~reg0      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.580      ;
; -0.536 ; state.decode         ; state.jump           ; clk          ; clk         ; 1.000        ; 0.001      ; 1.575      ;
; -0.531 ; state.paso           ; estado3[5]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.569      ;
; -0.518 ; state.memWriteSig    ; estado4[1]~reg0      ; clk          ; clk         ; 1.000        ; -0.001     ; 1.555      ;
; -0.515 ; state.aluWriteBack   ; estado4[4]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.553      ;
; -0.510 ; state.branchSig      ; aluOP[0]~reg0        ; clk          ; clk         ; 1.000        ; 0.000      ; 1.548      ;
; -0.489 ; state.Execute        ; state.aluWriteBack   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.527      ;
; -0.487 ; state.memAddr        ; aluSrcB[1]~reg0      ; clk          ; clk         ; 1.000        ; -0.001     ; 1.524      ;
; -0.463 ; state.slt            ; state.aluWriteBack   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.501      ;
; -0.458 ; state.memReadSig     ; IorD~reg0            ; clk          ; clk         ; 1.000        ; -0.001     ; 1.495      ;
; -0.448 ; state.decode         ; aluSrcA~reg0         ; clk          ; clk         ; 1.000        ; 0.001      ; 1.487      ;
; -0.447 ; state.multiplicacion ; estado3[6]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.485      ;
; -0.447 ; state.decode         ; estado4[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.486      ;
; -0.431 ; state.memWriteSig    ; estado4[4]~reg0      ; clk          ; clk         ; 1.000        ; -0.001     ; 1.468      ;
; -0.425 ; state.aluWriteBack   ; estado4[6]~reg0      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.464      ;
; -0.420 ; state.addi           ; estado3[4]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.458      ;
; -0.418 ; state.decode         ; aluSrcB[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.456      ;
; -0.406 ; state.memWriteBack   ; estado4[1]~reg0      ; clk          ; clk         ; 1.000        ; -0.001     ; 1.443      ;
; -0.404 ; state.memWriteBack   ; regWrite~reg0        ; clk          ; clk         ; 1.000        ; -0.001     ; 1.441      ;
; -0.404 ; state.jump           ; estado4[4]~reg0      ; clk          ; clk         ; 1.000        ; -0.001     ; 1.441      ;
; -0.394 ; state.despuesAddi    ; aluSrcA~reg0         ; clk          ; clk         ; 1.000        ; 0.001      ; 1.433      ;
; -0.389 ; state.slt            ; estado3[6]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.427      ;
; -0.382 ; state.decode         ; state.memAddrSW      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.420      ;
; -0.380 ; state.memWriteBack   ; estado4[6]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.418      ;
; -0.375 ; state.branchSig      ; estado4[5]~reg0      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.414      ;
; -0.373 ; state.memAddrSW      ; state.memWriteSig    ; clk          ; clk         ; 1.000        ; 0.001      ; 1.412      ;
; -0.370 ; state.memReadSig     ; estado4[6]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.408      ;
; -0.365 ; state.memAddrSW      ; estado3[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.403      ;
; -0.319 ; state.paso           ; aluOP[1]~reg0        ; clk          ; clk         ; 1.000        ; 0.000      ; 1.357      ;
; -0.267 ; state.memWriteSig    ; memWrite~reg0        ; clk          ; clk         ; 1.000        ; 0.000      ; 1.305      ;
; -0.267 ; state.aluWriteBack   ; regWrite~reg0        ; clk          ; clk         ; 1.000        ; 0.000      ; 1.305      ;
; -0.261 ; state.jump           ; PCsrc[1]~reg0        ; clk          ; clk         ; 1.000        ; 0.000      ; 1.299      ;
; -0.257 ; state.aluWriteBack   ; regDst~reg0          ; clk          ; clk         ; 1.000        ; 0.000      ; 1.295      ;
; -0.249 ; state.despuesAddi    ; regWrite~reg0        ; clk          ; clk         ; 1.000        ; 0.000      ; 1.287      ;
; -0.233 ; state.multiplicacion ; aluOP[1]~reg0        ; clk          ; clk         ; 1.000        ; 0.000      ; 1.271      ;
; -0.219 ; state.decode         ; estado4[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.258      ;
; -0.218 ; state.paso           ; aluOP[0]~reg0        ; clk          ; clk         ; 1.000        ; 0.000      ; 1.256      ;
; -0.203 ; state.slt            ; estado3[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.241      ;
; -0.194 ; state.slt            ; estado3[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.232      ;
; -0.194 ; state.slt            ; estado3[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.232      ;
; -0.184 ; state.despuesAddi    ; estado3[5]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.222      ;
+--------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                    ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.644 ; state.memReadSig     ; state.memWriteBack   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.930      ;
; 0.645 ; state.memReadSig     ; memRead~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.931      ;
; 0.649 ; state.decode         ; estado4[4]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.935      ;
; 0.651 ; state.decode         ; aluSrcB[0]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.937      ;
; 0.658 ; state.division       ; aluOP[1]~reg0        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.944      ;
; 0.683 ; state.paso           ; aluOP[2]~reg0        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.969      ;
; 0.758 ; state.slt            ; aluOP[2]~reg0        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.044      ;
; 0.761 ; state.slt            ; aluOP[1]~reg0        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.047      ;
; 0.783 ; state.fetch          ; memRead~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.069      ;
; 0.788 ; state.multiplicacion ; estado3[3]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.074      ;
; 0.790 ; state.multiplicacion ; estado3[1]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.797 ; state.memWriteBack   ; memToReg~reg0        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.083      ;
; 0.807 ; state.despuesAddi    ; estado3[6]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.093      ;
; 0.810 ; state.division       ; aluOP[0]~reg0        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.096      ;
; 0.862 ; state.memAddr        ; state.memReadSig     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.148      ;
; 0.867 ; state.despuesAddi    ; estado3[3]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.153      ;
; 0.873 ; state.addi           ; state.despuesAddi    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.159      ;
; 0.873 ; state.branchSig      ; PCsrc[0]~reg0        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.159      ;
; 0.873 ; state.addi           ; estado3[5]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.159      ;
; 0.874 ; state.branchSig      ; branch~reg0          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.160      ;
; 0.883 ; state.jump           ; pcWrite~reg0         ; clk          ; clk         ; 0.000        ; -0.001     ; 1.168      ;
; 0.887 ; state.memWriteSig    ; IorD~reg0            ; clk          ; clk         ; 0.000        ; -0.001     ; 1.172      ;
; 0.888 ; state.paso           ; estado3[6]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.174      ;
; 0.901 ; state.multiplicacion ; state.aluWriteBack   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.187      ;
; 0.901 ; state.multiplicacion ; estado3[4]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.187      ;
; 0.902 ; state.division       ; estado3[2]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.188      ;
; 0.902 ; state.division       ; estado3[1]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.188      ;
; 0.905 ; state.addi           ; estado3[3]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.191      ;
; 0.918 ; state.memAddr        ; estado4[3]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.204      ;
; 0.918 ; state.division       ; state.aluWriteBack   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.204      ;
; 0.931 ; state.memReadSig     ; estado4[5]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.217      ;
; 0.936 ; state.despuesAddi    ; estado3[5]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.222      ;
; 0.946 ; state.slt            ; estado3[1]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.232      ;
; 0.946 ; state.slt            ; estado3[2]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.232      ;
; 0.955 ; state.slt            ; estado3[3]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.241      ;
; 0.970 ; state.paso           ; aluOP[0]~reg0        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.256      ;
; 0.971 ; state.decode         ; estado4[2]~reg0      ; clk          ; clk         ; 0.000        ; 0.001      ; 1.258      ;
; 0.985 ; state.multiplicacion ; aluOP[1]~reg0        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.271      ;
; 1.001 ; state.despuesAddi    ; regWrite~reg0        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.287      ;
; 1.009 ; state.aluWriteBack   ; regDst~reg0          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.295      ;
; 1.013 ; state.jump           ; PCsrc[1]~reg0        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.299      ;
; 1.019 ; state.memWriteSig    ; memWrite~reg0        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; state.aluWriteBack   ; regWrite~reg0        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.305      ;
; 1.071 ; state.paso           ; aluOP[1]~reg0        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.357      ;
; 1.117 ; state.memAddrSW      ; estado3[0]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.403      ;
; 1.122 ; state.memReadSig     ; estado4[6]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.408      ;
; 1.125 ; state.memAddrSW      ; state.memWriteSig    ; clk          ; clk         ; 0.000        ; 0.001      ; 1.412      ;
; 1.127 ; state.branchSig      ; estado4[5]~reg0      ; clk          ; clk         ; 0.000        ; 0.001      ; 1.414      ;
; 1.132 ; state.memWriteBack   ; estado4[6]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.418      ;
; 1.134 ; state.decode         ; state.memAddrSW      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.420      ;
; 1.141 ; state.slt            ; estado3[6]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.427      ;
; 1.146 ; state.despuesAddi    ; aluSrcA~reg0         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.433      ;
; 1.156 ; state.jump           ; estado4[4]~reg0      ; clk          ; clk         ; 0.000        ; -0.001     ; 1.441      ;
; 1.156 ; state.memWriteBack   ; regWrite~reg0        ; clk          ; clk         ; 0.000        ; -0.001     ; 1.441      ;
; 1.158 ; state.memWriteBack   ; estado4[1]~reg0      ; clk          ; clk         ; 0.000        ; -0.001     ; 1.443      ;
; 1.170 ; state.decode         ; aluSrcB[1]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.456      ;
; 1.172 ; state.addi           ; estado3[4]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.458      ;
; 1.177 ; state.aluWriteBack   ; estado4[6]~reg0      ; clk          ; clk         ; 0.000        ; 0.001      ; 1.464      ;
; 1.183 ; state.memWriteSig    ; estado4[4]~reg0      ; clk          ; clk         ; 0.000        ; -0.001     ; 1.468      ;
; 1.199 ; state.multiplicacion ; estado3[6]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.485      ;
; 1.199 ; state.decode         ; estado4[3]~reg0      ; clk          ; clk         ; 0.000        ; 0.001      ; 1.486      ;
; 1.200 ; state.decode         ; aluSrcA~reg0         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.487      ;
; 1.210 ; state.memReadSig     ; IorD~reg0            ; clk          ; clk         ; 0.000        ; -0.001     ; 1.495      ;
; 1.215 ; state.slt            ; state.aluWriteBack   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.501      ;
; 1.239 ; state.memAddr        ; aluSrcB[1]~reg0      ; clk          ; clk         ; 0.000        ; -0.001     ; 1.524      ;
; 1.241 ; state.Execute        ; state.aluWriteBack   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.262 ; state.branchSig      ; aluOP[0]~reg0        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.548      ;
; 1.267 ; state.aluWriteBack   ; estado4[4]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.553      ;
; 1.270 ; state.memWriteSig    ; estado4[1]~reg0      ; clk          ; clk         ; 0.000        ; -0.001     ; 1.555      ;
; 1.283 ; state.paso           ; estado3[5]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.569      ;
; 1.288 ; state.decode         ; state.jump           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.575      ;
; 1.293 ; state.branchSig      ; estado4[6]~reg0      ; clk          ; clk         ; 0.000        ; 0.001      ; 1.580      ;
; 1.294 ; state.despuesAddi    ; estado3[2]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.580      ;
; 1.295 ; state.multiplicacion ; estado3[0]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.581      ;
; 1.297 ; state.memReadSig     ; aluSrcA~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.583      ;
; 1.311 ; state.fetch          ; IRwrite~reg0         ; clk          ; clk         ; 0.000        ; -0.001     ; 1.596      ;
; 1.311 ; state.fetch          ; aluSrcB[0]~reg0      ; clk          ; clk         ; 0.000        ; -0.001     ; 1.596      ;
; 1.312 ; state.fetch          ; pcWrite~reg0         ; clk          ; clk         ; 0.000        ; -0.001     ; 1.597      ;
; 1.313 ; state.fetch          ; state.decode         ; clk          ; clk         ; 0.000        ; -0.001     ; 1.598      ;
; 1.347 ; state.decode         ; state.addi           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.633      ;
; 1.347 ; state.decode         ; state.branchSig      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.633      ;
; 1.348 ; state.decode         ; state.paso           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.634      ;
; 1.348 ; state.decode         ; state.multiplicacion ; clk          ; clk         ; 0.000        ; 0.000      ; 1.634      ;
; 1.350 ; state.decode         ; state.division       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.636      ;
; 1.354 ; state.decode         ; state.slt            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.640      ;
; 1.354 ; state.decode         ; state.Execute        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.640      ;
; 1.355 ; state.memAddrSW      ; estado3[1]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.641      ;
; 1.355 ; state.memAddrSW      ; estado3[2]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.641      ;
; 1.357 ; state.memAddrSW      ; aluSrcB[1]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.643      ;
; 1.367 ; state.decode         ; state.memAddr        ; clk          ; clk         ; 0.000        ; 0.001      ; 1.654      ;
; 1.374 ; state.despuesAddi    ; estado3[0]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.660      ;
; 1.385 ; state.branchSig      ; estado4[0]~reg0      ; clk          ; clk         ; 0.000        ; 0.001      ; 1.672      ;
; 1.394 ; state.memAddr        ; estado4[0]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.680      ;
; 1.401 ; state.addi           ; estado3[1]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.687      ;
; 1.401 ; state.addi           ; estado3[2]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.687      ;
; 1.403 ; state.addi           ; aluSrcB[1]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.689      ;
; 1.405 ; state.Execute        ; estado4[0]~reg0      ; clk          ; clk         ; 0.000        ; 0.001      ; 1.692      ;
; 1.407 ; state.decode         ; estado4[6]~reg0      ; clk          ; clk         ; 0.000        ; 0.001      ; 1.694      ;
; 1.412 ; state.addi           ; estado3[0]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.698      ;
; 1.425 ; state.branchSig      ; state.fetch          ; clk          ; clk         ; 0.000        ; 0.001      ; 1.712      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clk   ; Rise       ; clk                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; IRwrite~reg0         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; IRwrite~reg0         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; IorD~reg0            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; IorD~reg0            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; PCsrc[0]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; PCsrc[0]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; PCsrc[1]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; PCsrc[1]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; aluOP[0]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; aluOP[0]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; aluOP[1]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; aluOP[1]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; aluOP[2]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; aluOP[2]~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; aluSrcA~reg0         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; aluSrcA~reg0         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; aluSrcB[0]~reg0      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; aluSrcB[0]~reg0      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; aluSrcB[1]~reg0      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; aluSrcB[1]~reg0      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; branch~reg0          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; branch~reg0          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; estado3[0]~reg0      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; estado3[0]~reg0      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; estado3[1]~reg0      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; estado3[1]~reg0      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; estado3[2]~reg0      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; estado3[2]~reg0      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; estado3[3]~reg0      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; estado3[3]~reg0      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; estado3[4]~reg0      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; estado3[4]~reg0      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; estado3[5]~reg0      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; estado3[5]~reg0      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; estado3[6]~reg0      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; estado3[6]~reg0      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; estado4[0]~reg0      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; estado4[0]~reg0      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; estado4[1]~reg0      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; estado4[1]~reg0      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; estado4[2]~reg0      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; estado4[2]~reg0      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; estado4[3]~reg0      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; estado4[3]~reg0      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; estado4[4]~reg0      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; estado4[4]~reg0      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; estado4[5]~reg0      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; estado4[5]~reg0      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; estado4[6]~reg0      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; estado4[6]~reg0      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memRead~reg0         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memRead~reg0         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memToReg~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memToReg~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; memWrite~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; memWrite~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; pcWrite~reg0         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; pcWrite~reg0         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; regDst~reg0          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; regDst~reg0          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; regWrite~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; regWrite~reg0        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; state.Execute        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; state.Execute        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; state.addi           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; state.addi           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; state.aluWriteBack   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; state.aluWriteBack   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; state.branchSig      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; state.branchSig      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; state.decode         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; state.decode         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; state.despuesAddi    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; state.despuesAddi    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; state.division       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; state.division       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; state.fetch          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; state.fetch          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; state.jump           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; state.jump           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; state.memAddr        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; state.memAddr        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; state.memAddrSW      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; state.memAddrSW      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; state.memReadSig     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; state.memReadSig     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; state.memWriteBack   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; state.memWriteBack   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; state.memWriteSig    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; state.memWriteSig    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; state.multiplicacion ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; state.multiplicacion ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; state.paso           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; state.paso           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; state.slt            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; state.slt            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; IRwrite~reg0|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; IRwrite~reg0|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; IorD~reg0|clk        ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; opcode[*]  ; clk        ; 1.900 ; 1.900 ; Rise       ; clk             ;
;  opcode[0] ; clk        ; 0.930 ; 0.930 ; Rise       ; clk             ;
;  opcode[1] ; clk        ; 0.998 ; 0.998 ; Rise       ; clk             ;
;  opcode[2] ; clk        ; 0.810 ; 0.810 ; Rise       ; clk             ;
;  opcode[3] ; clk        ; 1.900 ; 1.900 ; Rise       ; clk             ;
;  opcode[4] ; clk        ; 1.659 ; 1.659 ; Rise       ; clk             ;
;  opcode[5] ; clk        ; 1.688 ; 1.688 ; Rise       ; clk             ;
; reset      ; clk        ; 1.525 ; 1.525 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; opcode[*]  ; clk        ; 0.586  ; 0.586  ; Rise       ; clk             ;
;  opcode[0] ; clk        ; 0.586  ; 0.586  ; Rise       ; clk             ;
;  opcode[1] ; clk        ; 0.212  ; 0.212  ; Rise       ; clk             ;
;  opcode[2] ; clk        ; 0.434  ; 0.434  ; Rise       ; clk             ;
;  opcode[3] ; clk        ; -0.071 ; -0.071 ; Rise       ; clk             ;
;  opcode[4] ; clk        ; -0.603 ; -0.603 ; Rise       ; clk             ;
;  opcode[5] ; clk        ; -0.786 ; -0.786 ; Rise       ; clk             ;
; reset      ; clk        ; -0.227 ; -0.227 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; IRwrite     ; clk        ; 7.248 ; 7.248 ; Rise       ; clk             ;
; IorD        ; clk        ; 7.125 ; 7.125 ; Rise       ; clk             ;
; PCsrc[*]    ; clk        ; 7.532 ; 7.532 ; Rise       ; clk             ;
;  PCsrc[0]   ; clk        ; 7.532 ; 7.532 ; Rise       ; clk             ;
;  PCsrc[1]   ; clk        ; 7.281 ; 7.281 ; Rise       ; clk             ;
; aluOP[*]    ; clk        ; 7.794 ; 7.794 ; Rise       ; clk             ;
;  aluOP[0]   ; clk        ; 7.564 ; 7.564 ; Rise       ; clk             ;
;  aluOP[1]   ; clk        ; 7.794 ; 7.794 ; Rise       ; clk             ;
;  aluOP[2]   ; clk        ; 7.502 ; 7.502 ; Rise       ; clk             ;
; aluSrcA     ; clk        ; 7.621 ; 7.621 ; Rise       ; clk             ;
; aluSrcB[*]  ; clk        ; 8.013 ; 8.013 ; Rise       ; clk             ;
;  aluSrcB[0] ; clk        ; 7.938 ; 7.938 ; Rise       ; clk             ;
;  aluSrcB[1] ; clk        ; 8.013 ; 8.013 ; Rise       ; clk             ;
; branch      ; clk        ; 7.881 ; 7.881 ; Rise       ; clk             ;
; estado3[*]  ; clk        ; 7.198 ; 7.198 ; Rise       ; clk             ;
;  estado3[0] ; clk        ; 7.163 ; 7.163 ; Rise       ; clk             ;
;  estado3[1] ; clk        ; 7.146 ; 7.146 ; Rise       ; clk             ;
;  estado3[2] ; clk        ; 7.136 ; 7.136 ; Rise       ; clk             ;
;  estado3[3] ; clk        ; 7.198 ; 7.198 ; Rise       ; clk             ;
;  estado3[4] ; clk        ; 7.147 ; 7.147 ; Rise       ; clk             ;
;  estado3[5] ; clk        ; 7.165 ; 7.165 ; Rise       ; clk             ;
;  estado3[6] ; clk        ; 7.130 ; 7.130 ; Rise       ; clk             ;
; estado4[*]  ; clk        ; 7.157 ; 7.157 ; Rise       ; clk             ;
;  estado4[0] ; clk        ; 6.501 ; 6.501 ; Rise       ; clk             ;
;  estado4[1] ; clk        ; 7.134 ; 7.134 ; Rise       ; clk             ;
;  estado4[2] ; clk        ; 6.886 ; 6.886 ; Rise       ; clk             ;
;  estado4[3] ; clk        ; 6.910 ; 6.910 ; Rise       ; clk             ;
;  estado4[4] ; clk        ; 7.157 ; 7.157 ; Rise       ; clk             ;
;  estado4[5] ; clk        ; 6.542 ; 6.542 ; Rise       ; clk             ;
;  estado4[6] ; clk        ; 6.758 ; 6.758 ; Rise       ; clk             ;
; memRead     ; clk        ; 7.324 ; 7.324 ; Rise       ; clk             ;
; memToReg    ; clk        ; 7.295 ; 7.295 ; Rise       ; clk             ;
; memWrite    ; clk        ; 7.633 ; 7.633 ; Rise       ; clk             ;
; pcWrite     ; clk        ; 7.555 ; 7.555 ; Rise       ; clk             ;
; regDst      ; clk        ; 7.521 ; 7.521 ; Rise       ; clk             ;
; regWrite    ; clk        ; 7.539 ; 7.539 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; IRwrite     ; clk        ; 7.248 ; 7.248 ; Rise       ; clk             ;
; IorD        ; clk        ; 7.125 ; 7.125 ; Rise       ; clk             ;
; PCsrc[*]    ; clk        ; 7.281 ; 7.281 ; Rise       ; clk             ;
;  PCsrc[0]   ; clk        ; 7.532 ; 7.532 ; Rise       ; clk             ;
;  PCsrc[1]   ; clk        ; 7.281 ; 7.281 ; Rise       ; clk             ;
; aluOP[*]    ; clk        ; 7.502 ; 7.502 ; Rise       ; clk             ;
;  aluOP[0]   ; clk        ; 7.564 ; 7.564 ; Rise       ; clk             ;
;  aluOP[1]   ; clk        ; 7.794 ; 7.794 ; Rise       ; clk             ;
;  aluOP[2]   ; clk        ; 7.502 ; 7.502 ; Rise       ; clk             ;
; aluSrcA     ; clk        ; 7.621 ; 7.621 ; Rise       ; clk             ;
; aluSrcB[*]  ; clk        ; 7.938 ; 7.938 ; Rise       ; clk             ;
;  aluSrcB[0] ; clk        ; 7.938 ; 7.938 ; Rise       ; clk             ;
;  aluSrcB[1] ; clk        ; 8.013 ; 8.013 ; Rise       ; clk             ;
; branch      ; clk        ; 7.881 ; 7.881 ; Rise       ; clk             ;
; estado3[*]  ; clk        ; 7.130 ; 7.130 ; Rise       ; clk             ;
;  estado3[0] ; clk        ; 7.163 ; 7.163 ; Rise       ; clk             ;
;  estado3[1] ; clk        ; 7.146 ; 7.146 ; Rise       ; clk             ;
;  estado3[2] ; clk        ; 7.136 ; 7.136 ; Rise       ; clk             ;
;  estado3[3] ; clk        ; 7.198 ; 7.198 ; Rise       ; clk             ;
;  estado3[4] ; clk        ; 7.147 ; 7.147 ; Rise       ; clk             ;
;  estado3[5] ; clk        ; 7.165 ; 7.165 ; Rise       ; clk             ;
;  estado3[6] ; clk        ; 7.130 ; 7.130 ; Rise       ; clk             ;
; estado4[*]  ; clk        ; 6.501 ; 6.501 ; Rise       ; clk             ;
;  estado4[0] ; clk        ; 6.501 ; 6.501 ; Rise       ; clk             ;
;  estado4[1] ; clk        ; 7.134 ; 7.134 ; Rise       ; clk             ;
;  estado4[2] ; clk        ; 6.886 ; 6.886 ; Rise       ; clk             ;
;  estado4[3] ; clk        ; 6.910 ; 6.910 ; Rise       ; clk             ;
;  estado4[4] ; clk        ; 7.157 ; 7.157 ; Rise       ; clk             ;
;  estado4[5] ; clk        ; 6.542 ; 6.542 ; Rise       ; clk             ;
;  estado4[6] ; clk        ; 6.758 ; 6.758 ; Rise       ; clk             ;
; memRead     ; clk        ; 7.324 ; 7.324 ; Rise       ; clk             ;
; memToReg    ; clk        ; 7.295 ; 7.295 ; Rise       ; clk             ;
; memWrite    ; clk        ; 7.633 ; 7.633 ; Rise       ; clk             ;
; pcWrite     ; clk        ; 7.555 ; 7.555 ; Rise       ; clk             ;
; regDst      ; clk        ; 7.521 ; 7.521 ; Rise       ; clk             ;
; regWrite    ; clk        ; 7.539 ; 7.539 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------+
; Fast Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.235 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.251 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -49.380               ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                   ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.235 ; state.memWriteSig    ; state.fetch          ; clk          ; clk         ; 1.000        ; 0.000      ; 0.797      ;
; 0.235 ; state.memWriteSig    ; aluSrcA~reg0         ; clk          ; clk         ; 1.000        ; 0.000      ; 0.797      ;
; 0.237 ; state.memWriteSig    ; estado4[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.795      ;
; 0.239 ; state.memWriteSig    ; estado4[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.793      ;
; 0.239 ; state.memWriteSig    ; estado4[5]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.793      ;
; 0.251 ; state.jump           ; state.fetch          ; clk          ; clk         ; 1.000        ; 0.000      ; 0.781      ;
; 0.251 ; state.jump           ; aluSrcA~reg0         ; clk          ; clk         ; 1.000        ; 0.000      ; 0.781      ;
; 0.253 ; state.jump           ; estado4[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.779      ;
; 0.255 ; state.jump           ; estado4[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.777      ;
; 0.255 ; state.jump           ; estado4[5]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.777      ;
; 0.258 ; state.decode         ; estado4[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.774      ;
; 0.264 ; state.multiplicacion ; aluSrcB[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.768      ;
; 0.276 ; state.paso           ; aluSrcB[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.756      ;
; 0.283 ; state.aluWriteBack   ; state.fetch          ; clk          ; clk         ; 1.000        ; 0.000      ; 0.749      ;
; 0.283 ; state.aluWriteBack   ; aluSrcA~reg0         ; clk          ; clk         ; 1.000        ; 0.000      ; 0.749      ;
; 0.285 ; state.aluWriteBack   ; estado4[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.747      ;
; 0.287 ; state.aluWriteBack   ; estado4[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.745      ;
; 0.287 ; state.aluWriteBack   ; estado4[5]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.745      ;
; 0.297 ; state.paso           ; state.fetch          ; clk          ; clk         ; 1.000        ; 0.000      ; 0.735      ;
; 0.298 ; state.paso           ; estado3[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.734      ;
; 0.298 ; state.paso           ; estado3[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.734      ;
; 0.299 ; state.slt            ; estado3[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.733      ;
; 0.310 ; state.memWriteBack   ; state.fetch          ; clk          ; clk         ; 1.000        ; 0.000      ; 0.722      ;
; 0.310 ; state.memWriteBack   ; aluSrcA~reg0         ; clk          ; clk         ; 1.000        ; 0.000      ; 0.722      ;
; 0.312 ; state.memWriteBack   ; estado4[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.720      ;
; 0.313 ; state.addi           ; aluSrcB[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.719      ;
; 0.314 ; state.memWriteBack   ; estado4[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.718      ;
; 0.314 ; state.memWriteBack   ; estado4[5]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.718      ;
; 0.327 ; state.branchSig      ; state.fetch          ; clk          ; clk         ; 1.000        ; 0.000      ; 0.705      ;
; 0.329 ; state.branchSig      ; estado4[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.703      ;
; 0.330 ; state.despuesAddi    ; state.fetch          ; clk          ; clk         ; 1.000        ; 0.000      ; 0.702      ;
; 0.332 ; state.addi           ; estado3[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.700      ;
; 0.334 ; state.Execute        ; estado4[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.698      ;
; 0.335 ; state.decode         ; estado4[6]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.697      ;
; 0.335 ; state.addi           ; estado3[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.697      ;
; 0.335 ; state.addi           ; estado3[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.697      ;
; 0.340 ; state.memWriteSig    ; estado4[6]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.692      ;
; 0.343 ; state.memAddr        ; estado4[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.689      ;
; 0.344 ; state.fetch          ; aluSrcA~reg0         ; clk          ; clk         ; 1.000        ; 0.000      ; 0.688      ;
; 0.345 ; state.memAddr        ; estado4[6]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.687      ;
; 0.352 ; state.memAddrSW      ; aluSrcB[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.680      ;
; 0.357 ; state.decode         ; state.slt            ; clk          ; clk         ; 1.000        ; 0.000      ; 0.675      ;
; 0.357 ; state.decode         ; state.Execute        ; clk          ; clk         ; 1.000        ; 0.000      ; 0.675      ;
; 0.360 ; state.decode         ; state.division       ; clk          ; clk         ; 1.000        ; 0.000      ; 0.672      ;
; 0.362 ; state.decode         ; state.paso           ; clk          ; clk         ; 1.000        ; 0.000      ; 0.670      ;
; 0.362 ; state.decode         ; state.multiplicacion ; clk          ; clk         ; 1.000        ; 0.000      ; 0.670      ;
; 0.363 ; state.decode         ; state.addi           ; clk          ; clk         ; 1.000        ; 0.000      ; 0.669      ;
; 0.364 ; state.decode         ; state.branchSig      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.668      ;
; 0.370 ; state.despuesAddi    ; estado3[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.662      ;
; 0.374 ; state.decode         ; state.memAddr        ; clk          ; clk         ; 1.000        ; 0.000      ; 0.658      ;
; 0.374 ; state.memAddrSW      ; estado3[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.658      ;
; 0.374 ; state.memAddrSW      ; estado3[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.658      ;
; 0.383 ; state.fetch          ; pcWrite~reg0         ; clk          ; clk         ; 1.000        ; 0.000      ; 0.649      ;
; 0.384 ; state.fetch          ; aluSrcB[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.648      ;
; 0.386 ; state.fetch          ; state.decode         ; clk          ; clk         ; 1.000        ; 0.000      ; 0.646      ;
; 0.386 ; state.fetch          ; IRwrite~reg0         ; clk          ; clk         ; 1.000        ; 0.000      ; 0.646      ;
; 0.388 ; state.memReadSig     ; aluSrcA~reg0         ; clk          ; clk         ; 1.000        ; 0.000      ; 0.644      ;
; 0.393 ; state.branchSig      ; estado4[6]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.639      ;
; 0.397 ; state.multiplicacion ; estado3[6]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.635      ;
; 0.397 ; state.decode         ; aluSrcA~reg0         ; clk          ; clk         ; 1.000        ; 0.000      ; 0.635      ;
; 0.397 ; state.multiplicacion ; estado3[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.635      ;
; 0.399 ; state.decode         ; state.jump           ; clk          ; clk         ; 1.000        ; 0.000      ; 0.633      ;
; 0.401 ; state.despuesAddi    ; estado3[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.631      ;
; 0.403 ; state.paso           ; estado3[5]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.629      ;
; 0.404 ; state.memAddr        ; aluSrcB[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.628      ;
; 0.405 ; state.decode         ; estado4[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.627      ;
; 0.407 ; state.memWriteSig    ; estado4[4]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.625      ;
; 0.410 ; state.aluWriteBack   ; estado4[6]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.622      ;
; 0.410 ; state.aluWriteBack   ; estado4[4]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.622      ;
; 0.413 ; state.addi           ; estado3[4]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.619      ;
; 0.416 ; state.branchSig      ; aluOP[0]~reg0        ; clk          ; clk         ; 1.000        ; 0.000      ; 0.616      ;
; 0.417 ; state.memWriteSig    ; estado4[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.615      ;
; 0.421 ; state.jump           ; estado4[4]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.611      ;
; 0.427 ; state.Execute        ; state.aluWriteBack   ; clk          ; clk         ; 1.000        ; 0.000      ; 0.605      ;
; 0.428 ; state.despuesAddi    ; aluSrcA~reg0         ; clk          ; clk         ; 1.000        ; 0.000      ; 0.604      ;
; 0.430 ; state.slt            ; estado3[6]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.602      ;
; 0.432 ; state.memAddrSW      ; estado3[0]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.600      ;
; 0.433 ; state.slt            ; state.aluWriteBack   ; clk          ; clk         ; 1.000        ; 0.000      ; 0.599      ;
; 0.436 ; state.memReadSig     ; IorD~reg0            ; clk          ; clk         ; 1.000        ; 0.000      ; 0.596      ;
; 0.436 ; state.memWriteBack   ; estado4[6]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.596      ;
; 0.438 ; state.decode         ; aluSrcB[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.594      ;
; 0.446 ; state.memWriteBack   ; regWrite~reg0        ; clk          ; clk         ; 1.000        ; 0.000      ; 0.586      ;
; 0.446 ; state.memWriteBack   ; estado4[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.586      ;
; 0.457 ; state.decode         ; state.memAddrSW      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.575      ;
; 0.457 ; state.memAddrSW      ; state.memWriteSig    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.575      ;
; 0.457 ; state.branchSig      ; estado4[5]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.575      ;
; 0.457 ; state.memReadSig     ; estado4[6]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.575      ;
; 0.459 ; state.memWriteSig    ; memWrite~reg0        ; clk          ; clk         ; 1.000        ; 0.000      ; 0.573      ;
; 0.462 ; state.jump           ; PCsrc[1]~reg0        ; clk          ; clk         ; 1.000        ; 0.000      ; 0.570      ;
; 0.468 ; state.aluWriteBack   ; regDst~reg0          ; clk          ; clk         ; 1.000        ; 0.000      ; 0.564      ;
; 0.468 ; state.decode         ; estado4[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.564      ;
; 0.482 ; state.paso           ; aluOP[1]~reg0        ; clk          ; clk         ; 1.000        ; 0.000      ; 0.550      ;
; 0.482 ; state.slt            ; estado3[3]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.550      ;
; 0.493 ; state.slt            ; estado3[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.539      ;
; 0.493 ; state.slt            ; estado3[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.539      ;
; 0.503 ; state.despuesAddi    ; estado3[5]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.529      ;
; 0.504 ; state.division       ; estado3[1]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.528      ;
; 0.504 ; state.division       ; estado3[2]~reg0      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.528      ;
; 0.504 ; state.paso           ; aluOP[0]~reg0        ; clk          ; clk         ; 1.000        ; 0.000      ; 0.528      ;
; 0.506 ; state.despuesAddi    ; regWrite~reg0        ; clk          ; clk         ; 1.000        ; 0.000      ; 0.526      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                    ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.251 ; state.memReadSig     ; state.memWriteBack   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.403      ;
; 0.252 ; state.memReadSig     ; memRead~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.404      ;
; 0.253 ; state.decode         ; estado4[4]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.405      ;
; 0.254 ; state.decode         ; aluSrcB[0]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.406      ;
; 0.257 ; state.division       ; aluOP[1]~reg0        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.409      ;
; 0.272 ; state.paso           ; aluOP[2]~reg0        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.424      ;
; 0.296 ; state.fetch          ; memRead~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.448      ;
; 0.299 ; state.multiplicacion ; estado3[1]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.451      ;
; 0.300 ; state.multiplicacion ; estado3[3]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.452      ;
; 0.305 ; state.slt            ; aluOP[2]~reg0        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.457      ;
; 0.309 ; state.slt            ; aluOP[1]~reg0        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.461      ;
; 0.311 ; state.despuesAddi    ; estado3[6]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.463      ;
; 0.317 ; state.division       ; aluOP[0]~reg0        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.469      ;
; 0.327 ; state.memAddr        ; state.memReadSig     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; state.despuesAddi    ; estado3[3]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.479      ;
; 0.331 ; state.addi           ; state.despuesAddi    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.483      ;
; 0.332 ; state.addi           ; estado3[5]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.484      ;
; 0.334 ; state.branchSig      ; PCsrc[0]~reg0        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.486      ;
; 0.335 ; state.branchSig      ; branch~reg0          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.487      ;
; 0.336 ; state.jump           ; pcWrite~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.488      ;
; 0.339 ; state.memWriteSig    ; IorD~reg0            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.491      ;
; 0.339 ; state.memWriteBack   ; memToReg~reg0        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.491      ;
; 0.340 ; state.paso           ; estado3[6]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.492      ;
; 0.347 ; state.multiplicacion ; state.aluWriteBack   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.499      ;
; 0.347 ; state.multiplicacion ; estado3[4]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.499      ;
; 0.365 ; state.addi           ; estado3[3]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; state.memAddr        ; estado4[3]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; state.multiplicacion ; aluOP[1]~reg0        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; state.division       ; state.aluWriteBack   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.371 ; state.aluWriteBack   ; regWrite~reg0        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.373 ; state.memReadSig     ; estado4[5]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; state.despuesAddi    ; regWrite~reg0        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; state.division       ; estado3[2]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; state.division       ; estado3[1]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; state.paso           ; aluOP[0]~reg0        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; state.despuesAddi    ; estado3[5]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.387 ; state.slt            ; estado3[1]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.539      ;
; 0.387 ; state.slt            ; estado3[2]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.539      ;
; 0.398 ; state.paso           ; aluOP[1]~reg0        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.550      ;
; 0.398 ; state.slt            ; estado3[3]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.550      ;
; 0.412 ; state.aluWriteBack   ; regDst~reg0          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.564      ;
; 0.412 ; state.decode         ; estado4[2]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.564      ;
; 0.418 ; state.jump           ; PCsrc[1]~reg0        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.570      ;
; 0.421 ; state.memWriteSig    ; memWrite~reg0        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.573      ;
; 0.423 ; state.decode         ; state.memAddrSW      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.575      ;
; 0.423 ; state.memAddrSW      ; state.memWriteSig    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.575      ;
; 0.423 ; state.memReadSig     ; estado4[6]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.575      ;
; 0.423 ; state.branchSig      ; estado4[5]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.575      ;
; 0.434 ; state.memWriteBack   ; estado4[1]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.586      ;
; 0.434 ; state.memWriteBack   ; regWrite~reg0        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.586      ;
; 0.442 ; state.decode         ; aluSrcB[1]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.594      ;
; 0.444 ; state.memReadSig     ; IorD~reg0            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.596      ;
; 0.444 ; state.memWriteBack   ; estado4[6]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.596      ;
; 0.447 ; state.slt            ; state.aluWriteBack   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.599      ;
; 0.448 ; state.memAddrSW      ; estado3[0]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.600      ;
; 0.450 ; state.slt            ; estado3[6]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.602      ;
; 0.452 ; state.despuesAddi    ; aluSrcA~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.604      ;
; 0.453 ; state.Execute        ; state.aluWriteBack   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.605      ;
; 0.459 ; state.jump           ; estado4[4]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.611      ;
; 0.463 ; state.memWriteSig    ; estado4[1]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.615      ;
; 0.464 ; state.branchSig      ; aluOP[0]~reg0        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.616      ;
; 0.467 ; state.addi           ; estado3[4]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.619      ;
; 0.470 ; state.aluWriteBack   ; estado4[4]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.622      ;
; 0.470 ; state.aluWriteBack   ; estado4[6]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.622      ;
; 0.473 ; state.memWriteSig    ; estado4[4]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.625      ;
; 0.475 ; state.decode         ; estado4[3]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.627      ;
; 0.476 ; state.memAddr        ; aluSrcB[1]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.628      ;
; 0.477 ; state.paso           ; estado3[5]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.629      ;
; 0.479 ; state.despuesAddi    ; estado3[2]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.631      ;
; 0.481 ; state.decode         ; state.jump           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.633      ;
; 0.483 ; state.multiplicacion ; estado3[6]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.635      ;
; 0.483 ; state.multiplicacion ; estado3[0]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.635      ;
; 0.483 ; state.decode         ; aluSrcA~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.635      ;
; 0.487 ; state.branchSig      ; estado4[6]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.639      ;
; 0.492 ; state.memReadSig     ; aluSrcA~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.644      ;
; 0.494 ; state.fetch          ; state.decode         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.646      ;
; 0.494 ; state.fetch          ; IRwrite~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.646      ;
; 0.496 ; state.fetch          ; aluSrcB[0]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; state.fetch          ; pcWrite~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.649      ;
; 0.506 ; state.decode         ; state.memAddr        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.658      ;
; 0.506 ; state.memAddrSW      ; estado3[1]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.658      ;
; 0.506 ; state.memAddrSW      ; estado3[2]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.658      ;
; 0.510 ; state.despuesAddi    ; estado3[0]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.662      ;
; 0.516 ; state.decode         ; state.branchSig      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.668      ;
; 0.517 ; state.decode         ; state.addi           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; state.decode         ; state.paso           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; state.decode         ; state.multiplicacion ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.520 ; state.decode         ; state.division       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.672      ;
; 0.523 ; state.decode         ; state.slt            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.675      ;
; 0.523 ; state.decode         ; state.Execute        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.675      ;
; 0.528 ; state.memAddrSW      ; aluSrcB[1]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.680      ;
; 0.535 ; state.memAddr        ; estado4[6]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.687      ;
; 0.536 ; state.fetch          ; aluSrcA~reg0         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.688      ;
; 0.537 ; state.memAddr        ; estado4[0]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.689      ;
; 0.540 ; state.memWriteSig    ; estado4[6]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.692      ;
; 0.545 ; state.decode         ; estado4[6]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.697      ;
; 0.545 ; state.addi           ; estado3[1]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.697      ;
; 0.545 ; state.addi           ; estado3[2]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.697      ;
; 0.546 ; state.Execute        ; estado4[0]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.548 ; state.addi           ; estado3[0]~reg0      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.700      ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IRwrite~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IRwrite~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IorD~reg0            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IorD~reg0            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PCsrc[0]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PCsrc[0]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PCsrc[1]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PCsrc[1]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; aluOP[0]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; aluOP[0]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; aluOP[1]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; aluOP[1]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; aluOP[2]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; aluOP[2]~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; aluSrcA~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; aluSrcA~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; aluSrcB[0]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; aluSrcB[0]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; aluSrcB[1]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; aluSrcB[1]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; branch~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; branch~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; estado3[0]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; estado3[0]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; estado3[1]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; estado3[1]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; estado3[2]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; estado3[2]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; estado3[3]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; estado3[3]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; estado3[4]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; estado3[4]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; estado3[5]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; estado3[5]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; estado3[6]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; estado3[6]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; estado4[0]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; estado4[0]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; estado4[1]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; estado4[1]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; estado4[2]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; estado4[2]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; estado4[3]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; estado4[3]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; estado4[4]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; estado4[4]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; estado4[5]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; estado4[5]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; estado4[6]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; estado4[6]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memRead~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memRead~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memToReg~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memToReg~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; memWrite~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; memWrite~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; pcWrite~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; pcWrite~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; regDst~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; regDst~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; regWrite~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; regWrite~reg0        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; state.Execute        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; state.Execute        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; state.addi           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; state.addi           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; state.aluWriteBack   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; state.aluWriteBack   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; state.branchSig      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; state.branchSig      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; state.decode         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; state.decode         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; state.despuesAddi    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; state.despuesAddi    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; state.division       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; state.division       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; state.fetch          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; state.fetch          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; state.jump           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; state.jump           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; state.memAddr        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; state.memAddr        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; state.memAddrSW      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; state.memAddrSW      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; state.memReadSig     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; state.memReadSig     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; state.memWriteBack   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; state.memWriteBack   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; state.memWriteSig    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; state.memWriteSig    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; state.multiplicacion ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; state.multiplicacion ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; state.paso           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; state.paso           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; state.slt            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; state.slt            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; IRwrite~reg0|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; IRwrite~reg0|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; IorD~reg0|clk        ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; opcode[*]  ; clk        ; 0.187  ; 0.187  ; Rise       ; clk             ;
;  opcode[0] ; clk        ; -0.252 ; -0.252 ; Rise       ; clk             ;
;  opcode[1] ; clk        ; -0.224 ; -0.224 ; Rise       ; clk             ;
;  opcode[2] ; clk        ; -0.270 ; -0.270 ; Rise       ; clk             ;
;  opcode[3] ; clk        ; 0.179  ; 0.179  ; Rise       ; clk             ;
;  opcode[4] ; clk        ; 0.122  ; 0.122  ; Rise       ; clk             ;
;  opcode[5] ; clk        ; 0.187  ; 0.187  ; Rise       ; clk             ;
; reset      ; clk        ; 0.083  ; 0.083  ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Hold Times                                                             ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; opcode[*]  ; clk        ; 0.812 ; 0.812 ; Rise       ; clk             ;
;  opcode[0] ; clk        ; 0.812 ; 0.812 ; Rise       ; clk             ;
;  opcode[1] ; clk        ; 0.658 ; 0.658 ; Rise       ; clk             ;
;  opcode[2] ; clk        ; 0.749 ; 0.749 ; Rise       ; clk             ;
;  opcode[3] ; clk        ; 0.495 ; 0.495 ; Rise       ; clk             ;
;  opcode[4] ; clk        ; 0.292 ; 0.292 ; Rise       ; clk             ;
;  opcode[5] ; clk        ; 0.231 ; 0.231 ; Rise       ; clk             ;
; reset      ; clk        ; 0.412 ; 0.412 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; IRwrite     ; clk        ; 3.890 ; 3.890 ; Rise       ; clk             ;
; IorD        ; clk        ; 3.813 ; 3.813 ; Rise       ; clk             ;
; PCsrc[*]    ; clk        ; 3.995 ; 3.995 ; Rise       ; clk             ;
;  PCsrc[0]   ; clk        ; 3.995 ; 3.995 ; Rise       ; clk             ;
;  PCsrc[1]   ; clk        ; 3.913 ; 3.913 ; Rise       ; clk             ;
; aluOP[*]    ; clk        ; 4.163 ; 4.163 ; Rise       ; clk             ;
;  aluOP[0]   ; clk        ; 4.019 ; 4.019 ; Rise       ; clk             ;
;  aluOP[1]   ; clk        ; 4.163 ; 4.163 ; Rise       ; clk             ;
;  aluOP[2]   ; clk        ; 3.957 ; 3.957 ; Rise       ; clk             ;
; aluSrcA     ; clk        ; 4.043 ; 4.043 ; Rise       ; clk             ;
; aluSrcB[*]  ; clk        ; 4.227 ; 4.227 ; Rise       ; clk             ;
;  aluSrcB[0] ; clk        ; 4.175 ; 4.175 ; Rise       ; clk             ;
;  aluSrcB[1] ; clk        ; 4.227 ; 4.227 ; Rise       ; clk             ;
; branch      ; clk        ; 4.128 ; 4.128 ; Rise       ; clk             ;
; estado3[*]  ; clk        ; 3.855 ; 3.855 ; Rise       ; clk             ;
;  estado3[0] ; clk        ; 3.826 ; 3.826 ; Rise       ; clk             ;
;  estado3[1] ; clk        ; 3.828 ; 3.828 ; Rise       ; clk             ;
;  estado3[2] ; clk        ; 3.818 ; 3.818 ; Rise       ; clk             ;
;  estado3[3] ; clk        ; 3.855 ; 3.855 ; Rise       ; clk             ;
;  estado3[4] ; clk        ; 3.817 ; 3.817 ; Rise       ; clk             ;
;  estado3[5] ; clk        ; 3.839 ; 3.839 ; Rise       ; clk             ;
;  estado3[6] ; clk        ; 3.812 ; 3.812 ; Rise       ; clk             ;
; estado4[*]  ; clk        ; 3.828 ; 3.828 ; Rise       ; clk             ;
;  estado4[0] ; clk        ; 3.559 ; 3.559 ; Rise       ; clk             ;
;  estado4[1] ; clk        ; 3.821 ; 3.821 ; Rise       ; clk             ;
;  estado4[2] ; clk        ; 3.732 ; 3.732 ; Rise       ; clk             ;
;  estado4[3] ; clk        ; 3.739 ; 3.739 ; Rise       ; clk             ;
;  estado4[4] ; clk        ; 3.828 ; 3.828 ; Rise       ; clk             ;
;  estado4[5] ; clk        ; 3.583 ; 3.583 ; Rise       ; clk             ;
;  estado4[6] ; clk        ; 3.665 ; 3.665 ; Rise       ; clk             ;
; memRead     ; clk        ; 3.942 ; 3.942 ; Rise       ; clk             ;
; memToReg    ; clk        ; 3.925 ; 3.925 ; Rise       ; clk             ;
; memWrite    ; clk        ; 4.049 ; 4.049 ; Rise       ; clk             ;
; pcWrite     ; clk        ; 4.009 ; 4.009 ; Rise       ; clk             ;
; regDst      ; clk        ; 3.987 ; 3.987 ; Rise       ; clk             ;
; regWrite    ; clk        ; 3.996 ; 3.996 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; IRwrite     ; clk        ; 3.890 ; 3.890 ; Rise       ; clk             ;
; IorD        ; clk        ; 3.813 ; 3.813 ; Rise       ; clk             ;
; PCsrc[*]    ; clk        ; 3.913 ; 3.913 ; Rise       ; clk             ;
;  PCsrc[0]   ; clk        ; 3.995 ; 3.995 ; Rise       ; clk             ;
;  PCsrc[1]   ; clk        ; 3.913 ; 3.913 ; Rise       ; clk             ;
; aluOP[*]    ; clk        ; 3.957 ; 3.957 ; Rise       ; clk             ;
;  aluOP[0]   ; clk        ; 4.019 ; 4.019 ; Rise       ; clk             ;
;  aluOP[1]   ; clk        ; 4.163 ; 4.163 ; Rise       ; clk             ;
;  aluOP[2]   ; clk        ; 3.957 ; 3.957 ; Rise       ; clk             ;
; aluSrcA     ; clk        ; 4.043 ; 4.043 ; Rise       ; clk             ;
; aluSrcB[*]  ; clk        ; 4.175 ; 4.175 ; Rise       ; clk             ;
;  aluSrcB[0] ; clk        ; 4.175 ; 4.175 ; Rise       ; clk             ;
;  aluSrcB[1] ; clk        ; 4.227 ; 4.227 ; Rise       ; clk             ;
; branch      ; clk        ; 4.128 ; 4.128 ; Rise       ; clk             ;
; estado3[*]  ; clk        ; 3.812 ; 3.812 ; Rise       ; clk             ;
;  estado3[0] ; clk        ; 3.826 ; 3.826 ; Rise       ; clk             ;
;  estado3[1] ; clk        ; 3.828 ; 3.828 ; Rise       ; clk             ;
;  estado3[2] ; clk        ; 3.818 ; 3.818 ; Rise       ; clk             ;
;  estado3[3] ; clk        ; 3.855 ; 3.855 ; Rise       ; clk             ;
;  estado3[4] ; clk        ; 3.817 ; 3.817 ; Rise       ; clk             ;
;  estado3[5] ; clk        ; 3.839 ; 3.839 ; Rise       ; clk             ;
;  estado3[6] ; clk        ; 3.812 ; 3.812 ; Rise       ; clk             ;
; estado4[*]  ; clk        ; 3.559 ; 3.559 ; Rise       ; clk             ;
;  estado4[0] ; clk        ; 3.559 ; 3.559 ; Rise       ; clk             ;
;  estado4[1] ; clk        ; 3.821 ; 3.821 ; Rise       ; clk             ;
;  estado4[2] ; clk        ; 3.732 ; 3.732 ; Rise       ; clk             ;
;  estado4[3] ; clk        ; 3.739 ; 3.739 ; Rise       ; clk             ;
;  estado4[4] ; clk        ; 3.828 ; 3.828 ; Rise       ; clk             ;
;  estado4[5] ; clk        ; 3.583 ; 3.583 ; Rise       ; clk             ;
;  estado4[6] ; clk        ; 3.665 ; 3.665 ; Rise       ; clk             ;
; memRead     ; clk        ; 3.942 ; 3.942 ; Rise       ; clk             ;
; memToReg    ; clk        ; 3.925 ; 3.925 ; Rise       ; clk             ;
; memWrite    ; clk        ; 4.049 ; 4.049 ; Rise       ; clk             ;
; pcWrite     ; clk        ; 4.009 ; 4.009 ; Rise       ; clk             ;
; regDst      ; clk        ; 3.987 ; 3.987 ; Rise       ; clk             ;
; regWrite    ; clk        ; 3.996 ; 3.996 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -0.844  ; 0.251 ; N/A      ; N/A     ; -1.631              ;
;  clk             ; -0.844  ; 0.251 ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS  ; -22.61  ; 0.0   ; 0.0      ; 0.0     ; -60.287             ;
;  clk             ; -22.610 ; 0.000 ; N/A      ; N/A     ; -60.287             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; opcode[*]  ; clk        ; 1.900 ; 1.900 ; Rise       ; clk             ;
;  opcode[0] ; clk        ; 0.930 ; 0.930 ; Rise       ; clk             ;
;  opcode[1] ; clk        ; 0.998 ; 0.998 ; Rise       ; clk             ;
;  opcode[2] ; clk        ; 0.810 ; 0.810 ; Rise       ; clk             ;
;  opcode[3] ; clk        ; 1.900 ; 1.900 ; Rise       ; clk             ;
;  opcode[4] ; clk        ; 1.659 ; 1.659 ; Rise       ; clk             ;
;  opcode[5] ; clk        ; 1.688 ; 1.688 ; Rise       ; clk             ;
; reset      ; clk        ; 1.525 ; 1.525 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Hold Times                                                             ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; opcode[*]  ; clk        ; 0.812 ; 0.812 ; Rise       ; clk             ;
;  opcode[0] ; clk        ; 0.812 ; 0.812 ; Rise       ; clk             ;
;  opcode[1] ; clk        ; 0.658 ; 0.658 ; Rise       ; clk             ;
;  opcode[2] ; clk        ; 0.749 ; 0.749 ; Rise       ; clk             ;
;  opcode[3] ; clk        ; 0.495 ; 0.495 ; Rise       ; clk             ;
;  opcode[4] ; clk        ; 0.292 ; 0.292 ; Rise       ; clk             ;
;  opcode[5] ; clk        ; 0.231 ; 0.231 ; Rise       ; clk             ;
; reset      ; clk        ; 0.412 ; 0.412 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; IRwrite     ; clk        ; 7.248 ; 7.248 ; Rise       ; clk             ;
; IorD        ; clk        ; 7.125 ; 7.125 ; Rise       ; clk             ;
; PCsrc[*]    ; clk        ; 7.532 ; 7.532 ; Rise       ; clk             ;
;  PCsrc[0]   ; clk        ; 7.532 ; 7.532 ; Rise       ; clk             ;
;  PCsrc[1]   ; clk        ; 7.281 ; 7.281 ; Rise       ; clk             ;
; aluOP[*]    ; clk        ; 7.794 ; 7.794 ; Rise       ; clk             ;
;  aluOP[0]   ; clk        ; 7.564 ; 7.564 ; Rise       ; clk             ;
;  aluOP[1]   ; clk        ; 7.794 ; 7.794 ; Rise       ; clk             ;
;  aluOP[2]   ; clk        ; 7.502 ; 7.502 ; Rise       ; clk             ;
; aluSrcA     ; clk        ; 7.621 ; 7.621 ; Rise       ; clk             ;
; aluSrcB[*]  ; clk        ; 8.013 ; 8.013 ; Rise       ; clk             ;
;  aluSrcB[0] ; clk        ; 7.938 ; 7.938 ; Rise       ; clk             ;
;  aluSrcB[1] ; clk        ; 8.013 ; 8.013 ; Rise       ; clk             ;
; branch      ; clk        ; 7.881 ; 7.881 ; Rise       ; clk             ;
; estado3[*]  ; clk        ; 7.198 ; 7.198 ; Rise       ; clk             ;
;  estado3[0] ; clk        ; 7.163 ; 7.163 ; Rise       ; clk             ;
;  estado3[1] ; clk        ; 7.146 ; 7.146 ; Rise       ; clk             ;
;  estado3[2] ; clk        ; 7.136 ; 7.136 ; Rise       ; clk             ;
;  estado3[3] ; clk        ; 7.198 ; 7.198 ; Rise       ; clk             ;
;  estado3[4] ; clk        ; 7.147 ; 7.147 ; Rise       ; clk             ;
;  estado3[5] ; clk        ; 7.165 ; 7.165 ; Rise       ; clk             ;
;  estado3[6] ; clk        ; 7.130 ; 7.130 ; Rise       ; clk             ;
; estado4[*]  ; clk        ; 7.157 ; 7.157 ; Rise       ; clk             ;
;  estado4[0] ; clk        ; 6.501 ; 6.501 ; Rise       ; clk             ;
;  estado4[1] ; clk        ; 7.134 ; 7.134 ; Rise       ; clk             ;
;  estado4[2] ; clk        ; 6.886 ; 6.886 ; Rise       ; clk             ;
;  estado4[3] ; clk        ; 6.910 ; 6.910 ; Rise       ; clk             ;
;  estado4[4] ; clk        ; 7.157 ; 7.157 ; Rise       ; clk             ;
;  estado4[5] ; clk        ; 6.542 ; 6.542 ; Rise       ; clk             ;
;  estado4[6] ; clk        ; 6.758 ; 6.758 ; Rise       ; clk             ;
; memRead     ; clk        ; 7.324 ; 7.324 ; Rise       ; clk             ;
; memToReg    ; clk        ; 7.295 ; 7.295 ; Rise       ; clk             ;
; memWrite    ; clk        ; 7.633 ; 7.633 ; Rise       ; clk             ;
; pcWrite     ; clk        ; 7.555 ; 7.555 ; Rise       ; clk             ;
; regDst      ; clk        ; 7.521 ; 7.521 ; Rise       ; clk             ;
; regWrite    ; clk        ; 7.539 ; 7.539 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; IRwrite     ; clk        ; 3.890 ; 3.890 ; Rise       ; clk             ;
; IorD        ; clk        ; 3.813 ; 3.813 ; Rise       ; clk             ;
; PCsrc[*]    ; clk        ; 3.913 ; 3.913 ; Rise       ; clk             ;
;  PCsrc[0]   ; clk        ; 3.995 ; 3.995 ; Rise       ; clk             ;
;  PCsrc[1]   ; clk        ; 3.913 ; 3.913 ; Rise       ; clk             ;
; aluOP[*]    ; clk        ; 3.957 ; 3.957 ; Rise       ; clk             ;
;  aluOP[0]   ; clk        ; 4.019 ; 4.019 ; Rise       ; clk             ;
;  aluOP[1]   ; clk        ; 4.163 ; 4.163 ; Rise       ; clk             ;
;  aluOP[2]   ; clk        ; 3.957 ; 3.957 ; Rise       ; clk             ;
; aluSrcA     ; clk        ; 4.043 ; 4.043 ; Rise       ; clk             ;
; aluSrcB[*]  ; clk        ; 4.175 ; 4.175 ; Rise       ; clk             ;
;  aluSrcB[0] ; clk        ; 4.175 ; 4.175 ; Rise       ; clk             ;
;  aluSrcB[1] ; clk        ; 4.227 ; 4.227 ; Rise       ; clk             ;
; branch      ; clk        ; 4.128 ; 4.128 ; Rise       ; clk             ;
; estado3[*]  ; clk        ; 3.812 ; 3.812 ; Rise       ; clk             ;
;  estado3[0] ; clk        ; 3.826 ; 3.826 ; Rise       ; clk             ;
;  estado3[1] ; clk        ; 3.828 ; 3.828 ; Rise       ; clk             ;
;  estado3[2] ; clk        ; 3.818 ; 3.818 ; Rise       ; clk             ;
;  estado3[3] ; clk        ; 3.855 ; 3.855 ; Rise       ; clk             ;
;  estado3[4] ; clk        ; 3.817 ; 3.817 ; Rise       ; clk             ;
;  estado3[5] ; clk        ; 3.839 ; 3.839 ; Rise       ; clk             ;
;  estado3[6] ; clk        ; 3.812 ; 3.812 ; Rise       ; clk             ;
; estado4[*]  ; clk        ; 3.559 ; 3.559 ; Rise       ; clk             ;
;  estado4[0] ; clk        ; 3.559 ; 3.559 ; Rise       ; clk             ;
;  estado4[1] ; clk        ; 3.821 ; 3.821 ; Rise       ; clk             ;
;  estado4[2] ; clk        ; 3.732 ; 3.732 ; Rise       ; clk             ;
;  estado4[3] ; clk        ; 3.739 ; 3.739 ; Rise       ; clk             ;
;  estado4[4] ; clk        ; 3.828 ; 3.828 ; Rise       ; clk             ;
;  estado4[5] ; clk        ; 3.583 ; 3.583 ; Rise       ; clk             ;
;  estado4[6] ; clk        ; 3.665 ; 3.665 ; Rise       ; clk             ;
; memRead     ; clk        ; 3.942 ; 3.942 ; Rise       ; clk             ;
; memToReg    ; clk        ; 3.925 ; 3.925 ; Rise       ; clk             ;
; memWrite    ; clk        ; 4.049 ; 4.049 ; Rise       ; clk             ;
; pcWrite     ; clk        ; 4.009 ; 4.009 ; Rise       ; clk             ;
; regDst      ; clk        ; 3.987 ; 3.987 ; Rise       ; clk             ;
; regWrite    ; clk        ; 3.996 ; 3.996 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 131      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 131      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 7     ; 7    ;
; Unconstrained Input Port Paths  ; 91    ; 91   ;
; Unconstrained Output Ports      ; 31    ; 31   ;
; Unconstrained Output Port Paths ; 31    ; 31   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri May 31 04:35:07 2019
Info: Command: quartus_sta uControl -c uControl
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uControl.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.844
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.844       -22.610 clk 
Info (332146): Worst-case hold slack is 0.644
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.644         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -60.287 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 0.235
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.235         0.000 clk 
Info (332146): Worst-case hold slack is 0.251
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.251         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -49.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4556 megabytes
    Info: Processing ended: Fri May 31 04:35:08 2019
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


