+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                   ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                               ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; inst1|rst_controller|alt_rst_req_sync_uq1                                                                                                               ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|rst_controller|alt_rst_sync_uq1                                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|rst_controller                                                                                                                                    ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|irq_mapper                                                                                                                                        ; 3     ; 31             ; 2            ; 31             ; 32     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|avalon_st_adapter_006|error_adapter_0                                                                                           ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|avalon_st_adapter_006                                                                                                           ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|avalon_st_adapter_005|error_adapter_0                                                                                           ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|avalon_st_adapter_005                                                                                                           ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                                           ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|avalon_st_adapter_004                                                                                                           ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                           ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|avalon_st_adapter_003                                                                                                           ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                           ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|avalon_st_adapter_002                                                                                                           ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                           ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|avalon_st_adapter_001                                                                                                           ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                               ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|avalon_st_adapter                                                                                                               ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                           ; 28    ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_mux_001|arb                                                                                                                 ; 11    ; 0              ; 4            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_mux_001                                                                                                                     ; 724   ; 0              ; 0            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_mux|arb|adder                                                                                                               ; 28    ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_mux|arb                                                                                                                     ; 11    ; 0              ; 4            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_mux                                                                                                                         ; 724   ; 0              ; 0            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_demux_006                                                                                                                   ; 107   ; 4              ; 2            ; 4              ; 207    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_demux_005                                                                                                                   ; 107   ; 4              ; 2            ; 4              ; 207    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_demux_004                                                                                                                   ; 107   ; 4              ; 2            ; 4              ; 207    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_demux_003                                                                                                                   ; 107   ; 4              ; 2            ; 4              ; 207    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_demux_002                                                                                                                   ; 107   ; 4              ; 2            ; 4              ; 207    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_demux_001                                                                                                                   ; 107   ; 4              ; 2            ; 4              ; 207    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|rsp_demux                                                                                                                       ; 107   ; 4              ; 2            ; 4              ; 207    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_mux_006|arb|adder                                                                                                           ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_mux_006|arb                                                                                                                 ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_mux_006                                                                                                                     ; 209   ; 0              ; 0            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_mux_005|arb|adder                                                                                                           ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_mux_005|arb                                                                                                                 ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_mux_005                                                                                                                     ; 209   ; 0              ; 0            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_mux_004|arb|adder                                                                                                           ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_mux_004|arb                                                                                                                 ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_mux_004                                                                                                                     ; 209   ; 0              ; 0            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_mux_003|arb|adder                                                                                                           ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_mux_003|arb                                                                                                                 ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_mux_003                                                                                                                     ; 209   ; 0              ; 0            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_mux_002|arb|adder                                                                                                           ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_mux_002|arb                                                                                                                 ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_mux_002                                                                                                                     ; 209   ; 0              ; 0            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_mux_001|arb|adder                                                                                                           ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_mux_001|arb                                                                                                                 ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_mux_001                                                                                                                     ; 209   ; 0              ; 0            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_mux|arb|adder                                                                                                               ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_mux|arb                                                                                                                     ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_mux                                                                                                                         ; 209   ; 0              ; 0            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_demux_001                                                                                                                   ; 112   ; 49             ; 2            ; 49             ; 722    ; 49              ; 49            ; 49              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cmd_demux                                                                                                                       ; 112   ; 49             ; 2            ; 49             ; 722    ; 49              ; 49            ; 49              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|router_008|the_default_decode                                                                                                   ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|router_008                                                                                                                      ; 99    ; 0              ; 2            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|router_007|the_default_decode                                                                                                   ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|router_007                                                                                                                      ; 99    ; 0              ; 2            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|router_006|the_default_decode                                                                                                   ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|router_006                                                                                                                      ; 99    ; 0              ; 2            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|router_005|the_default_decode                                                                                                   ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|router_005                                                                                                                      ; 99    ; 0              ; 2            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|router_004|the_default_decode                                                                                                   ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|router_004                                                                                                                      ; 99    ; 0              ; 2            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|router_003|the_default_decode                                                                                                   ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|router_003                                                                                                                      ; 99    ; 0              ; 2            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|router_002|the_default_decode                                                                                                   ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|router_002                                                                                                                      ; 99    ; 0              ; 2            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|router_001|the_default_decode                                                                                                   ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|router_001                                                                                                                      ; 99    ; 0              ; 5            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|router|the_default_decode                                                                                                       ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|router                                                                                                                          ; 99    ; 0              ; 5            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|in_freq_s1_agent_rsp_fifo                                                                                                       ; 139   ; 39             ; 0            ; 39             ; 98     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|in_freq_s1_agent|uncompressor                                                                                                   ; 33    ; 1              ; 0            ; 1              ; 31     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|in_freq_s1_agent                                                                                                                ; 278   ; 39             ; 44           ; 39             ; 291    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|bp_s1_agent_rsp_fifo                                                                                                            ; 139   ; 39             ; 0            ; 39             ; 98     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|bp_s1_agent|uncompressor                                                                                                        ; 33    ; 1              ; 0            ; 1              ; 31     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|bp_s1_agent                                                                                                                     ; 278   ; 39             ; 44           ; 39             ; 291    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|ram_s1_agent_rsp_fifo                                                                                                           ; 139   ; 39             ; 0            ; 39             ; 98     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|ram_s1_agent|uncompressor                                                                                                       ; 33    ; 1              ; 0            ; 1              ; 31     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|ram_s1_agent                                                                                                                    ; 278   ; 39             ; 44           ; 39             ; 291    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|leds_s1_agent_rsp_fifo                                                                                                          ; 139   ; 39             ; 0            ; 39             ; 98     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|leds_s1_agent|uncompressor                                                                                                      ; 33    ; 1              ; 0            ; 1              ; 31     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|leds_s1_agent                                                                                                                   ; 278   ; 39             ; 44           ; 39             ; 291    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cpu_debug_mem_slave_agent_rsp_fifo                                                                                              ; 139   ; 39             ; 0            ; 39             ; 98     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cpu_debug_mem_slave_agent|uncompressor                                                                                          ; 33    ; 1              ; 0            ; 1              ; 31     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cpu_debug_mem_slave_agent                                                                                                       ; 278   ; 39             ; 44           ; 39             ; 291    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|avalon_anemometre_0_avalon_slave_0_agent_rsp_fifo                                                                               ; 139   ; 39             ; 0            ; 39             ; 98     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|avalon_anemometre_0_avalon_slave_0_agent|uncompressor                                                                           ; 33    ; 1              ; 0            ; 1              ; 31     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|avalon_anemometre_0_avalon_slave_0_agent                                                                                        ; 278   ; 39             ; 44           ; 39             ; 291    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|jtag_avalon_jtag_slave_agent_rsp_fifo                                                                                           ; 139   ; 39             ; 0            ; 39             ; 98     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|jtag_avalon_jtag_slave_agent|uncompressor                                                                                       ; 33    ; 1              ; 0            ; 1              ; 31     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|jtag_avalon_jtag_slave_agent                                                                                                    ; 278   ; 39             ; 44           ; 39             ; 291    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cpu_instruction_master_agent                                                                                                    ; 166   ; 37             ; 72           ; 37             ; 131    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cpu_data_master_agent                                                                                                           ; 166   ; 37             ; 72           ; 37             ; 131    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|in_freq_s1_translator                                                                                                           ; 100   ; 6              ; 18           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|bp_s1_translator                                                                                                                ; 100   ; 6              ; 18           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|ram_s1_translator                                                                                                               ; 100   ; 7              ; 4            ; 7              ; 86     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|leds_s1_translator                                                                                                              ; 100   ; 6              ; 18           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cpu_debug_mem_slave_translator                                                                                                  ; 100   ; 5              ; 8            ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|avalon_anemometre_0_avalon_slave_0_translator                                                                                   ; 100   ; 6              ; 15           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|jtag_avalon_jtag_slave_translator                                                                                               ; 100   ; 5              ; 19           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cpu_instruction_master_translator                                                                                               ; 101   ; 51             ; 0            ; 51             ; 93     ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0|cpu_data_master_translator                                                                                                      ; 101   ; 12             ; 0            ; 12             ; 93     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|mm_interconnect_0                                                                                                                                 ; 302   ; 0              ; 0            ; 0              ; 278    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|in_freq                                                                                                                                           ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|cpu|the_avalon_anemo_cpu_cpu_nios2_oci|the_avalon_anemo_cpu_cpu_debug_slave_wrapper|the_avalon_anemo_cpu_cpu_debug_slave_sysclk               ; 43    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|cpu|the_avalon_anemo_cpu_cpu_nios2_oci|the_avalon_anemo_cpu_cpu_debug_slave_wrapper|the_avalon_anemo_cpu_cpu_debug_slave_tck                  ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|cpu|the_avalon_anemo_cpu_cpu_nios2_oci|the_avalon_anemo_cpu_cpu_debug_slave_wrapper                                                           ; 123   ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|cpu|the_avalon_anemo_cpu_cpu_nios2_oci|the_avalon_anemo_cpu_cpu_nios2_ocimem|avalon_anemo_cpu_cpu_ociram_sp_ram|the_altsyncram|auto_generated ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|cpu|the_avalon_anemo_cpu_cpu_nios2_oci|the_avalon_anemo_cpu_cpu_nios2_ocimem|avalon_anemo_cpu_cpu_ociram_sp_ram                               ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|cpu|the_avalon_anemo_cpu_cpu_nios2_oci|the_avalon_anemo_cpu_cpu_nios2_ocimem                                                                  ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|cpu|the_avalon_anemo_cpu_cpu_nios2_oci|the_avalon_anemo_cpu_cpu_nios2_avalon_reg                                                              ; 48    ; 0              ; 29           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|cpu|the_avalon_anemo_cpu_cpu_nios2_oci|the_avalon_anemo_cpu_cpu_nios2_oci_im                                                                  ; 54    ; 38             ; 51           ; 38             ; 47     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|cpu|the_avalon_anemo_cpu_cpu_nios2_oci|the_avalon_anemo_cpu_cpu_nios2_oci_pib                                                                 ; 0     ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|cpu|the_avalon_anemo_cpu_cpu_nios2_oci|the_avalon_anemo_cpu_cpu_nios2_oci_fifo|the_avalon_anemo_cpu_cpu_nios2_oci_fifo_cnt_inc                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|cpu|the_avalon_anemo_cpu_cpu_nios2_oci|the_avalon_anemo_cpu_cpu_nios2_oci_fifo|the_avalon_anemo_cpu_cpu_nios2_oci_fifo_wrptr_inc              ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|cpu|the_avalon_anemo_cpu_cpu_nios2_oci|the_avalon_anemo_cpu_cpu_nios2_oci_fifo|the_avalon_anemo_cpu_cpu_nios2_oci_compute_input_tm_cnt        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|cpu|the_avalon_anemo_cpu_cpu_nios2_oci|the_avalon_anemo_cpu_cpu_nios2_oci_fifo                                                                ; 115   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|cpu|the_avalon_anemo_cpu_cpu_nios2_oci|the_avalon_anemo_cpu_cpu_nios2_oci_dtrace|avalon_anemo_cpu_cpu_nios2_oci_trc_ctrl_td_mode              ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|cpu|the_avalon_anemo_cpu_cpu_nios2_oci|the_avalon_anemo_cpu_cpu_nios2_oci_dtrace                                                              ; 102   ; 0              ; 91           ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|cpu|the_avalon_anemo_cpu_cpu_nios2_oci|the_avalon_anemo_cpu_cpu_nios2_oci_itrace                                                              ; 24    ; 53             ; 24           ; 53             ; 53     ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|cpu|the_avalon_anemo_cpu_cpu_nios2_oci|the_avalon_anemo_cpu_cpu_nios2_oci_dbrk                                                                ; 87    ; 0              ; 0            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|cpu|the_avalon_anemo_cpu_cpu_nios2_oci|the_avalon_anemo_cpu_cpu_nios2_oci_xbrk                                                                ; 53    ; 5              ; 50           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|cpu|the_avalon_anemo_cpu_cpu_nios2_oci|the_avalon_anemo_cpu_cpu_nios2_oci_break                                                               ; 51    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|cpu|the_avalon_anemo_cpu_cpu_nios2_oci|the_avalon_anemo_cpu_cpu_nios2_oci_debug                                                               ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|cpu|the_avalon_anemo_cpu_cpu_nios2_oci                                                                                                        ; 154   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|cpu|avalon_anemo_cpu_cpu_register_bank_b|the_altsyncram|auto_generated                                                                        ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|cpu|avalon_anemo_cpu_cpu_register_bank_b                                                                                                      ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|cpu|avalon_anemo_cpu_cpu_register_bank_a|the_altsyncram|auto_generated                                                                        ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|cpu|avalon_anemo_cpu_cpu_register_bank_a                                                                                                      ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|cpu|the_avalon_anemo_cpu_cpu_test_bench                                                                                                       ; 285   ; 3              ; 251          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu|cpu                                                                                                                                           ; 149   ; 1              ; 31           ; 1              ; 109    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|cpu                                                                                                                                               ; 149   ; 1              ; 0            ; 1              ; 109    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|bp                                                                                                                                                ; 6     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|avalon_anemometre_0|b2v_inst2                                                                                                                     ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|avalon_anemometre_0|b2v_inst1                                                                                                                     ; 13    ; 0              ; 1            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|avalon_anemometre_0|b2v_inst                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|avalon_anemometre_0                                                                                                                               ; 39    ; 0              ; 29           ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|ram|the_altsyncram|auto_generated                                                                                                                 ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|ram                                                                                                                                               ; 56    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|leds                                                                                                                                              ; 38    ; 24             ; 24           ; 24             ; 40     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag|the_avalon_anemo_Jtag_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                                            ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag|the_avalon_anemo_Jtag_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                                                      ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag|the_avalon_anemo_Jtag_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                                           ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag|the_avalon_anemo_Jtag_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                            ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag|the_avalon_anemo_Jtag_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                                        ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag|the_avalon_anemo_Jtag_scfifo_r|rfifo|auto_generated|dpfifo                                                                                   ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag|the_avalon_anemo_Jtag_scfifo_r|rfifo|auto_generated                                                                                          ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag|the_avalon_anemo_Jtag_scfifo_r                                                                                                               ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag|the_avalon_anemo_Jtag_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                                            ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag|the_avalon_anemo_Jtag_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                                                      ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag|the_avalon_anemo_Jtag_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                                           ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag|the_avalon_anemo_Jtag_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                            ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag|the_avalon_anemo_Jtag_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                                        ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag|the_avalon_anemo_Jtag_scfifo_w|wfifo|auto_generated|dpfifo                                                                                   ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag|the_avalon_anemo_Jtag_scfifo_w|wfifo|auto_generated                                                                                          ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag|the_avalon_anemo_Jtag_scfifo_w                                                                                                               ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1|jtag                                                                                                                                              ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst1                                                                                                                                                   ; 4     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
