digraph "CFG for '_Z18FloatDivByConstantPff' function" {
	label="CFG for '_Z18FloatDivByConstantPff' function";

	Node0x6263670 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%2:\l  %3 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %4 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %5 = getelementptr inbounds i8, i8 addrspace(4)* %4, i64 16\l  %6 = bitcast i8 addrspace(4)* %5 to i32 addrspace(4)*\l  %7 = load i32, i32 addrspace(4)* %6, align 8, !tbaa !4\l  %8 = getelementptr i8, i8 addrspace(4)* %4, i64 6\l  %9 = bitcast i8 addrspace(4)* %8 to i16 addrspace(4)*\l  %10 = load i16, i16 addrspace(4)* %9, align 2, !range !13, !invariant.load\l... !14\l  %11 = zext i16 %10 to i32\l  %12 = udiv i32 %7, %11\l  %13 = mul i32 %12, %11\l  %14 = icmp ugt i32 %7, %13\l  %15 = zext i1 %14 to i32\l  %16 = add i32 %12, %15\l  %17 = mul i32 %16, %3\l  %18 = getelementptr inbounds i8, i8 addrspace(4)* %4, i64 20\l  %19 = bitcast i8 addrspace(4)* %18 to i32 addrspace(4)*\l  %20 = load i32, i32 addrspace(4)* %19, align 4, !tbaa !15\l  %21 = getelementptr i8, i8 addrspace(4)* %4, i64 8\l  %22 = bitcast i8 addrspace(4)* %21 to i16 addrspace(4)*\l  %23 = load i16, i16 addrspace(4)* %22, align 4, !range !13, !invariant.load\l... !14\l  %24 = zext i16 %23 to i32\l  %25 = udiv i32 %20, %24\l  %26 = mul i32 %25, %24\l  %27 = icmp ugt i32 %20, %26\l  %28 = zext i1 %27 to i32\l  %29 = add i32 %25, %28\l  %30 = getelementptr i8, i8 addrspace(4)* %4, i64 4\l  %31 = bitcast i8 addrspace(4)* %30 to i16 addrspace(4)*\l  %32 = load i16, i16 addrspace(4)* %31, align 4, !range !13, !invariant.load\l... !14\l  %33 = zext i16 %32 to i32\l  %34 = tail call i32 @llvm.amdgcn.workgroup.id.y()\l  %35 = add i32 %17, %34\l  %36 = mul i32 %29, %35\l  %37 = tail call i32 @llvm.amdgcn.workgroup.id.z()\l  %38 = add i32 %36, %37\l  %39 = mul i32 %38, %33\l  %40 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !16\l  %41 = add i32 %39, %40\l  %42 = zext i32 %41 to i64\l  %43 = getelementptr inbounds float, float addrspace(1)* %0, i64 %42\l  %44 = load float, float addrspace(1)* %43, align 4, !tbaa !17,\l... !amdgpu.noclobber !14\l  %45 = fdiv contract float %44, %1\l  store float %45, float addrspace(1)* %43, align 4, !tbaa !17\l  ret void\l}"];
}
