\section*{treść zadania}



\section{Całość kodu}

\input{Verilog_main.tex}
\clearpage

\section{Przypis wejść/wyjść}

\input{Verilog_symulacja.tex}