module ALU_4bit (
    input [3:0] A, B,
    input [2:0] S,
    output reg [3:0] Y
);

always @(*) begin
    case (S)
        3'b000: Y = ~A;          // NOT A
        3'b001: Y = A & B;       // AND
        3'b010: Y = A ^ B;       // XOR
        3'b011: Y = A | B;       // OR
        3'b100: Y = A - 1;       // A giảm 1
        3'b101: Y = A + B;       // ADD
        3'b110: Y = A - B;       // SUBTRACT
        3'b111: Y = A + 1;       // A tăng 1
        default: Y = 4'b0000;    // Default case
    endcase
end

endmodule
