#-----------------------------------------------------------
# Vivado v2015.4 (64-bit)
# SW Build 1412921 on Wed Nov 18 09:43:45 MST 2015
# IP Build 1412160 on Tue Nov 17 13:47:24 MST 2015
# Start of session at: Fri Mar 18 09:48:11 2016
# Process ID: 1608
# Current directory: C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/proyecto_vivado_jeffry/sine_cosine_cordic
# Command line: vivado.exe -gui_launcher_event rodinguilauncherevent1692 C:\Users\Jeffry\Dropbox\Proyecto_De_Graduacion\Proyecto_De_Graduacion_2\Proyecto_De_Graduacion\proyecto_vivado_jeffry\sine_cosine_cordic\sine_cosine_cordic.xpr
# Log file: C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/proyecto_vivado_jeffry/sine_cosine_cordic/vivado.log
# Journal file: C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/proyecto_vivado_jeffry/sine_cosine_cordic\vivado.jou
#-----------------------------------------------------------
start_gui
open_project C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/proyecto_vivado_jeffry/sine_cosine_cordic/sine_cosine_cordic.xpr
INFO: [ProjectBase 1-489] The host OS only allows 260 characters in a normal path. The project is stored in a path with more than 80 characters. If you experience issues with IP, Block Designs, or files not being found, please consider moving the project to a location with a shorter path. Alternately consider using the OS subst command to map part of the path to a drive letter.
Current project path is 'C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/proyecto_vivado_jeffry/sine_cosine_cordic'
Scanning sources...
Finished scanning sources
INFO: [IP_Flow 19-234] Refreshing IP repositories
INFO: [IP_Flow 19-1704] No user IP repositories specified
INFO: [IP_Flow 19-2313] Loaded Vivado IP repository 'C:/Xilinx/Vivado/2015.4/data/ip'.
open_project: Time (s): cpu = 00:00:13 ; elapsed = 00:00:06 . Memory (MB): peak = 714.969 ; gain = 69.203
launch_simulation
INFO: [USF-XSim-27] Simulation object is 'sim_1'
INFO: [USF-XSim-37] Inspecting design source files for 'Sine_Cosine_CORDIC_tb' in fileset 'sim_1'...
INFO: [USF-XSim-97] Finding global include files...
INFO: [USF-XSim-100] Fetching design files from 'sources_1'...(this may take a while)...
INFO: [USF-XSim-101] Fetching design files from 'sim_1'...
INFO: [USF-XSim-2] XSim::Compile design
INFO: [USF-XSim-61] Executing 'COMPILE' step in 'C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/proyecto_vivado_jeffry/sine_cosine_cordic/sine_cosine_cordic.sim/sim_1/behav'
"xvlog -m64 --relax -prj Sine_Cosine_CORDIC_tb_vlog.prj"
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Zero_Decoder.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Zero_AS_Decoder
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Universal_Shift_Register.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Universal_Shift_Register
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Shift_Module_Param.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Shift_Module_Param
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/RegisterAdd.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module RegisterAdd
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Multiplexer_AC.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Multiplexer_AC
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Invert_Sign.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Invert_Sign
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Greater_Comparator.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Greater_Comparator
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Decoder_4_1.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Decoder_4_1
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Comparator_Less.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Comparator_Less
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Comparator_Equal.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Comparator_Equal
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/add_sub_carry_out.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module add_sub_carry_out
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/add_subtract.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module add_subtract
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/counter_d.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module counter_d
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Zero_InfAdd_Unit.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Zero_InfAdd_Unit
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Third_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Third_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Tenth_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Tenth_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Sixth_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Sixth_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/Simple_Subt.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Simple_Subt
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/sign_inverter.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module sign_inverter
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Seventh_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Seventh_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Second_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Second_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/Op_Select.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Op_Select
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/Mux_3x1.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mux_3x1
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/Mux_2x1.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mux_2x1
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FSM_Add_Subtract.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module FSM_Add_Subtract
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Fourth_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Fourth_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/First_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module First_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Fifth_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Fifth_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Eight_N_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Eight_N_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Eight_NE_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Eight_NE_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/d_ff_en.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module d_ff_en
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/CORDIC_FSM_v2.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module CORDIC_FSM_v2
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FPU_Add_Subtract_Function.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module FPU_Add_Subtract_Function
INFO: [VRFC 10-2458] undeclared symbol load_9, assumed default net type wire [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FPU_Add_Subtract_Function.v:146]
INFO: [VRFC 10-2458] undeclared symbol load_10, assumed default net type wire [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FPU_Add_Subtract_Function.v:147]
INFO: [VRFC 10-2458] undeclared symbol load_11, assumed default net type wire [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FPU_Add_Subtract_Function.v:150]
INFO: [VRFC 10-2458] undeclared symbol load_18, assumed default net type wire [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FPU_Add_Subtract_Function.v:158]
INFO: [VRFC 10-2458] undeclared symbol load_19, assumed default net type wire [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FPU_Add_Subtract_Function.v:160]
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/CORDIC_Coprocessor.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module CORDIC_Coprocessor
WARNING: [VRFC 10-159] /* in comment [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/CORDIC_Coprocessor.v:281]
WARNING: [VRFC 10-159] /* in comment [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/CORDIC_Coprocessor.v:354]
INFO: [VRFC 10-2458] undeclared symbol enab_d_ff5, assumed default net type wire [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/CORDIC_Coprocessor.v:530]
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/Sine_Cosine_CORDIC.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Sine_Cosine_CORDIC
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/univ_bin_counter.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module univ_bin_counter
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/CORDIC_FSM.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module CORDIC_FSM
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/counter_up.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module counter_up
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/testbench/Sine_Cosine_CORDIC_tb.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Sine_Cosine_CORDIC_tb
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/testbench/CORDIC_FSM_tb.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module CORDIC_FSM_tb
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/testbench/CORDIC_FSM_v2_tb.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module CORDIC_FSM_v2_tb
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/proyecto_vivado_jeffry/sine_cosine_cordic/sine_cosine_cordic.sim/sim_1/behav/glbl.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module glbl
INFO: [USF-XSim-3] XSim::Elaborate design
INFO: [USF-XSim-61] Executing 'ELABORATE' step in 'C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/proyecto_vivado_jeffry/sine_cosine_cordic/sine_cosine_cordic.sim/sim_1/behav'
Vivado Simulator 2015.4
Copyright 1986-1999, 2001-2015 Xilinx, Inc. All Rights Reserved.
Running: C:/Xilinx/Vivado/2015.4/bin/unwrapped/win64.o/xelab.exe -wto 0b5b83e26f46491bbf4f514cbd60d3f5 --debug typical --relax --mt 2 -L xil_defaultlib -L unisims_ver -L unimacro_ver -L secureip --snapshot Sine_Cosine_CORDIC_tb_behav xil_defaultlib.Sine_Cosine_CORDIC_tb xil_defaultlib.glbl -log elaborate.log 
Using 2 slave threads.
Starting static elaboration
Completed static elaboration
Starting simulation data flow analysis
Completed simulation data flow analysis
Time Resolution for simulation is 1ps
Compiling module xil_defaultlib.d_ff_en(W=1)
Compiling module xil_defaultlib.d_ff_en(W=2)
Compiling module xil_defaultlib.d_ff_en(W=32)
Compiling module xil_defaultlib.Mux_2x1(W=32)
Compiling module xil_defaultlib.Mux_2x1(W=1)
Compiling module xil_defaultlib.Simple_Subt(W=8)
Compiling module xil_defaultlib.Mux_3x1(W=32)
Compiling module xil_defaultlib.Op_Select
Compiling module xil_defaultlib.sign_inverter(W=32)
Compiling module xil_defaultlib.counter_d(W=3)
Compiling module xil_defaultlib.counter_up(W=2)
Compiling module xil_defaultlib.CORDIC_FSM_v2
Compiling module xil_defaultlib.CORDIC_Coprocessor(W=32,E=8,M=23...
Compiling module xil_defaultlib.FSM_Add_Subtract
Compiling module xil_defaultlib.RegisterAdd(W=1)
Compiling module xil_defaultlib.RegisterAdd(W=32)
Compiling module xil_defaultlib.Greater_Comparator(W=31)
Compiling module xil_defaultlib.Invert_Sign(W=32)
Compiling module xil_defaultlib.Multiplexer_AC(W=32)
Compiling module xil_defaultlib.First_Phase(W=32)
Compiling module xil_defaultlib.Comparator_Equal(S=31)
Compiling module xil_defaultlib.Zero_AS_Decoder
Compiling module xil_defaultlib.Zero_InfAdd_Unit(W=32)
Compiling module xil_defaultlib.add_subtract(W=8)
Compiling module xil_defaultlib.RegisterAdd(W=8)
Compiling module xil_defaultlib.Shift_Module_Param(W_Sgf=23,W_Ex...
Compiling module xil_defaultlib.RegisterAdd(W=26)
Compiling module xil_defaultlib.Second_Phase(W_Exp=8,W_Sgf=23)
Compiling module xil_defaultlib.Comparator_Equal
Compiling module xil_defaultlib.add_sub_carry_out(W=26)
Compiling module xil_defaultlib.RegisterAdd(W=27)
Compiling module xil_defaultlib.Third_Phase(W_Sgf=23)
Compiling module xil_defaultlib.Multiplexer_AC(W=27)
Compiling module xil_defaultlib.Universal_Shift_Register(W=27)
Compiling module xil_defaultlib.Fourth_Phase(W_Sgf=23)
Compiling module xil_defaultlib.Multiplexer_AC(W=8)
Compiling module xil_defaultlib.Fifth_Phase(W_Exp=8)
Compiling module xil_defaultlib.Greater_Comparator(W=8)
Compiling module xil_defaultlib.Comparator_Less(W=8)
Compiling module xil_defaultlib.Sixth_Phase(W_Exp=8)
Compiling module xil_defaultlib.Decoder_4_1
Compiling module xil_defaultlib.RegisterAdd(W=24)
Compiling module xil_defaultlib.add_sub_carry_out(W=24)
Compiling module xil_defaultlib.Multiplexer_AC(W=25)
Compiling module xil_defaultlib.RegisterAdd(W=25)
Compiling module xil_defaultlib.Seventh_Phase(W_Sgf=23)
Compiling module xil_defaultlib.Multiplexer_AC(W=24)
Compiling module xil_defaultlib.RegisterAdd(W=23)
Compiling module xil_defaultlib.Eight_N_Phase(W_Sgf=23)
Compiling module xil_defaultlib.Eight_NE_Phase(W_Exp=8)
Compiling module xil_defaultlib.Tenth_Phase(W=32,W_Exp=8,W_Sgf=2...
Compiling module xil_defaultlib.FPU_Add_Subtract_Function(W=32,W...
Compiling module xil_defaultlib.Sine_Cosine_CORDIC(W=32,W_Exp=8,...
Compiling module xil_defaultlib.Sine_Cosine_CORDIC_tb
Compiling module xil_defaultlib.glbl
Built simulation snapshot Sine_Cosine_CORDIC_tb_behav

****** Webtalk v2015.4 (64-bit)
  **** SW Build 1412921 on Wed Nov 18 09:43:45 MST 2015
  **** IP Build 1412160 on Tue Nov 17 13:47:24 MST 2015
    ** Copyright 1986-2015 Xilinx, Inc. All Rights Reserved.

source C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/proyecto_vivado_jeffry/sine_cosine_cordic/sine_cosine_cordic.sim/sim_1/behav/xsim.dir/Sine_Cosine_CORDIC_tb_behav/webtalk/xsim_webtalk.tcl -notrace
webtalk_transmit: Time (s): cpu = 00:00:00 ; elapsed = 00:00:07 . Memory (MB): peak = 48.848 ; gain = 0.000
INFO: [Common 17-206] Exiting Webtalk at Fri Mar 18 09:48:55 2016...
run_program: Time (s): cpu = 00:00:00 ; elapsed = 00:00:18 . Memory (MB): peak = 717.223 ; gain = 0.000
INFO: [USF-XSim-4] XSim::Simulate design
INFO: [USF-XSim-61] Executing 'SIMULATE' step in 'C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/proyecto_vivado_jeffry/sine_cosine_cordic/sine_cosine_cordic.sim/sim_1/behav'
INFO: [USF-XSim-98] *** Running xsim
   with args "Sine_Cosine_CORDIC_tb_behav -key {Behavioral:sim_1:Functional:Sine_Cosine_CORDIC_tb} -tclbatch {Sine_Cosine_CORDIC_tb.tcl} -view {C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/proyecto_vivado_jeffry/sine_cosine_cordic/CORDIC_FSM_v2_tb_behav.wcfg} -log {simulate.log}"
INFO: [USF-XSim-8] Loading simulator feature
Vivado Simulator 2015.4
Time resolution is 1 ps
open_wave_config C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/proyecto_vivado_jeffry/sine_cosine_cordic/CORDIC_FSM_v2_tb_behav.wcfg
WARNING: Simulation object /CORDIC_FSM_v2_tb/clk was not found in the design.
WARNING: Simulation object /CORDIC_FSM_v2_tb/cordic_fsm_v2/state_reg was not found in the design.
WARNING: Simulation object /CORDIC_FSM_v2_tb/cordic_fsm_v2/state_next was not found in the design.
WARNING: Simulation object /CORDIC_FSM_v2_tb/reset was not found in the design.
WARNING: Simulation object /CORDIC_FSM_v2_tb/beg_FSM_CORDIC was not found in the design.
WARNING: Simulation object /CORDIC_FSM_v2_tb/ACK_FSM_CORDIC was not found in the design.
WARNING: Simulation object /CORDIC_FSM_v2_tb/operation was not found in the design.
WARNING: Simulation object /CORDIC_FSM_v2_tb/shift_region_flag was not found in the design.
WARNING: Simulation object /CORDIC_FSM_v2_tb/cont_var was not found in the design.
WARNING: Simulation object /CORDIC_FSM_v2_tb/ready_add_subt was not found in the design.
WARNING: Simulation object /CORDIC_FSM_v2_tb/max_tick_iter was not found in the design.
WARNING: Simulation object /CORDIC_FSM_v2_tb/min_tick_iter was not found in the design.
WARNING: Simulation object /CORDIC_FSM_v2_tb/max_tick_var was not found in the design.
WARNING: Simulation object /CORDIC_FSM_v2_tb/min_tick_var was not found in the design.
WARNING: Simulation object /CORDIC_FSM_v2_tb/reset_reg_cordic was not found in the design.
WARNING: Simulation object /CORDIC_FSM_v2_tb/ready_CORDIC was not found in the design.
WARNING: Simulation object /CORDIC_FSM_v2_tb/beg_add_subt was not found in the design.
WARNING: Simulation object /CORDIC_FSM_v2_tb/ack_add_subt was not found in the design.
WARNING: Simulation object /CORDIC_FSM_v2_tb/sel_mux_1 was not found in the design.
WARNING: Simulation object /CORDIC_FSM_v2_tb/sel_mux_3 was not found in the design.
WARNING: Simulation object /CORDIC_FSM_v2_tb/sel_mux_2 was not found in the design.
WARNING: Simulation object /CORDIC_FSM_v2_tb/mode was not found in the design.
WARNING: Simulation object /CORDIC_FSM_v2_tb/enab_cont_iter was not found in the design.
WARNING: Simulation object /CORDIC_FSM_v2_tb/load_cont_iter was not found in the design.
WARNING: Simulation object /CORDIC_FSM_v2_tb/enab_cont_var was not found in the design.
WARNING: Simulation object /CORDIC_FSM_v2_tb/load_cont_var was not found in the design.
WARNING: Simulation object /CORDIC_FSM_v2_tb/enab_RB1 was not found in the design.
WARNING: Simulation object /CORDIC_FSM_v2_tb/enab_RB2 was not found in the design.
WARNING: Simulation object /CORDIC_FSM_v2_tb/enab_d_ff_Xn was not found in the design.
WARNING: Simulation object /CORDIC_FSM_v2_tb/enab_d_ff_Yn was not found in the design.
WARNING: Simulation object /CORDIC_FSM_v2_tb/enab_d_ff_Zn was not found in the design.
WARNING: Simulation object /CORDIC_FSM_v2_tb/enab_d_ff_out was not found in the design.
WARNING: Simulation object /CORDIC_FSM_v2_tb/enab_dff_shifted_x was not found in the design.
WARNING: Simulation object /CORDIC_FSM_v2_tb/enab_dff_shifted_y was not found in the design.
WARNING: Simulation object /CORDIC_FSM_v2_tb/enab_dff_LUT was not found in the design.
WARNING: Simulation object /CORDIC_FSM_v2_tb/enab_dff_sign was not found in the design.
source Sine_Cosine_CORDIC_tb.tcl
# set curr_wave [current_wave_config]
# if { [string length $curr_wave] == 0 } {
#   if { [llength [get_objects]] > 0} {
#     add_wave /
#     set_property needs_save false [current_wave_config]
#   } else {
#      send_msg_id Add_Wave-1 WARNING "No top level signals found. Simulator will start without a wave window. If you want to open a wave window go to 'File->New Waveform Configuration' or type 'create_wave_config' in the TCL console."
#   }
# }
# run 1000ns
xsim: Time (s): cpu = 00:00:06 ; elapsed = 00:00:07 . Memory (MB): peak = 797.082 ; gain = 79.859
INFO: [USF-XSim-96] XSim completed. Design snapshot 'Sine_Cosine_CORDIC_tb_behav' loaded.
INFO: [USF-XSim-97] XSim simulation ran for 1000ns
launch_simulation: Time (s): cpu = 00:00:09 ; elapsed = 00:00:31 . Memory (MB): peak = 797.082 ; gain = 80.082
add_wave {{/Sine_Cosine_CORDIC_tb}} 
create_wave_config
add_wave {{/Sine_Cosine_CORDIC_tb}} 
run 500 ns
restart
INFO: [Simtcl 6-17] Simulation restarted
run 500 ns
run 500 ns
restart
INFO: [Simtcl 6-17] Simulation restarted
run 500 ns
run 500 ns
restart
INFO: [Simtcl 6-17] Simulation restarted
run 500 ns
run 500 ns
restart
INFO: [Simtcl 6-17] Simulation restarted
run 500 ns
run 500 ns
relaunch_sim
suspend_sim: Time (s): cpu = 00:00:00 ; elapsed = 00:00:08 . Memory (MB): peak = 807.570 ; gain = 0.000
INFO: [USF-XSim-27] Simulation object is 'sim_1'
INFO: [USF-XSim-37] Inspecting design source files for 'Sine_Cosine_CORDIC_tb' in fileset 'sim_1'...
INFO: [USF-XSim-97] Finding global include files...
INFO: [USF-XSim-100] Fetching design files from 'sources_1'...(this may take a while)...
INFO: [USF-XSim-101] Fetching design files from 'sim_1'...
INFO: [USF-XSim-2] XSim::Compile design
INFO: [USF-XSim-61] Executing 'COMPILE' step in 'C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/proyecto_vivado_jeffry/sine_cosine_cordic/sine_cosine_cordic.sim/sim_1/behav'
"xvlog -m64 --relax -prj Sine_Cosine_CORDIC_tb_vlog.prj"
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Zero_Decoder.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Zero_AS_Decoder
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Universal_Shift_Register.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Universal_Shift_Register
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Shift_Module_Param.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Shift_Module_Param
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/RegisterAdd.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module RegisterAdd
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Multiplexer_AC.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Multiplexer_AC
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Invert_Sign.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Invert_Sign
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Greater_Comparator.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Greater_Comparator
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Decoder_4_1.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Decoder_4_1
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Comparator_Less.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Comparator_Less
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Comparator_Equal.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Comparator_Equal
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/add_sub_carry_out.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module add_sub_carry_out
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/add_subtract.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module add_subtract
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/counter_d.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module counter_d
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Zero_InfAdd_Unit.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Zero_InfAdd_Unit
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Third_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Third_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Tenth_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Tenth_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Sixth_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Sixth_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/Simple_Subt.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Simple_Subt
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/sign_inverter.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module sign_inverter
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Seventh_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Seventh_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Second_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Second_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/Op_Select.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Op_Select
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/Mux_3x1.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mux_3x1
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/Mux_2x1.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mux_2x1
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FSM_Add_Subtract.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module FSM_Add_Subtract
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Fourth_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Fourth_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/First_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module First_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Fifth_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Fifth_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Eight_N_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Eight_N_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Eight_NE_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Eight_NE_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/d_ff_en.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module d_ff_en
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/CORDIC_FSM_v2.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module CORDIC_FSM_v2
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FPU_Add_Subtract_Function.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module FPU_Add_Subtract_Function
INFO: [VRFC 10-2458] undeclared symbol load_9, assumed default net type wire [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FPU_Add_Subtract_Function.v:146]
INFO: [VRFC 10-2458] undeclared symbol load_10, assumed default net type wire [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FPU_Add_Subtract_Function.v:147]
INFO: [VRFC 10-2458] undeclared symbol load_11, assumed default net type wire [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FPU_Add_Subtract_Function.v:150]
INFO: [VRFC 10-2458] undeclared symbol load_18, assumed default net type wire [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FPU_Add_Subtract_Function.v:158]
INFO: [VRFC 10-2458] undeclared symbol load_19, assumed default net type wire [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FPU_Add_Subtract_Function.v:160]
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/CORDIC_Coprocessor.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module CORDIC_Coprocessor
WARNING: [VRFC 10-159] /* in comment [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/CORDIC_Coprocessor.v:281]
WARNING: [VRFC 10-159] /* in comment [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/CORDIC_Coprocessor.v:354]
INFO: [VRFC 10-2458] undeclared symbol enab_d_ff5, assumed default net type wire [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/CORDIC_Coprocessor.v:530]
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/Sine_Cosine_CORDIC.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Sine_Cosine_CORDIC
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/univ_bin_counter.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module univ_bin_counter
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/CORDIC_FSM.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module CORDIC_FSM
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/counter_up.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module counter_up
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/testbench/Sine_Cosine_CORDIC_tb.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Sine_Cosine_CORDIC_tb
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/testbench/CORDIC_FSM_tb.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module CORDIC_FSM_tb
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/testbench/CORDIC_FSM_v2_tb.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module CORDIC_FSM_v2_tb
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/proyecto_vivado_jeffry/sine_cosine_cordic/sine_cosine_cordic.sim/sim_1/behav/glbl.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module glbl
INFO: [USF-XSim-3] XSim::Elaborate design
INFO: [USF-XSim-61] Executing 'ELABORATE' step in 'C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/proyecto_vivado_jeffry/sine_cosine_cordic/sine_cosine_cordic.sim/sim_1/behav'
Vivado Simulator 2015.4
Copyright 1986-1999, 2001-2015 Xilinx, Inc. All Rights Reserved.
Running: C:/Xilinx/Vivado/2015.4/bin/unwrapped/win64.o/xelab.exe -wto 0b5b83e26f46491bbf4f514cbd60d3f5 --debug typical --relax --mt 2 -L xil_defaultlib -L unisims_ver -L unimacro_ver -L secureip --snapshot Sine_Cosine_CORDIC_tb_behav xil_defaultlib.Sine_Cosine_CORDIC_tb xil_defaultlib.glbl -log elaborate.log 
Using 2 slave threads.
Starting static elaboration
Completed static elaboration
Starting simulation data flow analysis
Completed simulation data flow analysis
Time Resolution for simulation is 1ps
Compiling module xil_defaultlib.d_ff_en(W=1)
Compiling module xil_defaultlib.d_ff_en(W=2)
Compiling module xil_defaultlib.d_ff_en(W=32)
Compiling module xil_defaultlib.Mux_2x1(W=32)
Compiling module xil_defaultlib.Mux_2x1(W=1)
Compiling module xil_defaultlib.Simple_Subt(W=8)
Compiling module xil_defaultlib.Mux_3x1(W=32)
Compiling module xil_defaultlib.Op_Select
Compiling module xil_defaultlib.sign_inverter(W=32)
Compiling module xil_defaultlib.counter_d(W=3)
Compiling module xil_defaultlib.counter_up(W=2)
Compiling module xil_defaultlib.CORDIC_FSM_v2
Compiling module xil_defaultlib.CORDIC_Coprocessor(W=32,E=8,M=23...
Compiling module xil_defaultlib.FSM_Add_Subtract
Compiling module xil_defaultlib.RegisterAdd(W=1)
Compiling module xil_defaultlib.RegisterAdd(W=32)
Compiling module xil_defaultlib.Greater_Comparator(W=31)
Compiling module xil_defaultlib.Invert_Sign(W=32)
Compiling module xil_defaultlib.Multiplexer_AC(W=32)
Compiling module xil_defaultlib.First_Phase(W=32)
Compiling module xil_defaultlib.Comparator_Equal(S=31)
Compiling module xil_defaultlib.Zero_AS_Decoder
Compiling module xil_defaultlib.Zero_InfAdd_Unit(W=32)
Compiling module xil_defaultlib.add_subtract(W=8)
Compiling module xil_defaultlib.RegisterAdd(W=8)
Compiling module xil_defaultlib.Shift_Module_Param(W_Sgf=23,W_Ex...
Compiling module xil_defaultlib.RegisterAdd(W=26)
Compiling module xil_defaultlib.Second_Phase(W_Exp=8,W_Sgf=23)
Compiling module xil_defaultlib.Comparator_Equal
Compiling module xil_defaultlib.add_sub_carry_out(W=26)
Compiling module xil_defaultlib.RegisterAdd(W=27)
Compiling module xil_defaultlib.Third_Phase(W_Sgf=23)
Compiling module xil_defaultlib.Multiplexer_AC(W=27)
Compiling module xil_defaultlib.Universal_Shift_Register(W=27)
Compiling module xil_defaultlib.Fourth_Phase(W_Sgf=23)
Compiling module xil_defaultlib.Multiplexer_AC(W=8)
Compiling module xil_defaultlib.Fifth_Phase(W_Exp=8)
Compiling module xil_defaultlib.Greater_Comparator(W=8)
Compiling module xil_defaultlib.Comparator_Less(W=8)
Compiling module xil_defaultlib.Sixth_Phase(W_Exp=8)
Compiling module xil_defaultlib.Decoder_4_1
Compiling module xil_defaultlib.RegisterAdd(W=24)
Compiling module xil_defaultlib.add_sub_carry_out(W=24)
Compiling module xil_defaultlib.Multiplexer_AC(W=25)
Compiling module xil_defaultlib.RegisterAdd(W=25)
Compiling module xil_defaultlib.Seventh_Phase(W_Sgf=23)
Compiling module xil_defaultlib.Multiplexer_AC(W=24)
Compiling module xil_defaultlib.RegisterAdd(W=23)
Compiling module xil_defaultlib.Eight_N_Phase(W_Sgf=23)
Compiling module xil_defaultlib.Eight_NE_Phase(W_Exp=8)
Compiling module xil_defaultlib.Tenth_Phase(W=32,W_Exp=8,W_Sgf=2...
Compiling module xil_defaultlib.FPU_Add_Subtract_Function(W=32,W...
Compiling module xil_defaultlib.Sine_Cosine_CORDIC(W=32,W_Exp=8,...
Compiling module xil_defaultlib.Sine_Cosine_CORDIC_tb
Compiling module xil_defaultlib.glbl
Built simulation snapshot Sine_Cosine_CORDIC_tb_behav
Vivado Simulator 2015.4
Time resolution is 1 ps
relaunch_sim: Time (s): cpu = 00:00:04 ; elapsed = 00:00:16 . Memory (MB): peak = 807.570 ; gain = 0.000
restart
INFO: [Simtcl 6-17] Simulation restarted
run 500 ns
run 500 ns
restart
INFO: [Simtcl 6-17] Simulation restarted
run 500 ns
run 500 ns
add_wave {{/Sine_Cosine_CORDIC_tb/Sine_Cosine_CORDIC_dut/cordic_coprocessor_sin_cos/fsm_cordic}} 
restart
INFO: [Simtcl 6-17] Simulation restarted
run 500 ns
run 500 ns
restart
INFO: [Simtcl 6-17] Simulation restarted
run 500 ns
restart
INFO: [Simtcl 6-17] Simulation restarted
run 500 ns
relaunch_sim
INFO: [USF-XSim-27] Simulation object is 'sim_1'
INFO: [USF-XSim-37] Inspecting design source files for 'Sine_Cosine_CORDIC_tb' in fileset 'sim_1'...
INFO: [USF-XSim-97] Finding global include files...
INFO: [USF-XSim-100] Fetching design files from 'sources_1'...(this may take a while)...
INFO: [USF-XSim-101] Fetching design files from 'sim_1'...
INFO: [USF-XSim-2] XSim::Compile design
INFO: [USF-XSim-61] Executing 'COMPILE' step in 'C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/proyecto_vivado_jeffry/sine_cosine_cordic/sine_cosine_cordic.sim/sim_1/behav'
"xvlog -m64 --relax -prj Sine_Cosine_CORDIC_tb_vlog.prj"
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Zero_Decoder.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Zero_AS_Decoder
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Universal_Shift_Register.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Universal_Shift_Register
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Shift_Module_Param.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Shift_Module_Param
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/RegisterAdd.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module RegisterAdd
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Multiplexer_AC.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Multiplexer_AC
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Invert_Sign.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Invert_Sign
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Greater_Comparator.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Greater_Comparator
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Decoder_4_1.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Decoder_4_1
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Comparator_Less.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Comparator_Less
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Comparator_Equal.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Comparator_Equal
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/add_sub_carry_out.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module add_sub_carry_out
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/add_subtract.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module add_subtract
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/counter_d.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module counter_d
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Zero_InfAdd_Unit.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Zero_InfAdd_Unit
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Third_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Third_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Tenth_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Tenth_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Sixth_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Sixth_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/Simple_Subt.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Simple_Subt
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/sign_inverter.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module sign_inverter
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Seventh_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Seventh_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Second_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Second_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/Op_Select.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Op_Select
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/Mux_3x1.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mux_3x1
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/Mux_2x1.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mux_2x1
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FSM_Add_Subtract.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module FSM_Add_Subtract
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Fourth_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Fourth_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/First_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module First_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Fifth_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Fifth_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Eight_N_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Eight_N_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Eight_NE_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Eight_NE_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/d_ff_en.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module d_ff_en
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/CORDIC_FSM_v2.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module CORDIC_FSM_v2
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FPU_Add_Subtract_Function.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module FPU_Add_Subtract_Function
INFO: [VRFC 10-2458] undeclared symbol load_9, assumed default net type wire [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FPU_Add_Subtract_Function.v:146]
INFO: [VRFC 10-2458] undeclared symbol load_10, assumed default net type wire [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FPU_Add_Subtract_Function.v:147]
INFO: [VRFC 10-2458] undeclared symbol load_11, assumed default net type wire [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FPU_Add_Subtract_Function.v:150]
INFO: [VRFC 10-2458] undeclared symbol load_18, assumed default net type wire [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FPU_Add_Subtract_Function.v:158]
INFO: [VRFC 10-2458] undeclared symbol load_19, assumed default net type wire [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FPU_Add_Subtract_Function.v:160]
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/CORDIC_Coprocessor.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module CORDIC_Coprocessor
WARNING: [VRFC 10-159] /* in comment [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/CORDIC_Coprocessor.v:283]
WARNING: [VRFC 10-159] /* in comment [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/CORDIC_Coprocessor.v:356]
INFO: [VRFC 10-2458] undeclared symbol enab_d_ff5, assumed default net type wire [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/CORDIC_Coprocessor.v:532]
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/Sine_Cosine_CORDIC.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Sine_Cosine_CORDIC
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/univ_bin_counter.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module univ_bin_counter
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/CORDIC_FSM.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module CORDIC_FSM
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/counter_up.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module counter_up
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/testbench/Sine_Cosine_CORDIC_tb.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Sine_Cosine_CORDIC_tb
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/testbench/CORDIC_FSM_tb.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module CORDIC_FSM_tb
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/testbench/CORDIC_FSM_v2_tb.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module CORDIC_FSM_v2_tb
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/proyecto_vivado_jeffry/sine_cosine_cordic/sine_cosine_cordic.sim/sim_1/behav/glbl.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module glbl
INFO: [USF-XSim-3] XSim::Elaborate design
INFO: [USF-XSim-61] Executing 'ELABORATE' step in 'C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/proyecto_vivado_jeffry/sine_cosine_cordic/sine_cosine_cordic.sim/sim_1/behav'
Vivado Simulator 2015.4
Copyright 1986-1999, 2001-2015 Xilinx, Inc. All Rights Reserved.
Running: C:/Xilinx/Vivado/2015.4/bin/unwrapped/win64.o/xelab.exe -wto 0b5b83e26f46491bbf4f514cbd60d3f5 --debug typical --relax --mt 2 -L xil_defaultlib -L unisims_ver -L unimacro_ver -L secureip --snapshot Sine_Cosine_CORDIC_tb_behav xil_defaultlib.Sine_Cosine_CORDIC_tb xil_defaultlib.glbl -log elaborate.log 
Using 2 slave threads.
Starting static elaboration
Completed static elaboration
Starting simulation data flow analysis
Completed simulation data flow analysis
Time Resolution for simulation is 1ps
Compiling module xil_defaultlib.d_ff_en(W=1)
Compiling module xil_defaultlib.d_ff_en(W=2)
Compiling module xil_defaultlib.d_ff_en(W=32)
Compiling module xil_defaultlib.Mux_2x1(W=32)
Compiling module xil_defaultlib.Mux_2x1(W=1)
Compiling module xil_defaultlib.Simple_Subt(W=8)
Compiling module xil_defaultlib.Mux_3x1(W=32)
Compiling module xil_defaultlib.Op_Select
Compiling module xil_defaultlib.sign_inverter(W=32)
Compiling module xil_defaultlib.counter_d(W=3)
Compiling module xil_defaultlib.counter_up(W=2)
Compiling module xil_defaultlib.CORDIC_FSM_v2
Compiling module xil_defaultlib.CORDIC_Coprocessor(W=32,E=8,M=23...
Compiling module xil_defaultlib.FSM_Add_Subtract
Compiling module xil_defaultlib.RegisterAdd(W=1)
Compiling module xil_defaultlib.RegisterAdd(W=32)
Compiling module xil_defaultlib.Greater_Comparator(W=31)
Compiling module xil_defaultlib.Invert_Sign(W=32)
Compiling module xil_defaultlib.Multiplexer_AC(W=32)
Compiling module xil_defaultlib.First_Phase(W=32)
Compiling module xil_defaultlib.Comparator_Equal(S=31)
Compiling module xil_defaultlib.Zero_AS_Decoder
Compiling module xil_defaultlib.Zero_InfAdd_Unit(W=32)
Compiling module xil_defaultlib.add_subtract(W=8)
Compiling module xil_defaultlib.RegisterAdd(W=8)
Compiling module xil_defaultlib.Shift_Module_Param(W_Sgf=23,W_Ex...
Compiling module xil_defaultlib.RegisterAdd(W=26)
Compiling module xil_defaultlib.Second_Phase(W_Exp=8,W_Sgf=23)
Compiling module xil_defaultlib.Comparator_Equal
Compiling module xil_defaultlib.add_sub_carry_out(W=26)
Compiling module xil_defaultlib.RegisterAdd(W=27)
Compiling module xil_defaultlib.Third_Phase(W_Sgf=23)
Compiling module xil_defaultlib.Multiplexer_AC(W=27)
Compiling module xil_defaultlib.Universal_Shift_Register(W=27)
Compiling module xil_defaultlib.Fourth_Phase(W_Sgf=23)
Compiling module xil_defaultlib.Multiplexer_AC(W=8)
Compiling module xil_defaultlib.Fifth_Phase(W_Exp=8)
Compiling module xil_defaultlib.Greater_Comparator(W=8)
Compiling module xil_defaultlib.Comparator_Less(W=8)
Compiling module xil_defaultlib.Sixth_Phase(W_Exp=8)
Compiling module xil_defaultlib.Decoder_4_1
Compiling module xil_defaultlib.RegisterAdd(W=24)
Compiling module xil_defaultlib.add_sub_carry_out(W=24)
Compiling module xil_defaultlib.Multiplexer_AC(W=25)
Compiling module xil_defaultlib.RegisterAdd(W=25)
Compiling module xil_defaultlib.Seventh_Phase(W_Sgf=23)
Compiling module xil_defaultlib.Multiplexer_AC(W=24)
Compiling module xil_defaultlib.RegisterAdd(W=23)
Compiling module xil_defaultlib.Eight_N_Phase(W_Sgf=23)
Compiling module xil_defaultlib.Eight_NE_Phase(W_Exp=8)
Compiling module xil_defaultlib.Tenth_Phase(W=32,W_Exp=8,W_Sgf=2...
Compiling module xil_defaultlib.FPU_Add_Subtract_Function(W=32,W...
Compiling module xil_defaultlib.Sine_Cosine_CORDIC(W=32,W_Exp=8,...
Compiling module xil_defaultlib.Sine_Cosine_CORDIC_tb
Compiling module xil_defaultlib.glbl
Built simulation snapshot Sine_Cosine_CORDIC_tb_behav
Vivado Simulator 2015.4
Time resolution is 1 ps
relaunch_sim: Time (s): cpu = 00:00:02 ; elapsed = 00:00:10 . Memory (MB): peak = 840.734 ; gain = 0.000
restart
INFO: [Simtcl 6-17] Simulation restarted
run all
INFO: [Common 17-41] Interrupt caught. Command should exit soon.
run: Time (s): cpu = 00:00:05 ; elapsed = 00:00:06 . Memory (MB): peak = 840.734 ; gain = 0.000
INFO: [Common 17-344] 'run' was cancelled
restart
INFO: [Simtcl 6-17] Simulation restarted
run 500 ns
run 500 ns
relaunch_sim
INFO: [USF-XSim-27] Simulation object is 'sim_1'
INFO: [USF-XSim-37] Inspecting design source files for 'Sine_Cosine_CORDIC_tb' in fileset 'sim_1'...
INFO: [USF-XSim-97] Finding global include files...
INFO: [USF-XSim-100] Fetching design files from 'sources_1'...(this may take a while)...
INFO: [USF-XSim-101] Fetching design files from 'sim_1'...
INFO: [USF-XSim-2] XSim::Compile design
INFO: [USF-XSim-61] Executing 'COMPILE' step in 'C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/proyecto_vivado_jeffry/sine_cosine_cordic/sine_cosine_cordic.sim/sim_1/behav'
"xvlog -m64 --relax -prj Sine_Cosine_CORDIC_tb_vlog.prj"
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Zero_Decoder.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Zero_AS_Decoder
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Universal_Shift_Register.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Universal_Shift_Register
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Shift_Module_Param.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Shift_Module_Param
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/RegisterAdd.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module RegisterAdd
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Multiplexer_AC.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Multiplexer_AC
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Invert_Sign.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Invert_Sign
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Greater_Comparator.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Greater_Comparator
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Decoder_4_1.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Decoder_4_1
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Comparator_Less.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Comparator_Less
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Comparator_Equal.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Comparator_Equal
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/add_sub_carry_out.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module add_sub_carry_out
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/add_subtract.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module add_subtract
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/counter_d.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module counter_d
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Zero_InfAdd_Unit.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Zero_InfAdd_Unit
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Third_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Third_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Tenth_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Tenth_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Sixth_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Sixth_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/Simple_Subt.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Simple_Subt
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/sign_inverter.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module sign_inverter
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Seventh_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Seventh_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Second_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Second_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/Op_Select.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Op_Select
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/Mux_3x1.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mux_3x1
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/Mux_2x1.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mux_2x1
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FSM_Add_Subtract.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module FSM_Add_Subtract
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Fourth_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Fourth_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/First_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module First_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Fifth_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Fifth_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Eight_N_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Eight_N_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/Eight_NE_Phase.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Eight_NE_Phase
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/d_ff_en.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module d_ff_en
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/CORDIC_FSM_v2.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module CORDIC_FSM_v2
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FPU_Add_Subtract_Function.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module FPU_Add_Subtract_Function
INFO: [VRFC 10-2458] undeclared symbol load_9, assumed default net type wire [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FPU_Add_Subtract_Function.v:146]
INFO: [VRFC 10-2458] undeclared symbol load_10, assumed default net type wire [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FPU_Add_Subtract_Function.v:147]
INFO: [VRFC 10-2458] undeclared symbol load_11, assumed default net type wire [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FPU_Add_Subtract_Function.v:150]
INFO: [VRFC 10-2458] undeclared symbol load_18, assumed default net type wire [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FPU_Add_Subtract_Function.v:158]
INFO: [VRFC 10-2458] undeclared symbol load_19, assumed default net type wire [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/RTL/FPU_Add_Subtract_Function.v:160]
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/CORDIC_Coprocessor.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module CORDIC_Coprocessor
WARNING: [VRFC 10-159] /* in comment [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/CORDIC_Coprocessor.v:283]
WARNING: [VRFC 10-159] /* in comment [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/CORDIC_Coprocessor.v:356]
INFO: [VRFC 10-2458] undeclared symbol enab_d_ff5, assumed default net type wire [C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/CORDIC_Coprocessor.v:532]
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/Sine_Cosine_CORDIC.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Sine_Cosine_CORDIC
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/univ_bin_counter.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module univ_bin_counter
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/CORDIC_FSM.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module CORDIC_FSM
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/RTL_sine_cosine/counter_up.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module counter_up
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/testbench/Sine_Cosine_CORDIC_tb.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Sine_Cosine_CORDIC_tb
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/testbench/CORDIC_FSM_tb.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module CORDIC_FSM_tb
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/testbench_jeffry/RTL_SIM/testbench/CORDIC_FSM_v2_tb.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module CORDIC_FSM_v2_tb
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/proyecto_vivado_jeffry/sine_cosine_cordic/sine_cosine_cordic.sim/sim_1/behav/glbl.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module glbl
INFO: [USF-XSim-3] XSim::Elaborate design
INFO: [USF-XSim-61] Executing 'ELABORATE' step in 'C:/Users/Jeffry/Dropbox/Proyecto_De_Graduacion/Proyecto_De_Graduacion_2/Proyecto_De_Graduacion/proyecto_vivado_jeffry/sine_cosine_cordic/sine_cosine_cordic.sim/sim_1/behav'
Vivado Simulator 2015.4
Copyright 1986-1999, 2001-2015 Xilinx, Inc. All Rights Reserved.
Running: C:/Xilinx/Vivado/2015.4/bin/unwrapped/win64.o/xelab.exe -wto 0b5b83e26f46491bbf4f514cbd60d3f5 --debug typical --relax --mt 2 -L xil_defaultlib -L unisims_ver -L unimacro_ver -L secureip --snapshot Sine_Cosine_CORDIC_tb_behav xil_defaultlib.Sine_Cosine_CORDIC_tb xil_defaultlib.glbl -log elaborate.log 
Using 2 slave threads.
Starting static elaboration
Completed static elaboration
Starting simulation data flow analysis
Completed simulation data flow analysis
Time Resolution for simulation is 1ps
Compiling module xil_defaultlib.d_ff_en(W=1)
Compiling module xil_defaultlib.d_ff_en(W=2)
Compiling module xil_defaultlib.d_ff_en(W=32)
Compiling module xil_defaultlib.Mux_2x1(W=32)
Compiling module xil_defaultlib.Mux_2x1(W=1)
Compiling module xil_defaultlib.Simple_Subt(W=8)
Compiling module xil_defaultlib.Mux_3x1(W=32)
Compiling module xil_defaultlib.Op_Select
Compiling module xil_defaultlib.sign_inverter(W=32)
Compiling module xil_defaultlib.counter_d(W=3)
Compiling module xil_defaultlib.counter_up(W=2)
Compiling module xil_defaultlib.CORDIC_FSM_v2
Compiling module xil_defaultlib.CORDIC_Coprocessor(W=32,E=8,M=23...
Compiling module xil_defaultlib.FSM_Add_Subtract
Compiling module xil_defaultlib.RegisterAdd(W=1)
Compiling module xil_defaultlib.RegisterAdd(W=32)
Compiling module xil_defaultlib.Greater_Comparator(W=31)
Compiling module xil_defaultlib.Invert_Sign(W=32)
Compiling module xil_defaultlib.Multiplexer_AC(W=32)
Compiling module xil_defaultlib.First_Phase(W=32)
Compiling module xil_defaultlib.Comparator_Equal(S=31)
Compiling module xil_defaultlib.Zero_AS_Decoder
Compiling module xil_defaultlib.Zero_InfAdd_Unit(W=32)
Compiling module xil_defaultlib.add_subtract(W=8)
Compiling module xil_defaultlib.RegisterAdd(W=8)
Compiling module xil_defaultlib.Shift_Module_Param(W_Sgf=23,W_Ex...
Compiling module xil_defaultlib.RegisterAdd(W=26)
Compiling module xil_defaultlib.Second_Phase(W_Exp=8,W_Sgf=23)
Compiling module xil_defaultlib.Comparator_Equal
Compiling module xil_defaultlib.add_sub_carry_out(W=26)
Compiling module xil_defaultlib.RegisterAdd(W=27)
Compiling module xil_defaultlib.Third_Phase(W_Sgf=23)
Compiling module xil_defaultlib.Multiplexer_AC(W=27)
Compiling module xil_defaultlib.Universal_Shift_Register(W=27)
Compiling module xil_defaultlib.Fourth_Phase(W_Sgf=23)
Compiling module xil_defaultlib.Multiplexer_AC(W=8)
Compiling module xil_defaultlib.Fifth_Phase(W_Exp=8)
Compiling module xil_defaultlib.Greater_Comparator(W=8)
Compiling module xil_defaultlib.Comparator_Less(W=8)
Compiling module xil_defaultlib.Sixth_Phase(W_Exp=8)
Compiling module xil_defaultlib.Decoder_4_1
Compiling module xil_defaultlib.RegisterAdd(W=24)
Compiling module xil_defaultlib.add_sub_carry_out(W=24)
Compiling module xil_defaultlib.Multiplexer_AC(W=25)
Compiling module xil_defaultlib.RegisterAdd(W=25)
Compiling module xil_defaultlib.Seventh_Phase(W_Sgf=23)
Compiling module xil_defaultlib.Multiplexer_AC(W=24)
Compiling module xil_defaultlib.RegisterAdd(W=23)
Compiling module xil_defaultlib.Eight_N_Phase(W_Sgf=23)
Compiling module xil_defaultlib.Eight_NE_Phase(W_Exp=8)
Compiling module xil_defaultlib.Tenth_Phase(W=32,W_Exp=8,W_Sgf=2...
Compiling module xil_defaultlib.FPU_Add_Subtract_Function(W=32,W...
Compiling module xil_defaultlib.Sine_Cosine_CORDIC(W=32,W_Exp=8,...
Compiling module xil_defaultlib.Sine_Cosine_CORDIC_tb
Compiling module xil_defaultlib.glbl
Built simulation snapshot Sine_Cosine_CORDIC_tb_behav
run_program: Time (s): cpu = 00:00:00 ; elapsed = 00:00:05 . Memory (MB): peak = 840.734 ; gain = 0.000
launch_simulation: Time (s): cpu = 00:00:00 ; elapsed = 00:00:05 . Memory (MB): peak = 840.734 ; gain = 0.000
Vivado Simulator 2015.4
Time resolution is 1 ps
relaunch_sim: Time (s): cpu = 00:00:01 ; elapsed = 00:00:11 . Memory (MB): peak = 840.734 ; gain = 0.000
