TimeQuest Timing Analyzer report for Mod_Counter
Sat Oct 27 15:17:26 2018
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'SplitClock:splitClock_inst|clkReg[0]'
 14. Slow 1200mV 85C Model Hold: 'SplitClock:splitClock_inst|clkReg[0]'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Setup: 'SplitClock:splitClock_inst|clkReg[0]'
 25. Slow 1200mV 0C Model Hold: 'SplitClock:splitClock_inst|clkReg[0]'
 26. Slow 1200mV 0C Model Hold: 'clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Setup: 'SplitClock:splitClock_inst|clkReg[0]'
 35. Fast 1200mV 0C Model Hold: 'SplitClock:splitClock_inst|clkReg[0]'
 36. Fast 1200mV 0C Model Hold: 'clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; Mod_Counter                                         ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.8%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                     ;
+--------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------+
; Clock Name                           ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                  ;
+--------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------+
; clk                                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                  ;
; SplitClock:splitClock_inst|clkReg[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SplitClock:splitClock_inst|clkReg[0] } ;
+--------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                   ;
+------------+-----------------+--------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                           ; Note                                           ;
+------------+-----------------+--------------------------------------+------------------------------------------------+
; 233.97 MHz ; 233.97 MHz      ; clk                                  ;                                                ;
; 831.26 MHz ; 437.64 MHz      ; SplitClock:splitClock_inst|clkReg[0] ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+--------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                           ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; clk                                  ; -3.340 ; -65.842       ;
; SplitClock:splitClock_inst|clkReg[0] ; -0.203 ; -0.397        ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                           ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; SplitClock:splitClock_inst|clkReg[0] ; 0.403 ; 0.000         ;
; clk                                  ; 0.680 ; 0.000         ;
+--------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary             ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; clk                                  ; -3.000 ; -36.410       ;
; SplitClock:splitClock_inst|clkReg[0] ; -1.285 ; -5.140        ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                   ;
+--------+---------------------------------------+---------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; -3.340 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[25] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.500        ; 2.171      ; 6.231      ;
; -3.274 ; SplitClock:splitClock_inst|clkReg[10] ; SplitClock:splitClock_inst|clkReg[20] ; clk                                  ; clk         ; 1.000        ; -0.124     ; 4.168      ;
; -3.265 ; SplitClock:splitClock_inst|clkReg[9]  ; SplitClock:splitClock_inst|clkReg[20] ; clk                                  ; clk         ; 1.000        ; -0.124     ; 4.159      ;
; -3.262 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[20] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.500        ; 2.171      ; 6.153      ;
; -3.251 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[20] ; clk                                  ; clk         ; 1.000        ; -0.124     ; 4.145      ;
; -3.249 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[22] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.500        ; 2.142      ; 6.111      ;
; -3.248 ; SplitClock:splitClock_inst|clkReg[10] ; SplitClock:splitClock_inst|clkReg[21] ; clk                                  ; clk         ; 1.000        ; -0.184     ; 4.082      ;
; -3.248 ; SplitClock:splitClock_inst|clkReg[10] ; SplitClock:splitClock_inst|clkReg[17] ; clk                                  ; clk         ; 1.000        ; -0.184     ; 4.082      ;
; -3.248 ; SplitClock:splitClock_inst|clkReg[10] ; SplitClock:splitClock_inst|clkReg[14] ; clk                                  ; clk         ; 1.000        ; -0.184     ; 4.082      ;
; -3.242 ; SplitClock:splitClock_inst|clkReg[9]  ; SplitClock:splitClock_inst|clkReg[21] ; clk                                  ; clk         ; 1.000        ; -0.184     ; 4.076      ;
; -3.239 ; SplitClock:splitClock_inst|clkReg[9]  ; SplitClock:splitClock_inst|clkReg[17] ; clk                                  ; clk         ; 1.000        ; -0.184     ; 4.073      ;
; -3.239 ; SplitClock:splitClock_inst|clkReg[9]  ; SplitClock:splitClock_inst|clkReg[14] ; clk                                  ; clk         ; 1.000        ; -0.184     ; 4.073      ;
; -3.239 ; SplitClock:splitClock_inst|clkReg[10] ; SplitClock:splitClock_inst|clkReg[22] ; clk                                  ; clk         ; 1.000        ; -0.153     ; 4.104      ;
; -3.230 ; SplitClock:splitClock_inst|clkReg[9]  ; SplitClock:splitClock_inst|clkReg[22] ; clk                                  ; clk         ; 1.000        ; -0.153     ; 4.095      ;
; -3.230 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[23] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.500        ; 2.142      ; 6.092      ;
; -3.225 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[21] ; clk                                  ; clk         ; 1.000        ; -0.184     ; 4.059      ;
; -3.225 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[17] ; clk                                  ; clk         ; 1.000        ; -0.184     ; 4.059      ;
; -3.225 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[14] ; clk                                  ; clk         ; 1.000        ; -0.184     ; 4.059      ;
; -3.224 ; SplitClock:splitClock_inst|clkReg[10] ; SplitClock:splitClock_inst|clkReg[23] ; clk                                  ; clk         ; 1.000        ; -0.153     ; 4.089      ;
; -3.222 ; SplitClock:splitClock_inst|clkReg[10] ; SplitClock:splitClock_inst|clkReg[0]  ; clk                                  ; clk         ; 1.000        ; -0.050     ; 4.190      ;
; -3.217 ; SplitClock:splitClock_inst|clkReg[10] ; SplitClock:splitClock_inst|clkReg[25] ; clk                                  ; clk         ; 1.000        ; -0.124     ; 4.111      ;
; -3.217 ; SplitClock:splitClock_inst|clkReg[10] ; SplitClock:splitClock_inst|clkReg[13] ; clk                                  ; clk         ; 1.000        ; -0.124     ; 4.111      ;
; -3.217 ; SplitClock:splitClock_inst|clkReg[10] ; SplitClock:splitClock_inst|clkReg[12] ; clk                                  ; clk         ; 1.000        ; -0.124     ; 4.111      ;
; -3.217 ; SplitClock:splitClock_inst|clkReg[10] ; SplitClock:splitClock_inst|clkReg[7]  ; clk                                  ; clk         ; 1.000        ; -0.124     ; 4.111      ;
; -3.216 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[22] ; clk                                  ; clk         ; 1.000        ; -0.153     ; 4.081      ;
; -3.216 ; SplitClock:splitClock_inst|clkReg[10] ; SplitClock:splitClock_inst|clkReg[15] ; clk                                  ; clk         ; 1.000        ; -0.124     ; 4.110      ;
; -3.215 ; SplitClock:splitClock_inst|clkReg[9]  ; SplitClock:splitClock_inst|clkReg[23] ; clk                                  ; clk         ; 1.000        ; -0.153     ; 4.080      ;
; -3.213 ; SplitClock:splitClock_inst|clkReg[9]  ; SplitClock:splitClock_inst|clkReg[25] ; clk                                  ; clk         ; 1.000        ; -0.124     ; 4.107      ;
; -3.213 ; SplitClock:splitClock_inst|clkReg[9]  ; SplitClock:splitClock_inst|clkReg[12] ; clk                                  ; clk         ; 1.000        ; -0.124     ; 4.107      ;
; -3.213 ; SplitClock:splitClock_inst|clkReg[9]  ; SplitClock:splitClock_inst|clkReg[0]  ; clk                                  ; clk         ; 1.000        ; -0.050     ; 4.181      ;
; -3.212 ; SplitClock:splitClock_inst|clkReg[9]  ; SplitClock:splitClock_inst|clkReg[15] ; clk                                  ; clk         ; 1.000        ; -0.124     ; 4.106      ;
; -3.212 ; SplitClock:splitClock_inst|clkReg[9]  ; SplitClock:splitClock_inst|clkReg[13] ; clk                                  ; clk         ; 1.000        ; -0.124     ; 4.106      ;
; -3.212 ; SplitClock:splitClock_inst|clkReg[9]  ; SplitClock:splitClock_inst|clkReg[7]  ; clk                                  ; clk         ; 1.000        ; -0.124     ; 4.106      ;
; -3.201 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[23] ; clk                                  ; clk         ; 1.000        ; -0.153     ; 4.066      ;
; -3.199 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[0]  ; clk                                  ; clk         ; 1.000        ; -0.050     ; 4.167      ;
; -3.194 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[25] ; clk                                  ; clk         ; 1.000        ; -0.124     ; 4.088      ;
; -3.194 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[13] ; clk                                  ; clk         ; 1.000        ; -0.124     ; 4.088      ;
; -3.194 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[12] ; clk                                  ; clk         ; 1.000        ; -0.124     ; 4.088      ;
; -3.194 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[7]  ; clk                                  ; clk         ; 1.000        ; -0.124     ; 4.088      ;
; -3.193 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[15] ; clk                                  ; clk         ; 1.000        ; -0.124     ; 4.087      ;
; -3.123 ; SplitClock:splitClock_inst|clkReg[10] ; SplitClock:splitClock_inst|clkReg[19] ; clk                                  ; clk         ; 1.000        ; -0.124     ; 4.017      ;
; -3.116 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[19] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.500        ; 2.171      ; 6.007      ;
; -3.114 ; SplitClock:splitClock_inst|clkReg[9]  ; SplitClock:splitClock_inst|clkReg[19] ; clk                                  ; clk         ; 1.000        ; -0.124     ; 4.008      ;
; -3.100 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[19] ; clk                                  ; clk         ; 1.000        ; -0.124     ; 3.994      ;
; -3.064 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[20] ; clk                                  ; clk         ; 1.000        ; -0.124     ; 3.958      ;
; -3.046 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[25] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 1.000        ; 2.171      ; 6.437      ;
; -3.042 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[17] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.500        ; 2.111      ; 5.873      ;
; -3.038 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[17] ; clk                                  ; clk         ; 1.000        ; -0.184     ; 3.872      ;
; -3.038 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[21] ; clk                                  ; clk         ; 1.000        ; -0.184     ; 3.872      ;
; -3.038 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[14] ; clk                                  ; clk         ; 1.000        ; -0.184     ; 3.872      ;
; -3.029 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[22] ; clk                                  ; clk         ; 1.000        ; -0.153     ; 3.894      ;
; -3.014 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[23] ; clk                                  ; clk         ; 1.000        ; -0.153     ; 3.879      ;
; -3.012 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[0]  ; clk                                  ; clk         ; 1.000        ; -0.050     ; 3.980      ;
; -3.007 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[13] ; clk                                  ; clk         ; 1.000        ; -0.124     ; 3.901      ;
; -3.007 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[12] ; clk                                  ; clk         ; 1.000        ; -0.124     ; 3.901      ;
; -3.007 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[7]  ; clk                                  ; clk         ; 1.000        ; -0.124     ; 3.901      ;
; -3.007 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[25] ; clk                                  ; clk         ; 1.000        ; -0.124     ; 3.901      ;
; -3.006 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[15] ; clk                                  ; clk         ; 1.000        ; -0.124     ; 3.900      ;
; -3.002 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[20] ; clk                                  ; clk         ; 1.000        ; -0.124     ; 3.896      ;
; -2.976 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[17] ; clk                                  ; clk         ; 1.000        ; -0.184     ; 3.810      ;
; -2.976 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[21] ; clk                                  ; clk         ; 1.000        ; -0.184     ; 3.810      ;
; -2.976 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[14] ; clk                                  ; clk         ; 1.000        ; -0.184     ; 3.810      ;
; -2.974 ; SplitClock:splitClock_inst|clkReg[11] ; SplitClock:splitClock_inst|clkReg[20] ; clk                                  ; clk         ; 1.000        ; -0.124     ; 3.868      ;
; -2.967 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[22] ; clk                                  ; clk         ; 1.000        ; -0.153     ; 3.832      ;
; -2.962 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[21] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.500        ; 2.111      ; 5.793      ;
; -2.954 ; SplitClock:splitClock_inst|clkReg[11] ; SplitClock:splitClock_inst|clkReg[21] ; clk                                  ; clk         ; 1.000        ; -0.184     ; 3.788      ;
; -2.952 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[23] ; clk                                  ; clk         ; 1.000        ; -0.153     ; 3.817      ;
; -2.950 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[0]  ; clk                                  ; clk         ; 1.000        ; -0.050     ; 3.918      ;
; -2.948 ; SplitClock:splitClock_inst|clkReg[11] ; SplitClock:splitClock_inst|clkReg[17] ; clk                                  ; clk         ; 1.000        ; -0.184     ; 3.782      ;
; -2.948 ; SplitClock:splitClock_inst|clkReg[11] ; SplitClock:splitClock_inst|clkReg[14] ; clk                                  ; clk         ; 1.000        ; -0.184     ; 3.782      ;
; -2.945 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[13] ; clk                                  ; clk         ; 1.000        ; -0.124     ; 3.839      ;
; -2.945 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[12] ; clk                                  ; clk         ; 1.000        ; -0.124     ; 3.839      ;
; -2.945 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[7]  ; clk                                  ; clk         ; 1.000        ; -0.124     ; 3.839      ;
; -2.945 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[25] ; clk                                  ; clk         ; 1.000        ; -0.124     ; 3.839      ;
; -2.944 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[15] ; clk                                  ; clk         ; 1.000        ; -0.124     ; 3.838      ;
; -2.939 ; SplitClock:splitClock_inst|clkReg[11] ; SplitClock:splitClock_inst|clkReg[22] ; clk                                  ; clk         ; 1.000        ; -0.153     ; 3.804      ;
; -2.938 ; SplitClock:splitClock_inst|clkReg[6]  ; SplitClock:splitClock_inst|clkReg[20] ; clk                                  ; clk         ; 1.000        ; -0.124     ; 3.832      ;
; -2.938 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[23] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 1.000        ; 2.142      ; 6.300      ;
; -2.925 ; SplitClock:splitClock_inst|clkReg[11] ; SplitClock:splitClock_inst|clkReg[25] ; clk                                  ; clk         ; 1.000        ; -0.124     ; 3.819      ;
; -2.925 ; SplitClock:splitClock_inst|clkReg[11] ; SplitClock:splitClock_inst|clkReg[12] ; clk                                  ; clk         ; 1.000        ; -0.124     ; 3.819      ;
; -2.924 ; SplitClock:splitClock_inst|clkReg[11] ; SplitClock:splitClock_inst|clkReg[23] ; clk                                  ; clk         ; 1.000        ; -0.153     ; 3.789      ;
; -2.924 ; SplitClock:splitClock_inst|clkReg[11] ; SplitClock:splitClock_inst|clkReg[15] ; clk                                  ; clk         ; 1.000        ; -0.124     ; 3.818      ;
; -2.924 ; SplitClock:splitClock_inst|clkReg[11] ; SplitClock:splitClock_inst|clkReg[13] ; clk                                  ; clk         ; 1.000        ; -0.124     ; 3.818      ;
; -2.924 ; SplitClock:splitClock_inst|clkReg[11] ; SplitClock:splitClock_inst|clkReg[7]  ; clk                                  ; clk         ; 1.000        ; -0.124     ; 3.818      ;
; -2.923 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[14] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.500        ; 2.111      ; 5.754      ;
; -2.922 ; SplitClock:splitClock_inst|clkReg[11] ; SplitClock:splitClock_inst|clkReg[0]  ; clk                                  ; clk         ; 1.000        ; -0.050     ; 3.890      ;
; -2.918 ; SplitClock:splitClock_inst|clkReg[2]  ; SplitClock:splitClock_inst|clkReg[20] ; clk                                  ; clk         ; 1.000        ; -0.124     ; 3.812      ;
; -2.913 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[19] ; clk                                  ; clk         ; 1.000        ; -0.124     ; 3.807      ;
; -2.912 ; SplitClock:splitClock_inst|clkReg[6]  ; SplitClock:splitClock_inst|clkReg[17] ; clk                                  ; clk         ; 1.000        ; -0.184     ; 3.746      ;
; -2.912 ; SplitClock:splitClock_inst|clkReg[6]  ; SplitClock:splitClock_inst|clkReg[21] ; clk                                  ; clk         ; 1.000        ; -0.184     ; 3.746      ;
; -2.912 ; SplitClock:splitClock_inst|clkReg[6]  ; SplitClock:splitClock_inst|clkReg[14] ; clk                                  ; clk         ; 1.000        ; -0.184     ; 3.746      ;
; -2.903 ; SplitClock:splitClock_inst|clkReg[6]  ; SplitClock:splitClock_inst|clkReg[22] ; clk                                  ; clk         ; 1.000        ; -0.153     ; 3.768      ;
; -2.892 ; SplitClock:splitClock_inst|clkReg[2]  ; SplitClock:splitClock_inst|clkReg[17] ; clk                                  ; clk         ; 1.000        ; -0.184     ; 3.726      ;
; -2.892 ; SplitClock:splitClock_inst|clkReg[2]  ; SplitClock:splitClock_inst|clkReg[21] ; clk                                  ; clk         ; 1.000        ; -0.184     ; 3.726      ;
; -2.892 ; SplitClock:splitClock_inst|clkReg[2]  ; SplitClock:splitClock_inst|clkReg[14] ; clk                                  ; clk         ; 1.000        ; -0.184     ; 3.726      ;
; -2.892 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[24] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.500        ; 2.111      ; 5.723      ;
; -2.888 ; SplitClock:splitClock_inst|clkReg[6]  ; SplitClock:splitClock_inst|clkReg[23] ; clk                                  ; clk         ; 1.000        ; -0.153     ; 3.753      ;
; -2.886 ; SplitClock:splitClock_inst|clkReg[6]  ; SplitClock:splitClock_inst|clkReg[0]  ; clk                                  ; clk         ; 1.000        ; -0.050     ; 3.854      ;
; -2.883 ; SplitClock:splitClock_inst|clkReg[2]  ; SplitClock:splitClock_inst|clkReg[22] ; clk                                  ; clk         ; 1.000        ; -0.153     ; 3.748      ;
; -2.881 ; SplitClock:splitClock_inst|clkReg[6]  ; SplitClock:splitClock_inst|clkReg[13] ; clk                                  ; clk         ; 1.000        ; -0.124     ; 3.775      ;
+--------+---------------------------------------+---------------------------------------+--------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SplitClock:splitClock_inst|clkReg[0]'                                                                                                                                                                   ;
+--------+---------------------------------------------------+---------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                           ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; -0.203 ; Mod_Counter_internal:mod_counter_inst|curCount[0] ; Mod_Counter_internal:mod_counter_inst|curCount[3] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 1.000        ; -0.080     ; 1.121      ;
; -0.194 ; Mod_Counter_internal:mod_counter_inst|curCount[1] ; Mod_Counter_internal:mod_counter_inst|curCount[2] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 1.000        ; -0.080     ; 1.112      ;
; -0.183 ; Mod_Counter_internal:mod_counter_inst|curCount[2] ; Mod_Counter_internal:mod_counter_inst|curCount[3] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 1.000        ; -0.080     ; 1.101      ;
; 0.071  ; Mod_Counter_internal:mod_counter_inst|curCount[0] ; Mod_Counter_internal:mod_counter_inst|curCount[2] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 1.000        ; -0.080     ; 0.847      ;
; 0.072  ; Mod_Counter_internal:mod_counter_inst|curCount[0] ; Mod_Counter_internal:mod_counter_inst|curCount[1] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 1.000        ; -0.080     ; 0.846      ;
; 0.084  ; Mod_Counter_internal:mod_counter_inst|curCount[1] ; Mod_Counter_internal:mod_counter_inst|curCount[3] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 1.000        ; -0.080     ; 0.834      ;
; 0.153  ; Mod_Counter_internal:mod_counter_inst|curCount[0] ; Mod_Counter_internal:mod_counter_inst|curCount[0] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; Mod_Counter_internal:mod_counter_inst|curCount[3] ; Mod_Counter_internal:mod_counter_inst|curCount[3] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; Mod_Counter_internal:mod_counter_inst|curCount[2] ; Mod_Counter_internal:mod_counter_inst|curCount[2] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; Mod_Counter_internal:mod_counter_inst|curCount[1] ; Mod_Counter_internal:mod_counter_inst|curCount[1] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 1.000        ; -0.080     ; 0.765      ;
+--------+---------------------------------------------------+---------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SplitClock:splitClock_inst|clkReg[0]'                                                                                                                                                                   ;
+-------+---------------------------------------------------+---------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                           ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+---------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.403 ; Mod_Counter_internal:mod_counter_inst|curCount[3] ; Mod_Counter_internal:mod_counter_inst|curCount[3] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; Mod_Counter_internal:mod_counter_inst|curCount[2] ; Mod_Counter_internal:mod_counter_inst|curCount[2] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; Mod_Counter_internal:mod_counter_inst|curCount[1] ; Mod_Counter_internal:mod_counter_inst|curCount[1] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.408 ; Mod_Counter_internal:mod_counter_inst|curCount[0] ; Mod_Counter_internal:mod_counter_inst|curCount[0] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 0.000        ; 0.080      ; 0.674      ;
; 0.451 ; Mod_Counter_internal:mod_counter_inst|curCount[1] ; Mod_Counter_internal:mod_counter_inst|curCount[3] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 0.000        ; 0.080      ; 0.717      ;
; 0.459 ; Mod_Counter_internal:mod_counter_inst|curCount[0] ; Mod_Counter_internal:mod_counter_inst|curCount[2] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 0.000        ; 0.080      ; 0.725      ;
; 0.459 ; Mod_Counter_internal:mod_counter_inst|curCount[0] ; Mod_Counter_internal:mod_counter_inst|curCount[1] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 0.000        ; 0.080      ; 0.725      ;
; 0.662 ; Mod_Counter_internal:mod_counter_inst|curCount[2] ; Mod_Counter_internal:mod_counter_inst|curCount[3] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 0.000        ; 0.080      ; 0.928      ;
; 0.670 ; Mod_Counter_internal:mod_counter_inst|curCount[1] ; Mod_Counter_internal:mod_counter_inst|curCount[2] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 0.000        ; 0.080      ; 0.936      ;
; 0.676 ; Mod_Counter_internal:mod_counter_inst|curCount[0] ; Mod_Counter_internal:mod_counter_inst|curCount[3] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 0.000        ; 0.080      ; 0.942      ;
+-------+---------------------------------------------------+---------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                   ;
+-------+---------------------------------------+---------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; 0.680 ; SplitClock:splitClock_inst|clkReg[2]  ; SplitClock:splitClock_inst|clkReg[2]  ; clk                                  ; clk         ; 0.000        ; 0.043      ; 0.909      ;
; 0.681 ; SplitClock:splitClock_inst|clkReg[5]  ; SplitClock:splitClock_inst|clkReg[5]  ; clk                                  ; clk         ; 0.000        ; 0.043      ; 0.910      ;
; 0.684 ; SplitClock:splitClock_inst|clkReg[4]  ; SplitClock:splitClock_inst|clkReg[4]  ; clk                                  ; clk         ; 0.000        ; 0.043      ; 0.913      ;
; 0.692 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[3]  ; clk                                  ; clk         ; 0.000        ; 0.043      ; 0.921      ;
; 0.694 ; SplitClock:splitClock_inst|clkReg[16] ; SplitClock:splitClock_inst|clkReg[16] ; clk                                  ; clk         ; 0.000        ; 0.043      ; 0.923      ;
; 0.694 ; SplitClock:splitClock_inst|clkReg[11] ; SplitClock:splitClock_inst|clkReg[11] ; clk                                  ; clk         ; 0.000        ; 0.043      ; 0.923      ;
; 0.694 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[8]  ; clk                                  ; clk         ; 0.000        ; 0.043      ; 0.923      ;
; 0.694 ; SplitClock:splitClock_inst|clkReg[10] ; SplitClock:splitClock_inst|clkReg[10] ; clk                                  ; clk         ; 0.000        ; 0.043      ; 0.923      ;
; 0.695 ; SplitClock:splitClock_inst|clkReg[24] ; SplitClock:splitClock_inst|clkReg[24] ; clk                                  ; clk         ; 0.000        ; 0.043      ; 0.924      ;
; 0.695 ; SplitClock:splitClock_inst|clkReg[18] ; SplitClock:splitClock_inst|clkReg[18] ; clk                                  ; clk         ; 0.000        ; 0.043      ; 0.924      ;
; 0.695 ; SplitClock:splitClock_inst|clkReg[9]  ; SplitClock:splitClock_inst|clkReg[9]  ; clk                                  ; clk         ; 0.000        ; 0.043      ; 0.924      ;
; 0.698 ; SplitClock:splitClock_inst|clkReg[6]  ; SplitClock:splitClock_inst|clkReg[6]  ; clk                                  ; clk         ; 0.000        ; 0.043      ; 0.927      ;
; 0.838 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[19] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 2.251      ; 3.537      ;
; 0.924 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[20] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 2.251      ; 3.623      ;
; 0.927 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 2.297      ; 3.672      ;
; 0.940 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[22] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 2.221      ; 3.609      ;
; 0.953 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[21] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 2.189      ; 3.590      ;
; 0.953 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[23] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 2.221      ; 3.622      ;
; 0.957 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[15] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 2.251      ; 3.656      ;
; 0.957 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[7]  ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 2.251      ; 3.656      ;
; 0.958 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[13] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 2.251      ; 3.657      ;
; 0.958 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[12] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 2.251      ; 3.657      ;
; 0.958 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[25] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 2.251      ; 3.657      ;
; 0.978 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[17] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 2.189      ; 3.615      ;
; 0.978 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[14] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 2.189      ; 3.615      ;
; 0.982 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[2]  ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.218      ;
; 0.991 ; SplitClock:splitClock_inst|clkReg[5]  ; SplitClock:splitClock_inst|clkReg[6]  ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.227      ;
; 1.000 ; SplitClock:splitClock_inst|clkReg[2]  ; SplitClock:splitClock_inst|clkReg[3]  ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.236      ;
; 1.003 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[4]  ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.239      ;
; 1.004 ; SplitClock:splitClock_inst|clkReg[4]  ; SplitClock:splitClock_inst|clkReg[5]  ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.240      ;
; 1.005 ; SplitClock:splitClock_inst|clkReg[2]  ; SplitClock:splitClock_inst|clkReg[4]  ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.241      ;
; 1.005 ; SplitClock:splitClock_inst|clkReg[9]  ; SplitClock:splitClock_inst|clkReg[10] ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.241      ;
; 1.006 ; SplitClock:splitClock_inst|clkReg[17] ; SplitClock:splitClock_inst|clkReg[18] ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.242      ;
; 1.009 ; SplitClock:splitClock_inst|clkReg[4]  ; SplitClock:splitClock_inst|clkReg[6]  ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.245      ;
; 1.014 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[9]  ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.250      ;
; 1.014 ; SplitClock:splitClock_inst|clkReg[10] ; SplitClock:splitClock_inst|clkReg[11] ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.250      ;
; 1.019 ; SplitClock:splitClock_inst|clkReg[16] ; SplitClock:splitClock_inst|clkReg[18] ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.255      ;
; 1.019 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[10] ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.255      ;
; 1.023 ; SplitClock:splitClock_inst|clkReg[6]  ; SplitClock:splitClock_inst|clkReg[8]  ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.259      ;
; 1.026 ; SplitClock:splitClock_inst|clkReg[14] ; SplitClock:splitClock_inst|clkReg[16] ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.262      ;
; 1.053 ; SplitClock:splitClock_inst|clkReg[25] ; SplitClock:splitClock_inst|clkReg[17] ; clk                                  ; clk         ; 0.000        ; 0.016      ; 1.255      ;
; 1.053 ; SplitClock:splitClock_inst|clkReg[25] ; SplitClock:splitClock_inst|clkReg[14] ; clk                                  ; clk         ; 0.000        ; 0.016      ; 1.255      ;
; 1.053 ; SplitClock:splitClock_inst|clkReg[21] ; SplitClock:splitClock_inst|clkReg[21] ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.289      ;
; 1.073 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[2]  ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 2.297      ; 3.818      ;
; 1.103 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[3]  ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.339      ;
; 1.108 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[4]  ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.344      ;
; 1.117 ; SplitClock:splitClock_inst|clkReg[5]  ; SplitClock:splitClock_inst|clkReg[8]  ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.353      ;
; 1.124 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[5]  ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.360      ;
; 1.126 ; SplitClock:splitClock_inst|clkReg[2]  ; SplitClock:splitClock_inst|clkReg[5]  ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.362      ;
; 1.126 ; SplitClock:splitClock_inst|clkReg[9]  ; SplitClock:splitClock_inst|clkReg[11] ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.362      ;
; 1.129 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[6]  ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.365      ;
; 1.131 ; SplitClock:splitClock_inst|clkReg[2]  ; SplitClock:splitClock_inst|clkReg[6]  ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.367      ;
; 1.135 ; SplitClock:splitClock_inst|clkReg[4]  ; SplitClock:splitClock_inst|clkReg[8]  ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.371      ;
; 1.140 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[11] ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.376      ;
; 1.144 ; SplitClock:splitClock_inst|clkReg[6]  ; SplitClock:splitClock_inst|clkReg[9]  ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.380      ;
; 1.149 ; SplitClock:splitClock_inst|clkReg[6]  ; SplitClock:splitClock_inst|clkReg[10] ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.385      ;
; 1.152 ; SplitClock:splitClock_inst|clkReg[21] ; SplitClock:splitClock_inst|clkReg[24] ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.388      ;
; 1.152 ; SplitClock:splitClock_inst|clkReg[14] ; SplitClock:splitClock_inst|clkReg[18] ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.388      ;
; 1.157 ; SplitClock:splitClock_inst|clkReg[25] ; SplitClock:splitClock_inst|clkReg[25] ; clk                                  ; clk         ; 0.000        ; 0.051      ; 1.394      ;
; 1.189 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[1]  ; clk                                  ; clk         ; 0.000        ; 0.043      ; 1.418      ;
; 1.194 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 2.297      ; 3.939      ;
; 1.199 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[4]  ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 2.297      ; 3.944      ;
; 1.200 ; SplitClock:splitClock_inst|clkReg[15] ; SplitClock:splitClock_inst|clkReg[16] ; clk                                  ; clk         ; 0.000        ; 0.016      ; 1.402      ;
; 1.229 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[5]  ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.465      ;
; 1.234 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[6]  ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.470      ;
; 1.235 ; SplitClock:splitClock_inst|clkReg[23] ; SplitClock:splitClock_inst|clkReg[24] ; clk                                  ; clk         ; 0.000        ; 0.036      ; 1.457      ;
; 1.238 ; SplitClock:splitClock_inst|clkReg[5]  ; SplitClock:splitClock_inst|clkReg[9]  ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.474      ;
; 1.238 ; SplitClock:splitClock_inst|clkReg[25] ; SplitClock:splitClock_inst|clkReg[0]  ; clk                                  ; clk         ; 0.000        ; 0.124      ; 1.548      ;
; 1.243 ; SplitClock:splitClock_inst|clkReg[5]  ; SplitClock:splitClock_inst|clkReg[10] ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.479      ;
; 1.244 ; SplitClock:splitClock_inst|clkReg[17] ; SplitClock:splitClock_inst|clkReg[17] ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.480      ;
; 1.250 ; SplitClock:splitClock_inst|clkReg[14] ; SplitClock:splitClock_inst|clkReg[14] ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.486      ;
; 1.255 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[8]  ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.491      ;
; 1.256 ; SplitClock:splitClock_inst|clkReg[4]  ; SplitClock:splitClock_inst|clkReg[9]  ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.492      ;
; 1.257 ; SplitClock:splitClock_inst|clkReg[2]  ; SplitClock:splitClock_inst|clkReg[8]  ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.493      ;
; 1.261 ; SplitClock:splitClock_inst|clkReg[4]  ; SplitClock:splitClock_inst|clkReg[10] ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.497      ;
; 1.270 ; SplitClock:splitClock_inst|clkReg[6]  ; SplitClock:splitClock_inst|clkReg[11] ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.506      ;
; 1.272 ; SplitClock:splitClock_inst|clkReg[18] ; SplitClock:splitClock_inst|clkReg[24] ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.508      ;
; 1.320 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[5]  ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 2.297      ; 4.065      ;
; 1.325 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[6]  ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 2.297      ; 4.070      ;
; 1.326 ; SplitClock:splitClock_inst|clkReg[25] ; SplitClock:splitClock_inst|clkReg[12] ; clk                                  ; clk         ; 0.000        ; 0.051      ; 1.563      ;
; 1.326 ; SplitClock:splitClock_inst|clkReg[15] ; SplitClock:splitClock_inst|clkReg[18] ; clk                                  ; clk         ; 0.000        ; 0.016      ; 1.528      ;
; 1.328 ; SplitClock:splitClock_inst|clkReg[25] ; SplitClock:splitClock_inst|clkReg[19] ; clk                                  ; clk         ; 0.000        ; 0.051      ; 1.565      ;
; 1.330 ; SplitClock:splitClock_inst|clkReg[25] ; SplitClock:splitClock_inst|clkReg[13] ; clk                                  ; clk         ; 0.000        ; 0.051      ; 1.567      ;
; 1.332 ; SplitClock:splitClock_inst|clkReg[25] ; SplitClock:splitClock_inst|clkReg[7]  ; clk                                  ; clk         ; 0.000        ; 0.051      ; 1.569      ;
; 1.333 ; SplitClock:splitClock_inst|clkReg[25] ; SplitClock:splitClock_inst|clkReg[15] ; clk                                  ; clk         ; 0.000        ; 0.051      ; 1.570      ;
; 1.334 ; SplitClock:splitClock_inst|clkReg[11] ; SplitClock:splitClock_inst|clkReg[16] ; clk                                  ; clk         ; 0.000        ; -0.028     ; 1.492      ;
; 1.349 ; SplitClock:splitClock_inst|clkReg[10] ; SplitClock:splitClock_inst|clkReg[16] ; clk                                  ; clk         ; 0.000        ; -0.028     ; 1.507      ;
; 1.360 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[8]  ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.596      ;
; 1.364 ; SplitClock:splitClock_inst|clkReg[5]  ; SplitClock:splitClock_inst|clkReg[11] ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.600      ;
; 1.376 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[9]  ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.612      ;
; 1.378 ; SplitClock:splitClock_inst|clkReg[2]  ; SplitClock:splitClock_inst|clkReg[9]  ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.614      ;
; 1.379 ; SplitClock:splitClock_inst|clkReg[20] ; SplitClock:splitClock_inst|clkReg[24] ; clk                                  ; clk         ; 0.000        ; 0.016      ; 1.581      ;
; 1.381 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[10] ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.617      ;
; 1.382 ; SplitClock:splitClock_inst|clkReg[4]  ; SplitClock:splitClock_inst|clkReg[11] ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.618      ;
; 1.382 ; SplitClock:splitClock_inst|clkReg[15] ; SplitClock:splitClock_inst|clkReg[15] ; clk                                  ; clk         ; 0.000        ; 0.051      ; 1.619      ;
; 1.383 ; SplitClock:splitClock_inst|clkReg[2]  ; SplitClock:splitClock_inst|clkReg[10] ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.619      ;
; 1.384 ; SplitClock:splitClock_inst|clkReg[17] ; SplitClock:splitClock_inst|clkReg[24] ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.620      ;
; 1.395 ; SplitClock:splitClock_inst|clkReg[22] ; SplitClock:splitClock_inst|clkReg[24] ; clk                                  ; clk         ; 0.000        ; 0.036      ; 1.617      ;
; 1.397 ; SplitClock:splitClock_inst|clkReg[16] ; SplitClock:splitClock_inst|clkReg[24] ; clk                                  ; clk         ; 0.000        ; 0.050      ; 1.633      ;
; 1.426 ; SplitClock:splitClock_inst|clkReg[7]  ; SplitClock:splitClock_inst|clkReg[8]  ; clk                                  ; clk         ; 0.000        ; 0.124      ; 1.736      ;
+-------+---------------------------------------+---------------------------------------+--------------------------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                   ;
+------------+-----------------+--------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                           ; Note                                                          ;
+------------+-----------------+--------------------------------------+---------------------------------------------------------------+
; 254.13 MHz ; 250.0 MHz       ; clk                                  ; limit due to minimum period restriction (max I/O toggle rate) ;
; 922.51 MHz ; 437.64 MHz      ; SplitClock:splitClock_inst|clkReg[0] ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+--------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                            ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; clk                                  ; -2.935 ; -57.206       ;
; SplitClock:splitClock_inst|clkReg[0] ; -0.084 ; -0.160        ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                            ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; SplitClock:splitClock_inst|clkReg[0] ; 0.354 ; 0.000         ;
; clk                                  ; 0.621 ; 0.000         ;
+--------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary              ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; clk                                  ; -3.000 ; -36.410       ;
; SplitClock:splitClock_inst|clkReg[0] ; -1.285 ; -5.200        ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                    ;
+--------+---------------------------------------+---------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; -2.935 ; SplitClock:splitClock_inst|clkReg[10] ; SplitClock:splitClock_inst|clkReg[20] ; clk                                  ; clk         ; 1.000        ; -0.113     ; 3.841      ;
; -2.928 ; SplitClock:splitClock_inst|clkReg[9]  ; SplitClock:splitClock_inst|clkReg[20] ; clk                                  ; clk         ; 1.000        ; -0.113     ; 3.834      ;
; -2.923 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[20] ; clk                                  ; clk         ; 1.000        ; -0.113     ; 3.829      ;
; -2.908 ; SplitClock:splitClock_inst|clkReg[10] ; SplitClock:splitClock_inst|clkReg[21] ; clk                                  ; clk         ; 1.000        ; -0.168     ; 3.759      ;
; -2.903 ; SplitClock:splitClock_inst|clkReg[10] ; SplitClock:splitClock_inst|clkReg[17] ; clk                                  ; clk         ; 1.000        ; -0.168     ; 3.754      ;
; -2.903 ; SplitClock:splitClock_inst|clkReg[10] ; SplitClock:splitClock_inst|clkReg[14] ; clk                                  ; clk         ; 1.000        ; -0.168     ; 3.754      ;
; -2.901 ; SplitClock:splitClock_inst|clkReg[9]  ; SplitClock:splitClock_inst|clkReg[21] ; clk                                  ; clk         ; 1.000        ; -0.168     ; 3.752      ;
; -2.896 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[21] ; clk                                  ; clk         ; 1.000        ; -0.168     ; 3.747      ;
; -2.896 ; SplitClock:splitClock_inst|clkReg[9]  ; SplitClock:splitClock_inst|clkReg[17] ; clk                                  ; clk         ; 1.000        ; -0.168     ; 3.747      ;
; -2.896 ; SplitClock:splitClock_inst|clkReg[9]  ; SplitClock:splitClock_inst|clkReg[14] ; clk                                  ; clk         ; 1.000        ; -0.168     ; 3.747      ;
; -2.893 ; SplitClock:splitClock_inst|clkReg[10] ; SplitClock:splitClock_inst|clkReg[22] ; clk                                  ; clk         ; 1.000        ; -0.140     ; 3.772      ;
; -2.891 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[17] ; clk                                  ; clk         ; 1.000        ; -0.168     ; 3.742      ;
; -2.891 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[14] ; clk                                  ; clk         ; 1.000        ; -0.168     ; 3.742      ;
; -2.890 ; SplitClock:splitClock_inst|clkReg[10] ; SplitClock:splitClock_inst|clkReg[0]  ; clk                                  ; clk         ; 1.000        ; -0.046     ; 3.863      ;
; -2.886 ; SplitClock:splitClock_inst|clkReg[9]  ; SplitClock:splitClock_inst|clkReg[22] ; clk                                  ; clk         ; 1.000        ; -0.140     ; 3.765      ;
; -2.883 ; SplitClock:splitClock_inst|clkReg[9]  ; SplitClock:splitClock_inst|clkReg[0]  ; clk                                  ; clk         ; 1.000        ; -0.046     ; 3.856      ;
; -2.881 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[22] ; clk                                  ; clk         ; 1.000        ; -0.140     ; 3.760      ;
; -2.879 ; SplitClock:splitClock_inst|clkReg[10] ; SplitClock:splitClock_inst|clkReg[23] ; clk                                  ; clk         ; 1.000        ; -0.140     ; 3.758      ;
; -2.878 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[0]  ; clk                                  ; clk         ; 1.000        ; -0.046     ; 3.851      ;
; -2.878 ; SplitClock:splitClock_inst|clkReg[10] ; SplitClock:splitClock_inst|clkReg[25] ; clk                                  ; clk         ; 1.000        ; -0.113     ; 3.784      ;
; -2.878 ; SplitClock:splitClock_inst|clkReg[10] ; SplitClock:splitClock_inst|clkReg[13] ; clk                                  ; clk         ; 1.000        ; -0.113     ; 3.784      ;
; -2.878 ; SplitClock:splitClock_inst|clkReg[10] ; SplitClock:splitClock_inst|clkReg[12] ; clk                                  ; clk         ; 1.000        ; -0.113     ; 3.784      ;
; -2.877 ; SplitClock:splitClock_inst|clkReg[10] ; SplitClock:splitClock_inst|clkReg[15] ; clk                                  ; clk         ; 1.000        ; -0.113     ; 3.783      ;
; -2.877 ; SplitClock:splitClock_inst|clkReg[10] ; SplitClock:splitClock_inst|clkReg[7]  ; clk                                  ; clk         ; 1.000        ; -0.113     ; 3.783      ;
; -2.872 ; SplitClock:splitClock_inst|clkReg[9]  ; SplitClock:splitClock_inst|clkReg[23] ; clk                                  ; clk         ; 1.000        ; -0.140     ; 3.751      ;
; -2.871 ; SplitClock:splitClock_inst|clkReg[9]  ; SplitClock:splitClock_inst|clkReg[25] ; clk                                  ; clk         ; 1.000        ; -0.113     ; 3.777      ;
; -2.871 ; SplitClock:splitClock_inst|clkReg[9]  ; SplitClock:splitClock_inst|clkReg[13] ; clk                                  ; clk         ; 1.000        ; -0.113     ; 3.777      ;
; -2.871 ; SplitClock:splitClock_inst|clkReg[9]  ; SplitClock:splitClock_inst|clkReg[12] ; clk                                  ; clk         ; 1.000        ; -0.113     ; 3.777      ;
; -2.870 ; SplitClock:splitClock_inst|clkReg[9]  ; SplitClock:splitClock_inst|clkReg[15] ; clk                                  ; clk         ; 1.000        ; -0.113     ; 3.776      ;
; -2.870 ; SplitClock:splitClock_inst|clkReg[9]  ; SplitClock:splitClock_inst|clkReg[7]  ; clk                                  ; clk         ; 1.000        ; -0.113     ; 3.776      ;
; -2.867 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[23] ; clk                                  ; clk         ; 1.000        ; -0.140     ; 3.746      ;
; -2.866 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[25] ; clk                                  ; clk         ; 1.000        ; -0.113     ; 3.772      ;
; -2.866 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[13] ; clk                                  ; clk         ; 1.000        ; -0.113     ; 3.772      ;
; -2.866 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[12] ; clk                                  ; clk         ; 1.000        ; -0.113     ; 3.772      ;
; -2.865 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[15] ; clk                                  ; clk         ; 1.000        ; -0.113     ; 3.771      ;
; -2.865 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[7]  ; clk                                  ; clk         ; 1.000        ; -0.113     ; 3.771      ;
; -2.864 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[25] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.500        ; 2.006      ; 5.572      ;
; -2.823 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[20] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.500        ; 2.006      ; 5.531      ;
; -2.802 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[22] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.500        ; 1.979      ; 5.483      ;
; -2.793 ; SplitClock:splitClock_inst|clkReg[10] ; SplitClock:splitClock_inst|clkReg[19] ; clk                                  ; clk         ; 1.000        ; -0.113     ; 3.699      ;
; -2.786 ; SplitClock:splitClock_inst|clkReg[9]  ; SplitClock:splitClock_inst|clkReg[19] ; clk                                  ; clk         ; 1.000        ; -0.113     ; 3.692      ;
; -2.781 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[19] ; clk                                  ; clk         ; 1.000        ; -0.113     ; 3.687      ;
; -2.767 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[23] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.500        ; 1.979      ; 5.448      ;
; -2.744 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[20] ; clk                                  ; clk         ; 1.000        ; -0.113     ; 3.650      ;
; -2.717 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[21] ; clk                                  ; clk         ; 1.000        ; -0.168     ; 3.568      ;
; -2.712 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[17] ; clk                                  ; clk         ; 1.000        ; -0.168     ; 3.563      ;
; -2.712 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[14] ; clk                                  ; clk         ; 1.000        ; -0.168     ; 3.563      ;
; -2.707 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[20] ; clk                                  ; clk         ; 1.000        ; -0.113     ; 3.613      ;
; -2.702 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[22] ; clk                                  ; clk         ; 1.000        ; -0.140     ; 3.581      ;
; -2.699 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[0]  ; clk                                  ; clk         ; 1.000        ; -0.046     ; 3.672      ;
; -2.688 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[23] ; clk                                  ; clk         ; 1.000        ; -0.140     ; 3.567      ;
; -2.687 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[13] ; clk                                  ; clk         ; 1.000        ; -0.113     ; 3.593      ;
; -2.687 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[12] ; clk                                  ; clk         ; 1.000        ; -0.113     ; 3.593      ;
; -2.687 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[25] ; clk                                  ; clk         ; 1.000        ; -0.113     ; 3.593      ;
; -2.686 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[15] ; clk                                  ; clk         ; 1.000        ; -0.113     ; 3.592      ;
; -2.686 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[7]  ; clk                                  ; clk         ; 1.000        ; -0.113     ; 3.592      ;
; -2.684 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[25] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 1.000        ; 2.006      ; 5.892      ;
; -2.680 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[21] ; clk                                  ; clk         ; 1.000        ; -0.168     ; 3.531      ;
; -2.675 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[17] ; clk                                  ; clk         ; 1.000        ; -0.168     ; 3.526      ;
; -2.675 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[14] ; clk                                  ; clk         ; 1.000        ; -0.168     ; 3.526      ;
; -2.665 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[22] ; clk                                  ; clk         ; 1.000        ; -0.140     ; 3.544      ;
; -2.662 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[0]  ; clk                                  ; clk         ; 1.000        ; -0.046     ; 3.635      ;
; -2.651 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[23] ; clk                                  ; clk         ; 1.000        ; -0.140     ; 3.530      ;
; -2.650 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[13] ; clk                                  ; clk         ; 1.000        ; -0.113     ; 3.556      ;
; -2.650 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[12] ; clk                                  ; clk         ; 1.000        ; -0.113     ; 3.556      ;
; -2.650 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[25] ; clk                                  ; clk         ; 1.000        ; -0.113     ; 3.556      ;
; -2.649 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[15] ; clk                                  ; clk         ; 1.000        ; -0.113     ; 3.555      ;
; -2.649 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[7]  ; clk                                  ; clk         ; 1.000        ; -0.113     ; 3.555      ;
; -2.648 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[19] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.500        ; 2.006      ; 5.356      ;
; -2.645 ; SplitClock:splitClock_inst|clkReg[11] ; SplitClock:splitClock_inst|clkReg[20] ; clk                                  ; clk         ; 1.000        ; -0.113     ; 3.551      ;
; -2.639 ; SplitClock:splitClock_inst|clkReg[6]  ; SplitClock:splitClock_inst|clkReg[20] ; clk                                  ; clk         ; 1.000        ; -0.113     ; 3.545      ;
; -2.618 ; SplitClock:splitClock_inst|clkReg[11] ; SplitClock:splitClock_inst|clkReg[21] ; clk                                  ; clk         ; 1.000        ; -0.168     ; 3.469      ;
; -2.615 ; SplitClock:splitClock_inst|clkReg[2]  ; SplitClock:splitClock_inst|clkReg[20] ; clk                                  ; clk         ; 1.000        ; -0.113     ; 3.521      ;
; -2.613 ; SplitClock:splitClock_inst|clkReg[11] ; SplitClock:splitClock_inst|clkReg[17] ; clk                                  ; clk         ; 1.000        ; -0.168     ; 3.464      ;
; -2.613 ; SplitClock:splitClock_inst|clkReg[11] ; SplitClock:splitClock_inst|clkReg[14] ; clk                                  ; clk         ; 1.000        ; -0.168     ; 3.464      ;
; -2.612 ; SplitClock:splitClock_inst|clkReg[6]  ; SplitClock:splitClock_inst|clkReg[21] ; clk                                  ; clk         ; 1.000        ; -0.168     ; 3.463      ;
; -2.607 ; SplitClock:splitClock_inst|clkReg[6]  ; SplitClock:splitClock_inst|clkReg[17] ; clk                                  ; clk         ; 1.000        ; -0.168     ; 3.458      ;
; -2.607 ; SplitClock:splitClock_inst|clkReg[6]  ; SplitClock:splitClock_inst|clkReg[14] ; clk                                  ; clk         ; 1.000        ; -0.168     ; 3.458      ;
; -2.603 ; SplitClock:splitClock_inst|clkReg[11] ; SplitClock:splitClock_inst|clkReg[22] ; clk                                  ; clk         ; 1.000        ; -0.140     ; 3.482      ;
; -2.602 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[19] ; clk                                  ; clk         ; 1.000        ; -0.113     ; 3.508      ;
; -2.600 ; SplitClock:splitClock_inst|clkReg[11] ; SplitClock:splitClock_inst|clkReg[0]  ; clk                                  ; clk         ; 1.000        ; -0.046     ; 3.573      ;
; -2.597 ; SplitClock:splitClock_inst|clkReg[6]  ; SplitClock:splitClock_inst|clkReg[22] ; clk                                  ; clk         ; 1.000        ; -0.140     ; 3.476      ;
; -2.594 ; SplitClock:splitClock_inst|clkReg[6]  ; SplitClock:splitClock_inst|clkReg[0]  ; clk                                  ; clk         ; 1.000        ; -0.046     ; 3.567      ;
; -2.589 ; SplitClock:splitClock_inst|clkReg[11] ; SplitClock:splitClock_inst|clkReg[23] ; clk                                  ; clk         ; 1.000        ; -0.140     ; 3.468      ;
; -2.588 ; SplitClock:splitClock_inst|clkReg[2]  ; SplitClock:splitClock_inst|clkReg[21] ; clk                                  ; clk         ; 1.000        ; -0.168     ; 3.439      ;
; -2.588 ; SplitClock:splitClock_inst|clkReg[11] ; SplitClock:splitClock_inst|clkReg[25] ; clk                                  ; clk         ; 1.000        ; -0.113     ; 3.494      ;
; -2.588 ; SplitClock:splitClock_inst|clkReg[11] ; SplitClock:splitClock_inst|clkReg[13] ; clk                                  ; clk         ; 1.000        ; -0.113     ; 3.494      ;
; -2.588 ; SplitClock:splitClock_inst|clkReg[11] ; SplitClock:splitClock_inst|clkReg[12] ; clk                                  ; clk         ; 1.000        ; -0.113     ; 3.494      ;
; -2.588 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[17] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.500        ; 1.951      ; 5.241      ;
; -2.587 ; SplitClock:splitClock_inst|clkReg[11] ; SplitClock:splitClock_inst|clkReg[15] ; clk                                  ; clk         ; 1.000        ; -0.113     ; 3.493      ;
; -2.587 ; SplitClock:splitClock_inst|clkReg[11] ; SplitClock:splitClock_inst|clkReg[7]  ; clk                                  ; clk         ; 1.000        ; -0.113     ; 3.493      ;
; -2.587 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[23] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 1.000        ; 1.979      ; 5.768      ;
; -2.583 ; SplitClock:splitClock_inst|clkReg[2]  ; SplitClock:splitClock_inst|clkReg[17] ; clk                                  ; clk         ; 1.000        ; -0.168     ; 3.434      ;
; -2.583 ; SplitClock:splitClock_inst|clkReg[2]  ; SplitClock:splitClock_inst|clkReg[14] ; clk                                  ; clk         ; 1.000        ; -0.168     ; 3.434      ;
; -2.583 ; SplitClock:splitClock_inst|clkReg[6]  ; SplitClock:splitClock_inst|clkReg[23] ; clk                                  ; clk         ; 1.000        ; -0.140     ; 3.462      ;
; -2.582 ; SplitClock:splitClock_inst|clkReg[6]  ; SplitClock:splitClock_inst|clkReg[13] ; clk                                  ; clk         ; 1.000        ; -0.113     ; 3.488      ;
; -2.582 ; SplitClock:splitClock_inst|clkReg[6]  ; SplitClock:splitClock_inst|clkReg[12] ; clk                                  ; clk         ; 1.000        ; -0.113     ; 3.488      ;
; -2.582 ; SplitClock:splitClock_inst|clkReg[6]  ; SplitClock:splitClock_inst|clkReg[25] ; clk                                  ; clk         ; 1.000        ; -0.113     ; 3.488      ;
; -2.581 ; SplitClock:splitClock_inst|clkReg[6]  ; SplitClock:splitClock_inst|clkReg[15] ; clk                                  ; clk         ; 1.000        ; -0.113     ; 3.487      ;
; -2.581 ; SplitClock:splitClock_inst|clkReg[6]  ; SplitClock:splitClock_inst|clkReg[7]  ; clk                                  ; clk         ; 1.000        ; -0.113     ; 3.487      ;
+--------+---------------------------------------+---------------------------------------+--------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SplitClock:splitClock_inst|clkReg[0]'                                                                                                                                                                    ;
+--------+---------------------------------------------------+---------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                           ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; -0.084 ; Mod_Counter_internal:mod_counter_inst|curCount[0] ; Mod_Counter_internal:mod_counter_inst|curCount[3] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 1.000        ; -0.072     ; 1.011      ;
; -0.076 ; Mod_Counter_internal:mod_counter_inst|curCount[1] ; Mod_Counter_internal:mod_counter_inst|curCount[2] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 1.000        ; -0.072     ; 1.003      ;
; -0.066 ; Mod_Counter_internal:mod_counter_inst|curCount[2] ; Mod_Counter_internal:mod_counter_inst|curCount[3] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 1.000        ; -0.072     ; 0.993      ;
; 0.158  ; Mod_Counter_internal:mod_counter_inst|curCount[0] ; Mod_Counter_internal:mod_counter_inst|curCount[1] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 1.000        ; -0.072     ; 0.769      ;
; 0.158  ; Mod_Counter_internal:mod_counter_inst|curCount[0] ; Mod_Counter_internal:mod_counter_inst|curCount[2] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 1.000        ; -0.072     ; 0.769      ;
; 0.171  ; Mod_Counter_internal:mod_counter_inst|curCount[1] ; Mod_Counter_internal:mod_counter_inst|curCount[3] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 1.000        ; -0.072     ; 0.756      ;
; 0.244  ; Mod_Counter_internal:mod_counter_inst|curCount[0] ; Mod_Counter_internal:mod_counter_inst|curCount[0] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; Mod_Counter_internal:mod_counter_inst|curCount[3] ; Mod_Counter_internal:mod_counter_inst|curCount[3] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; Mod_Counter_internal:mod_counter_inst|curCount[2] ; Mod_Counter_internal:mod_counter_inst|curCount[2] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; Mod_Counter_internal:mod_counter_inst|curCount[1] ; Mod_Counter_internal:mod_counter_inst|curCount[1] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 1.000        ; -0.072     ; 0.683      ;
+--------+---------------------------------------------------+---------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SplitClock:splitClock_inst|clkReg[0]'                                                                                                                                                                    ;
+-------+---------------------------------------------------+---------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                           ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+---------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.354 ; Mod_Counter_internal:mod_counter_inst|curCount[3] ; Mod_Counter_internal:mod_counter_inst|curCount[3] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Mod_Counter_internal:mod_counter_inst|curCount[2] ; Mod_Counter_internal:mod_counter_inst|curCount[2] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Mod_Counter_internal:mod_counter_inst|curCount[1] ; Mod_Counter_internal:mod_counter_inst|curCount[1] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 0.000        ; 0.072      ; 0.597      ;
; 0.365 ; Mod_Counter_internal:mod_counter_inst|curCount[0] ; Mod_Counter_internal:mod_counter_inst|curCount[0] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 0.000        ; 0.072      ; 0.608      ;
; 0.407 ; Mod_Counter_internal:mod_counter_inst|curCount[1] ; Mod_Counter_internal:mod_counter_inst|curCount[3] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 0.000        ; 0.072      ; 0.650      ;
; 0.415 ; Mod_Counter_internal:mod_counter_inst|curCount[0] ; Mod_Counter_internal:mod_counter_inst|curCount[1] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 0.000        ; 0.072      ; 0.658      ;
; 0.416 ; Mod_Counter_internal:mod_counter_inst|curCount[0] ; Mod_Counter_internal:mod_counter_inst|curCount[2] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 0.000        ; 0.072      ; 0.659      ;
; 0.605 ; Mod_Counter_internal:mod_counter_inst|curCount[2] ; Mod_Counter_internal:mod_counter_inst|curCount[3] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 0.000        ; 0.072      ; 0.848      ;
; 0.612 ; Mod_Counter_internal:mod_counter_inst|curCount[1] ; Mod_Counter_internal:mod_counter_inst|curCount[2] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 0.000        ; 0.072      ; 0.855      ;
; 0.616 ; Mod_Counter_internal:mod_counter_inst|curCount[0] ; Mod_Counter_internal:mod_counter_inst|curCount[3] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 0.000        ; 0.072      ; 0.859      ;
+-------+---------------------------------------------------+---------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                    ;
+-------+---------------------------------------+---------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; 0.621 ; SplitClock:splitClock_inst|clkReg[2]  ; SplitClock:splitClock_inst|clkReg[2]  ; clk                                  ; clk         ; 0.000        ; 0.039      ; 0.831      ;
; 0.622 ; SplitClock:splitClock_inst|clkReg[5]  ; SplitClock:splitClock_inst|clkReg[5]  ; clk                                  ; clk         ; 0.000        ; 0.039      ; 0.832      ;
; 0.624 ; SplitClock:splitClock_inst|clkReg[4]  ; SplitClock:splitClock_inst|clkReg[4]  ; clk                                  ; clk         ; 0.000        ; 0.039      ; 0.834      ;
; 0.632 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[3]  ; clk                                  ; clk         ; 0.000        ; 0.039      ; 0.842      ;
; 0.632 ; SplitClock:splitClock_inst|clkReg[10] ; SplitClock:splitClock_inst|clkReg[10] ; clk                                  ; clk         ; 0.000        ; 0.039      ; 0.842      ;
; 0.633 ; SplitClock:splitClock_inst|clkReg[24] ; SplitClock:splitClock_inst|clkReg[24] ; clk                                  ; clk         ; 0.000        ; 0.039      ; 0.843      ;
; 0.633 ; SplitClock:splitClock_inst|clkReg[16] ; SplitClock:splitClock_inst|clkReg[16] ; clk                                  ; clk         ; 0.000        ; 0.039      ; 0.843      ;
; 0.633 ; SplitClock:splitClock_inst|clkReg[18] ; SplitClock:splitClock_inst|clkReg[18] ; clk                                  ; clk         ; 0.000        ; 0.039      ; 0.843      ;
; 0.633 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[8]  ; clk                                  ; clk         ; 0.000        ; 0.039      ; 0.843      ;
; 0.634 ; SplitClock:splitClock_inst|clkReg[11] ; SplitClock:splitClock_inst|clkReg[11] ; clk                                  ; clk         ; 0.000        ; 0.039      ; 0.844      ;
; 0.635 ; SplitClock:splitClock_inst|clkReg[9]  ; SplitClock:splitClock_inst|clkReg[9]  ; clk                                  ; clk         ; 0.000        ; 0.039      ; 0.845      ;
; 0.637 ; SplitClock:splitClock_inst|clkReg[6]  ; SplitClock:splitClock_inst|clkReg[6]  ; clk                                  ; clk         ; 0.000        ; 0.039      ; 0.847      ;
; 0.676 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[19] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 2.078      ; 3.168      ;
; 0.750 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[20] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 2.078      ; 3.242      ;
; 0.756 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 2.121      ; 3.291      ;
; 0.762 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[22] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 2.050      ; 3.226      ;
; 0.777 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[21] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 2.021      ; 3.212      ;
; 0.781 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[23] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 2.050      ; 3.245      ;
; 0.785 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[15] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 2.078      ; 3.277      ;
; 0.785 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[7]  ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 2.078      ; 3.277      ;
; 0.786 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[13] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 2.078      ; 3.278      ;
; 0.786 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[12] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 2.078      ; 3.278      ;
; 0.786 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[25] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 2.078      ; 3.278      ;
; 0.803 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[17] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 2.021      ; 3.238      ;
; 0.803 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[14] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 2.021      ; 3.238      ;
; 0.894 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[2]  ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.111      ;
; 0.902 ; SplitClock:splitClock_inst|clkReg[2]  ; SplitClock:splitClock_inst|clkReg[3]  ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.119      ;
; 0.902 ; SplitClock:splitClock_inst|clkReg[5]  ; SplitClock:splitClock_inst|clkReg[6]  ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.119      ;
; 0.905 ; SplitClock:splitClock_inst|clkReg[4]  ; SplitClock:splitClock_inst|clkReg[5]  ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.122      ;
; 0.911 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[4]  ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.128      ;
; 0.913 ; SplitClock:splitClock_inst|clkReg[2]  ; SplitClock:splitClock_inst|clkReg[4]  ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.130      ;
; 0.913 ; SplitClock:splitClock_inst|clkReg[10] ; SplitClock:splitClock_inst|clkReg[11] ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.130      ;
; 0.913 ; SplitClock:splitClock_inst|clkReg[17] ; SplitClock:splitClock_inst|clkReg[18] ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.130      ;
; 0.914 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[9]  ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.131      ;
; 0.915 ; SplitClock:splitClock_inst|clkReg[9]  ; SplitClock:splitClock_inst|clkReg[10] ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.132      ;
; 0.916 ; SplitClock:splitClock_inst|clkReg[4]  ; SplitClock:splitClock_inst|clkReg[6]  ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.133      ;
; 0.925 ; SplitClock:splitClock_inst|clkReg[16] ; SplitClock:splitClock_inst|clkReg[18] ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.142      ;
; 0.925 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[10] ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.142      ;
; 0.929 ; SplitClock:splitClock_inst|clkReg[6]  ; SplitClock:splitClock_inst|clkReg[8]  ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.146      ;
; 0.932 ; SplitClock:splitClock_inst|clkReg[14] ; SplitClock:splitClock_inst|clkReg[16] ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.149      ;
; 0.964 ; SplitClock:splitClock_inst|clkReg[21] ; SplitClock:splitClock_inst|clkReg[21] ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.181      ;
; 0.972 ; SplitClock:splitClock_inst|clkReg[25] ; SplitClock:splitClock_inst|clkReg[17] ; clk                                  ; clk         ; 0.000        ; 0.013      ; 1.156      ;
; 0.972 ; SplitClock:splitClock_inst|clkReg[25] ; SplitClock:splitClock_inst|clkReg[14] ; clk                                  ; clk         ; 0.000        ; 0.013      ; 1.156      ;
; 0.993 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[3]  ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.210      ;
; 1.004 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[4]  ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.221      ;
; 1.010 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[5]  ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.227      ;
; 1.011 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[2]  ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 2.121      ; 3.546      ;
; 1.012 ; SplitClock:splitClock_inst|clkReg[2]  ; SplitClock:splitClock_inst|clkReg[5]  ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.229      ;
; 1.012 ; SplitClock:splitClock_inst|clkReg[5]  ; SplitClock:splitClock_inst|clkReg[8]  ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.229      ;
; 1.014 ; SplitClock:splitClock_inst|clkReg[9]  ; SplitClock:splitClock_inst|clkReg[11] ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.231      ;
; 1.021 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[6]  ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.238      ;
; 1.023 ; SplitClock:splitClock_inst|clkReg[2]  ; SplitClock:splitClock_inst|clkReg[6]  ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.240      ;
; 1.024 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[11] ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.241      ;
; 1.026 ; SplitClock:splitClock_inst|clkReg[4]  ; SplitClock:splitClock_inst|clkReg[8]  ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.243      ;
; 1.028 ; SplitClock:splitClock_inst|clkReg[6]  ; SplitClock:splitClock_inst|clkReg[9]  ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.245      ;
; 1.039 ; SplitClock:splitClock_inst|clkReg[6]  ; SplitClock:splitClock_inst|clkReg[10] ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.256      ;
; 1.040 ; SplitClock:splitClock_inst|clkReg[21] ; SplitClock:splitClock_inst|clkReg[24] ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.257      ;
; 1.042 ; SplitClock:splitClock_inst|clkReg[14] ; SplitClock:splitClock_inst|clkReg[18] ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.259      ;
; 1.049 ; SplitClock:splitClock_inst|clkReg[25] ; SplitClock:splitClock_inst|clkReg[25] ; clk                                  ; clk         ; 0.000        ; 0.045      ; 1.265      ;
; 1.086 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[1]  ; clk                                  ; clk         ; 0.000        ; 0.039      ; 1.296      ;
; 1.103 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[5]  ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.320      ;
; 1.105 ; SplitClock:splitClock_inst|clkReg[15] ; SplitClock:splitClock_inst|clkReg[16] ; clk                                  ; clk         ; 0.000        ; 0.013      ; 1.289      ;
; 1.110 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 2.121      ; 3.645      ;
; 1.111 ; SplitClock:splitClock_inst|clkReg[5]  ; SplitClock:splitClock_inst|clkReg[9]  ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.328      ;
; 1.114 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[6]  ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.331      ;
; 1.121 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[4]  ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 2.121      ; 3.656      ;
; 1.122 ; SplitClock:splitClock_inst|clkReg[5]  ; SplitClock:splitClock_inst|clkReg[10] ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.339      ;
; 1.125 ; SplitClock:splitClock_inst|clkReg[4]  ; SplitClock:splitClock_inst|clkReg[9]  ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.342      ;
; 1.131 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[8]  ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.348      ;
; 1.133 ; SplitClock:splitClock_inst|clkReg[2]  ; SplitClock:splitClock_inst|clkReg[8]  ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.350      ;
; 1.136 ; SplitClock:splitClock_inst|clkReg[4]  ; SplitClock:splitClock_inst|clkReg[10] ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.353      ;
; 1.136 ; SplitClock:splitClock_inst|clkReg[17] ; SplitClock:splitClock_inst|clkReg[17] ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.353      ;
; 1.138 ; SplitClock:splitClock_inst|clkReg[6]  ; SplitClock:splitClock_inst|clkReg[11] ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.355      ;
; 1.139 ; SplitClock:splitClock_inst|clkReg[23] ; SplitClock:splitClock_inst|clkReg[24] ; clk                                  ; clk         ; 0.000        ; 0.032      ; 1.342      ;
; 1.143 ; SplitClock:splitClock_inst|clkReg[14] ; SplitClock:splitClock_inst|clkReg[14] ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.360      ;
; 1.145 ; SplitClock:splitClock_inst|clkReg[18] ; SplitClock:splitClock_inst|clkReg[24] ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.362      ;
; 1.147 ; SplitClock:splitClock_inst|clkReg[25] ; SplitClock:splitClock_inst|clkReg[0]  ; clk                                  ; clk         ; 0.000        ; 0.113      ; 1.431      ;
; 1.208 ; SplitClock:splitClock_inst|clkReg[11] ; SplitClock:splitClock_inst|clkReg[16] ; clk                                  ; clk         ; 0.000        ; -0.028     ; 1.351      ;
; 1.215 ; SplitClock:splitClock_inst|clkReg[15] ; SplitClock:splitClock_inst|clkReg[18] ; clk                                  ; clk         ; 0.000        ; 0.013      ; 1.399      ;
; 1.218 ; SplitClock:splitClock_inst|clkReg[10] ; SplitClock:splitClock_inst|clkReg[16] ; clk                                  ; clk         ; 0.000        ; -0.028     ; 1.361      ;
; 1.219 ; SplitClock:splitClock_inst|clkReg[25] ; SplitClock:splitClock_inst|clkReg[12] ; clk                                  ; clk         ; 0.000        ; 0.045      ; 1.435      ;
; 1.220 ; SplitClock:splitClock_inst|clkReg[25] ; SplitClock:splitClock_inst|clkReg[19] ; clk                                  ; clk         ; 0.000        ; 0.045      ; 1.436      ;
; 1.220 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[5]  ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 2.121      ; 3.755      ;
; 1.221 ; SplitClock:splitClock_inst|clkReg[5]  ; SplitClock:splitClock_inst|clkReg[11] ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.438      ;
; 1.222 ; SplitClock:splitClock_inst|clkReg[25] ; SplitClock:splitClock_inst|clkReg[13] ; clk                                  ; clk         ; 0.000        ; 0.045      ; 1.438      ;
; 1.224 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[8]  ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.441      ;
; 1.224 ; SplitClock:splitClock_inst|clkReg[25] ; SplitClock:splitClock_inst|clkReg[7]  ; clk                                  ; clk         ; 0.000        ; 0.045      ; 1.440      ;
; 1.225 ; SplitClock:splitClock_inst|clkReg[25] ; SplitClock:splitClock_inst|clkReg[15] ; clk                                  ; clk         ; 0.000        ; 0.045      ; 1.441      ;
; 1.230 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[9]  ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.447      ;
; 1.231 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[6]  ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 2.121      ; 3.766      ;
; 1.232 ; SplitClock:splitClock_inst|clkReg[2]  ; SplitClock:splitClock_inst|clkReg[9]  ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.449      ;
; 1.235 ; SplitClock:splitClock_inst|clkReg[4]  ; SplitClock:splitClock_inst|clkReg[11] ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.452      ;
; 1.241 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[10] ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.458      ;
; 1.243 ; SplitClock:splitClock_inst|clkReg[2]  ; SplitClock:splitClock_inst|clkReg[10] ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.460      ;
; 1.243 ; SplitClock:splitClock_inst|clkReg[17] ; SplitClock:splitClock_inst|clkReg[24] ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.460      ;
; 1.255 ; SplitClock:splitClock_inst|clkReg[16] ; SplitClock:splitClock_inst|clkReg[24] ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.472      ;
; 1.256 ; SplitClock:splitClock_inst|clkReg[15] ; SplitClock:splitClock_inst|clkReg[15] ; clk                                  ; clk         ; 0.000        ; 0.045      ; 1.472      ;
; 1.264 ; SplitClock:splitClock_inst|clkReg[20] ; SplitClock:splitClock_inst|clkReg[24] ; clk                                  ; clk         ; 0.000        ; 0.013      ; 1.448      ;
; 1.281 ; SplitClock:splitClock_inst|clkReg[23] ; SplitClock:splitClock_inst|clkReg[23] ; clk                                  ; clk         ; 0.000        ; 0.046      ; 1.498      ;
; 1.282 ; SplitClock:splitClock_inst|clkReg[24] ; SplitClock:splitClock_inst|clkReg[25] ; clk                                  ; clk         ; 0.000        ; 0.125      ; 1.578      ;
+-------+---------------------------------------+---------------------------------------+--------------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                            ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; clk                                  ; -1.586 ; -28.377       ;
; SplitClock:splitClock_inst|clkReg[0] ; 0.409  ; 0.000         ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                            ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; SplitClock:splitClock_inst|clkReg[0] ; 0.181 ; 0.000         ;
; clk                                  ; 0.312 ; 0.000         ;
+--------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary              ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; clk                                  ; -3.000 ; -29.336       ;
; SplitClock:splitClock_inst|clkReg[0] ; -1.000 ; -4.000        ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                    ;
+--------+---------------------------------------+---------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; -1.586 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[25] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.500        ; 1.112      ; 3.280      ;
; -1.535 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[23] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.500        ; 1.092      ; 3.209      ;
; -1.524 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[20] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.500        ; 1.112      ; 3.218      ;
; -1.517 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[22] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.500        ; 1.092      ; 3.191      ;
; -1.461 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[19] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.500        ; 1.112      ; 3.155      ;
; -1.429 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[17] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.500        ; 1.074      ; 3.085      ;
; -1.395 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[21] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.500        ; 1.074      ; 3.051      ;
; -1.358 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[14] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.500        ; 1.074      ; 3.014      ;
; -1.356 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[24] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.500        ; 1.074      ; 3.012      ;
; -1.338 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[12] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.500        ; 1.112      ; 3.032      ;
; -1.256 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[13] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.500        ; 1.112      ; 2.950      ;
; -1.248 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[15] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.500        ; 1.112      ; 2.942      ;
; -1.222 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[7]  ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.500        ; 1.112      ; 2.916      ;
; -1.152 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[18] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.500        ; 1.074      ; 2.808      ;
; -1.151 ; SplitClock:splitClock_inst|clkReg[10] ; SplitClock:splitClock_inst|clkReg[17] ; clk                                  ; clk         ; 1.000        ; -0.109     ; 2.049      ;
; -1.150 ; SplitClock:splitClock_inst|clkReg[10] ; SplitClock:splitClock_inst|clkReg[14] ; clk                                  ; clk         ; 1.000        ; -0.109     ; 2.048      ;
; -1.149 ; SplitClock:splitClock_inst|clkReg[9]  ; SplitClock:splitClock_inst|clkReg[17] ; clk                                  ; clk         ; 1.000        ; -0.109     ; 2.047      ;
; -1.148 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[17] ; clk                                  ; clk         ; 1.000        ; -0.109     ; 2.046      ;
; -1.148 ; SplitClock:splitClock_inst|clkReg[9]  ; SplitClock:splitClock_inst|clkReg[14] ; clk                                  ; clk         ; 1.000        ; -0.109     ; 2.046      ;
; -1.147 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[14] ; clk                                  ; clk         ; 1.000        ; -0.109     ; 2.045      ;
; -1.138 ; SplitClock:splitClock_inst|clkReg[10] ; SplitClock:splitClock_inst|clkReg[25] ; clk                                  ; clk         ; 1.000        ; -0.071     ; 2.074      ;
; -1.138 ; SplitClock:splitClock_inst|clkReg[10] ; SplitClock:splitClock_inst|clkReg[12] ; clk                                  ; clk         ; 1.000        ; -0.071     ; 2.074      ;
; -1.137 ; SplitClock:splitClock_inst|clkReg[10] ; SplitClock:splitClock_inst|clkReg[23] ; clk                                  ; clk         ; 1.000        ; -0.091     ; 2.053      ;
; -1.137 ; SplitClock:splitClock_inst|clkReg[10] ; SplitClock:splitClock_inst|clkReg[15] ; clk                                  ; clk         ; 1.000        ; -0.071     ; 2.073      ;
; -1.137 ; SplitClock:splitClock_inst|clkReg[10] ; SplitClock:splitClock_inst|clkReg[13] ; clk                                  ; clk         ; 1.000        ; -0.071     ; 2.073      ;
; -1.137 ; SplitClock:splitClock_inst|clkReg[10] ; SplitClock:splitClock_inst|clkReg[7]  ; clk                                  ; clk         ; 1.000        ; -0.071     ; 2.073      ;
; -1.136 ; SplitClock:splitClock_inst|clkReg[9]  ; SplitClock:splitClock_inst|clkReg[25] ; clk                                  ; clk         ; 1.000        ; -0.071     ; 2.072      ;
; -1.136 ; SplitClock:splitClock_inst|clkReg[9]  ; SplitClock:splitClock_inst|clkReg[12] ; clk                                  ; clk         ; 1.000        ; -0.071     ; 2.072      ;
; -1.135 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[25] ; clk                                  ; clk         ; 1.000        ; -0.071     ; 2.071      ;
; -1.135 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[12] ; clk                                  ; clk         ; 1.000        ; -0.071     ; 2.071      ;
; -1.135 ; SplitClock:splitClock_inst|clkReg[9]  ; SplitClock:splitClock_inst|clkReg[23] ; clk                                  ; clk         ; 1.000        ; -0.091     ; 2.051      ;
; -1.135 ; SplitClock:splitClock_inst|clkReg[9]  ; SplitClock:splitClock_inst|clkReg[15] ; clk                                  ; clk         ; 1.000        ; -0.071     ; 2.071      ;
; -1.135 ; SplitClock:splitClock_inst|clkReg[9]  ; SplitClock:splitClock_inst|clkReg[13] ; clk                                  ; clk         ; 1.000        ; -0.071     ; 2.071      ;
; -1.135 ; SplitClock:splitClock_inst|clkReg[9]  ; SplitClock:splitClock_inst|clkReg[7]  ; clk                                  ; clk         ; 1.000        ; -0.071     ; 2.071      ;
; -1.134 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[23] ; clk                                  ; clk         ; 1.000        ; -0.091     ; 2.050      ;
; -1.134 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[15] ; clk                                  ; clk         ; 1.000        ; -0.071     ; 2.070      ;
; -1.134 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[13] ; clk                                  ; clk         ; 1.000        ; -0.071     ; 2.070      ;
; -1.134 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[7]  ; clk                                  ; clk         ; 1.000        ; -0.071     ; 2.070      ;
; -1.099 ; SplitClock:splitClock_inst|clkReg[10] ; SplitClock:splitClock_inst|clkReg[21] ; clk                                  ; clk         ; 1.000        ; -0.109     ; 1.997      ;
; -1.097 ; SplitClock:splitClock_inst|clkReg[9]  ; SplitClock:splitClock_inst|clkReg[21] ; clk                                  ; clk         ; 1.000        ; -0.109     ; 1.995      ;
; -1.096 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[21] ; clk                                  ; clk         ; 1.000        ; -0.109     ; 1.994      ;
; -1.094 ; SplitClock:splitClock_inst|clkReg[10] ; SplitClock:splitClock_inst|clkReg[0]  ; clk                                  ; clk         ; 1.000        ; -0.027     ; 2.074      ;
; -1.092 ; SplitClock:splitClock_inst|clkReg[9]  ; SplitClock:splitClock_inst|clkReg[0]  ; clk                                  ; clk         ; 1.000        ; -0.027     ; 2.072      ;
; -1.091 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[0]  ; clk                                  ; clk         ; 1.000        ; -0.027     ; 2.071      ;
; -1.091 ; SplitClock:splitClock_inst|clkReg[10] ; SplitClock:splitClock_inst|clkReg[20] ; clk                                  ; clk         ; 1.000        ; -0.071     ; 2.027      ;
; -1.089 ; SplitClock:splitClock_inst|clkReg[9]  ; SplitClock:splitClock_inst|clkReg[20] ; clk                                  ; clk         ; 1.000        ; -0.071     ; 2.025      ;
; -1.088 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[20] ; clk                                  ; clk         ; 1.000        ; -0.071     ; 2.024      ;
; -1.084 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[16] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.500        ; 1.074      ; 2.740      ;
; -1.078 ; SplitClock:splitClock_inst|clkReg[10] ; SplitClock:splitClock_inst|clkReg[22] ; clk                                  ; clk         ; 1.000        ; -0.091     ; 1.994      ;
; -1.076 ; SplitClock:splitClock_inst|clkReg[9]  ; SplitClock:splitClock_inst|clkReg[22] ; clk                                  ; clk         ; 1.000        ; -0.091     ; 1.992      ;
; -1.075 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[22] ; clk                                  ; clk         ; 1.000        ; -0.091     ; 1.991      ;
; -1.067 ; SplitClock:splitClock_inst|clkReg[10] ; SplitClock:splitClock_inst|clkReg[19] ; clk                                  ; clk         ; 1.000        ; -0.071     ; 2.003      ;
; -1.065 ; SplitClock:splitClock_inst|clkReg[9]  ; SplitClock:splitClock_inst|clkReg[19] ; clk                                  ; clk         ; 1.000        ; -0.071     ; 2.001      ;
; -1.064 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[19] ; clk                                  ; clk         ; 1.000        ; -0.071     ; 2.000      ;
; -1.062 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[17] ; clk                                  ; clk         ; 1.000        ; -0.109     ; 1.960      ;
; -1.061 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[14] ; clk                                  ; clk         ; 1.000        ; -0.109     ; 1.959      ;
; -1.049 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[12] ; clk                                  ; clk         ; 1.000        ; -0.071     ; 1.985      ;
; -1.049 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[25] ; clk                                  ; clk         ; 1.000        ; -0.071     ; 1.985      ;
; -1.048 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[15] ; clk                                  ; clk         ; 1.000        ; -0.071     ; 1.984      ;
; -1.048 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[13] ; clk                                  ; clk         ; 1.000        ; -0.071     ; 1.984      ;
; -1.048 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[7]  ; clk                                  ; clk         ; 1.000        ; -0.071     ; 1.984      ;
; -1.048 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[23] ; clk                                  ; clk         ; 1.000        ; -0.091     ; 1.964      ;
; -1.018 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[17] ; clk                                  ; clk         ; 1.000        ; -0.109     ; 1.916      ;
; -1.017 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[14] ; clk                                  ; clk         ; 1.000        ; -0.109     ; 1.915      ;
; -1.010 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[21] ; clk                                  ; clk         ; 1.000        ; -0.109     ; 1.908      ;
; -1.005 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[0]  ; clk                                  ; clk         ; 1.000        ; -0.027     ; 1.985      ;
; -1.005 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[12] ; clk                                  ; clk         ; 1.000        ; -0.071     ; 1.941      ;
; -1.005 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[25] ; clk                                  ; clk         ; 1.000        ; -0.071     ; 1.941      ;
; -1.004 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[15] ; clk                                  ; clk         ; 1.000        ; -0.071     ; 1.940      ;
; -1.004 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[13] ; clk                                  ; clk         ; 1.000        ; -0.071     ; 1.940      ;
; -1.004 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[7]  ; clk                                  ; clk         ; 1.000        ; -0.071     ; 1.940      ;
; -1.004 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[23] ; clk                                  ; clk         ; 1.000        ; -0.091     ; 1.920      ;
; -1.002 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[20] ; clk                                  ; clk         ; 1.000        ; -0.071     ; 1.938      ;
; -0.990 ; SplitClock:splitClock_inst|clkReg[6]  ; SplitClock:splitClock_inst|clkReg[17] ; clk                                  ; clk         ; 1.000        ; -0.109     ; 1.888      ;
; -0.989 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[22] ; clk                                  ; clk         ; 1.000        ; -0.091     ; 1.905      ;
; -0.989 ; SplitClock:splitClock_inst|clkReg[6]  ; SplitClock:splitClock_inst|clkReg[14] ; clk                                  ; clk         ; 1.000        ; -0.109     ; 1.887      ;
; -0.978 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[19] ; clk                                  ; clk         ; 1.000        ; -0.071     ; 1.914      ;
; -0.977 ; SplitClock:splitClock_inst|clkReg[6]  ; SplitClock:splitClock_inst|clkReg[12] ; clk                                  ; clk         ; 1.000        ; -0.071     ; 1.913      ;
; -0.977 ; SplitClock:splitClock_inst|clkReg[6]  ; SplitClock:splitClock_inst|clkReg[25] ; clk                                  ; clk         ; 1.000        ; -0.071     ; 1.913      ;
; -0.976 ; SplitClock:splitClock_inst|clkReg[6]  ; SplitClock:splitClock_inst|clkReg[15] ; clk                                  ; clk         ; 1.000        ; -0.071     ; 1.912      ;
; -0.976 ; SplitClock:splitClock_inst|clkReg[6]  ; SplitClock:splitClock_inst|clkReg[13] ; clk                                  ; clk         ; 1.000        ; -0.071     ; 1.912      ;
; -0.976 ; SplitClock:splitClock_inst|clkReg[6]  ; SplitClock:splitClock_inst|clkReg[7]  ; clk                                  ; clk         ; 1.000        ; -0.071     ; 1.912      ;
; -0.976 ; SplitClock:splitClock_inst|clkReg[6]  ; SplitClock:splitClock_inst|clkReg[23] ; clk                                  ; clk         ; 1.000        ; -0.091     ; 1.892      ;
; -0.974 ; SplitClock:splitClock_inst|clkReg[11] ; SplitClock:splitClock_inst|clkReg[17] ; clk                                  ; clk         ; 1.000        ; -0.109     ; 1.872      ;
; -0.973 ; SplitClock:splitClock_inst|clkReg[11] ; SplitClock:splitClock_inst|clkReg[14] ; clk                                  ; clk         ; 1.000        ; -0.109     ; 1.871      ;
; -0.966 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[21] ; clk                                  ; clk         ; 1.000        ; -0.109     ; 1.864      ;
; -0.961 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[0]  ; clk                                  ; clk         ; 1.000        ; -0.027     ; 1.941      ;
; -0.961 ; SplitClock:splitClock_inst|clkReg[11] ; SplitClock:splitClock_inst|clkReg[25] ; clk                                  ; clk         ; 1.000        ; -0.071     ; 1.897      ;
; -0.961 ; SplitClock:splitClock_inst|clkReg[11] ; SplitClock:splitClock_inst|clkReg[12] ; clk                                  ; clk         ; 1.000        ; -0.071     ; 1.897      ;
; -0.960 ; SplitClock:splitClock_inst|clkReg[11] ; SplitClock:splitClock_inst|clkReg[23] ; clk                                  ; clk         ; 1.000        ; -0.091     ; 1.876      ;
; -0.960 ; SplitClock:splitClock_inst|clkReg[11] ; SplitClock:splitClock_inst|clkReg[15] ; clk                                  ; clk         ; 1.000        ; -0.071     ; 1.896      ;
; -0.960 ; SplitClock:splitClock_inst|clkReg[11] ; SplitClock:splitClock_inst|clkReg[13] ; clk                                  ; clk         ; 1.000        ; -0.071     ; 1.896      ;
; -0.960 ; SplitClock:splitClock_inst|clkReg[11] ; SplitClock:splitClock_inst|clkReg[7]  ; clk                                  ; clk         ; 1.000        ; -0.071     ; 1.896      ;
; -0.958 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[20] ; clk                                  ; clk         ; 1.000        ; -0.071     ; 1.894      ;
; -0.950 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[25] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 1.000        ; 1.112      ; 3.144      ;
; -0.945 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[22] ; clk                                  ; clk         ; 1.000        ; -0.091     ; 1.861      ;
; -0.943 ; SplitClock:splitClock_inst|clkReg[2]  ; SplitClock:splitClock_inst|clkReg[17] ; clk                                  ; clk         ; 1.000        ; -0.109     ; 1.841      ;
; -0.942 ; SplitClock:splitClock_inst|clkReg[2]  ; SplitClock:splitClock_inst|clkReg[14] ; clk                                  ; clk         ; 1.000        ; -0.109     ; 1.840      ;
; -0.938 ; SplitClock:splitClock_inst|clkReg[6]  ; SplitClock:splitClock_inst|clkReg[21] ; clk                                  ; clk         ; 1.000        ; -0.109     ; 1.836      ;
; -0.934 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[19] ; clk                                  ; clk         ; 1.000        ; -0.071     ; 1.870      ;
+--------+---------------------------------------+---------------------------------------+--------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SplitClock:splitClock_inst|clkReg[0]'                                                                                                                                                                   ;
+-------+---------------------------------------------------+---------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                           ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+---------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.409 ; Mod_Counter_internal:mod_counter_inst|curCount[0] ; Mod_Counter_internal:mod_counter_inst|curCount[3] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 1.000        ; -0.042     ; 0.536      ;
; 0.416 ; Mod_Counter_internal:mod_counter_inst|curCount[1] ; Mod_Counter_internal:mod_counter_inst|curCount[2] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 1.000        ; -0.042     ; 0.529      ;
; 0.422 ; Mod_Counter_internal:mod_counter_inst|curCount[2] ; Mod_Counter_internal:mod_counter_inst|curCount[3] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 1.000        ; -0.042     ; 0.523      ;
; 0.546 ; Mod_Counter_internal:mod_counter_inst|curCount[0] ; Mod_Counter_internal:mod_counter_inst|curCount[1] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 1.000        ; -0.042     ; 0.399      ;
; 0.546 ; Mod_Counter_internal:mod_counter_inst|curCount[0] ; Mod_Counter_internal:mod_counter_inst|curCount[2] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 1.000        ; -0.042     ; 0.399      ;
; 0.554 ; Mod_Counter_internal:mod_counter_inst|curCount[1] ; Mod_Counter_internal:mod_counter_inst|curCount[3] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 1.000        ; -0.042     ; 0.391      ;
; 0.586 ; Mod_Counter_internal:mod_counter_inst|curCount[0] ; Mod_Counter_internal:mod_counter_inst|curCount[0] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; Mod_Counter_internal:mod_counter_inst|curCount[3] ; Mod_Counter_internal:mod_counter_inst|curCount[3] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; Mod_Counter_internal:mod_counter_inst|curCount[2] ; Mod_Counter_internal:mod_counter_inst|curCount[2] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; Mod_Counter_internal:mod_counter_inst|curCount[1] ; Mod_Counter_internal:mod_counter_inst|curCount[1] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 1.000        ; -0.042     ; 0.359      ;
+-------+---------------------------------------------------+---------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SplitClock:splitClock_inst|clkReg[0]'                                                                                                                                                                    ;
+-------+---------------------------------------------------+---------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                           ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+---------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.181 ; Mod_Counter_internal:mod_counter_inst|curCount[3] ; Mod_Counter_internal:mod_counter_inst|curCount[3] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Mod_Counter_internal:mod_counter_inst|curCount[2] ; Mod_Counter_internal:mod_counter_inst|curCount[2] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Mod_Counter_internal:mod_counter_inst|curCount[1] ; Mod_Counter_internal:mod_counter_inst|curCount[1] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.188 ; Mod_Counter_internal:mod_counter_inst|curCount[0] ; Mod_Counter_internal:mod_counter_inst|curCount[0] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 0.000        ; 0.042      ; 0.314      ;
; 0.204 ; Mod_Counter_internal:mod_counter_inst|curCount[1] ; Mod_Counter_internal:mod_counter_inst|curCount[3] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 0.000        ; 0.042      ; 0.330      ;
; 0.208 ; Mod_Counter_internal:mod_counter_inst|curCount[0] ; Mod_Counter_internal:mod_counter_inst|curCount[1] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 0.000        ; 0.042      ; 0.334      ;
; 0.209 ; Mod_Counter_internal:mod_counter_inst|curCount[0] ; Mod_Counter_internal:mod_counter_inst|curCount[2] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 0.000        ; 0.042      ; 0.335      ;
; 0.301 ; Mod_Counter_internal:mod_counter_inst|curCount[2] ; Mod_Counter_internal:mod_counter_inst|curCount[3] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 0.000        ; 0.042      ; 0.427      ;
; 0.305 ; Mod_Counter_internal:mod_counter_inst|curCount[1] ; Mod_Counter_internal:mod_counter_inst|curCount[2] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 0.000        ; 0.042      ; 0.431      ;
; 0.309 ; Mod_Counter_internal:mod_counter_inst|curCount[0] ; Mod_Counter_internal:mod_counter_inst|curCount[3] ; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 0.000        ; 0.042      ; 0.435      ;
+-------+---------------------------------------------------+---------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                    ;
+-------+---------------------------------------+---------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; 0.312 ; SplitClock:splitClock_inst|clkReg[5]  ; SplitClock:splitClock_inst|clkReg[5]  ; clk                                  ; clk         ; 0.000        ; 0.022      ; 0.418      ;
; 0.313 ; SplitClock:splitClock_inst|clkReg[2]  ; SplitClock:splitClock_inst|clkReg[2]  ; clk                                  ; clk         ; 0.000        ; 0.022      ; 0.419      ;
; 0.313 ; SplitClock:splitClock_inst|clkReg[4]  ; SplitClock:splitClock_inst|clkReg[4]  ; clk                                  ; clk         ; 0.000        ; 0.022      ; 0.419      ;
; 0.318 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[3]  ; clk                                  ; clk         ; 0.000        ; 0.022      ; 0.424      ;
; 0.319 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[8]  ; clk                                  ; clk         ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; SplitClock:splitClock_inst|clkReg[11] ; SplitClock:splitClock_inst|clkReg[11] ; clk                                  ; clk         ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; SplitClock:splitClock_inst|clkReg[10] ; SplitClock:splitClock_inst|clkReg[10] ; clk                                  ; clk         ; 0.000        ; 0.022      ; 0.425      ;
; 0.320 ; SplitClock:splitClock_inst|clkReg[24] ; SplitClock:splitClock_inst|clkReg[24] ; clk                                  ; clk         ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; SplitClock:splitClock_inst|clkReg[16] ; SplitClock:splitClock_inst|clkReg[16] ; clk                                  ; clk         ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; SplitClock:splitClock_inst|clkReg[18] ; SplitClock:splitClock_inst|clkReg[18] ; clk                                  ; clk         ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; SplitClock:splitClock_inst|clkReg[9]  ; SplitClock:splitClock_inst|clkReg[9]  ; clk                                  ; clk         ; 0.000        ; 0.022      ; 0.426      ;
; 0.321 ; SplitClock:splitClock_inst|clkReg[6]  ; SplitClock:splitClock_inst|clkReg[6]  ; clk                                  ; clk         ; 0.000        ; 0.022      ; 0.427      ;
; 0.439 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[2]  ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 1.184      ; 1.842      ;
; 0.447 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[20] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 1.154      ; 1.820      ;
; 0.452 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[2]  ; clk                                  ; clk         ; 0.000        ; 0.027      ; 0.563      ;
; 0.452 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[22] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 1.133      ; 1.804      ;
; 0.455 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[19] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 1.154      ; 1.828      ;
; 0.456 ; SplitClock:splitClock_inst|clkReg[5]  ; SplitClock:splitClock_inst|clkReg[6]  ; clk                                  ; clk         ; 0.000        ; 0.027      ; 0.567      ;
; 0.462 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[4]  ; clk                                  ; clk         ; 0.000        ; 0.027      ; 0.573      ;
; 0.464 ; SplitClock:splitClock_inst|clkReg[9]  ; SplitClock:splitClock_inst|clkReg[10] ; clk                                  ; clk         ; 0.000        ; 0.027      ; 0.575      ;
; 0.465 ; SplitClock:splitClock_inst|clkReg[17] ; SplitClock:splitClock_inst|clkReg[18] ; clk                                  ; clk         ; 0.000        ; 0.027      ; 0.576      ;
; 0.465 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[21] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 1.115      ; 1.799      ;
; 0.466 ; SplitClock:splitClock_inst|clkReg[2]  ; SplitClock:splitClock_inst|clkReg[3]  ; clk                                  ; clk         ; 0.000        ; 0.027      ; 0.577      ;
; 0.466 ; SplitClock:splitClock_inst|clkReg[4]  ; SplitClock:splitClock_inst|clkReg[5]  ; clk                                  ; clk         ; 0.000        ; 0.027      ; 0.577      ;
; 0.469 ; SplitClock:splitClock_inst|clkReg[2]  ; SplitClock:splitClock_inst|clkReg[4]  ; clk                                  ; clk         ; 0.000        ; 0.027      ; 0.580      ;
; 0.469 ; SplitClock:splitClock_inst|clkReg[4]  ; SplitClock:splitClock_inst|clkReg[6]  ; clk                                  ; clk         ; 0.000        ; 0.027      ; 0.580      ;
; 0.472 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[9]  ; clk                                  ; clk         ; 0.000        ; 0.027      ; 0.583      ;
; 0.472 ; SplitClock:splitClock_inst|clkReg[10] ; SplitClock:splitClock_inst|clkReg[11] ; clk                                  ; clk         ; 0.000        ; 0.027      ; 0.583      ;
; 0.475 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[10] ; clk                                  ; clk         ; 0.000        ; 0.027      ; 0.586      ;
; 0.476 ; SplitClock:splitClock_inst|clkReg[16] ; SplitClock:splitClock_inst|clkReg[18] ; clk                                  ; clk         ; 0.000        ; 0.027      ; 0.587      ;
; 0.477 ; SplitClock:splitClock_inst|clkReg[6]  ; SplitClock:splitClock_inst|clkReg[8]  ; clk                                  ; clk         ; 0.000        ; 0.027      ; 0.588      ;
; 0.478 ; SplitClock:splitClock_inst|clkReg[21] ; SplitClock:splitClock_inst|clkReg[21] ; clk                                  ; clk         ; 0.000        ; 0.027      ; 0.589      ;
; 0.480 ; SplitClock:splitClock_inst|clkReg[14] ; SplitClock:splitClock_inst|clkReg[16] ; clk                                  ; clk         ; 0.000        ; 0.027      ; 0.591      ;
; 0.485 ; SplitClock:splitClock_inst|clkReg[25] ; SplitClock:splitClock_inst|clkReg[17] ; clk                                  ; clk         ; 0.000        ; 0.002      ; 0.571      ;
; 0.485 ; SplitClock:splitClock_inst|clkReg[25] ; SplitClock:splitClock_inst|clkReg[14] ; clk                                  ; clk         ; 0.000        ; 0.002      ; 0.571      ;
; 0.493 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 1.184      ; 1.896      ;
; 0.502 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 1.184      ; 1.905      ;
; 0.505 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[4]  ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 1.184      ; 1.908      ;
; 0.515 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[3]  ; clk                                  ; clk         ; 0.000        ; 0.027      ; 0.626      ;
; 0.516 ; SplitClock:splitClock_inst|clkReg[25] ; SplitClock:splitClock_inst|clkReg[25] ; clk                                  ; clk         ; 0.000        ; 0.026      ; 0.626      ;
; 0.518 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[4]  ; clk                                  ; clk         ; 0.000        ; 0.027      ; 0.629      ;
; 0.522 ; SplitClock:splitClock_inst|clkReg[5]  ; SplitClock:splitClock_inst|clkReg[8]  ; clk                                  ; clk         ; 0.000        ; 0.027      ; 0.633      ;
; 0.522 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[15] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 1.154      ; 1.895      ;
; 0.522 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[7]  ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 1.154      ; 1.895      ;
; 0.523 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[13] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 1.154      ; 1.896      ;
; 0.523 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[12] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 1.154      ; 1.896      ;
; 0.523 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[25] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 1.154      ; 1.896      ;
; 0.525 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[5]  ; clk                                  ; clk         ; 0.000        ; 0.027      ; 0.636      ;
; 0.525 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[23] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 1.133      ; 1.877      ;
; 0.527 ; SplitClock:splitClock_inst|clkReg[9]  ; SplitClock:splitClock_inst|clkReg[11] ; clk                                  ; clk         ; 0.000        ; 0.027      ; 0.638      ;
; 0.528 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[6]  ; clk                                  ; clk         ; 0.000        ; 0.027      ; 0.639      ;
; 0.532 ; SplitClock:splitClock_inst|clkReg[2]  ; SplitClock:splitClock_inst|clkReg[5]  ; clk                                  ; clk         ; 0.000        ; 0.027      ; 0.643      ;
; 0.533 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[1]  ; clk                                  ; clk         ; 0.000        ; 0.022      ; 0.639      ;
; 0.535 ; SplitClock:splitClock_inst|clkReg[2]  ; SplitClock:splitClock_inst|clkReg[6]  ; clk                                  ; clk         ; 0.000        ; 0.027      ; 0.646      ;
; 0.535 ; SplitClock:splitClock_inst|clkReg[4]  ; SplitClock:splitClock_inst|clkReg[8]  ; clk                                  ; clk         ; 0.000        ; 0.027      ; 0.646      ;
; 0.538 ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[11] ; clk                                  ; clk         ; 0.000        ; 0.027      ; 0.649      ;
; 0.538 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[17] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 1.115      ; 1.872      ;
; 0.538 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[14] ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 1.115      ; 1.872      ;
; 0.540 ; SplitClock:splitClock_inst|clkReg[6]  ; SplitClock:splitClock_inst|clkReg[9]  ; clk                                  ; clk         ; 0.000        ; 0.027      ; 0.651      ;
; 0.541 ; SplitClock:splitClock_inst|clkReg[21] ; SplitClock:splitClock_inst|clkReg[24] ; clk                                  ; clk         ; 0.000        ; 0.027      ; 0.652      ;
; 0.543 ; SplitClock:splitClock_inst|clkReg[6]  ; SplitClock:splitClock_inst|clkReg[10] ; clk                                  ; clk         ; 0.000        ; 0.027      ; 0.654      ;
; 0.546 ; SplitClock:splitClock_inst|clkReg[14] ; SplitClock:splitClock_inst|clkReg[18] ; clk                                  ; clk         ; 0.000        ; 0.027      ; 0.657      ;
; 0.557 ; SplitClock:splitClock_inst|clkReg[15] ; SplitClock:splitClock_inst|clkReg[16] ; clk                                  ; clk         ; 0.000        ; 0.002      ; 0.643      ;
; 0.562 ; SplitClock:splitClock_inst|clkReg[25] ; SplitClock:splitClock_inst|clkReg[0]  ; clk                                  ; clk         ; 0.000        ; 0.071      ; 0.717      ;
; 0.562 ; SplitClock:splitClock_inst|clkReg[23] ; SplitClock:splitClock_inst|clkReg[24] ; clk                                  ; clk         ; 0.000        ; 0.017      ; 0.663      ;
; 0.568 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[5]  ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 1.184      ; 1.971      ;
; 0.571 ; SplitClock:splitClock_inst|clkReg[17] ; SplitClock:splitClock_inst|clkReg[17] ; clk                                  ; clk         ; 0.000        ; 0.027      ; 0.682      ;
; 0.571 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[6]  ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 1.184      ; 1.974      ;
; 0.574 ; SplitClock:splitClock_inst|clkReg[14] ; SplitClock:splitClock_inst|clkReg[14] ; clk                                  ; clk         ; 0.000        ; 0.027      ; 0.685      ;
; 0.581 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[5]  ; clk                                  ; clk         ; 0.000        ; 0.027      ; 0.692      ;
; 0.584 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[6]  ; clk                                  ; clk         ; 0.000        ; 0.027      ; 0.695      ;
; 0.585 ; SplitClock:splitClock_inst|clkReg[5]  ; SplitClock:splitClock_inst|clkReg[9]  ; clk                                  ; clk         ; 0.000        ; 0.027      ; 0.696      ;
; 0.588 ; SplitClock:splitClock_inst|clkReg[5]  ; SplitClock:splitClock_inst|clkReg[10] ; clk                                  ; clk         ; 0.000        ; 0.027      ; 0.699      ;
; 0.594 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[8]  ; clk                                  ; clk         ; 0.000        ; 0.027      ; 0.705      ;
; 0.598 ; SplitClock:splitClock_inst|clkReg[4]  ; SplitClock:splitClock_inst|clkReg[9]  ; clk                                  ; clk         ; 0.000        ; 0.027      ; 0.709      ;
; 0.601 ; SplitClock:splitClock_inst|clkReg[2]  ; SplitClock:splitClock_inst|clkReg[8]  ; clk                                  ; clk         ; 0.000        ; 0.027      ; 0.712      ;
; 0.601 ; SplitClock:splitClock_inst|clkReg[4]  ; SplitClock:splitClock_inst|clkReg[10] ; clk                                  ; clk         ; 0.000        ; 0.027      ; 0.712      ;
; 0.606 ; SplitClock:splitClock_inst|clkReg[6]  ; SplitClock:splitClock_inst|clkReg[11] ; clk                                  ; clk         ; 0.000        ; 0.027      ; 0.717      ;
; 0.607 ; SplitClock:splitClock_inst|clkReg[25] ; SplitClock:splitClock_inst|clkReg[12] ; clk                                  ; clk         ; 0.000        ; 0.026      ; 0.717      ;
; 0.608 ; SplitClock:splitClock_inst|clkReg[18] ; SplitClock:splitClock_inst|clkReg[24] ; clk                                  ; clk         ; 0.000        ; 0.027      ; 0.719      ;
; 0.608 ; SplitClock:splitClock_inst|clkReg[25] ; SplitClock:splitClock_inst|clkReg[19] ; clk                                  ; clk         ; 0.000        ; 0.026      ; 0.718      ;
; 0.610 ; SplitClock:splitClock_inst|clkReg[25] ; SplitClock:splitClock_inst|clkReg[13] ; clk                                  ; clk         ; 0.000        ; 0.026      ; 0.720      ;
; 0.613 ; SplitClock:splitClock_inst|clkReg[15] ; SplitClock:splitClock_inst|clkReg[15] ; clk                                  ; clk         ; 0.000        ; 0.026      ; 0.723      ;
; 0.613 ; SplitClock:splitClock_inst|clkReg[25] ; SplitClock:splitClock_inst|clkReg[15] ; clk                                  ; clk         ; 0.000        ; 0.026      ; 0.723      ;
; 0.613 ; SplitClock:splitClock_inst|clkReg[25] ; SplitClock:splitClock_inst|clkReg[7]  ; clk                                  ; clk         ; 0.000        ; 0.026      ; 0.723      ;
; 0.623 ; SplitClock:splitClock_inst|clkReg[15] ; SplitClock:splitClock_inst|clkReg[18] ; clk                                  ; clk         ; 0.000        ; 0.002      ; 0.709      ;
; 0.632 ; SplitClock:splitClock_inst|clkReg[23] ; SplitClock:splitClock_inst|clkReg[23] ; clk                                  ; clk         ; 0.000        ; 0.025      ; 0.741      ;
; 0.637 ; SplitClock:splitClock_inst|clkReg[0]  ; SplitClock:splitClock_inst|clkReg[8]  ; SplitClock:splitClock_inst|clkReg[0] ; clk         ; 0.000        ; 1.184      ; 2.040      ;
; 0.643 ; SplitClock:splitClock_inst|clkReg[22] ; SplitClock:splitClock_inst|clkReg[24] ; clk                                  ; clk         ; 0.000        ; 0.017      ; 0.744      ;
; 0.646 ; SplitClock:splitClock_inst|clkReg[7]  ; SplitClock:splitClock_inst|clkReg[8]  ; clk                                  ; clk         ; 0.000        ; 0.071      ; 0.801      ;
; 0.647 ; SplitClock:splitClock_inst|clkReg[20] ; SplitClock:splitClock_inst|clkReg[24] ; clk                                  ; clk         ; 0.000        ; 0.002      ; 0.733      ;
; 0.649 ; SplitClock:splitClock_inst|clkReg[24] ; SplitClock:splitClock_inst|clkReg[25] ; clk                                  ; clk         ; 0.000        ; 0.079      ; 0.812      ;
; 0.649 ; SplitClock:splitClock_inst|clkReg[11] ; SplitClock:splitClock_inst|clkReg[16] ; clk                                  ; clk         ; 0.000        ; -0.027     ; 0.706      ;
; 0.650 ; SplitClock:splitClock_inst|clkReg[1]  ; SplitClock:splitClock_inst|clkReg[8]  ; clk                                  ; clk         ; 0.000        ; 0.027      ; 0.761      ;
; 0.651 ; SplitClock:splitClock_inst|clkReg[5]  ; SplitClock:splitClock_inst|clkReg[11] ; clk                                  ; clk         ; 0.000        ; 0.027      ; 0.762      ;
; 0.654 ; SplitClock:splitClock_inst|clkReg[14] ; SplitClock:splitClock_inst|clkReg[15] ; clk                                  ; clk         ; 0.000        ; 0.079      ; 0.817      ;
; 0.657 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[9]  ; clk                                  ; clk         ; 0.000        ; 0.027      ; 0.768      ;
; 0.658 ; SplitClock:splitClock_inst|clkReg[17] ; SplitClock:splitClock_inst|clkReg[13] ; clk                                  ; clk         ; 0.000        ; 0.079      ; 0.821      ;
; 0.660 ; SplitClock:splitClock_inst|clkReg[3]  ; SplitClock:splitClock_inst|clkReg[10] ; clk                                  ; clk         ; 0.000        ; 0.027      ; 0.771      ;
; 0.661 ; SplitClock:splitClock_inst|clkReg[10] ; SplitClock:splitClock_inst|clkReg[16] ; clk                                  ; clk         ; 0.000        ; -0.027     ; 0.718      ;
+-------+---------------------------------------+---------------------------------------+--------------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+---------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                                 ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                      ; -3.340  ; 0.181 ; N/A      ; N/A     ; -3.000              ;
;  SplitClock:splitClock_inst|clkReg[0] ; -0.203  ; 0.181 ; N/A      ; N/A     ; -1.285              ;
;  clk                                  ; -3.340  ; 0.312 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS                       ; -66.239 ; 0.0   ; 0.0      ; 0.0     ; -41.61              ;
;  SplitClock:splitClock_inst|clkReg[0] ; -0.397  ; 0.000 ; N/A      ; N/A     ; -5.200              ;
;  clk                                  ; -65.842 ; 0.000 ; N/A      ; N/A     ; -36.410             ;
+---------------------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; disp[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; disp[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; disp[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; disp[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; disp[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; disp[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; disp[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; disp[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; disp[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; disp[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; disp[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; disp[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; disp[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; disp[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; disp[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; disp[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; disp[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; disp[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; disp[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; disp[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; disp[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; disp[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                         ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; clk                                  ; clk                                  ; 650      ; 0        ; 0        ; 0        ;
; SplitClock:splitClock_inst|clkReg[0] ; clk                                  ; 39       ; 39       ; 0        ; 0        ;
; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 0        ; 0        ; 0        ; 10       ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                          ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; clk                                  ; clk                                  ; 650      ; 0        ; 0        ; 0        ;
; SplitClock:splitClock_inst|clkReg[0] ; clk                                  ; 39       ; 39       ; 0        ; 0        ;
; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; 0        ; 0        ; 0        ; 10       ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 30    ; 30   ;
; Unconstrained Output Ports      ; 7     ; 7    ;
; Unconstrained Output Port Paths ; 28    ; 28   ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                             ;
+--------------------------------------+--------------------------------------+------+-------------+
; Target                               ; Clock                                ; Type ; Status      ;
+--------------------------------------+--------------------------------------+------+-------------+
; SplitClock:splitClock_inst|clkReg[0] ; SplitClock:splitClock_inst|clkReg[0] ; Base ; Constrained ;
; clk                                  ; clk                                  ; Base ; Constrained ;
+--------------------------------------+--------------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; disp[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; disp[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition
    Info: Processing started: Sat Oct 27 15:17:22 2018
Info: Command: quartus_sta Mod_Counter -c Mod_Counter
Info: qsta_default_script.tcl version: #3
Info (20032): Parallel compilation is enabled and will use up to 2 processors
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Mod_Counter.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name SplitClock:splitClock_inst|clkReg[0] SplitClock:splitClock_inst|clkReg[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.340
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.340             -65.842 clk 
    Info (332119):    -0.203              -0.397 SplitClock:splitClock_inst|clkReg[0] 
Info (332146): Worst-case hold slack is 0.403
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.403               0.000 SplitClock:splitClock_inst|clkReg[0] 
    Info (332119):     0.680               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -36.410 clk 
    Info (332119):    -1.285              -5.140 SplitClock:splitClock_inst|clkReg[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.935
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.935             -57.206 clk 
    Info (332119):    -0.084              -0.160 SplitClock:splitClock_inst|clkReg[0] 
Info (332146): Worst-case hold slack is 0.354
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.354               0.000 SplitClock:splitClock_inst|clkReg[0] 
    Info (332119):     0.621               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -36.410 clk 
    Info (332119):    -1.285              -5.200 SplitClock:splitClock_inst|clkReg[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.586
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.586             -28.377 clk 
    Info (332119):     0.409               0.000 SplitClock:splitClock_inst|clkReg[0] 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 SplitClock:splitClock_inst|clkReg[0] 
    Info (332119):     0.312               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -29.336 clk 
    Info (332119):    -1.000              -4.000 SplitClock:splitClock_inst|clkReg[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4837 megabytes
    Info: Processing ended: Sat Oct 27 15:17:26 2018
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


