\documentclass[conference]{IEEEtran}
\usepackage[utf8]{inputenc}
\usepackage[T1]{fontenc}
\usepackage{amsmath}
\usepackage{amssymb}
\usepackage{graphicx}
\usepackage{float}
\usepackage{url}
\usepackage{multirow}
\usepackage{subcaption}
\usepackage{float}


\begin{document}

\title{
    CMP Performance Analysis with gem5 }

\author{
    \begin{tabular}{@{}c c c@{}}
        \begin{minipage}[t]{0.29\textwidth}
            \centering
            \textbf{Javier Andres Tarazona Jimenez}\\
            \textit{Ingénieur Degree Programme STIC}\\
            \textit{ENSTA Paris}\\
            Paris, France\\
            \url{javier-andres.tarazona@ensta-paris.fr}
        \end{minipage}
        &
        \begin{minipage}[t]{0.29\textwidth}
            \centering
            \textbf{Jair Anderson Vasquez Torres}\\
            \textit{Ingénieur Degree Programme STIC}\\
            \textit{ENSTA Paris}\\
            Paris, France\\
            \url{jair-anderson.vasquez@ensta-paris.fr}
        \end{minipage}
        &
        \begin{minipage}[t]{0.29\textwidth}
            \centering
            \textbf{Maeva Noukoua}\\
            \textit{Ingénieur Degree Programme STIC}\\
            \textit{ENSTA Paris}\\
            Paris, France\\
            \url{maeva-sandy.noukoua@ensta-paris.fr}
        \end{minipage}
        \\[1.2em]
        \multicolumn{3}{c}{
            \begin{minipage}[t]{0.29\textwidth}
                \centering
                \textbf{Carlos Adrian Meneses Gamboa}\\
                \textit{Ingénieur Degree Programme STIC}\\
                \textit{ENSTA Paris}\\
                Paris, France\\
                \url{carlos-adrian.meneses@ensta.fr}
            \end{minipage}
        }
    \end{tabular}
}

\maketitle

\begin{abstract}
Ce rapport présente une étude de performances d'un processeur multi-c\oe{}urs (CMP) simulé avec gem5 sur un benchmark OpenMP de multiplication de matrices.
Nous analysons les effets de cohérence de cache et les paramètres par défaut du modèle CPU et de la hiérarchie mémoire.
Nous mesurons ensuite, sur des c\oe{}urs Cortex-A7 in-order puis Cortex-A15 out-of-order, l'évolution des cycles, du speedup et de l'IPC en fonction du nombre de threads, et pour A15 en fonction de la largeur superscalaire.
Les résultats mettent en évidence un gain important mais sous-linéaire, limité par les synchronisations OpenMP et la pression mémoire/cohérence, ainsi que des rendements décroissants lorsque la largeur augmente.
Enfin, nous discutons des cas pouvant conduire à un speedup supra-linéaire lorsque l'ensemble de travail tient dans les caches privés.
\end{abstract}

\begin{IEEEkeywords}
gem5, architecture multi-c\oe{}ur (CMP), OpenMP, cohérence de cache, speedup, IPC, Cortex-A7, Cortex-A15, superscalaire.
\end{IEEEkeywords}


\section*{Configuration Expérimentale}

Pour l'analyse des performances, les environnements suivants ont été utilisés :
\begin{itemize}
    \item \textbf{Configuration Séquentielle (TP4) :} Station de travail type PC portable (Intel Core i7 8750H, 16 Go RAM) sous environnement WSL2.
    \item \textbf{Configuration Parallèle (TP5) :} Serveur de calcul de l'école (Intel Xeon E5-2640 v2 @ 2.00GHz) via SSH.
\end{itemize}

\input{sections/pt1_theory.tex}

\input{sections/pt2_par_arc.tex}

\input{sections/pt3_A7.tex}

\input{sections/pt4_A15.tex}

\input{sections/pt5_conf_CMP.tex}

\input{sections/pt6_facultatif.tex}

\input{sections/pt7_conclusion_extra.tex}



\begin{thebibliography}{00}

%TODO Delete this and add the real references of the project
\bibitem{TP5}
TP5, ``Analyse de performances de configurations de
microprocesseurs multicoeurs pour des applications parallèles,'' document de travaux pratiques du cours.

\bibitem{opencv_feature_description}
O. Hammami, \emph{Introduction \`a l'Architecture des Microprocesseurs}, ENSTA ParisTech, 828 Bvd des Mar\'echaux 91762 Palaiseau cedex, \url{https://www.ensta-paristech.fr}, ENSTA PARIS - Cours ES201, Ann\'ee 2022.

\end{thebibliography}

\end{document}
