# 🧪 0.18μm CMOS Logic Process Flow（with Co Salicide & Metal-3）

---
### ⚠️ 注意 / Caution

> ⚠️ **注意：本プロセスフローは記憶に基づいて構成された参考モデルです**  
> 本資料に示す0.18μm CMOSロジックプロセスの工程順序・処理条件・寸法情報は、筆者の実務経験と記憶をもとに再構成されたものであり、正確性や網羅性を保証するものではありません。  
> 実際の製造ラインやファウンドリ仕様とは異なる可能性があります。使用にあたっては十分ご留意ください。

---

- **基板条件 / Substrate Spec**: Si(100), P-type, 10Ω·cm  
- **特徴 / Features**:
  - STI分離（Shallow Trench Isolation）
  - VT調整用Well注入
  - Coサリサイド（Self-Aligned Silicide）
  - 3層Al配線（Metal-1〜Metal-3, ALA〜ALC）
  - Ti/TiNバリア + Wプラグ（3層Via構成）
  - パッド層 + パッシベーション + 水素シンター
- **用途 / Application**: 通常ロジックLSI（コア/周辺混載）標準プロセス

---

## 📋 工程表 / Process Table

| 工程名 | 処理内容 | 分類 | 目的 | 処理条件 | 寸法 | 膜厚 | Mask |
|--------|----------|------|------|----------|------|------|------|
| FS-DP | SiON保護膜堆積 | 全体 | 界面保護 | 200Å @ 700℃ | - | - | - |
| FSN-DP | STI用窒化膜堆積 | Field | 酸化防止キャップ | 1500Å @ 750℃ | - | - | - |
| F-PH | フォトリソグラフィ（マスク露光） | Field | パターン定義（レジスト形成） | - | 0.28μm | - | F |
| F-ET | エッチング（RIE等） | Field | 不要層の除去（パターン転写） | - | 0.28μm | - | - |
| F-DP | STI酸化膜埋込 | Field | トレンチフィル | - | - | 4000Å | - |
| F-CMP | STI CMP | Field | 平坦化 | - | - | - | - |
| PRE-OX | 犠牲酸化膜形成  | 前処理 | 注入前の表面改質・汚染取り込み | Dry OX, 約80Å  | - | 80Å | -  |
| NWL-PH | フォトリソグラフィ（マスク露光） | Well | パターン定義（レジスト形成） | - | - | - | NWL |
| NWL-ION | イオン注入（ドーピング） | Well | Well形成 | 800keV, 2E13 | - | - | - |
| PWL-PH | フォトリソグラフィ（マスク露光） | Well | パターン定義（レジスト形成） | - | - | - | PWL |
| PWL-ION | イオン注入（ドーピング） | Well | Well形成 | 200keV, 5E12 | - | - | - |
| NCD-PH | フォトリソグラフィ（マスク露光） | CD | Nchチャネル領域の定義 | - | - | - | NCD |
| NCD-ION | イオン注入（チャネルドープ） | CD | NMOSのしきい値調整 | Boron, 50 keV, 1E13 cm⁻² | - | - | - |
| PCD-PH | フォトリソグラフィ（マスク露光） | CD | Pchチャネル領域の定義 | - | - | - | PCD |
| PCD-ION | イオン注入（チャネルドープ） | CD | PMOSのしきい値調整 | BF₂, 30 keV, 1E13 cm⁻² | - | - | - |
| G-OX     | ゲート酸化膜形成                     | Gate   | チャネル酸化膜（EOT制御）           | Dry OX, EOT=35Å  | -        | 35Å    | -      |
| PLY-DP   | ポリゲート堆積（Poly-Si）            | Gate   | ゲート電極材料形成                   | LPCVD            | -        | 1500Å  | -      |
| PLY-PH   | フォトリソグラフィ（マスク露光）     | Gate   | ポリゲートパターン定義（レジスト形成）| KrF              | 0.18μm   | -      | PLY    |
| PLY-ET   | ポリゲートパターンエッチング（RIE）  | Gate   | ポリゲート構造定義                   | RIE              | 0.18μm   | -      | -      |
| NLD-PH     | フォトリソグラフィ               | S/D    | NMOS LDD注入パターン定義                   | KrF                 | 0.18μm   | -      | NLD    |
| NLD-ION    | イオン注入                       | S/D    | NMOSソース/ドレインの浅拡散形成（LDD）    | As, 30keV, 1E13     | -        | -      | -      |
| PLD-PH     | フォトリソグラフィ               | S/D    | PMOS LDD注入パターン定義                   | KrF                 | 0.18μm   | -      | PLD    |
| PLD-ION    | イオン注入                       | S/D    | PMOSソース/ドレインの浅拡散形成（LDD）    | BF₂, 30keV, 1E13    | -        | -      | -      |
| SW-DP      | スペーサ堆積                     | Gate   | LDDマスク（拡散領域保護）                  | SiN, LPCVD          | -        | 800Å   | -      |
| SW-ET      | スペーサエッチング               | Gate   | Spacer定義                                 | RIE                 | -        | -      | -      |
| NLD2-PH    | フォトリソグラフィ               | S/D    | NMOS 2nd LDD（深拡散）パターン定義         | KrF                 | 0.22μm   | -      | NLD2   |
| NLD2-ION   | イオン注入                       | S/D    | NMOSソース/ドレインの深拡散形成            | As, 40keV, 1E13     | -        | -      | -      |
| PLD2-PH    | フォトリソグラフィ               | S/D    | PMOS 2nd LDD（深拡散）パターン定義         | KrF                 | 0.22μm   | -      | PLD2   |
| PLD2-ION   | イオン注入                       | S/D    | PMOSソース/ドレインの深拡散形成            | BF₂, 40keV, 1E13    | -        | -      | -      |
| CO-SP | Coスパッタリング | Salicide | 前駆体形成 | - | - | 300Å | - |
| LMP-ANL | サリサイドアニール | Salicide | CoSi形成 | 550℃ 30s | - | - | - |
| CO-ET | エッチング（RIE等） | Salicide | 不要層の除去（パターン転写） | H2SO4系 | - | - | - |
| LMP2-ANL | 相転移アニール | Salicide | CoSi₂形成 | 750℃ 30s | - | - | - |
| F2-DP | ILD堆積 | ILD | 配線前絶縁 | PE-TEOS | - | 6000Å | - |
| F2-CMP | ILD CMP | CMP | 平坦化 | CMP | - | - | - |
| CNT-PH | フォトリソグラフィ（マスク露光） | Via | パターン定義（レジスト形成） | - | 0.24μm | - | CNT |
| CNT-ET | エッチング（RIE等） | Via | 不要層の除去（パターン転写） | - | 0.24μm | - | - |
| TIN-SP | バリアスパッタ | Via | Ti/TiN形成 | 300Å | - | 300Å | - |
| CW-DP | Wプラグ堆積 | Plug | Via充填 | - | - | 5000Å | - |
| CW-CMP | W CMP | Plug | 平坦化 | CMP | - | - | - |
| ALA-SP | Metal-1 Al堆積 | 配線層 | セル配線 | - | - | 6000Å | - |
| ALA-PH | フォトリソグラフィ（マスク露光） | 配線層 | パターン定義（レジスト形成） | - | 0.28μm | - | ALA |
| ALA-ET | エッチング（RIE等） | 配線層 | 不要層の除去（パターン転写） | - | 0.28μm | - | - |
| HLA-DP | ILD-1堆積 | 層間絶縁膜 | Metal-1上絶縁 | PE-TEOS | - | 6000Å | - |
| HLA-PH | フォトリソグラフィ（マスク露光） | 層間絶縁膜 | パターン定義（レジスト形成） | RIE+フォト | 0.24μm | - | HLA |
| HLA-ET | エッチング（RIE等） | 層間絶縁膜 | 不要層の除去（パターン転写） | RIE+フォト | 0.24μm | - | - |
| TINA-SP | Ti/TiN バリア | バリア | Via-1バリア | 300Å | - | 300Å | - |
| HWA-DP | Wプラグ堆積（Via-1） | Plug | Metal-2接続 | W-CVD | - | 5000Å | - |
| HWA-CMP | W CMP（Via-1） | Plug | 平坦化 | CMP | - | - | - |
| ALB-SP | Metal-2 Al堆積 | 配線層 | 中間配線 | - | - | 6000Å | - |
| ALB-PH | フォトリソグラフィ（マスク露光） | 配線層 | パターン定義（レジスト形成） | - | 0.35μm | - | ALB |
| ALB-ET | エッチング（RIE等） | 配線層 | 不要層の除去（パターン転写） | - | 0.35μm | - | - |
| HLB-DP | ILD-2堆積 | 層間絶縁膜 | Metal-2上絶縁 | PE-TEOS | - | 6000Å | - |
| HLB-PH | フォトリソグラフィ（マスク露光） | 層間絶縁膜 | パターン定義（レジスト形成） | RIE+フォト | 0.28μm | - | HLB |
| HLB-ET | エッチング（RIE等） | 層間絶縁膜 | 不要層の除去（パターン転写） | RIE+フォト | 0.28μm | - | - |
| TINB-SP | Ti/TiN バリア | バリア | Via-2バリア | 300Å | - | 300Å | - |
| HWB-DP | Wプラグ堆積（Via-2） | Plug | Metal-3接続 | W-CVD | - | 5000Å | - |
| HWB-CMP | W CMP（Via-2） | Plug | 平坦化 | CMP | - | - | - |
| ALC-SP | Metal-3 Al堆積 | 配線層 | グローバル配線 | - | - | 8000Å | - |
| ALC-PH | フォトリソグラフィ（マスク露光） | 配線層 | パターン定義（レジスト形成） | - | 0.5μm | - | ALC |
| ALC-ET | エッチング（RIE等） | 配線層 | 不要層の除去（パターン転写） | - | 0.5μm | - | - |
| HLC-DP | ILD-3堆積 | 層間絶縁膜 | Metal-3上絶縁 | PE-TEOS | - | 6000Å | - |
| HLC-PH | フォトリソグラフィ（マスク露光） | 層間絶縁膜 | パターン定義（レジスト形成） | RIE+フォト | 0.35μm | - | HLC |
| HLC-ET | エッチング（RIE等） | 層間絶縁膜 | 不要層の除去（パターン転写） | RIE+フォト | 0.35μm | - | - |
| TINC-SP | Ti/TiN バリア | バリア | Via-3バリア | 300Å | - | 300Å | - |
| HWC-DP | Wプラグ堆積（Via-3） | Plug | Pad接続 | W-CVD | - | 5000Å | - |
| HWC-CMP | W CMP（Via-3） | Plug | 平坦化 | CMP | - | - | - |
| ALD-SP | Pad用Al堆積 | Pad層 | Bond Pad形成 | - | - | 10000Å | - |
| ALD-PH | フォトリソグラフィ（マスク露光） | Pad層 | パターン定義（レジスト形成） | - | 3.0μm | - | PAD |
| ALD-ET | エッチング（RIE等） | Pad層 | 不要層の除去（パターン転写） | - | 3.0μm | - | - |
| PAD-DP | パッシベーション膜堆積 | 保護膜 | 外部環境保護 | SiN+SiO₂ | - | 8000Å | - |
| PAD-PH | フォトリソグラフィ（マスク露光） | 保護膜 | パターン定義（レジスト形成） | - | 3.0μm | - | PAD |
| PAD-ET | エッチング（RIE等） | 保護膜 | 不要層の除去（パターン転写） | - | 3.0μm | - | - |
| AL-SNT | 水素シンター処理 | 表面処理 | Al酸化膜除去・トランジスタ界面安定化 | H₂/N₂アニール（ファーネス） | 420℃, 30分 | - | - |
| E-TEST | 電気特性評価 | 検査 | Vth/Ioff測定 | 自動テスター | - | - | - |

---

### 🧩 工程別寸法・露光波長対応表  / Exposure Conditions by Process Step

| 工程名 / Step | 対象 / Target | 寸法 / CD | マスク / Mask | 使用目的 / Purpose | 推奨露光光源 / Exposure Source | 備考 / Notes |
|---------------|----------------|------------|----------------|--------------------|-----------------------------|---------------|
| F-PH | STI分離 |  0.28μm | F | STIパターン定義 | **KrF** | 元々i-lineでも可能だが0.18μmではKrF推奨 |
| NWL-PH | N-Well | - | NWL | N-Well領域定義 | **i-line** | CD > 0.6μm想定で分解能不要 |
| PWL-PH | P-Well | - | PWL | P-Well領域定義 | **i-line** | 同上 |
| NCD-PH | Nチャネル | - | NCD | チャネルドープ定義 | **i-line** | 解像度要求は低い |
| PCD-PH | Pチャネル | - | PCD | チャネルドープ定義 | **i-line** | 同上 |
| PLY-PH | ポリゲート | 0.18μm | PLY | ゲートパターン | **KrF** | 最重要層。CD管理要 |
| NLD-PH | NMOS LDD | 0.18μm | NLD | 浅拡散領域注入 | **KrF** | 微細注入制御に必須 |
| PLD-PH | PMOS LDD | 0.18μm | PLD | 浅拡散領域注入 | **KrF** | 同上 |
| NLD2-PH | NMOS 深拡散 | 0.22μm | NLD2 | S/D深拡散 | **KrF** | 0.25μm限界を超えるためKrF |
| PLD2-PH | PMOS 深拡散 | 0.22μm | PLD2 | S/D深拡散 | **KrF** | 同上 |
| CNT-PH | Contact/Via | 0.24μm | CNT | コンテクト開口 | **KrF** | i-lineでは困難 |
| ALA-PH | Metal-1 | 0.28μm | ALA | セル内配線 | **KrF** | 高密度配線層 |
| HLA-PH | ILD-1 / Via-1 | 0.24μm | HLA | Via接続 | **KrF** | KrF露光安定性が高い |
| ALB-PH | Metal-2 | 0.35μm | ALB | 中間配線層 | **i-line** | CDが大きいため |
| HLB-PH | ILD-2 / Via-2 | 0.28μm | HLB | 上層Via開口 | **KrF** | CD的にはギリギリi-line可能 |
| ALC-PH | Metal-3 | 0.5μm | ALC | グローバル配線 | **g-line / i-line** | 分解能不要、レトロ装置対応 |
| HLC-PH | ILD-3 / Via-3 | 0.35μm | HLC | Pad接続Via | **i-line** | 十分な寸法 |
| ALD-PH | Pad Metal | 3.0μm | PAD | Bond Pad開口 | **g-line** | 非常に粗い |
| PAD-PH | パッシベーション | 3.0μm | PAD | 外部開口 | **g-line** | 同上 |

---

### 🔗 0.18um CMOS E-TESTパラメータ一覧
👉 **[付録：E-TEST工程と測定条件（0.18μm）](../chapter6_test_and_package/appendix_etest_018.md)**

---
