[
  {
    "name": "邱弘緯",
    "email": "hwchiu@ntut.edu.tw",
    "latestUpdate": "2021-09-06 19:20:16",
    "objective": "1. 類比電路分析與模擬\n2. 數位電路分析與模擬",
    "schedule": "課程綱要:\n課程綱要:\n1. 電子電路實驗 (類比電路分析與模擬部份)  邱弘緯 老師\n第 1 週　　實驗一 Server 環境操作\n第 2 週　　實驗二 Schematic 的使用\n第 3 週　　實驗三 Spectre 的使用\n第 4 週　　實驗四 Inverter simulation\n第 5 週　　實驗五 Oscillator simulation\n第 6 週　　實驗六 VCO simulation\n第 7 週　　實驗七  OP simulation\n第 8 週　　實驗八  OP simulation (II)\n第 9 週　　期中報告\n2. 數位電路分析與模擬部份 \n第 10 週 數位電路簡介\n第 11 週 NC Verilog Lab 1 WorkStation Practice\n第 12 週 NC Verilog Lab 2 MUX Design\n第 13 週 NC Verilog Lab 3 ALU &amp; Modeling Delay\n第 14 週 NC Verilog Lab 4 Testbench of ALU\n第 15 週 NC Verilog Lab 5 Memory Design\n第 16 週 NC Verilog Lab 6 Bit-stream Pattern Detector\n第 17 週 NC Verilog Lab 7 Two Ports Read/Write Memory Design\n第 18 週 NC Verilog Lab",
    "scorePolicy": "期末（邱弘緯）   --  50%\n期中（范育成）　--  50%",
    "materials": "自編教材",
    "foreignLanguageTextbooks": false,
    "covid19": {
      "lv2Description": null,
      "courseScoreMethod": "(A) 類比電路部分 (50%)\n--- 平時電路成果驗收 30%\n--- 期中電路實驗報告 (word 檔) 15%\n--- 上課表現與出缺席 5%\n\n(D) 數位電路部分 (50%)\n--- 數位實驗成果驗收 30%\n--- 數位電路實驗報告 (word 檔) 15%\n--- 上課表現與出缺席 5%",
      "courseInfo": null,
      "lv2Method": "遠距上課"
    }
  }
]
