; addi r1,r0,5
; addi r2,r0,3
; FSW r1,r0,5
; FLW r3,r1,5
; add r4,r2,r1
; addi r5,r1,1
; out r4
; jalr r0			 {r1=5, r2=3, r3=3, r4=8, r5=6, out->8,8,8....}
memory_initialization_radix=2;
memory_initialization_vector=
0010000000100000000000000000010100100000010000000000000000000011,
1001110000000001000000000000010110111100011000010000000000000101,
0011000010000010000010000000000000100000101000010000000000000001,
0000110000000100000000000000000000111000000000000000000000000000,
1001110000000001000100000000010110111100011000010000000000000101,
1001110000000001000100000000010110111100011000010000000000000101,
1001110000000001000100000000010110111100011000010000000000000101,
1001110000000001000100000000010110111100011000010000000000000101,
1001110000000001000100000000010110111100011000010000000000000101,
1001110000000001000100000000010110111100011000010000000000000101,
1001110000000001000100000000010110111100011000010000000000000101,
1001110000000001000100000000010110111100011000010000000000000101;



;001000 00001 00000 00000 00000000101
;001000 00010 00000 00000 00000000011
;100111 00000 00001 00000 00000000101
;101111 00011 00001 00000 00000000101
;001100 00100 00010 00001 00000000000
;001000 00101 00001 00000 00000000001
;000011 00000 00100 00000 00000000000
;001110 00000 00000 00000 00000000000

