`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: USTC ESLAB
// Engineer: Huang Yifan (hyf15@mail.ustc.edu.cn)
// 
// Design Name: RV32I Core
// Module Name: Branch Decision
// Tool Versions: Vivado 2017.4.1
// Description: Decide whether to branch
// 
//////////////////////////////////////////////////////////////////////////////////


//  åŠŸèƒ½è¯´æ˜
    //  åˆ¤æ–­æ˜¯å¦branch
// è¾“å…¥
    // reg1               å¯„å­˜ï¿??1
    // reg2               å¯„å­˜ï¿??2
    // br_type            branchç±»å‹
// è¾“å‡º
    // br                 æ˜¯å¦branch

`include "Parameters.v"   
module BranchDecision(
    input wire [31:0] reg1, reg2,
    input wire [2:0] br_type,
    output reg br
    );

    always@ (*) begin
        case (br_type)
            `BEQ: br = reg1 == reg2 ? 1 : 0;
            `BNE: br = reg1 == reg2 ? 0 : 1;
            `BLT: br = $signed(reg1) < $signed(reg2) ? 1 : 0;
            `BLTU: br = reg1 <= reg2 ? 1 : 0;
            `BGE: br = $signed(reg1) >= $signed(reg2) ? 1 : 0;
            `BGEU: br = reg1 >= reg2 ? 1 : 0;
            default: br = 0;
        endcase
    end

endmodule
