<!DOCTYPE Robei>
<Module Comment="" Parent="0" Height="600" Class="module" Color="#d3d3d3" Width="900" Y="0" File="Current/Read_clock_of_APD.model" X="0" Name="Read_clock_of_APD" Type="module" Parameters="" Include="" Code="&#x9;parameter DELAY=33_333_333;&#xa;&#x9;//parameter DELAY=50; //for test&#xa;&#x9;    &#xa;&#x9;    reg [32:0] cnt_delay;&#xa;&#x9;    reg rst_flag;&#xa;&#x9;    &#xa;&#x9;    always@ (posedge Clk or negedge Rst_n)begin&#xa;&#x9;        if(!Rst_n)begin&#xa;&#x9;            cnt_delay&lt;=32'b0;&#xa;&#x9;            Finish&lt;=0;&#xa;&#x9;        end&#xa;&#x9;        else if(APD_EN)begin&#xa;&#x9;            if(cnt_delay==DELAY)begin&#xa;&#x9;               Finish&lt;=1'b1; &#xa;&#x9;               cnt_delay&lt;=32'b0;&#xa;&#x9;            end&#xa;&#x9;            else begin&#xa;&#x9;                Finish&lt;=1'b0;&#xa;&#x9;                cnt_delay&lt;=cnt_delay+1;&#xa;&#x9;            end                &#xa;&#x9;         end&#xa;&#x9;         else begin&#xa;&#x9;             Finish&lt;=1'b0;&#xa;&#x9;             cnt_delay&lt;=24'b0;&#xa;&#x9;         end&#xa;&#x9;           &#xa;&#x9;    end&#xa;&#x9;">
 <Port Inout="input" Datasize="1" Parent="Read_clock_of_APD" Height="20" Color="#ff0000" Width="20" Y="0.183333" X="-0.0222222" Name="Clk" Datatype="wire" Function="" Side="left"/>
 <Port Inout="input" Datasize="1" Parent="Read_clock_of_APD" Height="20" Color="#ffff00" Width="20" Y="0.383333" X="-0.0222222" Name="Rst_n" Datatype="wire" Function="" Side="left"/>
 <Port Inout="input" Datasize="1" Parent="Read_clock_of_APD" Height="20" Color="#0000ff" Width="20" Y="0.583333" X="-0.0222222" Name="APD_EN" Datatype="wire" Function="" Side="left"/>
 <Port Inout="output" Datasize="1" Parent="Read_clock_of_APD" Height="20" Color="#800080" Width="20" Y="0.316667" X="0.977778" Name="Finish" Datatype="reg" Function="" Side="right"/>
</Module>
