TimeQuest Timing Analyzer report for DE0_NANO
Tue Sep 20 20:31:02 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 14. Slow 1200mV 85C Model Recovery: 'CLOCK_50'
 15. Slow 1200mV 85C Model Removal: 'CLOCK_50'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 29. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 30. Slow 1200mV 0C Model Recovery: 'CLOCK_50'
 31. Slow 1200mV 0C Model Removal: 'CLOCK_50'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 44. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 45. Fast 1200mV 0C Model Recovery: 'CLOCK_50'
 46. Fast 1200mV 0C Model Removal: 'CLOCK_50'
 47. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Board Trace Model Assignments
 59. Input Transition Times
 60. Signal Integrity Metrics (Slow 1200mv 0c Model)
 61. Signal Integrity Metrics (Slow 1200mv 85c Model)
 62. Signal Integrity Metrics (Fast 1200mv 0c Model)
 63. Setup Transfers
 64. Hold Transfers
 65. Recovery Transfers
 66. Removal Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; DE0_NANO                                                           ;
; Device Family      ; Cyclone IV E                                                       ;
; Device Name        ; EP4CE22F17C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ; < 0.1%      ;
;     Processors 7-12        ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                       ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 320.2 MHz ; 250.0 MHz       ; CLOCK_50   ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; CLOCK_50 ; -2.123 ; -42.627         ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; CLOCK_50 ; 0.357 ; 0.000           ;
+----------+-------+-----------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -0.278 ; -0.278             ;
+----------+--------+--------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+----------+-------+--------------------+
; Clock    ; Slack ; End Point TNS      ;
+----------+-------+--------------------+
; CLOCK_50 ; 0.493 ; 0.000              ;
+----------+-------+--------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; CLOCK_50 ; -3.000 ; -33.000                       ;
+----------+--------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                                                                                ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.123 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[9]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.055      ;
; -2.123 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[9]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.055      ;
; -2.123 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[9]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.055      ;
; -2.123 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[9]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.055      ;
; -2.123 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[9]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.055      ;
; -2.123 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[9]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.055      ;
; -2.123 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[9]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.055      ;
; -2.114 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.046      ;
; -2.114 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.046      ;
; -2.114 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.046      ;
; -2.114 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.046      ;
; -2.114 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.046      ;
; -2.114 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.046      ;
; -2.114 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.046      ;
; -2.086 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[8]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.018      ;
; -2.086 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[8]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.018      ;
; -2.086 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[8]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.018      ;
; -2.086 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[8]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.018      ;
; -2.086 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[8]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.018      ;
; -2.086 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[8]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.018      ;
; -2.086 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[8]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.018      ;
; -2.004 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.936      ;
; -2.004 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.936      ;
; -2.004 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.936      ;
; -2.004 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.936      ;
; -2.004 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.936      ;
; -2.004 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.936      ;
; -2.004 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.936      ;
; -1.985 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.917      ;
; -1.985 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.917      ;
; -1.985 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.917      ;
; -1.985 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.917      ;
; -1.985 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.917      ;
; -1.985 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.917      ;
; -1.985 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.917      ;
; -1.978 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.910      ;
; -1.978 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.910      ;
; -1.978 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.910      ;
; -1.978 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.910      ;
; -1.978 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.910      ;
; -1.978 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.910      ;
; -1.978 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.910      ;
; -1.955 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[18] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.887      ;
; -1.955 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[18] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.887      ;
; -1.955 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[18] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.887      ;
; -1.955 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[18] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.887      ;
; -1.955 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[18] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.887      ;
; -1.955 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[18] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.887      ;
; -1.955 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[18] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.887      ;
; -1.923 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.432     ; 2.486      ;
; -1.923 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.432     ; 2.486      ;
; -1.923 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.432     ; 2.486      ;
; -1.923 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.432     ; 2.486      ;
; -1.923 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.432     ; 2.486      ;
; -1.923 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.432     ; 2.486      ;
; -1.923 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.432     ; 2.486      ;
; -1.885 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.817      ;
; -1.885 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.817      ;
; -1.885 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.817      ;
; -1.885 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.817      ;
; -1.885 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.817      ;
; -1.885 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.817      ;
; -1.885 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.817      ;
; -1.879 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.811      ;
; -1.879 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.811      ;
; -1.879 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.811      ;
; -1.879 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.811      ;
; -1.879 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.811      ;
; -1.879 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.811      ;
; -1.879 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.811      ;
; -1.878 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.810      ;
; -1.878 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.810      ;
; -1.878 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.810      ;
; -1.878 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.810      ;
; -1.878 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.810      ;
; -1.878 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.810      ;
; -1.878 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.810      ;
; -1.870 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[9]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|oRESET   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.802      ;
; -1.859 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|oRESET   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.791      ;
; -1.840 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.772      ;
; -1.840 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.772      ;
; -1.840 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.772      ;
; -1.840 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.772      ;
; -1.840 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.772      ;
; -1.840 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.772      ;
; -1.840 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.772      ;
; -1.823 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[8]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|oRESET   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.755      ;
; -1.815 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.747      ;
; -1.815 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.747      ;
; -1.815 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.747      ;
; -1.815 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.747      ;
; -1.815 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.747      ;
; -1.815 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.747      ;
; -1.815 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.747      ;
; -1.798 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[9]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.730      ;
; -1.798 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[9]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.730      ;
; -1.798 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[9]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.730      ;
; -1.798 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[9]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.730      ;
; -1.798 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[9]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.730      ;
; -1.798 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[9]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 2.730      ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                                                                            ;
+-------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                ; To Node                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.357 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[2]         ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[3]         ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[1]         ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[0] ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.360 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.580      ;
; 0.360 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[0]         ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[0]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.580      ;
; 0.363 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 0.597      ;
; 0.395 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[1]         ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.615      ;
; 0.396 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[1]         ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.616      ;
; 0.399 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[2]         ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.619      ;
; 0.468 ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[0] ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.433      ; 1.058      ;
; 0.477 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[18]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.432      ; 1.066      ;
; 0.482 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.432      ; 1.071      ;
; 0.555 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.775      ;
; 0.556 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[13]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[13]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.776      ;
; 0.557 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.777      ;
; 0.557 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.777      ;
; 0.557 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.777      ;
; 0.558 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.778      ;
; 0.558 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.778      ;
; 0.558 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.778      ;
; 0.558 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[15]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.778      ;
; 0.559 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.779      ;
; 0.559 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[14]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[14]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.779      ;
; 0.561 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.781      ;
; 0.562 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.782      ;
; 0.570 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.790      ;
; 0.571 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.791      ;
; 0.572 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[18]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[18]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.792      ;
; 0.579 ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[0] ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.433      ; 1.169      ;
; 0.579 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[2]         ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.799      ;
; 0.585 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[0]         ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.805      ;
; 0.586 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[0]         ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.806      ;
; 0.586 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[0]         ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.806      ;
; 0.591 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[15]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.432      ; 1.180      ;
; 0.638 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[0]         ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_en             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.858      ;
; 0.664 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[3]         ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.884      ;
; 0.688 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[14]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.432      ; 1.277      ;
; 0.693 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[16]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[16]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.913      ;
; 0.701 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[13]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.432      ; 1.290      ;
; 0.710 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[16]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.432      ; 1.299      ;
; 0.721 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[1]         ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_en             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.941      ;
; 0.745 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_en             ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.965      ;
; 0.798 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[3]         ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_en             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.018      ;
; 0.798 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.432      ; 1.387      ;
; 0.815 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.432      ; 1.404      ;
; 0.827 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[2]         ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_en             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.047      ;
; 0.829 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.049      ;
; 0.831 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[13]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.051      ;
; 0.832 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_en             ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.433      ; 1.422      ;
; 0.832 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_en             ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.433      ; 1.422      ;
; 0.832 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_en             ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.433      ; 1.422      ;
; 0.832 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.052      ;
; 0.832 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.052      ;
; 0.832 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.052      ;
; 0.833 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[14]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.053      ;
; 0.844 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[13]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[14]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.064      ;
; 0.845 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.065      ;
; 0.845 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.065      ;
; 0.846 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.066      ;
; 0.846 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[15]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[16]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.066      ;
; 0.846 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[13]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.066      ;
; 0.847 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.067      ;
; 0.847 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.067      ;
; 0.848 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[15]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.068      ;
; 0.848 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.068      ;
; 0.848 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[13]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.068      ;
; 0.848 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.068      ;
; 0.849 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[18]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.069      ;
; 0.850 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.070      ;
; 0.850 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.070      ;
; 0.851 ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[0] ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.433      ; 1.441      ;
; 0.908 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.432      ; 1.497      ;
; 0.932 ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[1] ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.167      ;
; 0.939 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.159      ;
; 0.941 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[14]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.161      ;
; 0.941 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[13]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.161      ;
; 0.942 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.162      ;
; 0.942 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.162      ;
; 0.943 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[14]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[16]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.163      ;
; 0.943 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.163      ;
; 0.944 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.164      ;
; 0.944 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.164      ;
; 0.945 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[14]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.165      ;
; 0.956 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[13]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[16]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.176      ;
; 0.957 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.177      ;
; 0.957 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.177      ;
; 0.958 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[15]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[18]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.178      ;
; 0.958 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[14]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.178      ;
; 0.958 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[13]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.178      ;
; 0.959 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.179      ;
; 0.959 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.179      ;
; 0.960 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.180      ;
; 0.960 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.180      ;
; 0.960 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.180      ;
; 0.962 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.182      ;
; 0.962 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.182      ;
; 0.967 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[16]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.187      ;
; 0.984 ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[1] ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.219      ;
; 1.038 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.432      ; 1.627      ;
+-------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'CLOCK_50'                                                                                                                                                                                 ;
+--------+------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.278 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|oRESET ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 1.210      ;
; 0.077  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|oRESET ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.292      ; 1.210      ;
; 0.077  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|oRESET ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.292      ; 1.210      ;
; 0.077  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|oRESET ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.292      ; 1.210      ;
+--------+------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'CLOCK_50'                                                                                                                                                                                 ;
+-------+------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.493 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|oRESET ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.433      ; 1.083      ;
; 0.493 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|oRESET ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.433      ; 1.083      ;
; 0.493 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|oRESET ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.433      ; 1.083      ;
; 0.863 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|oRESET ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.083      ;
+-------+------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                   ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[16]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[18]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|oRESET         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_en             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[3] ;
; 0.083  ; 0.267        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[1] ;
; 0.083  ; 0.267        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[2] ;
; 0.083  ; 0.267        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[3] ;
; 0.091  ; 0.275        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19]       ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]        ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10]       ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11]       ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12]       ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[13]       ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[14]       ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[15]       ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[16]       ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17]       ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[18]       ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]        ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]        ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]        ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]        ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]        ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]        ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]        ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[8]        ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[9]        ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|oRESET         ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[0]         ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[1]         ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[2]         ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[3]         ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_en             ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[0] ;
; 0.245  ; 0.245        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_univ_bin_counter|r_reg[1]|clk                        ;
; 0.245  ; 0.245        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_univ_bin_counter|r_reg[2]|clk                        ;
; 0.245  ; 0.245        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_univ_bin_counter|r_reg[3]|clk                        ;
; 0.247  ; 0.247        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                                         ;
; 0.253  ; 0.253        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[19]|clk                         ;
; 0.259  ; 0.259        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[0]|clk                          ;
; 0.259  ; 0.259        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[10]|clk                         ;
; 0.259  ; 0.259        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[11]|clk                         ;
; 0.259  ; 0.259        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[12]|clk                         ;
; 0.259  ; 0.259        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[13]|clk                         ;
; 0.259  ; 0.259        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[14]|clk                         ;
; 0.259  ; 0.259        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[15]|clk                         ;
; 0.259  ; 0.259        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[16]|clk                         ;
; 0.259  ; 0.259        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[17]|clk                         ;
; 0.259  ; 0.259        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[18]|clk                         ;
; 0.259  ; 0.259        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[1]|clk                          ;
; 0.259  ; 0.259        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[2]|clk                          ;
; 0.259  ; 0.259        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[3]|clk                          ;
; 0.259  ; 0.259        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[4]|clk                          ;
; 0.259  ; 0.259        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[5]|clk                          ;
; 0.259  ; 0.259        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[6]|clk                          ;
; 0.259  ; 0.259        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[7]|clk                          ;
; 0.259  ; 0.259        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[8]|clk                          ;
; 0.259  ; 0.259        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[9]|clk                          ;
; 0.259  ; 0.259        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|oRESET|clk                           ;
; 0.259  ; 0.259        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_enabler|clk_cnt[0]|clk                           ;
; 0.259  ; 0.259        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_enabler|clk_cnt[1]|clk                           ;
; 0.259  ; 0.259        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_enabler|clk_cnt[2]|clk                           ;
; 0.259  ; 0.259        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_enabler|clk_cnt[3]|clk                           ;
; 0.259  ; 0.259        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_enabler|clk_en|clk                               ;
; 0.259  ; 0.259        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_univ_bin_counter|r_reg[0]|clk                        ;
; 0.263  ; 0.263        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                                           ;
; 0.263  ; 0.263        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                                         ;
; 0.501  ; 0.717        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]        ;
; 0.501  ; 0.717        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10]       ;
; 0.501  ; 0.717        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11]       ;
; 0.501  ; 0.717        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12]       ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 3.093  ; 3.685 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 3.093  ; 3.685 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 0.072  ; 0.385 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 1.034  ; 1.247 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; -0.015 ; 0.272 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 1.034  ; 1.247 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 1.396  ; 1.150  ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -1.934 ; -2.471 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 1.396  ; 1.150  ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 1.166  ; 0.908  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 1.166  ; 0.908  ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 0.244  ; 0.039  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; CLOCK_50   ; 9.302 ; 9.224 ; Rise       ; CLOCK_50        ;
;  LED[0]   ; CLOCK_50   ; 9.302 ; 9.224 ; Rise       ; CLOCK_50        ;
;  LED[1]   ; CLOCK_50   ; 8.398 ; 8.428 ; Rise       ; CLOCK_50        ;
;  LED[4]   ; CLOCK_50   ; 6.141 ; 6.101 ; Rise       ; CLOCK_50        ;
;  LED[5]   ; CLOCK_50   ; 8.487 ; 8.182 ; Rise       ; CLOCK_50        ;
;  LED[6]   ; CLOCK_50   ; 6.453 ; 6.433 ; Rise       ; CLOCK_50        ;
;  LED[7]   ; CLOCK_50   ; 8.351 ; 8.064 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; CLOCK_50   ; 5.936 ; 5.894 ; Rise       ; CLOCK_50        ;
;  LED[0]   ; CLOCK_50   ; 8.332 ; 8.207 ; Rise       ; CLOCK_50        ;
;  LED[1]   ; CLOCK_50   ; 7.738 ; 7.786 ; Rise       ; CLOCK_50        ;
;  LED[4]   ; CLOCK_50   ; 5.936 ; 5.894 ; Rise       ; CLOCK_50        ;
;  LED[5]   ; CLOCK_50   ; 8.264 ; 7.957 ; Rise       ; CLOCK_50        ;
;  LED[6]   ; CLOCK_50   ; 6.230 ; 6.208 ; Rise       ; CLOCK_50        ;
;  LED[7]   ; CLOCK_50   ; 8.133 ; 7.844 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 353.61 MHz ; 250.0 MHz       ; CLOCK_50   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; -1.828 ; -35.665        ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.311 ; 0.000          ;
+----------+-------+----------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; CLOCK_50 ; -0.147 ; -0.147            ;
+----------+--------+-------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; CLOCK_50 ; 0.439 ; 0.000             ;
+----------+-------+-------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; CLOCK_50 ; -3.000 ; -33.000                      ;
+----------+--------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                                                 ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.828 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[9]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.768      ;
; -1.828 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[9]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.768      ;
; -1.828 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[9]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.768      ;
; -1.828 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[9]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.768      ;
; -1.828 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[9]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.768      ;
; -1.828 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[9]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.768      ;
; -1.828 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[9]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.768      ;
; -1.819 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.759      ;
; -1.819 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.759      ;
; -1.819 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.759      ;
; -1.819 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.759      ;
; -1.819 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.759      ;
; -1.819 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.759      ;
; -1.819 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.759      ;
; -1.803 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[8]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.743      ;
; -1.803 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[8]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.743      ;
; -1.803 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[8]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.743      ;
; -1.803 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[8]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.743      ;
; -1.803 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[8]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.743      ;
; -1.803 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[8]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.743      ;
; -1.803 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[8]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.743      ;
; -1.708 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.648      ;
; -1.708 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.648      ;
; -1.708 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.648      ;
; -1.708 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.648      ;
; -1.708 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.648      ;
; -1.708 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.648      ;
; -1.708 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.648      ;
; -1.698 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.638      ;
; -1.698 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.638      ;
; -1.698 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.638      ;
; -1.698 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.638      ;
; -1.698 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.638      ;
; -1.698 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.638      ;
; -1.698 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.638      ;
; -1.692 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.632      ;
; -1.692 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.632      ;
; -1.692 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.632      ;
; -1.692 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.632      ;
; -1.692 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.632      ;
; -1.692 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.632      ;
; -1.692 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.632      ;
; -1.673 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[18] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.613      ;
; -1.673 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[18] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.613      ;
; -1.673 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[18] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.613      ;
; -1.673 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[18] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.613      ;
; -1.673 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[18] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.613      ;
; -1.673 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[18] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.613      ;
; -1.673 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[18] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.613      ;
; -1.643 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.388     ; 2.250      ;
; -1.643 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.388     ; 2.250      ;
; -1.643 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.388     ; 2.250      ;
; -1.643 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.388     ; 2.250      ;
; -1.643 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.388     ; 2.250      ;
; -1.643 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.388     ; 2.250      ;
; -1.643 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.388     ; 2.250      ;
; -1.610 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.550      ;
; -1.610 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.550      ;
; -1.610 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.550      ;
; -1.610 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.550      ;
; -1.610 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.550      ;
; -1.610 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.550      ;
; -1.610 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.550      ;
; -1.605 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.545      ;
; -1.605 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.545      ;
; -1.605 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.545      ;
; -1.605 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.545      ;
; -1.605 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.545      ;
; -1.605 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.545      ;
; -1.605 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.545      ;
; -1.598 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.538      ;
; -1.598 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.538      ;
; -1.598 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.538      ;
; -1.598 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.538      ;
; -1.598 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.538      ;
; -1.598 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.538      ;
; -1.598 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.538      ;
; -1.588 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[9]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|oRESET   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.528      ;
; -1.579 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|oRESET   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.519      ;
; -1.574 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.514      ;
; -1.574 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.514      ;
; -1.574 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.514      ;
; -1.574 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.514      ;
; -1.574 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.514      ;
; -1.574 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.514      ;
; -1.574 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.514      ;
; -1.563 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[8]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|oRESET   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.503      ;
; -1.539 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.479      ;
; -1.539 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.479      ;
; -1.539 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.479      ;
; -1.539 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.479      ;
; -1.539 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.479      ;
; -1.539 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.479      ;
; -1.539 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.479      ;
; -1.518 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[9]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.458      ;
; -1.518 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[9]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.458      ;
; -1.518 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[9]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.458      ;
; -1.518 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[9]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.458      ;
; -1.518 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[9]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.458      ;
; -1.518 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[9]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 2.458      ;
+--------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                             ;
+-------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                ; To Node                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[0] ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[2]         ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[3]         ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[1]         ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.320 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[0]         ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[0]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.519      ;
; 0.323 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 0.536      ;
; 0.353 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[1]         ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.552      ;
; 0.354 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[1]         ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.553      ;
; 0.361 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[2]         ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.560      ;
; 0.427 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[18]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 0.959      ;
; 0.428 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 0.960      ;
; 0.429 ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[0] ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 0.961      ;
; 0.500 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.699      ;
; 0.500 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.699      ;
; 0.501 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[13]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[13]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.700      ;
; 0.502 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.701      ;
; 0.502 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[14]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[14]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.701      ;
; 0.503 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[15]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.702      ;
; 0.504 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.703      ;
; 0.505 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.704      ;
; 0.515 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[18]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[18]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.714      ;
; 0.516 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.715      ;
; 0.521 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[2]         ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.720      ;
; 0.522 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[15]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.054      ;
; 0.527 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[0]         ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.726      ;
; 0.527 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[0]         ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.726      ;
; 0.527 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[0]         ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.726      ;
; 0.534 ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[0] ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.066      ;
; 0.587 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[0]         ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_en             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.787      ;
; 0.592 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[3]         ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.791      ;
; 0.606 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[14]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.138      ;
; 0.616 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[13]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.148      ;
; 0.635 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[16]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[16]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.834      ;
; 0.643 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[16]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.175      ;
; 0.660 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[1]         ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_en             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.860      ;
; 0.678 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_en             ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.878      ;
; 0.701 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.233      ;
; 0.713 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.245      ;
; 0.734 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[3]         ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_en             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.934      ;
; 0.745 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.944      ;
; 0.746 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.945      ;
; 0.746 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[13]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.945      ;
; 0.747 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[14]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.946      ;
; 0.748 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.947      ;
; 0.748 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.947      ;
; 0.750 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.949      ;
; 0.750 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[13]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[14]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.949      ;
; 0.751 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.950      ;
; 0.751 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.950      ;
; 0.752 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[15]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[16]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.951      ;
; 0.753 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.952      ;
; 0.754 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[18]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.953      ;
; 0.754 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[2]         ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_en             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.954      ;
; 0.754 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.953      ;
; 0.756 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_en             ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.288      ;
; 0.756 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_en             ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.288      ;
; 0.756 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_en             ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.288      ;
; 0.757 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.956      ;
; 0.757 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[13]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.956      ;
; 0.758 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[13]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.957      ;
; 0.758 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.957      ;
; 0.759 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[15]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.958      ;
; 0.760 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.959      ;
; 0.761 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.960      ;
; 0.765 ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[0] ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.297      ;
; 0.796 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.328      ;
; 0.834 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.033      ;
; 0.835 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[14]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.034      ;
; 0.836 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[14]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[16]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.035      ;
; 0.837 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.036      ;
; 0.837 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.036      ;
; 0.841 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[13]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.040      ;
; 0.842 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.041      ;
; 0.843 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[14]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.042      ;
; 0.844 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.043      ;
; 0.844 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.043      ;
; 0.845 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.044      ;
; 0.846 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[13]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[16]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.045      ;
; 0.847 ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[1] ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.060      ;
; 0.847 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[14]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.046      ;
; 0.847 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.046      ;
; 0.848 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[15]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[18]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.047      ;
; 0.849 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.048      ;
; 0.850 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.049      ;
; 0.852 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.051      ;
; 0.853 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[13]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.052      ;
; 0.854 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.053      ;
; 0.854 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.053      ;
; 0.856 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.055      ;
; 0.857 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.056      ;
; 0.880 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[16]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.079      ;
; 0.882 ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[1] ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.095      ;
; 0.903 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.435      ;
+-------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'CLOCK_50'                                                                                                                                                                                  ;
+--------+------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.147 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|oRESET ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 1.086      ;
; 0.172  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|oRESET ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.263      ; 1.086      ;
; 0.172  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|oRESET ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.263      ; 1.086      ;
; 0.172  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|oRESET ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.263      ; 1.086      ;
+--------+------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'CLOCK_50'                                                                                                                                                                                  ;
+-------+------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.439 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|oRESET ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 0.971      ;
; 0.439 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|oRESET ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 0.971      ;
; 0.439 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|oRESET ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 0.971      ;
; 0.771 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|oRESET ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.971      ;
+-------+------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                   ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[16]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[18]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|oRESET         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_en             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[3] ;
; 0.091  ; 0.275        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[1] ;
; 0.091  ; 0.275        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[2] ;
; 0.091  ; 0.275        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[3] ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]        ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10]       ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11]       ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12]       ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[13]       ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[14]       ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[15]       ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[16]       ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17]       ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[18]       ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]        ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]        ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]        ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]        ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]        ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]        ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]        ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[8]        ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[9]        ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[0]         ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[1]         ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[2]         ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[3]         ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|oRESET         ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_en             ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[0] ;
; 0.099  ; 0.283        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19]       ;
; 0.251  ; 0.251        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                                         ;
; 0.251  ; 0.251        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_univ_bin_counter|r_reg[1]|clk                        ;
; 0.251  ; 0.251        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_univ_bin_counter|r_reg[2]|clk                        ;
; 0.251  ; 0.251        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_univ_bin_counter|r_reg[3]|clk                        ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[0]|clk                          ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[10]|clk                         ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[11]|clk                         ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[12]|clk                         ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[13]|clk                         ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[14]|clk                         ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[15]|clk                         ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[16]|clk                         ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[17]|clk                         ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[18]|clk                         ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[1]|clk                          ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[2]|clk                          ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[3]|clk                          ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[4]|clk                          ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[5]|clk                          ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[6]|clk                          ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[7]|clk                          ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[8]|clk                          ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[9]|clk                          ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_enabler|clk_cnt[0]|clk                           ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_enabler|clk_cnt[1]|clk                           ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_enabler|clk_cnt[2]|clk                           ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_enabler|clk_cnt[3]|clk                           ;
; 0.257  ; 0.257        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|oRESET|clk                           ;
; 0.257  ; 0.257        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_enabler|clk_en|clk                               ;
; 0.257  ; 0.257        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_univ_bin_counter|r_reg[0]|clk                        ;
; 0.259  ; 0.259        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[19]|clk                         ;
; 0.260  ; 0.260        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                                           ;
; 0.260  ; 0.260        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                                         ;
; 0.501  ; 0.717        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19]       ;
; 0.503  ; 0.719        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]        ;
; 0.503  ; 0.719        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10]       ;
; 0.503  ; 0.719        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11]       ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 2.734 ; 3.192 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 2.734 ; 3.192 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 0.085 ; 0.388 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.982 ; 1.174 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 0.021 ; 0.285 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 0.982 ; 1.174 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 1.242  ; 0.982  ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -1.688 ; -2.105 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 1.242  ; 0.982  ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 1.036  ; 0.766  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 1.036  ; 0.766  ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 0.188  ; -0.032 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; CLOCK_50   ; 8.438 ; 8.296 ; Rise       ; CLOCK_50        ;
;  LED[0]   ; CLOCK_50   ; 8.438 ; 8.296 ; Rise       ; CLOCK_50        ;
;  LED[1]   ; CLOCK_50   ; 7.623 ; 7.553 ; Rise       ; CLOCK_50        ;
;  LED[4]   ; CLOCK_50   ; 5.517 ; 5.406 ; Rise       ; CLOCK_50        ;
;  LED[5]   ; CLOCK_50   ; 7.606 ; 7.193 ; Rise       ; CLOCK_50        ;
;  LED[6]   ; CLOCK_50   ; 5.826 ; 5.755 ; Rise       ; CLOCK_50        ;
;  LED[7]   ; CLOCK_50   ; 7.475 ; 7.073 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; CLOCK_50   ; 5.321 ; 5.211 ; Rise       ; CLOCK_50        ;
;  LED[0]   ; CLOCK_50   ; 7.552 ; 7.377 ; Rise       ; CLOCK_50        ;
;  LED[1]   ; CLOCK_50   ; 7.018 ; 6.971 ; Rise       ; CLOCK_50        ;
;  LED[4]   ; CLOCK_50   ; 5.321 ; 5.211 ; Rise       ; CLOCK_50        ;
;  LED[5]   ; CLOCK_50   ; 7.395 ; 6.982 ; Rise       ; CLOCK_50        ;
;  LED[6]   ; CLOCK_50   ; 5.615 ; 5.544 ; Rise       ; CLOCK_50        ;
;  LED[7]   ; CLOCK_50   ; 7.269 ; 6.867 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; -0.726 ; -12.707        ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.186 ; 0.000          ;
+----------+-------+----------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+----------+-------+--------------------+
; Clock    ; Slack ; End Point TNS      ;
+----------+-------+--------------------+
; CLOCK_50 ; 0.276 ; 0.000              ;
+----------+-------+--------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; CLOCK_50 ; 0.281 ; 0.000             ;
+----------+-------+-------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; CLOCK_50 ; -3.000 ; -41.542                      ;
+----------+--------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                                                ;
+--------+--------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                          ; To Node                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.726 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[9]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.676      ;
; -0.726 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[9]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.676      ;
; -0.726 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[9]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.676      ;
; -0.726 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[9]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.676      ;
; -0.726 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[9]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.676      ;
; -0.726 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[9]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.676      ;
; -0.726 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[9]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.676      ;
; -0.719 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.669      ;
; -0.719 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.669      ;
; -0.719 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.669      ;
; -0.719 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.669      ;
; -0.719 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.669      ;
; -0.719 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.669      ;
; -0.719 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.669      ;
; -0.696 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[8]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.646      ;
; -0.696 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[8]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.646      ;
; -0.696 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[8]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.646      ;
; -0.696 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[8]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.646      ;
; -0.696 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[8]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.646      ;
; -0.696 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[8]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.646      ;
; -0.696 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[8]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.646      ;
; -0.680 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.630      ;
; -0.680 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.630      ;
; -0.680 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.630      ;
; -0.680 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.630      ;
; -0.680 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.630      ;
; -0.680 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.630      ;
; -0.680 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.630      ;
; -0.669 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.619      ;
; -0.669 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.619      ;
; -0.669 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.619      ;
; -0.669 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.619      ;
; -0.669 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.619      ;
; -0.669 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.619      ;
; -0.669 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.619      ;
; -0.668 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.618      ;
; -0.668 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.618      ;
; -0.668 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.618      ;
; -0.668 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.618      ;
; -0.668 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.618      ;
; -0.668 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.618      ;
; -0.668 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.618      ;
; -0.654 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[18] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.604      ;
; -0.654 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[18] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.604      ;
; -0.654 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[18] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.604      ;
; -0.654 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[18] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.604      ;
; -0.654 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[18] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.604      ;
; -0.654 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[18] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.604      ;
; -0.654 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[18] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.604      ;
; -0.617 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.235     ; 1.369      ;
; -0.617 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.235     ; 1.369      ;
; -0.617 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.235     ; 1.369      ;
; -0.617 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.235     ; 1.369      ;
; -0.617 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.235     ; 1.369      ;
; -0.617 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.235     ; 1.369      ;
; -0.617 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.235     ; 1.369      ;
; -0.613 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.563      ;
; -0.613 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.563      ;
; -0.613 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.563      ;
; -0.613 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.563      ;
; -0.613 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.563      ;
; -0.613 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.563      ;
; -0.613 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.563      ;
; -0.607 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.557      ;
; -0.607 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.557      ;
; -0.607 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.557      ;
; -0.607 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.557      ;
; -0.607 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.557      ;
; -0.607 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.557      ;
; -0.607 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.557      ;
; -0.604 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.554      ;
; -0.604 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.554      ;
; -0.604 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.554      ;
; -0.604 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.554      ;
; -0.604 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.554      ;
; -0.604 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.554      ;
; -0.604 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.554      ;
; -0.590 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[9]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|oRESET  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.540      ;
; -0.583 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|oRESET  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.533      ;
; -0.571 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.521      ;
; -0.571 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.521      ;
; -0.571 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.521      ;
; -0.571 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.521      ;
; -0.571 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.521      ;
; -0.571 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.521      ;
; -0.571 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.521      ;
; -0.569 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.519      ;
; -0.569 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.519      ;
; -0.569 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.519      ;
; -0.569 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.519      ;
; -0.569 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.519      ;
; -0.569 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.519      ;
; -0.569 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.519      ;
; -0.560 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[8]  ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|oRESET  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.510      ;
; -0.553 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[16] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.503      ;
; -0.553 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[16] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.503      ;
; -0.553 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[16] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.503      ;
; -0.553 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[16] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.503      ;
; -0.553 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[16] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.503      ;
; -0.553 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[16] ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.503      ;
+--------+--------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                             ;
+-------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                ; To Node                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[2]         ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[3]         ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[1]         ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[0] ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.189 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.318      ;
; 0.193 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[0]         ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[0]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.314      ;
; 0.208 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[1]         ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.329      ;
; 0.208 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[1]         ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.329      ;
; 0.208 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[2]         ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.329      ;
; 0.241 ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[0] ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.236      ; 0.561      ;
; 0.256 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[18]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.235      ; 0.575      ;
; 0.263 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.235      ; 0.582      ;
; 0.296 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.417      ;
; 0.297 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[13]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[13]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[0] ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.236      ; 0.617      ;
; 0.298 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[14]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[14]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[15]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.421      ;
; 0.304 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[18]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[18]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.426      ;
; 0.309 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[2]         ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.430      ;
; 0.315 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[0]         ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.436      ;
; 0.315 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[0]         ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.436      ;
; 0.316 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[0]         ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.437      ;
; 0.328 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[15]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.235      ; 0.647      ;
; 0.332 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[0]         ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_en             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.453      ;
; 0.356 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[3]         ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.477      ;
; 0.366 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[16]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[16]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.487      ;
; 0.378 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[1]         ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_en             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.499      ;
; 0.381 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[14]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.235      ; 0.700      ;
; 0.383 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[16]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.235      ; 0.702      ;
; 0.390 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_en             ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.511      ;
; 0.392 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[13]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.235      ; 0.711      ;
; 0.419 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[3]         ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_en             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.540      ;
; 0.434 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[2]         ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_en             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.555      ;
; 0.443 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_en             ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.236      ; 0.763      ;
; 0.443 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_en             ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.236      ; 0.763      ;
; 0.443 ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_en             ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.236      ; 0.763      ;
; 0.445 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.566      ;
; 0.446 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[13]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.567      ;
; 0.446 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.567      ;
; 0.446 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.235      ; 0.765      ;
; 0.447 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[14]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.568      ;
; 0.455 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[13]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[14]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.576      ;
; 0.456 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.577      ;
; 0.457 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[15]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[16]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.578      ;
; 0.458 ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[0] ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.236      ; 0.778      ;
; 0.458 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[18]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.579      ;
; 0.458 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[13]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.579      ;
; 0.459 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[13]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.580      ;
; 0.459 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.580      ;
; 0.459 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.235      ; 0.778      ;
; 0.459 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.580      ;
; 0.460 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[15]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.581      ;
; 0.460 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.581      ;
; 0.460 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.581      ;
; 0.493 ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[1] ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.622      ;
; 0.508 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.629      ;
; 0.509 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[14]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.630      ;
; 0.509 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.630      ;
; 0.510 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.631      ;
; 0.510 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[14]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[16]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.631      ;
; 0.511 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[13]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.632      ;
; 0.511 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.235      ; 0.830      ;
; 0.512 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.633      ;
; 0.512 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.633      ;
; 0.513 ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[1] ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.642      ;
; 0.513 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.634      ;
; 0.513 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[14]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.634      ;
; 0.515 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[16]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.636      ;
; 0.521 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.642      ;
; 0.521 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[13]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[16]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.642      ;
; 0.522 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[14]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.643      ;
; 0.522 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.643      ;
; 0.523 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[15]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[18]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.644      ;
; 0.523 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.644      ;
; 0.523 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.644      ;
; 0.524 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.645      ;
; 0.524 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[13]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.645      ;
; 0.525 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11]       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.646      ;
; 0.525 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.646      ;
; 0.526 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.647      ;
; 0.526 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]        ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.647      ;
; 0.572 ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[3] ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.701      ;
+-------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'CLOCK_50'                                                                                                                                                                                 ;
+-------+------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.276 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|oRESET ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 0.674      ;
; 0.467 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|oRESET ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.154      ; 0.674      ;
; 0.467 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|oRESET ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.154      ; 0.674      ;
; 0.467 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|oRESET ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.154      ; 0.674      ;
+-------+------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'CLOCK_50'                                                                                                                                                                                  ;
+-------+------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.281 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|oRESET ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.236      ; 0.601      ;
; 0.281 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|oRESET ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.236      ; 0.601      ;
; 0.281 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|oRESET ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.236      ; 0.601      ;
; 0.480 ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|oRESET ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.601      ;
+-------+------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                   ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[16]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[18]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|oRESET         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_en             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[3] ;
; -0.255 ; -0.071       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[1] ;
; -0.255 ; -0.071       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[2] ;
; -0.255 ; -0.071       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[3] ;
; -0.251 ; -0.067       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[19]       ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|oRESET         ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_en             ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|univ_bin_counter:Inst_univ_bin_counter|r_reg[0] ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]        ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10]       ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11]       ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12]       ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[13]       ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[14]       ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[15]       ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[16]       ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[17]       ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[18]       ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[1]        ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[2]        ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[3]        ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[4]        ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[5]        ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[6]        ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[7]        ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[8]        ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[9]        ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[0]         ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[1]         ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[2]         ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|clk_enabler:Inst_clk_enabler|clk_cnt[3]         ;
; -0.075 ; -0.075       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_univ_bin_counter|r_reg[1]|clk                        ;
; -0.075 ; -0.075       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_univ_bin_counter|r_reg[2]|clk                        ;
; -0.075 ; -0.075       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_univ_bin_counter|r_reg[3]|clk                        ;
; -0.071 ; -0.071       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[19]|clk                         ;
; -0.051 ; -0.051       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                                         ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[0]|clk                          ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[10]|clk                         ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[11]|clk                         ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[12]|clk                         ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[13]|clk                         ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[14]|clk                         ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[15]|clk                         ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[16]|clk                         ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[17]|clk                         ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[18]|clk                         ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[1]|clk                          ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[2]|clk                          ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[3]|clk                          ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[4]|clk                          ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[5]|clk                          ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[6]|clk                          ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[7]|clk                          ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[8]|clk                          ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|Cont[9]|clk                          ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_Reset_Delay|oRESET|clk                           ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_enabler|clk_cnt[0]|clk                           ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_enabler|clk_cnt[1]|clk                           ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_enabler|clk_cnt[2]|clk                           ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_enabler|clk_cnt[3]|clk                           ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_clk_enabler|clk_en|clk                               ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Inst_top_level|Inst_univ_bin_counter|r_reg[0]|clk                        ;
; -0.039 ; -0.039       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                                           ;
; -0.039 ; -0.039       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                                         ;
; 0.825  ; 1.041        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[0]        ;
; 0.825  ; 1.041        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[10]       ;
; 0.825  ; 1.041        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[11]       ;
; 0.825  ; 1.041        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|Reset_Delay:Inst_clk_Reset_Delay|Cont[12]       ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 1.729  ; 2.590 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 1.729  ; 2.590 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; -0.033 ; 0.557 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.599  ; 1.097 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; -0.089 ; 0.508 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 0.599  ; 1.097 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 0.821  ; 0.307  ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -1.084 ; -1.920 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 0.821  ; 0.307  ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.700  ; 0.165  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 0.700  ; 0.165  ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 0.087  ; -0.366 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; CLOCK_50   ; 5.412 ; 5.565 ; Rise       ; CLOCK_50        ;
;  LED[0]   ; CLOCK_50   ; 5.412 ; 5.565 ; Rise       ; CLOCK_50        ;
;  LED[1]   ; CLOCK_50   ; 4.853 ; 5.014 ; Rise       ; CLOCK_50        ;
;  LED[4]   ; CLOCK_50   ; 3.599 ; 3.619 ; Rise       ; CLOCK_50        ;
;  LED[5]   ; CLOCK_50   ; 5.281 ; 5.109 ; Rise       ; CLOCK_50        ;
;  LED[6]   ; CLOCK_50   ; 3.761 ; 3.805 ; Rise       ; CLOCK_50        ;
;  LED[7]   ; CLOCK_50   ; 5.203 ; 5.035 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; CLOCK_50   ; 3.479 ; 3.496 ; Rise       ; CLOCK_50        ;
;  LED[0]   ; CLOCK_50   ; 4.866 ; 4.975 ; Rise       ; CLOCK_50        ;
;  LED[1]   ; CLOCK_50   ; 4.490 ; 4.648 ; Rise       ; CLOCK_50        ;
;  LED[4]   ; CLOCK_50   ; 3.479 ; 3.496 ; Rise       ; CLOCK_50        ;
;  LED[5]   ; CLOCK_50   ; 5.152 ; 4.976 ; Rise       ; CLOCK_50        ;
;  LED[6]   ; CLOCK_50   ; 3.632 ; 3.672 ; Rise       ; CLOCK_50        ;
;  LED[7]   ; CLOCK_50   ; 5.077 ; 4.905 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.123  ; 0.186 ; -0.278   ; 0.281   ; -3.000              ;
;  CLOCK_50        ; -2.123  ; 0.186 ; -0.278   ; 0.281   ; -3.000              ;
; Design-wide TNS  ; -42.627 ; 0.0   ; -0.278   ; 0.0     ; -41.542             ;
;  CLOCK_50        ; -42.627 ; 0.000 ; -0.278   ; 0.000   ; -41.542             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 3.093 ; 3.685 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 3.093 ; 3.685 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 0.085 ; 0.557 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 1.034 ; 1.247 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 0.021 ; 0.508 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 1.034 ; 1.247 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 1.396  ; 1.150  ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -1.084 ; -1.920 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 1.396  ; 1.150  ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 1.166  ; 0.908  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 1.166  ; 0.908  ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 0.244  ; 0.039  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; CLOCK_50   ; 9.302 ; 9.224 ; Rise       ; CLOCK_50        ;
;  LED[0]   ; CLOCK_50   ; 9.302 ; 9.224 ; Rise       ; CLOCK_50        ;
;  LED[1]   ; CLOCK_50   ; 8.398 ; 8.428 ; Rise       ; CLOCK_50        ;
;  LED[4]   ; CLOCK_50   ; 6.141 ; 6.101 ; Rise       ; CLOCK_50        ;
;  LED[5]   ; CLOCK_50   ; 8.487 ; 8.182 ; Rise       ; CLOCK_50        ;
;  LED[6]   ; CLOCK_50   ; 6.453 ; 6.433 ; Rise       ; CLOCK_50        ;
;  LED[7]   ; CLOCK_50   ; 8.351 ; 8.064 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; CLOCK_50   ; 3.479 ; 3.496 ; Rise       ; CLOCK_50        ;
;  LED[0]   ; CLOCK_50   ; 4.866 ; 4.975 ; Rise       ; CLOCK_50        ;
;  LED[1]   ; CLOCK_50   ; 4.490 ; 4.648 ; Rise       ; CLOCK_50        ;
;  LED[4]   ; CLOCK_50   ; 3.479 ; 3.496 ; Rise       ; CLOCK_50        ;
;  LED[5]   ; CLOCK_50   ; 5.152 ; 4.976 ; Rise       ; CLOCK_50        ;
;  LED[6]   ; CLOCK_50   ; 3.632 ; 3.672 ; Rise       ; CLOCK_50        ;
;  LED[7]   ; CLOCK_50   ; 5.077 ; 4.905 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LED[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[7]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[2]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[3]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[0]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[1]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[0]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[1]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; LED[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; LED[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; LED[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; LED[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; LED[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; LED[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LED[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LED[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; LED[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 676      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 676      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 4        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 4        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 15    ; 15   ;
; Unconstrained Output Ports      ; 6     ; 6    ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Tue Sep 20 20:31:00 2022
Info: Command: quartus_sta DE0_NANO -c DE0_NANO
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DE0_NANO.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.123
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.123       -42.627 CLOCK_50 
Info (332146): Worst-case hold slack is 0.357
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.357         0.000 CLOCK_50 
Info (332146): Worst-case recovery slack is -0.278
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.278        -0.278 CLOCK_50 
Info (332146): Worst-case removal slack is 0.493
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.493         0.000 CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -33.000 CLOCK_50 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.828
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.828       -35.665 CLOCK_50 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.311         0.000 CLOCK_50 
Info (332146): Worst-case recovery slack is -0.147
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.147        -0.147 CLOCK_50 
Info (332146): Worst-case removal slack is 0.439
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.439         0.000 CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -33.000 CLOCK_50 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.726
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.726       -12.707 CLOCK_50 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.186         0.000 CLOCK_50 
Info (332146): Worst-case recovery slack is 0.276
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.276         0.000 CLOCK_50 
Info (332146): Worst-case removal slack is 0.281
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.281         0.000 CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -41.542 CLOCK_50 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4652 megabytes
    Info: Processing ended: Tue Sep 20 20:31:02 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


