```yaml
# SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause)
%YAML 1.2
---
$id: http://devicetree.org/schemas/fpga/xlnx,pr-decoupler.yaml#
$schema: http://devicetree.org/meta-schemas/core.yaml#

title: Xilinx LogiCORE 部分重构解耦器/AXI关断管理软核

maintainers:
  - Nava Kishore Manne <nava.kishore.manne@amd.com>

allOf:
  - $ref: fpga-bridge.yaml#

description: |
  Xilinx LogiCORE 部分重构(PR)解耦器管理一个或多个解耦器/FPGA桥。控制器可以解耦/禁用这些桥，以阻止信号变化通过桥传输。控制器还可以耦合/启用这些桥，允许数据正常通过桥传输。
  Xilinx LogiCORE 动态功能交换(DFX) AXI关断管理软核与Xilinx LogiCORE pr-decoupler兼容。动态功能交换AXI关断管理器阻止AXI流量通过桥。当可重构分区正在进行动态重构时，控制器安全地处理AXI4MM和AXI4-Lite接口，防止由于DFX中断AXI事务而导致的系统死锁。
  请参阅本目录中的fpga-region.txt和fpga-bridge.txt文件，了解通用绑定部分和使用方法。

properties:
  compatible:
    oneOf:
      - items:
          - const: xlnx,pr-decoupler-1.00
          - const: xlnx,pr-decoupler
      - items:
          - const: xlnx,dfx-axi-shutdown-manager-1.00
          - const: xlnx,dfx-axi-shutdown-manager

  reg:
    maxItems: 1

  clocks:
    maxItems: 1

  clock-names:
    items:
      - const: aclk

required:
  - compatible
  - reg
  - clocks
  - clock-names

unevaluatedProperties: false

examples:
  - |
    fpga-bridge@100000450 {
      compatible = "xlnx,pr-decoupler-1.00", "xlnx,pr-decoupler";
      reg = <0x10000045 0x10>;
      clocks = <&clkc 15>;
      clock-names = "aclk";
    };
```

这段文本描述了一个Xilinx LogiCORE的部分重构解耦器（Partial Reconfig Decoupler）和AXI关断管理软核的设备树绑定定义。它用于管理FPGA中的部分重构流程，并确保在动态重构过程中系统的稳定性和安全性。
