<?xml version="1.0" encoding="UTF-8"?>
<spirit:component xmlns:xilinx="http://www.xilinx.com" xmlns:spirit="http://www.spiritconsortium.org/XMLSchema/SPIRIT/1685-2009" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance">
  <spirit:vendor>user.org</spirit:vendor>
  <spirit:library>user</spirit:library>
  <spirit:name>interface_DAC8551</spirit:name>
  <spirit:version>1.1</spirit:version>
  <spirit:busInterfaces>
    <spirit:busInterface>
      <spirit:name>reset</spirit:name>
      <spirit:busType spirit:vendor="xilinx.com" spirit:library="signal" spirit:name="reset" spirit:version="1.0"/>
      <spirit:abstractionType spirit:vendor="xilinx.com" spirit:library="signal" spirit:name="reset_rtl" spirit:version="1.0"/>
      <spirit:slave/>
      <spirit:portMaps>
        <spirit:portMap>
          <spirit:logicalPort>
            <spirit:name>RST</spirit:name>
          </spirit:logicalPort>
          <spirit:physicalPort>
            <spirit:name>reset</spirit:name>
          </spirit:physicalPort>
        </spirit:portMap>
      </spirit:portMaps>
    </spirit:busInterface>
  </spirit:busInterfaces>
  <spirit:model>
    <spirit:views>
      <spirit:view>
        <spirit:name>xilinx_anylanguagesynthesis</spirit:name>
        <spirit:displayName>Synthesis</spirit:displayName>
        <spirit:envIdentifier>:vivado.xilinx.com:synthesis</spirit:envIdentifier>
        <spirit:language>Verilog</spirit:language>
        <spirit:modelName>interface_DAC16bits</spirit:modelName>
        <spirit:fileSetRef>
          <spirit:localName>xilinx_anylanguagesynthesis_view_fileset</spirit:localName>
        </spirit:fileSetRef>
        <spirit:parameters>
          <spirit:parameter>
            <spirit:name>viewChecksum</spirit:name>
            <spirit:value>b9f26523</spirit:value>
          </spirit:parameter>
        </spirit:parameters>
      </spirit:view>
      <spirit:view>
        <spirit:name>xilinx_anylanguagebehavioralsimulation</spirit:name>
        <spirit:displayName>Simulation</spirit:displayName>
        <spirit:envIdentifier>:vivado.xilinx.com:simulation</spirit:envIdentifier>
        <spirit:language>Verilog</spirit:language>
        <spirit:modelName>interface_DAC16bits</spirit:modelName>
        <spirit:fileSetRef>
          <spirit:localName>xilinx_anylanguagebehavioralsimulation_view_fileset</spirit:localName>
        </spirit:fileSetRef>
        <spirit:parameters>
          <spirit:parameter>
            <spirit:name>viewChecksum</spirit:name>
            <spirit:value>b9f26523</spirit:value>
          </spirit:parameter>
        </spirit:parameters>
      </spirit:view>
      <spirit:view>
        <spirit:name>xilinx_xpgui</spirit:name>
        <spirit:displayName>UI Layout</spirit:displayName>
        <spirit:envIdentifier>:vivado.xilinx.com:xgui.ui</spirit:envIdentifier>
        <spirit:fileSetRef>
          <spirit:localName>xilinx_xpgui_view_fileset</spirit:localName>
        </spirit:fileSetRef>
        <spirit:parameters>
          <spirit:parameter>
            <spirit:name>viewChecksum</spirit:name>
            <spirit:value>f92e9879</spirit:value>
          </spirit:parameter>
        </spirit:parameters>
      </spirit:view>
    </spirit:views>
    <spirit:ports>
      <spirit:port>
        <spirit:name>clk_in</spirit:name>
        <spirit:wire>
          <spirit:direction>in</spirit:direction>
          <spirit:wireTypeDefs>
            <spirit:wireTypeDef>
              <spirit:typeName>std_logic</spirit:typeName>
              <spirit:viewNameRef>xilinx_anylanguagesynthesis</spirit:viewNameRef>
              <spirit:viewNameRef>xilinx_anylanguagebehavioralsimulation</spirit:viewNameRef>
            </spirit:wireTypeDef>
          </spirit:wireTypeDefs>
        </spirit:wire>
      </spirit:port>
      <spirit:port>
        <spirit:name>audio_in0</spirit:name>
        <spirit:wire>
          <spirit:direction>in</spirit:direction>
          <spirit:vector>
            <spirit:left spirit:format="long">15</spirit:left>
            <spirit:right spirit:format="long">0</spirit:right>
          </spirit:vector>
          <spirit:wireTypeDefs>
            <spirit:wireTypeDef>
              <spirit:typeName>std_logic_vector</spirit:typeName>
              <spirit:viewNameRef>xilinx_anylanguagesynthesis</spirit:viewNameRef>
              <spirit:viewNameRef>xilinx_anylanguagebehavioralsimulation</spirit:viewNameRef>
            </spirit:wireTypeDef>
          </spirit:wireTypeDefs>
        </spirit:wire>
      </spirit:port>
      <spirit:port>
        <spirit:name>SCLK</spirit:name>
        <spirit:wire>
          <spirit:direction>out</spirit:direction>
          <spirit:wireTypeDefs>
            <spirit:wireTypeDef>
              <spirit:typeName>reg</spirit:typeName>
              <spirit:viewNameRef>xilinx_anylanguagesynthesis</spirit:viewNameRef>
              <spirit:viewNameRef>xilinx_anylanguagebehavioralsimulation</spirit:viewNameRef>
            </spirit:wireTypeDef>
          </spirit:wireTypeDefs>
        </spirit:wire>
      </spirit:port>
      <spirit:port>
        <spirit:name>sync</spirit:name>
        <spirit:wire>
          <spirit:direction>out</spirit:direction>
          <spirit:wireTypeDefs>
            <spirit:wireTypeDef>
              <spirit:typeName>reg</spirit:typeName>
              <spirit:viewNameRef>xilinx_anylanguagesynthesis</spirit:viewNameRef>
              <spirit:viewNameRef>xilinx_anylanguagebehavioralsimulation</spirit:viewNameRef>
            </spirit:wireTypeDef>
          </spirit:wireTypeDefs>
        </spirit:wire>
      </spirit:port>
      <spirit:port>
        <spirit:name>audio_out</spirit:name>
        <spirit:wire>
          <spirit:direction>out</spirit:direction>
          <spirit:wireTypeDefs>
            <spirit:wireTypeDef>
              <spirit:typeName>reg</spirit:typeName>
              <spirit:viewNameRef>xilinx_anylanguagesynthesis</spirit:viewNameRef>
              <spirit:viewNameRef>xilinx_anylanguagebehavioralsimulation</spirit:viewNameRef>
            </spirit:wireTypeDef>
          </spirit:wireTypeDefs>
        </spirit:wire>
      </spirit:port>
      <spirit:port>
        <spirit:name>nv_echantillon1</spirit:name>
        <spirit:wire>
          <spirit:direction>in</spirit:direction>
          <spirit:wireTypeDefs>
            <spirit:wireTypeDef>
              <spirit:typeName>std_logic</spirit:typeName>
              <spirit:viewNameRef>xilinx_anylanguagesynthesis</spirit:viewNameRef>
              <spirit:viewNameRef>xilinx_anylanguagebehavioralsimulation</spirit:viewNameRef>
            </spirit:wireTypeDef>
          </spirit:wireTypeDefs>
        </spirit:wire>
      </spirit:port>
      <spirit:port>
        <spirit:name>reset</spirit:name>
        <spirit:wire>
          <spirit:direction>in</spirit:direction>
          <spirit:wireTypeDefs>
            <spirit:wireTypeDef>
              <spirit:typeName>std_logic</spirit:typeName>
              <spirit:viewNameRef>xilinx_anylanguagesynthesis</spirit:viewNameRef>
              <spirit:viewNameRef>xilinx_anylanguagebehavioralsimulation</spirit:viewNameRef>
            </spirit:wireTypeDef>
          </spirit:wireTypeDefs>
        </spirit:wire>
      </spirit:port>
      <spirit:port>
        <spirit:name>LDAC</spirit:name>
        <spirit:wire>
          <spirit:direction>out</spirit:direction>
          <spirit:wireTypeDefs>
            <spirit:wireTypeDef>
              <spirit:typeName>reg</spirit:typeName>
              <spirit:viewNameRef>xilinx_anylanguagesynthesis</spirit:viewNameRef>
              <spirit:viewNameRef>xilinx_anylanguagebehavioralsimulation</spirit:viewNameRef>
            </spirit:wireTypeDef>
          </spirit:wireTypeDefs>
        </spirit:wire>
      </spirit:port>
    </spirit:ports>
  </spirit:model>
  <spirit:fileSets>
    <spirit:fileSet>
      <spirit:name>xilinx_anylanguagesynthesis_view_fileset</spirit:name>
      <spirit:file>
        <spirit:name>DAC16bits.v</spirit:name>
        <spirit:fileType>verilogSource</spirit:fileType>
        <spirit:userFileType>CHECKSUM_b9f26523</spirit:userFileType>
      </spirit:file>
    </spirit:fileSet>
    <spirit:fileSet>
      <spirit:name>xilinx_anylanguagebehavioralsimulation_view_fileset</spirit:name>
      <spirit:file>
        <spirit:name>DAC16bits.v</spirit:name>
        <spirit:fileType>verilogSource</spirit:fileType>
      </spirit:file>
    </spirit:fileSet>
    <spirit:fileSet>
      <spirit:name>xilinx_xpgui_view_fileset</spirit:name>
      <spirit:file>
        <spirit:name>xgui/interface_DAC8551_v1_1.tcl</spirit:name>
        <spirit:fileType>tclSource</spirit:fileType>
        <spirit:userFileType>CHECKSUM_f92e9879</spirit:userFileType>
        <spirit:userFileType>XGUI_VERSION_2</spirit:userFileType>
      </spirit:file>
    </spirit:fileSet>
  </spirit:fileSets>
  <spirit:description>interface_DAC16bits_v1_1</spirit:description>
  <spirit:parameters>
    <spirit:parameter>
      <spirit:name>Component_Name</spirit:name>
      <spirit:value spirit:resolve="user" spirit:id="PARAM_VALUE.Component_Name" spirit:order="1">interface_DAC8551_v1_0</spirit:value>
    </spirit:parameter>
  </spirit:parameters>
  <spirit:vendorExtensions>
    <xilinx:coreExtensions>
      <xilinx:supportedFamilies>
        <xilinx:family xilinx:lifeCycle="Production">zynq</xilinx:family>
        <xilinx:family xilinx:lifeCycle="Production">azynq</xilinx:family>
      </xilinx:supportedFamilies>
      <xilinx:taxonomies>
        <xilinx:taxonomy>/UserIP</xilinx:taxonomy>
      </xilinx:taxonomies>
      <xilinx:displayName>interface_DAC16bits_v1_1</xilinx:displayName>
      <xilinx:definitionSource>package_project</xilinx:definitionSource>
      <xilinx:xpmLibraries>
        <xilinx:xpmLibrary>XPM_CDC</xilinx:xpmLibrary>
        <xilinx:xpmLibrary>XPM_FIFO</xilinx:xpmLibrary>
        <xilinx:xpmLibrary>XPM_MEMORY</xilinx:xpmLibrary>
      </xilinx:xpmLibraries>
      <xilinx:coreRevision>13</xilinx:coreRevision>
      <xilinx:upgrades>
        <xilinx:canUpgradeFrom>user.org:user:interface_DAC8551:1.0</xilinx:canUpgradeFrom>
      </xilinx:upgrades>
      <xilinx:coreCreationDateTime>2019-05-15T21:41:52Z</xilinx:coreCreationDateTime>
      <xilinx:tags>
        <xilinx:tag xilinx:name="nopcore"/>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@54de59d0_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3da0dbd0_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@a3d6287_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@214d8d3e_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@aa9b25c_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6199411f_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@11155813_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@161955c1_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@7ed4a43_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@69cef1d5_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@7e5df480_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@620ba79e_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@419f59dc_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@349d4e8a_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6af725c4_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@69f4460d_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@53991405_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@4b6f0897_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@28d6e752_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@644668bf_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@5ed24c81_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@12ef9f8a_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@13c3aef7_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@a5927bb_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@73bb8300_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@4f72762e_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@5ed5ed30_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@18890fa_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@7cc81d4d_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@694bb0c5_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@747bfd37_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@535953b9_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@73c07b17_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@2fb0f228_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3327f4a4_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@b9f231f_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3274d73d_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3063d7db_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@13baf034_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6e50713c_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3a5c4717_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@23089485_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@47a5bdae_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@7d14a741_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@2f98a4ed_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@16a43de7_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@33f63d27_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@50aee1ba_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@23dc3c84_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@514ba269_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@48c873c1_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@36c6bac9_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@45228cf4_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@56587838_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@41297e0e_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@4ac4a559_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@fa8c440_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6aa718fa_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3889cbd1_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3c305d47_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@11d37768_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@483a7af5_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@f288aab_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@64ff48a7_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@7a2b511b_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1bbba2a8_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6d58f08f_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@23f85c63_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3cdb398e_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1427a55d_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@258a856f_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@21e43942_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@45bc2b49_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6f61c9b5_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6bb71fbb_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@51da88a7_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@465e262d_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3a0a8889_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@dd99090_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@28fa091d_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@10f071d1_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@735fa546_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@2ab31d7f_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@549e3657_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@23fdb4fe_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6532791b_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@747ddb3a_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@62500d80_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@44e77c2_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6cde7cb1_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@66adbb85_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@2aca5440_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3a47f02_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@341c4500_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@7f3997d_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@555a22f9_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@403c33c6_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@2ed1aab6_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@699f4953_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@520bb709_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1d12765b_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@10aceb06_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3cec4d3d_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@7be267f7_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1189abfe_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6ec01662_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@71a69766_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@38bc0817_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@439a7d75_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@4d73d05a_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6bdcf307_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3d3a60f8_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@7015751_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@655901e1_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@72d3a262_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@c9836a3_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@34417ba3_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@2f43a87b_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6d402fb4_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@396a1c5f_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@446fd354_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@7e00793c_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@11c1e1b2_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1219198f_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3aafd8c2_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@7fcb87f3_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@67f31b44_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@717269df_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1587987b_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@70f94584_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@710a76ce_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@5c38ab9f_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@e3629af_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6d2122f9_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1c3a5766_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@531a9f7d_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3410f6c8_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@61944471_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@2b5cbb0c_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@56b4f584_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1bd1cd58_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@7fde5298_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1e77f0ea_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@4444b4f7_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1a035b2b_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@35e3dc82_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3b7b6179_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@769f8c7b_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@2fc17ffd_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@2b82bdb_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@59dab66_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@635e87f_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@49db14d0_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@e5419f3_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@9bda6a0_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@4a154dca_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@17861360_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@7d3e3210_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@70031243_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@579f00c2_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@14d54545_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@705dbbb7_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@505c126a_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@702dbc39_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6b83af77_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@38b244e7_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@52213d5a_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@7f564631_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6f79c59f_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@2944d2ce_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@75597d54_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@77a80cad_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3fe8689a_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@397a9c3f_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@78a1b8aa_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@79a1ae91_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@18841e3d_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1579ca2d_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3494e839_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@745b381a_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6aa87283_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@64b2df17_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6264de4e_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@26e92d35_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@611990de_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@4b3277bb_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@4300214c_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@987a5a3_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@40bd114a_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@195e4c70_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@4350ce11_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@55272cd9_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@5e4478cf_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@9499f48_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@4154d7a7_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@10da20e1_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@fa2f6ed_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@29018c8c_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@591e664b_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@260a087d_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6083bfda_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@2b5354b1_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@20ad8580_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@e7af22f_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1a9fb755_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1ebd34e5_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@645adc9f_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6076e8f1_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6862b9c9_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@945816d_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@32b2f87c_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@2ec9b126_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@2c577b56_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3f4241cf_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@4c282915_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@289bfb25_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@2f30fa8d_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@23e23b00_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3ba88caf_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@2b73375_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@4543d7a1_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@2f326560_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1740522c_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@f780d55_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1f584e91_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@57d4f27f_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@4fc94699_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3c69e4df_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@753e176f_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3849088b_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@21c7ffa1_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@2334432_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@561d329d_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@75d84a98_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@4a3de8cb_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6bb5b1a1_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@2d5dfe7f_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@ca6c41_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@5ba10fd_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@61718c9e_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@7ffe5a51_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@61a0169e_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@24f5822e_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@2f22cb7e_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@79cfa970_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@ea23189_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@4d013d19_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6fe5a883_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@17453b5d_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@5c3e4268_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@145b76e6_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@7b28b336_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@5b7c341f_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@7c878921_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@7e667af_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@758a1a0_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@66504583_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3bb2af9_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@44d16c7e_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@533a9eb7_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@2c951191_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@f3bb20b_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3f66ffe0_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6c4e220e_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@317264db_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@67c116f8_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@77d4287f_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@71459033_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3ff1ee5e_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@5b6065fc_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@37b14f27_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@4dc9a6ab_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3d664ad5_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@551da12f_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1dbc3608_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@5d25d830_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3029870b_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@2fa35c1a_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@2e0fc1d3_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@7ec8c832_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@41a4b0a9_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@65b89904_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@49810cff_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1ba3fd76_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@4677a478_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@686f630d_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@14415c24_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6cfd776f_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6d97fdb0_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@398497c8_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@36e2c6f2_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@543ec5b7_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@38fa2b4f_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@21859c69_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@69f7bbc_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6ac4b989_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3315779c_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@10f38a93_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@76677833_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@2f2c55d5_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@40aac041_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1851ee4a_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@55ddfe9_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@78f703f0_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1ff5da41_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@4bb97456_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@fce814d_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@4679043_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@11736c11_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@25cd43a9_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@25357745_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6a503658_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@31cdf71d_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6856913f_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@53ce8f2c_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6ff3c50e_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@6ee57ca9_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@78269f04_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@522b03d2_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@4c9637c6_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@4a870401_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@64e9b3ee_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@72a9160f_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@5f5427f9_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@14868d42_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1f3bee19_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@831bfa3_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@223b2305_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@4a614ff0_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@38c5cf55_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1c507f93_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@2fc0a837_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3186e25_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@46423471_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@5ff9044c_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@5834ebab_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@1a3cbc1b_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@54baff25_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@796f5370_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@18a7b577_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@7bd45408_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@56acee3d_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@7698f10d_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@148bd944_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@7adf4a72_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@3c9c7d44_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@370157a5_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@19c6bda1_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@74309022_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@b40ed8_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@7a9b979a_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@40e3b7c1_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@4324d61c_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
        <xilinx:tag xilinx:name="ui.data.coregen.dd@7ce95c52_ARCHIVE_LOCATION">/home/nicolas/vivado/vivado/FPGA_xilinx/ip_repo/dac</xilinx:tag>
      </xilinx:tags>
    </xilinx:coreExtensions>
    <xilinx:packagingInfo>
      <xilinx:xilinxVersion>2018.3</xilinx:xilinxVersion>
      <xilinx:checksum xilinx:scope="busInterfaces" xilinx:value="dc98b60a"/>
      <xilinx:checksum xilinx:scope="fileGroups" xilinx:value="e7877074"/>
      <xilinx:checksum xilinx:scope="ports" xilinx:value="c6f94a54"/>
      <xilinx:checksum xilinx:scope="parameters" xilinx:value="ea00b002"/>
    </xilinx:packagingInfo>
  </spirit:vendorExtensions>
</spirit:component>
