<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7k160tffg676-2L" LaunchTime="1705242360" LaunchIncrCheckpoint="$PSRCDIR/utils_1/imports/synth_1/Top_module.dcp">
  <File Type="PA-TCL" Name="Top_module.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="Top_module_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="Top_module_reports.tcl"/>
  <File Type="RDS-RDS" Name="Top_module.vds"/>
  <File Type="RDS-UTIL" Name="Top_module_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="Top_module_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="Top_module.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="Top_module_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="Top_module_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/ip/cover_blk_mem/cover_blk_mem.xci">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/DL/logisim_evolution_workspace/lab7/DisplayNumber/verilog/gates/AND_GATE.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../logisim_evolution_workspace/lab7/DisplayNumber/verilog/gates/AND_GATE.v"/>
        <Attr Name="ImportTime" Val="1699783045"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/DL/logisim_evolution_workspace/lab7/DisplayNumber/verilog/gates/AND_GATE_3_INPUTS.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../logisim_evolution_workspace/lab7/DisplayNumber/verilog/gates/AND_GATE_3_INPUTS.v"/>
        <Attr Name="ImportTime" Val="1699783045"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/DL/logisim_evolution_workspace/lab7/DisplayNumber/verilog/gates/AND_GATE_4_INPUTS.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../logisim_evolution_workspace/lab7/DisplayNumber/verilog/gates/AND_GATE_4_INPUTS.v"/>
        <Attr Name="ImportTime" Val="1699783045"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/DL/FPGA-project-STG/STG/Framework/DisplayNumber.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../STG/Framework/DisplayNumber.v"/>
        <Attr Name="ImportTime" Val="1699783045"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/DL/FPGA-project-STG/STG/Framework/DisplaySync.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../STG/Framework/DisplaySync.v"/>
        <Attr Name="ImportTime" Val="1699783045"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/DL/FPGA-project-STG/STG/Code/FSM.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../STG/Code/FSM.v"/>
        <Attr Name="ImportTime" Val="1705238804"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/DL/lab5-8/lab7/Mux4to1b1.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../lab5-8/lab7/Mux4to1b1.v"/>
        <Attr Name="ImportTime" Val="1699783045"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/DL/lab5-8/lab7/Mux4to1b4.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../lab5-8/lab7/Mux4to1b4.v"/>
        <Attr Name="ImportTime" Val="1699783045"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/DL/FPGA-project-STG/STG/Framework/MyMC14495.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../STG/Framework/MyMC14495.v"/>
        <Attr Name="ImportTime" Val="1699783045"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/DL/logisim_evolution_workspace/lab7/DisplayNumber/verilog/gates/OR_GATE.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../logisim_evolution_workspace/lab7/DisplayNumber/verilog/gates/OR_GATE.v"/>
        <Attr Name="ImportTime" Val="1699783045"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/DL/logisim_evolution_workspace/lab7/DisplayNumber/verilog/gates/OR_GATE_3_INPUTS.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../logisim_evolution_workspace/lab7/DisplayNumber/verilog/gates/OR_GATE_3_INPUTS.v"/>
        <Attr Name="ImportTime" Val="1699783045"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/DL/logisim_evolution_workspace/lab7/DisplayNumber/verilog/gates/OR_GATE_4_INPUTS.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../logisim_evolution_workspace/lab7/DisplayNumber/verilog/gates/OR_GATE_4_INPUTS.v"/>
        <Attr Name="ImportTime" Val="1699783045"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/DL/FPGA-project-STG/STG/Code/background.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../STG/Code/background.v"/>
        <Attr Name="ImportTime" Val="1705203620"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/DL/lab5-8/lab7/clkdiv.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../lab5-8/lab7/clkdiv.v"/>
        <Attr Name="ImportTime" Val="1699783308"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/DL/FPGA-project-STG/STG/Framework/clkdiv_25MHz.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../STG/Framework/clkdiv_25MHz.v"/>
        <Attr Name="ImportTime" Val="1704182190"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/DL/FPGA-project-STG/STG/Code/cover.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../STG/Code/cover.v"/>
        <Attr Name="ImportTime" Val="1705203876"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/DL/FPGA-project-STG/STG/Code/health.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../STG/Code/health.v"/>
        <Attr Name="ImportTime" Val="1705242351"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/DL/FPGA-project-STG/STG/Code/hecatia.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../STG/Code/hecatia.v"/>
        <Attr Name="ImportTime" Val="1705231690"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/DL/FPGA-project-STG/STG/Code/judge_collision.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../STG/Code/judge_collision.v"/>
        <Attr Name="ImportTime" Val="1705233439"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/DL/FPGA-project-STG/STG/Framework/keyboard.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../STG/Framework/keyboard.v"/>
        <Attr Name="ImportTime" Val="1705237652"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/DL/FPGA-project-STG/STG/Code/laser.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../STG/Code/laser.v"/>
        <Attr Name="ImportTime" Val="1705224775"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/DL/FPGA-project-STG/STG/Code/moon.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../STG/Code/moon.v"/>
        <Attr Name="ImportTime" Val="1705226317"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/DL/FPGA-project-STG/STG/Framework/music_room.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../STG/Framework/music_room.v"/>
        <Attr Name="ImportTime" Val="1704964008"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/DL/FPGA-project-STG/STG/Code/player.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../STG/Code/player.v"/>
        <Attr Name="ImportTime" Val="1705233647"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/DL/FPGA-project-STG/STG/Code/success.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../STG/Code/success.v"/>
        <Attr Name="ImportTime" Val="1705207346"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/DL/FPGA-project-STG/STG/Framework/vgac.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../STG/Framework/vgac.v"/>
        <Attr Name="ImportTime" Val="1705124222"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/DL/FPGA-project-STG/STG/Code/top.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../STG/Code/top.v"/>
        <Attr Name="ImportTime" Val="1705238719"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/DL/FPGA-project-STG/Rom Process/moon/moon.coe">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Rom Process/moon/moon.coe"/>
        <Attr Name="ImportTime" Val="1704270494"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/DL/FPGA-project-STG/Rom Process/hecatia/hecatia.coe">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Rom Process/hecatia/hecatia.coe"/>
        <Attr Name="ImportTime" Val="1704543816"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/DL/FPGA-project-STG/Rom Process/player/player.coe">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Rom Process/player/player.coe"/>
        <Attr Name="ImportTime" Val="1704272348"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/DL/FPGA-project-STG/Rom Process/laser/laser.coe">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Rom Process/laser/laser.coe"/>
        <Attr Name="ImportTime" Val="1704272861"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/DL/FPGA-project-STG/Rom Process/background/background.coe">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Rom Process/background/background.coe"/>
        <Attr Name="ImportTime" Val="1705204432"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/DL/FPGA-project-STG/Rom Process/gameover/gameover.coe">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Rom Process/gameover/gameover.coe"/>
        <Attr Name="ImportTime" Val="1704959015"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/DL/FPGA-project-STG/Rom Process/cover/cover.coe">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Rom Process/cover/cover.coe"/>
        <Attr Name="ImportTime" Val="1704958885"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/DL/FPGA-project-STG/Rom Process/success/success.coe">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Rom Process/success/success.coe"/>
        <Attr Name="ImportTime" Val="1704959113"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/DL/FPGA-project-STG/Rom Process/playerhit/playerhit.coe">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Rom Process/playerhit/playerhit.coe"/>
        <Attr Name="ImportTime" Val="1705150439"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/DL/FPGA-project-STG/Rom Process/cover/sky.coe">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Rom Process/cover/sky.coe"/>
        <Attr Name="ImportTime" Val="1705214309"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="Top_module"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1" RelGenDir="$PGENDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/Code/constraint.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../STG/Code/constraint.xdc"/>
        <Attr Name="ImportTime" Val="1705229032"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1" RelGenDir="$PGENDIR/utils_1">
    <Filter Type="Utils"/>
    <File Path="$PSRCDIR/utils_1/imports/synth_1/Top_module.dcp">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedInSteps" Val="synth_1"/>
        <Attr Name="AutoDcp" Val="1"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2023"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="player_dist_mem"/>
  <BlockFileSet Type="BlockSrcs" Name="hecatia_dist_mem"/>
  <BlockFileSet Type="BlockSrcs" Name="moon_dist_mem"/>
  <BlockFileSet Type="BlockSrcs" Name="laser_dist_mem"/>
  <BlockFileSet Type="BlockSrcs" Name="background_blk_mem"/>
  <BlockFileSet Type="BlockSrcs" Name="playerhit_dist_mem"/>
  <BlockFileSet Type="BlockSrcs" Name="success_blk_mem"/>
</GenRun>
