2術來製作，然而其製作面積小，速度慢。大面積製作模具可使用雷射干涉技術或是商業用
半導體製程技術來製作，然其成本高昂。目前的矽基底模仁，多半還是利用半導體製程中
之stepper進行黃光微影方式製作，其線寬約為400nm左右。因此，本研究將提供一低成本且
大面積製作模具之技術。本技術主要結合兩種技術：(1) 對矽基模板側向蝕刻技術，使微米
級之結構透由蝕刻縮小為奈米級結構，而結構間間隙仍為微米級 (2) 精密設備技術，利用
精密定位技術，將模板上奈米結構重覆轉印至奈米壓印模具上，使間隙達到奈米級，如圖
一所示。
圖一 奈米結構重覆轉印至奈米壓印模具
4.研究方法
4-1乾式蝕刻 製作奈米壓印之矽基模板
本實驗採用反應式離子蝕刻(Reactive Ion Etch；RIE)技術。為了使乾式蝕刻能夠同時有
高選擇性、非等向性蝕刻、及較高的蝕刻速率等優點，便發展出RIE技術。RIE同時包含了
物理蝕刻和化學蝕刻。雖然RIE技術主要利用在非等向性蝕刻，然而，透由製程參數：如壓
力與RF Power等，仍會造成側向蝕刻，達成奈米級模板之製作。本實驗中矽的乾式蝕刻，
是以SF6為蝕刻氣體。
4-2濕式蝕刻製作奈米壓印之矽基模板
本實驗的矽基底模仁主要是透由黃光微影製程定義線寬，受限於光罩限制，最小限寬
只能達到400nm左右。依照目前希望達到的100nm，確實還有一段努力的空間。因此，本實
驗透由乾式蝕刻與濕式蝕刻兩種方式，進行模仁線寬縮小的研究。單晶矽非等向性蝕刻，
與其晶格結構與晶格面有關。在非等向蝕刻時，不同的晶格面所得之蝕刻速率並不相同。
在單晶矽中，最常被提及的有三個面，包含{100}、{110}及{111}，在(100)矽晶圓上，若
方型光罩的邊與{110}方向平行，由於矽的晶格結構，則蝕刻洞口的側邊為{111}且於底面
成一固定的54.7°，因此，此法並無法得到垂直於底面之蝕刻側面；在(110)矽晶圓，同時方
型光罩的邊與{110}方向平行，則蝕刻洞的側面為{111}面且垂直於底面。然而，此側面的
蝕刻速率極慢，並無法透由過蝕刻得到奈米級的結構。為了得到垂直之蝕刻側面及利用過
蝕刻得到奈米級結構，可以使用(100)矽晶圓並使光罩圖形的邊與{100}的邊平行。如同乾式
蝕刻中二氧化矽層圖型化之步驟，利用S1818、BOE(6:1)及微影製程來進行二氧化矽層圖型
化。以氧化矽層當遮罩來進行KOH蝕刻。我們使用的KOH溶液為30%wt(45%wt KOH:DI
water = 2:1)加熱到80℃。完成蝕刻後，以BOE去除二氧化矽層，完成模板製作。
4-3元件結構與製程
4須先於基板旋轉塗佈一層PMMA高分子層。步驟A為模仁對準基板，並施加壓力使模仁與
基板完全接合。在模仁與基板兩者完全接合後，須加熱至PMMA高分子層之玻璃轉換溫度，
95℃。此接合狀態維持六分鐘後，便可降溫脫模，致使金屬轉印於基底上頭。
5、結果與討論
5.1 乾式蝕刻
二氧化矽層透由微影製程及BOE 蝕刻可形成RIE蝕刻遮罩層，其蝕刻後如圖九所示。
為加速RIE蝕刻製程，已過蝕刻使遮罩層尺寸小於光罩尺寸。透由控制蝕刻時間，相同光罩
尺寸可得到相同的遮罩尺寸。RIE乾式蝕刻結果如圖七所示。無庸置疑地，利用乾式蝕刻可
使矽結構縮小至奈米尺寸。然而，我們亦發現即使蝕刻面積只有2cm ×2cm，仍會有蝕刻不
均勻的現象發生。圖七及圖八顯示在同一片基板上的不同位置，其蝕刻尺寸的差異可達
560nm。
圖七 BOE 蝕刻後之二氧化矽層
(光罩為5μm 寬)
圖八 RIE 側向蝕刻結果
(光罩尺寸為5μm)
5.2 濕式蝕刻
一開始我們先用線寬3um、週期5um的模板來測試側向的蝕刻速率。結果顯示，經過40
秒的KOH蝕刻，寬度尺寸由起始之光罩尺寸2.19μm (如圖九所示)縮小為0.42μm (如圖十所
示)，其側向蝕刻率約為0.04μm/sec。首先我們以0.3um為目標。第一步須確認BOE 後的二
氧化矽遮罩層尺寸的均勻性。經由光學顯微鏡(OM)量測單一試片的左、中、右尺寸，其結
果如圖十一及圖十二所示(僅顯示左與右兩邊)。此OM結果顯示，二氧化矽遮罩層的尺寸均
落在1.36μm至1.50μm的範圍。尺寸上的差異包括了OM量測上的誤差，用肉眼觀察亦無法
看出其尺寸上的差異，因此我們視遮罩層尺寸在試片面積中是均勻的。經過KOH溶液蝕刻
(36秒)，去除遮罩層後，利用OM量測矽線型結構尺寸，其結果如圖十三所示。結果顯示，
寬度尺寸的確縮小至0.3μm左右。我們亦利用SEM做尺寸量測，量測結果為0.31μm(如圖十
四所示)。
6圖十五 KOH 蝕刻前 圖十六 KOH 蝕刻後
5.3 元件製作結果
首先，利用反應性離子蝕刻機(Reactive Ion Etching 簡稱RIE)，將基底結構上PMMA
去除，轉印金屬當做一遮罩金屬如圖四所示。將被金屬遮罩住的PMMA區域去除。
PMMA乾式蝕刻參數為RF功率 200W、壓力10 mTorr、 O2流量5sccm。PMMA乾式蝕
刻後，進行蝕刻TiN金屬薄膜，蝕刻參數RF功率 50W 、壓力25mTorr 、SF6流量
100sccm。蝕刻時間為5min。金屬乾式蝕刻後，便可進BOE(Buffer Oxide Etch)濕式蝕
刻二氧化矽層製程。本蝕刻目的為建構出TiN懸浮結構。二氧化矽層厚度為400nm，
BOE濕式蝕刻二氧化矽的蝕刻速率為100nm/min，而BOE對於TiN的蝕刻則低於對二氧
化矽的蝕刻速率。蝕刻時間為一分鐘，蝕刻深度為100nm。BOE濕式蝕刻後，便可利
用丙酮(ACETONE)去除殘留的PMMA層，最後，用異丙醇(Isopropyl alcohol)與清水清洗即
可完成懸浮結構。圖十七a.b為此懸浮結構之SEM圖。此結構尺寸分別為有寬度(W)480nm
與600nm兩種，長度(L)有1μm 2μm、3μm、4μm。
圖十七 TiN 架橋式懸浮結構 SEM Bridge 寬度 w 600nm 長度 L為 3μm薄膜厚度 50nm
5.4 薄膜應力量測
金屬薄膜鍍層時，容易在金屬薄膜內產生殘留應力，此殘留應力將會使基底上的金屬
薄膜屬於拉伸或壓縮狀態，結果使基底產生應變而彎曲。此彎曲即稱為翹曲現象。根據參
考文獻所提的Stoney方程式如式子(1)，藉由此金屬薄膜曲率半徑可計算出薄膜的平均應
力。
8縮小模具線寬部份，乾式蝕刻RIE 可確實達到奈米級的結構。但是由於均勻性的問題，
較難達成100nm線寬之要求。可能改善方式為由電漿均勻性較佳的設備來進行蝕刻。溼式
蝕刻KOH方面，均勻性較RIE 佳，亦應能達到100nm尺寸的要求。但是由於受限於蝕刻速
率快，因此蝕刻時間較難受控制。目前以100nm為目標時，很難製作連續的奈米級線狀結
構。我們可以降低蝕刻時KOH溶液溫度，來降低蝕刻速率。
奈米級繼電器方面，現階段實驗已成功利用奈米壓印製程來製作奈米級繼電器之金屬
懸浮結構。並且充分利用奈米壓印技術特點，可以大量的製作此金屬懸浮結構。金屬薄膜
之殘留應力，已透由公式計算以及相關實驗，將各類項參數建立起來，以利未來在結構設
計有更完整之數據。
參考文獻
[1]. Weon Wi Jang, “NEMS switch with 30 nm-thick beam and 20 nm-thick air-gap for high
density non-volatile memory applications “Solid-State Electronics 52 (2008) 1578–1583
[2]. Weon Wi Jang,”Fabrication and characterization of a nanoelectromec hanical switch
with 15-nm-thick suspension air gap” APPLIED PHYSICS LETTERS 92, 103110, 2008
[3]. Xiang WF “Nanoelectromechanical torsion switchof low operation voltage for
nonvolatilememory application” APPLIED PHYSICS LETTERS 6, 193113, 2010
[4]. S. Y. Chou, P.-R. Krauss, and P. -J. Renstrom, “Imprint Lithography with 25-nanometer
Resolution,”Science, Vol. 272, pp.85-87, 1996.
[5]. S.-Y. Chou, P.-R. Krauss, “Imprint Lithography with Sub-10 nm Feature Size and High
Throughput,”Microelectronic Engineering, Vol.35, pp.237-240, 1997.
[6]. M. Colburn, S. Johnson, M. Stewart,, S. Damle, T. Bailey, B. Choi, M. Wedlake, T.
Michaelson, S.V. Sreenivasan, J. Ekerdt, and C. G. Willson, “Step and Flash Imprint
Lithography: A New Approach to High-Resultion Patterning,”Proc. SPIE, Vol. 3676,
pp.379-389, 1999.
[7]. S.Y. Chou, P. R. Krauss, and P. J. Renstrom, “Nanoimprint Lithography”, Journal Vacuum 
and Science Technology B, 14(6):4129-4133, 1996,
[8]. Y.C. Lee and C.-Y Chui, “Micro-/nano-lithographybased on the contact transfer of thin film
and mask  embedded etching”, Journal of Micromecanicsand Microengineering, 18,075013, 
2008
[9]. 弗羅伊德”薄膜材料---應力、缺陷的形成與表面演化”p71~p80
[10].原著：Hong Xiao 譯者：羅正忠, 張鼎張, "半導體製程技術導論," 台灣培生教育出
版股份有限公司出版社, 2007.
[11].曾繁根,“微機電系統技術與應用,”第3-2節,儀器科技研究中心,2005.
2無
四、建議
台灣參加的論文數逐年都在增加，應積極爭取主辦此重要大型會議，提高台灣
在此領域的曝光度。
五、攜回資料名稱及內容
Program Guide 及 研討會論文 CD 各一份
六、其他
98年度專題研究計畫研究成果彙整表 
計畫主持人：張元震 計畫編號：98-2218-E-224-009- 
計畫名稱：應用奈米壓印與金屬轉印技術於製作奈米級繼電器 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 1 1 100%  
研討會論文 2 1 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 2 2 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 1 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
 
