# ğŸ…¿ï¸ Projet Parking SystÃ¨me Modulable (PSM)

Ce projet implÃ©mente un systÃ¨me de gestion de parking intelligent, modulaire et connectÃ©. Il repose sur une architecture distribuÃ©e combinant intelligence artificielle, systÃ¨mes temps rÃ©el et logique cÃ¢blÃ©e/programmable.

## ğŸ‘¥ Ã‰quipe Projet
* **FALDA Andy**
* **CAUQUIL Vincent**
* **ES-SRIEJ Youness**
* **CLERVILLE Annabelle**

---

## ğŸ—ï¸ Architecture Globale

Le systÃ¨me fonctionne sur un rÃ©seau local dÃ©diÃ© oÃ¹ les diffÃ©rents modules communiquent via le protocole **MQTT**.

* **Cerveau (BeagleY-AI)** : Serveur central, traitement d'image (OCR), Dashboard Web.
* **Point d'entrÃ©e (STM32)** : Gestion des accÃ¨s RFID, IHM tactile, capteurs environnementaux.
* **Actionneurs (FPGA)** : ContrÃ´le matÃ©riel bas niveau (BarriÃ¨res, Moteurs) via un SoC RISC-V sous Linux.

### ğŸŒ Configuration RÃ©seau (Adressage Statique)

Tous les pÃ©riphÃ©riques sont connectÃ©s sur le mÃªme sous-rÃ©seau. Le serveur MQTT est hÃ©bergÃ© sur la BeagleY-AI.

| Module | RÃ´le | Adresse IP |
| :--- | :--- | :--- |
| **BeagleY-AI** | Serveur / Broker MQTT / Web | `192.168.78.2` |
| **STM32 (RFID)** | ContrÃ´le d'accÃ¨s & UI | `192.168.78.3` |
| **FPGA (Nexys A7)** | Pilotage BarriÃ¨res (SoC Linux) | `192.168.78.10` |

---

## ğŸ“‚ Structure du DÃ©pÃ´t

```text
â”œâ”€â”€ gateware/                # Code et configuration FPGA
â”‚   â””â”€â”€ fpga/                # Sources Verilog/LiteX pour le SoC RISC-V
â”œâ”€â”€ hardware/                # Conception MÃ©canique et Ã‰lectronique
â”‚   â”œâ”€â”€ model3D/             # Fichiers CAO (Onshape) : BarriÃ¨res, supports
â”‚   â””â”€â”€ pcb-designs/         # SchÃ©mas Ã©lectroniques
â”œâ”€â”€ software/                # Code source des diffÃ©rents modules
â”‚   â”œâ”€â”€ sw-BBY-camera/       # Python : OpenCV/Tesseract + Serveur Web
â”‚   â”œâ”€â”€ sw-FPGA-barrieres/   # C/Linux : Driver moteurs barriÃ¨res
â”‚   â”œâ”€â”€ sw-STM32-ascenseur/  # C/Zephyr : Gestion de l'ascenseur
â”‚   â””â”€â”€ sw-STM32-rfid/       # C/Zephyr : Gestion RFID RC522 + Ã‰cran tactile
â””â”€â”€ references/              # Documentation et datasheets
```

---

## ğŸ”§ DÃ©tails des Modules

### 1. BeagleY-AI (Le Cerveau)
* **OS** : Linux
* **Langages** : Python
* **FonctionnalitÃ©s** :
    * **Reconnaissance de plaques (LAPI)** : Utilisation d'OpenCV pour le traitement d'image et Tesseract (OCR) pour la lecture.
    * **Serveur Web** : Interface de supervision (Dashboard) en HTML/CSS pour visualiser le flux vidÃ©o et l'Ã©tat du parking.
    * **Logique de contrÃ´le** : Validation des plaques via un systÃ¨me de vote (3 images consÃ©cutives).

### 2. STM32F746 Discovery (L'EntrÃ©e Physique)
* **OS** : Zephyr RTOS
* **Langage** : C
* **FonctionnalitÃ©s** :
    * **RFID (SPI)** : Lecture des badges via module RC522. Envoi des UID via MQTT (`RFID/ID`).
    * **Interface Homme-Machine** : Ã‰cran tactile pour feedback utilisateur (UNLOCK/DENY).
    * **Gestion Ã‰clairage** : Capteur de luminositÃ© (photo-rÃ©sistance) et pilotage relais 12V.
    * **Modes SpÃ©ciaux** : Badge "MaÃ®tre" pour accÃ¨s maintenance et forÃ§age mode Ã©co.

### 3. FPGA Nexys A7-100T (Le ContrÃ´le Moteur)
* **Architecture** : SoC Custom (LiteX + VexRiscv)
* **OS EmbarquÃ©** : Linux (Buildroot)
* **FonctionnalitÃ©s** :
    * **Gestion BarriÃ¨res** : Pilotage de drivers moteurs pas-Ã -pas.
    * **ConnectivitÃ©** : Liaison Ethernet hardware mappÃ©e via AXI.
    * **Commande** : RÃ©ception des ordres `open/close` via MQTT et traduction en signaux moteurs.

---

## ğŸš€ Installation et DÃ©marrage

### PrÃ©-requis
* **STM32** : Environnement Zephyr RTOS installÃ© (`west`).
* **BeagleY-AI** : Python 3, `paho-mqtt`, `opencv-python`, `pytesseract`.
* **FPGA** : Vivado et Toolchain LiteX/RISC-V.

### Instructions Rapides
1. **RÃ©seau** : Configurer le routeur ou le switch pour le sous-rÃ©seau `192.168.78.x`.
2. **BeagleY-AI** : Lancer le script principal dans `software/sw-BBY-camera`.
3. **STM32** : Compiler et flasher le firmware :
   ```bash
   west build -b stm32f746g_disco software/sw-STM32-rfid
   west flash
   ```
4. **FPGA** : Charger le bitstream situÃ© dans `gateware/fpga/v3-test-autorun` et dÃ©marrer le noyau Linux via TFTP ou SD.

---

## ğŸ“š RÃ©fÃ©rences
Pour plus de dÃ©tails techniques, consulter le document : `references/Projet_CAUQUIL_FALDA_CLERVILLE_ES-SRIEJ.pdf`
