# 2025_1_laboratorio_logica_digital
Esquemas produzidos durante a ministração da disciplina "Prática em Lógica Digital", na USP, campus São Carlos (ano de 2025).

Uso do ambiente de programação, para FPGA, Quartus Web Edition 24.1 64 bits, além das placas Cyclone IV E (DE2_115) e Cyclone V (DE0_CV) no laboratório usado durante os experimentos.

As aulas são amparelhadas à [ementa oficial da disciplina](https://uspdigital.usp.br/jupiterweb/obterDisciplina?sgldis=SSC0109&codcur=55041&codhab=0)

[Site para auxílio das aulas 5, 6, 7, 8, 10, 11 e 12](https://coertvonk.com/inquiries/computer-math/math-operations-using-gates-30710)

Planilha de pinagem (autoria): Arthur Alexandre Santos Santana (e-mail institucional: a.santana@usp.br)
