### 7.9

____

1.每个DRAM芯片中的位被划分为d个超单元（supercell），每个超单元包含w个DRAM单元。一个d×w的DRAM存储总共存储了dw位的信息。

2.超单元以矩形阵列的形式组织，有r行和c列，其中rc=d。每个超单元都有一个地址形式为（i，j）的标识，其中i表示行，j表示列。

3.每个DRAM芯片都连接到一些电路，称为内存控制器，可以一次传输w位到每个DRAM芯片，也可以从每个DRAM芯片中传输w位。要读取超单元（i，j）的内容，内存控制器将行地址i发送给DRAM，然后是列地址j。

4.DRAM通过将超单元（i，j）的内容发送回控制器来响应。行地址i被称为RAS（行访问脉冲）请求，列地址j被称为CAS（列访问脉冲）请求。请注意，RAS和CAS请求共享相同的DRAM地址引脚。

