



library IEEE;
use IEEE.STD_LOGIC_1164.ALL;



entity prueba_tx is
    Port ( ready,rdrf_clr : in STD_LOGIC;
           tx_data : in STD_LOGIC_VECTOR (7 downto 0); --- en esta señal llega los bytes de la terminal y de los switches de la fpga
           clk : in STD_LOGIC;
           clr : in STD_LOGIC;
           txd : out STD_LOGIC;
           shift1:out std_logic;
           tdre : out STD_LOGIC);
end prueba_tx;

architecture Behavioral of prueba_tx is

type estado is (mark,start,delay,shift,stop);
signal present_state: estado:=mark;

signal txbuff: std_logic_vector ( 9 downto 0 );

signal reset_cuenta: boolean:=false; -- señal para resetear la cuenta del timepo de bit 2600
signal baud_count: boolean; -- solo es una bandera que se activa cuando se llega a 2600
signal bit_time: integer range 0 to 2600; --tiempo de bit

signal bit_count,aux: integer range 0 to 9; -- cuenta numero de bits
signal bit_tx: boolean; -- bandera de byte transmitido
signal bit_tx_process: boolean; -- bandera byte en proceso de transmision

signal no_variable,simon,fin,limpia: boolean; --booleanos
                                              --no_variable: setea los bits transimitdos a cero,
                                              --carga el bit de paro e inicio, y carga tx_data en tx_buffer.
                                              
                                              --simon: se usa para contar los bits transmitidos, y para hacer el shift de txbuffer 
                                              
                                              --fin es solo otro valor booleano para el estado de stop, ya que usa un contador independiente.
                                              --limpia, setea en cero el contador que usa para el estado de stop.
signal tiempo: integer range 0 to 2600; --tiempo de bit








begin



--------------Definimos maquina de estados----------------
process (clr)
    begin 
        if (clr='1') then 
        present_state <= mark;
--        no_variable<=true;
        
        
        elsif (rising_edge (clk))then
         
            CASE present_state IS
            
            when mark =>
            if ready='1' or rdrf_clr='1' then -- rdrf_clr1 se usa para enviar rx_data
            present_state<=start;             -- ya que no puede usarse el boton ready
            end if;                           -- usa rdrf_clr, que inidca que finalizo la recepición.
                                              --asi puede usarse la misma señal y la misma maquina
                                              --para diferentes fuentes de infromacion
                
                
            when start=>
            
            
            present_state<=delay;
            
                
            when delay =>
                
            
                
                if ( bit_tx and baud_count) then -- se cumple bit_count=8 y el bit de stop ya incluido en el shift
              present_state<=stop;
              
               elsif ( baud_count ) then -- se cumple bit_count=8 y el bit de stop ya incluido en el shift
              present_state<=shift;
              end if;
              
  
            
                
            when shift => 
            
             present_state <= delay;
         

             when stop =>
             
             if fin then
             present_state<=mark;
             end if;
            
              
             
      
            end CASE;
       end if;
end process;
        
---------------------------------------------------
process (present_state)
    begin
        case present_state is
        
            WHEN mark =>
            
      
            tdre<='1';
            txd<=txbuff(9);
            shift1<='0';
            no_variable<=true;
            
            
             simon<=false;
                 
            
        
               
               
            WHEN start =>
            
              txd<=txbuff(0); --mantener timepo de bit
              tdre<='0';
              reset_cuenta <= true; 
              shift1<='0';
                  no_variable<=true;
                  
                 
             simon<=false;
             
       
                
            WHEN delay =>
               
                txd<=txbuff(0); --bit START  mantener timepo de bit
                tdre<='0';-- Indica que la transmisión empezó           
              reset_cuenta <= false;
              
              no_variable<=false;
             simon<=false;
              
              shift1<='0';
              
              limpia<=true;



            WHEN shift =>
            
             
--              
               
              txd<=txbuff(0); --bit a transmitir
              tdre<='0';
              shift1<='1';
              reset_cuenta <= true;
              
              simon<=true;
              no_variable<=false;

        
               when stop =>
            
             txd<=txbuff(9); --bit de paro
             tdre<='0';
             shift1<='0';
             no_variable<=true;
             simon<=false;
             
             limpia<=false;
             
            
             
          
              
               
        end case;
end process;

------END MAQUINA DE ESTADOS--------


--contador
process (clk)
    begin 
        
        if (rising_edge(clk)) then 
            
            if reset_cuenta then  --tiempo de bit
            bit_time <= 0;
            
            else 
            bit_time <= bit_time + 1;
            end if;
            
       end if;
       
       end process;
       
-------cuenta de bits transmitidos e inicializacion del buffer chipocludo-------       
       
 caca:      process (no_variable,simon)
       begin
      
       if (rising_edge(clk)) then 
       

       if(no_variable) then
       bit_count<=0;
       txbuff<="1000000000"; --se cargan los valores de bit de inicio y bit de stop.
        txbuff( 8 downto 1)<=tx_data( 7 downto 0); --se cargan los valores de los switches al buffer de transmision
      
       
       elsif(simon) then
      bit_count<=bit_count+1; -- se cuentan los bits transmitidos.
      
       txbuff(7 downto 0) <=txbuff(8 downto 1);  --se desplaza para ser transmitido
               
       end if;
       end if;
       end process caca;
                   
-------segundo contador, se usa para stop-----

process (clk)
    begin 
        
        if (rising_edge(clk)) then 
            
            if limpia then  ---contador de estado stop
            tiempo <= 0;
            
            else 
            tiempo <= tiempo + 1;
            end if;
            
       end if;
       
       end process;
-------- fin de contador del estado de stop------




--Definicion de los tiempos
baud_count <= true when bit_time = 2600 else false; --timpo d ebit
bit_tx <= true when bit_count = 8 else false; --bits transmitidos


fin <= true when tiempo = 2600 else false; --tiempo de bit estado stop





end Behavioral;
