<!-- HEADER 1-12-5: Schematics and Layout Tutorial: Analysis -->

<H3>Проверка правил проектирования</H3>
<P>
Проверку на соответствие правилам проектирования можно осуществить с помощью команды 
<B>Check Hierarchically</B> (в меню <B>Tool / DRC</B>), или клавиши F5 на любом этапе процесса проектирования.
Когда проверка выполнена DRC, нажатие клавиши ">" приведет к прокрутке и подсветке ошибок; комментарии будут выданы в окне Messages window.
<P>
Также этой командой можно проверить схемотехнический уровень. Но схемотехнические правила проектирования - это своего рода "правила этикета", которые сообщают о нестандартных ситуациях.
См. <A HREF="chap09-02-02.html#chap09-02-02">Раздел 9-2-2</A>, где приведена остальная информация о проверке правил проектирования.
<P>
<H3>Network Consistency Checking</H3>
<P>
Один из самых полезных инструментов анализа - это Network Consistency Checking (NCC). Он сравнивает структуру двух различных ячеек с тем, чтобы определить, являются ли они эквивалентными.
(этот этап часто называется LVS: layout-versus-schematic).
<P>
Чтобы запустить NCC, отредактируйте топологическую или схемотехническую ячейку, и запустите команду
<B>Schematic and Layout Views of Cell in Current Window</B>
(в меню <B>Tool / NCC</B>).
Эта проверка не коснется размеров транзисторов, а только соединений в схеме.
<P>
Когда схема прошла NCC на уровне соединений, включите проверку размеров транзисторов.
Выберите "Check transistor sizes" на панели NCC Preferences 
(команда <B>Preferences</B> в меню <B>File</B>, раздел "Tools", панель "NCC").
<P>
В идеале для Electric предпочтительно чтобы один и тот же объект в виде топологи, схемы и схемного символа (icon) одинаково назывался
(т.е. "nand2{sch}" и "nand2{lay}" имеют одинаковые имен).
Одинаковое имя для ячейки в той же группе ячеек.
(Большинство имен в Electric даются автоматически когда создаётся новый вид текущей ячейки).
Если две ячейки не соответствуют одной группе, то нужна дополнительная работа
чтобы сообщить NCC что нужно сравнивать.
Смотрите в <A HREF="chap09-07-01.html#chap09-07-01">Section 9-7-1</A> дополнительную информацию о NCC.
<P>

<H3>Симуляция</H3>
<P>
В Electric встроено два симулятора, и имеются интерфейсы ко многим другим симуляторам.
Встроенные симуляторя это ALS и IRSIM.
ALS это симулятор логического уровня и не может быть использован на уровне транзисторов.
IRSIM  это вентильный (gate-level) симулятор, как в нашем примере.
IRSIM поставляется отдельным пакетом и не входит в базовый пакет Electric (но IRSIM бесплатный (свободный) но является отдельным плугином).
Смотрите подробную информацию о добавлении симулятора IRSIM к Electric <A HREF="chap01-05.html#chap01-05">Section 1-5</A>.
<P>
Для симуляции схемы IRSIM, нужна команда <B>IRSIM: Simulate Current Cell</B>
(в меню <B>Tool / Simulation (Built-in)</B>).
Окно с сигналами (waveform window) показывает этап симуляции.
Для размещения окна сигналов и вашей схемы/топологии рядом используйте команду
<B>Tile Vertically</B> (в меню <B>Window / Adjust Position</B>).
<P>
Экспортируемый сигнал вашего проекта автоматически добавится в окно сигналов.
Для добавления внутреннего сигнала в окно сигналов
выберите и используйте <B>Add to Waveform in New Panel</B> (в меню <B>Edit / Selection</B>),
или просто нажмите "a".
Для установки сигнала в значение "1", выберите сигнал (либо в окне сигналов либо на схеме/топологии)
и используйте <B>Set Signal High at Main Time</B> (в меню <B>Tool / Simulation (Built-in)</B>),
или нажмите "V".
Возможно перетащить "главный"("main") курсор времени (пунктирная линия) в любую точку окна сигналов.
Когда вы передвигаете курсор времени информация об уровнях отображается в окне схемы/топологии.
Смотрите <A HREF="chap09-05-01.html#chap09-05-01">Section 9-5-1</A> с дополнительной информацией о симуляторе IRSIM.
<P>
Помимо встроенного симулятора Electric может сгенерировать входные данные для многих популярных внешних симуляторов
(смотрите <A HREF="chap09-04-01.html#chap09-04-01">Section 9-4-1</A>).
Например, для Spice симуляции, необходимо сделать следующие шаги:
<UL>
<LI>В Настройках Spice выберите требуемый симулятор Spice (Spice 3, HSpice, PSpice,
SmartSpice, etc.)</LI>
<LI>Используйте команду <B>Write Spice Deck...(Записать входную информацию для Spice...)</B>  (в меню <B>Tool / Simulation (Spice)</B>)
для генерации входных Spice данных.</LI>
<LI>Run the simulation externally</LI>
<LI>Запустите внешний симулятор</LI>
<LI>Используйте команду <B>Plot Spice Listing...</B> (в меню <B>Tool / Simulation (Spice)</B>)
для чтения выходной Spice информации и отображение её в окне сигналов</LI>
</UL>
Смотрите <A HREF="chap09-04-03.html#chap09-04-03">Section 9-4-3</A> с дополнениями о Spice.
<!-- TRAILER -->
