TimeQuest Timing Analyzer report for RISC_complete
Tue Nov 14 19:28:24 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Recovery: 'clk'
 15. Slow 1200mV 85C Model Removal: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk'
 29. Slow 1200mV 0C Model Hold: 'clk'
 30. Slow 1200mV 0C Model Recovery: 'clk'
 31. Slow 1200mV 0C Model Removal: 'clk'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clk'
 44. Fast 1200mV 0C Model Hold: 'clk'
 45. Fast 1200mV 0C Model Recovery: 'clk'
 46. Fast 1200mV 0C Model Removal: 'clk'
 47. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Board Trace Model Assignments
 59. Input Transition Times
 60. Signal Integrity Metrics (Slow 1200mv 0c Model)
 61. Signal Integrity Metrics (Slow 1200mv 85c Model)
 62. Signal Integrity Metrics (Fast 1200mv 0c Model)
 63. Setup Transfers
 64. Hold Transfers
 65. Recovery Transfers
 66. Removal Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; RISC_complete                                      ;
; Device Family      ; Cyclone IV GX                                      ;
; Device Name        ; EP4CGX22CF19C6                                     ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 20     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 51.89 MHz ; 51.89 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; clk   ; -18.273 ; -66673.321        ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.005 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+---------+----------------------+
; Clock ; Slack   ; End Point TNS        ;
+-------+---------+----------------------+
; clk   ; -16.720 ; -766.193             ;
+-------+---------+----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 1.915 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -8024.000                        ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                       ;
+---------+---------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                               ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -18.273 ; DFF_16bits:D2_sum|Dout[5]                               ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; 0.294      ; 19.562     ;
; -18.267 ; DFF_16bits:D2_sum|Dout[5]                               ; DFF_16bits:PC_DFF|Dout[15]     ; clk          ; clk         ; 1.000        ; 0.294      ; 19.556     ;
; -18.192 ; DFF_16bits:D2_sum|Dout[4]                               ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; 0.294      ; 19.481     ;
; -18.186 ; DFF_16bits:D2_sum|Dout[4]                               ; DFF_16bits:PC_DFF|Dout[15]     ; clk          ; clk         ; 1.000        ; 0.294      ; 19.475     ;
; -18.099 ; DFF_16bits:D2_sum|Dout[5]                               ; DFF_16bits:PC_DFF|Dout[13]     ; clk          ; clk         ; 1.000        ; 0.294      ; 19.388     ;
; -18.047 ; DFF_16bits:D2_sum|Dout[5]                               ; DFF_16bits:PC_DFF|Dout[12]     ; clk          ; clk         ; 1.000        ; 0.294      ; 19.336     ;
; -18.047 ; DFF_16bits:D2_sum|Dout[0]                               ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; 0.290      ; 19.332     ;
; -18.041 ; DFF_16bits:D2_sum|Dout[0]                               ; DFF_16bits:PC_DFF|Dout[15]     ; clk          ; clk         ; 1.000        ; 0.290      ; 19.326     ;
; -18.018 ; DFF_16bits:D2_sum|Dout[4]                               ; DFF_16bits:PC_DFF|Dout[13]     ; clk          ; clk         ; 1.000        ; 0.294      ; 19.307     ;
; -17.989 ; DFF_16bits:D2_sum|Dout[3]                               ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; 0.285      ; 19.269     ;
; -17.983 ; DFF_16bits:D2_sum|Dout[3]                               ; DFF_16bits:PC_DFF|Dout[15]     ; clk          ; clk         ; 1.000        ; 0.285      ; 19.263     ;
; -17.966 ; DFF_16bits:D2_sum|Dout[4]                               ; DFF_16bits:PC_DFF|Dout[12]     ; clk          ; clk         ; 1.000        ; 0.294      ; 19.255     ;
; -17.931 ; DFF_16bits:D2_sum|Dout[5]                               ; DFF_16bits:PC_DFF|Dout[10]     ; clk          ; clk         ; 1.000        ; 0.294      ; 19.220     ;
; -17.925 ; DFF_16bits:D2_sum|Dout[5]                               ; DFF_16bits:PC_DFF|Dout[11]     ; clk          ; clk         ; 1.000        ; 0.294      ; 19.214     ;
; -17.883 ; DFF_16bits:D2_sum|Dout[2]                               ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; 0.285      ; 19.163     ;
; -17.877 ; DFF_16bits:D2_sum|Dout[2]                               ; DFF_16bits:PC_DFF|Dout[15]     ; clk          ; clk         ; 1.000        ; 0.285      ; 19.157     ;
; -17.873 ; DFF_16bits:D2_sum|Dout[0]                               ; DFF_16bits:PC_DFF|Dout[13]     ; clk          ; clk         ; 1.000        ; 0.290      ; 19.158     ;
; -17.850 ; DFF_16bits:D2_sum|Dout[4]                               ; DFF_16bits:PC_DFF|Dout[10]     ; clk          ; clk         ; 1.000        ; 0.294      ; 19.139     ;
; -17.844 ; DFF_16bits:D2_sum|Dout[4]                               ; DFF_16bits:PC_DFF|Dout[11]     ; clk          ; clk         ; 1.000        ; 0.294      ; 19.133     ;
; -17.821 ; DFF_16bits:D2_sum|Dout[0]                               ; DFF_16bits:PC_DFF|Dout[12]     ; clk          ; clk         ; 1.000        ; 0.290      ; 19.106     ;
; -17.815 ; DFF_16bits:D2_sum|Dout[5]                               ; DFF_16bits:PC_DFF|Dout[8]      ; clk          ; clk         ; 1.000        ; 0.294      ; 19.104     ;
; -17.815 ; DFF_16bits:D2_sum|Dout[3]                               ; DFF_16bits:PC_DFF|Dout[13]     ; clk          ; clk         ; 1.000        ; 0.285      ; 19.095     ;
; -17.809 ; DFF_16bits:D2_sum|Dout[5]                               ; DFF_16bits:PC_DFF|Dout[9]      ; clk          ; clk         ; 1.000        ; 0.294      ; 19.098     ;
; -17.763 ; DFF_16bits:D2_sum|Dout[3]                               ; DFF_16bits:PC_DFF|Dout[12]     ; clk          ; clk         ; 1.000        ; 0.285      ; 19.043     ;
; -17.748 ; DFF_16bits:D2_sum|Dout[1]                               ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; 0.290      ; 19.033     ;
; -17.742 ; DFF_16bits:D2_sum|Dout[1]                               ; DFF_16bits:PC_DFF|Dout[15]     ; clk          ; clk         ; 1.000        ; 0.290      ; 19.027     ;
; -17.734 ; DFF_16bits:D2_sum|Dout[4]                               ; DFF_16bits:PC_DFF|Dout[8]      ; clk          ; clk         ; 1.000        ; 0.294      ; 19.023     ;
; -17.728 ; DFF_16bits:D2_sum|Dout[4]                               ; DFF_16bits:PC_DFF|Dout[9]      ; clk          ; clk         ; 1.000        ; 0.294      ; 19.017     ;
; -17.709 ; DFF_16bits:D2_sum|Dout[2]                               ; DFF_16bits:PC_DFF|Dout[13]     ; clk          ; clk         ; 1.000        ; 0.285      ; 18.989     ;
; -17.705 ; DFF_16bits:D2_sum|Dout[0]                               ; DFF_16bits:PC_DFF|Dout[10]     ; clk          ; clk         ; 1.000        ; 0.290      ; 18.990     ;
; -17.699 ; DFF_16bits:D2_sum|Dout[5]                               ; DFF_16bits:PC_DFF|Dout[6]      ; clk          ; clk         ; 1.000        ; 0.294      ; 18.988     ;
; -17.699 ; DFF_16bits:D2_sum|Dout[0]                               ; DFF_16bits:PC_DFF|Dout[11]     ; clk          ; clk         ; 1.000        ; 0.290      ; 18.984     ;
; -17.693 ; DFF_16bits:D2_sum|Dout[5]                               ; DFF_16bits:PC_DFF|Dout[7]      ; clk          ; clk         ; 1.000        ; 0.294      ; 18.982     ;
; -17.657 ; DFF_16bits:D2_sum|Dout[2]                               ; DFF_16bits:PC_DFF|Dout[12]     ; clk          ; clk         ; 1.000        ; 0.285      ; 18.937     ;
; -17.647 ; DFF_16bits:D2_sum|Dout[3]                               ; DFF_16bits:PC_DFF|Dout[10]     ; clk          ; clk         ; 1.000        ; 0.285      ; 18.927     ;
; -17.641 ; DFF_16bits:D2_sum|Dout[3]                               ; DFF_16bits:PC_DFF|Dout[11]     ; clk          ; clk         ; 1.000        ; 0.285      ; 18.921     ;
; -17.638 ; Memory256_16bits:Mem_data|Memory32_8bits:M50|Mem[6][0]  ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; 0.303      ; 18.936     ;
; -17.632 ; Memory256_16bits:Mem_data|Memory32_8bits:M50|Mem[6][0]  ; DFF_16bits:PC_DFF|Dout[15]     ; clk          ; clk         ; 1.000        ; 0.303      ; 18.930     ;
; -17.618 ; DFF_16bits:D2_sum|Dout[4]                               ; DFF_16bits:PC_DFF|Dout[6]      ; clk          ; clk         ; 1.000        ; 0.294      ; 18.907     ;
; -17.612 ; DFF_16bits:D2_sum|Dout[4]                               ; DFF_16bits:PC_DFF|Dout[7]      ; clk          ; clk         ; 1.000        ; 0.294      ; 18.901     ;
; -17.609 ; Memory256_16bits:Mem_data|Memory32_8bits:M70|Mem[1][0]  ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; 0.310      ; 18.914     ;
; -17.603 ; Memory256_16bits:Mem_data|Memory32_8bits:M70|Mem[1][0]  ; DFF_16bits:PC_DFF|Dout[15]     ; clk          ; clk         ; 1.000        ; 0.310      ; 18.908     ;
; -17.589 ; DFF_16bits:D2_sum|Dout[0]                               ; DFF_16bits:PC_DFF|Dout[8]      ; clk          ; clk         ; 1.000        ; 0.290      ; 18.874     ;
; -17.583 ; DFF_16bits:D2_sum|Dout[5]                               ; DFF_16bits:PC_DFF|Dout[4]      ; clk          ; clk         ; 1.000        ; 0.294      ; 18.872     ;
; -17.583 ; DFF_16bits:D2_sum|Dout[0]                               ; DFF_16bits:PC_DFF|Dout[9]      ; clk          ; clk         ; 1.000        ; 0.290      ; 18.868     ;
; -17.577 ; DFF_16bits:D2_sum|Dout[5]                               ; DFF_16bits:PC_DFF|Dout[5]      ; clk          ; clk         ; 1.000        ; 0.294      ; 18.866     ;
; -17.574 ; DFF_16bits:D2_sum|Dout[1]                               ; DFF_16bits:PC_DFF|Dout[13]     ; clk          ; clk         ; 1.000        ; 0.290      ; 18.859     ;
; -17.541 ; DFF_16bits:D2_sum|Dout[2]                               ; DFF_16bits:PC_DFF|Dout[10]     ; clk          ; clk         ; 1.000        ; 0.285      ; 18.821     ;
; -17.535 ; DFF_16bits:D2_sum|Dout[2]                               ; DFF_16bits:PC_DFF|Dout[11]     ; clk          ; clk         ; 1.000        ; 0.285      ; 18.815     ;
; -17.531 ; DFF_16bits:D2_sum|Dout[3]                               ; DFF_16bits:PC_DFF|Dout[8]      ; clk          ; clk         ; 1.000        ; 0.285      ; 18.811     ;
; -17.525 ; DFF_16bits:D2_sum|Dout[3]                               ; DFF_16bits:PC_DFF|Dout[9]      ; clk          ; clk         ; 1.000        ; 0.285      ; 18.805     ;
; -17.522 ; DFF_16bits:D2_sum|Dout[1]                               ; DFF_16bits:PC_DFF|Dout[12]     ; clk          ; clk         ; 1.000        ; 0.290      ; 18.807     ;
; -17.502 ; DFF_16bits:D2_sum|Dout[5]                               ; Hazard_Detector:HD0|bubble1_D2 ; clk          ; clk         ; 1.000        ; -2.038     ; 16.459     ;
; -17.502 ; DFF_16bits:D2_sum|Dout[4]                               ; DFF_16bits:PC_DFF|Dout[4]      ; clk          ; clk         ; 1.000        ; 0.294      ; 18.791     ;
; -17.496 ; DFF_16bits:D2_sum|Dout[4]                               ; DFF_16bits:PC_DFF|Dout[5]      ; clk          ; clk         ; 1.000        ; 0.294      ; 18.785     ;
; -17.480 ; Memory256_16bits:Mem_data|Memory32_8bits:M70|Mem[4][1]  ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; 0.305      ; 18.780     ;
; -17.474 ; Memory256_16bits:Mem_data|Memory32_8bits:M70|Mem[4][1]  ; DFF_16bits:PC_DFF|Dout[15]     ; clk          ; clk         ; 1.000        ; 0.305      ; 18.774     ;
; -17.473 ; DFF_16bits:D2_sum|Dout[0]                               ; DFF_16bits:PC_DFF|Dout[6]      ; clk          ; clk         ; 1.000        ; 0.290      ; 18.758     ;
; -17.467 ; DFF_16bits:D2_sum|Dout[0]                               ; DFF_16bits:PC_DFF|Dout[7]      ; clk          ; clk         ; 1.000        ; 0.290      ; 18.752     ;
; -17.464 ; Memory256_16bits:Mem_data|Memory32_8bits:M50|Mem[6][0]  ; DFF_16bits:PC_DFF|Dout[13]     ; clk          ; clk         ; 1.000        ; 0.303      ; 18.762     ;
; -17.435 ; Memory256_16bits:Mem_data|Memory32_8bits:M70|Mem[1][0]  ; DFF_16bits:PC_DFF|Dout[13]     ; clk          ; clk         ; 1.000        ; 0.310      ; 18.740     ;
; -17.432 ; Memory256_16bits:Mem_data|Memory32_8bits:M60|Mem[25][0] ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; 0.281      ; 18.708     ;
; -17.426 ; Memory256_16bits:Mem_data|Memory32_8bits:M60|Mem[25][0] ; DFF_16bits:PC_DFF|Dout[15]     ; clk          ; clk         ; 1.000        ; 0.281      ; 18.702     ;
; -17.425 ; DFF_16bits:D2_sum|Dout[2]                               ; DFF_16bits:PC_DFF|Dout[8]      ; clk          ; clk         ; 1.000        ; 0.285      ; 18.705     ;
; -17.421 ; DFF_16bits:D2_sum|Dout[4]                               ; Hazard_Detector:HD0|bubble1_D2 ; clk          ; clk         ; 1.000        ; -2.038     ; 16.378     ;
; -17.419 ; DFF_16bits:D2_sum|Dout[2]                               ; DFF_16bits:PC_DFF|Dout[9]      ; clk          ; clk         ; 1.000        ; 0.285      ; 18.699     ;
; -17.415 ; DFF_16bits:D2_sum|Dout[3]                               ; DFF_16bits:PC_DFF|Dout[6]      ; clk          ; clk         ; 1.000        ; 0.285      ; 18.695     ;
; -17.412 ; Memory256_16bits:Mem_data|Memory32_8bits:M50|Mem[6][0]  ; DFF_16bits:PC_DFF|Dout[12]     ; clk          ; clk         ; 1.000        ; 0.303      ; 18.710     ;
; -17.409 ; DFF_16bits:D2_sum|Dout[3]                               ; DFF_16bits:PC_DFF|Dout[7]      ; clk          ; clk         ; 1.000        ; 0.285      ; 18.689     ;
; -17.406 ; DFF_16bits:D2_sum|Dout[1]                               ; DFF_16bits:PC_DFF|Dout[10]     ; clk          ; clk         ; 1.000        ; 0.290      ; 18.691     ;
; -17.400 ; DFF_16bits:D2_sum|Dout[1]                               ; DFF_16bits:PC_DFF|Dout[11]     ; clk          ; clk         ; 1.000        ; 0.290      ; 18.685     ;
; -17.394 ; DFF_16bits:D2_sum|Dout[5]                               ; DFF_16bits:PC_DFF|Dout[2]      ; clk          ; clk         ; 1.000        ; -0.077     ; 18.312     ;
; -17.393 ; Memory256_16bits:Mem_data|Memory32_8bits:M10|Mem[9][6]  ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; 0.304      ; 18.692     ;
; -17.390 ; DFF_16bits:D4_Inst|Dout[14]                             ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; -0.021     ; 18.364     ;
; -17.387 ; Memory256_16bits:Mem_data|Memory32_8bits:M10|Mem[9][6]  ; DFF_16bits:PC_DFF|Dout[15]     ; clk          ; clk         ; 1.000        ; 0.304      ; 18.686     ;
; -17.384 ; DFF_16bits:D4_Inst|Dout[14]                             ; DFF_16bits:PC_DFF|Dout[15]     ; clk          ; clk         ; 1.000        ; -0.021     ; 18.358     ;
; -17.383 ; Memory256_16bits:Mem_data|Memory32_8bits:M70|Mem[1][0]  ; DFF_16bits:PC_DFF|Dout[12]     ; clk          ; clk         ; 1.000        ; 0.310      ; 18.688     ;
; -17.357 ; DFF_16bits:D2_sum|Dout[0]                               ; DFF_16bits:PC_DFF|Dout[4]      ; clk          ; clk         ; 1.000        ; 0.290      ; 18.642     ;
; -17.351 ; DFF_16bits:D2_sum|Dout[0]                               ; DFF_16bits:PC_DFF|Dout[5]      ; clk          ; clk         ; 1.000        ; 0.290      ; 18.636     ;
; -17.343 ; Memory256_16bits:Mem_data|Memory32_8bits:M70|Mem[8][0]  ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; 0.306      ; 18.644     ;
; -17.337 ; Memory256_16bits:Mem_data|Memory32_8bits:M70|Mem[8][0]  ; DFF_16bits:PC_DFF|Dout[15]     ; clk          ; clk         ; 1.000        ; 0.306      ; 18.638     ;
; -17.336 ; DFF_16bits:D2_sum|Dout[5]                               ; DFF_16bits:PC_DFF|Dout[3]      ; clk          ; clk         ; 1.000        ; 0.294      ; 18.625     ;
; -17.313 ; DFF_16bits:D2_sum|Dout[4]                               ; DFF_16bits:PC_DFF|Dout[2]      ; clk          ; clk         ; 1.000        ; -0.077     ; 18.231     ;
; -17.312 ; Memory256_16bits:Mem_data|Memory32_8bits:M40|Mem[17][0] ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; 0.281      ; 18.588     ;
; -17.309 ; DFF_16bits:D2_sum|Dout[2]                               ; DFF_16bits:PC_DFF|Dout[6]      ; clk          ; clk         ; 1.000        ; 0.285      ; 18.589     ;
; -17.306 ; Memory256_16bits:Mem_data|Memory32_8bits:M70|Mem[4][1]  ; DFF_16bits:PC_DFF|Dout[13]     ; clk          ; clk         ; 1.000        ; 0.305      ; 18.606     ;
; -17.306 ; Memory256_16bits:Mem_data|Memory32_8bits:M40|Mem[17][0] ; DFF_16bits:PC_DFF|Dout[15]     ; clk          ; clk         ; 1.000        ; 0.281      ; 18.582     ;
; -17.303 ; DFF_16bits:D2_sum|Dout[2]                               ; DFF_16bits:PC_DFF|Dout[7]      ; clk          ; clk         ; 1.000        ; 0.285      ; 18.583     ;
; -17.299 ; DFF_16bits:D2_sum|Dout[3]                               ; DFF_16bits:PC_DFF|Dout[4]      ; clk          ; clk         ; 1.000        ; 0.285      ; 18.579     ;
; -17.296 ; Memory256_16bits:Mem_data|Memory32_8bits:M50|Mem[6][0]  ; DFF_16bits:PC_DFF|Dout[10]     ; clk          ; clk         ; 1.000        ; 0.303      ; 18.594     ;
; -17.293 ; DFF_16bits:D2_sum|Dout[3]                               ; DFF_16bits:PC_DFF|Dout[5]      ; clk          ; clk         ; 1.000        ; 0.285      ; 18.573     ;
; -17.290 ; Memory256_16bits:Mem_data|Memory32_8bits:M20|Mem[20][1] ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; 0.311      ; 18.596     ;
; -17.290 ; DFF_16bits:D2_sum|Dout[1]                               ; DFF_16bits:PC_DFF|Dout[8]      ; clk          ; clk         ; 1.000        ; 0.290      ; 18.575     ;
; -17.290 ; Memory256_16bits:Mem_data|Memory32_8bits:M50|Mem[6][0]  ; DFF_16bits:PC_DFF|Dout[11]     ; clk          ; clk         ; 1.000        ; 0.303      ; 18.588     ;
; -17.287 ; Memory256_16bits:Mem_data|Memory32_8bits:M10|Mem[3][0]  ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; 0.307      ; 18.589     ;
; -17.284 ; Memory256_16bits:Mem_data|Memory32_8bits:M20|Mem[20][1] ; DFF_16bits:PC_DFF|Dout[15]     ; clk          ; clk         ; 1.000        ; 0.311      ; 18.590     ;
; -17.284 ; DFF_16bits:D2_sum|Dout[1]                               ; DFF_16bits:PC_DFF|Dout[9]      ; clk          ; clk         ; 1.000        ; 0.290      ; 18.569     ;
; -17.281 ; Memory256_16bits:Mem_data|Memory32_8bits:M10|Mem[3][0]  ; DFF_16bits:PC_DFF|Dout[15]     ; clk          ; clk         ; 1.000        ; 0.307      ; 18.583     ;
; -17.276 ; Memory256_16bits:Mem_data|Memory32_8bits:M00|Mem[19][0] ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; 0.303      ; 18.574     ;
; -17.276 ; DFF_16bits:D2_sum|Dout[0]                               ; Hazard_Detector:HD0|bubble1_D2 ; clk          ; clk         ; 1.000        ; -2.042     ; 16.229     ;
+---------+---------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                      ;
+-------+----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.005 ; Hazard_Detector:HD0|bubble1_D2   ; Memory_wr_en_D2                       ; clk          ; clk         ; 0.000        ; 2.046      ; 2.208      ;
; 0.078 ; Hazard_Detector:HD0|bubble1_D2   ; RF_wr_en_D2                           ; clk          ; clk         ; 0.000        ; 2.046      ; 2.281      ;
; 0.342 ; work                             ; work                                  ; clk          ; clk         ; 0.000        ; 0.078      ; 0.577      ;
; 0.370 ; DFF_16bits:D3_PC|Dout[10]        ; DFF_16bits:D2_PC|Dout[10]             ; clk          ; clk         ; 0.000        ; 0.063      ; 0.590      ;
; 0.462 ; DFF_16bits:D2_PC|Dout[6]         ; DFF_16bits:D1_wr_data|Dout[6]         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.698      ;
; 0.463 ; DFF_16bits:Dfor_wr_data|Dout[5]  ; Rs_forward_D1[5]                      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.699      ;
; 0.477 ; DFF_16bits:D2_PC|Dout[14]        ; DFF_16bits:D1_wr_data|Dout[14]        ; clk          ; clk         ; 0.000        ; 0.064      ; 0.698      ;
; 0.489 ; DFF_16bits:D1_wr_data|Dout[6]    ; Rs_forward_D1[6]                      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.725      ;
; 0.495 ; DFF_16bits:D1_wr_data|Dout[9]    ; DFF_16bits:Dfor_wr_data|Dout[9]       ; clk          ; clk         ; 0.000        ; 0.452      ; 1.104      ;
; 0.496 ; DFF_16bits:D1_wr_data|Dout[13]   ; DFF_16bits:Dfor_wr_data|Dout[13]      ; clk          ; clk         ; 0.000        ; 0.452      ; 1.105      ;
; 0.503 ; DFF_16bits:D1_wr_data|Dout[14]   ; Rs_forward_D1[14]                     ; clk          ; clk         ; 0.000        ; 0.064      ; 0.724      ;
; 0.509 ; DFF_16bits:D1_wr_data|Dout[10]   ; Rs_forward_D1[10]                     ; clk          ; clk         ; 0.000        ; 0.064      ; 0.730      ;
; 0.527 ; DFF_16bits:D1_wr_data|Dout[6]    ; DFF_16bits:Dfor_wr_data|Dout[6]       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.763      ;
; 0.536 ; DFF_16bits:D2_Inst|Dout[10]      ; DFF_16bits:D1_Inst|Dout[10]           ; clk          ; clk         ; 0.000        ; 0.064      ; 0.757      ;
; 0.537 ; DFF_16bits:D2_Inst|Dout[9]       ; DFF_16bits:D1_Inst|Dout[9]            ; clk          ; clk         ; 0.000        ; 0.064      ; 0.758      ;
; 0.544 ; DFF_16bits:D1_wr_data|Dout[14]   ; DFF_16bits:Dfor_wr_data|Dout[14]      ; clk          ; clk         ; 0.000        ; 0.064      ; 0.765      ;
; 0.550 ; DFF_16bits:D2_Inst|Dout[8]       ; DFF_16bits:D1_Inst|Dout[8]            ; clk          ; clk         ; 0.000        ; 0.064      ; 0.771      ;
; 0.557 ; DFF_16bits:D1_Inst|Dout[9]       ; DFF_16bits:Dfor_Inst|Dout[9]          ; clk          ; clk         ; 0.000        ; 0.064      ; 0.778      ;
; 0.567 ; DFF_16bits:Dfor_wr_data|Dout[15] ; Rs_forward_D1[15]                     ; clk          ; clk         ; 0.000        ; 0.064      ; 0.788      ;
; 0.604 ; DFF_16bits:D3_PC|Dout[7]         ; DFF_16bits:D2_PC|Dout[7]              ; clk          ; clk         ; 0.000        ; 0.447      ; 1.208      ;
; 0.682 ; RF_wr_en                         ; DFF_16bits:Dfor_RF_wr_en|Dout[0]      ; clk          ; clk         ; 0.000        ; 0.064      ; 0.903      ;
; 0.695 ; DFF_16bits:D1_Inst|Dout[8]       ; DFF_16bits:Dfor_Inst|Dout[8]          ; clk          ; clk         ; 0.000        ; 0.064      ; 0.916      ;
; 0.708 ; DFF_16bits:D2_PC|Dout[12]        ; DFF_16bits:D1_wr_data|Dout[12]        ; clk          ; clk         ; 0.000        ; 0.424      ; 1.289      ;
; 0.712 ; JAL_D1                           ; DFF_16bits:D1_wr_data|Dout[12]        ; clk          ; clk         ; 0.000        ; 0.424      ; 1.293      ;
; 0.734 ; DFF_16bits:D1_wr_data|Dout[15]   ; RF8_16bits:RF0|DFF_16bits:R3|Dout[15] ; clk          ; clk         ; 0.000        ; 0.065      ; 0.956      ;
; 0.742 ; DFF_16bits:PC_DFF|Dout[14]       ; DFF_16bits:D4_PC|Dout[14]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.978      ;
; 0.744 ; DFF_16bits:D1_wr_data|Dout[15]   ; RF8_16bits:RF0|DFF_16bits:R1|Dout[15] ; clk          ; clk         ; 0.000        ; 0.065      ; 0.966      ;
; 0.745 ; DFF_16bits:D1_wr_data|Dout[15]   ; RF8_16bits:RF0|DFF_16bits:R0|Dout[15] ; clk          ; clk         ; 0.000        ; 0.065      ; 0.967      ;
; 0.771 ; DFF_16bits:D3_PC|Dout[11]        ; DFF_16bits:D2_PC|Dout[11]             ; clk          ; clk         ; 0.000        ; 0.459      ; 1.387      ;
; 0.776 ; DFF_16bits:D2_PC|Dout[8]         ; DFF_16bits:D1_wr_data|Dout[8]         ; clk          ; clk         ; 0.000        ; 0.078      ; 1.011      ;
; 0.785 ; DFF_16bits:D3_PC|Dout[3]         ; DFF_16bits:D2_PC|Dout[3]              ; clk          ; clk         ; 0.000        ; 0.475      ; 1.417      ;
; 0.823 ; ALU_op_D2                        ; DFF_16bits:D2_sum|Dout[14]            ; clk          ; clk         ; 0.000        ; 0.449      ; 1.429      ;
; 0.823 ; DFF_16bits:D2_PC|Dout[7]         ; DFF_16bits:D1_wr_data|Dout[7]         ; clk          ; clk         ; 0.000        ; -0.283     ; 0.697      ;
; 0.824 ; DFF_16bits:D2_PC|Dout[11]        ; DFF_16bits:D1_wr_data|Dout[11]        ; clk          ; clk         ; 0.000        ; -0.283     ; 0.698      ;
; 0.829 ; DFF_16bits:Dfor_wr_data|Dout[11] ; Rs_forward_D1[11]                     ; clk          ; clk         ; 0.000        ; -0.283     ; 0.703      ;
; 0.832 ; DFF_16bits:D1_wr_data|Dout[15]   ; Rs_forward_D1[15]                     ; clk          ; clk         ; 0.000        ; 0.064      ; 1.053      ;
; 0.835 ; DFF_16bits:D1_Inst|Dout[10]      ; DFF_16bits:Dfor_Inst|Dout[10]         ; clk          ; clk         ; 0.000        ; 0.064      ; 1.056      ;
; 0.840 ; DFF_16bits:D4_Inst|Dout[0]       ; HLT_D2                                ; clk          ; clk         ; 0.000        ; -0.259     ; 0.738      ;
; 0.845 ; DFF_16bits:D4_Inst|Dout[0]       ; ALU_target_D2[0]                      ; clk          ; clk         ; 0.000        ; -0.259     ; 0.743      ;
; 0.847 ; DFF_16bits:D2_PC|Dout[13]        ; DFF_16bits:D1_wr_data|Dout[13]        ; clk          ; clk         ; 0.000        ; -0.307     ; 0.697      ;
; 0.848 ; DFF_16bits:Dfor_wr_data|Dout[9]  ; Rs_forward_D1[9]                      ; clk          ; clk         ; 0.000        ; -0.307     ; 0.698      ;
; 0.849 ; ALU_op_D2                        ; DFF_16bits:D2_sum|Dout[15]            ; clk          ; clk         ; 0.000        ; 0.449      ; 1.455      ;
; 0.849 ; DFF_16bits:Dfor_wr_data|Dout[13] ; Rs_forward_D1[13]                     ; clk          ; clk         ; 0.000        ; -0.307     ; 0.699      ;
; 0.849 ; DFF_16bits:D2_PC|Dout[9]         ; DFF_16bits:D1_wr_data|Dout[9]         ; clk          ; clk         ; 0.000        ; -0.307     ; 0.699      ;
; 0.849 ; DFF_16bits:D1_wr_data|Dout[8]    ; Rs_forward_D1[8]                      ; clk          ; clk         ; 0.000        ; -0.283     ; 0.723      ;
; 0.849 ; DFF_16bits:D2_PC|Dout[3]         ; DFF_16bits:D1_wr_data|Dout[3]         ; clk          ; clk         ; 0.000        ; -0.308     ; 0.698      ;
; 0.850 ; DFF_16bits:D4_Inst|Dout[1]       ; ALU_op_D2                             ; clk          ; clk         ; 0.000        ; -0.259     ; 0.748      ;
; 0.851 ; DFF_16bits:D1_wr_data|Dout[10]   ; DFF_16bits:Dfor_wr_data|Dout[10]      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.072      ;
; 0.861 ; DFF_16bits:D1_wr_data|Dout[3]    ; DFF_16bits:Dfor_wr_data|Dout[3]       ; clk          ; clk         ; 0.000        ; 0.064      ; 1.082      ;
; 0.862 ; DFF_16bits:D3_PC|Dout[0]         ; DFF_16bits:D2_PC|Dout[0]              ; clk          ; clk         ; 0.000        ; -0.281     ; 0.738      ;
; 0.864 ; DFF_16bits:D4_PC|Dout[3]         ; DFF_16bits:D3_PC|Dout[3]              ; clk          ; clk         ; 0.000        ; -0.282     ; 0.739      ;
; 0.865 ; DFF_16bits:D4_PC|Dout[1]         ; DFF_16bits:D3_PC|Dout[1]              ; clk          ; clk         ; 0.000        ; -0.283     ; 0.739      ;
; 0.868 ; DFF_16bits:D4_PC|Dout[9]         ; DFF_16bits:D3_PC|Dout[9]              ; clk          ; clk         ; 0.000        ; 0.128      ; 1.153      ;
; 0.875 ; DFF_16bits:D1_wr_data|Dout[4]    ; Rs_forward_D1[4]                      ; clk          ; clk         ; 0.000        ; -0.307     ; 0.725      ;
; 0.881 ; DFF_16bits:PC_DFF|Dout[9]        ; DFF_16bits:D4_PC|Dout[9]              ; clk          ; clk         ; 0.000        ; 0.030      ; 1.068      ;
; 0.881 ; DFF_16bits:D2_sum|Dout[10]       ; DFF_16bits:D1_wr_data|Dout[10]        ; clk          ; clk         ; 0.000        ; 0.064      ; 1.102      ;
; 0.882 ; DFF_16bits:D1_wr_data|Dout[7]    ; RF8_16bits:RF0|DFF_16bits:R2|Dout[7]  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.104      ;
; 0.888 ; DFF_16bits:D1_wr_data|Dout[0]    ; DFF_16bits:Dfor_wr_data|Dout[0]       ; clk          ; clk         ; 0.000        ; -0.281     ; 0.764      ;
; 0.889 ; DFF_16bits:D1_wr_data|Dout[2]    ; DFF_16bits:Dfor_wr_data|Dout[2]       ; clk          ; clk         ; 0.000        ; -0.282     ; 0.764      ;
; 0.890 ; DFF_16bits:D1_wr_data|Dout[8]    ; DFF_16bits:Dfor_wr_data|Dout[8]       ; clk          ; clk         ; 0.000        ; -0.283     ; 0.764      ;
; 0.892 ; DFF_16bits:D1_wr_data|Dout[12]   ; DFF_16bits:Dfor_wr_data|Dout[12]      ; clk          ; clk         ; 0.000        ; -0.281     ; 0.768      ;
; 0.894 ; DFF_16bits:PC_DFF|Dout[1]        ; DFF_16bits:D4_PC|Dout[1]              ; clk          ; clk         ; 0.000        ; 0.054      ; 1.105      ;
; 0.896 ; DFF_16bits:D4_PC|Dout[12]        ; DFF_16bits:D3_PC|Dout[12]             ; clk          ; clk         ; 0.000        ; -0.307     ; 0.746      ;
; 0.900 ; DFF_16bits:D4_PC|Dout[9]         ; DFF_16bits:PC_DFF|Dout[9]             ; clk          ; clk         ; 0.000        ; 0.128      ; 1.185      ;
; 0.902 ; DFF_16bits:D3_Inst|Dout[8]       ; DFF_16bits:D2_Inst|Dout[8]            ; clk          ; clk         ; 0.000        ; -0.308     ; 0.751      ;
; 0.909 ; DFF_16bits:D3_Inst|Dout[9]       ; DFF_16bits:D2_Inst|Dout[9]            ; clk          ; clk         ; 0.000        ; -0.307     ; 0.759      ;
; 0.910 ; DFF_16bits:D2_PC|Dout[14]        ; Rs_forward_D1[14]                     ; clk          ; clk         ; 0.000        ; 0.064      ; 1.131      ;
; 0.911 ; DFF_16bits:PC_DFF|Dout[11]       ; DFF_16bits:D4_PC|Dout[11]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.147      ;
; 0.912 ; DFF_16bits:D1_wr_data|Dout[4]    ; DFF_16bits:Dfor_wr_data|Dout[4]       ; clk          ; clk         ; 0.000        ; -0.307     ; 0.762      ;
; 0.915 ; DFF_16bits:D2_sum|Dout[4]        ; DFF_16bits:D1_wr_data|Dout[4]         ; clk          ; clk         ; 0.000        ; 0.471      ; 1.543      ;
; 0.916 ; DFF_16bits:D3_Inst|Dout[10]      ; DFF_16bits:D2_Inst|Dout[10]           ; clk          ; clk         ; 0.000        ; -0.307     ; 0.766      ;
; 0.922 ; JAL_D2                           ; JAL_D1                                ; clk          ; clk         ; 0.000        ; 0.055      ; 1.134      ;
; 0.923 ; DFF_16bits:D2_PC|Dout[4]         ; DFF_16bits:D1_wr_data|Dout[4]         ; clk          ; clk         ; 0.000        ; 0.461      ; 1.541      ;
; 0.925 ; DFF_16bits:D4_PC|Dout[10]        ; DFF_16bits:PC_DFF|Dout[10]            ; clk          ; clk         ; 0.000        ; 0.128      ; 1.210      ;
; 0.926 ; DFF_16bits:D2_PC|Dout[15]        ; Rs_forward_D1[15]                     ; clk          ; clk         ; 0.000        ; 0.065      ; 1.148      ;
; 0.928 ; DFF_16bits:D1_wr_data|Dout[10]   ; DFF_16bits:D2_sum|Dout[10]            ; clk          ; clk         ; 0.000        ; 0.064      ; 1.149      ;
; 0.938 ; DFF_16bits:D3_PC|Dout[9]         ; DFF_16bits:D2_PC|Dout[9]              ; clk          ; clk         ; 0.000        ; 0.102      ; 1.197      ;
; 0.939 ; DFF_16bits:D4_Inst|Dout[1]       ; OutR_D2                               ; clk          ; clk         ; 0.000        ; -0.259     ; 0.837      ;
; 0.941 ; DFF_16bits:D4_Inst|Dout[2]       ; DFF_16bits:D3_Inst|Dout[2]            ; clk          ; clk         ; 0.000        ; 0.104      ; 1.202      ;
; 0.945 ; DFF_16bits:D4_Inst|Dout[0]       ; OutR_D2                               ; clk          ; clk         ; 0.000        ; -0.259     ; 0.843      ;
; 0.958 ; DFF_16bits:D4_PC|Dout[0]         ; DFF_16bits:D3_PC|Dout[0]              ; clk          ; clk         ; 0.000        ; 0.068      ; 1.183      ;
; 0.958 ; DFF_16bits:D1_wr_data|Dout[15]   ; RF8_16bits:RF0|DFF_16bits:R5|Dout[15] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.177      ;
; 0.964 ; ALU_op_D2                        ; C                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.183      ;
; 0.969 ; DFF_16bits:D4_Inst|Dout[1]       ; HLT_D2                                ; clk          ; clk         ; 0.000        ; -0.259     ; 0.867      ;
; 0.989 ; DFF_16bits:D1_wr_data|Dout[7]    ; DFF_16bits:Dfor_wr_data|Dout[7]       ; clk          ; clk         ; 0.000        ; 0.426      ; 1.572      ;
; 0.993 ; RF_wr_en_D2                      ; RF_wr_en_D1                           ; clk          ; clk         ; 0.000        ; 0.436      ; 1.586      ;
; 1.000 ; DFF_16bits:D1_wr_data|Dout[14]   ; DFF_16bits:D2_sum|Dout[14]            ; clk          ; clk         ; 0.000        ; 0.452      ; 1.609      ;
; 1.002 ; DFF_16bits:D1_wr_data|Dout[15]   ; RF8_16bits:RF0|DFF_16bits:R2|Dout[15] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.221      ;
; 1.004 ; DFF_16bits:PC_DFF|Dout[13]       ; DFF_16bits:D4_PC|Dout[13]             ; clk          ; clk         ; 0.000        ; 0.054      ; 1.215      ;
; 1.026 ; JAL_D1                           ; DFF_16bits:D1_wr_data|Dout[7]         ; clk          ; clk         ; 0.000        ; 0.097      ; 1.280      ;
; 1.030 ; DFF_16bits:D1_wr_data|Dout[5]    ; DFF_16bits:Dfor_wr_data|Dout[5]       ; clk          ; clk         ; 0.000        ; 0.079      ; 1.266      ;
; 1.041 ; DFF_16bits:Dfor_wr_data|Dout[14] ; Rs_forward_D1[14]                     ; clk          ; clk         ; 0.000        ; 0.064      ; 1.262      ;
; 1.056 ; ALU_op_D2                        ; DFF_16bits:D2_sum|Dout[13]            ; clk          ; clk         ; 0.000        ; 0.449      ; 1.662      ;
; 1.066 ; DFF_16bits:D4_PC|Dout[5]         ; DFF_16bits:D3_PC|Dout[5]              ; clk          ; clk         ; 0.000        ; -0.284     ; 0.939      ;
; 1.073 ; DFF_16bits:D2_PC|Dout[6]         ; Rs_forward_D1[6]                      ; clk          ; clk         ; 0.000        ; 0.079      ; 1.309      ;
; 1.091 ; DFF_16bits:D4_PC|Dout[8]         ; DFF_16bits:D3_PC|Dout[8]              ; clk          ; clk         ; 0.000        ; 0.094      ; 1.342      ;
; 1.095 ; DFF_16bits:D2_sum|Dout[8]        ; DFF_16bits:D1_wr_data|Dout[8]         ; clk          ; clk         ; 0.000        ; 0.425      ; 1.677      ;
; 1.106 ; RF_wr_from_D2                    ; RF_wr_from_D1                         ; clk          ; clk         ; 0.000        ; 0.085      ; 1.348      ;
; 1.107 ; DFF_16bits:PC_DFF|Dout[8]        ; DFF_16bits:D4_PC|Dout[8]              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.335      ;
; 1.123 ; DFF_16bits:PC_DFF|Dout[6]        ; DFF_16bits:D4_PC|Dout[6]              ; clk          ; clk         ; 0.000        ; 0.054      ; 1.334      ;
+-------+----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                   ;
+---------+---------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                 ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -16.720 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_Inst|Dout[10] ; clk          ; clk         ; 1.000        ; -0.084     ; 17.631     ;
; -16.720 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_PC|Dout[7]    ; clk          ; clk         ; 1.000        ; -0.084     ; 17.631     ;
; -16.720 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_Inst|Dout[4]  ; clk          ; clk         ; 1.000        ; -0.084     ; 17.631     ;
; -16.720 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_Inst|Dout[2]  ; clk          ; clk         ; 1.000        ; -0.084     ; 17.631     ;
; -16.639 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_Inst|Dout[10] ; clk          ; clk         ; 1.000        ; -0.084     ; 17.550     ;
; -16.639 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_PC|Dout[7]    ; clk          ; clk         ; 1.000        ; -0.084     ; 17.550     ;
; -16.639 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_Inst|Dout[4]  ; clk          ; clk         ; 1.000        ; -0.084     ; 17.550     ;
; -16.639 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_Inst|Dout[2]  ; clk          ; clk         ; 1.000        ; -0.084     ; 17.550     ;
; -16.513 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_PC|Dout[9]    ; clk          ; clk         ; 1.000        ; 0.246      ; 17.754     ;
; -16.513 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_PC|Dout[10]   ; clk          ; clk         ; 1.000        ; 0.246      ; 17.754     ;
; -16.494 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_Inst|Dout[10] ; clk          ; clk         ; 1.000        ; -0.088     ; 17.401     ;
; -16.494 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_PC|Dout[7]    ; clk          ; clk         ; 1.000        ; -0.088     ; 17.401     ;
; -16.494 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_Inst|Dout[4]  ; clk          ; clk         ; 1.000        ; -0.088     ; 17.401     ;
; -16.494 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_Inst|Dout[2]  ; clk          ; clk         ; 1.000        ; -0.088     ; 17.401     ;
; -16.483 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_PC|Dout[1]    ; clk          ; clk         ; 1.000        ; 0.269      ; 17.747     ;
; -16.483 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_PC|Dout[0]    ; clk          ; clk         ; 1.000        ; 0.269      ; 17.747     ;
; -16.439 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_Inst|Dout[9]  ; clk          ; clk         ; 1.000        ; 0.238      ; 17.672     ;
; -16.439 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_Inst|Dout[7]  ; clk          ; clk         ; 1.000        ; 0.238      ; 17.672     ;
; -16.439 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_Inst|Dout[8]  ; clk          ; clk         ; 1.000        ; 0.238      ; 17.672     ;
; -16.439 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_Inst|Dout[3]  ; clk          ; clk         ; 1.000        ; 0.238      ; 17.672     ;
; -16.439 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_Inst|Dout[12] ; clk          ; clk         ; 1.000        ; 0.238      ; 17.672     ;
; -16.439 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_Inst|Dout[11] ; clk          ; clk         ; 1.000        ; 0.238      ; 17.672     ;
; -16.439 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_Inst|Dout[14] ; clk          ; clk         ; 1.000        ; 0.238      ; 17.672     ;
; -16.439 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_Inst|Dout[13] ; clk          ; clk         ; 1.000        ; 0.238      ; 17.672     ;
; -16.439 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_Inst|Dout[15] ; clk          ; clk         ; 1.000        ; 0.238      ; 17.672     ;
; -16.436 ; DFF_16bits:D2_sum|Dout[3] ; DFF_16bits:D4_Inst|Dout[10] ; clk          ; clk         ; 1.000        ; -0.093     ; 17.338     ;
; -16.436 ; DFF_16bits:D2_sum|Dout[3] ; DFF_16bits:D4_PC|Dout[7]    ; clk          ; clk         ; 1.000        ; -0.093     ; 17.338     ;
; -16.436 ; DFF_16bits:D2_sum|Dout[3] ; DFF_16bits:D4_Inst|Dout[4]  ; clk          ; clk         ; 1.000        ; -0.093     ; 17.338     ;
; -16.436 ; DFF_16bits:D2_sum|Dout[3] ; DFF_16bits:D4_Inst|Dout[2]  ; clk          ; clk         ; 1.000        ; -0.093     ; 17.338     ;
; -16.432 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_PC|Dout[9]    ; clk          ; clk         ; 1.000        ; 0.246      ; 17.673     ;
; -16.432 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_PC|Dout[10]   ; clk          ; clk         ; 1.000        ; 0.246      ; 17.673     ;
; -16.422 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_Inst|Dout[6]  ; clk          ; clk         ; 1.000        ; 0.239      ; 17.656     ;
; -16.422 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_Inst|Dout[1]  ; clk          ; clk         ; 1.000        ; 0.239      ; 17.656     ;
; -16.422 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_Inst|Dout[0]  ; clk          ; clk         ; 1.000        ; 0.239      ; 17.656     ;
; -16.422 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_Inst|Dout[5]  ; clk          ; clk         ; 1.000        ; 0.239      ; 17.656     ;
; -16.418 ; DFF_16bits:D2_sum|Dout[5] ; ext_we_D2                   ; clk          ; clk         ; 1.000        ; 0.294      ; 17.707     ;
; -16.418 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_PC|Dout[11]   ; clk          ; clk         ; 1.000        ; 0.294      ; 17.707     ;
; -16.418 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_PC|Dout[14]   ; clk          ; clk         ; 1.000        ; 0.294      ; 17.707     ;
; -16.415 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_PC|Dout[12]   ; clk          ; clk         ; 1.000        ; 0.294      ; 17.704     ;
; -16.415 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_PC|Dout[15]   ; clk          ; clk         ; 1.000        ; 0.294      ; 17.704     ;
; -16.402 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_PC|Dout[1]    ; clk          ; clk         ; 1.000        ; 0.269      ; 17.666     ;
; -16.402 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_PC|Dout[0]    ; clk          ; clk         ; 1.000        ; 0.269      ; 17.666     ;
; -16.358 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_Inst|Dout[9]  ; clk          ; clk         ; 1.000        ; 0.238      ; 17.591     ;
; -16.358 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_Inst|Dout[7]  ; clk          ; clk         ; 1.000        ; 0.238      ; 17.591     ;
; -16.358 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_Inst|Dout[8]  ; clk          ; clk         ; 1.000        ; 0.238      ; 17.591     ;
; -16.358 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_Inst|Dout[3]  ; clk          ; clk         ; 1.000        ; 0.238      ; 17.591     ;
; -16.358 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_Inst|Dout[12] ; clk          ; clk         ; 1.000        ; 0.238      ; 17.591     ;
; -16.358 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_Inst|Dout[11] ; clk          ; clk         ; 1.000        ; 0.238      ; 17.591     ;
; -16.358 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_Inst|Dout[14] ; clk          ; clk         ; 1.000        ; 0.238      ; 17.591     ;
; -16.358 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_Inst|Dout[13] ; clk          ; clk         ; 1.000        ; 0.238      ; 17.591     ;
; -16.358 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_Inst|Dout[15] ; clk          ; clk         ; 1.000        ; 0.238      ; 17.591     ;
; -16.341 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_Inst|Dout[6]  ; clk          ; clk         ; 1.000        ; 0.239      ; 17.575     ;
; -16.341 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_Inst|Dout[1]  ; clk          ; clk         ; 1.000        ; 0.239      ; 17.575     ;
; -16.341 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_Inst|Dout[0]  ; clk          ; clk         ; 1.000        ; 0.239      ; 17.575     ;
; -16.341 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_Inst|Dout[5]  ; clk          ; clk         ; 1.000        ; 0.239      ; 17.575     ;
; -16.337 ; DFF_16bits:D2_sum|Dout[4] ; ext_we_D2                   ; clk          ; clk         ; 1.000        ; 0.294      ; 17.626     ;
; -16.337 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_PC|Dout[11]   ; clk          ; clk         ; 1.000        ; 0.294      ; 17.626     ;
; -16.337 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_PC|Dout[14]   ; clk          ; clk         ; 1.000        ; 0.294      ; 17.626     ;
; -16.334 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_PC|Dout[12]   ; clk          ; clk         ; 1.000        ; 0.294      ; 17.623     ;
; -16.334 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_PC|Dout[15]   ; clk          ; clk         ; 1.000        ; 0.294      ; 17.623     ;
; -16.330 ; DFF_16bits:D2_sum|Dout[2] ; DFF_16bits:D4_Inst|Dout[10] ; clk          ; clk         ; 1.000        ; -0.093     ; 17.232     ;
; -16.330 ; DFF_16bits:D2_sum|Dout[2] ; DFF_16bits:D4_PC|Dout[7]    ; clk          ; clk         ; 1.000        ; -0.093     ; 17.232     ;
; -16.330 ; DFF_16bits:D2_sum|Dout[2] ; DFF_16bits:D4_Inst|Dout[4]  ; clk          ; clk         ; 1.000        ; -0.093     ; 17.232     ;
; -16.330 ; DFF_16bits:D2_sum|Dout[2] ; DFF_16bits:D4_Inst|Dout[2]  ; clk          ; clk         ; 1.000        ; -0.093     ; 17.232     ;
; -16.287 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_PC|Dout[9]    ; clk          ; clk         ; 1.000        ; 0.242      ; 17.524     ;
; -16.287 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_PC|Dout[10]   ; clk          ; clk         ; 1.000        ; 0.242      ; 17.524     ;
; -16.257 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_PC|Dout[1]    ; clk          ; clk         ; 1.000        ; 0.265      ; 17.517     ;
; -16.257 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_PC|Dout[0]    ; clk          ; clk         ; 1.000        ; 0.265      ; 17.517     ;
; -16.229 ; DFF_16bits:D2_sum|Dout[3] ; DFF_16bits:D4_PC|Dout[9]    ; clk          ; clk         ; 1.000        ; 0.237      ; 17.461     ;
; -16.229 ; DFF_16bits:D2_sum|Dout[3] ; DFF_16bits:D4_PC|Dout[10]   ; clk          ; clk         ; 1.000        ; 0.237      ; 17.461     ;
; -16.213 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_Inst|Dout[9]  ; clk          ; clk         ; 1.000        ; 0.234      ; 17.442     ;
; -16.213 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_Inst|Dout[7]  ; clk          ; clk         ; 1.000        ; 0.234      ; 17.442     ;
; -16.213 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_Inst|Dout[8]  ; clk          ; clk         ; 1.000        ; 0.234      ; 17.442     ;
; -16.213 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_Inst|Dout[3]  ; clk          ; clk         ; 1.000        ; 0.234      ; 17.442     ;
; -16.213 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_Inst|Dout[12] ; clk          ; clk         ; 1.000        ; 0.234      ; 17.442     ;
; -16.213 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_Inst|Dout[11] ; clk          ; clk         ; 1.000        ; 0.234      ; 17.442     ;
; -16.213 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_Inst|Dout[14] ; clk          ; clk         ; 1.000        ; 0.234      ; 17.442     ;
; -16.213 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_Inst|Dout[13] ; clk          ; clk         ; 1.000        ; 0.234      ; 17.442     ;
; -16.213 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_Inst|Dout[15] ; clk          ; clk         ; 1.000        ; 0.234      ; 17.442     ;
; -16.199 ; DFF_16bits:D2_sum|Dout[3] ; DFF_16bits:D4_PC|Dout[1]    ; clk          ; clk         ; 1.000        ; 0.260      ; 17.454     ;
; -16.199 ; DFF_16bits:D2_sum|Dout[3] ; DFF_16bits:D4_PC|Dout[0]    ; clk          ; clk         ; 1.000        ; 0.260      ; 17.454     ;
; -16.196 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_Inst|Dout[6]  ; clk          ; clk         ; 1.000        ; 0.235      ; 17.426     ;
; -16.196 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_Inst|Dout[1]  ; clk          ; clk         ; 1.000        ; 0.235      ; 17.426     ;
; -16.196 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_Inst|Dout[0]  ; clk          ; clk         ; 1.000        ; 0.235      ; 17.426     ;
; -16.196 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_Inst|Dout[5]  ; clk          ; clk         ; 1.000        ; 0.235      ; 17.426     ;
; -16.195 ; DFF_16bits:D2_sum|Dout[1] ; DFF_16bits:D4_Inst|Dout[10] ; clk          ; clk         ; 1.000        ; -0.088     ; 17.102     ;
; -16.195 ; DFF_16bits:D2_sum|Dout[1] ; DFF_16bits:D4_PC|Dout[7]    ; clk          ; clk         ; 1.000        ; -0.088     ; 17.102     ;
; -16.195 ; DFF_16bits:D2_sum|Dout[1] ; DFF_16bits:D4_Inst|Dout[4]  ; clk          ; clk         ; 1.000        ; -0.088     ; 17.102     ;
; -16.195 ; DFF_16bits:D2_sum|Dout[1] ; DFF_16bits:D4_Inst|Dout[2]  ; clk          ; clk         ; 1.000        ; -0.088     ; 17.102     ;
; -16.192 ; DFF_16bits:D2_sum|Dout[0] ; ext_we_D2                   ; clk          ; clk         ; 1.000        ; 0.290      ; 17.477     ;
; -16.192 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_PC|Dout[11]   ; clk          ; clk         ; 1.000        ; 0.290      ; 17.477     ;
; -16.192 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_PC|Dout[14]   ; clk          ; clk         ; 1.000        ; 0.290      ; 17.477     ;
; -16.189 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_PC|Dout[5]    ; clk          ; clk         ; 1.000        ; 0.269      ; 17.453     ;
; -16.189 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_PC|Dout[6]    ; clk          ; clk         ; 1.000        ; 0.269      ; 17.453     ;
; -16.189 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_PC|Dout[3]    ; clk          ; clk         ; 1.000        ; 0.269      ; 17.453     ;
; -16.189 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_PC|Dout[2]    ; clk          ; clk         ; 1.000        ; 0.269      ; 17.453     ;
; -16.189 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_PC|Dout[13]   ; clk          ; clk         ; 1.000        ; 0.269      ; 17.453     ;
; -16.189 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_PC|Dout[12]   ; clk          ; clk         ; 1.000        ; 0.290      ; 17.474     ;
; -16.189 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_PC|Dout[15]   ; clk          ; clk         ; 1.000        ; 0.290      ; 17.474     ;
; -16.162 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_PC|Dout[8]    ; clk          ; clk         ; 1.000        ; 0.286      ; 17.443     ;
+---------+---------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                    ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 1.915 ; ALU_PSW_D2                  ; DFF_16bits:D4_PC|Dout[4]    ; clk          ; clk         ; 0.000        ; 0.421      ; 2.493      ;
; 1.915 ; ALU_PSW_D2                  ; work                        ; clk          ; clk         ; 0.000        ; 0.421      ; 2.493      ;
; 2.005 ; ALU_PSW_D2                  ; DFF_16bits:D4_PC|Dout[8]    ; clk          ; clk         ; 0.000        ; 0.449      ; 2.611      ;
; 2.031 ; ALU_PSW_D2                  ; DFF_16bits:D4_PC|Dout[5]    ; clk          ; clk         ; 0.000        ; 0.432      ; 2.620      ;
; 2.031 ; ALU_PSW_D2                  ; DFF_16bits:D4_PC|Dout[6]    ; clk          ; clk         ; 0.000        ; 0.432      ; 2.620      ;
; 2.031 ; ALU_PSW_D2                  ; DFF_16bits:D4_PC|Dout[3]    ; clk          ; clk         ; 0.000        ; 0.432      ; 2.620      ;
; 2.031 ; ALU_PSW_D2                  ; DFF_16bits:D4_PC|Dout[2]    ; clk          ; clk         ; 0.000        ; 0.432      ; 2.620      ;
; 2.031 ; ALU_PSW_D2                  ; DFF_16bits:D4_PC|Dout[13]   ; clk          ; clk         ; 0.000        ; 0.432      ; 2.620      ;
; 2.038 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_PC|Dout[4]    ; clk          ; clk         ; 0.000        ; 0.099      ; 2.294      ;
; 2.038 ; DFF_16bits:D4_Inst|Dout[8]  ; work                        ; clk          ; clk         ; 0.000        ; 0.099      ; 2.294      ;
; 2.102 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_PC|Dout[4]    ; clk          ; clk         ; 0.000        ; 0.099      ; 2.358      ;
; 2.102 ; DFF_16bits:D4_Inst|Dout[15] ; work                        ; clk          ; clk         ; 0.000        ; 0.099      ; 2.358      ;
; 2.117 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_PC|Dout[8]    ; clk          ; clk         ; 0.000        ; 0.127      ; 2.401      ;
; 2.143 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_PC|Dout[5]    ; clk          ; clk         ; 0.000        ; 0.110      ; 2.410      ;
; 2.143 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_PC|Dout[6]    ; clk          ; clk         ; 0.000        ; 0.110      ; 2.410      ;
; 2.143 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_PC|Dout[3]    ; clk          ; clk         ; 0.000        ; 0.110      ; 2.410      ;
; 2.143 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_PC|Dout[2]    ; clk          ; clk         ; 0.000        ; 0.110      ; 2.410      ;
; 2.143 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_PC|Dout[13]   ; clk          ; clk         ; 0.000        ; 0.110      ; 2.410      ;
; 2.181 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_PC|Dout[8]    ; clk          ; clk         ; 0.000        ; 0.127      ; 2.465      ;
; 2.207 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_PC|Dout[5]    ; clk          ; clk         ; 0.000        ; 0.110      ; 2.474      ;
; 2.207 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_PC|Dout[6]    ; clk          ; clk         ; 0.000        ; 0.110      ; 2.474      ;
; 2.207 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_PC|Dout[3]    ; clk          ; clk         ; 0.000        ; 0.110      ; 2.474      ;
; 2.207 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_PC|Dout[2]    ; clk          ; clk         ; 0.000        ; 0.110      ; 2.474      ;
; 2.207 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_PC|Dout[13]   ; clk          ; clk         ; 0.000        ; 0.110      ; 2.474      ;
; 2.246 ; ALU_PSW_D2                  ; DFF_16bits:D4_PC|Dout[12]   ; clk          ; clk         ; 0.000        ; 0.458      ; 2.861      ;
; 2.246 ; ALU_PSW_D2                  ; DFF_16bits:D4_PC|Dout[15]   ; clk          ; clk         ; 0.000        ; 0.458      ; 2.861      ;
; 2.250 ; ALU_PSW_D2                  ; ext_we_D2                   ; clk          ; clk         ; 0.000        ; 0.457      ; 2.864      ;
; 2.250 ; ALU_PSW_D2                  ; DFF_16bits:D4_PC|Dout[11]   ; clk          ; clk         ; 0.000        ; 0.457      ; 2.864      ;
; 2.250 ; ALU_PSW_D2                  ; DFF_16bits:D4_PC|Dout[14]   ; clk          ; clk         ; 0.000        ; 0.457      ; 2.864      ;
; 2.257 ; ALU_PSW_D2                  ; DFF_16bits:D4_Inst|Dout[6]  ; clk          ; clk         ; 0.000        ; 0.401      ; 2.815      ;
; 2.257 ; ALU_PSW_D2                  ; DFF_16bits:D4_Inst|Dout[1]  ; clk          ; clk         ; 0.000        ; 0.401      ; 2.815      ;
; 2.257 ; ALU_PSW_D2                  ; DFF_16bits:D4_Inst|Dout[0]  ; clk          ; clk         ; 0.000        ; 0.401      ; 2.815      ;
; 2.257 ; ALU_PSW_D2                  ; DFF_16bits:D4_Inst|Dout[5]  ; clk          ; clk         ; 0.000        ; 0.401      ; 2.815      ;
; 2.260 ; DFF_16bits:D4_Inst|Dout[14] ; DFF_16bits:D4_PC|Dout[4]    ; clk          ; clk         ; 0.000        ; 0.099      ; 2.516      ;
; 2.260 ; DFF_16bits:D4_Inst|Dout[14] ; work                        ; clk          ; clk         ; 0.000        ; 0.099      ; 2.516      ;
; 2.261 ; DFF_16bits:D4_Inst|Dout[13] ; DFF_16bits:D4_PC|Dout[4]    ; clk          ; clk         ; 0.000        ; 0.099      ; 2.517      ;
; 2.261 ; DFF_16bits:D4_Inst|Dout[13] ; work                        ; clk          ; clk         ; 0.000        ; 0.099      ; 2.517      ;
; 2.274 ; ALU_PSW_D2                  ; DFF_16bits:D4_Inst|Dout[9]  ; clk          ; clk         ; 0.000        ; 0.399      ; 2.830      ;
; 2.274 ; ALU_PSW_D2                  ; DFF_16bits:D4_Inst|Dout[7]  ; clk          ; clk         ; 0.000        ; 0.399      ; 2.830      ;
; 2.274 ; ALU_PSW_D2                  ; DFF_16bits:D4_Inst|Dout[8]  ; clk          ; clk         ; 0.000        ; 0.399      ; 2.830      ;
; 2.274 ; ALU_PSW_D2                  ; DFF_16bits:D4_Inst|Dout[3]  ; clk          ; clk         ; 0.000        ; 0.399      ; 2.830      ;
; 2.274 ; ALU_PSW_D2                  ; DFF_16bits:D4_Inst|Dout[12] ; clk          ; clk         ; 0.000        ; 0.399      ; 2.830      ;
; 2.274 ; ALU_PSW_D2                  ; DFF_16bits:D4_Inst|Dout[11] ; clk          ; clk         ; 0.000        ; 0.399      ; 2.830      ;
; 2.274 ; ALU_PSW_D2                  ; DFF_16bits:D4_Inst|Dout[14] ; clk          ; clk         ; 0.000        ; 0.399      ; 2.830      ;
; 2.274 ; ALU_PSW_D2                  ; DFF_16bits:D4_Inst|Dout[13] ; clk          ; clk         ; 0.000        ; 0.399      ; 2.830      ;
; 2.274 ; ALU_PSW_D2                  ; DFF_16bits:D4_Inst|Dout[15] ; clk          ; clk         ; 0.000        ; 0.399      ; 2.830      ;
; 2.313 ; ALU_PSW_D2                  ; DFF_16bits:D4_PC|Dout[1]    ; clk          ; clk         ; 0.000        ; 0.432      ; 2.902      ;
; 2.313 ; ALU_PSW_D2                  ; DFF_16bits:D4_PC|Dout[0]    ; clk          ; clk         ; 0.000        ; 0.432      ; 2.902      ;
; 2.317 ; DFF_16bits:D3_Inst|Dout[7]  ; RF_wr_en_D2                 ; clk          ; clk         ; 0.000        ; 0.079      ; 2.553      ;
; 2.317 ; DFF_16bits:D3_Inst|Dout[7]  ; Memory_wr_en_D2             ; clk          ; clk         ; 0.000        ; 0.079      ; 2.553      ;
; 2.317 ; DFF_16bits:D3_Inst|Dout[7]  ; RF_wr_from_D2               ; clk          ; clk         ; 0.000        ; 0.079      ; 2.553      ;
; 2.317 ; DFF_16bits:D3_Inst|Dout[7]  ; DFF_16bits:D3_PC|Dout[7]    ; clk          ; clk         ; 0.000        ; 0.079      ; 2.553      ;
; 2.333 ; ALU_PSW_D2                  ; DFF_16bits:D4_PC|Dout[9]    ; clk          ; clk         ; 0.000        ; 0.408      ; 2.898      ;
; 2.333 ; ALU_PSW_D2                  ; DFF_16bits:D4_PC|Dout[10]   ; clk          ; clk         ; 0.000        ; 0.408      ; 2.898      ;
; 2.358 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_PC|Dout[12]   ; clk          ; clk         ; 0.000        ; 0.136      ; 2.651      ;
; 2.358 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_PC|Dout[15]   ; clk          ; clk         ; 0.000        ; 0.136      ; 2.651      ;
; 2.359 ; DFF_16bits:D4_Inst|Dout[14] ; DFF_16bits:D4_PC|Dout[8]    ; clk          ; clk         ; 0.000        ; 0.127      ; 2.643      ;
; 2.360 ; DFF_16bits:D4_Inst|Dout[13] ; DFF_16bits:D4_PC|Dout[8]    ; clk          ; clk         ; 0.000        ; 0.127      ; 2.644      ;
; 2.362 ; DFF_16bits:D4_Inst|Dout[8]  ; ext_we_D2                   ; clk          ; clk         ; 0.000        ; 0.135      ; 2.654      ;
; 2.362 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_PC|Dout[11]   ; clk          ; clk         ; 0.000        ; 0.135      ; 2.654      ;
; 2.362 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_PC|Dout[14]   ; clk          ; clk         ; 0.000        ; 0.135      ; 2.654      ;
; 2.369 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_Inst|Dout[6]  ; clk          ; clk         ; 0.000        ; 0.079      ; 2.605      ;
; 2.369 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_Inst|Dout[1]  ; clk          ; clk         ; 0.000        ; 0.079      ; 2.605      ;
; 2.369 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_Inst|Dout[0]  ; clk          ; clk         ; 0.000        ; 0.079      ; 2.605      ;
; 2.369 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_Inst|Dout[5]  ; clk          ; clk         ; 0.000        ; 0.079      ; 2.605      ;
; 2.383 ; DFF_16bits:D4_Inst|Dout[14] ; DFF_16bits:D4_PC|Dout[5]    ; clk          ; clk         ; 0.000        ; 0.110      ; 2.650      ;
; 2.383 ; DFF_16bits:D4_Inst|Dout[14] ; DFF_16bits:D4_PC|Dout[6]    ; clk          ; clk         ; 0.000        ; 0.110      ; 2.650      ;
; 2.383 ; DFF_16bits:D4_Inst|Dout[14] ; DFF_16bits:D4_PC|Dout[3]    ; clk          ; clk         ; 0.000        ; 0.110      ; 2.650      ;
; 2.383 ; DFF_16bits:D4_Inst|Dout[14] ; DFF_16bits:D4_PC|Dout[2]    ; clk          ; clk         ; 0.000        ; 0.110      ; 2.650      ;
; 2.383 ; DFF_16bits:D4_Inst|Dout[14] ; DFF_16bits:D4_PC|Dout[13]   ; clk          ; clk         ; 0.000        ; 0.110      ; 2.650      ;
; 2.384 ; DFF_16bits:D4_Inst|Dout[13] ; DFF_16bits:D4_PC|Dout[5]    ; clk          ; clk         ; 0.000        ; 0.110      ; 2.651      ;
; 2.384 ; DFF_16bits:D4_Inst|Dout[13] ; DFF_16bits:D4_PC|Dout[6]    ; clk          ; clk         ; 0.000        ; 0.110      ; 2.651      ;
; 2.384 ; DFF_16bits:D4_Inst|Dout[13] ; DFF_16bits:D4_PC|Dout[3]    ; clk          ; clk         ; 0.000        ; 0.110      ; 2.651      ;
; 2.384 ; DFF_16bits:D4_Inst|Dout[13] ; DFF_16bits:D4_PC|Dout[2]    ; clk          ; clk         ; 0.000        ; 0.110      ; 2.651      ;
; 2.384 ; DFF_16bits:D4_Inst|Dout[13] ; DFF_16bits:D4_PC|Dout[13]   ; clk          ; clk         ; 0.000        ; 0.110      ; 2.651      ;
; 2.386 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_Inst|Dout[9]  ; clk          ; clk         ; 0.000        ; 0.077      ; 2.620      ;
; 2.386 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_Inst|Dout[7]  ; clk          ; clk         ; 0.000        ; 0.077      ; 2.620      ;
; 2.386 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_Inst|Dout[8]  ; clk          ; clk         ; 0.000        ; 0.077      ; 2.620      ;
; 2.386 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_Inst|Dout[3]  ; clk          ; clk         ; 0.000        ; 0.077      ; 2.620      ;
; 2.386 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_Inst|Dout[12] ; clk          ; clk         ; 0.000        ; 0.077      ; 2.620      ;
; 2.386 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_Inst|Dout[11] ; clk          ; clk         ; 0.000        ; 0.077      ; 2.620      ;
; 2.386 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_Inst|Dout[14] ; clk          ; clk         ; 0.000        ; 0.077      ; 2.620      ;
; 2.386 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_Inst|Dout[13] ; clk          ; clk         ; 0.000        ; 0.077      ; 2.620      ;
; 2.386 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_Inst|Dout[15] ; clk          ; clk         ; 0.000        ; 0.077      ; 2.620      ;
; 2.422 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_PC|Dout[12]   ; clk          ; clk         ; 0.000        ; 0.136      ; 2.715      ;
; 2.422 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_PC|Dout[15]   ; clk          ; clk         ; 0.000        ; 0.136      ; 2.715      ;
; 2.425 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_PC|Dout[1]    ; clk          ; clk         ; 0.000        ; 0.110      ; 2.692      ;
; 2.425 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_PC|Dout[0]    ; clk          ; clk         ; 0.000        ; 0.110      ; 2.692      ;
; 2.426 ; DFF_16bits:D4_Inst|Dout[15] ; ext_we_D2                   ; clk          ; clk         ; 0.000        ; 0.135      ; 2.718      ;
; 2.426 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_PC|Dout[11]   ; clk          ; clk         ; 0.000        ; 0.135      ; 2.718      ;
; 2.426 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_PC|Dout[14]   ; clk          ; clk         ; 0.000        ; 0.135      ; 2.718      ;
; 2.433 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_Inst|Dout[6]  ; clk          ; clk         ; 0.000        ; 0.079      ; 2.669      ;
; 2.433 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_Inst|Dout[1]  ; clk          ; clk         ; 0.000        ; 0.079      ; 2.669      ;
; 2.433 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_Inst|Dout[0]  ; clk          ; clk         ; 0.000        ; 0.079      ; 2.669      ;
; 2.433 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_Inst|Dout[5]  ; clk          ; clk         ; 0.000        ; 0.079      ; 2.669      ;
; 2.450 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_Inst|Dout[9]  ; clk          ; clk         ; 0.000        ; 0.077      ; 2.684      ;
; 2.450 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_Inst|Dout[7]  ; clk          ; clk         ; 0.000        ; 0.077      ; 2.684      ;
; 2.450 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_Inst|Dout[8]  ; clk          ; clk         ; 0.000        ; 0.077      ; 2.684      ;
; 2.450 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_Inst|Dout[3]  ; clk          ; clk         ; 0.000        ; 0.077      ; 2.684      ;
; 2.450 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_Inst|Dout[12] ; clk          ; clk         ; 0.000        ; 0.077      ; 2.684      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                          ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU_B_D2                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU_PSW_D2                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU_op_D2                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU_target_D2[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU_target_D2[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; C                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_Inst|Dout[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_Inst|Dout[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_Inst|Dout[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_wr_data|Dout[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_wr_data|Dout[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_wr_data|Dout[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_wr_data|Dout[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_wr_data|Dout[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_wr_data|Dout[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_wr_data|Dout[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_wr_data|Dout[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_wr_data|Dout[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_wr_data|Dout[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_wr_data|Dout[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_wr_data|Dout[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_wr_data|Dout[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_wr_data|Dout[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_wr_data|Dout[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_wr_data|Dout[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_Inst|Dout[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_Inst|Dout[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_Inst|Dout[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_PC|Dout[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_PC|Dout[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_PC|Dout[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_PC|Dout[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_PC|Dout[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_PC|Dout[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_PC|Dout[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_PC|Dout[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_PC|Dout[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_PC|Dout[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_PC|Dout[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_PC|Dout[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_PC|Dout[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_PC|Dout[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_PC|Dout[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_PC|Dout[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_sum|Dout[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_sum|Dout[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_sum|Dout[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_sum|Dout[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_sum|Dout[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_sum|Dout[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_sum|Dout[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_sum|Dout[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_sum|Dout[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_sum|Dout[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_sum|Dout[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_sum|Dout[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_sum|Dout[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_sum|Dout[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_sum|Dout[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_sum|Dout[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_Imm|Dout[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_Imm|Dout[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_Imm|Dout[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_Imm|Dout[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_Imm|Dout[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_Inst|Dout[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_Inst|Dout[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_Inst|Dout[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_Inst|Dout[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_Inst|Dout[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_Inst|Dout[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_Inst|Dout[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_Inst|Dout[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_Inst|Dout[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_PC|Dout[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_PC|Dout[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_PC|Dout[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_PC|Dout[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_PC|Dout[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_PC|Dout[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_PC|Dout[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_PC|Dout[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_PC|Dout[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_PC|Dout[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_PC|Dout[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_PC|Dout[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_PC|Dout[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_PC|Dout[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_PC|Dout[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_PC|Dout[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D4_Inst|Dout[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D4_Inst|Dout[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D4_Inst|Dout[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D4_Inst|Dout[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D4_Inst|Dout[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D4_Inst|Dout[14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D4_Inst|Dout[15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D4_Inst|Dout[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D4_Inst|Dout[2]     ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; ext_addr[*]   ; clk        ; 19.429 ; 20.014 ; Rise       ; clk             ;
;  ext_addr[0]  ; clk        ; 18.642 ; 19.197 ; Rise       ; clk             ;
;  ext_addr[1]  ; clk        ; 18.197 ; 18.816 ; Rise       ; clk             ;
;  ext_addr[2]  ; clk        ; 18.634 ; 19.280 ; Rise       ; clk             ;
;  ext_addr[3]  ; clk        ; 18.666 ; 19.258 ; Rise       ; clk             ;
;  ext_addr[4]  ; clk        ; 18.783 ; 19.271 ; Rise       ; clk             ;
;  ext_addr[5]  ; clk        ; 19.429 ; 20.014 ; Rise       ; clk             ;
;  ext_addr[6]  ; clk        ; 16.145 ; 16.777 ; Rise       ; clk             ;
;  ext_addr[7]  ; clk        ; 16.625 ; 17.199 ; Rise       ; clk             ;
; ext_data[*]   ; clk        ; 4.676  ; 5.298  ; Rise       ; clk             ;
;  ext_data[0]  ; clk        ; 4.390  ; 4.961  ; Rise       ; clk             ;
;  ext_data[1]  ; clk        ; 3.037  ; 3.619  ; Rise       ; clk             ;
;  ext_data[2]  ; clk        ; 4.676  ; 5.298  ; Rise       ; clk             ;
;  ext_data[3]  ; clk        ; 4.542  ; 5.172  ; Rise       ; clk             ;
;  ext_data[4]  ; clk        ; 3.115  ; 3.726  ; Rise       ; clk             ;
;  ext_data[5]  ; clk        ; 3.242  ; 3.800  ; Rise       ; clk             ;
;  ext_data[6]  ; clk        ; 2.209  ; 2.252  ; Rise       ; clk             ;
;  ext_data[7]  ; clk        ; 0.706  ; 0.750  ; Rise       ; clk             ;
;  ext_data[8]  ; clk        ; 3.375  ; 3.994  ; Rise       ; clk             ;
;  ext_data[9]  ; clk        ; 3.274  ; 3.982  ; Rise       ; clk             ;
;  ext_data[10] ; clk        ; 3.263  ; 3.853  ; Rise       ; clk             ;
;  ext_data[11] ; clk        ; 3.220  ; 3.928  ; Rise       ; clk             ;
;  ext_data[12] ; clk        ; 3.406  ; 3.979  ; Rise       ; clk             ;
;  ext_data[13] ; clk        ; 3.307  ; 4.026  ; Rise       ; clk             ;
;  ext_data[14] ; clk        ; 3.849  ; 4.605  ; Rise       ; clk             ;
;  ext_data[15] ; clk        ; 3.561  ; 4.245  ; Rise       ; clk             ;
; ext_data_we   ; clk        ; 20.087 ; 20.642 ; Rise       ; clk             ;
; ext_inst_we   ; clk        ; 18.935 ; 19.545 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; ext_addr[*]   ; clk        ; -0.491 ; -1.041 ; Rise       ; clk             ;
;  ext_addr[0]  ; clk        ; -1.430 ; -1.885 ; Rise       ; clk             ;
;  ext_addr[1]  ; clk        ; -1.489 ; -2.084 ; Rise       ; clk             ;
;  ext_addr[2]  ; clk        ; -2.024 ; -2.552 ; Rise       ; clk             ;
;  ext_addr[3]  ; clk        ; -2.503 ; -2.972 ; Rise       ; clk             ;
;  ext_addr[4]  ; clk        ; -1.514 ; -2.021 ; Rise       ; clk             ;
;  ext_addr[5]  ; clk        ; -1.158 ; -1.706 ; Rise       ; clk             ;
;  ext_addr[6]  ; clk        ; -0.491 ; -1.041 ; Rise       ; clk             ;
;  ext_addr[7]  ; clk        ; -1.220 ; -1.661 ; Rise       ; clk             ;
; ext_data[*]   ; clk        ; 2.118  ; 2.052  ; Rise       ; clk             ;
;  ext_data[0]  ; clk        ; 0.935  ; 0.522  ; Rise       ; clk             ;
;  ext_data[1]  ; clk        ; 0.782  ; 0.375  ; Rise       ; clk             ;
;  ext_data[2]  ; clk        ; 0.538  ; 0.120  ; Rise       ; clk             ;
;  ext_data[3]  ; clk        ; 0.558  ; 0.138  ; Rise       ; clk             ;
;  ext_data[4]  ; clk        ; 0.809  ; 0.405  ; Rise       ; clk             ;
;  ext_data[5]  ; clk        ; 0.945  ; 0.534  ; Rise       ; clk             ;
;  ext_data[6]  ; clk        ; 2.063  ; 2.037  ; Rise       ; clk             ;
;  ext_data[7]  ; clk        ; 2.118  ; 2.052  ; Rise       ; clk             ;
;  ext_data[8]  ; clk        ; 0.844  ; 0.418  ; Rise       ; clk             ;
;  ext_data[9]  ; clk        ; 0.795  ; 0.372  ; Rise       ; clk             ;
;  ext_data[10] ; clk        ; 0.810  ; 0.382  ; Rise       ; clk             ;
;  ext_data[11] ; clk        ; 0.909  ; 0.500  ; Rise       ; clk             ;
;  ext_data[12] ; clk        ; 0.808  ; 0.400  ; Rise       ; clk             ;
;  ext_data[13] ; clk        ; 0.792  ; 0.366  ; Rise       ; clk             ;
;  ext_data[14] ; clk        ; 0.538  ; 0.089  ; Rise       ; clk             ;
;  ext_data[15] ; clk        ; 0.814  ; 0.387  ; Rise       ; clk             ;
; ext_data_we   ; clk        ; 0.190  ; -0.333 ; Rise       ; clk             ;
; ext_inst_we   ; clk        ; 0.235  ; -0.287 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; OutR[*]   ; clk        ; 9.538 ; 9.629 ; Rise       ; clk             ;
;  OutR[0]  ; clk        ; 7.409 ; 7.450 ; Rise       ; clk             ;
;  OutR[1]  ; clk        ; 7.375 ; 7.405 ; Rise       ; clk             ;
;  OutR[2]  ; clk        ; 6.982 ; 6.999 ; Rise       ; clk             ;
;  OutR[3]  ; clk        ; 7.343 ; 7.398 ; Rise       ; clk             ;
;  OutR[4]  ; clk        ; 7.492 ; 7.548 ; Rise       ; clk             ;
;  OutR[5]  ; clk        ; 7.352 ; 7.361 ; Rise       ; clk             ;
;  OutR[6]  ; clk        ; 7.217 ; 7.265 ; Rise       ; clk             ;
;  OutR[7]  ; clk        ; 7.243 ; 7.287 ; Rise       ; clk             ;
;  OutR[8]  ; clk        ; 7.687 ; 7.750 ; Rise       ; clk             ;
;  OutR[9]  ; clk        ; 7.392 ; 7.427 ; Rise       ; clk             ;
;  OutR[10] ; clk        ; 7.354 ; 7.391 ; Rise       ; clk             ;
;  OutR[11] ; clk        ; 7.521 ; 7.536 ; Rise       ; clk             ;
;  OutR[12] ; clk        ; 9.221 ; 9.190 ; Rise       ; clk             ;
;  OutR[13] ; clk        ; 7.049 ; 7.067 ; Rise       ; clk             ;
;  OutR[14] ; clk        ; 9.538 ; 9.629 ; Rise       ; clk             ;
;  OutR[15] ; clk        ; 8.995 ; 8.960 ; Rise       ; clk             ;
; done      ; clk        ; 5.211 ; 5.133 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; OutR[*]   ; clk        ; 6.645 ; 6.574 ; Rise       ; clk             ;
;  OutR[0]  ; clk        ; 7.061 ; 7.016 ; Rise       ; clk             ;
;  OutR[1]  ; clk        ; 7.017 ; 6.960 ; Rise       ; clk             ;
;  OutR[2]  ; clk        ; 6.645 ; 6.574 ; Rise       ; clk             ;
;  OutR[3]  ; clk        ; 6.998 ; 6.963 ; Rise       ; clk             ;
;  OutR[4]  ; clk        ; 7.133 ; 7.099 ; Rise       ; clk             ;
;  OutR[5]  ; clk        ; 6.992 ; 6.914 ; Rise       ; clk             ;
;  OutR[6]  ; clk        ; 6.879 ; 6.842 ; Rise       ; clk             ;
;  OutR[7]  ; clk        ; 6.900 ; 6.859 ; Rise       ; clk             ;
;  OutR[8]  ; clk        ; 7.316 ; 7.292 ; Rise       ; clk             ;
;  OutR[9]  ; clk        ; 7.036 ; 6.983 ; Rise       ; clk             ;
;  OutR[10] ; clk        ; 7.005 ; 6.955 ; Rise       ; clk             ;
;  OutR[11] ; clk        ; 7.161 ; 7.089 ; Rise       ; clk             ;
;  OutR[12] ; clk        ; 7.286 ; 7.193 ; Rise       ; clk             ;
;  OutR[13] ; clk        ; 6.702 ; 6.631 ; Rise       ; clk             ;
;  OutR[14] ; clk        ; 7.589 ; 7.611 ; Rise       ; clk             ;
;  OutR[15] ; clk        ; 7.069 ; 6.969 ; Rise       ; clk             ;
; done      ; clk        ; 5.050 ; 4.971 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 57.78 MHz ; 57.78 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -16.308 ; -59265.016       ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.002 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+---------+---------------------+
; Clock ; Slack   ; End Point TNS       ;
+-------+---------+---------------------+
; clk   ; -14.929 ; -681.658            ;
+-------+---------+---------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.742 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -8024.000                       ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                        ;
+---------+---------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                               ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -16.308 ; DFF_16bits:D2_sum|Dout[5]                               ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; 0.267      ; 17.570     ;
; -16.290 ; DFF_16bits:D2_sum|Dout[5]                               ; DFF_16bits:PC_DFF|Dout[15]     ; clk          ; clk         ; 1.000        ; 0.267      ; 17.552     ;
; -16.266 ; DFF_16bits:D2_sum|Dout[4]                               ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; 0.267      ; 17.528     ;
; -16.248 ; DFF_16bits:D2_sum|Dout[4]                               ; DFF_16bits:PC_DFF|Dout[15]     ; clk          ; clk         ; 1.000        ; 0.267      ; 17.510     ;
; -16.184 ; DFF_16bits:D2_sum|Dout[5]                               ; DFF_16bits:PC_DFF|Dout[13]     ; clk          ; clk         ; 1.000        ; 0.267      ; 17.446     ;
; -16.142 ; DFF_16bits:D2_sum|Dout[4]                               ; DFF_16bits:PC_DFF|Dout[13]     ; clk          ; clk         ; 1.000        ; 0.267      ; 17.404     ;
; -16.123 ; DFF_16bits:D2_sum|Dout[0]                               ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; 0.264      ; 17.382     ;
; -16.105 ; DFF_16bits:D2_sum|Dout[0]                               ; DFF_16bits:PC_DFF|Dout[15]     ; clk          ; clk         ; 1.000        ; 0.264      ; 17.364     ;
; -16.084 ; DFF_16bits:D2_sum|Dout[5]                               ; DFF_16bits:PC_DFF|Dout[12]     ; clk          ; clk         ; 1.000        ; 0.267      ; 17.346     ;
; -16.084 ; DFF_16bits:D2_sum|Dout[3]                               ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; 0.257      ; 17.336     ;
; -16.066 ; DFF_16bits:D2_sum|Dout[3]                               ; DFF_16bits:PC_DFF|Dout[15]     ; clk          ; clk         ; 1.000        ; 0.257      ; 17.318     ;
; -16.042 ; DFF_16bits:D2_sum|Dout[4]                               ; DFF_16bits:PC_DFF|Dout[12]     ; clk          ; clk         ; 1.000        ; 0.267      ; 17.304     ;
; -15.999 ; DFF_16bits:D2_sum|Dout[0]                               ; DFF_16bits:PC_DFF|Dout[13]     ; clk          ; clk         ; 1.000        ; 0.264      ; 17.258     ;
; -15.984 ; DFF_16bits:D2_sum|Dout[5]                               ; DFF_16bits:PC_DFF|Dout[10]     ; clk          ; clk         ; 1.000        ; 0.267      ; 17.246     ;
; -15.974 ; DFF_16bits:D2_sum|Dout[2]                               ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; 0.258      ; 17.227     ;
; -15.966 ; DFF_16bits:D2_sum|Dout[5]                               ; DFF_16bits:PC_DFF|Dout[11]     ; clk          ; clk         ; 1.000        ; 0.267      ; 17.228     ;
; -15.960 ; DFF_16bits:D2_sum|Dout[3]                               ; DFF_16bits:PC_DFF|Dout[13]     ; clk          ; clk         ; 1.000        ; 0.257      ; 17.212     ;
; -15.956 ; DFF_16bits:D2_sum|Dout[2]                               ; DFF_16bits:PC_DFF|Dout[15]     ; clk          ; clk         ; 1.000        ; 0.258      ; 17.209     ;
; -15.942 ; DFF_16bits:D2_sum|Dout[4]                               ; DFF_16bits:PC_DFF|Dout[10]     ; clk          ; clk         ; 1.000        ; 0.267      ; 17.204     ;
; -15.924 ; DFF_16bits:D2_sum|Dout[4]                               ; DFF_16bits:PC_DFF|Dout[11]     ; clk          ; clk         ; 1.000        ; 0.267      ; 17.186     ;
; -15.899 ; DFF_16bits:D2_sum|Dout[0]                               ; DFF_16bits:PC_DFF|Dout[12]     ; clk          ; clk         ; 1.000        ; 0.264      ; 17.158     ;
; -15.894 ; DFF_16bits:D2_sum|Dout[1]                               ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; 0.264      ; 17.153     ;
; -15.884 ; DFF_16bits:D2_sum|Dout[5]                               ; DFF_16bits:PC_DFF|Dout[8]      ; clk          ; clk         ; 1.000        ; 0.267      ; 17.146     ;
; -15.876 ; DFF_16bits:D2_sum|Dout[1]                               ; DFF_16bits:PC_DFF|Dout[15]     ; clk          ; clk         ; 1.000        ; 0.264      ; 17.135     ;
; -15.866 ; DFF_16bits:D2_sum|Dout[5]                               ; DFF_16bits:PC_DFF|Dout[9]      ; clk          ; clk         ; 1.000        ; 0.267      ; 17.128     ;
; -15.860 ; DFF_16bits:D2_sum|Dout[3]                               ; DFF_16bits:PC_DFF|Dout[12]     ; clk          ; clk         ; 1.000        ; 0.257      ; 17.112     ;
; -15.850 ; DFF_16bits:D2_sum|Dout[2]                               ; DFF_16bits:PC_DFF|Dout[13]     ; clk          ; clk         ; 1.000        ; 0.258      ; 17.103     ;
; -15.842 ; DFF_16bits:D2_sum|Dout[4]                               ; DFF_16bits:PC_DFF|Dout[8]      ; clk          ; clk         ; 1.000        ; 0.267      ; 17.104     ;
; -15.824 ; DFF_16bits:D2_sum|Dout[4]                               ; DFF_16bits:PC_DFF|Dout[9]      ; clk          ; clk         ; 1.000        ; 0.267      ; 17.086     ;
; -15.805 ; Memory256_16bits:Mem_data|Memory32_8bits:M70|Mem[1][0]  ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; 0.284      ; 17.084     ;
; -15.799 ; DFF_16bits:D2_sum|Dout[0]                               ; DFF_16bits:PC_DFF|Dout[10]     ; clk          ; clk         ; 1.000        ; 0.264      ; 17.058     ;
; -15.787 ; Memory256_16bits:Mem_data|Memory32_8bits:M70|Mem[1][0]  ; DFF_16bits:PC_DFF|Dout[15]     ; clk          ; clk         ; 1.000        ; 0.284      ; 17.066     ;
; -15.784 ; DFF_16bits:D2_sum|Dout[5]                               ; DFF_16bits:PC_DFF|Dout[6]      ; clk          ; clk         ; 1.000        ; 0.267      ; 17.046     ;
; -15.781 ; DFF_16bits:D2_sum|Dout[0]                               ; DFF_16bits:PC_DFF|Dout[11]     ; clk          ; clk         ; 1.000        ; 0.264      ; 17.040     ;
; -15.770 ; DFF_16bits:D2_sum|Dout[1]                               ; DFF_16bits:PC_DFF|Dout[13]     ; clk          ; clk         ; 1.000        ; 0.264      ; 17.029     ;
; -15.766 ; DFF_16bits:D2_sum|Dout[5]                               ; DFF_16bits:PC_DFF|Dout[7]      ; clk          ; clk         ; 1.000        ; 0.267      ; 17.028     ;
; -15.763 ; Memory256_16bits:Mem_data|Memory32_8bits:M50|Mem[6][0]  ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; 0.275      ; 17.033     ;
; -15.760 ; DFF_16bits:D2_sum|Dout[3]                               ; DFF_16bits:PC_DFF|Dout[10]     ; clk          ; clk         ; 1.000        ; 0.257      ; 17.012     ;
; -15.750 ; DFF_16bits:D2_sum|Dout[2]                               ; DFF_16bits:PC_DFF|Dout[12]     ; clk          ; clk         ; 1.000        ; 0.258      ; 17.003     ;
; -15.745 ; Memory256_16bits:Mem_data|Memory32_8bits:M50|Mem[6][0]  ; DFF_16bits:PC_DFF|Dout[15]     ; clk          ; clk         ; 1.000        ; 0.275      ; 17.015     ;
; -15.742 ; DFF_16bits:D2_sum|Dout[3]                               ; DFF_16bits:PC_DFF|Dout[11]     ; clk          ; clk         ; 1.000        ; 0.257      ; 16.994     ;
; -15.742 ; DFF_16bits:D2_sum|Dout[4]                               ; DFF_16bits:PC_DFF|Dout[6]      ; clk          ; clk         ; 1.000        ; 0.267      ; 17.004     ;
; -15.724 ; DFF_16bits:D2_sum|Dout[4]                               ; DFF_16bits:PC_DFF|Dout[7]      ; clk          ; clk         ; 1.000        ; 0.267      ; 16.986     ;
; -15.699 ; DFF_16bits:D2_sum|Dout[0]                               ; DFF_16bits:PC_DFF|Dout[8]      ; clk          ; clk         ; 1.000        ; 0.264      ; 16.958     ;
; -15.684 ; DFF_16bits:D2_sum|Dout[5]                               ; DFF_16bits:PC_DFF|Dout[4]      ; clk          ; clk         ; 1.000        ; 0.267      ; 16.946     ;
; -15.681 ; Memory256_16bits:Mem_data|Memory32_8bits:M70|Mem[1][0]  ; DFF_16bits:PC_DFF|Dout[13]     ; clk          ; clk         ; 1.000        ; 0.284      ; 16.960     ;
; -15.681 ; DFF_16bits:D2_sum|Dout[0]                               ; DFF_16bits:PC_DFF|Dout[9]      ; clk          ; clk         ; 1.000        ; 0.264      ; 16.940     ;
; -15.670 ; DFF_16bits:D2_sum|Dout[1]                               ; DFF_16bits:PC_DFF|Dout[12]     ; clk          ; clk         ; 1.000        ; 0.264      ; 16.929     ;
; -15.666 ; DFF_16bits:D2_sum|Dout[5]                               ; DFF_16bits:PC_DFF|Dout[5]      ; clk          ; clk         ; 1.000        ; 0.267      ; 16.928     ;
; -15.660 ; DFF_16bits:D2_sum|Dout[3]                               ; DFF_16bits:PC_DFF|Dout[8]      ; clk          ; clk         ; 1.000        ; 0.257      ; 16.912     ;
; -15.652 ; Memory256_16bits:Mem_data|Memory32_8bits:M70|Mem[4][1]  ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; 0.279      ; 16.926     ;
; -15.650 ; DFF_16bits:D2_sum|Dout[5]                               ; Hazard_Detector:HD0|bubble1_D2 ; clk          ; clk         ; 1.000        ; -1.849     ; 14.796     ;
; -15.650 ; DFF_16bits:D2_sum|Dout[2]                               ; DFF_16bits:PC_DFF|Dout[10]     ; clk          ; clk         ; 1.000        ; 0.258      ; 16.903     ;
; -15.642 ; DFF_16bits:D2_sum|Dout[3]                               ; DFF_16bits:PC_DFF|Dout[9]      ; clk          ; clk         ; 1.000        ; 0.257      ; 16.894     ;
; -15.642 ; DFF_16bits:D2_sum|Dout[4]                               ; DFF_16bits:PC_DFF|Dout[4]      ; clk          ; clk         ; 1.000        ; 0.267      ; 16.904     ;
; -15.639 ; Memory256_16bits:Mem_data|Memory32_8bits:M50|Mem[6][0]  ; DFF_16bits:PC_DFF|Dout[13]     ; clk          ; clk         ; 1.000        ; 0.275      ; 16.909     ;
; -15.634 ; Memory256_16bits:Mem_data|Memory32_8bits:M70|Mem[4][1]  ; DFF_16bits:PC_DFF|Dout[15]     ; clk          ; clk         ; 1.000        ; 0.279      ; 16.908     ;
; -15.632 ; DFF_16bits:D2_sum|Dout[2]                               ; DFF_16bits:PC_DFF|Dout[11]     ; clk          ; clk         ; 1.000        ; 0.258      ; 16.885     ;
; -15.624 ; DFF_16bits:D2_sum|Dout[4]                               ; DFF_16bits:PC_DFF|Dout[5]      ; clk          ; clk         ; 1.000        ; 0.267      ; 16.886     ;
; -15.615 ; Memory256_16bits:Mem_data|Memory32_8bits:M60|Mem[25][0] ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; 0.255      ; 16.865     ;
; -15.608 ; DFF_16bits:D2_sum|Dout[4]                               ; Hazard_Detector:HD0|bubble1_D2 ; clk          ; clk         ; 1.000        ; -1.849     ; 14.754     ;
; -15.599 ; DFF_16bits:D2_sum|Dout[0]                               ; DFF_16bits:PC_DFF|Dout[6]      ; clk          ; clk         ; 1.000        ; 0.264      ; 16.858     ;
; -15.597 ; Memory256_16bits:Mem_data|Memory32_8bits:M60|Mem[25][0] ; DFF_16bits:PC_DFF|Dout[15]     ; clk          ; clk         ; 1.000        ; 0.255      ; 16.847     ;
; -15.581 ; Memory256_16bits:Mem_data|Memory32_8bits:M70|Mem[1][0]  ; DFF_16bits:PC_DFF|Dout[12]     ; clk          ; clk         ; 1.000        ; 0.284      ; 16.860     ;
; -15.581 ; DFF_16bits:D2_sum|Dout[0]                               ; DFF_16bits:PC_DFF|Dout[7]      ; clk          ; clk         ; 1.000        ; 0.264      ; 16.840     ;
; -15.574 ; Memory256_16bits:Mem_data|Memory32_8bits:M10|Mem[9][6]  ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; 0.276      ; 16.845     ;
; -15.570 ; DFF_16bits:D2_sum|Dout[1]                               ; DFF_16bits:PC_DFF|Dout[10]     ; clk          ; clk         ; 1.000        ; 0.264      ; 16.829     ;
; -15.560 ; DFF_16bits:D2_sum|Dout[3]                               ; DFF_16bits:PC_DFF|Dout[6]      ; clk          ; clk         ; 1.000        ; 0.257      ; 16.812     ;
; -15.556 ; Memory256_16bits:Mem_data|Memory32_8bits:M10|Mem[9][6]  ; DFF_16bits:PC_DFF|Dout[15]     ; clk          ; clk         ; 1.000        ; 0.276      ; 16.827     ;
; -15.552 ; DFF_16bits:D2_sum|Dout[1]                               ; DFF_16bits:PC_DFF|Dout[11]     ; clk          ; clk         ; 1.000        ; 0.264      ; 16.811     ;
; -15.550 ; DFF_16bits:D2_sum|Dout[2]                               ; DFF_16bits:PC_DFF|Dout[8]      ; clk          ; clk         ; 1.000        ; 0.258      ; 16.803     ;
; -15.543 ; DFF_16bits:D4_Inst|Dout[14]                             ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; -0.015     ; 16.523     ;
; -15.542 ; DFF_16bits:D2_sum|Dout[3]                               ; DFF_16bits:PC_DFF|Dout[7]      ; clk          ; clk         ; 1.000        ; 0.257      ; 16.794     ;
; -15.539 ; Memory256_16bits:Mem_data|Memory32_8bits:M50|Mem[6][0]  ; DFF_16bits:PC_DFF|Dout[12]     ; clk          ; clk         ; 1.000        ; 0.275      ; 16.809     ;
; -15.532 ; DFF_16bits:D2_sum|Dout[2]                               ; DFF_16bits:PC_DFF|Dout[9]      ; clk          ; clk         ; 1.000        ; 0.258      ; 16.785     ;
; -15.528 ; Memory256_16bits:Mem_data|Memory32_8bits:M70|Mem[4][1]  ; DFF_16bits:PC_DFF|Dout[13]     ; clk          ; clk         ; 1.000        ; 0.279      ; 16.802     ;
; -15.525 ; DFF_16bits:D4_Inst|Dout[14]                             ; DFF_16bits:PC_DFF|Dout[15]     ; clk          ; clk         ; 1.000        ; -0.015     ; 16.505     ;
; -15.508 ; DFF_16bits:D2_sum|Dout[5]                               ; DFF_16bits:PC_DFF|Dout[2]      ; clk          ; clk         ; 1.000        ; -0.067     ; 16.436     ;
; -15.502 ; Memory256_16bits:Mem_data|Memory32_8bits:M40|Mem[17][0] ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; 0.254      ; 16.751     ;
; -15.499 ; DFF_16bits:D2_sum|Dout[0]                               ; DFF_16bits:PC_DFF|Dout[4]      ; clk          ; clk         ; 1.000        ; 0.264      ; 16.758     ;
; -15.491 ; Memory256_16bits:Mem_data|Memory32_8bits:M60|Mem[25][0] ; DFF_16bits:PC_DFF|Dout[13]     ; clk          ; clk         ; 1.000        ; 0.255      ; 16.741     ;
; -15.490 ; Memory256_16bits:Mem_data|Memory32_8bits:M70|Mem[8][0]  ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; 0.279      ; 16.764     ;
; -15.484 ; Memory256_16bits:Mem_data|Memory32_8bits:M40|Mem[17][0] ; DFF_16bits:PC_DFF|Dout[15]     ; clk          ; clk         ; 1.000        ; 0.254      ; 16.733     ;
; -15.481 ; Memory256_16bits:Mem_data|Memory32_8bits:M70|Mem[1][0]  ; DFF_16bits:PC_DFF|Dout[10]     ; clk          ; clk         ; 1.000        ; 0.284      ; 16.760     ;
; -15.481 ; DFF_16bits:D2_sum|Dout[0]                               ; DFF_16bits:PC_DFF|Dout[5]      ; clk          ; clk         ; 1.000        ; 0.264      ; 16.740     ;
; -15.478 ; DFF_16bits:D2_sum|Dout[5]                               ; DFF_16bits:PC_DFF|Dout[3]      ; clk          ; clk         ; 1.000        ; 0.267      ; 16.740     ;
; -15.472 ; Memory256_16bits:Mem_data|Memory32_8bits:M70|Mem[8][0]  ; DFF_16bits:PC_DFF|Dout[15]     ; clk          ; clk         ; 1.000        ; 0.279      ; 16.746     ;
; -15.470 ; DFF_16bits:D2_sum|Dout[1]                               ; DFF_16bits:PC_DFF|Dout[8]      ; clk          ; clk         ; 1.000        ; 0.264      ; 16.729     ;
; -15.466 ; DFF_16bits:D2_sum|Dout[4]                               ; DFF_16bits:PC_DFF|Dout[2]      ; clk          ; clk         ; 1.000        ; -0.067     ; 16.394     ;
; -15.465 ; DFF_16bits:D2_sum|Dout[0]                               ; Hazard_Detector:HD0|bubble1_D2 ; clk          ; clk         ; 1.000        ; -1.852     ; 14.608     ;
; -15.463 ; Memory256_16bits:Mem_data|Memory32_8bits:M70|Mem[1][0]  ; DFF_16bits:PC_DFF|Dout[11]     ; clk          ; clk         ; 1.000        ; 0.284      ; 16.742     ;
; -15.461 ; Memory256_16bits:Mem_data|Memory32_8bits:M10|Mem[3][0]  ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; 0.281      ; 16.737     ;
; -15.460 ; DFF_16bits:D2_sum|Dout[3]                               ; DFF_16bits:PC_DFF|Dout[4]      ; clk          ; clk         ; 1.000        ; 0.257      ; 16.712     ;
; -15.452 ; DFF_16bits:D2_sum|Dout[1]                               ; DFF_16bits:PC_DFF|Dout[9]      ; clk          ; clk         ; 1.000        ; 0.264      ; 16.711     ;
; -15.450 ; Memory256_16bits:Mem_data|Memory32_8bits:M10|Mem[9][6]  ; DFF_16bits:PC_DFF|Dout[13]     ; clk          ; clk         ; 1.000        ; 0.276      ; 16.721     ;
; -15.450 ; DFF_16bits:D2_sum|Dout[2]                               ; DFF_16bits:PC_DFF|Dout[6]      ; clk          ; clk         ; 1.000        ; 0.258      ; 16.703     ;
; -15.446 ; Memory256_16bits:Mem_data|Memory32_8bits:M20|Mem[20][1] ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; 0.281      ; 16.722     ;
; -15.443 ; Memory256_16bits:Mem_data|Memory32_8bits:M10|Mem[3][0]  ; DFF_16bits:PC_DFF|Dout[15]     ; clk          ; clk         ; 1.000        ; 0.281      ; 16.719     ;
; -15.442 ; DFF_16bits:D2_sum|Dout[3]                               ; DFF_16bits:PC_DFF|Dout[5]      ; clk          ; clk         ; 1.000        ; 0.257      ; 16.694     ;
; -15.439 ; Memory256_16bits:Mem_data|Memory32_8bits:M50|Mem[6][0]  ; DFF_16bits:PC_DFF|Dout[10]     ; clk          ; clk         ; 1.000        ; 0.275      ; 16.709     ;
+---------+---------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                       ;
+-------+----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.002 ; Hazard_Detector:HD0|bubble1_D2   ; Memory_wr_en_D2                       ; clk          ; clk         ; 0.000        ; 1.858      ; 2.004      ;
; 0.062 ; Hazard_Detector:HD0|bubble1_D2   ; RF_wr_en_D2                           ; clk          ; clk         ; 0.000        ; 1.858      ; 2.064      ;
; 0.298 ; work                             ; work                                  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.335 ; DFF_16bits:D3_PC|Dout[10]        ; DFF_16bits:D2_PC|Dout[10]             ; clk          ; clk         ; 0.000        ; 0.056      ; 0.535      ;
; 0.417 ; DFF_16bits:D2_PC|Dout[6]         ; DFF_16bits:D1_wr_data|Dout[6]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.632      ;
; 0.419 ; DFF_16bits:Dfor_wr_data|Dout[5]  ; Rs_forward_D1[5]                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.634      ;
; 0.433 ; DFF_16bits:D2_PC|Dout[14]        ; DFF_16bits:D1_wr_data|Dout[14]        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.633      ;
; 0.442 ; DFF_16bits:D1_wr_data|Dout[6]    ; Rs_forward_D1[6]                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.657      ;
; 0.456 ; DFF_16bits:D1_wr_data|Dout[14]   ; Rs_forward_D1[14]                     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.656      ;
; 0.457 ; DFF_16bits:D1_wr_data|Dout[9]    ; DFF_16bits:Dfor_wr_data|Dout[9]       ; clk          ; clk         ; 0.000        ; 0.407      ; 1.008      ;
; 0.462 ; DFF_16bits:D1_wr_data|Dout[13]   ; DFF_16bits:Dfor_wr_data|Dout[13]      ; clk          ; clk         ; 0.000        ; 0.407      ; 1.013      ;
; 0.467 ; DFF_16bits:D1_wr_data|Dout[10]   ; Rs_forward_D1[10]                     ; clk          ; clk         ; 0.000        ; 0.059      ; 0.670      ;
; 0.476 ; DFF_16bits:D1_wr_data|Dout[6]    ; DFF_16bits:Dfor_wr_data|Dout[6]       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.691      ;
; 0.486 ; DFF_16bits:D2_Inst|Dout[9]       ; DFF_16bits:D1_Inst|Dout[9]            ; clk          ; clk         ; 0.000        ; 0.056      ; 0.686      ;
; 0.487 ; DFF_16bits:D2_Inst|Dout[10]      ; DFF_16bits:D1_Inst|Dout[10]           ; clk          ; clk         ; 0.000        ; 0.056      ; 0.687      ;
; 0.493 ; DFF_16bits:D1_wr_data|Dout[14]   ; DFF_16bits:Dfor_wr_data|Dout[14]      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.693      ;
; 0.499 ; DFF_16bits:D2_Inst|Dout[8]       ; DFF_16bits:D1_Inst|Dout[8]            ; clk          ; clk         ; 0.000        ; 0.056      ; 0.699      ;
; 0.506 ; DFF_16bits:D1_Inst|Dout[9]       ; DFF_16bits:Dfor_Inst|Dout[9]          ; clk          ; clk         ; 0.000        ; 0.056      ; 0.706      ;
; 0.515 ; DFF_16bits:Dfor_wr_data|Dout[15] ; Rs_forward_D1[15]                     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.715      ;
; 0.570 ; DFF_16bits:D3_PC|Dout[7]         ; DFF_16bits:D2_PC|Dout[7]              ; clk          ; clk         ; 0.000        ; 0.400      ; 1.114      ;
; 0.622 ; RF_wr_en                         ; DFF_16bits:Dfor_RF_wr_en|Dout[0]      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.822      ;
; 0.633 ; DFF_16bits:D1_Inst|Dout[8]       ; DFF_16bits:Dfor_Inst|Dout[8]          ; clk          ; clk         ; 0.000        ; 0.056      ; 0.833      ;
; 0.647 ; JAL_D1                           ; DFF_16bits:D1_wr_data|Dout[12]        ; clk          ; clk         ; 0.000        ; 0.380      ; 1.171      ;
; 0.652 ; DFF_16bits:D2_PC|Dout[12]        ; DFF_16bits:D1_wr_data|Dout[12]        ; clk          ; clk         ; 0.000        ; 0.380      ; 1.176      ;
; 0.675 ; DFF_16bits:D1_wr_data|Dout[15]   ; RF8_16bits:RF0|DFF_16bits:R3|Dout[15] ; clk          ; clk         ; 0.000        ; 0.057      ; 0.876      ;
; 0.680 ; DFF_16bits:PC_DFF|Dout[14]       ; DFF_16bits:D4_PC|Dout[14]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.895      ;
; 0.683 ; DFF_16bits:D2_PC|Dout[8]         ; DFF_16bits:D1_wr_data|Dout[8]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.898      ;
; 0.684 ; DFF_16bits:D1_wr_data|Dout[15]   ; RF8_16bits:RF0|DFF_16bits:R1|Dout[15] ; clk          ; clk         ; 0.000        ; 0.057      ; 0.885      ;
; 0.685 ; DFF_16bits:D1_wr_data|Dout[15]   ; RF8_16bits:RF0|DFF_16bits:R0|Dout[15] ; clk          ; clk         ; 0.000        ; 0.057      ; 0.886      ;
; 0.711 ; DFF_16bits:D3_PC|Dout[11]        ; DFF_16bits:D2_PC|Dout[11]             ; clk          ; clk         ; 0.000        ; 0.411      ; 1.266      ;
; 0.718 ; DFF_16bits:D3_PC|Dout[3]         ; DFF_16bits:D2_PC|Dout[3]              ; clk          ; clk         ; 0.000        ; 0.427      ; 1.289      ;
; 0.741 ; DFF_16bits:D2_PC|Dout[7]         ; DFF_16bits:D1_wr_data|Dout[7]         ; clk          ; clk         ; 0.000        ; -0.253     ; 0.632      ;
; 0.742 ; DFF_16bits:D2_PC|Dout[11]        ; DFF_16bits:D1_wr_data|Dout[11]        ; clk          ; clk         ; 0.000        ; -0.253     ; 0.633      ;
; 0.746 ; DFF_16bits:Dfor_wr_data|Dout[11] ; Rs_forward_D1[11]                     ; clk          ; clk         ; 0.000        ; -0.253     ; 0.637      ;
; 0.749 ; DFF_16bits:D1_wr_data|Dout[15]   ; Rs_forward_D1[15]                     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.949      ;
; 0.758 ; DFF_16bits:D4_Inst|Dout[0]       ; HLT_D2                                ; clk          ; clk         ; 0.000        ; -0.232     ; 0.670      ;
; 0.759 ; ALU_op_D2                        ; DFF_16bits:D2_sum|Dout[14]            ; clk          ; clk         ; 0.000        ; 0.404      ; 1.307      ;
; 0.762 ; DFF_16bits:D4_Inst|Dout[0]       ; ALU_target_D2[0]                      ; clk          ; clk         ; 0.000        ; -0.232     ; 0.674      ;
; 0.764 ; DFF_16bits:D1_wr_data|Dout[8]    ; Rs_forward_D1[8]                      ; clk          ; clk         ; 0.000        ; -0.253     ; 0.655      ;
; 0.765 ; DFF_16bits:D2_PC|Dout[13]        ; DFF_16bits:D1_wr_data|Dout[13]        ; clk          ; clk         ; 0.000        ; -0.277     ; 0.632      ;
; 0.766 ; DFF_16bits:Dfor_wr_data|Dout[13] ; Rs_forward_D1[13]                     ; clk          ; clk         ; 0.000        ; -0.277     ; 0.633      ;
; 0.766 ; DFF_16bits:Dfor_wr_data|Dout[9]  ; Rs_forward_D1[9]                      ; clk          ; clk         ; 0.000        ; -0.277     ; 0.633      ;
; 0.766 ; DFF_16bits:D2_PC|Dout[3]         ; DFF_16bits:D1_wr_data|Dout[3]         ; clk          ; clk         ; 0.000        ; -0.277     ; 0.633      ;
; 0.767 ; DFF_16bits:D2_PC|Dout[9]         ; DFF_16bits:D1_wr_data|Dout[9]         ; clk          ; clk         ; 0.000        ; -0.277     ; 0.634      ;
; 0.768 ; DFF_16bits:D4_Inst|Dout[1]       ; ALU_op_D2                             ; clk          ; clk         ; 0.000        ; -0.232     ; 0.680      ;
; 0.768 ; DFF_16bits:D1_Inst|Dout[10]      ; DFF_16bits:Dfor_Inst|Dout[10]         ; clk          ; clk         ; 0.000        ; 0.056      ; 0.968      ;
; 0.779 ; DFF_16bits:D3_PC|Dout[0]         ; DFF_16bits:D2_PC|Dout[0]              ; clk          ; clk         ; 0.000        ; -0.255     ; 0.668      ;
; 0.780 ; DFF_16bits:D4_PC|Dout[3]         ; DFF_16bits:D3_PC|Dout[3]              ; clk          ; clk         ; 0.000        ; -0.255     ; 0.669      ;
; 0.780 ; DFF_16bits:D4_PC|Dout[1]         ; DFF_16bits:D3_PC|Dout[1]              ; clk          ; clk         ; 0.000        ; -0.254     ; 0.670      ;
; 0.781 ; DFF_16bits:D1_wr_data|Dout[10]   ; DFF_16bits:Dfor_wr_data|Dout[10]      ; clk          ; clk         ; 0.000        ; 0.059      ; 0.984      ;
; 0.782 ; ALU_op_D2                        ; DFF_16bits:D2_sum|Dout[15]            ; clk          ; clk         ; 0.000        ; 0.404      ; 1.330      ;
; 0.789 ; DFF_16bits:D1_wr_data|Dout[4]    ; Rs_forward_D1[4]                      ; clk          ; clk         ; 0.000        ; -0.276     ; 0.657      ;
; 0.789 ; DFF_16bits:D1_wr_data|Dout[3]    ; DFF_16bits:Dfor_wr_data|Dout[3]       ; clk          ; clk         ; 0.000        ; 0.058      ; 0.991      ;
; 0.792 ; DFF_16bits:D4_PC|Dout[9]         ; DFF_16bits:D3_PC|Dout[9]              ; clk          ; clk         ; 0.000        ; 0.116      ; 1.052      ;
; 0.795 ; DFF_16bits:D2_sum|Dout[10]       ; DFF_16bits:D1_wr_data|Dout[10]        ; clk          ; clk         ; 0.000        ; 0.059      ; 0.998      ;
; 0.800 ; DFF_16bits:D1_wr_data|Dout[0]    ; DFF_16bits:Dfor_wr_data|Dout[0]       ; clk          ; clk         ; 0.000        ; -0.253     ; 0.691      ;
; 0.800 ; DFF_16bits:D1_wr_data|Dout[2]    ; DFF_16bits:Dfor_wr_data|Dout[2]       ; clk          ; clk         ; 0.000        ; -0.252     ; 0.692      ;
; 0.801 ; DFF_16bits:D1_wr_data|Dout[8]    ; DFF_16bits:Dfor_wr_data|Dout[8]       ; clk          ; clk         ; 0.000        ; -0.253     ; 0.692      ;
; 0.802 ; DFF_16bits:D4_PC|Dout[9]         ; DFF_16bits:PC_DFF|Dout[9]             ; clk          ; clk         ; 0.000        ; 0.116      ; 1.062      ;
; 0.803 ; DFF_16bits:PC_DFF|Dout[9]        ; DFF_16bits:D4_PC|Dout[9]              ; clk          ; clk         ; 0.000        ; 0.024      ; 0.971      ;
; 0.804 ; DFF_16bits:D1_wr_data|Dout[7]    ; RF8_16bits:RF0|DFF_16bits:R2|Dout[7]  ; clk          ; clk         ; 0.000        ; 0.059      ; 1.007      ;
; 0.807 ; DFF_16bits:D1_wr_data|Dout[12]   ; DFF_16bits:Dfor_wr_data|Dout[12]      ; clk          ; clk         ; 0.000        ; -0.255     ; 0.696      ;
; 0.810 ; DFF_16bits:D4_PC|Dout[12]        ; DFF_16bits:D3_PC|Dout[12]             ; clk          ; clk         ; 0.000        ; -0.278     ; 0.676      ;
; 0.814 ; DFF_16bits:D3_Inst|Dout[8]       ; DFF_16bits:D2_Inst|Dout[8]            ; clk          ; clk         ; 0.000        ; -0.278     ; 0.680      ;
; 0.816 ; DFF_16bits:D4_PC|Dout[10]        ; DFF_16bits:PC_DFF|Dout[10]            ; clk          ; clk         ; 0.000        ; 0.116      ; 1.076      ;
; 0.822 ; DFF_16bits:D1_wr_data|Dout[4]    ; DFF_16bits:Dfor_wr_data|Dout[4]       ; clk          ; clk         ; 0.000        ; -0.276     ; 0.690      ;
; 0.823 ; DFF_16bits:PC_DFF|Dout[1]        ; DFF_16bits:D4_PC|Dout[1]              ; clk          ; clk         ; 0.000        ; 0.046      ; 1.013      ;
; 0.824 ; DFF_16bits:D3_Inst|Dout[9]       ; DFF_16bits:D2_Inst|Dout[9]            ; clk          ; clk         ; 0.000        ; -0.279     ; 0.689      ;
; 0.829 ; DFF_16bits:D3_Inst|Dout[10]      ; DFF_16bits:D2_Inst|Dout[10]           ; clk          ; clk         ; 0.000        ; -0.279     ; 0.694      ;
; 0.832 ; DFF_16bits:D2_PC|Dout[14]        ; Rs_forward_D1[14]                     ; clk          ; clk         ; 0.000        ; 0.056      ; 1.032      ;
; 0.833 ; DFF_16bits:PC_DFF|Dout[11]       ; DFF_16bits:D4_PC|Dout[11]             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.048      ;
; 0.838 ; DFF_16bits:D2_sum|Dout[4]        ; DFF_16bits:D1_wr_data|Dout[4]         ; clk          ; clk         ; 0.000        ; 0.425      ; 1.407      ;
; 0.844 ; DFF_16bits:D4_Inst|Dout[1]       ; OutR_D2                               ; clk          ; clk         ; 0.000        ; -0.232     ; 0.756      ;
; 0.847 ; DFF_16bits:D2_PC|Dout[15]        ; Rs_forward_D1[15]                     ; clk          ; clk         ; 0.000        ; 0.056      ; 1.047      ;
; 0.848 ; JAL_D2                           ; JAL_D1                                ; clk          ; clk         ; 0.000        ; 0.045      ; 1.037      ;
; 0.848 ; DFF_16bits:D1_wr_data|Dout[10]   ; DFF_16bits:D2_sum|Dout[10]            ; clk          ; clk         ; 0.000        ; 0.059      ; 1.051      ;
; 0.849 ; DFF_16bits:D4_Inst|Dout[0]       ; OutR_D2                               ; clk          ; clk         ; 0.000        ; -0.232     ; 0.761      ;
; 0.857 ; DFF_16bits:D4_Inst|Dout[2]       ; DFF_16bits:D3_Inst|Dout[2]            ; clk          ; clk         ; 0.000        ; 0.094      ; 1.095      ;
; 0.857 ; DFF_16bits:D3_PC|Dout[9]         ; DFF_16bits:D2_PC|Dout[9]              ; clk          ; clk         ; 0.000        ; 0.091      ; 1.092      ;
; 0.857 ; DFF_16bits:D2_PC|Dout[4]         ; DFF_16bits:D1_wr_data|Dout[4]         ; clk          ; clk         ; 0.000        ; 0.414      ; 1.415      ;
; 0.868 ; DFF_16bits:D4_Inst|Dout[1]       ; HLT_D2                                ; clk          ; clk         ; 0.000        ; -0.232     ; 0.780      ;
; 0.876 ; DFF_16bits:D1_wr_data|Dout[15]   ; RF8_16bits:RF0|DFF_16bits:R5|Dout[15] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.076      ;
; 0.882 ; DFF_16bits:D4_PC|Dout[0]         ; DFF_16bits:D3_PC|Dout[0]              ; clk          ; clk         ; 0.000        ; 0.059      ; 1.085      ;
; 0.886 ; ALU_op_D2                        ; C                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.085      ;
; 0.913 ; DFF_16bits:D1_wr_data|Dout[7]    ; DFF_16bits:Dfor_wr_data|Dout[7]       ; clk          ; clk         ; 0.000        ; 0.382      ; 1.439      ;
; 0.918 ; DFF_16bits:D1_wr_data|Dout[14]   ; DFF_16bits:D2_sum|Dout[14]            ; clk          ; clk         ; 0.000        ; 0.408      ; 1.470      ;
; 0.919 ; RF_wr_en_D2                      ; RF_wr_en_D1                           ; clk          ; clk         ; 0.000        ; 0.391      ; 1.454      ;
; 0.925 ; DFF_16bits:PC_DFF|Dout[13]       ; DFF_16bits:D4_PC|Dout[13]             ; clk          ; clk         ; 0.000        ; 0.046      ; 1.115      ;
; 0.925 ; DFF_16bits:D1_wr_data|Dout[15]   ; RF8_16bits:RF0|DFF_16bits:R2|Dout[15] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.124      ;
; 0.933 ; JAL_D1                           ; DFF_16bits:D1_wr_data|Dout[7]         ; clk          ; clk         ; 0.000        ; 0.089      ; 1.166      ;
; 0.944 ; DFF_16bits:Dfor_wr_data|Dout[14] ; Rs_forward_D1[14]                     ; clk          ; clk         ; 0.000        ; 0.056      ; 1.144      ;
; 0.948 ; DFF_16bits:D1_wr_data|Dout[5]    ; DFF_16bits:Dfor_wr_data|Dout[5]       ; clk          ; clk         ; 0.000        ; 0.071      ; 1.163      ;
; 0.969 ; ALU_op_D2                        ; DFF_16bits:D2_sum|Dout[13]            ; clk          ; clk         ; 0.000        ; 0.404      ; 1.517      ;
; 0.978 ; DFF_16bits:D2_PC|Dout[6]         ; Rs_forward_D1[6]                      ; clk          ; clk         ; 0.000        ; 0.071      ; 1.193      ;
; 0.979 ; DFF_16bits:D4_PC|Dout[5]         ; DFF_16bits:D3_PC|Dout[5]              ; clk          ; clk         ; 0.000        ; -0.257     ; 0.866      ;
; 1.003 ; DFF_16bits:D4_PC|Dout[8]         ; DFF_16bits:D3_PC|Dout[8]              ; clk          ; clk         ; 0.000        ; 0.083      ; 1.230      ;
; 1.004 ; DFF_16bits:D2_sum|Dout[8]        ; DFF_16bits:D1_wr_data|Dout[8]         ; clk          ; clk         ; 0.000        ; 0.382      ; 1.530      ;
; 1.008 ; DFF_16bits:PC_DFF|Dout[8]        ; DFF_16bits:D4_PC|Dout[8]              ; clk          ; clk         ; 0.000        ; 0.063      ; 1.215      ;
; 1.008 ; DFF_16bits:D2_PC|Dout[8]         ; Rs_forward_D1[8]                      ; clk          ; clk         ; 0.000        ; -0.253     ; 0.899      ;
; 1.020 ; DFF_16bits:PC_DFF|Dout[10]       ; DFF_16bits:D4_PC|Dout[10]             ; clk          ; clk         ; 0.000        ; 0.024      ; 1.188      ;
+-------+----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                    ;
+---------+---------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                 ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -14.929 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_Inst|Dout[10] ; clk          ; clk         ; 1.000        ; -0.074     ; 15.850     ;
; -14.929 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_PC|Dout[7]    ; clk          ; clk         ; 1.000        ; -0.074     ; 15.850     ;
; -14.929 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_Inst|Dout[4]  ; clk          ; clk         ; 1.000        ; -0.074     ; 15.850     ;
; -14.929 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_Inst|Dout[2]  ; clk          ; clk         ; 1.000        ; -0.074     ; 15.850     ;
; -14.887 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_Inst|Dout[10] ; clk          ; clk         ; 1.000        ; -0.074     ; 15.808     ;
; -14.887 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_PC|Dout[7]    ; clk          ; clk         ; 1.000        ; -0.074     ; 15.808     ;
; -14.887 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_Inst|Dout[4]  ; clk          ; clk         ; 1.000        ; -0.074     ; 15.808     ;
; -14.887 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_Inst|Dout[2]  ; clk          ; clk         ; 1.000        ; -0.074     ; 15.808     ;
; -14.744 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_Inst|Dout[10] ; clk          ; clk         ; 1.000        ; -0.077     ; 15.662     ;
; -14.744 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_PC|Dout[7]    ; clk          ; clk         ; 1.000        ; -0.077     ; 15.662     ;
; -14.744 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_Inst|Dout[4]  ; clk          ; clk         ; 1.000        ; -0.077     ; 15.662     ;
; -14.744 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_Inst|Dout[2]  ; clk          ; clk         ; 1.000        ; -0.077     ; 15.662     ;
; -14.741 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_PC|Dout[9]    ; clk          ; clk         ; 1.000        ; 0.222      ; 15.958     ;
; -14.741 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_PC|Dout[10]   ; clk          ; clk         ; 1.000        ; 0.222      ; 15.958     ;
; -14.714 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_PC|Dout[1]    ; clk          ; clk         ; 1.000        ; 0.243      ; 15.952     ;
; -14.714 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_PC|Dout[0]    ; clk          ; clk         ; 1.000        ; 0.243      ; 15.952     ;
; -14.705 ; DFF_16bits:D2_sum|Dout[3] ; DFF_16bits:D4_Inst|Dout[10] ; clk          ; clk         ; 1.000        ; -0.084     ; 15.616     ;
; -14.705 ; DFF_16bits:D2_sum|Dout[3] ; DFF_16bits:D4_PC|Dout[7]    ; clk          ; clk         ; 1.000        ; -0.084     ; 15.616     ;
; -14.705 ; DFF_16bits:D2_sum|Dout[3] ; DFF_16bits:D4_Inst|Dout[4]  ; clk          ; clk         ; 1.000        ; -0.084     ; 15.616     ;
; -14.705 ; DFF_16bits:D2_sum|Dout[3] ; DFF_16bits:D4_Inst|Dout[2]  ; clk          ; clk         ; 1.000        ; -0.084     ; 15.616     ;
; -14.699 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_PC|Dout[9]    ; clk          ; clk         ; 1.000        ; 0.222      ; 15.916     ;
; -14.699 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_PC|Dout[10]   ; clk          ; clk         ; 1.000        ; 0.222      ; 15.916     ;
; -14.677 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_Inst|Dout[9]  ; clk          ; clk         ; 1.000        ; 0.213      ; 15.885     ;
; -14.677 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_Inst|Dout[7]  ; clk          ; clk         ; 1.000        ; 0.213      ; 15.885     ;
; -14.677 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_Inst|Dout[8]  ; clk          ; clk         ; 1.000        ; 0.213      ; 15.885     ;
; -14.677 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_Inst|Dout[3]  ; clk          ; clk         ; 1.000        ; 0.213      ; 15.885     ;
; -14.677 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_Inst|Dout[12] ; clk          ; clk         ; 1.000        ; 0.213      ; 15.885     ;
; -14.677 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_Inst|Dout[11] ; clk          ; clk         ; 1.000        ; 0.213      ; 15.885     ;
; -14.677 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_Inst|Dout[14] ; clk          ; clk         ; 1.000        ; 0.213      ; 15.885     ;
; -14.677 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_Inst|Dout[13] ; clk          ; clk         ; 1.000        ; 0.213      ; 15.885     ;
; -14.677 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_Inst|Dout[15] ; clk          ; clk         ; 1.000        ; 0.213      ; 15.885     ;
; -14.672 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_PC|Dout[1]    ; clk          ; clk         ; 1.000        ; 0.243      ; 15.910     ;
; -14.672 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_PC|Dout[0]    ; clk          ; clk         ; 1.000        ; 0.243      ; 15.910     ;
; -14.663 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_Inst|Dout[6]  ; clk          ; clk         ; 1.000        ; 0.215      ; 15.873     ;
; -14.663 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_Inst|Dout[1]  ; clk          ; clk         ; 1.000        ; 0.215      ; 15.873     ;
; -14.663 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_Inst|Dout[0]  ; clk          ; clk         ; 1.000        ; 0.215      ; 15.873     ;
; -14.663 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_Inst|Dout[5]  ; clk          ; clk         ; 1.000        ; 0.215      ; 15.873     ;
; -14.655 ; DFF_16bits:D2_sum|Dout[5] ; ext_we_D2                   ; clk          ; clk         ; 1.000        ; 0.267      ; 15.917     ;
; -14.655 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_PC|Dout[11]   ; clk          ; clk         ; 1.000        ; 0.267      ; 15.917     ;
; -14.655 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_PC|Dout[14]   ; clk          ; clk         ; 1.000        ; 0.267      ; 15.917     ;
; -14.654 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_PC|Dout[12]   ; clk          ; clk         ; 1.000        ; 0.267      ; 15.916     ;
; -14.654 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_PC|Dout[15]   ; clk          ; clk         ; 1.000        ; 0.267      ; 15.916     ;
; -14.635 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_Inst|Dout[9]  ; clk          ; clk         ; 1.000        ; 0.213      ; 15.843     ;
; -14.635 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_Inst|Dout[7]  ; clk          ; clk         ; 1.000        ; 0.213      ; 15.843     ;
; -14.635 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_Inst|Dout[8]  ; clk          ; clk         ; 1.000        ; 0.213      ; 15.843     ;
; -14.635 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_Inst|Dout[3]  ; clk          ; clk         ; 1.000        ; 0.213      ; 15.843     ;
; -14.635 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_Inst|Dout[12] ; clk          ; clk         ; 1.000        ; 0.213      ; 15.843     ;
; -14.635 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_Inst|Dout[11] ; clk          ; clk         ; 1.000        ; 0.213      ; 15.843     ;
; -14.635 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_Inst|Dout[14] ; clk          ; clk         ; 1.000        ; 0.213      ; 15.843     ;
; -14.635 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_Inst|Dout[13] ; clk          ; clk         ; 1.000        ; 0.213      ; 15.843     ;
; -14.635 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_Inst|Dout[15] ; clk          ; clk         ; 1.000        ; 0.213      ; 15.843     ;
; -14.621 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_Inst|Dout[6]  ; clk          ; clk         ; 1.000        ; 0.215      ; 15.831     ;
; -14.621 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_Inst|Dout[1]  ; clk          ; clk         ; 1.000        ; 0.215      ; 15.831     ;
; -14.621 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_Inst|Dout[0]  ; clk          ; clk         ; 1.000        ; 0.215      ; 15.831     ;
; -14.621 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_Inst|Dout[5]  ; clk          ; clk         ; 1.000        ; 0.215      ; 15.831     ;
; -14.613 ; DFF_16bits:D2_sum|Dout[4] ; ext_we_D2                   ; clk          ; clk         ; 1.000        ; 0.267      ; 15.875     ;
; -14.613 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_PC|Dout[11]   ; clk          ; clk         ; 1.000        ; 0.267      ; 15.875     ;
; -14.613 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_PC|Dout[14]   ; clk          ; clk         ; 1.000        ; 0.267      ; 15.875     ;
; -14.612 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_PC|Dout[12]   ; clk          ; clk         ; 1.000        ; 0.267      ; 15.874     ;
; -14.612 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_PC|Dout[15]   ; clk          ; clk         ; 1.000        ; 0.267      ; 15.874     ;
; -14.595 ; DFF_16bits:D2_sum|Dout[2] ; DFF_16bits:D4_Inst|Dout[10] ; clk          ; clk         ; 1.000        ; -0.083     ; 15.507     ;
; -14.595 ; DFF_16bits:D2_sum|Dout[2] ; DFF_16bits:D4_PC|Dout[7]    ; clk          ; clk         ; 1.000        ; -0.083     ; 15.507     ;
; -14.595 ; DFF_16bits:D2_sum|Dout[2] ; DFF_16bits:D4_Inst|Dout[4]  ; clk          ; clk         ; 1.000        ; -0.083     ; 15.507     ;
; -14.595 ; DFF_16bits:D2_sum|Dout[2] ; DFF_16bits:D4_Inst|Dout[2]  ; clk          ; clk         ; 1.000        ; -0.083     ; 15.507     ;
; -14.556 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_PC|Dout[9]    ; clk          ; clk         ; 1.000        ; 0.219      ; 15.770     ;
; -14.556 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_PC|Dout[10]   ; clk          ; clk         ; 1.000        ; 0.219      ; 15.770     ;
; -14.529 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_PC|Dout[1]    ; clk          ; clk         ; 1.000        ; 0.240      ; 15.764     ;
; -14.529 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_PC|Dout[0]    ; clk          ; clk         ; 1.000        ; 0.240      ; 15.764     ;
; -14.517 ; DFF_16bits:D2_sum|Dout[3] ; DFF_16bits:D4_PC|Dout[9]    ; clk          ; clk         ; 1.000        ; 0.212      ; 15.724     ;
; -14.517 ; DFF_16bits:D2_sum|Dout[3] ; DFF_16bits:D4_PC|Dout[10]   ; clk          ; clk         ; 1.000        ; 0.212      ; 15.724     ;
; -14.515 ; DFF_16bits:D2_sum|Dout[1] ; DFF_16bits:D4_Inst|Dout[10] ; clk          ; clk         ; 1.000        ; -0.077     ; 15.433     ;
; -14.515 ; DFF_16bits:D2_sum|Dout[1] ; DFF_16bits:D4_PC|Dout[7]    ; clk          ; clk         ; 1.000        ; -0.077     ; 15.433     ;
; -14.515 ; DFF_16bits:D2_sum|Dout[1] ; DFF_16bits:D4_Inst|Dout[4]  ; clk          ; clk         ; 1.000        ; -0.077     ; 15.433     ;
; -14.515 ; DFF_16bits:D2_sum|Dout[1] ; DFF_16bits:D4_Inst|Dout[2]  ; clk          ; clk         ; 1.000        ; -0.077     ; 15.433     ;
; -14.492 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_Inst|Dout[9]  ; clk          ; clk         ; 1.000        ; 0.210      ; 15.697     ;
; -14.492 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_Inst|Dout[7]  ; clk          ; clk         ; 1.000        ; 0.210      ; 15.697     ;
; -14.492 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_Inst|Dout[8]  ; clk          ; clk         ; 1.000        ; 0.210      ; 15.697     ;
; -14.492 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_Inst|Dout[3]  ; clk          ; clk         ; 1.000        ; 0.210      ; 15.697     ;
; -14.492 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_Inst|Dout[12] ; clk          ; clk         ; 1.000        ; 0.210      ; 15.697     ;
; -14.492 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_Inst|Dout[11] ; clk          ; clk         ; 1.000        ; 0.210      ; 15.697     ;
; -14.492 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_Inst|Dout[14] ; clk          ; clk         ; 1.000        ; 0.210      ; 15.697     ;
; -14.492 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_Inst|Dout[13] ; clk          ; clk         ; 1.000        ; 0.210      ; 15.697     ;
; -14.492 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_Inst|Dout[15] ; clk          ; clk         ; 1.000        ; 0.210      ; 15.697     ;
; -14.490 ; DFF_16bits:D2_sum|Dout[3] ; DFF_16bits:D4_PC|Dout[1]    ; clk          ; clk         ; 1.000        ; 0.233      ; 15.718     ;
; -14.490 ; DFF_16bits:D2_sum|Dout[3] ; DFF_16bits:D4_PC|Dout[0]    ; clk          ; clk         ; 1.000        ; 0.233      ; 15.718     ;
; -14.478 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_Inst|Dout[6]  ; clk          ; clk         ; 1.000        ; 0.212      ; 15.685     ;
; -14.478 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_Inst|Dout[1]  ; clk          ; clk         ; 1.000        ; 0.212      ; 15.685     ;
; -14.478 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_Inst|Dout[0]  ; clk          ; clk         ; 1.000        ; 0.212      ; 15.685     ;
; -14.478 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_Inst|Dout[5]  ; clk          ; clk         ; 1.000        ; 0.212      ; 15.685     ;
; -14.470 ; DFF_16bits:D2_sum|Dout[0] ; ext_we_D2                   ; clk          ; clk         ; 1.000        ; 0.264      ; 15.729     ;
; -14.470 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_PC|Dout[11]   ; clk          ; clk         ; 1.000        ; 0.264      ; 15.729     ;
; -14.470 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_PC|Dout[14]   ; clk          ; clk         ; 1.000        ; 0.264      ; 15.729     ;
; -14.469 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_PC|Dout[12]   ; clk          ; clk         ; 1.000        ; 0.264      ; 15.728     ;
; -14.469 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_PC|Dout[15]   ; clk          ; clk         ; 1.000        ; 0.264      ; 15.728     ;
; -14.453 ; DFF_16bits:D2_sum|Dout[3] ; DFF_16bits:D4_Inst|Dout[9]  ; clk          ; clk         ; 1.000        ; 0.203      ; 15.651     ;
; -14.453 ; DFF_16bits:D2_sum|Dout[3] ; DFF_16bits:D4_Inst|Dout[7]  ; clk          ; clk         ; 1.000        ; 0.203      ; 15.651     ;
; -14.453 ; DFF_16bits:D2_sum|Dout[3] ; DFF_16bits:D4_Inst|Dout[8]  ; clk          ; clk         ; 1.000        ; 0.203      ; 15.651     ;
; -14.453 ; DFF_16bits:D2_sum|Dout[3] ; DFF_16bits:D4_Inst|Dout[3]  ; clk          ; clk         ; 1.000        ; 0.203      ; 15.651     ;
; -14.453 ; DFF_16bits:D2_sum|Dout[3] ; DFF_16bits:D4_Inst|Dout[12] ; clk          ; clk         ; 1.000        ; 0.203      ; 15.651     ;
; -14.453 ; DFF_16bits:D2_sum|Dout[3] ; DFF_16bits:D4_Inst|Dout[11] ; clk          ; clk         ; 1.000        ; 0.203      ; 15.651     ;
+---------+---------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                     ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 1.742 ; ALU_PSW_D2                  ; DFF_16bits:D4_PC|Dout[4]    ; clk          ; clk         ; 0.000        ; 0.378      ; 2.264      ;
; 1.742 ; ALU_PSW_D2                  ; work                        ; clk          ; clk         ; 0.000        ; 0.378      ; 2.264      ;
; 1.830 ; ALU_PSW_D2                  ; DFF_16bits:D4_PC|Dout[8]    ; clk          ; clk         ; 0.000        ; 0.404      ; 2.378      ;
; 1.843 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_PC|Dout[4]    ; clk          ; clk         ; 0.000        ; 0.091      ; 2.078      ;
; 1.843 ; DFF_16bits:D4_Inst|Dout[8]  ; work                        ; clk          ; clk         ; 0.000        ; 0.091      ; 2.078      ;
; 1.851 ; ALU_PSW_D2                  ; DFF_16bits:D4_PC|Dout[5]    ; clk          ; clk         ; 0.000        ; 0.387      ; 2.382      ;
; 1.851 ; ALU_PSW_D2                  ; DFF_16bits:D4_PC|Dout[6]    ; clk          ; clk         ; 0.000        ; 0.387      ; 2.382      ;
; 1.851 ; ALU_PSW_D2                  ; DFF_16bits:D4_PC|Dout[3]    ; clk          ; clk         ; 0.000        ; 0.387      ; 2.382      ;
; 1.851 ; ALU_PSW_D2                  ; DFF_16bits:D4_PC|Dout[2]    ; clk          ; clk         ; 0.000        ; 0.387      ; 2.382      ;
; 1.851 ; ALU_PSW_D2                  ; DFF_16bits:D4_PC|Dout[13]   ; clk          ; clk         ; 0.000        ; 0.387      ; 2.382      ;
; 1.899 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_PC|Dout[4]    ; clk          ; clk         ; 0.000        ; 0.091      ; 2.134      ;
; 1.899 ; DFF_16bits:D4_Inst|Dout[15] ; work                        ; clk          ; clk         ; 0.000        ; 0.091      ; 2.134      ;
; 1.922 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_PC|Dout[8]    ; clk          ; clk         ; 0.000        ; 0.117      ; 2.183      ;
; 1.943 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_PC|Dout[5]    ; clk          ; clk         ; 0.000        ; 0.100      ; 2.187      ;
; 1.943 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_PC|Dout[6]    ; clk          ; clk         ; 0.000        ; 0.100      ; 2.187      ;
; 1.943 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_PC|Dout[3]    ; clk          ; clk         ; 0.000        ; 0.100      ; 2.187      ;
; 1.943 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_PC|Dout[2]    ; clk          ; clk         ; 0.000        ; 0.100      ; 2.187      ;
; 1.943 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_PC|Dout[13]   ; clk          ; clk         ; 0.000        ; 0.100      ; 2.187      ;
; 1.982 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_PC|Dout[8]    ; clk          ; clk         ; 0.000        ; 0.117      ; 2.243      ;
; 2.003 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_PC|Dout[5]    ; clk          ; clk         ; 0.000        ; 0.100      ; 2.247      ;
; 2.003 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_PC|Dout[6]    ; clk          ; clk         ; 0.000        ; 0.100      ; 2.247      ;
; 2.003 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_PC|Dout[3]    ; clk          ; clk         ; 0.000        ; 0.100      ; 2.247      ;
; 2.003 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_PC|Dout[2]    ; clk          ; clk         ; 0.000        ; 0.100      ; 2.247      ;
; 2.003 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_PC|Dout[13]   ; clk          ; clk         ; 0.000        ; 0.100      ; 2.247      ;
; 2.019 ; DFF_16bits:D4_Inst|Dout[13] ; DFF_16bits:D4_PC|Dout[4]    ; clk          ; clk         ; 0.000        ; 0.091      ; 2.254      ;
; 2.019 ; DFF_16bits:D4_Inst|Dout[13] ; work                        ; clk          ; clk         ; 0.000        ; 0.091      ; 2.254      ;
; 2.020 ; DFF_16bits:D4_Inst|Dout[14] ; DFF_16bits:D4_PC|Dout[4]    ; clk          ; clk         ; 0.000        ; 0.091      ; 2.255      ;
; 2.020 ; DFF_16bits:D4_Inst|Dout[14] ; work                        ; clk          ; clk         ; 0.000        ; 0.091      ; 2.255      ;
; 2.046 ; ALU_PSW_D2                  ; ext_we_D2                   ; clk          ; clk         ; 0.000        ; 0.412      ; 2.602      ;
; 2.046 ; ALU_PSW_D2                  ; DFF_16bits:D4_PC|Dout[11]   ; clk          ; clk         ; 0.000        ; 0.412      ; 2.602      ;
; 2.046 ; ALU_PSW_D2                  ; DFF_16bits:D4_PC|Dout[14]   ; clk          ; clk         ; 0.000        ; 0.412      ; 2.602      ;
; 2.047 ; ALU_PSW_D2                  ; DFF_16bits:D4_PC|Dout[12]   ; clk          ; clk         ; 0.000        ; 0.412      ; 2.603      ;
; 2.047 ; ALU_PSW_D2                  ; DFF_16bits:D4_PC|Dout[15]   ; clk          ; clk         ; 0.000        ; 0.412      ; 2.603      ;
; 2.059 ; ALU_PSW_D2                  ; DFF_16bits:D4_Inst|Dout[6]  ; clk          ; clk         ; 0.000        ; 0.358      ; 2.561      ;
; 2.059 ; ALU_PSW_D2                  ; DFF_16bits:D4_Inst|Dout[1]  ; clk          ; clk         ; 0.000        ; 0.358      ; 2.561      ;
; 2.059 ; ALU_PSW_D2                  ; DFF_16bits:D4_Inst|Dout[0]  ; clk          ; clk         ; 0.000        ; 0.358      ; 2.561      ;
; 2.059 ; ALU_PSW_D2                  ; DFF_16bits:D4_Inst|Dout[5]  ; clk          ; clk         ; 0.000        ; 0.358      ; 2.561      ;
; 2.073 ; ALU_PSW_D2                  ; DFF_16bits:D4_Inst|Dout[9]  ; clk          ; clk         ; 0.000        ; 0.356      ; 2.573      ;
; 2.073 ; ALU_PSW_D2                  ; DFF_16bits:D4_Inst|Dout[7]  ; clk          ; clk         ; 0.000        ; 0.356      ; 2.573      ;
; 2.073 ; ALU_PSW_D2                  ; DFF_16bits:D4_Inst|Dout[8]  ; clk          ; clk         ; 0.000        ; 0.356      ; 2.573      ;
; 2.073 ; ALU_PSW_D2                  ; DFF_16bits:D4_Inst|Dout[3]  ; clk          ; clk         ; 0.000        ; 0.356      ; 2.573      ;
; 2.073 ; ALU_PSW_D2                  ; DFF_16bits:D4_Inst|Dout[12] ; clk          ; clk         ; 0.000        ; 0.356      ; 2.573      ;
; 2.073 ; ALU_PSW_D2                  ; DFF_16bits:D4_Inst|Dout[11] ; clk          ; clk         ; 0.000        ; 0.356      ; 2.573      ;
; 2.073 ; ALU_PSW_D2                  ; DFF_16bits:D4_Inst|Dout[14] ; clk          ; clk         ; 0.000        ; 0.356      ; 2.573      ;
; 2.073 ; ALU_PSW_D2                  ; DFF_16bits:D4_Inst|Dout[13] ; clk          ; clk         ; 0.000        ; 0.356      ; 2.573      ;
; 2.073 ; ALU_PSW_D2                  ; DFF_16bits:D4_Inst|Dout[15] ; clk          ; clk         ; 0.000        ; 0.356      ; 2.573      ;
; 2.075 ; DFF_16bits:D3_Inst|Dout[7]  ; RF_wr_en_D2                 ; clk          ; clk         ; 0.000        ; 0.072      ; 2.291      ;
; 2.075 ; DFF_16bits:D3_Inst|Dout[7]  ; Memory_wr_en_D2             ; clk          ; clk         ; 0.000        ; 0.072      ; 2.291      ;
; 2.075 ; DFF_16bits:D3_Inst|Dout[7]  ; RF_wr_from_D2               ; clk          ; clk         ; 0.000        ; 0.072      ; 2.291      ;
; 2.075 ; DFF_16bits:D3_Inst|Dout[7]  ; DFF_16bits:D3_PC|Dout[7]    ; clk          ; clk         ; 0.000        ; 0.072      ; 2.291      ;
; 2.106 ; ALU_PSW_D2                  ; DFF_16bits:D4_PC|Dout[1]    ; clk          ; clk         ; 0.000        ; 0.387      ; 2.637      ;
; 2.106 ; ALU_PSW_D2                  ; DFF_16bits:D4_PC|Dout[0]    ; clk          ; clk         ; 0.000        ; 0.387      ; 2.637      ;
; 2.112 ; DFF_16bits:D4_Inst|Dout[13] ; DFF_16bits:D4_PC|Dout[8]    ; clk          ; clk         ; 0.000        ; 0.117      ; 2.373      ;
; 2.113 ; DFF_16bits:D4_Inst|Dout[14] ; DFF_16bits:D4_PC|Dout[8]    ; clk          ; clk         ; 0.000        ; 0.117      ; 2.374      ;
; 2.129 ; ALU_PSW_D2                  ; DFF_16bits:D4_PC|Dout[9]    ; clk          ; clk         ; 0.000        ; 0.365      ; 2.638      ;
; 2.129 ; ALU_PSW_D2                  ; DFF_16bits:D4_PC|Dout[10]   ; clk          ; clk         ; 0.000        ; 0.365      ; 2.638      ;
; 2.138 ; DFF_16bits:D4_Inst|Dout[13] ; DFF_16bits:D4_PC|Dout[5]    ; clk          ; clk         ; 0.000        ; 0.100      ; 2.382      ;
; 2.138 ; DFF_16bits:D4_Inst|Dout[13] ; DFF_16bits:D4_PC|Dout[6]    ; clk          ; clk         ; 0.000        ; 0.100      ; 2.382      ;
; 2.138 ; DFF_16bits:D4_Inst|Dout[13] ; DFF_16bits:D4_PC|Dout[3]    ; clk          ; clk         ; 0.000        ; 0.100      ; 2.382      ;
; 2.138 ; DFF_16bits:D4_Inst|Dout[13] ; DFF_16bits:D4_PC|Dout[2]    ; clk          ; clk         ; 0.000        ; 0.100      ; 2.382      ;
; 2.138 ; DFF_16bits:D4_Inst|Dout[13] ; DFF_16bits:D4_PC|Dout[13]   ; clk          ; clk         ; 0.000        ; 0.100      ; 2.382      ;
; 2.138 ; DFF_16bits:D4_Inst|Dout[8]  ; ext_we_D2                   ; clk          ; clk         ; 0.000        ; 0.125      ; 2.407      ;
; 2.138 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_PC|Dout[11]   ; clk          ; clk         ; 0.000        ; 0.125      ; 2.407      ;
; 2.138 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_PC|Dout[14]   ; clk          ; clk         ; 0.000        ; 0.125      ; 2.407      ;
; 2.139 ; DFF_16bits:D4_Inst|Dout[14] ; DFF_16bits:D4_PC|Dout[5]    ; clk          ; clk         ; 0.000        ; 0.100      ; 2.383      ;
; 2.139 ; DFF_16bits:D4_Inst|Dout[14] ; DFF_16bits:D4_PC|Dout[6]    ; clk          ; clk         ; 0.000        ; 0.100      ; 2.383      ;
; 2.139 ; DFF_16bits:D4_Inst|Dout[14] ; DFF_16bits:D4_PC|Dout[3]    ; clk          ; clk         ; 0.000        ; 0.100      ; 2.383      ;
; 2.139 ; DFF_16bits:D4_Inst|Dout[14] ; DFF_16bits:D4_PC|Dout[2]    ; clk          ; clk         ; 0.000        ; 0.100      ; 2.383      ;
; 2.139 ; DFF_16bits:D4_Inst|Dout[14] ; DFF_16bits:D4_PC|Dout[13]   ; clk          ; clk         ; 0.000        ; 0.100      ; 2.383      ;
; 2.139 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_PC|Dout[12]   ; clk          ; clk         ; 0.000        ; 0.125      ; 2.408      ;
; 2.139 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_PC|Dout[15]   ; clk          ; clk         ; 0.000        ; 0.125      ; 2.408      ;
; 2.151 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_Inst|Dout[6]  ; clk          ; clk         ; 0.000        ; 0.071      ; 2.366      ;
; 2.151 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_Inst|Dout[1]  ; clk          ; clk         ; 0.000        ; 0.071      ; 2.366      ;
; 2.151 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_Inst|Dout[0]  ; clk          ; clk         ; 0.000        ; 0.071      ; 2.366      ;
; 2.151 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_Inst|Dout[5]  ; clk          ; clk         ; 0.000        ; 0.071      ; 2.366      ;
; 2.165 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_Inst|Dout[9]  ; clk          ; clk         ; 0.000        ; 0.069      ; 2.378      ;
; 2.165 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_Inst|Dout[7]  ; clk          ; clk         ; 0.000        ; 0.069      ; 2.378      ;
; 2.165 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_Inst|Dout[8]  ; clk          ; clk         ; 0.000        ; 0.069      ; 2.378      ;
; 2.165 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_Inst|Dout[3]  ; clk          ; clk         ; 0.000        ; 0.069      ; 2.378      ;
; 2.165 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_Inst|Dout[12] ; clk          ; clk         ; 0.000        ; 0.069      ; 2.378      ;
; 2.165 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_Inst|Dout[11] ; clk          ; clk         ; 0.000        ; 0.069      ; 2.378      ;
; 2.165 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_Inst|Dout[14] ; clk          ; clk         ; 0.000        ; 0.069      ; 2.378      ;
; 2.165 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_Inst|Dout[13] ; clk          ; clk         ; 0.000        ; 0.069      ; 2.378      ;
; 2.165 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_Inst|Dout[15] ; clk          ; clk         ; 0.000        ; 0.069      ; 2.378      ;
; 2.198 ; DFF_16bits:D4_Inst|Dout[15] ; ext_we_D2                   ; clk          ; clk         ; 0.000        ; 0.125      ; 2.467      ;
; 2.198 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_PC|Dout[11]   ; clk          ; clk         ; 0.000        ; 0.125      ; 2.467      ;
; 2.198 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_PC|Dout[14]   ; clk          ; clk         ; 0.000        ; 0.125      ; 2.467      ;
; 2.198 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_PC|Dout[1]    ; clk          ; clk         ; 0.000        ; 0.100      ; 2.442      ;
; 2.198 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_PC|Dout[0]    ; clk          ; clk         ; 0.000        ; 0.100      ; 2.442      ;
; 2.199 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_PC|Dout[12]   ; clk          ; clk         ; 0.000        ; 0.125      ; 2.468      ;
; 2.199 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_PC|Dout[15]   ; clk          ; clk         ; 0.000        ; 0.125      ; 2.468      ;
; 2.211 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_Inst|Dout[6]  ; clk          ; clk         ; 0.000        ; 0.071      ; 2.426      ;
; 2.211 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_Inst|Dout[1]  ; clk          ; clk         ; 0.000        ; 0.071      ; 2.426      ;
; 2.211 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_Inst|Dout[0]  ; clk          ; clk         ; 0.000        ; 0.071      ; 2.426      ;
; 2.211 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_Inst|Dout[5]  ; clk          ; clk         ; 0.000        ; 0.071      ; 2.426      ;
; 2.225 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_Inst|Dout[9]  ; clk          ; clk         ; 0.000        ; 0.069      ; 2.438      ;
; 2.225 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_Inst|Dout[7]  ; clk          ; clk         ; 0.000        ; 0.069      ; 2.438      ;
; 2.225 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_Inst|Dout[8]  ; clk          ; clk         ; 0.000        ; 0.069      ; 2.438      ;
; 2.225 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_Inst|Dout[3]  ; clk          ; clk         ; 0.000        ; 0.069      ; 2.438      ;
; 2.225 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_Inst|Dout[12] ; clk          ; clk         ; 0.000        ; 0.069      ; 2.438      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                           ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU_B_D2                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU_PSW_D2                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU_op_D2                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU_target_D2[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU_target_D2[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; C                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_Inst|Dout[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_Inst|Dout[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_Inst|Dout[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_wr_data|Dout[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_wr_data|Dout[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_wr_data|Dout[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_wr_data|Dout[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_wr_data|Dout[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_wr_data|Dout[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_wr_data|Dout[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_wr_data|Dout[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_wr_data|Dout[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_wr_data|Dout[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_wr_data|Dout[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_wr_data|Dout[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_wr_data|Dout[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_wr_data|Dout[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_wr_data|Dout[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_wr_data|Dout[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_Inst|Dout[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_Inst|Dout[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_Inst|Dout[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_PC|Dout[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_PC|Dout[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_PC|Dout[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_PC|Dout[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_PC|Dout[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_PC|Dout[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_PC|Dout[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_PC|Dout[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_PC|Dout[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_PC|Dout[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_PC|Dout[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_PC|Dout[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_PC|Dout[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_PC|Dout[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_PC|Dout[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_PC|Dout[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_sum|Dout[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_sum|Dout[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_sum|Dout[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_sum|Dout[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_sum|Dout[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_sum|Dout[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_sum|Dout[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_sum|Dout[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_sum|Dout[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_sum|Dout[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_sum|Dout[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_sum|Dout[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_sum|Dout[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_sum|Dout[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_sum|Dout[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_sum|Dout[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_Imm|Dout[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_Imm|Dout[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_Imm|Dout[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_Imm|Dout[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_Imm|Dout[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_Inst|Dout[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_Inst|Dout[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_Inst|Dout[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_Inst|Dout[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_Inst|Dout[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_Inst|Dout[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_Inst|Dout[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_Inst|Dout[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_Inst|Dout[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_PC|Dout[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_PC|Dout[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_PC|Dout[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_PC|Dout[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_PC|Dout[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_PC|Dout[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_PC|Dout[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_PC|Dout[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_PC|Dout[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_PC|Dout[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_PC|Dout[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_PC|Dout[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_PC|Dout[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_PC|Dout[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_PC|Dout[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_PC|Dout[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D4_Inst|Dout[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D4_Inst|Dout[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D4_Inst|Dout[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D4_Inst|Dout[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D4_Inst|Dout[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D4_Inst|Dout[14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D4_Inst|Dout[15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D4_Inst|Dout[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D4_Inst|Dout[2]     ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; ext_addr[*]   ; clk        ; 17.450 ; 17.845 ; Rise       ; clk             ;
;  ext_addr[0]  ; clk        ; 16.739 ; 17.111 ; Rise       ; clk             ;
;  ext_addr[1]  ; clk        ; 16.338 ; 16.826 ; Rise       ; clk             ;
;  ext_addr[2]  ; clk        ; 16.721 ; 17.188 ; Rise       ; clk             ;
;  ext_addr[3]  ; clk        ; 16.763 ; 17.190 ; Rise       ; clk             ;
;  ext_addr[4]  ; clk        ; 16.867 ; 17.199 ; Rise       ; clk             ;
;  ext_addr[5]  ; clk        ; 17.450 ; 17.845 ; Rise       ; clk             ;
;  ext_addr[6]  ; clk        ; 14.472 ; 14.937 ; Rise       ; clk             ;
;  ext_addr[7]  ; clk        ; 14.910 ; 15.311 ; Rise       ; clk             ;
; ext_data[*]   ; clk        ; 4.223  ; 4.635  ; Rise       ; clk             ;
;  ext_data[0]  ; clk        ; 3.963  ; 4.319  ; Rise       ; clk             ;
;  ext_data[1]  ; clk        ; 2.697  ; 3.109  ; Rise       ; clk             ;
;  ext_data[2]  ; clk        ; 4.223  ; 4.635  ; Rise       ; clk             ;
;  ext_data[3]  ; clk        ; 4.079  ; 4.508  ; Rise       ; clk             ;
;  ext_data[4]  ; clk        ; 2.781  ; 3.199  ; Rise       ; clk             ;
;  ext_data[5]  ; clk        ; 2.881  ; 3.266  ; Rise       ; clk             ;
;  ext_data[6]  ; clk        ; 2.049  ; 2.091  ; Rise       ; clk             ;
;  ext_data[7]  ; clk        ; 0.651  ; 0.711  ; Rise       ; clk             ;
;  ext_data[8]  ; clk        ; 3.011  ; 3.452  ; Rise       ; clk             ;
;  ext_data[9]  ; clk        ; 2.930  ; 3.435  ; Rise       ; clk             ;
;  ext_data[10] ; clk        ; 2.910  ; 3.313  ; Rise       ; clk             ;
;  ext_data[11] ; clk        ; 2.861  ; 3.382  ; Rise       ; clk             ;
;  ext_data[12] ; clk        ; 3.030  ; 3.432  ; Rise       ; clk             ;
;  ext_data[13] ; clk        ; 2.968  ; 3.472  ; Rise       ; clk             ;
;  ext_data[14] ; clk        ; 3.463  ; 4.002  ; Rise       ; clk             ;
;  ext_data[15] ; clk        ; 3.176  ; 3.653  ; Rise       ; clk             ;
; ext_data_we   ; clk        ; 18.021 ; 18.416 ; Rise       ; clk             ;
; ext_inst_we   ; clk        ; 16.979 ; 17.432 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; ext_addr[*]   ; clk        ; -0.376 ; -0.797 ; Rise       ; clk             ;
;  ext_addr[0]  ; clk        ; -1.208 ; -1.551 ; Rise       ; clk             ;
;  ext_addr[1]  ; clk        ; -1.281 ; -1.725 ; Rise       ; clk             ;
;  ext_addr[2]  ; clk        ; -1.750 ; -2.152 ; Rise       ; clk             ;
;  ext_addr[3]  ; clk        ; -2.200 ; -2.552 ; Rise       ; clk             ;
;  ext_addr[4]  ; clk        ; -1.311 ; -1.682 ; Rise       ; clk             ;
;  ext_addr[5]  ; clk        ; -0.970 ; -1.388 ; Rise       ; clk             ;
;  ext_addr[6]  ; clk        ; -0.376 ; -0.797 ; Rise       ; clk             ;
;  ext_addr[7]  ; clk        ; -1.034 ; -1.367 ; Rise       ; clk             ;
; ext_data[*]   ; clk        ; 1.907  ; 1.805  ; Rise       ; clk             ;
;  ext_data[0]  ; clk        ; 0.934  ; 0.604  ; Rise       ; clk             ;
;  ext_data[1]  ; clk        ; 0.806  ; 0.468  ; Rise       ; clk             ;
;  ext_data[2]  ; clk        ; 0.580  ; 0.238  ; Rise       ; clk             ;
;  ext_data[3]  ; clk        ; 0.594  ; 0.253  ; Rise       ; clk             ;
;  ext_data[4]  ; clk        ; 0.834  ; 0.500  ; Rise       ; clk             ;
;  ext_data[5]  ; clk        ; 0.947  ; 0.616  ; Rise       ; clk             ;
;  ext_data[6]  ; clk        ; 1.850  ; 1.786  ; Rise       ; clk             ;
;  ext_data[7]  ; clk        ; 1.907  ; 1.805  ; Rise       ; clk             ;
;  ext_data[8]  ; clk        ; 0.860  ; 0.512  ; Rise       ; clk             ;
;  ext_data[9]  ; clk        ; 0.819  ; 0.470  ; Rise       ; clk             ;
;  ext_data[10] ; clk        ; 0.828  ; 0.480  ; Rise       ; clk             ;
;  ext_data[11] ; clk        ; 0.914  ; 0.584  ; Rise       ; clk             ;
;  ext_data[12] ; clk        ; 0.835  ; 0.497  ; Rise       ; clk             ;
;  ext_data[13] ; clk        ; 0.809  ; 0.464  ; Rise       ; clk             ;
;  ext_data[14] ; clk        ; 0.582  ; 0.209  ; Rise       ; clk             ;
;  ext_data[15] ; clk        ; 0.830  ; 0.484  ; Rise       ; clk             ;
; ext_data_we   ; clk        ; 0.253  ; -0.153 ; Rise       ; clk             ;
; ext_inst_we   ; clk        ; 0.290  ; -0.111 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; OutR[*]   ; clk        ; 8.650 ; 8.597 ; Rise       ; clk             ;
;  OutR[0]  ; clk        ; 6.668 ; 6.638 ; Rise       ; clk             ;
;  OutR[1]  ; clk        ; 6.647 ; 6.600 ; Rise       ; clk             ;
;  OutR[2]  ; clk        ; 6.290 ; 6.243 ; Rise       ; clk             ;
;  OutR[3]  ; clk        ; 6.616 ; 6.613 ; Rise       ; clk             ;
;  OutR[4]  ; clk        ; 6.756 ; 6.725 ; Rise       ; clk             ;
;  OutR[5]  ; clk        ; 6.604 ; 6.567 ; Rise       ; clk             ;
;  OutR[6]  ; clk        ; 6.493 ; 6.469 ; Rise       ; clk             ;
;  OutR[7]  ; clk        ; 6.518 ; 6.497 ; Rise       ; clk             ;
;  OutR[8]  ; clk        ; 6.928 ; 6.918 ; Rise       ; clk             ;
;  OutR[9]  ; clk        ; 6.656 ; 6.614 ; Rise       ; clk             ;
;  OutR[10] ; clk        ; 6.618 ; 6.582 ; Rise       ; clk             ;
;  OutR[11] ; clk        ; 6.779 ; 6.715 ; Rise       ; clk             ;
;  OutR[12] ; clk        ; 8.354 ; 8.208 ; Rise       ; clk             ;
;  OutR[13] ; clk        ; 6.317 ; 6.304 ; Rise       ; clk             ;
;  OutR[14] ; clk        ; 8.650 ; 8.597 ; Rise       ; clk             ;
;  OutR[15] ; clk        ; 8.135 ; 8.005 ; Rise       ; clk             ;
; done      ; clk        ; 4.688 ; 4.583 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; OutR[*]   ; clk        ; 5.972 ; 5.857 ; Rise       ; clk             ;
;  OutR[0]  ; clk        ; 6.346 ; 6.249 ; Rise       ; clk             ;
;  OutR[1]  ; clk        ; 6.313 ; 6.200 ; Rise       ; clk             ;
;  OutR[2]  ; clk        ; 5.972 ; 5.857 ; Rise       ; clk             ;
;  OutR[3]  ; clk        ; 6.292 ; 6.218 ; Rise       ; clk             ;
;  OutR[4]  ; clk        ; 6.422 ; 6.323 ; Rise       ; clk             ;
;  OutR[5]  ; clk        ; 6.265 ; 6.162 ; Rise       ; clk             ;
;  OutR[6]  ; clk        ; 6.181 ; 6.090 ; Rise       ; clk             ;
;  OutR[7]  ; clk        ; 6.201 ; 6.113 ; Rise       ; clk             ;
;  OutR[8]  ; clk        ; 6.583 ; 6.505 ; Rise       ; clk             ;
;  OutR[9]  ; clk        ; 6.324 ; 6.215 ; Rise       ; clk             ;
;  OutR[10] ; clk        ; 6.294 ; 6.190 ; Rise       ; clk             ;
;  OutR[11] ; clk        ; 6.445 ; 6.314 ; Rise       ; clk             ;
;  OutR[12] ; clk        ; 6.561 ; 6.411 ; Rise       ; clk             ;
;  OutR[13] ; clk        ; 5.995 ; 5.913 ; Rise       ; clk             ;
;  OutR[14] ; clk        ; 6.844 ; 6.782 ; Rise       ; clk             ;
;  OutR[15] ; clk        ; 6.349 ; 6.215 ; Rise       ; clk             ;
; done      ; clk        ; 4.541 ; 4.436 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -9.983 ; -35886.025        ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+--------+------------------+
; Clock ; Slack  ; End Point TNS    ;
+-------+--------+------------------+
; clk   ; -0.077 ; -0.109           ;
+-------+--------+------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -9.107 ; -409.961             ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.062 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -8026.681                       ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                       ;
+--------+---------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -9.983 ; DFF_16bits:D2_sum|Dout[5]                               ; DFF_16bits:PC_DFF|Dout[15]     ; clk          ; clk         ; 1.000        ; 0.156      ; 11.126     ;
; -9.979 ; DFF_16bits:D2_sum|Dout[5]                               ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; 0.156      ; 11.122     ;
; -9.924 ; DFF_16bits:D2_sum|Dout[4]                               ; DFF_16bits:PC_DFF|Dout[15]     ; clk          ; clk         ; 1.000        ; 0.156      ; 11.067     ;
; -9.920 ; DFF_16bits:D2_sum|Dout[4]                               ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; 0.156      ; 11.063     ;
; -9.863 ; DFF_16bits:D2_sum|Dout[5]                               ; DFF_16bits:PC_DFF|Dout[13]     ; clk          ; clk         ; 1.000        ; 0.156      ; 11.006     ;
; -9.863 ; DFF_16bits:D2_sum|Dout[0]                               ; DFF_16bits:PC_DFF|Dout[15]     ; clk          ; clk         ; 1.000        ; 0.152      ; 11.002     ;
; -9.859 ; DFF_16bits:D2_sum|Dout[5]                               ; DFF_16bits:PC_DFF|Dout[12]     ; clk          ; clk         ; 1.000        ; 0.156      ; 11.002     ;
; -9.859 ; DFF_16bits:D2_sum|Dout[0]                               ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; 0.152      ; 10.998     ;
; -9.839 ; DFF_16bits:D2_sum|Dout[3]                               ; DFF_16bits:PC_DFF|Dout[15]     ; clk          ; clk         ; 1.000        ; 0.145      ; 10.971     ;
; -9.835 ; DFF_16bits:D2_sum|Dout[3]                               ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; 0.145      ; 10.967     ;
; -9.804 ; DFF_16bits:D2_sum|Dout[4]                               ; DFF_16bits:PC_DFF|Dout[13]     ; clk          ; clk         ; 1.000        ; 0.156      ; 10.947     ;
; -9.800 ; DFF_16bits:D2_sum|Dout[4]                               ; DFF_16bits:PC_DFF|Dout[12]     ; clk          ; clk         ; 1.000        ; 0.156      ; 10.943     ;
; -9.795 ; DFF_16bits:D2_sum|Dout[5]                               ; DFF_16bits:PC_DFF|Dout[11]     ; clk          ; clk         ; 1.000        ; 0.156      ; 10.938     ;
; -9.791 ; DFF_16bits:D2_sum|Dout[5]                               ; DFF_16bits:PC_DFF|Dout[10]     ; clk          ; clk         ; 1.000        ; 0.156      ; 10.934     ;
; -9.761 ; DFF_16bits:D2_sum|Dout[2]                               ; DFF_16bits:PC_DFF|Dout[15]     ; clk          ; clk         ; 1.000        ; 0.146      ; 10.894     ;
; -9.757 ; DFF_16bits:D2_sum|Dout[2]                               ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; 0.146      ; 10.890     ;
; -9.743 ; DFF_16bits:D2_sum|Dout[0]                               ; DFF_16bits:PC_DFF|Dout[13]     ; clk          ; clk         ; 1.000        ; 0.152      ; 10.882     ;
; -9.739 ; DFF_16bits:D2_sum|Dout[0]                               ; DFF_16bits:PC_DFF|Dout[12]     ; clk          ; clk         ; 1.000        ; 0.152      ; 10.878     ;
; -9.736 ; DFF_16bits:D2_sum|Dout[4]                               ; DFF_16bits:PC_DFF|Dout[11]     ; clk          ; clk         ; 1.000        ; 0.156      ; 10.879     ;
; -9.732 ; DFF_16bits:D2_sum|Dout[4]                               ; DFF_16bits:PC_DFF|Dout[10]     ; clk          ; clk         ; 1.000        ; 0.156      ; 10.875     ;
; -9.727 ; DFF_16bits:D2_sum|Dout[5]                               ; DFF_16bits:PC_DFF|Dout[9]      ; clk          ; clk         ; 1.000        ; 0.156      ; 10.870     ;
; -9.723 ; DFF_16bits:D2_sum|Dout[5]                               ; DFF_16bits:PC_DFF|Dout[8]      ; clk          ; clk         ; 1.000        ; 0.156      ; 10.866     ;
; -9.719 ; DFF_16bits:D2_sum|Dout[3]                               ; DFF_16bits:PC_DFF|Dout[13]     ; clk          ; clk         ; 1.000        ; 0.145      ; 10.851     ;
; -9.715 ; DFF_16bits:D2_sum|Dout[3]                               ; DFF_16bits:PC_DFF|Dout[12]     ; clk          ; clk         ; 1.000        ; 0.145      ; 10.847     ;
; -9.714 ; DFF_16bits:D2_sum|Dout[1]                               ; DFF_16bits:PC_DFF|Dout[15]     ; clk          ; clk         ; 1.000        ; 0.152      ; 10.853     ;
; -9.710 ; DFF_16bits:D2_sum|Dout[1]                               ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; 0.152      ; 10.849     ;
; -9.675 ; DFF_16bits:D2_sum|Dout[0]                               ; DFF_16bits:PC_DFF|Dout[11]     ; clk          ; clk         ; 1.000        ; 0.152      ; 10.814     ;
; -9.671 ; DFF_16bits:D2_sum|Dout[0]                               ; DFF_16bits:PC_DFF|Dout[10]     ; clk          ; clk         ; 1.000        ; 0.152      ; 10.810     ;
; -9.668 ; DFF_16bits:D2_sum|Dout[4]                               ; DFF_16bits:PC_DFF|Dout[9]      ; clk          ; clk         ; 1.000        ; 0.156      ; 10.811     ;
; -9.664 ; DFF_16bits:D2_sum|Dout[4]                               ; DFF_16bits:PC_DFF|Dout[8]      ; clk          ; clk         ; 1.000        ; 0.156      ; 10.807     ;
; -9.659 ; DFF_16bits:D2_sum|Dout[5]                               ; DFF_16bits:PC_DFF|Dout[7]      ; clk          ; clk         ; 1.000        ; 0.156      ; 10.802     ;
; -9.655 ; DFF_16bits:D2_sum|Dout[5]                               ; DFF_16bits:PC_DFF|Dout[6]      ; clk          ; clk         ; 1.000        ; 0.156      ; 10.798     ;
; -9.651 ; DFF_16bits:D2_sum|Dout[3]                               ; DFF_16bits:PC_DFF|Dout[11]     ; clk          ; clk         ; 1.000        ; 0.145      ; 10.783     ;
; -9.647 ; DFF_16bits:D2_sum|Dout[3]                               ; DFF_16bits:PC_DFF|Dout[10]     ; clk          ; clk         ; 1.000        ; 0.145      ; 10.779     ;
; -9.641 ; DFF_16bits:D2_sum|Dout[2]                               ; DFF_16bits:PC_DFF|Dout[13]     ; clk          ; clk         ; 1.000        ; 0.146      ; 10.774     ;
; -9.637 ; DFF_16bits:D2_sum|Dout[2]                               ; DFF_16bits:PC_DFF|Dout[12]     ; clk          ; clk         ; 1.000        ; 0.146      ; 10.770     ;
; -9.607 ; DFF_16bits:D2_sum|Dout[0]                               ; DFF_16bits:PC_DFF|Dout[9]      ; clk          ; clk         ; 1.000        ; 0.152      ; 10.746     ;
; -9.603 ; DFF_16bits:D2_sum|Dout[0]                               ; DFF_16bits:PC_DFF|Dout[8]      ; clk          ; clk         ; 1.000        ; 0.152      ; 10.742     ;
; -9.600 ; DFF_16bits:D2_sum|Dout[4]                               ; DFF_16bits:PC_DFF|Dout[7]      ; clk          ; clk         ; 1.000        ; 0.156      ; 10.743     ;
; -9.596 ; DFF_16bits:D2_sum|Dout[4]                               ; DFF_16bits:PC_DFF|Dout[6]      ; clk          ; clk         ; 1.000        ; 0.156      ; 10.739     ;
; -9.594 ; DFF_16bits:D2_sum|Dout[1]                               ; DFF_16bits:PC_DFF|Dout[13]     ; clk          ; clk         ; 1.000        ; 0.152      ; 10.733     ;
; -9.591 ; DFF_16bits:D2_sum|Dout[5]                               ; DFF_16bits:PC_DFF|Dout[5]      ; clk          ; clk         ; 1.000        ; 0.156      ; 10.734     ;
; -9.590 ; DFF_16bits:D2_sum|Dout[1]                               ; DFF_16bits:PC_DFF|Dout[12]     ; clk          ; clk         ; 1.000        ; 0.152      ; 10.729     ;
; -9.590 ; Memory256_16bits:Mem_data|Memory32_8bits:M50|Mem[6][0]  ; DFF_16bits:PC_DFF|Dout[15]     ; clk          ; clk         ; 1.000        ; 0.166      ; 10.743     ;
; -9.589 ; DFF_16bits:D2_sum|Dout[5]                               ; Hazard_Detector:HD0|bubble1_D2 ; clk          ; clk         ; 1.000        ; -1.194     ; 9.382      ;
; -9.587 ; DFF_16bits:D2_sum|Dout[5]                               ; DFF_16bits:PC_DFF|Dout[4]      ; clk          ; clk         ; 1.000        ; 0.156      ; 10.730     ;
; -9.586 ; Memory256_16bits:Mem_data|Memory32_8bits:M50|Mem[6][0]  ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; 0.166      ; 10.739     ;
; -9.583 ; DFF_16bits:D2_sum|Dout[3]                               ; DFF_16bits:PC_DFF|Dout[9]      ; clk          ; clk         ; 1.000        ; 0.145      ; 10.715     ;
; -9.579 ; DFF_16bits:D2_sum|Dout[3]                               ; DFF_16bits:PC_DFF|Dout[8]      ; clk          ; clk         ; 1.000        ; 0.145      ; 10.711     ;
; -9.573 ; DFF_16bits:D2_sum|Dout[2]                               ; DFF_16bits:PC_DFF|Dout[11]     ; clk          ; clk         ; 1.000        ; 0.146      ; 10.706     ;
; -9.569 ; DFF_16bits:D2_sum|Dout[2]                               ; DFF_16bits:PC_DFF|Dout[10]     ; clk          ; clk         ; 1.000        ; 0.146      ; 10.702     ;
; -9.568 ; Memory256_16bits:Mem_data|Memory32_8bits:M70|Mem[1][0]  ; DFF_16bits:PC_DFF|Dout[15]     ; clk          ; clk         ; 1.000        ; 0.172      ; 10.727     ;
; -9.564 ; Memory256_16bits:Mem_data|Memory32_8bits:M70|Mem[1][0]  ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; 0.172      ; 10.723     ;
; -9.539 ; DFF_16bits:D2_sum|Dout[0]                               ; DFF_16bits:PC_DFF|Dout[7]      ; clk          ; clk         ; 1.000        ; 0.152      ; 10.678     ;
; -9.535 ; DFF_16bits:D2_sum|Dout[0]                               ; DFF_16bits:PC_DFF|Dout[6]      ; clk          ; clk         ; 1.000        ; 0.152      ; 10.674     ;
; -9.532 ; DFF_16bits:D2_sum|Dout[4]                               ; DFF_16bits:PC_DFF|Dout[5]      ; clk          ; clk         ; 1.000        ; 0.156      ; 10.675     ;
; -9.530 ; DFF_16bits:D2_sum|Dout[4]                               ; Hazard_Detector:HD0|bubble1_D2 ; clk          ; clk         ; 1.000        ; -1.194     ; 9.323      ;
; -9.528 ; DFF_16bits:D2_sum|Dout[4]                               ; DFF_16bits:PC_DFF|Dout[4]      ; clk          ; clk         ; 1.000        ; 0.156      ; 10.671     ;
; -9.526 ; DFF_16bits:D2_sum|Dout[1]                               ; DFF_16bits:PC_DFF|Dout[11]     ; clk          ; clk         ; 1.000        ; 0.152      ; 10.665     ;
; -9.522 ; DFF_16bits:D2_sum|Dout[1]                               ; DFF_16bits:PC_DFF|Dout[10]     ; clk          ; clk         ; 1.000        ; 0.152      ; 10.661     ;
; -9.515 ; DFF_16bits:D2_sum|Dout[3]                               ; DFF_16bits:PC_DFF|Dout[7]      ; clk          ; clk         ; 1.000        ; 0.145      ; 10.647     ;
; -9.511 ; DFF_16bits:D2_sum|Dout[3]                               ; DFF_16bits:PC_DFF|Dout[6]      ; clk          ; clk         ; 1.000        ; 0.145      ; 10.643     ;
; -9.505 ; DFF_16bits:D2_sum|Dout[2]                               ; DFF_16bits:PC_DFF|Dout[9]      ; clk          ; clk         ; 1.000        ; 0.146      ; 10.638     ;
; -9.503 ; Memory256_16bits:Mem_data|Memory32_8bits:M70|Mem[4][1]  ; DFF_16bits:PC_DFF|Dout[15]     ; clk          ; clk         ; 1.000        ; 0.167      ; 10.657     ;
; -9.501 ; DFF_16bits:D2_sum|Dout[2]                               ; DFF_16bits:PC_DFF|Dout[8]      ; clk          ; clk         ; 1.000        ; 0.146      ; 10.634     ;
; -9.499 ; Memory256_16bits:Mem_data|Memory32_8bits:M70|Mem[4][1]  ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; 0.167      ; 10.653     ;
; -9.494 ; DFF_16bits:D2_sum|Dout[5]                               ; DFF_16bits:PC_DFF|Dout[2]      ; clk          ; clk         ; 1.000        ; -0.042     ; 10.439     ;
; -9.471 ; DFF_16bits:D2_sum|Dout[0]                               ; DFF_16bits:PC_DFF|Dout[5]      ; clk          ; clk         ; 1.000        ; 0.152      ; 10.610     ;
; -9.470 ; Memory256_16bits:Mem_data|Memory32_8bits:M60|Mem[25][0] ; DFF_16bits:PC_DFF|Dout[15]     ; clk          ; clk         ; 1.000        ; 0.151      ; 10.608     ;
; -9.470 ; Memory256_16bits:Mem_data|Memory32_8bits:M50|Mem[6][0]  ; DFF_16bits:PC_DFF|Dout[13]     ; clk          ; clk         ; 1.000        ; 0.166      ; 10.623     ;
; -9.469 ; DFF_16bits:D2_sum|Dout[0]                               ; Hazard_Detector:HD0|bubble1_D2 ; clk          ; clk         ; 1.000        ; -1.198     ; 9.258      ;
; -9.467 ; DFF_16bits:D2_sum|Dout[0]                               ; DFF_16bits:PC_DFF|Dout[4]      ; clk          ; clk         ; 1.000        ; 0.152      ; 10.606     ;
; -9.466 ; Memory256_16bits:Mem_data|Memory32_8bits:M60|Mem[25][0] ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; 0.151      ; 10.604     ;
; -9.466 ; Memory256_16bits:Mem_data|Memory32_8bits:M50|Mem[6][0]  ; DFF_16bits:PC_DFF|Dout[12]     ; clk          ; clk         ; 1.000        ; 0.166      ; 10.619     ;
; -9.458 ; DFF_16bits:D2_sum|Dout[1]                               ; DFF_16bits:PC_DFF|Dout[9]      ; clk          ; clk         ; 1.000        ; 0.152      ; 10.597     ;
; -9.454 ; DFF_16bits:D2_sum|Dout[1]                               ; DFF_16bits:PC_DFF|Dout[8]      ; clk          ; clk         ; 1.000        ; 0.152      ; 10.593     ;
; -9.448 ; Memory256_16bits:Mem_data|Memory32_8bits:M70|Mem[1][0]  ; DFF_16bits:PC_DFF|Dout[13]     ; clk          ; clk         ; 1.000        ; 0.172      ; 10.607     ;
; -9.447 ; DFF_16bits:D2_sum|Dout[3]                               ; DFF_16bits:PC_DFF|Dout[5]      ; clk          ; clk         ; 1.000        ; 0.145      ; 10.579     ;
; -9.446 ; DFF_16bits:D4_Inst|Dout[14]                             ; DFF_16bits:PC_DFF|Dout[15]     ; clk          ; clk         ; 1.000        ; -0.016     ; 10.417     ;
; -9.445 ; DFF_16bits:D2_sum|Dout[3]                               ; Hazard_Detector:HD0|bubble1_D2 ; clk          ; clk         ; 1.000        ; -1.205     ; 9.227      ;
; -9.444 ; Memory256_16bits:Mem_data|Memory32_8bits:M70|Mem[1][0]  ; DFF_16bits:PC_DFF|Dout[12]     ; clk          ; clk         ; 1.000        ; 0.172      ; 10.603     ;
; -9.443 ; DFF_16bits:D2_sum|Dout[3]                               ; DFF_16bits:PC_DFF|Dout[4]      ; clk          ; clk         ; 1.000        ; 0.145      ; 10.575     ;
; -9.442 ; DFF_16bits:D4_Inst|Dout[14]                             ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; -0.016     ; 10.413     ;
; -9.437 ; DFF_16bits:D2_sum|Dout[2]                               ; DFF_16bits:PC_DFF|Dout[7]      ; clk          ; clk         ; 1.000        ; 0.146      ; 10.570     ;
; -9.436 ; DFF_16bits:D2_sum|Dout[5]                               ; DFF_16bits:PC_DFF|Dout[3]      ; clk          ; clk         ; 1.000        ; 0.156      ; 10.579     ;
; -9.435 ; DFF_16bits:D2_sum|Dout[4]                               ; DFF_16bits:PC_DFF|Dout[2]      ; clk          ; clk         ; 1.000        ; -0.042     ; 10.380     ;
; -9.433 ; DFF_16bits:D2_sum|Dout[2]                               ; DFF_16bits:PC_DFF|Dout[6]      ; clk          ; clk         ; 1.000        ; 0.146      ; 10.566     ;
; -9.432 ; Memory256_16bits:Mem_data|Memory32_8bits:M10|Mem[9][6]  ; DFF_16bits:PC_DFF|Dout[15]     ; clk          ; clk         ; 1.000        ; 0.162      ; 10.581     ;
; -9.428 ; Memory256_16bits:Mem_data|Memory32_8bits:M10|Mem[9][6]  ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; 0.162      ; 10.577     ;
; -9.419 ; Memory256_16bits:Mem_data|Memory32_8bits:M40|Mem[17][0] ; DFF_16bits:PC_DFF|Dout[15]     ; clk          ; clk         ; 1.000        ; 0.146      ; 10.552     ;
; -9.415 ; Memory256_16bits:Mem_data|Memory32_8bits:M40|Mem[17][0] ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; 0.146      ; 10.548     ;
; -9.407 ; Memory256_16bits:Mem_data|Memory32_8bits:M20|Mem[20][1] ; DFF_16bits:PC_DFF|Dout[15]     ; clk          ; clk         ; 1.000        ; 0.165      ; 10.559     ;
; -9.403 ; Memory256_16bits:Mem_data|Memory32_8bits:M20|Mem[20][1] ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; 0.165      ; 10.555     ;
; -9.402 ; Memory256_16bits:Mem_data|Memory32_8bits:M50|Mem[6][0]  ; DFF_16bits:PC_DFF|Dout[11]     ; clk          ; clk         ; 1.000        ; 0.166      ; 10.555     ;
; -9.398 ; Memory256_16bits:Mem_data|Memory32_8bits:M50|Mem[6][0]  ; DFF_16bits:PC_DFF|Dout[10]     ; clk          ; clk         ; 1.000        ; 0.166      ; 10.551     ;
; -9.395 ; Memory256_16bits:Mem_data|Memory32_8bits:M00|Mem[19][0] ; DFF_16bits:PC_DFF|Dout[15]     ; clk          ; clk         ; 1.000        ; 0.162      ; 10.544     ;
; -9.394 ; Memory256_16bits:Mem_data|Memory32_8bits:M10|Mem[3][0]  ; DFF_16bits:PC_DFF|Dout[15]     ; clk          ; clk         ; 1.000        ; 0.169      ; 10.550     ;
; -9.391 ; Memory256_16bits:Mem_data|Memory32_8bits:M00|Mem[19][0] ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; 0.162      ; 10.540     ;
; -9.390 ; Memory256_16bits:Mem_data|Memory32_8bits:M70|Mem[8][0]  ; DFF_16bits:PC_DFF|Dout[15]     ; clk          ; clk         ; 1.000        ; 0.168      ; 10.545     ;
; -9.390 ; Memory256_16bits:Mem_data|Memory32_8bits:M10|Mem[3][0]  ; DFF_16bits:PC_DFF|Dout[14]     ; clk          ; clk         ; 1.000        ; 0.169      ; 10.546     ;
+--------+---------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                        ;
+--------+----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.077 ; Hazard_Detector:HD0|bubble1_D2   ; Memory_wr_en_D2                       ; clk          ; clk         ; 0.000        ; 1.204      ; 1.211      ;
; -0.032 ; Hazard_Detector:HD0|bubble1_D2   ; RF_wr_en_D2                           ; clk          ; clk         ; 0.000        ; 1.204      ; 1.256      ;
; 0.178  ; work                             ; work                                  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.191  ; DFF_16bits:D3_PC|Dout[10]        ; DFF_16bits:D2_PC|Dout[10]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.312      ;
; 0.244  ; DFF_16bits:D2_PC|Dout[6]         ; DFF_16bits:D1_wr_data|Dout[6]         ; clk          ; clk         ; 0.000        ; 0.046      ; 0.374      ;
; 0.245  ; DFF_16bits:D1_wr_data|Dout[9]    ; DFF_16bits:Dfor_wr_data|Dout[9]       ; clk          ; clk         ; 0.000        ; 0.243      ; 0.572      ;
; 0.246  ; DFF_16bits:Dfor_wr_data|Dout[5]  ; Rs_forward_D1[5]                      ; clk          ; clk         ; 0.000        ; 0.046      ; 0.376      ;
; 0.254  ; DFF_16bits:D2_PC|Dout[14]        ; DFF_16bits:D1_wr_data|Dout[14]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.375      ;
; 0.254  ; DFF_16bits:D1_wr_data|Dout[13]   ; DFF_16bits:Dfor_wr_data|Dout[13]      ; clk          ; clk         ; 0.000        ; 0.243      ; 0.581      ;
; 0.260  ; DFF_16bits:D1_wr_data|Dout[6]    ; Rs_forward_D1[6]                      ; clk          ; clk         ; 0.000        ; 0.046      ; 0.390      ;
; 0.261  ; DFF_16bits:D1_wr_data|Dout[10]   ; Rs_forward_D1[10]                     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.383      ;
; 0.269  ; DFF_16bits:D1_wr_data|Dout[14]   ; Rs_forward_D1[14]                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.390      ;
; 0.274  ; DFF_16bits:D1_wr_data|Dout[6]    ; DFF_16bits:Dfor_wr_data|Dout[6]       ; clk          ; clk         ; 0.000        ; 0.046      ; 0.404      ;
; 0.280  ; DFF_16bits:D2_Inst|Dout[9]       ; DFF_16bits:D1_Inst|Dout[9]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.401      ;
; 0.283  ; DFF_16bits:D2_Inst|Dout[10]      ; DFF_16bits:D1_Inst|Dout[10]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.404      ;
; 0.285  ; DFF_16bits:D1_wr_data|Dout[14]   ; DFF_16bits:Dfor_wr_data|Dout[14]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.406      ;
; 0.289  ; DFF_16bits:D2_Inst|Dout[8]       ; DFF_16bits:D1_Inst|Dout[8]            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.410      ;
; 0.295  ; DFF_16bits:D1_Inst|Dout[9]       ; DFF_16bits:Dfor_Inst|Dout[9]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.304  ; DFF_16bits:Dfor_wr_data|Dout[15] ; Rs_forward_D1[15]                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.322  ; DFF_16bits:D3_PC|Dout[7]         ; DFF_16bits:D2_PC|Dout[7]              ; clk          ; clk         ; 0.000        ; 0.247      ; 0.653      ;
; 0.351  ; RF_wr_en                         ; DFF_16bits:Dfor_RF_wr_en|Dout[0]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.472      ;
; 0.360  ; DFF_16bits:D1_Inst|Dout[8]       ; DFF_16bits:Dfor_Inst|Dout[8]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.481      ;
; 0.363  ; DFF_16bits:D2_PC|Dout[12]        ; DFF_16bits:D1_wr_data|Dout[12]        ; clk          ; clk         ; 0.000        ; 0.231      ; 0.678      ;
; 0.376  ; JAL_D1                           ; DFF_16bits:D1_wr_data|Dout[12]        ; clk          ; clk         ; 0.000        ; 0.231      ; 0.691      ;
; 0.379  ; DFF_16bits:D1_wr_data|Dout[15]   ; RF8_16bits:RF0|DFF_16bits:R3|Dout[15] ; clk          ; clk         ; 0.000        ; 0.038      ; 0.501      ;
; 0.385  ; DFF_16bits:D1_wr_data|Dout[15]   ; RF8_16bits:RF0|DFF_16bits:R1|Dout[15] ; clk          ; clk         ; 0.000        ; 0.039      ; 0.508      ;
; 0.386  ; DFF_16bits:D1_wr_data|Dout[15]   ; RF8_16bits:RF0|DFF_16bits:R0|Dout[15] ; clk          ; clk         ; 0.000        ; 0.039      ; 0.509      ;
; 0.392  ; DFF_16bits:PC_DFF|Dout[14]       ; DFF_16bits:D4_PC|Dout[14]             ; clk          ; clk         ; 0.000        ; 0.045      ; 0.521      ;
; 0.402  ; DFF_16bits:D3_PC|Dout[11]        ; DFF_16bits:D2_PC|Dout[11]             ; clk          ; clk         ; 0.000        ; 0.254      ; 0.740      ;
; 0.406  ; DFF_16bits:D2_PC|Dout[8]         ; DFF_16bits:D1_wr_data|Dout[8]         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.534      ;
; 0.416  ; DFF_16bits:D3_PC|Dout[3]         ; DFF_16bits:D2_PC|Dout[3]              ; clk          ; clk         ; 0.000        ; 0.260      ; 0.760      ;
; 0.429  ; DFF_16bits:D1_Inst|Dout[10]      ; DFF_16bits:Dfor_Inst|Dout[10]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.550      ;
; 0.436  ; ALU_op_D2                        ; DFF_16bits:D2_sum|Dout[14]            ; clk          ; clk         ; 0.000        ; 0.241      ; 0.761      ;
; 0.439  ; DFF_16bits:D1_wr_data|Dout[10]   ; DFF_16bits:Dfor_wr_data|Dout[10]      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.561      ;
; 0.439  ; DFF_16bits:D2_PC|Dout[7]         ; DFF_16bits:D1_wr_data|Dout[7]         ; clk          ; clk         ; 0.000        ; -0.149     ; 0.374      ;
; 0.440  ; DFF_16bits:D2_PC|Dout[11]        ; DFF_16bits:D1_wr_data|Dout[11]        ; clk          ; clk         ; 0.000        ; -0.149     ; 0.375      ;
; 0.442  ; DFF_16bits:Dfor_wr_data|Dout[11] ; Rs_forward_D1[11]                     ; clk          ; clk         ; 0.000        ; -0.149     ; 0.377      ;
; 0.443  ; DFF_16bits:D1_wr_data|Dout[15]   ; Rs_forward_D1[15]                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.564      ;
; 0.444  ; DFF_16bits:D1_wr_data|Dout[3]    ; DFF_16bits:Dfor_wr_data|Dout[3]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.565      ;
; 0.450  ; DFF_16bits:PC_DFF|Dout[9]        ; DFF_16bits:D4_PC|Dout[9]              ; clk          ; clk         ; 0.000        ; 0.022      ; 0.556      ;
; 0.451  ; DFF_16bits:D4_Inst|Dout[0]       ; HLT_D2                                ; clk          ; clk         ; 0.000        ; -0.137     ; 0.398      ;
; 0.451  ; DFF_16bits:D4_PC|Dout[9]         ; DFF_16bits:D3_PC|Dout[9]              ; clk          ; clk         ; 0.000        ; 0.068      ; 0.603      ;
; 0.451  ; DFF_16bits:Dfor_wr_data|Dout[13] ; Rs_forward_D1[13]                     ; clk          ; clk         ; 0.000        ; -0.161     ; 0.374      ;
; 0.451  ; DFF_16bits:D2_PC|Dout[13]        ; DFF_16bits:D1_wr_data|Dout[13]        ; clk          ; clk         ; 0.000        ; -0.161     ; 0.374      ;
; 0.451  ; DFF_16bits:Dfor_wr_data|Dout[9]  ; Rs_forward_D1[9]                      ; clk          ; clk         ; 0.000        ; -0.161     ; 0.374      ;
; 0.452  ; DFF_16bits:D2_PC|Dout[3]         ; DFF_16bits:D1_wr_data|Dout[3]         ; clk          ; clk         ; 0.000        ; -0.161     ; 0.375      ;
; 0.453  ; ALU_op_D2                        ; DFF_16bits:D2_sum|Dout[15]            ; clk          ; clk         ; 0.000        ; 0.241      ; 0.778      ;
; 0.453  ; DFF_16bits:D4_Inst|Dout[0]       ; ALU_target_D2[0]                      ; clk          ; clk         ; 0.000        ; -0.137     ; 0.400      ;
; 0.453  ; DFF_16bits:D2_PC|Dout[9]         ; DFF_16bits:D1_wr_data|Dout[9]         ; clk          ; clk         ; 0.000        ; -0.161     ; 0.376      ;
; 0.453  ; DFF_16bits:D1_wr_data|Dout[7]    ; RF8_16bits:RF0|DFF_16bits:R2|Dout[7]  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.575      ;
; 0.454  ; DFF_16bits:PC_DFF|Dout[1]        ; DFF_16bits:D4_PC|Dout[1]              ; clk          ; clk         ; 0.000        ; 0.033      ; 0.571      ;
; 0.455  ; DFF_16bits:D4_PC|Dout[3]         ; DFF_16bits:D3_PC|Dout[3]              ; clk          ; clk         ; 0.000        ; -0.149     ; 0.390      ;
; 0.455  ; DFF_16bits:D4_PC|Dout[1]         ; DFF_16bits:D3_PC|Dout[1]              ; clk          ; clk         ; 0.000        ; -0.149     ; 0.390      ;
; 0.455  ; DFF_16bits:D3_PC|Dout[0]         ; DFF_16bits:D2_PC|Dout[0]              ; clk          ; clk         ; 0.000        ; -0.150     ; 0.389      ;
; 0.455  ; DFF_16bits:D1_wr_data|Dout[8]    ; Rs_forward_D1[8]                      ; clk          ; clk         ; 0.000        ; -0.150     ; 0.389      ;
; 0.459  ; DFF_16bits:D4_Inst|Dout[1]       ; ALU_op_D2                             ; clk          ; clk         ; 0.000        ; -0.137     ; 0.406      ;
; 0.467  ; DFF_16bits:D2_sum|Dout[10]       ; DFF_16bits:D1_wr_data|Dout[10]        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.589      ;
; 0.468  ; DFF_16bits:D1_wr_data|Dout[4]    ; Rs_forward_D1[4]                      ; clk          ; clk         ; 0.000        ; -0.160     ; 0.392      ;
; 0.469  ; DFF_16bits:D1_wr_data|Dout[2]    ; DFF_16bits:Dfor_wr_data|Dout[2]       ; clk          ; clk         ; 0.000        ; -0.149     ; 0.404      ;
; 0.470  ; DFF_16bits:D1_wr_data|Dout[0]    ; DFF_16bits:Dfor_wr_data|Dout[0]       ; clk          ; clk         ; 0.000        ; -0.149     ; 0.405      ;
; 0.471  ; DFF_16bits:D1_wr_data|Dout[8]    ; DFF_16bits:Dfor_wr_data|Dout[8]       ; clk          ; clk         ; 0.000        ; -0.150     ; 0.405      ;
; 0.472  ; DFF_16bits:D4_PC|Dout[12]        ; DFF_16bits:D3_PC|Dout[12]             ; clk          ; clk         ; 0.000        ; -0.161     ; 0.395      ;
; 0.475  ; DFF_16bits:D1_wr_data|Dout[12]   ; DFF_16bits:Dfor_wr_data|Dout[12]      ; clk          ; clk         ; 0.000        ; -0.150     ; 0.409      ;
; 0.475  ; DFF_16bits:D3_Inst|Dout[8]       ; DFF_16bits:D2_Inst|Dout[8]            ; clk          ; clk         ; 0.000        ; -0.161     ; 0.398      ;
; 0.476  ; DFF_16bits:D2_PC|Dout[14]        ; Rs_forward_D1[14]                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.597      ;
; 0.478  ; DFF_16bits:D4_PC|Dout[9]         ; DFF_16bits:PC_DFF|Dout[9]             ; clk          ; clk         ; 0.000        ; 0.068      ; 0.630      ;
; 0.478  ; DFF_16bits:D3_Inst|Dout[9]       ; DFF_16bits:D2_Inst|Dout[9]            ; clk          ; clk         ; 0.000        ; -0.161     ; 0.401      ;
; 0.479  ; DFF_16bits:PC_DFF|Dout[11]       ; DFF_16bits:D4_PC|Dout[11]             ; clk          ; clk         ; 0.000        ; 0.045      ; 0.608      ;
; 0.479  ; DFF_16bits:D1_wr_data|Dout[4]    ; DFF_16bits:Dfor_wr_data|Dout[4]       ; clk          ; clk         ; 0.000        ; -0.160     ; 0.403      ;
; 0.483  ; JAL_D2                           ; JAL_D1                                ; clk          ; clk         ; 0.000        ; 0.030      ; 0.597      ;
; 0.484  ; DFF_16bits:D3_Inst|Dout[10]      ; DFF_16bits:D2_Inst|Dout[10]           ; clk          ; clk         ; 0.000        ; -0.161     ; 0.407      ;
; 0.486  ; DFF_16bits:D4_PC|Dout[10]        ; DFF_16bits:PC_DFF|Dout[10]            ; clk          ; clk         ; 0.000        ; 0.068      ; 0.638      ;
; 0.486  ; DFF_16bits:D1_wr_data|Dout[10]   ; DFF_16bits:D2_sum|Dout[10]            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.608      ;
; 0.487  ; DFF_16bits:D2_sum|Dout[4]        ; DFF_16bits:D1_wr_data|Dout[4]         ; clk          ; clk         ; 0.000        ; 0.259      ; 0.830      ;
; 0.488  ; DFF_16bits:D2_PC|Dout[15]        ; Rs_forward_D1[15]                     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.610      ;
; 0.492  ; DFF_16bits:D4_Inst|Dout[2]       ; DFF_16bits:D3_Inst|Dout[2]            ; clk          ; clk         ; 0.000        ; 0.063      ; 0.639      ;
; 0.492  ; DFF_16bits:D3_PC|Dout[9]         ; DFF_16bits:D2_PC|Dout[9]              ; clk          ; clk         ; 0.000        ; 0.060      ; 0.636      ;
; 0.499  ; DFF_16bits:D1_wr_data|Dout[15]   ; RF8_16bits:RF0|DFF_16bits:R5|Dout[15] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.619      ;
; 0.503  ; DFF_16bits:D2_PC|Dout[4]         ; DFF_16bits:D1_wr_data|Dout[4]         ; clk          ; clk         ; 0.000        ; 0.248      ; 0.835      ;
; 0.507  ; DFF_16bits:D4_Inst|Dout[1]       ; OutR_D2                               ; clk          ; clk         ; 0.000        ; -0.137     ; 0.454      ;
; 0.509  ; DFF_16bits:D4_PC|Dout[0]         ; DFF_16bits:D3_PC|Dout[0]              ; clk          ; clk         ; 0.000        ; 0.038      ; 0.631      ;
; 0.511  ; ALU_op_D2                        ; C                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.630      ;
; 0.511  ; DFF_16bits:D4_Inst|Dout[0]       ; OutR_D2                               ; clk          ; clk         ; 0.000        ; -0.137     ; 0.458      ;
; 0.526  ; DFF_16bits:D4_Inst|Dout[1]       ; HLT_D2                                ; clk          ; clk         ; 0.000        ; -0.137     ; 0.473      ;
; 0.528  ; DFF_16bits:PC_DFF|Dout[13]       ; DFF_16bits:D4_PC|Dout[13]             ; clk          ; clk         ; 0.000        ; 0.033      ; 0.645      ;
; 0.529  ; DFF_16bits:D1_wr_data|Dout[7]    ; DFF_16bits:Dfor_wr_data|Dout[7]       ; clk          ; clk         ; 0.000        ; 0.232      ; 0.845      ;
; 0.530  ; DFF_16bits:D1_wr_data|Dout[15]   ; RF8_16bits:RF0|DFF_16bits:R2|Dout[15] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.649      ;
; 0.537  ; DFF_16bits:D1_wr_data|Dout[5]    ; DFF_16bits:Dfor_wr_data|Dout[5]       ; clk          ; clk         ; 0.000        ; 0.046      ; 0.667      ;
; 0.546  ; DFF_16bits:D1_wr_data|Dout[14]   ; DFF_16bits:D2_sum|Dout[14]            ; clk          ; clk         ; 0.000        ; 0.245      ; 0.875      ;
; 0.552  ; JAL_D1                           ; DFF_16bits:D1_wr_data|Dout[7]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.697      ;
; 0.560  ; DFF_16bits:Dfor_wr_data|Dout[14] ; Rs_forward_D1[14]                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.681      ;
; 0.561  ; DFF_16bits:D4_PC|Dout[5]         ; DFF_16bits:D3_PC|Dout[5]              ; clk          ; clk         ; 0.000        ; -0.151     ; 0.494      ;
; 0.563  ; RF_wr_en_D2                      ; RF_wr_en_D1                           ; clk          ; clk         ; 0.000        ; 0.231      ; 0.878      ;
; 0.565  ; ALU_op_D2                        ; DFF_16bits:D2_sum|Dout[13]            ; clk          ; clk         ; 0.000        ; 0.241      ; 0.890      ;
; 0.568  ; DFF_16bits:D2_PC|Dout[6]         ; Rs_forward_D1[6]                      ; clk          ; clk         ; 0.000        ; 0.046      ; 0.698      ;
; 0.570  ; DFF_16bits:D2_sum|Dout[8]        ; DFF_16bits:D1_wr_data|Dout[8]         ; clk          ; clk         ; 0.000        ; 0.231      ; 0.885      ;
; 0.576  ; DFF_16bits:PC_DFF|Dout[10]       ; DFF_16bits:D4_PC|Dout[10]             ; clk          ; clk         ; 0.000        ; 0.022      ; 0.682      ;
; 0.578  ; DFF_16bits:D4_PC|Dout[8]         ; DFF_16bits:D3_PC|Dout[8]              ; clk          ; clk         ; 0.000        ; 0.059      ; 0.721      ;
; 0.581  ; DFF_16bits:PC_DFF|Dout[8]        ; DFF_16bits:D4_PC|Dout[8]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.705      ;
; 0.587  ; RF_wr_from_D2                    ; RF_wr_from_D1                         ; clk          ; clk         ; 0.000        ; 0.052      ; 0.723      ;
+--------+----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                   ;
+--------+---------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -9.107 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_Inst|Dout[10] ; clk          ; clk         ; 1.000        ; -0.046     ; 10.048     ;
; -9.107 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_PC|Dout[7]    ; clk          ; clk         ; 1.000        ; -0.046     ; 10.048     ;
; -9.107 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_Inst|Dout[4]  ; clk          ; clk         ; 1.000        ; -0.046     ; 10.048     ;
; -9.107 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_Inst|Dout[2]  ; clk          ; clk         ; 1.000        ; -0.046     ; 10.048     ;
; -9.048 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_Inst|Dout[10] ; clk          ; clk         ; 1.000        ; -0.046     ; 9.989      ;
; -9.048 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_PC|Dout[7]    ; clk          ; clk         ; 1.000        ; -0.046     ; 9.989      ;
; -9.048 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_Inst|Dout[4]  ; clk          ; clk         ; 1.000        ; -0.046     ; 9.989      ;
; -9.048 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_Inst|Dout[2]  ; clk          ; clk         ; 1.000        ; -0.046     ; 9.989      ;
; -9.008 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_PC|Dout[9]    ; clk          ; clk         ; 1.000        ; 0.133      ; 10.128     ;
; -9.008 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_PC|Dout[10]   ; clk          ; clk         ; 1.000        ; 0.133      ; 10.128     ;
; -8.992 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_PC|Dout[1]    ; clk          ; clk         ; 1.000        ; 0.144      ; 10.123     ;
; -8.992 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_PC|Dout[0]    ; clk          ; clk         ; 1.000        ; 0.144      ; 10.123     ;
; -8.987 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_Inst|Dout[10] ; clk          ; clk         ; 1.000        ; -0.050     ; 9.924      ;
; -8.987 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_PC|Dout[7]    ; clk          ; clk         ; 1.000        ; -0.050     ; 9.924      ;
; -8.987 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_Inst|Dout[4]  ; clk          ; clk         ; 1.000        ; -0.050     ; 9.924      ;
; -8.987 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_Inst|Dout[2]  ; clk          ; clk         ; 1.000        ; -0.050     ; 9.924      ;
; -8.963 ; DFF_16bits:D2_sum|Dout[3] ; DFF_16bits:D4_Inst|Dout[10] ; clk          ; clk         ; 1.000        ; -0.057     ; 9.893      ;
; -8.963 ; DFF_16bits:D2_sum|Dout[3] ; DFF_16bits:D4_PC|Dout[7]    ; clk          ; clk         ; 1.000        ; -0.057     ; 9.893      ;
; -8.963 ; DFF_16bits:D2_sum|Dout[3] ; DFF_16bits:D4_Inst|Dout[4]  ; clk          ; clk         ; 1.000        ; -0.057     ; 9.893      ;
; -8.963 ; DFF_16bits:D2_sum|Dout[3] ; DFF_16bits:D4_Inst|Dout[2]  ; clk          ; clk         ; 1.000        ; -0.057     ; 9.893      ;
; -8.961 ; DFF_16bits:D2_sum|Dout[5] ; ext_we_D2                   ; clk          ; clk         ; 1.000        ; 0.155      ; 10.103     ;
; -8.961 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_PC|Dout[11]   ; clk          ; clk         ; 1.000        ; 0.155      ; 10.103     ;
; -8.961 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_PC|Dout[14]   ; clk          ; clk         ; 1.000        ; 0.155      ; 10.103     ;
; -8.960 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_Inst|Dout[9]  ; clk          ; clk         ; 1.000        ; 0.128      ; 10.075     ;
; -8.960 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_Inst|Dout[7]  ; clk          ; clk         ; 1.000        ; 0.128      ; 10.075     ;
; -8.960 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_Inst|Dout[8]  ; clk          ; clk         ; 1.000        ; 0.128      ; 10.075     ;
; -8.960 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_Inst|Dout[3]  ; clk          ; clk         ; 1.000        ; 0.128      ; 10.075     ;
; -8.960 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_Inst|Dout[12] ; clk          ; clk         ; 1.000        ; 0.128      ; 10.075     ;
; -8.960 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_Inst|Dout[11] ; clk          ; clk         ; 1.000        ; 0.128      ; 10.075     ;
; -8.960 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_Inst|Dout[14] ; clk          ; clk         ; 1.000        ; 0.128      ; 10.075     ;
; -8.960 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_Inst|Dout[13] ; clk          ; clk         ; 1.000        ; 0.128      ; 10.075     ;
; -8.960 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_Inst|Dout[15] ; clk          ; clk         ; 1.000        ; 0.128      ; 10.075     ;
; -8.959 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_PC|Dout[12]   ; clk          ; clk         ; 1.000        ; 0.156      ; 10.102     ;
; -8.959 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_PC|Dout[15]   ; clk          ; clk         ; 1.000        ; 0.156      ; 10.102     ;
; -8.954 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_Inst|Dout[6]  ; clk          ; clk         ; 1.000        ; 0.129      ; 10.070     ;
; -8.954 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_Inst|Dout[1]  ; clk          ; clk         ; 1.000        ; 0.129      ; 10.070     ;
; -8.954 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_Inst|Dout[0]  ; clk          ; clk         ; 1.000        ; 0.129      ; 10.070     ;
; -8.954 ; DFF_16bits:D2_sum|Dout[5] ; DFF_16bits:D4_Inst|Dout[5]  ; clk          ; clk         ; 1.000        ; 0.129      ; 10.070     ;
; -8.949 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_PC|Dout[9]    ; clk          ; clk         ; 1.000        ; 0.133      ; 10.069     ;
; -8.949 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_PC|Dout[10]   ; clk          ; clk         ; 1.000        ; 0.133      ; 10.069     ;
; -8.933 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_PC|Dout[1]    ; clk          ; clk         ; 1.000        ; 0.144      ; 10.064     ;
; -8.933 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_PC|Dout[0]    ; clk          ; clk         ; 1.000        ; 0.144      ; 10.064     ;
; -8.902 ; DFF_16bits:D2_sum|Dout[4] ; ext_we_D2                   ; clk          ; clk         ; 1.000        ; 0.155      ; 10.044     ;
; -8.902 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_PC|Dout[11]   ; clk          ; clk         ; 1.000        ; 0.155      ; 10.044     ;
; -8.902 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_PC|Dout[14]   ; clk          ; clk         ; 1.000        ; 0.155      ; 10.044     ;
; -8.901 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_Inst|Dout[9]  ; clk          ; clk         ; 1.000        ; 0.128      ; 10.016     ;
; -8.901 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_Inst|Dout[7]  ; clk          ; clk         ; 1.000        ; 0.128      ; 10.016     ;
; -8.901 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_Inst|Dout[8]  ; clk          ; clk         ; 1.000        ; 0.128      ; 10.016     ;
; -8.901 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_Inst|Dout[3]  ; clk          ; clk         ; 1.000        ; 0.128      ; 10.016     ;
; -8.901 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_Inst|Dout[12] ; clk          ; clk         ; 1.000        ; 0.128      ; 10.016     ;
; -8.901 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_Inst|Dout[11] ; clk          ; clk         ; 1.000        ; 0.128      ; 10.016     ;
; -8.901 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_Inst|Dout[14] ; clk          ; clk         ; 1.000        ; 0.128      ; 10.016     ;
; -8.901 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_Inst|Dout[13] ; clk          ; clk         ; 1.000        ; 0.128      ; 10.016     ;
; -8.901 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_Inst|Dout[15] ; clk          ; clk         ; 1.000        ; 0.128      ; 10.016     ;
; -8.900 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_PC|Dout[12]   ; clk          ; clk         ; 1.000        ; 0.156      ; 10.043     ;
; -8.900 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_PC|Dout[15]   ; clk          ; clk         ; 1.000        ; 0.156      ; 10.043     ;
; -8.895 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_Inst|Dout[6]  ; clk          ; clk         ; 1.000        ; 0.129      ; 10.011     ;
; -8.895 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_Inst|Dout[1]  ; clk          ; clk         ; 1.000        ; 0.129      ; 10.011     ;
; -8.895 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_Inst|Dout[0]  ; clk          ; clk         ; 1.000        ; 0.129      ; 10.011     ;
; -8.895 ; DFF_16bits:D2_sum|Dout[4] ; DFF_16bits:D4_Inst|Dout[5]  ; clk          ; clk         ; 1.000        ; 0.129      ; 10.011     ;
; -8.888 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_PC|Dout[9]    ; clk          ; clk         ; 1.000        ; 0.129      ; 10.004     ;
; -8.888 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_PC|Dout[10]   ; clk          ; clk         ; 1.000        ; 0.129      ; 10.004     ;
; -8.885 ; DFF_16bits:D2_sum|Dout[2] ; DFF_16bits:D4_Inst|Dout[10] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.816      ;
; -8.885 ; DFF_16bits:D2_sum|Dout[2] ; DFF_16bits:D4_PC|Dout[7]    ; clk          ; clk         ; 1.000        ; -0.056     ; 9.816      ;
; -8.885 ; DFF_16bits:D2_sum|Dout[2] ; DFF_16bits:D4_Inst|Dout[4]  ; clk          ; clk         ; 1.000        ; -0.056     ; 9.816      ;
; -8.885 ; DFF_16bits:D2_sum|Dout[2] ; DFF_16bits:D4_Inst|Dout[2]  ; clk          ; clk         ; 1.000        ; -0.056     ; 9.816      ;
; -8.872 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_PC|Dout[1]    ; clk          ; clk         ; 1.000        ; 0.140      ; 9.999      ;
; -8.872 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_PC|Dout[0]    ; clk          ; clk         ; 1.000        ; 0.140      ; 9.999      ;
; -8.864 ; DFF_16bits:D2_sum|Dout[3] ; DFF_16bits:D4_PC|Dout[9]    ; clk          ; clk         ; 1.000        ; 0.122      ; 9.973      ;
; -8.864 ; DFF_16bits:D2_sum|Dout[3] ; DFF_16bits:D4_PC|Dout[10]   ; clk          ; clk         ; 1.000        ; 0.122      ; 9.973      ;
; -8.848 ; DFF_16bits:D2_sum|Dout[3] ; DFF_16bits:D4_PC|Dout[1]    ; clk          ; clk         ; 1.000        ; 0.133      ; 9.968      ;
; -8.848 ; DFF_16bits:D2_sum|Dout[3] ; DFF_16bits:D4_PC|Dout[0]    ; clk          ; clk         ; 1.000        ; 0.133      ; 9.968      ;
; -8.841 ; DFF_16bits:D2_sum|Dout[0] ; ext_we_D2                   ; clk          ; clk         ; 1.000        ; 0.151      ; 9.979      ;
; -8.841 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_PC|Dout[11]   ; clk          ; clk         ; 1.000        ; 0.151      ; 9.979      ;
; -8.841 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_PC|Dout[14]   ; clk          ; clk         ; 1.000        ; 0.151      ; 9.979      ;
; -8.840 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_Inst|Dout[9]  ; clk          ; clk         ; 1.000        ; 0.124      ; 9.951      ;
; -8.840 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_Inst|Dout[7]  ; clk          ; clk         ; 1.000        ; 0.124      ; 9.951      ;
; -8.840 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_Inst|Dout[8]  ; clk          ; clk         ; 1.000        ; 0.124      ; 9.951      ;
; -8.840 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_Inst|Dout[3]  ; clk          ; clk         ; 1.000        ; 0.124      ; 9.951      ;
; -8.840 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_Inst|Dout[12] ; clk          ; clk         ; 1.000        ; 0.124      ; 9.951      ;
; -8.840 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_Inst|Dout[11] ; clk          ; clk         ; 1.000        ; 0.124      ; 9.951      ;
; -8.840 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_Inst|Dout[14] ; clk          ; clk         ; 1.000        ; 0.124      ; 9.951      ;
; -8.840 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_Inst|Dout[13] ; clk          ; clk         ; 1.000        ; 0.124      ; 9.951      ;
; -8.840 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_Inst|Dout[15] ; clk          ; clk         ; 1.000        ; 0.124      ; 9.951      ;
; -8.839 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_PC|Dout[12]   ; clk          ; clk         ; 1.000        ; 0.152      ; 9.978      ;
; -8.839 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_PC|Dout[15]   ; clk          ; clk         ; 1.000        ; 0.152      ; 9.978      ;
; -8.838 ; DFF_16bits:D2_sum|Dout[1] ; DFF_16bits:D4_Inst|Dout[10] ; clk          ; clk         ; 1.000        ; -0.050     ; 9.775      ;
; -8.838 ; DFF_16bits:D2_sum|Dout[1] ; DFF_16bits:D4_PC|Dout[7]    ; clk          ; clk         ; 1.000        ; -0.050     ; 9.775      ;
; -8.838 ; DFF_16bits:D2_sum|Dout[1] ; DFF_16bits:D4_Inst|Dout[4]  ; clk          ; clk         ; 1.000        ; -0.050     ; 9.775      ;
; -8.838 ; DFF_16bits:D2_sum|Dout[1] ; DFF_16bits:D4_Inst|Dout[2]  ; clk          ; clk         ; 1.000        ; -0.050     ; 9.775      ;
; -8.834 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_Inst|Dout[6]  ; clk          ; clk         ; 1.000        ; 0.125      ; 9.946      ;
; -8.834 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_Inst|Dout[1]  ; clk          ; clk         ; 1.000        ; 0.125      ; 9.946      ;
; -8.834 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_Inst|Dout[0]  ; clk          ; clk         ; 1.000        ; 0.125      ; 9.946      ;
; -8.834 ; DFF_16bits:D2_sum|Dout[0] ; DFF_16bits:D4_Inst|Dout[5]  ; clk          ; clk         ; 1.000        ; 0.125      ; 9.946      ;
; -8.817 ; DFF_16bits:D2_sum|Dout[3] ; ext_we_D2                   ; clk          ; clk         ; 1.000        ; 0.144      ; 9.948      ;
; -8.817 ; DFF_16bits:D2_sum|Dout[3] ; DFF_16bits:D4_PC|Dout[11]   ; clk          ; clk         ; 1.000        ; 0.144      ; 9.948      ;
; -8.817 ; DFF_16bits:D2_sum|Dout[3] ; DFF_16bits:D4_PC|Dout[14]   ; clk          ; clk         ; 1.000        ; 0.144      ; 9.948      ;
; -8.816 ; DFF_16bits:D2_sum|Dout[3] ; DFF_16bits:D4_Inst|Dout[9]  ; clk          ; clk         ; 1.000        ; 0.117      ; 9.920      ;
; -8.816 ; DFF_16bits:D2_sum|Dout[3] ; DFF_16bits:D4_Inst|Dout[7]  ; clk          ; clk         ; 1.000        ; 0.117      ; 9.920      ;
; -8.816 ; DFF_16bits:D2_sum|Dout[3] ; DFF_16bits:D4_Inst|Dout[8]  ; clk          ; clk         ; 1.000        ; 0.117      ; 9.920      ;
+--------+---------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                     ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 1.062 ; ALU_PSW_D2                  ; DFF_16bits:D4_PC|Dout[4]    ; clk          ; clk         ; 0.000        ; 0.228      ; 1.374      ;
; 1.062 ; ALU_PSW_D2                  ; work                        ; clk          ; clk         ; 0.000        ; 0.228      ; 1.374      ;
; 1.111 ; ALU_PSW_D2                  ; DFF_16bits:D4_PC|Dout[8]    ; clk          ; clk         ; 0.000        ; 0.241      ; 1.436      ;
; 1.120 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_PC|Dout[4]    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.259      ;
; 1.120 ; DFF_16bits:D4_Inst|Dout[8]  ; work                        ; clk          ; clk         ; 0.000        ; 0.055      ; 1.259      ;
; 1.123 ; ALU_PSW_D2                  ; DFF_16bits:D4_PC|Dout[5]    ; clk          ; clk         ; 0.000        ; 0.234      ; 1.441      ;
; 1.123 ; ALU_PSW_D2                  ; DFF_16bits:D4_PC|Dout[6]    ; clk          ; clk         ; 0.000        ; 0.234      ; 1.441      ;
; 1.123 ; ALU_PSW_D2                  ; DFF_16bits:D4_PC|Dout[3]    ; clk          ; clk         ; 0.000        ; 0.234      ; 1.441      ;
; 1.123 ; ALU_PSW_D2                  ; DFF_16bits:D4_PC|Dout[2]    ; clk          ; clk         ; 0.000        ; 0.234      ; 1.441      ;
; 1.123 ; ALU_PSW_D2                  ; DFF_16bits:D4_PC|Dout[13]   ; clk          ; clk         ; 0.000        ; 0.234      ; 1.441      ;
; 1.145 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_PC|Dout[4]    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.284      ;
; 1.145 ; DFF_16bits:D4_Inst|Dout[15] ; work                        ; clk          ; clk         ; 0.000        ; 0.055      ; 1.284      ;
; 1.167 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_PC|Dout[8]    ; clk          ; clk         ; 0.000        ; 0.068      ; 1.319      ;
; 1.181 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_PC|Dout[5]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.326      ;
; 1.181 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_PC|Dout[6]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.326      ;
; 1.181 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_PC|Dout[3]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.326      ;
; 1.181 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_PC|Dout[2]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.326      ;
; 1.181 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_PC|Dout[13]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.326      ;
; 1.192 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_PC|Dout[8]    ; clk          ; clk         ; 0.000        ; 0.068      ; 1.344      ;
; 1.206 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_PC|Dout[5]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.351      ;
; 1.206 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_PC|Dout[6]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.351      ;
; 1.206 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_PC|Dout[3]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.351      ;
; 1.206 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_PC|Dout[2]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.351      ;
; 1.206 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_PC|Dout[13]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.351      ;
; 1.243 ; ALU_PSW_D2                  ; DFF_16bits:D4_Inst|Dout[6]  ; clk          ; clk         ; 0.000        ; 0.219      ; 1.546      ;
; 1.243 ; ALU_PSW_D2                  ; DFF_16bits:D4_Inst|Dout[1]  ; clk          ; clk         ; 0.000        ; 0.219      ; 1.546      ;
; 1.243 ; ALU_PSW_D2                  ; DFF_16bits:D4_Inst|Dout[0]  ; clk          ; clk         ; 0.000        ; 0.219      ; 1.546      ;
; 1.243 ; ALU_PSW_D2                  ; DFF_16bits:D4_Inst|Dout[5]  ; clk          ; clk         ; 0.000        ; 0.219      ; 1.546      ;
; 1.248 ; ALU_PSW_D2                  ; DFF_16bits:D4_Inst|Dout[9]  ; clk          ; clk         ; 0.000        ; 0.217      ; 1.549      ;
; 1.248 ; ALU_PSW_D2                  ; DFF_16bits:D4_Inst|Dout[7]  ; clk          ; clk         ; 0.000        ; 0.217      ; 1.549      ;
; 1.248 ; ALU_PSW_D2                  ; DFF_16bits:D4_Inst|Dout[8]  ; clk          ; clk         ; 0.000        ; 0.217      ; 1.549      ;
; 1.248 ; ALU_PSW_D2                  ; DFF_16bits:D4_Inst|Dout[3]  ; clk          ; clk         ; 0.000        ; 0.217      ; 1.549      ;
; 1.248 ; ALU_PSW_D2                  ; DFF_16bits:D4_Inst|Dout[12] ; clk          ; clk         ; 0.000        ; 0.217      ; 1.549      ;
; 1.248 ; ALU_PSW_D2                  ; DFF_16bits:D4_Inst|Dout[11] ; clk          ; clk         ; 0.000        ; 0.217      ; 1.549      ;
; 1.248 ; ALU_PSW_D2                  ; DFF_16bits:D4_Inst|Dout[14] ; clk          ; clk         ; 0.000        ; 0.217      ; 1.549      ;
; 1.248 ; ALU_PSW_D2                  ; DFF_16bits:D4_Inst|Dout[13] ; clk          ; clk         ; 0.000        ; 0.217      ; 1.549      ;
; 1.248 ; ALU_PSW_D2                  ; DFF_16bits:D4_Inst|Dout[15] ; clk          ; clk         ; 0.000        ; 0.217      ; 1.549      ;
; 1.249 ; ALU_PSW_D2                  ; DFF_16bits:D4_PC|Dout[12]   ; clk          ; clk         ; 0.000        ; 0.246      ; 1.579      ;
; 1.249 ; ALU_PSW_D2                  ; DFF_16bits:D4_PC|Dout[15]   ; clk          ; clk         ; 0.000        ; 0.246      ; 1.579      ;
; 1.254 ; ALU_PSW_D2                  ; ext_we_D2                   ; clk          ; clk         ; 0.000        ; 0.246      ; 1.584      ;
; 1.254 ; ALU_PSW_D2                  ; DFF_16bits:D4_PC|Dout[11]   ; clk          ; clk         ; 0.000        ; 0.246      ; 1.584      ;
; 1.254 ; ALU_PSW_D2                  ; DFF_16bits:D4_PC|Dout[14]   ; clk          ; clk         ; 0.000        ; 0.246      ; 1.584      ;
; 1.273 ; ALU_PSW_D2                  ; DFF_16bits:D4_PC|Dout[1]    ; clk          ; clk         ; 0.000        ; 0.234      ; 1.591      ;
; 1.273 ; ALU_PSW_D2                  ; DFF_16bits:D4_PC|Dout[0]    ; clk          ; clk         ; 0.000        ; 0.234      ; 1.591      ;
; 1.274 ; DFF_16bits:D4_Inst|Dout[13] ; DFF_16bits:D4_PC|Dout[4]    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.413      ;
; 1.274 ; DFF_16bits:D4_Inst|Dout[13] ; work                        ; clk          ; clk         ; 0.000        ; 0.055      ; 1.413      ;
; 1.275 ; DFF_16bits:D4_Inst|Dout[14] ; DFF_16bits:D4_PC|Dout[4]    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.414      ;
; 1.275 ; DFF_16bits:D4_Inst|Dout[14] ; work                        ; clk          ; clk         ; 0.000        ; 0.055      ; 1.414      ;
; 1.281 ; ALU_PSW_D2                  ; DFF_16bits:D4_PC|Dout[9]    ; clk          ; clk         ; 0.000        ; 0.223      ; 1.588      ;
; 1.281 ; ALU_PSW_D2                  ; DFF_16bits:D4_PC|Dout[10]   ; clk          ; clk         ; 0.000        ; 0.223      ; 1.588      ;
; 1.283 ; DFF_16bits:D3_Inst|Dout[7]  ; RF_wr_en_D2                 ; clk          ; clk         ; 0.000        ; 0.050      ; 1.417      ;
; 1.283 ; DFF_16bits:D3_Inst|Dout[7]  ; Memory_wr_en_D2             ; clk          ; clk         ; 0.000        ; 0.050      ; 1.417      ;
; 1.283 ; DFF_16bits:D3_Inst|Dout[7]  ; RF_wr_from_D2               ; clk          ; clk         ; 0.000        ; 0.050      ; 1.417      ;
; 1.283 ; DFF_16bits:D3_Inst|Dout[7]  ; DFF_16bits:D3_PC|Dout[7]    ; clk          ; clk         ; 0.000        ; 0.050      ; 1.417      ;
; 1.302 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_Inst|Dout[6]  ; clk          ; clk         ; 0.000        ; 0.046      ; 1.432      ;
; 1.302 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_Inst|Dout[1]  ; clk          ; clk         ; 0.000        ; 0.046      ; 1.432      ;
; 1.302 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_Inst|Dout[0]  ; clk          ; clk         ; 0.000        ; 0.046      ; 1.432      ;
; 1.302 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_Inst|Dout[5]  ; clk          ; clk         ; 0.000        ; 0.046      ; 1.432      ;
; 1.307 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_Inst|Dout[9]  ; clk          ; clk         ; 0.000        ; 0.044      ; 1.435      ;
; 1.307 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_Inst|Dout[7]  ; clk          ; clk         ; 0.000        ; 0.044      ; 1.435      ;
; 1.307 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_Inst|Dout[8]  ; clk          ; clk         ; 0.000        ; 0.044      ; 1.435      ;
; 1.307 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_Inst|Dout[3]  ; clk          ; clk         ; 0.000        ; 0.044      ; 1.435      ;
; 1.307 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_Inst|Dout[12] ; clk          ; clk         ; 0.000        ; 0.044      ; 1.435      ;
; 1.307 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_Inst|Dout[11] ; clk          ; clk         ; 0.000        ; 0.044      ; 1.435      ;
; 1.307 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_Inst|Dout[14] ; clk          ; clk         ; 0.000        ; 0.044      ; 1.435      ;
; 1.307 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_Inst|Dout[13] ; clk          ; clk         ; 0.000        ; 0.044      ; 1.435      ;
; 1.307 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_Inst|Dout[15] ; clk          ; clk         ; 0.000        ; 0.044      ; 1.435      ;
; 1.308 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_PC|Dout[12]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.465      ;
; 1.308 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_PC|Dout[15]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.465      ;
; 1.313 ; DFF_16bits:D4_Inst|Dout[8]  ; ext_we_D2                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.470      ;
; 1.313 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_PC|Dout[11]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.470      ;
; 1.313 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_PC|Dout[14]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.470      ;
; 1.323 ; DFF_16bits:D4_Inst|Dout[13] ; DFF_16bits:D4_PC|Dout[8]    ; clk          ; clk         ; 0.000        ; 0.068      ; 1.475      ;
; 1.324 ; DFF_16bits:D4_Inst|Dout[14] ; DFF_16bits:D4_PC|Dout[8]    ; clk          ; clk         ; 0.000        ; 0.068      ; 1.476      ;
; 1.332 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_PC|Dout[1]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.477      ;
; 1.332 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_PC|Dout[0]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.477      ;
; 1.335 ; DFF_16bits:D4_Inst|Dout[13] ; DFF_16bits:D4_PC|Dout[5]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.480      ;
; 1.335 ; DFF_16bits:D4_Inst|Dout[13] ; DFF_16bits:D4_PC|Dout[6]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.480      ;
; 1.335 ; DFF_16bits:D4_Inst|Dout[13] ; DFF_16bits:D4_PC|Dout[3]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.480      ;
; 1.335 ; DFF_16bits:D4_Inst|Dout[13] ; DFF_16bits:D4_PC|Dout[2]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.480      ;
; 1.335 ; DFF_16bits:D4_Inst|Dout[13] ; DFF_16bits:D4_PC|Dout[13]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.480      ;
; 1.336 ; DFF_16bits:D4_Inst|Dout[14] ; DFF_16bits:D4_PC|Dout[5]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.481      ;
; 1.336 ; DFF_16bits:D4_Inst|Dout[14] ; DFF_16bits:D4_PC|Dout[6]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.481      ;
; 1.336 ; DFF_16bits:D4_Inst|Dout[14] ; DFF_16bits:D4_PC|Dout[3]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.481      ;
; 1.336 ; DFF_16bits:D4_Inst|Dout[14] ; DFF_16bits:D4_PC|Dout[2]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.481      ;
; 1.336 ; DFF_16bits:D4_Inst|Dout[14] ; DFF_16bits:D4_PC|Dout[13]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.481      ;
; 1.340 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_PC|Dout[9]    ; clk          ; clk         ; 0.000        ; 0.050      ; 1.474      ;
; 1.340 ; DFF_16bits:D4_Inst|Dout[8]  ; DFF_16bits:D4_PC|Dout[10]   ; clk          ; clk         ; 0.000        ; 0.050      ; 1.474      ;
; 1.343 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_Inst|Dout[6]  ; clk          ; clk         ; 0.000        ; 0.046      ; 1.473      ;
; 1.343 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_Inst|Dout[1]  ; clk          ; clk         ; 0.000        ; 0.046      ; 1.473      ;
; 1.343 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_Inst|Dout[0]  ; clk          ; clk         ; 0.000        ; 0.046      ; 1.473      ;
; 1.343 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_Inst|Dout[5]  ; clk          ; clk         ; 0.000        ; 0.046      ; 1.473      ;
; 1.346 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_PC|Dout[12]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.503      ;
; 1.346 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_PC|Dout[15]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.503      ;
; 1.348 ; DFF_16bits:D4_Inst|Dout[15] ; ext_we_D2                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.505      ;
; 1.348 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_PC|Dout[11]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.505      ;
; 1.348 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_PC|Dout[14]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.505      ;
; 1.349 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_Inst|Dout[9]  ; clk          ; clk         ; 0.000        ; 0.044      ; 1.477      ;
; 1.349 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_Inst|Dout[7]  ; clk          ; clk         ; 0.000        ; 0.044      ; 1.477      ;
; 1.349 ; DFF_16bits:D4_Inst|Dout[15] ; DFF_16bits:D4_Inst|Dout[8]  ; clk          ; clk         ; 0.000        ; 0.044      ; 1.477      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                           ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU_B_D2                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU_PSW_D2                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU_op_D2                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU_target_D2[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU_target_D2[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; C                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_Inst|Dout[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_Inst|Dout[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_Inst|Dout[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_wr_data|Dout[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_wr_data|Dout[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_wr_data|Dout[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_wr_data|Dout[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_wr_data|Dout[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_wr_data|Dout[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_wr_data|Dout[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_wr_data|Dout[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_wr_data|Dout[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_wr_data|Dout[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_wr_data|Dout[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_wr_data|Dout[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_wr_data|Dout[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_wr_data|Dout[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_wr_data|Dout[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D1_wr_data|Dout[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_Inst|Dout[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_Inst|Dout[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_Inst|Dout[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_PC|Dout[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_PC|Dout[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_PC|Dout[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_PC|Dout[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_PC|Dout[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_PC|Dout[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_PC|Dout[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_PC|Dout[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_PC|Dout[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_PC|Dout[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_PC|Dout[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_PC|Dout[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_PC|Dout[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_PC|Dout[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_PC|Dout[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_PC|Dout[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_sum|Dout[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_sum|Dout[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_sum|Dout[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_sum|Dout[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_sum|Dout[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_sum|Dout[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_sum|Dout[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_sum|Dout[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_sum|Dout[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_sum|Dout[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_sum|Dout[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_sum|Dout[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_sum|Dout[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_sum|Dout[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_sum|Dout[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D2_sum|Dout[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_Imm|Dout[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_Imm|Dout[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_Imm|Dout[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_Imm|Dout[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_Imm|Dout[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_Inst|Dout[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_Inst|Dout[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_Inst|Dout[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_Inst|Dout[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_Inst|Dout[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_Inst|Dout[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_Inst|Dout[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_Inst|Dout[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_Inst|Dout[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_PC|Dout[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_PC|Dout[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_PC|Dout[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_PC|Dout[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_PC|Dout[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_PC|Dout[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_PC|Dout[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_PC|Dout[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_PC|Dout[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_PC|Dout[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_PC|Dout[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_PC|Dout[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_PC|Dout[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_PC|Dout[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_PC|Dout[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D3_PC|Dout[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D4_Inst|Dout[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D4_Inst|Dout[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D4_Inst|Dout[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D4_Inst|Dout[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D4_Inst|Dout[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D4_Inst|Dout[14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D4_Inst|Dout[15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D4_Inst|Dout[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; DFF_16bits:D4_Inst|Dout[2]     ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; ext_addr[*]   ; clk        ; 10.950 ; 11.774 ; Rise       ; clk             ;
;  ext_addr[0]  ; clk        ; 10.458 ; 11.227 ; Rise       ; clk             ;
;  ext_addr[1]  ; clk        ; 10.324 ; 11.063 ; Rise       ; clk             ;
;  ext_addr[2]  ; clk        ; 10.506 ; 11.293 ; Rise       ; clk             ;
;  ext_addr[3]  ; clk        ; 10.501 ; 11.288 ; Rise       ; clk             ;
;  ext_addr[4]  ; clk        ; 10.535 ; 11.264 ; Rise       ; clk             ;
;  ext_addr[5]  ; clk        ; 10.950 ; 11.774 ; Rise       ; clk             ;
;  ext_addr[6]  ; clk        ; 9.038  ; 9.867  ; Rise       ; clk             ;
;  ext_addr[7]  ; clk        ; 9.306  ; 10.092 ; Rise       ; clk             ;
; ext_data[*]   ; clk        ; 2.621  ; 3.601  ; Rise       ; clk             ;
;  ext_data[0]  ; clk        ; 2.422  ; 3.376  ; Rise       ; clk             ;
;  ext_data[1]  ; clk        ; 1.644  ; 2.495  ; Rise       ; clk             ;
;  ext_data[2]  ; clk        ; 2.621  ; 3.601  ; Rise       ; clk             ;
;  ext_data[3]  ; clk        ; 2.507  ; 3.493  ; Rise       ; clk             ;
;  ext_data[4]  ; clk        ; 1.679  ; 2.527  ; Rise       ; clk             ;
;  ext_data[5]  ; clk        ; 1.747  ; 2.604  ; Rise       ; clk             ;
;  ext_data[6]  ; clk        ; 1.331  ; 1.691  ; Rise       ; clk             ;
;  ext_data[7]  ; clk        ; 0.559  ; 0.716  ; Rise       ; clk             ;
;  ext_data[8]  ; clk        ; 1.831  ; 2.726  ; Rise       ; clk             ;
;  ext_data[9]  ; clk        ; 1.796  ; 2.702  ; Rise       ; clk             ;
;  ext_data[10] ; clk        ; 1.759  ; 2.638  ; Rise       ; clk             ;
;  ext_data[11] ; clk        ; 1.765  ; 2.674  ; Rise       ; clk             ;
;  ext_data[12] ; clk        ; 1.849  ; 2.703  ; Rise       ; clk             ;
;  ext_data[13] ; clk        ; 1.849  ; 2.749  ; Rise       ; clk             ;
;  ext_data[14] ; clk        ; 2.182  ; 3.147  ; Rise       ; clk             ;
;  ext_data[15] ; clk        ; 1.923  ; 2.835  ; Rise       ; clk             ;
; ext_data_we   ; clk        ; 11.384 ; 12.157 ; Rise       ; clk             ;
; ext_inst_we   ; clk        ; 10.749 ; 11.467 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; ext_addr[*]   ; clk        ; -0.232 ; -0.956 ; Rise       ; clk             ;
;  ext_addr[0]  ; clk        ; -0.685 ; -1.329 ; Rise       ; clk             ;
;  ext_addr[1]  ; clk        ; -0.742 ; -1.492 ; Rise       ; clk             ;
;  ext_addr[2]  ; clk        ; -1.008 ; -1.686 ; Rise       ; clk             ;
;  ext_addr[3]  ; clk        ; -1.252 ; -1.921 ; Rise       ; clk             ;
;  ext_addr[4]  ; clk        ; -0.775 ; -1.452 ; Rise       ; clk             ;
;  ext_addr[5]  ; clk        ; -0.574 ; -1.237 ; Rise       ; clk             ;
;  ext_addr[6]  ; clk        ; -0.232 ; -0.956 ; Rise       ; clk             ;
;  ext_addr[7]  ; clk        ; -0.618 ; -1.258 ; Rise       ; clk             ;
; ext_data[*]   ; clk        ; 1.237  ; 0.972  ; Rise       ; clk             ;
;  ext_data[0]  ; clk        ; 0.577  ; 0.025  ; Rise       ; clk             ;
;  ext_data[1]  ; clk        ; 0.502  ; -0.037 ; Rise       ; clk             ;
;  ext_data[2]  ; clk        ; 0.363  ; -0.198 ; Rise       ; clk             ;
;  ext_data[3]  ; clk        ; 0.378  ; -0.184 ; Rise       ; clk             ;
;  ext_data[4]  ; clk        ; 0.530  ; -0.008 ; Rise       ; clk             ;
;  ext_data[5]  ; clk        ; 0.582  ; 0.033  ; Rise       ; clk             ;
;  ext_data[6]  ; clk        ; 1.154  ; 0.927  ; Rise       ; clk             ;
;  ext_data[7]  ; clk        ; 1.237  ; 0.972  ; Rise       ; clk             ;
;  ext_data[8]  ; clk        ; 0.551  ; 0.004  ; Rise       ; clk             ;
;  ext_data[9]  ; clk        ; 0.524  ; -0.033 ; Rise       ; clk             ;
;  ext_data[10] ; clk        ; 0.527  ; -0.023 ; Rise       ; clk             ;
;  ext_data[11] ; clk        ; 0.561  ; 0.011  ; Rise       ; clk             ;
;  ext_data[12] ; clk        ; 0.530  ; -0.007 ; Rise       ; clk             ;
;  ext_data[13] ; clk        ; 0.506  ; -0.044 ; Rise       ; clk             ;
;  ext_data[14] ; clk        ; 0.365  ; -0.220 ; Rise       ; clk             ;
;  ext_data[15] ; clk        ; 0.532  ; -0.020 ; Rise       ; clk             ;
; ext_data_we   ; clk        ; 0.183  ; -0.465 ; Rise       ; clk             ;
; ext_inst_we   ; clk        ; 0.182  ; -0.484 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; OutR[*]   ; clk        ; 5.538 ; 5.869 ; Rise       ; clk             ;
;  OutR[0]  ; clk        ; 4.376 ; 4.499 ; Rise       ; clk             ;
;  OutR[1]  ; clk        ; 4.379 ; 4.484 ; Rise       ; clk             ;
;  OutR[2]  ; clk        ; 4.099 ; 4.221 ; Rise       ; clk             ;
;  OutR[3]  ; clk        ; 4.341 ; 4.505 ; Rise       ; clk             ;
;  OutR[4]  ; clk        ; 4.457 ; 4.573 ; Rise       ; clk             ;
;  OutR[5]  ; clk        ; 4.285 ; 4.422 ; Rise       ; clk             ;
;  OutR[6]  ; clk        ; 4.289 ; 4.390 ; Rise       ; clk             ;
;  OutR[7]  ; clk        ; 4.304 ; 4.412 ; Rise       ; clk             ;
;  OutR[8]  ; clk        ; 4.579 ; 4.726 ; Rise       ; clk             ;
;  OutR[9]  ; clk        ; 4.378 ; 4.489 ; Rise       ; clk             ;
;  OutR[10] ; clk        ; 4.348 ; 4.457 ; Rise       ; clk             ;
;  OutR[11] ; clk        ; 4.457 ; 4.552 ; Rise       ; clk             ;
;  OutR[12] ; clk        ; 5.337 ; 5.601 ; Rise       ; clk             ;
;  OutR[13] ; clk        ; 4.125 ; 4.248 ; Rise       ; clk             ;
;  OutR[14] ; clk        ; 5.538 ; 5.869 ; Rise       ; clk             ;
;  OutR[15] ; clk        ; 5.209 ; 5.462 ; Rise       ; clk             ;
; done      ; clk        ; 3.018 ; 3.045 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; OutR[*]   ; clk        ; 3.891 ; 3.964 ; Rise       ; clk             ;
;  OutR[0]  ; clk        ; 4.169 ; 4.242 ; Rise       ; clk             ;
;  OutR[1]  ; clk        ; 4.159 ; 4.215 ; Rise       ; clk             ;
;  OutR[2]  ; clk        ; 3.891 ; 3.964 ; Rise       ; clk             ;
;  OutR[3]  ; clk        ; 4.129 ; 4.243 ; Rise       ; clk             ;
;  OutR[4]  ; clk        ; 4.237 ; 4.303 ; Rise       ; clk             ;
;  OutR[5]  ; clk        ; 4.064 ; 4.150 ; Rise       ; clk             ;
;  OutR[6]  ; clk        ; 4.089 ; 4.140 ; Rise       ; clk             ;
;  OutR[7]  ; clk        ; 4.098 ; 4.157 ; Rise       ; clk             ;
;  OutR[8]  ; clk        ; 4.352 ; 4.447 ; Rise       ; clk             ;
;  OutR[9]  ; clk        ; 4.161 ; 4.221 ; Rise       ; clk             ;
;  OutR[10] ; clk        ; 4.137 ; 4.196 ; Rise       ; clk             ;
;  OutR[11] ; clk        ; 4.238 ; 4.283 ; Rise       ; clk             ;
;  OutR[12] ; clk        ; 4.252 ; 4.359 ; Rise       ; clk             ;
;  OutR[13] ; clk        ; 3.914 ; 3.987 ; Rise       ; clk             ;
;  OutR[14] ; clk        ; 4.443 ; 4.615 ; Rise       ; clk             ;
;  OutR[15] ; clk        ; 4.127 ; 4.224 ; Rise       ; clk             ;
; done      ; clk        ; 2.920 ; 2.946 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+------------+--------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+--------+----------+---------+---------------------+
; Worst-case Slack ; -18.273    ; -0.077 ; -16.720  ; 1.062   ; -3.000              ;
;  clk             ; -18.273    ; -0.077 ; -16.720  ; 1.062   ; -3.000              ;
; Design-wide TNS  ; -66673.321 ; -0.109 ; -766.193 ; 0.0     ; -8026.681           ;
;  clk             ; -66673.321 ; -0.109 ; -766.193 ; 0.000   ; -8026.681           ;
+------------------+------------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; ext_addr[*]   ; clk        ; 19.429 ; 20.014 ; Rise       ; clk             ;
;  ext_addr[0]  ; clk        ; 18.642 ; 19.197 ; Rise       ; clk             ;
;  ext_addr[1]  ; clk        ; 18.197 ; 18.816 ; Rise       ; clk             ;
;  ext_addr[2]  ; clk        ; 18.634 ; 19.280 ; Rise       ; clk             ;
;  ext_addr[3]  ; clk        ; 18.666 ; 19.258 ; Rise       ; clk             ;
;  ext_addr[4]  ; clk        ; 18.783 ; 19.271 ; Rise       ; clk             ;
;  ext_addr[5]  ; clk        ; 19.429 ; 20.014 ; Rise       ; clk             ;
;  ext_addr[6]  ; clk        ; 16.145 ; 16.777 ; Rise       ; clk             ;
;  ext_addr[7]  ; clk        ; 16.625 ; 17.199 ; Rise       ; clk             ;
; ext_data[*]   ; clk        ; 4.676  ; 5.298  ; Rise       ; clk             ;
;  ext_data[0]  ; clk        ; 4.390  ; 4.961  ; Rise       ; clk             ;
;  ext_data[1]  ; clk        ; 3.037  ; 3.619  ; Rise       ; clk             ;
;  ext_data[2]  ; clk        ; 4.676  ; 5.298  ; Rise       ; clk             ;
;  ext_data[3]  ; clk        ; 4.542  ; 5.172  ; Rise       ; clk             ;
;  ext_data[4]  ; clk        ; 3.115  ; 3.726  ; Rise       ; clk             ;
;  ext_data[5]  ; clk        ; 3.242  ; 3.800  ; Rise       ; clk             ;
;  ext_data[6]  ; clk        ; 2.209  ; 2.252  ; Rise       ; clk             ;
;  ext_data[7]  ; clk        ; 0.706  ; 0.750  ; Rise       ; clk             ;
;  ext_data[8]  ; clk        ; 3.375  ; 3.994  ; Rise       ; clk             ;
;  ext_data[9]  ; clk        ; 3.274  ; 3.982  ; Rise       ; clk             ;
;  ext_data[10] ; clk        ; 3.263  ; 3.853  ; Rise       ; clk             ;
;  ext_data[11] ; clk        ; 3.220  ; 3.928  ; Rise       ; clk             ;
;  ext_data[12] ; clk        ; 3.406  ; 3.979  ; Rise       ; clk             ;
;  ext_data[13] ; clk        ; 3.307  ; 4.026  ; Rise       ; clk             ;
;  ext_data[14] ; clk        ; 3.849  ; 4.605  ; Rise       ; clk             ;
;  ext_data[15] ; clk        ; 3.561  ; 4.245  ; Rise       ; clk             ;
; ext_data_we   ; clk        ; 20.087 ; 20.642 ; Rise       ; clk             ;
; ext_inst_we   ; clk        ; 18.935 ; 19.545 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; ext_addr[*]   ; clk        ; -0.232 ; -0.797 ; Rise       ; clk             ;
;  ext_addr[0]  ; clk        ; -0.685 ; -1.329 ; Rise       ; clk             ;
;  ext_addr[1]  ; clk        ; -0.742 ; -1.492 ; Rise       ; clk             ;
;  ext_addr[2]  ; clk        ; -1.008 ; -1.686 ; Rise       ; clk             ;
;  ext_addr[3]  ; clk        ; -1.252 ; -1.921 ; Rise       ; clk             ;
;  ext_addr[4]  ; clk        ; -0.775 ; -1.452 ; Rise       ; clk             ;
;  ext_addr[5]  ; clk        ; -0.574 ; -1.237 ; Rise       ; clk             ;
;  ext_addr[6]  ; clk        ; -0.232 ; -0.797 ; Rise       ; clk             ;
;  ext_addr[7]  ; clk        ; -0.618 ; -1.258 ; Rise       ; clk             ;
; ext_data[*]   ; clk        ; 2.118  ; 2.052  ; Rise       ; clk             ;
;  ext_data[0]  ; clk        ; 0.935  ; 0.604  ; Rise       ; clk             ;
;  ext_data[1]  ; clk        ; 0.806  ; 0.468  ; Rise       ; clk             ;
;  ext_data[2]  ; clk        ; 0.580  ; 0.238  ; Rise       ; clk             ;
;  ext_data[3]  ; clk        ; 0.594  ; 0.253  ; Rise       ; clk             ;
;  ext_data[4]  ; clk        ; 0.834  ; 0.500  ; Rise       ; clk             ;
;  ext_data[5]  ; clk        ; 0.947  ; 0.616  ; Rise       ; clk             ;
;  ext_data[6]  ; clk        ; 2.063  ; 2.037  ; Rise       ; clk             ;
;  ext_data[7]  ; clk        ; 2.118  ; 2.052  ; Rise       ; clk             ;
;  ext_data[8]  ; clk        ; 0.860  ; 0.512  ; Rise       ; clk             ;
;  ext_data[9]  ; clk        ; 0.819  ; 0.470  ; Rise       ; clk             ;
;  ext_data[10] ; clk        ; 0.828  ; 0.480  ; Rise       ; clk             ;
;  ext_data[11] ; clk        ; 0.914  ; 0.584  ; Rise       ; clk             ;
;  ext_data[12] ; clk        ; 0.835  ; 0.497  ; Rise       ; clk             ;
;  ext_data[13] ; clk        ; 0.809  ; 0.464  ; Rise       ; clk             ;
;  ext_data[14] ; clk        ; 0.582  ; 0.209  ; Rise       ; clk             ;
;  ext_data[15] ; clk        ; 0.830  ; 0.484  ; Rise       ; clk             ;
; ext_data_we   ; clk        ; 0.253  ; -0.153 ; Rise       ; clk             ;
; ext_inst_we   ; clk        ; 0.290  ; -0.111 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; OutR[*]   ; clk        ; 9.538 ; 9.629 ; Rise       ; clk             ;
;  OutR[0]  ; clk        ; 7.409 ; 7.450 ; Rise       ; clk             ;
;  OutR[1]  ; clk        ; 7.375 ; 7.405 ; Rise       ; clk             ;
;  OutR[2]  ; clk        ; 6.982 ; 6.999 ; Rise       ; clk             ;
;  OutR[3]  ; clk        ; 7.343 ; 7.398 ; Rise       ; clk             ;
;  OutR[4]  ; clk        ; 7.492 ; 7.548 ; Rise       ; clk             ;
;  OutR[5]  ; clk        ; 7.352 ; 7.361 ; Rise       ; clk             ;
;  OutR[6]  ; clk        ; 7.217 ; 7.265 ; Rise       ; clk             ;
;  OutR[7]  ; clk        ; 7.243 ; 7.287 ; Rise       ; clk             ;
;  OutR[8]  ; clk        ; 7.687 ; 7.750 ; Rise       ; clk             ;
;  OutR[9]  ; clk        ; 7.392 ; 7.427 ; Rise       ; clk             ;
;  OutR[10] ; clk        ; 7.354 ; 7.391 ; Rise       ; clk             ;
;  OutR[11] ; clk        ; 7.521 ; 7.536 ; Rise       ; clk             ;
;  OutR[12] ; clk        ; 9.221 ; 9.190 ; Rise       ; clk             ;
;  OutR[13] ; clk        ; 7.049 ; 7.067 ; Rise       ; clk             ;
;  OutR[14] ; clk        ; 9.538 ; 9.629 ; Rise       ; clk             ;
;  OutR[15] ; clk        ; 8.995 ; 8.960 ; Rise       ; clk             ;
; done      ; clk        ; 5.211 ; 5.133 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; OutR[*]   ; clk        ; 3.891 ; 3.964 ; Rise       ; clk             ;
;  OutR[0]  ; clk        ; 4.169 ; 4.242 ; Rise       ; clk             ;
;  OutR[1]  ; clk        ; 4.159 ; 4.215 ; Rise       ; clk             ;
;  OutR[2]  ; clk        ; 3.891 ; 3.964 ; Rise       ; clk             ;
;  OutR[3]  ; clk        ; 4.129 ; 4.243 ; Rise       ; clk             ;
;  OutR[4]  ; clk        ; 4.237 ; 4.303 ; Rise       ; clk             ;
;  OutR[5]  ; clk        ; 4.064 ; 4.150 ; Rise       ; clk             ;
;  OutR[6]  ; clk        ; 4.089 ; 4.140 ; Rise       ; clk             ;
;  OutR[7]  ; clk        ; 4.098 ; 4.157 ; Rise       ; clk             ;
;  OutR[8]  ; clk        ; 4.352 ; 4.447 ; Rise       ; clk             ;
;  OutR[9]  ; clk        ; 4.161 ; 4.221 ; Rise       ; clk             ;
;  OutR[10] ; clk        ; 4.137 ; 4.196 ; Rise       ; clk             ;
;  OutR[11] ; clk        ; 4.238 ; 4.283 ; Rise       ; clk             ;
;  OutR[12] ; clk        ; 4.252 ; 4.359 ; Rise       ; clk             ;
;  OutR[13] ; clk        ; 3.914 ; 3.987 ; Rise       ; clk             ;
;  OutR[14] ; clk        ; 4.443 ; 4.615 ; Rise       ; clk             ;
;  OutR[15] ; clk        ; 4.127 ; 4.224 ; Rise       ; clk             ;
; done      ; clk        ; 2.920 ; 2.946 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; done          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_out[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_out[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_out[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_out[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_out[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_out[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_out[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_out[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_out[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_out[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_out[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_out[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_out[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_out[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_out[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_out[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OutR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OutR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OutR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OutR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OutR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OutR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OutR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OutR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OutR[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OutR[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OutR[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OutR[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OutR[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OutR[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OutR[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OutR[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; test_normal    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ext_addr[8]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ext_addr[9]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ext_addr[10]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ext_addr[11]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ext_addr[12]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ext_addr[13]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ext_addr[14]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ext_addr[15]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ext_addr[7]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ext_inst_we    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ext_data_we    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ext_addr[6]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ext_addr[4]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ext_addr[5]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ext_addr[2]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ext_addr[3]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ext_addr[1]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ext_addr[0]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ext_data[0]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ext_data[1]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ext_data[2]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ext_data[3]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ext_data[4]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ext_data[5]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ext_data[6]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ext_data[7]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ext_data[8]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ext_data[9]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ext_data[10]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ext_data[11]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ext_data[12]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ext_data[13]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ext_data[14]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ext_data[15]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; mem_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; mem_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; mem_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; mem_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; mem_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.34 V              ; -0.00633 V          ; 0.232 V                              ; 0.083 V                              ; 1.94e-09 s                  ; 1.83e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.34 V             ; -0.00633 V         ; 0.232 V                             ; 0.083 V                             ; 1.94e-09 s                 ; 1.83e-09 s                 ; No                        ; Yes                       ;
; mem_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; mem_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; mem_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; mem_out[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; mem_out[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; mem_out[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; mem_out[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; mem_out[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; mem_out[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; mem_out[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; mem_out[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; OutR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; OutR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; OutR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; OutR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; OutR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; OutR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; OutR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; OutR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; OutR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; OutR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; OutR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; OutR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; OutR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; OutR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; OutR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; OutR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; mem_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; mem_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; mem_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; mem_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; mem_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.33 V              ; -0.00252 V          ; 0.203 V                              ; 0.046 V                              ; 2.34e-09 s                  ; 2.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.33 V             ; -0.00252 V         ; 0.203 V                             ; 0.046 V                             ; 2.34e-09 s                 ; 2.24e-09 s                 ; Yes                       ; Yes                       ;
; mem_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; mem_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; mem_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; mem_out[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; mem_out[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; mem_out[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; mem_out[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; mem_out[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; mem_out[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; mem_out[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; mem_out[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; OutR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; OutR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; OutR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; OutR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; OutR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; OutR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; OutR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; OutR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; OutR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; OutR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; OutR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; OutR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; OutR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; OutR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; OutR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; OutR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; mem_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; mem_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; mem_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; mem_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; mem_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.65 V              ; -0.0109 V           ; 0.234 V                              ; 0.125 V                              ; 1.64e-09 s                  ; 1.59e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.65 V             ; -0.0109 V          ; 0.234 V                             ; 0.125 V                             ; 1.64e-09 s                 ; 1.59e-09 s                 ; No                        ; Yes                       ;
; mem_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; mem_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; mem_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; mem_out[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; mem_out[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; mem_out[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; mem_out[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; mem_out[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; mem_out[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; mem_out[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; mem_out[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; OutR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; OutR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; OutR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; OutR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; OutR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; OutR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; OutR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; OutR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; OutR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; OutR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; OutR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; OutR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; OutR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; OutR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; OutR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; OutR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; clk        ; clk      ; 333232269 ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; clk        ; clk      ; 333232269 ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 31288282 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 31288282 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 27    ; 27    ;
; Unconstrained Input Port Paths  ; 81862 ; 81862 ;
; Unconstrained Output Ports      ; 17    ; 17    ;
; Unconstrained Output Port Paths ; 33    ; 33    ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue Nov 14 19:28:18 2023
Info: Command: quartus_sta RISC_complete -c RISC_complete
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RISC_complete.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -18.273
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -18.273          -66673.321 clk 
Info (332146): Worst-case hold slack is 0.005
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.005               0.000 clk 
Info (332146): Worst-case recovery slack is -16.720
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -16.720            -766.193 clk 
Info (332146): Worst-case removal slack is 1.915
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.915               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -8024.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -16.308
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -16.308          -59265.016 clk 
Info (332146): Worst-case hold slack is 0.002
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.002               0.000 clk 
Info (332146): Worst-case recovery slack is -14.929
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -14.929            -681.658 clk 
Info (332146): Worst-case removal slack is 1.742
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.742               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -8024.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -9.983
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.983          -35886.025 clk 
Info (332146): Worst-case hold slack is -0.077
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.077              -0.109 clk 
Info (332146): Worst-case recovery slack is -9.107
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.107            -409.961 clk 
Info (332146): Worst-case removal slack is 1.062
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.062               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -8026.681 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4762 megabytes
    Info: Processing ended: Tue Nov 14 19:28:24 2023
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:02


