Timing Analyzer report for KnightsTour
Sat Dec  7 01:11:41 2024
Quartus Prime Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Recovery: 'clk'
 15. Slow 1200mV 85C Model Removal: 'clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Hold: 'clk'
 25. Slow 1200mV 0C Model Recovery: 'clk'
 26. Slow 1200mV 0C Model Removal: 'clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Hold: 'clk'
 35. Fast 1200mV 0C Model Recovery: 'clk'
 36. Fast 1200mV 0C Model Removal: 'clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Recovery Transfers
 47. Removal Transfers
 48. Report TCCS
 49. Report RSKM
 50. Unconstrained Paths Summary
 51. Clock Status Summary
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Unconstrained Input Ports
 55. Unconstrained Output Ports
 56. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; KnightsTour                                            ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE22F17C6                                           ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 1.12        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.6%      ;
;     Processor 3            ;   0.9%      ;
;     Processor 4            ;   0.7%      ;
;     Processors 5-14        ;   0.7%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 119.93 MHz ; 119.93 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -7.338 ; -3359.391          ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.307 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.774 ; -1134.412             ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 1.874 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -855.000                         ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                             ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -7.338 ; TourLogic:iTL|move_num[0]      ; TourLogic:iTL|move_num[4]      ; clk          ; clk         ; 1.000        ; -0.398     ; 7.935      ;
; -7.285 ; TourLogic:iTL|move_num[3]      ; TourLogic:iTL|yy[2]            ; clk          ; clk         ; 1.000        ; 0.239      ; 8.519      ;
; -7.268 ; TourLogic:iTL|move_num[2]      ; TourLogic:iTL|yy[2]            ; clk          ; clk         ; 1.000        ; 0.239      ; 8.502      ;
; -7.225 ; TourCmd:iTC|mv_indx[1]         ; TourLogic:iTL|board[3][3]      ; clk          ; clk         ; 1.000        ; -0.092     ; 8.128      ;
; -7.222 ; TourLogic:iTL|move_num[0]      ; TourLogic:iTL|move_num[2]      ; clk          ; clk         ; 1.000        ; -0.398     ; 7.819      ;
; -7.216 ; TourLogic:iTL|move_num[0]      ; TourLogic:iTL|move_num[3]      ; clk          ; clk         ; 1.000        ; -0.398     ; 7.813      ;
; -7.214 ; TourCmd:iTC|mv_indx[1]         ; TourLogic:iTL|board[3][0]      ; clk          ; clk         ; 1.000        ; -0.093     ; 8.116      ;
; -7.214 ; TourCmd:iTC|mv_indx[3]         ; TourLogic:iTL|board[3][3]      ; clk          ; clk         ; 1.000        ; 0.273      ; 8.482      ;
; -7.213 ; TourCmd:iTC|mv_indx[1]         ; TourLogic:iTL|board[1][3]      ; clk          ; clk         ; 1.000        ; -0.092     ; 8.116      ;
; -7.213 ; TourLogic:iTL|move_num[0]      ; TourLogic:iTL|xx[0]            ; clk          ; clk         ; 1.000        ; -0.096     ; 8.112      ;
; -7.213 ; TourLogic:iTL|move_num[0]      ; TourLogic:iTL|xx[1]            ; clk          ; clk         ; 1.000        ; -0.096     ; 8.112      ;
; -7.213 ; TourLogic:iTL|move_num[0]      ; TourLogic:iTL|xx[2]            ; clk          ; clk         ; 1.000        ; -0.096     ; 8.112      ;
; -7.207 ; TourLogic:iTL|last_move[4][2]  ; TourLogic:iTL|xx[0]            ; clk          ; clk         ; 1.000        ; -0.103     ; 8.099      ;
; -7.207 ; TourLogic:iTL|last_move[4][2]  ; TourLogic:iTL|xx[2]            ; clk          ; clk         ; 1.000        ; -0.103     ; 8.099      ;
; -7.207 ; TourLogic:iTL|last_move[4][2]  ; TourLogic:iTL|xx[1]            ; clk          ; clk         ; 1.000        ; -0.103     ; 8.099      ;
; -7.203 ; TourCmd:iTC|mv_indx[3]         ; TourLogic:iTL|board[3][0]      ; clk          ; clk         ; 1.000        ; 0.272      ; 8.470      ;
; -7.202 ; TourCmd:iTC|mv_indx[3]         ; TourLogic:iTL|board[1][3]      ; clk          ; clk         ; 1.000        ; 0.273      ; 8.470      ;
; -7.201 ; TourCmd:iTC|mv_indx[2]         ; TourLogic:iTL|board[3][3]      ; clk          ; clk         ; 1.000        ; 0.273      ; 8.469      ;
; -7.191 ; TourLogic:iTL|last_move[0][4]  ; TourLogic:iTL|board[3][3]      ; clk          ; clk         ; 1.000        ; -0.105     ; 8.081      ;
; -7.190 ; TourCmd:iTC|mv_indx[2]         ; TourLogic:iTL|board[3][0]      ; clk          ; clk         ; 1.000        ; 0.272      ; 8.457      ;
; -7.189 ; TourCmd:iTC|mv_indx[2]         ; TourLogic:iTL|board[1][3]      ; clk          ; clk         ; 1.000        ; 0.273      ; 8.457      ;
; -7.185 ; TourCmd:iTC|mv_indx[1]         ; TourLogic:iTL|board[3][2]      ; clk          ; clk         ; 1.000        ; -0.092     ; 8.088      ;
; -7.180 ; TourLogic:iTL|last_move[0][4]  ; TourLogic:iTL|board[3][0]      ; clk          ; clk         ; 1.000        ; -0.106     ; 8.069      ;
; -7.180 ; TourLogic:iTL|move_num[1]      ; TourLogic:iTL|yy[2]            ; clk          ; clk         ; 1.000        ; -0.096     ; 8.079      ;
; -7.179 ; TourLogic:iTL|last_move[0][4]  ; TourLogic:iTL|board[1][3]      ; clk          ; clk         ; 1.000        ; -0.105     ; 8.069      ;
; -7.174 ; TourCmd:iTC|mv_indx[3]         ; TourLogic:iTL|board[3][2]      ; clk          ; clk         ; 1.000        ; 0.273      ; 8.442      ;
; -7.172 ; TourCmd:iTC|mv_indx[0]         ; TourLogic:iTL|board[3][3]      ; clk          ; clk         ; 1.000        ; -0.093     ; 8.074      ;
; -7.170 ; TourLogic:iTL|last_move[19][3] ; TourLogic:iTL|board[3][3]      ; clk          ; clk         ; 1.000        ; -0.071     ; 8.094      ;
; -7.170 ; TourLogic:iTL|move_num[0]      ; TourLogic:iTL|board[3][0]      ; clk          ; clk         ; 1.000        ; -0.065     ; 8.100      ;
; -7.169 ; TourLogic:iTL|move_num[0]      ; TourLogic:iTL|board[2][0]      ; clk          ; clk         ; 1.000        ; -0.065     ; 8.099      ;
; -7.161 ; TourCmd:iTC|mv_indx[2]         ; TourLogic:iTL|board[3][2]      ; clk          ; clk         ; 1.000        ; 0.273      ; 8.429      ;
; -7.161 ; TourCmd:iTC|mv_indx[0]         ; TourLogic:iTL|board[3][0]      ; clk          ; clk         ; 1.000        ; -0.094     ; 8.062      ;
; -7.160 ; TourCmd:iTC|mv_indx[0]         ; TourLogic:iTL|board[1][3]      ; clk          ; clk         ; 1.000        ; -0.093     ; 8.062      ;
; -7.159 ; TourLogic:iTL|last_move[19][3] ; TourLogic:iTL|board[3][0]      ; clk          ; clk         ; 1.000        ; -0.072     ; 8.082      ;
; -7.159 ; TourLogic:iTL|move_num[3]      ; TourLogic:iTL|yy[1]            ; clk          ; clk         ; 1.000        ; 0.239      ; 8.393      ;
; -7.158 ; TourLogic:iTL|last_move[19][3] ; TourLogic:iTL|board[1][3]      ; clk          ; clk         ; 1.000        ; -0.071     ; 8.082      ;
; -7.151 ; TourLogic:iTL|last_move[0][4]  ; TourLogic:iTL|board[3][2]      ; clk          ; clk         ; 1.000        ; -0.105     ; 8.041      ;
; -7.151 ; TourLogic:iTL|move_num[0]      ; TourLogic:iTL|last_move[15][7] ; clk          ; clk         ; 1.000        ; -0.100     ; 8.046      ;
; -7.142 ; TourLogic:iTL|move_num[2]      ; TourLogic:iTL|yy[1]            ; clk          ; clk         ; 1.000        ; 0.239      ; 8.376      ;
; -7.139 ; TourLogic:iTL|last_move[22][4] ; TourLogic:iTL|board[3][3]      ; clk          ; clk         ; 1.000        ; -0.086     ; 8.048      ;
; -7.135 ; TourLogic:iTL|move_num[0]      ; TourLogic:iTL|last_move[0][0]  ; clk          ; clk         ; 1.000        ; -0.107     ; 8.023      ;
; -7.132 ; TourCmd:iTC|mv_indx[0]         ; TourLogic:iTL|board[3][2]      ; clk          ; clk         ; 1.000        ; -0.093     ; 8.034      ;
; -7.131 ; TourLogic:iTL|move_try[7]      ; TourLogic:iTL|xx[0]            ; clk          ; clk         ; 1.000        ; -0.108     ; 8.018      ;
; -7.131 ; TourLogic:iTL|move_try[7]      ; TourLogic:iTL|xx[1]            ; clk          ; clk         ; 1.000        ; -0.108     ; 8.018      ;
; -7.131 ; TourLogic:iTL|move_try[7]      ; TourLogic:iTL|xx[2]            ; clk          ; clk         ; 1.000        ; -0.108     ; 8.018      ;
; -7.131 ; TourLogic:iTL|move_num[4]      ; TourLogic:iTL|yy[2]            ; clk          ; clk         ; 1.000        ; 0.239      ; 8.365      ;
; -7.130 ; TourLogic:iTL|last_move[19][3] ; TourLogic:iTL|board[3][2]      ; clk          ; clk         ; 1.000        ; -0.071     ; 8.054      ;
; -7.128 ; TourLogic:iTL|last_move[22][4] ; TourLogic:iTL|board[3][0]      ; clk          ; clk         ; 1.000        ; -0.087     ; 8.036      ;
; -7.127 ; TourLogic:iTL|last_move[22][4] ; TourLogic:iTL|board[1][3]      ; clk          ; clk         ; 1.000        ; -0.086     ; 8.036      ;
; -7.117 ; TourCmd:iTC|mv_indx[1]         ; TourLogic:iTL|board[1][4]      ; clk          ; clk         ; 1.000        ; -0.093     ; 8.019      ;
; -7.113 ; TourLogic:iTL|last_move[21][5] ; TourLogic:iTL|yy[2]            ; clk          ; clk         ; 1.000        ; -0.107     ; 8.001      ;
; -7.106 ; TourCmd:iTC|mv_indx[3]         ; TourLogic:iTL|board[1][4]      ; clk          ; clk         ; 1.000        ; 0.272      ; 8.373      ;
; -7.105 ; TourLogic:iTL|move_num[0]      ; TourLogic:iTL|last_move[0][1]  ; clk          ; clk         ; 1.000        ; -0.106     ; 7.994      ;
; -7.105 ; TourLogic:iTL|move_try[1]      ; TourLogic:iTL|xx[0]            ; clk          ; clk         ; 1.000        ; 0.259      ; 8.359      ;
; -7.105 ; TourLogic:iTL|move_try[1]      ; TourLogic:iTL|xx[1]            ; clk          ; clk         ; 1.000        ; 0.259      ; 8.359      ;
; -7.105 ; TourLogic:iTL|move_try[1]      ; TourLogic:iTL|xx[2]            ; clk          ; clk         ; 1.000        ; 0.259      ; 8.359      ;
; -7.104 ; TourLogic:iTL|last_move[4][2]  ; TourLogic:iTL|move_num[2]      ; clk          ; clk         ; 1.000        ; -0.405     ; 7.694      ;
; -7.104 ; TourLogic:iTL|last_move[4][2]  ; TourLogic:iTL|move_num[3]      ; clk          ; clk         ; 1.000        ; -0.405     ; 7.694      ;
; -7.104 ; TourLogic:iTL|last_move[4][2]  ; TourLogic:iTL|move_num[4]      ; clk          ; clk         ; 1.000        ; -0.405     ; 7.694      ;
; -7.104 ; TourLogic:iTL|move_try[0]      ; TourLogic:iTL|xx[0]            ; clk          ; clk         ; 1.000        ; 0.258      ; 8.357      ;
; -7.104 ; TourLogic:iTL|move_try[0]      ; TourLogic:iTL|xx[1]            ; clk          ; clk         ; 1.000        ; 0.258      ; 8.357      ;
; -7.104 ; TourLogic:iTL|move_try[0]      ; TourLogic:iTL|xx[2]            ; clk          ; clk         ; 1.000        ; 0.258      ; 8.357      ;
; -7.101 ; TourLogic:iTL|last_move[8][7]  ; TourLogic:iTL|yy[2]            ; clk          ; clk         ; 1.000        ; -0.093     ; 8.003      ;
; -7.100 ; TourCmd:iTC|mv_indx[1]         ; TourLogic:iTL|board[2][3]      ; clk          ; clk         ; 1.000        ; -0.092     ; 8.003      ;
; -7.099 ; TourLogic:iTL|last_move[15][6] ; TourLogic:iTL|yy[2]            ; clk          ; clk         ; 1.000        ; -0.136     ; 7.958      ;
; -7.099 ; TourLogic:iTL|last_move[22][4] ; TourLogic:iTL|board[3][2]      ; clk          ; clk         ; 1.000        ; -0.086     ; 8.008      ;
; -7.093 ; TourCmd:iTC|mv_indx[2]         ; TourLogic:iTL|board[1][4]      ; clk          ; clk         ; 1.000        ; 0.272      ; 8.360      ;
; -7.091 ; TourLogic:iTL|move_try[3]      ; TourLogic:iTL|xx[0]            ; clk          ; clk         ; 1.000        ; -0.108     ; 7.978      ;
; -7.091 ; TourLogic:iTL|move_try[3]      ; TourLogic:iTL|xx[1]            ; clk          ; clk         ; 1.000        ; -0.108     ; 7.978      ;
; -7.091 ; TourLogic:iTL|move_try[3]      ; TourLogic:iTL|xx[2]            ; clk          ; clk         ; 1.000        ; -0.108     ; 7.978      ;
; -7.090 ; TourCmd:iTC|mv_indx[1]         ; TourLogic:iTL|board[1][2]      ; clk          ; clk         ; 1.000        ; -0.092     ; 7.993      ;
; -7.090 ; TourLogic:iTL|move_num[1]      ; TourLogic:iTL|xx[0]            ; clk          ; clk         ; 1.000        ; -0.096     ; 7.989      ;
; -7.090 ; TourLogic:iTL|move_num[1]      ; TourLogic:iTL|xx[1]            ; clk          ; clk         ; 1.000        ; -0.096     ; 7.989      ;
; -7.090 ; TourLogic:iTL|move_num[1]      ; TourLogic:iTL|xx[2]            ; clk          ; clk         ; 1.000        ; -0.096     ; 7.989      ;
; -7.089 ; TourCmd:iTC|mv_indx[3]         ; TourLogic:iTL|board[2][3]      ; clk          ; clk         ; 1.000        ; 0.273      ; 8.357      ;
; -7.086 ; TourLogic:iTL|last_move[4][2]  ; TourLogic:iTL|move_try[5]      ; clk          ; clk         ; 1.000        ; -0.424     ; 7.657      ;
; -7.083 ; TourLogic:iTL|last_move[0][4]  ; TourLogic:iTL|board[1][4]      ; clk          ; clk         ; 1.000        ; -0.106     ; 7.972      ;
; -7.079 ; TourCmd:iTC|mv_indx[3]         ; TourLogic:iTL|board[1][2]      ; clk          ; clk         ; 1.000        ; 0.273      ; 8.347      ;
; -7.076 ; TourCmd:iTC|mv_indx[2]         ; TourLogic:iTL|board[2][3]      ; clk          ; clk         ; 1.000        ; 0.273      ; 8.344      ;
; -7.074 ; TourLogic:iTL|last_move[8][4]  ; TourLogic:iTL|yy[2]            ; clk          ; clk         ; 1.000        ; -0.133     ; 7.936      ;
; -7.071 ; TourCmd:iTC|mv_indx[1]         ; TourLogic:iTL|board[3][4]      ; clk          ; clk         ; 1.000        ; -0.093     ; 7.973      ;
; -7.069 ; TourLogic:iTL|last_move[5][7]  ; TourLogic:iTL|yy[2]            ; clk          ; clk         ; 1.000        ; -0.135     ; 7.929      ;
; -7.069 ; TourLogic:iTL|move_try[7]      ; TourLogic:iTL|last_move[15][7] ; clk          ; clk         ; 1.000        ; -0.112     ; 7.952      ;
; -7.066 ; TourLogic:iTL|last_move[0][4]  ; TourLogic:iTL|board[2][3]      ; clk          ; clk         ; 1.000        ; -0.105     ; 7.956      ;
; -7.066 ; TourCmd:iTC|mv_indx[2]         ; TourLogic:iTL|board[1][2]      ; clk          ; clk         ; 1.000        ; 0.273      ; 8.334      ;
; -7.065 ; TourLogic:iTL|move_num[0]      ; TourLogic:iTL|board[2][3]      ; clk          ; clk         ; 1.000        ; -0.064     ; 7.996      ;
; -7.064 ; TourCmd:iTC|mv_indx[0]         ; TourLogic:iTL|board[1][4]      ; clk          ; clk         ; 1.000        ; -0.094     ; 7.965      ;
; -7.064 ; TourLogic:iTL|move_num[0]      ; TourLogic:iTL|board[4][2]      ; clk          ; clk         ; 1.000        ; -0.064     ; 7.995      ;
; -7.064 ; TourLogic:iTL|move_num[0]      ; TourLogic:iTL|board[1][3]      ; clk          ; clk         ; 1.000        ; -0.064     ; 7.995      ;
; -7.064 ; TourLogic:iTL|move_num[0]      ; TourLogic:iTL|board[3][2]      ; clk          ; clk         ; 1.000        ; -0.064     ; 7.995      ;
; -7.062 ; TourLogic:iTL|last_move[19][3] ; TourLogic:iTL|board[1][4]      ; clk          ; clk         ; 1.000        ; -0.072     ; 7.985      ;
; -7.062 ; TourLogic:iTL|move_num[0]      ; TourLogic:iTL|board[2][2]      ; clk          ; clk         ; 1.000        ; -0.064     ; 7.993      ;
; -7.062 ; TourLogic:iTL|move_num[0]      ; TourLogic:iTL|board[1][2]      ; clk          ; clk         ; 1.000        ; -0.064     ; 7.993      ;
; -7.062 ; TourLogic:iTL|move_num[0]      ; TourLogic:iTL|board[4][3]      ; clk          ; clk         ; 1.000        ; -0.064     ; 7.993      ;
; -7.062 ; TourLogic:iTL|move_num[0]      ; TourLogic:iTL|board[3][3]      ; clk          ; clk         ; 1.000        ; -0.064     ; 7.993      ;
; -7.060 ; TourCmd:iTC|mv_indx[3]         ; TourLogic:iTL|board[3][4]      ; clk          ; clk         ; 1.000        ; 0.272      ; 8.327      ;
; -7.057 ; TourCmd:iTC|mv_indx[1]         ; TourLogic:iTL|board[3][1]      ; clk          ; clk         ; 1.000        ; -0.092     ; 7.960      ;
; -7.056 ; TourLogic:iTL|last_move[0][4]  ; TourLogic:iTL|board[1][2]      ; clk          ; clk         ; 1.000        ; -0.105     ; 7.946      ;
; -7.054 ; TourLogic:iTL|move_num[1]      ; TourLogic:iTL|move_num[4]      ; clk          ; clk         ; 1.000        ; -0.398     ; 7.651      ;
; -7.054 ; TourLogic:iTL|move_num[1]      ; TourLogic:iTL|yy[1]            ; clk          ; clk         ; 1.000        ; -0.096     ; 7.953      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                       ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.307 ; PID:iCNTRL|prev_err2[9]                                     ; PID:iCNTRL|prev_err3[9]                                     ; clk          ; clk         ; 0.000        ; 0.428      ; 0.892      ;
; 0.313 ; PID:iCNTRL|prev_err2[0]                                     ; PID:iCNTRL|prev_err3[0]                                     ; clk          ; clk         ; 0.000        ; 0.428      ; 0.898      ;
; 0.341 ; TourLogic:iTL|state.IDLE                                    ; TourLogic:iTL|state.IDLE                                    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.577      ;
; 0.341 ; TourLogic:iTL|state.BACK_UP                                 ; TourLogic:iTL|state.BACK_UP                                 ; clk          ; clk         ; 0.000        ; 0.079      ; 0.577      ;
; 0.342 ; IR_intf:iIR|cntrIR                                          ; IR_intf:iIR|cntrIR                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[0]      ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[0]      ; clk          ; clk         ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[6]      ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[6]      ; clk          ; clk         ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[7]      ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[7]      ; clk          ; clk         ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; inert_intf:iNEMO|state.CAP_YAW_L                            ; inert_intf:iNEMO|state.CAP_YAW_L                            ; clk          ; clk         ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; inert_intf:iNEMO|state.INIT1                                ; inert_intf:iNEMO|state.INIT1                                ; clk          ; clk         ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; inert_intf:iNEMO|state.INT_ff2_WAIT                         ; inert_intf:iNEMO|state.INT_ff2_WAIT                         ; clk          ; clk         ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; inert_intf:iNEMO|state.INIT2                                ; inert_intf:iNEMO|state.INIT2                                ; clk          ; clk         ; 0.000        ; 0.078      ; 0.577      ;
; 0.343 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|tx_shft_reg[0]   ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|tx_shft_reg[0]   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|tx_shft_reg[8]   ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|tx_shft_reg[8]   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sponge:ISPNG|state.note1                                    ; sponge:ISPNG|state.note1                                    ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; sponge:ISPNG|state.IDLE                                     ; sponge:ISPNG|state.IDLE                                     ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|bit_cnt[1]       ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|bit_cnt[1]       ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|bit_cnt[0]       ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|bit_cnt[0]       ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|bit_cnt[2]       ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|bit_cnt[2]       ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|bit_cnt[3]       ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|bit_cnt[3]       ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|state            ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|state            ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; cmd_proc:iCMD|state.IDLE                                    ; cmd_proc:iCMD|state.IDLE                                    ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; UART_wrapper:iWRAP|cmd_rdy                                  ; UART_wrapper:iWRAP|cmd_rdy                                  ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; inert_intf:iNEMO|inertial_integrator:iINT|state.RUNNING     ; inert_intf:iNEMO|inertial_integrator:iINT|state.RUNNING     ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; cmd_proc:iCMD|state.MOV_CMD                                 ; cmd_proc:iCMD|state.MOV_CMD                                 ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; cmd_proc:iCMD|state.RAMP_UP                                 ; cmd_proc:iCMD|state.RAMP_UP                                 ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; cmd_proc:iCMD|state.RAMP_DOWN                               ; cmd_proc:iCMD|state.RAMP_DOWN                               ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; cmd_proc:iCMD|state.CAL                                     ; cmd_proc:iCMD|state.CAL                                     ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; cmd_proc:iCMD|counted_lines[1]                              ; cmd_proc:iCMD|counted_lines[1]                              ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; cmd_proc:iCMD|counted_lines[2]                              ; cmd_proc:iCMD|counted_lines[2]                              ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; cmd_proc:iCMD|counted_lines[3]                              ; cmd_proc:iCMD|counted_lines[3]                              ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; TourLogic:iTL|board[3][0]                                   ; TourLogic:iTL|board[3][0]                                   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; TourLogic:iTL|board[3][2]                                   ; TourLogic:iTL|board[3][2]                                   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; TourLogic:iTL|board[3][3]                                   ; TourLogic:iTL|board[3][3]                                   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; TourLogic:iTL|board[3][4]                                   ; TourLogic:iTL|board[3][4]                                   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; TourLogic:iTL|board[2][4]                                   ; TourLogic:iTL|board[2][4]                                   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; TourLogic:iTL|board[2][3]                                   ; TourLogic:iTL|board[2][3]                                   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; TourLogic:iTL|board[2][0]                                   ; TourLogic:iTL|board[2][0]                                   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; TourLogic:iTL|board[2][2]                                   ; TourLogic:iTL|board[2][2]                                   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; TourLogic:iTL|board[1][0]                                   ; TourLogic:iTL|board[1][0]                                   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; TourLogic:iTL|board[1][3]                                   ; TourLogic:iTL|board[1][3]                                   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; TourLogic:iTL|board[1][2]                                   ; TourLogic:iTL|board[1][2]                                   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; TourLogic:iTL|board[1][4]                                   ; TourLogic:iTL|board[1][4]                                   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; TourLogic:iTL|board[4][3]                                   ; TourLogic:iTL|board[4][3]                                   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; TourLogic:iTL|board[4][0]                                   ; TourLogic:iTL|board[4][0]                                   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; TourLogic:iTL|board[4][2]                                   ; TourLogic:iTL|board[4][2]                                   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; TourLogic:iTL|board[4][4]                                   ; TourLogic:iTL|board[4][4]                                   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; UART_wrapper:iWRAP|state                                    ; UART_wrapper:iWRAP|state                                    ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.344 ; TourCmd:iTC|state.HR_MOVE                                   ; TourCmd:iTC|state.HR_MOVE                                   ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; TourCmd:iTC|state.HOLD_HR                                   ; TourCmd:iTC|state.HOLD_HR                                   ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; TourCmd:iTC|state.VT_MOVE                                   ; TourCmd:iTC|state.VT_MOVE                                   ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; TourCmd:iTC|state.IDLE                                      ; TourCmd:iTC|state.IDLE                                      ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; inert_intf:iNEMO|spi:ispi|done                              ; inert_intf:iNEMO|spi:ispi|done                              ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.345 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|bit_cnt[3]       ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|bit_cnt[3]       ; clk          ; clk         ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|state            ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|state            ; clk          ; clk         ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|bit_cnt[2]       ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|bit_cnt[2]       ; clk          ; clk         ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|bit_cnt[1]       ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|bit_cnt[1]       ; clk          ; clk         ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|bit_cnt[0]       ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|bit_cnt[0]       ; clk          ; clk         ; 0.000        ; 0.075      ; 0.577      ;
; 0.346 ; inert_intf:iNEMO|inertial_integrator:iINT|state.CALIBRATING ; inert_intf:iNEMO|inertial_integrator:iINT|state.CALIBRATING ; clk          ; clk         ; 0.000        ; 0.077      ; 0.580      ;
; 0.346 ; cmd_proc:iCMD|counted_lines[0]                              ; cmd_proc:iCMD|counted_lines[0]                              ; clk          ; clk         ; 0.000        ; 0.077      ; 0.580      ;
; 0.346 ; IR_intf:iIR|smpl_tmr[0]                                     ; IR_intf:iIR|smpl_tmr[0]                                     ; clk          ; clk         ; 0.000        ; 0.077      ; 0.580      ;
; 0.357 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[1]      ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[1]      ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[3]      ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[3]      ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[5]      ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[5]      ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[9]      ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[9]      ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[11]     ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[11]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; inert_intf:iNEMO|spi:ispi|ss_n                              ; inert_intf:iNEMO|spi:ispi|ss_n                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; TourLogic:iTL|move_try[0]                                   ; TourLogic:iTL|move_try[0]                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; inert_intf:iNEMO|spi:ispi|state.IDLE                        ; inert_intf:iNEMO|spi:ispi|state.IDLE                        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; inert_intf:iNEMO|spi:ispi|state.TRANSMITTING                ; inert_intf:iNEMO|spi:ispi|state.TRANSMITTING                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; inert_intf:iNEMO|spi:ispi|state.BACK_PORCH                  ; inert_intf:iNEMO|spi:ispi|state.BACK_PORCH                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|rx_shift_reg[8]  ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|rx_shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.077      ; 0.593      ;
; 0.363 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|baud_cnt[11]     ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|baud_cnt[11]     ; clk          ; clk         ; 0.000        ; 0.076      ; 0.596      ;
; 0.364 ; IR_intf:iIR|blanking_timer[16]                              ; IR_intf:iIR|blanking_timer[16]                              ; clk          ; clk         ; 0.000        ; 0.076      ; 0.597      ;
; 0.369 ; inert_intf:iNEMO|INT_ff2                                    ; inert_intf:iNEMO|state.INT_ff2_WAIT                         ; clk          ; clk         ; 0.000        ; 0.078      ; 0.604      ;
; 0.373 ; inert_intf:iNEMO|spi:ispi|shift_reg[8]                      ; inert_intf:iNEMO|spi:ispi|shift_reg[9]                      ; clk          ; clk         ; 0.000        ; 0.063      ; 0.593      ;
; 0.374 ; inert_intf:iNEMO|spi:ispi|shift_reg[14]                     ; inert_intf:iNEMO|spi:ispi|shift_reg[15]                     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.594      ;
; 0.374 ; inert_intf:iNEMO|spi:ispi|shift_reg[9]                      ; inert_intf:iNEMO|spi:ispi|shift_reg[10]                     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.594      ;
; 0.374 ; IR_intf:iIR|smpl_tmr[15]                                    ; IR_intf:iIR|smpl_tmr[15]                                    ; clk          ; clk         ; 0.000        ; 0.077      ; 0.608      ;
; 0.376 ; sponge:ISPNG|durtn_cntr[23]                                 ; sponge:ISPNG|durtn_cntr[23]                                 ; clk          ; clk         ; 0.000        ; 0.077      ; 0.610      ;
; 0.382 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|bit_cnt[0]       ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|bit_cnt[1]       ; clk          ; clk         ; 0.000        ; 0.075      ; 0.614      ;
; 0.384 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|state            ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|bit_cnt[0]       ; clk          ; clk         ; 0.000        ; 0.075      ; 0.616      ;
; 0.385 ; TourLogic:iTL|state.INIT                                    ; TourLogic:iTL|state.POSSIBLE                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.621      ;
; 0.385 ; TourCmd:iTC|state.HOLD_VT                                   ; TourCmd:iTC|state.HR_MOVE                                   ; clk          ; clk         ; 0.000        ; 0.076      ; 0.618      ;
; 0.386 ; inert_intf:iNEMO|spi:ispi|bit_cntr[4]                       ; inert_intf:iNEMO|spi:ispi|bit_cntr[4]                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.605      ;
; 0.388 ; TourLogic:iTL|move_try[5]                                   ; TourLogic:iTL|move_try[6]                                   ; clk          ; clk         ; 0.000        ; 0.429      ; 0.974      ;
; 0.392 ; inert_intf:iNEMO|spi:ispi|shift_reg[7]                      ; inert_intf:iNEMO|spi:ispi|shift_reg[8]                      ; clk          ; clk         ; 0.000        ; 0.063      ; 0.612      ;
; 0.392 ; inert_intf:iNEMO|spi:ispi|shift_reg[5]                      ; inert_intf:iNEMO|spi:ispi|shift_reg[6]                      ; clk          ; clk         ; 0.000        ; 0.063      ; 0.612      ;
; 0.392 ; inert_intf:iNEMO|spi:ispi|sclk_div[4]                       ; inert_intf:iNEMO|spi:ispi|sclk_div[4]                       ; clk          ; clk         ; 0.000        ; 0.076      ; 0.625      ;
; 0.406 ; inert_intf:iNEMO|inertial_integrator:iINT|yaw_int[4]        ; inert_intf:iNEMO|inertial_integrator:iINT|yaw_off[4]        ; clk          ; clk         ; 0.000        ; 0.050      ; 0.613      ;
; 0.406 ; inert_intf:iNEMO|inertial_integrator:iINT|yaw_int[10]       ; inert_intf:iNEMO|inertial_integrator:iINT|yaw_off[10]       ; clk          ; clk         ; 0.000        ; 0.050      ; 0.613      ;
; 0.406 ; inert_intf:iNEMO|inertial_integrator:iINT|yaw_int[11]       ; inert_intf:iNEMO|inertial_integrator:iINT|yaw_off[11]       ; clk          ; clk         ; 0.000        ; 0.050      ; 0.613      ;
; 0.416 ; TourLogic:iTL|move_num[4]                                   ; TourLogic:iTL|move_num[4]                                   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.636      ;
; 0.433 ; inert_intf:iNEMO|spi:ispi|state.IDLE                        ; inert_intf:iNEMO|spi:ispi|ss_n                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.652      ;
; 0.435 ; inert_intf:iNEMO|spi:ispi|state.IDLE                        ; inert_intf:iNEMO|spi:ispi|shift_reg[3]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.654      ;
; 0.437 ; TourLogic:iTL|move_try[2]                                   ; TourLogic:iTL|move_try[3]                                   ; clk          ; clk         ; 0.000        ; 0.429      ; 1.023      ;
; 0.466 ; inert_intf:iNEMO|spi:ispi|shift_reg[3]                      ; inert_intf:iNEMO|store_yawH[3]                              ; clk          ; clk         ; 0.000        ; 0.436      ; 1.059      ;
; 0.492 ; inert_intf:iNEMO|spi:ispi|shift_reg[1]                      ; inert_intf:iNEMO|store_yawH[1]                              ; clk          ; clk         ; 0.000        ; 0.436      ; 1.085      ;
; 0.493 ; inert_intf:iNEMO|spi:ispi|shift_reg[2]                      ; inert_intf:iNEMO|store_yawH[2]                              ; clk          ; clk         ; 0.000        ; 0.436      ; 1.086      ;
; 0.496 ; inert_intf:iNEMO|spi:ispi|shift_reg[3]                      ; inert_intf:iNEMO|store_yawL[3]                              ; clk          ; clk         ; 0.000        ; 0.406      ; 1.059      ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                                             ;
+--------+--------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.774 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.078     ; 2.691      ;
; -1.774 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.078     ; 2.691      ;
; -1.774 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.078     ; 2.691      ;
; -1.774 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.078     ; 2.691      ;
; -1.774 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.078     ; 2.691      ;
; -1.774 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.078     ; 2.691      ;
; -1.774 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.078     ; 2.691      ;
; -1.774 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.078     ; 2.691      ;
; -1.774 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[11] ; clk          ; clk         ; 1.000        ; -0.078     ; 2.691      ;
; -1.773 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|prev_err2[0]                                 ; clk          ; clk         ; 1.000        ; -0.082     ; 2.686      ;
; -1.773 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|prev_err2[3]                                 ; clk          ; clk         ; 1.000        ; -0.082     ; 2.686      ;
; -1.773 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|prev_err2[4]                                 ; clk          ; clk         ; 1.000        ; -0.082     ; 2.686      ;
; -1.773 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|prev_err2[7]                                 ; clk          ; clk         ; 1.000        ; -0.082     ; 2.686      ;
; -1.773 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|prev_err2[8]                                 ; clk          ; clk         ; 1.000        ; -0.082     ; 2.686      ;
; -1.773 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|prev_err2[9]                                 ; clk          ; clk         ; 1.000        ; -0.082     ; 2.686      ;
; -1.769 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|state.IDLE                    ; clk          ; clk         ; 1.000        ; -0.084     ; 2.680      ;
; -1.769 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|bit_cntr[0]                   ; clk          ; clk         ; 1.000        ; -0.084     ; 2.680      ;
; -1.769 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|bit_cntr[1]                   ; clk          ; clk         ; 1.000        ; -0.084     ; 2.680      ;
; -1.769 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|bit_cntr[2]                   ; clk          ; clk         ; 1.000        ; -0.084     ; 2.680      ;
; -1.769 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|bit_cntr[3]                   ; clk          ; clk         ; 1.000        ; -0.084     ; 2.680      ;
; -1.769 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|bit_cntr[4]                   ; clk          ; clk         ; 1.000        ; -0.084     ; 2.680      ;
; -1.769 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|state.TRANSMITTING            ; clk          ; clk         ; 1.000        ; -0.084     ; 2.680      ;
; -1.769 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|state.BACK_PORCH              ; clk          ; clk         ; 1.000        ; -0.084     ; 2.680      ;
; -1.769 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|move_try[1]                               ; clk          ; clk         ; 1.000        ; -0.082     ; 2.682      ;
; -1.769 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|move_try[2]                               ; clk          ; clk         ; 1.000        ; -0.082     ; 2.682      ;
; -1.769 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|move_try[4]                               ; clk          ; clk         ; 1.000        ; -0.082     ; 2.682      ;
; -1.769 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|move_try[5]                               ; clk          ; clk         ; 1.000        ; -0.082     ; 2.682      ;
; -1.769 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|shift_reg[0]                  ; clk          ; clk         ; 1.000        ; -0.084     ; 2.680      ;
; -1.769 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|shift_reg[1]                  ; clk          ; clk         ; 1.000        ; -0.084     ; 2.680      ;
; -1.769 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|shift_reg[2]                  ; clk          ; clk         ; 1.000        ; -0.084     ; 2.680      ;
; -1.769 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|shift_reg[3]                  ; clk          ; clk         ; 1.000        ; -0.084     ; 2.680      ;
; -1.769 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|shift_reg[4]                  ; clk          ; clk         ; 1.000        ; -0.084     ; 2.680      ;
; -1.769 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|shift_reg[5]                  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.683      ;
; -1.769 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|shift_reg[6]                  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.683      ;
; -1.769 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|shift_reg[7]                  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.683      ;
; -1.769 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|move_try[0]                               ; clk          ; clk         ; 1.000        ; -0.081     ; 2.683      ;
; -1.769 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|ss_n                          ; clk          ; clk         ; 1.000        ; -0.084     ; 2.680      ;
; -1.769 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|shift_reg[8]                  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.683      ;
; -1.769 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|shift_reg[9]                  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.683      ;
; -1.769 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|shift_reg[10]                 ; clk          ; clk         ; 1.000        ; -0.081     ; 2.683      ;
; -1.769 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|shift_reg[11]                 ; clk          ; clk         ; 1.000        ; -0.081     ; 2.683      ;
; -1.769 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|shift_reg[12]                 ; clk          ; clk         ; 1.000        ; -0.081     ; 2.683      ;
; -1.769 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|shift_reg[13]                 ; clk          ; clk         ; 1.000        ; -0.081     ; 2.683      ;
; -1.769 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|shift_reg[14]                 ; clk          ; clk         ; 1.000        ; -0.081     ; 2.683      ;
; -1.769 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|shift_reg[15]                 ; clk          ; clk         ; 1.000        ; -0.081     ; 2.683      ;
; -1.768 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|inertial_integrator:iINT|vld_ff1       ; clk          ; clk         ; 1.000        ; -0.084     ; 2.679      ;
; -1.760 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|move_num[3]                               ; clk          ; clk         ; 1.000        ; -0.063     ; 2.692      ;
; -1.760 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|move_num[4]                               ; clk          ; clk         ; 1.000        ; -0.063     ; 2.692      ;
; -1.760 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|move_num[2]                               ; clk          ; clk         ; 1.000        ; -0.063     ; 2.692      ;
; -1.759 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[3][0]                           ; clk          ; clk         ; 1.000        ; -0.083     ; 2.671      ;
; -1.759 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[3][1]                           ; clk          ; clk         ; 1.000        ; -0.083     ; 2.671      ;
; -1.759 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[3][2]                           ; clk          ; clk         ; 1.000        ; -0.083     ; 2.671      ;
; -1.759 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[3][3]                           ; clk          ; clk         ; 1.000        ; -0.083     ; 2.671      ;
; -1.759 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[3][4]                           ; clk          ; clk         ; 1.000        ; -0.083     ; 2.671      ;
; -1.759 ; rst_synch:iRST|rst_n_ff2 ; TourCmd:iTC|mv_indx[2]                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.673      ;
; -1.759 ; rst_synch:iRST|rst_n_ff2 ; TourCmd:iTC|mv_indx[3]                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.673      ;
; -1.759 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[3][5]                           ; clk          ; clk         ; 1.000        ; -0.083     ; 2.671      ;
; -1.759 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[3][6]                           ; clk          ; clk         ; 1.000        ; -0.083     ; 2.671      ;
; -1.759 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[3][7]                           ; clk          ; clk         ; 1.000        ; -0.083     ; 2.671      ;
; -1.448 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|sclk_div[0]                   ; clk          ; clk         ; 1.000        ; 0.240      ; 2.683      ;
; -1.448 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|sclk_div[1]                   ; clk          ; clk         ; 1.000        ; 0.240      ; 2.683      ;
; -1.448 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|sclk_div[2]                   ; clk          ; clk         ; 1.000        ; 0.240      ; 2.683      ;
; -1.448 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|sclk_div[3]                   ; clk          ; clk         ; 1.000        ; 0.240      ; 2.683      ;
; -1.448 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|done                          ; clk          ; clk         ; 1.000        ; 0.240      ; 2.683      ;
; -1.448 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|sclk_div[4]                   ; clk          ; clk         ; 1.000        ; 0.240      ; 2.683      ;
; -1.448 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|xx[0]                                     ; clk          ; clk         ; 1.000        ; 0.239      ; 2.682      ;
; -1.448 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|xx[1]                                     ; clk          ; clk         ; 1.000        ; 0.239      ; 2.682      ;
; -1.448 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|xx[2]                                     ; clk          ; clk         ; 1.000        ; 0.239      ; 2.682      ;
; -1.447 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|state.CAP_YAW_H                        ; clk          ; clk         ; 1.000        ; 0.241      ; 2.683      ;
; -1.447 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|state.INIT3                            ; clk          ; clk         ; 1.000        ; 0.241      ; 2.683      ;
; -1.447 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|yy[0]                                     ; clk          ; clk         ; 1.000        ; 0.239      ; 2.681      ;
; -1.447 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|yy[1]                                     ; clk          ; clk         ; 1.000        ; 0.239      ; 2.681      ;
; -1.447 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|yy[2]                                     ; clk          ; clk         ; 1.000        ; 0.239      ; 2.681      ;
; -1.447 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|baud_cnt[0]  ; clk          ; clk         ; 1.000        ; 0.236      ; 2.678      ;
; -1.447 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; 0.236      ; 2.678      ;
; -1.447 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; 0.236      ; 2.678      ;
; -1.447 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; 0.236      ; 2.678      ;
; -1.447 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; 0.236      ; 2.678      ;
; -1.447 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; 0.236      ; 2.678      ;
; -1.447 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|baud_cnt[7]  ; clk          ; clk         ; 1.000        ; 0.236      ; 2.678      ;
; -1.447 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; 0.236      ; 2.678      ;
; -1.447 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; 0.236      ; 2.678      ;
; -1.447 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|baud_cnt[10] ; clk          ; clk         ; 1.000        ; 0.236      ; 2.678      ;
; -1.447 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|baud_cnt[11] ; clk          ; clk         ; 1.000        ; 0.236      ; 2.678      ;
; -1.447 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; 0.236      ; 2.678      ;
; -1.441 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[8][7]                           ; clk          ; clk         ; 1.000        ; 0.256      ; 2.692      ;
; -1.441 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[6][2]                          ; clk          ; clk         ; 1.000        ; 0.255      ; 2.691      ;
; -1.441 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[10][2]                         ; clk          ; clk         ; 1.000        ; 0.255      ; 2.691      ;
; -1.441 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[10][3]                         ; clk          ; clk         ; 1.000        ; 0.255      ; 2.691      ;
; -1.441 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[7][3]                          ; clk          ; clk         ; 1.000        ; 0.254      ; 2.690      ;
; -1.441 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[7][5]                          ; clk          ; clk         ; 1.000        ; 0.254      ; 2.690      ;
; -1.441 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[10][5]                         ; clk          ; clk         ; 1.000        ; 0.255      ; 2.691      ;
; -1.441 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[6][4]                          ; clk          ; clk         ; 1.000        ; 0.255      ; 2.691      ;
; -1.441 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[10][4]                         ; clk          ; clk         ; 1.000        ; 0.255      ; 2.691      ;
; -1.441 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[6][0]                          ; clk          ; clk         ; 1.000        ; 0.255      ; 2.691      ;
; -1.441 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[10][0]                         ; clk          ; clk         ; 1.000        ; 0.255      ; 2.691      ;
; -1.441 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[10][1]                         ; clk          ; clk         ; 1.000        ; 0.255      ; 2.691      ;
; -1.441 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[6][1]                          ; clk          ; clk         ; 1.000        ; 0.255      ; 2.691      ;
; -1.441 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[10][7]                         ; clk          ; clk         ; 1.000        ; 0.255      ; 2.691      ;
; -1.441 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[6][7]                          ; clk          ; clk         ; 1.000        ; 0.255      ; 2.691      ;
+--------+--------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                                 ;
+-------+--------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.874 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[7][2]                               ; clk          ; clk         ; 0.000        ; 0.477      ; 2.508      ;
; 1.874 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[7][3]                               ; clk          ; clk         ; 0.000        ; 0.477      ; 2.508      ;
; 1.874 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[7][4]                               ; clk          ; clk         ; 0.000        ; 0.477      ; 2.508      ;
; 1.874 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[7][5]                               ; clk          ; clk         ; 0.000        ; 0.477      ; 2.508      ;
; 1.874 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[7][6]                               ; clk          ; clk         ; 0.000        ; 0.477      ; 2.508      ;
; 1.874 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[7][7]                               ; clk          ; clk         ; 0.000        ; 0.477      ; 2.508      ;
; 1.874 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|err_sat_ff[0]                                    ; clk          ; clk         ; 0.000        ; 0.486      ; 2.517      ;
; 1.874 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|err_sat_ff[1]                                    ; clk          ; clk         ; 0.000        ; 0.486      ; 2.517      ;
; 1.874 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|err_sat_ff[2]                                    ; clk          ; clk         ; 0.000        ; 0.486      ; 2.517      ;
; 1.874 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|err_sat_ff[3]                                    ; clk          ; clk         ; 0.000        ; 0.486      ; 2.517      ;
; 1.874 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|err_sat_ff[4]                                    ; clk          ; clk         ; 0.000        ; 0.486      ; 2.517      ;
; 1.874 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|err_sat_ff[5]                                    ; clk          ; clk         ; 0.000        ; 0.486      ; 2.517      ;
; 1.874 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|err_sat_ff[6]                                    ; clk          ; clk         ; 0.000        ; 0.486      ; 2.517      ;
; 1.874 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|err_sat_ff[7]                                    ; clk          ; clk         ; 0.000        ; 0.486      ; 2.517      ;
; 1.874 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|err_sat_ff[8]                                    ; clk          ; clk         ; 0.000        ; 0.486      ; 2.517      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; IR_intf:iIR|lftIR                                           ; clk          ; clk         ; 0.000        ; 0.466      ; 2.507      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; IR_intf:iIR|rghtIR                                          ; clk          ; clk         ; 0.000        ; 0.466      ; 2.507      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|state.IDLE                                    ; clk          ; clk         ; 0.000        ; 0.488      ; 2.529      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|state.INIT                                    ; clk          ; clk         ; 0.000        ; 0.488      ; 2.529      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|state.BACK_UP                                 ; clk          ; clk         ; 0.000        ; 0.488      ; 2.529      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|state.POSSIBLE                                ; clk          ; clk         ; 0.000        ; 0.488      ; 2.529      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[12][2]                             ; clk          ; clk         ; 0.000        ; 0.487      ; 2.528      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[13][2]                             ; clk          ; clk         ; 0.000        ; 0.484      ; 2.525      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[12][3]                             ; clk          ; clk         ; 0.000        ; 0.487      ; 2.528      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[13][3]                             ; clk          ; clk         ; 0.000        ; 0.484      ; 2.525      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[13][5]                             ; clk          ; clk         ; 0.000        ; 0.484      ; 2.525      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[12][5]                             ; clk          ; clk         ; 0.000        ; 0.487      ; 2.528      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[12][4]                             ; clk          ; clk         ; 0.000        ; 0.487      ; 2.528      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[13][4]                             ; clk          ; clk         ; 0.000        ; 0.484      ; 2.525      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[13][0]                             ; clk          ; clk         ; 0.000        ; 0.484      ; 2.525      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[12][0]                             ; clk          ; clk         ; 0.000        ; 0.487      ; 2.528      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[12][1]                             ; clk          ; clk         ; 0.000        ; 0.487      ; 2.528      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[13][1]                             ; clk          ; clk         ; 0.000        ; 0.484      ; 2.525      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[12][7]                             ; clk          ; clk         ; 0.000        ; 0.487      ; 2.528      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[13][7]                             ; clk          ; clk         ; 0.000        ; 0.484      ; 2.525      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[12][6]                             ; clk          ; clk         ; 0.000        ; 0.487      ; 2.528      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[13][6]                             ; clk          ; clk         ; 0.000        ; 0.484      ; 2.525      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[22][4]                             ; clk          ; clk         ; 0.000        ; 0.488      ; 2.529      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[22][5]                             ; clk          ; clk         ; 0.000        ; 0.488      ; 2.529      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[22][0]                             ; clk          ; clk         ; 0.000        ; 0.488      ; 2.529      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[22][1]                             ; clk          ; clk         ; 0.000        ; 0.488      ; 2.529      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[22][3]                             ; clk          ; clk         ; 0.000        ; 0.488      ; 2.529      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[22][2]                             ; clk          ; clk         ; 0.000        ; 0.488      ; 2.529      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[22][7]                             ; clk          ; clk         ; 0.000        ; 0.488      ; 2.529      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[22][6]                             ; clk          ; clk         ; 0.000        ; 0.488      ; 2.529      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[17][4]                             ; clk          ; clk         ; 0.000        ; 0.487      ; 2.528      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[17][5]                             ; clk          ; clk         ; 0.000        ; 0.487      ; 2.528      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[17][6]                             ; clk          ; clk         ; 0.000        ; 0.487      ; 2.528      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[17][7]                             ; clk          ; clk         ; 0.000        ; 0.487      ; 2.528      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[17][1]                             ; clk          ; clk         ; 0.000        ; 0.487      ; 2.528      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[17][0]                             ; clk          ; clk         ; 0.000        ; 0.487      ; 2.528      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[17][2]                             ; clk          ; clk         ; 0.000        ; 0.487      ; 2.528      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[17][3]                             ; clk          ; clk         ; 0.000        ; 0.487      ; 2.528      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|state.MAKE_MOVE                               ; clk          ; clk         ; 0.000        ; 0.488      ; 2.529      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|integrator[0]                                    ; clk          ; clk         ; 0.000        ; 0.477      ; 2.518      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|integrator[1]                                    ; clk          ; clk         ; 0.000        ; 0.477      ; 2.518      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|integrator[2]                                    ; clk          ; clk         ; 0.000        ; 0.477      ; 2.518      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|integrator[3]                                    ; clk          ; clk         ; 0.000        ; 0.477      ; 2.518      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|integrator[4]                                    ; clk          ; clk         ; 0.000        ; 0.477      ; 2.518      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|integrator[5]                                    ; clk          ; clk         ; 0.000        ; 0.477      ; 2.518      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|integrator[8]                                    ; clk          ; clk         ; 0.000        ; 0.477      ; 2.518      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|integrator[9]                                    ; clk          ; clk         ; 0.000        ; 0.477      ; 2.518      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|integrator[11]                                   ; clk          ; clk         ; 0.000        ; 0.477      ; 2.518      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|integrator[12]                                   ; clk          ; clk         ; 0.000        ; 0.477      ; 2.518      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|integrator[13]                                   ; clk          ; clk         ; 0.000        ; 0.477      ; 2.518      ;
; 1.884 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|integrator[6]                                    ; clk          ; clk         ; 0.000        ; 0.477      ; 2.518      ;
; 1.885 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|integrator[7]                                    ; clk          ; clk         ; 0.000        ; 0.477      ; 2.519      ;
; 1.885 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|integrator[10]                                   ; clk          ; clk         ; 0.000        ; 0.477      ; 2.519      ;
; 1.894 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[0]      ; clk          ; clk         ; 0.000        ; 0.473      ; 2.524      ;
; 1.894 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[6]      ; clk          ; clk         ; 0.000        ; 0.473      ; 2.524      ;
; 1.894 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[7]      ; clk          ; clk         ; 0.000        ; 0.473      ; 2.524      ;
; 1.894 ; rst_synch:iRST|rst_n_ff2 ; cmd_proc:iCMD|squares_to_count[0]                           ; clk          ; clk         ; 0.000        ; 0.478      ; 2.529      ;
; 1.894 ; rst_synch:iRST|rst_n_ff2 ; cmd_proc:iCMD|squares_to_count[1]                           ; clk          ; clk         ; 0.000        ; 0.478      ; 2.529      ;
; 1.894 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|frwrd_ZE[5]                                      ; clk          ; clk         ; 0.000        ; 0.469      ; 2.520      ;
; 1.894 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|frwrd_ZE[7]                                      ; clk          ; clk         ; 0.000        ; 0.469      ; 2.520      ;
; 1.894 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|frwrd_ZE[9]                                      ; clk          ; clk         ; 0.000        ; 0.469      ; 2.520      ;
; 1.895 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|inertial_integrator:iINT|smpl_cntr[1]      ; clk          ; clk         ; 0.000        ; 0.464      ; 2.516      ;
; 1.895 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|inertial_integrator:iINT|smpl_cntr[2]      ; clk          ; clk         ; 0.000        ; 0.464      ; 2.516      ;
; 1.895 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|inertial_integrator:iINT|smpl_cntr[3]      ; clk          ; clk         ; 0.000        ; 0.464      ; 2.516      ;
; 1.895 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|inertial_integrator:iINT|smpl_cntr[4]      ; clk          ; clk         ; 0.000        ; 0.464      ; 2.516      ;
; 1.895 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|inertial_integrator:iINT|smpl_cntr[5]      ; clk          ; clk         ; 0.000        ; 0.464      ; 2.516      ;
; 1.895 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|inertial_integrator:iINT|smpl_cntr[6]      ; clk          ; clk         ; 0.000        ; 0.464      ; 2.516      ;
; 1.895 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|inertial_integrator:iINT|smpl_cntr[7]      ; clk          ; clk         ; 0.000        ; 0.464      ; 2.516      ;
; 1.895 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|inertial_integrator:iINT|smpl_cntr[8]      ; clk          ; clk         ; 0.000        ; 0.464      ; 2.516      ;
; 1.895 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|inertial_integrator:iINT|smpl_cntr[9]      ; clk          ; clk         ; 0.000        ; 0.464      ; 2.516      ;
; 1.895 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|inertial_integrator:iINT|smpl_cntr[10]     ; clk          ; clk         ; 0.000        ; 0.464      ; 2.516      ;
; 1.895 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|inertial_integrator:iINT|smpl_cntr[11]     ; clk          ; clk         ; 0.000        ; 0.464      ; 2.516      ;
; 1.895 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|inertial_integrator:iINT|state.CALIBRATING ; clk          ; clk         ; 0.000        ; 0.463      ; 2.515      ;
; 1.895 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|inertial_integrator:iINT|smpl_cntr[0]      ; clk          ; clk         ; 0.000        ; 0.464      ; 2.516      ;
; 1.895 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|inertial_integrator:iINT|vld_ff2           ; clk          ; clk         ; 0.000        ; 0.463      ; 2.515      ;
; 1.895 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|inertial_integrator:iINT|state.RUNNING     ; clk          ; clk         ; 0.000        ; 0.463      ; 2.515      ;
; 1.895 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|inertial_integrator:iINT|yaw_int[8]        ; clk          ; clk         ; 0.000        ; 0.462      ; 2.514      ;
; 1.895 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|inertial_integrator:iINT|yaw_int[5]        ; clk          ; clk         ; 0.000        ; 0.462      ; 2.514      ;
; 1.895 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|inertial_integrator:iINT|yaw_int[1]        ; clk          ; clk         ; 0.000        ; 0.462      ; 2.514      ;
; 1.895 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|inertial_integrator:iINT|yaw_int[0]        ; clk          ; clk         ; 0.000        ; 0.462      ; 2.514      ;
; 1.895 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|inertial_integrator:iINT|rdy               ; clk          ; clk         ; 0.000        ; 0.463      ; 2.515      ;
; 1.895 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|err_vld_ff                                       ; clk          ; clk         ; 0.000        ; 0.463      ; 2.515      ;
; 1.895 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|frwrd_ZE[6]                                      ; clk          ; clk         ; 0.000        ; 0.468      ; 2.520      ;
; 1.895 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|frwrd_ZE[8]                                      ; clk          ; clk         ; 0.000        ; 0.468      ; 2.520      ;
; 1.895 ; rst_synch:iRST|rst_n_ff2 ; MtrDrv:iMTR|PWM:jDUT|PWM_sig                                ; clk          ; clk         ; 0.000        ; 0.469      ; 2.521      ;
+-------+--------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 134.55 MHz ; 134.55 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -6.432 ; -2940.023         ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.288 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -1.464 ; -920.065             ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.674 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -855.000                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                              ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -6.432 ; TourLogic:iTL|move_num[3]      ; TourLogic:iTL|yy[2]            ; clk          ; clk         ; 1.000        ; 0.214      ; 7.641      ;
; -6.429 ; TourLogic:iTL|move_num[2]      ; TourLogic:iTL|yy[2]            ; clk          ; clk         ; 1.000        ; 0.214      ; 7.638      ;
; -6.418 ; TourLogic:iTL|move_num[0]      ; TourLogic:iTL|xx[0]            ; clk          ; clk         ; 1.000        ; -0.084     ; 7.329      ;
; -6.418 ; TourLogic:iTL|move_num[0]      ; TourLogic:iTL|xx[1]            ; clk          ; clk         ; 1.000        ; -0.084     ; 7.329      ;
; -6.418 ; TourLogic:iTL|move_num[0]      ; TourLogic:iTL|xx[2]            ; clk          ; clk         ; 1.000        ; -0.084     ; 7.329      ;
; -6.417 ; TourLogic:iTL|move_num[0]      ; TourLogic:iTL|move_num[4]      ; clk          ; clk         ; 1.000        ; -0.354     ; 7.058      ;
; -6.405 ; TourLogic:iTL|last_move[4][2]  ; TourLogic:iTL|xx[0]            ; clk          ; clk         ; 1.000        ; -0.087     ; 7.313      ;
; -6.405 ; TourLogic:iTL|last_move[4][2]  ; TourLogic:iTL|xx[2]            ; clk          ; clk         ; 1.000        ; -0.087     ; 7.313      ;
; -6.405 ; TourLogic:iTL|last_move[4][2]  ; TourLogic:iTL|xx[1]            ; clk          ; clk         ; 1.000        ; -0.087     ; 7.313      ;
; -6.393 ; TourCmd:iTC|mv_indx[1]         ; TourLogic:iTL|board[3][0]      ; clk          ; clk         ; 1.000        ; -0.077     ; 7.311      ;
; -6.392 ; TourCmd:iTC|mv_indx[1]         ; TourLogic:iTL|board[3][3]      ; clk          ; clk         ; 1.000        ; -0.077     ; 7.310      ;
; -6.384 ; TourLogic:iTL|move_num[0]      ; TourLogic:iTL|last_move[15][7] ; clk          ; clk         ; 1.000        ; -0.092     ; 7.287      ;
; -6.382 ; TourLogic:iTL|move_num[0]      ; TourLogic:iTL|last_move[0][0]  ; clk          ; clk         ; 1.000        ; -0.097     ; 7.280      ;
; -6.373 ; TourCmd:iTC|mv_indx[1]         ; TourLogic:iTL|board[1][3]      ; clk          ; clk         ; 1.000        ; -0.077     ; 7.291      ;
; -6.368 ; TourCmd:iTC|mv_indx[3]         ; TourLogic:iTL|board[1][3]      ; clk          ; clk         ; 1.000        ; 0.249      ; 7.612      ;
; -6.360 ; TourCmd:iTC|mv_indx[3]         ; TourLogic:iTL|board[3][0]      ; clk          ; clk         ; 1.000        ; 0.249      ; 7.604      ;
; -6.359 ; TourCmd:iTC|mv_indx[3]         ; TourLogic:iTL|board[3][3]      ; clk          ; clk         ; 1.000        ; 0.249      ; 7.603      ;
; -6.351 ; TourCmd:iTC|mv_indx[1]         ; TourLogic:iTL|board[3][2]      ; clk          ; clk         ; 1.000        ; -0.077     ; 7.269      ;
; -6.350 ; TourCmd:iTC|mv_indx[2]         ; TourLogic:iTL|board[3][0]      ; clk          ; clk         ; 1.000        ; 0.249      ; 7.594      ;
; -6.350 ; TourLogic:iTL|move_try[0]      ; TourLogic:iTL|xx[0]            ; clk          ; clk         ; 1.000        ; 0.230      ; 7.575      ;
; -6.350 ; TourLogic:iTL|move_try[0]      ; TourLogic:iTL|xx[1]            ; clk          ; clk         ; 1.000        ; 0.230      ; 7.575      ;
; -6.350 ; TourLogic:iTL|move_try[0]      ; TourLogic:iTL|xx[2]            ; clk          ; clk         ; 1.000        ; 0.230      ; 7.575      ;
; -6.349 ; TourCmd:iTC|mv_indx[2]         ; TourLogic:iTL|board[3][3]      ; clk          ; clk         ; 1.000        ; 0.249      ; 7.593      ;
; -6.344 ; TourLogic:iTL|move_try[7]      ; TourLogic:iTL|xx[0]            ; clk          ; clk         ; 1.000        ; -0.098     ; 7.241      ;
; -6.344 ; TourLogic:iTL|move_try[7]      ; TourLogic:iTL|xx[1]            ; clk          ; clk         ; 1.000        ; -0.098     ; 7.241      ;
; -6.344 ; TourLogic:iTL|move_try[7]      ; TourLogic:iTL|xx[2]            ; clk          ; clk         ; 1.000        ; -0.098     ; 7.241      ;
; -6.340 ; TourCmd:iTC|mv_indx[2]         ; TourLogic:iTL|board[1][3]      ; clk          ; clk         ; 1.000        ; 0.249      ; 7.584      ;
; -6.340 ; TourLogic:iTL|move_num[1]      ; TourLogic:iTL|yy[2]            ; clk          ; clk         ; 1.000        ; -0.084     ; 7.251      ;
; -6.339 ; TourLogic:iTL|move_try[1]      ; TourLogic:iTL|xx[0]            ; clk          ; clk         ; 1.000        ; 0.231      ; 7.565      ;
; -6.339 ; TourLogic:iTL|move_try[1]      ; TourLogic:iTL|xx[1]            ; clk          ; clk         ; 1.000        ; 0.231      ; 7.565      ;
; -6.339 ; TourLogic:iTL|move_try[1]      ; TourLogic:iTL|xx[2]            ; clk          ; clk         ; 1.000        ; 0.231      ; 7.565      ;
; -6.338 ; TourLogic:iTL|move_num[3]      ; TourLogic:iTL|yy[1]            ; clk          ; clk         ; 1.000        ; 0.214      ; 7.547      ;
; -6.335 ; TourLogic:iTL|move_try[3]      ; TourLogic:iTL|xx[0]            ; clk          ; clk         ; 1.000        ; -0.098     ; 7.232      ;
; -6.335 ; TourLogic:iTL|move_try[3]      ; TourLogic:iTL|xx[1]            ; clk          ; clk         ; 1.000        ; -0.098     ; 7.232      ;
; -6.335 ; TourLogic:iTL|move_try[3]      ; TourLogic:iTL|xx[2]            ; clk          ; clk         ; 1.000        ; -0.098     ; 7.232      ;
; -6.335 ; TourLogic:iTL|move_num[2]      ; TourLogic:iTL|yy[1]            ; clk          ; clk         ; 1.000        ; 0.214      ; 7.544      ;
; -6.334 ; TourCmd:iTC|mv_indx[1]         ; TourLogic:iTL|board[2][3]      ; clk          ; clk         ; 1.000        ; -0.077     ; 7.252      ;
; -6.334 ; TourLogic:iTL|move_num[0]      ; TourLogic:iTL|last_move[0][1]  ; clk          ; clk         ; 1.000        ; -0.095     ; 7.234      ;
; -6.333 ; TourLogic:iTL|last_move[0][4]  ; TourLogic:iTL|board[3][0]      ; clk          ; clk         ; 1.000        ; -0.088     ; 7.240      ;
; -6.333 ; TourLogic:iTL|move_num[0]      ; TourLogic:iTL|move_num[3]      ; clk          ; clk         ; 1.000        ; -0.354     ; 6.974      ;
; -6.332 ; TourLogic:iTL|last_move[0][4]  ; TourLogic:iTL|board[3][3]      ; clk          ; clk         ; 1.000        ; -0.088     ; 7.239      ;
; -6.318 ; TourCmd:iTC|mv_indx[3]         ; TourLogic:iTL|board[3][2]      ; clk          ; clk         ; 1.000        ; 0.249      ; 7.562      ;
; -6.317 ; TourLogic:iTL|move_num[0]      ; TourLogic:iTL|move_num[2]      ; clk          ; clk         ; 1.000        ; -0.354     ; 6.958      ;
; -6.315 ; TourLogic:iTL|last_move[19][3] ; TourLogic:iTL|board[3][0]      ; clk          ; clk         ; 1.000        ; -0.058     ; 7.252      ;
; -6.315 ; TourLogic:iTL|move_num[1]      ; TourLogic:iTL|xx[0]            ; clk          ; clk         ; 1.000        ; -0.084     ; 7.226      ;
; -6.315 ; TourLogic:iTL|move_num[1]      ; TourLogic:iTL|xx[1]            ; clk          ; clk         ; 1.000        ; -0.084     ; 7.226      ;
; -6.315 ; TourLogic:iTL|move_num[1]      ; TourLogic:iTL|xx[2]            ; clk          ; clk         ; 1.000        ; -0.084     ; 7.226      ;
; -6.314 ; TourLogic:iTL|last_move[19][3] ; TourLogic:iTL|board[3][3]      ; clk          ; clk         ; 1.000        ; -0.058     ; 7.251      ;
; -6.313 ; TourLogic:iTL|last_move[0][4]  ; TourLogic:iTL|board[1][3]      ; clk          ; clk         ; 1.000        ; -0.088     ; 7.220      ;
; -6.308 ; TourCmd:iTC|mv_indx[2]         ; TourLogic:iTL|board[3][2]      ; clk          ; clk         ; 1.000        ; 0.249      ; 7.552      ;
; -6.306 ; TourCmd:iTC|mv_indx[1]         ; TourLogic:iTL|board[1][4]      ; clk          ; clk         ; 1.000        ; -0.078     ; 7.223      ;
; -6.301 ; TourCmd:iTC|mv_indx[3]         ; TourLogic:iTL|board[2][3]      ; clk          ; clk         ; 1.000        ; 0.249      ; 7.545      ;
; -6.300 ; TourLogic:iTL|move_num[0]      ; TourLogic:iTL|board[3][0]      ; clk          ; clk         ; 1.000        ; -0.053     ; 7.242      ;
; -6.296 ; TourLogic:iTL|move_num[4]      ; TourLogic:iTL|yy[2]            ; clk          ; clk         ; 1.000        ; 0.214      ; 7.505      ;
; -6.295 ; TourLogic:iTL|last_move[19][3] ; TourLogic:iTL|board[1][3]      ; clk          ; clk         ; 1.000        ; -0.058     ; 7.232      ;
; -6.293 ; TourLogic:iTL|move_num[0]      ; TourLogic:iTL|board[2][0]      ; clk          ; clk         ; 1.000        ; -0.053     ; 7.235      ;
; -6.292 ; TourLogic:iTL|move_try[6]      ; TourLogic:iTL|xx[0]            ; clk          ; clk         ; 1.000        ; -0.098     ; 7.189      ;
; -6.292 ; TourLogic:iTL|move_try[6]      ; TourLogic:iTL|xx[1]            ; clk          ; clk         ; 1.000        ; -0.098     ; 7.189      ;
; -6.292 ; TourLogic:iTL|move_try[6]      ; TourLogic:iTL|xx[2]            ; clk          ; clk         ; 1.000        ; -0.098     ; 7.189      ;
; -6.291 ; TourLogic:iTL|last_move[0][4]  ; TourLogic:iTL|board[3][2]      ; clk          ; clk         ; 1.000        ; -0.088     ; 7.198      ;
; -6.291 ; TourCmd:iTC|mv_indx[2]         ; TourLogic:iTL|board[2][3]      ; clk          ; clk         ; 1.000        ; 0.249      ; 7.535      ;
; -6.289 ; TourLogic:iTL|move_try[0]      ; TourLogic:iTL|last_move[15][7] ; clk          ; clk         ; 1.000        ; 0.222      ; 7.506      ;
; -6.287 ; TourLogic:iTL|move_try[0]      ; TourLogic:iTL|last_move[0][0]  ; clk          ; clk         ; 1.000        ; 0.217      ; 7.499      ;
; -6.285 ; TourLogic:iTL|last_move[21][5] ; TourLogic:iTL|yy[2]            ; clk          ; clk         ; 1.000        ; -0.094     ; 7.186      ;
; -6.283 ; TourLogic:iTL|last_move[4][2]  ; TourLogic:iTL|move_num[2]      ; clk          ; clk         ; 1.000        ; -0.357     ; 6.921      ;
; -6.283 ; TourLogic:iTL|last_move[4][2]  ; TourLogic:iTL|move_num[3]      ; clk          ; clk         ; 1.000        ; -0.357     ; 6.921      ;
; -6.283 ; TourLogic:iTL|last_move[4][2]  ; TourLogic:iTL|move_num[4]      ; clk          ; clk         ; 1.000        ; -0.357     ; 6.921      ;
; -6.283 ; TourLogic:iTL|move_try[7]      ; TourLogic:iTL|last_move[15][7] ; clk          ; clk         ; 1.000        ; -0.106     ; 7.172      ;
; -6.281 ; TourLogic:iTL|move_try[7]      ; TourLogic:iTL|last_move[0][0]  ; clk          ; clk         ; 1.000        ; -0.111     ; 7.165      ;
; -6.280 ; TourCmd:iTC|mv_indx[1]         ; TourLogic:iTL|board[1][2]      ; clk          ; clk         ; 1.000        ; -0.077     ; 7.198      ;
; -6.278 ; TourLogic:iTL|move_try[1]      ; TourLogic:iTL|last_move[15][7] ; clk          ; clk         ; 1.000        ; 0.223      ; 7.496      ;
; -6.276 ; TourLogic:iTL|move_try[1]      ; TourLogic:iTL|last_move[0][0]  ; clk          ; clk         ; 1.000        ; 0.218      ; 7.489      ;
; -6.274 ; TourLogic:iTL|last_move[0][4]  ; TourLogic:iTL|board[2][3]      ; clk          ; clk         ; 1.000        ; -0.088     ; 7.181      ;
; -6.274 ; TourLogic:iTL|move_try[3]      ; TourLogic:iTL|last_move[15][7] ; clk          ; clk         ; 1.000        ; -0.106     ; 7.163      ;
; -6.273 ; TourLogic:iTL|last_move[19][3] ; TourLogic:iTL|board[3][2]      ; clk          ; clk         ; 1.000        ; -0.058     ; 7.210      ;
; -6.273 ; TourCmd:iTC|mv_indx[3]         ; TourLogic:iTL|board[1][4]      ; clk          ; clk         ; 1.000        ; 0.248      ; 7.516      ;
; -6.272 ; TourLogic:iTL|move_try[3]      ; TourLogic:iTL|last_move[0][0]  ; clk          ; clk         ; 1.000        ; -0.111     ; 7.156      ;
; -6.271 ; TourLogic:iTL|last_move[4][2]  ; TourLogic:iTL|move_try[5]      ; clk          ; clk         ; 1.000        ; -0.373     ; 6.893      ;
; -6.270 ; TourLogic:iTL|last_move[8][7]  ; TourLogic:iTL|yy[2]            ; clk          ; clk         ; 1.000        ; -0.081     ; 7.184      ;
; -6.267 ; TourLogic:iTL|last_move[22][4] ; TourLogic:iTL|board[3][0]      ; clk          ; clk         ; 1.000        ; -0.072     ; 7.190      ;
; -6.266 ; TourLogic:iTL|last_move[22][4] ; TourLogic:iTL|board[3][3]      ; clk          ; clk         ; 1.000        ; -0.072     ; 7.189      ;
; -6.264 ; TourCmd:iTC|mv_indx[0]         ; TourLogic:iTL|board[3][0]      ; clk          ; clk         ; 1.000        ; -0.080     ; 7.179      ;
; -6.263 ; TourCmd:iTC|mv_indx[2]         ; TourLogic:iTL|board[1][4]      ; clk          ; clk         ; 1.000        ; 0.248      ; 7.506      ;
; -6.263 ; TourCmd:iTC|mv_indx[0]         ; TourLogic:iTL|board[3][3]      ; clk          ; clk         ; 1.000        ; -0.080     ; 7.178      ;
; -6.261 ; TourCmd:iTC|mv_indx[1]         ; TourLogic:iTL|board[3][4]      ; clk          ; clk         ; 1.000        ; -0.078     ; 7.178      ;
; -6.256 ; TourLogic:iTL|last_move[19][3] ; TourLogic:iTL|board[2][3]      ; clk          ; clk         ; 1.000        ; -0.058     ; 7.193      ;
; -6.256 ; TourLogic:iTL|move_num[0]      ; TourLogic:iTL|yy[2]            ; clk          ; clk         ; 1.000        ; -0.084     ; 7.167      ;
; -6.256 ; TourLogic:iTL|move_num[0]      ; TourLogic:iTL|yy[1]            ; clk          ; clk         ; 1.000        ; -0.084     ; 7.167      ;
; -6.256 ; TourLogic:iTL|move_num[0]      ; TourLogic:iTL|yy[0]            ; clk          ; clk         ; 1.000        ; -0.084     ; 7.167      ;
; -6.249 ; TourCmd:iTC|mv_indx[0]         ; TourLogic:iTL|board[1][3]      ; clk          ; clk         ; 1.000        ; -0.080     ; 7.164      ;
; -6.248 ; TourLogic:iTL|last_move[15][6] ; TourLogic:iTL|yy[2]            ; clk          ; clk         ; 1.000        ; -0.118     ; 7.125      ;
; -6.247 ; TourCmd:iTC|mv_indx[1]         ; TourLogic:iTL|board[2][2]      ; clk          ; clk         ; 1.000        ; -0.077     ; 7.165      ;
; -6.247 ; TourLogic:iTL|last_move[22][4] ; TourLogic:iTL|board[1][3]      ; clk          ; clk         ; 1.000        ; -0.072     ; 7.170      ;
; -6.247 ; TourCmd:iTC|mv_indx[3]         ; TourLogic:iTL|board[1][2]      ; clk          ; clk         ; 1.000        ; 0.249      ; 7.491      ;
; -6.246 ; TourLogic:iTL|last_move[0][4]  ; TourLogic:iTL|board[1][4]      ; clk          ; clk         ; 1.000        ; -0.089     ; 7.152      ;
; -6.246 ; TourLogic:iTL|move_num[1]      ; TourLogic:iTL|yy[1]            ; clk          ; clk         ; 1.000        ; -0.084     ; 7.157      ;
; -6.245 ; TourLogic:iTL|last_move[8][4]  ; TourLogic:iTL|yy[2]            ; clk          ; clk         ; 1.000        ; -0.115     ; 7.125      ;
; -6.244 ; TourLogic:iTL|last_move[5][7]  ; TourLogic:iTL|yy[2]            ; clk          ; clk         ; 1.000        ; -0.117     ; 7.122      ;
; -6.243 ; TourLogic:iTL|last_move[4][2]  ; TourLogic:iTL|yy[0]            ; clk          ; clk         ; 1.000        ; -0.087     ; 7.151      ;
; -6.243 ; TourLogic:iTL|last_move[4][2]  ; TourLogic:iTL|yy[1]            ; clk          ; clk         ; 1.000        ; -0.087     ; 7.151      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                        ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.288 ; PID:iCNTRL|prev_err2[9]                                     ; PID:iCNTRL|prev_err3[9]                                     ; clk          ; clk         ; 0.000        ; 0.383      ; 0.815      ;
; 0.293 ; PID:iCNTRL|prev_err2[0]                                     ; PID:iCNTRL|prev_err3[0]                                     ; clk          ; clk         ; 0.000        ; 0.383      ; 0.820      ;
; 0.297 ; TourLogic:iTL|state.IDLE                                    ; TourLogic:iTL|state.IDLE                                    ; clk          ; clk         ; 0.000        ; 0.070      ; 0.511      ;
; 0.297 ; TourLogic:iTL|state.BACK_UP                                 ; TourLogic:iTL|state.BACK_UP                                 ; clk          ; clk         ; 0.000        ; 0.070      ; 0.511      ;
; 0.297 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[0]      ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[0]      ; clk          ; clk         ; 0.000        ; 0.070      ; 0.511      ;
; 0.297 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[6]      ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[6]      ; clk          ; clk         ; 0.000        ; 0.070      ; 0.511      ;
; 0.297 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[7]      ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[7]      ; clk          ; clk         ; 0.000        ; 0.070      ; 0.511      ;
; 0.298 ; sponge:ISPNG|state.note1                                    ; sponge:ISPNG|state.note1                                    ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; sponge:ISPNG|state.IDLE                                     ; sponge:ISPNG|state.IDLE                                     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|bit_cnt[1]       ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|bit_cnt[1]       ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|bit_cnt[0]       ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|bit_cnt[0]       ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|bit_cnt[2]       ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|bit_cnt[2]       ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|bit_cnt[3]       ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|bit_cnt[3]       ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|state            ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|state            ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; cmd_proc:iCMD|state.IDLE                                    ; cmd_proc:iCMD|state.IDLE                                    ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; inert_intf:iNEMO|inertial_integrator:iINT|state.RUNNING     ; inert_intf:iNEMO|inertial_integrator:iINT|state.RUNNING     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; cmd_proc:iCMD|state.MOV_CMD                                 ; cmd_proc:iCMD|state.MOV_CMD                                 ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; cmd_proc:iCMD|state.RAMP_UP                                 ; cmd_proc:iCMD|state.RAMP_UP                                 ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; cmd_proc:iCMD|state.RAMP_DOWN                               ; cmd_proc:iCMD|state.RAMP_DOWN                               ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; cmd_proc:iCMD|state.CAL                                     ; cmd_proc:iCMD|state.CAL                                     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; cmd_proc:iCMD|counted_lines[1]                              ; cmd_proc:iCMD|counted_lines[1]                              ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; cmd_proc:iCMD|counted_lines[2]                              ; cmd_proc:iCMD|counted_lines[2]                              ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; cmd_proc:iCMD|counted_lines[3]                              ; cmd_proc:iCMD|counted_lines[3]                              ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; TourLogic:iTL|board[3][3]                                   ; TourLogic:iTL|board[3][3]                                   ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; TourLogic:iTL|board[3][4]                                   ; TourLogic:iTL|board[3][4]                                   ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; TourLogic:iTL|board[2][4]                                   ; TourLogic:iTL|board[2][4]                                   ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; TourLogic:iTL|board[2][3]                                   ; TourLogic:iTL|board[2][3]                                   ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; TourLogic:iTL|board[1][3]                                   ; TourLogic:iTL|board[1][3]                                   ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; TourLogic:iTL|board[1][4]                                   ; TourLogic:iTL|board[1][4]                                   ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; TourLogic:iTL|board[4][3]                                   ; TourLogic:iTL|board[4][3]                                   ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; TourLogic:iTL|board[4][4]                                   ; TourLogic:iTL|board[4][4]                                   ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; IR_intf:iIR|cntrIR                                          ; IR_intf:iIR|cntrIR                                          ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; inert_intf:iNEMO|state.CAP_YAW_L                            ; inert_intf:iNEMO|state.CAP_YAW_L                            ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; inert_intf:iNEMO|state.INIT1                                ; inert_intf:iNEMO|state.INIT1                                ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; inert_intf:iNEMO|state.INT_ff2_WAIT                         ; inert_intf:iNEMO|state.INT_ff2_WAIT                         ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; inert_intf:iNEMO|state.INIT2                                ; inert_intf:iNEMO|state.INIT2                                ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.299 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|tx_shft_reg[0]   ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|tx_shft_reg[0]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|tx_shft_reg[8]   ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|tx_shft_reg[8]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; UART_wrapper:iWRAP|cmd_rdy                                  ; UART_wrapper:iWRAP|cmd_rdy                                  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; TourCmd:iTC|state.HR_MOVE                                   ; TourCmd:iTC|state.HR_MOVE                                   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; TourCmd:iTC|state.HOLD_HR                                   ; TourCmd:iTC|state.HOLD_HR                                   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; TourCmd:iTC|state.VT_MOVE                                   ; TourCmd:iTC|state.VT_MOVE                                   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; TourLogic:iTL|board[3][0]                                   ; TourLogic:iTL|board[3][0]                                   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; TourLogic:iTL|board[3][2]                                   ; TourLogic:iTL|board[3][2]                                   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; TourLogic:iTL|board[2][0]                                   ; TourLogic:iTL|board[2][0]                                   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; TourLogic:iTL|board[2][2]                                   ; TourLogic:iTL|board[2][2]                                   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; TourLogic:iTL|board[1][0]                                   ; TourLogic:iTL|board[1][0]                                   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; TourLogic:iTL|board[1][2]                                   ; TourLogic:iTL|board[1][2]                                   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; TourLogic:iTL|board[4][0]                                   ; TourLogic:iTL|board[4][0]                                   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; TourLogic:iTL|board[4][2]                                   ; TourLogic:iTL|board[4][2]                                   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; TourCmd:iTC|state.IDLE                                      ; TourCmd:iTC|state.IDLE                                      ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; UART_wrapper:iWRAP|state                                    ; UART_wrapper:iWRAP|state                                    ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|bit_cnt[3]       ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|bit_cnt[3]       ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|state            ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|state            ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|bit_cnt[2]       ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|bit_cnt[2]       ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|bit_cnt[1]       ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|bit_cnt[1]       ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|bit_cnt[0]       ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|bit_cnt[0]       ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.300 ; inert_intf:iNEMO|spi:ispi|done                              ; inert_intf:iNEMO|spi:ispi|done                              ; clk          ; clk         ; 0.000        ; 0.067      ; 0.511      ;
; 0.306 ; inert_intf:iNEMO|inertial_integrator:iINT|state.CALIBRATING ; inert_intf:iNEMO|inertial_integrator:iINT|state.CALIBRATING ; clk          ; clk         ; 0.000        ; 0.069      ; 0.519      ;
; 0.306 ; cmd_proc:iCMD|counted_lines[0]                              ; cmd_proc:iCMD|counted_lines[0]                              ; clk          ; clk         ; 0.000        ; 0.069      ; 0.519      ;
; 0.307 ; IR_intf:iIR|smpl_tmr[0]                                     ; IR_intf:iIR|smpl_tmr[0]                                     ; clk          ; clk         ; 0.000        ; 0.068      ; 0.519      ;
; 0.311 ; TourLogic:iTL|move_try[0]                                   ; TourLogic:iTL|move_try[0]                                   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; inert_intf:iNEMO|spi:ispi|ss_n                              ; inert_intf:iNEMO|spi:ispi|ss_n                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[1]      ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[1]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[3]      ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[3]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[5]      ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[5]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[9]      ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[9]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[11]     ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[11]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; inert_intf:iNEMO|spi:ispi|state.IDLE                        ; inert_intf:iNEMO|spi:ispi|state.IDLE                        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; inert_intf:iNEMO|spi:ispi|state.TRANSMITTING                ; inert_intf:iNEMO|spi:ispi|state.TRANSMITTING                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; inert_intf:iNEMO|spi:ispi|state.BACK_PORCH                  ; inert_intf:iNEMO|spi:ispi|state.BACK_PORCH                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.322 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|baud_cnt[11]     ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|baud_cnt[11]     ; clk          ; clk         ; 0.000        ; 0.067      ; 0.533      ;
; 0.324 ; IR_intf:iIR|blanking_timer[16]                              ; IR_intf:iIR|blanking_timer[16]                              ; clk          ; clk         ; 0.000        ; 0.068      ; 0.536      ;
; 0.326 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|rx_shift_reg[8]  ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|rx_shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.539      ;
; 0.329 ; inert_intf:iNEMO|INT_ff2                                    ; inert_intf:iNEMO|state.INT_ff2_WAIT                         ; clk          ; clk         ; 0.000        ; 0.069      ; 0.542      ;
; 0.333 ; IR_intf:iIR|smpl_tmr[15]                                    ; IR_intf:iIR|smpl_tmr[15]                                    ; clk          ; clk         ; 0.000        ; 0.068      ; 0.545      ;
; 0.335 ; sponge:ISPNG|durtn_cntr[23]                                 ; sponge:ISPNG|durtn_cntr[23]                                 ; clk          ; clk         ; 0.000        ; 0.068      ; 0.547      ;
; 0.340 ; inert_intf:iNEMO|spi:ispi|shift_reg[9]                      ; inert_intf:iNEMO|spi:ispi|shift_reg[10]                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; inert_intf:iNEMO|spi:ispi|shift_reg[8]                      ; inert_intf:iNEMO|spi:ispi|shift_reg[9]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|bit_cnt[0]       ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|bit_cnt[1]       ; clk          ; clk         ; 0.000        ; 0.068      ; 0.552      ;
; 0.341 ; inert_intf:iNEMO|spi:ispi|shift_reg[14]                     ; inert_intf:iNEMO|spi:ispi|shift_reg[15]                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.540      ;
; 0.342 ; inert_intf:iNEMO|spi:ispi|bit_cntr[4]                       ; inert_intf:iNEMO|spi:ispi|bit_cntr[4]                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.541      ;
; 0.345 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|state            ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|bit_cnt[0]       ; clk          ; clk         ; 0.000        ; 0.068      ; 0.557      ;
; 0.347 ; inert_intf:iNEMO|spi:ispi|sclk_div[4]                       ; inert_intf:iNEMO|spi:ispi|sclk_div[4]                       ; clk          ; clk         ; 0.000        ; 0.067      ; 0.558      ;
; 0.348 ; TourLogic:iTL|state.INIT                                    ; TourLogic:iTL|state.POSSIBLE                                ; clk          ; clk         ; 0.000        ; 0.070      ; 0.562      ;
; 0.350 ; TourCmd:iTC|state.HOLD_VT                                   ; TourCmd:iTC|state.HR_MOVE                                   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.562      ;
; 0.356 ; inert_intf:iNEMO|spi:ispi|shift_reg[7]                      ; inert_intf:iNEMO|spi:ispi|shift_reg[8]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.555      ;
; 0.357 ; inert_intf:iNEMO|spi:ispi|shift_reg[5]                      ; inert_intf:iNEMO|spi:ispi|shift_reg[6]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.556      ;
; 0.359 ; TourLogic:iTL|move_try[5]                                   ; TourLogic:iTL|move_try[6]                                   ; clk          ; clk         ; 0.000        ; 0.384      ; 0.887      ;
; 0.369 ; inert_intf:iNEMO|inertial_integrator:iINT|yaw_int[4]        ; inert_intf:iNEMO|inertial_integrator:iINT|yaw_off[4]        ; clk          ; clk         ; 0.000        ; 0.043      ; 0.556      ;
; 0.369 ; inert_intf:iNEMO|inertial_integrator:iINT|yaw_int[10]       ; inert_intf:iNEMO|inertial_integrator:iINT|yaw_off[10]       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.556      ;
; 0.369 ; inert_intf:iNEMO|inertial_integrator:iINT|yaw_int[11]       ; inert_intf:iNEMO|inertial_integrator:iINT|yaw_off[11]       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.556      ;
; 0.371 ; TourLogic:iTL|move_num[4]                                   ; TourLogic:iTL|move_num[4]                                   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.571      ;
; 0.388 ; inert_intf:iNEMO|spi:ispi|state.IDLE                        ; inert_intf:iNEMO|spi:ispi|ss_n                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.587      ;
; 0.396 ; inert_intf:iNEMO|spi:ispi|state.IDLE                        ; inert_intf:iNEMO|spi:ispi|shift_reg[3]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.595      ;
; 0.405 ; TourLogic:iTL|move_try[2]                                   ; TourLogic:iTL|move_try[3]                                   ; clk          ; clk         ; 0.000        ; 0.384      ; 0.933      ;
; 0.444 ; inert_intf:iNEMO|spi:ispi|shift_reg[3]                      ; inert_intf:iNEMO|store_yawH[3]                              ; clk          ; clk         ; 0.000        ; 0.389      ; 0.977      ;
; 0.445 ; TourLogic:iTL|state.IDLE                                    ; TourLogic:iTL|state.INIT                                    ; clk          ; clk         ; 0.000        ; 0.070      ; 0.659      ;
; 0.450 ; TourCmd:iTC|state.VT_MOVE                                   ; TourCmd:iTC|state.HOLD_VT                                   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.662      ;
; 0.451 ; TourCmd:iTC|mv_indx[3]                                      ; TourCmd:iTC|mv_indx[4]                                      ; clk          ; clk         ; 0.000        ; 0.381      ; 0.976      ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                              ;
+--------+--------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.464 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.387      ;
; -1.464 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.387      ;
; -1.464 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.387      ;
; -1.464 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.387      ;
; -1.464 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.387      ;
; -1.464 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.387      ;
; -1.464 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.387      ;
; -1.464 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.387      ;
; -1.464 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.387      ;
; -1.464 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|inertial_integrator:iINT|vld_ff1       ; clk          ; clk         ; 1.000        ; -0.076     ; 2.383      ;
; -1.464 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|shift_reg[5]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.387      ;
; -1.464 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|shift_reg[6]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.387      ;
; -1.464 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|shift_reg[7]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.387      ;
; -1.464 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|move_try[0]                               ; clk          ; clk         ; 1.000        ; -0.073     ; 2.386      ;
; -1.464 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|shift_reg[8]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.387      ;
; -1.464 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|shift_reg[9]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.387      ;
; -1.464 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|shift_reg[10]                 ; clk          ; clk         ; 1.000        ; -0.072     ; 2.387      ;
; -1.464 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|shift_reg[11]                 ; clk          ; clk         ; 1.000        ; -0.072     ; 2.387      ;
; -1.464 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|shift_reg[12]                 ; clk          ; clk         ; 1.000        ; -0.072     ; 2.387      ;
; -1.464 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|shift_reg[13]                 ; clk          ; clk         ; 1.000        ; -0.072     ; 2.387      ;
; -1.464 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|shift_reg[14]                 ; clk          ; clk         ; 1.000        ; -0.072     ; 2.387      ;
; -1.464 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|shift_reg[15]                 ; clk          ; clk         ; 1.000        ; -0.072     ; 2.387      ;
; -1.463 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|state.IDLE                    ; clk          ; clk         ; 1.000        ; -0.075     ; 2.383      ;
; -1.463 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|bit_cntr[0]                   ; clk          ; clk         ; 1.000        ; -0.075     ; 2.383      ;
; -1.463 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|bit_cntr[1]                   ; clk          ; clk         ; 1.000        ; -0.075     ; 2.383      ;
; -1.463 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|bit_cntr[2]                   ; clk          ; clk         ; 1.000        ; -0.075     ; 2.383      ;
; -1.463 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|bit_cntr[3]                   ; clk          ; clk         ; 1.000        ; -0.075     ; 2.383      ;
; -1.463 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|bit_cntr[4]                   ; clk          ; clk         ; 1.000        ; -0.075     ; 2.383      ;
; -1.463 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|state.TRANSMITTING            ; clk          ; clk         ; 1.000        ; -0.075     ; 2.383      ;
; -1.463 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|state.BACK_PORCH              ; clk          ; clk         ; 1.000        ; -0.075     ; 2.383      ;
; -1.463 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|move_try[1]                               ; clk          ; clk         ; 1.000        ; -0.073     ; 2.385      ;
; -1.463 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|move_try[2]                               ; clk          ; clk         ; 1.000        ; -0.073     ; 2.385      ;
; -1.463 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|move_try[4]                               ; clk          ; clk         ; 1.000        ; -0.073     ; 2.385      ;
; -1.463 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|move_try[5]                               ; clk          ; clk         ; 1.000        ; -0.073     ; 2.385      ;
; -1.463 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|shift_reg[0]                  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.383      ;
; -1.463 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|shift_reg[1]                  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.383      ;
; -1.463 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|shift_reg[2]                  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.383      ;
; -1.463 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|shift_reg[3]                  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.383      ;
; -1.463 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|shift_reg[4]                  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.383      ;
; -1.463 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|prev_err2[0]                                 ; clk          ; clk         ; 1.000        ; -0.076     ; 2.382      ;
; -1.463 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|prev_err2[3]                                 ; clk          ; clk         ; 1.000        ; -0.076     ; 2.382      ;
; -1.463 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|prev_err2[4]                                 ; clk          ; clk         ; 1.000        ; -0.076     ; 2.382      ;
; -1.463 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|prev_err2[7]                                 ; clk          ; clk         ; 1.000        ; -0.076     ; 2.382      ;
; -1.463 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|prev_err2[8]                                 ; clk          ; clk         ; 1.000        ; -0.076     ; 2.382      ;
; -1.463 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|prev_err2[9]                                 ; clk          ; clk         ; 1.000        ; -0.076     ; 2.382      ;
; -1.463 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|ss_n                          ; clk          ; clk         ; 1.000        ; -0.075     ; 2.383      ;
; -1.455 ; rst_synch:iRST|rst_n_ff2 ; TourCmd:iTC|mv_indx[2]                                  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.376      ;
; -1.455 ; rst_synch:iRST|rst_n_ff2 ; TourCmd:iTC|mv_indx[3]                                  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.376      ;
; -1.454 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|move_num[3]                               ; clk          ; clk         ; 1.000        ; -0.057     ; 2.392      ;
; -1.454 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|move_num[4]                               ; clk          ; clk         ; 1.000        ; -0.057     ; 2.392      ;
; -1.454 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[3][0]                           ; clk          ; clk         ; 1.000        ; -0.075     ; 2.374      ;
; -1.454 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[3][1]                           ; clk          ; clk         ; 1.000        ; -0.075     ; 2.374      ;
; -1.454 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[3][2]                           ; clk          ; clk         ; 1.000        ; -0.075     ; 2.374      ;
; -1.454 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[3][3]                           ; clk          ; clk         ; 1.000        ; -0.075     ; 2.374      ;
; -1.454 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[3][4]                           ; clk          ; clk         ; 1.000        ; -0.075     ; 2.374      ;
; -1.454 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[3][5]                           ; clk          ; clk         ; 1.000        ; -0.075     ; 2.374      ;
; -1.454 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[3][6]                           ; clk          ; clk         ; 1.000        ; -0.075     ; 2.374      ;
; -1.454 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[3][7]                           ; clk          ; clk         ; 1.000        ; -0.075     ; 2.374      ;
; -1.454 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|move_num[2]                               ; clk          ; clk         ; 1.000        ; -0.057     ; 2.392      ;
; -1.178 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|state.CAP_YAW_H                        ; clk          ; clk         ; 1.000        ; 0.214      ; 2.387      ;
; -1.178 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|state.INIT3                            ; clk          ; clk         ; 1.000        ; 0.214      ; 2.387      ;
; -1.177 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|sclk_div[0]                   ; clk          ; clk         ; 1.000        ; 0.214      ; 2.386      ;
; -1.177 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|sclk_div[1]                   ; clk          ; clk         ; 1.000        ; 0.214      ; 2.386      ;
; -1.177 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|sclk_div[2]                   ; clk          ; clk         ; 1.000        ; 0.214      ; 2.386      ;
; -1.177 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|sclk_div[3]                   ; clk          ; clk         ; 1.000        ; 0.214      ; 2.386      ;
; -1.177 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|done                          ; clk          ; clk         ; 1.000        ; 0.214      ; 2.386      ;
; -1.177 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|sclk_div[4]                   ; clk          ; clk         ; 1.000        ; 0.214      ; 2.386      ;
; -1.177 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|xx[0]                                     ; clk          ; clk         ; 1.000        ; 0.213      ; 2.385      ;
; -1.177 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|xx[1]                                     ; clk          ; clk         ; 1.000        ; 0.213      ; 2.385      ;
; -1.177 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|xx[2]                                     ; clk          ; clk         ; 1.000        ; 0.213      ; 2.385      ;
; -1.177 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|baud_cnt[0]  ; clk          ; clk         ; 1.000        ; 0.210      ; 2.382      ;
; -1.177 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; 0.210      ; 2.382      ;
; -1.177 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; 0.210      ; 2.382      ;
; -1.177 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; 0.210      ; 2.382      ;
; -1.177 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; 0.210      ; 2.382      ;
; -1.177 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; 0.210      ; 2.382      ;
; -1.177 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|baud_cnt[7]  ; clk          ; clk         ; 1.000        ; 0.210      ; 2.382      ;
; -1.177 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; 0.210      ; 2.382      ;
; -1.177 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; 0.210      ; 2.382      ;
; -1.177 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|baud_cnt[10] ; clk          ; clk         ; 1.000        ; 0.210      ; 2.382      ;
; -1.177 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|baud_cnt[11] ; clk          ; clk         ; 1.000        ; 0.210      ; 2.382      ;
; -1.177 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; 0.210      ; 2.382      ;
; -1.176 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|yy[0]                                     ; clk          ; clk         ; 1.000        ; 0.213      ; 2.384      ;
; -1.176 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|yy[1]                                     ; clk          ; clk         ; 1.000        ; 0.213      ; 2.384      ;
; -1.176 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|yy[2]                                     ; clk          ; clk         ; 1.000        ; 0.213      ; 2.384      ;
; -1.170 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[2][0]                           ; clk          ; clk         ; 1.000        ; 0.206      ; 2.371      ;
; -1.170 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[19][0]                          ; clk          ; clk         ; 1.000        ; 0.209      ; 2.374      ;
; -1.170 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[19][2]                          ; clk          ; clk         ; 1.000        ; 0.209      ; 2.374      ;
; -1.170 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[2][2]                           ; clk          ; clk         ; 1.000        ; 0.206      ; 2.371      ;
; -1.170 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[19][4]                          ; clk          ; clk         ; 1.000        ; 0.209      ; 2.374      ;
; -1.170 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[19][6]                          ; clk          ; clk         ; 1.000        ; 0.206      ; 2.371      ;
; -1.170 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[19][7]                          ; clk          ; clk         ; 1.000        ; 0.209      ; 2.374      ;
; -1.170 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[10][2]                         ; clk          ; clk         ; 1.000        ; 0.225      ; 2.390      ;
; -1.170 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[10][3]                         ; clk          ; clk         ; 1.000        ; 0.225      ; 2.390      ;
; -1.170 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[10][5]                         ; clk          ; clk         ; 1.000        ; 0.225      ; 2.390      ;
; -1.170 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[10][4]                         ; clk          ; clk         ; 1.000        ; 0.225      ; 2.390      ;
; -1.170 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[10][0]                         ; clk          ; clk         ; 1.000        ; 0.225      ; 2.390      ;
; -1.170 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[10][1]                         ; clk          ; clk         ; 1.000        ; 0.225      ; 2.390      ;
; -1.170 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[10][7]                         ; clk          ; clk         ; 1.000        ; 0.225      ; 2.390      ;
; -1.170 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[10][6]                         ; clk          ; clk         ; 1.000        ; 0.225      ; 2.390      ;
+--------+--------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                                  ;
+-------+--------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.674 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|err_sat_ff[0]                                    ; clk          ; clk         ; 0.000        ; 0.433      ; 2.251      ;
; 1.674 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|err_sat_ff[1]                                    ; clk          ; clk         ; 0.000        ; 0.433      ; 2.251      ;
; 1.674 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|err_sat_ff[2]                                    ; clk          ; clk         ; 0.000        ; 0.433      ; 2.251      ;
; 1.674 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|err_sat_ff[3]                                    ; clk          ; clk         ; 0.000        ; 0.433      ; 2.251      ;
; 1.674 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|err_sat_ff[4]                                    ; clk          ; clk         ; 0.000        ; 0.433      ; 2.251      ;
; 1.674 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|err_sat_ff[5]                                    ; clk          ; clk         ; 0.000        ; 0.433      ; 2.251      ;
; 1.674 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|err_sat_ff[6]                                    ; clk          ; clk         ; 0.000        ; 0.433      ; 2.251      ;
; 1.674 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|err_sat_ff[7]                                    ; clk          ; clk         ; 0.000        ; 0.433      ; 2.251      ;
; 1.674 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|err_sat_ff[8]                                    ; clk          ; clk         ; 0.000        ; 0.433      ; 2.251      ;
; 1.676 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[7][2]                               ; clk          ; clk         ; 0.000        ; 0.424      ; 2.244      ;
; 1.676 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[7][3]                               ; clk          ; clk         ; 0.000        ; 0.424      ; 2.244      ;
; 1.676 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[7][4]                               ; clk          ; clk         ; 0.000        ; 0.424      ; 2.244      ;
; 1.676 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[7][5]                               ; clk          ; clk         ; 0.000        ; 0.424      ; 2.244      ;
; 1.676 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[7][6]                               ; clk          ; clk         ; 0.000        ; 0.424      ; 2.244      ;
; 1.676 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[7][7]                               ; clk          ; clk         ; 0.000        ; 0.424      ; 2.244      ;
; 1.682 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[22][4]                             ; clk          ; clk         ; 0.000        ; 0.436      ; 2.262      ;
; 1.682 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[22][5]                             ; clk          ; clk         ; 0.000        ; 0.436      ; 2.262      ;
; 1.682 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[22][0]                             ; clk          ; clk         ; 0.000        ; 0.436      ; 2.262      ;
; 1.682 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[22][1]                             ; clk          ; clk         ; 0.000        ; 0.436      ; 2.262      ;
; 1.682 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[22][3]                             ; clk          ; clk         ; 0.000        ; 0.436      ; 2.262      ;
; 1.682 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[22][2]                             ; clk          ; clk         ; 0.000        ; 0.436      ; 2.262      ;
; 1.682 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[22][7]                             ; clk          ; clk         ; 0.000        ; 0.436      ; 2.262      ;
; 1.682 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[22][6]                             ; clk          ; clk         ; 0.000        ; 0.436      ; 2.262      ;
; 1.683 ; rst_synch:iRST|rst_n_ff2 ; IR_intf:iIR|lftIR                                           ; clk          ; clk         ; 0.000        ; 0.415      ; 2.242      ;
; 1.683 ; rst_synch:iRST|rst_n_ff2 ; IR_intf:iIR|rghtIR                                          ; clk          ; clk         ; 0.000        ; 0.415      ; 2.242      ;
; 1.683 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|state.IDLE                                    ; clk          ; clk         ; 0.000        ; 0.436      ; 2.263      ;
; 1.683 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|state.INIT                                    ; clk          ; clk         ; 0.000        ; 0.436      ; 2.263      ;
; 1.683 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|state.BACK_UP                                 ; clk          ; clk         ; 0.000        ; 0.436      ; 2.263      ;
; 1.683 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|state.POSSIBLE                                ; clk          ; clk         ; 0.000        ; 0.436      ; 2.263      ;
; 1.683 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[12][2]                             ; clk          ; clk         ; 0.000        ; 0.435      ; 2.262      ;
; 1.683 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[13][2]                             ; clk          ; clk         ; 0.000        ; 0.432      ; 2.259      ;
; 1.683 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[12][3]                             ; clk          ; clk         ; 0.000        ; 0.435      ; 2.262      ;
; 1.683 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[13][3]                             ; clk          ; clk         ; 0.000        ; 0.432      ; 2.259      ;
; 1.683 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[13][5]                             ; clk          ; clk         ; 0.000        ; 0.432      ; 2.259      ;
; 1.683 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[12][5]                             ; clk          ; clk         ; 0.000        ; 0.435      ; 2.262      ;
; 1.683 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[12][4]                             ; clk          ; clk         ; 0.000        ; 0.435      ; 2.262      ;
; 1.683 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[13][4]                             ; clk          ; clk         ; 0.000        ; 0.432      ; 2.259      ;
; 1.683 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[13][0]                             ; clk          ; clk         ; 0.000        ; 0.432      ; 2.259      ;
; 1.683 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[12][0]                             ; clk          ; clk         ; 0.000        ; 0.435      ; 2.262      ;
; 1.683 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[12][1]                             ; clk          ; clk         ; 0.000        ; 0.435      ; 2.262      ;
; 1.683 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[13][1]                             ; clk          ; clk         ; 0.000        ; 0.432      ; 2.259      ;
; 1.683 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[12][7]                             ; clk          ; clk         ; 0.000        ; 0.435      ; 2.262      ;
; 1.683 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[13][7]                             ; clk          ; clk         ; 0.000        ; 0.432      ; 2.259      ;
; 1.683 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[12][6]                             ; clk          ; clk         ; 0.000        ; 0.435      ; 2.262      ;
; 1.683 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[13][6]                             ; clk          ; clk         ; 0.000        ; 0.432      ; 2.259      ;
; 1.683 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[17][4]                             ; clk          ; clk         ; 0.000        ; 0.435      ; 2.262      ;
; 1.683 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[17][5]                             ; clk          ; clk         ; 0.000        ; 0.435      ; 2.262      ;
; 1.683 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[17][6]                             ; clk          ; clk         ; 0.000        ; 0.435      ; 2.262      ;
; 1.683 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[17][7]                             ; clk          ; clk         ; 0.000        ; 0.435      ; 2.262      ;
; 1.683 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[17][1]                             ; clk          ; clk         ; 0.000        ; 0.435      ; 2.262      ;
; 1.683 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[17][0]                             ; clk          ; clk         ; 0.000        ; 0.435      ; 2.262      ;
; 1.683 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[17][2]                             ; clk          ; clk         ; 0.000        ; 0.435      ; 2.262      ;
; 1.683 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[17][3]                             ; clk          ; clk         ; 0.000        ; 0.435      ; 2.262      ;
; 1.683 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|state.MAKE_MOVE                               ; clk          ; clk         ; 0.000        ; 0.436      ; 2.263      ;
; 1.683 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|integrator[7]                                    ; clk          ; clk         ; 0.000        ; 0.426      ; 2.253      ;
; 1.683 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|integrator[10]                                   ; clk          ; clk         ; 0.000        ; 0.426      ; 2.253      ;
; 1.684 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|integrator[0]                                    ; clk          ; clk         ; 0.000        ; 0.425      ; 2.253      ;
; 1.684 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|integrator[1]                                    ; clk          ; clk         ; 0.000        ; 0.425      ; 2.253      ;
; 1.684 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|integrator[2]                                    ; clk          ; clk         ; 0.000        ; 0.425      ; 2.253      ;
; 1.684 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|integrator[3]                                    ; clk          ; clk         ; 0.000        ; 0.425      ; 2.253      ;
; 1.684 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|integrator[4]                                    ; clk          ; clk         ; 0.000        ; 0.425      ; 2.253      ;
; 1.684 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|integrator[5]                                    ; clk          ; clk         ; 0.000        ; 0.425      ; 2.253      ;
; 1.684 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|integrator[8]                                    ; clk          ; clk         ; 0.000        ; 0.425      ; 2.253      ;
; 1.684 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|integrator[9]                                    ; clk          ; clk         ; 0.000        ; 0.425      ; 2.253      ;
; 1.684 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|integrator[11]                                   ; clk          ; clk         ; 0.000        ; 0.425      ; 2.253      ;
; 1.684 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|integrator[12]                                   ; clk          ; clk         ; 0.000        ; 0.425      ; 2.253      ;
; 1.684 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|integrator[13]                                   ; clk          ; clk         ; 0.000        ; 0.425      ; 2.253      ;
; 1.684 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|integrator[6]                                    ; clk          ; clk         ; 0.000        ; 0.425      ; 2.253      ;
; 1.691 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[0]      ; clk          ; clk         ; 0.000        ; 0.423      ; 2.258      ;
; 1.691 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[6]      ; clk          ; clk         ; 0.000        ; 0.423      ; 2.258      ;
; 1.691 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[7]      ; clk          ; clk         ; 0.000        ; 0.423      ; 2.258      ;
; 1.691 ; rst_synch:iRST|rst_n_ff2 ; cmd_proc:iCMD|squares_to_count[0]                           ; clk          ; clk         ; 0.000        ; 0.428      ; 2.263      ;
; 1.691 ; rst_synch:iRST|rst_n_ff2 ; cmd_proc:iCMD|squares_to_count[1]                           ; clk          ; clk         ; 0.000        ; 0.428      ; 2.263      ;
; 1.692 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|inertial_integrator:iINT|yaw_int[8]        ; clk          ; clk         ; 0.000        ; 0.414      ; 2.250      ;
; 1.692 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|inertial_integrator:iINT|yaw_int[5]        ; clk          ; clk         ; 0.000        ; 0.414      ; 2.250      ;
; 1.692 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|inertial_integrator:iINT|yaw_int[1]        ; clk          ; clk         ; 0.000        ; 0.414      ; 2.250      ;
; 1.692 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|inertial_integrator:iINT|yaw_int[0]        ; clk          ; clk         ; 0.000        ; 0.414      ; 2.250      ;
; 1.692 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|frwrd_ZE[5]                                      ; clk          ; clk         ; 0.000        ; 0.418      ; 2.254      ;
; 1.692 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|frwrd_ZE[7]                                      ; clk          ; clk         ; 0.000        ; 0.418      ; 2.254      ;
; 1.692 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|frwrd_ZE[9]                                      ; clk          ; clk         ; 0.000        ; 0.418      ; 2.254      ;
; 1.693 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|inertial_integrator:iINT|smpl_cntr[1]      ; clk          ; clk         ; 0.000        ; 0.413      ; 2.250      ;
; 1.693 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|inertial_integrator:iINT|smpl_cntr[2]      ; clk          ; clk         ; 0.000        ; 0.413      ; 2.250      ;
; 1.693 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|inertial_integrator:iINT|smpl_cntr[3]      ; clk          ; clk         ; 0.000        ; 0.413      ; 2.250      ;
; 1.693 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|inertial_integrator:iINT|smpl_cntr[4]      ; clk          ; clk         ; 0.000        ; 0.413      ; 2.250      ;
; 1.693 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|inertial_integrator:iINT|smpl_cntr[5]      ; clk          ; clk         ; 0.000        ; 0.413      ; 2.250      ;
; 1.693 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|inertial_integrator:iINT|smpl_cntr[6]      ; clk          ; clk         ; 0.000        ; 0.413      ; 2.250      ;
; 1.693 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|inertial_integrator:iINT|smpl_cntr[7]      ; clk          ; clk         ; 0.000        ; 0.413      ; 2.250      ;
; 1.693 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|inertial_integrator:iINT|smpl_cntr[8]      ; clk          ; clk         ; 0.000        ; 0.413      ; 2.250      ;
; 1.693 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|inertial_integrator:iINT|smpl_cntr[9]      ; clk          ; clk         ; 0.000        ; 0.413      ; 2.250      ;
; 1.693 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|inertial_integrator:iINT|smpl_cntr[10]     ; clk          ; clk         ; 0.000        ; 0.413      ; 2.250      ;
; 1.693 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|inertial_integrator:iINT|smpl_cntr[11]     ; clk          ; clk         ; 0.000        ; 0.413      ; 2.250      ;
; 1.693 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|inertial_integrator:iINT|state.CALIBRATING ; clk          ; clk         ; 0.000        ; 0.412      ; 2.249      ;
; 1.693 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|inertial_integrator:iINT|smpl_cntr[0]      ; clk          ; clk         ; 0.000        ; 0.413      ; 2.250      ;
; 1.693 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|inertial_integrator:iINT|vld_ff2           ; clk          ; clk         ; 0.000        ; 0.412      ; 2.249      ;
; 1.693 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|inertial_integrator:iINT|state.RUNNING     ; clk          ; clk         ; 0.000        ; 0.412      ; 2.249      ;
; 1.693 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|inertial_integrator:iINT|rdy               ; clk          ; clk         ; 0.000        ; 0.412      ; 2.249      ;
; 1.693 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|err_vld_ff                                       ; clk          ; clk         ; 0.000        ; 0.412      ; 2.249      ;
; 1.693 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|frwrd_ZE[6]                                      ; clk          ; clk         ; 0.000        ; 0.417      ; 2.254      ;
; 1.693 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|frwrd_ZE[8]                                      ; clk          ; clk         ; 0.000        ; 0.417      ; 2.254      ;
; 1.693 ; rst_synch:iRST|rst_n_ff2 ; MtrDrv:iMTR|PWM:jDUT|PWM_sig                                ; clk          ; clk         ; 0.000        ; 0.418      ; 2.255      ;
+-------+--------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.855 ; -1588.817         ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.144 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -0.640 ; -362.248             ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.090 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -1125.337                       ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                              ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -3.855 ; TourCmd:iTC|mv_indx[3]         ; TourLogic:iTL|board[3][3]      ; clk          ; clk         ; 1.000        ; 0.146      ; 4.988      ;
; -3.845 ; TourCmd:iTC|mv_indx[3]         ; TourLogic:iTL|board[1][3]      ; clk          ; clk         ; 1.000        ; 0.146      ; 4.978      ;
; -3.820 ; TourCmd:iTC|mv_indx[3]         ; TourLogic:iTL|board[3][0]      ; clk          ; clk         ; 1.000        ; 0.145      ; 4.952      ;
; -3.813 ; TourCmd:iTC|mv_indx[3]         ; TourLogic:iTL|board[3][2]      ; clk          ; clk         ; 1.000        ; 0.146      ; 4.946      ;
; -3.804 ; TourCmd:iTC|mv_indx[1]         ; TourLogic:iTL|board[3][3]      ; clk          ; clk         ; 1.000        ; -0.051     ; 4.740      ;
; -3.794 ; TourCmd:iTC|mv_indx[1]         ; TourLogic:iTL|board[1][3]      ; clk          ; clk         ; 1.000        ; -0.051     ; 4.730      ;
; -3.774 ; TourCmd:iTC|mv_indx[3]         ; TourLogic:iTL|board[2][3]      ; clk          ; clk         ; 1.000        ; 0.146      ; 4.907      ;
; -3.772 ; TourCmd:iTC|mv_indx[3]         ; TourLogic:iTL|board[1][4]      ; clk          ; clk         ; 1.000        ; 0.145      ; 4.904      ;
; -3.769 ; TourCmd:iTC|mv_indx[1]         ; TourLogic:iTL|board[3][0]      ; clk          ; clk         ; 1.000        ; -0.052     ; 4.704      ;
; -3.764 ; TourCmd:iTC|mv_indx[3]         ; TourLogic:iTL|board[3][1]      ; clk          ; clk         ; 1.000        ; 0.146      ; 4.897      ;
; -3.763 ; TourLogic:iTL|move_num[0]      ; TourLogic:iTL|last_move[15][7] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.689      ;
; -3.762 ; TourCmd:iTC|mv_indx[1]         ; TourLogic:iTL|board[3][2]      ; clk          ; clk         ; 1.000        ; -0.051     ; 4.698      ;
; -3.750 ; TourCmd:iTC|mv_indx[3]         ; TourLogic:iTL|board[1][2]      ; clk          ; clk         ; 1.000        ; 0.146      ; 4.883      ;
; -3.747 ; TourCmd:iTC|mv_indx[0]         ; TourLogic:iTL|board[3][3]      ; clk          ; clk         ; 1.000        ; -0.051     ; 4.683      ;
; -3.743 ; TourLogic:iTL|move_num[0]      ; TourLogic:iTL|move_num[4]      ; clk          ; clk         ; 1.000        ; -0.218     ; 4.512      ;
; -3.742 ; TourLogic:iTL|move_num[0]      ; TourLogic:iTL|last_move[0][0]  ; clk          ; clk         ; 1.000        ; -0.065     ; 4.664      ;
; -3.737 ; TourCmd:iTC|mv_indx[3]         ; TourLogic:iTL|board[3][4]      ; clk          ; clk         ; 1.000        ; 0.145      ; 4.869      ;
; -3.737 ; TourCmd:iTC|mv_indx[0]         ; TourLogic:iTL|board[1][3]      ; clk          ; clk         ; 1.000        ; -0.051     ; 4.673      ;
; -3.732 ; TourLogic:iTL|move_num[2]      ; TourLogic:iTL|yy[2]            ; clk          ; clk         ; 1.000        ; 0.125      ; 4.844      ;
; -3.729 ; TourCmd:iTC|mv_indx[3]         ; TourLogic:iTL|board[1][1]      ; clk          ; clk         ; 1.000        ; 0.146      ; 4.862      ;
; -3.726 ; TourLogic:iTL|move_num[3]      ; TourLogic:iTL|yy[2]            ; clk          ; clk         ; 1.000        ; 0.125      ; 4.838      ;
; -3.724 ; TourCmd:iTC|mv_indx[3]         ; TourLogic:iTL|board[2][4]      ; clk          ; clk         ; 1.000        ; 0.145      ; 4.856      ;
; -3.724 ; TourCmd:iTC|mv_indx[3]         ; TourLogic:iTL|board[2][2]      ; clk          ; clk         ; 1.000        ; 0.146      ; 4.857      ;
; -3.724 ; TourLogic:iTL|last_move[19][3] ; TourLogic:iTL|board[3][3]      ; clk          ; clk         ; 1.000        ; -0.040     ; 4.671      ;
; -3.723 ; TourCmd:iTC|mv_indx[1]         ; TourLogic:iTL|board[2][3]      ; clk          ; clk         ; 1.000        ; -0.051     ; 4.659      ;
; -3.721 ; TourCmd:iTC|mv_indx[1]         ; TourLogic:iTL|board[1][4]      ; clk          ; clk         ; 1.000        ; -0.052     ; 4.656      ;
; -3.717 ; TourLogic:iTL|move_num[0]      ; TourLogic:iTL|last_move[0][1]  ; clk          ; clk         ; 1.000        ; -0.065     ; 4.639      ;
; -3.714 ; TourLogic:iTL|last_move[19][3] ; TourLogic:iTL|board[1][3]      ; clk          ; clk         ; 1.000        ; -0.040     ; 4.661      ;
; -3.713 ; TourCmd:iTC|mv_indx[1]         ; TourLogic:iTL|board[3][1]      ; clk          ; clk         ; 1.000        ; -0.051     ; 4.649      ;
; -3.712 ; TourCmd:iTC|mv_indx[0]         ; TourLogic:iTL|board[3][0]      ; clk          ; clk         ; 1.000        ; -0.052     ; 4.647      ;
; -3.705 ; TourCmd:iTC|mv_indx[0]         ; TourLogic:iTL|board[3][2]      ; clk          ; clk         ; 1.000        ; -0.051     ; 4.641      ;
; -3.704 ; TourCmd:iTC|mv_indx[2]         ; TourLogic:iTL|board[3][3]      ; clk          ; clk         ; 1.000        ; 0.146      ; 4.837      ;
; -3.699 ; TourCmd:iTC|mv_indx[1]         ; TourLogic:iTL|board[1][2]      ; clk          ; clk         ; 1.000        ; -0.051     ; 4.635      ;
; -3.694 ; TourCmd:iTC|mv_indx[2]         ; TourLogic:iTL|board[1][3]      ; clk          ; clk         ; 1.000        ; 0.146      ; 4.827      ;
; -3.689 ; TourLogic:iTL|last_move[19][3] ; TourLogic:iTL|board[3][0]      ; clk          ; clk         ; 1.000        ; -0.041     ; 4.635      ;
; -3.686 ; TourCmd:iTC|mv_indx[1]         ; TourLogic:iTL|board[3][4]      ; clk          ; clk         ; 1.000        ; -0.052     ; 4.621      ;
; -3.682 ; TourLogic:iTL|last_move[19][3] ; TourLogic:iTL|board[3][2]      ; clk          ; clk         ; 1.000        ; -0.040     ; 4.629      ;
; -3.682 ; TourLogic:iTL|move_num[1]      ; TourLogic:iTL|yy[2]            ; clk          ; clk         ; 1.000        ; -0.056     ; 4.613      ;
; -3.679 ; TourLogic:iTL|move_num[0]      ; TourLogic:iTL|move_num[3]      ; clk          ; clk         ; 1.000        ; -0.218     ; 4.448      ;
; -3.678 ; TourCmd:iTC|mv_indx[1]         ; TourLogic:iTL|board[1][1]      ; clk          ; clk         ; 1.000        ; -0.051     ; 4.614      ;
; -3.675 ; TourLogic:iTL|move_num[0]      ; TourLogic:iTL|move_num[2]      ; clk          ; clk         ; 1.000        ; -0.218     ; 4.444      ;
; -3.674 ; TourCmd:iTC|mv_indx[3]         ; TourLogic:iTL|board[1][0]      ; clk          ; clk         ; 1.000        ; 0.145      ; 4.806      ;
; -3.673 ; TourCmd:iTC|mv_indx[1]         ; TourLogic:iTL|board[2][4]      ; clk          ; clk         ; 1.000        ; -0.052     ; 4.608      ;
; -3.673 ; TourCmd:iTC|mv_indx[1]         ; TourLogic:iTL|board[2][2]      ; clk          ; clk         ; 1.000        ; -0.051     ; 4.609      ;
; -3.671 ; TourLogic:iTL|last_move[2][5]  ; TourLogic:iTL|board[3][3]      ; clk          ; clk         ; 1.000        ; -0.050     ; 4.608      ;
; -3.670 ; TourLogic:iTL|move_num[1]      ; TourLogic:iTL|last_move[15][7] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.596      ;
; -3.669 ; TourCmd:iTC|mv_indx[2]         ; TourLogic:iTL|board[3][0]      ; clk          ; clk         ; 1.000        ; 0.145      ; 4.801      ;
; -3.667 ; TourCmd:iTC|mv_indx[3]         ; TourLogic:iTL|board[4][3]      ; clk          ; clk         ; 1.000        ; 0.146      ; 4.800      ;
; -3.666 ; TourLogic:iTL|last_move[0][4]  ; TourLogic:iTL|board[3][3]      ; clk          ; clk         ; 1.000        ; -0.059     ; 4.594      ;
; -3.666 ; TourCmd:iTC|mv_indx[0]         ; TourLogic:iTL|board[2][3]      ; clk          ; clk         ; 1.000        ; -0.051     ; 4.602      ;
; -3.664 ; TourCmd:iTC|mv_indx[0]         ; TourLogic:iTL|board[1][4]      ; clk          ; clk         ; 1.000        ; -0.052     ; 4.599      ;
; -3.663 ; TourLogic:iTL|last_move[22][4] ; TourLogic:iTL|board[3][3]      ; clk          ; clk         ; 1.000        ; -0.047     ; 4.603      ;
; -3.662 ; TourCmd:iTC|mv_indx[2]         ; TourLogic:iTL|board[3][2]      ; clk          ; clk         ; 1.000        ; 0.146      ; 4.795      ;
; -3.661 ; TourLogic:iTL|last_move[2][5]  ; TourLogic:iTL|board[1][3]      ; clk          ; clk         ; 1.000        ; -0.050     ; 4.598      ;
; -3.656 ; TourLogic:iTL|last_move[0][4]  ; TourLogic:iTL|board[1][3]      ; clk          ; clk         ; 1.000        ; -0.059     ; 4.584      ;
; -3.656 ; TourCmd:iTC|mv_indx[0]         ; TourLogic:iTL|board[3][1]      ; clk          ; clk         ; 1.000        ; -0.051     ; 4.592      ;
; -3.653 ; TourLogic:iTL|last_move[22][4] ; TourLogic:iTL|board[1][3]      ; clk          ; clk         ; 1.000        ; -0.047     ; 4.593      ;
; -3.651 ; TourLogic:iTL|last_move[21][5] ; TourLogic:iTL|yy[2]            ; clk          ; clk         ; 1.000        ; -0.063     ; 4.575      ;
; -3.650 ; TourLogic:iTL|last_move[4][2]  ; TourLogic:iTL|xx[0]            ; clk          ; clk         ; 1.000        ; -0.059     ; 4.578      ;
; -3.650 ; TourLogic:iTL|last_move[4][2]  ; TourLogic:iTL|xx[2]            ; clk          ; clk         ; 1.000        ; -0.059     ; 4.578      ;
; -3.650 ; TourLogic:iTL|last_move[4][2]  ; TourLogic:iTL|xx[1]            ; clk          ; clk         ; 1.000        ; -0.059     ; 4.578      ;
; -3.650 ; TourLogic:iTL|move_num[2]      ; TourLogic:iTL|yy[1]            ; clk          ; clk         ; 1.000        ; 0.125      ; 4.762      ;
; -3.649 ; TourLogic:iTL|move_num[1]      ; TourLogic:iTL|last_move[0][0]  ; clk          ; clk         ; 1.000        ; -0.065     ; 4.571      ;
; -3.647 ; TourLogic:iTL|move_num[0]      ; TourLogic:iTL|xx[0]            ; clk          ; clk         ; 1.000        ; -0.056     ; 4.578      ;
; -3.647 ; TourLogic:iTL|move_num[0]      ; TourLogic:iTL|xx[1]            ; clk          ; clk         ; 1.000        ; -0.056     ; 4.578      ;
; -3.647 ; TourLogic:iTL|move_num[0]      ; TourLogic:iTL|xx[2]            ; clk          ; clk         ; 1.000        ; -0.056     ; 4.578      ;
; -3.646 ; TourLogic:iTL|move_num[0]      ; TourLogic:iTL|board[3][0]      ; clk          ; clk         ; 1.000        ; -0.039     ; 4.594      ;
; -3.644 ; TourCmd:iTC|mv_indx[3]         ; TourLogic:iTL|board[4][4]      ; clk          ; clk         ; 1.000        ; 0.145      ; 4.776      ;
; -3.644 ; TourLogic:iTL|move_num[0]      ; TourLogic:iTL|board[2][0]      ; clk          ; clk         ; 1.000        ; -0.039     ; 4.592      ;
; -3.644 ; TourLogic:iTL|move_num[3]      ; TourLogic:iTL|yy[1]            ; clk          ; clk         ; 1.000        ; 0.125      ; 4.756      ;
; -3.643 ; TourCmd:iTC|mv_indx[3]         ; TourLogic:iTL|board[2][0]      ; clk          ; clk         ; 1.000        ; 0.145      ; 4.775      ;
; -3.643 ; TourLogic:iTL|last_move[19][3] ; TourLogic:iTL|board[2][3]      ; clk          ; clk         ; 1.000        ; -0.040     ; 4.590      ;
; -3.642 ; TourCmd:iTC|mv_indx[0]         ; TourLogic:iTL|board[1][2]      ; clk          ; clk         ; 1.000        ; -0.051     ; 4.578      ;
; -3.641 ; TourLogic:iTL|last_move[19][3] ; TourLogic:iTL|board[1][4]      ; clk          ; clk         ; 1.000        ; -0.041     ; 4.587      ;
; -3.636 ; TourLogic:iTL|last_move[2][5]  ; TourLogic:iTL|board[3][0]      ; clk          ; clk         ; 1.000        ; -0.051     ; 4.572      ;
; -3.634 ; TourCmd:iTC|mv_indx[3]         ; TourLogic:iTL|board[0][3]      ; clk          ; clk         ; 1.000        ; 0.146      ; 4.767      ;
; -3.633 ; TourCmd:iTC|mv_indx[3]         ; TourLogic:iTL|board[0][0]      ; clk          ; clk         ; 1.000        ; 0.146      ; 4.766      ;
; -3.633 ; TourLogic:iTL|last_move[19][3] ; TourLogic:iTL|board[3][1]      ; clk          ; clk         ; 1.000        ; -0.040     ; 4.580      ;
; -3.631 ; TourLogic:iTL|last_move[0][4]  ; TourLogic:iTL|board[3][0]      ; clk          ; clk         ; 1.000        ; -0.060     ; 4.558      ;
; -3.630 ; TourLogic:iTL|last_move[8][7]  ; TourLogic:iTL|yy[2]            ; clk          ; clk         ; 1.000        ; -0.052     ; 4.565      ;
; -3.629 ; TourCmd:iTC|mv_indx[0]         ; TourLogic:iTL|board[3][4]      ; clk          ; clk         ; 1.000        ; -0.052     ; 4.564      ;
; -3.629 ; TourLogic:iTL|last_move[2][5]  ; TourLogic:iTL|board[3][2]      ; clk          ; clk         ; 1.000        ; -0.050     ; 4.566      ;
; -3.628 ; TourLogic:iTL|last_move[22][4] ; TourLogic:iTL|board[3][0]      ; clk          ; clk         ; 1.000        ; -0.048     ; 4.567      ;
; -3.624 ; TourLogic:iTL|last_move[0][4]  ; TourLogic:iTL|board[3][2]      ; clk          ; clk         ; 1.000        ; -0.059     ; 4.552      ;
; -3.624 ; TourLogic:iTL|move_num[1]      ; TourLogic:iTL|last_move[0][1]  ; clk          ; clk         ; 1.000        ; -0.065     ; 4.546      ;
; -3.623 ; TourCmd:iTC|mv_indx[2]         ; TourLogic:iTL|board[2][3]      ; clk          ; clk         ; 1.000        ; 0.146      ; 4.756      ;
; -3.623 ; TourCmd:iTC|mv_indx[1]         ; TourLogic:iTL|board[1][0]      ; clk          ; clk         ; 1.000        ; -0.052     ; 4.558      ;
; -3.622 ; TourLogic:iTL|last_move[19][5] ; TourLogic:iTL|board[3][3]      ; clk          ; clk         ; 1.000        ; -0.040     ; 4.569      ;
; -3.621 ; TourCmd:iTC|mv_indx[2]         ; TourLogic:iTL|board[1][4]      ; clk          ; clk         ; 1.000        ; 0.145      ; 4.753      ;
; -3.621 ; TourLogic:iTL|last_move[22][4] ; TourLogic:iTL|board[3][2]      ; clk          ; clk         ; 1.000        ; -0.047     ; 4.561      ;
; -3.621 ; TourCmd:iTC|mv_indx[0]         ; TourLogic:iTL|board[1][1]      ; clk          ; clk         ; 1.000        ; -0.051     ; 4.557      ;
; -3.619 ; TourLogic:iTL|last_move[19][3] ; TourLogic:iTL|board[1][2]      ; clk          ; clk         ; 1.000        ; -0.040     ; 4.566      ;
; -3.616 ; TourCmd:iTC|mv_indx[1]         ; TourLogic:iTL|board[4][3]      ; clk          ; clk         ; 1.000        ; -0.051     ; 4.552      ;
; -3.616 ; TourCmd:iTC|mv_indx[0]         ; TourLogic:iTL|board[2][4]      ; clk          ; clk         ; 1.000        ; -0.052     ; 4.551      ;
; -3.616 ; TourCmd:iTC|mv_indx[0]         ; TourLogic:iTL|board[2][2]      ; clk          ; clk         ; 1.000        ; -0.051     ; 4.552      ;
; -3.615 ; TourCmd:iTC|mv_indx[3]         ; TourLogic:iTL|board[0][2]      ; clk          ; clk         ; 1.000        ; 0.146      ; 4.748      ;
; -3.613 ; TourCmd:iTC|mv_indx[2]         ; TourLogic:iTL|board[3][1]      ; clk          ; clk         ; 1.000        ; 0.146      ; 4.746      ;
; -3.612 ; TourLogic:iTL|last_move[19][5] ; TourLogic:iTL|board[1][3]      ; clk          ; clk         ; 1.000        ; -0.040     ; 4.559      ;
; -3.611 ; TourLogic:iTL|last_move[3][4]  ; TourLogic:iTL|board[3][3]      ; clk          ; clk         ; 1.000        ; 0.147      ; 4.745      ;
; -3.609 ; TourLogic:iTL|move_try[7]      ; TourLogic:iTL|last_move[15][7] ; clk          ; clk         ; 1.000        ; -0.066     ; 4.530      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                        ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.144 ; PID:iCNTRL|prev_err2[9]                                     ; PID:iCNTRL|prev_err3[9]                                     ; clk          ; clk         ; 0.000        ; 0.235      ; 0.463      ;
; 0.148 ; PID:iCNTRL|prev_err2[0]                                     ; PID:iCNTRL|prev_err3[0]                                     ; clk          ; clk         ; 0.000        ; 0.235      ; 0.467      ;
; 0.177 ; TourLogic:iTL|state.IDLE                                    ; TourLogic:iTL|state.IDLE                                    ; clk          ; clk         ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; TourLogic:iTL|state.BACK_UP                                 ; TourLogic:iTL|state.BACK_UP                                 ; clk          ; clk         ; 0.000        ; 0.046      ; 0.307      ;
; 0.178 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|tx_shft_reg[0]   ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|tx_shft_reg[0]   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|tx_shft_reg[8]   ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|tx_shft_reg[8]   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sponge:ISPNG|state.note1                                    ; sponge:ISPNG|state.note1                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sponge:ISPNG|state.IDLE                                     ; sponge:ISPNG|state.IDLE                                     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|bit_cnt[1]       ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|bit_cnt[1]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|bit_cnt[0]       ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|bit_cnt[0]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|bit_cnt[2]       ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|bit_cnt[2]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|bit_cnt[3]       ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|bit_cnt[3]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|state            ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|state            ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; cmd_proc:iCMD|state.IDLE                                    ; cmd_proc:iCMD|state.IDLE                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; UART_wrapper:iWRAP|cmd_rdy                                  ; UART_wrapper:iWRAP|cmd_rdy                                  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; cmd_proc:iCMD|state.MOV_CMD                                 ; cmd_proc:iCMD|state.MOV_CMD                                 ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; cmd_proc:iCMD|state.RAMP_UP                                 ; cmd_proc:iCMD|state.RAMP_UP                                 ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; cmd_proc:iCMD|state.RAMP_DOWN                               ; cmd_proc:iCMD|state.RAMP_DOWN                               ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; cmd_proc:iCMD|state.CAL                                     ; cmd_proc:iCMD|state.CAL                                     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; cmd_proc:iCMD|counted_lines[1]                              ; cmd_proc:iCMD|counted_lines[1]                              ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; cmd_proc:iCMD|counted_lines[2]                              ; cmd_proc:iCMD|counted_lines[2]                              ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; cmd_proc:iCMD|counted_lines[3]                              ; cmd_proc:iCMD|counted_lines[3]                              ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; TourLogic:iTL|board[3][0]                                   ; TourLogic:iTL|board[3][0]                                   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; TourLogic:iTL|board[3][4]                                   ; TourLogic:iTL|board[3][4]                                   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; TourLogic:iTL|board[2][4]                                   ; TourLogic:iTL|board[2][4]                                   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; TourLogic:iTL|board[2][0]                                   ; TourLogic:iTL|board[2][0]                                   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; TourLogic:iTL|board[1][0]                                   ; TourLogic:iTL|board[1][0]                                   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; TourLogic:iTL|board[1][4]                                   ; TourLogic:iTL|board[1][4]                                   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; TourLogic:iTL|board[4][0]                                   ; TourLogic:iTL|board[4][0]                                   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; TourLogic:iTL|board[4][4]                                   ; TourLogic:iTL|board[4][4]                                   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; IR_intf:iIR|cntrIR                                          ; IR_intf:iIR|cntrIR                                          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; UART_wrapper:iWRAP|state                                    ; UART_wrapper:iWRAP|state                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[0]      ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[0]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[6]      ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[6]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[7]      ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[7]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; inert_intf:iNEMO|state.CAP_YAW_L                            ; inert_intf:iNEMO|state.CAP_YAW_L                            ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; inert_intf:iNEMO|state.INIT1                                ; inert_intf:iNEMO|state.INIT1                                ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; inert_intf:iNEMO|state.INT_ff2_WAIT                         ; inert_intf:iNEMO|state.INT_ff2_WAIT                         ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; inert_intf:iNEMO|state.INIT2                                ; inert_intf:iNEMO|state.INIT2                                ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; inert_intf:iNEMO|inertial_integrator:iINT|state.RUNNING     ; inert_intf:iNEMO|inertial_integrator:iINT|state.RUNNING     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; TourCmd:iTC|state.HR_MOVE                                   ; TourCmd:iTC|state.HR_MOVE                                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; TourCmd:iTC|state.HOLD_HR                                   ; TourCmd:iTC|state.HOLD_HR                                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; TourCmd:iTC|state.VT_MOVE                                   ; TourCmd:iTC|state.VT_MOVE                                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; TourLogic:iTL|board[3][2]                                   ; TourLogic:iTL|board[3][2]                                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; TourLogic:iTL|board[3][3]                                   ; TourLogic:iTL|board[3][3]                                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; TourLogic:iTL|board[2][3]                                   ; TourLogic:iTL|board[2][3]                                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; TourLogic:iTL|board[2][2]                                   ; TourLogic:iTL|board[2][2]                                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; TourLogic:iTL|board[1][3]                                   ; TourLogic:iTL|board[1][3]                                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; TourLogic:iTL|board[1][2]                                   ; TourLogic:iTL|board[1][2]                                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; TourLogic:iTL|board[4][3]                                   ; TourLogic:iTL|board[4][3]                                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; TourLogic:iTL|board[4][2]                                   ; TourLogic:iTL|board[4][2]                                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; TourCmd:iTC|state.IDLE                                      ; TourCmd:iTC|state.IDLE                                      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|bit_cnt[3]       ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|bit_cnt[3]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|state            ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|state            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|bit_cnt[2]       ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|bit_cnt[2]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|bit_cnt[1]       ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|bit_cnt[1]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|bit_cnt[0]       ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|bit_cnt[0]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; inert_intf:iNEMO|spi:ispi|done                              ; inert_intf:iNEMO|spi:ispi|done                              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.185 ; cmd_proc:iCMD|counted_lines[0]                              ; cmd_proc:iCMD|counted_lines[0]                              ; clk          ; clk         ; 0.000        ; 0.045      ; 0.314      ;
; 0.185 ; IR_intf:iIR|smpl_tmr[0]                                     ; IR_intf:iIR|smpl_tmr[0]                                     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.314      ;
; 0.186 ; inert_intf:iNEMO|spi:ispi|ss_n                              ; inert_intf:iNEMO|spi:ispi|ss_n                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; inert_intf:iNEMO|inertial_integrator:iINT|state.CALIBRATING ; inert_intf:iNEMO|inertial_integrator:iINT|state.CALIBRATING ; clk          ; clk         ; 0.000        ; 0.044      ; 0.314      ;
; 0.186 ; TourLogic:iTL|move_try[0]                                   ; TourLogic:iTL|move_try[0]                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[1]      ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[1]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[3]      ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[3]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[5]      ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[5]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[9]      ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[9]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[11]     ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[11]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; inert_intf:iNEMO|spi:ispi|state.IDLE                        ; inert_intf:iNEMO|spi:ispi|state.IDLE                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; inert_intf:iNEMO|spi:ispi|state.TRANSMITTING                ; inert_intf:iNEMO|spi:ispi|state.TRANSMITTING                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; inert_intf:iNEMO|spi:ispi|state.BACK_PORCH                  ; inert_intf:iNEMO|spi:ispi|state.BACK_PORCH                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.188 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|rx_shift_reg[8]  ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|rx_shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.316      ;
; 0.189 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|baud_cnt[11]     ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|baud_cnt[11]     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.316      ;
; 0.189 ; IR_intf:iIR|blanking_timer[16]                              ; IR_intf:iIR|blanking_timer[16]                              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.317      ;
; 0.194 ; inert_intf:iNEMO|spi:ispi|shift_reg[9]                      ; inert_intf:iNEMO|spi:ispi|shift_reg[10]                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.315      ;
; 0.195 ; inert_intf:iNEMO|spi:ispi|shift_reg[14]                     ; inert_intf:iNEMO|spi:ispi|shift_reg[15]                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; inert_intf:iNEMO|spi:ispi|shift_reg[8]                      ; inert_intf:iNEMO|spi:ispi|shift_reg[9]                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; IR_intf:iIR|smpl_tmr[15]                                    ; IR_intf:iIR|smpl_tmr[15]                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.324      ;
; 0.196 ; inert_intf:iNEMO|INT_ff2                                    ; inert_intf:iNEMO|state.INT_ff2_WAIT                         ; clk          ; clk         ; 0.000        ; 0.045      ; 0.325      ;
; 0.197 ; sponge:ISPNG|durtn_cntr[23]                                 ; sponge:ISPNG|durtn_cntr[23]                                 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.325      ;
; 0.199 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|state            ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|bit_cnt[0]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.327      ;
; 0.200 ; TourLogic:iTL|move_try[5]                                   ; TourLogic:iTL|move_try[6]                                   ; clk          ; clk         ; 0.000        ; 0.234      ; 0.518      ;
; 0.200 ; TourCmd:iTC|state.HOLD_VT                                   ; TourCmd:iTC|state.HR_MOVE                                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.328      ;
; 0.201 ; TourLogic:iTL|state.INIT                                    ; TourLogic:iTL|state.POSSIBLE                                ; clk          ; clk         ; 0.000        ; 0.046      ; 0.331      ;
; 0.201 ; inert_intf:iNEMO|spi:ispi|bit_cntr[4]                       ; inert_intf:iNEMO|spi:ispi|bit_cntr[4]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.322      ;
; 0.203 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|bit_cnt[0]       ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|bit_cnt[1]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.331      ;
; 0.204 ; inert_intf:iNEMO|spi:ispi|shift_reg[7]                      ; inert_intf:iNEMO|spi:ispi|shift_reg[8]                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.205 ; inert_intf:iNEMO|spi:ispi|shift_reg[5]                      ; inert_intf:iNEMO|spi:ispi|shift_reg[6]                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.326      ;
; 0.206 ; inert_intf:iNEMO|spi:ispi|sclk_div[4]                       ; inert_intf:iNEMO|spi:ispi|sclk_div[4]                       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.334      ;
; 0.211 ; inert_intf:iNEMO|inertial_integrator:iINT|yaw_int[4]        ; inert_intf:iNEMO|inertial_integrator:iINT|yaw_off[4]        ; clk          ; clk         ; 0.000        ; 0.030      ; 0.325      ;
; 0.212 ; inert_intf:iNEMO|inertial_integrator:iINT|yaw_int[10]       ; inert_intf:iNEMO|inertial_integrator:iINT|yaw_off[10]       ; clk          ; clk         ; 0.000        ; 0.030      ; 0.326      ;
; 0.212 ; inert_intf:iNEMO|inertial_integrator:iINT|yaw_int[11]       ; inert_intf:iNEMO|inertial_integrator:iINT|yaw_off[11]       ; clk          ; clk         ; 0.000        ; 0.030      ; 0.326      ;
; 0.220 ; TourLogic:iTL|move_num[4]                                   ; TourLogic:iTL|move_num[4]                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.341      ;
; 0.227 ; TourLogic:iTL|move_try[2]                                   ; TourLogic:iTL|move_try[3]                                   ; clk          ; clk         ; 0.000        ; 0.234      ; 0.545      ;
; 0.231 ; inert_intf:iNEMO|spi:ispi|state.IDLE                        ; inert_intf:iNEMO|spi:ispi|shift_reg[3]                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.352      ;
; 0.236 ; inert_intf:iNEMO|spi:ispi|shift_reg[3]                      ; inert_intf:iNEMO|store_yawH[3]                              ; clk          ; clk         ; 0.000        ; 0.238      ; 0.558      ;
; 0.238 ; inert_intf:iNEMO|spi:ispi|state.IDLE                        ; inert_intf:iNEMO|spi:ispi|ss_n                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.359      ;
; 0.249 ; inert_intf:iNEMO|spi:ispi|shift_reg[2]                      ; inert_intf:iNEMO|store_yawH[2]                              ; clk          ; clk         ; 0.000        ; 0.238      ; 0.571      ;
; 0.250 ; inert_intf:iNEMO|spi:ispi|shift_reg[3]                      ; inert_intf:iNEMO|store_yawL[3]                              ; clk          ; clk         ; 0.000        ; 0.223      ; 0.557      ;
; 0.251 ; inert_intf:iNEMO|spi:ispi|shift_reg[1]                      ; inert_intf:iNEMO|store_yawH[1]                              ; clk          ; clk         ; 0.000        ; 0.238      ; 0.573      ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                              ;
+--------+--------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.640 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.051     ; 1.576      ;
; -0.640 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.051     ; 1.576      ;
; -0.640 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.051     ; 1.576      ;
; -0.640 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.051     ; 1.576      ;
; -0.640 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.051     ; 1.576      ;
; -0.640 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.051     ; 1.576      ;
; -0.640 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.051     ; 1.576      ;
; -0.640 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.051     ; 1.576      ;
; -0.640 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_rx:iRX|baud_cnt[11] ; clk          ; clk         ; 1.000        ; -0.051     ; 1.576      ;
; -0.639 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|prev_err2[0]                                 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.571      ;
; -0.639 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|prev_err2[3]                                 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.571      ;
; -0.639 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|prev_err2[4]                                 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.571      ;
; -0.639 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|prev_err2[7]                                 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.571      ;
; -0.639 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|prev_err2[8]                                 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.571      ;
; -0.639 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|prev_err2[9]                                 ; clk          ; clk         ; 1.000        ; -0.055     ; 1.571      ;
; -0.638 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|state.IDLE                    ; clk          ; clk         ; 1.000        ; -0.052     ; 1.573      ;
; -0.638 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|bit_cntr[0]                   ; clk          ; clk         ; 1.000        ; -0.052     ; 1.573      ;
; -0.638 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|bit_cntr[1]                   ; clk          ; clk         ; 1.000        ; -0.052     ; 1.573      ;
; -0.638 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|bit_cntr[2]                   ; clk          ; clk         ; 1.000        ; -0.052     ; 1.573      ;
; -0.638 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|bit_cntr[3]                   ; clk          ; clk         ; 1.000        ; -0.052     ; 1.573      ;
; -0.638 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|bit_cntr[4]                   ; clk          ; clk         ; 1.000        ; -0.052     ; 1.573      ;
; -0.638 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|state.TRANSMITTING            ; clk          ; clk         ; 1.000        ; -0.052     ; 1.573      ;
; -0.638 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|state.BACK_PORCH              ; clk          ; clk         ; 1.000        ; -0.052     ; 1.573      ;
; -0.638 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|shift_reg[0]                  ; clk          ; clk         ; 1.000        ; -0.052     ; 1.573      ;
; -0.638 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|shift_reg[1]                  ; clk          ; clk         ; 1.000        ; -0.052     ; 1.573      ;
; -0.638 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|shift_reg[2]                  ; clk          ; clk         ; 1.000        ; -0.052     ; 1.573      ;
; -0.638 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|shift_reg[3]                  ; clk          ; clk         ; 1.000        ; -0.052     ; 1.573      ;
; -0.638 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|shift_reg[4]                  ; clk          ; clk         ; 1.000        ; -0.052     ; 1.573      ;
; -0.638 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|shift_reg[5]                  ; clk          ; clk         ; 1.000        ; -0.049     ; 1.576      ;
; -0.638 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|shift_reg[6]                  ; clk          ; clk         ; 1.000        ; -0.049     ; 1.576      ;
; -0.638 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|shift_reg[7]                  ; clk          ; clk         ; 1.000        ; -0.049     ; 1.576      ;
; -0.638 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|ss_n                          ; clk          ; clk         ; 1.000        ; -0.052     ; 1.573      ;
; -0.638 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|shift_reg[8]                  ; clk          ; clk         ; 1.000        ; -0.049     ; 1.576      ;
; -0.638 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|shift_reg[9]                  ; clk          ; clk         ; 1.000        ; -0.049     ; 1.576      ;
; -0.638 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|shift_reg[10]                 ; clk          ; clk         ; 1.000        ; -0.049     ; 1.576      ;
; -0.638 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|shift_reg[11]                 ; clk          ; clk         ; 1.000        ; -0.049     ; 1.576      ;
; -0.638 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|shift_reg[12]                 ; clk          ; clk         ; 1.000        ; -0.049     ; 1.576      ;
; -0.638 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|shift_reg[13]                 ; clk          ; clk         ; 1.000        ; -0.049     ; 1.576      ;
; -0.638 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|shift_reg[14]                 ; clk          ; clk         ; 1.000        ; -0.049     ; 1.576      ;
; -0.638 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|shift_reg[15]                 ; clk          ; clk         ; 1.000        ; -0.049     ; 1.576      ;
; -0.637 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|inertial_integrator:iINT|vld_ff1       ; clk          ; clk         ; 1.000        ; -0.052     ; 1.572      ;
; -0.637 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|move_try[5]                               ; clk          ; clk         ; 1.000        ; -0.050     ; 1.574      ;
; -0.637 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|move_try[0]                               ; clk          ; clk         ; 1.000        ; -0.050     ; 1.574      ;
; -0.636 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|move_try[1]                               ; clk          ; clk         ; 1.000        ; -0.050     ; 1.573      ;
; -0.636 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|move_try[2]                               ; clk          ; clk         ; 1.000        ; -0.050     ; 1.573      ;
; -0.636 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|move_try[4]                               ; clk          ; clk         ; 1.000        ; -0.050     ; 1.573      ;
; -0.632 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|move_num[3]                               ; clk          ; clk         ; 1.000        ; -0.039     ; 1.580      ;
; -0.632 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|move_num[4]                               ; clk          ; clk         ; 1.000        ; -0.039     ; 1.580      ;
; -0.632 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|move_num[2]                               ; clk          ; clk         ; 1.000        ; -0.039     ; 1.580      ;
; -0.631 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[3][0]                           ; clk          ; clk         ; 1.000        ; -0.053     ; 1.565      ;
; -0.631 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[3][1]                           ; clk          ; clk         ; 1.000        ; -0.053     ; 1.565      ;
; -0.631 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[3][2]                           ; clk          ; clk         ; 1.000        ; -0.053     ; 1.565      ;
; -0.631 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[3][3]                           ; clk          ; clk         ; 1.000        ; -0.053     ; 1.565      ;
; -0.631 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[3][4]                           ; clk          ; clk         ; 1.000        ; -0.053     ; 1.565      ;
; -0.631 ; rst_synch:iRST|rst_n_ff2 ; TourCmd:iTC|mv_indx[2]                                  ; clk          ; clk         ; 1.000        ; -0.051     ; 1.567      ;
; -0.631 ; rst_synch:iRST|rst_n_ff2 ; TourCmd:iTC|mv_indx[3]                                  ; clk          ; clk         ; 1.000        ; -0.051     ; 1.567      ;
; -0.631 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[3][5]                           ; clk          ; clk         ; 1.000        ; -0.053     ; 1.565      ;
; -0.631 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[3][6]                           ; clk          ; clk         ; 1.000        ; -0.053     ; 1.565      ;
; -0.631 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[3][7]                           ; clk          ; clk         ; 1.000        ; -0.053     ; 1.565      ;
; -0.464 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|sclk_div[0]                   ; clk          ; clk         ; 1.000        ; 0.124      ; 1.575      ;
; -0.464 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|sclk_div[1]                   ; clk          ; clk         ; 1.000        ; 0.124      ; 1.575      ;
; -0.464 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|sclk_div[2]                   ; clk          ; clk         ; 1.000        ; 0.124      ; 1.575      ;
; -0.464 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|sclk_div[3]                   ; clk          ; clk         ; 1.000        ; 0.124      ; 1.575      ;
; -0.464 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|done                          ; clk          ; clk         ; 1.000        ; 0.124      ; 1.575      ;
; -0.464 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|state.CAP_YAW_H                        ; clk          ; clk         ; 1.000        ; 0.125      ; 1.576      ;
; -0.464 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|state.INIT3                            ; clk          ; clk         ; 1.000        ; 0.125      ; 1.576      ;
; -0.464 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|spi:ispi|sclk_div[4]                   ; clk          ; clk         ; 1.000        ; 0.124      ; 1.575      ;
; -0.463 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|yy[0]                                     ; clk          ; clk         ; 1.000        ; 0.123      ; 1.573      ;
; -0.463 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|yy[1]                                     ; clk          ; clk         ; 1.000        ; 0.123      ; 1.573      ;
; -0.463 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|yy[2]                                     ; clk          ; clk         ; 1.000        ; 0.123      ; 1.573      ;
; -0.463 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|xx[0]                                     ; clk          ; clk         ; 1.000        ; 0.123      ; 1.573      ;
; -0.463 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|xx[1]                                     ; clk          ; clk         ; 1.000        ; 0.123      ; 1.573      ;
; -0.463 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|xx[2]                                     ; clk          ; clk         ; 1.000        ; 0.123      ; 1.573      ;
; -0.463 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|baud_cnt[0]  ; clk          ; clk         ; 1.000        ; 0.120      ; 1.570      ;
; -0.463 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; 0.120      ; 1.570      ;
; -0.463 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; 0.120      ; 1.570      ;
; -0.463 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; 0.120      ; 1.570      ;
; -0.463 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; 0.120      ; 1.570      ;
; -0.463 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; 0.120      ; 1.570      ;
; -0.463 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|baud_cnt[7]  ; clk          ; clk         ; 1.000        ; 0.120      ; 1.570      ;
; -0.463 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; 0.120      ; 1.570      ;
; -0.463 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; 0.120      ; 1.570      ;
; -0.463 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|baud_cnt[10] ; clk          ; clk         ; 1.000        ; 0.120      ; 1.570      ;
; -0.463 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|baud_cnt[11] ; clk          ; clk         ; 1.000        ; 0.120      ; 1.570      ;
; -0.463 ; rst_synch:iRST|rst_n_ff2 ; UART_wrapper:iWRAP|UART:iUART0|UART_tx:iTX|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; 0.120      ; 1.570      ;
; -0.460 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[8][7]                           ; clk          ; clk         ; 1.000        ; 0.131      ; 1.578      ;
; -0.460 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[7][3]                          ; clk          ; clk         ; 1.000        ; 0.130      ; 1.577      ;
; -0.460 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[7][5]                          ; clk          ; clk         ; 1.000        ; 0.130      ; 1.577      ;
; -0.459 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[2][0]                           ; clk          ; clk         ; 1.000        ; 0.117      ; 1.563      ;
; -0.459 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[2][2]                           ; clk          ; clk         ; 1.000        ; 0.117      ; 1.563      ;
; -0.459 ; rst_synch:iRST|rst_n_ff2 ; cmd_proc:iCMD|ff2                                       ; clk          ; clk         ; 1.000        ; 0.126      ; 1.572      ;
; -0.459 ; rst_synch:iRST|rst_n_ff2 ; cmd_proc:iCMD|ff3                                       ; clk          ; clk         ; 1.000        ; 0.126      ; 1.572      ;
; -0.459 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[6][2]                          ; clk          ; clk         ; 1.000        ; 0.131      ; 1.577      ;
; -0.459 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[10][2]                         ; clk          ; clk         ; 1.000        ; 0.131      ; 1.577      ;
; -0.459 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[11][2]                         ; clk          ; clk         ; 1.000        ; 0.132      ; 1.578      ;
; -0.459 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[11][3]                         ; clk          ; clk         ; 1.000        ; 0.132      ; 1.578      ;
; -0.459 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[10][3]                         ; clk          ; clk         ; 1.000        ; 0.131      ; 1.577      ;
; -0.459 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[10][5]                         ; clk          ; clk         ; 1.000        ; 0.131      ; 1.577      ;
; -0.459 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[11][5]                         ; clk          ; clk         ; 1.000        ; 0.132      ; 1.578      ;
; -0.459 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[6][4]                          ; clk          ; clk         ; 1.000        ; 0.131      ; 1.577      ;
+--------+--------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                      ;
+-------+--------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 1.090 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|err_sat_ff[0]        ; clk          ; clk         ; 0.000        ; 0.260      ; 1.434      ;
; 1.090 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|err_sat_ff[1]        ; clk          ; clk         ; 0.000        ; 0.260      ; 1.434      ;
; 1.090 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|err_sat_ff[2]        ; clk          ; clk         ; 0.000        ; 0.260      ; 1.434      ;
; 1.090 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|err_sat_ff[3]        ; clk          ; clk         ; 0.000        ; 0.260      ; 1.434      ;
; 1.090 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|err_sat_ff[4]        ; clk          ; clk         ; 0.000        ; 0.260      ; 1.434      ;
; 1.090 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|err_sat_ff[5]        ; clk          ; clk         ; 0.000        ; 0.260      ; 1.434      ;
; 1.090 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|err_sat_ff[6]        ; clk          ; clk         ; 0.000        ; 0.260      ; 1.434      ;
; 1.090 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|err_sat_ff[7]        ; clk          ; clk         ; 0.000        ; 0.260      ; 1.434      ;
; 1.090 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|err_sat_ff[8]        ; clk          ; clk         ; 0.000        ; 0.260      ; 1.434      ;
; 1.093 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[7][2]   ; clk          ; clk         ; 0.000        ; 0.255      ; 1.432      ;
; 1.093 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[7][3]   ; clk          ; clk         ; 0.000        ; 0.255      ; 1.432      ;
; 1.093 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[7][4]   ; clk          ; clk         ; 0.000        ; 0.255      ; 1.432      ;
; 1.093 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[7][5]   ; clk          ; clk         ; 0.000        ; 0.255      ; 1.432      ;
; 1.093 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[7][6]   ; clk          ; clk         ; 0.000        ; 0.255      ; 1.432      ;
; 1.093 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[7][7]   ; clk          ; clk         ; 0.000        ; 0.255      ; 1.432      ;
; 1.096 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|state.IDLE        ; clk          ; clk         ; 0.000        ; 0.264      ; 1.444      ;
; 1.096 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|state.INIT        ; clk          ; clk         ; 0.000        ; 0.264      ; 1.444      ;
; 1.096 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|state.BACK_UP     ; clk          ; clk         ; 0.000        ; 0.264      ; 1.444      ;
; 1.096 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|state.POSSIBLE    ; clk          ; clk         ; 0.000        ; 0.264      ; 1.444      ;
; 1.096 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|state.MAKE_MOVE   ; clk          ; clk         ; 0.000        ; 0.264      ; 1.444      ;
; 1.096 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|integrator[7]        ; clk          ; clk         ; 0.000        ; 0.256      ; 1.436      ;
; 1.096 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|integrator[10]       ; clk          ; clk         ; 0.000        ; 0.256      ; 1.436      ;
; 1.097 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[12][2] ; clk          ; clk         ; 0.000        ; 0.263      ; 1.444      ;
; 1.097 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[12][3] ; clk          ; clk         ; 0.000        ; 0.263      ; 1.444      ;
; 1.097 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[12][5] ; clk          ; clk         ; 0.000        ; 0.263      ; 1.444      ;
; 1.097 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[12][4] ; clk          ; clk         ; 0.000        ; 0.263      ; 1.444      ;
; 1.097 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[12][0] ; clk          ; clk         ; 0.000        ; 0.263      ; 1.444      ;
; 1.097 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[12][1] ; clk          ; clk         ; 0.000        ; 0.263      ; 1.444      ;
; 1.097 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[12][7] ; clk          ; clk         ; 0.000        ; 0.263      ; 1.444      ;
; 1.097 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[12][6] ; clk          ; clk         ; 0.000        ; 0.263      ; 1.444      ;
; 1.097 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[22][4] ; clk          ; clk         ; 0.000        ; 0.263      ; 1.444      ;
; 1.097 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[22][5] ; clk          ; clk         ; 0.000        ; 0.263      ; 1.444      ;
; 1.097 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[22][0] ; clk          ; clk         ; 0.000        ; 0.263      ; 1.444      ;
; 1.097 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[22][1] ; clk          ; clk         ; 0.000        ; 0.263      ; 1.444      ;
; 1.097 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[22][3] ; clk          ; clk         ; 0.000        ; 0.263      ; 1.444      ;
; 1.097 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[22][2] ; clk          ; clk         ; 0.000        ; 0.263      ; 1.444      ;
; 1.097 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[22][7] ; clk          ; clk         ; 0.000        ; 0.263      ; 1.444      ;
; 1.097 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[22][6] ; clk          ; clk         ; 0.000        ; 0.263      ; 1.444      ;
; 1.097 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[17][4] ; clk          ; clk         ; 0.000        ; 0.263      ; 1.444      ;
; 1.097 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[17][5] ; clk          ; clk         ; 0.000        ; 0.263      ; 1.444      ;
; 1.097 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[17][6] ; clk          ; clk         ; 0.000        ; 0.263      ; 1.444      ;
; 1.097 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[17][7] ; clk          ; clk         ; 0.000        ; 0.263      ; 1.444      ;
; 1.097 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[17][1] ; clk          ; clk         ; 0.000        ; 0.263      ; 1.444      ;
; 1.097 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[17][0] ; clk          ; clk         ; 0.000        ; 0.263      ; 1.444      ;
; 1.097 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[17][2] ; clk          ; clk         ; 0.000        ; 0.263      ; 1.444      ;
; 1.097 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[17][3] ; clk          ; clk         ; 0.000        ; 0.263      ; 1.444      ;
; 1.097 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|integrator[0]        ; clk          ; clk         ; 0.000        ; 0.255      ; 1.436      ;
; 1.097 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|integrator[1]        ; clk          ; clk         ; 0.000        ; 0.255      ; 1.436      ;
; 1.097 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|integrator[2]        ; clk          ; clk         ; 0.000        ; 0.255      ; 1.436      ;
; 1.097 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|integrator[3]        ; clk          ; clk         ; 0.000        ; 0.255      ; 1.436      ;
; 1.097 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|integrator[4]        ; clk          ; clk         ; 0.000        ; 0.255      ; 1.436      ;
; 1.097 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|integrator[5]        ; clk          ; clk         ; 0.000        ; 0.255      ; 1.436      ;
; 1.097 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|integrator[8]        ; clk          ; clk         ; 0.000        ; 0.255      ; 1.436      ;
; 1.097 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|integrator[9]        ; clk          ; clk         ; 0.000        ; 0.255      ; 1.436      ;
; 1.097 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|integrator[11]       ; clk          ; clk         ; 0.000        ; 0.255      ; 1.436      ;
; 1.097 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|integrator[12]       ; clk          ; clk         ; 0.000        ; 0.255      ; 1.436      ;
; 1.097 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|integrator[13]       ; clk          ; clk         ; 0.000        ; 0.255      ; 1.436      ;
; 1.097 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|integrator[6]        ; clk          ; clk         ; 0.000        ; 0.255      ; 1.436      ;
; 1.098 ; rst_synch:iRST|rst_n_ff2 ; IR_intf:iIR|lftIR               ; clk          ; clk         ; 0.000        ; 0.247      ; 1.429      ;
; 1.098 ; rst_synch:iRST|rst_n_ff2 ; IR_intf:iIR|rghtIR              ; clk          ; clk         ; 0.000        ; 0.247      ; 1.429      ;
; 1.098 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[13][2] ; clk          ; clk         ; 0.000        ; 0.259      ; 1.441      ;
; 1.098 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[13][3] ; clk          ; clk         ; 0.000        ; 0.259      ; 1.441      ;
; 1.098 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[13][5] ; clk          ; clk         ; 0.000        ; 0.259      ; 1.441      ;
; 1.098 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[13][4] ; clk          ; clk         ; 0.000        ; 0.259      ; 1.441      ;
; 1.098 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[13][0] ; clk          ; clk         ; 0.000        ; 0.259      ; 1.441      ;
; 1.098 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[13][1] ; clk          ; clk         ; 0.000        ; 0.259      ; 1.441      ;
; 1.098 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[13][7] ; clk          ; clk         ; 0.000        ; 0.259      ; 1.441      ;
; 1.098 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[13][6] ; clk          ; clk         ; 0.000        ; 0.259      ; 1.441      ;
; 1.100 ; rst_synch:iRST|rst_n_ff2 ; PID:iCNTRL|integrator[14]       ; clk          ; clk         ; 0.000        ; 0.251      ; 1.435      ;
; 1.101 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[10][0]  ; clk          ; clk         ; 0.000        ; 0.255      ; 1.440      ;
; 1.101 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[10][1]  ; clk          ; clk         ; 0.000        ; 0.255      ; 1.440      ;
; 1.101 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[23][1]  ; clk          ; clk         ; 0.000        ; 0.245      ; 1.430      ;
; 1.101 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[21][2]  ; clk          ; clk         ; 0.000        ; 0.258      ; 1.443      ;
; 1.101 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[10][3]  ; clk          ; clk         ; 0.000        ; 0.255      ; 1.440      ;
; 1.101 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[23][3]  ; clk          ; clk         ; 0.000        ; 0.245      ; 1.430      ;
; 1.101 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[10][5]  ; clk          ; clk         ; 0.000        ; 0.255      ; 1.440      ;
; 1.101 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[23][5]  ; clk          ; clk         ; 0.000        ; 0.245      ; 1.430      ;
; 1.101 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[10][6]  ; clk          ; clk         ; 0.000        ; 0.255      ; 1.440      ;
; 1.101 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[21][6]  ; clk          ; clk         ; 0.000        ; 0.258      ; 1.443      ;
; 1.101 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[23][6]  ; clk          ; clk         ; 0.000        ; 0.245      ; 1.430      ;
; 1.101 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[10][4]  ; clk          ; clk         ; 0.000        ; 0.255      ; 1.440      ;
; 1.101 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[21][7]  ; clk          ; clk         ; 0.000        ; 0.258      ; 1.443      ;
; 1.101 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[7][2]  ; clk          ; clk         ; 0.000        ; 0.257      ; 1.442      ;
; 1.101 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[7][4]  ; clk          ; clk         ; 0.000        ; 0.257      ; 1.442      ;
; 1.101 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[18][7] ; clk          ; clk         ; 0.000        ; 0.254      ; 1.439      ;
; 1.102 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[20][0]  ; clk          ; clk         ; 0.000        ; 0.258      ; 1.444      ;
; 1.102 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[20][1]  ; clk          ; clk         ; 0.000        ; 0.258      ; 1.444      ;
; 1.102 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[20][2]  ; clk          ; clk         ; 0.000        ; 0.258      ; 1.444      ;
; 1.102 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[20][3]  ; clk          ; clk         ; 0.000        ; 0.258      ; 1.444      ;
; 1.102 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[20][5]  ; clk          ; clk         ; 0.000        ; 0.258      ; 1.444      ;
; 1.102 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[20][6]  ; clk          ; clk         ; 0.000        ; 0.258      ; 1.444      ;
; 1.102 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[20][4]  ; clk          ; clk         ; 0.000        ; 0.258      ; 1.444      ;
; 1.102 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|last_move[20][7]  ; clk          ; clk         ; 0.000        ; 0.258      ; 1.444      ;
; 1.102 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[7][0]  ; clk          ; clk         ; 0.000        ; 0.253      ; 1.439      ;
; 1.102 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[7][1]  ; clk          ; clk         ; 0.000        ; 0.253      ; 1.439      ;
; 1.102 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[7][7]  ; clk          ; clk         ; 0.000        ; 0.253      ; 1.439      ;
; 1.102 ; rst_synch:iRST|rst_n_ff2 ; TourLogic:iTL|poss_moves[7][6]  ; clk          ; clk         ; 0.000        ; 0.253      ; 1.439      ;
; 1.103 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|INT_ff2        ; clk          ; clk         ; 0.000        ; 0.248      ; 1.435      ;
; 1.103 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|state.INIT1    ; clk          ; clk         ; 0.000        ; 0.248      ; 1.435      ;
; 1.103 ; rst_synch:iRST|rst_n_ff2 ; inert_intf:iNEMO|state.INIT2    ; clk          ; clk         ; 0.000        ; 0.248      ; 1.435      ;
+-------+--------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+-----------+-------+-----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery  ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+-----------+---------+---------------------+
; Worst-case Slack ; -7.338    ; 0.144 ; -1.774    ; 1.090   ; -3.000              ;
;  clk             ; -7.338    ; 0.144 ; -1.774    ; 1.090   ; -3.000              ;
; Design-wide TNS  ; -3359.391 ; 0.0   ; -1134.412 ; 0.0     ; -1125.337           ;
;  clk             ; -3359.391 ; 0.000 ; -1134.412 ; 0.000   ; -1125.337           ;
+------------------+-----------+-------+-----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; SS_n          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SCLK          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MOSI          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lftPWM1       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lftPWM2       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rghtPWM1      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rghtPWM2      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TX            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; piezo         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; piezo_n       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IR_en         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RST_n                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; INT                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; lftIR_n                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rghtIR_n                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; MISO                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RX                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; cntrIR_n                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SS_n          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; SCLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; MOSI          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; lftPWM1       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; lftPWM2       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; rghtPWM1      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; rghtPWM2      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; TX            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; piezo         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; piezo_n       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; IR_en         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SS_n          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; SCLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; MOSI          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; lftPWM1       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; lftPWM2       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; rghtPWM1      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; rghtPWM2      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; TX            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; piezo         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; piezo_n       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; IR_en         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SS_n          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SCLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; MOSI          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; lftPWM1       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; lftPWM2       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; rghtPWM1      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; rghtPWM2      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; TX            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; piezo         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; piezo_n       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; IR_en         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 795584   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 795584   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 787      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 787      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 7     ; 7    ;
; Unconstrained Input Port Paths  ; 8     ; 8    ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; INT        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MISO       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RST_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RX         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cntrIR_n   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lftIR_n    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rghtIR_n   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; IR_en       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MOSI        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SCLK        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SS_n        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TX          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lftPWM1     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lftPWM2     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; piezo       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; piezo_n     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rghtPWM1    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rghtPWM2    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; INT        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MISO       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RST_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RX         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cntrIR_n   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lftIR_n    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rghtIR_n   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; IR_en       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MOSI        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SCLK        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SS_n        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TX          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lftPWM1     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lftPWM2     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; piezo       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; piezo_n     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rghtPWM1    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rghtPWM2    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition
    Info: Processing started: Sat Dec  7 01:11:38 2024
Info: Command: quartus_sta KnightsTour -c KnightsTour
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 14 of the 14 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'KnightsTour.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -7.338
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.338           -3359.391 clk 
Info (332146): Worst-case hold slack is 0.307
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.307               0.000 clk 
Info (332146): Worst-case recovery slack is -1.774
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.774           -1134.412 clk 
Info (332146): Worst-case removal slack is 1.874
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.874               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -855.000 clk 
Info (332114): Report Metastability: Found 5 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -6.432
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.432           -2940.023 clk 
Info (332146): Worst-case hold slack is 0.288
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.288               0.000 clk 
Info (332146): Worst-case recovery slack is -1.464
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.464            -920.065 clk 
Info (332146): Worst-case removal slack is 1.674
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.674               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -855.000 clk 
Info (332114): Report Metastability: Found 5 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.855
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.855           -1588.817 clk 
Info (332146): Worst-case hold slack is 0.144
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.144               0.000 clk 
Info (332146): Worst-case recovery slack is -0.640
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.640            -362.248 clk 
Info (332146): Worst-case removal slack is 1.090
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.090               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1125.337 clk 
Info (332114): Report Metastability: Found 5 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4932 megabytes
    Info: Processing ended: Sat Dec  7 01:11:41 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


