Timing Analyzer report for gyro_test
Fri Sep 20 19:05:59 2024
Quartus Prime Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; gyro_test                                              ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE10E22C8                                           ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 32          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.10        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.7%      ;
;     Processors 3-16        ;   0.7%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 238.44 MHz ; 238.44 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.194 ; -211.137           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.435 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -139.804                         ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                    ;
+--------+--------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.194 ; i2c_master:i2c_master|stop                 ; MPU6050:mpu6050_ctrl|state.S_READ_1       ; clk          ; clk         ; 1.000        ; -0.084     ; 4.111      ;
; -3.188 ; MPU6050:mpu6050_ctrl|state.S_READ_0        ; MPU6050:mpu6050_ctrl|state.S_READ_1       ; clk          ; clk         ; 1.000        ; -0.079     ; 4.110      ;
; -3.126 ; i2c_master:i2c_master|data_valid           ; MPU6050:mpu6050_ctrl|state.S_READ_1       ; clk          ; clk         ; 1.000        ; -0.084     ; 4.043      ;
; -3.109 ; i2c_master:i2c_master|queued               ; MPU6050:mpu6050_ctrl|state.S_READ_1       ; clk          ; clk         ; 1.000        ; -0.084     ; 4.026      ;
; -3.091 ; i2c_master:i2c_master|stop                 ; MPU6050:mpu6050_ctrl|state.S_STABLE       ; clk          ; clk         ; 1.000        ; -0.085     ; 4.007      ;
; -3.091 ; i2c_master:i2c_master|stop                 ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_0 ; clk          ; clk         ; 1.000        ; -0.085     ; 4.007      ;
; -3.085 ; MPU6050:mpu6050_ctrl|state.S_READ_0        ; MPU6050:mpu6050_ctrl|state.S_STABLE       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.006      ;
; -3.085 ; MPU6050:mpu6050_ctrl|state.S_READ_0        ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_0 ; clk          ; clk         ; 1.000        ; -0.080     ; 4.006      ;
; -3.025 ; i2c_master:i2c_master|state.S_RECVBIT      ; i2c_master:i2c_master|stop                ; clk          ; clk         ; 1.000        ; -0.080     ; 3.946      ;
; -3.023 ; i2c_master:i2c_master|data_valid           ; MPU6050:mpu6050_ctrl|state.S_STABLE       ; clk          ; clk         ; 1.000        ; -0.085     ; 3.939      ;
; -3.023 ; i2c_master:i2c_master|data_valid           ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_0 ; clk          ; clk         ; 1.000        ; -0.085     ; 3.939      ;
; -3.009 ; i2c_master:i2c_master|nack                 ; MPU6050:mpu6050_ctrl|state.S_READ_1       ; clk          ; clk         ; 1.000        ; -0.084     ; 3.926      ;
; -3.008 ; MPU6050:mpu6050_ctrl|state.S_READ_0        ; MPU6050:mpu6050_ctrl|state.000            ; clk          ; clk         ; 1.000        ; -0.080     ; 3.929      ;
; -3.006 ; i2c_master:i2c_master|queued               ; MPU6050:mpu6050_ctrl|state.S_STABLE       ; clk          ; clk         ; 1.000        ; -0.085     ; 3.922      ;
; -3.006 ; i2c_master:i2c_master|queued               ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_0 ; clk          ; clk         ; 1.000        ; -0.085     ; 3.922      ;
; -2.942 ; i2c_master:i2c_master|stop                 ; MPU6050:mpu6050_ctrl|state.000            ; clk          ; clk         ; 1.000        ; -0.085     ; 3.858      ;
; -2.942 ; i2c_master:i2c_master|data_valid           ; MPU6050:mpu6050_ctrl|state.000            ; clk          ; clk         ; 1.000        ; -0.085     ; 3.858      ;
; -2.918 ; i2c_master:i2c_master|stop                 ; MPU6050:mpu6050_ctrl|load                 ; clk          ; clk         ; 1.000        ; -0.086     ; 3.833      ;
; -2.906 ; i2c_master:i2c_master|nack                 ; MPU6050:mpu6050_ctrl|state.S_STABLE       ; clk          ; clk         ; 1.000        ; -0.085     ; 3.822      ;
; -2.906 ; i2c_master:i2c_master|nack                 ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_0 ; clk          ; clk         ; 1.000        ; -0.085     ; 3.822      ;
; -2.898 ; counter[5]                                 ; MPU6050:mpu6050_ctrl|data[0]              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.819      ;
; -2.898 ; counter[5]                                 ; MPU6050:mpu6050_ctrl|data[7]              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.819      ;
; -2.898 ; counter[5]                                 ; MPU6050:mpu6050_ctrl|data[1]              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.819      ;
; -2.898 ; counter[5]                                 ; MPU6050:mpu6050_ctrl|data[2]              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.819      ;
; -2.898 ; counter[5]                                 ; MPU6050:mpu6050_ctrl|data[3]              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.819      ;
; -2.898 ; counter[5]                                 ; MPU6050:mpu6050_ctrl|data[6]              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.819      ;
; -2.885 ; i2c_master:i2c_master|queued               ; MPU6050:mpu6050_ctrl|state.000            ; clk          ; clk         ; 1.000        ; -0.085     ; 3.801      ;
; -2.877 ; i2c_master:i2c_master|queued               ; MPU6050:mpu6050_ctrl|state.S_READ_0       ; clk          ; clk         ; 1.000        ; -0.085     ; 3.793      ;
; -2.871 ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_0  ; MPU6050:mpu6050_ctrl|state.S_READ_1       ; clk          ; clk         ; 1.000        ; -0.080     ; 3.792      ;
; -2.868 ; i2c_master:i2c_master|queued               ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_1 ; clk          ; clk         ; 1.000        ; -0.085     ; 3.784      ;
; -2.852 ; MPU6050:mpu6050_ctrl|state.S_READ_0        ; MPU6050:mpu6050_ctrl|load                 ; clk          ; clk         ; 1.000        ; -0.081     ; 3.772      ;
; -2.843 ; i2c_master:i2c_master|nack_detected        ; i2c_master:i2c_master|shift[7]            ; clk          ; clk         ; 1.000        ; -0.083     ; 3.761      ;
; -2.843 ; i2c_master:i2c_master|nack_detected        ; i2c_master:i2c_master|shift[6]            ; clk          ; clk         ; 1.000        ; -0.083     ; 3.761      ;
; -2.843 ; i2c_master:i2c_master|nack_detected        ; i2c_master:i2c_master|shift[5]            ; clk          ; clk         ; 1.000        ; -0.083     ; 3.761      ;
; -2.843 ; i2c_master:i2c_master|nack_detected        ; i2c_master:i2c_master|shift[4]            ; clk          ; clk         ; 1.000        ; -0.083     ; 3.761      ;
; -2.843 ; i2c_master:i2c_master|nack_detected        ; i2c_master:i2c_master|shift[3]            ; clk          ; clk         ; 1.000        ; -0.083     ; 3.761      ;
; -2.843 ; i2c_master:i2c_master|nack_detected        ; i2c_master:i2c_master|shift[2]            ; clk          ; clk         ; 1.000        ; -0.083     ; 3.761      ;
; -2.843 ; i2c_master:i2c_master|nack_detected        ; i2c_master:i2c_master|shift[1]            ; clk          ; clk         ; 1.000        ; -0.083     ; 3.761      ;
; -2.840 ; i2c_master:i2c_master|state.S_START        ; i2c_master:i2c_master|shift[7]            ; clk          ; clk         ; 1.000        ; -0.083     ; 3.758      ;
; -2.840 ; i2c_master:i2c_master|state.S_START        ; i2c_master:i2c_master|shift[6]            ; clk          ; clk         ; 1.000        ; -0.083     ; 3.758      ;
; -2.840 ; i2c_master:i2c_master|state.S_START        ; i2c_master:i2c_master|shift[5]            ; clk          ; clk         ; 1.000        ; -0.083     ; 3.758      ;
; -2.840 ; i2c_master:i2c_master|state.S_START        ; i2c_master:i2c_master|shift[4]            ; clk          ; clk         ; 1.000        ; -0.083     ; 3.758      ;
; -2.840 ; i2c_master:i2c_master|state.S_START        ; i2c_master:i2c_master|shift[3]            ; clk          ; clk         ; 1.000        ; -0.083     ; 3.758      ;
; -2.840 ; i2c_master:i2c_master|state.S_START        ; i2c_master:i2c_master|shift[2]            ; clk          ; clk         ; 1.000        ; -0.083     ; 3.758      ;
; -2.840 ; i2c_master:i2c_master|state.S_START        ; i2c_master:i2c_master|shift[1]            ; clk          ; clk         ; 1.000        ; -0.083     ; 3.758      ;
; -2.810 ; counter[5]                                 ; i2c_master:i2c_master|state.S_IDLE        ; clk          ; clk         ; 1.000        ; -0.077     ; 3.734      ;
; -2.810 ; i2c_master:i2c_master|data_valid           ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_1 ; clk          ; clk         ; 1.000        ; -0.085     ; 3.726      ;
; -2.806 ; i2c_master:i2c_master|data_valid           ; MPU6050:mpu6050_ctrl|state.S_READ_0       ; clk          ; clk         ; 1.000        ; -0.085     ; 3.722      ;
; -2.794 ; counter[7]                                 ; MPU6050:mpu6050_ctrl|data[0]              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.715      ;
; -2.794 ; counter[7]                                 ; MPU6050:mpu6050_ctrl|data[7]              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.715      ;
; -2.794 ; counter[7]                                 ; MPU6050:mpu6050_ctrl|data[1]              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.715      ;
; -2.794 ; counter[7]                                 ; MPU6050:mpu6050_ctrl|data[2]              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.715      ;
; -2.794 ; counter[7]                                 ; MPU6050:mpu6050_ctrl|data[3]              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.715      ;
; -2.794 ; counter[7]                                 ; MPU6050:mpu6050_ctrl|data[6]              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.715      ;
; -2.778 ; i2c_master:i2c_master|state.S_SENDBIT      ; i2c_master:i2c_master|shift[7]            ; clk          ; clk         ; 1.000        ; -0.083     ; 3.696      ;
; -2.778 ; i2c_master:i2c_master|state.S_SENDBIT      ; i2c_master:i2c_master|shift[6]            ; clk          ; clk         ; 1.000        ; -0.083     ; 3.696      ;
; -2.778 ; i2c_master:i2c_master|state.S_SENDBIT      ; i2c_master:i2c_master|shift[5]            ; clk          ; clk         ; 1.000        ; -0.083     ; 3.696      ;
; -2.778 ; i2c_master:i2c_master|state.S_SENDBIT      ; i2c_master:i2c_master|shift[4]            ; clk          ; clk         ; 1.000        ; -0.083     ; 3.696      ;
; -2.778 ; i2c_master:i2c_master|state.S_SENDBIT      ; i2c_master:i2c_master|shift[3]            ; clk          ; clk         ; 1.000        ; -0.083     ; 3.696      ;
; -2.778 ; i2c_master:i2c_master|state.S_SENDBIT      ; i2c_master:i2c_master|shift[2]            ; clk          ; clk         ; 1.000        ; -0.083     ; 3.696      ;
; -2.778 ; i2c_master:i2c_master|state.S_SENDBIT      ; i2c_master:i2c_master|shift[1]            ; clk          ; clk         ; 1.000        ; -0.083     ; 3.696      ;
; -2.775 ; i2c_master:i2c_master|nack                 ; MPU6050:mpu6050_ctrl|state.000            ; clk          ; clk         ; 1.000        ; -0.085     ; 3.691      ;
; -2.773 ; i2c_master:i2c_master|nack_detected        ; i2c_master:i2c_master|queued              ; clk          ; clk         ; 1.000        ; -0.081     ; 3.693      ;
; -2.772 ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_1  ; MPU6050:mpu6050_ctrl|state.S_READ_1       ; clk          ; clk         ; 1.000        ; -0.079     ; 3.694      ;
; -2.768 ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_0  ; MPU6050:mpu6050_ctrl|state.S_STABLE       ; clk          ; clk         ; 1.000        ; -0.081     ; 3.688      ;
; -2.768 ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_0  ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_0 ; clk          ; clk         ; 1.000        ; -0.081     ; 3.688      ;
; -2.763 ; MPU6050:mpu6050_ctrl|state.S_READ_1        ; MPU6050:mpu6050_ctrl|load                 ; clk          ; clk         ; 1.000        ; -0.083     ; 3.681      ;
; -2.760 ; MPU6050:mpu6050_ctrl|read_enable           ; i2c_master:i2c_master|shift[7]            ; clk          ; clk         ; 1.000        ; -0.080     ; 3.681      ;
; -2.760 ; MPU6050:mpu6050_ctrl|read_enable           ; i2c_master:i2c_master|shift[6]            ; clk          ; clk         ; 1.000        ; -0.080     ; 3.681      ;
; -2.760 ; MPU6050:mpu6050_ctrl|read_enable           ; i2c_master:i2c_master|shift[5]            ; clk          ; clk         ; 1.000        ; -0.080     ; 3.681      ;
; -2.760 ; MPU6050:mpu6050_ctrl|read_enable           ; i2c_master:i2c_master|shift[4]            ; clk          ; clk         ; 1.000        ; -0.080     ; 3.681      ;
; -2.760 ; MPU6050:mpu6050_ctrl|read_enable           ; i2c_master:i2c_master|shift[3]            ; clk          ; clk         ; 1.000        ; -0.080     ; 3.681      ;
; -2.760 ; MPU6050:mpu6050_ctrl|read_enable           ; i2c_master:i2c_master|shift[2]            ; clk          ; clk         ; 1.000        ; -0.080     ; 3.681      ;
; -2.760 ; MPU6050:mpu6050_ctrl|read_enable           ; i2c_master:i2c_master|shift[1]            ; clk          ; clk         ; 1.000        ; -0.080     ; 3.681      ;
; -2.719 ; i2c_master:i2c_master|state.S_READ         ; i2c_master:i2c_master|state.S_IDLE        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.639      ;
; -2.716 ; i2c_master:i2c_master|state.S_READ         ; i2c_master:i2c_master|shift[0]            ; clk          ; clk         ; 1.000        ; -0.083     ; 3.634      ;
; -2.714 ; i2c_master:i2c_master|stop                 ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_1 ; clk          ; clk         ; 1.000        ; -0.085     ; 3.630      ;
; -2.711 ; i2c_master:i2c_master|state.S_WESCLDOWN    ; i2c_master:i2c_master|stop                ; clk          ; clk         ; 1.000        ; -0.080     ; 3.632      ;
; -2.710 ; i2c_master:i2c_master|stop                 ; MPU6050:mpu6050_ctrl|state.S_READ_0       ; clk          ; clk         ; 1.000        ; -0.085     ; 3.626      ;
; -2.709 ; i2c_master:i2c_master|nack_detected        ; i2c_master:i2c_master|shift[0]            ; clk          ; clk         ; 1.000        ; -0.083     ; 3.627      ;
; -2.704 ; i2c_master:i2c_master|state.S_CHECKACKDOWN ; i2c_master:i2c_master|stop                ; clk          ; clk         ; 1.000        ; -0.080     ; 3.625      ;
; -2.694 ; counter[5]                                 ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_1 ; clk          ; clk         ; 1.000        ; -0.081     ; 3.614      ;
; -2.690 ; counter[5]                                 ; MPU6050:mpu6050_ctrl|state.S_READ_0       ; clk          ; clk         ; 1.000        ; -0.081     ; 3.610      ;
; -2.682 ; counter[7]                                 ; i2c_master:i2c_master|state.S_IDLE        ; clk          ; clk         ; 1.000        ; -0.077     ; 3.606      ;
; -2.675 ; MPU6050:mpu6050_ctrl|state.S_READ_0        ; MPU6050:mpu6050_ctrl|read_enable          ; clk          ; clk         ; 1.000        ; -0.079     ; 3.597      ;
; -2.669 ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_1  ; MPU6050:mpu6050_ctrl|state.S_STABLE       ; clk          ; clk         ; 1.000        ; -0.080     ; 3.590      ;
; -2.669 ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_1  ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_0 ; clk          ; clk         ; 1.000        ; -0.080     ; 3.590      ;
; -2.668 ; counter[7]                                 ; MPU6050:mpu6050_ctrl|state.S_READ_1       ; clk          ; clk         ; 1.000        ; -0.080     ; 3.589      ;
; -2.665 ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_0  ; MPU6050:mpu6050_ctrl|state.000            ; clk          ; clk         ; 1.000        ; -0.081     ; 3.585      ;
; -2.665 ; i2c_master:i2c_master|state.S_WRITE        ; i2c_master:i2c_master|shift[7]            ; clk          ; clk         ; 1.000        ; -0.083     ; 3.583      ;
; -2.665 ; i2c_master:i2c_master|state.S_WRITE        ; i2c_master:i2c_master|shift[6]            ; clk          ; clk         ; 1.000        ; -0.083     ; 3.583      ;
; -2.665 ; i2c_master:i2c_master|state.S_WRITE        ; i2c_master:i2c_master|shift[5]            ; clk          ; clk         ; 1.000        ; -0.083     ; 3.583      ;
; -2.665 ; i2c_master:i2c_master|state.S_WRITE        ; i2c_master:i2c_master|shift[4]            ; clk          ; clk         ; 1.000        ; -0.083     ; 3.583      ;
; -2.665 ; i2c_master:i2c_master|state.S_WRITE        ; i2c_master:i2c_master|shift[3]            ; clk          ; clk         ; 1.000        ; -0.083     ; 3.583      ;
; -2.665 ; i2c_master:i2c_master|state.S_WRITE        ; i2c_master:i2c_master|shift[2]            ; clk          ; clk         ; 1.000        ; -0.083     ; 3.583      ;
; -2.665 ; i2c_master:i2c_master|state.S_WRITE        ; i2c_master:i2c_master|shift[1]            ; clk          ; clk         ; 1.000        ; -0.083     ; 3.583      ;
; -2.657 ; i2c_master:i2c_master|state.S_WRITE        ; i2c_master:i2c_master|queued              ; clk          ; clk         ; 1.000        ; -0.081     ; 3.577      ;
; -2.650 ; MPU6050:mpu6050_ctrl|write_enable          ; i2c_master:i2c_master|state.S_IDLE        ; clk          ; clk         ; 1.000        ; -0.078     ; 3.573      ;
; -2.643 ; i2c_master:i2c_master|state.S_RECVBIT      ; i2c_master:i2c_master|scl_out             ; clk          ; clk         ; 1.000        ; 0.394      ; 4.038      ;
; -2.643 ; i2c_master:i2c_master|state.S_SENDBIT      ; i2c_master:i2c_master|stop                ; clk          ; clk         ; 1.000        ; -0.080     ; 3.564      ;
+--------+--------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                    ;
+-------+-------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.435 ; i2c_master:i2c_master|counter[2]          ; i2c_master:i2c_master|counter[2]           ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; i2c_master:i2c_master|counter[1]          ; i2c_master:i2c_master|counter[1]           ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.447 ; i2c_master:i2c_master|counter[0]          ; i2c_master:i2c_master|counter[0]           ; clk          ; clk         ; 0.000        ; 0.099      ; 0.758      ;
; 0.453 ; i2c_master:i2c_master|data_out[0]         ; i2c_master:i2c_master|data_out[0]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; MPU6050:mpu6050_ctrl|load                 ; MPU6050:mpu6050_ctrl|load                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; MPU6050:mpu6050_ctrl|data_out[4]          ; MPU6050:mpu6050_ctrl|data_out[4]           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; MPU6050:mpu6050_ctrl|write_enable         ; MPU6050:mpu6050_ctrl|write_enable          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; MPU6050:mpu6050_ctrl|state.S_STABLE       ; MPU6050:mpu6050_ctrl|state.S_STABLE        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; MPU6050:mpu6050_ctrl|state.S_READ_1       ; MPU6050:mpu6050_ctrl|state.S_READ_1        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_0 ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_0  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; i2c_master:i2c_master|state.S_RESTART     ; i2c_master:i2c_master|state.S_RESTART      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; i2c_master:i2c_master|state.S_PRESTOP     ; i2c_master:i2c_master|state.S_PRESTOP      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; i2c_master:i2c_master|nack                ; i2c_master:i2c_master|nack                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; i2c_master:i2c_master|state.S_IDLE        ; i2c_master:i2c_master|state.S_IDLE         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; MPU6050:mpu6050_ctrl|completed            ; MPU6050:mpu6050_ctrl|completed             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; i2c_master:i2c_master|state.S_CHECKACK    ; i2c_master:i2c_master|state.S_CHECKACK     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; compare:comparator|led_sign               ; compare:comparator|led_sign                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; i2c_master:i2c_master|shift[0]            ; i2c_master:i2c_master|shift[0]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; i2c_master:i2c_master|stop                ; i2c_master:i2c_master|stop                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_1 ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_1  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; MPU6050:mpu6050_ctrl|state.S_READ_0       ; MPU6050:mpu6050_ctrl|state.S_READ_0        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; MPU6050:mpu6050_ctrl|state.000            ; MPU6050:mpu6050_ctrl|state.000             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; i2c_master:i2c_master|next_state.S_READ   ; i2c_master:i2c_master|next_state.S_READ    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; i2c_master:i2c_master|state.S_START       ; i2c_master:i2c_master|state.S_START        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.482 ; i2c_master:i2c_master|counter[0]          ; i2c_master:i2c_master|counter[1]           ; clk          ; clk         ; 0.000        ; 0.099      ; 0.793      ;
; 0.483 ; i2c_master:i2c_master|counter[0]          ; i2c_master:i2c_master|counter[2]           ; clk          ; clk         ; 0.000        ; 0.099      ; 0.794      ;
; 0.526 ; i2c_master:i2c_master|shift[0]            ; i2c_master:i2c_master|shift[1]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.818      ;
; 0.527 ; i2c_master:i2c_master|shift[4]            ; i2c_master:i2c_master|shift[5]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.819      ;
; 0.528 ; i2c_master:i2c_master|shift[6]            ; i2c_master:i2c_master|shift[7]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.820      ;
; 0.528 ; i2c_master:i2c_master|shift[5]            ; i2c_master:i2c_master|shift[6]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.820      ;
; 0.533 ; i2c_master:i2c_master|state.S_IDLE        ; i2c_master:i2c_master|data_out[0]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.826      ;
; 0.557 ; counter[7]                                ; counter[7]                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.850      ;
; 0.687 ; MPU6050:mpu6050_ctrl|state.000            ; MPU6050:mpu6050_ctrl|data[4]               ; clk          ; clk         ; 0.000        ; 0.578      ; 1.477      ;
; 0.689 ; MPU6050:mpu6050_ctrl|state.000            ; MPU6050:mpu6050_ctrl|data[5]               ; clk          ; clk         ; 0.000        ; 0.578      ; 1.479      ;
; 0.700 ; i2c_master:i2c_master|shift[3]            ; i2c_master:i2c_master|shift[4]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.992      ;
; 0.714 ; i2c_master:i2c_master|shift[2]            ; i2c_master:i2c_master|shift[3]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.006      ;
; 0.717 ; i2c_master:i2c_master|shift[1]            ; i2c_master:i2c_master|shift[2]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.009      ;
; 0.737 ; counter[1]                                ; counter[1]                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; counter[3]                                ; counter[3]                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.030      ;
; 0.739 ; counter[4]                                ; counter[4]                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.032      ;
; 0.740 ; counter[2]                                ; counter[2]                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.033      ;
; 0.741 ; counter[6]                                ; counter[6]                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.034      ;
; 0.742 ; x_reg[7]                                  ; compare:comparator|led_sign                ; clk          ; clk         ; 0.000        ; 0.080      ; 1.034      ;
; 0.763 ; counter[0]                                ; counter[0]                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.772 ; MPU6050:mpu6050_ctrl|address_internal[1]  ; MPU6050:mpu6050_ctrl|address_internal[1]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.065      ;
; 0.773 ; MPU6050:mpu6050_ctrl|address_internal[3]  ; MPU6050:mpu6050_ctrl|address_internal[3]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.066      ;
; 0.775 ; MPU6050:mpu6050_ctrl|address_internal[2]  ; MPU6050:mpu6050_ctrl|address_internal[2]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.068      ;
; 0.778 ; MPU6050:mpu6050_ctrl|state.000            ; MPU6050:mpu6050_ctrl|completed             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.072      ;
; 0.784 ; MPU6050:mpu6050_ctrl|address_internal[0]  ; MPU6050:mpu6050_ctrl|address_internal[0]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.077      ;
; 0.791 ; i2c_master:i2c_master|next_state.S_READ   ; i2c_master:i2c_master|state.S_WRITE        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.083      ;
; 0.828 ; i2c_master:i2c_master|data_out[5]         ; MPU6050:mpu6050_ctrl|data[5]               ; clk          ; clk         ; 0.000        ; 0.578      ; 1.618      ;
; 0.830 ; i2c_master:i2c_master|data_out[4]         ; MPU6050:mpu6050_ctrl|data[4]               ; clk          ; clk         ; 0.000        ; 0.578      ; 1.620      ;
; 0.843 ; MPU6050:mpu6050_ctrl|state.S_READ_0       ; MPU6050:mpu6050_ctrl|data_out[0]           ; clk          ; clk         ; 0.000        ; 0.534      ; 1.589      ;
; 0.885 ; x_reg[0]                                  ; compare:comparator|led_sign                ; clk          ; clk         ; 0.000        ; 0.080      ; 1.177      ;
; 0.905 ; i2c_master:i2c_master|sda_in_q            ; i2c_master:i2c_master|sda_in_qq            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.198      ;
; 0.948 ; i2c_master:i2c_master|counter[1]          ; i2c_master:i2c_master|counter[2]           ; clk          ; clk         ; 0.000        ; 0.099      ; 1.259      ;
; 0.950 ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_0 ; MPU6050:mpu6050_ctrl|data_out[6]           ; clk          ; clk         ; 0.000        ; 0.534      ; 1.696      ;
; 0.952 ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_0 ; MPU6050:mpu6050_ctrl|data_out[0]           ; clk          ; clk         ; 0.000        ; 0.534      ; 1.698      ;
; 0.958 ; i2c_master:i2c_master|state.S_RDSCLUP     ; i2c_master:i2c_master|state.S_RDSCLDOWN    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.251      ;
; 0.969 ; i2c_master:i2c_master|data_out[7]         ; MPU6050:mpu6050_ctrl|data[7]               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.262      ;
; 1.001 ; counter[5]                                ; counter[5]                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.294      ;
; 1.004 ; i2c_master:i2c_master|state.S_SENDACK     ; i2c_master:i2c_master|state.S_SENDACKUP    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.296      ;
; 1.028 ; MPU6050:mpu6050_ctrl|data[0]              ; x_reg[0]                                   ; clk          ; clk         ; 0.000        ; 0.078      ; 1.318      ;
; 1.032 ; i2c_master:i2c_master|state.S_IDLE        ; i2c_master:i2c_master|state.S_START        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.325      ;
; 1.043 ; i2c_master:i2c_master|state.S_CHECKACKUP  ; i2c_master:i2c_master|nack_detected        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.336      ;
; 1.043 ; i2c_master:i2c_master|state.S_WESCLDOWN   ; i2c_master:i2c_master|state.S_CHECKACK     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.335      ;
; 1.044 ; MPU6050:mpu6050_ctrl|data[1]              ; x_reg[1]                                   ; clk          ; clk         ; 0.000        ; 0.078      ; 1.334      ;
; 1.058 ; MPU6050:mpu6050_ctrl|data[7]              ; x_reg[7]                                   ; clk          ; clk         ; 0.000        ; 0.078      ; 1.348      ;
; 1.059 ; i2c_master:i2c_master|state.S_SENDACK     ; i2c_master:i2c_master|data_out[0]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.351      ;
; 1.075 ; i2c_master:i2c_master|queued              ; MPU6050:mpu6050_ctrl|data_out[6]           ; clk          ; clk         ; 0.000        ; 0.530      ; 1.817      ;
; 1.078 ; i2c_master:i2c_master|queued              ; MPU6050:mpu6050_ctrl|data_out[0]           ; clk          ; clk         ; 0.000        ; 0.530      ; 1.820      ;
; 1.092 ; counter[3]                                ; counter[4]                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.385      ;
; 1.092 ; counter[1]                                ; counter[2]                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.385      ;
; 1.100 ; counter[4]                                ; counter[5]                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.101 ; counter[0]                                ; counter[1]                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.394      ;
; 1.101 ; counter[2]                                ; counter[3]                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.394      ;
; 1.102 ; counter[6]                                ; counter[7]                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.395      ;
; 1.109 ; counter[4]                                ; counter[6]                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.402      ;
; 1.110 ; counter[2]                                ; counter[4]                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.403      ;
; 1.110 ; counter[0]                                ; counter[2]                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.403      ;
; 1.126 ; i2c_master:i2c_master|counter[0]          ; i2c_master:i2c_master|counter[3]           ; clk          ; clk         ; 0.000        ; 0.099      ; 1.437      ;
; 1.126 ; MPU6050:mpu6050_ctrl|address_internal[1]  ; MPU6050:mpu6050_ctrl|address_internal[2]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.419      ;
; 1.127 ; MPU6050:mpu6050_ctrl|address_internal[0]  ; MPU6050:mpu6050_ctrl|address_internal[1]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.131 ; i2c_master:i2c_master|state.S_WRITE       ; i2c_master:i2c_master|counter[3]           ; clk          ; clk         ; 0.000        ; 0.530      ; 1.873      ;
; 1.136 ; MPU6050:mpu6050_ctrl|address_internal[2]  ; MPU6050:mpu6050_ctrl|address_internal[3]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.429      ;
; 1.136 ; MPU6050:mpu6050_ctrl|address_internal[0]  ; MPU6050:mpu6050_ctrl|address_internal[2]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.429      ;
; 1.140 ; i2c_master:i2c_master|state.S_CHECKACK    ; i2c_master:i2c_master|state.S_CHECKACKUP   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.433      ;
; 1.149 ; i2c_master:i2c_master|state.S_WESCLUP     ; i2c_master:i2c_master|state.S_WESCLDOWN    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.442      ;
; 1.155 ; i2c_master:i2c_master|data_out[1]         ; MPU6050:mpu6050_ctrl|data[1]               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.448      ;
; 1.158 ; i2c_master:i2c_master|state.S_CHECKACKUP  ; i2c_master:i2c_master|state.S_CHECKACKDOWN ; clk          ; clk         ; 0.000        ; 0.081      ; 1.451      ;
; 1.167 ; counter[5]                                ; i2c_master:i2c_master|state.S_READ         ; clk          ; clk         ; 0.000        ; 0.085      ; 1.464      ;
; 1.179 ; i2c_master:i2c_master|scl_out             ; i2c_master:i2c_master|scl_out              ; clk          ; clk         ; 0.000        ; 0.100      ; 1.491      ;
; 1.180 ; i2c_master:i2c_master|state.S_RESTART     ; i2c_master:i2c_master|sda_out              ; clk          ; clk         ; 0.000        ; 0.613      ; 2.005      ;
; 1.181 ; i2c_master:i2c_master|data_out[3]         ; MPU6050:mpu6050_ctrl|data[3]               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.474      ;
; 1.183 ; MPU6050:mpu6050_ctrl|state.000            ; MPU6050:mpu6050_ctrl|data[0]               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.476      ;
; 1.183 ; MPU6050:mpu6050_ctrl|state.000            ; MPU6050:mpu6050_ctrl|data[2]               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.476      ;
; 1.184 ; i2c_master:i2c_master|sda_out             ; i2c_master:i2c_master|sda_out              ; clk          ; clk         ; 0.000        ; 0.101      ; 1.497      ;
; 1.184 ; MPU6050:mpu6050_ctrl|state.000            ; MPU6050:mpu6050_ctrl|data[3]               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.477      ;
; 1.185 ; MPU6050:mpu6050_ctrl|state.000            ; MPU6050:mpu6050_ctrl|data[6]               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.478      ;
; 1.185 ; MPU6050:mpu6050_ctrl|state.000            ; MPU6050:mpu6050_ctrl|data[7]               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.478      ;
+-------+-------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 251.19 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.981 ; -191.521          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.385 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -139.804                        ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                     ;
+--------+--------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.981 ; i2c_master:i2c_master|stop                 ; MPU6050:mpu6050_ctrl|state.S_READ_1       ; clk          ; clk         ; 1.000        ; -0.073     ; 3.910      ;
; -2.916 ; MPU6050:mpu6050_ctrl|state.S_READ_0        ; MPU6050:mpu6050_ctrl|state.S_READ_1       ; clk          ; clk         ; 1.000        ; -0.071     ; 3.847      ;
; -2.891 ; i2c_master:i2c_master|queued               ; MPU6050:mpu6050_ctrl|state.S_READ_1       ; clk          ; clk         ; 1.000        ; -0.073     ; 3.820      ;
; -2.882 ; i2c_master:i2c_master|stop                 ; MPU6050:mpu6050_ctrl|state.S_STABLE       ; clk          ; clk         ; 1.000        ; -0.074     ; 3.810      ;
; -2.882 ; i2c_master:i2c_master|stop                 ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_0 ; clk          ; clk         ; 1.000        ; -0.074     ; 3.810      ;
; -2.830 ; i2c_master:i2c_master|data_valid           ; MPU6050:mpu6050_ctrl|state.S_READ_1       ; clk          ; clk         ; 1.000        ; -0.073     ; 3.759      ;
; -2.825 ; MPU6050:mpu6050_ctrl|state.S_READ_0        ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_0 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.755      ;
; -2.806 ; MPU6050:mpu6050_ctrl|state.S_READ_0        ; MPU6050:mpu6050_ctrl|state.S_STABLE       ; clk          ; clk         ; 1.000        ; -0.072     ; 3.736      ;
; -2.792 ; i2c_master:i2c_master|queued               ; MPU6050:mpu6050_ctrl|state.S_STABLE       ; clk          ; clk         ; 1.000        ; -0.074     ; 3.720      ;
; -2.792 ; i2c_master:i2c_master|queued               ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_0 ; clk          ; clk         ; 1.000        ; -0.074     ; 3.720      ;
; -2.783 ; i2c_master:i2c_master|state.S_RECVBIT      ; i2c_master:i2c_master|stop                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.713      ;
; -2.765 ; MPU6050:mpu6050_ctrl|state.S_READ_0        ; MPU6050:mpu6050_ctrl|state.000            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.694      ;
; -2.731 ; i2c_master:i2c_master|data_valid           ; MPU6050:mpu6050_ctrl|state.S_STABLE       ; clk          ; clk         ; 1.000        ; -0.074     ; 3.659      ;
; -2.731 ; i2c_master:i2c_master|data_valid           ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_0 ; clk          ; clk         ; 1.000        ; -0.074     ; 3.659      ;
; -2.713 ; i2c_master:i2c_master|stop                 ; MPU6050:mpu6050_ctrl|state.000            ; clk          ; clk         ; 1.000        ; -0.075     ; 3.640      ;
; -2.692 ; i2c_master:i2c_master|nack                 ; MPU6050:mpu6050_ctrl|state.S_READ_1       ; clk          ; clk         ; 1.000        ; -0.073     ; 3.621      ;
; -2.687 ; i2c_master:i2c_master|stop                 ; MPU6050:mpu6050_ctrl|load                 ; clk          ; clk         ; 1.000        ; -0.075     ; 3.614      ;
; -2.672 ; counter[5]                                 ; MPU6050:mpu6050_ctrl|data[0]              ; clk          ; clk         ; 1.000        ; -0.072     ; 3.602      ;
; -2.672 ; counter[5]                                 ; MPU6050:mpu6050_ctrl|data[7]              ; clk          ; clk         ; 1.000        ; -0.072     ; 3.602      ;
; -2.672 ; counter[5]                                 ; MPU6050:mpu6050_ctrl|data[1]              ; clk          ; clk         ; 1.000        ; -0.072     ; 3.602      ;
; -2.672 ; counter[5]                                 ; MPU6050:mpu6050_ctrl|data[2]              ; clk          ; clk         ; 1.000        ; -0.072     ; 3.602      ;
; -2.672 ; counter[5]                                 ; MPU6050:mpu6050_ctrl|data[3]              ; clk          ; clk         ; 1.000        ; -0.072     ; 3.602      ;
; -2.672 ; counter[5]                                 ; MPU6050:mpu6050_ctrl|data[6]              ; clk          ; clk         ; 1.000        ; -0.072     ; 3.602      ;
; -2.648 ; i2c_master:i2c_master|data_valid           ; MPU6050:mpu6050_ctrl|state.000            ; clk          ; clk         ; 1.000        ; -0.075     ; 3.575      ;
; -2.623 ; i2c_master:i2c_master|queued               ; MPU6050:mpu6050_ctrl|state.000            ; clk          ; clk         ; 1.000        ; -0.075     ; 3.550      ;
; -2.601 ; i2c_master:i2c_master|nack                 ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_0 ; clk          ; clk         ; 1.000        ; -0.074     ; 3.529      ;
; -2.594 ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_0  ; MPU6050:mpu6050_ctrl|state.S_READ_1       ; clk          ; clk         ; 1.000        ; -0.071     ; 3.525      ;
; -2.582 ; i2c_master:i2c_master|nack                 ; MPU6050:mpu6050_ctrl|state.S_STABLE       ; clk          ; clk         ; 1.000        ; -0.074     ; 3.510      ;
; -2.580 ; counter[7]                                 ; MPU6050:mpu6050_ctrl|data[0]              ; clk          ; clk         ; 1.000        ; -0.072     ; 3.510      ;
; -2.580 ; counter[7]                                 ; MPU6050:mpu6050_ctrl|data[7]              ; clk          ; clk         ; 1.000        ; -0.072     ; 3.510      ;
; -2.580 ; counter[7]                                 ; MPU6050:mpu6050_ctrl|data[1]              ; clk          ; clk         ; 1.000        ; -0.072     ; 3.510      ;
; -2.580 ; counter[7]                                 ; MPU6050:mpu6050_ctrl|data[2]              ; clk          ; clk         ; 1.000        ; -0.072     ; 3.510      ;
; -2.580 ; counter[7]                                 ; MPU6050:mpu6050_ctrl|data[3]              ; clk          ; clk         ; 1.000        ; -0.072     ; 3.510      ;
; -2.580 ; counter[7]                                 ; MPU6050:mpu6050_ctrl|data[6]              ; clk          ; clk         ; 1.000        ; -0.072     ; 3.510      ;
; -2.578 ; i2c_master:i2c_master|nack_detected        ; i2c_master:i2c_master|shift[7]            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.507      ;
; -2.578 ; i2c_master:i2c_master|nack_detected        ; i2c_master:i2c_master|shift[6]            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.507      ;
; -2.578 ; i2c_master:i2c_master|nack_detected        ; i2c_master:i2c_master|shift[5]            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.507      ;
; -2.578 ; i2c_master:i2c_master|nack_detected        ; i2c_master:i2c_master|shift[4]            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.507      ;
; -2.578 ; i2c_master:i2c_master|nack_detected        ; i2c_master:i2c_master|shift[3]            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.507      ;
; -2.578 ; i2c_master:i2c_master|nack_detected        ; i2c_master:i2c_master|shift[2]            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.507      ;
; -2.578 ; i2c_master:i2c_master|nack_detected        ; i2c_master:i2c_master|shift[1]            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.507      ;
; -2.574 ; i2c_master:i2c_master|queued               ; MPU6050:mpu6050_ctrl|state.S_READ_0       ; clk          ; clk         ; 1.000        ; -0.075     ; 3.501      ;
; -2.566 ; MPU6050:mpu6050_ctrl|read_enable           ; i2c_master:i2c_master|shift[7]            ; clk          ; clk         ; 1.000        ; -0.072     ; 3.496      ;
; -2.566 ; MPU6050:mpu6050_ctrl|read_enable           ; i2c_master:i2c_master|shift[6]            ; clk          ; clk         ; 1.000        ; -0.072     ; 3.496      ;
; -2.566 ; MPU6050:mpu6050_ctrl|read_enable           ; i2c_master:i2c_master|shift[5]            ; clk          ; clk         ; 1.000        ; -0.072     ; 3.496      ;
; -2.566 ; MPU6050:mpu6050_ctrl|read_enable           ; i2c_master:i2c_master|shift[4]            ; clk          ; clk         ; 1.000        ; -0.072     ; 3.496      ;
; -2.566 ; MPU6050:mpu6050_ctrl|read_enable           ; i2c_master:i2c_master|shift[3]            ; clk          ; clk         ; 1.000        ; -0.072     ; 3.496      ;
; -2.566 ; MPU6050:mpu6050_ctrl|read_enable           ; i2c_master:i2c_master|shift[2]            ; clk          ; clk         ; 1.000        ; -0.072     ; 3.496      ;
; -2.566 ; MPU6050:mpu6050_ctrl|read_enable           ; i2c_master:i2c_master|shift[1]            ; clk          ; clk         ; 1.000        ; -0.072     ; 3.496      ;
; -2.564 ; i2c_master:i2c_master|state.S_START        ; i2c_master:i2c_master|shift[7]            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.493      ;
; -2.564 ; i2c_master:i2c_master|state.S_START        ; i2c_master:i2c_master|shift[6]            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.493      ;
; -2.564 ; i2c_master:i2c_master|state.S_START        ; i2c_master:i2c_master|shift[5]            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.493      ;
; -2.564 ; i2c_master:i2c_master|state.S_START        ; i2c_master:i2c_master|shift[4]            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.493      ;
; -2.564 ; i2c_master:i2c_master|state.S_START        ; i2c_master:i2c_master|shift[3]            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.493      ;
; -2.564 ; i2c_master:i2c_master|state.S_START        ; i2c_master:i2c_master|shift[2]            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.493      ;
; -2.564 ; i2c_master:i2c_master|state.S_START        ; i2c_master:i2c_master|shift[1]            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.493      ;
; -2.561 ; i2c_master:i2c_master|data_valid           ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_1 ; clk          ; clk         ; 1.000        ; -0.075     ; 3.488      ;
; -2.559 ; i2c_master:i2c_master|queued               ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_1 ; clk          ; clk         ; 1.000        ; -0.075     ; 3.486      ;
; -2.557 ; i2c_master:i2c_master|data_valid           ; MPU6050:mpu6050_ctrl|state.S_READ_0       ; clk          ; clk         ; 1.000        ; -0.075     ; 3.484      ;
; -2.541 ; i2c_master:i2c_master|nack                 ; MPU6050:mpu6050_ctrl|state.000            ; clk          ; clk         ; 1.000        ; -0.075     ; 3.468      ;
; -2.523 ; MPU6050:mpu6050_ctrl|state.S_READ_0        ; MPU6050:mpu6050_ctrl|load                 ; clk          ; clk         ; 1.000        ; -0.073     ; 3.452      ;
; -2.519 ; i2c_master:i2c_master|state.S_READ         ; i2c_master:i2c_master|state.S_IDLE        ; clk          ; clk         ; 1.000        ; -0.072     ; 3.449      ;
; -2.517 ; counter[5]                                 ; i2c_master:i2c_master|state.S_IDLE        ; clk          ; clk         ; 1.000        ; -0.070     ; 3.449      ;
; -2.511 ; i2c_master:i2c_master|state.S_SENDBIT      ; i2c_master:i2c_master|shift[7]            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.440      ;
; -2.511 ; i2c_master:i2c_master|state.S_SENDBIT      ; i2c_master:i2c_master|shift[6]            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.440      ;
; -2.511 ; i2c_master:i2c_master|state.S_SENDBIT      ; i2c_master:i2c_master|shift[5]            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.440      ;
; -2.511 ; i2c_master:i2c_master|state.S_SENDBIT      ; i2c_master:i2c_master|shift[4]            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.440      ;
; -2.511 ; i2c_master:i2c_master|state.S_SENDBIT      ; i2c_master:i2c_master|shift[3]            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.440      ;
; -2.511 ; i2c_master:i2c_master|state.S_SENDBIT      ; i2c_master:i2c_master|shift[2]            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.440      ;
; -2.511 ; i2c_master:i2c_master|state.S_SENDBIT      ; i2c_master:i2c_master|shift[1]            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.440      ;
; -2.510 ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_1  ; MPU6050:mpu6050_ctrl|state.S_READ_1       ; clk          ; clk         ; 1.000        ; -0.071     ; 3.441      ;
; -2.508 ; i2c_master:i2c_master|stop                 ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_1 ; clk          ; clk         ; 1.000        ; -0.075     ; 3.435      ;
; -2.504 ; i2c_master:i2c_master|stop                 ; MPU6050:mpu6050_ctrl|state.S_READ_0       ; clk          ; clk         ; 1.000        ; -0.075     ; 3.431      ;
; -2.502 ; i2c_master:i2c_master|nack_detected        ; i2c_master:i2c_master|queued              ; clk          ; clk         ; 1.000        ; -0.072     ; 3.432      ;
; -2.501 ; MPU6050:mpu6050_ctrl|state.S_READ_0        ; MPU6050:mpu6050_ctrl|read_enable          ; clk          ; clk         ; 1.000        ; -0.071     ; 3.432      ;
; -2.499 ; i2c_master:i2c_master|state.S_WRITE        ; i2c_master:i2c_master|queued              ; clk          ; clk         ; 1.000        ; -0.072     ; 3.429      ;
; -2.495 ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_0  ; MPU6050:mpu6050_ctrl|state.S_STABLE       ; clk          ; clk         ; 1.000        ; -0.072     ; 3.425      ;
; -2.495 ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_0  ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_0 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.425      ;
; -2.495 ; i2c_master:i2c_master|state.S_WESCLDOWN    ; i2c_master:i2c_master|stop                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.425      ;
; -2.492 ; i2c_master:i2c_master|state.S_CHECKACKDOWN ; i2c_master:i2c_master|stop                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.422      ;
; -2.475 ; i2c_master:i2c_master|state.S_READ         ; i2c_master:i2c_master|shift[0]            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.404      ;
; -2.472 ; counter[7]                                 ; MPU6050:mpu6050_ctrl|state.S_READ_1       ; clk          ; clk         ; 1.000        ; -0.071     ; 3.403      ;
; -2.457 ; MPU6050:mpu6050_ctrl|write_enable          ; i2c_master:i2c_master|state.S_IDLE        ; clk          ; clk         ; 1.000        ; -0.071     ; 3.388      ;
; -2.450 ; i2c_master:i2c_master|state.S_WRITE        ; i2c_master:i2c_master|shift[7]            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.379      ;
; -2.450 ; i2c_master:i2c_master|state.S_WRITE        ; i2c_master:i2c_master|shift[6]            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.379      ;
; -2.450 ; i2c_master:i2c_master|state.S_WRITE        ; i2c_master:i2c_master|shift[5]            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.379      ;
; -2.450 ; i2c_master:i2c_master|state.S_WRITE        ; i2c_master:i2c_master|shift[4]            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.379      ;
; -2.450 ; i2c_master:i2c_master|state.S_WRITE        ; i2c_master:i2c_master|shift[3]            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.379      ;
; -2.450 ; i2c_master:i2c_master|state.S_WRITE        ; i2c_master:i2c_master|shift[2]            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.379      ;
; -2.450 ; i2c_master:i2c_master|state.S_WRITE        ; i2c_master:i2c_master|shift[1]            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.379      ;
; -2.445 ; i2c_master:i2c_master|state.S_SENDBIT      ; i2c_master:i2c_master|stop                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.375      ;
; -2.443 ; MPU6050:mpu6050_ctrl|state.S_READ_1        ; MPU6050:mpu6050_ctrl|load                 ; clk          ; clk         ; 1.000        ; -0.074     ; 3.371      ;
; -2.432 ; i2c_master:i2c_master|nack_detected        ; i2c_master:i2c_master|shift[0]            ; clk          ; clk         ; 1.000        ; -0.073     ; 3.361      ;
; -2.431 ; i2c_master:i2c_master|state.S_SENDACKUP    ; i2c_master:i2c_master|data_valid          ; clk          ; clk         ; 1.000        ; -0.072     ; 3.361      ;
; -2.411 ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_1  ; MPU6050:mpu6050_ctrl|state.S_STABLE       ; clk          ; clk         ; 1.000        ; -0.072     ; 3.341      ;
; -2.411 ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_1  ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_0 ; clk          ; clk         ; 1.000        ; -0.072     ; 3.341      ;
; -2.405 ; counter[5]                                 ; x_reg[7]                                  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.333      ;
; -2.405 ; counter[5]                                 ; x_reg[1]                                  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.333      ;
; -2.405 ; counter[5]                                 ; x_reg[2]                                  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.333      ;
; -2.405 ; counter[5]                                 ; x_reg[3]                                  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.333      ;
+--------+--------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                     ;
+-------+-------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.385 ; i2c_master:i2c_master|counter[2]          ; i2c_master:i2c_master|counter[2]           ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; i2c_master:i2c_master|counter[1]          ; i2c_master:i2c_master|counter[1]           ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.400 ; i2c_master:i2c_master|counter[0]          ; i2c_master:i2c_master|counter[0]           ; clk          ; clk         ; 0.000        ; 0.089      ; 0.684      ;
; 0.401 ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_1 ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_1  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MPU6050:mpu6050_ctrl|state.S_READ_0       ; MPU6050:mpu6050_ctrl|state.S_READ_0        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MPU6050:mpu6050_ctrl|state.000            ; MPU6050:mpu6050_ctrl|state.000             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; i2c_master:i2c_master|state.S_CHECKACK    ; i2c_master:i2c_master|state.S_CHECKACK     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; compare:comparator|led_sign               ; compare:comparator|led_sign                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; i2c_master:i2c_master|data_out[0]         ; i2c_master:i2c_master|data_out[0]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; MPU6050:mpu6050_ctrl|load                 ; MPU6050:mpu6050_ctrl|load                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; i2c_master:i2c_master|shift[0]            ; i2c_master:i2c_master|shift[0]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; MPU6050:mpu6050_ctrl|data_out[4]          ; MPU6050:mpu6050_ctrl|data_out[4]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; i2c_master:i2c_master|stop                ; i2c_master:i2c_master|stop                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; MPU6050:mpu6050_ctrl|write_enable         ; MPU6050:mpu6050_ctrl|write_enable          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; MPU6050:mpu6050_ctrl|state.S_STABLE       ; MPU6050:mpu6050_ctrl|state.S_STABLE        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; MPU6050:mpu6050_ctrl|state.S_READ_1       ; MPU6050:mpu6050_ctrl|state.S_READ_1        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_0 ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_0  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; i2c_master:i2c_master|state.S_RESTART     ; i2c_master:i2c_master|state.S_RESTART      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; i2c_master:i2c_master|state.S_PRESTOP     ; i2c_master:i2c_master|state.S_PRESTOP      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; i2c_master:i2c_master|nack                ; i2c_master:i2c_master|nack                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; i2c_master:i2c_master|state.S_IDLE        ; i2c_master:i2c_master|state.S_IDLE         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; i2c_master:i2c_master|next_state.S_READ   ; i2c_master:i2c_master|next_state.S_READ    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; i2c_master:i2c_master|state.S_START       ; i2c_master:i2c_master|state.S_START        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; MPU6050:mpu6050_ctrl|completed            ; MPU6050:mpu6050_ctrl|completed             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.445 ; i2c_master:i2c_master|counter[0]          ; i2c_master:i2c_master|counter[1]           ; clk          ; clk         ; 0.000        ; 0.089      ; 0.729      ;
; 0.446 ; i2c_master:i2c_master|counter[0]          ; i2c_master:i2c_master|counter[2]           ; clk          ; clk         ; 0.000        ; 0.089      ; 0.730      ;
; 0.491 ; i2c_master:i2c_master|shift[0]            ; i2c_master:i2c_master|shift[1]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.758      ;
; 0.492 ; i2c_master:i2c_master|shift[6]            ; i2c_master:i2c_master|shift[7]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.759      ;
; 0.492 ; i2c_master:i2c_master|shift[4]            ; i2c_master:i2c_master|shift[5]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.759      ;
; 0.493 ; i2c_master:i2c_master|shift[5]            ; i2c_master:i2c_master|shift[6]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.760      ;
; 0.493 ; i2c_master:i2c_master|state.S_IDLE        ; i2c_master:i2c_master|data_out[0]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.760      ;
; 0.515 ; counter[7]                                ; counter[7]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.782      ;
; 0.582 ; MPU6050:mpu6050_ctrl|state.000            ; MPU6050:mpu6050_ctrl|data[4]               ; clk          ; clk         ; 0.000        ; 0.543      ; 1.320      ;
; 0.584 ; MPU6050:mpu6050_ctrl|state.000            ; MPU6050:mpu6050_ctrl|data[5]               ; clk          ; clk         ; 0.000        ; 0.543      ; 1.322      ;
; 0.622 ; i2c_master:i2c_master|shift[3]            ; i2c_master:i2c_master|shift[4]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.889      ;
; 0.635 ; i2c_master:i2c_master|shift[2]            ; i2c_master:i2c_master|shift[3]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.902      ;
; 0.639 ; i2c_master:i2c_master|shift[1]            ; i2c_master:i2c_master|shift[2]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.906      ;
; 0.685 ; counter[1]                                ; counter[1]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.952      ;
; 0.686 ; counter[3]                                ; counter[3]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.953      ;
; 0.688 ; counter[4]                                ; counter[4]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.955      ;
; 0.689 ; x_reg[7]                                  ; compare:comparator|led_sign                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.956      ;
; 0.691 ; counter[2]                                ; counter[2]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.692 ; counter[6]                                ; counter[6]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.959      ;
; 0.693 ; MPU6050:mpu6050_ctrl|state.000            ; MPU6050:mpu6050_ctrl|completed             ; clk          ; clk         ; 0.000        ; 0.074      ; 0.962      ;
; 0.708 ; i2c_master:i2c_master|data_out[5]         ; MPU6050:mpu6050_ctrl|data[5]               ; clk          ; clk         ; 0.000        ; 0.543      ; 1.446      ;
; 0.710 ; i2c_master:i2c_master|data_out[4]         ; MPU6050:mpu6050_ctrl|data[4]               ; clk          ; clk         ; 0.000        ; 0.543      ; 1.448      ;
; 0.714 ; counter[0]                                ; counter[0]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.981      ;
; 0.717 ; MPU6050:mpu6050_ctrl|address_internal[3]  ; MPU6050:mpu6050_ctrl|address_internal[3]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.984      ;
; 0.718 ; MPU6050:mpu6050_ctrl|address_internal[1]  ; MPU6050:mpu6050_ctrl|address_internal[1]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.985      ;
; 0.720 ; MPU6050:mpu6050_ctrl|address_internal[2]  ; MPU6050:mpu6050_ctrl|address_internal[2]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.987      ;
; 0.732 ; MPU6050:mpu6050_ctrl|address_internal[0]  ; MPU6050:mpu6050_ctrl|address_internal[0]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.999      ;
; 0.732 ; i2c_master:i2c_master|next_state.S_READ   ; i2c_master:i2c_master|state.S_WRITE        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.999      ;
; 0.748 ; MPU6050:mpu6050_ctrl|state.S_READ_0       ; MPU6050:mpu6050_ctrl|data_out[0]           ; clk          ; clk         ; 0.000        ; 0.494      ; 1.437      ;
; 0.826 ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_0 ; MPU6050:mpu6050_ctrl|data_out[6]           ; clk          ; clk         ; 0.000        ; 0.493      ; 1.514      ;
; 0.828 ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_0 ; MPU6050:mpu6050_ctrl|data_out[0]           ; clk          ; clk         ; 0.000        ; 0.493      ; 1.516      ;
; 0.830 ; x_reg[0]                                  ; compare:comparator|led_sign                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.097      ;
; 0.832 ; i2c_master:i2c_master|sda_in_q            ; i2c_master:i2c_master|sda_in_qq            ; clk          ; clk         ; 0.000        ; 0.073      ; 1.100      ;
; 0.875 ; i2c_master:i2c_master|data_out[7]         ; MPU6050:mpu6050_ctrl|data[7]               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.143      ;
; 0.882 ; i2c_master:i2c_master|counter[1]          ; i2c_master:i2c_master|counter[2]           ; clk          ; clk         ; 0.000        ; 0.089      ; 1.166      ;
; 0.887 ; i2c_master:i2c_master|state.S_RDSCLUP     ; i2c_master:i2c_master|state.S_RDSCLDOWN    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.154      ;
; 0.920 ; counter[5]                                ; counter[5]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.187      ;
; 0.922 ; i2c_master:i2c_master|state.S_WESCLDOWN   ; i2c_master:i2c_master|state.S_CHECKACK     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.189      ;
; 0.923 ; i2c_master:i2c_master|state.S_CHECKACKUP  ; i2c_master:i2c_master|nack_detected        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.190      ;
; 0.924 ; i2c_master:i2c_master|state.S_IDLE        ; i2c_master:i2c_master|state.S_START        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.191      ;
; 0.926 ; MPU6050:mpu6050_ctrl|data[0]              ; x_reg[0]                                   ; clk          ; clk         ; 0.000        ; 0.070      ; 1.191      ;
; 0.932 ; i2c_master:i2c_master|state.S_SENDACK     ; i2c_master:i2c_master|state.S_SENDACKUP    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.199      ;
; 0.934 ; i2c_master:i2c_master|queued              ; MPU6050:mpu6050_ctrl|data_out[6]           ; clk          ; clk         ; 0.000        ; 0.491      ; 1.620      ;
; 0.937 ; MPU6050:mpu6050_ctrl|data[1]              ; x_reg[1]                                   ; clk          ; clk         ; 0.000        ; 0.070      ; 1.202      ;
; 0.937 ; i2c_master:i2c_master|queued              ; MPU6050:mpu6050_ctrl|data_out[0]           ; clk          ; clk         ; 0.000        ; 0.491      ; 1.623      ;
; 0.950 ; MPU6050:mpu6050_ctrl|data[7]              ; x_reg[7]                                   ; clk          ; clk         ; 0.000        ; 0.070      ; 1.215      ;
; 0.971 ; i2c_master:i2c_master|state.S_SENDACK     ; i2c_master:i2c_master|data_out[0]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.238      ;
; 1.007 ; counter[0]                                ; counter[1]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.274      ;
; 1.007 ; counter[1]                                ; counter[2]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.274      ;
; 1.007 ; counter[4]                                ; counter[5]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.274      ;
; 1.008 ; counter[2]                                ; counter[3]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.275      ;
; 1.008 ; counter[3]                                ; counter[4]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.275      ;
; 1.009 ; counter[6]                                ; counter[7]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.276      ;
; 1.022 ; i2c_master:i2c_master|state.S_WRITE       ; i2c_master:i2c_master|counter[3]           ; clk          ; clk         ; 0.000        ; 0.492      ; 1.709      ;
; 1.022 ; counter[4]                                ; counter[6]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.289      ;
; 1.023 ; i2c_master:i2c_master|counter[0]          ; i2c_master:i2c_master|counter[3]           ; clk          ; clk         ; 0.000        ; 0.089      ; 1.307      ;
; 1.024 ; counter[0]                                ; counter[2]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.291      ;
; 1.025 ; counter[2]                                ; counter[4]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.292      ;
; 1.031 ; MPU6050:mpu6050_ctrl|address_internal[0]  ; MPU6050:mpu6050_ctrl|address_internal[1]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.298      ;
; 1.033 ; i2c_master:i2c_master|state.S_CHECKACK    ; i2c_master:i2c_master|state.S_CHECKACKUP   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.301      ;
; 1.039 ; MPU6050:mpu6050_ctrl|address_internal[2]  ; MPU6050:mpu6050_ctrl|address_internal[3]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.306      ;
; 1.040 ; i2c_master:i2c_master|data_out[1]         ; MPU6050:mpu6050_ctrl|data[1]               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.308      ;
; 1.040 ; i2c_master:i2c_master|state.S_WESCLUP     ; i2c_master:i2c_master|state.S_WESCLDOWN    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.307      ;
; 1.042 ; MPU6050:mpu6050_ctrl|address_internal[1]  ; MPU6050:mpu6050_ctrl|address_internal[2]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.309      ;
; 1.047 ; MPU6050:mpu6050_ctrl|address_internal[0]  ; MPU6050:mpu6050_ctrl|address_internal[2]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.314      ;
; 1.050 ; counter[5]                                ; i2c_master:i2c_master|state.S_READ         ; clk          ; clk         ; 0.000        ; 0.074      ; 1.319      ;
; 1.050 ; i2c_master:i2c_master|state.S_CHECKACKUP  ; i2c_master:i2c_master|state.S_CHECKACKDOWN ; clk          ; clk         ; 0.000        ; 0.072      ; 1.317      ;
; 1.051 ; MPU6050:mpu6050_ctrl|state.000            ; MPU6050:mpu6050_ctrl|data[0]               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.319      ;
; 1.051 ; MPU6050:mpu6050_ctrl|state.000            ; MPU6050:mpu6050_ctrl|data[2]               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.319      ;
; 1.052 ; MPU6050:mpu6050_ctrl|state.000            ; MPU6050:mpu6050_ctrl|data[3]               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.320      ;
; 1.053 ; MPU6050:mpu6050_ctrl|state.000            ; MPU6050:mpu6050_ctrl|data[1]               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.321      ;
; 1.053 ; MPU6050:mpu6050_ctrl|state.000            ; MPU6050:mpu6050_ctrl|data[6]               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.321      ;
; 1.053 ; MPU6050:mpu6050_ctrl|state.000            ; MPU6050:mpu6050_ctrl|data[7]               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.321      ;
; 1.061 ; i2c_master:i2c_master|data_out[3]         ; MPU6050:mpu6050_ctrl|data[3]               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.329      ;
; 1.067 ; i2c_master:i2c_master|data_out[2]         ; MPU6050:mpu6050_ctrl|data[2]               ; clk          ; clk         ; 0.000        ; 0.073      ; 1.335      ;
; 1.068 ; MPU6050:mpu6050_ctrl|data[2]              ; x_reg[2]                                   ; clk          ; clk         ; 0.000        ; 0.070      ; 1.333      ;
+-------+-------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.862 ; -42.681           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -101.182                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                    ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.862 ; i2c_master:i2c_master|stop                ; MPU6050:mpu6050_ctrl|state.S_READ_1       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.812      ;
; -0.852 ; i2c_master:i2c_master|queued              ; MPU6050:mpu6050_ctrl|state.S_READ_1       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.802      ;
; -0.817 ; MPU6050:mpu6050_ctrl|state.S_READ_0       ; MPU6050:mpu6050_ctrl|state.S_READ_1       ; clk          ; clk         ; 1.000        ; -0.035     ; 1.769      ;
; -0.798 ; i2c_master:i2c_master|stop                ; MPU6050:mpu6050_ctrl|state.S_STABLE       ; clk          ; clk         ; 1.000        ; -0.038     ; 1.747      ;
; -0.798 ; i2c_master:i2c_master|stop                ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_0 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.747      ;
; -0.788 ; i2c_master:i2c_master|queued              ; MPU6050:mpu6050_ctrl|state.S_STABLE       ; clk          ; clk         ; 1.000        ; -0.038     ; 1.737      ;
; -0.788 ; i2c_master:i2c_master|queued              ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_0 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.737      ;
; -0.782 ; MPU6050:mpu6050_ctrl|state.S_READ_0       ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_0 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.733      ;
; -0.772 ; i2c_master:i2c_master|data_valid          ; MPU6050:mpu6050_ctrl|state.S_READ_1       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.722      ;
; -0.771 ; MPU6050:mpu6050_ctrl|state.S_READ_0       ; MPU6050:mpu6050_ctrl|state.S_STABLE       ; clk          ; clk         ; 1.000        ; -0.036     ; 1.722      ;
; -0.749 ; i2c_master:i2c_master|stop                ; MPU6050:mpu6050_ctrl|state.000            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.698      ;
; -0.745 ; MPU6050:mpu6050_ctrl|state.S_READ_0       ; MPU6050:mpu6050_ctrl|state.000            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.696      ;
; -0.744 ; counter[5]                                ; MPU6050:mpu6050_ctrl|data[0]              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.696      ;
; -0.744 ; counter[5]                                ; MPU6050:mpu6050_ctrl|data[7]              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.696      ;
; -0.744 ; counter[5]                                ; MPU6050:mpu6050_ctrl|data[1]              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.696      ;
; -0.744 ; counter[5]                                ; MPU6050:mpu6050_ctrl|data[2]              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.696      ;
; -0.744 ; counter[5]                                ; MPU6050:mpu6050_ctrl|data[3]              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.696      ;
; -0.744 ; counter[5]                                ; MPU6050:mpu6050_ctrl|data[6]              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.696      ;
; -0.739 ; i2c_master:i2c_master|queued              ; MPU6050:mpu6050_ctrl|state.000            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.688      ;
; -0.717 ; i2c_master:i2c_master|nack                ; MPU6050:mpu6050_ctrl|state.S_READ_1       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.667      ;
; -0.708 ; i2c_master:i2c_master|data_valid          ; MPU6050:mpu6050_ctrl|state.S_STABLE       ; clk          ; clk         ; 1.000        ; -0.038     ; 1.657      ;
; -0.708 ; i2c_master:i2c_master|data_valid          ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_0 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.657      ;
; -0.696 ; counter[7]                                ; MPU6050:mpu6050_ctrl|data[0]              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.648      ;
; -0.696 ; counter[7]                                ; MPU6050:mpu6050_ctrl|data[7]              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.648      ;
; -0.696 ; counter[7]                                ; MPU6050:mpu6050_ctrl|data[1]              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.648      ;
; -0.696 ; counter[7]                                ; MPU6050:mpu6050_ctrl|data[2]              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.648      ;
; -0.696 ; counter[7]                                ; MPU6050:mpu6050_ctrl|data[3]              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.648      ;
; -0.696 ; counter[7]                                ; MPU6050:mpu6050_ctrl|data[6]              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.648      ;
; -0.682 ; i2c_master:i2c_master|nack                ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_0 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.631      ;
; -0.681 ; i2c_master:i2c_master|stop                ; MPU6050:mpu6050_ctrl|load                 ; clk          ; clk         ; 1.000        ; -0.039     ; 1.629      ;
; -0.680 ; MPU6050:mpu6050_ctrl|state.S_READ_0       ; MPU6050:mpu6050_ctrl|load                 ; clk          ; clk         ; 1.000        ; -0.037     ; 1.630      ;
; -0.671 ; i2c_master:i2c_master|nack                ; MPU6050:mpu6050_ctrl|state.S_STABLE       ; clk          ; clk         ; 1.000        ; -0.038     ; 1.620      ;
; -0.671 ; i2c_master:i2c_master|data_valid          ; MPU6050:mpu6050_ctrl|state.000            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.620      ;
; -0.663 ; i2c_master:i2c_master|state.S_START       ; i2c_master:i2c_master|shift[7]            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.613      ;
; -0.663 ; i2c_master:i2c_master|state.S_START       ; i2c_master:i2c_master|shift[6]            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.613      ;
; -0.663 ; i2c_master:i2c_master|state.S_START       ; i2c_master:i2c_master|shift[5]            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.613      ;
; -0.663 ; i2c_master:i2c_master|state.S_START       ; i2c_master:i2c_master|shift[4]            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.613      ;
; -0.663 ; i2c_master:i2c_master|state.S_START       ; i2c_master:i2c_master|shift[3]            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.613      ;
; -0.663 ; i2c_master:i2c_master|state.S_START       ; i2c_master:i2c_master|shift[2]            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.613      ;
; -0.663 ; i2c_master:i2c_master|state.S_START       ; i2c_master:i2c_master|shift[1]            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.613      ;
; -0.659 ; MPU6050:mpu6050_ctrl|read_enable          ; i2c_master:i2c_master|shift[7]            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.610      ;
; -0.659 ; MPU6050:mpu6050_ctrl|read_enable          ; i2c_master:i2c_master|shift[6]            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.610      ;
; -0.659 ; MPU6050:mpu6050_ctrl|read_enable          ; i2c_master:i2c_master|shift[5]            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.610      ;
; -0.659 ; MPU6050:mpu6050_ctrl|read_enable          ; i2c_master:i2c_master|shift[4]            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.610      ;
; -0.659 ; MPU6050:mpu6050_ctrl|read_enable          ; i2c_master:i2c_master|shift[3]            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.610      ;
; -0.659 ; MPU6050:mpu6050_ctrl|read_enable          ; i2c_master:i2c_master|shift[2]            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.610      ;
; -0.659 ; MPU6050:mpu6050_ctrl|read_enable          ; i2c_master:i2c_master|shift[1]            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.610      ;
; -0.656 ; i2c_master:i2c_master|stop                ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_1 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.605      ;
; -0.656 ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_0 ; MPU6050:mpu6050_ctrl|state.S_READ_1       ; clk          ; clk         ; 1.000        ; -0.035     ; 1.608      ;
; -0.654 ; i2c_master:i2c_master|nack_detected       ; i2c_master:i2c_master|shift[7]            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.604      ;
; -0.654 ; i2c_master:i2c_master|nack_detected       ; i2c_master:i2c_master|shift[6]            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.604      ;
; -0.654 ; i2c_master:i2c_master|nack_detected       ; i2c_master:i2c_master|shift[5]            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.604      ;
; -0.654 ; i2c_master:i2c_master|nack_detected       ; i2c_master:i2c_master|shift[4]            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.604      ;
; -0.654 ; i2c_master:i2c_master|nack_detected       ; i2c_master:i2c_master|shift[3]            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.604      ;
; -0.654 ; i2c_master:i2c_master|nack_detected       ; i2c_master:i2c_master|shift[2]            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.604      ;
; -0.654 ; i2c_master:i2c_master|nack_detected       ; i2c_master:i2c_master|shift[1]            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.604      ;
; -0.653 ; i2c_master:i2c_master|stop                ; MPU6050:mpu6050_ctrl|state.S_READ_0       ; clk          ; clk         ; 1.000        ; -0.038     ; 1.602      ;
; -0.653 ; i2c_master:i2c_master|state.S_READ        ; i2c_master:i2c_master|state.S_IDLE        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.604      ;
; -0.652 ; i2c_master:i2c_master|queued              ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_1 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.601      ;
; -0.649 ; i2c_master:i2c_master|queued              ; MPU6050:mpu6050_ctrl|state.S_READ_0       ; clk          ; clk         ; 1.000        ; -0.038     ; 1.598      ;
; -0.647 ; i2c_master:i2c_master|data_valid          ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_1 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.596      ;
; -0.645 ; i2c_master:i2c_master|nack                ; MPU6050:mpu6050_ctrl|state.000            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.594      ;
; -0.644 ; i2c_master:i2c_master|data_valid          ; MPU6050:mpu6050_ctrl|state.S_READ_0       ; clk          ; clk         ; 1.000        ; -0.038     ; 1.593      ;
; -0.641 ; MPU6050:mpu6050_ctrl|write_enable         ; i2c_master:i2c_master|state.S_IDLE        ; clk          ; clk         ; 1.000        ; -0.035     ; 1.593      ;
; -0.638 ; i2c_master:i2c_master|state.S_WRITE       ; i2c_master:i2c_master|queued              ; clk          ; clk         ; 1.000        ; -0.036     ; 1.589      ;
; -0.637 ; counter[5]                                ; i2c_master:i2c_master|scl_out             ; clk          ; clk         ; 1.000        ; 0.158      ; 1.782      ;
; -0.637 ; i2c_master:i2c_master|state.S_RECVBIT     ; i2c_master:i2c_master|stop                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.588      ;
; -0.630 ; i2c_master:i2c_master|nack_detected       ; i2c_master:i2c_master|queued              ; clk          ; clk         ; 1.000        ; -0.036     ; 1.581      ;
; -0.628 ; MPU6050:mpu6050_ctrl|state.S_READ_1       ; MPU6050:mpu6050_ctrl|load                 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.577      ;
; -0.623 ; counter[5]                                ; i2c_master:i2c_master|state.S_IDLE        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.576      ;
; -0.621 ; counter[7]                                ; MPU6050:mpu6050_ctrl|state.S_READ_1       ; clk          ; clk         ; 1.000        ; -0.035     ; 1.573      ;
; -0.617 ; i2c_master:i2c_master|state.S_WRITE       ; i2c_master:i2c_master|shift[7]            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.567      ;
; -0.617 ; i2c_master:i2c_master|state.S_WRITE       ; i2c_master:i2c_master|shift[6]            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.567      ;
; -0.617 ; i2c_master:i2c_master|state.S_WRITE       ; i2c_master:i2c_master|shift[5]            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.567      ;
; -0.617 ; i2c_master:i2c_master|state.S_WRITE       ; i2c_master:i2c_master|shift[4]            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.567      ;
; -0.617 ; i2c_master:i2c_master|state.S_WRITE       ; i2c_master:i2c_master|shift[3]            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.567      ;
; -0.617 ; i2c_master:i2c_master|state.S_WRITE       ; i2c_master:i2c_master|shift[2]            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.567      ;
; -0.617 ; i2c_master:i2c_master|state.S_WRITE       ; i2c_master:i2c_master|shift[1]            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.567      ;
; -0.616 ; i2c_master:i2c_master|state.S_SENDACKUP   ; i2c_master:i2c_master|data_valid          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.567      ;
; -0.613 ; i2c_master:i2c_master|state.S_SENDBIT     ; i2c_master:i2c_master|shift[7]            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.563      ;
; -0.613 ; i2c_master:i2c_master|state.S_SENDBIT     ; i2c_master:i2c_master|shift[6]            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.563      ;
; -0.613 ; i2c_master:i2c_master|state.S_SENDBIT     ; i2c_master:i2c_master|shift[5]            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.563      ;
; -0.613 ; i2c_master:i2c_master|state.S_SENDBIT     ; i2c_master:i2c_master|shift[4]            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.563      ;
; -0.613 ; i2c_master:i2c_master|state.S_SENDBIT     ; i2c_master:i2c_master|shift[3]            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.563      ;
; -0.613 ; i2c_master:i2c_master|state.S_SENDBIT     ; i2c_master:i2c_master|shift[2]            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.563      ;
; -0.613 ; i2c_master:i2c_master|state.S_SENDBIT     ; i2c_master:i2c_master|shift[1]            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.563      ;
; -0.610 ; MPU6050:mpu6050_ctrl|state.S_READ_0       ; MPU6050:mpu6050_ctrl|read_enable          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.562      ;
; -0.609 ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_1 ; MPU6050:mpu6050_ctrl|state.S_READ_1       ; clk          ; clk         ; 1.000        ; -0.035     ; 1.561      ;
; -0.595 ; counter[5]                                ; i2c_master:i2c_master|counter[3]          ; clk          ; clk         ; 1.000        ; 0.141      ; 1.723      ;
; -0.595 ; counter[5]                                ; i2c_master:i2c_master|counter[0]          ; clk          ; clk         ; 1.000        ; 0.141      ; 1.723      ;
; -0.595 ; counter[5]                                ; i2c_master:i2c_master|counter[2]          ; clk          ; clk         ; 1.000        ; 0.141      ; 1.723      ;
; -0.595 ; counter[5]                                ; i2c_master:i2c_master|counter[1]          ; clk          ; clk         ; 1.000        ; 0.141      ; 1.723      ;
; -0.593 ; counter[5]                                ; MPU6050:mpu6050_ctrl|state.S_READ_0       ; clk          ; clk         ; 1.000        ; -0.036     ; 1.544      ;
; -0.592 ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_0 ; MPU6050:mpu6050_ctrl|state.S_STABLE       ; clk          ; clk         ; 1.000        ; -0.036     ; 1.543      ;
; -0.592 ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_0 ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_0 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.543      ;
; -0.589 ; counter[7]                                ; i2c_master:i2c_master|scl_out             ; clk          ; clk         ; 1.000        ; 0.158      ; 1.734      ;
; -0.586 ; counter[5]                                ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_1 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.537      ;
; -0.582 ; i2c_master:i2c_master|stop                ; MPU6050:mpu6050_ctrl|data[0]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.532      ;
; -0.582 ; i2c_master:i2c_master|stop                ; MPU6050:mpu6050_ctrl|data[7]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.532      ;
; -0.582 ; i2c_master:i2c_master|stop                ; MPU6050:mpu6050_ctrl|data[1]              ; clk          ; clk         ; 1.000        ; -0.037     ; 1.532      ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                     ;
+-------+-------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; i2c_master:i2c_master|counter[2]          ; i2c_master:i2c_master|counter[2]           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; i2c_master:i2c_master|counter[1]          ; i2c_master:i2c_master|counter[1]           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; i2c_master:i2c_master|state.S_RESTART     ; i2c_master:i2c_master|state.S_RESTART      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; i2c_master:i2c_master|counter[0]          ; i2c_master:i2c_master|counter[0]           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.314      ;
; 0.186 ; i2c_master:i2c_master|state.S_PRESTOP     ; i2c_master:i2c_master|state.S_PRESTOP      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; i2c_master:i2c_master|state.S_CHECKACK    ; i2c_master:i2c_master|state.S_CHECKACK     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; compare:comparator|led_sign               ; compare:comparator|led_sign                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_master:i2c_master|data_out[0]         ; i2c_master:i2c_master|data_out[0]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; MPU6050:mpu6050_ctrl|load                 ; MPU6050:mpu6050_ctrl|load                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_master:i2c_master|shift[0]            ; i2c_master:i2c_master|shift[0]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; MPU6050:mpu6050_ctrl|data_out[4]          ; MPU6050:mpu6050_ctrl|data_out[4]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_master:i2c_master|stop                ; i2c_master:i2c_master|stop                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; MPU6050:mpu6050_ctrl|write_enable         ; MPU6050:mpu6050_ctrl|write_enable          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_1 ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_1  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; MPU6050:mpu6050_ctrl|state.S_READ_0       ; MPU6050:mpu6050_ctrl|state.S_READ_0        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; MPU6050:mpu6050_ctrl|state.S_STABLE       ; MPU6050:mpu6050_ctrl|state.S_STABLE        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; MPU6050:mpu6050_ctrl|state.S_READ_1       ; MPU6050:mpu6050_ctrl|state.S_READ_1        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_0 ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_0  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; MPU6050:mpu6050_ctrl|state.000            ; MPU6050:mpu6050_ctrl|state.000             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_master:i2c_master|nack                ; i2c_master:i2c_master|nack                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_master:i2c_master|state.S_IDLE        ; i2c_master:i2c_master|state.S_IDLE         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_master:i2c_master|next_state.S_READ   ; i2c_master:i2c_master|next_state.S_READ    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_master:i2c_master|state.S_START       ; i2c_master:i2c_master|state.S_START        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; MPU6050:mpu6050_ctrl|completed            ; MPU6050:mpu6050_ctrl|completed             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; i2c_master:i2c_master|counter[0]          ; i2c_master:i2c_master|counter[1]           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.321      ;
; 0.194 ; i2c_master:i2c_master|counter[0]          ; i2c_master:i2c_master|counter[2]           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.322      ;
; 0.205 ; i2c_master:i2c_master|shift[5]            ; i2c_master:i2c_master|shift[6]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; i2c_master:i2c_master|shift[4]            ; i2c_master:i2c_master|shift[5]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; i2c_master:i2c_master|shift[0]            ; i2c_master:i2c_master|shift[1]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.206 ; i2c_master:i2c_master|shift[6]            ; i2c_master:i2c_master|shift[7]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.326      ;
; 0.221 ; i2c_master:i2c_master|state.S_IDLE        ; i2c_master:i2c_master|data_out[0]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.341      ;
; 0.229 ; counter[7]                                ; counter[7]                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.349      ;
; 0.265 ; i2c_master:i2c_master|shift[3]            ; i2c_master:i2c_master|shift[4]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.385      ;
; 0.272 ; MPU6050:mpu6050_ctrl|state.000            ; MPU6050:mpu6050_ctrl|data[4]               ; clk          ; clk         ; 0.000        ; 0.237      ; 0.593      ;
; 0.273 ; i2c_master:i2c_master|shift[2]            ; i2c_master:i2c_master|shift[3]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.393      ;
; 0.273 ; i2c_master:i2c_master|shift[1]            ; i2c_master:i2c_master|shift[2]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.393      ;
; 0.274 ; MPU6050:mpu6050_ctrl|state.000            ; MPU6050:mpu6050_ctrl|data[5]               ; clk          ; clk         ; 0.000        ; 0.237      ; 0.595      ;
; 0.294 ; counter[1]                                ; counter[1]                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; counter[3]                                ; counter[3]                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; counter[4]                                ; counter[4]                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; x_reg[7]                                  ; compare:comparator|led_sign                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; counter[2]                                ; counter[2]                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; counter[6]                                ; counter[6]                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.300 ; MPU6050:mpu6050_ctrl|state.000            ; MPU6050:mpu6050_ctrl|completed             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.421      ;
; 0.307 ; counter[0]                                ; counter[0]                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.310 ; MPU6050:mpu6050_ctrl|address_internal[3]  ; MPU6050:mpu6050_ctrl|address_internal[3]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; MPU6050:mpu6050_ctrl|address_internal[1]  ; MPU6050:mpu6050_ctrl|address_internal[1]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.312 ; MPU6050:mpu6050_ctrl|address_internal[2]  ; MPU6050:mpu6050_ctrl|address_internal[2]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.312 ; MPU6050:mpu6050_ctrl|address_internal[0]  ; MPU6050:mpu6050_ctrl|address_internal[0]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.320 ; i2c_master:i2c_master|data_out[4]         ; MPU6050:mpu6050_ctrl|data[4]               ; clk          ; clk         ; 0.000        ; 0.237      ; 0.641      ;
; 0.321 ; i2c_master:i2c_master|next_state.S_READ   ; i2c_master:i2c_master|state.S_WRITE        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.441      ;
; 0.326 ; i2c_master:i2c_master|data_out[5]         ; MPU6050:mpu6050_ctrl|data[5]               ; clk          ; clk         ; 0.000        ; 0.237      ; 0.647      ;
; 0.333 ; MPU6050:mpu6050_ctrl|state.S_READ_0       ; MPU6050:mpu6050_ctrl|data_out[0]           ; clk          ; clk         ; 0.000        ; 0.221      ; 0.638      ;
; 0.334 ; i2c_master:i2c_master|sda_in_q            ; i2c_master:i2c_master|sda_in_qq            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.455      ;
; 0.353 ; x_reg[0]                                  ; compare:comparator|led_sign                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.473      ;
; 0.361 ; i2c_master:i2c_master|state.S_RDSCLUP     ; i2c_master:i2c_master|state.S_RDSCLDOWN    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.481      ;
; 0.366 ; i2c_master:i2c_master|counter[1]          ; i2c_master:i2c_master|counter[2]           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.494      ;
; 0.376 ; i2c_master:i2c_master|state.S_SENDACK     ; i2c_master:i2c_master|state.S_SENDACKUP    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.496      ;
; 0.378 ; i2c_master:i2c_master|data_out[7]         ; MPU6050:mpu6050_ctrl|data[7]               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.499      ;
; 0.383 ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_0 ; MPU6050:mpu6050_ctrl|data_out[6]           ; clk          ; clk         ; 0.000        ; 0.221      ; 0.688      ;
; 0.386 ; MPU6050:mpu6050_ctrl|state.S_POWER_MGMT_0 ; MPU6050:mpu6050_ctrl|data_out[0]           ; clk          ; clk         ; 0.000        ; 0.221      ; 0.691      ;
; 0.392 ; counter[5]                                ; counter[5]                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.512      ;
; 0.406 ; i2c_master:i2c_master|state.S_IDLE        ; i2c_master:i2c_master|state.S_START        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.526      ;
; 0.411 ; i2c_master:i2c_master|state.S_WESCLDOWN   ; i2c_master:i2c_master|state.S_CHECKACK     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.531      ;
; 0.414 ; MPU6050:mpu6050_ctrl|data[0]              ; x_reg[0]                                   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.532      ;
; 0.414 ; i2c_master:i2c_master|state.S_SENDACK     ; i2c_master:i2c_master|data_out[0]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.534      ;
; 0.415 ; i2c_master:i2c_master|state.S_CHECKACKUP  ; i2c_master:i2c_master|nack_detected        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.535      ;
; 0.417 ; MPU6050:mpu6050_ctrl|data[1]              ; x_reg[1]                                   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.535      ;
; 0.423 ; MPU6050:mpu6050_ctrl|data[7]              ; x_reg[7]                                   ; clk          ; clk         ; 0.000        ; 0.034      ; 0.541      ;
; 0.433 ; i2c_master:i2c_master|queued              ; MPU6050:mpu6050_ctrl|data_out[6]           ; clk          ; clk         ; 0.000        ; 0.219      ; 0.736      ;
; 0.435 ; i2c_master:i2c_master|queued              ; MPU6050:mpu6050_ctrl|data_out[0]           ; clk          ; clk         ; 0.000        ; 0.219      ; 0.738      ;
; 0.438 ; i2c_master:i2c_master|state.S_CHECKACK    ; i2c_master:i2c_master|state.S_CHECKACKUP   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.559      ;
; 0.440 ; i2c_master:i2c_master|state.S_WESCLUP     ; i2c_master:i2c_master|state.S_WESCLDOWN    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.560      ;
; 0.443 ; counter[3]                                ; counter[4]                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.563      ;
; 0.443 ; counter[1]                                ; counter[2]                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.563      ;
; 0.447 ; i2c_master:i2c_master|state.S_CHECKACKUP  ; i2c_master:i2c_master|state.S_CHECKACKDOWN ; clk          ; clk         ; 0.000        ; 0.036      ; 0.567      ;
; 0.451 ; i2c_master:i2c_master|counter[0]          ; i2c_master:i2c_master|counter[3]           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.579      ;
; 0.453 ; counter[4]                                ; counter[5]                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; counter[6]                                ; counter[7]                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; counter[0]                                ; counter[1]                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; counter[2]                                ; counter[3]                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.456 ; counter[4]                                ; counter[6]                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.457 ; counter[2]                                ; counter[4]                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.457 ; counter[0]                                ; counter[2]                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.459 ; i2c_master:i2c_master|state.S_RECVBIT     ; i2c_master:i2c_master|state.S_RDSCLUP      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.580      ;
; 0.460 ; MPU6050:mpu6050_ctrl|address_internal[1]  ; MPU6050:mpu6050_ctrl|address_internal[2]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.580      ;
; 0.464 ; i2c_master:i2c_master|data_out[1]         ; MPU6050:mpu6050_ctrl|data[1]               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.465 ; MPU6050:mpu6050_ctrl|address_internal[0]  ; MPU6050:mpu6050_ctrl|address_internal[1]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.467 ; i2c_master:i2c_master|data_out[3]         ; MPU6050:mpu6050_ctrl|data[3]               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; i2c_master:i2c_master|state.S_SENDACKUP   ; i2c_master:i2c_master|state.S_SENDACKDOWN  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; MPU6050:mpu6050_ctrl|address_internal[0]  ; MPU6050:mpu6050_ctrl|address_internal[2]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.470 ; MPU6050:mpu6050_ctrl|address_internal[2]  ; MPU6050:mpu6050_ctrl|address_internal[3]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.590      ;
; 0.471 ; MPU6050:mpu6050_ctrl|state.000            ; MPU6050:mpu6050_ctrl|data[0]               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.592      ;
; 0.472 ; MPU6050:mpu6050_ctrl|state.000            ; MPU6050:mpu6050_ctrl|data[2]               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.593      ;
; 0.472 ; MPU6050:mpu6050_ctrl|state.000            ; MPU6050:mpu6050_ctrl|data[3]               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.593      ;
; 0.472 ; i2c_master:i2c_master|state.S_WRITE       ; i2c_master:i2c_master|counter[3]           ; clk          ; clk         ; 0.000        ; 0.219      ; 0.775      ;
; 0.473 ; i2c_master:i2c_master|data_out[2]         ; MPU6050:mpu6050_ctrl|data[2]               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.594      ;
; 0.473 ; MPU6050:mpu6050_ctrl|state.000            ; MPU6050:mpu6050_ctrl|data[6]               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.594      ;
; 0.474 ; MPU6050:mpu6050_ctrl|state.000            ; MPU6050:mpu6050_ctrl|data[1]               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.595      ;
; 0.474 ; MPU6050:mpu6050_ctrl|read_enable          ; MPU6050:mpu6050_ctrl|read_enable           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.594      ;
+-------+-------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.194   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.194   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -211.137 ; 0.0   ; 0.0      ; 0.0     ; -139.804            ;
;  clk             ; -211.137 ; 0.000 ; N/A      ; N/A     ; -139.804            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led_sign      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sda           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; scl           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sda                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; scl                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset_n                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_sign      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; scl           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_sign      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; scl           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_sign      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; scl           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1259     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1259     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 93    ; 93   ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 3     ; 3    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset_n    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; led_sign    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; scl         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset_n    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; led_sign    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; scl         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition
    Info: Processing started: Fri Sep 20 19:05:58 2024
Info: Command: quartus_sta gyro_test -c gyro_test
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'gyro_test.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.194
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.194            -211.137 clk 
Info (332146): Worst-case hold slack is 0.435
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.435               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -139.804 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.981
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.981            -191.521 clk 
Info (332146): Worst-case hold slack is 0.385
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.385               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -139.804 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.862
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.862             -42.681 clk 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -101.182 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 619 megabytes
    Info: Processing ended: Fri Sep 20 19:05:59 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


