library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity div is
    Port (
        clk_50MHz : in  STD_LOGIC;  -- Reloj de entrada de 50 MHz
        reset     : in  STD_LOGIC;  -- Señal de reset
        clk_1Hz   : out STD_LOGIC   -- Salida de reloj de 1 Hz
    );
end div;

architecture Behavioral of div is
    signal counter : INTEGER range 0 to 50000000 := 0; -- Contador para dividir la frecuencia
    signal clk_reg : STD_LOGIC := '0'; -- Registro para la salida de reloj

begin
    -- Proceso para dividir la frecuencia de 50 MHz a 1 Hz
    process(clk_50MHz, reset)
    begin
        if reset = '1' then
            counter <= 0;
            clk_reg <= '0';
        elsif rising_edge(clk_50MHz) then
            if counter = 49999999 then
                counter <= 0;
                clk_reg <= not clk_reg; -- Alterna la señal para obtener 1 Hz
            else
                counter <= counter + 1;
            end if;
        end if;
    end process;

    clk_1Hz <= clk_reg; -- Asignar la señal de salida de 1 Hz

end Behavioral;
