Fitter report for UP2_TOP
Tue Dec 15 17:03:03 2015
Version 4.1 Build 208 09/10/2004 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Device Options
  5. Fitter Equations
  6. Floorplan View
  7. Input Pins
  8. Output Pins
  9. Bidir Pins
 10. All Package Pins
 11. Control Signals
 12. Global & Other Fast Signals
 13. Carry Chains
 14. Non-Global High Fan-Out Signals
 15. Peripheral Signals
 16. LAB
 17. Local Routing Interconnect
 18. LAB External Interconnect
 19. Row Interconnect
 20. LAB Column Interconnect
 21. LAB Column Interconnect
 22. Fitter Resource Usage Summary
 23. Fitter Resource Utilization by Entity
 24. Delay Chain Summary
 25. Pin-Out File
 26. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2004 Altera Corporation
Any  megafunction  design,  and related netlist (encrypted  or  decrypted),
support information,  device programming or simulation file,  and any other
associated  documentation or information  provided by  Altera  or a partner
under  Altera's   Megafunction   Partnership   Program  may  be  used  only
to program  PLD  devices (but not masked  PLD  devices) from  Altera.   Any
other  use  of such  megafunction  design,  netlist,  support  information,
device programming or simulation file,  or any other  related documentation
or information  is prohibited  for  any  other purpose,  including, but not
limited to  modification,  reverse engineering,  de-compiling, or use  with
any other  silicon devices,  unless such use is  explicitly  licensed under
a separate agreement with  Altera  or a megafunction partner.  Title to the
intellectual property,  including patents,  copyrights,  trademarks,  trade
secrets,  or maskworks,  embodied in any such megafunction design, netlist,
support  information,  device programming or simulation file,  or any other
related documentation or information provided by  Altera  or a megafunction
partner, remains with Altera, the megafunction partner, or their respective
licensors. No other licenses, including any licenses needed under any third
party's intellectual property, are provided herein.



+----------------------------------------------------------------------+
; Fitter Summary                                                       ;
+-----------------------+----------------------------------------------+
; Fitter Status         ; Successful - Tue Dec 15 17:03:03 2015        ;
; Quartus II Version    ; 4.1 Build 208 09/10/2004 SP 2 SJ Web Edition ;
; Revision Name         ; UP2_TOP                                      ;
; Top-level Entity Name ; UP2_TOP                                      ;
; Family                ; FLEX10K                                      ;
; Device                ; EPF10K70RC240-4                              ;
; Timing Models         ; Production                                   ;
; Total logic elements  ; 119 / 3,744 ( 3 % )                          ;
; Total pins            ; 114 / 189 ( 60 % )                           ;
; Total memory bits     ; 0 / 18,432 ( 0 % )                           ;
+-----------------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                      ;
+------------------------------------------------------------+--------------------+--------------------+
; Option                                                     ; Setting            ; Default Value      ;
+------------------------------------------------------------+--------------------+--------------------+
; Device                                                     ; EPF10K70RC240-4    ;                    ;
; Optimize Timing                                            ; Normal compilation ; Normal compilation ;
; Optimize IOC Register Placement for Timing                 ; On                 ; On                 ;
; Limit to One Fitting Attempt                               ; Off                ; Off                ;
; Final Placement Optimizations                              ; Automatically      ; Automatically      ;
; Fitter Initial Placement Seed                              ; 1                  ; 1                  ;
; Slow Slew Rate                                             ; Off                ; Off                ;
; Auto Global Memory Control Signals                         ; Off                ; Off                ;
; Logic Cell Insertion - Individual Logic Cells              ; On                 ; On                 ;
; Logic Cell Insertion - I/Os Fed By Carry or Cascade Chains ; On                 ; On                 ;
; Auto Global Clock                                          ; On                 ; On                 ;
; Auto Global Output Enable                                  ; On                 ; On                 ;
; Auto Global Register Control Signals                       ; On                 ; On                 ;
+------------------------------------------------------------+--------------------+--------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Auto-restart configuration after error       ; On                  ;
; Release clears before tri-states             ; Off                 ;
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Passive Serial      ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in C:/Users/Robert/Desktop/UP2_TOP/UP2_TOP.fit.eqn.


+----------------+
; Floorplan View ;
+----------------+
Floorplan report data cannot be output to ASCII.
Please use Quartus II to view the floorplan report data.


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                ;
+-----------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+
; Name      ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Power Up High ; Single-Pin CE ; I/O Standard ;
+-----------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+
; MCLK      ; 91    ; --  ; --   ; 33      ; yes    ; no           ; no                      ; no            ; no            ; TTL          ;
; SW[7]     ; 51    ;  I  ; --   ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; SW[6]     ; 50    ;  H  ; --   ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; SW[5]     ; 62    ; --  ; 51   ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; SW[4]     ; 61    ; --  ; 52   ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; SW[3]     ; 68    ; --  ; 45   ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; SW[2]     ; 67    ; --  ; 46   ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; SW[1]     ; 83    ; --  ; 31   ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; SW[0]     ; 84    ; --  ; 30   ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; BT[3]     ; 95    ; --  ; 25   ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; BT[2]     ; 100   ; --  ; 18   ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; BT[1]     ; 88    ; --  ; 27   ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; BT[0]     ; 98    ; --  ; 21   ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; RS232_RX  ; 182   ; --  ; 4    ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; RS232_CTS ; 181   ; --  ; 2    ; 0       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
+-----------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                 ;
+-----------------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+--------------+
; Name            ; Pin # ; Row ; Col. ; I/O Register ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; Single-Pin OE ; Single-Pin CE ; Open Drain ; I/O Standard ;
+-----------------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+--------------+
; DISP1[6]        ; 230   ; --  ; 43   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; DISP1[5]        ; 228   ; --  ; 40   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; DISP1[4]        ; 231   ; --  ; 44   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; DISP1[3]        ; 229   ; --  ; 42   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; DISP1[2]        ; 226   ; --  ; 38   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; DISP1[1]        ; 225   ; --  ; 37   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; DISP1[0]        ; 227   ; --  ; 39   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; DISP2[6]        ; 219   ; --  ; 32   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; DISP2[5]        ; 217   ; --  ; 31   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; DISP2[4]        ; 220   ; --  ; 33   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; DISP2[3]        ; 218   ; --  ; 32   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; DISP2[2]        ; 214   ; --  ; 28   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; DISP2[1]        ; 208   ; --  ; 25   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; DISP2[0]        ; 215   ; --  ; 29   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; DISP3[6]        ; 202   ; --  ; 22   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; DISP3[5]        ; 200   ; --  ; 20   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; DISP3[4]        ; 203   ; --  ; 22   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; DISP3[3]        ; 201   ; --  ; 21   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; DISP3[2]        ; 198   ; --  ; 18   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; DISP3[1]        ; 196   ; --  ; 16   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; DISP3[0]        ; 199   ; --  ; 20   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; DISP4[6]        ; 193   ; --  ; 14   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; DISP4[5]        ; 191   ; --  ; 12   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; DISP4[4]        ; 194   ; --  ; 15   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; DISP4[3]        ; 192   ; --  ; 12   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; DISP4[2]        ; 188   ; --  ; 10   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; DISP4[1]        ; 187   ; --  ; 9    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; DISP4[0]        ; 190   ; --  ; 11   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; FLEX_DIGIT_1[6] ; 13    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; FLEX_DIGIT_1[5] ; 12    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; FLEX_DIGIT_1[4] ; 11    ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; FLEX_DIGIT_1[3] ; 9     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; FLEX_DIGIT_1[2] ; 8     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; FLEX_DIGIT_1[1] ; 7     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; FLEX_DIGIT_1[0] ; 6     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; FLEX_DIGIT_1_DP ; 14    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; FLEX_DIGIT_2[6] ; 24    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; FLEX_DIGIT_2[5] ; 23    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; FLEX_DIGIT_2[4] ; 21    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; FLEX_DIGIT_2[3] ; 20    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; FLEX_DIGIT_2[2] ; 19    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; FLEX_DIGIT_2[1] ; 18    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; FLEX_DIGIT_2[0] ; 17    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; FLEX_DIGIT_2_DP ; 25    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; VGA_RED         ; 236   ; --  ; 48   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; VGA_BLUE        ; 238   ; --  ; 49   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; VGA_GREEN       ; 237   ; --  ; 48   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; VGA_HSYNC       ; 240   ; --  ; 52   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; VGA_VSYNC       ; 239   ; --  ; 51   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; LED[15]         ; 46    ;  H  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; LED[14]         ; 45    ;  G  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; LED[13]         ; 49    ;  H  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; LED[12]         ; 48    ;  H  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; LED[11]         ; 54    ;  I  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; LED[10]         ; 53    ;  I  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; LED[9]          ; 56    ;  I  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; LED[8]          ; 55    ;  I  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; LED[7]          ; 64    ; --  ; 49   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; LED[6]          ; 63    ; --  ; 50   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; LED[5]          ; 66    ; --  ; 47   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; LED[4]          ; 65    ; --  ; 47   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; LED[3]          ; 79    ; --  ; 35   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; LED[2]          ; 80    ; --  ; 34   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; LED[1]          ; 81    ; --  ; 33   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; LED[0]          ; 82    ; --  ; 32   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; DISP1_DP        ; 223   ; --  ; 36   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; DISP2_DP        ; 207   ; --  ; 25   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; DISP3_DP        ; 195   ; --  ; 16   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; DISP4_DP        ; 186   ; --  ; 8    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; RS232_TX        ; 183   ; --  ; 5    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; RS232_RTS       ; 175   ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; MATRIX_ROW[7]   ; 134   ;  H  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; MATRIX_ROW[6]   ; 136   ;  H  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; MATRIX_ROW[5]   ; 137   ;  H  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; MATRIX_ROW[4]   ; 138   ;  G  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; MATRIX_ROW[3]   ; 139   ;  G  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; MATRIX_ROW[2]   ; 141   ;  G  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; MATRIX_ROW[1]   ; 142   ;  G  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; MATRIX_ROW[0]   ; 143   ;  G  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; MATRIX_COL[15]  ; 118   ; --  ; 2    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; MATRIX_COL[14]  ; 119   ; --  ; 2    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; MATRIX_COL[13]  ; 128   ;  I  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; MATRIX_COL[12]  ; 129   ;  I  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; MATRIX_COL[11]  ; 131   ;  H  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; MATRIX_COL[10]  ; 127   ;  I  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; MATRIX_COL[9]   ; 120   ; --  ; 1    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; MATRIX_COL[8]   ; 126   ;  I  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; MATRIX_COL[7]   ; 109   ; --  ; 11   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; MATRIX_COL[6]   ; 110   ; --  ; 10   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; MATRIX_COL[5]   ; 115   ; --  ; 6    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; MATRIX_COL[4]   ; 116   ; --  ; 5    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; MATRIX_COL[3]   ; 117   ; --  ; 3    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; MATRIX_COL[2]   ; 114   ; --  ; 7    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; MATRIX_COL[1]   ; 111   ; --  ; 9    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
; MATRIX_COL[0]   ; 113   ; --  ; 8    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; TTL          ;
+-----------------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                               ;
+-----------------+-------+-----+------+---------+--------+--------------+-------------------------+--------------------------+---------------+----------------+---------------+---------------+---------------+------------+--------------+
; Name            ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; Single-Pin OE ; Single-Pin CE ; Single-Pin OE ; Open Drain ; I/O Standard ;
+-----------------+-------+-----+------+---------+--------+--------------+-------------------------+--------------------------+---------------+----------------+---------------+---------------+---------------+------------+--------------+
; FLEX_MOUSE_CLK  ; 30    ;  E  ; --   ; 0       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no            ; no            ; no            ; no         ; TTL          ;
; FLEX_MOUSE_DATA ; 31    ;  E  ; --   ; 0       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no            ; no            ; no            ; no         ; TTL          ;
; PS2_DATA        ; 184   ; --  ; 6    ; 0       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no            ; no            ; no            ; no         ; TTL          ;
; PS2_CLK         ; 185   ; --  ; 7    ; 0       ; no     ; no           ; no                      ; no                       ; no            ; no             ; no            ; no            ; no            ; no         ; TTL          ;
+-----------------+-------+-----+------+---------+--------+--------------+-------------------------+--------------------------+---------------+----------------+---------------+---------------+---------------+------------+--------------+


+----------------------------------------+
; All Package Pins                       ;
+-------+-----------------+--------------+
; Pin # ; Usage           ; I/O Standard ;
+-------+-----------------+--------------+
; 1     ; #TCK            ;              ;
; 2     ; ^CONF_DONE      ;              ;
; 3     ; ^nCEO           ;              ;
; 4     ; #TDO            ;              ;
; 5     ; VCC_INT         ;              ;
; 6     ; FLEX_DIGIT_1[0] ; TTL          ;
; 7     ; FLEX_DIGIT_1[1] ; TTL          ;
; 8     ; FLEX_DIGIT_1[2] ; TTL          ;
; 9     ; FLEX_DIGIT_1[3] ; TTL          ;
; 10    ; GND_INT         ;              ;
; 11    ; FLEX_DIGIT_1[4] ; TTL          ;
; 12    ; FLEX_DIGIT_1[5] ; TTL          ;
; 13    ; FLEX_DIGIT_1[6] ; TTL          ;
; 14    ; FLEX_DIGIT_1_DP ; TTL          ;
; 15    ; RESERVED_INPUT  ;              ;
; 16    ; VCC_INT         ;              ;
; 17    ; FLEX_DIGIT_2[0] ; TTL          ;
; 18    ; FLEX_DIGIT_2[1] ; TTL          ;
; 19    ; FLEX_DIGIT_2[2] ; TTL          ;
; 20    ; FLEX_DIGIT_2[3] ; TTL          ;
; 21    ; FLEX_DIGIT_2[4] ; TTL          ;
; 22    ; GND_INT         ;              ;
; 23    ; FLEX_DIGIT_2[5] ; TTL          ;
; 24    ; FLEX_DIGIT_2[6] ; TTL          ;
; 25    ; FLEX_DIGIT_2_DP ; TTL          ;
; 26    ; RESERVED_INPUT  ;              ;
; 27    ; VCC_INT         ;              ;
; 28    ; RESERVED_INPUT  ;              ;
; 29    ; RESERVED_INPUT  ;              ;
; 30    ; FLEX_MOUSE_CLK  ; TTL          ;
; 31    ; FLEX_MOUSE_DATA ; TTL          ;
; 32    ; GND_INT         ;              ;
; 33    ; RESERVED_INPUT  ;              ;
; 34    ; RESERVED_INPUT  ;              ;
; 35    ; RESERVED_INPUT  ;              ;
; 36    ; RESERVED_INPUT  ;              ;
; 37    ; VCC_INT         ;              ;
; 38    ; RESERVED_INPUT  ;              ;
; 39    ; RESERVED_INPUT  ;              ;
; 40    ; RESERVED_INPUT  ;              ;
; 41    ; RESERVED_INPUT  ;              ;
; 42    ; GND_INT         ;              ;
; 43    ; RESERVED_INPUT  ;              ;
; 44    ; RESERVED_INPUT  ;              ;
; 45    ; LED[14]         ; TTL          ;
; 46    ; LED[15]         ; TTL          ;
; 47    ; VCC_INT         ;              ;
; 48    ; LED[12]         ; TTL          ;
; 49    ; LED[13]         ; TTL          ;
; 50    ; SW[6]           ; TTL          ;
; 51    ; SW[7]           ; TTL          ;
; 52    ; GND_INT         ;              ;
; 53    ; LED[10]         ; TTL          ;
; 54    ; LED[11]         ; TTL          ;
; 55    ; LED[8]          ; TTL          ;
; 56    ; LED[9]          ; TTL          ;
; 57    ; VCC_INT         ;              ;
; 58    ; #TMS            ;              ;
; 59    ; #TRST           ;              ;
; 60    ; ^nSTATUS        ;              ;
; 61    ; SW[4]           ; TTL          ;
; 62    ; SW[5]           ; TTL          ;
; 63    ; LED[6]          ; TTL          ;
; 64    ; LED[7]          ; TTL          ;
; 65    ; LED[4]          ; TTL          ;
; 66    ; LED[5]          ; TTL          ;
; 67    ; SW[2]           ; TTL          ;
; 68    ; SW[3]           ; TTL          ;
; 69    ; GND_INT         ;              ;
; 70    ; RESERVED_INPUT  ;              ;
; 71    ; RESERVED_INPUT  ;              ;
; 72    ; RESERVED_INPUT  ;              ;
; 73    ; RESERVED_INPUT  ;              ;
; 74    ; RESERVED_INPUT  ;              ;
; 75    ; RESERVED_INPUT  ;              ;
; 76    ; RESERVED_INPUT  ;              ;
; 77    ; VCC_INT         ;              ;
; 78    ; RESERVED_INPUT  ;              ;
; 79    ; LED[3]          ; TTL          ;
; 80    ; LED[2]          ; TTL          ;
; 81    ; LED[1]          ; TTL          ;
; 82    ; LED[0]          ; TTL          ;
; 83    ; SW[1]           ; TTL          ;
; 84    ; SW[0]           ; TTL          ;
; 85    ; GND_INT         ;              ;
; 86    ; RESERVED_INPUT  ;              ;
; 87    ; RESERVED_INPUT  ;              ;
; 88    ; BT[1]           ; TTL          ;
; 89    ; VCC_INT         ;              ;
; 90    ; GND+            ;              ;
; 91    ; MCLK            ; TTL          ;
; 92    ; GND+            ;              ;
; 93    ; GND_INT         ;              ;
; 94    ; RESERVED_INPUT  ;              ;
; 95    ; BT[3]           ; TTL          ;
; 96    ; VCC_INT         ;              ;
; 97    ; RESERVED_INPUT  ;              ;
; 98    ; BT[0]           ; TTL          ;
; 99    ; RESERVED_INPUT  ;              ;
; 100   ; BT[2]           ; TTL          ;
; 101   ; RESERVED_INPUT  ;              ;
; 102   ; RESERVED_INPUT  ;              ;
; 103   ; RESERVED_INPUT  ;              ;
; 104   ; GND_INT         ;              ;
; 105   ; RESERVED_INPUT  ;              ;
; 106   ; RESERVED_INPUT  ;              ;
; 107   ; RESERVED_INPUT  ;              ;
; 108   ; RESERVED_INPUT  ;              ;
; 109   ; MATRIX_COL[7]   ; TTL          ;
; 110   ; MATRIX_COL[6]   ; TTL          ;
; 111   ; MATRIX_COL[1]   ; TTL          ;
; 112   ; VCC_INT         ;              ;
; 113   ; MATRIX_COL[0]   ; TTL          ;
; 114   ; MATRIX_COL[2]   ; TTL          ;
; 115   ; MATRIX_COL[5]   ; TTL          ;
; 116   ; MATRIX_COL[4]   ; TTL          ;
; 117   ; MATRIX_COL[3]   ; TTL          ;
; 118   ; MATRIX_COL[15]  ; TTL          ;
; 119   ; MATRIX_COL[14]  ; TTL          ;
; 120   ; MATRIX_COL[9]   ; TTL          ;
; 121   ; ^nCONFIG        ;              ;
; 122   ; VCC_INT         ;              ;
; 123   ; ^MSEL1          ;              ;
; 124   ; ^MSEL0          ;              ;
; 125   ; GND_INT         ;              ;
; 126   ; MATRIX_COL[8]   ; TTL          ;
; 127   ; MATRIX_COL[10]  ; TTL          ;
; 128   ; MATRIX_COL[13]  ; TTL          ;
; 129   ; MATRIX_COL[12]  ; TTL          ;
; 130   ; VCC_INT         ;              ;
; 131   ; MATRIX_COL[11]  ; TTL          ;
; 132   ; RESERVED_INPUT  ;              ;
; 133   ; RESERVED_INPUT  ;              ;
; 134   ; MATRIX_ROW[7]   ; TTL          ;
; 135   ; GND_INT         ;              ;
; 136   ; MATRIX_ROW[6]   ; TTL          ;
; 137   ; MATRIX_ROW[5]   ; TTL          ;
; 138   ; MATRIX_ROW[4]   ; TTL          ;
; 139   ; MATRIX_ROW[3]   ; TTL          ;
; 140   ; VCC_INT         ;              ;
; 141   ; MATRIX_ROW[2]   ; TTL          ;
; 142   ; MATRIX_ROW[1]   ; TTL          ;
; 143   ; MATRIX_ROW[0]   ; TTL          ;
; 144   ; RESERVED_INPUT  ;              ;
; 145   ; GND_INT         ;              ;
; 146   ; RESERVED_INPUT  ;              ;
; 147   ; RESERVED_INPUT  ;              ;
; 148   ; RESERVED_INPUT  ;              ;
; 149   ; RESERVED_INPUT  ;              ;
; 150   ; VCC_INT         ;              ;
; 151   ; RESERVED_INPUT  ;              ;
; 152   ; RESERVED_INPUT  ;              ;
; 153   ; RESERVED_INPUT  ;              ;
; 154   ; RESERVED_INPUT  ;              ;
; 155   ; GND_INT         ;              ;
; 156   ; RESERVED_INPUT  ;              ;
; 157   ; RESERVED_INPUT  ;              ;
; 158   ; RESERVED_INPUT  ;              ;
; 159   ; RESERVED_INPUT  ;              ;
; 160   ; VCC_INT         ;              ;
; 161   ; RESERVED_INPUT  ;              ;
; 162   ; RESERVED_INPUT  ;              ;
; 163   ; RESERVED_INPUT  ;              ;
; 164   ; RESERVED_INPUT  ;              ;
; 165   ; GND_INT         ;              ;
; 166   ; RESERVED_INPUT  ;              ;
; 167   ; RESERVED_INPUT  ;              ;
; 168   ; RESERVED_INPUT  ;              ;
; 169   ; RESERVED_INPUT  ;              ;
; 170   ; VCC_INT         ;              ;
; 171   ; RESERVED_INPUT  ;              ;
; 172   ; RESERVED_INPUT  ;              ;
; 173   ; RESERVED_INPUT  ;              ;
; 174   ; RESERVED_INPUT  ;              ;
; 175   ; RS232_RTS       ; TTL          ;
; 176   ; GND_INT         ;              ;
; 177   ; #TDI            ;              ;
; 178   ; ^nCE            ;              ;
; 179   ; ^DCLK           ;              ;
; 180   ; ^DATA0          ;              ;
; 181   ; RS232_CTS       ; TTL          ;
; 182   ; RS232_RX        ; TTL          ;
; 183   ; RS232_TX        ; TTL          ;
; 184   ; PS2_DATA        ; TTL          ;
; 185   ; PS2_CLK         ; TTL          ;
; 186   ; DISP4_DP        ; TTL          ;
; 187   ; DISP4[1]        ; TTL          ;
; 188   ; DISP4[2]        ; TTL          ;
; 189   ; VCC_INT         ;              ;
; 190   ; DISP4[0]        ; TTL          ;
; 191   ; DISP4[5]        ; TTL          ;
; 192   ; DISP4[3]        ; TTL          ;
; 193   ; DISP4[6]        ; TTL          ;
; 194   ; DISP4[4]        ; TTL          ;
; 195   ; DISP3_DP        ; TTL          ;
; 196   ; DISP3[1]        ; TTL          ;
; 197   ; GND_INT         ;              ;
; 198   ; DISP3[2]        ; TTL          ;
; 199   ; DISP3[0]        ; TTL          ;
; 200   ; DISP3[5]        ; TTL          ;
; 201   ; DISP3[3]        ; TTL          ;
; 202   ; DISP3[6]        ; TTL          ;
; 203   ; DISP3[4]        ; TTL          ;
; 204   ; RESERVED_INPUT  ;              ;
; 205   ; VCC_INT         ;              ;
; 206   ; RESERVED_INPUT  ;              ;
; 207   ; DISP2_DP        ; TTL          ;
; 208   ; DISP2[1]        ; TTL          ;
; 209   ; RESERVED_INPUT  ;              ;
; 210   ; GND+            ;              ;
; 211   ; GND+            ;              ;
; 212   ; GND+            ;              ;
; 213   ; RESERVED_INPUT  ;              ;
; 214   ; DISP2[2]        ; TTL          ;
; 215   ; DISP2[0]        ; TTL          ;
; 216   ; GND_INT         ;              ;
; 217   ; DISP2[5]        ; TTL          ;
; 218   ; DISP2[3]        ; TTL          ;
; 219   ; DISP2[6]        ; TTL          ;
; 220   ; DISP2[4]        ; TTL          ;
; 221   ; RESERVED_INPUT  ;              ;
; 222   ; RESERVED_INPUT  ;              ;
; 223   ; DISP1_DP        ; TTL          ;
; 224   ; VCC_INT         ;              ;
; 225   ; DISP1[1]        ; TTL          ;
; 226   ; DISP1[2]        ; TTL          ;
; 227   ; DISP1[0]        ; TTL          ;
; 228   ; DISP1[5]        ; TTL          ;
; 229   ; DISP1[3]        ; TTL          ;
; 230   ; DISP1[6]        ; TTL          ;
; 231   ; DISP1[4]        ; TTL          ;
; 232   ; GND_INT         ;              ;
; 233   ; RESERVED_INPUT  ;              ;
; 234   ; RESERVED_INPUT  ;              ;
; 235   ; RESERVED_INPUT  ;              ;
; 236   ; VGA_RED         ; TTL          ;
; 237   ; VGA_GREEN       ; TTL          ;
; 238   ; VGA_BLUE        ; TTL          ;
; 239   ; VGA_VSYNC       ; TTL          ;
; 240   ; VGA_HSYNC       ; TTL          ;
+-------+-----------------+--------------+


+------------------------------------------------------------------+
; Control Signals                                                  ;
+-----------------------+---------+---------+-------+--------------+
; Name                  ; Pin #   ; Fan-Out ; Usage ; Global Usage ;
+-----------------------+---------+---------+-------+--------------+
; MCLK                  ; 91      ; 33      ; Clock ; Pin          ;
; prescaler:mod1|clkout ; LC1_I21 ; 16      ; Clock ; Internal     ;
+-----------------------+---------+---------+-------+--------------+


+----------------------------------------------------+
; Global & Other Fast Signals                        ;
+-----------------------+---------+---------+--------+
; Name                  ; Pin #   ; Fan-Out ; Global ;
+-----------------------+---------+---------+--------+
; MCLK                  ; 91      ; 33      ; yes    ;
; prescaler:mod1|clkout ; LC1_I21 ; 16      ; yes    ;
+-----------------------+---------+---------+--------+


+---------------------------------------------+
; Carry Chains                                ;
+--------------------+------------------------+
; Carry Chain Length ; Number of Carry Chains ;
+--------------------+------------------------+
; 0 - 2              ; 0                      ;
; 3 - 5              ; 0                      ;
; 6 - 8              ; 0                      ;
; 9 - 11             ; 0                      ;
; 12 - 14            ; 0                      ;
; 15 - 17            ; 1                      ;
; 18 - 20            ; 0                      ;
; 21 - 23            ; 0                      ;
; 24 - 26            ; 0                      ;
; 27 - 29            ; 0                      ;
; 30 - 32            ; 1                      ;
+--------------------+------------------------+


+------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                      ;
+--------------------------------------------------------------------------------------------+---------+
; Name                                                                                       ; Fan-Out ;
+--------------------------------------------------------------------------------------------+---------+
; prescaler:mod1|LessThan~128                                                                ; 32      ;
; lpm_counter:cntr_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[13]~COUT                ; 9       ;
; lpm_counter:cntr_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[14]~COUT                ; 9       ;
; lpm_counter:cntr_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[9]~COUT                 ; 9       ;
; lpm_counter:cntr_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[10]~COUT                ; 9       ;
; lpm_counter:cntr_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[7]~COUT                 ; 9       ;
; lpm_counter:cntr_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[3]~COUT                 ; 9       ;
; lpm_counter:cntr_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[1]~COUT                 ; 9       ;
; lpm_counter:cntr_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[2]~COUT                 ; 9       ;
; lpm_counter:cntr_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[11]~COUT                ; 9       ;
; lpm_counter:cntr_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[5]~COUT                 ; 9       ;
; lpm_counter:cntr_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[6]~COUT                 ; 9       ;
; lpm_counter:cntr_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[12]~COUT                ; 8       ;
; lpm_counter:cntr_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[0]~COUT                 ; 8       ;
; lpm_counter:cntr_rtl_0|alt_counter_f10ke:wysi_counter|q[15]                                ; 8       ;
; lpm_counter:cntr_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[4]~COUT                 ; 8       ;
; lpm_counter:cntr_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[8]~COUT                 ; 8       ;
; dek7seg:dek3|Select~40                                                                     ; 7       ;
; dek7seg:dek4|Select~40                                                                     ; 7       ;
; dek7seg:dek1|Select~40                                                                     ; 7       ;
; dek7seg:dek2|Select~40                                                                     ; 7       ;
; prescaler:mod1|lpm_counter:cntr_rtl_1|alt_counter_f10ke:wysi_counter|counter_cell[24]~COUT ; 3       ;
; dek7seg:dek1|seg[6]~660                                                                    ; 2       ;
; dek7seg:dek1|seg[4]~662                                                                    ; 2       ;
; prescaler:mod1|lpm_counter:cntr_rtl_1|alt_counter_f10ke:wysi_counter|counter_cell[30]~COUT ; 2       ;
; dek7seg:dek3|seg[6]~660                                                                    ; 2       ;
; dek7seg:dek1|seg[0]~666                                                                    ; 2       ;
; dek7seg:dek2|seg[0]~666                                                                    ; 2       ;
; dek7seg:dek4|seg[0]~666                                                                    ; 2       ;
; prescaler:mod1|lpm_counter:cntr_rtl_1|alt_counter_f10ke:wysi_counter|counter_cell[6]~COUT  ; 2       ;
; prescaler:mod1|lpm_counter:cntr_rtl_1|alt_counter_f10ke:wysi_counter|counter_cell[7]~COUT  ; 2       ;
; prescaler:mod1|lpm_counter:cntr_rtl_1|alt_counter_f10ke:wysi_counter|counter_cell[5]~COUT  ; 2       ;
; dek7seg:dek2|seg[1]~665                                                                    ; 2       ;
; dek7seg:dek4|seg[2]~664                                                                    ; 2       ;
; prescaler:mod1|lpm_counter:cntr_rtl_1|alt_counter_f10ke:wysi_counter|counter_cell[4]~COUT  ; 2       ;
; prescaler:mod1|lpm_counter:cntr_rtl_1|alt_counter_f10ke:wysi_counter|counter_cell[13]~COUT ; 2       ;
; dek7seg:dek1|seg[1]~665                                                                    ; 2       ;
; dek7seg:dek2|seg[2]~664                                                                    ; 2       ;
; prescaler:mod1|lpm_counter:cntr_rtl_1|alt_counter_f10ke:wysi_counter|counter_cell[10]~COUT ; 2       ;
; dek7seg:dek4|seg[3]~663                                                                    ; 2       ;
; prescaler:mod1|lpm_counter:cntr_rtl_1|alt_counter_f10ke:wysi_counter|counter_cell[17]~COUT ; 2       ;
; dek7seg:dek4|seg[4]~662                                                                    ; 2       ;
; prescaler:mod1|lpm_counter:cntr_rtl_1|alt_counter_f10ke:wysi_counter|counter_cell[12]~COUT ; 2       ;
; prescaler:mod1|lpm_counter:cntr_rtl_1|alt_counter_f10ke:wysi_counter|counter_cell[8]~COUT  ; 2       ;
; dek7seg:dek2|seg[3]~663                                                                    ; 2       ;
; prescaler:mod1|lpm_counter:cntr_rtl_1|alt_counter_f10ke:wysi_counter|counter_cell[9]~COUT  ; 2       ;
; dek7seg:dek4|seg[5]~661                                                                    ; 2       ;
; prescaler:mod1|lpm_counter:cntr_rtl_1|alt_counter_f10ke:wysi_counter|counter_cell[14]~COUT ; 2       ;
; prescaler:mod1|lpm_counter:cntr_rtl_1|alt_counter_f10ke:wysi_counter|counter_cell[11]~COUT ; 2       ;
; dek7seg:dek4|seg[6]~660                                                                    ; 2       ;
+--------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------+
; Peripheral Signals                                                                               ;
+-----------------------+---------+-------+-----------------+---------------------------+----------+
; Peripheral Signal     ; Source  ; Usage ; Dedicated Clock ; Peripheral Control Signal ; Polarity ;
+-----------------------+---------+-------+-----------------+---------------------------+----------+
; prescaler:mod1|clkout ; LC1_I21 ; Clock ; no              ; yes                       ; +ve      ;
+-----------------------+---------+-------+-----------------+---------------------------+----------+


+-------------------------------------------+
; LAB                                       ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0                        ; 433            ;
; 1                        ; 14             ;
; 2                        ; 7              ;
; 3                        ; 3              ;
; 4                        ; 0              ;
; 5                        ; 1              ;
; 6                        ; 1              ;
; 7                        ; 1              ;
; 8                        ; 8              ;
+--------------------------+----------------+


+----------------------------------------------+
; Local Routing Interconnect                   ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0                           ; 446            ;
; 1                           ; 10             ;
; 2                           ; 7              ;
; 3                           ; 4              ;
; 4                           ; 0              ;
; 5                           ; 0              ;
; 6                           ; 1              ;
+-----------------------------+----------------+


+---------------------------------------------+
; LAB External Interconnect                   ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0 - 1                      ; 439            ;
; 2 - 3                      ; 12             ;
; 4 - 5                      ; 14             ;
; 6 - 7                      ; 2              ;
; 8 - 9                      ; 0              ;
; 10 - 11                    ; 0              ;
; 12 - 13                    ; 0              ;
; 14 - 15                    ; 0              ;
; 16 - 17                    ; 0              ;
; 18 - 19                    ; 0              ;
; 20 - 21                    ; 1              ;
+----------------------------+----------------+


+-------------------------------------------------------------------------------------------+
; Row Interconnect                                                                          ;
+-------+----------------------+-----------------------------+------------------------------+
; Row   ; Interconnect Used    ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+----------------------+-----------------------------+------------------------------+
;  A    ;  6 / 208 ( 2 % )     ;  0 / 104 ( 0 % )            ;  4 / 104 ( 3 % )             ;
;  B    ;  0 / 208 ( 0 % )     ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  C    ;  5 / 208 ( 2 % )     ;  0 / 104 ( 0 % )            ;  7 / 104 ( 6 % )             ;
;  D    ;  0 / 208 ( 0 % )     ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  E    ;  0 / 208 ( 0 % )     ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  F    ;  0 / 208 ( 0 % )     ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  G    ;  0 / 208 ( 0 % )     ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  H    ;  1 / 208 ( < 1 % )   ;  22 / 104 ( 21 % )          ;  0 / 104 ( 0 % )             ;
;  I    ;  0 / 208 ( 0 % )     ;  32 / 104 ( 30 % )          ;  0 / 104 ( 0 % )             ;
; Total ;  12 / 1872 ( < 1 % ) ;  54 / 936 ( 5 % )           ;  11 / 936 ( 1 % )            ;
+-------+----------------------+-----------------------------+------------------------------+


+----------------------------+
; LAB Column Interconnect    ;
+-------+--------------------+
; Col.  ; Interconnect Used  ;
+-------+--------------------+
; 1     ;  0 / 24 ( 0 % )    ;
; 2     ;  0 / 24 ( 0 % )    ;
; 3     ;  0 / 24 ( 0 % )    ;
; 4     ;  0 / 24 ( 0 % )    ;
; 5     ;  0 / 24 ( 0 % )    ;
; 6     ;  0 / 24 ( 0 % )    ;
; 7     ;  0 / 24 ( 0 % )    ;
; 8     ;  0 / 24 ( 0 % )    ;
; 9     ;  8 / 24 ( 33 % )   ;
; 10    ;  2 / 24 ( 8 % )    ;
; 11    ;  1 / 24 ( 4 % )    ;
; 12    ;  2 / 24 ( 8 % )    ;
; 13    ;  0 / 24 ( 0 % )    ;
; 14    ;  1 / 24 ( 4 % )    ;
; 15    ;  1 / 24 ( 4 % )    ;
; 16    ;  1 / 24 ( 4 % )    ;
; 17    ;  0 / 24 ( 0 % )    ;
; 18    ;  1 / 24 ( 4 % )    ;
; 19    ;  0 / 24 ( 0 % )    ;
; 20    ;  2 / 24 ( 8 % )    ;
; 21    ;  1 / 24 ( 4 % )    ;
; 22    ;  3 / 24 ( 12 % )   ;
; 23    ;  0 / 24 ( 0 % )    ;
; 24    ;  0 / 24 ( 0 % )    ;
; 25    ;  1 / 24 ( 4 % )    ;
; 26    ;  0 / 24 ( 0 % )    ;
; 27    ;  0 / 24 ( 0 % )    ;
; 28    ;  1 / 24 ( 4 % )    ;
; 29    ;  1 / 24 ( 4 % )    ;
; 30    ;  0 / 24 ( 0 % )    ;
; 31    ;  1 / 24 ( 4 % )    ;
; 32    ;  2 / 24 ( 8 % )    ;
; 33    ;  1 / 24 ( 4 % )    ;
; 34    ;  0 / 24 ( 0 % )    ;
; 35    ;  0 / 24 ( 0 % )    ;
; 36    ;  0 / 24 ( 0 % )    ;
; 37    ;  1 / 24 ( 4 % )    ;
; 38    ;  1 / 24 ( 4 % )    ;
; 39    ;  1 / 24 ( 4 % )    ;
; 40    ;  1 / 24 ( 4 % )    ;
; 41    ;  0 / 24 ( 0 % )    ;
; 42    ;  1 / 24 ( 4 % )    ;
; 43    ;  1 / 24 ( 4 % )    ;
; 44    ;  1 / 24 ( 4 % )    ;
; 45    ;  0 / 24 ( 0 % )    ;
; 46    ;  0 / 24 ( 0 % )    ;
; 47    ;  0 / 24 ( 0 % )    ;
; 48    ;  0 / 24 ( 0 % )    ;
; 49    ;  0 / 24 ( 0 % )    ;
; 50    ;  0 / 24 ( 0 % )    ;
; 51    ;  0 / 24 ( 0 % )    ;
; 52    ;  0 / 24 ( 0 % )    ;
; Total ;  37 / 1248 ( 2 % ) ;
+-------+--------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  0 / 24 ( 0 % )   ;
; Total ;  0 / 24 ( 0 % )   ;
+-------+-------------------+


+------------------------------------------------------+
; Fitter Resource Usage Summary                        ;
+--------------------------------+---------------------+
; Resource                       ; Usage               ;
+--------------------------------+---------------------+
; Logic cells                    ; 119 / 3,744 ( 3 % ) ;
; Registers                      ; 49 / 3,744 ( 1 % )  ;
; Logic elements in carry chains ; 48                  ;
; User inserted logic cells      ; 0                   ;
; I/O pins                       ; 114 / 189 ( 60 % )  ;
;     -- Clock pins              ; 0                   ;
;     -- Dedicated input pins    ; 0 / 4 ( 0 % )       ;
; Global signals                 ; 2                   ;
; EABs                           ; 0 / 9 ( 0 % )       ;
; Total memory bits              ; 0 / 18,432 ( 0 % )  ;
; Total RAM block bits           ; 0 / 18,432 ( 0 % )  ;
; Maximum fan-out node           ; MCLK                ;
; Maximum fan-out                ; 33                  ;
; Total fan-out                  ; 402                 ;
; Average fan-out                ; 1.73                ;
+--------------------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                               ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+-------------------------------------------------------------------------------+
; Compilation Hierarchy Node                ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name                                                           ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+-------------------------------------------------------------------------------+
; |UP2_TOP                                  ; 119 (0)     ; 49           ; 0           ; 114  ; 70 (0)       ; 1 (0)             ; 48 (0)           ; 48 (0)          ; |UP2_TOP                                                                      ;
;    |dek7seg:dek1|                         ; 15 (15)     ; 0            ; 0           ; 0    ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |UP2_TOP|dek7seg:dek1                                                         ;
;    |dek7seg:dek2|                         ; 15 (15)     ; 0            ; 0           ; 0    ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |UP2_TOP|dek7seg:dek2                                                         ;
;    |dek7seg:dek3|                         ; 15 (15)     ; 0            ; 0           ; 0    ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |UP2_TOP|dek7seg:dek3                                                         ;
;    |dek7seg:dek4|                         ; 15 (15)     ; 0            ; 0           ; 0    ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |UP2_TOP|dek7seg:dek4                                                         ;
;    |lpm_counter:cntr_rtl_0|               ; 16 (0)      ; 16           ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 16 (0)           ; 16 (0)          ; |UP2_TOP|lpm_counter:cntr_rtl_0                                               ;
;       |alt_counter_f10ke:wysi_counter|    ; 16 (16)     ; 16           ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 16 (16)         ; |UP2_TOP|lpm_counter:cntr_rtl_0|alt_counter_f10ke:wysi_counter                ;
;    |prescaler:mod1|                       ; 43 (11)     ; 33           ; 0           ; 0    ; 10 (10)      ; 1 (1)             ; 32 (0)           ; 32 (0)          ; |UP2_TOP|prescaler:mod1                                                       ;
;       |lpm_counter:cntr_rtl_1|            ; 32 (0)      ; 32           ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |UP2_TOP|prescaler:mod1|lpm_counter:cntr_rtl_1                                ;
;          |alt_counter_f10ke:wysi_counter| ; 32 (32)     ; 32           ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |UP2_TOP|prescaler:mod1|lpm_counter:cntr_rtl_1|alt_counter_f10ke:wysi_counter ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+-------------------------------------------------------------------------------+


+------------------------------------------+
; Delay Chain Summary                      ;
+-----------------+----------+-------------+
; Name            ; Pin Type ; Pad to Core ;
+-----------------+----------+-------------+
; SW[7]           ; Input    ; OFF         ;
; SW[6]           ; Input    ; OFF         ;
; SW[5]           ; Input    ; OFF         ;
; SW[4]           ; Input    ; OFF         ;
; SW[3]           ; Input    ; OFF         ;
; SW[2]           ; Input    ; OFF         ;
; SW[1]           ; Input    ; OFF         ;
; SW[0]           ; Input    ; OFF         ;
; BT[3]           ; Input    ; OFF         ;
; BT[2]           ; Input    ; OFF         ;
; BT[1]           ; Input    ; OFF         ;
; BT[0]           ; Input    ; OFF         ;
; RS232_RX        ; Input    ; OFF         ;
; RS232_CTS       ; Input    ; OFF         ;
; MCLK            ; Input    ; OFF         ;
; FLEX_DIGIT_1[6] ; Output   ; OFF         ;
; FLEX_DIGIT_1[5] ; Output   ; OFF         ;
; FLEX_DIGIT_1[4] ; Output   ; OFF         ;
; FLEX_DIGIT_1[3] ; Output   ; OFF         ;
; FLEX_DIGIT_1[2] ; Output   ; OFF         ;
; FLEX_DIGIT_1[1] ; Output   ; OFF         ;
; FLEX_DIGIT_1[0] ; Output   ; OFF         ;
; FLEX_DIGIT_1_DP ; Output   ; OFF         ;
; FLEX_DIGIT_2[6] ; Output   ; OFF         ;
; FLEX_DIGIT_2[5] ; Output   ; OFF         ;
; FLEX_DIGIT_2[4] ; Output   ; OFF         ;
; FLEX_DIGIT_2[3] ; Output   ; OFF         ;
; FLEX_DIGIT_2[2] ; Output   ; OFF         ;
; FLEX_DIGIT_2[1] ; Output   ; OFF         ;
; FLEX_DIGIT_2[0] ; Output   ; OFF         ;
; FLEX_DIGIT_2_DP ; Output   ; OFF         ;
; VGA_RED         ; Output   ; OFF         ;
; VGA_BLUE        ; Output   ; OFF         ;
; VGA_GREEN       ; Output   ; OFF         ;
; VGA_HSYNC       ; Output   ; OFF         ;
; VGA_VSYNC       ; Output   ; OFF         ;
; LED[15]         ; Output   ; OFF         ;
; LED[14]         ; Output   ; OFF         ;
; LED[13]         ; Output   ; OFF         ;
; LED[12]         ; Output   ; OFF         ;
; LED[11]         ; Output   ; OFF         ;
; LED[10]         ; Output   ; OFF         ;
; LED[9]          ; Output   ; OFF         ;
; LED[8]          ; Output   ; OFF         ;
; LED[7]          ; Output   ; OFF         ;
; LED[6]          ; Output   ; OFF         ;
; LED[5]          ; Output   ; OFF         ;
; LED[4]          ; Output   ; OFF         ;
; LED[3]          ; Output   ; OFF         ;
; LED[2]          ; Output   ; OFF         ;
; LED[1]          ; Output   ; OFF         ;
; LED[0]          ; Output   ; OFF         ;
; DISP1[6]        ; Output   ; OFF         ;
; DISP1[5]        ; Output   ; OFF         ;
; DISP1[4]        ; Output   ; OFF         ;
; DISP1[3]        ; Output   ; OFF         ;
; DISP1[2]        ; Output   ; OFF         ;
; DISP1[1]        ; Output   ; OFF         ;
; DISP1[0]        ; Output   ; OFF         ;
; DISP1_DP        ; Output   ; OFF         ;
; DISP2[6]        ; Output   ; OFF         ;
; DISP2[5]        ; Output   ; OFF         ;
; DISP2[4]        ; Output   ; OFF         ;
; DISP2[3]        ; Output   ; OFF         ;
; DISP2[2]        ; Output   ; OFF         ;
; DISP2[1]        ; Output   ; OFF         ;
; DISP2[0]        ; Output   ; OFF         ;
; DISP2_DP        ; Output   ; OFF         ;
; DISP3[6]        ; Output   ; OFF         ;
; DISP3[5]        ; Output   ; OFF         ;
; DISP3[4]        ; Output   ; OFF         ;
; DISP3[3]        ; Output   ; OFF         ;
; DISP3[2]        ; Output   ; OFF         ;
; DISP3[1]        ; Output   ; OFF         ;
; DISP3[0]        ; Output   ; OFF         ;
; DISP3_DP        ; Output   ; OFF         ;
; DISP4[6]        ; Output   ; OFF         ;
; DISP4[5]        ; Output   ; OFF         ;
; DISP4[4]        ; Output   ; OFF         ;
; DISP4[3]        ; Output   ; OFF         ;
; DISP4[2]        ; Output   ; OFF         ;
; DISP4[1]        ; Output   ; OFF         ;
; DISP4[0]        ; Output   ; OFF         ;
; DISP4_DP        ; Output   ; OFF         ;
; RS232_TX        ; Output   ; OFF         ;
; RS232_RTS       ; Output   ; OFF         ;
; MATRIX_ROW[7]   ; Output   ; OFF         ;
; MATRIX_ROW[6]   ; Output   ; OFF         ;
; MATRIX_ROW[5]   ; Output   ; OFF         ;
; MATRIX_ROW[4]   ; Output   ; OFF         ;
; MATRIX_ROW[3]   ; Output   ; OFF         ;
; MATRIX_ROW[2]   ; Output   ; OFF         ;
; MATRIX_ROW[1]   ; Output   ; OFF         ;
; MATRIX_ROW[0]   ; Output   ; OFF         ;
; MATRIX_COL[15]  ; Output   ; OFF         ;
; MATRIX_COL[14]  ; Output   ; OFF         ;
; MATRIX_COL[13]  ; Output   ; OFF         ;
; MATRIX_COL[12]  ; Output   ; OFF         ;
; MATRIX_COL[11]  ; Output   ; OFF         ;
; MATRIX_COL[10]  ; Output   ; OFF         ;
; MATRIX_COL[9]   ; Output   ; OFF         ;
; MATRIX_COL[8]   ; Output   ; OFF         ;
; MATRIX_COL[7]   ; Output   ; OFF         ;
; MATRIX_COL[6]   ; Output   ; OFF         ;
; MATRIX_COL[5]   ; Output   ; OFF         ;
; MATRIX_COL[4]   ; Output   ; OFF         ;
; MATRIX_COL[3]   ; Output   ; OFF         ;
; MATRIX_COL[2]   ; Output   ; OFF         ;
; MATRIX_COL[1]   ; Output   ; OFF         ;
; MATRIX_COL[0]   ; Output   ; OFF         ;
; FLEX_MOUSE_CLK  ; Bidir    ; OFF         ;
; FLEX_MOUSE_DATA ; Bidir    ; OFF         ;
; PS2_DATA        ; Bidir    ; OFF         ;
; PS2_CLK         ; Bidir    ; OFF         ;
+-----------------+----------+-------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Robert/Desktop/UP2_TOP/UP2_TOP.pin.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 4.1 Build 208 09/10/2004 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Dec 15 17:02:55 2015
Info: Command: quartus_fit --import_settings_files=off --export_settings_files=off UP2_TOP -c UP2_TOP
Info: Selected device EPF10K70RC240-4 for design UP2_TOP
Warning: Feature SignalProbe is not available with your current license
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Inserted 0 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Tue Dec 15 2015 at 17:02:56
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time = 0 seconds
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time = 1 seconds
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time = 1 seconds
Info: Quartus II Fitter was successful. 0 errors, 1 warning
    Info: Processing ended: Tue Dec 15 17:03:03 2015
    Info: Elapsed time: 00:00:08


