### Divisor de clock

Recebe o clock de 50 Mhz da FPGA e gera um clock
de aproximadamente 2 Hz. Para melhor visualização da
execução das instruções em tempo real.
