
///////////////////////////////////
// Efinity Synthesis Started 
// Jun 22, 2023 06:54:05
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Sep 23, 2024 21:29:46
///////////////////////////////////

[EFX-0010 VERI-ERROR] instantiating unknown module 'i2c_timing_ctrl' (VERI-1063) (D:\FPGA_learning\Q_Project_item\Ti60F225_ADV7611\V5_Ti60_AR0135_HDMI\example_top.v:635)
[EFX-0021 ERROR] Verific elaboration of module 'example_top' failed.

///////////////////////////////////
// Efinity Synthesis Started 
// Sep 23, 2024 21:30:05
///////////////////////////////////

[EFX-0010 VERI-ERROR] instantiating unknown module 'W0_FIFO_128' (VERI-1063) (D:\FPGA_learning\Q_Project_item\Ti60F225_ADV7611\V5_Ti60_AR0135_HDMI\src\axi\axi4_ctrl.v:334)
[EFX-0021 ERROR] Verific elaboration of module 'example_top' failed.

///////////////////////////////////
// Efinity Synthesis Started 
// Sep 23, 2024 21:32:41
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Sep 23, 2024 21:41:45
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Sep 23, 2024 21:52:06
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Sep 23, 2024 21:59:40
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Sep 23, 2024 22:16:36
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Sep 23, 2024 22:26:43
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Sep 24, 2024 13:10:14
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Sep 24, 2024 13:20:26
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Sep 24, 2024 13:25:20
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 05, 2024 09:53:13
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 05, 2024 12:27:17
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 05, 2024 12:35:40
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 05, 2024 12:49:32
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 05, 2024 13:14:28
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 05, 2024 13:38:30
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 05, 2024 14:04:32
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 05, 2024 14:21:24
///////////////////////////////////

[EFX-0010 VERI-ERROR] extra comma in port association list is not allowed (VERI-2523) (D:\liulanqi\FPGA_C\1051\1051\example_top.v:854)
[EFX-0010 VERI-ERROR] 'frame_count' is not a constant (VERI-1188) (D:\liulanqi\FPGA_C\1051\1051\example_top.v:782)
[EFX-0010 VERI-ERROR] module 'example_top' is ignored due to previous errors (VERI-1072) (D:\liulanqi\FPGA_C\1051\1051\example_top.v:912)

///////////////////////////////////
// Efinity Synthesis Started 
// Oct 05, 2024 14:23:17
///////////////////////////////////

[EFX-0010 VERI-ERROR] 'frame_count' is not a constant (VERI-1188) (D:\liulanqi\FPGA_C\1051\1051\example_top.v:781)
[EFX-0010 VERI-ERROR] module 'example_top' is ignored due to previous errors (VERI-1072) (D:\liulanqi\FPGA_C\1051\1051\example_top.v:912)

///////////////////////////////////
// Efinity Synthesis Started 
// Oct 05, 2024 14:35:53
///////////////////////////////////

[EFX-0010 VERI-ERROR] syntax error near '.' (VERI-1137) (D:\liulanqi\FPGA_C\1051\1051\example_top.v:829)
[EFX-0010 VERI-ERROR] 'H_REAL' is not a constant (VERI-1188) (D:\liulanqi\FPGA_C\1051\1051\example_top.v:841)
[EFX-0010 VERI-ERROR] module 'example_top' is ignored due to previous errors (VERI-1072) (D:\liulanqi\FPGA_C\1051\1051\example_top.v:918)

///////////////////////////////////
// Efinity Synthesis Started 
// Oct 05, 2024 14:36:36
///////////////////////////////////

[EFX-0010 VERI-ERROR] syntax error near 'input' (VERI-1137) (D:\liulanqi\FPGA_C\1051\1051\src\axi\axi4_ctrl.v:76)
[EFX-0010 VERI-ERROR] Verilog 2000 keyword 'input' used in incorrect context (VERI-2344) (D:\liulanqi\FPGA_C\1051\1051\src\axi\axi4_ctrl.v:76)

///////////////////////////////////
// Efinity Synthesis Started 
// Oct 05, 2024 14:46:14
///////////////////////////////////

[EFX-0010 VERI-ERROR] syntax error near 'input' (VERI-1137) (D:\liulanqi\FPGA_C\1051\1051\src\axi\axi4_ctrl.v:76)
[EFX-0010 VERI-ERROR] Verilog 2000 keyword 'input' used in incorrect context (VERI-2344) (D:\liulanqi\FPGA_C\1051\1051\src\axi\axi4_ctrl.v:76)

///////////////////////////////////
// Efinity Synthesis Started 
// Oct 05, 2024 14:46:52
///////////////////////////////////

[EFX-0010 VERI-ERROR] net 'frame_count' is constantly driven from multiple places (VDB-1000) (D:\liulanqi\FPGA_C\1051\1051\src\lcd_driver.v:100)
[EFX-0010 VERI-ERROR] found another driver here (VDB-1001) (D:\liulanqi\FPGA_C\1051\1051\src\lcd_driver.v:123)
[EFX-0021 ERROR] Verific elaboration of module 'example_top' failed.

///////////////////////////////////
// Efinity Synthesis Started 
// Oct 05, 2024 14:47:50
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 05, 2024 15:11:50
///////////////////////////////////

[EFX-0010 VERI-ERROR] syntax error near ')' (VERI-1137) (D:\liulanqi\FPGA_C\1051\1051\src\lcd_driver.v:57)

///////////////////////////////////
// Efinity Synthesis Started 
// Oct 05, 2024 15:12:22
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 05, 2024 15:27:02
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 05, 2024 15:38:53
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 05, 2024 16:25:42
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 05, 2024 16:46:47
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 05, 2024 17:39:19
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 05, 2024 18:44:43
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 05, 2024 19:22:43
///////////////////////////////////

[EFX-0010 VERI-ERROR] instantiating unknown module 'data_process' (VERI-1063) (D:\liulanqi\FPGA_C\1051\1051\example_top.v:673)
[EFX-0021 ERROR] Verific elaboration of module 'example_top' failed.

///////////////////////////////////
// Efinity Synthesis Started 
// Oct 05, 2024 19:23:33
///////////////////////////////////

[EFX-0010 VERI-ERROR] syntax error near ''' (VERI-1137) (D:\liulanqi\FPGA_C\1051\1051\src\data_process.v:87)
[EFX-0010 VERI-ERROR] procedural assignment to a non-register 'data_hs' is not permitted (VERI-1100) (D:\liulanqi\FPGA_C\1051\1051\src\data_process.v:51)
[EFX-0010 VERI-ERROR] procedural assignment to a non-register 'data_vs' is not permitted (VERI-1100) (D:\liulanqi\FPGA_C\1051\1051\src\data_process.v:74)
[EFX-0010 VERI-ERROR] procedural assignment to a non-register 'data_de' is not permitted (VERI-1100) (D:\liulanqi\FPGA_C\1051\1051\src\data_process.v:79)
[EFX-0010 VERI-ERROR] module 'data_process' is ignored due to previous errors (VERI-1072) (D:\liulanqi\FPGA_C\1051\1051\src\data_process.v:99)

///////////////////////////////////
// Efinity Synthesis Started 
// Oct 05, 2024 19:26:55
///////////////////////////////////

[EFX-0010 VERI-ERROR] cannot find port 'data_data' on this module (VERI-1010) (D:\liulanqi\FPGA_C\1051\1051\example_top.v:672)
[EFX-0021 ERROR] Verific elaboration of module 'example_top' failed.

///////////////////////////////////
// Efinity Synthesis Started 
// Oct 05, 2024 19:27:32
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 05, 2024 19:36:07
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 05, 2024 19:46:54
///////////////////////////////////

[EFX-0010 VERI-ERROR] syntax error near '12' (VERI-1137) (D:\liulanqi\FPGA_C\1051\1051\src\data_process.v:27)

///////////////////////////////////
// Efinity Synthesis Started 
// Oct 05, 2024 19:47:32
///////////////////////////////////

[EFX-0010 VERI-ERROR] syntax error near '12' (VERI-1137) (D:\liulanqi\FPGA_C\1051\1051\src\data_process.v:27)

///////////////////////////////////
// Efinity Synthesis Started 
// Oct 05, 2024 19:48:41
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 05, 2024 20:06:41
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 05, 2024 20:12:07
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 05, 2024 20:25:25
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 05, 2024 20:36:07
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 05, 2024 20:45:10
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 05, 2024 20:54:26
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 05, 2024 21:06:38
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 05, 2024 21:15:45
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 05, 2024 21:24:11
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 05, 2024 21:39:43
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 05, 2024 21:54:16
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 05, 2024 22:27:18
///////////////////////////////////

[EFX-0010 VERI-ERROR] extra comma in port association list is not allowed (VERI-2523) (D:\liulanqi\FPGA_C\1051\1051\example_top.v:882)
[EFX-0010 VERI-ERROR] module 'example_top' is ignored due to previous errors (VERI-1072) (D:\liulanqi\FPGA_C\1051\1051\example_top.v:971)

///////////////////////////////////
// Efinity Synthesis Started 
// Oct 05, 2024 22:27:48
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 05, 2024 22:29:22
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 05, 2024 22:39:26
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 06, 2024 09:48:27
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 06, 2024 10:11:24
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 06, 2024 10:21:35
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 06, 2024 10:42:10
///////////////////////////////////

[EFX-0010 VERI-ERROR] syntax error near ')' (VERI-1137) (D:\liulanqi\FPGA_C\1051\1051\src\data_process.v:40)

///////////////////////////////////
// Efinity Synthesis Started 
// Oct 06, 2024 10:46:38
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 06, 2024 10:55:08
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 06, 2024 11:07:00
///////////////////////////////////

[EFX-0010 VERI-ERROR] syntax error near '(' (VERI-1137) (D:\liulanqi\FPGA_C\1051\1051\example_top.v:666)
[EFX-0010 VERI-ERROR] 'data_process' is an unknown type (VERI-1556) (D:\liulanqi\FPGA_C\1051\1051\example_top.v:673)
[EFX-0010 VERI-ERROR] module 'example_top' is ignored due to previous errors (VERI-1072) (D:\liulanqi\FPGA_C\1051\1051\example_top.v:979)

///////////////////////////////////
// Efinity Synthesis Started 
// Oct 06, 2024 11:11:42
///////////////////////////////////

[EFX-0010 VERI-ERROR] 'H_REAL' is not a constant (VERI-1188) (D:\liulanqi\FPGA_C\1051\1051\example_top.v:666)
[EFX-0010 VERI-ERROR] module 'example_top' is ignored due to previous errors (VERI-1072) (D:\liulanqi\FPGA_C\1051\1051\example_top.v:980)

///////////////////////////////////
// Efinity Synthesis Started 
// Oct 06, 2024 11:21:18
///////////////////////////////////

[EFX-0010 VERI-ERROR] syntax error near ')' (VERI-1137) (D:\liulanqi\FPGA_C\1051\1051\src\data_process.v:40)

///////////////////////////////////
// Efinity Synthesis Started 
// Oct 06, 2024 11:25:58
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 06, 2024 11:35:33
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 06, 2024 13:34:50
///////////////////////////////////

[EFX-0010 VERI-ERROR] 'w_C_BASE_ADDR' is not declared (VERI-1128) (D:\liulanqi\FPGA_C\1051\1051\src\axi\axi4_ctrl.v:268)
[EFX-0010 VERI-ERROR] module 'axi4_ctrl' is ignored due to previous errors (VERI-1072) (D:\liulanqi\FPGA_C\1051\1051\src\axi\axi4_ctrl.v:628)

///////////////////////////////////
// Efinity Synthesis Started 
// Oct 06, 2024 13:36:33
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 06, 2024 13:52:33
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 06, 2024 14:02:12
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 06, 2024 14:16:06
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 06, 2024 14:19:14
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 06, 2024 14:41:24
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 06, 2024 14:47:10
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 07, 2024 09:41:06
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 07, 2024 09:48:46
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 07, 2024 09:56:21
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 07, 2024 10:04:47
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 07, 2024 10:19:09
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 07, 2024 10:31:46
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 07, 2024 10:55:03
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 07, 2024 10:56:48
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 07, 2024 11:05:47
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 07, 2024 11:25:43
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 07, 2024 11:32:58
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 07, 2024 11:34:29
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 07, 2024 11:49:12
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 07, 2024 14:17:01
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 07, 2024 14:20:38
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 07, 2024 14:33:25
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 07, 2024 14:37:10
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 07, 2024 14:48:19
///////////////////////////////////

[EFX-0010 VERI-ERROR] 'clk_27m' is not declared (VERI-1128) (D:\liulanqi\FPGA_C\1051\1051\example_top.v:369)
[EFX-0010 VERI-ERROR] 'clk_54m' is not declared (VERI-1128) (D:\liulanqi\FPGA_C\1051\1051\example_top.v:370)
[EFX-0010 VERI-ERROR] module 'example_top' is ignored due to previous errors (VERI-1072) (D:\liulanqi\FPGA_C\1051\1051\example_top.v:905)

///////////////////////////////////
// Efinity Synthesis Started 
// Oct 07, 2024 14:49:32
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 07, 2024 15:03:27
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 07, 2024 15:29:39
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 07, 2024 15:32:26
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 07, 2024 16:57:36
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 07, 2024 17:01:13
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 07, 2024 17:09:45
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 07, 2024 17:34:09
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 07, 2024 20:00:32
///////////////////////////////////

[EFX-0010 VERI-ERROR] syntax error near 'lcd_driver' (VERI-1137) (C:\Users\32954\Desktop\107liantiao\1051\example_top.v:655)
[EFX-0010 VERI-ERROR] syntax error near '}' (VERI-1137) (C:\Users\32954\Desktop\107liantiao\1051\example_top.v:674)
[EFX-0010 VERI-ERROR] 'hreal' is not declared (VERI-1128) (C:\Users\32954\Desktop\107liantiao\1051\example_top.v:565)
[EFX-0010 VERI-ERROR] 'vreal' is not declared (VERI-1128) (C:\Users\32954\Desktop\107liantiao\1051\example_top.v:566)
[EFX-0010 VERI-ERROR] 'bf_hreal' is not declared (VERI-1128) (C:\Users\32954\Desktop\107liantiao\1051\example_top.v:567)
[EFX-0010 VERI-ERROR] 'bf_vreal' is not declared (VERI-1128) (C:\Users\32954\Desktop\107liantiao\1051\example_top.v:568)
[EFX-0010 VERI-ERROR] module 'example_top' is ignored due to previous errors (VERI-1072) (C:\Users\32954\Desktop\107liantiao\1051\example_top.v:734)

///////////////////////////////////
// Efinity Synthesis Started 
// Oct 07, 2024 20:02:10
///////////////////////////////////

[EFX-0010 VERI-ERROR] 'bf_hreal' is not declared (VERI-1128) (C:\Users\32954\Desktop\107liantiao\1051\example_top.v:567)
[EFX-0010 VERI-ERROR] 'bf_vreal' is not declared (VERI-1128) (C:\Users\32954\Desktop\107liantiao\1051\example_top.v:568)
[EFX-0010 VERI-ERROR] module 'example_top' is ignored due to previous errors (VERI-1072) (C:\Users\32954\Desktop\107liantiao\1051\example_top.v:734)

///////////////////////////////////
// Efinity Synthesis Started 
// Oct 07, 2024 20:07:04
///////////////////////////////////

[EFX-0010 VERI-ERROR] net 'ini' is constantly driven from multiple places (VDB-1000) (C:\Users\32954\Desktop\107liantiao\1051\example_top.v:449)
[EFX-0010 VERI-ERROR] found another driver here (VDB-1001) (C:\Users\32954\Desktop\107liantiao\1051\example_top.v:450)
[EFX-0021 ERROR] Verific elaboration of module 'example_top' failed.

///////////////////////////////////
// Efinity Synthesis Started 
// Oct 07, 2024 20:07:34
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 07, 2024 20:26:15
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 07, 2024 20:32:26
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 07, 2024 21:20:05
///////////////////////////////////

[EFX-0010 VERI-ERROR] syntax error near '.' (VERI-1137) (C:\Users\32954\Desktop\107liantiao\1051\example_top.v:488)
[EFX-0010 VERI-ERROR] module 'example_top' is ignored due to previous errors (VERI-1072) (C:\Users\32954\Desktop\107liantiao\1051\example_top.v:742)

///////////////////////////////////
// Efinity Synthesis Started 
// Oct 07, 2024 21:20:27
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 07, 2024 21:40:24
///////////////////////////////////

[EFX-0010 VERI-ERROR] syntax error near ';' (VERI-1137) (C:\Users\32954\Desktop\107liantiao\1051\data_in_uart_control_new\rtl\HDMIdatain\data_loader.v:20)

///////////////////////////////////
// Efinity Synthesis Started 
// Oct 07, 2024 21:42:19
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 07, 2024 21:51:03
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 07, 2024 22:00:22
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 07, 2024 22:15:41
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 08, 2024 20:36:28
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 08, 2024 21:14:32
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 08, 2024 21:23:14
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 08, 2024 21:26:37
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 08, 2024 22:09:04
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 08, 2024 22:17:42
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 08, 2024 22:22:52
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 08, 2024 22:29:28
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 08, 2024 22:37:12
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 08, 2024 23:23:45
///////////////////////////////////

[EFX-0010 VERI-ERROR] syntax error near 'end' (VERI-1137) (C:\Users\32954\Desktop\107liantiao\1051\data_in_uart_control_new\rtl\data_in_uart_control_top.v:59)
[EFX-0010 VERI-ERROR] Verilog 2000 keyword 'end' used in incorrect context (VERI-2344) (C:\Users\32954\Desktop\107liantiao\1051\data_in_uart_control_new\rtl\data_in_uart_control_top.v:59)
[EFX-0010 VERI-ERROR] module 'data_in_uart_control_top' is ignored due to previous errors (VERI-1072) (C:\Users\32954\Desktop\107liantiao\1051\data_in_uart_control_new\rtl\data_in_uart_control_top.v:170)

///////////////////////////////////
// Efinity Synthesis Started 
// Oct 08, 2024 23:24:40
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 09, 2024 09:25:16
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 09, 2024 11:03:31
///////////////////////////////////

[EFX-0010 VERI-ERROR] 'bf_process_vs' is not declared (VERI-1128) (C:\Users\32954\Desktop\107liantiao\1051\example_top.v:580)
[EFX-0010 VERI-ERROR] module 'example_top' is ignored due to previous errors (VERI-1072) (C:\Users\32954\Desktop\107liantiao\1051\example_top.v:783)

///////////////////////////////////
// Efinity Synthesis Started 
// Oct 09, 2024 15:38:31
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 09, 2024 16:08:42
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 09, 2024 16:27:58
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 09, 2024 16:34:02
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 09, 2024 16:38:14
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 09, 2024 16:43:39
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 09, 2024 16:50:40
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 09, 2024 16:58:44
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 09, 2024 17:07:06
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 09, 2024 17:18:43
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 09, 2024 17:24:43
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 09, 2024 17:34:01
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 09, 2024 17:39:22
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 09, 2024 17:51:14
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 09, 2024 17:57:19
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 09, 2024 21:06:44
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 09, 2024 21:49:07
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 09, 2024 22:09:09
///////////////////////////////////

[EFX-0010 VERI-ERROR] syntax error near ';' (VERI-1137) (C:\Users\32954\Desktop\107liantiao\1051\data_in_uart_control_new\rtl\HDMIdatain\data_loader.v:18)

///////////////////////////////////
// Efinity Synthesis Started 
// Oct 09, 2024 22:19:18
///////////////////////////////////

[EFX-0010 VERI-ERROR] syntax error near 'else' (VERI-1137) (C:\Users\32954\Desktop\107liantiao\1051\data_in_uart_control_new\rtl\HDMIdatain\data_loader.v:82)
[EFX-0010 VERI-ERROR] Verilog 2000 keyword 'else' used in incorrect context (VERI-2344) (C:\Users\32954\Desktop\107liantiao\1051\data_in_uart_control_new\rtl\HDMIdatain\data_loader.v:82)
[EFX-0010 VERI-ERROR] module 'data_loader' is ignored due to previous errors (VERI-1072) (C:\Users\32954\Desktop\107liantiao\1051\data_in_uart_control_new\rtl\HDMIdatain\data_loader.v:209)

///////////////////////////////////
// Efinity Synthesis Started 
// Oct 09, 2024 22:20:03
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 09, 2024 22:29:03
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 09, 2024 22:39:29
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 09, 2024 22:47:25
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 09, 2024 22:52:21
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 09, 2024 23:04:12
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 09, 2024 23:10:32
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 09, 2024 23:18:23
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 09, 2024 23:28:13
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 09, 2024 23:35:59
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 09, 2024 23:41:17
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 09, 2024 23:50:15
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 10, 2024 16:31:03
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 10, 2024 16:38:09
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 10, 2024 16:43:44
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 10, 2024 16:51:23
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 10, 2024 16:58:54
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 10, 2024 17:20:29
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 10, 2024 17:33:17
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 10, 2024 17:41:32
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 10, 2024 17:53:16
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 10, 2024 17:59:11
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 10, 2024 18:06:25
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 10, 2024 18:12:55
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Oct 12, 2024 23:22:01
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Nov 03, 2024 20:41:24
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Nov 03, 2024 20:50:05
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Nov 12, 2024 20:06:12
///////////////////////////////////

[EFX-0010 VERI-ERROR] syntax error near ')' (VERI-1137) (C:\Users\32954\Desktop\FPGA\1080\1051\data_in_uart_control_new\rtl\data_in_uart_control_top.v:46)

///////////////////////////////////
// Efinity Synthesis Started 
// Nov 12, 2024 20:06:38
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Nov 12, 2024 20:28:20
///////////////////////////////////

[EFX-0010 VERI-ERROR] cannot find port 'algorithm' on this module (VERI-1010) (C:\Users\32954\Desktop\FPGA\1080\1051\data_in_uart_control_new\rtl\UARTcontrol\uart_control_top.v:136)
[EFX-0010 VERI-ERROR] cannot find port 'vid_format' on this module (VERI-1010) (C:\Users\32954\Desktop\FPGA\1080\1051\data_in_uart_control_new\rtl\UARTcontrol\uart_control_top.v:137)
[EFX-0021 ERROR] Verific elaboration of module 'example_top' failed.

///////////////////////////////////
// Efinity Synthesis Started 
// Nov 12, 2024 20:29:08
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Nov 12, 2024 20:36:46
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Nov 12, 2024 20:44:06
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Nov 12, 2024 20:54:23
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Nov 18, 2024 21:10:20
///////////////////////////////////

[EFX-0010 VERI-ERROR] cannot find port 'C_DST_IMG_WIDTH' on this module (VERI-1010) (C:\Users\32954\Desktop\FPGA\1080\1051\data_in_uart_control_new\rtl\Bicubic_interpolation\rgb_bicubic.v:63)
[EFX-0010 VERI-ERROR] cannot find port 'C_DST_IMG_HEIGHT' on this module (VERI-1010) (C:\Users\32954\Desktop\FPGA\1080\1051\data_in_uart_control_new\rtl\Bicubic_interpolation\rgb_bicubic.v:64)
[EFX-0021 ERROR] Verific elaboration of module 'example_top' failed.

///////////////////////////////////
// Efinity Synthesis Started 
// Nov 18, 2024 21:15:42
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Nov 18, 2024 23:13:43
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Nov 18, 2024 23:24:21
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Nov 18, 2024 23:43:34
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Nov 19, 2024 00:02:52
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Nov 19, 2024 00:10:03
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Nov 19, 2024 00:27:07
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Nov 19, 2024 00:38:34
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Nov 19, 2024 00:46:13
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Nov 19, 2024 17:19:15
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Nov 19, 2024 17:27:51
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Nov 19, 2024 17:37:35
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Nov 20, 2024 20:10:43
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Nov 20, 2024 20:18:05
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Nov 20, 2024 20:24:27
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Nov 20, 2024 21:01:32
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Nov 20, 2024 21:16:23
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Nov 20, 2024 21:22:59
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Nov 21, 2024 20:08:02
///////////////////////////////////

[EFX-0010 VERI-ERROR] cannot find port 'C_DST_IMG_WIDTH' on this module (VERI-1010) (C:\Users\32954\Desktop\FPGA\1080\1051\data_in_uart_control_new\rtl\data_in_uart_control_top.v:163)
[EFX-0010 VERI-ERROR] cannot find port 'C_DST_IMG_HEIGHT' on this module (VERI-1010) (C:\Users\32954\Desktop\FPGA\1080\1051\data_in_uart_control_new\rtl\data_in_uart_control_top.v:164)
[EFX-0021 ERROR] Verific elaboration of module 'example_top' failed.

///////////////////////////////////
// Efinity Synthesis Started 
// Nov 21, 2024 20:09:58
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Nov 21, 2024 20:22:16
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Nov 21, 2024 20:28:19
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Nov 21, 2024 20:36:39
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Nov 21, 2024 21:32:27
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Nov 21, 2024 22:51:43
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Nov 21, 2024 22:58:53
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Nov 25, 2024 21:34:55
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Nov 25, 2024 21:43:49
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Nov 28, 2024 14:44:53
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Nov 28, 2024 14:45:23
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Nov 28, 2024 14:53:07
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Nov 28, 2024 15:08:40
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Nov 28, 2024 15:15:01
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Nov 28, 2024 15:38:28
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Nov 28, 2024 15:50:05
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Nov 28, 2024 16:05:39
///////////////////////////////////


///////////////////////////////////
// Efinity Synthesis Started 
// Nov 28, 2024 16:27:25
///////////////////////////////////

