# 论文提纲
## 基于Chisel语言与RISC-V实现的CPU</br>
**一、 绪论**</br>
1.1 Chisel背景和研究意义</br>
1.2 国外研究现状</br>
1.3 本文研究内容</br>
1.4 论文组织结构</br>
**二、 相关理论与技术基础**</br>
2.1 FPGA简介</br>
2.2 综合实验系统</br>
2.3 本章小结</br>
**三、 Chisel CPU的实现**</br>
3.1	CPU总体功能</br>
3.2 部分模块设计与实现</br>
3.3 实现结果展示</br>
3.4 本章小结</br>
**四、 综合试验系统的改进**</br>
4.1 SDRAM</br>
4.2 SDRAM交互转换桥</br>
4.3 系统中与SDRAM的交互问题及改进</br>
4.4 本章小结</br>
**五、 Chisel实现与Verilog实现的对比**</br>
5.1 前期操作对比</br>
5.2 设计思路对比</br>
5.3 Chisel实现与Verilog实现的优劣</br>
5.4 本章小结</br>
**总结**</br>
**参考文献**</br>


