//
// Generated by NVIDIA NVVM Compiler
// Compiler built on Sat Sep 29 21:56:20 2012 (1348926980)
// Driver 
//

.version 3.0
.target sm_12, texmode_independent
.address_size 32


.entry Bilinear_beta(
	.param .u32 .ptr .global .align 1 Bilinear_beta_param_0,
	.param .u32 Bilinear_beta_param_1,
	.param .u32 Bilinear_beta_param_2,
	.param .u32 .ptr .global .align 1 Bilinear_beta_param_3,
	.param .u32 Bilinear_beta_param_4,
	.param .u32 Bilinear_beta_param_5
)
{
	.reg .f32 	%f<33>;
	.reg .s32 	%r<32>;
	.reg .s16 	%rc<2>;


	ld.param.u32 	%r9, [Bilinear_beta_param_0];
	ld.param.u32 	%r10, [Bilinear_beta_param_1];
	ld.param.u32 	%r11, [Bilinear_beta_param_2];
	ld.param.u32 	%r12, [Bilinear_beta_param_3];
	ld.param.u32 	%r13, [Bilinear_beta_param_4];
	ld.param.u32 	%r14, [Bilinear_beta_param_5];
	// inline asm
	mov.u32 	%r1, %envreg3;
	// inline asm
	// inline asm
	mov.u32 	%r2, %ntid.x;
	// inline asm
	// inline asm
	mov.u32 	%r3, %ctaid.x;
	// inline asm
	// inline asm
	mov.u32 	%r4, %tid.x;
	// inline asm
	add.s32 	%r15, %r4, %r1;
	mad.lo.s32 	%r16, %r3, %r2, %r15;
	// inline asm
	mov.u32 	%r5, %envreg4;
	// inline asm
	// inline asm
	mov.u32 	%r6, %ntid.y;
	// inline asm
	// inline asm
	mov.u32 	%r7, %ctaid.y;
	// inline asm
	// inline asm
	mov.u32 	%r8, %tid.y;
	// inline asm
	add.s32 	%r17, %r8, %r5;
	mad.lo.s32 	%r18, %r7, %r6, %r17;
	cvt.rn.f32.s32 	%f1, %r13;
	cvt.rn.f32.s32 	%f2, %r10;
	div.full.f32 	%f3, %f2, %f1;
	cvt.rn.f32.s32 	%f4, %r14;
	cvt.rn.f32.s32 	%f5, %r11;
	div.full.f32 	%f6, %f5, %f4;
	cvt.rn.f32.s32 	%f7, %r18;
	mul.f32 	%f8, %f7, %f6;
	cvt.rn.f32.s32 	%f9, %r16;
	mul.f32 	%f10, %f9, %f3;
	cvt.rzi.s32.f32 	%r19, %f8;
	cvt.rn.f32.s32 	%f11, %r19;
	sub.f32 	%f12, %f8, %f11;
	cvt.rzi.s32.f32 	%r20, %f10;
	cvt.rn.f32.s32 	%f13, %r20;
	sub.f32 	%f14, %f10, %f13;
	add.s32 	%r21, %r19, 1;
	mad.lo.s32 	%r22, %r21, %r10, %r20;
	add.s32 	%r23, %r9, %r22;
	mad.lo.s32 	%r24, %r19, %r10, %r20;
	add.s32 	%r25, %r9, %r24;
	mov.f32 	%f15, 0f3F800000;
	sub.f32 	%f16, %f15, %f14;
	sub.f32 	%f17, %f15, %f12;
	mul.f32 	%f18, %f16, %f17;
	ld.global.u8 	%r26, [%r25];
	cvt.rn.f32.s32 	%f19, %r26;
	mul.f32 	%f20, %f18, %f19;
	mul.f32 	%f21, %f16, %f12;
	ld.global.u8 	%r27, [%r23];
	cvt.rn.f32.s32 	%f22, %r27;
	mul.f32 	%f23, %f21, %f22;
	add.f32 	%f24, %f20, %f23;
	mul.f32 	%f25, %f14, %f12;
	ld.global.u8 	%r28, [%r23+1];
	cvt.rn.f32.s32 	%f26, %r28;
	mul.f32 	%f27, %f25, %f26;
	add.f32 	%f28, %f24, %f27;
	mul.f32 	%f29, %f14, %f17;
	ld.global.u8 	%r29, [%r25+1];
	cvt.rn.f32.s32 	%f30, %r29;
	mul.f32 	%f31, %f29, %f30;
	add.f32 	%f32, %f28, %f31;
	cvt.rzi.u16.f32 	%rc1, %f32;
	mad.lo.s32 	%r30, %r18, %r13, %r16;
	add.s32 	%r31, %r12, %r30;
	st.global.u8 	[%r31], %rc1;
	ret;
}


