m255
K4
z2
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 dD:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/simulation/modelsim
vALU
Z1 DXx6 sv_std 3 std 0 22 AD7iAPLo6nTIKk<N0eo=D3
Z2 !s110 1596527944
!i10b 1
!s100 JmPOGQl16?Zz4hWiliC5M3
IEBH?:Z>8[0bVo=0F9TL:U3
Z3 VDg1SIo80bB@j0V0VzS_@n1
!s105 ALU_sv_unit
S1
R0
w1596527675
8D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/ALU.sv
FD:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/ALU.sv
L0 1
Z4 OV;L;10.5b;63
r1
!s85 0
31
Z5 !s108 1596527944.000000
!s107 D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/ALU.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4|D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/ALU.sv|
!i113 1
Z6 o-sv -work work
Z7 !s92 -sv -work work {+incdir+D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4}
Z8 tCvgOpt 0
n@a@l@u
vand_
R1
Z9 !s110 1596527943
!i10b 1
!s100 lC6EUDW=h9Ag=BheUgCi;2
Ie]hVYdIIbzEY5fB?K98e80
R3
!s105 and__sv_unit
S1
R0
w1595278353
8D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/and_.sv
FD:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/and_.sv
L0 1
R4
r1
!s85 0
31
Z10 !s108 1596527943.000000
!s107 D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/and_.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4|D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/and_.sv|
!i113 1
R6
R7
R8
varitm_shift_right
R1
R9
!i10b 1
!s100 c8DBL@c14c_7;WCzH;lg71
IdkWZ3Zk<TjX58ZZ];:TfB0
R3
!s105 aritm_shift_right_sv_unit
S1
R0
w1595278554
8D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/aritm_shift_right.sv
FD:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/aritm_shift_right.sv
L0 1
R4
r1
!s85 0
31
R10
!s107 D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/aritm_shift_right.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4|D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/aritm_shift_right.sv|
!i113 1
R6
R7
R8
varmv4
R1
Z11 !s110 1596527945
!i10b 1
!s100 G[cO;BimEDInl<i2D3Vg73
IWoReBez0L;mYPUaC^WAET3
R3
!s105 armv4_sv_unit
S1
R0
w1596519647
8D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/armv4.sv
FD:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/armv4.sv
L0 1
R4
r1
!s85 0
31
Z12 !s108 1596527945.000000
!s107 D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/armv4.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4|D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/armv4.sv|
!i113 1
R6
R7
R8
vbancoRegistros
R1
R9
!i10b 1
!s100 WRhSMIi6::1Vk6l9Ml^9R2
I[UL0jkAkC52Sf9:YTcW8h3
R3
!s105 bancoRegistros_sv_unit
S1
R0
w1596523659
8D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/bancoRegistros.sv
FD:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/bancoRegistros.sv
L0 1
R4
r1
!s85 0
31
Z13 !s108 1596527942.000000
!s107 D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/bancoRegistros.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4|D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/bancoRegistros.sv|
!i113 1
R6
R7
R8
nbanco@registros
vdecoALU
R1
R2
!i10b 1
!s100 LDN:mT5XPG2oL_L3ec8Qm2
I>>BnmV[5M<I5cIX_TR<7I0
R3
!s105 decoALU_sv_unit
S1
R0
w1596508714
8D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/decoALU.sv
FD:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/decoALU.sv
L0 1
R4
r1
!s85 0
31
R5
!s107 D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/decoALU.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4|D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/decoALU.sv|
!i113 1
R6
R7
R8
ndeco@a@l@u
vflag_Negativo
R1
R2
!i10b 1
!s100 S^54_EF`olQ=jWd7;5f912
I9o6H7@EbEXI=LC7SBMP7Q0
R3
!s105 flag_Negativo_sv_unit
S1
R0
w1595278650
8D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/flag_Negativo.sv
FD:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/flag_Negativo.sv
L0 1
R4
r1
!s85 0
31
R5
!s107 D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/flag_Negativo.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4|D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/flag_Negativo.sv|
!i113 1
R6
R7
R8
nflag_@negativo
vflag_Overflow
R1
R2
!i10b 1
!s100 aiLZPV79=nXLH<9g=QJA93
I21lCl:DC7`k[UbUDikH<[2
R3
!s105 flag_Overflow_sv_unit
S1
R0
w1596503772
8D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/flag_Overflow.sv
FD:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/flag_Overflow.sv
L0 1
R4
r1
!s85 0
31
R5
!s107 D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/flag_Overflow.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4|D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/flag_Overflow.sv|
!i113 1
R6
R7
R8
nflag_@overflow
vflag_Zero
R1
R2
!i10b 1
!s100 cg]AbJ=EPA_nFbiiYBa`d2
I=Q1N66K:>3l9h^Cl4]Lib1
R3
!s105 flag_Zero_sv_unit
S1
R0
w1595278581
8D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/flag_Zero.sv
FD:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/flag_Zero.sv
L0 1
R4
r1
!s85 0
31
R10
!s107 D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/flag_Zero.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4|D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/flag_Zero.sv|
!i113 1
R6
R7
R8
nflag_@zero
vflagMux
R1
R2
!i10b 1
!s100 CU>FB?;Q3LQ_YakHh<RQf3
IdAGNIDLCC6lWnlGWVZaPa3
R3
!s105 flagMux_sv_unit
S1
R0
w1595278744
8D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/flagMux.sv
FD:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/flagMux.sv
L0 1
R4
r1
!s85 0
31
R5
!s107 D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/flagMux.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4|D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/flagMux.sv|
!i113 1
R6
R7
R8
nflag@mux
vgeneral
R1
R11
!i10b 1
!s100 TAg`M;1=^FQ0W9hefV3;S3
IHGk7nOVQU>[ZOcHd6m<g_2
R3
!s105 general_sv_unit
S1
R0
w1596522626
8D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/general.sv
FD:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/general.sv
L0 1
R4
r1
!s85 0
31
R12
!s107 D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/general.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4|D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/general.sv|
!i113 1
R6
R7
R8
vlogic_Condicion
R1
R11
!i10b 1
!s100 N>ibM?lh67bH7MUE`d`8O1
IPK_fgW;3>X5T8<EgkSQWj0
R3
!s105 logic_Condicion_sv_unit
S1
R0
w1596527663
8D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/logic_Condicion.sv
FD:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/logic_Condicion.sv
L0 1
R4
r1
!s85 0
31
R12
!s107 D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/logic_Condicion.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4|D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/logic_Condicion.sv|
!i113 1
R6
R7
R8
nlogic_@condicion
vMEM_DATA
Z14 !s110 1596527942
!i10b 1
!s100 Mh@FT5:H@^?mHGI[V5kAJ1
Iz2J0GM9cNG`gIh9VG7=B60
R3
R0
w1595351059
8D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/MEM_DATA.v
FD:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/MEM_DATA.v
Z15 L0 40
R4
r1
!s85 0
31
R13
!s107 D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/MEM_DATA.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4|D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/MEM_DATA.v|
!i113 1
Z16 o-vlog01compat -work work
Z17 !s92 -vlog01compat -work work {+incdir+D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4}
R8
n@m@e@m_@d@a@t@a
vMEM_INST
R14
!i10b 1
!s100 9zH^boHZd1Sc<Wa=[ISD81
IclDTZG3Db1JVLKoGSZIV_1
R3
R0
w1595350821
8D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/MEM_INST.v
FD:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/MEM_INST.v
R15
R4
r1
!s85 0
31
R13
!s107 D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/MEM_INST.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4|D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/MEM_INST.v|
!i113 1
R16
R17
R8
n@m@e@m_@i@n@s@t
vmux_
R1
R2
!i10b 1
!s100 SWi<CKLAUlcH5Lk5cVNHo2
I5mcD8ezOhIlN3?_9e>Z4a0
R3
!s105 mux__sv_unit
S1
R0
w1595281077
8D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/mux_.sv
FD:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/mux_.sv
L0 1
R4
r1
!s85 0
31
R5
!s107 D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/mux_.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4|D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/mux_.sv|
!i113 1
R6
R7
R8
vmux_ALU
R1
R2
!i10b 1
!s100 >f:zffE?6m^^8NEN0BS>l1
IhGA:j<m5G?nGniUZ8ifRS2
R3
!s105 mux_ALU_sv_unit
S1
R0
w1595278814
8D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/mux_ALU.sv
FD:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/mux_ALU.sv
L0 1
R4
r1
!s85 0
31
R5
!s107 D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/mux_ALU.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4|D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/mux_ALU.sv|
!i113 1
R6
R7
R8
nmux_@a@l@u
vnot_
R1
R9
!i10b 1
!s100 zY]o<zkBADC>JLVjdjeU73
IdIIbcS@N`;gTMH`5PbjfF3
R3
!s105 not__sv_unit
S1
R0
w1595278435
8D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/not_.sv
FD:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/not_.sv
L0 1
R4
r1
!s85 0
31
R10
!s107 D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/not_.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4|D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/not_.sv|
!i113 1
R6
R7
R8
vor_
R1
R9
!i10b 1
!s100 `=U>=zhjIQ6RU5OCzEhD]2
I^_CSMd71VOVOOMMhJY40`3
R3
!s105 or__sv_unit
S1
R0
w1595278382
8D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/or_.sv
FD:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/or_.sv
L0 1
R4
r1
!s85 0
31
R10
!s107 D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/or_.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4|D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/or_.sv|
!i113 1
R6
R7
R8
vprogramCounter
R1
R2
!i10b 1
!s100 J@jM8MIk<GeMm398Wa3[Y2
IKnOFSW5NVgiDAh>;PVfAf2
R3
!s105 programCounter_sv_unit
S1
R0
w1596527919
8D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/programCounter.sv
FD:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/programCounter.sv
L0 1
R4
r1
!s85 0
31
R5
!s107 D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/programCounter.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4|D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/programCounter.sv|
!i113 1
R6
R7
R8
nprogram@counter
vregistro
R1
R2
!i10b 1
!s100 =:_Ga3AE^jNKHhQ66ML;;2
IRiigLVVSC<VW0<goBebU10
R3
!s105 registro_sv_unit
S1
R0
w1596127775
8D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/registro.sv
FD:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/registro.sv
L0 1
R4
r1
!s85 0
31
R5
!s107 D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/registro.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4|D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/registro.sv|
!i113 1
R6
R7
R8
vshift_left_logical
R1
R9
!i10b 1
!s100 Bh63W]8zb621YKJkdHI]G1
IUeWh4^>bNgM<A^4mVX3HG1
R3
!s105 shift_left_logical_sv_unit
S1
R0
w1595278495
8D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/shift_left_logical.sv
FD:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/shift_left_logical.sv
L0 1
R4
r1
!s85 0
31
R10
!s107 D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/shift_left_logical.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4|D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/shift_left_logical.sv|
!i113 1
R6
R7
R8
vshift_right_logical
R1
R9
!i10b 1
!s100 9LeTChE`20aMXC[TzTP@=2
IJ16lTIWSjA]I1[893E3_<2
R3
!s105 shift_right_logical_sv_unit
S1
R0
w1595278524
8D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/shift_right_logical.sv
FD:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/shift_right_logical.sv
L0 1
R4
r1
!s85 0
31
R10
!s107 D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/shift_right_logical.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4|D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/shift_right_logical.sv|
!i113 1
R6
R7
R8
vSign_Extend
R1
R9
!i10b 1
!s100 4bdZG8z<<7Q62ZNb:FQOL1
I9^;hjDZMMl2lKCD2ITB0T1
R3
!s105 Sign_Extend_sv_unit
S1
R0
w1596405477
8D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/Sign_Extend.sv
FD:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/Sign_Extend.sv
L0 1
R4
r1
!s85 0
31
R10
!s107 D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/Sign_Extend.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4|D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/Sign_Extend.sv|
!i113 1
R6
R7
R8
n@sign_@extend
vsum_rest
R1
R9
!i10b 1
!s100 cTV6ZD3=J101@Bmgg6Wic1
I]a?<0^]I4:QzQ4bQaBW1`3
R3
!s105 sum_rest_sv_unit
S1
R0
w1596503744
8D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/sum_rest.sv
FD:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/sum_rest.sv
L0 1
R4
r1
!s85 0
31
R10
!s107 D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/sum_rest.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4|D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/sum_rest.sv|
!i113 1
R6
R7
R8
vsumador
R1
R2
!i10b 1
!s100 DPOhD3?FR38LnKJi[oR[51
I26V;^XR=oZIg7F6gTJS5j2
R3
!s105 sumador_sv_unit
S1
R0
w1596395127
8D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/sumador.sv
FD:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/sumador.sv
L0 1
R4
r1
!s85 0
31
R5
!s107 D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/sumador.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4|D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/sumador.sv|
!i113 1
R6
R7
R8
vtestbench
R1
R9
!i10b 1
!s100 EU]X_4j0[cIIinP?DHTH:2
IOZbVd?04D`ke`?@[Kn]O70
R3
!s105 testbench_sv_unit
S1
R0
w1596527631
8D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/testbench.sv
FD:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/testbench.sv
L0 4
R4
r1
!s85 0
31
R10
!s107 D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/testbench.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4|D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/testbench.sv|
!i113 1
R6
R7
R8
vunidadControl
R1
R2
!i10b 1
!s100 h2275jaH7V3ih9fYn@BOm2
II21mkU3gPX?bbOIWm5?jn0
R3
!s105 unidadControl_sv_unit
S1
R0
w1596131280
8D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/unidadControl.sv
FD:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/unidadControl.sv
L0 1
R4
r1
!s85 0
31
R5
!s107 D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/unidadControl.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4|D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/unidadControl.sv|
!i113 1
R6
R7
R8
nunidad@control
vxor_
R1
R9
!i10b 1
!s100 ?EfOH76WF5V^UUC3cl>aa3
I_L1eg2UPi]YfZbV=Gob[^2
R3
!s105 xor__sv_unit
S1
R0
w1595278407
8D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/xor_.sv
FD:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/xor_.sv
L0 1
R4
r1
!s85 0
31
R10
!s107 D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/xor_.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4|D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/xor_.sv|
!i113 1
R6
R7
R8
