/*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
|*                                                                            *|
|*Target Register Enum Values                                                 *|
|*                                                                            *|
|* Automatically generated file, do not edit!                                 *|
|*                                                                            *|
\*===----------------------------------------------------------------------===*/


#ifdef GET_REGINFO_ENUM
#undef GET_REGINFO_ENUM
namespace llvm {

class MCRegisterClass;
extern const MCRegisterClass PPCMCRegisterClasses[];

namespace PPC {
enum {
  NoRegister,
  BP = 1,
  CARRY = 2,
  CTR = 3,
  FP = 4,
  LR = 5,
  RM = 6,
  VRSAVE = 7,
  ZERO = 8,
  BP8 = 9,
  CR0 = 10,
  CR1 = 11,
  CR2 = 12,
  CR3 = 13,
  CR4 = 14,
  CR5 = 15,
  CR6 = 16,
  CR7 = 17,
  CTR8 = 18,
  F0 = 19,
  F1 = 20,
  F2 = 21,
  F3 = 22,
  F4 = 23,
  F5 = 24,
  F6 = 25,
  F7 = 26,
  F8 = 27,
  F9 = 28,
  F10 = 29,
  F11 = 30,
  F12 = 31,
  F13 = 32,
  F14 = 33,
  F15 = 34,
  F16 = 35,
  F17 = 36,
  F18 = 37,
  F19 = 38,
  F20 = 39,
  F21 = 40,
  F22 = 41,
  F23 = 42,
  F24 = 43,
  F25 = 44,
  F26 = 45,
  F27 = 46,
  F28 = 47,
  F29 = 48,
  F30 = 49,
  F31 = 50,
  FP8 = 51,
  LR8 = 52,
  R0 = 53,
  R1 = 54,
  R2 = 55,
  R3 = 56,
  R4 = 57,
  R5 = 58,
  R6 = 59,
  R7 = 60,
  R8 = 61,
  R9 = 62,
  R10 = 63,
  R11 = 64,
  R12 = 65,
  R13 = 66,
  R14 = 67,
  R15 = 68,
  R16 = 69,
  R17 = 70,
  R18 = 71,
  R19 = 72,
  R20 = 73,
  R21 = 74,
  R22 = 75,
  R23 = 76,
  R24 = 77,
  R25 = 78,
  R26 = 79,
  R27 = 80,
  R28 = 81,
  R29 = 82,
  R30 = 83,
  R31 = 84,
  V0 = 85,
  V1 = 86,
  V2 = 87,
  V3 = 88,
  V4 = 89,
  V5 = 90,
  V6 = 91,
  V7 = 92,
  V8 = 93,
  V9 = 94,
  V10 = 95,
  V11 = 96,
  V12 = 97,
  V13 = 98,
  V14 = 99,
  V15 = 100,
  V16 = 101,
  V17 = 102,
  V18 = 103,
  V19 = 104,
  V20 = 105,
  V21 = 106,
  V22 = 107,
  V23 = 108,
  V24 = 109,
  V25 = 110,
  V26 = 111,
  V27 = 112,
  V28 = 113,
  V29 = 114,
  V30 = 115,
  V31 = 116,
  VF0 = 117,
  VF1 = 118,
  VF2 = 119,
  VF3 = 120,
  VF4 = 121,
  VF5 = 122,
  VF6 = 123,
  VF7 = 124,
  VF8 = 125,
  VF9 = 126,
  VF10 = 127,
  VF11 = 128,
  VF12 = 129,
  VF13 = 130,
  VF14 = 131,
  VF15 = 132,
  VF16 = 133,
  VF17 = 134,
  VF18 = 135,
  VF19 = 136,
  VF20 = 137,
  VF21 = 138,
  VF22 = 139,
  VF23 = 140,
  VF24 = 141,
  VF25 = 142,
  VF26 = 143,
  VF27 = 144,
  VF28 = 145,
  VF29 = 146,
  VF30 = 147,
  VF31 = 148,
  VSH0 = 149,
  VSH1 = 150,
  VSH2 = 151,
  VSH3 = 152,
  VSH4 = 153,
  VSH5 = 154,
  VSH6 = 155,
  VSH7 = 156,
  VSH8 = 157,
  VSH9 = 158,
  VSH10 = 159,
  VSH11 = 160,
  VSH12 = 161,
  VSH13 = 162,
  VSH14 = 163,
  VSH15 = 164,
  VSH16 = 165,
  VSH17 = 166,
  VSH18 = 167,
  VSH19 = 168,
  VSH20 = 169,
  VSH21 = 170,
  VSH22 = 171,
  VSH23 = 172,
  VSH24 = 173,
  VSH25 = 174,
  VSH26 = 175,
  VSH27 = 176,
  VSH28 = 177,
  VSH29 = 178,
  VSH30 = 179,
  VSH31 = 180,
  VSL0 = 181,
  VSL1 = 182,
  VSL2 = 183,
  VSL3 = 184,
  VSL4 = 185,
  VSL5 = 186,
  VSL6 = 187,
  VSL7 = 188,
  VSL8 = 189,
  VSL9 = 190,
  VSL10 = 191,
  VSL11 = 192,
  VSL12 = 193,
  VSL13 = 194,
  VSL14 = 195,
  VSL15 = 196,
  VSL16 = 197,
  VSL17 = 198,
  VSL18 = 199,
  VSL19 = 200,
  VSL20 = 201,
  VSL21 = 202,
  VSL22 = 203,
  VSL23 = 204,
  VSL24 = 205,
  VSL25 = 206,
  VSL26 = 207,
  VSL27 = 208,
  VSL28 = 209,
  VSL29 = 210,
  VSL30 = 211,
  VSL31 = 212,
  X0 = 213,
  X1 = 214,
  X2 = 215,
  X3 = 216,
  X4 = 217,
  X5 = 218,
  X6 = 219,
  X7 = 220,
  X8 = 221,
  X9 = 222,
  X10 = 223,
  X11 = 224,
  X12 = 225,
  X13 = 226,
  X14 = 227,
  X15 = 228,
  X16 = 229,
  X17 = 230,
  X18 = 231,
  X19 = 232,
  X20 = 233,
  X21 = 234,
  X22 = 235,
  X23 = 236,
  X24 = 237,
  X25 = 238,
  X26 = 239,
  X27 = 240,
  X28 = 241,
  X29 = 242,
  X30 = 243,
  X31 = 244,
  ZERO8 = 245,
  CR0EQ = 246,
  CR1EQ = 247,
  CR2EQ = 248,
  CR3EQ = 249,
  CR4EQ = 250,
  CR5EQ = 251,
  CR6EQ = 252,
  CR7EQ = 253,
  CR0GT = 254,
  CR1GT = 255,
  CR2GT = 256,
  CR3GT = 257,
  CR4GT = 258,
  CR5GT = 259,
  CR6GT = 260,
  CR7GT = 261,
  CR0LT = 262,
  CR1LT = 263,
  CR2LT = 264,
  CR3LT = 265,
  CR4LT = 266,
  CR5LT = 267,
  CR6LT = 268,
  CR7LT = 269,
  CR0UN = 270,
  CR1UN = 271,
  CR2UN = 272,
  CR3UN = 273,
  CR4UN = 274,
  CR5UN = 275,
  CR6UN = 276,
  CR7UN = 277,
  NUM_TARGET_REGS 	// 278
};
}

// Register classes
namespace PPC {
enum {
  GPRCRegClassID = 0,
  GPRC_NOR0RegClassID = 1,
  GPRC_and_GPRC_NOR0RegClassID = 2,
  CRBITRCRegClassID = 3,
  F4RCRegClassID = 4,
  CRRCRegClassID = 5,
  CARRYRCRegClassID = 6,
  CTRRCRegClassID = 7,
  VRSAVERCRegClassID = 8,
  VSFRCRegClassID = 9,
  G8RCRegClassID = 10,
  G8RC_NOX0RegClassID = 11,
  G8RC_and_G8RC_NOX0RegClassID = 12,
  F8RCRegClassID = 13,
  VFRCRegClassID = 14,
  CTRRC8RegClassID = 15,
  VSRCRegClassID = 16,
  VRRCRegClassID = 17,
  VSHRCRegClassID = 18,
  VSLRCRegClassID = 19,

  };
}

// Subregister indices
namespace PPC {
enum {
  NoSubRegister,
  sub_32,	// 1
  sub_64,	// 2
  sub_128,	// 3
  sub_eq,	// 4
  sub_gt,	// 5
  sub_lt,	// 6
  sub_un,	// 7
  NUM_TARGET_SUBREGS
};
}
} // End llvm namespace
#endif // GET_REGINFO_ENUM

/*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
|*                                                                            *|
|*MC Register Information                                                     *|
|*                                                                            *|
|* Automatically generated file, do not edit!                                 *|
|*                                                                            *|
\*===----------------------------------------------------------------------===*/


#ifdef GET_REGINFO_MC_DESC
#undef GET_REGINFO_MC_DESC
namespace llvm {

extern const MCPhysReg PPCRegDiffLists[] = {
  /* 0 */ 0, 0,
  /* 2 */ 65504, 1, 1, 1, 0,
  /* 7 */ 3, 0,
  /* 9 */ 8, 0,
  /* 11 */ 21, 0,
  /* 13 */ 22, 0,
  /* 15 */ 252, 65528, 65528, 24, 0,
  /* 20 */ 65472, 32, 0,
  /* 23 */ 47, 0,
  /* 25 */ 65504, 64, 0,
  /* 28 */ 160, 0,
  /* 30 */ 162, 0,
  /* 32 */ 237, 0,
  /* 34 */ 64467, 0,
  /* 36 */ 64496, 0,
  /* 38 */ 64529, 0,
  /* 40 */ 64562, 0,
  /* 42 */ 64808, 0,
  /* 44 */ 65276, 0,
  /* 46 */ 65284, 0,
  /* 48 */ 65292, 0,
  /* 50 */ 65299, 0,
  /* 52 */ 65300, 0,
  /* 54 */ 65374, 0,
  /* 56 */ 65376, 0,
  /* 58 */ 65396, 0,
  /* 60 */ 65397, 0,
  /* 62 */ 65489, 0,
  /* 64 */ 65493, 0,
  /* 66 */ 65525, 0,
  /* 68 */ 65528, 0,
  /* 70 */ 65535, 0,
};

extern const unsigned PPCLaneMaskLists[] = {
  /* 0 */ 0x00000000, ~0u,
  /* 2 */ 0x00000001, ~0u,
  /* 4 */ 0x00000002, ~0u,
  /* 6 */ 0x00000010, 0x00000008, 0x00000004, 0x00000020, ~0u,
};

extern const uint16_t PPCSubRegIdxLists[] = {
  /* 0 */ 1, 0,
  /* 2 */ 3, 2, 0,
  /* 5 */ 6, 5, 4, 7, 0,
};

extern const MCRegisterInfo::SubRegCoveredBits PPCSubRegIdxRanges[] = {
  { 65535, 65535 },
  { 0, 32 },	// sub_32
  { 0, 64 },	// sub_64
  { 0, 128 },	// sub_128
  { 2, 1 },	// sub_eq
  { 1, 1 },	// sub_gt
  { 0, 1 },	// sub_lt
  { 3, 1 },	// sub_un
};

extern const char PPCRegStrings[] = {
  /* 0 */ 'V', 'F', '1', '0', 0,
  /* 5 */ 'V', 'S', 'H', '1', '0', 0,
  /* 11 */ 'V', 'S', 'L', '1', '0', 0,
  /* 17 */ 'R', '1', '0', 0,
  /* 21 */ 'V', '1', '0', 0,
  /* 25 */ 'X', '1', '0', 0,
  /* 29 */ 'V', 'F', '2', '0', 0,
  /* 34 */ 'V', 'S', 'H', '2', '0', 0,
  /* 40 */ 'V', 'S', 'L', '2', '0', 0,
  /* 46 */ 'R', '2', '0', 0,
  /* 50 */ 'V', '2', '0', 0,
  /* 54 */ 'X', '2', '0', 0,
  /* 58 */ 'V', 'F', '3', '0', 0,
  /* 63 */ 'V', 'S', 'H', '3', '0', 0,
  /* 69 */ 'V', 'S', 'L', '3', '0', 0,
  /* 75 */ 'R', '3', '0', 0,
  /* 79 */ 'V', '3', '0', 0,
  /* 83 */ 'X', '3', '0', 0,
  /* 87 */ 'V', 'F', '0', 0,
  /* 91 */ 'V', 'S', 'H', '0', 0,
  /* 96 */ 'V', 'S', 'L', '0', 0,
  /* 101 */ 'C', 'R', '0', 0,
  /* 105 */ 'V', '0', 0,
  /* 108 */ 'X', '0', 0,
  /* 111 */ 'V', 'F', '1', '1', 0,
  /* 116 */ 'V', 'S', 'H', '1', '1', 0,
  /* 122 */ 'V', 'S', 'L', '1', '1', 0,
  /* 128 */ 'R', '1', '1', 0,
  /* 132 */ 'V', '1', '1', 0,
  /* 136 */ 'X', '1', '1', 0,
  /* 140 */ 'V', 'F', '2', '1', 0,
  /* 145 */ 'V', 'S', 'H', '2', '1', 0,
  /* 151 */ 'V', 'S', 'L', '2', '1', 0,
  /* 157 */ 'R', '2', '1', 0,
  /* 161 */ 'V', '2', '1', 0,
  /* 165 */ 'X', '2', '1', 0,
  /* 169 */ 'V', 'F', '3', '1', 0,
  /* 174 */ 'V', 'S', 'H', '3', '1', 0,
  /* 180 */ 'V', 'S', 'L', '3', '1', 0,
  /* 186 */ 'R', '3', '1', 0,
  /* 190 */ 'V', '3', '1', 0,
  /* 194 */ 'X', '3', '1', 0,
  /* 198 */ 'V', 'F', '1', 0,
  /* 202 */ 'V', 'S', 'H', '1', 0,
  /* 207 */ 'V', 'S', 'L', '1', 0,
  /* 212 */ 'C', 'R', '1', 0,
  /* 216 */ 'V', '1', 0,
  /* 219 */ 'X', '1', 0,
  /* 222 */ 'V', 'F', '1', '2', 0,
  /* 227 */ 'V', 'S', 'H', '1', '2', 0,
  /* 233 */ 'V', 'S', 'L', '1', '2', 0,
  /* 239 */ 'R', '1', '2', 0,
  /* 243 */ 'V', '1', '2', 0,
  /* 247 */ 'X', '1', '2', 0,
  /* 251 */ 'V', 'F', '2', '2', 0,
  /* 256 */ 'V', 'S', 'H', '2', '2', 0,
  /* 262 */ 'V', 'S', 'L', '2', '2', 0,
  /* 268 */ 'R', '2', '2', 0,
  /* 272 */ 'V', '2', '2', 0,
  /* 276 */ 'X', '2', '2', 0,
  /* 280 */ 'V', 'F', '2', 0,
  /* 284 */ 'V', 'S', 'H', '2', 0,
  /* 289 */ 'V', 'S', 'L', '2', 0,
  /* 294 */ 'C', 'R', '2', 0,
  /* 298 */ 'V', '2', 0,
  /* 301 */ 'X', '2', 0,
  /* 304 */ 'V', 'F', '1', '3', 0,
  /* 309 */ 'V', 'S', 'H', '1', '3', 0,
  /* 315 */ 'V', 'S', 'L', '1', '3', 0,
  /* 321 */ 'R', '1', '3', 0,
  /* 325 */ 'V', '1', '3', 0,
  /* 329 */ 'X', '1', '3', 0,
  /* 333 */ 'V', 'F', '2', '3', 0,
  /* 338 */ 'V', 'S', 'H', '2', '3', 0,
  /* 344 */ 'V', 'S', 'L', '2', '3', 0,
  /* 350 */ 'R', '2', '3', 0,
  /* 354 */ 'V', '2', '3', 0,
  /* 358 */ 'X', '2', '3', 0,
  /* 362 */ 'V', 'F', '3', 0,
  /* 366 */ 'V', 'S', 'H', '3', 0,
  /* 371 */ 'V', 'S', 'L', '3', 0,
  /* 376 */ 'C', 'R', '3', 0,
  /* 380 */ 'V', '3', 0,
  /* 383 */ 'X', '3', 0,
  /* 386 */ 'V', 'F', '1', '4', 0,
  /* 391 */ 'V', 'S', 'H', '1', '4', 0,
  /* 397 */ 'V', 'S', 'L', '1', '4', 0,
  /* 403 */ 'R', '1', '4', 0,
  /* 407 */ 'V', '1', '4', 0,
  /* 411 */ 'X', '1', '4', 0,
  /* 415 */ 'V', 'F', '2', '4', 0,
  /* 420 */ 'V', 'S', 'H', '2', '4', 0,
  /* 426 */ 'V', 'S', 'L', '2', '4', 0,
  /* 432 */ 'R', '2', '4', 0,
  /* 436 */ 'V', '2', '4', 0,
  /* 440 */ 'X', '2', '4', 0,
  /* 444 */ 'V', 'F', '4', 0,
  /* 448 */ 'V', 'S', 'H', '4', 0,
  /* 453 */ 'V', 'S', 'L', '4', 0,
  /* 458 */ 'C', 'R', '4', 0,
  /* 462 */ 'V', '4', 0,
  /* 465 */ 'X', '4', 0,
  /* 468 */ 'V', 'F', '1', '5', 0,
  /* 473 */ 'V', 'S', 'H', '1', '5', 0,
  /* 479 */ 'V', 'S', 'L', '1', '5', 0,
  /* 485 */ 'R', '1', '5', 0,
  /* 489 */ 'V', '1', '5', 0,
  /* 493 */ 'X', '1', '5', 0,
  /* 497 */ 'V', 'F', '2', '5', 0,
  /* 502 */ 'V', 'S', 'H', '2', '5', 0,
  /* 508 */ 'V', 'S', 'L', '2', '5', 0,
  /* 514 */ 'R', '2', '5', 0,
  /* 518 */ 'V', '2', '5', 0,
  /* 522 */ 'X', '2', '5', 0,
  /* 526 */ 'V', 'F', '5', 0,
  /* 530 */ 'V', 'S', 'H', '5', 0,
  /* 535 */ 'V', 'S', 'L', '5', 0,
  /* 540 */ 'C', 'R', '5', 0,
  /* 544 */ 'V', '5', 0,
  /* 547 */ 'X', '5', 0,
  /* 550 */ 'V', 'F', '1', '6', 0,
  /* 555 */ 'V', 'S', 'H', '1', '6', 0,
  /* 561 */ 'V', 'S', 'L', '1', '6', 0,
  /* 567 */ 'R', '1', '6', 0,
  /* 571 */ 'V', '1', '6', 0,
  /* 575 */ 'X', '1', '6', 0,
  /* 579 */ 'V', 'F', '2', '6', 0,
  /* 584 */ 'V', 'S', 'H', '2', '6', 0,
  /* 590 */ 'V', 'S', 'L', '2', '6', 0,
  /* 596 */ 'R', '2', '6', 0,
  /* 600 */ 'V', '2', '6', 0,
  /* 604 */ 'X', '2', '6', 0,
  /* 608 */ 'V', 'F', '6', 0,
  /* 612 */ 'V', 'S', 'H', '6', 0,
  /* 617 */ 'V', 'S', 'L', '6', 0,
  /* 622 */ 'C', 'R', '6', 0,
  /* 626 */ 'V', '6', 0,
  /* 629 */ 'X', '6', 0,
  /* 632 */ 'V', 'F', '1', '7', 0,
  /* 637 */ 'V', 'S', 'H', '1', '7', 0,
  /* 643 */ 'V', 'S', 'L', '1', '7', 0,
  /* 649 */ 'R', '1', '7', 0,
  /* 653 */ 'V', '1', '7', 0,
  /* 657 */ 'X', '1', '7', 0,
  /* 661 */ 'V', 'F', '2', '7', 0,
  /* 666 */ 'V', 'S', 'H', '2', '7', 0,
  /* 672 */ 'V', 'S', 'L', '2', '7', 0,
  /* 678 */ 'R', '2', '7', 0,
  /* 682 */ 'V', '2', '7', 0,
  /* 686 */ 'X', '2', '7', 0,
  /* 690 */ 'V', 'F', '7', 0,
  /* 694 */ 'V', 'S', 'H', '7', 0,
  /* 699 */ 'V', 'S', 'L', '7', 0,
  /* 704 */ 'C', 'R', '7', 0,
  /* 708 */ 'V', '7', 0,
  /* 711 */ 'X', '7', 0,
  /* 714 */ 'V', 'F', '1', '8', 0,
  /* 719 */ 'V', 'S', 'H', '1', '8', 0,
  /* 725 */ 'V', 'S', 'L', '1', '8', 0,
  /* 731 */ 'R', '1', '8', 0,
  /* 735 */ 'V', '1', '8', 0,
  /* 739 */ 'X', '1', '8', 0,
  /* 743 */ 'V', 'F', '2', '8', 0,
  /* 748 */ 'V', 'S', 'H', '2', '8', 0,
  /* 754 */ 'V', 'S', 'L', '2', '8', 0,
  /* 760 */ 'R', '2', '8', 0,
  /* 764 */ 'V', '2', '8', 0,
  /* 768 */ 'X', '2', '8', 0,
  /* 772 */ 'V', 'F', '8', 0,
  /* 776 */ 'V', 'S', 'H', '8', 0,
  /* 781 */ 'V', 'S', 'L', '8', 0,
  /* 786 */ 'Z', 'E', 'R', 'O', '8', 0,
  /* 792 */ 'B', 'P', '8', 0,
  /* 796 */ 'F', 'P', '8', 0,
  /* 800 */ 'L', 'R', '8', 0,
  /* 804 */ 'C', 'T', 'R', '8', 0,
  /* 809 */ 'V', '8', 0,
  /* 812 */ 'X', '8', 0,
  /* 815 */ 'V', 'F', '1', '9', 0,
  /* 820 */ 'V', 'S', 'H', '1', '9', 0,
  /* 826 */ 'V', 'S', 'L', '1', '9', 0,
  /* 832 */ 'R', '1', '9', 0,
  /* 836 */ 'V', '1', '9', 0,
  /* 840 */ 'X', '1', '9', 0,
  /* 844 */ 'V', 'F', '2', '9', 0,
  /* 849 */ 'V', 'S', 'H', '2', '9', 0,
  /* 855 */ 'V', 'S', 'L', '2', '9', 0,
  /* 861 */ 'R', '2', '9', 0,
  /* 865 */ 'V', '2', '9', 0,
  /* 869 */ 'X', '2', '9', 0,
  /* 873 */ 'V', 'F', '9', 0,
  /* 877 */ 'V', 'S', 'H', '9', 0,
  /* 882 */ 'V', 'S', 'L', '9', 0,
  /* 887 */ 'R', '9', 0,
  /* 890 */ 'V', '9', 0,
  /* 893 */ 'X', '9', 0,
  /* 896 */ 'V', 'R', 'S', 'A', 'V', 'E', 0,
  /* 903 */ 'R', 'M', 0,
  /* 906 */ 'C', 'R', '0', 'U', 'N', 0,
  /* 912 */ 'C', 'R', '1', 'U', 'N', 0,
  /* 918 */ 'C', 'R', '2', 'U', 'N', 0,
  /* 924 */ 'C', 'R', '3', 'U', 'N', 0,
  /* 930 */ 'C', 'R', '4', 'U', 'N', 0,
  /* 936 */ 'C', 'R', '5', 'U', 'N', 0,
  /* 942 */ 'C', 'R', '6', 'U', 'N', 0,
  /* 948 */ 'C', 'R', '7', 'U', 'N', 0,
  /* 954 */ 'Z', 'E', 'R', 'O', 0,
  /* 959 */ 'B', 'P', 0,
  /* 962 */ 'F', 'P', 0,
  /* 965 */ 'C', 'R', '0', 'E', 'Q', 0,
  /* 971 */ 'C', 'R', '1', 'E', 'Q', 0,
  /* 977 */ 'C', 'R', '2', 'E', 'Q', 0,
  /* 983 */ 'C', 'R', '3', 'E', 'Q', 0,
  /* 989 */ 'C', 'R', '4', 'E', 'Q', 0,
  /* 995 */ 'C', 'R', '5', 'E', 'Q', 0,
  /* 1001 */ 'C', 'R', '6', 'E', 'Q', 0,
  /* 1007 */ 'C', 'R', '7', 'E', 'Q', 0,
  /* 1013 */ 'L', 'R', 0,
  /* 1016 */ 'C', 'T', 'R', 0,
  /* 1020 */ 'C', 'R', '0', 'G', 'T', 0,
  /* 1026 */ 'C', 'R', '1', 'G', 'T', 0,
  /* 1032 */ 'C', 'R', '2', 'G', 'T', 0,
  /* 1038 */ 'C', 'R', '3', 'G', 'T', 0,
  /* 1044 */ 'C', 'R', '4', 'G', 'T', 0,
  /* 1050 */ 'C', 'R', '5', 'G', 'T', 0,
  /* 1056 */ 'C', 'R', '6', 'G', 'T', 0,
  /* 1062 */ 'C', 'R', '7', 'G', 'T', 0,
  /* 1068 */ 'C', 'R', '0', 'L', 'T', 0,
  /* 1074 */ 'C', 'R', '1', 'L', 'T', 0,
  /* 1080 */ 'C', 'R', '2', 'L', 'T', 0,
  /* 1086 */ 'C', 'R', '3', 'L', 'T', 0,
  /* 1092 */ 'C', 'R', '4', 'L', 'T', 0,
  /* 1098 */ 'C', 'R', '5', 'L', 'T', 0,
  /* 1104 */ 'C', 'R', '6', 'L', 'T', 0,
  /* 1110 */ 'C', 'R', '7', 'L', 'T', 0,
  /* 1116 */ 'C', 'A', 'R', 'R', 'Y', 0,
};

extern const MCRegisterDesc PPCRegDesc[] = { // Descriptors
  { 4, 0, 0, 0, 0, 0 },
  { 959, 1, 9, 1, 1121, 0 },
  { 1116, 1, 1, 1, 1121, 0 },
  { 1016, 1, 1, 1, 1121, 0 },
  { 962, 1, 23, 1, 1121, 0 },
  { 1013, 1, 1, 1, 1121, 0 },
  { 903, 1, 1, 1, 1121, 0 },
  { 896, 1, 1, 1, 1121, 0 },
  { 954, 1, 32, 1, 1121, 0 },
  { 792, 68, 1, 0, 0, 2 },
  { 101, 15, 1, 5, 36, 6 },
  { 212, 15, 1, 5, 36, 6 },
  { 294, 15, 1, 5, 36, 6 },
  { 376, 15, 1, 5, 36, 6 },
  { 458, 15, 1, 5, 36, 6 },
  { 540, 15, 1, 5, 36, 6 },
  { 622, 15, 1, 5, 36, 6 },
  { 704, 15, 1, 5, 36, 6 },
  { 804, 1, 1, 1, 209, 0 },
  { 88, 1, 30, 1, 209, 0 },
  { 199, 1, 30, 1, 209, 0 },
  { 281, 1, 30, 1, 209, 0 },
  { 363, 1, 30, 1, 209, 0 },
  { 445, 1, 30, 1, 209, 0 },
  { 527, 1, 30, 1, 209, 0 },
  { 609, 1, 30, 1, 209, 0 },
  { 691, 1, 30, 1, 209, 0 },
  { 773, 1, 30, 1, 209, 0 },
  { 874, 1, 30, 1, 209, 0 },
  { 1, 1, 30, 1, 209, 0 },
  { 112, 1, 30, 1, 209, 0 },
  { 223, 1, 30, 1, 209, 0 },
  { 305, 1, 30, 1, 209, 0 },
  { 387, 1, 30, 1, 209, 0 },
  { 469, 1, 30, 1, 209, 0 },
  { 551, 1, 30, 1, 209, 0 },
  { 633, 1, 30, 1, 209, 0 },
  { 715, 1, 30, 1, 209, 0 },
  { 816, 1, 30, 1, 209, 0 },
  { 30, 1, 30, 1, 209, 0 },
  { 141, 1, 30, 1, 209, 0 },
  { 252, 1, 30, 1, 209, 0 },
  { 334, 1, 30, 1, 209, 0 },
  { 416, 1, 30, 1, 209, 0 },
  { 498, 1, 30, 1, 209, 0 },
  { 580, 1, 30, 1, 209, 0 },
  { 662, 1, 30, 1, 209, 0 },
  { 744, 1, 30, 1, 209, 0 },
  { 845, 1, 30, 1, 209, 0 },
  { 59, 1, 30, 1, 209, 0 },
  { 170, 1, 30, 1, 209, 0 },
  { 796, 62, 1, 0, 112, 2 },
  { 800, 1, 1, 1, 177, 0 },
  { 102, 1, 28, 1, 177, 0 },
  { 213, 1, 28, 1, 177, 0 },
  { 295, 1, 28, 1, 177, 0 },
  { 377, 1, 28, 1, 177, 0 },
  { 459, 1, 28, 1, 177, 0 },
  { 541, 1, 28, 1, 177, 0 },
  { 623, 1, 28, 1, 177, 0 },
  { 705, 1, 28, 1, 177, 0 },
  { 801, 1, 28, 1, 177, 0 },
  { 887, 1, 28, 1, 177, 0 },
  { 17, 1, 28, 1, 177, 0 },
  { 128, 1, 28, 1, 177, 0 },
  { 239, 1, 28, 1, 177, 0 },
  { 321, 1, 28, 1, 177, 0 },
  { 403, 1, 28, 1, 177, 0 },
  { 485, 1, 28, 1, 177, 0 },
  { 567, 1, 28, 1, 177, 0 },
  { 649, 1, 28, 1, 177, 0 },
  { 731, 1, 28, 1, 177, 0 },
  { 832, 1, 28, 1, 177, 0 },
  { 46, 1, 28, 1, 177, 0 },
  { 157, 1, 28, 1, 177, 0 },
  { 268, 1, 28, 1, 177, 0 },
  { 350, 1, 28, 1, 177, 0 },
  { 432, 1, 28, 1, 177, 0 },
  { 514, 1, 28, 1, 177, 0 },
  { 596, 1, 28, 1, 177, 0 },
  { 678, 1, 28, 1, 177, 0 },
  { 760, 1, 28, 1, 177, 0 },
  { 861, 1, 28, 1, 177, 0 },
  { 75, 1, 28, 1, 177, 0 },
  { 186, 1, 28, 1, 177, 0 },
  { 105, 21, 26, 3, 177, 4 },
  { 216, 21, 26, 3, 177, 4 },
  { 298, 21, 26, 3, 177, 4 },
  { 380, 21, 26, 3, 177, 4 },
  { 462, 21, 26, 3, 177, 4 },
  { 544, 21, 26, 3, 177, 4 },
  { 626, 21, 26, 3, 177, 4 },
  { 708, 21, 26, 3, 177, 4 },
  { 809, 21, 26, 3, 177, 4 },
  { 890, 21, 26, 3, 177, 4 },
  { 21, 21, 26, 3, 177, 4 },
  { 132, 21, 26, 3, 177, 4 },
  { 243, 21, 26, 3, 177, 4 },
  { 325, 21, 26, 3, 177, 4 },
  { 407, 21, 26, 3, 177, 4 },
  { 489, 21, 26, 3, 177, 4 },
  { 571, 21, 26, 3, 177, 4 },
  { 653, 21, 26, 3, 177, 4 },
  { 735, 21, 26, 3, 177, 4 },
  { 836, 21, 26, 3, 177, 4 },
  { 50, 21, 26, 3, 177, 4 },
  { 161, 21, 26, 3, 177, 4 },
  { 272, 21, 26, 3, 177, 4 },
  { 354, 21, 26, 3, 177, 4 },
  { 436, 21, 26, 3, 177, 4 },
  { 518, 21, 26, 3, 177, 4 },
  { 600, 21, 26, 3, 177, 4 },
  { 682, 21, 26, 3, 177, 4 },
  { 764, 21, 26, 3, 177, 4 },
  { 865, 21, 26, 3, 177, 4 },
  { 79, 21, 26, 3, 177, 4 },
  { 190, 21, 26, 3, 177, 4 },
  { 87, 1, 25, 1, 1057, 0 },
  { 198, 1, 25, 1, 1057, 0 },
  { 280, 1, 25, 1, 1057, 0 },
  { 362, 1, 25, 1, 1057, 0 },
  { 444, 1, 25, 1, 1057, 0 },
  { 526, 1, 25, 1, 1057, 0 },
  { 608, 1, 25, 1, 1057, 0 },
  { 690, 1, 25, 1, 1057, 0 },
  { 772, 1, 25, 1, 1057, 0 },
  { 873, 1, 25, 1, 1057, 0 },
  { 0, 1, 25, 1, 1057, 0 },
  { 111, 1, 25, 1, 1057, 0 },
  { 222, 1, 25, 1, 1057, 0 },
  { 304, 1, 25, 1, 1057, 0 },
  { 386, 1, 25, 1, 1057, 0 },
  { 468, 1, 25, 1, 1057, 0 },
  { 550, 1, 25, 1, 1057, 0 },
  { 632, 1, 25, 1, 1057, 0 },
  { 714, 1, 25, 1, 1057, 0 },
  { 815, 1, 25, 1, 1057, 0 },
  { 29, 1, 25, 1, 1057, 0 },
  { 140, 1, 25, 1, 1057, 0 },
  { 251, 1, 25, 1, 1057, 0 },
  { 333, 1, 25, 1, 1057, 0 },
  { 415, 1, 25, 1, 1057, 0 },
  { 497, 1, 25, 1, 1057, 0 },
  { 579, 1, 25, 1, 1057, 0 },
  { 661, 1, 25, 1, 1057, 0 },
  { 743, 1, 25, 1, 1057, 0 },
  { 844, 1, 25, 1, 1057, 0 },
  { 58, 1, 25, 1, 1057, 0 },
  { 169, 1, 25, 1, 1057, 0 },
  { 91, 20, 1, 2, 1025, 4 },
  { 202, 20, 1, 2, 1025, 4 },
  { 284, 20, 1, 2, 1025, 4 },
  { 366, 20, 1, 2, 1025, 4 },
  { 448, 20, 1, 2, 1025, 4 },
  { 530, 20, 1, 2, 1025, 4 },
  { 612, 20, 1, 2, 1025, 4 },
  { 694, 20, 1, 2, 1025, 4 },
  { 776, 20, 1, 2, 1025, 4 },
  { 877, 20, 1, 2, 1025, 4 },
  { 5, 20, 1, 2, 1025, 4 },
  { 116, 20, 1, 2, 1025, 4 },
  { 227, 20, 1, 2, 1025, 4 },
  { 309, 20, 1, 2, 1025, 4 },
  { 391, 20, 1, 2, 1025, 4 },
  { 473, 20, 1, 2, 1025, 4 },
  { 555, 20, 1, 2, 1025, 4 },
  { 637, 20, 1, 2, 1025, 4 },
  { 719, 20, 1, 2, 1025, 4 },
  { 820, 20, 1, 2, 1025, 4 },
  { 34, 20, 1, 2, 1025, 4 },
  { 145, 20, 1, 2, 1025, 4 },
  { 256, 20, 1, 2, 1025, 4 },
  { 338, 20, 1, 2, 1025, 4 },
  { 420, 20, 1, 2, 1025, 4 },
  { 502, 20, 1, 2, 1025, 4 },
  { 584, 20, 1, 2, 1025, 4 },
  { 666, 20, 1, 2, 1025, 4 },
  { 748, 20, 1, 2, 1025, 4 },
  { 849, 20, 1, 2, 1025, 4 },
  { 63, 20, 1, 2, 1025, 4 },
  { 174, 20, 1, 2, 1025, 4 },
  { 96, 54, 1, 3, 929, 4 },
  { 207, 54, 1, 3, 929, 4 },
  { 289, 54, 1, 3, 929, 4 },
  { 371, 54, 1, 3, 929, 4 },
  { 453, 54, 1, 3, 929, 4 },
  { 535, 54, 1, 3, 929, 4 },
  { 617, 54, 1, 3, 929, 4 },
  { 699, 54, 1, 3, 929, 4 },
  { 781, 54, 1, 3, 929, 4 },
  { 882, 54, 1, 3, 929, 4 },
  { 11, 54, 1, 3, 929, 4 },
  { 122, 54, 1, 3, 929, 4 },
  { 233, 54, 1, 3, 929, 4 },
  { 315, 54, 1, 3, 929, 4 },
  { 397, 54, 1, 3, 929, 4 },
  { 479, 54, 1, 3, 929, 4 },
  { 561, 54, 1, 3, 929, 4 },
  { 643, 54, 1, 3, 929, 4 },
  { 725, 54, 1, 3, 929, 4 },
  { 826, 54, 1, 3, 929, 4 },
  { 40, 54, 1, 3, 929, 4 },
  { 151, 54, 1, 3, 929, 4 },
  { 262, 54, 1, 3, 929, 4 },
  { 344, 54, 1, 3, 929, 4 },
  { 426, 54, 1, 3, 929, 4 },
  { 508, 54, 1, 3, 929, 4 },
  { 590, 54, 1, 3, 929, 4 },
  { 672, 54, 1, 3, 929, 4 },
  { 754, 54, 1, 3, 929, 4 },
  { 855, 54, 1, 3, 929, 4 },
  { 69, 54, 1, 3, 929, 4 },
  { 180, 54, 1, 3, 929, 4 },
  { 108, 56, 1, 0, 961, 2 },
  { 219, 56, 1, 0, 961, 2 },
  { 301, 56, 1, 0, 961, 2 },
  { 383, 56, 1, 0, 961, 2 },
  { 465, 56, 1, 0, 961, 2 },
  { 547, 56, 1, 0, 961, 2 },
  { 629, 56, 1, 0, 961, 2 },
  { 711, 56, 1, 0, 961, 2 },
  { 812, 56, 1, 0, 961, 2 },
  { 893, 56, 1, 0, 961, 2 },
  { 25, 56, 1, 0, 961, 2 },
  { 136, 56, 1, 0, 961, 2 },
  { 247, 56, 1, 0, 961, 2 },
  { 329, 56, 1, 0, 961, 2 },
  { 411, 56, 1, 0, 961, 2 },
  { 493, 56, 1, 0, 961, 2 },
  { 575, 56, 1, 0, 961, 2 },
  { 657, 56, 1, 0, 961, 2 },
  { 739, 56, 1, 0, 961, 2 },
  { 840, 56, 1, 0, 961, 2 },
  { 54, 56, 1, 0, 961, 2 },
  { 165, 56, 1, 0, 961, 2 },
  { 276, 56, 1, 0, 961, 2 },
  { 358, 56, 1, 0, 961, 2 },
  { 440, 56, 1, 0, 961, 2 },
  { 522, 56, 1, 0, 961, 2 },
  { 604, 56, 1, 0, 961, 2 },
  { 686, 56, 1, 0, 961, 2 },
  { 768, 56, 1, 0, 961, 2 },
  { 869, 56, 1, 0, 961, 2 },
  { 83, 56, 1, 0, 961, 2 },
  { 194, 56, 1, 0, 961, 2 },
  { 786, 50, 1, 0, 675, 2 },
  { 965, 1, 52, 1, 675, 0 },
  { 971, 1, 52, 1, 644, 0 },
  { 977, 1, 52, 1, 644, 0 },
  { 983, 1, 52, 1, 644, 0 },
  { 989, 1, 52, 1, 644, 0 },
  { 995, 1, 52, 1, 644, 0 },
  { 1001, 1, 52, 1, 644, 0 },
  { 1007, 1, 52, 1, 644, 0 },
  { 1020, 1, 48, 1, 612, 0 },
  { 1026, 1, 48, 1, 612, 0 },
  { 1032, 1, 48, 1, 612, 0 },
  { 1038, 1, 48, 1, 612, 0 },
  { 1044, 1, 48, 1, 612, 0 },
  { 1050, 1, 48, 1, 612, 0 },
  { 1056, 1, 48, 1, 612, 0 },
  { 1062, 1, 48, 1, 612, 0 },
  { 1068, 1, 46, 1, 580, 0 },
  { 1074, 1, 46, 1, 580, 0 },
  { 1080, 1, 46, 1, 580, 0 },
  { 1086, 1, 46, 1, 580, 0 },
  { 1092, 1, 46, 1, 580, 0 },
  { 1098, 1, 46, 1, 580, 0 },
  { 1104, 1, 46, 1, 580, 0 },
  { 1110, 1, 46, 1, 580, 0 },
  { 906, 1, 44, 1, 548, 0 },
  { 912, 1, 44, 1, 548, 0 },
  { 918, 1, 44, 1, 548, 0 },
  { 924, 1, 44, 1, 548, 0 },
  { 930, 1, 44, 1, 548, 0 },
  { 936, 1, 44, 1, 548, 0 },
  { 942, 1, 44, 1, 548, 0 },
  { 948, 1, 44, 1, 548, 0 },
};

extern const MCPhysReg PPCRegUnitRoots[][2] = {
  { PPC::BP },
  { PPC::CARRY },
  { PPC::CTR },
  { PPC::FP },
  { PPC::LR },
  { PPC::RM },
  { PPC::VRSAVE },
  { PPC::ZERO },
  { PPC::CR0LT },
  { PPC::CR0GT },
  { PPC::CR0EQ },
  { PPC::CR0UN },
  { PPC::CR1LT },
  { PPC::CR1GT },
  { PPC::CR1EQ },
  { PPC::CR1UN },
  { PPC::CR2LT },
  { PPC::CR2GT },
  { PPC::CR2EQ },
  { PPC::CR2UN },
  { PPC::CR3LT },
  { PPC::CR3GT },
  { PPC::CR3EQ },
  { PPC::CR3UN },
  { PPC::CR4LT },
  { PPC::CR4GT },
  { PPC::CR4EQ },
  { PPC::CR4UN },
  { PPC::CR5LT },
  { PPC::CR5GT },
  { PPC::CR5EQ },
  { PPC::CR5UN },
  { PPC::CR6LT },
  { PPC::CR6GT },
  { PPC::CR6EQ },
  { PPC::CR6UN },
  { PPC::CR7LT },
  { PPC::CR7GT },
  { PPC::CR7EQ },
  { PPC::CR7UN },
  { PPC::CTR8 },
  { PPC::F0 },
  { PPC::F1 },
  { PPC::F2 },
  { PPC::F3 },
  { PPC::F4 },
  { PPC::F5 },
  { PPC::F6 },
  { PPC::F7 },
  { PPC::F8 },
  { PPC::F9 },
  { PPC::F10 },
  { PPC::F11 },
  { PPC::F12 },
  { PPC::F13 },
  { PPC::F14 },
  { PPC::F15 },
  { PPC::F16 },
  { PPC::F17 },
  { PPC::F18 },
  { PPC::F19 },
  { PPC::F20 },
  { PPC::F21 },
  { PPC::F22 },
  { PPC::F23 },
  { PPC::F24 },
  { PPC::F25 },
  { PPC::F26 },
  { PPC::F27 },
  { PPC::F28 },
  { PPC::F29 },
  { PPC::F30 },
  { PPC::F31 },
  { PPC::LR8 },
  { PPC::R0 },
  { PPC::R1 },
  { PPC::R2 },
  { PPC::R3 },
  { PPC::R4 },
  { PPC::R5 },
  { PPC::R6 },
  { PPC::R7 },
  { PPC::R8 },
  { PPC::R9 },
  { PPC::R10 },
  { PPC::R11 },
  { PPC::R12 },
  { PPC::R13 },
  { PPC::R14 },
  { PPC::R15 },
  { PPC::R16 },
  { PPC::R17 },
  { PPC::R18 },
  { PPC::R19 },
  { PPC::R20 },
  { PPC::R21 },
  { PPC::R22 },
  { PPC::R23 },
  { PPC::R24 },
  { PPC::R25 },
  { PPC::R26 },
  { PPC::R27 },
  { PPC::R28 },
  { PPC::R29 },
  { PPC::R30 },
  { PPC::R31 },
  { PPC::VF0 },
  { PPC::VF1 },
  { PPC::VF2 },
  { PPC::VF3 },
  { PPC::VF4 },
  { PPC::VF5 },
  { PPC::VF6 },
  { PPC::VF7 },
  { PPC::VF8 },
  { PPC::VF9 },
  { PPC::VF10 },
  { PPC::VF11 },
  { PPC::VF12 },
  { PPC::VF13 },
  { PPC::VF14 },
  { PPC::VF15 },
  { PPC::VF16 },
  { PPC::VF17 },
  { PPC::VF18 },
  { PPC::VF19 },
  { PPC::VF20 },
  { PPC::VF21 },
  { PPC::VF22 },
  { PPC::VF23 },
  { PPC::VF24 },
  { PPC::VF25 },
  { PPC::VF26 },
  { PPC::VF27 },
  { PPC::VF28 },
  { PPC::VF29 },
  { PPC::VF30 },
  { PPC::VF31 },
};

namespace {     // Register classes...
  // GPRC Register Class...
  const MCPhysReg GPRC[] = {
    PPC::R2, PPC::R3, PPC::R4, PPC::R5, PPC::R6, PPC::R7, PPC::R8, PPC::R9, PPC::R10, PPC::R11, PPC::R12, PPC::R30, PPC::R29, PPC::R28, PPC::R27, PPC::R26, PPC::R25, PPC::R24, PPC::R23, PPC::R22, PPC::R21, PPC::R20, PPC::R19, PPC::R18, PPC::R17, PPC::R16, PPC::R15, PPC::R14, PPC::R13, PPC::R31, PPC::R0, PPC::R1, PPC::FP, PPC::BP, 
  };

  // GPRC Bit set.
  const uint8_t GPRCBits[] = {
    0x12, 0x00, 0x00, 0x00, 0x00, 0x00, 0xe0, 0xff, 0xff, 0xff, 0x1f, 
  };

  // GPRC_NOR0 Register Class...
  const MCPhysReg GPRC_NOR0[] = {
    PPC::R2, PPC::R3, PPC::R4, PPC::R5, PPC::R6, PPC::R7, PPC::R8, PPC::R9, PPC::R10, PPC::R11, PPC::R12, PPC::R30, PPC::R29, PPC::R28, PPC::R27, PPC::R26, PPC::R25, PPC::R24, PPC::R23, PPC::R22, PPC::R21, PPC::R20, PPC::R19, PPC::R18, PPC::R17, PPC::R16, PPC::R15, PPC::R14, PPC::R13, PPC::R31, PPC::R1, PPC::FP, PPC::BP, PPC::ZERO, 
  };

  // GPRC_NOR0 Bit set.
  const uint8_t GPRC_NOR0Bits[] = {
    0x12, 0x01, 0x00, 0x00, 0x00, 0x00, 0xc0, 0xff, 0xff, 0xff, 0x1f, 
  };

  // GPRC_and_GPRC_NOR0 Register Class...
  const MCPhysReg GPRC_and_GPRC_NOR0[] = {
    PPC::R2, PPC::R3, PPC::R4, PPC::R5, PPC::R6, PPC::R7, PPC::R8, PPC::R9, PPC::R10, PPC::R11, PPC::R12, PPC::R30, PPC::R29, PPC::R28, PPC::R27, PPC::R26, PPC::R25, PPC::R24, PPC::R23, PPC::R22, PPC::R21, PPC::R20, PPC::R19, PPC::R18, PPC::R17, PPC::R16, PPC::R15, PPC::R14, PPC::R13, PPC::R31, PPC::R1, PPC::FP, PPC::BP, 
  };

  // GPRC_and_GPRC_NOR0 Bit set.
  const uint8_t GPRC_and_GPRC_NOR0Bits[] = {
    0x12, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0xff, 0xff, 0xff, 0x1f, 
  };

  // CRBITRC Register Class...
  const MCPhysReg CRBITRC[] = {
    PPC::CR2LT, PPC::CR2GT, PPC::CR2EQ, PPC::CR2UN, PPC::CR3LT, PPC::CR3GT, PPC::CR3EQ, PPC::CR3UN, PPC::CR4LT, PPC::CR4GT, PPC::CR4EQ, PPC::CR4UN, PPC::CR5LT, PPC::CR5GT, PPC::CR5EQ, PPC::CR5UN, PPC::CR6LT, PPC::CR6GT, PPC::CR6EQ, PPC::CR6UN, PPC::CR7LT, PPC::CR7GT, PPC::CR7EQ, PPC::CR7UN, PPC::CR1LT, PPC::CR1GT, PPC::CR1EQ, PPC::CR1UN, PPC::CR0LT, PPC::CR0GT, PPC::CR0EQ, PPC::CR0UN, 
  };

  // CRBITRC Bit set.
  const uint8_t CRBITRCBits[] = {
    0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0xff, 0xff, 0xff, 0x3f, 
  };

  // F4RC Register Class...
  const MCPhysReg F4RC[] = {
    PPC::F0, PPC::F1, PPC::F2, PPC::F3, PPC::F4, PPC::F5, PPC::F6, PPC::F7, PPC::F8, PPC::F9, PPC::F10, PPC::F11, PPC::F12, PPC::F13, PPC::F31, PPC::F30, PPC::F29, PPC::F28, PPC::F27, PPC::F26, PPC::F25, PPC::F24, PPC::F23, PPC::F22, PPC::F21, PPC::F20, PPC::F19, PPC::F18, PPC::F17, PPC::F16, PPC::F15, PPC::F14, 
  };

  // F4RC Bit set.
  const uint8_t F4RCBits[] = {
    0x00, 0x00, 0xf8, 0xff, 0xff, 0xff, 0x07, 
  };

  // CRRC Register Class...
  const MCPhysReg CRRC[] = {
    PPC::CR0, PPC::CR1, PPC::CR5, PPC::CR6, PPC::CR7, PPC::CR2, PPC::CR3, PPC::CR4, 
  };

  // CRRC Bit set.
  const uint8_t CRRCBits[] = {
    0x00, 0xfc, 0x03, 
  };

  // CARRYRC Register Class...
  const MCPhysReg CARRYRC[] = {
    PPC::CARRY, 
  };

  // CARRYRC Bit set.
  const uint8_t CARRYRCBits[] = {
    0x04, 
  };

  // CTRRC Register Class...
  const MCPhysReg CTRRC[] = {
    PPC::CTR, 
  };

  // CTRRC Bit set.
  const uint8_t CTRRCBits[] = {
    0x08, 
  };

  // VRSAVERC Register Class...
  const MCPhysReg VRSAVERC[] = {
    PPC::VRSAVE, 
  };

  // VRSAVERC Bit set.
  const uint8_t VRSAVERCBits[] = {
    0x80, 
  };

  // VSFRC Register Class...
  const MCPhysReg VSFRC[] = {
    PPC::F0, PPC::F1, PPC::F2, PPC::F3, PPC::F4, PPC::F5, PPC::F6, PPC::F7, PPC::F8, PPC::F9, PPC::F10, PPC::F11, PPC::F12, PPC::F13, PPC::F31, PPC::F30, PPC::F29, PPC::F28, PPC::F27, PPC::F26, PPC::F25, PPC::F24, PPC::F23, PPC::F22, PPC::F21, PPC::F20, PPC::F19, PPC::F18, PPC::F17, PPC::F16, PPC::F15, PPC::F14, PPC::VF2, PPC::VF3, PPC::VF4, PPC::VF5, PPC::VF0, PPC::VF1, PPC::VF6, PPC::VF7, PPC::VF8, PPC::VF9, PPC::VF10, PPC::VF11, PPC::VF12, PPC::VF13, PPC::VF14, PPC::VF15, PPC::VF16, PPC::VF17, PPC::VF18, PPC::VF19, PPC::VF31, PPC::VF30, PPC::VF29, PPC::VF28, PPC::VF27, PPC::VF26, PPC::VF25, PPC::VF24, PPC::VF23, PPC::VF22, PPC::VF21, PPC::VF20, 
  };

  // VSFRC Bit set.
  const uint8_t VSFRCBits[] = {
    0x00, 0x00, 0xf8, 0xff, 0xff, 0xff, 0x07, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xe0, 0xff, 0xff, 0xff, 0x1f, 
  };

  // G8RC Register Class...
  const MCPhysReg G8RC[] = {
    PPC::X2, PPC::X3, PPC::X4, PPC::X5, PPC::X6, PPC::X7, PPC::X8, PPC::X9, PPC::X10, PPC::X11, PPC::X12, PPC::X30, PPC::X29, PPC::X28, PPC::X27, PPC::X26, PPC::X25, PPC::X24, PPC::X23, PPC::X22, PPC::X21, PPC::X20, PPC::X19, PPC::X18, PPC::X17, PPC::X16, PPC::X15, PPC::X14, PPC::X31, PPC::X13, PPC::X0, PPC::X1, PPC::FP8, PPC::BP8, 
  };

  // G8RC Bit set.
  const uint8_t G8RCBits[] = {
    0x00, 0x02, 0x00, 0x00, 0x00, 0x00, 0x08, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xe0, 0xff, 0xff, 0xff, 0x1f, 
  };

  // G8RC_NOX0 Register Class...
  const MCPhysReg G8RC_NOX0[] = {
    PPC::X2, PPC::X3, PPC::X4, PPC::X5, PPC::X6, PPC::X7, PPC::X8, PPC::X9, PPC::X10, PPC::X11, PPC::X12, PPC::X30, PPC::X29, PPC::X28, PPC::X27, PPC::X26, PPC::X25, PPC::X24, PPC::X23, PPC::X22, PPC::X21, PPC::X20, PPC::X19, PPC::X18, PPC::X17, PPC::X16, PPC::X15, PPC::X14, PPC::X31, PPC::X13, PPC::X1, PPC::FP8, PPC::BP8, PPC::ZERO8, 
  };

  // G8RC_NOX0 Bit set.
  const uint8_t G8RC_NOX0Bits[] = {
    0x00, 0x02, 0x00, 0x00, 0x00, 0x00, 0x08, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0xff, 0xff, 0xff, 0x3f, 
  };

  // G8RC_and_G8RC_NOX0 Register Class...
  const MCPhysReg G8RC_and_G8RC_NOX0[] = {
    PPC::X2, PPC::X3, PPC::X4, PPC::X5, PPC::X6, PPC::X7, PPC::X8, PPC::X9, PPC::X10, PPC::X11, PPC::X12, PPC::X30, PPC::X29, PPC::X28, PPC::X27, PPC::X26, PPC::X25, PPC::X24, PPC::X23, PPC::X22, PPC::X21, PPC::X20, PPC::X19, PPC::X18, PPC::X17, PPC::X16, PPC::X15, PPC::X14, PPC::X31, PPC::X13, PPC::X1, PPC::FP8, PPC::BP8, 
  };

  // G8RC_and_G8RC_NOX0 Bit set.
  const uint8_t G8RC_and_G8RC_NOX0Bits[] = {
    0x00, 0x02, 0x00, 0x00, 0x00, 0x00, 0x08, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0xff, 0xff, 0xff, 0x1f, 
  };

  // F8RC Register Class...
  const MCPhysReg F8RC[] = {
    PPC::F0, PPC::F1, PPC::F2, PPC::F3, PPC::F4, PPC::F5, PPC::F6, PPC::F7, PPC::F8, PPC::F9, PPC::F10, PPC::F11, PPC::F12, PPC::F13, PPC::F31, PPC::F30, PPC::F29, PPC::F28, PPC::F27, PPC::F26, PPC::F25, PPC::F24, PPC::F23, PPC::F22, PPC::F21, PPC::F20, PPC::F19, PPC::F18, PPC::F17, PPC::F16, PPC::F15, PPC::F14, 
  };

  // F8RC Bit set.
  const uint8_t F8RCBits[] = {
    0x00, 0x00, 0xf8, 0xff, 0xff, 0xff, 0x07, 
  };

  // VFRC Register Class...
  const MCPhysReg VFRC[] = {
    PPC::VF2, PPC::VF3, PPC::VF4, PPC::VF5, PPC::VF0, PPC::VF1, PPC::VF6, PPC::VF7, PPC::VF8, PPC::VF9, PPC::VF10, PPC::VF11, PPC::VF12, PPC::VF13, PPC::VF14, PPC::VF15, PPC::VF16, PPC::VF17, PPC::VF18, PPC::VF19, PPC::VF31, PPC::VF30, PPC::VF29, PPC::VF28, PPC::VF27, PPC::VF26, PPC::VF25, PPC::VF24, PPC::VF23, PPC::VF22, PPC::VF21, PPC::VF20, 
  };

  // VFRC Bit set.
  const uint8_t VFRCBits[] = {
    0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xe0, 0xff, 0xff, 0xff, 0x1f, 
  };

  // CTRRC8 Register Class...
  const MCPhysReg CTRRC8[] = {
    PPC::CTR8, 
  };

  // CTRRC8 Bit set.
  const uint8_t CTRRC8Bits[] = {
    0x00, 0x00, 0x04, 
  };

  // VSRC Register Class...
  const MCPhysReg VSRC[] = {
    PPC::VSL0, PPC::VSL1, PPC::VSL2, PPC::VSL3, PPC::VSL4, PPC::VSL5, PPC::VSL6, PPC::VSL7, PPC::VSL8, PPC::VSL9, PPC::VSL10, PPC::VSL11, PPC::VSL12, PPC::VSL13, PPC::VSL31, PPC::VSL30, PPC::VSL29, PPC::VSL28, PPC::VSL27, PPC::VSL26, PPC::VSL25, PPC::VSL24, PPC::VSL23, PPC::VSL22, PPC::VSL21, PPC::VSL20, PPC::VSL19, PPC::VSL18, PPC::VSL17, PPC::VSL16, PPC::VSL15, PPC::VSL14, PPC::VSH2, PPC::VSH3, PPC::VSH4, PPC::VSH5, PPC::VSH0, PPC::VSH1, PPC::VSH6, PPC::VSH7, PPC::VSH8, PPC::VSH9, PPC::VSH10, PPC::VSH11, PPC::VSH12, PPC::VSH13, PPC::VSH14, PPC::VSH15, PPC::VSH16, PPC::VSH17, PPC::VSH18, PPC::VSH19, PPC::VSH31, PPC::VSH30, PPC::VSH29, PPC::VSH28, PPC::VSH27, PPC::VSH26, PPC::VSH25, PPC::VSH24, PPC::VSH23, PPC::VSH22, PPC::VSH21, PPC::VSH20, 
  };

  // VSRC Bit set.
  const uint8_t VSRCBits[] = {
    0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xe0, 0xff, 0xff, 0xff, 0xff, 0xff, 0xff, 0xff, 0x1f, 
  };

  // VRRC Register Class...
  const MCPhysReg VRRC[] = {
    PPC::V2, PPC::V3, PPC::V4, PPC::V5, PPC::V0, PPC::V1, PPC::V6, PPC::V7, PPC::V8, PPC::V9, PPC::V10, PPC::V11, PPC::V12, PPC::V13, PPC::V14, PPC::V15, PPC::V16, PPC::V17, PPC::V18, PPC::V19, PPC::V31, PPC::V30, PPC::V29, PPC::V28, PPC::V27, PPC::V26, PPC::V25, PPC::V24, PPC::V23, PPC::V22, PPC::V21, PPC::V20, 
  };

  // VRRC Bit set.
  const uint8_t VRRCBits[] = {
    0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xe0, 0xff, 0xff, 0xff, 0x1f, 
  };

  // VSHRC Register Class...
  const MCPhysReg VSHRC[] = {
    PPC::VSH2, PPC::VSH3, PPC::VSH4, PPC::VSH5, PPC::VSH0, PPC::VSH1, PPC::VSH6, PPC::VSH7, PPC::VSH8, PPC::VSH9, PPC::VSH10, PPC::VSH11, PPC::VSH12, PPC::VSH13, PPC::VSH14, PPC::VSH15, PPC::VSH16, PPC::VSH17, PPC::VSH18, PPC::VSH19, PPC::VSH31, PPC::VSH30, PPC::VSH29, PPC::VSH28, PPC::VSH27, PPC::VSH26, PPC::VSH25, PPC::VSH24, PPC::VSH23, PPC::VSH22, PPC::VSH21, PPC::VSH20, 
  };

  // VSHRC Bit set.
  const uint8_t VSHRCBits[] = {
    0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xe0, 0xff, 0xff, 0xff, 0x1f, 
  };

  // VSLRC Register Class...
  const MCPhysReg VSLRC[] = {
    PPC::VSL0, PPC::VSL1, PPC::VSL2, PPC::VSL3, PPC::VSL4, PPC::VSL5, PPC::VSL6, PPC::VSL7, PPC::VSL8, PPC::VSL9, PPC::VSL10, PPC::VSL11, PPC::VSL12, PPC::VSL13, PPC::VSL31, PPC::VSL30, PPC::VSL29, PPC::VSL28, PPC::VSL27, PPC::VSL26, PPC::VSL25, PPC::VSL24, PPC::VSL23, PPC::VSL22, PPC::VSL21, PPC::VSL20, PPC::VSL19, PPC::VSL18, PPC::VSL17, PPC::VSL16, PPC::VSL15, PPC::VSL14, 
  };

  // VSLRC Bit set.
  const uint8_t VSLRCBits[] = {
    0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xe0, 0xff, 0xff, 0xff, 0x1f, 
  };

}

extern const char PPCRegClassStrings[] = {
  /* 0 */ 'G', 'P', 'R', 'C', '_', 'a', 'n', 'd', '_', 'G', 'P', 'R', 'C', '_', 'N', 'O', 'R', '0', 0,
  /* 19 */ 'G', '8', 'R', 'C', '_', 'a', 'n', 'd', '_', 'G', '8', 'R', 'C', '_', 'N', 'O', 'X', '0', 0,
  /* 38 */ 'C', 'T', 'R', 'R', 'C', '8', 0,
  /* 45 */ 'F', '4', 'R', 'C', 0,
  /* 50 */ 'F', '8', 'R', 'C', 0,
  /* 55 */ 'G', '8', 'R', 'C', 0,
  /* 60 */ 'V', 'R', 'S', 'A', 'V', 'E', 'R', 'C', 0,
  /* 69 */ 'V', 'S', 'F', 'R', 'C', 0,
  /* 75 */ 'V', 'F', 'R', 'C', 0,
  /* 80 */ 'V', 'S', 'H', 'R', 'C', 0,
  /* 86 */ 'V', 'S', 'L', 'R', 'C', 0,
  /* 92 */ 'G', 'P', 'R', 'C', 0,
  /* 97 */ 'C', 'R', 'R', 'C', 0,
  /* 102 */ 'C', 'T', 'R', 'R', 'C', 0,
  /* 108 */ 'V', 'R', 'R', 'C', 0,
  /* 113 */ 'V', 'S', 'R', 'C', 0,
  /* 118 */ 'C', 'R', 'B', 'I', 'T', 'R', 'C', 0,
  /* 126 */ 'C', 'A', 'R', 'R', 'Y', 'R', 'C', 0,
};

extern const MCRegisterClass PPCMCRegisterClasses[] = {
  { GPRC, GPRCBits, 92, 34, sizeof(GPRCBits), PPC::GPRCRegClassID, 4, 4, 1, 1 },
  { GPRC_NOR0, GPRC_NOR0Bits, 9, 34, sizeof(GPRC_NOR0Bits), PPC::GPRC_NOR0RegClassID, 4, 4, 1, 1 },
  { GPRC_and_GPRC_NOR0, GPRC_and_GPRC_NOR0Bits, 0, 33, sizeof(GPRC_and_GPRC_NOR0Bits), PPC::GPRC_and_GPRC_NOR0RegClassID, 4, 4, 1, 1 },
  { CRBITRC, CRBITRCBits, 118, 32, sizeof(CRBITRCBits), PPC::CRBITRCRegClassID, 4, 4, 1, 1 },
  { F4RC, F4RCBits, 45, 32, sizeof(F4RCBits), PPC::F4RCRegClassID, 4, 4, 1, 1 },
  { CRRC, CRRCBits, 97, 8, sizeof(CRRCBits), PPC::CRRCRegClassID, 4, 4, 1, 1 },
  { CARRYRC, CARRYRCBits, 126, 1, sizeof(CARRYRCBits), PPC::CARRYRCRegClassID, 4, 4, -1, 1 },
  { CTRRC, CTRRCBits, 102, 1, sizeof(CTRRCBits), PPC::CTRRCRegClassID, 4, 4, 1, 0 },
  { VRSAVERC, VRSAVERCBits, 60, 1, sizeof(VRSAVERCBits), PPC::VRSAVERCRegClassID, 4, 4, 1, 1 },
  { VSFRC, VSFRCBits, 69, 64, sizeof(VSFRCBits), PPC::VSFRCRegClassID, 8, 8, 1, 1 },
  { G8RC, G8RCBits, 55, 34, sizeof(G8RCBits), PPC::G8RCRegClassID, 8, 8, 1, 1 },
  { G8RC_NOX0, G8RC_NOX0Bits, 28, 34, sizeof(G8RC_NOX0Bits), PPC::G8RC_NOX0RegClassID, 8, 8, 1, 1 },
  { G8RC_and_G8RC_NOX0, G8RC_and_G8RC_NOX0Bits, 19, 33, sizeof(G8RC_and_G8RC_NOX0Bits), PPC::G8RC_and_G8RC_NOX0RegClassID, 8, 8, 1, 1 },
  { F8RC, F8RCBits, 50, 32, sizeof(F8RCBits), PPC::F8RCRegClassID, 8, 8, 1, 1 },
  { VFRC, VFRCBits, 75, 32, sizeof(VFRCBits), PPC::VFRCRegClassID, 8, 8, 1, 1 },
  { CTRRC8, CTRRC8Bits, 38, 1, sizeof(CTRRC8Bits), PPC::CTRRC8RegClassID, 8, 8, 1, 0 },
  { VSRC, VSRCBits, 113, 64, sizeof(VSRCBits), PPC::VSRCRegClassID, 16, 16, 1, 1 },
  { VRRC, VRRCBits, 108, 32, sizeof(VRRCBits), PPC::VRRCRegClassID, 16, 16, 1, 1 },
  { VSHRC, VSHRCBits, 80, 32, sizeof(VSHRCBits), PPC::VSHRCRegClassID, 16, 16, 1, 1 },
  { VSLRC, VSLRCBits, 86, 32, sizeof(VSLRCBits), PPC::VSLRCRegClassID, 16, 16, 1, 1 },
};

// PPC Dwarf<->LLVM register mappings.
extern const MCRegisterInfo::DwarfLLVMRegPair PPCDwarfFlavour0Dwarf2L[] = {
  { 0U, PPC::X0 },
  { 1U, PPC::X1 },
  { 2U, PPC::X2 },
  { 3U, PPC::X3 },
  { 4U, PPC::X4 },
  { 5U, PPC::X5 },
  { 6U, PPC::X6 },
  { 7U, PPC::X7 },
  { 8U, PPC::X8 },
  { 9U, PPC::X9 },
  { 10U, PPC::X10 },
  { 11U, PPC::X11 },
  { 12U, PPC::X12 },
  { 13U, PPC::X13 },
  { 14U, PPC::X14 },
  { 15U, PPC::X15 },
  { 16U, PPC::X16 },
  { 17U, PPC::X17 },
  { 18U, PPC::X18 },
  { 19U, PPC::X19 },
  { 20U, PPC::X20 },
  { 21U, PPC::X21 },
  { 22U, PPC::X22 },
  { 23U, PPC::X23 },
  { 24U, PPC::X24 },
  { 25U, PPC::X25 },
  { 26U, PPC::X26 },
  { 27U, PPC::X27 },
  { 28U, PPC::X28 },
  { 29U, PPC::X29 },
  { 30U, PPC::X30 },
  { 31U, PPC::X31 },
  { 32U, PPC::F0 },
  { 33U, PPC::F1 },
  { 34U, PPC::F2 },
  { 35U, PPC::F3 },
  { 36U, PPC::F4 },
  { 37U, PPC::F5 },
  { 38U, PPC::F6 },
  { 39U, PPC::F7 },
  { 40U, PPC::F8 },
  { 41U, PPC::F9 },
  { 42U, PPC::F10 },
  { 43U, PPC::F11 },
  { 44U, PPC::F12 },
  { 45U, PPC::F13 },
  { 46U, PPC::F14 },
  { 47U, PPC::F15 },
  { 48U, PPC::F16 },
  { 49U, PPC::F17 },
  { 50U, PPC::F18 },
  { 51U, PPC::F19 },
  { 52U, PPC::F20 },
  { 53U, PPC::F21 },
  { 54U, PPC::F22 },
  { 55U, PPC::F23 },
  { 56U, PPC::F24 },
  { 57U, PPC::F25 },
  { 58U, PPC::F26 },
  { 59U, PPC::F27 },
  { 60U, PPC::F28 },
  { 61U, PPC::F29 },
  { 62U, PPC::F30 },
  { 63U, PPC::F31 },
  { 65U, PPC::LR8 },
  { 66U, PPC::CTR8 },
  { 68U, PPC::CR0 },
  { 69U, PPC::CR1 },
  { 70U, PPC::CR2 },
  { 71U, PPC::CR3 },
  { 72U, PPC::CR4 },
  { 73U, PPC::CR5 },
  { 74U, PPC::CR6 },
  { 75U, PPC::CR7 },
  { 76U, PPC::CARRY },
  { 77U, PPC::V0 },
  { 78U, PPC::V1 },
  { 79U, PPC::V2 },
  { 80U, PPC::V3 },
  { 81U, PPC::V4 },
  { 82U, PPC::V5 },
  { 83U, PPC::V6 },
  { 84U, PPC::V7 },
  { 85U, PPC::V8 },
  { 86U, PPC::V9 },
  { 87U, PPC::V10 },
  { 88U, PPC::V11 },
  { 89U, PPC::V12 },
  { 90U, PPC::V13 },
  { 91U, PPC::V14 },
  { 92U, PPC::V15 },
  { 93U, PPC::V16 },
  { 94U, PPC::V17 },
  { 95U, PPC::V18 },
  { 96U, PPC::V19 },
  { 97U, PPC::V20 },
  { 98U, PPC::V21 },
  { 99U, PPC::V22 },
  { 100U, PPC::V23 },
  { 101U, PPC::V24 },
  { 102U, PPC::V25 },
  { 103U, PPC::V26 },
  { 104U, PPC::V27 },
  { 105U, PPC::V28 },
  { 106U, PPC::V29 },
  { 107U, PPC::V30 },
  { 108U, PPC::V31 },
  { 109U, PPC::VRSAVE },
};
extern const unsigned PPCDwarfFlavour0Dwarf2LSize = array_lengthof(PPCDwarfFlavour0Dwarf2L);

extern const MCRegisterInfo::DwarfLLVMRegPair PPCDwarfFlavour1Dwarf2L[] = {
  { 0U, PPC::R0 },
  { 1U, PPC::R1 },
  { 2U, PPC::R2 },
  { 3U, PPC::R3 },
  { 4U, PPC::R4 },
  { 5U, PPC::R5 },
  { 6U, PPC::R6 },
  { 7U, PPC::R7 },
  { 8U, PPC::R8 },
  { 9U, PPC::R9 },
  { 10U, PPC::R10 },
  { 11U, PPC::R11 },
  { 12U, PPC::R12 },
  { 13U, PPC::R13 },
  { 14U, PPC::R14 },
  { 15U, PPC::R15 },
  { 16U, PPC::R16 },
  { 17U, PPC::R17 },
  { 18U, PPC::R18 },
  { 19U, PPC::R19 },
  { 20U, PPC::R20 },
  { 21U, PPC::R21 },
  { 22U, PPC::R22 },
  { 23U, PPC::R23 },
  { 24U, PPC::R24 },
  { 25U, PPC::R25 },
  { 26U, PPC::R26 },
  { 27U, PPC::R27 },
  { 28U, PPC::R28 },
  { 29U, PPC::R29 },
  { 30U, PPC::R30 },
  { 31U, PPC::R31 },
  { 32U, PPC::F0 },
  { 33U, PPC::F1 },
  { 34U, PPC::F2 },
  { 35U, PPC::F3 },
  { 36U, PPC::F4 },
  { 37U, PPC::F5 },
  { 38U, PPC::F6 },
  { 39U, PPC::F7 },
  { 40U, PPC::F8 },
  { 41U, PPC::F9 },
  { 42U, PPC::F10 },
  { 43U, PPC::F11 },
  { 44U, PPC::F12 },
  { 45U, PPC::F13 },
  { 46U, PPC::F14 },
  { 47U, PPC::F15 },
  { 48U, PPC::F16 },
  { 49U, PPC::F17 },
  { 50U, PPC::F18 },
  { 51U, PPC::F19 },
  { 52U, PPC::F20 },
  { 53U, PPC::F21 },
  { 54U, PPC::F22 },
  { 55U, PPC::F23 },
  { 56U, PPC::F24 },
  { 57U, PPC::F25 },
  { 58U, PPC::F26 },
  { 59U, PPC::F27 },
  { 60U, PPC::F28 },
  { 61U, PPC::F29 },
  { 62U, PPC::F30 },
  { 63U, PPC::F31 },
  { 65U, PPC::LR },
  { 66U, PPC::CTR },
  { 68U, PPC::CR0 },
  { 69U, PPC::CR1 },
  { 70U, PPC::CR2 },
  { 71U, PPC::CR3 },
  { 72U, PPC::CR4 },
  { 73U, PPC::CR5 },
  { 74U, PPC::CR6 },
  { 75U, PPC::CR7 },
  { 77U, PPC::V0 },
  { 78U, PPC::V1 },
  { 79U, PPC::V2 },
  { 80U, PPC::V3 },
  { 81U, PPC::V4 },
  { 82U, PPC::V5 },
  { 83U, PPC::V6 },
  { 84U, PPC::V7 },
  { 85U, PPC::V8 },
  { 86U, PPC::V9 },
  { 87U, PPC::V10 },
  { 88U, PPC::V11 },
  { 89U, PPC::V12 },
  { 90U, PPC::V13 },
  { 91U, PPC::V14 },
  { 92U, PPC::V15 },
  { 93U, PPC::V16 },
  { 94U, PPC::V17 },
  { 95U, PPC::V18 },
  { 96U, PPC::V19 },
  { 97U, PPC::V20 },
  { 98U, PPC::V21 },
  { 99U, PPC::V22 },
  { 100U, PPC::V23 },
  { 101U, PPC::V24 },
  { 102U, PPC::V25 },
  { 103U, PPC::V26 },
  { 104U, PPC::V27 },
  { 105U, PPC::V28 },
  { 106U, PPC::V29 },
  { 107U, PPC::V30 },
  { 108U, PPC::V31 },
};
extern const unsigned PPCDwarfFlavour1Dwarf2LSize = array_lengthof(PPCDwarfFlavour1Dwarf2L);

extern const MCRegisterInfo::DwarfLLVMRegPair PPCEHFlavour0Dwarf2L[] = {
  { 0U, PPC::X0 },
  { 1U, PPC::X1 },
  { 2U, PPC::X2 },
  { 3U, PPC::X3 },
  { 4U, PPC::X4 },
  { 5U, PPC::X5 },
  { 6U, PPC::X6 },
  { 7U, PPC::X7 },
  { 8U, PPC::X8 },
  { 9U, PPC::X9 },
  { 10U, PPC::X10 },
  { 11U, PPC::X11 },
  { 12U, PPC::X12 },
  { 13U, PPC::X13 },
  { 14U, PPC::X14 },
  { 15U, PPC::X15 },
  { 16U, PPC::X16 },
  { 17U, PPC::X17 },
  { 18U, PPC::X18 },
  { 19U, PPC::X19 },
  { 20U, PPC::X20 },
  { 21U, PPC::X21 },
  { 22U, PPC::X22 },
  { 23U, PPC::X23 },
  { 24U, PPC::X24 },
  { 25U, PPC::X25 },
  { 26U, PPC::X26 },
  { 27U, PPC::X27 },
  { 28U, PPC::X28 },
  { 29U, PPC::X29 },
  { 30U, PPC::X30 },
  { 31U, PPC::X31 },
  { 32U, PPC::F0 },
  { 33U, PPC::F1 },
  { 34U, PPC::F2 },
  { 35U, PPC::F3 },
  { 36U, PPC::F4 },
  { 37U, PPC::F5 },
  { 38U, PPC::F6 },
  { 39U, PPC::F7 },
  { 40U, PPC::F8 },
  { 41U, PPC::F9 },
  { 42U, PPC::F10 },
  { 43U, PPC::F11 },
  { 44U, PPC::F12 },
  { 45U, PPC::F13 },
  { 46U, PPC::F14 },
  { 47U, PPC::F15 },
  { 48U, PPC::F16 },
  { 49U, PPC::F17 },
  { 50U, PPC::F18 },
  { 51U, PPC::F19 },
  { 52U, PPC::F20 },
  { 53U, PPC::F21 },
  { 54U, PPC::F22 },
  { 55U, PPC::F23 },
  { 56U, PPC::F24 },
  { 57U, PPC::F25 },
  { 58U, PPC::F26 },
  { 59U, PPC::F27 },
  { 60U, PPC::F28 },
  { 61U, PPC::F29 },
  { 62U, PPC::F30 },
  { 63U, PPC::F31 },
  { 65U, PPC::LR8 },
  { 66U, PPC::CTR8 },
  { 68U, PPC::CR0 },
  { 69U, PPC::CR1 },
  { 70U, PPC::CR2 },
  { 71U, PPC::CR3 },
  { 72U, PPC::CR4 },
  { 73U, PPC::CR5 },
  { 74U, PPC::CR6 },
  { 75U, PPC::CR7 },
  { 76U, PPC::CARRY },
  { 77U, PPC::V0 },
  { 78U, PPC::V1 },
  { 79U, PPC::V2 },
  { 80U, PPC::V3 },
  { 81U, PPC::V4 },
  { 82U, PPC::V5 },
  { 83U, PPC::V6 },
  { 84U, PPC::V7 },
  { 85U, PPC::V8 },
  { 86U, PPC::V9 },
  { 87U, PPC::V10 },
  { 88U, PPC::V11 },
  { 89U, PPC::V12 },
  { 90U, PPC::V13 },
  { 91U, PPC::V14 },
  { 92U, PPC::V15 },
  { 93U, PPC::V16 },
  { 94U, PPC::V17 },
  { 95U, PPC::V18 },
  { 96U, PPC::V19 },
  { 97U, PPC::V20 },
  { 98U, PPC::V21 },
  { 99U, PPC::V22 },
  { 100U, PPC::V23 },
  { 101U, PPC::V24 },
  { 102U, PPC::V25 },
  { 103U, PPC::V26 },
  { 104U, PPC::V27 },
  { 105U, PPC::V28 },
  { 106U, PPC::V29 },
  { 107U, PPC::V30 },
  { 108U, PPC::V31 },
  { 109U, PPC::VRSAVE },
};
extern const unsigned PPCEHFlavour0Dwarf2LSize = array_lengthof(PPCEHFlavour0Dwarf2L);

extern const MCRegisterInfo::DwarfLLVMRegPair PPCEHFlavour1Dwarf2L[] = {
  { 0U, PPC::R0 },
  { 1U, PPC::R1 },
  { 2U, PPC::R2 },
  { 3U, PPC::R3 },
  { 4U, PPC::R4 },
  { 5U, PPC::R5 },
  { 6U, PPC::R6 },
  { 7U, PPC::R7 },
  { 8U, PPC::R8 },
  { 9U, PPC::R9 },
  { 10U, PPC::R10 },
  { 11U, PPC::R11 },
  { 12U, PPC::R12 },
  { 13U, PPC::R13 },
  { 14U, PPC::R14 },
  { 15U, PPC::R15 },
  { 16U, PPC::R16 },
  { 17U, PPC::R17 },
  { 18U, PPC::R18 },
  { 19U, PPC::R19 },
  { 20U, PPC::R20 },
  { 21U, PPC::R21 },
  { 22U, PPC::R22 },
  { 23U, PPC::R23 },
  { 24U, PPC::R24 },
  { 25U, PPC::R25 },
  { 26U, PPC::R26 },
  { 27U, PPC::R27 },
  { 28U, PPC::R28 },
  { 29U, PPC::R29 },
  { 30U, PPC::R30 },
  { 31U, PPC::R31 },
  { 32U, PPC::F0 },
  { 33U, PPC::F1 },
  { 34U, PPC::F2 },
  { 35U, PPC::F3 },
  { 36U, PPC::F4 },
  { 37U, PPC::F5 },
  { 38U, PPC::F6 },
  { 39U, PPC::F7 },
  { 40U, PPC::F8 },
  { 41U, PPC::F9 },
  { 42U, PPC::F10 },
  { 43U, PPC::F11 },
  { 44U, PPC::F12 },
  { 45U, PPC::F13 },
  { 46U, PPC::F14 },
  { 47U, PPC::F15 },
  { 48U, PPC::F16 },
  { 49U, PPC::F17 },
  { 50U, PPC::F18 },
  { 51U, PPC::F19 },
  { 52U, PPC::F20 },
  { 53U, PPC::F21 },
  { 54U, PPC::F22 },
  { 55U, PPC::F23 },
  { 56U, PPC::F24 },
  { 57U, PPC::F25 },
  { 58U, PPC::F26 },
  { 59U, PPC::F27 },
  { 60U, PPC::F28 },
  { 61U, PPC::F29 },
  { 62U, PPC::F30 },
  { 63U, PPC::F31 },
  { 65U, PPC::LR },
  { 66U, PPC::CTR },
  { 68U, PPC::CR0 },
  { 69U, PPC::CR1 },
  { 70U, PPC::CR2 },
  { 71U, PPC::CR3 },
  { 72U, PPC::CR4 },
  { 73U, PPC::CR5 },
  { 74U, PPC::CR6 },
  { 75U, PPC::CR7 },
  { 77U, PPC::V0 },
  { 78U, PPC::V1 },
  { 79U, PPC::V2 },
  { 80U, PPC::V3 },
  { 81U, PPC::V4 },
  { 82U, PPC::V5 },
  { 83U, PPC::V6 },
  { 84U, PPC::V7 },
  { 85U, PPC::V8 },
  { 86U, PPC::V9 },
  { 87U, PPC::V10 },
  { 88U, PPC::V11 },
  { 89U, PPC::V12 },
  { 90U, PPC::V13 },
  { 91U, PPC::V14 },
  { 92U, PPC::V15 },
  { 93U, PPC::V16 },
  { 94U, PPC::V17 },
  { 95U, PPC::V18 },
  { 96U, PPC::V19 },
  { 97U, PPC::V20 },
  { 98U, PPC::V21 },
  { 99U, PPC::V22 },
  { 100U, PPC::V23 },
  { 101U, PPC::V24 },
  { 102U, PPC::V25 },
  { 103U, PPC::V26 },
  { 104U, PPC::V27 },
  { 105U, PPC::V28 },
  { 106U, PPC::V29 },
  { 107U, PPC::V30 },
  { 108U, PPC::V31 },
};
extern const unsigned PPCEHFlavour1Dwarf2LSize = array_lengthof(PPCEHFlavour1Dwarf2L);

extern const MCRegisterInfo::DwarfLLVMRegPair PPCDwarfFlavour0L2Dwarf[] = {
  { PPC::CARRY, 76U },
  { PPC::CTR, -2U },
  { PPC::LR, -2U },
  { PPC::VRSAVE, 109U },
  { PPC::ZERO, -2U },
  { PPC::CR0, 68U },
  { PPC::CR1, 69U },
  { PPC::CR2, 70U },
  { PPC::CR3, 71U },
  { PPC::CR4, 72U },
  { PPC::CR5, 73U },
  { PPC::CR6, 74U },
  { PPC::CR7, 75U },
  { PPC::CTR8, 66U },
  { PPC::F0, 32U },
  { PPC::F1, 33U },
  { PPC::F2, 34U },
  { PPC::F3, 35U },
  { PPC::F4, 36U },
  { PPC::F5, 37U },
  { PPC::F6, 38U },
  { PPC::F7, 39U },
  { PPC::F8, 40U },
  { PPC::F9, 41U },
  { PPC::F10, 42U },
  { PPC::F11, 43U },
  { PPC::F12, 44U },
  { PPC::F13, 45U },
  { PPC::F14, 46U },
  { PPC::F15, 47U },
  { PPC::F16, 48U },
  { PPC::F17, 49U },
  { PPC::F18, 50U },
  { PPC::F19, 51U },
  { PPC::F20, 52U },
  { PPC::F21, 53U },
  { PPC::F22, 54U },
  { PPC::F23, 55U },
  { PPC::F24, 56U },
  { PPC::F25, 57U },
  { PPC::F26, 58U },
  { PPC::F27, 59U },
  { PPC::F28, 60U },
  { PPC::F29, 61U },
  { PPC::F30, 62U },
  { PPC::F31, 63U },
  { PPC::LR8, 65U },
  { PPC::R0, -2U },
  { PPC::R1, -2U },
  { PPC::R2, -2U },
  { PPC::R3, -2U },
  { PPC::R4, -2U },
  { PPC::R5, -2U },
  { PPC::R6, -2U },
  { PPC::R7, -2U },
  { PPC::R8, -2U },
  { PPC::R9, -2U },
  { PPC::R10, -2U },
  { PPC::R11, -2U },
  { PPC::R12, -2U },
  { PPC::R13, -2U },
  { PPC::R14, -2U },
  { PPC::R15, -2U },
  { PPC::R16, -2U },
  { PPC::R17, -2U },
  { PPC::R18, -2U },
  { PPC::R19, -2U },
  { PPC::R20, -2U },
  { PPC::R21, -2U },
  { PPC::R22, -2U },
  { PPC::R23, -2U },
  { PPC::R24, -2U },
  { PPC::R25, -2U },
  { PPC::R26, -2U },
  { PPC::R27, -2U },
  { PPC::R28, -2U },
  { PPC::R29, -2U },
  { PPC::R30, -2U },
  { PPC::R31, -2U },
  { PPC::V0, 77U },
  { PPC::V1, 78U },
  { PPC::V2, 79U },
  { PPC::V3, 80U },
  { PPC::V4, 81U },
  { PPC::V5, 82U },
  { PPC::V6, 83U },
  { PPC::V7, 84U },
  { PPC::V8, 85U },
  { PPC::V9, 86U },
  { PPC::V10, 87U },
  { PPC::V11, 88U },
  { PPC::V12, 89U },
  { PPC::V13, 90U },
  { PPC::V14, 91U },
  { PPC::V15, 92U },
  { PPC::V16, 93U },
  { PPC::V17, 94U },
  { PPC::V18, 95U },
  { PPC::V19, 96U },
  { PPC::V20, 97U },
  { PPC::V21, 98U },
  { PPC::V22, 99U },
  { PPC::V23, 100U },
  { PPC::V24, 101U },
  { PPC::V25, 102U },
  { PPC::V26, 103U },
  { PPC::V27, 104U },
  { PPC::V28, 105U },
  { PPC::V29, 106U },
  { PPC::V30, 107U },
  { PPC::V31, 108U },
  { PPC::VSH0, 77U },
  { PPC::VSH1, 78U },
  { PPC::VSH2, 79U },
  { PPC::VSH3, 80U },
  { PPC::VSH4, 81U },
  { PPC::VSH5, 82U },
  { PPC::VSH6, 83U },
  { PPC::VSH7, 84U },
  { PPC::VSH8, 85U },
  { PPC::VSH9, 86U },
  { PPC::VSH10, 87U },
  { PPC::VSH11, 88U },
  { PPC::VSH12, 89U },
  { PPC::VSH13, 90U },
  { PPC::VSH14, 91U },
  { PPC::VSH15, 92U },
  { PPC::VSH16, 93U },
  { PPC::VSH17, 94U },
  { PPC::VSH18, 95U },
  { PPC::VSH19, 96U },
  { PPC::VSH20, 97U },
  { PPC::VSH21, 98U },
  { PPC::VSH22, 99U },
  { PPC::VSH23, 100U },
  { PPC::VSH24, 101U },
  { PPC::VSH25, 102U },
  { PPC::VSH26, 103U },
  { PPC::VSH27, 104U },
  { PPC::VSH28, 105U },
  { PPC::VSH29, 106U },
  { PPC::VSH30, 107U },
  { PPC::VSH31, 108U },
  { PPC::VSL0, 32U },
  { PPC::VSL1, 33U },
  { PPC::VSL2, 34U },
  { PPC::VSL3, 35U },
  { PPC::VSL4, 36U },
  { PPC::VSL5, 37U },
  { PPC::VSL6, 38U },
  { PPC::VSL7, 39U },
  { PPC::VSL8, 40U },
  { PPC::VSL9, 41U },
  { PPC::VSL10, 42U },
  { PPC::VSL11, 43U },
  { PPC::VSL12, 44U },
  { PPC::VSL13, 45U },
  { PPC::VSL14, 46U },
  { PPC::VSL15, 47U },
  { PPC::VSL16, 48U },
  { PPC::VSL17, 49U },
  { PPC::VSL18, 50U },
  { PPC::VSL19, 51U },
  { PPC::VSL20, 52U },
  { PPC::VSL21, 53U },
  { PPC::VSL22, 54U },
  { PPC::VSL23, 55U },
  { PPC::VSL24, 56U },
  { PPC::VSL25, 57U },
  { PPC::VSL26, 58U },
  { PPC::VSL27, 59U },
  { PPC::VSL28, 60U },
  { PPC::VSL29, 61U },
  { PPC::VSL30, 62U },
  { PPC::VSL31, 63U },
  { PPC::X0, 0U },
  { PPC::X1, 1U },
  { PPC::X2, 2U },
  { PPC::X3, 3U },
  { PPC::X4, 4U },
  { PPC::X5, 5U },
  { PPC::X6, 6U },
  { PPC::X7, 7U },
  { PPC::X8, 8U },
  { PPC::X9, 9U },
  { PPC::X10, 10U },
  { PPC::X11, 11U },
  { PPC::X12, 12U },
  { PPC::X13, 13U },
  { PPC::X14, 14U },
  { PPC::X15, 15U },
  { PPC::X16, 16U },
  { PPC::X17, 17U },
  { PPC::X18, 18U },
  { PPC::X19, 19U },
  { PPC::X20, 20U },
  { PPC::X21, 21U },
  { PPC::X22, 22U },
  { PPC::X23, 23U },
  { PPC::X24, 24U },
  { PPC::X25, 25U },
  { PPC::X26, 26U },
  { PPC::X27, 27U },
  { PPC::X28, 28U },
  { PPC::X29, 29U },
  { PPC::X30, 30U },
  { PPC::X31, 31U },
  { PPC::ZERO8, 0U },
};
extern const unsigned PPCDwarfFlavour0L2DwarfSize = array_lengthof(PPCDwarfFlavour0L2Dwarf);

extern const MCRegisterInfo::DwarfLLVMRegPair PPCDwarfFlavour1L2Dwarf[] = {
  { PPC::CTR, 66U },
  { PPC::LR, 65U },
  { PPC::ZERO, 0U },
  { PPC::CR0, 68U },
  { PPC::CR1, 69U },
  { PPC::CR2, 70U },
  { PPC::CR3, 71U },
  { PPC::CR4, 72U },
  { PPC::CR5, 73U },
  { PPC::CR6, 74U },
  { PPC::CR7, 75U },
  { PPC::CTR8, -2U },
  { PPC::F0, 32U },
  { PPC::F1, 33U },
  { PPC::F2, 34U },
  { PPC::F3, 35U },
  { PPC::F4, 36U },
  { PPC::F5, 37U },
  { PPC::F6, 38U },
  { PPC::F7, 39U },
  { PPC::F8, 40U },
  { PPC::F9, 41U },
  { PPC::F10, 42U },
  { PPC::F11, 43U },
  { PPC::F12, 44U },
  { PPC::F13, 45U },
  { PPC::F14, 46U },
  { PPC::F15, 47U },
  { PPC::F16, 48U },
  { PPC::F17, 49U },
  { PPC::F18, 50U },
  { PPC::F19, 51U },
  { PPC::F20, 52U },
  { PPC::F21, 53U },
  { PPC::F22, 54U },
  { PPC::F23, 55U },
  { PPC::F24, 56U },
  { PPC::F25, 57U },
  { PPC::F26, 58U },
  { PPC::F27, 59U },
  { PPC::F28, 60U },
  { PPC::F29, 61U },
  { PPC::F30, 62U },
  { PPC::F31, 63U },
  { PPC::LR8, -2U },
  { PPC::R0, 0U },
  { PPC::R1, 1U },
  { PPC::R2, 2U },
  { PPC::R3, 3U },
  { PPC::R4, 4U },
  { PPC::R5, 5U },
  { PPC::R6, 6U },
  { PPC::R7, 7U },
  { PPC::R8, 8U },
  { PPC::R9, 9U },
  { PPC::R10, 10U },
  { PPC::R11, 11U },
  { PPC::R12, 12U },
  { PPC::R13, 13U },
  { PPC::R14, 14U },
  { PPC::R15, 15U },
  { PPC::R16, 16U },
  { PPC::R17, 17U },
  { PPC::R18, 18U },
  { PPC::R19, 19U },
  { PPC::R20, 20U },
  { PPC::R21, 21U },
  { PPC::R22, 22U },
  { PPC::R23, 23U },
  { PPC::R24, 24U },
  { PPC::R25, 25U },
  { PPC::R26, 26U },
  { PPC::R27, 27U },
  { PPC::R28, 28U },
  { PPC::R29, 29U },
  { PPC::R30, 30U },
  { PPC::R31, 31U },
  { PPC::V0, 77U },
  { PPC::V1, 78U },
  { PPC::V2, 79U },
  { PPC::V3, 80U },
  { PPC::V4, 81U },
  { PPC::V5, 82U },
  { PPC::V6, 83U },
  { PPC::V7, 84U },
  { PPC::V8, 85U },
  { PPC::V9, 86U },
  { PPC::V10, 87U },
  { PPC::V11, 88U },
  { PPC::V12, 89U },
  { PPC::V13, 90U },
  { PPC::V14, 91U },
  { PPC::V15, 92U },
  { PPC::V16, 93U },
  { PPC::V17, 94U },
  { PPC::V18, 95U },
  { PPC::V19, 96U },
  { PPC::V20, 97U },
  { PPC::V21, 98U },
  { PPC::V22, 99U },
  { PPC::V23, 100U },
  { PPC::V24, 101U },
  { PPC::V25, 102U },
  { PPC::V26, 103U },
  { PPC::V27, 104U },
  { PPC::V28, 105U },
  { PPC::V29, 106U },
  { PPC::V30, 107U },
  { PPC::V31, 108U },
  { PPC::VSH0, 77U },
  { PPC::VSH1, 78U },
  { PPC::VSH2, 79U },
  { PPC::VSH3, 80U },
  { PPC::VSH4, 81U },
  { PPC::VSH5, 82U },
  { PPC::VSH6, 83U },
  { PPC::VSH7, 84U },
  { PPC::VSH8, 85U },
  { PPC::VSH9, 86U },
  { PPC::VSH10, 87U },
  { PPC::VSH11, 88U },
  { PPC::VSH12, 89U },
  { PPC::VSH13, 90U },
  { PPC::VSH14, 91U },
  { PPC::VSH15, 92U },
  { PPC::VSH16, 93U },
  { PPC::VSH17, 94U },
  { PPC::VSH18, 95U },
  { PPC::VSH19, 96U },
  { PPC::VSH20, 97U },
  { PPC::VSH21, 98U },
  { PPC::VSH22, 99U },
  { PPC::VSH23, 100U },
  { PPC::VSH24, 101U },
  { PPC::VSH25, 102U },
  { PPC::VSH26, 103U },
  { PPC::VSH27, 104U },
  { PPC::VSH28, 105U },
  { PPC::VSH29, 106U },
  { PPC::VSH30, 107U },
  { PPC::VSH31, 108U },
  { PPC::VSL0, 32U },
  { PPC::VSL1, 33U },
  { PPC::VSL2, 34U },
  { PPC::VSL3, 35U },
  { PPC::VSL4, 36U },
  { PPC::VSL5, 37U },
  { PPC::VSL6, 38U },
  { PPC::VSL7, 39U },
  { PPC::VSL8, 40U },
  { PPC::VSL9, 41U },
  { PPC::VSL10, 42U },
  { PPC::VSL11, 43U },
  { PPC::VSL12, 44U },
  { PPC::VSL13, 45U },
  { PPC::VSL14, 46U },
  { PPC::VSL15, 47U },
  { PPC::VSL16, 48U },
  { PPC::VSL17, 49U },
  { PPC::VSL18, 50U },
  { PPC::VSL19, 51U },
  { PPC::VSL20, 52U },
  { PPC::VSL21, 53U },
  { PPC::VSL22, 54U },
  { PPC::VSL23, 55U },
  { PPC::VSL24, 56U },
  { PPC::VSL25, 57U },
  { PPC::VSL26, 58U },
  { PPC::VSL27, 59U },
  { PPC::VSL28, 60U },
  { PPC::VSL29, 61U },
  { PPC::VSL30, 62U },
  { PPC::VSL31, 63U },
  { PPC::X0, -2U },
  { PPC::X1, -2U },
  { PPC::X2, -2U },
  { PPC::X3, -2U },
  { PPC::X4, -2U },
  { PPC::X5, -2U },
  { PPC::X6, -2U },
  { PPC::X7, -2U },
  { PPC::X8, -2U },
  { PPC::X9, -2U },
  { PPC::X10, -2U },
  { PPC::X11, -2U },
  { PPC::X12, -2U },
  { PPC::X13, -2U },
  { PPC::X14, -2U },
  { PPC::X15, -2U },
  { PPC::X16, -2U },
  { PPC::X17, -2U },
  { PPC::X18, -2U },
  { PPC::X19, -2U },
  { PPC::X20, -2U },
  { PPC::X21, -2U },
  { PPC::X22, -2U },
  { PPC::X23, -2U },
  { PPC::X24, -2U },
  { PPC::X25, -2U },
  { PPC::X26, -2U },
  { PPC::X27, -2U },
  { PPC::X28, -2U },
  { PPC::X29, -2U },
  { PPC::X30, -2U },
  { PPC::X31, -2U },
  { PPC::ZERO8, -2U },
};
extern const unsigned PPCDwarfFlavour1L2DwarfSize = array_lengthof(PPCDwarfFlavour1L2Dwarf);

extern const MCRegisterInfo::DwarfLLVMRegPair PPCEHFlavour0L2Dwarf[] = {
  { PPC::CARRY, 76U },
  { PPC::CTR, -2U },
  { PPC::LR, -2U },
  { PPC::VRSAVE, 109U },
  { PPC::ZERO, -2U },
  { PPC::CR0, 68U },
  { PPC::CR1, 69U },
  { PPC::CR2, 70U },
  { PPC::CR3, 71U },
  { PPC::CR4, 72U },
  { PPC::CR5, 73U },
  { PPC::CR6, 74U },
  { PPC::CR7, 75U },
  { PPC::CTR8, 66U },
  { PPC::F0, 32U },
  { PPC::F1, 33U },
  { PPC::F2, 34U },
  { PPC::F3, 35U },
  { PPC::F4, 36U },
  { PPC::F5, 37U },
  { PPC::F6, 38U },
  { PPC::F7, 39U },
  { PPC::F8, 40U },
  { PPC::F9, 41U },
  { PPC::F10, 42U },
  { PPC::F11, 43U },
  { PPC::F12, 44U },
  { PPC::F13, 45U },
  { PPC::F14, 46U },
  { PPC::F15, 47U },
  { PPC::F16, 48U },
  { PPC::F17, 49U },
  { PPC::F18, 50U },
  { PPC::F19, 51U },
  { PPC::F20, 52U },
  { PPC::F21, 53U },
  { PPC::F22, 54U },
  { PPC::F23, 55U },
  { PPC::F24, 56U },
  { PPC::F25, 57U },
  { PPC::F26, 58U },
  { PPC::F27, 59U },
  { PPC::F28, 60U },
  { PPC::F29, 61U },
  { PPC::F30, 62U },
  { PPC::F31, 63U },
  { PPC::LR8, 65U },
  { PPC::R0, -2U },
  { PPC::R1, -2U },
  { PPC::R2, -2U },
  { PPC::R3, -2U },
  { PPC::R4, -2U },
  { PPC::R5, -2U },
  { PPC::R6, -2U },
  { PPC::R7, -2U },
  { PPC::R8, -2U },
  { PPC::R9, -2U },
  { PPC::R10, -2U },
  { PPC::R11, -2U },
  { PPC::R12, -2U },
  { PPC::R13, -2U },
  { PPC::R14, -2U },
  { PPC::R15, -2U },
  { PPC::R16, -2U },
  { PPC::R17, -2U },
  { PPC::R18, -2U },
  { PPC::R19, -2U },
  { PPC::R20, -2U },
  { PPC::R21, -2U },
  { PPC::R22, -2U },
  { PPC::R23, -2U },
  { PPC::R24, -2U },
  { PPC::R25, -2U },
  { PPC::R26, -2U },
  { PPC::R27, -2U },
  { PPC::R28, -2U },
  { PPC::R29, -2U },
  { PPC::R30, -2U },
  { PPC::R31, -2U },
  { PPC::V0, 77U },
  { PPC::V1, 78U },
  { PPC::V2, 79U },
  { PPC::V3, 80U },
  { PPC::V4, 81U },
  { PPC::V5, 82U },
  { PPC::V6, 83U },
  { PPC::V7, 84U },
  { PPC::V8, 85U },
  { PPC::V9, 86U },
  { PPC::V10, 87U },
  { PPC::V11, 88U },
  { PPC::V12, 89U },
  { PPC::V13, 90U },
  { PPC::V14, 91U },
  { PPC::V15, 92U },
  { PPC::V16, 93U },
  { PPC::V17, 94U },
  { PPC::V18, 95U },
  { PPC::V19, 96U },
  { PPC::V20, 97U },
  { PPC::V21, 98U },
  { PPC::V22, 99U },
  { PPC::V23, 100U },
  { PPC::V24, 101U },
  { PPC::V25, 102U },
  { PPC::V26, 103U },
  { PPC::V27, 104U },
  { PPC::V28, 105U },
  { PPC::V29, 106U },
  { PPC::V30, 107U },
  { PPC::V31, 108U },
  { PPC::VSH0, 77U },
  { PPC::VSH1, 78U },
  { PPC::VSH2, 79U },
  { PPC::VSH3, 80U },
  { PPC::VSH4, 81U },
  { PPC::VSH5, 82U },
  { PPC::VSH6, 83U },
  { PPC::VSH7, 84U },
  { PPC::VSH8, 85U },
  { PPC::VSH9, 86U },
  { PPC::VSH10, 87U },
  { PPC::VSH11, 88U },
  { PPC::VSH12, 89U },
  { PPC::VSH13, 90U },
  { PPC::VSH14, 91U },
  { PPC::VSH15, 92U },
  { PPC::VSH16, 93U },
  { PPC::VSH17, 94U },
  { PPC::VSH18, 95U },
  { PPC::VSH19, 96U },
  { PPC::VSH20, 97U },
  { PPC::VSH21, 98U },
  { PPC::VSH22, 99U },
  { PPC::VSH23, 100U },
  { PPC::VSH24, 101U },
  { PPC::VSH25, 102U },
  { PPC::VSH26, 103U },
  { PPC::VSH27, 104U },
  { PPC::VSH28, 105U },
  { PPC::VSH29, 106U },
  { PPC::VSH30, 107U },
  { PPC::VSH31, 108U },
  { PPC::VSL0, 32U },
  { PPC::VSL1, 33U },
  { PPC::VSL2, 34U },
  { PPC::VSL3, 35U },
  { PPC::VSL4, 36U },
  { PPC::VSL5, 37U },
  { PPC::VSL6, 38U },
  { PPC::VSL7, 39U },
  { PPC::VSL8, 40U },
  { PPC::VSL9, 41U },
  { PPC::VSL10, 42U },
  { PPC::VSL11, 43U },
  { PPC::VSL12, 44U },
  { PPC::VSL13, 45U },
  { PPC::VSL14, 46U },
  { PPC::VSL15, 47U },
  { PPC::VSL16, 48U },
  { PPC::VSL17, 49U },
  { PPC::VSL18, 50U },
  { PPC::VSL19, 51U },
  { PPC::VSL20, 52U },
  { PPC::VSL21, 53U },
  { PPC::VSL22, 54U },
  { PPC::VSL23, 55U },
  { PPC::VSL24, 56U },
  { PPC::VSL25, 57U },
  { PPC::VSL26, 58U },
  { PPC::VSL27, 59U },
  { PPC::VSL28, 60U },
  { PPC::VSL29, 61U },
  { PPC::VSL30, 62U },
  { PPC::VSL31, 63U },
  { PPC::X0, 0U },
  { PPC::X1, 1U },
  { PPC::X2, 2U },
  { PPC::X3, 3U },
  { PPC::X4, 4U },
  { PPC::X5, 5U },
  { PPC::X6, 6U },
  { PPC::X7, 7U },
  { PPC::X8, 8U },
  { PPC::X9, 9U },
  { PPC::X10, 10U },
  { PPC::X11, 11U },
  { PPC::X12, 12U },
  { PPC::X13, 13U },
  { PPC::X14, 14U },
  { PPC::X15, 15U },
  { PPC::X16, 16U },
  { PPC::X17, 17U },
  { PPC::X18, 18U },
  { PPC::X19, 19U },
  { PPC::X20, 20U },
  { PPC::X21, 21U },
  { PPC::X22, 22U },
  { PPC::X23, 23U },
  { PPC::X24, 24U },
  { PPC::X25, 25U },
  { PPC::X26, 26U },
  { PPC::X27, 27U },
  { PPC::X28, 28U },
  { PPC::X29, 29U },
  { PPC::X30, 30U },
  { PPC::X31, 31U },
  { PPC::ZERO8, 0U },
};
extern const unsigned PPCEHFlavour0L2DwarfSize = array_lengthof(PPCEHFlavour0L2Dwarf);

extern const MCRegisterInfo::DwarfLLVMRegPair PPCEHFlavour1L2Dwarf[] = {
  { PPC::CTR, 66U },
  { PPC::LR, 65U },
  { PPC::ZERO, 0U },
  { PPC::CR0, 68U },
  { PPC::CR1, 69U },
  { PPC::CR2, 70U },
  { PPC::CR3, 71U },
  { PPC::CR4, 72U },
  { PPC::CR5, 73U },
  { PPC::CR6, 74U },
  { PPC::CR7, 75U },
  { PPC::CTR8, -2U },
  { PPC::F0, 32U },
  { PPC::F1, 33U },
  { PPC::F2, 34U },
  { PPC::F3, 35U },
  { PPC::F4, 36U },
  { PPC::F5, 37U },
  { PPC::F6, 38U },
  { PPC::F7, 39U },
  { PPC::F8, 40U },
  { PPC::F9, 41U },
  { PPC::F10, 42U },
  { PPC::F11, 43U },
  { PPC::F12, 44U },
  { PPC::F13, 45U },
  { PPC::F14, 46U },
  { PPC::F15, 47U },
  { PPC::F16, 48U },
  { PPC::F17, 49U },
  { PPC::F18, 50U },
  { PPC::F19, 51U },
  { PPC::F20, 52U },
  { PPC::F21, 53U },
  { PPC::F22, 54U },
  { PPC::F23, 55U },
  { PPC::F24, 56U },
  { PPC::F25, 57U },
  { PPC::F26, 58U },
  { PPC::F27, 59U },
  { PPC::F28, 60U },
  { PPC::F29, 61U },
  { PPC::F30, 62U },
  { PPC::F31, 63U },
  { PPC::LR8, -2U },
  { PPC::R0, 0U },
  { PPC::R1, 1U },
  { PPC::R2, 2U },
  { PPC::R3, 3U },
  { PPC::R4, 4U },
  { PPC::R5, 5U },
  { PPC::R6, 6U },
  { PPC::R7, 7U },
  { PPC::R8, 8U },
  { PPC::R9, 9U },
  { PPC::R10, 10U },
  { PPC::R11, 11U },
  { PPC::R12, 12U },
  { PPC::R13, 13U },
  { PPC::R14, 14U },
  { PPC::R15, 15U },
  { PPC::R16, 16U },
  { PPC::R17, 17U },
  { PPC::R18, 18U },
  { PPC::R19, 19U },
  { PPC::R20, 20U },
  { PPC::R21, 21U },
  { PPC::R22, 22U },
  { PPC::R23, 23U },
  { PPC::R24, 24U },
  { PPC::R25, 25U },
  { PPC::R26, 26U },
  { PPC::R27, 27U },
  { PPC::R28, 28U },
  { PPC::R29, 29U },
  { PPC::R30, 30U },
  { PPC::R31, 31U },
  { PPC::V0, 77U },
  { PPC::V1, 78U },
  { PPC::V2, 79U },
  { PPC::V3, 80U },
  { PPC::V4, 81U },
  { PPC::V5, 82U },
  { PPC::V6, 83U },
  { PPC::V7, 84U },
  { PPC::V8, 85U },
  { PPC::V9, 86U },
  { PPC::V10, 87U },
  { PPC::V11, 88U },
  { PPC::V12, 89U },
  { PPC::V13, 90U },
  { PPC::V14, 91U },
  { PPC::V15, 92U },
  { PPC::V16, 93U },
  { PPC::V17, 94U },
  { PPC::V18, 95U },
  { PPC::V19, 96U },
  { PPC::V20, 97U },
  { PPC::V21, 98U },
  { PPC::V22, 99U },
  { PPC::V23, 100U },
  { PPC::V24, 101U },
  { PPC::V25, 102U },
  { PPC::V26, 103U },
  { PPC::V27, 104U },
  { PPC::V28, 105U },
  { PPC::V29, 106U },
  { PPC::V30, 107U },
  { PPC::V31, 108U },
  { PPC::VSH0, 77U },
  { PPC::VSH1, 78U },
  { PPC::VSH2, 79U },
  { PPC::VSH3, 80U },
  { PPC::VSH4, 81U },
  { PPC::VSH5, 82U },
  { PPC::VSH6, 83U },
  { PPC::VSH7, 84U },
  { PPC::VSH8, 85U },
  { PPC::VSH9, 86U },
  { PPC::VSH10, 87U },
  { PPC::VSH11, 88U },
  { PPC::VSH12, 89U },
  { PPC::VSH13, 90U },
  { PPC::VSH14, 91U },
  { PPC::VSH15, 92U },
  { PPC::VSH16, 93U },
  { PPC::VSH17, 94U },
  { PPC::VSH18, 95U },
  { PPC::VSH19, 96U },
  { PPC::VSH20, 97U },
  { PPC::VSH21, 98U },
  { PPC::VSH22, 99U },
  { PPC::VSH23, 100U },
  { PPC::VSH24, 101U },
  { PPC::VSH25, 102U },
  { PPC::VSH26, 103U },
  { PPC::VSH27, 104U },
  { PPC::VSH28, 105U },
  { PPC::VSH29, 106U },
  { PPC::VSH30, 107U },
  { PPC::VSH31, 108U },
  { PPC::VSL0, 32U },
  { PPC::VSL1, 33U },
  { PPC::VSL2, 34U },
  { PPC::VSL3, 35U },
  { PPC::VSL4, 36U },
  { PPC::VSL5, 37U },
  { PPC::VSL6, 38U },
  { PPC::VSL7, 39U },
  { PPC::VSL8, 40U },
  { PPC::VSL9, 41U },
  { PPC::VSL10, 42U },
  { PPC::VSL11, 43U },
  { PPC::VSL12, 44U },
  { PPC::VSL13, 45U },
  { PPC::VSL14, 46U },
  { PPC::VSL15, 47U },
  { PPC::VSL16, 48U },
  { PPC::VSL17, 49U },
  { PPC::VSL18, 50U },
  { PPC::VSL19, 51U },
  { PPC::VSL20, 52U },
  { PPC::VSL21, 53U },
  { PPC::VSL22, 54U },
  { PPC::VSL23, 55U },
  { PPC::VSL24, 56U },
  { PPC::VSL25, 57U },
  { PPC::VSL26, 58U },
  { PPC::VSL27, 59U },
  { PPC::VSL28, 60U },
  { PPC::VSL29, 61U },
  { PPC::VSL30, 62U },
  { PPC::VSL31, 63U },
  { PPC::X0, -2U },
  { PPC::X1, -2U },
  { PPC::X2, -2U },
  { PPC::X3, -2U },
  { PPC::X4, -2U },
  { PPC::X5, -2U },
  { PPC::X6, -2U },
  { PPC::X7, -2U },
  { PPC::X8, -2U },
  { PPC::X9, -2U },
  { PPC::X10, -2U },
  { PPC::X11, -2U },
  { PPC::X12, -2U },
  { PPC::X13, -2U },
  { PPC::X14, -2U },
  { PPC::X15, -2U },
  { PPC::X16, -2U },
  { PPC::X17, -2U },
  { PPC::X18, -2U },
  { PPC::X19, -2U },
  { PPC::X20, -2U },
  { PPC::X21, -2U },
  { PPC::X22, -2U },
  { PPC::X23, -2U },
  { PPC::X24, -2U },
  { PPC::X25, -2U },
  { PPC::X26, -2U },
  { PPC::X27, -2U },
  { PPC::X28, -2U },
  { PPC::X29, -2U },
  { PPC::X30, -2U },
  { PPC::X31, -2U },
  { PPC::ZERO8, -2U },
};
extern const unsigned PPCEHFlavour1L2DwarfSize = array_lengthof(PPCEHFlavour1L2Dwarf);

extern const uint16_t PPCRegEncodingTable[] = {
  0,
  0,
  1,
  9,
  0,
  8,
  0,
  256,
  0,
  0,
  0,
  1,
  2,
  3,
  4,
  5,
  6,
  7,
  9,
  0,
  1,
  2,
  3,
  4,
  5,
  6,
  7,
  8,
  9,
  10,
  11,
  12,
  13,
  14,
  15,
  16,
  17,
  18,
  19,
  20,
  21,
  22,
  23,
  24,
  25,
  26,
  27,
  28,
  29,
  30,
  31,
  0,
  8,
  0,
  1,
  2,
  3,
  4,
  5,
  6,
  7,
  8,
  9,
  10,
  11,
  12,
  13,
  14,
  15,
  16,
  17,
  18,
  19,
  20,
  21,
  22,
  23,
  24,
  25,
  26,
  27,
  28,
  29,
  30,
  31,
  0,
  1,
  2,
  3,
  4,
  5,
  6,
  7,
  8,
  9,
  10,
  11,
  12,
  13,
  14,
  15,
  16,
  17,
  18,
  19,
  20,
  21,
  22,
  23,
  24,
  25,
  26,
  27,
  28,
  29,
  30,
  31,
  32,
  33,
  34,
  35,
  36,
  37,
  38,
  39,
  40,
  41,
  42,
  43,
  44,
  45,
  46,
  47,
  48,
  49,
  50,
  51,
  52,
  53,
  54,
  55,
  56,
  57,
  58,
  59,
  60,
  61,
  62,
  63,
  32,
  33,
  34,
  35,
  36,
  37,
  38,
  39,
  40,
  41,
  42,
  43,
  44,
  45,
  46,
  47,
  48,
  49,
  50,
  51,
  52,
  53,
  54,
  55,
  56,
  57,
  58,
  59,
  60,
  61,
  62,
  63,
  0,
  1,
  2,
  3,
  4,
  5,
  6,
  7,
  8,
  9,
  10,
  11,
  12,
  13,
  14,
  15,
  16,
  17,
  18,
  19,
  20,
  21,
  22,
  23,
  24,
  25,
  26,
  27,
  28,
  29,
  30,
  31,
  0,
  1,
  2,
  3,
  4,
  5,
  6,
  7,
  8,
  9,
  10,
  11,
  12,
  13,
  14,
  15,
  16,
  17,
  18,
  19,
  20,
  21,
  22,
  23,
  24,
  25,
  26,
  27,
  28,
  29,
  30,
  31,
  0,
  2,
  6,
  10,
  14,
  18,
  22,
  26,
  30,
  1,
  5,
  9,
  13,
  17,
  21,
  25,
  29,
  0,
  4,
  8,
  12,
  16,
  20,
  24,
  28,
  3,
  7,
  11,
  15,
  19,
  23,
  27,
  31,
};
static inline void InitPPCMCRegisterInfo(MCRegisterInfo *RI, unsigned RA, unsigned DwarfFlavour = 0, unsigned EHFlavour = 0, unsigned PC = 0) {
  RI->InitMCRegisterInfo(PPCRegDesc, 278, RA, PC, PPCMCRegisterClasses, 20, PPCRegUnitRoots, 138, PPCRegDiffLists, PPCLaneMaskLists, PPCRegStrings, PPCRegClassStrings, PPCSubRegIdxLists, 8,
PPCSubRegIdxRanges, PPCRegEncodingTable);

  switch (DwarfFlavour) {
  default:
    llvm_unreachable("Unknown DWARF flavour");
  case 0:
    RI->mapDwarfRegsToLLVMRegs(PPCDwarfFlavour0Dwarf2L, PPCDwarfFlavour0Dwarf2LSize, false);
    break;
  case 1:
    RI->mapDwarfRegsToLLVMRegs(PPCDwarfFlavour1Dwarf2L, PPCDwarfFlavour1Dwarf2LSize, false);
    break;
  }
  switch (EHFlavour) {
  default:
    llvm_unreachable("Unknown DWARF flavour");
  case 0:
    RI->mapDwarfRegsToLLVMRegs(PPCEHFlavour0Dwarf2L, PPCEHFlavour0Dwarf2LSize, true);
    break;
  case 1:
    RI->mapDwarfRegsToLLVMRegs(PPCEHFlavour1Dwarf2L, PPCEHFlavour1Dwarf2LSize, true);
    break;
  }
  switch (DwarfFlavour) {
  default:
    llvm_unreachable("Unknown DWARF flavour");
  case 0:
    RI->mapLLVMRegsToDwarfRegs(PPCDwarfFlavour0L2Dwarf, PPCDwarfFlavour0L2DwarfSize, false);
    break;
  case 1:
    RI->mapLLVMRegsToDwarfRegs(PPCDwarfFlavour1L2Dwarf, PPCDwarfFlavour1L2DwarfSize, false);
    break;
  }
  switch (EHFlavour) {
  default:
    llvm_unreachable("Unknown DWARF flavour");
  case 0:
    RI->mapLLVMRegsToDwarfRegs(PPCEHFlavour0L2Dwarf, PPCEHFlavour0L2DwarfSize, true);
    break;
  case 1:
    RI->mapLLVMRegsToDwarfRegs(PPCEHFlavour1L2Dwarf, PPCEHFlavour1L2DwarfSize, true);
    break;
  }
}

} // End llvm namespace
#endif // GET_REGINFO_MC_DESC

/*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
|*                                                                            *|
|*Register Information Header Fragment                                        *|
|*                                                                            *|
|* Automatically generated file, do not edit!                                 *|
|*                                                                            *|
\*===----------------------------------------------------------------------===*/


#ifdef GET_REGINFO_HEADER
#undef GET_REGINFO_HEADER
#include "llvm/Target/TargetRegisterInfo.h"

namespace llvm {

struct PPCGenRegisterInfo : public TargetRegisterInfo {
  explicit PPCGenRegisterInfo(unsigned RA, unsigned D = 0, unsigned E = 0, unsigned PC = 0);
  bool needsStackRealignment(const MachineFunction &) const override
     { return false; }
  unsigned composeSubRegIndicesImpl(unsigned, unsigned) const override;
  unsigned composeSubRegIndexLaneMaskImpl(unsigned, unsigned) const override;
  const TargetRegisterClass *getSubClassWithSubReg(const TargetRegisterClass*, unsigned) const override;
  const RegClassWeight &getRegClassWeight(const TargetRegisterClass *RC) const override;
  unsigned getRegUnitWeight(unsigned RegUnit) const override;
  unsigned getNumRegPressureSets() const override;
  const char *getRegPressureSetName(unsigned Idx) const override;
  unsigned getRegPressureSetLimit(unsigned Idx) const override;
  const int *getRegClassPressureSets(const TargetRegisterClass *RC) const override;
  const int *getRegUnitPressureSets(unsigned RegUnit) const override;
};

namespace PPC { // Register classes
  extern const TargetRegisterClass GPRCRegClass;
  extern const TargetRegisterClass GPRC_NOR0RegClass;
  extern const TargetRegisterClass GPRC_and_GPRC_NOR0RegClass;
  extern const TargetRegisterClass CRBITRCRegClass;
  extern const TargetRegisterClass F4RCRegClass;
  extern const TargetRegisterClass CRRCRegClass;
  extern const TargetRegisterClass CARRYRCRegClass;
  extern const TargetRegisterClass CTRRCRegClass;
  extern const TargetRegisterClass VRSAVERCRegClass;
  extern const TargetRegisterClass VSFRCRegClass;
  extern const TargetRegisterClass G8RCRegClass;
  extern const TargetRegisterClass G8RC_NOX0RegClass;
  extern const TargetRegisterClass G8RC_and_G8RC_NOX0RegClass;
  extern const TargetRegisterClass F8RCRegClass;
  extern const TargetRegisterClass VFRCRegClass;
  extern const TargetRegisterClass CTRRC8RegClass;
  extern const TargetRegisterClass VSRCRegClass;
  extern const TargetRegisterClass VRRCRegClass;
  extern const TargetRegisterClass VSHRCRegClass;
  extern const TargetRegisterClass VSLRCRegClass;
} // end of namespace PPC

} // End llvm namespace
#endif // GET_REGINFO_HEADER

/*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
|*                                                                            *|
|*Target Register and Register Classes Information                            *|
|*                                                                            *|
|* Automatically generated file, do not edit!                                 *|
|*                                                                            *|
\*===----------------------------------------------------------------------===*/


#ifdef GET_REGINFO_TARGET_DESC
#undef GET_REGINFO_TARGET_DESC
namespace llvm {

extern const MCRegisterClass PPCMCRegisterClasses[];

static const MVT::SimpleValueType VTLists[] = {
  /* 0 */ MVT::i1, MVT::Other,
  /* 2 */ MVT::i32, MVT::Other,
  /* 4 */ MVT::i64, MVT::Other,
  /* 6 */ MVT::f32, MVT::Other,
  /* 8 */ MVT::f64, MVT::Other,
  /* 10 */ MVT::v4i32, MVT::v4f32, MVT::v2f64, MVT::v2i64, MVT::Other,
  /* 15 */ MVT::v16i8, MVT::v8i16, MVT::v4i32, MVT::v2i64, MVT::v4f32, MVT::Other,
};

static const char *const SubRegIndexNameTable[] = { "sub_32", "sub_64", "sub_128", "sub_eq", "sub_gt", "sub_lt", "sub_un", "" };


static const unsigned SubRegIndexLaneMaskTable[] = {
  ~0u,
  0x00000001, // sub_32
  0x00000002, // sub_64
  0x00000002, // sub_128
  0x00000004, // sub_eq
  0x00000008, // sub_gt
  0x00000010, // sub_lt
  0x00000020, // sub_un
 };



static const TargetRegisterClass *const NullRegClasses[] = { nullptr };

static const uint32_t GPRCSubClassMask[] = {
  0x00000005, 
  0x00001400, // sub_32
};

static const uint32_t GPRC_NOR0SubClassMask[] = {
  0x00000006, 
  0x00001800, // sub_32
};

static const uint32_t GPRC_and_GPRC_NOR0SubClassMask[] = {
  0x00000004, 
  0x00001000, // sub_32
};

static const uint32_t CRBITRCSubClassMask[] = {
  0x00000008, 
  0x00000020, // sub_eq
  0x00000020, // sub_gt
  0x00000020, // sub_lt
  0x00000020, // sub_un
};

static const uint32_t F4RCSubClassMask[] = {
  0x00002010, 
  0x00080000, // sub_64
};

static const uint32_t CRRCSubClassMask[] = {
  0x00000020, 
};

static const uint32_t CARRYRCSubClassMask[] = {
  0x00000040, 
};

static const uint32_t CTRRCSubClassMask[] = {
  0x00000080, 
};

static const uint32_t VRSAVERCSubClassMask[] = {
  0x00000100, 
};

static const uint32_t VSFRCSubClassMask[] = {
  0x00006200, 
  0x000f0000, // sub_64
};

static const uint32_t G8RCSubClassMask[] = {
  0x00001400, 
};

static const uint32_t G8RC_NOX0SubClassMask[] = {
  0x00001800, 
};

static const uint32_t G8RC_and_G8RC_NOX0SubClassMask[] = {
  0x00001000, 
};

static const uint32_t F8RCSubClassMask[] = {
  0x00002000, 
  0x00080000, // sub_64
};

static const uint32_t VFRCSubClassMask[] = {
  0x00004000, 
  0x00060000, // sub_64
};

static const uint32_t CTRRC8SubClassMask[] = {
  0x00008000, 
};

static const uint32_t VSRCSubClassMask[] = {
  0x000d0000, 
};

static const uint32_t VRRCSubClassMask[] = {
  0x00020000, 
  0x00040000, // sub_128
};

static const uint32_t VSHRCSubClassMask[] = {
  0x00040000, 
};

static const uint32_t VSLRCSubClassMask[] = {
  0x00080000, 
};

static const uint16_t SuperRegIdxSeqs[] = {
  /* 0 */ 1, 0,
  /* 2 */ 2, 0,
  /* 4 */ 3, 0,
  /* 6 */ 4, 5, 6, 7, 0,
};

static const TargetRegisterClass *const GPRC_and_GPRC_NOR0Superclasses[] = {
  &PPC::GPRCRegClass,
  &PPC::GPRC_NOR0RegClass,
  nullptr
};

static const TargetRegisterClass *const G8RC_and_G8RC_NOX0Superclasses[] = {
  &PPC::G8RCRegClass,
  &PPC::G8RC_NOX0RegClass,
  nullptr
};

static const TargetRegisterClass *const F8RCSuperclasses[] = {
  &PPC::F4RCRegClass,
  &PPC::VSFRCRegClass,
  nullptr
};

static const TargetRegisterClass *const VFRCSuperclasses[] = {
  &PPC::VSFRCRegClass,
  nullptr
};

static const TargetRegisterClass *const VSHRCSuperclasses[] = {
  &PPC::VSRCRegClass,
  nullptr
};

static const TargetRegisterClass *const VSLRCSuperclasses[] = {
  &PPC::VSRCRegClass,
  nullptr
};


static inline unsigned GPRCAltOrderSelect(const MachineFunction &MF) {
    const PPCSubtarget &S = MF.getTarget().getSubtarget<PPCSubtarget>();
    return S.isPPC64() && S.isSVR4ABI();
  }

static ArrayRef<MCPhysReg> GPRCGetRawAllocationOrder(const MachineFunction &MF) {
  static const MCPhysReg AltOrder1[] = { PPC::R3, PPC::R4, PPC::R5, PPC::R6, PPC::R7, PPC::R8, PPC::R9, PPC::R10, PPC::R11, PPC::R12, PPC::R30, PPC::R29, PPC::R28, PPC::R27, PPC::R26, PPC::R25, PPC::R24, PPC::R23, PPC::R22, PPC::R21, PPC::R20, PPC::R19, PPC::R18, PPC::R17, PPC::R16, PPC::R15, PPC::R14, PPC::R13, PPC::R31, PPC::R0, PPC::R1, PPC::FP, PPC::BP, PPC::R2 };
  const MCRegisterClass &MCR = PPCMCRegisterClasses[PPC::GPRCRegClassID];
  const ArrayRef<MCPhysReg> Order[] = {
    makeArrayRef(MCR.begin(), MCR.getNumRegs()),
    makeArrayRef(AltOrder1)
  };
  const unsigned Select = GPRCAltOrderSelect(MF);
  assert(Select < 2);
  return Order[Select];
}

static inline unsigned GPRC_NOR0AltOrderSelect(const MachineFunction &MF) {
    const PPCSubtarget &S = MF.getTarget().getSubtarget<PPCSubtarget>();
    return S.isPPC64() && S.isSVR4ABI();
  }

static ArrayRef<MCPhysReg> GPRC_NOR0GetRawAllocationOrder(const MachineFunction &MF) {
  static const MCPhysReg AltOrder1[] = { PPC::R3, PPC::R4, PPC::R5, PPC::R6, PPC::R7, PPC::R8, PPC::R9, PPC::R10, PPC::R11, PPC::R12, PPC::R30, PPC::R29, PPC::R28, PPC::R27, PPC::R26, PPC::R25, PPC::R24, PPC::R23, PPC::R22, PPC::R21, PPC::R20, PPC::R19, PPC::R18, PPC::R17, PPC::R16, PPC::R15, PPC::R14, PPC::R13, PPC::R31, PPC::R1, PPC::FP, PPC::BP, PPC::ZERO, PPC::R2 };
  const MCRegisterClass &MCR = PPCMCRegisterClasses[PPC::GPRC_NOR0RegClassID];
  const ArrayRef<MCPhysReg> Order[] = {
    makeArrayRef(MCR.begin(), MCR.getNumRegs()),
    makeArrayRef(AltOrder1)
  };
  const unsigned Select = GPRC_NOR0AltOrderSelect(MF);
  assert(Select < 2);
  return Order[Select];
}

static inline unsigned GPRC_and_GPRC_NOR0AltOrderSelect(const MachineFunction &MF) {
    const PPCSubtarget &S = MF.getTarget().getSubtarget<PPCSubtarget>();
    return S.isPPC64() && S.isSVR4ABI();
  }

static ArrayRef<MCPhysReg> GPRC_and_GPRC_NOR0GetRawAllocationOrder(const MachineFunction &MF) {
  static const MCPhysReg AltOrder1[] = { PPC::R3, PPC::R4, PPC::R5, PPC::R6, PPC::R7, PPC::R8, PPC::R9, PPC::R10, PPC::R11, PPC::R12, PPC::R30, PPC::R29, PPC::R28, PPC::R27, PPC::R26, PPC::R25, PPC::R24, PPC::R23, PPC::R22, PPC::R21, PPC::R20, PPC::R19, PPC::R18, PPC::R17, PPC::R16, PPC::R15, PPC::R14, PPC::R13, PPC::R31, PPC::R1, PPC::FP, PPC::BP, PPC::R2 };
  const MCRegisterClass &MCR = PPCMCRegisterClasses[PPC::GPRC_and_GPRC_NOR0RegClassID];
  const ArrayRef<MCPhysReg> Order[] = {
    makeArrayRef(MCR.begin(), MCR.getNumRegs()),
    makeArrayRef(AltOrder1)
  };
  const unsigned Select = GPRC_and_GPRC_NOR0AltOrderSelect(MF);
  assert(Select < 2);
  return Order[Select];
}

static inline unsigned G8RCAltOrderSelect(const MachineFunction &MF) {
    const PPCSubtarget &S = MF.getTarget().getSubtarget<PPCSubtarget>();
    return S.isPPC64() && S.isSVR4ABI();
  }

static ArrayRef<MCPhysReg> G8RCGetRawAllocationOrder(const MachineFunction &MF) {
  static const MCPhysReg AltOrder1[] = { PPC::X3, PPC::X4, PPC::X5, PPC::X6, PPC::X7, PPC::X8, PPC::X9, PPC::X10, PPC::X11, PPC::X12, PPC::X30, PPC::X29, PPC::X28, PPC::X27, PPC::X26, PPC::X25, PPC::X24, PPC::X23, PPC::X22, PPC::X21, PPC::X20, PPC::X19, PPC::X18, PPC::X17, PPC::X16, PPC::X15, PPC::X14, PPC::X31, PPC::X13, PPC::X0, PPC::X1, PPC::FP8, PPC::BP8, PPC::X2 };
  const MCRegisterClass &MCR = PPCMCRegisterClasses[PPC::G8RCRegClassID];
  const ArrayRef<MCPhysReg> Order[] = {
    makeArrayRef(MCR.begin(), MCR.getNumRegs()),
    makeArrayRef(AltOrder1)
  };
  const unsigned Select = G8RCAltOrderSelect(MF);
  assert(Select < 2);
  return Order[Select];
}

static inline unsigned G8RC_NOX0AltOrderSelect(const MachineFunction &MF) {
    const PPCSubtarget &S = MF.getTarget().getSubtarget<PPCSubtarget>();
    return S.isPPC64() && S.isSVR4ABI();
  }

static ArrayRef<MCPhysReg> G8RC_NOX0GetRawAllocationOrder(const MachineFunction &MF) {
  static const MCPhysReg AltOrder1[] = { PPC::X3, PPC::X4, PPC::X5, PPC::X6, PPC::X7, PPC::X8, PPC::X9, PPC::X10, PPC::X11, PPC::X12, PPC::X30, PPC::X29, PPC::X28, PPC::X27, PPC::X26, PPC::X25, PPC::X24, PPC::X23, PPC::X22, PPC::X21, PPC::X20, PPC::X19, PPC::X18, PPC::X17, PPC::X16, PPC::X15, PPC::X14, PPC::X31, PPC::X13, PPC::X1, PPC::FP8, PPC::BP8, PPC::ZERO8, PPC::X2 };
  const MCRegisterClass &MCR = PPCMCRegisterClasses[PPC::G8RC_NOX0RegClassID];
  const ArrayRef<MCPhysReg> Order[] = {
    makeArrayRef(MCR.begin(), MCR.getNumRegs()),
    makeArrayRef(AltOrder1)
  };
  const unsigned Select = G8RC_NOX0AltOrderSelect(MF);
  assert(Select < 2);
  return Order[Select];
}

static inline unsigned G8RC_and_G8RC_NOX0AltOrderSelect(const MachineFunction &MF) {
    const PPCSubtarget &S = MF.getTarget().getSubtarget<PPCSubtarget>();
    return S.isPPC64() && S.isSVR4ABI();
  }

static ArrayRef<MCPhysReg> G8RC_and_G8RC_NOX0GetRawAllocationOrder(const MachineFunction &MF) {
  static const MCPhysReg AltOrder1[] = { PPC::X3, PPC::X4, PPC::X5, PPC::X6, PPC::X7, PPC::X8, PPC::X9, PPC::X10, PPC::X11, PPC::X12, PPC::X30, PPC::X29, PPC::X28, PPC::X27, PPC::X26, PPC::X25, PPC::X24, PPC::X23, PPC::X22, PPC::X21, PPC::X20, PPC::X19, PPC::X18, PPC::X17, PPC::X16, PPC::X15, PPC::X14, PPC::X31, PPC::X13, PPC::X1, PPC::FP8, PPC::BP8, PPC::X2 };
  const MCRegisterClass &MCR = PPCMCRegisterClasses[PPC::G8RC_and_G8RC_NOX0RegClassID];
  const ArrayRef<MCPhysReg> Order[] = {
    makeArrayRef(MCR.begin(), MCR.getNumRegs()),
    makeArrayRef(AltOrder1)
  };
  const unsigned Select = G8RC_and_G8RC_NOX0AltOrderSelect(MF);
  assert(Select < 2);
  return Order[Select];
}

namespace PPC {   // Register class instances
  extern const TargetRegisterClass GPRCRegClass = {
    &PPCMCRegisterClasses[GPRCRegClassID],
    VTLists + 2,
    GPRCSubClassMask,
    SuperRegIdxSeqs + 0,
    0x00000000,
    NullRegClasses,
    GPRCGetRawAllocationOrder
  };

  extern const TargetRegisterClass GPRC_NOR0RegClass = {
    &PPCMCRegisterClasses[GPRC_NOR0RegClassID],
    VTLists + 2,
    GPRC_NOR0SubClassMask,
    SuperRegIdxSeqs + 0,
    0x00000000,
    NullRegClasses,
    GPRC_NOR0GetRawAllocationOrder
  };

  extern const TargetRegisterClass GPRC_and_GPRC_NOR0RegClass = {
    &PPCMCRegisterClasses[GPRC_and_GPRC_NOR0RegClassID],
    VTLists + 2,
    GPRC_and_GPRC_NOR0SubClassMask,
    SuperRegIdxSeqs + 0,
    0x00000000,
    GPRC_and_GPRC_NOR0Superclasses,
    GPRC_and_GPRC_NOR0GetRawAllocationOrder
  };

  extern const TargetRegisterClass CRBITRCRegClass = {
    &PPCMCRegisterClasses[CRBITRCRegClassID],
    VTLists + 0,
    CRBITRCSubClassMask,
    SuperRegIdxSeqs + 6,
    0x00000000,
    NullRegClasses,
    nullptr
  };

  extern const TargetRegisterClass F4RCRegClass = {
    &PPCMCRegisterClasses[F4RCRegClassID],
    VTLists + 6,
    F4RCSubClassMask,
    SuperRegIdxSeqs + 2,
    0x00000000,
    NullRegClasses,
    nullptr
  };

  extern const TargetRegisterClass CRRCRegClass = {
    &PPCMCRegisterClasses[CRRCRegClassID],
    VTLists + 2,
    CRRCSubClassMask,
    SuperRegIdxSeqs + 1,
    0x0000003c,
    NullRegClasses,
    nullptr
  };

  extern const TargetRegisterClass CARRYRCRegClass = {
    &PPCMCRegisterClasses[CARRYRCRegClassID],
    VTLists + 2,
    CARRYRCSubClassMask,
    SuperRegIdxSeqs + 1,
    0x00000000,
    NullRegClasses,
    nullptr
  };

  extern const TargetRegisterClass CTRRCRegClass = {
    &PPCMCRegisterClasses[CTRRCRegClassID],
    VTLists + 2,
    CTRRCSubClassMask,
    SuperRegIdxSeqs + 1,
    0x00000000,
    NullRegClasses,
    nullptr
  };

  extern const TargetRegisterClass VRSAVERCRegClass = {
    &PPCMCRegisterClasses[VRSAVERCRegClassID],
    VTLists + 2,
    VRSAVERCSubClassMask,
    SuperRegIdxSeqs + 1,
    0x00000000,
    NullRegClasses,
    nullptr
  };

  extern const TargetRegisterClass VSFRCRegClass = {
    &PPCMCRegisterClasses[VSFRCRegClassID],
    VTLists + 8,
    VSFRCSubClassMask,
    SuperRegIdxSeqs + 2,
    0x00000000,
    NullRegClasses,
    nullptr
  };

  extern const TargetRegisterClass G8RCRegClass = {
    &PPCMCRegisterClasses[G8RCRegClassID],
    VTLists + 4,
    G8RCSubClassMask,
    SuperRegIdxSeqs + 1,
    0x00000001,
    NullRegClasses,
    G8RCGetRawAllocationOrder
  };

  extern const TargetRegisterClass G8RC_NOX0RegClass = {
    &PPCMCRegisterClasses[G8RC_NOX0RegClassID],
    VTLists + 4,
    G8RC_NOX0SubClassMask,
    SuperRegIdxSeqs + 1,
    0x00000001,
    NullRegClasses,
    G8RC_NOX0GetRawAllocationOrder
  };

  extern const TargetRegisterClass G8RC_and_G8RC_NOX0RegClass = {
    &PPCMCRegisterClasses[G8RC_and_G8RC_NOX0RegClassID],
    VTLists + 4,
    G8RC_and_G8RC_NOX0SubClassMask,
    SuperRegIdxSeqs + 1,
    0x00000001,
    G8RC_and_G8RC_NOX0Superclasses,
    G8RC_and_G8RC_NOX0GetRawAllocationOrder
  };

  extern const TargetRegisterClass F8RCRegClass = {
    &PPCMCRegisterClasses[F8RCRegClassID],
    VTLists + 8,
    F8RCSubClassMask,
    SuperRegIdxSeqs + 2,
    0x00000000,
    F8RCSuperclasses,
    nullptr
  };

  extern const TargetRegisterClass VFRCRegClass = {
    &PPCMCRegisterClasses[VFRCRegClassID],
    VTLists + 8,
    VFRCSubClassMask,
    SuperRegIdxSeqs + 2,
    0x00000000,
    VFRCSuperclasses,
    nullptr
  };

  extern const TargetRegisterClass CTRRC8RegClass = {
    &PPCMCRegisterClasses[CTRRC8RegClassID],
    VTLists + 4,
    CTRRC8SubClassMask,
    SuperRegIdxSeqs + 1,
    0x00000000,
    NullRegClasses,
    nullptr
  };

  extern const TargetRegisterClass VSRCRegClass = {
    &PPCMCRegisterClasses[VSRCRegClassID],
    VTLists + 10,
    VSRCSubClassMask,
    SuperRegIdxSeqs + 1,
    0x00000002,
    NullRegClasses,
    nullptr
  };

  extern const TargetRegisterClass VRRCRegClass = {
    &PPCMCRegisterClasses[VRRCRegClassID],
    VTLists + 15,
    VRRCSubClassMask,
    SuperRegIdxSeqs + 4,
    0x00000002,
    NullRegClasses,
    nullptr
  };

  extern const TargetRegisterClass VSHRCRegClass = {
    &PPCMCRegisterClasses[VSHRCRegClassID],
    VTLists + 10,
    VSHRCSubClassMask,
    SuperRegIdxSeqs + 1,
    0x00000002,
    VSHRCSuperclasses,
    nullptr
  };

  extern const TargetRegisterClass VSLRCRegClass = {
    &PPCMCRegisterClasses[VSLRCRegClassID],
    VTLists + 10,
    VSLRCSubClassMask,
    SuperRegIdxSeqs + 1,
    0x00000002,
    VSLRCSuperclasses,
    nullptr
  };

}

namespace {
  const TargetRegisterClass* const RegisterClasses[] = {
    &PPC::GPRCRegClass,
    &PPC::GPRC_NOR0RegClass,
    &PPC::GPRC_and_GPRC_NOR0RegClass,
    &PPC::CRBITRCRegClass,
    &PPC::F4RCRegClass,
    &PPC::CRRCRegClass,
    &PPC::CARRYRCRegClass,
    &PPC::CTRRCRegClass,
    &PPC::VRSAVERCRegClass,
    &PPC::VSFRCRegClass,
    &PPC::G8RCRegClass,
    &PPC::G8RC_NOX0RegClass,
    &PPC::G8RC_and_G8RC_NOX0RegClass,
    &PPC::F8RCRegClass,
    &PPC::VFRCRegClass,
    &PPC::CTRRC8RegClass,
    &PPC::VSRCRegClass,
    &PPC::VRRCRegClass,
    &PPC::VSHRCRegClass,
    &PPC::VSLRCRegClass,
  };
}

static const TargetRegisterInfoDesc PPCRegInfoDesc[] = { // Extra Descriptors
  { 0, 0 },
  { 0, 1 },
  { 0, 1 },
  { 0, 0 },
  { 0, 1 },
  { 0, 0 },
  { 0, 0 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 0 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 0 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
  { 0, 1 },
};
unsigned PPCGenRegisterInfo::composeSubRegIndicesImpl(unsigned IdxA, unsigned IdxB) const {
  static const uint8_t Rows[1][7] = {
    { 0, 2, 0, 0, 0, 0, 0, },
  };

  --IdxA; assert(IdxA < 7);
  --IdxB; assert(IdxB < 7);
  return Rows[0][IdxB];
}

unsigned PPCGenRegisterInfo::composeSubRegIndexLaneMaskImpl(unsigned IdxA, unsigned LaneMask) const {
  struct MaskRolOp {
    unsigned Mask;
    uint8_t  RotateLeft;
  };
  static const MaskRolOp Seqs[] = {
    { 0xFFFFFFFF,  0 }, { 0, 0 }  // Sequence 0
  };
  static const MaskRolOp *CompositeSequences[] = {
    &Seqs[0], // to sub_32
    &Seqs[0], // to sub_64
    &Seqs[0], // to sub_128
    &Seqs[0], // to sub_eq
    &Seqs[0], // to sub_gt
    &Seqs[0], // to sub_lt
    &Seqs[0] // to sub_un
  };

  --IdxA; assert(IdxA < 7 && "Subregister index out of bounds");
  unsigned Result = 0;
  for (const MaskRolOp *Ops = CompositeSequences[IdxA]; Ops->Mask != 0; ++Ops) {
    unsigned Masked = LaneMask & Ops->Mask;
    Result |= (Masked << Ops->RotateLeft) & 0xFFFFFFFF;
    Result |= (Masked >> ((32 - Ops->RotateLeft) & 0x1F));
  }
  return Result;
}
const TargetRegisterClass *PPCGenRegisterInfo::getSubClassWithSubReg(const TargetRegisterClass *RC, unsigned Idx) const {
  static const uint8_t Table[20][7] = {
    {	// GPRC
      0,	// sub_32
      0,	// sub_64
      0,	// sub_128
      0,	// sub_eq
      0,	// sub_gt
      0,	// sub_lt
      0,	// sub_un
    },
    {	// GPRC_NOR0
      0,	// sub_32
      0,	// sub_64
      0,	// sub_128
      0,	// sub_eq
      0,	// sub_gt
      0,	// sub_lt
      0,	// sub_un
    },
    {	// GPRC_and_GPRC_NOR0
      0,	// sub_32
      0,	// sub_64
      0,	// sub_128
      0,	// sub_eq
      0,	// sub_gt
      0,	// sub_lt
      0,	// sub_un
    },
    {	// CRBITRC
      0,	// sub_32
      0,	// sub_64
      0,	// sub_128
      0,	// sub_eq
      0,	// sub_gt
      0,	// sub_lt
      0,	// sub_un
    },
    {	// F4RC
      0,	// sub_32
      0,	// sub_64
      0,	// sub_128
      0,	// sub_eq
      0,	// sub_gt
      0,	// sub_lt
      0,	// sub_un
    },
    {	// CRRC
      0,	// sub_32
      0,	// sub_64
      0,	// sub_128
      6,	// sub_eq -> CRRC
      6,	// sub_gt -> CRRC
      6,	// sub_lt -> CRRC
      6,	// sub_un -> CRRC
    },
    {	// CARRYRC
      0,	// sub_32
      0,	// sub_64
      0,	// sub_128
      0,	// sub_eq
      0,	// sub_gt
      0,	// sub_lt
      0,	// sub_un
    },
    {	// CTRRC
      0,	// sub_32
      0,	// sub_64
      0,	// sub_128
      0,	// sub_eq
      0,	// sub_gt
      0,	// sub_lt
      0,	// sub_un
    },
    {	// VRSAVERC
      0,	// sub_32
      0,	// sub_64
      0,	// sub_128
      0,	// sub_eq
      0,	// sub_gt
      0,	// sub_lt
      0,	// sub_un
    },
    {	// VSFRC
      0,	// sub_32
      0,	// sub_64
      0,	// sub_128
      0,	// sub_eq
      0,	// sub_gt
      0,	// sub_lt
      0,	// sub_un
    },
    {	// G8RC
      11,	// sub_32 -> G8RC
      0,	// sub_64
      0,	// sub_128
      0,	// sub_eq
      0,	// sub_gt
      0,	// sub_lt
      0,	// sub_un
    },
    {	// G8RC_NOX0
      12,	// sub_32 -> G8RC_NOX0
      0,	// sub_64
      0,	// sub_128
      0,	// sub_eq
      0,	// sub_gt
      0,	// sub_lt
      0,	// sub_un
    },
    {	// G8RC_and_G8RC_NOX0
      13,	// sub_32 -> G8RC_and_G8RC_NOX0
      0,	// sub_64
      0,	// sub_128
      0,	// sub_eq
      0,	// sub_gt
      0,	// sub_lt
      0,	// sub_un
    },
    {	// F8RC
      0,	// sub_32
      0,	// sub_64
      0,	// sub_128
      0,	// sub_eq
      0,	// sub_gt
      0,	// sub_lt
      0,	// sub_un
    },
    {	// VFRC
      0,	// sub_32
      0,	// sub_64
      0,	// sub_128
      0,	// sub_eq
      0,	// sub_gt
      0,	// sub_lt
      0,	// sub_un
    },
    {	// CTRRC8
      0,	// sub_32
      0,	// sub_64
      0,	// sub_128
      0,	// sub_eq
      0,	// sub_gt
      0,	// sub_lt
      0,	// sub_un
    },
    {	// VSRC
      0,	// sub_32
      17,	// sub_64 -> VSRC
      19,	// sub_128 -> VSHRC
      0,	// sub_eq
      0,	// sub_gt
      0,	// sub_lt
      0,	// sub_un
    },
    {	// VRRC
      0,	// sub_32
      18,	// sub_64 -> VRRC
      0,	// sub_128
      0,	// sub_eq
      0,	// sub_gt
      0,	// sub_lt
      0,	// sub_un
    },
    {	// VSHRC
      0,	// sub_32
      19,	// sub_64 -> VSHRC
      19,	// sub_128 -> VSHRC
      0,	// sub_eq
      0,	// sub_gt
      0,	// sub_lt
      0,	// sub_un
    },
    {	// VSLRC
      0,	// sub_32
      20,	// sub_64 -> VSLRC
      0,	// sub_128
      0,	// sub_eq
      0,	// sub_gt
      0,	// sub_lt
      0,	// sub_un
    },
  };
  assert(RC && "Missing regclass");
  if (!Idx) return RC;
  --Idx;
  assert(Idx < 7 && "Bad subreg");
  unsigned TV = Table[RC->getID()][Idx];
  return TV ? getRegClass(TV - 1) : nullptr;
}

/// Get the weight in units of pressure for this register class.
const RegClassWeight &PPCGenRegisterInfo::
getRegClassWeight(const TargetRegisterClass *RC) const {
  static const RegClassWeight RCWeightTable[] = {
    {1, 34},  	// GPRC
    {1, 34},  	// GPRC_NOR0
    {1, 33},  	// GPRC_and_GPRC_NOR0
    {1, 32},  	// CRBITRC
    {1, 32},  	// F4RC
    {4, 32},  	// CRRC
    {1, 1},  	// CARRYRC
    {0, 0},  	// CTRRC
    {1, 1},  	// VRSAVERC
    {1, 64},  	// VSFRC
    {1, 34},  	// G8RC
    {1, 34},  	// G8RC_NOX0
    {1, 33},  	// G8RC_and_G8RC_NOX0
    {1, 32},  	// F8RC
    {1, 32},  	// VFRC
    {0, 0},  	// CTRRC8
    {1, 64},  	// VSRC
    {1, 32},  	// VRRC
    {1, 32},  	// VSHRC
    {1, 32},  	// VSLRC
  };
  return RCWeightTable[RC->getID()];
}

/// Get the weight in units of pressure for this register unit.
unsigned PPCGenRegisterInfo::
getRegUnitWeight(unsigned RegUnit) const {
  assert(RegUnit < 138 && "invalid register unit");
  // All register units have unit weight.
  return 1;
}


// Get the number of dimensions of register pressure.
unsigned PPCGenRegisterInfo::getNumRegPressureSets() const {
  return 7;
}

// Get the name of this register unit pressure set.
const char *PPCGenRegisterInfo::
getRegPressureSetName(unsigned Idx) const {
  static const char *PressureNameTable[] = {
    "CARRYRC",
    "VRSAVERC",
    "CRBITRC",
    "F4RC",
    "VFRC",
    "GPRC+GPRC_NOR0",
    "VSFRC",
    nullptr };
  return PressureNameTable[Idx];
}

// Get the register unit pressure limit for this dimension.
// This limit must be adjusted dynamically for reserved registers.
unsigned PPCGenRegisterInfo::
getRegPressureSetLimit(unsigned Idx) const {
  static const uint8_t PressureLimitTable[] = {
    1,  	// 0: CARRYRC
    1,  	// 1: VRSAVERC
    32,  	// 2: CRBITRC
    32,  	// 3: F4RC
    32,  	// 4: VFRC
    35,  	// 5: GPRC+GPRC_NOR0
    64,  	// 6: VSFRC
  };
  return PressureLimitTable[Idx];
}

/// Table of pressure sets per register class or unit.
static const int RCSetsTable[] = {
  /* 0 */ 0, -1,
  /* 2 */ 1, -1,
  /* 4 */ 2, -1,
  /* 6 */ 5, -1,
  /* 8 */ 3, 6, -1,
  /* 11 */ 4, 6, -1,
};

/// Get the dimensions of register pressure impacted by this register class.
/// Returns a -1 terminated array of pressure set IDs
const int* PPCGenRegisterInfo::
getRegClassPressureSets(const TargetRegisterClass *RC) const {
  static const uint8_t RCSetStartTable[] = {
    6,6,6,4,8,4,0,1,2,9,6,6,6,8,11,1,9,11,11,8,};
  return &RCSetsTable[RCSetStartTable[RC->getID()]];
}

/// Get the dimensions of register pressure impacted by this register unit.
/// Returns a -1 terminated array of pressure set IDs
const int* PPCGenRegisterInfo::
getRegUnitPressureSets(unsigned RegUnit) const {
  assert(RegUnit < 138 && "invalid register unit");
  static const uint8_t RUSetStartTable[] = {
    6,0,1,6,1,1,2,6,4,4,4,4,4,4,4,4,4,4,4,4,4,4,4,4,4,4,4,4,4,4,4,4,4,4,4,4,4,4,4,4,1,8,8,8,8,8,8,8,8,8,8,8,8,8,8,8,8,8,8,8,8,8,8,8,8,8,8,8,8,8,8,8,8,1,6,6,6,6,6,6,6,6,6,6,6,6,6,6,6,6,6,6,6,6,6,6,6,6,6,6,6,6,6,6,6,6,11,11,11,11,11,11,11,11,11,11,11,11,11,11,11,11,11,11,11,11,11,11,11,11,11,11,11,11,11,11,11,11,};
  return &RCSetsTable[RUSetStartTable[RegUnit]];
}

extern const MCRegisterDesc PPCRegDesc[];
extern const MCPhysReg PPCRegDiffLists[];
extern const unsigned PPCLaneMaskLists[];
extern const char PPCRegStrings[];
extern const char PPCRegClassStrings[];
extern const MCPhysReg PPCRegUnitRoots[][2];
extern const uint16_t PPCSubRegIdxLists[];
extern const MCRegisterInfo::SubRegCoveredBits PPCSubRegIdxRanges[];
extern const uint16_t PPCRegEncodingTable[];
// PPC Dwarf<->LLVM register mappings.
extern const MCRegisterInfo::DwarfLLVMRegPair PPCDwarfFlavour0Dwarf2L[];
extern const unsigned PPCDwarfFlavour0Dwarf2LSize;

extern const MCRegisterInfo::DwarfLLVMRegPair PPCDwarfFlavour1Dwarf2L[];
extern const unsigned PPCDwarfFlavour1Dwarf2LSize;

extern const MCRegisterInfo::DwarfLLVMRegPair PPCEHFlavour0Dwarf2L[];
extern const unsigned PPCEHFlavour0Dwarf2LSize;

extern const MCRegisterInfo::DwarfLLVMRegPair PPCEHFlavour1Dwarf2L[];
extern const unsigned PPCEHFlavour1Dwarf2LSize;

extern const MCRegisterInfo::DwarfLLVMRegPair PPCDwarfFlavour0L2Dwarf[];
extern const unsigned PPCDwarfFlavour0L2DwarfSize;

extern const MCRegisterInfo::DwarfLLVMRegPair PPCDwarfFlavour1L2Dwarf[];
extern const unsigned PPCDwarfFlavour1L2DwarfSize;

extern const MCRegisterInfo::DwarfLLVMRegPair PPCEHFlavour0L2Dwarf[];
extern const unsigned PPCEHFlavour0L2DwarfSize;

extern const MCRegisterInfo::DwarfLLVMRegPair PPCEHFlavour1L2Dwarf[];
extern const unsigned PPCEHFlavour1L2DwarfSize;

PPCGenRegisterInfo::
PPCGenRegisterInfo(unsigned RA, unsigned DwarfFlavour, unsigned EHFlavour, unsigned PC)
  : TargetRegisterInfo(PPCRegInfoDesc, RegisterClasses, RegisterClasses+20,
             SubRegIndexNameTable, SubRegIndexLaneMaskTable, 0xffffffc0) {
  InitMCRegisterInfo(PPCRegDesc, 278, RA, PC,
                     PPCMCRegisterClasses, 20,
                     PPCRegUnitRoots,
                     138,
                     PPCRegDiffLists,
                     PPCLaneMaskLists,
                     PPCRegStrings,
                     PPCRegClassStrings,
                     PPCSubRegIdxLists,
                     8,
                     PPCSubRegIdxRanges,
                     PPCRegEncodingTable);

  switch (DwarfFlavour) {
  default:
    llvm_unreachable("Unknown DWARF flavour");
  case 0:
    mapDwarfRegsToLLVMRegs(PPCDwarfFlavour0Dwarf2L, PPCDwarfFlavour0Dwarf2LSize, false);
    break;
  case 1:
    mapDwarfRegsToLLVMRegs(PPCDwarfFlavour1Dwarf2L, PPCDwarfFlavour1Dwarf2LSize, false);
    break;
  }
  switch (EHFlavour) {
  default:
    llvm_unreachable("Unknown DWARF flavour");
  case 0:
    mapDwarfRegsToLLVMRegs(PPCEHFlavour0Dwarf2L, PPCEHFlavour0Dwarf2LSize, true);
    break;
  case 1:
    mapDwarfRegsToLLVMRegs(PPCEHFlavour1Dwarf2L, PPCEHFlavour1Dwarf2LSize, true);
    break;
  }
  switch (DwarfFlavour) {
  default:
    llvm_unreachable("Unknown DWARF flavour");
  case 0:
    mapLLVMRegsToDwarfRegs(PPCDwarfFlavour0L2Dwarf, PPCDwarfFlavour0L2DwarfSize, false);
    break;
  case 1:
    mapLLVMRegsToDwarfRegs(PPCDwarfFlavour1L2Dwarf, PPCDwarfFlavour1L2DwarfSize, false);
    break;
  }
  switch (EHFlavour) {
  default:
    llvm_unreachable("Unknown DWARF flavour");
  case 0:
    mapLLVMRegsToDwarfRegs(PPCEHFlavour0L2Dwarf, PPCEHFlavour0L2DwarfSize, true);
    break;
  case 1:
    mapLLVMRegsToDwarfRegs(PPCEHFlavour1L2Dwarf, PPCEHFlavour1L2DwarfSize, true);
    break;
  }
}

static const MCPhysReg CSR_64_AllRegs_SaveList[] = { PPC::X0, PPC::X3, PPC::X4, PPC::X5, PPC::X6, PPC::X7, PPC::X8, PPC::X9, PPC::X10, PPC::X14, PPC::X15, PPC::X16, PPC::X17, PPC::X18, PPC::X19, PPC::X20, PPC::X21, PPC::X22, PPC::X23, PPC::X24, PPC::X25, PPC::X26, PPC::X27, PPC::X28, PPC::X29, PPC::X30, PPC::X31, PPC::F0, PPC::F1, PPC::F2, PPC::F3, PPC::F4, PPC::F5, PPC::F6, PPC::F7, PPC::F8, PPC::F9, PPC::F10, PPC::F11, PPC::F12, PPC::F13, PPC::F14, PPC::F15, PPC::F16, PPC::F17, PPC::F18, PPC::F19, PPC::F20, PPC::F21, PPC::F22, PPC::F23, PPC::F24, PPC::F25, PPC::F26, PPC::F27, PPC::F28, PPC::F29, PPC::F30, PPC::F31, PPC::CR0, PPC::CR1, PPC::CR2, PPC::CR3, PPC::CR4, PPC::CR5, PPC::CR6, PPC::CR7, 0 };
static const uint32_t CSR_64_AllRegs_RegMask[] = { 0xfffbfc00, 0xff27ffff, 0x001ffff8, 0x00000000, 0x00000000, 0x00000000, 0xff200000, 0xffdffff8, 0x003fffff, };
static const MCPhysReg CSR_64_AllRegs_Altivec_SaveList[] = { PPC::X0, PPC::X3, PPC::X4, PPC::X5, PPC::X6, PPC::X7, PPC::X8, PPC::X9, PPC::X10, PPC::X14, PPC::X15, PPC::X16, PPC::X17, PPC::X18, PPC::X19, PPC::X20, PPC::X21, PPC::X22, PPC::X23, PPC::X24, PPC::X25, PPC::X26, PPC::X27, PPC::X28, PPC::X29, PPC::X30, PPC::X31, PPC::F0, PPC::F1, PPC::F2, PPC::F3, PPC::F4, PPC::F5, PPC::F6, PPC::F7, PPC::F8, PPC::F9, PPC::F10, PPC::F11, PPC::F12, PPC::F13, PPC::F14, PPC::F15, PPC::F16, PPC::F17, PPC::F18, PPC::F19, PPC::F20, PPC::F21, PPC::F22, PPC::F23, PPC::F24, PPC::F25, PPC::F26, PPC::F27, PPC::F28, PPC::F29, PPC::F30, PPC::F31, PPC::CR0, PPC::CR1, PPC::CR2, PPC::CR3, PPC::CR4, PPC::CR5, PPC::CR6, PPC::CR7, PPC::V0, PPC::V1, PPC::V2, PPC::V3, PPC::V4, PPC::V5, PPC::V6, PPC::V7, PPC::V8, PPC::V9, PPC::V10, PPC::V11, PPC::V12, PPC::V13, PPC::V14, PPC::V15, PPC::V16, PPC::V17, PPC::V18, PPC::V19, PPC::V20, PPC::V21, PPC::V22, PPC::V23, PPC::V24, PPC::V25, PPC::V26, PPC::V27, PPC::V28, PPC::V29, PPC::V30, PPC::V31, 0 };
static const uint32_t CSR_64_AllRegs_Altivec_RegMask[] = { 0xfffbfc00, 0xff27ffff, 0xfffffff8, 0xffffffff, 0x001fffff, 0x00000000, 0xff200000, 0xffdffff8, 0x003fffff, };
static const MCPhysReg CSR_64_AllRegs_VSX_SaveList[] = { PPC::X0, PPC::X3, PPC::X4, PPC::X5, PPC::X6, PPC::X7, PPC::X8, PPC::X9, PPC::X10, PPC::X14, PPC::X15, PPC::X16, PPC::X17, PPC::X18, PPC::X19, PPC::X20, PPC::X21, PPC::X22, PPC::X23, PPC::X24, PPC::X25, PPC::X26, PPC::X27, PPC::X28, PPC::X29, PPC::X30, PPC::X31, PPC::F0, PPC::F1, PPC::F2, PPC::F3, PPC::F4, PPC::F5, PPC::F6, PPC::F7, PPC::F8, PPC::F9, PPC::F10, PPC::F11, PPC::F12, PPC::F13, PPC::F14, PPC::F15, PPC::F16, PPC::F17, PPC::F18, PPC::F19, PPC::F20, PPC::F21, PPC::F22, PPC::F23, PPC::F24, PPC::F25, PPC::F26, PPC::F27, PPC::F28, PPC::F29, PPC::F30, PPC::F31, PPC::CR0, PPC::CR1, PPC::CR2, PPC::CR3, PPC::CR4, PPC::CR5, PPC::CR6, PPC::CR7, PPC::V0, PPC::V1, PPC::V2, PPC::V3, PPC::V4, PPC::V5, PPC::V6, PPC::V7, PPC::V8, PPC::V9, PPC::V10, PPC::V11, PPC::V12, PPC::V13, PPC::V14, PPC::V15, PPC::V16, PPC::V17, PPC::V18, PPC::V19, PPC::V20, PPC::V21, PPC::V22, PPC::V23, PPC::V24, PPC::V25, PPC::V26, PPC::V27, PPC::V28, PPC::V29, PPC::V30, PPC::V31, PPC::VSL0, PPC::VSL1, PPC::VSL2, PPC::VSL3, PPC::VSL4, PPC::VSL5, PPC::VSL6, PPC::VSL7, PPC::VSL8, PPC::VSL9, PPC::VSL10, PPC::VSL11, PPC::VSL12, PPC::VSL13, PPC::VSL14, PPC::VSL15, PPC::VSL16, PPC::VSL17, PPC::VSL18, PPC::VSL19, PPC::VSL20, PPC::VSL21, PPC::VSL22, PPC::VSL23, PPC::VSL24, PPC::VSL25, PPC::VSL26, PPC::VSL27, PPC::VSL28, PPC::VSL29, PPC::VSL30, PPC::VSL31, PPC::VSH0, PPC::VSH1, PPC::VSH2, PPC::VSH3, PPC::VSH4, PPC::VSH5, PPC::VSH6, PPC::VSH7, PPC::VSH8, PPC::VSH9, PPC::VSH10, PPC::VSH11, PPC::VSH12, PPC::VSH13, PPC::VSH14, PPC::VSH15, PPC::VSH16, PPC::VSH17, PPC::VSH18, PPC::VSH19, PPC::VSH20, PPC::VSH21, PPC::VSH22, PPC::VSH23, PPC::VSH24, PPC::VSH25, PPC::VSH26, PPC::VSH27, PPC::VSH28, PPC::VSH29, PPC::VSH30, PPC::VSH31, 0 };
static const uint32_t CSR_64_AllRegs_VSX_RegMask[] = { 0xfffbfc00, 0xff27ffff, 0xfffffff8, 0xffffffff, 0xffffffff, 0xffffffff, 0xff3fffff, 0xffdffff8, 0x003fffff, };
static const MCPhysReg CSR_Altivec_SaveList[] = { PPC::V20, PPC::V21, PPC::V22, PPC::V23, PPC::V24, PPC::V25, PPC::V26, PPC::V27, PPC::V28, PPC::V29, PPC::V30, PPC::V31, 0 };
static const uint32_t CSR_Altivec_RegMask[] = { 0x00000000, 0x00000000, 0x00000000, 0x001ffe00, 0x001ffe00, 0x00000000, 0x00000000, 0x00000000, 0x00000000, };
static const MCPhysReg CSR_Darwin32_SaveList[] = { PPC::R13, PPC::R14, PPC::R15, PPC::R16, PPC::R17, PPC::R18, PPC::R19, PPC::R20, PPC::R21, PPC::R22, PPC::R23, PPC::R24, PPC::R25, PPC::R26, PPC::R27, PPC::R28, PPC::R29, PPC::R30, PPC::R31, PPC::F14, PPC::F15, PPC::F16, PPC::F17, PPC::F18, PPC::F19, PPC::F20, PPC::F21, PPC::F22, PPC::F23, PPC::F24, PPC::F25, PPC::F26, PPC::F27, PPC::F28, PPC::F29, PPC::F30, PPC::F31, PPC::CR2, PPC::CR3, PPC::CR4, 0 };
static const uint32_t CSR_Darwin32_RegMask[] = { 0x00007000, 0x0007fffe, 0x001ffffc, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x07000000, 0x00070707, };
static const MCPhysReg CSR_Darwin32_Altivec_SaveList[] = { PPC::R13, PPC::R14, PPC::R15, PPC::R16, PPC::R17, PPC::R18, PPC::R19, PPC::R20, PPC::R21, PPC::R22, PPC::R23, PPC::R24, PPC::R25, PPC::R26, PPC::R27, PPC::R28, PPC::R29, PPC::R30, PPC::R31, PPC::F14, PPC::F15, PPC::F16, PPC::F17, PPC::F18, PPC::F19, PPC::F20, PPC::F21, PPC::F22, PPC::F23, PPC::F24, PPC::F25, PPC::F26, PPC::F27, PPC::F28, PPC::F29, PPC::F30, PPC::F31, PPC::CR2, PPC::CR3, PPC::CR4, PPC::V20, PPC::V21, PPC::V22, PPC::V23, PPC::V24, PPC::V25, PPC::V26, PPC::V27, PPC::V28, PPC::V29, PPC::V30, PPC::V31, 0 };
static const uint32_t CSR_Darwin32_Altivec_RegMask[] = { 0x00007000, 0x0007fffe, 0x001ffffc, 0x001ffe00, 0x001ffe00, 0x00000000, 0x00000000, 0x07000000, 0x00070707, };
static const MCPhysReg CSR_Darwin64_SaveList[] = { PPC::X13, PPC::X14, PPC::X15, PPC::X16, PPC::X17, PPC::X18, PPC::X19, PPC::X20, PPC::X21, PPC::X22, PPC::X23, PPC::X24, PPC::X25, PPC::X26, PPC::X27, PPC::X28, PPC::X29, PPC::X30, PPC::X31, PPC::F14, PPC::F15, PPC::F16, PPC::F17, PPC::F18, PPC::F19, PPC::F20, PPC::F21, PPC::F22, PPC::F23, PPC::F24, PPC::F25, PPC::F26, PPC::F27, PPC::F28, PPC::F29, PPC::F30, PPC::F31, PPC::CR2, PPC::CR3, PPC::CR4, 0 };
static const uint32_t CSR_Darwin64_RegMask[] = { 0x00007000, 0x0007fffe, 0x001ffffc, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x071ffffc, 0x00070707, };
static const MCPhysReg CSR_Darwin64_Altivec_SaveList[] = { PPC::X13, PPC::X14, PPC::X15, PPC::X16, PPC::X17, PPC::X18, PPC::X19, PPC::X20, PPC::X21, PPC::X22, PPC::X23, PPC::X24, PPC::X25, PPC::X26, PPC::X27, PPC::X28, PPC::X29, PPC::X30, PPC::X31, PPC::F14, PPC::F15, PPC::F16, PPC::F17, PPC::F18, PPC::F19, PPC::F20, PPC::F21, PPC::F22, PPC::F23, PPC::F24, PPC::F25, PPC::F26, PPC::F27, PPC::F28, PPC::F29, PPC::F30, PPC::F31, PPC::CR2, PPC::CR3, PPC::CR4, PPC::V20, PPC::V21, PPC::V22, PPC::V23, PPC::V24, PPC::V25, PPC::V26, PPC::V27, PPC::V28, PPC::V29, PPC::V30, PPC::V31, 0 };
static const uint32_t CSR_Darwin64_Altivec_RegMask[] = { 0x00007000, 0x0007fffe, 0x001ffffc, 0x001ffe00, 0x001ffe00, 0x00000000, 0x00000000, 0x071ffffc, 0x00070707, };
static const MCPhysReg CSR_NoRegs_SaveList[] = { 0 };
static const uint32_t CSR_NoRegs_RegMask[] = { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, };
static const MCPhysReg CSR_SVR432_SaveList[] = { PPC::R14, PPC::R15, PPC::R16, PPC::R17, PPC::R18, PPC::R19, PPC::R20, PPC::R21, PPC::R22, PPC::R23, PPC::R24, PPC::R25, PPC::R26, PPC::R27, PPC::R28, PPC::R29, PPC::R30, PPC::R31, PPC::F14, PPC::F15, PPC::F16, PPC::F17, PPC::F18, PPC::F19, PPC::F20, PPC::F21, PPC::F22, PPC::F23, PPC::F24, PPC::F25, PPC::F26, PPC::F27, PPC::F28, PPC::F29, PPC::F30, PPC::F31, PPC::CR2, PPC::CR3, PPC::CR4, 0 };
static const uint32_t CSR_SVR432_RegMask[] = { 0x00007000, 0x0007fffe, 0x001ffff8, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x07000000, 0x00070707, };
static const MCPhysReg CSR_SVR432_Altivec_SaveList[] = { PPC::R14, PPC::R15, PPC::R16, PPC::R17, PPC::R18, PPC::R19, PPC::R20, PPC::R21, PPC::R22, PPC::R23, PPC::R24, PPC::R25, PPC::R26, PPC::R27, PPC::R28, PPC::R29, PPC::R30, PPC::R31, PPC::F14, PPC::F15, PPC::F16, PPC::F17, PPC::F18, PPC::F19, PPC::F20, PPC::F21, PPC::F22, PPC::F23, PPC::F24, PPC::F25, PPC::F26, PPC::F27, PPC::F28, PPC::F29, PPC::F30, PPC::F31, PPC::CR2, PPC::CR3, PPC::CR4, PPC::V20, PPC::V21, PPC::V22, PPC::V23, PPC::V24, PPC::V25, PPC::V26, PPC::V27, PPC::V28, PPC::V29, PPC::V30, PPC::V31, 0 };
static const uint32_t CSR_SVR432_Altivec_RegMask[] = { 0x00007000, 0x0007fffe, 0x001ffff8, 0x001ffe00, 0x001ffe00, 0x00000000, 0x00000000, 0x07000000, 0x00070707, };
static const MCPhysReg CSR_SVR464_SaveList[] = { PPC::X14, PPC::X15, PPC::X16, PPC::X17, PPC::X18, PPC::X19, PPC::X20, PPC::X21, PPC::X22, PPC::X23, PPC::X24, PPC::X25, PPC::X26, PPC::X27, PPC::X28, PPC::X29, PPC::X30, PPC::X31, PPC::F14, PPC::F15, PPC::F16, PPC::F17, PPC::F18, PPC::F19, PPC::F20, PPC::F21, PPC::F22, PPC::F23, PPC::F24, PPC::F25, PPC::F26, PPC::F27, PPC::F28, PPC::F29, PPC::F30, PPC::F31, PPC::CR2, PPC::CR3, PPC::CR4, 0 };
static const uint32_t CSR_SVR464_RegMask[] = { 0x00007000, 0x0007fffe, 0x001ffff8, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x071ffff8, 0x00070707, };
static const MCPhysReg CSR_SVR464_Altivec_SaveList[] = { PPC::X14, PPC::X15, PPC::X16, PPC::X17, PPC::X18, PPC::X19, PPC::X20, PPC::X21, PPC::X22, PPC::X23, PPC::X24, PPC::X25, PPC::X26, PPC::X27, PPC::X28, PPC::X29, PPC::X30, PPC::X31, PPC::F14, PPC::F15, PPC::F16, PPC::F17, PPC::F18, PPC::F19, PPC::F20, PPC::F21, PPC::F22, PPC::F23, PPC::F24, PPC::F25, PPC::F26, PPC::F27, PPC::F28, PPC::F29, PPC::F30, PPC::F31, PPC::CR2, PPC::CR3, PPC::CR4, PPC::V20, PPC::V21, PPC::V22, PPC::V23, PPC::V24, PPC::V25, PPC::V26, PPC::V27, PPC::V28, PPC::V29, PPC::V30, PPC::V31, 0 };
static const uint32_t CSR_SVR464_Altivec_RegMask[] = { 0x00007000, 0x0007fffe, 0x001ffff8, 0x001ffe00, 0x001ffe00, 0x00000000, 0x00000000, 0x071ffff8, 0x00070707, };
static const MCPhysReg CSR_SVR464_R2_SaveList[] = { PPC::X14, PPC::X15, PPC::X16, PPC::X17, PPC::X18, PPC::X19, PPC::X20, PPC::X21, PPC::X22, PPC::X23, PPC::X24, PPC::X25, PPC::X26, PPC::X27, PPC::X28, PPC::X29, PPC::X30, PPC::X31, PPC::F14, PPC::F15, PPC::F16, PPC::F17, PPC::F18, PPC::F19, PPC::F20, PPC::F21, PPC::F22, PPC::F23, PPC::F24, PPC::F25, PPC::F26, PPC::F27, PPC::F28, PPC::F29, PPC::F30, PPC::F31, PPC::CR2, PPC::CR3, PPC::CR4, PPC::X2, 0 };
static const uint32_t CSR_SVR464_R2_RegMask[] = { 0x00007000, 0x0087fffe, 0x001ffff8, 0x00000000, 0x00000000, 0x00000000, 0x00800000, 0x071ffff8, 0x00070707, };
static const MCPhysReg CSR_SVR464_R2_Altivec_SaveList[] = { PPC::X14, PPC::X15, PPC::X16, PPC::X17, PPC::X18, PPC::X19, PPC::X20, PPC::X21, PPC::X22, PPC::X23, PPC::X24, PPC::X25, PPC::X26, PPC::X27, PPC::X28, PPC::X29, PPC::X30, PPC::X31, PPC::F14, PPC::F15, PPC::F16, PPC::F17, PPC::F18, PPC::F19, PPC::F20, PPC::F21, PPC::F22, PPC::F23, PPC::F24, PPC::F25, PPC::F26, PPC::F27, PPC::F28, PPC::F29, PPC::F30, PPC::F31, PPC::CR2, PPC::CR3, PPC::CR4, PPC::V20, PPC::V21, PPC::V22, PPC::V23, PPC::V24, PPC::V25, PPC::V26, PPC::V27, PPC::V28, PPC::V29, PPC::V30, PPC::V31, PPC::X2, 0 };
static const uint32_t CSR_SVR464_R2_Altivec_RegMask[] = { 0x00007000, 0x0087fffe, 0x001ffff8, 0x001ffe00, 0x001ffe00, 0x00000000, 0x00800000, 0x071ffff8, 0x00070707, };


} // End llvm namespace
#endif // GET_REGINFO_TARGET_DESC

