Fitter report for project
Mon Nov 13 17:56:55 2023
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Mon Nov 13 17:56:55 2023       ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name                      ; project                                     ;
; Top-level Entity Name              ; digitalCounter                              ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE10F17C8                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 456 / 10,320 ( 4 % )                        ;
;     Total combinational functions  ; 454 / 10,320 ( 4 % )                        ;
;     Dedicated logic registers      ; 107 / 10,320 ( 1 % )                        ;
; Total registers                    ; 107                                         ;
; Total pins                         ; 24 / 180 ( 13 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 423,936 ( 0 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % )                              ;
; Total PLLs                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE10F17C8                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.86        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  28.6%      ;
+----------------------------+-------------+


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+-------------+--------------------------------------+
; Pin Name    ; Reason                               ;
+-------------+--------------------------------------+
; segment[0]  ; Missing drive strength and slew rate ;
; segment[1]  ; Missing drive strength and slew rate ;
; segment[2]  ; Missing drive strength and slew rate ;
; segment[3]  ; Missing drive strength and slew rate ;
; segment[4]  ; Missing drive strength and slew rate ;
; segment[5]  ; Missing drive strength and slew rate ;
; segment[6]  ; Missing drive strength and slew rate ;
; segment[7]  ; Missing drive strength and slew rate ;
; selector[0] ; Missing drive strength and slew rate ;
; selector[1] ; Missing drive strength and slew rate ;
; selector[2] ; Missing drive strength and slew rate ;
; leds[0]     ; Missing drive strength and slew rate ;
; leds[1]     ; Missing drive strength and slew rate ;
; leds[2]     ; Missing drive strength and slew rate ;
+-------------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 621 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 621 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 611     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/LearnNote/collegeNote/test_all/test100/output_files/project.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 456 / 10,320 ( 4 % )   ;
;     -- Combinational with no register       ; 349                    ;
;     -- Register only                        ; 2                      ;
;     -- Combinational with a register        ; 105                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 114                    ;
;     -- 3 input functions                    ; 41                     ;
;     -- <=2 input functions                  ; 299                    ;
;     -- Register only                        ; 2                      ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 171                    ;
;     -- arithmetic mode                      ; 283                    ;
;                                             ;                        ;
; Total registers*                            ; 107 / 11,172 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 107 / 10,320 ( 1 % )   ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 34 / 645 ( 5 % )       ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 24 / 180 ( 13 % )      ;
;     -- Clock pins                           ; 2 / 3 ( 67 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 1                      ;
; M9Ks                                        ; 0 / 46 ( 0 % )         ;
; Total block memory bits                     ; 0 / 423,936 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 423,936 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )         ;
; PLLs                                        ; 0 / 2 ( 0 % )          ;
; Global clocks                               ; 1 / 10 ( 10 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 1% / 0% / 1%           ;
; Peak interconnect usage (total/H/V)         ; 2% / 2% / 4%           ;
; Maximum fan-out                             ; 107                    ;
; Highest non-global fan-out                  ; 67                     ;
; Total fan-out                               ; 1649                   ;
; Average fan-out                             ; 2.66                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 456 / 10320 ( 4 % ) ; 0 / 10320 ( 0 % )              ;
;     -- Combinational with no register       ; 349                 ; 0                              ;
;     -- Register only                        ; 2                   ; 0                              ;
;     -- Combinational with a register        ; 105                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 114                 ; 0                              ;
;     -- 3 input functions                    ; 41                  ; 0                              ;
;     -- <=2 input functions                  ; 299                 ; 0                              ;
;     -- Register only                        ; 2                   ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 171                 ; 0                              ;
;     -- arithmetic mode                      ; 283                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 107                 ; 0                              ;
;     -- Dedicated logic registers            ; 107 / 10320 ( 1 % ) ; 0 / 10320 ( 0 % )              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 34 / 645 ( 5 % )    ; 0 / 645 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 24                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )      ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 1 / 12 ( 8 % )      ; 0 / 12 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 1644                ; 5                              ;
;     -- Registered Connections               ; 353                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 10                  ; 0                              ;
;     -- Output Ports                         ; 14                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                      ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; add_or_sub ; P8    ; 3        ; 16           ; 0            ; 14           ; 67                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clock      ; M1    ; 2        ; 0            ; 11           ; 21           ; 107                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; reset      ; E15   ; 6        ; 34           ; 12           ; 0            ; 35                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; step[0]    ; T10   ; 4        ; 21           ; 0            ; 0            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; step[1]    ; R9    ; 4        ; 18           ; 0            ; 21           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; step[2]    ; T9    ; 4        ; 18           ; 0            ; 14           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; step[3]    ; N9    ; 4        ; 21           ; 0            ; 14           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; step[4]    ; T8    ; 3        ; 16           ; 0            ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; step[5]    ; M8    ; 3        ; 13           ; 0            ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; step[6]    ; N8    ; 3        ; 16           ; 0            ; 21           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; leds[0]     ; N6    ; 3        ; 7            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds[1]     ; N5    ; 3        ; 7            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds[2]     ; N3    ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment[0]  ; D16   ; 6        ; 34           ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment[1]  ; E9    ; 7        ; 18           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment[2]  ; C9    ; 7        ; 18           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment[3]  ; D9    ; 7        ; 18           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment[4]  ; E10   ; 7        ; 28           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment[5]  ; C11   ; 7        ; 23           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment[6]  ; D11   ; 7        ; 32           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment[7]  ; D12   ; 7        ; 30           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; selector[0] ; F15   ; 6        ; 34           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; selector[1] ; C16   ; 6        ; 34           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; selector[2] ; D15   ; 6        ; 34           ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; F15      ; DIFFIO_R3p, CLKUSR          ; Use as regular IO        ; selector[0]             ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 4 / 17 ( 24 % ) ; 2.5V          ; --           ;
; 2        ; 1 / 19 ( 5 % )  ; 2.5V          ; --           ;
; 3        ; 7 / 26 ( 27 % ) ; 2.5V          ; --           ;
; 4        ; 4 / 27 ( 15 % ) ; 2.5V          ; --           ;
; 5        ; 0 / 25 ( 0 % )  ; 2.5V          ; --           ;
; 6        ; 6 / 14 ( 43 % ) ; 2.5V          ; --           ;
; 7        ; 7 / 26 ( 27 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 26 ( 0 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 200        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 196        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 192        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 188        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 183        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 168        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 161        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 159        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 153        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 167        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 197        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 189        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 184        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 169        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 162        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 160        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 172        ; 7        ; segment[2]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; segment[5]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 147        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 146        ; 6        ; selector[1]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ; 198        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 199        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 173        ; 7        ; segment[3]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; segment[6]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 152        ; 7        ; segment[7]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 144        ; 6        ; selector[2]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D16      ; 143        ; 6        ; segment[0]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 24         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 174        ; 7        ; segment[1]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 158        ; 7        ; segment[4]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; reset                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E16      ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 186        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 166        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 140        ; 6        ; selector[0]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J12      ; 123        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J13      ; 124        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 87         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 110        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 105        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 77         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ; 88         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 114        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 115        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 26         ; 2        ; clock                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 69         ; 3        ; step[5]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M9       ; 78         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 45         ; 3        ; leds[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; leds[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N6       ; 56         ; 3        ; leds[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; step[6]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N9       ; 79         ; 4        ; step[3]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N14      ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 112        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 111        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; add_or_sub                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P9       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 108        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R9       ; 74         ; 4        ; step[1]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 85         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 73         ; 3        ; step[4]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 75         ; 4        ; step[2]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ; 81         ; 4        ; step[0]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 86         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                           ;
+-----------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------+--------------+
; Compilation Hierarchy Node        ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                          ; Library Name ;
+-----------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------+--------------+
; |digitalCounter                   ; 456 (445)   ; 107 (104)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 24   ; 0            ; 349 (341)    ; 2 (2)             ; 105 (98)         ; |digitalCounter                              ;              ;
;    |digitalTube:digitalTube_inst| ; 15 (15)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (7)            ; |digitalCounter|digitalTube:digitalTube_inst ;              ;
+-----------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; segment[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; selector[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; selector[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; selector[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; step[0]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; step[1]     ; Input    ; (6) 1314 ps   ; (6) 1314 ps   ; --                    ; --  ; --   ;
; step[2]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clock       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; add_or_sub  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; reset       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; step[6]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; step[5]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; step[4]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; step[3]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------+
; Pad To Core Delay Chain Fanout                      ;
+-----------------------+-------------------+---------+
; Source Pin / Fanout   ; Pad To Core Index ; Setting ;
+-----------------------+-------------------+---------+
; step[0]               ;                   ;         ;
;      - Add3~0         ; 0                 ; 6       ;
;      - Add8~0         ; 0                 ; 6       ;
;      - Add4~0         ; 0                 ; 6       ;
;      - Add6~0         ; 0                 ; 6       ;
;      - LessThan3~7    ; 0                 ; 6       ;
;      - leds[0]~output ; 0                 ; 6       ;
; step[1]               ;                   ;         ;
;      - Add4~2         ; 1                 ; 6       ;
;      - Add3~2         ; 1                 ; 6       ;
;      - Add8~2         ; 1                 ; 6       ;
;      - Add6~2         ; 1                 ; 6       ;
;      - LessThan3~9    ; 1                 ; 6       ;
;      - leds[1]~output ; 0                 ; 6       ;
; step[2]               ;                   ;         ;
;      - Add4~4         ; 0                 ; 6       ;
;      - Add3~4         ; 0                 ; 6       ;
;      - Add8~4         ; 0                 ; 6       ;
;      - Add6~4         ; 0                 ; 6       ;
;      - LessThan3~11   ; 0                 ; 6       ;
;      - leds[2]~output ; 0                 ; 6       ;
; clock                 ;                   ;         ;
; add_or_sub            ;                   ;         ;
;      - key1[0]        ; 0                 ; 6       ;
;      - key1[1]        ; 0                 ; 6       ;
;      - key1[2]        ; 0                 ; 6       ;
;      - key1[3]        ; 0                 ; 6       ;
;      - key1[4]        ; 0                 ; 6       ;
;      - key1[5]        ; 0                 ; 6       ;
;      - key1[6]        ; 0                 ; 6       ;
;      - key1[7]        ; 0                 ; 6       ;
;      - key1[8]        ; 0                 ; 6       ;
;      - key1[9]        ; 0                 ; 6       ;
;      - key1[10]       ; 0                 ; 6       ;
;      - key1[11]       ; 0                 ; 6       ;
;      - key1[12]       ; 0                 ; 6       ;
;      - key1[13]       ; 0                 ; 6       ;
;      - key1[14]       ; 0                 ; 6       ;
;      - key1[15]       ; 0                 ; 6       ;
;      - key1[16]       ; 0                 ; 6       ;
;      - key1[17]       ; 0                 ; 6       ;
;      - key1[18]       ; 0                 ; 6       ;
;      - key1[19]       ; 0                 ; 6       ;
;      - key1[20]       ; 0                 ; 6       ;
;      - key1[21]       ; 0                 ; 6       ;
;      - key1[22]       ; 0                 ; 6       ;
;      - key1[23]       ; 0                 ; 6       ;
;      - key1[24]       ; 0                 ; 6       ;
;      - key1[25]       ; 0                 ; 6       ;
;      - key1[26]       ; 0                 ; 6       ;
;      - key1[27]       ; 0                 ; 6       ;
;      - key1[28]       ; 0                 ; 6       ;
;      - key1[29]       ; 0                 ; 6       ;
;      - key1[30]       ; 0                 ; 6       ;
;      - key1[31]       ; 0                 ; 6       ;
;      - key1[14]~36    ; 0                 ; 6       ;
;      - key1[14]~39    ; 0                 ; 6       ;
;      - key2[26]~1     ; 0                 ; 6       ;
;      - key2~2         ; 0                 ; 6       ;
;      - key2~4         ; 0                 ; 6       ;
;      - key2~6         ; 0                 ; 6       ;
;      - key2~8         ; 0                 ; 6       ;
;      - key2~10        ; 0                 ; 6       ;
;      - key2~12        ; 0                 ; 6       ;
;      - key2~14        ; 0                 ; 6       ;
;      - key2~16        ; 0                 ; 6       ;
;      - key2~18        ; 0                 ; 6       ;
;      - key2~20        ; 0                 ; 6       ;
;      - key2~22        ; 0                 ; 6       ;
;      - key2~24        ; 0                 ; 6       ;
;      - key2~26        ; 0                 ; 6       ;
;      - key2~28        ; 0                 ; 6       ;
;      - key2~30        ; 0                 ; 6       ;
;      - key2~32        ; 0                 ; 6       ;
;      - key2~34        ; 0                 ; 6       ;
;      - key2~36        ; 0                 ; 6       ;
;      - key2~38        ; 0                 ; 6       ;
;      - key2~40        ; 0                 ; 6       ;
;      - key2~42        ; 0                 ; 6       ;
;      - key2~44        ; 0                 ; 6       ;
;      - key2~46        ; 0                 ; 6       ;
;      - key2~48        ; 0                 ; 6       ;
;      - key2~50        ; 0                 ; 6       ;
;      - key2~52        ; 0                 ; 6       ;
;      - key2~54        ; 0                 ; 6       ;
;      - key2~56        ; 0                 ; 6       ;
;      - key2~58        ; 0                 ; 6       ;
;      - key2~60        ; 0                 ; 6       ;
;      - key2~62        ; 0                 ; 6       ;
;      - key2~64        ; 0                 ; 6       ;
; reset                 ;                   ;         ;
; step[6]               ;                   ;         ;
;      - Add4~12        ; 1                 ; 6       ;
;      - LessThan3~18   ; 1                 ; 6       ;
;      - Add3~12        ; 1                 ; 6       ;
;      - Add8~12        ; 1                 ; 6       ;
;      - Add6~12        ; 1                 ; 6       ;
; step[5]               ;                   ;         ;
;      - Add4~10        ; 0                 ; 6       ;
;      - LessThan3~17   ; 0                 ; 6       ;
;      - Add3~10        ; 0                 ; 6       ;
;      - Add8~10        ; 0                 ; 6       ;
;      - Add6~10        ; 0                 ; 6       ;
; step[4]               ;                   ;         ;
;      - Add4~8         ; 0                 ; 6       ;
;      - Add3~8         ; 0                 ; 6       ;
;      - Add8~8         ; 0                 ; 6       ;
;      - Add6~8         ; 0                 ; 6       ;
;      - LessThan3~15   ; 0                 ; 6       ;
; step[3]               ;                   ;         ;
;      - Add4~6         ; 0                 ; 6       ;
;      - Add3~6         ; 0                 ; 6       ;
;      - Add8~6         ; 0                 ; 6       ;
;      - Add6~6         ; 0                 ; 6       ;
;      - LessThan3~13   ; 0                 ; 6       ;
+-----------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                           ;
+--------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name         ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; LessThan0~10 ; LCCOMB_X24_Y14_N20 ; 34      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; add_or_sub   ; PIN_P8             ; 67      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; clock        ; PIN_M1             ; 107     ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; key1[14]~102 ; LCCOMB_X24_Y12_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; key1[14]~36  ; LCCOMB_X25_Y9_N28  ; 32      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; key2[26]~0   ; LCCOMB_X24_Y12_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reset        ; PIN_E15            ; 35      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
+--------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                             ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clock ; PIN_M1   ; 107     ; 61                                   ; Global Clock         ; GCLK3            ; --                        ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------+
; Non-Global High Fan-Out Signals                              ;
+----------------------------------------------------+---------+
; Name                                               ; Fan-Out ;
+----------------------------------------------------+---------+
; add_or_sub~input                                   ; 67      ;
; key2[26]~1                                         ; 64      ;
; reset~input                                        ; 35      ;
; LessThan0~10                                       ; 34      ;
; key1[14]~102                                       ; 32      ;
; key2[26]~0                                         ; 32      ;
; key1[14]~36                                        ; 32      ;
; LessThan4~1                                        ; 32      ;
; digitalTube:digitalTube_inst|current_selector[0]   ; 8       ;
; digitalTube:digitalTube_inst|Mux0~0                ; 7       ;
; digitalTube:digitalTube_inst|Mux1~0                ; 7       ;
; digitalTube:digitalTube_inst|Mux2~0                ; 7       ;
; digitalTube:digitalTube_inst|Mux3~1                ; 7       ;
; step[2]~input                                      ; 6       ;
; step[1]~input                                      ; 6       ;
; step[0]~input                                      ; 6       ;
; key2[3]                                            ; 6       ;
; key2[2]                                            ; 6       ;
; key2[1]                                            ; 6       ;
; key2[0]                                            ; 6       ;
; step[3]~input                                      ; 5       ;
; step[4]~input                                      ; 5       ;
; step[5]~input                                      ; 5       ;
; step[6]~input                                      ; 5       ;
; key2[9]                                            ; 5       ;
; key2[10]                                           ; 5       ;
; key2[7]                                            ; 5       ;
; key2[8]                                            ; 5       ;
; key2[4]                                            ; 5       ;
; key2[5]                                            ; 5       ;
; key2[6]                                            ; 5       ;
; key2[11]                                           ; 5       ;
; key2[12]                                           ; 5       ;
; key2[13]                                           ; 5       ;
; key2[14]                                           ; 5       ;
; key2[15]                                           ; 5       ;
; key2[16]                                           ; 5       ;
; key2[17]                                           ; 5       ;
; key2[18]                                           ; 5       ;
; key2[19]                                           ; 5       ;
; key2[20]                                           ; 5       ;
; key2[21]                                           ; 5       ;
; key2[22]                                           ; 5       ;
; key2[23]                                           ; 5       ;
; key2[24]                                           ; 5       ;
; key2[25]                                           ; 5       ;
; key2[26]                                           ; 5       ;
; key2[27]                                           ; 5       ;
; key2[28]                                           ; 5       ;
; key2[29]                                           ; 5       ;
; key2[30]                                           ; 5       ;
; key2[31]                                           ; 5       ;
; key1[3]                                            ; 5       ;
; digitalTube:digitalTube_inst|Mux3~0                ; 4       ;
; digitalTube:digitalTube_inst|current_selector[1]   ; 4       ;
; key1[31]                                           ; 4       ;
; key1[2]                                            ; 4       ;
; key1[1]                                            ; 4       ;
; key1[0]                                            ; 4       ;
; digitalTube:digitalTube_inst|current_selector[2]   ; 3       ;
; Add4~62                                            ; 3       ;
; Add4~60                                            ; 3       ;
; Add4~58                                            ; 3       ;
; key1[30]                                           ; 3       ;
; key1[29]                                           ; 3       ;
; key1[28]                                           ; 3       ;
; key1[27]                                           ; 3       ;
; key1[26]                                           ; 3       ;
; key1[25]                                           ; 3       ;
; key1[24]                                           ; 3       ;
; key1[23]                                           ; 3       ;
; key1[22]                                           ; 3       ;
; key1[21]                                           ; 3       ;
; key1[20]                                           ; 3       ;
; key1[19]                                           ; 3       ;
; key1[18]                                           ; 3       ;
; key1[17]                                           ; 3       ;
; key1[16]                                           ; 3       ;
; key1[15]                                           ; 3       ;
; key1[14]                                           ; 3       ;
; key1[13]                                           ; 3       ;
; key1[12]                                           ; 3       ;
; key1[11]                                           ; 3       ;
; key1[10]                                           ; 3       ;
; key1[9]                                            ; 3       ;
; key1[8]                                            ; 3       ;
; key1[7]                                            ; 3       ;
; key1[6]                                            ; 3       ;
; key1[5]                                            ; 3       ;
; key1[4]                                            ; 3       ;
; LessThan1~8                                        ; 2       ;
; LessThan1~7                                        ; 2       ;
; LessThan1~4                                        ; 2       ;
; LessThan3~22                                       ; 2       ;
; LessThan4~0                                        ; 2       ;
; LessThan2~8                                        ; 2       ;
; Add4~56                                            ; 2       ;
; Add4~54                                            ; 2       ;
; Add4~52                                            ; 2       ;
; Add4~50                                            ; 2       ;
; Add4~48                                            ; 2       ;
; Add4~46                                            ; 2       ;
; Add4~44                                            ; 2       ;
; Add4~42                                            ; 2       ;
; Add4~40                                            ; 2       ;
; Add4~38                                            ; 2       ;
; Add4~36                                            ; 2       ;
; Add4~34                                            ; 2       ;
; Add4~32                                            ; 2       ;
; Add4~30                                            ; 2       ;
; Add4~28                                            ; 2       ;
; Add4~26                                            ; 2       ;
; Add4~24                                            ; 2       ;
; Add4~22                                            ; 2       ;
; Add4~20                                            ; 2       ;
; Add4~18                                            ; 2       ;
; Add4~16                                            ; 2       ;
; Add4~14                                            ; 2       ;
; Add4~12                                            ; 2       ;
; Add4~10                                            ; 2       ;
; Add4~8                                             ; 2       ;
; Add4~6                                             ; 2       ;
; Add4~4                                             ; 2       ;
; Add4~2                                             ; 2       ;
; timer_count[29]                                    ; 2       ;
; timer_count[28]                                    ; 2       ;
; timer_count[27]                                    ; 2       ;
; timer_count[26]                                    ; 2       ;
; timer_count[30]                                    ; 2       ;
; timer_count[25]                                    ; 2       ;
; timer_count[24]                                    ; 2       ;
; timer_count[23]                                    ; 2       ;
; timer_count[22]                                    ; 2       ;
; timer_count[21]                                    ; 2       ;
; timer_count[20]                                    ; 2       ;
; timer_count[19]                                    ; 2       ;
; timer_count[18]                                    ; 2       ;
; timer_count[17]                                    ; 2       ;
; timer_count[16]                                    ; 2       ;
; timer_count[15]                                    ; 2       ;
; timer_count[14]                                    ; 2       ;
; timer_count[13]                                    ; 2       ;
; timer_count[12]                                    ; 2       ;
; timer_count[11]                                    ; 2       ;
; timer_count[10]                                    ; 2       ;
; timer_count[2]                                     ; 2       ;
; timer_count[1]                                     ; 2       ;
; timer_count[0]                                     ; 2       ;
; timer_count[3]                                     ; 2       ;
; timer_count[4]                                     ; 2       ;
; timer_count[8]                                     ; 2       ;
; timer_count[7]                                     ; 2       ;
; timer_count[6]                                     ; 2       ;
; timer_count[5]                                     ; 2       ;
; timer_count[9]                                     ; 2       ;
; timer_count[31]                                    ; 2       ;
; digitalTube:digitalTube_inst|current_selector[0]~2 ; 1       ;
; key2~65                                            ; 1       ;
; key2~64                                            ; 1       ;
; key2~63                                            ; 1       ;
; key2~62                                            ; 1       ;
; key2~61                                            ; 1       ;
; key2~60                                            ; 1       ;
; key2~59                                            ; 1       ;
; key2~58                                            ; 1       ;
; key2~57                                            ; 1       ;
; key2~56                                            ; 1       ;
; key2~55                                            ; 1       ;
; key2~54                                            ; 1       ;
; key2~53                                            ; 1       ;
; key2~52                                            ; 1       ;
; key2~51                                            ; 1       ;
; key2~50                                            ; 1       ;
; key2~49                                            ; 1       ;
; key2~48                                            ; 1       ;
; key2~47                                            ; 1       ;
; key2~46                                            ; 1       ;
; key2~45                                            ; 1       ;
; key2~44                                            ; 1       ;
; key2~43                                            ; 1       ;
; key2~42                                            ; 1       ;
; key2~41                                            ; 1       ;
; key2~40                                            ; 1       ;
; key2~39                                            ; 1       ;
; key2~38                                            ; 1       ;
; key2~37                                            ; 1       ;
; key2~36                                            ; 1       ;
; key2~35                                            ; 1       ;
; key2~34                                            ; 1       ;
; key2~33                                            ; 1       ;
; key2~32                                            ; 1       ;
; key2~31                                            ; 1       ;
; key2~30                                            ; 1       ;
; key2~29                                            ; 1       ;
; key2~28                                            ; 1       ;
; key2~27                                            ; 1       ;
; key2~26                                            ; 1       ;
; key2~25                                            ; 1       ;
; key2~24                                            ; 1       ;
; key2~23                                            ; 1       ;
; key2~22                                            ; 1       ;
; key2~21                                            ; 1       ;
; key2~20                                            ; 1       ;
; key2~19                                            ; 1       ;
; key2~18                                            ; 1       ;
; key2~17                                            ; 1       ;
; key2~16                                            ; 1       ;
; key2~15                                            ; 1       ;
; key2~14                                            ; 1       ;
; key2~13                                            ; 1       ;
; key2~12                                            ; 1       ;
; key2~11                                            ; 1       ;
; key2~10                                            ; 1       ;
; Add7~95                                            ; 1       ;
; Add7~92                                            ; 1       ;
; Add7~89                                            ; 1       ;
; Add7~86                                            ; 1       ;
; Add7~83                                            ; 1       ;
; Add7~80                                            ; 1       ;
; Add7~77                                            ; 1       ;
; Add7~74                                            ; 1       ;
; Add7~71                                            ; 1       ;
; Add7~68                                            ; 1       ;
; Add7~65                                            ; 1       ;
; Add7~62                                            ; 1       ;
; Add7~59                                            ; 1       ;
; Add7~56                                            ; 1       ;
; Add7~53                                            ; 1       ;
; Add7~50                                            ; 1       ;
; Add7~47                                            ; 1       ;
; Add7~44                                            ; 1       ;
; Add7~41                                            ; 1       ;
; Add7~38                                            ; 1       ;
; Add7~35                                            ; 1       ;
; Add7~32                                            ; 1       ;
; Add7~29                                            ; 1       ;
; Add7~26                                            ; 1       ;
; Add7~23                                            ; 1       ;
; Add7~20                                            ; 1       ;
; Add7~17                                            ; 1       ;
; Add7~14                                            ; 1       ;
; key2~9                                             ; 1       ;
; key2~8                                             ; 1       ;
; Add7~11                                            ; 1       ;
; key2~7                                             ; 1       ;
; key2~6                                             ; 1       ;
; Add7~8                                             ; 1       ;
; key2~5                                             ; 1       ;
; key2~4                                             ; 1       ;
; Add7~5                                             ; 1       ;
; key2~3                                             ; 1       ;
; key2~2                                             ; 1       ;
; LessThan1~10                                       ; 1       ;
; LessThan1~9                                        ; 1       ;
; key1[14]~39                                        ; 1       ;
; key1[14]~38                                        ; 1       ;
; key1[14]~37                                        ; 1       ;
; LessThan1~6                                        ; 1       ;
; LessThan1~5                                        ; 1       ;
; LessThan1~3                                        ; 1       ;
; LessThan1~2                                        ; 1       ;
; LessThan1~1                                        ; 1       ;
; LessThan1~0                                        ; 1       ;
; LessThan3~21                                       ; 1       ;
; LessThan3~20                                       ; 1       ;
; LessThan3~5                                        ; 1       ;
; LessThan3~4                                        ; 1       ;
; LessThan3~3                                        ; 1       ;
; LessThan3~2                                        ; 1       ;
; LessThan3~1                                        ; 1       ;
; LessThan3~0                                        ; 1       ;
; LessThan0~9                                        ; 1       ;
; LessThan0~8                                        ; 1       ;
; LessThan0~7                                        ; 1       ;
; LessThan0~6                                        ; 1       ;
; LessThan0~5                                        ; 1       ;
; LessThan0~4                                        ; 1       ;
; LessThan0~3                                        ; 1       ;
; LessThan0~2                                        ; 1       ;
; LessThan0~1                                        ; 1       ;
; LessThan0~0                                        ; 1       ;
; LessThan2~9                                        ; 1       ;
; Add7~2                                             ; 1       ;
; LessThan2~7                                        ; 1       ;
; LessThan2~6                                        ; 1       ;
; LessThan2~5                                        ; 1       ;
; LessThan2~4                                        ; 1       ;
; LessThan2~3                                        ; 1       ;
; LessThan2~2                                        ; 1       ;
; LessThan2~1                                        ; 1       ;
; LessThan2~0                                        ; 1       ;
; digitalTube:digitalTube_inst|current_selector[2]~1 ; 1       ;
; digitalTube:digitalTube_inst|current_selector[1]~0 ; 1       ;
; digitalTube:digitalTube_inst|Mux4~0                ; 1       ;
; digitalTube:digitalTube_inst|Mux5~0                ; 1       ;
; digitalTube:digitalTube_inst|Mux6~0                ; 1       ;
; digitalTube:digitalTube_inst|Mux7~0                ; 1       ;
; digitalTube:digitalTube_inst|Mux8~0                ; 1       ;
; digitalTube:digitalTube_inst|Mux9~0                ; 1       ;
; digitalTube:digitalTube_inst|Mux10~0               ; 1       ;
; count_result_show[3]                               ; 1       ;
; count_result_show[7]                               ; 1       ;
; count_result_show[2]                               ; 1       ;
; count_result_show[6]                               ; 1       ;
; count_result_show[1]                               ; 1       ;
; count_result_show[5]                               ; 1       ;
; count_result_show[0]                               ; 1       ;
; count_result_show[4]                               ; 1       ;
; Add6~62                                            ; 1       ;
; Add6~61                                            ; 1       ;
; Add6~60                                            ; 1       ;
; Add6~59                                            ; 1       ;
; Add6~58                                            ; 1       ;
; Add6~57                                            ; 1       ;
; Add6~56                                            ; 1       ;
; Add6~55                                            ; 1       ;
; Add6~54                                            ; 1       ;
; Add6~53                                            ; 1       ;
; Add6~52                                            ; 1       ;
; Add6~51                                            ; 1       ;
; Add6~50                                            ; 1       ;
; Add6~49                                            ; 1       ;
; Add6~48                                            ; 1       ;
; Add6~47                                            ; 1       ;
; Add6~46                                            ; 1       ;
; Add6~45                                            ; 1       ;
; Add6~44                                            ; 1       ;
; Add6~43                                            ; 1       ;
; Add6~42                                            ; 1       ;
; Add6~41                                            ; 1       ;
; Add6~40                                            ; 1       ;
; Add6~39                                            ; 1       ;
; Add6~38                                            ; 1       ;
; Add6~37                                            ; 1       ;
; Add6~36                                            ; 1       ;
; Add6~35                                            ; 1       ;
; Add6~34                                            ; 1       ;
; Add6~33                                            ; 1       ;
; Add6~32                                            ; 1       ;
; Add6~31                                            ; 1       ;
; Add6~30                                            ; 1       ;
; Add6~29                                            ; 1       ;
; Add6~28                                            ; 1       ;
; Add6~27                                            ; 1       ;
; Add6~26                                            ; 1       ;
; Add6~25                                            ; 1       ;
; Add6~24                                            ; 1       ;
; Add6~23                                            ; 1       ;
; Add6~22                                            ; 1       ;
; Add6~21                                            ; 1       ;
; Add6~20                                            ; 1       ;
; Add6~19                                            ; 1       ;
; Add6~18                                            ; 1       ;
; Add6~17                                            ; 1       ;
; Add6~16                                            ; 1       ;
; Add6~15                                            ; 1       ;
; Add6~14                                            ; 1       ;
; Add6~13                                            ; 1       ;
; Add6~12                                            ; 1       ;
; Add6~11                                            ; 1       ;
; Add6~10                                            ; 1       ;
; Add6~9                                             ; 1       ;
; Add6~8                                             ; 1       ;
; Add5~60                                            ; 1       ;
; Add5~59                                            ; 1       ;
; Add5~58                                            ; 1       ;
; Add5~57                                            ; 1       ;
; Add5~56                                            ; 1       ;
; Add5~55                                            ; 1       ;
; Add5~54                                            ; 1       ;
; Add5~53                                            ; 1       ;
; Add5~52                                            ; 1       ;
; Add5~51                                            ; 1       ;
; Add5~50                                            ; 1       ;
; Add5~49                                            ; 1       ;
; Add5~48                                            ; 1       ;
; Add5~47                                            ; 1       ;
; Add5~46                                            ; 1       ;
; Add5~45                                            ; 1       ;
; Add5~44                                            ; 1       ;
; Add5~43                                            ; 1       ;
; Add5~42                                            ; 1       ;
; Add5~41                                            ; 1       ;
; Add5~40                                            ; 1       ;
; Add5~39                                            ; 1       ;
; Add5~38                                            ; 1       ;
; Add5~37                                            ; 1       ;
; Add5~36                                            ; 1       ;
; Add5~35                                            ; 1       ;
; Add5~34                                            ; 1       ;
; Add5~33                                            ; 1       ;
; Add5~32                                            ; 1       ;
; Add5~31                                            ; 1       ;
; Add5~30                                            ; 1       ;
; Add5~29                                            ; 1       ;
; Add5~28                                            ; 1       ;
; Add5~27                                            ; 1       ;
; Add5~26                                            ; 1       ;
; Add5~25                                            ; 1       ;
; Add5~24                                            ; 1       ;
; Add5~23                                            ; 1       ;
; Add5~22                                            ; 1       ;
; Add5~21                                            ; 1       ;
; Add5~20                                            ; 1       ;
; Add5~19                                            ; 1       ;
; Add5~18                                            ; 1       ;
; Add5~17                                            ; 1       ;
; Add5~16                                            ; 1       ;
; Add5~15                                            ; 1       ;
; Add5~14                                            ; 1       ;
; Add5~13                                            ; 1       ;
; Add5~12                                            ; 1       ;
; Add5~11                                            ; 1       ;
; Add5~10                                            ; 1       ;
; Add5~9                                             ; 1       ;
; Add5~8                                             ; 1       ;
; Add5~7                                             ; 1       ;
; Add5~6                                             ; 1       ;
; Add8~62                                            ; 1       ;
; Add8~61                                            ; 1       ;
; Add8~60                                            ; 1       ;
; Add8~59                                            ; 1       ;
; Add8~58                                            ; 1       ;
; Add8~57                                            ; 1       ;
; Add8~56                                            ; 1       ;
; Add8~55                                            ; 1       ;
; Add8~54                                            ; 1       ;
; Add8~53                                            ; 1       ;
; Add8~52                                            ; 1       ;
; Add8~51                                            ; 1       ;
; Add8~50                                            ; 1       ;
; Add8~49                                            ; 1       ;
; Add8~48                                            ; 1       ;
; Add8~47                                            ; 1       ;
; Add8~46                                            ; 1       ;
; Add8~45                                            ; 1       ;
; Add8~44                                            ; 1       ;
; Add8~43                                            ; 1       ;
; Add8~42                                            ; 1       ;
; Add8~41                                            ; 1       ;
; Add8~40                                            ; 1       ;
; Add8~39                                            ; 1       ;
; Add8~38                                            ; 1       ;
; Add8~37                                            ; 1       ;
; Add8~36                                            ; 1       ;
; Add8~35                                            ; 1       ;
; Add8~34                                            ; 1       ;
; Add8~33                                            ; 1       ;
; Add8~32                                            ; 1       ;
; Add8~31                                            ; 1       ;
; Add8~30                                            ; 1       ;
; Add8~29                                            ; 1       ;
; Add8~28                                            ; 1       ;
; Add8~27                                            ; 1       ;
; Add8~26                                            ; 1       ;
; Add8~25                                            ; 1       ;
; Add8~24                                            ; 1       ;
; Add8~23                                            ; 1       ;
; Add8~22                                            ; 1       ;
; Add8~21                                            ; 1       ;
; Add8~20                                            ; 1       ;
; Add8~19                                            ; 1       ;
; Add8~18                                            ; 1       ;
; Add8~17                                            ; 1       ;
; Add8~16                                            ; 1       ;
; Add8~15                                            ; 1       ;
; Add8~14                                            ; 1       ;
; Add8~13                                            ; 1       ;
; Add8~12                                            ; 1       ;
; Add8~11                                            ; 1       ;
; Add8~10                                            ; 1       ;
; Add8~9                                             ; 1       ;
; Add8~8                                             ; 1       ;
; Add3~62                                            ; 1       ;
; Add3~61                                            ; 1       ;
; Add3~60                                            ; 1       ;
; Add3~59                                            ; 1       ;
; Add3~58                                            ; 1       ;
; Add3~57                                            ; 1       ;
; Add3~56                                            ; 1       ;
; Add3~55                                            ; 1       ;
; Add3~54                                            ; 1       ;
; Add3~53                                            ; 1       ;
; Add3~52                                            ; 1       ;
; Add3~51                                            ; 1       ;
; Add3~50                                            ; 1       ;
; Add3~49                                            ; 1       ;
; Add3~48                                            ; 1       ;
; Add3~47                                            ; 1       ;
; Add3~46                                            ; 1       ;
; Add3~45                                            ; 1       ;
; Add3~44                                            ; 1       ;
; Add3~43                                            ; 1       ;
; Add3~42                                            ; 1       ;
; Add3~41                                            ; 1       ;
; Add3~40                                            ; 1       ;
; Add3~39                                            ; 1       ;
; Add3~38                                            ; 1       ;
; Add3~37                                            ; 1       ;
; Add3~36                                            ; 1       ;
; Add3~35                                            ; 1       ;
; Add3~34                                            ; 1       ;
; Add3~33                                            ; 1       ;
; Add3~32                                            ; 1       ;
; Add3~31                                            ; 1       ;
; Add3~30                                            ; 1       ;
; Add3~29                                            ; 1       ;
; Add3~28                                            ; 1       ;
; Add3~27                                            ; 1       ;
; Add3~26                                            ; 1       ;
; Add3~25                                            ; 1       ;
; Add3~24                                            ; 1       ;
; Add3~23                                            ; 1       ;
; Add3~22                                            ; 1       ;
; Add3~21                                            ; 1       ;
; Add3~20                                            ; 1       ;
; Add3~19                                            ; 1       ;
; Add3~18                                            ; 1       ;
; Add3~17                                            ; 1       ;
; Add3~16                                            ; 1       ;
; Add3~15                                            ; 1       ;
; Add3~14                                            ; 1       ;
; Add3~13                                            ; 1       ;
; Add3~12                                            ; 1       ;
; Add3~11                                            ; 1       ;
; Add3~10                                            ; 1       ;
; Add3~9                                             ; 1       ;
; Add3~8                                             ; 1       ;
; Add2~60                                            ; 1       ;
; Add2~59                                            ; 1       ;
; Add2~58                                            ; 1       ;
; Add2~57                                            ; 1       ;
; Add2~56                                            ; 1       ;
; Add2~55                                            ; 1       ;
; Add2~54                                            ; 1       ;
; Add2~53                                            ; 1       ;
; Add2~52                                            ; 1       ;
; Add2~51                                            ; 1       ;
; Add2~50                                            ; 1       ;
; Add2~49                                            ; 1       ;
; Add2~48                                            ; 1       ;
; Add2~47                                            ; 1       ;
; Add2~46                                            ; 1       ;
; Add2~45                                            ; 1       ;
; Add2~44                                            ; 1       ;
; Add2~43                                            ; 1       ;
; Add2~42                                            ; 1       ;
; Add2~41                                            ; 1       ;
; Add2~40                                            ; 1       ;
; Add2~39                                            ; 1       ;
; Add2~38                                            ; 1       ;
; Add2~37                                            ; 1       ;
; Add2~36                                            ; 1       ;
; Add2~35                                            ; 1       ;
; Add2~34                                            ; 1       ;
; Add2~33                                            ; 1       ;
; Add2~32                                            ; 1       ;
; Add2~31                                            ; 1       ;
; Add2~30                                            ; 1       ;
; Add2~29                                            ; 1       ;
; Add2~28                                            ; 1       ;
; Add2~27                                            ; 1       ;
; Add2~26                                            ; 1       ;
; Add2~25                                            ; 1       ;
; Add2~24                                            ; 1       ;
; Add2~23                                            ; 1       ;
; Add2~22                                            ; 1       ;
; Add2~21                                            ; 1       ;
; Add2~20                                            ; 1       ;
; Add2~19                                            ; 1       ;
; Add2~18                                            ; 1       ;
; Add2~17                                            ; 1       ;
; Add2~16                                            ; 1       ;
; Add2~15                                            ; 1       ;
; Add2~14                                            ; 1       ;
; Add2~13                                            ; 1       ;
; Add2~12                                            ; 1       ;
; Add2~11                                            ; 1       ;
; Add2~10                                            ; 1       ;
; Add2~9                                             ; 1       ;
; Add2~8                                             ; 1       ;
; Add2~7                                             ; 1       ;
; Add2~6                                             ; 1       ;
; timer_count[31]~94                                 ; 1       ;
; timer_count[30]~93                                 ; 1       ;
; timer_count[30]~92                                 ; 1       ;
; timer_count[29]~91                                 ; 1       ;
; timer_count[29]~90                                 ; 1       ;
; timer_count[28]~89                                 ; 1       ;
; timer_count[28]~88                                 ; 1       ;
; timer_count[27]~87                                 ; 1       ;
; timer_count[27]~86                                 ; 1       ;
; timer_count[26]~85                                 ; 1       ;
; timer_count[26]~84                                 ; 1       ;
; timer_count[25]~83                                 ; 1       ;
; timer_count[25]~82                                 ; 1       ;
; timer_count[24]~81                                 ; 1       ;
; timer_count[24]~80                                 ; 1       ;
; timer_count[23]~79                                 ; 1       ;
; timer_count[23]~78                                 ; 1       ;
; timer_count[22]~77                                 ; 1       ;
; timer_count[22]~76                                 ; 1       ;
; timer_count[21]~75                                 ; 1       ;
; timer_count[21]~74                                 ; 1       ;
; timer_count[20]~73                                 ; 1       ;
; timer_count[20]~72                                 ; 1       ;
; timer_count[19]~71                                 ; 1       ;
; timer_count[19]~70                                 ; 1       ;
; timer_count[18]~69                                 ; 1       ;
; timer_count[18]~68                                 ; 1       ;
; timer_count[17]~67                                 ; 1       ;
; timer_count[17]~66                                 ; 1       ;
; timer_count[16]~65                                 ; 1       ;
; timer_count[16]~64                                 ; 1       ;
; timer_count[15]~63                                 ; 1       ;
; timer_count[15]~62                                 ; 1       ;
; timer_count[14]~61                                 ; 1       ;
; timer_count[14]~60                                 ; 1       ;
; timer_count[13]~59                                 ; 1       ;
; timer_count[13]~58                                 ; 1       ;
; timer_count[12]~57                                 ; 1       ;
; timer_count[12]~56                                 ; 1       ;
; timer_count[11]~55                                 ; 1       ;
; timer_count[11]~54                                 ; 1       ;
; timer_count[10]~53                                 ; 1       ;
; timer_count[10]~52                                 ; 1       ;
; timer_count[9]~51                                  ; 1       ;
; timer_count[9]~50                                  ; 1       ;
; timer_count[8]~49                                  ; 1       ;
; timer_count[8]~48                                  ; 1       ;
; timer_count[7]~47                                  ; 1       ;
; timer_count[7]~46                                  ; 1       ;
; timer_count[6]~45                                  ; 1       ;
; timer_count[6]~44                                  ; 1       ;
; timer_count[5]~43                                  ; 1       ;
; timer_count[5]~42                                  ; 1       ;
; timer_count[4]~41                                  ; 1       ;
; timer_count[4]~40                                  ; 1       ;
; timer_count[3]~39                                  ; 1       ;
; timer_count[3]~38                                  ; 1       ;
; timer_count[2]~37                                  ; 1       ;
; timer_count[2]~36                                  ; 1       ;
; timer_count[1]~35                                  ; 1       ;
; timer_count[1]~34                                  ; 1       ;
; timer_count[0]~33                                  ; 1       ;
; timer_count[0]~32                                  ; 1       ;
; Add7~93                                            ; 1       ;
; key1[31]~100                                       ; 1       ;
; Add7~91                                            ; 1       ;
; Add7~90                                            ; 1       ;
; key1[30]~99                                        ; 1       ;
; key1[30]~98                                        ; 1       ;
; Add7~88                                            ; 1       ;
; Add7~87                                            ; 1       ;
; key1[29]~97                                        ; 1       ;
; key1[29]~96                                        ; 1       ;
; Add7~85                                            ; 1       ;
; Add7~84                                            ; 1       ;
; key1[28]~95                                        ; 1       ;
; key1[28]~94                                        ; 1       ;
; Add7~82                                            ; 1       ;
; Add7~81                                            ; 1       ;
; key1[27]~93                                        ; 1       ;
; key1[27]~92                                        ; 1       ;
; Add7~79                                            ; 1       ;
; Add7~78                                            ; 1       ;
; key1[26]~91                                        ; 1       ;
; key1[26]~90                                        ; 1       ;
; Add7~76                                            ; 1       ;
; Add7~75                                            ; 1       ;
; key1[25]~89                                        ; 1       ;
; key1[25]~88                                        ; 1       ;
; Add7~73                                            ; 1       ;
; Add7~72                                            ; 1       ;
; key1[24]~87                                        ; 1       ;
; key1[24]~86                                        ; 1       ;
; Add7~70                                            ; 1       ;
; Add7~69                                            ; 1       ;
; key1[23]~85                                        ; 1       ;
; key1[23]~84                                        ; 1       ;
; Add7~67                                            ; 1       ;
; Add7~66                                            ; 1       ;
; key1[22]~83                                        ; 1       ;
; key1[22]~82                                        ; 1       ;
; Add7~64                                            ; 1       ;
; Add7~63                                            ; 1       ;
; key1[21]~81                                        ; 1       ;
; key1[21]~80                                        ; 1       ;
; Add7~61                                            ; 1       ;
; Add7~60                                            ; 1       ;
; key1[20]~79                                        ; 1       ;
; key1[20]~78                                        ; 1       ;
; Add7~58                                            ; 1       ;
; Add7~57                                            ; 1       ;
; key1[19]~77                                        ; 1       ;
; key1[19]~76                                        ; 1       ;
; Add7~55                                            ; 1       ;
; Add7~54                                            ; 1       ;
; key1[18]~75                                        ; 1       ;
; key1[18]~74                                        ; 1       ;
; Add7~52                                            ; 1       ;
; Add7~51                                            ; 1       ;
; key1[17]~73                                        ; 1       ;
; key1[17]~72                                        ; 1       ;
; Add7~49                                            ; 1       ;
; Add7~48                                            ; 1       ;
; key1[16]~71                                        ; 1       ;
; key1[16]~70                                        ; 1       ;
; Add7~46                                            ; 1       ;
; Add7~45                                            ; 1       ;
; key1[15]~69                                        ; 1       ;
; key1[15]~68                                        ; 1       ;
; Add7~43                                            ; 1       ;
; Add7~42                                            ; 1       ;
; key1[14]~67                                        ; 1       ;
; key1[14]~66                                        ; 1       ;
; Add7~40                                            ; 1       ;
; Add7~39                                            ; 1       ;
; key1[13]~65                                        ; 1       ;
; key1[13]~64                                        ; 1       ;
; Add7~37                                            ; 1       ;
; Add7~36                                            ; 1       ;
; key1[12]~63                                        ; 1       ;
; key1[12]~62                                        ; 1       ;
; Add7~34                                            ; 1       ;
; Add7~33                                            ; 1       ;
; key1[11]~61                                        ; 1       ;
; key1[11]~60                                        ; 1       ;
; Add7~31                                            ; 1       ;
; Add7~30                                            ; 1       ;
; key1[10]~59                                        ; 1       ;
; key1[10]~58                                        ; 1       ;
; Add7~28                                            ; 1       ;
; Add7~27                                            ; 1       ;
; key1[9]~57                                         ; 1       ;
; key1[9]~56                                         ; 1       ;
; Add7~25                                            ; 1       ;
; Add7~24                                            ; 1       ;
; key1[8]~55                                         ; 1       ;
; key1[8]~54                                         ; 1       ;
; Add7~22                                            ; 1       ;
; Add7~21                                            ; 1       ;
; key1[7]~53                                         ; 1       ;
; key1[7]~52                                         ; 1       ;
; Add7~19                                            ; 1       ;
; Add7~18                                            ; 1       ;
; key1[6]~51                                         ; 1       ;
; key1[6]~50                                         ; 1       ;
; Add7~16                                            ; 1       ;
; Add7~15                                            ; 1       ;
; key1[5]~49                                         ; 1       ;
; key1[5]~48                                         ; 1       ;
; Add7~13                                            ; 1       ;
; Add7~12                                            ; 1       ;
; key1[4]~47                                         ; 1       ;
; key1[4]~46                                         ; 1       ;
; Add6~7                                             ; 1       ;
; Add6~6                                             ; 1       ;
; Add5~5                                             ; 1       ;
; Add5~4                                             ; 1       ;
; Add8~7                                             ; 1       ;
; Add8~6                                             ; 1       ;
; Add3~7                                             ; 1       ;
; Add3~6                                             ; 1       ;
; Add2~5                                             ; 1       ;
; Add2~4                                             ; 1       ;
; Add7~10                                            ; 1       ;
; Add7~9                                             ; 1       ;
; key1[3]~45                                         ; 1       ;
; key1[3]~44                                         ; 1       ;
; Add6~5                                             ; 1       ;
; Add6~4                                             ; 1       ;
; Add5~3                                             ; 1       ;
; Add5~2                                             ; 1       ;
; Add8~5                                             ; 1       ;
; Add8~4                                             ; 1       ;
; Add3~5                                             ; 1       ;
; Add3~4                                             ; 1       ;
; Add2~3                                             ; 1       ;
; Add2~2                                             ; 1       ;
; Add7~7                                             ; 1       ;
; Add7~6                                             ; 1       ;
; key1[2]~43                                         ; 1       ;
; key1[2]~42                                         ; 1       ;
; Add6~3                                             ; 1       ;
; Add6~2                                             ; 1       ;
; Add5~1                                             ; 1       ;
; Add5~0                                             ; 1       ;
; Add8~3                                             ; 1       ;
; Add8~2                                             ; 1       ;
; Add3~3                                             ; 1       ;
; Add3~2                                             ; 1       ;
; Add2~1                                             ; 1       ;
; Add2~0                                             ; 1       ;
; Add7~4                                             ; 1       ;
; Add7~3                                             ; 1       ;
; key1[1]~41                                         ; 1       ;
; key1[1]~40                                         ; 1       ;
; Add6~1                                             ; 1       ;
; Add6~0                                             ; 1       ;
; Add8~1                                             ; 1       ;
; Add8~0                                             ; 1       ;
; Add3~1                                             ; 1       ;
; Add3~0                                             ; 1       ;
; Add4~61                                            ; 1       ;
; Add4~59                                            ; 1       ;
; Add4~57                                            ; 1       ;
; Add4~55                                            ; 1       ;
; Add4~53                                            ; 1       ;
; Add4~51                                            ; 1       ;
; Add4~49                                            ; 1       ;
; Add4~47                                            ; 1       ;
; Add4~45                                            ; 1       ;
; Add4~43                                            ; 1       ;
; Add4~41                                            ; 1       ;
; Add4~39                                            ; 1       ;
; Add4~37                                            ; 1       ;
; Add4~35                                            ; 1       ;
; Add4~33                                            ; 1       ;
; Add4~31                                            ; 1       ;
; Add4~29                                            ; 1       ;
; Add4~27                                            ; 1       ;
; Add4~25                                            ; 1       ;
; Add4~23                                            ; 1       ;
; Add4~21                                            ; 1       ;
; Add4~19                                            ; 1       ;
; Add4~17                                            ; 1       ;
; Add4~15                                            ; 1       ;
; Add4~13                                            ; 1       ;
; Add4~11                                            ; 1       ;
; Add4~9                                             ; 1       ;
; Add4~7                                             ; 1       ;
; Add4~5                                             ; 1       ;
; Add4~3                                             ; 1       ;
; Add4~1                                             ; 1       ;
; Add4~0                                             ; 1       ;
; LessThan3~18                                       ; 1       ;
; LessThan3~17                                       ; 1       ;
; LessThan3~15                                       ; 1       ;
; LessThan3~13                                       ; 1       ;
; LessThan3~11                                       ; 1       ;
; LessThan3~9                                        ; 1       ;
; LessThan3~7                                        ; 1       ;
; Add7~1                                             ; 1       ;
; Add7~0                                             ; 1       ;
; key1[0]~35                                         ; 1       ;
; key1[0]~34                                         ; 1       ;
+----------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 637 / 32,401 ( 2 % )   ;
; C16 interconnects           ; 15 / 1,326 ( 1 % )     ;
; C4 interconnects            ; 347 / 21,816 ( 2 % )   ;
; Direct links                ; 169 / 32,401 ( < 1 % ) ;
; Global clocks               ; 1 / 10 ( 10 % )        ;
; Local interconnects         ; 152 / 10,320 ( 1 % )   ;
; R24 interconnects           ; 12 / 1,289 ( < 1 % )   ;
; R4 interconnects            ; 243 / 28,186 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.41) ; Number of LABs  (Total = 34) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 1                            ;
; 3                                           ; 0                            ;
; 4                                           ; 2                            ;
; 5                                           ; 2                            ;
; 6                                           ; 0                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 1                            ;
; 12                                          ; 1                            ;
; 13                                          ; 1                            ;
; 14                                          ; 2                            ;
; 15                                          ; 3                            ;
; 16                                          ; 20                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.03) ; Number of LABs  (Total = 34) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 16                           ;
; 1 Clock enable                     ; 8                            ;
; 1 Sync. clear                      ; 9                            ;
; 1 Sync. load                       ; 2                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 16.35) ; Number of LABs  (Total = 34) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 2                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 2                            ;
; 15                                           ; 1                            ;
; 16                                           ; 14                           ;
; 17                                           ; 3                            ;
; 18                                           ; 1                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 4                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 11.35) ; Number of LABs  (Total = 34) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 3                            ;
; 2                                                ; 0                            ;
; 3                                                ; 0                            ;
; 4                                                ; 4                            ;
; 5                                                ; 0                            ;
; 6                                                ; 2                            ;
; 7                                                ; 3                            ;
; 8                                                ; 2                            ;
; 9                                                ; 0                            ;
; 10                                               ; 0                            ;
; 11                                               ; 0                            ;
; 12                                               ; 0                            ;
; 13                                               ; 0                            ;
; 14                                               ; 1                            ;
; 15                                               ; 1                            ;
; 16                                               ; 17                           ;
; 17                                               ; 1                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 18.59) ; Number of LABs  (Total = 34) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 2                            ;
; 16                                           ; 2                            ;
; 17                                           ; 8                            ;
; 18                                           ; 1                            ;
; 19                                           ; 0                            ;
; 20                                           ; 2                            ;
; 21                                           ; 1                            ;
; 22                                           ; 1                            ;
; 23                                           ; 4                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 4                            ;
; 32                                           ; 0                            ;
; 33                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 24        ; 0            ; 24        ; 0            ; 0            ; 24        ; 24        ; 0            ; 24        ; 24        ; 0            ; 14           ; 0            ; 0            ; 10           ; 0            ; 14           ; 10           ; 0            ; 0            ; 0            ; 14           ; 0            ; 0            ; 0            ; 0            ; 0            ; 24        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 24           ; 0         ; 24           ; 24           ; 0         ; 0         ; 24           ; 0         ; 0         ; 24           ; 10           ; 24           ; 24           ; 14           ; 24           ; 10           ; 14           ; 24           ; 24           ; 24           ; 10           ; 24           ; 24           ; 24           ; 24           ; 24           ; 0         ; 24           ; 24           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; segment[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; selector[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; selector[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; selector[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; step[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; step[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; step[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clock              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; add_or_sub         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; step[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; step[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; step[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; step[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE10F17C8 for design "project"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE6F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'project.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clock~input (placed in PIN M1 (CLK3, DIFFCLK_1n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X23_Y0 to location X34_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.20 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file D:/LearnNote/collegeNote/test_all/test100/output_files/project.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 5298 megabytes
    Info: Processing ended: Mon Nov 13 17:56:55 2023
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:06


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/LearnNote/collegeNote/test_all/test100/output_files/project.fit.smsg.


