*前言：本人在写下此笔记时，模电基础接近0。*

*网课为[勤于回看课堂未懂时视频专辑-勤于回看课堂未懂时视频合集-哔哩哔哩视频 (bilibili.com)](https://space.bilibili.com/1293957708/channel/series)*

*再次感谢这位老师*

*强烈推荐清华大学王红老师的课程*

[门电路_其他功能&传输们&三态门_哔哩哔哩_bilibili](https://www.bilibili.com/video/BV1hS4y1k7jV?p=13&vd_source=f613fe1150e201362cd3c231b5ba57b8)

*同时强烈推荐*<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230930110742234.png" alt="image-20230930110742234" style="zoom:50%;" />此书，第六版

# 一、数字电路基础

## 1.1 数字电路基础

<img src="C:\Users\32620\OneDrive - D365\文档\Tencent Files\3262064245\FileRecv\MobileFile\69476516947400332.png" alt="69476516947400332" style="zoom:30%;" />



抗干扰强，高低电平是有范围的，数字电路有一定的抗干扰能力

## 1.2 编码

<img src="C:\Users\32620\OneDrive - D365\文档\Tencent Files\3262064245\FileRecv\MobileFile\105870416947403252.png" alt="105870416947403252" style="zoom:30%;" />

<img src="C:\Users\32620\OneDrive - D365\文档\Tencent Files\3262064245\FileRecv\MobileFile\77053816947400862.png" alt="77053816947400862" style="zoom:33%;" />

<img src="C:\Users\32620\OneDrive - D365\文档\Tencent Files\3262064245\FileRecv\MobileFile\116891916947404642.png" alt="116891916947404642" style="zoom:33%;" />

<img src="C:\Users\32620\OneDrive - D365\文档\Tencent Files\3262064245\FileRecv\MobileFile\129453016947408072.png" alt="129453016947408072" style="zoom:33%;" />

<img src="C:\Users\32620\OneDrive - D365\文档\Tencent Files\3262064245\FileRecv\MobileFile\26985716947415302(1).png" alt="26985716947415302(1)" style="zoom:25%;" />

<img src="C:\Users\32620\OneDrive - D365\文档\Tencent Files\3262064245\FileRecv\MobileFile\46794916947423532.png" alt="46794916947423532" style="zoom:25%;" />



8421码，也被称为BCD码，是十进制代码中最常用的一种12。在这种编码方式中，每一位二值代码的“1”都代表一个固定数值12。这个固定数值就是这一位的权12。

8421代表的是权值分配3。代码中从左至右看每一位“1”分别代表数字“8”“4”“2”“1”，故得名8421码12。例如，二进制数1001在8421码中表示的就是十进制数9（8+0+0+1=9）4。

因为每位的权都是固定不变的，所以8421码是恒权码12。这意味着无论在何种情况下，每一位的权都不会改变。例如，在8421码中，最左边的位总是代表8，无论其他位是什么

> BCD编码以及它的权的解释
>
> 5421码是一种有权BCD码，它的权值从高位到低位分别为5、4、2、1。这意味着在5421码中，每一位二进制数的“1”代表的十进制数分别为5、4、2、1。
>
> 例如，如果我们有一个5421码为1100，那么这个码代表的十进制数就是9（5*1 + 4*1 + 2*0 + 1*0 = 9）。
>
> 需要注意的是，5421码和2421码的编码方案都不是唯一的。例如，在5421 BCD码中，数码5既可以用1000表示，也可以用0101表示。这是因为在这两种情况下，"1"所在的位置的权值之和都等于5（5*1 + 4*0 + 2*0 + 1*0 = 5 或者 5*0 + 4*1 + 2*0 + 1*1 = 5）。
>
> Source: Conversation with Bing, 9/15/2023
> (1) BCD码-8421码、5421码、2421码、余3码 - CSDN博客. https://blog.csdn.net/qq_73505285/article/details/126797353.
> (2) 二进制编码(8421BCD、余三码、格雷码) - 知乎 - 知乎专栏. https://zhuanlan.zhihu.com/p/578175252.
> (3) 2.1.3 什么是BCD码？（有权码和无权码、格雷码、8421码、余3码、余3循环码、2421码等）_BitHachi的博客-CSDN博客. https://blog.csdn.net/weixin_43914604/article/details/104181040.
> (4) 二进制编码(8421BCD、余三码、格雷码) - 知乎 - 知乎专栏. https://bing.com/search?q=5421+BCD%e7%bc%96%e7%a0%81%e7%9a%84%e6%9d%83%e7%9a%84%e5%90%ab%e4%b9%89.
> (5) 【无标题】8421码，5421码，2421码，余三码之间的区别及对数的表示规则_5421bcd码_m0_73485205的博客-CSDN博客. https://blog.csdn.net/m0_73485205/article/details/126810444.
> (6) 8421码，5421码，2421码，余3码的区别 - CSDN博客. https://blog.csdn.net/m0_73648269/article/details/126807136.

## 1.3 数制

### 二进制的补码运算

用**同位数**的**最大数**减去**减数**得到**反码**（反相器、取反），**反码**+1变为**补码**

再用**被减数**加上**补码**，并**舍去新增加的高位**，就是结果

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230916105329252.png" alt="image-20230916105329252" style="zoom:50%;" />

> 常用于没有减法的装置

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230916105609036.png" alt="image-20230916105609036" style="zoom:50%;" />

### 十六进制

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230916110437563.png" alt="image-20230916110437563" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230916110549526.png" alt="image-20230916110549526" style="zoom:33%;" />

### 各进制表的对比

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230916110622917.png" alt="image-20230916110622917" style="zoom:33%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230916110727489.png" alt="image-20230916110727489" style="zoom:33%;" />

## 1.4 逻辑代数基础

### 同或与异或

[同或和异或是两种逻辑运算符，它们都是在二进制位上进行操作的](about:blank#)[1](https://www.zhihu.com/question/592701911)。

- [**异或**（xor）的运算法则为：如果a、b两个值不相同，则异或结果为1。如果a、b两个值相同，异或结果为0](about:blank#)[2](https://zhidao.baidu.com/question/1954567007904002228.html)[。也就是说，异或运算是在两个二进制位上进行“相同为0，相异为1”的运算](about:blank#)[3](https://baijiahao.baidu.com/s?id=1726966984466035760)。
- [**同或**运算的结果与异或运算正好相反。同或运算的结果为：如果a、b两个值相同，则同或结果为1。如果a、b两个值不相同，则同或结果为0](about:blank#)[3](https://baijiahao.baidu.com/s?id=1726966984466035760)[。也就是说，同或运算是在两个二进制位上进行“相同为1，相异为0”的运算](about:blank#)[3](https://baijiahao.baidu.com/s?id=1726966984466035760)。

[所以，我们可以说同或和异或互为非运算](about:blank#)[2](https://zhidao.baidu.com/question/1954567007904002228.html)[。也就是说，对一个异或运算的结果进行非运算（取反），就得到了同或运算的结果，反之亦然](about:blank#)[2](https://zhidao.baidu.com/question/1954567007904002228.html)。

[此外，同或和异或都满足结合律，即 (A ⊙ B) ⊙ C = A ⊙ (B ⊙ C)和 (A ⊕ B) ⊕ C = A ⊕ (B ⊕ C)。这意味着可以通过改变同或和异或的括号方式，得到相同的结果](about:blank#)[4](https://wenku.baidu.com/view/c7abec8d4a649b6648d7c1c708a1284ac85005da.html)。

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230916205009081.png" alt="image-20230916205009081" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230916205027059.png" alt="image-20230916205027059" style="zoom:50%;" />



<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230916112214244.png" alt="image-20230916112214244" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230916112407054.png" alt="image-20230916112407054" style="zoom:50%;" />

比如第一条式子，需要**与门**、**或门**和**反相器**三个集成电路

但第二条只需要**与非门**一个集成电路（反相器是可以用与非门搭出来的，只要两端接口接入相同的信号，就能输出非门）

### 逻辑代数的化简（三个多余！很重要）

**超实用！**

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230916193658352.png" alt="image-20230916193658352" style="zoom:50%;" />

- 含项多余（）
- 非因子多余
- 第3项多余（化简很有用）（当n个或式，一个拥有A正，另一个拥有A反时，那么巴拉巴拉如图，B是A的另一半，C是A反的另一半，那么BC将多余）

例子：<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230916194140839.png" alt="image-20230916194140839" style="zoom:50%;" /><img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230916194212745.png" alt="image-20230916194212745" style="zoom: 50%;" />

### 逻辑代数的基本规则

**带入规则**

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230916194554988.png" alt="image-20230916194554988" style="zoom:50%;" />

**反演规则**

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230916194651779.png" alt="image-20230916194651779" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230916194726477.png" alt="image-20230916194726477" style="zoom:50%;" />

如果是在一个大非号下有多个变量

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230916195610902.png" alt="image-20230916195610902" style="zoom:50%;" />

**对偶规则**

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230916195640878.png" alt="image-20230916195640878" style="zoom:50%;" />

> [在逻辑代数中，对偶式的概念是非常重要的。对偶式的定义是：如果将逻辑函数表达式F中所有的“·”变成“+”，“+”变成“·”，“0”变成“1”，“1”变成“0”，并保持原函数中的运算顺序不变，则所得到的新的逻辑表达式称为函数F的对偶式](https://www.baike.com/wiki/对偶式)[1](https://www.baike.com/wiki/对偶式)[2](https://baike.baidu.com/item/对偶规则/6155756)[3](https://wapbaike.baidu.com/item/逻辑代数/1933102)。
>
> 对偶式在逻辑代数和数字电路设计中有以下应用：
>
> 1. [**简化电路设计**：在数字电路设计中，我们可以利用对偶原理来简化电路。例如，如果我们有一个已经设计好的电路，但是需要设计一个新的电路，新电路的逻辑函数是原电路逻辑函数的对偶式，那么我们可以直接将原电路中的所有AND门替换为OR门，OR门替换为AND门，同时将所有的0替换为1，1替换为0，就得到了新的电路](https://zhuanlan.zhihu.com/p/153320116)[4](https://zhuanlan.zhihu.com/p/153320116)[5](https://zhuanlan.zhihu.com/p/80693923)。
> 2. [**证明定理**：在逻辑代数中，许多定理和它们的对偶式都是同时成立的。也就是说，如果一个定理是正确的，那么它的对偶式也是正确的。这大大简化了逻辑代数定理的证明过程](https://zhuanlan.zhihu.com/p/153320116)[4](https://zhuanlan.zhihu.com/p/153320116)[5](https://zhuanlan.zhihu.com/p/80693923)。
> 3. [**优化布尔表达式**：在优化布尔表达式时，我们可以利用对偶原理来简化布尔表达式。例如，如果我们有一个布尔表达式，但是这个表达式过于复杂，不易于理解或实现，那么我们可以尝试找到这个布尔表达式的对偶式，看看对偶式是否更简单](https://zhuanlan.zhihu.com/p/153320116)[4](https://zhuanlan.zhihu.com/p/153320116)[5](https://zhuanlan.zhihu.com/p/80693923)。
>
> [总之，在逻辑代数和数字电路设计中，对偶原理是一个非常强大的工具](https://zhuanlan.zhihu.com/p/153320116)[4](https://zhuanlan.zhihu.com/p/153320116)[5](https://zhuanlan.zhihu.com/p/80693923)。

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230916200256386.png" alt="image-20230916200256386" style="zoom:50%;" />

## 1.5 逻辑函数的建立与表示方法

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230916202620892.png" alt="image-20230916202620892" style="zoom:50%;" />

真值表

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230916202737706.png" alt="image-20230916202737706" style="zoom:50%;" />

逻辑函数<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230916202839988.png" alt="image-20230916202839988" style="zoom:50%;" />

不做化简要用到与门或门和反相器

因此要做出化简

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230916203032859.png" alt="image-20230916203032859" style="zoom:50%;" />

注意这里的同或门，它不是将两个信号输入或门

**例题**

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230917192910583.png" alt="image-20230917192910583" style="zoom:50%;" />

双反，将**或**消除，同时保留**与**的那部分不变（绝妙的思路！在第二步到第三步中，对于原来的与，不去反号，这样就能保留与；对于第三步的或，则直接反演）

**例题**

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230917195520260.png" alt="image-20230917195520260" style="zoom:50%;" />

**用VN图来解释，A＋A还是A，所以可将+ABC变为+ABC+ABC+ABC**（牛逼！）

**M变为异或门和同或门的组合**

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230917195702429.png" alt="image-20230917195702429" style="zoom:50%;" />

## 1.6 逻辑函数的公式法化简与交换

### 1.6.1 逻辑函数的最简形式

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230917201538001.png" alt="image-20230917201538001" style="zoom:35%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230917203844978.png" alt="image-20230917203844978" style="zoom:50%;" />

**与或式**（本次课程以这个为主）

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230917204021541.png" alt="image-20230917204021541" style="zoom:50%;" />

**或于式**

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230917204041543.png" alt="image-20230917204041543" style="zoom:50%;" />

**1.并项法**（提取公因式）

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230917204421118.png" alt="image-20230917204421118" style="zoom:50%;" />

**2.吸收法**（这里是用含项多余，原项目可以提取1出来）

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230917204843816.png" alt="image-20230917204843816" style="zoom:50%;" />

**3.消去法**（非因子多余）

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230917204946041.png" alt="image-20230917204946041" style="zoom:50%;" />

对非B来说，AB的B就是非因子，因此多余，去掉；

同理的，对A来说，非A且B且C，则非A是非因子，去掉；同理对于非B来说，B是多因子，去掉，只剩下C

**4.配项法**

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230917205503424.png" alt="image-20230917205503424" style="zoom:50%;" />

​	<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230917205723775.png" alt="image-20230917205723775" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230917205746349.png" alt="image-20230917205746349" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230917210048752.png" alt="image-20230917210048752" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230917211051852.png" alt="image-20230917211051852" style="zoom:50%;" />

**常见式**（常用与非）

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230917211511764.png" alt="image-20230917211511764" style="zoom:50%;" />

常用的集成电路，都是集成一种

![image-20230917211627414](C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230917211627414.png)

### 1.6.2 卡诺图化简（直观且一般都能化简到最简）

#### 1. 逻辑函数的最小项及其性质

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230917213412005.png" alt="image-20230917213412005" style="zoom:50%;" />

 <img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230917213829355.png" alt="image-20230917213829355" style="zoom:50%;" /><img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230917213850134.png" alt="image-20230917213850134" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230917213915434.png" alt="image-20230917213915434" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230917214021418.png" alt="image-20230917214021418" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230917214311645.png" alt="image-20230917214311645" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230917224644487.png" alt="image-20230917224644487" style="zoom:50%;" />

 某两个相加为1，那么代表着这两个互为相反关系

**最小项还原**

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230917225031298.png" alt="image-20230917225031298" style="zoom:50%;" />

#### 2. 卡诺图

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230917225654737.png" alt="image-20230917225654737" style="zoom:50%;" />



**三变量的情况要注意中心线对称**<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230918092912332.png" alt="image-20230918092912332" style="zoom:50%;" />

 **四变量的情况注意上下和左右对称**

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230918093829804.png" alt="image-20230918093829804" style="zoom:50%;" />

#### 3. 使用卡诺图解题

**先使用最小项填图**

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230918093940395.png" alt="image-20230918093940395" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230918094730583.png" alt="image-20230918094730583" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230918095016960.png" alt="image-20230918095016960" style="zoom:50%;" />

使用卡诺图上还原接近最小值，找出真值表

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230918095133229.png" alt="image-20230918095133229" style="zoom:50%;" />

**K图化简（最重要）**

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230918100130285.png" alt="image-20230918100130285" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230918100354656.png" alt="image-20230918100354656" style="zoom:50%;" />

这里的相邻包含几种情况（卡诺图上处在相邻、相对、相重位置的小方格所代表的最小项为相邻最小项。）

（要看成世界地图与实际的关系）

1. 相邻（周围8个格子，如果周围不足8个，则根据下面的找）
2. 相对（关于中心线对称）
3. 相重（两张表重叠的位置）

既有0又有1的要消去

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230918102954480.png" alt="image-20230918102954480" style="zoom:50%;" />

**卡诺图化简要点**

有几个圈就有几个相乘的式子

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230918104043337.png" alt="image-20230918104043337" style="zoom:50%;" />

**每一个圈都要尽可能大，最好只剩下一个变量！**

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230918104201921.png" alt="image-20230918104201921" style="zoom:50%;" />

**零少的时候也可以圈0！用作反函数**

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230918104339405.png" alt="image-20230918104339405" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230918104509079.png" alt="image-20230918104509079" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230918105412918.png" alt="image-20230918105412918" style="zoom:50%;" />



## 1.7 具有无关项逻辑函数的化简

![image-20230918105557305](C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230918105557305.png)

### 1.7.1 约束项

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230918105744130.png" alt="image-20230918105744130" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230918105932179.png" alt="image-20230918105932179" style="zoom:50%;" />（这里我解释一下，当水位降到B时，那么这时候水位也一定降到了C之下，因为B在C下面；同理，A在B下面，因此放水位降低到了A，那么水位肯定在B、C之下；所以A为1的时候，B和C都一定是1；B为1的时候，C也一定是1。那么010、100、101、110都是不可能会出现的情况）

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230918110036362.png" alt="image-20230918110036362" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230918110343019.png" alt="image-20230918110343019" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230918110705774.png" alt="image-20230918110705774" style="zoom:50%;" />

### 1.7.2 任意项

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230918111913871.png" alt="image-20230918111913871" style="zoom:50%;" />

### 1.7.3 多输出逻辑函数的公用项设计

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230918113816543.png" alt="image-20230918113816543" style="zoom:50%;" />

如果各自为营，那么化简结果如下图所示

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230918113837402.png" alt="image-20230918113837402" style="zoom:50%;" />

如果不选择各自为营，而是选择共用项设计

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230918114014058.png" alt="image-20230918114014058" style="zoom:50%;" />

保留公用项

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230918114043473.png" alt="image-20230918114043473" style="zoom:50%;" />

---

---

# 二、集成逻辑门电路

## 2.1 基本逻辑门电路DTL（以前被用过，但现在被淘汰了）

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230918202724306.png" alt="image-20230918202724306" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230918203148893.png" alt="image-20230918203148893" style="zoom:33%;" />

**预备知识：二极管的开关特性**

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230918204411966.png" alt="image-20230918204411966" style="zoom:33%;" />

**预备知识：三极管的特性**

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230918204600541.png" alt="image-20230918204600541" style="zoom:33%;" />

**预备知识：MOS管的特性**

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230918211045134.png" alt="image-20230918211045134" style="zoom: 33%;" />

### 2.1.1 二极管与门 及 或门 电路 

**与门**

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230918211622051.png" alt="image-20230918211622051" style="zoom:33%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230918212350506.png" alt="image-20230918212350506" style="zoom:33%;" />

**或门**

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230918212257606.png" alt="image-20230918212257606" style="zoom:33%;" />

**非门**

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230918212719406.png" alt="image-20230918212719406" style="zoom:33%;" />

**DTL与非门**

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230918212843521.png" alt="image-20230918212843521" style="zoom:33%;" />

**DTL或非门**

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230918212912924.png" alt="image-20230918212912924" style="zoom:33%;" />

只用二极管组成，缺点：

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230918213210483.png" alt="image-20230918213210483" style="zoom:33%;" />

---

## 2.2 CMOS逻辑门

### 2.2.1 NMOS管和PMOS管（插曲）

[NMOS和PMOS是两种类型的金属氧化物半导体场效应晶体管(MOSFET)，它们的工作原理主要基于控制源极和漏极之间的电流](https://blog.csdn.net/tabactivity/article/details/103639877)[1](https://blog.csdn.net/tabactivity/article/details/103639877)[2](https://zhuanlan.zhihu.com/p/519594505)。

[**NMOS管**的工作原理](https://blog.csdn.net/tabactivity/article/details/103639877)[3](https://www.elecfans.com/analog/202302212014587.html)[4](https://zhuanlan.zhihu.com/p/368263926)：

- [NMOS全称为N型金属-氧化物-半导体，我们称拥有这种结构的晶体管为NMOS晶体管](https://www.elecfans.com/analog/202302212014587.html)[3](https://www.elecfans.com/analog/202302212014587.html)。
- [当栅极电压高于一定值时，NMOS管会导通](https://blog.csdn.net/tabactivity/article/details/103639877)[3](https://www.elecfans.com/analog/202302212014587.html)[。这使得NMOS管适合用于源极接地的情况（低端驱动）](http://www.kiaic.com/article/detail/1100.html)[5](http://www.kiaic.com/article/detail/1100.html)。
- [使用NMOS当下管，S极直接接地，只需将G极电压固定值6V即可导通](https://blog.csdn.net/tabactivity/article/details/103639877)[3](https://www.elecfans.com/analog/202302212014587.html)。

[**PMOS管**的工作原理](https://blog.csdn.net/tabactivity/article/details/103639877)[5](http://www.kiaic.com/article/detail/1100.html)[6](https://www.elecfans.com/analog/202302212014611.html)：

- [PMOS是指n型衬底、p沟道，靠空穴的流动运送电流的MOS管](https://blog.csdn.net/tabactivity/article/details/103639877)[5](http://www.kiaic.com/article/detail/1100.html)。
- [当栅极电压小于一定值时，PMOS管会导通](https://blog.csdn.net/tabactivity/article/details/103639877)[5](http://www.kiaic.com/article/detail/1100.html)[。这使得PMOS管适合用于源极接VCC时的情况（高端驱动）](https://blog.csdn.net/tabactivity/article/details/103639877)[5](http://www.kiaic.com/article/detail/1100.html)。
- [使用PMOS当上管，S极直接接电源VCC，只需将G极电压比S极低6V即可导通](https://blog.csdn.net/tabactivity/article/details/103639877)[6](https://www.elecfans.com/analog/202302212014611.html)。

G极(gate)—栅极，不用说比较好认
**S极(source)—源极，不论是P沟道还是N沟道，两根线相交的就是**
**D极(drain)—漏极，不论是P沟道还是N沟道，是单独引线的那边**

//下列文章搬运自知乎

[一文彻底弄清MOS管 （NMOS为例） - 知乎 (zhihu.com)](https://zhuanlan.zhihu.com/p/368263926?utm_id=0)

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230927151405817.png" alt="image-20230927151405817" style="zoom:50%;" />

> 1. 硅中参**杂电子多**的话，会在那里写个**N**，参杂**空穴多**的话，会在那里写个**P**。
> 2.  电流的方向指的是**正电荷（空穴**）流动的方向，是电子流动方向的反方向。（初中物理）
> 3. 电源的**正电压端**会**吸引电子**聚集过来，**负电压端**会吸引**空穴**聚集过来。（初中物理：异性相吸）
> 4. **mos管是个开关，栅极（G）是控制端**，它控制着源极（S）和漏极（D）之间是否能导通，即是否可以通过电流。
> 5. 源极和漏极导通电流的意思是，给他们两加一个电压源，可以形成电流，从漏流到源也行，从源流到漏也行，这个电流是空穴移动产生的也行，是电子移动产生的也行。
> 6. 二极管正向（**从P到N接正电压）导通**，反向（从N到P接正电压）不导通。

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230927152619130.png" alt="image-20230927152619130" style="zoom:50%;" />

拿到这副mos管的结构图，首先看到s极和d极连着的是**N参杂区域**，代表这两个区域**电子多**，衬底是P参杂区域，代表**空穴多**。

此时，想象在S极和D极两端加一个电压源(方向无所谓)，可惜中间衬底部分都是P型啊，【由已知第6条】**电子想移动形成电流可是从N到P是二极管反向走不通啊**。那我们的目标就来了，在这两个N参杂区域之间架起一条可让电子通过的“桥梁”。（有点像三极管，左边放一个二极管，右边放一个二极管）

（**太牛逼了，简直通俗易懂！**一下子就明白了！）

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230927154434195.png" alt="image-20230927154434195" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230927154750347.png" alt="image-20230927154750347" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230927155000165.png" alt="image-20230927155000165" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230927155143655.png" alt="image-20230927155143655" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230927155323059.png" alt="image-20230927155323059" style="zoom:50%;" />

神他么一下子就懂了。

### 2.2.1 CMOS逻辑门（1）

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230926090051470.png" alt="image-20230926090051470" style="zoom:50%;" />

数字电路中，经常工作在，要么是截止区，要么是可变电阻区，一般不工作在饱和区

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230926090241105.png" alt="image-20230926090241105" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230926090258375.png" alt="image-20230926090258375" style="zoom:33%;" />最基本的非门/反相器

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230926090358690.png" alt="image-20230926090358690" style="zoom:50%;" />这两个管子是轮流导通的

在CMOS电路中，逻辑0代表低电平电压 **0V**，逻辑1代表高电平电压 **VDD** （实际上大于电源电压的70%就已经接受了逻辑1，小于电源电压30%也认可是逻辑0）（它是个范围）

((即u0测试的是两个漏极)	)

![image-20230927155845777](C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230927155845777.png)

![image-20230927160705832](C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230927160705832.png)

#### 1.**CMOS门电路中的与非门**（我时常感叹前人的智慧）

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230927161304277.png" alt="image-20230927161304277" style="zoom:50%;" />

由于PMOS连接着电源VDD，NMOS连接着接地GND。

并且PMOS并联意味着任意一个低电平就能导通；NMOS串联意味着都是高电平才能导通。

**因此，PMOS收到任意一个低电平就会导通，且导通输出为VDD；NMOS收到所有高电平才能导通，导通输出为接地**

#### 2. **CMOS门电路中的或非门**

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230927161553785.png" alt="image-20230927161553785" style="zoom:50%;" />

**VDD且P串—>皆为低电平才能导通—>导通后是高电平；**

**GND且N并—>只要有高电平就能导通—>导通后是低电平**

#### 3. CMOS门电路中的异或门（同或门）

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230927162904181.png" alt="image-20230927162904181" style="zoom:50%;" />

#### 4. 例题尝试

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230927170231282.png" alt="image-20230927170231282" style="zoom:50%;" />

本题重点：CMOS非门是基础，优先找到CMOS非门，并圈起来；

A、B、C先是各自通过反相器变成A非、B非、C非；之后，它们三人又碰到一个反相器，不过这个反相器是，PMOS上面三个并联的，以及NMOS下面三个串联的，**即A非、B非和C非又反相一次，并且是串联反相**，所以是串或

> 有人可能会不理解为什么这里的串联是“或”运算。视A非、B非和C非为X、Y和Z。当XYZ三者有一个输入低电平（0），M处就会得到1；相反，只有三者都输入高电平的时候，M才会出现低电平。（与非）
>
> 因此在M处，是M = (XYZ)非；换成或运算，变成：M = X(非)+ Y(非)+ Z(非)

### 2.2.3 CMOS传输门和双向模拟开关

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230928195450598.png" alt="image-20230928195450598" style="zoom:50%;" />

**先说明一下，虽然栅极电压高，能够吸引衬底的电子，但是，如果源极或者漏极的电压过高，则会影响到电子桥梁的浓度，即下图**

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230928201846173.png" alt="image-20230928201846173" style="zoom:50%;" />

因此，虽然PMOS/NMOS管的导通与否由栅极决定，但也会受到源极和漏极的影响

#### 传输截止

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230928174643325.png" alt="image-20230928174643325" style="zoom:50%;" />

这里实际上看的是电压差，即对于PMOS来说，如果 **V**Pgs （**PMOS管的栅极G与源极S的电压差**）的值（负数）小于一定的阈值（PMOS的阈值电压），那么将会导通。然而这里栅极却**输入了高电平**。这也意味着，如果这时候，输入信号如果为大于0的电压值，那么将无法导通。

同样的，对于NMOS来说，如果 **V**Ngd （**NMOS管的栅极G与漏极D的电压差**）的值（正数）也必须大于一定的值。然而它却给了g一个低电平。因此，只要输入信号时低电平，那么将无法导通。

#### 传输导通

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230928202713810.png" alt="image-20230928202713810" style="zoom:50%;" />

注：图上的**UTN的绝对值**等于**UTP的绝对值**（UTN、UTP都是阈值电压）

当C=1，C’=0的时候，这时候大家都有机会导通了。

这时候，C‘=0，则是代表接地；C=1，则是接入VDD。

此时假设接入的信号是，最低是0V，最高是VDD的正向电压。

如果要使得 PMOS导通，那么 **V**Pgs要低于阈值电压。又因为g极接地，电位为0，所以**该电压是一个负值（相反数是输入信号u1）**，而且阈值电压也是一个负值，最后变成了 u1要大于阈值电压的绝对值（就是UTN），也就是

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230928203657146.png" alt="image-20230928203657146" style="zoom:50%;" />

那么对于NMOS而言也是同样的道理，**V**Ngd（即VDD-u1）要大于阈值电压

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230928203750027.png" alt="image-20230928203750027" style="zoom:50%;" />

最终，在红色区域内，NMOS导通；蓝色区域内，PMOS导通。交叉区域内，都导通。

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230928204031305.png" alt="image-20230928204031305" style="zoom:50%;" />

最终得到这个传输门的简略图，要注意，上下必须输入取反的信号，即必须一个高电平一个低电平

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230928204211088.png" alt="image-20230928204211088" style="zoom:50%;" />

####  双向模拟开关

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230928205144524.png" alt="image-20230928205144524" style="zoom:50%;" />

能够输入两个信号，一个反相，一个正相

#### CMOS异或门

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230928205349369.png" alt="image-20230928205349369" style="zoom:50%;" />

### 2.2.4 CMOS漏极开路门以及三态门

#### 1.CMOS漏极开路门

> 在漏极开路门中，"漏极开路"这个术语的含义是指在某些状态下，输出端（漏极）是开路的。这并不意味着漏极物理上是断开的，**而是指在电路的工作状态下，漏极可以处于高阻态，也就是说，它可以看作是电路中的一个开关。**
> 当我们说漏极开路时，我们实际上是在描述一个特定的工作状态。在这种状态下，内部的N沟道场效应管关闭，**上拉电阻R会把输出拉到高电平**，此时场效应管的漏电流将非常小。当内部N沟道场效应管导通的时候，它会把输出引脚拉到接近GND。
> 所以，尽管在物理上漏极是通过上拉电阻与VDD连接在一起的，但在逻辑功能上，它可以根据输入信号的状态进行连接或断开连接。这就是为什么我们说在漏极开路门中，漏极是开路的。

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230929120621022.png" alt="image-20230929120621022" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230929120626481.png" alt="image-20230929120626481" style="zoom:50%;" />

要注意它前面还有一个非门，老师这里讲得很傻逼。

实际上它这个漏极开路输出前面会接入一个非门（因为在通过这个漏极开路门之后，相当于反相一次，而我们的目的并不是反相，而是实现 **线与**）

**RL电阻不能太大，否则会导致RL上压降太大从而使得漏极处电压太小，无法被识别成高电平逻辑1**

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230929201411424.png" alt="image-20230929201411424" style="zoom:50%;" />

**RL电阻也不能太小，否则会造成损毁短路，这里用作保护作用**（一个管子能够允许的最大电流来限定的，至少要一个管子导通）

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230929201908285.png" alt="image-20230929201908285" style="zoom:50%;" />

#### 2.CMOS三态门反相器

*养成习惯：信号+反相器，并且在输入端——一般代表低电平有效*

三态门的三态：高电平、低电平和高阻态

这里的输出缓冲器又和FPGA对上了

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230930085453992.png" alt="image-20230930085453992" style="zoom:50%;" />

我们看到这里的EN'是用<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230930085732000.png" alt="image-20230930085732000" style="zoom:50%;" />这个，区别于A的<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230930085750791.png" alt="image-20230930085750791" style="zoom:50%;" />

这里就是我们所说的低电平有效，**并且这里也是反相器**。（这里的低电平有效是指 **当EN'输入低电平的时候，整个三态门工作，输出结果为高低电平其中一个**）

**当EN'=0时**

- 若A=0，则G4输出为0，T1导通；G5输出也是0，T2截止——结果高电平
- 若A=1，则G4输出为1，T1截止；G5输出也是1，T2导通——结果低电平

> 可以看到，实际上这是一个反相器

**当EN‘=1时**

- **G4一定是1**，因为G1是0，“与”结果一定是0，则“与非”结果一定是1，**T1一定截止**
- **G5一定是0**，因为G3是1，”或结果“一定是1，则“或非”结果一定是0，**T2一定截止**

**T1、T2同时截止，呈现高阻态**

![image-20230930091205467](C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230930091205467.png)

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230930091229460.png" alt="image-20230930091229460" style="zoom:50%;" />

这玩意到底有什么用？老师举了一个很好的例子，就是USB插口，你可能会插很多设备到电脑里面，但真正未必要用到，需要用到的时候，则使它有效工作。*通过高阻态使得电气连接不存在*

> 物理连接和电气连接是两个不同的概念。物理连接通常指设备之间通过某种介质（如电线、网线、无线电等）在物理上存在的实际连接。这种连接可以看得见摸得着，比如你可以看到一根网线连接了两台电脑。
>
> 而电气连接则更专指在电气系统中，设备或元件之间通过导体（如电线）进行的连接。这种连接主要是为了实现信号或数据的传输。例如，一个开关和一个灯泡通过电线连接，当开关打开时，电流可以通过电线流向灯泡，使灯泡亮起。
>
> 所以，当说“物理连接存在但电器连接不存在”时，可能是指虽然设备之间有实际的物理连接（如通过一根电线连接），但是在电气上并没有实现有效的连接，无法实现信号或数据的传输。例如，两台电脑之间虽然有一根网线相连（物理连接存在），但如果网线的一头没有插入网口或者网络设置不正确，那么这两台电脑就无法进行数据传输（电器连接不存在）。

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230930093225848.png" alt="image-20230930093225848" style="zoom:50%;" />

## 2.3 TTL门电路

### 2.3.1 双极型三极管

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230930093815679.png" alt="image-20230930093815679" style="zoom:50%;" />

#### 输入特性曲线

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230930094045119.png" alt="image-20230930094045119" style="zoom:50%;" />

#### 输出特性曲线

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230930094236696.png" alt="image-20230930094236696" style="zoom:67%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230930104408722.png" alt="image-20230930104408722" style="zoom:50%;" />

#### 双极型三极管基本开关电路——三极管反相器

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230930105132590.png" alt="image-20230930105132590" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230930104952405.png" alt="image-20230930104952405" style="zoom:75%;" />



**截止状态下**

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230930105218354.png" alt="image-20230930105218354" style="zoom:50%;" />

**Von**其实就是be的导通电压降，当大于这个导通电压降时，be处就会开始有电流；小于该电压降时截止。

**放大状态下**

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230930105932748.png" alt="image-20230930105932748" style="zoom:50%;" />

**饱和状态下**

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230930110424675.png" alt="image-20230930110424675" style="zoom:50%;" />

**使用图解法进行分析**

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230930110649499.png" alt="image-20230930110649499" style="zoom:67%;" />

在这里，我们只想研究饱和区和截止区，即当成一个基本开关来使用。

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230930111305761.png" alt="image-20230930111305761" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230930111537774.png" alt="image-20230930111537774" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230930111818097.png" alt="image-20230930111818097" style="zoom:50%;" />

#### 三极管的动态开关特性

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230930112235539.png" alt="image-20230930112235539" style="zoom:50%;" />

---

### 2.3.2 TTL反相器的电路结构和工作原理

#### 电路结构

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230930113401032.png" alt="image-20230930113401032" style="zoom:80%;" />

**前置条件**

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230930113448608.png" alt="image-20230930113448608" style="zoom:50%;" />

**电路分析**

*当输入一个低电压*

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230930114136634.png" alt="image-20230930114136634" style="zoom:70%;" />

这段话全是重点，全是分析，而且都很好懂，我稍微再补充一下

首先，T2发射结不导通，是因为T1的基极电位是0.9V（0.2V加上二极管的钳制0.7V）。而要使得T2发射结导通，至少需要大于两倍的Von（因为从T1到T2有两个二极管）

其次，此时T1处的集电极所在线路就是 T2的 **基极**，这时候请回顾到 **双极型三极管** 的输入与输出特性曲线。

再者，它这里所说的T1的集电极回路电阻是R2和T2的b-c结，反向电阻之和。这里看得回路是，从Vcc一直到A端，经过R2电阻的那段。由于这段会经过一个反向结（即b-c反向结，反向电阻非常大），所以此处电流很小。

最后，当基极电流乘以放大倍数远大于集电极电流时，三级管会进入深度饱和状态。



*当输入一个高电压*

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230930210607912.png" alt="image-20230930210607912" style="zoom:70%;" />

这里就不做补充了。很简单的结果，在能够导通的情况下，先导通，后钳制住电压值进行改变。

> 为什么？今天的雨不下得，大一点？我应该听些悲情的歌，但我不能停止，我一旦停止了，什么都没了。我必须没有感情的前进，必须不把自己的情绪当作一回事，才能强大。

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230930211859306.png" alt="image-20230930211859306" style="zoom:50%;" />

推挽式电路，又叫推拉式电路，是由一对互补的晶体管组成的。这样的电路结构也被称为图腾柱（Totem-pole）输出电路。

#### 电压传输特性

还是要结合这个图看

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230930212705870.png" alt="image-20230930212705870" style="zoom:70%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20230930213030385.png" alt="image-20230930213030385" style="zoom:50%;" />

### 2.3.3 TTL反相器的静态输入特性和输出特性

#### 1.输入特性

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001093920844.png" alt="image-20231001093920844" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001093930565.png" alt="image-20231001093930565" style="zoom:67%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001094342989.png" alt="image-20231001094342989" style="zoom:50%;" /><img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001094415585.png" alt="image-20231001094415585" style="zoom:50%;" />

#### 2.输出特性

**高电平输出特性**（Voh）

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001095336217.png" alt="image-20231001095336217" style="zoom:67%;" />

然而实际会存在功耗限制，导致负载电流在5ma以下

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001095507478.png" alt="image-20231001095507478" style="zoom:50%;" />

**低电平输出特性**

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001100343651.png" alt="image-20231001100343651" style="zoom:50%;" />

**Vol**相应就是输出低电压

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001100418592.png" alt="image-20231001100418592" style="zoom:67%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001100727652.png" alt="image-20231001100727652" style="zoom:50%;" />

#### 3.输入端负载特性

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001101039502.png" alt="image-20231001101039502" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001101141347.png" alt="image-20231001101141347" style="zoom:50%;" />插入电阻，通过电流影响电阻电位，最后影响到V1处的电位（就会影响到三极管的导通问题）

### 2.3.4 TTL反相器的动态特性

#### 1. 传输延迟时间

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001102111961.png" alt="image-20231001102111961" style="zoom:50%;" />

#### 2. 交流噪声容限

> 噪声容限（英语：Noise Margin）是指在前一级输出为最坏的情况下，为保证后一级正常工作，所允许的最大噪声幅度。在数字电路中，一般常以“1”态下（上）限噪声容限和“0”态上（下）限噪声容限中的最小值来表示电路（或元件）的噪声容限。
> **例如，一条数字电路中的电压也许被设计在0.0和1.2v之间变化，任何在0.5v以下的电压被认为是逻辑‘0’，而任何在0.7v之上的电压被认为是逻辑1。然后0的噪声容限是电压值在0.5v以下的信号，并且‘1’的噪声容限是电压值在0.7v以上的信号。**
> 简单来说，噪声容限就是整个电路所允许的噪声极限。噪声容限越大说明容许的噪声越大，电路的抗干扰性越好。这就意味着，如果一个信号受到了噪声的影响，只要这个噪声没有超过噪声容限，那么这个信号就能被正确地识别出来。因此，我们可以说噪声容限是衡量一个电路抗干扰能力的一个重要参数。

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001102932320.png" alt="image-20231001102932320" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001103015296.png" alt="image-20231001103015296" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001103043973.png" alt="image-20231001103043973" style="zoom:50%;" />

#### 3. 电源的动态尖峰电流

**在输出低电平的情况下**

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001104100447.png" alt="image-20231001104100447" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001104146821.png" alt="image-20231001104146821" style="zoom:50%;" />

**在输出高电平的情况下**

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001104209221.png" alt="image-20231001104209221" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001104237442.png" alt="image-20231001104237442" style="zoom:50%;" />

**输出发生切换时，会出现特殊情况**

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001104629385.png" alt="image-20231001104629385" style="zoom:50%;" />

> 在TTL反相器中，T4比T5先导通的原因主要是由于三极管的工作特性决定的。
>
> 当输入信号由低电平变为高电平时，T2和T5需要从饱和状态转变为截止状态，这个过程被称为“退饱和”。然而，**退饱和的过程相对较慢，这是因为在饱和状态下，三极管的基极-集电极间存在大量的多余载流子，当转变为截止状态时，这些多余的载流子需要被清除掉，这个过程需要一定的时间。**
>
> 在此期间，由于T2和T5还未完全截止，它们的集电极电压仍然较低，这使得T4的基极-发射极间形成正向偏置，从而使T4导通。等到T2和T5完全截止后，它们的集电极电压上升，此时T4的基极-发射极间不再形成正向偏置，于是T4也就截止了。
>
> **因此，在输入信号由低电平变为高电平的过程中，由于退饱和过程的存在，使得T4会在T5截止之前先导通。这就是为什么在TTL反相器中，“退饱和会来得慢一些”会导致T4比T5先导通的原因。**

**电源尖峰电流带来的影响**

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001104751417.png" alt="image-20231001104751417" style="zoom:50%;" />

### 2.3.5 其他类型的TTL门电路

#### 1.与非门

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001111019170.png" alt="image-20231001111019170" style="zoom:50%;" />

#### 2.或非门

​	<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001111220664.png" alt="image-20231001111220664" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001111453174.png" alt="image-20231001111453174" style="zoom:50%;" />

#### 3.与或非门

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001111614411.png" alt="image-20231001111614411" style="zoom:70%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001111637041.png" alt="image-20231001111637041" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001111658022.png" alt="image-20231001111658022" style="zoom:50%;" />

#### 4.异或门

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001112007539.png" alt="image-20231001112007539" style="zoom:67%;" />

![image-20231001112854060](C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001112854060.png)

可以看出T4、T5和T6、T7管子连接起来的绝妙

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001113425573.png" alt="image-20231001113425573" style="zoom:50%;" />

#### 集电极开路输出的门电路（OC门）

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001113830003.png" alt="image-20231001113830003" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001114407249.png" alt="image-20231001114407249" style="zoom:50%;" />

**开路输出的与非门**

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001114310289.png" alt="image-20231001114310289" style="zoom:67%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001114335955.png" alt="image-20231001114335955" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001114450546.png" alt="image-20231001114450546" style="zoom:50%;" />

#### OC门外接电阻的计算方法

**与门**

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001114716711.png" alt="image-20231001114716711" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001114737096.png" alt="image-20231001114737096" style="zoom:70%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001114757893.png" alt="image-20231001114757893" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001114807208.png" alt="image-20231001114807208" style="zoom:50%;" />

这里所说的图3.4.27:<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001114917817.png" alt="image-20231001114917817" style="zoom:50%;" />

**或门**

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001115153293.png" alt="image-20231001115153293" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001115200062.png" alt="image-20231001115200062" style="zoom:70%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001111220664.png" alt="image-20231001111220664" style="zoom:50%;" />

#### 三态输出门电路

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001160943578.png" alt="image-20231001160943578" style="zoom:50%;" />

**高电平有效**

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001161002667.png" alt="image-20231001161002667" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001161548109.png" alt="image-20231001161548109" style="zoom:50%;" />

二极管D截止，则变回原来类似TTL与非门电路一样。

然而二极管D一旦导通，就会导致T4和T5的基极受到影响，从而使得这两个地方的电位都被钳制住

**低电平有效**

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001161014253.png" alt="image-20231001161014253" style="zoom:50%;" />

**原TTL与非门电路**

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001161305726.png" alt="image-20231001161305726" style="zoom:50%;" />

---

# 三、组合逻辑电路

## 4.1 什么是组合逻辑电路

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001162534745.png" alt="image-20231001162534745" style="zoom:50%;" />

**逻辑功能的描述**

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001162709022.png" alt="image-20231001162709022" style="zoom:50%;" />

## 4.2 组合逻辑电路的分析方法

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001162835204.png" alt="image-20231001162835204" style="zoom:67%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001164509628.png" alt="image-20231001164509628" style="zoom:67%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001164603045.png" alt="image-20231001164603045" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001164655268.png" alt="image-20231001164655268" style="zoom:50%;" />

公式是永远不如例子直观的

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001164720880.png" alt="image-20231001164720880" style="zoom:70%;" />

可以观察到每5次，就轮到一个信号输出高电平。

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001165003869.png" alt="image-20231001165003869" style="zoom:50%;" />

## 4.3 组合逻辑电路的基本设计方法

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001190841186.png" alt="image-20231001190841186" style="zoom:50%;" />

#### 一、进行逻辑抽象

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001191646215.png" alt="image-20231001191646215" style="zoom:50%;" />

#### 二、写出逻辑函数表达式

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001191715256.png" alt="image-20231001191715256" style="zoom:50%;" />

#### 三、选定器件类型

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001192432986.png" alt="image-20231001192432986" style="zoom:50%;" />

#### 四、将逻辑函数化简活转换成适当的描述形式

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001192759545.png" alt="image-20231001192759545" style="zoom:50%;" />

#### 五、

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001203646940.png" alt="image-20231001203646940" style="zoom:50%;" />

#### 六、

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001203708345.png" alt="image-20231001203708345" style="zoom:50%;" />

#### 七、

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001203742263.png" alt="image-20231001203742263" style="zoom:50%;" />

## 4.4 若干常用的组合逻辑电路模块

### 4.4.1 编码器

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001204435586.png" alt="image-20231001204435586" style="zoom:50%;" />

#### 一、普通编码器

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001214201646.png" alt="image-20231001214201646" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001214321317.png" alt="image-20231001214321317" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001214648136.png" alt="image-20231001214648136" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001214732953.png" alt="image-20231001214732953" style="zoom:50%;" />

#### 二、优先编码器

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001225629658.png" alt="image-20231001225629658" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001225322733.png" alt="image-20231001225322733" style="zoom:50%;" />





<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231001225343760.png" alt="image-20231001225343760" style="zoom:50%;" />

![image-20231002092348213](C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231002092348213.png)

*关于此电路的解析前提*

1. 在等下展示的逻辑式中，**I‘**代表原输入，并且表示的是低电平有效。
2. 相应的，**I**则代表经过反相器的原输入，即 **对原输入取反**
3. 同理，**S'**代表原输入，**S**代表对 **该原输入取反** 。

> 采用低电平作为有效输入，是因为一般来说低电平比较稳定，不容易受到干扰

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231002160850713.png" alt="image-20231002160850713" style="zoom:50%;" />

我们观察Y’2得出，我们的电路解析前提是正确的。

**关于选通输入端是如何控制电路的**

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231002161044403.png" alt="image-20231002161044403" style="zoom:60%;" />

**选通输入端经过所有的与门和与非门。**所以，一旦 **S‘=0**，就会有 **S=1**，此时与门 和 与非门 的状态则不由 **S'** 锁定。相反的，如果 **S‘=1**，就会有 **S=0**，此时所有的与门结果都为0，所有的与非门结果都是1，输出均被锁死。



**关于选通输出端对电路的影响**

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231002161511250.png" alt="image-20231002161511250" style="zoom:67%;" />

对于 **Y's**，7个互与原输入再与上 **S’**的反相，再作反相。因此，对于Y‘s为低电平，就需要内部8个互与结果为高电平，即每个都需要是高电平。因此需要 **S'** 是低电平（**S**是高电平）。得出结果为，**电路工作，但无编码输入**

对于 **Y'ex**，它是 **Y's** 与 S 的与非结果。从化简结果看，**I0 到 I7 都是 8个输入端取反的结果**。如果要使得**Y'ex**输出低电平，那么，S 和 I0到I7的和，二者必须都是1。即 **S’=0，并且I‘0到I’7之中有人取0**。得出结果是，**电路工作，而且有编码输入**

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231002163425093.png" alt="image-20231002163425093" style="zoom:70%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231002163458414.png" alt="image-20231002163458414" style="zoom:60%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231002163632403.png" alt="image-20231002163632403" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231002164018225.png" alt="image-20231002164018225" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231002164036079.png" alt="image-20231002164036079" style="zoom:50%;" />

（因此，在框图外部 **外加小圆圈**，不是取反的意思，而是代表低电平有效。）

**二-十进制编码器**

> 一开始我还不明白那四个输出能代表什么，直到看到真值表，看到它所代表的位数

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231002165346362.png" alt="image-20231002165346362" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231002165406403.png" alt="image-20231002165406403" style="zoom:50%;" />

### 4.4.2 译码器

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231002194409996.png" alt="image-20231002194409996" style="zoom:50%;" />

#### 一、二进制译码器

##### 二进制与门阵列

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231002194534146.png" alt="image-20231002194534146" style="zoom:50%;" />

> 有没有疑惑，为什么3会对应8个呢？
>
> 很简单，2的3次方就是8。换句话说，我给出三个值，求对应的真值表，大概是这个意思

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231002194658002.png" alt="image-20231002194658002" style="zoom:70%;" />

看到这个东西不要慌，我们这样整一下

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231002194722821.png" alt="image-20231002194722821" style="zoom:67%;" />

看懂没？要是还没看懂，就变成 二极管的与门电路

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231002194742498.png" alt="image-20231002194742498" style="zoom:67%;" />

以Y0为例，D1、D2、D3就是那三个二极管。这三个二极管对应连上的极就是A0'、A1'、A2'

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231002200531066.png" alt="image-20231002200531066" style="zoom:67%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231002200547036.png" alt="image-20231002200547036" style="zoom:67%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231002200600430.png" alt="image-20231002200600430" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231002200842641.png" alt="image-20231002200842641" style="zoom:50%;" />

一些大规模集成电路才采用。中规模多数采用三极管集成

##### CMOS门电路译码器

不要着急，首先让我们看着这个

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231002201522808.png" alt="image-20231002201522808" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231002201212749.png" alt="image-20231002201212749" style="zoom:70%;" />



<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231002201543072.png" alt="image-20231002201543072" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231002201024526.png" alt="image-20231002201024526" style="zoom:67%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231002201910936.png" alt="image-20231002201910936" style="zoom:60%;" />

> Gs输出高电平就不会有影响到与门/与非门。但如果输出是低电平，那么所有的与非门结果都是高电平
>
> 但其实Gs是与门，与门想要输出低电平，只要有一个低电平输入进来就好。那么这个低电平，可以是S1，也可以是S‘2，还可以是S’3

> 至于控制端之外的三个输入端（A0、A1和A2），它们实际上的思想原理是和二极管与门阵列构成的译码器是一样的。比如Y‘0，你会发现，它是与A0非、A1非、A2非的与非连在一起的。所以这个结构其实也是很好理解的（比上面那个二极管与门阵列好理解多了）

**下面是它的功能表**/真值表

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231002202447035.png" alt="image-20231002202447035" style="zoom:70%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231002202638368.png" alt="image-20231002202638368" style="zoom:70%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231002202759808.png" alt="image-20231002202759808" style="zoom:50%;" />

这个很重要，这也是译码器实际的原理——将译码结果化为 **最小项**（最小项是在离散数学中出现的）

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231002204158460.png" alt="image-20231002204158460" style="zoom:50%;" />

我觉得可以这么理解：
S1输入进来一个1，它需要将1输出到某个特定的端口，但其他端口又不输出这个1

那么特定端口的地址就由 **A2A1A0来决定** ，并且输出的结果为1的反码0.

**这样就是 根据 A2A1A0 提供的地址将 1 输出到 特定的端口，并且输出的数据为 1的反码0**



#### 二、二-十进制译码器

> **这里的 二-十 的意思是，将 0到9 这个10个数字与 二进制互转**

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231002204813688.png" alt="image-20231002204813688" style="zoom:67%;" />

我们前面说过，**Y’n**代表这是在低电平有效，高电平无效。

即，当输出结果是0的时候，则为有效值，**确切地说，是我们想要的结果**

因此这是下面的真值表

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231002205107935.png" alt="image-20231002205107935" style="zoom:67%;" />

从这个真值表我们不难看出，如果我们想要十进制的 **0**，那么就需要 **Y‘0** 是一个低电平（因为低电平有效）。

这时候就需要让逻辑电路连接成——当我 4个输入位变成二进制位 时都是0的时候——**Y’0**必须是低电平。

同理，其他的 **Y‘n** 也是同样的道理。我们要学会从结果去分析电路本身

![image-20231002205506916](C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231002205506916.png)

这里的伪码实际上就是，9之后的结果。什么意思呢？我4个输入实际上能够表示16个真值输出结果（2的4次方），但我只需要0到9，那么剩下的，我就舍弃了，就是伪码。

这是它的逻辑表达式

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231002205423656.png" alt="image-20231002205423656" style="zoom:70%;" />

#### 三、显示译码器

##### 1.七段字符显示器

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231003085816453.png" alt="image-20231003085816453" style="zoom:70%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231003085910617.png" alt="image-20231003085910617" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231003085951260.png" alt="image-20231003085951260" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231003090015618.png" alt="image-20231003090015618" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231003090159496.png" alt="image-20231003090159496" style="zoom:70%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231003090310621.png" alt="image-20231003090310621" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231003090418533.png" alt="image-20231003090418533" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231003090458560.png" alt="image-20231003090458560" style="zoom:50%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231003090542595.png" alt="image-20231003090542595" style="zoom:50%;" />

##### 2.BCD - 七段显示译码器

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231003090824634.png" alt="image-20231003090824634" style="zoom:67%;" />

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231003090838775.png" alt="image-20231003090838775" style="zoom:67%;" />

从真值表直接看出BCD译码器的原理。我想要显示数字5，那么就要找到那5条杠的二极管，并且在0101时使这5条杠发光。

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231003091224474.png" alt="image-20231003091224474" style="zoom:50%;" />（我感觉这东西，都是按需求来的，需求万岁）

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231003091425730.png" alt="image-20231003091425730" style="zoom:50%;" />

**BCD译码器内部原理图**

![image-20231003091523665](C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231003091523665.png)

经过分析，G2是双重反相器（即输入之后反相并在输出之后再反相一次）。 

- **灯测试*LT'*:**	 LT' 通过G2与 G5、G6、G7还有G3相连接。由于G2是双重反相器，所以G2的输出结果与LT'输入结果相同。因此当LT'= 0，则由于与非门特性，**G5、G6、G7和G3（乃至G4）结果都是1**。那么如果这时候LT' = 1，G5、G6、G7都由A0、A1和A2来决定。**如果要使得G5、G6、G7结果都是1，那么就需要A0、A1和A2都是0，结果就是8（二极管全亮）。换句话说，由于只需要一个LT' = 0就可以实现G5、G6、G7结果都是1，即实现二极管全亮，因此将LT' 称为灯测试。它用来检测数码管各段是否能正常发光**。 平时应该将LT'=1(置于高电平)。

- **灭零输入*RBI'*:**    灭零操作是为了让不希望显示的0熄灭。如果要达成此目的，必须使得**所有输出都是低电平**（已知高电平输出才会点亮二极管）。然而真值表中却没有这一项，因此就需要额外的控制电路。 要熄灭零，那么就**代表它本来就是0**，所以**A3、A2、A0和A1的输入必须都是0**。在此基础上对电路进行改造

  RBI'的反相器符号是低电平有效，因此我们令 **RBI'=0** ，且A3、A2、A1和A0也都是0。此时 **G5、G6、G7还有G8结果都是1，G1输出也是1。**而G3是对G1、G5、G6、G7、G8还有稳定在1的G2 构成的 与非门。因此，此时 **G3、G4** 输出是0。这将直接导致G9~G12输出都是高电平1。**由于G13~G19。每个与或非门都有一组输入全为高电平,所以Ya~Yg全为低电平**，所以输出结果是全灭。

- **灭灯输入/灭零输出 BI‘ /RBO’**：
  - 当用作输入端时，**它相当于是一个不受G2和G5~G8输出结果控制的G3**，这样一说就清晰了吧。所以它能够不用照顾A0~A3的输入。
  - 当用作输出端时，**它实际上就是G3的输出端。**我们都知道G3输出结果是0时，灯会全灭。即RBO' 结果是0时，灯会全灭。这个因果关系是，只有G3输出结果是0，灯才会全灭，RBO'输出才是0。即，**它是用来检测灭零输出是否奏效的，当RBO'=0，才能说明奏效**

> RBI’与 RI'的区别在于，前者要求**A3、A2和A1以及A0的输入必须都是0**才灭灯，而后者无论它们输入是什么都会灭灯。
>
> RBI' —— 灭零输入，低电平有效——在全输入为0的情况下使得0灭灯
>
> RBO' ——灭零输出，低电平有效——检验RBI'是否执行，通过输出结果为0检验
>
> RI' ——灭灯输入，低电平有效——无论输入情况，直接灭灯

**7488驱动共阴极的半导体数码管**

这是一位数字显示的时候

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231003104439064.png" alt="image-20231003104439064" style="zoom:67%;" />

当需要多位数字显示的时候，希望其他的高位整数0和低位小数0都灭灯不显示

<img src="C:\Users\32620\AppData\Roaming\Typora\typora-user-images\image-20231003104559972.png" alt="image-20231003104559972" style="zoom:67%;" />

相当巧妙的设计！

如果我最高位的**RBI是0输入**，并且**A0~A3都是0**，那么灭灯，并且输出 **RBO=0**。此高位接收 **RBI=0**，这时候其实有两种情况：

1. 如果此高位也是全输入为0，那么ok，和最高位一样，灯全灭
2. 如果此高位并非全输入为0，此时 **RBI=0** 失效，不产生作用，该怎么亮就怎么亮。

所以说这真的是很绝妙的设计。



### 4.4.3 数据选择器

