TimeQuest Timing Analyzer report for SineWaveGenerator
Tue Feb 14 16:05:59 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'divisor_de_clock:divisor_moduladora|o_clk'
 14. Slow 1200mV 85C Model Setup: 'divisor_de_clock:divisor_portadora|o_clk'
 15. Slow 1200mV 85C Model Hold: 'divisor_de_clock:divisor_moduladora|o_clk'
 16. Slow 1200mV 85C Model Hold: 'clk'
 17. Slow 1200mV 85C Model Hold: 'divisor_de_clock:divisor_portadora|o_clk'
 18. Slow 1200mV 85C Model Recovery: 'divisor_de_clock:divisor_moduladora|o_clk'
 19. Slow 1200mV 85C Model Removal: 'divisor_de_clock:divisor_moduladora|o_clk'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'divisor_de_clock:divisor_moduladora|o_clk'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'divisor_de_clock:divisor_portadora|o_clk'
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'clk'
 33. Slow 1200mV 0C Model Setup: 'divisor_de_clock:divisor_moduladora|o_clk'
 34. Slow 1200mV 0C Model Setup: 'divisor_de_clock:divisor_portadora|o_clk'
 35. Slow 1200mV 0C Model Hold: 'divisor_de_clock:divisor_moduladora|o_clk'
 36. Slow 1200mV 0C Model Hold: 'clk'
 37. Slow 1200mV 0C Model Hold: 'divisor_de_clock:divisor_portadora|o_clk'
 38. Slow 1200mV 0C Model Recovery: 'divisor_de_clock:divisor_moduladora|o_clk'
 39. Slow 1200mV 0C Model Removal: 'divisor_de_clock:divisor_moduladora|o_clk'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 41. Slow 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:divisor_moduladora|o_clk'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:divisor_portadora|o_clk'
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'clk'
 52. Fast 1200mV 0C Model Setup: 'divisor_de_clock:divisor_moduladora|o_clk'
 53. Fast 1200mV 0C Model Setup: 'divisor_de_clock:divisor_portadora|o_clk'
 54. Fast 1200mV 0C Model Hold: 'divisor_de_clock:divisor_moduladora|o_clk'
 55. Fast 1200mV 0C Model Hold: 'clk'
 56. Fast 1200mV 0C Model Hold: 'divisor_de_clock:divisor_portadora|o_clk'
 57. Fast 1200mV 0C Model Recovery: 'divisor_de_clock:divisor_moduladora|o_clk'
 58. Fast 1200mV 0C Model Removal: 'divisor_de_clock:divisor_moduladora|o_clk'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 60. Fast 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:divisor_moduladora|o_clk'
 61. Fast 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:divisor_portadora|o_clk'
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Clock to Output Times
 67. Minimum Clock to Output Times
 68. Board Trace Model Assignments
 69. Input Transition Times
 70. Slow Corner Signal Integrity Metrics
 71. Fast Corner Signal Integrity Metrics
 72. Setup Transfers
 73. Hold Transfers
 74. Recovery Transfers
 75. Removal Transfers
 76. Report TCCS
 77. Report RSKM
 78. Unconstrained Paths
 79. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; SineWaveGenerator                                  ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                               ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+
; Clock Name                                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                       ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+
; clk                                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                       ;
; divisor_de_clock:divisor_moduladora|o_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisor_de_clock:divisor_moduladora|o_clk } ;
; divisor_de_clock:divisor_portadora|o_clk  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisor_de_clock:divisor_portadora|o_clk }  ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                       ;
+------------+-----------------+-------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                ; Note                                                          ;
+------------+-----------------+-------------------------------------------+---------------------------------------------------------------+
; 393.24 MHz ; 250.0 MHz       ; clk                                       ; limit due to minimum period restriction (max I/O toggle rate) ;
; 531.91 MHz ; 500.0 MHz       ; divisor_de_clock:divisor_moduladora|o_clk ; limit due to minimum period restriction (tmin)                ;
; 588.93 MHz ; 500.0 MHz       ; divisor_de_clock:divisor_portadora|o_clk  ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+-------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -1.543 ; -46.296       ;
; divisor_de_clock:divisor_moduladora|o_clk ; -0.880 ; -8.220        ;
; divisor_de_clock:divisor_portadora|o_clk  ; -0.698 ; -3.339        ;
+-------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; divisor_de_clock:divisor_moduladora|o_clk ; 0.347 ; 0.000         ;
; clk                                       ; 0.359 ; 0.000         ;
; divisor_de_clock:divisor_portadora|o_clk  ; 0.363 ; 0.000         ;
+-------------------------------------------+-------+---------------+


+--------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                             ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; divisor_de_clock:divisor_moduladora|o_clk ; -0.205 ; -1.640        ;
+-------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                             ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; divisor_de_clock:divisor_moduladora|o_clk ; 0.673 ; 0.000         ;
+-------------------------------------------+-------+---------------+


+--------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                  ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -3.000 ; -39.000       ;
; divisor_de_clock:divisor_moduladora|o_clk ; -1.000 ; -16.000       ;
; divisor_de_clock:divisor_portadora|o_clk  ; -1.000 ; -8.000        ;
+-------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                           ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.543 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.477      ;
; -1.543 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.477      ;
; -1.543 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.477      ;
; -1.543 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.477      ;
; -1.543 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.477      ;
; -1.543 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.477      ;
; -1.543 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.477      ;
; -1.543 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.477      ;
; -1.519 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.453      ;
; -1.519 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.453      ;
; -1.519 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.453      ;
; -1.519 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.453      ;
; -1.519 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.453      ;
; -1.519 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.453      ;
; -1.519 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.453      ;
; -1.519 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.453      ;
; -1.519 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.453      ;
; -1.492 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.426     ; 2.061      ;
; -1.492 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.426     ; 2.061      ;
; -1.492 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.426     ; 2.061      ;
; -1.492 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.426     ; 2.061      ;
; -1.492 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.426     ; 2.061      ;
; -1.492 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.426     ; 2.061      ;
; -1.492 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.426     ; 2.061      ;
; -1.492 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.426     ; 2.061      ;
; -1.483 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.426     ; 2.052      ;
; -1.483 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.426     ; 2.052      ;
; -1.483 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.426     ; 2.052      ;
; -1.483 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.426     ; 2.052      ;
; -1.483 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.426     ; 2.052      ;
; -1.483 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.426     ; 2.052      ;
; -1.483 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.426     ; 2.052      ;
; -1.483 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.426     ; 2.052      ;
; -1.483 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.426     ; 2.052      ;
; -1.449 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.383      ;
; -1.449 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.383      ;
; -1.449 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.383      ;
; -1.449 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.383      ;
; -1.449 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.383      ;
; -1.449 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.383      ;
; -1.449 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.383      ;
; -1.449 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.383      ;
; -1.449 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.383      ;
; -1.400 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.426     ; 1.969      ;
; -1.395 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.329      ;
; -1.395 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.329      ;
; -1.395 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.329      ;
; -1.395 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.329      ;
; -1.395 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.329      ;
; -1.395 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.329      ;
; -1.395 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.329      ;
; -1.395 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.329      ;
; -1.395 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.329      ;
; -1.379 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.313      ;
; -1.379 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.313      ;
; -1.379 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.313      ;
; -1.379 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.313      ;
; -1.379 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.313      ;
; -1.379 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.313      ;
; -1.379 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.313      ;
; -1.379 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.313      ;
; -1.379 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.313      ;
; -1.345 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.426     ; 1.914      ;
; -1.345 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.426     ; 1.914      ;
; -1.345 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.426     ; 1.914      ;
; -1.345 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.426     ; 1.914      ;
; -1.345 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.426     ; 1.914      ;
; -1.345 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.426     ; 1.914      ;
; -1.345 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.426     ; 1.914      ;
; -1.345 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.426     ; 1.914      ;
; -1.345 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.426     ; 1.914      ;
; -1.344 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.426     ; 1.913      ;
; -1.344 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.426     ; 1.913      ;
; -1.344 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.426     ; 1.913      ;
; -1.344 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.426     ; 1.913      ;
; -1.344 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.426     ; 1.913      ;
; -1.344 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.426     ; 1.913      ;
; -1.344 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.426     ; 1.913      ;
; -1.344 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.426     ; 1.913      ;
; -1.331 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.426     ; 1.900      ;
; -1.331 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.426     ; 1.900      ;
; -1.331 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.426     ; 1.900      ;
; -1.331 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.426     ; 1.900      ;
; -1.331 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.426     ; 1.900      ;
; -1.331 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.426     ; 1.900      ;
; -1.331 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.426     ; 1.900      ;
; -1.331 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.426     ; 1.900      ;
; -1.321 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.426     ; 1.890      ;
; -1.319 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.253      ;
; -1.319 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.253      ;
; -1.319 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.253      ;
; -1.319 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.253      ;
; -1.319 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.253      ;
; -1.319 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.253      ;
; -1.319 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.253      ;
; -1.319 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.253      ;
; -1.319 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.253      ;
; -1.303 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.426     ; 1.872      ;
; -1.303 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.426     ; 1.872      ;
; -1.303 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.426     ; 1.872      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                                ;
+--------+-------------------------------+-------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.880 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 1.799      ;
; -0.856 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 1.775      ;
; -0.828 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 1.747      ;
; -0.764 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 1.683      ;
; -0.748 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 1.667      ;
; -0.740 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 1.659      ;
; -0.723 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.657      ;
; -0.715 ; contador:ct_not_mod|q_temp[4] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 1.634      ;
; -0.713 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 1.632      ;
; -0.712 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 1.631      ;
; -0.706 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 1.625      ;
; -0.677 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 1.596      ;
; -0.669 ; contador:ct_not_mod|q_temp[5] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 1.588      ;
; -0.648 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 1.567      ;
; -0.646 ; contador:ct_mod|q_temp[6]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.075     ; 1.566      ;
; -0.632 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 1.551      ;
; -0.632 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 1.551      ;
; -0.626 ; contador:ct_not_mod|q_temp[5] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 1.545      ;
; -0.624 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 1.543      ;
; -0.622 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.556      ;
; -0.620 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.554      ;
; -0.614 ; contador:ct_not_mod|q_temp[6] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 1.533      ;
; -0.607 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[3]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.541      ;
; -0.601 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.535      ;
; -0.599 ; contador:ct_not_mod|q_temp[4] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 1.518      ;
; -0.597 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 1.516      ;
; -0.596 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 1.515      ;
; -0.593 ; contador:ct_not_mod|q_temp[4] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 1.512      ;
; -0.590 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 1.509      ;
; -0.584 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.518      ;
; -0.582 ; contador:ct_mod|q_temp[4]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.516      ;
; -0.581 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.515      ;
; -0.561 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 1.480      ;
; -0.559 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.493      ;
; -0.516 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 1.435      ;
; -0.516 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 1.435      ;
; -0.506 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[3]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.440      ;
; -0.506 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.440      ;
; -0.504 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[3]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.438      ;
; -0.491 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.773      ;
; -0.481 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 1.400      ;
; -0.468 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[2]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.402      ;
; -0.465 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[2]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.399      ;
; -0.390 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.672      ;
; -0.388 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.670      ;
; -0.369 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.651      ;
; -0.352 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.634      ;
; -0.350 ; contador:ct_mod|q_temp[4]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.632      ;
; -0.349 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.631      ;
; -0.327 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.609      ;
; -0.274 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.556      ;
; -0.237 ; contador:ct_not_mod|q_temp[5] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 1.156      ;
; -0.228 ; contador:ct_mod|q_temp[4]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.510      ;
; -0.218 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 1.137      ;
; -0.154 ; contador:ct_mod|q_temp[5]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.436      ;
; -0.129 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 1.048      ;
; -0.127 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[3]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.061      ;
; -0.119 ; contador:ct_mod|q_temp[5]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.401      ;
; -0.111 ; contador:ct_mod|q_temp[6]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.075     ; 1.031      ;
; -0.084 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 1.003      ;
; -0.078 ; contador:ct_not_mod|q_temp[6] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 0.997      ;
; -0.076 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[1]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.010      ;
; -0.072 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[1]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.006      ;
; -0.071 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[2]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.005      ;
; -0.070 ; contador:ct_mod|q_temp[5]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.004      ;
; -0.064 ; contador:ct_not_mod|q_temp[4] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 0.983      ;
; -0.061 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 0.980      ;
; -0.047 ; contador:ct_mod|q_temp[4]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 0.981      ;
; 0.167  ; contador:ct_mod|q_temp[7]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.075     ; 0.753      ;
; 0.170  ; contador:ct_not_mod|q_temp[7] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 0.749      ;
; 0.260  ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[0] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 0.659      ;
; 0.275  ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[0]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 0.659      ;
+--------+-------------------------------+-------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisor_de_clock:divisor_portadora|o_clk'                                                                                                                         ;
+--------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -0.698 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.060     ; 1.633      ;
; -0.617 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.060     ; 1.552      ;
; -0.612 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.060     ; 1.547      ;
; -0.592 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.074     ; 1.513      ;
; -0.586 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.060     ; 1.521      ;
; -0.582 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.060     ; 1.517      ;
; -0.582 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.060     ; 1.517      ;
; -0.576 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.060     ; 1.511      ;
; -0.568 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.060     ; 1.503      ;
; -0.501 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.060     ; 1.436      ;
; -0.497 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.060     ; 1.432      ;
; -0.496 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.060     ; 1.431      ;
; -0.466 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.060     ; 1.401      ;
; -0.466 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.288      ; 1.749      ;
; -0.452 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.060     ; 1.387      ;
; -0.451 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.060     ; 1.386      ;
; -0.385 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.288      ; 1.668      ;
; -0.380 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.288      ; 1.663      ;
; -0.354 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.288      ; 1.637      ;
; -0.350 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.288      ; 1.633      ;
; -0.344 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.288      ; 1.627      ;
; -0.336 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.288      ; 1.619      ;
; -0.265 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.288      ; 1.548      ;
; -0.232 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.288      ; 1.515      ;
; -0.219 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.288      ; 1.502      ;
; -0.146 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.288      ; 1.429      ;
; -0.107 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.288      ; 1.390      ;
; -0.069 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.060     ; 1.004      ;
; -0.067 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.060     ; 1.002      ;
; -0.066 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.060     ; 1.001      ;
; -0.062 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.060     ; 0.997      ;
; -0.056 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.074     ; 0.977      ;
; -0.050 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.060     ; 0.985      ;
; -0.047 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.060     ; 0.982      ;
; 0.140  ; contador:ct_port|q_temp[7] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.074     ; 0.781      ;
; 0.276  ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[0] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.060     ; 0.659      ;
+--------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.347 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[0] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 0.580      ;
; 0.362 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[0]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.580      ;
; 0.404 ; contador:ct_not_mod|q_temp[7] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 0.637      ;
; 0.406 ; contador:ct_mod|q_temp[7]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.075      ; 0.638      ;
; 0.500 ; contador:ct_mod|q_temp[5]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.423      ; 1.080      ;
; 0.502 ; contador:ct_mod|q_temp[5]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.423      ; 1.082      ;
; 0.555 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 0.788      ;
; 0.556 ; contador:ct_not_mod|q_temp[4] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 0.789      ;
; 0.567 ; contador:ct_not_mod|q_temp[6] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 0.800      ;
; 0.568 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 0.801      ;
; 0.571 ; contador:ct_mod|q_temp[4]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.789      ;
; 0.575 ; contador:ct_mod|q_temp[5]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.793      ;
; 0.584 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[1]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.802      ;
; 0.586 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[1]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.804      ;
; 0.587 ; contador:ct_mod|q_temp[6]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.075      ; 0.819      ;
; 0.592 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 0.825      ;
; 0.592 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[2]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.810      ;
; 0.594 ; contador:ct_mod|q_temp[4]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.423      ; 1.174      ;
; 0.596 ; contador:ct_mod|q_temp[4]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.423      ; 1.176      ;
; 0.612 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[3]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.830      ;
; 0.649 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.423      ; 1.229      ;
; 0.651 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.423      ; 1.231      ;
; 0.698 ; contador:ct_not_mod|q_temp[5] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 0.931      ;
; 0.710 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 0.943      ;
; 0.722 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.423      ; 1.302      ;
; 0.724 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.423      ; 1.304      ;
; 0.724 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.423      ; 1.304      ;
; 0.726 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.423      ; 1.306      ;
; 0.726 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.423      ; 1.306      ;
; 0.728 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.423      ; 1.308      ;
; 0.830 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 1.063      ;
; 0.831 ; contador:ct_not_mod|q_temp[4] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 1.064      ;
; 0.841 ; contador:ct_not_mod|q_temp[6] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 1.074      ;
; 0.846 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 1.079      ;
; 0.846 ; contador:ct_mod|q_temp[4]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.064      ;
; 0.848 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 1.081      ;
; 0.860 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[2]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.078      ;
; 0.862 ; contador:ct_mod|q_temp[6]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.075      ; 1.094      ;
; 0.862 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[3]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[2]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.080      ;
; 0.864 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[3]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.082      ;
; 0.866 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[3]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.084      ;
; 0.879 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 1.112      ;
; 0.881 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 1.114      ;
; 0.899 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.117      ;
; 0.901 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.119      ;
; 0.940 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 1.173      ;
; 0.941 ; contador:ct_not_mod|q_temp[4] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 1.174      ;
; 0.942 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 1.175      ;
; 0.943 ; contador:ct_not_mod|q_temp[4] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 1.176      ;
; 0.958 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 1.191      ;
; 0.960 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 1.193      ;
; 0.972 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.190      ;
; 0.974 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.192      ;
; 0.974 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.192      ;
; 0.976 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.194      ;
; 0.976 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.194      ;
; 0.978 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.196      ;
; 0.984 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 1.217      ;
; 0.985 ; contador:ct_not_mod|q_temp[5] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 1.218      ;
; 0.986 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 1.219      ;
; 0.987 ; contador:ct_not_mod|q_temp[5] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 1.220      ;
; 0.991 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 1.224      ;
; 0.993 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 1.226      ;
; 1.052 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 1.285      ;
; 1.054 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 1.287      ;
; 1.070 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 1.303      ;
; 1.072 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 1.305      ;
; 1.096 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 1.329      ;
; 1.098 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 1.331      ;
; 1.208 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 1.441      ;
; 1.210 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 1.443      ;
+-------+-------------------------------+-------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                           ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.359 ; Atraso:at|cont[0]                                     ; Atraso:at|cont[0]                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.497 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.426      ; 1.080      ;
; 0.499 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.426      ; 1.082      ;
; 0.500 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.426      ; 1.083      ;
; 0.503 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.426      ; 1.086      ;
; 0.504 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.426      ; 1.087      ;
; 0.505 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.426      ; 1.088      ;
; 0.508 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.426      ; 1.091      ;
; 0.525 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.743      ;
; 0.547 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.076      ; 0.780      ;
; 0.556 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.076      ; 0.789      ;
; 0.558 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.791      ;
; 0.561 ; Atraso:at|cont[4]                                     ; Atraso:at|cont[4]                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.779      ;
; 0.562 ; Atraso:at|cont[2]                                     ; Atraso:at|cont[2]                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.780      ;
; 0.563 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.781      ;
; 0.563 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.796      ;
; 0.564 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.782      ;
; 0.565 ; Atraso:at|cont[1]                                     ; Atraso:at|cont[1]                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.783      ;
; 0.566 ; Atraso:at|cont[0]                                     ; Atraso:at|cont[1]                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.784      ;
; 0.567 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.076      ; 0.800      ;
; 0.568 ; Atraso:at|cont[6]                                     ; Atraso:at|cont[6]                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.786      ;
; 0.568 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 0.000        ; 0.076      ; 0.801      ;
; 0.568 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.801      ;
; 0.569 ; Atraso:at|cont[7]                                     ; Atraso:at|cont[7]                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.787      ;
; 0.570 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.573 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.575 ; Atraso:at|cont[3]                                     ; Atraso:at|cont[3]                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.576 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.794      ;
; 0.580 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.798      ;
; 0.580 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.798      ;
; 0.581 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.799      ;
; 0.582 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.800      ;
; 0.582 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.800      ;
; 0.585 ; Atraso:at|cont[7]                                     ; Atraso:at|cont[0]                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.803      ;
; 0.586 ; Atraso:at|cont[6]                                     ; Atraso:at|cont[0]                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.804      ;
; 0.590 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.808      ;
; 0.590 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.426      ; 1.173      ;
; 0.592 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.426      ; 1.175      ;
; 0.594 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.812      ;
; 0.594 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.426      ; 1.177      ;
; 0.598 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.816      ;
; 0.603 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.426      ; 1.186      ;
; 0.608 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.426      ; 1.191      ;
; 0.609 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.426      ; 1.192      ;
; 0.611 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.426      ; 1.194      ;
; 0.616 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.426      ; 1.199      ;
; 0.618 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.426      ; 1.201      ;
; 0.702 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.426      ; 1.285      ;
; 0.704 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.426      ; 1.287      ;
; 0.707 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.925      ;
; 0.708 ; Atraso:at|cont[5]                                     ; Atraso:at|cont[5]                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.926      ;
; 0.712 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.426      ; 1.295      ;
; 0.714 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.426      ; 1.297      ;
; 0.720 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.426      ; 1.303      ;
; 0.722 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.426      ; 1.305      ;
; 0.727 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.426      ; 1.310      ;
; 0.729 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.426      ; 1.312      ;
; 0.729 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.426      ; 1.312      ;
; 0.755 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|o_clk             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.973      ;
; 0.822 ; Atraso:at|cont[4]                                     ; Atraso:at|cont[0]                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.040      ;
; 0.831 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.064      ;
; 0.832 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.076      ; 1.065      ;
; 0.834 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.426      ; 1.417      ;
; 0.835 ; Atraso:at|cont[4]                                     ; Atraso:at|cont[5]                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.053      ;
; 0.836 ; Atraso:at|cont[2]                                     ; Atraso:at|cont[3]                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.054      ;
; 0.836 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.426      ; 1.419      ;
; 0.840 ; Atraso:at|cont[0]                                     ; Atraso:at|cont[2]                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.058      ;
; 0.842 ; Atraso:at|cont[6]                                     ; Atraso:at|cont[7]                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.060      ;
; 0.842 ; Atraso:at|cont[0]                                     ; Atraso:at|cont[3]                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.060      ;
; 0.842 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.426      ; 1.425      ;
; 0.843 ; Atraso:at|cont[1]                                     ; Atraso:at|cont[2]                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.061      ;
; 0.845 ; Atraso:at|cont[1]                                     ; Atraso:at|cont[3]                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.063      ;
; 0.845 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.063      ;
; 0.847 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.850 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.068      ;
; 0.855 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.073      ;
; 0.856 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.074      ;
; 0.861 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.862 ; Atraso:at|cont[3]                                     ; Atraso:at|cont[4]                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.080      ;
; 0.863 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.081      ;
; 0.863 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.081      ;
; 0.864 ; Atraso:at|cont[3]                                     ; Atraso:at|cont[5]                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.082      ;
; 0.864 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.082      ;
; 0.865 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.083      ;
; 0.868 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.086      ;
; 0.870 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.088      ;
; 0.871 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.089      ;
; 0.928 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.426      ; 1.511      ;
; 0.936 ; Atraso:at|cont[5]                                     ; Atraso:at|cont[0]                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.154      ;
; 0.945 ; Atraso:at|cont[4]                                     ; Atraso:at|cont[6]                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.163      ;
; 0.946 ; Atraso:at|cont[2]                                     ; Atraso:at|cont[4]                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.164      ;
; 0.946 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.426      ; 1.529      ;
; 0.947 ; Atraso:at|cont[4]                                     ; Atraso:at|cont[7]                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.165      ;
; 0.948 ; Atraso:at|cont[2]                                     ; Atraso:at|cont[5]                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.166      ;
; 0.948 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.076      ; 1.181      ;
; 0.950 ; Atraso:at|cont[7]                                     ; Atraso:at|is_enable                                   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.168      ;
; 0.950 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.076      ; 1.183      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisor_de_clock:divisor_portadora|o_clk'                                                                                                                         ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.363 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[0] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.060      ; 0.580      ;
; 0.423 ; contador:ct_port|q_temp[7] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.074      ; 0.654      ;
; 0.490 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.422      ; 1.069      ;
; 0.492 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.422      ; 1.071      ;
; 0.549 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.074      ; 0.780      ;
; 0.561 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.060      ; 0.778      ;
; 0.565 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.060      ; 0.782      ;
; 0.572 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.060      ; 0.789      ;
; 0.575 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.060      ; 0.792      ;
; 0.576 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.060      ; 0.793      ;
; 0.585 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.060      ; 0.802      ;
; 0.597 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.422      ; 1.176      ;
; 0.599 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.422      ; 1.178      ;
; 0.599 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.422      ; 1.178      ;
; 0.601 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.422      ; 1.180      ;
; 0.707 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.422      ; 1.286      ;
; 0.709 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.422      ; 1.288      ;
; 0.712 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.422      ; 1.291      ;
; 0.714 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.422      ; 1.293      ;
; 0.725 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.422      ; 1.304      ;
; 0.727 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.422      ; 1.306      ;
; 0.823 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.074      ; 1.054      ;
; 0.847 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.060      ; 1.064      ;
; 0.849 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.060      ; 1.066      ;
; 0.849 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.060      ; 1.066      ;
; 0.850 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.060      ; 1.067      ;
; 0.851 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.060      ; 1.068      ;
; 0.852 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.060      ; 1.069      ;
; 0.863 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.060      ; 1.080      ;
; 0.865 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.060      ; 1.082      ;
; 0.957 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.060      ; 1.174      ;
; 0.959 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.060      ; 1.176      ;
; 0.962 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.060      ; 1.179      ;
; 0.964 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.060      ; 1.181      ;
; 0.975 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.060      ; 1.192      ;
; 0.977 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.060      ; 1.194      ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                                      ;
+--------+---------------------+-------------------------------+--------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                       ; Launch Clock ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+-------------------------------+--------------+-------------------------------------------+--------------+------------+------------+
; -0.205 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[7] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.020      ; 1.210      ;
; -0.205 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[6] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.020      ; 1.210      ;
; -0.205 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[5] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.020      ; 1.210      ;
; -0.205 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[4] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.020      ; 1.210      ;
; -0.205 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[3] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.020      ; 1.210      ;
; -0.205 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[2] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.020      ; 1.210      ;
; -0.205 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[1] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.020      ; 1.210      ;
; -0.205 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[0] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.020      ; 1.210      ;
+--------+---------------------+-------------------------------+--------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                                      ;
+-------+---------------------+-------------------------------+--------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                       ; Launch Clock ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+-------------------------------+--------------+-------------------------------------------+--------------+------------+------------+
; 0.673 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[7] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.223      ; 1.083      ;
; 0.673 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[6] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.223      ; 1.083      ;
; 0.673 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[5] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.223      ; 1.083      ;
; 0.673 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[4] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.223      ; 1.083      ;
; 0.673 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[3] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.223      ; 1.083      ;
; 0.673 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[2] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.223      ; 1.083      ;
; 0.673 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[1] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.223      ; 1.083      ;
; 0.673 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[0] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.223      ; 1.083      ;
+-------+---------------------+-------------------------------+--------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                      ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[0]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[1]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[2]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[3]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[4]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[5]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[6]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[7]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|is_enable                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|o_clk              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk             ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|o_clk              ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Atraso:at|cont[0]                                     ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Atraso:at|cont[1]                                     ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Atraso:at|cont[2]                                     ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Atraso:at|cont[3]                                     ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Atraso:at|cont[4]                                     ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Atraso:at|cont[5]                                     ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Atraso:at|cont[6]                                     ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Atraso:at|cont[7]                                     ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Atraso:at|is_enable                                   ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[10]|clk              ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[3]|clk               ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[5]|clk               ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[6]|clk               ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_portadora|r_clk_counter[0]|clk                ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_portadora|r_clk_counter[7]|clk                ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_portadora|r_clk_counter[8]|clk                ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o                                           ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_moduladora|o_clk|clk                          ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[0]|clk               ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[11]|clk              ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[1]|clk               ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[2]|clk               ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[4]|clk               ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[7]|clk               ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[8]|clk               ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[9]|clk               ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_moduladora|r_clk_divider[11]|clk              ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_portadora|o_clk|clk                           ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_portadora|r_clk_counter[10]|clk               ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_portadora|r_clk_counter[11]|clk               ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_portadora|r_clk_counter[1]|clk                ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_portadora|r_clk_counter[2]|clk                ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_portadora|r_clk_counter[3]|clk                ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_portadora|r_clk_counter[4]|clk                ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_portadora|r_clk_counter[5]|clk                ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_portadora|r_clk_counter[6]|clk                ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                         ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[7]             ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[0]             ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[1]             ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[2]             ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[3]             ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[4]             ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[5]             ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[6]             ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[7]             ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[0]             ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[1]             ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[2]             ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[3]             ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[4]             ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[5]             ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[6]             ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[7]             ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; 0.437  ; 0.437        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[6]|clk                      ;
; 0.437  ; 0.437        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[7]|clk                      ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[0]|clk                  ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[1]|clk                  ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[2]|clk                  ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[3]|clk                  ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[4]|clk                  ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[5]|clk                  ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[6]|clk                  ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[7]|clk                  ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[0]|clk                      ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[1]|clk                      ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[2]|clk                      ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[3]|clk                      ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[4]|clk                      ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[5]|clk                      ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|inclk[0] ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk|q                ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|inclk[0] ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|outclk   ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[0]|clk                      ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[1]|clk                      ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[2]|clk                      ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[3]|clk                      ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[4]|clk                      ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[5]|clk                      ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[0]|clk                  ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[1]|clk                  ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[2]|clk                  ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[3]|clk                  ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[4]|clk                  ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[5]|clk                  ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[6]|clk                  ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[7]|clk                  ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[6]|clk                      ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[7]|clk                      ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'divisor_de_clock:divisor_portadora|o_clk'                                                                        ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[6]|clk                    ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[7]|clk                    ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[0]|clk                    ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[1]|clk                    ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[2]|clk                    ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[3]|clk                    ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[4]|clk                    ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[5]|clk                    ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|inclk[0] ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk|q                ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|inclk[0] ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|outclk   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[0]|clk                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[1]|clk                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[2]|clk                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[3]|clk                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[4]|clk                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[5]|clk                    ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[6]|clk                    ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[7]|clk                    ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                            ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; not_sin   ; divisor_de_clock:divisor_moduladora|o_clk ; 12.332 ; 12.404 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; sin       ; divisor_de_clock:divisor_moduladora|o_clk ; 11.613 ; 11.389 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; not_sin   ; divisor_de_clock:divisor_portadora|o_clk  ; 8.481  ; 8.377  ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
; sin       ; divisor_de_clock:divisor_portadora|o_clk  ; 7.799  ; 7.829  ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; not_sin   ; divisor_de_clock:divisor_moduladora|o_clk ; 8.191 ; 8.208 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; sin       ; divisor_de_clock:divisor_moduladora|o_clk ; 7.344 ; 7.272 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; not_sin   ; divisor_de_clock:divisor_portadora|o_clk  ; 7.085 ; 7.026 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
; sin       ; divisor_de_clock:divisor_portadora|o_clk  ; 6.478 ; 6.466 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                        ;
+------------+-----------------+-------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                ; Note                                                          ;
+------------+-----------------+-------------------------------------------+---------------------------------------------------------------+
; 437.06 MHz ; 250.0 MHz       ; clk                                       ; limit due to minimum period restriction (max I/O toggle rate) ;
; 600.96 MHz ; 500.0 MHz       ; divisor_de_clock:divisor_moduladora|o_clk ; limit due to minimum period restriction (tmin)                ;
; 664.45 MHz ; 500.0 MHz       ; divisor_de_clock:divisor_portadora|o_clk  ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+-------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                 ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -1.288 ; -38.053       ;
; divisor_de_clock:divisor_moduladora|o_clk ; -0.664 ; -5.765        ;
; divisor_de_clock:divisor_portadora|o_clk  ; -0.505 ; -2.230        ;
+-------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                 ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; divisor_de_clock:divisor_moduladora|o_clk ; 0.308 ; 0.000         ;
; clk                                       ; 0.312 ; 0.000         ;
; divisor_de_clock:divisor_portadora|o_clk  ; 0.322 ; 0.000         ;
+-------------------------------------------+-------+---------------+


+--------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                              ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; divisor_de_clock:divisor_moduladora|o_clk ; -0.144 ; -1.152        ;
+-------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                              ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; divisor_de_clock:divisor_moduladora|o_clk ; 0.660 ; 0.000         ;
+-------------------------------------------+-------+---------------+


+--------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                   ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -3.000 ; -39.000       ;
; divisor_de_clock:divisor_moduladora|o_clk ; -1.000 ; -16.000       ;
; divisor_de_clock:divisor_portadora|o_clk  ; -1.000 ; -8.000        ;
+-------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                            ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.288 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.229      ;
; -1.288 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.229      ;
; -1.288 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.229      ;
; -1.288 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.229      ;
; -1.288 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.229      ;
; -1.288 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.229      ;
; -1.288 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.229      ;
; -1.288 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.229      ;
; -1.258 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.199      ;
; -1.258 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.199      ;
; -1.258 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.199      ;
; -1.258 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.199      ;
; -1.258 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.199      ;
; -1.258 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.199      ;
; -1.258 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.199      ;
; -1.258 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.199      ;
; -1.258 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.199      ;
; -1.245 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.386     ; 1.854      ;
; -1.245 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.386     ; 1.854      ;
; -1.245 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.386     ; 1.854      ;
; -1.245 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.386     ; 1.854      ;
; -1.245 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.386     ; 1.854      ;
; -1.245 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.386     ; 1.854      ;
; -1.245 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.386     ; 1.854      ;
; -1.245 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.386     ; 1.854      ;
; -1.245 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.386     ; 1.854      ;
; -1.239 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.386     ; 1.848      ;
; -1.239 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.386     ; 1.848      ;
; -1.239 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.386     ; 1.848      ;
; -1.239 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.386     ; 1.848      ;
; -1.239 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.386     ; 1.848      ;
; -1.239 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.386     ; 1.848      ;
; -1.239 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.386     ; 1.848      ;
; -1.239 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.386     ; 1.848      ;
; -1.188 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.129      ;
; -1.188 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.129      ;
; -1.188 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.129      ;
; -1.188 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.129      ;
; -1.188 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.129      ;
; -1.188 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.129      ;
; -1.188 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.129      ;
; -1.188 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.129      ;
; -1.188 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.129      ;
; -1.156 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.097      ;
; -1.156 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.097      ;
; -1.156 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.097      ;
; -1.156 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.097      ;
; -1.156 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.097      ;
; -1.156 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.097      ;
; -1.156 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.097      ;
; -1.156 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.097      ;
; -1.156 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.097      ;
; -1.142 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.083      ;
; -1.142 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.083      ;
; -1.142 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.083      ;
; -1.142 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.083      ;
; -1.142 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.083      ;
; -1.142 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.083      ;
; -1.142 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.083      ;
; -1.142 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.083      ;
; -1.142 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.083      ;
; -1.133 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.386     ; 1.742      ;
; -1.133 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.386     ; 1.742      ;
; -1.133 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.386     ; 1.742      ;
; -1.133 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.386     ; 1.742      ;
; -1.133 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.386     ; 1.742      ;
; -1.133 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.386     ; 1.742      ;
; -1.133 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.386     ; 1.742      ;
; -1.133 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.386     ; 1.742      ;
; -1.133 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.386     ; 1.742      ;
; -1.128 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.386     ; 1.737      ;
; -1.116 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.386     ; 1.725      ;
; -1.116 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.386     ; 1.725      ;
; -1.116 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.386     ; 1.725      ;
; -1.116 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.386     ; 1.725      ;
; -1.116 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.386     ; 1.725      ;
; -1.116 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.386     ; 1.725      ;
; -1.116 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.386     ; 1.725      ;
; -1.116 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.386     ; 1.725      ;
; -1.097 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.386     ; 1.706      ;
; -1.097 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.386     ; 1.706      ;
; -1.097 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.386     ; 1.706      ;
; -1.097 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.386     ; 1.706      ;
; -1.097 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.386     ; 1.706      ;
; -1.097 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.386     ; 1.706      ;
; -1.097 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.386     ; 1.706      ;
; -1.097 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.386     ; 1.706      ;
; -1.075 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.386     ; 1.684      ;
; -1.075 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.386     ; 1.684      ;
; -1.075 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.386     ; 1.684      ;
; -1.075 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.386     ; 1.684      ;
; -1.075 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.386     ; 1.684      ;
; -1.075 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.386     ; 1.684      ;
; -1.075 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.386     ; 1.684      ;
; -1.075 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.386     ; 1.684      ;
; -1.073 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.014      ;
; -1.073 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.014      ;
; -1.073 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.014      ;
; -1.073 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.014      ;
; -1.073 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.014      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                                 ;
+--------+-------------------------------+-------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.664 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 1.592      ;
; -0.658 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 1.586      ;
; -0.616 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 1.544      ;
; -0.564 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 1.492      ;
; -0.558 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 1.486      ;
; -0.550 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 1.478      ;
; -0.527 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.053     ; 1.469      ;
; -0.520 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 1.448      ;
; -0.519 ; contador:ct_not_mod|q_temp[4] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 1.447      ;
; -0.516 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 1.444      ;
; -0.498 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 1.426      ;
; -0.486 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 1.414      ;
; -0.485 ; contador:ct_not_mod|q_temp[5] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 1.413      ;
; -0.464 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 1.392      ;
; -0.462 ; contador:ct_not_mod|q_temp[5] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 1.390      ;
; -0.459 ; contador:ct_mod|q_temp[6]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 1.387      ;
; -0.458 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 1.386      ;
; -0.450 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 1.378      ;
; -0.447 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 1.375      ;
; -0.442 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.053     ; 1.384      ;
; -0.438 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.053     ; 1.380      ;
; -0.433 ; contador:ct_not_mod|q_temp[6] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 1.361      ;
; -0.427 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[3]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.053     ; 1.369      ;
; -0.420 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 1.348      ;
; -0.419 ; contador:ct_not_mod|q_temp[4] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 1.347      ;
; -0.416 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 1.344      ;
; -0.409 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.053     ; 1.351      ;
; -0.408 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.053     ; 1.350      ;
; -0.404 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.053     ; 1.346      ;
; -0.403 ; contador:ct_mod|q_temp[4]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.053     ; 1.345      ;
; -0.401 ; contador:ct_not_mod|q_temp[4] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 1.329      ;
; -0.398 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 1.326      ;
; -0.389 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.053     ; 1.331      ;
; -0.386 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 1.314      ;
; -0.350 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 1.278      ;
; -0.347 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 1.275      ;
; -0.342 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[3]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.053     ; 1.284      ;
; -0.338 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.053     ; 1.280      ;
; -0.338 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[3]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.053     ; 1.280      ;
; -0.320 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 1.248      ;
; -0.311 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.263      ; 1.569      ;
; -0.308 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[2]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.053     ; 1.250      ;
; -0.304 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[2]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.053     ; 1.246      ;
; -0.226 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.263      ; 1.484      ;
; -0.222 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.263      ; 1.480      ;
; -0.193 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.263      ; 1.451      ;
; -0.192 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.263      ; 1.450      ;
; -0.188 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.263      ; 1.446      ;
; -0.187 ; contador:ct_mod|q_temp[4]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.263      ; 1.445      ;
; -0.173 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.263      ; 1.431      ;
; -0.122 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.263      ; 1.380      ;
; -0.097 ; contador:ct_not_mod|q_temp[5] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 1.025      ;
; -0.076 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 1.004      ;
; -0.069 ; contador:ct_mod|q_temp[4]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.263      ; 1.327      ;
; -0.021 ; contador:ct_mod|q_temp[5]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.263      ; 1.279      ;
; -0.001 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[3]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.053     ; 0.943      ;
; 0.002  ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 0.926      ;
; 0.007  ; contador:ct_mod|q_temp[6]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 0.921      ;
; 0.009  ; contador:ct_mod|q_temp[5]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.263      ; 1.249      ;
; 0.035  ; contador:ct_not_mod|q_temp[6] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 0.893      ;
; 0.038  ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 0.890      ;
; 0.041  ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[2]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.053     ; 0.901      ;
; 0.046  ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[1]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.053     ; 0.896      ;
; 0.047  ; contador:ct_not_mod|q_temp[4] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 0.881      ;
; 0.050  ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 0.878      ;
; 0.050  ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[1]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.053     ; 0.892      ;
; 0.051  ; contador:ct_mod|q_temp[5]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.053     ; 0.891      ;
; 0.063  ; contador:ct_mod|q_temp[4]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.053     ; 0.879      ;
; 0.252  ; contador:ct_mod|q_temp[7]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 0.676      ;
; 0.256  ; contador:ct_not_mod|q_temp[7] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 0.672      ;
; 0.345  ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[0] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.067     ; 0.583      ;
; 0.359  ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[0]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.053     ; 0.583      ;
+--------+-------------------------------+-------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisor_de_clock:divisor_portadora|o_clk'                                                                                                                          ;
+--------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -0.505 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.053     ; 1.447      ;
; -0.437 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.053     ; 1.379      ;
; -0.433 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.053     ; 1.375      ;
; -0.415 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.067     ; 1.343      ;
; -0.409 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.053     ; 1.351      ;
; -0.407 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.053     ; 1.349      ;
; -0.405 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.053     ; 1.347      ;
; -0.392 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.053     ; 1.334      ;
; -0.387 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.053     ; 1.329      ;
; -0.337 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.053     ; 1.279      ;
; -0.336 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.053     ; 1.278      ;
; -0.333 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.053     ; 1.275      ;
; -0.307 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.053     ; 1.249      ;
; -0.293 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.053     ; 1.235      ;
; -0.292 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.053     ; 1.234      ;
; -0.289 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.547      ;
; -0.221 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.479      ;
; -0.217 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.475      ;
; -0.193 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.451      ;
; -0.191 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.449      ;
; -0.176 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.434      ;
; -0.171 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.429      ;
; -0.120 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.378      ;
; -0.077 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.335      ;
; -0.075 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.333      ;
; -0.014 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.272      ;
; 0.021  ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.237      ;
; 0.051  ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.053     ; 0.891      ;
; 0.052  ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.053     ; 0.890      ;
; 0.053  ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.067     ; 0.875      ;
; 0.055  ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.053     ; 0.887      ;
; 0.058  ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.053     ; 0.884      ;
; 0.059  ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.053     ; 0.883      ;
; 0.061  ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.053     ; 0.881      ;
; 0.228  ; contador:ct_port|q_temp[7] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.067     ; 0.700      ;
; 0.359  ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[0] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.053     ; 0.583      ;
+--------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                                 ;
+-------+-------------------------------+-------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.308 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[0] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 0.519      ;
; 0.322 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[0]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.053      ; 0.519      ;
; 0.357 ; contador:ct_mod|q_temp[7]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 0.568      ;
; 0.361 ; contador:ct_not_mod|q_temp[7] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 0.572      ;
; 0.437 ; contador:ct_mod|q_temp[5]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.383      ; 0.964      ;
; 0.444 ; contador:ct_mod|q_temp[5]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.383      ; 0.971      ;
; 0.499 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 0.710      ;
; 0.500 ; contador:ct_not_mod|q_temp[4] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 0.711      ;
; 0.509 ; contador:ct_not_mod|q_temp[6] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 0.720      ;
; 0.513 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 0.724      ;
; 0.514 ; contador:ct_mod|q_temp[4]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.053      ; 0.711      ;
; 0.517 ; contador:ct_mod|q_temp[4]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.383      ; 1.044      ;
; 0.518 ; contador:ct_mod|q_temp[5]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.053      ; 0.715      ;
; 0.522 ; contador:ct_mod|q_temp[6]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 0.733      ;
; 0.524 ; contador:ct_mod|q_temp[4]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.383      ; 1.051      ;
; 0.529 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 0.740      ;
; 0.529 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[1]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.053      ; 0.726      ;
; 0.529 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[1]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.053      ; 0.726      ;
; 0.534 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[2]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.053      ; 0.731      ;
; 0.548 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[3]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.053      ; 0.745      ;
; 0.563 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.383      ; 1.090      ;
; 0.570 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.383      ; 1.097      ;
; 0.626 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.383      ; 1.153      ;
; 0.630 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.383      ; 1.157      ;
; 0.633 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.383      ; 1.160      ;
; 0.634 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.383      ; 1.161      ;
; 0.637 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.383      ; 1.164      ;
; 0.640 ; contador:ct_not_mod|q_temp[5] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 0.851      ;
; 0.641 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.383      ; 1.168      ;
; 0.649 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 0.860      ;
; 0.743 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 0.954      ;
; 0.744 ; contador:ct_not_mod|q_temp[4] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 0.955      ;
; 0.752 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 0.963      ;
; 0.754 ; contador:ct_not_mod|q_temp[6] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 0.965      ;
; 0.758 ; contador:ct_mod|q_temp[4]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.053      ; 0.955      ;
; 0.759 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 0.970      ;
; 0.764 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[2]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.053      ; 0.961      ;
; 0.766 ; contador:ct_mod|q_temp[6]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 0.977      ;
; 0.768 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[2]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.053      ; 0.965      ;
; 0.771 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[3]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.053      ; 0.968      ;
; 0.775 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[3]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.053      ; 0.972      ;
; 0.778 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 0.989      ;
; 0.779 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[3]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.053      ; 0.976      ;
; 0.785 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 0.996      ;
; 0.797 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.053      ; 0.994      ;
; 0.804 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.053      ; 1.001      ;
; 0.832 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 1.043      ;
; 0.833 ; contador:ct_not_mod|q_temp[4] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 1.044      ;
; 0.839 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 1.050      ;
; 0.840 ; contador:ct_not_mod|q_temp[4] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 1.051      ;
; 0.848 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 1.059      ;
; 0.855 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 1.066      ;
; 0.860 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.053      ; 1.057      ;
; 0.864 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.053      ; 1.061      ;
; 0.867 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.053      ; 1.064      ;
; 0.868 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.053      ; 1.065      ;
; 0.871 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.053      ; 1.068      ;
; 0.874 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 1.085      ;
; 0.875 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.053      ; 1.072      ;
; 0.881 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 1.092      ;
; 0.884 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 1.095      ;
; 0.889 ; contador:ct_not_mod|q_temp[5] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 1.100      ;
; 0.891 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 1.102      ;
; 0.896 ; contador:ct_not_mod|q_temp[5] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 1.107      ;
; 0.928 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 1.139      ;
; 0.935 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 1.146      ;
; 0.944 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 1.155      ;
; 0.951 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 1.162      ;
; 0.980 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 1.191      ;
; 0.987 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 1.198      ;
; 1.076 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 1.287      ;
; 1.083 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.067      ; 1.294      ;
+-------+-------------------------------+-------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                            ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; Atraso:at|cont[0]                                     ; Atraso:at|cont[0]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.435 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.386      ; 0.965      ;
; 0.438 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.386      ; 0.968      ;
; 0.439 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.386      ; 0.969      ;
; 0.442 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.386      ; 0.972      ;
; 0.442 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.386      ; 0.972      ;
; 0.445 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.386      ; 0.975      ;
; 0.449 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.386      ; 0.979      ;
; 0.474 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.672      ;
; 0.492 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.704      ;
; 0.499 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.711      ;
; 0.502 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.714      ;
; 0.503 ; Atraso:at|cont[2]                                     ; Atraso:at|cont[2]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.504 ; Atraso:at|cont[4]                                     ; Atraso:at|cont[4]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.703      ;
; 0.505 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.703      ;
; 0.506 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.718      ;
; 0.507 ; Atraso:at|cont[6]                                     ; Atraso:at|cont[6]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.706      ;
; 0.508 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.720      ;
; 0.509 ; Atraso:at|cont[7]                                     ; Atraso:at|cont[7]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.708      ;
; 0.509 ; Atraso:at|cont[1]                                     ; Atraso:at|cont[1]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.708      ;
; 0.509 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.068      ; 0.721      ;
; 0.510 ; Atraso:at|cont[0]                                     ; Atraso:at|cont[1]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.709      ;
; 0.511 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.723      ;
; 0.512 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.710      ;
; 0.513 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.386      ; 1.043      ;
; 0.516 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.714      ;
; 0.517 ; Atraso:at|cont[3]                                     ; Atraso:at|cont[3]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.518 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.716      ;
; 0.518 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.716      ;
; 0.518 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.716      ;
; 0.518 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.386      ; 1.048      ;
; 0.521 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.719      ;
; 0.521 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.719      ;
; 0.522 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.720      ;
; 0.522 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.720      ;
; 0.522 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.720      ;
; 0.525 ; Atraso:at|cont[6]                                     ; Atraso:at|cont[0]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.724      ;
; 0.525 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.386      ; 1.055      ;
; 0.526 ; Atraso:at|cont[7]                                     ; Atraso:at|cont[0]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.725      ;
; 0.529 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.386      ; 1.059      ;
; 0.530 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.728      ;
; 0.531 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.386      ; 1.061      ;
; 0.531 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.386      ; 1.061      ;
; 0.532 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.730      ;
; 0.535 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.386      ; 1.065      ;
; 0.537 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.735      ;
; 0.538 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.386      ; 1.068      ;
; 0.542 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.386      ; 1.072      ;
; 0.609 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.386      ; 1.139      ;
; 0.616 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.386      ; 1.146      ;
; 0.620 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.386      ; 1.150      ;
; 0.625 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.386      ; 1.155      ;
; 0.627 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.386      ; 1.157      ;
; 0.630 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.386      ; 1.160      ;
; 0.632 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.386      ; 1.162      ;
; 0.637 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.386      ; 1.167      ;
; 0.637 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.386      ; 1.167      ;
; 0.641 ; Atraso:at|cont[5]                                     ; Atraso:at|cont[5]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.840      ;
; 0.649 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.847      ;
; 0.691 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|o_clk             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.889      ;
; 0.723 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.386      ; 1.253      ;
; 0.729 ; Atraso:at|cont[4]                                     ; Atraso:at|cont[0]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.928      ;
; 0.730 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.386      ; 1.260      ;
; 0.734 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.386      ; 1.264      ;
; 0.743 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.955      ;
; 0.745 ; Atraso:at|cont[0]                                     ; Atraso:at|cont[2]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.944      ;
; 0.747 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.959      ;
; 0.748 ; Atraso:at|cont[2]                                     ; Atraso:at|cont[3]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.947      ;
; 0.748 ; Atraso:at|cont[1]                                     ; Atraso:at|cont[2]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.947      ;
; 0.749 ; Atraso:at|cont[4]                                     ; Atraso:at|cont[5]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.948      ;
; 0.752 ; Atraso:at|cont[6]                                     ; Atraso:at|cont[7]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.951      ;
; 0.752 ; Atraso:at|cont[0]                                     ; Atraso:at|cont[3]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.951      ;
; 0.754 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.952      ;
; 0.755 ; Atraso:at|cont[1]                                     ; Atraso:at|cont[3]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.954      ;
; 0.756 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.954      ;
; 0.761 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.959      ;
; 0.765 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.963      ;
; 0.766 ; Atraso:at|cont[3]                                     ; Atraso:at|cont[4]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.965      ;
; 0.767 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.965      ;
; 0.767 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.965      ;
; 0.767 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.965      ;
; 0.767 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.965      ;
; 0.770 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.968      ;
; 0.772 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.970      ;
; 0.773 ; Atraso:at|cont[3]                                     ; Atraso:at|cont[5]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.972      ;
; 0.774 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.972      ;
; 0.774 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.972      ;
; 0.777 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.975      ;
; 0.778 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.976      ;
; 0.808 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.386      ; 1.338      ;
; 0.824 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.386      ; 1.354      ;
; 0.831 ; Atraso:at|cont[5]                                     ; Atraso:at|cont[0]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.030      ;
; 0.837 ; Atraso:at|cont[2]                                     ; Atraso:at|cont[4]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.036      ;
; 0.838 ; Atraso:at|cont[4]                                     ; Atraso:at|cont[6]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.037      ;
; 0.839 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.068      ; 1.051      ;
; 0.841 ; Atraso:at|cont[0]                                     ; Atraso:at|cont[4]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.040      ;
; 0.844 ; Atraso:at|cont[2]                                     ; Atraso:at|cont[5]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.043      ;
; 0.844 ; Atraso:at|cont[1]                                     ; Atraso:at|cont[4]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.043      ;
; 0.845 ; Atraso:at|cont[4]                                     ; Atraso:at|cont[7]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.044      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisor_de_clock:divisor_portadora|o_clk'                                                                                                                          ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.322 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[0] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.053      ; 0.519      ;
; 0.378 ; contador:ct_port|q_temp[7] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.067      ; 0.589      ;
; 0.426 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.383      ; 0.953      ;
; 0.433 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.383      ; 0.960      ;
; 0.491 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.067      ; 0.702      ;
; 0.505 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.053      ; 0.702      ;
; 0.507 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.053      ; 0.704      ;
; 0.514 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.053      ; 0.711      ;
; 0.517 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.053      ; 0.714      ;
; 0.518 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.053      ; 0.715      ;
; 0.520 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.383      ; 1.047      ;
; 0.521 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.383      ; 1.048      ;
; 0.527 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.383      ; 1.054      ;
; 0.528 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.053      ; 0.725      ;
; 0.528 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.383      ; 1.055      ;
; 0.613 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.383      ; 1.140      ;
; 0.615 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.383      ; 1.142      ;
; 0.620 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.383      ; 1.147      ;
; 0.622 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.383      ; 1.149      ;
; 0.629 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.383      ; 1.156      ;
; 0.636 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.383      ; 1.163      ;
; 0.736 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.067      ; 0.947      ;
; 0.753 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.053      ; 0.950      ;
; 0.754 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.053      ; 0.951      ;
; 0.758 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.053      ; 0.955      ;
; 0.760 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.053      ; 0.957      ;
; 0.761 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.053      ; 0.958      ;
; 0.762 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.053      ; 0.959      ;
; 0.767 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.053      ; 0.964      ;
; 0.774 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.053      ; 0.971      ;
; 0.847 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.053      ; 1.044      ;
; 0.849 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.053      ; 1.046      ;
; 0.854 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.053      ; 1.051      ;
; 0.856 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.053      ; 1.053      ;
; 0.863 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.053      ; 1.060      ;
; 0.870 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.053      ; 1.067      ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                                       ;
+--------+---------------------+-------------------------------+--------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                       ; Launch Clock ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+-------------------------------+--------------+-------------------------------------------+--------------+------------+------------+
; -0.144 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[7] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.043     ; 1.086      ;
; -0.144 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[6] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.043     ; 1.086      ;
; -0.144 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[5] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.043     ; 1.086      ;
; -0.144 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[4] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.043     ; 1.086      ;
; -0.144 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[3] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.043     ; 1.086      ;
; -0.144 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[2] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.043     ; 1.086      ;
; -0.144 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[1] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.043     ; 1.086      ;
; -0.144 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[0] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.043     ; 1.086      ;
+--------+---------------------+-------------------------------+--------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                                       ;
+-------+---------------------+-------------------------------+--------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                       ; Launch Clock ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+-------------------------------+--------------+-------------------------------------------+--------------+------------+------------+
; 0.660 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[7] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.137      ; 0.971      ;
; 0.660 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[6] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.137      ; 0.971      ;
; 0.660 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[5] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.137      ; 0.971      ;
; 0.660 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[4] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.137      ; 0.971      ;
; 0.660 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[3] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.137      ; 0.971      ;
; 0.660 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[2] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.137      ; 0.971      ;
; 0.660 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[1] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.137      ; 0.971      ;
; 0.660 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[0] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.137      ; 0.971      ;
+-------+---------------------+-------------------------------+--------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                       ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[0]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[1]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[2]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[3]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[4]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[5]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[6]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[7]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|is_enable                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|o_clk              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk             ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|o_clk              ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Atraso:at|cont[0]                                     ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Atraso:at|cont[1]                                     ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Atraso:at|cont[2]                                     ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Atraso:at|cont[3]                                     ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Atraso:at|cont[4]                                     ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Atraso:at|cont[5]                                     ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Atraso:at|cont[6]                                     ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Atraso:at|cont[7]                                     ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Atraso:at|is_enable                                   ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[10]|clk              ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[3]|clk               ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[5]|clk               ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[6]|clk               ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_portadora|r_clk_counter[0]|clk                ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_portadora|r_clk_counter[7]|clk                ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_portadora|r_clk_counter[8]|clk                ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o                                           ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_moduladora|o_clk|clk                          ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_portadora|o_clk|clk                           ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; at|cont[0]|clk                                        ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; at|cont[1]|clk                                        ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; at|cont[2]|clk                                        ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; at|cont[3]|clk                                        ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; at|cont[4]|clk                                        ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; at|cont[5]|clk                                        ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; at|cont[6]|clk                                        ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; at|cont[7]|clk                                        ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[0]|clk               ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[11]|clk              ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[1]|clk               ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[2]|clk               ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[4]|clk               ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[7]|clk               ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[8]|clk               ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[9]|clk               ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_moduladora|r_clk_divider[11]|clk              ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[7]             ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; 0.292  ; 0.508        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[0]             ;
; 0.292  ; 0.508        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[1]             ;
; 0.292  ; 0.508        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[2]             ;
; 0.292  ; 0.508        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[3]             ;
; 0.292  ; 0.508        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[4]             ;
; 0.292  ; 0.508        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[5]             ;
; 0.292  ; 0.508        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[6]             ;
; 0.292  ; 0.508        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[7]             ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[0]             ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[1]             ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[2]             ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[3]             ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[4]             ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[5]             ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[6]             ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[7]             ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; 0.316  ; 0.500        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; 0.316  ; 0.500        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; 0.316  ; 0.500        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; 0.316  ; 0.500        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; 0.316  ; 0.500        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; 0.316  ; 0.500        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[0]|clk                  ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[1]|clk                  ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[2]|clk                  ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[3]|clk                  ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[4]|clk                  ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[5]|clk                  ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[6]|clk                  ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[7]|clk                  ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[6]|clk                      ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[7]|clk                      ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[0]|clk                      ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[1]|clk                      ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[2]|clk                      ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[3]|clk                      ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[4]|clk                      ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[5]|clk                      ;
; 0.483  ; 0.483        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|inclk[0] ;
; 0.483  ; 0.483        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk|q                ;
; 0.517  ; 0.517        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|inclk[0] ;
; 0.517  ; 0.517        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|outclk   ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[0]|clk                      ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[1]|clk                      ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[2]|clk                      ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[3]|clk                      ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[4]|clk                      ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[5]|clk                      ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[6]|clk                      ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[7]|clk                      ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[0]|clk                  ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[1]|clk                  ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[2]|clk                  ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[3]|clk                  ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[4]|clk                  ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[5]|clk                  ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[6]|clk                  ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[7]|clk                  ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:divisor_portadora|o_clk'                                                                         ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.316  ; 0.500        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; 0.316  ; 0.500        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; 0.316  ; 0.500        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; 0.316  ; 0.500        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; 0.316  ; 0.500        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; 0.316  ; 0.500        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[6]|clk                    ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[7]|clk                    ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[0]|clk                    ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[1]|clk                    ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[2]|clk                    ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[3]|clk                    ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[4]|clk                    ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[5]|clk                    ;
; 0.483  ; 0.483        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|inclk[0] ;
; 0.483  ; 0.483        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk|q                ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|inclk[0] ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|outclk   ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[0]|clk                    ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[1]|clk                    ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[2]|clk                    ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[3]|clk                    ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[4]|clk                    ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[5]|clk                    ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[6]|clk                    ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[7]|clk                    ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                            ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; not_sin   ; divisor_de_clock:divisor_moduladora|o_clk ; 11.317 ; 11.358 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; sin       ; divisor_de_clock:divisor_moduladora|o_clk ; 10.634 ; 10.414 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; not_sin   ; divisor_de_clock:divisor_portadora|o_clk  ; 7.807  ; 7.777  ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
; sin       ; divisor_de_clock:divisor_portadora|o_clk  ; 7.258  ; 7.202  ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; not_sin   ; divisor_de_clock:divisor_moduladora|o_clk ; 7.582 ; 7.634 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; sin       ; divisor_de_clock:divisor_moduladora|o_clk ; 6.836 ; 6.751 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; not_sin   ; divisor_de_clock:divisor_portadora|o_clk  ; 6.584 ; 6.577 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
; sin       ; divisor_de_clock:divisor_portadora|o_clk  ; 6.085 ; 6.012 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                 ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -0.426 ; -10.289       ;
; divisor_de_clock:divisor_moduladora|o_clk ; -0.056 ; -0.078        ;
; divisor_de_clock:divisor_portadora|o_clk  ; 0.050  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                 ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; divisor_de_clock:divisor_moduladora|o_clk ; 0.186 ; 0.000         ;
; clk                                       ; 0.187 ; 0.000         ;
; divisor_de_clock:divisor_portadora|o_clk  ; 0.194 ; 0.000         ;
+-------------------------------------------+-------+---------------+


+-------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                             ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; divisor_de_clock:divisor_moduladora|o_clk ; 0.286 ; 0.000         ;
+-------------------------------------------+-------+---------------+


+-------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                              ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; divisor_de_clock:divisor_moduladora|o_clk ; 0.386 ; 0.000         ;
+-------------------------------------------+-------+---------------+


+--------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                   ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -3.000 ; -41.199       ;
; divisor_de_clock:divisor_moduladora|o_clk ; -1.000 ; -16.000       ;
; divisor_de_clock:divisor_portadora|o_clk  ; -1.000 ; -8.000        ;
+-------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                            ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.426 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.377      ;
; -0.426 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.377      ;
; -0.426 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.377      ;
; -0.426 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.377      ;
; -0.426 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.377      ;
; -0.426 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.377      ;
; -0.426 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.377      ;
; -0.426 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.377      ;
; -0.392 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.343      ;
; -0.392 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.343      ;
; -0.392 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.343      ;
; -0.392 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.343      ;
; -0.392 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.343      ;
; -0.392 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.343      ;
; -0.392 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.343      ;
; -0.392 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.343      ;
; -0.392 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.343      ;
; -0.367 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.121      ;
; -0.367 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.121      ;
; -0.367 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.121      ;
; -0.367 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.121      ;
; -0.367 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.233     ; 1.121      ;
; -0.367 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.121      ;
; -0.367 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.121      ;
; -0.367 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.121      ;
; -0.352 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.303      ;
; -0.352 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.303      ;
; -0.352 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.303      ;
; -0.352 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.303      ;
; -0.352 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.303      ;
; -0.352 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.303      ;
; -0.352 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.303      ;
; -0.352 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.303      ;
; -0.352 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.303      ;
; -0.342 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.096      ;
; -0.342 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.096      ;
; -0.342 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.233     ; 1.096      ;
; -0.342 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.233     ; 1.096      ;
; -0.342 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.233     ; 1.096      ;
; -0.342 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.233     ; 1.096      ;
; -0.342 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.233     ; 1.096      ;
; -0.342 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.233     ; 1.096      ;
; -0.342 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.233     ; 1.096      ;
; -0.337 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.091      ;
; -0.305 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.256      ;
; -0.305 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.256      ;
; -0.305 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.256      ;
; -0.305 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.256      ;
; -0.305 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.256      ;
; -0.305 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.256      ;
; -0.305 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.256      ;
; -0.305 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.256      ;
; -0.305 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.256      ;
; -0.300 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.054      ;
; -0.294 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.245      ;
; -0.294 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.245      ;
; -0.294 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.245      ;
; -0.294 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.245      ;
; -0.294 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.245      ;
; -0.294 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.245      ;
; -0.294 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.245      ;
; -0.294 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.245      ;
; -0.294 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.245      ;
; -0.292 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.233     ; 1.046      ;
; -0.285 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.039      ;
; -0.285 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.039      ;
; -0.285 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.039      ;
; -0.285 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.039      ;
; -0.285 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.039      ;
; -0.285 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.039      ;
; -0.285 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.039      ;
; -0.277 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.228      ;
; -0.277 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.228      ;
; -0.277 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.228      ;
; -0.277 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.228      ;
; -0.277 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.228      ;
; -0.277 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.228      ;
; -0.277 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.228      ;
; -0.277 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.228      ;
; -0.277 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.228      ;
; -0.274 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.028      ;
; -0.274 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.028      ;
; -0.274 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.028      ;
; -0.274 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.028      ;
; -0.274 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.233     ; 1.028      ;
; -0.274 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.028      ;
; -0.274 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.028      ;
; -0.274 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.028      ;
; -0.269 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.233     ; 1.023      ;
; -0.264 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.018      ;
; -0.264 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.018      ;
; -0.264 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.233     ; 1.018      ;
; -0.264 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 1.000        ; -0.233     ; 1.018      ;
; -0.264 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 1.000        ; -0.233     ; 1.018      ;
; -0.264 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 1.000        ; -0.233     ; 1.018      ;
; -0.264 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.233     ; 1.018      ;
; -0.264 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.233     ; 1.018      ;
; -0.264 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 1.000        ; -0.233     ; 1.018      ;
; -0.256 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.010      ;
; -0.256 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.010      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                                 ;
+--------+-------------------------------+-------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.056 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.999      ;
; -0.025 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.968      ;
; -0.022 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.965      ;
; 0.012  ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.931      ;
; 0.020  ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.923      ;
; 0.035  ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.917      ;
; 0.039  ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.904      ;
; 0.042  ; contador:ct_not_mod|q_temp[4] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.901      ;
; 0.043  ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.900      ;
; 0.046  ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.897      ;
; 0.049  ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.894      ;
; 0.060  ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.883      ;
; 0.064  ; contador:ct_not_mod|q_temp[5] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.879      ;
; 0.079  ; contador:ct_mod|q_temp[6]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.864      ;
; 0.080  ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.863      ;
; 0.088  ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.855      ;
; 0.096  ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.856      ;
; 0.097  ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.846      ;
; 0.097  ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.855      ;
; 0.099  ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.853      ;
; 0.101  ; contador:ct_not_mod|q_temp[6] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.842      ;
; 0.103  ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[3]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.849      ;
; 0.106  ; contador:ct_not_mod|q_temp[4] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.837      ;
; 0.107  ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.836      ;
; 0.110  ; contador:ct_not_mod|q_temp[4] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.833      ;
; 0.111  ; contador:ct_not_mod|q_temp[5] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.832      ;
; 0.111  ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.832      ;
; 0.114  ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.829      ;
; 0.117  ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.826      ;
; 0.120  ; contador:ct_mod|q_temp[4]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.832      ;
; 0.126  ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.826      ;
; 0.126  ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.826      ;
; 0.128  ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.815      ;
; 0.130  ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.822      ;
; 0.155  ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.985      ;
; 0.156  ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.787      ;
; 0.164  ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[3]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.788      ;
; 0.165  ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.778      ;
; 0.165  ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[3]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.787      ;
; 0.171  ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.781      ;
; 0.185  ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.758      ;
; 0.194  ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[2]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.758      ;
; 0.194  ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[2]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.758      ;
; 0.216  ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.924      ;
; 0.217  ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.923      ;
; 0.219  ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.921      ;
; 0.240  ; contador:ct_mod|q_temp[4]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.900      ;
; 0.246  ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.894      ;
; 0.246  ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.894      ;
; 0.250  ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.890      ;
; 0.291  ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.849      ;
; 0.300  ; contador:ct_not_mod|q_temp[5] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.643      ;
; 0.304  ; contador:ct_mod|q_temp[4]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.836      ;
; 0.315  ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.628      ;
; 0.352  ; contador:ct_mod|q_temp[5]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.788      ;
; 0.364  ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.579      ;
; 0.366  ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[3]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.586      ;
; 0.371  ; contador:ct_mod|q_temp[6]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.572      ;
; 0.382  ; contador:ct_mod|q_temp[5]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.758      ;
; 0.392  ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.551      ;
; 0.394  ; contador:ct_not_mod|q_temp[6] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.549      ;
; 0.396  ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[2]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.556      ;
; 0.400  ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[1]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.552      ;
; 0.400  ; contador:ct_mod|q_temp[5]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.552      ;
; 0.400  ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[1]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.552      ;
; 0.402  ; contador:ct_not_mod|q_temp[4] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.541      ;
; 0.403  ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.540      ;
; 0.412  ; contador:ct_mod|q_temp[4]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.540      ;
; 0.534  ; contador:ct_mod|q_temp[7]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.409      ;
; 0.538  ; contador:ct_not_mod|q_temp[7] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.405      ;
; 0.584  ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[0] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.359      ;
; 0.593  ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[0]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.359      ;
+--------+-------------------------------+-------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisor_de_clock:divisor_portadora|o_clk'                                                                                                                         ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.050 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.901      ;
; 0.096 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.855      ;
; 0.098 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.853      ;
; 0.111 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.044     ; 0.832      ;
; 0.114 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.837      ;
; 0.115 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.836      ;
; 0.118 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.833      ;
; 0.125 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.826      ;
; 0.130 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.821      ;
; 0.164 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.787      ;
; 0.166 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.785      ;
; 0.167 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.784      ;
; 0.171 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.153      ; 0.969      ;
; 0.193 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.758      ;
; 0.198 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.753      ;
; 0.200 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.751      ;
; 0.217 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.153      ; 0.923      ;
; 0.219 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.153      ; 0.921      ;
; 0.235 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.153      ; 0.905      ;
; 0.236 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.153      ; 0.904      ;
; 0.246 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.153      ; 0.894      ;
; 0.251 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.153      ; 0.889      ;
; 0.288 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.153      ; 0.852      ;
; 0.300 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.153      ; 0.840      ;
; 0.321 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.153      ; 0.819      ;
; 0.358 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.153      ; 0.782      ;
; 0.390 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.153      ; 0.750      ;
; 0.400 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.551      ;
; 0.401 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.550      ;
; 0.402 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.549      ;
; 0.404 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.044     ; 0.539      ;
; 0.405 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.546      ;
; 0.408 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.543      ;
; 0.410 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.541      ;
; 0.520 ; contador:ct_port|q_temp[7] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.044     ; 0.423      ;
; 0.592 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[0] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.359      ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                                 ;
+-------+-------------------------------+-------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.186 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[0] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.314      ;
; 0.195 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[0]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.314      ;
; 0.212 ; contador:ct_not_mod|q_temp[7] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.340      ;
; 0.215 ; contador:ct_mod|q_temp[7]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.343      ;
; 0.269 ; contador:ct_mod|q_temp[5]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.232      ; 0.585      ;
; 0.272 ; contador:ct_mod|q_temp[5]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.232      ; 0.588      ;
; 0.297 ; contador:ct_not_mod|q_temp[4] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.425      ;
; 0.303 ; contador:ct_not_mod|q_temp[6] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.431      ;
; 0.304 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.432      ;
; 0.307 ; contador:ct_mod|q_temp[4]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.426      ;
; 0.308 ; contador:ct_mod|q_temp[5]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.427      ;
; 0.313 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[1]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.432      ;
; 0.313 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[1]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.432      ;
; 0.314 ; contador:ct_mod|q_temp[6]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.442      ;
; 0.318 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.446      ;
; 0.319 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[2]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.438      ;
; 0.322 ; contador:ct_mod|q_temp[4]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.232      ; 0.638      ;
; 0.325 ; contador:ct_mod|q_temp[4]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.232      ; 0.641      ;
; 0.330 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[3]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.449      ;
; 0.357 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.232      ; 0.673      ;
; 0.360 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.232      ; 0.676      ;
; 0.370 ; contador:ct_not_mod|q_temp[5] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.498      ;
; 0.373 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[1] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.501      ;
; 0.400 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.232      ; 0.716      ;
; 0.400 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.232      ; 0.716      ;
; 0.401 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[6]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.232      ; 0.717      ;
; 0.403 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.232      ; 0.719      ;
; 0.403 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.232      ; 0.719      ;
; 0.404 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.232      ; 0.720      ;
; 0.446 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.574      ;
; 0.446 ; contador:ct_not_mod|q_temp[4] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.574      ;
; 0.452 ; contador:ct_not_mod|q_temp[6] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.580      ;
; 0.456 ; contador:ct_mod|q_temp[4]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.575      ;
; 0.457 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.585      ;
; 0.460 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.588      ;
; 0.463 ; contador:ct_mod|q_temp[6]     ; contador:ct_mod|q_temp[7]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.591      ;
; 0.465 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[2]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.584      ;
; 0.466 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[2]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.585      ;
; 0.468 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[3]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.587      ;
; 0.468 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[3]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.587      ;
; 0.469 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[3]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.588      ;
; 0.476 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.604      ;
; 0.479 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.607      ;
; 0.488 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.607      ;
; 0.491 ; contador:ct_mod|q_temp[3]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.610      ;
; 0.509 ; contador:ct_not_mod|q_temp[4] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.637      ;
; 0.509 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.637      ;
; 0.512 ; contador:ct_not_mod|q_temp[4] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.640      ;
; 0.512 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.640      ;
; 0.523 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.651      ;
; 0.525 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[2] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.653      ;
; 0.526 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.654      ;
; 0.528 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[3] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.656      ;
; 0.528 ; contador:ct_not_mod|q_temp[5] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.656      ;
; 0.531 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.650      ;
; 0.531 ; contador:ct_not_mod|q_temp[5] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.659      ;
; 0.531 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.650      ;
; 0.532 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[4]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.651      ;
; 0.534 ; contador:ct_mod|q_temp[2]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.653      ;
; 0.534 ; contador:ct_mod|q_temp[0]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.653      ;
; 0.535 ; contador:ct_mod|q_temp[1]     ; contador:ct_mod|q_temp[5]     ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.654      ;
; 0.542 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.670      ;
; 0.545 ; contador:ct_not_mod|q_temp[3] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.673      ;
; 0.575 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.703      ;
; 0.578 ; contador:ct_not_mod|q_temp[2] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.706      ;
; 0.589 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.717      ;
; 0.591 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[4] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.719      ;
; 0.592 ; contador:ct_not_mod|q_temp[1] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.720      ;
; 0.594 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[5] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.722      ;
; 0.657 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[6] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.785      ;
; 0.660 ; contador:ct_not_mod|q_temp[0] ; contador:ct_not_mod|q_temp[7] ; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.788      ;
+-------+-------------------------------+-------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                            ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; Atraso:at|cont[0]                                     ; Atraso:at|cont[0]                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.269 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.233      ; 0.586      ;
; 0.271 ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.391      ;
; 0.272 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.233      ; 0.589      ;
; 0.272 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.233      ; 0.589      ;
; 0.272 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.233      ; 0.589      ;
; 0.273 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.233      ; 0.590      ;
; 0.275 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.233      ; 0.592      ;
; 0.275 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.233      ; 0.592      ;
; 0.292 ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.420      ;
; 0.297 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.298 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.299 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; Atraso:at|cont[4]                                     ; Atraso:at|cont[4]                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; Atraso:at|cont[0]                                     ; Atraso:at|cont[1]                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; Atraso:at|cont[2]                                     ; Atraso:at|cont[2]                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; Atraso:at|cont[1]                                     ; Atraso:at|cont[1]                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.421      ;
; 0.301 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.429      ;
; 0.303 ; Atraso:at|cont[7]                                     ; Atraso:at|cont[7]                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.423      ;
; 0.303 ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.431      ;
; 0.303 ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.431      ;
; 0.304 ; Atraso:at|cont[6]                                     ; Atraso:at|cont[6]                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.432      ;
; 0.305 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; Atraso:at|cont[3]                                     ; Atraso:at|cont[3]                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.311 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.312 ; Atraso:at|cont[7]                                     ; Atraso:at|cont[0]                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.312 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.314 ; Atraso:at|cont[6]                                     ; Atraso:at|cont[0]                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.434      ;
; 0.317 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.318 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.438      ;
; 0.320 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.233      ; 0.637      ;
; 0.321 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.233      ; 0.638      ;
; 0.323 ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.443      ;
; 0.324 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.233      ; 0.641      ;
; 0.329 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.233      ; 0.646      ;
; 0.334 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.233      ; 0.651      ;
; 0.334 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.233      ; 0.651      ;
; 0.337 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.233      ; 0.654      ;
; 0.339 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.233      ; 0.656      ;
; 0.342 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.233      ; 0.659      ;
; 0.371 ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.491      ;
; 0.374 ; Atraso:at|cont[5]                                     ; Atraso:at|cont[5]                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.494      ;
; 0.386 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.233      ; 0.703      ;
; 0.389 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.233      ; 0.706      ;
; 0.392 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.233      ; 0.709      ;
; 0.395 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.233      ; 0.712      ;
; 0.398 ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; divisor_de_clock:divisor_moduladora|o_clk             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.517      ;
; 0.400 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.233      ; 0.717      ;
; 0.403 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.233      ; 0.720      ;
; 0.404 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.233      ; 0.721      ;
; 0.407 ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.233      ; 0.724      ;
; 0.407 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.233      ; 0.724      ;
; 0.446 ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.574      ;
; 0.447 ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.575      ;
; 0.449 ; Atraso:at|cont[2]                                     ; Atraso:at|cont[3]                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.569      ;
; 0.449 ; Atraso:at|cont[4]                                     ; Atraso:at|cont[5]                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.569      ;
; 0.452 ; Atraso:at|cont[0]                                     ; Atraso:at|cont[2]                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.572      ;
; 0.453 ; Atraso:at|cont[6]                                     ; Atraso:at|cont[7]                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; Atraso:at|cont[4]                                     ; Atraso:at|cont[0]                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; Atraso:at|cont[1]                                     ; Atraso:at|cont[2]                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; Atraso:at|cont[0]                                     ; Atraso:at|cont[3]                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.457 ; Atraso:at|cont[1]                                     ; Atraso:at|cont[3]                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.457 ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.460 ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.580      ;
; 0.460 ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.580      ;
; 0.464 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.233      ; 0.781      ;
; 0.465 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; Atraso:at|cont[3]                                     ; Atraso:at|cont[4]                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.233      ; 0.784      ;
; 0.468 ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; Atraso:at|cont[3]                                     ; Atraso:at|cont[5]                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.472 ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.592      ;
; 0.473 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.593      ;
; 0.474 ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.233      ; 0.791      ;
; 0.512 ; Atraso:at|cont[4]                                     ; Atraso:at|cont[6]                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.632      ;
; 0.512 ; Atraso:at|cont[2]                                     ; Atraso:at|cont[4]                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.632      ;
; 0.512 ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ; divisor_de_clock:divisor_moduladora|o_clk             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.632      ;
; 0.513 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.641      ;
; 0.515 ; Atraso:at|cont[4]                                     ; Atraso:at|cont[7]                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.635      ;
; 0.515 ; Atraso:at|cont[5]                                     ; Atraso:at|cont[0]                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.635      ;
; 0.515 ; Atraso:at|cont[2]                                     ; Atraso:at|cont[5]                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.635      ;
; 0.516 ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.644      ;
; 0.518 ; Atraso:at|cont[0]                                     ; Atraso:at|cont[4]                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.520 ; Atraso:at|cont[1]                                     ; Atraso:at|cont[4]                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.640      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisor_de_clock:divisor_portadora|o_clk'                                                                                                                          ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.194 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[0] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.314      ;
; 0.224 ; contador:ct_port|q_temp[7] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.044      ; 0.352      ;
; 0.261 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.578      ;
; 0.264 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.581      ;
; 0.292 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.044      ; 0.420      ;
; 0.299 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; contador:ct_port|q_temp[5] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.420      ;
; 0.305 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.426      ;
; 0.308 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.428      ;
; 0.313 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[1] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.433      ;
; 0.321 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.638      ;
; 0.324 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.641      ;
; 0.326 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.643      ;
; 0.329 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.646      ;
; 0.386 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.703      ;
; 0.389 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.706      ;
; 0.395 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.712      ;
; 0.398 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.715      ;
; 0.401 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[6] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.718      ;
; 0.404 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.233      ; 0.721      ;
; 0.441 ; contador:ct_port|q_temp[6] ; contador:ct_port|q_temp[7] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.044      ; 0.569      ;
; 0.454 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; contador:ct_port|q_temp[4] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.575      ;
; 0.457 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.577      ;
; 0.460 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.580      ;
; 0.460 ; contador:ct_port|q_temp[3] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.580      ;
; 0.463 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.583      ;
; 0.466 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[2] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.586      ;
; 0.469 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[3] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.589      ;
; 0.517 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.637      ;
; 0.520 ; contador:ct_port|q_temp[2] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.640      ;
; 0.526 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.646      ;
; 0.529 ; contador:ct_port|q_temp[0] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.649      ;
; 0.532 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[4] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.652      ;
; 0.535 ; contador:ct_port|q_temp[1] ; contador:ct_port|q_temp[5] ; divisor_de_clock:divisor_portadora|o_clk ; divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.655      ;
+-------+----------------------------+----------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                                      ;
+-------+---------------------+-------------------------------+--------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                       ; Launch Clock ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+-------------------------------+--------------+-------------------------------------------+--------------+------------+------------+
; 0.286 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[7] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.016     ; 0.675      ;
; 0.286 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[6] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.016     ; 0.675      ;
; 0.286 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[5] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.016     ; 0.675      ;
; 0.286 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[4] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.016     ; 0.675      ;
; 0.286 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[3] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.016     ; 0.675      ;
; 0.286 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[2] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.016     ; 0.675      ;
; 0.286 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[1] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.016     ; 0.675      ;
; 0.286 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[0] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.016     ; 0.675      ;
+-------+---------------------+-------------------------------+--------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                                       ;
+-------+---------------------+-------------------------------+--------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                       ; Launch Clock ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+-------------------------------+--------------+-------------------------------------------+--------------+------------+------------+
; 0.386 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[7] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.102      ; 0.602      ;
; 0.386 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[6] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.102      ; 0.602      ;
; 0.386 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[5] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.102      ; 0.602      ;
; 0.386 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[4] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.102      ; 0.602      ;
; 0.386 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[3] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.102      ; 0.602      ;
; 0.386 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[2] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.102      ; 0.602      ;
; 0.386 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[1] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.102      ; 0.602      ;
; 0.386 ; Atraso:at|is_enable ; contador:ct_not_mod|q_temp[0] ; clk          ; divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.102      ; 0.602      ;
+-------+---------------------+-------------------------------+--------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                       ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[0]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[1]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[2]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[3]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[4]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[5]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[6]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|cont[7]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Atraso:at|is_enable                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|o_clk              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[10] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[0]   ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[7]   ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[8]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Atraso:at|is_enable                                   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_moduladora|r_clk_divider[11] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|o_clk              ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Atraso:at|cont[0]                                     ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Atraso:at|cont[1]                                     ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Atraso:at|cont[2]                                     ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Atraso:at|cont[3]                                     ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Atraso:at|cont[4]                                     ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Atraso:at|cont[5]                                     ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Atraso:at|cont[6]                                     ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Atraso:at|cont[7]                                     ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[10]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[11]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[1]   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[2]   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[3]   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[4]   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[5]   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[6]   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; divisor_de_clock:divisor_portadora|r_clk_counter[9]   ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[10]|clk              ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[3]|clk               ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[5]|clk               ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[6]|clk               ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_portadora|r_clk_counter[0]|clk                ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_portadora|r_clk_counter[7]|clk                ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_portadora|r_clk_counter[8]|clk                ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o                                           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[0]|clk               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[11]|clk              ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[1]|clk               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[2]|clk               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[4]|clk               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[7]|clk               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[8]|clk               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_moduladora|r_clk_counter[9]|clk               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_moduladora|r_clk_divider[11]|clk              ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_portadora|r_clk_counter[10]|clk               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_portadora|r_clk_counter[11]|clk               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_portadora|r_clk_counter[1]|clk                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_portadora|r_clk_counter[2]|clk                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_portadora|r_clk_counter[3]|clk                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_portadora|r_clk_counter[4]|clk                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_portadora|r_clk_counter[5]|clk                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_portadora|r_clk_counter[6]|clk                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; divisor_portadora|r_clk_counter[9]|clk                ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; at|cont[0]|clk                                        ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:divisor_moduladora|o_clk'                                                                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[7]             ;
; 0.247  ; 0.431        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; 0.247  ; 0.431        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; 0.248  ; 0.432        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[0]             ;
; 0.248  ; 0.432        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[1]             ;
; 0.248  ; 0.432        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[2]             ;
; 0.248  ; 0.432        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[3]             ;
; 0.248  ; 0.432        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[4]             ;
; 0.248  ; 0.432        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[5]             ;
; 0.248  ; 0.432        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[6]             ;
; 0.248  ; 0.432        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[7]             ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[0]                 ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[1]                 ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[2]                 ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[3]                 ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[4]                 ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[5]                 ;
; 0.348  ; 0.564        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[0]             ;
; 0.348  ; 0.564        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[1]             ;
; 0.348  ; 0.564        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[2]             ;
; 0.348  ; 0.564        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[3]             ;
; 0.348  ; 0.564        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[4]             ;
; 0.348  ; 0.564        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[5]             ;
; 0.348  ; 0.564        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[6]             ;
; 0.348  ; 0.564        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_not_mod|q_temp[7]             ;
; 0.349  ; 0.565        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[6]                 ;
; 0.349  ; 0.565        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; contador:ct_mod|q_temp[7]                 ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[6]|clk                      ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[7]|clk                      ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[0]|clk                  ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[1]|clk                  ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[2]|clk                  ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[3]|clk                  ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[4]|clk                  ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[5]|clk                  ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[6]|clk                  ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[7]|clk                  ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[0]|clk                      ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[1]|clk                      ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[2]|clk                      ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[3]|clk                      ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[4]|clk                      ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[5]|clk                      ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|inclk[0] ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk|q                ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|inclk[0] ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; divisor_moduladora|o_clk~clkctrl|outclk   ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[0]|clk                      ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[1]|clk                      ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[2]|clk                      ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[3]|clk                      ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[4]|clk                      ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[5]|clk                      ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[0]|clk                  ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[1]|clk                  ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[2]|clk                  ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[3]|clk                  ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[4]|clk                  ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[5]|clk                  ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[6]|clk                  ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_not_mod|q_temp[7]|clk                  ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[6]|clk                      ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; ct_mod|q_temp[7]|clk                      ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'divisor_de_clock:divisor_portadora|o_clk'                                                                         ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.248  ; 0.432        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; 0.248  ; 0.432        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[0]               ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[1]               ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[2]               ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[3]               ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[4]               ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[5]               ;
; 0.347  ; 0.563        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[6]               ;
; 0.347  ; 0.563        ; 0.216          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; contador:ct_port|q_temp[7]               ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[6]|clk                    ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[7]|clk                    ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[0]|clk                    ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[1]|clk                    ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[2]|clk                    ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[3]|clk                    ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[4]|clk                    ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[5]|clk                    ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|inclk[0] ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk|q                ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|inclk[0] ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; divisor_portadora|o_clk~clkctrl|outclk   ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[0]|clk                    ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[1]|clk                    ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[2]|clk                    ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[3]|clk                    ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[4]|clk                    ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[5]|clk                    ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[6]|clk                    ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; divisor_de_clock:divisor_portadora|o_clk ; Rise       ; ct_port|q_temp[7]|clk                    ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                          ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; not_sin   ; divisor_de_clock:divisor_moduladora|o_clk ; 7.289 ; 7.321 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; sin       ; divisor_de_clock:divisor_moduladora|o_clk ; 6.847 ; 6.702 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; not_sin   ; divisor_de_clock:divisor_portadora|o_clk  ; 5.124 ; 4.915 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
; sin       ; divisor_de_clock:divisor_portadora|o_clk  ; 4.555 ; 4.670 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; not_sin   ; divisor_de_clock:divisor_moduladora|o_clk ; 4.931 ; 4.838 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; sin       ; divisor_de_clock:divisor_moduladora|o_clk ; 4.334 ; 4.302 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; not_sin   ; divisor_de_clock:divisor_portadora|o_clk  ; 4.308 ; 4.165 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
; sin       ; divisor_de_clock:divisor_portadora|o_clk  ; 3.824 ; 3.879 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                     ;
+--------------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                                      ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                           ; -1.543  ; 0.186 ; -0.205   ; 0.386   ; -3.000              ;
;  clk                                       ; -1.543  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  divisor_de_clock:divisor_moduladora|o_clk ; -0.880  ; 0.186 ; -0.205   ; 0.386   ; -1.000              ;
;  divisor_de_clock:divisor_portadora|o_clk  ; -0.698  ; 0.194 ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS                            ; -57.855 ; 0.0   ; -1.64    ; 0.0     ; -65.199             ;
;  clk                                       ; -46.296 ; 0.000 ; N/A      ; N/A     ; -41.199             ;
;  divisor_de_clock:divisor_moduladora|o_clk ; -8.220  ; 0.000 ; -1.640   ; 0.000   ; -16.000             ;
;  divisor_de_clock:divisor_portadora|o_clk  ; -3.339  ; 0.000 ; N/A      ; N/A     ; -8.000              ;
+--------------------------------------------+---------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                            ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; not_sin   ; divisor_de_clock:divisor_moduladora|o_clk ; 12.332 ; 12.404 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; sin       ; divisor_de_clock:divisor_moduladora|o_clk ; 11.613 ; 11.389 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; not_sin   ; divisor_de_clock:divisor_portadora|o_clk  ; 8.481  ; 8.377  ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
; sin       ; divisor_de_clock:divisor_portadora|o_clk  ; 7.799  ; 7.829  ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; not_sin   ; divisor_de_clock:divisor_moduladora|o_clk ; 4.931 ; 4.838 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; sin       ; divisor_de_clock:divisor_moduladora|o_clk ; 4.334 ; 4.302 ; Rise       ; divisor_de_clock:divisor_moduladora|o_clk ;
; not_sin   ; divisor_de_clock:divisor_portadora|o_clk  ; 4.308 ; 4.165 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
; sin       ; divisor_de_clock:divisor_portadora|o_clk  ; 3.824 ; 3.879 ; Rise       ; divisor_de_clock:divisor_portadora|o_clk  ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sin           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; not_sin       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; set_clock[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[8]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[9]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[10]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[11]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sin           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; not_sin       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sin           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; not_sin       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                   ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk                                       ; clk                                       ; 642      ; 0        ; 0        ; 0        ;
; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 72       ; 0        ; 0        ; 0        ;
; divisor_de_clock:divisor_portadora|o_clk  ; divisor_de_clock:divisor_portadora|o_clk  ; 36       ; 0        ; 0        ; 0        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                    ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk                                       ; clk                                       ; 642      ; 0        ; 0        ; 0        ;
; divisor_de_clock:divisor_moduladora|o_clk ; divisor_de_clock:divisor_moduladora|o_clk ; 72       ; 0        ; 0        ; 0        ;
; divisor_de_clock:divisor_portadora|o_clk  ; divisor_de_clock:divisor_portadora|o_clk  ; 36       ; 0        ; 0        ; 0        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                 ;
+------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-------------------------------------------+----------+----------+----------+----------+
; clk        ; divisor_de_clock:divisor_moduladora|o_clk ; 8        ; 0        ; 0        ; 0        ;
+------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                  ;
+------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-------------------------------------------+----------+----------+----------+----------+
; clk        ; divisor_de_clock:divisor_moduladora|o_clk ; 8        ; 0        ; 0        ; 0        ;
+------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 43    ; 43   ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue Feb 14 16:05:56 2023
Info: Command: quartus_sta SineWaveGenerator -c SineWaveGenerator
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SineWaveGenerator.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name divisor_de_clock:divisor_moduladora|o_clk divisor_de_clock:divisor_moduladora|o_clk
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name divisor_de_clock:divisor_portadora|o_clk divisor_de_clock:divisor_portadora|o_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.543
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.543             -46.296 clk 
    Info (332119):    -0.880              -8.220 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -0.698              -3.339 divisor_de_clock:divisor_portadora|o_clk 
Info (332146): Worst-case hold slack is 0.347
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.347               0.000 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):     0.359               0.000 clk 
    Info (332119):     0.363               0.000 divisor_de_clock:divisor_portadora|o_clk 
Info (332146): Worst-case recovery slack is -0.205
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.205              -1.640 divisor_de_clock:divisor_moduladora|o_clk 
Info (332146): Worst-case removal slack is 0.673
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.673               0.000 divisor_de_clock:divisor_moduladora|o_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -39.000 clk 
    Info (332119):    -1.000             -16.000 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -1.000              -8.000 divisor_de_clock:divisor_portadora|o_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.288
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.288             -38.053 clk 
    Info (332119):    -0.664              -5.765 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -0.505              -2.230 divisor_de_clock:divisor_portadora|o_clk 
Info (332146): Worst-case hold slack is 0.308
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.308               0.000 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):     0.312               0.000 clk 
    Info (332119):     0.322               0.000 divisor_de_clock:divisor_portadora|o_clk 
Info (332146): Worst-case recovery slack is -0.144
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.144              -1.152 divisor_de_clock:divisor_moduladora|o_clk 
Info (332146): Worst-case removal slack is 0.660
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.660               0.000 divisor_de_clock:divisor_moduladora|o_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -39.000 clk 
    Info (332119):    -1.000             -16.000 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -1.000              -8.000 divisor_de_clock:divisor_portadora|o_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.426
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.426             -10.289 clk 
    Info (332119):    -0.056              -0.078 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):     0.050               0.000 divisor_de_clock:divisor_portadora|o_clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):     0.187               0.000 clk 
    Info (332119):     0.194               0.000 divisor_de_clock:divisor_portadora|o_clk 
Info (332146): Worst-case recovery slack is 0.286
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.286               0.000 divisor_de_clock:divisor_moduladora|o_clk 
Info (332146): Worst-case removal slack is 0.386
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.386               0.000 divisor_de_clock:divisor_moduladora|o_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -41.199 clk 
    Info (332119):    -1.000             -16.000 divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -1.000              -8.000 divisor_de_clock:divisor_portadora|o_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4622 megabytes
    Info: Processing ended: Tue Feb 14 16:05:59 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


