{
    "asyncfifo": [
        "asyncfifo",
        "mDHR4",
        "module",
        4
    ],
    "std": [
        "std",
        "reYIK",
        "module",
        1
    ],
    "syncram": [
        "syncram",
        "cLpJU",
        "module",
        5
    ],
    "Deparser_Layer_0000": [
        "Deparser_Layer_0000",
        "ZVLSs",
        "module",
        3
    ],
    "Parser_Layer_0000": [
        "Parser_Layer_0000",
        "CdPhZ",
        "module",
        2
    ],
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module",
        8
    ],
    "Testbench_wrapper": [
        "Testbench_wrapper",
        "rP8k6",
        "module",
        7
    ],
    "Replace_MAC_ADDR": [
        "Replace_MAC_ADDR",
        "s4bt5",
        "module",
        6
    ]
}