xst -intstyle ise -ifn "M:/desktop/project file/rns_modulo_adder/modulo_11_TC_adder.xst" -ofn "M:/desktop/project file/rns_modulo_adder/modulo_11_TC_adder.syr" 
ngdbuild -intstyle ise -dd _ngo -nt timestamp -i -p xc7a100t-csg324-3 "modulo_11_TC_adder.ngc" modulo_11_TC_adder.ngd  
map -intstyle ise -p xc7a100t-csg324-3 -w -logic_opt off -ol high -t 1 -xt 0 -register_duplication off -r 4 -mt off -ir off -pr off -lc off -power off -o modulo_11_TC_adder_map.ncd modulo_11_TC_adder.ngd modulo_11_TC_adder.pcf 
netgen -intstyle ise -s 3  -pcf modulo_11_TC_adder.pcf -sdf_anno true -sdf_path "netgen/map" -insert_glbl true -w -dir netgen/map -ofmt verilog -sim modulo_11_TC_adder_map.ncd modulo_11_TC_adder_map.v 
par -w -intstyle ise -ol high -mt off modulo_11_TC_adder_map.ncd modulo_11_TC_adder.ncd modulo_11_TC_adder.pcf 
trce -intstyle ise -v 3 -s 3 -n 3 -fastpaths -xml modulo_11_TC_adder.twx modulo_11_TC_adder.ncd -o modulo_11_TC_adder.twr modulo_11_TC_adder.pcf 
xpwr -intstyle ise -ol std modulo_11_TC_adder.ncd modulo_11_TC_adder.pcf -o modulo_11_TC_adder.pwr 
netgen -intstyle ise -s 3  -pcf modulo_11_TC_adder.pcf -sdf_anno true -sdf_path "netgen/par" -insert_glbl true -insert_pp_buffers true -w -dir netgen/par -ofmt verilog -sim modulo_11_TC_adder.ncd modulo_11_TC_adder_timesim.v 
