<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:34:51.3451</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.04.09</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2021-0046568</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>페이지 버퍼, 이를 포함하는 메모리 장치 및 그 동작 방법</inventionTitle><inventionTitleEng>Page buffer, memory device having the same, and  operating method thereof</inventionTitleEng><openDate>2022.10.18</openDate><openNumber>10-2022-0140273</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.04.05</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 16/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 16/24</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 16/26</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 16/04</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 기술은 페이지 버퍼를 포함하는 메모리 장치 및 그 동작 방법에 관한 것으로서, 다수의 워드라인과 다수의 비트라인 사이에 접속되며, 다수의 문턱전압레벨을 기준으로 구분되는 다수의 프로그램 상태 중 어느 하나의 상태로 프로그램된 다수의 메모리 셀과, 다수의 비트라인을 통해 다수의 메모리 셀과 각각 연결되는 다수의 페이지 버퍼를 포함하고, 다수의 페이지 버퍼 각각은, 비트라인과 감지노드 사이에 연결되며, 비트라인을 통해 다수의 프로그램 상태에 대한 센싱동작 시, 다수의 문턱전압레벨보다 설정된 레벨만큼 높은 다수의 준비센싱레벨을 사용하여 준비센싱동작을 수행하고, 준비센싱동작의 수행결과에 따라 감지노드의 전위레벨을 조절한 뒤, 다수의 문턱전압레벨을 사용하여 메인센싱동작을 수행하는 비트라인 제어부, 및 감지노드와 연결되며, 준비센싱동작의 수행결과에 대응하는 감지노드의 전위레벨을 논리레벨로서 저장한 뒤, 메인센싱동작의 수행결과에 대응하는 감지노드의 전위레벨을 논리레벨로서 저장하는 래치를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 다수의 워드라인과 다수의 비트라인 사이에 접속되며, 다수의 문턱전압레벨을 기준으로 구분되는 다수의 프로그램 상태 중 어느 하나의 상태로 프로그램된 다수의 메모리 셀;상기 다수의 비트라인을 통해 상기 다수의 메모리 셀과 각각 연결되는 다수의 페이지 버퍼를 포함하고,상기 다수의 페이지 버퍼 각각은,상기 비트라인과 감지노드 사이에 연결되며, 상기 비트라인을 통해 상기 다수의 프로그램 상태에 대한 센싱동작 시, 상기 다수의 문턱전압레벨보다 설정된 레벨만큼 높은 다수의 준비센싱레벨을 사용하여 준비센싱동작을 수행하고, 상기 준비센싱동작의 수행결과에 따라 상기 감지노드의 전위레벨을 조절한 뒤, 상기 다수의 문턱전압레벨을 사용하여 메인센싱동작을 수행하는 비트라인 제어부; 및상기 감지노드와 연결되며, 상기 준비센싱동작의 수행결과에 대응하는 상기 감지노드의 전위레벨을 논리레벨로서 저장한 뒤, 상기 메인센싱동작의 수행결과에 대응하는 상기 감지노드의 전위레벨을 논리레벨로서 저장하는 래치를 포함하는 메모리 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 비트라인 제어부는,상기 준비센싱동작의 수행결과에 따라 상기 래치에 저장된 논리레벨에 기초하여 상기 감지노드의 전위레벨을 조절하는 조절동작을 수행한 후, 상기 메인센싱동작을 수행하는 메모리 장치.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 비트라인 제어부는,상기 준비센싱동작을 수행한 결과에 따라 상기 래치에 제1논리레벨이 저장되는 경우, 상기 조절동작의 수행구간 중 적어도 일부구간동안 상기 감지노드와 접지전압단을 연결하는 메모리 장치.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 비트라인 제어부는,상기 준비센싱동작을 수행한 결과에 따라 상기 래치에 제2논리레벨이 저장되는 경우, 상기 조절동작의 수행구간동안 상기 감지노드와 접지전압단을 연결하지 않는 메모리 장치.</claim></claimInfo><claimInfo><claim>5. 제2항에 있어서,상기 비트라인 제어부는,제1제어신호에 응답하여 상기 감지노드와 상기 비트라인 사이에 접속된 중간노드의 전위레벨이 설정된 타겟레벨 이상을 유지하도록 제어하는 제1제어부;제2제어신호에 응답하여 상기 감지노드와 상기 중간노드를 연결하는 제2제어부; 및제3 및 제4제어신호와 상기 래치에 저장된 논리레벨에 응답하여 상기 감지노드의 전위레벨을 조절하는 제3제어부를 포함하는 메모리 장치.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 제1제어부는,게이트단으로 인가되는 상기 제1제어신호에 응답하여 드레인-소스 접속된 전원전압단과 상기 중간노드를 선택적으로 연결하기 위한 NMOS트랜지스터를 포함하는 메모리 장치.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 제1제어신호는, 상기 준비센싱동작과 상기 조절동작 및 상기 메인센싱동작의 수행구간에서 전원전압레벨보다 낮고 접지전압레벨보다는 높은 기준전위레벨을 유지하는 메모리 장치.</claim></claimInfo><claimInfo><claim>8. 제5항에 있어서,상기 제2제어부는,게이트단으로 인가되는 상기 제2제어신호에 응답하여 드레인-소스 접속된 상기 감지노드와 상기 중간노드를 선택적으로 연결하기 위한 NMOS트랜지스터를 포함하는 메모리 장치.</claim></claimInfo><claimInfo><claim>9. 제5항에 있어서,상기 제3제어부는,상기 제3제어신호 및 상기 래치에 저장된 논리레벨에 응답하여 상기 감지노드의 전위레벨을 전원전압레벨로 차징(charging)시키고,상기 제4제어신호 및 상기 래치에 저장된 논리레벨에 응답하여 상기 감지노드의 전위레벨을 접지전압레벨로 디스차징(discharging)시키는 메모리 장치.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서,상기 비트라인 제어부는,상기 다수의 준비센싱레벨을 상기 다수의 문턱전압레벨보다 상기 설정된 레벨만큼 높이기 위해, 상기 준비센싱동작의 수행구간에서 상기 비트라인과 상기 감지노드 사이의 이벨류에이션(evaluation)동작의 수행구간 길이를, 상기 메인센싱동작의 수행구간에서 상기 비트라인과 상기 감지노드 사이의 이벨류에이션동작의 수행구간 길이보다, 설정된 길이만큼 더 길게 제어하는 메모리 장치.</claim></claimInfo><claimInfo><claim>11. 다수의 워드라인과 다수의 비트라인 사이에 접속되며, 다수의 문턱전압레벨을 기준으로 구분되는 다수의 프로그램 상태 중 어느 하나의 상태로 프로그램된 다수의 메모리 셀을 포함하는 메모리 장치의 동작방법에 있어서,상기 다수의 비트라인을 통해 상기 다수의 메모리 셀 각각에 대한 상기 다수의 프로그램 상태를 센싱하여 감지노드의 전위레벨을 결정하는 센싱단계; 및상기 감지노드의 전위레벨을 논리레벨로서 래칭(latching)하는 래칭단계를 포함하며,상기 센싱하는 단계는,상기 다수의 문턱전압레벨보다 설정된 레벨만큼 높은 다수의 준비센싱레벨을 사용하여 상기 다수의 메모리 셀 각각에 대한 상기 다수의 프로그램 상태를 센싱하여 상기 감지노드의 전위레벨을 결정하는 준비센싱단계;상기 준비센싱단계에서 결정된 상기 감지노드의 전위레벨에 따라 상기 래칭단계에서 결정된 논리레벨에 기초하여 상기 감지노드의 전위레벨을 조절하는 조절단계; 및상기 조절단계 이후 상기 다수의 문턱전압레벨을 사용하여 상기 다수의 메모리 셀 각각에 대한 상기 다수의 프로그램 상태를 센싱하여 상기 감지노드의 전위레벨을 결정하는 메인센싱단계를 포함하는 메모리 장치의 동작방법.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 준비센싱단계의 수행에 따라 상기 래칭단계에서 제1논리레벨이 래칭되는 경우, 상기 조절단계는, 수행구간 중 적어도 일부구간동안 상기 감지노드와 접지전압단을 연결하는 것을 특징으로 하는 메모리 장치의 동작방법.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 준비센싱단계의 수행에 따라 상기 래칭단계에서 제2논리레벨이 래칭되는 경우, 상기 조절단계는, 수행구간에서 상기 감지노드와 접지전압단을 연결하지 않는 것을 특징으로 하는 메모리 장치의 동작방법.</claim></claimInfo><claimInfo><claim>14. 제11항에 있어서,상기 센싱하는 단계의 수행구간에서 상기 감지노드와 상기 비트라인 사이에 접속된 중간노드의 전위레벨이 설정된 타겟레벨 이상을 유지하도록 제어하는 단계를 더 포함하는 메모리 장치의 동작방법.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서,상기 설정된 타겟레벨 이상을 유지하도록 제어하는 단계는,상기 센싱하는 단계의 수행구간에서 전원전압레벨보다 낮고 접지전압레벨보다는 높은 기준전위레벨을 유지하는 제어신호에 응답하여 전원전압단에서 상기 중간노드로 흐르는 전류량을 제어하는 것을 특징으로 하는 메모리 장치의 동작방법.</claim></claimInfo><claimInfo><claim>16. 제11항에 있어서,상기 센싱단계는,상기 다수의 준비센싱레벨을 상기 다수의 문턱전압레벨보다 상기 설정된 레벨만큼 높이기 위해, 상기 준비센싱단계의 수행구간 중 상기 비트라인과 상기 감지노드 사이의 이벨류에이션(evaluation)동작의 수행구간 길이를, 상기 메인센싱구간의 수행구간 중 상기 비트라인과 상기 감지노드 사이의 이벨류에이션동작의 수행구간 길이보다, 설정된 길이만큼 더 길게 제어하는 것을 특징으로 하는 메모리 장치의 동작방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 이천시...</address><code>119980045698</code><country>대한민국</country><engName>SK hynix Inc.</engName><name>에스케이하이닉스 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 이천시...</address><code> </code><country> </country><engName>CHOI,Hyung Jin</engName><name>최형진</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 송파구 중대로 ***, ID타워 ***호 (가락동)</address><code>920001000048</code><country>대한민국</country><engName>Shinsung Patent Firm LLC</engName><name>신성특허법인(유한)</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2021.04.09</receiptDate><receiptNumber>1-1-2021-0418833-60</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.04.05</receiptDate><receiptNumber>1-1-2024-0381003-49</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2024.12.16</receiptDate><receiptNumber>9-5-2024-1086791-71</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.02.05</receiptDate><receiptNumber>1-1-2025-0129857-03</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for final refusal</documentEngName><documentName>최후의견제출통지서</documentName><receiptDate>2025.08.27</receiptDate><receiptNumber>9-5-2025-0820874-91</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020210046568.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c938c50137cf5541124694c1936aed75ad695b0b878feeac3a7ecc17654cabc607eec8094e6c3c9e69759c96ed21424e34acde8d5ee953138fe</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf82214ccd4e0cdd3f20b8ef84864b7f7a4a7adae60d2e0e822eabdde4cd6909bc50efadacac3367fd27ed377e03551449b3ce2873d4c3e538</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>