# Руководство разработчика
## 1. Общие сведения о программе
### 1.1 Назначение программы
Программа предназначена для генерации аппаратного описания на языке Verilog HDL функций сравнения в модулярной арифметике. Программа предоставляет возможности выбора базиса модулярной арифметики, типа сравнения и других характеристик выходных данных. Помимо этого программа генерирует модули верификации получаемых аппаратных описаний. 
Для генерации предоставляется выбор между двумя методами сравнения: основанном на переводе сравниваемых чисел в двоичное представление и основанный на предварительном вычитании с последующим переводом результата в двоичное представление. Возможна генерация модуля сравнения с константой одним из доступных методом.
Для применения первого метода сравнения необходимо отдельно получить аппаратное описание модуля быстрого перевода, используя генератор, расположенный в ([свободном доступе в сети “Интернет”](http://vscripts.ru/2012/reverse-converter-2supn-generator.php)
. Для этого метода доступно использованием базисов вида {2n-1; 2n; 2n+1}, где 2 < n < 44. Данный метод позволяет сравнивать числа в диапазоне от 0 до ((2n-1)2n(2n+1))-1. Второй из доступных методов также производит сравнение в базисе вида {2n-1; 2n; 2n+1}, где n > 2. Диапазон значений второго метода ограничен значениями от 0 до ((2n-1)2n(2n+1)) / 2.