Simulator report for Ejercicio3_Lab2
Tue May 09 20:45:29 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 us       ;
; Simulation Netlist Size     ; 258 nodes    ;
; Simulation Coverage         ;      77.91 % ;
; Total Number of Transitions ; 1006         ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone II   ;
+-----------------------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                                                        ;
+--------------------------------------------------------------------------------------------+----------------------------------------------+---------------+
; Option                                                                                     ; Setting                                      ; Default Value ;
+--------------------------------------------------------------------------------------------+----------------------------------------------+---------------+
; Simulation mode                                                                            ; Functional                                   ; Timing        ;
; Start time                                                                                 ; 0 ns                                         ; 0 ns          ;
; Simulation results format                                                                  ; VWF                                          ;               ;
; Vector input source                                                                        ; C:/DisenoLogico/Ejercicio3_Lab2/Waveform.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; On                                           ; On            ;
; Check outputs                                                                              ; Off                                          ; Off           ;
; Report simulation coverage                                                                 ; On                                           ; On            ;
; Display complete 1/0 value coverage report                                                 ; On                                           ; On            ;
; Display missing 1-value coverage report                                                    ; On                                           ; On            ;
; Display missing 0-value coverage report                                                    ; On                                           ; On            ;
; Detect setup and hold time violations                                                      ; Off                                          ; Off           ;
; Detect glitches                                                                            ; Off                                          ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off                                          ; Off           ;
; Generate Signal Activity File                                                              ; Off                                          ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off                                          ; Off           ;
; Group bus channels in simulation results                                                   ; Off                                          ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On                                           ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE                                   ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off                                          ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off                                          ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto                                         ; Auto          ;
+--------------------------------------------------------------------------------------------+----------------------------------------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II 64-Bit to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      77.91 % ;
; Total nodes checked                                 ; 258          ;
; Total output ports checked                          ; 258          ;
; Total output ports with complete 1/0-value coverage ; 201          ;
; Total output ports with no 1/0-value coverage       ; 57           ;
; Total output ports with no 1-value coverage         ; 57           ;
; Total output ports with no 0-value coverage         ; 57           ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                                                                                              ;
+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------+
; Node Name                                                                 ; Output Port Name                                                          ; Output Port Type ;
+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------+
; |Ejercicio3_Lab2|A[0]                                                     ; |Ejercicio3_Lab2|A[0]                                                     ; out              ;
; |Ejercicio3_Lab2|A[1]                                                     ; |Ejercicio3_Lab2|A[1]                                                     ; out              ;
; |Ejercicio3_Lab2|A[2]                                                     ; |Ejercicio3_Lab2|A[2]                                                     ; out              ;
; |Ejercicio3_Lab2|B[0]                                                     ; |Ejercicio3_Lab2|B[0]                                                     ; out              ;
; |Ejercicio3_Lab2|B[1]                                                     ; |Ejercicio3_Lab2|B[1]                                                     ; out              ;
; |Ejercicio3_Lab2|B[2]                                                     ; |Ejercicio3_Lab2|B[2]                                                     ; out              ;
; |Ejercicio3_Lab2|displayComp[5]                                           ; |Ejercicio3_Lab2|displayComp[5]                                           ; pin_out          ;
; |Ejercicio3_Lab2|displayComp[4]                                           ; |Ejercicio3_Lab2|displayComp[4]                                           ; pin_out          ;
; |Ejercicio3_Lab2|displayComp[2]                                           ; |Ejercicio3_Lab2|displayComp[2]                                           ; pin_out          ;
; |Ejercicio3_Lab2|displayComp[1]                                           ; |Ejercicio3_Lab2|displayComp[1]                                           ; pin_out          ;
; |Ejercicio3_Lab2|displayComp[0]                                           ; |Ejercicio3_Lab2|displayComp[0]                                           ; pin_out          ;
; |Ejercicio3_Lab2|lpm_compare:comparador|cmpr_cii:auto_generated|aeb_int~0 ; |Ejercicio3_Lab2|lpm_compare:comparador|cmpr_cii:auto_generated|aeb_int~0 ; out0             ;
; |Ejercicio3_Lab2|lpm_compare:comparador|cmpr_cii:auto_generated|_~0       ; |Ejercicio3_Lab2|lpm_compare:comparador|cmpr_cii:auto_generated|_~0       ; out0             ;
; |Ejercicio3_Lab2|lpm_compare:comparador|cmpr_cii:auto_generated|_~1       ; |Ejercicio3_Lab2|lpm_compare:comparador|cmpr_cii:auto_generated|_~1       ; out0             ;
; |Ejercicio3_Lab2|lpm_compare:comparador|cmpr_cii:auto_generated|_~2       ; |Ejercicio3_Lab2|lpm_compare:comparador|cmpr_cii:auto_generated|_~2       ; out0             ;
; |Ejercicio3_Lab2|lpm_compare:comparador|cmpr_cii:auto_generated|agb       ; |Ejercicio3_Lab2|lpm_compare:comparador|cmpr_cii:auto_generated|agb       ; out0             ;
; |Ejercicio3_Lab2|lpm_compare:comparador|cmpr_cii:auto_generated|op_1~0    ; |Ejercicio3_Lab2|lpm_compare:comparador|cmpr_cii:auto_generated|op_1~0    ; out0             ;
; |Ejercicio3_Lab2|lpm_compare:comparador|cmpr_cii:auto_generated|op_1~1    ; |Ejercicio3_Lab2|lpm_compare:comparador|cmpr_cii:auto_generated|op_1~1    ; out0             ;
; |Ejercicio3_Lab2|lpm_compare:comparador|cmpr_cii:auto_generated|op_1~2    ; |Ejercicio3_Lab2|lpm_compare:comparador|cmpr_cii:auto_generated|op_1~2    ; out0             ;
; |Ejercicio3_Lab2|lpm_compare:comparador|cmpr_cii:auto_generated|op_1~3    ; |Ejercicio3_Lab2|lpm_compare:comparador|cmpr_cii:auto_generated|op_1~3    ; out0             ;
; |Ejercicio3_Lab2|lpm_compare:comparador|cmpr_cii:auto_generated|op_1~4    ; |Ejercicio3_Lab2|lpm_compare:comparador|cmpr_cii:auto_generated|op_1~4    ; out0             ;
; |Ejercicio3_Lab2|lpm_compare:comparador|cmpr_cii:auto_generated|op_1~5    ; |Ejercicio3_Lab2|lpm_compare:comparador|cmpr_cii:auto_generated|op_1~5    ; out0             ;
; |Ejercicio3_Lab2|lpm_compare:comparador|cmpr_cii:auto_generated|op_1~6    ; |Ejercicio3_Lab2|lpm_compare:comparador|cmpr_cii:auto_generated|op_1~6    ; out0             ;
; |Ejercicio3_Lab2|lpm_compare:comparador|cmpr_cii:auto_generated|op_1~7    ; |Ejercicio3_Lab2|lpm_compare:comparador|cmpr_cii:auto_generated|op_1~7    ; out0             ;
; |Ejercicio3_Lab2|lpm_compare:comparador|cmpr_cii:auto_generated|op_1~8    ; |Ejercicio3_Lab2|lpm_compare:comparador|cmpr_cii:auto_generated|op_1~8    ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~0                  ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~0                  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~1                  ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~1                  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~3                  ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~3                  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~6                  ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~6                  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~7                  ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~7                  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~8                  ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~8                  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~9                  ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~9                  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~10                 ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~10                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~12                 ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~12                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~15                 ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~15                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~16                 ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~16                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~17                 ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~17                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~19                 ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~19                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~20                 ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~20                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|result_node[0]~0     ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|result_node[0]~0     ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~21                 ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~21                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~23                 ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~23                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~24                 ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~24                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~25                 ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~25                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~26                 ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~26                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~27                 ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~27                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~29                 ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~29                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~30                 ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~30                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~32                 ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~32                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~33                 ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~33                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~34                 ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~34                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~35                 ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~35                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~36                 ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~36                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~38                 ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~38                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~39                 ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~39                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~41                 ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~41                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~42                 ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~42                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|result_node[0]~1     ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|result_node[0]~1     ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|result_node[0]       ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|result_node[0]       ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~0                  ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~0                  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~1                  ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~1                  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~3                  ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~3                  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~6                  ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~6                  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~7                  ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~7                  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~8                  ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~8                  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~9                  ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~9                  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~10                 ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~10                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~12                 ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~12                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~15                 ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~15                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~16                 ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~16                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~17                 ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~17                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~19                 ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~19                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~20                 ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~20                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|result_node[0]~0     ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|result_node[0]~0     ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~21                 ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~21                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~22                 ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~22                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~23                 ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~23                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~24                 ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~24                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~25                 ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~25                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~26                 ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~26                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~27                 ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~27                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~29                 ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~29                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~30                 ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~30                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~31                 ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~31                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~32                 ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~32                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~33                 ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~33                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~34                 ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~34                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~35                 ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~35                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~36                 ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~36                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~38                 ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~38                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~39                 ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~39                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~41                 ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~41                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~42                 ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~42                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|result_node[0]~1     ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|result_node[0]~1     ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|result_node[0]       ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|result_node[0]       ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~0                  ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~0                  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~1                  ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~1                  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~2                  ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~2                  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~3                  ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~3                  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~4                  ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~4                  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~6                  ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~6                  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~7                  ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~7                  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~8                  ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~8                  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~9                  ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~9                  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~10                 ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~10                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~11                 ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~11                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~12                 ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~12                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~13                 ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~13                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~15                 ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~15                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~16                 ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~16                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~17                 ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~17                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~19                 ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~19                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~20                 ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~20                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|result_node[0]~0     ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|result_node[0]~0     ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~21                 ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~21                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~23                 ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~23                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~24                 ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~24                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~25                 ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~25                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~26                 ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~26                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~27                 ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~27                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~29                 ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~29                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~30                 ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~30                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~32                 ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~32                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~33                 ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~33                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~34                 ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~34                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~35                 ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~35                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~36                 ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~36                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~38                 ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~38                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~39                 ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~39                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~41                 ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~41                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~42                 ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~42                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|result_node[0]~1     ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|result_node[0]~1     ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|result_node[0]       ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|result_node[0]       ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~0                  ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~0                  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~1                  ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~1                  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~3                  ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~3                  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~6                  ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~6                  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~7                  ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~7                  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~8                  ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~8                  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~9                  ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~9                  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~10                 ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~10                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~12                 ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~12                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~15                 ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~15                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~16                 ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~16                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~17                 ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~17                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~19                 ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~19                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~20                 ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~20                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|result_node[0]~0     ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|result_node[0]~0     ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~21                 ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~21                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~23                 ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~23                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~24                 ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~24                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~25                 ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~25                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~26                 ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~26                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~27                 ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~27                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~29                 ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~29                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~30                 ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~30                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~32                 ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~32                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~33                 ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~33                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~34                 ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~34                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~35                 ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~35                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~36                 ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~36                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~38                 ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~38                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~39                 ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~39                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~41                 ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~41                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~42                 ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~42                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|result_node[0]~1     ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|result_node[0]~1     ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|result_node[0]       ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|result_node[0]       ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~0                  ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~0                  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~1                  ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~1                  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~3                  ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~3                  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~6                  ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~6                  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~7                  ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~7                  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~8                  ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~8                  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~9                  ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~9                  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~10                 ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~10                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~12                 ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~12                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~15                 ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~15                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~16                 ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~16                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~17                 ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~17                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~19                 ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~19                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~20                 ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~20                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|result_node[0]~0     ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|result_node[0]~0     ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~21                 ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~21                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~23                 ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~23                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~24                 ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~24                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~25                 ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~25                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~26                 ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~26                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~27                 ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~27                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~29                 ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~29                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~30                 ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~30                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~32                 ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~32                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~33                 ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~33                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~34                 ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~34                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~35                 ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~35                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~36                 ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~36                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~38                 ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~38                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~39                 ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~39                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~41                 ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~41                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~42                 ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~42                 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|result_node[0]~1     ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|result_node[0]~1     ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|result_node[0]       ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|result_node[0]       ; out0             ;
+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                                                 ;
+-----------------------------------------------------------+-----------------------------------------------------------+------------------+
; Node Name                                                 ; Output Port Name                                          ; Output Port Type ;
+-----------------------------------------------------------+-----------------------------------------------------------+------------------+
; |Ejercicio3_Lab2|displayComp[6]                           ; |Ejercicio3_Lab2|displayComp[6]                           ; pin_out          ;
; |Ejercicio3_Lab2|displayComp[3]                           ; |Ejercicio3_Lab2|displayComp[3]                           ; pin_out          ;
; |Ejercicio3_Lab2|activadorDisplayComp                     ; |Ejercicio3_Lab2|activadorDisplayComp                     ; pin_out          ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~2  ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~2  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~4  ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~4  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~5  ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~5  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~11 ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~11 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~13 ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~13 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~14 ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~14 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~18 ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~18 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~22 ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~22 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~28 ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~28 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~31 ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~31 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~37 ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~37 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~40 ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~40 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~2  ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~2  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~4  ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~4  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~5  ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~5  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~11 ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~11 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~13 ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~13 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~14 ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~14 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~18 ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~18 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~28 ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~28 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~37 ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~37 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~40 ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~40 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~5  ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~5  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~14 ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~14 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~18 ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~18 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~22 ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~22 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~28 ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~28 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~31 ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~31 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~37 ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~37 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~40 ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~40 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~2  ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~2  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~4  ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~4  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~5  ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~5  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~11 ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~11 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~13 ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~13 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~14 ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~14 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~18 ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~18 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~22 ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~22 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~28 ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~28 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~31 ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~31 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~37 ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~37 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~40 ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~40 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~2  ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~2  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~4  ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~4  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~5  ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~5  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~11 ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~11 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~13 ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~13 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~14 ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~14 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~18 ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~18 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~22 ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~22 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~28 ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~28 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~31 ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~31 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~37 ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~37 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~40 ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~40 ; out0             ;
+-----------------------------------------------------------+-----------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                                                 ;
+-----------------------------------------------------------+-----------------------------------------------------------+------------------+
; Node Name                                                 ; Output Port Name                                          ; Output Port Type ;
+-----------------------------------------------------------+-----------------------------------------------------------+------------------+
; |Ejercicio3_Lab2|displayComp[6]                           ; |Ejercicio3_Lab2|displayComp[6]                           ; pin_out          ;
; |Ejercicio3_Lab2|displayComp[3]                           ; |Ejercicio3_Lab2|displayComp[3]                           ; pin_out          ;
; |Ejercicio3_Lab2|activadorDisplayComp                     ; |Ejercicio3_Lab2|activadorDisplayComp                     ; pin_out          ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~2  ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~2  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~4  ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~4  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~5  ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~5  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~11 ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~11 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~13 ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~13 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~14 ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~14 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~18 ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~18 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~22 ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~22 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~28 ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~28 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~31 ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~31 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~37 ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~37 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~40 ; |Ejercicio3_Lab2|lpm_mux:Mux4|mux_3nc:auto_generated|_~40 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~2  ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~2  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~4  ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~4  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~5  ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~5  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~11 ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~11 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~13 ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~13 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~14 ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~14 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~18 ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~18 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~28 ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~28 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~37 ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~37 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~40 ; |Ejercicio3_Lab2|lpm_mux:Mux3|mux_3nc:auto_generated|_~40 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~5  ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~5  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~14 ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~14 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~18 ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~18 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~22 ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~22 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~28 ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~28 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~31 ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~31 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~37 ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~37 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~40 ; |Ejercicio3_Lab2|lpm_mux:Mux2|mux_3nc:auto_generated|_~40 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~2  ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~2  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~4  ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~4  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~5  ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~5  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~11 ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~11 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~13 ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~13 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~14 ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~14 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~18 ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~18 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~22 ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~22 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~28 ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~28 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~31 ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~31 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~37 ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~37 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~40 ; |Ejercicio3_Lab2|lpm_mux:Mux1|mux_3nc:auto_generated|_~40 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~2  ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~2  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~4  ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~4  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~5  ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~5  ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~11 ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~11 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~13 ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~13 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~14 ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~14 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~18 ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~18 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~22 ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~22 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~28 ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~28 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~31 ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~31 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~37 ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~37 ; out0             ;
; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~40 ; |Ejercicio3_Lab2|lpm_mux:Mux0|mux_3nc:auto_generated|_~40 ; out0             ;
+-----------------------------------------------------------+-----------------------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Simulator
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue May 09 20:45:29 2023
Info: Command: quartus_sim --simulation_results_format=VWF Ejercicio3_Lab2 -c Ejercicio3_Lab2
Info (324025): Using vector source file "C:/DisenoLogico/Ejercicio3_Lab2/Waveform.vwf"
Info (310003): Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info (310004): Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info (310002): Simulation partitioned into 1 sub-simulations
Info (328053): Simulation coverage is      77.91 %
Info (328052): Number of transitions in simulation is 1006
Info (324045): Vector file Ejercicio3_Lab2.sim.vwf is saved in VWF text format. You can compress it into CVWF format in order to reduce file size. For more details please refer to the Quartus II Help.
Info: Quartus II 64-Bit Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4440 megabytes
    Info: Processing ended: Tue May 09 20:45:29 2023
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


