# Fundamentos de Computadores - Relaci贸n 3: Bloques Combinacionales

El dise帽o combinacional se enfoca en circuitos cuyas salidas dependen exclusivamente de los valores actuales de sus entradas en un instante dado.

## Fundamentaci贸n Te贸rica

### Bloques de Procesamiento de Datos
- **Codificadores y Decodificadores**: Traducci贸n entre representaciones binarias (ej. binario a 7 segmentos).
- **Multiplexores (MUX) y Demultiplexores (DEMUX)**: Selecci贸n y enrutamiento de se帽ales de datos bajo el control de se帽ales de selecci贸n.
- **Comparadores**: Determinaci贸n de relaciones de igualdad o magnitud entre dos palabras binarias.

### Bloques Aritm茅ticos
- **Semisumador (Half-Adder)** y **Sumador Completo (Full-Adder)**.
- **Unidad L贸gica Aritm茅tica (ALU)**: Bloque fundamental capaz de realizar m煤ltiples operaciones aritm茅ticas y l贸gicas.

## Resoluci贸n de Problemas Seleccionados

1. **Dise帽o de un Sumador de 4 Bits (Ripple Carry Adder)**
   *Problema*: Interconexi贸n de sumadores completos para procesar palabras de 4 bits.
   *Concepto Cr铆tico*: El retardo de propagaci贸n del acarreo ($C_{out}$) limita la frecuencia m谩xima de operaci贸n del circuito. Para mitigar esto, en dise帽os avanzados se utilizan sumadores con anticipaci贸n de acarreo (Carry Look-Ahead).

2. **Implementaci贸n de Funciones L贸gicas con Multiplexores**
   *Problema*: Utilizar un MUX de 8 a 1 para implementar la funci贸n $f(A,B,C,D) = \sum m(0,1,3,4,8,9,15)$.
   *Metodolog铆a*: Se utilizan las variables $A, B, C$ como se帽ales de selecci贸n y se conecta la variable $D$ o sus constantes (0, 1) a las entradas de datos seg煤n la tabla de verdad.

3. **Decodificadores de Siete Segmentos**
   *Problema*: Dise帽o de la l贸gica para el segmento 'a' de un visualizador LED basado en una entrada BCD de 4 bits.
   *Resoluci贸n*: Definici贸n de minit茅rminos para los d铆gitos 0-9 y tratamiento como "don't care" (X) para los valores 10-15 para optimizar el 谩rea del circuito.

##  Proyecto de Dise帽o: Implementaci贸n de una ALU de 4 Bits
**Objetivo**: Dise帽ar una Unidad L贸gica Aritm茅tica capaz de realizar 4 operaciones b谩sicas (SUMA, RESTA, AND, OR) mediante el uso de sumadores y multiplexores.

### Especificaciones T茅cnicas
- **Entradas**: Dos palabras de 4 bits ($A, B$).
- **Seleccion de Operaci贸n ($S_1, S_0$)**:
  - `00`: AND ($A \cdot B$)
  - `01`: OR ($A + B$)
  - `10`: SUMA ($A + B$)
  - `11`: RESTA ($A - B$)

### Metodolog铆a de Dise帽o
1. **Unidad Aritm茅tica**: Uso de un Sumador de 4 bits. Para la resta, se utiliza una puerta XOR para negar $B$ y se introduce un 1 en el acarreo inicial ($C_{in}$) para realizar el Complemento a 2.
2. **Unidad L贸gica**: Implementaci贸n en paralelo de las puertas AND y OR para cada bit.
3. **Selector de Salida**: Un Multiplexor de 4 a 1 por cada bit de salida para escoger entre los resultados l贸gico y aritm茅tico.

---
> [!TIP]
> En Logisim, puedes agrupar este dise帽o en un solo bloque (Subcircuit) para simplificar el dise帽o de una CPU completa m谩s adelante.
