# コンピュータ構成要素

## 1-1 情報の表現 ☆
- **ビット**：コンピュータで扱う最小の単位
- **バイト**：8個のビットをひとまとめにしたもの
- ビットパターン：「1」と「0」の羅列
> 「1バイト」とくれば「8ビット」

> 「Nビットで表現できる情報量」とくれば「2のn乗通り」 

> 「大きな数値を表す接頭語」とくれば「k(10の3乗), M(10の6乗), G(10の9乗), T(10の12乗)」
  
> 「小さな数値を表す接頭語」とくれば「m(10の-3乗), μ(10の-6乗), n(10の-9乗), p(10の-12乗)」
  
> 「Unicode」とくれば「世界の文字を一つに体系化したもの」


## 1-2 コンピュータの構成
- 制御装置と演算装置を合わせて中央処理装置(CPU, Central Processing Unit)
- プログラム記憶（格納）方式：主記憶装置に記録されたプログラムをCPUが順に取り出し、買得・実行する方式
> 「コンピュータの5つの装置」とくれば「制御・演算・記憶・入力・出力装置」


## 1-3 CPU
- CPUは「プロセッサ」とも呼ばれている
- CPUの性能 = クロック周波数 + バス幅
- **クロック周波数（単位/Hz）**：クロック信号（クロックパルス）の高低のサイクルが1秒間に繰り返される回数
- バス：CPUや主記憶、キャッシュメモリ等で、お互いがデータの送受信をするための伝送路


## 1-4 CPUの動作原理
- レジスタ：CPUに内蔵されている高速な記憶装置
- 命令語：命令部 + アドレス部（オペランド部）で構成されている
> 「命令実行サイクル」とくれば</br>「①命令の取り出し→②命令の解読→③実効アドレス計算→④オペランドの取り出し→⑤命令の実行→⑥演算結果の格納」

- アドレス指定方式（アドレス修飾）：命令のアドレス部の値から処理対象のデータが格納されている実効アドレス（有効アドレス）を求める方式
  - 即値アドレス方式：命令のアドレス部にデータそのものを格納している方式
  - 直接アドレス方式：命令のアドレス部の値を実効アドレスとする方式
  - 関節アドレス方式：命令のアドレス部の値が示すアドレスに格納されている値を実効アドレスとする方式
  - 相対アドレス方式：命令のアドレス部の値と命令アドレスレジスタ（プログラムカウンタ）の値の和を実効アドレスとする方式
  - 指標アドレス方式（インデックスアドレス指定方式）：命令のアドレス部の値と指標レジスタの値の和を実効アドレスとする方式
  - 基底アドレス方式（ベースアドレス指定方式）：命令のアドレス部の値と基底レジスタの値の和を実効アドレスとする方式


## 1-5 CPUの高速化技術
- 逐次制御方式：6つのステージ（1-4「命令実行サイクル①~⑥」参照）を1命令ずつ順番に繰り返し実行する方式</br>
  →制御装置や演算装置が動作しない時間が生じてしまい、効率が悪い
  
- パイプライン方式：複数の命令を1ステージずつずらしながら並行処理することで高速化を図る方式
- 分岐予測：パイプライン処理で分岐命令に対処するため、実行される確率の高い方を予測する技術
- 投機実行：パイプライン処理で分岐命令に対処するため、予測した分岐先の命令を開始して結果を保持し、分岐先が正しければその結果を利用する技術
> 「パイプライン方式」とくれば「1つずつステージをずらしながら並行処理する方式」
- スーパーパイプライン方式：パイプライン方式を更に細分化することで高速化を図る方式
- スーパースカラ方式：複数のパイプラインを使用して、同時に複数の命令を実行することで高速化を図る方式

- マルチコアプロセッサ：1つのCPU内に複数のコア（演算回路の中核部分）を備えたもの
- GPU(Graphics Processing Unit)：行列演算を用いて3Dの画像処理を高速に実行する画像処理装置
