Computer Architecture 2020 Lab
=====================

计划实验时长为10周  

* Lab1（第4-5周）  【15%】： 熟悉RISC-V指令集，完成RV32I指令集流水线CPU的设计报告；
* Lab2（第6-8周）  【40%】： 完成RV32I流水线CPU的Verilog代码；利用RISCV-test测试文件进行仿真和CPU功能验证

* Lab3（第10-11周） 【20%】： cache设计和实现

* Lab4（第13-14周）【15%】： 分支预测设计与实现
* Lab5（第15周）   【10%】： 学习使用提供的Tomasulo软件模拟器和多Cache一致性软件模拟器，并完成实验报告

## 文件夹目录

**Lab1** （实验一代码仓库）

**Lab2** （实验二代码仓库）

**Lab3** （实验三代码仓库）

**Lab4** （实验四代码仓库）

**Lab5** （实验五代码仓库）

**Design Figure** （RV32I Core设计图）

**Reference** （实验参考文档）

## Change Log

* 2020.3.9 发布实验一
* 2020.3.15 修正了Design Figure的PCE + 4问题（原图计算jarl和jal的链接地址，使用的是PC+8）
* 2020.3.23 发布实验二，修正了Design Figure的一些问题。大家请根据最新的Design Figure完成实验（新的Design Figure不影响实验一评分）
* 2020.3.26 修正了实验二的一些问题。大家请根据最新的代码框架完成实验
* 2020.4.4  修正了实验二代码框架一些连线的位宽问题。（不影响仿真结果）
* 2020.4.20 发布实验三，修正了Lab2的连线位宽问题。
* 2020.4.22 实验三文档中，综合时修改cache参数应该在cache.sv中进行，而不是在cache_tb.sv（如果仿真将cache.sv设置为顶层文件）
* 2020.5.4  实验三的两个测试汇编代码已修改，7号寄存器（t0）按序读取了memory里的结果，可以据此判断阶段二是否正确实现
* 2020.5.12  发布实验四
* 2020.5.26  发布实验五


