

================================================================
== Synthesis Summary Report of 'test_mvt'
================================================================
+ General Information: 
    * Date:           Fri Sep 20 17:17:12 2024
    * Version:        2023.2 (Build 4023990 on Oct 11 2023)
    * Project:        mvt.prj
    * Solution:       solution1 (Vivado IP Flow Target)
    * Product family: virtexuplusHBM
    * Target device:  xcu280-fsvh2892-2L-e
    

+ Performance & Resource Estimates: 
    
    PS: '+' for module; 'o' for loop; '*' for dataflow
    +--------------------------------------------------------+--------+-------+---------+-----------+----------+---------+------+----------+------+----------+-------------+------------+-----+
    |                         Modules                        |  Issue |       | Latency |  Latency  | Iteration|         | Trip |          |      |          |             |            |     |
    |                         & Loops                        |  Type  | Slack | (cycles)|    (ns)   |  Latency | Interval| Count| Pipelined| BRAM |    DSP   |      FF     |     LUT    | URAM|
    +--------------------------------------------------------+--------+-------+---------+-----------+----------+---------+------+----------+------+----------+-------------+------------+-----+
    |+ test_mvt                                              |  Timing|  -0.04|    10051|  3.347e+04|         -|    10052|     -|        no|     -|  162 (1%)|  25090 (~0%)|  23429 (1%)|    -|
    | + test_mvt_Pipeline_VITIS_LOOP_48_1_VITIS_LOOP_49_2    |  Timing|  -0.04|     5024|  1.673e+04|         -|     5024|     -|        no|     -|   1 (~0%)|   5117 (~0%)|  2317 (~0%)|    -|
    |  o VITIS_LOOP_48_1_VITIS_LOOP_49_2                     |       -|   2.43|     5022|  1.672e+04|        24|        1|  5000|       yes|     -|         -|            -|           -|    -|
    | + test_mvt_Pipeline_VITIS_LOOP_183_3_VITIS_LOOP_184_4  |  Timing|  -0.04|     5024|  1.673e+04|         -|     5024|     -|        no|     -|   1 (~0%)|   5179 (~0%)|  2358 (~0%)|    -|
    |  o VITIS_LOOP_183_3_VITIS_LOOP_184_4                   |       -|   2.43|     5022|  1.672e+04|        24|        1|  5000|       yes|     -|         -|            -|           -|    -|
    +--------------------------------------------------------+--------+-------+---------+-----------+----------+---------+------+----------+------+----------+-------------+------------+-----+


================================================================
== HW Interfaces
================================================================
* S_AXILITE Interfaces
+------------+------------+---------------+
| Interface  | Data Width | Address Width |
+------------+------------+---------------+
| s_axi_ctrl | 32         | 4             |
+------------+------------+---------------+

* S_AXILITE Registers
+------------+----------+--------+-------+--------+----------------------------------+----------------------------------------------------------------------+
| Interface  | Register | Offset | Width | Access | Description                      | Bit Fields                                                           |
+------------+----------+--------+-------+--------+----------------------------------+----------------------------------------------------------------------+
| s_axi_ctrl | CTRL     | 0x00   | 32    | RW     | Control signals                  | 0=AP_START 1=AP_DONE 2=AP_IDLE 3=AP_READY 7=AUTO_RESTART 9=INTERRUPT |
| s_axi_ctrl | GIER     | 0x04   | 32    | RW     | Global Interrupt Enable Register | 0=Enable                                                             |
| s_axi_ctrl | IP_IER   | 0x08   | 32    | RW     | IP Interrupt Enable Register     | 0=CHAN0_INT_EN 1=CHAN1_INT_EN                                        |
| s_axi_ctrl | IP_ISR   | 0x0c   | 32    | RW     | IP Interrupt Status Register     | 0=CHAN0_INT_ST 1=CHAN1_INT_ST                                        |
+------------+----------+--------+-------+--------+----------------------------------+----------------------------------------------------------------------+

* BRAM
+----------------+------------+---------------+
| Interface      | Data Width | Address Width |
+----------------+------------+---------------+
| v0_0_0_PORTA   | 32         | 32            |
| v0_0_10_PORTA  | 32         | 32            |
| v0_0_11_PORTA  | 32         | 32            |
| v0_0_12_PORTA  | 32         | 32            |
| v0_0_13_PORTA  | 32         | 32            |
| v0_0_14_PORTA  | 32         | 32            |
| v0_0_15_PORTA  | 32         | 32            |
| v0_0_1_PORTA   | 32         | 32            |
| v0_0_2_PORTA   | 32         | 32            |
| v0_0_3_PORTA   | 32         | 32            |
| v0_0_4_PORTA   | 32         | 32            |
| v0_0_5_PORTA   | 32         | 32            |
| v0_0_6_PORTA   | 32         | 32            |
| v0_0_7_PORTA   | 32         | 32            |
| v0_0_8_PORTA   | 32         | 32            |
| v0_0_9_PORTA   | 32         | 32            |
| v0_10_0_PORTA  | 32         | 32            |
| v0_10_10_PORTA | 32         | 32            |
| v0_10_11_PORTA | 32         | 32            |
| v0_10_12_PORTA | 32         | 32            |
| v0_10_13_PORTA | 32         | 32            |
| v0_10_14_PORTA | 32         | 32            |
| v0_10_15_PORTA | 32         | 32            |
| v0_10_1_PORTA  | 32         | 32            |
| v0_10_2_PORTA  | 32         | 32            |
| v0_10_3_PORTA  | 32         | 32            |
| v0_10_4_PORTA  | 32         | 32            |
| v0_10_5_PORTA  | 32         | 32            |
| v0_10_6_PORTA  | 32         | 32            |
| v0_10_7_PORTA  | 32         | 32            |
| v0_10_8_PORTA  | 32         | 32            |
| v0_10_9_PORTA  | 32         | 32            |
| v0_11_0_PORTA  | 32         | 32            |
| v0_11_10_PORTA | 32         | 32            |
| v0_11_11_PORTA | 32         | 32            |
| v0_11_12_PORTA | 32         | 32            |
| v0_11_13_PORTA | 32         | 32            |
| v0_11_14_PORTA | 32         | 32            |
| v0_11_15_PORTA | 32         | 32            |
| v0_11_1_PORTA  | 32         | 32            |
| v0_11_2_PORTA  | 32         | 32            |
| v0_11_3_PORTA  | 32         | 32            |
| v0_11_4_PORTA  | 32         | 32            |
| v0_11_5_PORTA  | 32         | 32            |
| v0_11_6_PORTA  | 32         | 32            |
| v0_11_7_PORTA  | 32         | 32            |
| v0_11_8_PORTA  | 32         | 32            |
| v0_11_9_PORTA  | 32         | 32            |
| v0_12_0_PORTA  | 32         | 32            |
| v0_12_10_PORTA | 32         | 32            |
| v0_12_11_PORTA | 32         | 32            |
| v0_12_12_PORTA | 32         | 32            |
| v0_12_13_PORTA | 32         | 32            |
| v0_12_14_PORTA | 32         | 32            |
| v0_12_15_PORTA | 32         | 32            |
| v0_12_1_PORTA  | 32         | 32            |
| v0_12_2_PORTA  | 32         | 32            |
| v0_12_3_PORTA  | 32         | 32            |
| v0_12_4_PORTA  | 32         | 32            |
| v0_12_5_PORTA  | 32         | 32            |
| v0_12_6_PORTA  | 32         | 32            |
| v0_12_7_PORTA  | 32         | 32            |
| v0_12_8_PORTA  | 32         | 32            |
| v0_12_9_PORTA  | 32         | 32            |
| v0_13_0_PORTA  | 32         | 32            |
| v0_13_10_PORTA | 32         | 32            |
| v0_13_11_PORTA | 32         | 32            |
| v0_13_12_PORTA | 32         | 32            |
| v0_13_13_PORTA | 32         | 32            |
| v0_13_14_PORTA | 32         | 32            |
| v0_13_15_PORTA | 32         | 32            |
| v0_13_1_PORTA  | 32         | 32            |
| v0_13_2_PORTA  | 32         | 32            |
| v0_13_3_PORTA  | 32         | 32            |
| v0_13_4_PORTA  | 32         | 32            |
| v0_13_5_PORTA  | 32         | 32            |
| v0_13_6_PORTA  | 32         | 32            |
| v0_13_7_PORTA  | 32         | 32            |
| v0_13_8_PORTA  | 32         | 32            |
| v0_13_9_PORTA  | 32         | 32            |
| v0_14_0_PORTA  | 32         | 32            |
| v0_14_10_PORTA | 32         | 32            |
| v0_14_11_PORTA | 32         | 32            |
| v0_14_12_PORTA | 32         | 32            |
| v0_14_13_PORTA | 32         | 32            |
| v0_14_14_PORTA | 32         | 32            |
| v0_14_15_PORTA | 32         | 32            |
| v0_14_1_PORTA  | 32         | 32            |
| v0_14_2_PORTA  | 32         | 32            |
| v0_14_3_PORTA  | 32         | 32            |
| v0_14_4_PORTA  | 32         | 32            |
| v0_14_5_PORTA  | 32         | 32            |
| v0_14_6_PORTA  | 32         | 32            |
| v0_14_7_PORTA  | 32         | 32            |
| v0_14_8_PORTA  | 32         | 32            |
| v0_14_9_PORTA  | 32         | 32            |
| v0_15_0_PORTA  | 32         | 32            |
| v0_15_10_PORTA | 32         | 32            |
| v0_15_11_PORTA | 32         | 32            |
| v0_15_12_PORTA | 32         | 32            |
| v0_15_13_PORTA | 32         | 32            |
| v0_15_14_PORTA | 32         | 32            |
| v0_15_15_PORTA | 32         | 32            |
| v0_15_1_PORTA  | 32         | 32            |
| v0_15_2_PORTA  | 32         | 32            |
| v0_15_3_PORTA  | 32         | 32            |
| v0_15_4_PORTA  | 32         | 32            |
| v0_15_5_PORTA  | 32         | 32            |
| v0_15_6_PORTA  | 32         | 32            |
| v0_15_7_PORTA  | 32         | 32            |
| v0_15_8_PORTA  | 32         | 32            |
| v0_15_9_PORTA  | 32         | 32            |
| v0_1_0_PORTA   | 32         | 32            |
| v0_1_10_PORTA  | 32         | 32            |
| v0_1_11_PORTA  | 32         | 32            |
| v0_1_12_PORTA  | 32         | 32            |
| v0_1_13_PORTA  | 32         | 32            |
| v0_1_14_PORTA  | 32         | 32            |
| v0_1_15_PORTA  | 32         | 32            |
| v0_1_1_PORTA   | 32         | 32            |
| v0_1_2_PORTA   | 32         | 32            |
| v0_1_3_PORTA   | 32         | 32            |
| v0_1_4_PORTA   | 32         | 32            |
| v0_1_5_PORTA   | 32         | 32            |
| v0_1_6_PORTA   | 32         | 32            |
| v0_1_7_PORTA   | 32         | 32            |
| v0_1_8_PORTA   | 32         | 32            |
| v0_1_9_PORTA   | 32         | 32            |
| v0_2_0_PORTA   | 32         | 32            |
| v0_2_10_PORTA  | 32         | 32            |
| v0_2_11_PORTA  | 32         | 32            |
| v0_2_12_PORTA  | 32         | 32            |
| v0_2_13_PORTA  | 32         | 32            |
| v0_2_14_PORTA  | 32         | 32            |
| v0_2_15_PORTA  | 32         | 32            |
| v0_2_1_PORTA   | 32         | 32            |
| v0_2_2_PORTA   | 32         | 32            |
| v0_2_3_PORTA   | 32         | 32            |
| v0_2_4_PORTA   | 32         | 32            |
| v0_2_5_PORTA   | 32         | 32            |
| v0_2_6_PORTA   | 32         | 32            |
| v0_2_7_PORTA   | 32         | 32            |
| v0_2_8_PORTA   | 32         | 32            |
| v0_2_9_PORTA   | 32         | 32            |
| v0_3_0_PORTA   | 32         | 32            |
| v0_3_10_PORTA  | 32         | 32            |
| v0_3_11_PORTA  | 32         | 32            |
| v0_3_12_PORTA  | 32         | 32            |
| v0_3_13_PORTA  | 32         | 32            |
| v0_3_14_PORTA  | 32         | 32            |
| v0_3_15_PORTA  | 32         | 32            |
| v0_3_1_PORTA   | 32         | 32            |
| v0_3_2_PORTA   | 32         | 32            |
| v0_3_3_PORTA   | 32         | 32            |
| v0_3_4_PORTA   | 32         | 32            |
| v0_3_5_PORTA   | 32         | 32            |
| v0_3_6_PORTA   | 32         | 32            |
| v0_3_7_PORTA   | 32         | 32            |
| v0_3_8_PORTA   | 32         | 32            |
| v0_3_9_PORTA   | 32         | 32            |
| v0_4_0_PORTA   | 32         | 32            |
| v0_4_10_PORTA  | 32         | 32            |
| v0_4_11_PORTA  | 32         | 32            |
| v0_4_12_PORTA  | 32         | 32            |
| v0_4_13_PORTA  | 32         | 32            |
| v0_4_14_PORTA  | 32         | 32            |
| v0_4_15_PORTA  | 32         | 32            |
| v0_4_1_PORTA   | 32         | 32            |
| v0_4_2_PORTA   | 32         | 32            |
| v0_4_3_PORTA   | 32         | 32            |
| v0_4_4_PORTA   | 32         | 32            |
| v0_4_5_PORTA   | 32         | 32            |
| v0_4_6_PORTA   | 32         | 32            |
| v0_4_7_PORTA   | 32         | 32            |
| v0_4_8_PORTA   | 32         | 32            |
| v0_4_9_PORTA   | 32         | 32            |
| v0_5_0_PORTA   | 32         | 32            |
| v0_5_10_PORTA  | 32         | 32            |
| v0_5_11_PORTA  | 32         | 32            |
| v0_5_12_PORTA  | 32         | 32            |
| v0_5_13_PORTA  | 32         | 32            |
| v0_5_14_PORTA  | 32         | 32            |
| v0_5_15_PORTA  | 32         | 32            |
| v0_5_1_PORTA   | 32         | 32            |
| v0_5_2_PORTA   | 32         | 32            |
| v0_5_3_PORTA   | 32         | 32            |
| v0_5_4_PORTA   | 32         | 32            |
| v0_5_5_PORTA   | 32         | 32            |
| v0_5_6_PORTA   | 32         | 32            |
| v0_5_7_PORTA   | 32         | 32            |
| v0_5_8_PORTA   | 32         | 32            |
| v0_5_9_PORTA   | 32         | 32            |
| v0_6_0_PORTA   | 32         | 32            |
| v0_6_10_PORTA  | 32         | 32            |
| v0_6_11_PORTA  | 32         | 32            |
| v0_6_12_PORTA  | 32         | 32            |
| v0_6_13_PORTA  | 32         | 32            |
| v0_6_14_PORTA  | 32         | 32            |
| v0_6_15_PORTA  | 32         | 32            |
| v0_6_1_PORTA   | 32         | 32            |
| v0_6_2_PORTA   | 32         | 32            |
| v0_6_3_PORTA   | 32         | 32            |
| v0_6_4_PORTA   | 32         | 32            |
| v0_6_5_PORTA   | 32         | 32            |
| v0_6_6_PORTA   | 32         | 32            |
| v0_6_7_PORTA   | 32         | 32            |
| v0_6_8_PORTA   | 32         | 32            |
| v0_6_9_PORTA   | 32         | 32            |
| v0_7_0_PORTA   | 32         | 32            |
| v0_7_10_PORTA  | 32         | 32            |
| v0_7_11_PORTA  | 32         | 32            |
| v0_7_12_PORTA  | 32         | 32            |
| v0_7_13_PORTA  | 32         | 32            |
| v0_7_14_PORTA  | 32         | 32            |
| v0_7_15_PORTA  | 32         | 32            |
| v0_7_1_PORTA   | 32         | 32            |
| v0_7_2_PORTA   | 32         | 32            |
| v0_7_3_PORTA   | 32         | 32            |
| v0_7_4_PORTA   | 32         | 32            |
| v0_7_5_PORTA   | 32         | 32            |
| v0_7_6_PORTA   | 32         | 32            |
| v0_7_7_PORTA   | 32         | 32            |
| v0_7_8_PORTA   | 32         | 32            |
| v0_7_9_PORTA   | 32         | 32            |
| v0_8_0_PORTA   | 32         | 32            |
| v0_8_10_PORTA  | 32         | 32            |
| v0_8_11_PORTA  | 32         | 32            |
| v0_8_12_PORTA  | 32         | 32            |
| v0_8_13_PORTA  | 32         | 32            |
| v0_8_14_PORTA  | 32         | 32            |
| v0_8_15_PORTA  | 32         | 32            |
| v0_8_1_PORTA   | 32         | 32            |
| v0_8_2_PORTA   | 32         | 32            |
| v0_8_3_PORTA   | 32         | 32            |
| v0_8_4_PORTA   | 32         | 32            |
| v0_8_5_PORTA   | 32         | 32            |
| v0_8_6_PORTA   | 32         | 32            |
| v0_8_7_PORTA   | 32         | 32            |
| v0_8_8_PORTA   | 32         | 32            |
| v0_8_9_PORTA   | 32         | 32            |
| v0_9_0_PORTA   | 32         | 32            |
| v0_9_10_PORTA  | 32         | 32            |
| v0_9_11_PORTA  | 32         | 32            |
| v0_9_12_PORTA  | 32         | 32            |
| v0_9_13_PORTA  | 32         | 32            |
| v0_9_14_PORTA  | 32         | 32            |
| v0_9_15_PORTA  | 32         | 32            |
| v0_9_1_PORTA   | 32         | 32            |
| v0_9_2_PORTA   | 32         | 32            |
| v0_9_3_PORTA   | 32         | 32            |
| v0_9_4_PORTA   | 32         | 32            |
| v0_9_5_PORTA   | 32         | 32            |
| v0_9_6_PORTA   | 32         | 32            |
| v0_9_7_PORTA   | 32         | 32            |
| v0_9_8_PORTA   | 32         | 32            |
| v0_9_9_PORTA   | 32         | 32            |
| v1_0_PORTA     | 32         | 32            |
| v1_1_PORTA     | 32         | 32            |
| v2_0_PORTA     | 32         | 32            |
| v2_1_PORTA     | 32         | 32            |
| v3_0_PORTA     | 32         | 32            |
| v3_0_PORTB     | 32         | 32            |
| v3_10_PORTA    | 32         | 32            |
| v3_10_PORTB    | 32         | 32            |
| v3_11_PORTA    | 32         | 32            |
| v3_11_PORTB    | 32         | 32            |
| v3_12_PORTA    | 32         | 32            |
| v3_12_PORTB    | 32         | 32            |
| v3_13_PORTA    | 32         | 32            |
| v3_13_PORTB    | 32         | 32            |
| v3_14_PORTA    | 32         | 32            |
| v3_14_PORTB    | 32         | 32            |
| v3_15_PORTA    | 32         | 32            |
| v3_15_PORTB    | 32         | 32            |
| v3_1_PORTA     | 32         | 32            |
| v3_1_PORTB     | 32         | 32            |
| v3_2_PORTA     | 32         | 32            |
| v3_2_PORTB     | 32         | 32            |
| v3_3_PORTA     | 32         | 32            |
| v3_3_PORTB     | 32         | 32            |
| v3_4_PORTA     | 32         | 32            |
| v3_4_PORTB     | 32         | 32            |
| v3_5_PORTA     | 32         | 32            |
| v3_5_PORTB     | 32         | 32            |
| v3_6_PORTA     | 32         | 32            |
| v3_6_PORTB     | 32         | 32            |
| v3_7_PORTA     | 32         | 32            |
| v3_7_PORTB     | 32         | 32            |
| v3_8_PORTA     | 32         | 32            |
| v3_8_PORTB     | 32         | 32            |
| v3_9_PORTA     | 32         | 32            |
| v3_9_PORTB     | 32         | 32            |
| v4_0_PORTA     | 32         | 32            |
| v4_0_PORTB     | 32         | 32            |
| v4_10_PORTA    | 32         | 32            |
| v4_10_PORTB    | 32         | 32            |
| v4_11_PORTA    | 32         | 32            |
| v4_11_PORTB    | 32         | 32            |
| v4_12_PORTA    | 32         | 32            |
| v4_12_PORTB    | 32         | 32            |
| v4_13_PORTA    | 32         | 32            |
| v4_13_PORTB    | 32         | 32            |
| v4_14_PORTA    | 32         | 32            |
| v4_14_PORTB    | 32         | 32            |
| v4_15_PORTA    | 32         | 32            |
| v4_15_PORTB    | 32         | 32            |
| v4_1_PORTA     | 32         | 32            |
| v4_1_PORTB     | 32         | 32            |
| v4_2_PORTA     | 32         | 32            |
| v4_2_PORTB     | 32         | 32            |
| v4_3_PORTA     | 32         | 32            |
| v4_3_PORTB     | 32         | 32            |
| v4_4_PORTA     | 32         | 32            |
| v4_4_PORTB     | 32         | 32            |
| v4_5_PORTA     | 32         | 32            |
| v4_5_PORTB     | 32         | 32            |
| v4_6_PORTA     | 32         | 32            |
| v4_6_PORTB     | 32         | 32            |
| v4_7_PORTA     | 32         | 32            |
| v4_7_PORTB     | 32         | 32            |
| v4_8_PORTA     | 32         | 32            |
| v4_8_PORTB     | 32         | 32            |
| v4_9_PORTA     | 32         | 32            |
| v4_9_PORTB     | 32         | 32            |
+----------------+------------+---------------+

* TOP LEVEL CONTROL
+-----------+------------+-----------+
| Interface | Type       | Ports     |
+-----------+------------+-----------+
| ap_clk    | clock      | ap_clk    |
| ap_rst_n  | reset      | ap_rst_n  |
| interrupt | interrupt  | interrupt |
| ap_ctrl   | ap_ctrl_hs |           |
+-----------+------------+-----------+


================================================================
== SW I/O Information
================================================================
* Top Function Arguments
+----------+-----------+----------+
| Argument | Direction | Datatype |
+----------+-----------+----------+
| v0       | in        | float*   |
| v1       | in        | float*   |
| v2       | in        | float*   |
| v3       | inout     | float*   |
| v4       | inout     | float*   |
+----------+-----------+----------+

* SW-to-HW Mapping
+----------+----------------+-----------+
| Argument | HW Interface   | HW Type   |
+----------+----------------+-----------+
| v0       | v0_0_0_PORTA   | interface |
| v0       | v0_0_1_PORTA   | interface |
| v0       | v0_0_2_PORTA   | interface |
| v0       | v0_0_3_PORTA   | interface |
| v0       | v0_0_4_PORTA   | interface |
| v0       | v0_0_5_PORTA   | interface |
| v0       | v0_0_6_PORTA   | interface |
| v0       | v0_0_7_PORTA   | interface |
| v0       | v0_0_8_PORTA   | interface |
| v0       | v0_0_9_PORTA   | interface |
| v0       | v0_0_10_PORTA  | interface |
| v0       | v0_0_11_PORTA  | interface |
| v0       | v0_0_12_PORTA  | interface |
| v0       | v0_0_13_PORTA  | interface |
| v0       | v0_0_14_PORTA  | interface |
| v0       | v0_0_15_PORTA  | interface |
| v0       | v0_1_0_PORTA   | interface |
| v0       | v0_1_1_PORTA   | interface |
| v0       | v0_1_2_PORTA   | interface |
| v0       | v0_1_3_PORTA   | interface |
| v0       | v0_1_4_PORTA   | interface |
| v0       | v0_1_5_PORTA   | interface |
| v0       | v0_1_6_PORTA   | interface |
| v0       | v0_1_7_PORTA   | interface |
| v0       | v0_1_8_PORTA   | interface |
| v0       | v0_1_9_PORTA   | interface |
| v0       | v0_1_10_PORTA  | interface |
| v0       | v0_1_11_PORTA  | interface |
| v0       | v0_1_12_PORTA  | interface |
| v0       | v0_1_13_PORTA  | interface |
| v0       | v0_1_14_PORTA  | interface |
| v0       | v0_1_15_PORTA  | interface |
| v0       | v0_2_0_PORTA   | interface |
| v0       | v0_2_1_PORTA   | interface |
| v0       | v0_2_2_PORTA   | interface |
| v0       | v0_2_3_PORTA   | interface |
| v0       | v0_2_4_PORTA   | interface |
| v0       | v0_2_5_PORTA   | interface |
| v0       | v0_2_6_PORTA   | interface |
| v0       | v0_2_7_PORTA   | interface |
| v0       | v0_2_8_PORTA   | interface |
| v0       | v0_2_9_PORTA   | interface |
| v0       | v0_2_10_PORTA  | interface |
| v0       | v0_2_11_PORTA  | interface |
| v0       | v0_2_12_PORTA  | interface |
| v0       | v0_2_13_PORTA  | interface |
| v0       | v0_2_14_PORTA  | interface |
| v0       | v0_2_15_PORTA  | interface |
| v0       | v0_3_0_PORTA   | interface |
| v0       | v0_3_1_PORTA   | interface |
| v0       | v0_3_2_PORTA   | interface |
| v0       | v0_3_3_PORTA   | interface |
| v0       | v0_3_4_PORTA   | interface |
| v0       | v0_3_5_PORTA   | interface |
| v0       | v0_3_6_PORTA   | interface |
| v0       | v0_3_7_PORTA   | interface |
| v0       | v0_3_8_PORTA   | interface |
| v0       | v0_3_9_PORTA   | interface |
| v0       | v0_3_10_PORTA  | interface |
| v0       | v0_3_11_PORTA  | interface |
| v0       | v0_3_12_PORTA  | interface |
| v0       | v0_3_13_PORTA  | interface |
| v0       | v0_3_14_PORTA  | interface |
| v0       | v0_3_15_PORTA  | interface |
| v0       | v0_4_0_PORTA   | interface |
| v0       | v0_4_1_PORTA   | interface |
| v0       | v0_4_2_PORTA   | interface |
| v0       | v0_4_3_PORTA   | interface |
| v0       | v0_4_4_PORTA   | interface |
| v0       | v0_4_5_PORTA   | interface |
| v0       | v0_4_6_PORTA   | interface |
| v0       | v0_4_7_PORTA   | interface |
| v0       | v0_4_8_PORTA   | interface |
| v0       | v0_4_9_PORTA   | interface |
| v0       | v0_4_10_PORTA  | interface |
| v0       | v0_4_11_PORTA  | interface |
| v0       | v0_4_12_PORTA  | interface |
| v0       | v0_4_13_PORTA  | interface |
| v0       | v0_4_14_PORTA  | interface |
| v0       | v0_4_15_PORTA  | interface |
| v0       | v0_5_0_PORTA   | interface |
| v0       | v0_5_1_PORTA   | interface |
| v0       | v0_5_2_PORTA   | interface |
| v0       | v0_5_3_PORTA   | interface |
| v0       | v0_5_4_PORTA   | interface |
| v0       | v0_5_5_PORTA   | interface |
| v0       | v0_5_6_PORTA   | interface |
| v0       | v0_5_7_PORTA   | interface |
| v0       | v0_5_8_PORTA   | interface |
| v0       | v0_5_9_PORTA   | interface |
| v0       | v0_5_10_PORTA  | interface |
| v0       | v0_5_11_PORTA  | interface |
| v0       | v0_5_12_PORTA  | interface |
| v0       | v0_5_13_PORTA  | interface |
| v0       | v0_5_14_PORTA  | interface |
| v0       | v0_5_15_PORTA  | interface |
| v0       | v0_6_0_PORTA   | interface |
| v0       | v0_6_1_PORTA   | interface |
| v0       | v0_6_2_PORTA   | interface |
| v0       | v0_6_3_PORTA   | interface |
| v0       | v0_6_4_PORTA   | interface |
| v0       | v0_6_5_PORTA   | interface |
| v0       | v0_6_6_PORTA   | interface |
| v0       | v0_6_7_PORTA   | interface |
| v0       | v0_6_8_PORTA   | interface |
| v0       | v0_6_9_PORTA   | interface |
| v0       | v0_6_10_PORTA  | interface |
| v0       | v0_6_11_PORTA  | interface |
| v0       | v0_6_12_PORTA  | interface |
| v0       | v0_6_13_PORTA  | interface |
| v0       | v0_6_14_PORTA  | interface |
| v0       | v0_6_15_PORTA  | interface |
| v0       | v0_7_0_PORTA   | interface |
| v0       | v0_7_1_PORTA   | interface |
| v0       | v0_7_2_PORTA   | interface |
| v0       | v0_7_3_PORTA   | interface |
| v0       | v0_7_4_PORTA   | interface |
| v0       | v0_7_5_PORTA   | interface |
| v0       | v0_7_6_PORTA   | interface |
| v0       | v0_7_7_PORTA   | interface |
| v0       | v0_7_8_PORTA   | interface |
| v0       | v0_7_9_PORTA   | interface |
| v0       | v0_7_10_PORTA  | interface |
| v0       | v0_7_11_PORTA  | interface |
| v0       | v0_7_12_PORTA  | interface |
| v0       | v0_7_13_PORTA  | interface |
| v0       | v0_7_14_PORTA  | interface |
| v0       | v0_7_15_PORTA  | interface |
| v0       | v0_8_0_PORTA   | interface |
| v0       | v0_8_1_PORTA   | interface |
| v0       | v0_8_2_PORTA   | interface |
| v0       | v0_8_3_PORTA   | interface |
| v0       | v0_8_4_PORTA   | interface |
| v0       | v0_8_5_PORTA   | interface |
| v0       | v0_8_6_PORTA   | interface |
| v0       | v0_8_7_PORTA   | interface |
| v0       | v0_8_8_PORTA   | interface |
| v0       | v0_8_9_PORTA   | interface |
| v0       | v0_8_10_PORTA  | interface |
| v0       | v0_8_11_PORTA  | interface |
| v0       | v0_8_12_PORTA  | interface |
| v0       | v0_8_13_PORTA  | interface |
| v0       | v0_8_14_PORTA  | interface |
| v0       | v0_8_15_PORTA  | interface |
| v0       | v0_9_0_PORTA   | interface |
| v0       | v0_9_1_PORTA   | interface |
| v0       | v0_9_2_PORTA   | interface |
| v0       | v0_9_3_PORTA   | interface |
| v0       | v0_9_4_PORTA   | interface |
| v0       | v0_9_5_PORTA   | interface |
| v0       | v0_9_6_PORTA   | interface |
| v0       | v0_9_7_PORTA   | interface |
| v0       | v0_9_8_PORTA   | interface |
| v0       | v0_9_9_PORTA   | interface |
| v0       | v0_9_10_PORTA  | interface |
| v0       | v0_9_11_PORTA  | interface |
| v0       | v0_9_12_PORTA  | interface |
| v0       | v0_9_13_PORTA  | interface |
| v0       | v0_9_14_PORTA  | interface |
| v0       | v0_9_15_PORTA  | interface |
| v0       | v0_10_0_PORTA  | interface |
| v0       | v0_10_1_PORTA  | interface |
| v0       | v0_10_2_PORTA  | interface |
| v0       | v0_10_3_PORTA  | interface |
| v0       | v0_10_4_PORTA  | interface |
| v0       | v0_10_5_PORTA  | interface |
| v0       | v0_10_6_PORTA  | interface |
| v0       | v0_10_7_PORTA  | interface |
| v0       | v0_10_8_PORTA  | interface |
| v0       | v0_10_9_PORTA  | interface |
| v0       | v0_10_10_PORTA | interface |
| v0       | v0_10_11_PORTA | interface |
| v0       | v0_10_12_PORTA | interface |
| v0       | v0_10_13_PORTA | interface |
| v0       | v0_10_14_PORTA | interface |
| v0       | v0_10_15_PORTA | interface |
| v0       | v0_11_0_PORTA  | interface |
| v0       | v0_11_1_PORTA  | interface |
| v0       | v0_11_2_PORTA  | interface |
| v0       | v0_11_3_PORTA  | interface |
| v0       | v0_11_4_PORTA  | interface |
| v0       | v0_11_5_PORTA  | interface |
| v0       | v0_11_6_PORTA  | interface |
| v0       | v0_11_7_PORTA  | interface |
| v0       | v0_11_8_PORTA  | interface |
| v0       | v0_11_9_PORTA  | interface |
| v0       | v0_11_10_PORTA | interface |
| v0       | v0_11_11_PORTA | interface |
| v0       | v0_11_12_PORTA | interface |
| v0       | v0_11_13_PORTA | interface |
| v0       | v0_11_14_PORTA | interface |
| v0       | v0_11_15_PORTA | interface |
| v0       | v0_12_0_PORTA  | interface |
| v0       | v0_12_1_PORTA  | interface |
| v0       | v0_12_2_PORTA  | interface |
| v0       | v0_12_3_PORTA  | interface |
| v0       | v0_12_4_PORTA  | interface |
| v0       | v0_12_5_PORTA  | interface |
| v0       | v0_12_6_PORTA  | interface |
| v0       | v0_12_7_PORTA  | interface |
| v0       | v0_12_8_PORTA  | interface |
| v0       | v0_12_9_PORTA  | interface |
| v0       | v0_12_10_PORTA | interface |
| v0       | v0_12_11_PORTA | interface |
| v0       | v0_12_12_PORTA | interface |
| v0       | v0_12_13_PORTA | interface |
| v0       | v0_12_14_PORTA | interface |
| v0       | v0_12_15_PORTA | interface |
| v0       | v0_13_0_PORTA  | interface |
| v0       | v0_13_1_PORTA  | interface |
| v0       | v0_13_2_PORTA  | interface |
| v0       | v0_13_3_PORTA  | interface |
| v0       | v0_13_4_PORTA  | interface |
| v0       | v0_13_5_PORTA  | interface |
| v0       | v0_13_6_PORTA  | interface |
| v0       | v0_13_7_PORTA  | interface |
| v0       | v0_13_8_PORTA  | interface |
| v0       | v0_13_9_PORTA  | interface |
| v0       | v0_13_10_PORTA | interface |
| v0       | v0_13_11_PORTA | interface |
| v0       | v0_13_12_PORTA | interface |
| v0       | v0_13_13_PORTA | interface |
| v0       | v0_13_14_PORTA | interface |
| v0       | v0_13_15_PORTA | interface |
| v0       | v0_14_0_PORTA  | interface |
| v0       | v0_14_1_PORTA  | interface |
| v0       | v0_14_2_PORTA  | interface |
| v0       | v0_14_3_PORTA  | interface |
| v0       | v0_14_4_PORTA  | interface |
| v0       | v0_14_5_PORTA  | interface |
| v0       | v0_14_6_PORTA  | interface |
| v0       | v0_14_7_PORTA  | interface |
| v0       | v0_14_8_PORTA  | interface |
| v0       | v0_14_9_PORTA  | interface |
| v0       | v0_14_10_PORTA | interface |
| v0       | v0_14_11_PORTA | interface |
| v0       | v0_14_12_PORTA | interface |
| v0       | v0_14_13_PORTA | interface |
| v0       | v0_14_14_PORTA | interface |
| v0       | v0_14_15_PORTA | interface |
| v0       | v0_15_0_PORTA  | interface |
| v0       | v0_15_1_PORTA  | interface |
| v0       | v0_15_2_PORTA  | interface |
| v0       | v0_15_3_PORTA  | interface |
| v0       | v0_15_4_PORTA  | interface |
| v0       | v0_15_5_PORTA  | interface |
| v0       | v0_15_6_PORTA  | interface |
| v0       | v0_15_7_PORTA  | interface |
| v0       | v0_15_8_PORTA  | interface |
| v0       | v0_15_9_PORTA  | interface |
| v0       | v0_15_10_PORTA | interface |
| v0       | v0_15_11_PORTA | interface |
| v0       | v0_15_12_PORTA | interface |
| v0       | v0_15_13_PORTA | interface |
| v0       | v0_15_14_PORTA | interface |
| v0       | v0_15_15_PORTA | interface |
| v1       | v1_0_PORTA     | interface |
| v1       | v1_1_PORTA     | interface |
| v2       | v2_0_PORTA     | interface |
| v2       | v2_1_PORTA     | interface |
| v3       | v3_0_PORTA     | interface |
| v3       | v3_0_PORTB     | interface |
| v3       | v3_1_PORTA     | interface |
| v3       | v3_1_PORTB     | interface |
| v3       | v3_2_PORTA     | interface |
| v3       | v3_2_PORTB     | interface |
| v3       | v3_3_PORTA     | interface |
| v3       | v3_3_PORTB     | interface |
| v3       | v3_4_PORTA     | interface |
| v3       | v3_4_PORTB     | interface |
| v3       | v3_5_PORTA     | interface |
| v3       | v3_5_PORTB     | interface |
| v3       | v3_6_PORTA     | interface |
| v3       | v3_6_PORTB     | interface |
| v3       | v3_7_PORTA     | interface |
| v3       | v3_7_PORTB     | interface |
| v3       | v3_8_PORTA     | interface |
| v3       | v3_8_PORTB     | interface |
| v3       | v3_9_PORTA     | interface |
| v3       | v3_9_PORTB     | interface |
| v3       | v3_10_PORTA    | interface |
| v3       | v3_10_PORTB    | interface |
| v3       | v3_11_PORTA    | interface |
| v3       | v3_11_PORTB    | interface |
| v3       | v3_12_PORTA    | interface |
| v3       | v3_12_PORTB    | interface |
| v3       | v3_13_PORTA    | interface |
| v3       | v3_13_PORTB    | interface |
| v3       | v3_14_PORTA    | interface |
| v3       | v3_14_PORTB    | interface |
| v3       | v3_15_PORTA    | interface |
| v3       | v3_15_PORTB    | interface |
| v4       | v4_0_PORTA     | interface |
| v4       | v4_0_PORTB     | interface |
| v4       | v4_1_PORTA     | interface |
| v4       | v4_1_PORTB     | interface |
| v4       | v4_2_PORTA     | interface |
| v4       | v4_2_PORTB     | interface |
| v4       | v4_3_PORTA     | interface |
| v4       | v4_3_PORTB     | interface |
| v4       | v4_4_PORTA     | interface |
| v4       | v4_4_PORTB     | interface |
| v4       | v4_5_PORTA     | interface |
| v4       | v4_5_PORTB     | interface |
| v4       | v4_6_PORTA     | interface |
| v4       | v4_6_PORTB     | interface |
| v4       | v4_7_PORTA     | interface |
| v4       | v4_7_PORTB     | interface |
| v4       | v4_8_PORTA     | interface |
| v4       | v4_8_PORTB     | interface |
| v4       | v4_9_PORTA     | interface |
| v4       | v4_9_PORTB     | interface |
| v4       | v4_10_PORTA    | interface |
| v4       | v4_10_PORTB    | interface |
| v4       | v4_11_PORTA    | interface |
| v4       | v4_11_PORTB    | interface |
| v4       | v4_12_PORTA    | interface |
| v4       | v4_12_PORTB    | interface |
| v4       | v4_13_PORTA    | interface |
| v4       | v4_13_PORTB    | interface |
| v4       | v4_14_PORTA    | interface |
| v4       | v4_14_PORTB    | interface |
| v4       | v4_15_PORTA    | interface |
| v4       | v4_15_PORTB    | interface |
+----------+----------------+-----------+


================================================================
== Bind Op Report
================================================================
+--------------------------------------------------------+-----+--------+-------------+-----+-----------+---------+
| Name                                                   | DSP | Pragma | Variable    | Op  | Impl      | Latency |
+--------------------------------------------------------+-----+--------+-------------+-----+-----------+---------+
| + test_mvt                                             | 162 |        |             |     |           |         |
|  + test_mvt_Pipeline_VITIS_LOOP_48_1_VITIS_LOOP_49_2   | 1   |        |             |     |           |         |
|    add_ln48_1_fu_4534_p2                               |     |        | add_ln48_1  | add | fabric    | 0       |
|    add_ln48_fu_4580_p2                                 |     |        | add_ln48    | add | fabric    | 0       |
|    mac_muladd_5ns_5ns_5ns_10_4_1_U97                   | 1   |        | mul_ln51    | mul | dsp_slice | 3       |
|    mac_muladd_5ns_5ns_5ns_10_4_1_U97                   | 1   |        | add_ln51    | add | dsp_slice | 3       |
|    add_ln49_fu_4561_p2                                 |     |        | add_ln49    | add | fabric    | 0       |
|  + test_mvt_Pipeline_VITIS_LOOP_183_3_VITIS_LOOP_184_4 | 1   |        |             |     |           |         |
|    add_ln183_1_fu_4534_p2                              |     |        | add_ln183_1 | add | fabric    | 0       |
|    add_ln183_fu_4546_p2                                |     |        | add_ln183   | add | fabric    | 0       |
|    mac_muladd_5ns_5ns_5ns_10_4_1_U196                  | 1   |        | mul_ln186   | mul | dsp_slice | 3       |
|    mac_muladd_5ns_5ns_5ns_10_4_1_U196                  | 1   |        | add_ln186   | add | dsp_slice | 3       |
|    add_ln184_fu_4592_p2                                |     |        | add_ln184   | add | fabric    | 0       |
+--------------------------------------------------------+-----+--------+-------------+-----+-----------+---------+


================================================================
== Storage Report
================================================================
+----------------+-----------+-----------+------+------+--------+----------+------+---------+------------------+
| Name           | Usage     | Type      | BRAM | URAM | Pragma | Variable | Impl | Latency | Bitwidth, Depth, |
|                |           |           |      |      |        |          |      |         | Banks            |
+----------------+-----------+-----------+------+------+--------+----------+------+---------+------------------+
| + test_mvt     |           |           | 0    | 0    |        |          |      |         |                  |
|   ctrl_s_axi_U | interface | s_axilite |      |      |        |          |      |         |                  |
+----------------+-----------+-----------+------+------+--------+----------+------+---------+------------------+


================================================================
== Pragma Report
================================================================
* Valid Pragma Syntax
+-----------------+------------------------------------+--------------------------------+
| Type            | Options                            | Location                       |
+-----------------+------------------------------------+--------------------------------+
| interface       | s_axilite port=return bundle=ctrl  | mvt.cpp:31 in test_mvt, return |
| interface       | bram port=v0                       | mvt.cpp:32 in test_mvt, v0     |
| array_partition | variable=v0 cyclic factor=16 dim=1 | mvt.cpp:33 in test_mvt, v0     |
| array_partition | variable=v0 cyclic factor=16 dim=2 | mvt.cpp:34 in test_mvt, v0     |
| interface       | bram port=v1                       | mvt.cpp:36 in test_mvt, v1     |
| array_partition | variable=v1 cyclic factor=2 dim=1  | mvt.cpp:37 in test_mvt, v1     |
| interface       | bram port=v2                       | mvt.cpp:39 in test_mvt, v2     |
| array_partition | variable=v2 cyclic factor=2 dim=1  | mvt.cpp:40 in test_mvt, v2     |
| interface       | bram port=v3                       | mvt.cpp:42 in test_mvt, v3     |
| array_partition | variable=v3 cyclic factor=16 dim=1 | mvt.cpp:43 in test_mvt, v3     |
| interface       | bram port=v4                       | mvt.cpp:45 in test_mvt, v4     |
| array_partition | variable=v4 cyclic factor=16 dim=1 | mvt.cpp:46 in test_mvt, v4     |
| pipeline        | II=1                               | mvt.cpp:50 in test_mvt         |
| pipeline        | II=1                               | mvt.cpp:185 in test_mvt        |
+-----------------+------------------------------------+--------------------------------+


