# Модуль: sigma_delta_top 

- **Файл**: sigma_delta_top.v
## Диаграмма

![Диаграмма](sigma_delta_top.svg "Диаграмма")
## Описание

 IP-ядро сигма-дульта модулятора

 **РЕГИСТРЫ**

 Enable - регистр включения IP-ядра
 
![alt text](wavedrom_rYfX0.svg "title") 
 
 Value - входное значение для модулятора (от 8 до 16 бит)
 
![alt text](wavedrom_2Pi81.svg "title") 
 

## Параметры

| Название    | Тип | Значение | Описание                         |
| ----------- | --- | -------- | -------------------------------- |
| VALUE_WIDTH |     | 8        | ширина входных данных модулятора |
## Порты

| Название    | Направление | Тип            | Описание                   |
| ----------- | ----------- | -------------- | -------------------------- |
| aclk        | input       |                | тактовый сигнал            |
| aresetn     | input       |                | сигнал сброса              |
| sigma_delta | output      |                | выходное сигнал модулятора |
| awrite      | in          | bиртуальн шины |                            |
| write       | in          | bиртуальн шины |                            |
| bresp       | out         | bиртуальн шины |                            |
| aread       | in          | bиртуальн шины |                            |
| read        | out         | bиртуальн шины |                            |
### Виртуальные шины

#### awrite

| Название | Направление | Тип    | Описание |
| -------- | ----------- | ------ | -------- |
| awaddr   | input       | [31:0] |          |
| awprot   | input       | [2:0]  |          |
| awvalid  | input       |        |          |
| awready  | output      |        |          |
#### write

| Название | Направление | Тип    | Описание |
| -------- | ----------- | ------ | -------- |
| wdata    | input       | [31:0] |          |
| wstrb    | input       | [3:0]  |          |
| wvalid   | input       |        |          |
| wready   | output      |        |          |
#### bresp

| Название | Направление | Тип   | Описание |
| -------- | ----------- | ----- | -------- |
| bresp    | output      | [1:0] |          |
| bvalid   | output      |       |          |
| bready   | input       |       |          |
#### aread

| Название | Направление | Тип    | Описание |
| -------- | ----------- | ------ | -------- |
| araddr   | input       | [31:0] |          |
| arprot   | input       | [2:0]  |          |
| arvalid  | input       |        |          |
| arready  | output      |        |          |
#### read

| Название | Направление | Тип    | Описание |
| -------- | ----------- | ------ | -------- |
| rdata    | output      | [31:0] |          |
| rresp    | output      | [1:0]  |          |
| rvalid   | output      |        |          |
| rready   | input       |        |          |
## Сигналы

| Название | Тип         | Описание |
| -------- | ----------- | -------- |
| value    | wire [31:0] |          |
| enable   | wire        |          |
## Подключенные модули

- reg_control_inst: reg_control
  - **Описание**
  блок управления регистрами

- sigma_delta_core_inst: sigma_delta_core
  - **Описание**
  сигма дельта модулятор

