var g_data = {
f0720497296_4198300078_0:{
scopes:[{i:0,s:'3008917168_0625976201_0',val:'mem_if_fsm_tb'},{link:'z.htm?f=0&s=0720497296_4198300078_0',val:'L_DUT'}]
,FSMs:[{dummy:0}
,{anchor:'cvg28',items:[{c:'Y',p:'69.65',lnk:'__HDL_srcfile_1.htm#75',z:'cur_state'}
,{cr:'c',s:'1',z:'IDLE',h:'40',c:'g'}
,{cr:'c',z:'IDLE -> ST_RADDR',h:'4',c:'g'}
,{cr:'c',z:'IDLE -> ST_WADDR',h:'6',c:'g'}
,{cr:'c',z:'IDLE -> IDLE',h:'30',c:'g'}
,{cr:'c',s:'1',z:'ST_WADDR',h:'7',c:'g'}
,{cr:'c',z:'ST_WADDR -> ST_WDATA',h:'4',c:'g'}
,{cr:'c',z:'ST_WADDR -> IDLE',h:'2',c:'g'}
,{cr:'c',z:'ST_WADDR -> ST_WADDR',h:'1',c:'g'}
,{cr:'c',s:'1',z:'ST_RADDR',h:'8',c:'g'}
,{cr:'c',z:'ST_RADDR -> INIT_RD',h:'2',c:'g'}
,{cr:'c',z:'ST_RADDR -> IDLE',h:'2',c:'g'}
,{cr:'c',z:'ST_RADDR -> ST_RADDR',h:'4',c:'g'}
,{cr:'c',s:'1',z:'INIT_RD',h:'2',c:'g'}
,{cr:'m',z:'INIT_RD -> WAIT_RACK',h:'0',c:'r'}
,{cr:'c',z:'INIT_RD -> CAPT_RDATA',h:'1',c:'g'}
,{cr:'c',z:'INIT_RD -> IDLE',h:'1',c:'g'}
,{cr:'m',z:'INIT_RD -> INIT_RD',h:'0',c:'r'}
,{cr:'c',s:'1',z:'CAPT_RDATA',h:'1',c:'g'}
,{cr:'c',z:'CAPT_RDATA -> IDLE',h:'1',c:'g'}
,{cr:'m',z:'CAPT_RDATA -> CAPT_RDATA',h:'0',c:'r'}
,{cr:'m',s:'1',z:'WAIT_RACK',h:'0',c:'r'}
,{cr:'m',z:'WAIT_RACK -> CAPT_RDATA',h:'0',c:'r'}
,{cr:'m',z:'WAIT_RACK -> IDLE',h:'0',c:'r'}
,{cr:'m',z:'WAIT_RACK -> WAIT_RACK',h:'0',c:'r'}
,{cr:'c',s:'1',z:'ST_WDATA',h:'5',c:'g'}
,{cr:'c',z:'ST_WDATA -> INIT_WR',h:'2',c:'g'}
,{cr:'c',z:'ST_WDATA -> IDLE',h:'2',c:'g'}
,{cr:'c',z:'ST_WDATA -> ST_WDATA',h:'1',c:'g'}
,{cr:'c',s:'1',z:'INIT_WR',h:'2',c:'g'}
,{cr:'m',z:'INIT_WR -> WAIT_WACK',h:'0',c:'r'}
,{cr:'c',z:'INIT_WR -> IDLE',h:'2',c:'g'}
,{cr:'m',z:'INIT_WR -> INIT_WR',h:'0',c:'r'}
,{cr:'m',s:'1',z:'WAIT_WACK',h:'0',c:'r'}
,{cr:'m',z:'WAIT_WACK -> IDLE',h:'0',c:'r'}
,{cr:'m',z:'WAIT_WACK -> WAIT_WACK',h:'0',c:'r'}
]}

],
},
f1941912866_1636848953_0:{
scopes:[{link:'z.htm?f=0&s=1941912866_1636848953_0',val:'work.mem_if_fsm(rtl)'}]
,FSMs:[{dummy:0}
,{anchor:'cvg107',items:[{c:'Y',p:'69.65',lnk:'__HDL_srcfile_1.htm#75',z:'cur_state'}
,{cr:'c',s:'1',z:'IDLE',h:'40',c:'g'}
,{cr:'c',z:'IDLE -> ST_RADDR',h:'4',c:'g'}
,{cr:'c',z:'IDLE -> ST_WADDR',h:'6',c:'g'}
,{cr:'c',z:'IDLE -> IDLE',h:'30',c:'g'}
,{cr:'c',s:'1',z:'ST_WADDR',h:'7',c:'g'}
,{cr:'c',z:'ST_WADDR -> ST_WDATA',h:'4',c:'g'}
,{cr:'c',z:'ST_WADDR -> IDLE',h:'2',c:'g'}
,{cr:'c',z:'ST_WADDR -> ST_WADDR',h:'1',c:'g'}
,{cr:'c',s:'1',z:'ST_RADDR',h:'8',c:'g'}
,{cr:'c',z:'ST_RADDR -> INIT_RD',h:'2',c:'g'}
,{cr:'c',z:'ST_RADDR -> IDLE',h:'2',c:'g'}
,{cr:'c',z:'ST_RADDR -> ST_RADDR',h:'4',c:'g'}
,{cr:'c',s:'1',z:'INIT_RD',h:'2',c:'g'}
,{cr:'m',z:'INIT_RD -> WAIT_RACK',h:'0',c:'r'}
,{cr:'c',z:'INIT_RD -> CAPT_RDATA',h:'1',c:'g'}
,{cr:'c',z:'INIT_RD -> IDLE',h:'1',c:'g'}
,{cr:'m',z:'INIT_RD -> INIT_RD',h:'0',c:'r'}
,{cr:'c',s:'1',z:'CAPT_RDATA',h:'1',c:'g'}
,{cr:'c',z:'CAPT_RDATA -> IDLE',h:'1',c:'g'}
,{cr:'m',z:'CAPT_RDATA -> CAPT_RDATA',h:'0',c:'r'}
,{cr:'m',s:'1',z:'WAIT_RACK',h:'0',c:'r'}
,{cr:'m',z:'WAIT_RACK -> CAPT_RDATA',h:'0',c:'r'}
,{cr:'m',z:'WAIT_RACK -> IDLE',h:'0',c:'r'}
,{cr:'m',z:'WAIT_RACK -> WAIT_RACK',h:'0',c:'r'}
,{cr:'c',s:'1',z:'ST_WDATA',h:'5',c:'g'}
,{cr:'c',z:'ST_WDATA -> INIT_WR',h:'2',c:'g'}
,{cr:'c',z:'ST_WDATA -> IDLE',h:'2',c:'g'}
,{cr:'c',z:'ST_WDATA -> ST_WDATA',h:'1',c:'g'}
,{cr:'c',s:'1',z:'INIT_WR',h:'2',c:'g'}
,{cr:'m',z:'INIT_WR -> WAIT_WACK',h:'0',c:'r'}
,{cr:'c',z:'INIT_WR -> IDLE',h:'2',c:'g'}
,{cr:'m',z:'INIT_WR -> INIT_WR',h:'0',c:'r'}
,{cr:'m',s:'1',z:'WAIT_WACK',h:'0',c:'r'}
,{cr:'m',z:'WAIT_WACK -> IDLE',h:'0',c:'r'}
,{cr:'m',z:'WAIT_WACK -> WAIT_WACK',h:'0',c:'r'}
]}

],
},
dummyEnd:0
};
processFsmData(g_data);