标题title
一种屏蔽闸沟槽式功率金属氧化物半导体制备方法及器件
摘要abst
本发明公开了一种屏蔽闸沟槽式功率金属氧化物半导体制备方法及器件，具体步骤如下：S1：在外延层刻蚀出沟槽，在外延层表面以及沟槽内表面生长底部氧化层，随后在沟槽内沉积源极多晶硅并进行蚀刻；S2：将底部氧化层进行蚀刻，直至底部氧化层的表面与源极多晶硅的表面齐平；S3：在外延层表面、底部氧化层表面以及源极多晶硅表面沉积多晶硅；S4：对多晶硅进行蚀刻形成多晶硅侧壁残留层，并将侧壁位置处的多晶硅蚀刻掉形成残留多晶硅层；S5：在外延层表面以及沟槽内表面氧化形成闸极氧化层；S6：将多晶硅重新填入沟槽内，形成闸极多晶硅。本发明通过增加闸极到汲极间的距离厚度来降低电容Cgd2，以达到减小输入端开关损耗的技术目的。
权利要求书clms
1.一种屏蔽闸沟槽式功率金属氧化物半导体的制备方法，其特征在于，其中沟槽内结构的具体制备步骤如下：S1：采用光刻工艺在外延层刻蚀出沟槽，并在一定温度条件下，在外延层表面以及沟槽内表面生长底部氧化层，随后在沟槽内沉积源极多晶硅并进行蚀刻处理；S2：将底部氧化层进行蚀刻处理，直至底部氧化层的表面与源极多晶硅的表面齐平；S3：在外延层表面、底部氧化层表面以及源极多晶硅表面沉积多晶硅；S4：采用干蚀刻工艺对多晶硅进行蚀刻，在沟槽内形成多晶硅侧壁残留层，并利用湿蚀刻工艺将侧壁位置处的多晶硅蚀刻掉，在底部氧化层上表面的沟槽两侧壁形成残留多晶硅层；S5：在一定温度条件下，在外延层表面以及沟槽内表面氧化形成闸极氧化层，所述残留多晶硅层表面局部或者全部同时氧化形成氧化层；S6：将多晶硅重新填入沟槽内，形成闸极多晶硅。2.根据权利要求1所述的屏蔽闸沟槽式功率金属氧化物半导体的制备方法，其特征在于，还包括步骤S7：采用湿蚀刻工艺将外延层表面的闸极氧化层去除后，利用二层光刻工艺在外延层两侧定义出P-阱区及N+阱区，且所述N+阱区位于所述P-阱区上表面。3.根据权利要求2所述的屏蔽闸沟槽式功率金属氧化物半导体的制备方法，其特征在于，还包括步骤S8：在N+阱区表面沉积ILD介电层后，采用光刻工艺定义出金属接触孔位置后沉积金属层，使得金属层与P-阱区、N+阱区以及ILD介电层接触。4.根据权利要求1所述的屏蔽闸沟槽式功率金属氧化物半导体的制备方法，其特征在于，所述S1中，在900-1100℃条件下生长底部氧化层。5.根据权利要求1所述的屏蔽闸沟槽式功率金属氧化物半导体的制备方法，其特征在于，所述S4中，所述残留多晶硅层的高度低于P-阱区的底面。6.根据权利要求1所述的屏蔽闸沟槽式功率金属氧化物半导体的制备方法，其特征在于，所述S5中，所述闸极氧化层的厚度为0.04um~0.1um。7.根据权利要求2所述的屏蔽闸沟槽式功率金属氧化物半导体的制备方法，其特征在于，所述S7中，所述闸极多晶硅的高度高于所述N+阱区的底面。8.根据权利要求2所述的屏蔽闸沟槽式功率金属氧化物半导体的制备方法，其特征在于，所述S7中，所述P-阱区的掺杂硼离子浓度为6e12~3e13 cm-2，所述N+阱区的掺杂砷离子浓度为5e15~2e16 cm-2。9.一种屏蔽闸沟槽式功率金属氧化物半导体器件，其特征在于，采用权利要求1-8中任一项所述的屏蔽闸沟槽式功率金属氧化物半导体的制备方法制备而成。
说明书desc
技术领域本发明属于电子元器件、半导体、集成电路领域,特别涉及一种屏蔽闸沟槽式功率金属氧化物半导体制备方法及器件。背景技术屏蔽闸沟槽式功率金属氧化物半导体实现了硅基在中低压物理上的极限值，结构如图1，充份利用了电荷平衡原理，只需更薄且阻值更低的外延即可达到更高的耐压效果，因而大大的降低了导通阻抗，并减少了许多电路应用上的传导损失。在该结构中的沟槽内源极多晶硅起到一个屏蔽层的作用，而屏蔽层的厚度增加导致组件其一的电容Cgd1减小，而Cgd1作为其输入电容Ciss的一部份，使得输入电容降低，从而使得输入端开关速度大大提升，减小了输入端的开关损耗。但是屏蔽层的厚度对组件的耐压性能有影响，一般较深的沟槽深度虽然能得到较厚的屏蔽层，却同时具有降低耐压性能的风险，因此，沟槽深度、屏蔽层厚度的设置存在一定的局限性。发明内容为了克服上述不足，本发明提供一种屏蔽闸沟槽式功率金属氧化物半导体制备方法及器件，通过增加闸极到汲极间的距离厚度来降低电容Cgd2，以达到减小输入端开关损耗的技术目的。本发明中主要采用的技术方案为：一种屏蔽闸沟槽式功率金属氧化物半导体的制备方法，沟槽内结构的具体制备步骤如下：S1：采用光刻工艺在外延层刻蚀出沟槽，并在一定温度条件下，在外延层表面以及沟槽内表面生长底部氧化层，随后在沟槽内沉积源极多晶硅并进行蚀刻处理；S2：将底部氧化层进行蚀刻处理，直至底部氧化层的表面与源极多晶硅的表面齐平；S3：在外延层表面、底部氧化层表面以及源极多晶硅表面沉积多晶硅；S4：采用干蚀刻工艺对多晶硅进行蚀刻，在沟槽内形成多晶硅侧壁残留层，并利用湿蚀刻工艺将侧壁位置处的多晶硅蚀刻掉，在底部氧化层上表面的沟槽两侧壁形成残留多晶硅层；S5：在一定温度条件下，在外延层表面以及沟槽内表面氧化形成闸极氧化层，所述残留多晶硅层表面局部或者全部同时氧化形成氧化层；S6：将多晶硅重新填入沟槽内，形成闸极多晶硅。优选地，还包括步骤S7：采用湿蚀刻工艺将外延层表面的闸极氧化层去除后，利用二层光刻工艺在外延层两侧定义出P-阱区及N+阱区，且所述N+阱区位于所述P-阱区上表面。优选地，还包括步骤S8：在N+阱区表面沉积ILD介电层后，采用光刻工艺定义出金属接触孔位置后沉积金属层，使得金属层与P-阱区、N+阱区以及ILD介电层接触。优选地，所述S1中，在900-1100℃条件下生长底部氧化层。优选地，所述S4中，所述残留多晶硅层的高度低于P-阱区的底面。优选地，所述S5中，所述闸极氧化层的厚度为0.04um~0.1um。优选地，所述S7中，所述闸极多晶硅的高度高于所述N+阱区的底面。优选地，所述S7中，所述P-阱区的掺杂硼离子浓度为6e12~3e13 cm-2，所述N+阱区的掺杂砷离子浓度为5e15~2e16 cm-2。一种屏蔽闸沟槽式功率金属氧化物半导体器件，采用屏蔽闸沟槽式功率金属氧化物半导体的制备方法制备而成。有益效果：本发明提供一种屏蔽闸沟槽式功率金属氧化物半导体制备方法及器件，具有如下优点：本发明通过增加闸极到源极间的距离厚度来降低电容Cgd2，代替增加屏蔽层的技术方案，达到减小输入端开关损耗的技术目的，避免产生降低耐压的风险，局限性小，提高产品的安全性和可靠性。与增加屏蔽层降低Cgd1的生产工艺相比，本发明采用的光层数量相同，不会产生额外的费用，在不增加生产成本的前提下保证了产品质量。附图说明图1为现有技术中的半导体器件结构示意图；图2为实施例1中步骤S1的结构示意图；图3为实施例1中步骤S2的结构示意图；图4为实施例1中步骤S3的结构示意图；图5为实施例1中步骤S4的结构示意图Ⅰ；图6为实施例1中步骤S4的结构示意图Ⅱ；图7为实施例1中步骤S5的结构示意图；图8为实施例1中步骤S6的结构示意图；图9为实施例1中步骤S7的结构示意图；图10为实施例1中步骤S8的结构示意图；图11为实施例1的半导体器件结构示意图；图中：外延层100、底部氧化层101、源极多晶硅102a、多晶硅102b、多晶硅侧壁残留层102c、残留多晶硅层102d、闸极多晶硅102e、闸极氧化层103、P-阱区104、N+阱区105、ILD介电层106、金属层107。具体实施方式为了使本技术领域的人员更好地理解本申请中的技术方案，下面对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。实施例1,一种屏蔽闸沟槽式功率金属氧化物半导体的制备方法，具体制备步骤如下：S1：如图2所示，采用光刻工艺在外延层100刻蚀出沟槽，并且在900-1100℃温度条件下，在外延层100表面以及沟槽内表面生长底部氧化层101，随后在沟槽内沉积源极多晶硅102a并进行蚀刻处理，其中，源极多晶硅102a表面位于外延层100表面下方0.8-1.5μm；S2：如图3所示，将底部氧化层101进行蚀刻处理，直至底部氧化层101的表面与源极多晶硅102a的表面齐平；S3：如图4所示，在外延层100表面、底部氧化层101表面以及源极多晶硅102a表面沉积一层多晶硅102b；S4：如图5所示，采用干蚀刻工艺对多晶硅102b进行蚀刻，在沟槽内形成多晶硅侧壁残留层102c，并利用湿蚀刻工艺将侧壁位置处的多晶硅蚀刻掉，在底部氧化层101上表面的沟槽两侧壁形成残留多晶硅层102d，如图6所示。S5：如图7所示，在900-1100℃温度条件下，在外延层100表面以及沟槽内表面氧化形成闸极氧化层103，残留多晶硅层表面局部或者全部同时氧化形成氧化层；本实施例1中，闸极氧化层103的厚度为0.04~0.1um。S6：如图8所示，将多晶硅重新填入沟槽内，形成闸极多晶硅102e。在实际生产工艺过程中，一般先将多晶硅填入沟槽至表面上方约1μm后，再蚀刻至图8所示结构。S7：如图9所示，采用湿蚀刻工艺将外延层100表面的闸极氧化层103去除后，利用二层光刻工艺在外延层100两侧定义出P-阱区104及N+阱区105，且所述N+阱区105位于所述P-阱区104上表面。本实施例1中，闸极多晶硅102e的高度高于N+阱区105的底面，P-阱区104的掺杂硼离子浓度为6e12~3e13 cm-2，N+阱区105的掺杂砷离子浓度为5e15~2e16 cm-2。S8：在N+阱区105表面沉积ILD介电层106后，采用光刻工艺定义出金属接触孔，如图10所示，随后在金属接触孔中沉积金属层107，使得金属层107与P-阱区104、N+阱区105以及ILD介电层106接触，得到目标产品屏蔽闸沟槽式功率金属氧化物半导体器件，如图11所示。本实施例1中，残留多晶硅层102d接近三角形状，且残留多晶硅层102d的高度低于P-阱区104的底面。本发明中，残留多晶硅层102d的形状可以但不仅局限于三角形状，还可以为弧面形等现有的符合要求的形状。本发明中，残留多晶硅层102d表面形成与其相对应的氧化层，通过增加氧化层表面与残留多晶硅层102d表面之间的间距降低电容Cgd2。本发明的实施例中还提供了一种屏蔽闸沟槽式功率金属氧化物半导体器件，采用上述制备方法制作而成。本发明的设计原理如下：根据平板电容器的电容C的计算公式：C=/ d，其中，ε为介电常数，A为平板面积，d为平板之间的距离，可知，本发明通过增加闸极到源极间的距离厚度d2可以减小电容Cgd2，从而达到减小输入端开关损耗的目的。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
