Operaï¿½ï¿½es

2'b00:MUL: MultiplicaÃ§Ã£o normal (32 bits menos significativos).
2'b01:MULH: MultiplicaÃ§Ã£o com resultado na parte alta (32 bits mais significativos).
2'b10:MULHSU: MultiplicaÃ§Ã£o com um operando com sinal e um sem sinal, resultado na parte alta.
2'b11:MULHU: MultiplicaÃ§Ã£o com dois operandos sem sinal, resultado na parte alta.

NÃ³s separamos as operaÃ§Ãµes de multiplicaÃ§Ã£o e divisÃ£o de inteiros do conjunto base para simplificar implementaÃ§Ãµes de baixo custo ou para aplicaÃ§Ãµes em que as operaÃ§Ãµes de multiplicaÃ§Ã£o e divisÃ£o de inteiros sÃ£o pouco frequentes ou sÃ£o mais adequadamente tratadas por aceleradores acoplados.

MUL realiza uma multiplicaÃ§Ã£o de XLEN
XLEN-bits por XLEN
XLEN-bits e coloca os 
ğ‘‹
ğ¿
ğ¸
ğ‘
XLEN bits inferiores no registrador de destino.
MULH, MULHU e MULHSU realizam a mesma multiplicaÃ§Ã£o, mas retornam os 
ğ‘‹
ğ¿
ğ¸
ğ‘
XLEN bits superiores do produto completo de 
2
Ã—
ğ‘‹
ğ¿
ğ¸
ğ‘
2Ã—XLEN-bits, respectivamente, para multiplicaÃ§Ã£o assinadaÃ—assinada, nÃ£o assinadaÃ—nÃ£o assinada e assinadaÃ—nÃ£o assinada.
Se os bits alto e baixo do mesmo produto forem necessÃ¡rios, a sequÃªncia de cÃ³digo recomendada Ã©:
MULH[[S]U] rdh, rs1, rs2; MUL rdl, rs1, rs2
(os especificadores dos registradores de origem devem estar na mesma ordem, e rdh nÃ£o pode ser o mesmo que rs1 ou rs2). Microarquiteturas podem, entÃ£o, fundir essas instruÃ§Ãµes em uma Ãºnica operaÃ§Ã£o de multiplicaÃ§Ã£o em vez de realizar duas multiplicaÃ§Ãµes separadas.

MULW Ã© vÃ¡lido apenas para RV64, e multiplica os 32 bits inferiores dos registradores de origem, colocando a extensÃ£o de sinal dos 32 bits inferiores do resultado no registrador de destino. MUL pode ser usado para obter os 32 bits superiores do produto de 64 bits, mas os argumentos assinados devem ser valores assinados prÃ³prios de 32 bits, enquanto os argumentos nÃ£o assinados devem ter seus 32 bits superiores zerados.