Classic Timing Analyzer report for Register
Tue Oct 23 17:10:00 2018
Quartus II Version 9.0 Build 184 04/29/2009 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. tsu
  7. tco
  8. tpd
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                         ;
+------------------------------+-------+---------------+-------------+---------------------------------+-----------------------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From                            ; To                                ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+---------------------------------+-----------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 5.935 ns    ; ADDR[0]                         ; Block3:inst|Register:inst30|inst  ; --         ; CLOCK    ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 11.473 ns   ; Block3:inst|Register:inst|inst2 ; Q[2]                              ; CLOCK      ; --       ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 13.108 ns   ; ADDR[0]                         ; Q[2]                              ; --         ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -0.629 ns   ; ADDR[1]                         ; Block3:inst|Register:inst30|inst2 ; --         ; CLOCK    ; 0            ;
; Total number of failed paths ;       ;               ;             ;                                 ;                                   ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+---------------------------------+-----------------------------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; CLOCK           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------+
; tsu                                                                                        ;
+-------+--------------+------------+---------+-----------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From    ; To                                ; To Clock ;
+-------+--------------+------------+---------+-----------------------------------+----------+
; N/A   ; None         ; 5.935 ns   ; ADDR[0] ; Block3:inst|Register:inst30|inst1 ; CLOCK    ;
; N/A   ; None         ; 5.935 ns   ; ADDR[0] ; Block3:inst|Register:inst30|inst  ; CLOCK    ;
; N/A   ; None         ; 5.577 ns   ; ADDR[0] ; Block3:inst|Register:inst|inst3   ; CLOCK    ;
; N/A   ; None         ; 5.577 ns   ; ADDR[0] ; Block3:inst|Register:inst|inst2   ; CLOCK    ;
; N/A   ; None         ; 5.577 ns   ; ADDR[0] ; Block3:inst|Register:inst|inst1   ; CLOCK    ;
; N/A   ; None         ; 5.577 ns   ; ADDR[0] ; Block3:inst|Register:inst|inst    ; CLOCK    ;
; N/A   ; None         ; 5.567 ns   ; ADDR[0] ; Block3:inst|Register:inst28|inst1 ; CLOCK    ;
; N/A   ; None         ; 5.567 ns   ; ADDR[0] ; Block3:inst|Register:inst28|inst  ; CLOCK    ;
; N/A   ; None         ; 5.556 ns   ; ADDR[0] ; Block3:inst|Register:inst27|inst3 ; CLOCK    ;
; N/A   ; None         ; 5.556 ns   ; ADDR[0] ; Block3:inst|Register:inst27|inst2 ; CLOCK    ;
; N/A   ; None         ; 5.556 ns   ; ADDR[0] ; Block3:inst|Register:inst27|inst1 ; CLOCK    ;
; N/A   ; None         ; 5.556 ns   ; ADDR[0] ; Block3:inst|Register:inst27|inst  ; CLOCK    ;
; N/A   ; None         ; 5.479 ns   ; ENABLE  ; Block3:inst|Register:inst30|inst1 ; CLOCK    ;
; N/A   ; None         ; 5.479 ns   ; ENABLE  ; Block3:inst|Register:inst30|inst  ; CLOCK    ;
; N/A   ; None         ; 5.355 ns   ; ADDR[0] ; Block3:inst|Register:inst25|inst3 ; CLOCK    ;
; N/A   ; None         ; 5.355 ns   ; ADDR[0] ; Block3:inst|Register:inst25|inst2 ; CLOCK    ;
; N/A   ; None         ; 5.355 ns   ; ADDR[0] ; Block3:inst|Register:inst25|inst1 ; CLOCK    ;
; N/A   ; None         ; 5.355 ns   ; ADDR[0] ; Block3:inst|Register:inst25|inst  ; CLOCK    ;
; N/A   ; None         ; 5.339 ns   ; ADDR[0] ; Block3:inst|Register:inst26|inst3 ; CLOCK    ;
; N/A   ; None         ; 5.339 ns   ; ADDR[0] ; Block3:inst|Register:inst26|inst2 ; CLOCK    ;
; N/A   ; None         ; 5.339 ns   ; ADDR[0] ; Block3:inst|Register:inst26|inst1 ; CLOCK    ;
; N/A   ; None         ; 5.339 ns   ; ADDR[0] ; Block3:inst|Register:inst26|inst  ; CLOCK    ;
; N/A   ; None         ; 5.330 ns   ; ADDR[0] ; Block3:inst|Register:inst24|inst3 ; CLOCK    ;
; N/A   ; None         ; 5.330 ns   ; ADDR[0] ; Block3:inst|Register:inst24|inst2 ; CLOCK    ;
; N/A   ; None         ; 5.330 ns   ; ADDR[0] ; Block3:inst|Register:inst24|inst1 ; CLOCK    ;
; N/A   ; None         ; 5.330 ns   ; ADDR[0] ; Block3:inst|Register:inst24|inst  ; CLOCK    ;
; N/A   ; None         ; 5.318 ns   ; ADDR[0] ; Block3:inst|Register:inst29|inst3 ; CLOCK    ;
; N/A   ; None         ; 5.318 ns   ; ADDR[0] ; Block3:inst|Register:inst29|inst2 ; CLOCK    ;
; N/A   ; None         ; 5.318 ns   ; ADDR[0] ; Block3:inst|Register:inst29|inst1 ; CLOCK    ;
; N/A   ; None         ; 5.318 ns   ; ADDR[0] ; Block3:inst|Register:inst29|inst  ; CLOCK    ;
; N/A   ; None         ; 5.160 ns   ; ADDR[0] ; Block3:inst|Register:inst28|inst3 ; CLOCK    ;
; N/A   ; None         ; 5.160 ns   ; ADDR[0] ; Block3:inst|Register:inst28|inst2 ; CLOCK    ;
; N/A   ; None         ; 5.154 ns   ; ADDR[0] ; Block3:inst|Register:inst30|inst3 ; CLOCK    ;
; N/A   ; None         ; 5.154 ns   ; ADDR[0] ; Block3:inst|Register:inst30|inst2 ; CLOCK    ;
; N/A   ; None         ; 5.138 ns   ; ENABLE  ; Block3:inst|Register:inst28|inst1 ; CLOCK    ;
; N/A   ; None         ; 5.138 ns   ; ENABLE  ; Block3:inst|Register:inst28|inst  ; CLOCK    ;
; N/A   ; None         ; 5.135 ns   ; ENABLE  ; Block3:inst|Register:inst|inst3   ; CLOCK    ;
; N/A   ; None         ; 5.135 ns   ; ENABLE  ; Block3:inst|Register:inst|inst2   ; CLOCK    ;
; N/A   ; None         ; 5.135 ns   ; ENABLE  ; Block3:inst|Register:inst|inst1   ; CLOCK    ;
; N/A   ; None         ; 5.135 ns   ; ENABLE  ; Block3:inst|Register:inst|inst    ; CLOCK    ;
; N/A   ; None         ; 5.125 ns   ; ENABLE  ; Block3:inst|Register:inst27|inst3 ; CLOCK    ;
; N/A   ; None         ; 5.125 ns   ; ENABLE  ; Block3:inst|Register:inst27|inst2 ; CLOCK    ;
; N/A   ; None         ; 5.125 ns   ; ENABLE  ; Block3:inst|Register:inst27|inst1 ; CLOCK    ;
; N/A   ; None         ; 5.125 ns   ; ENABLE  ; Block3:inst|Register:inst27|inst  ; CLOCK    ;
; N/A   ; None         ; 4.985 ns   ; IN[2]   ; Block3:inst|Register:inst27|inst2 ; CLOCK    ;
; N/A   ; None         ; 4.985 ns   ; IN[2]   ; Block3:inst|Register:inst|inst2   ; CLOCK    ;
; N/A   ; None         ; 4.981 ns   ; IN[2]   ; Block3:inst|Register:inst25|inst2 ; CLOCK    ;
; N/A   ; None         ; 4.981 ns   ; IN[2]   ; Block3:inst|Register:inst29|inst2 ; CLOCK    ;
; N/A   ; None         ; 4.966 ns   ; IN[2]   ; Block3:inst|Register:inst26|inst2 ; CLOCK    ;
; N/A   ; None         ; 4.966 ns   ; IN[2]   ; Block3:inst|Register:inst24|inst2 ; CLOCK    ;
; N/A   ; None         ; 4.944 ns   ; IN[2]   ; Block3:inst|Register:inst28|inst2 ; CLOCK    ;
; N/A   ; None         ; 4.900 ns   ; ENABLE  ; Block3:inst|Register:inst24|inst3 ; CLOCK    ;
; N/A   ; None         ; 4.900 ns   ; ENABLE  ; Block3:inst|Register:inst24|inst2 ; CLOCK    ;
; N/A   ; None         ; 4.900 ns   ; ENABLE  ; Block3:inst|Register:inst24|inst1 ; CLOCK    ;
; N/A   ; None         ; 4.900 ns   ; ENABLE  ; Block3:inst|Register:inst24|inst  ; CLOCK    ;
; N/A   ; None         ; 4.883 ns   ; ENABLE  ; Block3:inst|Register:inst25|inst3 ; CLOCK    ;
; N/A   ; None         ; 4.883 ns   ; ENABLE  ; Block3:inst|Register:inst25|inst2 ; CLOCK    ;
; N/A   ; None         ; 4.883 ns   ; ENABLE  ; Block3:inst|Register:inst25|inst1 ; CLOCK    ;
; N/A   ; None         ; 4.883 ns   ; ENABLE  ; Block3:inst|Register:inst25|inst  ; CLOCK    ;
; N/A   ; None         ; 4.871 ns   ; ENABLE  ; Block3:inst|Register:inst26|inst3 ; CLOCK    ;
; N/A   ; None         ; 4.871 ns   ; ENABLE  ; Block3:inst|Register:inst26|inst2 ; CLOCK    ;
; N/A   ; None         ; 4.871 ns   ; ENABLE  ; Block3:inst|Register:inst26|inst1 ; CLOCK    ;
; N/A   ; None         ; 4.871 ns   ; ENABLE  ; Block3:inst|Register:inst26|inst  ; CLOCK    ;
; N/A   ; None         ; 4.849 ns   ; ENABLE  ; Block3:inst|Register:inst29|inst3 ; CLOCK    ;
; N/A   ; None         ; 4.849 ns   ; ENABLE  ; Block3:inst|Register:inst29|inst2 ; CLOCK    ;
; N/A   ; None         ; 4.849 ns   ; ENABLE  ; Block3:inst|Register:inst29|inst1 ; CLOCK    ;
; N/A   ; None         ; 4.849 ns   ; ENABLE  ; Block3:inst|Register:inst29|inst  ; CLOCK    ;
; N/A   ; None         ; 4.820 ns   ; IN[2]   ; Block3:inst|Register:inst30|inst2 ; CLOCK    ;
; N/A   ; None         ; 4.798 ns   ; IN[1]   ; Block3:inst|Register:inst26|inst1 ; CLOCK    ;
; N/A   ; None         ; 4.731 ns   ; ENABLE  ; Block3:inst|Register:inst28|inst3 ; CLOCK    ;
; N/A   ; None         ; 4.731 ns   ; ENABLE  ; Block3:inst|Register:inst28|inst2 ; CLOCK    ;
; N/A   ; None         ; 4.698 ns   ; ENABLE  ; Block3:inst|Register:inst30|inst3 ; CLOCK    ;
; N/A   ; None         ; 4.698 ns   ; ENABLE  ; Block3:inst|Register:inst30|inst2 ; CLOCK    ;
; N/A   ; None         ; 4.641 ns   ; IN[1]   ; Block3:inst|Register:inst24|inst1 ; CLOCK    ;
; N/A   ; None         ; 4.553 ns   ; IN[1]   ; Block3:inst|Register:inst27|inst1 ; CLOCK    ;
; N/A   ; None         ; 4.549 ns   ; IN[1]   ; Block3:inst|Register:inst|inst1   ; CLOCK    ;
; N/A   ; None         ; 4.516 ns   ; IN[1]   ; Block3:inst|Register:inst28|inst1 ; CLOCK    ;
; N/A   ; None         ; 4.516 ns   ; IN[1]   ; Block3:inst|Register:inst30|inst1 ; CLOCK    ;
; N/A   ; None         ; 4.305 ns   ; IN[1]   ; Block3:inst|Register:inst25|inst1 ; CLOCK    ;
; N/A   ; None         ; 4.303 ns   ; IN[1]   ; Block3:inst|Register:inst29|inst1 ; CLOCK    ;
; N/A   ; None         ; 4.075 ns   ; IN[3]   ; Block3:inst|Register:inst28|inst3 ; CLOCK    ;
; N/A   ; None         ; 4.027 ns   ; IN[3]   ; Block3:inst|Register:inst|inst3   ; CLOCK    ;
; N/A   ; None         ; 4.026 ns   ; IN[3]   ; Block3:inst|Register:inst27|inst3 ; CLOCK    ;
; N/A   ; None         ; 4.024 ns   ; IN[3]   ; Block3:inst|Register:inst29|inst3 ; CLOCK    ;
; N/A   ; None         ; 4.023 ns   ; IN[3]   ; Block3:inst|Register:inst25|inst3 ; CLOCK    ;
; N/A   ; None         ; 4.013 ns   ; IN[3]   ; Block3:inst|Register:inst26|inst3 ; CLOCK    ;
; N/A   ; None         ; 4.013 ns   ; IN[3]   ; Block3:inst|Register:inst24|inst3 ; CLOCK    ;
; N/A   ; None         ; 3.897 ns   ; IN[0]   ; Block3:inst|Register:inst|inst    ; CLOCK    ;
; N/A   ; None         ; 3.896 ns   ; IN[0]   ; Block3:inst|Register:inst30|inst  ; CLOCK    ;
; N/A   ; None         ; 3.896 ns   ; IN[0]   ; Block3:inst|Register:inst27|inst  ; CLOCK    ;
; N/A   ; None         ; 3.895 ns   ; IN[0]   ; Block3:inst|Register:inst28|inst  ; CLOCK    ;
; N/A   ; None         ; 3.871 ns   ; IN[3]   ; Block3:inst|Register:inst30|inst3 ; CLOCK    ;
; N/A   ; None         ; 3.801 ns   ; IN[0]   ; Block3:inst|Register:inst24|inst  ; CLOCK    ;
; N/A   ; None         ; 3.674 ns   ; IN[0]   ; Block3:inst|Register:inst26|inst  ; CLOCK    ;
; N/A   ; None         ; 3.665 ns   ; IN[0]   ; Block3:inst|Register:inst29|inst  ; CLOCK    ;
; N/A   ; None         ; 3.664 ns   ; IN[0]   ; Block3:inst|Register:inst25|inst  ; CLOCK    ;
; N/A   ; None         ; 1.924 ns   ; ADDR[2] ; Block3:inst|Register:inst30|inst1 ; CLOCK    ;
; N/A   ; None         ; 1.924 ns   ; ADDR[2] ; Block3:inst|Register:inst30|inst  ; CLOCK    ;
; N/A   ; None         ; 1.640 ns   ; ADDR[1] ; Block3:inst|Register:inst30|inst1 ; CLOCK    ;
; N/A   ; None         ; 1.640 ns   ; ADDR[1] ; Block3:inst|Register:inst30|inst  ; CLOCK    ;
; N/A   ; None         ; 1.581 ns   ; ADDR[2] ; Block3:inst|Register:inst28|inst1 ; CLOCK    ;
; N/A   ; None         ; 1.581 ns   ; ADDR[2] ; Block3:inst|Register:inst28|inst  ; CLOCK    ;
; N/A   ; None         ; 1.570 ns   ; ADDR[2] ; Block3:inst|Register:inst27|inst3 ; CLOCK    ;
; N/A   ; None         ; 1.570 ns   ; ADDR[2] ; Block3:inst|Register:inst27|inst2 ; CLOCK    ;
; N/A   ; None         ; 1.570 ns   ; ADDR[2] ; Block3:inst|Register:inst27|inst1 ; CLOCK    ;
; N/A   ; None         ; 1.570 ns   ; ADDR[2] ; Block3:inst|Register:inst27|inst  ; CLOCK    ;
; N/A   ; None         ; 1.537 ns   ; ADDR[2] ; Block3:inst|Register:inst|inst3   ; CLOCK    ;
; N/A   ; None         ; 1.537 ns   ; ADDR[2] ; Block3:inst|Register:inst|inst2   ; CLOCK    ;
; N/A   ; None         ; 1.537 ns   ; ADDR[2] ; Block3:inst|Register:inst|inst1   ; CLOCK    ;
; N/A   ; None         ; 1.537 ns   ; ADDR[2] ; Block3:inst|Register:inst|inst    ; CLOCK    ;
; N/A   ; None         ; 1.311 ns   ; ADDR[2] ; Block3:inst|Register:inst25|inst3 ; CLOCK    ;
; N/A   ; None         ; 1.311 ns   ; ADDR[2] ; Block3:inst|Register:inst25|inst2 ; CLOCK    ;
; N/A   ; None         ; 1.311 ns   ; ADDR[2] ; Block3:inst|Register:inst25|inst1 ; CLOCK    ;
; N/A   ; None         ; 1.311 ns   ; ADDR[2] ; Block3:inst|Register:inst25|inst  ; CLOCK    ;
; N/A   ; None         ; 1.300 ns   ; ADDR[2] ; Block3:inst|Register:inst24|inst3 ; CLOCK    ;
; N/A   ; None         ; 1.300 ns   ; ADDR[2] ; Block3:inst|Register:inst24|inst2 ; CLOCK    ;
; N/A   ; None         ; 1.300 ns   ; ADDR[2] ; Block3:inst|Register:inst24|inst1 ; CLOCK    ;
; N/A   ; None         ; 1.300 ns   ; ADDR[2] ; Block3:inst|Register:inst24|inst  ; CLOCK    ;
; N/A   ; None         ; 1.294 ns   ; ADDR[2] ; Block3:inst|Register:inst26|inst3 ; CLOCK    ;
; N/A   ; None         ; 1.294 ns   ; ADDR[2] ; Block3:inst|Register:inst26|inst2 ; CLOCK    ;
; N/A   ; None         ; 1.294 ns   ; ADDR[2] ; Block3:inst|Register:inst26|inst1 ; CLOCK    ;
; N/A   ; None         ; 1.294 ns   ; ADDR[2] ; Block3:inst|Register:inst26|inst  ; CLOCK    ;
; N/A   ; None         ; 1.293 ns   ; ADDR[2] ; Block3:inst|Register:inst29|inst3 ; CLOCK    ;
; N/A   ; None         ; 1.293 ns   ; ADDR[2] ; Block3:inst|Register:inst29|inst2 ; CLOCK    ;
; N/A   ; None         ; 1.293 ns   ; ADDR[2] ; Block3:inst|Register:inst29|inst1 ; CLOCK    ;
; N/A   ; None         ; 1.293 ns   ; ADDR[2] ; Block3:inst|Register:inst29|inst  ; CLOCK    ;
; N/A   ; None         ; 1.284 ns   ; ADDR[1] ; Block3:inst|Register:inst|inst3   ; CLOCK    ;
; N/A   ; None         ; 1.284 ns   ; ADDR[1] ; Block3:inst|Register:inst|inst2   ; CLOCK    ;
; N/A   ; None         ; 1.284 ns   ; ADDR[1] ; Block3:inst|Register:inst|inst1   ; CLOCK    ;
; N/A   ; None         ; 1.284 ns   ; ADDR[1] ; Block3:inst|Register:inst|inst    ; CLOCK    ;
; N/A   ; None         ; 1.269 ns   ; ADDR[1] ; Block3:inst|Register:inst28|inst1 ; CLOCK    ;
; N/A   ; None         ; 1.269 ns   ; ADDR[1] ; Block3:inst|Register:inst28|inst  ; CLOCK    ;
; N/A   ; None         ; 1.258 ns   ; ADDR[1] ; Block3:inst|Register:inst27|inst3 ; CLOCK    ;
; N/A   ; None         ; 1.258 ns   ; ADDR[1] ; Block3:inst|Register:inst27|inst2 ; CLOCK    ;
; N/A   ; None         ; 1.258 ns   ; ADDR[1] ; Block3:inst|Register:inst27|inst1 ; CLOCK    ;
; N/A   ; None         ; 1.258 ns   ; ADDR[1] ; Block3:inst|Register:inst27|inst  ; CLOCK    ;
; N/A   ; None         ; 1.174 ns   ; ADDR[2] ; Block3:inst|Register:inst28|inst3 ; CLOCK    ;
; N/A   ; None         ; 1.174 ns   ; ADDR[2] ; Block3:inst|Register:inst28|inst2 ; CLOCK    ;
; N/A   ; None         ; 1.143 ns   ; ADDR[2] ; Block3:inst|Register:inst30|inst3 ; CLOCK    ;
; N/A   ; None         ; 1.143 ns   ; ADDR[2] ; Block3:inst|Register:inst30|inst2 ; CLOCK    ;
; N/A   ; None         ; 1.062 ns   ; ADDR[1] ; Block3:inst|Register:inst25|inst3 ; CLOCK    ;
; N/A   ; None         ; 1.062 ns   ; ADDR[1] ; Block3:inst|Register:inst25|inst2 ; CLOCK    ;
; N/A   ; None         ; 1.062 ns   ; ADDR[1] ; Block3:inst|Register:inst25|inst1 ; CLOCK    ;
; N/A   ; None         ; 1.062 ns   ; ADDR[1] ; Block3:inst|Register:inst25|inst  ; CLOCK    ;
; N/A   ; None         ; 1.045 ns   ; ADDR[1] ; Block3:inst|Register:inst26|inst3 ; CLOCK    ;
; N/A   ; None         ; 1.045 ns   ; ADDR[1] ; Block3:inst|Register:inst26|inst2 ; CLOCK    ;
; N/A   ; None         ; 1.045 ns   ; ADDR[1] ; Block3:inst|Register:inst26|inst1 ; CLOCK    ;
; N/A   ; None         ; 1.045 ns   ; ADDR[1] ; Block3:inst|Register:inst26|inst  ; CLOCK    ;
; N/A   ; None         ; 1.037 ns   ; ADDR[1] ; Block3:inst|Register:inst24|inst3 ; CLOCK    ;
; N/A   ; None         ; 1.037 ns   ; ADDR[1] ; Block3:inst|Register:inst24|inst2 ; CLOCK    ;
; N/A   ; None         ; 1.037 ns   ; ADDR[1] ; Block3:inst|Register:inst24|inst1 ; CLOCK    ;
; N/A   ; None         ; 1.037 ns   ; ADDR[1] ; Block3:inst|Register:inst24|inst  ; CLOCK    ;
; N/A   ; None         ; 1.024 ns   ; ADDR[1] ; Block3:inst|Register:inst29|inst3 ; CLOCK    ;
; N/A   ; None         ; 1.024 ns   ; ADDR[1] ; Block3:inst|Register:inst29|inst2 ; CLOCK    ;
; N/A   ; None         ; 1.024 ns   ; ADDR[1] ; Block3:inst|Register:inst29|inst1 ; CLOCK    ;
; N/A   ; None         ; 1.024 ns   ; ADDR[1] ; Block3:inst|Register:inst29|inst  ; CLOCK    ;
; N/A   ; None         ; 0.862 ns   ; ADDR[1] ; Block3:inst|Register:inst28|inst3 ; CLOCK    ;
; N/A   ; None         ; 0.862 ns   ; ADDR[1] ; Block3:inst|Register:inst28|inst2 ; CLOCK    ;
; N/A   ; None         ; 0.859 ns   ; ADDR[1] ; Block3:inst|Register:inst30|inst3 ; CLOCK    ;
; N/A   ; None         ; 0.859 ns   ; ADDR[1] ; Block3:inst|Register:inst30|inst2 ; CLOCK    ;
+-------+--------------+------------+---------+-----------------------------------+----------+


+-------------------------------------------------------------------------------------------+
; tco                                                                                       ;
+-------+--------------+------------+-----------------------------------+------+------------+
; Slack ; Required tco ; Actual tco ; From                              ; To   ; From Clock ;
+-------+--------------+------------+-----------------------------------+------+------------+
; N/A   ; None         ; 11.473 ns  ; Block3:inst|Register:inst|inst2   ; Q[2] ; CLOCK      ;
; N/A   ; None         ; 11.403 ns  ; Block3:inst|Register:inst24|inst  ; Q[0] ; CLOCK      ;
; N/A   ; None         ; 11.219 ns  ; Block3:inst|Register:inst|inst    ; Q[0] ; CLOCK      ;
; N/A   ; None         ; 11.074 ns  ; Block3:inst|Register:inst27|inst2 ; Q[2] ; CLOCK      ;
; N/A   ; None         ; 10.821 ns  ; Block3:inst|Register:inst26|inst  ; Q[0] ; CLOCK      ;
; N/A   ; None         ; 10.809 ns  ; Block3:inst|Register:inst24|inst2 ; Q[2] ; CLOCK      ;
; N/A   ; None         ; 10.782 ns  ; Block3:inst|Register:inst27|inst  ; Q[0] ; CLOCK      ;
; N/A   ; None         ; 10.405 ns  ; Block3:inst|Register:inst26|inst2 ; Q[2] ; CLOCK      ;
; N/A   ; None         ; 10.391 ns  ; Block3:inst|Register:inst30|inst  ; Q[0] ; CLOCK      ;
; N/A   ; None         ; 10.359 ns  ; Block3:inst|Register:inst29|inst2 ; Q[2] ; CLOCK      ;
; N/A   ; None         ; 10.233 ns  ; Block3:inst|Register:inst25|inst2 ; Q[2] ; CLOCK      ;
; N/A   ; None         ; 10.221 ns  ; Block3:inst|Register:inst30|inst2 ; Q[2] ; CLOCK      ;
; N/A   ; None         ; 9.962 ns   ; Block3:inst|Register:inst28|inst  ; Q[0] ; CLOCK      ;
; N/A   ; None         ; 9.845 ns   ; Block3:inst|Register:inst29|inst  ; Q[0] ; CLOCK      ;
; N/A   ; None         ; 9.783 ns   ; Block3:inst|Register:inst28|inst2 ; Q[2] ; CLOCK      ;
; N/A   ; None         ; 9.716 ns   ; Block3:inst|Register:inst25|inst  ; Q[0] ; CLOCK      ;
; N/A   ; None         ; 9.108 ns   ; Block3:inst|Register:inst24|inst1 ; Q[1] ; CLOCK      ;
; N/A   ; None         ; 9.097 ns   ; Block3:inst|Register:inst|inst1   ; Q[1] ; CLOCK      ;
; N/A   ; None         ; 9.058 ns   ; Block3:inst|Register:inst|inst3   ; Q[3] ; CLOCK      ;
; N/A   ; None         ; 8.706 ns   ; Block3:inst|Register:inst26|inst1 ; Q[1] ; CLOCK      ;
; N/A   ; None         ; 8.658 ns   ; Block3:inst|Register:inst27|inst1 ; Q[1] ; CLOCK      ;
; N/A   ; None         ; 8.656 ns   ; Block3:inst|Register:inst27|inst3 ; Q[3] ; CLOCK      ;
; N/A   ; None         ; 8.518 ns   ; Block3:inst|Register:inst24|inst3 ; Q[3] ; CLOCK      ;
; N/A   ; None         ; 8.214 ns   ; Block3:inst|Register:inst30|inst1 ; Q[1] ; CLOCK      ;
; N/A   ; None         ; 8.115 ns   ; Block3:inst|Register:inst26|inst3 ; Q[3] ; CLOCK      ;
; N/A   ; None         ; 7.945 ns   ; Block3:inst|Register:inst29|inst1 ; Q[1] ; CLOCK      ;
; N/A   ; None         ; 7.942 ns   ; Block3:inst|Register:inst29|inst3 ; Q[3] ; CLOCK      ;
; N/A   ; None         ; 7.922 ns   ; Block3:inst|Register:inst30|inst3 ; Q[3] ; CLOCK      ;
; N/A   ; None         ; 7.817 ns   ; Block3:inst|Register:inst28|inst1 ; Q[1] ; CLOCK      ;
; N/A   ; None         ; 7.815 ns   ; Block3:inst|Register:inst25|inst1 ; Q[1] ; CLOCK      ;
; N/A   ; None         ; 7.814 ns   ; Block3:inst|Register:inst25|inst3 ; Q[3] ; CLOCK      ;
; N/A   ; None         ; 7.486 ns   ; Block3:inst|Register:inst28|inst3 ; Q[3] ; CLOCK      ;
+-------+--------------+------------+-----------------------------------+------+------------+


+--------------------------------------------------------------+
; tpd                                                          ;
+-------+-------------------+-----------------+---------+------+
; Slack ; Required P2P Time ; Actual P2P Time ; From    ; To   ;
+-------+-------------------+-----------------+---------+------+
; N/A   ; None              ; 13.108 ns       ; ADDR[0] ; Q[2] ;
; N/A   ; None              ; 12.562 ns       ; ADDR[0] ; Q[0] ;
; N/A   ; None              ; 10.862 ns       ; ADDR[0] ; Q[3] ;
; N/A   ; None              ; 10.800 ns       ; ADDR[2] ; Q[2] ;
; N/A   ; None              ; 10.695 ns       ; ADDR[0] ; Q[1] ;
; N/A   ; None              ; 10.504 ns       ; ADDR[1] ; Q[0] ;
; N/A   ; None              ; 10.488 ns       ; ADDR[2] ; Q[0] ;
; N/A   ; None              ; 10.484 ns       ; ADDR[1] ; Q[2] ;
; N/A   ; None              ; 8.388 ns        ; ADDR[1] ; Q[1] ;
; N/A   ; None              ; 8.383 ns        ; ADDR[2] ; Q[3] ;
; N/A   ; None              ; 8.378 ns        ; ADDR[2] ; Q[1] ;
; N/A   ; None              ; 8.065 ns        ; ADDR[1] ; Q[3] ;
+-------+-------------------+-----------------+---------+------+


+--------------------------------------------------------------------------------------------------+
; th                                                                                               ;
+---------------+-------------+-----------+---------+-----------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From    ; To                                ; To Clock ;
+---------------+-------------+-----------+---------+-----------------------------------+----------+
; N/A           ; None        ; -0.629 ns ; ADDR[1] ; Block3:inst|Register:inst30|inst3 ; CLOCK    ;
; N/A           ; None        ; -0.629 ns ; ADDR[1] ; Block3:inst|Register:inst30|inst2 ; CLOCK    ;
; N/A           ; None        ; -0.632 ns ; ADDR[1] ; Block3:inst|Register:inst28|inst3 ; CLOCK    ;
; N/A           ; None        ; -0.632 ns ; ADDR[1] ; Block3:inst|Register:inst28|inst2 ; CLOCK    ;
; N/A           ; None        ; -0.794 ns ; ADDR[1] ; Block3:inst|Register:inst29|inst3 ; CLOCK    ;
; N/A           ; None        ; -0.794 ns ; ADDR[1] ; Block3:inst|Register:inst29|inst2 ; CLOCK    ;
; N/A           ; None        ; -0.794 ns ; ADDR[1] ; Block3:inst|Register:inst29|inst1 ; CLOCK    ;
; N/A           ; None        ; -0.794 ns ; ADDR[1] ; Block3:inst|Register:inst29|inst  ; CLOCK    ;
; N/A           ; None        ; -0.807 ns ; ADDR[1] ; Block3:inst|Register:inst24|inst3 ; CLOCK    ;
; N/A           ; None        ; -0.807 ns ; ADDR[1] ; Block3:inst|Register:inst24|inst2 ; CLOCK    ;
; N/A           ; None        ; -0.807 ns ; ADDR[1] ; Block3:inst|Register:inst24|inst1 ; CLOCK    ;
; N/A           ; None        ; -0.807 ns ; ADDR[1] ; Block3:inst|Register:inst24|inst  ; CLOCK    ;
; N/A           ; None        ; -0.815 ns ; ADDR[1] ; Block3:inst|Register:inst26|inst3 ; CLOCK    ;
; N/A           ; None        ; -0.815 ns ; ADDR[1] ; Block3:inst|Register:inst26|inst2 ; CLOCK    ;
; N/A           ; None        ; -0.815 ns ; ADDR[1] ; Block3:inst|Register:inst26|inst1 ; CLOCK    ;
; N/A           ; None        ; -0.815 ns ; ADDR[1] ; Block3:inst|Register:inst26|inst  ; CLOCK    ;
; N/A           ; None        ; -0.832 ns ; ADDR[1] ; Block3:inst|Register:inst25|inst3 ; CLOCK    ;
; N/A           ; None        ; -0.832 ns ; ADDR[1] ; Block3:inst|Register:inst25|inst2 ; CLOCK    ;
; N/A           ; None        ; -0.832 ns ; ADDR[1] ; Block3:inst|Register:inst25|inst1 ; CLOCK    ;
; N/A           ; None        ; -0.832 ns ; ADDR[1] ; Block3:inst|Register:inst25|inst  ; CLOCK    ;
; N/A           ; None        ; -0.913 ns ; ADDR[2] ; Block3:inst|Register:inst30|inst3 ; CLOCK    ;
; N/A           ; None        ; -0.913 ns ; ADDR[2] ; Block3:inst|Register:inst30|inst2 ; CLOCK    ;
; N/A           ; None        ; -0.944 ns ; ADDR[2] ; Block3:inst|Register:inst28|inst3 ; CLOCK    ;
; N/A           ; None        ; -0.944 ns ; ADDR[2] ; Block3:inst|Register:inst28|inst2 ; CLOCK    ;
; N/A           ; None        ; -1.028 ns ; ADDR[1] ; Block3:inst|Register:inst27|inst3 ; CLOCK    ;
; N/A           ; None        ; -1.028 ns ; ADDR[1] ; Block3:inst|Register:inst27|inst2 ; CLOCK    ;
; N/A           ; None        ; -1.028 ns ; ADDR[1] ; Block3:inst|Register:inst27|inst1 ; CLOCK    ;
; N/A           ; None        ; -1.028 ns ; ADDR[1] ; Block3:inst|Register:inst27|inst  ; CLOCK    ;
; N/A           ; None        ; -1.039 ns ; ADDR[1] ; Block3:inst|Register:inst28|inst1 ; CLOCK    ;
; N/A           ; None        ; -1.039 ns ; ADDR[1] ; Block3:inst|Register:inst28|inst  ; CLOCK    ;
; N/A           ; None        ; -1.054 ns ; ADDR[1] ; Block3:inst|Register:inst|inst3   ; CLOCK    ;
; N/A           ; None        ; -1.054 ns ; ADDR[1] ; Block3:inst|Register:inst|inst2   ; CLOCK    ;
; N/A           ; None        ; -1.054 ns ; ADDR[1] ; Block3:inst|Register:inst|inst1   ; CLOCK    ;
; N/A           ; None        ; -1.054 ns ; ADDR[1] ; Block3:inst|Register:inst|inst    ; CLOCK    ;
; N/A           ; None        ; -1.063 ns ; ADDR[2] ; Block3:inst|Register:inst29|inst3 ; CLOCK    ;
; N/A           ; None        ; -1.063 ns ; ADDR[2] ; Block3:inst|Register:inst29|inst2 ; CLOCK    ;
; N/A           ; None        ; -1.063 ns ; ADDR[2] ; Block3:inst|Register:inst29|inst1 ; CLOCK    ;
; N/A           ; None        ; -1.063 ns ; ADDR[2] ; Block3:inst|Register:inst29|inst  ; CLOCK    ;
; N/A           ; None        ; -1.064 ns ; ADDR[2] ; Block3:inst|Register:inst26|inst3 ; CLOCK    ;
; N/A           ; None        ; -1.064 ns ; ADDR[2] ; Block3:inst|Register:inst26|inst2 ; CLOCK    ;
; N/A           ; None        ; -1.064 ns ; ADDR[2] ; Block3:inst|Register:inst26|inst1 ; CLOCK    ;
; N/A           ; None        ; -1.064 ns ; ADDR[2] ; Block3:inst|Register:inst26|inst  ; CLOCK    ;
; N/A           ; None        ; -1.070 ns ; ADDR[2] ; Block3:inst|Register:inst24|inst3 ; CLOCK    ;
; N/A           ; None        ; -1.070 ns ; ADDR[2] ; Block3:inst|Register:inst24|inst2 ; CLOCK    ;
; N/A           ; None        ; -1.070 ns ; ADDR[2] ; Block3:inst|Register:inst24|inst1 ; CLOCK    ;
; N/A           ; None        ; -1.070 ns ; ADDR[2] ; Block3:inst|Register:inst24|inst  ; CLOCK    ;
; N/A           ; None        ; -1.081 ns ; ADDR[2] ; Block3:inst|Register:inst25|inst3 ; CLOCK    ;
; N/A           ; None        ; -1.081 ns ; ADDR[2] ; Block3:inst|Register:inst25|inst2 ; CLOCK    ;
; N/A           ; None        ; -1.081 ns ; ADDR[2] ; Block3:inst|Register:inst25|inst1 ; CLOCK    ;
; N/A           ; None        ; -1.081 ns ; ADDR[2] ; Block3:inst|Register:inst25|inst  ; CLOCK    ;
; N/A           ; None        ; -1.307 ns ; ADDR[2] ; Block3:inst|Register:inst|inst3   ; CLOCK    ;
; N/A           ; None        ; -1.307 ns ; ADDR[2] ; Block3:inst|Register:inst|inst2   ; CLOCK    ;
; N/A           ; None        ; -1.307 ns ; ADDR[2] ; Block3:inst|Register:inst|inst1   ; CLOCK    ;
; N/A           ; None        ; -1.307 ns ; ADDR[2] ; Block3:inst|Register:inst|inst    ; CLOCK    ;
; N/A           ; None        ; -1.340 ns ; ADDR[2] ; Block3:inst|Register:inst27|inst3 ; CLOCK    ;
; N/A           ; None        ; -1.340 ns ; ADDR[2] ; Block3:inst|Register:inst27|inst2 ; CLOCK    ;
; N/A           ; None        ; -1.340 ns ; ADDR[2] ; Block3:inst|Register:inst27|inst1 ; CLOCK    ;
; N/A           ; None        ; -1.340 ns ; ADDR[2] ; Block3:inst|Register:inst27|inst  ; CLOCK    ;
; N/A           ; None        ; -1.351 ns ; ADDR[2] ; Block3:inst|Register:inst28|inst1 ; CLOCK    ;
; N/A           ; None        ; -1.351 ns ; ADDR[2] ; Block3:inst|Register:inst28|inst  ; CLOCK    ;
; N/A           ; None        ; -1.410 ns ; ADDR[1] ; Block3:inst|Register:inst30|inst1 ; CLOCK    ;
; N/A           ; None        ; -1.410 ns ; ADDR[1] ; Block3:inst|Register:inst30|inst  ; CLOCK    ;
; N/A           ; None        ; -1.694 ns ; ADDR[2] ; Block3:inst|Register:inst30|inst1 ; CLOCK    ;
; N/A           ; None        ; -1.694 ns ; ADDR[2] ; Block3:inst|Register:inst30|inst  ; CLOCK    ;
; N/A           ; None        ; -3.434 ns ; IN[0]   ; Block3:inst|Register:inst25|inst  ; CLOCK    ;
; N/A           ; None        ; -3.435 ns ; IN[0]   ; Block3:inst|Register:inst29|inst  ; CLOCK    ;
; N/A           ; None        ; -3.444 ns ; IN[0]   ; Block3:inst|Register:inst26|inst  ; CLOCK    ;
; N/A           ; None        ; -3.571 ns ; IN[0]   ; Block3:inst|Register:inst24|inst  ; CLOCK    ;
; N/A           ; None        ; -3.641 ns ; IN[3]   ; Block3:inst|Register:inst30|inst3 ; CLOCK    ;
; N/A           ; None        ; -3.665 ns ; IN[0]   ; Block3:inst|Register:inst28|inst  ; CLOCK    ;
; N/A           ; None        ; -3.666 ns ; IN[0]   ; Block3:inst|Register:inst30|inst  ; CLOCK    ;
; N/A           ; None        ; -3.666 ns ; IN[0]   ; Block3:inst|Register:inst27|inst  ; CLOCK    ;
; N/A           ; None        ; -3.667 ns ; IN[0]   ; Block3:inst|Register:inst|inst    ; CLOCK    ;
; N/A           ; None        ; -3.783 ns ; IN[3]   ; Block3:inst|Register:inst26|inst3 ; CLOCK    ;
; N/A           ; None        ; -3.783 ns ; IN[3]   ; Block3:inst|Register:inst24|inst3 ; CLOCK    ;
; N/A           ; None        ; -3.793 ns ; IN[3]   ; Block3:inst|Register:inst25|inst3 ; CLOCK    ;
; N/A           ; None        ; -3.794 ns ; IN[3]   ; Block3:inst|Register:inst29|inst3 ; CLOCK    ;
; N/A           ; None        ; -3.796 ns ; IN[3]   ; Block3:inst|Register:inst27|inst3 ; CLOCK    ;
; N/A           ; None        ; -3.797 ns ; IN[3]   ; Block3:inst|Register:inst|inst3   ; CLOCK    ;
; N/A           ; None        ; -3.845 ns ; IN[3]   ; Block3:inst|Register:inst28|inst3 ; CLOCK    ;
; N/A           ; None        ; -4.073 ns ; IN[1]   ; Block3:inst|Register:inst29|inst1 ; CLOCK    ;
; N/A           ; None        ; -4.075 ns ; IN[1]   ; Block3:inst|Register:inst25|inst1 ; CLOCK    ;
; N/A           ; None        ; -4.286 ns ; IN[1]   ; Block3:inst|Register:inst28|inst1 ; CLOCK    ;
; N/A           ; None        ; -4.286 ns ; IN[1]   ; Block3:inst|Register:inst30|inst1 ; CLOCK    ;
; N/A           ; None        ; -4.319 ns ; IN[1]   ; Block3:inst|Register:inst|inst1   ; CLOCK    ;
; N/A           ; None        ; -4.323 ns ; IN[1]   ; Block3:inst|Register:inst27|inst1 ; CLOCK    ;
; N/A           ; None        ; -4.411 ns ; IN[1]   ; Block3:inst|Register:inst24|inst1 ; CLOCK    ;
; N/A           ; None        ; -4.468 ns ; ENABLE  ; Block3:inst|Register:inst30|inst3 ; CLOCK    ;
; N/A           ; None        ; -4.468 ns ; ENABLE  ; Block3:inst|Register:inst30|inst2 ; CLOCK    ;
; N/A           ; None        ; -4.501 ns ; ENABLE  ; Block3:inst|Register:inst28|inst3 ; CLOCK    ;
; N/A           ; None        ; -4.501 ns ; ENABLE  ; Block3:inst|Register:inst28|inst2 ; CLOCK    ;
; N/A           ; None        ; -4.568 ns ; IN[1]   ; Block3:inst|Register:inst26|inst1 ; CLOCK    ;
; N/A           ; None        ; -4.590 ns ; IN[2]   ; Block3:inst|Register:inst30|inst2 ; CLOCK    ;
; N/A           ; None        ; -4.619 ns ; ENABLE  ; Block3:inst|Register:inst29|inst3 ; CLOCK    ;
; N/A           ; None        ; -4.619 ns ; ENABLE  ; Block3:inst|Register:inst29|inst2 ; CLOCK    ;
; N/A           ; None        ; -4.619 ns ; ENABLE  ; Block3:inst|Register:inst29|inst1 ; CLOCK    ;
; N/A           ; None        ; -4.619 ns ; ENABLE  ; Block3:inst|Register:inst29|inst  ; CLOCK    ;
; N/A           ; None        ; -4.641 ns ; ENABLE  ; Block3:inst|Register:inst26|inst3 ; CLOCK    ;
; N/A           ; None        ; -4.641 ns ; ENABLE  ; Block3:inst|Register:inst26|inst2 ; CLOCK    ;
; N/A           ; None        ; -4.641 ns ; ENABLE  ; Block3:inst|Register:inst26|inst1 ; CLOCK    ;
; N/A           ; None        ; -4.641 ns ; ENABLE  ; Block3:inst|Register:inst26|inst  ; CLOCK    ;
; N/A           ; None        ; -4.653 ns ; ENABLE  ; Block3:inst|Register:inst25|inst3 ; CLOCK    ;
; N/A           ; None        ; -4.653 ns ; ENABLE  ; Block3:inst|Register:inst25|inst2 ; CLOCK    ;
; N/A           ; None        ; -4.653 ns ; ENABLE  ; Block3:inst|Register:inst25|inst1 ; CLOCK    ;
; N/A           ; None        ; -4.653 ns ; ENABLE  ; Block3:inst|Register:inst25|inst  ; CLOCK    ;
; N/A           ; None        ; -4.670 ns ; ENABLE  ; Block3:inst|Register:inst24|inst3 ; CLOCK    ;
; N/A           ; None        ; -4.670 ns ; ENABLE  ; Block3:inst|Register:inst24|inst2 ; CLOCK    ;
; N/A           ; None        ; -4.670 ns ; ENABLE  ; Block3:inst|Register:inst24|inst1 ; CLOCK    ;
; N/A           ; None        ; -4.670 ns ; ENABLE  ; Block3:inst|Register:inst24|inst  ; CLOCK    ;
; N/A           ; None        ; -4.714 ns ; IN[2]   ; Block3:inst|Register:inst28|inst2 ; CLOCK    ;
; N/A           ; None        ; -4.736 ns ; IN[2]   ; Block3:inst|Register:inst26|inst2 ; CLOCK    ;
; N/A           ; None        ; -4.736 ns ; IN[2]   ; Block3:inst|Register:inst24|inst2 ; CLOCK    ;
; N/A           ; None        ; -4.751 ns ; IN[2]   ; Block3:inst|Register:inst25|inst2 ; CLOCK    ;
; N/A           ; None        ; -4.751 ns ; IN[2]   ; Block3:inst|Register:inst29|inst2 ; CLOCK    ;
; N/A           ; None        ; -4.755 ns ; IN[2]   ; Block3:inst|Register:inst27|inst2 ; CLOCK    ;
; N/A           ; None        ; -4.755 ns ; IN[2]   ; Block3:inst|Register:inst|inst2   ; CLOCK    ;
; N/A           ; None        ; -4.895 ns ; ENABLE  ; Block3:inst|Register:inst27|inst3 ; CLOCK    ;
; N/A           ; None        ; -4.895 ns ; ENABLE  ; Block3:inst|Register:inst27|inst2 ; CLOCK    ;
; N/A           ; None        ; -4.895 ns ; ENABLE  ; Block3:inst|Register:inst27|inst1 ; CLOCK    ;
; N/A           ; None        ; -4.895 ns ; ENABLE  ; Block3:inst|Register:inst27|inst  ; CLOCK    ;
; N/A           ; None        ; -4.905 ns ; ENABLE  ; Block3:inst|Register:inst|inst3   ; CLOCK    ;
; N/A           ; None        ; -4.905 ns ; ENABLE  ; Block3:inst|Register:inst|inst2   ; CLOCK    ;
; N/A           ; None        ; -4.905 ns ; ENABLE  ; Block3:inst|Register:inst|inst1   ; CLOCK    ;
; N/A           ; None        ; -4.905 ns ; ENABLE  ; Block3:inst|Register:inst|inst    ; CLOCK    ;
; N/A           ; None        ; -4.908 ns ; ENABLE  ; Block3:inst|Register:inst28|inst1 ; CLOCK    ;
; N/A           ; None        ; -4.908 ns ; ENABLE  ; Block3:inst|Register:inst28|inst  ; CLOCK    ;
; N/A           ; None        ; -4.924 ns ; ADDR[0] ; Block3:inst|Register:inst30|inst3 ; CLOCK    ;
; N/A           ; None        ; -4.924 ns ; ADDR[0] ; Block3:inst|Register:inst30|inst2 ; CLOCK    ;
; N/A           ; None        ; -4.930 ns ; ADDR[0] ; Block3:inst|Register:inst28|inst3 ; CLOCK    ;
; N/A           ; None        ; -4.930 ns ; ADDR[0] ; Block3:inst|Register:inst28|inst2 ; CLOCK    ;
; N/A           ; None        ; -5.088 ns ; ADDR[0] ; Block3:inst|Register:inst29|inst3 ; CLOCK    ;
; N/A           ; None        ; -5.088 ns ; ADDR[0] ; Block3:inst|Register:inst29|inst2 ; CLOCK    ;
; N/A           ; None        ; -5.088 ns ; ADDR[0] ; Block3:inst|Register:inst29|inst1 ; CLOCK    ;
; N/A           ; None        ; -5.088 ns ; ADDR[0] ; Block3:inst|Register:inst29|inst  ; CLOCK    ;
; N/A           ; None        ; -5.100 ns ; ADDR[0] ; Block3:inst|Register:inst24|inst3 ; CLOCK    ;
; N/A           ; None        ; -5.100 ns ; ADDR[0] ; Block3:inst|Register:inst24|inst2 ; CLOCK    ;
; N/A           ; None        ; -5.100 ns ; ADDR[0] ; Block3:inst|Register:inst24|inst1 ; CLOCK    ;
; N/A           ; None        ; -5.100 ns ; ADDR[0] ; Block3:inst|Register:inst24|inst  ; CLOCK    ;
; N/A           ; None        ; -5.109 ns ; ADDR[0] ; Block3:inst|Register:inst26|inst3 ; CLOCK    ;
; N/A           ; None        ; -5.109 ns ; ADDR[0] ; Block3:inst|Register:inst26|inst2 ; CLOCK    ;
; N/A           ; None        ; -5.109 ns ; ADDR[0] ; Block3:inst|Register:inst26|inst1 ; CLOCK    ;
; N/A           ; None        ; -5.109 ns ; ADDR[0] ; Block3:inst|Register:inst26|inst  ; CLOCK    ;
; N/A           ; None        ; -5.125 ns ; ADDR[0] ; Block3:inst|Register:inst25|inst3 ; CLOCK    ;
; N/A           ; None        ; -5.125 ns ; ADDR[0] ; Block3:inst|Register:inst25|inst2 ; CLOCK    ;
; N/A           ; None        ; -5.125 ns ; ADDR[0] ; Block3:inst|Register:inst25|inst1 ; CLOCK    ;
; N/A           ; None        ; -5.125 ns ; ADDR[0] ; Block3:inst|Register:inst25|inst  ; CLOCK    ;
; N/A           ; None        ; -5.249 ns ; ENABLE  ; Block3:inst|Register:inst30|inst1 ; CLOCK    ;
; N/A           ; None        ; -5.249 ns ; ENABLE  ; Block3:inst|Register:inst30|inst  ; CLOCK    ;
; N/A           ; None        ; -5.326 ns ; ADDR[0] ; Block3:inst|Register:inst27|inst3 ; CLOCK    ;
; N/A           ; None        ; -5.326 ns ; ADDR[0] ; Block3:inst|Register:inst27|inst2 ; CLOCK    ;
; N/A           ; None        ; -5.326 ns ; ADDR[0] ; Block3:inst|Register:inst27|inst1 ; CLOCK    ;
; N/A           ; None        ; -5.326 ns ; ADDR[0] ; Block3:inst|Register:inst27|inst  ; CLOCK    ;
; N/A           ; None        ; -5.337 ns ; ADDR[0] ; Block3:inst|Register:inst28|inst1 ; CLOCK    ;
; N/A           ; None        ; -5.337 ns ; ADDR[0] ; Block3:inst|Register:inst28|inst  ; CLOCK    ;
; N/A           ; None        ; -5.347 ns ; ADDR[0] ; Block3:inst|Register:inst|inst3   ; CLOCK    ;
; N/A           ; None        ; -5.347 ns ; ADDR[0] ; Block3:inst|Register:inst|inst2   ; CLOCK    ;
; N/A           ; None        ; -5.347 ns ; ADDR[0] ; Block3:inst|Register:inst|inst1   ; CLOCK    ;
; N/A           ; None        ; -5.347 ns ; ADDR[0] ; Block3:inst|Register:inst|inst    ; CLOCK    ;
; N/A           ; None        ; -5.705 ns ; ADDR[0] ; Block3:inst|Register:inst30|inst1 ; CLOCK    ;
; N/A           ; None        ; -5.705 ns ; ADDR[0] ; Block3:inst|Register:inst30|inst  ; CLOCK    ;
+---------------+-------------+-----------+---------+-----------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 184 04/29/2009 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Oct 23 17:10:00 2018
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Register -c Register --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "CLOCK" is an undefined clock
Info: No valid register-to-register data paths exist for clock "CLOCK"
Info: tsu for register "Block3:inst|Register:inst30|inst1" (data pin = "ADDR[0]", clock pin = "CLOCK") is 5.935 ns
    Info: + Longest pin to register delay is 8.630 ns
        Info: 1: + IC(0.000 ns) + CELL(0.840 ns) = 0.840 ns; Loc. = PIN_AC9; Fanout = 12; PIN Node = 'ADDR[0]'
        Info: 2: + IC(5.849 ns) + CELL(0.275 ns) = 6.964 ns; Loc. = LCCOMB_X21_Y29_N22; Fanout = 4; COMB Node = 'Block3:inst|decoder38:inst31|Decoder0~3'
        Info: 3: + IC(1.006 ns) + CELL(0.660 ns) = 8.630 ns; Loc. = LCFF_X22_Y28_N3; Fanout = 1; REG Node = 'Block3:inst|Register:inst30|inst1'
        Info: Total cell delay = 1.775 ns ( 20.57 % )
        Info: Total interconnect delay = 6.855 ns ( 79.43 % )
    Info: + Micro setup delay of destination is -0.036 ns
    Info: - Shortest clock path from clock "CLOCK" to destination register is 2.659 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'CLOCK'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 32; COMB Node = 'CLOCK~clkctrl'
        Info: 3: + IC(1.005 ns) + CELL(0.537 ns) = 2.659 ns; Loc. = LCFF_X22_Y28_N3; Fanout = 1; REG Node = 'Block3:inst|Register:inst30|inst1'
        Info: Total cell delay = 1.536 ns ( 57.77 % )
        Info: Total interconnect delay = 1.123 ns ( 42.23 % )
Info: tco from clock "CLOCK" to destination pin "Q[2]" through register "Block3:inst|Register:inst|inst2" is 11.473 ns
    Info: + Longest clock path from clock "CLOCK" to source register is 2.662 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'CLOCK'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 32; COMB Node = 'CLOCK~clkctrl'
        Info: 3: + IC(1.008 ns) + CELL(0.537 ns) = 2.662 ns; Loc. = LCFF_X19_Y29_N31; Fanout = 1; REG Node = 'Block3:inst|Register:inst|inst2'
        Info: Total cell delay = 1.536 ns ( 57.70 % )
        Info: Total interconnect delay = 1.126 ns ( 42.30 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 8.561 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X19_Y29_N31; Fanout = 1; REG Node = 'Block3:inst|Register:inst|inst2'
        Info: 2: + IC(0.303 ns) + CELL(0.419 ns) = 0.722 ns; Loc. = LCCOMB_X19_Y29_N28; Fanout = 1; COMB Node = 'Block3:inst|mux81_4b:inst1|Mux1~2'
        Info: 3: + IC(0.427 ns) + CELL(0.416 ns) = 1.565 ns; Loc. = LCCOMB_X20_Y29_N28; Fanout = 1; COMB Node = 'Block3:inst|mux81_4b:inst1|Mux1~3'
        Info: 4: + IC(0.427 ns) + CELL(0.420 ns) = 2.412 ns; Loc. = LCCOMB_X21_Y29_N26; Fanout = 1; COMB Node = 'Block3:inst|mux81_4b:inst1|Mux1~4'
        Info: 5: + IC(3.351 ns) + CELL(2.798 ns) = 8.561 ns; Loc. = PIN_AD11; Fanout = 0; PIN Node = 'Q[2]'
        Info: Total cell delay = 4.053 ns ( 47.34 % )
        Info: Total interconnect delay = 4.508 ns ( 52.66 % )
Info: Longest tpd from source pin "ADDR[0]" to destination pin "Q[2]" is 13.108 ns
    Info: 1: + IC(0.000 ns) + CELL(0.840 ns) = 0.840 ns; Loc. = PIN_AC9; Fanout = 12; PIN Node = 'ADDR[0]'
    Info: 2: + IC(5.848 ns) + CELL(0.271 ns) = 6.959 ns; Loc. = LCCOMB_X21_Y29_N26; Fanout = 1; COMB Node = 'Block3:inst|mux81_4b:inst1|Mux1~4'
    Info: 3: + IC(3.351 ns) + CELL(2.798 ns) = 13.108 ns; Loc. = PIN_AD11; Fanout = 0; PIN Node = 'Q[2]'
    Info: Total cell delay = 3.909 ns ( 29.82 % )
    Info: Total interconnect delay = 9.199 ns ( 70.18 % )
Info: th for register "Block3:inst|Register:inst30|inst3" (data pin = "ADDR[1]", clock pin = "CLOCK") is -0.629 ns
    Info: + Longest clock path from clock "CLOCK" to destination register is 2.666 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'CLOCK'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 32; COMB Node = 'CLOCK~clkctrl'
        Info: 3: + IC(1.012 ns) + CELL(0.537 ns) = 2.666 ns; Loc. = LCFF_X21_Y29_N11; Fanout = 1; REG Node = 'Block3:inst|Register:inst30|inst3'
        Info: Total cell delay = 1.536 ns ( 57.61 % )
        Info: Total interconnect delay = 1.130 ns ( 42.39 % )
    Info: + Micro hold delay of destination is 0.266 ns
    Info: - Shortest pin to register delay is 3.561 ns
        Info: 1: + IC(0.000 ns) + CELL(0.979 ns) = 0.979 ns; Loc. = PIN_D13; Fanout = 20; PIN Node = 'ADDR[1]'
        Info: 2: + IC(1.540 ns) + CELL(0.150 ns) = 2.669 ns; Loc. = LCCOMB_X21_Y29_N22; Fanout = 4; COMB Node = 'Block3:inst|decoder38:inst31|Decoder0~3'
        Info: 3: + IC(0.232 ns) + CELL(0.660 ns) = 3.561 ns; Loc. = LCFF_X21_Y29_N11; Fanout = 1; REG Node = 'Block3:inst|Register:inst30|inst3'
        Info: Total cell delay = 1.789 ns ( 50.24 % )
        Info: Total interconnect delay = 1.772 ns ( 49.76 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 180 megabytes
    Info: Processing ended: Tue Oct 23 17:10:00 2018
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


