<html xml:lang="ja-jp" lang="ja-jp">
<head>
<meta http-equiv="Content-Type" content="text/html; charset=utf-8"/>
<meta name="copyright" content="(C) Copyright 2005"/>
<meta name="DC.rights.owner" content="(C) Copyright 2005"/>
<meta name="DC.Type" content="concept"/>
<meta name="DC.Title" content="[Asynchronous Clock Domain Crossings] ページ"/>
<meta name="DC.Format" content="XHTML"/>
<meta name="DC.Identifier" content="concept_aqj_x3c_d5"/>
<meta name="DC.Language" content="ja-JP"/>
<link rel="stylesheet" type="text/css" href="../commonltr-ja.css"/>
<title>[Asynchronous Clock Domain Crossings] ページ</title>
</head>
<body id="concept_aqj_x3c_d5">


<h1 class="title topictitle1">[Asynchronous Clock Domain Crossings] ページ</h1>

<div class="body conbody">
<div class="section"><h2 class="title sectiontitle">非同期クロック乗せ換えの理解</h2>
<div class="fig fignone" id="concept_aqj_x3c_d5__fig_vxf_xmc_d5"><p class="figcap"><span class="figtitleprefix">図: </span>非同期クロック間の安全なクロック乗せ換え (CDC) の例</p>
<br/><img class="image" id="concept_aqj_x3c_d5__image_wxf_xmc_d5" src="../../images/clock_domain_crossings.png"/><br/> </div>

<p class="p">この例では、デザイン クロック clk0 および clk1 が異なる入力ポートを介してデバイスに入っており、既知の位相関係がない (非同期) 状態になっています。デフォルトでは、set_clock_groups、set_false_path または set_max_delay -datapath_only などのタイミング例外制約が適用されていない限り、Vivado<sup>®</sup> ツールで FD0 から FD1a までのパスが標準的な同期パスのようにレポートされます。これらのタイミング例外は、すべてのクロッシング パスに適切な非同期クロック乗せ換え回路が使用されている場合にのみ安全に使用できます。clk0 および clk1 は非同期なので、FD1a/D のセットアップおよびホールド スラックが正確に計算できず、FD1a がメタステーブルになる可能性があります。</p>

<p class="p">この例の場合、ダブルレジスタ シンクロナイザー (FD1a および FD1b) があります。このシンクロナイザーがあると、メタステーブル ステートが伝搬される可能性がかなり低くなります。両方のシンクロナイザー フリップフロップ (FD1a および FD1b) で <a class="xref" href="http://japan.xilinx.com/cgi-bin/docs/rdoc?v=replace;d=ug912-vivado-properties.pdf;a=xASYNC_REG" target="_blank">ASYNC_REG</a> プロパティが TRUE に設定されている場合、Vivado 合成でこれらのフリップフロップがファブリック レジスタ (例 : FDRE) にマップされ、Vivado 配置でこれらが同じスライス (7 シリーズ) または CLB (UltraScale™ デバイス) にパックされ、平均故障間隔 (MTBF) が最適化されるようになります。最後に、この例には clk0 から clk1 へのパスが 1 つしかなく、clk1 から clk0 へのパスはないので、次のいずれかの制約が使用できます。</p>

<pre Class="codeblock">set_clock_groups -asynchronous -group clk0 -group clk1
-or-
set_false_path -from [get_clocks clk0] -to [get_clocks clk1]</pre>

<p class="p">重要 : <a class="xref" href="http://www.xilinx.com/cgi-bin/docs/rdoc?v=replace;d=ug835-vivado-tcl-commands.pdf;a=xset_max_delay">set_max_delay</a> -datapath_only 制約を使用すると、非同期クロック乗せ換えパスの最大遅延を制御できます。<a class="xref" href="http://japan.xilinx.com/cgi-bin/docs/rdoc?v=replace;d=ug835-vivado-tcl-commands.pdf;a=xset_clock_groups" target="_blank">set_clock_groups</a> および <a class="xref" href="http://japan.xilinx.com/cgi-bin/docs/rdoc?v=replace;d=ug835-vivado-tcl-commands.pdf;a=xset_false_path" target="_blank">set_false_path</a> の優先度は set_max_delay よりも高いので、同じパスでこれらのタイミング例外を一緒に使用することはできません。タイミング制約ウィザードでは、2 つの非同期クロックの 1 つまたは両方のパスに set_max_delay -datapath_only が付いている場合は、このクロック間に set_clock_groups または set_false_path を使用することは推奨されません。ただし、これらのパスに set_clock_groups または set_false_path 制約を手動で定義することはできます。</p>

<p class="p">タイミング制約ウィザードからは、非同期乗せ換え (CDC) に関して推奨される制約 (Recommended Constraints) と推奨されない制約 (Non-Recommended Constraints) の 2 つの表が生成されます。 </p>

</div>

<div class="section"><h2 class="title sectiontitle">推奨される制約 (Recommended Constraints)</h2>

<p class="p">この表には、無視しても問題ないパス間のクロック ペアがリストされます。 無視しても問題ないのは、次の条件が当てはまるときです。</p>

<ul class="ul" id="concept_aqj_x3c_d5__ul_i4w_5tc_d5">
<li class="li">すべてのパスが正しく同期されている</li>

<li class="li">ASYNC_REG プロパティがすべてのシンクロナイザーで true に設定されている</li>

<li class="li">これらのクロックを行き来するパスに set_max_delay -datapath_only 制約が付いているものがない</li>

</ul>

<div Class="note_important"><span class="importanttitle">重要:</span> タイミング制約ウィザードでは、現在のところ ASYNC_REG プロパティが付いていないシンクロナイザーがあっても、クロック グループまたはフォルス パス例外が推奨されます。リストを表示するには、[Synchronized w/o ASYNC_REG] 列の数値をクリックします。足りない ASYNC_REG プロパティは、手動で追加する必要があります。</div>

</div>

<div class="section"><h2 class="title sectiontitle">推奨されない制約 (Non-Recommended Constraints)</h2>

<p class="p">この表には、次の理由から、クロック グループまたはフォルス パスのタイミング例外が推奨できないクロック ペアが表示されます。</p>

<ul class="ul" id="concept_aqj_x3c_d5__ul_krr_g5c_d5">
<li class="li">同期されていない CDC パスがある</li>

<li class="li">一部のパスに set_max_delay -datapath_only 制約が設定されている</li>

</ul>

</div>

<div class="section">
<ul class="ul" id="concept_aqj_x3c_d5__ul_nl4_qdh_45">
<li class="li"><span Class="uicontrol">[Tcl Command Preview] : </span>安全なパスを定義するのに使用される Tcl コマンドが表示されます。これらの制約がデザインに追加されます。</li>

<li class="li"><span Class="uicontrol">[Existing Constraints] : </span>現在定義されている制約を表示します。</li>

</ul>

<p class="p">上記のセクションにはそれぞれツールバーもあり、次のコマンドの 1 つまたは複数を実行できます</p>

<div class="tablenoborder"><table cellpadding="4" cellspacing="0" summary="" id="concept_aqj_x3c_d5__table_rdz_bvv_y5" class="table" frame="void" border="0" rules="none">    <tbody class="tbody"> <tr class="row">
<td class="entry" align="center" valign="top" width="8.130081300813009%"><img class="image" id="concept_aqj_x3c_d5__image_gdk_ts3_45" src="../../images/search_button.png"/></td>

<td class="entry" align="left" valign="top" width="18.3739837398374%"><span Class="uicontrol">Search</span></td>

<td class="entry" align="left" valign="top" width="73.4959349593496%">検索文字列を入力するためのテキスト入力フィールドが表示されます。</td>
</tr>
 <tr class="row">
<td class="entry" align="center" valign="top" width="8.130081300813009%"><img class="image" id="concept_aqj_x3c_d5__image_wtn_b53_45" src="../../images/clock_networks_button.png"/></td>

<td class="entry" align="left" valign="top" width="18.3739837398374%"><span Class="uicontrol">Clock Networks</span></td>

<td class="entry" align="left" valign="top" width="73.4959349593496%">新しいクロック ネットワーク レポートを生成する <span Class="uicontrol">[Report Clock Networks]</span> コマンドと既存レポートを開く <span Class="uicontrol">[View Clock Networks]</span> コマンドを実行するためのサブメニューを表示します。</td>
</tr>
 </tbody>
 </table>
</div>

</div>

<div class="section"><h2 class="title sectiontitle">次のステップ</h2>

<p class="p">非同期クロック ペアの中には、タイミング制約ウィザードで安全な制約を推奨できないため、それらのクロック間でタイミング解析が実行されるものがあります。</p>

<ul class="ul" id="concept_aqj_x3c_d5__ul_uvt_l5c_d5">
<li class="li">RTL に足りないシンクロナイザーと ASYNC_REG プロパティを追加します。足りないシンクロナイザーは、[Not Synchronized] 列の数値をクリックするとリストできます。</li>

<li class="li">同期されず、set_max_delay -datapath_only 制約も付いていない CDC パスにポイント ツー ポイントのフォルス パス例外を追加します。これらのパスは、非同期クロックからと非同期クロックまでのタイミング レポートを生成すると表示できます。Vivado IDE のクロック関連性レポート (Clock Interaction Report) では、このようなタイミング レポートを簡単に生成できます。詳細は、<a class="xref" href="report_clock_interaction_dialog.html">「クロック関連性のレポート」</a>を参照してください。</li>

</ul>

</div>

<div class="section"><h2 class="title sectiontitle">関連項目</h2>
<table cellpadding="4" cellspacing="0" summary="" id="concept_aqj_x3c_d5__simpletable_clj_v5r_b5" border="0" class="simpletable"><tr class="strow"> <td valign="top" class="stentry" width="4.761904761904762%"><img class="image" id="concept_aqj_x3c_d5__image_vvv_3pq_d5" src="../../images/book_icon.png" alt="Icon"/></td>
 <td valign="top" class="stentry" width="95.23809523809524%"><cite class="cite">『UltraFast™ 設計手法ガイド (Vivado Design Suite 用)』</cite> (UG949) の<a class="xref" href="http://japan.xilinx.com/cgi-bin/docs/rdoc?d=j_ug949-vivado-design-methodology.pdf;a=xDefiningClockGroupsAndCDCConstraints" target="_blank">「クロック グループおよび CDC 制約」</a></td>
 </tr>
<tr class="strow"> <td valign="top" class="stentry"><img class="image" id="concept_aqj_x3c_d5__image_smm_1vr_b5" src="../../images/book_icon.png" alt="Icon"/></td>
 <td valign="top" class="stentry"><cite class="cite">『Vivado Design Suite ユーザー ガイド : 制約の使用』</cite> (UG903) の<a class="xref" href="http://japan.xilinx.com/cgi-bin/docs/rdoc?v=replace;d=ug903-vivado-using-constraints.pdf;a=xClockGroups" target="_blank">「クロック グループ」</a></td>
 </tr>
<tr class="strow"> <td valign="top" class="stentry"><img class="image" id="concept_aqj_x3c_d5__image_vgj_2k5_g5" src="../../images/book_icon.png" alt="Icon"/></td>
 <td valign="top" class="stentry"><cite class="cite">『Vivado Design Suite ユーザー ガイド : デザイン解析およびクロージャ テクニック』</cite> (UG906) の<a class="xref" href="http://japan.xilinx.com/cgi-bin/docs/rdoc?v=replace;d=ug906-vivado-design-analysis.pdf;a=xTimingAnalysisFeatures" target="_blank">「タイミング解析機能」</a></td>
 </tr>
<tr class="strow"> <td valign="top" class="stentry"><img class="image" id="concept_aqj_x3c_d5__image_av4_jvr_b5" src="../../images/play.png" alt="Icon"/></td>
 <td valign="top" class="stentry"><a class="xref" href="http://japan.xilinx.com/cgi-bin/docs/ndoc?t=video;d=hardware/timing-exception-clock-group-constraints.html" target="_blank">Vivado Design Suite QuickTake ビデオ : Vivado でのデバイス リソース統計の解析</a></td>
 </tr>
</table>

</div>

</div>


</body>
</html>