\BOOKMARK [0][-]{chapter.1}{Introduzione}{}% 1
\BOOKMARK [1][-]{section.1.1}{Tipi di calcolatori}{chapter.1}% 2
\BOOKMARK [1][-]{section.1.2}{Esecuzione di un programma}{chapter.1}% 3
\BOOKMARK [2][-]{subsection.1.2.1}{Da linguaggio ad alto livello a linguaggio macchina}{section.1.2}% 4
\BOOKMARK [1][-]{section.1.3}{Componenti di un calcolatore}{chapter.1}% 5
\BOOKMARK [2][-]{subsection.1.3.1}{Salvare i dati}{section.1.3}% 6
\BOOKMARK [2][-]{subsection.1.3.2}{Comunicazione tra calcolatori}{section.1.3}% 7
\BOOKMARK [2][-]{subsection.1.3.3}{Produrre un chip}{section.1.3}% 8
\BOOKMARK [1][-]{section.1.4}{Le prestazioni}{chapter.1}% 9
\BOOKMARK [2][-]{subsection.1.4.1}{Prestazione della CPU}{section.1.4}% 10
\BOOKMARK [2][-]{subsection.1.4.2}{Prestazione delle istruzioni}{section.1.4}% 11
\BOOKMARK [2][-]{subsection.1.4.3}{Misura delle prestazioni}{section.1.4}% 12
\BOOKMARK [1][-]{section.1.5}{La barriera dell'energia}{chapter.1}% 13
\BOOKMARK [1][-]{section.1.6}{Sisitemi multiprocessore}{chapter.1}% 14
\BOOKMARK [0][-]{chapter.2}{Aritmetica dei calcolatori}{}% 15
\BOOKMARK [1][-]{section.2.1}{La codifica}{chapter.2}% 16
\BOOKMARK [2][-]{subsection.2.1.1}{Codifica dei naturali}{section.2.1}% 17
\BOOKMARK [2][-]{subsection.2.1.2}{Codifica degli interi}{section.2.1}% 18
\BOOKMARK [2][-]{subsection.2.1.3}{Codifica dei reali}{section.2.1}% 19
\BOOKMARK [0][-]{chapter.3}{Le istruzioni MIPS}{}% 20
\BOOKMARK [1][-]{section.3.1}{Gli operando dell'hardware del calcolatore}{chapter.3}% 21
\BOOKMARK [1][-]{section.3.2}{Numeri con e senza segno}{chapter.3}% 22
\BOOKMARK [2][-]{subsection.3.2.1}{Numeri con segno}{section.3.2}% 23
\BOOKMARK [1][-]{section.3.3}{Le istruzioni nel calcolatore}{chapter.3}% 24
\BOOKMARK [0][-]{chapter.4}{Assembly intel}{}% 25
\BOOKMARK [1][-]{section.4.1}{Gestione dei registri}{chapter.4}% 26
\BOOKMARK [1][-]{section.4.2}{Convezioni di chiamata}{chapter.4}% 27
\BOOKMARK [1][-]{section.4.3}{Modalit\340 di indirizzamento}{chapter.4}% 28
\BOOKMARK [1][-]{section.4.4}{Sintassi istruzioni}{chapter.4}% 29
\BOOKMARK [1][-]{section.4.5}{Istruzioni frequenti}{chapter.4}% 30
\BOOKMARK [0][-]{chapter.5}{Toolchain}{}% 31
\BOOKMARK [1][-]{section.5.1}{Da codice sorgente a eseguibile}{chapter.5}% 32
\BOOKMARK [2][-]{subsection.5.1.1}{Da codice sorgente a file oggetto}{section.5.1}% 33
\BOOKMARK [2][-]{subsection.5.1.2}{Da file oggetto a eseguibile}{section.5.1}% 34
\BOOKMARK [1][-]{section.5.2}{Librerie}{chapter.5}% 35
\BOOKMARK [2][-]{subsection.5.2.1}{Librerie dinamiche}{section.5.2}% 36
\BOOKMARK [0][-]{chapter.6}{Il processore}{}% 37
\BOOKMARK [1][-]{section.6.1}{Temporizzazione}{chapter.6}% 38
\BOOKMARK [1][-]{section.6.2}{realizzazione del datapath}{chapter.6}% 39
\BOOKMARK [2][-]{subsection.6.2.1}{Istruzioni di tipo R}{section.6.2}% 40
\BOOKMARK [2][-]{subsection.6.2.2}{Istruzioni load store}{section.6.2}% 41
\BOOKMARK [2][-]{subsection.6.2.3}{Salto condizionato}{section.6.2}% 42
\BOOKMARK [2][-]{subsection.6.2.4}{Progetto di un'unit\340 di elaborazione}{section.6.2}% 43
\BOOKMARK [2][-]{subsection.6.2.5}{Prima implementazione comleta}{section.6.2}% 44
\BOOKMARK [1][-]{section.6.3}{Conclusione}{chapter.6}% 45
\BOOKMARK [0][-]{chapter.7}{La pipeline}{}% 46
\BOOKMARK [1][-]{section.7.1}{Vantaggi del RISC}{chapter.7}% 47
\BOOKMARK [1][-]{section.7.2}{Hazard}{chapter.7}% 48
\BOOKMARK [2][-]{subsection.7.2.1}{Hazard strutturali}{section.7.2}% 49
\BOOKMARK [2][-]{subsection.7.2.2}{Hazard sui dati}{section.7.2}% 50
\BOOKMARK [2][-]{subsection.7.2.3}{Hazard sul controllo}{section.7.2}% 51
\BOOKMARK [0][-]{chapter.8}{Le memorie}{}% 52
\BOOKMARK [1][-]{section.8.1}{Memorie RAM a semiconduttori}{chapter.8}% 53
\BOOKMARK [2][-]{subsection.8.1.1}{Memorie statiche SRAM}{section.8.1}% 54
\BOOKMARK [2][-]{subsection.8.1.2}{Memorie DRAM}{section.8.1}% 55
\BOOKMARK [2][-]{subsection.8.1.3}{Memorie DRAM sincrone SDRAM}{section.8.1}% 56
\BOOKMARK [2][-]{subsection.8.1.4}{Double data rate SDRAM: DDR-SDRAM}{section.8.1}% 57
\BOOKMARK [1][-]{section.8.2}{Velocit\340 e prestazione}{chapter.8}% 58
\BOOKMARK [1][-]{section.8.3}{Gerarchie di memoria}{chapter.8}% 59
\BOOKMARK [2][-]{subsection.8.3.1}{Struttura della gerarchia}{section.8.3}% 60
\BOOKMARK [2][-]{subsection.8.3.2}{Cache}{section.8.3}% 61
\BOOKMARK [0][-]{chapter.9}{Input-output}{}% 62
\BOOKMARK [1][-]{section.9.1}{Connesione tra processori e periferiche}{chapter.9}% 63
\BOOKMARK [2][-]{subsection.9.1.1}{Bus sincrono}{section.9.1}% 64
\BOOKMARK [2][-]{subsection.9.1.2}{Bus asincrono}{section.9.1}% 65
\BOOKMARK [1][-]{section.9.2}{Prospettiva del programmatore}{chapter.9}% 66
\BOOKMARK [1][-]{section.9.3}{Trasmettere o ricevere dati}{chapter.9}% 67
\BOOKMARK [2][-]{subsection.9.3.1}{Considerazioni}{section.9.3}% 68
\BOOKMARK [2][-]{subsection.9.3.2}{Interruzioni di programma}{section.9.3}% 69
\BOOKMARK [1][-]{section.9.4}{Eccezioni}{chapter.9}% 70
\BOOKMARK [2][-]{subsection.9.4.1}{Interrupts}{section.9.4}% 71
\BOOKMARK [2][-]{subsection.9.4.2}{Traps}{section.9.4}% 72
