lakeroad/bin/lakeroad \
 --verilog-module-filepath two_stage_multiplier.v \
 --top-module-name two_stage_multiplier \
 --architecture xilinx-ultrascale-plus \
 --template dsp \
 --pipeline-depth 2 \
 --verilog-module-out-signal out:32 \
 --clock-name clk \
 --input-signal 'a:(port a 16):16' \
 --input-signal 'b:(port b 16):16' \
 --bitwuzla --stp --yices --cvc5 \
 --timeout 90 \
 --extra-cycles 2 \
 --out-format verilog \
 --module-name two_stage_multiplier_dsp