digraph "CFG for '_Z17inverse_transformPfS_ii' function" {
	label="CFG for '_Z17inverse_transformPfS_ii' function";

	Node0x4f101e0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#9ebeff70",label="{%4:\l  %5 = icmp sgt i32 %2, 0\l  br i1 %5, label %6, label %186\l|{<s0>T|<s1>F}}"];
	Node0x4f101e0:s0 -> Node0x4f10180;
	Node0x4f101e0:s1 -> Node0x4f10960;
	Node0x4f10180 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#8caffe70",label="{%6:\l6:                                                \l  %7 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %8 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %9 = getelementptr i8, i8 addrspace(4)* %8, i64 4\l  %10 = bitcast i8 addrspace(4)* %9 to i16 addrspace(4)*\l  %11 = load i16, i16 addrspace(4)* %10, align 4, !range !4, !invariant.load !5\l  %12 = zext i16 %11 to i32\l  %13 = mul i32 %7, %12\l  %14 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !6\l  %15 = add i32 %13, %14\l  %16 = icmp sgt i32 %3, 0\l  %17 = mul nsw i32 %15, %2\l  %18 = sitofp i32 %2 to double\l  %19 = sitofp i32 %2 to float\l  br label %20\l}"];
	Node0x4f10180 -> Node0x4f12520;
	Node0x4f12520 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f6bfa670",label="{%20:\l20:                                               \l  %21 = phi i32 [ 0, %6 ], [ %184, %179 ]\l  %22 = add nsw i32 %21, %17\l  br i1 %16, label %23, label %179\l|{<s0>T|<s1>F}}"];
	Node0x4f12520:s0 -> Node0x4f127f0;
	Node0x4f12520:s1 -> Node0x4f12620;
	Node0x4f127f0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f1ccb870",label="{%23:\l23:                                               \l  %24 = sitofp i32 %22 to double\l  br label %25\l}"];
	Node0x4f127f0 -> Node0x4f129a0;
	Node0x4f129a0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%25:\l25:                                               \l  %26 = phi float [ 0.000000e+00, %23 ], [ %176, %152 ]\l  %27 = phi i32 [ 0, %23 ], [ %177, %152 ]\l  %28 = add nsw i32 %27, %17\l  %29 = sitofp i32 %28 to double\l  %30 = fmul contract double %29, 0x401921FB54442D18\l  %31 = fmul contract double %30, %24\l  %32 = fdiv contract double %31, %18\l  %33 = fptrunc double %32 to float\l  %34 = sext i32 %28 to i64\l  %35 = getelementptr inbounds float, float addrspace(1)* %0, i64 %34\l  %36 = load float, float addrspace(1)* %35, align 4, !tbaa !7\l  %37 = tail call float @llvm.fabs.f32(float %33)\l  %38 = fcmp olt float %37, 1.310720e+05\l  br i1 %38, label %39, label %46\l|{<s0>T|<s1>F}}"];
	Node0x4f129a0:s0 -> Node0x4f14120;
	Node0x4f129a0:s1 -> Node0x4f141b0;
	Node0x4f14120 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d24b4070",label="{%39:\l39:                                               \l  %40 = fmul float %37, 0x3FE45F3060000000\l  %41 = tail call float @llvm.rint.f32(float %40)\l  %42 = tail call float @llvm.fma.f32(float %41, float 0xBFF921FB40000000,\l... float %37)\l  %43 = tail call float @llvm.fma.f32(float %41, float 0xBE74442D00000000,\l... float %42)\l  %44 = tail call float @llvm.fma.f32(float %41, float 0xBCF8469880000000,\l... float %43)\l  %45 = fptosi float %41 to i32\l  br label %152\l}"];
	Node0x4f14120 -> Node0x4f134e0;
	Node0x4f141b0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d24b4070",label="{%46:\l46:                                               \l  %47 = bitcast float %37 to i32\l  %48 = lshr i32 %47, 23\l  %49 = and i32 %47, 8388607\l  %50 = or i32 %49, 8388608\l  %51 = zext i32 %50 to i64\l  %52 = mul nuw nsw i64 %51, 4266746795\l  %53 = trunc i64 %52 to i32\l  %54 = lshr i64 %52, 32\l  %55 = mul nuw nsw i64 %51, 1011060801\l  %56 = add nuw nsw i64 %54, %55\l  %57 = trunc i64 %56 to i32\l  %58 = lshr i64 %56, 32\l  %59 = mul nuw nsw i64 %51, 3680671129\l  %60 = add nuw nsw i64 %58, %59\l  %61 = trunc i64 %60 to i32\l  %62 = lshr i64 %60, 32\l  %63 = mul nuw nsw i64 %51, 4113882560\l  %64 = add nuw nsw i64 %62, %63\l  %65 = trunc i64 %64 to i32\l  %66 = lshr i64 %64, 32\l  %67 = mul nuw nsw i64 %51, 4230436817\l  %68 = add nuw nsw i64 %66, %67\l  %69 = trunc i64 %68 to i32\l  %70 = lshr i64 %68, 32\l  %71 = mul nuw nsw i64 %51, 1313084713\l  %72 = add nuw nsw i64 %70, %71\l  %73 = trunc i64 %72 to i32\l  %74 = lshr i64 %72, 32\l  %75 = mul nuw nsw i64 %51, 2734261102\l  %76 = add nuw nsw i64 %74, %75\l  %77 = trunc i64 %76 to i32\l  %78 = lshr i64 %76, 32\l  %79 = trunc i64 %78 to i32\l  %80 = add nsw i32 %48, -120\l  %81 = icmp ugt i32 %80, 63\l  %82 = select i1 %81, i32 %73, i32 %79\l  %83 = select i1 %81, i32 %69, i32 %77\l  %84 = select i1 %81, i32 %65, i32 %73\l  %85 = select i1 %81, i32 %61, i32 %69\l  %86 = select i1 %81, i32 %57, i32 %65\l  %87 = select i1 %81, i32 %53, i32 %61\l  %88 = select i1 %81, i32 -64, i32 0\l  %89 = add nsw i32 %88, %80\l  %90 = icmp ugt i32 %89, 31\l  %91 = select i1 %90, i32 %83, i32 %82\l  %92 = select i1 %90, i32 %84, i32 %83\l  %93 = select i1 %90, i32 %85, i32 %84\l  %94 = select i1 %90, i32 %86, i32 %85\l  %95 = select i1 %90, i32 %87, i32 %86\l  %96 = select i1 %90, i32 -32, i32 0\l  %97 = add nsw i32 %96, %89\l  %98 = icmp ugt i32 %97, 31\l  %99 = select i1 %98, i32 %92, i32 %91\l  %100 = select i1 %98, i32 %93, i32 %92\l  %101 = select i1 %98, i32 %94, i32 %93\l  %102 = select i1 %98, i32 %95, i32 %94\l  %103 = select i1 %98, i32 -32, i32 0\l  %104 = add nsw i32 %103, %97\l  %105 = icmp eq i32 %104, 0\l  %106 = sub nsw i32 32, %104\l  %107 = tail call i32 @llvm.fshr.i32(i32 %99, i32 %100, i32 %106)\l  %108 = tail call i32 @llvm.fshr.i32(i32 %100, i32 %101, i32 %106)\l  %109 = tail call i32 @llvm.fshr.i32(i32 %101, i32 %102, i32 %106)\l  %110 = select i1 %105, i32 %99, i32 %107\l  %111 = select i1 %105, i32 %100, i32 %108\l  %112 = select i1 %105, i32 %101, i32 %109\l  %113 = lshr i32 %110, 29\l  %114 = tail call i32 @llvm.fshl.i32(i32 %110, i32 %111, i32 2)\l  %115 = tail call i32 @llvm.fshl.i32(i32 %111, i32 %112, i32 2)\l  %116 = tail call i32 @llvm.fshl.i32(i32 %112, i32 %102, i32 2)\l  %117 = and i32 %113, 1\l  %118 = sub nsw i32 0, %117\l  %119 = shl i32 %113, 31\l  %120 = xor i32 %114, %118\l  %121 = xor i32 %115, %118\l  %122 = xor i32 %116, %118\l  %123 = tail call i32 @llvm.ctlz.i32(i32 %120, i1 false), !range !11\l  %124 = sub nsw i32 31, %123\l  %125 = tail call i32 @llvm.fshr.i32(i32 %120, i32 %121, i32 %124)\l  %126 = tail call i32 @llvm.fshr.i32(i32 %121, i32 %122, i32 %124)\l  %127 = shl nuw nsw i32 %123, 23\l  %128 = sub nuw nsw i32 1056964608, %127\l  %129 = lshr i32 %125, 9\l  %130 = or i32 %129, %128\l  %131 = or i32 %130, %119\l  %132 = bitcast i32 %131 to float\l  %133 = tail call i32 @llvm.fshl.i32(i32 %125, i32 %126, i32 23)\l  %134 = tail call i32 @llvm.ctlz.i32(i32 %133, i1 false), !range !11\l  %135 = fmul float %132, 0x3FF921FB40000000\l  %136 = add nuw nsw i32 %134, %123\l  %137 = shl nuw nsw i32 %136, 23\l  %138 = sub nuw nsw i32 855638016, %137\l  %139 = sub nsw i32 31, %134\l  %140 = tail call i32 @llvm.fshr.i32(i32 %133, i32 %126, i32 %139)\l  %141 = lshr i32 %140, 9\l  %142 = or i32 %138, %141\l  %143 = or i32 %142, %119\l  %144 = bitcast i32 %143 to float\l  %145 = fneg float %135\l  %146 = tail call float @llvm.fma.f32(float %132, float 0x3FF921FB40000000,\l... float %145)\l  %147 = tail call float @llvm.fma.f32(float %132, float 0x3E74442D00000000,\l... float %146)\l  %148 = tail call float @llvm.fma.f32(float %144, float 0x3FF921FB40000000,\l... float %147)\l  %149 = fadd float %135, %148\l  %150 = lshr i32 %110, 30\l  %151 = add nuw nsw i32 %117, %150\l  br label %152\l}"];
	Node0x4f141b0 -> Node0x4f134e0;
	Node0x4f134e0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%152:\l152:                                              \l  %153 = phi float [ %44, %39 ], [ %149, %46 ]\l  %154 = phi i32 [ %45, %39 ], [ %151, %46 ]\l  %155 = fmul float %153, %153\l  %156 = tail call float @llvm.fmuladd.f32(float %155, float\l... 0xBF29833040000000, float 0x3F81103880000000)\l  %157 = tail call float @llvm.fmuladd.f32(float %155, float %156, float\l... 0xBFC55553A0000000)\l  %158 = fmul float %155, %157\l  %159 = tail call float @llvm.fmuladd.f32(float %153, float %158, float %153)\l  %160 = tail call float @llvm.fmuladd.f32(float %155, float\l... 0x3EFAEA6680000000, float 0xBF56C9E760000000)\l  %161 = tail call float @llvm.fmuladd.f32(float %155, float %160, float\l... 0x3FA5557EE0000000)\l  %162 = tail call float @llvm.fmuladd.f32(float %155, float %161, float\l... 0xBFE0000080000000)\l  %163 = tail call float @llvm.fmuladd.f32(float %155, float %162, float\l... 1.000000e+00)\l  %164 = fneg float %159\l  %165 = and i32 %154, 1\l  %166 = icmp eq i32 %165, 0\l  %167 = select i1 %166, float %163, float %164\l  %168 = bitcast float %167 to i32\l  %169 = shl i32 %154, 30\l  %170 = and i32 %169, -2147483648\l  %171 = xor i32 %170, %168\l  %172 = bitcast i32 %171 to float\l  %173 = tail call i1 @llvm.amdgcn.class.f32(float %37, i32 504)\l  %174 = select i1 %173, float %172, float 0x7FF8000000000000\l  %175 = fmul contract float %36, %174\l  %176 = fadd contract float %26, %175\l  %177 = add nuw nsw i32 %27, 1\l  %178 = icmp eq i32 %177, %3\l  br i1 %178, label %179, label %25, !llvm.loop !12\l|{<s0>T|<s1>F}}"];
	Node0x4f134e0:s0 -> Node0x4f12620;
	Node0x4f134e0:s1 -> Node0x4f129a0;
	Node0x4f12620 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f6bfa670",label="{%179:\l179:                                              \l  %180 = phi float [ 0.000000e+00, %20 ], [ %176, %152 ]\l  %181 = fdiv contract float %180, %19\l  %182 = sext i32 %22 to i64\l  %183 = getelementptr inbounds float, float addrspace(1)* %1, i64 %182\l  store float %181, float addrspace(1)* %183, align 4, !tbaa !7\l  %184 = add nuw nsw i32 %21, 1\l  %185 = icmp eq i32 %184, %2\l  br i1 %185, label %186, label %20, !llvm.loop !14\l|{<s0>T|<s1>F}}"];
	Node0x4f12620:s0 -> Node0x4f10960;
	Node0x4f12620:s1 -> Node0x4f12520;
	Node0x4f10960 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#9ebeff70",label="{%186:\l186:                                              \l  ret void\l}"];
}
