electronic products.  
For the ESD protection of integrated circuits (ICs), 
the main demand is to achieve high ESD robustness. 
However, with the technology keep shrinking, devices 
against ESD damage are weakened. Thus, ESD protection 
design becomes more important to ICs in advanced CMOS 
processes. In the radio-frequency (RF) IC design, 
with the trend of operating frequency increasing, the 
low-capacitance and low-loss design is needed. As a 
result, ESD protection design for RF ICs in advanced 
CMOS processes will become more difficult. Therefore, 
it needs to further study new ESD protection methods 
for RF ICs. 
In order to increase system chips integration, the 
requirement of high-voltage CMOS processes is 
increased dramatically. But in high-voltage CMOS 
processes, because of complex fabrication procedure, 
which makes the device＇s inherent ESD robustness 
weaker. Therefore, in order to enhance system chips 
robustness, ESD protection designs in high-voltage 
CMOS processes also need to further be studied. After 
enhancing the ESD protection ability of high-voltage 
devices, the safe operating area (SOA) is the other 
topic which is needed to take into consideration. 
This topic is different from the target of ESD 
protection； it studies devices behavior when devices 
operate under normal operating conditions. Under a 
high voltage and high current operating environments, 
the safe operating area of high-voltage devices will 
be suppressed. Although the chips in the product can 
achieve high ESD robustness, it does not mean devices 
will have robust safe operating area, because of the 
strict conditions in high-voltage operating 
environments. Once chips have perfect ESD protection 
ability and devices have robust safe operating area, 
the electronic products can have the useful value and 
competitiveness in the market. 
 
英文關鍵詞： Electrostatic Discharge (ESD), Radio-Frequency 
Integrated Circuits (RF ICs), High-Voltage CMOS 
Process, Whole-Chip ESD Protection, Safe-Operating-
1 
 
先進之混合信號式電路設計技術開發-子計畫五： 
先進之靜電放電防護技術開發 
Development of Advanced On-Chip ESD Protection Circuits 
計畫編號：100-2221-E-009-048- 
執行期限：100年 08月 01日至 101年 07月 31日 
主持人：柯明道教授  國立交通大學電子研究所 
 
一、中文摘要 
在電子產品的可靠度方面，可靠度不僅影
響產品良率，不良產品的使用上更有危害使用
人安全之虞，電子產品的可靠度要求只會隨著
晶片功能複雜度的成長而更為嚴苛，而對於電
子產品中的晶片而言，靜電放電是影響其可靠
度的最主要因素。在積體電路靜電放電防護
中，晶片的高靜電放電耐受度，為其主要的指
標，然隨著互補式金氧半導體製程技術持續進
步，電晶體的各項製作參數的規格尺寸將隨之
縮小，換言之，其元件耐受度亦將大幅降低，
而在射頻電路的應用發展不斷提升操作頻率
下，製作上需更要考量具低電容與低損耗的設
計，在這些嚴刻的條件下，射頻積體電路的靜
電放電防護設計，將會帶來更大的挑戰，需要
有更進一步的探討和研究解決方法。 
另外，為了提高系統晶片的整合度，系統
晶片的製作對於高壓互補式金氧半製程的需求
日與劇增，但是在高壓製程中，因為製程製作
複雜的影響，高壓元件本身的靜電放電防護能
力偏低，為了提高系統晶片的可靠度，高壓製
程的靜電放電防護能力同樣更需要進一步研究
和改善。在完成積體電路相關之靜電放電防護
的改善後，高壓製程的可靠度問題進一步需要
針對的是安全操作區域的研究，此目標不同於
高壓製程元件之靜電放電防護設計，主要在探
討元件在正常工作時，電路功能操作與操作環
境所帶來對於元件的影響，而根據不同的電路
功能操作與操作環境調查出元件可正常運作之
臨界點與界限，各臨界點所歸納出的特性曲
線，即定義為安全操作區域。由於高壓製程的
嚴刻操作環境，即使已經符合靜電放電規範之
測試，高壓元件還必須具有穩健的安全操作區
域，因此緊接在靜電放電防護設計後，加強安
全操作區域將又是另一項挑戰，在高壓製程下
製作的系統晶片中，高壓元件具有完善的靜電
放電防護和穩健的安全操作區域範圍下，電子
產品才能具備實際應用價值和競爭力。 
Abstract 
In the electronic products, the reliability 
issues are very important. It will influence not only 
the product yield but also the user's safety. With 
the function complexity increasing, the 
requirement of product reliability becomes stricter. 
However, the damage caused by electrostatic 
discharge (ESD) zapping is the major reliability 
issue in all electronic products.  
For the ESD protection of integrated circuits 
(ICs), the main demand is to achieve high ESD 
robustness. However, with the technology keep 
shrinking, devices against ESD damage are 
weakened. Thus, ESD protection design becomes 
more important to ICs in advanced CMOS 
processes. In the radio-frequency (RF) IC design, 
with the trend of operating frequency increasing, 
the low-capacitance and low-loss design is needed. 
As a result, ESD protection design for RF ICs in 
advanced CMOS processes will become more 
difficult. Therefore, it needs to further study new 
ESD protection methods for RF ICs. 
In order to increase system chips integration, 
the requirement of high-voltage CMOS processes 
is increased dramatically. But in high-voltage 
CMOS processes, because of complex fabrication 
procedure, which makes the device's inherent ESD 
robustness weaker. Therefore, in order to enhance 
system chips robustness, ESD protection designs 
in high-voltage CMOS processes also need to 
3 
 
入輸出接點的阻抗匹配情形。對於射頻電路而
言，輸入與輸出接點的寄生電容必須非常低，
否則寄生電容造成的負載將大幅衰減射頻電路
的性能。在射頻電路的靜電放電防護電路設計
中，必須具備低寄生電容、固定的輸入電容、
優良的靜電放電防護能力。圖1-1~圖1-9為常見
的射頻電路之靜電放電防護設計。本計畫針對
這些常見的靜電放電防護設計進行分析，將各
種設計分門別類、並歸納各種設計的優缺點與
成效，如表1-1所示。 
 
圖 1-1. Conventional ESD Protection Circuit. 
 
圖 1-2. Stacked ESD Protection Devices. 
 
 
圖 1-3. Parallel LC Resonator. 
 
 
圖 1-4. LC-Tank. 
 
 
圖 1-5. Series LC Resonator. 
 
 
圖 1-6. Impedance Matching. 
 
 
圖 1-7. Inductive ESD Protection. 
 
5 
 
示。為了觀察不同製作面積佈局的靜電防護效
果，此設計已經使用65-nm CMOS製程實際製
作出多組驗證晶片，晶片驗證結果如表1-2所
示。結果指出，雙向二極體的晶片佈局必須大
於週長30µm，方可達到一般工業界人體放電
模式(HBM) 2kV的標準。 
 
圖 1-10. Proposed ESD protection design I A type. 
 
圖 1-11. Proposed ESD protection design I B type. 
另外，本研究提出第二種設計，則是使用
一MOS元件與矽控整流器(SCR)結合，進而替
換design I的電容串接，因SCR元件等效上有一
內置二極體DP，因此只要再加入一二極體
DN，即能有雙向二極體做為輸入輸出端之靜電
放電防護元件的效果，整體design II設計如圖
1-12所示。同樣地，為了觀察不同製作面積佈
局的靜電防護效果，此設計已經使用65-nm 
CMOS製程實際製作出多組驗證晶片，晶片驗
證結果如表1-3所示。 
 
圖 1-12. Proposed ESD protection design II. 
在同樣的應用下，不同設計design I與
design II的比較中，因為design II的所加入的矽
控整流器搭配觸發電路的效果下，能夠提供一
額外靜電防護效果，增加靜電防護的耐受度，
因此design II只要在雙向二極體佈局週長
23 µm的製作下，即可達到人體放電模式2kV
的目標。 
 
 
 
表 1-2. Comparison on Experimental Results among Proposed ESD protection design I 
 
 
7 
 
(3) 高壓製程之靜電放電防護設計及高壓元件
安全操作區域之研究 [4], [5] 
隨著面版驅動電路、電源供應、車用控制
及電源管理系統積體電路產品需求增加，高壓
製程的使用越來越為廣泛，然高壓製程本身的
特性將使得高壓積體電路帶來更嚴重的可靠度
問題，此可靠度問題主要包含靜電放電防護，
甚至在此之中，間接引發過度電性應力
(Electrical Overstress, EOS)等問題。因此如何開
發有效的靜電放電防護設計和解決伴隨的問
題，將是這些高壓積體電路設計上很重要的課
題，這個主題也隨著這些產業應用上的多元化
而更趨複雜並且更趨重要。 
針對工業界的案例需求，本計畫於一高壓
製程電路方案之應用中加入改進方法，藉由改
善佈局方式進而提高過度電性應力(Electrical 
Overstress, EOS)的容忍能力，此外為了能更進
一步增加容忍能力，亦提出了一偵測電路以及
補償電路，其提出之改善電路圖如圖3-1所示。
此 提 出 的 方 法 已 於 0.6-µm 40 伏 特
Bipolar-CMOS-DMOS (BCD)製程製作出實驗晶
片並成功驗證。在沒有增加佈局改善和置入改
善電路的情況下，模擬栓鎖效應所加入的流入
電流(Sink Current)於30mA的條件下，如圖3-2
所示，便會使內部電壓VAP拉升產生EOS問
題。而在置入所有改善的方法後，將能使其容
忍能力至少拉升至500mA以上，如圖3-3之結果
所示。 
 
圖 3-1. New proposed sense and compensation circuit. 
 
圖 3-2. Measured inner supply voltage when a 30-mA sink 
current without modification. 
 
 
圖 3-3. Measured inner supply voltage when a 500-mA sink 
current with modification. 
 
除了靜電放電等等的可靠度問題，高壓元
件中之安全操作區域(Safe Operating Area, SOA)
已儼然為另一個重要的可靠度議題。因此本計
畫將經由測試元件加以實驗，來探討元件SOA
的特性。不同於靜電放電防護研究，SOA主要
在探討元件在正常工作時，電路功能操作與操
作環境所帶來對於元件的影響，而根據不同的
電路功能操作與操作環境調查出元件可正常操
作之臨界點與界限，即定義為安全操作區域。
而安全操作區域之物理限制，簡單來說在於高
壓元件的寄生雙載子電晶體導通 (Parasitic 
Bipolar Junction Transistor)之前，因為n型金氧半
導體元件之寄生雙載子電晶體經觸發導通後，
常伴隨驟回現象的產生(Snapback)，當此現象發
生後而又處在高壓之環境下即會發生栓鎖效
應，此狀況發生時常會帶來不可恢復的損壞於
元件中，而如在電路應用中，使用高壓元件進
9 
 
 
 
圖 4-2. Measurement setup for system-level ESD test with 
air-discharge test mode to evaluate the detection function of 
the fabricated on-chip transient detection circuit on display 
system application. 
 
四、結論與討論 
此整合型子計畫已於101年7月31日執行完
畢，由實際晶片驗證，並與模擬結果獲得相互
佐證。本計畫的研究成果已經整理且發表了6篇
國際期刊論文及4篇國際研討會論文，此外還有
數項創新設計已提出中華民國及美國專利申
請。更詳細的研究成果內容，敬請參閱本研究
群所發表之論文。 
最後，感謝國科會給予本計畫的支持與投
入計畫研究經費，使得這些高度需求的研究議
題能順利進行，進而提升學術界的研發能力，
在此衷心感謝。 
 
五、發表論文 
[1] C.-Y. Lin, L.-W. Chu, S.-Y. Tsai, and M.-D. Ker, 
“Design of compact ESD protection circuit for V-band 
RF applications in a 65-nm CMOS technology,” IEEE 
Trans. on Device and Materials Reliability, vol. 12, no. 
3, pp. 554-561, Sep. 2012. (SCI) 
[2] C.-Y. Lin, L.-W. Chu, and M.-D. Ker, “ESD protection 
design for 60-GHz LNA with inductor-triggered SCR 
in 65-nm CMOS process,” IEEE Trans. on Microwave 
Theory and Techniques, vol. 60, no. 3, pp. 714-723, 
Mar. 2012. (SCI) 
[3] C.-Y. Lin, T.-L. Chang, and M.-D. Ker, “Investigation 
on CDM ESD events at core circuits in a 65-nm 
CMOS process,” Microelectronics Reliability, vol. 52, 
no. 11, pp. 2627-2631, Nov. 2012. (SCI) 
[4] H.-W. Tsai and M.-D. Ker, “Layout consideration and 
circuit solution to prevent EOS failure induced by 
latchup test in a high-voltage integrated circuits,” IEEE 
Trans. on Device and Materials Reliability, in press. 
(SCI) 
[5] W.-Y. Chen and M.-D. Ker,“Characterization of SOA 
in time domain and the improvement techniques for 
using in high-voltage integrated circuits,” IEEE Trans. 
on Device and Materials Reliability, vol. 12, no. 2, pp. 
382-390, Jun. 2012.(SCI) 
[6] M.-D. Ker and C.-C. Yen, “New 4-bit 
transient-to-digital converter for system-level ESD 
protection in display panels,” IEEE Trans. on 
Industrial Electronics, vol. 59, no. 2, pp. 1278-1287, 
Feb. 2012. (SCI)  
[7] L.-W. Chu, C.-Y. Lin, S.-Y. Tsai, M.-D. Ker, M.-H. 
Song, C.-P. Jou, T.-H. Lu, J.-C. Tseng, M.-H. Tsai, T.-L. 
Hsu, P.-F. Hung, T.-H. Chang, and Y.-L. Wei,“Design 
of ESD protection cell for dual-band RF applications in 
a 65-nm CMOS process,” Proc. of Electrical 
Overstress / Electrostatic Discharge Symposium, 2012, 
pp. 331-335. 
[8] L.-W. Chu, C.-Y. Lin, S.-Y. Tsai, M.-D. Ker, M.-H. 
Song, C.-P. Jou, T.-H. Lu, J.-C. Tseng, M.-H. Tsai, T.-L. 
Hsu, P.-F. Hung, and T.-H. Chang,“Compact and 
low-loss ESD protection design for V-band RF 
applications in a 65-nm CMOS technology,” Proc. of 
IEEE International Symposium on Circuits and 
Systems, 2012, pp. 2127-2130. 
[9] C.-Y. Lin, L.-W. Chu, M.-D. Ker, M.-H. Song, C.-P. 
Jou, T.-H. Lu, J.-C. Tseng, M.-H. Tsai, T.-L. Hsu, P.-F. 
Hung, and T.-H. Chang, “ESD protection structure with 
inductor-triggered SCR for RF applications in 65-nm 
CMOS process,” Proc. of 2012 IEEE International 
Reliability Physics Symposium, 2012. 
[10] M.-D. Ker and W.-Y. Lin,“New design of 
transient-noise detection circuit with SCR device for 
system-level ESD protection,” Proc. of IEEE 
International NEWCAS Conference, 2012, pp. 81-84. 
100年度專題研究計畫研究成果彙整表 
計畫主持人：柯明道 計畫編號：100-2221-E-009-048- 
計畫名稱：先進之混合信號式電路設計技術開發--子計畫五：先進之靜電放電防護技術開發(I) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 0%  
研究報告/技術報告 0 0 0%  
研討會論文 0 0 0% 
篇 
 
論文著作 
專書 0 0 0%   
申請中件數 0 0 0%  專利 已獲得件數 0 0 0% 件  
件數 0 0 0% 件  
技術移轉 
權利金 0 0 0% 千元  
碩士生 5 5 100%  
博士生 2 2 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 0% 
人次 
 
期刊論文 6 3 100%  
研究報告/技術報告 0 0 0%  
研討會論文 4 3 100% 
篇 
 
論文著作 
專書 0 0 0% 章/本  
申請中件數 0 0 0%  專利 已獲得件數 0 0 0% 件  
件數 0 0 0% 件  
技術移轉 
權利金 0 0 0% 千元  
碩士生 0 0 0%  
博士生 1 1 100%  
博士後研究員 0 0 0%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 0% 
人次 
 
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■達成目標 
□未達成目標（請說明，以 100字為限） 
□實驗失敗 
□因故實驗中斷 
□其他原因 
說明： 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：■已發表 □未發表之文稿 □撰寫中 □無 
專利：□已獲得 □申請中 ■無 
技轉：□已技轉 □洽談中 ■無 
其他：（以 100字為限） 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500字為限） 
隨著積體電路產業在台灣的蓬勃發展，以及世界級晶圓代工業務的就近供應，積體電路設
計公司已如雨後春筍般地湧現，各式各樣的積體電路產品陸續被研發出來，但其中積體電
路產品的靜電放電防護問題以及可靠度問題經常困擾這些積體電路設計公司，甚至使得已
研發出來的積體電路產品，因無法符合靜電放電防護以及可靠度的世界標準規定，而無法
打入國際市場。積體電路的靜電放電防護以及增強安全操作區域等可靠度之技術，是所有
積體電路產品都必需具備之基本需求，因此本計畫所開發之相關可靠度技術將具有非常廣
泛之實用度，並可協助業界公司解決此困難的問題。而目前在系統晶片的可靠度方面，因
為可靠度不僅影響產品良率，不良產品的使用上更有危害使用人安全之虞，例如車用控制
晶片、可攜式裝置、生醫電子系統晶片等等，系統晶片的可靠度要求只會隨著時間及晶片
管理複雜度的成長而更為嚴苛。因此，本計畫所開發之技術，將是系統晶片技術是否能被
市場接受，並實際應用在現實環境與產品上的關鍵技術之一。 
本計畫研發之靜電放電防護以及加強安全操作區域技術，預期將可獲致創新性研究成果，
在學術研究上及產業實用性上具有實際價值，進而將其進行專利申請與學術論文發表，且
可技術移轉予業界公司，將對我國 IC 產業技術提升具有助益，並且可以加速我國 IC 設計
公司的產品進軍國際，協助我國 IC 產業克服此類阻擾晶片量產的棘手問題。此外，積體
電路產品需要各類工程師來完成各類電路之設計，但在積體電路之靜電放電防護技術與可
靠度研究方面，國內外非常缺乏此類之專業工程師。因此，本計畫針對積體電路產業的需
要，特別培育具有此類專業知識與技術之碩博士人才，可協助業界公司處理可靠度等艱困
