<testbench>
	<component name="mux_2ch_gen" type="concurrent" interval="1 us"/>

	<signals>
		<in name="s" pos="0" val="0"/>

		<in_vec name="a" pos="1" size="4" order="asc" val="0000"/>
		<in_vec name="b" pos="5" size="4" order="asc" val="1111"/>
		
		<out_vec name="z" pos="9" size="4" order="asc"/>
	</signals>

	<backends>
		<vhdl>
			<generics>
				<param name="BUS_WIDTH" type="NATURAL" val="4"/>
			</generics>
		</vhdl>
		<hw>
			<loop count="100"/>
		</hw>
	</backends>

	<testcases>
		<!-- TEST 1 -->
		<test name="TEST1: z = a when s = 0">
			<step>
				<exp_vec sig="z" val="llll"/>
			</step>
			<step>
				<set_vec sig="a" val="0101"/>
				<set_vec sig="b" val="1010"/>
				<exp_vec sig="z" val="lhlh"/>
			</step>
		</test>

		<!-- TEST 2 -->
		<test name="TEST2: z = b when s = 1">
			<step>
				<set sig="s" val="1"/>
				<set_vec sig="a" val="1010"/>
				<set_vec sig="b" val="0101"/>
				<exp_vec sig="z" val="lhlh"/>
			</step>
		</test>
	</testcases>
</testbench>
