vhdl work "E:\Facultate\1.2\Proiectare Logica\Lab\bilet_19\bilet_19.vhd"
