# 2.1 CPU 아키텍처

> **컴퓨터구조** | 2장 1절 | CPU의 내부 구조와 동작 원리

---

## 📚 학습 목표

- **CPU의 내부 구조**와 명령어 실행 원리 이해
- **파이프라이닝 기술** 이해  
- **슈퍼스칼라** 및 멀티-코어 프로세서의 설계 개념 이해
- **명령어 세트**의 구성요소와 설계방법

## 🎯 학습 내용

1. **CPU의 기본구조**
2. **명령어 실행**  
3. **명령어 파이프라이닝**
4. **명령어 세트**

---

## 💻 CPU 기본 동작

**CPU**는 기억장치에 저장되어 있는 **프로그램 코드(명령어)**들을 실행함으로써 프로그램을 수행합니다.

### 🔄 CPU가 수행하는 세부적인 동작들

| 단계 | 영문명 | 한글명 | 설명 |
|------|--------|--------|------|
| **IF** | Instruction Fetch | 명령어 인출 | 기억장치로부터 명령어를 읽음 |
| **ID** | Instruction Decode | 명령어 해독 | 수행해야 할 동작을 결정하기 위하여 명령어를 해독 |
| **DF** | Data Fetch | 데이터 인출 | 명령어 실행을 위하여 데이터가 필요한 경우에는 기억장치 혹은 I/O 장치로부터 그 데이터를 읽음 |
| **DP** | Data Process | 데이터 처리 | 데이터에 대한 산술적 혹은 논리적 연산을 수행 |
| **DS** | Data Store | 데이터 저장 | 수행한 결과를 저장 |

> 💡 **중요**: 
> - **IF, ID**는 모든 명령어들에 대하여 **공통적으로 수행**
> - **DF, DP, DS**는 명령어에 따라 **필요한 경우에만 수행**

---

## 🏗️ CPU 주요 구성 요소

### 1️⃣ 산술논리연산장치 (ALU)
### 2️⃣ 레지스터 세트 (Register Set)

---

## 🧮 산술논리연산장치 (ALU)

**ALU**는 각종 산술 연산들과 논리 연산들을 수행하는 회로들로 이루어진 **하드웨어 모듈**입니다.

### 🔢 산술 연산
- 덧셈
- 뺄셈  
- 곱셈
- 나눗셈 등

### 🔣 논리 연산
- **AND**
- **OR**
- **NOT** 
- **XOR** 등

---

## 💾 레지스터 (Register)

**레지스터**는 CPU 내부에 위치한 기억장치로서, **액세스 속도가 가장 빠른** 기억장치입니다.

### ✨ 레지스터의 특징

- **용도**: CPU가 사용하는 데이터와 명령어를 신속하게 읽기, 저장, 전송에 사용
- **제한성**: CPU 내부에 포함할 수 있는 레지스터들의 수가 제한됨
- **구성**: 특수 목적용 레지스터들과 적은 수의 일반 목적용(데이터, 범용) 레지스터들로 구성

### 🎯 특수 목적용 레지스터 종류

| 약어 | 영문명 | 한글명 |
|------|--------|--------|
| **AC** | Accumulator | 누산기 |
| **PC** | Program Counter | 프로그램 카운터 |
| **IR** | Instruction Register | 명령어 레지스터 |
| **MBR** | Memory Buffer Register | 메모리 버퍼 레지스터 |
| **MAR** | Memory Address Register | 메모리 주소 레지스터 |
| **SP** | Stack Pointer | 스택 포인터 |
| **IX** | Index Register | 인덱스 레지스터 |

---

## ⚙️ 제어 유니트 (Control Unit)

**제어 유니트**는 프로그램 코드(명령어)를 해석하고, 그것을 실행하기 위한 **제어 신호들(control signals)**을 순차적으로 발생하는 하드웨어 모듈입니다.

---

## 🚌 CPU 내부 버스 (CPU Internal Bus)

**CPU 내부 버스**는 다음 요소들로 구성됩니다:

### 🔄 구성 요소
- **ALU와 레지스터들** 간의 데이터를 전달하는 데이터 선들
- **제어 유니트**에서 발생되는 제어 신호를 전달하는 선들

### ⚠️ 연결 방식
외부의 시스템 버스들과는 **직접 연결되지 않으며**, 반드시 다음을 통하여 시스템 버스와 접속:

- **버퍼 레지스터** (MBR, MAR)
- **시스템 버스 인터페이스 회로**

---

## 📋 핵심 정리

### 🎯 기억해야 할 핵심 개념

1. **CPU 동작 과정**: IF → ID → (DF → DP → DS)
2. **주요 구성 요소**: ALU, 레지스터 세트, 제어 유니트, 내부 버스
3. **특수 레지스터**: AC, PC, IR, MBR, MAR, SP, IX
4. **ALU 기능**: 산술 연산 + 논리 연산
5. **버스 연결**: 직접 연결 ❌, 버퍼 레지스터 통해 연결 ⭕

### 💡 다음 단원 예고
- 명령어 파이프라이닝
- 슈퍼스칼라 구조
- 멀티코어 프로세서

---

## 🏷️ 태그
`#CPU` `#아키텍처` `#ALU` `#레지스터` `#제어유니트` `#내부버스` `#명령어실행`

---
*📅 최종 수정: 2024년 9월 27일*  
*📝 출처: 컴퓨터구조 수업 노트*