<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a35tcpg236-1" LaunchTime="1480644722">
  <File Type="RDS-PROPCONSTRS" Name="project_drc_synth.rpt"/>
  <File Type="PA-TCL" Name="project.tcl"/>
  <File Type="RDS-RDS" Name="project.vds"/>
  <File Type="RDS-UTIL" Name="project_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="project_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="project.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="project_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="project_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/ee178_fall2016_lab6/vga_timing.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Desktop/Lab 6/lab6_le_thi/lab6_le_thi.srcs/sources_1/imports/ee178_fall2016_lab6/vga_timing.v"/>
        <Attr Name="ImportTime" Val="1478243031"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/ee178_fall2016_lab6/linedraw.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Desktop/Lab 6/lab6_le_thi/lab6_le_thi.srcs/sources_1/imports/ee178_fall2016_lab6/linedraw.v"/>
        <Attr Name="ImportTime" Val="1478363637"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/ee178_fall2016_lab8/vga_example.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/software/software.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/quad_seven_seg.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Desktop/Lab 2/lab2_le_thi/lab2_le_thi.srcs/sources_1/new/quad_seven_seg.v"/>
        <Attr Name="ImportTime" Val="1480400265"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/ee178_fall2016_lab8/kcpsm6.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/ee178_fall2016_lab8/project.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="project"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/ee178_fall2016_lab8/project.xdc">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2016"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="framebuffer"/>
</GenRun>
