# Generated by Yosys 0.18+10 (git sha1 07c42e625, gcc 11.4.0-1ubuntu1~22.04 -fPIC -Os)

.model primitive_example_design_5
.inputs iddr_out[0] iddr_out[1] iddr_out[2] rst_i_buf_out $auto$hierarchy.cc:1408:execute$1 $auto$hierarchy.cc:1408:execute$2 $auto$hierarchy.cc:1408:execute$3
.outputs q_n[0] q_n[1] q_n[2] dffre_out[0] dffre_out[1] dffre_out[2]
.names $false
.names $true
1
.names $undef
.subckt DFFRE C=clk_buf_out D=iddr_out[0] E=$true Q=dffre_out[0] R=rst_i_buf_out
.subckt DFFRE C=clk_buf_out D=iddr_out[1] E=$true Q=dffre_out[1] R=rst_i_buf_out
.subckt DFFRE C=clk_buf_out D=iddr_out[2] E=$true Q=dffre_out[2] R=rst_i_buf_out
.names $undef q_n[0]
1 1
.names $undef q_n[1]
1 1
.names $undef q_n[2]
1 1
.end
