TimeQuest Timing Analyzer report for EP3C16F484C6N_Cyclone_3
Thu Nov 06 20:35:41 2025
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; EP3C16F484C6N_Cyclone_3                            ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 388.35 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -1.575 ; -34.739            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.346 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -32.000                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                       ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -1.575 ; refresh_counter[9]  ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.508      ;
; -1.575 ; refresh_counter[9]  ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.508      ;
; -1.575 ; refresh_counter[9]  ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.508      ;
; -1.575 ; refresh_counter[9]  ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.508      ;
; -1.575 ; refresh_counter[9]  ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.508      ;
; -1.575 ; refresh_counter[9]  ; refresh_counter[5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.508      ;
; -1.575 ; refresh_counter[9]  ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.508      ;
; -1.575 ; refresh_counter[9]  ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.508      ;
; -1.575 ; refresh_counter[9]  ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.508      ;
; -1.575 ; refresh_counter[9]  ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.508      ;
; -1.574 ; refresh_counter[2]  ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.427     ; 2.142      ;
; -1.574 ; refresh_counter[2]  ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.427     ; 2.142      ;
; -1.574 ; refresh_counter[2]  ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.427     ; 2.142      ;
; -1.574 ; refresh_counter[2]  ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.427     ; 2.142      ;
; -1.574 ; refresh_counter[2]  ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.427     ; 2.142      ;
; -1.574 ; refresh_counter[2]  ; refresh_counter[5]  ; clk          ; clk         ; 1.000        ; -0.427     ; 2.142      ;
; -1.574 ; refresh_counter[2]  ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.427     ; 2.142      ;
; -1.574 ; refresh_counter[2]  ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.427     ; 2.142      ;
; -1.574 ; refresh_counter[2]  ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.427     ; 2.142      ;
; -1.574 ; refresh_counter[2]  ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.427     ; 2.142      ;
; -1.558 ; refresh_counter[10] ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.491      ;
; -1.558 ; refresh_counter[10] ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.491      ;
; -1.558 ; refresh_counter[10] ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.491      ;
; -1.558 ; refresh_counter[10] ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.491      ;
; -1.558 ; refresh_counter[10] ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.491      ;
; -1.558 ; refresh_counter[10] ; refresh_counter[5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.491      ;
; -1.558 ; refresh_counter[10] ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.491      ;
; -1.558 ; refresh_counter[10] ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.491      ;
; -1.558 ; refresh_counter[10] ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.491      ;
; -1.558 ; refresh_counter[10] ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.491      ;
; -1.555 ; refresh_counter[8]  ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.488      ;
; -1.555 ; refresh_counter[8]  ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.488      ;
; -1.555 ; refresh_counter[8]  ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.488      ;
; -1.555 ; refresh_counter[8]  ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.488      ;
; -1.555 ; refresh_counter[8]  ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.488      ;
; -1.555 ; refresh_counter[8]  ; refresh_counter[5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.488      ;
; -1.555 ; refresh_counter[8]  ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.488      ;
; -1.555 ; refresh_counter[8]  ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.488      ;
; -1.555 ; refresh_counter[8]  ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.488      ;
; -1.555 ; refresh_counter[8]  ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.488      ;
; -1.511 ; refresh_counter[3]  ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.444      ;
; -1.511 ; refresh_counter[3]  ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.444      ;
; -1.511 ; refresh_counter[3]  ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.444      ;
; -1.511 ; refresh_counter[3]  ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.444      ;
; -1.511 ; refresh_counter[3]  ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.444      ;
; -1.511 ; refresh_counter[3]  ; refresh_counter[5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.444      ;
; -1.511 ; refresh_counter[3]  ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.444      ;
; -1.511 ; refresh_counter[3]  ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.444      ;
; -1.511 ; refresh_counter[3]  ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.444      ;
; -1.511 ; refresh_counter[3]  ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.444      ;
; -1.497 ; refresh_counter[7]  ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.430      ;
; -1.497 ; refresh_counter[7]  ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.430      ;
; -1.497 ; refresh_counter[7]  ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.430      ;
; -1.497 ; refresh_counter[7]  ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.430      ;
; -1.497 ; refresh_counter[7]  ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.430      ;
; -1.497 ; refresh_counter[7]  ; refresh_counter[5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.430      ;
; -1.497 ; refresh_counter[7]  ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.430      ;
; -1.497 ; refresh_counter[7]  ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.430      ;
; -1.497 ; refresh_counter[7]  ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.430      ;
; -1.497 ; refresh_counter[7]  ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.430      ;
; -1.451 ; refresh_counter[6]  ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.427     ; 2.019      ;
; -1.451 ; refresh_counter[6]  ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.427     ; 2.019      ;
; -1.451 ; refresh_counter[6]  ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.427     ; 2.019      ;
; -1.451 ; refresh_counter[6]  ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.427     ; 2.019      ;
; -1.451 ; refresh_counter[6]  ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.427     ; 2.019      ;
; -1.451 ; refresh_counter[6]  ; refresh_counter[5]  ; clk          ; clk         ; 1.000        ; -0.427     ; 2.019      ;
; -1.451 ; refresh_counter[6]  ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.427     ; 2.019      ;
; -1.451 ; refresh_counter[6]  ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.427     ; 2.019      ;
; -1.451 ; refresh_counter[6]  ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.427     ; 2.019      ;
; -1.451 ; refresh_counter[6]  ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.427     ; 2.019      ;
; -1.438 ; refresh_counter[0]  ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.371      ;
; -1.438 ; refresh_counter[0]  ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.371      ;
; -1.438 ; refresh_counter[0]  ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.371      ;
; -1.438 ; refresh_counter[0]  ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.371      ;
; -1.438 ; refresh_counter[0]  ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.371      ;
; -1.438 ; refresh_counter[0]  ; refresh_counter[5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.371      ;
; -1.438 ; refresh_counter[0]  ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.371      ;
; -1.438 ; refresh_counter[0]  ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.371      ;
; -1.438 ; refresh_counter[0]  ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.371      ;
; -1.438 ; refresh_counter[0]  ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.371      ;
; -1.437 ; digit_index[1]      ; seg_reg[0]          ; clk          ; clk         ; 1.000        ; -0.065     ; 2.367      ;
; -1.436 ; digit_index[1]      ; seg_reg[5]          ; clk          ; clk         ; 1.000        ; -0.065     ; 2.366      ;
; -1.435 ; digit_index[1]      ; seg_reg[3]          ; clk          ; clk         ; 1.000        ; -0.065     ; 2.365      ;
; -1.431 ; digit_index[1]      ; seg_reg[6]          ; clk          ; clk         ; 1.000        ; -0.065     ; 2.361      ;
; -1.424 ; digit_index[1]      ; seg_reg[4]          ; clk          ; clk         ; 1.000        ; -0.065     ; 2.354      ;
; -1.407 ; digit_index[1]      ; seg_reg[1]          ; clk          ; clk         ; 1.000        ; -0.065     ; 2.337      ;
; -1.399 ; blanking            ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.427     ; 1.967      ;
; -1.399 ; blanking            ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.427     ; 1.967      ;
; -1.399 ; blanking            ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.427     ; 1.967      ;
; -1.399 ; blanking            ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.427     ; 1.967      ;
; -1.399 ; blanking            ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.427     ; 1.967      ;
; -1.399 ; blanking            ; refresh_counter[5]  ; clk          ; clk         ; 1.000        ; -0.427     ; 1.967      ;
; -1.399 ; blanking            ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.427     ; 1.967      ;
; -1.399 ; blanking            ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.427     ; 1.967      ;
; -1.399 ; blanking            ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.427     ; 1.967      ;
; -1.399 ; blanking            ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.427     ; 1.967      ;
; -1.388 ; digit_index[1]      ; seg_reg[2]          ; clk          ; clk         ; 1.000        ; -0.065     ; 2.318      ;
; -1.354 ; refresh_counter[4]  ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.287      ;
; -1.354 ; refresh_counter[4]  ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.287      ;
; -1.354 ; refresh_counter[4]  ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.287      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                       ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.346 ; blanking            ; blanking            ; clk          ; clk         ; 0.000        ; 0.077      ; 0.580      ;
; 0.358 ; digit_index[1]      ; digit_index[1]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; digit_index[0]      ; digit_index[0]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.416 ; digit_index[1]      ; dig_en_reg[1]       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.635      ;
; 0.416 ; digit_index[1]      ; dig_en_reg[0]       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.635      ;
; 0.421 ; digit_index[1]      ; dig_en_reg[3]       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.640      ;
; 0.421 ; digit_index[1]      ; dig_en_reg[2]       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.640      ;
; 0.479 ; refresh_counter[1]  ; refresh_counter[2]  ; clk          ; clk         ; 0.000        ; 0.427      ; 1.063      ;
; 0.479 ; refresh_counter[11] ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.427      ; 1.063      ;
; 0.481 ; refresh_counter[5]  ; refresh_counter[6]  ; clk          ; clk         ; 0.000        ; 0.427      ; 1.065      ;
; 0.496 ; refresh_counter[0]  ; refresh_counter[2]  ; clk          ; clk         ; 0.000        ; 0.427      ; 1.080      ;
; 0.496 ; refresh_counter[4]  ; refresh_counter[6]  ; clk          ; clk         ; 0.000        ; 0.427      ; 1.080      ;
; 0.498 ; refresh_counter[10] ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.427      ; 1.082      ;
; 0.543 ; refresh_counter[13] ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.077      ; 0.777      ;
; 0.547 ; refresh_counter[12] ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.077      ; 0.781      ;
; 0.559 ; refresh_counter[2]  ; refresh_counter[2]  ; clk          ; clk         ; 0.000        ; 0.077      ; 0.793      ;
; 0.559 ; refresh_counter[6]  ; refresh_counter[6]  ; clk          ; clk         ; 0.000        ; 0.077      ; 0.793      ;
; 0.569 ; refresh_counter[11] ; refresh_counter[11] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; refresh_counter[1]  ; refresh_counter[1]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.570 ; refresh_counter[3]  ; refresh_counter[3]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; refresh_counter[9]  ; refresh_counter[9]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.571 ; refresh_counter[4]  ; refresh_counter[4]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.572 ; refresh_counter[5]  ; refresh_counter[5]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; refresh_counter[7]  ; refresh_counter[7]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.574 ; refresh_counter[8]  ; refresh_counter[8]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; refresh_counter[10] ; refresh_counter[10] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.589 ; refresh_counter[11] ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.427      ; 1.173      ;
; 0.592 ; refresh_counter[0]  ; refresh_counter[0]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.811      ;
; 0.592 ; refresh_counter[3]  ; refresh_counter[6]  ; clk          ; clk         ; 0.000        ; 0.427      ; 1.176      ;
; 0.592 ; refresh_counter[9]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.427      ; 1.176      ;
; 0.608 ; refresh_counter[10] ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.427      ; 1.192      ;
; 0.610 ; refresh_counter[8]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.427      ; 1.194      ;
; 0.633 ; digit_index[0]      ; digit_index[1]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.852      ;
; 0.645 ; digit_index[0]      ; dig_en_reg[3]       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.864      ;
; 0.655 ; digit_index[0]      ; dig_en_reg[2]       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.874      ;
; 0.679 ; digit_index[0]      ; dig_en_reg[1]       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.898      ;
; 0.692 ; digit_index[0]      ; dig_en_reg[0]       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.911      ;
; 0.702 ; refresh_counter[9]  ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.427      ; 1.286      ;
; 0.703 ; refresh_counter[1]  ; refresh_counter[6]  ; clk          ; clk         ; 0.000        ; 0.427      ; 1.287      ;
; 0.705 ; refresh_counter[7]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.427      ; 1.289      ;
; 0.720 ; refresh_counter[8]  ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.427      ; 1.304      ;
; 0.720 ; refresh_counter[0]  ; refresh_counter[6]  ; clk          ; clk         ; 0.000        ; 0.427      ; 1.304      ;
; 0.762 ; refresh_counter[1]  ; blanking            ; clk          ; clk         ; 0.000        ; 0.427      ; 1.346      ;
; 0.778 ; blanking            ; digit_index[0]      ; clk          ; clk         ; 0.000        ; -0.289     ; 0.646      ;
; 0.779 ; blanking            ; digit_index[1]      ; clk          ; clk         ; 0.000        ; -0.289     ; 0.647      ;
; 0.812 ; digit_index[0]      ; dp_reg              ; clk          ; clk         ; 0.000        ; 0.064      ; 1.033      ;
; 0.815 ; refresh_counter[7]  ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.427      ; 1.399      ;
; 0.817 ; refresh_counter[5]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.427      ; 1.401      ;
; 0.832 ; refresh_counter[4]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.427      ; 1.416      ;
; 0.834 ; refresh_counter[12] ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.077      ; 1.068      ;
; 0.845 ; refresh_counter[3]  ; refresh_counter[4]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.064      ;
; 0.845 ; refresh_counter[9]  ; refresh_counter[10] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.064      ;
; 0.846 ; refresh_counter[7]  ; refresh_counter[8]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.065      ;
; 0.859 ; refresh_counter[0]  ; refresh_counter[1]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.078      ;
; 0.859 ; refresh_counter[4]  ; refresh_counter[5]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.078      ;
; 0.861 ; refresh_counter[10] ; refresh_counter[11] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; refresh_counter[8]  ; refresh_counter[9]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.080      ;
; 0.863 ; refresh_counter[8]  ; refresh_counter[10] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.082      ;
; 0.876 ; refresh_counter[0]  ; blanking            ; clk          ; clk         ; 0.000        ; 0.427      ; 1.460      ;
; 0.927 ; refresh_counter[5]  ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.427      ; 1.511      ;
; 0.928 ; refresh_counter[3]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.427      ; 1.512      ;
; 0.942 ; refresh_counter[4]  ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.427      ; 1.526      ;
; 0.954 ; refresh_counter[1]  ; refresh_counter[3]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.173      ;
; 0.955 ; refresh_counter[3]  ; refresh_counter[5]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.174      ;
; 0.955 ; refresh_counter[9]  ; refresh_counter[11] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.174      ;
; 0.956 ; refresh_counter[5]  ; refresh_counter[7]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.175      ;
; 0.956 ; refresh_counter[1]  ; refresh_counter[4]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.175      ;
; 0.956 ; refresh_counter[7]  ; refresh_counter[9]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.175      ;
; 0.958 ; refresh_counter[5]  ; refresh_counter[8]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.177      ;
; 0.958 ; refresh_counter[7]  ; refresh_counter[10] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.177      ;
; 0.960 ; refresh_counter[2]  ; refresh_counter[6]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.194      ;
; 0.971 ; refresh_counter[0]  ; refresh_counter[3]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.190      ;
; 0.971 ; refresh_counter[4]  ; refresh_counter[7]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.190      ;
; 0.973 ; refresh_counter[8]  ; refresh_counter[11] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.192      ;
; 0.973 ; refresh_counter[0]  ; refresh_counter[4]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.192      ;
; 0.973 ; refresh_counter[4]  ; refresh_counter[8]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.192      ;
; 0.979 ; blanking            ; dig_en_reg[2]       ; clk          ; clk         ; 0.000        ; -0.289     ; 0.847      ;
; 0.988 ; refresh_counter[3]  ; blanking            ; clk          ; clk         ; 0.000        ; 0.427      ; 1.572      ;
; 1.001 ; blanking            ; dig_en_reg[3]       ; clk          ; clk         ; 0.000        ; -0.289     ; 0.869      ;
; 1.017 ; blanking            ; dig_en_reg[0]       ; clk          ; clk         ; 0.000        ; -0.289     ; 0.885      ;
; 1.038 ; refresh_counter[3]  ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.427      ; 1.622      ;
; 1.039 ; refresh_counter[1]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.427      ; 1.623      ;
; 1.047 ; blanking            ; dig_en_reg[1]       ; clk          ; clk         ; 0.000        ; -0.289     ; 0.915      ;
; 1.048 ; refresh_counter[2]  ; blanking            ; clk          ; clk         ; 0.000        ; 0.077      ; 1.282      ;
; 1.056 ; refresh_counter[0]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.427      ; 1.640      ;
; 1.066 ; refresh_counter[1]  ; refresh_counter[5]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.285      ;
; 1.067 ; refresh_counter[3]  ; refresh_counter[7]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.286      ;
; 1.068 ; refresh_counter[5]  ; refresh_counter[9]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.287      ;
; 1.068 ; refresh_counter[7]  ; refresh_counter[11] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.287      ;
; 1.069 ; refresh_counter[3]  ; refresh_counter[8]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.288      ;
; 1.070 ; refresh_counter[5]  ; refresh_counter[10] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.289      ;
; 1.072 ; refresh_counter[6]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.077      ; 1.306      ;
; 1.083 ; refresh_counter[0]  ; refresh_counter[5]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.302      ;
; 1.083 ; refresh_counter[4]  ; refresh_counter[9]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.302      ;
; 1.085 ; refresh_counter[4]  ; refresh_counter[10] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.304      ;
; 1.121 ; digit_index[1]      ; dp_reg              ; clk          ; clk         ; 0.000        ; 0.064      ; 1.342      ;
; 1.149 ; refresh_counter[13] ; blanking            ; clk          ; clk         ; 0.000        ; 0.077      ; 1.383      ;
; 1.149 ; refresh_counter[1]  ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.427      ; 1.733      ;
; 1.166 ; refresh_counter[0]  ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.427      ; 1.750      ;
; 1.178 ; refresh_counter[1]  ; refresh_counter[7]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.397      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; blanking                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dig_en_reg[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dig_en_reg[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dig_en_reg[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dig_en_reg[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; digit_index[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; digit_index[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dp_reg                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; seg_reg[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; seg_reg[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; seg_reg[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; seg_reg[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; seg_reg[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; seg_reg[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; seg_reg[6]                ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; blanking                  ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[12]       ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[13]       ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[2]        ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[6]        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dig_en_reg[0]             ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dig_en_reg[1]             ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dig_en_reg[2]             ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dig_en_reg[3]             ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; digit_index[0]            ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; digit_index[1]            ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dp_reg                    ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[0]        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[10]       ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[11]       ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[1]        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[3]        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[4]        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[5]        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[7]        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[8]        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[9]        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[0]                ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[1]                ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[2]                ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[3]                ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[4]                ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[5]                ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[6]                ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; blanking|clk              ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[12]|clk   ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[13]|clk   ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[2]|clk    ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[6]|clk    ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[0]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[1]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[2]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[3]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[4]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[5]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[6]|clk            ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dig_en_reg[0]|clk         ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dig_en_reg[1]|clk         ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dig_en_reg[2]|clk         ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dig_en_reg[3]|clk         ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; digit_index[0]|clk        ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; digit_index[1]|clk        ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dp_reg|clk                ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[0]|clk    ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[10]|clk   ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[11]|clk   ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[1]|clk    ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[3]|clk    ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[4]|clk    ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[5]|clk    ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[7]|clk    ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[8]|clk    ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[9]|clk    ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dig_en_reg[0]             ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dig_en_reg[1]             ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dig_en_reg[2]             ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dig_en_reg[3]             ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; digit_index[0]            ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; digit_index[1]            ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dp_reg                    ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; refresh_counter[0]        ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; refresh_counter[10]       ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; digits[*]   ; clk        ; 2.824 ; 3.278 ; Rise       ; clk             ;
;  digits[0]  ; clk        ; 2.702 ; 3.150 ; Rise       ; clk             ;
;  digits[1]  ; clk        ; 2.556 ; 3.012 ; Rise       ; clk             ;
;  digits[2]  ; clk        ; 2.646 ; 3.109 ; Rise       ; clk             ;
;  digits[3]  ; clk        ; 2.506 ; 2.968 ; Rise       ; clk             ;
;  digits[4]  ; clk        ; 2.470 ; 2.916 ; Rise       ; clk             ;
;  digits[5]  ; clk        ; 2.034 ; 2.539 ; Rise       ; clk             ;
;  digits[6]  ; clk        ; 2.636 ; 3.083 ; Rise       ; clk             ;
;  digits[7]  ; clk        ; 2.824 ; 3.278 ; Rise       ; clk             ;
;  digits[8]  ; clk        ; 2.395 ; 2.857 ; Rise       ; clk             ;
;  digits[9]  ; clk        ; 2.519 ; 2.957 ; Rise       ; clk             ;
;  digits[10] ; clk        ; 2.101 ; 2.568 ; Rise       ; clk             ;
;  digits[11] ; clk        ; 2.160 ; 2.653 ; Rise       ; clk             ;
;  digits[12] ; clk        ; 2.090 ; 2.559 ; Rise       ; clk             ;
;  digits[13] ; clk        ; 2.164 ; 2.656 ; Rise       ; clk             ;
;  digits[14] ; clk        ; 1.834 ; 2.287 ; Rise       ; clk             ;
;  digits[15] ; clk        ; 2.132 ; 2.625 ; Rise       ; clk             ;
; dp_in[*]    ; clk        ; 2.371 ; 2.813 ; Rise       ; clk             ;
;  dp_in[0]   ; clk        ; 2.289 ; 2.726 ; Rise       ; clk             ;
;  dp_in[1]   ; clk        ; 1.443 ; 1.889 ; Rise       ; clk             ;
;  dp_in[2]   ; clk        ; 2.371 ; 2.813 ; Rise       ; clk             ;
;  dp_in[3]   ; clk        ; 1.502 ; 1.942 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; digits[*]   ; clk        ; -1.424 ; -1.850 ; Rise       ; clk             ;
;  digits[0]  ; clk        ; -2.122 ; -2.565 ; Rise       ; clk             ;
;  digits[1]  ; clk        ; -2.055 ; -2.506 ; Rise       ; clk             ;
;  digits[2]  ; clk        ; -2.181 ; -2.639 ; Rise       ; clk             ;
;  digits[3]  ; clk        ; -1.931 ; -2.383 ; Rise       ; clk             ;
;  digits[4]  ; clk        ; -1.903 ; -2.334 ; Rise       ; clk             ;
;  digits[5]  ; clk        ; -1.607 ; -2.060 ; Rise       ; clk             ;
;  digits[6]  ; clk        ; -2.173 ; -2.606 ; Rise       ; clk             ;
;  digits[7]  ; clk        ; -2.232 ; -2.678 ; Rise       ; clk             ;
;  digits[8]  ; clk        ; -1.862 ; -2.320 ; Rise       ; clk             ;
;  digits[9]  ; clk        ; -2.024 ; -2.448 ; Rise       ; clk             ;
;  digits[10] ; clk        ; -1.679 ; -2.117 ; Rise       ; clk             ;
;  digits[11] ; clk        ; -1.656 ; -2.129 ; Rise       ; clk             ;
;  digits[12] ; clk        ; -1.564 ; -2.031 ; Rise       ; clk             ;
;  digits[13] ; clk        ; -1.744 ; -2.198 ; Rise       ; clk             ;
;  digits[14] ; clk        ; -1.424 ; -1.850 ; Rise       ; clk             ;
;  digits[15] ; clk        ; -1.623 ; -2.099 ; Rise       ; clk             ;
; dp_in[*]    ; clk        ; -1.057 ; -1.478 ; Rise       ; clk             ;
;  dp_in[0]   ; clk        ; -1.863 ; -2.247 ; Rise       ; clk             ;
;  dp_in[1]   ; clk        ; -1.057 ; -1.478 ; Rise       ; clk             ;
;  dp_in[2]   ; clk        ; -1.955 ; -2.360 ; Rise       ; clk             ;
;  dp_in[3]   ; clk        ; -1.118 ; -1.526 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; dig_en[*]  ; clk        ; 5.420 ; 5.454 ; Rise       ; clk             ;
;  dig_en[0] ; clk        ; 5.203 ; 5.227 ; Rise       ; clk             ;
;  dig_en[1] ; clk        ; 5.420 ; 5.454 ; Rise       ; clk             ;
;  dig_en[2] ; clk        ; 5.211 ; 5.236 ; Rise       ; clk             ;
;  dig_en[3] ; clk        ; 5.380 ; 5.412 ; Rise       ; clk             ;
; dp         ; clk        ; 5.363 ; 5.395 ; Rise       ; clk             ;
; seg[*]     ; clk        ; 5.724 ; 5.764 ; Rise       ; clk             ;
;  seg[0]    ; clk        ; 5.517 ; 5.518 ; Rise       ; clk             ;
;  seg[1]    ; clk        ; 5.481 ; 5.499 ; Rise       ; clk             ;
;  seg[2]    ; clk        ; 5.159 ; 5.185 ; Rise       ; clk             ;
;  seg[3]    ; clk        ; 5.591 ; 5.633 ; Rise       ; clk             ;
;  seg[4]    ; clk        ; 5.676 ; 5.712 ; Rise       ; clk             ;
;  seg[5]    ; clk        ; 5.192 ; 5.215 ; Rise       ; clk             ;
;  seg[6]    ; clk        ; 5.724 ; 5.764 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; dig_en[*]  ; clk        ; 5.097 ; 5.122 ; Rise       ; clk             ;
;  dig_en[0] ; clk        ; 5.097 ; 5.122 ; Rise       ; clk             ;
;  dig_en[1] ; clk        ; 5.307 ; 5.342 ; Rise       ; clk             ;
;  dig_en[2] ; clk        ; 5.105 ; 5.131 ; Rise       ; clk             ;
;  dig_en[3] ; clk        ; 5.267 ; 5.299 ; Rise       ; clk             ;
; dp         ; clk        ; 5.251 ; 5.284 ; Rise       ; clk             ;
; seg[*]     ; clk        ; 5.055 ; 5.081 ; Rise       ; clk             ;
;  seg[0]    ; clk        ; 5.399 ; 5.402 ; Rise       ; clk             ;
;  seg[1]    ; clk        ; 5.363 ; 5.382 ; Rise       ; clk             ;
;  seg[2]    ; clk        ; 5.055 ; 5.081 ; Rise       ; clk             ;
;  seg[3]    ; clk        ; 5.469 ; 5.513 ; Rise       ; clk             ;
;  seg[4]    ; clk        ; 5.552 ; 5.589 ; Rise       ; clk             ;
;  seg[5]    ; clk        ; 5.086 ; 5.110 ; Rise       ; clk             ;
;  seg[6]    ; clk        ; 5.599 ; 5.639 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 427.17 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.341 ; -28.578           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.306 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -32.000                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                        ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -1.341 ; refresh_counter[2]  ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.388     ; 1.948      ;
; -1.341 ; refresh_counter[2]  ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.388     ; 1.948      ;
; -1.341 ; refresh_counter[2]  ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.388     ; 1.948      ;
; -1.341 ; refresh_counter[2]  ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.388     ; 1.948      ;
; -1.341 ; refresh_counter[2]  ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.388     ; 1.948      ;
; -1.341 ; refresh_counter[2]  ; refresh_counter[5]  ; clk          ; clk         ; 1.000        ; -0.388     ; 1.948      ;
; -1.341 ; refresh_counter[2]  ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.388     ; 1.948      ;
; -1.341 ; refresh_counter[2]  ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.388     ; 1.948      ;
; -1.341 ; refresh_counter[2]  ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.388     ; 1.948      ;
; -1.341 ; refresh_counter[2]  ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.388     ; 1.948      ;
; -1.331 ; refresh_counter[10] ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.270      ;
; -1.331 ; refresh_counter[10] ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.270      ;
; -1.331 ; refresh_counter[10] ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.270      ;
; -1.331 ; refresh_counter[10] ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.270      ;
; -1.331 ; refresh_counter[10] ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.270      ;
; -1.331 ; refresh_counter[10] ; refresh_counter[5]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.270      ;
; -1.331 ; refresh_counter[10] ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.270      ;
; -1.331 ; refresh_counter[10] ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.270      ;
; -1.331 ; refresh_counter[10] ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.270      ;
; -1.331 ; refresh_counter[10] ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.270      ;
; -1.330 ; refresh_counter[9]  ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.269      ;
; -1.330 ; refresh_counter[9]  ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.269      ;
; -1.330 ; refresh_counter[9]  ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.269      ;
; -1.330 ; refresh_counter[9]  ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.269      ;
; -1.330 ; refresh_counter[9]  ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.269      ;
; -1.330 ; refresh_counter[9]  ; refresh_counter[5]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.269      ;
; -1.330 ; refresh_counter[9]  ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.269      ;
; -1.330 ; refresh_counter[9]  ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.269      ;
; -1.330 ; refresh_counter[9]  ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.269      ;
; -1.330 ; refresh_counter[9]  ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.269      ;
; -1.313 ; refresh_counter[8]  ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.252      ;
; -1.313 ; refresh_counter[8]  ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.252      ;
; -1.313 ; refresh_counter[8]  ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.252      ;
; -1.313 ; refresh_counter[8]  ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.252      ;
; -1.313 ; refresh_counter[8]  ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.252      ;
; -1.313 ; refresh_counter[8]  ; refresh_counter[5]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.252      ;
; -1.313 ; refresh_counter[8]  ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.252      ;
; -1.313 ; refresh_counter[8]  ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.252      ;
; -1.313 ; refresh_counter[8]  ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.252      ;
; -1.313 ; refresh_counter[8]  ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.252      ;
; -1.276 ; refresh_counter[3]  ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.215      ;
; -1.276 ; refresh_counter[3]  ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.215      ;
; -1.276 ; refresh_counter[3]  ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.215      ;
; -1.276 ; refresh_counter[3]  ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.215      ;
; -1.276 ; refresh_counter[3]  ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.215      ;
; -1.276 ; refresh_counter[3]  ; refresh_counter[5]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.215      ;
; -1.276 ; refresh_counter[3]  ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.215      ;
; -1.276 ; refresh_counter[3]  ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.215      ;
; -1.276 ; refresh_counter[3]  ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.215      ;
; -1.276 ; refresh_counter[3]  ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.215      ;
; -1.246 ; refresh_counter[7]  ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.185      ;
; -1.246 ; refresh_counter[7]  ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.185      ;
; -1.246 ; refresh_counter[7]  ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.185      ;
; -1.246 ; refresh_counter[7]  ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.185      ;
; -1.246 ; refresh_counter[7]  ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.185      ;
; -1.246 ; refresh_counter[7]  ; refresh_counter[5]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.185      ;
; -1.246 ; refresh_counter[7]  ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.185      ;
; -1.246 ; refresh_counter[7]  ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.185      ;
; -1.246 ; refresh_counter[7]  ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.185      ;
; -1.246 ; refresh_counter[7]  ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.185      ;
; -1.210 ; refresh_counter[6]  ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.388     ; 1.817      ;
; -1.210 ; refresh_counter[6]  ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.388     ; 1.817      ;
; -1.210 ; refresh_counter[6]  ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.388     ; 1.817      ;
; -1.210 ; refresh_counter[6]  ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.388     ; 1.817      ;
; -1.210 ; refresh_counter[6]  ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.388     ; 1.817      ;
; -1.210 ; refresh_counter[6]  ; refresh_counter[5]  ; clk          ; clk         ; 1.000        ; -0.388     ; 1.817      ;
; -1.210 ; refresh_counter[6]  ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.388     ; 1.817      ;
; -1.210 ; refresh_counter[6]  ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.388     ; 1.817      ;
; -1.210 ; refresh_counter[6]  ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.388     ; 1.817      ;
; -1.210 ; refresh_counter[6]  ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.388     ; 1.817      ;
; -1.189 ; refresh_counter[0]  ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.128      ;
; -1.189 ; refresh_counter[0]  ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.128      ;
; -1.189 ; refresh_counter[0]  ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.128      ;
; -1.189 ; refresh_counter[0]  ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.128      ;
; -1.189 ; refresh_counter[0]  ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.128      ;
; -1.189 ; refresh_counter[0]  ; refresh_counter[5]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.128      ;
; -1.189 ; refresh_counter[0]  ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.128      ;
; -1.189 ; refresh_counter[0]  ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.128      ;
; -1.189 ; refresh_counter[0]  ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.128      ;
; -1.189 ; refresh_counter[0]  ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.128      ;
; -1.173 ; digit_index[1]      ; seg_reg[0]          ; clk          ; clk         ; 1.000        ; -0.057     ; 2.111      ;
; -1.172 ; digit_index[1]      ; seg_reg[5]          ; clk          ; clk         ; 1.000        ; -0.057     ; 2.110      ;
; -1.171 ; digit_index[1]      ; seg_reg[3]          ; clk          ; clk         ; 1.000        ; -0.057     ; 2.109      ;
; -1.166 ; digit_index[1]      ; seg_reg[6]          ; clk          ; clk         ; 1.000        ; -0.057     ; 2.104      ;
; -1.161 ; digit_index[1]      ; seg_reg[4]          ; clk          ; clk         ; 1.000        ; -0.057     ; 2.099      ;
; -1.155 ; digit_index[1]      ; seg_reg[1]          ; clk          ; clk         ; 1.000        ; -0.057     ; 2.093      ;
; -1.155 ; blanking            ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.388     ; 1.762      ;
; -1.155 ; blanking            ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.388     ; 1.762      ;
; -1.155 ; blanking            ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.388     ; 1.762      ;
; -1.155 ; blanking            ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.388     ; 1.762      ;
; -1.155 ; blanking            ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.388     ; 1.762      ;
; -1.155 ; blanking            ; refresh_counter[5]  ; clk          ; clk         ; 1.000        ; -0.388     ; 1.762      ;
; -1.155 ; blanking            ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.388     ; 1.762      ;
; -1.155 ; blanking            ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.388     ; 1.762      ;
; -1.155 ; blanking            ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.388     ; 1.762      ;
; -1.155 ; blanking            ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.388     ; 1.762      ;
; -1.128 ; digit_index[1]      ; seg_reg[2]          ; clk          ; clk         ; 1.000        ; -0.057     ; 2.066      ;
; -1.112 ; refresh_counter[4]  ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.051      ;
; -1.112 ; refresh_counter[4]  ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.051      ;
; -1.112 ; refresh_counter[4]  ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.051      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                        ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.306 ; blanking            ; blanking            ; clk          ; clk         ; 0.000        ; 0.069      ; 0.519      ;
; 0.312 ; digit_index[1]      ; digit_index[1]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; digit_index[0]      ; digit_index[0]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.368 ; digit_index[1]      ; dig_en_reg[1]       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.567      ;
; 0.368 ; digit_index[1]      ; dig_en_reg[0]       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.567      ;
; 0.382 ; digit_index[1]      ; dig_en_reg[3]       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.581      ;
; 0.382 ; digit_index[1]      ; dig_en_reg[2]       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.581      ;
; 0.422 ; refresh_counter[1]  ; refresh_counter[2]  ; clk          ; clk         ; 0.000        ; 0.388      ; 0.954      ;
; 0.422 ; refresh_counter[11] ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.388      ; 0.954      ;
; 0.427 ; refresh_counter[5]  ; refresh_counter[6]  ; clk          ; clk         ; 0.000        ; 0.388      ; 0.959      ;
; 0.436 ; refresh_counter[4]  ; refresh_counter[6]  ; clk          ; clk         ; 0.000        ; 0.388      ; 0.968      ;
; 0.438 ; refresh_counter[0]  ; refresh_counter[2]  ; clk          ; clk         ; 0.000        ; 0.388      ; 0.970      ;
; 0.439 ; refresh_counter[10] ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.388      ; 0.971      ;
; 0.486 ; refresh_counter[13] ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.069      ; 0.699      ;
; 0.490 ; refresh_counter[12] ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.069      ; 0.703      ;
; 0.502 ; refresh_counter[2]  ; refresh_counter[2]  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.715      ;
; 0.503 ; refresh_counter[6]  ; refresh_counter[6]  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.716      ;
; 0.510 ; refresh_counter[11] ; refresh_counter[11] ; clk          ; clk         ; 0.000        ; 0.056      ; 0.710      ;
; 0.510 ; refresh_counter[1]  ; refresh_counter[1]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.710      ;
; 0.511 ; refresh_counter[3]  ; refresh_counter[3]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.711      ;
; 0.511 ; refresh_counter[9]  ; refresh_counter[9]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.711      ;
; 0.511 ; refresh_counter[11] ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.388      ; 1.043      ;
; 0.512 ; refresh_counter[4]  ; refresh_counter[4]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.712      ;
; 0.514 ; refresh_counter[5]  ; refresh_counter[5]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.714      ;
; 0.514 ; refresh_counter[7]  ; refresh_counter[7]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.714      ;
; 0.515 ; refresh_counter[10] ; refresh_counter[10] ; clk          ; clk         ; 0.000        ; 0.056      ; 0.715      ;
; 0.516 ; refresh_counter[8]  ; refresh_counter[8]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.716      ;
; 0.519 ; refresh_counter[3]  ; refresh_counter[6]  ; clk          ; clk         ; 0.000        ; 0.388      ; 1.051      ;
; 0.519 ; refresh_counter[9]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.388      ; 1.051      ;
; 0.528 ; refresh_counter[10] ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.388      ; 1.060      ;
; 0.530 ; refresh_counter[0]  ; refresh_counter[0]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.730      ;
; 0.536 ; refresh_counter[8]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.388      ; 1.068      ;
; 0.562 ; digit_index[0]      ; digit_index[1]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.761      ;
; 0.575 ; digit_index[0]      ; dig_en_reg[3]       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.774      ;
; 0.580 ; digit_index[0]      ; dig_en_reg[2]       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.779      ;
; 0.604 ; digit_index[0]      ; dig_en_reg[1]       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.803      ;
; 0.608 ; refresh_counter[9]  ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.388      ; 1.140      ;
; 0.612 ; digit_index[0]      ; dig_en_reg[0]       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.811      ;
; 0.614 ; refresh_counter[1]  ; refresh_counter[6]  ; clk          ; clk         ; 0.000        ; 0.388      ; 1.146      ;
; 0.619 ; refresh_counter[7]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.388      ; 1.151      ;
; 0.625 ; refresh_counter[8]  ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.388      ; 1.157      ;
; 0.630 ; refresh_counter[0]  ; refresh_counter[6]  ; clk          ; clk         ; 0.000        ; 0.388      ; 1.162      ;
; 0.694 ; refresh_counter[1]  ; blanking            ; clk          ; clk         ; 0.000        ; 0.388      ; 1.226      ;
; 0.702 ; blanking            ; digit_index[0]      ; clk          ; clk         ; 0.000        ; -0.265     ; 0.581      ;
; 0.703 ; blanking            ; digit_index[1]      ; clk          ; clk         ; 0.000        ; -0.265     ; 0.582      ;
; 0.708 ; refresh_counter[7]  ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.388      ; 1.240      ;
; 0.715 ; refresh_counter[5]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.388      ; 1.247      ;
; 0.724 ; refresh_counter[4]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.388      ; 1.256      ;
; 0.739 ; refresh_counter[12] ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.069      ; 0.952      ;
; 0.747 ; digit_index[0]      ; dp_reg              ; clk          ; clk         ; 0.000        ; 0.058      ; 0.949      ;
; 0.755 ; refresh_counter[3]  ; refresh_counter[4]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.955      ;
; 0.755 ; refresh_counter[9]  ; refresh_counter[10] ; clk          ; clk         ; 0.000        ; 0.056      ; 0.955      ;
; 0.759 ; refresh_counter[7]  ; refresh_counter[8]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.959      ;
; 0.761 ; refresh_counter[4]  ; refresh_counter[5]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.961      ;
; 0.763 ; refresh_counter[0]  ; refresh_counter[1]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.963      ;
; 0.764 ; refresh_counter[10] ; refresh_counter[11] ; clk          ; clk         ; 0.000        ; 0.056      ; 0.964      ;
; 0.765 ; refresh_counter[8]  ; refresh_counter[9]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.965      ;
; 0.772 ; refresh_counter[8]  ; refresh_counter[10] ; clk          ; clk         ; 0.000        ; 0.056      ; 0.972      ;
; 0.792 ; refresh_counter[0]  ; blanking            ; clk          ; clk         ; 0.000        ; 0.388      ; 1.324      ;
; 0.804 ; refresh_counter[5]  ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.388      ; 1.336      ;
; 0.807 ; refresh_counter[3]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.388      ; 1.339      ;
; 0.813 ; refresh_counter[4]  ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.388      ; 1.345      ;
; 0.843 ; refresh_counter[1]  ; refresh_counter[3]  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.043      ;
; 0.844 ; refresh_counter[3]  ; refresh_counter[5]  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.044      ;
; 0.844 ; refresh_counter[9]  ; refresh_counter[11] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.044      ;
; 0.848 ; refresh_counter[5]  ; refresh_counter[7]  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.048      ;
; 0.848 ; refresh_counter[7]  ; refresh_counter[9]  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.048      ;
; 0.850 ; refresh_counter[1]  ; refresh_counter[4]  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.050      ;
; 0.854 ; refresh_counter[2]  ; refresh_counter[6]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.067      ;
; 0.855 ; refresh_counter[5]  ; refresh_counter[8]  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.055      ;
; 0.855 ; refresh_counter[7]  ; refresh_counter[10] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.055      ;
; 0.857 ; refresh_counter[4]  ; refresh_counter[7]  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.057      ;
; 0.859 ; refresh_counter[0]  ; refresh_counter[3]  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.059      ;
; 0.861 ; refresh_counter[8]  ; refresh_counter[11] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.061      ;
; 0.864 ; refresh_counter[4]  ; refresh_counter[8]  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.064      ;
; 0.866 ; refresh_counter[0]  ; refresh_counter[4]  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.066      ;
; 0.876 ; refresh_counter[3]  ; blanking            ; clk          ; clk         ; 0.000        ; 0.388      ; 1.408      ;
; 0.884 ; blanking            ; dig_en_reg[2]       ; clk          ; clk         ; 0.000        ; -0.265     ; 0.763      ;
; 0.896 ; refresh_counter[3]  ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.388      ; 1.428      ;
; 0.898 ; blanking            ; dig_en_reg[3]       ; clk          ; clk         ; 0.000        ; -0.265     ; 0.777      ;
; 0.902 ; refresh_counter[1]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.388      ; 1.434      ;
; 0.918 ; blanking            ; dig_en_reg[0]       ; clk          ; clk         ; 0.000        ; -0.265     ; 0.797      ;
; 0.918 ; refresh_counter[0]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.388      ; 1.450      ;
; 0.939 ; refresh_counter[2]  ; blanking            ; clk          ; clk         ; 0.000        ; 0.069      ; 1.152      ;
; 0.939 ; refresh_counter[1]  ; refresh_counter[5]  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.139      ;
; 0.940 ; refresh_counter[3]  ; refresh_counter[7]  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.140      ;
; 0.941 ; blanking            ; dig_en_reg[1]       ; clk          ; clk         ; 0.000        ; -0.265     ; 0.820      ;
; 0.944 ; refresh_counter[5]  ; refresh_counter[9]  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.144      ;
; 0.944 ; refresh_counter[7]  ; refresh_counter[11] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.144      ;
; 0.947 ; refresh_counter[3]  ; refresh_counter[8]  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.147      ;
; 0.951 ; refresh_counter[6]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.069      ; 1.164      ;
; 0.951 ; refresh_counter[5]  ; refresh_counter[10] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.151      ;
; 0.953 ; refresh_counter[4]  ; refresh_counter[9]  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.153      ;
; 0.955 ; refresh_counter[0]  ; refresh_counter[5]  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.155      ;
; 0.960 ; refresh_counter[4]  ; refresh_counter[10] ; clk          ; clk         ; 0.000        ; 0.056      ; 1.160      ;
; 0.991 ; refresh_counter[1]  ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.388      ; 1.523      ;
; 1.002 ; digit_index[1]      ; dp_reg              ; clk          ; clk         ; 0.000        ; 0.058      ; 1.204      ;
; 1.007 ; refresh_counter[0]  ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.388      ; 1.539      ;
; 1.035 ; refresh_counter[1]  ; refresh_counter[7]  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.235      ;
; 1.036 ; refresh_counter[3]  ; refresh_counter[9]  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.236      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; blanking                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dig_en_reg[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dig_en_reg[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dig_en_reg[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dig_en_reg[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; digit_index[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; digit_index[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dp_reg                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; seg_reg[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; seg_reg[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; seg_reg[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; seg_reg[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; seg_reg[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; seg_reg[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; seg_reg[6]                ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; blanking                  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dig_en_reg[0]             ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dig_en_reg[1]             ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dig_en_reg[2]             ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dig_en_reg[3]             ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; digit_index[0]            ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; digit_index[1]            ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dp_reg                    ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[0]        ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[10]       ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[11]       ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[1]        ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[3]        ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[4]        ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[5]        ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[7]        ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[8]        ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[9]        ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[0]                ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[1]                ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[2]                ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[3]                ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[4]                ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[5]                ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[6]                ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[12]       ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[13]       ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[2]        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[6]        ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; blanking|clk              ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dig_en_reg[0]|clk         ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dig_en_reg[1]|clk         ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dig_en_reg[2]|clk         ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dig_en_reg[3]|clk         ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; digit_index[0]|clk        ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; digit_index[1]|clk        ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dp_reg|clk                ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[0]|clk    ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[10]|clk   ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[11]|clk   ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[1]|clk    ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[3]|clk    ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[4]|clk    ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[5]|clk    ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[7]|clk    ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[8]|clk    ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[9]|clk    ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[0]|clk            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[1]|clk            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[2]|clk            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[3]|clk            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[4]|clk            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[5]|clk            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[6]|clk            ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[12]|clk   ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[13]|clk   ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[2]|clk    ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[6]|clk    ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; refresh_counter[12]       ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; refresh_counter[13]       ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; refresh_counter[2]        ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; refresh_counter[6]        ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; refresh_counter[0]        ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; refresh_counter[10]       ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; refresh_counter[11]       ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; refresh_counter[1]        ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; refresh_counter[3]        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; digits[*]   ; clk        ; 2.445 ; 2.816 ; Rise       ; clk             ;
;  digits[0]  ; clk        ; 2.336 ; 2.703 ; Rise       ; clk             ;
;  digits[1]  ; clk        ; 2.204 ; 2.560 ; Rise       ; clk             ;
;  digits[2]  ; clk        ; 2.303 ; 2.674 ; Rise       ; clk             ;
;  digits[3]  ; clk        ; 2.155 ; 2.534 ; Rise       ; clk             ;
;  digits[4]  ; clk        ; 2.123 ; 2.482 ; Rise       ; clk             ;
;  digits[5]  ; clk        ; 1.720 ; 2.150 ; Rise       ; clk             ;
;  digits[6]  ; clk        ; 2.287 ; 2.637 ; Rise       ; clk             ;
;  digits[7]  ; clk        ; 2.445 ; 2.816 ; Rise       ; clk             ;
;  digits[8]  ; clk        ; 2.053 ; 2.431 ; Rise       ; clk             ;
;  digits[9]  ; clk        ; 2.174 ; 2.526 ; Rise       ; clk             ;
;  digits[10] ; clk        ; 1.795 ; 2.185 ; Rise       ; clk             ;
;  digits[11] ; clk        ; 1.848 ; 2.252 ; Rise       ; clk             ;
;  digits[12] ; clk        ; 1.766 ; 2.168 ; Rise       ; clk             ;
;  digits[13] ; clk        ; 1.846 ; 2.258 ; Rise       ; clk             ;
;  digits[14] ; clk        ; 1.556 ; 1.927 ; Rise       ; clk             ;
;  digits[15] ; clk        ; 1.812 ; 2.227 ; Rise       ; clk             ;
; dp_in[*]    ; clk        ; 2.065 ; 2.399 ; Rise       ; clk             ;
;  dp_in[0]   ; clk        ; 1.975 ; 2.316 ; Rise       ; clk             ;
;  dp_in[1]   ; clk        ; 1.200 ; 1.567 ; Rise       ; clk             ;
;  dp_in[2]   ; clk        ; 2.065 ; 2.399 ; Rise       ; clk             ;
;  dp_in[3]   ; clk        ; 1.253 ; 1.620 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; digits[*]   ; clk        ; -1.192 ; -1.539 ; Rise       ; clk             ;
;  digits[0]  ; clk        ; -1.824 ; -2.190 ; Rise       ; clk             ;
;  digits[1]  ; clk        ; -1.764 ; -2.120 ; Rise       ; clk             ;
;  digits[2]  ; clk        ; -1.892 ; -2.260 ; Rise       ; clk             ;
;  digits[3]  ; clk        ; -1.648 ; -2.022 ; Rise       ; clk             ;
;  digits[4]  ; clk        ; -1.625 ; -1.975 ; Rise       ; clk             ;
;  digits[5]  ; clk        ; -1.347 ; -1.737 ; Rise       ; clk             ;
;  digits[6]  ; clk        ; -1.879 ; -2.221 ; Rise       ; clk             ;
;  digits[7]  ; clk        ; -1.924 ; -2.290 ; Rise       ; clk             ;
;  digits[8]  ; clk        ; -1.590 ; -1.956 ; Rise       ; clk             ;
;  digits[9]  ; clk        ; -1.740 ; -2.085 ; Rise       ; clk             ;
;  digits[10] ; clk        ; -1.417 ; -1.782 ; Rise       ; clk             ;
;  digits[11] ; clk        ; -1.400 ; -1.793 ; Rise       ; clk             ;
;  digits[12] ; clk        ; -1.311 ; -1.699 ; Rise       ; clk             ;
;  digits[13] ; clk        ; -1.477 ; -1.861 ; Rise       ; clk             ;
;  digits[14] ; clk        ; -1.192 ; -1.539 ; Rise       ; clk             ;
;  digits[15] ; clk        ; -1.361 ; -1.763 ; Rise       ; clk             ;
; dp_in[*]    ; clk        ; -0.857 ; -1.206 ; Rise       ; clk             ;
;  dp_in[0]   ; clk        ; -1.594 ; -1.900 ; Rise       ; clk             ;
;  dp_in[1]   ; clk        ; -0.857 ; -1.206 ; Rise       ; clk             ;
;  dp_in[2]   ; clk        ; -1.692 ; -2.007 ; Rise       ; clk             ;
;  dp_in[3]   ; clk        ; -0.913 ; -1.256 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; dig_en[*]  ; clk        ; 5.131 ; 5.194 ; Rise       ; clk             ;
;  dig_en[0] ; clk        ; 4.928 ; 4.977 ; Rise       ; clk             ;
;  dig_en[1] ; clk        ; 5.131 ; 5.194 ; Rise       ; clk             ;
;  dig_en[2] ; clk        ; 4.937 ; 4.986 ; Rise       ; clk             ;
;  dig_en[3] ; clk        ; 5.085 ; 5.149 ; Rise       ; clk             ;
; dp         ; clk        ; 5.075 ; 5.141 ; Rise       ; clk             ;
; seg[*]     ; clk        ; 5.414 ; 5.490 ; Rise       ; clk             ;
;  seg[0]    ; clk        ; 5.209 ; 5.251 ; Rise       ; clk             ;
;  seg[1]    ; clk        ; 5.181 ; 5.232 ; Rise       ; clk             ;
;  seg[2]    ; clk        ; 4.893 ; 4.940 ; Rise       ; clk             ;
;  seg[3]    ; clk        ; 5.287 ; 5.360 ; Rise       ; clk             ;
;  seg[4]    ; clk        ; 5.369 ; 5.442 ; Rise       ; clk             ;
;  seg[5]    ; clk        ; 4.918 ; 4.968 ; Rise       ; clk             ;
;  seg[6]    ; clk        ; 5.414 ; 5.490 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; dig_en[*]  ; clk        ; 4.835 ; 4.884 ; Rise       ; clk             ;
;  dig_en[0] ; clk        ; 4.835 ; 4.884 ; Rise       ; clk             ;
;  dig_en[1] ; clk        ; 5.032 ; 5.093 ; Rise       ; clk             ;
;  dig_en[2] ; clk        ; 4.844 ; 4.892 ; Rise       ; clk             ;
;  dig_en[3] ; clk        ; 4.985 ; 5.049 ; Rise       ; clk             ;
; dp         ; clk        ; 4.975 ; 5.040 ; Rise       ; clk             ;
; seg[*]     ; clk        ; 4.801 ; 4.848 ; Rise       ; clk             ;
;  seg[0]    ; clk        ; 5.104 ; 5.147 ; Rise       ; clk             ;
;  seg[1]    ; clk        ; 5.077 ; 5.128 ; Rise       ; clk             ;
;  seg[2]    ; clk        ; 4.801 ; 4.848 ; Rise       ; clk             ;
;  seg[3]    ; clk        ; 5.180 ; 5.252 ; Rise       ; clk             ;
;  seg[4]    ; clk        ; 5.259 ; 5.331 ; Rise       ; clk             ;
;  seg[5]    ; clk        ; 4.824 ; 4.875 ; Rise       ; clk             ;
;  seg[6]    ; clk        ; 5.303 ; 5.378 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.396 ; -7.617            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.187 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -33.836                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                        ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.396 ; digit_index[1]      ; seg_reg[0]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.346      ;
; -0.396 ; digit_index[1]      ; seg_reg[5]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.346      ;
; -0.394 ; digit_index[1]      ; seg_reg[3]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.344      ;
; -0.394 ; digit_index[1]      ; seg_reg[4]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.344      ;
; -0.390 ; digit_index[1]      ; seg_reg[6]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.340      ;
; -0.390 ; refresh_counter[9]  ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.341      ;
; -0.390 ; refresh_counter[9]  ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.341      ;
; -0.390 ; refresh_counter[9]  ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.341      ;
; -0.390 ; refresh_counter[9]  ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.341      ;
; -0.390 ; refresh_counter[9]  ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.341      ;
; -0.390 ; refresh_counter[9]  ; refresh_counter[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.341      ;
; -0.390 ; refresh_counter[9]  ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.341      ;
; -0.390 ; refresh_counter[9]  ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.341      ;
; -0.390 ; refresh_counter[9]  ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.341      ;
; -0.390 ; refresh_counter[9]  ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.341      ;
; -0.386 ; refresh_counter[7]  ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.337      ;
; -0.386 ; refresh_counter[7]  ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.337      ;
; -0.386 ; refresh_counter[7]  ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.337      ;
; -0.386 ; refresh_counter[7]  ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.337      ;
; -0.386 ; refresh_counter[7]  ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.337      ;
; -0.386 ; refresh_counter[7]  ; refresh_counter[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.337      ;
; -0.386 ; refresh_counter[7]  ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.337      ;
; -0.386 ; refresh_counter[7]  ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.337      ;
; -0.386 ; refresh_counter[7]  ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.337      ;
; -0.386 ; refresh_counter[7]  ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.337      ;
; -0.386 ; refresh_counter[2]  ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.141      ;
; -0.386 ; refresh_counter[2]  ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.232     ; 1.141      ;
; -0.386 ; refresh_counter[2]  ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.141      ;
; -0.386 ; refresh_counter[2]  ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.141      ;
; -0.386 ; refresh_counter[2]  ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.141      ;
; -0.386 ; refresh_counter[2]  ; refresh_counter[5]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.141      ;
; -0.386 ; refresh_counter[2]  ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.141      ;
; -0.386 ; refresh_counter[2]  ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.141      ;
; -0.386 ; refresh_counter[2]  ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.141      ;
; -0.386 ; refresh_counter[2]  ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.232     ; 1.141      ;
; -0.384 ; refresh_counter[10] ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.335      ;
; -0.384 ; refresh_counter[10] ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.335      ;
; -0.384 ; refresh_counter[10] ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.335      ;
; -0.384 ; refresh_counter[10] ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.335      ;
; -0.384 ; refresh_counter[10] ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.335      ;
; -0.384 ; refresh_counter[10] ; refresh_counter[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.335      ;
; -0.384 ; refresh_counter[10] ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.335      ;
; -0.384 ; refresh_counter[10] ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.335      ;
; -0.384 ; refresh_counter[10] ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.335      ;
; -0.384 ; refresh_counter[10] ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.335      ;
; -0.381 ; digit_index[1]      ; seg_reg[1]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.331      ;
; -0.380 ; refresh_counter[8]  ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.331      ;
; -0.380 ; refresh_counter[8]  ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.331      ;
; -0.380 ; refresh_counter[8]  ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.331      ;
; -0.380 ; refresh_counter[8]  ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.331      ;
; -0.380 ; refresh_counter[8]  ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.331      ;
; -0.380 ; refresh_counter[8]  ; refresh_counter[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.331      ;
; -0.380 ; refresh_counter[8]  ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.331      ;
; -0.380 ; refresh_counter[8]  ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.331      ;
; -0.380 ; refresh_counter[8]  ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.331      ;
; -0.380 ; refresh_counter[8]  ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.331      ;
; -0.370 ; digit_index[1]      ; seg_reg[2]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.320      ;
; -0.367 ; refresh_counter[3]  ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.318      ;
; -0.367 ; refresh_counter[3]  ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.318      ;
; -0.367 ; refresh_counter[3]  ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.318      ;
; -0.367 ; refresh_counter[3]  ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.318      ;
; -0.367 ; refresh_counter[3]  ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.318      ;
; -0.367 ; refresh_counter[3]  ; refresh_counter[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.318      ;
; -0.367 ; refresh_counter[3]  ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.318      ;
; -0.367 ; refresh_counter[3]  ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.318      ;
; -0.367 ; refresh_counter[3]  ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.318      ;
; -0.367 ; refresh_counter[3]  ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.318      ;
; -0.345 ; refresh_counter[0]  ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.296      ;
; -0.345 ; refresh_counter[0]  ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.296      ;
; -0.345 ; refresh_counter[0]  ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.296      ;
; -0.345 ; refresh_counter[0]  ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.296      ;
; -0.345 ; refresh_counter[0]  ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.296      ;
; -0.345 ; refresh_counter[0]  ; refresh_counter[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.296      ;
; -0.345 ; refresh_counter[0]  ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.296      ;
; -0.345 ; refresh_counter[0]  ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.296      ;
; -0.345 ; refresh_counter[0]  ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.296      ;
; -0.345 ; refresh_counter[0]  ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.296      ;
; -0.340 ; refresh_counter[6]  ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.095      ;
; -0.340 ; refresh_counter[6]  ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.232     ; 1.095      ;
; -0.340 ; refresh_counter[6]  ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.095      ;
; -0.340 ; refresh_counter[6]  ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.095      ;
; -0.340 ; refresh_counter[6]  ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.095      ;
; -0.340 ; refresh_counter[6]  ; refresh_counter[5]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.095      ;
; -0.340 ; refresh_counter[6]  ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.095      ;
; -0.340 ; refresh_counter[6]  ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.095      ;
; -0.340 ; refresh_counter[6]  ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.095      ;
; -0.340 ; refresh_counter[6]  ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.232     ; 1.095      ;
; -0.319 ; blanking            ; refresh_counter[0]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.074      ;
; -0.319 ; blanking            ; refresh_counter[11] ; clk          ; clk         ; 1.000        ; -0.232     ; 1.074      ;
; -0.319 ; blanking            ; refresh_counter[1]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.074      ;
; -0.319 ; blanking            ; refresh_counter[3]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.074      ;
; -0.319 ; blanking            ; refresh_counter[4]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.074      ;
; -0.319 ; blanking            ; refresh_counter[5]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.074      ;
; -0.319 ; blanking            ; refresh_counter[7]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.074      ;
; -0.319 ; blanking            ; refresh_counter[8]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.074      ;
; -0.319 ; blanking            ; refresh_counter[9]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.074      ;
; -0.319 ; blanking            ; refresh_counter[10] ; clk          ; clk         ; 1.000        ; -0.232     ; 1.074      ;
; -0.318 ; digit_index[0]      ; seg_reg[0]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.268      ;
; -0.318 ; digit_index[0]      ; seg_reg[5]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.268      ;
; -0.316 ; digit_index[0]      ; seg_reg[3]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.266      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                        ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; digit_index[1]      ; digit_index[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; digit_index[0]      ; digit_index[0]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; blanking            ; blanking            ; clk          ; clk         ; 0.000        ; 0.043      ; 0.314      ;
; 0.221 ; digit_index[1]      ; dig_en_reg[3]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.341      ;
; 0.222 ; digit_index[1]      ; dig_en_reg[2]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.342      ;
; 0.225 ; digit_index[1]      ; dig_en_reg[1]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.345      ;
; 0.225 ; digit_index[1]      ; dig_en_reg[0]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.345      ;
; 0.257 ; refresh_counter[11] ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.573      ;
; 0.258 ; refresh_counter[1]  ; refresh_counter[2]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.574      ;
; 0.259 ; refresh_counter[5]  ; refresh_counter[6]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.575      ;
; 0.271 ; refresh_counter[0]  ; refresh_counter[2]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.587      ;
; 0.271 ; refresh_counter[4]  ; refresh_counter[6]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.587      ;
; 0.272 ; refresh_counter[10] ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.588      ;
; 0.289 ; refresh_counter[13] ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.417      ;
; 0.291 ; refresh_counter[12] ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.419      ;
; 0.299 ; refresh_counter[2]  ; refresh_counter[2]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; refresh_counter[6]  ; refresh_counter[6]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.427      ;
; 0.304 ; refresh_counter[11] ; refresh_counter[11] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; refresh_counter[1]  ; refresh_counter[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; refresh_counter[3]  ; refresh_counter[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; refresh_counter[9]  ; refresh_counter[9]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; refresh_counter[4]  ; refresh_counter[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; refresh_counter[5]  ; refresh_counter[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; refresh_counter[7]  ; refresh_counter[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; refresh_counter[10] ; refresh_counter[10] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; refresh_counter[8]  ; refresh_counter[8]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.317 ; refresh_counter[0]  ; refresh_counter[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.320 ; refresh_counter[11] ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.636      ;
; 0.324 ; refresh_counter[3]  ; refresh_counter[6]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.640      ;
; 0.324 ; refresh_counter[9]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.640      ;
; 0.335 ; refresh_counter[10] ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.651      ;
; 0.339 ; refresh_counter[8]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.655      ;
; 0.342 ; digit_index[0]      ; digit_index[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.462      ;
; 0.349 ; digit_index[0]      ; dig_en_reg[3]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.469      ;
; 0.351 ; digit_index[0]      ; dig_en_reg[2]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.471      ;
; 0.370 ; digit_index[0]      ; dig_en_reg[1]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.490      ;
; 0.374 ; digit_index[0]      ; dig_en_reg[0]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.494      ;
; 0.387 ; refresh_counter[9]  ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.703      ;
; 0.390 ; refresh_counter[1]  ; refresh_counter[6]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.706      ;
; 0.391 ; refresh_counter[7]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.707      ;
; 0.399 ; refresh_counter[1]  ; blanking            ; clk          ; clk         ; 0.000        ; 0.232      ; 0.715      ;
; 0.402 ; refresh_counter[8]  ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.718      ;
; 0.403 ; refresh_counter[0]  ; refresh_counter[6]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.719      ;
; 0.420 ; blanking            ; digit_index[0]      ; clk          ; clk         ; 0.000        ; -0.154     ; 0.350      ;
; 0.422 ; blanking            ; digit_index[1]      ; clk          ; clk         ; 0.000        ; -0.154     ; 0.352      ;
; 0.431 ; digit_index[0]      ; dp_reg              ; clk          ; clk         ; 0.000        ; 0.038      ; 0.553      ;
; 0.449 ; refresh_counter[12] ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.577      ;
; 0.454 ; refresh_counter[3]  ; refresh_counter[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; refresh_counter[9]  ; refresh_counter[10] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; refresh_counter[7]  ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.770      ;
; 0.455 ; refresh_counter[7]  ; refresh_counter[8]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.457 ; refresh_counter[5]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.773      ;
; 0.464 ; refresh_counter[0]  ; refresh_counter[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; refresh_counter[4]  ; refresh_counter[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; refresh_counter[10] ; refresh_counter[11] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; refresh_counter[0]  ; blanking            ; clk          ; clk         ; 0.000        ; 0.232      ; 0.781      ;
; 0.466 ; refresh_counter[8]  ; refresh_counter[9]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.469 ; refresh_counter[8]  ; refresh_counter[10] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; refresh_counter[4]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.785      ;
; 0.517 ; refresh_counter[1]  ; refresh_counter[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; refresh_counter[3]  ; refresh_counter[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; refresh_counter[9]  ; refresh_counter[11] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.518 ; refresh_counter[5]  ; refresh_counter[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.518 ; refresh_counter[7]  ; refresh_counter[9]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.520 ; refresh_counter[1]  ; refresh_counter[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; refresh_counter[5]  ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.836      ;
; 0.521 ; refresh_counter[5]  ; refresh_counter[8]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.641      ;
; 0.521 ; refresh_counter[7]  ; refresh_counter[10] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.641      ;
; 0.522 ; refresh_counter[3]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.838      ;
; 0.526 ; refresh_counter[2]  ; refresh_counter[6]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.654      ;
; 0.530 ; blanking            ; dig_en_reg[2]       ; clk          ; clk         ; 0.000        ; -0.154     ; 0.460      ;
; 0.530 ; refresh_counter[0]  ; refresh_counter[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.650      ;
; 0.530 ; refresh_counter[4]  ; refresh_counter[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.650      ;
; 0.532 ; refresh_counter[8]  ; refresh_counter[11] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.652      ;
; 0.532 ; refresh_counter[4]  ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.848      ;
; 0.533 ; refresh_counter[0]  ; refresh_counter[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.653      ;
; 0.533 ; refresh_counter[4]  ; refresh_counter[8]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.653      ;
; 0.540 ; blanking            ; dig_en_reg[3]       ; clk          ; clk         ; 0.000        ; -0.154     ; 0.470      ;
; 0.545 ; refresh_counter[3]  ; blanking            ; clk          ; clk         ; 0.000        ; 0.232      ; 0.861      ;
; 0.554 ; blanking            ; dig_en_reg[0]       ; clk          ; clk         ; 0.000        ; -0.154     ; 0.484      ;
; 0.569 ; refresh_counter[2]  ; blanking            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.697      ;
; 0.572 ; blanking            ; dig_en_reg[1]       ; clk          ; clk         ; 0.000        ; -0.154     ; 0.502      ;
; 0.583 ; refresh_counter[1]  ; refresh_counter[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.703      ;
; 0.583 ; refresh_counter[3]  ; refresh_counter[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.703      ;
; 0.584 ; refresh_counter[5]  ; refresh_counter[9]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.704      ;
; 0.584 ; refresh_counter[7]  ; refresh_counter[11] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.704      ;
; 0.585 ; refresh_counter[3]  ; refresh_counter[13] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.901      ;
; 0.586 ; refresh_counter[3]  ; refresh_counter[8]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.706      ;
; 0.587 ; refresh_counter[5]  ; refresh_counter[10] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.707      ;
; 0.588 ; refresh_counter[1]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.904      ;
; 0.592 ; refresh_counter[6]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.720      ;
; 0.596 ; refresh_counter[0]  ; refresh_counter[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.716      ;
; 0.596 ; refresh_counter[4]  ; refresh_counter[9]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.716      ;
; 0.599 ; refresh_counter[4]  ; refresh_counter[10] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.719      ;
; 0.601 ; refresh_counter[0]  ; refresh_counter[12] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.917      ;
; 0.605 ; refresh_counter[13] ; blanking            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.733      ;
; 0.606 ; digit_index[1]      ; dp_reg              ; clk          ; clk         ; 0.000        ; 0.038      ; 0.728      ;
; 0.648 ; refresh_counter[12] ; blanking            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.776      ;
; 0.649 ; refresh_counter[1]  ; refresh_counter[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.769      ;
; 0.649 ; refresh_counter[3]  ; refresh_counter[9]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.769      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; blanking                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dig_en_reg[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dig_en_reg[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dig_en_reg[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dig_en_reg[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; digit_index[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; digit_index[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; dp_reg                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; refresh_counter[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; seg_reg[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; seg_reg[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; seg_reg[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; seg_reg[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; seg_reg[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; seg_reg[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; seg_reg[6]                ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; blanking                  ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[12]       ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[13]       ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[2]        ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[6]        ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dig_en_reg[0]             ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dig_en_reg[1]             ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dig_en_reg[2]             ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dig_en_reg[3]             ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; digit_index[0]            ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; digit_index[1]            ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; dp_reg                    ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[0]        ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[10]       ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[11]       ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[1]        ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[3]        ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[4]        ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[5]        ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[7]        ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[8]        ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[9]        ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[0]                ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[1]                ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[2]                ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[3]                ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[4]                ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[5]                ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[6]                ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; blanking|clk              ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[12]|clk   ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[13]|clk   ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[2]|clk    ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[6]|clk    ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dig_en_reg[0]|clk         ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dig_en_reg[1]|clk         ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dig_en_reg[2]|clk         ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dig_en_reg[3]|clk         ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; digit_index[0]|clk        ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; digit_index[1]|clk        ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[0]|clk            ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[1]|clk            ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[2]|clk            ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[3]|clk            ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[4]|clk            ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[5]|clk            ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; seg_reg[6]|clk            ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; dp_reg|clk                ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[0]|clk    ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[10]|clk   ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[11]|clk   ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[1]|clk    ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[3]|clk    ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[4]|clk    ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[5]|clk    ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[7]|clk    ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[8]|clk    ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; refresh_counter[9]|clk    ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i               ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; dp_reg                    ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; refresh_counter[0]        ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; refresh_counter[10]       ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; refresh_counter[11]       ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; refresh_counter[1]        ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; refresh_counter[3]        ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; refresh_counter[4]        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; digits[*]   ; clk        ; 1.567 ; 2.199 ; Rise       ; clk             ;
;  digits[0]  ; clk        ; 1.482 ; 2.094 ; Rise       ; clk             ;
;  digits[1]  ; clk        ; 1.403 ; 2.014 ; Rise       ; clk             ;
;  digits[2]  ; clk        ; 1.458 ; 2.092 ; Rise       ; clk             ;
;  digits[3]  ; clk        ; 1.390 ; 1.989 ; Rise       ; clk             ;
;  digits[4]  ; clk        ; 1.363 ; 1.961 ; Rise       ; clk             ;
;  digits[5]  ; clk        ; 1.117 ; 1.752 ; Rise       ; clk             ;
;  digits[6]  ; clk        ; 1.461 ; 2.083 ; Rise       ; clk             ;
;  digits[7]  ; clk        ; 1.567 ; 2.199 ; Rise       ; clk             ;
;  digits[8]  ; clk        ; 1.301 ; 1.940 ; Rise       ; clk             ;
;  digits[9]  ; clk        ; 1.389 ; 1.992 ; Rise       ; clk             ;
;  digits[10] ; clk        ; 1.150 ; 1.759 ; Rise       ; clk             ;
;  digits[11] ; clk        ; 1.191 ; 1.817 ; Rise       ; clk             ;
;  digits[12] ; clk        ; 1.142 ; 1.756 ; Rise       ; clk             ;
;  digits[13] ; clk        ; 1.206 ; 1.831 ; Rise       ; clk             ;
;  digits[14] ; clk        ; 1.003 ; 1.607 ; Rise       ; clk             ;
;  digits[15] ; clk        ; 1.162 ; 1.790 ; Rise       ; clk             ;
; dp_in[*]    ; clk        ; 1.311 ; 1.939 ; Rise       ; clk             ;
;  dp_in[0]   ; clk        ; 1.250 ; 1.860 ; Rise       ; clk             ;
;  dp_in[1]   ; clk        ; 0.790 ; 1.380 ; Rise       ; clk             ;
;  dp_in[2]   ; clk        ; 1.311 ; 1.939 ; Rise       ; clk             ;
;  dp_in[3]   ; clk        ; 0.836 ; 1.423 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; digits[*]   ; clk        ; -0.769 ; -1.356 ; Rise       ; clk             ;
;  digits[0]  ; clk        ; -1.139 ; -1.744 ; Rise       ; clk             ;
;  digits[1]  ; clk        ; -1.109 ; -1.714 ; Rise       ; clk             ;
;  digits[2]  ; clk        ; -1.184 ; -1.811 ; Rise       ; clk             ;
;  digits[3]  ; clk        ; -1.050 ; -1.639 ; Rise       ; clk             ;
;  digits[4]  ; clk        ; -1.026 ; -1.610 ; Rise       ; clk             ;
;  digits[5]  ; clk        ; -0.874 ; -1.473 ; Rise       ; clk             ;
;  digits[6]  ; clk        ; -1.187 ; -1.796 ; Rise       ; clk             ;
;  digits[7]  ; clk        ; -1.219 ; -1.841 ; Rise       ; clk             ;
;  digits[8]  ; clk        ; -1.003 ; -1.627 ; Rise       ; clk             ;
;  digits[9]  ; clk        ; -1.097 ; -1.688 ; Rise       ; clk             ;
;  digits[10] ; clk        ; -0.910 ; -1.506 ; Rise       ; clk             ;
;  digits[11] ; clk        ; -0.903 ; -1.516 ; Rise       ; clk             ;
;  digits[12] ; clk        ; -0.849 ; -1.450 ; Rise       ; clk             ;
;  digits[13] ; clk        ; -0.967 ; -1.563 ; Rise       ; clk             ;
;  digits[14] ; clk        ; -0.769 ; -1.356 ; Rise       ; clk             ;
;  digits[15] ; clk        ; -0.874 ; -1.490 ; Rise       ; clk             ;
; dp_in[*]    ; clk        ; -0.577 ; -1.144 ; Rise       ; clk             ;
;  dp_in[0]   ; clk        ; -1.011 ; -1.587 ; Rise       ; clk             ;
;  dp_in[1]   ; clk        ; -0.577 ; -1.144 ; Rise       ; clk             ;
;  dp_in[2]   ; clk        ; -1.078 ; -1.678 ; Rise       ; clk             ;
;  dp_in[3]   ; clk        ; -0.623 ; -1.183 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; dig_en[*]  ; clk        ; 3.285 ; 3.247 ; Rise       ; clk             ;
;  dig_en[0] ; clk        ; 3.136 ; 3.103 ; Rise       ; clk             ;
;  dig_en[1] ; clk        ; 3.285 ; 3.247 ; Rise       ; clk             ;
;  dig_en[2] ; clk        ; 3.145 ; 3.112 ; Rise       ; clk             ;
;  dig_en[3] ; clk        ; 3.250 ; 3.207 ; Rise       ; clk             ;
; dp         ; clk        ; 3.241 ; 3.198 ; Rise       ; clk             ;
; seg[*]     ; clk        ; 3.491 ; 3.426 ; Rise       ; clk             ;
;  seg[0]    ; clk        ; 3.345 ; 3.290 ; Rise       ; clk             ;
;  seg[1]    ; clk        ; 3.320 ; 3.264 ; Rise       ; clk             ;
;  seg[2]    ; clk        ; 3.109 ; 3.078 ; Rise       ; clk             ;
;  seg[3]    ; clk        ; 3.389 ; 3.333 ; Rise       ; clk             ;
;  seg[4]    ; clk        ; 3.460 ; 3.397 ; Rise       ; clk             ;
;  seg[5]    ; clk        ; 3.124 ; 3.091 ; Rise       ; clk             ;
;  seg[6]    ; clk        ; 3.491 ; 3.426 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; dig_en[*]  ; clk        ; 3.073 ; 3.042 ; Rise       ; clk             ;
;  dig_en[0] ; clk        ; 3.073 ; 3.042 ; Rise       ; clk             ;
;  dig_en[1] ; clk        ; 3.219 ; 3.182 ; Rise       ; clk             ;
;  dig_en[2] ; clk        ; 3.082 ; 3.051 ; Rise       ; clk             ;
;  dig_en[3] ; clk        ; 3.183 ; 3.142 ; Rise       ; clk             ;
; dp         ; clk        ; 3.175 ; 3.134 ; Rise       ; clk             ;
; seg[*]     ; clk        ; 3.047 ; 3.017 ; Rise       ; clk             ;
;  seg[0]    ; clk        ; 3.275 ; 3.222 ; Rise       ; clk             ;
;  seg[1]    ; clk        ; 3.250 ; 3.197 ; Rise       ; clk             ;
;  seg[2]    ; clk        ; 3.047 ; 3.017 ; Rise       ; clk             ;
;  seg[3]    ; clk        ; 3.317 ; 3.263 ; Rise       ; clk             ;
;  seg[4]    ; clk        ; 3.386 ; 3.325 ; Rise       ; clk             ;
;  seg[5]    ; clk        ; 3.062 ; 3.031 ; Rise       ; clk             ;
;  seg[6]    ; clk        ; 3.416 ; 3.354 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.575  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -1.575  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -34.739 ; 0.0   ; 0.0      ; 0.0     ; -33.836             ;
;  clk             ; -34.739 ; 0.000 ; N/A      ; N/A     ; -33.836             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; digits[*]   ; clk        ; 2.824 ; 3.278 ; Rise       ; clk             ;
;  digits[0]  ; clk        ; 2.702 ; 3.150 ; Rise       ; clk             ;
;  digits[1]  ; clk        ; 2.556 ; 3.012 ; Rise       ; clk             ;
;  digits[2]  ; clk        ; 2.646 ; 3.109 ; Rise       ; clk             ;
;  digits[3]  ; clk        ; 2.506 ; 2.968 ; Rise       ; clk             ;
;  digits[4]  ; clk        ; 2.470 ; 2.916 ; Rise       ; clk             ;
;  digits[5]  ; clk        ; 2.034 ; 2.539 ; Rise       ; clk             ;
;  digits[6]  ; clk        ; 2.636 ; 3.083 ; Rise       ; clk             ;
;  digits[7]  ; clk        ; 2.824 ; 3.278 ; Rise       ; clk             ;
;  digits[8]  ; clk        ; 2.395 ; 2.857 ; Rise       ; clk             ;
;  digits[9]  ; clk        ; 2.519 ; 2.957 ; Rise       ; clk             ;
;  digits[10] ; clk        ; 2.101 ; 2.568 ; Rise       ; clk             ;
;  digits[11] ; clk        ; 2.160 ; 2.653 ; Rise       ; clk             ;
;  digits[12] ; clk        ; 2.090 ; 2.559 ; Rise       ; clk             ;
;  digits[13] ; clk        ; 2.164 ; 2.656 ; Rise       ; clk             ;
;  digits[14] ; clk        ; 1.834 ; 2.287 ; Rise       ; clk             ;
;  digits[15] ; clk        ; 2.132 ; 2.625 ; Rise       ; clk             ;
; dp_in[*]    ; clk        ; 2.371 ; 2.813 ; Rise       ; clk             ;
;  dp_in[0]   ; clk        ; 2.289 ; 2.726 ; Rise       ; clk             ;
;  dp_in[1]   ; clk        ; 1.443 ; 1.889 ; Rise       ; clk             ;
;  dp_in[2]   ; clk        ; 2.371 ; 2.813 ; Rise       ; clk             ;
;  dp_in[3]   ; clk        ; 1.502 ; 1.942 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; digits[*]   ; clk        ; -0.769 ; -1.356 ; Rise       ; clk             ;
;  digits[0]  ; clk        ; -1.139 ; -1.744 ; Rise       ; clk             ;
;  digits[1]  ; clk        ; -1.109 ; -1.714 ; Rise       ; clk             ;
;  digits[2]  ; clk        ; -1.184 ; -1.811 ; Rise       ; clk             ;
;  digits[3]  ; clk        ; -1.050 ; -1.639 ; Rise       ; clk             ;
;  digits[4]  ; clk        ; -1.026 ; -1.610 ; Rise       ; clk             ;
;  digits[5]  ; clk        ; -0.874 ; -1.473 ; Rise       ; clk             ;
;  digits[6]  ; clk        ; -1.187 ; -1.796 ; Rise       ; clk             ;
;  digits[7]  ; clk        ; -1.219 ; -1.841 ; Rise       ; clk             ;
;  digits[8]  ; clk        ; -1.003 ; -1.627 ; Rise       ; clk             ;
;  digits[9]  ; clk        ; -1.097 ; -1.688 ; Rise       ; clk             ;
;  digits[10] ; clk        ; -0.910 ; -1.506 ; Rise       ; clk             ;
;  digits[11] ; clk        ; -0.903 ; -1.516 ; Rise       ; clk             ;
;  digits[12] ; clk        ; -0.849 ; -1.450 ; Rise       ; clk             ;
;  digits[13] ; clk        ; -0.967 ; -1.563 ; Rise       ; clk             ;
;  digits[14] ; clk        ; -0.769 ; -1.356 ; Rise       ; clk             ;
;  digits[15] ; clk        ; -0.874 ; -1.490 ; Rise       ; clk             ;
; dp_in[*]    ; clk        ; -0.577 ; -1.144 ; Rise       ; clk             ;
;  dp_in[0]   ; clk        ; -1.011 ; -1.587 ; Rise       ; clk             ;
;  dp_in[1]   ; clk        ; -0.577 ; -1.144 ; Rise       ; clk             ;
;  dp_in[2]   ; clk        ; -1.078 ; -1.678 ; Rise       ; clk             ;
;  dp_in[3]   ; clk        ; -0.623 ; -1.183 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; dig_en[*]  ; clk        ; 5.420 ; 5.454 ; Rise       ; clk             ;
;  dig_en[0] ; clk        ; 5.203 ; 5.227 ; Rise       ; clk             ;
;  dig_en[1] ; clk        ; 5.420 ; 5.454 ; Rise       ; clk             ;
;  dig_en[2] ; clk        ; 5.211 ; 5.236 ; Rise       ; clk             ;
;  dig_en[3] ; clk        ; 5.380 ; 5.412 ; Rise       ; clk             ;
; dp         ; clk        ; 5.363 ; 5.395 ; Rise       ; clk             ;
; seg[*]     ; clk        ; 5.724 ; 5.764 ; Rise       ; clk             ;
;  seg[0]    ; clk        ; 5.517 ; 5.518 ; Rise       ; clk             ;
;  seg[1]    ; clk        ; 5.481 ; 5.499 ; Rise       ; clk             ;
;  seg[2]    ; clk        ; 5.159 ; 5.185 ; Rise       ; clk             ;
;  seg[3]    ; clk        ; 5.591 ; 5.633 ; Rise       ; clk             ;
;  seg[4]    ; clk        ; 5.676 ; 5.712 ; Rise       ; clk             ;
;  seg[5]    ; clk        ; 5.192 ; 5.215 ; Rise       ; clk             ;
;  seg[6]    ; clk        ; 5.724 ; 5.764 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; dig_en[*]  ; clk        ; 3.073 ; 3.042 ; Rise       ; clk             ;
;  dig_en[0] ; clk        ; 3.073 ; 3.042 ; Rise       ; clk             ;
;  dig_en[1] ; clk        ; 3.219 ; 3.182 ; Rise       ; clk             ;
;  dig_en[2] ; clk        ; 3.082 ; 3.051 ; Rise       ; clk             ;
;  dig_en[3] ; clk        ; 3.183 ; 3.142 ; Rise       ; clk             ;
; dp         ; clk        ; 3.175 ; 3.134 ; Rise       ; clk             ;
; seg[*]     ; clk        ; 3.047 ; 3.017 ; Rise       ; clk             ;
;  seg[0]    ; clk        ; 3.275 ; 3.222 ; Rise       ; clk             ;
;  seg[1]    ; clk        ; 3.250 ; 3.197 ; Rise       ; clk             ;
;  seg[2]    ; clk        ; 3.047 ; 3.017 ; Rise       ; clk             ;
;  seg[3]    ; clk        ; 3.317 ; 3.263 ; Rise       ; clk             ;
;  seg[4]    ; clk        ; 3.386 ; 3.325 ; Rise       ; clk             ;
;  seg[5]    ; clk        ; 3.062 ; 3.031 ; Rise       ; clk             ;
;  seg[6]    ; clk        ; 3.416 ; 3.354 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; seg[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dp            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_en[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_en[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_en[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_en[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; digits[8]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digits[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digits[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digits[12]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digits[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digits[9]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digits[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digits[13]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digits[10]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digits[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digits[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digits[14]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digits[11]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digits[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digits[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digits[15]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset_n                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dp_in[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dp_in[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dp_in[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dp_in[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; seg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; dp            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; dig_en[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; dig_en[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; dig_en[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; dig_en[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; seg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; dp            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; dig_en[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; dig_en[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; dig_en[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; dig_en[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 434      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 434      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 21    ; 21   ;
; Unconstrained Input Port Paths  ; 145   ; 145  ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Nov 06 20:35:39 2025
Info: Command: quartus_sta EP3C16F484C6N_Cyclone_3 -c EP3C16F484C6N_Cyclone_3
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'EP3C16F484C6N_Cyclone_3.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.575
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.575             -34.739 clk 
Info (332146): Worst-case hold slack is 0.346
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.346               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -32.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.341
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.341             -28.578 clk 
Info (332146): Worst-case hold slack is 0.306
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.306               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -32.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.396
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.396              -7.617 clk 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -33.836 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4622 megabytes
    Info: Processing ended: Thu Nov 06 20:35:41 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


