# Γιατί είναι παράλληλη αυτή η υλοποίηση της Μηχανής Διαφορών Babbage:

Η Verilog είναι γλώσσα περιγραφής υλικού (hardware-description language, HDL), οπότε μοντελοποιεί πραγματικό ψηφιακό κύκλωμα. Όλοι οι καταχωρητές, μεταξύ των οποίων και οι συσσωρευτές που υλοποιούν τις ζητούμενες πράξεις
υπολογίζουν τις επόμενες τιμές τους σύγχρονα με το ρολόι και ταυτόχρονα μεταξύ τους. Αντίστοιχα, μπορείτε να δείτε και το FSMD διάγραμμα, αλλά και στο ASM διάγραμμα που δείχνει τη διαδικασία εκτέλεσης του αλγορίθμου, για
να το δείτε και πιο εύκολα.

Αν επιθυμείτε πιο αναλυτική δικαιολόγηση αυτού, μπορείτε να διαβάσετε και το .pdf αρχείο που εξηγεί ολόκληρη τη διαδικασία πιο αναλυτικά (αλγόριθμος, σχεδίαση, εξομοίωση, υλοποίηση).
