在仲裁器最后是利用 `WB[63]` 的上升沿作为触发，将值传入 `q` 中，所以时间是不固定的

![image-20240116184518115](F:\笔记\开发\Verilog.assets\image-20240116184518115.png)

而在PUF.v中，我们只延时了64clk，此时如果有某位执行时间恰好在此时间左右，就可能因为FPGA执行代码速度，在上下进行波动，所以这种不稳定性，只会发生在固定位置，固定变换字符

![image-20240116184814300](F:\笔记\开发\Verilog.assets\image-20240116184814300.png)



所以改为256clk延时即可

![image-20240116185927302](F:\笔记\开发\Verilog.assets\image-20240116185927302.png)
