TimeQuest Timing Analyzer report for RegFile
Thu Nov 21 17:00:27 2013
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Clocks
  4. Slow Model Fmax Summary
  5. Slow Model Setup Summary
  6. Slow Model Hold Summary
  7. Slow Model Recovery Summary
  8. Slow Model Removal Summary
  9. Slow Model Minimum Pulse Width Summary
 10. Slow Model Setup: 'CLOCK_50'
 11. Slow Model Setup: 'KEY[1]'
 12. Slow Model Setup: 'pipereg:IF_ID|out1[26]'
 13. Slow Model Setup: 'clk_div:clockdiv|clock_1Khz_reg'
 14. Slow Model Setup: 'clk_div:clockdiv|clock_100hz_reg'
 15. Slow Model Setup: 'clk_div:clockdiv|clock_10Hz_reg'
 16. Slow Model Setup: 'clk_div:clockdiv|clock_10Khz_reg'
 17. Slow Model Setup: 'clk_div:clockdiv|clock_100Khz_reg'
 18. Slow Model Setup: 'clk_div:clockdiv|clock_1Mhz_reg'
 19. Slow Model Setup: 'SW[15]'
 20. Slow Model Hold: 'KEY[1]'
 21. Slow Model Hold: 'SW[15]'
 22. Slow Model Hold: 'CLOCK_50'
 23. Slow Model Hold: 'clk_div:clockdiv|clock_100Khz_reg'
 24. Slow Model Hold: 'clk_div:clockdiv|clock_100hz_reg'
 25. Slow Model Hold: 'clk_div:clockdiv|clock_10Hz_reg'
 26. Slow Model Hold: 'clk_div:clockdiv|clock_10Khz_reg'
 27. Slow Model Hold: 'clk_div:clockdiv|clock_1Khz_reg'
 28. Slow Model Hold: 'clk_div:clockdiv|clock_1Mhz_reg'
 29. Slow Model Hold: 'pipereg:IF_ID|out1[26]'
 30. Slow Model Minimum Pulse Width: 'KEY[1]'
 31. Slow Model Minimum Pulse Width: 'CLOCK_50'
 32. Slow Model Minimum Pulse Width: 'SW[15]'
 33. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100Khz_reg'
 34. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100hz_reg'
 35. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Hz_reg'
 36. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Khz_reg'
 37. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Khz_reg'
 38. Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Mhz_reg'
 39. Slow Model Minimum Pulse Width: 'pipereg:IF_ID|out1[26]'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Propagation Delay
 45. Minimum Propagation Delay
 46. Fast Model Setup Summary
 47. Fast Model Hold Summary
 48. Fast Model Recovery Summary
 49. Fast Model Removal Summary
 50. Fast Model Minimum Pulse Width Summary
 51. Fast Model Setup: 'CLOCK_50'
 52. Fast Model Setup: 'KEY[1]'
 53. Fast Model Setup: 'pipereg:IF_ID|out1[26]'
 54. Fast Model Setup: 'clk_div:clockdiv|clock_10Hz_reg'
 55. Fast Model Setup: 'clk_div:clockdiv|clock_1Khz_reg'
 56. Fast Model Setup: 'clk_div:clockdiv|clock_100hz_reg'
 57. Fast Model Setup: 'clk_div:clockdiv|clock_10Khz_reg'
 58. Fast Model Setup: 'clk_div:clockdiv|clock_1Mhz_reg'
 59. Fast Model Setup: 'clk_div:clockdiv|clock_100Khz_reg'
 60. Fast Model Setup: 'SW[15]'
 61. Fast Model Hold: 'KEY[1]'
 62. Fast Model Hold: 'SW[15]'
 63. Fast Model Hold: 'CLOCK_50'
 64. Fast Model Hold: 'clk_div:clockdiv|clock_100Khz_reg'
 65. Fast Model Hold: 'clk_div:clockdiv|clock_100hz_reg'
 66. Fast Model Hold: 'clk_div:clockdiv|clock_10Hz_reg'
 67. Fast Model Hold: 'clk_div:clockdiv|clock_10Khz_reg'
 68. Fast Model Hold: 'clk_div:clockdiv|clock_1Khz_reg'
 69. Fast Model Hold: 'clk_div:clockdiv|clock_1Mhz_reg'
 70. Fast Model Hold: 'pipereg:IF_ID|out1[26]'
 71. Fast Model Minimum Pulse Width: 'KEY[1]'
 72. Fast Model Minimum Pulse Width: 'CLOCK_50'
 73. Fast Model Minimum Pulse Width: 'SW[15]'
 74. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100Khz_reg'
 75. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100hz_reg'
 76. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Hz_reg'
 77. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Khz_reg'
 78. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Khz_reg'
 79. Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Mhz_reg'
 80. Fast Model Minimum Pulse Width: 'pipereg:IF_ID|out1[26]'
 81. Setup Times
 82. Hold Times
 83. Clock to Output Times
 84. Minimum Clock to Output Times
 85. Propagation Delay
 86. Minimum Propagation Delay
 87. Multicorner Timing Analysis Summary
 88. Setup Times
 89. Hold Times
 90. Clock to Output Times
 91. Minimum Clock to Output Times
 92. Progagation Delay
 93. Minimum Progagation Delay
 94. Setup Transfers
 95. Hold Transfers
 96. Report TCCS
 97. Report RSKM
 98. Unconstrained Paths
 99. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; RegFile                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; Clock Name                        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; clk_div:clockdiv|clock_1Khz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_1Khz_reg }   ;
; clk_div:clockdiv|clock_1Mhz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_1Mhz_reg }   ;
; clk_div:clockdiv|clock_10Hz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_10Hz_reg }   ;
; clk_div:clockdiv|clock_10Khz_reg  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_10Khz_reg }  ;
; clk_div:clockdiv|clock_100hz_reg  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_100hz_reg }  ;
; clk_div:clockdiv|clock_100Khz_reg ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clockdiv|clock_100Khz_reg } ;
; CLOCK_50                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                          ;
; KEY[1]                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[1] }                            ;
; pipereg:IF_ID|out1[26]            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { pipereg:IF_ID|out1[26] }            ;
; SW[15]                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SW[15] }                            ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                           ;
+-------------+-----------------+-----------------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                        ; Note                                                          ;
+-------------+-----------------+-----------------------------------+---------------------------------------------------------------+
; 45.11 MHz   ; 45.11 MHz       ; KEY[1]                            ;                                                               ;
; 187.76 MHz  ; 187.76 MHz      ; CLOCK_50                          ;                                                               ;
; 933.71 MHz  ; 500.0 MHz       ; clk_div:clockdiv|clock_1Khz_reg   ; limit due to high minimum pulse width violation (tch)         ;
; 934.58 MHz  ; 500.0 MHz       ; clk_div:clockdiv|clock_100hz_reg  ; limit due to high minimum pulse width violation (tch)         ;
; 936.33 MHz  ; 500.0 MHz       ; clk_div:clockdiv|clock_10Hz_reg   ; limit due to high minimum pulse width violation (tch)         ;
; 940.73 MHz  ; 500.0 MHz       ; clk_div:clockdiv|clock_10Khz_reg  ; limit due to high minimum pulse width violation (tch)         ;
; 941.62 MHz  ; 500.0 MHz       ; clk_div:clockdiv|clock_100Khz_reg ; limit due to high minimum pulse width violation (tch)         ;
; 942.51 MHz  ; 500.0 MHz       ; clk_div:clockdiv|clock_1Mhz_reg   ; limit due to high minimum pulse width violation (tch)         ;
; 3401.36 MHz ; 450.05 MHz      ; SW[15]                            ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+-----------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------+
; Slow Model Setup Summary                                    ;
+-----------------------------------+---------+---------------+
; Clock                             ; Slack   ; End Point TNS ;
+-----------------------------------+---------+---------------+
; CLOCK_50                          ; -12.290 ; -184.062      ;
; KEY[1]                            ; -10.585 ; -7196.402     ;
; pipereg:IF_ID|out1[26]            ; -8.142  ; -248.212      ;
; clk_div:clockdiv|clock_1Khz_reg   ; -0.071  ; -0.139        ;
; clk_div:clockdiv|clock_100hz_reg  ; -0.070  ; -0.141        ;
; clk_div:clockdiv|clock_10Hz_reg   ; -0.068  ; -0.103        ;
; clk_div:clockdiv|clock_10Khz_reg  ; -0.063  ; -0.128        ;
; clk_div:clockdiv|clock_100Khz_reg ; -0.062  ; -0.098        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; -0.061  ; -0.140        ;
; SW[15]                            ; 0.353   ; 0.000         ;
+-----------------------------------+---------+---------------+


+------------------------------------------------------------+
; Slow Model Hold Summary                                    ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; KEY[1]                            ; -5.493 ; -316.998      ;
; SW[15]                            ; -0.873 ; -3.856        ;
; CLOCK_50                          ; 0.033  ; 0.000         ;
; clk_div:clockdiv|clock_100Khz_reg ; 0.391  ; 0.000         ;
; clk_div:clockdiv|clock_100hz_reg  ; 0.391  ; 0.000         ;
; clk_div:clockdiv|clock_10Hz_reg   ; 0.391  ; 0.000         ;
; clk_div:clockdiv|clock_10Khz_reg  ; 0.391  ; 0.000         ;
; clk_div:clockdiv|clock_1Khz_reg   ; 0.391  ; 0.000         ;
; clk_div:clockdiv|clock_1Mhz_reg   ; 0.391  ; 0.000         ;
; pipereg:IF_ID|out1[26]            ; 4.012  ; 0.000         ;
+-----------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; KEY[1]                            ; -2.000 ; -3746.222     ;
; CLOCK_50                          ; -1.380 ; -76.380       ;
; SW[15]                            ; -1.222 ; -1.222        ;
; clk_div:clockdiv|clock_100Khz_reg ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_100hz_reg  ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_10Hz_reg   ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_10Khz_reg  ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_1Khz_reg   ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; -0.500 ; -4.000        ;
; pipereg:IF_ID|out1[26]            ; 0.500  ; 0.000         ;
+-----------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                                                                                               ;
+---------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                       ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -12.290 ; RegModule:reg_file|register[14][6]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.542     ; 9.784      ;
; -12.289 ; RegModule:reg_file|register[14][6]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.542     ; 9.783      ;
; -12.287 ; RegModule:reg_file|register[14][6]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.542     ; 9.781      ;
; -12.283 ; RegModule:reg_file|register[14][6]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.542     ; 9.777      ;
; -12.216 ; RegModule:reg_file|register[6][13]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.537     ; 9.715      ;
; -12.215 ; RegModule:reg_file|register[14][6]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.539     ; 9.712      ;
; -12.190 ; RegModule:reg_file|register[13][27]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.537     ; 9.689      ;
; -12.173 ; RegModule:reg_file|register[14][6]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.539     ; 9.670      ;
; -12.138 ; RegModule:reg_file|register[6][13]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.537     ; 9.637      ;
; -12.137 ; RegModule:reg_file|register[13][27]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.537     ; 9.636      ;
; -12.129 ; RegModule:reg_file|register[13][27]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.537     ; 9.628      ;
; -12.126 ; RegModule:reg_file|register[13][27]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.540     ; 9.622      ;
; -12.125 ; RegModule:reg_file|register[13][27]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.540     ; 9.621      ;
; -12.123 ; RegModule:reg_file|register[13][27]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.540     ; 9.619      ;
; -12.119 ; RegModule:reg_file|register[13][27]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.540     ; 9.615      ;
; -12.076 ; RegModule:reg_file|register[6][13]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.540     ; 9.572      ;
; -12.075 ; RegModule:reg_file|register[6][13]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.540     ; 9.571      ;
; -12.073 ; RegModule:reg_file|register[6][13]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.540     ; 9.569      ;
; -12.070 ; RegModule:reg_file|register[14][6]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.539     ; 9.567      ;
; -12.069 ; RegModule:reg_file|register[6][13]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.540     ; 9.565      ;
; -12.066 ; RegModule:reg_file|register[6][13]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.537     ; 9.565      ;
; -12.042 ; RegModule:reg_file|register[0][21]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.535     ; 9.543      ;
; -12.035 ; RegModule:reg_file|register[17][29]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.520     ; 9.551      ;
; -12.033 ; RegModule:reg_file|register[4][22]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.519     ; 9.550      ;
; -12.032 ; RegModule:reg_file|register[4][22]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.519     ; 9.549      ;
; -12.030 ; RegModule:reg_file|register[4][22]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.519     ; 9.547      ;
; -12.026 ; RegModule:reg_file|register[4][22]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.519     ; 9.543      ;
; -12.016 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.623     ; 9.429      ;
; -12.016 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.623     ; 9.429      ;
; -12.016 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.623     ; 9.429      ;
; -12.016 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.623     ; 9.429      ;
; -12.016 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.623     ; 9.429      ;
; -12.016 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.623     ; 9.429      ;
; -12.016 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.623     ; 9.429      ;
; -12.016 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.623     ; 9.429      ;
; -12.016 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.623     ; 9.429      ;
; -12.016 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.623     ; 9.429      ;
; -12.015 ; RegModule:reg_file|register[4][30]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.545     ; 9.506      ;
; -12.014 ; RegModule:reg_file|register[4][30]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.545     ; 9.505      ;
; -12.013 ; RegModule:reg_file|register[18][17]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.522     ; 9.527      ;
; -12.012 ; RegModule:reg_file|register[4][30]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.545     ; 9.503      ;
; -12.008 ; RegModule:reg_file|register[4][30]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.545     ; 9.499      ;
; -12.008 ; RegModule:reg_file|register[6][22]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.519     ; 9.525      ;
; -12.007 ; RegModule:reg_file|register[6][22]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.519     ; 9.524      ;
; -12.005 ; RegModule:reg_file|register[6][22]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.519     ; 9.522      ;
; -12.001 ; RegModule:reg_file|register[6][22]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.519     ; 9.518      ;
; -11.995 ; RegModule:reg_file|register[22][27]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.537     ; 9.494      ;
; -11.982 ; RegModule:reg_file|register[17][12]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.528     ; 9.490      ;
; -11.973 ; RegModule:reg_file|register[12][15]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.542     ; 9.467      ;
; -11.964 ; RegModule:reg_file|register[0][21]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.535     ; 9.465      ;
; -11.958 ; RegModule:reg_file|register[4][22]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.516     ; 9.478      ;
; -11.957 ; RegModule:reg_file|register[17][29]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.520     ; 9.473      ;
; -11.950 ; RegModule:reg_file|register[0][10]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.517     ; 9.469      ;
; -11.949 ; RegModule:reg_file|register[0][10]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.517     ; 9.468      ;
; -11.947 ; RegModule:reg_file|register[0][10]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.517     ; 9.466      ;
; -11.944 ; RegModule:reg_file|register[12][12]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.544     ; 9.436      ;
; -11.943 ; RegModule:reg_file|register[0][10]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.517     ; 9.462      ;
; -11.942 ; RegModule:reg_file|register[22][27]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.537     ; 9.441      ;
; -11.940 ; RegModule:reg_file|register[4][30]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.542     ; 9.434      ;
; -11.935 ; RegModule:reg_file|register[18][17]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.522     ; 9.449      ;
; -11.934 ; RegModule:reg_file|register[22][27]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.537     ; 9.433      ;
; -11.933 ; RegModule:reg_file|register[6][22]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.516     ; 9.453      ;
; -11.932 ; RegModule:reg_file|register[24][7]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.511     ; 9.457      ;
; -11.931 ; RegModule:reg_file|register[22][27]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.540     ; 9.427      ;
; -11.930 ; RegModule:reg_file|register[22][27]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.540     ; 9.426      ;
; -11.928 ; RegModule:reg_file|register[22][27]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.540     ; 9.424      ;
; -11.924 ; RegModule:reg_file|register[22][27]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.540     ; 9.420      ;
; -11.920 ; RegModule:reg_file|register[12][15]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.542     ; 9.414      ;
; -11.916 ; RegModule:reg_file|register[4][22]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.516     ; 9.436      ;
; -11.915 ; RegModule:reg_file|register[3][21]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.537     ; 9.414      ;
; -11.912 ; RegModule:reg_file|register[12][15]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.542     ; 9.406      ;
; -11.909 ; RegModule:reg_file|register[12][15]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.545     ; 9.400      ;
; -11.908 ; RegModule:reg_file|register[12][15]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.545     ; 9.399      ;
; -11.907 ; RegModule:reg_file|register[12][13]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.542     ; 9.401      ;
; -11.906 ; RegModule:reg_file|register[12][15]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.545     ; 9.397      ;
; -11.906 ; RegModule:reg_file|register[4][14]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.546     ; 9.396      ;
; -11.905 ; RegModule:reg_file|register[21][29]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.520     ; 9.421      ;
; -11.905 ; RegModule:reg_file|register[4][14]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.546     ; 9.395      ;
; -11.904 ; RegModule:reg_file|register[12][5]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.542     ; 9.398      ;
; -11.904 ; RegModule:reg_file|register[1][21]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.535     ; 9.405      ;
; -11.903 ; RegModule:reg_file|register[4][14]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.546     ; 9.393      ;
; -11.902 ; RegModule:reg_file|register[12][15]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.545     ; 9.393      ;
; -11.902 ; RegModule:reg_file|register[0][21]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.538     ; 9.400      ;
; -11.901 ; RegModule:reg_file|register[0][21]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.538     ; 9.399      ;
; -11.899 ; RegModule:reg_file|register[0][21]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.538     ; 9.397      ;
; -11.899 ; RegModule:reg_file|register[4][14]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.546     ; 9.389      ;
; -11.898 ; RegModule:reg_file|register[4][30]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.542     ; 9.392      ;
; -11.897 ; RegModule:reg_file|register[10][18]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.545     ; 9.388      ;
; -11.896 ; RegModule:reg_file|register[10][18]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.545     ; 9.387      ;
; -11.895 ; RegModule:reg_file|register[17][29]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.523     ; 9.408      ;
; -11.895 ; RegModule:reg_file|register[0][21]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.538     ; 9.393      ;
; -11.894 ; RegModule:reg_file|register[10][18]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.545     ; 9.385      ;
; -11.894 ; RegModule:reg_file|register[17][29]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.523     ; 9.407      ;
; -11.892 ; RegModule:reg_file|register[17][29]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.523     ; 9.405      ;
; -11.892 ; RegModule:reg_file|register[0][21]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.535     ; 9.393      ;
; -11.891 ; RegModule:reg_file|register[6][22]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.516     ; 9.411      ;
; -11.890 ; RegModule:reg_file|register[10][18]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.545     ; 9.381      ;
; -11.888 ; RegModule:reg_file|register[17][29]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.523     ; 9.401      ;
; -11.885 ; RegModule:reg_file|register[17][29]                                                                             ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.520     ; 9.401      ;
; -11.880 ; RegModule:reg_file|register[16][7]                                                                              ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.510     ; 9.406      ;
+---------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[1]'                                                                                                                          ;
+---------+----------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                    ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -10.585 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 11.116     ;
; -10.578 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 11.111     ;
; -10.555 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 11.086     ;
; -10.543 ; pipereg:MEM_WB|rdout[0]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 11.076     ;
; -10.515 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.009     ; 11.042     ;
; -10.508 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 11.037     ;
; -10.485 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.009     ; 11.012     ;
; -10.484 ; pipereg:ID_EX|rtout[2]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 11.023     ;
; -10.473 ; pipereg:MEM_WB|rdout[0]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 11.002     ;
; -10.426 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[0]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 10.970     ;
; -10.419 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[0]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 10.965     ;
; -10.414 ; pipereg:ID_EX|rtout[2]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.001     ; 10.949     ;
; -10.412 ; pipereg:MEM_WB|rdout[1]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 10.945     ;
; -10.396 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[0]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 10.940     ;
; -10.394 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[2]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 10.935     ;
; -10.387 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[2]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 10.930     ;
; -10.384 ; pipereg:MEM_WB|rdout[0]                      ; adder:ALU|result[0]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 10.930     ;
; -10.364 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[2]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 10.905     ;
; -10.358 ; ex_control_pipe:ex_control_pipe|RegDst_o     ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 10.889     ;
; -10.352 ; pipereg:MEM_WB|rdout[0]                      ; adder:ALU|result[2]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 10.895     ;
; -10.342 ; pipereg:MEM_WB|rdout[1]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 10.871     ;
; -10.325 ; pipereg:ID_EX|rtout[2]                       ; adder:ALU|result[0]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.016      ; 10.877     ;
; -10.316 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.001      ; 10.853     ;
; -10.309 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 10.848     ;
; -10.297 ; pipereg:EX_MEM|rdout[1]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 10.830     ;
; -10.293 ; pipereg:ID_EX|rtout[2]                       ; adder:ALU|result[2]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.013      ; 10.842     ;
; -10.288 ; ex_control_pipe:ex_control_pipe|RegDst_o     ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.009     ; 10.815     ;
; -10.286 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.001      ; 10.823     ;
; -10.274 ; pipereg:MEM_WB|rdout[0]                      ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 10.813     ;
; -10.271 ; pipereg:ID_EX|rtout[4]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 10.802     ;
; -10.264 ; pipereg:ID_EX|rtout[0]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 10.797     ;
; -10.253 ; pipereg:MEM_WB|rdout[1]                      ; adder:ALU|result[0]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 10.799     ;
; -10.252 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 10.792     ;
; -10.245 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 10.787     ;
; -10.227 ; pipereg:EX_MEM|rdout[1]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 10.756     ;
; -10.222 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 10.762     ;
; -10.221 ; pipereg:MEM_WB|rdout[1]                      ; adder:ALU|result[2]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 10.764     ;
; -10.215 ; pipereg:ID_EX|rtout[2]                       ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 10.760     ;
; -10.210 ; pipereg:MEM_WB|rdout[0]                      ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 10.752     ;
; -10.201 ; pipereg:ID_EX|rtout[4]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.009     ; 10.728     ;
; -10.199 ; ex_control_pipe:ex_control_pipe|RegDst_o     ; adder:ALU|result[0]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 10.743     ;
; -10.194 ; pipereg:ID_EX|rtout[0]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 10.723     ;
; -10.176 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[16] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.008     ; 10.704     ;
; -10.169 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[16] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.006     ; 10.699     ;
; -10.168 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.009     ; 10.695     ;
; -10.167 ; ex_control_pipe:ex_control_pipe|RegDst_o     ; adder:ALU|result[2]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 10.708     ;
; -10.164 ; pipereg:ID_EX|rsout[4]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 10.695     ;
; -10.161 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 10.690     ;
; -10.160 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.001      ; 10.697     ;
; -10.153 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 10.692     ;
; -10.152 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[12] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 10.694     ;
; -10.151 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.001      ; 10.688     ;
; -10.151 ; pipereg:ID_EX|rtout[2]                       ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.012      ; 10.699     ;
; -10.149 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[7]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 10.692     ;
; -10.146 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[16] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.008     ; 10.674     ;
; -10.145 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[12] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 10.689     ;
; -10.144 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 10.683     ;
; -10.143 ; pipereg:MEM_WB|rdout[1]                      ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 10.682     ;
; -10.142 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[7]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 10.687     ;
; -10.138 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[4]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 10.680     ;
; -10.138 ; pipereg:EX_MEM|rdout[1]                      ; adder:ALU|result[0]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 10.684     ;
; -10.138 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.009     ; 10.665     ;
; -10.134 ; pipereg:MEM_WB|rdout[0]                      ; adder:ALU|result[16] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.006     ; 10.664     ;
; -10.131 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[4]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 10.675     ;
; -10.130 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.001      ; 10.667     ;
; -10.126 ; pipereg:MEM_WB|rdout[0]                      ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 10.655     ;
; -10.122 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[12] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 10.664     ;
; -10.121 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.001      ; 10.658     ;
; -10.119 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[7]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 10.662     ;
; -10.118 ; pipereg:MEM_WB|rdout[0]                      ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 10.657     ;
; -10.112 ; pipereg:ID_EX|rtout[4]                       ; adder:ALU|result[0]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 10.656     ;
; -10.110 ; pipereg:MEM_WB|rdout[0]                      ; adder:ALU|result[12] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 10.654     ;
; -10.109 ; pipereg:MEM_WB|rdout[0]                      ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 10.648     ;
; -10.108 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[4]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 10.650     ;
; -10.107 ; pipereg:MEM_WB|rdout[0]                      ; adder:ALU|result[7]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 10.652     ;
; -10.106 ; pipereg:EX_MEM|rdout[1]                      ; adder:ALU|result[2]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 10.649     ;
; -10.105 ; pipereg:ID_EX|rtout[0]                       ; adder:ALU|result[0]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 10.651     ;
; -10.097 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 10.630     ;
; -10.096 ; pipereg:MEM_WB|rdout[0]                      ; adder:ALU|result[4]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 10.640     ;
; -10.089 ; ex_control_pipe:ex_control_pipe|RegDst_o     ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.001      ; 10.626     ;
; -10.086 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.009     ; 10.613     ;
; -10.080 ; pipereg:ID_EX|rtout[4]                       ; adder:ALU|result[2]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 10.621     ;
; -10.079 ; pipereg:MEM_WB|rdout[1]                      ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 10.621     ;
; -10.079 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 10.608     ;
; -10.075 ; pipereg:ID_EX|rtout[2]                       ; adder:ALU|result[16] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.000      ; 10.611     ;
; -10.073 ; pipereg:ID_EX|rtout[0]                       ; adder:ALU|result[2]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 10.616     ;
; -10.067 ; pipereg:ID_EX|rtout[2]                       ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.001     ; 10.602     ;
; -10.066 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[18] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 10.606     ;
; -10.062 ; pipereg:MEM_WB|rdout[3]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 10.595     ;
; -10.059 ; pipereg:ID_EX|rtout[2]                       ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 10.604     ;
; -10.059 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[18] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 10.601     ;
; -10.056 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.009     ; 10.583     ;
; -10.051 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[8]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 10.593     ;
; -10.051 ; wb_control_pipe:wb_control_pipe_2|RegWrite_o ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 10.582     ;
; -10.051 ; pipereg:ID_EX|rtout[2]                       ; adder:ALU|result[12] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.014      ; 10.601     ;
; -10.050 ; pipereg:ID_EX|rtout[2]                       ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 10.595     ;
; -10.048 ; pipereg:ID_EX|rtout[2]                       ; adder:ALU|result[7]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.015      ; 10.599     ;
; -10.044 ; pipereg:MEM_WB|rdout[0]                      ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 10.573     ;
; -10.044 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[8]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 10.588     ;
; -10.043 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[1]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 10.582     ;
+---------+----------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'pipereg:IF_ID|out1[26]'                                                                                                       ;
+--------+------------------------+-------------------------------+--------------+------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                       ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------------------+--------------+------------------------+--------------+------------+------------+
; -8.142 ; pipereg:IF_ID|out1[16] ; RegModule:reg_file|rt_out[26] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.980     ; 5.710      ;
; -7.952 ; pipereg:IF_ID|out1[16] ; RegModule:reg_file|rt_out[23] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.980     ; 5.487      ;
; -7.938 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[29] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.971     ; 5.482      ;
; -7.924 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[17] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.996     ; 5.480      ;
; -7.897 ; pipereg:IF_ID|out1[16] ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.987     ; 5.424      ;
; -7.897 ; pipereg:IF_ID|out1[16] ; RegModule:reg_file|rt_out[22] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.959     ; 5.456      ;
; -7.881 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[20] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.977     ; 5.418      ;
; -7.878 ; pipereg:IF_ID|out1[16] ; RegModule:reg_file|rt_out[28] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.989     ; 5.403      ;
; -7.872 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[9]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.953     ; 5.471      ;
; -7.871 ; pipereg:IF_ID|out1[18] ; RegModule:reg_file|rt_out[21] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.925     ; 5.493      ;
; -7.869 ; pipereg:IF_ID|out1[18] ; RegModule:reg_file|rt_out[17] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.985     ; 5.436      ;
; -7.866 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[13] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.972     ; 5.412      ;
; -7.865 ; pipereg:IF_ID|out1[18] ; RegModule:reg_file|rt_out[26] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.967     ; 5.446      ;
; -7.850 ; pipereg:IF_ID|out1[16] ; RegModule:reg_file|rt_out[20] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.979     ; 5.385      ;
; -7.848 ; pipereg:IF_ID|out1[18] ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.974     ; 5.432      ;
; -7.845 ; pipereg:IF_ID|out1[16] ; RegModule:reg_file|rt_out[17] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.998     ; 5.399      ;
; -7.842 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[26] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.966     ; 5.424      ;
; -7.839 ; pipereg:IF_ID|out1[16] ; RegModule:reg_file|rt_out[9]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.967     ; 5.424      ;
; -7.836 ; pipereg:IF_ID|out1[18] ; RegModule:reg_file|rt_out[28] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.976     ; 5.374      ;
; -7.832 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[21] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.924     ; 5.455      ;
; -7.819 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[23] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.966     ; 5.368      ;
; -7.813 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[9]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.965     ; 5.400      ;
; -7.808 ; pipereg:IF_ID|out1[18] ; RegModule:reg_file|rt_out[27] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.947     ; 5.408      ;
; -7.803 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[22] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.957     ; 5.364      ;
; -7.801 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.985     ; 5.330      ;
; -7.787 ; pipereg:IF_ID|out1[16] ; RegModule:reg_file|rt_out[1]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.965     ; 5.374      ;
; -7.787 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[28] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.975     ; 5.326      ;
; -7.773 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[3]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.942     ; 5.383      ;
; -7.769 ; pipereg:IF_ID|out1[16] ; RegModule:reg_file|rt_out[4]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.966     ; 5.352      ;
; -7.769 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[14] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.953     ; 5.368      ;
; -7.765 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[17] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.984     ; 5.333      ;
; -7.755 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[26] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.978     ; 5.325      ;
; -7.742 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[3]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.930     ; 5.364      ;
; -7.740 ; pipereg:IF_ID|out1[18] ; RegModule:reg_file|rt_out[13] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.973     ; 5.285      ;
; -7.736 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.988     ; 5.251      ;
; -7.730 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[22] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.945     ; 5.303      ;
; -7.727 ; pipereg:IF_ID|out1[18] ; RegModule:reg_file|rt_out[23] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.967     ; 5.275      ;
; -7.717 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[13] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.984     ; 5.251      ;
; -7.715 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[27] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.946     ; 5.316      ;
; -7.715 ; pipereg:IF_ID|out1[18] ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.989     ; 5.229      ;
; -7.711 ; pipereg:IF_ID|out1[16] ; RegModule:reg_file|rt_out[30] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.966     ; 5.296      ;
; -7.711 ; pipereg:IF_ID|out1[16] ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.987     ; 5.282      ;
; -7.709 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[31] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.951     ; 5.272      ;
; -7.708 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[20] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.965     ; 5.257      ;
; -7.693 ; pipereg:IF_ID|out1[16] ; RegModule:reg_file|rt_out[13] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.986     ; 5.225      ;
; -7.692 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[18] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.980     ; 5.227      ;
; -7.683 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[1]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.963     ; 5.272      ;
; -7.669 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[23] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.978     ; 5.206      ;
; -7.668 ; pipereg:IF_ID|out1[16] ; RegModule:reg_file|rt_out[29] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.973     ; 5.210      ;
; -7.656 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[5]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.930     ; 5.241      ;
; -7.651 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[15] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.938     ; 5.257      ;
; -7.640 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[28] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.987     ; 5.167      ;
; -7.639 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[19] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.996     ; 5.195      ;
; -7.639 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[11] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.934     ; 5.257      ;
; -7.635 ; pipereg:IF_ID|out1[18] ; RegModule:reg_file|rt_out[15] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.939     ; 5.240      ;
; -7.625 ; pipereg:IF_ID|out1[16] ; RegModule:reg_file|rt_out[16] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.978     ; 5.194      ;
; -7.622 ; pipereg:IF_ID|out1[18] ; RegModule:reg_file|rt_out[20] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.966     ; 5.170      ;
; -7.618 ; pipereg:IF_ID|out1[16] ; RegModule:reg_file|rt_out[31] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.965     ; 5.167      ;
; -7.608 ; pipereg:IF_ID|out1[16] ; RegModule:reg_file|rt_out[2]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.013     ; 5.113      ;
; -7.602 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[4]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.964     ; 5.187      ;
; -7.590 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.960     ; 5.181      ;
; -7.590 ; pipereg:IF_ID|out1[18] ; RegModule:reg_file|rt_out[11] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.935     ; 5.207      ;
; -7.584 ; pipereg:IF_ID|out1[18] ; RegModule:reg_file|rt_out[22] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.946     ; 5.156      ;
; -7.577 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.973     ; 5.162      ;
; -7.576 ; pipereg:IF_ID|out1[16] ; RegModule:reg_file|rt_out[3]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.944     ; 5.184      ;
; -7.576 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.000     ; 5.079      ;
; -7.571 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[29] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.959     ; 5.127      ;
; -7.571 ; pipereg:IF_ID|out1[18] ; RegModule:reg_file|rt_out[31] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.952     ; 5.133      ;
; -7.570 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[0]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.963     ; 5.125      ;
; -7.560 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[2]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.011     ; 5.067      ;
; -7.555 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[12] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.945     ; 5.128      ;
; -7.551 ; pipereg:IF_ID|out1[18] ; RegModule:reg_file|rt_out[4]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.953     ; 5.147      ;
; -7.547 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.985     ; 5.120      ;
; -7.544 ; pipereg:IF_ID|out1[18] ; RegModule:reg_file|rt_out[3]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.931     ; 5.165      ;
; -7.538 ; pipereg:IF_ID|out1[18] ; RegModule:reg_file|rt_out[29] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.960     ; 5.093      ;
; -7.530 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[16] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.964     ; 5.113      ;
; -7.528 ; pipereg:IF_ID|out1[16] ; RegModule:reg_file|rt_out[5]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.932     ; 5.111      ;
; -7.523 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[21] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.936     ; 5.134      ;
; -7.514 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[8]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.969     ; 5.064      ;
; -7.512 ; pipereg:IF_ID|out1[16] ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.002     ; 5.013      ;
; -7.510 ; pipereg:IF_ID|out1[18] ; RegModule:reg_file|rt_out[16] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.965     ; 5.092      ;
; -7.507 ; pipereg:IF_ID|out1[18] ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.961     ; 5.097      ;
; -7.502 ; pipereg:IF_ID|out1[18] ; RegModule:reg_file|rt_out[2]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -2.000     ; 5.020      ;
; -7.499 ; pipereg:IF_ID|out1[18] ; RegModule:reg_file|rt_out[14] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.954     ; 5.097      ;
; -7.486 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[11] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.946     ; 5.092      ;
; -7.481 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[5]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.918     ; 5.078      ;
; -7.475 ; pipereg:IF_ID|out1[16] ; RegModule:reg_file|rt_out[18] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.982     ; 5.008      ;
; -7.473 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[30] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.964     ; 5.060      ;
; -7.470 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[2]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.999     ; 4.989      ;
; -7.468 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.973     ; 5.009      ;
; -7.461 ; pipereg:IF_ID|out1[18] ; RegModule:reg_file|rt_out[5]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.919     ; 5.057      ;
; -7.459 ; pipereg:IF_ID|out1[16] ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.974     ; 5.036      ;
; -7.445 ; pipereg:IF_ID|out1[16] ; RegModule:reg_file|rt_out[24] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.970     ; 5.027      ;
; -7.442 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[14] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.965     ; 5.029      ;
; -7.441 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[16] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.976     ; 5.012      ;
; -7.439 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[24] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.956     ; 5.035      ;
; -7.432 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[1]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.951     ; 5.033      ;
; -7.427 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[8]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.957     ; 4.989      ;
; -7.427 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.972     ; 5.006      ;
; -7.421 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[18] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.968     ; 4.968      ;
+--------+------------------------+-------------------------------+--------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                                                                       ;
+--------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.071 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.107      ;
; -0.068 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.104      ;
; -0.029 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.065      ;
; 0.003  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.033      ;
; 0.064  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.972      ;
; 0.239  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.797      ;
; 0.240  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.241  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.795      ;
; 0.379  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_100hz_reg'                                                                                                                                      ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -0.070 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 1.106      ;
; -0.069 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 1.105      ;
; -0.032 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 1.068      ;
; -0.002 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 1.038      ;
; 0.066  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.970      ;
; 0.239  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.797      ;
; 0.240  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.242  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.794      ;
; 0.379  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_10Hz_reg'                                                                                                                                   ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.068 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.104      ;
; -0.036 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.072      ;
; -0.035 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.071      ;
; 0.000  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.036      ;
; 0.237  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.799      ;
; 0.238  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.798      ;
; 0.239  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.797      ;
; 0.243  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.793      ;
; 0.379  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                                                                      ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -0.063 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.099      ;
; -0.037 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.073      ;
; -0.034 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.070      ;
; -0.031 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.067      ;
; 0.234  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.802      ;
; 0.234  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.802      ;
; 0.236  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.800      ;
; 0.237  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.799      ;
; 0.379  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                                                                         ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.062 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.098      ;
; -0.035 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.071      ;
; -0.032 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.068      ;
; -0.001 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.037      ;
; 0.055  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.981      ;
; 0.055  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.981      ;
; 0.238  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.798      ;
; 0.240  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.379  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                                                                         ;
+--------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.061 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.097      ;
; -0.047 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.083      ;
; -0.047 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.083      ;
; -0.032 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.068      ;
; 0.226  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.810      ;
; 0.227  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.809      ;
; 0.227  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.809      ;
; 0.227  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.809      ;
; 0.379  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SW[15]'                                                                                                        ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.353 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 0.500        ; 5.515      ; 4.844      ;
; 0.427 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 0.500        ; 5.523      ; 4.778      ;
; 0.501 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 0.500        ; 5.523      ; 4.704      ;
; 0.565 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 0.500        ; 5.553      ; 4.805      ;
; 0.705 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 0.500        ; 5.691      ; 4.818      ;
; 0.853 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 1.000        ; 5.515      ; 4.844      ;
; 0.927 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 1.000        ; 5.523      ; 4.778      ;
; 1.001 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 1.000        ; 5.523      ; 4.704      ;
; 1.065 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 1.000        ; 5.553      ; 4.805      ;
; 1.205 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 1.000        ; 5.691      ; 4.818      ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[1]'                                                                                                                                        ;
+--------+------------------------+------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                        ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; -5.493 ; pipereg:IF_ID|out1[26] ; mem_control_pipe:mem_control_pipe_1|MemWrite_o ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.197      ; 1.220      ;
; -5.490 ; pipereg:IF_ID|out1[26] ; wb_control_pipe:wb_control_pipe_1|MemToReg_o   ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.197      ; 1.223      ;
; -4.993 ; pipereg:IF_ID|out1[26] ; mem_control_pipe:mem_control_pipe_1|MemWrite_o ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.197      ; 1.220      ;
; -4.990 ; pipereg:IF_ID|out1[26] ; wb_control_pipe:wb_control_pipe_1|MemToReg_o   ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.197      ; 1.223      ;
; -4.750 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|ALUOp_o[0]     ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.201      ; 1.967      ;
; -4.741 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|ALUOp_o[3]     ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.201      ; 1.976      ;
; -4.739 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|ALUOp_o[2]     ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.201      ; 1.978      ;
; -4.392 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|ALUSrc_o       ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.208      ; 2.332      ;
; -4.367 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][10]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.199      ; 2.348      ;
; -4.364 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][21]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.199      ; 2.351      ;
; -4.274 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][2]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.203      ; 2.445      ;
; -4.250 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|ALUOp_o[0]     ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.201      ; 1.967      ;
; -4.243 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[11]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.200      ; 2.473      ;
; -4.241 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|ALUOp_o[3]     ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.201      ; 1.976      ;
; -4.239 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|ALUOp_o[2]     ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.201      ; 1.978      ;
; -4.226 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][5]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.199      ; 2.489      ;
; -4.226 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][31]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.199      ; 2.489      ;
; -4.151 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][18]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.201      ; 2.566      ;
; -4.151 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][15]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.201      ; 2.566      ;
; -4.102 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1]     ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.204      ; 2.618      ;
; -4.063 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][25]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.201      ; 2.654      ;
; -4.016 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][0]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.201      ; 2.701      ;
; -4.009 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][19]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.201      ; 2.708      ;
; -3.981 ; pipereg:IF_ID|out1[26] ; wb_control_pipe:wb_control_pipe_1|RegWrite_o   ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.200      ; 2.735      ;
; -3.970 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][11]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.203      ; 2.749      ;
; -3.917 ; pipereg:IF_ID|out1[26] ; mem_control_pipe:mem_control_pipe_1|Branch_o   ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.200      ; 2.799      ;
; -3.892 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|ALUSrc_o       ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.208      ; 2.332      ;
; -3.887 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][3]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.201      ; 2.830      ;
; -3.867 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][10]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.199      ; 2.348      ;
; -3.864 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][21]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.199      ; 2.351      ;
; -3.826 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|Jump_o[0]      ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.208      ; 2.898      ;
; -3.825 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|Jump_o[1]      ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.208      ; 2.899      ;
; -3.774 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][2]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.203      ; 2.445      ;
; -3.762 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[20]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.201      ; 2.955      ;
; -3.762 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[12]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.201      ; 2.955      ;
; -3.762 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[7]                          ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.201      ; 2.955      ;
; -3.762 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[8]                          ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.201      ; 2.955      ;
; -3.743 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[11]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.200      ; 2.473      ;
; -3.734 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][7]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.187      ; 2.969      ;
; -3.726 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][5]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.199      ; 2.489      ;
; -3.726 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][31]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.199      ; 2.489      ;
; -3.654 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[1]                          ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.199      ; 3.061      ;
; -3.654 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[25]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.199      ; 3.061      ;
; -3.654 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[0]                          ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.199      ; 3.061      ;
; -3.654 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[2]                          ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.199      ; 3.061      ;
; -3.654 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[3]                          ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.199      ; 3.061      ;
; -3.654 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[4]                          ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.199      ; 3.061      ;
; -3.654 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[5]                          ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.199      ; 3.061      ;
; -3.651 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][18]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.201      ; 2.566      ;
; -3.651 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][15]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.201      ; 2.566      ;
; -3.622 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[13]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.202      ; 3.096      ;
; -3.622 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[10]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.202      ; 3.096      ;
; -3.622 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[6]                          ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.202      ; 3.096      ;
; -3.602 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1]     ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.204      ; 2.618      ;
; -3.589 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][29]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.187      ; 3.114      ;
; -3.582 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][4]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.186      ; 3.120      ;
; -3.563 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][25]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.201      ; 2.654      ;
; -3.516 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][0]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.201      ; 2.701      ;
; -3.509 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][19]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.201      ; 2.708      ;
; -3.481 ; pipereg:IF_ID|out1[26] ; wb_control_pipe:wb_control_pipe_1|RegWrite_o   ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.200      ; 2.735      ;
; -3.470 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][11]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.203      ; 2.749      ;
; -3.467 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[24]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.226      ; 3.275      ;
; -3.467 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[18]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.226      ; 3.275      ;
; -3.467 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[16]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.226      ; 3.275      ;
; -3.467 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[19]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.226      ; 3.275      ;
; -3.467 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[14]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.226      ; 3.275      ;
; -3.467 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[23]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.226      ; 3.275      ;
; -3.438 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[17]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.188      ; 3.266      ;
; -3.427 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|RegDst_o       ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.208      ; 3.297      ;
; -3.417 ; pipereg:IF_ID|out1[26] ; mem_control_pipe:mem_control_pipe_1|Branch_o   ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.200      ; 2.799      ;
; -3.387 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][3]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.201      ; 2.830      ;
; -3.326 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|Jump_o[0]      ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.208      ; 2.898      ;
; -3.325 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|Jump_o[1]      ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.208      ; 2.899      ;
; -3.312 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[27]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.208      ; 3.412      ;
; -3.293 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][12]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.186      ; 3.409      ;
; -3.292 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][8]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.186      ; 3.410      ;
; -3.290 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][26]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.186      ; 3.412      ;
; -3.270 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][27]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.178      ; 3.424      ;
; -3.270 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][16]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.178      ; 3.424      ;
; -3.262 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[20]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.201      ; 2.955      ;
; -3.262 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[12]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.201      ; 2.955      ;
; -3.262 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[7]                          ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.201      ; 2.955      ;
; -3.262 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[8]                          ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.201      ; 2.955      ;
; -3.234 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][7]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.187      ; 2.969      ;
; -3.215 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][1]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.162      ; 3.463      ;
; -3.155 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[15]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.186      ; 3.547      ;
; -3.154 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[1]                          ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.199      ; 3.061      ;
; -3.154 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[25]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.199      ; 3.061      ;
; -3.154 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[0]                          ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.199      ; 3.061      ;
; -3.154 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[2]                          ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.199      ; 3.061      ;
; -3.154 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[3]                          ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.199      ; 3.061      ;
; -3.154 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[4]                          ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.199      ; 3.061      ;
; -3.154 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[5]                          ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.199      ; 3.061      ;
; -3.122 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[13]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.202      ; 3.096      ;
; -3.122 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[10]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.202      ; 3.096      ;
; -3.122 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[6]                          ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.202      ; 3.096      ;
; -3.089 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][29]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.187      ; 3.114      ;
; -3.083 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][28]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.163      ; 3.596      ;
; -3.082 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][4]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 6.186      ; 3.120      ;
; -3.079 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][17]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 6.163      ; 3.600      ;
+--------+------------------------+------------------------------------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SW[15]'                                                                                                          ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.873 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 0.000        ; 5.691      ; 4.818      ;
; -0.819 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 0.000        ; 5.523      ; 4.704      ;
; -0.748 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 0.000        ; 5.553      ; 4.805      ;
; -0.745 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 0.000        ; 5.523      ; 4.778      ;
; -0.671 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 0.000        ; 5.515      ; 4.844      ;
; -0.373 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; -0.500       ; 5.691      ; 4.818      ;
; -0.319 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; -0.500       ; 5.523      ; 4.704      ;
; -0.248 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; -0.500       ; 5.553      ; 4.805      ;
; -0.245 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; -0.500       ; 5.523      ; 4.778      ;
; -0.171 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; -0.500       ; 5.515      ; 4.844      ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                              ;
+-------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                           ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; 0.033 ; clk_div:clockdiv|clock_10Hz_int                   ; clk_div:clockdiv|clock_10Hz_reg                   ; clk_div:clockdiv|clock_100hz_reg  ; CLOCK_50    ; 0.000        ; 0.490      ; 0.789      ;
; 0.139 ; clk_div:clockdiv|clock_100Khz_int                 ; clk_div:clockdiv|clock_100Khz_reg                 ; clk_div:clockdiv|clock_1Mhz_reg   ; CLOCK_50    ; 0.000        ; 0.374      ; 0.779      ;
; 0.161 ; clk_div:clockdiv|clock_10Khz_int                  ; clk_div:clockdiv|clock_10Khz_reg                  ; clk_div:clockdiv|clock_100Khz_reg ; CLOCK_50    ; 0.000        ; 0.363      ; 0.790      ;
; 0.162 ; clk_div:clockdiv|clock_1Hz_int                    ; clk_div:clockdiv|clock_1Hz_reg                    ; clk_div:clockdiv|clock_10Hz_reg   ; CLOCK_50    ; 0.000        ; 0.362      ; 0.790      ;
; 0.172 ; clk_div:clockdiv|clock_100hz_int                  ; clk_div:clockdiv|clock_100hz_reg                  ; clk_div:clockdiv|clock_1Khz_reg   ; CLOCK_50    ; 0.000        ; 0.525      ; 0.963      ;
; 0.262 ; clk_div:clockdiv|clock_1Khz_int                   ; clk_div:clockdiv|clock_1Khz_reg                   ; clk_div:clockdiv|clock_10Khz_reg  ; CLOCK_50    ; 0.000        ; 0.264      ; 0.792      ;
; 0.391 ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.RESET2        ; LCD_Display:LCD_module|next_command.RESET2        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.RESET3        ; LCD_Display:LCD_module|next_command.RESET3        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.FUNC_SET      ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.MODE_SET      ; LCD_Display:LCD_module|next_command.MODE_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|next_command.Print_String  ; LCD_Display:LCD_module|next_command.Print_String  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|LCD_RS                     ; LCD_Display:LCD_module|LCD_RS                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|LCD_EN                     ; LCD_Display:LCD_module|LCD_EN                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.515 ; clk_div:clockdiv|clock_1Mhz_int                   ; clk_div:clockdiv|clock_1Mhz_reg                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.781      ;
; 0.525 ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; LCD_Display:LCD_module|state.DISPLAY_OFF          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.791      ;
; 0.527 ; LCD_Display:LCD_module|next_command.LINE2         ; LCD_Display:LCD_module|state.LINE2                ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.793      ;
; 0.529 ; clk_div:clockdiv|count_1Mhz[6]                    ; clk_div:clockdiv|count_1Mhz[6]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.795      ;
; 0.531 ; clk_div:clockdiv|count_1Mhz[6]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.534 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.800      ;
; 0.536 ; LCD_Display:LCD_module|state.LINE2                ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.802      ;
; 0.545 ; LCD_Display:LCD_module|CHAR_COUNT[4]              ; LCD_Display:LCD_module|CHAR_COUNT[4]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.811      ;
; 0.650 ; LCD_Display:LCD_module|next_command.RESET2        ; LCD_Display:LCD_module|state.RESET2               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.916      ;
; 0.655 ; LCD_Display:LCD_module|next_command.RETURN_HOME   ; LCD_Display:LCD_module|state.RETURN_HOME          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.921      ;
; 0.693 ; clk_div:clockdiv|clock_1Hz_reg                    ; clk_div:clockdiv|clock_1Hz                        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.145      ; 1.104      ;
; 0.698 ; LCD_Display:LCD_module|next_command.RESET3        ; LCD_Display:LCD_module|state.RESET3               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.964      ;
; 0.724 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.001      ; 0.991      ;
; 0.728 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.RESET2        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.001      ; 0.995      ;
; 0.736 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.FUNC_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.002      ;
; 0.736 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.DISPLAY_ON           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.002      ;
; 0.736 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.DISPLAY_OFF          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.002      ;
; 0.739 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.005      ;
; 0.788 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.054      ;
; 0.796 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.062      ;
; 0.798 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.064      ;
; 0.801 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.803 ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.069      ;
; 0.805 ; LCD_Display:LCD_module|CLK_400HZ_Enable           ; LCD_Display:LCD_module|LCD_EN                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; LCD_Display:LCD_module|state.RETURN_HOME          ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.807 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.073      ;
; 0.809 ; clk_div:clockdiv|count_1Mhz[0]                    ; clk_div:clockdiv|count_1Mhz[0]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.075      ;
; 0.809 ; LCD_Display:LCD_module|state.DISPLAY_OFF          ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.075      ;
; 0.810 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.811 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.077      ;
; 0.813 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.815 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.081      ;
; 0.816 ; clk_div:clockdiv|count_1Mhz[4]                    ; clk_div:clockdiv|count_1Mhz[4]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.082      ;
; 0.819 ; clk_div:clockdiv|count_1Mhz[2]                    ; clk_div:clockdiv|count_1Mhz[2]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.085      ;
; 0.821 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.087      ;
; 0.821 ; LCD_Display:LCD_module|CHAR_COUNT[2]              ; LCD_Display:LCD_module|CHAR_COUNT[2]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.087      ;
; 0.822 ; clk_div:clockdiv|count_1Mhz[4]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.088      ;
; 0.831 ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|next_command.RESET2        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.097      ;
; 0.832 ; LCD_Display:LCD_module|state.RESET3               ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.098      ;
; 0.832 ; LCD_Display:LCD_module|next_command.FUNC_SET      ; LCD_Display:LCD_module|state.FUNC_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.098      ;
; 0.832 ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; LCD_Display:LCD_module|state.DISPLAY_ON           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.098      ;
; 0.834 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.835 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.837 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.103      ;
; 0.838 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.840 ; LCD_Display:LCD_module|CHAR_COUNT[3]              ; LCD_Display:LCD_module|CHAR_COUNT[3]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.106      ;
; 0.840 ; LCD_Display:LCD_module|state.FUNC_SET             ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.106      ;
; 0.845 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.854 ; clk_div:clockdiv|count_1Mhz[1]                    ; clk_div:clockdiv|count_1Mhz[1]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.120      ;
; 0.856 ; clk_div:clockdiv|count_1Mhz[5]                    ; clk_div:clockdiv|count_1Mhz[5]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.122      ;
; 0.859 ; clk_div:clockdiv|count_1Mhz[3]                    ; clk_div:clockdiv|count_1Mhz[3]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.125      ;
; 0.864 ; clk_div:clockdiv|count_1Mhz[5]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.130      ;
; 0.877 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.143      ;
; 0.877 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.143      ;
; 0.877 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|LCD_RS                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.143      ;
; 0.879 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.MODE_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.145      ;
; 0.879 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.RESET3               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.145      ;
; 0.903 ; LCD_Display:LCD_module|CHAR_COUNT[1]              ; LCD_Display:LCD_module|CHAR_COUNT[1]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.169      ;
; 0.923 ; LCD_Display:LCD_module|next_command.LINE2         ; LCD_Display:LCD_module|next_command.LINE2         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.189      ;
; 1.031 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.297      ;
; 1.031 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.RESET2               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.001      ; 1.298      ;
; 1.032 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.RESET3        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.298      ;
; 1.033 ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.299      ;
; 1.034 ; LCD_Display:LCD_module|state.DISPLAY_ON           ; LCD_Display:LCD_module|next_command.MODE_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.300      ;
; 1.035 ; LCD_Display:LCD_module|DATA_BUS_VALUE[6]          ; LCD_Display:LCD_module|DATA_BUS_VALUE[6]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.301      ;
; 1.042 ; LCD_Display:LCD_module|CHAR_COUNT[0]              ; LCD_Display:LCD_module|CHAR_COUNT[0]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.308      ;
; 1.049 ; LCD_Display:LCD_module|next_command.MODE_SET      ; LCD_Display:LCD_module|state.MODE_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.006      ; 1.321      ;
; 1.085 ; LCD_Display:LCD_module|next_command.Print_String  ; LCD_Display:LCD_module|state.Print_String         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.351      ;
; 1.119 ; LCD_Display:LCD_module|state.Print_String         ; LCD_Display:LCD_module|next_command.LINE2         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; -0.003     ; 1.382      ;
; 1.179 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.445      ;
; 1.181 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.447      ;
; 1.184 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.450      ;
; 1.189 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.190 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.456      ;
; 1.193 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.459      ;
; 1.196 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.462      ;
; 1.197 ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 1.463      ;
+-------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                                                                         ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.530 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.532 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.798      ;
; 0.715 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.981      ;
; 0.715 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.981      ;
; 0.771 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.037      ;
; 0.802 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.068      ;
; 0.805 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.071      ;
; 0.832 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.098      ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_100hz_reg'                                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.528 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.794      ;
; 0.530 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.797      ;
; 0.704 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.970      ;
; 0.772 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 1.038      ;
; 0.802 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 1.068      ;
; 0.839 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 1.105      ;
; 0.840 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 1.106      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_10Hz_reg'                                                                                                                                   ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.527 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.793      ;
; 0.531 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.797      ;
; 0.532 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.798      ;
; 0.533 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.799      ;
; 0.770 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.036      ;
; 0.805 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.072      ;
; 0.838 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.104      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.533 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.799      ;
; 0.534 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.800      ;
; 0.536 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.802      ;
; 0.536 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.802      ;
; 0.801 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.067      ;
; 0.804 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.070      ;
; 0.807 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.073      ;
; 0.833 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.099      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                                                                       ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.529 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.795      ;
; 0.530 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.797      ;
; 0.706 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.972      ;
; 0.767 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.033      ;
; 0.799 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.065      ;
; 0.838 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.104      ;
; 0.841 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.107      ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                                                                         ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.543 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.809      ;
; 0.543 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.809      ;
; 0.543 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.809      ;
; 0.544 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.810      ;
; 0.802 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.068      ;
; 0.817 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.083      ;
; 0.817 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.083      ;
; 0.831 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.097      ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'pipereg:IF_ID|out1[26]'                                                                                                                    ;
+-------+-------------------------------------+-------------------------------+--------------+------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                       ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------+--------------+------------------------+--------------+------------+------------+
; 4.012 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.977     ; 1.535      ;
; 4.213 ; RegModule:reg_file|register[23][1]  ; RegModule:reg_file|rt_out[1]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.923     ; 2.290      ;
; 4.226 ; RegModule:reg_file|register[10][12] ; RegModule:reg_file|rt_out[12] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.960     ; 2.266      ;
; 4.294 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[8]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.957     ; 1.837      ;
; 4.374 ; RegModule:reg_file|register[23][30] ; RegModule:reg_file|rt_out[30] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.924     ; 2.450      ;
; 4.475 ; RegModule:reg_file|register[21][7]  ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.966     ; 2.509      ;
; 4.477 ; RegModule:reg_file|register[31][25] ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.976     ; 2.501      ;
; 4.479 ; RegModule:reg_file|register[3][4]   ; RegModule:reg_file|rt_out[4]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.939     ; 2.540      ;
; 4.490 ; RegModule:reg_file|register[2][31]  ; RegModule:reg_file|rt_out[31] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.932     ; 2.558      ;
; 4.506 ; RegModule:reg_file|register[30][2]  ; RegModule:reg_file|rt_out[2]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.959     ; 2.547      ;
; 4.510 ; RegModule:reg_file|register[1][26]  ; RegModule:reg_file|rt_out[26] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.943     ; 2.567      ;
; 4.520 ; RegModule:reg_file|register[3][27]  ; RegModule:reg_file|rt_out[27] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.952     ; 2.568      ;
; 4.524 ; RegModule:reg_file|register[3][14]  ; RegModule:reg_file|rt_out[14] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.953     ; 2.571      ;
; 4.538 ; RegModule:reg_file|register[3][8]   ; RegModule:reg_file|rt_out[8]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.957     ; 2.581      ;
; 4.546 ; RegModule:reg_file|register[7][1]   ; RegModule:reg_file|rt_out[1]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.937     ; 2.609      ;
; 4.548 ; RegModule:reg_file|register[3][18]  ; RegModule:reg_file|rt_out[18] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.945     ; 2.603      ;
; 4.560 ; RegModule:reg_file|register[23][11] ; RegModule:reg_file|rt_out[11] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.922     ; 2.638      ;
; 4.562 ; RegModule:reg_file|register[3][28]  ; RegModule:reg_file|rt_out[28] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.951     ; 2.611      ;
; 4.569 ; RegModule:reg_file|register[28][15] ; RegModule:reg_file|rt_out[15] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.953     ; 2.616      ;
; 4.592 ; RegModule:reg_file|register[7][16]  ; RegModule:reg_file|rt_out[16] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.969     ; 2.623      ;
; 4.597 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[21] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.928     ; 2.169      ;
; 4.598 ; RegModule:reg_file|register[6][21]  ; RegModule:reg_file|rt_out[21] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.933     ; 2.665      ;
; 4.606 ; RegModule:reg_file|register[29][1]  ; RegModule:reg_file|rt_out[1]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.952     ; 2.654      ;
; 4.606 ; RegModule:reg_file|register[6][11]  ; RegModule:reg_file|rt_out[11] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.922     ; 2.684      ;
; 4.609 ; RegModule:reg_file|register[19][1]  ; RegModule:reg_file|rt_out[1]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.923     ; 2.686      ;
; 4.615 ; RegModule:reg_file|register[15][13] ; RegModule:reg_file|rt_out[13] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.958     ; 2.657      ;
; 4.622 ; RegModule:reg_file|register[30][0]  ; RegModule:reg_file|rt_out[0]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.938     ; 2.684      ;
; 4.625 ; pipereg:IF_ID|out1[18]              ; RegModule:reg_file|rt_out[1]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.952     ; 2.173      ;
; 4.639 ; RegModule:reg_file|register[14][25] ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -2.001     ; 2.638      ;
; 4.641 ; RegModule:reg_file|register[3][1]   ; RegModule:reg_file|rt_out[1]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.952     ; 2.689      ;
; 4.647 ; RegModule:reg_file|register[7][22]  ; RegModule:reg_file|rt_out[22] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.958     ; 2.689      ;
; 4.649 ; RegModule:reg_file|register[3][24]  ; RegModule:reg_file|rt_out[24] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.952     ; 2.697      ;
; 4.660 ; RegModule:reg_file|register[2][22]  ; RegModule:reg_file|rt_out[22] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.957     ; 2.703      ;
; 4.660 ; pipereg:IF_ID|out1[16]              ; RegModule:reg_file|rt_out[15] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.952     ; 2.208      ;
; 4.661 ; RegModule:reg_file|register[3][30]  ; RegModule:reg_file|rt_out[30] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.958     ; 2.703      ;
; 4.664 ; RegModule:reg_file|register[3][2]   ; RegModule:reg_file|rt_out[2]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.957     ; 2.707      ;
; 4.677 ; RegModule:reg_file|register[3][16]  ; RegModule:reg_file|rt_out[16] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.965     ; 2.712      ;
; 4.682 ; RegModule:reg_file|register[22][27] ; RegModule:reg_file|rt_out[27] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.956     ; 2.726      ;
; 4.697 ; RegModule:reg_file|register[30][28] ; RegModule:reg_file|rt_out[28] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.962     ; 2.735      ;
; 4.701 ; RegModule:reg_file|register[10][8]  ; RegModule:reg_file|rt_out[8]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.972     ; 2.729      ;
; 4.703 ; RegModule:reg_file|register[29][24] ; RegModule:reg_file|rt_out[24] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.928     ; 2.775      ;
; 4.709 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[0]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.951     ; 2.258      ;
; 4.711 ; RegModule:reg_file|register[30][12] ; RegModule:reg_file|rt_out[12] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.932     ; 2.779      ;
; 4.714 ; RegModule:reg_file|register[27][20] ; RegModule:reg_file|rt_out[20] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.963     ; 2.751      ;
; 4.715 ; RegModule:reg_file|register[23][13] ; RegModule:reg_file|rt_out[13] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.951     ; 2.764      ;
; 4.729 ; RegModule:reg_file|register[27][10] ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.946     ; 2.783      ;
; 4.730 ; RegModule:reg_file|register[21][5]  ; RegModule:reg_file|rt_out[5]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.911     ; 2.819      ;
; 4.731 ; RegModule:reg_file|register[22][20] ; RegModule:reg_file|rt_out[20] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.947     ; 2.784      ;
; 4.732 ; RegModule:reg_file|register[15][10] ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.977     ; 2.755      ;
; 4.735 ; RegModule:reg_file|register[27][4]  ; RegModule:reg_file|rt_out[4]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.921     ; 2.814      ;
; 4.740 ; RegModule:reg_file|register[7][3]   ; RegModule:reg_file|rt_out[3]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.947     ; 2.793      ;
; 4.742 ; RegModule:reg_file|register[22][4]  ; RegModule:reg_file|rt_out[4]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.911     ; 2.831      ;
; 4.749 ; RegModule:reg_file|register[6][7]   ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.951     ; 2.798      ;
; 4.753 ; RegModule:reg_file|register[18][0]  ; RegModule:reg_file|rt_out[0]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.938     ; 2.815      ;
; 4.757 ; RegModule:reg_file|register[29][7]  ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.967     ; 2.790      ;
; 4.758 ; RegModule:reg_file|register[29][0]  ; RegModule:reg_file|rt_out[0]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.952     ; 2.806      ;
; 4.761 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[9]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.957     ; 2.304      ;
; 4.763 ; RegModule:reg_file|register[6][15]  ; RegModule:reg_file|rt_out[15] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.950     ; 2.813      ;
; 4.778 ; RegModule:reg_file|register[3][20]  ; RegModule:reg_file|rt_out[20] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.959     ; 2.819      ;
; 4.792 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[24] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.956     ; 2.336      ;
; 4.793 ; RegModule:reg_file|register[10][22] ; RegModule:reg_file|rt_out[22] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.957     ; 2.836      ;
; 4.798 ; RegModule:reg_file|register[3][23]  ; RegModule:reg_file|rt_out[23] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.950     ; 2.848      ;
; 4.798 ; RegModule:reg_file|register[31][18] ; RegModule:reg_file|rt_out[18] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.956     ; 2.842      ;
; 4.804 ; RegModule:reg_file|register[3][11]  ; RegModule:reg_file|rt_out[11] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.947     ; 2.857      ;
; 4.806 ; RegModule:reg_file|register[15][30] ; RegModule:reg_file|rt_out[30] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.965     ; 2.841      ;
; 4.806 ; RegModule:reg_file|register[31][4]  ; RegModule:reg_file|rt_out[4]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.925     ; 2.881      ;
; 4.816 ; RegModule:reg_file|register[21][3]  ; RegModule:reg_file|rt_out[3]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.919     ; 2.897      ;
; 4.820 ; RegModule:reg_file|register[3][0]   ; RegModule:reg_file|rt_out[0]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.952     ; 2.868      ;
; 4.823 ; RegModule:reg_file|register[30][29] ; RegModule:reg_file|rt_out[29] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.955     ; 2.868      ;
; 4.827 ; RegModule:reg_file|register[21][30] ; RegModule:reg_file|rt_out[30] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.952     ; 2.875      ;
; 4.829 ; RegModule:reg_file|register[3][13]  ; RegModule:reg_file|rt_out[13] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.952     ; 2.877      ;
; 4.830 ; RegModule:reg_file|register[14][11] ; RegModule:reg_file|rt_out[11] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.949     ; 2.881      ;
; 4.831 ; RegModule:reg_file|register[24][30] ; RegModule:reg_file|rt_out[30] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.958     ; 2.873      ;
; 4.831 ; RegModule:reg_file|register[5][29]  ; RegModule:reg_file|rt_out[29] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.943     ; 2.888      ;
; 4.838 ; RegModule:reg_file|register[23][9]  ; RegModule:reg_file|rt_out[9]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.956     ; 2.882      ;
; 4.839 ; RegModule:reg_file|register[25][24] ; RegModule:reg_file|rt_out[24] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.928     ; 2.911      ;
; 4.844 ; RegModule:reg_file|register[1][3]   ; RegModule:reg_file|rt_out[3]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.947     ; 2.897      ;
; 4.846 ; RegModule:reg_file|register[30][8]  ; RegModule:reg_file|rt_out[8]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.944     ; 2.902      ;
; 4.847 ; RegModule:reg_file|register[14][3]  ; RegModule:reg_file|rt_out[3]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.945     ; 2.902      ;
; 4.848 ; RegModule:reg_file|register[3][19]  ; RegModule:reg_file|rt_out[19] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.951     ; 2.897      ;
; 4.855 ; RegModule:reg_file|register[15][23] ; RegModule:reg_file|rt_out[23] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.952     ; 2.903      ;
; 4.857 ; RegModule:reg_file|register[27][8]  ; RegModule:reg_file|rt_out[8]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.923     ; 2.934      ;
; 4.858 ; RegModule:reg_file|register[23][3]  ; RegModule:reg_file|rt_out[3]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.918     ; 2.940      ;
; 4.860 ; RegModule:reg_file|register[14][15] ; RegModule:reg_file|rt_out[15] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.951     ; 2.909      ;
; 4.861 ; RegModule:reg_file|register[31][9]  ; RegModule:reg_file|rt_out[9]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.956     ; 2.905      ;
; 4.862 ; RegModule:reg_file|register[28][1]  ; RegModule:reg_file|rt_out[1]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.939     ; 2.923      ;
; 4.868 ; RegModule:reg_file|register[29][2]  ; RegModule:reg_file|rt_out[2]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.948     ; 2.920      ;
; 4.868 ; RegModule:reg_file|register[20][0]  ; RegModule:reg_file|rt_out[0]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.928     ; 2.940      ;
; 4.870 ; RegModule:reg_file|register[27][31] ; RegModule:reg_file|rt_out[31] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.937     ; 2.933      ;
; 4.872 ; RegModule:reg_file|register[21][15] ; RegModule:reg_file|rt_out[15] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.931     ; 2.941      ;
; 4.888 ; RegModule:reg_file|register[13][22] ; RegModule:reg_file|rt_out[22] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.957     ; 2.931      ;
; 4.893 ; RegModule:reg_file|register[7][19]  ; RegModule:reg_file|rt_out[19] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.989     ; 2.904      ;
; 4.899 ; RegModule:reg_file|register[13][27] ; RegModule:reg_file|rt_out[27] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.956     ; 2.943      ;
; 4.900 ; RegModule:reg_file|register[7][14]  ; RegModule:reg_file|rt_out[14] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.969     ; 2.931      ;
; 4.903 ; RegModule:reg_file|register[6][5]   ; RegModule:reg_file|rt_out[5]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.927     ; 2.976      ;
; 4.906 ; RegModule:reg_file|register[3][21]  ; RegModule:reg_file|rt_out[21] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.934     ; 2.972      ;
; 4.908 ; RegModule:reg_file|register[6][23]  ; RegModule:reg_file|rt_out[23] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.981     ; 2.927      ;
; 4.910 ; RegModule:reg_file|register[7][12]  ; RegModule:reg_file|rt_out[12] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.961     ; 2.949      ;
; 4.916 ; RegModule:reg_file|register[21][17] ; RegModule:reg_file|rt_out[17] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.951     ; 2.965      ;
; 4.917 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[14] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.957     ; 2.460      ;
+-------+-------------------------------------+-------------------------------+--------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg0 ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DROP_LCD_EN          ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SW[15]'                                                                                           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SW[15] ; Rise       ; SW[15]                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; SW[15]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; SW[15]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[1]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[1]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[2]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[3]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[3]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[4]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[4]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[1]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[1]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; variableadd_selector|addout[4]~2|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; variableadd_selector|addout[4]~2|datad           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100hz_reg'                                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[2]|clk                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Hz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[2]|clk                ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[2]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'pipereg:IF_ID|out1[26]'                                                                               ;
+-------+--------------+----------------+------------------+------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+------------------------+------------+---------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; IF_ID|out1[26]|regout                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; IF_ID|out1[26]|regout                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[10]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[10]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[11]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[11]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[12]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[12]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[13]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[13]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[14]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[14]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[15]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[15]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[16]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[16]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[17]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[17]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[18]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[18]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[19]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[19]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[1]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[1]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[20]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[20]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[21]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[21]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[22]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[22]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[23]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[23]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[24]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[24]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[25]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[25]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[26]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[26]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[27]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[27]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[28]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[28]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[29]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[29]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[2]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[2]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[30]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[30]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[31]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[31]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[3]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[3]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[4]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[4]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[5]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[5]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[6]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[6]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[7]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[7]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[8]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[8]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[9]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[9]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Jump~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Jump~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Jump~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Jump~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Jump~6clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Jump~6clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Jump~6clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Jump~6clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Jump~6|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Jump~6|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Jump~6|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Jump~6|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; reg_file|rt_out[0]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; reg_file|rt_out[0]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; reg_file|rt_out[10]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; reg_file|rt_out[10]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; reg_file|rt_out[11]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; reg_file|rt_out[11]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; reg_file|rt_out[12]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; reg_file|rt_out[12]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; reg_file|rt_out[13]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; reg_file|rt_out[13]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; reg_file|rt_out[14]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; reg_file|rt_out[14]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; reg_file|rt_out[15]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; reg_file|rt_out[15]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; reg_file|rt_out[16]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; reg_file|rt_out[16]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; reg_file|rt_out[17]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; reg_file|rt_out[17]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; reg_file|rt_out[18]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; reg_file|rt_out[18]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; reg_file|rt_out[19]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; reg_file|rt_out[19]|datac             ;
+-------+--------------+----------------+------------------+------------------------+------------+---------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; 11.393 ; 11.393 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 11.045 ; 11.045 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 11.393 ; 11.393 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 10.609 ; 10.609 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 10.004 ; 10.004 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 7.527  ; 7.527  ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; 5.859  ; 5.859  ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; 10.475 ; 10.475 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; 6.692  ; 6.692  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 6.692  ; 6.692  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; -2.103 ; -2.103 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -2.296 ; -2.296 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -2.718 ; -2.718 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -2.103 ; -2.103 ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; -3.339 ; -3.339 ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; -2.576 ; -2.576 ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; -3.286 ; -3.286 ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; 5.291  ; 5.291  ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 5.291  ; 5.291  ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 3.623  ; 3.623  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; 0.106  ; 0.106  ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; -0.276 ; -0.276 ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; 1.880  ; 1.880  ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; 1.019  ; 1.019  ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; 1.394  ; 1.394  ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; 1.072  ; 1.072  ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; 0.707  ; 0.707  ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; 1.226  ; 1.226  ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; -1.447 ; -1.447 ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; -0.872 ; -0.872 ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; -1.418 ; -1.418 ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; 0.147  ; 0.147  ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; 3.623  ; 3.623  ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; -2.827 ; -2.827 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; -4.637 ; -4.637 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; -4.038 ; -4.038 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -5.467 ; -5.467 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -5.116 ; -5.116 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -5.038 ; -5.038 ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; -2.827 ; -2.827 ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; -7.781 ; -7.781 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; -1.159 ; -1.159 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -1.159 ; -1.159 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 4.315  ; 4.315  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 3.642  ; 3.642  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 3.639  ; 3.639  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 3.055  ; 3.055  ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; 4.218  ; 4.218  ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; 4.315  ; 4.315  ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; 4.262  ; 4.262  ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; -0.785 ; -0.785 ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.785 ; -0.785 ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 2.265  ; 2.265  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; 0.577  ; 0.577  ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; 0.944  ; 0.944  ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; -1.062 ; -1.062 ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; -0.201 ; -0.201 ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; -0.576 ; -0.576 ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; -0.254 ; -0.254 ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; 0.111  ; 0.111  ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; -0.408 ; -0.408 ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; 2.265  ; 2.265  ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; 1.690  ; 1.690  ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; 2.236  ; 2.236  ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; 0.873  ; 0.873  ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; -1.410 ; -1.410 ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 8.420  ; 8.420  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 8.043  ; 8.043  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 7.858  ; 7.858  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 7.622  ; 7.622  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 8.420  ; 8.420  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 7.787  ; 7.787  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 8.169  ; 8.169  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 8.192  ; 8.192  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 8.278  ; 8.278  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 7.826  ; 7.826  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 7.693  ; 7.693  ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; KEY[1]     ; 9.216  ; 9.216  ; Rise       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 9.216  ; 9.216  ; Rise       ; KEY[1]          ;
; HEX0[*]      ; KEY[1]     ; 13.263 ; 13.263 ; Fall       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 13.251 ; 13.251 ; Fall       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 13.244 ; 13.244 ; Fall       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 13.263 ; 13.263 ; Fall       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 13.030 ; 13.030 ; Fall       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 13.028 ; 13.028 ; Fall       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 13.022 ; 13.022 ; Fall       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 13.015 ; 13.015 ; Fall       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 11.127 ; 11.127 ; Fall       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 11.024 ; 11.024 ; Fall       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 11.127 ; 11.127 ; Fall       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 10.695 ; 10.695 ; Fall       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 10.679 ; 10.679 ; Fall       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 10.746 ; 10.746 ; Fall       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 10.966 ; 10.966 ; Fall       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 10.925 ; 10.925 ; Fall       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 11.394 ; 11.394 ; Fall       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 11.246 ; 11.246 ; Fall       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 11.036 ; 11.036 ; Fall       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 11.124 ; 11.124 ; Fall       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 11.090 ; 11.090 ; Fall       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 11.283 ; 11.283 ; Fall       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 11.394 ; 11.394 ; Fall       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 11.340 ; 11.340 ; Fall       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 11.395 ; 11.395 ; Fall       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 11.395 ; 11.395 ; Fall       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 11.139 ; 11.139 ; Fall       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 11.181 ; 11.181 ; Fall       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 11.137 ; 11.137 ; Fall       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 11.181 ; 11.181 ; Fall       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 11.362 ; 11.362 ; Fall       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 11.389 ; 11.389 ; Fall       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 15.006 ; 15.006 ; Fall       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 14.902 ; 14.902 ; Fall       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 15.006 ; 15.006 ; Fall       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 14.356 ; 14.356 ; Fall       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 14.326 ; 14.326 ; Fall       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 14.357 ; 14.357 ; Fall       ; KEY[1]          ;
;  HEX4[5]     ; KEY[1]     ; 14.590 ; 14.590 ; Fall       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 14.776 ; 14.776 ; Fall       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 14.688 ; 14.688 ; Fall       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 13.833 ; 13.833 ; Fall       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 13.801 ; 13.801 ; Fall       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 13.619 ; 13.619 ; Fall       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 14.491 ; 14.491 ; Fall       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 14.187 ; 14.187 ; Fall       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 13.988 ; 13.988 ; Fall       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 14.688 ; 14.688 ; Fall       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 9.216  ; 9.216  ; Fall       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 9.216  ; 9.216  ; Fall       ; KEY[1]          ;
; HEX6[*]      ; SW[15]     ; 12.523 ; 12.523 ; Rise       ; SW[15]          ;
;  HEX6[0]     ; SW[15]     ; 12.000 ; 12.000 ; Rise       ; SW[15]          ;
;  HEX6[1]     ; SW[15]     ; 11.994 ; 11.994 ; Rise       ; SW[15]          ;
;  HEX6[2]     ; SW[15]     ; 11.998 ; 11.998 ; Rise       ; SW[15]          ;
;  HEX6[3]     ; SW[15]     ; 12.342 ; 12.342 ; Rise       ; SW[15]          ;
;  HEX6[4]     ; SW[15]     ; 12.502 ; 12.502 ; Rise       ; SW[15]          ;
;  HEX6[5]     ; SW[15]     ; 12.523 ; 12.523 ; Rise       ; SW[15]          ;
;  HEX6[6]     ; SW[15]     ; 12.230 ; 12.230 ; Rise       ; SW[15]          ;
; HEX7[*]      ; SW[15]     ; 9.788  ; 9.788  ; Rise       ; SW[15]          ;
;  HEX7[0]     ; SW[15]     ; 9.502  ; 9.502  ; Rise       ; SW[15]          ;
;  HEX7[3]     ; SW[15]     ; 9.472  ; 9.472  ; Rise       ; SW[15]          ;
;  HEX7[4]     ; SW[15]     ; 9.472  ; 9.472  ; Rise       ; SW[15]          ;
;  HEX7[5]     ; SW[15]     ; 9.788  ; 9.788  ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 7.712  ; 7.712  ; Rise       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 7.712  ; 7.712  ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 7.712  ; 7.712  ; Fall       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 7.712  ; 7.712  ; Fall       ; SW[15]          ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 7.622  ; 7.622  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 8.043  ; 8.043  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 7.858  ; 7.858  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 7.622  ; 7.622  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 8.420  ; 8.420  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 7.787  ; 7.787  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 8.169  ; 8.169  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 8.192  ; 8.192  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 8.278  ; 8.278  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 7.826  ; 7.826  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 7.693  ; 7.693  ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; KEY[1]     ; 9.216  ; 9.216  ; Rise       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 9.216  ; 9.216  ; Rise       ; KEY[1]          ;
; HEX0[*]      ; KEY[1]     ; 12.140 ; 12.140 ; Fall       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 12.411 ; 12.411 ; Fall       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 12.371 ; 12.371 ; Fall       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 12.391 ; 12.391 ; Fall       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 12.159 ; 12.159 ; Fall       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 12.158 ; 12.158 ; Fall       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 12.151 ; 12.151 ; Fall       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 12.140 ; 12.140 ; Fall       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 10.167 ; 10.167 ; Fall       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 10.516 ; 10.516 ; Fall       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 10.614 ; 10.614 ; Fall       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 10.210 ; 10.210 ; Fall       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 10.167 ; 10.167 ; Fall       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 10.235 ; 10.235 ; Fall       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 10.455 ; 10.455 ; Fall       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 10.413 ; 10.413 ; Fall       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 10.513 ; 10.513 ; Fall       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 10.720 ; 10.720 ; Fall       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 10.513 ; 10.513 ; Fall       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 10.597 ; 10.597 ; Fall       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 10.560 ; 10.560 ; Fall       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 10.750 ; 10.750 ; Fall       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 10.862 ; 10.862 ; Fall       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 10.810 ; 10.810 ; Fall       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 10.545 ; 10.545 ; Fall       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 10.804 ; 10.804 ; Fall       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 10.546 ; 10.546 ; Fall       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 10.587 ; 10.587 ; Fall       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 10.545 ; 10.545 ; Fall       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 10.583 ; 10.583 ; Fall       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 10.790 ; 10.790 ; Fall       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 10.800 ; 10.800 ; Fall       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 10.838 ; 10.838 ; Fall       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 11.400 ; 11.400 ; Fall       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 11.523 ; 11.523 ; Fall       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 10.851 ; 10.851 ; Fall       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 10.838 ; 10.838 ; Fall       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 10.854 ; 10.854 ; Fall       ; KEY[1]          ;
;  HEX4[5]     ; KEY[1]     ; 11.122 ; 11.122 ; Fall       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 11.290 ; 11.290 ; Fall       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 11.101 ; 11.101 ; Fall       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 11.288 ; 11.288 ; Fall       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 11.283 ; 11.283 ; Fall       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 11.101 ; 11.101 ; Fall       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 11.976 ; 11.976 ; Fall       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 11.674 ; 11.674 ; Fall       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 11.474 ; 11.474 ; Fall       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 12.174 ; 12.174 ; Fall       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 9.216  ; 9.216  ; Fall       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 9.216  ; 9.216  ; Fall       ; KEY[1]          ;
; HEX6[*]      ; SW[15]     ; 10.643 ; 10.643 ; Rise       ; SW[15]          ;
;  HEX6[0]     ; SW[15]     ; 10.646 ; 10.646 ; Rise       ; SW[15]          ;
;  HEX6[1]     ; SW[15]     ; 10.651 ; 10.651 ; Rise       ; SW[15]          ;
;  HEX6[2]     ; SW[15]     ; 10.643 ; 10.643 ; Rise       ; SW[15]          ;
;  HEX6[3]     ; SW[15]     ; 10.991 ; 10.991 ; Rise       ; SW[15]          ;
;  HEX6[4]     ; SW[15]     ; 11.150 ; 11.150 ; Rise       ; SW[15]          ;
;  HEX6[5]     ; SW[15]     ; 11.174 ; 11.174 ; Rise       ; SW[15]          ;
;  HEX6[6]     ; SW[15]     ; 10.879 ; 10.879 ; Rise       ; SW[15]          ;
; HEX7[*]      ; SW[15]     ; 9.472  ; 9.472  ; Rise       ; SW[15]          ;
;  HEX7[0]     ; SW[15]     ; 9.502  ; 9.502  ; Rise       ; SW[15]          ;
;  HEX7[3]     ; SW[15]     ; 9.472  ; 9.472  ; Rise       ; SW[15]          ;
;  HEX7[4]     ; SW[15]     ; 9.472  ; 9.472  ; Rise       ; SW[15]          ;
;  HEX7[5]     ; SW[15]     ; 9.788  ; 9.788  ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 7.712  ; 7.712  ; Rise       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 7.712  ; 7.712  ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 7.712  ; 7.712  ; Fall       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 7.712  ; 7.712  ; Fall       ; SW[15]          ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+------------+-------------+-------+--------+--------+-------+
; Input Port ; Output Port ; RR    ; RF     ; FR     ; FF    ;
+------------+-------------+-------+--------+--------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 10.045 ; 10.045 ;       ;
; SW[0]      ; LEDR[0]     ; 5.616 ;        ;        ; 5.616 ;
; SW[1]      ; LEDR[1]     ; 5.678 ;        ;        ; 5.678 ;
; SW[2]      ; LEDR[2]     ; 6.378 ;        ;        ; 6.378 ;
; SW[3]      ; LEDR[3]     ; 5.359 ;        ;        ; 5.359 ;
; SW[4]      ; LEDR[4]     ; 5.430 ;        ;        ; 5.430 ;
; SW[5]      ; LEDR[5]     ; 5.585 ;        ;        ; 5.585 ;
; SW[6]      ; LEDR[6]     ; 5.462 ;        ;        ; 5.462 ;
; SW[7]      ; LEDR[7]     ; 6.423 ;        ;        ; 6.423 ;
; SW[8]      ; LEDR[8]     ; 6.112 ;        ;        ; 6.112 ;
; SW[9]      ; LEDR[9]     ; 6.538 ;        ;        ; 6.538 ;
; SW[10]     ; LEDR[10]    ; 5.694 ;        ;        ; 5.694 ;
; SW[11]     ; LEDR[11]    ; 5.689 ;        ;        ; 5.689 ;
; SW[12]     ; LEDR[12]    ; 5.700 ;        ;        ; 5.700 ;
; SW[13]     ; LEDR[13]    ; 9.606 ;        ;        ; 9.606 ;
; SW[14]     ; LEDR[14]    ; 9.421 ;        ;        ; 9.421 ;
; SW[16]     ; LEDR[16]    ; 9.788 ;        ;        ; 9.788 ;
; SW[17]     ; LEDR[17]    ; 9.610 ;        ;        ; 9.610 ;
+------------+-------------+-------+--------+--------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+------------+-------------+-------+--------+--------+-------+
; Input Port ; Output Port ; RR    ; RF     ; FR     ; FF    ;
+------------+-------------+-------+--------+--------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 10.045 ; 10.045 ;       ;
; SW[0]      ; LEDR[0]     ; 5.616 ;        ;        ; 5.616 ;
; SW[1]      ; LEDR[1]     ; 5.678 ;        ;        ; 5.678 ;
; SW[2]      ; LEDR[2]     ; 6.378 ;        ;        ; 6.378 ;
; SW[3]      ; LEDR[3]     ; 5.359 ;        ;        ; 5.359 ;
; SW[4]      ; LEDR[4]     ; 5.430 ;        ;        ; 5.430 ;
; SW[5]      ; LEDR[5]     ; 5.585 ;        ;        ; 5.585 ;
; SW[6]      ; LEDR[6]     ; 5.462 ;        ;        ; 5.462 ;
; SW[7]      ; LEDR[7]     ; 6.423 ;        ;        ; 6.423 ;
; SW[8]      ; LEDR[8]     ; 6.112 ;        ;        ; 6.112 ;
; SW[9]      ; LEDR[9]     ; 6.538 ;        ;        ; 6.538 ;
; SW[10]     ; LEDR[10]    ; 5.694 ;        ;        ; 5.694 ;
; SW[11]     ; LEDR[11]    ; 5.689 ;        ;        ; 5.689 ;
; SW[12]     ; LEDR[12]    ; 5.700 ;        ;        ; 5.700 ;
; SW[13]     ; LEDR[13]    ; 9.606 ;        ;        ; 9.606 ;
; SW[14]     ; LEDR[14]    ; 9.421 ;        ;        ; 9.421 ;
; SW[16]     ; LEDR[16]    ; 9.788 ;        ;        ; 9.788 ;
; SW[17]     ; LEDR[17]    ; 9.610 ;        ;        ; 9.610 ;
+------------+-------------+-------+--------+--------+-------+


+------------------------------------------------------------+
; Fast Model Setup Summary                                   ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; CLOCK_50                          ; -5.538 ; -54.294       ;
; KEY[1]                            ; -4.517 ; -3091.771     ;
; pipereg:IF_ID|out1[26]            ; -3.726 ; -111.019      ;
; clk_div:clockdiv|clock_10Hz_reg   ; 0.506  ; 0.000         ;
; clk_div:clockdiv|clock_1Khz_reg   ; 0.506  ; 0.000         ;
; clk_div:clockdiv|clock_100hz_reg  ; 0.507  ; 0.000         ;
; clk_div:clockdiv|clock_10Khz_reg  ; 0.509  ; 0.000         ;
; clk_div:clockdiv|clock_1Mhz_reg   ; 0.509  ; 0.000         ;
; clk_div:clockdiv|clock_100Khz_reg ; 0.512  ; 0.000         ;
; SW[15]                            ; 0.789  ; 0.000         ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast Model Hold Summary                                    ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; KEY[1]                            ; -3.100 ; -191.613      ;
; SW[15]                            ; -0.731 ; -3.285        ;
; CLOCK_50                          ; -0.048 ; -0.077        ;
; clk_div:clockdiv|clock_100Khz_reg ; 0.215  ; 0.000         ;
; clk_div:clockdiv|clock_100hz_reg  ; 0.215  ; 0.000         ;
; clk_div:clockdiv|clock_10Hz_reg   ; 0.215  ; 0.000         ;
; clk_div:clockdiv|clock_10Khz_reg  ; 0.215  ; 0.000         ;
; clk_div:clockdiv|clock_1Khz_reg   ; 0.215  ; 0.000         ;
; clk_div:clockdiv|clock_1Mhz_reg   ; 0.215  ; 0.000         ;
; pipereg:IF_ID|out1[26]            ; 2.188  ; 0.000         ;
+-----------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; KEY[1]                            ; -2.000 ; -3746.222     ;
; CLOCK_50                          ; -1.380 ; -76.380       ;
; SW[15]                            ; -1.222 ; -1.222        ;
; clk_div:clockdiv|clock_100Khz_reg ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_100hz_reg  ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_10Hz_reg   ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_10Khz_reg  ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_1Khz_reg   ; -0.500 ; -4.000        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; -0.500 ; -4.000        ;
; pipereg:IF_ID|out1[26]            ; 0.500  ; 0.000         ;
+-----------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                                                                                              ;
+--------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                       ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.538 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.809     ; 4.761      ;
; -5.538 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.809     ; 4.761      ;
; -5.538 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.809     ; 4.761      ;
; -5.538 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.809     ; 4.761      ;
; -5.538 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.809     ; 4.761      ;
; -5.538 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.809     ; 4.761      ;
; -5.538 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.809     ; 4.761      ;
; -5.538 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.809     ; 4.761      ;
; -5.538 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.809     ; 4.761      ;
; -5.538 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.809     ; 4.761      ;
; -5.476 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.697      ;
; -5.476 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.697      ;
; -5.476 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.697      ;
; -5.476 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.697      ;
; -5.476 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.697      ;
; -5.476 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.697      ;
; -5.476 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.697      ;
; -5.476 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.697      ;
; -5.476 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.697      ;
; -5.476 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.697      ;
; -5.466 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.809     ; 4.689      ;
; -5.466 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.809     ; 4.689      ;
; -5.466 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.809     ; 4.689      ;
; -5.466 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.809     ; 4.689      ;
; -5.466 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.809     ; 4.689      ;
; -5.466 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.809     ; 4.689      ;
; -5.466 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.809     ; 4.689      ;
; -5.466 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.809     ; 4.689      ;
; -5.466 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.809     ; 4.689      ;
; -5.466 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.809     ; 4.689      ;
; -5.445 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.666      ;
; -5.445 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.666      ;
; -5.445 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.666      ;
; -5.445 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.666      ;
; -5.445 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.666      ;
; -5.445 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.666      ;
; -5.445 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.666      ;
; -5.445 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.666      ;
; -5.445 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.666      ;
; -5.445 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.811     ; 4.666      ;
; -5.443 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.809     ; 4.666      ;
; -5.443 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.809     ; 4.666      ;
; -5.443 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.809     ; 4.666      ;
; -5.443 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.809     ; 4.666      ;
; -5.443 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.809     ; 4.666      ;
; -5.443 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.809     ; 4.666      ;
; -5.443 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.809     ; 4.666      ;
; -5.443 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.809     ; 4.666      ;
; -5.443 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.809     ; 4.666      ;
; -5.443 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a16~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.809     ; 4.666      ;
; -5.440 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.814     ; 4.658      ;
; -5.440 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.814     ; 4.658      ;
; -5.440 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.814     ; 4.658      ;
; -5.440 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.814     ; 4.658      ;
; -5.440 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.814     ; 4.658      ;
; -5.440 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.814     ; 4.658      ;
; -5.440 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.814     ; 4.658      ;
; -5.440 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.814     ; 4.658      ;
; -5.440 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.814     ; 4.658      ;
; -5.440 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.814     ; 4.658      ;
; -5.439 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.814     ; 4.657      ;
; -5.439 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.814     ; 4.657      ;
; -5.439 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.814     ; 4.657      ;
; -5.439 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.814     ; 4.657      ;
; -5.439 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.814     ; 4.657      ;
; -5.439 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.814     ; 4.657      ;
; -5.439 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.814     ; 4.657      ;
; -5.439 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.814     ; 4.657      ;
; -5.439 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.814     ; 4.657      ;
; -5.439 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.814     ; 4.657      ;
; -5.437 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.814     ; 4.655      ;
; -5.437 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.814     ; 4.655      ;
; -5.437 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.814     ; 4.655      ;
; -5.437 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.814     ; 4.655      ;
; -5.437 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.814     ; 4.655      ;
; -5.437 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.814     ; 4.655      ;
; -5.437 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.814     ; 4.655      ;
; -5.437 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.814     ; 4.655      ;
; -5.437 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.814     ; 4.655      ;
; -5.437 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.814     ; 4.655      ;
; -5.434 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg0  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.814     ; 4.652      ;
; -5.434 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg1  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.814     ; 4.652      ;
; -5.434 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg2  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.814     ; 4.652      ;
; -5.434 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg3  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.814     ; 4.652      ;
; -5.434 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg4  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.814     ; 4.652      ;
; -5.434 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg5  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.814     ; 4.652      ;
; -5.434 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg6  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.814     ; 4.652      ;
; -5.434 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg7  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.814     ; 4.652      ;
; -5.434 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg8  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.814     ; 4.652      ;
; -5.434 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a3~portb_address_reg9  ; LCD_Display:LCD_module|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.814     ; 4.652      ;
; -5.429 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a11~portb_address_reg0 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.808     ; 4.653      ;
; -5.429 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a11~portb_address_reg1 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.808     ; 4.653      ;
; -5.429 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a11~portb_address_reg2 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.808     ; 4.653      ;
; -5.429 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a11~portb_address_reg3 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.808     ; 4.653      ;
; -5.429 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a11~portb_address_reg4 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.808     ; 4.653      ;
; -5.429 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a11~portb_address_reg5 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.808     ; 4.653      ;
; -5.429 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a11~portb_address_reg6 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.808     ; 4.653      ;
; -5.429 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a11~portb_address_reg7 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.808     ; 4.653      ;
; -5.429 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a11~portb_address_reg8 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.808     ; 4.653      ;
; -5.429 ; romlpm:inst_mem|altsyncram:altsyncram_component|altsyncram_dk32:auto_generated|ram_block1a11~portb_address_reg9 ; LCD_Display:LCD_module|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.808     ; 4.653      ;
+--------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[1]'                                                                                                                         ;
+--------+----------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -4.517 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 5.045      ;
; -4.507 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 5.035      ;
; -4.500 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 5.029      ;
; -4.488 ; pipereg:MEM_WB|rdout[0]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 5.017      ;
; -4.482 ; pipereg:ID_EX|rtout[2]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.001      ; 5.015      ;
; -4.462 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.008     ; 4.986      ;
; -4.452 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.008     ; 4.976      ;
; -4.445 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 4.970      ;
; -4.433 ; pipereg:MEM_WB|rdout[0]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 4.958      ;
; -4.427 ; ex_control_pipe:ex_control_pipe|RegDst_o     ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 4.955      ;
; -4.427 ; pipereg:ID_EX|rtout[2]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 4.956      ;
; -4.425 ; pipereg:MEM_WB|rdout[1]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 4.954      ;
; -4.406 ; pipereg:EX_MEM|rdout[1]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 4.935      ;
; -4.390 ; pipereg:ID_EX|rtout[4]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 4.918      ;
; -4.372 ; ex_control_pipe:ex_control_pipe|RegDst_o     ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.008     ; 4.896      ;
; -4.370 ; pipereg:ID_EX|rtout[0]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 4.899      ;
; -4.370 ; pipereg:MEM_WB|rdout[1]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 4.895      ;
; -4.354 ; pipereg:ID_EX|rsout[4]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 4.882      ;
; -4.351 ; pipereg:EX_MEM|rdout[1]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 4.876      ;
; -4.350 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.002      ; 4.884      ;
; -4.340 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.002      ; 4.874      ;
; -4.337 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.006     ; 4.863      ;
; -4.335 ; pipereg:ID_EX|rtout[4]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.008     ; 4.859      ;
; -4.333 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 4.868      ;
; -4.329 ; wb_control_pipe:wb_control_pipe_2|RegWrite_o ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 4.857      ;
; -4.327 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.006     ; 4.853      ;
; -4.321 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 4.856      ;
; -4.321 ; pipereg:MEM_WB|rdout[0]                      ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 4.856      ;
; -4.320 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.006     ; 4.846      ;
; -4.320 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 4.847      ;
; -4.316 ; ex_control_pipe:ex_control_pipe|ALUSrc_o     ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 4.844      ;
; -4.315 ; pipereg:ID_EX|rtout[0]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 4.840      ;
; -4.315 ; pipereg:ID_EX|rtout[2]                       ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 4.854      ;
; -4.311 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 4.846      ;
; -4.310 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.006     ; 4.836      ;
; -4.308 ; pipereg:MEM_WB|rdout[0]                      ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 4.835      ;
; -4.305 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 4.834      ;
; -4.304 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 4.840      ;
; -4.303 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 4.830      ;
; -4.302 ; pipereg:ID_EX|rtout[2]                       ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.001     ; 4.833      ;
; -4.300 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[0]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 4.842      ;
; -4.299 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 4.835      ;
; -4.292 ; pipereg:MEM_WB|rdout[0]                      ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 4.828      ;
; -4.291 ; pipereg:MEM_WB|rdout[0]                      ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 4.818      ;
; -4.290 ; pipereg:MEM_WB|rdout[3]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 4.819      ;
; -4.290 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[0]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 4.832      ;
; -4.289 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 4.825      ;
; -4.286 ; pipereg:ID_EX|rtout[2]                       ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.008      ; 4.826      ;
; -4.285 ; pipereg:ID_EX|rtout[2]                       ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.001     ; 4.816      ;
; -4.283 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[0]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.011      ; 4.826      ;
; -4.282 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 4.819      ;
; -4.278 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[2]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 4.815      ;
; -4.274 ; wb_control_pipe:wb_control_pipe_2|RegWrite_o ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.008     ; 4.798      ;
; -4.271 ; pipereg:MEM_WB|rdout[0]                      ; adder:ALU|result[0]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.011      ; 4.814      ;
; -4.270 ; pipereg:MEM_WB|rdout[0]                      ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 4.807      ;
; -4.268 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[2]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 4.805      ;
; -4.265 ; pipereg:ID_EX|rtout[2]                       ; adder:ALU|result[0]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.015      ; 4.812      ;
; -4.264 ; pipereg:ID_EX|rtout[2]                       ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.009      ; 4.805      ;
; -4.261 ; ex_control_pipe:ex_control_pipe|ALUSrc_o     ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.008     ; 4.785      ;
; -4.261 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[2]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 4.799      ;
; -4.260 ; ex_control_pipe:ex_control_pipe|RegDst_o     ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.002      ; 4.794      ;
; -4.258 ; pipereg:MEM_WB|rdout[1]                      ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 4.793      ;
; -4.257 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 4.785      ;
; -4.257 ; pipereg:EX_MEM|rdout[0]                      ; adder:ALU|result[31] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.003     ; 4.786      ;
; -4.250 ; pipereg:ID_EX|rtout[3]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 4.775      ;
; -4.249 ; pipereg:MEM_WB|rdout[0]                      ; adder:ALU|result[2]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 4.787      ;
; -4.247 ; ex_control_pipe:ex_control_pipe|RegDst_o     ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.006     ; 4.773      ;
; -4.245 ; pipereg:MEM_WB|rdout[1]                      ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 4.772      ;
; -4.243 ; pipereg:ID_EX|rtout[2]                       ; adder:ALU|result[2]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 4.785      ;
; -4.239 ; pipereg:EX_MEM|rdout[1]                      ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 4.774      ;
; -4.235 ; pipereg:MEM_WB|rdout[3]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.007     ; 4.760      ;
; -4.231 ; ex_control_pipe:ex_control_pipe|RegDst_o     ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 4.766      ;
; -4.230 ; ex_control_pipe:ex_control_pipe|RegDst_o     ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.006     ; 4.756      ;
; -4.229 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.002      ; 4.763      ;
; -4.229 ; pipereg:MEM_WB|rdout[1]                      ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 4.765      ;
; -4.228 ; pipereg:MEM_WB|rdout[1]                      ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 4.755      ;
; -4.226 ; pipereg:EX_MEM|rdout[1]                      ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 4.753      ;
; -4.223 ; pipereg:ID_EX|rtout[4]                       ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.002      ; 4.757      ;
; -4.220 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[16] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 4.747      ;
; -4.219 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.002      ; 4.753      ;
; -4.212 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 4.747      ;
; -4.210 ; pipereg:ID_EX|rsout[4]                       ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.008     ; 4.734      ;
; -4.210 ; ex_control_pipe:ex_control_pipe|RegDst_o     ; adder:ALU|result[0]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.010      ; 4.752      ;
; -4.210 ; pipereg:ID_EX|rtout[4]                       ; adder:ALU|result[28] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.006     ; 4.736      ;
; -4.210 ; pipereg:EX_MEM|rdout[1]                      ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 4.746      ;
; -4.210 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[16] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 4.737      ;
; -4.209 ; ex_control_pipe:ex_control_pipe|RegDst_o     ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.004      ; 4.745      ;
; -4.209 ; pipereg:EX_MEM|rdout[1]                      ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.005     ; 4.736      ;
; -4.208 ; pipereg:MEM_WB|rdout[1]                      ; adder:ALU|result[0]  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.011      ; 4.751      ;
; -4.207 ; wb_control_pipe:wb_control_pipe_3|RegWrite_o ; adder:ALU|result[12] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 4.745      ;
; -4.207 ; pipereg:MEM_WB|rdout[1]                      ; adder:ALU|result[24] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.005      ; 4.744      ;
; -4.203 ; pipereg:ID_EX|rtout[0]                       ; adder:ALU|result[26] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 4.738      ;
; -4.203 ; pipereg:ID_EX|rtout[1]                       ; adder:ALU|result[16] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 4.731      ;
; -4.202 ; pipereg:EX_MEM|rdout[4]                      ; adder:ALU|result[27] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.008     ; 4.726      ;
; -4.200 ; pipereg:MEM_WB|rdout[0]                      ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 4.735      ;
; -4.197 ; pipereg:MEM_WB|rdout[4]                      ; adder:ALU|result[12] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.006      ; 4.735      ;
; -4.194 ; pipereg:ID_EX|rtout[4]                       ; adder:ALU|result[30] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.003      ; 4.729      ;
; -4.194 ; pipereg:ID_EX|rtout[2]                       ; adder:ALU|result[25] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.007      ; 4.733      ;
; -4.193 ; pipereg:ID_EX|rtout[4]                       ; adder:ALU|result[29] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.006     ; 4.719      ;
; -4.191 ; pipereg:MEM_WB|rdout[0]                      ; adder:ALU|result[16] ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.004     ; 4.719      ;
+--------+----------------------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'pipereg:IF_ID|out1[26]'                                                                                                       ;
+--------+------------------------+-------------------------------+--------------+------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                       ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------------------+--------------+------------------------+--------------+------------+------------+
; -3.726 ; pipereg:IF_ID|out1[16] ; RegModule:reg_file|rt_out[26] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.180     ; 2.652      ;
; -3.593 ; pipereg:IF_ID|out1[18] ; RegModule:reg_file|rt_out[17] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.183     ; 2.518      ;
; -3.588 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[17] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.193     ; 2.503      ;
; -3.560 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[29] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.174     ; 2.482      ;
; -3.555 ; pipereg:IF_ID|out1[16] ; RegModule:reg_file|rt_out[23] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.179     ; 2.472      ;
; -3.543 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[13] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.167     ; 2.474      ;
; -3.542 ; pipereg:IF_ID|out1[16] ; RegModule:reg_file|rt_out[17] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.196     ; 2.454      ;
; -3.537 ; pipereg:IF_ID|out1[18] ; RegModule:reg_file|rt_out[26] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.167     ; 2.476      ;
; -3.536 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[26] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.167     ; 2.475      ;
; -3.535 ; pipereg:IF_ID|out1[16] ; RegModule:reg_file|rt_out[28] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.190     ; 2.440      ;
; -3.531 ; pipereg:IF_ID|out1[16] ; RegModule:reg_file|rt_out[22] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.159     ; 2.469      ;
; -3.531 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[26] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.177     ; 2.460      ;
; -3.531 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[23] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.166     ; 2.461      ;
; -3.530 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[17] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.183     ; 2.455      ;
; -3.528 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[9]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.158     ; 2.479      ;
; -3.526 ; pipereg:IF_ID|out1[16] ; RegModule:reg_file|rt_out[20] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.177     ; 2.445      ;
; -3.516 ; pipereg:IF_ID|out1[16] ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.188     ; 2.423      ;
; -3.506 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[20] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.174     ; 2.428      ;
; -3.503 ; pipereg:IF_ID|out1[16] ; RegModule:reg_file|rt_out[9]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.171     ; 2.441      ;
; -3.499 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[9]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.168     ; 2.440      ;
; -3.497 ; pipereg:IF_ID|out1[18] ; RegModule:reg_file|rt_out[23] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.166     ; 2.427      ;
; -3.494 ; pipereg:IF_ID|out1[18] ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.172     ; 2.435      ;
; -3.493 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.183     ; 2.399      ;
; -3.492 ; pipereg:IF_ID|out1[18] ; RegModule:reg_file|rt_out[21] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.134     ; 2.463      ;
; -3.485 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.185     ; 2.395      ;
; -3.481 ; pipereg:IF_ID|out1[18] ; RegModule:reg_file|rt_out[28] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.177     ; 2.399      ;
; -3.476 ; pipereg:IF_ID|out1[18] ; RegModule:reg_file|rt_out[27] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.149     ; 2.433      ;
; -3.474 ; pipereg:IF_ID|out1[16] ; RegModule:reg_file|rt_out[1]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.166     ; 2.417      ;
; -3.473 ; pipereg:IF_ID|out1[18] ; RegModule:reg_file|rt_out[13] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.167     ; 2.404      ;
; -3.473 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[22] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.156     ; 2.414      ;
; -3.471 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[3]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.136     ; 2.443      ;
; -3.467 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[20] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.164     ; 2.399      ;
; -3.465 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[14] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.155     ; 2.419      ;
; -3.464 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[28] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.177     ; 2.382      ;
; -3.458 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[31] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.156     ; 2.398      ;
; -3.450 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[21] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.134     ; 2.421      ;
; -3.447 ; pipereg:IF_ID|out1[16] ; RegModule:reg_file|rt_out[13] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.180     ; 2.365      ;
; -3.445 ; pipereg:IF_ID|out1[18] ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.183     ; 2.351      ;
; -3.443 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[19] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.189     ; 2.363      ;
; -3.443 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[1]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.163     ; 2.389      ;
; -3.442 ; pipereg:IF_ID|out1[16] ; RegModule:reg_file|rt_out[30] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.165     ; 2.385      ;
; -3.440 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[3]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.146     ; 2.402      ;
; -3.440 ; pipereg:IF_ID|out1[18] ; RegModule:reg_file|rt_out[20] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.164     ; 2.372      ;
; -3.439 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[27] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.149     ; 2.396      ;
; -3.439 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[23] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.176     ; 2.359      ;
; -3.438 ; pipereg:IF_ID|out1[16] ; RegModule:reg_file|rt_out[29] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.177     ; 2.357      ;
; -3.438 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.193     ; 2.334      ;
; -3.436 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[18] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.178     ; 2.354      ;
; -3.436 ; pipereg:IF_ID|out1[16] ; RegModule:reg_file|rt_out[2]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.206     ; 2.328      ;
; -3.433 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[4]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.162     ; 2.379      ;
; -3.432 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[15] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.141     ; 2.395      ;
; -3.431 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[29] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.164     ; 2.363      ;
; -3.431 ; pipereg:IF_ID|out1[16] ; RegModule:reg_file|rt_out[4]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.165     ; 2.374      ;
; -3.425 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[13] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.177     ; 2.346      ;
; -3.422 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[22] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.146     ; 2.373      ;
; -3.420 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[28] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.187     ; 2.328      ;
; -3.417 ; pipereg:IF_ID|out1[16] ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.185     ; 2.345      ;
; -3.413 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[2]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.203     ; 2.308      ;
; -3.411 ; pipereg:IF_ID|out1[16] ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.196     ; 2.304      ;
; -3.408 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[11] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.138     ; 2.381      ;
; -3.408 ; pipereg:IF_ID|out1[18] ; RegModule:reg_file|rt_out[31] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.156     ; 2.348      ;
; -3.404 ; pipereg:IF_ID|out1[18] ; RegModule:reg_file|rt_out[29] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.164     ; 2.336      ;
; -3.402 ; pipereg:IF_ID|out1[18] ; RegModule:reg_file|rt_out[4]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.152     ; 2.358      ;
; -3.402 ; pipereg:IF_ID|out1[18] ; RegModule:reg_file|rt_out[15] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.141     ; 2.365      ;
; -3.401 ; pipereg:IF_ID|out1[16] ; RegModule:reg_file|rt_out[16] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.174     ; 2.333      ;
; -3.392 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.157     ; 2.343      ;
; -3.392 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[21] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.144     ; 2.353      ;
; -3.388 ; pipereg:IF_ID|out1[16] ; RegModule:reg_file|rt_out[31] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.169     ; 2.315      ;
; -3.385 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[0]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.163     ; 2.320      ;
; -3.384 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.172     ; 2.325      ;
; -3.381 ; pipereg:IF_ID|out1[18] ; RegModule:reg_file|rt_out[2]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.193     ; 2.286      ;
; -3.377 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[2]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.193     ; 2.282      ;
; -3.376 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[5]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.140     ; 2.332      ;
; -3.366 ; pipereg:IF_ID|out1[18] ; RegModule:reg_file|rt_out[11] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.138     ; 2.339      ;
; -3.363 ; pipereg:IF_ID|out1[16] ; RegModule:reg_file|rt_out[5]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.143     ; 2.316      ;
; -3.353 ; pipereg:IF_ID|out1[16] ; RegModule:reg_file|rt_out[3]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.149     ; 2.312      ;
; -3.351 ; pipereg:IF_ID|out1[18] ; RegModule:reg_file|rt_out[22] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.146     ; 2.302      ;
; -3.350 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[16] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.161     ; 2.295      ;
; -3.343 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[12] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.148     ; 2.292      ;
; -3.343 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.175     ; 2.263      ;
; -3.342 ; pipereg:IF_ID|out1[18] ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.157     ; 2.293      ;
; -3.339 ; pipereg:IF_ID|out1[16] ; RegModule:reg_file|rt_out[19] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.192     ; 2.256      ;
; -3.338 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.182     ; 2.269      ;
; -3.335 ; pipereg:IF_ID|out1[16] ; RegModule:reg_file|rt_out[24] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.170     ; 2.274      ;
; -3.335 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[5]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.130     ; 2.301      ;
; -3.334 ; pipereg:IF_ID|out1[16] ; RegModule:reg_file|rt_out[18] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.181     ; 2.249      ;
; -3.331 ; pipereg:IF_ID|out1[18] ; RegModule:reg_file|rt_out[3]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.136     ; 2.303      ;
; -3.330 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[11] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.148     ; 2.293      ;
; -3.326 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[30] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.162     ; 2.272      ;
; -3.325 ; pipereg:IF_ID|out1[18] ; RegModule:reg_file|rt_out[16] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.161     ; 2.270      ;
; -3.323 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[14] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.165     ; 2.267      ;
; -3.323 ; pipereg:IF_ID|out1[16] ; RegModule:reg_file|rt_out[21] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.147     ; 2.281      ;
; -3.321 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[8]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.167     ; 2.252      ;
; -3.321 ; pipereg:IF_ID|out1[18] ; RegModule:reg_file|rt_out[18] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.168     ; 2.249      ;
; -3.321 ; pipereg:IF_ID|out1[18] ; RegModule:reg_file|rt_out[14] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.155     ; 2.275      ;
; -3.317 ; pipereg:IF_ID|out1[16] ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.170     ; 2.255      ;
; -3.316 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[31] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.166     ; 2.246      ;
; -3.314 ; pipereg:IF_ID|out1[17] ; RegModule:reg_file|rt_out[16] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.171     ; 2.249      ;
; -3.311 ; pipereg:IF_ID|out1[19] ; RegModule:reg_file|rt_out[24] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.157     ; 2.263      ;
; -3.311 ; pipereg:IF_ID|out1[18] ; RegModule:reg_file|rt_out[5]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.500        ; -1.130     ; 2.277      ;
+--------+------------------------+-------------------------------+--------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_10Hz_reg'                                                                                                                                  ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.506 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.526      ;
; 0.516 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.516      ;
; 0.517 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.515      ;
; 0.519 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.513      ;
; 0.633 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.399      ;
; 0.633 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.399      ;
; 0.634 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.398      ;
; 0.637 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.395      ;
; 0.665 ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                                                                      ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.506 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.526      ;
; 0.508 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.520 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.512      ;
; 0.521 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.511      ;
; 0.559 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.473      ;
; 0.633 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.399      ;
; 0.634 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.398      ;
; 0.635 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.665 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_100hz_reg'                                                                                                                                     ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.507 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.525      ;
; 0.507 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.525      ;
; 0.518 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.514      ;
; 0.519 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.513      ;
; 0.561 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.471      ;
; 0.633 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.399      ;
; 0.634 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.398      ;
; 0.636 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.396      ;
; 0.665 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                                                                     ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.509 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.523      ;
; 0.511 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.521      ;
; 0.515 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.517      ;
; 0.518 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.514      ;
; 0.629 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.403      ;
; 0.630 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.402      ;
; 0.632 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.400      ;
; 0.633 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.399      ;
; 0.665 ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                                                                        ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.509 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.523      ;
; 0.509 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.523      ;
; 0.510 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.522      ;
; 0.511 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.521      ;
; 0.626 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.406      ;
; 0.627 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.405      ;
; 0.627 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.405      ;
; 0.628 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.404      ;
; 0.665 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                                                                        ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.512 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.520      ;
; 0.516 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.516      ;
; 0.519 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.513      ;
; 0.519 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.513      ;
; 0.554 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.478      ;
; 0.554 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.478      ;
; 0.633 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.399      ;
; 0.635 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.665 ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SW[15]'                                                                                                        ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.789 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 0.500        ; 2.988      ; 2.360      ;
; 0.827 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 0.500        ; 2.988      ; 2.321      ;
; 0.834 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 0.500        ; 3.014      ; 2.407      ;
; 0.884 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 0.500        ; 3.068      ; 2.416      ;
; 0.888 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 0.500        ; 2.982      ; 2.251      ;
; 1.289 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 1.000        ; 2.988      ; 2.360      ;
; 1.327 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 1.000        ; 2.988      ; 2.321      ;
; 1.334 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 1.000        ; 3.014      ; 2.407      ;
; 1.384 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 1.000        ; 3.068      ; 2.416      ;
; 1.388 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 1.000        ; 2.982      ; 2.251      ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[1]'                                                                                                                                        ;
+--------+------------------------+------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                        ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------------------------------+------------------------+-------------+--------------+------------+------------+
; -3.100 ; pipereg:IF_ID|out1[26] ; mem_control_pipe:mem_control_pipe_1|MemWrite_o ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.381      ; 0.574      ;
; -3.097 ; pipereg:IF_ID|out1[26] ; wb_control_pipe:wb_control_pipe_1|MemToReg_o   ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.381      ; 0.577      ;
; -2.756 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|ALUOp_o[0]     ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.382      ; 0.919      ;
; -2.747 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|ALUOp_o[2]     ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.382      ; 0.928      ;
; -2.747 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|ALUOp_o[3]     ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.382      ; 0.928      ;
; -2.607 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|ALUSrc_o       ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.389      ; 1.075      ;
; -2.600 ; pipereg:IF_ID|out1[26] ; mem_control_pipe:mem_control_pipe_1|MemWrite_o ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 3.381      ; 0.574      ;
; -2.597 ; pipereg:IF_ID|out1[26] ; wb_control_pipe:wb_control_pipe_1|MemToReg_o   ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 3.381      ; 0.577      ;
; -2.587 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][10]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.383      ; 1.089      ;
; -2.584 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][21]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.383      ; 1.092      ;
; -2.527 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][2]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.386      ; 1.152      ;
; -2.516 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][31]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.383      ; 1.160      ;
; -2.515 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][5]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.383      ; 1.161      ;
; -2.495 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][15]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.385      ; 1.183      ;
; -2.493 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][18]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.385      ; 1.185      ;
; -2.490 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1]     ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.385      ; 1.188      ;
; -2.482 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[11]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.384      ; 1.195      ;
; -2.461 ; pipereg:IF_ID|out1[26] ; wb_control_pipe:wb_control_pipe_1|RegWrite_o   ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.384      ; 1.216      ;
; -2.444 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][25]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.384      ; 1.233      ;
; -2.429 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][0]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.385      ; 1.249      ;
; -2.424 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][19]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.385      ; 1.254      ;
; -2.391 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][11]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.386      ; 1.288      ;
; -2.389 ; pipereg:IF_ID|out1[26] ; mem_control_pipe:mem_control_pipe_1|Branch_o   ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.384      ; 1.288      ;
; -2.366 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][3]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.384      ; 1.311      ;
; -2.329 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|Jump_o[0]      ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.389      ; 1.353      ;
; -2.329 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|Jump_o[1]      ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.389      ; 1.353      ;
; -2.268 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][7]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.372      ; 1.397      ;
; -2.260 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[20]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.384      ; 1.417      ;
; -2.260 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[12]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.384      ; 1.417      ;
; -2.260 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[7]                          ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.384      ; 1.417      ;
; -2.260 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[8]                          ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.384      ; 1.417      ;
; -2.256 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|ALUOp_o[0]     ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 3.382      ; 0.919      ;
; -2.247 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|ALUOp_o[2]     ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 3.382      ; 0.928      ;
; -2.247 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|ALUOp_o[3]     ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 3.382      ; 0.928      ;
; -2.226 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[1]                          ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.382      ; 1.449      ;
; -2.226 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[25]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.382      ; 1.449      ;
; -2.226 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[0]                          ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.382      ; 1.449      ;
; -2.226 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[2]                          ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.382      ; 1.449      ;
; -2.226 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[3]                          ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.382      ; 1.449      ;
; -2.226 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[4]                          ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.382      ; 1.449      ;
; -2.226 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[5]                          ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.382      ; 1.449      ;
; -2.216 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][4]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.369      ; 1.446      ;
; -2.200 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[13]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.386      ; 1.479      ;
; -2.200 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[10]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.386      ; 1.479      ;
; -2.200 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[6]                          ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.386      ; 1.479      ;
; -2.199 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][29]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.372      ; 1.466      ;
; -2.175 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|RegDst_o       ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.389      ; 1.507      ;
; -2.121 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[24]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.405      ; 1.577      ;
; -2.121 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[18]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.405      ; 1.577      ;
; -2.121 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[16]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.405      ; 1.577      ;
; -2.121 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[19]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.405      ; 1.577      ;
; -2.121 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[14]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.405      ; 1.577      ;
; -2.121 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[23]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.405      ; 1.577      ;
; -2.115 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[27]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.389      ; 1.567      ;
; -2.107 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|ALUSrc_o       ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 3.389      ; 1.075      ;
; -2.088 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[17]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.373      ; 1.578      ;
; -2.087 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][8]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.369      ; 1.575      ;
; -2.087 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][12]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.369      ; 1.575      ;
; -2.087 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][10]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 3.383      ; 1.089      ;
; -2.085 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][26]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.369      ; 1.577      ;
; -2.084 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][21]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 3.383      ; 1.092      ;
; -2.072 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][27]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.361      ; 1.582      ;
; -2.065 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][16]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.361      ; 1.589      ;
; -2.027 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][2]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 3.386      ; 1.152      ;
; -2.016 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][31]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 3.383      ; 1.160      ;
; -2.015 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][5]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 3.383      ; 1.161      ;
; -2.007 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][1]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.348      ; 1.634      ;
; -2.000 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][6]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.395      ; 1.688      ;
; -1.995 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][15]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 3.385      ; 1.183      ;
; -1.993 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][18]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 3.385      ; 1.185      ;
; -1.990 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|ALUOp_o[1]     ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 3.385      ; 1.188      ;
; -1.982 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[11]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 3.384      ; 1.195      ;
; -1.981 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[15]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.369      ; 1.681      ;
; -1.967 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][20]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.390      ; 1.716      ;
; -1.966 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][28]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.349      ; 1.676      ;
; -1.963 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][17]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.349      ; 1.679      ;
; -1.961 ; pipereg:IF_ID|out1[26] ; wb_control_pipe:wb_control_pipe_1|RegWrite_o   ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 3.384      ; 1.216      ;
; -1.944 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][25]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 3.384      ; 1.233      ;
; -1.933 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][14]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.348      ; 1.708      ;
; -1.929 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][0]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 3.385      ; 1.249      ;
; -1.925 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][23]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.396      ; 1.764      ;
; -1.924 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][19]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 3.385      ; 1.254      ;
; -1.891 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][11]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 3.386      ; 1.288      ;
; -1.889 ; pipereg:IF_ID|out1[26] ; mem_control_pipe:mem_control_pipe_1|Branch_o   ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 3.384      ; 1.288      ;
; -1.881 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][22]            ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.395      ; 1.807      ;
; -1.871 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][9]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.396      ; 1.818      ;
; -1.866 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][3]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 3.384      ; 1.311      ;
; -1.837 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|rdout[2]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.398      ; 1.854      ;
; -1.834 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|rdout[4]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.398      ; 1.857      ;
; -1.833 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|rdout[3]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.398      ; 1.858      ;
; -1.831 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|rdout[1]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.398      ; 1.860      ;
; -1.830 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|rdout[0]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; 0.000        ; 3.398      ; 1.861      ;
; -1.829 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|Jump_o[0]      ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 3.389      ; 1.353      ;
; -1.829 ; pipereg:IF_ID|out1[26] ; ex_control_pipe:ex_control_pipe|Jump_o[1]      ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 3.389      ; 1.353      ;
; -1.768 ; pipereg:IF_ID|out1[26] ; RegModule:reg_file|register[31][7]             ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 3.372      ; 1.397      ;
; -1.760 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[20]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 3.384      ; 1.417      ;
; -1.760 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[12]                         ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 3.384      ; 1.417      ;
; -1.760 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[7]                          ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 3.384      ; 1.417      ;
; -1.760 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[8]                          ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 3.384      ; 1.417      ;
; -1.726 ; pipereg:IF_ID|out1[26] ; pipereg:ID_EX|out1[1]                          ; pipereg:IF_ID|out1[26] ; KEY[1]      ; -0.500       ; 3.382      ; 1.449      ;
+--------+------------------------+------------------------------------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SW[15]'                                                                                                          ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.731 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; 0.000        ; 2.982      ; 2.251      ;
; -0.667 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; 0.000        ; 2.988      ; 2.321      ;
; -0.652 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; 0.000        ; 3.068      ; 2.416      ;
; -0.628 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; 0.000        ; 2.988      ; 2.360      ;
; -0.607 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; 0.000        ; 3.014      ; 2.407      ;
; -0.231 ; SW[15]    ; addtoled:variableadd_selector|addout[3] ; SW[15]       ; SW[15]      ; -0.500       ; 2.982      ; 2.251      ;
; -0.167 ; SW[15]    ; addtoled:variableadd_selector|addout[2] ; SW[15]       ; SW[15]      ; -0.500       ; 2.988      ; 2.321      ;
; -0.152 ; SW[15]    ; addtoled:variableadd_selector|addout[1] ; SW[15]       ; SW[15]      ; -0.500       ; 3.068      ; 2.416      ;
; -0.128 ; SW[15]    ; addtoled:variableadd_selector|addout[4] ; SW[15]       ; SW[15]      ; -0.500       ; 2.988      ; 2.360      ;
; -0.107 ; SW[15]    ; addtoled:variableadd_selector|addout[0] ; SW[15]       ; SW[15]      ; -0.500       ; 3.014      ; 2.407      ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                               ;
+--------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                           ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -0.048 ; clk_div:clockdiv|clock_10Hz_int                   ; clk_div:clockdiv|clock_10Hz_reg                   ; clk_div:clockdiv|clock_100hz_reg  ; CLOCK_50    ; 0.000        ; 0.289      ; 0.393      ;
; -0.016 ; clk_div:clockdiv|clock_100Khz_int                 ; clk_div:clockdiv|clock_100Khz_reg                 ; clk_div:clockdiv|clock_1Mhz_reg   ; CLOCK_50    ; 0.000        ; 0.253      ; 0.389      ;
; -0.007 ; clk_div:clockdiv|clock_10Khz_int                  ; clk_div:clockdiv|clock_10Khz_reg                  ; clk_div:clockdiv|clock_100Khz_reg ; CLOCK_50    ; 0.000        ; 0.249      ; 0.394      ;
; -0.006 ; clk_div:clockdiv|clock_1Hz_int                    ; clk_div:clockdiv|clock_1Hz_reg                    ; clk_div:clockdiv|clock_10Hz_reg   ; CLOCK_50    ; 0.000        ; 0.248      ; 0.394      ;
; 0.004  ; clk_div:clockdiv|clock_100hz_int                  ; clk_div:clockdiv|clock_100hz_reg                  ; clk_div:clockdiv|clock_1Khz_reg   ; CLOCK_50    ; 0.000        ; 0.314      ; 0.470      ;
; 0.038  ; clk_div:clockdiv|clock_1Khz_int                   ; clk_div:clockdiv|clock_1Khz_reg                   ; clk_div:clockdiv|clock_10Khz_reg  ; CLOCK_50    ; 0.000        ; 0.206      ; 0.396      ;
; 0.215  ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.RESET2        ; LCD_Display:LCD_module|next_command.RESET2        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.RESET3        ; LCD_Display:LCD_module|next_command.RESET3        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.FUNC_SET      ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.MODE_SET      ; LCD_Display:LCD_module|next_command.MODE_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|next_command.Print_String  ; LCD_Display:LCD_module|next_command.Print_String  ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|LCD_RS                     ; LCD_Display:LCD_module|LCD_RS                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|LCD_EN                     ; LCD_Display:LCD_module|LCD_EN                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.237  ; clk_div:clockdiv|clock_1Mhz_int                   ; clk_div:clockdiv|clock_1Mhz_reg                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.389      ;
; 0.242  ; clk_div:clockdiv|count_1Mhz[6]                    ; clk_div:clockdiv|count_1Mhz[6]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.394      ;
; 0.242  ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; LCD_Display:LCD_module|state.DISPLAY_OFF          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.394      ;
; 0.244  ; LCD_Display:LCD_module|next_command.LINE2         ; LCD_Display:LCD_module|state.LINE2                ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.396      ;
; 0.245  ; clk_div:clockdiv|count_1Mhz[6]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.397      ;
; 0.247  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.399      ;
; 0.249  ; LCD_Display:LCD_module|CHAR_COUNT[4]              ; LCD_Display:LCD_module|CHAR_COUNT[4]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.401      ;
; 0.251  ; LCD_Display:LCD_module|state.LINE2                ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.403      ;
; 0.287  ; LCD_Display:LCD_module|next_command.RESET2        ; LCD_Display:LCD_module|state.RESET2               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.439      ;
; 0.319  ; LCD_Display:LCD_module|next_command.RETURN_HOME   ; LCD_Display:LCD_module|state.RETURN_HOME          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.471      ;
; 0.340  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.002      ; 0.494      ;
; 0.343  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.RESET2        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.002      ; 0.497      ;
; 0.344  ; LCD_Display:LCD_module|next_command.RESET3        ; LCD_Display:LCD_module|state.RESET3               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.496      ;
; 0.354  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.506      ;
; 0.357  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.FUNC_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.DISPLAY_ON           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.360  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; LCD_Display:LCD_module|CLK_400HZ_Enable           ; LCD_Display:LCD_module|LCD_EN                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.362  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.362  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.DISPLAY_OFF          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.363  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.365  ; clk_div:clockdiv|count_1Mhz[0]                    ; clk_div:clockdiv|count_1Mhz[0]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.366  ; LCD_Display:LCD_module|state.DISPLAY_OFF          ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.366  ; LCD_Display:LCD_module|state.RETURN_HOME          ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.367  ; clk_div:clockdiv|count_1Mhz[2]                    ; clk_div:clockdiv|count_1Mhz[2]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; clk_div:clockdiv|count_1Mhz[4]                    ; clk_div:clockdiv|count_1Mhz[4]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; LCD_Display:LCD_module|CHAR_COUNT[2]              ; LCD_Display:LCD_module|CHAR_COUNT[2]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.369  ; LCD_Display:LCD_module|state.DROP_LCD_EN          ; LCD_Display:LCD_module|next_command.RESET2        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; LCD_Display:LCD_module|state.RESET3               ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.371  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; LCD_Display:LCD_module|CHAR_COUNT[3]              ; LCD_Display:LCD_module|CHAR_COUNT[3]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.373  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.525      ;
; 0.373  ; LCD_Display:LCD_module|state.FUNC_SET             ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.525      ;
; 0.374  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; clk_div:clockdiv|count_1Mhz[4]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.377  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; LCD_Display:LCD_module|next_command.FUNC_SET      ; LCD_Display:LCD_module|state.FUNC_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; LCD_Display:LCD_module|state.DISPLAY_ON           ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.383  ; clk_div:clockdiv|count_1Mhz[1]                    ; clk_div:clockdiv|count_1Mhz[1]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.535      ;
; 0.383  ; clk_div:clockdiv|count_1Mhz[3]                    ; clk_div:clockdiv|count_1Mhz[3]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.535      ;
; 0.384  ; clk_div:clockdiv|count_1Mhz[5]                    ; clk_div:clockdiv|count_1Mhz[5]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.536      ;
; 0.392  ; clk_div:clockdiv|count_1Mhz[5]                    ; clk_div:clockdiv|clock_1Mhz_int                   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.544      ;
; 0.402  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.FUNC_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.554      ;
; 0.402  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.554      ;
; 0.402  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|LCD_RS                     ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.554      ;
; 0.404  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.MODE_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.556      ;
; 0.405  ; LCD_Display:LCD_module|CHAR_COUNT[1]              ; LCD_Display:LCD_module|CHAR_COUNT[1]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.557      ;
; 0.408  ; LCD_Display:LCD_module|next_command.LINE2         ; LCD_Display:LCD_module|next_command.LINE2         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.560      ;
; 0.410  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.RESET3               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.562      ;
; 0.462  ; LCD_Display:LCD_module|state.DISPLAY_ON           ; LCD_Display:LCD_module|next_command.MODE_SET      ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.614      ;
; 0.464  ; LCD_Display:LCD_module|DATA_BUS_VALUE[6]          ; LCD_Display:LCD_module|DATA_BUS_VALUE[6]          ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.616      ;
; 0.469  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.621      ;
; 0.470  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.RESET3        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.622      ;
; 0.471  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.623      ;
; 0.474  ; LCD_Display:LCD_module|CHAR_COUNT[0]              ; LCD_Display:LCD_module|CHAR_COUNT[0]              ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.626      ;
; 0.477  ; LCD_Display:LCD_module|state.HOLD                 ; LCD_Display:LCD_module|state.RESET2               ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.002      ; 0.631      ;
; 0.495  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.647      ;
; 0.496  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.498  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.500  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.652      ;
; 0.501  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.501  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.503  ; LCD_Display:LCD_module|next_command.MODE_SET      ; LCD_Display:LCD_module|state.MODE_SET             ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.007      ; 0.662      ;
; 0.505  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.505  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.505  ; clk_div:clockdiv|count_1Mhz[2]                    ; clk_div:clockdiv|count_1Mhz[3]                    ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.505  ; LCD_Display:LCD_module|state.Print_String         ; LCD_Display:LCD_module|next_command.LINE2         ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; -0.003     ; 0.654      ;
; 0.506  ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ; CLOCK_50                          ; CLOCK_50    ; 0.000        ; 0.000      ; 0.658      ;
+--------+---------------------------------------------------+---------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                                                                         ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.245 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.247 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.399      ;
; 0.326 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.478      ;
; 0.361 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.513      ;
; 0.364 ; clk_div:clockdiv|count_10Khz[0]  ; clk_div:clockdiv|count_10Khz[2]  ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.516      ;
; 0.368 ; clk_div:clockdiv|count_10Khz[1]  ; clk_div:clockdiv|clock_10Khz_int ; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.520      ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_100hz_reg'                                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.244 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.396      ;
; 0.246 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.399      ;
; 0.319 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.471      ;
; 0.361 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|count_10hz[0]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.514      ;
; 0.373 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|count_10hz[2]  ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; clk_div:clockdiv|count_10hz[1]  ; clk_div:clockdiv|clock_10Hz_int ; clk_div:clockdiv|clock_100hz_reg ; clk_div:clockdiv|clock_100hz_reg ; 0.000        ; 0.000      ; 0.525      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_10Hz_reg'                                                                                                                                   ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.395      ;
; 0.246 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.399      ;
; 0.361 ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|count_1hz[2]  ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; clk_div:clockdiv|count_1hz[0]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.516      ;
; 0.374 ; clk_div:clockdiv|count_1hz[1]  ; clk_div:clockdiv|clock_1Hz_int ; clk_div:clockdiv|clock_10Hz_reg ; clk_div:clockdiv|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.526      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.247 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.400      ;
; 0.250 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.402      ;
; 0.251 ; clk_div:clockdiv|count_1Khz[1]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.403      ;
; 0.362 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.514      ;
; 0.365 ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.517      ;
; 0.369 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|count_1Khz[0]  ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; clk_div:clockdiv|count_1Khz[2]  ; clk_div:clockdiv|clock_1Khz_int ; clk_div:clockdiv|clock_10Khz_reg ; clk_div:clockdiv|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.523      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                                                                       ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.245 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.399      ;
; 0.321 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.473      ;
; 0.359 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|count_100hz[0]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.512      ;
; 0.372 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|clock_100hz_int ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; clk_div:clockdiv|count_100hz[1]  ; clk_div:clockdiv|count_100hz[2]  ; clk_div:clockdiv|clock_1Khz_reg ; clk_div:clockdiv|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.526      ;
+-------+----------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                                                                         ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.252 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.404      ;
; 0.253 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.405      ;
; 0.253 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.405      ;
; 0.254 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.406      ;
; 0.369 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; clk_div:clockdiv|count_100Khz[0]  ; clk_div:clockdiv|count_100Khz[2]  ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; clk_div:clockdiv|count_100Khz[1]  ; clk_div:clockdiv|clock_100Khz_int ; clk_div:clockdiv|clock_1Mhz_reg ; clk_div:clockdiv|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.523      ;
+-------+-----------------------------------+-----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'pipereg:IF_ID|out1[26]'                                                                                                                    ;
+-------+-------------------------------------+-------------------------------+--------------+------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                       ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------+--------------+------------------------+--------------+------------+------------+
; 2.188 ; RegModule:reg_file|register[23][1]  ; RegModule:reg_file|rt_out[1]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.129     ; 1.059      ;
; 2.219 ; RegModule:reg_file|register[10][12] ; RegModule:reg_file|rt_out[12] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.161     ; 1.058      ;
; 2.244 ; RegModule:reg_file|register[23][30] ; RegModule:reg_file|rt_out[30] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.128     ; 1.116      ;
; 2.251 ; RegModule:reg_file|register[2][31]  ; RegModule:reg_file|rt_out[31] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.141     ; 1.110      ;
; 2.269 ; RegModule:reg_file|register[1][26]  ; RegModule:reg_file|rt_out[26] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.148     ; 1.121      ;
; 2.270 ; RegModule:reg_file|register[3][4]   ; RegModule:reg_file|rt_out[4]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.142     ; 1.128      ;
; 2.278 ; RegModule:reg_file|register[31][25] ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.173     ; 1.105      ;
; 2.279 ; RegModule:reg_file|register[3][14]  ; RegModule:reg_file|rt_out[14] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.154     ; 1.125      ;
; 2.283 ; RegModule:reg_file|register[3][27]  ; RegModule:reg_file|rt_out[27] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.154     ; 1.129      ;
; 2.290 ; RegModule:reg_file|register[23][11] ; RegModule:reg_file|rt_out[11] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.129     ; 1.161      ;
; 2.291 ; RegModule:reg_file|register[3][18]  ; RegModule:reg_file|rt_out[18] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.149     ; 1.142      ;
; 2.296 ; RegModule:reg_file|register[30][2]  ; RegModule:reg_file|rt_out[2]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.157     ; 1.139      ;
; 2.298 ; RegModule:reg_file|register[3][8]   ; RegModule:reg_file|rt_out[8]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.157     ; 1.141      ;
; 2.304 ; RegModule:reg_file|register[3][28]  ; RegModule:reg_file|rt_out[28] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.154     ; 1.150      ;
; 2.317 ; RegModule:reg_file|register[6][11]  ; RegModule:reg_file|rt_out[11] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.129     ; 1.188      ;
; 2.323 ; RegModule:reg_file|register[3][1]   ; RegModule:reg_file|rt_out[1]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.153     ; 1.170      ;
; 2.324 ; RegModule:reg_file|register[21][7]  ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.167     ; 1.157      ;
; 2.332 ; RegModule:reg_file|register[3][24]  ; RegModule:reg_file|rt_out[24] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.152     ; 1.180      ;
; 2.334 ; RegModule:reg_file|register[15][13] ; RegModule:reg_file|rt_out[13] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.156     ; 1.178      ;
; 2.334 ; RegModule:reg_file|register[30][0]  ; RegModule:reg_file|rt_out[0]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.140     ; 1.194      ;
; 2.335 ; RegModule:reg_file|register[7][1]   ; RegModule:reg_file|rt_out[1]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.140     ; 1.195      ;
; 2.338 ; RegModule:reg_file|register[3][30]  ; RegModule:reg_file|rt_out[30] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.157     ; 1.181      ;
; 2.339 ; RegModule:reg_file|register[2][22]  ; RegModule:reg_file|rt_out[22] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.157     ; 1.182      ;
; 2.339 ; RegModule:reg_file|register[3][2]   ; RegModule:reg_file|rt_out[2]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.156     ; 1.183      ;
; 2.348 ; RegModule:reg_file|register[3][16]  ; RegModule:reg_file|rt_out[16] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.161     ; 1.187      ;
; 2.352 ; RegModule:reg_file|register[28][15] ; RegModule:reg_file|rt_out[15] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.154     ; 1.198      ;
; 2.353 ; RegModule:reg_file|register[19][1]  ; RegModule:reg_file|rt_out[1]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.129     ; 1.224      ;
; 2.359 ; RegModule:reg_file|register[22][27] ; RegModule:reg_file|rt_out[27] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.158     ; 1.201      ;
; 2.359 ; RegModule:reg_file|register[23][13] ; RegModule:reg_file|rt_out[13] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.148     ; 1.211      ;
; 2.367 ; RegModule:reg_file|register[7][16]  ; RegModule:reg_file|rt_out[16] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.165     ; 1.202      ;
; 2.372 ; RegModule:reg_file|register[27][20] ; RegModule:reg_file|rt_out[20] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.160     ; 1.212      ;
; 2.377 ; RegModule:reg_file|register[7][3]   ; RegModule:reg_file|rt_out[3]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.151     ; 1.226      ;
; 2.378 ; RegModule:reg_file|register[22][20] ; RegModule:reg_file|rt_out[20] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.146     ; 1.232      ;
; 2.380 ; RegModule:reg_file|register[6][21]  ; RegModule:reg_file|rt_out[21] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.142     ; 1.238      ;
; 2.382 ; RegModule:reg_file|register[3][20]  ; RegModule:reg_file|rt_out[20] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.156     ; 1.226      ;
; 2.383 ; RegModule:reg_file|register[29][1]  ; RegModule:reg_file|rt_out[1]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.154     ; 1.229      ;
; 2.384 ; RegModule:reg_file|register[6][7]   ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.152     ; 1.232      ;
; 2.390 ; RegModule:reg_file|register[6][15]  ; RegModule:reg_file|rt_out[15] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.152     ; 1.238      ;
; 2.391 ; RegModule:reg_file|register[27][4]  ; RegModule:reg_file|rt_out[4]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.126     ; 1.265      ;
; 2.391 ; pipereg:IF_ID|out1[20]              ; RegModule:reg_file|rt_out[6]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.173     ; 0.718      ;
; 2.392 ; RegModule:reg_file|register[29][24] ; RegModule:reg_file|rt_out[24] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.129     ; 1.263      ;
; 2.398 ; RegModule:reg_file|register[7][22]  ; RegModule:reg_file|rt_out[22] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.157     ; 1.241      ;
; 2.399 ; RegModule:reg_file|register[3][23]  ; RegModule:reg_file|rt_out[23] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.153     ; 1.246      ;
; 2.399 ; RegModule:reg_file|register[3][0]   ; RegModule:reg_file|rt_out[0]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.153     ; 1.246      ;
; 2.400 ; RegModule:reg_file|register[24][30] ; RegModule:reg_file|rt_out[30] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.157     ; 1.243      ;
; 2.401 ; RegModule:reg_file|register[30][28] ; RegModule:reg_file|rt_out[28] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.164     ; 1.237      ;
; 2.408 ; RegModule:reg_file|register[30][12] ; RegModule:reg_file|rt_out[12] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.135     ; 1.273      ;
; 2.408 ; RegModule:reg_file|register[3][13]  ; RegModule:reg_file|rt_out[13] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.151     ; 1.257      ;
; 2.411 ; RegModule:reg_file|register[14][25] ; RegModule:reg_file|rt_out[25] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.194     ; 1.217      ;
; 2.413 ; RegModule:reg_file|register[3][19]  ; RegModule:reg_file|rt_out[19] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.151     ; 1.262      ;
; 2.415 ; RegModule:reg_file|register[31][4]  ; RegModule:reg_file|rt_out[4]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.127     ; 1.288      ;
; 2.418 ; RegModule:reg_file|register[25][24] ; RegModule:reg_file|rt_out[24] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.129     ; 1.289      ;
; 2.419 ; RegModule:reg_file|register[21][5]  ; RegModule:reg_file|rt_out[5]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.122     ; 1.297      ;
; 2.420 ; RegModule:reg_file|register[5][29]  ; RegModule:reg_file|rt_out[29] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.147     ; 1.273      ;
; 2.420 ; RegModule:reg_file|register[18][0]  ; RegModule:reg_file|rt_out[0]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.140     ; 1.280      ;
; 2.421 ; RegModule:reg_file|register[1][3]   ; RegModule:reg_file|rt_out[3]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.151     ; 1.270      ;
; 2.424 ; RegModule:reg_file|register[29][7]  ; RegModule:reg_file|rt_out[7]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.168     ; 1.256      ;
; 2.424 ; RegModule:reg_file|register[22][4]  ; RegModule:reg_file|rt_out[4]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.116     ; 1.308      ;
; 2.425 ; RegModule:reg_file|register[27][10] ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.146     ; 1.279      ;
; 2.426 ; RegModule:reg_file|register[15][30] ; RegModule:reg_file|rt_out[30] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.163     ; 1.263      ;
; 2.427 ; RegModule:reg_file|register[31][18] ; RegModule:reg_file|rt_out[18] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.159     ; 1.268      ;
; 2.429 ; RegModule:reg_file|register[3][21]  ; RegModule:reg_file|rt_out[21] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.142     ; 1.287      ;
; 2.429 ; RegModule:reg_file|register[14][15] ; RegModule:reg_file|rt_out[15] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.152     ; 1.277      ;
; 2.430 ; RegModule:reg_file|register[15][23] ; RegModule:reg_file|rt_out[23] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.155     ; 1.275      ;
; 2.432 ; RegModule:reg_file|register[23][3]  ; RegModule:reg_file|rt_out[3]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.127     ; 1.305      ;
; 2.434 ; RegModule:reg_file|register[30][29] ; RegModule:reg_file|rt_out[29] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.158     ; 1.276      ;
; 2.436 ; RegModule:reg_file|register[29][0]  ; RegModule:reg_file|rt_out[0]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.154     ; 1.282      ;
; 2.438 ; RegModule:reg_file|register[20][0]  ; RegModule:reg_file|rt_out[0]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.131     ; 1.307      ;
; 2.439 ; RegModule:reg_file|register[10][8]  ; RegModule:reg_file|rt_out[8]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.170     ; 1.269      ;
; 2.439 ; RegModule:reg_file|register[14][11] ; RegModule:reg_file|rt_out[11] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.150     ; 1.289      ;
; 2.442 ; RegModule:reg_file|register[27][8]  ; RegModule:reg_file|rt_out[8]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.127     ; 1.315      ;
; 2.446 ; RegModule:reg_file|register[23][9]  ; RegModule:reg_file|rt_out[9]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.160     ; 1.286      ;
; 2.449 ; RegModule:reg_file|register[14][3]  ; RegModule:reg_file|rt_out[3]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.148     ; 1.301      ;
; 2.450 ; RegModule:reg_file|register[3][12]  ; RegModule:reg_file|rt_out[12] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.153     ; 1.297      ;
; 2.451 ; RegModule:reg_file|register[31][9]  ; RegModule:reg_file|rt_out[9]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.160     ; 1.291      ;
; 2.453 ; RegModule:reg_file|register[21][17] ; RegModule:reg_file|rt_out[17] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.150     ; 1.303      ;
; 2.453 ; RegModule:reg_file|register[3][5]   ; RegModule:reg_file|rt_out[5]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.138     ; 1.315      ;
; 2.454 ; RegModule:reg_file|register[13][27] ; RegModule:reg_file|rt_out[27] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.158     ; 1.296      ;
; 2.455 ; RegModule:reg_file|register[21][30] ; RegModule:reg_file|rt_out[30] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.151     ; 1.304      ;
; 2.456 ; RegModule:reg_file|register[28][11] ; RegModule:reg_file|rt_out[11] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.153     ; 1.303      ;
; 2.456 ; RegModule:reg_file|register[3][15]  ; RegModule:reg_file|rt_out[15] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.154     ; 1.302      ;
; 2.457 ; RegModule:reg_file|register[13][22] ; RegModule:reg_file|rt_out[22] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.156     ; 1.301      ;
; 2.459 ; RegModule:reg_file|register[3][11]  ; RegModule:reg_file|rt_out[11] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.149     ; 1.310      ;
; 2.460 ; RegModule:reg_file|register[29][2]  ; RegModule:reg_file|rt_out[2]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.147     ; 1.313      ;
; 2.462 ; RegModule:reg_file|register[28][1]  ; RegModule:reg_file|rt_out[1]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.141     ; 1.321      ;
; 2.465 ; RegModule:reg_file|register[15][10] ; RegModule:reg_file|rt_out[10] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.171     ; 1.294      ;
; 2.469 ; RegModule:reg_file|register[27][31] ; RegModule:reg_file|rt_out[31] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.145     ; 1.324      ;
; 2.472 ; RegModule:reg_file|register[30][8]  ; RegModule:reg_file|rt_out[8]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.144     ; 1.328      ;
; 2.479 ; RegModule:reg_file|register[29][8]  ; RegModule:reg_file|rt_out[8]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.158     ; 1.321      ;
; 2.480 ; RegModule:reg_file|register[2][29]  ; RegModule:reg_file|rt_out[29] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.148     ; 1.332      ;
; 2.480 ; RegModule:reg_file|register[15][3]  ; RegModule:reg_file|rt_out[3]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.150     ; 1.330      ;
; 2.482 ; RegModule:reg_file|register[23][26] ; RegModule:reg_file|rt_out[26] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.161     ; 1.321      ;
; 2.482 ; pipereg:IF_ID|out1[19]              ; RegModule:reg_file|rt_out[8]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; -0.500       ; -1.157     ; 0.825      ;
; 2.483 ; RegModule:reg_file|register[14][30] ; RegModule:reg_file|rt_out[30] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.163     ; 1.320      ;
; 2.484 ; RegModule:reg_file|register[10][22] ; RegModule:reg_file|rt_out[22] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.156     ; 1.328      ;
; 2.487 ; RegModule:reg_file|register[15][22] ; RegModule:reg_file|rt_out[22] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.157     ; 1.330      ;
; 2.489 ; RegModule:reg_file|register[30][22] ; RegModule:reg_file|rt_out[22] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.116     ; 1.373      ;
; 2.489 ; RegModule:reg_file|register[31][5]  ; RegModule:reg_file|rt_out[5]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.119     ; 1.370      ;
; 2.489 ; RegModule:reg_file|register[21][3]  ; RegModule:reg_file|rt_out[3]  ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.125     ; 1.364      ;
; 2.490 ; RegModule:reg_file|register[6][23]  ; RegModule:reg_file|rt_out[23] ; KEY[1]       ; pipereg:IF_ID|out1[26] ; 0.000        ; -1.178     ; 1.312      ;
+-------+-------------------------------------+-------------------------------+--------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a10~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:data_mem|altsyncram:altsyncram_component|altsyncram_8992:auto_generated|ram_block1a11~portb_address_reg0 ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:LCD_module|state.DROP_LCD_EN          ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SW[15]'                                                                                           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SW[15] ; Rise       ; SW[15]                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; SW[15]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; SW[15]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[1]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[1]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[2]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[3]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[3]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[4]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; addtoled:variableadd_selector|addout[4]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[1]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[1]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Fall       ; variableadd_selector|addout[4]~2|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[15] ; Rise       ; variableadd_selector|addout[4]~2|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[15] ; Rise       ; variableadd_selector|addout[4]~2|datad           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100Khz_reg'                                                                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clk_div:clockdiv|count_10Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100Khz_reg ; Rise       ; clockdiv|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_100hz_reg'                                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clk_div:clockdiv|count_10hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_100hz_reg ; Rise       ; clockdiv|count_10hz[2]|clk                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Hz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clk_div:clockdiv|count_1hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Hz_reg ; Rise       ; clockdiv|count_1hz[2]|clk                ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_10Khz_reg'                                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clk_div:clockdiv|count_1Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_10Khz_reg ; Rise       ; clockdiv|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Khz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clk_div:clockdiv|count_100hz[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Khz_reg ; Rise       ; clockdiv|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:clockdiv|clock_1Mhz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clk_div:clockdiv|count_100Khz[2]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:clockdiv|clock_1Mhz_reg ; Rise       ; clockdiv|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'pipereg:IF_ID|out1[26]'                                                                               ;
+-------+--------------+----------------+------------------+------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+------------------------+------------+---------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; IF_ID|out1[26]|regout                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; IF_ID|out1[26]|regout                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[10]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[10]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[11]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[11]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[12]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[12]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[13]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[13]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[14]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[14]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[15]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[15]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[16]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[16]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[17]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[17]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[18]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[18]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[19]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[19]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[1]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[1]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[20]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[20]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[21]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[21]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[22]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[22]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[23]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[23]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[24]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[24]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[25]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[25]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[26]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[26]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[27]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[27]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[28]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[28]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[29]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[29]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[2]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[2]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[30]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[30]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[31]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[31]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[3]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[3]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[4]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[4]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[5]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[5]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[6]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[6]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[7]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[7]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[8]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[8]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[9]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; RegModule:reg_file|rt_out[9]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Jump~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Jump~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Jump~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Jump~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Jump~6clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Jump~6clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Jump~6clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Jump~6clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Jump~6|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Jump~6|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Jump~6|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; control_module|Jump~6|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; reg_file|rt_out[0]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; reg_file|rt_out[0]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; reg_file|rt_out[10]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; reg_file|rt_out[10]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; reg_file|rt_out[11]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; reg_file|rt_out[11]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; reg_file|rt_out[12]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; reg_file|rt_out[12]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; reg_file|rt_out[13]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; reg_file|rt_out[13]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; reg_file|rt_out[14]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; reg_file|rt_out[14]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; reg_file|rt_out[15]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; reg_file|rt_out[15]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; reg_file|rt_out[16]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; reg_file|rt_out[16]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; reg_file|rt_out[17]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; reg_file|rt_out[17]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; reg_file|rt_out[18]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; reg_file|rt_out[18]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pipereg:IF_ID|out1[26] ; Rise       ; reg_file|rt_out[19]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pipereg:IF_ID|out1[26] ; Rise       ; reg_file|rt_out[19]|datac             ;
+-------+--------------+----------------+------------------+------------------------+------------+---------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; 4.940  ; 4.940  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 4.652  ; 4.652  ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 4.838  ; 4.838  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 4.433  ; 4.433  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 4.202  ; 4.202  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 3.103  ; 3.103  ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; 2.203  ; 2.203  ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; 4.940  ; 4.940  ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; 3.439  ; 3.439  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 3.439  ; 3.439  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; -1.294 ; -1.294 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -1.412 ; -1.412 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -1.642 ; -1.642 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -1.294 ; -1.294 ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; -1.946 ; -1.946 ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; -1.504 ; -1.504 ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; -1.926 ; -1.926 ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; 3.077  ; 3.077  ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 3.077  ; 3.077  ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 1.906  ; 1.906  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; -0.268 ; -0.268 ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; -0.460 ; -0.460 ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; 0.570  ; 0.570  ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; 0.134  ; 0.134  ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; 0.306  ; 0.306  ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; 0.134  ; 0.134  ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; -0.035 ; -0.035 ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; 0.264  ; 0.264  ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; -1.065 ; -1.065 ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; -0.803 ; -0.803 ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; -1.059 ; -1.059 ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; -0.289 ; -0.289 ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; 1.906  ; 1.906  ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; -0.928 ; -0.928 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; -1.791 ; -1.791 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; -1.438 ; -1.438 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -2.168 ; -2.168 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -1.914 ; -1.914 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -2.037 ; -2.037 ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; -0.928 ; -0.928 ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; -3.796 ; -3.796 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; -0.837 ; -0.837 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.837 ; -0.837 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 2.445  ; 2.445  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 2.055  ; 2.055  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 2.094  ; 2.094  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 1.780  ; 1.780  ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; 2.390  ; 2.390  ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; 2.445  ; 2.445  ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; 2.412  ; 2.412  ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; -0.617 ; -0.617 ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.617 ; -0.617 ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 1.405  ; 1.405  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; 0.541  ; 0.541  ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; 0.728  ; 0.728  ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; -0.230 ; -0.230 ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; 0.209  ; 0.209  ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; 0.033  ; 0.033  ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; 0.206  ; 0.206  ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; 0.378  ; 0.378  ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; 0.075  ; 0.075  ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; 1.405  ; 1.405  ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; 1.146  ; 1.146  ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; 1.398  ; 1.398  ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; 0.731  ; 0.731  ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; -0.898 ; -0.898 ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 4.571 ; 4.571 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.413 ; 4.413 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 4.380 ; 4.380 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.262 ; 4.262 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.571 ; 4.571 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.313 ; 4.313 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.452 ; 4.452 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.465 ; 4.465 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 4.529 ; 4.529 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.320 ; 4.320 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.261 ; 4.261 ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; KEY[1]     ; 5.320 ; 5.320 ; Rise       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 5.320 ; 5.320 ; Rise       ; KEY[1]          ;
; HEX0[*]      ; KEY[1]     ; 6.954 ; 6.954 ; Fall       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 6.954 ; 6.954 ; Fall       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 6.916 ; 6.916 ; Fall       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 6.934 ; 6.934 ; Fall       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 6.834 ; 6.834 ; Fall       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 6.831 ; 6.831 ; Fall       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 6.824 ; 6.824 ; Fall       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 6.818 ; 6.818 ; Fall       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 5.921 ; 5.921 ; Fall       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 5.870 ; 5.870 ; Fall       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 5.921 ; 5.921 ; Fall       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 5.691 ; 5.691 ; Fall       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 5.662 ; 5.662 ; Fall       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 5.708 ; 5.708 ; Fall       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 5.799 ; 5.799 ; Fall       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 5.789 ; 5.789 ; Fall       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 6.021 ; 6.021 ; Fall       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 5.945 ; 5.945 ; Fall       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 5.839 ; 5.839 ; Fall       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 5.906 ; 5.906 ; Fall       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 5.891 ; 5.891 ; Fall       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 5.971 ; 5.971 ; Fall       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 6.021 ; 6.021 ; Fall       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 5.986 ; 5.986 ; Fall       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 5.997 ; 5.997 ; Fall       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 5.997 ; 5.997 ; Fall       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 5.894 ; 5.894 ; Fall       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 5.925 ; 5.925 ; Fall       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 5.893 ; 5.893 ; Fall       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 5.918 ; 5.918 ; Fall       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 5.988 ; 5.988 ; Fall       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 5.994 ; 5.994 ; Fall       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 7.821 ; 7.821 ; Fall       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 7.748 ; 7.748 ; Fall       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 7.821 ; 7.821 ; Fall       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 7.528 ; 7.528 ; Fall       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 7.502 ; 7.502 ; Fall       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 7.527 ; 7.527 ; Fall       ; KEY[1]          ;
;  HEX4[5]     ; KEY[1]     ; 7.653 ; 7.653 ; Fall       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 7.686 ; 7.686 ; Fall       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 7.726 ; 7.726 ; Fall       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 7.234 ; 7.234 ; Fall       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 7.203 ; 7.203 ; Fall       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 7.115 ; 7.115 ; Fall       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 7.560 ; 7.560 ; Fall       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 7.366 ; 7.366 ; Fall       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 7.285 ; 7.285 ; Fall       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 7.726 ; 7.726 ; Fall       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 5.320 ; 5.320 ; Fall       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 5.320 ; 5.320 ; Fall       ; KEY[1]          ;
; HEX6[*]      ; SW[15]     ; 6.436 ; 6.436 ; Rise       ; SW[15]          ;
;  HEX6[0]     ; SW[15]     ; 6.164 ; 6.164 ; Rise       ; SW[15]          ;
;  HEX6[1]     ; SW[15]     ; 6.152 ; 6.152 ; Rise       ; SW[15]          ;
;  HEX6[2]     ; SW[15]     ; 6.157 ; 6.157 ; Rise       ; SW[15]          ;
;  HEX6[3]     ; SW[15]     ; 6.355 ; 6.355 ; Rise       ; SW[15]          ;
;  HEX6[4]     ; SW[15]     ; 6.436 ; 6.436 ; Rise       ; SW[15]          ;
;  HEX6[5]     ; SW[15]     ; 6.416 ; 6.416 ; Rise       ; SW[15]          ;
;  HEX6[6]     ; SW[15]     ; 6.303 ; 6.303 ; Rise       ; SW[15]          ;
; HEX7[*]      ; SW[15]     ; 5.196 ; 5.196 ; Rise       ; SW[15]          ;
;  HEX7[0]     ; SW[15]     ; 5.070 ; 5.070 ; Rise       ; SW[15]          ;
;  HEX7[3]     ; SW[15]     ; 5.040 ; 5.040 ; Rise       ; SW[15]          ;
;  HEX7[4]     ; SW[15]     ; 5.040 ; 5.040 ; Rise       ; SW[15]          ;
;  HEX7[5]     ; SW[15]     ; 5.196 ; 5.196 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 4.130 ; 4.130 ; Rise       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 4.130 ; 4.130 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 4.130 ; 4.130 ; Fall       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 4.130 ; 4.130 ; Fall       ; SW[15]          ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 4.262 ; 4.262 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.413 ; 4.413 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 4.380 ; 4.380 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.262 ; 4.262 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.571 ; 4.571 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.313 ; 4.313 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.452 ; 4.452 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.465 ; 4.465 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 4.529 ; 4.529 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.320 ; 4.320 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.261 ; 4.261 ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; KEY[1]     ; 5.320 ; 5.320 ; Rise       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 5.320 ; 5.320 ; Rise       ; KEY[1]          ;
; HEX0[*]      ; KEY[1]     ; 6.459 ; 6.459 ; Fall       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 6.599 ; 6.599 ; Fall       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 6.561 ; 6.561 ; Fall       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 6.582 ; 6.582 ; Fall       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 6.479 ; 6.479 ; Fall       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 6.475 ; 6.475 ; Fall       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 6.473 ; 6.473 ; Fall       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 6.459 ; 6.459 ; Fall       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 5.452 ; 5.452 ; Fall       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 5.659 ; 5.659 ; Fall       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 5.709 ; 5.709 ; Fall       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 5.476 ; 5.476 ; Fall       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 5.452 ; 5.452 ; Fall       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 5.500 ; 5.500 ; Fall       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 5.587 ; 5.587 ; Fall       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 5.582 ; 5.582 ; Fall       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 5.604 ; 5.604 ; Fall       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 5.709 ; 5.709 ; Fall       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 5.604 ; 5.604 ; Fall       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 5.669 ; 5.669 ; Fall       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 5.651 ; 5.651 ; Fall       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 5.723 ; 5.723 ; Fall       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 5.781 ; 5.781 ; Fall       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 5.747 ; 5.747 ; Fall       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 5.639 ; 5.639 ; Fall       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 5.746 ; 5.746 ; Fall       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 5.643 ; 5.643 ; Fall       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 5.663 ; 5.663 ; Fall       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 5.639 ; 5.639 ; Fall       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 5.659 ; 5.659 ; Fall       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 5.731 ; 5.731 ; Fall       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 5.746 ; 5.746 ; Fall       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 5.757 ; 5.757 ; Fall       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 5.992 ; 5.992 ; Fall       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 6.080 ; 6.080 ; Fall       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 5.772 ; 5.772 ; Fall       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 5.757 ; 5.757 ; Fall       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 5.774 ; 5.774 ; Fall       ; KEY[1]          ;
;  HEX4[5]     ; KEY[1]     ; 5.909 ; 5.909 ; Fall       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 5.946 ; 5.946 ; Fall       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 5.881 ; 5.881 ; Fall       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 6.004 ; 6.004 ; Fall       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 5.971 ; 5.971 ; Fall       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 5.881 ; 5.881 ; Fall       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 6.329 ; 6.329 ; Fall       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 6.136 ; 6.136 ; Fall       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 6.055 ; 6.055 ; Fall       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 6.492 ; 6.492 ; Fall       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 5.320 ; 5.320 ; Fall       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 5.320 ; 5.320 ; Fall       ; KEY[1]          ;
; HEX6[*]      ; SW[15]     ; 5.532 ; 5.532 ; Rise       ; SW[15]          ;
;  HEX6[0]     ; SW[15]     ; 5.537 ; 5.537 ; Rise       ; SW[15]          ;
;  HEX6[1]     ; SW[15]     ; 5.537 ; 5.537 ; Rise       ; SW[15]          ;
;  HEX6[2]     ; SW[15]     ; 5.532 ; 5.532 ; Rise       ; SW[15]          ;
;  HEX6[3]     ; SW[15]     ; 5.732 ; 5.732 ; Rise       ; SW[15]          ;
;  HEX6[4]     ; SW[15]     ; 5.815 ; 5.815 ; Rise       ; SW[15]          ;
;  HEX6[5]     ; SW[15]     ; 5.799 ; 5.799 ; Rise       ; SW[15]          ;
;  HEX6[6]     ; SW[15]     ; 5.684 ; 5.684 ; Rise       ; SW[15]          ;
; HEX7[*]      ; SW[15]     ; 5.040 ; 5.040 ; Rise       ; SW[15]          ;
;  HEX7[0]     ; SW[15]     ; 5.070 ; 5.070 ; Rise       ; SW[15]          ;
;  HEX7[3]     ; SW[15]     ; 5.040 ; 5.040 ; Rise       ; SW[15]          ;
;  HEX7[4]     ; SW[15]     ; 5.040 ; 5.040 ; Rise       ; SW[15]          ;
;  HEX7[5]     ; SW[15]     ; 5.196 ; 5.196 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 4.130 ; 4.130 ; Rise       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 4.130 ; 4.130 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 4.130 ; 4.130 ; Fall       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 4.130 ; 4.130 ; Fall       ; SW[15]          ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 5.760 ; 5.760 ;       ;
; SW[0]      ; LEDR[0]     ; 2.996 ;       ;       ; 2.996 ;
; SW[1]      ; LEDR[1]     ; 3.026 ;       ;       ; 3.026 ;
; SW[2]      ; LEDR[2]     ; 3.444 ;       ;       ; 3.444 ;
; SW[3]      ; LEDR[3]     ; 2.870 ;       ;       ; 2.870 ;
; SW[4]      ; LEDR[4]     ; 2.928 ;       ;       ; 2.928 ;
; SW[5]      ; LEDR[5]     ; 3.025 ;       ;       ; 3.025 ;
; SW[6]      ; LEDR[6]     ; 2.945 ;       ;       ; 2.945 ;
; SW[7]      ; LEDR[7]     ; 3.533 ;       ;       ; 3.533 ;
; SW[8]      ; LEDR[8]     ; 3.345 ;       ;       ; 3.345 ;
; SW[9]      ; LEDR[9]     ; 3.512 ;       ;       ; 3.512 ;
; SW[10]     ; LEDR[10]    ; 3.104 ;       ;       ; 3.104 ;
; SW[11]     ; LEDR[11]    ; 3.095 ;       ;       ; 3.095 ;
; SW[12]     ; LEDR[12]    ; 3.112 ;       ;       ; 3.112 ;
; SW[13]     ; LEDR[13]    ; 5.499 ;       ;       ; 5.499 ;
; SW[14]     ; LEDR[14]    ; 5.459 ;       ;       ; 5.459 ;
; SW[16]     ; LEDR[16]    ; 5.584 ;       ;       ; 5.584 ;
; SW[17]     ; LEDR[17]    ; 5.518 ;       ;       ; 5.518 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 5.760 ; 5.760 ;       ;
; SW[0]      ; LEDR[0]     ; 2.996 ;       ;       ; 2.996 ;
; SW[1]      ; LEDR[1]     ; 3.026 ;       ;       ; 3.026 ;
; SW[2]      ; LEDR[2]     ; 3.444 ;       ;       ; 3.444 ;
; SW[3]      ; LEDR[3]     ; 2.870 ;       ;       ; 2.870 ;
; SW[4]      ; LEDR[4]     ; 2.928 ;       ;       ; 2.928 ;
; SW[5]      ; LEDR[5]     ; 3.025 ;       ;       ; 3.025 ;
; SW[6]      ; LEDR[6]     ; 2.945 ;       ;       ; 2.945 ;
; SW[7]      ; LEDR[7]     ; 3.533 ;       ;       ; 3.533 ;
; SW[8]      ; LEDR[8]     ; 3.345 ;       ;       ; 3.345 ;
; SW[9]      ; LEDR[9]     ; 3.512 ;       ;       ; 3.512 ;
; SW[10]     ; LEDR[10]    ; 3.104 ;       ;       ; 3.104 ;
; SW[11]     ; LEDR[11]    ; 3.095 ;       ;       ; 3.095 ;
; SW[12]     ; LEDR[12]    ; 3.112 ;       ;       ; 3.112 ;
; SW[13]     ; LEDR[13]    ; 5.499 ;       ;       ; 5.499 ;
; SW[14]     ; LEDR[14]    ; 5.459 ;       ;       ; 5.459 ;
; SW[16]     ; LEDR[16]    ; 5.584 ;       ;       ; 5.584 ;
; SW[17]     ; LEDR[17]    ; 5.518 ;       ;       ; 5.518 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                  ;
+------------------------------------+-----------+----------+----------+---------+---------------------+
; Clock                              ; Setup     ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------+-----------+----------+----------+---------+---------------------+
; Worst-case Slack                   ; -12.290   ; -5.493   ; N/A      ; N/A     ; -2.000              ;
;  CLOCK_50                          ; -12.290   ; -0.048   ; N/A      ; N/A     ; -1.380              ;
;  KEY[1]                            ; -10.585   ; -5.493   ; N/A      ; N/A     ; -2.000              ;
;  SW[15]                            ; 0.353     ; -0.873   ; N/A      ; N/A     ; -1.222              ;
;  clk_div:clockdiv|clock_100Khz_reg ; -0.062    ; 0.215    ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv|clock_100hz_reg  ; -0.070    ; 0.215    ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv|clock_10Hz_reg   ; -0.068    ; 0.215    ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv|clock_10Khz_reg  ; -0.063    ; 0.215    ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv|clock_1Khz_reg   ; -0.071    ; 0.215    ; N/A      ; N/A     ; -0.500              ;
;  clk_div:clockdiv|clock_1Mhz_reg   ; -0.061    ; 0.215    ; N/A      ; N/A     ; -0.500              ;
;  pipereg:IF_ID|out1[26]            ; -8.142    ; 2.188    ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS                    ; -7629.425 ; -320.854 ; 0.0      ; 0.0     ; -3847.824           ;
;  CLOCK_50                          ; -184.062  ; -0.077   ; N/A      ; N/A     ; -76.380             ;
;  KEY[1]                            ; -7196.402 ; -316.998 ; N/A      ; N/A     ; -3746.222           ;
;  SW[15]                            ; 0.000     ; -3.856   ; N/A      ; N/A     ; -1.222              ;
;  clk_div:clockdiv|clock_100Khz_reg ; -0.098    ; 0.000    ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv|clock_100hz_reg  ; -0.141    ; 0.000    ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv|clock_10Hz_reg   ; -0.103    ; 0.000    ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv|clock_10Khz_reg  ; -0.128    ; 0.000    ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv|clock_1Khz_reg   ; -0.139    ; 0.000    ; N/A      ; N/A     ; -4.000              ;
;  clk_div:clockdiv|clock_1Mhz_reg   ; -0.140    ; 0.000    ; N/A      ; N/A     ; -4.000              ;
;  pipereg:IF_ID|out1[26]            ; -248.212  ; 0.000    ; N/A      ; N/A     ; 0.000               ;
+------------------------------------+-----------+----------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; 11.393 ; 11.393 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 11.045 ; 11.045 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 11.393 ; 11.393 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 10.609 ; 10.609 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 10.004 ; 10.004 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 7.527  ; 7.527  ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; 5.859  ; 5.859  ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; 10.475 ; 10.475 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; 6.692  ; 6.692  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 6.692  ; 6.692  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; -1.294 ; -1.294 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -1.412 ; -1.412 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -1.642 ; -1.642 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -1.294 ; -1.294 ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; -1.946 ; -1.946 ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; -1.504 ; -1.504 ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; -1.926 ; -1.926 ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; 5.291  ; 5.291  ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 5.291  ; 5.291  ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 3.623  ; 3.623  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; 0.106  ; 0.106  ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; -0.276 ; -0.276 ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; 1.880  ; 1.880  ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; 1.019  ; 1.019  ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; 1.394  ; 1.394  ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; 1.072  ; 1.072  ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; 0.707  ; 0.707  ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; 1.226  ; 1.226  ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; -1.065 ; -1.065 ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; -0.803 ; -0.803 ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; -1.059 ; -1.059 ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; 0.147  ; 0.147  ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; 3.623  ; 3.623  ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; CLOCK_50   ; -0.928 ; -0.928 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; -1.791 ; -1.791 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; -1.438 ; -1.438 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -2.168 ; -2.168 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -1.914 ; -1.914 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -2.037 ; -2.037 ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; -0.928 ; -0.928 ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; -3.796 ; -3.796 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; KEY[1]     ; -0.837 ; -0.837 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.837 ; -0.837 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 4.315  ; 4.315  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 3.642  ; 3.642  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 3.639  ; 3.639  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 3.055  ; 3.055  ; Rise       ; KEY[1]          ;
;  SW[10]   ; KEY[1]     ; 4.218  ; 4.218  ; Rise       ; KEY[1]          ;
;  SW[11]   ; KEY[1]     ; 4.315  ; 4.315  ; Rise       ; KEY[1]          ;
;  SW[12]   ; KEY[1]     ; 4.262  ; 4.262  ; Rise       ; KEY[1]          ;
; KEY[*]    ; KEY[1]     ; -0.617 ; -0.617 ; Fall       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.617 ; -0.617 ; Fall       ; KEY[1]          ;
; SW[*]     ; SW[15]     ; 2.265  ; 2.265  ; Rise       ; SW[15]          ;
;  SW[0]    ; SW[15]     ; 0.577  ; 0.577  ; Rise       ; SW[15]          ;
;  SW[1]    ; SW[15]     ; 0.944  ; 0.944  ; Rise       ; SW[15]          ;
;  SW[2]    ; SW[15]     ; -0.230 ; -0.230 ; Rise       ; SW[15]          ;
;  SW[3]    ; SW[15]     ; 0.209  ; 0.209  ; Rise       ; SW[15]          ;
;  SW[4]    ; SW[15]     ; 0.033  ; 0.033  ; Rise       ; SW[15]          ;
;  SW[5]    ; SW[15]     ; 0.206  ; 0.206  ; Rise       ; SW[15]          ;
;  SW[6]    ; SW[15]     ; 0.378  ; 0.378  ; Rise       ; SW[15]          ;
;  SW[7]    ; SW[15]     ; 0.075  ; 0.075  ; Rise       ; SW[15]          ;
;  SW[10]   ; SW[15]     ; 2.265  ; 2.265  ; Rise       ; SW[15]          ;
;  SW[11]   ; SW[15]     ; 1.690  ; 1.690  ; Rise       ; SW[15]          ;
;  SW[12]   ; SW[15]     ; 2.236  ; 2.236  ; Rise       ; SW[15]          ;
;  SW[15]   ; SW[15]     ; 0.873  ; 0.873  ; Rise       ; SW[15]          ;
;  SW[16]   ; SW[15]     ; -0.898 ; -0.898 ; Rise       ; SW[15]          ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 8.420  ; 8.420  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 8.043  ; 8.043  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 7.858  ; 7.858  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 7.622  ; 7.622  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 8.420  ; 8.420  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 7.787  ; 7.787  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 8.169  ; 8.169  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 8.192  ; 8.192  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 8.278  ; 8.278  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 7.826  ; 7.826  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 7.693  ; 7.693  ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; KEY[1]     ; 9.216  ; 9.216  ; Rise       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 9.216  ; 9.216  ; Rise       ; KEY[1]          ;
; HEX0[*]      ; KEY[1]     ; 13.263 ; 13.263 ; Fall       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 13.251 ; 13.251 ; Fall       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 13.244 ; 13.244 ; Fall       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 13.263 ; 13.263 ; Fall       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 13.030 ; 13.030 ; Fall       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 13.028 ; 13.028 ; Fall       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 13.022 ; 13.022 ; Fall       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 13.015 ; 13.015 ; Fall       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 11.127 ; 11.127 ; Fall       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 11.024 ; 11.024 ; Fall       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 11.127 ; 11.127 ; Fall       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 10.695 ; 10.695 ; Fall       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 10.679 ; 10.679 ; Fall       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 10.746 ; 10.746 ; Fall       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 10.966 ; 10.966 ; Fall       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 10.925 ; 10.925 ; Fall       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 11.394 ; 11.394 ; Fall       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 11.246 ; 11.246 ; Fall       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 11.036 ; 11.036 ; Fall       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 11.124 ; 11.124 ; Fall       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 11.090 ; 11.090 ; Fall       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 11.283 ; 11.283 ; Fall       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 11.394 ; 11.394 ; Fall       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 11.340 ; 11.340 ; Fall       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 11.395 ; 11.395 ; Fall       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 11.395 ; 11.395 ; Fall       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 11.139 ; 11.139 ; Fall       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 11.181 ; 11.181 ; Fall       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 11.137 ; 11.137 ; Fall       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 11.181 ; 11.181 ; Fall       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 11.362 ; 11.362 ; Fall       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 11.389 ; 11.389 ; Fall       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 15.006 ; 15.006 ; Fall       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 14.902 ; 14.902 ; Fall       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 15.006 ; 15.006 ; Fall       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 14.356 ; 14.356 ; Fall       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 14.326 ; 14.326 ; Fall       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 14.357 ; 14.357 ; Fall       ; KEY[1]          ;
;  HEX4[5]     ; KEY[1]     ; 14.590 ; 14.590 ; Fall       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 14.776 ; 14.776 ; Fall       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 14.688 ; 14.688 ; Fall       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 13.833 ; 13.833 ; Fall       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 13.801 ; 13.801 ; Fall       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 13.619 ; 13.619 ; Fall       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 14.491 ; 14.491 ; Fall       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 14.187 ; 14.187 ; Fall       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 13.988 ; 13.988 ; Fall       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 14.688 ; 14.688 ; Fall       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 9.216  ; 9.216  ; Fall       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 9.216  ; 9.216  ; Fall       ; KEY[1]          ;
; HEX6[*]      ; SW[15]     ; 12.523 ; 12.523 ; Rise       ; SW[15]          ;
;  HEX6[0]     ; SW[15]     ; 12.000 ; 12.000 ; Rise       ; SW[15]          ;
;  HEX6[1]     ; SW[15]     ; 11.994 ; 11.994 ; Rise       ; SW[15]          ;
;  HEX6[2]     ; SW[15]     ; 11.998 ; 11.998 ; Rise       ; SW[15]          ;
;  HEX6[3]     ; SW[15]     ; 12.342 ; 12.342 ; Rise       ; SW[15]          ;
;  HEX6[4]     ; SW[15]     ; 12.502 ; 12.502 ; Rise       ; SW[15]          ;
;  HEX6[5]     ; SW[15]     ; 12.523 ; 12.523 ; Rise       ; SW[15]          ;
;  HEX6[6]     ; SW[15]     ; 12.230 ; 12.230 ; Rise       ; SW[15]          ;
; HEX7[*]      ; SW[15]     ; 9.788  ; 9.788  ; Rise       ; SW[15]          ;
;  HEX7[0]     ; SW[15]     ; 9.502  ; 9.502  ; Rise       ; SW[15]          ;
;  HEX7[3]     ; SW[15]     ; 9.472  ; 9.472  ; Rise       ; SW[15]          ;
;  HEX7[4]     ; SW[15]     ; 9.472  ; 9.472  ; Rise       ; SW[15]          ;
;  HEX7[5]     ; SW[15]     ; 9.788  ; 9.788  ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 7.712  ; 7.712  ; Rise       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 7.712  ; 7.712  ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 7.712  ; 7.712  ; Fall       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 7.712  ; 7.712  ; Fall       ; SW[15]          ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 4.262 ; 4.262 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.413 ; 4.413 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 4.380 ; 4.380 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.262 ; 4.262 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.571 ; 4.571 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.313 ; 4.313 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.452 ; 4.452 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.465 ; 4.465 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 4.529 ; 4.529 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.320 ; 4.320 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.261 ; 4.261 ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; KEY[1]     ; 5.320 ; 5.320 ; Rise       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 5.320 ; 5.320 ; Rise       ; KEY[1]          ;
; HEX0[*]      ; KEY[1]     ; 6.459 ; 6.459 ; Fall       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 6.599 ; 6.599 ; Fall       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 6.561 ; 6.561 ; Fall       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 6.582 ; 6.582 ; Fall       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 6.479 ; 6.479 ; Fall       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 6.475 ; 6.475 ; Fall       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 6.473 ; 6.473 ; Fall       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 6.459 ; 6.459 ; Fall       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 5.452 ; 5.452 ; Fall       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 5.659 ; 5.659 ; Fall       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 5.709 ; 5.709 ; Fall       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 5.476 ; 5.476 ; Fall       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 5.452 ; 5.452 ; Fall       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 5.500 ; 5.500 ; Fall       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 5.587 ; 5.587 ; Fall       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 5.582 ; 5.582 ; Fall       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 5.604 ; 5.604 ; Fall       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 5.709 ; 5.709 ; Fall       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 5.604 ; 5.604 ; Fall       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 5.669 ; 5.669 ; Fall       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 5.651 ; 5.651 ; Fall       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 5.723 ; 5.723 ; Fall       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 5.781 ; 5.781 ; Fall       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 5.747 ; 5.747 ; Fall       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 5.639 ; 5.639 ; Fall       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 5.746 ; 5.746 ; Fall       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 5.643 ; 5.643 ; Fall       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 5.663 ; 5.663 ; Fall       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 5.639 ; 5.639 ; Fall       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 5.659 ; 5.659 ; Fall       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 5.731 ; 5.731 ; Fall       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 5.746 ; 5.746 ; Fall       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 5.757 ; 5.757 ; Fall       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 5.992 ; 5.992 ; Fall       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 6.080 ; 6.080 ; Fall       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 5.772 ; 5.772 ; Fall       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 5.757 ; 5.757 ; Fall       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 5.774 ; 5.774 ; Fall       ; KEY[1]          ;
;  HEX4[5]     ; KEY[1]     ; 5.909 ; 5.909 ; Fall       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 5.946 ; 5.946 ; Fall       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 5.881 ; 5.881 ; Fall       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 6.004 ; 6.004 ; Fall       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 5.971 ; 5.971 ; Fall       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 5.881 ; 5.881 ; Fall       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 6.329 ; 6.329 ; Fall       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 6.136 ; 6.136 ; Fall       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 6.055 ; 6.055 ; Fall       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 6.492 ; 6.492 ; Fall       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 5.320 ; 5.320 ; Fall       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 5.320 ; 5.320 ; Fall       ; KEY[1]          ;
; HEX6[*]      ; SW[15]     ; 5.532 ; 5.532 ; Rise       ; SW[15]          ;
;  HEX6[0]     ; SW[15]     ; 5.537 ; 5.537 ; Rise       ; SW[15]          ;
;  HEX6[1]     ; SW[15]     ; 5.537 ; 5.537 ; Rise       ; SW[15]          ;
;  HEX6[2]     ; SW[15]     ; 5.532 ; 5.532 ; Rise       ; SW[15]          ;
;  HEX6[3]     ; SW[15]     ; 5.732 ; 5.732 ; Rise       ; SW[15]          ;
;  HEX6[4]     ; SW[15]     ; 5.815 ; 5.815 ; Rise       ; SW[15]          ;
;  HEX6[5]     ; SW[15]     ; 5.799 ; 5.799 ; Rise       ; SW[15]          ;
;  HEX6[6]     ; SW[15]     ; 5.684 ; 5.684 ; Rise       ; SW[15]          ;
; HEX7[*]      ; SW[15]     ; 5.040 ; 5.040 ; Rise       ; SW[15]          ;
;  HEX7[0]     ; SW[15]     ; 5.070 ; 5.070 ; Rise       ; SW[15]          ;
;  HEX7[3]     ; SW[15]     ; 5.040 ; 5.040 ; Rise       ; SW[15]          ;
;  HEX7[4]     ; SW[15]     ; 5.040 ; 5.040 ; Rise       ; SW[15]          ;
;  HEX7[5]     ; SW[15]     ; 5.196 ; 5.196 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 4.130 ; 4.130 ; Rise       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 4.130 ; 4.130 ; Rise       ; SW[15]          ;
; LEDR[*]      ; SW[15]     ; 4.130 ; 4.130 ; Fall       ; SW[15]          ;
;  LEDR[15]    ; SW[15]     ; 4.130 ; 4.130 ; Fall       ; SW[15]          ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Progagation Delay                                          ;
+------------+-------------+-------+--------+--------+-------+
; Input Port ; Output Port ; RR    ; RF     ; FR     ; FF    ;
+------------+-------------+-------+--------+--------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 10.045 ; 10.045 ;       ;
; SW[0]      ; LEDR[0]     ; 5.616 ;        ;        ; 5.616 ;
; SW[1]      ; LEDR[1]     ; 5.678 ;        ;        ; 5.678 ;
; SW[2]      ; LEDR[2]     ; 6.378 ;        ;        ; 6.378 ;
; SW[3]      ; LEDR[3]     ; 5.359 ;        ;        ; 5.359 ;
; SW[4]      ; LEDR[4]     ; 5.430 ;        ;        ; 5.430 ;
; SW[5]      ; LEDR[5]     ; 5.585 ;        ;        ; 5.585 ;
; SW[6]      ; LEDR[6]     ; 5.462 ;        ;        ; 5.462 ;
; SW[7]      ; LEDR[7]     ; 6.423 ;        ;        ; 6.423 ;
; SW[8]      ; LEDR[8]     ; 6.112 ;        ;        ; 6.112 ;
; SW[9]      ; LEDR[9]     ; 6.538 ;        ;        ; 6.538 ;
; SW[10]     ; LEDR[10]    ; 5.694 ;        ;        ; 5.694 ;
; SW[11]     ; LEDR[11]    ; 5.689 ;        ;        ; 5.689 ;
; SW[12]     ; LEDR[12]    ; 5.700 ;        ;        ; 5.700 ;
; SW[13]     ; LEDR[13]    ; 9.606 ;        ;        ; 9.606 ;
; SW[14]     ; LEDR[14]    ; 9.421 ;        ;        ; 9.421 ;
; SW[16]     ; LEDR[16]    ; 9.788 ;        ;        ; 9.788 ;
; SW[17]     ; LEDR[17]    ; 9.610 ;        ;        ; 9.610 ;
+------------+-------------+-------+--------+--------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 5.760 ; 5.760 ;       ;
; SW[0]      ; LEDR[0]     ; 2.996 ;       ;       ; 2.996 ;
; SW[1]      ; LEDR[1]     ; 3.026 ;       ;       ; 3.026 ;
; SW[2]      ; LEDR[2]     ; 3.444 ;       ;       ; 3.444 ;
; SW[3]      ; LEDR[3]     ; 2.870 ;       ;       ; 2.870 ;
; SW[4]      ; LEDR[4]     ; 2.928 ;       ;       ; 2.928 ;
; SW[5]      ; LEDR[5]     ; 3.025 ;       ;       ; 3.025 ;
; SW[6]      ; LEDR[6]     ; 2.945 ;       ;       ; 2.945 ;
; SW[7]      ; LEDR[7]     ; 3.533 ;       ;       ; 3.533 ;
; SW[8]      ; LEDR[8]     ; 3.345 ;       ;       ; 3.345 ;
; SW[9]      ; LEDR[9]     ; 3.512 ;       ;       ; 3.512 ;
; SW[10]     ; LEDR[10]    ; 3.104 ;       ;       ; 3.104 ;
; SW[11]     ; LEDR[11]    ; 3.095 ;       ;       ; 3.095 ;
; SW[12]     ; LEDR[12]    ; 3.112 ;       ;       ; 3.112 ;
; SW[13]     ; LEDR[13]    ; 5.499 ;       ;       ; 5.499 ;
; SW[14]     ; LEDR[14]    ; 5.459 ;       ;       ; 5.459 ;
; SW[16]     ; LEDR[16]    ; 5.584 ;       ;       ; 5.584 ;
; SW[17]     ; LEDR[17]    ; 5.518 ;       ;       ; 5.518 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; clk_div:clockdiv|clock_1Khz_reg   ; clk_div:clockdiv|clock_1Khz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; clk_div:clockdiv|clock_1Mhz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Hz_reg   ; clk_div:clockdiv|clock_10Hz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Khz_reg  ; clk_div:clockdiv|clock_10Khz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100hz_reg  ; clk_div:clockdiv|clock_100hz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Khz_reg   ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Hz_reg   ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Khz_reg  ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100hz_reg  ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100Khz_reg ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_50                          ; CLOCK_50                          ; 1426     ; 0        ; 0        ; 0        ;
; KEY[1]                            ; CLOCK_50                          ; 17136    ; 0        ; 0        ; 0        ;
; SW[15]                            ; CLOCK_50                          ; 1046     ; 1046     ; 0        ; 0        ;
; KEY[1]                            ; KEY[1]                            ; 204      ; 285107   ; 2193     ; 12786    ;
; pipereg:IF_ID|out1[26]            ; KEY[1]                            ; 96       ; 96       ; 112      ; 80       ;
; KEY[1]                            ; pipereg:IF_ID|out1[26]            ; 1024     ; 992      ; 0        ; 0        ;
; SW[15]                            ; SW[15]                            ; 5        ; 5        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; clk_div:clockdiv|clock_1Khz_reg   ; clk_div:clockdiv|clock_1Khz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; clk_div:clockdiv|clock_1Mhz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Hz_reg   ; clk_div:clockdiv|clock_10Hz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Khz_reg  ; clk_div:clockdiv|clock_10Khz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100hz_reg  ; clk_div:clockdiv|clock_100hz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100Khz_reg ; clk_div:clockdiv|clock_100Khz_reg ; 12       ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Khz_reg   ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_1Mhz_reg   ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Hz_reg   ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_10Khz_reg  ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100hz_reg  ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; clk_div:clockdiv|clock_100Khz_reg ; CLOCK_50                          ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_50                          ; CLOCK_50                          ; 1426     ; 0        ; 0        ; 0        ;
; KEY[1]                            ; CLOCK_50                          ; 17136    ; 0        ; 0        ; 0        ;
; SW[15]                            ; CLOCK_50                          ; 1046     ; 1046     ; 0        ; 0        ;
; KEY[1]                            ; KEY[1]                            ; 204      ; 285107   ; 2193     ; 12786    ;
; pipereg:IF_ID|out1[26]            ; KEY[1]                            ; 96       ; 96       ; 112      ; 80       ;
; KEY[1]                            ; pipereg:IF_ID|out1[26]            ; 1024     ; 992      ; 0        ; 0        ;
; SW[15]                            ; SW[15]                            ; 5        ; 5        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 1484  ; 1484 ;
; Unconstrained Output Ports      ; 83    ; 83   ;
; Unconstrained Output Port Paths ; 230   ; 230  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Nov 21 17:00:18 2013
Info: Command: quartus_sta RegFile -c RegFile
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 37 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RegFile.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name KEY[1] KEY[1]
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_10Hz_reg clk_div:clockdiv|clock_10Hz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_100hz_reg clk_div:clockdiv|clock_100hz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_1Khz_reg clk_div:clockdiv|clock_1Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_10Khz_reg clk_div:clockdiv|clock_10Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_100Khz_reg clk_div:clockdiv|clock_100Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:clockdiv|clock_1Mhz_reg clk_div:clockdiv|clock_1Mhz_reg
    Info (332105): create_clock -period 1.000 -name pipereg:IF_ID|out1[26] pipereg:IF_ID|out1[26]
    Info (332105): create_clock -period 1.000 -name SW[15] SW[15]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -12.290
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -12.290      -184.062 CLOCK_50 
    Info (332119):   -10.585     -7196.402 KEY[1] 
    Info (332119):    -8.142      -248.212 pipereg:IF_ID|out1[26] 
    Info (332119):    -0.071        -0.139 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):    -0.070        -0.141 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):    -0.068        -0.103 clk_div:clockdiv|clock_10Hz_reg 
    Info (332119):    -0.063        -0.128 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):    -0.062        -0.098 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):    -0.061        -0.140 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):     0.353         0.000 SW[15] 
Info (332146): Worst-case hold slack is -5.493
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.493      -316.998 KEY[1] 
    Info (332119):    -0.873        -3.856 SW[15] 
    Info (332119):     0.033         0.000 CLOCK_50 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_10Hz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):     0.391         0.000 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):     4.012         0.000 pipereg:IF_ID|out1[26] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -3746.222 KEY[1] 
    Info (332119):    -1.380       -76.380 CLOCK_50 
    Info (332119):    -1.222        -1.222 SW[15] 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_10Hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):     0.500         0.000 pipereg:IF_ID|out1[26] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.538
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.538       -54.294 CLOCK_50 
    Info (332119):    -4.517     -3091.771 KEY[1] 
    Info (332119):    -3.726      -111.019 pipereg:IF_ID|out1[26] 
    Info (332119):     0.506         0.000 clk_div:clockdiv|clock_10Hz_reg 
    Info (332119):     0.506         0.000 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):     0.507         0.000 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):     0.509         0.000 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):     0.509         0.000 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):     0.512         0.000 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):     0.789         0.000 SW[15] 
Info (332146): Worst-case hold slack is -3.100
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.100      -191.613 KEY[1] 
    Info (332119):    -0.731        -3.285 SW[15] 
    Info (332119):    -0.048        -0.077 CLOCK_50 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_10Hz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):     0.215         0.000 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):     2.188         0.000 pipereg:IF_ID|out1[26] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -3746.222 KEY[1] 
    Info (332119):    -1.380       -76.380 CLOCK_50 
    Info (332119):    -1.222        -1.222 SW[15] 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_100Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_100hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_10Hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_10Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_1Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:clockdiv|clock_1Mhz_reg 
    Info (332119):     0.500         0.000 pipereg:IF_ID|out1[26] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 326 megabytes
    Info: Processing ended: Thu Nov 21 17:00:27 2013
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:06


