I"<p>mismatch의 원인:</p>

<p>Systemic mismatch:
회로/레이아웃 설계때문에 생기는 mismatch다.
설계 잘하면 피할 수 있다.</p>

<p>어떻게 설계를 잘하면 피할 수 있나?</p>

<p>소자를 사용할때, 그냥 하나 말고 unit size 소자를 여러개 이어서 만든다.
트랜지스터, 저항, 캐패시터 다 여러개 붙여서 소자 하나 만든다.</p>

<p>같은 전압이 걸려야 하는 곳은 모든 것을 똑같게 해줘야 한다.
wire 길이, routing 거리, parasitic capacitance 등 모두 동일하게 해줘야 한다.</p>

<p>다른 type device들은 섞으면 안된다.
poly 저항 +  n+저항 이런 식으로 섞으면 안된다.</p>

<p>poly 저항과 n+저항이 있을 경우, 같은 device끼리 모아서 layout해라.
거리가 멀 수록 variation이 크다.</p>

<p>random mismatch:
process parameters, lithography에서의 variation에 의한 mismatch</p>

<p>device length, channel doping, oxide thickness, sheet resistance, capacitance 등이 트랜지스터마다 조금씩 다르다.</p>

<p>소자의 면적을 넓히면, 면적이 작을때보다 variation이 작아진다.</p>

<p>block을 layout할 경우, 정사각형으로 layout하는게 가장 matching이 좋다.</p>

<p>gradient mismatch:
Wafer 위에서의 위치에 따라서 특성이 달라지는 mismatch</p>

<p>wafer가 완전히 평평하지 않아서 생기는 mismatch다.</p>

<p>gradient mismatch를 줄이려면, 소자들이 비슷한 위치에 있어야 한다.</p>

<p>common centroid, interdigitation으로 개선한다.</p>

<p>이 방식들이 뭔지는 나중에 설명</p>

<p>WPE:
Nwell을 형성하기 위해 ion implant를 할 떄,
photoresist 없는 영역에는 이온이 박히고,
photoresist 있는 영역은 photoresist에 막혀서 이온이 안 박힌다.</p>

<p>이때, 일부 이온이 photoresist에 튕겨져 나와 well에 들어간다.
그 결과, well의 edge 부분에는 더 많은 이온이 박혀 doping 농도가 증가한다.</p>

<p>이러면 무슨 문제가 생기냐?
Nwell 위에 PMOS를 만들어야 하는데,
Nwell 농도가 높으면 channel에 hole 모이기 힘들어진다.
그래서 channel이 만들어지기 더 힘들게 되어 Vth가 증가한다.</p>

<p>그니까, well의 edge쪽 트랜지스터들은 원래 의도보다 Vth가 높아지는거다.
이러면 켜지는 전압도 높아지고, 켜졌을때 전류도 줄어든다.</p>

<p>이걸 예방하려면, 소자들은 well edge로부터 멀리 떨어뜨려야 한다.</p>

<p>멀리 떨어뜨리는게 확실해서 좋겠지만,
너무 멀리 떨어뜨리면 소자들을 연결하는 배선이 길어져 metal 저항이 늘어나고, 전체 layout 크기도 늘어나게 된다.</p>

<p>그래서 적당히 떨어뜨려줘야 한다.</p>

<p>Well을 만든 뒤 guardring을 쳐두면 WPE 효과가 거의 안보인다. guardring 두께가 있으니까.</p>

<p>Sheet gate Oxide는 고전압 트랜지스터에서 나타나는 현상인데, 비슷한 현상이다.</p>

<p>STI Stress:
기존에는 active끼리 분리하기 위해 LOCOS(Local Oxidation Of Silicon) 방식을 썼는데,
이러면 bird’s beak 현상때문에 active 영역 면적 손해가 발생했고, 집적도를 높이기도 힘들었다.
이 현상은 가로방향으로 산화 영역이 늘어나는 현상이다.</p>

<p>이제는 STI(Shallow Trench Isolation) 방식을 쓴다.
근데 공정이 더 작아지다보니 STI에서도 문제가 생기고 있다.
STI에 채워넣는 물질이 active를 미는 힘을 만들어서, active에 기계적 stress를 준다.</p>

<p>이러면 gate length가 줄어들어 leakage current가 증가한다.</p>

<p>이 영향을 줄이기 위해, dummy tr을 추가하거나, array 구조로 active를 계속 연결한다.</p>

<p>Active 없는곳은 다 isolation이다. 여기에는 SiO2가 채워진다.
이 SiO2가 양옆을 밀어서 STI stress effect가 생긴다.</p>

<p>이 효과에 의해:
PMOS는 mobility 증가, Vth 증가
NMOS는 mobility 감소, Vth 증가</p>

<p>여기서 PMOS는 mobility 증가 효과가 커서 전류가 증가하고 빨라진다
NMOS는 전류가 줄어들고 느려진다
결국 소자들이 설계랑 다르게 동작하게 되는거다</p>

<p>이 효과를 줄이려면, 채널 방향 Source Drain을 길게 만들거나
finger를 집어넣어서 가운데 소자에 stress가 잘 안들어가게 해야 한다.</p>

<p>미세 공정에서는 leakage current 문제가 심각하기 때문에,</p>

<p>Mismatch: MonteCarlo simulation에서 볼 수 있는, random variation이다.
mismatch는 lithography, etching, diffusion, implant 등 과정에서
제대로 직선이 안그려지고 울퉁불퉁하게 그려져서 문제가 생기는거다</p>

<p>mismatch는 모든 소자에 생긴다.
이걸 해결하려면 소자 면적을 키우는 수밖에 없다
소자 면적을 키우면 표준편차가 줄어든다</p>

<p>웨이퍼를 잘라서 die를 만들고 그걸 packaging하는데,
패키징해놓으면 die 가운데에는 압력이 낮고 끄트머리에는 압력이 높게 작용한다.</p>

<p>Silicon은 piezoresistive 효과가 있어서, 압력이 높아지면 저항이 늘어난다.
그래서 die 가운데에 있는 소자랑 끄트머리에 잇는 소자랑 저항이 다르다.</p>

<p>근데 뭐 사실 이 효과는 크지 않다.
각 회로들 크기에 비해 die가 아주 커서, gradient 효과가 거의 안보여서 그렇다.</p>

<p>문제는 thermal gradient다.
회로가 뜨거워지면 뜨거운곳 덜뜨거운곳 소자별로 동작이 달라진다.
그래서 layout을 할때 common centroid 구조를 쓴다.</p>

<p>1차원 배치: ABBA
2차원 배치:
AB ABBA
BA BAAB
이런 식으로 한다.</p>

<p>Common mode feedback이 thermal gradient 영향 줄이는데에 도움이 된다?</p>
:ET