<!DOCTYPE html>
<html lang="en">
<head>
  <meta charset="UTF-8">
<meta name="viewport" content="width=device-width, initial-scale=1, maximum-scale=2">
<meta name="theme-color" content="#222">
<meta name="generator" content="Hexo 5.4.2">
  <link rel="apple-touch-icon" sizes="180x180" href="/images/apple-touch-icon-next.png">
  <link rel="icon" type="image/png" sizes="32x32" href="/images/favicon-32x32-next.png">
  <link rel="icon" type="image/png" sizes="16x16" href="/images/favicon-16x16-next.png">
  <link rel="mask-icon" href="/images/logo.svg" color="#222">

<link rel="stylesheet" href="/css/main.css">


<link rel="stylesheet" href="/lib/font-awesome/css/all.min.css">

<script id="hexo-configurations">
    var NexT = window.NexT || {};
    var CONFIG = {"hostname":"example.com","root":"/","scheme":"Muse","version":"7.8.0","exturl":false,"sidebar":{"position":"left","display":"post","padding":18,"offset":12,"onmobile":false},"copycode":{"enable":false,"show_result":false,"style":null},"back2top":{"enable":true,"sidebar":false,"scrollpercent":false},"bookmark":{"enable":false,"color":"#222","save":"auto"},"fancybox":false,"mediumzoom":false,"lazyload":false,"pangu":false,"comments":{"style":"tabs","active":null,"storage":true,"lazyload":false,"nav":null},"algolia":{"hits":{"per_page":10},"labels":{"input_placeholder":"Search for Posts","hits_empty":"We didn't find any results for the search: ${query}","hits_stats":"${hits} results found in ${time} ms"}},"localsearch":{"enable":false,"trigger":"auto","top_n_per_article":1,"unescape":false,"preload":false},"motion":{"enable":true,"async":false,"transition":{"post_block":"fadeIn","post_header":"slideDownIn","post_body":"slideDownIn","coll_header":"slideLeftIn","sidebar":"slideUpIn"}}};
  </script>

  <meta name="description" content="RISC-V是加州大学伯克利分校（University of California at Berkeley，以下简称UCB）设计并发布的一种开源指令集架构，其目标是成为指令集架构领域的Linux，应用覆盖IoT（Internet of Things）设备、桌面计算机、高性能计算机等众多领域。其产生是因为UCB的研究人员在研究指令集架构的过程中，发现当前指令集架构存在如下问题。 　　（1）绝大多数">
<meta property="og:type" content="article">
<meta property="og:title" content="RISC-V开源处理器及SoC">
<meta property="og:url" content="http://example.com/2022/04/10/RISC-V%E5%BC%80%E6%BA%90%E5%A4%84%E7%90%86%E5%99%A8%E5%8F%8ASoC/index.html">
<meta property="og:site_name" content="Hexo">
<meta property="og:description" content="RISC-V是加州大学伯克利分校（University of California at Berkeley，以下简称UCB）设计并发布的一种开源指令集架构，其目标是成为指令集架构领域的Linux，应用覆盖IoT（Internet of Things）设备、桌面计算机、高性能计算机等众多领域。其产生是因为UCB的研究人员在研究指令集架构的过程中，发现当前指令集架构存在如下问题。 　　（1）绝大多数">
<meta property="og:locale" content="en_US">
<meta property="og:image" content="https://img.mp.itc.cn/upload/20170223/a07d20147882468ea74cc7fe65f051bb_th.jpeg">
<meta property="og:image" content="https://img.mp.itc.cn/upload/20170223/5a64d713dbc34139b794e718f9c8be56_th.jpeg">
<meta property="og:image" content="https://img.mp.itc.cn/upload/20170223/6a7833217e374d0fa676883027c607e7_th.jpeg">
<meta property="og:image" content="https://img.mp.itc.cn/upload/20170223/980fd1cab47f4c8ea47020dc4a761d0c_th.jpeg">
<meta property="og:image" content="https://img.mp.itc.cn/upload/20170223/5df254aee17a42e883f2b03af1835630_th.jpeg">
<meta property="article:published_time" content="2022-04-10T02:31:23.000Z">
<meta property="article:modified_time" content="2022-04-10T02:41:07.297Z">
<meta property="article:author" content="Zheli Han">
<meta property="article:tag" content="转载 “ 基于RISC-V架构的开源处理器及SoC研究综述”">
<meta name="twitter:card" content="summary">
<meta name="twitter:image" content="https://img.mp.itc.cn/upload/20170223/a07d20147882468ea74cc7fe65f051bb_th.jpeg">

<link rel="canonical" href="http://example.com/2022/04/10/RISC-V%E5%BC%80%E6%BA%90%E5%A4%84%E7%90%86%E5%99%A8%E5%8F%8ASoC/">


<script id="page-configurations">
  // https://hexo.io/docs/variables.html
  CONFIG.page = {
    sidebar: "",
    isHome : false,
    isPost : true,
    lang   : 'en'
  };
</script>

  <title>RISC-V开源处理器及SoC | Hexo</title>
  






  <noscript>
  <style>
  .use-motion .brand,
  .use-motion .menu-item,
  .sidebar-inner,
  .use-motion .post-block,
  .use-motion .pagination,
  .use-motion .comments,
  .use-motion .post-header,
  .use-motion .post-body,
  .use-motion .collection-header { opacity: initial; }

  .use-motion .site-title,
  .use-motion .site-subtitle {
    opacity: initial;
    top: initial;
  }

  .use-motion .logo-line-before i { left: initial; }
  .use-motion .logo-line-after i { right: initial; }
  </style>
</noscript>

</head>

<body itemscope itemtype="http://schema.org/WebPage">
  <div class="container use-motion">
    <div class="headband"></div>

    <header class="header" itemscope itemtype="http://schema.org/WPHeader">
      <div class="header-inner"><div class="site-brand-container">
  <div class="site-nav-toggle">
    <div class="toggle" aria-label="Toggle navigation bar">
      <span class="toggle-line toggle-line-first"></span>
      <span class="toggle-line toggle-line-middle"></span>
      <span class="toggle-line toggle-line-last"></span>
    </div>
  </div>

  <div class="site-meta">

    <a href="/" class="brand" rel="start">
      <span class="logo-line-before"><i></i></span>
      <h1 class="site-title">Hexo</h1>
      <span class="logo-line-after"><i></i></span>
    </a>
  </div>

  <div class="site-nav-right">
    <div class="toggle popup-trigger">
    </div>
  </div>
</div>




<nav class="site-nav">
  <ul id="menu" class="main-menu menu">
        <li class="menu-item menu-item-home">

    <a href="/" rel="section"><i class="fa fa-home fa-fw"></i>Home</a>

  </li>
        <li class="menu-item menu-item-about">

    <a href="/about/" rel="section"><i class="fa fa-user fa-fw"></i>About</a>

  </li>
        <li class="menu-item menu-item-archives">

    <a href="/archives/" rel="section"><i class="fa fa-archive fa-fw"></i>Archives</a>

  </li>
  </ul>
</nav>




</div>
    </header>

    
  <div class="back-to-top">
    <i class="fa fa-arrow-up"></i>
    <span>0%</span>
  </div>


    <main class="main">
      <div class="main-inner">
        <div class="content-wrap">
          

          <div class="content post posts-expand">
            

    
  
  
  <article itemscope itemtype="http://schema.org/Article" class="post-block" lang="en">
    <link itemprop="mainEntityOfPage" href="http://example.com/2022/04/10/RISC-V%E5%BC%80%E6%BA%90%E5%A4%84%E7%90%86%E5%99%A8%E5%8F%8ASoC/">

    <span hidden itemprop="author" itemscope itemtype="http://schema.org/Person">
      <meta itemprop="image" content="/images/avatar.png">
      <meta itemprop="name" content="Zheli Han">
      <meta itemprop="description" content="a expection, a dependency, a tomorrow">
    </span>

    <span hidden itemprop="publisher" itemscope itemtype="http://schema.org/Organization">
      <meta itemprop="name" content="Hexo">
    </span>
      <header class="post-header">
        <h1 class="post-title" itemprop="name headline">
          RISC-V开源处理器及SoC
        </h1>

        <div class="post-meta">
            <span class="post-meta-item">
              <span class="post-meta-item-icon">
                <i class="far fa-calendar"></i>
              </span>
              <span class="post-meta-item-text">Posted on</span>
              

              <time title="Created: 2022-04-10 10:31:23 / Modified: 10:41:07" itemprop="dateCreated datePublished" datetime="2022-04-10T10:31:23+08:00">2022-04-10</time>
            </span>

          

        </div>
      </header>

    
    
    
    <div class="post-body" itemprop="articleBody">

      
        <p> RISC-V是加州大学伯克利分校（University of California at Berkeley，以下简称UCB）设计并发布的一种开源指令集架构，其目标是成为指令集架构领域的Linux，应用覆盖IoT（Internet of Things）设备、桌面计算机、高性能计算机等众多领域。其产生是因为UCB的研究人员在研究指令集架构的过程中，发现当前指令集架构存在如下问题。</p>
<p>　　（1）绝大多数指令集架构都是受专利保护的，比如：x86、MIPS、Alpha，使用这些架构需要授权，限制了竞争的同时也扼制了创新。</p>
<p>　　（2）当前的指令集架构都比较复杂，不适合学术研究，而且很多复杂性是因为一些糟糕的设计或者背负历史包袱所带来的。</p>
<p>　　（3）当前的指令集架构都是针对某一领域的，比如：x86主要是面向服务器、ARM主要是面向移动终端，为此对应的指令集架构针对该领域做了大量的领域特定优化，缺乏一个统一的架构可以适用多个领域。</p>
<p>　　（4）商业的指令集架构容易受企业发展状况的影响，比如：Alpha架构就随着DEC公司的被收购而几近消失。</p>
<p>　　（5）当前已有的各种指令集架构不便于针对特定的应用进行自定义扩展。</p>
<p> 为此，UCB的研究人员Krste Asanovic、Andrew Waterman、Yunsup Lee决定设计一种新的指令级架构，并决定以BSD授权的方式开源，希望借此可以有更多创新的处理器产生、有更多的处理器开源，并以此降低电子产品成本。</p>
<p>　　RISC-V自2014年正式发布以来，受到了包括谷歌、IBM、Oracle等在内的众多企业以及包括剑桥大学、苏黎世联邦理工大学、印度理工学院、中国科学院在内的众多知名学府与研究机构的关注和参与，围绕RISC-V的生态环境逐渐完善，并涌现了众多开源处理器及SoC采用RISC-V架构，这些处理器既有标量处理器，也有超标量处理器，既有单核处理器，也有多核处理器，本文接下来将简单介绍RISC-V架构的基本设计，随后将详细描述目前采用RISC-V架构的开源处理器与SoC。</p>
<h2 id="RISC-V简介"><a href="#RISC-V简介" class="headerlink" title="RISC-V简介"></a>RISC-V简介</h2><h3 id="基本设计"><a href="#基本设计" class="headerlink" title="基本设计"></a>基本设计</h3><p>RISC-V是一个典型三操作数、加载-存储形式的RISC架构，包括三个基本指令集和6个扩展指令集，如表1所示，其中RV32E是RV32I的子集，不单独计算。</p>
<p><img src="https://img.mp.itc.cn/upload/20170223/a07d20147882468ea74cc7fe65f051bb_th.jpeg"></p>
<p>基本指令集的名称后缀都是I，表示Integer，任何一款采用RISC-V架构的处理器都要实现一个基本指令集，根据需要，可以实现多种扩展指令集，例如：如果实现了RV32IM，表示实现了32位基本指令集和乘法除法扩展指令集。如果实现了RV32IMAFD，那么可以使用RV32G来表示，表示实现了通用标量处理器指令集。本文只介绍RV32I的基本情况。</p>
<p>　　RV32I指令集有47条指令，能够满足现代操作系统运行的基本要求，47条指令按照功能可以分为如下几类。</p>
<ul>
<li><p>整数运算指令： 实现算数、逻辑、比较等运算</p>
</li>
<li><p>分支转移指令： 实现条件转移、无条件转移等运算，<strong>没有延迟槽</strong></p>
</li>
<li><p>加载存储指令： 实现字节、半字、字的加载、存储操作，采用<strong>寄存器相对寻址</strong> 方式</p>
</li>
<li><p>控制与状态寄存器访问指令：实现对系统控制与状态寄存器的原子读-写、原子读-修改、原子读-清零等操作</p>
</li>
<li><p>系统调用指令： 实现系统调用、调试等操作</p>
</li>
</ul>
<h3 id="RISC-V的优势"><a href="#RISC-V的优势" class="headerlink" title="RISC-V的优势"></a>RISC-V的优势</h3><h4 id="与开源指令集架构相比"><a href="#与开源指令集架构相比" class="headerlink" title="与开源指令集架构相比"></a>与开源指令集架构相比</h4><p>在RISC-V发布之前，实际上已经有几种开源指令级架构，包括SPARC V8、OpenRISC，其中SUN发布的开源多核多线程处理器OpenSparcT1、OpenSparcT2，以及欧空局的LEON3采用的就是SPARC V8，OpenRISC也有同名的开源处理器，以下介绍了RISC-V与前两者的比较，如表2所示。此外，OpenRISC的许可证为GPL，这意味着所有的指令集改动都必须开源。而RISC-V的许可证是较为宽松的BSD License授权。</p>
<p><img src="https://img.mp.itc.cn/upload/20170223/5a64d713dbc34139b794e718f9c8be56_th.jpeg"></p>
<h4 id="与商业指令集架构相比"><a href="#与商业指令集架构相比" class="headerlink" title="与商业指令集架构相比"></a>与商业指令集架构相比</h4><p>UCB的研究人员设计了一款采用RISC-V指令集架构的开源处理器Rocket，并且已经成功流片了11次，其中采用台积电40nm工艺时的性能与采用同样工艺的，都是标量处理器的ARM Cortex-A5的性能对比如表3所示。可见Rocket占用更小的面积，使用更小的功耗，但是性能却更优。</p>
<p><img src="https://img.mp.itc.cn/upload/20170223/6a7833217e374d0fa676883027c607e7_th.jpeg"></p>
<h2 id="开源处理器现状"><a href="#开源处理器现状" class="headerlink" title="开源处理器现状"></a>开源处理器现状</h2><p>目前基于RISC-V架构的开源处理器有很多，既有标量处理器Rocket，也有超标量处理器BOOM，还有面向嵌入式领域的Z-scale、PicoRV32等。</p>
<p>　　2.1 标量处理器——Rocket</p>
<p> Rocket是UCB设计的一款64位、5级流水线、单发射顺序执行处理器，主要特点有：</p>
<ul>
<li><p>支持MMU，支持分页虚拟内存，所以可以移植Linux操作系统</p>
</li>
<li><p>具有兼容IEEE 754-2008标准的FPU</p>
</li>
<li><p>具有分支预测功能，具有BTB（Branch Prediction Buff）、BHT（Branch History Table）、RAS（Return Address Stack）</p>
</li>
</ul>
<p> Rocket是采用Chisel（Constructing Hardware in an Scala Embedded Language）编写的，这也是UCB设计的一种开源的硬件编程语言，是Scala语言的领域特定应用，可以充分利用Scala的优势，将面向对象（object orientation）、函数式编程（functional programming）、类型参数化（parameterized types）、类型推断（type inference）等概念引入硬件编程语言，从而提供更加强大的硬件开发能力。Chisel除了开源之外，还有一个优势就是使用Chisel编写的硬件电路，可以通过编译得到对应的Verilog设计，还可以得到对应的C++模拟器。Rocket使用Chisel编写，就可以很容易得到对应的软件模拟器。同时，因为Chisel是面向对象的，所以Rocket的很多类可以被其他开源处理器、开源SoC直接使用。</p>
<p>　　Rocket已经被流片11次之多，其性能比较参考前文表3。</p>
<p>　　2.2 超标量乱序执行处理器——BOOM</p>
<p> BOOM（Berkeley Out-of-Order Machine）是UCB设计的一款64位超标量、乱序执行处理器，支持RV64G，也是采用Chisel编写，利用Chisel的优势，只使用了9000行代码，流水线可以划分为六个阶段：取指、译码/重命名/指令分配、发射/读寄存器、执行、访存、回写。</p>
<p> 借助于Chisel，BOOM是可参数化配置的超标量处理器，可配置的参数包括：</p>
<ul>
<li><p>取指、译码、提交、指令发射的宽度</p>
</li>
<li><p>重排序缓存ROB（Re-Order Buffer）、物理寄存器的大小</p>
</li>
<li><p>取指令缓存、RAS、BTB、加载、存储队列的深度</p>
</li>
<li><p>有序发射还是无序发射</p>
</li>
<li><p>L1 cache的路数</p>
</li>
<li><p>MSHRs（Miss Status Handling Registers）的大小</p>
</li>
<li><p>是否使能L2 Cache</p>
</li>
</ul>
<p> UCB已经在40nm工艺上对BOOM进行了流片，测试结果如表4所示。可见BOOM与商业产品ARM Cortex-A9的性能要略优，体现在面积小、功耗低。</p>
<p><img src="https://img.mp.itc.cn/upload/20170223/980fd1cab47f4c8ea47020dc4a761d0c_th.jpeg"></p>
<p>　　2.3 处理器家族——SHAKTI</p>
<p> SHAKTI是印度理工学院的一个计划，目标是设计一系列适合不同应用环境的、基于RISC-V的开源处理器，以及一些IP核，以便搭建SoC。这些处理器是E-Class、C-Class、I-Class、M-Class、S-Class、H-Class、T-Class、N-Class，目前已经开源的是前三个，使用Bluespec System Verilog编写。</p>
<ul>
<li><p>E-Class：32位标量处理器，3级流水线，支持RISC-V的C（Compress）扩展，目标是超低功耗处理器。</p>
</li>
<li><p>C-Class：32位或者64位标量处理器，3-8级流水线，支持MMU、具有容错功能、支持RISC-V的C扩展，目标也是超低功耗处理器。</p>
</li>
<li><p>I-Class：64位、1-8核，乱序执行处理器，共享L2 Cache、支持双线程、SIMD/VPU，目标是通用处理器。</p>
</li>
<li><p>M-Class：I-Class的增强版，增加了指令发射大小、支持四线程、最高支持16核，目标是通用处理器、低端服务器和移动应用。</p>
</li>
<li><p>S-Class：64位、超标量多线程处理器，支持L3 Cache、RapidIO、HMC（Hybrid Memory Cube）、向量处理单元，还有协处理器用于数据库访问、加密算法、机器学习，最高支持64核，目标是通用处理器、服务器。</p>
</li>
<li><p>H-Class：64位、32-128核、支持多线程、顺序或者乱序执行处理器，具有向量处理单元，目标是高性能计算。</p>
</li>
<li><p>T-Class：64或者128位处理器，其中通过为存储器引入Tag，从而增强其安全性。</p>
</li>
<li><p>N-Class：目标是通过自定义的扩展进行网络数据处理。</p>
</li>
</ul>
<p>　　2.4 嵌入式应用处理器——ORCA</p>
<p> PicoRV32是由VectorBlox公司设计的一款32位标量处理器，目标是应用于嵌入式领域，采用VHDL编写，实现了RV32IM，也可以移除其中的M扩展，也就是移除乘法除法扩展，从而减少芯片占用资源，甚至可以移除与定时器有关的指令，从而仅仅实现RV32E。当将ORCA作为一个软核下载到FPGA上的时候，其资源占用与主频如表5所示。</p>
<p><img src="https://img.mp.itc.cn/upload/20170223/5df254aee17a42e883f2b03af1835630_th.jpeg"></p>
<p>　　2.5 其他开源处理器</p>
<p>　　（1）RI5CY</p>
<p>　　RI5CY是由苏黎世联邦理工大学和波罗尼亚大学联合设计的一款小巧的4级流水线开源处理器，实现了RV32IC，以及RV32M中乘法指令mul，其目标是作为并行超低功耗处理器项目PULP（Parallel Ultra Low Power）的处理器核，所以RI5CY在RISC-V的基础上增加了许多扩展，包括硬件循环、乘累加、高级算术指令等。采用UMC的65nm工艺进行流片，RI5CY主频可以达到654MHz，动态功耗是17.5uW/MHz[6]。采用SystemVerilog编写。</p>
<p>　　（2）RIDECORE</p>
<p>　　RIDECORE (RIsc-v Dynamic Execution CORE) 是由东京工业大学设计发布的一款超标量乱序执行处理器，实现了RV32IM，6级流水线，分别是取指、译码、指令分配、发射、执行、提交，可以同时取两条指令、对两条指令译码、提交两条指令。采用的是Gshare分支预测机制。</p>
<p>　　（3）Hwacha</p>
<p>　　Hwacha是由UCB开发的一款向量处理器，UCB将Hwacha作为RISC-V的一个非标准扩展Xhwacha，已经以28nm和45nm的工艺流片多次，主频在1.5GHz以上，目前还在研发中，正在修改OpenCL的编译器，以适合Hwacha，UCB计划以开源的形式发布其代码。</p>
<p>　　（4）f32c</p>
<p>　　f32c是由萨格勒布大学设计发布的32位、5级流水线、标量处理器，原本实现的是MIPS指令集，后来添加实现了RISC-V指令集，处理器包括分支预测、直接映射缓存，同时发布的还有SDRAM控制器、SRAM控制器、视频FrameBuffer、SPI控制器、UART、GPIO等IP，使用VHDL编写代码。使用f32c处理器核，萨格勒布大学发布了FPGArduino项目，该项目将一块FPGA开发板变为一个Arduino板，并且可以使用Arduino IDE进行程序编译下载。</p>
<p>　　（5）Z-scale/V-scale</p>
<p> Z-scale是UCB发布的针对嵌入式环境的32位、3级流水线、单发射标量处理器，实现了RV32IM，指令总线和数据总线都是AHB-Lite。Z-scale采用是Chisel编写代码，利用Rocket中的代码，仅增加了604行代码就实现了Z-scale。V-scale是Z-scale对应的Verilog版本。</p>
<p>　　（6）sodor</p>
<p>　　sodor是UCB发布的针对教学的32位开源处理器系列，采用Chisel编码实现，可以很容易的得到对应的C++模拟器。sodor系列有五种处理器，分别是单周期处理器、2级流水线处理器、3级流水线处理器、5级流水线处理器、可执行微码的处理器。</p>
<p>　　（7）PicoRV32</p>
<p>　　PicoRV32是由RISC-V开发者Clifford Wolf设计发布的一款大小经过优化的开源处理器，实现了RV32IMC，并且根据不同环境可配置为实现RV32E、RV32I、RV32IC、RV32IM、RV32IMC。内置一个可选择的中断控制器。其特点是小巧，在Xilinx7系列芯片上占用750-2000个LUT，速度可以达到250-400MHz。PicoRV32采用Verilog编写代码。</p>
<p>　　（8）Tom Thumb</p>
<p>　　Tom Thumb是由RISC-V开发者maikmerten设计发布的一款32位、6级流水线开源处理器，实现了RV32I，目标是尽量减少FPGA的资源占用，在Cyclone IV系列FPGA上大约占用资源1200 LEs。采用VHDL编写代码。</p>
<p>　　（9）FlexPRET</p>
<p>　　FlexPRET[7]是由UCB设计发布的5级流水线、多线程处理器，目标是使用在实时嵌入式应用中，线程数量可配置为1-8。为了提高嵌入式处理器的资源利用率，每个硬件线程被标记为硬实时（hard real-time thread）或者软实时（soft real-time thread），硬实时线程按照固定的频率被调度，如果当前没有硬实时线程可调度，再调度软实时线程。使用Chisel编写代码。</p>
<p>　　（10）YARVI</p>
<p>　　YARVI（Yet Another RISC-V Implementation）是由RISC-V开发者Tommy Thorn设计发布的一款简单的、32位开源处理器，实现了RV32I，使用Verilog作为开发语言。其出发点不在于性能，而是要能够清晰、准确的实现RV32I。</p>
<p>　　3 基于RISC-V的开源SoC研究现状</p>
<p> 3.1 Rocket-Chip</p>
<p> UCB为了方便用户学习，同时也为了便于重复使用已设计好的硬件模块，在GitHub上建立了Rocket-Chip Generator的项目，其中包括了Chisel、GCC、Rocket处理器，以及围绕Rocket的一系列总线单元、外设、缓存等，并且采用了参数化的配置方法，从而可以方便的创建不同性能要求的基于Rocket处理器的SoC。采用Chisel编写，主要的子模块如下。</p>
<ul>
<li><p>Chisel：UCB设计的开源硬件编程语言。</p>
</li>
<li><p>Hardfloat：参数可配置的、兼容IEEE 754-2008标准的浮点单元。</p>
</li>
<li><p>Riscv-tools：开发工具，包括GCC、Newlib，以及移植的Linux。</p>
</li>
<li><p>Rocket：Rocket处理器，包括L1 Cache。</p>
</li>
<li><p>Uncore：实现了需要与Rocket紧密连接的功能单元，比如L2 Cache、L1 Coherence Hub等。</p>
</li>
<li><p>Juntions：实现了不同协议的接口之间的转换。</p>
</li>
<li><p>Rocketchip：顶层模块，同时也实现了内部总线TileLink向外部总线AXI或者AHB的转换。</p>
</li>
</ul>
<p> 前文介绍的BOOM、Z-scale都可以通过配置Rocket-Chip的不同参数得到。</p>
<p>　　3.2 LowRISC</p>
<p> LowRISC是由剑桥大学为主的一些研发人员成立的非营利性组织，主要是设计发布基于RISC-V指令集的64位开源SoC，其成员有树莓派的合作者，所以其目标是希望将设计的SoC做成类似于树莓派那样价格便宜、功能丰富、拥有大量用户的开源硬件。LowRISC发布的SoC的名称也是LowRISC，是在Rocket-Chip的基础上改进开发的，采用System Verilog编写改进部分的代码。主要特点是：</p>
<p>　　（1）Tagged Memory：给每一个存储位置都增加了一个Tag，目前是双字（64bit）对应一个Tag（4bit），目的是防止控制流劫持攻击，同时也有其他的一些用处，比如：垃圾回收、设置watchpoint等。为了实现Tagged Memory，LowRISC为RISC-V增加了两条指令用来读写Tag。2015年4月发布的0.1版本中具有该功能。</p>
<p>　　（2）Untethered：早期的Rocket-Chip需要依赖于一个通用处理器的协助才能够启动，才能够访问串口、网口、SD卡等外设，Untethered LowRISC通过实现（Memory mapping I/O）、片上NASTI interconnect等功能，解决了上述问题。2015年11月发布的0.2版本中具有该功能。</p>
<p>　　（3）Trace Debugging：引入了Open SoC Debug，支持Trace Debugging，可以收集指令执行记录，便于离线或者在线分析。2016年7月发布的0.3版本中具有该功能。</p>
<p>　　3.3 PULPino</p>
<p> PULPino是苏黎世联邦理工大学和波罗尼亚大学联合发布的基于RISC-V的开源处理器，其处理器核RI5CY在前文已述，苏黎世联邦理工大学和波罗尼亚大学本来设计的项目是PULP，这是一个多核SoC项目，考虑到这个项目太复杂，有许多IP、自定义工具集，不方便开源，所以开发者决定先开源一个单核SoC项目，即PULPino。PULPino直接使用了PULP项目的许多IP。</p>
<p>　　PULPino具有一个AXI互连总线，另外还有一个APB总线，用来连接低速外设，比如：GPIO、UART、I2C控制器、SPI Master控制器等。调试模块支持Advanced Debug Unit。PULPino包括一个Boot ROM，其中可以写入BootLoader，从而实现在启动的时候从外部Flash读入程序并执行。</p>
<p>　　3.4 RISC-V VHDL</p>
<p>　　RISC-V VHDL是俄罗斯的GNSS Sensor公司发布的基于Rocket的开源SoC，其前身是莫斯科物理技术学院的一个项目。该项目的处理器核直接就用的是Rocket，可以配置为只有L1Cache，也可以配置为包括L2Cache，在此基础上，提供了大量的IP核，采用类似LEON3的GRLIB库的方式，所有的IP核都是即插即用，RISC-V VHDL提供了一个AXI总线，IP核都挂载在该总线上。IP核包括：UART、GPIO、中断控制器、以太网控制器，此外还支持DSU（Debug Support Unit），均采用VHDL编写代码。</p>
<p> RISC-V VHDL中大多数IP核都是开源的，唯一商业的是GNSSLIB，这是一个与定位导航有关的库，也是RISC-V VHDL的特色。</p>
<h2 id="总结"><a href="#总结" class="headerlink" title="总结"></a>总结</h2><p>RISC-V的发展十分迅速，除了前文已述的基于RISC-V的开源处理器、开源SoC大量涌现，还有很多的商用处理器也计划采用RISC-V指令集架构，比如PulSAR，采用的是一个异构多处理器结构，其中包括2个标量处理器Rocket，还包括两个超标量乱序执行处理器BOOM。</p>
<p> RISC-V的发展一方面得益于自身设计吸取了RISC接近40年的经验教训，使得架构设计更加合理，另一方面得益于日渐成熟的软件生态，UCB提供了针对RISC-V的开源编译器GCC、LLVM，还提供了开源仿真器Spike、QEMU，社区还移植了FreeBSD、Debian、Gentoo、Yocto、Genode等操作系统。</p>
<p>　　在第4届RISC-V专题研讨会上宣布成立了RISC-V基金会，吸纳了众多实力雄厚的商业公司和知名研究机构，其中包括中国科学院，可以预见RISC-V即将进入一个快速发展的阶段，应该会在以下几个方面有突破进展。</p>
<p>　　（1）有若干成熟的、可商业化的、采用RISC-V架构的芯片问世，并得到大规模应用。</p>
<p>　　（2）性能逼近主流桌面处理器。</p>
<p>　　（3）主流处理器与采用RISC-V架构的开源处理器组成的异构系统。</p>
<p>　　（4）移植到RISC-V架构的操作系统更加稳定可靠。</p>
<p>　　（5）采用上百个简单RISC-V核的多核并行计算。</p>
<p>　　（6）计算机教学中采用RISC-V作为范例教学。</p>
<p>　　（7）调试功能得到进一步加强。</p>
<p>版权声明：本文为博主原创文章，遵循 <a target="_blank" rel="noopener" href="https://creativecommons.org/licenses/by-sa/4.0/">CC 4.0 BY-SA</a> 版权协议，转载请附上原文出处链接和本声明。</p>
<p>本文链接：<a target="_blank" rel="noopener" href="https://blog.csdn.net/u013710265/article/details/70336301">基于RISC-V架构的开源处理器及SoC研究综述_JepsonWong的博客-CSDN博客</a></p>

    </div>

    
    
    

      <footer class="post-footer">
          <div class="post-tags">
              <a href="/tags/%E8%BD%AC%E8%BD%BD-%E2%80%9C-%E5%9F%BA%E4%BA%8ERISC-V%E6%9E%B6%E6%9E%84%E7%9A%84%E5%BC%80%E6%BA%90%E5%A4%84%E7%90%86%E5%99%A8%E5%8F%8ASoC%E7%A0%94%E7%A9%B6%E7%BB%BC%E8%BF%B0%E2%80%9D/" rel="tag"># 转载 “ 基于RISC-V架构的开源处理器及SoC研究综述”</a>
          </div>

        


        
    <div class="post-nav">
      <div class="post-nav-item">
    <a href="/2022/04/09/RISC-V-PMP%E7%89%A9%E7%90%86%E5%86%85%E5%AD%98%E4%BF%9D%E6%8A%A4%E6%9C%BA%E5%88%B6%E8%AF%A6%E8%A7%A3/" rel="prev" title="RISC-V PMP物理内存保护机制详解">
      <i class="fa fa-chevron-left"></i> RISC-V PMP物理内存保护机制详解
    </a></div>
      <div class="post-nav-item"></div>
    </div>
      </footer>
    
  </article>
  
  
  



          </div>
          

<script>
  window.addEventListener('tabs:register', () => {
    let { activeClass } = CONFIG.comments;
    if (CONFIG.comments.storage) {
      activeClass = localStorage.getItem('comments_active') || activeClass;
    }
    if (activeClass) {
      let activeTab = document.querySelector(`a[href="#comment-${activeClass}"]`);
      if (activeTab) {
        activeTab.click();
      }
    }
  });
  if (CONFIG.comments.storage) {
    window.addEventListener('tabs:click', event => {
      if (!event.target.matches('.tabs-comment .tab-content .tab-pane')) return;
      let commentClass = event.target.classList[1];
      localStorage.setItem('comments_active', commentClass);
    });
  }
</script>

        </div>
          
  
  <div class="toggle sidebar-toggle">
    <span class="toggle-line toggle-line-first"></span>
    <span class="toggle-line toggle-line-middle"></span>
    <span class="toggle-line toggle-line-last"></span>
  </div>

  <aside class="sidebar">
    <div class="sidebar-inner">

      <ul class="sidebar-nav motion-element">
        <li class="sidebar-nav-toc">
          Table of Contents
        </li>
        <li class="sidebar-nav-overview">
          Overview
        </li>
      </ul>

      <!--noindex-->
      <div class="post-toc-wrap sidebar-panel">
          <div class="post-toc motion-element"><ol class="nav"><li class="nav-item nav-level-2"><a class="nav-link" href="#RISC-V%E7%AE%80%E4%BB%8B"><span class="nav-number">1.</span> <span class="nav-text">RISC-V简介</span></a><ol class="nav-child"><li class="nav-item nav-level-3"><a class="nav-link" href="#%E5%9F%BA%E6%9C%AC%E8%AE%BE%E8%AE%A1"><span class="nav-number">1.1.</span> <span class="nav-text">基本设计</span></a></li><li class="nav-item nav-level-3"><a class="nav-link" href="#RISC-V%E7%9A%84%E4%BC%98%E5%8A%BF"><span class="nav-number">1.2.</span> <span class="nav-text">RISC-V的优势</span></a><ol class="nav-child"><li class="nav-item nav-level-4"><a class="nav-link" href="#%E4%B8%8E%E5%BC%80%E6%BA%90%E6%8C%87%E4%BB%A4%E9%9B%86%E6%9E%B6%E6%9E%84%E7%9B%B8%E6%AF%94"><span class="nav-number">1.2.1.</span> <span class="nav-text">与开源指令集架构相比</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#%E4%B8%8E%E5%95%86%E4%B8%9A%E6%8C%87%E4%BB%A4%E9%9B%86%E6%9E%B6%E6%9E%84%E7%9B%B8%E6%AF%94"><span class="nav-number">1.2.2.</span> <span class="nav-text">与商业指令集架构相比</span></a></li></ol></li></ol></li><li class="nav-item nav-level-2"><a class="nav-link" href="#%E5%BC%80%E6%BA%90%E5%A4%84%E7%90%86%E5%99%A8%E7%8E%B0%E7%8A%B6"><span class="nav-number">2.</span> <span class="nav-text">开源处理器现状</span></a></li><li class="nav-item nav-level-2"><a class="nav-link" href="#%E6%80%BB%E7%BB%93"><span class="nav-number">3.</span> <span class="nav-text">总结</span></a></li></ol></div>
      </div>
      <!--/noindex-->

      <div class="site-overview-wrap sidebar-panel">
        <div class="site-author motion-element" itemprop="author" itemscope itemtype="http://schema.org/Person">
    <img class="site-author-image" itemprop="image" alt="Zheli Han"
      src="/images/avatar.png">
  <p class="site-author-name" itemprop="name">Zheli Han</p>
  <div class="site-description" itemprop="description">a expection, a dependency, a tomorrow</div>
</div>
<div class="site-state-wrap motion-element">
  <nav class="site-state">
      <div class="site-state-item site-state-posts">
          <a href="/archives/">
        
          <span class="site-state-item-count">3</span>
          <span class="site-state-item-name">posts</span>
        </a>
      </div>
      <div class="site-state-item site-state-tags">
        <span class="site-state-item-count">1</span>
        <span class="site-state-item-name">tags</span>
      </div>
  </nav>
</div>



      </div>

    </div>
  </aside>
  <div id="sidebar-dimmer"></div>


      </div>
    </main>

    <footer class="footer">
      <div class="footer-inner">
        

        

<div class="copyright">
  
  &copy; 
  <span itemprop="copyrightYear">2022</span>
  <span class="with-love">
    <i class="fa fa-heart"></i>
  </span>
  <span class="author" itemprop="copyrightHolder">Zheli Han</span>
</div>
  <div class="powered-by">Powered by <a href="https://hexo.io/" class="theme-link" rel="noopener" target="_blank">Hexo</a> & <a href="https://muse.theme-next.org/" class="theme-link" rel="noopener" target="_blank">NexT.Muse</a>
  </div>

        








      </div>
    </footer>
  </div>

  
  <script src="/lib/anime.min.js"></script>
  <script src="/lib/velocity/velocity.min.js"></script>
  <script src="/lib/velocity/velocity.ui.min.js"></script>

<script src="/js/utils.js"></script>

<script src="/js/motion.js"></script>


<script src="/js/schemes/muse.js"></script>


<script src="/js/next-boot.js"></script>




  















  

  

</body>
</html>
