
# 💡 Verilog 语法与数字器件的对应关系

---

## 🔗 Verilog 是什么？

> Verilog 是一种硬件描述语言（HDL），本质上是“用代码描述硬件”的工具。每一段 Verilog 代码最终都会被综合成**具体的数字逻辑器件**：与门、触发器、加法器、多路选择器等。

---

## 🧠 Verilog 语法与器件关系总览



## 组合逻辑 Combinational Logic

1. 与门（AND gate）
```verilog
assign y = a & b;
```

2. 或门（OR gate）
```verilog
assign y = a | b;
```

3. 非门（NOT gate / inverter）
```verilog
assign y = ~a;
assign y = !a;
```
4. 异或门（XOR gate）
```verilog
assign y = a ^ b;
```

5. 加法器
```verilog
assign y = a + b;
```

6. 乘法
```verilog
assign y = a * b;
```

7. 多路选择器（Multiplexer）
```
verilog
assign y = sel ? a : b;
```

8. 比较器
```
verilog
assign y = (a == b);
assign y = (a > b);
assign y = (a < b);
assign y = (a != b);
assign y = (a >= b);
assign y = (a <= b);
```

9. 移位器
```
verilog
assign y = a << 3; //左移，相当于乘2^3 = 8
assign y = a >> 3; //右移，相当于除2^3 = 8
```

## 时序逻辑

D触发器（D Flip-Flop）
```
verilog
always @(posedge clk or negedge rst_n)
begin
    if(!rst_n)
        q <= 0;
    else
        q <= d;
end
```

