static int\r\nF_1 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_2 ( T_2 , T_7 , T_9 , T_4 , T_5 , T_10 ,\r\nNULL ) ;\r\nreturn T_5 ;\r\n}\r\nstatic int\r\nF_3 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_2 ( T_2 , T_7 , T_9 , T_4 , T_5 , T_10 ,\r\nNULL ) ;\r\nreturn T_5 ;\r\n}\r\nstatic int\r\nF_4 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\n#line 19 "../../asn1/smrse/smrse.cnf"\r\nchar * V_2 , V_3 [ 21 ] ;\r\nT_11 V_4 , V_5 ;\r\nT_12 V_6 ;\r\nT_1 V_7 , V_8 ;\r\nT_13 V_9 ;\r\nT_11 V_10 ;\r\nstatic char V_11 [ 16 ] = { '0' , '1' , '2' , '3' , '4' , '5' , '6' , '7' , '8' , '9' , 'A' , 'B' , 'C' , 'D' , 'E' , 'F' } ;\r\nV_5 = T_5 ;\r\nT_5 = F_5 ( T_7 -> V_12 , T_9 , T_4 , T_5 , & V_6 , & V_7 , & V_9 ) ;\r\nT_5 = F_6 ( T_7 -> V_12 , T_9 , T_4 , T_5 , & V_10 , & V_8 ) ;\r\nif( V_10 > 10 ) {\r\nV_10 = 10 ;\r\n}\r\nV_2 = V_3 ;\r\nfor( V_4 = 0 ; V_4 < V_10 ; V_4 ++ ) {\r\n* V_2 ++ = V_11 [ F_7 ( T_4 , T_5 ) & 0x0f ] ;\r\n* V_2 ++ = V_11 [ ( F_7 ( T_4 , T_5 ) >> 4 ) & 0x0f ] ;\r\nT_5 ++ ;\r\n}\r\n* V_2 = 0 ;\r\nF_8 ( T_9 , V_13 , T_4 , V_5 , T_5 - V_5 , V_3 ) ;\r\nreturn T_5 ;\r\nreturn T_5 ;\r\n}\r\nstatic int\r\nF_9 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_10 ( T_7 , T_9 , T_4 , T_5 ,\r\nV_14 , T_10 , V_15 ,\r\nNULL ) ;\r\nreturn T_5 ;\r\n}\r\nstatic int\r\nF_11 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_12 ( T_2 , T_7 , T_9 , T_4 , T_5 ,\r\nV_16 , T_10 , V_17 ) ;\r\nreturn T_5 ;\r\n}\r\nstatic int\r\nF_13 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_14 ( T_2 , V_18 ,\r\nT_7 , T_9 , T_4 , T_5 , T_10 ,\r\nNULL ) ;\r\nreturn T_5 ;\r\n}\r\nstatic int\r\nF_15 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_12 ( T_2 , T_7 , T_9 , T_4 , T_5 ,\r\nV_19 , T_10 , V_20 ) ;\r\nreturn T_5 ;\r\n}\r\nstatic int\r\nF_16 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_17 ( T_2 , T_7 , T_9 , T_4 , T_5 , T_10 ,\r\nNULL ) ;\r\nreturn T_5 ;\r\n}\r\nstatic int\r\nF_18 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_12 ( T_2 , T_7 , T_9 , T_4 , T_5 ,\r\nV_21 , T_10 , V_22 ) ;\r\nreturn T_5 ;\r\n}\r\nstatic int\r\nF_19 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_2 ( T_2 , T_7 , T_9 , T_4 , T_5 , T_10 ,\r\nNULL ) ;\r\nreturn T_5 ;\r\n}\r\nstatic int\r\nF_20 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_12 ( T_2 , T_7 , T_9 , T_4 , T_5 ,\r\nV_23 , T_10 , V_24 ) ;\r\nreturn T_5 ;\r\n}\r\nstatic int\r\nF_21 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_12 ( T_2 , T_7 , T_9 , T_4 , T_5 ,\r\nV_25 , T_10 , V_26 ) ;\r\nreturn T_5 ;\r\n}\r\nstatic int\r\nF_22 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_23 ( T_2 , T_7 , T_9 , T_4 , T_5 , T_10 , NULL ) ;\r\nreturn T_5 ;\r\n}\r\nstatic int\r\nF_24 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_2 ( T_2 , T_7 , T_9 , T_4 , T_5 , T_10 ,\r\nNULL ) ;\r\nreturn T_5 ;\r\n}\r\nstatic int\r\nF_25 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_17 ( T_2 , T_7 , T_9 , T_4 , T_5 , T_10 ,\r\nNULL ) ;\r\nreturn T_5 ;\r\n}\r\nstatic int\r\nF_26 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_2 ( T_2 , T_7 , T_9 , T_4 , T_5 , T_10 ,\r\nNULL ) ;\r\nreturn T_5 ;\r\n}\r\nstatic int\r\nF_27 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_12 ( T_2 , T_7 , T_9 , T_4 , T_5 ,\r\nV_27 , T_10 , V_28 ) ;\r\nreturn T_5 ;\r\n}\r\nstatic int\r\nF_28 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_12 ( T_2 , T_7 , T_9 , T_4 , T_5 ,\r\nV_29 , T_10 , V_30 ) ;\r\nreturn T_5 ;\r\n}\r\nstatic int\r\nF_29 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_12 ( T_2 , T_7 , T_9 , T_4 , T_5 ,\r\nV_31 , T_10 , V_32 ) ;\r\nreturn T_5 ;\r\n}\r\nstatic int\r\nF_30 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_2 ( T_2 , T_7 , T_9 , T_4 , T_5 , T_10 ,\r\nNULL ) ;\r\nreturn T_5 ;\r\n}\r\nstatic int\r\nF_31 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_12 ( T_2 , T_7 , T_9 , T_4 , T_5 ,\r\nV_33 , T_10 , V_34 ) ;\r\nreturn T_5 ;\r\n}\r\nstatic int\r\nF_32 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_12 ( T_2 , T_7 , T_9 , T_4 , T_5 ,\r\nV_35 , T_10 , V_36 ) ;\r\nreturn T_5 ;\r\n}\r\nstatic int\r\nF_33 ( T_3 * T_4 , T_14 * V_12 , T_8 * V_37 , void * T_15 V_1 )\r\n{\r\nT_16 * V_38 = NULL ;\r\nT_8 * T_9 = NULL ;\r\nT_17 V_39 , V_9 ;\r\nint T_5 = 0 ;\r\nT_6 V_40 ;\r\nF_34 ( & V_40 , V_41 , TRUE , V_12 ) ;\r\nV_39 = F_7 ( T_4 , 0 ) ;\r\nV_9 = F_7 ( T_4 , 3 ) ;\r\nif( V_39 != 126 )\r\nreturn 0 ;\r\nif( ( V_9 < 1 ) || ( V_9 > 11 ) )\r\nreturn 0 ;\r\nif( V_37 ) {\r\nV_38 = F_35 ( V_37 , V_42 , T_4 , 0 , - 1 , V_43 ) ;\r\nT_9 = F_36 ( V_38 , V_44 ) ;\r\n}\r\nF_37 ( V_12 -> V_45 , V_46 , L_1 ) ;\r\nF_38 ( V_12 -> V_45 , V_47 , F_39 ( V_9 , V_48 , L_2 ) ) ;\r\nF_35 ( T_9 , V_49 , T_4 , 0 , 1 , V_50 ) ;\r\nF_35 ( T_9 , V_51 , T_4 , 1 , 2 , V_50 ) ;\r\nF_35 ( T_9 , V_52 , T_4 , 3 , 1 , V_50 ) ;\r\nswitch( V_9 ) {\r\ncase 1 :\r\ncase 2 :\r\nT_5 = 4 ;\r\nbreak;\r\ncase 3 :\r\nT_5 = F_15 ( FALSE , T_4 , 4 , & V_40 , T_9 , - 1 ) ;\r\nbreak;\r\ncase 4 :\r\nT_5 = F_18 ( FALSE , T_4 , 4 , & V_40 , T_9 , - 1 ) ;\r\nbreak;\r\ncase 5 :\r\nT_5 = F_20 ( FALSE , T_4 , 4 , & V_40 , T_9 , - 1 ) ;\r\nbreak;\r\ncase 6 :\r\nT_5 = F_21 ( FALSE , T_4 , 4 , & V_40 , T_9 , - 1 ) ;\r\nbreak;\r\ncase 7 :\r\nT_5 = F_27 ( FALSE , T_4 , 4 , & V_40 , T_9 , - 1 ) ;\r\nbreak;\r\ncase 8 :\r\nT_5 = F_28 ( FALSE , T_4 , 4 , & V_40 , T_9 , - 1 ) ;\r\nbreak;\r\ncase 9 :\r\nT_5 = F_29 ( FALSE , T_4 , 4 , & V_40 , T_9 , - 1 ) ;\r\nbreak;\r\ncase 10 :\r\nT_5 = F_31 ( FALSE , T_4 , 4 , & V_40 , T_9 , - 1 ) ;\r\nbreak;\r\ncase 11 :\r\nT_5 = F_32 ( FALSE , T_4 , 4 , & V_40 , T_9 , - 1 ) ;\r\nbreak;\r\n}\r\nreturn T_5 ;\r\n}\r\nvoid F_40 ( void ) {\r\nstatic T_18 V_53 [] = {\r\n{ & V_49 , {\r\nL_3 , L_4 , V_54 , V_55 ,\r\nNULL , 0 , L_5 , V_56 } } ,\r\n{ & V_52 , {\r\nL_6 , L_7 , V_54 , V_55 ,\r\nF_41 ( V_48 ) , 0 , NULL , V_56 } } ,\r\n{ & V_51 , {\r\nL_8 , L_9 , V_57 , V_55 ,\r\nNULL , 0 , L_10 , V_56 } } ,\r\n{ & V_13 ,\r\n{ L_11 , L_12 ,\r\nV_58 , V_59 , NULL , 0 ,\r\nL_13 , V_56 } } ,\r\n#line 1 "../../asn1/smrse/packet-smrse-hfarr.c"\r\n{ & V_60 ,\r\n{ L_14 , L_15 ,\r\nV_61 , V_59 , NULL , 0 ,\r\nL_16 , V_56 } } ,\r\n{ & V_62 ,\r\n{ L_17 , L_18 ,\r\nV_58 , V_59 , NULL , 0 ,\r\nNULL , V_56 } } ,\r\n{ & V_63 ,\r\n{ L_19 , L_20 ,\r\nV_64 , V_55 , F_41 ( V_65 ) , 0 ,\r\nNULL , V_56 } } ,\r\n{ & V_66 ,\r\n{ L_21 , L_22 ,\r\nV_64 , V_55 , F_41 ( V_67 ) , 0 ,\r\nNULL , V_56 } } ,\r\n{ & V_68 ,\r\n{ L_23 , L_24 ,\r\nV_69 , V_55 , F_41 ( V_70 ) , 0 ,\r\nNULL , V_56 } } ,\r\n{ & V_71 ,\r\n{ L_25 , L_26 ,\r\nV_72 , V_59 , NULL , 0 ,\r\nL_27 , V_56 } } ,\r\n{ & V_73 ,\r\n{ L_28 , L_29 ,\r\nV_64 , V_55 , F_41 ( V_74 ) , 0 ,\r\nL_30 , V_56 } } ,\r\n{ & V_75 ,\r\n{ L_31 , L_32 ,\r\nV_76 , V_59 , NULL , 0 ,\r\nL_33 , V_56 } } ,\r\n{ & V_77 ,\r\n{ L_34 , L_35 ,\r\nV_76 , V_59 , NULL , 0 ,\r\nL_33 , V_56 } } ,\r\n{ & V_78 ,\r\n{ L_36 , L_37 ,\r\nV_69 , V_55 , NULL , 0 ,\r\nL_38 , V_56 } } ,\r\n{ & V_79 ,\r\n{ L_39 , L_40 ,\r\nV_61 , V_59 , NULL , 0 ,\r\nL_16 , V_56 } } ,\r\n{ & V_80 ,\r\n{ L_41 , L_42 ,\r\nV_61 , V_59 , NULL , 0 ,\r\nL_16 , V_56 } } ,\r\n{ & V_81 ,\r\n{ L_43 , L_44 ,\r\nV_72 , V_59 , NULL , 0 ,\r\nL_45 , V_56 } } ,\r\n{ & V_82 ,\r\n{ L_46 , L_47 ,\r\nV_61 , V_59 , NULL , 0 ,\r\nL_16 , V_56 } } ,\r\n{ & V_83 ,\r\n{ L_48 , L_49 ,\r\nV_69 , V_55 , NULL , 0 ,\r\nL_50 , V_56 } } ,\r\n{ & V_84 ,\r\n{ L_51 , L_52 ,\r\nV_69 , V_55 , NULL , 0 ,\r\nL_38 , V_56 } } ,\r\n{ & V_85 ,\r\n{ L_53 , L_54 ,\r\nV_61 , V_59 , NULL , 0 ,\r\nL_16 , V_56 } } ,\r\n{ & V_86 ,\r\n{ L_55 , L_56 ,\r\nV_72 , V_59 , NULL , 0 ,\r\nL_45 , V_56 } } ,\r\n{ & V_87 ,\r\n{ L_57 , L_58 ,\r\nV_61 , V_59 , NULL , 0 ,\r\nL_16 , V_56 } } ,\r\n{ & V_88 ,\r\n{ L_59 , L_60 ,\r\nV_72 , V_59 , NULL , 0 ,\r\nL_61 , V_56 } } ,\r\n{ & V_89 ,\r\n{ L_62 , L_63 ,\r\nV_69 , V_55 , NULL , 0 ,\r\nL_38 , V_56 } } ,\r\n{ & V_90 ,\r\n{ L_64 , L_65 ,\r\nV_64 , V_55 , F_41 ( V_91 ) , 0 ,\r\nNULL , V_56 } } ,\r\n{ & V_92 ,\r\n{ L_66 , L_67 ,\r\nV_76 , V_59 , NULL , 0 ,\r\nL_33 , V_56 } } ,\r\n{ & V_93 ,\r\n{ L_68 , L_69 ,\r\nV_61 , V_59 , NULL , 0 ,\r\nL_16 , V_56 } } ,\r\n{ & V_94 ,\r\n{ L_70 , L_71 ,\r\nV_72 , V_59 , NULL , 0 ,\r\nL_45 , V_56 } } ,\r\n{ & V_95 ,\r\n{ L_72 , L_73 ,\r\nV_61 , V_59 , NULL , 0 ,\r\nL_16 , V_56 } } ,\r\n#line 159 "../../asn1/smrse/packet-smrse-template.c"\r\n} ;\r\nstatic T_19 * V_96 [] = {\r\n& V_44 ,\r\n#line 1 "../../asn1/smrse/packet-smrse-ettarr.c"\r\n& V_20 ,\r\n& V_17 ,\r\n& V_15 ,\r\n& V_22 ,\r\n& V_24 ,\r\n& V_26 ,\r\n& V_28 ,\r\n& V_30 ,\r\n& V_32 ,\r\n& V_34 ,\r\n& V_36 ,\r\n#line 165 "../../asn1/smrse/packet-smrse-template.c"\r\n} ;\r\nV_42 = F_42 ( V_97 , V_98 , V_99 ) ;\r\nF_43 ( V_42 , V_53 , F_44 ( V_53 ) ) ;\r\nF_45 ( V_96 , F_44 ( V_96 ) ) ;\r\n}\r\nvoid F_46 ( void ) {\r\nT_20 V_100 ;\r\nV_100 = F_47 ( F_33 , V_42 ) ;\r\nF_48 ( L_74 , V_101 , V_100 ) ;\r\n}
