[Inputs]
clock
reset
[Outputs]
[BiDir]
[ATTRIBUTES]
VeriModel sccpu

