标题title
一种集成电路的电压基准电路
摘要abst
一种集成电路的电压基准电路，在运放电路中设置亚阈值区的MOS器件作为运放的输入管，并在亚阈值状态下生成正温度系数的电压，与基准电路的pnp管的负温度系数电压结合，实现零温度系数的基准电压。本发明通过在设计中使用亚阈值区的MOS管器件作为基准运放的输入管，简化了电路，首次提出利用亚阈值区的MOS管器件的正温度系数的∆VSG差值，叠加pnp管的负温度系数Veb，来实现零温度系数的基准电压，本发明简化了电路，易于实现，并且兼具亚阈值的低功耗、高增益，实现高精度的带隙基准电路。
权利要求书clms
1.一种集成电路的电压基准电路，其特征是在运放电路中设置亚阈值区的PMOS器件作为运放的输入管，并在亚阈值状态下生成正温度系数的电压，与基准电路的pnp管的负温度系数电压结合，实现零温度系数的基准电压，运放电路包括PMOS管P1/P2/P3/P4/P5/P6/P7/P8、NMOS管N1/N2/N3、pnp管、电阻R1/R2/R3以及补偿电容Cc，电路连接如下：P1/P2/N1/N2/P5/P6组成运放的第一级，N3/R3/P7/P8组成运放第二级, P3、P5、P7的源极和体端连接，并接至电源VIN，P3的漏极接P4的源极，P3的栅极接至P5、 P7的栅极以及R3的一端，P4的体端接电源VIN，P4的栅极接P6、P8的栅极以及R3的另一端，P4的漏极连接基准电压输出端Vref，P5的漏极连接P6的源极，P7的漏极接P8的源极，P6和P8的体端连接电源VIN，R1、R2串联在基准电压输出端Vref与pnp管的发射极之间，pnp的基极和集电极均接地电位，P1和P2的栅极分别连接R2的两端，P6的漏极分别连接P1、P2的源极和体端，P1的漏极连接N1的漏极和栅极，N1和N2的栅极相连，N1、N2、N3的源衬均连接至地电位，N2的漏极连接P2的漏极，N3的漏端连接P4、P6、P8的栅极，N2的漏极和N3的栅极经过补偿电容Cc接地电位，上述电路中，P3和P4的通路、P5和P6的通路、以及P7和P8的通路镜像，运放电路检测R3的电阻分压，从而控制P7和P8的电流，使P3和P4的电流稳定等于∆Vsg/R2来实现运放电路的稳定，∆VSG为P1和P2的压差，设置N1和N2的尺寸相同，P1和P2的尺寸不相同，P2的有效尺寸大于P1，通过将R2增加到兆欧电阻，实现微安以下的偏置电流，将P1和P2推入亚阈值工作状态，实现正温度系数温度检测电路，同时pnp管的Veb实现负温系数温度检测电路，通过设置合适的P1和P2尺寸同时结合R1和R2电阻，实现零温度系数的基准电压。2.根据权利要求1所述的一种集成电路的电压基准电路，其特征是基准电路还包括基准启动电路，包括PMOS管P9/P10/P11/P12、NMOS管N4/N5/N6/N7/N8/N9/N10/N11、电阻R4以及反相器inv，使能信号EN经反相器inv输出反相信号EN2，P9、P10、P11和P12的源极和体端连接并连接至电源VIN，P9栅极接P10的栅极和漏极、P12的漏极以及N7的漏极，P11的漏极连接P3的栅极，P11、P12的栅极连接使能信号EN，N4、N5、N6、N9、N10、N11的源衬相接并连接至地电位，N4的漏极连接P4的栅极，N4的栅极接N5的栅极、N6的漏极和N10的漏极，N5的栅极漏极相连连接至P9的漏极，N6的栅极连接基准电压输出端Vref，N10、N11的栅极连接反向信号EN2，N11的漏极经过补偿电容Cc接地电位，N7和N8的源极栅极互连，N7、 N8的源极连接N9的漏极，N7的体端接地，N8的栅极和漏极相连，并经电阻R4连接电源VIN，N9的栅极连接使能信号EN，当使能信号EN为高电平时，N9导通，N10/N11/P11/P12关闭，同时N8和N7导通，并且N7镜像N8的电流；P10的电流等于N7，P9镜像P10的电流；N5的电流等于P9，N4镜像N5的电流，由此P7、P8、R3、N4通路导通，同时P3和P4、P5和P6通路导通，带动R1/R2/pnp通路和运放P1/P2/N1/N2工作，基准电路启动，当基准电路启动完成时，输出端Vref电压正常，使N6关闭，从而将N4和N5栅极拉低，关闭基准启动电路，避免基准启动电路对基准电压的影响；当使能信号EN为低电平时，N9关闭，N10/N11/P11/P12导通，将整个基准电路关闭。3.一种集成电路的电压基准电路，其特征是在运放电路中设置亚阈值区的NMOS器件作为运放的输入管，并在亚阈值状态下生成正温度系数的电压，与基准电路的pnp管的负温度系数电压结合，实现零温度系数的基准电压，运放电路包括PMOS管P3/P4/P7/P8/P21/P22/P23、NMOS管N21/N22/N23/N24/N3、pnp管、电阻R1/R2/R3以及补偿电容Cc2，电路连接如下：N21/N22/N23/N24/P21/P22组成运放的第一级，N3/R3/P7/P8组成运放第二级, P3、P7、P21、P22、P23的源极和体端连接，并接至电源VIN，P3的漏极接P4的源极，P3的栅极接至P7的栅极P8的漏极以及R3的一端，P4的体端接电源VIN，P4的栅极接P8的栅极以及R3的另一端，P4的漏极连接基准电压输出端Vref，P7的漏极接P8的源极，P8的体端连接电源VIN，P21与P22栅极相连，P21的栅漏相接并连接至N21的漏极，P22的漏极连接P23的栅极和N22的漏极，补偿电容Cc2串联在P23的栅极和电源VIN之间，P23的漏极连接N24的漏极，N21及N22的源极和体端相连并连接至N23的漏极，N23及N24的源极和体端相连并接地电位，N23的栅极接至N24的栅极，N24的栅极漏极相接并连接至N3的栅极，R1、R2串联在基准电压输出端Vref与pnp管的发射极之间，pnp的基极和集电极均接地电位，N21和N22的栅极分别连接R2的两端，其中N22的栅极连接pnp管与R2的交点，N3的源衬连接至地电位，N3的漏端连接P4、P8的栅极，上述电路中，N21和N22作为差分输入管，P3和P4的通路以及P7和P8的通路镜像，运放电路检测R3的电阻分压，从而控制P7和P8的电流，使P3和P4的电流稳定等于∆Vsg/R2来实现运放电路的稳定，∆Vsg为N21和N22的压差，设置N22的尺寸大于N21的尺寸，且N21、N22为阈值低于pnp管Veb的NMOS管。4.根据权利要求3所述的一种集成电路的电压基准电路，其特征是基准电路还包括基准启动电路，包括PMOS管P9/P10/P11/P12、NMOS管N4/N5/N6/N7/N8/N9/N10/N11、电阻R4以及反相器inv，使能信号EN经反相器inv输出反相信号EN2，P9、P10、P11和P12的源极和体端连接并连接至电源VIN，P9栅极接P10的栅极和漏极、P12的漏极以及N7的漏极，P11的漏极连接P3的栅极，P11、P12的栅极连接使能信号EN，N4、N5、N6、N9、N10、N11的源衬相接并连接至地电位，N4的漏极连接P23的栅极，N4的栅极接N5的栅极、N6的漏极和N10的漏极，N5的栅极漏极相连连接至P9的漏极，N6的栅极连接R1和R2的分压点，即连接N21的栅极，N10、N11的栅极连接反相信号EN2，N11的漏极接N24的栅极，N7和N8的源极栅极互连，N7、 N8的源极连接N9的漏极，N7的体端接地，N8的栅极和漏极相连，并经电阻R4连接电源VIN，N9的栅极连接使能信号EN，N6为阈值低于pnp管的Veb的NMOS管；当使能信号EN为高电平时，N9导通，N10/N11/P11/P12关闭，同时N8和N7导通，并且N7镜像N8的电流；P10的电流等于N7，P9镜像P10的电流；N5的电流等于P9，N4镜像N5的电流N4电流拉低P23的栅极，P23电流等于N24电流，N3和N23都镜像N24电流，并且P7和P8通路电流等于N3，N24带动N3和N23，同时P3和P4、P21和P22通路导通，带动运放N21/N22/N23/N24和R1/R2/pnp通路工作，并且N23镜像N24电流，基准电路启动，当基准电路启动完成时，使N6关闭，从而将N4和N5栅极拉低，关闭基准启动电路，不再影响基准电流；当使能信号EN为低电平时，N9关闭，N10/N11/P11/P12导通，将整个基准电路关闭。
说明书desc
技术领域本发明属于集成电路技术领域，涉及集成电路中的零温漂电压基准，为一种集成电路的电压基准电路。背景技术带隙基准电路可以提供稳定的、不受电压和温度影响的基准电压。带隙基准电路通过热电压VT的正温度系数补偿双极晶体管的发射极-基极电压Veb的负温度系数，来实现近似零温度系数的变化。其中热电压VT=kt/q，k为玻尔兹曼常量，t为绝对温度，q是电子电荷。室温下，Veb相对于温度的变化为-2.2mV/℃，而热电压VT相对温度的变化为+0.086mV/℃。目前的电压基准类电路中，电路设计除了要考虑电路性能以外，存在的问题还在于所使用的元器件对电路工艺的限制，例如美国申请US6144250的误差放大器基准电路，电路具有良好的性能，但只能采用双极工艺，而随着cmos工艺的发展，双极工艺使用的越来越少，US6144250的电路在目前大量使用的cmos通用工艺中并不容易实现，尤其是因为其结构要求高性能的npn和pnp器件，这些在cmos工艺中更加难以实现，需要特殊工艺。又例如中国专利CN113296571B的基准电压源电路，利用NMOS管在亚阈值区的阈值电压具有负温度系数，及耗尽管的栅极到源极的绝对值具有正温度系数来产生并输出零温漂的基准电压，但其中的耗尽管需要特殊的耗尽管工艺，需要增加工艺层次来调节，成本和工艺制难度都增加，也属于特殊的工艺。另外，现有技术的基准电路的静态功耗通常比较大，例如中国专利CN103677044B公开了一种低功率快速稳定电压基准电路，使用工作于饱和区的大偏置电流运放，同时由于该方案要分别利用Veb和∆Veb的差值，需要3路pnp通路，对应需要的偏置电流也要增加，整体静态功耗高，因此待机时持续消耗电池能量，不利于延长待机时长。中国申请CN115469704A一种高PSRR亚阈值CMOS基准电压源的电路，采用亚阈值区PMOS管产生负温度系数电压VCTAT，采用亚阈值区PMOS结构类差分产生正温度系数电压VPTAT实现零温漂，在该电路中，需要多路温度检测电路才能形成正负温度电压检测模块。又如中国申请CN115469704A的自偏置电路的电路，其自偏置电路中也需要额外的运放来产生基准电压。因此，CN115469704A中虽然引入了亚阈值来实现温度系数检测，但是需要很多的支持电路才能实现零温度系数基准，因此，电路消耗的电流会很多，不利于实现低功耗的设计。发明内容本发明要解决的问题是：现有技术在电压基准电路实现近似零温度系数的电路设计中，存在元器件的工艺限制，以及电路的低功耗设计问题。本发明的技术方案为：一种集成电路的电压基准电路，在运放电路中设置亚阈值区的PMOS器件作为运放的输入管，并在亚阈值状态下生成正温度系数的电压，与基准电路的pnp管的负温度系数电压结合，实现零温度系数的基准电压，运放电路包括PMOS管P1/P2/P3/P4/P5/P6/P7/P8、NMOS管N1/N2/N3、pnp管、电阻R1/R2/R3以及补偿电容Cc，电路连接如下：P1/P2/N1/N2/P5/P6组成运放的第一级，N3/R3/P7/P8组成运放第二级, P3、P5、P7的源极和体端连接，并接至电源VIN，P3的漏极接P4的源极，P3的栅极接至P5、 P7的栅极以及R3的一端，P4的体端接电源VIN，P4的栅极接P6、P8的栅极以及R3的另一端，P4的漏极连接基准电压输出端Vref，P5的漏极连接P6的源极，P7的漏极接P8的源极，P6和P8的体端连接电源VIN，R1、R2串联在pnp管的发射极与基准电压输出端Vref之间，pnp的基极和集电极均接地电位，P1和P2的栅极分别连接R2的两端，P6的漏极分别连接P1、P2的源极和体端，P1的漏极连接N1的漏极和栅极，N1和N2的栅极相连，N1、N2、N3的源衬均连接至地电位，N2的漏极连接P2的漏极，N3的漏端连接P4、P6、P8的栅极，N2的漏极和N3的栅极经过补偿电容Cc接地电位，上述电路中，P3和P4的通路、P5和P6的通路、以及P7和P8的通路镜像，运放电路检测R3的电阻分压，从而控制P7和P8的电流，使P3和P4的电流稳定等于∆Vsg/R2来实现运放电路的稳定，∆VSG为P1和P2的压差，设置N1和N2的尺寸相同，P1和P2的尺寸不相同，P2的有效尺寸大于P1，通过将R2增加到兆欧电阻，实现微安以下的偏置电流，将P1和P2推入亚阈值工作状态，实现正温度系数温度检测电路，同时pnp管的Veb实现负温系数温度检测电路，通过设置合适的P1和P2尺寸同时结合R1和R2电阻，实现零温度系数的基准电压。进一步的，基准电路还包括使能控制和启动电路，包括PMOS管P9/P10/P11/P12、NMOS管N4/N5/N6/N7/N8/N9/N10/N11、电阻R4以及反相器inv，使能信号EN经反相器inv输出反相信号EN2，P9、P10、P11和P12的源极和体端连接并连接至电源VIN，P9栅极接P10的栅极和漏极、P12的漏极以及N7的漏极，P11的漏极连接P3的栅极，P11、P12的栅极连接使能信号EN，N4、N5、N6、N9、N10、N11的源衬相接并连接至地电位，N4的漏极连接P4的栅极，N4的栅极接N5的栅极、N6的漏极和N10的漏极，N5的栅极漏极相连连接至P9的漏极，N6的栅极连接基准电压输出端Vref，N10、N11的栅极连接反向信号EN2，N11的漏极经过补偿电容Cc接地电位，N7和N8的源极栅极互连，N7、 N8的源极连接N9的漏极，N7的体端接地，N8的栅极和漏极相连，并经电阻R4连接电源VIN，N9的栅极连接使能信号EN，当使能信号EN为高电平时，N9导通，N10/N11/P11/P12关闭，同时N8和N7导通，并且N7镜像N8的电流；P10的电流等于N7，P9镜像P10的电流；N5的电流等于P9，N4镜像N5的电流，由此P7、P8、R3、N4通路导通，同时P3和P4、P5和P6通路导通，带动R1/R2/pnp通路和运放P1/P2/N1/N2工作，基准电路启动，当基准电路启动完成时，输出端Vref电压正常，使N6关闭，从而将N4和N5栅极拉低，关闭基准启动电路；当使能信号EN为低电平时，N9关闭，N10/N11/P11/P12导通，将整个基准电路关闭。基于上述亚阈值区器件与基准电路pnp管的叠加思路，本发明还提出一种集成电路的电压基准电路，在运放电路中设置亚阈值区的NMOS器件作为运放的输入管，并在亚阈值状态下生成正温度系数的电压，与基准电路的pnp管的负温度系数电压结合，实现零温度系数的基准电压，运放电路包括PMOS管P3/P4/P7/P8/P21/P22/P23、NMOS管N21/N22/N23/N24/N3、pnp管、电阻R1/R2/R3以及补偿电容Cc2，电路连接如下：N21/N22/N23/N24/P21/P22组成运放的第一级，N3/R3/P7/P8组成运放第二级,P3、P7、P21、P22、P23的源极和体端连接，并接至电源VIN，P3的漏极接P4的源极，P3的栅极接至P7的栅极P8的漏极以及R3的一端，P4的体端接电源VIN，P4的栅极接P8的栅极以及R3的另一端，P4的漏极连接基准电压输出端Vref，P7的漏极接P8的源极，P8的体端连接电源VIN，P21与P22栅极相连，P21的栅漏相接并连接至N21的漏极，P22的漏极连接P23的栅极和N22的漏极，补偿电容Cc2串联在P23的栅极和电源VIN之间，P23的漏极连接N24的漏极，N21及N22的源极和体端相连并连接至N23的漏极，N23及N24的源极和体端相连并接地电位，N23的栅极接至N24的栅极，N24的栅极漏极相接并连接至N3的栅极，R1、R2串联在基准电压输出端Vref与pnp管的发射极之间，pnp的基极和集电极均接地电位，N21和N22的栅极分别连接R2的两端，其中N22的栅极连接pnp管与R2的交点，N3的源衬连接至地电位，N3的漏端连接P4、P8的栅极，上述电路中，N21和N22作为差分输入管，P3和P4的通路以及P7和P8的通路镜像，运放电路检测R3的电阻分压，从而控制P7和P8的电流，使P3和P4的电流稳定等于∆Vsg/R2来实现运放电路的稳定，∆Vsg为N21和N22的压差，设置N22的尺寸大于N21的尺寸，且N21、N22为阈值低于pnp管Veb的NMOS管。进一步的，基准电路还包括基准启动电路，包括PMOS管P9/P10/P11/P12、NMOS管N4/N5/N6/N7/N8/N9/N10/N11、电阻R4以及反相器inv，使能信号EN经反相器inv输出反相信号EN2，P9、P10、P11和P12的源极和体端连接并连接至电源VIN，P9栅极接P10的栅极和漏极、P12的漏极以及N7的漏极，P11的漏极连接P3的栅极，P11、P12的栅极连接反相信号EN2，N4、N5、N6、N9、N10、N11的源衬相接并连接至地电位，N4的漏极连接P23的栅极，N4的栅极接N5的栅极、N6的漏极和N10的漏极，N5的栅极漏极相连连接至P9的漏极，N6的栅极连接R1和R2的分压点，即连接N21的栅极，N10、N11的栅极连接使能信号EN，N11的漏极接N24的栅极，N7和N8的源极栅极互连，N7、 N8的源极连接N9的漏极，N7的体端接地，N8的栅极和漏极相连，并经电阻R4连接电源VIN，N9的栅极连接使能信号EN，N6为阈值低于pnp管的Veb的NMOS管；当使能信号EN为高电平时，N9导通，N10/N11/P11/P12关闭，同时N8和N7导通，并且N7镜像N8的电流；P10的电流等于N7，P9镜像P10的电流；N5的电流等于P9，N4镜像N5的电流N4电流拉低P23的栅极，P23电流等于N24电流，N3和N23都镜像N24电流，并且P7和P8通路电流等于N3，N24带动N3和N23，同时P3和P4、P21和P22通路导通，带动运放N21/N22/N23/N24和R1/R2/pnp通路工作，并且N23镜像N24电流，基准电路启动，当基准电路启动完成时，使N6关闭，从而将N4和N5栅极拉低，关闭基准启动电路，不再影响基准电流；当使能信号EN为低电平时，N9关闭，N10/N11/P11/P12导通，将整个基准电路关闭。本发明新设计的电压基准电路，创新性地在运放电路中引入亚阈值区的MOS器件来实正温度系数检测电路和运放合二为一，利用亚阈值区的MOS器件产生正温度系数的∆VSG差值，再接合pnp管的负温度系数Veb，可以轻易实现零温度系数的基准电压。并且本发明电路中运放兼具亚阈值的低功耗、高增益优点，简化偏置电流通路，同时对cmos工艺的兼容性很好，利用cmos工艺的寄生器件即可实现pnp管，整个电路可以在一种工艺下实现，且适用于目前的主流工艺技术，极大的降低了工艺选择的难度，因此本电路能够在常规工艺下更容易实现较好的基准电压。本发明简化了基准电压电路的设计，将亚阈值区的MOS管设计作为运放的一部分，只需要一路亚阈值区的MOS和一个pnp管，实现零温度系数的基准电压，能够显著降低静态功耗并保证高精度：1）本发明创造性地将亚阈值区的MOS管作为运放的输入端，既可以利用亚阈值跨导大增益高，实现低功耗下的高精度基准电压；同时又简化的正温度系数检测的通路，进一步减小了功耗，现有技术例如CN115469704A为了实现差值检测，需要有两路亚阈值通路，并且还要有运放，本发明将两路检测和运放合二为一。2）亚阈值器件要求偏置电流小，同时本发明只需要一路亚阈值区的工作电路，因此本发明的运放偏置电流小，同时因为简化了正温度检测通路，所有本发明基准整体静态功耗很低，可以实现纳安级。相比现有技术，本发明首次提出采用工作在亚阈值区的MOS管器件的压差∆Vgs为正温度系数，结合pnp的Veb负温度系数，以亚阈值区器件和pnp管的叠加来实现零温度系数，电路易于实现，同时具有低功耗的优点。附图说明图1为本发明的实施例1，使用PMOS作为差分输入的电压基准电路的电路图。图2为本发明的实施例2，使用NMOS作为差分输入的电压基准电路的电路图。具体实施方式本发明提出一种集成电路的电压基准电路，提出了一种亚阈值区器件与基准电路pnp管叠加实现零温度系数的基准电压的基准电路方案。下面对本发明的电路实现进行具体说明。实施例1在运放电路中设置亚阈值区的PMOS器件作为运放的输入管，并在亚阈值状态下生成正温度系数的电压，与基准电路的pnp管的负温度系数电压结合，实现零温度系数的基准电压。如图1所示，本发明电压基准电路包括运放电路以及基准启动电路。图1中VIN为供电电源，基准电压输出端Vref输出基准电压，运放电路包括PMOS管P1/P2/P3/P4/P5/P6/P7/P8、NMOS管N1/N2/N3、pnp管、电阻R1/R2/R3以及补偿电容Cc，使能控制和启动电路，包括PMOS管P9/P10/P11/P12、NMOS管N4/N5/N6/N7/N8/N9/N10/N11、电阻R4以及反相器inv，使能信号EN经反相器inv输出反相信号EN2。具体电路说明如下。运放电路中，P1/P2/N1/N2/P5/P6组成运放的第一级，N3/R3/P7/P8组成运放第二级, P3、P5、P7的源极和体端连接，并接至电源VIN，P3的漏极接P4的源极，P3的栅极接至P5、P7的栅极以及R3的一端，P4的体端接电源VIN，P4的栅极接P6、P8的栅极以及R3的另一端，P4的漏极连接基准电压输出端Vref，P5的漏极连接P6的源极，P7的漏极接P8的源极，P6和P8的体端连接电源VIN，R1、R2串联在pnp管的发射极与基准电压输出端Vref之间，pnp的基极和集电极均接地电位，P1和P2的栅极分别连接R2的两端，P6的漏极分别连接P1、P2的源极和体端，P1的漏极连接N1的漏极和栅极，N1和N2的栅极相连，N1、N2、N3的源衬均连接至地电位，P2的漏极连接N2的漏极，N3的漏端连接P4、P6、P8的栅极，N2的漏极和N3的栅极经过补偿电容Cc接地电位。运放电路包含了运放和温度检测两部分功能电路。其中P1和P2的压差∆Vsg=Vsg1-Vsg2构成了正温度系数温度检测电路，pnp的Veb构成了负温系数温度检测电路。P3和P4的通路、P5和P6的通路、以及P7和P8的通路镜像，利用运放检测R3的电阻分压，从而控制P7和P8通路的电流，实现P3和P4的电流稳定等于/R2，来实现整个环路的稳定，使基准电流正常。其中，N1和N2的尺寸相同，但是P1和P2的尺寸不相同，需要P2的有效尺寸大于P1，P2可以是为P1尺寸的倍数，例如P1的尺寸p1，对应P2尺寸p2为m*p1，即P2尺寸为P1的m倍；或者选择P2尺寸大于P1，即p2＞p1，例如p2=10/2，p1=6/2等等，这里W/L表示PMOS管有效尺寸的宽长比。本发明利用运放的环路，可以实现稳定工作时，R2电阻分压即为P1和P2的∆Vsg=Vsg1-Vsg2。电路中P7和P8通路、P5和P6通路、以及P3和P4通路镜像，电流相互成比例，P3和P4通路的电流由∆Vsg/R2决定。因此，通过将R2增加到兆欧电阻，可以实现微安以下的偏置电流。众所周知，小的偏置电流会将MOS管推入亚阈值区域。因此，本发明电路中，小偏置电流再结合P1和P2的尺寸，即可将P1和P2推入亚阈值工作状态。亚阈值下的MOS管漏极电流为：ID=*ID0*exp，其中n为亚阈值斜率因子，ID0为和工艺相关的器件参数，k为玻尔兹曼常量，T为绝对温度，q是电子电荷。热电压VT=kT/q与温度T成正比。VGS 表示MOS管的栅源电压，根据N型P型MOS管的类型区分，有NMOS中Vgs＞0，PMOS中Vsg＞0。VGS= n**ln)。对应两个不同尺寸MOS管，尺寸分别为W1/L1和W2/L2，VGS差值有：VGS1- VGS2= n**ln)- n**ln)= n**ln)当两个MOS管漏极电流相同时，ID1= ID2，可简化为：VGS1- VGS2= n**ln)即可实现VGS的差值呈现正温度系数。对应于本发明电路，由于N1和N2尺寸相同，偏置电流相等，因此，对于P1和P2的差值∆Vsg可以得到：∆Vsg = Vsg1-Vsg2= n**ln)即∆Vsg呈现正温度系数。同时，pnp的Veb呈现负温度系数，那么本发明电路的基准电压为：Vref=Veb+*∆VSG/R2= Vbe+* n**ln)/R2综合以上原理分析，P1和P2的差值∆Vsg实现正温度系数温度检测电路，同时通过运放电路实现∆Vsg等于R2的分压。而pnp的Veb可以实现负温系数温度检测电路。通过设置合适的P1和P2尺寸W1/L1以及W2/L2，同时结合R1和R2电阻，叠加pnp的Veb，即可实现零温度系数的基准电压。本发明的基准启动电路中，P9、P10、P11和P12的源极和体端连接并连接至电源VIN，P9栅极接P10的栅极和漏极、P12的漏极以及N7的漏极，P11的漏极连接P3的栅极，P11、P12的栅极连接使能信号EN，N4、N5、N6、N9、N10、N11的源衬相接并连接至地电位，N4的漏极连接P4的栅极，N4的栅极接N5的栅极、N6的漏极和N10的漏极，N5的栅极漏极相连连接至P9的漏极，N6的栅极连接基准电压输出端Vref，N10、N11的栅极连接反向信号EN2，N11的漏极经过补偿电容Cc接地电位，N7和N8的源极栅极互连，N7、 N8的源极连接N9的漏极，N7的体端接地，N8的栅极和漏极相连，并经电阻R4连接电源VIN，N9的栅极连接使能信号EN。当使能信号EN为高电平时，N9导通，N10/N11/P11/P12关闭，同时N8和N7导通，并且N7镜像N8的电流；P10的电流等于N7，P9镜像P10的电流；N5的电流等于P9，N4镜像N5的电流，因此P7、P8、R3、N4通路导通，同时P3和P4、P5和P6通路导通，带动R1/R2/pnp通路和运放P1/P2/N1/N2工作，基准电路启动。当基准启动完成时，Vref电压正常，关闭N6，从而将N4和N5栅极拉低，从而关闭基准启动电路。在基准电路启动正常输出基准电压后，为了避免基准启动电路对基准电路的影响，需要及时关闭基准启动电路，如果基准启动电路不关闭，则基准电路输出电压会不正确。当使能信号EN为低电平时，N9关闭，N10/N11/P11/P12导通，从而将真整个基准电路关闭。在cmos工艺中，pmos器件天然存在，而pnp可以通过寄生轻易实现，因此本发明的工艺适应性很好；此外，由于本发明电路中的P1和P2工作于亚阈值区下，亚阈值器件的所需漏电流很小，可以显著降低功耗，同时由于亚阈值跨导大，可以实现很高的增益，达到高精度；而亚阈值区工作器件速度慢的缺点，在本发明的基准电路中并不会明显用到，因此，本发明的基准电路将亚阈值区器件的优点用到极致，而又很好的规避了其缺点。另外，在本发明电路中，由于只采用了一路pnp，因此减少了偏置通路对电流的消耗。实施例2本发明电路原理同样适用于采用亚阈值NMOS器件作为基准运放输入，结合pnp来实现零温度系数的基准电路。基于上述亚阈值区器件与基准电路pnp管的叠加思路，本发明在运放电路中设置亚阈值区的NMOS器件作为运放的输入管，并在亚阈值状态下生成正温度系数的电压，运放电路和PMOS管的方案相比有部分调整，主要是P21/P22/P23/Cc2/N21/N22/N23/N24，以及N6的栅极连线到R1和R2的结点，如图2所示，其中N21和N22作为差分输入管，并且N22的尺寸大于N21的尺寸，并且为了保证N21和N22能够启动，N21、N22、N6必须采用阈值低于pnp的Veb的nmos管。在运放电路中设置亚阈值区的NMOS器件作为运放的输入管，并在亚阈值状态下生成正温度系数的电压，与基准电路的pnp管的负温度系数电压结合，实现零温度系数的基准电压，运放电路包括PMOS管P3/P4/P7/P8/P21/P22/P23、NMOS管N21/N22/N23/N24/N3、pnp管、电阻R1/R2/R3以及补偿电容Cc2，电路连接如下：N21/N22/N23/N24/P21/P22组成运放的第一级，N3/R3/P7/P8组成运放第二级,P3、P7、P21、P22、P23的源极和体端连接，并接至电源VIN，P3的漏极接P4的源极，P3的栅极接至P7的栅极P8的漏极以及R3的一端，P4的体端接电源VIN，P4的栅极接P8的栅极以及R3的另一端，P4的漏极连接基准电压输出端Vref，P7的漏极接P8的源极，P8的体端连接电源VIN，P21与P22栅极相连，P21的栅漏相接并连接至N21的漏极，P22的漏极连接P23的栅极和N22的漏极，补偿电容Cc2串联在P23的栅极和电源VIN之间，P23的漏极连接N24的漏极，N21及N22的源极和体端相连并连接至N23的漏极，N23及N24的源极和体端相连并接地电位，N23的栅极接至N24的栅极，N24的栅极漏极相接并连接至N3的栅极，R1、R2串联在基准电压输出端Vref与pnp管的发射极之间，pnp的基极和集电极均接地电位，N21和N22的栅极分别连接R2的两端，其中N22的栅极连接pnp管与R2的交点，N3的源衬连接至地电位，N3的漏端连接P4、P8的栅极，上述电路中，N21和N22作为差分输入管，P3和P4的通路以及P7和P8的通路镜像，运放电路检测R3的电阻分压，从而控制P7和P8的电流，使P3和P4的电流稳定等于∆Vsg/R2来实现运放电路的稳定，∆Vsg为N21和N22的压差，设置N22的尺寸大于N21的尺寸，且N21、N22为阈值低于pnp管Veb的NMOS管。实施例2的亚阈值区器件电压与pnp管的叠加实现零温度系数的基准电压的原理同实施例1的说明。进一步的，基准电路还包括基准启动电路，包括PMOS管P9/P10/P11/P12、NMOS管N4/N5/N6/N7/N8/N9/N10/N11、电阻R4以及反相器inv，使能信号EN经反相器inv输出反相信号EN2，P9、P10、P11和P12的源极和体端连接并连接至电源VIN，P9栅极接P10的栅极和漏极、P12的漏极以及N7的漏极，P11的漏极连接P3的栅极，P11、P12的栅极连接使能信号EN，N4、N5、N6、N9、N10、N11的源衬相接并连接至地电位，N4的漏极连接P23的栅极以及和N22、P22的漏极，N4的栅极接N5的栅极、N6的漏极和N10的漏极，N5的栅极漏极相连连接至P9的漏极，N6的栅极连接R1和R2的分压点，即连接N21的栅极，N10、N11的栅极连接反相信号EN2，N11的漏极接N24的栅极，N7和N8的源极栅极互连，N7、 N8的源极连接N9的漏极，N7的体端接地，N8的栅极和漏极相连，并经电阻R4连接电源VIN，N9的栅极连接使能信号EN，N6为阈值低于pnp管的Veb的NMOS管。当使能信号EN为高电平时，N9导通，N10/N11/P11/P12关闭，同时N8和N7导通，并且N7镜像N8的电流；P10的电流等于N7，P9镜像P10的电流；N5的电流等于P9，N4镜像N5的电流，N4电流拉低P23的栅极，P23电流等于N24电流，N3和N23都镜像N24电流，并且P7和P8通路电流等于N3，N24带动N3和N23，同时P3和P4、P21和P22通路导通，带动运放N21/N22/N23/N24和R1/R2/pnp通路工作，并且N23镜像N24电流，基准电路启动，当基准电路启动完成时，使N6关闭，从而将N4和N5栅极拉低，关闭基准启动电路，不再影响基准电流。当使能信号EN为低电平时，N9关闭，N10/N11/P11/P12导通，将整个基准电路关闭。综合以上，本发明的基准电路，通过在设计中使用亚阈值MOS器件作为基准运放的输入管，简化了电路，利用其正温度系数的∆Vsg差值，再接合pnp管的负温度系数Veb，可以轻易实现零温度系数的基准电压。并且兼具亚阈值的低功耗、高增益实现高精度，同时cmos工艺的兼容性很好，因此可以容易实现较好的基准电压。
