TimeQuest Timing Analyzer report for lab2
Sun Mar 13 14:22:08 2016
Quartus II Version 10.1 Build 153 11/29/2010 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Setup: 'controller:inst3|rstball'
 13. Slow 1200mV 85C Model Setup: 'my_pll:inst4|clk_out'
 14. Slow 1200mV 85C Model Hold: 'my_pll:inst4|clk_out'
 15. Slow 1200mV 85C Model Hold: 'controller:inst3|rstball'
 16. Slow 1200mV 85C Model Hold: 'clk'
 17. Slow 1200mV 85C Model Recovery: 'my_pll:inst4|clk_out'
 18. Slow 1200mV 85C Model Removal: 'my_pll:inst4|clk_out'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'my_pll:inst4|clk_out'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'controller:inst3|rstball'
 22. Setup Times
 23. Hold Times
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Slow 1200mV 85C Model Metastability Report
 27. Slow 1200mV 0C Model Fmax Summary
 28. Slow 1200mV 0C Model Setup Summary
 29. Slow 1200mV 0C Model Hold Summary
 30. Slow 1200mV 0C Model Recovery Summary
 31. Slow 1200mV 0C Model Removal Summary
 32. Slow 1200mV 0C Model Minimum Pulse Width Summary
 33. Slow 1200mV 0C Model Setup: 'clk'
 34. Slow 1200mV 0C Model Setup: 'controller:inst3|rstball'
 35. Slow 1200mV 0C Model Setup: 'my_pll:inst4|clk_out'
 36. Slow 1200mV 0C Model Hold: 'my_pll:inst4|clk_out'
 37. Slow 1200mV 0C Model Hold: 'controller:inst3|rstball'
 38. Slow 1200mV 0C Model Hold: 'clk'
 39. Slow 1200mV 0C Model Recovery: 'my_pll:inst4|clk_out'
 40. Slow 1200mV 0C Model Removal: 'my_pll:inst4|clk_out'
 41. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'my_pll:inst4|clk_out'
 43. Slow 1200mV 0C Model Minimum Pulse Width: 'controller:inst3|rstball'
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Slow 1200mV 0C Model Metastability Report
 49. Fast 1200mV 0C Model Setup Summary
 50. Fast 1200mV 0C Model Hold Summary
 51. Fast 1200mV 0C Model Recovery Summary
 52. Fast 1200mV 0C Model Removal Summary
 53. Fast 1200mV 0C Model Minimum Pulse Width Summary
 54. Fast 1200mV 0C Model Setup: 'clk'
 55. Fast 1200mV 0C Model Setup: 'controller:inst3|rstball'
 56. Fast 1200mV 0C Model Setup: 'my_pll:inst4|clk_out'
 57. Fast 1200mV 0C Model Hold: 'my_pll:inst4|clk_out'
 58. Fast 1200mV 0C Model Hold: 'controller:inst3|rstball'
 59. Fast 1200mV 0C Model Hold: 'clk'
 60. Fast 1200mV 0C Model Recovery: 'my_pll:inst4|clk_out'
 61. Fast 1200mV 0C Model Removal: 'my_pll:inst4|clk_out'
 62. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 63. Fast 1200mV 0C Model Minimum Pulse Width: 'my_pll:inst4|clk_out'
 64. Fast 1200mV 0C Model Minimum Pulse Width: 'controller:inst3|rstball'
 65. Setup Times
 66. Hold Times
 67. Clock to Output Times
 68. Minimum Clock to Output Times
 69. Fast 1200mV 0C Model Metastability Report
 70. Multicorner Timing Analysis Summary
 71. Setup Times
 72. Hold Times
 73. Clock to Output Times
 74. Minimum Clock to Output Times
 75. Board Trace Model Assignments
 76. Input Transition Times
 77. Slow Corner Signal Integrity Metrics
 78. Fast Corner Signal Integrity Metrics
 79. Setup Transfers
 80. Hold Transfers
 81. Recovery Transfers
 82. Removal Transfers
 83. Report TCCS
 84. Report RSKM
 85. Unconstrained Paths
 86. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 10.1 Build 153 11/29/2010 SJ Web Edition ;
; Revision Name      ; lab2                                             ;
; Device Family      ; Cyclone III                                      ;
; Device Name        ; EP3C16F484C6                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Enabled                                          ;
+--------------------+--------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                             ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; Clock Name               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                      ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; clk                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                      ;
; controller:inst3|rstball ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controller:inst3|rstball } ;
; my_pll:inst4|clk_out     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { my_pll:inst4|clk_out }     ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                       ;
+------------+-----------------+--------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                           ;
+------------+-----------------+--------------------------+------------------------------------------------+
; 216.54 MHz ; 216.54 MHz      ; clk                      ;                                                ;
; 370.37 MHz ; 370.37 MHz      ; controller:inst3|rstball ;                                                ;
; 664.89 MHz ; 500.0 MHz       ; my_pll:inst4|clk_out     ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+--------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary               ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk                      ; -3.618 ; -395.064      ;
; controller:inst3|rstball ; -2.562 ; -3.394        ;
; my_pll:inst4|clk_out     ; -0.558 ; -4.079        ;
+--------------------------+--------+---------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; my_pll:inst4|clk_out     ; -1.524 ; -5.514        ;
; controller:inst3|rstball ; -0.414 ; -0.414        ;
; clk                      ; 0.186  ; 0.000         ;
+--------------------------+--------+---------------+


+----------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary       ;
+----------------------+-------+---------------+
; Clock                ; Slack ; End Point TNS ;
+----------------------+-------+---------------+
; my_pll:inst4|clk_out ; 0.458 ; 0.000         ;
+----------------------+-------+---------------+


+-----------------------------------------------+
; Slow 1200mV 85C Model Removal Summary         ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; my_pll:inst4|clk_out ; -0.476 ; -6.185        ;
+----------------------+--------+---------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk                      ; -3.000 ; -161.000      ;
; my_pll:inst4|clk_out     ; -1.000 ; -14.000       ;
; controller:inst3|rstball ; 0.402  ; 0.000         ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                         ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -3.618 ; my_pll:inst4|counter[3]      ; my_pll:inst4|counter[10]     ; clk          ; clk         ; 1.000        ; -0.062     ; 4.551      ;
; -3.614 ; my_pll:inst4|counter[3]      ; my_pll:inst4|counter[15]     ; clk          ; clk         ; 1.000        ; -0.062     ; 4.547      ;
; -3.604 ; my_pll:inst4|counter[3]      ; my_pll:inst4|counter[12]     ; clk          ; clk         ; 1.000        ; -0.062     ; 4.537      ;
; -3.602 ; my_pll:inst4|counter[3]      ; my_pll:inst4|counter[22]     ; clk          ; clk         ; 1.000        ; -0.062     ; 4.535      ;
; -3.594 ; my_pll:inst4|counter[3]      ; my_pll:inst4|counter[16]     ; clk          ; clk         ; 1.000        ; -0.062     ; 4.527      ;
; -3.586 ; my_pll:inst4|counter[3]      ; my_pll:inst4|counter[21]     ; clk          ; clk         ; 1.000        ; -0.062     ; 4.519      ;
; -3.584 ; my_pll:inst4|counter[3]      ; my_pll:inst4|counter[20]     ; clk          ; clk         ; 1.000        ; -0.062     ; 4.517      ;
; -3.583 ; my_pll:inst4|counter[3]      ; my_pll:inst4|counter[13]     ; clk          ; clk         ; 1.000        ; -0.062     ; 4.516      ;
; -3.583 ; my_pll:inst4|counter[3]      ; my_pll:inst4|counter[6]      ; clk          ; clk         ; 1.000        ; -0.062     ; 4.516      ;
; -3.581 ; my_pll:inst4|counter[3]      ; my_pll:inst4|counter[14]     ; clk          ; clk         ; 1.000        ; -0.062     ; 4.514      ;
; -3.571 ; my_pll:inst4|counter[3]      ; my_pll:inst4|counter[9]      ; clk          ; clk         ; 1.000        ; -0.062     ; 4.504      ;
; -3.570 ; my_pll:inst4|counter[3]      ; my_pll:inst4|counter[17]     ; clk          ; clk         ; 1.000        ; -0.062     ; 4.503      ;
; -3.567 ; my_pll:inst4|counter[3]      ; my_pll:inst4|counter[5]      ; clk          ; clk         ; 1.000        ; -0.062     ; 4.500      ;
; -3.567 ; my_pll:inst4|counter[3]      ; my_pll:inst4|counter[8]      ; clk          ; clk         ; 1.000        ; -0.062     ; 4.500      ;
; -3.563 ; my_pll:inst4|counter[3]      ; my_pll:inst4|counter[23]     ; clk          ; clk         ; 1.000        ; -0.062     ; 4.496      ;
; -3.389 ; my_pll:inst4|counter[1]      ; my_pll:inst4|counter[10]     ; clk          ; clk         ; 1.000        ; -0.063     ; 4.321      ;
; -3.385 ; my_pll:inst4|counter[1]      ; my_pll:inst4|counter[15]     ; clk          ; clk         ; 1.000        ; -0.063     ; 4.317      ;
; -3.375 ; my_pll:inst4|counter[1]      ; my_pll:inst4|counter[12]     ; clk          ; clk         ; 1.000        ; -0.063     ; 4.307      ;
; -3.374 ; my_pll:inst4|counter[15]     ; my_pll:inst4|counter[10]     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.308      ;
; -3.373 ; my_pll:inst4|counter[1]      ; my_pll:inst4|counter[22]     ; clk          ; clk         ; 1.000        ; -0.063     ; 4.305      ;
; -3.370 ; my_pll:inst4|counter[15]     ; my_pll:inst4|counter[15]     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.304      ;
; -3.365 ; my_pll:inst4|counter[1]      ; my_pll:inst4|counter[16]     ; clk          ; clk         ; 1.000        ; -0.063     ; 4.297      ;
; -3.360 ; my_pll:inst4|counter[15]     ; my_pll:inst4|counter[12]     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.294      ;
; -3.358 ; my_pll:inst4|counter[15]     ; my_pll:inst4|counter[22]     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.292      ;
; -3.357 ; my_pll:inst4|counter[1]      ; my_pll:inst4|counter[21]     ; clk          ; clk         ; 1.000        ; -0.063     ; 4.289      ;
; -3.355 ; my_pll:inst4|counter[1]      ; my_pll:inst4|counter[20]     ; clk          ; clk         ; 1.000        ; -0.063     ; 4.287      ;
; -3.354 ; my_pll:inst4|counter[1]      ; my_pll:inst4|counter[13]     ; clk          ; clk         ; 1.000        ; -0.063     ; 4.286      ;
; -3.354 ; my_pll:inst4|counter[1]      ; my_pll:inst4|counter[6]      ; clk          ; clk         ; 1.000        ; -0.063     ; 4.286      ;
; -3.352 ; my_pll:inst4|counter[1]      ; my_pll:inst4|counter[14]     ; clk          ; clk         ; 1.000        ; -0.063     ; 4.284      ;
; -3.350 ; my_pll:inst4|counter[15]     ; my_pll:inst4|counter[16]     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.284      ;
; -3.342 ; my_pll:inst4|counter[15]     ; my_pll:inst4|counter[21]     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.276      ;
; -3.342 ; my_pll:inst4|counter[1]      ; my_pll:inst4|counter[9]      ; clk          ; clk         ; 1.000        ; -0.063     ; 4.274      ;
; -3.341 ; my_pll:inst4|counter[1]      ; my_pll:inst4|counter[17]     ; clk          ; clk         ; 1.000        ; -0.063     ; 4.273      ;
; -3.340 ; my_pll:inst4|counter[15]     ; my_pll:inst4|counter[20]     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.274      ;
; -3.339 ; my_pll:inst4|counter[15]     ; my_pll:inst4|counter[13]     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.273      ;
; -3.339 ; my_pll:inst4|counter[15]     ; my_pll:inst4|counter[6]      ; clk          ; clk         ; 1.000        ; -0.061     ; 4.273      ;
; -3.338 ; my_pll:inst4|counter[1]      ; my_pll:inst4|counter[5]      ; clk          ; clk         ; 1.000        ; -0.063     ; 4.270      ;
; -3.338 ; my_pll:inst4|counter[1]      ; my_pll:inst4|counter[8]      ; clk          ; clk         ; 1.000        ; -0.063     ; 4.270      ;
; -3.337 ; my_pll:inst4|counter[15]     ; my_pll:inst4|counter[14]     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.271      ;
; -3.334 ; my_pll:inst4|counter[1]      ; my_pll:inst4|counter[23]     ; clk          ; clk         ; 1.000        ; -0.063     ; 4.266      ;
; -3.327 ; my_pll:inst4|counter[15]     ; my_pll:inst4|counter[9]      ; clk          ; clk         ; 1.000        ; -0.061     ; 4.261      ;
; -3.326 ; my_pll:inst4|counter[15]     ; my_pll:inst4|counter[17]     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.260      ;
; -3.323 ; my_pll:inst4|counter[15]     ; my_pll:inst4|counter[5]      ; clk          ; clk         ; 1.000        ; -0.061     ; 4.257      ;
; -3.323 ; my_pll:inst4|counter[15]     ; my_pll:inst4|counter[8]      ; clk          ; clk         ; 1.000        ; -0.061     ; 4.257      ;
; -3.319 ; my_pll:inst4|counter[15]     ; my_pll:inst4|counter[23]     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.253      ;
; -3.267 ; my_pll:inst4|counter[2]      ; my_pll:inst4|counter[10]     ; clk          ; clk         ; 1.000        ; -0.063     ; 4.199      ;
; -3.263 ; my_pll:inst4|counter[2]      ; my_pll:inst4|counter[15]     ; clk          ; clk         ; 1.000        ; -0.063     ; 4.195      ;
; -3.253 ; my_pll:inst4|counter[2]      ; my_pll:inst4|counter[12]     ; clk          ; clk         ; 1.000        ; -0.063     ; 4.185      ;
; -3.251 ; my_pll:inst4|counter[2]      ; my_pll:inst4|counter[22]     ; clk          ; clk         ; 1.000        ; -0.063     ; 4.183      ;
; -3.245 ; my_pll:inst4|counter[0]      ; my_pll:inst4|counter[31]     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.179      ;
; -3.243 ; my_pll:inst4|counter[2]      ; my_pll:inst4|counter[16]     ; clk          ; clk         ; 1.000        ; -0.063     ; 4.175      ;
; -3.235 ; my_pll:inst4|counter[2]      ; my_pll:inst4|counter[21]     ; clk          ; clk         ; 1.000        ; -0.063     ; 4.167      ;
; -3.233 ; my_pll:inst4|counter[2]      ; my_pll:inst4|counter[20]     ; clk          ; clk         ; 1.000        ; -0.063     ; 4.165      ;
; -3.232 ; my_pll:inst4|counter[2]      ; my_pll:inst4|counter[13]     ; clk          ; clk         ; 1.000        ; -0.063     ; 4.164      ;
; -3.232 ; my_pll:inst4|counter[2]      ; my_pll:inst4|counter[6]      ; clk          ; clk         ; 1.000        ; -0.063     ; 4.164      ;
; -3.230 ; my_pll:inst4|counter[2]      ; my_pll:inst4|counter[14]     ; clk          ; clk         ; 1.000        ; -0.063     ; 4.162      ;
; -3.226 ; controller:inst3|p2_score[0] ; controller:inst3|p2_score[0] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.160      ;
; -3.220 ; my_pll:inst4|counter[2]      ; my_pll:inst4|counter[9]      ; clk          ; clk         ; 1.000        ; -0.063     ; 4.152      ;
; -3.219 ; my_pll:inst4|counter[2]      ; my_pll:inst4|counter[17]     ; clk          ; clk         ; 1.000        ; -0.063     ; 4.151      ;
; -3.216 ; my_pll:inst4|counter[2]      ; my_pll:inst4|counter[5]      ; clk          ; clk         ; 1.000        ; -0.063     ; 4.148      ;
; -3.216 ; my_pll:inst4|counter[2]      ; my_pll:inst4|counter[8]      ; clk          ; clk         ; 1.000        ; -0.063     ; 4.148      ;
; -3.212 ; my_pll:inst4|counter[2]      ; my_pll:inst4|counter[23]     ; clk          ; clk         ; 1.000        ; -0.063     ; 4.144      ;
; -3.202 ; my_pll:inst4|counter[1]      ; my_pll:inst4|counter[31]     ; clk          ; clk         ; 1.000        ; -0.062     ; 4.135      ;
; -3.189 ; my_pll:inst4|counter[23]     ; my_pll:inst4|counter[10]     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.123      ;
; -3.185 ; my_pll:inst4|counter[23]     ; my_pll:inst4|counter[15]     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.119      ;
; -3.175 ; my_pll:inst4|counter[23]     ; my_pll:inst4|counter[12]     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.109      ;
; -3.173 ; controller:inst3|p2_score[0] ; controller:inst3|p2_score[4] ; clk          ; clk         ; 1.000        ; -0.060     ; 4.108      ;
; -3.173 ; my_pll:inst4|counter[3]      ; my_pll:inst4|counter[26]     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.107      ;
; -3.173 ; my_pll:inst4|counter[23]     ; my_pll:inst4|counter[22]     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.107      ;
; -3.165 ; my_pll:inst4|counter[23]     ; my_pll:inst4|counter[16]     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.099      ;
; -3.157 ; my_pll:inst4|counter[23]     ; my_pll:inst4|counter[21]     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.091      ;
; -3.156 ; my_pll:inst4|counter[2]      ; my_pll:inst4|counter[31]     ; clk          ; clk         ; 1.000        ; -0.062     ; 4.089      ;
; -3.155 ; my_pll:inst4|counter[9]      ; my_pll:inst4|counter[10]     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.089      ;
; -3.155 ; my_pll:inst4|counter[23]     ; my_pll:inst4|counter[20]     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.089      ;
; -3.154 ; my_pll:inst4|counter[23]     ; my_pll:inst4|counter[13]     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.088      ;
; -3.154 ; my_pll:inst4|counter[23]     ; my_pll:inst4|counter[6]      ; clk          ; clk         ; 1.000        ; -0.061     ; 4.088      ;
; -3.152 ; my_pll:inst4|counter[23]     ; my_pll:inst4|counter[14]     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.086      ;
; -3.152 ; my_pll:inst4|counter[20]     ; my_pll:inst4|counter[10]     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.086      ;
; -3.151 ; my_pll:inst4|counter[9]      ; my_pll:inst4|counter[15]     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.085      ;
; -3.149 ; my_pll:inst4|counter[6]      ; my_pll:inst4|counter[10]     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.083      ;
; -3.148 ; my_pll:inst4|counter[20]     ; my_pll:inst4|counter[15]     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.082      ;
; -3.145 ; my_pll:inst4|counter[6]      ; my_pll:inst4|counter[15]     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.079      ;
; -3.142 ; my_pll:inst4|counter[23]     ; my_pll:inst4|counter[9]      ; clk          ; clk         ; 1.000        ; -0.061     ; 4.076      ;
; -3.142 ; my_pll:inst4|counter[13]     ; my_pll:inst4|counter[10]     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.076      ;
; -3.141 ; my_pll:inst4|counter[9]      ; my_pll:inst4|counter[12]     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.075      ;
; -3.141 ; my_pll:inst4|counter[23]     ; my_pll:inst4|counter[17]     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.075      ;
; -3.139 ; my_pll:inst4|counter[9]      ; my_pll:inst4|counter[22]     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.073      ;
; -3.138 ; my_pll:inst4|counter[23]     ; my_pll:inst4|counter[5]      ; clk          ; clk         ; 1.000        ; -0.061     ; 4.072      ;
; -3.138 ; my_pll:inst4|counter[23]     ; my_pll:inst4|counter[8]      ; clk          ; clk         ; 1.000        ; -0.061     ; 4.072      ;
; -3.138 ; my_pll:inst4|counter[13]     ; my_pll:inst4|counter[15]     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.072      ;
; -3.138 ; my_pll:inst4|counter[20]     ; my_pll:inst4|counter[12]     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.072      ;
; -3.136 ; my_pll:inst4|counter[20]     ; my_pll:inst4|counter[22]     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.070      ;
; -3.135 ; my_pll:inst4|counter[6]      ; my_pll:inst4|counter[12]     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.069      ;
; -3.134 ; my_pll:inst4|counter[23]     ; my_pll:inst4|counter[23]     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.068      ;
; -3.133 ; my_pll:inst4|counter[6]      ; my_pll:inst4|counter[22]     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.067      ;
; -3.133 ; my_pll:inst4|counter[14]     ; my_pll:inst4|counter[10]     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.067      ;
; -3.132 ; my_pll:inst4|counter[3]      ; my_pll:inst4|counter[31]     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.066      ;
; -3.131 ; my_pll:inst4|counter[9]      ; my_pll:inst4|counter[16]     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.065      ;
; -3.130 ; controller:inst3|p2_score[2] ; controller:inst3|p2_score[0] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.064      ;
; -3.129 ; my_pll:inst4|counter[14]     ; my_pll:inst4|counter[15]     ; clk          ; clk         ; 1.000        ; -0.061     ; 4.063      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'controller:inst3|rstball'                                                                                                                 ;
+--------+----------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                      ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -2.562 ; ball:inst5|position[0]~_emulated ; ball:inst5|position[0]~latch ; my_pll:inst4|clk_out     ; controller:inst3|rstball ; 0.500        ; -0.296     ; 1.865      ;
; -1.700 ; ball:inst5|position[0]~latch     ; ball:inst5|position[0]~latch ; controller:inst3|rstball ; controller:inst3|rstball ; 1.000        ; -0.047     ; 1.752      ;
; -1.185 ; controller:inst3|ball            ; ball:inst5|position[0]~latch ; clk                      ; controller:inst3|rstball ; 0.500        ; 0.198      ; 0.972      ;
; -0.832 ; controller:inst3|ball            ; ball:inst5|position[9]~latch ; clk                      ; controller:inst3|rstball ; 0.500        ; 0.199      ; 0.623      ;
; -0.227 ; controller:inst3|rstball         ; ball:inst5|position[0]~latch ; controller:inst3|rstball ; controller:inst3|rstball ; 0.500        ; 2.606      ; 2.631      ;
; 0.197  ; controller:inst3|rstball         ; ball:inst5|position[0]~latch ; controller:inst3|rstball ; controller:inst3|rstball ; 1.000        ; 2.606      ; 2.707      ;
+--------+----------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'my_pll:inst4|clk_out'                                                                                                                     ;
+--------+----------------------------------+----------------------------------+--------------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock             ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------------------+----------------------+--------------+------------+------------+
; -0.558 ; controller:inst3|ball            ; ball:inst5|out[0]                ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.362      ; 1.905      ;
; -0.555 ; controller:inst3|ball            ; ball:inst5|position[1]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.362      ; 1.902      ;
; -0.509 ; ball:inst5|position[0]~latch     ; ball:inst5|position[1]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 0.055      ; 1.059      ;
; -0.504 ; ball:inst5|out[1]                ; ball:inst5|win                   ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.061     ; 1.438      ;
; -0.502 ; ball:inst5|position[0]~latch     ; ball:inst5|out[0]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 0.055      ; 1.052      ;
; -0.485 ; controller:inst3|ball            ; ball:inst5|position[8]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.362      ; 1.832      ;
; -0.471 ; controller:inst3|ball            ; ball:inst5|out[1]                ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.362      ; 1.818      ;
; -0.424 ; ball:inst5|win                   ; ball:inst5|win                   ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.061     ; 1.358      ;
; -0.384 ; ball:inst5|position[9]~latch     ; ball:inst5|position[8]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 0.054      ; 0.933      ;
; -0.379 ; ball:inst5|position[9]~_emulated ; ball:inst5|position[8]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.061     ; 1.313      ;
; -0.373 ; ball:inst5|position[9]~latch     ; ball:inst5|out[1]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 0.054      ; 0.922      ;
; -0.365 ; ball:inst5|position[9]~_emulated ; ball:inst5|out[1]                ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.061     ; 1.299      ;
; -0.263 ; controller:inst3|halt            ; ball:inst5|out[0]                ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.362      ; 1.610      ;
; -0.254 ; controller:inst3|direction       ; ball:inst5|out[0]                ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.362      ; 1.601      ;
; -0.248 ; controller:inst3|direction       ; ball:inst5|out[1]                ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.362      ; 1.595      ;
; -0.245 ; ball:inst5|position[7]           ; ball:inst5|position[8]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.061     ; 1.179      ;
; -0.241 ; controller:inst3|halt            ; ball:inst5|out[1]                ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.362      ; 1.588      ;
; -0.238 ; ball:inst5|position[0]~_emulated ; ball:inst5|position[1]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.061     ; 1.172      ;
; -0.236 ; ball:inst5|position[0]~_emulated ; ball:inst5|out[0]                ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.061     ; 1.170      ;
; -0.232 ; ball:inst5|position[8]           ; ball:inst5|position[7]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.062     ; 1.165      ;
; -0.208 ; ball:inst5|out[0]                ; ball:inst5|win                   ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.061     ; 1.142      ;
; -0.206 ; ball:inst5|position[1]           ; ball:inst5|position[2]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.062     ; 1.139      ;
; -0.203 ; ball:inst5|position[8]           ; ball:inst5|position[9]~_emulated ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.061     ; 1.137      ;
; -0.175 ; controller:inst3|halt            ; ball:inst5|position[5]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.361      ; 1.521      ;
; -0.175 ; controller:inst3|halt            ; ball:inst5|position[6]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.361      ; 1.521      ;
; -0.175 ; controller:inst3|halt            ; ball:inst5|position[2]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.361      ; 1.521      ;
; -0.175 ; controller:inst3|halt            ; ball:inst5|position[3]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.361      ; 1.521      ;
; -0.175 ; controller:inst3|halt            ; ball:inst5|position[4]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.361      ; 1.521      ;
; -0.145 ; ball:inst5|position[9]~latch     ; ball:inst5|position[9]~_emulated ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 0.054      ; 0.694      ;
; -0.127 ; ball:inst5|position[2]           ; ball:inst5|position[1]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.061     ; 1.061      ;
; -0.099 ; ball:inst5|position[1]           ; ball:inst5|position[0]~_emulated ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.061     ; 1.033      ;
; -0.090 ; ball:inst5|position[5]           ; ball:inst5|position[6]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.062     ; 1.023      ;
; -0.079 ; controller:inst3|direction       ; ball:inst5|position[1]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.362      ; 1.426      ;
; -0.078 ; ball:inst5|position[4]           ; ball:inst5|position[3]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.062     ; 1.011      ;
; -0.078 ; controller:inst3|rstball         ; ball:inst5|win                   ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 2.770      ; 3.542      ;
; -0.073 ; ball:inst5|position[5]           ; ball:inst5|position[4]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.062     ; 1.006      ;
; -0.071 ; ball:inst5|position[3]           ; ball:inst5|position[2]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.062     ; 1.004      ;
; -0.066 ; ball:inst5|out[1]                ; ball:inst5|outside               ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.061     ; 1.000      ;
; -0.058 ; controller:inst3|direction       ; ball:inst5|position[7]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.361      ; 1.404      ;
; -0.046 ; ball:inst5|position[6]           ; ball:inst5|position[5]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.062     ; 0.979      ;
; -0.004 ; ball:inst5|position[0]~latch     ; ball:inst5|position[0]~_emulated ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 0.055      ; 0.554      ;
; 0.034  ; ball:inst5|position[7]           ; ball:inst5|position[6]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.062     ; 0.899      ;
; 0.064  ; controller:inst3|direction       ; ball:inst5|position[2]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.361      ; 1.282      ;
; 0.064  ; controller:inst3|direction       ; ball:inst5|position[4]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.361      ; 1.282      ;
; 0.066  ; controller:inst3|direction       ; ball:inst5|position[5]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.361      ; 1.280      ;
; 0.066  ; controller:inst3|direction       ; ball:inst5|position[6]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.361      ; 1.280      ;
; 0.067  ; controller:inst3|direction       ; ball:inst5|position[3]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.361      ; 1.279      ;
; 0.067  ; ball:inst5|position[6]           ; ball:inst5|position[7]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.062     ; 0.866      ;
; 0.084  ; ball:inst5|position[3]           ; ball:inst5|position[4]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.062     ; 0.849      ;
; 0.094  ; controller:inst3|halt            ; ball:inst5|position[7]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.361      ; 1.252      ;
; 0.120  ; controller:inst3|direction       ; ball:inst5|position[8]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.362      ; 1.227      ;
; 0.184  ; controller:inst3|halt            ; ball:inst5|position[9]~_emulated ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.362      ; 1.163      ;
; 0.184  ; controller:inst3|halt            ; ball:inst5|position[0]~_emulated ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.362      ; 1.163      ;
; 0.184  ; controller:inst3|halt            ; ball:inst5|position[8]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.362      ; 1.163      ;
; 0.184  ; controller:inst3|halt            ; ball:inst5|position[1]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.362      ; 1.163      ;
; 0.196  ; ball:inst5|position[2]           ; ball:inst5|position[3]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.062     ; 0.737      ;
; 0.197  ; controller:inst3|direction       ; ball:inst5|position[9]~_emulated ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.362      ; 1.150      ;
; 0.200  ; ball:inst5|position[4]           ; ball:inst5|position[5]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.062     ; 0.733      ;
; 0.237  ; ball:inst5|out[0]                ; ball:inst5|outside               ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.061     ; 0.697      ;
; 0.297  ; ball:inst5|out[1]                ; ball:inst5|out[1]                ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.061     ; 0.637      ;
; 0.297  ; ball:inst5|out[0]                ; ball:inst5|out[0]                ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.061     ; 0.637      ;
; 0.297  ; ball:inst5|outside               ; ball:inst5|outside               ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.061     ; 0.637      ;
; 0.339  ; controller:inst3|direction       ; ball:inst5|position[0]~_emulated ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.362      ; 1.008      ;
; 0.626  ; controller:inst3|rstball         ; ball:inst5|win                   ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 2.770      ; 3.338      ;
; 1.103  ; controller:inst3|rstball         ; ball:inst5|position[8]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 2.770      ; 2.361      ;
; 1.117  ; controller:inst3|rstball         ; ball:inst5|out[1]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 2.770      ; 2.347      ;
; 1.450  ; controller:inst3|rstball         ; ball:inst5|position[1]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 2.770      ; 2.014      ;
; 1.457  ; controller:inst3|rstball         ; ball:inst5|out[0]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 2.770      ; 2.007      ;
; 1.689  ; controller:inst3|rstball         ; ball:inst5|position[8]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 2.770      ; 2.275      ;
; 1.703  ; controller:inst3|rstball         ; ball:inst5|out[1]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 2.770      ; 2.261      ;
; 2.026  ; controller:inst3|rstball         ; ball:inst5|position[1]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 2.770      ; 1.938      ;
; 2.033  ; controller:inst3|rstball         ; ball:inst5|out[0]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 2.770      ; 1.931      ;
+--------+----------------------------------+----------------------------------+--------------------------+----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'my_pll:inst4|clk_out'                                                                                                                      ;
+--------+----------------------------------+----------------------------------+--------------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock             ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------------------+----------------------+--------------+------------+------------+
; -1.524 ; controller:inst3|rstball         ; ball:inst5|position[1]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 2.902      ; 1.754      ;
; -1.494 ; controller:inst3|rstball         ; ball:inst5|out[0]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 2.902      ; 1.784      ;
; -1.165 ; controller:inst3|rstball         ; ball:inst5|out[1]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 2.902      ; 2.113      ;
; -1.154 ; controller:inst3|rstball         ; ball:inst5|position[8]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 2.902      ; 2.124      ;
; -0.964 ; controller:inst3|rstball         ; ball:inst5|position[1]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 2.902      ; 1.814      ;
; -0.934 ; controller:inst3|rstball         ; ball:inst5|out[0]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 2.902      ; 1.844      ;
; -0.598 ; controller:inst3|rstball         ; ball:inst5|out[1]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 2.902      ; 2.180      ;
; -0.587 ; controller:inst3|rstball         ; ball:inst5|position[8]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 2.902      ; 2.191      ;
; -0.177 ; controller:inst3|rstball         ; ball:inst5|win                   ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 2.902      ; 3.101      ;
; 0.067  ; controller:inst3|direction       ; ball:inst5|position[0]~_emulated ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.577      ; 0.831      ;
; 0.273  ; controller:inst3|direction       ; ball:inst5|position[9]~_emulated ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.577      ; 1.037      ;
; 0.330  ; controller:inst3|direction       ; ball:inst5|position[8]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.577      ; 1.094      ;
; 0.359  ; ball:inst5|outside               ; ball:inst5|outside               ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; ball:inst5|out[1]                ; ball:inst5|out[1]                ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; ball:inst5|out[0]                ; ball:inst5|out[0]                ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.061      ; 0.577      ;
; 0.382  ; ball:inst5|out[0]                ; ball:inst5|outside               ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.061      ; 0.600      ;
; 0.383  ; controller:inst3|direction       ; ball:inst5|position[6]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.577      ; 1.147      ;
; 0.385  ; controller:inst3|direction       ; ball:inst5|position[4]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.577      ; 1.149      ;
; 0.386  ; controller:inst3|direction       ; ball:inst5|position[3]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.577      ; 1.150      ;
; 0.387  ; controller:inst3|direction       ; ball:inst5|position[5]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.577      ; 1.151      ;
; 0.387  ; controller:inst3|direction       ; ball:inst5|position[2]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.577      ; 1.151      ;
; 0.409  ; ball:inst5|position[4]           ; ball:inst5|position[5]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.062      ; 0.628      ;
; 0.414  ; controller:inst3|halt            ; ball:inst5|position[9]~_emulated ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.577      ; 1.178      ;
; 0.414  ; controller:inst3|halt            ; ball:inst5|position[0]~_emulated ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.577      ; 1.178      ;
; 0.414  ; controller:inst3|halt            ; ball:inst5|position[8]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.577      ; 1.178      ;
; 0.414  ; controller:inst3|halt            ; ball:inst5|position[1]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.577      ; 1.178      ;
; 0.420  ; ball:inst5|position[2]           ; ball:inst5|position[3]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.062      ; 0.639      ;
; 0.441  ; controller:inst3|direction       ; ball:inst5|position[7]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.577      ; 1.205      ;
; 0.467  ; controller:inst3|direction       ; ball:inst5|position[1]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.577      ; 1.231      ;
; 0.528  ; ball:inst5|position[0]~latch     ; ball:inst5|position[0]~_emulated ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 0.296      ; 0.501      ;
; 0.530  ; controller:inst3|halt            ; ball:inst5|position[7]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.577      ; 1.294      ;
; 0.533  ; ball:inst5|position[3]           ; ball:inst5|position[4]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.062      ; 0.752      ;
; 0.555  ; ball:inst5|position[6]           ; ball:inst5|position[7]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.062      ; 0.774      ;
; 0.562  ; controller:inst3|rstball         ; ball:inst5|win                   ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 2.902      ; 3.340      ;
; 0.575  ; ball:inst5|position[6]           ; ball:inst5|position[5]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.062      ; 0.794      ;
; 0.578  ; ball:inst5|position[5]           ; ball:inst5|position[6]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.062      ; 0.797      ;
; 0.580  ; ball:inst5|position[7]           ; ball:inst5|position[6]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.062      ; 0.799      ;
; 0.581  ; ball:inst5|position[3]           ; ball:inst5|position[2]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.062      ; 0.800      ;
; 0.582  ; ball:inst5|position[5]           ; ball:inst5|position[4]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.062      ; 0.801      ;
; 0.587  ; ball:inst5|position[4]           ; ball:inst5|position[3]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.062      ; 0.806      ;
; 0.609  ; ball:inst5|out[1]                ; ball:inst5|outside               ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.061      ; 0.827      ;
; 0.630  ; ball:inst5|position[1]           ; ball:inst5|position[0]~_emulated ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.061      ; 0.848      ;
; 0.640  ; ball:inst5|position[9]~latch     ; ball:inst5|position[9]~_emulated ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 0.295      ; 0.612      ;
; 0.649  ; controller:inst3|direction       ; ball:inst5|out[0]                ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.577      ; 1.413      ;
; 0.665  ; controller:inst3|halt            ; ball:inst5|out[0]                ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.577      ; 1.429      ;
; 0.680  ; controller:inst3|halt            ; ball:inst5|out[1]                ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.577      ; 1.444      ;
; 0.689  ; controller:inst3|direction       ; ball:inst5|out[1]                ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.577      ; 1.453      ;
; 0.737  ; ball:inst5|position[8]           ; ball:inst5|position[7]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.061      ; 0.955      ;
; 0.752  ; ball:inst5|position[8]           ; ball:inst5|position[9]~_emulated ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.061      ; 0.970      ;
; 0.752  ; ball:inst5|position[2]           ; ball:inst5|position[1]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.062      ; 0.971      ;
; 0.761  ; ball:inst5|position[7]           ; ball:inst5|position[8]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.062      ; 0.980      ;
; 0.800  ; controller:inst3|halt            ; ball:inst5|position[5]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.577      ; 1.564      ;
; 0.800  ; controller:inst3|halt            ; ball:inst5|position[6]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.577      ; 1.564      ;
; 0.800  ; controller:inst3|halt            ; ball:inst5|position[2]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.577      ; 1.564      ;
; 0.800  ; controller:inst3|halt            ; ball:inst5|position[3]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.577      ; 1.564      ;
; 0.800  ; controller:inst3|halt            ; ball:inst5|position[4]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.577      ; 1.564      ;
; 0.807  ; ball:inst5|position[0]~_emulated ; ball:inst5|position[1]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.061      ; 1.025      ;
; 0.828  ; ball:inst5|position[1]           ; ball:inst5|position[2]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.061      ; 1.046      ;
; 0.830  ; ball:inst5|position[0]~_emulated ; ball:inst5|out[0]                ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.061      ; 1.048      ;
; 0.838  ; ball:inst5|out[0]                ; ball:inst5|win                   ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.061      ; 1.056      ;
; 0.846  ; controller:inst3|ball            ; ball:inst5|out[1]                ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.577      ; 1.610      ;
; 0.857  ; controller:inst3|ball            ; ball:inst5|position[8]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.577      ; 1.621      ;
; 0.862  ; ball:inst5|position[9]~latch     ; ball:inst5|out[1]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 0.295      ; 0.834      ;
; 0.875  ; ball:inst5|position[9]~latch     ; ball:inst5|position[8]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 0.295      ; 0.847      ;
; 0.933  ; ball:inst5|position[9]~_emulated ; ball:inst5|out[1]                ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.061      ; 1.151      ;
; 0.946  ; ball:inst5|position[9]~_emulated ; ball:inst5|position[8]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.061      ; 1.164      ;
; 0.948  ; ball:inst5|position[0]~latch     ; ball:inst5|position[1]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 0.296      ; 0.921      ;
; 0.970  ; ball:inst5|position[0]~latch     ; ball:inst5|out[0]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 0.296      ; 0.943      ;
; 0.975  ; ball:inst5|win                   ; ball:inst5|win                   ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.061      ; 1.193      ;
; 0.982  ; controller:inst3|ball            ; ball:inst5|position[1]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.577      ; 1.746      ;
; 0.982  ; controller:inst3|ball            ; ball:inst5|out[0]                ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.577      ; 1.746      ;
; 1.061  ; ball:inst5|out[1]                ; ball:inst5|win                   ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.061      ; 1.279      ;
+--------+----------------------------------+----------------------------------+--------------------------+----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'controller:inst3|rstball'                                                                                                                  ;
+--------+----------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                      ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.414 ; controller:inst3|rstball         ; ball:inst5|position[0]~latch ; controller:inst3|rstball ; controller:inst3|rstball ; 0.000        ; 2.715      ; 2.500      ;
; 0.006  ; controller:inst3|rstball         ; ball:inst5|position[0]~latch ; controller:inst3|rstball ; controller:inst3|rstball ; -0.500       ; 2.715      ; 2.440      ;
; 0.637  ; controller:inst3|ball            ; ball:inst5|position[9]~latch ; clk                      ; controller:inst3|rstball ; -0.500       ; 0.391      ; 0.558      ;
; 0.948  ; controller:inst3|ball            ; ball:inst5|position[0]~latch ; clk                      ; controller:inst3|rstball ; -0.500       ; 0.390      ; 0.868      ;
; 1.560  ; ball:inst5|position[0]~latch     ; ball:inst5|position[0]~latch ; controller:inst3|rstball ; controller:inst3|rstball ; 0.000        ; 0.047      ; 1.607      ;
; 2.246  ; ball:inst5|position[0]~_emulated ; ball:inst5|position[0]~latch ; my_pll:inst4|clk_out     ; controller:inst3|rstball ; -0.500       ; -0.055     ; 1.711      ;
+--------+----------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                 ;
+-------+------------------------------------+------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------------------+-------------+--------------+------------+------------+
; 0.186 ; controller:inst3|rstball           ; controller:inst3|direction         ; controller:inst3|rstball ; clk         ; 0.000        ; 2.408      ; 2.980      ;
; 0.189 ; controller:inst3|rstball           ; controller:inst3|halt              ; controller:inst3|rstball ; clk         ; 0.000        ; 2.408      ; 2.983      ;
; 0.189 ; controller:inst3|rstball           ; controller:inst3|sel               ; controller:inst3|rstball ; clk         ; 0.000        ; 2.408      ; 2.983      ;
; 0.359 ; controller:inst3|p2_score[5]       ; controller:inst3|p2_score[5]       ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; controller:inst3|p2_score[0]       ; controller:inst3|p2_score[0]       ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; controller:inst3|p2_score[2]       ; controller:inst3|p2_score[2]       ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; controller:inst3|p2_score[1]       ; controller:inst3|p2_score[1]       ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; controller:inst3|p2_deuce          ; controller:inst3|p2_deuce          ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; controller:inst3|p1_deuce          ; controller:inst3|p1_deuce          ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; controller:inst3|p1_score[4]       ; controller:inst3|p1_score[4]       ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; controller:inst3|p1_score[5]       ; controller:inst3|p1_score[5]       ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; button_debouncer:inst1|counter[0]  ; button_debouncer:inst1|counter[0]  ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; controller:inst3|p1_score[2]       ; controller:inst3|p1_score[2]       ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; controller:inst3|p1_score[1]       ; controller:inst3|p1_score[1]       ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; controller:inst3|p1_score[0]       ; controller:inst3|p1_score[0]       ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; controller:inst3|p1_score[3]       ; controller:inst3|p1_score[3]       ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; controller:inst3|ball              ; controller:inst3|ball              ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; controller:inst3|p2_rdy            ; controller:inst3|p2_rdy            ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; controller:inst3|sel               ; controller:inst3|sel               ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; controller:inst3|p1_rdy            ; controller:inst3|p1_rdy            ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.360 ; controller:inst3|p2_score[4]       ; controller:inst3|p2_score[4]       ; clk                      ; clk         ; 0.000        ; 0.060      ; 0.577      ;
; 0.360 ; controller:inst3|p2_score[3]       ; controller:inst3|p2_score[3]       ; clk                      ; clk         ; 0.000        ; 0.060      ; 0.577      ;
; 0.373 ; button_debouncer:inst|data_in_2    ; button_debouncer:inst|data_in_3    ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.591      ;
; 0.374 ; button_debouncer:inst|data_in_1    ; button_debouncer:inst|data_in_2    ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.592      ;
; 0.374 ; button_debouncer:inst|data_in_0    ; button_debouncer:inst|data_in_1    ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.592      ;
; 0.374 ; button_debouncer:inst1|data_in_0   ; button_debouncer:inst1|data_in_1   ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.592      ;
; 0.375 ; button_debouncer:inst2|data_in_2   ; button_debouncer:inst2|data_in_3   ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.593      ;
; 0.375 ; button_debouncer:inst2|data_in_1   ; button_debouncer:inst2|data_in_2   ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.593      ;
; 0.376 ; button_debouncer:inst1|data_in_1   ; button_debouncer:inst1|data_in_2   ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.594      ;
; 0.376 ; button_debouncer:inst2|data_in_0   ; button_debouncer:inst2|data_in_1   ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.594      ;
; 0.517 ; button_debouncer:inst2|data_in_3   ; button_debouncer:inst2|data_out    ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.735      ;
; 0.519 ; button_debouncer:inst1|data_in_3   ; button_debouncer:inst1|data_out    ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.737      ;
; 0.552 ; button_debouncer:inst2|data_out    ; controller:inst3|p2_rdy            ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.770      ;
; 0.557 ; button_debouncer:inst1|counter[7]  ; button_debouncer:inst1|counter[7]  ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.775      ;
; 0.558 ; button_debouncer:inst1|counter[9]  ; button_debouncer:inst1|counter[9]  ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.558 ; button_debouncer:inst1|counter[5]  ; button_debouncer:inst1|counter[5]  ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.558 ; button_debouncer:inst1|counter[16] ; button_debouncer:inst1|counter[16] ; clk                      ; clk         ; 0.000        ; 0.062      ; 0.777      ;
; 0.569 ; button_debouncer:inst1|counter[10] ; button_debouncer:inst1|counter[10] ; clk                      ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; controller:inst3|p1_idle[16]       ; controller:inst3|p1_idle[16]       ; clk                      ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.570 ; controller:inst3|p2_idle[16]       ; controller:inst3|p2_idle[16]       ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; controller:inst3|p1_idle[18]       ; controller:inst3|p1_idle[18]       ; clk                      ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; controller:inst3|p1_idle[15]       ; controller:inst3|p1_idle[15]       ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; controller:inst3|p1_idle[19]       ; controller:inst3|p1_idle[19]       ; clk                      ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; controller:inst3|p1_idle[22]       ; controller:inst3|p1_idle[22]       ; clk                      ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; controller:inst3|p1_idle[29]       ; controller:inst3|p1_idle[29]       ; clk                      ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; controller:inst3|p1_idle[3]        ; controller:inst3|p1_idle[3]        ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; controller:inst3|p1_idle[6]        ; controller:inst3|p1_idle[6]        ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; controller:inst3|p1_idle[13]       ; controller:inst3|p1_idle[13]       ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.571 ; button_debouncer:inst1|counter[15] ; button_debouncer:inst1|counter[15] ; clk                      ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; controller:inst3|p2_idle[6]        ; controller:inst3|p2_idle[6]        ; clk                      ; clk         ; 0.000        ; 0.060      ; 0.788      ;
; 0.571 ; controller:inst3|p2_idle[3]        ; controller:inst3|p2_idle[3]        ; clk                      ; clk         ; 0.000        ; 0.060      ; 0.788      ;
; 0.571 ; controller:inst3|p2_idle[13]       ; controller:inst3|p2_idle[13]       ; clk                      ; clk         ; 0.000        ; 0.060      ; 0.788      ;
; 0.571 ; controller:inst3|p2_idle[15]       ; controller:inst3|p2_idle[15]       ; clk                      ; clk         ; 0.000        ; 0.060      ; 0.788      ;
; 0.571 ; controller:inst3|p2_idle[18]       ; controller:inst3|p2_idle[18]       ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; controller:inst3|p2_idle[29]       ; controller:inst3|p2_idle[29]       ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; controller:inst3|p2_idle[19]       ; controller:inst3|p2_idle[19]       ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; controller:inst3|p2_idle[22]       ; controller:inst3|p2_idle[22]       ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; controller:inst3|p1_idle[21]       ; controller:inst3|p1_idle[21]       ; clk                      ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; controller:inst3|p1_idle[27]       ; controller:inst3|p1_idle[27]       ; clk                      ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; controller:inst3|p1_idle[30]       ; controller:inst3|p1_idle[30]       ; clk                      ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; controller:inst3|p1_idle[5]        ; controller:inst3|p1_idle[5]        ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; controller:inst3|p1_idle[14]       ; controller:inst3|p1_idle[14]       ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; controller:inst3|p1_idle[11]       ; controller:inst3|p1_idle[11]       ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; controller:inst3|p1_idle[31]       ; controller:inst3|p1_idle[31]       ; clk                      ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; controller:inst3|p1_idle[2]        ; controller:inst3|p1_idle[2]        ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.572 ; controller:inst3|p2_idle[31]       ; controller:inst3|p2_idle[31]       ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; controller:inst3|p2_idle[2]        ; controller:inst3|p2_idle[2]        ; clk                      ; clk         ; 0.000        ; 0.060      ; 0.789      ;
; 0.572 ; controller:inst3|p2_idle[5]        ; controller:inst3|p2_idle[5]        ; clk                      ; clk         ; 0.000        ; 0.060      ; 0.789      ;
; 0.572 ; controller:inst3|p2_idle[14]       ; controller:inst3|p2_idle[14]       ; clk                      ; clk         ; 0.000        ; 0.060      ; 0.789      ;
; 0.572 ; controller:inst3|p2_idle[11]       ; controller:inst3|p2_idle[11]       ; clk                      ; clk         ; 0.000        ; 0.060      ; 0.789      ;
; 0.572 ; controller:inst3|p2_idle[30]       ; controller:inst3|p2_idle[30]       ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; controller:inst3|p2_idle[27]       ; controller:inst3|p2_idle[27]       ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; controller:inst3|p2_idle[21]       ; controller:inst3|p2_idle[21]       ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; controller:inst3|p1_idle[26]       ; controller:inst3|p1_idle[26]       ; clk                      ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; controller:inst3|p1_idle[24]       ; controller:inst3|p1_idle[24]       ; clk                      ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; controller:inst3|p1_idle[17]       ; controller:inst3|p1_idle[17]       ; clk                      ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; controller:inst3|p1_idle[20]       ; controller:inst3|p1_idle[20]       ; clk                      ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; controller:inst3|p1_idle[28]       ; controller:inst3|p1_idle[28]       ; clk                      ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; controller:inst3|p1_idle[4]        ; controller:inst3|p1_idle[4]        ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; controller:inst3|p1_idle[12]       ; controller:inst3|p1_idle[12]       ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; controller:inst3|p1_idle[10]       ; controller:inst3|p1_idle[10]       ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; controller:inst3|p1_idle[8]        ; controller:inst3|p1_idle[8]        ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; controller:inst3|p1_idle[1]        ; controller:inst3|p1_idle[1]        ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.573 ; controller:inst3|p2_idle[1]        ; controller:inst3|p2_idle[1]        ; clk                      ; clk         ; 0.000        ; 0.060      ; 0.790      ;
; 0.573 ; controller:inst3|p2_idle[10]       ; controller:inst3|p2_idle[10]       ; clk                      ; clk         ; 0.000        ; 0.060      ; 0.790      ;
; 0.573 ; controller:inst3|p2_idle[8]        ; controller:inst3|p2_idle[8]        ; clk                      ; clk         ; 0.000        ; 0.060      ; 0.790      ;
; 0.573 ; controller:inst3|p2_idle[4]        ; controller:inst3|p2_idle[4]        ; clk                      ; clk         ; 0.000        ; 0.060      ; 0.790      ;
; 0.573 ; controller:inst3|p2_idle[12]       ; controller:inst3|p2_idle[12]       ; clk                      ; clk         ; 0.000        ; 0.060      ; 0.790      ;
; 0.573 ; controller:inst3|p2_idle[17]       ; controller:inst3|p2_idle[17]       ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; controller:inst3|p2_idle[24]       ; controller:inst3|p2_idle[24]       ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; controller:inst3|p2_idle[26]       ; controller:inst3|p2_idle[26]       ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; controller:inst3|p2_idle[28]       ; controller:inst3|p2_idle[28]       ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; controller:inst3|p2_idle[20]       ; controller:inst3|p2_idle[20]       ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.574 ; controller:inst3|p1_idle[23]       ; controller:inst3|p1_idle[23]       ; clk                      ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; controller:inst3|p1_idle[25]       ; controller:inst3|p1_idle[25]       ; clk                      ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; controller:inst3|p1_idle[7]        ; controller:inst3|p1_idle[7]        ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.574 ; controller:inst3|p1_idle[9]        ; controller:inst3|p1_idle[9]        ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.575 ; controller:inst3|p2_idle[9]        ; controller:inst3|p2_idle[9]        ; clk                      ; clk         ; 0.000        ; 0.060      ; 0.792      ;
; 0.575 ; controller:inst3|p2_idle[7]        ; controller:inst3|p2_idle[7]        ; clk                      ; clk         ; 0.000        ; 0.060      ; 0.792      ;
; 0.575 ; controller:inst3|p2_idle[23]       ; controller:inst3|p2_idle[23]       ; clk                      ; clk         ; 0.000        ; 0.061      ; 0.793      ;
+-------+------------------------------------+------------------------------------+--------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'my_pll:inst4|clk_out'                                                                                                         ;
+-------+--------------------------+----------------------------------+--------------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                          ; Launch Clock             ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+----------------------------------+--------------------------+----------------------+--------------+------------+------------+
; 0.458 ; controller:inst3|rstball ; ball:inst5|position[7]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 2.769      ; 3.005      ;
; 0.459 ; controller:inst3|rstball ; ball:inst5|outside               ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 2.770      ; 3.005      ;
; 0.459 ; controller:inst3|rstball ; ball:inst5|out[1]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 2.770      ; 3.005      ;
; 0.459 ; controller:inst3|rstball ; ball:inst5|out[0]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 2.770      ; 3.005      ;
; 0.459 ; controller:inst3|rstball ; ball:inst5|position[5]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 2.769      ; 3.004      ;
; 0.459 ; controller:inst3|rstball ; ball:inst5|position[6]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 2.769      ; 3.004      ;
; 0.459 ; controller:inst3|rstball ; ball:inst5|position[2]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 2.769      ; 3.004      ;
; 0.459 ; controller:inst3|rstball ; ball:inst5|position[3]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 2.769      ; 3.004      ;
; 0.459 ; controller:inst3|rstball ; ball:inst5|position[4]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 2.769      ; 3.004      ;
; 0.460 ; controller:inst3|rstball ; ball:inst5|position[9]~_emulated ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 2.770      ; 3.004      ;
; 0.460 ; controller:inst3|rstball ; ball:inst5|position[0]~_emulated ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 2.770      ; 3.004      ;
; 0.460 ; controller:inst3|rstball ; ball:inst5|position[8]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 2.770      ; 3.004      ;
; 0.460 ; controller:inst3|rstball ; ball:inst5|position[1]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 2.770      ; 3.004      ;
; 1.046 ; controller:inst3|rstball ; ball:inst5|position[7]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 2.769      ; 2.917      ;
; 1.046 ; controller:inst3|rstball ; ball:inst5|position[5]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 2.769      ; 2.917      ;
; 1.046 ; controller:inst3|rstball ; ball:inst5|position[6]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 2.769      ; 2.917      ;
; 1.046 ; controller:inst3|rstball ; ball:inst5|position[2]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 2.769      ; 2.917      ;
; 1.046 ; controller:inst3|rstball ; ball:inst5|position[3]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 2.769      ; 2.917      ;
; 1.046 ; controller:inst3|rstball ; ball:inst5|position[4]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 2.769      ; 2.917      ;
; 1.047 ; controller:inst3|rstball ; ball:inst5|outside               ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 2.770      ; 2.917      ;
; 1.047 ; controller:inst3|rstball ; ball:inst5|out[1]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 2.770      ; 2.917      ;
; 1.047 ; controller:inst3|rstball ; ball:inst5|out[0]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 2.770      ; 2.917      ;
; 1.048 ; controller:inst3|rstball ; ball:inst5|position[9]~_emulated ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 2.770      ; 2.916      ;
; 1.048 ; controller:inst3|rstball ; ball:inst5|position[0]~_emulated ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 2.770      ; 2.916      ;
; 1.048 ; controller:inst3|rstball ; ball:inst5|position[8]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 2.770      ; 2.916      ;
; 1.048 ; controller:inst3|rstball ; ball:inst5|position[1]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 2.770      ; 2.916      ;
+-------+--------------------------+----------------------------------+--------------------------+----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'my_pll:inst4|clk_out'                                                                                                           ;
+--------+--------------------------+----------------------------------+--------------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                          ; Launch Clock             ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+----------------------------------+--------------------------+----------------------+--------------+------------+------------+
; -0.476 ; controller:inst3|rstball ; ball:inst5|position[9]~_emulated ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 2.902      ; 2.802      ;
; -0.476 ; controller:inst3|rstball ; ball:inst5|position[0]~_emulated ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 2.902      ; 2.802      ;
; -0.476 ; controller:inst3|rstball ; ball:inst5|position[8]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 2.902      ; 2.802      ;
; -0.476 ; controller:inst3|rstball ; ball:inst5|position[1]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 2.902      ; 2.802      ;
; -0.476 ; controller:inst3|rstball ; ball:inst5|position[7]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 2.902      ; 2.802      ;
; -0.476 ; controller:inst3|rstball ; ball:inst5|position[5]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 2.902      ; 2.802      ;
; -0.476 ; controller:inst3|rstball ; ball:inst5|position[6]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 2.902      ; 2.802      ;
; -0.476 ; controller:inst3|rstball ; ball:inst5|position[2]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 2.902      ; 2.802      ;
; -0.476 ; controller:inst3|rstball ; ball:inst5|position[3]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 2.902      ; 2.802      ;
; -0.476 ; controller:inst3|rstball ; ball:inst5|position[4]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 2.902      ; 2.802      ;
; -0.475 ; controller:inst3|rstball ; ball:inst5|outside               ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 2.902      ; 2.803      ;
; -0.475 ; controller:inst3|rstball ; ball:inst5|out[1]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 2.902      ; 2.803      ;
; -0.475 ; controller:inst3|rstball ; ball:inst5|out[0]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 2.902      ; 2.803      ;
; 0.103  ; controller:inst3|rstball ; ball:inst5|position[9]~_emulated ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 2.902      ; 2.881      ;
; 0.103  ; controller:inst3|rstball ; ball:inst5|position[0]~_emulated ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 2.902      ; 2.881      ;
; 0.103  ; controller:inst3|rstball ; ball:inst5|position[8]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 2.902      ; 2.881      ;
; 0.103  ; controller:inst3|rstball ; ball:inst5|position[1]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 2.902      ; 2.881      ;
; 0.104  ; controller:inst3|rstball ; ball:inst5|outside               ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 2.902      ; 2.882      ;
; 0.104  ; controller:inst3|rstball ; ball:inst5|out[1]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 2.902      ; 2.882      ;
; 0.104  ; controller:inst3|rstball ; ball:inst5|out[0]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 2.902      ; 2.882      ;
; 0.104  ; controller:inst3|rstball ; ball:inst5|position[7]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 2.902      ; 2.882      ;
; 0.104  ; controller:inst3|rstball ; ball:inst5|position[5]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 2.902      ; 2.882      ;
; 0.104  ; controller:inst3|rstball ; ball:inst5|position[6]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 2.902      ; 2.882      ;
; 0.104  ; controller:inst3|rstball ; ball:inst5|position[2]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 2.902      ; 2.882      ;
; 0.104  ; controller:inst3|rstball ; ball:inst5|position[3]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 2.902      ; 2.882      ;
; 0.104  ; controller:inst3|rstball ; ball:inst5|position[4]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 2.902      ; 2.882      ;
+--------+--------------------------+----------------------------------+--------------------------+----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                              ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|data_in_0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|data_in_1   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|data_in_2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|data_in_3   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|data_out    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst2|data_in_0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst2|data_in_1   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst2|data_in_2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst2|data_in_3   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst2|data_out    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst|data_in_0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst|data_in_1    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst|data_in_2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst|data_in_3    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst|data_out     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|ball              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|direction         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|halt              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_deuce          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[16]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[17]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[18]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[19]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[20]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[21]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[22]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[23]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[24]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[25]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[26]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[27]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[28]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[29]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[30]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[31]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_power[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_power[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_rdy            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_score[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_score[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_score[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_score[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_score[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_score[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_deuce          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[16]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[17]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[18]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[19]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[20]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[21]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[22]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[23]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[24]       ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'my_pll:inst4|clk_out'                                                                ;
+--------+--------------+----------------+------------------+----------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------------------+------------+----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|out[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|out[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|outside               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[0]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[9]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|win                   ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|out[0]                ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|out[1]                ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|outside               ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[0]~_emulated ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[1]           ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[2]           ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[3]           ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[4]           ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[5]           ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[6]           ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[7]           ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[8]           ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[9]~_emulated ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|win                   ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst5|out[0]|clk                 ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst5|out[1]|clk                 ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst5|outside|clk                ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst5|position[0]~_emulated|clk  ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst5|position[1]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst5|position[2]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst5|position[3]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst5|position[4]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst5|position[5]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst5|position[6]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst5|position[7]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst5|position[8]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst5|position[9]~_emulated|clk  ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst5|win|clk                    ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[0]~_emulated ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[1]           ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[8]           ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[9]~_emulated ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|out[0]                ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|out[1]                ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|outside               ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[2]           ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[3]           ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[4]           ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[5]           ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[6]           ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[7]           ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|win                   ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst4|clk_out~clkctrl|inclk[0]   ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst4|clk_out~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst4|clk_out|q                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst4|clk_out|q                  ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst4|clk_out~clkctrl|inclk[0]   ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst4|clk_out~clkctrl|outclk     ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst5|position[0]~_emulated|clk  ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst5|position[1]|clk            ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst5|position[8]|clk            ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst5|position[9]~_emulated|clk  ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst5|out[0]|clk                 ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst5|out[1]|clk                 ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst5|outside|clk                ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst5|position[2]|clk            ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst5|position[3]|clk            ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst5|position[4]|clk            ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst5|position[5]|clk            ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst5|position[6]|clk            ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst5|position[7]|clk            ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst5|win|clk                    ;
+--------+--------------+----------------+------------------+----------------------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'controller:inst3|rstball'                                                             ;
+-------+--------------+----------------+------------------+--------------------------+------------+--------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                         ;
+-------+--------------+----------------+------------------+--------------------------+------------+--------------------------------+
; 0.402 ; 0.402        ; 0.000          ; High Pulse Width ; controller:inst3|rstball ; Fall       ; ball:inst5|position[0]~latch   ;
; 0.402 ; 0.402        ; 0.000          ; High Pulse Width ; controller:inst3|rstball ; Fall       ; ball:inst5|position[9]~latch   ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; controller:inst3|rstball ; Rise       ; inst5|position[0]~latch|datac  ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; controller:inst3|rstball ; Rise       ; inst5|position[9]~latch|datac  ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; controller:inst3|rstball ; Rise       ; inst3|rstball~clkctrl|inclk[0] ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; controller:inst3|rstball ; Rise       ; inst3|rstball~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst3|rstball ; Rise       ; inst3|rstball|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst3|rstball ; Rise       ; inst3|rstball|q                ;
; 0.567 ; 0.567        ; 0.000          ; High Pulse Width ; controller:inst3|rstball ; Rise       ; inst3|rstball~clkctrl|inclk[0] ;
; 0.567 ; 0.567        ; 0.000          ; High Pulse Width ; controller:inst3|rstball ; Rise       ; inst3|rstball~clkctrl|outclk   ;
; 0.592 ; 0.592        ; 0.000          ; High Pulse Width ; controller:inst3|rstball ; Rise       ; inst5|position[0]~latch|datac  ;
; 0.593 ; 0.593        ; 0.000          ; Low Pulse Width  ; controller:inst3|rstball ; Fall       ; ball:inst5|position[0]~latch   ;
; 0.593 ; 0.593        ; 0.000          ; High Pulse Width ; controller:inst3|rstball ; Rise       ; inst5|position[9]~latch|datac  ;
; 0.594 ; 0.594        ; 0.000          ; Low Pulse Width  ; controller:inst3|rstball ; Fall       ; ball:inst5|position[9]~latch   ;
+-------+--------------+----------------+------------------+--------------------------+------------+--------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ctrl      ; clk        ; 1.908 ; 2.330 ; Rise       ; clk             ;
; p1btn     ; clk        ; 1.625 ; 2.038 ; Rise       ; clk             ;
; p2btn     ; clk        ; 1.830 ; 2.266 ; Rise       ; clk             ;
; sw[*]     ; clk        ; 5.045 ; 5.404 ; Rise       ; clk             ;
;  sw[0]    ; clk        ; 3.053 ; 3.518 ; Rise       ; clk             ;
;  sw[1]    ; clk        ; 3.557 ; 4.032 ; Rise       ; clk             ;
;  sw[2]    ; clk        ; 3.818 ; 4.358 ; Rise       ; clk             ;
;  sw[3]    ; clk        ; 3.617 ; 4.088 ; Rise       ; clk             ;
;  sw[4]    ; clk        ; 3.694 ; 4.231 ; Rise       ; clk             ;
;  sw[5]    ; clk        ; 4.069 ; 4.445 ; Rise       ; clk             ;
;  sw[6]    ; clk        ; 5.045 ; 5.404 ; Rise       ; clk             ;
;  sw[7]    ; clk        ; 4.471 ; 4.843 ; Rise       ; clk             ;
;  sw[8]    ; clk        ; 5.012 ; 5.403 ; Rise       ; clk             ;
;  sw[9]    ; clk        ; 3.941 ; 4.430 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ctrl      ; clk        ; -1.515 ; -1.935 ; Rise       ; clk             ;
; p1btn     ; clk        ; -1.244 ; -1.655 ; Rise       ; clk             ;
; p2btn     ; clk        ; -1.439 ; -1.873 ; Rise       ; clk             ;
; sw[*]     ; clk        ; -1.629 ; -2.050 ; Rise       ; clk             ;
;  sw[0]    ; clk        ; -1.772 ; -2.201 ; Rise       ; clk             ;
;  sw[1]    ; clk        ; -1.629 ; -2.050 ; Rise       ; clk             ;
;  sw[2]    ; clk        ; -2.071 ; -2.563 ; Rise       ; clk             ;
;  sw[3]    ; clk        ; -1.864 ; -2.322 ; Rise       ; clk             ;
;  sw[4]    ; clk        ; -1.883 ; -2.328 ; Rise       ; clk             ;
;  sw[5]    ; clk        ; -1.785 ; -2.233 ; Rise       ; clk             ;
;  sw[6]    ; clk        ; -1.841 ; -2.262 ; Rise       ; clk             ;
;  sw[7]    ; clk        ; -1.989 ; -2.417 ; Rise       ; clk             ;
;  sw[8]    ; clk        ; -2.033 ; -2.475 ; Rise       ; clk             ;
;  sw[9]    ; clk        ; -1.852 ; -2.276 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+---------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port     ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+---------------+--------------------------+--------+--------+------------+--------------------------+
; led[*]        ; clk                      ; 7.732  ; 7.813  ; Rise       ; clk                      ;
;  led[0]       ; clk                      ; 7.647  ; 7.632  ; Rise       ; clk                      ;
;  led[9]       ; clk                      ; 7.732  ; 7.813  ; Rise       ; clk                      ;
; leftSeg[*]    ; clk                      ; 15.068 ; 14.953 ; Rise       ; clk                      ;
;  leftSeg[0]   ; clk                      ; 14.583 ; 14.508 ; Rise       ; clk                      ;
;  leftSeg[1]   ; clk                      ; 13.866 ; 13.922 ; Rise       ; clk                      ;
;  leftSeg[2]   ; clk                      ; 14.125 ; 14.087 ; Rise       ; clk                      ;
;  leftSeg[3]   ; clk                      ; 14.570 ; 14.486 ; Rise       ; clk                      ;
;  leftSeg[4]   ; clk                      ; 14.000 ; 14.090 ; Rise       ; clk                      ;
;  leftSeg[5]   ; clk                      ; 14.566 ; 14.548 ; Rise       ; clk                      ;
;  leftSeg[6]   ; clk                      ; 15.068 ; 14.953 ; Rise       ; clk                      ;
;  leftSeg[8]   ; clk                      ; 14.260 ; 14.172 ; Rise       ; clk                      ;
;  leftSeg[9]   ; clk                      ; 14.584 ; 14.479 ; Rise       ; clk                      ;
;  leftSeg[10]  ; clk                      ; 13.920 ; 14.151 ; Rise       ; clk                      ;
;  leftSeg[11]  ; clk                      ; 14.230 ; 14.146 ; Rise       ; clk                      ;
;  leftSeg[12]  ; clk                      ; 14.513 ; 14.294 ; Rise       ; clk                      ;
;  leftSeg[13]  ; clk                      ; 14.631 ; 14.215 ; Rise       ; clk                      ;
;  leftSeg[14]  ; clk                      ; 14.626 ; 14.211 ; Rise       ; clk                      ;
; p1_deuce      ; clk                      ; 6.208  ; 6.203  ; Rise       ; clk                      ;
; p2_deuce      ; clk                      ; 6.558  ; 6.577  ; Rise       ; clk                      ;
; rightSeg[*]   ; clk                      ; 15.973 ; 15.972 ; Rise       ; clk                      ;
;  rightSeg[0]  ; clk                      ; 15.019 ; 14.873 ; Rise       ; clk                      ;
;  rightSeg[1]  ; clk                      ; 14.168 ; 14.049 ; Rise       ; clk                      ;
;  rightSeg[2]  ; clk                      ; 14.263 ; 14.157 ; Rise       ; clk                      ;
;  rightSeg[3]  ; clk                      ; 15.071 ; 14.942 ; Rise       ; clk                      ;
;  rightSeg[4]  ; clk                      ; 13.833 ; 13.856 ; Rise       ; clk                      ;
;  rightSeg[5]  ; clk                      ; 14.796 ; 14.673 ; Rise       ; clk                      ;
;  rightSeg[6]  ; clk                      ; 15.065 ; 14.930 ; Rise       ; clk                      ;
;  rightSeg[8]  ; clk                      ; 15.961 ; 15.891 ; Rise       ; clk                      ;
;  rightSeg[9]  ; clk                      ; 15.973 ; 15.906 ; Rise       ; clk                      ;
;  rightSeg[10] ; clk                      ; 15.926 ; 15.738 ; Rise       ; clk                      ;
;  rightSeg[11] ; clk                      ; 15.965 ; 15.891 ; Rise       ; clk                      ;
;  rightSeg[12] ; clk                      ; 15.792 ; 15.972 ; Rise       ; clk                      ;
;  rightSeg[13] ; clk                      ; 15.777 ; 15.797 ; Rise       ; clk                      ;
;  rightSeg[14] ; clk                      ; 15.595 ; 15.625 ; Rise       ; clk                      ;
; led[*]        ; controller:inst3|rstball ; 5.647  ; 5.649  ; Rise       ; controller:inst3|rstball ;
;  led[0]       ; controller:inst3|rstball ; 5.048  ; 5.061  ; Rise       ; controller:inst3|rstball ;
;  led[9]       ; controller:inst3|rstball ; 5.647  ; 5.649  ; Rise       ; controller:inst3|rstball ;
; led[*]        ; controller:inst3|rstball ; 7.229  ; 7.213  ; Fall       ; controller:inst3|rstball ;
;  led[0]       ; controller:inst3|rstball ; 7.067  ; 7.096  ; Fall       ; controller:inst3|rstball ;
;  led[9]       ; controller:inst3|rstball ; 7.229  ; 7.213  ; Fall       ; controller:inst3|rstball ;
; led[*]        ; my_pll:inst4|clk_out     ; 7.957  ; 8.109  ; Rise       ; my_pll:inst4|clk_out     ;
;  led[0]       ; my_pll:inst4|clk_out     ; 7.406  ; 7.396  ; Rise       ; my_pll:inst4|clk_out     ;
;  led[1]       ; my_pll:inst4|clk_out     ; 6.757  ; 6.789  ; Rise       ; my_pll:inst4|clk_out     ;
;  led[2]       ; my_pll:inst4|clk_out     ; 7.957  ; 8.109  ; Rise       ; my_pll:inst4|clk_out     ;
;  led[3]       ; my_pll:inst4|clk_out     ; 6.875  ; 6.895  ; Rise       ; my_pll:inst4|clk_out     ;
;  led[4]       ; my_pll:inst4|clk_out     ; 6.952  ; 6.997  ; Rise       ; my_pll:inst4|clk_out     ;
;  led[5]       ; my_pll:inst4|clk_out     ; 7.024  ; 7.088  ; Rise       ; my_pll:inst4|clk_out     ;
;  led[6]       ; my_pll:inst4|clk_out     ; 7.217  ; 7.270  ; Rise       ; my_pll:inst4|clk_out     ;
;  led[7]       ; my_pll:inst4|clk_out     ; 7.065  ; 7.113  ; Rise       ; my_pll:inst4|clk_out     ;
;  led[8]       ; my_pll:inst4|clk_out     ; 6.754  ; 6.819  ; Rise       ; my_pll:inst4|clk_out     ;
;  led[9]       ; my_pll:inst4|clk_out     ; 7.765  ; 7.788  ; Rise       ; my_pll:inst4|clk_out     ;
+---------------+--------------------------+--------+--------+------------+--------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+---------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port     ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+---------------+--------------------------+-------+-------+------------+--------------------------+
; led[*]        ; clk                      ; 7.403 ; 7.377 ; Rise       ; clk                      ;
;  led[0]       ; clk                      ; 7.403 ; 7.377 ; Rise       ; clk                      ;
;  led[9]       ; clk                      ; 7.485 ; 7.549 ; Rise       ; clk                      ;
; leftSeg[*]    ; clk                      ; 7.293 ; 7.255 ; Rise       ; clk                      ;
;  leftSeg[0]   ; clk                      ; 7.368 ; 7.255 ; Rise       ; clk                      ;
;  leftSeg[1]   ; clk                      ; 7.293 ; 7.269 ; Rise       ; clk                      ;
;  leftSeg[2]   ; clk                      ; 7.932 ; 7.889 ; Rise       ; clk                      ;
;  leftSeg[3]   ; clk                      ; 7.525 ; 7.455 ; Rise       ; clk                      ;
;  leftSeg[4]   ; clk                      ; 7.748 ; 7.835 ; Rise       ; clk                      ;
;  leftSeg[5]   ; clk                      ; 7.519 ; 7.570 ; Rise       ; clk                      ;
;  leftSeg[6]   ; clk                      ; 7.927 ; 7.926 ; Rise       ; clk                      ;
;  leftSeg[8]   ; clk                      ; 8.802 ; 8.720 ; Rise       ; clk                      ;
;  leftSeg[9]   ; clk                      ; 9.110 ; 9.019 ; Rise       ; clk                      ;
;  leftSeg[10]  ; clk                      ; 8.763 ; 8.701 ; Rise       ; clk                      ;
;  leftSeg[11]  ; clk                      ; 8.776 ; 8.701 ; Rise       ; clk                      ;
;  leftSeg[12]  ; clk                      ; 9.041 ; 9.121 ; Rise       ; clk                      ;
;  leftSeg[13]  ; clk                      ; 9.138 ; 9.058 ; Rise       ; clk                      ;
;  leftSeg[14]  ; clk                      ; 9.135 ; 9.045 ; Rise       ; clk                      ;
; p1_deuce      ; clk                      ; 6.061 ; 6.059 ; Rise       ; clk                      ;
; p2_deuce      ; clk                      ; 6.399 ; 6.419 ; Rise       ; clk                      ;
; rightSeg[*]   ; clk                      ; 7.203 ; 7.129 ; Rise       ; clk                      ;
;  rightSeg[0]  ; clk                      ; 7.639 ; 7.509 ; Rise       ; clk                      ;
;  rightSeg[1]  ; clk                      ; 7.368 ; 7.271 ; Rise       ; clk                      ;
;  rightSeg[2]  ; clk                      ; 7.965 ; 7.863 ; Rise       ; clk                      ;
;  rightSeg[3]  ; clk                      ; 7.520 ; 7.522 ; Rise       ; clk                      ;
;  rightSeg[4]  ; clk                      ; 7.526 ; 7.651 ; Rise       ; clk                      ;
;  rightSeg[5]  ; clk                      ; 7.477 ; 7.517 ; Rise       ; clk                      ;
;  rightSeg[6]  ; clk                      ; 7.203 ; 7.129 ; Rise       ; clk                      ;
;  rightSeg[8]  ; clk                      ; 8.735 ; 8.652 ; Rise       ; clk                      ;
;  rightSeg[9]  ; clk                      ; 8.751 ; 8.669 ; Rise       ; clk                      ;
;  rightSeg[10] ; clk                      ; 8.664 ; 8.621 ; Rise       ; clk                      ;
;  rightSeg[11] ; clk                      ; 8.737 ; 8.651 ; Rise       ; clk                      ;
;  rightSeg[12] ; clk                      ; 8.666 ; 8.710 ; Rise       ; clk                      ;
;  rightSeg[13] ; clk                      ; 8.616 ; 8.570 ; Rise       ; clk                      ;
;  rightSeg[14] ; clk                      ; 8.443 ; 8.403 ; Rise       ; clk                      ;
; led[*]        ; controller:inst3|rstball ; 4.887 ; 4.909 ; Rise       ; controller:inst3|rstball ;
;  led[0]       ; controller:inst3|rstball ; 4.887 ; 4.909 ; Rise       ; controller:inst3|rstball ;
;  led[9]       ; controller:inst3|rstball ; 5.464 ; 5.482 ; Rise       ; controller:inst3|rstball ;
; led[*]        ; controller:inst3|rstball ; 4.947 ; 4.957 ; Fall       ; controller:inst3|rstball ;
;  led[0]       ; controller:inst3|rstball ; 4.947 ; 4.957 ; Fall       ; controller:inst3|rstball ;
;  led[9]       ; controller:inst3|rstball ; 5.531 ; 5.537 ; Fall       ; controller:inst3|rstball ;
; led[*]        ; my_pll:inst4|clk_out     ; 6.566 ; 6.598 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[0]       ; my_pll:inst4|clk_out     ; 7.127 ; 7.124 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[1]       ; my_pll:inst4|clk_out     ; 6.568 ; 6.598 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[2]       ; my_pll:inst4|clk_out     ; 7.767 ; 7.918 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[3]       ; my_pll:inst4|clk_out     ; 6.681 ; 6.699 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[4]       ; my_pll:inst4|clk_out     ; 6.755 ; 6.798 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[5]       ; my_pll:inst4|clk_out     ; 6.824 ; 6.885 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[6]       ; my_pll:inst4|clk_out     ; 7.009 ; 7.060 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[7]       ; my_pll:inst4|clk_out     ; 6.865 ; 6.909 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[8]       ; my_pll:inst4|clk_out     ; 6.566 ; 6.629 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[9]       ; my_pll:inst4|clk_out     ; 7.485 ; 7.475 ; Rise       ; my_pll:inst4|clk_out     ;
+---------------+--------------------------+-------+-------+------------+--------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                        ;
+------------+-----------------+--------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                           ;
+------------+-----------------+--------------------------+------------------------------------------------+
; 242.19 MHz ; 242.19 MHz      ; clk                      ;                                                ;
; 415.8 MHz  ; 415.8 MHz       ; controller:inst3|rstball ;                                                ;
; 742.94 MHz ; 500.0 MHz       ; my_pll:inst4|clk_out     ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+--------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk                      ; -3.129 ; -341.228      ;
; controller:inst3|rstball ; -2.313 ; -3.091        ;
; my_pll:inst4|clk_out     ; -0.462 ; -2.622        ;
+--------------------------+--------+---------------+


+---------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                 ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; my_pll:inst4|clk_out     ; -1.355 ; -4.840        ;
; controller:inst3|rstball ; -0.357 ; -0.357        ;
; clk                      ; 0.131  ; 0.000         ;
+--------------------------+--------+---------------+


+----------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary        ;
+----------------------+-------+---------------+
; Clock                ; Slack ; End Point TNS ;
+----------------------+-------+---------------+
; my_pll:inst4|clk_out ; 0.504 ; 0.000         ;
+----------------------+-------+---------------+


+-----------------------------------------------+
; Slow 1200mV 0C Model Removal Summary          ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; my_pll:inst4|clk_out ; -0.460 ; -5.971        ;
+----------------------+--------+---------------+


+---------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk                      ; -3.000 ; -161.000      ;
; my_pll:inst4|clk_out     ; -1.000 ; -14.000       ;
; controller:inst3|rstball ; 0.445  ; 0.000         ;
+--------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                   ;
+--------+------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -3.129 ; my_pll:inst4|counter[3]            ; my_pll:inst4|counter[10]        ; clk          ; clk         ; 1.000        ; -0.055     ; 4.069      ;
; -3.126 ; my_pll:inst4|counter[3]            ; my_pll:inst4|counter[15]        ; clk          ; clk         ; 1.000        ; -0.055     ; 4.066      ;
; -3.123 ; my_pll:inst4|counter[3]            ; my_pll:inst4|counter[12]        ; clk          ; clk         ; 1.000        ; -0.055     ; 4.063      ;
; -3.121 ; my_pll:inst4|counter[3]            ; my_pll:inst4|counter[22]        ; clk          ; clk         ; 1.000        ; -0.055     ; 4.061      ;
; -3.109 ; my_pll:inst4|counter[3]            ; my_pll:inst4|counter[21]        ; clk          ; clk         ; 1.000        ; -0.055     ; 4.049      ;
; -3.108 ; my_pll:inst4|counter[3]            ; my_pll:inst4|counter[16]        ; clk          ; clk         ; 1.000        ; -0.055     ; 4.048      ;
; -3.107 ; my_pll:inst4|counter[3]            ; my_pll:inst4|counter[6]         ; clk          ; clk         ; 1.000        ; -0.055     ; 4.047      ;
; -3.107 ; my_pll:inst4|counter[3]            ; my_pll:inst4|counter[20]        ; clk          ; clk         ; 1.000        ; -0.055     ; 4.047      ;
; -3.106 ; my_pll:inst4|counter[3]            ; my_pll:inst4|counter[13]        ; clk          ; clk         ; 1.000        ; -0.055     ; 4.046      ;
; -3.104 ; my_pll:inst4|counter[3]            ; my_pll:inst4|counter[14]        ; clk          ; clk         ; 1.000        ; -0.055     ; 4.044      ;
; -3.087 ; my_pll:inst4|counter[3]            ; my_pll:inst4|counter[9]         ; clk          ; clk         ; 1.000        ; -0.055     ; 4.027      ;
; -3.086 ; my_pll:inst4|counter[3]            ; my_pll:inst4|counter[17]        ; clk          ; clk         ; 1.000        ; -0.055     ; 4.026      ;
; -3.084 ; my_pll:inst4|counter[3]            ; my_pll:inst4|counter[8]         ; clk          ; clk         ; 1.000        ; -0.055     ; 4.024      ;
; -3.082 ; my_pll:inst4|counter[3]            ; my_pll:inst4|counter[5]         ; clk          ; clk         ; 1.000        ; -0.055     ; 4.022      ;
; -3.080 ; my_pll:inst4|counter[3]            ; my_pll:inst4|counter[23]        ; clk          ; clk         ; 1.000        ; -0.055     ; 4.020      ;
; -2.922 ; my_pll:inst4|counter[1]            ; my_pll:inst4|counter[10]        ; clk          ; clk         ; 1.000        ; -0.055     ; 3.862      ;
; -2.919 ; my_pll:inst4|counter[1]            ; my_pll:inst4|counter[15]        ; clk          ; clk         ; 1.000        ; -0.055     ; 3.859      ;
; -2.916 ; my_pll:inst4|counter[1]            ; my_pll:inst4|counter[12]        ; clk          ; clk         ; 1.000        ; -0.055     ; 3.856      ;
; -2.914 ; my_pll:inst4|counter[1]            ; my_pll:inst4|counter[22]        ; clk          ; clk         ; 1.000        ; -0.055     ; 3.854      ;
; -2.902 ; my_pll:inst4|counter[1]            ; my_pll:inst4|counter[21]        ; clk          ; clk         ; 1.000        ; -0.055     ; 3.842      ;
; -2.901 ; my_pll:inst4|counter[1]            ; my_pll:inst4|counter[16]        ; clk          ; clk         ; 1.000        ; -0.055     ; 3.841      ;
; -2.900 ; my_pll:inst4|counter[15]           ; my_pll:inst4|counter[10]        ; clk          ; clk         ; 1.000        ; -0.054     ; 3.841      ;
; -2.900 ; my_pll:inst4|counter[1]            ; my_pll:inst4|counter[6]         ; clk          ; clk         ; 1.000        ; -0.055     ; 3.840      ;
; -2.900 ; my_pll:inst4|counter[1]            ; my_pll:inst4|counter[20]        ; clk          ; clk         ; 1.000        ; -0.055     ; 3.840      ;
; -2.899 ; my_pll:inst4|counter[1]            ; my_pll:inst4|counter[13]        ; clk          ; clk         ; 1.000        ; -0.055     ; 3.839      ;
; -2.897 ; my_pll:inst4|counter[15]           ; my_pll:inst4|counter[15]        ; clk          ; clk         ; 1.000        ; -0.054     ; 3.838      ;
; -2.897 ; my_pll:inst4|counter[1]            ; my_pll:inst4|counter[14]        ; clk          ; clk         ; 1.000        ; -0.055     ; 3.837      ;
; -2.894 ; my_pll:inst4|counter[15]           ; my_pll:inst4|counter[12]        ; clk          ; clk         ; 1.000        ; -0.054     ; 3.835      ;
; -2.892 ; my_pll:inst4|counter[15]           ; my_pll:inst4|counter[22]        ; clk          ; clk         ; 1.000        ; -0.054     ; 3.833      ;
; -2.880 ; my_pll:inst4|counter[15]           ; my_pll:inst4|counter[21]        ; clk          ; clk         ; 1.000        ; -0.054     ; 3.821      ;
; -2.880 ; my_pll:inst4|counter[1]            ; my_pll:inst4|counter[9]         ; clk          ; clk         ; 1.000        ; -0.055     ; 3.820      ;
; -2.879 ; my_pll:inst4|counter[15]           ; my_pll:inst4|counter[16]        ; clk          ; clk         ; 1.000        ; -0.054     ; 3.820      ;
; -2.879 ; my_pll:inst4|counter[1]            ; my_pll:inst4|counter[17]        ; clk          ; clk         ; 1.000        ; -0.055     ; 3.819      ;
; -2.878 ; my_pll:inst4|counter[15]           ; my_pll:inst4|counter[6]         ; clk          ; clk         ; 1.000        ; -0.054     ; 3.819      ;
; -2.878 ; my_pll:inst4|counter[15]           ; my_pll:inst4|counter[20]        ; clk          ; clk         ; 1.000        ; -0.054     ; 3.819      ;
; -2.877 ; my_pll:inst4|counter[15]           ; my_pll:inst4|counter[13]        ; clk          ; clk         ; 1.000        ; -0.054     ; 3.818      ;
; -2.877 ; my_pll:inst4|counter[1]            ; my_pll:inst4|counter[8]         ; clk          ; clk         ; 1.000        ; -0.055     ; 3.817      ;
; -2.875 ; my_pll:inst4|counter[15]           ; my_pll:inst4|counter[14]        ; clk          ; clk         ; 1.000        ; -0.054     ; 3.816      ;
; -2.875 ; my_pll:inst4|counter[1]            ; my_pll:inst4|counter[5]         ; clk          ; clk         ; 1.000        ; -0.055     ; 3.815      ;
; -2.873 ; my_pll:inst4|counter[1]            ; my_pll:inst4|counter[23]        ; clk          ; clk         ; 1.000        ; -0.055     ; 3.813      ;
; -2.858 ; my_pll:inst4|counter[15]           ; my_pll:inst4|counter[9]         ; clk          ; clk         ; 1.000        ; -0.054     ; 3.799      ;
; -2.857 ; my_pll:inst4|counter[15]           ; my_pll:inst4|counter[17]        ; clk          ; clk         ; 1.000        ; -0.054     ; 3.798      ;
; -2.855 ; my_pll:inst4|counter[15]           ; my_pll:inst4|counter[8]         ; clk          ; clk         ; 1.000        ; -0.054     ; 3.796      ;
; -2.853 ; my_pll:inst4|counter[15]           ; my_pll:inst4|counter[5]         ; clk          ; clk         ; 1.000        ; -0.054     ; 3.794      ;
; -2.851 ; my_pll:inst4|counter[15]           ; my_pll:inst4|counter[23]        ; clk          ; clk         ; 1.000        ; -0.054     ; 3.792      ;
; -2.815 ; my_pll:inst4|counter[2]            ; my_pll:inst4|counter[10]        ; clk          ; clk         ; 1.000        ; -0.055     ; 3.755      ;
; -2.812 ; my_pll:inst4|counter[2]            ; my_pll:inst4|counter[15]        ; clk          ; clk         ; 1.000        ; -0.055     ; 3.752      ;
; -2.809 ; my_pll:inst4|counter[2]            ; my_pll:inst4|counter[12]        ; clk          ; clk         ; 1.000        ; -0.055     ; 3.749      ;
; -2.807 ; my_pll:inst4|counter[2]            ; my_pll:inst4|counter[22]        ; clk          ; clk         ; 1.000        ; -0.055     ; 3.747      ;
; -2.796 ; controller:inst3|p2_score[0]       ; controller:inst3|p2_score[0]    ; clk          ; clk         ; 1.000        ; -0.054     ; 3.737      ;
; -2.795 ; my_pll:inst4|counter[2]            ; my_pll:inst4|counter[21]        ; clk          ; clk         ; 1.000        ; -0.055     ; 3.735      ;
; -2.794 ; my_pll:inst4|counter[2]            ; my_pll:inst4|counter[16]        ; clk          ; clk         ; 1.000        ; -0.055     ; 3.734      ;
; -2.793 ; my_pll:inst4|counter[2]            ; my_pll:inst4|counter[6]         ; clk          ; clk         ; 1.000        ; -0.055     ; 3.733      ;
; -2.793 ; my_pll:inst4|counter[2]            ; my_pll:inst4|counter[20]        ; clk          ; clk         ; 1.000        ; -0.055     ; 3.733      ;
; -2.792 ; my_pll:inst4|counter[2]            ; my_pll:inst4|counter[13]        ; clk          ; clk         ; 1.000        ; -0.055     ; 3.732      ;
; -2.790 ; my_pll:inst4|counter[2]            ; my_pll:inst4|counter[14]        ; clk          ; clk         ; 1.000        ; -0.055     ; 3.730      ;
; -2.776 ; my_pll:inst4|counter[0]            ; my_pll:inst4|counter[31]        ; clk          ; clk         ; 1.000        ; -0.055     ; 3.716      ;
; -2.773 ; my_pll:inst4|counter[2]            ; my_pll:inst4|counter[9]         ; clk          ; clk         ; 1.000        ; -0.055     ; 3.713      ;
; -2.772 ; my_pll:inst4|counter[2]            ; my_pll:inst4|counter[17]        ; clk          ; clk         ; 1.000        ; -0.055     ; 3.712      ;
; -2.770 ; my_pll:inst4|counter[2]            ; my_pll:inst4|counter[8]         ; clk          ; clk         ; 1.000        ; -0.055     ; 3.710      ;
; -2.768 ; my_pll:inst4|counter[2]            ; my_pll:inst4|counter[5]         ; clk          ; clk         ; 1.000        ; -0.055     ; 3.708      ;
; -2.766 ; my_pll:inst4|counter[2]            ; my_pll:inst4|counter[23]        ; clk          ; clk         ; 1.000        ; -0.055     ; 3.706      ;
; -2.752 ; my_pll:inst4|counter[23]           ; my_pll:inst4|counter[10]        ; clk          ; clk         ; 1.000        ; -0.054     ; 3.693      ;
; -2.751 ; button_debouncer:inst1|counter[14] ; button_debouncer:inst2|data_out ; clk          ; clk         ; 1.000        ; -0.057     ; 3.689      ;
; -2.749 ; my_pll:inst4|counter[23]           ; my_pll:inst4|counter[15]        ; clk          ; clk         ; 1.000        ; -0.054     ; 3.690      ;
; -2.747 ; controller:inst3|p2_score[0]       ; controller:inst3|p2_score[4]    ; clk          ; clk         ; 1.000        ; -0.053     ; 3.689      ;
; -2.746 ; my_pll:inst4|counter[23]           ; my_pll:inst4|counter[12]        ; clk          ; clk         ; 1.000        ; -0.054     ; 3.687      ;
; -2.744 ; my_pll:inst4|counter[23]           ; my_pll:inst4|counter[22]        ; clk          ; clk         ; 1.000        ; -0.054     ; 3.685      ;
; -2.741 ; controller:inst3|p2_score[2]       ; controller:inst3|p2_score[0]    ; clk          ; clk         ; 1.000        ; -0.054     ; 3.682      ;
; -2.736 ; my_pll:inst4|counter[3]            ; my_pll:inst4|counter[26]        ; clk          ; clk         ; 1.000        ; -0.054     ; 3.677      ;
; -2.732 ; my_pll:inst4|counter[23]           ; my_pll:inst4|counter[21]        ; clk          ; clk         ; 1.000        ; -0.054     ; 3.673      ;
; -2.731 ; my_pll:inst4|counter[23]           ; my_pll:inst4|counter[16]        ; clk          ; clk         ; 1.000        ; -0.054     ; 3.672      ;
; -2.730 ; my_pll:inst4|counter[23]           ; my_pll:inst4|counter[6]         ; clk          ; clk         ; 1.000        ; -0.054     ; 3.671      ;
; -2.730 ; my_pll:inst4|counter[23]           ; my_pll:inst4|counter[20]        ; clk          ; clk         ; 1.000        ; -0.054     ; 3.671      ;
; -2.729 ; my_pll:inst4|counter[23]           ; my_pll:inst4|counter[13]        ; clk          ; clk         ; 1.000        ; -0.054     ; 3.670      ;
; -2.727 ; my_pll:inst4|counter[23]           ; my_pll:inst4|counter[14]        ; clk          ; clk         ; 1.000        ; -0.054     ; 3.668      ;
; -2.711 ; controller:inst3|p1_idle[21]       ; controller:inst3|p1_idle[15]    ; clk          ; clk         ; 1.000        ; -0.057     ; 3.649      ;
; -2.711 ; controller:inst3|p1_idle[21]       ; controller:inst3|p1_idle[5]     ; clk          ; clk         ; 1.000        ; -0.057     ; 3.649      ;
; -2.711 ; controller:inst3|p1_idle[21]       ; controller:inst3|p1_idle[3]     ; clk          ; clk         ; 1.000        ; -0.057     ; 3.649      ;
; -2.711 ; controller:inst3|p1_idle[21]       ; controller:inst3|p1_idle[6]     ; clk          ; clk         ; 1.000        ; -0.057     ; 3.649      ;
; -2.711 ; controller:inst3|p1_idle[21]       ; controller:inst3|p1_idle[4]     ; clk          ; clk         ; 1.000        ; -0.057     ; 3.649      ;
; -2.711 ; controller:inst3|p1_idle[21]       ; controller:inst3|p1_idle[13]    ; clk          ; clk         ; 1.000        ; -0.057     ; 3.649      ;
; -2.711 ; controller:inst3|p1_idle[21]       ; controller:inst3|p1_idle[14]    ; clk          ; clk         ; 1.000        ; -0.057     ; 3.649      ;
; -2.711 ; controller:inst3|p1_idle[21]       ; controller:inst3|p1_idle[12]    ; clk          ; clk         ; 1.000        ; -0.057     ; 3.649      ;
; -2.711 ; controller:inst3|p1_idle[21]       ; controller:inst3|p1_idle[11]    ; clk          ; clk         ; 1.000        ; -0.057     ; 3.649      ;
; -2.711 ; controller:inst3|p1_idle[21]       ; controller:inst3|p1_idle[10]    ; clk          ; clk         ; 1.000        ; -0.057     ; 3.649      ;
; -2.711 ; controller:inst3|p1_idle[21]       ; controller:inst3|p1_idle[7]     ; clk          ; clk         ; 1.000        ; -0.057     ; 3.649      ;
; -2.711 ; controller:inst3|p1_idle[21]       ; controller:inst3|p1_idle[9]     ; clk          ; clk         ; 1.000        ; -0.057     ; 3.649      ;
; -2.711 ; controller:inst3|p1_idle[21]       ; controller:inst3|p1_idle[8]     ; clk          ; clk         ; 1.000        ; -0.057     ; 3.649      ;
; -2.711 ; controller:inst3|p1_idle[21]       ; controller:inst3|p1_idle[0]     ; clk          ; clk         ; 1.000        ; -0.057     ; 3.649      ;
; -2.711 ; controller:inst3|p1_idle[21]       ; controller:inst3|p1_idle[1]     ; clk          ; clk         ; 1.000        ; -0.057     ; 3.649      ;
; -2.711 ; controller:inst3|p1_idle[21]       ; controller:inst3|p1_idle[2]     ; clk          ; clk         ; 1.000        ; -0.057     ; 3.649      ;
; -2.710 ; my_pll:inst4|counter[23]           ; my_pll:inst4|counter[9]         ; clk          ; clk         ; 1.000        ; -0.054     ; 3.651      ;
; -2.709 ; my_pll:inst4|counter[23]           ; my_pll:inst4|counter[17]        ; clk          ; clk         ; 1.000        ; -0.054     ; 3.650      ;
; -2.708 ; my_pll:inst4|counter[9]            ; my_pll:inst4|counter[10]        ; clk          ; clk         ; 1.000        ; -0.054     ; 3.649      ;
; -2.707 ; my_pll:inst4|counter[23]           ; my_pll:inst4|counter[8]         ; clk          ; clk         ; 1.000        ; -0.054     ; 3.648      ;
; -2.707 ; controller:inst3|p1_idle[19]       ; controller:inst3|p1_idle[15]    ; clk          ; clk         ; 1.000        ; -0.057     ; 3.645      ;
; -2.707 ; controller:inst3|p1_idle[19]       ; controller:inst3|p1_idle[5]     ; clk          ; clk         ; 1.000        ; -0.057     ; 3.645      ;
; -2.707 ; controller:inst3|p1_idle[19]       ; controller:inst3|p1_idle[3]     ; clk          ; clk         ; 1.000        ; -0.057     ; 3.645      ;
; -2.707 ; controller:inst3|p1_idle[19]       ; controller:inst3|p1_idle[6]     ; clk          ; clk         ; 1.000        ; -0.057     ; 3.645      ;
+--------+------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'controller:inst3|rstball'                                                                                                                  ;
+--------+----------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                      ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -2.313 ; ball:inst5|position[0]~_emulated ; ball:inst5|position[0]~latch ; my_pll:inst4|clk_out     ; controller:inst3|rstball ; 0.500        ; -0.317     ; 1.691      ;
; -1.405 ; ball:inst5|position[0]~latch     ; ball:inst5|position[0]~latch ; controller:inst3|rstball ; controller:inst3|rstball ; 1.000        ; -0.041     ; 1.559      ;
; -1.103 ; controller:inst3|ball            ; ball:inst5|position[0]~latch ; clk                      ; controller:inst3|rstball ; 0.500        ; 0.089      ; 0.877      ;
; -0.778 ; controller:inst3|ball            ; ball:inst5|position[9]~latch ; clk                      ; controller:inst3|rstball ; 0.500        ; 0.090      ; 0.555      ;
; -0.211 ; controller:inst3|rstball         ; ball:inst5|position[0]~latch ; controller:inst3|rstball ; controller:inst3|rstball ; 0.500        ; 2.307      ; 2.393      ;
; 0.289  ; controller:inst3|rstball         ; ball:inst5|position[0]~latch ; controller:inst3|rstball ; controller:inst3|rstball ; 1.000        ; 2.307      ; 2.393      ;
+--------+----------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'my_pll:inst4|clk_out'                                                                                                                      ;
+--------+----------------------------------+----------------------------------+--------------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock             ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------------------+----------------------+--------------+------------+------------+
; -0.462 ; controller:inst3|ball            ; ball:inst5|out[0]                ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.286      ; 1.733      ;
; -0.427 ; controller:inst3|ball            ; ball:inst5|position[1]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.286      ; 1.698      ;
; -0.354 ; ball:inst5|position[0]~latch     ; ball:inst5|position[1]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 0.101      ; 0.950      ;
; -0.349 ; controller:inst3|ball            ; ball:inst5|position[8]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.286      ; 1.620      ;
; -0.346 ; ball:inst5|out[1]                ; ball:inst5|win                   ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.054     ; 1.287      ;
; -0.346 ; ball:inst5|position[0]~latch     ; ball:inst5|out[0]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 0.101      ; 0.942      ;
; -0.340 ; controller:inst3|ball            ; ball:inst5|out[1]                ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.286      ; 1.611      ;
; -0.277 ; ball:inst5|win                   ; ball:inst5|win                   ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.054     ; 1.218      ;
; -0.260 ; ball:inst5|position[9]~latch     ; ball:inst5|position[8]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 0.100      ; 0.855      ;
; -0.254 ; ball:inst5|position[9]~latch     ; ball:inst5|out[1]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 0.100      ; 0.849      ;
; -0.229 ; ball:inst5|position[9]~_emulated ; ball:inst5|position[8]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.054     ; 1.170      ;
; -0.223 ; ball:inst5|position[9]~_emulated ; ball:inst5|out[1]                ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.054     ; 1.164      ;
; -0.177 ; controller:inst3|halt            ; ball:inst5|out[0]                ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.286      ; 1.448      ;
; -0.169 ; controller:inst3|direction       ; ball:inst5|out[0]                ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.286      ; 1.440      ;
; -0.155 ; controller:inst3|halt            ; ball:inst5|out[1]                ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.286      ; 1.426      ;
; -0.136 ; controller:inst3|direction       ; ball:inst5|out[1]                ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.286      ; 1.407      ;
; -0.123 ; ball:inst5|position[0]~_emulated ; ball:inst5|out[0]                ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.054     ; 1.064      ;
; -0.110 ; controller:inst3|halt            ; ball:inst5|position[5]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.285      ; 1.380      ;
; -0.110 ; controller:inst3|halt            ; ball:inst5|position[6]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.285      ; 1.380      ;
; -0.110 ; controller:inst3|halt            ; ball:inst5|position[2]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.285      ; 1.380      ;
; -0.110 ; controller:inst3|halt            ; ball:inst5|position[3]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.285      ; 1.380      ;
; -0.110 ; controller:inst3|halt            ; ball:inst5|position[4]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.285      ; 1.380      ;
; -0.107 ; ball:inst5|position[7]           ; ball:inst5|position[8]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.054     ; 1.048      ;
; -0.105 ; ball:inst5|position[0]~_emulated ; ball:inst5|position[1]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.054     ; 1.046      ;
; -0.088 ; ball:inst5|out[0]                ; ball:inst5|win                   ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.054     ; 1.029      ;
; -0.085 ; ball:inst5|position[8]           ; ball:inst5|position[7]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.054     ; 1.026      ;
; -0.068 ; ball:inst5|position[1]           ; ball:inst5|position[2]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.055     ; 1.008      ;
; -0.063 ; ball:inst5|position[8]           ; ball:inst5|position[9]~_emulated ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.054     ; 1.004      ;
; -0.022 ; ball:inst5|position[9]~latch     ; ball:inst5|position[9]~_emulated ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 0.100      ; 0.617      ;
; 0.004  ; controller:inst3|direction       ; ball:inst5|position[1]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.286      ; 1.267      ;
; 0.004  ; ball:inst5|position[2]           ; ball:inst5|position[1]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.053     ; 0.938      ;
; 0.008  ; controller:inst3|rstball         ; ball:inst5|win                   ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 2.504      ; 3.171      ;
; 0.024  ; ball:inst5|position[1]           ; ball:inst5|position[0]~_emulated ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.054     ; 0.917      ;
; 0.028  ; controller:inst3|direction       ; ball:inst5|position[7]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.286      ; 1.243      ;
; 0.033  ; ball:inst5|position[5]           ; ball:inst5|position[6]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.054     ; 0.908      ;
; 0.044  ; ball:inst5|position[4]           ; ball:inst5|position[3]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.054     ; 0.897      ;
; 0.047  ; ball:inst5|position[5]           ; ball:inst5|position[4]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.054     ; 0.894      ;
; 0.051  ; ball:inst5|position[3]           ; ball:inst5|position[2]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.054     ; 0.890      ;
; 0.054  ; ball:inst5|out[1]                ; ball:inst5|outside               ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.054     ; 0.887      ;
; 0.073  ; ball:inst5|position[6]           ; ball:inst5|position[5]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.054     ; 0.868      ;
; 0.093  ; ball:inst5|position[0]~latch     ; ball:inst5|position[0]~_emulated ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 0.101      ; 0.503      ;
; 0.138  ; controller:inst3|direction       ; ball:inst5|position[6]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.285      ; 1.132      ;
; 0.138  ; controller:inst3|direction       ; ball:inst5|position[2]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.285      ; 1.132      ;
; 0.138  ; controller:inst3|direction       ; ball:inst5|position[4]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.285      ; 1.132      ;
; 0.139  ; controller:inst3|direction       ; ball:inst5|position[5]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.285      ; 1.131      ;
; 0.139  ; controller:inst3|direction       ; ball:inst5|position[3]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.285      ; 1.131      ;
; 0.142  ; controller:inst3|halt            ; ball:inst5|position[7]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.286      ; 1.129      ;
; 0.147  ; ball:inst5|position[7]           ; ball:inst5|position[6]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.055     ; 0.793      ;
; 0.173  ; ball:inst5|position[6]           ; ball:inst5|position[7]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.053     ; 0.769      ;
; 0.184  ; controller:inst3|direction       ; ball:inst5|position[8]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.286      ; 1.087      ;
; 0.191  ; ball:inst5|position[3]           ; ball:inst5|position[4]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.054     ; 0.750      ;
; 0.218  ; controller:inst3|halt            ; ball:inst5|position[9]~_emulated ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.286      ; 1.053      ;
; 0.218  ; controller:inst3|halt            ; ball:inst5|position[0]~_emulated ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.286      ; 1.053      ;
; 0.218  ; controller:inst3|halt            ; ball:inst5|position[8]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.286      ; 1.053      ;
; 0.218  ; controller:inst3|halt            ; ball:inst5|position[1]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.286      ; 1.053      ;
; 0.249  ; controller:inst3|direction       ; ball:inst5|position[9]~_emulated ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.286      ; 1.022      ;
; 0.287  ; ball:inst5|position[2]           ; ball:inst5|position[3]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.054     ; 0.654      ;
; 0.290  ; ball:inst5|position[4]           ; ball:inst5|position[5]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.054     ; 0.651      ;
; 0.323  ; ball:inst5|out[0]                ; ball:inst5|outside               ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.054     ; 0.618      ;
; 0.377  ; controller:inst3|direction       ; ball:inst5|position[0]~_emulated ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.286      ; 0.894      ;
; 0.379  ; ball:inst5|out[1]                ; ball:inst5|out[1]                ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.054     ; 0.562      ;
; 0.379  ; ball:inst5|out[0]                ; ball:inst5|out[0]                ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.054     ; 0.562      ;
; 0.379  ; ball:inst5|outside               ; ball:inst5|outside               ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.054     ; 0.562      ;
; 0.616  ; controller:inst3|rstball         ; ball:inst5|win                   ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 2.504      ; 3.063      ;
; 1.090  ; controller:inst3|rstball         ; ball:inst5|position[8]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 2.504      ; 2.089      ;
; 1.099  ; controller:inst3|rstball         ; ball:inst5|out[1]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 2.504      ; 2.080      ;
; 1.390  ; controller:inst3|rstball         ; ball:inst5|position[1]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 2.504      ; 1.789      ;
; 1.398  ; controller:inst3|rstball         ; ball:inst5|out[0]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 2.504      ; 1.781      ;
; 1.595  ; controller:inst3|rstball         ; ball:inst5|position[8]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 2.504      ; 2.084      ;
; 1.601  ; controller:inst3|rstball         ; ball:inst5|out[1]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 2.504      ; 2.078      ;
; 1.904  ; controller:inst3|rstball         ; ball:inst5|position[1]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 2.504      ; 1.775      ;
; 1.912  ; controller:inst3|rstball         ; ball:inst5|out[0]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 2.504      ; 1.767      ;
+--------+----------------------------------+----------------------------------+--------------------------+----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'my_pll:inst4|clk_out'                                                                                                                       ;
+--------+----------------------------------+----------------------------------+--------------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock             ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------------------+----------------------+--------------+------------+------------+
; -1.355 ; controller:inst3|rstball         ; ball:inst5|position[1]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 2.624      ; 1.613      ;
; -1.319 ; controller:inst3|rstball         ; ball:inst5|out[0]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 2.624      ; 1.649      ;
; -1.028 ; controller:inst3|rstball         ; ball:inst5|out[1]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 2.624      ; 1.940      ;
; -1.020 ; controller:inst3|rstball         ; ball:inst5|position[8]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 2.624      ; 1.948      ;
; -0.850 ; controller:inst3|rstball         ; ball:inst5|position[1]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 2.624      ; 1.618      ;
; -0.823 ; controller:inst3|rstball         ; ball:inst5|out[0]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 2.624      ; 1.645      ;
; -0.533 ; controller:inst3|rstball         ; ball:inst5|out[1]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 2.624      ; 1.935      ;
; -0.525 ; controller:inst3|rstball         ; ball:inst5|position[8]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 2.624      ; 1.943      ;
; -0.118 ; controller:inst3|rstball         ; ball:inst5|win                   ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 2.624      ; 2.850      ;
; 0.089  ; controller:inst3|direction       ; ball:inst5|position[0]~_emulated ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.480      ; 0.743      ;
; 0.289  ; controller:inst3|direction       ; ball:inst5|position[9]~_emulated ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.480      ; 0.943      ;
; 0.313  ; ball:inst5|outside               ; ball:inst5|outside               ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; ball:inst5|out[1]                ; ball:inst5|out[1]                ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; ball:inst5|out[0]                ; ball:inst5|out[0]                ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.054      ; 0.511      ;
; 0.345  ; controller:inst3|direction       ; ball:inst5|position[8]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.480      ; 0.999      ;
; 0.347  ; ball:inst5|out[0]                ; ball:inst5|outside               ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.054      ; 0.545      ;
; 0.372  ; ball:inst5|position[4]           ; ball:inst5|position[5]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.054      ; 0.570      ;
; 0.382  ; ball:inst5|position[2]           ; ball:inst5|position[3]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.054      ; 0.580      ;
; 0.388  ; controller:inst3|direction       ; ball:inst5|position[6]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.479      ; 1.041      ;
; 0.388  ; controller:inst3|direction       ; ball:inst5|position[4]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.479      ; 1.041      ;
; 0.390  ; controller:inst3|direction       ; ball:inst5|position[5]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.479      ; 1.043      ;
; 0.390  ; controller:inst3|direction       ; ball:inst5|position[2]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.479      ; 1.043      ;
; 0.390  ; controller:inst3|direction       ; ball:inst5|position[3]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.479      ; 1.043      ;
; 0.411  ; controller:inst3|halt            ; ball:inst5|position[9]~_emulated ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.480      ; 1.065      ;
; 0.411  ; controller:inst3|halt            ; ball:inst5|position[0]~_emulated ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.480      ; 1.065      ;
; 0.411  ; controller:inst3|halt            ; ball:inst5|position[8]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.480      ; 1.065      ;
; 0.411  ; controller:inst3|halt            ; ball:inst5|position[1]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.480      ; 1.065      ;
; 0.451  ; controller:inst3|direction       ; ball:inst5|position[7]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.480      ; 1.105      ;
; 0.470  ; ball:inst5|position[0]~latch     ; ball:inst5|position[0]~_emulated ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 0.317      ; 0.451      ;
; 0.471  ; controller:inst3|direction       ; ball:inst5|position[1]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.480      ; 1.125      ;
; 0.489  ; ball:inst5|position[3]           ; ball:inst5|position[4]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.054      ; 0.687      ;
; 0.508  ; ball:inst5|position[6]           ; ball:inst5|position[7]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.055      ; 0.707      ;
; 0.518  ; ball:inst5|position[6]           ; ball:inst5|position[5]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.054      ; 0.716      ;
; 0.520  ; ball:inst5|position[5]           ; ball:inst5|position[6]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.054      ; 0.718      ;
; 0.520  ; controller:inst3|rstball         ; ball:inst5|win                   ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 2.624      ; 2.988      ;
; 0.522  ; ball:inst5|position[3]           ; ball:inst5|position[2]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.054      ; 0.720      ;
; 0.524  ; controller:inst3|halt            ; ball:inst5|position[7]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.480      ; 1.178      ;
; 0.524  ; ball:inst5|position[5]           ; ball:inst5|position[4]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.054      ; 0.722      ;
; 0.528  ; ball:inst5|position[4]           ; ball:inst5|position[3]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.054      ; 0.726      ;
; 0.535  ; ball:inst5|position[7]           ; ball:inst5|position[6]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.053      ; 0.732      ;
; 0.544  ; ball:inst5|out[1]                ; ball:inst5|outside               ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.054      ; 0.742      ;
; 0.559  ; ball:inst5|position[1]           ; ball:inst5|position[0]~_emulated ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.054      ; 0.757      ;
; 0.576  ; ball:inst5|position[9]~latch     ; ball:inst5|position[9]~_emulated ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 0.316      ; 0.556      ;
; 0.645  ; controller:inst3|direction       ; ball:inst5|out[0]                ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.480      ; 1.299      ;
; 0.654  ; controller:inst3|halt            ; ball:inst5|out[0]                ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.480      ; 1.308      ;
; 0.656  ; controller:inst3|halt            ; ball:inst5|out[1]                ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.480      ; 1.310      ;
; 0.673  ; ball:inst5|position[8]           ; ball:inst5|position[7]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.054      ; 0.871      ;
; 0.675  ; controller:inst3|direction       ; ball:inst5|out[1]                ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.480      ; 1.329      ;
; 0.683  ; ball:inst5|position[8]           ; ball:inst5|position[9]~_emulated ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.054      ; 0.881      ;
; 0.691  ; ball:inst5|position[2]           ; ball:inst5|position[1]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.055      ; 0.890      ;
; 0.695  ; ball:inst5|position[7]           ; ball:inst5|position[8]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.054      ; 0.893      ;
; 0.732  ; ball:inst5|position[0]~_emulated ; ball:inst5|position[1]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.054      ; 0.930      ;
; 0.744  ; ball:inst5|position[0]~_emulated ; ball:inst5|out[0]                ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.054      ; 0.942      ;
; 0.754  ; ball:inst5|out[0]                ; ball:inst5|win                   ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.054      ; 0.952      ;
; 0.760  ; ball:inst5|position[1]           ; ball:inst5|position[2]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.053      ; 0.957      ;
; 0.761  ; controller:inst3|halt            ; ball:inst5|position[5]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.479      ; 1.414      ;
; 0.761  ; controller:inst3|halt            ; ball:inst5|position[6]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.479      ; 1.414      ;
; 0.761  ; controller:inst3|halt            ; ball:inst5|position[2]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.479      ; 1.414      ;
; 0.761  ; controller:inst3|halt            ; ball:inst5|position[3]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.479      ; 1.414      ;
; 0.761  ; controller:inst3|halt            ; ball:inst5|position[4]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.479      ; 1.414      ;
; 0.764  ; ball:inst5|position[9]~latch     ; ball:inst5|out[1]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 0.316      ; 0.744      ;
; 0.772  ; ball:inst5|position[9]~latch     ; ball:inst5|position[8]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 0.316      ; 0.752      ;
; 0.829  ; controller:inst3|ball            ; ball:inst5|out[1]                ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.480      ; 1.483      ;
; 0.831  ; ball:inst5|position[9]~_emulated ; ball:inst5|out[1]                ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.054      ; 1.029      ;
; 0.837  ; controller:inst3|ball            ; ball:inst5|position[8]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.480      ; 1.491      ;
; 0.839  ; ball:inst5|position[9]~_emulated ; ball:inst5|position[8]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.054      ; 1.037      ;
; 0.851  ; ball:inst5|position[0]~latch     ; ball:inst5|position[1]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 0.317      ; 0.832      ;
; 0.861  ; ball:inst5|position[0]~latch     ; ball:inst5|out[0]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 0.317      ; 0.842      ;
; 0.877  ; ball:inst5|win                   ; ball:inst5|win                   ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.054      ; 1.075      ;
; 0.904  ; controller:inst3|ball            ; ball:inst5|out[0]                ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.480      ; 1.558      ;
; 0.910  ; controller:inst3|ball            ; ball:inst5|position[1]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.480      ; 1.564      ;
; 0.956  ; ball:inst5|out[1]                ; ball:inst5|win                   ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.054      ; 1.154      ;
+--------+----------------------------------+----------------------------------+--------------------------+----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'controller:inst3|rstball'                                                                                                                   ;
+--------+----------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                      ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.357 ; controller:inst3|rstball         ; ball:inst5|position[0]~latch ; controller:inst3|rstball ; controller:inst3|rstball ; 0.000        ; 2.403      ; 2.226      ;
; 0.128  ; controller:inst3|rstball         ; ball:inst5|position[0]~latch ; controller:inst3|rstball ; controller:inst3|rstball ; -0.500       ; 2.403      ; 2.231      ;
; 0.717  ; controller:inst3|ball            ; ball:inst5|position[9]~latch ; clk                      ; controller:inst3|rstball ; -0.500       ; 0.260      ; 0.507      ;
; 0.992  ; controller:inst3|ball            ; ball:inst5|position[0]~latch ; clk                      ; controller:inst3|rstball ; -0.500       ; 0.259      ; 0.781      ;
; 1.382  ; ball:inst5|position[0]~latch     ; ball:inst5|position[0]~latch ; controller:inst3|rstball ; controller:inst3|rstball ; 0.000        ; 0.041      ; 1.423      ;
; 2.104  ; ball:inst5|position[0]~_emulated ; ball:inst5|position[0]~latch ; my_pll:inst4|clk_out     ; controller:inst3|rstball ; -0.500       ; -0.101     ; 1.523      ;
+--------+----------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                  ;
+-------+------------------------------------+------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------------------+-------------+--------------+------------+------------+
; 0.131 ; controller:inst3|rstball           ; controller:inst3|halt              ; controller:inst3|rstball ; clk         ; 0.000        ; 2.218      ; 2.703      ;
; 0.131 ; controller:inst3|rstball           ; controller:inst3|sel               ; controller:inst3|rstball ; clk         ; 0.000        ; 2.218      ; 2.703      ;
; 0.149 ; controller:inst3|rstball           ; controller:inst3|direction         ; controller:inst3|rstball ; clk         ; 0.000        ; 2.218      ; 2.721      ;
; 0.312 ; button_debouncer:inst1|counter[0]  ; button_debouncer:inst1|counter[0]  ; clk                      ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; controller:inst3|ball              ; controller:inst3|ball              ; clk                      ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; controller:inst3|sel               ; controller:inst3|sel               ; clk                      ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; controller:inst3|p1_rdy            ; controller:inst3|p1_rdy            ; clk                      ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; controller:inst3|p2_score[5]       ; controller:inst3|p2_score[5]       ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; controller:inst3|p2_score[4]       ; controller:inst3|p2_score[4]       ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; controller:inst3|p2_score[0]       ; controller:inst3|p2_score[0]       ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; controller:inst3|p2_score[2]       ; controller:inst3|p2_score[2]       ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; controller:inst3|p2_score[3]       ; controller:inst3|p2_score[3]       ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; controller:inst3|p2_score[1]       ; controller:inst3|p2_score[1]       ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; controller:inst3|p2_deuce          ; controller:inst3|p2_deuce          ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; controller:inst3|p1_deuce          ; controller:inst3|p1_deuce          ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; controller:inst3|p1_score[4]       ; controller:inst3|p1_score[4]       ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; controller:inst3|p1_score[5]       ; controller:inst3|p1_score[5]       ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; controller:inst3|p1_score[2]       ; controller:inst3|p1_score[2]       ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; controller:inst3|p1_score[1]       ; controller:inst3|p1_score[1]       ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; controller:inst3|p1_score[0]       ; controller:inst3|p1_score[0]       ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; controller:inst3|p1_score[3]       ; controller:inst3|p1_score[3]       ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; controller:inst3|p2_rdy            ; controller:inst3|p2_rdy            ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.338 ; button_debouncer:inst|data_in_2    ; button_debouncer:inst|data_in_3    ; clk                      ; clk         ; 0.000        ; 0.055      ; 0.537      ;
; 0.339 ; button_debouncer:inst|data_in_1    ; button_debouncer:inst|data_in_2    ; clk                      ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; button_debouncer:inst|data_in_0    ; button_debouncer:inst|data_in_1    ; clk                      ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.340 ; button_debouncer:inst2|data_in_2   ; button_debouncer:inst2|data_in_3   ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.538      ;
; 0.340 ; button_debouncer:inst1|data_in_0   ; button_debouncer:inst1|data_in_1   ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.538      ;
; 0.341 ; button_debouncer:inst2|data_in_1   ; button_debouncer:inst2|data_in_2   ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.539      ;
; 0.342 ; button_debouncer:inst1|data_in_1   ; button_debouncer:inst1|data_in_2   ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.540      ;
; 0.342 ; button_debouncer:inst2|data_in_0   ; button_debouncer:inst2|data_in_1   ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.540      ;
; 0.466 ; button_debouncer:inst2|data_in_3   ; button_debouncer:inst2|data_out    ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.664      ;
; 0.467 ; button_debouncer:inst1|data_in_3   ; button_debouncer:inst1|data_out    ; clk                      ; clk         ; 0.000        ; 0.055      ; 0.666      ;
; 0.496 ; button_debouncer:inst2|data_out    ; controller:inst3|p2_rdy            ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.694      ;
; 0.499 ; button_debouncer:inst1|counter[9]  ; button_debouncer:inst1|counter[9]  ; clk                      ; clk         ; 0.000        ; 0.055      ; 0.698      ;
; 0.500 ; button_debouncer:inst1|counter[7]  ; button_debouncer:inst1|counter[7]  ; clk                      ; clk         ; 0.000        ; 0.055      ; 0.699      ;
; 0.500 ; button_debouncer:inst1|counter[5]  ; button_debouncer:inst1|counter[5]  ; clk                      ; clk         ; 0.000        ; 0.055      ; 0.699      ;
; 0.501 ; button_debouncer:inst1|counter[16] ; button_debouncer:inst1|counter[16] ; clk                      ; clk         ; 0.000        ; 0.055      ; 0.700      ;
; 0.511 ; button_debouncer:inst1|counter[10] ; button_debouncer:inst1|counter[10] ; clk                      ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; controller:inst3|p1_idle[15]       ; controller:inst3|p1_idle[15]       ; clk                      ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; controller:inst3|p1_idle[3]        ; controller:inst3|p1_idle[3]        ; clk                      ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; controller:inst3|p1_idle[6]        ; controller:inst3|p1_idle[6]        ; clk                      ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; controller:inst3|p1_idle[13]       ; controller:inst3|p1_idle[13]       ; clk                      ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; controller:inst3|p2_idle[6]        ; controller:inst3|p2_idle[6]        ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; controller:inst3|p2_idle[3]        ; controller:inst3|p2_idle[3]        ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; controller:inst3|p2_idle[13]       ; controller:inst3|p2_idle[13]       ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; controller:inst3|p2_idle[15]       ; controller:inst3|p2_idle[15]       ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; controller:inst3|p1_idle[16]       ; controller:inst3|p1_idle[16]       ; clk                      ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; controller:inst3|p1_idle[19]       ; controller:inst3|p1_idle[19]       ; clk                      ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; controller:inst3|p1_idle[22]       ; controller:inst3|p1_idle[22]       ; clk                      ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; controller:inst3|p1_idle[29]       ; controller:inst3|p1_idle[29]       ; clk                      ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; controller:inst3|p1_idle[5]        ; controller:inst3|p1_idle[5]        ; clk                      ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; controller:inst3|p1_idle[14]       ; controller:inst3|p1_idle[14]       ; clk                      ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; controller:inst3|p1_idle[11]       ; controller:inst3|p1_idle[11]       ; clk                      ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; controller:inst3|p1_idle[2]        ; controller:inst3|p1_idle[2]        ; clk                      ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; button_debouncer:inst1|counter[15] ; button_debouncer:inst1|counter[15] ; clk                      ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; controller:inst3|p2_idle[2]        ; controller:inst3|p2_idle[2]        ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; controller:inst3|p2_idle[5]        ; controller:inst3|p2_idle[5]        ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; controller:inst3|p2_idle[14]       ; controller:inst3|p2_idle[14]       ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; controller:inst3|p2_idle[11]       ; controller:inst3|p2_idle[11]       ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; controller:inst3|p2_idle[16]       ; controller:inst3|p2_idle[16]       ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; controller:inst3|p2_idle[29]       ; controller:inst3|p2_idle[29]       ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; controller:inst3|p2_idle[19]       ; controller:inst3|p2_idle[19]       ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; controller:inst3|p2_idle[22]       ; controller:inst3|p2_idle[22]       ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; controller:inst3|p1_idle[18]       ; controller:inst3|p1_idle[18]       ; clk                      ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; controller:inst3|p1_idle[21]       ; controller:inst3|p1_idle[21]       ; clk                      ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; controller:inst3|p1_idle[27]       ; controller:inst3|p1_idle[27]       ; clk                      ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; controller:inst3|p1_idle[4]        ; controller:inst3|p1_idle[4]        ; clk                      ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; controller:inst3|p1_idle[12]       ; controller:inst3|p1_idle[12]       ; clk                      ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; controller:inst3|p1_idle[31]       ; controller:inst3|p1_idle[31]       ; clk                      ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.514 ; controller:inst3|p2_idle[31]       ; controller:inst3|p2_idle[31]       ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; controller:inst3|p2_idle[4]        ; controller:inst3|p2_idle[4]        ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; controller:inst3|p2_idle[12]       ; controller:inst3|p2_idle[12]       ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; controller:inst3|p2_idle[18]       ; controller:inst3|p2_idle[18]       ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; controller:inst3|p2_idle[27]       ; controller:inst3|p2_idle[27]       ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; controller:inst3|p2_idle[21]       ; controller:inst3|p2_idle[21]       ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; controller:inst3|p1_idle[17]       ; controller:inst3|p1_idle[17]       ; clk                      ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; controller:inst3|p1_idle[20]       ; controller:inst3|p1_idle[20]       ; clk                      ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; controller:inst3|p1_idle[28]       ; controller:inst3|p1_idle[28]       ; clk                      ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; controller:inst3|p1_idle[30]       ; controller:inst3|p1_idle[30]       ; clk                      ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; controller:inst3|p1_idle[10]       ; controller:inst3|p1_idle[10]       ; clk                      ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; controller:inst3|p1_idle[8]        ; controller:inst3|p1_idle[8]        ; clk                      ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; controller:inst3|p1_idle[1]        ; controller:inst3|p1_idle[1]        ; clk                      ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.515 ; controller:inst3|p2_idle[1]        ; controller:inst3|p2_idle[1]        ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; controller:inst3|p2_idle[10]       ; controller:inst3|p2_idle[10]       ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; controller:inst3|p2_idle[8]        ; controller:inst3|p2_idle[8]        ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; controller:inst3|p2_idle[17]       ; controller:inst3|p2_idle[17]       ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; controller:inst3|p2_idle[30]       ; controller:inst3|p2_idle[30]       ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; controller:inst3|p2_idle[28]       ; controller:inst3|p2_idle[28]       ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; controller:inst3|p2_idle[20]       ; controller:inst3|p2_idle[20]       ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; controller:inst3|p1_idle[26]       ; controller:inst3|p1_idle[26]       ; clk                      ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; controller:inst3|p1_idle[24]       ; controller:inst3|p1_idle[24]       ; clk                      ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.516 ; controller:inst3|p2_idle[24]       ; controller:inst3|p2_idle[24]       ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; controller:inst3|p2_idle[26]       ; controller:inst3|p2_idle[26]       ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; controller:inst3|p1_idle[7]        ; controller:inst3|p1_idle[7]        ; clk                      ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; controller:inst3|p1_idle[9]        ; controller:inst3|p1_idle[9]        ; clk                      ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.517 ; controller:inst3|p2_idle[9]        ; controller:inst3|p2_idle[9]        ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.517 ; controller:inst3|p2_idle[7]        ; controller:inst3|p2_idle[7]        ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.517 ; controller:inst3|p1_idle[23]       ; controller:inst3|p1_idle[23]       ; clk                      ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; controller:inst3|p1_idle[25]       ; controller:inst3|p1_idle[25]       ; clk                      ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.518 ; controller:inst3|p2_idle[23]       ; controller:inst3|p2_idle[23]       ; clk                      ; clk         ; 0.000        ; 0.054      ; 0.716      ;
+-------+------------------------------------+------------------------------------+--------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'my_pll:inst4|clk_out'                                                                                                          ;
+-------+--------------------------+----------------------------------+--------------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                          ; Launch Clock             ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+----------------------------------+--------------------------+----------------------+--------------+------------+------------+
; 0.504 ; controller:inst3|rstball ; ball:inst5|outside               ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 2.504      ; 2.675      ;
; 0.504 ; controller:inst3|rstball ; ball:inst5|out[1]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 2.504      ; 2.675      ;
; 0.504 ; controller:inst3|rstball ; ball:inst5|out[0]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 2.504      ; 2.675      ;
; 0.504 ; controller:inst3|rstball ; ball:inst5|position[5]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 2.503      ; 2.674      ;
; 0.504 ; controller:inst3|rstball ; ball:inst5|position[6]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 2.503      ; 2.674      ;
; 0.504 ; controller:inst3|rstball ; ball:inst5|position[2]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 2.503      ; 2.674      ;
; 0.504 ; controller:inst3|rstball ; ball:inst5|position[3]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 2.503      ; 2.674      ;
; 0.504 ; controller:inst3|rstball ; ball:inst5|position[4]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 2.503      ; 2.674      ;
; 0.505 ; controller:inst3|rstball ; ball:inst5|position[9]~_emulated ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 2.504      ; 2.674      ;
; 0.505 ; controller:inst3|rstball ; ball:inst5|position[0]~_emulated ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 2.504      ; 2.674      ;
; 0.505 ; controller:inst3|rstball ; ball:inst5|position[8]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 2.504      ; 2.674      ;
; 0.505 ; controller:inst3|rstball ; ball:inst5|position[1]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 2.504      ; 2.674      ;
; 0.505 ; controller:inst3|rstball ; ball:inst5|position[7]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 2.504      ; 2.674      ;
; 1.066 ; controller:inst3|rstball ; ball:inst5|outside               ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 2.504      ; 2.613      ;
; 1.066 ; controller:inst3|rstball ; ball:inst5|out[1]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 2.504      ; 2.613      ;
; 1.066 ; controller:inst3|rstball ; ball:inst5|out[0]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 2.504      ; 2.613      ;
; 1.066 ; controller:inst3|rstball ; ball:inst5|position[5]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 2.503      ; 2.612      ;
; 1.066 ; controller:inst3|rstball ; ball:inst5|position[6]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 2.503      ; 2.612      ;
; 1.066 ; controller:inst3|rstball ; ball:inst5|position[2]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 2.503      ; 2.612      ;
; 1.066 ; controller:inst3|rstball ; ball:inst5|position[3]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 2.503      ; 2.612      ;
; 1.066 ; controller:inst3|rstball ; ball:inst5|position[4]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 2.503      ; 2.612      ;
; 1.067 ; controller:inst3|rstball ; ball:inst5|position[9]~_emulated ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 2.504      ; 2.612      ;
; 1.067 ; controller:inst3|rstball ; ball:inst5|position[0]~_emulated ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 2.504      ; 2.612      ;
; 1.067 ; controller:inst3|rstball ; ball:inst5|position[8]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 2.504      ; 2.612      ;
; 1.067 ; controller:inst3|rstball ; ball:inst5|position[1]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 2.504      ; 2.612      ;
; 1.067 ; controller:inst3|rstball ; ball:inst5|position[7]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 2.504      ; 2.612      ;
+-------+--------------------------+----------------------------------+--------------------------+----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'my_pll:inst4|clk_out'                                                                                                            ;
+--------+--------------------------+----------------------------------+--------------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                          ; Launch Clock             ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+----------------------------------+--------------------------+----------------------+--------------+------------+------------+
; -0.460 ; controller:inst3|rstball ; ball:inst5|position[9]~_emulated ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 2.624      ; 2.508      ;
; -0.460 ; controller:inst3|rstball ; ball:inst5|position[0]~_emulated ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 2.624      ; 2.508      ;
; -0.460 ; controller:inst3|rstball ; ball:inst5|position[8]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 2.624      ; 2.508      ;
; -0.460 ; controller:inst3|rstball ; ball:inst5|position[1]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 2.624      ; 2.508      ;
; -0.459 ; controller:inst3|rstball ; ball:inst5|outside               ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 2.624      ; 2.509      ;
; -0.459 ; controller:inst3|rstball ; ball:inst5|out[1]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 2.624      ; 2.509      ;
; -0.459 ; controller:inst3|rstball ; ball:inst5|out[0]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 2.624      ; 2.509      ;
; -0.459 ; controller:inst3|rstball ; ball:inst5|position[7]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 2.624      ; 2.509      ;
; -0.459 ; controller:inst3|rstball ; ball:inst5|position[5]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 2.623      ; 2.508      ;
; -0.459 ; controller:inst3|rstball ; ball:inst5|position[6]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 2.623      ; 2.508      ;
; -0.459 ; controller:inst3|rstball ; ball:inst5|position[2]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 2.623      ; 2.508      ;
; -0.459 ; controller:inst3|rstball ; ball:inst5|position[3]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 2.623      ; 2.508      ;
; -0.459 ; controller:inst3|rstball ; ball:inst5|position[4]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 2.623      ; 2.508      ;
; 0.094  ; controller:inst3|rstball ; ball:inst5|position[9]~_emulated ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 2.624      ; 2.562      ;
; 0.094  ; controller:inst3|rstball ; ball:inst5|position[0]~_emulated ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 2.624      ; 2.562      ;
; 0.094  ; controller:inst3|rstball ; ball:inst5|position[8]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 2.624      ; 2.562      ;
; 0.094  ; controller:inst3|rstball ; ball:inst5|position[1]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 2.624      ; 2.562      ;
; 0.095  ; controller:inst3|rstball ; ball:inst5|outside               ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 2.624      ; 2.563      ;
; 0.095  ; controller:inst3|rstball ; ball:inst5|out[1]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 2.624      ; 2.563      ;
; 0.095  ; controller:inst3|rstball ; ball:inst5|out[0]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 2.624      ; 2.563      ;
; 0.095  ; controller:inst3|rstball ; ball:inst5|position[7]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 2.624      ; 2.563      ;
; 0.096  ; controller:inst3|rstball ; ball:inst5|position[5]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 2.623      ; 2.563      ;
; 0.096  ; controller:inst3|rstball ; ball:inst5|position[6]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 2.623      ; 2.563      ;
; 0.096  ; controller:inst3|rstball ; ball:inst5|position[2]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 2.623      ; 2.563      ;
; 0.096  ; controller:inst3|rstball ; ball:inst5|position[3]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 2.623      ; 2.563      ;
; 0.096  ; controller:inst3|rstball ; ball:inst5|position[4]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 2.623      ; 2.563      ;
+--------+--------------------------+----------------------------------+--------------------------+----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                               ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|data_in_0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|data_in_1   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|data_in_2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|data_in_3   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|data_out    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst2|data_in_0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst2|data_in_1   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst2|data_in_2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst2|data_in_3   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst2|data_out    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst|data_in_0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst|data_in_1    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst|data_in_2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst|data_in_3    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst|data_out     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|ball              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|direction         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|halt              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_deuce          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[16]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[17]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[18]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[19]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[20]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[21]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[22]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[23]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[24]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[25]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[26]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[27]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[28]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[29]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[30]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[31]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_power[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_power[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_rdy            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_score[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_score[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_score[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_score[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_score[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_score[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_deuce          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[16]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[17]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[18]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[19]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[20]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[21]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[22]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[23]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[24]       ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'my_pll:inst4|clk_out'                                                                 ;
+--------+--------------+----------------+------------------+----------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------------------+------------+----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|out[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|out[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|outside               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[0]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[9]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|win                   ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|out[0]                ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|out[1]                ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|outside               ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[2]           ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[3]           ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[4]           ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[5]           ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[6]           ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|win                   ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[0]~_emulated ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[1]           ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[7]           ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[8]           ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[9]~_emulated ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[0]~_emulated ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[1]           ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[7]           ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[8]           ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[9]~_emulated ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|out[0]                ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|out[1]                ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|outside               ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[2]           ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[3]           ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[4]           ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[5]           ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[6]           ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|win                   ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst5|out[0]|clk                 ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst5|out[1]|clk                 ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst5|outside|clk                ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst5|position[2]|clk            ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst5|position[3]|clk            ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst5|position[4]|clk            ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst5|position[5]|clk            ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst5|position[6]|clk            ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst5|win|clk                    ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst5|position[0]~_emulated|clk  ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst5|position[1]|clk            ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst5|position[7]|clk            ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst5|position[8]|clk            ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst5|position[9]~_emulated|clk  ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst4|clk_out~clkctrl|inclk[0]   ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst4|clk_out~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst4|clk_out|q                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst4|clk_out|q                  ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst4|clk_out~clkctrl|inclk[0]   ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst4|clk_out~clkctrl|outclk     ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst5|position[0]~_emulated|clk  ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst5|position[1]|clk            ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst5|position[7]|clk            ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst5|position[8]|clk            ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst5|position[9]~_emulated|clk  ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst5|out[0]|clk                 ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst5|out[1]|clk                 ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst5|outside|clk                ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst5|position[2]|clk            ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst5|position[3]|clk            ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst5|position[4]|clk            ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst5|position[5]|clk            ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst5|position[6]|clk            ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst5|win|clk                    ;
+--------+--------------+----------------+------------------+----------------------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'controller:inst3|rstball'                                                              ;
+-------+--------------+----------------+------------------+--------------------------+------------+--------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                         ;
+-------+--------------+----------------+------------------+--------------------------+------------+--------------------------------+
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; controller:inst3|rstball ; Rise       ; inst5|position[0]~latch|datac  ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; controller:inst3|rstball ; Rise       ; inst5|position[9]~latch|datac  ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; controller:inst3|rstball ; Fall       ; ball:inst5|position[0]~latch   ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; controller:inst3|rstball ; Fall       ; ball:inst5|position[9]~latch   ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; controller:inst3|rstball ; Rise       ; inst3|rstball~clkctrl|inclk[0] ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; controller:inst3|rstball ; Rise       ; inst3|rstball~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst3|rstball ; Rise       ; inst3|rstball|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst3|rstball ; Rise       ; inst3|rstball|q                ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; controller:inst3|rstball ; Rise       ; inst3|rstball~clkctrl|inclk[0] ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; controller:inst3|rstball ; Rise       ; inst3|rstball~clkctrl|outclk   ;
; 0.551 ; 0.551        ; 0.000          ; Low Pulse Width  ; controller:inst3|rstball ; Fall       ; ball:inst5|position[0]~latch   ;
; 0.551 ; 0.551        ; 0.000          ; Low Pulse Width  ; controller:inst3|rstball ; Fall       ; ball:inst5|position[9]~latch   ;
; 0.553 ; 0.553        ; 0.000          ; High Pulse Width ; controller:inst3|rstball ; Rise       ; inst5|position[0]~latch|datac  ;
; 0.553 ; 0.553        ; 0.000          ; High Pulse Width ; controller:inst3|rstball ; Rise       ; inst5|position[9]~latch|datac  ;
+-------+--------------+----------------+------------------+--------------------------+------------+--------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ctrl      ; clk        ; 1.637 ; 1.971 ; Rise       ; clk             ;
; p1btn     ; clk        ; 1.372 ; 1.717 ; Rise       ; clk             ;
; p2btn     ; clk        ; 1.564 ; 1.920 ; Rise       ; clk             ;
; sw[*]     ; clk        ; 4.450 ; 4.778 ; Rise       ; clk             ;
;  sw[0]    ; clk        ; 2.684 ; 3.026 ; Rise       ; clk             ;
;  sw[1]    ; clk        ; 3.106 ; 3.515 ; Rise       ; clk             ;
;  sw[2]    ; clk        ; 3.350 ; 3.805 ; Rise       ; clk             ;
;  sw[3]    ; clk        ; 3.160 ; 3.557 ; Rise       ; clk             ;
;  sw[4]    ; clk        ; 3.267 ; 3.676 ; Rise       ; clk             ;
;  sw[5]    ; clk        ; 3.545 ; 3.911 ; Rise       ; clk             ;
;  sw[6]    ; clk        ; 4.450 ; 4.778 ; Rise       ; clk             ;
;  sw[7]    ; clk        ; 3.915 ; 4.286 ; Rise       ; clk             ;
;  sw[8]    ; clk        ; 4.395 ; 4.762 ; Rise       ; clk             ;
;  sw[9]    ; clk        ; 3.504 ; 3.870 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ctrl      ; clk        ; -1.290 ; -1.623 ; Rise       ; clk             ;
; p1btn     ; clk        ; -1.038 ; -1.380 ; Rise       ; clk             ;
; p2btn     ; clk        ; -1.221 ; -1.575 ; Rise       ; clk             ;
; sw[*]     ; clk        ; -1.380 ; -1.732 ; Rise       ; clk             ;
;  sw[0]    ; clk        ; -1.522 ; -1.847 ; Rise       ; clk             ;
;  sw[1]    ; clk        ; -1.380 ; -1.732 ; Rise       ; clk             ;
;  sw[2]    ; clk        ; -1.796 ; -2.191 ; Rise       ; clk             ;
;  sw[3]    ; clk        ; -1.600 ; -1.965 ; Rise       ; clk             ;
;  sw[4]    ; clk        ; -1.625 ; -1.977 ; Rise       ; clk             ;
;  sw[5]    ; clk        ; -1.518 ; -1.883 ; Rise       ; clk             ;
;  sw[6]    ; clk        ; -1.581 ; -1.925 ; Rise       ; clk             ;
;  sw[7]    ; clk        ; -1.712 ; -2.071 ; Rise       ; clk             ;
;  sw[8]    ; clk        ; -1.741 ; -2.109 ; Rise       ; clk             ;
;  sw[9]    ; clk        ; -1.599 ; -1.947 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+---------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port     ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+---------------+--------------------------+--------+--------+------------+--------------------------+
; led[*]        ; clk                      ; 7.310  ; 7.285  ; Rise       ; clk                      ;
;  led[0]       ; clk                      ; 7.220  ; 7.132  ; Rise       ; clk                      ;
;  led[9]       ; clk                      ; 7.310  ; 7.285  ; Rise       ; clk                      ;
; leftSeg[*]    ; clk                      ; 13.826 ; 13.684 ; Rise       ; clk                      ;
;  leftSeg[0]   ; clk                      ; 13.377 ; 13.282 ; Rise       ; clk                      ;
;  leftSeg[1]   ; clk                      ; 12.726 ; 12.769 ; Rise       ; clk                      ;
;  leftSeg[2]   ; clk                      ; 12.982 ; 12.889 ; Rise       ; clk                      ;
;  leftSeg[3]   ; clk                      ; 13.364 ; 13.275 ; Rise       ; clk                      ;
;  leftSeg[4]   ; clk                      ; 12.828 ; 12.957 ; Rise       ; clk                      ;
;  leftSeg[5]   ; clk                      ; 13.368 ; 13.319 ; Rise       ; clk                      ;
;  leftSeg[6]   ; clk                      ; 13.826 ; 13.684 ; Rise       ; clk                      ;
;  leftSeg[8]   ; clk                      ; 13.055 ; 12.947 ; Rise       ; clk                      ;
;  leftSeg[9]   ; clk                      ; 13.349 ; 13.216 ; Rise       ; clk                      ;
;  leftSeg[10]  ; clk                      ; 12.760 ; 12.932 ; Rise       ; clk                      ;
;  leftSeg[11]  ; clk                      ; 13.028 ; 12.927 ; Rise       ; clk                      ;
;  leftSeg[12]  ; clk                      ; 13.251 ; 13.105 ; Rise       ; clk                      ;
;  leftSeg[13]  ; clk                      ; 13.398 ; 12.991 ; Rise       ; clk                      ;
;  leftSeg[14]  ; clk                      ; 13.391 ; 12.989 ; Rise       ; clk                      ;
; p1_deuce      ; clk                      ; 5.804  ; 5.877  ; Rise       ; clk                      ;
; p2_deuce      ; clk                      ; 6.139  ; 6.218  ; Rise       ; clk                      ;
; rightSeg[*]   ; clk                      ; 14.669 ; 14.668 ; Rise       ; clk                      ;
;  rightSeg[0]  ; clk                      ; 13.777 ; 13.640 ; Rise       ; clk                      ;
;  rightSeg[1]  ; clk                      ; 13.010 ; 12.867 ; Rise       ; clk                      ;
;  rightSeg[2]  ; clk                      ; 13.088 ; 12.953 ; Rise       ; clk                      ;
;  rightSeg[3]  ; clk                      ; 13.822 ; 13.698 ; Rise       ; clk                      ;
;  rightSeg[4]  ; clk                      ; 12.684 ; 12.716 ; Rise       ; clk                      ;
;  rightSeg[5]  ; clk                      ; 13.580 ; 13.458 ; Rise       ; clk                      ;
;  rightSeg[6]  ; clk                      ; 13.814 ; 13.706 ; Rise       ; clk                      ;
;  rightSeg[8]  ; clk                      ; 14.662 ; 14.562 ; Rise       ; clk                      ;
;  rightSeg[9]  ; clk                      ; 14.669 ; 14.571 ; Rise       ; clk                      ;
;  rightSeg[10] ; clk                      ; 14.623 ; 14.456 ; Rise       ; clk                      ;
;  rightSeg[11] ; clk                      ; 14.662 ; 14.564 ; Rise       ; clk                      ;
;  rightSeg[12] ; clk                      ; 14.494 ; 14.668 ; Rise       ; clk                      ;
;  rightSeg[13] ; clk                      ; 14.502 ; 14.467 ; Rise       ; clk                      ;
;  rightSeg[14] ; clk                      ; 14.341 ; 14.320 ; Rise       ; clk                      ;
; led[*]        ; controller:inst3|rstball ; 5.392  ; 5.338  ; Rise       ; controller:inst3|rstball ;
;  led[0]       ; controller:inst3|rstball ; 4.855  ; 4.812  ; Rise       ; controller:inst3|rstball ;
;  led[9]       ; controller:inst3|rstball ; 5.392  ; 5.338  ; Rise       ; controller:inst3|rstball ;
; led[*]        ; controller:inst3|rstball ; 6.747  ; 6.668  ; Fall       ; controller:inst3|rstball ;
;  led[0]       ; controller:inst3|rstball ; 6.604  ; 6.570  ; Fall       ; controller:inst3|rstball ;
;  led[9]       ; controller:inst3|rstball ; 6.747  ; 6.668  ; Fall       ; controller:inst3|rstball ;
; led[*]        ; my_pll:inst4|clk_out     ; 7.556  ; 7.668  ; Rise       ; my_pll:inst4|clk_out     ;
;  led[0]       ; my_pll:inst4|clk_out     ; 6.957  ; 6.887  ; Rise       ; my_pll:inst4|clk_out     ;
;  led[1]       ; my_pll:inst4|clk_out     ; 6.356  ; 6.333  ; Rise       ; my_pll:inst4|clk_out     ;
;  led[2]       ; my_pll:inst4|clk_out     ; 7.556  ; 7.668  ; Rise       ; my_pll:inst4|clk_out     ;
;  led[3]       ; my_pll:inst4|clk_out     ; 6.479  ; 6.436  ; Rise       ; my_pll:inst4|clk_out     ;
;  led[4]       ; my_pll:inst4|clk_out     ; 6.549  ; 6.532  ; Rise       ; my_pll:inst4|clk_out     ;
;  led[5]       ; my_pll:inst4|clk_out     ; 6.603  ; 6.612  ; Rise       ; my_pll:inst4|clk_out     ;
;  led[6]       ; my_pll:inst4|clk_out     ; 6.797  ; 6.770  ; Rise       ; my_pll:inst4|clk_out     ;
;  led[7]       ; my_pll:inst4|clk_out     ; 6.647  ; 6.641  ; Rise       ; my_pll:inst4|clk_out     ;
;  led[8]       ; my_pll:inst4|clk_out     ; 6.358  ; 6.365  ; Rise       ; my_pll:inst4|clk_out     ;
;  led[9]       ; my_pll:inst4|clk_out     ; 7.282  ; 7.239  ; Rise       ; my_pll:inst4|clk_out     ;
+---------------+--------------------------+--------+--------+------------+--------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+---------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port     ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+---------------+--------------------------+-------+-------+------------+--------------------------+
; led[*]        ; clk                      ; 7.000 ; 6.904 ; Rise       ; clk                      ;
;  led[0]       ; clk                      ; 7.000 ; 6.904 ; Rise       ; clk                      ;
;  led[9]       ; clk                      ; 7.086 ; 7.052 ; Rise       ; clk                      ;
; leftSeg[*]    ; clk                      ; 6.872 ; 6.803 ; Rise       ; clk                      ;
;  leftSeg[0]   ; clk                      ; 6.900 ; 6.803 ; Rise       ; clk                      ;
;  leftSeg[1]   ; clk                      ; 6.872 ; 6.828 ; Rise       ; clk                      ;
;  leftSeg[2]   ; clk                      ; 7.414 ; 7.357 ; Rise       ; clk                      ;
;  leftSeg[3]   ; clk                      ; 7.086 ; 6.987 ; Rise       ; clk                      ;
;  leftSeg[4]   ; clk                      ; 7.247 ; 7.331 ; Rise       ; clk                      ;
;  leftSeg[5]   ; clk                      ; 7.093 ; 7.046 ; Rise       ; clk                      ;
;  leftSeg[6]   ; clk                      ; 7.466 ; 7.372 ; Rise       ; clk                      ;
;  leftSeg[8]   ; clk                      ; 8.179 ; 8.104 ; Rise       ; clk                      ;
;  leftSeg[9]   ; clk                      ; 8.459 ; 8.364 ; Rise       ; clk                      ;
;  leftSeg[10]  ; clk                      ; 8.160 ; 8.065 ; Rise       ; clk                      ;
;  leftSeg[11]  ; clk                      ; 8.156 ; 8.084 ; Rise       ; clk                      ;
;  leftSeg[12]  ; clk                      ; 8.366 ; 8.492 ; Rise       ; clk                      ;
;  leftSeg[13]  ; clk                      ; 8.501 ; 8.377 ; Rise       ; clk                      ;
;  leftSeg[14]  ; clk                      ; 8.500 ; 8.367 ; Rise       ; clk                      ;
; p1_deuce      ; clk                      ; 5.675 ; 5.747 ; Rise       ; clk                      ;
; p2_deuce      ; clk                      ; 5.999 ; 6.076 ; Rise       ; clk                      ;
; rightSeg[*]   ; clk                      ; 6.794 ; 6.705 ; Rise       ; clk                      ;
;  rightSeg[0]  ; clk                      ; 7.174 ; 7.026 ; Rise       ; clk                      ;
;  rightSeg[1]  ; clk                      ; 6.952 ; 6.821 ; Rise       ; clk                      ;
;  rightSeg[2]  ; clk                      ; 7.453 ; 7.342 ; Rise       ; clk                      ;
;  rightSeg[3]  ; clk                      ; 7.093 ; 7.025 ; Rise       ; clk                      ;
;  rightSeg[4]  ; clk                      ; 7.067 ; 7.170 ; Rise       ; clk                      ;
;  rightSeg[5]  ; clk                      ; 7.048 ; 7.003 ; Rise       ; clk                      ;
;  rightSeg[6]  ; clk                      ; 6.794 ; 6.705 ; Rise       ; clk                      ;
;  rightSeg[8]  ; clk                      ; 8.140 ; 8.052 ; Rise       ; clk                      ;
;  rightSeg[9]  ; clk                      ; 8.145 ; 8.060 ; Rise       ; clk                      ;
;  rightSeg[10] ; clk                      ; 8.085 ; 8.008 ; Rise       ; clk                      ;
;  rightSeg[11] ; clk                      ; 8.140 ; 8.051 ; Rise       ; clk                      ;
;  rightSeg[12] ; clk                      ; 8.039 ; 8.132 ; Rise       ; clk                      ;
;  rightSeg[13] ; clk                      ; 8.034 ; 7.943 ; Rise       ; clk                      ;
;  rightSeg[14] ; clk                      ; 7.881 ; 7.800 ; Rise       ; clk                      ;
; led[*]        ; controller:inst3|rstball ; 4.708 ; 4.672 ; Rise       ; controller:inst3|rstball ;
;  led[0]       ; controller:inst3|rstball ; 4.708 ; 4.672 ; Rise       ; controller:inst3|rstball ;
;  led[9]       ; controller:inst3|rstball ; 5.226 ; 5.185 ; Rise       ; controller:inst3|rstball ;
; led[*]        ; controller:inst3|rstball ; 4.713 ; 4.667 ; Fall       ; controller:inst3|rstball ;
;  led[0]       ; controller:inst3|rstball ; 4.713 ; 4.667 ; Fall       ; controller:inst3|rstball ;
;  led[9]       ; controller:inst3|rstball ; 5.233 ; 5.180 ; Fall       ; controller:inst3|rstball ;
; led[*]        ; my_pll:inst4|clk_out     ; 6.183 ; 6.160 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[0]       ; my_pll:inst4|clk_out     ; 6.709 ; 6.648 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[1]       ; my_pll:inst4|clk_out     ; 6.183 ; 6.160 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[2]       ; my_pll:inst4|clk_out     ; 7.383 ; 7.495 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[3]       ; my_pll:inst4|clk_out     ; 6.302 ; 6.260 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[4]       ; my_pll:inst4|clk_out     ; 6.369 ; 6.352 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[5]       ; my_pll:inst4|clk_out     ; 6.421 ; 6.429 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[6]       ; my_pll:inst4|clk_out     ; 6.608 ; 6.581 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[7]       ; my_pll:inst4|clk_out     ; 6.464 ; 6.457 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[8]       ; my_pll:inst4|clk_out     ; 6.187 ; 6.193 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[9]       ; my_pll:inst4|clk_out     ; 7.029 ; 6.958 ; Rise       ; my_pll:inst4|clk_out     ;
+---------------+--------------------------+-------+-------+------------+--------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk                      ; -1.605 ; -160.271      ;
; controller:inst3|rstball ; -1.206 ; -1.425        ;
; my_pll:inst4|clk_out     ; -0.083 ; -0.182        ;
+--------------------------+--------+---------------+


+---------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                 ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; my_pll:inst4|clk_out     ; -0.964 ; -3.630        ;
; controller:inst3|rstball ; -0.333 ; -0.333        ;
; clk                      ; -0.046 ; -0.132        ;
+--------------------------+--------+---------------+


+----------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary        ;
+----------------------+-------+---------------+
; Clock                ; Slack ; End Point TNS ;
+----------------------+-------+---------------+
; my_pll:inst4|clk_out ; 0.450 ; 0.000         ;
+----------------------+-------+---------------+


+-----------------------------------------------+
; Fast 1200mV 0C Model Removal Summary          ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; my_pll:inst4|clk_out ; -0.292 ; -3.796        ;
+----------------------+--------+---------------+


+---------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk                      ; -3.000 ; -169.777      ;
; my_pll:inst4|clk_out     ; -1.000 ; -14.000       ;
; controller:inst3|rstball ; 0.397  ; 0.000         ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                          ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -1.605 ; my_pll:inst4|counter[3]      ; my_pll:inst4|counter[15]     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.556      ;
; -1.598 ; my_pll:inst4|counter[3]      ; my_pll:inst4|counter[10]     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.549      ;
; -1.597 ; my_pll:inst4|counter[3]      ; my_pll:inst4|counter[12]     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.548      ;
; -1.596 ; my_pll:inst4|counter[3]      ; my_pll:inst4|counter[22]     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.547      ;
; -1.593 ; my_pll:inst4|counter[3]      ; my_pll:inst4|counter[16]     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.544      ;
; -1.592 ; my_pll:inst4|counter[3]      ; my_pll:inst4|counter[21]     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.543      ;
; -1.590 ; my_pll:inst4|counter[3]      ; my_pll:inst4|counter[6]      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.541      ;
; -1.590 ; my_pll:inst4|counter[3]      ; my_pll:inst4|counter[20]     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.541      ;
; -1.589 ; my_pll:inst4|counter[3]      ; my_pll:inst4|counter[13]     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.540      ;
; -1.587 ; my_pll:inst4|counter[3]      ; my_pll:inst4|counter[14]     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.538      ;
; -1.580 ; my_pll:inst4|counter[3]      ; my_pll:inst4|counter[8]      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.531      ;
; -1.579 ; my_pll:inst4|counter[3]      ; my_pll:inst4|counter[5]      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.530      ;
; -1.577 ; my_pll:inst4|counter[3]      ; my_pll:inst4|counter[17]     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.528      ;
; -1.576 ; my_pll:inst4|counter[3]      ; my_pll:inst4|counter[9]      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.527      ;
; -1.576 ; my_pll:inst4|counter[3]      ; my_pll:inst4|counter[23]     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.527      ;
; -1.480 ; my_pll:inst4|counter[1]      ; my_pll:inst4|counter[15]     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.431      ;
; -1.476 ; my_pll:inst4|counter[15]     ; my_pll:inst4|counter[15]     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.428      ;
; -1.473 ; my_pll:inst4|counter[1]      ; my_pll:inst4|counter[10]     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.424      ;
; -1.472 ; my_pll:inst4|counter[1]      ; my_pll:inst4|counter[12]     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.423      ;
; -1.471 ; my_pll:inst4|counter[1]      ; my_pll:inst4|counter[22]     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.422      ;
; -1.469 ; my_pll:inst4|counter[15]     ; my_pll:inst4|counter[10]     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.421      ;
; -1.468 ; my_pll:inst4|counter[15]     ; my_pll:inst4|counter[12]     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.420      ;
; -1.468 ; my_pll:inst4|counter[1]      ; my_pll:inst4|counter[16]     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.419      ;
; -1.467 ; my_pll:inst4|counter[15]     ; my_pll:inst4|counter[22]     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.419      ;
; -1.467 ; my_pll:inst4|counter[1]      ; my_pll:inst4|counter[21]     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.418      ;
; -1.465 ; my_pll:inst4|counter[1]      ; my_pll:inst4|counter[6]      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.416      ;
; -1.465 ; my_pll:inst4|counter[1]      ; my_pll:inst4|counter[20]     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.416      ;
; -1.464 ; my_pll:inst4|counter[15]     ; my_pll:inst4|counter[16]     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.416      ;
; -1.464 ; my_pll:inst4|counter[1]      ; my_pll:inst4|counter[13]     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.415      ;
; -1.463 ; my_pll:inst4|counter[15]     ; my_pll:inst4|counter[21]     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.415      ;
; -1.462 ; my_pll:inst4|counter[1]      ; my_pll:inst4|counter[14]     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.413      ;
; -1.461 ; my_pll:inst4|counter[15]     ; my_pll:inst4|counter[6]      ; clk          ; clk         ; 1.000        ; -0.035     ; 2.413      ;
; -1.461 ; my_pll:inst4|counter[15]     ; my_pll:inst4|counter[20]     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.413      ;
; -1.460 ; my_pll:inst4|counter[15]     ; my_pll:inst4|counter[13]     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.412      ;
; -1.458 ; my_pll:inst4|counter[15]     ; my_pll:inst4|counter[14]     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.410      ;
; -1.455 ; my_pll:inst4|counter[1]      ; my_pll:inst4|counter[8]      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.406      ;
; -1.454 ; my_pll:inst4|counter[1]      ; my_pll:inst4|counter[5]      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.405      ;
; -1.452 ; my_pll:inst4|counter[1]      ; my_pll:inst4|counter[17]     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.403      ;
; -1.451 ; my_pll:inst4|counter[15]     ; my_pll:inst4|counter[8]      ; clk          ; clk         ; 1.000        ; -0.035     ; 2.403      ;
; -1.451 ; my_pll:inst4|counter[1]      ; my_pll:inst4|counter[9]      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.402      ;
; -1.451 ; my_pll:inst4|counter[1]      ; my_pll:inst4|counter[23]     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.402      ;
; -1.450 ; my_pll:inst4|counter[15]     ; my_pll:inst4|counter[5]      ; clk          ; clk         ; 1.000        ; -0.035     ; 2.402      ;
; -1.448 ; my_pll:inst4|counter[15]     ; my_pll:inst4|counter[17]     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.400      ;
; -1.447 ; my_pll:inst4|counter[1]      ; my_pll:inst4|counter[31]     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.398      ;
; -1.447 ; my_pll:inst4|counter[15]     ; my_pll:inst4|counter[9]      ; clk          ; clk         ; 1.000        ; -0.035     ; 2.399      ;
; -1.447 ; my_pll:inst4|counter[15]     ; my_pll:inst4|counter[23]     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.399      ;
; -1.417 ; my_pll:inst4|counter[2]      ; my_pll:inst4|counter[15]     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.368      ;
; -1.415 ; controller:inst3|p2_score[0] ; controller:inst3|p2_score[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.367      ;
; -1.413 ; my_pll:inst4|counter[0]      ; my_pll:inst4|counter[31]     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.364      ;
; -1.410 ; my_pll:inst4|counter[2]      ; my_pll:inst4|counter[10]     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.361      ;
; -1.409 ; my_pll:inst4|counter[2]      ; my_pll:inst4|counter[12]     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.360      ;
; -1.408 ; my_pll:inst4|counter[2]      ; my_pll:inst4|counter[22]     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.359      ;
; -1.405 ; my_pll:inst4|counter[2]      ; my_pll:inst4|counter[16]     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.356      ;
; -1.404 ; my_pll:inst4|counter[2]      ; my_pll:inst4|counter[21]     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.355      ;
; -1.402 ; my_pll:inst4|counter[2]      ; my_pll:inst4|counter[6]      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.353      ;
; -1.402 ; my_pll:inst4|counter[2]      ; my_pll:inst4|counter[20]     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.353      ;
; -1.401 ; my_pll:inst4|counter[2]      ; my_pll:inst4|counter[13]     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.352      ;
; -1.401 ; my_pll:inst4|counter[3]      ; my_pll:inst4|counter[31]     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.352      ;
; -1.400 ; my_pll:inst4|counter[13]     ; my_pll:inst4|counter[15]     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.352      ;
; -1.399 ; my_pll:inst4|counter[2]      ; my_pll:inst4|counter[14]     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.350      ;
; -1.397 ; my_pll:inst4|counter[6]      ; my_pll:inst4|counter[15]     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.349      ;
; -1.393 ; my_pll:inst4|counter[13]     ; my_pll:inst4|counter[10]     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.345      ;
; -1.392 ; my_pll:inst4|counter[2]      ; my_pll:inst4|counter[8]      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.343      ;
; -1.392 ; my_pll:inst4|counter[13]     ; my_pll:inst4|counter[12]     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.344      ;
; -1.391 ; my_pll:inst4|counter[2]      ; my_pll:inst4|counter[5]      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.342      ;
; -1.391 ; my_pll:inst4|counter[13]     ; my_pll:inst4|counter[22]     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.343      ;
; -1.390 ; my_pll:inst4|counter[6]      ; my_pll:inst4|counter[10]     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.342      ;
; -1.389 ; my_pll:inst4|counter[6]      ; my_pll:inst4|counter[12]     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.341      ;
; -1.389 ; my_pll:inst4|counter[2]      ; my_pll:inst4|counter[17]     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.340      ;
; -1.388 ; my_pll:inst4|counter[6]      ; my_pll:inst4|counter[22]     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.340      ;
; -1.388 ; my_pll:inst4|counter[2]      ; my_pll:inst4|counter[9]      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.339      ;
; -1.388 ; my_pll:inst4|counter[2]      ; my_pll:inst4|counter[23]     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.339      ;
; -1.388 ; my_pll:inst4|counter[14]     ; my_pll:inst4|counter[15]     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.340      ;
; -1.388 ; my_pll:inst4|counter[13]     ; my_pll:inst4|counter[16]     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.340      ;
; -1.387 ; my_pll:inst4|counter[13]     ; my_pll:inst4|counter[21]     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.339      ;
; -1.385 ; my_pll:inst4|counter[6]      ; my_pll:inst4|counter[16]     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.337      ;
; -1.385 ; my_pll:inst4|counter[13]     ; my_pll:inst4|counter[6]      ; clk          ; clk         ; 1.000        ; -0.035     ; 2.337      ;
; -1.385 ; my_pll:inst4|counter[13]     ; my_pll:inst4|counter[20]     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.337      ;
; -1.384 ; my_pll:inst4|counter[6]      ; my_pll:inst4|counter[21]     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.336      ;
; -1.384 ; my_pll:inst4|counter[13]     ; my_pll:inst4|counter[13]     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.336      ;
; -1.383 ; my_pll:inst4|counter[20]     ; my_pll:inst4|counter[15]     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.335      ;
; -1.382 ; my_pll:inst4|counter[6]      ; my_pll:inst4|counter[6]      ; clk          ; clk         ; 1.000        ; -0.035     ; 2.334      ;
; -1.382 ; my_pll:inst4|counter[6]      ; my_pll:inst4|counter[20]     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.334      ;
; -1.382 ; my_pll:inst4|counter[13]     ; my_pll:inst4|counter[14]     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.334      ;
; -1.381 ; my_pll:inst4|counter[6]      ; my_pll:inst4|counter[13]     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.333      ;
; -1.381 ; my_pll:inst4|counter[14]     ; my_pll:inst4|counter[10]     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.333      ;
; -1.380 ; my_pll:inst4|counter[14]     ; my_pll:inst4|counter[12]     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.332      ;
; -1.379 ; my_pll:inst4|counter[6]      ; my_pll:inst4|counter[14]     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.331      ;
; -1.379 ; my_pll:inst4|counter[14]     ; my_pll:inst4|counter[22]     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.331      ;
; -1.378 ; controller:inst3|p2_score[0] ; controller:inst3|p2_score[4] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.331      ;
; -1.376 ; my_pll:inst4|counter[20]     ; my_pll:inst4|counter[10]     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.328      ;
; -1.376 ; my_pll:inst4|counter[14]     ; my_pll:inst4|counter[16]     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.328      ;
; -1.375 ; my_pll:inst4|counter[20]     ; my_pll:inst4|counter[12]     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.327      ;
; -1.375 ; my_pll:inst4|counter[14]     ; my_pll:inst4|counter[21]     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.327      ;
; -1.375 ; my_pll:inst4|counter[13]     ; my_pll:inst4|counter[8]      ; clk          ; clk         ; 1.000        ; -0.035     ; 2.327      ;
; -1.374 ; my_pll:inst4|counter[20]     ; my_pll:inst4|counter[22]     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.326      ;
; -1.374 ; my_pll:inst4|counter[13]     ; my_pll:inst4|counter[5]      ; clk          ; clk         ; 1.000        ; -0.035     ; 2.326      ;
; -1.373 ; my_pll:inst4|counter[14]     ; my_pll:inst4|counter[6]      ; clk          ; clk         ; 1.000        ; -0.035     ; 2.325      ;
; -1.373 ; my_pll:inst4|counter[14]     ; my_pll:inst4|counter[20]     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.325      ;
; -1.372 ; my_pll:inst4|counter[6]      ; my_pll:inst4|counter[8]      ; clk          ; clk         ; 1.000        ; -0.035     ; 2.324      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'controller:inst3|rstball'                                                                                                                  ;
+--------+----------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                      ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -1.206 ; ball:inst5|position[0]~_emulated ; ball:inst5|position[0]~latch ; my_pll:inst4|clk_out     ; controller:inst3|rstball ; 0.500        ; -0.157     ; 1.040      ;
; -0.519 ; ball:inst5|position[0]~latch     ; ball:inst5|position[0]~latch ; controller:inst3|rstball ; controller:inst3|rstball ; 1.000        ; -0.027     ; 0.983      ;
; -0.407 ; controller:inst3|ball            ; ball:inst5|position[0]~latch ; clk                      ; controller:inst3|rstball ; 0.500        ; 0.135      ; 0.523      ;
; -0.219 ; controller:inst3|ball            ; ball:inst5|position[9]~latch ; clk                      ; controller:inst3|rstball ; 0.500        ; 0.136      ; 0.337      ;
; 0.191  ; controller:inst3|rstball         ; ball:inst5|position[0]~latch ; controller:inst3|rstball ; controller:inst3|rstball ; 0.500        ; 1.535      ; 1.440      ;
; 0.600  ; controller:inst3|rstball         ; ball:inst5|position[0]~latch ; controller:inst3|rstball ; controller:inst3|rstball ; 1.000        ; 1.535      ; 1.531      ;
+--------+----------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'my_pll:inst4|clk_out'                                                                                                                      ;
+--------+----------------------------------+----------------------------------+--------------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock             ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------------------+----------------------+--------------+------------+------------+
; -0.083 ; ball:inst5|position[0]~latch     ; ball:inst5|out[0]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 0.016      ; 0.586      ;
; -0.079 ; ball:inst5|position[0]~latch     ; ball:inst5|position[1]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 0.016      ; 0.582      ;
; -0.013 ; ball:inst5|position[9]~latch     ; ball:inst5|position[8]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 0.016      ; 0.516      ;
; -0.007 ; ball:inst5|position[9]~latch     ; ball:inst5|out[1]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 0.016      ; 0.510      ;
; 0.117  ; ball:inst5|position[9]~latch     ; ball:inst5|position[9]~_emulated ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 0.016      ; 0.386      ;
; 0.119  ; controller:inst3|rstball         ; ball:inst5|win                   ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 1.615      ; 2.088      ;
; 0.141  ; controller:inst3|ball            ; ball:inst5|out[0]                ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.215      ; 1.051      ;
; 0.145  ; controller:inst3|ball            ; ball:inst5|position[1]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.215      ; 1.047      ;
; 0.165  ; controller:inst3|ball            ; ball:inst5|position[8]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.215      ; 1.027      ;
; 0.171  ; controller:inst3|ball            ; ball:inst5|out[1]                ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.215      ; 1.021      ;
; 0.177  ; ball:inst5|out[1]                ; ball:inst5|win                   ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.036     ; 0.774      ;
; 0.192  ; ball:inst5|position[0]~latch     ; ball:inst5|position[0]~_emulated ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 0.016      ; 0.311      ;
; 0.218  ; ball:inst5|win                   ; ball:inst5|win                   ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.036     ; 0.733      ;
; 0.230  ; ball:inst5|position[9]~_emulated ; ball:inst5|position[8]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.035     ; 0.722      ;
; 0.236  ; ball:inst5|position[9]~_emulated ; ball:inst5|out[1]                ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.035     ; 0.716      ;
; 0.280  ; controller:inst3|halt            ; ball:inst5|out[0]                ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.215      ; 0.912      ;
; 0.282  ; controller:inst3|direction       ; ball:inst5|out[0]                ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.215      ; 0.910      ;
; 0.286  ; controller:inst3|direction       ; ball:inst5|out[1]                ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.215      ; 0.906      ;
; 0.292  ; controller:inst3|halt            ; ball:inst5|out[1]                ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.215      ; 0.900      ;
; 0.296  ; ball:inst5|position[7]           ; ball:inst5|position[8]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.035     ; 0.656      ;
; 0.304  ; ball:inst5|position[8]           ; ball:inst5|position[7]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.036     ; 0.647      ;
; 0.305  ; ball:inst5|position[1]           ; ball:inst5|position[2]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.036     ; 0.646      ;
; 0.309  ; ball:inst5|position[0]~_emulated ; ball:inst5|out[0]                ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.035     ; 0.643      ;
; 0.313  ; ball:inst5|position[0]~_emulated ; ball:inst5|position[1]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.035     ; 0.639      ;
; 0.323  ; ball:inst5|position[8]           ; ball:inst5|position[9]~_emulated ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.035     ; 0.629      ;
; 0.339  ; controller:inst3|halt            ; ball:inst5|position[5]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.214      ; 0.852      ;
; 0.339  ; controller:inst3|halt            ; ball:inst5|position[6]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.214      ; 0.852      ;
; 0.339  ; controller:inst3|halt            ; ball:inst5|position[2]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.214      ; 0.852      ;
; 0.339  ; controller:inst3|halt            ; ball:inst5|position[3]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.214      ; 0.852      ;
; 0.339  ; controller:inst3|halt            ; ball:inst5|position[4]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.214      ; 0.852      ;
; 0.346  ; ball:inst5|out[0]                ; ball:inst5|win                   ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.036     ; 0.605      ;
; 0.359  ; ball:inst5|position[2]           ; ball:inst5|position[1]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.035     ; 0.593      ;
; 0.387  ; ball:inst5|position[1]           ; ball:inst5|position[0]~_emulated ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.035     ; 0.565      ;
; 0.390  ; controller:inst3|direction       ; ball:inst5|position[1]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.215      ; 0.802      ;
; 0.392  ; ball:inst5|position[5]           ; ball:inst5|position[6]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.036     ; 0.559      ;
; 0.397  ; ball:inst5|position[4]           ; ball:inst5|position[3]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.036     ; 0.554      ;
; 0.399  ; ball:inst5|position[5]           ; ball:inst5|position[4]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.036     ; 0.552      ;
; 0.401  ; controller:inst3|direction       ; ball:inst5|position[7]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.214      ; 0.790      ;
; 0.402  ; ball:inst5|position[3]           ; ball:inst5|position[2]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.036     ; 0.549      ;
; 0.404  ; ball:inst5|out[1]                ; ball:inst5|outside               ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.036     ; 0.547      ;
; 0.413  ; ball:inst5|position[6]           ; ball:inst5|position[5]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.036     ; 0.538      ;
; 0.455  ; ball:inst5|position[7]           ; ball:inst5|position[6]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.036     ; 0.496      ;
; 0.462  ; controller:inst3|direction       ; ball:inst5|position[4]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.214      ; 0.729      ;
; 0.464  ; controller:inst3|direction       ; ball:inst5|position[2]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.214      ; 0.727      ;
; 0.465  ; controller:inst3|direction       ; ball:inst5|position[5]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.214      ; 0.726      ;
; 0.465  ; controller:inst3|direction       ; ball:inst5|position[3]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.214      ; 0.726      ;
; 0.466  ; controller:inst3|direction       ; ball:inst5|position[6]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.214      ; 0.725      ;
; 0.473  ; ball:inst5|position[6]           ; ball:inst5|position[7]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.036     ; 0.478      ;
; 0.483  ; ball:inst5|position[3]           ; ball:inst5|position[4]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.036     ; 0.468      ;
; 0.503  ; controller:inst3|halt            ; ball:inst5|position[7]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.214      ; 0.688      ;
; 0.511  ; controller:inst3|direction       ; ball:inst5|position[8]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.215      ; 0.681      ;
; 0.550  ; ball:inst5|position[2]           ; ball:inst5|position[3]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.036     ; 0.401      ;
; 0.551  ; controller:inst3|direction       ; ball:inst5|position[9]~_emulated ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.215      ; 0.641      ;
; 0.551  ; ball:inst5|position[4]           ; ball:inst5|position[5]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.036     ; 0.400      ;
; 0.556  ; controller:inst3|halt            ; ball:inst5|position[9]~_emulated ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.215      ; 0.636      ;
; 0.556  ; controller:inst3|halt            ; ball:inst5|position[0]~_emulated ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.215      ; 0.636      ;
; 0.556  ; controller:inst3|halt            ; ball:inst5|position[8]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.215      ; 0.636      ;
; 0.556  ; controller:inst3|halt            ; ball:inst5|position[1]           ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.215      ; 0.636      ;
; 0.573  ; ball:inst5|out[0]                ; ball:inst5|outside               ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.036     ; 0.378      ;
; 0.601  ; ball:inst5|out[1]                ; ball:inst5|out[1]                ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.036     ; 0.350      ;
; 0.601  ; ball:inst5|out[0]                ; ball:inst5|out[0]                ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.036     ; 0.350      ;
; 0.601  ; ball:inst5|outside               ; ball:inst5|outside               ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 1.000        ; -0.036     ; 0.350      ;
; 0.640  ; controller:inst3|direction       ; ball:inst5|position[0]~_emulated ; clk                      ; my_pll:inst4|clk_out ; 1.000        ; 0.215      ; 0.552      ;
; 0.844  ; controller:inst3|rstball         ; ball:inst5|position[8]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 1.615      ; 1.363      ;
; 0.849  ; controller:inst3|rstball         ; ball:inst5|win                   ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 1.615      ; 1.858      ;
; 0.850  ; controller:inst3|rstball         ; ball:inst5|out[1]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 1.615      ; 1.357      ;
; 1.073  ; controller:inst3|rstball         ; ball:inst5|out[0]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 1.615      ; 1.134      ;
; 1.077  ; controller:inst3|rstball         ; ball:inst5|position[1]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 1.615      ; 1.130      ;
; 1.462  ; controller:inst3|rstball         ; ball:inst5|position[8]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 1.615      ; 1.245      ;
; 1.468  ; controller:inst3|rstball         ; ball:inst5|out[1]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 1.615      ; 1.239      ;
; 1.664  ; controller:inst3|rstball         ; ball:inst5|out[0]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 1.615      ; 1.043      ;
; 1.668  ; controller:inst3|rstball         ; ball:inst5|position[1]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 1.615      ; 1.039      ;
+--------+----------------------------------+----------------------------------+--------------------------+----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'my_pll:inst4|clk_out'                                                                                                                       ;
+--------+----------------------------------+----------------------------------+--------------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock             ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------------------+----------------------+--------------+------------+------------+
; -0.964 ; controller:inst3|rstball         ; ball:inst5|position[1]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 1.692      ; 0.937      ;
; -0.958 ; controller:inst3|rstball         ; ball:inst5|out[0]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 1.693      ; 0.944      ;
; -0.764 ; controller:inst3|rstball         ; ball:inst5|out[1]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 1.693      ; 1.138      ;
; -0.759 ; controller:inst3|rstball         ; ball:inst5|position[8]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 1.692      ; 1.142      ;
; -0.389 ; controller:inst3|rstball         ; ball:inst5|position[1]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 1.692      ; 1.012      ;
; -0.383 ; controller:inst3|rstball         ; ball:inst5|out[0]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 1.693      ; 1.019      ;
; -0.178 ; controller:inst3|rstball         ; ball:inst5|win                   ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 1.693      ; 1.724      ;
; -0.161 ; controller:inst3|rstball         ; ball:inst5|out[1]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 1.693      ; 1.241      ;
; -0.156 ; controller:inst3|rstball         ; ball:inst5|position[8]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 1.692      ; 1.245      ;
; -0.007 ; controller:inst3|direction       ; ball:inst5|position[0]~_emulated ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.341      ; 0.448      ;
; 0.085  ; controller:inst3|direction       ; ball:inst5|position[9]~_emulated ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.341      ; 0.540      ;
; 0.123  ; controller:inst3|direction       ; ball:inst5|position[8]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.341      ; 0.578      ;
; 0.158  ; controller:inst3|direction       ; ball:inst5|position[6]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.341      ; 0.613      ;
; 0.159  ; controller:inst3|direction       ; ball:inst5|position[3]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.341      ; 0.614      ;
; 0.160  ; controller:inst3|direction       ; ball:inst5|position[5]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.341      ; 0.615      ;
; 0.160  ; controller:inst3|direction       ; ball:inst5|position[2]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.341      ; 0.615      ;
; 0.161  ; controller:inst3|direction       ; ball:inst5|position[4]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.341      ; 0.616      ;
; 0.184  ; controller:inst3|halt            ; ball:inst5|position[9]~_emulated ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.341      ; 0.639      ;
; 0.184  ; controller:inst3|halt            ; ball:inst5|position[0]~_emulated ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.341      ; 0.639      ;
; 0.184  ; controller:inst3|halt            ; ball:inst5|position[8]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.341      ; 0.639      ;
; 0.184  ; controller:inst3|halt            ; ball:inst5|position[1]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.341      ; 0.639      ;
; 0.187  ; controller:inst3|direction       ; ball:inst5|position[7]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.341      ; 0.642      ;
; 0.187  ; ball:inst5|outside               ; ball:inst5|outside               ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; ball:inst5|out[1]                ; ball:inst5|out[1]                ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; ball:inst5|out[0]                ; ball:inst5|out[0]                ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.192  ; controller:inst3|direction       ; ball:inst5|position[1]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.341      ; 0.647      ;
; 0.198  ; ball:inst5|out[0]                ; ball:inst5|outside               ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.036      ; 0.318      ;
; 0.214  ; ball:inst5|position[4]           ; ball:inst5|position[5]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.036      ; 0.334      ;
; 0.221  ; ball:inst5|position[2]           ; ball:inst5|position[3]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.036      ; 0.341      ;
; 0.240  ; controller:inst3|halt            ; ball:inst5|position[7]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.341      ; 0.695      ;
; 0.276  ; ball:inst5|position[3]           ; ball:inst5|position[4]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.036      ; 0.396      ;
; 0.284  ; ball:inst5|position[6]           ; ball:inst5|position[7]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.036      ; 0.404      ;
; 0.289  ; controller:inst3|direction       ; ball:inst5|out[0]                ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.342      ; 0.745      ;
; 0.297  ; controller:inst3|halt            ; ball:inst5|out[0]                ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.342      ; 0.753      ;
; 0.299  ; ball:inst5|position[7]           ; ball:inst5|position[6]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.036      ; 0.419      ;
; 0.305  ; controller:inst3|halt            ; ball:inst5|out[1]                ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.342      ; 0.761      ;
; 0.307  ; ball:inst5|position[6]           ; ball:inst5|position[5]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.036      ; 0.427      ;
; 0.310  ; ball:inst5|position[5]           ; ball:inst5|position[6]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.036      ; 0.430      ;
; 0.311  ; controller:inst3|direction       ; ball:inst5|out[1]                ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.342      ; 0.767      ;
; 0.311  ; ball:inst5|position[3]           ; ball:inst5|position[2]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.036      ; 0.431      ;
; 0.312  ; ball:inst5|position[5]           ; ball:inst5|position[4]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.036      ; 0.432      ;
; 0.317  ; ball:inst5|position[4]           ; ball:inst5|position[3]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.036      ; 0.437      ;
; 0.326  ; ball:inst5|out[1]                ; ball:inst5|outside               ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.036      ; 0.446      ;
; 0.340  ; ball:inst5|position[1]           ; ball:inst5|position[0]~_emulated ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.035      ; 0.459      ;
; 0.381  ; controller:inst3|halt            ; ball:inst5|position[5]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.341      ; 0.836      ;
; 0.381  ; controller:inst3|halt            ; ball:inst5|position[6]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.341      ; 0.836      ;
; 0.381  ; controller:inst3|halt            ; ball:inst5|position[2]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.341      ; 0.836      ;
; 0.381  ; controller:inst3|halt            ; ball:inst5|position[3]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.341      ; 0.836      ;
; 0.381  ; controller:inst3|halt            ; ball:inst5|position[4]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.341      ; 0.836      ;
; 0.386  ; ball:inst5|position[8]           ; ball:inst5|position[7]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.035      ; 0.505      ;
; 0.391  ; controller:inst3|ball            ; ball:inst5|out[1]                ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.342      ; 0.847      ;
; 0.392  ; ball:inst5|position[2]           ; ball:inst5|position[1]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.036      ; 0.512      ;
; 0.396  ; controller:inst3|ball            ; ball:inst5|position[8]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.341      ; 0.851      ;
; 0.400  ; ball:inst5|position[8]           ; ball:inst5|position[9]~_emulated ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.035      ; 0.519      ;
; 0.400  ; ball:inst5|position[7]           ; ball:inst5|position[8]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.036      ; 0.520      ;
; 0.429  ; ball:inst5|position[0]~_emulated ; ball:inst5|position[1]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.035      ; 0.548      ;
; 0.430  ; ball:inst5|position[1]           ; ball:inst5|position[2]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.035      ; 0.549      ;
; 0.435  ; ball:inst5|position[0]~_emulated ; ball:inst5|out[0]                ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.036      ; 0.555      ;
; 0.443  ; ball:inst5|out[0]                ; ball:inst5|win                   ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.036      ; 0.563      ;
; 0.481  ; controller:inst3|ball            ; ball:inst5|position[1]           ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.341      ; 0.936      ;
; 0.487  ; controller:inst3|ball            ; ball:inst5|out[0]                ; clk                      ; my_pll:inst4|clk_out ; 0.000        ; 0.342      ; 0.943      ;
; 0.498  ; ball:inst5|position[9]~_emulated ; ball:inst5|out[1]                ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.036      ; 0.618      ;
; 0.501  ; ball:inst5|position[0]~latch     ; ball:inst5|position[0]~_emulated ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 0.157      ; 0.262      ;
; 0.503  ; ball:inst5|position[9]~_emulated ; ball:inst5|position[8]           ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.035      ; 0.622      ;
; 0.517  ; ball:inst5|win                   ; ball:inst5|win                   ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.036      ; 0.637      ;
; 0.562  ; ball:inst5|out[1]                ; ball:inst5|win                   ; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out ; 0.000        ; 0.036      ; 0.682      ;
; 0.564  ; ball:inst5|position[9]~latch     ; ball:inst5|position[9]~_emulated ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 0.156      ; 0.324      ;
; 0.565  ; controller:inst3|rstball         ; ball:inst5|win                   ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 1.693      ; 1.967      ;
; 0.684  ; ball:inst5|position[9]~latch     ; ball:inst5|out[1]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 0.157      ; 0.445      ;
; 0.689  ; ball:inst5|position[9]~latch     ; ball:inst5|position[8]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 0.156      ; 0.449      ;
; 0.733  ; ball:inst5|position[0]~latch     ; ball:inst5|position[1]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 0.157      ; 0.494      ;
; 0.739  ; ball:inst5|position[0]~latch     ; ball:inst5|out[0]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 0.158      ; 0.501      ;
+--------+----------------------------------+----------------------------------+--------------------------+----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'controller:inst3|rstball'                                                                                                                   ;
+--------+----------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                      ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.333 ; controller:inst3|rstball         ; ball:inst5|position[0]~latch ; controller:inst3|rstball ; controller:inst3|rstball ; 0.000        ; 1.599      ; 1.371      ;
; 0.072  ; controller:inst3|rstball         ; ball:inst5|position[0]~latch ; controller:inst3|rstball ; controller:inst3|rstball ; -0.500       ; 1.599      ; 1.296      ;
; 0.519  ; controller:inst3|ball            ; ball:inst5|position[9]~latch ; clk                      ; controller:inst3|rstball ; -0.500       ; 0.248      ; 0.297      ;
; 0.697  ; controller:inst3|ball            ; ball:inst5|position[0]~latch ; clk                      ; controller:inst3|rstball ; -0.500       ; 0.248      ; 0.475      ;
; 0.826  ; ball:inst5|position[0]~latch     ; ball:inst5|position[0]~latch ; controller:inst3|rstball ; controller:inst3|rstball ; 0.000        ; 0.027      ; 0.853      ;
; 1.403  ; ball:inst5|position[0]~_emulated ; ball:inst5|position[0]~latch ; my_pll:inst4|clk_out     ; controller:inst3|rstball ; -0.500       ; -0.016     ; 0.907      ;
+--------+----------------------------------+------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                   ;
+--------+------------------------------------+------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------------------+-------------+--------------+------------+------------+
; -0.046 ; controller:inst3|rstball           ; controller:inst3|halt              ; controller:inst3|rstball ; clk         ; 0.000        ; 1.400      ; 1.573      ;
; -0.046 ; controller:inst3|rstball           ; controller:inst3|sel               ; controller:inst3|rstball ; clk         ; 0.000        ; 1.400      ; 1.573      ;
; -0.040 ; controller:inst3|rstball           ; controller:inst3|direction         ; controller:inst3|rstball ; clk         ; 0.000        ; 1.400      ; 1.579      ;
; 0.188  ; controller:inst3|p2_score[5]       ; controller:inst3|p2_score[5]       ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; controller:inst3|p2_score[4]       ; controller:inst3|p2_score[4]       ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; controller:inst3|p2_score[0]       ; controller:inst3|p2_score[0]       ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; controller:inst3|p2_score[2]       ; controller:inst3|p2_score[2]       ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; controller:inst3|p2_score[3]       ; controller:inst3|p2_score[3]       ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; controller:inst3|p2_score[1]       ; controller:inst3|p2_score[1]       ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; controller:inst3|p2_deuce          ; controller:inst3|p2_deuce          ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; controller:inst3|p1_deuce          ; controller:inst3|p1_deuce          ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; controller:inst3|p1_score[4]       ; controller:inst3|p1_score[4]       ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; controller:inst3|p1_score[5]       ; controller:inst3|p1_score[5]       ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; button_debouncer:inst1|counter[0]  ; button_debouncer:inst1|counter[0]  ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; controller:inst3|p1_score[2]       ; controller:inst3|p1_score[2]       ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; controller:inst3|p1_score[1]       ; controller:inst3|p1_score[1]       ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; controller:inst3|p1_score[0]       ; controller:inst3|p1_score[0]       ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; controller:inst3|p1_score[3]       ; controller:inst3|p1_score[3]       ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; controller:inst3|ball              ; controller:inst3|ball              ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; controller:inst3|p2_rdy            ; controller:inst3|p2_rdy            ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; controller:inst3|sel               ; controller:inst3|sel               ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; controller:inst3|p1_rdy            ; controller:inst3|p1_rdy            ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.194  ; button_debouncer:inst|data_in_2    ; button_debouncer:inst|data_in_3    ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.313      ;
; 0.195  ; button_debouncer:inst|data_in_1    ; button_debouncer:inst|data_in_2    ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.195  ; button_debouncer:inst|data_in_0    ; button_debouncer:inst|data_in_1    ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.195  ; button_debouncer:inst2|data_in_1   ; button_debouncer:inst2|data_in_2   ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.196  ; button_debouncer:inst2|data_in_0   ; button_debouncer:inst2|data_in_1   ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.315      ;
; 0.196  ; button_debouncer:inst1|data_in_0   ; button_debouncer:inst1|data_in_1   ; clk                      ; clk         ; 0.000        ; 0.034      ; 0.314      ;
; 0.197  ; button_debouncer:inst2|data_in_2   ; button_debouncer:inst2|data_in_3   ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.316      ;
; 0.198  ; button_debouncer:inst1|data_in_1   ; button_debouncer:inst1|data_in_2   ; clk                      ; clk         ; 0.000        ; 0.034      ; 0.316      ;
; 0.267  ; button_debouncer:inst2|data_in_3   ; button_debouncer:inst2|data_out    ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.386      ;
; 0.269  ; button_debouncer:inst1|data_in_3   ; button_debouncer:inst1|data_out    ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.388      ;
; 0.295  ; button_debouncer:inst2|data_out    ; controller:inst3|p2_rdy            ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.414      ;
; 0.298  ; button_debouncer:inst1|counter[9]  ; button_debouncer:inst1|counter[9]  ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.417      ;
; 0.299  ; button_debouncer:inst1|counter[7]  ; button_debouncer:inst1|counter[7]  ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.299  ; button_debouncer:inst1|counter[5]  ; button_debouncer:inst1|counter[5]  ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.299  ; button_debouncer:inst1|counter[16] ; button_debouncer:inst1|counter[16] ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.305  ; button_debouncer:inst1|counter[10] ; button_debouncer:inst1|counter[10] ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.305  ; controller:inst3|p2_idle[6]        ; controller:inst3|p2_idle[6]        ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.305  ; controller:inst3|p1_idle[18]       ; controller:inst3|p1_idle[18]       ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; controller:inst3|p1_idle[16]       ; controller:inst3|p1_idle[16]       ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; controller:inst3|p1_idle[22]       ; controller:inst3|p1_idle[22]       ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; controller:inst3|p1_idle[29]       ; controller:inst3|p1_idle[29]       ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; controller:inst3|p1_idle[6]        ; controller:inst3|p1_idle[6]        ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.305  ; controller:inst3|p1_idle[31]       ; controller:inst3|p1_idle[31]       ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306  ; controller:inst3|p2_idle[31]       ; controller:inst3|p2_idle[31]       ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; controller:inst3|p2_idle[2]        ; controller:inst3|p2_idle[2]        ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; controller:inst3|p2_idle[1]        ; controller:inst3|p2_idle[1]        ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; controller:inst3|p2_idle[8]        ; controller:inst3|p2_idle[8]        ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; controller:inst3|p2_idle[5]        ; controller:inst3|p2_idle[5]        ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; controller:inst3|p2_idle[3]        ; controller:inst3|p2_idle[3]        ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; controller:inst3|p2_idle[14]       ; controller:inst3|p2_idle[14]       ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; controller:inst3|p2_idle[13]       ; controller:inst3|p2_idle[13]       ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; controller:inst3|p2_idle[15]       ; controller:inst3|p2_idle[15]       ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; controller:inst3|p2_idle[18]       ; controller:inst3|p2_idle[18]       ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; controller:inst3|p2_idle[16]       ; controller:inst3|p2_idle[16]       ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; controller:inst3|p2_idle[29]       ; controller:inst3|p2_idle[29]       ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; controller:inst3|p2_idle[22]       ; controller:inst3|p2_idle[22]       ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; controller:inst3|p1_idle[24]       ; controller:inst3|p1_idle[24]       ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; controller:inst3|p1_idle[15]       ; controller:inst3|p1_idle[15]       ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; controller:inst3|p1_idle[17]       ; controller:inst3|p1_idle[17]       ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; controller:inst3|p1_idle[21]       ; controller:inst3|p1_idle[21]       ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; controller:inst3|p1_idle[19]       ; controller:inst3|p1_idle[19]       ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; controller:inst3|p1_idle[20]       ; controller:inst3|p1_idle[20]       ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; controller:inst3|p1_idle[28]       ; controller:inst3|p1_idle[28]       ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; controller:inst3|p1_idle[27]       ; controller:inst3|p1_idle[27]       ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; controller:inst3|p1_idle[30]       ; controller:inst3|p1_idle[30]       ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; controller:inst3|p1_idle[5]        ; controller:inst3|p1_idle[5]        ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; controller:inst3|p1_idle[3]        ; controller:inst3|p1_idle[3]        ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; controller:inst3|p1_idle[13]       ; controller:inst3|p1_idle[13]       ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; controller:inst3|p1_idle[14]       ; controller:inst3|p1_idle[14]       ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; controller:inst3|p1_idle[8]        ; controller:inst3|p1_idle[8]        ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; controller:inst3|p1_idle[1]        ; controller:inst3|p1_idle[1]        ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; controller:inst3|p1_idle[2]        ; controller:inst3|p1_idle[2]        ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.307  ; button_debouncer:inst1|counter[15] ; button_debouncer:inst1|counter[15] ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; controller:inst3|p2_idle[10]       ; controller:inst3|p2_idle[10]       ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; controller:inst3|p2_idle[7]        ; controller:inst3|p2_idle[7]        ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; controller:inst3|p2_idle[4]        ; controller:inst3|p2_idle[4]        ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; controller:inst3|p2_idle[11]       ; controller:inst3|p2_idle[11]       ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; controller:inst3|p2_idle[12]       ; controller:inst3|p2_idle[12]       ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; controller:inst3|p2_idle[17]       ; controller:inst3|p2_idle[17]       ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; controller:inst3|p2_idle[24]       ; controller:inst3|p2_idle[24]       ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; controller:inst3|p2_idle[30]       ; controller:inst3|p2_idle[30]       ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; controller:inst3|p2_idle[28]       ; controller:inst3|p2_idle[28]       ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; controller:inst3|p2_idle[27]       ; controller:inst3|p2_idle[27]       ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; controller:inst3|p2_idle[19]       ; controller:inst3|p2_idle[19]       ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; controller:inst3|p2_idle[21]       ; controller:inst3|p2_idle[21]       ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; controller:inst3|p2_idle[20]       ; controller:inst3|p2_idle[20]       ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; controller:inst3|p1_idle[23]       ; controller:inst3|p1_idle[23]       ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; controller:inst3|p1_idle[26]       ; controller:inst3|p1_idle[26]       ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; controller:inst3|p1_idle[25]       ; controller:inst3|p1_idle[25]       ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; controller:inst3|p1_idle[4]        ; controller:inst3|p1_idle[4]        ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; controller:inst3|p1_idle[12]       ; controller:inst3|p1_idle[12]       ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; controller:inst3|p1_idle[11]       ; controller:inst3|p1_idle[11]       ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; controller:inst3|p1_idle[10]       ; controller:inst3|p1_idle[10]       ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; controller:inst3|p1_idle[7]        ; controller:inst3|p1_idle[7]        ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.308  ; controller:inst3|p2_idle[9]        ; controller:inst3|p2_idle[9]        ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; controller:inst3|p2_idle[23]       ; controller:inst3|p2_idle[23]       ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; controller:inst3|p2_idle[25]       ; controller:inst3|p2_idle[25]       ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; controller:inst3|p2_idle[26]       ; controller:inst3|p2_idle[26]       ; clk                      ; clk         ; 0.000        ; 0.035      ; 0.427      ;
+--------+------------------------------------+------------------------------------+--------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'my_pll:inst4|clk_out'                                                                                                          ;
+-------+--------------------------+----------------------------------+--------------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                          ; Launch Clock             ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+----------------------------------+--------------------------+----------------------+--------------+------------+------------+
; 0.450 ; controller:inst3|rstball ; ball:inst5|position[7]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 1.614      ; 1.756      ;
; 0.451 ; controller:inst3|rstball ; ball:inst5|outside               ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 1.615      ; 1.756      ;
; 0.451 ; controller:inst3|rstball ; ball:inst5|out[1]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 1.615      ; 1.756      ;
; 0.451 ; controller:inst3|rstball ; ball:inst5|out[0]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 1.615      ; 1.756      ;
; 0.451 ; controller:inst3|rstball ; ball:inst5|position[5]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 1.614      ; 1.755      ;
; 0.451 ; controller:inst3|rstball ; ball:inst5|position[6]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 1.614      ; 1.755      ;
; 0.451 ; controller:inst3|rstball ; ball:inst5|position[2]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 1.614      ; 1.755      ;
; 0.451 ; controller:inst3|rstball ; ball:inst5|position[3]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 1.614      ; 1.755      ;
; 0.451 ; controller:inst3|rstball ; ball:inst5|position[4]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 1.614      ; 1.755      ;
; 0.452 ; controller:inst3|rstball ; ball:inst5|position[9]~_emulated ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 1.615      ; 1.755      ;
; 0.452 ; controller:inst3|rstball ; ball:inst5|position[0]~_emulated ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 1.615      ; 1.755      ;
; 0.452 ; controller:inst3|rstball ; ball:inst5|position[8]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 1.615      ; 1.755      ;
; 0.452 ; controller:inst3|rstball ; ball:inst5|position[1]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.500        ; 1.615      ; 1.755      ;
; 1.030 ; controller:inst3|rstball ; ball:inst5|outside               ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 1.615      ; 1.677      ;
; 1.030 ; controller:inst3|rstball ; ball:inst5|out[1]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 1.615      ; 1.677      ;
; 1.030 ; controller:inst3|rstball ; ball:inst5|out[0]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 1.615      ; 1.677      ;
; 1.030 ; controller:inst3|rstball ; ball:inst5|position[7]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 1.614      ; 1.676      ;
; 1.030 ; controller:inst3|rstball ; ball:inst5|position[5]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 1.614      ; 1.676      ;
; 1.030 ; controller:inst3|rstball ; ball:inst5|position[6]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 1.614      ; 1.676      ;
; 1.030 ; controller:inst3|rstball ; ball:inst5|position[2]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 1.614      ; 1.676      ;
; 1.030 ; controller:inst3|rstball ; ball:inst5|position[3]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 1.614      ; 1.676      ;
; 1.030 ; controller:inst3|rstball ; ball:inst5|position[4]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 1.614      ; 1.676      ;
; 1.031 ; controller:inst3|rstball ; ball:inst5|position[9]~_emulated ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 1.615      ; 1.676      ;
; 1.031 ; controller:inst3|rstball ; ball:inst5|position[0]~_emulated ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 1.615      ; 1.676      ;
; 1.031 ; controller:inst3|rstball ; ball:inst5|position[8]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 1.615      ; 1.676      ;
; 1.031 ; controller:inst3|rstball ; ball:inst5|position[1]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 1.000        ; 1.615      ; 1.676      ;
+-------+--------------------------+----------------------------------+--------------------------+----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'my_pll:inst4|clk_out'                                                                                                            ;
+--------+--------------------------+----------------------------------+--------------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                          ; Launch Clock             ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+----------------------------------+--------------------------+----------------------+--------------+------------+------------+
; -0.292 ; controller:inst3|rstball ; ball:inst5|outside               ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 1.693      ; 1.610      ;
; -0.292 ; controller:inst3|rstball ; ball:inst5|out[1]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 1.693      ; 1.610      ;
; -0.292 ; controller:inst3|rstball ; ball:inst5|out[0]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 1.693      ; 1.610      ;
; -0.292 ; controller:inst3|rstball ; ball:inst5|position[9]~_emulated ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 1.692      ; 1.609      ;
; -0.292 ; controller:inst3|rstball ; ball:inst5|position[0]~_emulated ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 1.692      ; 1.609      ;
; -0.292 ; controller:inst3|rstball ; ball:inst5|position[8]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 1.692      ; 1.609      ;
; -0.292 ; controller:inst3|rstball ; ball:inst5|position[1]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 1.692      ; 1.609      ;
; -0.292 ; controller:inst3|rstball ; ball:inst5|position[7]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 1.692      ; 1.609      ;
; -0.292 ; controller:inst3|rstball ; ball:inst5|position[5]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 1.692      ; 1.609      ;
; -0.292 ; controller:inst3|rstball ; ball:inst5|position[6]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 1.692      ; 1.609      ;
; -0.292 ; controller:inst3|rstball ; ball:inst5|position[2]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 1.692      ; 1.609      ;
; -0.292 ; controller:inst3|rstball ; ball:inst5|position[3]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 1.692      ; 1.609      ;
; -0.292 ; controller:inst3|rstball ; ball:inst5|position[4]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; 0.000        ; 1.692      ; 1.609      ;
; 0.279  ; controller:inst3|rstball ; ball:inst5|outside               ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 1.693      ; 1.681      ;
; 0.279  ; controller:inst3|rstball ; ball:inst5|out[1]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 1.693      ; 1.681      ;
; 0.279  ; controller:inst3|rstball ; ball:inst5|out[0]                ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 1.693      ; 1.681      ;
; 0.279  ; controller:inst3|rstball ; ball:inst5|position[9]~_emulated ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 1.692      ; 1.680      ;
; 0.279  ; controller:inst3|rstball ; ball:inst5|position[0]~_emulated ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 1.692      ; 1.680      ;
; 0.279  ; controller:inst3|rstball ; ball:inst5|position[8]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 1.692      ; 1.680      ;
; 0.279  ; controller:inst3|rstball ; ball:inst5|position[1]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 1.692      ; 1.680      ;
; 0.279  ; controller:inst3|rstball ; ball:inst5|position[7]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 1.692      ; 1.680      ;
; 0.279  ; controller:inst3|rstball ; ball:inst5|position[5]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 1.692      ; 1.680      ;
; 0.279  ; controller:inst3|rstball ; ball:inst5|position[6]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 1.692      ; 1.680      ;
; 0.279  ; controller:inst3|rstball ; ball:inst5|position[2]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 1.692      ; 1.680      ;
; 0.279  ; controller:inst3|rstball ; ball:inst5|position[3]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 1.692      ; 1.680      ;
; 0.279  ; controller:inst3|rstball ; ball:inst5|position[4]           ; controller:inst3|rstball ; my_pll:inst4|clk_out ; -0.500       ; 1.692      ; 1.680      ;
+--------+--------------------------+----------------------------------+--------------------------+----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                               ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|data_in_0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|data_in_1   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|data_in_2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|data_in_3   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst1|data_out    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst2|data_in_0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst2|data_in_1   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst2|data_in_2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst2|data_in_3   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst2|data_out    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst|data_in_0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst|data_in_1    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst|data_in_2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst|data_in_3    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; button_debouncer:inst|data_out     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|ball              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|direction         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|halt              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_deuce          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[16]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[17]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[18]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[19]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[20]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[21]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[22]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[23]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[24]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[25]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[26]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[27]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[28]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[29]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[30]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[31]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_idle[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_power[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_power[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_rdy            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_score[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_score[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_score[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_score[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_score[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p1_score[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_deuce          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[16]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[17]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[18]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[19]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[20]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[21]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[22]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[23]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; controller:inst3|p2_idle[24]       ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'my_pll:inst4|clk_out'                                                                 ;
+--------+--------------+----------------+------------------+----------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------------------+------------+----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|out[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|out[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|outside               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[0]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[9]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|win                   ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[0]~_emulated ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[1]           ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[7]           ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[8]           ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[9]~_emulated ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|out[0]                ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|out[1]                ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|outside               ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[2]           ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[3]           ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[4]           ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[5]           ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[6]           ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|win                   ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst5|position[0]~_emulated|clk  ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst5|position[1]|clk            ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst5|position[7]|clk            ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst5|position[8]|clk            ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst5|position[9]~_emulated|clk  ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst5|out[0]|clk                 ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst5|out[1]|clk                 ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst5|outside|clk                ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst5|position[2]|clk            ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst5|position[3]|clk            ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst5|position[4]|clk            ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst5|position[5]|clk            ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst5|position[6]|clk            ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst5|win|clk                    ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[0]~_emulated ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[1]           ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[8]           ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[9]~_emulated ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|out[0]                ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|out[1]                ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|outside               ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[2]           ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[3]           ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[4]           ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[5]           ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[6]           ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|position[7]           ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; ball:inst5|win                   ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst4|clk_out~clkctrl|inclk[0]   ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst4|clk_out~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst4|clk_out|q                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; my_pll:inst4|clk_out ; Rise       ; inst4|clk_out|q                  ;
; 0.602  ; 0.602        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst4|clk_out~clkctrl|inclk[0]   ;
; 0.602  ; 0.602        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst4|clk_out~clkctrl|outclk     ;
; 0.609  ; 0.609        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst5|position[0]~_emulated|clk  ;
; 0.609  ; 0.609        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst5|position[1]|clk            ;
; 0.609  ; 0.609        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst5|position[8]|clk            ;
; 0.609  ; 0.609        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst5|position[9]~_emulated|clk  ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst5|out[0]|clk                 ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst5|out[1]|clk                 ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst5|outside|clk                ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst5|position[2]|clk            ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst5|position[3]|clk            ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst5|position[4]|clk            ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst5|position[5]|clk            ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst5|position[6]|clk            ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst5|position[7]|clk            ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; my_pll:inst4|clk_out ; Rise       ; inst5|win|clk                    ;
+--------+--------------+----------------+------------------+----------------------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'controller:inst3|rstball'                                                              ;
+-------+--------------+----------------+------------------+--------------------------+------------+--------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                         ;
+-------+--------------+----------------+------------------+--------------------------+------------+--------------------------------+
; 0.397 ; 0.397        ; 0.000          ; High Pulse Width ; controller:inst3|rstball ; Fall       ; ball:inst5|position[0]~latch   ;
; 0.398 ; 0.398        ; 0.000          ; High Pulse Width ; controller:inst3|rstball ; Fall       ; ball:inst5|position[9]~latch   ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; controller:inst3|rstball ; Rise       ; inst5|position[0]~latch|datac  ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; controller:inst3|rstball ; Rise       ; inst5|position[9]~latch|datac  ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; controller:inst3|rstball ; Rise       ; inst3|rstball~clkctrl|inclk[0] ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; controller:inst3|rstball ; Rise       ; inst3|rstball~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:inst3|rstball ; Rise       ; inst3|rstball|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:inst3|rstball ; Rise       ; inst3|rstball|q                ;
; 0.563 ; 0.563        ; 0.000          ; High Pulse Width ; controller:inst3|rstball ; Rise       ; inst3|rstball~clkctrl|inclk[0] ;
; 0.563 ; 0.563        ; 0.000          ; High Pulse Width ; controller:inst3|rstball ; Rise       ; inst3|rstball~clkctrl|outclk   ;
; 0.595 ; 0.595        ; 0.000          ; High Pulse Width ; controller:inst3|rstball ; Rise       ; inst5|position[0]~latch|datac  ;
; 0.595 ; 0.595        ; 0.000          ; High Pulse Width ; controller:inst3|rstball ; Rise       ; inst5|position[9]~latch|datac  ;
; 0.598 ; 0.598        ; 0.000          ; Low Pulse Width  ; controller:inst3|rstball ; Fall       ; ball:inst5|position[0]~latch   ;
; 0.598 ; 0.598        ; 0.000          ; Low Pulse Width  ; controller:inst3|rstball ; Fall       ; ball:inst5|position[9]~latch   ;
+-------+--------------+----------------+------------------+--------------------------+------------+--------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ctrl      ; clk        ; 1.072 ; 1.670 ; Rise       ; clk             ;
; p1btn     ; clk        ; 0.905 ; 1.477 ; Rise       ; clk             ;
; p2btn     ; clk        ; 1.036 ; 1.622 ; Rise       ; clk             ;
; sw[*]     ; clk        ; 2.828 ; 3.352 ; Rise       ; clk             ;
;  sw[0]    ; clk        ; 1.670 ; 2.344 ; Rise       ; clk             ;
;  sw[1]    ; clk        ; 1.960 ; 2.572 ; Rise       ; clk             ;
;  sw[2]    ; clk        ; 2.123 ; 2.786 ; Rise       ; clk             ;
;  sw[3]    ; clk        ; 2.011 ; 2.614 ; Rise       ; clk             ;
;  sw[4]    ; clk        ; 2.012 ; 2.729 ; Rise       ; clk             ;
;  sw[5]    ; clk        ; 2.283 ; 2.757 ; Rise       ; clk             ;
;  sw[6]    ; clk        ; 2.828 ; 3.352 ; Rise       ; clk             ;
;  sw[7]    ; clk        ; 2.523 ; 3.050 ; Rise       ; clk             ;
;  sw[8]    ; clk        ; 2.817 ; 3.344 ; Rise       ; clk             ;
;  sw[9]    ; clk        ; 2.166 ; 2.891 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ctrl      ; clk        ; -0.848 ; -1.445 ; Rise       ; clk             ;
; p1btn     ; clk        ; -0.689 ; -1.261 ; Rise       ; clk             ;
; p2btn     ; clk        ; -0.812 ; -1.399 ; Rise       ; clk             ;
; sw[*]     ; clk        ; -0.885 ; -1.481 ; Rise       ; clk             ;
;  sw[0]    ; clk        ; -0.974 ; -1.594 ; Rise       ; clk             ;
;  sw[1]    ; clk        ; -0.885 ; -1.481 ; Rise       ; clk             ;
;  sw[2]    ; clk        ; -1.138 ; -1.800 ; Rise       ; clk             ;
;  sw[3]    ; clk        ; -1.024 ; -1.641 ; Rise       ; clk             ;
;  sw[4]    ; clk        ; -1.030 ; -1.662 ; Rise       ; clk             ;
;  sw[5]    ; clk        ; -0.972 ; -1.573 ; Rise       ; clk             ;
;  sw[6]    ; clk        ; -1.016 ; -1.620 ; Rise       ; clk             ;
;  sw[7]    ; clk        ; -1.107 ; -1.708 ; Rise       ; clk             ;
;  sw[8]    ; clk        ; -1.136 ; -1.755 ; Rise       ; clk             ;
;  sw[9]    ; clk        ; -1.052 ; -1.672 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+---------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port     ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+---------------+--------------------------+-------+-------+------------+--------------------------+
; led[*]        ; clk                      ; 4.572 ; 4.758 ; Rise       ; clk                      ;
;  led[0]       ; clk                      ; 4.518 ; 4.630 ; Rise       ; clk                      ;
;  led[9]       ; clk                      ; 4.572 ; 4.758 ; Rise       ; clk                      ;
; leftSeg[*]    ; clk                      ; 8.576 ; 8.607 ; Rise       ; clk                      ;
;  leftSeg[0]   ; clk                      ; 8.325 ; 8.324 ; Rise       ; clk                      ;
;  leftSeg[1]   ; clk                      ; 7.961 ; 8.027 ; Rise       ; clk                      ;
;  leftSeg[2]   ; clk                      ; 8.040 ; 8.112 ; Rise       ; clk                      ;
;  leftSeg[3]   ; clk                      ; 8.317 ; 8.313 ; Rise       ; clk                      ;
;  leftSeg[4]   ; clk                      ; 8.089 ; 8.025 ; Rise       ; clk                      ;
;  leftSeg[5]   ; clk                      ; 8.360 ; 8.418 ; Rise       ; clk                      ;
;  leftSeg[6]   ; clk                      ; 8.576 ; 8.607 ; Rise       ; clk                      ;
;  leftSeg[8]   ; clk                      ; 8.204 ; 8.207 ; Rise       ; clk                      ;
;  leftSeg[9]   ; clk                      ; 8.361 ; 8.384 ; Rise       ; clk                      ;
;  leftSeg[10]  ; clk                      ; 7.943 ; 8.197 ; Rise       ; clk                      ;
;  leftSeg[11]  ; clk                      ; 8.190 ; 8.193 ; Rise       ; clk                      ;
;  leftSeg[12]  ; clk                      ; 8.403 ; 8.133 ; Rise       ; clk                      ;
;  leftSeg[13]  ; clk                      ; 8.397 ; 8.172 ; Rise       ; clk                      ;
;  leftSeg[14]  ; clk                      ; 8.382 ; 8.167 ; Rise       ; clk                      ;
; p1_deuce      ; clk                      ; 3.752 ; 3.655 ; Rise       ; clk                      ;
; p2_deuce      ; clk                      ; 3.992 ; 3.867 ; Rise       ; clk                      ;
; rightSeg[*]   ; clk                      ; 9.382 ; 9.416 ; Rise       ; clk                      ;
;  rightSeg[0]  ; clk                      ; 8.560 ; 8.489 ; Rise       ; clk                      ;
;  rightSeg[1]  ; clk                      ; 8.064 ; 8.063 ; Rise       ; clk                      ;
;  rightSeg[2]  ; clk                      ; 8.122 ; 8.126 ; Rise       ; clk                      ;
;  rightSeg[3]  ; clk                      ; 8.606 ; 8.535 ; Rise       ; clk                      ;
;  rightSeg[4]  ; clk                      ; 7.938 ; 7.924 ; Rise       ; clk                      ;
;  rightSeg[5]  ; clk                      ; 8.434 ; 8.381 ; Rise       ; clk                      ;
;  rightSeg[6]  ; clk                      ; 8.598 ; 8.522 ; Rise       ; clk                      ;
;  rightSeg[8]  ; clk                      ; 9.374 ; 9.408 ; Rise       ; clk                      ;
;  rightSeg[9]  ; clk                      ; 9.382 ; 9.416 ; Rise       ; clk                      ;
;  rightSeg[10] ; clk                      ; 9.346 ; 9.206 ; Rise       ; clk                      ;
;  rightSeg[11] ; clk                      ; 9.371 ; 9.405 ; Rise       ; clk                      ;
;  rightSeg[12] ; clk                      ; 9.244 ; 9.379 ; Rise       ; clk                      ;
;  rightSeg[13] ; clk                      ; 9.142 ; 9.330 ; Rise       ; clk                      ;
;  rightSeg[14] ; clk                      ; 9.061 ; 9.235 ; Rise       ; clk                      ;
; led[*]        ; controller:inst3|rstball ; 3.369 ; 3.471 ; Rise       ; controller:inst3|rstball ;
;  led[0]       ; controller:inst3|rstball ; 3.013 ; 3.117 ; Rise       ; controller:inst3|rstball ;
;  led[9]       ; controller:inst3|rstball ; 3.369 ; 3.471 ; Rise       ; controller:inst3|rstball ;
; led[*]        ; controller:inst3|rstball ; 4.349 ; 4.446 ; Fall       ; controller:inst3|rstball ;
;  led[0]       ; controller:inst3|rstball ; 4.244 ; 4.364 ; Fall       ; controller:inst3|rstball ;
;  led[9]       ; controller:inst3|rstball ; 4.349 ; 4.446 ; Fall       ; controller:inst3|rstball ;
; led[*]        ; my_pll:inst4|clk_out     ; 4.865 ; 5.102 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[0]       ; my_pll:inst4|clk_out     ; 4.417 ; 4.514 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[1]       ; my_pll:inst4|clk_out     ; 4.048 ; 4.147 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[2]       ; my_pll:inst4|clk_out     ; 4.865 ; 5.102 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[3]       ; my_pll:inst4|clk_out     ; 4.118 ; 4.214 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[4]       ; my_pll:inst4|clk_out     ; 4.195 ; 4.298 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[5]       ; my_pll:inst4|clk_out     ; 4.221 ; 4.335 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[6]       ; my_pll:inst4|clk_out     ; 4.329 ; 4.449 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[7]       ; my_pll:inst4|clk_out     ; 4.253 ; 4.367 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[8]       ; my_pll:inst4|clk_out     ; 4.060 ; 4.153 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[9]       ; my_pll:inst4|clk_out     ; 4.625 ; 4.745 ; Rise       ; my_pll:inst4|clk_out     ;
+---------------+--------------------------+-------+-------+------------+--------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+---------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port     ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+---------------+--------------------------+-------+-------+------------+--------------------------+
; led[*]        ; clk                      ; 4.379 ; 4.485 ; Rise       ; clk                      ;
;  led[0]       ; clk                      ; 4.379 ; 4.485 ; Rise       ; clk                      ;
;  led[9]       ; clk                      ; 4.432 ; 4.607 ; Rise       ; clk                      ;
; leftSeg[*]    ; clk                      ; 4.278 ; 4.310 ; Rise       ; clk                      ;
;  leftSeg[0]   ; clk                      ; 4.353 ; 4.310 ; Rise       ; clk                      ;
;  leftSeg[1]   ; clk                      ; 4.278 ; 4.346 ; Rise       ; clk                      ;
;  leftSeg[2]   ; clk                      ; 4.636 ; 4.630 ; Rise       ; clk                      ;
;  leftSeg[3]   ; clk                      ; 4.370 ; 4.424 ; Rise       ; clk                      ;
;  leftSeg[4]   ; clk                      ; 4.603 ; 4.611 ; Rise       ; clk                      ;
;  leftSeg[5]   ; clk                      ; 4.418 ; 4.594 ; Rise       ; clk                      ;
;  leftSeg[6]   ; clk                      ; 4.583 ; 4.701 ; Rise       ; clk                      ;
;  leftSeg[8]   ; clk                      ; 5.136 ; 5.130 ; Rise       ; clk                      ;
;  leftSeg[9]   ; clk                      ; 5.333 ; 5.301 ; Rise       ; clk                      ;
;  leftSeg[10]  ; clk                      ; 5.106 ; 5.175 ; Rise       ; clk                      ;
;  leftSeg[11]  ; clk                      ; 5.124 ; 5.118 ; Rise       ; clk                      ;
;  leftSeg[12]  ; clk                      ; 5.371 ; 5.287 ; Rise       ; clk                      ;
;  leftSeg[13]  ; clk                      ; 5.297 ; 5.385 ; Rise       ; clk                      ;
;  leftSeg[14]  ; clk                      ; 5.282 ; 5.356 ; Rise       ; clk                      ;
; p1_deuce      ; clk                      ; 3.665 ; 3.572 ; Rise       ; clk                      ;
; p2_deuce      ; clk                      ; 3.896 ; 3.777 ; Rise       ; clk                      ;
; rightSeg[*]   ; clk                      ; 4.180 ; 4.208 ; Rise       ; clk                      ;
;  rightSeg[0]  ; clk                      ; 4.476 ; 4.425 ; Rise       ; clk                      ;
;  rightSeg[1]  ; clk                      ; 4.260 ; 4.293 ; Rise       ; clk                      ;
;  rightSeg[2]  ; clk                      ; 4.683 ; 4.622 ; Rise       ; clk                      ;
;  rightSeg[3]  ; clk                      ; 4.353 ; 4.435 ; Rise       ; clk                      ;
;  rightSeg[4]  ; clk                      ; 4.440 ; 4.518 ; Rise       ; clk                      ;
;  rightSeg[5]  ; clk                      ; 4.318 ; 4.511 ; Rise       ; clk                      ;
;  rightSeg[6]  ; clk                      ; 4.180 ; 4.208 ; Rise       ; clk                      ;
;  rightSeg[8]  ; clk                      ; 5.090 ; 5.111 ; Rise       ; clk                      ;
;  rightSeg[9]  ; clk                      ; 5.126 ; 5.119 ; Rise       ; clk                      ;
;  rightSeg[10] ; clk                      ; 5.042 ; 5.121 ; Rise       ; clk                      ;
;  rightSeg[11] ; clk                      ; 5.088 ; 5.108 ; Rise       ; clk                      ;
;  rightSeg[12] ; clk                      ; 5.157 ; 5.074 ; Rise       ; clk                      ;
;  rightSeg[13] ; clk                      ; 4.999 ; 5.110 ; Rise       ; clk                      ;
;  rightSeg[14] ; clk                      ; 4.924 ; 4.974 ; Rise       ; clk                      ;
; led[*]        ; controller:inst3|rstball ; 2.924 ; 3.031 ; Rise       ; controller:inst3|rstball ;
;  led[0]       ; controller:inst3|rstball ; 2.924 ; 3.031 ; Rise       ; controller:inst3|rstball ;
;  led[9]       ; controller:inst3|rstball ; 3.267 ; 3.375 ; Rise       ; controller:inst3|rstball ;
; led[*]        ; controller:inst3|rstball ; 2.999 ; 3.106 ; Fall       ; controller:inst3|rstball ;
;  led[0]       ; controller:inst3|rstball ; 2.999 ; 3.106 ; Fall       ; controller:inst3|rstball ;
;  led[9]       ; controller:inst3|rstball ; 3.370 ; 3.475 ; Fall       ; controller:inst3|rstball ;
; led[*]        ; my_pll:inst4|clk_out     ; 3.939 ; 4.034 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[0]       ; my_pll:inst4|clk_out     ; 4.255 ; 4.355 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[1]       ; my_pll:inst4|clk_out     ; 3.939 ; 4.034 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[2]       ; my_pll:inst4|clk_out     ; 4.755 ; 4.989 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[3]       ; my_pll:inst4|clk_out     ; 4.007 ; 4.097 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[4]       ; my_pll:inst4|clk_out     ; 4.081 ; 4.178 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[5]       ; my_pll:inst4|clk_out     ; 4.106 ; 4.215 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[6]       ; my_pll:inst4|clk_out     ; 4.209 ; 4.325 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[7]       ; my_pll:inst4|clk_out     ; 4.137 ; 4.246 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[8]       ; my_pll:inst4|clk_out     ; 3.953 ; 4.042 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[9]       ; my_pll:inst4|clk_out     ; 4.467 ; 4.564 ; Rise       ; my_pll:inst4|clk_out     ;
+---------------+--------------------------+-------+-------+------------+--------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                      ;
+---------------------------+----------+--------+----------+---------+---------------------+
; Clock                     ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack          ; -3.618   ; -1.524 ; 0.450    ; -0.476  ; -3.000              ;
;  clk                      ; -3.618   ; -0.046 ; N/A      ; N/A     ; -3.000              ;
;  controller:inst3|rstball ; -2.562   ; -0.414 ; N/A      ; N/A     ; 0.397               ;
;  my_pll:inst4|clk_out     ; -0.558   ; -1.524 ; 0.450    ; -0.476  ; -1.000              ;
; Design-wide TNS           ; -402.537 ; -5.928 ; 0.0      ; -6.185  ; -183.777            ;
;  clk                      ; -395.064 ; -0.132 ; N/A      ; N/A     ; -169.777            ;
;  controller:inst3|rstball ; -3.394   ; -0.414 ; N/A      ; N/A     ; 0.000               ;
;  my_pll:inst4|clk_out     ; -4.079   ; -5.514 ; 0.000    ; -6.185  ; -14.000             ;
+---------------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ctrl      ; clk        ; 1.908 ; 2.330 ; Rise       ; clk             ;
; p1btn     ; clk        ; 1.625 ; 2.038 ; Rise       ; clk             ;
; p2btn     ; clk        ; 1.830 ; 2.266 ; Rise       ; clk             ;
; sw[*]     ; clk        ; 5.045 ; 5.404 ; Rise       ; clk             ;
;  sw[0]    ; clk        ; 3.053 ; 3.518 ; Rise       ; clk             ;
;  sw[1]    ; clk        ; 3.557 ; 4.032 ; Rise       ; clk             ;
;  sw[2]    ; clk        ; 3.818 ; 4.358 ; Rise       ; clk             ;
;  sw[3]    ; clk        ; 3.617 ; 4.088 ; Rise       ; clk             ;
;  sw[4]    ; clk        ; 3.694 ; 4.231 ; Rise       ; clk             ;
;  sw[5]    ; clk        ; 4.069 ; 4.445 ; Rise       ; clk             ;
;  sw[6]    ; clk        ; 5.045 ; 5.404 ; Rise       ; clk             ;
;  sw[7]    ; clk        ; 4.471 ; 4.843 ; Rise       ; clk             ;
;  sw[8]    ; clk        ; 5.012 ; 5.403 ; Rise       ; clk             ;
;  sw[9]    ; clk        ; 3.941 ; 4.430 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ctrl      ; clk        ; -0.848 ; -1.445 ; Rise       ; clk             ;
; p1btn     ; clk        ; -0.689 ; -1.261 ; Rise       ; clk             ;
; p2btn     ; clk        ; -0.812 ; -1.399 ; Rise       ; clk             ;
; sw[*]     ; clk        ; -0.885 ; -1.481 ; Rise       ; clk             ;
;  sw[0]    ; clk        ; -0.974 ; -1.594 ; Rise       ; clk             ;
;  sw[1]    ; clk        ; -0.885 ; -1.481 ; Rise       ; clk             ;
;  sw[2]    ; clk        ; -1.138 ; -1.800 ; Rise       ; clk             ;
;  sw[3]    ; clk        ; -1.024 ; -1.641 ; Rise       ; clk             ;
;  sw[4]    ; clk        ; -1.030 ; -1.662 ; Rise       ; clk             ;
;  sw[5]    ; clk        ; -0.972 ; -1.573 ; Rise       ; clk             ;
;  sw[6]    ; clk        ; -1.016 ; -1.620 ; Rise       ; clk             ;
;  sw[7]    ; clk        ; -1.107 ; -1.708 ; Rise       ; clk             ;
;  sw[8]    ; clk        ; -1.136 ; -1.755 ; Rise       ; clk             ;
;  sw[9]    ; clk        ; -1.052 ; -1.672 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+---------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port     ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+---------------+--------------------------+--------+--------+------------+--------------------------+
; led[*]        ; clk                      ; 7.732  ; 7.813  ; Rise       ; clk                      ;
;  led[0]       ; clk                      ; 7.647  ; 7.632  ; Rise       ; clk                      ;
;  led[9]       ; clk                      ; 7.732  ; 7.813  ; Rise       ; clk                      ;
; leftSeg[*]    ; clk                      ; 15.068 ; 14.953 ; Rise       ; clk                      ;
;  leftSeg[0]   ; clk                      ; 14.583 ; 14.508 ; Rise       ; clk                      ;
;  leftSeg[1]   ; clk                      ; 13.866 ; 13.922 ; Rise       ; clk                      ;
;  leftSeg[2]   ; clk                      ; 14.125 ; 14.087 ; Rise       ; clk                      ;
;  leftSeg[3]   ; clk                      ; 14.570 ; 14.486 ; Rise       ; clk                      ;
;  leftSeg[4]   ; clk                      ; 14.000 ; 14.090 ; Rise       ; clk                      ;
;  leftSeg[5]   ; clk                      ; 14.566 ; 14.548 ; Rise       ; clk                      ;
;  leftSeg[6]   ; clk                      ; 15.068 ; 14.953 ; Rise       ; clk                      ;
;  leftSeg[8]   ; clk                      ; 14.260 ; 14.172 ; Rise       ; clk                      ;
;  leftSeg[9]   ; clk                      ; 14.584 ; 14.479 ; Rise       ; clk                      ;
;  leftSeg[10]  ; clk                      ; 13.920 ; 14.151 ; Rise       ; clk                      ;
;  leftSeg[11]  ; clk                      ; 14.230 ; 14.146 ; Rise       ; clk                      ;
;  leftSeg[12]  ; clk                      ; 14.513 ; 14.294 ; Rise       ; clk                      ;
;  leftSeg[13]  ; clk                      ; 14.631 ; 14.215 ; Rise       ; clk                      ;
;  leftSeg[14]  ; clk                      ; 14.626 ; 14.211 ; Rise       ; clk                      ;
; p1_deuce      ; clk                      ; 6.208  ; 6.203  ; Rise       ; clk                      ;
; p2_deuce      ; clk                      ; 6.558  ; 6.577  ; Rise       ; clk                      ;
; rightSeg[*]   ; clk                      ; 15.973 ; 15.972 ; Rise       ; clk                      ;
;  rightSeg[0]  ; clk                      ; 15.019 ; 14.873 ; Rise       ; clk                      ;
;  rightSeg[1]  ; clk                      ; 14.168 ; 14.049 ; Rise       ; clk                      ;
;  rightSeg[2]  ; clk                      ; 14.263 ; 14.157 ; Rise       ; clk                      ;
;  rightSeg[3]  ; clk                      ; 15.071 ; 14.942 ; Rise       ; clk                      ;
;  rightSeg[4]  ; clk                      ; 13.833 ; 13.856 ; Rise       ; clk                      ;
;  rightSeg[5]  ; clk                      ; 14.796 ; 14.673 ; Rise       ; clk                      ;
;  rightSeg[6]  ; clk                      ; 15.065 ; 14.930 ; Rise       ; clk                      ;
;  rightSeg[8]  ; clk                      ; 15.961 ; 15.891 ; Rise       ; clk                      ;
;  rightSeg[9]  ; clk                      ; 15.973 ; 15.906 ; Rise       ; clk                      ;
;  rightSeg[10] ; clk                      ; 15.926 ; 15.738 ; Rise       ; clk                      ;
;  rightSeg[11] ; clk                      ; 15.965 ; 15.891 ; Rise       ; clk                      ;
;  rightSeg[12] ; clk                      ; 15.792 ; 15.972 ; Rise       ; clk                      ;
;  rightSeg[13] ; clk                      ; 15.777 ; 15.797 ; Rise       ; clk                      ;
;  rightSeg[14] ; clk                      ; 15.595 ; 15.625 ; Rise       ; clk                      ;
; led[*]        ; controller:inst3|rstball ; 5.647  ; 5.649  ; Rise       ; controller:inst3|rstball ;
;  led[0]       ; controller:inst3|rstball ; 5.048  ; 5.061  ; Rise       ; controller:inst3|rstball ;
;  led[9]       ; controller:inst3|rstball ; 5.647  ; 5.649  ; Rise       ; controller:inst3|rstball ;
; led[*]        ; controller:inst3|rstball ; 7.229  ; 7.213  ; Fall       ; controller:inst3|rstball ;
;  led[0]       ; controller:inst3|rstball ; 7.067  ; 7.096  ; Fall       ; controller:inst3|rstball ;
;  led[9]       ; controller:inst3|rstball ; 7.229  ; 7.213  ; Fall       ; controller:inst3|rstball ;
; led[*]        ; my_pll:inst4|clk_out     ; 7.957  ; 8.109  ; Rise       ; my_pll:inst4|clk_out     ;
;  led[0]       ; my_pll:inst4|clk_out     ; 7.406  ; 7.396  ; Rise       ; my_pll:inst4|clk_out     ;
;  led[1]       ; my_pll:inst4|clk_out     ; 6.757  ; 6.789  ; Rise       ; my_pll:inst4|clk_out     ;
;  led[2]       ; my_pll:inst4|clk_out     ; 7.957  ; 8.109  ; Rise       ; my_pll:inst4|clk_out     ;
;  led[3]       ; my_pll:inst4|clk_out     ; 6.875  ; 6.895  ; Rise       ; my_pll:inst4|clk_out     ;
;  led[4]       ; my_pll:inst4|clk_out     ; 6.952  ; 6.997  ; Rise       ; my_pll:inst4|clk_out     ;
;  led[5]       ; my_pll:inst4|clk_out     ; 7.024  ; 7.088  ; Rise       ; my_pll:inst4|clk_out     ;
;  led[6]       ; my_pll:inst4|clk_out     ; 7.217  ; 7.270  ; Rise       ; my_pll:inst4|clk_out     ;
;  led[7]       ; my_pll:inst4|clk_out     ; 7.065  ; 7.113  ; Rise       ; my_pll:inst4|clk_out     ;
;  led[8]       ; my_pll:inst4|clk_out     ; 6.754  ; 6.819  ; Rise       ; my_pll:inst4|clk_out     ;
;  led[9]       ; my_pll:inst4|clk_out     ; 7.765  ; 7.788  ; Rise       ; my_pll:inst4|clk_out     ;
+---------------+--------------------------+--------+--------+------------+--------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+---------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port     ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+---------------+--------------------------+-------+-------+------------+--------------------------+
; led[*]        ; clk                      ; 4.379 ; 4.485 ; Rise       ; clk                      ;
;  led[0]       ; clk                      ; 4.379 ; 4.485 ; Rise       ; clk                      ;
;  led[9]       ; clk                      ; 4.432 ; 4.607 ; Rise       ; clk                      ;
; leftSeg[*]    ; clk                      ; 4.278 ; 4.310 ; Rise       ; clk                      ;
;  leftSeg[0]   ; clk                      ; 4.353 ; 4.310 ; Rise       ; clk                      ;
;  leftSeg[1]   ; clk                      ; 4.278 ; 4.346 ; Rise       ; clk                      ;
;  leftSeg[2]   ; clk                      ; 4.636 ; 4.630 ; Rise       ; clk                      ;
;  leftSeg[3]   ; clk                      ; 4.370 ; 4.424 ; Rise       ; clk                      ;
;  leftSeg[4]   ; clk                      ; 4.603 ; 4.611 ; Rise       ; clk                      ;
;  leftSeg[5]   ; clk                      ; 4.418 ; 4.594 ; Rise       ; clk                      ;
;  leftSeg[6]   ; clk                      ; 4.583 ; 4.701 ; Rise       ; clk                      ;
;  leftSeg[8]   ; clk                      ; 5.136 ; 5.130 ; Rise       ; clk                      ;
;  leftSeg[9]   ; clk                      ; 5.333 ; 5.301 ; Rise       ; clk                      ;
;  leftSeg[10]  ; clk                      ; 5.106 ; 5.175 ; Rise       ; clk                      ;
;  leftSeg[11]  ; clk                      ; 5.124 ; 5.118 ; Rise       ; clk                      ;
;  leftSeg[12]  ; clk                      ; 5.371 ; 5.287 ; Rise       ; clk                      ;
;  leftSeg[13]  ; clk                      ; 5.297 ; 5.385 ; Rise       ; clk                      ;
;  leftSeg[14]  ; clk                      ; 5.282 ; 5.356 ; Rise       ; clk                      ;
; p1_deuce      ; clk                      ; 3.665 ; 3.572 ; Rise       ; clk                      ;
; p2_deuce      ; clk                      ; 3.896 ; 3.777 ; Rise       ; clk                      ;
; rightSeg[*]   ; clk                      ; 4.180 ; 4.208 ; Rise       ; clk                      ;
;  rightSeg[0]  ; clk                      ; 4.476 ; 4.425 ; Rise       ; clk                      ;
;  rightSeg[1]  ; clk                      ; 4.260 ; 4.293 ; Rise       ; clk                      ;
;  rightSeg[2]  ; clk                      ; 4.683 ; 4.622 ; Rise       ; clk                      ;
;  rightSeg[3]  ; clk                      ; 4.353 ; 4.435 ; Rise       ; clk                      ;
;  rightSeg[4]  ; clk                      ; 4.440 ; 4.518 ; Rise       ; clk                      ;
;  rightSeg[5]  ; clk                      ; 4.318 ; 4.511 ; Rise       ; clk                      ;
;  rightSeg[6]  ; clk                      ; 4.180 ; 4.208 ; Rise       ; clk                      ;
;  rightSeg[8]  ; clk                      ; 5.090 ; 5.111 ; Rise       ; clk                      ;
;  rightSeg[9]  ; clk                      ; 5.126 ; 5.119 ; Rise       ; clk                      ;
;  rightSeg[10] ; clk                      ; 5.042 ; 5.121 ; Rise       ; clk                      ;
;  rightSeg[11] ; clk                      ; 5.088 ; 5.108 ; Rise       ; clk                      ;
;  rightSeg[12] ; clk                      ; 5.157 ; 5.074 ; Rise       ; clk                      ;
;  rightSeg[13] ; clk                      ; 4.999 ; 5.110 ; Rise       ; clk                      ;
;  rightSeg[14] ; clk                      ; 4.924 ; 4.974 ; Rise       ; clk                      ;
; led[*]        ; controller:inst3|rstball ; 2.924 ; 3.031 ; Rise       ; controller:inst3|rstball ;
;  led[0]       ; controller:inst3|rstball ; 2.924 ; 3.031 ; Rise       ; controller:inst3|rstball ;
;  led[9]       ; controller:inst3|rstball ; 3.267 ; 3.375 ; Rise       ; controller:inst3|rstball ;
; led[*]        ; controller:inst3|rstball ; 2.999 ; 3.106 ; Fall       ; controller:inst3|rstball ;
;  led[0]       ; controller:inst3|rstball ; 2.999 ; 3.106 ; Fall       ; controller:inst3|rstball ;
;  led[9]       ; controller:inst3|rstball ; 3.370 ; 3.475 ; Fall       ; controller:inst3|rstball ;
; led[*]        ; my_pll:inst4|clk_out     ; 3.939 ; 4.034 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[0]       ; my_pll:inst4|clk_out     ; 4.255 ; 4.355 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[1]       ; my_pll:inst4|clk_out     ; 3.939 ; 4.034 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[2]       ; my_pll:inst4|clk_out     ; 4.755 ; 4.989 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[3]       ; my_pll:inst4|clk_out     ; 4.007 ; 4.097 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[4]       ; my_pll:inst4|clk_out     ; 4.081 ; 4.178 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[5]       ; my_pll:inst4|clk_out     ; 4.106 ; 4.215 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[6]       ; my_pll:inst4|clk_out     ; 4.209 ; 4.325 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[7]       ; my_pll:inst4|clk_out     ; 4.137 ; 4.246 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[8]       ; my_pll:inst4|clk_out     ; 3.953 ; 4.042 ; Rise       ; my_pll:inst4|clk_out     ;
;  led[9]       ; my_pll:inst4|clk_out     ; 4.467 ; 4.564 ; Rise       ; my_pll:inst4|clk_out     ;
+---------------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; p1_deuce      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; p2_deuce      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led[9]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led[8]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; led[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; leftSeg[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; leftSeg[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; leftSeg[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; leftSeg[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; leftSeg[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; leftSeg[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; leftSeg[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; leftSeg[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; leftSeg[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; leftSeg[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; leftSeg[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; leftSeg[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; leftSeg[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; leftSeg[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; leftSeg[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; leftSeg[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; rightSeg[15]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; rightSeg[14]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; rightSeg[13]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; rightSeg[12]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; rightSeg[11]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; rightSeg[10]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; rightSeg[9]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; rightSeg[8]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; rightSeg[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; rightSeg[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; rightSeg[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; rightSeg[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; rightSeg[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; rightSeg[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; rightSeg[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; rightSeg[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ctrl                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; p2btn                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; p1btn                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; p1_deuce      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; p2_deuce      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; led[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; led[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; led[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; led[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; led[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; leftSeg[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; leftSeg[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; leftSeg[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; leftSeg[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; leftSeg[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; leftSeg[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; leftSeg[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; leftSeg[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; leftSeg[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; leftSeg[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; leftSeg[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; leftSeg[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; leftSeg[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; leftSeg[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; leftSeg[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; leftSeg[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rightSeg[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rightSeg[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rightSeg[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rightSeg[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rightSeg[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rightSeg[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rightSeg[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rightSeg[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rightSeg[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; rightSeg[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rightSeg[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rightSeg[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rightSeg[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rightSeg[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rightSeg[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rightSeg[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; p1_deuce      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; p2_deuce      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; led[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; led[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; led[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; led[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; led[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; leftSeg[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; leftSeg[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; leftSeg[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; leftSeg[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; leftSeg[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; leftSeg[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; leftSeg[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; leftSeg[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; leftSeg[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; leftSeg[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; leftSeg[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; leftSeg[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; leftSeg[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; leftSeg[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; leftSeg[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; leftSeg[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rightSeg[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rightSeg[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rightSeg[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rightSeg[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rightSeg[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rightSeg[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rightSeg[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rightSeg[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rightSeg[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; rightSeg[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rightSeg[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rightSeg[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rightSeg[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rightSeg[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rightSeg[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rightSeg[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                 ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; clk                      ; clk                      ; 6242     ; 0        ; 0        ; 0        ;
; controller:inst3|rstball ; clk                      ; 6        ; 12       ; 0        ; 0        ;
; my_pll:inst4|clk_out     ; clk                      ; 83       ; 0        ; 0        ; 0        ;
; clk                      ; controller:inst3|rstball ; 0        ; 0        ; 2        ; 0        ;
; controller:inst3|rstball ; controller:inst3|rstball ; 0        ; 0        ; 1        ; 2        ;
; my_pll:inst4|clk_out     ; controller:inst3|rstball ; 0        ; 0        ; 1        ; 0        ;
; clk                      ; my_pll:inst4|clk_out     ; 28       ; 0        ; 0        ; 0        ;
; controller:inst3|rstball ; my_pll:inst4|clk_out     ; 5        ; 11       ; 0        ; 0        ;
; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out     ; 28       ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                  ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; clk                      ; clk                      ; 6242     ; 0        ; 0        ; 0        ;
; controller:inst3|rstball ; clk                      ; 6        ; 12       ; 0        ; 0        ;
; my_pll:inst4|clk_out     ; clk                      ; 83       ; 0        ; 0        ; 0        ;
; clk                      ; controller:inst3|rstball ; 0        ; 0        ; 2        ; 0        ;
; controller:inst3|rstball ; controller:inst3|rstball ; 0        ; 0        ; 1        ; 2        ;
; my_pll:inst4|clk_out     ; controller:inst3|rstball ; 0        ; 0        ; 1        ; 0        ;
; clk                      ; my_pll:inst4|clk_out     ; 28       ; 0        ; 0        ; 0        ;
; controller:inst3|rstball ; my_pll:inst4|clk_out     ; 5        ; 11       ; 0        ; 0        ;
; my_pll:inst4|clk_out     ; my_pll:inst4|clk_out     ; 28       ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                          ;
+--------------------------+----------------------+----------+----------+----------+----------+
; From Clock               ; To Clock             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+----------------------+----------+----------+----------+----------+
; controller:inst3|rstball ; my_pll:inst4|clk_out ; 13       ; 13       ; 0        ; 0        ;
+--------------------------+----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------+
; Removal Transfers                                                                           ;
+--------------------------+----------------------+----------+----------+----------+----------+
; From Clock               ; To Clock             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+----------------------+----------+----------+----------+----------+
; controller:inst3|rstball ; my_pll:inst4|clk_out ; 13       ; 13       ; 0        ; 0        ;
+--------------------------+----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 53    ; 53   ;
; Unconstrained Output Ports      ; 40    ; 40   ;
; Unconstrained Output Port Paths ; 172   ; 172  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 10.1 Build 153 11/29/2010 SJ Web Edition
    Info: Processing started: Sun Mar 13 14:21:40 2016
Info: Command: quartus_sta lab2 -c lab2
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "inst5|position[9]~latch|combout" is a latch
    Warning: Node "inst5|position[0]~latch|combout" is a latch
Critical Warning: Synopsys Design Constraints File file not found: 'lab2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk clk
    Info: create_clock -period 1.000 -name my_pll:inst4|clk_out my_pll:inst4|clk_out
    Info: create_clock -period 1.000 -name controller:inst3|rstball controller:inst3|rstball
Warning: Found combinational loop of 4 nodes
    Warning: Node "inst5|position[0]~head_lut|combout"
    Warning: Node "inst5|position~11|datab"
    Warning: Node "inst5|position~11|combout"
    Warning: Node "inst5|position[0]~head_lut|dataa"
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst4|clk_out}] -rise_to [get_clocks {my_pll:inst4|clk_out}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst4|clk_out}] -fall_to [get_clocks {my_pll:inst4|clk_out}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst4|clk_out}] -rise_to [get_clocks {my_pll:inst4|clk_out}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst4|clk_out}] -fall_to [get_clocks {my_pll:inst4|clk_out}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst4|clk_out}] -rise_to [get_clocks {my_pll:inst4|clk_out}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst4|clk_out}] -fall_to [get_clocks {my_pll:inst4|clk_out}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst4|clk_out}] -rise_to [get_clocks {my_pll:inst4|clk_out}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst4|clk_out}] -fall_to [get_clocks {my_pll:inst4|clk_out}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst4|clk_out}] -rise_to [get_clocks {controller:inst3|rstball}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst4|clk_out}] -fall_to [get_clocks {controller:inst3|rstball}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst4|clk_out}] -rise_to [get_clocks {controller:inst3|rstball}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst4|clk_out}] -fall_to [get_clocks {controller:inst3|rstball}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst4|clk_out}] -rise_to [get_clocks {controller:inst3|rstball}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst4|clk_out}] -fall_to [get_clocks {controller:inst3|rstball}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst4|clk_out}] -rise_to [get_clocks {controller:inst3|rstball}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst4|clk_out}] -fall_to [get_clocks {controller:inst3|rstball}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst4|clk_out}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst4|clk_out}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst4|clk_out}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst4|clk_out}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst4|clk_out}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst4|clk_out}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst4|clk_out}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst4|clk_out}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {controller:inst3|rstball}] -rise_to [get_clocks {my_pll:inst4|clk_out}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {controller:inst3|rstball}] -fall_to [get_clocks {my_pll:inst4|clk_out}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {controller:inst3|rstball}] -rise_to [get_clocks {my_pll:inst4|clk_out}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {controller:inst3|rstball}] -fall_to [get_clocks {my_pll:inst4|clk_out}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {controller:inst3|rstball}] -rise_to [get_clocks {my_pll:inst4|clk_out}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {controller:inst3|rstball}] -fall_to [get_clocks {my_pll:inst4|clk_out}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {controller:inst3|rstball}] -rise_to [get_clocks {my_pll:inst4|clk_out}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {controller:inst3|rstball}] -fall_to [get_clocks {my_pll:inst4|clk_out}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {controller:inst3|rstball}] -rise_to [get_clocks {controller:inst3|rstball}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {controller:inst3|rstball}] -fall_to [get_clocks {controller:inst3|rstball}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {controller:inst3|rstball}] -rise_to [get_clocks {controller:inst3|rstball}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {controller:inst3|rstball}] -fall_to [get_clocks {controller:inst3|rstball}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {controller:inst3|rstball}] -rise_to [get_clocks {controller:inst3|rstball}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {controller:inst3|rstball}] -fall_to [get_clocks {controller:inst3|rstball}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {controller:inst3|rstball}] -rise_to [get_clocks {controller:inst3|rstball}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {controller:inst3|rstball}] -fall_to [get_clocks {controller:inst3|rstball}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {controller:inst3|rstball}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {controller:inst3|rstball}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {controller:inst3|rstball}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {controller:inst3|rstball}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {controller:inst3|rstball}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {controller:inst3|rstball}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {controller:inst3|rstball}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {controller:inst3|rstball}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {my_pll:inst4|clk_out}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {my_pll:inst4|clk_out}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {my_pll:inst4|clk_out}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {my_pll:inst4|clk_out}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {my_pll:inst4|clk_out}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {my_pll:inst4|clk_out}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {my_pll:inst4|clk_out}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {my_pll:inst4|clk_out}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {controller:inst3|rstball}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {controller:inst3|rstball}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {controller:inst3|rstball}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {controller:inst3|rstball}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {controller:inst3|rstball}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {controller:inst3|rstball}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {controller:inst3|rstball}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {controller:inst3|rstball}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.618
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.618      -395.064 clk 
    Info:    -2.562        -3.394 controller:inst3|rstball 
    Info:    -0.558        -4.079 my_pll:inst4|clk_out 
Info: Worst-case hold slack is -1.524
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.524        -5.514 my_pll:inst4|clk_out 
    Info:    -0.414        -0.414 controller:inst3|rstball 
    Info:     0.186         0.000 clk 
Info: Worst-case recovery slack is 0.458
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.458         0.000 my_pll:inst4|clk_out 
Info: Worst-case removal slack is -0.476
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.476        -6.185 my_pll:inst4|clk_out 
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -161.000 clk 
    Info:    -1.000       -14.000 my_pll:inst4|clk_out 
    Info:     0.402         0.000 controller:inst3|rstball 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst4|clk_out}] -rise_to [get_clocks {my_pll:inst4|clk_out}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst4|clk_out}] -fall_to [get_clocks {my_pll:inst4|clk_out}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst4|clk_out}] -rise_to [get_clocks {my_pll:inst4|clk_out}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst4|clk_out}] -fall_to [get_clocks {my_pll:inst4|clk_out}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst4|clk_out}] -rise_to [get_clocks {my_pll:inst4|clk_out}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst4|clk_out}] -fall_to [get_clocks {my_pll:inst4|clk_out}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst4|clk_out}] -rise_to [get_clocks {my_pll:inst4|clk_out}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst4|clk_out}] -fall_to [get_clocks {my_pll:inst4|clk_out}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst4|clk_out}] -rise_to [get_clocks {controller:inst3|rstball}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst4|clk_out}] -fall_to [get_clocks {controller:inst3|rstball}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst4|clk_out}] -rise_to [get_clocks {controller:inst3|rstball}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst4|clk_out}] -fall_to [get_clocks {controller:inst3|rstball}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst4|clk_out}] -rise_to [get_clocks {controller:inst3|rstball}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst4|clk_out}] -fall_to [get_clocks {controller:inst3|rstball}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst4|clk_out}] -rise_to [get_clocks {controller:inst3|rstball}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst4|clk_out}] -fall_to [get_clocks {controller:inst3|rstball}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst4|clk_out}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst4|clk_out}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst4|clk_out}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst4|clk_out}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst4|clk_out}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst4|clk_out}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst4|clk_out}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst4|clk_out}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {controller:inst3|rstball}] -rise_to [get_clocks {my_pll:inst4|clk_out}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {controller:inst3|rstball}] -fall_to [get_clocks {my_pll:inst4|clk_out}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {controller:inst3|rstball}] -rise_to [get_clocks {my_pll:inst4|clk_out}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {controller:inst3|rstball}] -fall_to [get_clocks {my_pll:inst4|clk_out}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {controller:inst3|rstball}] -rise_to [get_clocks {my_pll:inst4|clk_out}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {controller:inst3|rstball}] -fall_to [get_clocks {my_pll:inst4|clk_out}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {controller:inst3|rstball}] -rise_to [get_clocks {my_pll:inst4|clk_out}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {controller:inst3|rstball}] -fall_to [get_clocks {my_pll:inst4|clk_out}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {controller:inst3|rstball}] -rise_to [get_clocks {controller:inst3|rstball}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {controller:inst3|rstball}] -fall_to [get_clocks {controller:inst3|rstball}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {controller:inst3|rstball}] -rise_to [get_clocks {controller:inst3|rstball}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {controller:inst3|rstball}] -fall_to [get_clocks {controller:inst3|rstball}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {controller:inst3|rstball}] -rise_to [get_clocks {controller:inst3|rstball}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {controller:inst3|rstball}] -fall_to [get_clocks {controller:inst3|rstball}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {controller:inst3|rstball}] -rise_to [get_clocks {controller:inst3|rstball}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {controller:inst3|rstball}] -fall_to [get_clocks {controller:inst3|rstball}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {controller:inst3|rstball}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {controller:inst3|rstball}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {controller:inst3|rstball}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {controller:inst3|rstball}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {controller:inst3|rstball}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {controller:inst3|rstball}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {controller:inst3|rstball}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {controller:inst3|rstball}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {my_pll:inst4|clk_out}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {my_pll:inst4|clk_out}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {my_pll:inst4|clk_out}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {my_pll:inst4|clk_out}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {my_pll:inst4|clk_out}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {my_pll:inst4|clk_out}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {my_pll:inst4|clk_out}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {my_pll:inst4|clk_out}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {controller:inst3|rstball}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {controller:inst3|rstball}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {controller:inst3|rstball}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {controller:inst3|rstball}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {controller:inst3|rstball}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {controller:inst3|rstball}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {controller:inst3|rstball}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {controller:inst3|rstball}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.129
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.129      -341.228 clk 
    Info:    -2.313        -3.091 controller:inst3|rstball 
    Info:    -0.462        -2.622 my_pll:inst4|clk_out 
Info: Worst-case hold slack is -1.355
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.355        -4.840 my_pll:inst4|clk_out 
    Info:    -0.357        -0.357 controller:inst3|rstball 
    Info:     0.131         0.000 clk 
Info: Worst-case recovery slack is 0.504
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.504         0.000 my_pll:inst4|clk_out 
Info: Worst-case removal slack is -0.460
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.460        -5.971 my_pll:inst4|clk_out 
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -161.000 clk 
    Info:    -1.000       -14.000 my_pll:inst4|clk_out 
    Info:     0.445         0.000 controller:inst3|rstball 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst4|clk_out}] -rise_to [get_clocks {my_pll:inst4|clk_out}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst4|clk_out}] -fall_to [get_clocks {my_pll:inst4|clk_out}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst4|clk_out}] -rise_to [get_clocks {my_pll:inst4|clk_out}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst4|clk_out}] -fall_to [get_clocks {my_pll:inst4|clk_out}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst4|clk_out}] -rise_to [get_clocks {my_pll:inst4|clk_out}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst4|clk_out}] -fall_to [get_clocks {my_pll:inst4|clk_out}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst4|clk_out}] -rise_to [get_clocks {my_pll:inst4|clk_out}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst4|clk_out}] -fall_to [get_clocks {my_pll:inst4|clk_out}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst4|clk_out}] -rise_to [get_clocks {controller:inst3|rstball}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst4|clk_out}] -fall_to [get_clocks {controller:inst3|rstball}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst4|clk_out}] -rise_to [get_clocks {controller:inst3|rstball}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst4|clk_out}] -fall_to [get_clocks {controller:inst3|rstball}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst4|clk_out}] -rise_to [get_clocks {controller:inst3|rstball}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst4|clk_out}] -fall_to [get_clocks {controller:inst3|rstball}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst4|clk_out}] -rise_to [get_clocks {controller:inst3|rstball}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst4|clk_out}] -fall_to [get_clocks {controller:inst3|rstball}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst4|clk_out}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst4|clk_out}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst4|clk_out}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst4|clk_out}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst4|clk_out}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst4|clk_out}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst4|clk_out}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst4|clk_out}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {controller:inst3|rstball}] -rise_to [get_clocks {my_pll:inst4|clk_out}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {controller:inst3|rstball}] -fall_to [get_clocks {my_pll:inst4|clk_out}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {controller:inst3|rstball}] -rise_to [get_clocks {my_pll:inst4|clk_out}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {controller:inst3|rstball}] -fall_to [get_clocks {my_pll:inst4|clk_out}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {controller:inst3|rstball}] -rise_to [get_clocks {my_pll:inst4|clk_out}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {controller:inst3|rstball}] -fall_to [get_clocks {my_pll:inst4|clk_out}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {controller:inst3|rstball}] -rise_to [get_clocks {my_pll:inst4|clk_out}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {controller:inst3|rstball}] -fall_to [get_clocks {my_pll:inst4|clk_out}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {controller:inst3|rstball}] -rise_to [get_clocks {controller:inst3|rstball}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {controller:inst3|rstball}] -fall_to [get_clocks {controller:inst3|rstball}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {controller:inst3|rstball}] -rise_to [get_clocks {controller:inst3|rstball}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {controller:inst3|rstball}] -fall_to [get_clocks {controller:inst3|rstball}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {controller:inst3|rstball}] -rise_to [get_clocks {controller:inst3|rstball}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {controller:inst3|rstball}] -fall_to [get_clocks {controller:inst3|rstball}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {controller:inst3|rstball}] -rise_to [get_clocks {controller:inst3|rstball}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {controller:inst3|rstball}] -fall_to [get_clocks {controller:inst3|rstball}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {controller:inst3|rstball}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {controller:inst3|rstball}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {controller:inst3|rstball}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {controller:inst3|rstball}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {controller:inst3|rstball}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {controller:inst3|rstball}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {controller:inst3|rstball}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {controller:inst3|rstball}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {my_pll:inst4|clk_out}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {my_pll:inst4|clk_out}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {my_pll:inst4|clk_out}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {my_pll:inst4|clk_out}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {my_pll:inst4|clk_out}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {my_pll:inst4|clk_out}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {my_pll:inst4|clk_out}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {my_pll:inst4|clk_out}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {controller:inst3|rstball}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {controller:inst3|rstball}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {controller:inst3|rstball}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {controller:inst3|rstball}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {controller:inst3|rstball}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {controller:inst3|rstball}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {controller:inst3|rstball}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {controller:inst3|rstball}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.605
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.605      -160.271 clk 
    Info:    -1.206        -1.425 controller:inst3|rstball 
    Info:    -0.083        -0.182 my_pll:inst4|clk_out 
Info: Worst-case hold slack is -0.964
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.964        -3.630 my_pll:inst4|clk_out 
    Info:    -0.333        -0.333 controller:inst3|rstball 
    Info:    -0.046        -0.132 clk 
Info: Worst-case recovery slack is 0.450
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.450         0.000 my_pll:inst4|clk_out 
Info: Worst-case removal slack is -0.292
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.292        -3.796 my_pll:inst4|clk_out 
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -169.777 clk 
    Info:    -1.000       -14.000 my_pll:inst4|clk_out 
    Info:     0.397         0.000 controller:inst3|rstball 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 12 warnings
    Info: Peak virtual memory: 309 megabytes
    Info: Processing ended: Sun Mar 13 14:22:08 2016
    Info: Elapsed time: 00:00:28
    Info: Total CPU time (on all processors): 00:00:05


