# HDLBits

Nesta pasta estão soluções explicadas para problemas retirados do site [HDLBits](https://hdlbits.01xz.net/wiki/Main_Page). Trata-se de um **excelente material para a prática de projeto de _hardware_ usando Verilog**. O material deve ser usado paralelamente ao material teórico das aulas.  

Se você não lê bem em inglês, pode abrir uma segunda janela do site [usando tradução automática](https://hdlbits-01xz-net.translate.goog/wiki/Main_Page?_x_tr_sl=en&_x_tr_tl=pt&_x_tr_hl=en-US), mas deve submeter as soluções na janela original em inglês, pois o tradutor impede o funcionamento correto do site. 

```diff
-                                                                                           
-                -  -  =  =  <  <    I M P O R T A N T E    >  >  =  =  -  -                
-                                                                                           
-  Tente resolver os problemas sozinho, sem olhar as repostas.                              
!  Depois compare a sua solução com o gabarito do site e com a que está neste repositório.  
+  Se você não conseguir resolver alguns deles, depois de tentar bastante, tudo bem         
+  olhar as respostas, mas procure ao menos digitar o código (isso ajuda a memorizar)       
@@ ao invés de copiar/colar e tente resolvê-lo sozinho em outra oportunidade              @@
-  Assim como em programação, no projeto de hardware,                                       
@@ ver respostas de problemas resolvidos não ajuda quase nada!                            @@
```

## Índice dos problemas

- [Passo um](001_step_one) 
- [Quatro fios](004_wire4)
- [Declarando fios](009_wire_decl)
- [CI 7458](010_7458)
- [Vetores em mais detalhes](012_vector1)
- [Seleção de parte vetorial](013_vector2)
- [Operador bit a bit](014_vectorgates)
- [Concatenação de vector](016_vector3)
- [Operador de replicação](018_vector4)
- [Módulo](020_module)
- [Três módulos](023_module_shift)
- [Módulos e vetores](024_module_shift8)
- [Somador carry-select](027_module_cseladd)
- [Somador-subtrator](028_module_addsub)
- [Blocos `always` combinacionais](029_alwaysblock1)
- [Blocos `always` com _clock_](030_alwaysblock2)
- [Comando `if`](031_always_if)
- [Comando `if` inferindo _latch_](032_always_if2)
- [Evitando _latches_](036_always_nolatches)
- [Inversão de vetor com `for`](040_vector100r)
- [Contagem de bits 1](041_popcount255)
- [Tabela verdade](051_truthtable1)
- [Igualdade entre 2 bits](052_t2015_eq2)
- [Tocar ou vibrar?](056_ringer)
- [Vetores ainda mais longos](060_gatesv100)
- [Multiplexador 256x1](064_mux256to1)
- [Multiplexador 4 bits 256x1](065_mux256to1v)
- [Registrador 8 bit reset síncrono](084_dff8p)
- [Registrador 8 bit reset assíncrono](085_dff8ar)
- [Mux e flip-flop](092_exams_2014_q4a)
- [Detector de borda](095_edgedetect)
- [Contador de década](100_count10)
- [Relógio de 12 horas](106_count_clock)
- [LUT de 3 entradas](115_exams_ece241_2013_q12)
- [Regra 90](116_rule90)
- [FSM reset assíncrono](119_fsm1)
- [FSM reset síncrono](120_fsm1s)
- [Reservatório](127_exams_ece241_2013_q4)
- [Receptor serial](135_fsm_serial)
- [Mealy 101](139_exams_ece241_2013_q8)
- [Bugs nand3](160_bugs_nand3)
- [Simulação Comb. 1](164_sim_circuit1)
- [Simulação Seq. 7](170_sim_circuit7)
- [Test bench clock](174_tb_clock)




