<!doctype html>
<html lang="pl">
<head>
    <meta charset="UTF-8">
    <meta name="viewport"
          content="width=device-width, user-scalable=no, initial-scale=1.0, maximum-scale=1.0, minimum-scale=1.0">
    <meta http-equiv="X-UA-Compatible" content="ie=edge">
    <title>wyklad-07-budowa-modelu-programowego</title>
    <link rel="stylesheet" href="../style.css">

    <!--    Load mathjax from cdn to render latex equations-->
    <script src="https://polyfill.io/v3/polyfill.min.js?features=es6"></script>
    <script id="MathJax-script" async src="https://cdn.jsdelivr.net/npm/mathjax@3/es5/tex-mml-chtml.js"></script>
</head>
<body>
<div class="prev-next-links">
    
    <div class="index-links-prev">
        <a href="wyklad-06-wywolania-procedur.html">Poprzedni: wyklad-06-wywolania-procedur.html</a>
    </div>
    

    
    <div class="index-links-next">
        <a href="wyklad-08-risc-v.html">Następny: wyklad-08-risc-v.html</a>
    </div>
    
    <div class="return-link">
        <a href="..">Powrót</a>
    </div>
</div>
<div class="container">
    <div class="index-links-wrapper">
        <h2>Architektura komputerów</h2>
        <div class="index-links">
            <ul>
                
                <li><a href="wyklad-01-wstep.html">wyklad-01-wstep.html</a></li>
                
                <li><a href="wyklad-02-klasyfikacja-pamieci.html">wyklad-02-klasyfikacja-pamieci.html</a></li>
                
                <li><a href="wyklad-03-dane-alfanumeryczne.html">wyklad-03-dane-alfanumeryczne.html</a></li>
                
                <li><a href="wyklad-04-reprezentacja-danych-w-pamieci.html">wyklad-04-reprezentacja-danych-w-pamieci.html</a></li>
                
                <li><a href="wyklad-05-programmowy-model-uzytkowy.html">wyklad-05-programmowy-model-uzytkowy.html</a></li>
                
                <li><a href="wyklad-06-wywolania-procedur.html">wyklad-06-wywolania-procedur.html</a></li>
                
                <li><a href="wyklad-07-budowa-modelu-programowego.html">wyklad-07-budowa-modelu-programowego.html</a></li>
                
                <li><a href="wyklad-08-risc-v.html">wyklad-08-risc-v.html</a></li>
                
                <li><a href="wyklad-09-konsolidacja.html">wyklad-09-konsolidacja.html</a></li>
                
                <li><a href="wyklad-10-intel-x86.html">wyklad-10-intel-x86.html</a></li>
                
                <li><a href="wyklad-11-intel-x86.html">wyklad-11-intel-x86.html</a></li>
                
                <li><a href="wyklad-12-intel-x86.html">wyklad-12-intel-x86.html</a></li>
                
                <li><a href="wyklad-13-komputer-jednocyklowy.html">wyklad-13-komputer-jednocyklowy.html</a></li>
                
                <li><a href="wyklad-14-komputer-wielocyklowy.html">wyklad-14-komputer-wielocyklowy.html</a></li>
                
                <li><a href="wyklad-16-potokowe-jednostki-wykonawcze.html">wyklad-16-potokowe-jednostki-wykonawcze.html</a></li>
                
                <li><a href="wyklad-18-kieszenie.html">wyklad-18-kieszenie.html</a></li>
                
                <li><a href="wyklad-19-wydajnosc.html">wyklad-19-wydajnosc.html</a></li>
                
                <li><a href="wyklad-20-zarzadzanie-zasobami.html">wyklad-20-zarzadzanie-zasobami.html</a></li>
                
                <li><a href="wyklad-22-wyjatki.html">wyklad-22-wyjatki.html</a></li>
                
                <li><a href="wyklad-23-wejscie-wyjscie.html">wyklad-23-wejscie-wyjscie.html</a></li>
                
                <li><a href="wyklad-24-budowa-komputera.html">wyklad-24-budowa-komputera.html</a></li>
                
                <li><a href="zadania.html">zadania.html</a></li>
                
            </ul>
        </div>
    </div>
    <div class="content-wrapper">
        <main>
            <p>Jeśli strona była dla Ciebie pomocna, możesz wesprzeć mnie w jej utrzymaniu na <a href="https://buycoffee.to/mgarbowski">buycoffee.to/mgarbowski</a></p>
            <h1 id="ciąg-dalszy">Ciąg dalszy</h1>
<p>Predykaty - uogólnione znaczniki (zmienne boolowskie) przechowywane w
procesorze, ponumerowane, instrukcje warunkowe odwołują się do predykatu
po numerze</p>
<h2 id="operacje-warunkowe-w-jednostce-wektorowej">Operacje warunkowe w
jednostce wektorowej</h2>
<p>Nie można zrobić rozgałęzienia zależnego od pojedynczej wartości bo
wiele jest przetwarzanych na raz.</p>
<p>Możliwy jest tylko wybór między dwiema wartościami (operator
trójargumentowy), zachodzi jednocześnie dla wszystkich. Oblicza się
wektor warunków i dwa wektory wyników, potem łączone w wektor
wynikowy</p>
<p>wylicza się maskę <code>m</code></p>
<p><code>x = (m &amp; a) | (~m &amp; b)</code></p>
<p>procesory wspierają operację ANDN, nowe jednostki wyliczają to w
jednej instrukcji</p>
<h2 id="budowa-aplikacyjnego-modelu-programowego">Budowa aplikacyjnego
modelu programowego</h2>
<h3 id="podejścia">Podejścia</h3>
<ul>
<li>CISC - klasyczne</li>
<li>RISC - nowoczesne</li>
<li>VLIW</li>
<li>Post-RISC - aktualne</li>
</ul>
<h2 id="cisc">CISC</h2>
<p>Complex Instruction Set Computer - komputer o liście złożonych
instrukcji</p>
<p>architektury System360, VAX, x86, x86_64</p>
<ul>
<li>Jedna instrukcja maszynowa powinna umożliwić realizację jednej
prostej instrukcji w języku wysokiego poziomu</li>
<li>Wszystkie zmienne zadeklarowane przez programistę są na stałe
przechowywane w pamięci, procesor musi sięgać do pamięci, rejestry
procesora pełnią tylko rolę tymczasową, trzymają wyniki pośrednie, nie
trzymają obiektów programu</li>
<li>Instrukcje mają różne długości</li>
<li>Instrukcje operują na argumentach o różnej długości (oddzielne
dodawanie 8, 16, 32 bitowe), długość argumentu zapisana w
instrukcji</li>
<li>Stos w pamięci i operacje na stosie (push, pop, skok ze śladem)</li>
<li>Najczęściej model znacznikowy operacji warunkowych</li>
<li>Instrukcje dwuargumentowe - wynik zastępuje argument źródłowy</li>
</ul>
<h3 id="problemy">Problemy</h3>
<ul>
<li>wymaga złożonej jednostki wykonawczej (duża skomplikowana,
mikroprogramowana)</li>
<li>duża liczba odwołań do pamięci</li>
<li>duża liczba i złożoność trybu adresowania</li>
</ul>
<h2 id="risc">RISC</h2>
<p>Reduced Instruction Set Computer - komputer o liście uproszczonych
instrukcji</p>
<p>architektury MIPS, SPARC, POWER_IBM RISC-V</p>
<ul>
<li>Główna koncepcja - skalarne dane lokalne procedury są przechowywane
w rejestrach procesora
<ul>
<li>mniej odwołań do pamięci</li>
<li>przeładowanie rejestrów przy wywoływaniu procedur (prolog i
epilog)</li>
</ul></li>
<li>Większa liczba rejestrów</li>
<li>Operacje trujargumentowe - źródło nie jest niszczone, bo są tam
trzymane dane</li>
<li>Tylko jeden tryb adresowania realizowany sprzętowo
<ul>
<li>prostsze kodowanie instrukcji</li>
<li>zazwyczaj tylko tryb rejestrowy pośredni z przemieszczeniem</li>
</ul></li>
<li>Proste instrukcje - prostsza jednostka wykonawcza (nie wykorzystuje
mikroprogramu)</li>
<li>Każda instrukcja ma tylko 1 argument docelowy - wyklucza operacje
stosowe (bo push i pop są dwuargumentowe)</li>
<li>Złożone operacje można złożyć z kilku instrukcji (w tym tryby
adresowania)</li>
<li>Instrukcje arytmetyczne i logiczne operują tylko na rejestrach i
argumentach natychmiastowych</li>
<li>Dana zajmuje cały rejestr i operacje arytmetyczne działają na całych
rejestrach (nie ma oddzielnych operacji)</li>
<li>Architektura load-store, procesor operuje na pamięci tylko poprzez
ładowanie z pamięci do rejestru i składowania z rejestru do pamięci
<ul>
<li>jedyne instrukcje, któe wymagają podania długości argumentu</li>
</ul></li>
<li>Stała długość instrukcji
<ul>
<li>potrzeba ich więcej</li>
<li>program zajmuje więcej pamięci</li>
<li>rozpoznawane przez układ kombinacyjny - szybkie</li>
</ul></li>
<li>Proste operacje wymagają wielu instrukcji</li>
<li>Problem z ładowaniem stałej do rejestru
<ul>
<li>załadowanie stałej 32-bitowej wymaga dwóch instrukcji</li>
</ul></li>
</ul>
<h2 id="vliw">VLIW</h2>
<p>Very Long Instruction Word</p>
<ul>
<li>procesor jest złożony z kilku jednostek</li>
<li>wykonuje operacje równolegle</li>
<li>instrukcji są grupowane w paczki, każda operacja wykonywana przez
inną część procesroa</li>
</ul>
<h2 id="post-risc">Post-Risc</h2>
<p>Ewolucja architektury RISC, wygodniejsza i wydajniejsza</p>
<ul>
<li>Dwie długości instrukcji
<ul>
<li>kompromis</li>
<li>wsparcie dla push i pop</li>
</ul></li>
</ul>
<p>ARMv6, 7, 8, 9 * instrukcje 16 i 32-bitowe * rejestr śladu *
wielokrotny push i pop - cały prolog lub epilog w jednej instrukcji</p>
<h2 id="zapis-binarny-instrukcji">Zapis binarny instrukcji</h2>
<ul>
<li>CISC - różne długości</li>
<li>RISC - jedna długosć</li>
<li>Post-RISC - dwie długości</li>
</ul>
<h3 id="budowa">Budowa</h3>
<ul>
<li>kod operacji</li>
<li>specyfikacja celu / argumentów</li>
</ul>
<h2 id="skok">Skok</h2>
<ul>
<li><p>bezwarunkowy</p>
<ul>
<li>statyczne - na stały adres docelowy</li>
<li>zmienny adres docelowy (z rejestru albo z pamięci, return jest
skokiem dynamicznym)</li>
</ul></li>
<li><p>warunkowy</p></li>
<li><p>jump - skok bezwzględny, w instrukcji podana wartość ładowana do
PC</p></li>
<li><p>branch - skok względny, w instrukcji podana wartość dodawana do
PC (przemieszczenie)</p></li>
</ul>

        </main>
    </div>
    <div class="table-of-contents">
        <nav id="TOC" role="doc-toc">
<ul>
<li><a href="#ciąg-dalszy">Ciąg dalszy</a>
<ul>
<li><a href="#operacje-warunkowe-w-jednostce-wektorowej">Operacje
warunkowe w jednostce wektorowej</a></li>
<li><a href="#budowa-aplikacyjnego-modelu-programowego">Budowa
aplikacyjnego modelu programowego</a>
<ul>
<li><a href="#podejścia">Podejścia</a></li>
</ul></li>
<li><a href="#cisc">CISC</a>
<ul>
<li><a href="#problemy">Problemy</a></li>
</ul></li>
<li><a href="#risc">RISC</a></li>
<li><a href="#vliw">VLIW</a></li>
<li><a href="#post-risc">Post-Risc</a></li>
<li><a href="#zapis-binarny-instrukcji">Zapis binarny instrukcji</a>
<ul>
<li><a href="#budowa">Budowa</a></li>
</ul></li>
<li><a href="#skok">Skok</a></li>
</ul></li>
</ul>
</nav>
    </div>
</div>
</body>
</html>