Classic Timing Analyzer report for finalPoject
Sun Dec 04 15:25:41 2016
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. Clock Hold: 'clk'
  8. tsu
  9. tco
 10. tpd
 11. th
 12. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                        ;
+------------------------------+------------------------------------------+---------------+----------------------------------+---------------------------------+------------------------------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                            ; To                                       ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+---------------------------------+------------------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 2.577 ns                         ; din[0]                          ; demux1to12:inst|Data_out12[0]            ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 24.321 ns                        ; controller:inst2|mux_select2[1] ; test0[7]                                 ; clk        ; --       ; 0            ;
; Worst-case tpd               ; N/A                                      ; None          ; 4.838 ns                         ; clk                             ; load_in                                  ; --         ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; 5.748 ns                         ; cf_load                         ; controller:inst2|nstate.S0_860           ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A                                      ; None          ; 16.46 MHz ( period = 60.742 ns ) ; demux1to12:inst|Data_out5[5]    ; MAC:inst5|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; controller:inst2|pstate.S5      ; controller:inst2|demuxto12_sel[3]        ; clk        ; clk      ; 136          ;
; Total number of failed paths ;                                          ;               ;                                  ;                                 ;                                          ;            ;          ; 136          ;
+------------------------------+------------------------------------------+---------------+----------------------------------+---------------------------------+------------------------------------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EPM1270F256A5      ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; -40                ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 125                ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; cf_load         ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                                                   ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------+------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                          ; To                                       ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------+------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 16.46 MHz ( period = 60.742 ns )                    ; demux1to12:inst|Data_out5[5]  ; MAC:inst5|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 29.662 ns               ;
; N/A                                     ; 16.47 MHz ( period = 60.700 ns )                    ; demux1to12:inst|Data_out8[5]  ; MAC:inst5|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 29.641 ns               ;
; N/A                                     ; 16.55 MHz ( period = 60.412 ns )                    ; demux1to12:inst|Data_out3[0]  ; MAC:inst5|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 29.497 ns               ;
; N/A                                     ; 16.63 MHz ( period = 60.126 ns )                    ; demux1to12:inst|Data_out10[0] ; MAC:inst4|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 29.354 ns               ;
; N/A                                     ; 16.64 MHz ( period = 60.100 ns )                    ; demux1to12:inst|Data_out1[2]  ; MAC:inst5|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 29.341 ns               ;
; N/A                                     ; 16.69 MHz ( period = 59.922 ns )                    ; demux1to12:inst|Data_out5[5]  ; MAC:inst5|MAC_Checker:inst1|feedback[15] ; clk        ; clk      ; None                        ; None                      ; 29.252 ns               ;
; N/A                                     ; 16.69 MHz ( period = 59.922 ns )                    ; demux1to12:inst|Data_out5[5]  ; MAC:inst5|MAC_Checker:inst1|feedback[13] ; clk        ; clk      ; None                        ; None                      ; 29.252 ns               ;
; N/A                                     ; 16.70 MHz ( period = 59.898 ns )                    ; demux1to12:inst|Data_out1[0]  ; MAC:inst4|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 29.240 ns               ;
; N/A                                     ; 16.70 MHz ( period = 59.890 ns )                    ; demux1to12:inst|Data_out1[4]  ; MAC:inst5|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 29.236 ns               ;
; N/A                                     ; 16.70 MHz ( period = 59.880 ns )                    ; demux1to12:inst|Data_out8[5]  ; MAC:inst5|MAC_Checker:inst1|feedback[15] ; clk        ; clk      ; None                        ; None                      ; 29.231 ns               ;
; N/A                                     ; 16.70 MHz ( period = 59.880 ns )                    ; demux1to12:inst|Data_out8[5]  ; MAC:inst5|MAC_Checker:inst1|feedback[13] ; clk        ; clk      ; None                        ; None                      ; 29.231 ns               ;
; N/A                                     ; 16.74 MHz ( period = 59.736 ns )                    ; demux1to12:inst|Data_out10[0] ; MAC:inst4|MAC_Checker:inst1|feedback[11] ; clk        ; clk      ; None                        ; None                      ; 29.159 ns               ;
; N/A                                     ; 16.75 MHz ( period = 59.710 ns )                    ; demux1to12:inst|Data_out1[5]  ; MAC:inst5|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 29.146 ns               ;
; N/A                                     ; 16.78 MHz ( period = 59.596 ns )                    ; demux1to12:inst|Data_out9[1]  ; MAC:inst4|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 29.089 ns               ;
; N/A                                     ; 16.78 MHz ( period = 59.592 ns )                    ; demux1to12:inst|Data_out3[0]  ; MAC:inst5|MAC_Checker:inst1|feedback[15] ; clk        ; clk      ; None                        ; None                      ; 29.087 ns               ;
; N/A                                     ; 16.78 MHz ( period = 59.592 ns )                    ; demux1to12:inst|Data_out3[0]  ; MAC:inst5|MAC_Checker:inst1|feedback[13] ; clk        ; clk      ; None                        ; None                      ; 29.087 ns               ;
; N/A                                     ; 16.80 MHz ( period = 59.522 ns )                    ; demux1to12:inst|Data_out9[0]  ; MAC:inst5|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 29.052 ns               ;
; N/A                                     ; 16.80 MHz ( period = 59.512 ns )                    ; demux1to12:inst|Data_out8[0]  ; MAC:inst5|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 29.047 ns               ;
; N/A                                     ; 16.80 MHz ( period = 59.508 ns )                    ; demux1to12:inst|Data_out1[0]  ; MAC:inst4|MAC_Checker:inst1|feedback[11] ; clk        ; clk      ; None                        ; None                      ; 29.045 ns               ;
; N/A                                     ; 16.82 MHz ( period = 59.460 ns )                    ; demux1to12:inst|Data_out4[0]  ; MAC:inst4|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 29.021 ns               ;
; N/A                                     ; 16.83 MHz ( period = 59.418 ns )                    ; demux1to12:inst|Data_out10[0] ; MAC:inst4|MAC_Checker:inst1|feedback[15] ; clk        ; clk      ; None                        ; None                      ; 29.000 ns               ;
; N/A                                     ; 16.85 MHz ( period = 59.348 ns )                    ; demux1to12:inst|Data_out5[3]  ; MAC:inst5|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 28.965 ns               ;
; N/A                                     ; 16.86 MHz ( period = 59.316 ns )                    ; demux1to12:inst|Data_out10[0] ; MAC:inst4|MAC_Checker:inst1|feedback[13] ; clk        ; clk      ; None                        ; None                      ; 28.949 ns               ;
; N/A                                     ; 16.87 MHz ( period = 59.280 ns )                    ; demux1to12:inst|Data_out1[2]  ; MAC:inst5|MAC_Checker:inst1|feedback[15] ; clk        ; clk      ; None                        ; None                      ; 28.931 ns               ;
; N/A                                     ; 16.87 MHz ( period = 59.280 ns )                    ; demux1to12:inst|Data_out1[2]  ; MAC:inst5|MAC_Checker:inst1|feedback[13] ; clk        ; clk      ; None                        ; None                      ; 28.931 ns               ;
; N/A                                     ; 16.89 MHz ( period = 59.222 ns )                    ; demux1to12:inst|Data_out5[5]  ; MAC:inst5|MAC_Checker:inst1|feedback[12] ; clk        ; clk      ; None                        ; None                      ; 28.902 ns               ;
; N/A                                     ; 16.89 MHz ( period = 59.206 ns )                    ; demux1to12:inst|Data_out9[1]  ; MAC:inst4|MAC_Checker:inst1|feedback[11] ; clk        ; clk      ; None                        ; None                      ; 28.894 ns               ;
; N/A                                     ; 16.89 MHz ( period = 59.190 ns )                    ; demux1to12:inst|Data_out1[0]  ; MAC:inst4|MAC_Checker:inst1|feedback[15] ; clk        ; clk      ; None                        ; None                      ; 28.886 ns               ;
; N/A                                     ; 16.90 MHz ( period = 59.180 ns )                    ; demux1to12:inst|Data_out8[5]  ; MAC:inst5|MAC_Checker:inst1|feedback[12] ; clk        ; clk      ; None                        ; None                      ; 28.881 ns               ;
; N/A                                     ; 16.91 MHz ( period = 59.146 ns )                    ; demux1to12:inst|Data_out2[0]  ; MAC:inst5|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 28.864 ns               ;
; N/A                                     ; 16.92 MHz ( period = 59.088 ns )                    ; demux1to12:inst|Data_out1[0]  ; MAC:inst4|MAC_Checker:inst1|feedback[13] ; clk        ; clk      ; None                        ; None                      ; 28.835 ns               ;
; N/A                                     ; 16.93 MHz ( period = 59.070 ns )                    ; demux1to12:inst|Data_out1[4]  ; MAC:inst5|MAC_Checker:inst1|feedback[15] ; clk        ; clk      ; None                        ; None                      ; 28.826 ns               ;
; N/A                                     ; 16.93 MHz ( period = 59.070 ns )                    ; demux1to12:inst|Data_out1[4]  ; MAC:inst5|MAC_Checker:inst1|feedback[13] ; clk        ; clk      ; None                        ; None                      ; 28.826 ns               ;
; N/A                                     ; 16.93 MHz ( period = 59.070 ns )                    ; demux1to12:inst|Data_out4[0]  ; MAC:inst4|MAC_Checker:inst1|feedback[11] ; clk        ; clk      ; None                        ; None                      ; 28.826 ns               ;
; N/A                                     ; 16.98 MHz ( period = 58.892 ns )                    ; demux1to12:inst|Data_out3[0]  ; MAC:inst5|MAC_Checker:inst1|feedback[12] ; clk        ; clk      ; None                        ; None                      ; 28.737 ns               ;
; N/A                                     ; 16.98 MHz ( period = 58.890 ns )                    ; demux1to12:inst|Data_out1[5]  ; MAC:inst5|MAC_Checker:inst1|feedback[15] ; clk        ; clk      ; None                        ; None                      ; 28.736 ns               ;
; N/A                                     ; 16.98 MHz ( period = 58.890 ns )                    ; demux1to12:inst|Data_out1[5]  ; MAC:inst5|MAC_Checker:inst1|feedback[13] ; clk        ; clk      ; None                        ; None                      ; 28.736 ns               ;
; N/A                                     ; 17.00 MHz ( period = 58.828 ns )                    ; demux1to12:inst|Data_out6[5]  ; MAC:inst5|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 28.705 ns               ;
; N/A                                     ; 17.01 MHz ( period = 58.802 ns )                    ; demux1to12:inst|Data_out10[7] ; MAC:inst5|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 28.692 ns               ;
; N/A                                     ; 17.01 MHz ( period = 58.786 ns )                    ; demux1to12:inst|Data_out9[1]  ; MAC:inst4|MAC_Checker:inst1|feedback[15] ; clk        ; clk      ; None                        ; None                      ; 28.684 ns               ;
; N/A                                     ; 17.01 MHz ( period = 58.786 ns )                    ; demux1to12:inst|Data_out9[1]  ; MAC:inst4|MAC_Checker:inst1|feedback[13] ; clk        ; clk      ; None                        ; None                      ; 28.684 ns               ;
; N/A                                     ; 17.02 MHz ( period = 58.768 ns )                    ; demux1to12:inst|Data_out10[0] ; MAC:inst4|MAC_Checker:inst1|feedback[12] ; clk        ; clk      ; None                        ; None                      ; 28.675 ns               ;
; N/A                                     ; 17.02 MHz ( period = 58.752 ns )                    ; demux1to12:inst|Data_out4[0]  ; MAC:inst4|MAC_Checker:inst1|feedback[15] ; clk        ; clk      ; None                        ; None                      ; 28.667 ns               ;
; N/A                                     ; 17.04 MHz ( period = 58.702 ns )                    ; demux1to12:inst|Data_out9[0]  ; MAC:inst5|MAC_Checker:inst1|feedback[15] ; clk        ; clk      ; None                        ; None                      ; 28.642 ns               ;
; N/A                                     ; 17.04 MHz ( period = 58.702 ns )                    ; demux1to12:inst|Data_out9[0]  ; MAC:inst5|MAC_Checker:inst1|feedback[13] ; clk        ; clk      ; None                        ; None                      ; 28.642 ns               ;
; N/A                                     ; 17.04 MHz ( period = 58.692 ns )                    ; demux1to12:inst|Data_out8[0]  ; MAC:inst5|MAC_Checker:inst1|feedback[15] ; clk        ; clk      ; None                        ; None                      ; 28.637 ns               ;
; N/A                                     ; 17.04 MHz ( period = 58.692 ns )                    ; demux1to12:inst|Data_out8[0]  ; MAC:inst5|MAC_Checker:inst1|feedback[13] ; clk        ; clk      ; None                        ; None                      ; 28.637 ns               ;
; N/A                                     ; 17.05 MHz ( period = 58.650 ns )                    ; demux1to12:inst|Data_out4[0]  ; MAC:inst4|MAC_Checker:inst1|feedback[13] ; clk        ; clk      ; None                        ; None                      ; 28.616 ns               ;
; N/A                                     ; 17.07 MHz ( period = 58.580 ns )                    ; demux1to12:inst|Data_out1[2]  ; MAC:inst5|MAC_Checker:inst1|feedback[12] ; clk        ; clk      ; None                        ; None                      ; 28.581 ns               ;
; N/A                                     ; 17.07 MHz ( period = 58.566 ns )                    ; demux1to12:inst|Data_out7[0]  ; MAC:inst4|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 28.574 ns               ;
; N/A                                     ; 17.08 MHz ( period = 58.540 ns )                    ; demux1to12:inst|Data_out1[0]  ; MAC:inst4|MAC_Checker:inst1|feedback[12] ; clk        ; clk      ; None                        ; None                      ; 28.561 ns               ;
; N/A                                     ; 17.09 MHz ( period = 58.528 ns )                    ; demux1to12:inst|Data_out5[3]  ; MAC:inst5|MAC_Checker:inst1|feedback[15] ; clk        ; clk      ; None                        ; None                      ; 28.555 ns               ;
; N/A                                     ; 17.09 MHz ( period = 58.528 ns )                    ; demux1to12:inst|Data_out5[3]  ; MAC:inst5|MAC_Checker:inst1|feedback[13] ; clk        ; clk      ; None                        ; None                      ; 28.555 ns               ;
; N/A                                     ; 17.13 MHz ( period = 58.370 ns )                    ; demux1to12:inst|Data_out1[4]  ; MAC:inst5|MAC_Checker:inst1|feedback[12] ; clk        ; clk      ; None                        ; None                      ; 28.476 ns               ;
; N/A                                     ; 17.15 MHz ( period = 58.326 ns )                    ; demux1to12:inst|Data_out2[0]  ; MAC:inst5|MAC_Checker:inst1|feedback[15] ; clk        ; clk      ; None                        ; None                      ; 28.454 ns               ;
; N/A                                     ; 17.15 MHz ( period = 58.326 ns )                    ; demux1to12:inst|Data_out2[0]  ; MAC:inst5|MAC_Checker:inst1|feedback[13] ; clk        ; clk      ; None                        ; None                      ; 28.454 ns               ;
; N/A                                     ; 17.16 MHz ( period = 58.290 ns )                    ; demux1to12:inst|Data_out10[0] ; MAC:inst4|MAC_Checker:inst1|feedback[10] ; clk        ; clk      ; None                        ; None                      ; 28.436 ns               ;
; N/A                                     ; 17.17 MHz ( period = 58.256 ns )                    ; demux1to12:inst|Data_out8[3]  ; MAC:inst5|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 28.419 ns               ;
; N/A                                     ; 17.17 MHz ( period = 58.238 ns )                    ; demux1to12:inst|Data_out9[1]  ; MAC:inst4|MAC_Checker:inst1|feedback[12] ; clk        ; clk      ; None                        ; None                      ; 28.410 ns               ;
; N/A                                     ; 17.18 MHz ( period = 58.216 ns )                    ; demux1to12:inst|Data_out10[0] ; MAC:inst5|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 28.399 ns               ;
; N/A                                     ; 17.19 MHz ( period = 58.190 ns )                    ; demux1to12:inst|Data_out1[5]  ; MAC:inst5|MAC_Checker:inst1|feedback[12] ; clk        ; clk      ; None                        ; None                      ; 28.386 ns               ;
; N/A                                     ; 17.19 MHz ( period = 58.176 ns )                    ; demux1to12:inst|Data_out7[0]  ; MAC:inst4|MAC_Checker:inst1|feedback[11] ; clk        ; clk      ; None                        ; None                      ; 28.379 ns               ;
; N/A                                     ; 17.20 MHz ( period = 58.130 ns )                    ; demux1to12:inst|Data_out5[4]  ; MAC:inst5|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 28.356 ns               ;
; N/A                                     ; 17.21 MHz ( period = 58.102 ns )                    ; demux1to12:inst|Data_out4[0]  ; MAC:inst4|MAC_Checker:inst1|feedback[12] ; clk        ; clk      ; None                        ; None                      ; 28.342 ns               ;
; N/A                                     ; 17.22 MHz ( period = 58.078 ns )                    ; demux1to12:inst|Data_out9[6]  ; MAC:inst4|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 28.330 ns               ;
; N/A                                     ; 17.22 MHz ( period = 58.062 ns )                    ; demux1to12:inst|Data_out1[0]  ; MAC:inst4|MAC_Checker:inst1|feedback[10] ; clk        ; clk      ; None                        ; None                      ; 28.322 ns               ;
; N/A                                     ; 17.24 MHz ( period = 58.008 ns )                    ; demux1to12:inst|Data_out6[5]  ; MAC:inst5|MAC_Checker:inst1|feedback[15] ; clk        ; clk      ; None                        ; None                      ; 28.295 ns               ;
; N/A                                     ; 17.24 MHz ( period = 58.008 ns )                    ; demux1to12:inst|Data_out6[5]  ; MAC:inst5|MAC_Checker:inst1|feedback[13] ; clk        ; clk      ; None                        ; None                      ; 28.295 ns               ;
; N/A                                     ; 17.24 MHz ( period = 58.002 ns )                    ; demux1to12:inst|Data_out9[0]  ; MAC:inst5|MAC_Checker:inst1|feedback[12] ; clk        ; clk      ; None                        ; None                      ; 28.292 ns               ;
; N/A                                     ; 17.24 MHz ( period = 57.992 ns )                    ; demux1to12:inst|Data_out8[0]  ; MAC:inst5|MAC_Checker:inst1|feedback[12] ; clk        ; clk      ; None                        ; None                      ; 28.287 ns               ;
; N/A                                     ; 17.25 MHz ( period = 57.982 ns )                    ; demux1to12:inst|Data_out10[7] ; MAC:inst5|MAC_Checker:inst1|feedback[15] ; clk        ; clk      ; None                        ; None                      ; 28.282 ns               ;
; N/A                                     ; 17.25 MHz ( period = 57.982 ns )                    ; demux1to12:inst|Data_out10[7] ; MAC:inst5|MAC_Checker:inst1|feedback[13] ; clk        ; clk      ; None                        ; None                      ; 28.282 ns               ;
; N/A                                     ; 17.27 MHz ( period = 57.912 ns )                    ; demux1to12:inst|Data_out6[5]  ; MAC:inst4|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 28.247 ns               ;
; N/A                                     ; 17.28 MHz ( period = 57.858 ns )                    ; demux1to12:inst|Data_out7[0]  ; MAC:inst4|MAC_Checker:inst1|feedback[15] ; clk        ; clk      ; None                        ; None                      ; 28.220 ns               ;
; N/A                                     ; 17.29 MHz ( period = 57.828 ns )                    ; demux1to12:inst|Data_out5[3]  ; MAC:inst5|MAC_Checker:inst1|feedback[12] ; clk        ; clk      ; None                        ; None                      ; 28.205 ns               ;
; N/A                                     ; 17.30 MHz ( period = 57.818 ns )                    ; demux1to12:inst|Data_out7[5]  ; MAC:inst5|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 28.200 ns               ;
; N/A                                     ; 17.30 MHz ( period = 57.798 ns )                    ; demux1to12:inst|Data_out9[1]  ; MAC:inst4|MAC_Checker:inst1|feedback[9]  ; clk        ; clk      ; None                        ; None                      ; 28.190 ns               ;
; N/A                                     ; 17.30 MHz ( period = 57.794 ns )                    ; demux1to12:inst|Data_out5[2]  ; MAC:inst5|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 28.188 ns               ;
; N/A                                     ; 17.30 MHz ( period = 57.794 ns )                    ; demux1to12:inst|Data_out10[0] ; MAC:inst4|MAC_Checker:inst1|feedback[9]  ; clk        ; clk      ; None                        ; None                      ; 28.188 ns               ;
; N/A                                     ; 17.31 MHz ( period = 57.760 ns )                    ; demux1to12:inst|Data_out9[1]  ; MAC:inst4|MAC_Checker:inst1|feedback[10] ; clk        ; clk      ; None                        ; None                      ; 28.171 ns               ;
; N/A                                     ; 17.31 MHz ( period = 57.756 ns )                    ; demux1to12:inst|Data_out7[0]  ; MAC:inst4|MAC_Checker:inst1|feedback[13] ; clk        ; clk      ; None                        ; None                      ; 28.169 ns               ;
; N/A                                     ; 17.32 MHz ( period = 57.732 ns )                    ; demux1to12:inst|Data_out8[4]  ; MAC:inst5|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 28.157 ns               ;
; N/A                                     ; 17.32 MHz ( period = 57.730 ns )                    ; demux1to12:inst|Data_out6[6]  ; MAC:inst4|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 28.156 ns               ;
; N/A                                     ; 17.33 MHz ( period = 57.688 ns )                    ; demux1to12:inst|Data_out9[6]  ; MAC:inst4|MAC_Checker:inst1|feedback[11] ; clk        ; clk      ; None                        ; None                      ; 28.135 ns               ;
; N/A                                     ; 17.35 MHz ( period = 57.642 ns )                    ; demux1to12:inst|Data_out9[4]  ; MAC:inst4|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 28.112 ns               ;
; N/A                                     ; 17.35 MHz ( period = 57.626 ns )                    ; demux1to12:inst|Data_out2[0]  ; MAC:inst5|MAC_Checker:inst1|feedback[12] ; clk        ; clk      ; None                        ; None                      ; 28.104 ns               ;
; N/A                                     ; 17.35 MHz ( period = 57.626 ns )                    ; demux1to12:inst|Data_out9[2]  ; MAC:inst4|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 28.104 ns               ;
; N/A                                     ; 17.35 MHz ( period = 57.624 ns )                    ; demux1to12:inst|Data_out4[0]  ; MAC:inst4|MAC_Checker:inst1|feedback[10] ; clk        ; clk      ; None                        ; None                      ; 28.103 ns               ;
; N/A                                     ; 17.37 MHz ( period = 57.584 ns )                    ; demux1to12:inst|Data_out5[5]  ; MAC:inst5|MAC_Checker:inst1|dout[15]     ; clk        ; clk      ; None                        ; None                      ; 28.083 ns               ;
; N/A                                     ; 17.37 MHz ( period = 57.584 ns )                    ; demux1to12:inst|Data_out5[5]  ; MAC:inst5|MAC_Checker:inst1|dout[14]     ; clk        ; clk      ; None                        ; None                      ; 28.083 ns               ;
; N/A                                     ; 17.37 MHz ( period = 57.584 ns )                    ; demux1to12:inst|Data_out5[5]  ; MAC:inst5|MAC_Checker:inst1|dout[13]     ; clk        ; clk      ; None                        ; None                      ; 28.083 ns               ;
; N/A                                     ; 17.37 MHz ( period = 57.566 ns )                    ; demux1to12:inst|Data_out1[0]  ; MAC:inst4|MAC_Checker:inst1|feedback[9]  ; clk        ; clk      ; None                        ; None                      ; 28.074 ns               ;
; N/A                                     ; 17.37 MHz ( period = 57.558 ns )                    ; demux1to12:inst|Data_out1[3]  ; MAC:inst5|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 28.070 ns               ;
; N/A                                     ; 17.38 MHz ( period = 57.542 ns )                    ; demux1to12:inst|Data_out8[5]  ; MAC:inst5|MAC_Checker:inst1|dout[15]     ; clk        ; clk      ; None                        ; None                      ; 28.062 ns               ;
; N/A                                     ; 17.38 MHz ( period = 57.542 ns )                    ; demux1to12:inst|Data_out8[5]  ; MAC:inst5|MAC_Checker:inst1|dout[14]     ; clk        ; clk      ; None                        ; None                      ; 28.062 ns               ;
; N/A                                     ; 17.38 MHz ( period = 57.542 ns )                    ; demux1to12:inst|Data_out8[5]  ; MAC:inst5|MAC_Checker:inst1|dout[13]     ; clk        ; clk      ; None                        ; None                      ; 28.062 ns               ;
; N/A                                     ; 17.38 MHz ( period = 57.542 ns )                    ; demux1to12:inst|Data_out7[0]  ; MAC:inst5|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 28.062 ns               ;
; N/A                                     ; 17.38 MHz ( period = 57.522 ns )                    ; demux1to12:inst|Data_out6[5]  ; MAC:inst4|MAC_Checker:inst1|feedback[11] ; clk        ; clk      ; None                        ; None                      ; 28.052 ns               ;
; N/A                                     ; 17.39 MHz ( period = 57.520 ns )                    ; demux1to12:inst|Data_out5[0]  ; MAC:inst5|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 28.051 ns               ;
; N/A                                     ; 17.40 MHz ( period = 57.456 ns )                    ; demux1to12:inst|Data_out10[5] ; MAC:inst5|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 28.019 ns               ;
; N/A                                     ; 17.41 MHz ( period = 57.436 ns )                    ; demux1to12:inst|Data_out8[3]  ; MAC:inst5|MAC_Checker:inst1|feedback[15] ; clk        ; clk      ; None                        ; None                      ; 28.009 ns               ;
; N/A                                     ; 17.41 MHz ( period = 57.436 ns )                    ; demux1to12:inst|Data_out8[3]  ; MAC:inst5|MAC_Checker:inst1|feedback[13] ; clk        ; clk      ; None                        ; None                      ; 28.009 ns               ;
; N/A                                     ; 17.42 MHz ( period = 57.400 ns )                    ; demux1to12:inst|Data_out6[5]  ; MAC:inst4|MAC_Checker:inst1|feedback[15] ; clk        ; clk      ; None                        ; None                      ; 27.991 ns               ;
; N/A                                     ; 17.42 MHz ( period = 57.396 ns )                    ; demux1to12:inst|Data_out10[0] ; MAC:inst5|MAC_Checker:inst1|feedback[15] ; clk        ; clk      ; None                        ; None                      ; 27.989 ns               ;
; N/A                                     ; 17.42 MHz ( period = 57.396 ns )                    ; demux1to12:inst|Data_out10[0] ; MAC:inst5|MAC_Checker:inst1|feedback[13] ; clk        ; clk      ; None                        ; None                      ; 27.989 ns               ;
; N/A                                     ; 17.43 MHz ( period = 57.370 ns )                    ; demux1to12:inst|Data_out9[6]  ; MAC:inst4|MAC_Checker:inst1|feedback[15] ; clk        ; clk      ; None                        ; None                      ; 27.976 ns               ;
; N/A                                     ; 17.43 MHz ( period = 57.356 ns )                    ; demux1to12:inst|Data_out1[1]  ; MAC:inst5|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 27.969 ns               ;
; N/A                                     ; 17.44 MHz ( period = 57.354 ns )                    ; demux1to12:inst|Data_out4[4]  ; MAC:inst5|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 27.968 ns               ;
; N/A                                     ; 17.44 MHz ( period = 57.340 ns )                    ; demux1to12:inst|Data_out6[6]  ; MAC:inst4|MAC_Checker:inst1|feedback[11] ; clk        ; clk      ; None                        ; None                      ; 27.961 ns               ;
; N/A                                     ; 17.45 MHz ( period = 57.310 ns )                    ; demux1to12:inst|Data_out5[4]  ; MAC:inst5|MAC_Checker:inst1|feedback[15] ; clk        ; clk      ; None                        ; None                      ; 27.946 ns               ;
; N/A                                     ; 17.45 MHz ( period = 57.310 ns )                    ; demux1to12:inst|Data_out5[4]  ; MAC:inst5|MAC_Checker:inst1|feedback[13] ; clk        ; clk      ; None                        ; None                      ; 27.946 ns               ;
; N/A                                     ; 17.45 MHz ( period = 57.308 ns )                    ; demux1to12:inst|Data_out6[5]  ; MAC:inst5|MAC_Checker:inst1|feedback[12] ; clk        ; clk      ; None                        ; None                      ; 27.945 ns               ;
; N/A                                     ; 17.46 MHz ( period = 57.282 ns )                    ; demux1to12:inst|Data_out10[7] ; MAC:inst5|MAC_Checker:inst1|feedback[12] ; clk        ; clk      ; None                        ; None                      ; 27.932 ns               ;
; N/A                                     ; 17.46 MHz ( period = 57.268 ns )                    ; demux1to12:inst|Data_out9[6]  ; MAC:inst4|MAC_Checker:inst1|feedback[13] ; clk        ; clk      ; None                        ; None                      ; 27.925 ns               ;
; N/A                                     ; 17.46 MHz ( period = 57.266 ns )                    ; demux1to12:inst|Data_out9[4]  ; MAC:inst4|MAC_Checker:inst1|feedback[15] ; clk        ; clk      ; None                        ; None                      ; 27.924 ns               ;
; N/A                                     ; 17.47 MHz ( period = 57.254 ns )                    ; demux1to12:inst|Data_out3[0]  ; MAC:inst5|MAC_Checker:inst1|dout[15]     ; clk        ; clk      ; None                        ; None                      ; 27.918 ns               ;
; N/A                                     ; 17.47 MHz ( period = 57.254 ns )                    ; demux1to12:inst|Data_out3[0]  ; MAC:inst5|MAC_Checker:inst1|dout[14]     ; clk        ; clk      ; None                        ; None                      ; 27.918 ns               ;
; N/A                                     ; 17.47 MHz ( period = 57.254 ns )                    ; demux1to12:inst|Data_out3[0]  ; MAC:inst5|MAC_Checker:inst1|dout[13]     ; clk        ; clk      ; None                        ; None                      ; 27.918 ns               ;
; N/A                                     ; 17.47 MHz ( period = 57.252 ns )                    ; demux1to12:inst|Data_out9[4]  ; MAC:inst4|MAC_Checker:inst1|feedback[11] ; clk        ; clk      ; None                        ; None                      ; 27.917 ns               ;
; N/A                                     ; 17.47 MHz ( period = 57.236 ns )                    ; demux1to12:inst|Data_out9[2]  ; MAC:inst4|MAC_Checker:inst1|feedback[11] ; clk        ; clk      ; None                        ; None                      ; 27.909 ns               ;
; N/A                                     ; 17.48 MHz ( period = 57.208 ns )                    ; demux1to12:inst|Data_out7[0]  ; MAC:inst4|MAC_Checker:inst1|feedback[12] ; clk        ; clk      ; None                        ; None                      ; 27.895 ns               ;
; N/A                                     ; 17.49 MHz ( period = 57.162 ns )                    ; demux1to12:inst|Data_out5[0]  ; MAC:inst4|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 27.872 ns               ;
; N/A                                     ; 17.50 MHz ( period = 57.128 ns )                    ; demux1to12:inst|Data_out4[0]  ; MAC:inst4|MAC_Checker:inst1|feedback[9]  ; clk        ; clk      ; None                        ; None                      ; 27.855 ns               ;
; N/A                                     ; 17.51 MHz ( period = 57.120 ns )                    ; demux1to12:inst|Data_out8[2]  ; MAC:inst5|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 27.851 ns               ;
; N/A                                     ; 17.51 MHz ( period = 57.102 ns )                    ; demux1to12:inst|Data_out6[5]  ; MAC:inst4|MAC_Checker:inst1|feedback[13] ; clk        ; clk      ; None                        ; None                      ; 27.842 ns               ;
; N/A                                     ; 17.52 MHz ( period = 57.070 ns )                    ; demux1to12:inst|Data_out1[0]  ; MAC:inst5|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 27.826 ns               ;
; N/A                                     ; 17.52 MHz ( period = 57.064 ns )                    ; demux1to12:inst|Data_out4[5]  ; MAC:inst5|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 27.823 ns               ;
; N/A                                     ; 17.54 MHz ( period = 57.022 ns )                    ; demux1to12:inst|Data_out6[6]  ; MAC:inst4|MAC_Checker:inst1|feedback[15] ; clk        ; clk      ; None                        ; None                      ; 27.802 ns               ;
; N/A                                     ; 17.54 MHz ( period = 56.998 ns )                    ; demux1to12:inst|Data_out7[5]  ; MAC:inst5|MAC_Checker:inst1|feedback[15] ; clk        ; clk      ; None                        ; None                      ; 27.790 ns               ;
; N/A                                     ; 17.54 MHz ( period = 56.998 ns )                    ; demux1to12:inst|Data_out7[5]  ; MAC:inst5|MAC_Checker:inst1|feedback[13] ; clk        ; clk      ; None                        ; None                      ; 27.790 ns               ;
; N/A                                     ; 17.55 MHz ( period = 56.992 ns )                    ; demux1to12:inst|Data_out6[3]  ; MAC:inst4|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 27.787 ns               ;
; N/A                                     ; 17.55 MHz ( period = 56.988 ns )                    ; demux1to12:inst|Data_out10[0] ; MAC:inst4|MAC_Checker:inst1|dout[15]     ; clk        ; clk      ; None                        ; None                      ; 27.785 ns               ;
; N/A                                     ; 17.55 MHz ( period = 56.978 ns )                    ; demux1to12:inst|Data_out10[0] ; MAC:inst4|MAC_Checker:inst1|dout[14]     ; clk        ; clk      ; None                        ; None                      ; 27.780 ns               ;
; N/A                                     ; 17.55 MHz ( period = 56.978 ns )                    ; demux1to12:inst|Data_out10[0] ; MAC:inst4|MAC_Checker:inst1|dout[13]     ; clk        ; clk      ; None                        ; None                      ; 27.780 ns               ;
; N/A                                     ; 17.55 MHz ( period = 56.974 ns )                    ; demux1to12:inst|Data_out5[2]  ; MAC:inst5|MAC_Checker:inst1|feedback[15] ; clk        ; clk      ; None                        ; None                      ; 27.778 ns               ;
; N/A                                     ; 17.55 MHz ( period = 56.974 ns )                    ; demux1to12:inst|Data_out5[2]  ; MAC:inst5|MAC_Checker:inst1|feedback[13] ; clk        ; clk      ; None                        ; None                      ; 27.778 ns               ;
; N/A                                     ; 17.56 MHz ( period = 56.946 ns )                    ; demux1to12:inst|Data_out3[4]  ; MAC:inst5|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 27.764 ns               ;
; N/A                                     ; 17.56 MHz ( period = 56.942 ns )                    ; demux1to12:inst|Data_out1[2]  ; MAC:inst5|MAC_Checker:inst1|dout[15]     ; clk        ; clk      ; None                        ; None                      ; 27.762 ns               ;
; N/A                                     ; 17.56 MHz ( period = 56.942 ns )                    ; demux1to12:inst|Data_out1[2]  ; MAC:inst5|MAC_Checker:inst1|dout[14]     ; clk        ; clk      ; None                        ; None                      ; 27.762 ns               ;
; N/A                                     ; 17.56 MHz ( period = 56.942 ns )                    ; demux1to12:inst|Data_out1[2]  ; MAC:inst5|MAC_Checker:inst1|dout[13]     ; clk        ; clk      ; None                        ; None                      ; 27.762 ns               ;
; N/A                                     ; 17.56 MHz ( period = 56.940 ns )                    ; demux1to12:inst|Data_out9[7]  ; MAC:inst4|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 27.761 ns               ;
; N/A                                     ; 17.56 MHz ( period = 56.938 ns )                    ; demux1to12:inst|Data_out5[5]  ; MAC:inst5|MAC_Checker:inst1|feedback[11] ; clk        ; clk      ; None                        ; None                      ; 27.760 ns               ;
; N/A                                     ; 17.56 MHz ( period = 56.936 ns )                    ; demux1to12:inst|Data_out11[5] ; MAC:inst5|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 27.759 ns               ;
; N/A                                     ; 17.57 MHz ( period = 56.930 ns )                    ; demux1to12:inst|Data_out6[0]  ; MAC:inst5|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 27.756 ns               ;
; N/A                                     ; 17.57 MHz ( period = 56.920 ns )                    ; demux1to12:inst|Data_out6[6]  ; MAC:inst4|MAC_Checker:inst1|feedback[13] ; clk        ; clk      ; None                        ; None                      ; 27.751 ns               ;
; N/A                                     ; 17.57 MHz ( period = 56.912 ns )                    ; demux1to12:inst|Data_out8[4]  ; MAC:inst5|MAC_Checker:inst1|feedback[15] ; clk        ; clk      ; None                        ; None                      ; 27.747 ns               ;
; N/A                                     ; 17.57 MHz ( period = 56.912 ns )                    ; demux1to12:inst|Data_out8[4]  ; MAC:inst5|MAC_Checker:inst1|feedback[13] ; clk        ; clk      ; None                        ; None                      ; 27.747 ns               ;
; N/A                                     ; 17.58 MHz ( period = 56.896 ns )                    ; demux1to12:inst|Data_out8[5]  ; MAC:inst5|MAC_Checker:inst1|feedback[11] ; clk        ; clk      ; None                        ; None                      ; 27.739 ns               ;
; N/A                                     ; 17.60 MHz ( period = 56.832 ns )                    ; demux1to12:inst|Data_out9[4]  ; MAC:inst4|MAC_Checker:inst1|feedback[13] ; clk        ; clk      ; None                        ; None                      ; 27.707 ns               ;
; N/A                                     ; 17.60 MHz ( period = 56.818 ns )                    ; demux1to12:inst|Data_out2[6]  ; MAC:inst5|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 27.700 ns               ;
; N/A                                     ; 17.60 MHz ( period = 56.816 ns )                    ; demux1to12:inst|Data_out9[2]  ; MAC:inst4|MAC_Checker:inst1|feedback[15] ; clk        ; clk      ; None                        ; None                      ; 27.699 ns               ;
; N/A                                     ; 17.60 MHz ( period = 56.816 ns )                    ; demux1to12:inst|Data_out9[2]  ; MAC:inst4|MAC_Checker:inst1|feedback[13] ; clk        ; clk      ; None                        ; None                      ; 27.699 ns               ;
; N/A                                     ; 17.61 MHz ( period = 56.776 ns )                    ; demux1to12:inst|Data_out6[7]  ; MAC:inst4|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 27.679 ns               ;
; N/A                                     ; 17.61 MHz ( period = 56.772 ns )                    ; demux1to12:inst|Data_out5[0]  ; MAC:inst4|MAC_Checker:inst1|feedback[11] ; clk        ; clk      ; None                        ; None                      ; 27.677 ns               ;
; N/A                                     ; 17.62 MHz ( period = 56.760 ns )                    ; demux1to12:inst|Data_out1[0]  ; MAC:inst4|MAC_Checker:inst1|dout[15]     ; clk        ; clk      ; None                        ; None                      ; 27.671 ns               ;
; N/A                                     ; 17.62 MHz ( period = 56.750 ns )                    ; demux1to12:inst|Data_out1[0]  ; MAC:inst4|MAC_Checker:inst1|dout[14]     ; clk        ; clk      ; None                        ; None                      ; 27.666 ns               ;
; N/A                                     ; 17.62 MHz ( period = 56.750 ns )                    ; demux1to12:inst|Data_out1[0]  ; MAC:inst4|MAC_Checker:inst1|dout[13]     ; clk        ; clk      ; None                        ; None                      ; 27.666 ns               ;
; N/A                                     ; 17.62 MHz ( period = 56.738 ns )                    ; demux1to12:inst|Data_out1[3]  ; MAC:inst5|MAC_Checker:inst1|feedback[15] ; clk        ; clk      ; None                        ; None                      ; 27.660 ns               ;
; N/A                                     ; 17.62 MHz ( period = 56.738 ns )                    ; demux1to12:inst|Data_out1[3]  ; MAC:inst5|MAC_Checker:inst1|feedback[13] ; clk        ; clk      ; None                        ; None                      ; 27.660 ns               ;
; N/A                                     ; 17.63 MHz ( period = 56.736 ns )                    ; demux1to12:inst|Data_out8[3]  ; MAC:inst5|MAC_Checker:inst1|feedback[12] ; clk        ; clk      ; None                        ; None                      ; 27.659 ns               ;
; N/A                                     ; 17.63 MHz ( period = 56.732 ns )                    ; demux1to12:inst|Data_out1[4]  ; MAC:inst5|MAC_Checker:inst1|dout[15]     ; clk        ; clk      ; None                        ; None                      ; 27.657 ns               ;
; N/A                                     ; 17.63 MHz ( period = 56.732 ns )                    ; demux1to12:inst|Data_out1[4]  ; MAC:inst5|MAC_Checker:inst1|dout[14]     ; clk        ; clk      ; None                        ; None                      ; 27.657 ns               ;
; N/A                                     ; 17.63 MHz ( period = 56.732 ns )                    ; demux1to12:inst|Data_out1[4]  ; MAC:inst5|MAC_Checker:inst1|dout[13]     ; clk        ; clk      ; None                        ; None                      ; 27.657 ns               ;
; N/A                                     ; 17.63 MHz ( period = 56.730 ns )                    ; demux1to12:inst|Data_out7[0]  ; MAC:inst4|MAC_Checker:inst1|feedback[10] ; clk        ; clk      ; None                        ; None                      ; 27.656 ns               ;
; N/A                                     ; 17.63 MHz ( period = 56.722 ns )                    ; demux1to12:inst|Data_out7[0]  ; MAC:inst5|MAC_Checker:inst1|feedback[15] ; clk        ; clk      ; None                        ; None                      ; 27.652 ns               ;
; N/A                                     ; 17.63 MHz ( period = 56.722 ns )                    ; demux1to12:inst|Data_out7[0]  ; MAC:inst5|MAC_Checker:inst1|feedback[13] ; clk        ; clk      ; None                        ; None                      ; 27.652 ns               ;
; N/A                                     ; 17.63 MHz ( period = 56.720 ns )                    ; demux1to12:inst|Data_out9[6]  ; MAC:inst4|MAC_Checker:inst1|feedback[12] ; clk        ; clk      ; None                        ; None                      ; 27.651 ns               ;
; N/A                                     ; 17.64 MHz ( period = 56.702 ns )                    ; demux1to12:inst|Data_out3[0]  ; MAC:inst4|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 27.642 ns               ;
; N/A                                     ; 17.64 MHz ( period = 56.700 ns )                    ; demux1to12:inst|Data_out5[0]  ; MAC:inst5|MAC_Checker:inst1|feedback[15] ; clk        ; clk      ; None                        ; None                      ; 27.641 ns               ;
; N/A                                     ; 17.64 MHz ( period = 56.700 ns )                    ; demux1to12:inst|Data_out5[0]  ; MAC:inst5|MAC_Checker:inst1|feedback[13] ; clk        ; clk      ; None                        ; None                      ; 27.641 ns               ;
; N/A                                     ; 17.64 MHz ( period = 56.696 ns )                    ; demux1to12:inst|Data_out10[0] ; MAC:inst5|MAC_Checker:inst1|feedback[12] ; clk        ; clk      ; None                        ; None                      ; 27.639 ns               ;
; N/A                                     ; 17.65 MHz ( period = 56.656 ns )                    ; demux1to12:inst|Data_out5[5]  ; MAC:inst5|MAC_Checker:inst1|feedback[10] ; clk        ; clk      ; None                        ; None                      ; 27.619 ns               ;
; N/A                                     ; 17.66 MHz ( period = 56.636 ns )                    ; demux1to12:inst|Data_out10[5] ; MAC:inst5|MAC_Checker:inst1|feedback[15] ; clk        ; clk      ; None                        ; None                      ; 27.609 ns               ;
; N/A                                     ; 17.66 MHz ( period = 56.636 ns )                    ; demux1to12:inst|Data_out10[5] ; MAC:inst5|MAC_Checker:inst1|feedback[13] ; clk        ; clk      ; None                        ; None                      ; 27.609 ns               ;
; N/A                                     ; 17.66 MHz ( period = 56.614 ns )                    ; demux1to12:inst|Data_out8[5]  ; MAC:inst5|MAC_Checker:inst1|feedback[10] ; clk        ; clk      ; None                        ; None                      ; 27.598 ns               ;
; N/A                                     ; 17.66 MHz ( period = 56.610 ns )                    ; demux1to12:inst|Data_out5[4]  ; MAC:inst5|MAC_Checker:inst1|feedback[12] ; clk        ; clk      ; None                        ; None                      ; 27.596 ns               ;
; N/A                                     ; 17.67 MHz ( period = 56.608 ns )                    ; demux1to12:inst|Data_out3[0]  ; MAC:inst5|MAC_Checker:inst1|feedback[11] ; clk        ; clk      ; None                        ; None                      ; 27.595 ns               ;
; N/A                                     ; 17.67 MHz ( period = 56.602 ns )                    ; demux1to12:inst|Data_out6[3]  ; MAC:inst4|MAC_Checker:inst1|feedback[11] ; clk        ; clk      ; None                        ; None                      ; 27.592 ns               ;
; N/A                                     ; 17.67 MHz ( period = 56.590 ns )                    ; demux1to12:inst|Data_out9[5]  ; MAC:inst4|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 27.586 ns               ;
; N/A                                     ; 17.68 MHz ( period = 56.554 ns )                    ; demux1to12:inst|Data_out6[5]  ; MAC:inst4|MAC_Checker:inst1|feedback[12] ; clk        ; clk      ; None                        ; None                      ; 27.568 ns               ;
; N/A                                     ; 17.68 MHz ( period = 56.552 ns )                    ; demux1to12:inst|Data_out1[5]  ; MAC:inst5|MAC_Checker:inst1|dout[15]     ; clk        ; clk      ; None                        ; None                      ; 27.567 ns               ;
; N/A                                     ; 17.68 MHz ( period = 56.552 ns )                    ; demux1to12:inst|Data_out1[5]  ; MAC:inst5|MAC_Checker:inst1|dout[14]     ; clk        ; clk      ; None                        ; None                      ; 27.567 ns               ;
; N/A                                     ; 17.68 MHz ( period = 56.552 ns )                    ; demux1to12:inst|Data_out1[5]  ; MAC:inst5|MAC_Checker:inst1|dout[13]     ; clk        ; clk      ; None                        ; None                      ; 27.567 ns               ;
; N/A                                     ; 17.68 MHz ( period = 56.550 ns )                    ; demux1to12:inst|Data_out9[7]  ; MAC:inst4|MAC_Checker:inst1|feedback[11] ; clk        ; clk      ; None                        ; None                      ; 27.566 ns               ;
; N/A                                     ; 17.69 MHz ( period = 56.536 ns )                    ; demux1to12:inst|Data_out1[1]  ; MAC:inst5|MAC_Checker:inst1|feedback[15] ; clk        ; clk      ; None                        ; None                      ; 27.559 ns               ;
; N/A                                     ; 17.69 MHz ( period = 56.536 ns )                    ; demux1to12:inst|Data_out1[1]  ; MAC:inst5|MAC_Checker:inst1|feedback[13] ; clk        ; clk      ; None                        ; None                      ; 27.559 ns               ;
; N/A                                     ; 17.69 MHz ( period = 56.534 ns )                    ; demux1to12:inst|Data_out4[4]  ; MAC:inst5|MAC_Checker:inst1|feedback[15] ; clk        ; clk      ; None                        ; None                      ; 27.558 ns               ;
; N/A                                     ; 17.69 MHz ( period = 56.534 ns )                    ; demux1to12:inst|Data_out4[4]  ; MAC:inst5|MAC_Checker:inst1|feedback[13] ; clk        ; clk      ; None                        ; None                      ; 27.558 ns               ;
; N/A                                     ; 17.69 MHz ( period = 56.514 ns )                    ; demux1to12:inst|Data_out4[3]  ; MAC:inst5|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 27.548 ns               ;
; N/A                                     ; 17.71 MHz ( period = 56.480 ns )                    ; demux1to12:inst|Data_out2[5]  ; MAC:inst5|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 27.531 ns               ;
; N/A                                     ; 17.71 MHz ( period = 56.474 ns )                    ; demux1to12:inst|Data_out11[1] ; MAC:inst5|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 27.528 ns               ;
; N/A                                     ; 17.71 MHz ( period = 56.468 ns )                    ; demux1to12:inst|Data_out2[2]  ; MAC:inst5|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 27.525 ns               ;
; N/A                                     ; 17.71 MHz ( period = 56.454 ns )                    ; demux1to12:inst|Data_out5[0]  ; MAC:inst4|MAC_Checker:inst1|feedback[15] ; clk        ; clk      ; None                        ; None                      ; 27.518 ns               ;
; N/A                                     ; 17.72 MHz ( period = 56.448 ns )                    ; demux1to12:inst|Data_out9[1]  ; MAC:inst4|MAC_Checker:inst1|dout[15]     ; clk        ; clk      ; None                        ; None                      ; 27.515 ns               ;
; N/A                                     ; 17.72 MHz ( period = 56.448 ns )                    ; demux1to12:inst|Data_out9[1]  ; MAC:inst4|MAC_Checker:inst1|dout[14]     ; clk        ; clk      ; None                        ; None                      ; 27.515 ns               ;
; N/A                                     ; 17.72 MHz ( period = 56.448 ns )                    ; demux1to12:inst|Data_out9[1]  ; MAC:inst4|MAC_Checker:inst1|dout[13]     ; clk        ; clk      ; None                        ; None                      ; 27.515 ns               ;
; N/A                                     ; 17.73 MHz ( period = 56.392 ns )                    ; demux1to12:inst|Data_out6[2]  ; MAC:inst4|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 27.487 ns               ;
; N/A                                     ; 17.73 MHz ( period = 56.386 ns )                    ; demux1to12:inst|Data_out6[7]  ; MAC:inst4|MAC_Checker:inst1|feedback[11] ; clk        ; clk      ; None                        ; None                      ; 27.484 ns               ;
; N/A                                     ; 17.74 MHz ( period = 56.372 ns )                    ; demux1to12:inst|Data_out6[6]  ; MAC:inst4|MAC_Checker:inst1|feedback[12] ; clk        ; clk      ; None                        ; None                      ; 27.477 ns               ;
; N/A                                     ; 17.74 MHz ( period = 56.364 ns )                    ; demux1to12:inst|Data_out9[0]  ; MAC:inst5|MAC_Checker:inst1|dout[14]     ; clk        ; clk      ; None                        ; None                      ; 27.473 ns               ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                               ;                                          ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------+------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                                                                         ;
+------------------------------------------+-----------------------------+-------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                        ; To                                  ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------+-------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S5  ; controller:inst2|demuxto12_sel[3]   ; clk        ; clk      ; None                       ; None                       ; 4.910 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S8  ; controller:inst2|demuxto12_sel[3]   ; clk        ; clk      ; None                       ; None                       ; 5.249 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S6  ; controller:inst2|nstate.S7_804      ; clk        ; clk      ; None                       ; None                       ; 1.541 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S1  ; controller:inst2|nstate.S2_844      ; clk        ; clk      ; None                       ; None                       ; 1.521 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S0  ; controller:inst2|nstate.S0_860      ; clk        ; clk      ; None                       ; None                       ; 1.669 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S6  ; controller:inst2|demuxto12_sel[3]   ; clk        ; clk      ; None                       ; None                       ; 5.487 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S2  ; controller:inst2|demuxto12_sel[3]   ; clk        ; clk      ; None                       ; None                       ; 5.580 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S2  ; controller:inst2|nstate.S3_836      ; clk        ; clk      ; None                       ; None                       ; 1.847 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S7  ; controller:inst2|demuxto12_sel[3]   ; clk        ; clk      ; None                       ; None                       ; 5.599 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S4  ; controller:inst2|demuxto12_sel[3]   ; clk        ; clk      ; None                       ; None                       ; 5.601 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S11 ; controller:inst2|nstate.S12_764     ; clk        ; clk      ; None                       ; None                       ; 1.905 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S3  ; controller:inst2|demuxto12_sel[3]   ; clk        ; clk      ; None                       ; None                       ; 5.703 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S18 ; controller:inst2|nstate.S19_708     ; clk        ; clk      ; None                       ; None                       ; 2.219 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S9  ; controller:inst2|demuxto12_sel[2]   ; clk        ; clk      ; None                       ; None                       ; 6.102 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S8  ; controller:inst2|nstate.S9_788      ; clk        ; clk      ; None                       ; None                       ; 2.684 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S23 ; controller:inst2|nstate.S24_668     ; clk        ; clk      ; None                       ; None                       ; 2.659 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S20 ; controller:inst2|nstate.S21_692     ; clk        ; clk      ; None                       ; None                       ; 2.927 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S17 ; controller:inst2|nstate.S18_716     ; clk        ; clk      ; None                       ; None                       ; 2.921 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S5  ; controller:inst2|nstate.S6_812      ; clk        ; clk      ; None                       ; None                       ; 2.994 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S7  ; controller:inst2|nstate.S8_796      ; clk        ; clk      ; None                       ; None                       ; 3.021 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S6  ; controller:inst2|mux_select3[2]     ; clk        ; clk      ; None                       ; None                       ; 5.552 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S13 ; controller:inst2|nstate.S14_748     ; clk        ; clk      ; None                       ; None                       ; 2.989 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S21 ; controller:inst2|nstate.S22_684     ; clk        ; clk      ; None                       ; None                       ; 3.102 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S3  ; controller:inst2|demuxto12_sel[0]   ; clk        ; clk      ; None                       ; None                       ; 6.890 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S20 ; controller:inst2|demux16bit_sel2[0] ; clk        ; clk      ; None                       ; None                       ; 3.984 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S9  ; controller:inst2|demuxto12_sel[0]   ; clk        ; clk      ; None                       ; None                       ; 6.961 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S19 ; controller:inst2|nstate.S20_700     ; clk        ; clk      ; None                       ; None                       ; 3.251 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S16 ; controller:inst2|mux_select3[1]     ; clk        ; clk      ; None                       ; None                       ; 5.796 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S20 ; controller:inst2|demux16bit_sel2[1] ; clk        ; clk      ; None                       ; None                       ; 3.661 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S2  ; controller:inst2|demuxto12_sel[2]   ; clk        ; clk      ; None                       ; None                       ; 7.097 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S4  ; controller:inst2|demuxto12_sel[2]   ; clk        ; clk      ; None                       ; None                       ; 7.118 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S11 ; controller:inst2|demuxto12_sel[2]   ; clk        ; clk      ; None                       ; None                       ; 7.207 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S3  ; controller:inst2|demuxto12_sel[2]   ; clk        ; clk      ; None                       ; None                       ; 7.220 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S10 ; controller:inst2|demuxto12_sel[1]   ; clk        ; clk      ; None                       ; None                       ; 7.232 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S22 ; controller:inst2|nstate.S23_676     ; clk        ; clk      ; None                       ; None                       ; 3.492 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S16 ; controller:inst2|nstate.S17_724     ; clk        ; clk      ; None                       ; None                       ; 3.512 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S23 ; controller:inst2|demux16bit_sel2[1] ; clk        ; clk      ; None                       ; None                       ; 3.928 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S17 ; controller:inst2|demux16bit_sel2[2] ; clk        ; clk      ; None                       ; None                       ; 4.360 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S11 ; controller:inst2|mux_select3[1]     ; clk        ; clk      ; None                       ; None                       ; 6.114 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S21 ; controller:inst2|mux_select3[0]     ; clk        ; clk      ; None                       ; None                       ; 6.141 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S16 ; controller:inst2|final_mux_sel[1]   ; clk        ; clk      ; None                       ; None                       ; 4.469 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S11 ; controller:inst2|demux16bit_sel2[2] ; clk        ; clk      ; None                       ; None                       ; 4.577 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S14 ; controller:inst2|demux16bit_sel2[2] ; clk        ; clk      ; None                       ; None                       ; 4.611 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S14 ; controller:inst2|demux16bit_sel2[0] ; clk        ; clk      ; None                       ; None                       ; 4.622 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S12 ; controller:inst2|nstate.S13_756     ; clk        ; clk      ; None                       ; None                       ; 3.873 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S15 ; controller:inst2|nstate.S16_732     ; clk        ; clk      ; None                       ; None                       ; 3.773 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S8  ; controller:inst2|demux16bit_sel1[1] ; clk        ; clk      ; None                       ; None                       ; 3.796 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S14 ; controller:inst2|mux_select3[2]     ; clk        ; clk      ; None                       ; None                       ; 6.466 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S4  ; controller:inst2|nstate.S5_820      ; clk        ; clk      ; None                       ; None                       ; 4.034 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S6  ; controller:inst2|mux_select3[1]     ; clk        ; clk      ; None                       ; None                       ; 6.563 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S1  ; controller:inst2|demuxto12_sel[0]   ; clk        ; clk      ; None                       ; None                       ; 7.821 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S18 ; controller:inst2|mux_select2[0]     ; clk        ; clk      ; None                       ; None                       ; 6.718 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S3  ; controller:inst2|nstate.S4_828      ; clk        ; clk      ; None                       ; None                       ; 4.147 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S8  ; controller:inst2|demux16bit_sel2[2] ; clk        ; clk      ; None                       ; None                       ; 5.061 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S22 ; controller:inst2|final_mux_sel[1]   ; clk        ; clk      ; None                       ; None                       ; 4.989 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S15 ; controller:inst2|final_mux_sel[3]   ; clk        ; clk      ; None                       ; None                       ; 5.002 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S11 ; controller:inst2|demux16bit_sel1[0] ; clk        ; clk      ; None                       ; None                       ; 4.242 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S11 ; controller:inst2|mux_select2[1]     ; clk        ; clk      ; None                       ; None                       ; 6.937 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S0  ; controller:inst2|nstate.S1_852      ; clk        ; clk      ; None                       ; None                       ; 4.394 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S15 ; controller:inst2|final_mux_sel[2]   ; clk        ; clk      ; None                       ; None                       ; 4.651 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S22 ; controller:inst2|MAC_Reset2         ; clk        ; clk      ; None                       ; None                       ; 4.804 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S8  ; controller:inst2|demux16bit_sel2[0] ; clk        ; clk      ; None                       ; None                       ; 5.206 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S11 ; controller:inst2|demux16bit_sel2[1] ; clk        ; clk      ; None                       ; None                       ; 4.776 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S8  ; controller:inst2|demux16bit_sel1[2] ; clk        ; clk      ; None                       ; None                       ; 3.977 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S1  ; controller:inst2|demuxto12_sel[1]   ; clk        ; clk      ; None                       ; None                       ; 8.408 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S1  ; controller:inst2|demuxto12_sel[3]   ; clk        ; clk      ; None                       ; None                       ; 8.447 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S8  ; controller:inst2|demux16bit_sel2[1] ; clk        ; clk      ; None                       ; None                       ; 5.072 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S2  ; controller:inst2|demuxto12_sel[1]   ; clk        ; clk      ; None                       ; None                       ; 8.535 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S19 ; controller:inst2|MAC_Reset2         ; clk        ; clk      ; None                       ; None                       ; 5.171 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S7  ; controller:inst2|demuxto12_sel[0]   ; clk        ; clk      ; None                       ; None                       ; 8.563 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S19 ; controller:inst2|final_mux_sel[1]   ; clk        ; clk      ; None                       ; None                       ; 5.537 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S6  ; controller:inst2|demuxto12_sel[1]   ; clk        ; clk      ; None                       ; None                       ; 8.631 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S10 ; controller:inst2|nstate.S11_772     ; clk        ; clk      ; None                       ; None                       ; 4.849 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S7  ; controller:inst2|MAC_Reset1         ; clk        ; clk      ; None                       ; None                       ; 4.326 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S9  ; controller:inst2|nstate.S10_780     ; clk        ; clk      ; None                       ; None                       ; 4.943 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S10 ; controller:inst2|demuxto12_sel[2]   ; clk        ; clk      ; None                       ; None                       ; 8.770 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S14 ; controller:inst2|final_mux_sel[3]   ; clk        ; clk      ; None                       ; None                       ; 5.805 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S10 ; controller:inst2|mux_select3[1]     ; clk        ; clk      ; None                       ; None                       ; 7.677 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S20 ; controller:inst2|mux_select2[2]     ; clk        ; clk      ; None                       ; None                       ; 7.762 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S11 ; controller:inst2|demux16bit_sel1[2] ; clk        ; clk      ; None                       ; None                       ; 4.588 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S5  ; controller:inst2|demux16bit_sel1[0] ; clk        ; clk      ; None                       ; None                       ; 5.072 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S14 ; controller:inst2|final_mux_sel[2]   ; clk        ; clk      ; None                       ; None                       ; 5.459 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S24 ; controller:inst2|nstate.S25_660     ; clk        ; clk      ; None                       ; None                       ; 4.717 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S15 ; controller:inst2|mux_select3[1]     ; clk        ; clk      ; None                       ; None                       ; 7.823 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S19 ; controller:inst2|mux_select2[3]     ; clk        ; clk      ; None                       ; None                       ; 7.946 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S10 ; controller:inst2|mux_select3[0]     ; clk        ; clk      ; None                       ; None                       ; 7.964 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S17 ; controller:inst2|final_mux_sel[2]   ; clk        ; clk      ; None                       ; None                       ; 5.692 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S17 ; controller:inst2|mux_select2[2]     ; clk        ; clk      ; None                       ; None                       ; 8.098 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S21 ; controller:inst2|final_mux_sel[2]   ; clk        ; clk      ; None                       ; None                       ; 5.758 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S5  ; controller:inst2|demux16bit_sel1[1] ; clk        ; clk      ; None                       ; None                       ; 5.438 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S20 ; controller:inst2|mux_select3[3]     ; clk        ; clk      ; None                       ; None                       ; 8.127 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S9  ; controller:inst2|demuxto12_sel[1]   ; clk        ; clk      ; None                       ; None                       ; 9.382 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S22 ; controller:inst2|mux_select2[2]     ; clk        ; clk      ; None                       ; None                       ; 8.264 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S16 ; controller:inst2|mux_select2[3]     ; clk        ; clk      ; None                       ; None                       ; 8.281 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S22 ; controller:inst2|final_mux_sel[0]   ; clk        ; clk      ; None                       ; None                       ; 6.457 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S14 ; controller:inst2|nstate.S15_740     ; clk        ; clk      ; None                       ; None                       ; 5.715 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S13 ; controller:inst2|mux_select3[0]     ; clk        ; clk      ; None                       ; None                       ; 8.310 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S9  ; controller:inst2|mux_select2[1]     ; clk        ; clk      ; None                       ; None                       ; 8.385 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S5  ; controller:inst2|mux_select3[2]     ; clk        ; clk      ; None                       ; None                       ; 8.401 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S18 ; controller:inst2|mux_select2[2]     ; clk        ; clk      ; None                       ; None                       ; 8.482 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S11 ; controller:inst2|mux_select3[3]     ; clk        ; clk      ; None                       ; None                       ; 8.453 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S17 ; controller:inst2|mux_select3[3]     ; clk        ; clk      ; None                       ; None                       ; 8.463 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S4  ; controller:inst2|mux_select1[0]     ; clk        ; clk      ; None                       ; None                       ; 6.381 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S5  ; controller:inst2|mux_select3[3]     ; clk        ; clk      ; None                       ; None                       ; 8.574 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S22 ; controller:inst2|mux_select3[1]     ; clk        ; clk      ; None                       ; None                       ; 8.564 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S14 ; controller:inst2|demux16bit_sel1[2] ; clk        ; clk      ; None                       ; None                       ; 5.489 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S14 ; controller:inst2|mux_select3[3]     ; clk        ; clk      ; None                       ; None                       ; 8.602 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S9  ; controller:inst2|mux_select2[3]     ; clk        ; clk      ; None                       ; None                       ; 8.717 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S7  ; controller:inst2|mux_select3[1]     ; clk        ; clk      ; None                       ; None                       ; 8.688 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S5  ; controller:inst2|demux16bit_sel1[2] ; clk        ; clk      ; None                       ; None                       ; 5.623 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S1  ; controller:inst2|demuxto12_sel[2]   ; clk        ; clk      ; None                       ; None                       ; 9.967 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S6  ; controller:inst2|mux_select2[1]     ; clk        ; clk      ; None                       ; None                       ; 8.801 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S14 ; controller:inst2|mux_select2[0]     ; clk        ; clk      ; None                       ; None                       ; 8.813 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S7  ; controller:inst2|mux_select2[2]     ; clk        ; clk      ; None                       ; None                       ; 8.870 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S18 ; controller:inst2|mux_select3[3]     ; clk        ; clk      ; None                       ; None                       ; 8.847 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S18 ; controller:inst2|final_mux_sel[0]   ; clk        ; clk      ; None                       ; None                       ; 7.032 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S5  ; controller:inst2|demuxto12_sel[1]   ; clk        ; clk      ; None                       ; None                       ; 10.094 ns                ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S15 ; controller:inst2|final_mux_sel[0]   ; clk        ; clk      ; None                       ; None                       ; 7.049 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S7  ; controller:inst2|MAC_Reset2         ; clk        ; clk      ; None                       ; None                       ; 6.739 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S8  ; controller:inst2|mux_select3[3]     ; clk        ; clk      ; None                       ; None                       ; 8.913 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S5  ; controller:inst2|mux_select2[1]     ; clk        ; clk      ; None                       ; None                       ; 8.935 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S10 ; controller:inst2|MAC_Reset2         ; clk        ; clk      ; None                       ; None                       ; 6.773 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S12 ; controller:inst2|demuxto12_sel[2]   ; clk        ; clk      ; None                       ; None                       ; 10.165 ns                ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S9  ; controller:inst2|mux_select1[3]     ; clk        ; clk      ; None                       ; None                       ; 6.583 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S16 ; controller:inst2|mux_select3[0]     ; clk        ; clk      ; None                       ; None                       ; 8.994 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S8  ; controller:inst2|mux_select2[1]     ; clk        ; clk      ; None                       ; None                       ; 9.074 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S16 ; controller:inst2|final_mux_sel[3]   ; clk        ; clk      ; None                       ; None                       ; 7.231 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S14 ; controller:inst2|mux_select2[3]     ; clk        ; clk      ; None                       ; None                       ; 9.145 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S12 ; controller:inst2|mux_select3[1]     ; clk        ; clk      ; None                       ; None                       ; 9.072 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S6  ; controller:inst2|mux_select3[3]     ; clk        ; clk      ; None                       ; None                       ; 9.151 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S15 ; controller:inst2|mux_select3[3]     ; clk        ; clk      ; None                       ; None                       ; 9.214 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S13 ; controller:inst2|mux_select3[2]     ; clk        ; clk      ; None                       ; None                       ; 9.222 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S15 ; controller:inst2|mux_select2[3]     ; clk        ; clk      ; None                       ; None                       ; 9.324 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S7  ; controller:inst2|mux_select3[3]     ; clk        ; clk      ; None                       ; None                       ; 9.263 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S13 ; controller:inst2|MAC_Reset2         ; clk        ; clk      ; None                       ; None                       ; 7.119 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S15 ; controller:inst2|mux_select3[0]     ; clk        ; clk      ; None                       ; None                       ; 9.331 ns                 ;
+------------------------------------------+-----------------------------+-------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+-----------------------------------------------------------------------------------------+
; tsu                                                                                     ;
+-------+--------------+------------+---------+--------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From    ; To                             ; To Clock ;
+-------+--------------+------------+---------+--------------------------------+----------+
; N/A   ; None         ; 2.577 ns   ; din[0]  ; demux1to12:inst|Data_out12[0]  ; clk      ;
; N/A   ; None         ; 2.574 ns   ; din[0]  ; demux1to12:inst|Data_out9[0]   ; clk      ;
; N/A   ; None         ; 2.559 ns   ; din[3]  ; demux1to12:inst|Data_out7[3]   ; clk      ;
; N/A   ; None         ; 2.553 ns   ; din[3]  ; demux1to12:inst|Data_out6[3]   ; clk      ;
; N/A   ; None         ; 2.450 ns   ; din[0]  ; demux1to12:inst|Data_out7[0]   ; clk      ;
; N/A   ; None         ; 2.414 ns   ; din[7]  ; demux1to12:inst|Data_out10[7]  ; clk      ;
; N/A   ; None         ; 2.407 ns   ; din[7]  ; demux1to12:inst|Data_out11[7]  ; clk      ;
; N/A   ; None         ; 2.367 ns   ; din[6]  ; demux1to12:inst|Data_out1[6]   ; clk      ;
; N/A   ; None         ; 2.366 ns   ; din[6]  ; demux1to12:inst|Data_out3[6]   ; clk      ;
; N/A   ; None         ; 2.335 ns   ; din[6]  ; demux1to12:inst|Data_out7[6]   ; clk      ;
; N/A   ; None         ; 2.327 ns   ; din[6]  ; demux1to12:inst|Data_out6[6]   ; clk      ;
; N/A   ; None         ; 2.325 ns   ; din[7]  ; demux1to12:inst|Data_out9[7]   ; clk      ;
; N/A   ; None         ; 2.317 ns   ; din[7]  ; demux1to12:inst|Data_out12[7]  ; clk      ;
; N/A   ; None         ; 2.307 ns   ; din[7]  ; demux1to12:inst|Data_out2[7]   ; clk      ;
; N/A   ; None         ; 2.301 ns   ; din[2]  ; demux1to12:inst|Data_out5[2]   ; clk      ;
; N/A   ; None         ; 2.300 ns   ; din[2]  ; demux1to12:inst|Data_out8[2]   ; clk      ;
; N/A   ; None         ; 2.202 ns   ; din[6]  ; demux1to12:inst|Data_out11[6]  ; clk      ;
; N/A   ; None         ; 2.199 ns   ; din[1]  ; demux1to12:inst|Data_out11[1]  ; clk      ;
; N/A   ; None         ; 2.196 ns   ; din[7]  ; demux1to12:inst|Data_out3[7]   ; clk      ;
; N/A   ; None         ; 2.195 ns   ; din[1]  ; demux1to12:inst|Data_out10[1]  ; clk      ;
; N/A   ; None         ; 2.195 ns   ; din[7]  ; demux1to12:inst|Data_out4[7]   ; clk      ;
; N/A   ; None         ; 2.147 ns   ; din[6]  ; demux1to12:inst|Data_out10[6]  ; clk      ;
; N/A   ; None         ; 2.115 ns   ; din[7]  ; demux1to12:inst|Data_out6[7]   ; clk      ;
; N/A   ; None         ; 2.112 ns   ; din[2]  ; demux1to12:inst|Data_out2[2]   ; clk      ;
; N/A   ; None         ; 2.110 ns   ; din[7]  ; demux1to12:inst|Data_out7[7]   ; clk      ;
; N/A   ; None         ; 2.104 ns   ; din[2]  ; demux1to12:inst|Data_out9[2]   ; clk      ;
; N/A   ; None         ; 2.104 ns   ; din[2]  ; demux1to12:inst|Data_out6[2]   ; clk      ;
; N/A   ; None         ; 2.104 ns   ; din[2]  ; demux1to12:inst|Data_out7[2]   ; clk      ;
; N/A   ; None         ; 2.093 ns   ; din[5]  ; demux1to12:inst|Data_out5[5]   ; clk      ;
; N/A   ; None         ; 2.093 ns   ; din[5]  ; demux1to12:inst|Data_out8[5]   ; clk      ;
; N/A   ; None         ; 2.086 ns   ; din[1]  ; demux1to12:inst|Data_out9[1]   ; clk      ;
; N/A   ; None         ; 2.085 ns   ; din[1]  ; demux1to12:inst|Data_out2[1]   ; clk      ;
; N/A   ; None         ; 2.084 ns   ; din[3]  ; demux1to12:inst|Data_out12[3]  ; clk      ;
; N/A   ; None         ; 2.084 ns   ; din[3]  ; demux1to12:inst|Data_out1[3]   ; clk      ;
; N/A   ; None         ; 2.080 ns   ; din[1]  ; demux1to12:inst|Data_out12[1]  ; clk      ;
; N/A   ; None         ; 2.079 ns   ; din[2]  ; demux1to12:inst|Data_out10[2]  ; clk      ;
; N/A   ; None         ; 2.079 ns   ; din[5]  ; demux1to12:inst|Data_out6[5]   ; clk      ;
; N/A   ; None         ; 2.079 ns   ; din[5]  ; demux1to12:inst|Data_out7[5]   ; clk      ;
; N/A   ; None         ; 2.078 ns   ; din[2]  ; demux1to12:inst|Data_out11[2]  ; clk      ;
; N/A   ; None         ; 2.077 ns   ; din[0]  ; demux1to12:inst|Data_out10[0]  ; clk      ;
; N/A   ; None         ; 2.075 ns   ; din[0]  ; demux1to12:inst|Data_out4[0]   ; clk      ;
; N/A   ; None         ; 2.065 ns   ; din[7]  ; demux1to12:inst|Data_out8[7]   ; clk      ;
; N/A   ; None         ; 2.063 ns   ; din[7]  ; demux1to12:inst|Data_out5[7]   ; clk      ;
; N/A   ; None         ; 2.055 ns   ; din[3]  ; demux1to12:inst|Data_out2[3]   ; clk      ;
; N/A   ; None         ; 2.054 ns   ; din[1]  ; demux1to12:inst|Data_out3[1]   ; clk      ;
; N/A   ; None         ; 2.053 ns   ; din[1]  ; demux1to12:inst|Data_out1[1]   ; clk      ;
; N/A   ; None         ; 2.051 ns   ; din[3]  ; demux1to12:inst|Data_out9[3]   ; clk      ;
; N/A   ; None         ; 2.043 ns   ; din[0]  ; demux1to12:inst|Data_out2[0]   ; clk      ;
; N/A   ; None         ; 2.039 ns   ; din[0]  ; demux1to12:inst|Data_out1[0]   ; clk      ;
; N/A   ; None         ; 2.039 ns   ; din[1]  ; demux1to12:inst|Data_out8[1]   ; clk      ;
; N/A   ; None         ; 2.039 ns   ; din[3]  ; demux1to12:inst|Data_out10[3]  ; clk      ;
; N/A   ; None         ; 2.038 ns   ; din[3]  ; demux1to12:inst|Data_out11[3]  ; clk      ;
; N/A   ; None         ; 2.035 ns   ; din[0]  ; demux1to12:inst|Data_out11[0]  ; clk      ;
; N/A   ; None         ; 2.033 ns   ; din[3]  ; demux1to12:inst|Data_out8[3]   ; clk      ;
; N/A   ; None         ; 2.032 ns   ; din[1]  ; demux1to12:inst|Data_out6[1]   ; clk      ;
; N/A   ; None         ; 2.032 ns   ; din[3]  ; demux1to12:inst|Data_out5[3]   ; clk      ;
; N/A   ; None         ; 2.027 ns   ; din[0]  ; demux1to12:inst|Data_out5[0]   ; clk      ;
; N/A   ; None         ; 2.015 ns   ; din[4]  ; demux1to12:inst|Data_out11[4]  ; clk      ;
; N/A   ; None         ; 2.013 ns   ; din[4]  ; demux1to12:inst|Data_out10[4]  ; clk      ;
; N/A   ; None         ; 2.012 ns   ; din[4]  ; demux1to12:inst|Data_out2[4]   ; clk      ;
; N/A   ; None         ; 2.009 ns   ; din[5]  ; demux1to12:inst|Data_out10[5]  ; clk      ;
; N/A   ; None         ; 2.007 ns   ; din[5]  ; demux1to12:inst|Data_out1[5]   ; clk      ;
; N/A   ; None         ; 2.006 ns   ; din[4]  ; demux1to12:inst|Data_out9[4]   ; clk      ;
; N/A   ; None         ; 2.004 ns   ; din[1]  ; demux1to12:inst|Data_out5[1]   ; clk      ;
; N/A   ; None         ; 2.004 ns   ; din[5]  ; demux1to12:inst|Data_out11[5]  ; clk      ;
; N/A   ; None         ; 2.003 ns   ; din[5]  ; demux1to12:inst|Data_out9[5]   ; clk      ;
; N/A   ; None         ; 2.002 ns   ; din[1]  ; demux1to12:inst|Data_out7[1]   ; clk      ;
; N/A   ; None         ; 1.999 ns   ; din[2]  ; demux1to12:inst|Data_out4[2]   ; clk      ;
; N/A   ; None         ; 1.999 ns   ; din[3]  ; demux1to12:inst|Data_out3[3]   ; clk      ;
; N/A   ; None         ; 1.998 ns   ; din[3]  ; demux1to12:inst|Data_out4[3]   ; clk      ;
; N/A   ; None         ; 1.998 ns   ; din[5]  ; demux1to12:inst|Data_out12[5]  ; clk      ;
; N/A   ; None         ; 1.997 ns   ; din[2]  ; demux1to12:inst|Data_out3[2]   ; clk      ;
; N/A   ; None         ; 1.997 ns   ; din[5]  ; demux1to12:inst|Data_out2[5]   ; clk      ;
; N/A   ; None         ; 1.977 ns   ; din[0]  ; demux1to12:inst|Data_out3[0]   ; clk      ;
; N/A   ; None         ; 1.977 ns   ; din[1]  ; demux1to12:inst|Data_out4[1]   ; clk      ;
; N/A   ; None         ; 1.972 ns   ; din[4]  ; demux1to12:inst|Data_out8[4]   ; clk      ;
; N/A   ; None         ; 1.970 ns   ; din[4]  ; demux1to12:inst|Data_out5[4]   ; clk      ;
; N/A   ; None         ; 1.961 ns   ; din[4]  ; demux1to12:inst|Data_out12[4]  ; clk      ;
; N/A   ; None         ; 1.957 ns   ; din[4]  ; demux1to12:inst|Data_out1[4]   ; clk      ;
; N/A   ; None         ; 1.949 ns   ; din[6]  ; demux1to12:inst|Data_out5[6]   ; clk      ;
; N/A   ; None         ; 1.943 ns   ; din[6]  ; demux1to12:inst|Data_out8[6]   ; clk      ;
; N/A   ; None         ; 1.942 ns   ; din[4]  ; demux1to12:inst|Data_out7[4]   ; clk      ;
; N/A   ; None         ; 1.937 ns   ; din[2]  ; demux1to12:inst|Data_out12[2]  ; clk      ;
; N/A   ; None         ; 1.936 ns   ; din[4]  ; demux1to12:inst|Data_out6[4]   ; clk      ;
; N/A   ; None         ; 1.931 ns   ; din[6]  ; demux1to12:inst|Data_out9[6]   ; clk      ;
; N/A   ; None         ; 1.930 ns   ; din[6]  ; demux1to12:inst|Data_out12[6]  ; clk      ;
; N/A   ; None         ; 1.929 ns   ; din[2]  ; demux1to12:inst|Data_out1[2]   ; clk      ;
; N/A   ; None         ; 1.918 ns   ; din[0]  ; demux1to12:inst|Data_out8[0]   ; clk      ;
; N/A   ; None         ; 1.917 ns   ; din[0]  ; demux1to12:inst|Data_out6[0]   ; clk      ;
; N/A   ; None         ; 1.913 ns   ; din[7]  ; demux1to12:inst|Data_out1[7]   ; clk      ;
; N/A   ; None         ; 1.860 ns   ; din[5]  ; demux1to12:inst|Data_out3[5]   ; clk      ;
; N/A   ; None         ; 1.860 ns   ; din[5]  ; demux1to12:inst|Data_out4[5]   ; clk      ;
; N/A   ; None         ; 1.826 ns   ; din[6]  ; demux1to12:inst|Data_out2[6]   ; clk      ;
; N/A   ; None         ; 1.824 ns   ; din[6]  ; demux1to12:inst|Data_out4[6]   ; clk      ;
; N/A   ; None         ; 1.811 ns   ; din[4]  ; demux1to12:inst|Data_out3[4]   ; clk      ;
; N/A   ; None         ; 1.809 ns   ; din[4]  ; demux1to12:inst|Data_out4[4]   ; clk      ;
; N/A   ; None         ; 0.403 ns   ; cf_load ; controller:inst2|nstate.S1_852 ; clk      ;
; N/A   ; None         ; -3.714 ns  ; cf_load ; controller:inst2|nstate.S0_860 ; clk      ;
+-------+--------------+------------+---------+--------------------------------+----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                                                                        ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------------------------------+--------------+------------+
; Slack                                   ; Required tco                                        ; Actual tco ; From                              ; To           ; From Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------------------------------+--------------+------------+
; N/A                                     ; None                                                ; 24.321 ns  ; controller:inst2|mux_select2[1]   ; test0[7]     ; clk        ;
; N/A                                     ; None                                                ; 24.287 ns  ; controller:inst2|mux_select1[1]   ; test4[6]     ; clk        ;
; N/A                                     ; None                                                ; 24.258 ns  ; controller:inst2|mux_select2[1]   ; test0[7]     ; cf_load    ;
; N/A                                     ; None                                                ; 24.143 ns  ; controller:inst2|mux_select1[1]   ; test4[4]     ; clk        ;
; N/A                                     ; None                                                ; 24.113 ns  ; controller:inst2|mux_select2[1]   ; test0[3]     ; clk        ;
; N/A                                     ; None                                                ; 24.050 ns  ; controller:inst2|mux_select2[1]   ; test0[3]     ; cf_load    ;
; N/A                                     ; None                                                ; 24.001 ns  ; controller:inst2|mux_select1[1]   ; test4[0]     ; clk        ;
; N/A                                     ; None                                                ; 23.991 ns  ; controller:inst2|mux_select1[1]   ; test4[3]     ; clk        ;
; N/A                                     ; None                                                ; 23.958 ns  ; controller:inst2|mux_select2[0]   ; test0[7]     ; clk        ;
; N/A                                     ; None                                                ; 23.895 ns  ; controller:inst2|mux_select2[0]   ; test0[7]     ; cf_load    ;
; N/A                                     ; None                                                ; 23.690 ns  ; controller:inst2|mux_select1[1]   ; test4[6]     ; cf_load    ;
; N/A                                     ; None                                                ; 23.546 ns  ; controller:inst2|mux_select1[1]   ; test4[4]     ; cf_load    ;
; N/A                                     ; None                                                ; 23.520 ns  ; controller:inst2|mux_select2[1]   ; test0[4]     ; clk        ;
; N/A                                     ; None                                                ; 23.519 ns  ; controller:inst2|mux_select1[0]   ; test4[0]     ; clk        ;
; N/A                                     ; None                                                ; 23.489 ns  ; controller:inst2|mux_select2[0]   ; test0[3]     ; clk        ;
; N/A                                     ; None                                                ; 23.484 ns  ; controller:inst2|mux_select2[1]   ; test0[5]     ; clk        ;
; N/A                                     ; None                                                ; 23.477 ns  ; controller:inst2|mux_select1[0]   ; test4[6]     ; clk        ;
; N/A                                     ; None                                                ; 23.457 ns  ; controller:inst2|mux_select2[1]   ; test0[4]     ; cf_load    ;
; N/A                                     ; None                                                ; 23.426 ns  ; controller:inst2|mux_select2[0]   ; test0[3]     ; cf_load    ;
; N/A                                     ; None                                                ; 23.423 ns  ; controller:inst2|mux_select2[0]   ; test0[5]     ; clk        ;
; N/A                                     ; None                                                ; 23.421 ns  ; controller:inst2|mux_select2[1]   ; test0[5]     ; cf_load    ;
; N/A                                     ; None                                                ; 23.412 ns  ; controller:inst2|mux_select2[0]   ; test0[4]     ; clk        ;
; N/A                                     ; None                                                ; 23.404 ns  ; controller:inst2|mux_select1[1]   ; test4[0]     ; cf_load    ;
; N/A                                     ; None                                                ; 23.397 ns  ; controller:inst2|mux_select2[0]   ; test0[1]     ; clk        ;
; N/A                                     ; None                                                ; 23.394 ns  ; controller:inst2|mux_select1[1]   ; test4[3]     ; cf_load    ;
; N/A                                     ; None                                                ; 23.393 ns  ; controller:inst2|mux_select1[0]   ; test4[4]     ; clk        ;
; N/A                                     ; None                                                ; 23.382 ns  ; controller:inst2|mux_select1[1]   ; test4[2]     ; clk        ;
; N/A                                     ; None                                                ; 23.360 ns  ; controller:inst2|mux_select2[0]   ; test0[5]     ; cf_load    ;
; N/A                                     ; None                                                ; 23.349 ns  ; controller:inst2|mux_select2[0]   ; test0[4]     ; cf_load    ;
; N/A                                     ; None                                                ; 23.334 ns  ; controller:inst2|mux_select2[0]   ; test0[1]     ; cf_load    ;
; N/A                                     ; None                                                ; 23.257 ns  ; controller:inst2|mux_select1[1]   ; test4[1]     ; clk        ;
; N/A                                     ; None                                                ; 23.246 ns  ; controller:inst2|mux_select1[1]   ; test4[7]     ; clk        ;
; N/A                                     ; None                                                ; 23.229 ns  ; controller:inst2|mux_select1[0]   ; test4[2]     ; clk        ;
; N/A                                     ; None                                                ; 23.219 ns  ; controller:inst2|mux_select2[1]   ; test0[1]     ; clk        ;
; N/A                                     ; None                                                ; 23.194 ns  ; controller:inst2|mux_select2[3]   ; test0[5]     ; clk        ;
; N/A                                     ; None                                                ; 23.156 ns  ; controller:inst2|mux_select2[1]   ; test0[1]     ; cf_load    ;
; N/A                                     ; None                                                ; 23.131 ns  ; controller:inst2|mux_select1[0]   ; test4[3]     ; clk        ;
; N/A                                     ; None                                                ; 23.131 ns  ; controller:inst2|mux_select2[3]   ; test0[5]     ; cf_load    ;
; N/A                                     ; None                                                ; 23.081 ns  ; controller:inst2|mux_select1[0]   ; test4[7]     ; clk        ;
; N/A                                     ; None                                                ; 23.053 ns  ; controller:inst2|mux_select1[1]   ; test4[5]     ; clk        ;
; N/A                                     ; None                                                ; 22.989 ns  ; controller:inst2|mux_select1[0]   ; test4[5]     ; clk        ;
; N/A                                     ; None                                                ; 22.986 ns  ; controller:inst2|mux_select1[0]   ; test4[1]     ; clk        ;
; N/A                                     ; None                                                ; 22.922 ns  ; controller:inst2|mux_select1[0]   ; test4[0]     ; cf_load    ;
; N/A                                     ; None                                                ; 22.880 ns  ; controller:inst2|mux_select1[0]   ; test4[6]     ; cf_load    ;
; N/A                                     ; None                                                ; 22.808 ns  ; controller:inst2|mux_select2[0]   ; test0[2]     ; clk        ;
; N/A                                     ; None                                                ; 22.796 ns  ; controller:inst2|mux_select1[0]   ; test4[4]     ; cf_load    ;
; N/A                                     ; None                                                ; 22.785 ns  ; controller:inst2|mux_select1[1]   ; test4[2]     ; cf_load    ;
; N/A                                     ; None                                                ; 22.745 ns  ; controller:inst2|mux_select2[0]   ; test0[2]     ; cf_load    ;
; N/A                                     ; None                                                ; 22.660 ns  ; controller:inst2|mux_select1[1]   ; test4[1]     ; cf_load    ;
; N/A                                     ; None                                                ; 22.649 ns  ; controller:inst2|mux_select1[1]   ; test4[7]     ; cf_load    ;
; N/A                                     ; None                                                ; 22.632 ns  ; controller:inst2|mux_select1[0]   ; test4[2]     ; cf_load    ;
; N/A                                     ; None                                                ; 22.562 ns  ; controller:inst2|mux_select2[0]   ; test0[0]     ; clk        ;
; N/A                                     ; None                                                ; 22.534 ns  ; controller:inst2|mux_select1[0]   ; test4[3]     ; cf_load    ;
; N/A                                     ; None                                                ; 22.499 ns  ; controller:inst2|mux_select2[0]   ; test0[0]     ; cf_load    ;
; N/A                                     ; None                                                ; 22.484 ns  ; controller:inst2|mux_select1[0]   ; test4[7]     ; cf_load    ;
; N/A                                     ; None                                                ; 22.476 ns  ; controller:inst2|mux_select2[1]   ; test0[2]     ; clk        ;
; N/A                                     ; None                                                ; 22.456 ns  ; controller:inst2|mux_select1[1]   ; test4[5]     ; cf_load    ;
; N/A                                     ; None                                                ; 22.417 ns  ; controller:inst2|mux_select1[3]   ; test4[4]     ; clk        ;
; N/A                                     ; None                                                ; 22.413 ns  ; controller:inst2|mux_select2[1]   ; test0[2]     ; cf_load    ;
; N/A                                     ; None                                                ; 22.392 ns  ; controller:inst2|mux_select1[0]   ; test4[5]     ; cf_load    ;
; N/A                                     ; None                                                ; 22.389 ns  ; controller:inst2|mux_select1[0]   ; test4[1]     ; cf_load    ;
; N/A                                     ; None                                                ; 22.288 ns  ; controller:inst2|mux_select2[3]   ; test0[1]     ; clk        ;
; N/A                                     ; None                                                ; 22.256 ns  ; controller:inst2|mux_select2[1]   ; test0[0]     ; clk        ;
; N/A                                     ; None                                                ; 22.225 ns  ; controller:inst2|mux_select2[3]   ; test0[1]     ; cf_load    ;
; N/A                                     ; None                                                ; 22.213 ns  ; controller:inst2|mux_select2[3]   ; test0[4]     ; clk        ;
; N/A                                     ; None                                                ; 22.193 ns  ; controller:inst2|mux_select2[1]   ; test0[0]     ; cf_load    ;
; N/A                                     ; None                                                ; 22.150 ns  ; controller:inst2|mux_select2[3]   ; test0[4]     ; cf_load    ;
; N/A                                     ; None                                                ; 22.105 ns  ; controller:inst2|mux_select2[3]   ; test0[3]     ; clk        ;
; N/A                                     ; None                                                ; 22.049 ns  ; controller:inst2|mux_select2[1]   ; test0[6]     ; clk        ;
; N/A                                     ; None                                                ; 22.042 ns  ; controller:inst2|mux_select2[3]   ; test0[3]     ; cf_load    ;
; N/A                                     ; None                                                ; 22.042 ns  ; controller:inst2|mux_select2[3]   ; test0[7]     ; clk        ;
; N/A                                     ; None                                                ; 21.986 ns  ; controller:inst2|mux_select2[1]   ; test0[6]     ; cf_load    ;
; N/A                                     ; None                                                ; 21.981 ns  ; controller:inst2|mux_select2[2]   ; test0[5]     ; clk        ;
; N/A                                     ; None                                                ; 21.979 ns  ; controller:inst2|mux_select2[3]   ; test0[7]     ; cf_load    ;
; N/A                                     ; None                                                ; 21.918 ns  ; controller:inst2|mux_select2[2]   ; test0[5]     ; cf_load    ;
; N/A                                     ; None                                                ; 21.859 ns  ; controller:inst2|mux_select2[2]   ; test0[1]     ; clk        ;
; N/A                                     ; None                                                ; 21.842 ns  ; controller:inst2|mux_select2[2]   ; test0[4]     ; clk        ;
; N/A                                     ; None                                                ; 21.820 ns  ; controller:inst2|mux_select1[3]   ; test4[4]     ; cf_load    ;
; N/A                                     ; None                                                ; 21.796 ns  ; controller:inst2|mux_select2[2]   ; test0[1]     ; cf_load    ;
; N/A                                     ; None                                                ; 21.788 ns  ; controller:inst2|mux_select2[2]   ; test0[7]     ; clk        ;
; N/A                                     ; None                                                ; 21.779 ns  ; controller:inst2|mux_select2[2]   ; test0[4]     ; cf_load    ;
; N/A                                     ; None                                                ; 21.725 ns  ; controller:inst2|mux_select2[2]   ; test0[7]     ; cf_load    ;
; N/A                                     ; None                                                ; 21.519 ns  ; controller:inst2|mux_select1[3]   ; test4[5]     ; clk        ;
; N/A                                     ; None                                                ; 21.475 ns  ; controller:inst2|mux_select2[0]   ; test0[6]     ; clk        ;
; N/A                                     ; None                                                ; 21.412 ns  ; controller:inst2|mux_select2[0]   ; test0[6]     ; cf_load    ;
; N/A                                     ; None                                                ; 21.295 ns  ; controller:inst2|mux_select1[3]   ; test4[0]     ; clk        ;
; N/A                                     ; None                                                ; 21.248 ns  ; controller:inst2|mux_select2[2]   ; test0[3]     ; clk        ;
; N/A                                     ; None                                                ; 21.185 ns  ; controller:inst2|mux_select2[2]   ; test0[3]     ; cf_load    ;
; N/A                                     ; None                                                ; 20.990 ns  ; controller:inst2|mux_select1[3]   ; test4[6]     ; clk        ;
; N/A                                     ; None                                                ; 20.922 ns  ; controller:inst2|mux_select1[3]   ; test4[5]     ; cf_load    ;
; N/A                                     ; None                                                ; 20.698 ns  ; controller:inst2|mux_select1[3]   ; test4[0]     ; cf_load    ;
; N/A                                     ; None                                                ; 20.393 ns  ; controller:inst2|mux_select1[3]   ; test4[6]     ; cf_load    ;
; N/A                                     ; None                                                ; 20.392 ns  ; controller:inst2|mux_select2[3]   ; test0[6]     ; clk        ;
; N/A                                     ; None                                                ; 20.337 ns  ; controller:inst2|mux_select1[2]   ; test4[4]     ; clk        ;
; N/A                                     ; None                                                ; 20.329 ns  ; controller:inst2|mux_select2[3]   ; test0[6]     ; cf_load    ;
; N/A                                     ; None                                                ; 20.270 ns  ; controller:inst2|mux_select2[2]   ; test0[6]     ; clk        ;
; N/A                                     ; None                                                ; 20.207 ns  ; controller:inst2|mux_select2[2]   ; test0[6]     ; cf_load    ;
; N/A                                     ; None                                                ; 20.116 ns  ; controller:inst2|mux_select2[3]   ; test0[0]     ; clk        ;
; N/A                                     ; None                                                ; 20.053 ns  ; controller:inst2|mux_select2[3]   ; test0[0]     ; cf_load    ;
; N/A                                     ; None                                                ; 19.879 ns  ; controller:inst2|mux_select1[2]   ; test4[2]     ; clk        ;
; N/A                                     ; None                                                ; 19.865 ns  ; controller:inst2|mux_select2[2]   ; test0[0]     ; clk        ;
; N/A                                     ; None                                                ; 19.829 ns  ; controller:inst2|mux_select2[3]   ; test0[2]     ; clk        ;
; N/A                                     ; None                                                ; 19.802 ns  ; controller:inst2|mux_select2[2]   ; test0[0]     ; cf_load    ;
; N/A                                     ; None                                                ; 19.799 ns  ; demux1to12:inst|Data_out12[7]     ; test4[7]     ; clk        ;
; N/A                                     ; None                                                ; 19.766 ns  ; controller:inst2|mux_select2[3]   ; test0[2]     ; cf_load    ;
; N/A                                     ; None                                                ; 19.758 ns  ; controller:inst2|mux_select2[2]   ; test0[2]     ; clk        ;
; N/A                                     ; None                                                ; 19.740 ns  ; controller:inst2|mux_select1[2]   ; test4[4]     ; cf_load    ;
; N/A                                     ; None                                                ; 19.726 ns  ; controller:inst2|mux_select1[3]   ; test4[1]     ; clk        ;
; N/A                                     ; None                                                ; 19.695 ns  ; controller:inst2|mux_select2[2]   ; test0[2]     ; cf_load    ;
; N/A                                     ; None                                                ; 19.565 ns  ; controller:inst2|mux_select1[2]   ; test4[0]     ; clk        ;
; N/A                                     ; None                                                ; 19.540 ns  ; controller:inst2|mux_select1[3]   ; test4[3]     ; clk        ;
; N/A                                     ; None                                                ; 19.344 ns  ; controller:inst2|mux_select1[3]   ; test4[2]     ; clk        ;
; N/A                                     ; None                                                ; 19.282 ns  ; controller:inst2|mux_select1[2]   ; test4[2]     ; cf_load    ;
; N/A                                     ; None                                                ; 19.154 ns  ; controller:inst2|mux_select1[2]   ; test4[1]     ; clk        ;
; N/A                                     ; None                                                ; 19.129 ns  ; controller:inst2|mux_select1[3]   ; test4[1]     ; cf_load    ;
; N/A                                     ; None                                                ; 18.968 ns  ; controller:inst2|mux_select1[2]   ; test4[0]     ; cf_load    ;
; N/A                                     ; None                                                ; 18.943 ns  ; controller:inst2|mux_select1[3]   ; test4[3]     ; cf_load    ;
; N/A                                     ; None                                                ; 18.821 ns  ; controller:inst2|demuxto12_sel[3] ; load_test[3] ; clk        ;
; N/A                                     ; None                                                ; 18.811 ns  ; controller:inst2|demuxto12_sel[0] ; load_test[0] ; clk        ;
; N/A                                     ; None                                                ; 18.747 ns  ; controller:inst2|mux_select1[3]   ; test4[2]     ; cf_load    ;
; N/A                                     ; None                                                ; 18.557 ns  ; controller:inst2|mux_select1[2]   ; test4[1]     ; cf_load    ;
; N/A                                     ; None                                                ; 18.432 ns  ; controller:inst2|mux_select1[2]   ; test4[5]     ; clk        ;
; N/A                                     ; None                                                ; 18.225 ns  ; controller:inst2|demuxto12_sel[3] ; load_test[3] ; cf_load    ;
; N/A                                     ; None                                                ; 18.215 ns  ; controller:inst2|demuxto12_sel[0] ; load_test[0] ; cf_load    ;
; N/A                                     ; None                                                ; 18.087 ns  ; demux1to12:inst|Data_out12[4]     ; test4[4]     ; clk        ;
; N/A                                     ; None                                                ; 17.835 ns  ; controller:inst2|mux_select1[2]   ; test4[5]     ; cf_load    ;
; N/A                                     ; None                                                ; 17.802 ns  ; controller:inst2|mux_select1[2]   ; test4[3]     ; clk        ;
; N/A                                     ; None                                                ; 17.783 ns  ; controller:inst2|demuxto12_sel[1] ; load_test[1] ; clk        ;
; N/A                                     ; None                                                ; 17.720 ns  ; controller:inst2|demuxto12_sel[2] ; load_test[2] ; clk        ;
; N/A                                     ; None                                                ; 17.544 ns  ; controller:inst2|mux_select1[3]   ; test4[7]     ; clk        ;
; N/A                                     ; None                                                ; 17.205 ns  ; controller:inst2|mux_select1[2]   ; test4[3]     ; cf_load    ;
; N/A                                     ; None                                                ; 17.187 ns  ; controller:inst2|demuxto12_sel[1] ; load_test[1] ; cf_load    ;
; N/A                                     ; None                                                ; 17.124 ns  ; controller:inst2|demuxto12_sel[2] ; load_test[2] ; cf_load    ;
; N/A                                     ; None                                                ; 16.947 ns  ; controller:inst2|mux_select1[3]   ; test4[7]     ; cf_load    ;
; N/A                                     ; None                                                ; 16.899 ns  ; controller:inst2|mux_select1[2]   ; test4[7]     ; clk        ;
; N/A                                     ; None                                                ; 16.894 ns  ; controller:inst2|mux_select1[2]   ; test4[6]     ; clk        ;
; N/A                                     ; None                                                ; 16.578 ns  ; demux1to12:inst|Data_out12[6]     ; test4[6]     ; clk        ;
; N/A                                     ; None                                                ; 16.491 ns  ; demux1to12:inst|Data_out9[7]      ; test4[7]     ; clk        ;
; N/A                                     ; None                                                ; 16.468 ns  ; demux1to12:inst|Data_out9[6]      ; test4[6]     ; clk        ;
; N/A                                     ; None                                                ; 16.409 ns  ; demux1to12:inst|Data_out6[7]      ; test4[7]     ; clk        ;
; N/A                                     ; None                                                ; 16.302 ns  ; controller:inst2|mux_select1[2]   ; test4[7]     ; cf_load    ;
; N/A                                     ; None                                                ; 16.297 ns  ; controller:inst2|mux_select1[2]   ; test4[6]     ; cf_load    ;
; N/A                                     ; None                                                ; 16.294 ns  ; demux1to12:inst|Data_out6[6]      ; test4[6]     ; clk        ;
; N/A                                     ; None                                                ; 16.290 ns  ; demux1to12:inst|Data_out9[2]      ; test4[2]     ; clk        ;
; N/A                                     ; None                                                ; 16.250 ns  ; demux1to12:inst|Data_out10[7]     ; test0[7]     ; clk        ;
; N/A                                     ; None                                                ; 16.120 ns  ; demux1to12:inst|Data_out6[3]      ; test4[3]     ; clk        ;
; N/A                                     ; None                                                ; 15.975 ns  ; demux1to12:inst|Data_out10[1]     ; test0[1]     ; clk        ;
; N/A                                     ; None                                                ; 15.958 ns  ; demux1to12:inst|Data_out9[4]      ; test4[4]     ; clk        ;
; N/A                                     ; None                                                ; 15.923 ns  ; demux1to12:inst|Data_out12[2]     ; test4[2]     ; clk        ;
; N/A                                     ; None                                                ; 15.850 ns  ; demux1to12:inst|Data_out9[1]      ; test0[1]     ; clk        ;
; N/A                                     ; None                                                ; 15.727 ns  ; demux1to12:inst|Data_out9[4]      ; test0[4]     ; clk        ;
; N/A                                     ; None                                                ; 15.673 ns  ; demux1to12:inst|Data_out6[2]      ; test4[2]     ; clk        ;
; N/A                                     ; None                                                ; 15.635 ns  ; demux1to12:inst|Data_out10[0]     ; test4[0]     ; clk        ;
; N/A                                     ; None                                                ; 15.623 ns  ; demux1to12:inst|Data_out10[5]     ; test0[5]     ; clk        ;
; N/A                                     ; None                                                ; 15.614 ns  ; demux1to12:inst|Data_out6[1]      ; test0[1]     ; clk        ;
; N/A                                     ; None                                                ; 15.613 ns  ; demux1to12:inst|Data_out12[1]     ; test4[1]     ; clk        ;
; N/A                                     ; None                                                ; 15.573 ns  ; demux1to12:inst|Data_out9[1]      ; test4[1]     ; clk        ;
; N/A                                     ; None                                                ; 15.524 ns  ; demux1to12:inst|Data_out11[1]     ; test0[1]     ; clk        ;
; N/A                                     ; None                                                ; 15.521 ns  ; demux1to12:inst|Data_out1[0]      ; test4[0]     ; clk        ;
; N/A                                     ; None                                                ; 15.476 ns  ; demux1to12:inst|Data_out12[0]     ; test4[0]     ; clk        ;
; N/A                                     ; None                                                ; 15.448 ns  ; demux1to12:inst|Data_out11[4]     ; test0[4]     ; clk        ;
; N/A                                     ; None                                                ; 15.445 ns  ; demux1to12:inst|Data_out2[2]      ; test4[2]     ; clk        ;
; N/A                                     ; None                                                ; 15.445 ns  ; demux1to12:inst|Data_out2[3]      ; test0[3]     ; clk        ;
; N/A                                     ; None                                                ; 15.442 ns  ; demux1to12:inst|Data_out1[3]      ; test4[3]     ; clk        ;
; N/A                                     ; None                                                ; 15.427 ns  ; demux1to12:inst|Data_out4[5]      ; test0[5]     ; clk        ;
; N/A                                     ; None                                                ; 15.418 ns  ; demux1to12:inst|Data_out7[3]      ; test0[3]     ; clk        ;
; N/A                                     ; None                                                ; 15.363 ns  ; demux1to12:inst|Data_out11[5]     ; test0[5]     ; clk        ;
; N/A                                     ; None                                                ; 15.315 ns  ; demux1to12:inst|Data_out10[3]     ; test0[3]     ; clk        ;
; N/A                                     ; None                                                ; 15.302 ns  ; demux1to12:inst|Data_out4[0]      ; test4[0]     ; clk        ;
; N/A                                     ; None                                                ; 15.297 ns  ; demux1to12:inst|Data_out10[2]     ; test0[2]     ; clk        ;
; N/A                                     ; None                                                ; 15.281 ns  ; demux1to12:inst|Data_out7[3]      ; test4[3]     ; clk        ;
; N/A                                     ; None                                                ; 15.279 ns  ; demux1to12:inst|Data_out6[4]      ; test4[4]     ; clk        ;
; N/A                                     ; None                                                ; 15.161 ns  ; demux1to12:inst|Data_out7[2]      ; test4[2]     ; clk        ;
; N/A                                     ; None                                                ; 15.116 ns  ; demux1to12:inst|Data_out1[4]      ; test4[4]     ; clk        ;
; N/A                                     ; None                                                ; 15.019 ns  ; demux1to12:inst|Data_out5[2]      ; test0[2]     ; clk        ;
; N/A                                     ; None                                                ; 14.992 ns  ; demux1to12:inst|Data_out11[3]     ; test0[3]     ; clk        ;
; N/A                                     ; None                                                ; 14.945 ns  ; demux1to12:inst|Data_out7[7]      ; test0[7]     ; clk        ;
; N/A                                     ; None                                                ; 14.895 ns  ; demux1to12:inst|Data_out3[5]      ; test0[5]     ; clk        ;
; N/A                                     ; None                                                ; 14.864 ns  ; demux1to12:inst|Data_out9[3]      ; test4[3]     ; clk        ;
; N/A                                     ; None                                                ; 14.855 ns  ; demux1to12:inst|Data_out7[0]      ; test4[0]     ; clk        ;
; N/A                                     ; None                                                ; 14.814 ns  ; demux1to12:inst|Data_out8[3]      ; test0[3]     ; clk        ;
; N/A                                     ; None                                                ; 14.779 ns  ; demux1to12:inst|Data_out8[7]      ; test0[7]     ; clk        ;
; N/A                                     ; None                                                ; 14.773 ns  ; demux1to12:inst|Data_out6[5]      ; test4[5]     ; clk        ;
; N/A                                     ; None                                                ; 14.723 ns  ; demux1to12:inst|Data_out7[7]      ; test4[7]     ; clk        ;
; N/A                                     ; None                                                ; 14.699 ns  ; demux1to12:inst|Data_out1[2]      ; test4[2]     ; clk        ;
; N/A                                     ; None                                                ; 14.674 ns  ; demux1to12:inst|Data_out7[4]      ; test4[4]     ; clk        ;
; N/A                                     ; None                                                ; 14.608 ns  ; demux1to12:inst|Data_out2[3]      ; test4[3]     ; clk        ;
; N/A                                     ; None                                                ; 14.577 ns  ; demux1to12:inst|Data_out5[1]      ; test4[1]     ; clk        ;
; N/A                                     ; None                                                ; 14.545 ns  ; demux1to12:inst|Data_out3[7]      ; test0[7]     ; clk        ;
; N/A                                     ; None                                                ; 14.542 ns  ; demux1to12:inst|Data_out9[2]      ; test0[2]     ; clk        ;
; N/A                                     ; None                                                ; 14.483 ns  ; demux1to12:inst|Data_out10[4]     ; test0[4]     ; clk        ;
; N/A                                     ; None                                                ; 14.478 ns  ; demux1to12:inst|Data_out1[6]      ; test4[6]     ; clk        ;
; N/A                                     ; None                                                ; 14.419 ns  ; demux1to12:inst|Data_out12[3]     ; test4[3]     ; clk        ;
; N/A                                     ; None                                                ; 14.403 ns  ; demux1to12:inst|Data_out12[5]     ; test4[5]     ; clk        ;
; N/A                                     ; None                                                ; 14.402 ns  ; demux1to12:inst|Data_out7[6]      ; test4[6]     ; clk        ;
; N/A                                     ; None                                                ; 14.395 ns  ; demux1to12:inst|Data_out3[4]      ; test0[4]     ; clk        ;
; N/A                                     ; None                                                ; 14.355 ns  ; demux1to12:inst|Data_out10[4]     ; test4[4]     ; clk        ;
; N/A                                     ; None                                                ; 14.261 ns  ; demux1to12:inst|Data_out2[7]      ; test4[7]     ; clk        ;
; N/A                                     ; None                                                ; 14.236 ns  ; demux1to12:inst|Data_out8[1]      ; test0[1]     ; clk        ;
; N/A                                     ; None                                                ; 14.232 ns  ; demux1to12:inst|Data_out10[6]     ; test4[6]     ; clk        ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;                                   ;              ;            ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------------------------------+--------------+------------+


+--------------------------------------------------------------+
; tpd                                                          ;
+-------+-------------------+-----------------+------+---------+
; Slack ; Required P2P Time ; Actual P2P Time ; From ; To      ;
+-------+-------------------+-----------------+------+---------+
; N/A   ; None              ; 4.838 ns        ; clk  ; load_in ;
+-------+-------------------+-----------------+------+---------+


+-----------------------------------------------------------------------------------------------+
; th                                                                                            ;
+---------------+-------------+-----------+---------+--------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From    ; To                             ; To Clock ;
+---------------+-------------+-----------+---------+--------------------------------+----------+
; N/A           ; None        ; 5.748 ns  ; cf_load ; controller:inst2|nstate.S0_860 ; clk      ;
; N/A           ; None        ; 3.048 ns  ; cf_load ; controller:inst2|nstate.S1_852 ; clk      ;
; N/A           ; None        ; -1.255 ns ; din[4]  ; demux1to12:inst|Data_out4[4]   ; clk      ;
; N/A           ; None        ; -1.257 ns ; din[4]  ; demux1to12:inst|Data_out3[4]   ; clk      ;
; N/A           ; None        ; -1.270 ns ; din[6]  ; demux1to12:inst|Data_out4[6]   ; clk      ;
; N/A           ; None        ; -1.272 ns ; din[6]  ; demux1to12:inst|Data_out2[6]   ; clk      ;
; N/A           ; None        ; -1.306 ns ; din[5]  ; demux1to12:inst|Data_out3[5]   ; clk      ;
; N/A           ; None        ; -1.306 ns ; din[5]  ; demux1to12:inst|Data_out4[5]   ; clk      ;
; N/A           ; None        ; -1.359 ns ; din[7]  ; demux1to12:inst|Data_out1[7]   ; clk      ;
; N/A           ; None        ; -1.363 ns ; din[0]  ; demux1to12:inst|Data_out6[0]   ; clk      ;
; N/A           ; None        ; -1.364 ns ; din[0]  ; demux1to12:inst|Data_out8[0]   ; clk      ;
; N/A           ; None        ; -1.375 ns ; din[2]  ; demux1to12:inst|Data_out1[2]   ; clk      ;
; N/A           ; None        ; -1.376 ns ; din[6]  ; demux1to12:inst|Data_out12[6]  ; clk      ;
; N/A           ; None        ; -1.377 ns ; din[6]  ; demux1to12:inst|Data_out9[6]   ; clk      ;
; N/A           ; None        ; -1.382 ns ; din[4]  ; demux1to12:inst|Data_out6[4]   ; clk      ;
; N/A           ; None        ; -1.383 ns ; din[2]  ; demux1to12:inst|Data_out12[2]  ; clk      ;
; N/A           ; None        ; -1.388 ns ; din[4]  ; demux1to12:inst|Data_out7[4]   ; clk      ;
; N/A           ; None        ; -1.389 ns ; din[6]  ; demux1to12:inst|Data_out8[6]   ; clk      ;
; N/A           ; None        ; -1.395 ns ; din[6]  ; demux1to12:inst|Data_out5[6]   ; clk      ;
; N/A           ; None        ; -1.403 ns ; din[4]  ; demux1to12:inst|Data_out1[4]   ; clk      ;
; N/A           ; None        ; -1.407 ns ; din[4]  ; demux1to12:inst|Data_out12[4]  ; clk      ;
; N/A           ; None        ; -1.416 ns ; din[4]  ; demux1to12:inst|Data_out5[4]   ; clk      ;
; N/A           ; None        ; -1.418 ns ; din[4]  ; demux1to12:inst|Data_out8[4]   ; clk      ;
; N/A           ; None        ; -1.423 ns ; din[0]  ; demux1to12:inst|Data_out3[0]   ; clk      ;
; N/A           ; None        ; -1.423 ns ; din[1]  ; demux1to12:inst|Data_out4[1]   ; clk      ;
; N/A           ; None        ; -1.443 ns ; din[2]  ; demux1to12:inst|Data_out3[2]   ; clk      ;
; N/A           ; None        ; -1.443 ns ; din[5]  ; demux1to12:inst|Data_out2[5]   ; clk      ;
; N/A           ; None        ; -1.444 ns ; din[3]  ; demux1to12:inst|Data_out4[3]   ; clk      ;
; N/A           ; None        ; -1.444 ns ; din[5]  ; demux1to12:inst|Data_out12[5]  ; clk      ;
; N/A           ; None        ; -1.445 ns ; din[2]  ; demux1to12:inst|Data_out4[2]   ; clk      ;
; N/A           ; None        ; -1.445 ns ; din[3]  ; demux1to12:inst|Data_out3[3]   ; clk      ;
; N/A           ; None        ; -1.448 ns ; din[1]  ; demux1to12:inst|Data_out7[1]   ; clk      ;
; N/A           ; None        ; -1.449 ns ; din[5]  ; demux1to12:inst|Data_out9[5]   ; clk      ;
; N/A           ; None        ; -1.450 ns ; din[1]  ; demux1to12:inst|Data_out5[1]   ; clk      ;
; N/A           ; None        ; -1.450 ns ; din[5]  ; demux1to12:inst|Data_out11[5]  ; clk      ;
; N/A           ; None        ; -1.452 ns ; din[4]  ; demux1to12:inst|Data_out9[4]   ; clk      ;
; N/A           ; None        ; -1.453 ns ; din[5]  ; demux1to12:inst|Data_out1[5]   ; clk      ;
; N/A           ; None        ; -1.455 ns ; din[5]  ; demux1to12:inst|Data_out10[5]  ; clk      ;
; N/A           ; None        ; -1.458 ns ; din[4]  ; demux1to12:inst|Data_out2[4]   ; clk      ;
; N/A           ; None        ; -1.459 ns ; din[4]  ; demux1to12:inst|Data_out10[4]  ; clk      ;
; N/A           ; None        ; -1.461 ns ; din[4]  ; demux1to12:inst|Data_out11[4]  ; clk      ;
; N/A           ; None        ; -1.473 ns ; din[0]  ; demux1to12:inst|Data_out5[0]   ; clk      ;
; N/A           ; None        ; -1.478 ns ; din[1]  ; demux1to12:inst|Data_out6[1]   ; clk      ;
; N/A           ; None        ; -1.478 ns ; din[3]  ; demux1to12:inst|Data_out5[3]   ; clk      ;
; N/A           ; None        ; -1.479 ns ; din[3]  ; demux1to12:inst|Data_out8[3]   ; clk      ;
; N/A           ; None        ; -1.481 ns ; din[0]  ; demux1to12:inst|Data_out11[0]  ; clk      ;
; N/A           ; None        ; -1.484 ns ; din[3]  ; demux1to12:inst|Data_out11[3]  ; clk      ;
; N/A           ; None        ; -1.485 ns ; din[0]  ; demux1to12:inst|Data_out1[0]   ; clk      ;
; N/A           ; None        ; -1.485 ns ; din[1]  ; demux1to12:inst|Data_out8[1]   ; clk      ;
; N/A           ; None        ; -1.485 ns ; din[3]  ; demux1to12:inst|Data_out10[3]  ; clk      ;
; N/A           ; None        ; -1.489 ns ; din[0]  ; demux1to12:inst|Data_out2[0]   ; clk      ;
; N/A           ; None        ; -1.497 ns ; din[3]  ; demux1to12:inst|Data_out9[3]   ; clk      ;
; N/A           ; None        ; -1.499 ns ; din[1]  ; demux1to12:inst|Data_out1[1]   ; clk      ;
; N/A           ; None        ; -1.500 ns ; din[1]  ; demux1to12:inst|Data_out3[1]   ; clk      ;
; N/A           ; None        ; -1.501 ns ; din[3]  ; demux1to12:inst|Data_out2[3]   ; clk      ;
; N/A           ; None        ; -1.509 ns ; din[7]  ; demux1to12:inst|Data_out5[7]   ; clk      ;
; N/A           ; None        ; -1.511 ns ; din[7]  ; demux1to12:inst|Data_out8[7]   ; clk      ;
; N/A           ; None        ; -1.521 ns ; din[0]  ; demux1to12:inst|Data_out4[0]   ; clk      ;
; N/A           ; None        ; -1.523 ns ; din[0]  ; demux1to12:inst|Data_out10[0]  ; clk      ;
; N/A           ; None        ; -1.524 ns ; din[2]  ; demux1to12:inst|Data_out11[2]  ; clk      ;
; N/A           ; None        ; -1.525 ns ; din[2]  ; demux1to12:inst|Data_out10[2]  ; clk      ;
; N/A           ; None        ; -1.525 ns ; din[5]  ; demux1to12:inst|Data_out6[5]   ; clk      ;
; N/A           ; None        ; -1.525 ns ; din[5]  ; demux1to12:inst|Data_out7[5]   ; clk      ;
; N/A           ; None        ; -1.526 ns ; din[1]  ; demux1to12:inst|Data_out12[1]  ; clk      ;
; N/A           ; None        ; -1.530 ns ; din[3]  ; demux1to12:inst|Data_out12[3]  ; clk      ;
; N/A           ; None        ; -1.530 ns ; din[3]  ; demux1to12:inst|Data_out1[3]   ; clk      ;
; N/A           ; None        ; -1.531 ns ; din[1]  ; demux1to12:inst|Data_out2[1]   ; clk      ;
; N/A           ; None        ; -1.532 ns ; din[1]  ; demux1to12:inst|Data_out9[1]   ; clk      ;
; N/A           ; None        ; -1.539 ns ; din[5]  ; demux1to12:inst|Data_out5[5]   ; clk      ;
; N/A           ; None        ; -1.539 ns ; din[5]  ; demux1to12:inst|Data_out8[5]   ; clk      ;
; N/A           ; None        ; -1.550 ns ; din[2]  ; demux1to12:inst|Data_out9[2]   ; clk      ;
; N/A           ; None        ; -1.550 ns ; din[2]  ; demux1to12:inst|Data_out6[2]   ; clk      ;
; N/A           ; None        ; -1.550 ns ; din[2]  ; demux1to12:inst|Data_out7[2]   ; clk      ;
; N/A           ; None        ; -1.556 ns ; din[7]  ; demux1to12:inst|Data_out7[7]   ; clk      ;
; N/A           ; None        ; -1.558 ns ; din[2]  ; demux1to12:inst|Data_out2[2]   ; clk      ;
; N/A           ; None        ; -1.561 ns ; din[7]  ; demux1to12:inst|Data_out6[7]   ; clk      ;
; N/A           ; None        ; -1.593 ns ; din[6]  ; demux1to12:inst|Data_out10[6]  ; clk      ;
; N/A           ; None        ; -1.641 ns ; din[1]  ; demux1to12:inst|Data_out10[1]  ; clk      ;
; N/A           ; None        ; -1.641 ns ; din[7]  ; demux1to12:inst|Data_out4[7]   ; clk      ;
; N/A           ; None        ; -1.642 ns ; din[7]  ; demux1to12:inst|Data_out3[7]   ; clk      ;
; N/A           ; None        ; -1.645 ns ; din[1]  ; demux1to12:inst|Data_out11[1]  ; clk      ;
; N/A           ; None        ; -1.648 ns ; din[6]  ; demux1to12:inst|Data_out11[6]  ; clk      ;
; N/A           ; None        ; -1.746 ns ; din[2]  ; demux1to12:inst|Data_out8[2]   ; clk      ;
; N/A           ; None        ; -1.747 ns ; din[2]  ; demux1to12:inst|Data_out5[2]   ; clk      ;
; N/A           ; None        ; -1.753 ns ; din[7]  ; demux1to12:inst|Data_out2[7]   ; clk      ;
; N/A           ; None        ; -1.763 ns ; din[7]  ; demux1to12:inst|Data_out12[7]  ; clk      ;
; N/A           ; None        ; -1.771 ns ; din[7]  ; demux1to12:inst|Data_out9[7]   ; clk      ;
; N/A           ; None        ; -1.773 ns ; din[6]  ; demux1to12:inst|Data_out6[6]   ; clk      ;
; N/A           ; None        ; -1.781 ns ; din[6]  ; demux1to12:inst|Data_out7[6]   ; clk      ;
; N/A           ; None        ; -1.812 ns ; din[6]  ; demux1to12:inst|Data_out3[6]   ; clk      ;
; N/A           ; None        ; -1.813 ns ; din[6]  ; demux1to12:inst|Data_out1[6]   ; clk      ;
; N/A           ; None        ; -1.853 ns ; din[7]  ; demux1to12:inst|Data_out11[7]  ; clk      ;
; N/A           ; None        ; -1.860 ns ; din[7]  ; demux1to12:inst|Data_out10[7]  ; clk      ;
; N/A           ; None        ; -1.896 ns ; din[0]  ; demux1to12:inst|Data_out7[0]   ; clk      ;
; N/A           ; None        ; -1.999 ns ; din[3]  ; demux1to12:inst|Data_out6[3]   ; clk      ;
; N/A           ; None        ; -2.005 ns ; din[3]  ; demux1to12:inst|Data_out7[3]   ; clk      ;
; N/A           ; None        ; -2.020 ns ; din[0]  ; demux1to12:inst|Data_out9[0]   ; clk      ;
; N/A           ; None        ; -2.023 ns ; din[0]  ; demux1to12:inst|Data_out12[0]  ; clk      ;
+---------------+-------------+-----------+---------+--------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Sun Dec 04 15:25:40 2016
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off finalPoject -c finalPoject
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "controller:inst2|final_mux_sel[0]" is a latch
    Warning: Node "controller:inst2|final_mux_sel[1]" is a latch
    Warning: Node "controller:inst2|mux_select2[0]" is a latch
    Warning: Node "controller:inst2|mux_select2[1]" is a latch
    Warning: Node "controller:inst2|mux_select2[3]" is a latch
    Warning: Node "controller:inst2|mux_select2[2]" is a latch
    Warning: Node "controller:inst2|demuxto12_sel[0]" is a latch
    Warning: Node "controller:inst2|demuxto12_sel[2]" is a latch
    Warning: Node "controller:inst2|demuxto12_sel[1]" is a latch
    Warning: Node "controller:inst2|demuxto12_sel[3]" is a latch
    Warning: Node "controller:inst2|demux16bit_sel2[0]" is a latch
    Warning: Node "controller:inst2|demux16bit_sel2[1]" is a latch
    Warning: Node "controller:inst2|demux16bit_sel2[2]" is a latch
    Warning: Node "controller:inst2|mux_select1[1]" is a latch
    Warning: Node "controller:inst2|mux_select1[0]" is a latch
    Warning: Node "controller:inst2|nstate.S18_716" is a latch
    Warning: Node "controller:inst2|nstate.S1_852" is a latch
    Warning: Node "controller:inst2|mux_select1[3]" is a latch
    Warning: Node "controller:inst2|mux_select1[2]" is a latch
    Warning: Node "controller:inst2|MAC_Reset2" is a latch
    Warning: Node "controller:inst2|MAC_Reset1" is a latch
    Warning: Node "controller:inst2|demux16bit_sel1[2]" is a latch
    Warning: Node "controller:inst2|demux16bit_sel1[1]" is a latch
    Warning: Node "controller:inst2|demux16bit_sel1[0]" is a latch
    Warning: Node "controller:inst2|nstate.S7_804" is a latch
    Warning: Node "controller:inst2|nstate.S0_860" is a latch
    Warning: Node "controller:inst2|nstate.S25_660" is a latch
    Warning: Node "controller:inst2|nstate.S19_708" is a latch
    Warning: Node "controller:inst2|nstate.S22_684" is a latch
    Warning: Node "controller:inst2|nstate.S16_732" is a latch
    Warning: Node "controller:inst2|nstate.S5_820" is a latch
    Warning: Node "controller:inst2|nstate.S6_812" is a latch
    Warning: Node "controller:inst2|nstate.S9_788" is a latch
    Warning: Node "controller:inst2|nstate.S10_780" is a latch
    Warning: Node "controller:inst2|nstate.S2_844" is a latch
    Warning: Node "controller:inst2|nstate.S3_836" is a latch
    Warning: Node "controller:inst2|nstate.S11_772" is a latch
    Warning: Node "controller:inst2|nstate.S12_764" is a latch
    Warning: Node "controller:inst2|nstate.S8_796" is a latch
    Warning: Node "controller:inst2|nstate.S17_724" is a latch
    Warning: Node "controller:inst2|nstate.S20_700" is a latch
    Warning: Node "controller:inst2|nstate.S15_740" is a latch
    Warning: Node "controller:inst2|nstate.S21_692" is a latch
    Warning: Node "controller:inst2|mux_select3[3]" is a latch
    Warning: Node "controller:inst2|mux_select3[2]" is a latch
    Warning: Node "controller:inst2|nstate.S4_828" is a latch
    Warning: Node "controller:inst2|nstate.S13_756" is a latch
    Warning: Node "controller:inst2|nstate.S24_668" is a latch
    Warning: Node "controller:inst2|nstate.S14_748" is a latch
    Warning: Node "controller:inst2|nstate.S23_676" is a latch
    Warning: Node "controller:inst2|mux_select3[0]" is a latch
    Warning: Node "controller:inst2|mux_select3[1]" is a latch
    Warning: Node "controller:inst2|final_mux_sel[3]" is a latch
    Warning: Node "controller:inst2|final_mux_sel[2]" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
    Info: Assuming node "cf_load" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin.
Warning: Found 48 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected gated clock "controller:inst2|WideOr1~0" as buffer
    Info: Detected gated clock "controller:inst2|Selector13~3" as buffer
    Info: Detected gated clock "controller:inst2|WideOr81" as buffer
    Info: Detected gated clock "controller:inst2|WideOr81~13" as buffer
    Info: Detected gated clock "controller:inst2|Selector108~3" as buffer
    Info: Detected gated clock "controller:inst2|Selector108~1" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S13" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S14" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S9" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S11" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S12" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S10" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S16" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S25" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S4" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S2" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S3" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S5" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S8" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S6" as buffer
    Info: Detected gated clock "controller:inst2|WideOr58~0" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S0" as buffer
    Info: Detected gated clock "controller:inst2|WideOr66~0" as buffer
    Info: Detected gated clock "controller:inst2|WideOr54~0" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S15" as buffer
    Info: Detected gated clock "controller:inst2|Selector19~1" as buffer
    Info: Detected gated clock "controller:inst2|Selector108~4" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S22" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S19" as buffer
    Info: Detected gated clock "controller:inst2|Selector13~0" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S7" as buffer
    Info: Detected gated clock "controller:inst2|Selector108~2" as buffer
    Info: Detected gated clock "controller:inst2|Selector13~1" as buffer
    Info: Detected gated clock "controller:inst2|WideOr86~1" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S17" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S21" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S20" as buffer
    Info: Detected gated clock "controller:inst2|Selector45~1" as buffer
    Info: Detected gated clock "controller:inst2|Selector19~0" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S23" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S24" as buffer
    Info: Detected gated clock "controller:inst2|WideOr82~1" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S18" as buffer
    Info: Detected gated clock "controller:inst2|Selector45~0" as buffer
    Info: Detected gated clock "controller:inst2|Selector37~0" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S1" as buffer
    Info: Detected gated clock "controller:inst2|WideOr43~0" as buffer
    Info: Detected gated clock "controller:inst2|Selector37~1" as buffer
Info: Clock "clk" has Internal fmax of 16.46 MHz between source register "demux1to12:inst|Data_out5[5]" and destination register "MAC:inst5|MAC_Checker:inst1|feedback[14]" (period= 60.742 ns)
    Info: + Longest register to register delay is 29.662 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X16_Y5_N1; Fanout = 3; REG Node = 'demux1to12:inst|Data_out5[5]'
        Info: 2: + IC(1.352 ns) + CELL(0.200 ns) = 1.552 ns; Loc. = LC_X15_Y5_N0; Fanout = 1; COMB Node = 'lpm_mux0:inst9|lpm_mux:lpm_mux_component|mux_9bc:auto_generated|_~1168'
        Info: 3: + IC(0.305 ns) + CELL(0.200 ns) = 2.057 ns; Loc. = LC_X15_Y5_N1; Fanout = 1; COMB Node = 'lpm_mux0:inst9|lpm_mux:lpm_mux_component|mux_9bc:auto_generated|_~1169'
        Info: 4: + IC(2.633 ns) + CELL(0.511 ns) = 5.201 ns; Loc. = LC_X13_Y9_N6; Fanout = 1; COMB Node = 'lpm_mux0:inst9|lpm_mux:lpm_mux_component|mux_9bc:auto_generated|result_node[5]~45'
        Info: 5: + IC(1.955 ns) + CELL(0.200 ns) = 7.356 ns; Loc. = LC_X13_Y8_N7; Fanout = 5; COMB Node = 'lpm_mux0:inst9|lpm_mux:lpm_mux_component|mux_9bc:auto_generated|result_node[5]~48'
        Info: 6: + IC(1.775 ns) + CELL(0.978 ns) = 10.109 ns; Loc. = LC_X11_Y8_N2; Fanout = 1; COMB Node = 'MAC:inst5|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_0km:auto_generated|cs1a[2]~COUT'
        Info: 7: + IC(0.000 ns) + CELL(0.815 ns) = 10.924 ns; Loc. = LC_X11_Y8_N3; Fanout = 9; COMB Node = 'MAC:inst5|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_0km:auto_generated|cs1a[2]~5'
        Info: 8: + IC(1.978 ns) + CELL(0.511 ns) = 13.413 ns; Loc. = LC_X10_Y7_N4; Fanout = 1; COMB Node = 'MAC:inst5|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_0km:auto_generated|le2a[1]'
        Info: 9: + IC(1.163 ns) + CELL(0.200 ns) = 14.776 ns; Loc. = LC_X9_Y7_N4; Fanout = 2; COMB Node = 'MAC:inst5|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_0km:auto_generated|le4a[1]'
        Info: 10: + IC(1.809 ns) + CELL(1.099 ns) = 17.684 ns; Loc. = LC_X8_Y8_N9; Fanout = 6; COMB Node = 'MAC:inst5|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_0km:auto_generated|add12_result[5]~15'
        Info: 11: + IC(0.000 ns) + CELL(1.234 ns) = 18.918 ns; Loc. = LC_X9_Y8_N1; Fanout = 3; COMB Node = 'MAC:inst5|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_0km:auto_generated|add12_result[7]~10'
        Info: 12: + IC(1.862 ns) + CELL(0.978 ns) = 21.758 ns; Loc. = LC_X5_Y8_N1; Fanout = 2; COMB Node = 'MAC:inst5|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_0km:auto_generated|add8_result[9]~13'
        Info: 13: + IC(0.000 ns) + CELL(0.123 ns) = 21.881 ns; Loc. = LC_X5_Y8_N2; Fanout = 2; COMB Node = 'MAC:inst5|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_0km:auto_generated|add8_result[10]~11'
        Info: 14: + IC(0.000 ns) + CELL(0.123 ns) = 22.004 ns; Loc. = LC_X5_Y8_N3; Fanout = 2; COMB Node = 'MAC:inst5|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_0km:auto_generated|add8_result[11]~9'
        Info: 15: + IC(0.000 ns) + CELL(0.815 ns) = 22.819 ns; Loc. = LC_X5_Y8_N4; Fanout = 3; COMB Node = 'MAC:inst5|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_0km:auto_generated|add8_result[12]~6'
        Info: 16: + IC(2.943 ns) + CELL(0.954 ns) = 26.716 ns; Loc. = LC_X5_Y7_N4; Fanout = 6; COMB Node = 'MAC:inst5|lpm_add_sub0:inst6|lpm_add_sub:lpm_add_sub_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~7'
        Info: 17: + IC(0.000 ns) + CELL(0.975 ns) = 27.691 ns; Loc. = LC_X5_Y7_N6; Fanout = 1; COMB Node = 'MAC:inst5|lpm_add_sub0:inst6|lpm_add_sub:lpm_add_sub_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~2'
        Info: 18: + IC(1.167 ns) + CELL(0.804 ns) = 29.662 ns; Loc. = LC_X6_Y7_N3; Fanout = 4; REG Node = 'MAC:inst5|MAC_Checker:inst1|feedback[14]'
        Info: Total cell delay = 10.720 ns ( 36.14 % )
        Info: Total interconnect delay = 18.942 ns ( 63.86 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "clk" to destination register is 3.819 ns
            Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_H5; Fanout = 401; CLK Node = 'clk'
            Info: 2: + IC(1.738 ns) + CELL(0.918 ns) = 3.819 ns; Loc. = LC_X6_Y7_N3; Fanout = 4; REG Node = 'MAC:inst5|MAC_Checker:inst1|feedback[14]'
            Info: Total cell delay = 2.081 ns ( 54.49 % )
            Info: Total interconnect delay = 1.738 ns ( 45.51 % )
        Info: - Longest clock path from clock "clk" to source register is 3.819 ns
            Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_H5; Fanout = 401; CLK Node = 'clk'
            Info: 2: + IC(1.738 ns) + CELL(0.918 ns) = 3.819 ns; Loc. = LC_X16_Y5_N1; Fanout = 3; REG Node = 'demux1to12:inst|Data_out5[5]'
            Info: Total cell delay = 2.081 ns ( 54.49 % )
            Info: Total interconnect delay = 1.738 ns ( 45.51 % )
    Info: + Micro clock to output delay of source is 0.376 ns
    Info: + Micro setup delay of destination is 0.333 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Warning: Circuit may not operate. Detected 136 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "controller:inst2|pstate.S5" and destination pin or register "controller:inst2|demuxto12_sel[3]" for clock "clk" (Hold time is 5.671 ns)
    Info: + Largest clock skew is 10.957 ns
        Info: + Longest clock path from clock "clk" to destination register is 14.776 ns
            Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_H5; Fanout = 401; CLK Node = 'clk'
            Info: 2: + IC(1.738 ns) + CELL(1.294 ns) = 4.195 ns; Loc. = LC_X8_Y6_N0; Fanout = 5; REG Node = 'controller:inst2|pstate.S19'
            Info: 3: + IC(0.923 ns) + CELL(0.740 ns) = 5.858 ns; Loc. = LC_X8_Y6_N2; Fanout = 3; COMB Node = 'controller:inst2|WideOr86~1'
            Info: 4: + IC(0.305 ns) + CELL(0.200 ns) = 6.363 ns; Loc. = LC_X8_Y6_N3; Fanout = 4; COMB Node = 'controller:inst2|WideOr82~1'
            Info: 5: + IC(1.852 ns) + CELL(0.740 ns) = 8.955 ns; Loc. = LC_X10_Y6_N1; Fanout = 4; COMB Node = 'controller:inst2|Selector45~0'
            Info: 6: + IC(5.310 ns) + CELL(0.511 ns) = 14.776 ns; Loc. = LC_X9_Y4_N2; Fanout = 13; REG Node = 'controller:inst2|demuxto12_sel[3]'
            Info: Total cell delay = 4.648 ns ( 31.46 % )
            Info: Total interconnect delay = 10.128 ns ( 68.54 % )
        Info: - Shortest clock path from clock "clk" to source register is 3.819 ns
            Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_H5; Fanout = 401; CLK Node = 'clk'
            Info: 2: + IC(1.738 ns) + CELL(0.918 ns) = 3.819 ns; Loc. = LC_X8_Y4_N9; Fanout = 10; REG Node = 'controller:inst2|pstate.S5'
            Info: Total cell delay = 2.081 ns ( 54.49 % )
            Info: Total interconnect delay = 1.738 ns ( 45.51 % )
    Info: - Micro clock to output delay of source is 0.376 ns
    Info: - Shortest register to register delay is 4.910 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X8_Y4_N9; Fanout = 10; REG Node = 'controller:inst2|pstate.S5'
        Info: 2: + IC(0.933 ns) + CELL(0.200 ns) = 1.133 ns; Loc. = LC_X8_Y4_N6; Fanout = 5; COMB Node = 'controller:inst2|WideOr58~0'
        Info: 3: + IC(1.796 ns) + CELL(0.511 ns) = 3.440 ns; Loc. = LC_X9_Y4_N9; Fanout = 1; COMB Node = 'controller:inst2|WideOr31'
        Info: 4: + IC(0.730 ns) + CELL(0.740 ns) = 4.910 ns; Loc. = LC_X9_Y4_N2; Fanout = 13; REG Node = 'controller:inst2|demuxto12_sel[3]'
        Info: Total cell delay = 1.451 ns ( 29.55 % )
        Info: Total interconnect delay = 3.459 ns ( 70.45 % )
    Info: + Micro hold delay of destination is 0.000 ns
Info: tsu for register "demux1to12:inst|Data_out12[0]" (data pin = "din[0]", clock pin = "clk") is 2.577 ns
    Info: + Longest pin to register delay is 6.063 ns
        Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_C14; Fanout = 12; PIN Node = 'din[0]'
        Info: 2: + IC(4.651 ns) + CELL(0.280 ns) = 6.063 ns; Loc. = LC_X16_Y9_N4; Fanout = 4; REG Node = 'demux1to12:inst|Data_out12[0]'
        Info: Total cell delay = 1.412 ns ( 23.29 % )
        Info: Total interconnect delay = 4.651 ns ( 76.71 % )
    Info: + Micro setup delay of destination is 0.333 ns
    Info: - Shortest clock path from clock "clk" to destination register is 3.819 ns
        Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_H5; Fanout = 401; CLK Node = 'clk'
        Info: 2: + IC(1.738 ns) + CELL(0.918 ns) = 3.819 ns; Loc. = LC_X16_Y9_N4; Fanout = 4; REG Node = 'demux1to12:inst|Data_out12[0]'
        Info: Total cell delay = 2.081 ns ( 54.49 % )
        Info: Total interconnect delay = 1.738 ns ( 45.51 % )
Info: tco from clock "clk" to destination pin "test0[7]" through register "controller:inst2|mux_select2[1]" is 24.321 ns
    Info: + Longest clock path from clock "clk" to source register is 13.585 ns
        Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_H5; Fanout = 401; CLK Node = 'clk'
        Info: 2: + IC(1.738 ns) + CELL(1.294 ns) = 4.195 ns; Loc. = LC_X10_Y4_N9; Fanout = 4; REG Node = 'controller:inst2|pstate.S0'
        Info: 3: + IC(0.961 ns) + CELL(0.200 ns) = 5.356 ns; Loc. = LC_X10_Y4_N8; Fanout = 3; COMB Node = 'controller:inst2|Selector19~0'
        Info: 4: + IC(1.926 ns) + CELL(0.200 ns) = 7.482 ns; Loc. = LC_X10_Y6_N2; Fanout = 3; COMB Node = 'controller:inst2|Selector37~0'
        Info: 5: + IC(0.305 ns) + CELL(0.200 ns) = 7.987 ns; Loc. = LC_X10_Y6_N3; Fanout = 8; COMB Node = 'controller:inst2|Selector37~1'
        Info: 6: + IC(5.398 ns) + CELL(0.200 ns) = 13.585 ns; Loc. = LC_X15_Y7_N7; Fanout = 36; REG Node = 'controller:inst2|mux_select2[1]'
        Info: Total cell delay = 3.257 ns ( 23.97 % )
        Info: Total interconnect delay = 10.328 ns ( 76.03 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Longest register to pin delay is 10.736 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X15_Y7_N7; Fanout = 36; REG Node = 'controller:inst2|mux_select2[1]'
        Info: 2: + IC(1.878 ns) + CELL(0.740 ns) = 2.618 ns; Loc. = LC_X15_Y9_N8; Fanout = 1; COMB Node = 'lpm_mux0:inst8|lpm_mux:lpm_mux_component|mux_9bc:auto_generated|result_node[7]~18'
        Info: 3: + IC(2.031 ns) + CELL(0.200 ns) = 4.849 ns; Loc. = LC_X15_Y7_N3; Fanout = 1; COMB Node = 'lpm_mux0:inst8|lpm_mux:lpm_mux_component|mux_9bc:auto_generated|result_node[7]~19'
        Info: 4: + IC(0.305 ns) + CELL(0.200 ns) = 5.354 ns; Loc. = LC_X15_Y7_N4; Fanout = 1; COMB Node = 'lpm_mux0:inst8|lpm_mux:lpm_mux_component|mux_9bc:auto_generated|result_node[7]~20'
        Info: 5: + IC(1.119 ns) + CELL(0.200 ns) = 6.673 ns; Loc. = LC_X15_Y7_N9; Fanout = 10; COMB Node = 'lpm_mux0:inst8|lpm_mux:lpm_mux_component|mux_9bc:auto_generated|result_node[7]~23'
        Info: 6: + IC(1.741 ns) + CELL(2.322 ns) = 10.736 ns; Loc. = PIN_F15; Fanout = 0; PIN Node = 'test0[7]'
        Info: Total cell delay = 3.662 ns ( 34.11 % )
        Info: Total interconnect delay = 7.074 ns ( 65.89 % )
Info: Longest tpd from source pin "clk" to destination pin "load_in" is 4.838 ns
    Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_H5; Fanout = 401; CLK Node = 'clk'
    Info: 2: + IC(1.353 ns) + CELL(2.322 ns) = 4.838 ns; Loc. = PIN_J1; Fanout = 0; PIN Node = 'load_in'
    Info: Total cell delay = 3.485 ns ( 72.03 % )
    Info: Total interconnect delay = 1.353 ns ( 27.97 % )
Info: th for register "controller:inst2|nstate.S0_860" (data pin = "cf_load", clock pin = "clk") is 5.748 ns
    Info: + Longest clock path from clock "clk" to destination register is 11.003 ns
        Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_H5; Fanout = 401; CLK Node = 'clk'
        Info: 2: + IC(1.738 ns) + CELL(1.294 ns) = 4.195 ns; Loc. = LC_X10_Y4_N8; Fanout = 28; REG Node = 'controller:inst2|pstate.S25'
        Info: 3: + IC(6.068 ns) + CELL(0.740 ns) = 11.003 ns; Loc. = LC_X10_Y4_N6; Fanout = 1; REG Node = 'controller:inst2|nstate.S0_860'
        Info: Total cell delay = 3.197 ns ( 29.06 % )
        Info: Total interconnect delay = 7.806 ns ( 70.94 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: - Shortest pin to register delay is 5.255 ns
        Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_M10; Fanout = 3; CLK Node = 'cf_load'
        Info: 2: + IC(2.704 ns) + CELL(0.914 ns) = 4.750 ns; Loc. = LC_X10_Y4_N5; Fanout = 2; COMB Node = 'controller:inst2|Selector13~3'
        Info: 3: + IC(0.305 ns) + CELL(0.200 ns) = 5.255 ns; Loc. = LC_X10_Y4_N6; Fanout = 1; REG Node = 'controller:inst2|nstate.S0_860'
        Info: Total cell delay = 2.246 ns ( 42.74 % )
        Info: Total interconnect delay = 3.009 ns ( 57.26 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 58 warnings
    Info: Peak virtual memory: 182 megabytes
    Info: Processing ended: Sun Dec 04 15:25:41 2016
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


