<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üëåüèΩ üï£ üè≠ Die Ausstellung in Las Vegas richtet sich an Elektronikentwickler und nicht an Verbraucher. Ein Bericht von der Design Automation Conference üßëüèª ü§∞üèæ üßõüèΩ</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Ich habe beschlossen, diese Notiz √ºber Habr√© auf Russisch und Englisch zu schreiben, um einen Link dazu sowohl in englisch- als auch in russischsprach...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Die Ausstellung in Las Vegas richtet sich an Elektronikentwickler und nicht an Verbraucher. Ein Bericht von der Design Automation Conference</h1><div class="post__body post__body_full"><div class="post__text post__text-html" id="post-content-body" data-io-article-url="https://habr.com/ru/post/458760/"><img src="https://habrastorage.org/getpro/habr/post_images/26e/d36/380/26ed363806235173a3328081ce81a0cf.png"><br><br>  Ich habe beschlossen, diese Notiz √ºber Habr√© auf Russisch und Englisch zu schreiben, um einen Link dazu sowohl in englisch- als auch in russischsprachigen Foren und Gruppen zu verbreiten.  Der russische Text ist keine √úbersetzung des Englischen und umgekehrt - ich habe nur zweimal eine Notiz geschrieben (ich hasse es zu √ºbersetzen).  Diejenigen, die mein Englisch kritisieren wollen, werden sofort an das Ende des Beitrags geschickt, wo sie in einem stundenlangen Video von meinem Akzent schockiert werden.  Ich sehe meine Betonung nicht als Fehler, sondern als Merkmal.  Wir alle wissen, dass viele Amerikaner zum Beispiel einen nasopharyngealen britischen Akzent attraktiv finden.  Es ist an der Zeit, einem strengen russischen Akzent den gleichen Status zu verleihen.  Dazu m√ºssen m√∂glichst viele Russen bei verschiedenen internationalen Veranstaltungen Reden halten.  Unser Passwort lautet "Jahre mi Speak From May Hart". <br><br>  Aber zuerst √ºber die Ausstellung. <br><br>  Millionen von Gadget-Verbrauchern auf der ganzen Welt sehen sich die Consumer Electronics Show (CES) an, die im Januar in Las Vegas stattfindet.  Sie, die nie wussten, was ein D-Trigger ist, argumentieren vor allem, dass vier Gigahertz in den neuesten Prozessoren von AMD und Qualcomm besser sind als drei.  Es gibt jedoch eine Ausstellung, die sich nicht an Verbraucher, sondern an Elektronikentwickler richtet.  Diese Ausstellung hei√üt Design Automation Conference (DAC) und findet in einigen Jahren auch in Las Vegas statt, jedoch nicht im Dezember, sondern im Juni. <br><br>  Jedes Jahr sehen Millionen von Gadget-Liebhabern die Consumer Electronics Show (CES), die im Januar in Las Vegas stattfindet.  Diejenigen, die nie die Funktion eines D-Flip-Flops und die Berechnung des statischen Timings gelernt haben, diskutieren Gigahertz-Frequenzen, nachdem sie die neuesten Artikel im Wired-Magazin gelesen haben, die sie als technische Ver√∂ffentlichung wahrnehmen.  Es gibt jedoch eine andere Konferenz, nicht f√ºr die Verbraucher, sondern f√ºr die Entwickler von Elektronik.  Diese Konferenz hei√üt Design Automation Conference (DAC) und findet auch in Las Vegas statt, allerdings nicht jedes Jahr und nicht im Januar, sondern im Juni. <br><a name="habracut"></a><br>  Die Branche der Electronic Design Automation (EDA) stellt Software f√ºr Hardware-Designer her.  EDA wird von drei gro√üen Unternehmen kontrolliert: Synopsys, Cadence und Mentor Graphics (jetzt Teil von Siemens).  Sowohl Synopsys als auch Cadence verf√ºgen √ºber einen vollst√§ndigen Satz von Produkten, die zum Entwerfen und Simulieren eines digitalen Chips auf mehreren Ebenen erforderlich sind.  Der Entwurfsablauf, RTL2GDSII genannt, beginnt mit der Spezifikation und Codierung des Zyklusverhaltens der Schaltung in der Hardwarebeschreibungssprache (Verilog oder VHDL), setzt die Synthese dieser Beschreibung in einem Diagramm logischer Elemente (Netzliste) fort und setzt die Netzliste dann in einer physischen Liste fort Blaupause des Chips und Verlegen von On-Chip-Dr√§hten zum Verbinden der Standardzellen, der Bausteine ‚Äã‚Äãvon ASICs (Application-Specific Integrated Circuits). <br><br>  Drei gro√üe Unternehmen dominieren die Automatisierungsbranche f√ºr das Elektronikdesign: Synopsys, Cadence und Mentor Graphics (die Siemens vor einigen Jahren gekauft hat).  Synopsys und Cadence haben eine Software entwickelt, die den gesamten RTL2GDSII-Entwurfsweg abdeckt.  Ich habe diese Route vor vier Jahren in meinem <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">vorherigen DAC-Artikel</a> kurz beschrieben: <br><blockquote>  In den letzten <s>25 bis</s> 30 Jahren wurde das Design der Mikroschaltung meist in der Sprache der Ger√§tebeschreibung Verilog (in Europa und beim Milit√§r - VHDL) geschrieben. Danach verwandelt ein spezielles Programm (Logiksynthese) das Design in einen Graphen aus Dr√§hten und logischen Grundelementen, ein anderes Programm (statische Zeitanalyse). teilt dem Designer mit, ob es in das Geschwindigkeitsbudget passt, und das dritte Programm (Ort und Route) legt dieses Design auf der Stelle des Chips fest. <br><br>  Wenn das Design alle Phasen durchl√§uft: Codierung auf einem Veril, Debugging, Verifizierung, Synthese, statische Timing-Analyse, Grundrissplanung, Place-n-Route, Extraktion von Parasiten usw.  - Es stellt sich heraus, dass eine Datei namens GDSII an die Fabrik gesendet wird und die Fabrik Chips backt.  Die bekanntesten Fabriken dieses Typs geh√∂ren der Taiwan Semiconductor Manufacturing Company (TSMC). </blockquote><img src="https://habrastorage.org/getpro/habr/post_images/1a7/499/8ac/1a74998ac8c8e8a6655ef9a0e72f4d83.jpg"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/ba5/712/634/ba571263487b8f7f37ede4904f1ed3f5.jpg"><br><br>  John Sanguinetti, seit den 1980er Jahren ein Verilog-Guru.  John war Gr√ºnder einer Firma namens Chronologic Simulation, die bereits in den 1990er Jahren VCS, einen Verilog Compiled Code Simulator, entwickelte.  Dieser Simulator ist jetzt eine Eigenschaft von Synopsys.  VCS wird von den meisten gro√üen Elektronikunternehmen verwendet.  VCS brachte Synopsys Milliarden Dollar Umsatz ein. <br><br>  An der Seite des Showrooms steht John Sanguinetti, ein fr√ºher Verilog-Guru aus den 1980er Jahren und Gr√ºnder von Chronologic Simulation.  Dieses Unternehmen gab der Welt den schnellen VCS-Simulator (Verilog Compiled Code Simulator), der jetzt Eigentum von Synopsys ist.  Dieser Simulator wird von den meisten gro√üen Chipentwicklern verwendet.  VCS bringt Synopsys Milliarden von Dollar: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/008/b3f/fb0/008b3ffb0fbfbaf683668f460586bc02.jpg"><br><br>  Mentor Graphics ist jetzt Teil von Siemens, dem drittgr√∂√üten EDA-Unternehmen.  Im Gegensatz zu Synopsys und Cadence verf√ºgt Mentor Graphics nicht √ºber eine vollst√§ndige Reihe von RTL2GDSII-Tools.  Die beiden bekanntesten Einnahmequellen sind Calibre, eine Reihe von Tools zur √úberpr√ºfung des physischen Designs, und Veloce, ein Hardware-Emulator.  Das Kaliber enth√§lt beispielsweise ein Werkzeug, das die geometrischen Entwurfsregeln (Breite, Abstand, Geh√§use) auf den endg√ºltigen "Blaupausen" des Chips √ºberpr√ºft.  Veloce verwendet FPGA-√§hnliche Chips, die <s>das</s> schnelle Emulieren von Verilog-Designs <s>simulieren</s> . <br><br>  Mentor Graphics, das drittgr√∂√üte Unternehmen der EDA-Branche, wurde Ende 2016 Teil von Siemens.  Im Gegensatz zu Synopsis und Keydens verf√ºgt Mentor nicht √ºber die gesamte Programmkette, die die RTL2GDSII-Route abdeckt.  Die beiden Haupteinnahmequellen von Mentor sind das Calibre-Softwarepaket, das in der letzten Phase des Chipdesigns √úberpr√ºfungen durchf√ºhrt, und der Veloce-Emulator (ausgesprochen Velochi).  Ein Beispiel f√ºr die √úberpr√ºfung in Calibre ist der Mindestabstand zwischen den Spuren auf dem Chip, <s>damit keine Antenneneffekte auftreten</s> . <br><br>  <i>UPD: korrigiert auf der Grundlage des Kommentars der <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=" class="user_link">Amartologie</a> : Bei der Antenne handelt es sich im Allgemeinen um eine andere.</i>  <i>Es tritt auf, wenn eine Spur so gro√ü wird, dass sie wie eine Antenne zu arbeiten beginnt und ein Signal mit der Frequenz von Plasmaoszillationen zum √Ñtzen w√§hrend der Produktion empf√§ngt.</i> <br><br>  Und der Veloce-Emulator verwendet FPGA-f√∂rmige ASICs, um schnell Emulationen von Schaltkreisen zu <s>simulieren</s> , die auf der logischen Ebene, dh auf der Veril, beschrieben wurden. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/b98/2bf/c12/b982bfc12dc82537d9934175169958d9.jpg"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/45a/1fb/1c6/45a1fb1c6baf6cabf59e3cb98f44d595.jpg"><br><br>  Neben hochprofitablen Calibre- und Veloce-Projekten hatte Mentor immer eine gro√üe Anzahl anderer Projekte, Produkte, Dienstleistungen, Schulungen und Bildungsprogramme.  Zum Beispiel kultiviert Mentor den Bereich der Funktions√ºberpr√ºfung, ein kritisch wichtiger Teil des Workflows f√ºr digitales Design. <br><br>  Neben hochprofitablen Projekten wie Calibre und Veloce hat Mentor viele andere Projekte, Produkte, Dienstleistungen, Forschungsprojekte und Bildungsprogramme.  Bei Mentor besch√§ftigen sie sich beispielsweise mit der Funktions√ºberpr√ºfung, einem wichtigen Teil des Produktionsprozesses: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/604/cb3/294/604cb32947489831c536cc7f3d261717.jpg"><br><br>  Eine Reihe kleiner Unternehmen, darunter Doulos, Willamette HDL und Sunburst Design, verkaufen Hardware-Verifizierungsschulungen an gro√üe und mittlere Elektronikunternehmen.  Eine solche Nische besteht, weil die Universit√§ten die Kunst der funktionalen Verifikation nicht richtig lehren und seit Jahrzehnten keine neuen Technologien wie SystemVerilog, UVM, formale Verifikation mit gleichzeitigen Behauptungen, tragbaren Stimuli usw. in ihren Lehrplan aufnehmen.  Selbst Stanford hat es meines Wissens nicht im Lehrplan, wenn ich mit ihren Absolventen spreche. <br><br>  Die Funktions√ºberpr√ºfung speist mehrere kleine Unternehmen, die SystemVerilog- und UVM-Schulungen zu erfrischend hohen Preisen an gro√üe Unternehmen verkaufen, beispielsweise ein paar tausend Dollar pro Person.  Dazu geh√∂ren Doulos, Willamette HDL, Sunburst Design und andere: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/21c/eb5/ddb/21ceb5ddb05cfa6e4d9424f0ea328bd3.jpg"><br><br>  Eine andere kleine Firma namens Verific.  Sie haben nur eine Handvoll Leute, aber sie sind in ihrer Nische sehr erfolgreich.  Verific verkauft SystemVerilog-Parser, die von gro√üen und kleinen EDA-Unternehmen eingesetzt werden. <br><br>  Hier ist ein weiteres kleines, nur wenige Leute, aber sehr erfolgreiches Unternehmen dieser Art namens Verific.  Sie verkauft den Parser von Verilog, den viele EDA-Unternehmen verwenden: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/f6a/564/77c/f6a56477c4ee843cdd4e8c2111c51f86.jpg"><br><br>  Der Gr√ºnder von Verific gibt ein Interview auf einer beliebten EDA-Website namens EDA Cafe.  Es gibt mehrere andere beliebte EDA-Websites, darunter John Cooleys deepchip.com, aber ich habe John Cooley diesmal nicht auf der DAC-Etage getroffen. <br><br>  Hier ist der Gr√ºnder von Verific, der EDA Cafe, einer in der Branche beliebten Website, ein Interview gibt: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/632/3e9/c39/6323e9c39012042b7f323e20b9d38500.jpg"><br><br>  Lassen Sie uns nun √ºber FPGA sprechen. <br><br>  Lassen Sie uns jetzt √ºber FPGAs sprechen, sie sind PPVM (sie werden mich jetzt korrigieren), sie sind FPGAs. <br><br>  Was es ist, habe ich auch in meinem <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">vorherigen DAC-Artikel vor</a> vier Jahren kurz beschrieben: <br><blockquote>  In der einfachsten Version besteht ein FPGA aus einer Matrix homogener Zellen, von denen jede mithilfe von Multiplexern, die mit den Bits des Konfigurationsspeichers verbunden sind, in ihre Funktion umgewandelt werden kann.  Eine Zelle kann ein UND-Gatter mit vier Eing√§ngen und einem Ausgang werden, ein anderes - ein Einzelbitregister usw.  Wir laden eine Folge von Bits aus dem Speicher in den Konfigurationsspeicher - und die gegebene elektronische Schaltung wird im FPGA gebildet, das ein Prozessor, ein Anzeigecontroller usw. sein kann. <br><br>  FPGAs / FPGAs sind keine Prozessoren. Durch ‚ÄûProgrammieren‚Äú von FPGAs (F√ºllen des Konfigurationsspeichers von FPGAs) erstellen Sie eine elektronische Schaltung (Hardware), w√§hrend Sie beim Programmieren eines Prozessors (feste Hardware) eine Kette von sequentiellen Programmanweisungen hineinschieben (Software). </blockquote>  Zwei der gr√∂√üten Hersteller von FPGA sind Xilinx und Altera, die jetzt zu Intel geh√∂ren. <br><br>  Die beiden gr√∂√üten Unternehmen, die FPGAs herstellen, sind Xilinx und Altera, die jetzt zu Intel geh√∂ren: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/e71/db3/805/e71db3805a46c5cd4e2e9c05ce189c57.jpg"><br><br>  Diese Woche sammelt Intel Stimmen f√ºr die erste Runde des Innovate FPGA-Wettbewerbs.  Einer der russischen Eintr√§ge verwendet ein Netz aus winzigen schoolMIPS-Prozessorkernen.  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">schoolMIPS</a> implementiert eine Teilmenge der MIPS-Architektur.  Es gibt verschiedene Varianten, darunter Einzelzyklus ohne Datenspeicher (der einfachste), eine Version mit Interrupts, eine Pipeline-Version usw.: <br><br>  √úbrigens stimmt Intel diese Woche beim Innovate FPGA-Wettbewerb ab, an dem auch <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">russische Teams</a> teilnehmen.  Ein Projekt ist der <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Prototyp eines NoC-basierten Multiprozessorsystems</a> .  Dies ist ein Prototyp eines Netzwerks auf einem Chip mit einer gro√üen Anzahl von Knoten, die auf Prozessoren von Stanislav Zhelnio <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=" class="user_link">Sparf</a> basieren (basierend auf Harris &amp; Harris 'Buch ‚ÄûDigitale Synthese und Computerarchitektur‚Äú) <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">https://github.com/MIPSfpga/schoolMIPS</a> .  Macht 4-Jahres-Student an der MIEM NRU HSE: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/c07/29e/ce0/c0729ece03d53d50849dc6839d35c5f7.png"><br><br>  Die Welt der FPGAs ist nicht auf Xilinx und Altera / Intel beschr√§nkt.  Es gibt mehrere viel kleinere Anbieter wie Lattice und Microsemi / Actel und sogar kleine Unternehmen, die die Endchips nicht selbst entwerfen, lizenzieren das Design von FPGA-Zellenbl√∂cken an ASIC-Unternehmen.  Eine n√ºtzliche Anwendung w√§re die Erstellung eines rekonfigurierbaren Coprozessors, der an einen festen Hochfrequenz-CPU-Kern angeschlossen ist.  Eine andere Anwendung ist die Sicherheit: Einige Unternehmen m√∂chten ihre Geheimnisse in rekonfigurierbarer Logik verbergen, anstatt einem motivierten Forscher mit Elektronenmikroskop und viel Zeit das Layout ihrer festen Logik zu zeigen. <br><br>  Es gibt jedoch weniger Player in der FPGA-Welt. Hier sind beispielsweise zwei Unternehmen, die das Design von FPGA-Bl√∂cken lizenzieren, die in Festnetzschaltungen mit mehreren Durchl√§ufen eingebettet werden k√∂nnen, um ihnen Flexibilit√§t zu bieten. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/99f/bb4/9a9/99fbb49a94aa0e4a7e287fe6562760f9.jpg"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/bc6/9b5/76d/bc69b576d91856896677b8bd87f27280.jpg"><br><br>  Jeder DAC hat mehrere Anbieter von FPGA-Karten.  Nicht die Anbieter billiger Studenten-Boards wie Digilent und Terasic, die ab 55 US-Dollar erh√§ltlich sind, sondern FPGA-Boards f√ºr ASIC-Prototypen, die 30.000, 100.000 oder mehr US-Dollar kosten k√∂nnen. <br><br>  Der DAC wird traditionell von Herstellern von FPGA-Karten besucht.  Sie verkaufen keine billigen Studentenausweise f√ºr 55 Dollar, sondern ernsthafte FPGA-Boards f√ºr 55 Tausend Dollar und mehr.  Ihr Kunde ist kein Student, sondern ein strenges ASIC-Entwicklungsteam, das gro√üe Boards f√ºr das Prototyping verwendet. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/043/8ad/735/0438ad735f04f9370f56c1a8c2b0bab3.jpg"><br><br>  Was w√§re, wenn ein Forscher einen Proof of Concept mit FPGA durchf√ºhren w√ºrde und nun seinen eigenen ASIC herstellen m√∂chte?  Ein typischer kommerzieller Auftrag zur Herstellung eines ASIC erfordert normalerweise die anf√§ngliche Zahlung von ~ 300.000 bis ~ 3.000.000 USD, abh√§ngig von der Prozesstechnologie.  Es gibt jedoch spezialisierte Unternehmen, Europractice in Europa und MOSIS in den USA, die kleine Shuttle-Dienste oder MPW-Dienste (Multi-Project Wafer) verkaufen, beginnend mit nur 3000 US-Dollar f√ºr 180-nm-Technologie oder nur zehntausend US-Dollar f√ºr etwas Modernes wie 28nm. <br><br>  Aber was ist, wenn ein Student oder eine harte Firma einen echten ASIC in einer Fabrik herstellen wollte und es wenig oder wenig Geld gibt?  Oder, wenn nicht leid, ist es ein Testchip oder eine sehr kleine Charge?  Zu diesem Zweck gibt es in Amerika eine Firma MOSIS und in Europa Europractice.  Ein paar tausend Dollar - und Sie haben den Chip in der Hand, den Sie f√ºr Technologien wie 180 Nanometer entwickelt haben.  Ein paar Zehntausende - und Sie haben Ihren Chip in der Hand √ºber neuere Technologien, zum Beispiel 28 Nanometer, wie das f√ºnfte iPhone.  Ich stelle fest, dass f√ºr die kommerzielle Massenproduktion die anf√§ngliche Zahlung an die Fabrik von Hunderttausenden von Dollar f√ºr alte Technologien bis zu zwei oder drei Millionen f√ºr neue Technologien reicht. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/04b/0b6/af5/04b0b6af56ebdc12a882d91d7ae73223.jpg"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/38d/09c/03b/38d09c03be3965511911075a429d1460.jpg"><br><br>  Es ist interessant, dass Europractice Kunden in Russland hat, sogar in Omsk.  Geben Sie zu, wer die ASICs in Omsk entwirft. <br><br>  Europractice hat eine Reihe russischer Unternehmen, darunter jemanden in Omsk: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/1e2/c16/cd2/1e2c16cd24dd5380ecd5b2368797b435.jpg"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/9f6/566/f19/9f6566f19c745ecdaffd8128cf2b67ad.jpg"><br><br>  Es gibt Unternehmen mit Gesch√§ftsmodellen, die mir etwas r√§tselhaft sind.  Zum Beispiel verstehe ich nicht, wie diese Firma unten auf einem Nischen-Eclipse-Plugin √ºberleben kann.  Ich denke, sie erzielen die meisten Einnahmen mit dem Verkauf einiger Beratungsdienste. <br><br>  Es gibt Unternehmen, bei denen ich nicht verstehe, wie sie verdienen.  Zum Beispiel verkauft dieses ein sehr Nischen-Eclipse-Plugin.  Sicherlich leben sie nicht von ihm, sondern von einer Art Beratung. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/f71/21d/b7c/f7121db7cfe03f511559133efa2af9c4.jpg"><br><br>  Ein weiteres Nischenunternehmen mit nicht offensichtlichem Gesch√§ftsmodell.  Sie √ºbersetzen eine Beschreibung von durch Software sichtbaren Registern in Verilog-Klebelogik und andere Schnittstellendateien.  Ich denke, dieses Unternehmen hat m√∂glicherweise einen gro√üen Kunden vom Typ Cisco, der sich vor langer Zeit auf seine Technologie verliebt hat und sie seitdem bezahlt. <br><br>  Ein weiteres Nischenunternehmen mit einem nicht offensichtlichen Gesch√§ftsmodell.  Sie √ºbersetzen die Beschreibung der Register, die dem Programmierer zur Verf√ºgung stehen, in Verilog- und Schnittstellendateien.  Sie haben wahrscheinlich einen gro√üen Kunden wie Cisco, der sich vor vielen Jahren in sein Tool verliebt hat und seitdem bezahlt, da es ein Mist ist, einen Kunden f√ºr die Verwaltung seines Ingenieurs einzustellen. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/b6f/c05/1ad/b6fc051add6f7e941e0b25f339816766.jpg"><br><br>  Ein melancholischer Gentleman von Huawei beschrieb ihre Erfolge bei der Vernetzung von Chips.  Huawei ist offensichtlich mehr von US-amerikanischen EDA-Tools abh√§ngig als von Android Market- und ARM-CPU-Kernen.  Der Geldbetrag und die Anzahl der technischen Experten, die f√ºr die Entwicklung eines √Ñquivalents des Synopsys IC-Compilers erforderlich sind, sind meiner Meinung nach viel gr√∂√üer als die Ressourcen, die f√ºr die Entwicklung eines High-End-Konkurrenten f√ºr ARM-Kerne erforderlich sind. <br><br>  Ein Vertreter von Huawei sa√ü ebenfalls mit einem Ausdruck heller Traurigkeit im Gesicht auf der Ausstellung.  Ich stelle fest, dass, wenn die US-Regierung US-amerikanische EDA-Unternehmen zwingt, die Chinesen zu verbieten, die chinesische Situation viel schlimmer sein wird als jetzt, da es technisch schwieriger ist, Synopsys IC Compiler zu klonen als ARM- und Android Market-Prozessorkerne. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/ef7/dc8/b53/ef7dc8b53eddd179117319ad14c98dd9.jpg"><br><br>  In jedem DAC seit 1998 entwickelte mindestens ein Unternehmen einen weiteren C-to-Verilog-Compiler.  1998 war es <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">mein eigenes Startup</a> .  Dieses Jahr ist es jemand anderes: <br><br>  Seit 1998 gibt es mindestens ein Unternehmen auf DAC, das C in Verilog kompiliert.  1998 war ein solches Unternehmen mein eigenes Startup.  Dieses Jahr jemand anderes: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/d8b/91d/c3e/d8b91dc3edb5c2868a712bd1439a6756.jpg"><br><br>  Dieser Herr verdient seinen Lebensunterhalt mit dem Verkauf von L√∂sungen, die dem sogenannten "Zakladki" (ein russischer Begriff, ein Plural von "Zakladka") entgegenwirken.  Ich erkl√§rte ihm die Bedeutung des Begriffs und er stimmte zu, dass er dies verkauft. <br><br>  Hier ist ein Begleiter, der in Prozessoren Lesezeichen f√ºr lebende Analysatoren erstellt: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/4d3/91b/9cc/4d391b9cc43555588e0d98c60b02b8f2.jpg"><br><br>  Ich habe meine Studententochter zum DAC gebracht, damit sie sehen kann, wie Papa seinen Lebensunterhalt verdient: <br><br>  Ich brachte meine Tochter nach Las Vegas, damit sie sehen konnte, wie Menschen in der rauen Industriewelt der Elektronikindustrie Geld verdienen, und erkannte, dass die Dollars ihres Vaters nicht auf B√§umen wuchsen: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/9e3/391/913/9e3391913d204bc42021f57f6fbcb680.jpg"><br><br>  Party nach der Ausstellung: <br><br>  Auf der Party nach der Ausstellung: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/f69/2b4/5a0/f692b45a054ca1505992bcc5b48db7cd.jpg"><br><br>  Nach der Ausstellung habe ich zusammen mit meinen Kollegen von Wave Comnputing den MIPS Open Developer Day durchgef√ºhrt.  Wir haben eine Reihe von Leuten von einigen der oben genannten Unternehmen + meine russischen Freunde von <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">VivEng</a> , einem kalifornischen Silicon Valley Mixed-Signal-Design-Service, der auch einige Kunden in Zelenograd, einem russischen Silicon Valley, hatte.  Zuerst machten wir eine <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Pr√§sentation</a> , dann machten die Teilnehmer einige √úbungen auf Digilent Nexys4 DDR- und Terasic DE10-Lite FPGA-Boards. <br><br>  Dann f√ºhrte ich zusammen mit meinen Kollegen das MIPS Open-Seminar durch.  Er wurde von Kameraden einiger der beschriebenen Unternehmen besucht, darunter diejenigen, die eingebettete FPGA- und EDA-Tools lizenzieren, Dienstleistungen f√ºr die Produktion verkaufen, Schulungen zur Verifizierung durchf√ºhren und auch Chips als solche herstellen.  Und auch meine alten Freunde von der russischen Firma <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">VivEng</a> .  Meine Kollegen und ich zeigten <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">diese Folien</a> , woraufhin die Teilnehmer Beispiele f√ºr FPGAs Digilent Nexys4 DDR und Terasic DE10-Lite ausprobierten. <br><br>  Um die Ergebnisse zu wiederholen, k√∂nnen Sie zwei Pakete herunterladen und kombinieren: <br><br>  Wenn Sie die Ergebnisse reproduzieren m√∂chten, k√∂nnen Sie Folgendes tun: <br><br><ol><li>  Gehen Sie zu <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">https://www.mipsopen.com/mips-open-components/mips-open-fpga-getting-started-guide</a> . </li><li>  Laden Sie das Standardpaket MIPSfpga 2.0 herunter. </li><li>  Gehen Sie zu <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">https://github.com/MIPSfpga/mipsfpga-plus</a> . </li><li>  Git-Klon <a href="">github.com/MIPSfpga/mipsfpga-plus.git</a> </li><li>  Kopieren von RTL-Kerndateien aus dem MIPS Open FPGA-Paket in das Kern-Unterverzeichnis des MIPSfpga + -Pakets - siehe Anleitung unter <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">https://github.com/MIPSfpga/mipsfpga-plus/tree/master/core</a> </li></ol><br>  Auf Ihrem Computer m√ºssen entweder Intel FPGA Quartus Prime Lite Edition oder Xilinx Vivado sowie die Codescape GCC Bare Metal Toolchain installiert sein.  Danach k√∂nnen Sie den Anweisungen auf den Folien folgen: <br><br>  Auf Ihrem System muss Intel FPGA Quartus Prime Lite Edition oder Xilinx Vivado sowie die Codecape GCC Bare Metal Toolchain installiert sein.  Danach k√∂nnen Sie den Anweisungen auf den Folien folgen: <br><br><ol><li>  cd your_git_directory / board / board_directory (zum Beispiel de10_lite oder nexys4_ddr) </li><li>  mach alles laden </li><li>  Dr√ºcken Sie Reset (oder bei einigen Karten KEY 0), um den Prozessor zur√ºckzusetzen. </li><li>  Das fest codierte Standardprogramm sollte funktionieren. </li><li>  cd your_git_directory / programme / 00_counter (oder ein anderes programm) </li><li>  mache das Programm srecord uart </li><li>  Wenn der Computer eine andere serielle Verbindung als ttyUSB0 (Standardeinstellung) verwendet, gilt Folgendes: </li><li>  make program srecord uart UART = 1 (oder 2, 3 usw.) </li><li>  Das √ºber USB-zu-UART hochgeladene Programm l√§uft jetzt. </li></ol><br><img src="https://habrastorage.org/getpro/habr/post_images/772/2b3/436/7722b3436bc3c56712451f2cb139205f.jpg"><br><br>  In der Pr√§sentation habe ich gezeigt, wie ein Block in den Prozessor eingebettet wird, der zus√§tzliche Anweisungen f√ºr das Hauptsystem von Befehlen decodiert und ausf√ºhrt, die vom Systemdesigner auf einem Chip bestimmt werden k√∂nnen.  Der Block kann synthetisiert werden und Teil der Mikroschaltung werden oder im FPGA / FPGA konfiguriert werden. <br><br>  Zus√§tzliche Anweisungen werden zusammen mit den Hauptanweisungen entlang der Prozessor-Pipeline verschoben.  Sie empfangen Daten aus allgemeinen Registern, die f√ºr den Programmierer sichtbar sind, und k√∂nnen das Ergebnis an das Register zur√ºckgeben.  Diese Anweisungen k√∂nnen auch einen bestimmten Status im Coprozessor speichern.  Sie k√∂nnen durch Ausnahmen gel√∂scht werden, wenn eine Ausnahme auftritt, z. B. in der Pipeline, die dieser Anweisung folgt: <br><br>  Die Pr√§sentation enth√§lt eine ausf√ºhrliche Erkl√§rung, wie Sie dem MIPS microAptiv UP-CPU-Kern benutzerdefinierte Prozessoranweisungen hinzuf√ºgen und diese zusammen mit einem einfachen SoC f√ºr FPGA-Karten synthetisieren k√∂nnen: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/5c6/bd8/6d5/5c6bd86d57689189ef497f46524d3cab.png"><br><br>  Verilog-Hardware-Code-Snippet aus dem Beispieltext.  Dieser Code implementiert auf der Register√ºbertragungsebene (RTL) eine spezielle Anweisung zum Berechnen eines neuronalen Faltungsnetzwerks: <br><br>  Ein Fragment eines benutzerdefinierten CorExtend-Moduls, das eine benutzerdefinierte Anweisung (User-Defined Instruction, UDI) f√ºr einen speziellen Fall der Berechnung des neuronalen Netzes implementiert: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/983/99a/93c/98399a93c74433e887ddd8f150f2648a.png"><br><br>  Morgen fliege ich nach Russland, um bei einem weiteren Seminar zu helfen, nicht f√ºr Elektronik- und EDA-Profis, sondern f√ºr Kinder, die sich f√ºr Karrieren im Bereich digitales mikroelektronisches Design interessieren.  F√ºr diese Reise habe ich einen einfachen 2D-Videoprozessor erstellt, der in den MIPS Open FPGA-Kern integriert ist, sowie ein Beispiel f√ºr ein reines Hardware-Spiel (keine CPU oder Software) f√ºr VGA.  Kinder m√∂gen Spiele und ich werde Spieldesign verwenden, um ihnen die Grundlagen der RTL-Methodik beizubringen: <br><br>  Und am kommenden Montag <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">, dem 8. Juli, werde ich in Zelenograd die Grundlagen der Entwicklung digitaler Schaltkreise f√ºr Schulkinder vermitteln</a> . <br><br>  F√ºr ihn habe ich Beispiele f√ºr die Implementierung einfacher Sprite-Grafiken auf FPGA geschrieben.  Eine aus Verilog synthetisierte Schaltung zeichnet Sprites auf einem VGA-Bildschirm. <br><br>  Hier ist ein funktionierendes Beispiel f√ºr eine saubere Hardware ( <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Quellcodes auf Github</a> ).  Eine Variante des Seekampfes, bei der ein roter Torpedosatellit nach einem feindlichen blauen Kreuz jagt: <br><br><iframe width="560" height="315" src="https://www.youtube.com/embed/XHfKOE9JvBU" frameborder="0" allow="accelerometer; autoplay; encrypted-media; gyroscope; picture-in-picture" allowfullscreen=""></iframe><br>  Und hier ist ein Beispiel f√ºr eine Kombination aus Hardware und Software - ein Gru√ü von Sprites.  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Hardware-</a> und <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Softwareteil</a> : <br><br><iframe width="560" height="315" src="https://www.youtube.com/embed/TbwfMmA4YvE" frameborder="0" allow="accelerometer; autoplay; encrypted-media; gyroscope; picture-in-picture" allowfullscreen=""></iframe><br>  Ja, und ich habe versprochen, meine Reden in Las Vegas zu halten.  Hier ist ein St√ºck: <br><br><iframe width="560" height="315" src="https://www.youtube.com/embed/jMVSB87n_84" frameborder="0" allow="accelerometer; autoplay; encrypted-media; gyroscope; picture-in-picture" allowfullscreen=""></iframe><br><br>  Blick auf den Las Vegas Strip, wenn es dunkel wird, aber es gibt noch keine Menschenmassen: <br><br>  Und der Blick auf die Stra√üe auf dem Strip, wenn es schon Abend ist, aber es gibt noch keine Menschenmassen: <br><br><iframe width="560" height="315" src="https://www.youtube.com/embed/8BvJGi939Qw" frameborder="0" allow="accelerometer; autoplay; encrypted-media; gyroscope; picture-in-picture" allowfullscreen=""></iframe><br><br>  W√§hrend zwei Tagen in Las Vegas hatte ich keine Chance zu spielen, also spielte ich mit 1 Dollar, als unser Flugzeug zur√ºck nach San Jose am Flughafen von Las Vegas einstieg: <br><br>  W√§hrend dieser ganzen Zeit habe ich nie in Las Vegas gespielt, weil ich durch die Ausstellung gelaufen bin und √ºber elektronische Themen gesprochen habe, dann habe ich ein Seminar abgehalten.  Aber beim Einsteigen in das Flugzeug habe ich trotzdem einen Dollar verloren: <br><br><iframe width="560" height="315" src="https://www.youtube.com/embed/rL3CpKw_3ec" frameborder="0" allow="accelerometer; autoplay; encrypted-media; gyroscope; picture-in-picture" allowfullscreen=""></iframe></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/de458760/">https://habr.com/ru/post/de458760/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../de458746/index.html">Detaillierte Interviewanalyse f√ºr Junior Python Developer</a></li>
<li><a href="../de458752/index.html">Tic Tac Toe Teil 1: Svelte und Canvas 2D</a></li>
<li><a href="../de458754/index.html">GPS f√ºr Mistk√§fer: multimodales Orientierungssystem</a></li>
<li><a href="../de458756/index.html">Wie wir gelernt haben, mit GoPractice Simulator datengesteuert zu sein</a></li>
<li><a href="../de458758/index.html">Die Pracht und Armut der √ºbersetzten Literatur</a></li>
<li><a href="../de458764/index.html">Grundlegende agile Praktiken f√ºr technische und nichttechnische Teams im Jahr 2019</a></li>
<li><a href="../de458766/index.html">IronPython auf der Seite des B√∂sen: Wie wir einen Cyberangriff auf √∂ffentliche Dienste in einem europ√§ischen Land aufgedeckt haben</a></li>
<li><a href="../de458768/index.html">5-6 Gr√ºnde, zu GolangConf zu kommen</a></li>
<li><a href="../de458770/index.html">Die ganze Wahrheit √ºber RTOS. Artikel 29. Unterbrechungen in Nucleus SE</a></li>
<li><a href="../de458774/index.html">Funktionales DBMS</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>