---
layout: post
title:  多核启动
category: kernel
description: POWER架构的多核启动
---

在intel CPU上有一个BSP(bootstrap processor)，其它的在启动阶段不运行，或者说大部分时间不执行，这块没仔细看过，但是BSP是所有核一起抢占的，先到先得，执行到某个阶段之后再让其他核运行；POWER8上面也是类似，在chip0 core0 thread0上开始执行，然后wakeup其它thread，然后到某个阶段开始wakeup slave core；最初源自于这两个问题：1.怎么“唤醒”的其他core？什么是“唤醒”？2.唤醒之后core1~27是什么状态，需要执行core0上已经执行过的代码吗:frog:？  
所以在这总结梳理一下中断向量，中断控制器，电源管理等相关内容

# core0的启动
首先是SCP配置寄存器来初始化上电流程，触发8个thread的sreset，thread0跑main，thread1~7跑smp_slave_main，这两个main都是在跑初始化，只是thread0跑的更多，并且到某个节点才让thread1~7开始跑，最终都是要跑kernel_dispatch_task，它负责把task放到寄存器当中然后执行rfid去真正的运行task

当然，这个流程跟POWER8是不同的，power8是只启动core0 thread0 sreset，然后到后面会去调用thread_activate来active thread 1~7，其它core也是相当于thread 1~7，唤醒其它core是通过发核间中断

# core1~core27执行的是core0执行的代码吗？
先说结论：不是，可以说运行的是跟core0的thread1~thread7一样的代码
wakeup core在这里是给其他core发sreset中断，在start.S大致的框架是这样的：
![](/assets/img/2024-07-10-10-39-12.png)

首先上电之后触发的是sreset系统中断，然后从intect_system_reset开始
```.s
intvect_system_reset:
    ;// Need to identify reason for SRESET and then perform appropriate
    ;// action.
    ;// Current support:
    ;//         - Initial sreset.
    ;//         - Decrementer wake-up from nap.
    ;//         - External interrupt from nap or winkle.
    ;//         - IPI wake-up from winkle of slave core.

    ;// Raise priority to high.
    or 2,2,2

    ;// Free up two registers temporarily.
    mtsprg0 r1
    mtsprg1 r2

    ;// Check spinlock for 0, which implies we haven't started yet.
    lis r2, kernel_other_thread_spinlock@h
    ori r2, r2, kernel_other_thread_spinlock@l
    ld r2, 0(r2)
    cmpwi cr0, r2, 0
    beq- _start

    ;// Get CPU object from thread ID, check for NULL which implies not
    ;// started yet.
    lis r2, _ZN10CpuManager7cv_cpusE@h
    ori r2, r2, _ZN10CpuManager7cv_cpusE@l
    mfspr r1, PIR               ;// Extract node id.
    extrwi r1, r1, 3, 19
    sldi r1, r1, 3
    ldx r2, r1, r2              ;// Dereference to get on-node CPUs array.
    cmpwi cr0, r2, 0            ;// Check for NULL node array.
    beq- _start
    mfspr r1, PIR               ;// Extract on-node CPU id.
    clrlslwi r1, r1, 22, 3
    ldx r2, r1, r2              ;// Load CPU object.
    cmpwi cr0, r2, 0            ;// Check for NULL CPU object.
    beq- _start

    ;// Check for inactive CPU.
    ld r1, CPU_STATUS(r2)
    extrdi. r1, r1, 1, CPU_STATUS_ACTIVE
    beq- intvect_system_reset_inactive

    ;// Now we were an active processor so this must be a nap-wakeup.

    ;// Find bit 42:44 of SRR1 (reason for SRESET).
    mfsrr1 r2
    extrdi r2, r2, 3, 42
    ;// Check for decrementer (bits = 011).
    cmpwi cr0, r2, 0x3
    beq+ intvect_system_reset_decrementer
    ;// Check for external interrupt (bits = 010).
    cmpwi cr0, r2, 0x4
    beq+ intvect_system_reset_external
    ;// Check for HMI (bits = 101).
    cmpwi cr0, r2, 0x5
    beq+ 1f ;// Unable to handle HMI, jump to 'unknown reason'.
```
_start是core0的thread0才需要执行的，其它的thread被wakeup然后从sreset开始执行代码，也是从
判断kernel_other_thread_spin_lock和cv_cpus的操作就是判断当前的core/thread是否需要执行_start的初始化流程，因为执行过_start流程的core上这两个是初始化过的，其它core此时处于winkle状态，对应的core的L3是不能访问的，这两个值是获取不到的，那岂不是每次唤醒core就要在这个core上执行一下_start的初始化流程？全错:frog:因为cache要保证一致性的，所以其他core此时看到的这两个值都是已经初始化好了的:frog:，因此就不需要走_start的路径了，直接走中断处理；

# Power management
所谓唤醒core，首先要看core处于不同的状态，这里的状态指的是电源状态：idle或者run，idle包含nap，sleep，winkle，这几种状态在ISA上有定义和对应指令，Power management就是在run <-> idle来回切换，当然在firmware中更关心idle->run

## power state

core的状态和thread状态是不同的，core处于所有thread中“最浅”（最耗能）的状态，idle由浅到深nap->sleep->winkle，其中sleep和winkle还可以细分为fast/deep，需要注意的是，这几种是ISA中定义的power state并不是每个芯片都要实现，比如C2000只有两种idle state: nap/sleep而没有winkle :frog: 电源状态具体的定义也不同，所以从这点上来看是把P8做了裁剪:frog:，C2000的电源状态如下，这里需要注意的是P8的L3是chiplet local的，是跟EX在同一个电源管理单元的，但是C2000使用了CMN互联总线提供的L3 cache，所以EX的电源管理不包含L3……
![](/assets/img/ex-power.png)

这是P8的EX电源状态
![](/assets/img/2024-07-10-11-10-38.png)

可见，P8的sleep和winkle的区别是L3的状态，而C2000的L3用的是CMN的，所以去掉L3的状态之后winkle状态就去掉了，nap状态也只是停止了EC的指令执行。

## power management框架

![](/assets/img/2024-07-12-15-03-17.png)

- exg中GC是always on的，其中PMSLV是一个类似于路由的东西，GICR发送irq给PMSLV，被它转化成wakeup信号发给OHA或者ext_irt发给PC，同时还会把中断/ack发给pvsoc，形成与pvc的互动
- PMSLV还会记录EXG的power state用来让软件查询，应该是那些寄存器
- OHA是下游电源管理模块:
  - run->idle：PC发信号给OHA，OHA执行相应的fence/gate操作，再将信号上报给PMSLV
  - idle->run: PMSLV发wakeup信号给OHA，OHA通过与PC交互完成wakeup
- PMC是pvsoc的一个模块，它收集来自GICD用来唤醒deep sleep状态的core的信号，并转化成中断信号发给PVC
- GIC的作用
  - nap/fast sleep的唤醒，比如现在hostboot的做法，给某个线程发中断GICR收到之后通过PMSLV来给oha和PC发信号来唤醒
  - deep sleep的唤醒，类似于SCP上的上电流程，通过wakeup_request来唤醒thread(GICR)/core(GICD)
# 上电启动流程和deep sleep wakeup
上电启动和deep sleep wakeup大致一样，都是处于很深的idle状态，但是唤醒之后thread的行为是不同的，上电启动是要做初始化走reset，deep sleep唤醒是希望继续执行之前的任务。这个在power8上是这样做的，上电/deep-wakeup都是走sreset(0x100)中断，但是会进行判断，如果是上电启动流程的话cv_cpu和spin lock都没初始化，会走start（0x0）流程，如果是初始化过的则会判断当前这个sreset的原因是什么SRR1[42:44]，当然可以处理的一般就是external intr（用于唤醒），decrementer（用于定时器引发的nap->wakeup），C2000用的应该是外部中断来做thread nap->wakeup的唤醒，唤醒核的话也是走外部中断因为所有的core在运行hostboot的时候都是nap状态，而不是winkle状态


# 试图重构C2000的启动流程
现在是SCP启动所有exg，包括上电和触发sreset，这样会导致chip1先起来，导致qspi不能正常工作，其实可以用hwas配合targeting来修改master chip，但是目前这个流程做不到，因为qspi启动在targeting和hwas前面，因此通过修改上电流程达到：SCP启动core0 thread0，然后hostboot通过special wakeup（开启在nap状态下，scom寄存器的访问）和direct control（写pc.tctl寄存器）来实现，现在问题是chip1 core0 thread0可以special wake up(oha status=2)，但是写direct control不能触发sreset。  
后续发现，并不是没有触发srest而是重新进入了nap，然后可以用中断IPI唤醒，这样做就跟POWER8一致了，只不过是把上电流程放到了hostboot，如果后续继续做的话可以把这个放到istep 15 build_winkle里面，是类似的功能：先让thread起来，写个LPCR的PECE，使能nap状态下的IPI唤醒，再进入nap

