TimeQuest Timing Analyzer report for vedic
Wed Nov 23 22:32:25 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 125C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 125C Model Setup Summary
  8. Slow 1200mV 125C Model Hold Summary
  9. Slow 1200mV 125C Model Recovery Summary
 10. Slow 1200mV 125C Model Removal Summary
 11. Slow 1200mV 125C Model Minimum Pulse Width Summary
 12. Slow 1200mV 125C Model Setup: 'CLK'
 13. Slow 1200mV 125C Model Hold: 'CLK'
 14. Slow 1200mV 125C Model Minimum Pulse Width: 'CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 125C Model Metastability Report
 20. Slow 1200mV -40C Model Fmax Summary
 21. Slow 1200mV -40C Model Setup Summary
 22. Slow 1200mV -40C Model Hold Summary
 23. Slow 1200mV -40C Model Recovery Summary
 24. Slow 1200mV -40C Model Removal Summary
 25. Slow 1200mV -40C Model Minimum Pulse Width Summary
 26. Slow 1200mV -40C Model Setup: 'CLK'
 27. Slow 1200mV -40C Model Hold: 'CLK'
 28. Slow 1200mV -40C Model Minimum Pulse Width: 'CLK'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV -40C Model Metastability Report
 34. Fast 1200mV -40C Model Setup Summary
 35. Fast 1200mV -40C Model Hold Summary
 36. Fast 1200mV -40C Model Recovery Summary
 37. Fast 1200mV -40C Model Removal Summary
 38. Fast 1200mV -40C Model Minimum Pulse Width Summary
 39. Fast 1200mV -40C Model Setup: 'CLK'
 40. Fast 1200mV -40C Model Hold: 'CLK'
 41. Fast 1200mV -40C Model Minimum Pulse Width: 'CLK'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV -40C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv n40c Model)
 55. Signal Integrity Metrics (Slow 1200mv 125c Model)
 56. Signal Integrity Metrics (Fast 1200mv n40c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; vedic                                                             ;
; Device Family      ; Cyclone IV GX                                                     ;
; Device Name        ; EP4CGX15BF14A7                                                    ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 125C Model Fmax Summary             ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 200.4 MHz ; 200.4 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------+
; Slow 1200mV 125C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; CLK   ; -3.990 ; -96.613             ;
+-------+--------+---------------------+


+-------------------------------------+
; Slow 1200mV 125C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; CLK   ; 0.441 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Slow 1200mV 125C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 125C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 125C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; CLK   ; -3.000 ; -210.984                          ;
+-------+--------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Setup: 'CLK'                                                                                                                                                                ;
+--------+------------------------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.990 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[1]                 ; eightbitmult:\mult1:mult8|S[14]                  ; CLK          ; CLK         ; 1.000        ; 0.331      ; 5.318      ;
; -3.988 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[1]                 ; eightbitmult:\mult1:mult8|S[15]                  ; CLK          ; CLK         ; 1.000        ; 0.331      ; 5.316      ;
; -3.970 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[0]                 ; eightbitmult:\mult1:mult8|S[14]                  ; CLK          ; CLK         ; 1.000        ; 0.331      ; 5.298      ;
; -3.968 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[0]                 ; eightbitmult:\mult1:mult8|S[15]                  ; CLK          ; CLK         ; 1.000        ; 0.331      ; 5.296      ;
; -3.955 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[0]                 ; eightbitmult:\mult1:mult8|S[14]                  ; CLK          ; CLK         ; 1.000        ; 0.331      ; 5.283      ;
; -3.953 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[0]                 ; eightbitmult:\mult1:mult8|S[15]                  ; CLK          ; CLK         ; 1.000        ; 0.331      ; 5.281      ;
; -3.844 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[1]                 ; eightbitmult:\mult1:mult8|S[12]                  ; CLK          ; CLK         ; 1.000        ; 0.329      ; 5.170      ;
; -3.843 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[1]                 ; eightbitmult:\mult1:mult8|S[13]                  ; CLK          ; CLK         ; 1.000        ; 0.329      ; 5.169      ;
; -3.810 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[0]                 ; eightbitmult:\mult1:mult8|S[12]                  ; CLK          ; CLK         ; 1.000        ; 0.329      ; 5.136      ;
; -3.808 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[0]                 ; eightbitmult:\mult1:mult8|S[13]                  ; CLK          ; CLK         ; 1.000        ; 0.329      ; 5.134      ;
; -3.795 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[0]                 ; eightbitmult:\mult1:mult8|S[12]                  ; CLK          ; CLK         ; 1.000        ; 0.329      ; 5.121      ;
; -3.793 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[0]                 ; eightbitmult:\mult1:mult8|S[13]                  ; CLK          ; CLK         ; 1.000        ; 0.329      ; 5.119      ;
; -3.706 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[1]                 ; eightbitmult:\mult1:mult8|S[9]                   ; CLK          ; CLK         ; 1.000        ; -0.075     ; 4.628      ;
; -3.688 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[0]                 ; eightbitmult:\mult1:mult8|S[9]                   ; CLK          ; CLK         ; 1.000        ; -0.075     ; 4.610      ;
; -3.673 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[0]                 ; eightbitmult:\mult1:mult8|S[9]                   ; CLK          ; CLK         ; 1.000        ; -0.075     ; 4.595      ;
; -3.598 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm2|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[7] ; CLK          ; CLK         ; 1.000        ; -0.495     ; 4.100      ;
; -3.598 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[1]                 ; eightbitmult:\mult1:mult8|S[14]                  ; CLK          ; CLK         ; 1.000        ; 0.331      ; 4.926      ;
; -3.596 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[1]                 ; eightbitmult:\mult1:mult8|S[15]                  ; CLK          ; CLK         ; 1.000        ; 0.331      ; 4.924      ;
; -3.459 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm3|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[7] ; CLK          ; CLK         ; 1.000        ; -0.497     ; 3.959      ;
; -3.452 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[1]                 ; eightbitmult:\mult1:mult8|S[12]                  ; CLK          ; CLK         ; 1.000        ; 0.329      ; 4.778      ;
; -3.451 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[1]                 ; eightbitmult:\mult1:mult8|S[13]                  ; CLK          ; CLK         ; 1.000        ; 0.329      ; 4.777      ;
; -3.431 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[0]                 ; eightbitmult:\mult1:mult8|S[11]                  ; CLK          ; CLK         ; 1.000        ; 0.329      ; 4.757      ;
; -3.418 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm3|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[7] ; CLK          ; CLK         ; 1.000        ; -0.495     ; 3.920      ;
; -3.417 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[1]                 ; eightbitmult:\mult1:mult8|S[11]                  ; CLK          ; CLK         ; 1.000        ; 0.329      ; 4.743      ;
; -3.416 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[0]                 ; eightbitmult:\mult1:mult8|S[11]                  ; CLK          ; CLK         ; 1.000        ; 0.329      ; 4.742      ;
; -3.322 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[2]                 ; eightbitmult:\mult1:mult8|S[14]                  ; CLK          ; CLK         ; 1.000        ; 0.330      ; 4.649      ;
; -3.320 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[2]                 ; eightbitmult:\mult1:mult8|S[15]                  ; CLK          ; CLK         ; 1.000        ; 0.330      ; 4.647      ;
; -3.314 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[1]                 ; eightbitmult:\mult1:mult8|S[9]                   ; CLK          ; CLK         ; 1.000        ; -0.075     ; 4.236      ;
; -3.310 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm3|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[7] ; CLK          ; CLK         ; 1.000        ; -0.497     ; 3.810      ;
; -3.276 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[2]                 ; eightbitmult:\mult1:mult8|S[14]                  ; CLK          ; CLK         ; 1.000        ; 0.330      ; 4.603      ;
; -3.274 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[2]                 ; eightbitmult:\mult1:mult8|S[15]                  ; CLK          ; CLK         ; 1.000        ; 0.330      ; 4.601      ;
; -3.246 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[4]                 ; eightbitmult:\mult1:mult8|S[14]                  ; CLK          ; CLK         ; 1.000        ; -0.091     ; 4.152      ;
; -3.244 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[4]                 ; eightbitmult:\mult1:mult8|S[15]                  ; CLK          ; CLK         ; 1.000        ; -0.091     ; 4.150      ;
; -3.171 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm2|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[6] ; CLK          ; CLK         ; 1.000        ; -0.090     ; 4.078      ;
; -3.162 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[2]                 ; eightbitmult:\mult1:mult8|S[12]                  ; CLK          ; CLK         ; 1.000        ; 0.328      ; 4.487      ;
; -3.160 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[2]                 ; eightbitmult:\mult1:mult8|S[13]                  ; CLK          ; CLK         ; 1.000        ; 0.328      ; 4.485      ;
; -3.160 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm2|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[7] ; CLK          ; CLK         ; 1.000        ; -0.497     ; 3.660      ;
; -3.129 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm2|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[7] ; CLK          ; CLK         ; 1.000        ; -0.497     ; 3.629      ;
; -3.126 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[4]                 ; eightbitmult:\mult1:mult8|S[14]                  ; CLK          ; CLK         ; 1.000        ; 0.331      ; 4.454      ;
; -3.124 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[4]                 ; eightbitmult:\mult1:mult8|S[15]                  ; CLK          ; CLK         ; 1.000        ; 0.331      ; 4.452      ;
; -3.116 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[2]                 ; eightbitmult:\mult1:mult8|S[12]                  ; CLK          ; CLK         ; 1.000        ; 0.328      ; 4.441      ;
; -3.114 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[2]                 ; eightbitmult:\mult1:mult8|S[13]                  ; CLK          ; CLK         ; 1.000        ; 0.328      ; 4.439      ;
; -3.097 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[4]                 ; eightbitmult:\mult1:mult8|S[12]                  ; CLK          ; CLK         ; 1.000        ; -0.093     ; 4.001      ;
; -3.096 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[4]                 ; eightbitmult:\mult1:mult8|S[13]                  ; CLK          ; CLK         ; 1.000        ; -0.093     ; 4.000      ;
; -3.052 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[1]                 ; eightbitmult:\mult1:mult8|S[10]                  ; CLK          ; CLK         ; 1.000        ; 0.331      ; 4.380      ;
; -3.052 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[0]                 ; eightbitmult:\mult1:mult8|S[10]                  ; CLK          ; CLK         ; 1.000        ; 0.331      ; 4.380      ;
; -3.040 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[2]                 ; eightbitmult:\mult1:mult8|S[9]                   ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.961      ;
; -3.037 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[0]                 ; eightbitmult:\mult1:mult8|S[10]                  ; CLK          ; CLK         ; 1.000        ; 0.331      ; 4.365      ;
; -3.032 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm3|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[6] ; CLK          ; CLK         ; 1.000        ; -0.092     ; 3.937      ;
; -3.025 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[1]                 ; eightbitmult:\mult1:mult8|S[11]                  ; CLK          ; CLK         ; 1.000        ; 0.329      ; 4.351      ;
; -3.021 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[5]                 ; eightbitmult:\mult1:mult8|S[14]                  ; CLK          ; CLK         ; 1.000        ; -0.090     ; 3.928      ;
; -3.019 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[5]                 ; eightbitmult:\mult1:mult8|S[15]                  ; CLK          ; CLK         ; 1.000        ; -0.090     ; 3.926      ;
; -2.994 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[2]                 ; eightbitmult:\mult1:mult8|S[9]                   ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.915      ;
; -2.991 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm3|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[6] ; CLK          ; CLK         ; 1.000        ; -0.090     ; 3.898      ;
; -2.990 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm3|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[6] ; CLK          ; CLK         ; 1.000        ; -0.497     ; 3.490      ;
; -2.987 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm3|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[7] ; CLK          ; CLK         ; 1.000        ; -0.497     ; 3.487      ;
; -2.980 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[4]                 ; eightbitmult:\mult1:mult8|S[12]                  ; CLK          ; CLK         ; 1.000        ; 0.329      ; 4.306      ;
; -2.979 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[4]                 ; eightbitmult:\mult1:mult8|S[13]                  ; CLK          ; CLK         ; 1.000        ; 0.329      ; 4.305      ;
; -2.957 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[4]                 ; eightbitmult:\mult1:mult8|S[14]                  ; CLK          ; CLK         ; 1.000        ; -0.091     ; 3.863      ;
; -2.955 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[0]                 ; eightbitmult:\mult1:mult8|S[8]                   ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.877      ;
; -2.955 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[4]                 ; eightbitmult:\mult1:mult8|S[15]                  ; CLK          ; CLK         ; 1.000        ; -0.091     ; 3.861      ;
; -2.941 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[1]                 ; eightbitmult:\mult1:mult8|S[8]                   ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.863      ;
; -2.940 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[0]                 ; eightbitmult:\mult1:mult8|S[8]                   ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.862      ;
; -2.938 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm2|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[6] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.861      ;
; -2.932 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm2|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[7] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.855      ;
; -2.931 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm2|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[6] ; CLK          ; CLK         ; 1.000        ; -0.497     ; 3.431      ;
; -2.928 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm2|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[7] ; CLK          ; CLK         ; 1.000        ; -0.497     ; 3.428      ;
; -2.915 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm2|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[6] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.836      ;
; -2.910 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm2|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[7] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.831      ;
; -2.893 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm3|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[6] ; CLK          ; CLK         ; 1.000        ; -0.092     ; 3.798      ;
; -2.884 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm4|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[7] ; CLK          ; CLK         ; 1.000        ; -0.497     ; 3.384      ;
; -2.881 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[3]                 ; eightbitmult:\mult1:mult8|S[14]                  ; CLK          ; CLK         ; 1.000        ; 0.332      ; 4.210      ;
; -2.879 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[3]                 ; eightbitmult:\mult1:mult8|S[15]                  ; CLK          ; CLK         ; 1.000        ; 0.332      ; 4.208      ;
; -2.875 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[5]                 ; eightbitmult:\mult1:mult8|S[12]                  ; CLK          ; CLK         ; 1.000        ; -0.092     ; 3.780      ;
; -2.874 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[5]                 ; eightbitmult:\mult1:mult8|S[13]                  ; CLK          ; CLK         ; 1.000        ; -0.092     ; 3.779      ;
; -2.867 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm3|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[5] ; CLK          ; CLK         ; 1.000        ; -0.497     ; 3.367      ;
; -2.856 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm4|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[4] ; CLK          ; CLK         ; 1.000        ; -0.498     ; 3.355      ;
; -2.848 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[3]                 ; eightbitmult:\mult1:mult8|S[14]                  ; CLK          ; CLK         ; 1.000        ; 0.332      ; 4.177      ;
; -2.846 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[3]                 ; eightbitmult:\mult1:mult8|S[15]                  ; CLK          ; CLK         ; 1.000        ; 0.332      ; 4.175      ;
; -2.820 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm4|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[6] ; CLK          ; CLK         ; 1.000        ; -0.497     ; 3.320      ;
; -2.817 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm4|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[7] ; CLK          ; CLK         ; 1.000        ; -0.497     ; 3.317      ;
; -2.813 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[6]                 ; eightbitmult:\mult1:mult8|S[14]                  ; CLK          ; CLK         ; 1.000        ; 0.330      ; 4.140      ;
; -2.811 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[6]                 ; eightbitmult:\mult1:mult8|S[15]                  ; CLK          ; CLK         ; 1.000        ; 0.330      ; 4.138      ;
; -2.811 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[4]                 ; eightbitmult:\mult1:mult8|S[12]                  ; CLK          ; CLK         ; 1.000        ; -0.093     ; 3.715      ;
; -2.810 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[4]                 ; eightbitmult:\mult1:mult8|S[13]                  ; CLK          ; CLK         ; 1.000        ; -0.093     ; 3.714      ;
; -2.806 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm4|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[5] ; CLK          ; CLK         ; 1.000        ; -0.094     ; 3.709      ;
; -2.800 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm2|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[5] ; CLK          ; CLK         ; 1.000        ; -0.094     ; 3.703      ;
; -2.788 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm2|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[7] ; CLK          ; CLK         ; 1.000        ; -0.495     ; 3.290      ;
; -2.783 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[2]                 ; eightbitmult:\mult1:mult8|S[11]                  ; CLK          ; CLK         ; 1.000        ; 0.328      ; 4.108      ;
; -2.775 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm2|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[6] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.697      ;
; -2.769 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[3]                 ; eightbitmult:\mult1:mult8|S[13]                  ; CLK          ; CLK         ; 1.000        ; 0.330      ; 4.096      ;
; -2.769 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm2|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[7] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.691      ;
; -2.760 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm3|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[6] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.682      ;
; -2.759 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm3|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[6] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.680      ;
; -2.757 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[3]                 ; eightbitmult:\mult1:mult8|S[12]                  ; CLK          ; CLK         ; 1.000        ; 0.330      ; 4.084      ;
; -2.756 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm3|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[7] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.677      ;
; -2.754 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm3|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[7] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.676      ;
; -2.746 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm3|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[6] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.668      ;
; -2.743 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm3|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[5] ; CLK          ; CLK         ; 1.000        ; -0.094     ; 3.646      ;
; -2.741 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm3|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[7] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.663      ;
+--------+------------------------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Hold: 'CLK'                                                                                                                                                                ;
+-------+------------------------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.441 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[0]                 ; eightbitmult:\mult1:mult8|S[0]                   ; CLK          ; CLK         ; 0.000        ; 0.075      ; 0.703      ;
; 0.441 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[1]                 ; eightbitmult:\mult1:mult8|S[1]                   ; CLK          ; CLK         ; 0.000        ; 0.075      ; 0.703      ;
; 0.456 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[7]                 ; eightbitmult:\mult1:mult8|S[7]                   ; CLK          ; CLK         ; 0.000        ; 0.075      ; 0.718      ;
; 0.575 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm1|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[7] ; CLK          ; CLK         ; 0.000        ; 0.075      ; 0.837      ;
; 0.578 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm1|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[6] ; CLK          ; CLK         ; 0.000        ; 0.075      ; 0.840      ;
; 0.601 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[3]                 ; eightbitmult:\mult1:mult8|S[3]                   ; CLK          ; CLK         ; 0.000        ; 0.075      ; 0.863      ;
; 0.602 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm1|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[6] ; CLK          ; CLK         ; 0.000        ; 0.094      ; 0.883      ;
; 0.617 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[2]                 ; eightbitmult:\mult1:mult8|S[2]                   ; CLK          ; CLK         ; 0.000        ; 0.075      ; 0.879      ;
; 0.631 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[5]                 ; eightbitmult:\mult1:mult8|S[13]                  ; CLK          ; CLK         ; 0.000        ; 0.501      ; 1.319      ;
; 0.662 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm1|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[7] ; CLK          ; CLK         ; 0.000        ; 0.075      ; 0.924      ;
; 0.687 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm4|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[2] ; CLK          ; CLK         ; 0.000        ; 0.075      ; 0.949      ;
; 0.715 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[3]                 ; eightbitmult:\mult1:mult8|S[11]                  ; CLK          ; CLK         ; 0.000        ; 0.500      ; 1.402      ;
; 0.764 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm2|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[2] ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.026      ;
; 0.843 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm4|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[0] ; CLK          ; CLK         ; 0.000        ; -0.328     ; 0.702      ;
; 0.843 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm4|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[1] ; CLK          ; CLK         ; 0.000        ; -0.329     ; 0.701      ;
; 0.849 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm4|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[2] ; CLK          ; CLK         ; 0.000        ; -0.329     ; 0.707      ;
; 0.859 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm4|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[3] ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.120      ;
; 0.869 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm4|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[3] ; CLK          ; CLK         ; 0.000        ; -0.329     ; 0.727      ;
; 0.873 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm3|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[2] ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.135      ;
; 0.879 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[0]                 ; eightbitmult:\mult1:mult8|S[10]                  ; CLK          ; CLK         ; 0.000        ; 0.497      ; 1.563      ;
; 0.909 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[4]                 ; eightbitmult:\mult1:mult8|S[4]                   ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.171      ;
; 0.910 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[4]                 ; eightbitmult:\mult1:mult8|S[5]                   ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.172      ;
; 0.918 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[1]                 ; eightbitmult:\mult1:mult8|S[10]                  ; CLK          ; CLK         ; 0.000        ; 0.093      ; 1.198      ;
; 0.939 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[0]                 ; eightbitmult:\mult1:mult8|S[9]                   ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.201      ;
; 0.944 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[6]                 ; eightbitmult:\mult1:mult8|S[6]                   ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.205      ;
; 0.946 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[2]                 ; eightbitmult:\mult1:mult8|S[6]                   ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.207      ;
; 0.956 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[2]                 ; eightbitmult:\mult1:mult8|S[10]                  ; CLK          ; CLK         ; 0.000        ; 0.501      ; 1.644      ;
; 0.963 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[6]                 ; eightbitmult:\mult1:mult8|S[14]                  ; CLK          ; CLK         ; 0.000        ; 0.502      ; 1.652      ;
; 0.970 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm1|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[7] ; CLK          ; CLK         ; 0.000        ; -0.328     ; 0.829      ;
; 0.990 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[7]                 ; eightbitmult:\mult1:mult8|S[15]                  ; CLK          ; CLK         ; 0.000        ; 0.502      ; 1.679      ;
; 1.008 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm3|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[2] ; CLK          ; CLK         ; 0.000        ; -0.329     ; 0.866      ;
; 1.011 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm1|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[6] ; CLK          ; CLK         ; 0.000        ; -0.361     ; 0.837      ;
; 1.014 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm1|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[7] ; CLK          ; CLK         ; 0.000        ; -0.361     ; 0.840      ;
; 1.049 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm1|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[7] ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.311      ;
; 1.053 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[4]                 ; eightbitmult:\mult1:mult8|S[13]                  ; CLK          ; CLK         ; 0.000        ; 0.500      ; 1.740      ;
; 1.058 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm1|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[5] ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.320      ;
; 1.070 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm4|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[0] ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.336      ;
; 1.070 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm4|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[4] ; CLK          ; CLK         ; 0.000        ; 0.499      ; 1.756      ;
; 1.080 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[4]                 ; eightbitmult:\mult1:mult8|S[12]                  ; CLK          ; CLK         ; 0.000        ; 0.500      ; 1.767      ;
; 1.094 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[3]                 ; eightbitmult:\mult1:mult8|S[13]                  ; CLK          ; CLK         ; 0.000        ; 0.500      ; 1.781      ;
; 1.095 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[3]                 ; eightbitmult:\mult1:mult8|S[12]                  ; CLK          ; CLK         ; 0.000        ; 0.500      ; 1.782      ;
; 1.097 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm4|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[3] ; CLK          ; CLK         ; 0.000        ; -0.331     ; 0.953      ;
; 1.101 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm1|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[7] ; CLK          ; CLK         ; 0.000        ; -0.361     ; 0.927      ;
; 1.107 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm2|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[2] ; CLK          ; CLK         ; 0.000        ; -0.329     ; 0.965      ;
; 1.108 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[0]                 ; eightbitmult:\mult1:mult8|S[8]                   ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.370      ;
; 1.111 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm4|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[0] ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.377      ;
; 1.142 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm2|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[3] ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.403      ;
; 1.147 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm1|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[5] ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.409      ;
; 1.151 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm2|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[3] ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.413      ;
; 1.168 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm3|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[4] ; CLK          ; CLK         ; 0.000        ; 0.499      ; 1.854      ;
; 1.197 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[2]                 ; eightbitmult:\mult1:mult8|S[6]                   ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.458      ;
; 1.201 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm4|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[5] ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.463      ;
; 1.202 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm1|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[4] ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.464      ;
; 1.218 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[5]                 ; eightbitmult:\mult1:mult8|S[5]                   ; CLK          ; CLK         ; 0.000        ; -0.329     ; 1.076      ;
; 1.220 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[1]                 ; eightbitmult:\mult1:mult8|S[9]                   ; CLK          ; CLK         ; 0.000        ; -0.329     ; 1.078      ;
; 1.223 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm4|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[1] ; CLK          ; CLK         ; 0.000        ; 0.500      ; 1.910      ;
; 1.226 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm3|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[5] ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.487      ;
; 1.229 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[0]                 ; eightbitmult:\mult1:mult8|S[11]                  ; CLK          ; CLK         ; 0.000        ; 0.496      ; 1.912      ;
; 1.248 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[3]                 ; eightbitmult:\mult1:mult8|S[15]                  ; CLK          ; CLK         ; 0.000        ; 0.501      ; 1.936      ;
; 1.250 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[3]                 ; eightbitmult:\mult1:mult8|S[14]                  ; CLK          ; CLK         ; 0.000        ; 0.501      ; 1.938      ;
; 1.255 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm3|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[3] ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.516      ;
; 1.257 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm3|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[5] ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.519      ;
; 1.268 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[1]                 ; eightbitmult:\mult1:mult8|S[11]                  ; CLK          ; CLK         ; 0.000        ; 0.092      ; 1.547      ;
; 1.277 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm1|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[7] ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.539      ;
; 1.278 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm2|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[3] ; CLK          ; CLK         ; 0.000        ; -0.331     ; 1.134      ;
; 1.279 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm1|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[6] ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.541      ;
; 1.291 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm3|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[3] ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.553      ;
; 1.355 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm3|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[5] ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.616      ;
; 1.360 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm4|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[1] ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.626      ;
; 1.364 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm4|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[4] ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.625      ;
; 1.370 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm3|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[4] ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.631      ;
; 1.373 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[1]                 ; eightbitmult:\mult1:mult8|S[6]                   ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.635      ;
; 1.387 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[1]                 ; eightbitmult:\mult1:mult8|S[6]                   ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.649      ;
; 1.389 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm2|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[4] ; CLK          ; CLK         ; 0.000        ; 0.500      ; 2.076      ;
; 1.390 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm3|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[3] ; CLK          ; CLK         ; 0.000        ; -0.331     ; 1.246      ;
; 1.394 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm4|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[3] ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.655      ;
; 1.396 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm2|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[5] ; CLK          ; CLK         ; 0.000        ; -0.328     ; 1.255      ;
; 1.397 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[5]                 ; eightbitmult:\mult1:mult8|S[10]                  ; CLK          ; CLK         ; 0.000        ; 0.499      ; 2.083      ;
; 1.398 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[0]                 ; eightbitmult:\mult1:mult8|S[4]                   ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.660      ;
; 1.403 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[4]                 ; eightbitmult:\mult1:mult8|S[6]                   ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.665      ;
; 1.406 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[5]                 ; eightbitmult:\mult1:mult8|S[6]                   ; CLK          ; CLK         ; 0.000        ; -0.329     ; 1.264      ;
; 1.409 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm2|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[3] ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.670      ;
; 1.414 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm3|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[4] ; CLK          ; CLK         ; 0.000        ; 0.499      ; 2.100      ;
; 1.425 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm2|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[5] ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.686      ;
; 1.436 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm2|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[4] ; CLK          ; CLK         ; 0.000        ; 0.499      ; 2.122      ;
; 1.449 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm3|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[4] ; CLK          ; CLK         ; 0.000        ; 0.499      ; 2.135      ;
; 1.458 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[4]                 ; eightbitmult:\mult1:mult8|S[14]                  ; CLK          ; CLK         ; 0.000        ; 0.501      ; 2.146      ;
; 1.465 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[4]                 ; eightbitmult:\mult1:mult8|S[15]                  ; CLK          ; CLK         ; 0.000        ; 0.501      ; 2.153      ;
; 1.467 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[5]                 ; eightbitmult:\mult1:mult8|S[10]                  ; CLK          ; CLK         ; 0.000        ; 0.498      ; 2.152      ;
; 1.481 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm2|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[3] ; CLK          ; CLK         ; 0.000        ; -0.329     ; 1.339      ;
; 1.490 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm4|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[4] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 1.769      ;
; 1.496 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm1|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[5] ; CLK          ; CLK         ; 0.000        ; -0.328     ; 1.355      ;
; 1.499 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm2|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[3] ; CLK          ; CLK         ; 0.000        ; -0.331     ; 1.355      ;
; 1.502 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm2|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[5] ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.764      ;
; 1.502 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm3|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[3] ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.763      ;
; 1.505 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm2|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[5] ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.769      ;
; 1.506 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm4|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[3] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.769      ;
; 1.520 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm1|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[5] ; CLK          ; CLK         ; 0.000        ; 0.495      ; 2.202      ;
; 1.531 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm2|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[5] ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.794      ;
; 1.533 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm4|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[0] ; CLK          ; CLK         ; 0.000        ; -0.327     ; 1.393      ;
+-------+------------------------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Minimum Pulse Width: 'CLK'                                                                                           ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                           ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                              ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|S[0]                                   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|S[10]                                  ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|S[11]                                  ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|S[12]                                  ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|S[13]                                  ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|S[14]                                  ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|S[15]                                  ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|S[1]                                   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|S[2]                                   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|S[3]                                   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|S[4]                                   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|S[5]                                   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|S[6]                                   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|S[7]                                   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|S[8]                                   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|S[9]                                   ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[0]                 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[1]                 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[2]                 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[3]                 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[4]                 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[5]                 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[6]                 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[7]                 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm1|S[0] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm1|S[1] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm1|S[2] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm1|S[3] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm2|S[0] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm2|S[1] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm2|S[2] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm2|S[3] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm3|S[0] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm3|S[1] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm3|S[2] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm3|S[3] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm4|S[0] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm4|S[1] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm4|S[2] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm4|S[3] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[0]                 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[1]                 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[2]                 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[3]                 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[4]                 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[5]                 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[6]                 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[7]                 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm1|S[0] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm1|S[1] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm1|S[2] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm1|S[3] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm2|S[0] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm2|S[1] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm2|S[2] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm2|S[3] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm3|S[0] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm3|S[1] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm3|S[2] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm3|S[3] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm4|S[0] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm4|S[1] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm4|S[2] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm4|S[3] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[0]                 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[1]                 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[2]                 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[3]                 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[4]                 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[5]                 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[6]                 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[7]                 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm1|S[0] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm1|S[1] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm1|S[2] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm1|S[3] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm2|S[0] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm2|S[1] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm2|S[2] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm2|S[3] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm3|S[0] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm3|S[1] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm3|S[2] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm3|S[3] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm4|S[0] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm4|S[1] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm4|S[2] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm4|S[3] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[0]                 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[1]                 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[2]                 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[3]                 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[4]                 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[5]                 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[6]                 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[7]                 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm1|S[0] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm1|S[1] ;
; -1.857 ; 1.000        ; 2.857          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm1|S[2] ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; CLK        ; 3.491 ; 3.912 ; Rise       ; CLK             ;
;  A[0]     ; CLK        ; 0.112 ; 0.176 ; Rise       ; CLK             ;
;  A[1]     ; CLK        ; 2.762 ; 3.238 ; Rise       ; CLK             ;
;  A[2]     ; CLK        ; 3.165 ; 3.620 ; Rise       ; CLK             ;
;  A[3]     ; CLK        ; 3.421 ; 3.840 ; Rise       ; CLK             ;
;  A[4]     ; CLK        ; 3.420 ; 3.905 ; Rise       ; CLK             ;
;  A[5]     ; CLK        ; 3.405 ; 3.845 ; Rise       ; CLK             ;
;  A[6]     ; CLK        ; 3.491 ; 3.912 ; Rise       ; CLK             ;
;  A[7]     ; CLK        ; 3.183 ; 3.565 ; Rise       ; CLK             ;
; B[*]      ; CLK        ; 4.159 ; 4.574 ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; 3.446 ; 3.849 ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; 4.159 ; 4.574 ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; 3.755 ; 4.189 ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; 3.614 ; 4.075 ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; 2.412 ; 2.827 ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; 3.115 ; 3.612 ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; 3.149 ; 3.557 ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; 3.201 ; 3.640 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; CLK        ; 0.681  ; 0.648  ; Rise       ; CLK             ;
;  A[0]     ; CLK        ; 0.681  ; 0.648  ; Rise       ; CLK             ;
;  A[1]     ; CLK        ; -1.533 ; -1.953 ; Rise       ; CLK             ;
;  A[2]     ; CLK        ; -1.471 ; -1.908 ; Rise       ; CLK             ;
;  A[3]     ; CLK        ; -2.038 ; -2.454 ; Rise       ; CLK             ;
;  A[4]     ; CLK        ; -1.365 ; -1.822 ; Rise       ; CLK             ;
;  A[5]     ; CLK        ; -1.385 ; -1.867 ; Rise       ; CLK             ;
;  A[6]     ; CLK        ; -1.475 ; -1.877 ; Rise       ; CLK             ;
;  A[7]     ; CLK        ; -1.173 ; -1.552 ; Rise       ; CLK             ;
; B[*]      ; CLK        ; -1.208 ; -1.585 ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; -1.294 ; -1.699 ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; -1.843 ; -2.244 ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; -1.508 ; -1.889 ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; -1.391 ; -1.809 ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; -1.232 ; -1.617 ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; -1.457 ; -1.894 ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; -1.208 ; -1.585 ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; -1.331 ; -1.760 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; S[*]      ; CLK        ; 8.297 ; 8.161 ; Rise       ; CLK             ;
;  S[0]     ; CLK        ; 7.695 ; 7.622 ; Rise       ; CLK             ;
;  S[1]     ; CLK        ; 7.343 ; 7.251 ; Rise       ; CLK             ;
;  S[2]     ; CLK        ; 6.991 ; 6.930 ; Rise       ; CLK             ;
;  S[3]     ; CLK        ; 7.305 ; 7.238 ; Rise       ; CLK             ;
;  S[4]     ; CLK        ; 7.772 ; 7.683 ; Rise       ; CLK             ;
;  S[5]     ; CLK        ; 7.730 ; 7.670 ; Rise       ; CLK             ;
;  S[6]     ; CLK        ; 7.689 ; 7.580 ; Rise       ; CLK             ;
;  S[7]     ; CLK        ; 6.992 ; 6.935 ; Rise       ; CLK             ;
;  S[8]     ; CLK        ; 7.699 ; 7.696 ; Rise       ; CLK             ;
;  S[9]     ; CLK        ; 7.658 ; 7.587 ; Rise       ; CLK             ;
;  S[10]    ; CLK        ; 7.528 ; 7.499 ; Rise       ; CLK             ;
;  S[11]    ; CLK        ; 8.147 ; 8.030 ; Rise       ; CLK             ;
;  S[12]    ; CLK        ; 8.063 ; 7.976 ; Rise       ; CLK             ;
;  S[13]    ; CLK        ; 8.070 ; 7.983 ; Rise       ; CLK             ;
;  S[14]    ; CLK        ; 8.297 ; 8.161 ; Rise       ; CLK             ;
;  S[15]    ; CLK        ; 7.754 ; 7.691 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; S[*]      ; CLK        ; 6.769 ; 6.706 ; Rise       ; CLK             ;
;  S[0]     ; CLK        ; 7.445 ; 7.371 ; Rise       ; CLK             ;
;  S[1]     ; CLK        ; 7.108 ; 7.015 ; Rise       ; CLK             ;
;  S[2]     ; CLK        ; 6.769 ; 6.706 ; Rise       ; CLK             ;
;  S[3]     ; CLK        ; 7.070 ; 7.002 ; Rise       ; CLK             ;
;  S[4]     ; CLK        ; 7.520 ; 7.430 ; Rise       ; CLK             ;
;  S[5]     ; CLK        ; 7.479 ; 7.417 ; Rise       ; CLK             ;
;  S[6]     ; CLK        ; 7.439 ; 7.331 ; Rise       ; CLK             ;
;  S[7]     ; CLK        ; 6.769 ; 6.711 ; Rise       ; CLK             ;
;  S[8]     ; CLK        ; 7.449 ; 7.442 ; Rise       ; CLK             ;
;  S[9]     ; CLK        ; 7.410 ; 7.338 ; Rise       ; CLK             ;
;  S[10]    ; CLK        ; 7.285 ; 7.253 ; Rise       ; CLK             ;
;  S[11]    ; CLK        ; 7.879 ; 7.762 ; Rise       ; CLK             ;
;  S[12]    ; CLK        ; 7.798 ; 7.710 ; Rise       ; CLK             ;
;  S[13]    ; CLK        ; 7.805 ; 7.716 ; Rise       ; CLK             ;
;  S[14]    ; CLK        ; 8.017 ; 7.881 ; Rise       ; CLK             ;
;  S[15]    ; CLK        ; 7.502 ; 7.438 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV 125C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV -40C Model Fmax Summary              ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 223.81 MHz ; 223.81 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV -40C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; CLK   ; -3.468 ; -78.266             ;
+-------+--------+---------------------+


+-------------------------------------+
; Slow 1200mV -40C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; CLK   ; 0.391 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Slow 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; CLK   ; -3.000 ; -171.000                          ;
+-------+--------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'CLK'                                                                                                                                                                ;
+--------+------------------------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.468 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[1]                 ; eightbitmult:\mult1:mult8|S[14]                  ; CLK          ; CLK         ; 1.000        ; 0.294      ; 4.762      ;
; -3.467 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[1]                 ; eightbitmult:\mult1:mult8|S[15]                  ; CLK          ; CLK         ; 1.000        ; 0.294      ; 4.761      ;
; -3.351 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[0]                 ; eightbitmult:\mult1:mult8|S[14]                  ; CLK          ; CLK         ; 1.000        ; 0.294      ; 4.645      ;
; -3.350 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[0]                 ; eightbitmult:\mult1:mult8|S[15]                  ; CLK          ; CLK         ; 1.000        ; 0.294      ; 4.644      ;
; -3.347 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[0]                 ; eightbitmult:\mult1:mult8|S[14]                  ; CLK          ; CLK         ; 1.000        ; 0.294      ; 4.641      ;
; -3.346 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[0]                 ; eightbitmult:\mult1:mult8|S[15]                  ; CLK          ; CLK         ; 1.000        ; 0.294      ; 4.640      ;
; -3.304 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[1]                 ; eightbitmult:\mult1:mult8|S[12]                  ; CLK          ; CLK         ; 1.000        ; 0.295      ; 4.599      ;
; -3.302 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[1]                 ; eightbitmult:\mult1:mult8|S[13]                  ; CLK          ; CLK         ; 1.000        ; 0.295      ; 4.597      ;
; -3.278 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[1]                 ; eightbitmult:\mult1:mult8|S[9]                   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.214      ;
; -3.187 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[0]                 ; eightbitmult:\mult1:mult8|S[12]                  ; CLK          ; CLK         ; 1.000        ; 0.295      ; 4.482      ;
; -3.185 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[0]                 ; eightbitmult:\mult1:mult8|S[13]                  ; CLK          ; CLK         ; 1.000        ; 0.295      ; 4.480      ;
; -3.183 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[0]                 ; eightbitmult:\mult1:mult8|S[12]                  ; CLK          ; CLK         ; 1.000        ; 0.295      ; 4.478      ;
; -3.181 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[0]                 ; eightbitmult:\mult1:mult8|S[13]                  ; CLK          ; CLK         ; 1.000        ; 0.295      ; 4.476      ;
; -3.161 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[0]                 ; eightbitmult:\mult1:mult8|S[9]                   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.097      ;
; -3.157 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[0]                 ; eightbitmult:\mult1:mult8|S[9]                   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.093      ;
; -3.075 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[1]                 ; eightbitmult:\mult1:mult8|S[14]                  ; CLK          ; CLK         ; 1.000        ; 0.294      ; 4.369      ;
; -3.074 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[1]                 ; eightbitmult:\mult1:mult8|S[15]                  ; CLK          ; CLK         ; 1.000        ; 0.294      ; 4.368      ;
; -2.990 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[1]                 ; eightbitmult:\mult1:mult8|S[11]                  ; CLK          ; CLK         ; 1.000        ; 0.295      ; 4.285      ;
; -2.936 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm2|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[7] ; CLK          ; CLK         ; 1.000        ; -0.435     ; 3.501      ;
; -2.911 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[1]                 ; eightbitmult:\mult1:mult8|S[12]                  ; CLK          ; CLK         ; 1.000        ; 0.295      ; 4.206      ;
; -2.909 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[1]                 ; eightbitmult:\mult1:mult8|S[13]                  ; CLK          ; CLK         ; 1.000        ; 0.295      ; 4.204      ;
; -2.885 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[1]                 ; eightbitmult:\mult1:mult8|S[9]                   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.821      ;
; -2.873 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[0]                 ; eightbitmult:\mult1:mult8|S[11]                  ; CLK          ; CLK         ; 1.000        ; 0.295      ; 4.168      ;
; -2.869 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[0]                 ; eightbitmult:\mult1:mult8|S[11]                  ; CLK          ; CLK         ; 1.000        ; 0.295      ; 4.164      ;
; -2.826 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm3|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[7] ; CLK          ; CLK         ; 1.000        ; -0.436     ; 3.390      ;
; -2.799 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm3|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[7] ; CLK          ; CLK         ; 1.000        ; -0.435     ; 3.364      ;
; -2.784 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[2]                 ; eightbitmult:\mult1:mult8|S[14]                  ; CLK          ; CLK         ; 1.000        ; 0.294      ; 4.078      ;
; -2.783 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[2]                 ; eightbitmult:\mult1:mult8|S[15]                  ; CLK          ; CLK         ; 1.000        ; 0.294      ; 4.077      ;
; -2.756 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[2]                 ; eightbitmult:\mult1:mult8|S[14]                  ; CLK          ; CLK         ; 1.000        ; 0.294      ; 4.050      ;
; -2.755 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[2]                 ; eightbitmult:\mult1:mult8|S[15]                  ; CLK          ; CLK         ; 1.000        ; 0.294      ; 4.049      ;
; -2.728 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm3|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[7] ; CLK          ; CLK         ; 1.000        ; -0.436     ; 3.292      ;
; -2.690 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[4]                 ; eightbitmult:\mult1:mult8|S[14]                  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.612      ;
; -2.689 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[4]                 ; eightbitmult:\mult1:mult8|S[15]                  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.611      ;
; -2.656 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[1]                 ; eightbitmult:\mult1:mult8|S[10]                  ; CLK          ; CLK         ; 1.000        ; 0.294      ; 3.950      ;
; -2.620 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[2]                 ; eightbitmult:\mult1:mult8|S[12]                  ; CLK          ; CLK         ; 1.000        ; 0.295      ; 3.915      ;
; -2.618 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[2]                 ; eightbitmult:\mult1:mult8|S[13]                  ; CLK          ; CLK         ; 1.000        ; 0.295      ; 3.913      ;
; -2.598 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm2|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[7] ; CLK          ; CLK         ; 1.000        ; -0.436     ; 3.162      ;
; -2.597 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[1]                 ; eightbitmult:\mult1:mult8|S[11]                  ; CLK          ; CLK         ; 1.000        ; 0.295      ; 3.892      ;
; -2.596 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm2|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[7] ; CLK          ; CLK         ; 1.000        ; -0.436     ; 3.160      ;
; -2.594 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[2]                 ; eightbitmult:\mult1:mult8|S[9]                   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.530      ;
; -2.592 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[2]                 ; eightbitmult:\mult1:mult8|S[12]                  ; CLK          ; CLK         ; 1.000        ; 0.295      ; 3.887      ;
; -2.590 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[2]                 ; eightbitmult:\mult1:mult8|S[13]                  ; CLK          ; CLK         ; 1.000        ; 0.295      ; 3.885      ;
; -2.566 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[2]                 ; eightbitmult:\mult1:mult8|S[9]                   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.502      ;
; -2.561 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[4]                 ; eightbitmult:\mult1:mult8|S[14]                  ; CLK          ; CLK         ; 1.000        ; 0.294      ; 3.855      ;
; -2.560 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[4]                 ; eightbitmult:\mult1:mult8|S[15]                  ; CLK          ; CLK         ; 1.000        ; 0.294      ; 3.854      ;
; -2.541 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm2|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[6] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.464      ;
; -2.539 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[0]                 ; eightbitmult:\mult1:mult8|S[10]                  ; CLK          ; CLK         ; 1.000        ; 0.294      ; 3.833      ;
; -2.535 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[0]                 ; eightbitmult:\mult1:mult8|S[10]                  ; CLK          ; CLK         ; 1.000        ; 0.294      ; 3.829      ;
; -2.526 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[4]                 ; eightbitmult:\mult1:mult8|S[12]                  ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.449      ;
; -2.524 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[4]                 ; eightbitmult:\mult1:mult8|S[13]                  ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.447      ;
; -2.521 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[5]                 ; eightbitmult:\mult1:mult8|S[14]                  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.442      ;
; -2.520 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[5]                 ; eightbitmult:\mult1:mult8|S[15]                  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.441      ;
; -2.499 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[1]                 ; eightbitmult:\mult1:mult8|S[8]                   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.435      ;
; -2.470 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm3|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[6] ; CLK          ; CLK         ; 1.000        ; -0.435     ; 3.035      ;
; -2.468 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm3|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[7] ; CLK          ; CLK         ; 1.000        ; -0.435     ; 3.033      ;
; -2.461 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[4]                 ; eightbitmult:\mult1:mult8|S[14]                  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.383      ;
; -2.460 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[4]                 ; eightbitmult:\mult1:mult8|S[15]                  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.382      ;
; -2.431 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm3|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[6] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.353      ;
; -2.426 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[3]                 ; eightbitmult:\mult1:mult8|S[14]                  ; CLK          ; CLK         ; 1.000        ; 0.295      ; 3.721      ;
; -2.425 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[3]                 ; eightbitmult:\mult1:mult8|S[15]                  ; CLK          ; CLK         ; 1.000        ; 0.295      ; 3.720      ;
; -2.422 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm4|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[7] ; CLK          ; CLK         ; 1.000        ; -0.436     ; 2.986      ;
; -2.404 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm3|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[6] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.327      ;
; -2.397 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[4]                 ; eightbitmult:\mult1:mult8|S[12]                  ; CLK          ; CLK         ; 1.000        ; 0.295      ; 3.692      ;
; -2.396 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[3]                 ; eightbitmult:\mult1:mult8|S[14]                  ; CLK          ; CLK         ; 1.000        ; 0.295      ; 3.691      ;
; -2.395 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[3]                 ; eightbitmult:\mult1:mult8|S[15]                  ; CLK          ; CLK         ; 1.000        ; 0.295      ; 3.690      ;
; -2.395 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[4]                 ; eightbitmult:\mult1:mult8|S[13]                  ; CLK          ; CLK         ; 1.000        ; 0.295      ; 3.690      ;
; -2.382 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[0]                 ; eightbitmult:\mult1:mult8|S[8]                   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.318      ;
; -2.381 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm2|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[6] ; CLK          ; CLK         ; 1.000        ; -0.435     ; 2.946      ;
; -2.379 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm2|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[7] ; CLK          ; CLK         ; 1.000        ; -0.435     ; 2.944      ;
; -2.378 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[0]                 ; eightbitmult:\mult1:mult8|S[8]                   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.314      ;
; -2.357 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[5]                 ; eightbitmult:\mult1:mult8|S[12]                  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.279      ;
; -2.355 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[5]                 ; eightbitmult:\mult1:mult8|S[13]                  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.277      ;
; -2.351 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm2|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[6] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.287      ;
; -2.346 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm2|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[7] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.282      ;
; -2.339 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm4|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[4] ; CLK          ; CLK         ; 1.000        ; -0.436     ; 2.903      ;
; -2.336 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[6]                 ; eightbitmult:\mult1:mult8|S[14]                  ; CLK          ; CLK         ; 1.000        ; 0.293      ; 3.629      ;
; -2.335 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[6]                 ; eightbitmult:\mult1:mult8|S[15]                  ; CLK          ; CLK         ; 1.000        ; 0.293      ; 3.628      ;
; -2.333 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm3|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[6] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.255      ;
; -2.326 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[3]                 ; eightbitmult:\mult1:mult8|S[12]                  ; CLK          ; CLK         ; 1.000        ; 0.296      ; 3.622      ;
; -2.322 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm2|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[6] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.259      ;
; -2.320 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm2|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[7] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.257      ;
; -2.320 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[3]                 ; eightbitmult:\mult1:mult8|S[13]                  ; CLK          ; CLK         ; 1.000        ; 0.296      ; 3.616      ;
; -2.306 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[2]                 ; eightbitmult:\mult1:mult8|S[11]                  ; CLK          ; CLK         ; 1.000        ; 0.295      ; 3.601      ;
; -2.301 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm2|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[5] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.223      ;
; -2.298 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm4|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[5] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.220      ;
; -2.297 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[4]                 ; eightbitmult:\mult1:mult8|S[12]                  ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.220      ;
; -2.295 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[4]                 ; eightbitmult:\mult1:mult8|S[13]                  ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.218      ;
; -2.291 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm4|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[6] ; CLK          ; CLK         ; 1.000        ; -0.435     ; 2.856      ;
; -2.289 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm4|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[7] ; CLK          ; CLK         ; 1.000        ; -0.435     ; 2.854      ;
; -2.278 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[2]                 ; eightbitmult:\mult1:mult8|S[11]                  ; CLK          ; CLK         ; 1.000        ; 0.295      ; 3.573      ;
; -2.276 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm3|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[5] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.198      ;
; -2.265 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm3|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[4] ; CLK          ; CLK         ; 1.000        ; -0.436     ; 2.829      ;
; -2.263 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[1]                 ; eightbitmult:\mult1:mult8|S[10]                  ; CLK          ; CLK         ; 1.000        ; 0.294      ; 3.557      ;
; -2.262 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[3]                 ; eightbitmult:\mult1:mult8|S[12]                  ; CLK          ; CLK         ; 1.000        ; 0.296      ; 3.558      ;
; -2.260 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[3]                 ; eightbitmult:\mult1:mult8|S[13]                  ; CLK          ; CLK         ; 1.000        ; 0.296      ; 3.556      ;
; -2.244 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm3|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[5] ; CLK          ; CLK         ; 1.000        ; -0.435     ; 2.809      ;
; -2.231 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm2|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[7] ; CLK          ; CLK         ; 1.000        ; -0.435     ; 2.796      ;
; -2.212 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[4]                 ; eightbitmult:\mult1:mult8|S[11]                  ; CLK          ; CLK         ; 1.000        ; -0.077     ; 3.135      ;
; -2.206 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[3]                 ; eightbitmult:\mult1:mult8|S[9]                   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.143      ;
; -2.203 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm2|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[6] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.125      ;
+--------+------------------------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'CLK'                                                                                                                                                                ;
+-------+------------------------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[0]                 ; eightbitmult:\mult1:mult8|S[0]                   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.622      ;
; 0.391 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[1]                 ; eightbitmult:\mult1:mult8|S[1]                   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.622      ;
; 0.391 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[7]                 ; eightbitmult:\mult1:mult8|S[7]                   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.622      ;
; 0.495 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm1|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[7] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.726      ;
; 0.497 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm1|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[6] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.728      ;
; 0.524 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[3]                 ; eightbitmult:\mult1:mult8|S[3]                   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.756      ;
; 0.533 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm1|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[6] ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.780      ;
; 0.542 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[2]                 ; eightbitmult:\mult1:mult8|S[2]                   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.773      ;
; 0.553 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[5]                 ; eightbitmult:\mult1:mult8|S[13]                  ; CLK          ; CLK         ; 0.000        ; 0.442      ; 1.163      ;
; 0.576 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm1|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[7] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.807      ;
; 0.602 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm4|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[2] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.833      ;
; 0.604 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[3]                 ; eightbitmult:\mult1:mult8|S[11]                  ; CLK          ; CLK         ; 0.000        ; 0.442      ; 1.214      ;
; 0.674 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm2|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[2] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.905      ;
; 0.701 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[0]                 ; eightbitmult:\mult1:mult8|S[10]                  ; CLK          ; CLK         ; 0.000        ; 0.435      ; 1.304      ;
; 0.740 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm4|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[2] ; CLK          ; CLK         ; 0.000        ; -0.294     ; 0.614      ;
; 0.745 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm4|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[3] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 0.975      ;
; 0.747 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm4|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[0] ; CLK          ; CLK         ; 0.000        ; -0.294     ; 0.621      ;
; 0.747 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm4|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[1] ; CLK          ; CLK         ; 0.000        ; -0.294     ; 0.621      ;
; 0.754 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[1]                 ; eightbitmult:\mult1:mult8|S[10]                  ; CLK          ; CLK         ; 0.000        ; 0.077      ; 0.999      ;
; 0.756 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm4|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[3] ; CLK          ; CLK         ; 0.000        ; -0.294     ; 0.630      ;
; 0.767 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[0]                 ; eightbitmult:\mult1:mult8|S[9]                   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.998      ;
; 0.772 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm3|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[2] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.004      ;
; 0.776 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[4]                 ; eightbitmult:\mult1:mult8|S[4]                   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.007      ;
; 0.777 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[4]                 ; eightbitmult:\mult1:mult8|S[5]                   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.008      ;
; 0.789 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[2]                 ; eightbitmult:\mult1:mult8|S[10]                  ; CLK          ; CLK         ; 0.000        ; 0.440      ; 1.397      ;
; 0.795 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[2]                 ; eightbitmult:\mult1:mult8|S[6]                   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.026      ;
; 0.804 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[6]                 ; eightbitmult:\mult1:mult8|S[6]                   ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.034      ;
; 0.819 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[7]                 ; eightbitmult:\mult1:mult8|S[15]                  ; CLK          ; CLK         ; 0.000        ; 0.441      ; 1.428      ;
; 0.827 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[6]                 ; eightbitmult:\mult1:mult8|S[14]                  ; CLK          ; CLK         ; 0.000        ; 0.441      ; 1.436      ;
; 0.846 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm1|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[7] ; CLK          ; CLK         ; 0.000        ; -0.294     ; 0.720      ;
; 0.868 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[4]                 ; eightbitmult:\mult1:mult8|S[13]                  ; CLK          ; CLK         ; 0.000        ; 0.442      ; 1.478      ;
; 0.880 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm3|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[2] ; CLK          ; CLK         ; 0.000        ; -0.294     ; 0.754      ;
; 0.881 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm1|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[6] ; CLK          ; CLK         ; 0.000        ; -0.323     ; 0.726      ;
; 0.883 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[4]                 ; eightbitmult:\mult1:mult8|S[12]                  ; CLK          ; CLK         ; 0.000        ; 0.442      ; 1.493      ;
; 0.884 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm1|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[7] ; CLK          ; CLK         ; 0.000        ; -0.323     ; 0.729      ;
; 0.888 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm1|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[7] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.119      ;
; 0.912 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm1|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[5] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.143      ;
; 0.921 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm4|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[4] ; CLK          ; CLK         ; 0.000        ; 0.439      ; 1.528      ;
; 0.922 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[3]                 ; eightbitmult:\mult1:mult8|S[13]                  ; CLK          ; CLK         ; 0.000        ; 0.442      ; 1.532      ;
; 0.923 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[3]                 ; eightbitmult:\mult1:mult8|S[12]                  ; CLK          ; CLK         ; 0.000        ; 0.442      ; 1.533      ;
; 0.943 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm4|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[0] ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.179      ;
; 0.947 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[0]                 ; eightbitmult:\mult1:mult8|S[8]                   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.178      ;
; 0.955 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm4|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[3] ; CLK          ; CLK         ; 0.000        ; -0.294     ; 0.829      ;
; 0.965 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm1|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[7] ; CLK          ; CLK         ; 0.000        ; -0.323     ; 0.810      ;
; 0.970 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm2|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[2] ; CLK          ; CLK         ; 0.000        ; -0.294     ; 0.844      ;
; 0.972 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm2|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[3] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.202      ;
; 0.975 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm4|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[0] ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.211      ;
; 0.977 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm2|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[3] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.208      ;
; 0.993 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[0]                 ; eightbitmult:\mult1:mult8|S[11]                  ; CLK          ; CLK         ; 0.000        ; 0.436      ; 1.597      ;
; 0.998 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm3|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[4] ; CLK          ; CLK         ; 0.000        ; 0.439      ; 1.605      ;
; 0.999 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm1|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[5] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.230      ;
; 1.019 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[2]                 ; eightbitmult:\mult1:mult8|S[6]                   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.250      ;
; 1.020 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm4|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[1] ; CLK          ; CLK         ; 0.000        ; 0.441      ; 1.629      ;
; 1.027 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm4|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[5] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.258      ;
; 1.034 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm1|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[4] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.265      ;
; 1.041 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[3]                 ; eightbitmult:\mult1:mult8|S[15]                  ; CLK          ; CLK         ; 0.000        ; 0.441      ; 1.650      ;
; 1.043 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[3]                 ; eightbitmult:\mult1:mult8|S[14]                  ; CLK          ; CLK         ; 0.000        ; 0.441      ; 1.652      ;
; 1.046 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[1]                 ; eightbitmult:\mult1:mult8|S[11]                  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.292      ;
; 1.056 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm3|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[5] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.287      ;
; 1.064 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[1]                 ; eightbitmult:\mult1:mult8|S[9]                   ; CLK          ; CLK         ; 0.000        ; -0.295     ; 0.937      ;
; 1.069 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[5]                 ; eightbitmult:\mult1:mult8|S[5]                   ; CLK          ; CLK         ; 0.000        ; -0.295     ; 0.942      ;
; 1.078 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm3|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[5] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.309      ;
; 1.097 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm2|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[3] ; CLK          ; CLK         ; 0.000        ; -0.294     ; 0.971      ;
; 1.100 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm3|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[3] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.331      ;
; 1.115 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm3|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[3] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.346      ;
; 1.122 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm1|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[7] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.353      ;
; 1.124 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm1|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[6] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.355      ;
; 1.147 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[1]                 ; eightbitmult:\mult1:mult8|S[6]                   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.378      ;
; 1.159 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm3|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[4] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.390      ;
; 1.164 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm4|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[3] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.394      ;
; 1.174 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[0]                 ; eightbitmult:\mult1:mult8|S[4]                   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.405      ;
; 1.174 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[1]                 ; eightbitmult:\mult1:mult8|S[6]                   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.405      ;
; 1.181 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm3|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[5] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.412      ;
; 1.184 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[5]                 ; eightbitmult:\mult1:mult8|S[10]                  ; CLK          ; CLK         ; 0.000        ; 0.439      ; 1.791      ;
; 1.185 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[4]                 ; eightbitmult:\mult1:mult8|S[15]                  ; CLK          ; CLK         ; 0.000        ; 0.441      ; 1.794      ;
; 1.185 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm2|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[4] ; CLK          ; CLK         ; 0.000        ; 0.439      ; 1.792      ;
; 1.186 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm4|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[1] ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.422      ;
; 1.191 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm3|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[4] ; CLK          ; CLK         ; 0.000        ; 0.439      ; 1.798      ;
; 1.191 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm4|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[4] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.421      ;
; 1.196 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm2|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[3] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.426      ;
; 1.199 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm3|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[3] ; CLK          ; CLK         ; 0.000        ; -0.294     ; 1.073      ;
; 1.199 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[5]                 ; eightbitmult:\mult1:mult8|S[6]                   ; CLK          ; CLK         ; 0.000        ; -0.295     ; 1.072      ;
; 1.205 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[5]                 ; eightbitmult:\mult1:mult8|S[10]                  ; CLK          ; CLK         ; 0.000        ; 0.436      ; 1.809      ;
; 1.210 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm2|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[5] ; CLK          ; CLK         ; 0.000        ; -0.293     ; 1.085      ;
; 1.213 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm2|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[4] ; CLK          ; CLK         ; 0.000        ; 0.439      ; 1.820      ;
; 1.220 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm2|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[5] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.450      ;
; 1.229 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm3|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[4] ; CLK          ; CLK         ; 0.000        ; 0.439      ; 1.836      ;
; 1.239 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[4]                 ; eightbitmult:\mult1:mult8|S[6]                   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.470      ;
; 1.241 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[4]                 ; eightbitmult:\mult1:mult8|S[14]                  ; CLK          ; CLK         ; 0.000        ; 0.441      ; 1.850      ;
; 1.263 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[2]                 ; eightbitmult:\mult1:mult8|S[11]                  ; CLK          ; CLK         ; 0.000        ; 0.441      ; 1.872      ;
; 1.265 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm3|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[3] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.496      ;
; 1.268 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm1|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[5] ; CLK          ; CLK         ; 0.000        ; 0.435      ; 1.871      ;
; 1.278 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm2|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[3] ; CLK          ; CLK         ; 0.000        ; -0.294     ; 1.152      ;
; 1.281 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm4|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[3] ; CLK          ; CLK         ; 0.000        ; 0.066      ; 1.515      ;
; 1.291 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm4|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[4] ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.538      ;
; 1.293 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm2|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[5] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.524      ;
; 1.296 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm2|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[5] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.528      ;
; 1.299 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm2|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[3] ; CLK          ; CLK         ; 0.000        ; -0.294     ; 1.173      ;
; 1.304 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm1|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[5] ; CLK          ; CLK         ; 0.000        ; -0.293     ; 1.179      ;
; 1.312 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm2|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[5] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.542      ;
+-------+------------------------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'CLK'                                                                                           ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                           ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                              ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|S[0]                                   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|S[10]                                  ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|S[11]                                  ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|S[12]                                  ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|S[13]                                  ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|S[14]                                  ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|S[15]                                  ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|S[1]                                   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|S[2]                                   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|S[3]                                   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|S[4]                                   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|S[5]                                   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|S[6]                                   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|S[7]                                   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|S[8]                                   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|S[9]                                   ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[0]                 ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[1]                 ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[2]                 ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[3]                 ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[4]                 ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[5]                 ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[6]                 ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[7]                 ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm1|S[0] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm1|S[1] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm1|S[2] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm1|S[3] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm2|S[0] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm2|S[1] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm2|S[2] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm2|S[3] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm3|S[0] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm3|S[1] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm3|S[2] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm3|S[3] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm4|S[0] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm4|S[1] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm4|S[2] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm4|S[3] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[0]                 ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[1]                 ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[2]                 ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[3]                 ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[4]                 ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[5]                 ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[6]                 ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[7]                 ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm1|S[0] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm1|S[1] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm1|S[2] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm1|S[3] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm2|S[0] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm2|S[1] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm2|S[2] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm2|S[3] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm3|S[0] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm3|S[1] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm3|S[2] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm3|S[3] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm4|S[0] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm4|S[1] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm4|S[2] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm4|S[3] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[0]                 ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[1]                 ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[2]                 ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[3]                 ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[4]                 ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[5]                 ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[6]                 ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[7]                 ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm1|S[0] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm1|S[1] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm1|S[2] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm1|S[3] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm2|S[0] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm2|S[1] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm2|S[2] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm2|S[3] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm3|S[0] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm3|S[1] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm3|S[2] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm3|S[3] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm4|S[0] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm4|S[1] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm4|S[2] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm4|S[3] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[0]                 ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[1]                 ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[2]                 ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[3]                 ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[4]                 ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[5]                 ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[6]                 ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[7]                 ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm1|S[0] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm1|S[1] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm1|S[2] ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; CLK        ; 2.853 ; 3.106 ; Rise       ; CLK             ;
;  A[0]     ; CLK        ; 0.121 ; 0.248 ; Rise       ; CLK             ;
;  A[1]     ; CLK        ; 2.275 ; 2.432 ; Rise       ; CLK             ;
;  A[2]     ; CLK        ; 2.615 ; 2.808 ; Rise       ; CLK             ;
;  A[3]     ; CLK        ; 2.853 ; 2.991 ; Rise       ; CLK             ;
;  A[4]     ; CLK        ; 2.827 ; 3.061 ; Rise       ; CLK             ;
;  A[5]     ; CLK        ; 2.800 ; 3.070 ; Rise       ; CLK             ;
;  A[6]     ; CLK        ; 2.838 ; 3.106 ; Rise       ; CLK             ;
;  A[7]     ; CLK        ; 2.640 ; 2.758 ; Rise       ; CLK             ;
; B[*]      ; CLK        ; 3.524 ; 3.612 ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; 2.800 ; 3.045 ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; 3.524 ; 3.612 ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; 3.187 ; 3.341 ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; 3.007 ; 3.196 ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; 1.925 ; 2.102 ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; 2.569 ; 2.784 ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; 2.611 ; 2.814 ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; 2.642 ; 2.868 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; CLK        ; 0.580  ; 0.459  ; Rise       ; CLK             ;
;  A[0]     ; CLK        ; 0.580  ; 0.459  ; Rise       ; CLK             ;
;  A[1]     ; CLK        ; -1.194 ; -1.369 ; Rise       ; CLK             ;
;  A[2]     ; CLK        ; -1.130 ; -1.352 ; Rise       ; CLK             ;
;  A[3]     ; CLK        ; -1.644 ; -1.798 ; Rise       ; CLK             ;
;  A[4]     ; CLK        ; -1.018 ; -1.272 ; Rise       ; CLK             ;
;  A[5]     ; CLK        ; -1.037 ; -1.311 ; Rise       ; CLK             ;
;  A[6]     ; CLK        ; -1.117 ; -1.305 ; Rise       ; CLK             ;
;  A[7]     ; CLK        ; -0.849 ; -1.044 ; Rise       ; CLK             ;
; B[*]      ; CLK        ; -0.894 ; -1.071 ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; -0.975 ; -1.169 ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; -1.449 ; -1.628 ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; -1.158 ; -1.335 ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; -1.055 ; -1.245 ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; -0.907 ; -1.092 ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; -1.093 ; -1.364 ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; -0.894 ; -1.071 ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; -0.993 ; -1.227 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; S[*]      ; CLK        ; 7.017 ; 6.829 ; Rise       ; CLK             ;
;  S[0]     ; CLK        ; 6.498 ; 6.286 ; Rise       ; CLK             ;
;  S[1]     ; CLK        ; 6.201 ; 6.020 ; Rise       ; CLK             ;
;  S[2]     ; CLK        ; 5.890 ; 5.719 ; Rise       ; CLK             ;
;  S[3]     ; CLK        ; 6.181 ; 5.984 ; Rise       ; CLK             ;
;  S[4]     ; CLK        ; 6.554 ; 6.363 ; Rise       ; CLK             ;
;  S[5]     ; CLK        ; 6.533 ; 6.344 ; Rise       ; CLK             ;
;  S[6]     ; CLK        ; 6.482 ; 6.285 ; Rise       ; CLK             ;
;  S[7]     ; CLK        ; 5.892 ; 5.725 ; Rise       ; CLK             ;
;  S[8]     ; CLK        ; 6.524 ; 6.393 ; Rise       ; CLK             ;
;  S[9]     ; CLK        ; 6.505 ; 6.287 ; Rise       ; CLK             ;
;  S[10]    ; CLK        ; 6.368 ; 6.223 ; Rise       ; CLK             ;
;  S[11]    ; CLK        ; 6.892 ; 6.670 ; Rise       ; CLK             ;
;  S[12]    ; CLK        ; 6.826 ; 6.599 ; Rise       ; CLK             ;
;  S[13]    ; CLK        ; 6.842 ; 6.614 ; Rise       ; CLK             ;
;  S[14]    ; CLK        ; 7.017 ; 6.829 ; Rise       ; CLK             ;
;  S[15]    ; CLK        ; 6.575 ; 6.385 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; S[*]      ; CLK        ; 5.678 ; 5.510 ; Rise       ; CLK             ;
;  S[0]     ; CLK        ; 6.265 ; 6.057 ; Rise       ; CLK             ;
;  S[1]     ; CLK        ; 5.979 ; 5.801 ; Rise       ; CLK             ;
;  S[2]     ; CLK        ; 5.678 ; 5.510 ; Rise       ; CLK             ;
;  S[3]     ; CLK        ; 5.958 ; 5.765 ; Rise       ; CLK             ;
;  S[4]     ; CLK        ; 6.318 ; 6.131 ; Rise       ; CLK             ;
;  S[5]     ; CLK        ; 6.297 ; 6.112 ; Rise       ; CLK             ;
;  S[6]     ; CLK        ; 6.249 ; 6.057 ; Rise       ; CLK             ;
;  S[7]     ; CLK        ; 5.680 ; 5.515 ; Rise       ; CLK             ;
;  S[8]     ; CLK        ; 6.287 ; 6.156 ; Rise       ; CLK             ;
;  S[9]     ; CLK        ; 6.268 ; 6.054 ; Rise       ; CLK             ;
;  S[10]    ; CLK        ; 6.137 ; 5.994 ; Rise       ; CLK             ;
;  S[11]    ; CLK        ; 6.643 ; 6.426 ; Rise       ; CLK             ;
;  S[12]    ; CLK        ; 6.580 ; 6.358 ; Rise       ; CLK             ;
;  S[13]    ; CLK        ; 6.594 ; 6.372 ; Rise       ; CLK             ;
;  S[14]    ; CLK        ; 6.757 ; 6.574 ; Rise       ; CLK             ;
;  S[15]    ; CLK        ; 6.337 ; 6.150 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------+
; Fast 1200mV -40C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; CLK   ; -1.279 ; -23.050             ;
+-------+--------+---------------------+


+-------------------------------------+
; Fast 1200mV -40C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; CLK   ; 0.184 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Fast 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Fast 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; CLK   ; -3.000 ; -119.243                          ;
+-------+--------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'CLK'                                                                                                                                                                ;
+--------+------------------------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.279 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[1]                 ; eightbitmult:\mult1:mult8|S[14]                  ; CLK          ; CLK         ; 1.000        ; 0.146      ; 2.413      ;
; -1.278 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[1]                 ; eightbitmult:\mult1:mult8|S[15]                  ; CLK          ; CLK         ; 1.000        ; 0.146      ; 2.412      ;
; -1.272 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[0]                 ; eightbitmult:\mult1:mult8|S[14]                  ; CLK          ; CLK         ; 1.000        ; 0.146      ; 2.406      ;
; -1.271 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[0]                 ; eightbitmult:\mult1:mult8|S[15]                  ; CLK          ; CLK         ; 1.000        ; 0.146      ; 2.405      ;
; -1.268 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[0]                 ; eightbitmult:\mult1:mult8|S[14]                  ; CLK          ; CLK         ; 1.000        ; 0.146      ; 2.402      ;
; -1.267 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[0]                 ; eightbitmult:\mult1:mult8|S[15]                  ; CLK          ; CLK         ; 1.000        ; 0.146      ; 2.401      ;
; -1.207 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[1]                 ; eightbitmult:\mult1:mult8|S[12]                  ; CLK          ; CLK         ; 1.000        ; 0.145      ; 2.340      ;
; -1.206 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[1]                 ; eightbitmult:\mult1:mult8|S[13]                  ; CLK          ; CLK         ; 1.000        ; 0.145      ; 2.339      ;
; -1.200 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[1]                 ; eightbitmult:\mult1:mult8|S[9]                   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.153      ;
; -1.200 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[0]                 ; eightbitmult:\mult1:mult8|S[12]                  ; CLK          ; CLK         ; 1.000        ; 0.145      ; 2.333      ;
; -1.199 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[0]                 ; eightbitmult:\mult1:mult8|S[13]                  ; CLK          ; CLK         ; 1.000        ; 0.145      ; 2.332      ;
; -1.196 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[0]                 ; eightbitmult:\mult1:mult8|S[12]                  ; CLK          ; CLK         ; 1.000        ; 0.145      ; 2.329      ;
; -1.195 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[0]                 ; eightbitmult:\mult1:mult8|S[13]                  ; CLK          ; CLK         ; 1.000        ; 0.145      ; 2.328      ;
; -1.193 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[0]                 ; eightbitmult:\mult1:mult8|S[9]                   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.146      ;
; -1.189 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[0]                 ; eightbitmult:\mult1:mult8|S[9]                   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.142      ;
; -1.081 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[1]                 ; eightbitmult:\mult1:mult8|S[14]                  ; CLK          ; CLK         ; 1.000        ; 0.146      ; 2.215      ;
; -1.080 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[1]                 ; eightbitmult:\mult1:mult8|S[15]                  ; CLK          ; CLK         ; 1.000        ; 0.146      ; 2.214      ;
; -1.061 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm2|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[7] ; CLK          ; CLK         ; 1.000        ; -0.223     ; 1.826      ;
; -1.021 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[1]                 ; eightbitmult:\mult1:mult8|S[11]                  ; CLK          ; CLK         ; 1.000        ; 0.145      ; 2.154      ;
; -1.014 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[0]                 ; eightbitmult:\mult1:mult8|S[11]                  ; CLK          ; CLK         ; 1.000        ; 0.145      ; 2.147      ;
; -1.010 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[0]                 ; eightbitmult:\mult1:mult8|S[11]                  ; CLK          ; CLK         ; 1.000        ; 0.145      ; 2.143      ;
; -1.009 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[1]                 ; eightbitmult:\mult1:mult8|S[12]                  ; CLK          ; CLK         ; 1.000        ; 0.145      ; 2.142      ;
; -1.008 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[1]                 ; eightbitmult:\mult1:mult8|S[13]                  ; CLK          ; CLK         ; 1.000        ; 0.145      ; 2.141      ;
; -1.004 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm3|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[7] ; CLK          ; CLK         ; 1.000        ; -0.224     ; 1.768      ;
; -1.002 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[1]                 ; eightbitmult:\mult1:mult8|S[9]                   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.955      ;
; -0.985 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm3|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[7] ; CLK          ; CLK         ; 1.000        ; -0.223     ; 1.750      ;
; -0.974 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[2]                 ; eightbitmult:\mult1:mult8|S[14]                  ; CLK          ; CLK         ; 1.000        ; 0.145      ; 2.107      ;
; -0.973 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[2]                 ; eightbitmult:\mult1:mult8|S[15]                  ; CLK          ; CLK         ; 1.000        ; 0.145      ; 2.106      ;
; -0.955 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[2]                 ; eightbitmult:\mult1:mult8|S[14]                  ; CLK          ; CLK         ; 1.000        ; 0.145      ; 2.088      ;
; -0.954 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[2]                 ; eightbitmult:\mult1:mult8|S[15]                  ; CLK          ; CLK         ; 1.000        ; 0.145      ; 2.087      ;
; -0.939 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[4]                 ; eightbitmult:\mult1:mult8|S[14]                  ; CLK          ; CLK         ; 1.000        ; -0.043     ; 1.884      ;
; -0.939 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm3|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[7] ; CLK          ; CLK         ; 1.000        ; -0.224     ; 1.703      ;
; -0.938 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[4]                 ; eightbitmult:\mult1:mult8|S[15]                  ; CLK          ; CLK         ; 1.000        ; -0.043     ; 1.883      ;
; -0.902 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[2]                 ; eightbitmult:\mult1:mult8|S[12]                  ; CLK          ; CLK         ; 1.000        ; 0.144      ; 2.034      ;
; -0.901 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[2]                 ; eightbitmult:\mult1:mult8|S[13]                  ; CLK          ; CLK         ; 1.000        ; 0.144      ; 2.033      ;
; -0.895 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[2]                 ; eightbitmult:\mult1:mult8|S[9]                   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.847      ;
; -0.892 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[4]                 ; eightbitmult:\mult1:mult8|S[14]                  ; CLK          ; CLK         ; 1.000        ; 0.146      ; 2.026      ;
; -0.891 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[4]                 ; eightbitmult:\mult1:mult8|S[15]                  ; CLK          ; CLK         ; 1.000        ; 0.146      ; 2.025      ;
; -0.890 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm2|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[6] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.836      ;
; -0.883 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[2]                 ; eightbitmult:\mult1:mult8|S[12]                  ; CLK          ; CLK         ; 1.000        ; 0.144      ; 2.015      ;
; -0.882 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[2]                 ; eightbitmult:\mult1:mult8|S[13]                  ; CLK          ; CLK         ; 1.000        ; 0.144      ; 2.014      ;
; -0.876 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[2]                 ; eightbitmult:\mult1:mult8|S[9]                   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.828      ;
; -0.867 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[4]                 ; eightbitmult:\mult1:mult8|S[12]                  ; CLK          ; CLK         ; 1.000        ; -0.044     ; 1.811      ;
; -0.866 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[4]                 ; eightbitmult:\mult1:mult8|S[13]                  ; CLK          ; CLK         ; 1.000        ; -0.044     ; 1.810      ;
; -0.865 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm2|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[7] ; CLK          ; CLK         ; 1.000        ; -0.224     ; 1.629      ;
; -0.854 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[1]                 ; eightbitmult:\mult1:mult8|S[10]                  ; CLK          ; CLK         ; 1.000        ; 0.146      ; 1.988      ;
; -0.854 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm2|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[7] ; CLK          ; CLK         ; 1.000        ; -0.224     ; 1.618      ;
; -0.847 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[0]                 ; eightbitmult:\mult1:mult8|S[10]                  ; CLK          ; CLK         ; 1.000        ; 0.146      ; 1.981      ;
; -0.843 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[0]                 ; eightbitmult:\mult1:mult8|S[10]                  ; CLK          ; CLK         ; 1.000        ; 0.146      ; 1.977      ;
; -0.834 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[5]                 ; eightbitmult:\mult1:mult8|S[14]                  ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.780      ;
; -0.833 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[5]                 ; eightbitmult:\mult1:mult8|S[15]                  ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.779      ;
; -0.833 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm3|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[6] ; CLK          ; CLK         ; 1.000        ; -0.043     ; 1.778      ;
; -0.830 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[1]                 ; eightbitmult:\mult1:mult8|S[8]                   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.783      ;
; -0.823 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[1]                 ; eightbitmult:\mult1:mult8|S[11]                  ; CLK          ; CLK         ; 1.000        ; 0.145      ; 1.956      ;
; -0.823 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[0]                 ; eightbitmult:\mult1:mult8|S[8]                   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.776      ;
; -0.821 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm3|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[6] ; CLK          ; CLK         ; 1.000        ; -0.224     ; 1.585      ;
; -0.820 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[4]                 ; eightbitmult:\mult1:mult8|S[12]                  ; CLK          ; CLK         ; 1.000        ; 0.145      ; 1.953      ;
; -0.819 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm3|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[7] ; CLK          ; CLK         ; 1.000        ; -0.224     ; 1.583      ;
; -0.819 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[4]                 ; eightbitmult:\mult1:mult8|S[13]                  ; CLK          ; CLK         ; 1.000        ; 0.145      ; 1.952      ;
; -0.819 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[0]                 ; eightbitmult:\mult1:mult8|S[8]                   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.772      ;
; -0.814 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm3|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[6] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.760      ;
; -0.795 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[3]                 ; eightbitmult:\mult1:mult8|S[14]                  ; CLK          ; CLK         ; 1.000        ; 0.146      ; 1.929      ;
; -0.794 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[3]                 ; eightbitmult:\mult1:mult8|S[15]                  ; CLK          ; CLK         ; 1.000        ; 0.146      ; 1.928      ;
; -0.794 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm2|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[6] ; CLK          ; CLK         ; 1.000        ; -0.224     ; 1.558      ;
; -0.792 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm2|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[7] ; CLK          ; CLK         ; 1.000        ; -0.224     ; 1.556      ;
; -0.788 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm2|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[6] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.741      ;
; -0.785 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm2|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[7] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.738      ;
; -0.785 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm2|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[6] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.737      ;
; -0.781 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm2|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[7] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.733      ;
; -0.779 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[4]                 ; eightbitmult:\mult1:mult8|S[14]                  ; CLK          ; CLK         ; 1.000        ; -0.043     ; 1.724      ;
; -0.778 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[4]                 ; eightbitmult:\mult1:mult8|S[15]                  ; CLK          ; CLK         ; 1.000        ; -0.043     ; 1.723      ;
; -0.775 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm4|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[4] ; CLK          ; CLK         ; 1.000        ; -0.225     ; 1.538      ;
; -0.775 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[3]                 ; eightbitmult:\mult1:mult8|S[14]                  ; CLK          ; CLK         ; 1.000        ; 0.146      ; 1.909      ;
; -0.774 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[3]                 ; eightbitmult:\mult1:mult8|S[15]                  ; CLK          ; CLK         ; 1.000        ; 0.146      ; 1.908      ;
; -0.771 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm4|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[7] ; CLK          ; CLK         ; 1.000        ; -0.224     ; 1.535      ;
; -0.768 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm3|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[6] ; CLK          ; CLK         ; 1.000        ; -0.043     ; 1.713      ;
; -0.766 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[6]                 ; eightbitmult:\mult1:mult8|S[14]                  ; CLK          ; CLK         ; 1.000        ; 0.145      ; 1.899      ;
; -0.765 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[6]                 ; eightbitmult:\mult1:mult8|S[15]                  ; CLK          ; CLK         ; 1.000        ; 0.145      ; 1.898      ;
; -0.762 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[5]                 ; eightbitmult:\mult1:mult8|S[12]                  ; CLK          ; CLK         ; 1.000        ; -0.043     ; 1.707      ;
; -0.761 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[5]                 ; eightbitmult:\mult1:mult8|S[13]                  ; CLK          ; CLK         ; 1.000        ; -0.043     ; 1.706      ;
; -0.757 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[3]                 ; eightbitmult:\mult1:mult8|S[13]                  ; CLK          ; CLK         ; 1.000        ; 0.145      ; 1.890      ;
; -0.753 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm3|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[5] ; CLK          ; CLK         ; 1.000        ; -0.224     ; 1.517      ;
; -0.753 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[3]                 ; eightbitmult:\mult1:mult8|S[12]                  ; CLK          ; CLK         ; 1.000        ; 0.145      ; 1.886      ;
; -0.745 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm4|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[6] ; CLK          ; CLK         ; 1.000        ; -0.224     ; 1.509      ;
; -0.743 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm4|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[7] ; CLK          ; CLK         ; 1.000        ; -0.224     ; 1.507      ;
; -0.731 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm4|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[5] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.674      ;
; -0.730 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm2|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[5] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.673      ;
; -0.724 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm2|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[7] ; CLK          ; CLK         ; 1.000        ; -0.223     ; 1.489      ;
; -0.723 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[3]                 ; eightbitmult:\mult1:mult8|S[12]                  ; CLK          ; CLK         ; 1.000        ; 0.145      ; 1.856      ;
; -0.722 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[3]                 ; eightbitmult:\mult1:mult8|S[13]                  ; CLK          ; CLK         ; 1.000        ; 0.145      ; 1.855      ;
; -0.719 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm3|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[4] ; CLK          ; CLK         ; 1.000        ; -0.225     ; 1.482      ;
; -0.716 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[2]                 ; eightbitmult:\mult1:mult8|S[11]                  ; CLK          ; CLK         ; 1.000        ; 0.144      ; 1.848      ;
; -0.715 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm2|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[6] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.668      ;
; -0.712 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm2|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[7] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.665      ;
; -0.707 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[4]                 ; eightbitmult:\mult1:mult8|S[12]                  ; CLK          ; CLK         ; 1.000        ; -0.044     ; 1.651      ;
; -0.706 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[4]                 ; eightbitmult:\mult1:mult8|S[13]                  ; CLK          ; CLK         ; 1.000        ; -0.044     ; 1.650      ;
; -0.706 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm3|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[6] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.659      ;
; -0.706 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm3|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[6] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.658      ;
; -0.704 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm3|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[6] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.657      ;
; -0.704 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm3|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[7] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.656      ;
+--------+------------------------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'CLK'                                                                                                                                                                ;
+-------+------------------------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.184 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[1]                 ; eightbitmult:\mult1:mult8|S[1]                   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.302      ;
; 0.186 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[0]                 ; eightbitmult:\mult1:mult8|S[0]                   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.303      ;
; 0.195 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[7]                 ; eightbitmult:\mult1:mult8|S[7]                   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.312      ;
; 0.245 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm1|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[7] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.362      ;
; 0.247 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[3]                 ; eightbitmult:\mult1:mult8|S[3]                   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.365      ;
; 0.248 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm1|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[6] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.365      ;
; 0.251 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm1|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[6] ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.376      ;
; 0.257 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[2]                 ; eightbitmult:\mult1:mult8|S[2]                   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.375      ;
; 0.272 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[5]                 ; eightbitmult:\mult1:mult8|S[13]                  ; CLK          ; CLK         ; 0.000        ; 0.227      ; 0.581      ;
; 0.281 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm1|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[7] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.398      ;
; 0.294 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm4|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[2] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.411      ;
; 0.301 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[3]                 ; eightbitmult:\mult1:mult8|S[11]                  ; CLK          ; CLK         ; 0.000        ; 0.227      ; 0.610      ;
; 0.324 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm2|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[2] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.441      ;
; 0.363 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm4|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[3] ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.479      ;
; 0.363 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm3|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[2] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.481      ;
; 0.364 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm4|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[0] ; CLK          ; CLK         ; 0.000        ; -0.145     ; 0.301      ;
; 0.364 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm4|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[1] ; CLK          ; CLK         ; 0.000        ; -0.145     ; 0.301      ;
; 0.369 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[0]                 ; eightbitmult:\mult1:mult8|S[10]                  ; CLK          ; CLK         ; 0.000        ; 0.224      ; 0.675      ;
; 0.372 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm4|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[2] ; CLK          ; CLK         ; 0.000        ; -0.145     ; 0.309      ;
; 0.381 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm4|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[3] ; CLK          ; CLK         ; 0.000        ; -0.145     ; 0.318      ;
; 0.381 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[4]                 ; eightbitmult:\mult1:mult8|S[4]                   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.498      ;
; 0.383 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[4]                 ; eightbitmult:\mult1:mult8|S[5]                   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.500      ;
; 0.392 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[1]                 ; eightbitmult:\mult1:mult8|S[10]                  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.518      ;
; 0.401 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[6]                 ; eightbitmult:\mult1:mult8|S[6]                   ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.517      ;
; 0.401 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[0]                 ; eightbitmult:\mult1:mult8|S[9]                   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.518      ;
; 0.408 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[2]                 ; eightbitmult:\mult1:mult8|S[6]                   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.525      ;
; 0.409 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[6]                 ; eightbitmult:\mult1:mult8|S[14]                  ; CLK          ; CLK         ; 0.000        ; 0.228      ; 0.719      ;
; 0.410 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[2]                 ; eightbitmult:\mult1:mult8|S[10]                  ; CLK          ; CLK         ; 0.000        ; 0.227      ; 0.719      ;
; 0.421 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm1|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[7] ; CLK          ; CLK         ; 0.000        ; -0.145     ; 0.358      ;
; 0.435 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm1|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[6] ; CLK          ; CLK         ; 0.000        ; -0.155     ; 0.362      ;
; 0.435 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[4]                 ; eightbitmult:\mult1:mult8|S[13]                  ; CLK          ; CLK         ; 0.000        ; 0.227      ; 0.744      ;
; 0.436 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm1|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[7] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.553      ;
; 0.438 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm1|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[7] ; CLK          ; CLK         ; 0.000        ; -0.155     ; 0.365      ;
; 0.438 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[7]                 ; eightbitmult:\mult1:mult8|S[15]                  ; CLK          ; CLK         ; 0.000        ; 0.228      ; 0.748      ;
; 0.445 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm3|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[2] ; CLK          ; CLK         ; 0.000        ; -0.145     ; 0.382      ;
; 0.446 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[4]                 ; eightbitmult:\mult1:mult8|S[12]                  ; CLK          ; CLK         ; 0.000        ; 0.227      ; 0.755      ;
; 0.456 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm1|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[5] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.573      ;
; 0.460 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm4|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[4] ; CLK          ; CLK         ; 0.000        ; 0.226      ; 0.768      ;
; 0.463 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm4|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[0] ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.583      ;
; 0.464 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[3]                 ; eightbitmult:\mult1:mult8|S[13]                  ; CLK          ; CLK         ; 0.000        ; 0.227      ; 0.773      ;
; 0.466 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[3]                 ; eightbitmult:\mult1:mult8|S[12]                  ; CLK          ; CLK         ; 0.000        ; 0.227      ; 0.775      ;
; 0.467 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[0]                 ; eightbitmult:\mult1:mult8|S[8]                   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.584      ;
; 0.474 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm4|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[3] ; CLK          ; CLK         ; 0.000        ; -0.145     ; 0.411      ;
; 0.474 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm1|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[7] ; CLK          ; CLK         ; 0.000        ; -0.155     ; 0.401      ;
; 0.478 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm4|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[0] ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.598      ;
; 0.481 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm2|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[2] ; CLK          ; CLK         ; 0.000        ; -0.145     ; 0.418      ;
; 0.484 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm2|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[3] ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.600      ;
; 0.491 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm1|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[5] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.608      ;
; 0.493 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm2|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[3] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.611      ;
; 0.504 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm3|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[4] ; CLK          ; CLK         ; 0.000        ; 0.226      ; 0.812      ;
; 0.511 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm4|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[5] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.629      ;
; 0.513 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm1|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[4] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.630      ;
; 0.514 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm4|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[1] ; CLK          ; CLK         ; 0.000        ; 0.226      ; 0.822      ;
; 0.519 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[5]                 ; eightbitmult:\mult1:mult8|S[5]                   ; CLK          ; CLK         ; 0.000        ; -0.145     ; 0.456      ;
; 0.521 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[1]                 ; eightbitmult:\mult1:mult8|S[9]                   ; CLK          ; CLK         ; 0.000        ; -0.145     ; 0.458      ;
; 0.522 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[0]                 ; eightbitmult:\mult1:mult8|S[11]                  ; CLK          ; CLK         ; 0.000        ; 0.223      ; 0.827      ;
; 0.522 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[2]                 ; eightbitmult:\mult1:mult8|S[6]                   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.639      ;
; 0.523 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm3|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[5] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.640      ;
; 0.527 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[3]                 ; eightbitmult:\mult1:mult8|S[15]                  ; CLK          ; CLK         ; 0.000        ; 0.228      ; 0.837      ;
; 0.529 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[3]                 ; eightbitmult:\mult1:mult8|S[14]                  ; CLK          ; CLK         ; 0.000        ; 0.228      ; 0.839      ;
; 0.532 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm3|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[5] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.650      ;
; 0.538 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm3|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[3] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.655      ;
; 0.544 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm1|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[7] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.661      ;
; 0.545 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[1]                 ; eightbitmult:\mult1:mult8|S[11]                  ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.670      ;
; 0.546 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm1|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[6] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.663      ;
; 0.552 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm3|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[3] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.670      ;
; 0.558 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm2|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[3] ; CLK          ; CLK         ; 0.000        ; -0.145     ; 0.495      ;
; 0.568 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm3|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[5] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.685      ;
; 0.577 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm4|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[4] ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.693      ;
; 0.580 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm3|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[4] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.697      ;
; 0.584 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[1]                 ; eightbitmult:\mult1:mult8|S[6]                   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.701      ;
; 0.585 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm4|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[3] ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.701      ;
; 0.589 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[1]                 ; eightbitmult:\mult1:mult8|S[6]                   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.706      ;
; 0.590 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm4|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[1] ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.710      ;
; 0.591 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm2|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[3] ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.707      ;
; 0.591 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[5]                 ; eightbitmult:\mult1:mult8|S[10]                  ; CLK          ; CLK         ; 0.000        ; 0.226      ; 0.899      ;
; 0.593 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[0]                 ; eightbitmult:\mult1:mult8|S[4]                   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.710      ;
; 0.595 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm2|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[5] ; CLK          ; CLK         ; 0.000        ; -0.144     ; 0.533      ;
; 0.596 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[4]                 ; eightbitmult:\mult1:mult8|S[6]                   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.713      ;
; 0.597 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm2|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[4] ; CLK          ; CLK         ; 0.000        ; 0.226      ; 0.905      ;
; 0.604 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm2|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[5] ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.720      ;
; 0.605 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm3|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[3] ; CLK          ; CLK         ; 0.000        ; -0.145     ; 0.542      ;
; 0.607 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[5]                 ; eightbitmult:\mult1:mult8|S[6]                   ; CLK          ; CLK         ; 0.000        ; -0.145     ; 0.544      ;
; 0.610 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm2|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[4] ; CLK          ; CLK         ; 0.000        ; 0.226      ; 0.918      ;
; 0.615 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[4]                 ; eightbitmult:\mult1:mult8|S[15]                  ; CLK          ; CLK         ; 0.000        ; 0.228      ; 0.925      ;
; 0.617 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm3|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[4] ; CLK          ; CLK         ; 0.000        ; 0.226      ; 0.925      ;
; 0.619 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[5]                 ; eightbitmult:\mult1:mult8|S[10]                  ; CLK          ; CLK         ; 0.000        ; 0.225      ; 0.926      ;
; 0.632 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm1|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[5] ; CLK          ; CLK         ; 0.000        ; 0.222      ; 0.936      ;
; 0.638 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm2|S[2] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[5] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.756      ;
; 0.641 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm4|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[4] ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.767      ;
; 0.641 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm1|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[5] ; CLK          ; CLK         ; 0.000        ; -0.144     ; 0.579      ;
; 0.642 ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm2|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[3] ; CLK          ; CLK         ; 0.000        ; -0.145     ; 0.579      ;
; 0.645 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm4|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[3] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.764      ;
; 0.645 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm3|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[3] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.762      ;
; 0.647 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm3|S[1] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[4] ; CLK          ; CLK         ; 0.000        ; 0.226      ; 0.955      ;
; 0.647 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm2|S[3] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[5] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.766      ;
; 0.650 ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm2|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[5] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.768      ;
; 0.651 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm2|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[3] ; CLK          ; CLK         ; 0.000        ; -0.145     ; 0.588      ;
; 0.655 ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[2]                 ; eightbitmult:\mult1:mult8|S[11]                  ; CLK          ; CLK         ; 0.000        ; 0.226      ; 0.963      ;
; 0.657 ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm4|S[0] ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[0] ; CLK          ; CLK         ; 0.000        ; -0.144     ; 0.595      ;
+-------+------------------------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'CLK'                                                                                           ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                           ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|S[0]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|S[10]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|S[11]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|S[12]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|S[13]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|S[14]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|S[15]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|S[1]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|S[2]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|S[3]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|S[4]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|S[5]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|S[6]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|S[7]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|S[8]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|S[9]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|S[7]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm1|S[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm1|S[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm1|S[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm1|S[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm2|S[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm2|S[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm2|S[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm2|S[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm3|S[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm3|S[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm3|S[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm3|S[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm4|S[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm4|S[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm4|S[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult1|twobitmult:tbm4|S[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|S[7]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm1|S[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm1|S[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm1|S[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm1|S[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm2|S[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm2|S[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm2|S[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm2|S[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm3|S[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm3|S[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm3|S[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm3|S[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm4|S[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm4|S[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm4|S[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult2|twobitmult:tbm4|S[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|S[7]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm1|S[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm1|S[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm1|S[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm1|S[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm2|S[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm2|S[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm2|S[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm2|S[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm3|S[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm3|S[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm3|S[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm3|S[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm4|S[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm4|S[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm4|S[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult3|twobitmult:tbm4|S[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult4|S[7]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm1|S[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm1|S[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; eightbitmult:\mult1:mult8|fourbitmult:mult4|twobitmult:tbm1|S[2] ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; CLK        ; 1.589 ; 2.173 ; Rise       ; CLK             ;
;  A[0]     ; CLK        ; 0.141 ; 0.389 ; Rise       ; CLK             ;
;  A[1]     ; CLK        ; 1.254 ; 1.884 ; Rise       ; CLK             ;
;  A[2]     ; CLK        ; 1.424 ; 2.028 ; Rise       ; CLK             ;
;  A[3]     ; CLK        ; 1.517 ; 2.140 ; Rise       ; CLK             ;
;  A[4]     ; CLK        ; 1.566 ; 2.173 ; Rise       ; CLK             ;
;  A[5]     ; CLK        ; 1.581 ; 2.157 ; Rise       ; CLK             ;
;  A[6]     ; CLK        ; 1.589 ; 2.114 ; Rise       ; CLK             ;
;  A[7]     ; CLK        ; 1.407 ; 2.002 ; Rise       ; CLK             ;
; B[*]      ; CLK        ; 1.875 ; 2.504 ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; 1.561 ; 2.082 ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; 1.875 ; 2.504 ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; 1.729 ; 2.321 ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; 1.636 ; 2.251 ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; 1.070 ; 1.637 ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; 1.450 ; 2.108 ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; 1.428 ; 1.982 ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; 1.474 ; 2.048 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; CLK        ; 0.248  ; -0.013 ; Rise       ; CLK             ;
;  A[0]     ; CLK        ; 0.248  ; -0.013 ; Rise       ; CLK             ;
;  A[1]     ; CLK        ; -0.696 ; -1.271 ; Rise       ; CLK             ;
;  A[2]     ; CLK        ; -0.681 ; -1.256 ; Rise       ; CLK             ;
;  A[3]     ; CLK        ; -0.921 ; -1.537 ; Rise       ; CLK             ;
;  A[4]     ; CLK        ; -0.646 ; -1.233 ; Rise       ; CLK             ;
;  A[5]     ; CLK        ; -0.659 ; -1.255 ; Rise       ; CLK             ;
;  A[6]     ; CLK        ; -0.669 ; -1.230 ; Rise       ; CLK             ;
;  A[7]     ; CLK        ; -0.538 ; -1.081 ; Rise       ; CLK             ;
; B[*]      ; CLK        ; -0.547 ; -1.092 ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; -0.599 ; -1.159 ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; -0.847 ; -1.428 ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; -0.692 ; -1.250 ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; -0.641 ; -1.225 ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; -0.552 ; -1.102 ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; -0.706 ; -1.288 ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; -0.547 ; -1.092 ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; -0.630 ; -1.199 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; S[*]      ; CLK        ; 3.955 ; 4.045 ; Rise       ; CLK             ;
;  S[0]     ; CLK        ; 3.714 ; 3.769 ; Rise       ; CLK             ;
;  S[1]     ; CLK        ; 3.524 ; 3.606 ; Rise       ; CLK             ;
;  S[2]     ; CLK        ; 3.322 ; 3.388 ; Rise       ; CLK             ;
;  S[3]     ; CLK        ; 3.479 ; 3.556 ; Rise       ; CLK             ;
;  S[4]     ; CLK        ; 3.778 ; 3.832 ; Rise       ; CLK             ;
;  S[5]     ; CLK        ; 3.748 ; 3.807 ; Rise       ; CLK             ;
;  S[6]     ; CLK        ; 3.729 ; 3.776 ; Rise       ; CLK             ;
;  S[7]     ; CLK        ; 3.324 ; 3.392 ; Rise       ; CLK             ;
;  S[8]     ; CLK        ; 3.718 ; 3.851 ; Rise       ; CLK             ;
;  S[9]     ; CLK        ; 3.659 ; 3.769 ; Rise       ; CLK             ;
;  S[10]    ; CLK        ; 3.582 ; 3.668 ; Rise       ; CLK             ;
;  S[11]    ; CLK        ; 3.927 ; 3.971 ; Rise       ; CLK             ;
;  S[12]    ; CLK        ; 3.874 ; 3.917 ; Rise       ; CLK             ;
;  S[13]    ; CLK        ; 3.874 ; 3.924 ; Rise       ; CLK             ;
;  S[14]    ; CLK        ; 3.955 ; 4.045 ; Rise       ; CLK             ;
;  S[15]    ; CLK        ; 3.683 ; 3.764 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; S[*]      ; CLK        ; 3.209 ; 3.272 ; Rise       ; CLK             ;
;  S[0]     ; CLK        ; 3.589 ; 3.639 ; Rise       ; CLK             ;
;  S[1]     ; CLK        ; 3.404 ; 3.482 ; Rise       ; CLK             ;
;  S[2]     ; CLK        ; 3.209 ; 3.272 ; Rise       ; CLK             ;
;  S[3]     ; CLK        ; 3.360 ; 3.434 ; Rise       ; CLK             ;
;  S[4]     ; CLK        ; 3.651 ; 3.701 ; Rise       ; CLK             ;
;  S[5]     ; CLK        ; 3.621 ; 3.676 ; Rise       ; CLK             ;
;  S[6]     ; CLK        ; 3.603 ; 3.647 ; Rise       ; CLK             ;
;  S[7]     ; CLK        ; 3.211 ; 3.276 ; Rise       ; CLK             ;
;  S[8]     ; CLK        ; 3.590 ; 3.718 ; Rise       ; CLK             ;
;  S[9]     ; CLK        ; 3.534 ; 3.639 ; Rise       ; CLK             ;
;  S[10]    ; CLK        ; 3.459 ; 3.541 ; Rise       ; CLK             ;
;  S[11]    ; CLK        ; 3.792 ; 3.833 ; Rise       ; CLK             ;
;  S[12]    ; CLK        ; 3.741 ; 3.781 ; Rise       ; CLK             ;
;  S[13]    ; CLK        ; 3.741 ; 3.788 ; Rise       ; CLK             ;
;  S[14]    ; CLK        ; 3.814 ; 3.899 ; Rise       ; CLK             ;
;  S[15]    ; CLK        ; 3.556 ; 3.633 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Fast 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.990  ; 0.184 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -3.990  ; 0.184 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -96.613 ; 0.0   ; 0.0      ; 0.0     ; -210.984            ;
;  CLK             ; -96.613 ; 0.000 ; N/A      ; N/A     ; -210.984            ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; CLK        ; 3.491 ; 3.912 ; Rise       ; CLK             ;
;  A[0]     ; CLK        ; 0.141 ; 0.389 ; Rise       ; CLK             ;
;  A[1]     ; CLK        ; 2.762 ; 3.238 ; Rise       ; CLK             ;
;  A[2]     ; CLK        ; 3.165 ; 3.620 ; Rise       ; CLK             ;
;  A[3]     ; CLK        ; 3.421 ; 3.840 ; Rise       ; CLK             ;
;  A[4]     ; CLK        ; 3.420 ; 3.905 ; Rise       ; CLK             ;
;  A[5]     ; CLK        ; 3.405 ; 3.845 ; Rise       ; CLK             ;
;  A[6]     ; CLK        ; 3.491 ; 3.912 ; Rise       ; CLK             ;
;  A[7]     ; CLK        ; 3.183 ; 3.565 ; Rise       ; CLK             ;
; B[*]      ; CLK        ; 4.159 ; 4.574 ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; 3.446 ; 3.849 ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; 4.159 ; 4.574 ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; 3.755 ; 4.189 ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; 3.614 ; 4.075 ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; 2.412 ; 2.827 ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; 3.115 ; 3.612 ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; 3.149 ; 3.557 ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; 3.201 ; 3.640 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; CLK        ; 0.681  ; 0.648  ; Rise       ; CLK             ;
;  A[0]     ; CLK        ; 0.681  ; 0.648  ; Rise       ; CLK             ;
;  A[1]     ; CLK        ; -0.696 ; -1.271 ; Rise       ; CLK             ;
;  A[2]     ; CLK        ; -0.681 ; -1.256 ; Rise       ; CLK             ;
;  A[3]     ; CLK        ; -0.921 ; -1.537 ; Rise       ; CLK             ;
;  A[4]     ; CLK        ; -0.646 ; -1.233 ; Rise       ; CLK             ;
;  A[5]     ; CLK        ; -0.659 ; -1.255 ; Rise       ; CLK             ;
;  A[6]     ; CLK        ; -0.669 ; -1.230 ; Rise       ; CLK             ;
;  A[7]     ; CLK        ; -0.538 ; -1.044 ; Rise       ; CLK             ;
; B[*]      ; CLK        ; -0.547 ; -1.071 ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; -0.599 ; -1.159 ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; -0.847 ; -1.428 ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; -0.692 ; -1.250 ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; -0.641 ; -1.225 ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; -0.552 ; -1.092 ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; -0.706 ; -1.288 ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; -0.547 ; -1.071 ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; -0.630 ; -1.199 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; S[*]      ; CLK        ; 8.297 ; 8.161 ; Rise       ; CLK             ;
;  S[0]     ; CLK        ; 7.695 ; 7.622 ; Rise       ; CLK             ;
;  S[1]     ; CLK        ; 7.343 ; 7.251 ; Rise       ; CLK             ;
;  S[2]     ; CLK        ; 6.991 ; 6.930 ; Rise       ; CLK             ;
;  S[3]     ; CLK        ; 7.305 ; 7.238 ; Rise       ; CLK             ;
;  S[4]     ; CLK        ; 7.772 ; 7.683 ; Rise       ; CLK             ;
;  S[5]     ; CLK        ; 7.730 ; 7.670 ; Rise       ; CLK             ;
;  S[6]     ; CLK        ; 7.689 ; 7.580 ; Rise       ; CLK             ;
;  S[7]     ; CLK        ; 6.992 ; 6.935 ; Rise       ; CLK             ;
;  S[8]     ; CLK        ; 7.699 ; 7.696 ; Rise       ; CLK             ;
;  S[9]     ; CLK        ; 7.658 ; 7.587 ; Rise       ; CLK             ;
;  S[10]    ; CLK        ; 7.528 ; 7.499 ; Rise       ; CLK             ;
;  S[11]    ; CLK        ; 8.147 ; 8.030 ; Rise       ; CLK             ;
;  S[12]    ; CLK        ; 8.063 ; 7.976 ; Rise       ; CLK             ;
;  S[13]    ; CLK        ; 8.070 ; 7.983 ; Rise       ; CLK             ;
;  S[14]    ; CLK        ; 8.297 ; 8.161 ; Rise       ; CLK             ;
;  S[15]    ; CLK        ; 7.754 ; 7.691 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; S[*]      ; CLK        ; 3.209 ; 3.272 ; Rise       ; CLK             ;
;  S[0]     ; CLK        ; 3.589 ; 3.639 ; Rise       ; CLK             ;
;  S[1]     ; CLK        ; 3.404 ; 3.482 ; Rise       ; CLK             ;
;  S[2]     ; CLK        ; 3.209 ; 3.272 ; Rise       ; CLK             ;
;  S[3]     ; CLK        ; 3.360 ; 3.434 ; Rise       ; CLK             ;
;  S[4]     ; CLK        ; 3.651 ; 3.701 ; Rise       ; CLK             ;
;  S[5]     ; CLK        ; 3.621 ; 3.676 ; Rise       ; CLK             ;
;  S[6]     ; CLK        ; 3.603 ; 3.647 ; Rise       ; CLK             ;
;  S[7]     ; CLK        ; 3.211 ; 3.276 ; Rise       ; CLK             ;
;  S[8]     ; CLK        ; 3.590 ; 3.718 ; Rise       ; CLK             ;
;  S[9]     ; CLK        ; 3.534 ; 3.639 ; Rise       ; CLK             ;
;  S[10]    ; CLK        ; 3.459 ; 3.541 ; Rise       ; CLK             ;
;  S[11]    ; CLK        ; 3.792 ; 3.833 ; Rise       ; CLK             ;
;  S[12]    ; CLK        ; 3.741 ; 3.781 ; Rise       ; CLK             ;
;  S[13]    ; CLK        ; 3.741 ; 3.788 ; Rise       ; CLK             ;
;  S[14]    ; CLK        ; 3.814 ; 3.899 ; Rise       ; CLK             ;
;  S[15]    ; CLK        ; 3.556 ; 3.633 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; R             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S[8]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S[9]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S[10]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S[11]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S[12]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S[13]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S[14]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S[15]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; INICIAR        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; R             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.0107 V           ; 0.164 V                              ; 0.03 V                               ; 4.6e-10 s                   ; 4.41e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.0107 V          ; 0.164 V                             ; 0.03 V                              ; 4.6e-10 s                  ; 4.41e-10 s                 ; No                        ; Yes                       ;
; S[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.63e-09 V                   ; 2.38 V              ; -0.0114 V           ; 0.148 V                              ; 0.033 V                              ; 6.68e-10 s                  ; 6.17e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.63e-09 V                  ; 2.38 V             ; -0.0114 V          ; 0.148 V                             ; 0.033 V                             ; 6.68e-10 s                 ; 6.17e-10 s                 ; No                        ; Yes                       ;
; S[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.0107 V           ; 0.164 V                              ; 0.03 V                               ; 4.6e-10 s                   ; 4.41e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.0107 V          ; 0.164 V                             ; 0.03 V                              ; 4.6e-10 s                  ; 4.41e-10 s                 ; No                        ; Yes                       ;
; S[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.0107 V           ; 0.164 V                              ; 0.03 V                               ; 4.6e-10 s                   ; 4.41e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.0107 V          ; 0.164 V                             ; 0.03 V                              ; 4.6e-10 s                  ; 4.41e-10 s                 ; No                        ; Yes                       ;
; S[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.0107 V           ; 0.164 V                              ; 0.03 V                               ; 4.6e-10 s                   ; 4.41e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.0107 V          ; 0.164 V                             ; 0.03 V                              ; 4.6e-10 s                  ; 4.41e-10 s                 ; No                        ; Yes                       ;
; S[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.63e-09 V                   ; 2.38 V              ; -0.0114 V           ; 0.148 V                              ; 0.033 V                              ; 6.68e-10 s                  ; 6.17e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.63e-09 V                  ; 2.38 V             ; -0.0114 V          ; 0.148 V                             ; 0.033 V                             ; 6.68e-10 s                 ; 6.17e-10 s                 ; No                        ; Yes                       ;
; S[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.63e-09 V                   ; 2.38 V              ; -0.0114 V           ; 0.148 V                              ; 0.033 V                              ; 6.68e-10 s                  ; 6.17e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.63e-09 V                  ; 2.38 V             ; -0.0114 V          ; 0.148 V                             ; 0.033 V                             ; 6.68e-10 s                 ; 6.17e-10 s                 ; No                        ; Yes                       ;
; S[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.63e-09 V                   ; 2.38 V              ; -0.0114 V           ; 0.148 V                              ; 0.033 V                              ; 6.68e-10 s                  ; 6.17e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.63e-09 V                  ; 2.38 V             ; -0.0114 V          ; 0.148 V                             ; 0.033 V                             ; 6.68e-10 s                 ; 6.17e-10 s                 ; No                        ; Yes                       ;
; S[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.0107 V           ; 0.164 V                              ; 0.03 V                               ; 4.6e-10 s                   ; 4.41e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.0107 V          ; 0.164 V                             ; 0.03 V                              ; 4.6e-10 s                  ; 4.41e-10 s                 ; No                        ; Yes                       ;
; S[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.0107 V           ; 0.164 V                              ; 0.03 V                               ; 4.6e-10 s                   ; 4.41e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.0107 V          ; 0.164 V                             ; 0.03 V                              ; 4.6e-10 s                  ; 4.41e-10 s                 ; No                        ; Yes                       ;
; S[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.0107 V           ; 0.164 V                              ; 0.03 V                               ; 4.6e-10 s                   ; 4.41e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.0107 V          ; 0.164 V                             ; 0.03 V                              ; 4.6e-10 s                  ; 4.41e-10 s                 ; No                        ; Yes                       ;
; S[10]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.0107 V           ; 0.164 V                              ; 0.03 V                               ; 4.6e-10 s                   ; 4.41e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.0107 V          ; 0.164 V                             ; 0.03 V                              ; 4.6e-10 s                  ; 4.41e-10 s                 ; No                        ; Yes                       ;
; S[11]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.63e-09 V                   ; 2.38 V              ; -0.0114 V           ; 0.148 V                              ; 0.033 V                              ; 6.68e-10 s                  ; 6.17e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.63e-09 V                  ; 2.38 V             ; -0.0114 V          ; 0.148 V                             ; 0.033 V                             ; 6.68e-10 s                 ; 6.17e-10 s                 ; No                        ; Yes                       ;
; S[12]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.63e-09 V                   ; 2.38 V              ; -0.0114 V           ; 0.148 V                              ; 0.033 V                              ; 6.68e-10 s                  ; 6.17e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.63e-09 V                  ; 2.38 V             ; -0.0114 V          ; 0.148 V                             ; 0.033 V                             ; 6.68e-10 s                 ; 6.17e-10 s                 ; No                        ; Yes                       ;
; S[13]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.63e-09 V                   ; 2.38 V              ; -0.0114 V           ; 0.148 V                              ; 0.033 V                              ; 6.68e-10 s                  ; 6.17e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.63e-09 V                  ; 2.38 V             ; -0.0114 V          ; 0.148 V                             ; 0.033 V                             ; 6.68e-10 s                 ; 6.17e-10 s                 ; No                        ; Yes                       ;
; S[14]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.63e-09 V                   ; 2.41 V              ; -0.0158 V           ; 0.216 V                              ; 0.052 V                              ; 2.75e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.63e-09 V                  ; 2.41 V             ; -0.0158 V          ; 0.216 V                             ; 0.052 V                             ; 2.75e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
; S[15]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.0107 V           ; 0.164 V                              ; 0.03 V                               ; 4.6e-10 s                   ; 4.41e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.0107 V          ; 0.164 V                             ; 0.03 V                              ; 4.6e-10 s                  ; 4.41e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.37e-09 V                   ; 2.4 V               ; -0.0401 V           ; 0.094 V                              ; 0.061 V                              ; 2.38e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.37e-09 V                  ; 2.4 V              ; -0.0401 V          ; 0.094 V                             ; 0.061 V                             ; 2.38e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.39 V              ; -0.044 V            ; 0.141 V                              ; 0.088 V                              ; 2.57e-10 s                  ; 2.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.39 V             ; -0.044 V           ; 0.141 V                             ; 0.088 V                             ; 2.57e-10 s                 ; 2.49e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 125c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; R             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.34 V              ; -0.00651 V          ; 0.153 V                              ; 0.025 V                              ; 6.69e-10 s                  ; 6.72e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.34 V             ; -0.00651 V         ; 0.153 V                             ; 0.025 V                             ; 6.69e-10 s                 ; 6.72e-10 s                 ; Yes                       ; Yes                       ;
; S[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.28e-06 V                   ; 2.34 V              ; -0.00436 V          ; 0.096 V                              ; 0.018 V                              ; 9.07e-10 s                  ; 9.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.28e-06 V                  ; 2.34 V             ; -0.00436 V         ; 0.096 V                             ; 0.018 V                             ; 9.07e-10 s                 ; 9.12e-10 s                 ; Yes                       ; Yes                       ;
; S[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.34 V              ; -0.00651 V          ; 0.153 V                              ; 0.025 V                              ; 6.69e-10 s                  ; 6.72e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.34 V             ; -0.00651 V         ; 0.153 V                             ; 0.025 V                             ; 6.69e-10 s                 ; 6.72e-10 s                 ; Yes                       ; Yes                       ;
; S[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.34 V              ; -0.00651 V          ; 0.153 V                              ; 0.025 V                              ; 6.69e-10 s                  ; 6.72e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.34 V             ; -0.00651 V         ; 0.153 V                             ; 0.025 V                             ; 6.69e-10 s                 ; 6.72e-10 s                 ; Yes                       ; Yes                       ;
; S[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.34 V              ; -0.00651 V          ; 0.153 V                              ; 0.025 V                              ; 6.69e-10 s                  ; 6.72e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.34 V             ; -0.00651 V         ; 0.153 V                             ; 0.025 V                             ; 6.69e-10 s                 ; 6.72e-10 s                 ; Yes                       ; Yes                       ;
; S[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.28e-06 V                   ; 2.34 V              ; -0.00436 V          ; 0.096 V                              ; 0.018 V                              ; 9.07e-10 s                  ; 9.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.28e-06 V                  ; 2.34 V             ; -0.00436 V         ; 0.096 V                             ; 0.018 V                             ; 9.07e-10 s                 ; 9.12e-10 s                 ; Yes                       ; Yes                       ;
; S[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.28e-06 V                   ; 2.34 V              ; -0.00436 V          ; 0.096 V                              ; 0.018 V                              ; 9.07e-10 s                  ; 9.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.28e-06 V                  ; 2.34 V             ; -0.00436 V         ; 0.096 V                             ; 0.018 V                             ; 9.07e-10 s                 ; 9.12e-10 s                 ; Yes                       ; Yes                       ;
; S[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.28e-06 V                   ; 2.34 V              ; -0.00436 V          ; 0.096 V                              ; 0.018 V                              ; 9.07e-10 s                  ; 9.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.28e-06 V                  ; 2.34 V             ; -0.00436 V         ; 0.096 V                             ; 0.018 V                             ; 9.07e-10 s                 ; 9.12e-10 s                 ; Yes                       ; Yes                       ;
; S[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.34 V              ; -0.00651 V          ; 0.153 V                              ; 0.025 V                              ; 6.69e-10 s                  ; 6.72e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.34 V             ; -0.00651 V         ; 0.153 V                             ; 0.025 V                             ; 6.69e-10 s                 ; 6.72e-10 s                 ; Yes                       ; Yes                       ;
; S[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.34 V              ; -0.00651 V          ; 0.153 V                              ; 0.025 V                              ; 6.69e-10 s                  ; 6.72e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.34 V             ; -0.00651 V         ; 0.153 V                             ; 0.025 V                             ; 6.69e-10 s                 ; 6.72e-10 s                 ; Yes                       ; Yes                       ;
; S[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.34 V              ; -0.00651 V          ; 0.153 V                              ; 0.025 V                              ; 6.69e-10 s                  ; 6.72e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.34 V             ; -0.00651 V         ; 0.153 V                             ; 0.025 V                             ; 6.69e-10 s                 ; 6.72e-10 s                 ; Yes                       ; Yes                       ;
; S[10]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.34 V              ; -0.00651 V          ; 0.153 V                              ; 0.025 V                              ; 6.69e-10 s                  ; 6.72e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.34 V             ; -0.00651 V         ; 0.153 V                             ; 0.025 V                             ; 6.69e-10 s                 ; 6.72e-10 s                 ; Yes                       ; Yes                       ;
; S[11]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.28e-06 V                   ; 2.34 V              ; -0.00436 V          ; 0.096 V                              ; 0.018 V                              ; 9.07e-10 s                  ; 9.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.28e-06 V                  ; 2.34 V             ; -0.00436 V         ; 0.096 V                             ; 0.018 V                             ; 9.07e-10 s                 ; 9.12e-10 s                 ; Yes                       ; Yes                       ;
; S[12]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.28e-06 V                   ; 2.34 V              ; -0.00436 V          ; 0.096 V                              ; 0.018 V                              ; 9.07e-10 s                  ; 9.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.28e-06 V                  ; 2.34 V             ; -0.00436 V         ; 0.096 V                             ; 0.018 V                             ; 9.07e-10 s                 ; 9.12e-10 s                 ; Yes                       ; Yes                       ;
; S[13]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.28e-06 V                   ; 2.34 V              ; -0.00436 V          ; 0.096 V                              ; 0.018 V                              ; 9.07e-10 s                  ; 9.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.28e-06 V                  ; 2.34 V             ; -0.00436 V         ; 0.096 V                             ; 0.018 V                             ; 9.07e-10 s                 ; 9.12e-10 s                 ; Yes                       ; Yes                       ;
; S[14]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.28e-06 V                   ; 2.35 V              ; -0.0101 V           ; 0.158 V                              ; 0.025 V                              ; 4.69e-10 s                  ; 5.16e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.28e-06 V                  ; 2.35 V             ; -0.0101 V          ; 0.158 V                             ; 0.025 V                             ; 4.69e-10 s                 ; 5.16e-10 s                 ; Yes                       ; Yes                       ;
; S[15]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.34 V              ; -0.00651 V          ; 0.153 V                              ; 0.025 V                              ; 6.69e-10 s                  ; 6.72e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.34 V             ; -0.00651 V         ; 0.153 V                             ; 0.025 V                             ; 6.69e-10 s                 ; 6.72e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.19e-06 V                   ; 2.36 V              ; -0.019 V            ; 0.056 V                              ; 0.054 V                              ; 3.05e-10 s                  ; 4.69e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.19e-06 V                  ; 2.36 V             ; -0.019 V           ; 0.056 V                             ; 0.054 V                             ; 3.05e-10 s                 ; 4.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.92e-06 V                   ; 2.35 V              ; -0.00601 V          ; 0.109 V                              ; 0.017 V                              ; 4.37e-10 s                  ; 3.93e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.92e-06 V                  ; 2.35 V             ; -0.00601 V         ; 0.109 V                             ; 0.017 V                             ; 4.37e-10 s                 ; 3.93e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; R             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.75 V              ; -0.0331 V           ; 0.298 V                              ; 0.053 V                              ; 2.87e-10 s                  ; 3.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.75 V             ; -0.0331 V          ; 0.298 V                             ; 0.053 V                             ; 2.87e-10 s                 ; 3.33e-10 s                 ; No                        ; Yes                       ;
; S[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-09 V                   ; 2.73 V              ; -0.0234 V           ; 0.236 V                              ; 0.047 V                              ; 4.75e-10 s                  ; 4.82e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-09 V                  ; 2.73 V             ; -0.0234 V          ; 0.236 V                             ; 0.047 V                             ; 4.75e-10 s                 ; 4.82e-10 s                 ; No                        ; Yes                       ;
; S[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.75 V              ; -0.0331 V           ; 0.298 V                              ; 0.053 V                              ; 2.87e-10 s                  ; 3.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.75 V             ; -0.0331 V          ; 0.298 V                             ; 0.053 V                             ; 2.87e-10 s                 ; 3.33e-10 s                 ; No                        ; Yes                       ;
; S[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.75 V              ; -0.0331 V           ; 0.298 V                              ; 0.053 V                              ; 2.87e-10 s                  ; 3.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.75 V             ; -0.0331 V          ; 0.298 V                             ; 0.053 V                             ; 2.87e-10 s                 ; 3.33e-10 s                 ; No                        ; Yes                       ;
; S[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.75 V              ; -0.0331 V           ; 0.298 V                              ; 0.053 V                              ; 2.87e-10 s                  ; 3.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.75 V             ; -0.0331 V          ; 0.298 V                             ; 0.053 V                             ; 2.87e-10 s                 ; 3.33e-10 s                 ; No                        ; Yes                       ;
; S[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-09 V                   ; 2.73 V              ; -0.0234 V           ; 0.236 V                              ; 0.047 V                              ; 4.75e-10 s                  ; 4.82e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-09 V                  ; 2.73 V             ; -0.0234 V          ; 0.236 V                             ; 0.047 V                             ; 4.75e-10 s                 ; 4.82e-10 s                 ; No                        ; Yes                       ;
; S[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-09 V                   ; 2.73 V              ; -0.0234 V           ; 0.236 V                              ; 0.047 V                              ; 4.75e-10 s                  ; 4.82e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-09 V                  ; 2.73 V             ; -0.0234 V          ; 0.236 V                             ; 0.047 V                             ; 4.75e-10 s                 ; 4.82e-10 s                 ; No                        ; Yes                       ;
; S[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-09 V                   ; 2.73 V              ; -0.0234 V           ; 0.236 V                              ; 0.047 V                              ; 4.75e-10 s                  ; 4.82e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-09 V                  ; 2.73 V             ; -0.0234 V          ; 0.236 V                             ; 0.047 V                             ; 4.75e-10 s                 ; 4.82e-10 s                 ; No                        ; Yes                       ;
; S[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.75 V              ; -0.0331 V           ; 0.298 V                              ; 0.053 V                              ; 2.87e-10 s                  ; 3.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.75 V             ; -0.0331 V          ; 0.298 V                             ; 0.053 V                             ; 2.87e-10 s                 ; 3.33e-10 s                 ; No                        ; Yes                       ;
; S[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.75 V              ; -0.0331 V           ; 0.298 V                              ; 0.053 V                              ; 2.87e-10 s                  ; 3.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.75 V             ; -0.0331 V          ; 0.298 V                             ; 0.053 V                             ; 2.87e-10 s                 ; 3.33e-10 s                 ; No                        ; Yes                       ;
; S[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.75 V              ; -0.0331 V           ; 0.298 V                              ; 0.053 V                              ; 2.87e-10 s                  ; 3.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.75 V             ; -0.0331 V          ; 0.298 V                             ; 0.053 V                             ; 2.87e-10 s                 ; 3.33e-10 s                 ; No                        ; Yes                       ;
; S[10]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.75 V              ; -0.0331 V           ; 0.298 V                              ; 0.053 V                              ; 2.87e-10 s                  ; 3.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.75 V             ; -0.0331 V          ; 0.298 V                             ; 0.053 V                             ; 2.87e-10 s                 ; 3.33e-10 s                 ; No                        ; Yes                       ;
; S[11]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-09 V                   ; 2.73 V              ; -0.0234 V           ; 0.236 V                              ; 0.047 V                              ; 4.75e-10 s                  ; 4.82e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-09 V                  ; 2.73 V             ; -0.0234 V          ; 0.236 V                             ; 0.047 V                             ; 4.75e-10 s                 ; 4.82e-10 s                 ; No                        ; Yes                       ;
; S[12]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-09 V                   ; 2.73 V              ; -0.0234 V           ; 0.236 V                              ; 0.047 V                              ; 4.75e-10 s                  ; 4.82e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-09 V                  ; 2.73 V             ; -0.0234 V          ; 0.236 V                             ; 0.047 V                             ; 4.75e-10 s                 ; 4.82e-10 s                 ; No                        ; Yes                       ;
; S[13]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-09 V                   ; 2.73 V              ; -0.0234 V           ; 0.236 V                              ; 0.047 V                              ; 4.75e-10 s                  ; 4.82e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-09 V                  ; 2.73 V             ; -0.0234 V          ; 0.236 V                             ; 0.047 V                             ; 4.75e-10 s                 ; 4.82e-10 s                 ; No                        ; Yes                       ;
; S[14]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-09 V                   ; 2.76 V              ; -0.0298 V           ; 0.181 V                              ; 0.076 V                              ; 2.54e-10 s                  ; 2.48e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.78e-09 V                  ; 2.76 V             ; -0.0298 V          ; 0.181 V                             ; 0.076 V                             ; 2.54e-10 s                 ; 2.48e-10 s                 ; Yes                       ; Yes                       ;
; S[15]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.75 V              ; -0.0331 V           ; 0.298 V                              ; 0.053 V                              ; 2.87e-10 s                  ; 3.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.75 V             ; -0.0331 V          ; 0.298 V                             ; 0.053 V                             ; 2.87e-10 s                 ; 3.33e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.63 V                       ; 2.48e-09 V                   ; 2.96 V              ; -0.046 V            ; 0.423 V                              ; 0.125 V                              ; 1e-10 s                     ; 2.25e-10 s                  ; No                         ; Yes                        ; 2.63 V                      ; 2.48e-09 V                  ; 2.96 V             ; -0.046 V           ; 0.423 V                             ; 0.125 V                             ; 1e-10 s                    ; 2.25e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.19e-09 V                   ; 2.77 V              ; -0.0528 V           ; 0.172 V                              ; 0.079 V                              ; 2.52e-10 s                  ; 1.9e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.19e-09 V                  ; 2.77 V             ; -0.0528 V          ; 0.172 V                             ; 0.079 V                             ; 2.52e-10 s                 ; 1.9e-10 s                  ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 1478     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 1478     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 16    ; 16   ;
; Unconstrained Input Port Paths  ; 224   ; 224  ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Nov 23 22:32:21 2022
Info: Command: quartus_sta vedic -c vedic
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'vedic.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 125C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.990
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.990       -96.613 CLK 
Info (332146): Worst-case hold slack is 0.441
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.441         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -210.984 CLK 
Info: Analyzing Slow 1200mV -40C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.468
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.468       -78.266 CLK 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -171.000 CLK 
Info: Analyzing Fast 1200mV -40C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.279
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.279       -23.050 CLK 
Info (332146): Worst-case hold slack is 0.184
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.184         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -119.243 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4609 megabytes
    Info: Processing ended: Wed Nov 23 22:32:25 2022
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


