TimeQuest Timing Analyzer report for Register_v1
Wed Nov 14 23:24:38 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'rt[3]'
 12. Slow Model Setup: 'rs[3]'
 13. Slow Model Hold: 'rt[3]'
 14. Slow Model Hold: 'rs[3]'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'rs[3]'
 17. Slow Model Minimum Pulse Width: 'rt[3]'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'rt[3]'
 28. Fast Model Setup: 'rs[3]'
 29. Fast Model Hold: 'rt[3]'
 30. Fast Model Hold: 'rs[3]'
 31. Fast Model Minimum Pulse Width: 'clk'
 32. Fast Model Minimum Pulse Width: 'rs[3]'
 33. Fast Model Minimum Pulse Width: 'rt[3]'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Multicorner Timing Analysis Summary
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Setup Transfers
 44. Hold Transfers
 45. Report TCCS
 46. Report RSKM
 47. Unconstrained Paths
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Register_v1                                                       ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }   ;
; rs[3]      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rs[3] } ;
; rt[3]      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rt[3] } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


---------------------------
; Slow Model Fmax Summary ;
---------------------------
No paths to report.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; rt[3] ; -4.653 ; -28.558       ;
; rs[3] ; -3.813 ; -25.560       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; rt[3] ; 1.221 ; 0.000         ;
; rs[3] ; 1.406 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.631 ; -79.839               ;
; rs[3] ; -1.631 ; -1.631                ;
; rt[3] ; -1.631 ; -1.631                ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'rt[3]'                                                                                        ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; -4.653 ; r4[4]     ; Register_mux[4]$latch ; clk          ; rt[3]       ; 1.000        ; 0.355      ; 3.394      ;
; -4.301 ; r5[4]     ; Register_mux[4]$latch ; clk          ; rt[3]       ; 1.000        ; 0.355      ; 3.042      ;
; -4.244 ; r6[4]     ; Register_mux[4]$latch ; clk          ; rt[3]       ; 1.000        ; 0.354      ; 2.984      ;
; -4.227 ; r1[4]     ; Register_mux[4]$latch ; clk          ; rt[3]       ; 1.000        ; 0.358      ; 2.971      ;
; -4.105 ; r0[4]     ; Register_mux[4]$latch ; clk          ; rt[3]       ; 1.000        ; 0.358      ; 2.849      ;
; -4.100 ; r4[2]     ; Register_mux[2]$latch ; clk          ; rt[3]       ; 1.000        ; 0.354      ; 2.982      ;
; -4.067 ; r6[2]     ; Register_mux[2]$latch ; clk          ; rt[3]       ; 1.000        ; 0.354      ; 2.949      ;
; -4.037 ; r5[2]     ; Register_mux[2]$latch ; clk          ; rt[3]       ; 1.000        ; 0.354      ; 2.919      ;
; -3.901 ; r0[2]     ; Register_mux[2]$latch ; clk          ; rt[3]       ; 1.000        ; 0.358      ; 2.787      ;
; -3.890 ; r1[2]     ; Register_mux[2]$latch ; clk          ; rt[3]       ; 1.000        ; 0.358      ; 2.776      ;
; -3.884 ; r2[2]     ; Register_mux[2]$latch ; clk          ; rt[3]       ; 1.000        ; 0.358      ; 2.770      ;
; -3.668 ; r4[1]     ; Register_mux[1]$latch ; clk          ; rt[3]       ; 1.000        ; 0.351      ; 3.380      ;
; -3.591 ; r2[4]     ; Register_mux[4]$latch ; clk          ; rt[3]       ; 1.000        ; 0.358      ; 2.335      ;
; -3.531 ; r7[4]     ; Register_mux[4]$latch ; clk          ; rt[3]       ; 1.000        ; 0.354      ; 2.271      ;
; -3.480 ; r4[0]     ; Register_mux[0]$latch ; clk          ; rt[3]       ; 1.000        ; 0.353      ; 3.204      ;
; -3.398 ; r5[0]     ; Register_mux[0]$latch ; clk          ; rt[3]       ; 1.000        ; 0.353      ; 3.122      ;
; -3.309 ; r4[6]     ; Register_mux[6]$latch ; clk          ; rt[3]       ; 1.000        ; 0.351      ; 3.041      ;
; -3.270 ; r7[2]     ; Register_mux[2]$latch ; clk          ; rt[3]       ; 1.000        ; 0.354      ; 2.152      ;
; -3.267 ; r1[1]     ; Register_mux[1]$latch ; clk          ; rt[3]       ; 1.000        ; 0.355      ; 2.983      ;
; -3.264 ; r2[6]     ; Register_mux[6]$latch ; clk          ; rt[3]       ; 1.000        ; 0.354      ; 2.999      ;
; -3.242 ; r6[1]     ; Register_mux[1]$latch ; clk          ; rt[3]       ; 1.000        ; 0.351      ; 2.954      ;
; -3.238 ; r1[6]     ; Register_mux[6]$latch ; clk          ; rt[3]       ; 1.000        ; 0.354      ; 2.973      ;
; -3.234 ; r6[6]     ; Register_mux[6]$latch ; clk          ; rt[3]       ; 1.000        ; 0.350      ; 2.965      ;
; -3.217 ; r5[6]     ; Register_mux[6]$latch ; clk          ; rt[3]       ; 1.000        ; 0.351      ; 2.949      ;
; -3.186 ; r2[3]     ; Register_mux[3]$latch ; clk          ; rt[3]       ; 1.000        ; 0.118      ; 3.156      ;
; -3.145 ; r0[1]     ; Register_mux[1]$latch ; clk          ; rt[3]       ; 1.000        ; 0.355      ; 2.861      ;
; -3.108 ; r0[6]     ; Register_mux[6]$latch ; clk          ; rt[3]       ; 1.000        ; 0.354      ; 2.843      ;
; -3.085 ; r0[5]     ; Register_mux[5]$latch ; clk          ; rt[3]       ; 1.000        ; 0.107      ; 3.048      ;
; -3.084 ; r3[2]     ; Register_mux[2]$latch ; clk          ; rt[3]       ; 1.000        ; 0.358      ; 1.970      ;
; -3.077 ; r4[7]     ; Register_mux[7]$latch ; clk          ; rt[3]       ; 1.000        ; 0.152      ; 3.081      ;
; -3.059 ; r6[0]     ; Register_mux[0]$latch ; clk          ; rt[3]       ; 1.000        ; 0.353      ; 2.783      ;
; -3.058 ; r0[3]     ; Register_mux[3]$latch ; clk          ; rt[3]       ; 1.000        ; 0.118      ; 3.028      ;
; -3.057 ; r2[1]     ; Register_mux[1]$latch ; clk          ; rt[3]       ; 1.000        ; 0.355      ; 2.773      ;
; -2.972 ; r1[3]     ; Register_mux[3]$latch ; clk          ; rt[3]       ; 1.000        ; 0.118      ; 2.942      ;
; -2.937 ; r4[3]     ; Register_mux[3]$latch ; clk          ; rt[3]       ; 1.000        ; 0.114      ; 2.903      ;
; -2.915 ; r0[7]     ; Register_mux[7]$latch ; clk          ; rt[3]       ; 1.000        ; 0.155      ; 2.922      ;
; -2.907 ; r2[0]     ; Register_mux[0]$latch ; clk          ; rt[3]       ; 1.000        ; 0.357      ; 2.635      ;
; -2.872 ; r5[7]     ; Register_mux[7]$latch ; clk          ; rt[3]       ; 1.000        ; 0.152      ; 2.876      ;
; -2.865 ; r5[1]     ; Register_mux[1]$latch ; clk          ; rt[3]       ; 1.000        ; 0.351      ; 2.577      ;
; -2.835 ; r3[4]     ; Register_mux[4]$latch ; clk          ; rt[3]       ; 1.000        ; 0.358      ; 1.579      ;
; -2.811 ; r4[5]     ; Register_mux[5]$latch ; clk          ; rt[3]       ; 1.000        ; 0.108      ; 2.775      ;
; -2.811 ; r2[7]     ; Register_mux[7]$latch ; clk          ; rt[3]       ; 1.000        ; 0.155      ; 2.818      ;
; -2.793 ; r1[5]     ; Register_mux[5]$latch ; clk          ; rt[3]       ; 1.000        ; 0.107      ; 2.756      ;
; -2.732 ; r1[7]     ; Register_mux[7]$latch ; clk          ; rt[3]       ; 1.000        ; 0.155      ; 2.739      ;
; -2.721 ; r0[0]     ; Register_mux[0]$latch ; clk          ; rt[3]       ; 1.000        ; 0.357      ; 2.449      ;
; -2.662 ; r1[0]     ; Register_mux[0]$latch ; clk          ; rt[3]       ; 1.000        ; 0.357      ; 2.390      ;
; -2.623 ; r6[7]     ; Register_mux[7]$latch ; clk          ; rt[3]       ; 1.000        ; 0.151      ; 2.626      ;
; -2.601 ; r5[3]     ; Register_mux[3]$latch ; clk          ; rt[3]       ; 1.000        ; 0.114      ; 2.567      ;
; -2.592 ; r7[0]     ; Register_mux[0]$latch ; clk          ; rt[3]       ; 1.000        ; 0.353      ; 2.316      ;
; -2.565 ; r6[3]     ; Register_mux[3]$latch ; clk          ; rt[3]       ; 1.000        ; 0.115      ; 2.532      ;
; -2.557 ; r2[5]     ; Register_mux[5]$latch ; clk          ; rt[3]       ; 1.000        ; 0.107      ; 2.520      ;
; -2.432 ; r7[1]     ; Register_mux[1]$latch ; clk          ; rt[3]       ; 1.000        ; 0.351      ; 2.144      ;
; -2.430 ; r7[6]     ; Register_mux[6]$latch ; clk          ; rt[3]       ; 1.000        ; 0.350      ; 2.161      ;
; -2.424 ; r6[5]     ; Register_mux[5]$latch ; clk          ; rt[3]       ; 1.000        ; 0.108      ; 2.388      ;
; -2.338 ; r7[5]     ; Register_mux[5]$latch ; clk          ; rt[3]       ; 1.000        ; 0.108      ; 2.302      ;
; -2.335 ; r5[5]     ; Register_mux[5]$latch ; clk          ; rt[3]       ; 1.000        ; 0.108      ; 2.299      ;
; -2.298 ; r7[3]     ; Register_mux[3]$latch ; clk          ; rt[3]       ; 1.000        ; 0.115      ; 2.265      ;
; -2.235 ; r3[6]     ; Register_mux[6]$latch ; clk          ; rt[3]       ; 1.000        ; 0.354      ; 1.970      ;
; -2.166 ; r3[3]     ; Register_mux[3]$latch ; clk          ; rt[3]       ; 1.000        ; 0.118      ; 2.136      ;
; -2.147 ; r7[7]     ; Register_mux[7]$latch ; clk          ; rt[3]       ; 1.000        ; 0.151      ; 2.150      ;
; -2.010 ; r3[1]     ; Register_mux[1]$latch ; clk          ; rt[3]       ; 1.000        ; 0.355      ; 1.726      ;
; -1.852 ; r3[0]     ; Register_mux[0]$latch ; clk          ; rt[3]       ; 1.000        ; 0.357      ; 1.580      ;
; -1.794 ; r3[5]     ; Register_mux[5]$latch ; clk          ; rt[3]       ; 1.000        ; 0.107      ; 1.757      ;
; -1.725 ; r3[7]     ; Register_mux[7]$latch ; clk          ; rt[3]       ; 1.000        ; 0.155      ; 1.732      ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'rs[3]'                                                                                        ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; -3.813 ; r4[2]     ; Register_alu[2]$latch ; clk          ; rs[3]       ; 1.000        ; 0.320      ; 3.241      ;
; -3.456 ; r1[2]     ; Register_alu[2]$latch ; clk          ; rs[3]       ; 1.000        ; 0.324      ; 2.888      ;
; -3.449 ; r6[2]     ; Register_alu[2]$latch ; clk          ; rs[3]       ; 1.000        ; 0.320      ; 2.877      ;
; -3.339 ; r6[6]     ; Register_alu[6]$latch ; clk          ; rs[3]       ; 1.000        ; 0.143      ; 3.292      ;
; -3.236 ; r1[4]     ; Register_alu[4]$latch ; clk          ; rs[3]       ; 1.000        ; 0.148      ; 3.194      ;
; -3.189 ; r4[6]     ; Register_alu[6]$latch ; clk          ; rs[3]       ; 1.000        ; 0.144      ; 3.143      ;
; -3.182 ; r3[2]     ; Register_alu[2]$latch ; clk          ; rs[3]       ; 1.000        ; 0.324      ; 2.614      ;
; -3.104 ; r3[4]     ; Register_alu[4]$latch ; clk          ; rs[3]       ; 1.000        ; 0.148      ; 3.062      ;
; -3.089 ; r1[3]     ; Register_alu[3]$latch ; clk          ; rs[3]       ; 1.000        ; 0.326      ; 3.026      ;
; -3.066 ; r1[6]     ; Register_alu[6]$latch ; clk          ; rs[3]       ; 1.000        ; 0.147      ; 3.023      ;
; -3.062 ; r7[2]     ; Register_alu[2]$latch ; clk          ; rs[3]       ; 1.000        ; 0.320      ; 2.490      ;
; -3.044 ; r1[7]     ; Register_alu[7]$latch ; clk          ; rs[3]       ; 1.000        ; 0.145      ; 3.040      ;
; -3.036 ; r0[2]     ; Register_alu[2]$latch ; clk          ; rs[3]       ; 1.000        ; 0.324      ; 2.468      ;
; -3.022 ; r1[5]     ; Register_alu[5]$latch ; clk          ; rs[3]       ; 1.000        ; 0.102      ; 2.929      ;
; -3.011 ; r1[0]     ; Register_alu[0]$latch ; clk          ; rs[3]       ; 1.000        ; 0.386      ; 3.027      ;
; -3.011 ; r3[3]     ; Register_alu[3]$latch ; clk          ; rs[3]       ; 1.000        ; 0.326      ; 2.948      ;
; -3.006 ; r1[1]     ; Register_alu[1]$latch ; clk          ; rs[3]       ; 1.000        ; 0.386      ; 3.022      ;
; -2.968 ; r6[7]     ; Register_alu[7]$latch ; clk          ; rs[3]       ; 1.000        ; 0.141      ; 2.960      ;
; -2.953 ; r3[6]     ; Register_alu[6]$latch ; clk          ; rs[3]       ; 1.000        ; 0.147      ; 2.910      ;
; -2.951 ; r6[3]     ; Register_alu[3]$latch ; clk          ; rs[3]       ; 1.000        ; 0.323      ; 2.885      ;
; -2.935 ; r6[4]     ; Register_alu[4]$latch ; clk          ; rs[3]       ; 1.000        ; 0.144      ; 2.889      ;
; -2.923 ; r3[0]     ; Register_alu[0]$latch ; clk          ; rs[3]       ; 1.000        ; 0.386      ; 2.939      ;
; -2.907 ; r3[7]     ; Register_alu[7]$latch ; clk          ; rs[3]       ; 1.000        ; 0.145      ; 2.903      ;
; -2.866 ; r7[3]     ; Register_alu[3]$latch ; clk          ; rs[3]       ; 1.000        ; 0.323      ; 2.800      ;
; -2.850 ; r4[5]     ; Register_alu[5]$latch ; clk          ; rs[3]       ; 1.000        ; 0.103      ; 2.758      ;
; -2.837 ; r4[3]     ; Register_alu[3]$latch ; clk          ; rs[3]       ; 1.000        ; 0.322      ; 2.770      ;
; -2.827 ; r3[1]     ; Register_alu[1]$latch ; clk          ; rs[3]       ; 1.000        ; 0.386      ; 2.843      ;
; -2.815 ; r0[4]     ; Register_alu[4]$latch ; clk          ; rs[3]       ; 1.000        ; 0.148      ; 2.773      ;
; -2.805 ; r4[4]     ; Register_alu[4]$latch ; clk          ; rs[3]       ; 1.000        ; 0.145      ; 2.760      ;
; -2.774 ; r4[7]     ; Register_alu[7]$latch ; clk          ; rs[3]       ; 1.000        ; 0.142      ; 2.767      ;
; -2.756 ; r4[0]     ; Register_alu[0]$latch ; clk          ; rs[3]       ; 1.000        ; 0.382      ; 2.768      ;
; -2.754 ; r7[7]     ; Register_alu[7]$latch ; clk          ; rs[3]       ; 1.000        ; 0.141      ; 2.746      ;
; -2.735 ; r7[0]     ; Register_alu[0]$latch ; clk          ; rs[3]       ; 1.000        ; 0.382      ; 2.747      ;
; -2.722 ; r5[2]     ; Register_alu[2]$latch ; clk          ; rs[3]       ; 1.000        ; 0.320      ; 2.150      ;
; -2.680 ; r7[6]     ; Register_alu[6]$latch ; clk          ; rs[3]       ; 1.000        ; 0.143      ; 2.633      ;
; -2.677 ; r0[3]     ; Register_alu[3]$latch ; clk          ; rs[3]       ; 1.000        ; 0.326      ; 2.614      ;
; -2.662 ; r0[6]     ; Register_alu[6]$latch ; clk          ; rs[3]       ; 1.000        ; 0.147      ; 2.619      ;
; -2.623 ; r0[7]     ; Register_alu[7]$latch ; clk          ; rs[3]       ; 1.000        ; 0.145      ; 2.619      ;
; -2.617 ; r0[5]     ; Register_alu[5]$latch ; clk          ; rs[3]       ; 1.000        ; 0.102      ; 2.524      ;
; -2.600 ; r6[1]     ; Register_alu[1]$latch ; clk          ; rs[3]       ; 1.000        ; 0.382      ; 2.612      ;
; -2.596 ; r0[1]     ; Register_alu[1]$latch ; clk          ; rs[3]       ; 1.000        ; 0.386      ; 2.612      ;
; -2.592 ; r0[0]     ; Register_alu[0]$latch ; clk          ; rs[3]       ; 1.000        ; 0.386      ; 2.608      ;
; -2.587 ; r6[0]     ; Register_alu[0]$latch ; clk          ; rs[3]       ; 1.000        ; 0.382      ; 2.599      ;
; -2.528 ; r7[1]     ; Register_alu[1]$latch ; clk          ; rs[3]       ; 1.000        ; 0.382      ; 2.540      ;
; -2.528 ; r4[1]     ; Register_alu[1]$latch ; clk          ; rs[3]       ; 1.000        ; 0.382      ; 2.540      ;
; -2.504 ; r5[1]     ; Register_alu[1]$latch ; clk          ; rs[3]       ; 1.000        ; 0.382      ; 2.516      ;
; -2.470 ; r2[5]     ; Register_alu[5]$latch ; clk          ; rs[3]       ; 1.000        ; 0.102      ; 2.377      ;
; -2.467 ; r6[5]     ; Register_alu[5]$latch ; clk          ; rs[3]       ; 1.000        ; 0.103      ; 2.375      ;
; -2.428 ; r3[5]     ; Register_alu[5]$latch ; clk          ; rs[3]       ; 1.000        ; 0.102      ; 2.335      ;
; -2.397 ; r5[4]     ; Register_alu[4]$latch ; clk          ; rs[3]       ; 1.000        ; 0.145      ; 2.352      ;
; -2.393 ; r5[5]     ; Register_alu[5]$latch ; clk          ; rs[3]       ; 1.000        ; 0.103      ; 2.301      ;
; -2.393 ; r7[5]     ; Register_alu[5]$latch ; clk          ; rs[3]       ; 1.000        ; 0.103      ; 2.301      ;
; -2.385 ; r2[2]     ; Register_alu[2]$latch ; clk          ; rs[3]       ; 1.000        ; 0.324      ; 1.817      ;
; -2.348 ; r2[4]     ; Register_alu[4]$latch ; clk          ; rs[3]       ; 1.000        ; 0.148      ; 2.306      ;
; -2.313 ; r7[4]     ; Register_alu[4]$latch ; clk          ; rs[3]       ; 1.000        ; 0.144      ; 2.267      ;
; -2.308 ; r5[0]     ; Register_alu[0]$latch ; clk          ; rs[3]       ; 1.000        ; 0.382      ; 2.320      ;
; -2.211 ; r2[3]     ; Register_alu[3]$latch ; clk          ; rs[3]       ; 1.000        ; 0.326      ; 2.148      ;
; -2.194 ; r2[6]     ; Register_alu[6]$latch ; clk          ; rs[3]       ; 1.000        ; 0.147      ; 2.151      ;
; -2.155 ; r2[7]     ; Register_alu[7]$latch ; clk          ; rs[3]       ; 1.000        ; 0.145      ; 2.151      ;
; -2.129 ; r2[1]     ; Register_alu[1]$latch ; clk          ; rs[3]       ; 1.000        ; 0.386      ; 2.145      ;
; -2.122 ; r2[0]     ; Register_alu[0]$latch ; clk          ; rs[3]       ; 1.000        ; 0.386      ; 2.138      ;
; -1.974 ; r5[6]     ; Register_alu[6]$latch ; clk          ; rs[3]       ; 1.000        ; 0.144      ; 1.928      ;
; -1.795 ; r5[3]     ; Register_alu[3]$latch ; clk          ; rs[3]       ; 1.000        ; 0.322      ; 1.728      ;
; -1.727 ; r5[7]     ; Register_alu[7]$latch ; clk          ; rs[3]       ; 1.000        ; 0.142      ; 1.720      ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'rt[3]'                                                                                        ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; 1.221 ; r3[4]     ; Register_mux[4]$latch ; clk          ; rt[3]       ; 0.000        ; 0.358      ; 1.579      ;
; 1.223 ; r3[0]     ; Register_mux[0]$latch ; clk          ; rt[3]       ; 0.000        ; 0.357      ; 1.580      ;
; 1.371 ; r3[1]     ; Register_mux[1]$latch ; clk          ; rt[3]       ; 0.000        ; 0.355      ; 1.726      ;
; 1.577 ; r3[7]     ; Register_mux[7]$latch ; clk          ; rt[3]       ; 0.000        ; 0.155      ; 1.732      ;
; 1.612 ; r3[2]     ; Register_mux[2]$latch ; clk          ; rt[3]       ; 0.000        ; 0.358      ; 1.970      ;
; 1.616 ; r3[6]     ; Register_mux[6]$latch ; clk          ; rt[3]       ; 0.000        ; 0.354      ; 1.970      ;
; 1.650 ; r3[5]     ; Register_mux[5]$latch ; clk          ; rt[3]       ; 0.000        ; 0.107      ; 1.757      ;
; 1.793 ; r7[1]     ; Register_mux[1]$latch ; clk          ; rt[3]       ; 0.000        ; 0.351      ; 2.144      ;
; 1.798 ; r7[2]     ; Register_mux[2]$latch ; clk          ; rt[3]       ; 0.000        ; 0.354      ; 2.152      ;
; 1.811 ; r7[6]     ; Register_mux[6]$latch ; clk          ; rt[3]       ; 0.000        ; 0.350      ; 2.161      ;
; 1.917 ; r7[4]     ; Register_mux[4]$latch ; clk          ; rt[3]       ; 0.000        ; 0.354      ; 2.271      ;
; 1.963 ; r7[0]     ; Register_mux[0]$latch ; clk          ; rt[3]       ; 0.000        ; 0.353      ; 2.316      ;
; 1.977 ; r2[4]     ; Register_mux[4]$latch ; clk          ; rt[3]       ; 0.000        ; 0.358      ; 2.335      ;
; 1.999 ; r7[7]     ; Register_mux[7]$latch ; clk          ; rt[3]       ; 0.000        ; 0.151      ; 2.150      ;
; 2.018 ; r3[3]     ; Register_mux[3]$latch ; clk          ; rt[3]       ; 0.000        ; 0.118      ; 2.136      ;
; 2.033 ; r1[0]     ; Register_mux[0]$latch ; clk          ; rt[3]       ; 0.000        ; 0.357      ; 2.390      ;
; 2.092 ; r0[0]     ; Register_mux[0]$latch ; clk          ; rt[3]       ; 0.000        ; 0.357      ; 2.449      ;
; 2.150 ; r7[3]     ; Register_mux[3]$latch ; clk          ; rt[3]       ; 0.000        ; 0.115      ; 2.265      ;
; 2.191 ; r5[5]     ; Register_mux[5]$latch ; clk          ; rt[3]       ; 0.000        ; 0.108      ; 2.299      ;
; 2.194 ; r7[5]     ; Register_mux[5]$latch ; clk          ; rt[3]       ; 0.000        ; 0.108      ; 2.302      ;
; 2.226 ; r5[1]     ; Register_mux[1]$latch ; clk          ; rt[3]       ; 0.000        ; 0.351      ; 2.577      ;
; 2.278 ; r2[0]     ; Register_mux[0]$latch ; clk          ; rt[3]       ; 0.000        ; 0.357      ; 2.635      ;
; 2.280 ; r6[5]     ; Register_mux[5]$latch ; clk          ; rt[3]       ; 0.000        ; 0.108      ; 2.388      ;
; 2.412 ; r2[2]     ; Register_mux[2]$latch ; clk          ; rt[3]       ; 0.000        ; 0.358      ; 2.770      ;
; 2.413 ; r2[5]     ; Register_mux[5]$latch ; clk          ; rt[3]       ; 0.000        ; 0.107      ; 2.520      ;
; 2.417 ; r6[3]     ; Register_mux[3]$latch ; clk          ; rt[3]       ; 0.000        ; 0.115      ; 2.532      ;
; 2.418 ; r2[1]     ; Register_mux[1]$latch ; clk          ; rt[3]       ; 0.000        ; 0.355      ; 2.773      ;
; 2.418 ; r1[2]     ; Register_mux[2]$latch ; clk          ; rt[3]       ; 0.000        ; 0.358      ; 2.776      ;
; 2.429 ; r0[2]     ; Register_mux[2]$latch ; clk          ; rt[3]       ; 0.000        ; 0.358      ; 2.787      ;
; 2.430 ; r6[0]     ; Register_mux[0]$latch ; clk          ; rt[3]       ; 0.000        ; 0.353      ; 2.783      ;
; 2.453 ; r5[3]     ; Register_mux[3]$latch ; clk          ; rt[3]       ; 0.000        ; 0.114      ; 2.567      ;
; 2.475 ; r6[7]     ; Register_mux[7]$latch ; clk          ; rt[3]       ; 0.000        ; 0.151      ; 2.626      ;
; 2.489 ; r0[6]     ; Register_mux[6]$latch ; clk          ; rt[3]       ; 0.000        ; 0.354      ; 2.843      ;
; 2.491 ; r0[4]     ; Register_mux[4]$latch ; clk          ; rt[3]       ; 0.000        ; 0.358      ; 2.849      ;
; 2.506 ; r0[1]     ; Register_mux[1]$latch ; clk          ; rt[3]       ; 0.000        ; 0.355      ; 2.861      ;
; 2.565 ; r5[2]     ; Register_mux[2]$latch ; clk          ; rt[3]       ; 0.000        ; 0.354      ; 2.919      ;
; 2.584 ; r1[7]     ; Register_mux[7]$latch ; clk          ; rt[3]       ; 0.000        ; 0.155      ; 2.739      ;
; 2.595 ; r6[2]     ; Register_mux[2]$latch ; clk          ; rt[3]       ; 0.000        ; 0.354      ; 2.949      ;
; 2.598 ; r5[6]     ; Register_mux[6]$latch ; clk          ; rt[3]       ; 0.000        ; 0.351      ; 2.949      ;
; 2.603 ; r6[1]     ; Register_mux[1]$latch ; clk          ; rt[3]       ; 0.000        ; 0.351      ; 2.954      ;
; 2.613 ; r1[4]     ; Register_mux[4]$latch ; clk          ; rt[3]       ; 0.000        ; 0.358      ; 2.971      ;
; 2.615 ; r6[6]     ; Register_mux[6]$latch ; clk          ; rt[3]       ; 0.000        ; 0.350      ; 2.965      ;
; 2.619 ; r1[6]     ; Register_mux[6]$latch ; clk          ; rt[3]       ; 0.000        ; 0.354      ; 2.973      ;
; 2.628 ; r1[1]     ; Register_mux[1]$latch ; clk          ; rt[3]       ; 0.000        ; 0.355      ; 2.983      ;
; 2.628 ; r4[2]     ; Register_mux[2]$latch ; clk          ; rt[3]       ; 0.000        ; 0.354      ; 2.982      ;
; 2.630 ; r6[4]     ; Register_mux[4]$latch ; clk          ; rt[3]       ; 0.000        ; 0.354      ; 2.984      ;
; 2.645 ; r2[6]     ; Register_mux[6]$latch ; clk          ; rt[3]       ; 0.000        ; 0.354      ; 2.999      ;
; 2.649 ; r1[5]     ; Register_mux[5]$latch ; clk          ; rt[3]       ; 0.000        ; 0.107      ; 2.756      ;
; 2.663 ; r2[7]     ; Register_mux[7]$latch ; clk          ; rt[3]       ; 0.000        ; 0.155      ; 2.818      ;
; 2.667 ; r4[5]     ; Register_mux[5]$latch ; clk          ; rt[3]       ; 0.000        ; 0.108      ; 2.775      ;
; 2.687 ; r5[4]     ; Register_mux[4]$latch ; clk          ; rt[3]       ; 0.000        ; 0.355      ; 3.042      ;
; 2.690 ; r4[6]     ; Register_mux[6]$latch ; clk          ; rt[3]       ; 0.000        ; 0.351      ; 3.041      ;
; 2.724 ; r5[7]     ; Register_mux[7]$latch ; clk          ; rt[3]       ; 0.000        ; 0.152      ; 2.876      ;
; 2.767 ; r0[7]     ; Register_mux[7]$latch ; clk          ; rt[3]       ; 0.000        ; 0.155      ; 2.922      ;
; 2.769 ; r5[0]     ; Register_mux[0]$latch ; clk          ; rt[3]       ; 0.000        ; 0.353      ; 3.122      ;
; 2.789 ; r4[3]     ; Register_mux[3]$latch ; clk          ; rt[3]       ; 0.000        ; 0.114      ; 2.903      ;
; 2.824 ; r1[3]     ; Register_mux[3]$latch ; clk          ; rt[3]       ; 0.000        ; 0.118      ; 2.942      ;
; 2.851 ; r4[0]     ; Register_mux[0]$latch ; clk          ; rt[3]       ; 0.000        ; 0.353      ; 3.204      ;
; 2.910 ; r0[3]     ; Register_mux[3]$latch ; clk          ; rt[3]       ; 0.000        ; 0.118      ; 3.028      ;
; 2.929 ; r4[7]     ; Register_mux[7]$latch ; clk          ; rt[3]       ; 0.000        ; 0.152      ; 3.081      ;
; 2.941 ; r0[5]     ; Register_mux[5]$latch ; clk          ; rt[3]       ; 0.000        ; 0.107      ; 3.048      ;
; 3.029 ; r4[1]     ; Register_mux[1]$latch ; clk          ; rt[3]       ; 0.000        ; 0.351      ; 3.380      ;
; 3.038 ; r2[3]     ; Register_mux[3]$latch ; clk          ; rt[3]       ; 0.000        ; 0.118      ; 3.156      ;
; 3.039 ; r4[4]     ; Register_mux[4]$latch ; clk          ; rt[3]       ; 0.000        ; 0.355      ; 3.394      ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'rs[3]'                                                                                        ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; 1.406 ; r5[3]     ; Register_alu[3]$latch ; clk          ; rs[3]       ; 0.000        ; 0.322      ; 1.728      ;
; 1.493 ; r2[2]     ; Register_alu[2]$latch ; clk          ; rs[3]       ; 0.000        ; 0.324      ; 1.817      ;
; 1.578 ; r5[7]     ; Register_alu[7]$latch ; clk          ; rs[3]       ; 0.000        ; 0.142      ; 1.720      ;
; 1.752 ; r2[0]     ; Register_alu[0]$latch ; clk          ; rs[3]       ; 0.000        ; 0.386      ; 2.138      ;
; 1.759 ; r2[1]     ; Register_alu[1]$latch ; clk          ; rs[3]       ; 0.000        ; 0.386      ; 2.145      ;
; 1.784 ; r5[6]     ; Register_alu[6]$latch ; clk          ; rs[3]       ; 0.000        ; 0.144      ; 1.928      ;
; 1.822 ; r2[3]     ; Register_alu[3]$latch ; clk          ; rs[3]       ; 0.000        ; 0.326      ; 2.148      ;
; 1.830 ; r5[2]     ; Register_alu[2]$latch ; clk          ; rs[3]       ; 0.000        ; 0.320      ; 2.150      ;
; 1.938 ; r5[0]     ; Register_alu[0]$latch ; clk          ; rs[3]       ; 0.000        ; 0.382      ; 2.320      ;
; 2.004 ; r2[6]     ; Register_alu[6]$latch ; clk          ; rs[3]       ; 0.000        ; 0.147      ; 2.151      ;
; 2.006 ; r2[7]     ; Register_alu[7]$latch ; clk          ; rs[3]       ; 0.000        ; 0.145      ; 2.151      ;
; 2.123 ; r7[4]     ; Register_alu[4]$latch ; clk          ; rs[3]       ; 0.000        ; 0.144      ; 2.267      ;
; 2.134 ; r5[1]     ; Register_alu[1]$latch ; clk          ; rs[3]       ; 0.000        ; 0.382      ; 2.516      ;
; 2.144 ; r0[2]     ; Register_alu[2]$latch ; clk          ; rs[3]       ; 0.000        ; 0.324      ; 2.468      ;
; 2.158 ; r2[4]     ; Register_alu[4]$latch ; clk          ; rs[3]       ; 0.000        ; 0.148      ; 2.306      ;
; 2.158 ; r7[1]     ; Register_alu[1]$latch ; clk          ; rs[3]       ; 0.000        ; 0.382      ; 2.540      ;
; 2.158 ; r4[1]     ; Register_alu[1]$latch ; clk          ; rs[3]       ; 0.000        ; 0.382      ; 2.540      ;
; 2.170 ; r7[2]     ; Register_alu[2]$latch ; clk          ; rs[3]       ; 0.000        ; 0.320      ; 2.490      ;
; 2.198 ; r5[5]     ; Register_alu[5]$latch ; clk          ; rs[3]       ; 0.000        ; 0.103      ; 2.301      ;
; 2.198 ; r7[5]     ; Register_alu[5]$latch ; clk          ; rs[3]       ; 0.000        ; 0.103      ; 2.301      ;
; 2.207 ; r5[4]     ; Register_alu[4]$latch ; clk          ; rs[3]       ; 0.000        ; 0.145      ; 2.352      ;
; 2.217 ; r6[0]     ; Register_alu[0]$latch ; clk          ; rs[3]       ; 0.000        ; 0.382      ; 2.599      ;
; 2.222 ; r0[0]     ; Register_alu[0]$latch ; clk          ; rs[3]       ; 0.000        ; 0.386      ; 2.608      ;
; 2.226 ; r0[1]     ; Register_alu[1]$latch ; clk          ; rs[3]       ; 0.000        ; 0.386      ; 2.612      ;
; 2.230 ; r6[1]     ; Register_alu[1]$latch ; clk          ; rs[3]       ; 0.000        ; 0.382      ; 2.612      ;
; 2.233 ; r3[5]     ; Register_alu[5]$latch ; clk          ; rs[3]       ; 0.000        ; 0.102      ; 2.335      ;
; 2.272 ; r6[5]     ; Register_alu[5]$latch ; clk          ; rs[3]       ; 0.000        ; 0.103      ; 2.375      ;
; 2.275 ; r2[5]     ; Register_alu[5]$latch ; clk          ; rs[3]       ; 0.000        ; 0.102      ; 2.377      ;
; 2.288 ; r0[3]     ; Register_alu[3]$latch ; clk          ; rs[3]       ; 0.000        ; 0.326      ; 2.614      ;
; 2.290 ; r3[2]     ; Register_alu[2]$latch ; clk          ; rs[3]       ; 0.000        ; 0.324      ; 2.614      ;
; 2.365 ; r7[0]     ; Register_alu[0]$latch ; clk          ; rs[3]       ; 0.000        ; 0.382      ; 2.747      ;
; 2.386 ; r4[0]     ; Register_alu[0]$latch ; clk          ; rs[3]       ; 0.000        ; 0.382      ; 2.768      ;
; 2.422 ; r0[5]     ; Register_alu[5]$latch ; clk          ; rs[3]       ; 0.000        ; 0.102      ; 2.524      ;
; 2.448 ; r4[3]     ; Register_alu[3]$latch ; clk          ; rs[3]       ; 0.000        ; 0.322      ; 2.770      ;
; 2.457 ; r3[1]     ; Register_alu[1]$latch ; clk          ; rs[3]       ; 0.000        ; 0.386      ; 2.843      ;
; 2.472 ; r0[6]     ; Register_alu[6]$latch ; clk          ; rs[3]       ; 0.000        ; 0.147      ; 2.619      ;
; 2.474 ; r0[7]     ; Register_alu[7]$latch ; clk          ; rs[3]       ; 0.000        ; 0.145      ; 2.619      ;
; 2.477 ; r7[3]     ; Register_alu[3]$latch ; clk          ; rs[3]       ; 0.000        ; 0.323      ; 2.800      ;
; 2.490 ; r7[6]     ; Register_alu[6]$latch ; clk          ; rs[3]       ; 0.000        ; 0.143      ; 2.633      ;
; 2.553 ; r3[0]     ; Register_alu[0]$latch ; clk          ; rs[3]       ; 0.000        ; 0.386      ; 2.939      ;
; 2.557 ; r6[2]     ; Register_alu[2]$latch ; clk          ; rs[3]       ; 0.000        ; 0.320      ; 2.877      ;
; 2.562 ; r6[3]     ; Register_alu[3]$latch ; clk          ; rs[3]       ; 0.000        ; 0.323      ; 2.885      ;
; 2.564 ; r1[2]     ; Register_alu[2]$latch ; clk          ; rs[3]       ; 0.000        ; 0.324      ; 2.888      ;
; 2.605 ; r7[7]     ; Register_alu[7]$latch ; clk          ; rs[3]       ; 0.000        ; 0.141      ; 2.746      ;
; 2.615 ; r4[4]     ; Register_alu[4]$latch ; clk          ; rs[3]       ; 0.000        ; 0.145      ; 2.760      ;
; 2.622 ; r3[3]     ; Register_alu[3]$latch ; clk          ; rs[3]       ; 0.000        ; 0.326      ; 2.948      ;
; 2.625 ; r4[7]     ; Register_alu[7]$latch ; clk          ; rs[3]       ; 0.000        ; 0.142      ; 2.767      ;
; 2.625 ; r0[4]     ; Register_alu[4]$latch ; clk          ; rs[3]       ; 0.000        ; 0.148      ; 2.773      ;
; 2.636 ; r1[1]     ; Register_alu[1]$latch ; clk          ; rs[3]       ; 0.000        ; 0.386      ; 3.022      ;
; 2.641 ; r1[0]     ; Register_alu[0]$latch ; clk          ; rs[3]       ; 0.000        ; 0.386      ; 3.027      ;
; 2.655 ; r4[5]     ; Register_alu[5]$latch ; clk          ; rs[3]       ; 0.000        ; 0.103      ; 2.758      ;
; 2.700 ; r1[3]     ; Register_alu[3]$latch ; clk          ; rs[3]       ; 0.000        ; 0.326      ; 3.026      ;
; 2.745 ; r6[4]     ; Register_alu[4]$latch ; clk          ; rs[3]       ; 0.000        ; 0.144      ; 2.889      ;
; 2.758 ; r3[7]     ; Register_alu[7]$latch ; clk          ; rs[3]       ; 0.000        ; 0.145      ; 2.903      ;
; 2.763 ; r3[6]     ; Register_alu[6]$latch ; clk          ; rs[3]       ; 0.000        ; 0.147      ; 2.910      ;
; 2.819 ; r6[7]     ; Register_alu[7]$latch ; clk          ; rs[3]       ; 0.000        ; 0.141      ; 2.960      ;
; 2.827 ; r1[5]     ; Register_alu[5]$latch ; clk          ; rs[3]       ; 0.000        ; 0.102      ; 2.929      ;
; 2.876 ; r1[6]     ; Register_alu[6]$latch ; clk          ; rs[3]       ; 0.000        ; 0.147      ; 3.023      ;
; 2.895 ; r1[7]     ; Register_alu[7]$latch ; clk          ; rs[3]       ; 0.000        ; 0.145      ; 3.040      ;
; 2.914 ; r3[4]     ; Register_alu[4]$latch ; clk          ; rs[3]       ; 0.000        ; 0.148      ; 3.062      ;
; 2.921 ; r4[2]     ; Register_alu[2]$latch ; clk          ; rs[3]       ; 0.000        ; 0.320      ; 3.241      ;
; 2.999 ; r4[6]     ; Register_alu[6]$latch ; clk          ; rs[3]       ; 0.000        ; 0.144      ; 3.143      ;
; 3.046 ; r1[4]     ; Register_alu[4]$latch ; clk          ; rs[3]       ; 0.000        ; 0.148      ; 3.194      ;
; 3.149 ; r6[6]     ; Register_alu[6]$latch ; clk          ; rs[3]       ; 0.000        ; 0.143      ; 3.292      ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                   ;
+--------+--------------+----------------+------------------+-------+------------+--------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target ;
+--------+--------------+----------------+------------------+-------+------------+--------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clk   ; Rise       ; clk    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r0[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r0[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r0[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r0[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r0[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r0[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r0[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r0[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r0[4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r0[4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r0[5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r0[5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r0[6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r0[6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r0[7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r0[7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r1[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r1[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r1[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r1[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r1[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r1[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r1[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r1[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r1[4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r1[4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r1[5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r1[5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r1[6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r1[6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r1[7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r1[7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r2[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r2[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r2[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r2[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r2[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r2[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r2[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r2[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r2[4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r2[4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r2[5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r2[5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r2[6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r2[6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r2[7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r2[7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r3[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r3[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r3[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r3[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r3[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r3[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r3[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r3[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r3[4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r3[4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r3[5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r3[5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r3[6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r3[6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r3[7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r3[7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r4[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r4[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r4[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r4[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r4[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r4[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r4[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r4[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r4[4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r4[4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r4[5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r4[5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r4[6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r4[6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r4[7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r4[7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r5[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r5[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r5[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r5[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r5[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r5[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r5[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r5[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r5[4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r5[4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r5[5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r5[5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r5[6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r5[6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r5[7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r5[7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r6[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; r6[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; r6[1]  ;
+--------+--------------+----------------+------------------+-------+------------+--------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'rs[3]'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; rs[3] ; Rise       ; rs[3]                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs[3] ; Rise       ; Register_alu[0]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs[3] ; Rise       ; Register_alu[0]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs[3] ; Rise       ; Register_alu[0]$latch|dataa ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs[3] ; Rise       ; Register_alu[0]$latch|dataa ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs[3] ; Rise       ; Register_alu[1]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs[3] ; Rise       ; Register_alu[1]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs[3] ; Rise       ; Register_alu[1]$latch|dataa ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs[3] ; Rise       ; Register_alu[1]$latch|dataa ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs[3] ; Rise       ; Register_alu[2]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs[3] ; Rise       ; Register_alu[2]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs[3] ; Rise       ; Register_alu[2]$latch|datab ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs[3] ; Rise       ; Register_alu[2]$latch|datab ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs[3] ; Rise       ; Register_alu[3]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs[3] ; Rise       ; Register_alu[3]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs[3] ; Rise       ; Register_alu[3]$latch|datab ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs[3] ; Rise       ; Register_alu[3]$latch|datab ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs[3] ; Rise       ; Register_alu[4]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs[3] ; Rise       ; Register_alu[4]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs[3] ; Rise       ; Register_alu[4]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs[3] ; Rise       ; Register_alu[4]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs[3] ; Rise       ; Register_alu[5]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs[3] ; Rise       ; Register_alu[5]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs[3] ; Rise       ; Register_alu[5]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs[3] ; Rise       ; Register_alu[5]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs[3] ; Rise       ; Register_alu[6]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs[3] ; Rise       ; Register_alu[6]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs[3] ; Rise       ; Register_alu[6]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs[3] ; Rise       ; Register_alu[6]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs[3] ; Rise       ; Register_alu[7]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs[3] ; Rise       ; Register_alu[7]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs[3] ; Rise       ; Register_alu[7]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs[3] ; Rise       ; Register_alu[7]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs[3] ; Rise       ; rs[3]|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs[3] ; Rise       ; rs[3]|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs[3] ; Rise       ; rs[3]~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs[3] ; Rise       ; rs[3]~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs[3] ; Rise       ; rs[3]~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs[3] ; Rise       ; rs[3]~clkctrl|outclk        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'rt[3]'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; rt[3] ; Rise       ; rt[3]                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rt[3] ; Rise       ; Register_mux[0]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rt[3] ; Rise       ; Register_mux[0]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rt[3] ; Rise       ; Register_mux[0]$latch|datab ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rt[3] ; Rise       ; Register_mux[0]$latch|datab ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rt[3] ; Rise       ; Register_mux[1]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rt[3] ; Rise       ; Register_mux[1]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rt[3] ; Rise       ; Register_mux[1]$latch|datab ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rt[3] ; Rise       ; Register_mux[1]$latch|datab ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rt[3] ; Rise       ; Register_mux[2]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rt[3] ; Rise       ; Register_mux[2]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rt[3] ; Rise       ; Register_mux[2]$latch|datab ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rt[3] ; Rise       ; Register_mux[2]$latch|datab ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rt[3] ; Rise       ; Register_mux[3]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rt[3] ; Rise       ; Register_mux[3]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rt[3] ; Rise       ; Register_mux[3]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rt[3] ; Rise       ; Register_mux[3]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rt[3] ; Rise       ; Register_mux[4]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rt[3] ; Rise       ; Register_mux[4]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rt[3] ; Rise       ; Register_mux[4]$latch|datab ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rt[3] ; Rise       ; Register_mux[4]$latch|datab ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rt[3] ; Rise       ; Register_mux[5]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rt[3] ; Rise       ; Register_mux[5]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rt[3] ; Rise       ; Register_mux[5]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rt[3] ; Rise       ; Register_mux[5]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rt[3] ; Rise       ; Register_mux[6]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rt[3] ; Rise       ; Register_mux[6]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rt[3] ; Rise       ; Register_mux[6]$latch|datab ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rt[3] ; Rise       ; Register_mux[6]$latch|datab ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rt[3] ; Rise       ; Register_mux[7]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rt[3] ; Rise       ; Register_mux[7]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rt[3] ; Rise       ; Register_mux[7]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rt[3] ; Rise       ; Register_mux[7]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rt[3] ; Rise       ; rt[3]|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rt[3] ; Rise       ; rt[3]|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rt[3] ; Rise       ; rt[3]~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rt[3] ; Rise       ; rt[3]~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rt[3] ; Rise       ; rt[3]~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rt[3] ; Rise       ; rt[3]~clkctrl|outclk        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; Register_bus[*]  ; clk        ; 4.508 ; 4.508 ; Rise       ; clk             ;
;  Register_bus[0] ; clk        ; 3.869 ; 3.869 ; Rise       ; clk             ;
;  Register_bus[1] ; clk        ; 3.650 ; 3.650 ; Rise       ; clk             ;
;  Register_bus[2] ; clk        ; 4.174 ; 4.174 ; Rise       ; clk             ;
;  Register_bus[3] ; clk        ; 4.236 ; 4.236 ; Rise       ; clk             ;
;  Register_bus[4] ; clk        ; 4.049 ; 4.049 ; Rise       ; clk             ;
;  Register_bus[5] ; clk        ; 4.508 ; 4.508 ; Rise       ; clk             ;
;  Register_bus[6] ; clk        ; 3.881 ; 3.881 ; Rise       ; clk             ;
;  Register_bus[7] ; clk        ; 4.238 ; 4.238 ; Rise       ; clk             ;
; rd[*]            ; clk        ; 8.203 ; 8.203 ; Rise       ; clk             ;
;  rd[0]           ; clk        ; 7.715 ; 7.715 ; Rise       ; clk             ;
;  rd[1]           ; clk        ; 6.297 ; 6.297 ; Rise       ; clk             ;
;  rd[2]           ; clk        ; 6.828 ; 6.828 ; Rise       ; clk             ;
;  rd[3]           ; clk        ; 8.203 ; 8.203 ; Rise       ; clk             ;
; regMem           ; clk        ; 8.014 ; 8.014 ; Rise       ; clk             ;
; regWrite         ; clk        ; 8.107 ; 8.107 ; Rise       ; clk             ;
; rs[*]            ; rs[3]      ; 7.945 ; 7.945 ; Rise       ; rs[3]           ;
;  rs[0]           ; rs[3]      ; 7.945 ; 7.945 ; Rise       ; rs[3]           ;
;  rs[1]           ; rs[3]      ; 7.818 ; 7.818 ; Rise       ; rs[3]           ;
;  rs[2]           ; rs[3]      ; 6.004 ; 6.004 ; Rise       ; rs[3]           ;
; rt[*]            ; rt[3]      ; 9.320 ; 9.320 ; Rise       ; rt[3]           ;
;  rt[0]           ; rt[3]      ; 9.116 ; 9.116 ; Rise       ; rt[3]           ;
;  rt[1]           ; rt[3]      ; 9.320 ; 9.320 ; Rise       ; rt[3]           ;
;  rt[2]           ; rt[3]      ; 6.790 ; 6.790 ; Rise       ; rt[3]           ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; Register_bus[*]  ; clk        ; -3.266 ; -3.266 ; Rise       ; clk             ;
;  Register_bus[0] ; clk        ; -3.325 ; -3.325 ; Rise       ; clk             ;
;  Register_bus[1] ; clk        ; -3.389 ; -3.389 ; Rise       ; clk             ;
;  Register_bus[2] ; clk        ; -3.371 ; -3.371 ; Rise       ; clk             ;
;  Register_bus[3] ; clk        ; -3.350 ; -3.350 ; Rise       ; clk             ;
;  Register_bus[4] ; clk        ; -3.588 ; -3.588 ; Rise       ; clk             ;
;  Register_bus[5] ; clk        ; -3.489 ; -3.489 ; Rise       ; clk             ;
;  Register_bus[6] ; clk        ; -3.266 ; -3.266 ; Rise       ; clk             ;
;  Register_bus[7] ; clk        ; -3.586 ; -3.586 ; Rise       ; clk             ;
; rd[*]            ; clk        ; -4.233 ; -4.233 ; Rise       ; clk             ;
;  rd[0]           ; clk        ; -5.038 ; -5.038 ; Rise       ; clk             ;
;  rd[1]           ; clk        ; -4.401 ; -4.401 ; Rise       ; clk             ;
;  rd[2]           ; clk        ; -4.233 ; -4.233 ; Rise       ; clk             ;
;  rd[3]           ; clk        ; -5.559 ; -5.559 ; Rise       ; clk             ;
; regMem           ; clk        ; -5.340 ; -5.340 ; Rise       ; clk             ;
; regWrite         ; clk        ; -5.433 ; -5.433 ; Rise       ; clk             ;
; rs[*]            ; rs[3]      ; -4.112 ; -4.112 ; Rise       ; rs[3]           ;
;  rs[0]           ; rs[3]      ; -4.442 ; -4.442 ; Rise       ; rs[3]           ;
;  rs[1]           ; rs[3]      ; -4.605 ; -4.605 ; Rise       ; rs[3]           ;
;  rs[2]           ; rs[3]      ; -4.112 ; -4.112 ; Rise       ; rs[3]           ;
; rt[*]            ; rt[3]      ; -3.781 ; -3.781 ; Rise       ; rt[3]           ;
;  rt[0]           ; rt[3]      ; -4.512 ; -4.512 ; Rise       ; rt[3]           ;
;  rt[1]           ; rt[3]      ; -4.527 ; -4.527 ; Rise       ; rt[3]           ;
;  rt[2]           ; rt[3]      ; -3.781 ; -3.781 ; Rise       ; rt[3]           ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; Register_alu[*]  ; rs[3]      ; 7.145 ; 7.145 ; Rise       ; rs[3]           ;
;  Register_alu[0] ; rs[3]      ; 6.630 ; 6.630 ; Rise       ; rs[3]           ;
;  Register_alu[1] ; rs[3]      ; 6.631 ; 6.631 ; Rise       ; rs[3]           ;
;  Register_alu[2] ; rs[3]      ; 7.145 ; 7.145 ; Rise       ; rs[3]           ;
;  Register_alu[3] ; rs[3]      ; 6.895 ; 6.895 ; Rise       ; rs[3]           ;
;  Register_alu[4] ; rs[3]      ; 6.770 ; 6.770 ; Rise       ; rs[3]           ;
;  Register_alu[5] ; rs[3]      ; 6.991 ; 6.991 ; Rise       ; rs[3]           ;
;  Register_alu[6] ; rs[3]      ; 6.777 ; 6.777 ; Rise       ; rs[3]           ;
;  Register_alu[7] ; rs[3]      ; 6.795 ; 6.795 ; Rise       ; rs[3]           ;
; Register_mux[*]  ; rt[3]      ; 7.175 ; 7.175 ; Rise       ; rt[3]           ;
;  Register_mux[0] ; rt[3]      ; 6.895 ; 6.895 ; Rise       ; rt[3]           ;
;  Register_mux[1] ; rt[3]      ; 6.988 ; 6.988 ; Rise       ; rt[3]           ;
;  Register_mux[2] ; rt[3]      ; 6.591 ; 6.591 ; Rise       ; rt[3]           ;
;  Register_mux[3] ; rt[3]      ; 6.731 ; 6.731 ; Rise       ; rt[3]           ;
;  Register_mux[4] ; rt[3]      ; 6.581 ; 6.581 ; Rise       ; rt[3]           ;
;  Register_mux[5] ; rt[3]      ; 6.751 ; 6.751 ; Rise       ; rt[3]           ;
;  Register_mux[6] ; rt[3]      ; 7.175 ; 7.175 ; Rise       ; rt[3]           ;
;  Register_mux[7] ; rt[3]      ; 7.050 ; 7.050 ; Rise       ; rt[3]           ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; Register_alu[*]  ; rs[3]      ; 6.630 ; 6.630 ; Rise       ; rs[3]           ;
;  Register_alu[0] ; rs[3]      ; 6.630 ; 6.630 ; Rise       ; rs[3]           ;
;  Register_alu[1] ; rs[3]      ; 6.631 ; 6.631 ; Rise       ; rs[3]           ;
;  Register_alu[2] ; rs[3]      ; 7.145 ; 7.145 ; Rise       ; rs[3]           ;
;  Register_alu[3] ; rs[3]      ; 6.895 ; 6.895 ; Rise       ; rs[3]           ;
;  Register_alu[4] ; rs[3]      ; 6.770 ; 6.770 ; Rise       ; rs[3]           ;
;  Register_alu[5] ; rs[3]      ; 6.991 ; 6.991 ; Rise       ; rs[3]           ;
;  Register_alu[6] ; rs[3]      ; 6.777 ; 6.777 ; Rise       ; rs[3]           ;
;  Register_alu[7] ; rs[3]      ; 6.795 ; 6.795 ; Rise       ; rs[3]           ;
; Register_mux[*]  ; rt[3]      ; 6.581 ; 6.581 ; Rise       ; rt[3]           ;
;  Register_mux[0] ; rt[3]      ; 6.895 ; 6.895 ; Rise       ; rt[3]           ;
;  Register_mux[1] ; rt[3]      ; 6.988 ; 6.988 ; Rise       ; rt[3]           ;
;  Register_mux[2] ; rt[3]      ; 6.591 ; 6.591 ; Rise       ; rt[3]           ;
;  Register_mux[3] ; rt[3]      ; 6.731 ; 6.731 ; Rise       ; rt[3]           ;
;  Register_mux[4] ; rt[3]      ; 6.581 ; 6.581 ; Rise       ; rt[3]           ;
;  Register_mux[5] ; rt[3]      ; 6.751 ; 6.751 ; Rise       ; rt[3]           ;
;  Register_mux[6] ; rt[3]      ; 7.175 ; 7.175 ; Rise       ; rt[3]           ;
;  Register_mux[7] ; rt[3]      ; 7.050 ; 7.050 ; Rise       ; rt[3]           ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; rt[3] ; -1.192 ; -6.121        ;
; rs[3] ; -0.855 ; -4.925        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; rt[3] ; 0.609 ; 0.000         ;
; rs[3] ; 0.682 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -65.380               ;
; rs[3] ; -1.380 ; -1.380                ;
; rt[3] ; -1.380 ; -1.380                ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'rt[3]'                                                                                        ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; -1.192 ; r4[4]     ; Register_mux[4]$latch ; clk          ; rt[3]       ; 1.000        ; 0.044      ; 1.282      ;
; -1.085 ; r6[4]     ; Register_mux[4]$latch ; clk          ; rt[3]       ; 1.000        ; 0.044      ; 1.175      ;
; -1.066 ; r5[4]     ; Register_mux[4]$latch ; clk          ; rt[3]       ; 1.000        ; 0.044      ; 1.156      ;
; -1.003 ; r1[4]     ; Register_mux[4]$latch ; clk          ; rt[3]       ; 1.000        ; 0.047      ; 1.096      ;
; -0.965 ; r0[4]     ; Register_mux[4]$latch ; clk          ; rt[3]       ; 1.000        ; 0.047      ; 1.058      ;
; -0.964 ; r4[2]     ; Register_mux[2]$latch ; clk          ; rt[3]       ; 1.000        ; 0.044      ; 1.134      ;
; -0.938 ; r6[2]     ; Register_mux[2]$latch ; clk          ; rt[3]       ; 1.000        ; 0.044      ; 1.108      ;
; -0.931 ; r5[2]     ; Register_mux[2]$latch ; clk          ; rt[3]       ; 1.000        ; 0.044      ; 1.101      ;
; -0.873 ; r0[2]     ; Register_mux[2]$latch ; clk          ; rt[3]       ; 1.000        ; 0.047      ; 1.046      ;
; -0.856 ; r1[2]     ; Register_mux[2]$latch ; clk          ; rt[3]       ; 1.000        ; 0.047      ; 1.029      ;
; -0.852 ; r2[2]     ; Register_mux[2]$latch ; clk          ; rt[3]       ; 1.000        ; 0.047      ; 1.025      ;
; -0.833 ; r7[4]     ; Register_mux[4]$latch ; clk          ; rt[3]       ; 1.000        ; 0.044      ; 0.923      ;
; -0.793 ; r2[4]     ; Register_mux[4]$latch ; clk          ; rt[3]       ; 1.000        ; 0.047      ; 0.886      ;
; -0.785 ; r4[1]     ; Register_mux[1]$latch ; clk          ; rt[3]       ; 1.000        ; 0.041      ; 1.261      ;
; -0.723 ; r4[0]     ; Register_mux[0]$latch ; clk          ; rt[3]       ; 1.000        ; 0.043      ; 1.205      ;
; -0.697 ; r7[2]     ; Register_mux[2]$latch ; clk          ; rt[3]       ; 1.000        ; 0.044      ; 0.867      ;
; -0.690 ; r5[0]     ; Register_mux[0]$latch ; clk          ; rt[3]       ; 1.000        ; 0.043      ; 1.172      ;
; -0.668 ; r6[1]     ; Register_mux[1]$latch ; clk          ; rt[3]       ; 1.000        ; 0.041      ; 1.144      ;
; -0.659 ; r4[6]     ; Register_mux[6]$latch ; clk          ; rt[3]       ; 1.000        ; 0.042      ; 1.145      ;
; -0.635 ; r1[1]     ; Register_mux[1]$latch ; clk          ; rt[3]       ; 1.000        ; 0.044      ; 1.114      ;
; -0.632 ; r5[6]     ; Register_mux[6]$latch ; clk          ; rt[3]       ; 1.000        ; 0.042      ; 1.118      ;
; -0.629 ; r2[6]     ; Register_mux[6]$latch ; clk          ; rt[3]       ; 1.000        ; 0.045      ; 1.118      ;
; -0.629 ; r6[6]     ; Register_mux[6]$latch ; clk          ; rt[3]       ; 1.000        ; 0.042      ; 1.115      ;
; -0.620 ; r2[3]     ; Register_mux[3]$latch ; clk          ; rt[3]       ; 1.000        ; -0.046     ; 1.183      ;
; -0.613 ; r3[2]     ; Register_mux[2]$latch ; clk          ; rt[3]       ; 1.000        ; 0.047      ; 0.786      ;
; -0.610 ; r1[6]     ; Register_mux[6]$latch ; clk          ; rt[3]       ; 1.000        ; 0.046      ; 1.100      ;
; -0.609 ; r6[0]     ; Register_mux[0]$latch ; clk          ; rt[3]       ; 1.000        ; 0.043      ; 1.091      ;
; -0.598 ; r0[1]     ; Register_mux[1]$latch ; clk          ; rt[3]       ; 1.000        ; 0.044      ; 1.077      ;
; -0.591 ; r0[5]     ; Register_mux[5]$latch ; clk          ; rt[3]       ; 1.000        ; -0.053     ; 1.149      ;
; -0.587 ; r4[7]     ; Register_mux[7]$latch ; clk          ; rt[3]       ; 1.000        ; -0.028     ; 1.168      ;
; -0.580 ; r0[3]     ; Register_mux[3]$latch ; clk          ; rt[3]       ; 1.000        ; -0.046     ; 1.143      ;
; -0.570 ; r0[6]     ; Register_mux[6]$latch ; clk          ; rt[3]       ; 1.000        ; 0.045      ; 1.059      ;
; -0.563 ; r3[4]     ; Register_mux[4]$latch ; clk          ; rt[3]       ; 1.000        ; 0.047      ; 0.656      ;
; -0.557 ; r2[1]     ; Register_mux[1]$latch ; clk          ; rt[3]       ; 1.000        ; 0.044      ; 1.036      ;
; -0.540 ; r1[3]     ; Register_mux[3]$latch ; clk          ; rt[3]       ; 1.000        ; -0.045     ; 1.104      ;
; -0.532 ; r4[3]     ; Register_mux[3]$latch ; clk          ; rt[3]       ; 1.000        ; -0.049     ; 1.092      ;
; -0.522 ; r0[7]     ; Register_mux[7]$latch ; clk          ; rt[3]       ; 1.000        ; -0.025     ; 1.106      ;
; -0.509 ; r5[1]     ; Register_mux[1]$latch ; clk          ; rt[3]       ; 1.000        ; 0.041      ; 0.985      ;
; -0.506 ; r5[7]     ; Register_mux[7]$latch ; clk          ; rt[3]       ; 1.000        ; -0.028     ; 1.087      ;
; -0.504 ; r2[0]     ; Register_mux[0]$latch ; clk          ; rt[3]       ; 1.000        ; 0.046      ; 0.989      ;
; -0.486 ; r4[5]     ; Register_mux[5]$latch ; clk          ; rt[3]       ; 1.000        ; -0.052     ; 1.045      ;
; -0.483 ; r1[5]     ; Register_mux[5]$latch ; clk          ; rt[3]       ; 1.000        ; -0.052     ; 1.042      ;
; -0.474 ; r2[7]     ; Register_mux[7]$latch ; clk          ; rt[3]       ; 1.000        ; -0.025     ; 1.058      ;
; -0.454 ; r6[7]     ; Register_mux[7]$latch ; clk          ; rt[3]       ; 1.000        ; -0.028     ; 1.035      ;
; -0.446 ; r7[0]     ; Register_mux[0]$latch ; clk          ; rt[3]       ; 1.000        ; 0.043      ; 0.928      ;
; -0.442 ; r0[0]     ; Register_mux[0]$latch ; clk          ; rt[3]       ; 1.000        ; 0.046      ; 0.927      ;
; -0.438 ; r1[7]     ; Register_mux[7]$latch ; clk          ; rt[3]       ; 1.000        ; -0.024     ; 1.023      ;
; -0.419 ; r1[0]     ; Register_mux[0]$latch ; clk          ; rt[3]       ; 1.000        ; 0.046      ; 0.904      ;
; -0.411 ; r5[3]     ; Register_mux[3]$latch ; clk          ; rt[3]       ; 1.000        ; -0.049     ; 0.971      ;
; -0.403 ; r2[5]     ; Register_mux[5]$latch ; clk          ; rt[3]       ; 1.000        ; -0.053     ; 0.961      ;
; -0.388 ; r6[3]     ; Register_mux[3]$latch ; clk          ; rt[3]       ; 1.000        ; -0.048     ; 0.949      ;
; -0.387 ; r7[1]     ; Register_mux[1]$latch ; clk          ; rt[3]       ; 1.000        ; 0.041      ; 0.863      ;
; -0.387 ; r7[6]     ; Register_mux[6]$latch ; clk          ; rt[3]       ; 1.000        ; 0.042      ; 0.873      ;
; -0.346 ; r6[5]     ; Register_mux[5]$latch ; clk          ; rt[3]       ; 1.000        ; -0.052     ; 0.905      ;
; -0.318 ; r7[5]     ; Register_mux[5]$latch ; clk          ; rt[3]       ; 1.000        ; -0.052     ; 0.877      ;
; -0.306 ; r5[5]     ; Register_mux[5]$latch ; clk          ; rt[3]       ; 1.000        ; -0.052     ; 0.865      ;
; -0.298 ; r3[6]     ; Register_mux[6]$latch ; clk          ; rt[3]       ; 1.000        ; 0.046      ; 0.788      ;
; -0.296 ; r3[3]     ; Register_mux[3]$latch ; clk          ; rt[3]       ; 1.000        ; -0.045     ; 0.860      ;
; -0.295 ; r7[3]     ; Register_mux[3]$latch ; clk          ; rt[3]       ; 1.000        ; -0.048     ; 0.856      ;
; -0.285 ; r7[7]     ; Register_mux[7]$latch ; clk          ; rt[3]       ; 1.000        ; -0.028     ; 0.866      ;
; -0.228 ; r3[1]     ; Register_mux[1]$latch ; clk          ; rt[3]       ; 1.000        ; 0.044      ; 0.707      ;
; -0.173 ; r3[0]     ; Register_mux[0]$latch ; clk          ; rt[3]       ; 1.000        ; 0.046      ; 0.658      ;
; -0.171 ; r3[5]     ; Register_mux[5]$latch ; clk          ; rt[3]       ; 1.000        ; -0.052     ; 0.730      ;
; -0.124 ; r3[7]     ; Register_mux[7]$latch ; clk          ; rt[3]       ; 1.000        ; -0.024     ; 0.709      ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'rs[3]'                                                                                        ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.855 ; r4[2]     ; Register_alu[2]$latch ; clk          ; rs[3]       ; 1.000        ; 0.024      ; 1.225      ;
; -0.751 ; r6[2]     ; Register_alu[2]$latch ; clk          ; rs[3]       ; 1.000        ; 0.024      ; 1.121      ;
; -0.725 ; r1[2]     ; Register_alu[2]$latch ; clk          ; rs[3]       ; 1.000        ; 0.027      ; 1.098      ;
; -0.646 ; r6[6]     ; Register_alu[6]$latch ; clk          ; rs[3]       ; 1.000        ; -0.031     ; 1.213      ;
; -0.627 ; r1[4]     ; Register_alu[4]$latch ; clk          ; rs[3]       ; 1.000        ; -0.027     ; 1.198      ;
; -0.612 ; r0[2]     ; Register_alu[2]$latch ; clk          ; rs[3]       ; 1.000        ; 0.027      ; 0.985      ;
; -0.608 ; r3[2]     ; Register_alu[2]$latch ; clk          ; rs[3]       ; 1.000        ; 0.027      ; 0.981      ;
; -0.597 ; r4[6]     ; Register_alu[6]$latch ; clk          ; rs[3]       ; 1.000        ; -0.031     ; 1.164      ;
; -0.578 ; r3[4]     ; Register_alu[4]$latch ; clk          ; rs[3]       ; 1.000        ; -0.027     ; 1.149      ;
; -0.576 ; r1[3]     ; Register_alu[3]$latch ; clk          ; rs[3]       ; 1.000        ; 0.029      ; 1.135      ;
; -0.570 ; r7[2]     ; Register_alu[2]$latch ; clk          ; rs[3]       ; 1.000        ; 0.024      ; 0.940      ;
; -0.566 ; r1[7]     ; Register_alu[7]$latch ; clk          ; rs[3]       ; 1.000        ; -0.029     ; 1.145      ;
; -0.565 ; r1[6]     ; Register_alu[6]$latch ; clk          ; rs[3]       ; 1.000        ; -0.027     ; 1.136      ;
; -0.558 ; r1[5]     ; Register_alu[5]$latch ; clk          ; rs[3]       ; 1.000        ; -0.056     ; 1.097      ;
; -0.557 ; r3[3]     ; Register_alu[3]$latch ; clk          ; rs[3]       ; 1.000        ; 0.029      ; 1.116      ;
; -0.552 ; r1[0]     ; Register_alu[0]$latch ; clk          ; rs[3]       ; 1.000        ; 0.049      ; 1.137      ;
; -0.545 ; r1[1]     ; Register_alu[1]$latch ; clk          ; rs[3]       ; 1.000        ; 0.050      ; 1.131      ;
; -0.527 ; r6[7]     ; Register_alu[7]$latch ; clk          ; rs[3]       ; 1.000        ; -0.033     ; 1.102      ;
; -0.527 ; r3[6]     ; Register_alu[6]$latch ; clk          ; rs[3]       ; 1.000        ; -0.027     ; 1.098      ;
; -0.523 ; r6[3]     ; Register_alu[3]$latch ; clk          ; rs[3]       ; 1.000        ; 0.026      ; 1.079      ;
; -0.515 ; r6[4]     ; Register_alu[4]$latch ; clk          ; rs[3]       ; 1.000        ; -0.030     ; 1.083      ;
; -0.515 ; r3[7]     ; Register_alu[7]$latch ; clk          ; rs[3]       ; 1.000        ; -0.029     ; 1.094      ;
; -0.515 ; r3[0]     ; Register_alu[0]$latch ; clk          ; rs[3]       ; 1.000        ; 0.049      ; 1.100      ;
; -0.513 ; r0[4]     ; Register_alu[4]$latch ; clk          ; rs[3]       ; 1.000        ; -0.027     ; 1.084      ;
; -0.494 ; r4[5]     ; Register_alu[5]$latch ; clk          ; rs[3]       ; 1.000        ; -0.056     ; 1.033      ;
; -0.492 ; r3[1]     ; Register_alu[1]$latch ; clk          ; rs[3]       ; 1.000        ; 0.050      ; 1.078      ;
; -0.490 ; r7[3]     ; Register_alu[3]$latch ; clk          ; rs[3]       ; 1.000        ; 0.026      ; 1.046      ;
; -0.472 ; r4[3]     ; Register_alu[3]$latch ; clk          ; rs[3]       ; 1.000        ; 0.025      ; 1.027      ;
; -0.468 ; r0[3]     ; Register_alu[3]$latch ; clk          ; rs[3]       ; 1.000        ; 0.028      ; 1.026      ;
; -0.464 ; r4[4]     ; Register_alu[4]$latch ; clk          ; rs[3]       ; 1.000        ; -0.030     ; 1.032      ;
; -0.462 ; r0[6]     ; Register_alu[6]$latch ; clk          ; rs[3]       ; 1.000        ; -0.028     ; 1.032      ;
; -0.455 ; r0[5]     ; Register_alu[5]$latch ; clk          ; rs[3]       ; 1.000        ; -0.057     ; 0.993      ;
; -0.454 ; r0[7]     ; Register_alu[7]$latch ; clk          ; rs[3]       ; 1.000        ; -0.030     ; 1.032      ;
; -0.453 ; r7[7]     ; Register_alu[7]$latch ; clk          ; rs[3]       ; 1.000        ; -0.033     ; 1.028      ;
; -0.452 ; r5[2]     ; Register_alu[2]$latch ; clk          ; rs[3]       ; 1.000        ; 0.024      ; 0.822      ;
; -0.451 ; r4[7]     ; Register_alu[7]$latch ; clk          ; rs[3]       ; 1.000        ; -0.033     ; 1.026      ;
; -0.446 ; r7[0]     ; Register_alu[0]$latch ; clk          ; rs[3]       ; 1.000        ; 0.046      ; 1.028      ;
; -0.445 ; r4[0]     ; Register_alu[0]$latch ; clk          ; rs[3]       ; 1.000        ; 0.046      ; 1.027      ;
; -0.439 ; r0[0]     ; Register_alu[0]$latch ; clk          ; rs[3]       ; 1.000        ; 0.049      ; 1.024      ;
; -0.438 ; r0[1]     ; Register_alu[1]$latch ; clk          ; rs[3]       ; 1.000        ; 0.050      ; 1.024      ;
; -0.429 ; r7[6]     ; Register_alu[6]$latch ; clk          ; rs[3]       ; 1.000        ; -0.031     ; 0.996      ;
; -0.401 ; r6[1]     ; Register_alu[1]$latch ; clk          ; rs[3]       ; 1.000        ; 0.047      ; 0.984      ;
; -0.393 ; r6[0]     ; Register_alu[0]$latch ; clk          ; rs[3]       ; 1.000        ; 0.046      ; 0.975      ;
; -0.376 ; r7[1]     ; Register_alu[1]$latch ; clk          ; rs[3]       ; 1.000        ; 0.047      ; 0.959      ;
; -0.375 ; r4[1]     ; Register_alu[1]$latch ; clk          ; rs[3]       ; 1.000        ; 0.047      ; 0.958      ;
; -0.371 ; r2[2]     ; Register_alu[2]$latch ; clk          ; rs[3]       ; 1.000        ; 0.027      ; 0.744      ;
; -0.366 ; r2[5]     ; Register_alu[5]$latch ; clk          ; rs[3]       ; 1.000        ; -0.057     ; 0.904      ;
; -0.359 ; r6[5]     ; Register_alu[5]$latch ; clk          ; rs[3]       ; 1.000        ; -0.056     ; 0.898      ;
; -0.357 ; r5[1]     ; Register_alu[1]$latch ; clk          ; rs[3]       ; 1.000        ; 0.047      ; 0.940      ;
; -0.351 ; r2[4]     ; Register_alu[4]$latch ; clk          ; rs[3]       ; 1.000        ; -0.027     ; 0.922      ;
; -0.345 ; r3[5]     ; Register_alu[5]$latch ; clk          ; rs[3]       ; 1.000        ; -0.056     ; 0.884      ;
; -0.337 ; r7[5]     ; Register_alu[5]$latch ; clk          ; rs[3]       ; 1.000        ; -0.056     ; 0.876      ;
; -0.328 ; r5[5]     ; Register_alu[5]$latch ; clk          ; rs[3]       ; 1.000        ; -0.056     ; 0.867      ;
; -0.324 ; r5[4]     ; Register_alu[4]$latch ; clk          ; rs[3]       ; 1.000        ; -0.030     ; 0.892      ;
; -0.306 ; r2[3]     ; Register_alu[3]$latch ; clk          ; rs[3]       ; 1.000        ; 0.028      ; 0.864      ;
; -0.303 ; r5[0]     ; Register_alu[0]$latch ; clk          ; rs[3]       ; 1.000        ; 0.046      ; 0.885      ;
; -0.299 ; r7[4]     ; Register_alu[4]$latch ; clk          ; rs[3]       ; 1.000        ; -0.030     ; 0.867      ;
; -0.298 ; r2[6]     ; Register_alu[6]$latch ; clk          ; rs[3]       ; 1.000        ; -0.028     ; 0.868      ;
; -0.290 ; r2[7]     ; Register_alu[7]$latch ; clk          ; rs[3]       ; 1.000        ; -0.030     ; 0.868      ;
; -0.276 ; r2[1]     ; Register_alu[1]$latch ; clk          ; rs[3]       ; 1.000        ; 0.050      ; 0.862      ;
; -0.274 ; r2[0]     ; Register_alu[0]$latch ; clk          ; rs[3]       ; 1.000        ; 0.049      ; 0.859      ;
; -0.209 ; r5[6]     ; Register_alu[6]$latch ; clk          ; rs[3]       ; 1.000        ; -0.031     ; 0.776      ;
; -0.152 ; r5[3]     ; Register_alu[3]$latch ; clk          ; rs[3]       ; 1.000        ; 0.025      ; 0.707      ;
; -0.127 ; r5[7]     ; Register_alu[7]$latch ; clk          ; rs[3]       ; 1.000        ; -0.033     ; 0.702      ;
+--------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'rt[3]'                                                                                        ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.609 ; r3[4]     ; Register_mux[4]$latch ; clk          ; rt[3]       ; 0.000        ; 0.047      ; 0.656      ;
; 0.612 ; r3[0]     ; Register_mux[0]$latch ; clk          ; rt[3]       ; 0.000        ; 0.046      ; 0.658      ;
; 0.663 ; r3[1]     ; Register_mux[1]$latch ; clk          ; rt[3]       ; 0.000        ; 0.044      ; 0.707      ;
; 0.733 ; r3[7]     ; Register_mux[7]$latch ; clk          ; rt[3]       ; 0.000        ; -0.024     ; 0.709      ;
; 0.739 ; r3[2]     ; Register_mux[2]$latch ; clk          ; rt[3]       ; 0.000        ; 0.047      ; 0.786      ;
; 0.742 ; r3[6]     ; Register_mux[6]$latch ; clk          ; rt[3]       ; 0.000        ; 0.046      ; 0.788      ;
; 0.782 ; r3[5]     ; Register_mux[5]$latch ; clk          ; rt[3]       ; 0.000        ; -0.052     ; 0.730      ;
; 0.822 ; r7[1]     ; Register_mux[1]$latch ; clk          ; rt[3]       ; 0.000        ; 0.041      ; 0.863      ;
; 0.823 ; r7[2]     ; Register_mux[2]$latch ; clk          ; rt[3]       ; 0.000        ; 0.044      ; 0.867      ;
; 0.831 ; r7[6]     ; Register_mux[6]$latch ; clk          ; rt[3]       ; 0.000        ; 0.042      ; 0.873      ;
; 0.839 ; r2[4]     ; Register_mux[4]$latch ; clk          ; rt[3]       ; 0.000        ; 0.047      ; 0.886      ;
; 0.858 ; r1[0]     ; Register_mux[0]$latch ; clk          ; rt[3]       ; 0.000        ; 0.046      ; 0.904      ;
; 0.879 ; r7[4]     ; Register_mux[4]$latch ; clk          ; rt[3]       ; 0.000        ; 0.044      ; 0.923      ;
; 0.881 ; r0[0]     ; Register_mux[0]$latch ; clk          ; rt[3]       ; 0.000        ; 0.046      ; 0.927      ;
; 0.885 ; r7[0]     ; Register_mux[0]$latch ; clk          ; rt[3]       ; 0.000        ; 0.043      ; 0.928      ;
; 0.894 ; r7[7]     ; Register_mux[7]$latch ; clk          ; rt[3]       ; 0.000        ; -0.028     ; 0.866      ;
; 0.904 ; r7[3]     ; Register_mux[3]$latch ; clk          ; rt[3]       ; 0.000        ; -0.048     ; 0.856      ;
; 0.905 ; r3[3]     ; Register_mux[3]$latch ; clk          ; rt[3]       ; 0.000        ; -0.045     ; 0.860      ;
; 0.917 ; r5[5]     ; Register_mux[5]$latch ; clk          ; rt[3]       ; 0.000        ; -0.052     ; 0.865      ;
; 0.929 ; r7[5]     ; Register_mux[5]$latch ; clk          ; rt[3]       ; 0.000        ; -0.052     ; 0.877      ;
; 0.943 ; r2[0]     ; Register_mux[0]$latch ; clk          ; rt[3]       ; 0.000        ; 0.046      ; 0.989      ;
; 0.944 ; r5[1]     ; Register_mux[1]$latch ; clk          ; rt[3]       ; 0.000        ; 0.041      ; 0.985      ;
; 0.957 ; r6[5]     ; Register_mux[5]$latch ; clk          ; rt[3]       ; 0.000        ; -0.052     ; 0.905      ;
; 0.978 ; r2[2]     ; Register_mux[2]$latch ; clk          ; rt[3]       ; 0.000        ; 0.047      ; 1.025      ;
; 0.982 ; r1[2]     ; Register_mux[2]$latch ; clk          ; rt[3]       ; 0.000        ; 0.047      ; 1.029      ;
; 0.992 ; r2[1]     ; Register_mux[1]$latch ; clk          ; rt[3]       ; 0.000        ; 0.044      ; 1.036      ;
; 0.997 ; r6[3]     ; Register_mux[3]$latch ; clk          ; rt[3]       ; 0.000        ; -0.048     ; 0.949      ;
; 0.999 ; r0[2]     ; Register_mux[2]$latch ; clk          ; rt[3]       ; 0.000        ; 0.047      ; 1.046      ;
; 1.011 ; r0[4]     ; Register_mux[4]$latch ; clk          ; rt[3]       ; 0.000        ; 0.047      ; 1.058      ;
; 1.014 ; r0[6]     ; Register_mux[6]$latch ; clk          ; rt[3]       ; 0.000        ; 0.045      ; 1.059      ;
; 1.014 ; r2[5]     ; Register_mux[5]$latch ; clk          ; rt[3]       ; 0.000        ; -0.053     ; 0.961      ;
; 1.020 ; r5[3]     ; Register_mux[3]$latch ; clk          ; rt[3]       ; 0.000        ; -0.049     ; 0.971      ;
; 1.033 ; r0[1]     ; Register_mux[1]$latch ; clk          ; rt[3]       ; 0.000        ; 0.044      ; 1.077      ;
; 1.047 ; r1[7]     ; Register_mux[7]$latch ; clk          ; rt[3]       ; 0.000        ; -0.024     ; 1.023      ;
; 1.048 ; r6[0]     ; Register_mux[0]$latch ; clk          ; rt[3]       ; 0.000        ; 0.043      ; 1.091      ;
; 1.049 ; r1[4]     ; Register_mux[4]$latch ; clk          ; rt[3]       ; 0.000        ; 0.047      ; 1.096      ;
; 1.054 ; r1[6]     ; Register_mux[6]$latch ; clk          ; rt[3]       ; 0.000        ; 0.046      ; 1.100      ;
; 1.057 ; r5[2]     ; Register_mux[2]$latch ; clk          ; rt[3]       ; 0.000        ; 0.044      ; 1.101      ;
; 1.063 ; r6[7]     ; Register_mux[7]$latch ; clk          ; rt[3]       ; 0.000        ; -0.028     ; 1.035      ;
; 1.064 ; r6[2]     ; Register_mux[2]$latch ; clk          ; rt[3]       ; 0.000        ; 0.044      ; 1.108      ;
; 1.070 ; r1[1]     ; Register_mux[1]$latch ; clk          ; rt[3]       ; 0.000        ; 0.044      ; 1.114      ;
; 1.073 ; r2[6]     ; Register_mux[6]$latch ; clk          ; rt[3]       ; 0.000        ; 0.045      ; 1.118      ;
; 1.073 ; r6[6]     ; Register_mux[6]$latch ; clk          ; rt[3]       ; 0.000        ; 0.042      ; 1.115      ;
; 1.076 ; r5[6]     ; Register_mux[6]$latch ; clk          ; rt[3]       ; 0.000        ; 0.042      ; 1.118      ;
; 1.083 ; r2[7]     ; Register_mux[7]$latch ; clk          ; rt[3]       ; 0.000        ; -0.025     ; 1.058      ;
; 1.090 ; r4[2]     ; Register_mux[2]$latch ; clk          ; rt[3]       ; 0.000        ; 0.044      ; 1.134      ;
; 1.094 ; r1[5]     ; Register_mux[5]$latch ; clk          ; rt[3]       ; 0.000        ; -0.052     ; 1.042      ;
; 1.097 ; r4[5]     ; Register_mux[5]$latch ; clk          ; rt[3]       ; 0.000        ; -0.052     ; 1.045      ;
; 1.103 ; r6[1]     ; Register_mux[1]$latch ; clk          ; rt[3]       ; 0.000        ; 0.041      ; 1.144      ;
; 1.103 ; r4[6]     ; Register_mux[6]$latch ; clk          ; rt[3]       ; 0.000        ; 0.042      ; 1.145      ;
; 1.112 ; r5[4]     ; Register_mux[4]$latch ; clk          ; rt[3]       ; 0.000        ; 0.044      ; 1.156      ;
; 1.115 ; r5[7]     ; Register_mux[7]$latch ; clk          ; rt[3]       ; 0.000        ; -0.028     ; 1.087      ;
; 1.129 ; r5[0]     ; Register_mux[0]$latch ; clk          ; rt[3]       ; 0.000        ; 0.043      ; 1.172      ;
; 1.131 ; r6[4]     ; Register_mux[4]$latch ; clk          ; rt[3]       ; 0.000        ; 0.044      ; 1.175      ;
; 1.131 ; r0[7]     ; Register_mux[7]$latch ; clk          ; rt[3]       ; 0.000        ; -0.025     ; 1.106      ;
; 1.141 ; r4[3]     ; Register_mux[3]$latch ; clk          ; rt[3]       ; 0.000        ; -0.049     ; 1.092      ;
; 1.149 ; r1[3]     ; Register_mux[3]$latch ; clk          ; rt[3]       ; 0.000        ; -0.045     ; 1.104      ;
; 1.162 ; r4[0]     ; Register_mux[0]$latch ; clk          ; rt[3]       ; 0.000        ; 0.043      ; 1.205      ;
; 1.189 ; r0[3]     ; Register_mux[3]$latch ; clk          ; rt[3]       ; 0.000        ; -0.046     ; 1.143      ;
; 1.196 ; r4[7]     ; Register_mux[7]$latch ; clk          ; rt[3]       ; 0.000        ; -0.028     ; 1.168      ;
; 1.202 ; r0[5]     ; Register_mux[5]$latch ; clk          ; rt[3]       ; 0.000        ; -0.053     ; 1.149      ;
; 1.220 ; r4[1]     ; Register_mux[1]$latch ; clk          ; rt[3]       ; 0.000        ; 0.041      ; 1.261      ;
; 1.229 ; r2[3]     ; Register_mux[3]$latch ; clk          ; rt[3]       ; 0.000        ; -0.046     ; 1.183      ;
; 1.238 ; r4[4]     ; Register_mux[4]$latch ; clk          ; rt[3]       ; 0.000        ; 0.044      ; 1.282      ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'rs[3]'                                                                                        ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.682 ; r5[3]     ; Register_alu[3]$latch ; clk          ; rs[3]       ; 0.000        ; 0.025      ; 0.707      ;
; 0.717 ; r2[2]     ; Register_alu[2]$latch ; clk          ; rs[3]       ; 0.000        ; 0.027      ; 0.744      ;
; 0.735 ; r5[7]     ; Register_alu[7]$latch ; clk          ; rs[3]       ; 0.000        ; -0.033     ; 0.702      ;
; 0.798 ; r5[2]     ; Register_alu[2]$latch ; clk          ; rs[3]       ; 0.000        ; 0.024      ; 0.822      ;
; 0.807 ; r5[6]     ; Register_alu[6]$latch ; clk          ; rs[3]       ; 0.000        ; -0.031     ; 0.776      ;
; 0.810 ; r2[0]     ; Register_alu[0]$latch ; clk          ; rs[3]       ; 0.000        ; 0.049      ; 0.859      ;
; 0.812 ; r2[1]     ; Register_alu[1]$latch ; clk          ; rs[3]       ; 0.000        ; 0.050      ; 0.862      ;
; 0.836 ; r2[3]     ; Register_alu[3]$latch ; clk          ; rs[3]       ; 0.000        ; 0.028      ; 0.864      ;
; 0.839 ; r5[0]     ; Register_alu[0]$latch ; clk          ; rs[3]       ; 0.000        ; 0.046      ; 0.885      ;
; 0.893 ; r5[1]     ; Register_alu[1]$latch ; clk          ; rs[3]       ; 0.000        ; 0.047      ; 0.940      ;
; 0.896 ; r2[6]     ; Register_alu[6]$latch ; clk          ; rs[3]       ; 0.000        ; -0.028     ; 0.868      ;
; 0.897 ; r7[4]     ; Register_alu[4]$latch ; clk          ; rs[3]       ; 0.000        ; -0.030     ; 0.867      ;
; 0.898 ; r2[7]     ; Register_alu[7]$latch ; clk          ; rs[3]       ; 0.000        ; -0.030     ; 0.868      ;
; 0.911 ; r4[1]     ; Register_alu[1]$latch ; clk          ; rs[3]       ; 0.000        ; 0.047      ; 0.958      ;
; 0.912 ; r7[1]     ; Register_alu[1]$latch ; clk          ; rs[3]       ; 0.000        ; 0.047      ; 0.959      ;
; 0.916 ; r7[2]     ; Register_alu[2]$latch ; clk          ; rs[3]       ; 0.000        ; 0.024      ; 0.940      ;
; 0.922 ; r5[4]     ; Register_alu[4]$latch ; clk          ; rs[3]       ; 0.000        ; -0.030     ; 0.892      ;
; 0.923 ; r5[5]     ; Register_alu[5]$latch ; clk          ; rs[3]       ; 0.000        ; -0.056     ; 0.867      ;
; 0.929 ; r6[0]     ; Register_alu[0]$latch ; clk          ; rs[3]       ; 0.000        ; 0.046      ; 0.975      ;
; 0.932 ; r7[5]     ; Register_alu[5]$latch ; clk          ; rs[3]       ; 0.000        ; -0.056     ; 0.876      ;
; 0.937 ; r6[1]     ; Register_alu[1]$latch ; clk          ; rs[3]       ; 0.000        ; 0.047      ; 0.984      ;
; 0.940 ; r3[5]     ; Register_alu[5]$latch ; clk          ; rs[3]       ; 0.000        ; -0.056     ; 0.884      ;
; 0.949 ; r2[4]     ; Register_alu[4]$latch ; clk          ; rs[3]       ; 0.000        ; -0.027     ; 0.922      ;
; 0.954 ; r3[2]     ; Register_alu[2]$latch ; clk          ; rs[3]       ; 0.000        ; 0.027      ; 0.981      ;
; 0.954 ; r6[5]     ; Register_alu[5]$latch ; clk          ; rs[3]       ; 0.000        ; -0.056     ; 0.898      ;
; 0.958 ; r0[2]     ; Register_alu[2]$latch ; clk          ; rs[3]       ; 0.000        ; 0.027      ; 0.985      ;
; 0.961 ; r2[5]     ; Register_alu[5]$latch ; clk          ; rs[3]       ; 0.000        ; -0.057     ; 0.904      ;
; 0.974 ; r0[1]     ; Register_alu[1]$latch ; clk          ; rs[3]       ; 0.000        ; 0.050      ; 1.024      ;
; 0.975 ; r0[0]     ; Register_alu[0]$latch ; clk          ; rs[3]       ; 0.000        ; 0.049      ; 1.024      ;
; 0.981 ; r4[0]     ; Register_alu[0]$latch ; clk          ; rs[3]       ; 0.000        ; 0.046      ; 1.027      ;
; 0.982 ; r7[0]     ; Register_alu[0]$latch ; clk          ; rs[3]       ; 0.000        ; 0.046      ; 1.028      ;
; 0.998 ; r0[3]     ; Register_alu[3]$latch ; clk          ; rs[3]       ; 0.000        ; 0.028      ; 1.026      ;
; 1.002 ; r4[3]     ; Register_alu[3]$latch ; clk          ; rs[3]       ; 0.000        ; 0.025      ; 1.027      ;
; 1.020 ; r7[3]     ; Register_alu[3]$latch ; clk          ; rs[3]       ; 0.000        ; 0.026      ; 1.046      ;
; 1.027 ; r7[6]     ; Register_alu[6]$latch ; clk          ; rs[3]       ; 0.000        ; -0.031     ; 0.996      ;
; 1.028 ; r3[1]     ; Register_alu[1]$latch ; clk          ; rs[3]       ; 0.000        ; 0.050      ; 1.078      ;
; 1.050 ; r0[5]     ; Register_alu[5]$latch ; clk          ; rs[3]       ; 0.000        ; -0.057     ; 0.993      ;
; 1.051 ; r3[0]     ; Register_alu[0]$latch ; clk          ; rs[3]       ; 0.000        ; 0.049      ; 1.100      ;
; 1.053 ; r6[3]     ; Register_alu[3]$latch ; clk          ; rs[3]       ; 0.000        ; 0.026      ; 1.079      ;
; 1.059 ; r4[7]     ; Register_alu[7]$latch ; clk          ; rs[3]       ; 0.000        ; -0.033     ; 1.026      ;
; 1.060 ; r0[6]     ; Register_alu[6]$latch ; clk          ; rs[3]       ; 0.000        ; -0.028     ; 1.032      ;
; 1.061 ; r7[7]     ; Register_alu[7]$latch ; clk          ; rs[3]       ; 0.000        ; -0.033     ; 1.028      ;
; 1.062 ; r4[4]     ; Register_alu[4]$latch ; clk          ; rs[3]       ; 0.000        ; -0.030     ; 1.032      ;
; 1.062 ; r0[7]     ; Register_alu[7]$latch ; clk          ; rs[3]       ; 0.000        ; -0.030     ; 1.032      ;
; 1.071 ; r1[2]     ; Register_alu[2]$latch ; clk          ; rs[3]       ; 0.000        ; 0.027      ; 1.098      ;
; 1.081 ; r1[1]     ; Register_alu[1]$latch ; clk          ; rs[3]       ; 0.000        ; 0.050      ; 1.131      ;
; 1.087 ; r3[3]     ; Register_alu[3]$latch ; clk          ; rs[3]       ; 0.000        ; 0.029      ; 1.116      ;
; 1.088 ; r1[0]     ; Register_alu[0]$latch ; clk          ; rs[3]       ; 0.000        ; 0.049      ; 1.137      ;
; 1.089 ; r4[5]     ; Register_alu[5]$latch ; clk          ; rs[3]       ; 0.000        ; -0.056     ; 1.033      ;
; 1.097 ; r6[2]     ; Register_alu[2]$latch ; clk          ; rs[3]       ; 0.000        ; 0.024      ; 1.121      ;
; 1.106 ; r1[3]     ; Register_alu[3]$latch ; clk          ; rs[3]       ; 0.000        ; 0.029      ; 1.135      ;
; 1.111 ; r0[4]     ; Register_alu[4]$latch ; clk          ; rs[3]       ; 0.000        ; -0.027     ; 1.084      ;
; 1.113 ; r6[4]     ; Register_alu[4]$latch ; clk          ; rs[3]       ; 0.000        ; -0.030     ; 1.083      ;
; 1.123 ; r3[7]     ; Register_alu[7]$latch ; clk          ; rs[3]       ; 0.000        ; -0.029     ; 1.094      ;
; 1.125 ; r3[6]     ; Register_alu[6]$latch ; clk          ; rs[3]       ; 0.000        ; -0.027     ; 1.098      ;
; 1.135 ; r6[7]     ; Register_alu[7]$latch ; clk          ; rs[3]       ; 0.000        ; -0.033     ; 1.102      ;
; 1.153 ; r1[5]     ; Register_alu[5]$latch ; clk          ; rs[3]       ; 0.000        ; -0.056     ; 1.097      ;
; 1.163 ; r1[6]     ; Register_alu[6]$latch ; clk          ; rs[3]       ; 0.000        ; -0.027     ; 1.136      ;
; 1.174 ; r1[7]     ; Register_alu[7]$latch ; clk          ; rs[3]       ; 0.000        ; -0.029     ; 1.145      ;
; 1.176 ; r3[4]     ; Register_alu[4]$latch ; clk          ; rs[3]       ; 0.000        ; -0.027     ; 1.149      ;
; 1.195 ; r4[6]     ; Register_alu[6]$latch ; clk          ; rs[3]       ; 0.000        ; -0.031     ; 1.164      ;
; 1.201 ; r4[2]     ; Register_alu[2]$latch ; clk          ; rs[3]       ; 0.000        ; 0.024      ; 1.225      ;
; 1.225 ; r1[4]     ; Register_alu[4]$latch ; clk          ; rs[3]       ; 0.000        ; -0.027     ; 1.198      ;
; 1.244 ; r6[6]     ; Register_alu[6]$latch ; clk          ; rs[3]       ; 0.000        ; -0.031     ; 1.213      ;
+-------+-----------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                   ;
+--------+--------------+----------------+------------------+-------+------------+--------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target ;
+--------+--------------+----------------+------------------+-------+------------+--------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r0[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r0[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r0[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r0[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r0[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r0[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r0[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r0[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r0[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r0[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r0[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r0[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r0[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r0[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r0[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r0[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r1[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r1[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r1[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r1[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r1[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r1[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r1[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r1[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r1[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r1[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r1[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r1[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r1[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r1[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r1[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r1[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r2[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r2[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r2[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r2[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r2[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r2[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r2[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r2[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r2[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r2[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r2[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r2[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r2[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r2[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r2[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r2[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r3[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r3[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r3[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r3[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r3[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r3[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r3[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r3[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r3[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r3[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r3[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r3[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r3[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r3[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r3[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r3[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r4[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r4[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r4[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r4[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r4[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r4[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r4[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r4[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r4[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r4[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r4[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r4[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r4[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r4[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r4[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r4[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r5[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r5[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r5[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r5[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r5[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r5[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r5[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r5[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r5[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r5[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r5[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r5[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r5[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r5[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r5[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r5[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r6[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; r6[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; r6[1]  ;
+--------+--------------+----------------+------------------+-------+------------+--------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'rs[3]'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; rs[3] ; Rise       ; rs[3]                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs[3] ; Rise       ; Register_alu[0]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs[3] ; Rise       ; Register_alu[0]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs[3] ; Rise       ; Register_alu[0]$latch|dataa ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs[3] ; Rise       ; Register_alu[0]$latch|dataa ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs[3] ; Rise       ; Register_alu[1]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs[3] ; Rise       ; Register_alu[1]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs[3] ; Rise       ; Register_alu[1]$latch|dataa ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs[3] ; Rise       ; Register_alu[1]$latch|dataa ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs[3] ; Rise       ; Register_alu[2]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs[3] ; Rise       ; Register_alu[2]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs[3] ; Rise       ; Register_alu[2]$latch|datab ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs[3] ; Rise       ; Register_alu[2]$latch|datab ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs[3] ; Rise       ; Register_alu[3]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs[3] ; Rise       ; Register_alu[3]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs[3] ; Rise       ; Register_alu[3]$latch|datab ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs[3] ; Rise       ; Register_alu[3]$latch|datab ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs[3] ; Rise       ; Register_alu[4]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs[3] ; Rise       ; Register_alu[4]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs[3] ; Rise       ; Register_alu[4]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs[3] ; Rise       ; Register_alu[4]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs[3] ; Rise       ; Register_alu[5]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs[3] ; Rise       ; Register_alu[5]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs[3] ; Rise       ; Register_alu[5]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs[3] ; Rise       ; Register_alu[5]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs[3] ; Rise       ; Register_alu[6]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs[3] ; Rise       ; Register_alu[6]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs[3] ; Rise       ; Register_alu[6]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs[3] ; Rise       ; Register_alu[6]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs[3] ; Rise       ; Register_alu[7]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs[3] ; Rise       ; Register_alu[7]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs[3] ; Rise       ; Register_alu[7]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs[3] ; Rise       ; Register_alu[7]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs[3] ; Rise       ; rs[3]|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs[3] ; Rise       ; rs[3]|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs[3] ; Rise       ; rs[3]~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs[3] ; Rise       ; rs[3]~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs[3] ; Rise       ; rs[3]~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs[3] ; Rise       ; rs[3]~clkctrl|outclk        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'rt[3]'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; rt[3] ; Rise       ; rt[3]                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rt[3] ; Rise       ; Register_mux[0]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rt[3] ; Rise       ; Register_mux[0]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rt[3] ; Rise       ; Register_mux[0]$latch|datab ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rt[3] ; Rise       ; Register_mux[0]$latch|datab ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rt[3] ; Rise       ; Register_mux[1]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rt[3] ; Rise       ; Register_mux[1]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rt[3] ; Rise       ; Register_mux[1]$latch|datab ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rt[3] ; Rise       ; Register_mux[1]$latch|datab ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rt[3] ; Rise       ; Register_mux[2]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rt[3] ; Rise       ; Register_mux[2]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rt[3] ; Rise       ; Register_mux[2]$latch|datab ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rt[3] ; Rise       ; Register_mux[2]$latch|datab ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rt[3] ; Rise       ; Register_mux[3]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rt[3] ; Rise       ; Register_mux[3]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rt[3] ; Rise       ; Register_mux[3]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rt[3] ; Rise       ; Register_mux[3]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rt[3] ; Rise       ; Register_mux[4]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rt[3] ; Rise       ; Register_mux[4]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rt[3] ; Rise       ; Register_mux[4]$latch|datab ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rt[3] ; Rise       ; Register_mux[4]$latch|datab ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rt[3] ; Rise       ; Register_mux[5]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rt[3] ; Rise       ; Register_mux[5]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rt[3] ; Rise       ; Register_mux[5]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rt[3] ; Rise       ; Register_mux[5]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rt[3] ; Rise       ; Register_mux[6]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rt[3] ; Rise       ; Register_mux[6]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rt[3] ; Rise       ; Register_mux[6]$latch|datab ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rt[3] ; Rise       ; Register_mux[6]$latch|datab ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rt[3] ; Rise       ; Register_mux[7]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rt[3] ; Rise       ; Register_mux[7]$latch       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rt[3] ; Rise       ; Register_mux[7]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rt[3] ; Rise       ; Register_mux[7]$latch|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rt[3] ; Rise       ; rt[3]|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rt[3] ; Rise       ; rt[3]|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rt[3] ; Rise       ; rt[3]~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rt[3] ; Rise       ; rt[3]~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rt[3] ; Rise       ; rt[3]~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rt[3] ; Rise       ; rt[3]~clkctrl|outclk        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; Register_bus[*]  ; clk        ; 2.039 ; 2.039 ; Rise       ; clk             ;
;  Register_bus[0] ; clk        ; 1.777 ; 1.777 ; Rise       ; clk             ;
;  Register_bus[1] ; clk        ; 1.681 ; 1.681 ; Rise       ; clk             ;
;  Register_bus[2] ; clk        ; 1.905 ; 1.905 ; Rise       ; clk             ;
;  Register_bus[3] ; clk        ; 1.912 ; 1.912 ; Rise       ; clk             ;
;  Register_bus[4] ; clk        ; 1.802 ; 1.802 ; Rise       ; clk             ;
;  Register_bus[5] ; clk        ; 2.039 ; 2.039 ; Rise       ; clk             ;
;  Register_bus[6] ; clk        ; 1.778 ; 1.778 ; Rise       ; clk             ;
;  Register_bus[7] ; clk        ; 1.960 ; 1.960 ; Rise       ; clk             ;
; rd[*]            ; clk        ; 3.448 ; 3.448 ; Rise       ; clk             ;
;  rd[0]           ; clk        ; 3.253 ; 3.253 ; Rise       ; clk             ;
;  rd[1]           ; clk        ; 2.760 ; 2.760 ; Rise       ; clk             ;
;  rd[2]           ; clk        ; 2.956 ; 2.956 ; Rise       ; clk             ;
;  rd[3]           ; clk        ; 3.448 ; 3.448 ; Rise       ; clk             ;
; regMem           ; clk        ; 3.413 ; 3.413 ; Rise       ; clk             ;
; regWrite         ; clk        ; 3.406 ; 3.406 ; Rise       ; clk             ;
; rs[*]            ; rs[3]      ; 3.277 ; 3.277 ; Rise       ; rs[3]           ;
;  rs[0]           ; rs[3]      ; 3.277 ; 3.277 ; Rise       ; rs[3]           ;
;  rs[1]           ; rs[3]      ; 3.268 ; 3.268 ; Rise       ; rs[3]           ;
;  rs[2]           ; rs[3]      ; 2.552 ; 2.552 ; Rise       ; rs[3]           ;
; rt[*]            ; rt[3]      ; 3.830 ; 3.830 ; Rise       ; rt[3]           ;
;  rt[0]           ; rt[3]      ; 3.772 ; 3.772 ; Rise       ; rt[3]           ;
;  rt[1]           ; rt[3]      ; 3.830 ; 3.830 ; Rise       ; rt[3]           ;
;  rt[2]           ; rt[3]      ; 2.890 ; 2.890 ; Rise       ; rt[3]           ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; Register_bus[*]  ; clk        ; -1.508 ; -1.508 ; Rise       ; clk             ;
;  Register_bus[0] ; clk        ; -1.538 ; -1.538 ; Rise       ; clk             ;
;  Register_bus[1] ; clk        ; -1.554 ; -1.554 ; Rise       ; clk             ;
;  Register_bus[2] ; clk        ; -1.582 ; -1.582 ; Rise       ; clk             ;
;  Register_bus[3] ; clk        ; -1.548 ; -1.548 ; Rise       ; clk             ;
;  Register_bus[4] ; clk        ; -1.624 ; -1.624 ; Rise       ; clk             ;
;  Register_bus[5] ; clk        ; -1.588 ; -1.588 ; Rise       ; clk             ;
;  Register_bus[6] ; clk        ; -1.508 ; -1.508 ; Rise       ; clk             ;
;  Register_bus[7] ; clk        ; -1.664 ; -1.664 ; Rise       ; clk             ;
; rd[*]            ; clk        ; -1.928 ; -1.928 ; Rise       ; clk             ;
;  rd[0]           ; clk        ; -2.222 ; -2.222 ; Rise       ; clk             ;
;  rd[1]           ; clk        ; -2.028 ; -2.028 ; Rise       ; clk             ;
;  rd[2]           ; clk        ; -1.928 ; -1.928 ; Rise       ; clk             ;
;  rd[3]           ; clk        ; -2.419 ; -2.419 ; Rise       ; clk             ;
; regMem           ; clk        ; -2.384 ; -2.384 ; Rise       ; clk             ;
; regWrite         ; clk        ; -2.377 ; -2.377 ; Rise       ; clk             ;
; rs[*]            ; rs[3]      ; -1.898 ; -1.898 ; Rise       ; rs[3]           ;
;  rs[0]           ; rs[3]      ; -2.049 ; -2.049 ; Rise       ; rs[3]           ;
;  rs[1]           ; rs[3]      ; -2.078 ; -2.078 ; Rise       ; rs[3]           ;
;  rs[2]           ; rs[3]      ; -1.898 ; -1.898 ; Rise       ; rs[3]           ;
; rt[*]            ; rt[3]      ; -1.819 ; -1.819 ; Rise       ; rt[3]           ;
;  rt[0]           ; rt[3]      ; -2.038 ; -2.038 ; Rise       ; rt[3]           ;
;  rt[1]           ; rt[3]      ; -2.056 ; -2.056 ; Rise       ; rt[3]           ;
;  rt[2]           ; rt[3]      ; -1.819 ; -1.819 ; Rise       ; rt[3]           ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; Register_alu[*]  ; rs[3]      ; 3.667 ; 3.667 ; Rise       ; rs[3]           ;
;  Register_alu[0] ; rs[3]      ; 3.484 ; 3.484 ; Rise       ; rs[3]           ;
;  Register_alu[1] ; rs[3]      ; 3.485 ; 3.485 ; Rise       ; rs[3]           ;
;  Register_alu[2] ; rs[3]      ; 3.667 ; 3.667 ; Rise       ; rs[3]           ;
;  Register_alu[3] ; rs[3]      ; 3.590 ; 3.590 ; Rise       ; rs[3]           ;
;  Register_alu[4] ; rs[3]      ; 3.608 ; 3.608 ; Rise       ; rs[3]           ;
;  Register_alu[5] ; rs[3]      ; 3.664 ; 3.664 ; Rise       ; rs[3]           ;
;  Register_alu[6] ; rs[3]      ; 3.611 ; 3.611 ; Rise       ; rs[3]           ;
;  Register_alu[7] ; rs[3]      ; 3.624 ; 3.624 ; Rise       ; rs[3]           ;
; Register_mux[*]  ; rt[3]      ; 3.699 ; 3.699 ; Rise       ; rt[3]           ;
;  Register_mux[0] ; rt[3]      ; 3.579 ; 3.579 ; Rise       ; rt[3]           ;
;  Register_mux[1] ; rt[3]      ; 3.681 ; 3.681 ; Rise       ; rt[3]           ;
;  Register_mux[2] ; rt[3]      ; 3.474 ; 3.474 ; Rise       ; rt[3]           ;
;  Register_mux[3] ; rt[3]      ; 3.580 ; 3.580 ; Rise       ; rt[3]           ;
;  Register_mux[4] ; rt[3]      ; 3.464 ; 3.464 ; Rise       ; rt[3]           ;
;  Register_mux[5] ; rt[3]      ; 3.594 ; 3.594 ; Rise       ; rt[3]           ;
;  Register_mux[6] ; rt[3]      ; 3.698 ; 3.698 ; Rise       ; rt[3]           ;
;  Register_mux[7] ; rt[3]      ; 3.699 ; 3.699 ; Rise       ; rt[3]           ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; Register_alu[*]  ; rs[3]      ; 3.484 ; 3.484 ; Rise       ; rs[3]           ;
;  Register_alu[0] ; rs[3]      ; 3.484 ; 3.484 ; Rise       ; rs[3]           ;
;  Register_alu[1] ; rs[3]      ; 3.485 ; 3.485 ; Rise       ; rs[3]           ;
;  Register_alu[2] ; rs[3]      ; 3.667 ; 3.667 ; Rise       ; rs[3]           ;
;  Register_alu[3] ; rs[3]      ; 3.590 ; 3.590 ; Rise       ; rs[3]           ;
;  Register_alu[4] ; rs[3]      ; 3.608 ; 3.608 ; Rise       ; rs[3]           ;
;  Register_alu[5] ; rs[3]      ; 3.664 ; 3.664 ; Rise       ; rs[3]           ;
;  Register_alu[6] ; rs[3]      ; 3.611 ; 3.611 ; Rise       ; rs[3]           ;
;  Register_alu[7] ; rs[3]      ; 3.624 ; 3.624 ; Rise       ; rs[3]           ;
; Register_mux[*]  ; rt[3]      ; 3.464 ; 3.464 ; Rise       ; rt[3]           ;
;  Register_mux[0] ; rt[3]      ; 3.579 ; 3.579 ; Rise       ; rt[3]           ;
;  Register_mux[1] ; rt[3]      ; 3.681 ; 3.681 ; Rise       ; rt[3]           ;
;  Register_mux[2] ; rt[3]      ; 3.474 ; 3.474 ; Rise       ; rt[3]           ;
;  Register_mux[3] ; rt[3]      ; 3.580 ; 3.580 ; Rise       ; rt[3]           ;
;  Register_mux[4] ; rt[3]      ; 3.464 ; 3.464 ; Rise       ; rt[3]           ;
;  Register_mux[5] ; rt[3]      ; 3.594 ; 3.594 ; Rise       ; rt[3]           ;
;  Register_mux[6] ; rt[3]      ; 3.698 ; 3.698 ; Rise       ; rt[3]           ;
;  Register_mux[7] ; rt[3]      ; 3.699 ; 3.699 ; Rise       ; rt[3]           ;
+------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.653  ; 0.609 ; N/A      ; N/A     ; -1.631              ;
;  clk             ; N/A     ; N/A   ; N/A      ; N/A     ; -1.631              ;
;  rs[3]           ; -3.813  ; 0.682 ; N/A      ; N/A     ; -1.631              ;
;  rt[3]           ; -4.653  ; 0.609 ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS  ; -54.118 ; 0.0   ; 0.0      ; 0.0     ; -83.101             ;
;  clk             ; N/A     ; N/A   ; N/A      ; N/A     ; -79.839             ;
;  rs[3]           ; -25.560 ; 0.000 ; N/A      ; N/A     ; -1.631              ;
;  rt[3]           ; -28.558 ; 0.000 ; N/A      ; N/A     ; -1.631              ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; Register_bus[*]  ; clk        ; 4.508 ; 4.508 ; Rise       ; clk             ;
;  Register_bus[0] ; clk        ; 3.869 ; 3.869 ; Rise       ; clk             ;
;  Register_bus[1] ; clk        ; 3.650 ; 3.650 ; Rise       ; clk             ;
;  Register_bus[2] ; clk        ; 4.174 ; 4.174 ; Rise       ; clk             ;
;  Register_bus[3] ; clk        ; 4.236 ; 4.236 ; Rise       ; clk             ;
;  Register_bus[4] ; clk        ; 4.049 ; 4.049 ; Rise       ; clk             ;
;  Register_bus[5] ; clk        ; 4.508 ; 4.508 ; Rise       ; clk             ;
;  Register_bus[6] ; clk        ; 3.881 ; 3.881 ; Rise       ; clk             ;
;  Register_bus[7] ; clk        ; 4.238 ; 4.238 ; Rise       ; clk             ;
; rd[*]            ; clk        ; 8.203 ; 8.203 ; Rise       ; clk             ;
;  rd[0]           ; clk        ; 7.715 ; 7.715 ; Rise       ; clk             ;
;  rd[1]           ; clk        ; 6.297 ; 6.297 ; Rise       ; clk             ;
;  rd[2]           ; clk        ; 6.828 ; 6.828 ; Rise       ; clk             ;
;  rd[3]           ; clk        ; 8.203 ; 8.203 ; Rise       ; clk             ;
; regMem           ; clk        ; 8.014 ; 8.014 ; Rise       ; clk             ;
; regWrite         ; clk        ; 8.107 ; 8.107 ; Rise       ; clk             ;
; rs[*]            ; rs[3]      ; 7.945 ; 7.945 ; Rise       ; rs[3]           ;
;  rs[0]           ; rs[3]      ; 7.945 ; 7.945 ; Rise       ; rs[3]           ;
;  rs[1]           ; rs[3]      ; 7.818 ; 7.818 ; Rise       ; rs[3]           ;
;  rs[2]           ; rs[3]      ; 6.004 ; 6.004 ; Rise       ; rs[3]           ;
; rt[*]            ; rt[3]      ; 9.320 ; 9.320 ; Rise       ; rt[3]           ;
;  rt[0]           ; rt[3]      ; 9.116 ; 9.116 ; Rise       ; rt[3]           ;
;  rt[1]           ; rt[3]      ; 9.320 ; 9.320 ; Rise       ; rt[3]           ;
;  rt[2]           ; rt[3]      ; 6.790 ; 6.790 ; Rise       ; rt[3]           ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; Register_bus[*]  ; clk        ; -1.508 ; -1.508 ; Rise       ; clk             ;
;  Register_bus[0] ; clk        ; -1.538 ; -1.538 ; Rise       ; clk             ;
;  Register_bus[1] ; clk        ; -1.554 ; -1.554 ; Rise       ; clk             ;
;  Register_bus[2] ; clk        ; -1.582 ; -1.582 ; Rise       ; clk             ;
;  Register_bus[3] ; clk        ; -1.548 ; -1.548 ; Rise       ; clk             ;
;  Register_bus[4] ; clk        ; -1.624 ; -1.624 ; Rise       ; clk             ;
;  Register_bus[5] ; clk        ; -1.588 ; -1.588 ; Rise       ; clk             ;
;  Register_bus[6] ; clk        ; -1.508 ; -1.508 ; Rise       ; clk             ;
;  Register_bus[7] ; clk        ; -1.664 ; -1.664 ; Rise       ; clk             ;
; rd[*]            ; clk        ; -1.928 ; -1.928 ; Rise       ; clk             ;
;  rd[0]           ; clk        ; -2.222 ; -2.222 ; Rise       ; clk             ;
;  rd[1]           ; clk        ; -2.028 ; -2.028 ; Rise       ; clk             ;
;  rd[2]           ; clk        ; -1.928 ; -1.928 ; Rise       ; clk             ;
;  rd[3]           ; clk        ; -2.419 ; -2.419 ; Rise       ; clk             ;
; regMem           ; clk        ; -2.384 ; -2.384 ; Rise       ; clk             ;
; regWrite         ; clk        ; -2.377 ; -2.377 ; Rise       ; clk             ;
; rs[*]            ; rs[3]      ; -1.898 ; -1.898 ; Rise       ; rs[3]           ;
;  rs[0]           ; rs[3]      ; -2.049 ; -2.049 ; Rise       ; rs[3]           ;
;  rs[1]           ; rs[3]      ; -2.078 ; -2.078 ; Rise       ; rs[3]           ;
;  rs[2]           ; rs[3]      ; -1.898 ; -1.898 ; Rise       ; rs[3]           ;
; rt[*]            ; rt[3]      ; -1.819 ; -1.819 ; Rise       ; rt[3]           ;
;  rt[0]           ; rt[3]      ; -2.038 ; -2.038 ; Rise       ; rt[3]           ;
;  rt[1]           ; rt[3]      ; -2.056 ; -2.056 ; Rise       ; rt[3]           ;
;  rt[2]           ; rt[3]      ; -1.819 ; -1.819 ; Rise       ; rt[3]           ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; Register_alu[*]  ; rs[3]      ; 7.145 ; 7.145 ; Rise       ; rs[3]           ;
;  Register_alu[0] ; rs[3]      ; 6.630 ; 6.630 ; Rise       ; rs[3]           ;
;  Register_alu[1] ; rs[3]      ; 6.631 ; 6.631 ; Rise       ; rs[3]           ;
;  Register_alu[2] ; rs[3]      ; 7.145 ; 7.145 ; Rise       ; rs[3]           ;
;  Register_alu[3] ; rs[3]      ; 6.895 ; 6.895 ; Rise       ; rs[3]           ;
;  Register_alu[4] ; rs[3]      ; 6.770 ; 6.770 ; Rise       ; rs[3]           ;
;  Register_alu[5] ; rs[3]      ; 6.991 ; 6.991 ; Rise       ; rs[3]           ;
;  Register_alu[6] ; rs[3]      ; 6.777 ; 6.777 ; Rise       ; rs[3]           ;
;  Register_alu[7] ; rs[3]      ; 6.795 ; 6.795 ; Rise       ; rs[3]           ;
; Register_mux[*]  ; rt[3]      ; 7.175 ; 7.175 ; Rise       ; rt[3]           ;
;  Register_mux[0] ; rt[3]      ; 6.895 ; 6.895 ; Rise       ; rt[3]           ;
;  Register_mux[1] ; rt[3]      ; 6.988 ; 6.988 ; Rise       ; rt[3]           ;
;  Register_mux[2] ; rt[3]      ; 6.591 ; 6.591 ; Rise       ; rt[3]           ;
;  Register_mux[3] ; rt[3]      ; 6.731 ; 6.731 ; Rise       ; rt[3]           ;
;  Register_mux[4] ; rt[3]      ; 6.581 ; 6.581 ; Rise       ; rt[3]           ;
;  Register_mux[5] ; rt[3]      ; 6.751 ; 6.751 ; Rise       ; rt[3]           ;
;  Register_mux[6] ; rt[3]      ; 7.175 ; 7.175 ; Rise       ; rt[3]           ;
;  Register_mux[7] ; rt[3]      ; 7.050 ; 7.050 ; Rise       ; rt[3]           ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; Register_alu[*]  ; rs[3]      ; 3.484 ; 3.484 ; Rise       ; rs[3]           ;
;  Register_alu[0] ; rs[3]      ; 3.484 ; 3.484 ; Rise       ; rs[3]           ;
;  Register_alu[1] ; rs[3]      ; 3.485 ; 3.485 ; Rise       ; rs[3]           ;
;  Register_alu[2] ; rs[3]      ; 3.667 ; 3.667 ; Rise       ; rs[3]           ;
;  Register_alu[3] ; rs[3]      ; 3.590 ; 3.590 ; Rise       ; rs[3]           ;
;  Register_alu[4] ; rs[3]      ; 3.608 ; 3.608 ; Rise       ; rs[3]           ;
;  Register_alu[5] ; rs[3]      ; 3.664 ; 3.664 ; Rise       ; rs[3]           ;
;  Register_alu[6] ; rs[3]      ; 3.611 ; 3.611 ; Rise       ; rs[3]           ;
;  Register_alu[7] ; rs[3]      ; 3.624 ; 3.624 ; Rise       ; rs[3]           ;
; Register_mux[*]  ; rt[3]      ; 3.464 ; 3.464 ; Rise       ; rt[3]           ;
;  Register_mux[0] ; rt[3]      ; 3.579 ; 3.579 ; Rise       ; rt[3]           ;
;  Register_mux[1] ; rt[3]      ; 3.681 ; 3.681 ; Rise       ; rt[3]           ;
;  Register_mux[2] ; rt[3]      ; 3.474 ; 3.474 ; Rise       ; rt[3]           ;
;  Register_mux[3] ; rt[3]      ; 3.580 ; 3.580 ; Rise       ; rt[3]           ;
;  Register_mux[4] ; rt[3]      ; 3.464 ; 3.464 ; Rise       ; rt[3]           ;
;  Register_mux[5] ; rt[3]      ; 3.594 ; 3.594 ; Rise       ; rt[3]           ;
;  Register_mux[6] ; rt[3]      ; 3.698 ; 3.698 ; Rise       ; rt[3]           ;
;  Register_mux[7] ; rt[3]      ; 3.699 ; 3.699 ; Rise       ; rt[3]           ;
+------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; rs[3]    ; 64       ; 0        ; 0        ; 0        ;
; clk        ; rt[3]    ; 64       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; rs[3]    ; 64       ; 0        ; 0        ; 0        ;
; clk        ; rt[3]    ; 64       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 496   ; 496  ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Nov 14 23:24:35 2018
Info: Command: quartus_sta Register_v1 -c Register_v1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 16 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Register_v1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name rs[3] rs[3]
    Info (332105): create_clock -period 1.000 -name rt[3] rt[3]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332140): No fmax paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.653
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.653       -28.558 rt[3] 
    Info (332119):    -3.813       -25.560 rs[3] 
Info (332146): Worst-case hold slack is 1.221
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.221         0.000 rt[3] 
    Info (332119):     1.406         0.000 rs[3] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -79.839 clk 
    Info (332119):    -1.631        -1.631 rs[3] 
    Info (332119):    -1.631        -1.631 rt[3] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.192
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.192        -6.121 rt[3] 
    Info (332119):    -0.855        -4.925 rs[3] 
Info (332146): Worst-case hold slack is 0.609
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.609         0.000 rt[3] 
    Info (332119):     0.682         0.000 rs[3] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -65.380 clk 
    Info (332119):    -1.380        -1.380 rs[3] 
    Info (332119):    -1.380        -1.380 rt[3] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4540 megabytes
    Info: Processing ended: Wed Nov 14 23:24:38 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


