## Paging(페이징 기법)
* 페이징은 프로세스를 일정한 크기로 잘라 메모리에 적재하는 방식이다. 
* 단순히 크기로 나누기 때문에 비슷한 요소라도 컴퓨터에 연속적으로 할당되지않는다. -> 페이지테이블 통한해결.
* 페이징에서는 Physical memory의 각 block을 frame이라 하고, Logical Memory의 각 Block을 페이지라고한다.
* 프레임을 작게 나눌 수록 fragmentation은 적게 생기고, 실제로 External Fragmentation이 거의 생기지 않는다.  
그리고 Logical Address를 Physical Address로 변환하는 페이지 테이블이 필요하다.
* CPU에 의해서 만들어진 주소(Logical Address)는 page number와 page offset 두 부분으로 나뉜다.  
  page number는 페이지 테이블의 인덱스로 페이지 테이블에 접근할 때 사용된다.  
  page offset은 Physical Address를 얻을 때 쓰이며, 페이지 테이블의 base Address에 page offset을 더하면, physical address를 구할 수 있다.  
  ![KakaoTalk_Photo_2019-03-28-18-40-41](https://user-images.githubusercontent.com/21151247/55147068-123f0480-5189-11e9-9311-fa1c1dc98fa1.jpeg)

* 페이징을 사용하면 Internal Fragmentation이 발생할 수 있다. 왜냐하면, 프로세스의 크기가 페이지의 배수가 아니라면 마지막   
  프로세스의 페이지는 페이지의 한 프레임을 다 채울 수 없기 때문이다.
* Protection(프로세스가 자신이 할당받은 만큼의 메모리만 사용하게 하는 것)
  - 메모리 할당시 Contiguous한 경우는 limit만 비교해줘도 메모리를 보호할 수 있었다. 하지만, 페이징은 contiguous하지 않기  
    때문에 다른 방법을 사용해야한다.  
    페이지 테이블의 각 항목에는 valid-invalid bit 가 붙어있다. 그 값이 valid면 접근하게 하고, invalid라면 해당 페이지가  
    Logical Address space에 속하지 않아 접근할 수 없다는 것을 의미한다.
* TLB(Translation Look-aside Buffer)
  - 페이지 테이블은 메모리에 저장되어 있다. PTBR(Page Table Base Register)가 페이지 테이블의 위치를 가리키고,  
    PTLR(Page Table Length Register)가 페이지 테이블의 크기를 가지고있다.  
    따라서, 매번 데이터에 접근할 때마다 PTBR과 PTLR에 접근해야 하기 때문에 비효율적이다.  
    그래서 캐시같은 것을 사용해 해결한 것이 바로 TLB이다.  
  - TLB는 참조했던 페이지를 담아주는 캐시 역할을 한다. TLB는 key와 value 한쌍으로 이루어진 Acssociate Memory이며,  
    CPU는 페이지 테이블 보다 TLB를 먼저 참조한다.
  - page number가 TLB에서 발견되는 비율을 hit ratio라고 하며 Effective access memory(유효접근시간)을 구하는데 사용할 수 있다.
  
  ## Segment(세그멘트)
  * 하나의 프로세스를 여러개의 논리적인 단위로 나눈 것이다. ex) main, function, object 등으로
    
  
  
