module signExtend(input[16:0] in, output[31:0] out);

assign out[15:0]=in[15:0];
assign out[31]=in[16];
assign out[30:16]=in[16]?17'b 1_1111_1111_1111_1111:0;

endmodule
