নিম্নলিখিত নিয়মিত অভিব্যক্তিগুলির মধ্যে কোনটি (a* + b)*(c + d) এর সমতুল্য (একই সেট স্ট্রিং বর্ণনা করে)?,a*(c + d)+ b(c + d),a*(c + d)* + b(c + d)*,a*(c + d)+ b*(c + d),(a + b)*c +(a + b)*d,D
"একটি নির্দিষ্ট পাইপলাইনড RISC মেশিনে 8টি সাধারণ-উদ্দেশ্য রেজিস্টার R0, R1, . . . , R7 রয়েছে এবং নিম্নলিখিত অপারেশনগুলি সমর্থন করে।
ADD Rs1, Rs2, Rd Rs1 এর সাথে Rs2 যোগ করুন এবং যোগফল Rd তে রাখুন
MUL Rs1, Rs2, Rd Rs1 কে Rs2 দিয়ে গুণ করুন এবং গুণফল Rd তে রাখুন
একটি অপারেশন সাধারণত একটি চক্র নেয়; তবে, একটি অপারেশন দুটি চক্র নেয় যদি এটি একটি অপারেশন ক্রমে তার পরের অপারেশনের জন্য প্রয়োজনীয় ফলাফল উৎপন্ন করে। AB + ABC + BC এক্সপ্রেশনটি বিবেচনা করুন, যেখানে A, B, C ভেরিয়েবলগুলি R0, R1, R2 রেজিস্টারে অবস্থিত। যদি এই তিনটি রেজিস্টারের বিষয়বস্তু পরিবর্তন করা না যায়, তাহলে AB + ABC + BC এর মান গণনা করার জন্য একটি অপারেশন ক্রমের জন্য ন্যূনতম কত ঘড়ির চক্র প্রয়োজন?",৫,৬,৭,৮,B
"সিঙ্গেলটন ডিজাইন প্যাটার্ন ব্যবহার করা হয় নিশ্চিত করার জন্য যে একটি ক্লাসের শুধুমাত্র একটি ইনস্ট্যান্স তৈরি করা যেতে পারে। নিম্নলিখিত কোনটি (গুলি) এই ডিজাইন প্যাটার্নের ক্ষেত্রে সত্য?
I. সিঙ্গেলটন ক্লাসের একটি স্ট্যাটিক ফ্যাক্টরি মেথড রয়েছে যা এর ইনস্ট্যান্স প্রদান করে।
II. সিঙ্গেলটন ক্লাস অন্য একটি ক্লাসের সাবক্লাস হতে পারে।
III. সিঙ্গেলটন ক্লাসের একটি প্রাইভেট কনস্ট্রাক্টর রয়েছে।",আমি শুধু,দ্বিতীয় মাত্র,শুধুমাত্র III,"I, II, এবং III",D
"একটি কম্পাইলার নিম্নলিখিত অ্যাসাইনমেন্ট স্টেটমেন্টের জন্য কোড তৈরি করে।
G := (A + B) * C - (D + E) * F
টার্গেট মেশিনে একটি একক অ্যাকুমুলেটর এবং একটি সিঙ্গেল-অ্যাড্রেস ইনস্ট্রাকশন সেট রয়েছে যা লোড, স্টোর, যোগ, বিয়োগ এবং গুণ ইনস্ট্রাকশন নিয়ে গঠিত। অঙ্কগণিত অপারেশনগুলির জন্য, বাম অপারেন্ড অ্যাকুমুলেটর থেকে নেওয়া হয় এবং ফলাফল অ্যাকুমুলেটরে প্রদর্শিত হয়। ফলস্বরূপ কোডে সর্বনিম্ন সম্ভাব্য ইনস্ট্রাকশন সংখ্যা হল",৫,৬,৭,৯,D
"একটি কম্পিউটার ডিজাইন বিবেচনা করুন যেখানে একাধিক প্রসেসর, প্রত্যেকটি একটি ব্যক্তিগত ক্যাশ মেমরি সহ, একটি একক বাস ব্যবহার করে গ্লোবাল মেমরি শেয়ার করে। এই বাসটি হল গুরুত্বপূর্ণ সিস্টেম সম্পদ। প্রতিটি প্রসেসর প্রতি 500 ন্যানোসেকেন্ডে একটি নির্দেশ সম্পাদন করতে পারে যতক্ষণ মেমরি রেফারেন্সগুলি তার স্থানীয় ক্যাশ দ্বারা সন্তুষ্ট হয়। যখন একটি ক্যাশ মিস ঘটে, প্রসেসরটি অতিরিক্ত 2,000 ন্যানোসেকেন্ডের জন্য বিলম্বিত হয়। এই অতিরিক্ত বিলম্বের অর্ধেক সময়ে, বাসটি ক্যাশ মিস পরিবেশন করার জন্য নিবেদিত থাকে। অন্য অর্ধেক সময়ে, প্রসেসর চালিয়ে যেতে পারে না, কিন্তু বাসটি অন্য প্রসেসরগুলির অনুরোধ পরিবেশন করার জন্য মুক্ত থাকে। গড়ে, প্রতিটি নির্দেশের জন্য 2টি মেমরি রেফারেন্স প্রয়োজন হয়। গড়ে, রেফারেন্সের 1 শতাংশে ক্যাশ মিস ঘটে। অন্য প্রসেসরগুলির প্রতিযোগিতার কারণে বিলম্ব উপেক্ষা করে, একটি একক প্রসেসর বাসের ক্ষমতার কী অনুপাত ব্যবহার করবে?",১/৫০,১/২৭,১/২৫,২/২৭,B
