INST:    1100 0001 1111 0000 lbi r1, 0xFFF0
ARCH:    REG: 1 VALUE: 0xfff0  
VERILOG: REG: 1 VALUE: 0xfff0
INST:    1100 0010 0000 0100 lbi r2, 4
ARCH:    REG: 2 VALUE: 0x0004  
VERILOG: REG: 2 VALUE: 0x0004
INST:    1101 0001 0100 1110 ror r3, r1, r2
ARCH:    REG: 3 VALUE: 0x0fff  
VERILOG: REG: 3 VALUE: 0x0fff
INST:    0000 0000 0000 0000 halt
SUCCESS: No differences
