---
layout: post
title: "CoaXPress 线缆和接插件的设计要求"
date: "2022-05-24T21:17:39.207Z"
---
CoaXPress 线缆和接插件的设计要求
=====================

本文的原理部分内容不仅适用于CoaXPress 协议，也同样适用于其它高速信号传输情形。在高速、低干扰信号传输时，线缆和接插件的选取是非常讲究的，我们在实际应用中经常会遇到线缆原因、阻抗匹配原因导致的传输、测量问题，相信本文会对所有使用同轴线缆作为数字传输介质的用户有帮助。

假设读者已经对信号反射、阻抗匹配有基本了解，如果不清楚，可以参考  [网络文章](https://blog.csdn.net/SCzeidan/article/details/122560569)

简介
==

1、CoaXPress使用75欧姆阻抗电缆，AC,DC性能需要满足要求；

2、接插件使用75 Ω BNC，Micro-BNC，DIN 1.0/2.3；

线缆
==

阻抗
--

线缆阻抗要求 75 Ω ± 4 Ω， ± 4 Ω的精度是满足协议对于反射的要求的。

回波损耗RL（Return Loss）指的是射频输入信号反射回来的功率与输入信号功率的比值。是以db为单位，是一个负数。在理想情况下，负载与发射电路的阻抗完全匹配，完全没有反射功率，这时的回波损耗为无限小。但是在工程上阻抗不可能完全匹配，因此反射功率是一定存在的。最差的情况是输入功率完全被反射，此时回波损耗为0。因此对回波损耗这个技术参数，数值越低表示负载和传输链路性能越好 ；

CXP要求实际的回波损耗在下列测试条件下要优于表中的值（表格中只标注了线缆最高速率的一半以内的频率，这是因为数据传输是DDR双边沿的，在时钟信号的上升沿和下降沿均携带有效数据）。

![](https://img2022.cnblogs.com/blog/2747207/202205/2747207-20220524150325199-476731624.png)

线缆长度
----

CoaXPress的最大长度要满足3个要求中最低的要求：

1、线缆压降不超过3.5V；

2、高速信号衰减率；

3、低速信号衰减率要求；

### 线缆压降

单条线缆压降最大不超过3.5V，此时为了保证13W的功率，需要向负载输出对应负载端 702mA 的电流13W /18.5V = 702mA,其中18.5V是负载端压降的最低要求。那么3.5V/702mA = 4.98Ω. 这个 4.98Ω包含了接插件位置、线缆核心和屏蔽层的电阻误差，通常线缆越长误差越大，因此需要限制线缆长度；

### 高速信号衰减率

这里的衰减率和回波损耗属于同一个概念，下表给出了不同线缆bit速率下允许的最大功率损耗以及当前对应的测试信号频率，其中Belden 1494A只是线缆的一个型号以及当前型号对应的线缆长度。（表格中只标注了线缆最高速率的一半以内的频率，这是因为数据传输是DDR双边沿的，在时钟信号的上升沿和下降沿均携带有效数据）

![](https://img2022.cnblogs.com/blog/2747207/202205/2747207-20220524155631206-394356429.png)

### 低速信号衰减率

协议要求CXP1.1协议对应的20.83Mbps低速信号对应的损耗要低于-4.74dB ，CXP2.0对应的低速信号损耗要低于-2.5dB；

以上3个条件限制了线缆的总长度，其中最核心的还是高速信号对应的损耗要求。

电流承载能力
------

线缆应当能够承载至少1A的电流，这个1A也容易理解，最小18.5V的电压对应了702mA电流，再给一些功率的裕量，1A是个最低要求。

电缆衰减评估
------

上文已经提到了不同bit速率下线缆允许的最大衰减，那么如何评估一条线缆是否是否具备良好的AC特性，从而在有效带宽内均满足衰减要求呢？

由于HOST接收端会放置均衡器，因此我们可以近似认为线缆衰减模型为理想模型，只需要在带宽内通过测量40-50个点拟合模型曲线，带宽内残差不超过1dB即可。

Attenuation (dB) = – A0 – SQRT(f / A1) – f / A2

• f指测量点的频率

• A0是DC衰减.

• A1 是skin effect losses 中文为趋肤效应或者蒙皮效应，指的是高速信号更倾向于流经浅层铜皮的现象，该参数就和具体的工艺相关.

• A2是 dielectric losses中文为介质损耗，这个东西就顾名思义，由于线缆材质不可能完全一致，信号穿越时由于反射会造成一定损耗。

如下图所示，测试使用了非75欧姆的线缆作为反例进行说明，拟合得到的曲线显示在时钟速率接近3GHz时对应的残差出现了大于1dB的情形，那么数据完整性在6Gbps时将无法保证。

![](https://img2022.cnblogs.com/blog/2747207/202205/2747207-20220524215039009-1321807716.png)

接插件
===

CXP1.1使用的是DIN 1.0/2.3，CXP2.1改用了Micro-BNC，原因是实际测试时DIN的高频性能不如BNC，且BNC更加便宜。

![](https://img2022.cnblogs.com/blog/2747207/202205/2747207-20220524220522998-1623821267.png)

FPGA, PCIe,ZYNQ, C#,C++ 2897551649@qq.com