Prueba de Compuertas Lógicas en FPGA con Quartus y Verilog

📌 Descripción

Este proyecto implementa y prueba compuertas lógicas en un FPGA utilizando Quartus y Verilog. El módulo principal (gates.v) define varias compuertas como AND, OR, XOR y NOT..

⚙️ Requisitos

Quartus Prime (Intel FPGA)

FPGA compatible (Ejemplo: Cyclone IV, MAX10)

Cable de programación JTAG

📂 Estructura del Proyecto

/gates_project

│── gates.v         # Módulo principal con compuertas lógicas

│── gates_tb.v      # Testbench para simulación

│── gates.qpf       # Archivo del proyecto en Quartus

│── gates.qsf       # Archivo de configuración del FPGA

│── README.md       # Este archivo
