

================================================================
== Vitis HLS Report for 'instrument_34u_16u_1u_1u_ap_uint_392_ap_uint_8_s'
================================================================
* Date:           Wed Aug  7 11:37:33 2024

* Version:        2022.2 (Build 3670227 on Oct 13 2022)
* Project:        project_instrwrap
* Solution:       sol1 (Vivado IP Flow Target)
* Product family: versal
* Target device:  xcvm1802-vsva2197-2MP-e-S


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+---------+----------+------------+
    |  Clock |  Target | Estimated| Uncertainty|
    +--------+---------+----------+------------+
    |ap_clk  |  3.30 ns|  2.351 ns|     0.89 ns|
    +--------+---------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+----------+
    |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline |
    |   min   |   max   |    min   |    max   | min | max |   Type   |
    +---------+---------+----------+----------+-----+-----+----------+
    |        2|        2|  6.600 ns|  6.600 ns|    1|    1|  yes(flp)|
    +---------+---------+----------+----------+-----+-----+----------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        N/A



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+------+---------+--------+-----+
|       Name      | BRAM_18K|  DSP |    FF   |   LUT  | URAM|
+-----------------+---------+------+---------+--------+-----+
|DSP              |        -|     -|        -|       -|    -|
|Expression       |        -|     -|        0|    1116|    -|
|FIFO             |        0|     -|      118|     109|    -|
|Instance         |        -|     -|        -|       -|    -|
|Memory           |        -|     -|        -|       -|    -|
|Multiplexer      |        -|     -|        -|     376|    -|
|Register         |        -|     -|      729|       -|    -|
+-----------------+---------+------+---------+--------+-----+
|Total            |        0|     0|      847|    1601|    0|
+-----------------+---------+------+---------+--------+-----+
|Available        |     1934|  1968|  1799680|  899840|  463|
+-----------------+---------+------+---------+--------+-----+
|Utilization (%)  |        0|     0|       ~0|      ~0|    0|
+-----------------+---------+------+---------+--------+-----+

+ Detail: 
    * Instance: 
    N/A

    * DSP: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    +-------------------+---------+-----+----+-----+------+-----+---------+
    |        Name       | BRAM_18K|  FF | LUT| URAM| Depth| Bits| Size:D*B|
    +-------------------+---------+-----+----+-----+------+-----+---------+
    |timestamps_fifo_U  |        0|  118|   0|    -|    34|   32|     1088|
    +-------------------+---------+-----+----+-----+------+-----+---------+
    |Total              |        0|  118|   0|    0|    34|   32|     1088|
    +-------------------+---------+-----+----+-----+------+-----+---------+

    * Expression: 
    +------------------------------------+----------+----+---+----+------------+------------+
    |            Variable Name           | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +------------------------------------+----------+----+---+----+------------+------------+
    |add_ln186_fu_1790_p2                |         +|   0|  0|   5|           5|           1|
    |add_ln840_1_fu_1818_p2              |         +|   0|  0|  32|          32|           1|
    |add_ln840_fu_1883_p2                |         +|   0|  0|   8|           8|           1|
    |sub_ln186_1_fu_1862_p2              |         -|   0|  0|  32|          32|          32|
    |sub_ln186_fu_1847_p2                |         -|   0|  0|  32|          32|          32|
    |ap_condition_134                    |       and|   0|  0|   2|           1|           1|
    |ap_condition_163                    |       and|   0|  0|   2|           1|           1|
    |ap_condition_64                     |       and|   0|  0|   2|           1|           1|
    |finnox0_read_nbread_fu_353_p2_0     |       and|   0|  0|   2|           1|           0|
    |timestamps_read_nbread_fu_359_p2_0  |       and|   0|  0|   2|           1|           0|
    |first_fu_436_p2                     |      icmp|   0|  0|   2|           5|           1|
    |icmp_ln1019_fu_1784_p2              |      icmp|   0|  0|   2|           5|           4|
    |ap_block_state1_pp0_stage0_iter0    |        or|   0|  0|   2|           1|           1|
    |or_ln162_fu_1772_p2                 |        or|   0|  0|   2|           1|           1|
    |select_ln163_fu_1796_p3             |    select|   0|  0|   5|           1|           1|
    |select_ln368_10_fu_824_p3           |    select|   0|  0|  15|           1|           1|
    |select_ln368_11_fu_860_p3           |    select|   0|  0|  15|           1|           1|
    |select_ln368_12_fu_896_p3           |    select|   0|  0|  15|           1|           1|
    |select_ln368_13_fu_932_p3           |    select|   0|  0|  15|           1|           1|
    |select_ln368_14_fu_968_p3           |    select|   0|  0|  15|           1|           1|
    |select_ln368_15_fu_1004_p3          |    select|   0|  0|  15|           1|           1|
    |select_ln368_16_fu_1040_p3          |    select|   0|  0|  15|           1|           1|
    |select_ln368_17_fu_1076_p3          |    select|   0|  0|  15|           1|           1|
    |select_ln368_18_fu_1112_p3          |    select|   0|  0|  15|           1|           1|
    |select_ln368_19_fu_1148_p3          |    select|   0|  0|  15|           1|           1|
    |select_ln368_1_fu_500_p3            |    select|   0|  0|  15|           1|           1|
    |select_ln368_20_fu_1184_p3          |    select|   0|  0|  15|           1|           1|
    |select_ln368_21_fu_1220_p3          |    select|   0|  0|  15|           1|           1|
    |select_ln368_22_fu_1256_p3          |    select|   0|  0|  15|           1|           1|
    |select_ln368_23_fu_1292_p3          |    select|   0|  0|  15|           1|           1|
    |select_ln368_24_fu_1328_p3          |    select|   0|  0|  15|           1|           1|
    |select_ln368_25_fu_1346_p3          |    select|   0|  0|   3|           1|           1|
    |select_ln368_2_fu_536_p3            |    select|   0|  0|  15|           1|           1|
    |select_ln368_3_fu_572_p3            |    select|   0|  0|  15|           1|           1|
    |select_ln368_4_fu_608_p3            |    select|   0|  0|  15|           1|           1|
    |select_ln368_5_fu_644_p3            |    select|   0|  0|  15|           1|           1|
    |select_ln368_6_fu_680_p3            |    select|   0|  0|  15|           1|           1|
    |select_ln368_7_fu_716_p3            |    select|   0|  0|  15|           1|           1|
    |select_ln368_8_fu_752_p3            |    select|   0|  0|  15|           1|           1|
    |select_ln368_9_fu_788_p3            |    select|   0|  0|  15|           1|           1|
    |select_ln368_fu_464_p3              |    select|   0|  0|  15|           1|           1|
    |xor_ln162_fu_1766_p2                |       xor|   0|  0|   2|           1|           2|
    |xor_ln368_10_fu_1551_p2             |       xor|   0|  0|  12|          16|          16|
    |xor_ln368_11_fu_1557_p2             |       xor|   0|  0|  12|          16|          13|
    |xor_ln368_12_fu_1563_p2             |       xor|   0|  0|  12|          16|          16|
    |xor_ln368_13_fu_1569_p2             |       xor|   0|  0|  12|          16|          13|
    |xor_ln368_14_fu_1575_p2             |       xor|   0|  0|  12|          16|          16|
    |xor_ln368_15_fu_1581_p2             |       xor|   0|  0|  12|          16|          14|
    |xor_ln368_16_fu_1587_p2             |       xor|   0|  0|  12|          16|          16|
    |xor_ln368_17_fu_1593_p2             |       xor|   0|  0|  12|          16|          14|
    |xor_ln368_18_fu_1599_p2             |       xor|   0|  0|  12|          16|          16|
    |xor_ln368_19_fu_1605_p2             |       xor|   0|  0|  12|          16|          14|
    |xor_ln368_1_fu_1497_p2              |       xor|   0|  0|  12|          16|          11|
    |xor_ln368_20_fu_1611_p2             |       xor|   0|  0|  12|          16|          16|
    |xor_ln368_21_fu_1617_p2             |       xor|   0|  0|  12|          16|          14|
    |xor_ln368_22_fu_1623_p2             |       xor|   0|  0|  12|          16|          16|
    |xor_ln368_23_fu_1639_p2             |       xor|   0|  0|  12|          16|          14|
    |xor_ln368_24_fu_1645_p2             |       xor|   0|  0|   8|           8|           7|
    |xor_ln368_25_fu_472_p2              |       xor|   0|  0|  12|          16|          16|
    |xor_ln368_26_fu_508_p2              |       xor|   0|  0|  12|          16|          16|
    |xor_ln368_27_fu_544_p2              |       xor|   0|  0|  12|          16|          16|
    |xor_ln368_28_fu_580_p2              |       xor|   0|  0|  12|          16|          16|
    |xor_ln368_29_fu_616_p2              |       xor|   0|  0|  12|          16|          16|
    |xor_ln368_2_fu_1503_p2              |       xor|   0|  0|  12|          16|          16|
    |xor_ln368_30_fu_652_p2              |       xor|   0|  0|  12|          16|          16|
    |xor_ln368_31_fu_688_p2              |       xor|   0|  0|  12|          16|          16|
    |xor_ln368_32_fu_724_p2              |       xor|   0|  0|  12|          16|          16|
    |xor_ln368_33_fu_760_p2              |       xor|   0|  0|  12|          16|          16|
    |xor_ln368_34_fu_796_p2              |       xor|   0|  0|  12|          16|          16|
    |xor_ln368_35_fu_832_p2              |       xor|   0|  0|  12|          16|          16|
    |xor_ln368_36_fu_868_p2              |       xor|   0|  0|  12|          16|          16|
    |xor_ln368_37_fu_904_p2              |       xor|   0|  0|  12|          16|          16|
    |xor_ln368_38_fu_940_p2              |       xor|   0|  0|  12|          16|          16|
    |xor_ln368_39_fu_976_p2              |       xor|   0|  0|  12|          16|          16|
    |xor_ln368_3_fu_1509_p2              |       xor|   0|  0|  12|          16|          12|
    |xor_ln368_40_fu_1012_p2             |       xor|   0|  0|  12|          16|          16|
    |xor_ln368_41_fu_1048_p2             |       xor|   0|  0|  12|          16|          16|
    |xor_ln368_42_fu_1084_p2             |       xor|   0|  0|  12|          16|          16|
    |xor_ln368_43_fu_1120_p2             |       xor|   0|  0|  12|          16|          16|
    |xor_ln368_44_fu_1156_p2             |       xor|   0|  0|  12|          16|          16|
    |xor_ln368_45_fu_1192_p2             |       xor|   0|  0|  12|          16|          16|
    |xor_ln368_46_fu_1228_p2             |       xor|   0|  0|  12|          16|          16|
    |xor_ln368_47_fu_1264_p2             |       xor|   0|  0|  12|          16|          16|
    |xor_ln368_48_fu_1300_p2             |       xor|   0|  0|  12|          16|          16|
    |xor_ln368_49_fu_1354_p2             |       xor|   0|  0|  12|          16|          16|
    |xor_ln368_4_fu_1515_p2              |       xor|   0|  0|  12|          16|          16|
    |xor_ln368_50_fu_1360_p2             |       xor|   0|  0|   8|           8|           8|
    |xor_ln368_5_fu_1521_p2              |       xor|   0|  0|  12|          16|          12|
    |xor_ln368_6_fu_1527_p2              |       xor|   0|  0|  12|          16|          16|
    |xor_ln368_7_fu_1533_p2              |       xor|   0|  0|  12|          16|          13|
    |xor_ln368_8_fu_1539_p2              |       xor|   0|  0|  12|          16|          16|
    |xor_ln368_9_fu_1545_p2              |       xor|   0|  0|  12|          16|          13|
    |xor_ln368_fu_1491_p2                |       xor|   0|  0|  12|          16|          16|
    +------------------------------------+----------+----+---+----+------------+------------+
    |Total                               |          |   0|  0|1116|         954|         870|
    +------------------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +----------------------------------------------------+-----+-----------+-----+-----------+
    |                        Name                        | LUT | Input Size| Bits| Total Bits|
    +----------------------------------------------------+-----+-----------+-----+-----------+
    |ap_NS_iter1_fsm                                     |    2|          3|    2|          6|
    |ap_NS_iter2_fsm                                     |    2|          3|    2|          6|
    |ap_done                                             |    2|          2|    1|          2|
    |ap_phi_mux_p_Repl2_1_phi_fu_410_p6                  |    2|          2|    1|          2|
    |ap_phi_reg_pp0_iter1_p_Repl2_1_reg_407              |    2|          2|    1|          2|
    |ap_phi_reg_pp0_iter1_timestamp_ovf_loc_0_i_reg_398  |    2|          2|    1|          2|
    |ap_phi_reg_pp0_iter2_timestamp_ovf_loc_0_i_reg_398  |    2|          2|    1|          2|
    |cfg_blk_n                                           |    2|          2|    1|          2|
    |checksum                                            |   15|          2|   16|         32|
    |finnix0_din                                         |  128|          3|  392|       1176|
    |interval                                            |   32|          2|   32|         64|
    |latency                                             |   32|          2|   32|         64|
    |lfsr_V                                              |  121|          2|  400|        800|
    |status_o                                            |   32|          2|   32|         64|
    +----------------------------------------------------+-----+-----------+-----+-----------+
    |Total                                               |  376|         31|  914|       2224|
    +----------------------------------------------------+-----+-----------+-----+-----------+

    * Register: 
    +----------------------------------------------------+-----+----+-----+-----------+
    |                        Name                        |  FF | LUT| Bits| Const Bits|
    +----------------------------------------------------+-----+----+-----+-----------+
    |ap_CS_iter0_fsm                                     |    1|   0|    1|          0|
    |ap_CS_iter1_fsm                                     |    2|   0|    2|          0|
    |ap_CS_iter2_fsm                                     |    2|   0|    2|          0|
    |ap_done_reg                                         |    1|   0|    1|          0|
    |ap_phi_reg_pp0_iter1_p_Repl2_1_reg_407              |    1|   0|    1|          0|
    |ap_phi_reg_pp0_iter1_timestamp_ovf_loc_0_i_reg_398  |    1|   0|    1|          0|
    |ap_phi_reg_pp0_iter2_p_Repl2_1_reg_407              |    1|   0|    1|          0|
    |ap_phi_reg_pp0_iter2_timestamp_ovf_loc_0_i_reg_398  |    1|   0|    1|          0|
    |checksum_preg                                       |   16|   0|   32|         16|
    |cnt_clk_V                                           |   32|   0|   32|          0|
    |cnt_clk_V_load_reg_1963                             |   32|   0|   32|          0|
    |empty_reg_1955                                      |    1|   0|    1|          0|
    |empty_reg_1955_pp0_iter1_reg                        |    1|   0|    1|          0|
    |first_reg_1976                                      |    1|   0|    1|          0|
    |first_reg_1976_pp0_iter1_reg                        |    1|   0|    1|          0|
    |icnt_V                                              |    5|   0|    5|          0|
    |interval_preg                                       |   32|   0|   32|          0|
    |last_checksum_V                                     |   16|   0|   32|         16|
    |last_interval_V                                     |   32|   0|   32|          0|
    |last_latency_V                                      |   32|   0|   32|          0|
    |latency_preg                                        |   32|   0|   32|          0|
    |lfsr_V                                              |  400|   0|  400|          0|
    |or_ln162_reg_1980                                   |    1|   0|    1|          0|
    |oval_V_reg_1989                                     |    8|   0|    8|          0|
    |p_vld_reg_1985                                      |    1|   0|    1|          0|
    |pkts_V                                              |    8|   0|    8|          0|
    |status_o_preg                                       |   32|   0|   32|          0|
    |timestamp_ovf                                       |    1|   0|    1|          0|
    |timestamp_unf                                       |    1|   0|    1|          0|
    |tmp_i_reg_1959                                      |    1|   0|    1|          0|
    |tmp_i_reg_1959_pp0_iter1_reg                        |    1|   0|    1|          0|
    |ts1_V                                               |   32|   0|   32|          0|
    +----------------------------------------------------+-----+----+-----+-----------+
    |Total                                               |  729|   0|  761|         32|
    +----------------------------------------------------+-----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+------------------------+-----+-----+------------+---------------------------------------------------------+--------------+
|        RTL Ports       | Dir | Bits|  Protocol  |                      Source Object                      |    C Type    |
+------------------------+-----+-----+------------+---------------------------------------------------------+--------------+
|ap_clk                  |   in|    1|  ap_ctrl_hs|  instrument<34u, 16u, 1u, 1u, ap_uint<392>, ap_uint<8> >|  return value|
|ap_rst                  |   in|    1|  ap_ctrl_hs|  instrument<34u, 16u, 1u, 1u, ap_uint<392>, ap_uint<8> >|  return value|
|ap_start                |   in|    1|  ap_ctrl_hs|  instrument<34u, 16u, 1u, 1u, ap_uint<392>, ap_uint<8> >|  return value|
|ap_done                 |  out|    1|  ap_ctrl_hs|  instrument<34u, 16u, 1u, 1u, ap_uint<392>, ap_uint<8> >|  return value|
|ap_continue             |   in|    1|  ap_ctrl_hs|  instrument<34u, 16u, 1u, 1u, ap_uint<392>, ap_uint<8> >|  return value|
|ap_idle                 |  out|    1|  ap_ctrl_hs|  instrument<34u, 16u, 1u, 1u, ap_uint<392>, ap_uint<8> >|  return value|
|ap_ready                |  out|    1|  ap_ctrl_hs|  instrument<34u, 16u, 1u, 1u, ap_uint<392>, ap_uint<8> >|  return value|
|cfg_dout                |   in|   32|     ap_fifo|                                                      cfg|       pointer|
|cfg_num_data_valid      |   in|    3|     ap_fifo|                                                      cfg|       pointer|
|cfg_fifo_cap            |   in|    3|     ap_fifo|                                                      cfg|       pointer|
|cfg_empty_n             |   in|    1|     ap_fifo|                                                      cfg|       pointer|
|cfg_read                |  out|    1|     ap_fifo|                                                      cfg|       pointer|
|status_i                |   in|   32|     ap_ovld|                                                   status|       pointer|
|status_o                |  out|   32|     ap_ovld|                                                   status|       pointer|
|status_o_ap_vld         |  out|    1|     ap_ovld|                                                   status|       pointer|
|latency                 |  out|   32|      ap_vld|                                                  latency|       pointer|
|latency_ap_vld          |  out|    1|      ap_vld|                                                  latency|       pointer|
|interval                |  out|   32|      ap_vld|                                                 interval|       pointer|
|interval_ap_vld         |  out|    1|      ap_vld|                                                 interval|       pointer|
|checksum                |  out|   32|      ap_vld|                                                 checksum|       pointer|
|checksum_ap_vld         |  out|    1|      ap_vld|                                                 checksum|       pointer|
|finnix0_din             |  out|  392|     ap_fifo|                                                  finnix0|       pointer|
|finnix0_num_data_valid  |   in|    2|     ap_fifo|                                                  finnix0|       pointer|
|finnix0_fifo_cap        |   in|    2|     ap_fifo|                                                  finnix0|       pointer|
|finnix0_full_n          |   in|    1|     ap_fifo|                                                  finnix0|       pointer|
|finnix0_write           |  out|    1|     ap_fifo|                                                  finnix0|       pointer|
|finnox0_dout            |   in|    8|     ap_fifo|                                                  finnox0|       pointer|
|finnox0_num_data_valid  |   in|    2|     ap_fifo|                                                  finnox0|       pointer|
|finnox0_fifo_cap        |   in|    2|     ap_fifo|                                                  finnox0|       pointer|
|finnox0_empty_n         |   in|    1|     ap_fifo|                                                  finnox0|       pointer|
|finnox0_read            |  out|    1|     ap_fifo|                                                  finnox0|       pointer|
+------------------------+-----+-----+------------+---------------------------------------------------------+--------------+

