  
power can be highly reduced.  In addition to the implementation issue of the basic 
concatenated code, this project also addressed the issue of the low-density parity code (LDPC) 
design.  Some performance and cost tradeoff analysis have been proposed which can help 
the implementation of LDPC codes.   
 
Keywords: Viterbi decoder, DVB-H, LDPC 
 
二、計畫緣由與目的 
最近幾年來在許多國家都掀起了電視革命性的變化，隨著先進的數位影像傳播技術
的發展，高品質的電視節目如今可以透過天空傳到家裡或汽車裡的電視。然而為了更進
一步使得許多行動可攜式的電子產品也可以享用數位廣播節目，因此從原來數位影像傳
播標準演進出新的 DVB-H [1] 用來降低信號接收所須之功率。另一方面，電視、通信
及網路的整合是未來看好的電子產品市場趨勢，一個新的都會無線網路架構 WiMAX
（Worldwide Inter operability for Microwave Access）系統[2]很受到注視，該技術以 IEEE 
802.16e 的寬頻無線標準為基礎，它可以長距離傳接及高速傳播而使得未來雙向行動影
像通信成為可能，因此本計畫目的為設計並實作低成本且相容於DVB-H及 IEEE 802.16e
兩種協定之雙模通道編解碼器。此兩種標準的通道編解碼器可以共用許多相同的模組，
兩種標準的錯誤更正碼都是採用同樣的連接碼，只有交錯的方式不同。基於標準中主要
模組的特性，包含腓特比解碼器、禮德-所羅門解碼器、符號及迴旋交錯器，本計畫將
從演算法及架構提出適當的低成本、低功率設計方法，尤其這些主要的模組都須要大量
的暫存空間儲存計算中的暫存值，這些都將成為整個晶片無論是面積或是功率中很大的
一部分，因此本計畫將提出如何使用單埠記憶體來實現這些暫存的空間。此外，IEEE 
802.16e 的通道編碼除了連接碼外，還列出許多進階錯誤更正碼的選項，其中低密度同
位檢查碼由於其優異的錯誤更正能力，因此頗受大家的重視，因此本計畫也將針對低密
度同位檢查解碼器的設計議題做進一步的探討。 
    在 DVB-H 以及 IEEE 802.16e 兩種協定所採用的內部編碼為相同的迴旋編碼方式，
而迴旋解碼主要是採用腓特比解碼器。一般而言腓特比解碼器可分為三個主要部分，如
圖一所示，包含了 BMU （Branch Metric Unit）、ACSU（Add-Compare-Select Unit）以
及 SMU（Survivor path Memory Unit）。而其中 SMU 模組無論在面積或功率都佔所有解
碼電路很大的一部分。SMU 模組主要是在建構傳輸端傳遞資料狀態轉換的路徑圖，而
路徑建構的方法及架構最常見的方式有兩種，一是 TB (trace back)[3]，另一種是 RE 
(register exchange)[4]，其中 RE 使用大量的暫存器故功率消耗及面積相當大，其解碼速
度可達到最快，相對地 TB 不須要使用大量的暫存器，然而 TB 在回溯存活路徑上卻需
要大量的記憶體存取次數，因此[5]提出一個透過事先路徑預測方式及先前回溯路徑儲存
的方式，以便於在路徑回溯時，若與先前回溯之路徑或事先預測之路徑相同時可以不用
繼續再回溯的方式來減少記憶體的存取。此種方式雖然可以很有效的減少記憶體的存
取，然而由於其路徑預測的方法須要在每一個時間點找尋最小的狀態值，造成在實作上
須要大量的比較器，因此如何進一步改善將是本計畫的重點之一。 
 DVB-H 及 802.16 系統無論是內外編解碼器，都需要使用許多的暫存記憶體來儲存
運算過程的資料，此外各種的內外交錯或解交錯更須要大量的記憶體，因為交錯的原理
乃是將資料做重新的排序，因此必然會使用到暫存記憶單元來儲存資料。而關於交錯器
的實作，最直接的方式乃是使用兩塊等同於重新排列資料大小的記憶體，以 DVB-H 系
  
回溯路徑會有極大的機率都會回溯至該時間點 t-T 的狀態，故從該時間點以後至 t-D-L
的路徑解碼都可以當做腓特比解碼輸出。而下次的回溯時間起點則可以設定為 t+D-T。
由於時間點 t-D-L 至 t-T 時間的存活路徑存取只須讀一次即可，因此大大降低記憶體讀
取次數。 
在通道編解碼上面須要大量的記憶體做運算資料的暫存及資料交錯排序之用，要進
一步減少所須記憶體，則得針對資料排序的特性提出適當的架構。其中符號交錯為雙模
解碼器中所須要記憶體最多的部分。針對符號交錯器的設計，如何減少記憶體大小，避
免使用二個符號大小的記憶體是個議題；同時由於每一週期須要讀寫資料，因此記憶體
必須採用雙埠記憶體，這是很大的成本，因此如何能夠採用單埠記憶體就非常重要，而
適當的切割記憶體為幾個區塊，藉由讀與寫的區塊錯開的技巧，為一個可能的解決方
式。圖三為一個可能的方式。記憶體在這裡被分割成四個區塊來錯開讀寫衝突。由於分
成四塊記憶體將可讓資料的讀寫發生在同一區塊的機率降到非常低。每次交錯器、解交
錯器接受一筆新的輸入資料，同時也產生一筆輸出資料，因此每一週期資料須讀寫一
次。以循序讀寫來說明，由於連續兩個數必為一個奇數、一個偶數的特性，四塊記憶體
奇偶的分類，可以讓其中一塊負責讀取時，另一就負責寫入，不會導致衝突。假設符號
包含 Ns 筆資料，當以 H(q) 讀寫時，由於連續兩個 H(q)位址，在大部分的情況，一個
會小於 Ns/2，另一個會大於 Ns/2，圖 X 中第一塊記憶體(2048)負責存取小於 Ns/2 且偶
數編號之資料，第二塊(2048)負責存取小於 Ns/2 且奇數編號之資料，第三塊(1024)負責
存取大於等於 Ns/2 且偶數編號之資料，第四塊(1024)負責存取大於等於 Ns/2 且奇數編
號之資料。如此分四塊記憶體的優點在於可以讓資料的讀寫發生在同一區塊的機率降到
非常低，在此情況的架構其單埠記憶體的讀寫不會有衝突。此外，若有時連續兩個 H(q)
都小於 Ns/2，若此兩個位址剛好為奇偶，則記憶體讀寫也不會有衝突；但若不是，則可
能會有讀寫同一區塊的問題發生，這是必須解決的部分，可以將寫入記憶體的資料先行
存放於暫存器中。上述類似方法曾用於設計 DVB-T 的解碼器，在這裡可以延伸到編解
碼器及 DVB-H 中所增加之 4K 模式。 
DVB-H及 802.16e 在通道編解碼中最主要的不同在於資料交錯的方式，其中 DVB-H
系統採用了內、外迴旋及區塊兩種不同的交錯方式，802.16e 則僅採用一級區塊交錯，
其交錯方式與調變方式有關，以位元為單元經過兩個交錯數學函式，找出交錯前後的對
應順序來進行交錯。交錯的函數根據輸入資料的順序編號之定義如下： 
   排列函數一： )16/()16/( )16mod( kfloorkNm cbps +⋅=  
排列函數二：  scbpscbps NmfloorNmsmfloorsj mod))/16(()/( ⋅−++⋅=  
此一排列交錯的函數定義的交錯方式可視為在第一步驟中資料輸入一個二維陣列，以行
的方式來進入，而第二步驟是將第一步驟所得到的二維陣列，按照不同調變技術，將雙
數列的資料每兩筆或每三筆或根本不做互換。經過第二步驟資料對調後的二維陣列，再
按照列的順序一一輸出，以達到交錯之目的。以在 QAM 的調變模式下，每一個週期會
有六個位元輸入，此六個位元將來會分散到六個不同的週期輸出，因此如果採用直接的
設計方式，不僅需要兩塊 1152 位元大小的記憶體，更大的問題在於每一個記憶體需要
六個讀寫埠，這會造成很大的記憶體面積。因此如何將記憶體做適當切割，並配合輸入
資料排放至適合的記憶體區塊，將有助於降低記憶體之面積。針對區塊交錯器的運算，
在每週期記憶體的讀寫需求總共為十二筆，在本計畫所提出的架構採用了兩倍基本區塊
  
五、成果自評 
 
本計畫針對雙模通道編解碼器之設計實作議題共完成了下列幾項工作：雙模通道編
解碼器可執行之程式模型、雙模通道編解碼器之 RTL 設計、腓特比解碼器功率及效能
之改良、雙模交錯器之設計與改良、匯流排介面之設計及初版之低密度同位檢查碼解碼
器設計。本計畫原預定為多年期計畫，與原先所提列之預期進度，提早完成了傳送端編
碼器之設計及交錯器之改良，整體而言，與規劃進度相符。而本計畫也帶給參與研究學
生許多的相關訓練，包括晶片設計、FPGA 之使用、IP 之設計及深入了解相關錯誤更正
碼編解碼之演算法。而計畫所提出的設計概念，目前也已在國內外的會議已發表三篇論
文[12]-[14]，另一篇也已接受[15]。而有關腓特比解碼器及交錯器之設計也預計於半年
內整理投稿於學術期刊及申請相關專利。 
 
六、參考文獻 
[1]  “Digital Video Broadcasting (DVB); Framing structure, channel coding and modulation for digital 
terrestrial television,” ETSI EN 300 744 V1.5.1, Nov. 2004. 
[2]  IEEE 802.16a-2003, “IEEE Standard for Local and metropolitan area networks -Part 16: Air Interface 
for Fixed Broadband Wireless Access Systems—Amendment 2: Medium Access Control 
Modifications and Additional Physical Layer Specifications for 2–11 GHz,” 2003. 
[3]  E. J. Hwang, et al., “Design of a performance enhanced traceback algorithm for the Viterbi decoder,” 
Electronics Letter, IEEE, vol. 32-14, pp.1254-1255, July 1996. 
[4]  M. B. Lin, “New path history management circuits for Viterbi decoders,” IEEE 
Tran .Communications, vol.48-10, pp. 1605-1608, Oct. 2000. 
[5]  C.C Lin, C.C. Wu,and C.Y Lee,” A low power and high speed Viterbi decoder chip for WLAN 
application,” in Proc. ESSCIRC , pp. 723-726 , Sep. 2003. 
[6]  L. Horvath, I.B. Dhaou, H. Tenhunen and J. Isoaho, “A novel, high-speed reconfigurable demapper 
symbol  deinterleaver architecture for DVB-T,” in Proc. ISCAS, USA , pp. 382 – 385, June 1999. 
[7]  D. J. C. MacKay and R. M. Neal. “Good codes based on very sparse matrices,” 5th IMA Conference, 
Springer, Berlin, number 1025 in Lecture Notes in Computer Science, 1995, pp. 100-111. 
[8]  Sae-Young Chung, G. David Forney Jr., Thomas J. Richardson and Rüdiger Urbanke, “On the design 
of low-density parity-check codes within 0.0045 dB of the Shannon limit,” IEEE Communications 
Letters, vol. 5, no. 2, Feb. 2001, pp. 58-60. 
[9]  F. R. Kschischang, B. J. Frey, and H.-A. Loeliger, “Factor graphs and the sum-product algorithm,” 
IEEE Trans. Inform. Theory, vol. 47, Feb. 2001, pp.498–519. 
[10]  M. Fossorier, M. Mihaljevic, H. Imai, “Reduced complexity iterative decoding of low-density parity 
check codes based on belief propagation,” IEEE Trans. on Commun., vol. 47, no. 5, May 1999, pp. 
673-680. 
[11]  L. R. Bahl, J. Cocke, F. Jelinek, and J. Raviv, “Optimal decoding of linear codes for minimizing 
symbol error rate,” IEEE Trans. Inform. Theory, vol. 20, Mar. 1974, pp. 284–287. 
[12]  Y.-N. Chang, “Performance Comparison and Optimization of Various LDPC Decoders,” in Proc. of 
the Workshop on Synthesis And System Integration of Mixed Information technologies, pp. 105-109, 
Nagoya, Japan, April, 2006. 
[13]  Y.-N. Chang and Yu-Chung Ding, “A Lower-Power Viterbi Decoder Design Methodology Based on 
Dynamic Survivor Path Decision,” in Proc. of the 2006 International Symposium on VLSI Design, 
Automation & Test (VLSI-DAT), pp. 255-258, HsinChu, Taiwan, April, 2006. 
[14]  Chih-Hao Hsiao and Yun-Nan Chang, “Implementation of LDPC Decoder for IEEE 802.16e 
Standard,” Proc of 2006 VLSI Design/CAD Symposium, pp. 81-84, Hua-lien, Taiwan, August, 2006. 
[15]  Y.-N. Chang and Yu-Chung Ding, “A Low-Cost Dual-Mode Deinterleaver Design,” in Proc. of 2007 
IEEE International Conference on Consumer Electronics, Las Vegas, USA, Jan, 2007. (Accepted to 
appear) 
