<!-- TOC -->

- [龙芯杯参考资料](#龙芯杯参考资料)
    - [教学资源(重要)](#教学资源重要)
    - [nscscc比赛源码(重要)](#nscscc比赛源码重要)
    - [其他比赛源码](#其他比赛源码)
    - [其他](#其他)
    - [末流](#末流)

<!-- /TOC -->
# 龙芯杯参考资料

从github上收集来了和龙芯杯相关且具有参考价值的资源
>author:lin

## 教学资源(重要)

[基于龙芯FPGA开发板的计算机综合系统实验(清华)](https://github.com/oscourse-tsinghua/LoongsonCsprj2017-manual)
>里面有关于在龙芯板子上运行MIPS32 CPU,并支持简单外设,系统移植,扩展等等

[LoongsonCsprj2017](https://github.com/xyongcn/LoongsonCsprj2017)
>里面有各种文档资源,包括龙芯的开源CPU,监控程序的实现,ucore/linux移植,u-boot实现,decaf交叉编译器实现,c0交叉编译器实现

## nscscc比赛源码(重要)

[清华2017](https://github.com/z4yx/NaiveMIPS-HDL)
>张宇翔 王邈 刘家昌
[比赛文档](https://github.com/z4yx/NaiveMIPS-HDL/blob/brd-NSCSCC/documentation/2017nscscc.pdf)
[决赛展示PPT](https://max.book118.com/html/2018/0205/151938168.shtm)
其他文档自行参考github网址中documentation文件夹

[清华2018双核CPU](https://github.com/oscourse-tsinghua/OS2018spring-projects-g05)
>具体细节参考README.md

## 其他比赛源码

基本按参考价值排序

>具体设计参考github仓库中的文档

[南京大学2018](https://github.com/zhqiu/busybox-newlib)
>2018,性能分41
但是南大的环境可能和我们不太一样,而且仓库里没有参考文档

[重庆大学-2018](https://github.com/lvyufeng/nscscc_2018)
>重庆大学2队,2018,性能分19.162
实现了4KB大小,块大小1word,写直达,直接映射的I-cache,D-cache,结合cache仲裁设计改造对接AXI总线的接口

[北航-2017](https://github.com/fkd151136/mips-cpu)
>2017二等奖作品,7级流水

[北京科技大学-2018](https://github.com/MaxXSoft/Uranus)
>2018,性能分1.121
实现了UART,SPI Flash,VGA,以太网等外设
[文档](https://github.com/MaxXSoft/Uranus/blob/master/doc/design_1.pdf)

[哈工大-威海2018](https://github.com/RickyTino/MangoMIPS)
>2018,性能分0.899
实现了数据cache和指令cache

[北理](https://github.com/bit-mips/cpu)
>信息不详,理治学长给的

[清华小学期](https://github.com/sth1997/MIPS32S_CPU)
>理治学长发的
具体参考别人文档,清华小学期的作业在github上面挺多的

## 其他

[官方文档](http://ask.loongnix.org/?/question/88767)
[实现了3级存储](https://github.com/nqmaigre/CPU54-Pipeline)
[Simulator_CPU](https://github.com/ayzk/Simulator_CPU)
>实现L1 cache

[貌似是清华的系统移植?](https://github.com/CDFCDFcdfcdf/CDF)

## 末流

>文档不足,应该都不是出色的作品,记录而已

[Immunity-M0](https://github.com/418-teapot/Immunity-M0)
[myCPUfor2018](https://github.com/JamesDYX/CPUfor2018)
