
LAB3_SLAVE.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000002  00800100  00000384  00000418  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000384  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000009  00800102  00800102  0000041a  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  0000041a  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  0000044c  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 000000a0  00000000  00000000  0000048c  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000a0f  00000000  00000000  0000052c  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 000007ea  00000000  00000000  00000f3b  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000656  00000000  00000000  00001725  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  0000017c  00000000  00000000  00001d7c  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    000004a0  00000000  00000000  00001ef8  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00000279  00000000  00000000  00002398  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000080  00000000  00000000  00002611  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 3b 00 	jmp	0x76	; 0x76 <__ctors_end>
   4:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
   8:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
   c:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  10:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  14:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  18:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  1c:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  20:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  24:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  28:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  2c:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  30:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  34:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  38:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  3c:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  40:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  44:	0c 94 ea 00 	jmp	0x1d4	; 0x1d4 <__vector_17>
  48:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  4c:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  50:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  54:	0c 94 a2 00 	jmp	0x144	; 0x144 <__vector_21>
  58:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  5c:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  60:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  64:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  68:	7a 01       	movw	r14, r20
  6a:	81 01       	movw	r16, r2
  6c:	88 01       	movw	r16, r16
  6e:	92 01       	movw	r18, r4
  70:	9c 01       	movw	r18, r24
  72:	a6 01       	movw	r20, r12
  74:	b0 01       	movw	r22, r0

00000076 <__ctors_end>:
  76:	11 24       	eor	r1, r1
  78:	1f be       	out	0x3f, r1	; 63
  7a:	cf ef       	ldi	r28, 0xFF	; 255
  7c:	d8 e0       	ldi	r29, 0x08	; 8
  7e:	de bf       	out	0x3e, r29	; 62
  80:	cd bf       	out	0x3d, r28	; 61

00000082 <__do_copy_data>:
  82:	11 e0       	ldi	r17, 0x01	; 1
  84:	a0 e0       	ldi	r26, 0x00	; 0
  86:	b1 e0       	ldi	r27, 0x01	; 1
  88:	e4 e8       	ldi	r30, 0x84	; 132
  8a:	f3 e0       	ldi	r31, 0x03	; 3
  8c:	02 c0       	rjmp	.+4      	; 0x92 <__do_copy_data+0x10>
  8e:	05 90       	lpm	r0, Z+
  90:	0d 92       	st	X+, r0
  92:	a2 30       	cpi	r26, 0x02	; 2
  94:	b1 07       	cpc	r27, r17
  96:	d9 f7       	brne	.-10     	; 0x8e <__do_copy_data+0xc>

00000098 <__do_clear_bss>:
  98:	21 e0       	ldi	r18, 0x01	; 1
  9a:	a2 e0       	ldi	r26, 0x02	; 2
  9c:	b1 e0       	ldi	r27, 0x01	; 1
  9e:	01 c0       	rjmp	.+2      	; 0xa2 <.do_clear_bss_start>

000000a0 <.do_clear_bss_loop>:
  a0:	1d 92       	st	X+, r1

000000a2 <.do_clear_bss_start>:
  a2:	ab 30       	cpi	r26, 0x0B	; 11
  a4:	b2 07       	cpc	r27, r18
  a6:	e1 f7       	brne	.-8      	; 0xa0 <.do_clear_bss_loop>
  a8:	0e 94 93 00 	call	0x126	; 0x126 <main>
  ac:	0c 94 c0 01 	jmp	0x380	; 0x380 <_exit>

000000b0 <__bad_interrupt>:
  b0:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000b4 <initADC>:
	uint8_t unos = bit8 % 10;
	
	str[0] = cienes + '0';
	str[1] = dieces + '0';
	str[2] = unos + '0';
	str[3] = '\0';
  b4:	ec e7       	ldi	r30, 0x7C	; 124
  b6:	f0 e0       	ldi	r31, 0x00	; 0
  b8:	10 82       	st	Z, r1
  ba:	80 81       	ld	r24, Z
  bc:	80 64       	ori	r24, 0x40	; 64
  be:	80 83       	st	Z, r24
  c0:	80 81       	ld	r24, Z
  c2:	80 62       	ori	r24, 0x20	; 32
  c4:	80 83       	st	Z, r24
  c6:	80 81       	ld	r24, Z
  c8:	86 60       	ori	r24, 0x06	; 6
  ca:	80 83       	st	Z, r24
  cc:	ea e7       	ldi	r30, 0x7A	; 122
  ce:	f0 e0       	ldi	r31, 0x00	; 0
  d0:	10 82       	st	Z, r1
  d2:	80 81       	ld	r24, Z
  d4:	80 68       	ori	r24, 0x80	; 128
  d6:	80 83       	st	Z, r24
  d8:	80 81       	ld	r24, Z
  da:	88 60       	ori	r24, 0x08	; 8
  dc:	80 83       	st	Z, r24
  de:	80 81       	ld	r24, Z
  e0:	83 60       	ori	r24, 0x03	; 3
  e2:	80 83       	st	Z, r24
  e4:	80 81       	ld	r24, Z
  e6:	80 64       	ori	r24, 0x40	; 64
  e8:	80 83       	st	Z, r24
  ea:	08 95       	ret

000000ec <setup>:
  ec:	f8 94       	cli
  ee:	0e 94 5a 00 	call	0xb4	; 0xb4 <initADC>
  f2:	22 e0       	ldi	r18, 0x02	; 2
  f4:	40 e0       	ldi	r20, 0x00	; 0
  f6:	60 e0       	ldi	r22, 0x00	; 0
  f8:	81 e0       	ldi	r24, 0x01	; 1
  fa:	0e 94 2e 01 	call	0x25c	; 0x25c <SPI_init>
  fe:	8a b1       	in	r24, 0x0a	; 10
 100:	8c 6f       	ori	r24, 0xFC	; 252
 102:	8a b9       	out	0x0a, r24	; 10
 104:	8b b1       	in	r24, 0x0b	; 11
 106:	83 70       	andi	r24, 0x03	; 3
 108:	8b b9       	out	0x0b, r24	; 11
 10a:	84 b1       	in	r24, 0x04	; 4
 10c:	83 60       	ori	r24, 0x03	; 3
 10e:	84 b9       	out	0x04, r24	; 4
 110:	85 b1       	in	r24, 0x05	; 5
 112:	8c 7f       	andi	r24, 0xFC	; 252
 114:	85 b9       	out	0x05, r24	; 5
 116:	8a b1       	in	r24, 0x0a	; 10
 118:	84 60       	ori	r24, 0x04	; 4
 11a:	8a b9       	out	0x0a, r24	; 10
 11c:	8b b1       	in	r24, 0x0b	; 11
 11e:	8b 7f       	andi	r24, 0xFB	; 251
 120:	8b b9       	out	0x0b, r24	; 11
 122:	78 94       	sei
 124:	08 95       	ret

00000126 <main>:
 126:	0e 94 76 00 	call	0xec	; 0xec <setup>
 12a:	ff cf       	rjmp	.-2      	; 0x12a <main+0x4>

0000012c <refresh_PORT>:
 12c:	95 b1       	in	r25, 0x05	; 5
 12e:	9c 7f       	andi	r25, 0xFC	; 252
 130:	28 2f       	mov	r18, r24
 132:	23 70       	andi	r18, 0x03	; 3
 134:	92 2b       	or	r25, r18
 136:	95 b9       	out	0x05, r25	; 5
 138:	9b b1       	in	r25, 0x0b	; 11
 13a:	93 70       	andi	r25, 0x03	; 3
 13c:	8c 7f       	andi	r24, 0xFC	; 252
 13e:	89 2b       	or	r24, r25
 140:	8b b9       	out	0x0b, r24	; 11
 142:	08 95       	ret

00000144 <__vector_21>:
}

ISR(ADC_vect)
{
 144:	1f 92       	push	r1
 146:	0f 92       	push	r0
 148:	0f b6       	in	r0, 0x3f	; 63
 14a:	0f 92       	push	r0
 14c:	11 24       	eor	r1, r1
 14e:	8f 93       	push	r24
 150:	ef 93       	push	r30
 152:	ff 93       	push	r31
	
	if (descartar)
 154:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 158:	88 23       	and	r24, r24
 15a:	41 f0       	breq	.+16     	; 0x16c <__vector_21+0x28>
	{
		descartar = 0;
 15c:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <__DATA_REGION_ORIGIN__>
		ADCSRA |= (1 << ADSC);
 160:	ea e7       	ldi	r30, 0x7A	; 122
 162:	f0 e0       	ldi	r31, 0x00	; 0
 164:	80 81       	ld	r24, Z
 166:	80 64       	ori	r24, 0x40	; 64
 168:	80 83       	st	Z, r24
		return;
 16a:	2c c0       	rjmp	.+88     	; 0x1c4 <__vector_21+0x80>
	}
	descartar = 1;
 16c:	81 e0       	ldi	r24, 0x01	; 1
 16e:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
	if (contador_ADC == 0)
 172:	80 91 03 01 	lds	r24, 0x0103	; 0x800103 <contador_ADC>
 176:	81 11       	cpse	r24, r1
 178:	10 c0       	rjmp	.+32     	; 0x19a <__vector_21+0x56>
	{
		ADCUno = ADCH;
 17a:	80 91 79 00 	lds	r24, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
 17e:	80 93 05 01 	sts	0x0105, r24	; 0x800105 <ADCUno>
		ADMUX &= 0Xf0;
 182:	ec e7       	ldi	r30, 0x7C	; 124
 184:	f0 e0       	ldi	r31, 0x00	; 0
 186:	80 81       	ld	r24, Z
 188:	80 7f       	andi	r24, 0xF0	; 240
 18a:	80 83       	st	Z, r24
		ADMUX |= (1 << MUX2) | (1 << MUX1) | (1 << MUX0); // ACtivando ADC7
 18c:	80 81       	ld	r24, Z
 18e:	87 60       	ori	r24, 0x07	; 7
 190:	80 83       	st	Z, r24
		contador_ADC = 1;
 192:	81 e0       	ldi	r24, 0x01	; 1
 194:	80 93 03 01 	sts	0x0103, r24	; 0x800103 <contador_ADC>
 198:	10 c0       	rjmp	.+32     	; 0x1ba <__vector_21+0x76>
	}
	else if (contador_ADC == 1)
 19a:	81 30       	cpi	r24, 0x01	; 1
 19c:	71 f4       	brne	.+28     	; 0x1ba <__vector_21+0x76>
	{
		ADCDos = ADCH;
 19e:	80 91 79 00 	lds	r24, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
 1a2:	80 93 06 01 	sts	0x0106, r24	; 0x800106 <ADCDos>
		ADMUX &= 0Xf0;
 1a6:	ec e7       	ldi	r30, 0x7C	; 124
 1a8:	f0 e0       	ldi	r31, 0x00	; 0
 1aa:	80 81       	ld	r24, Z
 1ac:	80 7f       	andi	r24, 0xF0	; 240
 1ae:	80 83       	st	Z, r24
		ADMUX |= (1 << MUX2) | (1 << MUX1); // ACtivando ADC6
 1b0:	80 81       	ld	r24, Z
 1b2:	86 60       	ori	r24, 0x06	; 6
 1b4:	80 83       	st	Z, r24
		contador_ADC = 0;
 1b6:	10 92 03 01 	sts	0x0103, r1	; 0x800103 <contador_ADC>
	}
	ADCSRA |= (1 << ADSC);
 1ba:	ea e7       	ldi	r30, 0x7A	; 122
 1bc:	f0 e0       	ldi	r31, 0x00	; 0
 1be:	80 81       	ld	r24, Z
 1c0:	80 64       	ori	r24, 0x40	; 64
 1c2:	80 83       	st	Z, r24
}
 1c4:	ff 91       	pop	r31
 1c6:	ef 91       	pop	r30
 1c8:	8f 91       	pop	r24
 1ca:	0f 90       	pop	r0
 1cc:	0f be       	out	0x3f, r0	; 63
 1ce:	0f 90       	pop	r0
 1d0:	1f 90       	pop	r1
 1d2:	18 95       	reti

000001d4 <__vector_17>:

ISR(SPI_STC_vect)
{
 1d4:	1f 92       	push	r1
 1d6:	0f 92       	push	r0
 1d8:	0f b6       	in	r0, 0x3f	; 63
 1da:	0f 92       	push	r0
 1dc:	11 24       	eor	r1, r1
 1de:	2f 93       	push	r18
 1e0:	3f 93       	push	r19
 1e2:	4f 93       	push	r20
 1e4:	5f 93       	push	r21
 1e6:	6f 93       	push	r22
 1e8:	7f 93       	push	r23
 1ea:	8f 93       	push	r24
 1ec:	9f 93       	push	r25
 1ee:	af 93       	push	r26
 1f0:	bf 93       	push	r27
 1f2:	ef 93       	push	r30
 1f4:	ff 93       	push	r31
	msgIn = SPDR;
 1f6:	8e b5       	in	r24, 0x2e	; 46
 1f8:	80 93 04 01 	sts	0x0104, r24	; 0x800104 <msgIn>
	wChar(' ');
	wChar(msgIn);
	wChar(' ');
	*/
	
	if (modos==0){
 1fc:	90 91 02 01 	lds	r25, 0x0102	; 0x800102 <__data_end>
 200:	91 11       	cpse	r25, r1
 202:	0c c0       	rjmp	.+24     	; 0x21c <__vector_17+0x48>
		
		if (msgIn == 'a')
 204:	81 36       	cpi	r24, 0x61	; 97
 206:	21 f4       	brne	.+8      	; 0x210 <__vector_17+0x3c>
		{
			SPDR = ADCUno;
 208:	80 91 05 01 	lds	r24, 0x0105	; 0x800105 <ADCUno>
 20c:	8e bd       	out	0x2e, r24	; 46
 20e:	0e c0       	rjmp	.+28     	; 0x22c <__vector_17+0x58>
		}
		else if (msgIn == 'b')
 210:	82 36       	cpi	r24, 0x62	; 98
 212:	61 f4       	brne	.+24     	; 0x22c <__vector_17+0x58>
		{
			SPDR = ADCDos;
 214:	80 91 06 01 	lds	r24, 0x0106	; 0x800106 <ADCDos>
 218:	8e bd       	out	0x2e, r24	; 46
 21a:	08 c0       	rjmp	.+16     	; 0x22c <__vector_17+0x58>
		}
	}else if(modos==1) {
 21c:	90 91 02 01 	lds	r25, 0x0102	; 0x800102 <__data_end>
 220:	91 30       	cpi	r25, 0x01	; 1
 222:	21 f4       	brne	.+8      	; 0x22c <__vector_17+0x58>
		 
			refresh_PORT(msgIn);
 224:	0e 94 96 00 	call	0x12c	; 0x12c <refresh_PORT>
			modos=0;
 228:	10 92 02 01 	sts	0x0102, r1	; 0x800102 <__data_end>
	}
	
	
	if (msgIn == 'c'){
 22c:	80 91 04 01 	lds	r24, 0x0104	; 0x800104 <msgIn>
 230:	83 36       	cpi	r24, 0x63	; 99
 232:	19 f4       	brne	.+6      	; 0x23a <__vector_17+0x66>
		modos=1;
 234:	81 e0       	ldi	r24, 0x01	; 1
 236:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <__data_end>
	}
	
}
 23a:	ff 91       	pop	r31
 23c:	ef 91       	pop	r30
 23e:	bf 91       	pop	r27
 240:	af 91       	pop	r26
 242:	9f 91       	pop	r25
 244:	8f 91       	pop	r24
 246:	7f 91       	pop	r23
 248:	6f 91       	pop	r22
 24a:	5f 91       	pop	r21
 24c:	4f 91       	pop	r20
 24e:	3f 91       	pop	r19
 250:	2f 91       	pop	r18
 252:	0f 90       	pop	r0
 254:	0f be       	out	0x3f, r0	; 63
 256:	0f 90       	pop	r0
 258:	1f 90       	pop	r1
 25a:	18 95       	reti

0000025c <SPI_init>:


void SPI_init(uint8_t ena_inter, uint8_t data_order, uint8_t Master_slave, uint8_t CLOCK ){
	
	//Interrupciones (casi siempre activadas)
	if (ena_inter==1){
 25c:	81 30       	cpi	r24, 0x01	; 1
 25e:	21 f4       	brne	.+8      	; 0x268 <SPI_init+0xc>
		//Interrupciones de SPI activadas
		SPCR |= (1<<SPIE);
 260:	8c b5       	in	r24, 0x2c	; 44
 262:	80 68       	ori	r24, 0x80	; 128
 264:	8c bd       	out	0x2c, r24	; 44
 266:	03 c0       	rjmp	.+6      	; 0x26e <SPI_init+0x12>
		}
	else{
		//Interrupciones deshabilitadas
		SPCR &= ~((1<<SPIE));
 268:	8c b5       	in	r24, 0x2c	; 44
 26a:	8f 77       	andi	r24, 0x7F	; 127
 26c:	8c bd       	out	0x2c, r24	; 44
		}
	
	//Configurar el orden de data (No se en que influye)
	if (data_order==1){
 26e:	61 30       	cpi	r22, 0x01	; 1
 270:	21 f4       	brne	.+8      	; 0x27a <SPI_init+0x1e>
		SPCR |= (1<<DORD); //first LSB
 272:	8c b5       	in	r24, 0x2c	; 44
 274:	80 62       	ori	r24, 0x20	; 32
 276:	8c bd       	out	0x2c, r24	; 44
 278:	03 c0       	rjmp	.+6      	; 0x280 <SPI_init+0x24>
	}else {
		SPCR &= ~(1<<DORD); //first MSB
 27a:	8c b5       	in	r24, 0x2c	; 44
 27c:	8f 7d       	andi	r24, 0xDF	; 223
 27e:	8c bd       	out	0x2c, r24	; 44
	}
	
	//Master/slave selector
	if (Master_slave==1){
 280:	41 30       	cpi	r20, 0x01	; 1
 282:	69 f4       	brne	.+26     	; 0x29e <SPI_init+0x42>
		//ATmega sera master
		SPCR |= (1<<MSTR);
 284:	8c b5       	in	r24, 0x2c	; 44
 286:	80 61       	ori	r24, 0x10	; 16
 288:	8c bd       	out	0x2c, r24	; 44
		//Configurar los pines para master
		DDRB &= ~(1 << DDB4);  // MISO como entrada
 28a:	84 b1       	in	r24, 0x04	; 4
 28c:	8f 7e       	andi	r24, 0xEF	; 239
 28e:	84 b9       	out	0x04, r24	; 4
		DDRB |= ((1 << DDB2) | (1 << DDB3) | (1 << DDB5));  // SS, MOSI, y SCK como salidas
 290:	84 b1       	in	r24, 0x04	; 4
 292:	8c 62       	ori	r24, 0x2C	; 44
 294:	84 b9       	out	0x04, r24	; 4
		
		PORTB &= ~(1<<PORTB2); // SS LOW ? esclavo seleccionado
 296:	85 b1       	in	r24, 0x05	; 5
 298:	8b 7f       	andi	r24, 0xFB	; 251
 29a:	85 b9       	out	0x05, r24	; 5
 29c:	09 c0       	rjmp	.+18     	; 0x2b0 <SPI_init+0x54>

		
	}else{
		//ATMega sera esclavo
		SPCR &= ~(1<<MSTR);
 29e:	8c b5       	in	r24, 0x2c	; 44
 2a0:	8f 7e       	andi	r24, 0xEF	; 239
 2a2:	8c bd       	out	0x2c, r24	; 44
		
		//Configurar los pines para slave
		DDRB |= (1 << DDB4);  // MISO como salida
 2a4:	84 b1       	in	r24, 0x04	; 4
 2a6:	80 61       	ori	r24, 0x10	; 16
 2a8:	84 b9       	out	0x04, r24	; 4
		DDRB &= ~((1 << DDB2) | (1 << DDB3) | (1 << DDB5));  // SS, MOSI, y SCK como entradas
 2aa:	84 b1       	in	r24, 0x04	; 4
 2ac:	83 7d       	andi	r24, 0xD3	; 211
 2ae:	84 b9       	out	0x04, r24	; 4
	}
	
	
	
	//Selecionar la velocidad de transmisión con los primeros bits de CLOCK
	if (Master_slave==1){
 2b0:	41 30       	cpi	r20, 0x01	; 1
 2b2:	09 f0       	breq	.+2      	; 0x2b6 <SPI_init+0x5a>
 2b4:	5b c0       	rjmp	.+182    	; 0x36c <SPI_init+0x110>
		
		if ((CLOCK & 0b00001000) == 0b00001000){
 2b6:	23 ff       	sbrs	r18, 3
 2b8:	04 c0       	rjmp	.+8      	; 0x2c2 <SPI_init+0x66>
			SPCR |= (1<<CPOL); //Polaridad del reloj inicia arriba o en HIGH
 2ba:	8c b5       	in	r24, 0x2c	; 44
 2bc:	88 60       	ori	r24, 0x08	; 8
 2be:	8c bd       	out	0x2c, r24	; 44
 2c0:	03 c0       	rjmp	.+6      	; 0x2c8 <SPI_init+0x6c>
			}else{
			SPCR &= ~(1<<CPOL); //Polaridad del reloj inicia en LOW
 2c2:	8c b5       	in	r24, 0x2c	; 44
 2c4:	87 7f       	andi	r24, 0xF7	; 247
 2c6:	8c bd       	out	0x2c, r24	; 44
		}
		
		if ((CLOCK & 0b00010000) == 0b00010000){
 2c8:	24 ff       	sbrs	r18, 4
 2ca:	04 c0       	rjmp	.+8      	; 0x2d4 <SPI_init+0x78>
			SPCR |= (1<<CPHA); //phase del reloj segundo flanco
 2cc:	8c b5       	in	r24, 0x2c	; 44
 2ce:	84 60       	ori	r24, 0x04	; 4
 2d0:	8c bd       	out	0x2c, r24	; 44
 2d2:	03 c0       	rjmp	.+6      	; 0x2da <SPI_init+0x7e>
			}else{
			SPCR &= ~(1<<CPHA); //Phase del reloj primer flanco
 2d4:	8c b5       	in	r24, 0x2c	; 44
 2d6:	8b 7f       	andi	r24, 0xFB	; 251
 2d8:	8c bd       	out	0x2c, r24	; 44
		}
		
		switch((CLOCK&0b00000111)){
 2da:	e2 2f       	mov	r30, r18
 2dc:	e7 70       	andi	r30, 0x07	; 7
 2de:	8e 2f       	mov	r24, r30
 2e0:	90 e0       	ldi	r25, 0x00	; 0
 2e2:	87 30       	cpi	r24, 0x07	; 7
 2e4:	91 05       	cpc	r25, r1
 2e6:	08 f0       	brcs	.+2      	; 0x2ea <SPI_init+0x8e>
 2e8:	41 c0       	rjmp	.+130    	; 0x36c <SPI_init+0x110>
 2ea:	fc 01       	movw	r30, r24
 2ec:	ec 5c       	subi	r30, 0xCC	; 204
 2ee:	ff 4f       	sbci	r31, 0xFF	; 255
 2f0:	0c 94 ba 01 	jmp	0x374	; 0x374 <__tablejump2__>
			//DIV2
			case 0:
			SPSR |= (1<<SPI2X);
 2f4:	8d b5       	in	r24, 0x2d	; 45
 2f6:	81 60       	ori	r24, 0x01	; 1
 2f8:	8d bd       	out	0x2d, r24	; 45
			SPCR &= ~((1<<SPR0)|(1<<SPR1));
 2fa:	8c b5       	in	r24, 0x2c	; 44
 2fc:	8c 7f       	andi	r24, 0xFC	; 252
 2fe:	8c bd       	out	0x2c, r24	; 44
			break;
 300:	35 c0       	rjmp	.+106    	; 0x36c <SPI_init+0x110>
			
			//DIV4
			case 1:
			SPSR &= ~(1<<SPI2X);
 302:	8d b5       	in	r24, 0x2d	; 45
 304:	8e 7f       	andi	r24, 0xFE	; 254
 306:	8d bd       	out	0x2d, r24	; 45
			SPCR &= ~((1<<SPR0)|(1<<SPR1));
 308:	8c b5       	in	r24, 0x2c	; 44
 30a:	8c 7f       	andi	r24, 0xFC	; 252
 30c:	8c bd       	out	0x2c, r24	; 44
			break;
 30e:	2e c0       	rjmp	.+92     	; 0x36c <SPI_init+0x110>
			
			//DIV8
			case 2:
			SPSR |= (1<<SPI2X);
 310:	8d b5       	in	r24, 0x2d	; 45
 312:	81 60       	ori	r24, 0x01	; 1
 314:	8d bd       	out	0x2d, r24	; 45
			SPCR &= ~((1<<SPR1));
 316:	8c b5       	in	r24, 0x2c	; 44
 318:	8d 7f       	andi	r24, 0xFD	; 253
 31a:	8c bd       	out	0x2c, r24	; 44
			SPCR |= (1<<SPR0);
 31c:	8c b5       	in	r24, 0x2c	; 44
 31e:	81 60       	ori	r24, 0x01	; 1
 320:	8c bd       	out	0x2c, r24	; 44
			break;
 322:	24 c0       	rjmp	.+72     	; 0x36c <SPI_init+0x110>
			
			//DIV16
			case 3:
			SPSR &= ~(1<<SPI2X);
 324:	8d b5       	in	r24, 0x2d	; 45
 326:	8e 7f       	andi	r24, 0xFE	; 254
 328:	8d bd       	out	0x2d, r24	; 45
			SPCR &= ~((1<<SPR1));
 32a:	8c b5       	in	r24, 0x2c	; 44
 32c:	8d 7f       	andi	r24, 0xFD	; 253
 32e:	8c bd       	out	0x2c, r24	; 44
			SPCR |= (1<<SPR0);
 330:	8c b5       	in	r24, 0x2c	; 44
 332:	81 60       	ori	r24, 0x01	; 1
 334:	8c bd       	out	0x2c, r24	; 44
			break;
 336:	1a c0       	rjmp	.+52     	; 0x36c <SPI_init+0x110>
			
			//DIV32
			case 4:
			SPSR |= (1<<SPI2X);
 338:	8d b5       	in	r24, 0x2d	; 45
 33a:	81 60       	ori	r24, 0x01	; 1
 33c:	8d bd       	out	0x2d, r24	; 45
			SPCR &= ~((1<<SPR0));
 33e:	8c b5       	in	r24, 0x2c	; 44
 340:	8e 7f       	andi	r24, 0xFE	; 254
 342:	8c bd       	out	0x2c, r24	; 44
			SPCR |= (1<<SPR1);
 344:	8c b5       	in	r24, 0x2c	; 44
 346:	82 60       	ori	r24, 0x02	; 2
 348:	8c bd       	out	0x2c, r24	; 44
			break;
 34a:	10 c0       	rjmp	.+32     	; 0x36c <SPI_init+0x110>
			
			//DIV64
			case 5:
			SPSR &= ~(1<<SPI2X);
 34c:	8d b5       	in	r24, 0x2d	; 45
 34e:	8e 7f       	andi	r24, 0xFE	; 254
 350:	8d bd       	out	0x2d, r24	; 45
			SPCR &= ~((1<<SPR0));
 352:	8c b5       	in	r24, 0x2c	; 44
 354:	8e 7f       	andi	r24, 0xFE	; 254
 356:	8c bd       	out	0x2c, r24	; 44
			SPCR |= (1<<SPR1);
 358:	8c b5       	in	r24, 0x2c	; 44
 35a:	82 60       	ori	r24, 0x02	; 2
 35c:	8c bd       	out	0x2c, r24	; 44
			break;
 35e:	06 c0       	rjmp	.+12     	; 0x36c <SPI_init+0x110>
			
			//DIV128
			case 6:
			SPSR &= ~(1<<SPI2X);
 360:	8d b5       	in	r24, 0x2d	; 45
 362:	8e 7f       	andi	r24, 0xFE	; 254
 364:	8d bd       	out	0x2d, r24	; 45
			SPCR |= (1<<SPR0)|(1<<SPR1);
 366:	8c b5       	in	r24, 0x2c	; 44
 368:	83 60       	ori	r24, 0x03	; 3
 36a:	8c bd       	out	0x2c, r24	; 44
		}
		
	}
	
	//Habilitar el modo SPI
	SPCR |= (1<<SPE);
 36c:	8c b5       	in	r24, 0x2c	; 44
 36e:	80 64       	ori	r24, 0x40	; 64
 370:	8c bd       	out	0x2c, r24	; 44
 372:	08 95       	ret

00000374 <__tablejump2__>:
 374:	ee 0f       	add	r30, r30
 376:	ff 1f       	adc	r31, r31
 378:	05 90       	lpm	r0, Z+
 37a:	f4 91       	lpm	r31, Z
 37c:	e0 2d       	mov	r30, r0
 37e:	09 94       	ijmp

00000380 <_exit>:
 380:	f8 94       	cli

00000382 <__stop_program>:
 382:	ff cf       	rjmp	.-2      	; 0x382 <__stop_program>
