

================================================================
== Vivado HLS Report for 'dut_perform_conv_1'
================================================================
* Date:           Wed Nov  1 17:41:41 2017

* Version:        2016.2 (Build 1577090 on Thu Jun 02 16:59:10 MDT 2016)
* Project:        cnn.prj
* Solution:       solution1
* Product family: zynq
* Target device:  xc7z020clg484-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|      8.47|        1.25|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +--------+--------+--------+--------+---------+
    |     Latency     |     Interval    | Pipeline|
    |   min  |   max  |   min  |   max  |   Type  |
    +--------+--------+--------+--------+---------+
    |  105073|  105073|  105073|  105073|   none  |
    +--------+--------+--------+--------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +----------------+-------+-------+----------+-----------+-----------+-------+----------+
        |                |    Latency    | Iteration|  Initiation Interval  |  Trip |          |
        |    Loop Name   |  min  |  max  |  Latency |  achieved |   target  | Count | Pipelined|
        +----------------+-------+-------+----------+-----------+-----------+-------+----------+
        |- Loop 1        |    800|    800|         1|          -|          -|    800|    no    |
        |- L_L_LOOP1     |  92174|  92174|        20|          5|          1|  18432|    yes   |
        |- LOOP2         |  12096|  12096|       189|          -|          -|     64|    no    |
        | + LOOP2.1      |    186|    186|        62|          -|          -|      3|    no    |
        |  ++ LOOP2.1.1  |     60|     60|        20|          -|          -|      3|    no    |
        +----------------+-------+-------+----------+-----------+-----------+-------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  |
+-----------------+---------+-------+--------+-------+
|DSP              |        -|      2|       -|      -|
|Expression       |        -|      -|       0|   1797|
|FIFO             |        -|      -|       -|      -|
|Instance         |        -|     36|     488|    571|
|Memory           |       61|      -|       0|      0|
|Multiplexer      |        -|      -|       -|    443|
|Register         |        -|      -|    1597|      8|
+-----------------+---------+-------+--------+-------+
|Total            |       61|     38|    2085|   2819|
+-----------------+---------+-------+--------+-------+
|Available        |      280|    220|  106400|  53200|
+-----------------+---------+-------+--------+-------+
|Utilization (%)  |       21|     17|       1|      5|
+-----------------+---------+-------+--------+-------+

+ Detail: 
    * Instance: 
    +---------------------------------+-----------------------------+---------+-------+-----+-----+
    |             Instance            |            Module           | BRAM_18K| DSP48E|  FF | LUT |
    +---------------------------------+-----------------------------+---------+-------+-----+-----+
    |dut_mul_32s_30s_61_6_U24         |dut_mul_32s_30s_61_6         |        0|      4|    0|    0|
    |dut_mul_32s_30s_61_6_U25         |dut_mul_32s_30s_61_6         |        0|      4|    0|    0|
    |dut_mul_32s_30s_61_6_U26         |dut_mul_32s_30s_61_6         |        0|      4|    0|    0|
    |dut_mul_32s_30s_61_6_U27         |dut_mul_32s_30s_61_6         |        0|      4|    0|    0|
    |dut_mul_32s_30s_61_6_U28         |dut_mul_32s_30s_61_6         |        0|      4|    0|    0|
    |dut_mul_32s_30s_61_6_U29         |dut_mul_32s_30s_61_6         |        0|      4|    0|    0|
    |dut_mul_32s_30s_61_6_U30         |dut_mul_32s_30s_61_6         |        0|      4|    0|    0|
    |dut_mul_32s_30s_61_6_U31         |dut_mul_32s_30s_61_6         |        0|      4|    0|    0|
    |dut_mul_32s_30s_61_6_U32         |dut_mul_32s_30s_61_6         |        0|      4|    0|    0|
    |dut_mux_4to1_sel32_32_1_U33      |dut_mux_4to1_sel32_32_1      |        0|      0|    0|   32|
    |dut_mux_4to1_sel32_32_1_U35      |dut_mux_4to1_sel32_32_1      |        0|      0|    0|   32|
    |dut_urem_13ns_9ns_13_17_U23      |dut_urem_13ns_9ns_13_17      |        0|      0|  384|  384|
    |dut_urem_13ns_9ns_13_17_seq_U34  |dut_urem_13ns_9ns_13_17_seq  |        0|      0|  104|  123|
    +---------------------------------+-----------------------------+---------+-------+-----+-----+
    |Total                            |                             |        0|     36|  488|  571|
    +---------------------------------+-----------------------------+---------+-------+-----+-----+

    * DSP48: 
    +--------------------------------+----------------------------+-----------+
    |            Instance            |           Module           | Expression|
    +--------------------------------+----------------------------+-----------+
    |dut_mul_mul_15ns_13ns_28_1_U36  |dut_mul_mul_15ns_13ns_28_1  |  i0 * i1  |
    |dut_mul_mul_15ns_13ns_28_1_U37  |dut_mul_mul_15ns_13ns_28_1  |  i0 * i1  |
    +--------------------------------+----------------------------+-----------+

    * Memory: 
    +-----------+----------------------------+---------+---+----+-------+-----+------+-------------+
    |   Memory  |           Module           | BRAM_18K| FF| LUT| Words | Bits| Banks| W*Bits*Banks|
    +-----------+----------------------------+---------+---+----+-------+-----+------+-------------+
    |b_conv2_U  |dut_perform_conv_1_b_conv2  |        1|  0|   0|     64|   27|     1|         1728|
    |w_conv2_U  |dut_perform_conv_1_w_conv2  |       60|  0|   0|  18432|   30|     1|       552960|
    +-----------+----------------------------+---------+---+----+-------+-----+------+-------------+
    |Total      |                            |       61|  0|   0|  18496|   57|     2|       554688|
    +-----------+----------------------------+---------+---+----+-------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +---------------------------------------+----------+-------+---+----+------------+------------+
    |             Variable Name             | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +---------------------------------------+----------+-------+---+----+------------+------------+
    |biased_V_fu_2178_p2                    |     +    |      0|  0|  32|          32|          32|
    |grp_fu_1507_p0                         |     +    |      0|  0|  13|          13|          13|
    |i_V_fu_634_p2                          |     +    |      0|  0|  10|          10|           1|
    |i_index_V_0_1_fu_1526_p2               |     +    |      0|  0|  10|          10|          10|
    |i_index_V_0_2_fu_1541_p2               |     +    |      0|  0|  10|          10|          10|
    |i_index_V_1_1_fu_1602_p2               |     +    |      0|  0|  10|          10|          10|
    |i_index_V_1_2_fu_1611_p2               |     +    |      0|  0|  10|          10|          10|
    |i_index_V_1_fu_1459_p2                 |     +    |      0|  0|  10|          10|          10|
    |i_index_V_2_1_fu_1625_p2               |     +    |      0|  0|  10|          10|          10|
    |i_index_V_2_2_fu_1630_p2               |     +    |      0|  0|  10|          10|          10|
    |i_index_V_2_fu_1620_p2                 |     +    |      0|  0|  10|          10|          10|
    |i_index_V_fu_1448_p2                   |     +    |      0|  0|  10|          10|          10|
    |index_V_fu_2127_p2                     |     +    |      0|  0|  13|          13|          13|
    |indvar_flatten38_op_fu_1052_p2         |     +    |      0|  0|  10|          10|           1|
    |indvar_flatten_next2_fu_814_p2         |     +    |      0|  0|  15|           1|          15|
    |indvar_flatten_op_fu_1038_p2           |     +    |      0|  0|   4|           4|           1|
    |m_V_fu_938_p2                          |     +    |      0|  0|   6|           1|           6|
    |n_V_1_fu_2023_p2                       |     +    |      0|  0|   7|           7|           1|
    |n_V_fu_834_p2                          |     +    |      0|  0|   7|           1|           7|
    |next_mul_fu_640_p2                     |     +    |      0|  0|  21|          21|          11|
    |next_urem_fu_664_p2                    |     +    |      0|  0|  10|          10|           1|
    |p_Val2_5_fu_2012_p2                    |     +    |      0|  0|  32|          32|          32|
    |p_Val2_8_0_1_fu_1781_p2                |     +    |      0|  0|  62|          62|          62|
    |p_Val2_8_0_2_fu_1808_p2                |     +    |      0|  0|  62|          62|          62|
    |p_Val2_8_1_1_fu_1861_p2                |     +    |      0|  0|  62|          62|          62|
    |p_Val2_8_1_2_fu_1887_p2                |     +    |      0|  0|  62|          62|          62|
    |p_Val2_8_1_fu_1834_p2                  |     +    |      0|  0|  62|          62|          62|
    |p_Val2_8_2_1_fu_1940_p2                |     +    |      0|  0|  62|          62|          62|
    |p_Val2_8_2_2_fu_1967_p2                |     +    |      0|  0|  62|          62|          62|
    |p_Val2_8_2_fu_1914_p2                  |     +    |      0|  0|  62|          62|          62|
    |tmp14_fu_894_p2                        |     +    |      0|  0|   7|           7|           7|
    |tmp1_0_1_fu_1521_p2                    |     +    |      0|  0|  10|           3|          10|
    |tmp1_0_2_fu_1536_p2                    |     +    |      0|  0|  10|           4|          10|
    |tmp1_fu_1424_p2                        |     +    |      0|  0|   8|           8|           8|
    |tmp2_fu_1442_p2                        |     +    |      0|  0|  10|          10|          10|
    |tmp3_fu_1026_p2                        |     +    |      0|  0|   6|           6|           6|
    |tmp4_mid1_fu_1403_p2                   |     +    |      0|  0|   7|           7|           7|
    |tmp5_fu_1491_p2                        |     +    |      0|  0|  11|          11|          11|
    |tmp7_fu_2070_p2                        |     +    |      0|  0|   7|           7|           7|
    |tmp8_fu_2118_p2                        |     +    |      0|  0|  11|          11|          11|
    |tmp_15_2_fu_802_p2                     |     +    |      0|  0|   3|           2|           3|
    |tmp_15_2_mid1_fu_1390_p2               |     +    |      0|  0|   3|           2|           3|
    |tmp_6_fu_712_p2                        |     +    |      0|  0|  11|          11|          11|
    |tmp_6_mid1_fu_962_p2                   |     +    |      0|  0|  11|          11|          11|
    |tmp_7_fu_734_p2                        |     +    |      0|  0|  15|          15|          15|
    |tmp_7_mid1_fu_1212_p2                  |     +    |      0|  0|  15|          15|          15|
    |tmp_7_mid_fu_888_p2                    |     +    |      0|  0|  15|          15|          15|
    |w_index_V_0_1_fu_740_p2                |     +    |      0|  0|  15|           2|          15|
    |w_index_V_0_1_mid1_fu_1230_p2          |     +    |      0|  0|  15|           2|          15|
    |w_index_V_0_2_fu_746_p2                |     +    |      0|  0|  15|           3|          15|
    |w_index_V_0_2_mid1_fu_1248_p2          |     +    |      0|  0|  15|           3|          15|
    |w_index_V_1_1_fu_758_p2                |     +    |      0|  0|  15|           3|          15|
    |w_index_V_1_1_mid1_fu_1274_p2          |     +    |      0|  0|  15|           3|          15|
    |w_index_V_1_2_fu_764_p2                |     +    |      0|  0|  15|           3|          15|
    |w_index_V_1_2_mid1_fu_1287_p2          |     +    |      0|  0|  15|           3|          15|
    |w_index_V_1_fu_752_p2                  |     +    |      0|  0|  15|           1|          15|
    |w_index_V_1_mid1_fu_1261_p2            |     +    |      0|  0|  15|           1|          15|
    |w_index_V_2_1_fu_776_p2                |     +    |      0|  0|  15|           3|          15|
    |w_index_V_2_1_mid1_fu_1313_p2          |     +    |      0|  0|  15|           3|          15|
    |w_index_V_2_2_fu_782_p2                |     +    |      0|  0|  15|           4|          15|
    |w_index_V_2_2_mid1_fu_1326_p2          |     +    |      0|  0|  15|           4|          15|
    |w_index_V_2_fu_770_p2                  |     +    |      0|  0|  15|           2|          15|
    |w_index_V_2_mid1_fu_1300_p2            |     +    |      0|  0|  15|           2|          15|
    |x_V_1_dup_fu_1351_p2                   |     +    |      0|  0|   2|           1|           2|
    |x_V_1_fu_796_p2                        |     +    |      0|  0|   2|           1|           2|
    |x_V_fu_2064_p2                         |     +    |      0|  0|   2|           2|           1|
    |y_V_1_fu_1032_p2                       |     +    |      0|  0|   2|           2|           1|
    |y_V_fu_2090_p2                         |     +    |      0|  0|   2|           2|           1|
    |p_4_fu_2108_p2                         |     -    |      0|  0|   5|           5|           5|
    |p_6_fu_1481_p2                         |     -    |      0|  0|   5|           5|           5|
    |exitcond7_mid1_fu_988_p2               |    and   |      0|  0|   1|           1|           1|
    |exitcond7_mid_fu_920_p2                |    and   |      0|  0|   1|           1|           1|
    |exitcond_flatten_mid_fu_932_p2         |    and   |      0|  0|   1|           1|           1|
    |exitcond1_fu_628_p2                    |   icmp   |      0|  0|   4|          10|           9|
    |exitcond2_fu_914_p2                    |   icmp   |      0|  0|   1|           2|           2|
    |exitcond3_fu_2017_p2                   |   icmp   |      0|  0|   3|           7|           8|
    |exitcond5_fu_2058_p2                   |   icmp   |      0|  0|   1|           2|           2|
    |exitcond_flatten1_fu_926_p2            |   icmp   |      0|  0|   2|           4|           4|
    |exitcond_flatten2_fu_808_p2            |   icmp   |      0|  0|   6|          15|          15|
    |exitcond_flatten_fu_820_p2             |   icmp   |      0|  0|   4|          10|           9|
    |exitcond_fu_2084_p2                    |   icmp   |      0|  0|   1|           2|           2|
    |tmp_26_fu_670_p2                       |   icmp   |      0|  0|   4|          10|           8|
    |tmp_8_fu_2187_p2                       |   icmp   |      0|  0|  11|          32|           1|
    |not_exitcond_flatten_mid_fu_982_p2     |    or    |      0|  0|   1|           1|           1|
    |tmp_12_fu_1002_p2                      |    or    |      0|  0|   1|           1|           1|
    |tmp_16_fu_1008_p2                      |    or    |      0|  0|   1|           1|           1|
    |tmp_s_fu_944_p2                        |    or    |      0|  0|   1|           1|           1|
    |w_index_V_0_1_mid_fu_1088_p2           |    or    |      0|  0|  19|          15|           2|
    |w_index_V_0_2_mid_fu_1099_p2           |    or    |      0|  0|  19|          15|           3|
    |w_index_V_1_1_mid_fu_1121_p2           |    or    |      0|  0|  19|          15|           3|
    |w_index_V_1_2_mid_fu_1132_p2           |    or    |      0|  0|  19|          15|           3|
    |w_index_V_1_mid_fu_1110_p2             |    or    |      0|  0|  19|          15|           1|
    |w_index_V_2_1_mid_fu_1154_p2           |    or    |      0|  0|  19|          15|           3|
    |w_index_V_2_2_mid_fu_1165_p2           |    or    |      0|  0|  19|          15|           4|
    |w_index_V_2_mid_fu_1143_p2             |    or    |      0|  0|  19|          15|           2|
    |OP2_V_0_1_cast_mid2101_v_v_fu_1093_p3  |  select  |      0|  0|  15|           1|          15|
    |OP2_V_0_1_cast_mid2_v_v_fu_1236_p3     |  select  |      0|  0|  15|           1|          15|
    |OP2_V_0_2_cast_mid2109_v_v_fu_1104_p3  |  select  |      0|  0|  15|           1|          15|
    |OP2_V_0_2_cast_mid2_v_v_fu_1254_p3     |  select  |      0|  0|  15|           1|          15|
    |OP2_V_1_1_cast_mid2125_v_v_fu_1126_p3  |  select  |      0|  0|  15|           1|          15|
    |OP2_V_1_1_cast_mid2_v_v_fu_1280_p3     |  select  |      0|  0|  15|           1|          15|
    |OP2_V_1_2_cast_mid2133_v_v_fu_1137_p3  |  select  |      0|  0|  15|           1|          15|
    |OP2_V_1_2_cast_mid2_v_v_fu_1293_p3     |  select  |      0|  0|  15|           1|          15|
    |OP2_V_1_cast_mid2117_v_v_fu_1115_p3    |  select  |      0|  0|  15|           1|          15|
    |OP2_V_1_cast_mid2_v_v_fu_1267_p3       |  select  |      0|  0|  15|           1|          15|
    |OP2_V_2_1_cast_mid2149_v_v_fu_1159_p3  |  select  |      0|  0|  15|           1|          15|
    |OP2_V_2_1_cast_mid2_v_v_fu_1319_p3     |  select  |      0|  0|  15|           1|          15|
    |OP2_V_2_2_cast_mid2157_v_v_fu_1170_p3  |  select  |      0|  0|  15|           1|          15|
    |OP2_V_2_2_cast_mid2_v_v_fu_1332_p3     |  select  |      0|  0|  15|           1|          15|
    |OP2_V_2_cast_mid2141_v_v_fu_1148_p3    |  select  |      0|  0|  15|           1|          15|
    |OP2_V_2_cast_mid2_v_v_fu_1306_p3       |  select  |      0|  0|  15|           1|          15|
    |OP2_V_cast_mid293_v_v_fu_1083_p3       |  select  |      0|  0|  15|           1|          15|
    |OP2_V_cast_mid2_v_v_fu_1218_p3         |  select  |      0|  0|  15|           1|          15|
    |idx_urem_fu_676_p3                     |  select  |      0|  0|  10|           1|          10|
    |indvar_flatten_next1_fu_1058_p3        |  select  |      0|  0|  10|           1|           1|
    |indvar_flatten_next_fu_1044_p3         |  select  |      0|  0|   4|           1|           1|
    |p_Val2_2_s_fu_2192_p3                  |  select  |      0|  0|  31|           1|          31|
    |p_mid2_fu_852_p3                       |  select  |      0|  0|  11|           1|          11|
    |p_shl1_cast_mid2_v_v_v_fu_860_p3       |  select  |      0|  0|   7|           1|           7|
    |p_shl2_cast_mid2_fu_1187_p3            |  select  |      0|  0|   7|           1|           7|
    |p_shl2_cast_mid_fu_1077_p3             |  select  |      0|  0|   7|           1|           1|
    |t_V_3_mid2_fu_994_p3                   |  select  |      0|  0|   6|           1|           6|
    |t_V_3_mid_fu_826_p3                    |  select  |      0|  0|   6|           1|           1|
    |t_V_5_cast2_mid2_fu_1360_p3            |  select  |      0|  0|   2|           1|           2|
    |t_V_5_mid_fu_950_p3                    |  select  |      0|  0|   2|           1|           1|
    |t_V_7_mid2_fu_1014_p3                  |  select  |      0|  0|   2|           1|           1|
    |tmp4_cast_cast_mid2177_v_fu_900_p3     |  select  |      0|  0|   7|           1|           7|
    |tmp4_cast_cast_mid235_v_fu_968_p3      |  select  |      0|  0|   7|           1|           7|
    |tmp4_cast_cast_mid2_v_fu_1408_p3       |  select  |      0|  0|   7|           1|           7|
    |tmp_15_1_cast_mid2_fu_1379_p3          |  select  |      0|  0|   2|           1|           2|
    |tmp_15_1_cast_mid_fu_1339_p3           |  select  |      0|  0|   2|           1|           1|
    |tmp_15_2_cast_mid2_fu_1396_p3          |  select  |      0|  0|   3|           1|           3|
    |tmp_15_2_cast_mid_fu_1345_p3           |  select  |      0|  0|   3|           1|           2|
    |exitcond_flatten_not_fu_976_p2         |    xor   |      0|  0|   2|           1|           2|
    |not_exitcond_flatten_fu_908_p2         |    xor   |      0|  0|   2|           1|           2|
    |x_V_1_mid1_fu_1374_p2                  |    xor   |      0|  0|   5|           2|           3|
    +---------------------------------------+----------+-------+---+----+------------+------------+
    |Total                                  |          |      0|  0|1797|        1209|        1611|
    +---------------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +-------------------------------+----+-----------+-----+-----------+
    |              Name             | LUT| Input Size| Bits| Total Bits|
    +-------------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                      |  24|         31|    1|         31|
    |ap_reg_ppiten_pp0_it3          |   1|          2|    1|          2|
    |indvar_flatten1_phi_fu_503_p4  |  15|          2|   15|         30|
    |indvar_flatten1_reg_499        |  15|          2|   15|         30|
    |indvar_flatten2_phi_fu_525_p4  |  10|          2|   10|         20|
    |indvar_flatten2_reg_521        |  10|          2|   10|         20|
    |indvar_flatten_phi_fu_547_p4   |   4|          2|    4|          8|
    |indvar_flatten_reg_543         |   4|          2|    4|          8|
    |input_V_address0               |  10|          6|   10|         60|
    |input_V_address1               |  10|          5|   10|         50|
    |output_0_V_address0            |   8|          6|    8|         48|
    |output_0_V_d0                  |  32|          4|   32|        128|
    |output_1_V_address0            |   8|          6|    8|         48|
    |output_1_V_d0                  |  32|          4|   32|        128|
    |output_2_V_address0            |   8|          6|    8|         48|
    |output_2_V_d0                  |  32|          4|   32|        128|
    |output_3_V_address0            |   8|          6|    8|         48|
    |output_3_V_d0                  |  32|          4|   32|        128|
    |phi_mul_reg_477                |  21|          2|   21|         42|
    |phi_urem_reg_488               |  10|          2|   10|         20|
    |reg_618                        |  32|          2|   32|         64|
    |reg_623                        |  32|          2|   32|         64|
    |t_V_1_phi_fu_514_p4            |   7|          2|    7|         14|
    |t_V_1_reg_510                  |   7|          2|    7|         14|
    |t_V_2_reg_576                  |   7|          2|    7|         14|
    |t_V_3_phi_fu_536_p4            |   6|          2|    6|         12|
    |t_V_3_reg_532                  |   6|          2|    6|         12|
    |t_V_4_reg_588                  |   2|          2|    2|          4|
    |t_V_5_phi_fu_558_p4            |   2|          2|    2|          4|
    |t_V_5_reg_554                  |   2|          2|    2|          4|
    |t_V_6_reg_599                  |   2|          2|    2|          4|
    |t_V_7_phi_fu_569_p4            |   2|          2|    2|          4|
    |t_V_7_reg_565                  |   2|          2|    2|          4|
    |t_V_reg_466                    |  10|          2|   10|         20|
    |w_conv2_address0               |  15|          6|   15|         90|
    |w_conv2_address1               |  15|          5|   15|         75|
    +-------------------------------+----+-----------+-----+-----------+
    |Total                          | 443|        139|  420|       1428|
    +-------------------------------+----+-----------+-----+-----------+

    * Register: 
    +----------------------------------+----+----+-----+-----------+
    |               Name               | FF | LUT| Bits| Const Bits|
    +----------------------------------+----+----+-----+-----------+
    |OP2_V_0_2_cast_mid2_v_v_reg_2442  |  15|   0|   15|          0|
    |OP2_V_1_1_cast_mid2_v_v_reg_2452  |  15|   0|   15|          0|
    |OP2_V_1_2_cast_mid2_v_v_reg_2457  |  15|   0|   15|          0|
    |OP2_V_1_cast_mid2_v_v_reg_2447    |  15|   0|   15|          0|
    |OP2_V_2_1_cast_mid2_v_v_reg_2467  |  15|   0|   15|          0|
    |OP2_V_2_2_cast_mid2_v_v_reg_2472  |  15|   0|   15|          0|
    |OP2_V_2_cast_mid2_v_v_reg_2462    |  15|   0|   15|          0|
    |ap_CS_fsm                         |  30|   0|   30|          0|
    |ap_reg_ppiten_pp0_it0             |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it1             |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it2             |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it3             |   1|   0|    1|          0|
    |arrayNo9_reg_2799                 |  13|   0|   13|          0|
    |arrayNo_reg_2886                  |  13|   0|   13|          0|
    |biased_V_reg_2890                 |  32|   0|   32|          0|
    |exitcond7_mid1_reg_2393           |   1|   0|    1|          0|
    |exitcond_flatten2_reg_2303        |   1|   0|    1|          0|
    |exitcond_flatten_mid_reg_2350     |   1|   0|    1|          0|
    |exitcond_flatten_reg_2312         |   1|   0|    1|          0|
    |i_index_V_2_1_reg_2604            |  10|   0|   10|          0|
    |i_index_V_2_2_reg_2609            |  10|   0|   10|          0|
    |i_index_V_2_reg_2599              |  10|   0|   10|          0|
    |index_V_reg_2855                  |  13|   0|   13|          0|
    |indvar_flatten1_reg_499           |  15|   0|   15|          0|
    |indvar_flatten2_reg_521           |  10|   0|   10|          0|
    |indvar_flatten_next1_reg_2427     |  10|   0|   10|          0|
    |indvar_flatten_next2_reg_2307     |  15|   0|   15|          0|
    |indvar_flatten_next_reg_2422      |   4|   0|    4|          0|
    |indvar_flatten_reg_543            |   4|   0|    4|          0|
    |m_V_reg_2364                      |   6|   0|    6|          0|
    |n_V_1_reg_2814                    |   7|   0|    7|          0|
    |o_index_V_reg_2516                |  13|   0|   13|          0|
    |output_0_V_addr_1_reg_2866        |   8|   0|    8|          0|
    |output_0_V_addr_2_reg_2779        |   8|   0|    8|          0|
    |output_1_V_addr_1_reg_2871        |   8|   0|    8|          0|
    |output_1_V_addr_2_reg_2784        |   8|   0|    8|          0|
    |output_2_V_addr_1_reg_2876        |   8|   0|    8|          0|
    |output_2_V_addr_2_reg_2789        |   8|   0|    8|          0|
    |output_3_V_addr_1_reg_2881        |   8|   0|    8|          0|
    |output_3_V_addr_2_reg_2794        |   8|   0|    8|          0|
    |p_Val2_1_cast_reg_2829            |  27|   0|   32|          5|
    |p_Val2_5_reg_2803                 |  32|   0|   32|          0|
    |p_Val2_7_0_1_reg_2724             |  61|   0|   61|          0|
    |p_Val2_7_0_2_reg_2729             |  61|   0|   61|          0|
    |p_Val2_7_1_1_reg_2739             |  61|   0|   61|          0|
    |p_Val2_7_1_2_reg_2744             |  61|   0|   61|          0|
    |p_Val2_7_1_reg_2719               |  61|   0|   61|          0|
    |p_Val2_7_2_1_reg_2759             |  61|   0|   61|          0|
    |p_Val2_7_2_2_reg_2769             |  61|   0|   61|          0|
    |p_Val2_7_2_reg_2754               |  61|   0|   61|          0|
    |p_shl1_cast_mid2_v_v_v_reg_2326   |   7|   0|    7|          0|
    |p_shl2_reg_2243                   |   5|   0|    7|          2|
    |p_shl5_cast_reg_2824              |   6|   0|   11|          5|
    |phi_mul_reg_477                   |  21|   0|   21|          0|
    |phi_urem_reg_488                  |  10|   0|   10|          0|
    |reg_610                           |  30|   0|   30|          0|
    |reg_614                           |  30|   0|   30|          0|
    |reg_618                           |  32|   0|   32|          0|
    |reg_623                           |  32|   0|   32|          0|
    |sum_V_2_2_reg_2774                |  32|   0|   32|          0|
    |t_V_1_reg_510                     |   7|   0|    7|          0|
    |t_V_2_reg_576                     |   7|   0|    7|          0|
    |t_V_3_mid2_reg_2401               |   6|   0|    6|          0|
    |t_V_3_reg_532                     |   6|   0|    6|          0|
    |t_V_4_reg_588                     |   2|   0|    2|          0|
    |t_V_5_cast2_mid2_cast_reg_2482    |   2|   0|   10|          8|
    |t_V_5_cast2_mid2_reg_2477         |   2|   0|    2|          0|
    |t_V_5_mid_reg_2375                |   2|   0|    2|          0|
    |t_V_5_reg_554                     |   2|   0|    2|          0|
    |t_V_6_reg_599                     |   2|   0|    2|          0|
    |t_V_7_mid2_reg_2406               |   2|   0|    2|          0|
    |t_V_7_reg_565                     |   2|   0|    2|          0|
    |t_V_reg_466                       |  10|   0|   10|          0|
    |tmp1_0_1_reg_2532                 |  10|   0|   10|          0|
    |tmp1_0_2_reg_2543                 |  10|   0|   10|          0|
    |tmp2_reg_2499                     |  10|   0|   10|          0|
    |tmp3_reg_2412                     |   6|   0|    6|          0|
    |tmp4_cast_cast_mid235_v_reg_2388  |   7|   0|    7|          0|
    |tmp7_cast_cast_reg_2842           |   7|   0|   13|          6|
    |tmp_13_reg_2332                   |   6|   0|    6|          0|
    |tmp_15_1_cast_mid2_cast_reg_2488  |   2|   0|   10|          8|
    |tmp_15_2_cast_mid2_reg_2494       |   3|   0|    3|          0|
    |tmp_15_2_reg_2298                 |   3|   0|    3|          0|
    |tmp_18_reg_2734                   |  32|   0|   32|          0|
    |tmp_20_reg_2749                   |  32|   0|   32|          0|
    |tmp_22_reg_2764                   |  32|   0|   32|          0|
    |tmp_24_reg_2554                   |   7|   0|    7|          0|
    |tmp_27_reg_2861                   |   7|   0|    7|          0|
    |tmp_28_reg_2895                   |  31|   0|   31|          0|
    |tmp_5_reg_2714                    |  31|   0|   31|          0|
    |tmp_6_mid1_reg_2382               |  11|   0|   11|          0|
    |tmp_7_mid_reg_2337                |  10|   0|   15|          5|
    |tmp_7_reg_2248                    |  15|   0|   15|          0|
    |tmp_s_reg_2369                    |   1|   0|    1|          0|
    |w_index_V_0_1_reg_2253            |  15|   0|   15|          0|
    |w_index_V_0_2_reg_2258            |  15|   0|   15|          0|
    |w_index_V_1_1_reg_2268            |  15|   0|   15|          0|
    |w_index_V_1_2_reg_2273            |  15|   0|   15|          0|
    |w_index_V_1_reg_2263              |  15|   0|   15|          0|
    |w_index_V_2_1_reg_2283            |  15|   0|   15|          0|
    |w_index_V_2_2_reg_2288            |  15|   0|   15|          0|
    |w_index_V_2_reg_2278              |  15|   0|   15|          0|
    |x_V_1_reg_2293                    |   2|   0|    2|          0|
    |x_V_reg_2837                      |   2|   0|    2|          0|
    |y_V_1_reg_2417                    |   2|   0|    2|          0|
    |y_V_reg_2850                      |   2|   0|    2|          0|
    |exitcond_flatten2_reg_2303        |   0|   1|    1|          0|
    |tmp_24_reg_2554                   |   0|   7|    7|          0|
    +----------------------------------+----+----+-----+-----------+
    |Total                             |1597|   8| 1644|         39|
    +----------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+---------------------+-----+-----+------------+--------------------+--------------+
|      RTL Ports      | Dir | Bits|  Protocol  |    Source Object   |    C Type    |
+---------------------+-----+-----+------------+--------------------+--------------+
|ap_clk               |  in |    1| ap_ctrl_hs | dut_perform_conv.1 | return value |
|ap_rst               |  in |    1| ap_ctrl_hs | dut_perform_conv.1 | return value |
|ap_start             |  in |    1| ap_ctrl_hs | dut_perform_conv.1 | return value |
|ap_done              | out |    1| ap_ctrl_hs | dut_perform_conv.1 | return value |
|ap_idle              | out |    1| ap_ctrl_hs | dut_perform_conv.1 | return value |
|ap_ready             | out |    1| ap_ctrl_hs | dut_perform_conv.1 | return value |
|input_V_address0     | out |   10|  ap_memory |       input_V      |     array    |
|input_V_ce0          | out |    1|  ap_memory |       input_V      |     array    |
|input_V_q0           |  in |   32|  ap_memory |       input_V      |     array    |
|input_V_address1     | out |   10|  ap_memory |       input_V      |     array    |
|input_V_ce1          | out |    1|  ap_memory |       input_V      |     array    |
|input_V_q1           |  in |   32|  ap_memory |       input_V      |     array    |
|output_0_V_address0  | out |    8|  ap_memory |     output_0_V     |     array    |
|output_0_V_ce0       | out |    1|  ap_memory |     output_0_V     |     array    |
|output_0_V_we0       | out |    1|  ap_memory |     output_0_V     |     array    |
|output_0_V_d0        | out |   32|  ap_memory |     output_0_V     |     array    |
|output_0_V_q0        |  in |   32|  ap_memory |     output_0_V     |     array    |
|output_1_V_address0  | out |    8|  ap_memory |     output_1_V     |     array    |
|output_1_V_ce0       | out |    1|  ap_memory |     output_1_V     |     array    |
|output_1_V_we0       | out |    1|  ap_memory |     output_1_V     |     array    |
|output_1_V_d0        | out |   32|  ap_memory |     output_1_V     |     array    |
|output_1_V_q0        |  in |   32|  ap_memory |     output_1_V     |     array    |
|output_2_V_address0  | out |    8|  ap_memory |     output_2_V     |     array    |
|output_2_V_ce0       | out |    1|  ap_memory |     output_2_V     |     array    |
|output_2_V_we0       | out |    1|  ap_memory |     output_2_V     |     array    |
|output_2_V_d0        | out |   32|  ap_memory |     output_2_V     |     array    |
|output_2_V_q0        |  in |   32|  ap_memory |     output_2_V     |     array    |
|output_3_V_address0  | out |    8|  ap_memory |     output_3_V     |     array    |
|output_3_V_ce0       | out |    1|  ap_memory |     output_3_V     |     array    |
|output_3_V_we0       | out |    1|  ap_memory |     output_3_V     |     array    |
|output_3_V_d0        | out |   32|  ap_memory |     output_3_V     |     array    |
|output_3_V_q0        |  in |   32|  ap_memory |     output_3_V     |     array    |
+---------------------+-----+-----+------------+--------------------+--------------+

