?В рамках ЭВМ первого поколения
	-В составе процессора появились индексные регистры.
	-Реализован аппаратный блок обработки вещественных чисел.
	-Появились устройства (процессоры) ввода/вывода.
	-Появились первые языки программирования высокого уровня.
	-Появились языки программирования сверхвысокого уровня.
	-Появились первые операционные системы.
	-Сформулирована и реализована идея RISC-архитектуры
	-Произошло появление вычислительных систем с массовым параллелизмом (МРР)
	+Поевление языка Assembler

?В рамках ЭВМ второго поколения
	+В составе процессора появились индексные регистры.
	+Реализован аппаратный блок обработки вещественных чисел.
	+Появились устройства (процессоры) ввода/вывода.
	+Появились первые языки программирования высокого уровня.
	-Появились языки программирования сверхвысокого уровня.
	-Появились первые операционные системы.
	-Сформулирована и реализована идея RISC-архитектуры
	-Произошло появление вычислительных систем с массовым параллелизмом (МРР)
	-Поевление языка Assembler

?В рамках ЭВМ третьего поколения
	-В составе процессора появились индексные регистры.
	-Реализован аппаратный блок обработки вещественных чисел.
	-Появились устройства (процессоры) ввода/вывода.
	-Появились первые языки программирования высокого уровня.
	-Появились языки программирования сверхвысокого уровня.
	+Появились первые операционные системы.
	-Сформулирована и реализована идея RISC-архитектуры
	-Произошло появление вычислительных систем с массовым параллелизмом (МРР)
	-Поевление языка Assembler

?В рамках ЭВМ четвертого поколения
	-В составе процессора появились индексные регистры.
	-Реализован аппаратный блок обработки вещественных чисел.
	-Появились устройства (процессоры) ввода/вывода.
	-Появились первые языки программирования высокого уровня.
	+Появились языки программирования сверхвысокого уровня.
	-Появились первые операционные системы.
	+Сформулирована и реализована идея RISC-архитектуры
	-Произошло появление вычислительных систем с массовым параллелизмом (МРР)
	-Поевление языка Assembler

?В рамках ЭВМ первого поколения
	-В составе процессора появились индексные регистры.
	-Реализован аппаратный блок обработки вещественных чисел.
	-Появились устройства (процессоры) ввода/вывода.
	-Появились первые языки программирования высокого уровня.
	-Появились языки программирования сверхвысокого уровня.
	-Появились первые операционные системы.
	-Сформулирована и реализована идея RISC-архитектуры
	+Произошло появление вычислительных систем с массовым параллелизмом (МРР)
	-Поевление языка Assembler

?Основные операции устройств памяти
	+Чтение
	-Выбор ячейки памяти
	+Запись
	-Сигнализация о чтении

?Поиск и размещение информации по адрессу осуществляется
	-В ассоциативной памяти
	+В оперативной памяти
	-В стековой памяти
	-Нет правильного ответа

?Поиск и размещение информации по признаку осуществляется
	+В ассоциативной памяти
	-В оперативной памяти
	-В стековой памяти
	-Нет правильного ответа

?Поиск и размещение информации по указателю осуществляется
	-В оперативной памяти
	+В стековой памяти
	-В ассоциативной памяти
	-Правильных ответов нет

?Жесткая привязка строк памяти к строкам КЭШа
	+Кэш-память с прямым отображением
	-Ассоциативная кэш-память
	-Частично-ассоциативная кэш-память

?В кэш-памяти с прямым отображением среднее поле-
	+Номер строки
	-Номер набора
	-Отсутствует
	-Нет правильного ответа

?В ассоциативной кэш-памяти среднее поле-
	-Номер строки
	-Номер набора
	+Отсутствует
	-Нет правильного ответа

?Укажите недостатки полностью ассоциативной кэш-памяти
	-Жесткая привязка строк памяти к наборам строк КЭШа
	+Сложная схемная реализация
	-Разумный компромисс между сложностью и эффективностью
	-Нет правильного ответа

?В частично-ассоциативной кэш-памяти среднее поле-
	-Номер строки
	+Номер набора
	-Отсутствует
	-Нет правильного ответа

?Выбор строки для замещения по давности использования применяется в алгоритме
	+LRU
	-LFU
	-FIFO
	-Random
	-Нет правильного ответа

?Специальные алгоритмы замещения в заполненной кэш-памяти используются
	+В частично-ассоциативной кэш-памяти
	+В полностью ассоциативной кэш-памяти
	-В кэш-памяти с прямым отображением

?Выбор строки для замещения по очереди использования применяется в алгоритме
	-LRU
	-LFU
	+FIFO
	-Random
	-Нет правильного ответа


?Выбор строки для замещения по частоте использования применяется в алгоритме
	-LRU
	+LFU
	-FIFO
	-Random
	-Нет правильного ответа

?С помощью счетчика аппаратно могут быть реализованы алгоритмы
	+LFU
	+LRU
	+Random
	-FIFO


?Метод записи , при котором осуществляется запись или только в ОП, или только в кэш, называется
	-Сквозной записью без отображения
	-Cквозной записью с отображением
	+Обратной записью
	-Правильных ответов нет

?Кэш-память первого уровня располагается
	+На одном кристалле с процессором
	-В отдельной микросхеме, размещаемой вблизи процессора
	-В одной микросхеме с оперативной памятью
	-Правильных ответов нет

?Основаня характеристика SRAM
	-Одно устойчивое состояние
	+Два устойчивых состояния
	-Одно устойчивое и одно не устойчивое состояние
	-Правильного ответа нет
	-Два неустойчивых состояния


?Принципиальная особенность запоминающего элемента DRAM
	-Возможность хранить информацию сколь угодно долго при наличии питающего напряжения
	-Энергонезависимость
	+Наличие одного транзистора
	-Правильных ответов нет

?ПЗУ
	+Энергозависимая
	+Энергонезавизимая

?Колличество регистров в PDP-11
	+8
	-16
	-2
	-11

?Разрядность регистров в PDP-11
	-32
	+16
	-8
	-11

?Количество регистров, доступных пользователю в МП Intel 80486
	-20
	-48
	-16
	-32
	+15

?Количество системных регистров МП Intel 80486
	-20
	-48
	+16
	-32
	-15

?Какие сегментные регистры используются в реальном режиме МП Intel
	+CS
	+DS
	+SS
	+ES
	-FS
	-GS

?Что содержит сегментный регистр в реальном режиме?
	-Базовый адрес каталога разделов;
	-Базовый адрес страницы.
	-Селектор (INDEX);
	+Базовый адрес сегмента;

?В МП Intel дескриптор описывает
	-Страницы.
	+Сегменты;
	-буфер TLB
	-Разделы;

?Объем сегментов в реальном режиме МП Intel
	-1МБ
	+64КБ
	-1ГБ
	-256Б

?Какие регистры не используются при вычислении эффективного адреса (реальный режим МП Intel)
	+CX, DX
	-SI, DI
	-BX, BP
	-AX, BX
?В базово-индексной адресации при вычислении эффективного адреса (реальный режим МП Intel) используются регистры
	+BX, BP, SI, DI;
	-BX, BP;
	-AX, BX, CX, DX.
	-SI, DI;
?В косвенно-регистровой адресации при вычислении эффективного адреса (реальный режим МП Intel) используются регистры
	-BX, BP, SI, DI;
	-BX, BP;
	-AX, BX, CX, DX.
	+SI, DI, BX;

?В базовой адресации при вычислении эффективного адреса (реальный режим МП Intel) используются регистры
	-BX, BP, SI, DI;
	+BX, BP;
	-AX, BX, CX, DX.
	-SI, DI, BX;

?В индексной адресации при вычислении эффективного адреса (реальный режим МП Intel) используются регистры
	-BX, BP, SI, DI;
	-BX, BP;
	-AX, BX, CX, DX.
	+SI, DI

?Регистр ESP - это
	-Указатель вершины стека
	+Источник;
	+Приемник.
	-Указатель базы стека;

?Регистр EDI - это
	-Указатель вершины стека
	+Источник;
	+Приемник.
	-Указатель базы стека;

?Разрядность эффективного адреса в реальном режиме (МП Intel)
	-20
	-32
	+16
	-48

?Размер страницы в реальном режиме (МП Intel)
	-64 Кб
	-1 Мб
	-4 Кб
	-64 Тб
	+Страничная организация памяти не используется

?В каком блоке МП Intel вычисляется физический адрес в реальном режиме
	-Интерфейс магистрали;
	-Операционный блок.
	+Блок сегментации;
	-Блок дешифрации команд;
	-АЛУ

?Масштаб индекса при выполнении эффективного адреса в реальном режиме МП Intel равен
	+1
	-2
	-4
	-8

?По умолчанию (без ПЗС) в реальном режиме МП Intel обращение может происходить к
	+Сегментам данных
	+Сегментам стека
	-Программным сегментам

?Где может располагаться первый операнд команды МП Intel
	+В памяти
	+В регистре
	-Непосредственно в команде

?Что используется в блоке управления страницами для вычисления физического адреса в защищенном режиме (МП Intel)
	-Базовый адрес
	-Эффективный адрес
	+Линеный адрес
	-Нелинейный адрес

?Разрядность указателя входа в таблицу страниц (МП Intel)
	+32
	-16
	-20
	-48

?Разрядность указателя входа в страницу (МП Intel)
	+32
	-20
	-48
	-16

?Для выбора дескриптора сегмента в защищенном режиме МП Intel используется регистр
	+CS
	-EAX
	-EBP
	-EDI

?При вычислении эффективного адреса (защищенный режим МП Intel) в качестве базового могут использоваться регистры
	+ESP
	+EDX
	+ECX
	+EAX
	+EBP
	+ESL
	+EDI
	+EBX

?Максимальный размер таблицы страниц в защищенном режиме МП Intel
	-64 КБ
	-1 МБ
	+4 ГБ
	-4 КБ

?В дескрипторе сегмента МП Intel хранится
	+БА сегмента
	-БА страницы
	-Размер страницы
	+Размер сегмента
	+Байт прав доступа

?В каком блоке МП Intel вычисляется линейный адрес в защищенном режиме
	-АЛУ
	+Блок сегментации
	-Блок предвыборки команд
	-Блок дешифрации команд
	-Интерфейс магистрали
	-Операционный блок

?Что используется в блоке управления страницами для вычисления физического адреса в защищенном режиме (МП Intel)
	-Базовый адрес
	-Эффективный адрес
	+Линеный адрес
	-Нелинейный адрес

?Разрядность поля BYTE линейного адреса МП Intel в защищенном режиме
	-10
	-20
	+12
	-48

?Количество таблиц GDT в МП Intel в защищенном режиме
	+1
	-10
	-По количеству выполняемых задач
	-8191

?Количество таблиц LDT в МП Intel в защищенном режиме
	-1
	-10
	-8192
	+По количеству выполняемых задач

?Масштаб индекса при вычислении эффективного адреса в защищенном режиме МП Intel может быть равен
	+1
	+2
	+4
	+8
	-16


?Максимальное количество байтов смещения (disp) в команде МП Intel в защищенном режиме
	-2
	+4
	-8
	-1

?Максимальное количество байтов для задания операнда непосредственно в команде МП Intel в защищенном режиме
	-1
	-2
	+4
	-8

?Буфер TLB используется в
	-Операционном блоке
	-Блоке сегментации
	+Блоке управления страницами
	-Блоке выборки команд
	-Интерфейсе магистрали

?В системе прерываний объединение запросов одного класса осуществляется с помощью
	+Дизъюнкторов
	-Конъюкторов
	-Инверторов
	-Дешифраторов
	-Регистров

?Выберите примеры внутренних запросов прерываний
	+Нарушение защиты памяти
	+Деление на ноль
	-Запросы от датчиков подключенных к машине
	-Запросы от других ЭВМ
	+Сбои в работе аппаратуры

?Главной характеристикой системы прерываний является
	+Глубина прерываний
	-Разрядность RG ЗП
	-Вектор прерываний
	-Разрядность RG M

?Наиболее эффективным является следующий способ организации ввода/вывода
	-Программно управляемый ввод/вывод
	-Ввод/вывод по прерываниям
	+Прямой доступ к памяти
	-Нет правильного ответа

?Жесткие диски относятся к следующей группе ВУ:
	-Для общения с пользователем
	+Для общения с ЭВМ
	-Для связи с удаленным устройствами

?Модули ввода-вывода обеспечивают
	+Большой интерфейс
	+Малый интерфейс
	-Средний интерфейс
	-Нет правильного ответа

?Укажите недостатки при подключении СВВ к общей шине на равных правах с процессором и памятью
	+Такое подключение не в состоянии обеспечить высокие интенсивность и скорость операций на шине
	-Большое число точек подключения ЦП
	-Нет правильного ответа

?Укажите достоинства при подключении СВВ к процессору по отдельной шине
	+Можно учесть формат пересылаемых данных
	+Можно учесть особенности синхронизации обмена
	-Простота и низкая стоимость

?Виды адресного простанства
	-Разделенное
	+Совмещенное
	+Выделенное
	-Смежное
	
?При вычислении эффективного адреса (защищенный режим МП Intel ) в качестве индексного не может использоваться регистр
	+ESP
	-EAX
	-ESI
	-EBP