digraph "CFG for '_Z12matrixMulGPUPiS_S_' function" {
	label="CFG for '_Z12matrixMulGPUPiS_S_' function";

	Node0x511bdd0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%3:\l  %4 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %5 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %6 = getelementptr i8, i8 addrspace(4)* %5, i64 4\l  %7 = bitcast i8 addrspace(4)* %6 to i16 addrspace(4)*\l  %8 = load i16, i16 addrspace(4)* %7, align 4, !range !4, !invariant.load !5\l  %9 = zext i16 %8 to i32\l  %10 = mul i32 %4, %9\l  %11 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !6\l  %12 = add i32 %10, %11\l  %13 = tail call i32 @llvm.amdgcn.workgroup.id.y()\l  %14 = getelementptr i8, i8 addrspace(4)* %5, i64 6\l  %15 = bitcast i8 addrspace(4)* %14 to i16 addrspace(4)*\l  %16 = load i16, i16 addrspace(4)* %15, align 2, !range !4, !invariant.load !5\l  %17 = zext i16 %16 to i32\l  %18 = mul i32 %13, %17\l  %19 = tail call i32 @llvm.amdgcn.workitem.id.y(), !range !6\l  %20 = add i32 %18, %19\l  %21 = icmp slt i32 %12, 15\l  %22 = icmp slt i32 %20, 15\l  %23 = select i1 %21, i1 %22, i1 false\l  br i1 %23, label %24, label %176\l|{<s0>T|<s1>F}}"];
	Node0x511bdd0:s0 -> Node0x511f8b0;
	Node0x511bdd0:s1 -> Node0x511f940;
	Node0x511f8b0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f59c7d70",label="{%24:\l24:                                               \l  %25 = mul nsw i32 %12, 15\l  %26 = sext i32 %25 to i64\l  %27 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %26\l  %28 = load i32, i32 addrspace(1)* %27, align 4, !tbaa !7, !amdgpu.noclobber\l... !5\l  %29 = sext i32 %20 to i64\l  %30 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %29\l  %31 = load i32, i32 addrspace(1)* %30, align 4, !tbaa !7, !amdgpu.noclobber\l... !5\l  %32 = mul nsw i32 %31, %28\l  %33 = add nsw i32 %25, 1\l  %34 = sext i32 %33 to i64\l  %35 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %34\l  %36 = load i32, i32 addrspace(1)* %35, align 4, !tbaa !7, !amdgpu.noclobber\l... !5\l  %37 = add nsw i32 %20, 15\l  %38 = sext i32 %37 to i64\l  %39 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %38\l  %40 = load i32, i32 addrspace(1)* %39, align 4, !tbaa !7, !amdgpu.noclobber\l... !5\l  %41 = mul nsw i32 %40, %36\l  %42 = add nsw i32 %41, %32\l  %43 = add nsw i32 %25, 2\l  %44 = sext i32 %43 to i64\l  %45 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %44\l  %46 = load i32, i32 addrspace(1)* %45, align 4, !tbaa !7, !amdgpu.noclobber\l... !5\l  %47 = add nsw i32 %20, 30\l  %48 = sext i32 %47 to i64\l  %49 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %48\l  %50 = load i32, i32 addrspace(1)* %49, align 4, !tbaa !7, !amdgpu.noclobber\l... !5\l  %51 = mul nsw i32 %50, %46\l  %52 = add nsw i32 %51, %42\l  %53 = add nsw i32 %25, 3\l  %54 = sext i32 %53 to i64\l  %55 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %54\l  %56 = load i32, i32 addrspace(1)* %55, align 4, !tbaa !7, !amdgpu.noclobber\l... !5\l  %57 = add nsw i32 %20, 45\l  %58 = sext i32 %57 to i64\l  %59 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %58\l  %60 = load i32, i32 addrspace(1)* %59, align 4, !tbaa !7, !amdgpu.noclobber\l... !5\l  %61 = mul nsw i32 %60, %56\l  %62 = add nsw i32 %61, %52\l  %63 = add nsw i32 %25, 4\l  %64 = sext i32 %63 to i64\l  %65 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %64\l  %66 = load i32, i32 addrspace(1)* %65, align 4, !tbaa !7, !amdgpu.noclobber\l... !5\l  %67 = add nsw i32 %20, 60\l  %68 = sext i32 %67 to i64\l  %69 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %68\l  %70 = load i32, i32 addrspace(1)* %69, align 4, !tbaa !7, !amdgpu.noclobber\l... !5\l  %71 = mul nsw i32 %70, %66\l  %72 = add nsw i32 %71, %62\l  %73 = add nsw i32 %25, 5\l  %74 = sext i32 %73 to i64\l  %75 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %74\l  %76 = load i32, i32 addrspace(1)* %75, align 4, !tbaa !7, !amdgpu.noclobber\l... !5\l  %77 = add nsw i32 %20, 75\l  %78 = sext i32 %77 to i64\l  %79 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %78\l  %80 = load i32, i32 addrspace(1)* %79, align 4, !tbaa !7, !amdgpu.noclobber\l... !5\l  %81 = mul nsw i32 %80, %76\l  %82 = add nsw i32 %81, %72\l  %83 = add nsw i32 %25, 6\l  %84 = sext i32 %83 to i64\l  %85 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %84\l  %86 = load i32, i32 addrspace(1)* %85, align 4, !tbaa !7, !amdgpu.noclobber\l... !5\l  %87 = add nsw i32 %20, 90\l  %88 = sext i32 %87 to i64\l  %89 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %88\l  %90 = load i32, i32 addrspace(1)* %89, align 4, !tbaa !7, !amdgpu.noclobber\l... !5\l  %91 = mul nsw i32 %90, %86\l  %92 = add nsw i32 %91, %82\l  %93 = add nsw i32 %25, 7\l  %94 = sext i32 %93 to i64\l  %95 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %94\l  %96 = load i32, i32 addrspace(1)* %95, align 4, !tbaa !7, !amdgpu.noclobber\l... !5\l  %97 = add nsw i32 %20, 105\l  %98 = sext i32 %97 to i64\l  %99 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %98\l  %100 = load i32, i32 addrspace(1)* %99, align 4, !tbaa !7, !amdgpu.noclobber\l... !5\l  %101 = mul nsw i32 %100, %96\l  %102 = add nsw i32 %101, %92\l  %103 = add nsw i32 %25, 8\l  %104 = sext i32 %103 to i64\l  %105 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %104\l  %106 = load i32, i32 addrspace(1)* %105, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %107 = add nsw i32 %20, 120\l  %108 = sext i32 %107 to i64\l  %109 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %108\l  %110 = load i32, i32 addrspace(1)* %109, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %111 = mul nsw i32 %110, %106\l  %112 = add nsw i32 %111, %102\l  %113 = add nsw i32 %25, 9\l  %114 = sext i32 %113 to i64\l  %115 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %114\l  %116 = load i32, i32 addrspace(1)* %115, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %117 = add nsw i32 %20, 135\l  %118 = sext i32 %117 to i64\l  %119 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %118\l  %120 = load i32, i32 addrspace(1)* %119, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %121 = mul nsw i32 %120, %116\l  %122 = add nsw i32 %121, %112\l  %123 = add nsw i32 %25, 10\l  %124 = sext i32 %123 to i64\l  %125 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %124\l  %126 = load i32, i32 addrspace(1)* %125, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %127 = add nsw i32 %20, 150\l  %128 = sext i32 %127 to i64\l  %129 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %128\l  %130 = load i32, i32 addrspace(1)* %129, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %131 = mul nsw i32 %130, %126\l  %132 = add nsw i32 %131, %122\l  %133 = add nsw i32 %25, 11\l  %134 = sext i32 %133 to i64\l  %135 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %134\l  %136 = load i32, i32 addrspace(1)* %135, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %137 = add nsw i32 %20, 165\l  %138 = sext i32 %137 to i64\l  %139 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %138\l  %140 = load i32, i32 addrspace(1)* %139, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %141 = mul nsw i32 %140, %136\l  %142 = add nsw i32 %141, %132\l  %143 = add nsw i32 %25, 12\l  %144 = sext i32 %143 to i64\l  %145 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %144\l  %146 = load i32, i32 addrspace(1)* %145, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %147 = add nsw i32 %20, 180\l  %148 = sext i32 %147 to i64\l  %149 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %148\l  %150 = load i32, i32 addrspace(1)* %149, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %151 = mul nsw i32 %150, %146\l  %152 = add nsw i32 %151, %142\l  %153 = add nsw i32 %25, 13\l  %154 = sext i32 %153 to i64\l  %155 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %154\l  %156 = load i32, i32 addrspace(1)* %155, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %157 = add nsw i32 %20, 195\l  %158 = sext i32 %157 to i64\l  %159 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %158\l  %160 = load i32, i32 addrspace(1)* %159, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %161 = mul nsw i32 %160, %156\l  %162 = add nsw i32 %161, %152\l  %163 = add nsw i32 %25, 14\l  %164 = sext i32 %163 to i64\l  %165 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %164\l  %166 = load i32, i32 addrspace(1)* %165, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %167 = add nsw i32 %20, 210\l  %168 = sext i32 %167 to i64\l  %169 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %168\l  %170 = load i32, i32 addrspace(1)* %169, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %171 = mul nsw i32 %170, %166\l  %172 = add nsw i32 %171, %162\l  %173 = add nsw i32 %25, %20\l  %174 = sext i32 %173 to i64\l  %175 = getelementptr inbounds i32, i32 addrspace(1)* %2, i64 %174\l  store i32 %172, i32 addrspace(1)* %175, align 4, !tbaa !7\l  br label %176\l}"];
	Node0x511f8b0 -> Node0x511f940;
	Node0x511f940 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%176:\l176:                                              \l  ret void\l}"];
}
