/* Generated by Yosys 0.62 (git sha1 7326bb7d6641500ecb285c291a54a662cb1e76cf, g++ 14.3.0-16 -fvisibility-inlines-hidden -fmessage-length=0 -march=nocona -mtune=haswell -ftree-vectorize -fPIC -fstack-protector-strong -fno-plt -O2 -ffunction-sections -fdebug-prefix-map=/home/conda/feedstock_root/build_artifacts/yosys_1770212898249/work=/usr/local/src/conda/yosys-0.62 -fdebug-prefix-map=/home/dp665/.conda/envs/synth-research=/usr/local/src/conda-prefix -fPIC -O3) */

module nop_flat(RALU_CINA_E_R_0, RALU_CINA_E_R_1, RALU_CINA_E_R_2, RALU_CINA_E_R_3, RALU_CINA_E_R_4, RALU_CINA_E_R_5, RALU_CINA_E_R_6, RALU_CINA_E_R_7, RALU_CINA_E_R_8, RALU_CINA_E_R_9, RALU_CINA_E_R_10, RALU_CINA_E_R_11, RALU_CINA_E_R_12, RALU_CINA_E_R_13, RALU_CINA_E_R_14, RALU_CINA_E_R_15, RALU_CINA_E_R_16, RALU_CINA_E_R_17, RALU_CINA_E_R_18, RALU_CINA_E_R_19, RALU_CINA_E_R_20
, RALU_CINA_E_R_21, RALU_CINA_E_R_22, RALU_CINA_E_R_23, RALU_CINA_E_R_24, RALU_CINA_E_R_25, RALU_CINA_E_R_26, RALU_CINA_E_R_27, RALU_CINA_E_R_28, RALU_CINA_E_R_29, RALU_CINA_E_R_30, RALU_CINA_E_R_31, RALU_CINBI_E_R_0, RALU_CINBI_E_R_1, RALU_CINBI_E_R_2, RALU_CINBI_E_R_3, RALU_CINBI_E_R_4, RALU_CINBI_E_R_5, RALU_CINBI_E_R_6, RALU_CINBI_E_R_7, RALU_CINBI_E_R_8, RALU_CINBI_E_R_9
, RALU_CINBI_E_R_10, RALU_CINBI_E_R_11, RALU_CINBI_E_R_12, RALU_CINBI_E_R_13, RALU_CINBI_E_R_14, RALU_CINBI_E_R_15, RALU_CINBI_E_R_16, RALU_CINBI_E_R_17, RALU_CINBI_E_R_18, RALU_CINBI_E_R_19, RALU_CINBI_E_R_20, RALU_CINBI_E_R_21, RALU_CINBI_E_R_22, RALU_CINBI_E_R_23, RALU_CINBI_E_R_24, RALU_CINBI_E_R_25, RALU_CINBI_E_R_26, RALU_CINBI_E_R_27, RALU_CINBI_E_R_28, RALU_CINBI_E_R_29, RALU_CINBI_E_R_30
, RALU_CINBI_E_R_31, RALU_CE0OP_S_R_0, RALU_CE0OP_S_R_1, RALU_CE0OP_S_R_2, RALU_CE0OP_S_R_3, RALU_CE0OP_S_R_4, RALU_CE0OP_S_R_5, RALU_CE0OP_S_R_6, RALU_CE0OP_S_R_7, RALU_CE0OP_S_R_8, RALU_CE0OP_S_R_9, RALU_CE0OP_S_R_10, RALU_CE0OP_S_R_11, RALU_CE1OP_S_R_0, RALU_CE1OP_S_R_1, RALU_CE1OP_S_R_2, RALU_CE1OP_S_R_3, RALU_CE1OP_S_R_4, RALU_CE1OP_S_R_5, RALU_CE1OP_S_R_6, RALU_CE1OP_S_R_7
, RALU_CE1OP_S_R_8, RALU_CE1OP_S_R_9, RALU_CE1OP_S_R_10, RALU_CE1OP_S_R_11, RALU_INSTM32_S_R_N, CEI_CE0AOP_E_R_0, CEI_CE0AOP_E_R_1, CEI_CE0AOP_E_R_2, CEI_CE0AOP_E_R_3, CEI_CE0AOP_E_R_4, CEI_CE0AOP_E_R_5, CEI_CE0AOP_E_R_6, CEI_CE0AOP_E_R_7, CEI_CE0AOP_E_R_8, CEI_CE0AOP_E_R_9, CEI_CE0AOP_E_R_10, CEI_CE0AOP_E_R_11, CEI_CE0AOP_E_R_12, CEI_CE0AOP_E_R_13, CEI_CE0AOP_E_R_14, CEI_CE0AOP_E_R_15
, CEI_CE0AOP_E_R_16, CEI_CE0AOP_E_R_17, CEI_CE0AOP_E_R_18, CEI_CE0AOP_E_R_19, CEI_CE0AOP_E_R_20, CEI_CE0AOP_E_R_21, CEI_CE0AOP_E_R_22, CEI_CE0AOP_E_R_23, CEI_CE0AOP_E_R_24, CEI_CE0AOP_E_R_25, CEI_CE0AOP_E_R_26, CEI_CE0AOP_E_R_27, CEI_CE0AOP_E_R_28, CEI_CE0AOP_E_R_29, CEI_CE0AOP_E_R_30, CEI_CE0AOP_E_R_31, CEI_CE0BOP_E_R_0, CEI_CE0BOP_E_R_1, CEI_CE0BOP_E_R_2, CEI_CE0BOP_E_R_3, CEI_CE0BOP_E_R_4
, CEI_CE0BOP_E_R_5, CEI_CE0BOP_E_R_6, CEI_CE0BOP_E_R_7, CEI_CE0BOP_E_R_8, CEI_CE0BOP_E_R_9, CEI_CE0BOP_E_R_10, CEI_CE0BOP_E_R_11, CEI_CE0BOP_E_R_12, CEI_CE0BOP_E_R_13, CEI_CE0BOP_E_R_14, CEI_CE0BOP_E_R_15, CEI_CE0BOP_E_R_16, CEI_CE0BOP_E_R_17, CEI_CE0BOP_E_R_18, CEI_CE0BOP_E_R_19, CEI_CE0BOP_E_R_20, CEI_CE0BOP_E_R_21, CEI_CE0BOP_E_R_22, CEI_CE0BOP_E_R_23, CEI_CE0BOP_E_R_24, CEI_CE0BOP_E_R_25
, CEI_CE0BOP_E_R_26, CEI_CE0BOP_E_R_27, CEI_CE0BOP_E_R_28, CEI_CE0BOP_E_R_29, CEI_CE0BOP_E_R_30, CEI_CE0BOP_E_R_31, CEI_CE1AOP_E_R_0, CEI_CE1AOP_E_R_1, CEI_CE1AOP_E_R_2, CEI_CE1AOP_E_R_3, CEI_CE1AOP_E_R_4, CEI_CE1AOP_E_R_5, CEI_CE1AOP_E_R_6, CEI_CE1AOP_E_R_7, CEI_CE1AOP_E_R_8, CEI_CE1AOP_E_R_9, CEI_CE1AOP_E_R_10, CEI_CE1AOP_E_R_11, CEI_CE1AOP_E_R_12, CEI_CE1AOP_E_R_13, CEI_CE1AOP_E_R_14
, CEI_CE1AOP_E_R_15, CEI_CE1AOP_E_R_16, CEI_CE1AOP_E_R_17, CEI_CE1AOP_E_R_18, CEI_CE1AOP_E_R_19, CEI_CE1AOP_E_R_20, CEI_CE1AOP_E_R_21, CEI_CE1AOP_E_R_22, CEI_CE1AOP_E_R_23, CEI_CE1AOP_E_R_24, CEI_CE1AOP_E_R_25, CEI_CE1AOP_E_R_26, CEI_CE1AOP_E_R_27, CEI_CE1AOP_E_R_28, CEI_CE1AOP_E_R_29, CEI_CE1AOP_E_R_30, CEI_CE1AOP_E_R_31, CEI_CE1BOP_E_R_0, CEI_CE1BOP_E_R_1, CEI_CE1BOP_E_R_2, CEI_CE1BOP_E_R_3
, CEI_CE1BOP_E_R_4, CEI_CE1BOP_E_R_5, CEI_CE1BOP_E_R_6, CEI_CE1BOP_E_R_7, CEI_CE1BOP_E_R_8, CEI_CE1BOP_E_R_9, CEI_CE1BOP_E_R_10, CEI_CE1BOP_E_R_11, CEI_CE1BOP_E_R_12, CEI_CE1BOP_E_R_13, CEI_CE1BOP_E_R_14, CEI_CE1BOP_E_R_15, CEI_CE1BOP_E_R_16, CEI_CE1BOP_E_R_17, CEI_CE1BOP_E_R_18, CEI_CE1BOP_E_R_19, CEI_CE1BOP_E_R_20, CEI_CE1BOP_E_R_21, CEI_CE1BOP_E_R_22, CEI_CE1BOP_E_R_23, CEI_CE1BOP_E_R_24
, CEI_CE1BOP_E_R_25, CEI_CE1BOP_E_R_26, CEI_CE1BOP_E_R_27, CEI_CE1BOP_E_R_28, CEI_CE1BOP_E_R_29, CEI_CE1BOP_E_R_30, CEI_CE1BOP_E_R_31, CEI_CEHLW_AOP_E_R_0, CEI_CEHLW_AOP_E_R_1, CEI_CEHLW_AOP_E_R_2, CEI_CEHLW_AOP_E_R_3, CEI_CEHLW_AOP_E_R_4, CEI_CEHLW_AOP_E_R_5, CEI_CEHLW_AOP_E_R_6, CEI_CEHLW_AOP_E_R_7, CEI_CEHLW_AOP_E_R_8, CEI_CEHLW_AOP_E_R_9, CEI_CEHLW_AOP_E_R_10, CEI_CEHLW_AOP_E_R_11, CEI_CEHLW_AOP_E_R_12, CEI_CEHLW_AOP_E_R_13
, CEI_CEHLW_AOP_E_R_14, CEI_CEHLW_AOP_E_R_15, CEI_CEHLW_AOP_E_R_16, CEI_CEHLW_AOP_E_R_17, CEI_CEHLW_AOP_E_R_18, CEI_CEHLW_AOP_E_R_19, CEI_CEHLW_AOP_E_R_20, CEI_CEHLW_AOP_E_R_21, CEI_CEHLW_AOP_E_R_22, CEI_CEHLW_AOP_E_R_23, CEI_CEHLW_AOP_E_R_24, CEI_CEHLW_AOP_E_R_25, CEI_CEHLW_AOP_E_R_26, CEI_CEHLW_AOP_E_R_27, CEI_CEHLW_AOP_E_R_28, CEI_CEHLW_AOP_E_R_29, CEI_CEHLW_AOP_E_R_30, CEI_CEHLW_AOP_E_R_31, CEI_CE0OP_S_R_0, CEI_CE0OP_S_R_1, CEI_CE0OP_S_R_2
, CEI_CE0OP_S_R_3, CEI_CE0OP_S_R_4, CEI_CE0OP_S_R_5, CEI_CE0OP_S_R_6, CEI_CE0OP_S_R_7, CEI_CE0OP_S_R_8, CEI_CE0OP_S_R_9, CEI_CE0OP_S_R_10, CEI_CE0OP_S_R_11, CEI_CE1OP_S_R_0, CEI_CE1OP_S_R_1, CEI_CE1OP_S_R_2, CEI_CE1OP_S_R_3, CEI_CE1OP_S_R_4, CEI_CE1OP_S_R_5, CEI_CE1OP_S_R_6, CEI_CE1OP_S_R_7, CEI_CE1OP_S_R_8, CEI_CE1OP_S_R_9, CEI_CE1OP_S_R_10, CEI_CE1OP_S_R_11
, CEI_INSTM32_S_R_N);
  input RALU_CINA_E_R_0;
  wire RALU_CINA_E_R_0;
  input RALU_CINA_E_R_1;
  wire RALU_CINA_E_R_1;
  input RALU_CINA_E_R_2;
  wire RALU_CINA_E_R_2;
  input RALU_CINA_E_R_3;
  wire RALU_CINA_E_R_3;
  input RALU_CINA_E_R_4;
  wire RALU_CINA_E_R_4;
  input RALU_CINA_E_R_5;
  wire RALU_CINA_E_R_5;
  input RALU_CINA_E_R_6;
  wire RALU_CINA_E_R_6;
  input RALU_CINA_E_R_7;
  wire RALU_CINA_E_R_7;
  input RALU_CINA_E_R_8;
  wire RALU_CINA_E_R_8;
  input RALU_CINA_E_R_9;
  wire RALU_CINA_E_R_9;
  input RALU_CINA_E_R_10;
  wire RALU_CINA_E_R_10;
  input RALU_CINA_E_R_11;
  wire RALU_CINA_E_R_11;
  input RALU_CINA_E_R_12;
  wire RALU_CINA_E_R_12;
  input RALU_CINA_E_R_13;
  wire RALU_CINA_E_R_13;
  input RALU_CINA_E_R_14;
  wire RALU_CINA_E_R_14;
  input RALU_CINA_E_R_15;
  wire RALU_CINA_E_R_15;
  input RALU_CINA_E_R_16;
  wire RALU_CINA_E_R_16;
  input RALU_CINA_E_R_17;
  wire RALU_CINA_E_R_17;
  input RALU_CINA_E_R_18;
  wire RALU_CINA_E_R_18;
  input RALU_CINA_E_R_19;
  wire RALU_CINA_E_R_19;
  input RALU_CINA_E_R_20;
  wire RALU_CINA_E_R_20;
  input RALU_CINA_E_R_21;
  wire RALU_CINA_E_R_21;
  input RALU_CINA_E_R_22;
  wire RALU_CINA_E_R_22;
  input RALU_CINA_E_R_23;
  wire RALU_CINA_E_R_23;
  input RALU_CINA_E_R_24;
  wire RALU_CINA_E_R_24;
  input RALU_CINA_E_R_25;
  wire RALU_CINA_E_R_25;
  input RALU_CINA_E_R_26;
  wire RALU_CINA_E_R_26;
  input RALU_CINA_E_R_27;
  wire RALU_CINA_E_R_27;
  input RALU_CINA_E_R_28;
  wire RALU_CINA_E_R_28;
  input RALU_CINA_E_R_29;
  wire RALU_CINA_E_R_29;
  input RALU_CINA_E_R_30;
  wire RALU_CINA_E_R_30;
  input RALU_CINA_E_R_31;
  wire RALU_CINA_E_R_31;
  input RALU_CINBI_E_R_0;
  wire RALU_CINBI_E_R_0;
  input RALU_CINBI_E_R_1;
  wire RALU_CINBI_E_R_1;
  input RALU_CINBI_E_R_2;
  wire RALU_CINBI_E_R_2;
  input RALU_CINBI_E_R_3;
  wire RALU_CINBI_E_R_3;
  input RALU_CINBI_E_R_4;
  wire RALU_CINBI_E_R_4;
  input RALU_CINBI_E_R_5;
  wire RALU_CINBI_E_R_5;
  input RALU_CINBI_E_R_6;
  wire RALU_CINBI_E_R_6;
  input RALU_CINBI_E_R_7;
  wire RALU_CINBI_E_R_7;
  input RALU_CINBI_E_R_8;
  wire RALU_CINBI_E_R_8;
  input RALU_CINBI_E_R_9;
  wire RALU_CINBI_E_R_9;
  input RALU_CINBI_E_R_10;
  wire RALU_CINBI_E_R_10;
  input RALU_CINBI_E_R_11;
  wire RALU_CINBI_E_R_11;
  input RALU_CINBI_E_R_12;
  wire RALU_CINBI_E_R_12;
  input RALU_CINBI_E_R_13;
  wire RALU_CINBI_E_R_13;
  input RALU_CINBI_E_R_14;
  wire RALU_CINBI_E_R_14;
  input RALU_CINBI_E_R_15;
  wire RALU_CINBI_E_R_15;
  input RALU_CINBI_E_R_16;
  wire RALU_CINBI_E_R_16;
  input RALU_CINBI_E_R_17;
  wire RALU_CINBI_E_R_17;
  input RALU_CINBI_E_R_18;
  wire RALU_CINBI_E_R_18;
  input RALU_CINBI_E_R_19;
  wire RALU_CINBI_E_R_19;
  input RALU_CINBI_E_R_20;
  wire RALU_CINBI_E_R_20;
  input RALU_CINBI_E_R_21;
  wire RALU_CINBI_E_R_21;
  input RALU_CINBI_E_R_22;
  wire RALU_CINBI_E_R_22;
  input RALU_CINBI_E_R_23;
  wire RALU_CINBI_E_R_23;
  input RALU_CINBI_E_R_24;
  wire RALU_CINBI_E_R_24;
  input RALU_CINBI_E_R_25;
  wire RALU_CINBI_E_R_25;
  input RALU_CINBI_E_R_26;
  wire RALU_CINBI_E_R_26;
  input RALU_CINBI_E_R_27;
  wire RALU_CINBI_E_R_27;
  input RALU_CINBI_E_R_28;
  wire RALU_CINBI_E_R_28;
  input RALU_CINBI_E_R_29;
  wire RALU_CINBI_E_R_29;
  input RALU_CINBI_E_R_30;
  wire RALU_CINBI_E_R_30;
  input RALU_CINBI_E_R_31;
  wire RALU_CINBI_E_R_31;
  input RALU_CE0OP_S_R_0;
  wire RALU_CE0OP_S_R_0;
  input RALU_CE0OP_S_R_1;
  wire RALU_CE0OP_S_R_1;
  input RALU_CE0OP_S_R_2;
  wire RALU_CE0OP_S_R_2;
  input RALU_CE0OP_S_R_3;
  wire RALU_CE0OP_S_R_3;
  input RALU_CE0OP_S_R_4;
  wire RALU_CE0OP_S_R_4;
  input RALU_CE0OP_S_R_5;
  wire RALU_CE0OP_S_R_5;
  input RALU_CE0OP_S_R_6;
  wire RALU_CE0OP_S_R_6;
  input RALU_CE0OP_S_R_7;
  wire RALU_CE0OP_S_R_7;
  input RALU_CE0OP_S_R_8;
  wire RALU_CE0OP_S_R_8;
  input RALU_CE0OP_S_R_9;
  wire RALU_CE0OP_S_R_9;
  input RALU_CE0OP_S_R_10;
  wire RALU_CE0OP_S_R_10;
  input RALU_CE0OP_S_R_11;
  wire RALU_CE0OP_S_R_11;
  input RALU_CE1OP_S_R_0;
  wire RALU_CE1OP_S_R_0;
  input RALU_CE1OP_S_R_1;
  wire RALU_CE1OP_S_R_1;
  input RALU_CE1OP_S_R_2;
  wire RALU_CE1OP_S_R_2;
  input RALU_CE1OP_S_R_3;
  wire RALU_CE1OP_S_R_3;
  input RALU_CE1OP_S_R_4;
  wire RALU_CE1OP_S_R_4;
  input RALU_CE1OP_S_R_5;
  wire RALU_CE1OP_S_R_5;
  input RALU_CE1OP_S_R_6;
  wire RALU_CE1OP_S_R_6;
  input RALU_CE1OP_S_R_7;
  wire RALU_CE1OP_S_R_7;
  input RALU_CE1OP_S_R_8;
  wire RALU_CE1OP_S_R_8;
  input RALU_CE1OP_S_R_9;
  wire RALU_CE1OP_S_R_9;
  input RALU_CE1OP_S_R_10;
  wire RALU_CE1OP_S_R_10;
  input RALU_CE1OP_S_R_11;
  wire RALU_CE1OP_S_R_11;
  input RALU_INSTM32_S_R_N;
  wire RALU_INSTM32_S_R_N;
  output CEI_CE0AOP_E_R_0;
  wire CEI_CE0AOP_E_R_0;
  output CEI_CE0AOP_E_R_1;
  wire CEI_CE0AOP_E_R_1;
  output CEI_CE0AOP_E_R_2;
  wire CEI_CE0AOP_E_R_2;
  output CEI_CE0AOP_E_R_3;
  wire CEI_CE0AOP_E_R_3;
  output CEI_CE0AOP_E_R_4;
  wire CEI_CE0AOP_E_R_4;
  output CEI_CE0AOP_E_R_5;
  wire CEI_CE0AOP_E_R_5;
  output CEI_CE0AOP_E_R_6;
  wire CEI_CE0AOP_E_R_6;
  output CEI_CE0AOP_E_R_7;
  wire CEI_CE0AOP_E_R_7;
  output CEI_CE0AOP_E_R_8;
  wire CEI_CE0AOP_E_R_8;
  output CEI_CE0AOP_E_R_9;
  wire CEI_CE0AOP_E_R_9;
  output CEI_CE0AOP_E_R_10;
  wire CEI_CE0AOP_E_R_10;
  output CEI_CE0AOP_E_R_11;
  wire CEI_CE0AOP_E_R_11;
  output CEI_CE0AOP_E_R_12;
  wire CEI_CE0AOP_E_R_12;
  output CEI_CE0AOP_E_R_13;
  wire CEI_CE0AOP_E_R_13;
  output CEI_CE0AOP_E_R_14;
  wire CEI_CE0AOP_E_R_14;
  output CEI_CE0AOP_E_R_15;
  wire CEI_CE0AOP_E_R_15;
  output CEI_CE0AOP_E_R_16;
  wire CEI_CE0AOP_E_R_16;
  output CEI_CE0AOP_E_R_17;
  wire CEI_CE0AOP_E_R_17;
  output CEI_CE0AOP_E_R_18;
  wire CEI_CE0AOP_E_R_18;
  output CEI_CE0AOP_E_R_19;
  wire CEI_CE0AOP_E_R_19;
  output CEI_CE0AOP_E_R_20;
  wire CEI_CE0AOP_E_R_20;
  output CEI_CE0AOP_E_R_21;
  wire CEI_CE0AOP_E_R_21;
  output CEI_CE0AOP_E_R_22;
  wire CEI_CE0AOP_E_R_22;
  output CEI_CE0AOP_E_R_23;
  wire CEI_CE0AOP_E_R_23;
  output CEI_CE0AOP_E_R_24;
  wire CEI_CE0AOP_E_R_24;
  output CEI_CE0AOP_E_R_25;
  wire CEI_CE0AOP_E_R_25;
  output CEI_CE0AOP_E_R_26;
  wire CEI_CE0AOP_E_R_26;
  output CEI_CE0AOP_E_R_27;
  wire CEI_CE0AOP_E_R_27;
  output CEI_CE0AOP_E_R_28;
  wire CEI_CE0AOP_E_R_28;
  output CEI_CE0AOP_E_R_29;
  wire CEI_CE0AOP_E_R_29;
  output CEI_CE0AOP_E_R_30;
  wire CEI_CE0AOP_E_R_30;
  output CEI_CE0AOP_E_R_31;
  wire CEI_CE0AOP_E_R_31;
  output CEI_CE0BOP_E_R_0;
  wire CEI_CE0BOP_E_R_0;
  output CEI_CE0BOP_E_R_1;
  wire CEI_CE0BOP_E_R_1;
  output CEI_CE0BOP_E_R_2;
  wire CEI_CE0BOP_E_R_2;
  output CEI_CE0BOP_E_R_3;
  wire CEI_CE0BOP_E_R_3;
  output CEI_CE0BOP_E_R_4;
  wire CEI_CE0BOP_E_R_4;
  output CEI_CE0BOP_E_R_5;
  wire CEI_CE0BOP_E_R_5;
  output CEI_CE0BOP_E_R_6;
  wire CEI_CE0BOP_E_R_6;
  output CEI_CE0BOP_E_R_7;
  wire CEI_CE0BOP_E_R_7;
  output CEI_CE0BOP_E_R_8;
  wire CEI_CE0BOP_E_R_8;
  output CEI_CE0BOP_E_R_9;
  wire CEI_CE0BOP_E_R_9;
  output CEI_CE0BOP_E_R_10;
  wire CEI_CE0BOP_E_R_10;
  output CEI_CE0BOP_E_R_11;
  wire CEI_CE0BOP_E_R_11;
  output CEI_CE0BOP_E_R_12;
  wire CEI_CE0BOP_E_R_12;
  output CEI_CE0BOP_E_R_13;
  wire CEI_CE0BOP_E_R_13;
  output CEI_CE0BOP_E_R_14;
  wire CEI_CE0BOP_E_R_14;
  output CEI_CE0BOP_E_R_15;
  wire CEI_CE0BOP_E_R_15;
  output CEI_CE0BOP_E_R_16;
  wire CEI_CE0BOP_E_R_16;
  output CEI_CE0BOP_E_R_17;
  wire CEI_CE0BOP_E_R_17;
  output CEI_CE0BOP_E_R_18;
  wire CEI_CE0BOP_E_R_18;
  output CEI_CE0BOP_E_R_19;
  wire CEI_CE0BOP_E_R_19;
  output CEI_CE0BOP_E_R_20;
  wire CEI_CE0BOP_E_R_20;
  output CEI_CE0BOP_E_R_21;
  wire CEI_CE0BOP_E_R_21;
  output CEI_CE0BOP_E_R_22;
  wire CEI_CE0BOP_E_R_22;
  output CEI_CE0BOP_E_R_23;
  wire CEI_CE0BOP_E_R_23;
  output CEI_CE0BOP_E_R_24;
  wire CEI_CE0BOP_E_R_24;
  output CEI_CE0BOP_E_R_25;
  wire CEI_CE0BOP_E_R_25;
  output CEI_CE0BOP_E_R_26;
  wire CEI_CE0BOP_E_R_26;
  output CEI_CE0BOP_E_R_27;
  wire CEI_CE0BOP_E_R_27;
  output CEI_CE0BOP_E_R_28;
  wire CEI_CE0BOP_E_R_28;
  output CEI_CE0BOP_E_R_29;
  wire CEI_CE0BOP_E_R_29;
  output CEI_CE0BOP_E_R_30;
  wire CEI_CE0BOP_E_R_30;
  output CEI_CE0BOP_E_R_31;
  wire CEI_CE0BOP_E_R_31;
  output CEI_CE1AOP_E_R_0;
  wire CEI_CE1AOP_E_R_0;
  output CEI_CE1AOP_E_R_1;
  wire CEI_CE1AOP_E_R_1;
  output CEI_CE1AOP_E_R_2;
  wire CEI_CE1AOP_E_R_2;
  output CEI_CE1AOP_E_R_3;
  wire CEI_CE1AOP_E_R_3;
  output CEI_CE1AOP_E_R_4;
  wire CEI_CE1AOP_E_R_4;
  output CEI_CE1AOP_E_R_5;
  wire CEI_CE1AOP_E_R_5;
  output CEI_CE1AOP_E_R_6;
  wire CEI_CE1AOP_E_R_6;
  output CEI_CE1AOP_E_R_7;
  wire CEI_CE1AOP_E_R_7;
  output CEI_CE1AOP_E_R_8;
  wire CEI_CE1AOP_E_R_8;
  output CEI_CE1AOP_E_R_9;
  wire CEI_CE1AOP_E_R_9;
  output CEI_CE1AOP_E_R_10;
  wire CEI_CE1AOP_E_R_10;
  output CEI_CE1AOP_E_R_11;
  wire CEI_CE1AOP_E_R_11;
  output CEI_CE1AOP_E_R_12;
  wire CEI_CE1AOP_E_R_12;
  output CEI_CE1AOP_E_R_13;
  wire CEI_CE1AOP_E_R_13;
  output CEI_CE1AOP_E_R_14;
  wire CEI_CE1AOP_E_R_14;
  output CEI_CE1AOP_E_R_15;
  wire CEI_CE1AOP_E_R_15;
  output CEI_CE1AOP_E_R_16;
  wire CEI_CE1AOP_E_R_16;
  output CEI_CE1AOP_E_R_17;
  wire CEI_CE1AOP_E_R_17;
  output CEI_CE1AOP_E_R_18;
  wire CEI_CE1AOP_E_R_18;
  output CEI_CE1AOP_E_R_19;
  wire CEI_CE1AOP_E_R_19;
  output CEI_CE1AOP_E_R_20;
  wire CEI_CE1AOP_E_R_20;
  output CEI_CE1AOP_E_R_21;
  wire CEI_CE1AOP_E_R_21;
  output CEI_CE1AOP_E_R_22;
  wire CEI_CE1AOP_E_R_22;
  output CEI_CE1AOP_E_R_23;
  wire CEI_CE1AOP_E_R_23;
  output CEI_CE1AOP_E_R_24;
  wire CEI_CE1AOP_E_R_24;
  output CEI_CE1AOP_E_R_25;
  wire CEI_CE1AOP_E_R_25;
  output CEI_CE1AOP_E_R_26;
  wire CEI_CE1AOP_E_R_26;
  output CEI_CE1AOP_E_R_27;
  wire CEI_CE1AOP_E_R_27;
  output CEI_CE1AOP_E_R_28;
  wire CEI_CE1AOP_E_R_28;
  output CEI_CE1AOP_E_R_29;
  wire CEI_CE1AOP_E_R_29;
  output CEI_CE1AOP_E_R_30;
  wire CEI_CE1AOP_E_R_30;
  output CEI_CE1AOP_E_R_31;
  wire CEI_CE1AOP_E_R_31;
  output CEI_CE1BOP_E_R_0;
  wire CEI_CE1BOP_E_R_0;
  output CEI_CE1BOP_E_R_1;
  wire CEI_CE1BOP_E_R_1;
  output CEI_CE1BOP_E_R_2;
  wire CEI_CE1BOP_E_R_2;
  output CEI_CE1BOP_E_R_3;
  wire CEI_CE1BOP_E_R_3;
  output CEI_CE1BOP_E_R_4;
  wire CEI_CE1BOP_E_R_4;
  output CEI_CE1BOP_E_R_5;
  wire CEI_CE1BOP_E_R_5;
  output CEI_CE1BOP_E_R_6;
  wire CEI_CE1BOP_E_R_6;
  output CEI_CE1BOP_E_R_7;
  wire CEI_CE1BOP_E_R_7;
  output CEI_CE1BOP_E_R_8;
  wire CEI_CE1BOP_E_R_8;
  output CEI_CE1BOP_E_R_9;
  wire CEI_CE1BOP_E_R_9;
  output CEI_CE1BOP_E_R_10;
  wire CEI_CE1BOP_E_R_10;
  output CEI_CE1BOP_E_R_11;
  wire CEI_CE1BOP_E_R_11;
  output CEI_CE1BOP_E_R_12;
  wire CEI_CE1BOP_E_R_12;
  output CEI_CE1BOP_E_R_13;
  wire CEI_CE1BOP_E_R_13;
  output CEI_CE1BOP_E_R_14;
  wire CEI_CE1BOP_E_R_14;
  output CEI_CE1BOP_E_R_15;
  wire CEI_CE1BOP_E_R_15;
  output CEI_CE1BOP_E_R_16;
  wire CEI_CE1BOP_E_R_16;
  output CEI_CE1BOP_E_R_17;
  wire CEI_CE1BOP_E_R_17;
  output CEI_CE1BOP_E_R_18;
  wire CEI_CE1BOP_E_R_18;
  output CEI_CE1BOP_E_R_19;
  wire CEI_CE1BOP_E_R_19;
  output CEI_CE1BOP_E_R_20;
  wire CEI_CE1BOP_E_R_20;
  output CEI_CE1BOP_E_R_21;
  wire CEI_CE1BOP_E_R_21;
  output CEI_CE1BOP_E_R_22;
  wire CEI_CE1BOP_E_R_22;
  output CEI_CE1BOP_E_R_23;
  wire CEI_CE1BOP_E_R_23;
  output CEI_CE1BOP_E_R_24;
  wire CEI_CE1BOP_E_R_24;
  output CEI_CE1BOP_E_R_25;
  wire CEI_CE1BOP_E_R_25;
  output CEI_CE1BOP_E_R_26;
  wire CEI_CE1BOP_E_R_26;
  output CEI_CE1BOP_E_R_27;
  wire CEI_CE1BOP_E_R_27;
  output CEI_CE1BOP_E_R_28;
  wire CEI_CE1BOP_E_R_28;
  output CEI_CE1BOP_E_R_29;
  wire CEI_CE1BOP_E_R_29;
  output CEI_CE1BOP_E_R_30;
  wire CEI_CE1BOP_E_R_30;
  output CEI_CE1BOP_E_R_31;
  wire CEI_CE1BOP_E_R_31;
  output CEI_CEHLW_AOP_E_R_0;
  wire CEI_CEHLW_AOP_E_R_0;
  output CEI_CEHLW_AOP_E_R_1;
  wire CEI_CEHLW_AOP_E_R_1;
  output CEI_CEHLW_AOP_E_R_2;
  wire CEI_CEHLW_AOP_E_R_2;
  output CEI_CEHLW_AOP_E_R_3;
  wire CEI_CEHLW_AOP_E_R_3;
  output CEI_CEHLW_AOP_E_R_4;
  wire CEI_CEHLW_AOP_E_R_4;
  output CEI_CEHLW_AOP_E_R_5;
  wire CEI_CEHLW_AOP_E_R_5;
  output CEI_CEHLW_AOP_E_R_6;
  wire CEI_CEHLW_AOP_E_R_6;
  output CEI_CEHLW_AOP_E_R_7;
  wire CEI_CEHLW_AOP_E_R_7;
  output CEI_CEHLW_AOP_E_R_8;
  wire CEI_CEHLW_AOP_E_R_8;
  output CEI_CEHLW_AOP_E_R_9;
  wire CEI_CEHLW_AOP_E_R_9;
  output CEI_CEHLW_AOP_E_R_10;
  wire CEI_CEHLW_AOP_E_R_10;
  output CEI_CEHLW_AOP_E_R_11;
  wire CEI_CEHLW_AOP_E_R_11;
  output CEI_CEHLW_AOP_E_R_12;
  wire CEI_CEHLW_AOP_E_R_12;
  output CEI_CEHLW_AOP_E_R_13;
  wire CEI_CEHLW_AOP_E_R_13;
  output CEI_CEHLW_AOP_E_R_14;
  wire CEI_CEHLW_AOP_E_R_14;
  output CEI_CEHLW_AOP_E_R_15;
  wire CEI_CEHLW_AOP_E_R_15;
  output CEI_CEHLW_AOP_E_R_16;
  wire CEI_CEHLW_AOP_E_R_16;
  output CEI_CEHLW_AOP_E_R_17;
  wire CEI_CEHLW_AOP_E_R_17;
  output CEI_CEHLW_AOP_E_R_18;
  wire CEI_CEHLW_AOP_E_R_18;
  output CEI_CEHLW_AOP_E_R_19;
  wire CEI_CEHLW_AOP_E_R_19;
  output CEI_CEHLW_AOP_E_R_20;
  wire CEI_CEHLW_AOP_E_R_20;
  output CEI_CEHLW_AOP_E_R_21;
  wire CEI_CEHLW_AOP_E_R_21;
  output CEI_CEHLW_AOP_E_R_22;
  wire CEI_CEHLW_AOP_E_R_22;
  output CEI_CEHLW_AOP_E_R_23;
  wire CEI_CEHLW_AOP_E_R_23;
  output CEI_CEHLW_AOP_E_R_24;
  wire CEI_CEHLW_AOP_E_R_24;
  output CEI_CEHLW_AOP_E_R_25;
  wire CEI_CEHLW_AOP_E_R_25;
  output CEI_CEHLW_AOP_E_R_26;
  wire CEI_CEHLW_AOP_E_R_26;
  output CEI_CEHLW_AOP_E_R_27;
  wire CEI_CEHLW_AOP_E_R_27;
  output CEI_CEHLW_AOP_E_R_28;
  wire CEI_CEHLW_AOP_E_R_28;
  output CEI_CEHLW_AOP_E_R_29;
  wire CEI_CEHLW_AOP_E_R_29;
  output CEI_CEHLW_AOP_E_R_30;
  wire CEI_CEHLW_AOP_E_R_30;
  output CEI_CEHLW_AOP_E_R_31;
  wire CEI_CEHLW_AOP_E_R_31;
  output CEI_CE0OP_S_R_0;
  wire CEI_CE0OP_S_R_0;
  output CEI_CE0OP_S_R_1;
  wire CEI_CE0OP_S_R_1;
  output CEI_CE0OP_S_R_2;
  wire CEI_CE0OP_S_R_2;
  output CEI_CE0OP_S_R_3;
  wire CEI_CE0OP_S_R_3;
  output CEI_CE0OP_S_R_4;
  wire CEI_CE0OP_S_R_4;
  output CEI_CE0OP_S_R_5;
  wire CEI_CE0OP_S_R_5;
  output CEI_CE0OP_S_R_6;
  wire CEI_CE0OP_S_R_6;
  output CEI_CE0OP_S_R_7;
  wire CEI_CE0OP_S_R_7;
  output CEI_CE0OP_S_R_8;
  wire CEI_CE0OP_S_R_8;
  output CEI_CE0OP_S_R_9;
  wire CEI_CE0OP_S_R_9;
  output CEI_CE0OP_S_R_10;
  wire CEI_CE0OP_S_R_10;
  output CEI_CE0OP_S_R_11;
  wire CEI_CE0OP_S_R_11;
  output CEI_CE1OP_S_R_0;
  wire CEI_CE1OP_S_R_0;
  output CEI_CE1OP_S_R_1;
  wire CEI_CE1OP_S_R_1;
  output CEI_CE1OP_S_R_2;
  wire CEI_CE1OP_S_R_2;
  output CEI_CE1OP_S_R_3;
  wire CEI_CE1OP_S_R_3;
  output CEI_CE1OP_S_R_4;
  wire CEI_CE1OP_S_R_4;
  output CEI_CE1OP_S_R_5;
  wire CEI_CE1OP_S_R_5;
  output CEI_CE1OP_S_R_6;
  wire CEI_CE1OP_S_R_6;
  output CEI_CE1OP_S_R_7;
  wire CEI_CE1OP_S_R_7;
  output CEI_CE1OP_S_R_8;
  wire CEI_CE1OP_S_R_8;
  output CEI_CE1OP_S_R_9;
  wire CEI_CE1OP_S_R_9;
  output CEI_CE1OP_S_R_10;
  wire CEI_CE1OP_S_R_10;
  output CEI_CE1OP_S_R_11;
  wire CEI_CE1OP_S_R_11;
  output CEI_INSTM32_S_R_N;
  wire CEI_INSTM32_S_R_N;
  assign CEI_INSTM32_S_R_N = RALU_INSTM32_S_R_N;
  assign CEI_CE0OP_S_R_0 = RALU_CE0OP_S_R_0;
  assign CEI_CE0OP_S_R_1 = RALU_CE0OP_S_R_1;
  assign CEI_CE0OP_S_R_2 = RALU_CE0OP_S_R_2;
  assign CEI_CE0OP_S_R_3 = RALU_CE0OP_S_R_3;
  assign CEI_CE0OP_S_R_4 = RALU_CE0OP_S_R_4;
  assign CEI_CE0OP_S_R_5 = RALU_CE0OP_S_R_5;
  assign CEI_CE0OP_S_R_6 = RALU_CE0OP_S_R_6;
  assign CEI_CE0OP_S_R_7 = RALU_CE0OP_S_R_7;
  assign CEI_CE0OP_S_R_8 = RALU_CE0OP_S_R_8;
  assign CEI_CE0OP_S_R_9 = RALU_CE0OP_S_R_9;
  assign CEI_CE0OP_S_R_10 = RALU_CE0OP_S_R_10;
  assign CEI_CE0OP_S_R_11 = RALU_CE0OP_S_R_11;
  assign CEI_CE1OP_S_R_0 = RALU_CE1OP_S_R_0;
  assign CEI_CE1OP_S_R_1 = RALU_CE1OP_S_R_1;
  assign CEI_CE1OP_S_R_2 = RALU_CE1OP_S_R_2;
  assign CEI_CE1OP_S_R_3 = RALU_CE1OP_S_R_3;
  assign CEI_CE1OP_S_R_4 = RALU_CE1OP_S_R_4;
  assign CEI_CE1OP_S_R_5 = RALU_CE1OP_S_R_5;
  assign CEI_CE1OP_S_R_6 = RALU_CE1OP_S_R_6;
  assign CEI_CE1OP_S_R_7 = RALU_CE1OP_S_R_7;
  assign CEI_CE1OP_S_R_8 = RALU_CE1OP_S_R_8;
  assign CEI_CE1OP_S_R_9 = RALU_CE1OP_S_R_9;
  assign CEI_CE1OP_S_R_10 = RALU_CE1OP_S_R_10;
  assign CEI_CE1OP_S_R_11 = RALU_CE1OP_S_R_11;
  assign CEI_CEHLW_AOP_E_R_0 = RALU_CINA_E_R_0;
  assign CEI_CEHLW_AOP_E_R_1 = RALU_CINA_E_R_1;
  assign CEI_CEHLW_AOP_E_R_2 = RALU_CINA_E_R_2;
  assign CEI_CEHLW_AOP_E_R_3 = RALU_CINA_E_R_3;
  assign CEI_CEHLW_AOP_E_R_4 = RALU_CINA_E_R_4;
  assign CEI_CEHLW_AOP_E_R_5 = RALU_CINA_E_R_5;
  assign CEI_CEHLW_AOP_E_R_6 = RALU_CINA_E_R_6;
  assign CEI_CEHLW_AOP_E_R_7 = RALU_CINA_E_R_7;
  assign CEI_CEHLW_AOP_E_R_8 = RALU_CINA_E_R_8;
  assign CEI_CEHLW_AOP_E_R_9 = RALU_CINA_E_R_9;
  assign CEI_CEHLW_AOP_E_R_10 = RALU_CINA_E_R_10;
  assign CEI_CEHLW_AOP_E_R_11 = RALU_CINA_E_R_11;
  assign CEI_CEHLW_AOP_E_R_12 = RALU_CINA_E_R_12;
  assign CEI_CEHLW_AOP_E_R_13 = RALU_CINA_E_R_13;
  assign CEI_CEHLW_AOP_E_R_14 = RALU_CINA_E_R_14;
  assign CEI_CEHLW_AOP_E_R_15 = RALU_CINA_E_R_15;
  assign CEI_CEHLW_AOP_E_R_16 = RALU_CINA_E_R_16;
  assign CEI_CEHLW_AOP_E_R_17 = RALU_CINA_E_R_17;
  assign CEI_CEHLW_AOP_E_R_18 = RALU_CINA_E_R_18;
  assign CEI_CEHLW_AOP_E_R_19 = RALU_CINA_E_R_19;
  assign CEI_CEHLW_AOP_E_R_20 = RALU_CINA_E_R_20;
  assign CEI_CEHLW_AOP_E_R_21 = RALU_CINA_E_R_21;
  assign CEI_CEHLW_AOP_E_R_22 = RALU_CINA_E_R_22;
  assign CEI_CEHLW_AOP_E_R_23 = RALU_CINA_E_R_23;
  assign CEI_CEHLW_AOP_E_R_24 = RALU_CINA_E_R_24;
  assign CEI_CEHLW_AOP_E_R_25 = RALU_CINA_E_R_25;
  assign CEI_CEHLW_AOP_E_R_26 = RALU_CINA_E_R_26;
  assign CEI_CEHLW_AOP_E_R_27 = RALU_CINA_E_R_27;
  assign CEI_CEHLW_AOP_E_R_28 = RALU_CINA_E_R_28;
  assign CEI_CEHLW_AOP_E_R_29 = RALU_CINA_E_R_29;
  assign CEI_CEHLW_AOP_E_R_30 = RALU_CINA_E_R_30;
  assign CEI_CEHLW_AOP_E_R_31 = RALU_CINA_E_R_31;
  assign CEI_CE1BOP_E_R_0 = RALU_CINBI_E_R_0;
  assign CEI_CE1BOP_E_R_1 = RALU_CINBI_E_R_1;
  assign CEI_CE1BOP_E_R_2 = RALU_CINBI_E_R_2;
  assign CEI_CE1BOP_E_R_3 = RALU_CINBI_E_R_3;
  assign CEI_CE1BOP_E_R_4 = RALU_CINBI_E_R_4;
  assign CEI_CE1BOP_E_R_5 = RALU_CINBI_E_R_5;
  assign CEI_CE1BOP_E_R_6 = RALU_CINBI_E_R_6;
  assign CEI_CE1BOP_E_R_7 = RALU_CINBI_E_R_7;
  assign CEI_CE1BOP_E_R_8 = RALU_CINBI_E_R_8;
  assign CEI_CE1BOP_E_R_9 = RALU_CINBI_E_R_9;
  assign CEI_CE1BOP_E_R_10 = RALU_CINBI_E_R_10;
  assign CEI_CE1BOP_E_R_11 = RALU_CINBI_E_R_11;
  assign CEI_CE1BOP_E_R_12 = RALU_CINBI_E_R_12;
  assign CEI_CE1BOP_E_R_13 = RALU_CINBI_E_R_13;
  assign CEI_CE1BOP_E_R_14 = RALU_CINBI_E_R_14;
  assign CEI_CE1BOP_E_R_15 = RALU_CINBI_E_R_15;
  assign CEI_CE1BOP_E_R_16 = RALU_CINBI_E_R_16;
  assign CEI_CE1BOP_E_R_17 = RALU_CINBI_E_R_17;
  assign CEI_CE1BOP_E_R_18 = RALU_CINBI_E_R_18;
  assign CEI_CE1BOP_E_R_19 = RALU_CINBI_E_R_19;
  assign CEI_CE1BOP_E_R_20 = RALU_CINBI_E_R_20;
  assign CEI_CE1BOP_E_R_21 = RALU_CINBI_E_R_21;
  assign CEI_CE1BOP_E_R_22 = RALU_CINBI_E_R_22;
  assign CEI_CE1BOP_E_R_23 = RALU_CINBI_E_R_23;
  assign CEI_CE1BOP_E_R_24 = RALU_CINBI_E_R_24;
  assign CEI_CE1BOP_E_R_25 = RALU_CINBI_E_R_25;
  assign CEI_CE1BOP_E_R_26 = RALU_CINBI_E_R_26;
  assign CEI_CE1BOP_E_R_27 = RALU_CINBI_E_R_27;
  assign CEI_CE1BOP_E_R_28 = RALU_CINBI_E_R_28;
  assign CEI_CE1BOP_E_R_29 = RALU_CINBI_E_R_29;
  assign CEI_CE1BOP_E_R_30 = RALU_CINBI_E_R_30;
  assign CEI_CE1BOP_E_R_31 = RALU_CINBI_E_R_31;
  assign CEI_CE1AOP_E_R_0 = RALU_CINA_E_R_0;
  assign CEI_CE1AOP_E_R_1 = RALU_CINA_E_R_1;
  assign CEI_CE1AOP_E_R_2 = RALU_CINA_E_R_2;
  assign CEI_CE1AOP_E_R_3 = RALU_CINA_E_R_3;
  assign CEI_CE1AOP_E_R_4 = RALU_CINA_E_R_4;
  assign CEI_CE1AOP_E_R_5 = RALU_CINA_E_R_5;
  assign CEI_CE1AOP_E_R_6 = RALU_CINA_E_R_6;
  assign CEI_CE1AOP_E_R_7 = RALU_CINA_E_R_7;
  assign CEI_CE1AOP_E_R_8 = RALU_CINA_E_R_8;
  assign CEI_CE1AOP_E_R_9 = RALU_CINA_E_R_9;
  assign CEI_CE1AOP_E_R_10 = RALU_CINA_E_R_10;
  assign CEI_CE1AOP_E_R_11 = RALU_CINA_E_R_11;
  assign CEI_CE1AOP_E_R_12 = RALU_CINA_E_R_12;
  assign CEI_CE1AOP_E_R_13 = RALU_CINA_E_R_13;
  assign CEI_CE1AOP_E_R_14 = RALU_CINA_E_R_14;
  assign CEI_CE1AOP_E_R_15 = RALU_CINA_E_R_15;
  assign CEI_CE1AOP_E_R_16 = RALU_CINA_E_R_16;
  assign CEI_CE1AOP_E_R_17 = RALU_CINA_E_R_17;
  assign CEI_CE1AOP_E_R_18 = RALU_CINA_E_R_18;
  assign CEI_CE1AOP_E_R_19 = RALU_CINA_E_R_19;
  assign CEI_CE1AOP_E_R_20 = RALU_CINA_E_R_20;
  assign CEI_CE1AOP_E_R_21 = RALU_CINA_E_R_21;
  assign CEI_CE1AOP_E_R_22 = RALU_CINA_E_R_22;
  assign CEI_CE1AOP_E_R_23 = RALU_CINA_E_R_23;
  assign CEI_CE1AOP_E_R_24 = RALU_CINA_E_R_24;
  assign CEI_CE1AOP_E_R_25 = RALU_CINA_E_R_25;
  assign CEI_CE1AOP_E_R_26 = RALU_CINA_E_R_26;
  assign CEI_CE1AOP_E_R_27 = RALU_CINA_E_R_27;
  assign CEI_CE1AOP_E_R_28 = RALU_CINA_E_R_28;
  assign CEI_CE1AOP_E_R_29 = RALU_CINA_E_R_29;
  assign CEI_CE1AOP_E_R_30 = RALU_CINA_E_R_30;
  assign CEI_CE1AOP_E_R_31 = RALU_CINA_E_R_31;
  assign CEI_CE0BOP_E_R_0 = RALU_CINBI_E_R_0;
  assign CEI_CE0BOP_E_R_1 = RALU_CINBI_E_R_1;
  assign CEI_CE0BOP_E_R_2 = RALU_CINBI_E_R_2;
  assign CEI_CE0BOP_E_R_3 = RALU_CINBI_E_R_3;
  assign CEI_CE0BOP_E_R_4 = RALU_CINBI_E_R_4;
  assign CEI_CE0BOP_E_R_5 = RALU_CINBI_E_R_5;
  assign CEI_CE0BOP_E_R_6 = RALU_CINBI_E_R_6;
  assign CEI_CE0BOP_E_R_7 = RALU_CINBI_E_R_7;
  assign CEI_CE0BOP_E_R_8 = RALU_CINBI_E_R_8;
  assign CEI_CE0BOP_E_R_9 = RALU_CINBI_E_R_9;
  assign CEI_CE0BOP_E_R_10 = RALU_CINBI_E_R_10;
  assign CEI_CE0BOP_E_R_11 = RALU_CINBI_E_R_11;
  assign CEI_CE0BOP_E_R_12 = RALU_CINBI_E_R_12;
  assign CEI_CE0BOP_E_R_13 = RALU_CINBI_E_R_13;
  assign CEI_CE0BOP_E_R_14 = RALU_CINBI_E_R_14;
  assign CEI_CE0BOP_E_R_15 = RALU_CINBI_E_R_15;
  assign CEI_CE0BOP_E_R_16 = RALU_CINBI_E_R_16;
  assign CEI_CE0BOP_E_R_17 = RALU_CINBI_E_R_17;
  assign CEI_CE0BOP_E_R_18 = RALU_CINBI_E_R_18;
  assign CEI_CE0BOP_E_R_19 = RALU_CINBI_E_R_19;
  assign CEI_CE0BOP_E_R_20 = RALU_CINBI_E_R_20;
  assign CEI_CE0BOP_E_R_21 = RALU_CINBI_E_R_21;
  assign CEI_CE0BOP_E_R_22 = RALU_CINBI_E_R_22;
  assign CEI_CE0BOP_E_R_23 = RALU_CINBI_E_R_23;
  assign CEI_CE0BOP_E_R_24 = RALU_CINBI_E_R_24;
  assign CEI_CE0BOP_E_R_25 = RALU_CINBI_E_R_25;
  assign CEI_CE0BOP_E_R_26 = RALU_CINBI_E_R_26;
  assign CEI_CE0BOP_E_R_27 = RALU_CINBI_E_R_27;
  assign CEI_CE0BOP_E_R_28 = RALU_CINBI_E_R_28;
  assign CEI_CE0BOP_E_R_29 = RALU_CINBI_E_R_29;
  assign CEI_CE0BOP_E_R_30 = RALU_CINBI_E_R_30;
  assign CEI_CE0BOP_E_R_31 = RALU_CINBI_E_R_31;
  assign CEI_CE0AOP_E_R_0 = RALU_CINA_E_R_0;
  assign CEI_CE0AOP_E_R_1 = RALU_CINA_E_R_1;
  assign CEI_CE0AOP_E_R_2 = RALU_CINA_E_R_2;
  assign CEI_CE0AOP_E_R_3 = RALU_CINA_E_R_3;
  assign CEI_CE0AOP_E_R_4 = RALU_CINA_E_R_4;
  assign CEI_CE0AOP_E_R_5 = RALU_CINA_E_R_5;
  assign CEI_CE0AOP_E_R_6 = RALU_CINA_E_R_6;
  assign CEI_CE0AOP_E_R_7 = RALU_CINA_E_R_7;
  assign CEI_CE0AOP_E_R_8 = RALU_CINA_E_R_8;
  assign CEI_CE0AOP_E_R_9 = RALU_CINA_E_R_9;
  assign CEI_CE0AOP_E_R_10 = RALU_CINA_E_R_10;
  assign CEI_CE0AOP_E_R_11 = RALU_CINA_E_R_11;
  assign CEI_CE0AOP_E_R_12 = RALU_CINA_E_R_12;
  assign CEI_CE0AOP_E_R_13 = RALU_CINA_E_R_13;
  assign CEI_CE0AOP_E_R_14 = RALU_CINA_E_R_14;
  assign CEI_CE0AOP_E_R_15 = RALU_CINA_E_R_15;
  assign CEI_CE0AOP_E_R_16 = RALU_CINA_E_R_16;
  assign CEI_CE0AOP_E_R_17 = RALU_CINA_E_R_17;
  assign CEI_CE0AOP_E_R_18 = RALU_CINA_E_R_18;
  assign CEI_CE0AOP_E_R_19 = RALU_CINA_E_R_19;
  assign CEI_CE0AOP_E_R_20 = RALU_CINA_E_R_20;
  assign CEI_CE0AOP_E_R_21 = RALU_CINA_E_R_21;
  assign CEI_CE0AOP_E_R_22 = RALU_CINA_E_R_22;
  assign CEI_CE0AOP_E_R_23 = RALU_CINA_E_R_23;
  assign CEI_CE0AOP_E_R_24 = RALU_CINA_E_R_24;
  assign CEI_CE0AOP_E_R_25 = RALU_CINA_E_R_25;
  assign CEI_CE0AOP_E_R_26 = RALU_CINA_E_R_26;
  assign CEI_CE0AOP_E_R_27 = RALU_CINA_E_R_27;
  assign CEI_CE0AOP_E_R_28 = RALU_CINA_E_R_28;
  assign CEI_CE0AOP_E_R_29 = RALU_CINA_E_R_29;
  assign CEI_CE0AOP_E_R_30 = RALU_CINA_E_R_30;
  assign CEI_CE0AOP_E_R_31 = RALU_CINA_E_R_31;
endmodule
