Fitter report for processador
Tue Mar 12 17:30:54 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Tue Mar 12 17:30:54 2019           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; processador                                     ;
; Top-level Entity Name              ; processador                                     ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C35F672C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 300 / 33,216 ( < 1 % )                          ;
;     Total combinational functions  ; 287 / 33,216 ( < 1 % )                          ;
;     Dedicated logic registers      ; 55 / 33,216 ( < 1 % )                           ;
; Total registers                    ; 55                                              ;
; Total pins                         ; 123 / 475 ( 26 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 8,704 / 483,840 ( 2 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 536 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 536 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 533     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/luiz/Documents/projects/ELE1717/processador_4/output_files/processador.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 300 / 33,216 ( < 1 % )   ;
;     -- Combinational with no register       ; 245                      ;
;     -- Register only                        ; 13                       ;
;     -- Combinational with a register        ; 42                       ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 210                      ;
;     -- 3 input functions                    ; 40                       ;
;     -- <=2 input functions                  ; 37                       ;
;     -- Register only                        ; 13                       ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 245                      ;
;     -- arithmetic mode                      ; 42                       ;
;                                             ;                          ;
; Total registers*                            ; 55 / 34,593 ( < 1 % )    ;
;     -- Dedicated logic registers            ; 55 / 33,216 ( < 1 % )    ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )        ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 24 / 2,076 ( 1 % )       ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 123 / 475 ( 26 % )       ;
;     -- Clock pins                           ; 5 / 8 ( 63 % )           ;
;                                             ;                          ;
; Global signals                              ; 5                        ;
; M4Ks                                        ; 4 / 105 ( 4 % )          ;
; Total block memory bits                     ; 8,704 / 483,840 ( 2 % )  ;
; Total block memory implementation bits      ; 18,432 / 483,840 ( 4 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )           ;
; PLLs                                        ; 0 / 4 ( 0 % )            ;
; Global clocks                               ; 5 / 16 ( 31 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%             ;
; Peak interconnect usage (total/H/V)         ; 4% / 4% / 3%             ;
; Maximum fan-out                             ; 107                      ;
; Highest non-global fan-out                  ; 27                       ;
; Total fan-out                               ; 1382                     ;
; Average fan-out                             ; 2.83                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 300 / 33216 ( < 1 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 245                   ; 0                              ;
;     -- Register only                        ; 13                    ; 0                              ;
;     -- Combinational with a register        ; 42                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 210                   ; 0                              ;
;     -- 3 input functions                    ; 40                    ; 0                              ;
;     -- <=2 input functions                  ; 37                    ; 0                              ;
;     -- Register only                        ; 13                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 245                   ; 0                              ;
;     -- arithmetic mode                      ; 42                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 55                    ; 0                              ;
;     -- Dedicated logic registers            ; 55 / 33216 ( < 1 % )  ; 0 / 33216 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 24 / 2076 ( 1 % )     ; 0 / 2076 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 123                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 8704                  ; 0                              ;
; Total RAM block bits                        ; 18432                 ; 0                              ;
; M4K                                         ; 4 / 105 ( 3 % )       ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 5 / 20 ( 25 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 1433                  ; 0                              ;
;     -- Registered Connections               ; 256                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 10                    ; 0                              ;
;     -- Output Ports                         ; 113                   ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; addr_in[0] ; N25   ; 5        ; 65           ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; addr_in[1] ; N26   ; 5        ; 65           ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; addr_in[2] ; P25   ; 6        ; 65           ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; addr_in[3] ; AE14  ; 7        ; 33           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; addr_in[4] ; AF14  ; 7        ; 33           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; addr_in[5] ; AD13  ; 8        ; 33           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; addr_in[6] ; AC13  ; 8        ; 33           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; addr_in[7] ; C13   ; 3        ; 31           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk        ; D13   ; 3        ; 31           ; 36           ; 3           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; r          ; P26   ; 6        ; 65           ; 19           ; 3           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                    ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; D_addr_t[0]      ; AC18  ; 7        ; 48           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; D_addr_t[1]      ; AF18  ; 7        ; 46           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; D_addr_t[2]      ; AD17  ; 7        ; 44           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; D_addr_t[3]      ; AE17  ; 7        ; 44           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; D_addr_t[4]      ; AC15  ; 7        ; 40           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; D_addr_t[5]      ; AA15  ; 7        ; 40           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; D_addr_t[6]      ; AB15  ; 7        ; 40           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; D_addr_t[7]      ; AC14  ; 7        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; D_rd_t           ; AF19  ; 7        ; 48           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; D_wr_t           ; AA16  ; 7        ; 46           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; I_rd_t           ; F24   ; 5        ; 65           ; 30           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RAM_W_data_t[0]  ; U12   ; 8        ; 29           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RAM_W_data_t[10] ; AE8   ; 8        ; 18           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RAM_W_data_t[11] ; AD10  ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RAM_W_data_t[12] ; AC11  ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RAM_W_data_t[13] ; AC10  ; 8        ; 20           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RAM_W_data_t[14] ; AF8   ; 8        ; 18           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RAM_W_data_t[15] ; AE12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RAM_W_data_t[1]  ; AC9   ; 8        ; 20           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RAM_W_data_t[2]  ; AE9   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RAM_W_data_t[3]  ; V11   ; 8        ; 29           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RAM_W_data_t[4]  ; AF9   ; 8        ; 22           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RAM_W_data_t[5]  ; W11   ; 8        ; 18           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RAM_W_data_t[6]  ; AF7   ; 8        ; 16           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RAM_W_data_t[7]  ; AE10  ; 8        ; 24           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RAM_W_data_t[8]  ; AE7   ; 8        ; 16           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RAM_W_data_t[9]  ; W12   ; 8        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RF_Rp_addr_t[0]  ; Y13   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RF_Rp_addr_t[1]  ; AA13  ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RF_Rp_addr_t[2]  ; Y15   ; 7        ; 37           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RF_Rp_addr_t[3]  ; Y14   ; 7        ; 37           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RF_Rp_rd_t       ; AD15  ; 7        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RF_Rq_addr_t[0]  ; AE19  ; 7        ; 48           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RF_Rq_addr_t[1]  ; AB18  ; 7        ; 48           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RF_Rq_addr_t[2]  ; Y16   ; 7        ; 46           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RF_Rq_addr_t[3]  ; AE18  ; 7        ; 46           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RF_Rq_rd_t       ; AF17  ; 7        ; 44           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RF_W_addr_t[0]   ; AC16  ; 7        ; 42           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RF_W_addr_t[1]   ; AE16  ; 7        ; 40           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RF_W_addr_t[2]   ; AA14  ; 7        ; 37           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RF_W_addr_t[3]   ; W16   ; 7        ; 42           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RF_W_wr_t        ; W15   ; 7        ; 42           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RF_s_t           ; AD16  ; 7        ; 42           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; R_data_t[0]      ; AF13  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; R_data_t[10]     ; AE6   ; 8        ; 11           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; R_data_t[11]     ; AA9   ; 8        ; 11           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; R_data_t[12]     ; AD8   ; 8        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; R_data_t[13]     ; AB10  ; 8        ; 14           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; R_data_t[14]     ; AC8   ; 8        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; R_data_t[15]     ; Y11   ; 8        ; 16           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; R_data_t[1]      ; AE13  ; 8        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; R_data_t[2]      ; AE15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; R_data_t[3]      ; Y12   ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; R_data_t[4]      ; AA12  ; 8        ; 29           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; R_data_t[5]      ; AD12  ; 8        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; R_data_t[6]      ; AB8   ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; R_data_t[7]      ; AA11  ; 8        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; R_data_t[8]      ; AF6   ; 8        ; 11           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; R_data_t[9]      ; AA10  ; 8        ; 14           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; alu_s0_t         ; AC17  ; 7        ; 44           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hex0[0]          ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex0[1]          ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex0[2]          ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex0[3]          ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex0[4]          ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex0[5]          ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex0[6]          ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex1[0]          ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex1[1]          ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex1[2]          ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex1[3]          ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex1[4]          ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex1[5]          ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex1[6]          ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2[0]          ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2[1]          ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2[2]          ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2[3]          ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2[4]          ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2[5]          ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2[6]          ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex3[0]          ; Y23   ; 6        ; 65           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex3[1]          ; AA25  ; 6        ; 65           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex3[2]          ; AA26  ; 6        ; 65           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex3[3]          ; Y26   ; 6        ; 65           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex3[4]          ; Y25   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex3[5]          ; U22   ; 6        ; 65           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex3[6]          ; W24   ; 6        ; 65           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; rom_addr_t[0]    ; W19   ; 7        ; 59           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rom_addr_t[1]    ; AD22  ; 7        ; 61           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rom_addr_t[2]    ; AF21  ; 7        ; 55           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rom_addr_t[3]    ; AF22  ; 7        ; 59           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rom_addr_t[4]    ; AB20  ; 7        ; 55           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rom_addr_t[5]    ; AC19  ; 7        ; 53           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rom_addr_t[6]    ; AE21  ; 7        ; 55           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rom_addr_t[7]    ; AD23  ; 7        ; 61           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rom_data_t[0]    ; V18   ; 7        ; 59           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rom_data_t[10]   ; U17   ; 7        ; 57           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rom_data_t[11]   ; AE20  ; 7        ; 53           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rom_data_t[12]   ; AC20  ; 7        ; 55           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rom_data_t[13]   ; Y18   ; 7        ; 57           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rom_data_t[14]   ; AA17  ; 7        ; 50           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rom_data_t[15]   ; AA18  ; 7        ; 50           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rom_data_t[1]    ; AA20  ; 7        ; 57           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rom_data_t[2]    ; V17   ; 7        ; 50           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rom_data_t[3]    ; AD21  ; 7        ; 61           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rom_data_t[4]    ; U18   ; 7        ; 57           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rom_data_t[5]    ; AE22  ; 7        ; 59           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rom_data_t[6]    ; AF23  ; 7        ; 63           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rom_data_t[7]    ; AC21  ; 7        ; 61           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rom_data_t[8]    ; AD19  ; 7        ; 53           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rom_data_t[9]    ; AF20  ; 7        ; 53           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rom_rd_t         ; W17   ; 7        ; 50           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 0 / 64 ( 0 % )   ; 3.3V          ; --           ;
; 2        ; 2 / 59 ( 3 % )   ; 3.3V          ; --           ;
; 3        ; 2 / 56 ( 4 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 58 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 3 / 65 ( 5 % )   ; 3.3V          ; --           ;
; 6        ; 24 / 59 ( 41 % ) ; 3.3V          ; --           ;
; 7        ; 55 / 58 ( 95 % ) ; 3.3V          ; --           ;
; 8        ; 40 / 56 ( 71 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; R_data_t[11]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA10     ; 153        ; 8        ; R_data_t[9]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA11     ; 155        ; 8        ; R_data_t[7]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA12     ; 179        ; 8        ; R_data_t[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA13     ; 192        ; 7        ; RF_Rp_addr_t[1]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA14     ; 194        ; 7        ; RF_W_addr_t[2]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA15     ; 197        ; 7        ; D_addr_t[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA16     ; 209        ; 7        ; D_wr_t                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA17     ; 219        ; 7        ; rom_data_t[14]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA18     ; 220        ; 7        ; rom_data_t[15]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; rom_data_t[1]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; hex1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; hex1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; hex3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 267        ; 6        ; hex3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; R_data_t[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; R_data_t[13]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; hex0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; D_addr_t[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; RF_Rq_addr_t[1]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; rom_addr_t[4]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB21     ; 242        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; hex2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; hex1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; hex2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; hex2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC8      ; 148        ; 8        ; R_data_t[14]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC9      ; 163        ; 8        ; RAM_W_data_t[1]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC10     ; 164        ; 8        ; RAM_W_data_t[13]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC11     ; 168        ; 8        ; RAM_W_data_t[12]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC12     ; 172        ; 8        ; hex0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; addr_in[6]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 191        ; 7        ; D_addr_t[7]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC15     ; 199        ; 7        ; D_addr_t[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC16     ; 202        ; 7        ; RF_W_addr_t[0]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC17     ; 207        ; 7        ; alu_s0_t                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC18     ; 216        ; 7        ; D_addr_t[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC19     ; 222        ; 7        ; rom_addr_t[5]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC20     ; 226        ; 7        ; rom_data_t[12]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC21     ; 237        ; 7        ; rom_data_t[7]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC22     ; 241        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; hex2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; hex2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; R_data_t[12]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; RAM_W_data_t[11]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD11     ; 173        ; 8        ; hex0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; R_data_t[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD13     ; 186        ; 8        ; addr_in[5]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; RF_Rp_rd_t                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD16     ; 201        ; 7        ; RF_s_t                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD17     ; 208        ; 7        ; D_addr_t[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; rom_data_t[8]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; rom_data_t[3]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD22     ; 240        ; 7        ; rom_addr_t[1]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD23     ; 239        ; 7        ; rom_addr_t[7]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; R_data_t[10]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE7      ; 157        ; 8        ; RAM_W_data_t[8]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE8      ; 159        ; 8        ; RAM_W_data_t[10]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE9      ; 165        ; 8        ; RAM_W_data_t[2]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE10     ; 169        ; 8        ; RAM_W_data_t[7]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE11     ; 174        ; 8        ; hex0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; RAM_W_data_t[15]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE13     ; 183        ; 8        ; R_data_t[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE14     ; 188        ; 7        ; addr_in[3]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 189        ; 7        ; R_data_t[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE16     ; 200        ; 7        ; RF_W_addr_t[1]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE17     ; 206        ; 7        ; D_addr_t[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE18     ; 212        ; 7        ; RF_Rq_addr_t[3]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE19     ; 214        ; 7        ; RF_Rq_addr_t[0]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE20     ; 224        ; 7        ; rom_data_t[11]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE21     ; 228        ; 7        ; rom_addr_t[6]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE22     ; 236        ; 7        ; rom_data_t[5]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE23     ; 244        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; R_data_t[8]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF7      ; 158        ; 8        ; RAM_W_data_t[6]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF8      ; 160        ; 8        ; RAM_W_data_t[14]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF9      ; 166        ; 8        ; RAM_W_data_t[4]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF10     ; 170        ; 8        ; hex0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; R_data_t[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; addr_in[4]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; RF_Rq_rd_t                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF18     ; 211        ; 7        ; D_addr_t[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF19     ; 213        ; 7        ; D_rd_t                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF20     ; 223        ; 7        ; rom_data_t[9]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF21     ; 227        ; 7        ; rom_addr_t[2]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF22     ; 235        ; 7        ; rom_addr_t[3]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF23     ; 243        ; 7        ; rom_data_t[6]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; addr_in[7]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D12      ; 443        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 426        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 403        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; I_rd_t                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 339        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 47         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 55         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 53         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 54         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 310        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; addr_in[0]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; addr_in[1]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 304        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; addr_in[2]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 306        ; 6        ; r                                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 82         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 83         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 296        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 84         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 88         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; RAM_W_data_t[0]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; rom_data_t[10]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U18      ; 232        ; 7        ; rom_data_t[4]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; hex3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 91         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; RAM_W_data_t[3]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; hex0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; hex0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; rom_data_t[2]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V18      ; 233        ; 7        ; rom_data_t[0]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; hex1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; hex1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; hex2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; RAM_W_data_t[5]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W12      ; 162        ; 8        ; RAM_W_data_t[9]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; RF_W_wr_t                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W16      ; 204        ; 7        ; RF_W_addr_t[3]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W17      ; 217        ; 7        ; rom_rd_t                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; rom_addr_t[0]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; hex1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; hex3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; R_data_t[15]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y12      ; 180        ; 8        ; R_data_t[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y13      ; 193        ; 7        ; RF_Rp_addr_t[0]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y14      ; 195        ; 7        ; RF_Rp_addr_t[3]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y15      ; 196        ; 7        ; RF_Rp_addr_t[2]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y16      ; 210        ; 7        ; RF_Rq_addr_t[2]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; rom_data_t[13]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; hex1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; hex3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 264        ; 6        ; hex2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; hex3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 268        ; 6        ; hex3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                            ; Library Name ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------+--------------+
; |processador                                    ; 300 (1)     ; 55 (0)                    ; 0 (0)         ; 8704        ; 4    ; 0            ; 0       ; 0         ; 123  ; 0            ; 245 (1)      ; 13 (0)            ; 42 (0)           ; |processador                                                                                                   ; work         ;
;    |BINBCD16:BINBDC|                            ; 121 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 121 (0)      ; 0 (0)             ; 0 (0)            ; |processador|BINBCD16:BINBDC                                                                                   ; work         ;
;       |ADD3:add0|                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |processador|BINBCD16:BINBDC|ADD3:add0                                                                         ; work         ;
;       |ADD3:add10|                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |processador|BINBCD16:BINBDC|ADD3:add10                                                                        ; work         ;
;       |ADD3:add11|                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |processador|BINBCD16:BINBDC|ADD3:add11                                                                        ; work         ;
;       |ADD3:add12|                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |processador|BINBCD16:BINBDC|ADD3:add12                                                                        ; work         ;
;       |ADD3:add13|                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |processador|BINBCD16:BINBDC|ADD3:add13                                                                        ; work         ;
;       |ADD3:add14|                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |processador|BINBCD16:BINBDC|ADD3:add14                                                                        ; work         ;
;       |ADD3:add15|                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |processador|BINBCD16:BINBDC|ADD3:add15                                                                        ; work         ;
;       |ADD3:add16|                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |processador|BINBCD16:BINBDC|ADD3:add16                                                                        ; work         ;
;       |ADD3:add17|                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |processador|BINBCD16:BINBDC|ADD3:add17                                                                        ; work         ;
;       |ADD3:add18|                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |processador|BINBCD16:BINBDC|ADD3:add18                                                                        ; work         ;
;       |ADD3:add19|                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |processador|BINBCD16:BINBDC|ADD3:add19                                                                        ; work         ;
;       |ADD3:add1|                               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |processador|BINBCD16:BINBDC|ADD3:add1                                                                         ; work         ;
;       |ADD3:add20|                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |processador|BINBCD16:BINBDC|ADD3:add20                                                                        ; work         ;
;       |ADD3:add21|                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |processador|BINBCD16:BINBDC|ADD3:add21                                                                        ; work         ;
;       |ADD3:add22|                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |processador|BINBCD16:BINBDC|ADD3:add22                                                                        ; work         ;
;       |ADD3:add23|                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |processador|BINBCD16:BINBDC|ADD3:add23                                                                        ; work         ;
;       |ADD3:add24|                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |processador|BINBCD16:BINBDC|ADD3:add24                                                                        ; work         ;
;       |ADD3:add25|                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |processador|BINBCD16:BINBDC|ADD3:add25                                                                        ; work         ;
;       |ADD3:add26|                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |processador|BINBCD16:BINBDC|ADD3:add26                                                                        ; work         ;
;       |ADD3:add27|                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |processador|BINBCD16:BINBDC|ADD3:add27                                                                        ; work         ;
;       |ADD3:add28|                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |processador|BINBCD16:BINBDC|ADD3:add28                                                                        ; work         ;
;       |ADD3:add29|                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |processador|BINBCD16:BINBDC|ADD3:add29                                                                        ; work         ;
;       |ADD3:add2|                               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |processador|BINBCD16:BINBDC|ADD3:add2                                                                         ; work         ;
;       |ADD3:add31|                              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |processador|BINBCD16:BINBDC|ADD3:add31                                                                        ; work         ;
;       |ADD3:add32|                              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |processador|BINBCD16:BINBDC|ADD3:add32                                                                        ; work         ;
;       |ADD3:add33|                              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |processador|BINBCD16:BINBDC|ADD3:add33                                                                        ; work         ;
;       |ADD3:add3_3|                             ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |processador|BINBCD16:BINBDC|ADD3:add3_3                                                                       ; work         ;
;       |ADD3:add4|                               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |processador|BINBCD16:BINBDC|ADD3:add4                                                                         ; work         ;
;       |ADD3:add5|                               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |processador|BINBCD16:BINBDC|ADD3:add5                                                                         ; work         ;
;       |ADD3:add6|                               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |processador|BINBCD16:BINBDC|ADD3:add6                                                                         ; work         ;
;       |ADD3:add7|                               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |processador|BINBCD16:BINBDC|ADD3:add7                                                                         ; work         ;
;       |ADD3:add8|                               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |processador|BINBCD16:BINBDC|ADD3:add8                                                                         ; work         ;
;       |ADD3:add9|                               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |processador|BINBCD16:BINBDC|ADD3:add9                                                                         ; work         ;
;    |CLK_Div:div|                                ; 38 (38)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 22 (22)          ; |processador|CLK_Div:div                                                                                       ; work         ;
;    |control_unity:CU|                           ; 64 (0)      ; 33 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 13 (0)            ; 20 (0)           ; |processador|control_unity:CU                                                                                  ; work         ;
;       |contador:PC|                             ; 9 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; |processador|control_unity:CU|contador:PC                                                                      ; work         ;
;          |lpm_counter:LPM_COUNTER_component|    ; 9 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; |processador|control_unity:CU|contador:PC|lpm_counter:LPM_COUNTER_component                                    ; work         ;
;             |cntr_7oi:auto_generated|           ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |processador|control_unity:CU|contador:PC|lpm_counter:LPM_COUNTER_component|cntr_7oi:auto_generated            ; work         ;
;       |control_block:BC|                        ; 43 (43)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 1 (1)             ; 12 (12)          ; |processador|control_unity:CU|control_block:BC                                                                 ; work         ;
;       |registrador:IR|                          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 4 (4)            ; |processador|control_unity:CU|registrador:IR                                                                   ; work         ;
;    |datapath:BO|                                ; 48 (0)      ; 0 (0)                     ; 0 (0)         ; 512         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 0 (0)             ; 0 (0)            ; |processador|datapath:BO                                                                                       ; work         ;
;       |ALU:ari|                                 ; 48 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 0 (0)             ; 0 (0)            ; |processador|datapath:BO|ALU:ari                                                                               ; work         ;
;          |somador:somador1|                     ; 48 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 0 (0)             ; 0 (0)            ; |processador|datapath:BO|ALU:ari|somador:somador1                                                              ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component| ; 48 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 0 (0)             ; 0 (0)            ; |processador|datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component                            ; work         ;
;                |add_sub_rlh:auto_generated|     ; 48 (48)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (48)      ; 0 (0)             ; 0 (0)            ; |processador|datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated ; work         ;
;       |register_bank:bank|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |processador|datapath:BO|register_bank:bank                                                                    ; work         ;
;          |altsyncram:data_rtl_0|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |processador|datapath:BO|register_bank:bank|altsyncram:data_rtl_0                                              ; work         ;
;             |altsyncram_okd1:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |processador|datapath:BO|register_bank:bank|altsyncram:data_rtl_0|altsyncram_okd1:auto_generated               ; work         ;
;          |altsyncram:data_rtl_1|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |processador|datapath:BO|register_bank:bank|altsyncram:data_rtl_1                                              ; work         ;
;             |altsyncram_okd1:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |processador|datapath:BO|register_bank:bank|altsyncram:data_rtl_1|altsyncram_okd1:auto_generated               ; work         ;
;    |ram:DM|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |processador|ram:DM                                                                                            ; work         ;
;       |altsyncram:altsyncram_component|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |processador|ram:DM|altsyncram:altsyncram_component                                                            ; work         ;
;          |altsyncram_u792:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |processador|ram:DM|altsyncram:altsyncram_component|altsyncram_u792:auto_generated                             ; work         ;
;    |rom:IM|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |processador|rom:IM                                                                                            ; work         ;
;       |altsyncram:altsyncram_component|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |processador|rom:IM|altsyncram:altsyncram_component                                                            ; work         ;
;          |altsyncram_1281:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |processador|rom:IM|altsyncram:altsyncram_component|altsyncram_1281:auto_generated                             ; work         ;
;    |seg7:disp1|                                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |processador|seg7:disp1                                                                                        ; work         ;
;    |seg7:disp2|                                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |processador|seg7:disp2                                                                                        ; work         ;
;    |seg7:disp3|                                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |processador|seg7:disp3                                                                                        ; work         ;
;    |seg7:disp4|                                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |processador|seg7:disp4                                                                                        ; work         ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+------------------+----------+---------------+---------------+-----------------------+-----+
; Name             ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+------------------+----------+---------------+---------------+-----------------------+-----+
; hex0[0]          ; Output   ; --            ; --            ; --                    ; --  ;
; hex0[1]          ; Output   ; --            ; --            ; --                    ; --  ;
; hex0[2]          ; Output   ; --            ; --            ; --                    ; --  ;
; hex0[3]          ; Output   ; --            ; --            ; --                    ; --  ;
; hex0[4]          ; Output   ; --            ; --            ; --                    ; --  ;
; hex0[5]          ; Output   ; --            ; --            ; --                    ; --  ;
; hex0[6]          ; Output   ; --            ; --            ; --                    ; --  ;
; hex1[0]          ; Output   ; --            ; --            ; --                    ; --  ;
; hex1[1]          ; Output   ; --            ; --            ; --                    ; --  ;
; hex1[2]          ; Output   ; --            ; --            ; --                    ; --  ;
; hex1[3]          ; Output   ; --            ; --            ; --                    ; --  ;
; hex1[4]          ; Output   ; --            ; --            ; --                    ; --  ;
; hex1[5]          ; Output   ; --            ; --            ; --                    ; --  ;
; hex1[6]          ; Output   ; --            ; --            ; --                    ; --  ;
; hex2[0]          ; Output   ; --            ; --            ; --                    ; --  ;
; hex2[1]          ; Output   ; --            ; --            ; --                    ; --  ;
; hex2[2]          ; Output   ; --            ; --            ; --                    ; --  ;
; hex2[3]          ; Output   ; --            ; --            ; --                    ; --  ;
; hex2[4]          ; Output   ; --            ; --            ; --                    ; --  ;
; hex2[5]          ; Output   ; --            ; --            ; --                    ; --  ;
; hex2[6]          ; Output   ; --            ; --            ; --                    ; --  ;
; hex3[0]          ; Output   ; --            ; --            ; --                    ; --  ;
; hex3[1]          ; Output   ; --            ; --            ; --                    ; --  ;
; hex3[2]          ; Output   ; --            ; --            ; --                    ; --  ;
; hex3[3]          ; Output   ; --            ; --            ; --                    ; --  ;
; hex3[4]          ; Output   ; --            ; --            ; --                    ; --  ;
; hex3[5]          ; Output   ; --            ; --            ; --                    ; --  ;
; hex3[6]          ; Output   ; --            ; --            ; --                    ; --  ;
; rom_addr_t[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; rom_addr_t[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; rom_addr_t[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; rom_addr_t[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; rom_addr_t[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; rom_addr_t[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; rom_addr_t[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; rom_addr_t[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; rom_rd_t         ; Output   ; --            ; --            ; --                    ; --  ;
; rom_data_t[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; rom_data_t[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; rom_data_t[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; rom_data_t[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; rom_data_t[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; rom_data_t[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; rom_data_t[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; rom_data_t[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; rom_data_t[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; rom_data_t[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; rom_data_t[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; rom_data_t[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; rom_data_t[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; rom_data_t[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; rom_data_t[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; rom_data_t[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; R_data_t[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; R_data_t[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; R_data_t[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; R_data_t[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; R_data_t[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; R_data_t[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; R_data_t[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; R_data_t[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; R_data_t[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; R_data_t[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; R_data_t[10]     ; Output   ; --            ; --            ; --                    ; --  ;
; R_data_t[11]     ; Output   ; --            ; --            ; --                    ; --  ;
; R_data_t[12]     ; Output   ; --            ; --            ; --                    ; --  ;
; R_data_t[13]     ; Output   ; --            ; --            ; --                    ; --  ;
; R_data_t[14]     ; Output   ; --            ; --            ; --                    ; --  ;
; R_data_t[15]     ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_W_data_t[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_W_data_t[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_W_data_t[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_W_data_t[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_W_data_t[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_W_data_t[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_W_data_t[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_W_data_t[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_W_data_t[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_W_data_t[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_W_data_t[10] ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_W_data_t[11] ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_W_data_t[12] ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_W_data_t[13] ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_W_data_t[14] ; Output   ; --            ; --            ; --                    ; --  ;
; RAM_W_data_t[15] ; Output   ; --            ; --            ; --                    ; --  ;
; I_rd_t           ; Output   ; --            ; --            ; --                    ; --  ;
; RF_s_t           ; Output   ; --            ; --            ; --                    ; --  ;
; RF_W_wr_t        ; Output   ; --            ; --            ; --                    ; --  ;
; RF_Rp_rd_t       ; Output   ; --            ; --            ; --                    ; --  ;
; RF_Rq_rd_t       ; Output   ; --            ; --            ; --                    ; --  ;
; alu_s0_t         ; Output   ; --            ; --            ; --                    ; --  ;
; D_rd_t           ; Output   ; --            ; --            ; --                    ; --  ;
; D_wr_t           ; Output   ; --            ; --            ; --                    ; --  ;
; RF_W_addr_t[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; RF_W_addr_t[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; RF_W_addr_t[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; RF_W_addr_t[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; RF_Rp_addr_t[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; RF_Rp_addr_t[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; RF_Rp_addr_t[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; RF_Rp_addr_t[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; RF_Rq_addr_t[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; RF_Rq_addr_t[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; RF_Rq_addr_t[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; RF_Rq_addr_t[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; D_addr_t[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; D_addr_t[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; D_addr_t[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; D_addr_t[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; D_addr_t[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; D_addr_t[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; D_addr_t[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; D_addr_t[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; addr_in[0]       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; addr_in[1]       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; addr_in[2]       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; addr_in[3]       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; addr_in[4]       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; addr_in[5]       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; addr_in[6]       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; addr_in[7]       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; r                ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; clk              ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
+------------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; addr_in[0]          ;                   ;         ;
; addr_in[1]          ;                   ;         ;
; addr_in[2]          ;                   ;         ;
; addr_in[3]          ;                   ;         ;
; addr_in[4]          ;                   ;         ;
; addr_in[5]          ;                   ;         ;
; addr_in[6]          ;                   ;         ;
; addr_in[7]          ;                   ;         ;
; r                   ;                   ;         ;
; clk                 ;                   ;         ;
+---------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                       ; Location          ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLK_Div:div|ax                                                                             ; LCFF_X47_Y20_N3   ; 4       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; CLK_Div:div|ax                                                                             ; LCFF_X47_Y20_N3   ; 34      ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; clk                                                                                        ; PIN_D13           ; 22      ; Clock                      ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; control_unity:CU|contador:PC|lpm_counter:LPM_COUNTER_component|cntr_7oi:auto_generated|_~0 ; LCCOMB_X53_Y4_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; control_unity:CU|control_block:BC|RF_Rp_rd                                                 ; LCCOMB_X41_Y4_N20 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; control_unity:CU|control_block:BC|RF_W_wr                                                  ; LCCOMB_X41_Y4_N2  ; 3       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; control_unity:CU|control_block:BC|RF_W_wr~0                                                ; LCCOMB_X41_Y4_N30 ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; control_unity:CU|control_block:BC|Selector11~0                                             ; LCCOMB_X51_Y4_N18 ; 5       ; Latch enable               ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; control_unity:CU|control_block:BC|y_present.search                                         ; LCFF_X51_Y4_N21   ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; control_unity:CU|control_block:BC|y_present.search                                         ; LCFF_X51_Y4_N21   ; 1       ; Clock                      ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; control_unity:CU|control_block:BC|y_present.start                                          ; LCFF_X51_Y4_N29   ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; control_unity:CU|control_block:BC|y_present.store2                                         ; LCFF_X51_Y4_N5    ; 11      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; r                                                                                          ; PIN_P26           ; 9       ; Async. clear               ; yes    ; Global Clock         ; GCLK7            ; --                        ;
+--------------------------------------------------------------------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                            ;
+----------------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; Name                                               ; Location          ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; CLK_Div:div|ax                                     ; LCFF_X47_Y20_N3   ; 34      ; Global Clock         ; GCLK6            ; --                        ;
; clk                                                ; PIN_D13           ; 22      ; Global Clock         ; GCLK11           ; --                        ;
; control_unity:CU|control_block:BC|Selector11~0     ; LCCOMB_X51_Y4_N18 ; 5       ; Global Clock         ; GCLK14           ; --                        ;
; control_unity:CU|control_block:BC|y_present.search ; LCFF_X51_Y4_N21   ; 1       ; Global Clock         ; GCLK15           ; --                        ;
; r                                                  ; PIN_P26           ; 9       ; Global Clock         ; GCLK7            ; --                        ;
+----------------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                            ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------+---------+
; control_unity:CU|control_block:BC|y_present.load1                                                               ; 27      ;
; ~GND                                                                                                            ; 24      ;
; control_unity:CU|control_block:BC|RF_W_wr~0                                                                     ; 23      ;
; control_unity:CU|control_block:BC|y_present.load2                                                               ; 23      ;
; control_unity:CU|control_block:BC|y_present.search                                                              ; 19      ;
; control_unity:CU|control_block:BC|RF_s                                                                          ; 17      ;
; control_unity:CU|control_block:BC|y_present.store1                                                              ; 14      ;
; CLK_Div:div|cnt[20]                                                                                             ; 12      ;
; control_unity:CU|control_block:BC|y_present.sum2                                                                ; 12      ;
; control_unity:CU|control_block:BC|y_present.sum1                                                                ; 12      ;
; CLK_Div:div|Equal0~5                                                                                            ; 11      ;
; CLK_Div:div|Equal0~4                                                                                            ; 11      ;
; control_unity:CU|control_block:BC|y_present.store2                                                              ; 11      ;
; control_unity:CU|control_block:BC|y_present.start                                                               ; 10      ;
; control_unity:CU|contador:PC|lpm_counter:LPM_COUNTER_component|cntr_7oi:auto_generated|_~0                      ; 8       ;
; control_unity:CU|control_block:BC|y_present.decoding                                                            ; 7       ;
; BINBCD16:BINBDC|ADD3:add29|ADD3_out[3]                                                                          ; 7       ;
; BINBCD16:BINBDC|ADD3:add33|ADD3_out[1]~2                                                                        ; 7       ;
; BINBCD16:BINBDC|ADD3:add33|ADD3_out[0]~1                                                                        ; 7       ;
; BINBCD16:BINBDC|ADD3:add22|ADD3_out[3]                                                                          ; 7       ;
; BINBCD16:BINBDC|ADD3:add29|ADD3_out[1]~2                                                                        ; 7       ;
; BINBCD16:BINBDC|ADD3:add29|ADD3_out[0]~1                                                                        ; 7       ;
; BINBCD16:BINBDC|ADD3:add12|ADD3_out[3]~2                                                                        ; 7       ;
; BINBCD16:BINBDC|ADD3:add22|ADD3_out[1]~2                                                                        ; 7       ;
; BINBCD16:BINBDC|ADD3:add22|ADD3_out[0]~1                                                                        ; 7       ;
; BINBCD16:BINBDC|ADD3:add12|ADD3_out[1]~1                                                                        ; 7       ;
; BINBCD16:BINBDC|ADD3:add12|ADD3_out[0]                                                                          ; 7       ;
; ram:DM|altsyncram:altsyncram_component|altsyncram_u792:auto_generated|q_b[0]                                    ; 7       ;
; control_unity:CU|control_block:BC|Selector11~1                                                                  ; 6       ;
; control_unity:CU|registrador:IR|data_out[13]                                                                    ; 6       ;
; control_unity:CU|registrador:IR|data_out[12]                                                                    ; 6       ;
; ram:DM|altsyncram:altsyncram_component|altsyncram_u792:auto_generated|q_b[13]                                   ; 6       ;
; ram:DM|altsyncram:altsyncram_component|altsyncram_u792:auto_generated|q_b[14]                                   ; 6       ;
; ram:DM|altsyncram:altsyncram_component|altsyncram_u792:auto_generated|q_b[15]                                   ; 6       ;
; BINBCD16:BINBDC|ADD3:add13|ADD3_out[3]~9                                                                        ; 5       ;
; control_unity:CU|control_block:BC|RF_W_wr                                                                       ; 5       ;
; BINBCD16:BINBDC|ADD3:add33|ADD3_out[2]~0                                                                        ; 5       ;
; BINBCD16:BINBDC|ADD3:add29|ADD3_out[2]~0                                                                        ; 5       ;
; BINBCD16:BINBDC|ADD3:add15|ADD3_out[3]~3                                                                        ; 5       ;
; BINBCD16:BINBDC|ADD3:add14|ADD3_out[3]                                                                          ; 5       ;
; BINBCD16:BINBDC|ADD3:add22|ADD3_out[2]~0                                                                        ; 5       ;
; BINBCD16:BINBDC|ADD3:add12|ADD3_out[2]~0                                                                        ; 5       ;
; ram:DM|altsyncram:altsyncram_component|altsyncram_u792:auto_generated|q_b[11]                                   ; 5       ;
; ram:DM|altsyncram:altsyncram_component|altsyncram_u792:auto_generated|q_b[12]                                   ; 5       ;
; BINBCD16:BINBDC|ADD3:add28|ADD3_out[0]~2                                                                        ; 4       ;
; BINBCD16:BINBDC|ADD3:add28|ADD3_out[1]~1                                                                        ; 4       ;
; BINBCD16:BINBDC|ADD3:add21|ADD3_out[3]                                                                          ; 4       ;
; BINBCD16:BINBDC|ADD3:add28|ADD3_out[2]~0                                                                        ; 4       ;
; BINBCD16:BINBDC|ADD3:add27|ADD3_out[0]                                                                          ; 4       ;
; BINBCD16:BINBDC|ADD3:add27|ADD3_out[1]~1                                                                        ; 4       ;
; BINBCD16:BINBDC|ADD3:add20|ADD3_out[3]                                                                          ; 4       ;
; BINBCD16:BINBDC|ADD3:add27|ADD3_out[2]~0                                                                        ; 4       ;
; BINBCD16:BINBDC|ADD3:add26|ADD3_out[0]~2                                                                        ; 4       ;
; BINBCD16:BINBDC|ADD3:add26|ADD3_out[1]~1                                                                        ; 4       ;
; BINBCD16:BINBDC|ADD3:add19|ADD3_out[3]                                                                          ; 4       ;
; BINBCD16:BINBDC|ADD3:add26|ADD3_out[2]~0                                                                        ; 4       ;
; BINBCD16:BINBDC|ADD3:add25|ADD3_out[0]~2                                                                        ; 4       ;
; BINBCD16:BINBDC|ADD3:add25|ADD3_out[1]~1                                                                        ; 4       ;
; BINBCD16:BINBDC|ADD3:add18|ADD3_out[3]                                                                          ; 4       ;
; BINBCD16:BINBDC|ADD3:add25|ADD3_out[2]~0                                                                        ; 4       ;
; BINBCD16:BINBDC|ADD3:add24|ADD3_out[0]~2                                                                        ; 4       ;
; BINBCD16:BINBDC|ADD3:add24|ADD3_out[1]~1                                                                        ; 4       ;
; BINBCD16:BINBDC|ADD3:add17|ADD3_out[3]                                                                          ; 4       ;
; BINBCD16:BINBDC|ADD3:add24|ADD3_out[2]~0                                                                        ; 4       ;
; BINBCD16:BINBDC|ADD3:add16|ADD3_out[3]                                                                          ; 4       ;
; BINBCD16:BINBDC|ADD3:add21|ADD3_out[0]                                                                          ; 4       ;
; BINBCD16:BINBDC|ADD3:add21|ADD3_out[1]~1                                                                        ; 4       ;
; BINBCD16:BINBDC|ADD3:add11|ADD3_out[3]                                                                          ; 4       ;
; BINBCD16:BINBDC|ADD3:add21|ADD3_out[2]~0                                                                        ; 4       ;
; BINBCD16:BINBDC|ADD3:add20|ADD3_out[0]~2                                                                        ; 4       ;
; BINBCD16:BINBDC|ADD3:add20|ADD3_out[1]~1                                                                        ; 4       ;
; BINBCD16:BINBDC|ADD3:add10|ADD3_out[3]                                                                          ; 4       ;
; BINBCD16:BINBDC|ADD3:add20|ADD3_out[2]~0                                                                        ; 4       ;
; BINBCD16:BINBDC|ADD3:add19|ADD3_out[0]~2                                                                        ; 4       ;
; BINBCD16:BINBDC|ADD3:add19|ADD3_out[1]~1                                                                        ; 4       ;
; BINBCD16:BINBDC|ADD3:add9|ADD3_out[3]~2                                                                         ; 4       ;
; BINBCD16:BINBDC|ADD3:add19|ADD3_out[2]~0                                                                        ; 4       ;
; BINBCD16:BINBDC|ADD3:add18|ADD3_out[0]                                                                          ; 4       ;
; BINBCD16:BINBDC|ADD3:add18|ADD3_out[1]~1                                                                        ; 4       ;
; BINBCD16:BINBDC|ADD3:add8|ADD3_out[3]                                                                           ; 4       ;
; BINBCD16:BINBDC|ADD3:add18|ADD3_out[2]~0                                                                        ; 4       ;
; BINBCD16:BINBDC|ADD3:add17|ADD3_out[0]~2                                                                        ; 4       ;
; BINBCD16:BINBDC|ADD3:add17|ADD3_out[1]~1                                                                        ; 4       ;
; BINBCD16:BINBDC|ADD3:add7|ADD3_out[3]                                                                           ; 4       ;
; BINBCD16:BINBDC|ADD3:add17|ADD3_out[2]~0                                                                        ; 4       ;
; BINBCD16:BINBDC|ADD3:add16|ADD3_out[0]~2                                                                        ; 4       ;
; BINBCD16:BINBDC|ADD3:add16|ADD3_out[1]~1                                                                        ; 4       ;
; BINBCD16:BINBDC|ADD3:add6|ADD3_out[3]~2                                                                         ; 4       ;
; BINBCD16:BINBDC|ADD3:add16|ADD3_out[2]~0                                                                        ; 4       ;
; BINBCD16:BINBDC|ADD3:add15|ADD3_out[0]~2                                                                        ; 4       ;
; BINBCD16:BINBDC|ADD3:add15|ADD3_out[1]~1                                                                        ; 4       ;
; BINBCD16:BINBDC|ADD3:add5|ADD3_out[3]                                                                           ; 4       ;
; BINBCD16:BINBDC|ADD3:add15|ADD3_out[2]~0                                                                        ; 4       ;
; BINBCD16:BINBDC|ADD3:add14|ADD3_out[0]~2                                                                        ; 4       ;
; BINBCD16:BINBDC|ADD3:add14|ADD3_out[1]~1                                                                        ; 4       ;
; BINBCD16:BINBDC|ADD3:add4|ADD3_out[3]                                                                           ; 4       ;
; BINBCD16:BINBDC|ADD3:add14|ADD3_out[2]~0                                                                        ; 4       ;
; BINBCD16:BINBDC|ADD3:add3_3|ADD3_out[3]~2                                                                       ; 4       ;
; BINBCD16:BINBDC|ADD3:add2|ADD3_out[3]                                                                           ; 4       ;
; BINBCD16:BINBDC|ADD3:add0|ADD3_out[3]~0                                                                         ; 4       ;
; BINBCD16:BINBDC|ADD3:add1|ADD3_out[3]~2                                                                         ; 4       ;
; BINBCD16:BINBDC|ADD3:add11|ADD3_out[1]~1                                                                        ; 4       ;
; BINBCD16:BINBDC|ADD3:add11|ADD3_out[2]~0                                                                        ; 4       ;
; BINBCD16:BINBDC|ADD3:add11|ADD3_out[0]                                                                          ; 4       ;
; BINBCD16:BINBDC|ADD3:add10|ADD3_out[1]~1                                                                        ; 4       ;
; BINBCD16:BINBDC|ADD3:add10|ADD3_out[2]~0                                                                        ; 4       ;
; BINBCD16:BINBDC|ADD3:add10|ADD3_out[0]                                                                          ; 4       ;
; BINBCD16:BINBDC|ADD3:add9|ADD3_out[1]~1                                                                         ; 4       ;
; BINBCD16:BINBDC|ADD3:add9|ADD3_out[2]~0                                                                         ; 4       ;
; BINBCD16:BINBDC|ADD3:add9|ADD3_out[0]                                                                           ; 4       ;
; BINBCD16:BINBDC|ADD3:add8|ADD3_out[1]~1                                                                         ; 4       ;
; BINBCD16:BINBDC|ADD3:add8|ADD3_out[2]~0                                                                         ; 4       ;
; BINBCD16:BINBDC|ADD3:add8|ADD3_out[0]                                                                           ; 4       ;
; BINBCD16:BINBDC|ADD3:add7|ADD3_out[1]~1                                                                         ; 4       ;
; BINBCD16:BINBDC|ADD3:add7|ADD3_out[2]~0                                                                         ; 4       ;
; BINBCD16:BINBDC|ADD3:add7|ADD3_out[0]                                                                           ; 4       ;
; BINBCD16:BINBDC|ADD3:add6|ADD3_out[1]~1                                                                         ; 4       ;
; BINBCD16:BINBDC|ADD3:add6|ADD3_out[2]~0                                                                         ; 4       ;
; BINBCD16:BINBDC|ADD3:add6|ADD3_out[0]                                                                           ; 4       ;
; BINBCD16:BINBDC|ADD3:add5|ADD3_out[1]~1                                                                         ; 4       ;
; BINBCD16:BINBDC|ADD3:add5|ADD3_out[2]~0                                                                         ; 4       ;
; BINBCD16:BINBDC|ADD3:add5|ADD3_out[0]                                                                           ; 4       ;
; BINBCD16:BINBDC|ADD3:add4|ADD3_out[1]~1                                                                         ; 4       ;
; BINBCD16:BINBDC|ADD3:add4|ADD3_out[2]~0                                                                         ; 4       ;
; BINBCD16:BINBDC|ADD3:add4|ADD3_out[0]                                                                           ; 4       ;
; BINBCD16:BINBDC|ADD3:add3_3|ADD3_out[1]~1                                                                       ; 4       ;
; BINBCD16:BINBDC|ADD3:add3_3|ADD3_out[2]~0                                                                       ; 4       ;
; BINBCD16:BINBDC|ADD3:add3_3|ADD3_out[0]                                                                         ; 4       ;
; BINBCD16:BINBDC|ADD3:add2|ADD3_out[1]~1                                                                         ; 4       ;
; BINBCD16:BINBDC|ADD3:add2|ADD3_out[2]~0                                                                         ; 4       ;
; BINBCD16:BINBDC|ADD3:add2|ADD3_out[0]                                                                           ; 4       ;
; BINBCD16:BINBDC|ADD3:add1|ADD3_out[1]~1                                                                         ; 4       ;
; BINBCD16:BINBDC|ADD3:add1|ADD3_out[2]~0                                                                         ; 4       ;
; BINBCD16:BINBDC|ADD3:add1|ADD3_out[0]                                                                           ; 4       ;
; datapath:BO|register_bank:bank|altsyncram:data_rtl_0|altsyncram_okd1:auto_generated|ram_block1a9                ; 4       ;
; datapath:BO|register_bank:bank|altsyncram:data_rtl_0|altsyncram_okd1:auto_generated|ram_block1a10               ; 4       ;
; datapath:BO|register_bank:bank|altsyncram:data_rtl_0|altsyncram_okd1:auto_generated|ram_block1a11               ; 4       ;
; datapath:BO|register_bank:bank|altsyncram:data_rtl_0|altsyncram_okd1:auto_generated|ram_block1a12               ; 4       ;
; datapath:BO|register_bank:bank|altsyncram:data_rtl_0|altsyncram_okd1:auto_generated|ram_block1a13               ; 4       ;
; datapath:BO|register_bank:bank|altsyncram:data_rtl_0|altsyncram_okd1:auto_generated|ram_block1a14               ; 4       ;
; datapath:BO|register_bank:bank|altsyncram:data_rtl_0|altsyncram_okd1:auto_generated|ram_block1a15               ; 4       ;
; datapath:BO|register_bank:bank|altsyncram:data_rtl_0|altsyncram_okd1:auto_generated|ram_block1a1                ; 4       ;
; datapath:BO|register_bank:bank|altsyncram:data_rtl_0|altsyncram_okd1:auto_generated|ram_block1a2                ; 4       ;
; datapath:BO|register_bank:bank|altsyncram:data_rtl_0|altsyncram_okd1:auto_generated|ram_block1a3                ; 4       ;
; datapath:BO|register_bank:bank|altsyncram:data_rtl_0|altsyncram_okd1:auto_generated|ram_block1a4                ; 4       ;
; datapath:BO|register_bank:bank|altsyncram:data_rtl_0|altsyncram_okd1:auto_generated|ram_block1a5                ; 4       ;
; datapath:BO|register_bank:bank|altsyncram:data_rtl_0|altsyncram_okd1:auto_generated|ram_block1a6                ; 4       ;
; datapath:BO|register_bank:bank|altsyncram:data_rtl_0|altsyncram_okd1:auto_generated|ram_block1a7                ; 4       ;
; datapath:BO|register_bank:bank|altsyncram:data_rtl_0|altsyncram_okd1:auto_generated|ram_block1a8                ; 4       ;
; datapath:BO|register_bank:bank|altsyncram:data_rtl_0|altsyncram_okd1:auto_generated|ram_block1a0                ; 4       ;
; ram:DM|altsyncram:altsyncram_component|altsyncram_u792:auto_generated|q_b[9]                                    ; 4       ;
; ram:DM|altsyncram:altsyncram_component|altsyncram_u792:auto_generated|q_b[10]                                   ; 4       ;
; ram:DM|altsyncram:altsyncram_component|altsyncram_u792:auto_generated|q_b[1]                                    ; 4       ;
; ram:DM|altsyncram:altsyncram_component|altsyncram_u792:auto_generated|q_b[2]                                    ; 4       ;
; ram:DM|altsyncram:altsyncram_component|altsyncram_u792:auto_generated|q_b[3]                                    ; 4       ;
; ram:DM|altsyncram:altsyncram_component|altsyncram_u792:auto_generated|q_b[4]                                    ; 4       ;
; ram:DM|altsyncram:altsyncram_component|altsyncram_u792:auto_generated|q_b[5]                                    ; 4       ;
; ram:DM|altsyncram:altsyncram_component|altsyncram_u792:auto_generated|q_b[6]                                    ; 4       ;
; ram:DM|altsyncram:altsyncram_component|altsyncram_u792:auto_generated|q_b[7]                                    ; 4       ;
; ram:DM|altsyncram:altsyncram_component|altsyncram_u792:auto_generated|q_b[8]                                    ; 4       ;
; CLK_Div:div|ax                                                                                                  ; 3       ;
; control_unity:CU|control_block:BC|RF_W_addr[3]~3                                                                ; 3       ;
; control_unity:CU|control_block:BC|RF_W_addr[2]~2                                                                ; 3       ;
; control_unity:CU|control_block:BC|RF_W_addr[1]~1                                                                ; 3       ;
; control_unity:CU|control_block:BC|RF_W_addr[0]~0                                                                ; 3       ;
; BINBCD16:BINBDC|ADD3:add32|ADD3_out[0]~2                                                                        ; 3       ;
; BINBCD16:BINBDC|ADD3:add32|ADD3_out[1]~1                                                                        ; 3       ;
; BINBCD16:BINBDC|ADD3:add28|ADD3_out[3]                                                                          ; 3       ;
; BINBCD16:BINBDC|ADD3:add32|ADD3_out[2]~0                                                                        ; 3       ;
; BINBCD16:BINBDC|ADD3:add31|ADD3_out[0]~2                                                                        ; 3       ;
; BINBCD16:BINBDC|ADD3:add31|ADD3_out[1]~1                                                                        ; 3       ;
; BINBCD16:BINBDC|ADD3:add27|ADD3_out[3]                                                                          ; 3       ;
; BINBCD16:BINBDC|ADD3:add31|ADD3_out[2]~0                                                                        ; 3       ;
; BINBCD16:BINBDC|ADD3:add26|ADD3_out[3]                                                                          ; 3       ;
; BINBCD16:BINBDC|ADD3:add25|ADD3_out[3]~3                                                                        ; 3       ;
; BINBCD16:BINBDC|ADD3:add23|ADD3_out[3]~0                                                                        ; 3       ;
; BINBCD16:BINBDC|ADD3:add24|ADD3_out[3]~3                                                                        ; 3       ;
; control_unity:CU|contador:PC|lpm_counter:LPM_COUNTER_component|cntr_7oi:auto_generated|safe_q[7]                ; 3       ;
; control_unity:CU|contador:PC|lpm_counter:LPM_COUNTER_component|cntr_7oi:auto_generated|safe_q[6]                ; 3       ;
; control_unity:CU|contador:PC|lpm_counter:LPM_COUNTER_component|cntr_7oi:auto_generated|safe_q[5]                ; 3       ;
; control_unity:CU|contador:PC|lpm_counter:LPM_COUNTER_component|cntr_7oi:auto_generated|safe_q[4]                ; 3       ;
; control_unity:CU|contador:PC|lpm_counter:LPM_COUNTER_component|cntr_7oi:auto_generated|safe_q[3]                ; 3       ;
; control_unity:CU|contador:PC|lpm_counter:LPM_COUNTER_component|cntr_7oi:auto_generated|safe_q[2]                ; 3       ;
; control_unity:CU|contador:PC|lpm_counter:LPM_COUNTER_component|cntr_7oi:auto_generated|safe_q[1]                ; 3       ;
; control_unity:CU|contador:PC|lpm_counter:LPM_COUNTER_component|cntr_7oi:auto_generated|safe_q[0]                ; 3       ;
; control_unity:CU|control_block:BC|y_next.decoding_387                                                           ; 2       ;
; control_unity:CU|control_block:BC|y_next.store2_333                                                             ; 2       ;
; control_unity:CU|control_block:BC|y_next.store1_345                                                             ; 2       ;
; control_unity:CU|control_block:BC|y_next.sum2_306                                                               ; 2       ;
; control_unity:CU|control_block:BC|y_next.sum1_318                                                               ; 2       ;
; control_unity:CU|control_block:BC|y_next.load2_360                                                              ; 2       ;
; control_unity:CU|control_block:BC|y_next.load1_372                                                              ; 2       ;
; control_unity:CU|control_block:BC|y_next.search_402                                                             ; 2       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|op_1~63       ; 2       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|op_1~62       ; 2       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|op_1~61       ; 2       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|op_1~60       ; 2       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|op_1~59       ; 2       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|op_1~58       ; 2       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|op_1~57       ; 2       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|op_1~56       ; 2       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|op_1~55       ; 2       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|op_1~54       ; 2       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|op_1~53       ; 2       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|op_1~52       ; 2       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|op_1~51       ; 2       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|op_1~50       ; 2       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|op_1~49       ; 2       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|op_1~48       ; 2       ;
; control_unity:CU|registrador:IR|data_out[15]                                                                    ; 2       ;
; control_unity:CU|registrador:IR|data_out[14]                                                                    ; 2       ;
; CLK_Div:div|cnt[19]                                                                                             ; 2       ;
; CLK_Div:div|cnt[17]                                                                                             ; 2       ;
; CLK_Div:div|cnt[16]                                                                                             ; 2       ;
; CLK_Div:div|cnt[18]                                                                                             ; 2       ;
; CLK_Div:div|cnt[14]                                                                                             ; 2       ;
; CLK_Div:div|cnt[13]                                                                                             ; 2       ;
; CLK_Div:div|cnt[15]                                                                                             ; 2       ;
; CLK_Div:div|cnt[12]                                                                                             ; 2       ;
; CLK_Div:div|cnt[10]                                                                                             ; 2       ;
; CLK_Div:div|cnt[9]                                                                                              ; 2       ;
; CLK_Div:div|cnt[11]                                                                                             ; 2       ;
; CLK_Div:div|cnt[8]                                                                                              ; 2       ;
; CLK_Div:div|cnt[7]                                                                                              ; 2       ;
; CLK_Div:div|cnt[0]                                                                                              ; 2       ;
; CLK_Div:div|cnt[6]                                                                                              ; 2       ;
; CLK_Div:div|cnt[5]                                                                                              ; 2       ;
; CLK_Div:div|cnt[1]                                                                                              ; 2       ;
; CLK_Div:div|cnt[2]                                                                                              ; 2       ;
; CLK_Div:div|cnt[3]                                                                                              ; 2       ;
; CLK_Div:div|cnt[4]                                                                                              ; 2       ;
; control_unity:CU|control_block:BC|D_addr[7]~7                                                                   ; 2       ;
; control_unity:CU|control_block:BC|D_addr[6]~6                                                                   ; 2       ;
; control_unity:CU|control_block:BC|D_addr[5]~5                                                                   ; 2       ;
; control_unity:CU|control_block:BC|D_addr[4]~4                                                                   ; 2       ;
; control_unity:CU|control_block:BC|D_addr[3]~3                                                                   ; 2       ;
; control_unity:CU|control_block:BC|D_addr[2]~2                                                                   ; 2       ;
; control_unity:CU|control_block:BC|D_addr[1]~1                                                                   ; 2       ;
; control_unity:CU|control_block:BC|D_addr[0]~0                                                                   ; 2       ;
; control_unity:CU|control_block:BC|RF_Rq_addr[3]~3                                                               ; 2       ;
; control_unity:CU|registrador:IR|data_out[3]                                                                     ; 2       ;
; control_unity:CU|control_block:BC|RF_Rq_addr[2]~2                                                               ; 2       ;
; control_unity:CU|registrador:IR|data_out[2]                                                                     ; 2       ;
; control_unity:CU|control_block:BC|RF_Rq_addr[1]~1                                                               ; 2       ;
; control_unity:CU|registrador:IR|data_out[1]                                                                     ; 2       ;
; control_unity:CU|control_block:BC|RF_Rq_addr[0]~0                                                               ; 2       ;
; control_unity:CU|registrador:IR|data_out[0]                                                                     ; 2       ;
; control_unity:CU|control_block:BC|RF_Rp_addr[3]~3                                                               ; 2       ;
; control_unity:CU|registrador:IR|data_out[7]                                                                     ; 2       ;
; control_unity:CU|control_block:BC|RF_Rp_addr[2]~2                                                               ; 2       ;
; control_unity:CU|registrador:IR|data_out[6]                                                                     ; 2       ;
; control_unity:CU|control_block:BC|RF_Rp_addr[1]~1                                                               ; 2       ;
; control_unity:CU|registrador:IR|data_out[5]                                                                     ; 2       ;
; control_unity:CU|control_block:BC|RF_Rp_addr[0]~0                                                               ; 2       ;
; control_unity:CU|registrador:IR|data_out[4]                                                                     ; 2       ;
; control_unity:CU|registrador:IR|data_out[11]                                                                    ; 2       ;
; control_unity:CU|registrador:IR|data_out[10]                                                                    ; 2       ;
; control_unity:CU|registrador:IR|data_out[9]                                                                     ; 2       ;
; control_unity:CU|registrador:IR|data_out[8]                                                                     ; 2       ;
; control_unity:CU|control_block:BC|RF_Rp_rd                                                                      ; 2       ;
; rom:IM|altsyncram:altsyncram_component|altsyncram_1281:auto_generated|q_a[9]                                    ; 2       ;
; rom:IM|altsyncram:altsyncram_component|altsyncram_1281:auto_generated|q_a[10]                                   ; 2       ;
; rom:IM|altsyncram:altsyncram_component|altsyncram_1281:auto_generated|q_a[11]                                   ; 2       ;
; rom:IM|altsyncram:altsyncram_component|altsyncram_1281:auto_generated|q_a[12]                                   ; 2       ;
; rom:IM|altsyncram:altsyncram_component|altsyncram_1281:auto_generated|q_a[13]                                   ; 2       ;
; rom:IM|altsyncram:altsyncram_component|altsyncram_1281:auto_generated|q_a[14]                                   ; 2       ;
; rom:IM|altsyncram:altsyncram_component|altsyncram_1281:auto_generated|q_a[15]                                   ; 2       ;
; rom:IM|altsyncram:altsyncram_component|altsyncram_1281:auto_generated|q_a[1]                                    ; 2       ;
; rom:IM|altsyncram:altsyncram_component|altsyncram_1281:auto_generated|q_a[2]                                    ; 2       ;
; rom:IM|altsyncram:altsyncram_component|altsyncram_1281:auto_generated|q_a[3]                                    ; 2       ;
; rom:IM|altsyncram:altsyncram_component|altsyncram_1281:auto_generated|q_a[4]                                    ; 2       ;
; rom:IM|altsyncram:altsyncram_component|altsyncram_1281:auto_generated|q_a[5]                                    ; 2       ;
; rom:IM|altsyncram:altsyncram_component|altsyncram_1281:auto_generated|q_a[6]                                    ; 2       ;
; rom:IM|altsyncram:altsyncram_component|altsyncram_1281:auto_generated|q_a[7]                                    ; 2       ;
; rom:IM|altsyncram:altsyncram_component|altsyncram_1281:auto_generated|q_a[8]                                    ; 2       ;
; rom:IM|altsyncram:altsyncram_component|altsyncram_1281:auto_generated|q_a[0]                                    ; 2       ;
; ram:DM|altsyncram:altsyncram_component|altsyncram_u792:auto_generated|q_a[9]                                    ; 2       ;
; ram:DM|altsyncram:altsyncram_component|altsyncram_u792:auto_generated|q_a[10]                                   ; 2       ;
; ram:DM|altsyncram:altsyncram_component|altsyncram_u792:auto_generated|q_a[11]                                   ; 2       ;
; ram:DM|altsyncram:altsyncram_component|altsyncram_u792:auto_generated|q_a[12]                                   ; 2       ;
; ram:DM|altsyncram:altsyncram_component|altsyncram_u792:auto_generated|q_a[13]                                   ; 2       ;
; ram:DM|altsyncram:altsyncram_component|altsyncram_u792:auto_generated|q_a[14]                                   ; 2       ;
; ram:DM|altsyncram:altsyncram_component|altsyncram_u792:auto_generated|q_a[15]                                   ; 2       ;
; ram:DM|altsyncram:altsyncram_component|altsyncram_u792:auto_generated|q_a[1]                                    ; 2       ;
; ram:DM|altsyncram:altsyncram_component|altsyncram_u792:auto_generated|q_a[2]                                    ; 2       ;
; ram:DM|altsyncram:altsyncram_component|altsyncram_u792:auto_generated|q_a[3]                                    ; 2       ;
; ram:DM|altsyncram:altsyncram_component|altsyncram_u792:auto_generated|q_a[4]                                    ; 2       ;
; ram:DM|altsyncram:altsyncram_component|altsyncram_u792:auto_generated|q_a[5]                                    ; 2       ;
; ram:DM|altsyncram:altsyncram_component|altsyncram_u792:auto_generated|q_a[6]                                    ; 2       ;
; ram:DM|altsyncram:altsyncram_component|altsyncram_u792:auto_generated|q_a[7]                                    ; 2       ;
; ram:DM|altsyncram:altsyncram_component|altsyncram_u792:auto_generated|q_a[8]                                    ; 2       ;
; ram:DM|altsyncram:altsyncram_component|altsyncram_u792:auto_generated|q_a[0]                                    ; 2       ;
; control_unity:CU|control_block:BC|y_present.start~feeder                                                        ; 1       ;
; addr_in[7]                                                                                                      ; 1       ;
; addr_in[6]                                                                                                      ; 1       ;
; addr_in[5]                                                                                                      ; 1       ;
; addr_in[4]                                                                                                      ; 1       ;
; addr_in[3]                                                                                                      ; 1       ;
; addr_in[2]                                                                                                      ; 1       ;
; addr_in[1]                                                                                                      ; 1       ;
; addr_in[0]                                                                                                      ; 1       ;
; BINBCD16:BINBDC|ADD3:add13|ADD3_out[3]~3                                                                        ; 1       ;
; CLK_Div:div|cnt~9                                                                                               ; 1       ;
; CLK_Div:div|cnt~8                                                                                               ; 1       ;
; CLK_Div:div|cnt~7                                                                                               ; 1       ;
; CLK_Div:div|cnt~6                                                                                               ; 1       ;
; CLK_Div:div|cnt~5                                                                                               ; 1       ;
; CLK_Div:div|cnt~4                                                                                               ; 1       ;
; CLK_Div:div|cnt~3                                                                                               ; 1       ;
; CLK_Div:div|cnt~2                                                                                               ; 1       ;
; CLK_Div:div|cnt~1                                                                                               ; 1       ;
; CLK_Div:div|cnt~0                                                                                               ; 1       ;
; control_unity:CU|control_block:BC|y_next.store1~0                                                               ; 1       ;
; control_unity:CU|control_block:BC|comb~2                                                                        ; 1       ;
; control_unity:CU|control_block:BC|y_next.sum1~0                                                                 ; 1       ;
; control_unity:CU|control_block:BC|comb~1                                                                        ; 1       ;
; control_unity:CU|control_block:BC|y_next.load1~0                                                                ; 1       ;
; control_unity:CU|control_block:BC|comb~0                                                                        ; 1       ;
; control_unity:CU|control_block:BC|WideOr0~0                                                                     ; 1       ;
; CLK_Div:div|ax~0                                                                                                ; 1       ;
; CLK_Div:div|Equal0~3                                                                                            ; 1       ;
; CLK_Div:div|Equal0~2                                                                                            ; 1       ;
; CLK_Div:div|Equal0~1                                                                                            ; 1       ;
; CLK_Div:div|Equal0~0                                                                                            ; 1       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|op_1~47       ; 1       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|op_1~46       ; 1       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|op_1~45       ; 1       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|op_1~44       ; 1       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|op_1~43       ; 1       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|op_1~42       ; 1       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|op_1~41       ; 1       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|op_1~40       ; 1       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|op_1~39       ; 1       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|op_1~38       ; 1       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|op_1~37       ; 1       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|op_1~36       ; 1       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|op_1~35       ; 1       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|op_1~34       ; 1       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|op_1~33       ; 1       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|op_1~32       ; 1       ;
; seg7:disp4|SD~6                                                                                                 ; 1       ;
; seg7:disp4|SD~5                                                                                                 ; 1       ;
; seg7:disp4|SD~4                                                                                                 ; 1       ;
; seg7:disp4|SD~3                                                                                                 ; 1       ;
; seg7:disp4|SD~2                                                                                                 ; 1       ;
; seg7:disp4|SD~1                                                                                                 ; 1       ;
; seg7:disp4|SD~0                                                                                                 ; 1       ;
; seg7:disp3|SD~6                                                                                                 ; 1       ;
; seg7:disp3|SD~5                                                                                                 ; 1       ;
; seg7:disp3|SD~4                                                                                                 ; 1       ;
; seg7:disp3|SD~3                                                                                                 ; 1       ;
; seg7:disp3|SD~2                                                                                                 ; 1       ;
; seg7:disp3|SD~1                                                                                                 ; 1       ;
; seg7:disp3|SD~0                                                                                                 ; 1       ;
; seg7:disp2|SD~6                                                                                                 ; 1       ;
; seg7:disp2|SD~5                                                                                                 ; 1       ;
; seg7:disp2|SD~4                                                                                                 ; 1       ;
; seg7:disp2|SD~3                                                                                                 ; 1       ;
; seg7:disp2|SD~2                                                                                                 ; 1       ;
; seg7:disp2|SD~1                                                                                                 ; 1       ;
; seg7:disp2|SD~0                                                                                                 ; 1       ;
; seg7:disp1|SD~6                                                                                                 ; 1       ;
; seg7:disp1|SD~5                                                                                                 ; 1       ;
; seg7:disp1|SD~4                                                                                                 ; 1       ;
; seg7:disp1|SD~3                                                                                                 ; 1       ;
; seg7:disp1|SD~2                                                                                                 ; 1       ;
; seg7:disp1|SD~1                                                                                                 ; 1       ;
; seg7:disp1|SD~0                                                                                                 ; 1       ;
; CLK_Div:div|Add0~40                                                                                             ; 1       ;
; CLK_Div:div|Add0~39                                                                                             ; 1       ;
; CLK_Div:div|Add0~38                                                                                             ; 1       ;
; CLK_Div:div|Add0~37                                                                                             ; 1       ;
; CLK_Div:div|Add0~36                                                                                             ; 1       ;
; CLK_Div:div|Add0~35                                                                                             ; 1       ;
; CLK_Div:div|Add0~34                                                                                             ; 1       ;
; CLK_Div:div|Add0~33                                                                                             ; 1       ;
; CLK_Div:div|Add0~32                                                                                             ; 1       ;
; CLK_Div:div|Add0~31                                                                                             ; 1       ;
; CLK_Div:div|Add0~30                                                                                             ; 1       ;
; CLK_Div:div|Add0~29                                                                                             ; 1       ;
; CLK_Div:div|Add0~28                                                                                             ; 1       ;
; CLK_Div:div|Add0~27                                                                                             ; 1       ;
; CLK_Div:div|Add0~26                                                                                             ; 1       ;
; CLK_Div:div|Add0~25                                                                                             ; 1       ;
; CLK_Div:div|Add0~24                                                                                             ; 1       ;
; CLK_Div:div|Add0~23                                                                                             ; 1       ;
; CLK_Div:div|Add0~22                                                                                             ; 1       ;
; CLK_Div:div|Add0~21                                                                                             ; 1       ;
; CLK_Div:div|Add0~20                                                                                             ; 1       ;
; CLK_Div:div|Add0~19                                                                                             ; 1       ;
; CLK_Div:div|Add0~18                                                                                             ; 1       ;
; CLK_Div:div|Add0~17                                                                                             ; 1       ;
; CLK_Div:div|Add0~16                                                                                             ; 1       ;
; CLK_Div:div|Add0~15                                                                                             ; 1       ;
; CLK_Div:div|Add0~14                                                                                             ; 1       ;
; CLK_Div:div|Add0~13                                                                                             ; 1       ;
; CLK_Div:div|Add0~12                                                                                             ; 1       ;
; CLK_Div:div|Add0~11                                                                                             ; 1       ;
; CLK_Div:div|Add0~10                                                                                             ; 1       ;
; CLK_Div:div|Add0~9                                                                                              ; 1       ;
; CLK_Div:div|Add0~8                                                                                              ; 1       ;
; CLK_Div:div|Add0~7                                                                                              ; 1       ;
; CLK_Div:div|Add0~6                                                                                              ; 1       ;
; CLK_Div:div|Add0~5                                                                                              ; 1       ;
; CLK_Div:div|Add0~4                                                                                              ; 1       ;
; CLK_Div:div|Add0~3                                                                                              ; 1       ;
; CLK_Div:div|Add0~2                                                                                              ; 1       ;
; CLK_Div:div|Add0~1                                                                                              ; 1       ;
; CLK_Div:div|Add0~0                                                                                              ; 1       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|result[15]~30 ; 1       ;
; datapath:BO|register_bank:bank|altsyncram:data_rtl_1|altsyncram_okd1:auto_generated|ram_block1a9                ; 1       ;
; datapath:BO|register_bank:bank|altsyncram:data_rtl_1|altsyncram_okd1:auto_generated|ram_block1a10               ; 1       ;
; datapath:BO|register_bank:bank|altsyncram:data_rtl_1|altsyncram_okd1:auto_generated|ram_block1a11               ; 1       ;
; datapath:BO|register_bank:bank|altsyncram:data_rtl_1|altsyncram_okd1:auto_generated|ram_block1a12               ; 1       ;
; datapath:BO|register_bank:bank|altsyncram:data_rtl_1|altsyncram_okd1:auto_generated|ram_block1a13               ; 1       ;
; datapath:BO|register_bank:bank|altsyncram:data_rtl_1|altsyncram_okd1:auto_generated|ram_block1a14               ; 1       ;
; datapath:BO|register_bank:bank|altsyncram:data_rtl_1|altsyncram_okd1:auto_generated|ram_block1a15               ; 1       ;
; datapath:BO|register_bank:bank|altsyncram:data_rtl_1|altsyncram_okd1:auto_generated|ram_block1a1                ; 1       ;
; datapath:BO|register_bank:bank|altsyncram:data_rtl_1|altsyncram_okd1:auto_generated|ram_block1a2                ; 1       ;
; datapath:BO|register_bank:bank|altsyncram:data_rtl_1|altsyncram_okd1:auto_generated|ram_block1a3                ; 1       ;
; datapath:BO|register_bank:bank|altsyncram:data_rtl_1|altsyncram_okd1:auto_generated|ram_block1a4                ; 1       ;
; datapath:BO|register_bank:bank|altsyncram:data_rtl_1|altsyncram_okd1:auto_generated|ram_block1a5                ; 1       ;
; datapath:BO|register_bank:bank|altsyncram:data_rtl_1|altsyncram_okd1:auto_generated|ram_block1a6                ; 1       ;
; datapath:BO|register_bank:bank|altsyncram:data_rtl_1|altsyncram_okd1:auto_generated|ram_block1a7                ; 1       ;
; datapath:BO|register_bank:bank|altsyncram:data_rtl_1|altsyncram_okd1:auto_generated|ram_block1a8                ; 1       ;
; datapath:BO|register_bank:bank|altsyncram:data_rtl_1|altsyncram_okd1:auto_generated|ram_block1a0                ; 1       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|result[14]~29 ; 1       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|result[14]~28 ; 1       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|result[13]~27 ; 1       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|result[13]~26 ; 1       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|result[12]~25 ; 1       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|result[12]~24 ; 1       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|result[11]~23 ; 1       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|result[11]~22 ; 1       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|result[10]~21 ; 1       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|result[10]~20 ; 1       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|result[9]~19  ; 1       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|result[9]~18  ; 1       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|result[8]~17  ; 1       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|result[8]~16  ; 1       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|result[7]~15  ; 1       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|result[7]~14  ; 1       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|result[6]~13  ; 1       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|result[6]~12  ; 1       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|result[5]~11  ; 1       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|result[5]~10  ; 1       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|result[4]~9   ; 1       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|result[4]~8   ; 1       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|result[3]~7   ; 1       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|result[3]~6   ; 1       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|result[2]~5   ; 1       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|result[2]~4   ; 1       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|result[1]~3   ; 1       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|result[1]~2   ; 1       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|result[0]~1   ; 1       ;
; datapath:BO|ALU:ari|somador:somador1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_rlh:auto_generated|result[0]~0   ; 1       ;
; control_unity:CU|contador:PC|lpm_counter:LPM_COUNTER_component|cntr_7oi:auto_generated|counter_comb_bita7       ; 1       ;
; control_unity:CU|contador:PC|lpm_counter:LPM_COUNTER_component|cntr_7oi:auto_generated|counter_comb_bita6~COUT  ; 1       ;
; control_unity:CU|contador:PC|lpm_counter:LPM_COUNTER_component|cntr_7oi:auto_generated|counter_comb_bita6       ; 1       ;
; control_unity:CU|contador:PC|lpm_counter:LPM_COUNTER_component|cntr_7oi:auto_generated|counter_comb_bita5~COUT  ; 1       ;
; control_unity:CU|contador:PC|lpm_counter:LPM_COUNTER_component|cntr_7oi:auto_generated|counter_comb_bita5       ; 1       ;
; control_unity:CU|contador:PC|lpm_counter:LPM_COUNTER_component|cntr_7oi:auto_generated|counter_comb_bita4~COUT  ; 1       ;
; control_unity:CU|contador:PC|lpm_counter:LPM_COUNTER_component|cntr_7oi:auto_generated|counter_comb_bita4       ; 1       ;
; control_unity:CU|contador:PC|lpm_counter:LPM_COUNTER_component|cntr_7oi:auto_generated|counter_comb_bita3~COUT  ; 1       ;
; control_unity:CU|contador:PC|lpm_counter:LPM_COUNTER_component|cntr_7oi:auto_generated|counter_comb_bita3       ; 1       ;
; control_unity:CU|contador:PC|lpm_counter:LPM_COUNTER_component|cntr_7oi:auto_generated|counter_comb_bita2~COUT  ; 1       ;
; control_unity:CU|contador:PC|lpm_counter:LPM_COUNTER_component|cntr_7oi:auto_generated|counter_comb_bita2       ; 1       ;
; control_unity:CU|contador:PC|lpm_counter:LPM_COUNTER_component|cntr_7oi:auto_generated|counter_comb_bita1~COUT  ; 1       ;
; control_unity:CU|contador:PC|lpm_counter:LPM_COUNTER_component|cntr_7oi:auto_generated|counter_comb_bita1       ; 1       ;
; control_unity:CU|contador:PC|lpm_counter:LPM_COUNTER_component|cntr_7oi:auto_generated|counter_comb_bita0~COUT  ; 1       ;
; control_unity:CU|contador:PC|lpm_counter:LPM_COUNTER_component|cntr_7oi:auto_generated|counter_comb_bita0       ; 1       ;
+-----------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+------------+----------------------+-----------------+-----------------+
; Name                                                                                           ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF          ; Location   ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+------------+----------------------+-----------------+-----------------+
; datapath:BO|register_bank:bank|altsyncram:data_rtl_0|altsyncram_okd1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 16           ; 16           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 256  ; 16                          ; 16                          ; 16                          ; 16                          ; 256                 ; 1    ; None         ; M4K_X26_Y3 ; Don't care           ; Don't care      ; Don't care      ;
; datapath:BO|register_bank:bank|altsyncram:data_rtl_1|altsyncram_okd1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 16           ; 16           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 256  ; 16                          ; 16                          ; 16                          ; 16                          ; 256                 ; 1    ; None         ; M4K_X26_Y2 ; Don't care           ; Don't care      ; Don't care      ;
; ram:DM|altsyncram:altsyncram_component|altsyncram_u792:auto_generated|ALTSYNCRAM               ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 4096 ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1    ; ram_data.mif ; M4K_X26_Y1 ; Don't care           ; Don't care      ; Don't care      ;
; rom:IM|altsyncram:altsyncram_component|altsyncram_1281:auto_generated|ALTSYNCRAM               ; AUTO ; ROM              ; Single Clock ; 256          ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096 ; 256                         ; 16                          ; --                          ; --                          ; 4096                ; 1    ; rom_data.mif ; M4K_X52_Y4 ; Don't care           ; Don't care      ; Don't care      ;
+------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 468 / 94,460 ( < 1 % ) ;
; C16 interconnects           ; 8 / 3,315 ( < 1 % )    ;
; C4 interconnects            ; 257 / 60,840 ( < 1 % ) ;
; Direct links                ; 79 / 94,460 ( < 1 % )  ;
; Global clocks               ; 5 / 16 ( 31 % )        ;
; Local interconnects         ; 144 / 33,216 ( < 1 % ) ;
; R24 interconnects           ; 33 / 3,091 ( 1 % )     ;
; R4 interconnects            ; 484 / 81,294 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.50) ; Number of LABs  (Total = 24) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 3                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 1                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 1                            ;
; 12                                          ; 1                            ;
; 13                                          ; 0                            ;
; 14                                          ; 0                            ;
; 15                                          ; 4                            ;
; 16                                          ; 12                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.38) ; Number of LABs  (Total = 24) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 1                            ;
; 1 Clock                            ; 4                            ;
; 1 Clock enable                     ; 2                            ;
; 1 Sync. load                       ; 1                            ;
; 2 Clocks                           ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.75) ; Number of LABs  (Total = 24) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 3                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 4                            ;
; 16                                           ; 7                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 3                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.04) ; Number of LABs  (Total = 24) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 4                            ;
; 2                                               ; 0                            ;
; 3                                               ; 0                            ;
; 4                                               ; 0                            ;
; 5                                               ; 1                            ;
; 6                                               ; 2                            ;
; 7                                               ; 4                            ;
; 8                                               ; 4                            ;
; 9                                               ; 2                            ;
; 10                                              ; 0                            ;
; 11                                              ; 3                            ;
; 12                                              ; 0                            ;
; 13                                              ; 0                            ;
; 14                                              ; 1                            ;
; 15                                              ; 1                            ;
; 16                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 9.88) ; Number of LABs  (Total = 24) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 0                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 4                            ;
; 5                                           ; 3                            ;
; 6                                           ; 4                            ;
; 7                                           ; 4                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 0                            ;
; 11                                          ; 1                            ;
; 12                                          ; 0                            ;
; 13                                          ; 1                            ;
; 14                                          ; 1                            ;
; 15                                          ; 0                            ;
; 16                                          ; 0                            ;
; 17                                          ; 0                            ;
; 18                                          ; 0                            ;
; 19                                          ; 1                            ;
; 20                                          ; 0                            ;
; 21                                          ; 0                            ;
; 22                                          ; 0                            ;
; 23                                          ; 0                            ;
; 24                                          ; 0                            ;
; 25                                          ; 0                            ;
; 26                                          ; 0                            ;
; 27                                          ; 0                            ;
; 28                                          ; 2                            ;
; 29                                          ; 0                            ;
; 30                                          ; 0                            ;
; 31                                          ; 0                            ;
; 32                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C35F672C6 for design "processador"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 86 pins of 123 total pins
    Info (169086): Pin rom_addr_t[0] not assigned to an exact location on the device
    Info (169086): Pin rom_addr_t[1] not assigned to an exact location on the device
    Info (169086): Pin rom_addr_t[2] not assigned to an exact location on the device
    Info (169086): Pin rom_addr_t[3] not assigned to an exact location on the device
    Info (169086): Pin rom_addr_t[4] not assigned to an exact location on the device
    Info (169086): Pin rom_addr_t[5] not assigned to an exact location on the device
    Info (169086): Pin rom_addr_t[6] not assigned to an exact location on the device
    Info (169086): Pin rom_addr_t[7] not assigned to an exact location on the device
    Info (169086): Pin rom_rd_t not assigned to an exact location on the device
    Info (169086): Pin rom_data_t[0] not assigned to an exact location on the device
    Info (169086): Pin rom_data_t[1] not assigned to an exact location on the device
    Info (169086): Pin rom_data_t[2] not assigned to an exact location on the device
    Info (169086): Pin rom_data_t[3] not assigned to an exact location on the device
    Info (169086): Pin rom_data_t[4] not assigned to an exact location on the device
    Info (169086): Pin rom_data_t[5] not assigned to an exact location on the device
    Info (169086): Pin rom_data_t[6] not assigned to an exact location on the device
    Info (169086): Pin rom_data_t[7] not assigned to an exact location on the device
    Info (169086): Pin rom_data_t[8] not assigned to an exact location on the device
    Info (169086): Pin rom_data_t[9] not assigned to an exact location on the device
    Info (169086): Pin rom_data_t[10] not assigned to an exact location on the device
    Info (169086): Pin rom_data_t[11] not assigned to an exact location on the device
    Info (169086): Pin rom_data_t[12] not assigned to an exact location on the device
    Info (169086): Pin rom_data_t[13] not assigned to an exact location on the device
    Info (169086): Pin rom_data_t[14] not assigned to an exact location on the device
    Info (169086): Pin rom_data_t[15] not assigned to an exact location on the device
    Info (169086): Pin R_data_t[0] not assigned to an exact location on the device
    Info (169086): Pin R_data_t[1] not assigned to an exact location on the device
    Info (169086): Pin R_data_t[2] not assigned to an exact location on the device
    Info (169086): Pin R_data_t[3] not assigned to an exact location on the device
    Info (169086): Pin R_data_t[4] not assigned to an exact location on the device
    Info (169086): Pin R_data_t[5] not assigned to an exact location on the device
    Info (169086): Pin R_data_t[6] not assigned to an exact location on the device
    Info (169086): Pin R_data_t[7] not assigned to an exact location on the device
    Info (169086): Pin R_data_t[8] not assigned to an exact location on the device
    Info (169086): Pin R_data_t[9] not assigned to an exact location on the device
    Info (169086): Pin R_data_t[10] not assigned to an exact location on the device
    Info (169086): Pin R_data_t[11] not assigned to an exact location on the device
    Info (169086): Pin R_data_t[12] not assigned to an exact location on the device
    Info (169086): Pin R_data_t[13] not assigned to an exact location on the device
    Info (169086): Pin R_data_t[14] not assigned to an exact location on the device
    Info (169086): Pin R_data_t[15] not assigned to an exact location on the device
    Info (169086): Pin RAM_W_data_t[0] not assigned to an exact location on the device
    Info (169086): Pin RAM_W_data_t[1] not assigned to an exact location on the device
    Info (169086): Pin RAM_W_data_t[2] not assigned to an exact location on the device
    Info (169086): Pin RAM_W_data_t[3] not assigned to an exact location on the device
    Info (169086): Pin RAM_W_data_t[4] not assigned to an exact location on the device
    Info (169086): Pin RAM_W_data_t[5] not assigned to an exact location on the device
    Info (169086): Pin RAM_W_data_t[6] not assigned to an exact location on the device
    Info (169086): Pin RAM_W_data_t[7] not assigned to an exact location on the device
    Info (169086): Pin RAM_W_data_t[8] not assigned to an exact location on the device
    Info (169086): Pin RAM_W_data_t[9] not assigned to an exact location on the device
    Info (169086): Pin RAM_W_data_t[10] not assigned to an exact location on the device
    Info (169086): Pin RAM_W_data_t[11] not assigned to an exact location on the device
    Info (169086): Pin RAM_W_data_t[12] not assigned to an exact location on the device
    Info (169086): Pin RAM_W_data_t[13] not assigned to an exact location on the device
    Info (169086): Pin RAM_W_data_t[14] not assigned to an exact location on the device
    Info (169086): Pin RAM_W_data_t[15] not assigned to an exact location on the device
    Info (169086): Pin I_rd_t not assigned to an exact location on the device
    Info (169086): Pin RF_s_t not assigned to an exact location on the device
    Info (169086): Pin RF_W_wr_t not assigned to an exact location on the device
    Info (169086): Pin RF_Rp_rd_t not assigned to an exact location on the device
    Info (169086): Pin RF_Rq_rd_t not assigned to an exact location on the device
    Info (169086): Pin alu_s0_t not assigned to an exact location on the device
    Info (169086): Pin D_rd_t not assigned to an exact location on the device
    Info (169086): Pin D_wr_t not assigned to an exact location on the device
    Info (169086): Pin RF_W_addr_t[0] not assigned to an exact location on the device
    Info (169086): Pin RF_W_addr_t[1] not assigned to an exact location on the device
    Info (169086): Pin RF_W_addr_t[2] not assigned to an exact location on the device
    Info (169086): Pin RF_W_addr_t[3] not assigned to an exact location on the device
    Info (169086): Pin RF_Rp_addr_t[0] not assigned to an exact location on the device
    Info (169086): Pin RF_Rp_addr_t[1] not assigned to an exact location on the device
    Info (169086): Pin RF_Rp_addr_t[2] not assigned to an exact location on the device
    Info (169086): Pin RF_Rp_addr_t[3] not assigned to an exact location on the device
    Info (169086): Pin RF_Rq_addr_t[0] not assigned to an exact location on the device
    Info (169086): Pin RF_Rq_addr_t[1] not assigned to an exact location on the device
    Info (169086): Pin RF_Rq_addr_t[2] not assigned to an exact location on the device
    Info (169086): Pin RF_Rq_addr_t[3] not assigned to an exact location on the device
    Info (169086): Pin D_addr_t[0] not assigned to an exact location on the device
    Info (169086): Pin D_addr_t[1] not assigned to an exact location on the device
    Info (169086): Pin D_addr_t[2] not assigned to an exact location on the device
    Info (169086): Pin D_addr_t[3] not assigned to an exact location on the device
    Info (169086): Pin D_addr_t[4] not assigned to an exact location on the device
    Info (169086): Pin D_addr_t[5] not assigned to an exact location on the device
    Info (169086): Pin D_addr_t[6] not assigned to an exact location on the device
    Info (169086): Pin D_addr_t[7] not assigned to an exact location on the device
    Info (169086): Pin r not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'processador.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk (placed in PIN D13 (CLK11, LVDSCLK5p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
Info (176353): Automatically promoted node CLK_Div:div|ax 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node CLK_Div:div|ax~0
        Info (176357): Destination node control_unity:CU|registrador:IR|data_out[14]
        Info (176357): Destination node control_unity:CU|registrador:IR|data_out[15]
Info (176353): Automatically promoted node control_unity:CU|control_block:BC|y_present.search 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node control_unity:CU|registrador:IR|data_out[8]
        Info (176357): Destination node control_unity:CU|registrador:IR|data_out[9]
        Info (176357): Destination node control_unity:CU|registrador:IR|data_out[10]
        Info (176357): Destination node control_unity:CU|registrador:IR|data_out[11]
        Info (176357): Destination node control_unity:CU|registrador:IR|data_out[4]
        Info (176357): Destination node control_unity:CU|registrador:IR|data_out[5]
        Info (176357): Destination node control_unity:CU|registrador:IR|data_out[6]
        Info (176357): Destination node control_unity:CU|registrador:IR|data_out[7]
        Info (176357): Destination node control_unity:CU|registrador:IR|data_out[0]
        Info (176357): Destination node control_unity:CU|registrador:IR|data_out[1]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node control_unity:CU|control_block:BC|Selector11~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node r (placed in PIN P26 (CLK7, LVDSCLK3n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 85 (unused VREF, 3.3V VCCIO, 0 input, 85 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  64 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  57 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  54 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  63 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 24 total pin(s) used --  35 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  56 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 9 total pin(s) used --  47 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X22_Y0 to location X32_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.55 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 113 output pins without output pin load capacitance assignment
    Info (306007): Pin "hex0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rom_addr_t[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rom_addr_t[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rom_addr_t[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rom_addr_t[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rom_addr_t[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rom_addr_t[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rom_addr_t[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rom_addr_t[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rom_rd_t" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rom_data_t[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rom_data_t[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rom_data_t[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rom_data_t[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rom_data_t[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rom_data_t[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rom_data_t[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rom_data_t[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rom_data_t[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rom_data_t[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rom_data_t[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rom_data_t[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rom_data_t[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rom_data_t[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rom_data_t[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rom_data_t[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "R_data_t[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "R_data_t[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "R_data_t[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "R_data_t[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "R_data_t[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "R_data_t[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "R_data_t[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "R_data_t[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "R_data_t[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "R_data_t[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "R_data_t[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "R_data_t[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "R_data_t[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "R_data_t[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "R_data_t[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "R_data_t[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RAM_W_data_t[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RAM_W_data_t[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RAM_W_data_t[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RAM_W_data_t[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RAM_W_data_t[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RAM_W_data_t[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RAM_W_data_t[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RAM_W_data_t[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RAM_W_data_t[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RAM_W_data_t[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RAM_W_data_t[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RAM_W_data_t[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RAM_W_data_t[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RAM_W_data_t[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RAM_W_data_t[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RAM_W_data_t[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "I_rd_t" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RF_s_t" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RF_W_wr_t" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RF_Rp_rd_t" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RF_Rq_rd_t" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "alu_s0_t" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "D_rd_t" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "D_wr_t" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RF_W_addr_t[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RF_W_addr_t[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RF_W_addr_t[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RF_W_addr_t[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RF_Rp_addr_t[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RF_Rp_addr_t[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RF_Rp_addr_t[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RF_Rp_addr_t[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RF_Rq_addr_t[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RF_Rq_addr_t[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RF_Rq_addr_t[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RF_Rq_addr_t[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "D_addr_t[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "D_addr_t[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "D_addr_t[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "D_addr_t[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "D_addr_t[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "D_addr_t[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "D_addr_t[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "D_addr_t[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file /home/luiz/Documents/projects/ELE1717/processador_4/output_files/processador.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 731 megabytes
    Info: Processing ended: Tue Mar 12 17:30:54 2019
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:08


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/luiz/Documents/projects/ELE1717/processador_4/output_files/processador.fit.smsg.


