Fitter report for DigitalClock
Tue Dec 29 10:54:35 2020
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Tue Dec 29 10:54:35 2020      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; DigitalClock                               ;
; Top-level Entity Name              ; DigitalClock                               ;
; Family                             ; Cyclone IV E                               ;
; Device                             ; EP4CE6F17C8                                ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 749 / 6,272 ( 12 % )                       ;
;     Total combinational functions  ; 745 / 6,272 ( 12 % )                       ;
;     Dedicated logic registers      ; 215 / 6,272 ( 3 % )                        ;
; Total registers                    ; 215                                        ;
; Total pins                         ; 52 / 180 ( 29 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 276,480 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                             ;
; Total PLLs                         ; 0 / 2 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE6F17C8                           ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------+
; I/O Assignment Warnings                          ;
+-----------+--------------------------------------+
; Pin Name  ; Reason                               ;
+-----------+--------------------------------------+
; led       ; Missing drive strength and slew rate ;
; a         ; Missing drive strength and slew rate ;
; b         ; Missing drive strength and slew rate ;
; c         ; Missing drive strength and slew rate ;
; d         ; Missing drive strength and slew rate ;
; e         ; Missing drive strength and slew rate ;
; f         ; Missing drive strength and slew rate ;
; g         ; Missing drive strength and slew rate ;
; sel0      ; Missing drive strength and slew rate ;
; sel1      ; Missing drive strength and slew rate ;
; sel2      ; Missing drive strength and slew rate ;
; sel3      ; Missing drive strength and slew rate ;
; sel4      ; Missing drive strength and slew rate ;
; sel5      ; Missing drive strength and slew rate ;
; led_Light ; Missing drive strength and slew rate ;
; hour[6]   ; Missing drive strength and slew rate ;
; hour[5]   ; Missing drive strength and slew rate ;
; hour[4]   ; Missing drive strength and slew rate ;
; hour[3]   ; Missing drive strength and slew rate ;
; hour[2]   ; Missing drive strength and slew rate ;
; hour[1]   ; Missing drive strength and slew rate ;
; hour[0]   ; Missing drive strength and slew rate ;
; min[6]    ; Missing drive strength and slew rate ;
; min[5]    ; Missing drive strength and slew rate ;
; min[4]    ; Missing drive strength and slew rate ;
; min[3]    ; Missing drive strength and slew rate ;
; min[2]    ; Missing drive strength and slew rate ;
; min[1]    ; Missing drive strength and slew rate ;
; min[0]    ; Missing drive strength and slew rate ;
; sec[6]    ; Missing drive strength and slew rate ;
; sec[5]    ; Missing drive strength and slew rate ;
; sec[4]    ; Missing drive strength and slew rate ;
; sec[3]    ; Missing drive strength and slew rate ;
; sec[2]    ; Missing drive strength and slew rate ;
; sec[1]    ; Missing drive strength and slew rate ;
; sec[0]    ; Missing drive strength and slew rate ;
+-----------+--------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1079 ) ; 0.00 % ( 0 / 1079 )        ; 0.00 % ( 0 / 1079 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1079 ) ; 0.00 % ( 0 / 1079 )        ; 0.00 % ( 0 / 1079 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1069 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/Quartus/DigitalClock/output_files/DigitalClock.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 749 / 6,272 ( 12 % ) ;
;     -- Combinational with no register       ; 534                  ;
;     -- Register only                        ; 4                    ;
;     -- Combinational with a register        ; 211                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 180                  ;
;     -- 3 input functions                    ; 152                  ;
;     -- <=2 input functions                  ; 413                  ;
;     -- Register only                        ; 4                    ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 481                  ;
;     -- arithmetic mode                      ; 264                  ;
;                                             ;                      ;
; Total registers*                            ; 215 / 7,124 ( 3 % )  ;
;     -- Dedicated logic registers            ; 215 / 6,272 ( 3 % )  ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 57 / 392 ( 15 % )    ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 52 / 180 ( 29 % )    ;
;     -- Clock pins                           ; 2 / 3 ( 67 % )       ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )        ;
;                                             ;                      ;
; Global signals                              ; 4                    ;
; M9Ks                                        ; 0 / 30 ( 0 % )       ;
; Total block memory bits                     ; 0 / 276,480 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 276,480 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )       ;
; PLLs                                        ; 0 / 2 ( 0 % )        ;
; Global clocks                               ; 4 / 10 ( 40 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%         ;
; Peak interconnect usage (total/H/V)         ; 2% / 3% / 2%         ;
; Maximum fan-out                             ; 81                   ;
; Highest non-global fan-out                  ; 24                   ;
; Total fan-out                               ; 2498                 ;
; Average fan-out                             ; 2.31                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 749 / 6272 ( 12 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 534                 ; 0                              ;
;     -- Register only                        ; 4                   ; 0                              ;
;     -- Combinational with a register        ; 211                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 180                 ; 0                              ;
;     -- 3 input functions                    ; 152                 ; 0                              ;
;     -- <=2 input functions                  ; 413                 ; 0                              ;
;     -- Register only                        ; 4                   ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 481                 ; 0                              ;
;     -- arithmetic mode                      ; 264                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 215                 ; 0                              ;
;     -- Dedicated logic registers            ; 215 / 6272 ( 3 % )  ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 57 / 392 ( 15 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 52                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )      ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 4 / 12 ( 33 % )     ; 0 / 12 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2493                ; 5                              ;
;     -- Registered Connections               ; 691                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 16                  ; 0                              ;
;     -- Output Ports                         ; 36                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                       ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLK         ; E1    ; 1        ; 0            ; 11           ; 7            ; 81                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; CLRN        ; C11   ; 7        ; 23           ; 24           ; 0            ; 19                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; K1          ; F9    ; 7        ; 23           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; S1          ; E9    ; 7        ; 18           ; 24           ; 21           ; 22                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; S2          ; D9    ; 7        ; 18           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; S3          ; E8    ; 8        ; 13           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; S4          ; F7    ; 8        ; 11           ; 24           ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; S5          ; E7    ; 8        ; 7            ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; S6          ; D8    ; 8        ; 13           ; 24           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; S7          ; B4    ; 8        ; 5            ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; S8          ; A4    ; 8        ; 5            ; 24           ; 14           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Switch      ; A13   ; 7        ; 30           ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; clk_test    ; M2    ; 2        ; 0            ; 11           ; 14           ; 43                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; hour_UP     ; A9    ; 7        ; 16           ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; led_Freq    ; F10   ; 7        ; 23           ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; time_Change ; A14   ; 7        ; 28           ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; a         ; K5    ; 2        ; 0            ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; b         ; K6    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; c         ; J6    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; d         ; N3    ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; e         ; P3    ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; f         ; L6    ; 2        ; 0            ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; g         ; L3    ; 2        ; 0            ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hour[0]   ; B12   ; 7        ; 25           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; hour[1]   ; E11   ; 7        ; 28           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; hour[2]   ; D14   ; 7        ; 32           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; hour[3]   ; C16   ; 6        ; 34           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; hour[4]   ; A12   ; 7        ; 25           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; hour[5]   ; K10   ; 4        ; 25           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; hour[6]   ; E10   ; 7        ; 28           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; led       ; B10   ; 7        ; 21           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_Light ; B8    ; 8        ; 16           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; min[0]    ; B9    ; 7        ; 16           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; min[1]    ; D12   ; 7        ; 30           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; min[2]    ; A11   ; 7        ; 25           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; min[3]    ; F8    ; 8        ; 13           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; min[4]    ; B13   ; 7        ; 30           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; min[5]    ; A10   ; 7        ; 21           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; min[6]    ; R10   ; 4        ; 21           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sec[0]    ; A8    ; 8        ; 16           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sec[1]    ; C9    ; 7        ; 18           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sec[2]    ; F11   ; 7        ; 23           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sec[3]    ; B14   ; 7        ; 28           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sec[4]    ; B11   ; 7        ; 25           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sec[5]    ; A15   ; 7        ; 21           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sec[6]    ; T10   ; 4        ; 21           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sel0      ; D3    ; 8        ; 1            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sel1      ; F5    ; 1        ; 0            ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sel2      ; F1    ; 1        ; 0            ; 19           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sel3      ; G2    ; 1        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sel4      ; K2    ; 2        ; 0            ; 8            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sel5      ; L2    ; 2        ; 0            ; 8            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; S3                      ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T10p, DATA3          ; Use as regular IO        ; min[3]                  ; Dual Purpose Pin          ;
; E7       ; DATA5                       ; Use as regular IO        ; S5                      ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 8 / 17 ( 47 % )  ; 2.5V          ; --           ;
; 2        ; 8 / 19 ( 42 % )  ; 2.5V          ; --           ;
; 3        ; 2 / 26 ( 8 % )   ; 2.5V          ; --           ;
; 4        ; 3 / 27 ( 11 % )  ; 2.5V          ; --           ;
; 5        ; 0 / 25 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 2 / 14 ( 14 % )  ; 2.5V          ; --           ;
; 7        ; 24 / 26 ( 92 % ) ; 2.5V          ; --           ;
; 8        ; 10 / 26 ( 38 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 200        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 196        ; 8        ; S8                                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 192        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 188        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 183        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 177        ; 8        ; sec[0]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 175        ; 7        ; hour_UP                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 168        ; 7        ; min[5]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 161        ; 7        ; min[2]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 159        ; 7        ; hour[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ; 153        ; 7        ; Switch                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 155        ; 7        ; time_Change                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 167        ; 7        ; sec[5]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 197        ; 8        ; S7                                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 189        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 184        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 178        ; 8        ; led_Light                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 176        ; 7        ; min[0]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 169        ; 7        ; led                                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 162        ; 7        ; sec[4]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 160        ; 7        ; hour[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 154        ; 7        ; min[4]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 156        ; 7        ; sec[3]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 172        ; 7        ; sec[1]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; CLRN                                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 147        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 146        ; 6        ; hour[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; sel0                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ; 198        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 199        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; S6                                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 173        ; 7        ; S2                                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 152        ; 7        ; min[1]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; hour[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 144        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 143        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 24         ; 1        ; CLK                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 190        ; 8        ; S5                                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 181        ; 8        ; S3                                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 174        ; 7        ; S1                                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 158        ; 7        ; hour[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 157        ; 7        ; hour[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; sel2                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; sel1                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F6       ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 186        ; 8        ; S4                                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 182        ; 8        ; min[3]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 165        ; 7        ; K1                                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 164        ; 7        ; led_Freq                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 166        ; 7        ; sec[2]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 13         ; 1        ; sel3                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; c                                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J12      ; 123        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J13      ; 124        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 32         ; 2        ; sel4                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; a                                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ; 30         ; 2        ; b                                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 87         ; 4        ; hour[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; K11      ; 110        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 105        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 34         ; 2        ; sel5                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 36         ; 2        ; g                                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; f                                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 77         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ; 88         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 114        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 115        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; clk_test                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ; 78         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 45         ; 3        ; d                                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 79         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N14      ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 112        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 111        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 46         ; 3        ; e                                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 108        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R9       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 80         ; 4        ; min[6]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 85         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 81         ; 4        ; sec[6]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 86         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                         ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+
; |DigitalClock                             ; 749 (0)     ; 215 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 52   ; 0            ; 534 (0)      ; 4 (0)             ; 211 (0)          ; |DigitalClock                                                                                                               ; work         ;
;    |core:inst4|                           ; 143 (143)   ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 100 (100)    ; 0 (0)             ; 43 (43)          ; |DigitalClock|core:inst4                                                                                                    ; work         ;
;    |core:inst8|                           ; 77 (77)     ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 3 (3)             ; 40 (40)          ; |DigitalClock|core:inst8                                                                                                    ; work         ;
;    |display:inst3|                        ; 379 (92)    ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 316 (39)     ; 0 (0)             ; 63 (46)          ; |DigitalClock|display:inst3                                                                                                 ; work         ;
;       |lpm_divide:Div0|                   ; 52 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 0 (0)             ; 4 (0)            ; |DigitalClock|display:inst3|lpm_divide:Div0                                                                                 ; work         ;
;          |lpm_divide_0jm:auto_generated|  ; 52 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 0 (0)             ; 4 (0)            ; |DigitalClock|display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_olh:divider| ; 52 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 0 (0)             ; 4 (0)            ; |DigitalClock|display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider                       ; work         ;
;                |alt_u_div_47f:divider|    ; 52 (52)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (48)      ; 0 (0)             ; 4 (4)            ; |DigitalClock|display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider ; work         ;
;       |lpm_divide:Div1|                   ; 52 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 0 (0)             ; 3 (0)            ; |DigitalClock|display:inst3|lpm_divide:Div1                                                                                 ; work         ;
;          |lpm_divide_0jm:auto_generated|  ; 52 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 0 (0)             ; 3 (0)            ; |DigitalClock|display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_olh:divider| ; 52 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 0 (0)             ; 3 (0)            ; |DigitalClock|display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider                       ; work         ;
;                |alt_u_div_47f:divider|    ; 52 (52)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (49)      ; 0 (0)             ; 3 (3)            ; |DigitalClock|display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider ; work         ;
;       |lpm_divide:Div2|                   ; 52 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 0 (0)             ; 3 (0)            ; |DigitalClock|display:inst3|lpm_divide:Div2                                                                                 ; work         ;
;          |lpm_divide_0jm:auto_generated|  ; 52 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 0 (0)             ; 3 (0)            ; |DigitalClock|display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_olh:divider| ; 52 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 0 (0)             ; 3 (0)            ; |DigitalClock|display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider                       ; work         ;
;                |alt_u_div_47f:divider|    ; 52 (52)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (49)      ; 0 (0)             ; 3 (3)            ; |DigitalClock|display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider ; work         ;
;       |lpm_divide:Mod0|                   ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (0)       ; 0 (0)             ; 2 (0)            ; |DigitalClock|display:inst3|lpm_divide:Mod0                                                                                 ; work         ;
;          |lpm_divide_l9m:auto_generated|  ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (0)       ; 0 (0)             ; 2 (0)            ; |DigitalClock|display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated                                                   ; work         ;
;             |sign_div_unsign_akh:divider| ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (0)       ; 0 (0)             ; 2 (0)            ; |DigitalClock|display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider                       ; work         ;
;                |alt_u_div_84f:divider|    ; 46 (46)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 0 (0)             ; 2 (2)            ; |DigitalClock|display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider ; work         ;
;       |lpm_divide:Mod1|                   ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (0)       ; 0 (0)             ; 2 (0)            ; |DigitalClock|display:inst3|lpm_divide:Mod1                                                                                 ; work         ;
;          |lpm_divide_l9m:auto_generated|  ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (0)       ; 0 (0)             ; 2 (0)            ; |DigitalClock|display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated                                                   ; work         ;
;             |sign_div_unsign_akh:divider| ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (0)       ; 0 (0)             ; 2 (0)            ; |DigitalClock|display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider                       ; work         ;
;                |alt_u_div_84f:divider|    ; 46 (46)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 0 (0)             ; 2 (2)            ; |DigitalClock|display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider ; work         ;
;       |lpm_divide:Mod2|                   ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 3 (0)            ; |DigitalClock|display:inst3|lpm_divide:Mod2                                                                                 ; work         ;
;          |lpm_divide_l9m:auto_generated|  ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 3 (0)            ; |DigitalClock|display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated                                                   ; work         ;
;             |sign_div_unsign_akh:divider| ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 3 (0)            ; |DigitalClock|display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider                       ; work         ;
;                |alt_u_div_84f:divider|    ; 46 (46)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 3 (3)            ; |DigitalClock|display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider ; work         ;
;    |fenpin:inst|                          ; 165 (165)   ; 81 (81)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (84)      ; 1 (1)             ; 80 (80)          ; |DigitalClock|fenpin:inst                                                                                                   ; work         ;
;    |slect:inst1|                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |DigitalClock|slect:inst1                                                                                                   ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; led         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; b           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; c           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; e           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; f           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; g           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel0        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel1        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel2        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel3        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel4        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel5        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_Light   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hour[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hour[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hour[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hour[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hour[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hour[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hour[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; min[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; min[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; min[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; min[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; min[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; min[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; min[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sec[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sec[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sec[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sec[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sec[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sec[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sec[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_Freq    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; S6          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; S1          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; S5          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; S8          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; S7          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; CLK         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; CLRN        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; clk_test    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; Switch      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; S2          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; time_Change ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; hour_UP     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; K1          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; S4          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; S3          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                ;
+---------------------------------+-------------------+---------+
; Source Pin / Fanout             ; Pad To Core Index ; Setting ;
+---------------------------------+-------------------+---------+
; led_Freq                        ;                   ;         ;
;      - core:inst8|led~0         ; 0                 ; 6       ;
; S6                              ;                   ;         ;
;      - core:inst4|min~0         ; 0                 ; 6       ;
;      - core:inst4|min~1         ; 0                 ; 6       ;
;      - core:inst4|min[1]~3      ; 0                 ; 6       ;
;      - core:inst4|min~5         ; 0                 ; 6       ;
;      - core:inst4|min~7         ; 0                 ; 6       ;
;      - core:inst4|min~9         ; 0                 ; 6       ;
;      - core:inst4|min~11        ; 0                 ; 6       ;
;      - core:inst4|min~13        ; 0                 ; 6       ;
; S1                              ;                   ;         ;
;      - core:inst4|min[2]        ; 0                 ; 6       ;
;      - core:inst4|min[6]        ; 0                 ; 6       ;
;      - core:inst4|min~2         ; 0                 ; 6       ;
;      - core:inst4|min[1]~3      ; 0                 ; 6       ;
;      - core:inst4|min~6         ; 0                 ; 6       ;
;      - core:inst4|min~8         ; 0                 ; 6       ;
;      - core:inst4|min~10        ; 0                 ; 6       ;
;      - core:inst4|min~12        ; 0                 ; 6       ;
;      - core:inst4|sec~8         ; 0                 ; 6       ;
;      - core:inst4|sec[2]~9      ; 0                 ; 6       ;
;      - core:inst4|sec~10        ; 0                 ; 6       ;
;      - core:inst4|sec~12        ; 0                 ; 6       ;
;      - core:inst4|sec~14        ; 0                 ; 6       ;
;      - core:inst4|sec~16        ; 0                 ; 6       ;
;      - core:inst4|sec~18        ; 0                 ; 6       ;
;      - core:inst4|sec~20        ; 0                 ; 6       ;
;      - core:inst4|count[0]~0    ; 0                 ; 6       ;
;      - core:inst4|hour~13       ; 0                 ; 6       ;
;      - core:inst4|hour[2]~14    ; 0                 ; 6       ;
;      - core:inst4|hour~21       ; 0                 ; 6       ;
;      - core:inst4|hour~24       ; 0                 ; 6       ;
;      - core:inst4|hour[2]~27    ; 0                 ; 6       ;
; S5                              ;                   ;         ;
;      - core:inst4|min[1]~3      ; 0                 ; 6       ;
; S8                              ;                   ;         ;
;      - core:inst4|sec[2]~7      ; 0                 ; 6       ;
;      - core:inst4|sec[2]~9      ; 0                 ; 6       ;
;      - core:inst4|sec~21        ; 0                 ; 6       ;
;      - core:inst4|sec~22        ; 0                 ; 6       ;
;      - core:inst4|sec~23        ; 0                 ; 6       ;
; S7                              ;                   ;         ;
;      - core:inst4|sec[2]~9      ; 1                 ; 6       ;
; CLK                             ;                   ;         ;
; CLRN                            ;                   ;         ;
;      - core:inst8|Add5~2        ; 1                 ; 6       ;
;      - core:inst8|sec[6]~0      ; 1                 ; 6       ;
;      - core:inst8|Add5~5        ; 1                 ; 6       ;
;      - core:inst8|Add5~8        ; 1                 ; 6       ;
;      - core:inst8|Add3~2        ; 1                 ; 6       ;
;      - core:inst8|min[4]~0      ; 1                 ; 6       ;
;      - core:inst8|Add3~5        ; 1                 ; 6       ;
;      - core:inst8|Add3~10       ; 1                 ; 6       ;
;      - core:inst8|Add3~11       ; 1                 ; 6       ;
;      - core:inst8|Add3~14       ; 1                 ; 6       ;
;      - core:inst8|Add3~17       ; 1                 ; 6       ;
;      - core:inst8|Add5~11       ; 1                 ; 6       ;
;      - core:inst8|Add3~20       ; 1                 ; 6       ;
;      - core:inst8|Add5~16       ; 1                 ; 6       ;
;      - core:inst8|Add5~17       ; 1                 ; 6       ;
;      - core:inst8|Add5~20       ; 1                 ; 6       ;
;      - core:inst8|count[0]~0    ; 1                 ; 6       ;
;      - core:inst8|hour[2]~0     ; 1                 ; 6       ;
;      - core:inst8|hour[2]~1     ; 1                 ; 6       ;
; clk_test                        ;                   ;         ;
; Switch                          ;                   ;         ;
;      - core:inst8|hour_out[5]~6 ; 0                 ; 6       ;
; S2                              ;                   ;         ;
;      - core:inst4|count[0]~0    ; 1                 ; 6       ;
; time_Change                     ;                   ;         ;
;      - core:inst8|count[0]~0    ; 0                 ; 6       ;
; hour_UP                         ;                   ;         ;
;      - core:inst8|hour[2]~1     ; 1                 ; 6       ;
; K1                              ;                   ;         ;
;      - core:inst4|hour_out[6]~6 ; 0                 ; 6       ;
; S4                              ;                   ;         ;
;      - core:inst4|hour[2]~12    ; 0                 ; 6       ;
;      - core:inst4|hour[2]~14    ; 0                 ; 6       ;
;      - core:inst4|hour~25       ; 0                 ; 6       ;
;      - core:inst4|hour~26       ; 0                 ; 6       ;
;      - core:inst4|hour[2]~27    ; 0                 ; 6       ;
;      - core:inst4|hour~28       ; 0                 ; 6       ;
;      - core:inst4|hour~29       ; 0                 ; 6       ;
;      - core:inst4|hour~30       ; 0                 ; 6       ;
; S3                              ;                   ;         ;
;      - core:inst4|hour[2]~14    ; 0                 ; 6       ;
+---------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                    ;
+-----------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                  ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLK                   ; PIN_E1             ; 81      ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; S1                    ; PIN_E9             ; 22      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; clk_test              ; PIN_M2             ; 43      ; Clock        ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; core:inst4|hour[2]~15 ; LCCOMB_X12_Y22_N30 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; core:inst4|min[1]~4   ; LCCOMB_X13_Y22_N12 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; core:inst4|sec[2]~9   ; LCCOMB_X13_Y22_N18 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; core:inst8|hour[2]~2  ; LCCOMB_X25_Y21_N18 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; core:inst8|min[4]~0   ; LCCOMB_X23_Y21_N0  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; core:inst8|sec[6]~0   ; LCCOMB_X23_Y21_N8  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; display:inst3|Sel4~0  ; LCCOMB_X3_Y19_N0   ; 11      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fenpin:inst|clk_1HZ   ; FF_X25_Y10_N11     ; 43      ; Clock        ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; fenpin:inst|clk_1KHZ  ; FF_X22_Y10_N1      ; 48      ; Clock        ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; slect:inst1|selct[0]  ; FF_X5_Y19_N1       ; 18      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; slect:inst1|selct[2]  ; FF_X5_Y19_N19      ; 15      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
+-----------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                  ;
+----------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                 ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLK                  ; PIN_E1         ; 81      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; clk_test             ; PIN_M2         ; 43      ; 4                                    ; Global Clock         ; GCLK4            ; --                        ;
; fenpin:inst|clk_1HZ  ; FF_X25_Y10_N11 ; 43      ; 1                                    ; Global Clock         ; GCLK6            ; --                        ;
; fenpin:inst|clk_1KHZ ; FF_X22_Y10_N1  ; 48      ; 10                                   ; Global Clock         ; GCLK7            ; --                        ;
+----------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                     ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------+---------+
; core:inst4|count[0]                                                                                                                      ; 24      ;
; S1~input                                                                                                                                 ; 22      ;
; CLRN~input                                                                                                                               ; 19      ;
; slect:inst1|selct[0]                                                                                                                     ; 18      ;
; slect:inst1|selct[1]                                                                                                                     ; 17      ;
; slect:inst1|selct[2]                                                                                                                     ; 15      ;
; fenpin:inst|Equal0~6                                                                                                                     ; 13      ;
; fenpin:inst|Equal0~4                                                                                                                     ; 13      ;
; fenpin:inst|Equal0~8                                                                                                                     ; 12      ;
; fenpin:inst|Equal1~9                                                                                                                     ; 12      ;
; display:inst3|Sel4~0                                                                                                                     ; 11      ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_29_result_int[5]~8 ; 11      ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_28_result_int[5]~8 ; 11      ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_27_result_int[5]~8 ; 11      ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_29_result_int[5]~8 ; 11      ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_28_result_int[5]~8 ; 11      ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_27_result_int[5]~8 ; 11      ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_29_result_int[5]~8 ; 11      ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_28_result_int[5]~8 ; 11      ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_27_result_int[5]~8 ; 11      ;
; core:inst8|hour[4]                                                                                                                       ; 10      ;
; core:inst4|sec[2]~7                                                                                                                      ; 10      ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[5]~8  ; 10      ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[4]~6  ; 10      ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[5]~8  ; 10      ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[4]~6  ; 10      ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[5]~8  ; 10      ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[4]~6  ; 10      ;
; core:inst8|LessThan0~1                                                                                                                   ; 9       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_30_result_int[5]~8 ; 9       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_30_result_int[5]~8 ; 9       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_30_result_int[5]~8 ; 9       ;
; S4~input                                                                                                                                 ; 8       ;
; S6~input                                                                                                                                 ; 8       ;
; core:inst8|LessThan1~1                                                                                                                   ; 8       ;
; core:inst4|sec[2]~6                                                                                                                      ; 8       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[5]~8  ; 8       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[5]~8  ; 8       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[5]~8  ; 8       ;
; core:inst4|hour[2]~15                                                                                                                    ; 7       ;
; core:inst4|LessThan3~1                                                                                                                   ; 7       ;
; core:inst8|hour[2]~2                                                                                                                     ; 7       ;
; core:inst8|LessThan2~0                                                                                                                   ; 7       ;
; core:inst8|hour[2]~0                                                                                                                     ; 7       ;
; core:inst8|min[4]~0                                                                                                                      ; 7       ;
; core:inst8|sec[6]~0                                                                                                                      ; 7       ;
; core:inst4|sec[2]~9                                                                                                                      ; 7       ;
; core:inst4|LessThan5~0                                                                                                                   ; 7       ;
; core:inst4|min[1]~4                                                                                                                      ; 7       ;
; core:inst4|min~1                                                                                                                         ; 7       ;
; core:inst4|led~1                                                                                                                         ; 7       ;
; display:inst3|num[4]                                                                                                                     ; 7       ;
; display:inst3|num[3]                                                                                                                     ; 7       ;
; display:inst3|num[2]                                                                                                                     ; 7       ;
; display:inst3|num[1]                                                                                                                     ; 7       ;
; display:inst3|num[0]                                                                                                                     ; 7       ;
; core:inst4|hour[2]                                                                                                                       ; 6       ;
; core:inst4|hour[3]                                                                                                                       ; 6       ;
; core:inst4|hour[5]                                                                                                                       ; 6       ;
; core:inst4|hour[4]                                                                                                                       ; 6       ;
; core:inst4|hour[6]                                                                                                                       ; 6       ;
; fenpin:inst|Equal2~9                                                                                                                     ; 6       ;
; fenpin:inst|count2[0]                                                                                                                    ; 6       ;
; core:inst4|sec[2]                                                                                                                        ; 6       ;
; core:inst4|sec[1]                                                                                                                        ; 6       ;
; core:inst4|sec[0]                                                                                                                        ; 6       ;
; S8~input                                                                                                                                 ; 5       ;
; core:inst4|hour[1]                                                                                                                       ; 5       ;
; core:inst4|hour[0]                                                                                                                       ; 5       ;
; core:inst4|min_out[3]                                                                                                                    ; 5       ;
; core:inst4|sec_out[3]                                                                                                                    ; 5       ;
; core:inst8|count[0]                                                                                                                      ; 5       ;
; core:inst4|sec[6]                                                                                                                        ; 5       ;
; core:inst4|sec[4]                                                                                                                        ; 5       ;
; core:inst4|sec[5]                                                                                                                        ; 5       ;
; core:inst4|sec[3]                                                                                                                        ; 5       ;
; core:inst4|min[5]                                                                                                                        ; 5       ;
; core:inst4|min[4]                                                                                                                        ; 5       ;
; core:inst4|min[3]                                                                                                                        ; 5       ;
; core:inst4|min[1]                                                                                                                        ; 5       ;
; core:inst4|min[0]                                                                                                                        ; 5       ;
; core:inst4|hour_out[3]                                                                                                                   ; 5       ;
; core:inst4|min[6]                                                                                                                        ; 5       ;
; core:inst4|min[2]                                                                                                                        ; 5       ;
; core:inst4|hour[2]~27                                                                                                                    ; 4       ;
; core:inst4|hour[2]~12                                                                                                                    ; 4       ;
; core:inst4|hour_out[6]~6                                                                                                                 ; 4       ;
; core:inst4|hour_out[1]                                                                                                                   ; 4       ;
; core:inst4|min_out[1]                                                                                                                    ; 4       ;
; core:inst4|min_out[2]                                                                                                                    ; 4       ;
; core:inst4|min_out[4]                                                                                                                    ; 4       ;
; core:inst4|min_out[5]                                                                                                                    ; 4       ;
; core:inst4|sec_out[1]                                                                                                                    ; 4       ;
; core:inst4|sec_out[2]                                                                                                                    ; 4       ;
; core:inst4|sec_out[4]                                                                                                                    ; 4       ;
; core:inst4|sec_out[5]                                                                                                                    ; 4       ;
; fenpin:inst|count4[8]                                                                                                                    ; 4       ;
; fenpin:inst|count4[9]                                                                                                                    ; 4       ;
; fenpin:inst|count4[7]                                                                                                                    ; 4       ;
; fenpin:inst|count4[6]                                                                                                                    ; 4       ;
; fenpin:inst|count4[14]                                                                                                                   ; 4       ;
; fenpin:inst|count4[15]                                                                                                                   ; 4       ;
; fenpin:inst|count1[16]                                                                                                                   ; 4       ;
; fenpin:inst|count1[17]                                                                                                                   ; 4       ;
; fenpin:inst|count1[18]                                                                                                                   ; 4       ;
; core:inst8|hour_out[5]~6                                                                                                                 ; 4       ;
; core:inst8|hour[5]                                                                                                                       ; 4       ;
; core:inst8|hour[2]                                                                                                                       ; 4       ;
; core:inst8|hour[3]                                                                                                                       ; 4       ;
; core:inst8|hour[6]                                                                                                                       ; 4       ;
; fenpin:inst|count2[22]                                                                                                                   ; 4       ;
; fenpin:inst|count2[1]                                                                                                                    ; 4       ;
; fenpin:inst|count2[10]                                                                                                                   ; 4       ;
; fenpin:inst|count2[15]                                                                                                                   ; 4       ;
; fenpin:inst|count2[16]                                                                                                                   ; 4       ;
; fenpin:inst|count2[17]                                                                                                                   ; 4       ;
; fenpin:inst|count2[23]                                                                                                                   ; 4       ;
; fenpin:inst|count2[24]                                                                                                                   ; 4       ;
; core:inst8|sec[6]                                                                                                                        ; 4       ;
; core:inst8|sec[4]                                                                                                                        ; 4       ;
; core:inst8|sec[5]                                                                                                                        ; 4       ;
; core:inst8|min[6]                                                                                                                        ; 4       ;
; core:inst8|sec[3]                                                                                                                        ; 4       ;
; core:inst8|min[5]                                                                                                                        ; 4       ;
; core:inst8|min[4]                                                                                                                        ; 4       ;
; core:inst8|min[2]                                                                                                                        ; 4       ;
; core:inst8|min[3]                                                                                                                        ; 4       ;
; core:inst8|min[1]                                                                                                                        ; 4       ;
; core:inst8|min[0]                                                                                                                        ; 4       ;
; core:inst8|sec[2]                                                                                                                        ; 4       ;
; core:inst8|sec[1]                                                                                                                        ; 4       ;
; core:inst8|sec[0]                                                                                                                        ; 4       ;
; display:inst3|Add0~8                                                                                                                     ; 4       ;
; display:inst3|Add0~6                                                                                                                     ; 4       ;
; core:inst4|hour_out[2]                                                                                                                   ; 4       ;
; core:inst4|hour_out[4]                                                                                                                   ; 4       ;
; core:inst4|hour_out[5]                                                                                                                   ; 4       ;
; display:inst3|Add1~8                                                                                                                     ; 4       ;
; display:inst3|Add1~6                                                                                                                     ; 4       ;
; display:inst3|Add2~8                                                                                                                     ; 4       ;
; display:inst3|Add2~6                                                                                                                     ; 4       ;
; core:inst4|hour~26                                                                                                                       ; 3       ;
; core:inst4|min_out[6]                                                                                                                    ; 3       ;
; core:inst4|sec_out[6]                                                                                                                    ; 3       ;
; fenpin:inst|count4[3]                                                                                                                    ; 3       ;
; fenpin:inst|count4[4]                                                                                                                    ; 3       ;
; fenpin:inst|count4[5]                                                                                                                    ; 3       ;
; fenpin:inst|count4[10]                                                                                                                   ; 3       ;
; fenpin:inst|count4[11]                                                                                                                   ; 3       ;
; fenpin:inst|count4[12]                                                                                                                   ; 3       ;
; fenpin:inst|count4[13]                                                                                                                   ; 3       ;
; fenpin:inst|count1[25]                                                                                                                   ; 3       ;
; fenpin:inst|count1[11]                                                                                                                   ; 3       ;
; fenpin:inst|count1[6]                                                                                                                    ; 3       ;
; fenpin:inst|count1[14]                                                                                                                   ; 3       ;
; fenpin:inst|count1[13]                                                                                                                   ; 3       ;
; fenpin:inst|count1[12]                                                                                                                   ; 3       ;
; fenpin:inst|count1[15]                                                                                                                   ; 3       ;
; fenpin:inst|count1[24]                                                                                                                   ; 3       ;
; fenpin:inst|count1[23]                                                                                                                   ; 3       ;
; fenpin:inst|count1[26]                                                                                                                   ; 3       ;
; core:inst8|hour[0]                                                                                                                       ; 3       ;
; core:inst8|hour[1]                                                                                                                       ; 3       ;
; fenpin:inst|count2[26]                                                                                                                   ; 3       ;
; fenpin:inst|count2[25]                                                                                                                   ; 3       ;
; fenpin:inst|Equal1~4                                                                                                                     ; 3       ;
; fenpin:inst|Equal1~3                                                                                                                     ; 3       ;
; fenpin:inst|count2[5]                                                                                                                    ; 3       ;
; fenpin:inst|count2[13]                                                                                                                   ; 3       ;
; fenpin:inst|count2[12]                                                                                                                   ; 3       ;
; fenpin:inst|count2[11]                                                                                                                   ; 3       ;
; fenpin:inst|count2[14]                                                                                                                   ; 3       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_6_result_int[5]~8  ; 3       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_6_result_int[5]~8  ; 3       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_6_result_int[5]~8  ; 3       ;
; display:inst3|Add0~12                                                                                                                    ; 3       ;
; display:inst3|Add0~10                                                                                                                    ; 3       ;
; display:inst3|Add0~4                                                                                                                     ; 3       ;
; core:inst4|hour_out[6]                                                                                                                   ; 3       ;
; display:inst3|Add1~12                                                                                                                    ; 3       ;
; display:inst3|Add1~10                                                                                                                    ; 3       ;
; display:inst3|Add1~4                                                                                                                     ; 3       ;
; display:inst3|Add2~12                                                                                                                    ; 3       ;
; display:inst3|Add2~10                                                                                                                    ; 3       ;
; display:inst3|Add2~4                                                                                                                     ; 3       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[27]~52            ; 2       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[22]~51            ; 2       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[27]~52            ; 2       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[22]~51            ; 2       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[27]~52            ; 2       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[22]~51            ; 2       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[147]~66           ; 2       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[142]~65           ; 2       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[147]~66           ; 2       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[142]~65           ; 2       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[147]~66           ; 2       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[142]~65           ; 2       ;
; core:inst4|sec~22                                                                                                                        ; 2       ;
; core:inst4|LessThan2~1                                                                                                                   ; 2       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[26]~45            ; 2       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[26]~44            ; 2       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[27]~43            ; 2       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[26]~45            ; 2       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[26]~44            ; 2       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[27]~43            ; 2       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[26]~45            ; 2       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[26]~44            ; 2       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[27]~43            ; 2       ;
; core:inst4|min_out[0]                                                                                                                    ; 2       ;
; core:inst4|hour_out[0]                                                                                                                   ; 2       ;
; core:inst4|sec_out[0]                                                                                                                    ; 2       ;
; fenpin:inst|Equal2~6                                                                                                                     ; 2       ;
; fenpin:inst|count4[16]                                                                                                                   ; 2       ;
; fenpin:inst|count4[17]                                                                                                                   ; 2       ;
; fenpin:inst|count4[18]                                                                                                                   ; 2       ;
; fenpin:inst|count4[19]                                                                                                                   ; 2       ;
; fenpin:inst|count4[20]                                                                                                                   ; 2       ;
; fenpin:inst|count4[21]                                                                                                                   ; 2       ;
; fenpin:inst|count4[22]                                                                                                                   ; 2       ;
; fenpin:inst|count4[23]                                                                                                                   ; 2       ;
; fenpin:inst|count4[24]                                                                                                                   ; 2       ;
; fenpin:inst|count4[25]                                                                                                                   ; 2       ;
; fenpin:inst|count4[26]                                                                                                                   ; 2       ;
; fenpin:inst|Equal2~2                                                                                                                     ; 2       ;
; fenpin:inst|count4[2]                                                                                                                    ; 2       ;
; fenpin:inst|Equal2~1                                                                                                                     ; 2       ;
; fenpin:inst|Equal2~0                                                                                                                     ; 2       ;
; display:inst3|min_b[3]                                                                                                                   ; 2       ;
; display:inst3|hour_b[3]                                                                                                                  ; 2       ;
; display:inst3|sec_b[3]                                                                                                                   ; 2       ;
; display:inst3|min_b[2]                                                                                                                   ; 2       ;
; display:inst3|hour_b[2]                                                                                                                  ; 2       ;
; display:inst3|sec_b[2]                                                                                                                   ; 2       ;
; display:inst3|min_b[1]                                                                                                                   ; 2       ;
; display:inst3|hour_b[1]                                                                                                                  ; 2       ;
; display:inst3|sec_b[1]                                                                                                                   ; 2       ;
; display:inst3|min_b[0]                                                                                                                   ; 2       ;
; display:inst3|hour_b[0]                                                                                                                  ; 2       ;
; display:inst3|sec_b[0]                                                                                                                   ; 2       ;
; fenpin:inst|Equal0~5                                                                                                                     ; 2       ;
; fenpin:inst|count1[10]                                                                                                                   ; 2       ;
; fenpin:inst|count1[9]                                                                                                                    ; 2       ;
; fenpin:inst|count1[8]                                                                                                                    ; 2       ;
; fenpin:inst|count1[7]                                                                                                                    ; 2       ;
; fenpin:inst|count1[5]                                                                                                                    ; 2       ;
; fenpin:inst|count1[4]                                                                                                                    ; 2       ;
; fenpin:inst|count1[3]                                                                                                                    ; 2       ;
; fenpin:inst|count1[2]                                                                                                                    ; 2       ;
; fenpin:inst|count1[1]                                                                                                                    ; 2       ;
; fenpin:inst|Equal0~2                                                                                                                     ; 2       ;
; fenpin:inst|Equal0~1                                                                                                                     ; 2       ;
; fenpin:inst|Equal0~0                                                                                                                     ; 2       ;
; fenpin:inst|count1[22]                                                                                                                   ; 2       ;
; fenpin:inst|count1[21]                                                                                                                   ; 2       ;
; fenpin:inst|count1[20]                                                                                                                   ; 2       ;
; fenpin:inst|count1[19]                                                                                                                   ; 2       ;
; fenpin:inst|Equal1~5                                                                                                                     ; 2       ;
; fenpin:inst|count2[21]                                                                                                                   ; 2       ;
; fenpin:inst|count2[20]                                                                                                                   ; 2       ;
; fenpin:inst|count2[19]                                                                                                                   ; 2       ;
; fenpin:inst|count2[18]                                                                                                                   ; 2       ;
; fenpin:inst|count2[9]                                                                                                                    ; 2       ;
; fenpin:inst|count2[8]                                                                                                                    ; 2       ;
; fenpin:inst|count2[7]                                                                                                                    ; 2       ;
; fenpin:inst|count2[6]                                                                                                                    ; 2       ;
; fenpin:inst|Equal1~2                                                                                                                     ; 2       ;
; fenpin:inst|count2[2]                                                                                                                    ; 2       ;
; fenpin:inst|count2[3]                                                                                                                    ; 2       ;
; fenpin:inst|count2[4]                                                                                                                    ; 2       ;
; fenpin:inst|Equal1~0                                                                                                                     ; 2       ;
; core:inst4|min~13                                                                                                                        ; 2       ;
; fenpin:inst|clk_1HZ                                                                                                                      ; 2       ;
; core:inst4|LessThan1~1                                                                                                                   ; 2       ;
; fenpin:inst|clk_2HZ                                                                                                                      ; 2       ;
; core:inst4|led~2                                                                                                                         ; 2       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[2]~2  ; 2       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[1]~0  ; 2       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[2]~2  ; 2       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[1]~0  ; 2       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[2]~2  ; 2       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[1]~0  ; 2       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[2]~2  ; 2       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[1]~0  ; 2       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[2]~2  ; 2       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[1]~0  ; 2       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[2]~2  ; 2       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[1]~0  ; 2       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_29_result_int[2]~2 ; 2       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_29_result_int[1]~0 ; 2       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_28_result_int[2]~2 ; 2       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_28_result_int[1]~0 ; 2       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_27_result_int[2]~2 ; 2       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_27_result_int[1]~0 ; 2       ;
; display:inst3|Add0~14                                                                                                                    ; 2       ;
; display:inst3|Add0~2                                                                                                                     ; 2       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_29_result_int[2]~2 ; 2       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_29_result_int[1]~0 ; 2       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_28_result_int[2]~2 ; 2       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_28_result_int[1]~0 ; 2       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_27_result_int[2]~2 ; 2       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_27_result_int[1]~0 ; 2       ;
; display:inst3|Add1~14                                                                                                                    ; 2       ;
; display:inst3|Add1~2                                                                                                                     ; 2       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_29_result_int[2]~2 ; 2       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_29_result_int[1]~0 ; 2       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_28_result_int[2]~2 ; 2       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_28_result_int[1]~0 ; 2       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_27_result_int[2]~2 ; 2       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_27_result_int[1]~0 ; 2       ;
; display:inst3|Add2~14                                                                                                                    ; 2       ;
; display:inst3|Add2~2                                                                                                                     ; 2       ;
; S3~input                                                                                                                                 ; 1       ;
; K1~input                                                                                                                                 ; 1       ;
; hour_UP~input                                                                                                                            ; 1       ;
; time_Change~input                                                                                                                        ; 1       ;
; S2~input                                                                                                                                 ; 1       ;
; Switch~input                                                                                                                             ; 1       ;
; S7~input                                                                                                                                 ; 1       ;
; S5~input                                                                                                                                 ; 1       ;
; led_Freq~input                                                                                                                           ; 1       ;
; core:inst4|hour_out[1]~18                                                                                                                ; 1       ;
; core:inst4|min_out[0]~4                                                                                                                  ; 1       ;
; core:inst4|min_out[1]~3                                                                                                                  ; 1       ;
; core:inst4|min_out[3]~2                                                                                                                  ; 1       ;
; core:inst4|min_out[4]~1                                                                                                                  ; 1       ;
; core:inst4|min_out[5]~0                                                                                                                  ; 1       ;
; core:inst4|hour_out[0]~17                                                                                                                ; 1       ;
; core:inst4|sec_out[3]~1                                                                                                                  ; 1       ;
; core:inst4|sec_out[5]~0                                                                                                                  ; 1       ;
; display:inst3|sec_a[4]~14                                                                                                                ; 1       ;
; display:inst3|min_a[4]~14                                                                                                                ; 1       ;
; display:inst3|hour_a[4]~14                                                                                                               ; 1       ;
; display:inst3|hour_a[3]~13                                                                                                               ; 1       ;
; display:inst3|min_a[3]~13                                                                                                                ; 1       ;
; display:inst3|sec_a[3]~13                                                                                                                ; 1       ;
; display:inst3|hour_a[2]~12                                                                                                               ; 1       ;
; display:inst3|min_a[2]~12                                                                                                                ; 1       ;
; display:inst3|sec_a[2]~12                                                                                                                ; 1       ;
; display:inst3|hour_a[1]~11                                                                                                               ; 1       ;
; display:inst3|min_a[1]~11                                                                                                                ; 1       ;
; display:inst3|sec_a[1]~11                                                                                                                ; 1       ;
; core:inst8|sec_out[3]~1                                                                                                                  ; 1       ;
; core:inst8|sec_out[5]~0                                                                                                                  ; 1       ;
; core:inst8|min_out[0]~4                                                                                                                  ; 1       ;
; core:inst8|min_out[1]~3                                                                                                                  ; 1       ;
; core:inst8|min_out[3]~2                                                                                                                  ; 1       ;
; core:inst8|min_out[4]~1                                                                                                                  ; 1       ;
; core:inst8|min_out[5]~0                                                                                                                  ; 1       ;
; core:inst8|hour_out[0]~18                                                                                                                ; 1       ;
; core:inst8|hour_out[1]~17                                                                                                                ; 1       ;
; fenpin:inst|clk_1KHZ~1                                                                                                                   ; 1       ;
; fenpin:inst|clk_1KHZ~0                                                                                                                   ; 1       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[23]~50            ; 1       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[23]~50            ; 1       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[23]~50            ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[152]~67           ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[143]~64           ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[152]~67           ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[143]~64           ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[152]~67           ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[143]~64           ; 1       ;
; core:inst4|hour~30                                                                                                                       ; 1       ;
; core:inst4|hour~29                                                                                                                       ; 1       ;
; core:inst4|hour~28                                                                                                                       ; 1       ;
; core:inst4|hour~25                                                                                                                       ; 1       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[28]~49            ; 1       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[28]~49            ; 1       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[28]~49            ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[153]~63           ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[148]~62           ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[153]~63           ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[148]~62           ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[153]~63           ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[148]~62           ; 1       ;
; core:inst4|sec~23                                                                                                                        ; 1       ;
; core:inst4|sec~21                                                                                                                        ; 1       ;
; core:inst4|hour~24                                                                                                                       ; 1       ;
; core:inst4|hour~23                                                                                                                       ; 1       ;
; core:inst4|hour~22                                                                                                                       ; 1       ;
; core:inst4|hour~21                                                                                                                       ; 1       ;
; core:inst4|hour~20                                                                                                                       ; 1       ;
; core:inst4|hour~19                                                                                                                       ; 1       ;
; core:inst4|hour~18                                                                                                                       ; 1       ;
; core:inst4|hour~17                                                                                                                       ; 1       ;
; core:inst4|hour~16                                                                                                                       ; 1       ;
; core:inst4|hour[2]~14                                                                                                                    ; 1       ;
; core:inst4|hour~13                                                                                                                       ; 1       ;
; core:inst4|LessThan2~0                                                                                                                   ; 1       ;
; core:inst4|LessThan3~0                                                                                                                   ; 1       ;
; core:inst4|hour_out[6]~5                                                                                                                 ; 1       ;
; fenpin:inst|count4~5                                                                                                                     ; 1       ;
; fenpin:inst|count4~4                                                                                                                     ; 1       ;
; fenpin:inst|count4~3                                                                                                                     ; 1       ;
; fenpin:inst|count4~2                                                                                                                     ; 1       ;
; fenpin:inst|count4~1                                                                                                                     ; 1       ;
; fenpin:inst|count4~0                                                                                                                     ; 1       ;
; fenpin:inst|Equal2~8                                                                                                                     ; 1       ;
; fenpin:inst|Equal2~7                                                                                                                     ; 1       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[33]~48            ; 1       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[33]~48            ; 1       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[33]~48            ; 1       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[32]~47            ; 1       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[32]~47            ; 1       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[32]~47            ; 1       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[31]~46            ; 1       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[28]~42            ; 1       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[25]~41            ; 1       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[25]~40            ; 1       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[20]~39            ; 1       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[20]~38            ; 1       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[21]~37            ; 1       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[21]~36            ; 1       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[22]~35            ; 1       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[23]~34            ; 1       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[15]~33            ; 1       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[15]~32            ; 1       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[16]~31            ; 1       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[16]~30            ; 1       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[17]~29            ; 1       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[17]~28            ; 1       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[18]~27            ; 1       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[18]~26            ; 1       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[31]~46            ; 1       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[28]~42            ; 1       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[25]~41            ; 1       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[25]~40            ; 1       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[20]~39            ; 1       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[20]~38            ; 1       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[21]~37            ; 1       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[21]~36            ; 1       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[22]~35            ; 1       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[23]~34            ; 1       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[15]~33            ; 1       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[15]~32            ; 1       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[16]~31            ; 1       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[16]~30            ; 1       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[17]~29            ; 1       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[17]~28            ; 1       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[18]~27            ; 1       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[18]~26            ; 1       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[31]~46            ; 1       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[28]~42            ; 1       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[25]~41            ; 1       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[25]~40            ; 1       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[20]~39            ; 1       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[20]~38            ; 1       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[21]~37            ; 1       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[21]~36            ; 1       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[22]~35            ; 1       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[23]~34            ; 1       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[15]~33            ; 1       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[15]~32            ; 1       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[16]~31            ; 1       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[16]~30            ; 1       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[17]~29            ; 1       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[17]~28            ; 1       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[18]~27            ; 1       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[18]~26            ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[150]~61           ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[150]~60           ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[151]~59           ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[151]~58           ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[152]~57           ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[153]~56           ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[145]~55           ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[145]~54           ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[146]~53           ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[146]~52           ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[147]~51           ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[148]~50           ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[140]~49           ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[140]~48           ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[141]~47           ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[141]~46           ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[142]~45           ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[143]~44           ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[135]~43           ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[135]~42           ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[136]~41           ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[136]~40           ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[137]~39           ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[137]~38           ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[138]~37           ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[138]~36           ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[150]~61           ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[150]~60           ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[151]~59           ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[151]~58           ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[152]~57           ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[153]~56           ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[145]~55           ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[145]~54           ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[146]~53           ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[146]~52           ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[147]~51           ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[148]~50           ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[140]~49           ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[140]~48           ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[141]~47           ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[141]~46           ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[142]~45           ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[143]~44           ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[135]~43           ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[135]~42           ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[136]~41           ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[136]~40           ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[137]~39           ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[137]~38           ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[138]~37           ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[138]~36           ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[150]~61           ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[150]~60           ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[151]~59           ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[151]~58           ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[152]~57           ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[153]~56           ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[145]~55           ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[145]~54           ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[146]~53           ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[146]~52           ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[147]~51           ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[148]~50           ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[140]~49           ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[140]~48           ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[141]~47           ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[141]~46           ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[142]~45           ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[143]~44           ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[135]~43           ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[135]~42           ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[136]~41           ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[136]~40           ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[137]~39           ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[137]~38           ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[138]~37           ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|StageOut[138]~36           ; 1       ;
; fenpin:inst|count1~11                                                                                                                    ; 1       ;
; fenpin:inst|count1~10                                                                                                                    ; 1       ;
; fenpin:inst|count1~9                                                                                                                     ; 1       ;
; fenpin:inst|count1~8                                                                                                                     ; 1       ;
; fenpin:inst|count1~7                                                                                                                     ; 1       ;
; fenpin:inst|count1~6                                                                                                                     ; 1       ;
; fenpin:inst|count1~5                                                                                                                     ; 1       ;
; fenpin:inst|count1~4                                                                                                                     ; 1       ;
; fenpin:inst|count1~3                                                                                                                     ; 1       ;
; fenpin:inst|count1~2                                                                                                                     ; 1       ;
; fenpin:inst|count1~1                                                                                                                     ; 1       ;
; fenpin:inst|count1~0                                                                                                                     ; 1       ;
; fenpin:inst|Equal0~7                                                                                                                     ; 1       ;
; core:inst8|Add1~20                                                                                                                       ; 1       ;
; core:inst8|Add1~19                                                                                                                       ; 1       ;
; core:inst8|Add1~18                                                                                                                       ; 1       ;
; core:inst8|Add1~17                                                                                                                       ; 1       ;
; core:inst8|Add1~16                                                                                                                       ; 1       ;
; core:inst8|Add1~15                                                                                                                       ; 1       ;
; core:inst8|hour[2]~1                                                                                                                     ; 1       ;
; core:inst8|Add1~14                                                                                                                       ; 1       ;
; core:inst8|count[0]~0                                                                                                                    ; 1       ;
; slect:inst1|selct~2                                                                                                                      ; 1       ;
; slect:inst1|selct~1                                                                                                                      ; 1       ;
; slect:inst1|selct~0                                                                                                                      ; 1       ;
; fenpin:inst|LessThan4~3                                                                                                                  ; 1       ;
; fenpin:inst|LessThan4~2                                                                                                                  ; 1       ;
; fenpin:inst|LessThan4~1                                                                                                                  ; 1       ;
; fenpin:inst|LessThan4~0                                                                                                                  ; 1       ;
; fenpin:inst|Equal2~5                                                                                                                     ; 1       ;
; fenpin:inst|Equal2~4                                                                                                                     ; 1       ;
; fenpin:inst|Equal2~3                                                                                                                     ; 1       ;
; fenpin:inst|LessThan5~1                                                                                                                  ; 1       ;
; fenpin:inst|LessThan5~0                                                                                                                  ; 1       ;
; display:inst3|sec_a[4]                                                                                                                   ; 1       ;
; display:inst3|Mux1~0                                                                                                                     ; 1       ;
; display:inst3|min_a[4]                                                                                                                   ; 1       ;
; display:inst3|hour_a[4]                                                                                                                  ; 1       ;
; display:inst3|Mux2~1                                                                                                                     ; 1       ;
; display:inst3|hour_a[3]                                                                                                                  ; 1       ;
; display:inst3|Mux2~0                                                                                                                     ; 1       ;
; display:inst3|min_a[3]                                                                                                                   ; 1       ;
; display:inst3|sec_a[3]                                                                                                                   ; 1       ;
; display:inst3|Mux3~1                                                                                                                     ; 1       ;
; display:inst3|hour_a[2]                                                                                                                  ; 1       ;
; display:inst3|Mux3~0                                                                                                                     ; 1       ;
; display:inst3|min_a[2]                                                                                                                   ; 1       ;
; display:inst3|sec_a[2]                                                                                                                   ; 1       ;
; display:inst3|Mux4~1                                                                                                                     ; 1       ;
; display:inst3|hour_a[1]                                                                                                                  ; 1       ;
; display:inst3|Mux4~0                                                                                                                     ; 1       ;
; display:inst3|min_a[1]                                                                                                                   ; 1       ;
; display:inst3|sec_a[1]                                                                                                                   ; 1       ;
; display:inst3|Mux5~1                                                                                                                     ; 1       ;
; display:inst3|Mux5~0                                                                                                                     ; 1       ;
; fenpin:inst|count2~11                                                                                                                    ; 1       ;
; fenpin:inst|count2~10                                                                                                                    ; 1       ;
; fenpin:inst|count2~9                                                                                                                     ; 1       ;
; fenpin:inst|count2~8                                                                                                                     ; 1       ;
; fenpin:inst|count2~7                                                                                                                     ; 1       ;
; fenpin:inst|count2~6                                                                                                                     ; 1       ;
; fenpin:inst|count2~5                                                                                                                     ; 1       ;
; fenpin:inst|count2~4                                                                                                                     ; 1       ;
; fenpin:inst|count2~3                                                                                                                     ; 1       ;
; fenpin:inst|count2~2                                                                                                                     ; 1       ;
; fenpin:inst|count2~1                                                                                                                     ; 1       ;
; fenpin:inst|count2~0                                                                                                                     ; 1       ;
; fenpin:inst|Equal1~8                                                                                                                     ; 1       ;
; fenpin:inst|Equal1~7                                                                                                                     ; 1       ;
; fenpin:inst|Equal1~6                                                                                                                     ; 1       ;
; fenpin:inst|clk_1HZ~4                                                                                                                    ; 1       ;
; fenpin:inst|clk_1HZ~3                                                                                                                    ; 1       ;
; fenpin:inst|clk_1HZ~2                                                                                                                    ; 1       ;
; fenpin:inst|LessThan0~2                                                                                                                  ; 1       ;
; fenpin:inst|LessThan0~1                                                                                                                  ; 1       ;
; fenpin:inst|LessThan0~0                                                                                                                  ; 1       ;
; fenpin:inst|clk_1HZ~1                                                                                                                    ; 1       ;
; fenpin:inst|clk_1HZ~0                                                                                                                    ; 1       ;
; fenpin:inst|Equal0~3                                                                                                                     ; 1       ;
; core:inst4|count[0]~0                                                                                                                    ; 1       ;
; core:inst8|hour_out[5]~5                                                                                                                 ; 1       ;
; core:inst8|Add5~20                                                                                                                       ; 1       ;
; core:inst8|Add5~17                                                                                                                       ; 1       ;
; core:inst8|Add5~16                                                                                                                       ; 1       ;
; core:inst8|Add3~20                                                                                                                       ; 1       ;
; core:inst8|Add5~11                                                                                                                       ; 1       ;
; core:inst8|Add3~17                                                                                                                       ; 1       ;
; core:inst8|Add3~14                                                                                                                       ; 1       ;
; core:inst8|Add3~11                                                                                                                       ; 1       ;
; core:inst8|Add3~10                                                                                                                       ; 1       ;
; core:inst8|Add3~5                                                                                                                        ; 1       ;
; core:inst8|Add3~2                                                                                                                        ; 1       ;
; core:inst8|LessThan1~0                                                                                                                   ; 1       ;
; core:inst8|Add5~8                                                                                                                        ; 1       ;
; core:inst8|Add5~5                                                                                                                        ; 1       ;
; core:inst8|Add5~2                                                                                                                        ; 1       ;
; core:inst8|LessThan0~0                                                                                                                   ; 1       ;
; display:inst3|Selector5~0                                                                                                                ; 1       ;
; display:inst3|Selector4~0                                                                                                                ; 1       ;
; display:inst3|Selector3~0                                                                                                                ; 1       ;
; display:inst3|Selector2~0                                                                                                                ; 1       ;
; display:inst3|Selector1~0                                                                                                                ; 1       ;
; display:inst3|Selector0~0                                                                                                                ; 1       ;
; display:inst3|WideOr10~1                                                                                                                 ; 1       ;
; display:inst3|WideOr10~0                                                                                                                 ; 1       ;
; display:inst3|WideOr9~1                                                                                                                  ; 1       ;
; display:inst3|WideOr9~0                                                                                                                  ; 1       ;
; display:inst3|WideOr8~1                                                                                                                  ; 1       ;
; display:inst3|WideOr8~0                                                                                                                  ; 1       ;
; display:inst3|WideOr7~1                                                                                                                  ; 1       ;
; display:inst3|WideOr7~0                                                                                                                  ; 1       ;
; display:inst3|Decoder1~1                                                                                                                 ; 1       ;
; display:inst3|Decoder1~0                                                                                                                 ; 1       ;
; display:inst3|b~1                                                                                                                        ; 1       ;
; display:inst3|b~0                                                                                                                        ; 1       ;
; fenpin:inst|clk_1KHZ                                                                                                                     ; 1       ;
; display:inst3|a~1                                                                                                                        ; 1       ;
; display:inst3|a~0                                                                                                                        ; 1       ;
; core:inst4|sec~20                                                                                                                        ; 1       ;
; core:inst4|sec~19                                                                                                                        ; 1       ;
; core:inst4|sec~18                                                                                                                        ; 1       ;
; core:inst4|sec~17                                                                                                                        ; 1       ;
; core:inst4|sec~16                                                                                                                        ; 1       ;
; core:inst4|sec~15                                                                                                                        ; 1       ;
; fenpin:inst|clk_2HZ~6                                                                                                                    ; 1       ;
; fenpin:inst|clk_2HZ~5                                                                                                                    ; 1       ;
; fenpin:inst|LessThan2~2                                                                                                                  ; 1       ;
; fenpin:inst|LessThan2~1                                                                                                                  ; 1       ;
; fenpin:inst|LessThan2~0                                                                                                                  ; 1       ;
; fenpin:inst|clk_2HZ~4                                                                                                                    ; 1       ;
; fenpin:inst|clk_2HZ~3                                                                                                                    ; 1       ;
; fenpin:inst|clk_2HZ~2                                                                                                                    ; 1       ;
; fenpin:inst|clk_2HZ~1                                                                                                                    ; 1       ;
; fenpin:inst|clk_2HZ~0                                                                                                                    ; 1       ;
; fenpin:inst|Equal1~1                                                                                                                     ; 1       ;
; core:inst4|sec~14                                                                                                                        ; 1       ;
; core:inst4|sec~13                                                                                                                        ; 1       ;
; core:inst4|sec~12                                                                                                                        ; 1       ;
; core:inst4|sec~11                                                                                                                        ; 1       ;
; core:inst4|sec~10                                                                                                                        ; 1       ;
; core:inst4|sec~8                                                                                                                         ; 1       ;
; core:inst4|min~15                                                                                                                        ; 1       ;
; core:inst4|min~14                                                                                                                        ; 1       ;
; core:inst4|min~12                                                                                                                        ; 1       ;
; core:inst4|min~11                                                                                                                        ; 1       ;
; core:inst4|min~10                                                                                                                        ; 1       ;
; core:inst4|min~9                                                                                                                         ; 1       ;
; core:inst4|min~8                                                                                                                         ; 1       ;
; core:inst4|min~7                                                                                                                         ; 1       ;
; core:inst4|min~6                                                                                                                         ; 1       ;
; core:inst4|min~5                                                                                                                         ; 1       ;
; core:inst4|LessThan0~0                                                                                                                   ; 1       ;
; core:inst4|min[1]~3                                                                                                                      ; 1       ;
; core:inst4|min~2                                                                                                                         ; 1       ;
; core:inst4|LessThan1~0                                                                                                                   ; 1       ;
; core:inst4|min~0                                                                                                                         ; 1       ;
; core:inst8|sec_out[0]                                                                                                                    ; 1       ;
; core:inst8|sec_out[1]                                                                                                                    ; 1       ;
; core:inst8|sec_out[2]                                                                                                                    ; 1       ;
; core:inst8|sec_out[3]                                                                                                                    ; 1       ;
; core:inst8|sec_out[4]                                                                                                                    ; 1       ;
; core:inst8|sec_out[5]                                                                                                                    ; 1       ;
; core:inst8|sec_out[6]                                                                                                                    ; 1       ;
; core:inst8|min_out[0]                                                                                                                    ; 1       ;
; core:inst8|min_out[1]                                                                                                                    ; 1       ;
; core:inst8|min_out[2]                                                                                                                    ; 1       ;
; core:inst8|min_out[3]                                                                                                                    ; 1       ;
; core:inst8|min_out[4]                                                                                                                    ; 1       ;
; core:inst8|min_out[5]                                                                                                                    ; 1       ;
; core:inst8|min_out[6]                                                                                                                    ; 1       ;
; core:inst8|hour_out[0]                                                                                                                   ; 1       ;
; core:inst8|hour_out[1]                                                                                                                   ; 1       ;
; core:inst8|led~4                                                                                                                         ; 1       ;
; core:inst8|led~3                                                                                                                         ; 1       ;
; core:inst8|led~2                                                                                                                         ; 1       ;
; core:inst8|led~1                                                                                                                         ; 1       ;
; core:inst8|led~0                                                                                                                         ; 1       ;
; display:inst3|Sel5                                                                                                                       ; 1       ;
; display:inst3|Sel0                                                                                                                       ; 1       ;
; display:inst3|g                                                                                                                          ; 1       ;
; display:inst3|f                                                                                                                          ; 1       ;
; display:inst3|e                                                                                                                          ; 1       ;
; display:inst3|d                                                                                                                          ; 1       ;
; display:inst3|c                                                                                                                          ; 1       ;
; display:inst3|b                                                                                                                          ; 1       ;
; display:inst3|a                                                                                                                          ; 1       ;
; core:inst4|led~4                                                                                                                         ; 1       ;
; core:inst4|led~3                                                                                                                         ; 1       ;
; core:inst4|led~0                                                                                                                         ; 1       ;
; core:inst4|Add2~12                                                                                                                       ; 1       ;
; core:inst4|Add2~11                                                                                                                       ; 1       ;
; core:inst4|Add2~10                                                                                                                       ; 1       ;
; core:inst4|Add2~9                                                                                                                        ; 1       ;
; core:inst4|Add2~8                                                                                                                        ; 1       ;
; core:inst4|Add2~7                                                                                                                        ; 1       ;
; core:inst4|Add2~6                                                                                                                        ; 1       ;
; core:inst4|Add2~5                                                                                                                        ; 1       ;
; core:inst4|Add2~4                                                                                                                        ; 1       ;
; core:inst4|Add2~3                                                                                                                        ; 1       ;
; core:inst4|Add2~2                                                                                                                        ; 1       ;
; core:inst4|Add1~12                                                                                                                       ; 1       ;
; core:inst4|Add1~11                                                                                                                       ; 1       ;
; core:inst4|Add1~10                                                                                                                       ; 1       ;
; core:inst4|Add1~9                                                                                                                        ; 1       ;
; core:inst4|Add1~8                                                                                                                        ; 1       ;
; core:inst4|Add1~7                                                                                                                        ; 1       ;
; core:inst4|Add1~6                                                                                                                        ; 1       ;
; core:inst4|Add1~5                                                                                                                        ; 1       ;
; core:inst4|Add1~4                                                                                                                        ; 1       ;
; core:inst4|Add1~3                                                                                                                        ; 1       ;
; core:inst4|Add1~2                                                                                                                        ; 1       ;
; core:inst4|Add1~1                                                                                                                        ; 1       ;
; core:inst4|Add1~0                                                                                                                        ; 1       ;
; core:inst4|Add2~1                                                                                                                        ; 1       ;
; core:inst4|Add2~0                                                                                                                        ; 1       ;
; core:inst4|hour_out[6]~15                                                                                                                ; 1       ;
; core:inst4|hour_out[5]~14                                                                                                                ; 1       ;
; core:inst4|hour_out[5]~13                                                                                                                ; 1       ;
; core:inst4|hour_out[4]~12                                                                                                                ; 1       ;
; core:inst4|hour_out[4]~11                                                                                                                ; 1       ;
; core:inst4|hour_out[3]~10                                                                                                                ; 1       ;
; core:inst4|hour_out[3]~9                                                                                                                 ; 1       ;
; core:inst4|hour_out[2]~8                                                                                                                 ; 1       ;
; core:inst4|hour_out[2]~7                                                                                                                 ; 1       ;
; fenpin:inst|Add2~50                                                                                                                      ; 1       ;
; fenpin:inst|Add2~49                                                                                                                      ; 1       ;
; fenpin:inst|Add2~48                                                                                                                      ; 1       ;
; fenpin:inst|Add2~47                                                                                                                      ; 1       ;
; fenpin:inst|Add2~46                                                                                                                      ; 1       ;
; fenpin:inst|Add2~45                                                                                                                      ; 1       ;
; fenpin:inst|Add2~44                                                                                                                      ; 1       ;
; fenpin:inst|Add2~43                                                                                                                      ; 1       ;
; fenpin:inst|Add2~42                                                                                                                      ; 1       ;
; fenpin:inst|Add2~41                                                                                                                      ; 1       ;
; fenpin:inst|Add2~40                                                                                                                      ; 1       ;
; fenpin:inst|Add2~39                                                                                                                      ; 1       ;
; fenpin:inst|Add2~38                                                                                                                      ; 1       ;
; fenpin:inst|Add2~37                                                                                                                      ; 1       ;
; fenpin:inst|Add2~36                                                                                                                      ; 1       ;
; fenpin:inst|Add2~35                                                                                                                      ; 1       ;
; fenpin:inst|Add2~34                                                                                                                      ; 1       ;
; fenpin:inst|Add2~33                                                                                                                      ; 1       ;
; fenpin:inst|Add2~32                                                                                                                      ; 1       ;
; fenpin:inst|Add2~31                                                                                                                      ; 1       ;
; fenpin:inst|Add2~30                                                                                                                      ; 1       ;
; fenpin:inst|Add2~29                                                                                                                      ; 1       ;
; fenpin:inst|Add2~28                                                                                                                      ; 1       ;
; fenpin:inst|Add2~27                                                                                                                      ; 1       ;
; fenpin:inst|Add2~26                                                                                                                      ; 1       ;
; fenpin:inst|Add2~25                                                                                                                      ; 1       ;
; fenpin:inst|Add2~24                                                                                                                      ; 1       ;
; fenpin:inst|Add2~23                                                                                                                      ; 1       ;
; fenpin:inst|Add2~22                                                                                                                      ; 1       ;
; fenpin:inst|Add2~21                                                                                                                      ; 1       ;
; fenpin:inst|Add2~20                                                                                                                      ; 1       ;
; fenpin:inst|Add2~19                                                                                                                      ; 1       ;
; fenpin:inst|Add2~18                                                                                                                      ; 1       ;
; fenpin:inst|Add2~17                                                                                                                      ; 1       ;
; fenpin:inst|Add2~16                                                                                                                      ; 1       ;
; fenpin:inst|Add2~15                                                                                                                      ; 1       ;
; fenpin:inst|Add2~14                                                                                                                      ; 1       ;
; fenpin:inst|Add2~13                                                                                                                      ; 1       ;
; fenpin:inst|Add2~12                                                                                                                      ; 1       ;
; fenpin:inst|Add2~11                                                                                                                      ; 1       ;
; fenpin:inst|Add2~10                                                                                                                      ; 1       ;
; fenpin:inst|Add2~9                                                                                                                       ; 1       ;
; fenpin:inst|Add2~8                                                                                                                       ; 1       ;
; fenpin:inst|Add2~7                                                                                                                       ; 1       ;
; fenpin:inst|Add2~6                                                                                                                       ; 1       ;
; fenpin:inst|Add2~5                                                                                                                       ; 1       ;
; fenpin:inst|Add2~4                                                                                                                       ; 1       ;
; fenpin:inst|Add2~3                                                                                                                       ; 1       ;
; fenpin:inst|Add2~2                                                                                                                       ; 1       ;
; fenpin:inst|Add2~1                                                                                                                       ; 1       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_6_result_int[4]~7  ; 1       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_6_result_int[3]~5  ; 1       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_6_result_int[3]~4  ; 1       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_6_result_int[2]~3  ; 1       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_6_result_int[2]~2  ; 1       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_6_result_int[1]~1  ; 1       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_6_result_int[1]~0  ; 1       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[4]~7  ; 1       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[3]~5  ; 1       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[3]~4  ; 1       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[2]~3  ; 1       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[2]~2  ; 1       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[1]~1  ; 1       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[1]~0  ; 1       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[4]~7  ; 1       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[3]~5  ; 1       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[3]~4  ; 1       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[2]~3  ; 1       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[1]~1  ; 1       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[3]~5  ; 1       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[3]~4  ; 1       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[2]~3  ; 1       ;
; display:inst3|lpm_divide:Mod1|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[1]~1  ; 1       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_6_result_int[4]~7  ; 1       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_6_result_int[3]~5  ; 1       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_6_result_int[3]~4  ; 1       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_6_result_int[2]~3  ; 1       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_6_result_int[2]~2  ; 1       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_6_result_int[1]~1  ; 1       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_6_result_int[1]~0  ; 1       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[4]~7  ; 1       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[3]~5  ; 1       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[3]~4  ; 1       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[2]~3  ; 1       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[2]~2  ; 1       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[1]~1  ; 1       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[1]~0  ; 1       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[4]~7  ; 1       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[3]~5  ; 1       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[3]~4  ; 1       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[2]~3  ; 1       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[1]~1  ; 1       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[3]~5  ; 1       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[3]~4  ; 1       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[2]~3  ; 1       ;
; display:inst3|lpm_divide:Mod0|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[1]~1  ; 1       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_6_result_int[4]~7  ; 1       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_6_result_int[3]~5  ; 1       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_6_result_int[3]~4  ; 1       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_6_result_int[2]~3  ; 1       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_6_result_int[2]~2  ; 1       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_6_result_int[1]~1  ; 1       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_6_result_int[1]~0  ; 1       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[4]~7  ; 1       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[3]~5  ; 1       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[3]~4  ; 1       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[2]~3  ; 1       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[2]~2  ; 1       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[1]~1  ; 1       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[1]~0  ; 1       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[4]~7  ; 1       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[3]~5  ; 1       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[3]~4  ; 1       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[2]~3  ; 1       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[1]~1  ; 1       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[3]~5  ; 1       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[3]~4  ; 1       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[2]~3  ; 1       ;
; display:inst3|lpm_divide:Mod2|lpm_divide_l9m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[1]~1  ; 1       ;
; display:inst3|hour_a[0]~9                                                                                                                ; 1       ;
; display:inst3|hour_a[0]~8                                                                                                                ; 1       ;
; display:inst3|hour_a[0]~6                                                                                                                ; 1       ;
; display:inst3|hour_a[0]~4                                                                                                                ; 1       ;
; display:inst3|hour_a[0]~2                                                                                                                ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_30_result_int[4]~7 ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_30_result_int[3]~5 ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_30_result_int[3]~4 ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_30_result_int[2]~3 ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_30_result_int[2]~2 ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_30_result_int[1]~1 ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_30_result_int[1]~0 ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_29_result_int[4]~7 ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_29_result_int[3]~5 ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_29_result_int[3]~4 ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_29_result_int[2]~3 ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_29_result_int[1]~1 ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_28_result_int[4]~7 ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_28_result_int[3]~5 ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_28_result_int[3]~4 ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_28_result_int[2]~3 ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_28_result_int[1]~1 ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_27_result_int[4]~7 ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_27_result_int[3]~5 ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_27_result_int[3]~4 ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_27_result_int[2]~3 ; 1       ;
; display:inst3|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_27_result_int[1]~1 ; 1       ;
; display:inst3|Add0~13                                                                                                                    ; 1       ;
; display:inst3|Add0~11                                                                                                                    ; 1       ;
; display:inst3|Add0~9                                                                                                                     ; 1       ;
; display:inst3|Add0~7                                                                                                                     ; 1       ;
; display:inst3|Add0~5                                                                                                                     ; 1       ;
; display:inst3|Add0~3                                                                                                                     ; 1       ;
; display:inst3|Add0~1                                                                                                                     ; 1       ;
; display:inst3|min_a[0]~9                                                                                                                 ; 1       ;
; display:inst3|min_a[0]~8                                                                                                                 ; 1       ;
; display:inst3|min_a[0]~6                                                                                                                 ; 1       ;
; display:inst3|min_a[0]~4                                                                                                                 ; 1       ;
; display:inst3|min_a[0]~2                                                                                                                 ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_30_result_int[4]~7 ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_30_result_int[3]~5 ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_30_result_int[3]~4 ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_30_result_int[2]~3 ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_30_result_int[2]~2 ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_30_result_int[1]~1 ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_30_result_int[1]~0 ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_29_result_int[4]~7 ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_29_result_int[3]~5 ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_29_result_int[3]~4 ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_29_result_int[2]~3 ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_29_result_int[1]~1 ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_28_result_int[4]~7 ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_28_result_int[3]~5 ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_28_result_int[3]~4 ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_28_result_int[2]~3 ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_28_result_int[1]~1 ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_27_result_int[4]~7 ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_27_result_int[3]~5 ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_27_result_int[3]~4 ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_27_result_int[2]~3 ; 1       ;
; display:inst3|lpm_divide:Div1|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_27_result_int[1]~1 ; 1       ;
; display:inst3|Add1~13                                                                                                                    ; 1       ;
; display:inst3|Add1~11                                                                                                                    ; 1       ;
; display:inst3|Add1~9                                                                                                                     ; 1       ;
; display:inst3|Add1~7                                                                                                                     ; 1       ;
; display:inst3|Add1~5                                                                                                                     ; 1       ;
; display:inst3|Add1~3                                                                                                                     ; 1       ;
; display:inst3|Add1~1                                                                                                                     ; 1       ;
; display:inst3|sec_a[0]~9                                                                                                                 ; 1       ;
; display:inst3|sec_a[0]~8                                                                                                                 ; 1       ;
; display:inst3|sec_a[0]~6                                                                                                                 ; 1       ;
; display:inst3|sec_a[0]~4                                                                                                                 ; 1       ;
; display:inst3|sec_a[0]~2                                                                                                                 ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_30_result_int[4]~7 ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_30_result_int[3]~5 ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_30_result_int[3]~4 ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_30_result_int[2]~3 ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_30_result_int[2]~2 ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_30_result_int[1]~1 ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_30_result_int[1]~0 ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_29_result_int[4]~7 ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_29_result_int[3]~5 ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_29_result_int[3]~4 ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_29_result_int[2]~3 ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_29_result_int[1]~1 ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_28_result_int[4]~7 ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_28_result_int[3]~5 ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_28_result_int[3]~4 ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_28_result_int[2]~3 ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_28_result_int[1]~1 ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_27_result_int[4]~7 ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_27_result_int[3]~5 ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_27_result_int[3]~4 ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_27_result_int[2]~3 ; 1       ;
; display:inst3|lpm_divide:Div2|lpm_divide_0jm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_47f:divider|add_sub_27_result_int[1]~1 ; 1       ;
; display:inst3|Add2~13                                                                                                                    ; 1       ;
; display:inst3|Add2~11                                                                                                                    ; 1       ;
; display:inst3|Add2~9                                                                                                                     ; 1       ;
; display:inst3|Add2~7                                                                                                                     ; 1       ;
; display:inst3|Add2~5                                                                                                                     ; 1       ;
; display:inst3|Add2~3                                                                                                                     ; 1       ;
; display:inst3|Add2~1                                                                                                                     ; 1       ;
; fenpin:inst|Add0~50                                                                                                                      ; 1       ;
; fenpin:inst|Add0~49                                                                                                                      ; 1       ;
; fenpin:inst|Add0~48                                                                                                                      ; 1       ;
; fenpin:inst|Add0~47                                                                                                                      ; 1       ;
; fenpin:inst|Add0~46                                                                                                                      ; 1       ;
; fenpin:inst|Add0~45                                                                                                                      ; 1       ;
; fenpin:inst|Add0~44                                                                                                                      ; 1       ;
; fenpin:inst|Add0~43                                                                                                                      ; 1       ;
; fenpin:inst|Add0~42                                                                                                                      ; 1       ;
; fenpin:inst|Add0~41                                                                                                                      ; 1       ;
; fenpin:inst|Add0~40                                                                                                                      ; 1       ;
; fenpin:inst|Add0~39                                                                                                                      ; 1       ;
; fenpin:inst|Add0~38                                                                                                                      ; 1       ;
; fenpin:inst|Add0~37                                                                                                                      ; 1       ;
; fenpin:inst|Add0~36                                                                                                                      ; 1       ;
; fenpin:inst|Add0~35                                                                                                                      ; 1       ;
; fenpin:inst|Add0~34                                                                                                                      ; 1       ;
; fenpin:inst|Add0~33                                                                                                                      ; 1       ;
; fenpin:inst|Add0~32                                                                                                                      ; 1       ;
+------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 698 / 32,401 ( 2 % )   ;
; C16 interconnects     ; 7 / 1,326 ( < 1 % )    ;
; C4 interconnects      ; 223 / 21,816 ( 1 % )   ;
; Direct links          ; 296 / 32,401 ( < 1 % ) ;
; Global clocks         ; 4 / 10 ( 40 % )        ;
; Local interconnects   ; 458 / 10,320 ( 4 % )   ;
; R24 interconnects     ; 3 / 1,289 ( < 1 % )    ;
; R4 interconnects      ; 301 / 28,186 ( 1 % )   ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.14) ; Number of LABs  (Total = 57) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 5                            ;
; 2                                           ; 1                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 4                            ;
; 11                                          ; 0                            ;
; 12                                          ; 2                            ;
; 13                                          ; 2                            ;
; 14                                          ; 5                            ;
; 15                                          ; 6                            ;
; 16                                          ; 30                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.07) ; Number of LABs  (Total = 57) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 43                           ;
; 1 Clock enable                     ; 11                           ;
; 1 Sync. clear                      ; 1                            ;
; 1 Sync. load                       ; 3                            ;
; 2 Clocks                           ; 3                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 16.26) ; Number of LABs  (Total = 57) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 4                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 1                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 3                            ;
; 13                                           ; 1                            ;
; 14                                           ; 3                            ;
; 15                                           ; 12                           ;
; 16                                           ; 1                            ;
; 17                                           ; 3                            ;
; 18                                           ; 1                            ;
; 19                                           ; 1                            ;
; 20                                           ; 4                            ;
; 21                                           ; 4                            ;
; 22                                           ; 1                            ;
; 23                                           ; 6                            ;
; 24                                           ; 1                            ;
; 25                                           ; 3                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.79) ; Number of LABs  (Total = 57) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 6                            ;
; 2                                               ; 2                            ;
; 3                                               ; 3                            ;
; 4                                               ; 2                            ;
; 5                                               ; 1                            ;
; 6                                               ; 10                           ;
; 7                                               ; 6                            ;
; 8                                               ; 4                            ;
; 9                                               ; 6                            ;
; 10                                              ; 6                            ;
; 11                                              ; 2                            ;
; 12                                              ; 0                            ;
; 13                                              ; 3                            ;
; 14                                              ; 2                            ;
; 15                                              ; 0                            ;
; 16                                              ; 1                            ;
; 17                                              ; 0                            ;
; 18                                              ; 0                            ;
; 19                                              ; 1                            ;
; 20                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 10.95) ; Number of LABs  (Total = 57) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 2                            ;
; 4                                            ; 4                            ;
; 5                                            ; 5                            ;
; 6                                            ; 2                            ;
; 7                                            ; 1                            ;
; 8                                            ; 3                            ;
; 9                                            ; 4                            ;
; 10                                           ; 2                            ;
; 11                                           ; 5                            ;
; 12                                           ; 6                            ;
; 13                                           ; 5                            ;
; 14                                           ; 2                            ;
; 15                                           ; 2                            ;
; 16                                           ; 7                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 24           ; 0            ; 24           ; 0            ; 0            ; 52        ; 24           ; 0            ; 52        ; 52        ; 0            ; 36           ; 0            ; 0            ; 16           ; 0            ; 36           ; 16           ; 0            ; 0            ; 0            ; 36           ; 0            ; 0            ; 0            ; 0            ; 0            ; 52        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 28           ; 52           ; 28           ; 52           ; 52           ; 0         ; 28           ; 52           ; 0         ; 0         ; 52           ; 16           ; 52           ; 52           ; 36           ; 52           ; 16           ; 36           ; 52           ; 52           ; 52           ; 16           ; 52           ; 52           ; 52           ; 52           ; 52           ; 0         ; 52           ; 52           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; led                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; c                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; f                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; g                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel0               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel1               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel2               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel3               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel4               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel5               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_Light          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hour[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hour[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hour[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hour[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hour[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hour[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hour[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; min[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; min[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; min[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; min[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; min[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; min[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; min[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sec[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sec[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sec[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sec[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sec[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sec[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sec[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_Freq           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S6                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S1                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S5                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S8                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S7                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLRN               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_test           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Switch             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S2                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; time_Change        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hour_UP            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; K1                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S4                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S3                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CLK             ; CLK                  ; 5.4               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+----------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                        ;
+------------------------+-------------------------+-------------------+
; Source Register        ; Destination Register    ; Delay Added in ns ;
+------------------------+-------------------------+-------------------+
; fenpin:inst|clk_1HZ    ; fenpin:inst|clk_1HZ     ; 2.118             ;
; fenpin:inst|clk_1KHZ   ; fenpin:inst|clk_1KHZ    ; 1.946             ;
; fenpin:inst|count4[26] ; fenpin:inst|clk_1KHZ    ; 0.936             ;
; fenpin:inst|count4[25] ; fenpin:inst|clk_1KHZ    ; 0.936             ;
; fenpin:inst|count4[24] ; fenpin:inst|clk_1KHZ    ; 0.936             ;
; fenpin:inst|count4[23] ; fenpin:inst|clk_1KHZ    ; 0.936             ;
; fenpin:inst|count4[22] ; fenpin:inst|clk_1KHZ    ; 0.936             ;
; fenpin:inst|count4[21] ; fenpin:inst|clk_1KHZ    ; 0.936             ;
; fenpin:inst|count4[20] ; fenpin:inst|clk_1KHZ    ; 0.936             ;
; fenpin:inst|count4[19] ; fenpin:inst|clk_1KHZ    ; 0.936             ;
; fenpin:inst|count4[18] ; fenpin:inst|clk_1KHZ    ; 0.936             ;
; fenpin:inst|count4[17] ; fenpin:inst|clk_1KHZ    ; 0.936             ;
; fenpin:inst|count4[16] ; fenpin:inst|clk_1KHZ    ; 0.936             ;
; fenpin:inst|count4[13] ; fenpin:inst|clk_1KHZ    ; 0.936             ;
; fenpin:inst|count4[12] ; fenpin:inst|clk_1KHZ    ; 0.936             ;
; fenpin:inst|count4[11] ; fenpin:inst|clk_1KHZ    ; 0.936             ;
; fenpin:inst|count4[10] ; fenpin:inst|clk_1KHZ    ; 0.936             ;
; fenpin:inst|count4[9]  ; fenpin:inst|clk_1KHZ    ; 0.936             ;
; fenpin:inst|count4[8]  ; fenpin:inst|clk_1KHZ    ; 0.936             ;
; fenpin:inst|count4[15] ; fenpin:inst|clk_1KHZ    ; 0.936             ;
; fenpin:inst|count4[6]  ; fenpin:inst|clk_1KHZ    ; 0.936             ;
; fenpin:inst|count4[5]  ; fenpin:inst|clk_1KHZ    ; 0.936             ;
; fenpin:inst|count4[4]  ; fenpin:inst|clk_1KHZ    ; 0.936             ;
; fenpin:inst|count4[3]  ; fenpin:inst|clk_1KHZ    ; 0.936             ;
; fenpin:inst|count4[2]  ; fenpin:inst|clk_1KHZ    ; 0.936             ;
; fenpin:inst|count2[1]  ; fenpin:inst|clk_1KHZ    ; 0.936             ;
; fenpin:inst|count4[7]  ; fenpin:inst|clk_1KHZ    ; 0.936             ;
; fenpin:inst|count4[14] ; fenpin:inst|clk_1KHZ    ; 0.936             ;
; fenpin:inst|count2[0]  ; fenpin:inst|clk_1KHZ    ; 0.936             ;
; fenpin:inst|count1[25] ; fenpin:inst|clk_1HZ     ; 0.746             ;
; fenpin:inst|count1[24] ; fenpin:inst|clk_1HZ     ; 0.746             ;
; fenpin:inst|count1[22] ; fenpin:inst|clk_1HZ     ; 0.746             ;
; fenpin:inst|count1[21] ; fenpin:inst|clk_1HZ     ; 0.746             ;
; fenpin:inst|count1[20] ; fenpin:inst|clk_1HZ     ; 0.746             ;
; fenpin:inst|count1[19] ; fenpin:inst|clk_1HZ     ; 0.746             ;
; fenpin:inst|count1[18] ; fenpin:inst|clk_1HZ     ; 0.746             ;
; fenpin:inst|count1[17] ; fenpin:inst|clk_1HZ     ; 0.746             ;
; fenpin:inst|count1[16] ; fenpin:inst|clk_1HZ     ; 0.746             ;
; fenpin:inst|count1[15] ; fenpin:inst|clk_1HZ     ; 0.746             ;
; fenpin:inst|count1[14] ; fenpin:inst|clk_1HZ     ; 0.746             ;
; fenpin:inst|count1[13] ; fenpin:inst|clk_1HZ     ; 0.746             ;
; fenpin:inst|count1[12] ; fenpin:inst|clk_1HZ     ; 0.746             ;
; fenpin:inst|count1[8]  ; fenpin:inst|clk_1HZ     ; 0.746             ;
; fenpin:inst|count1[9]  ; fenpin:inst|clk_1HZ     ; 0.746             ;
; fenpin:inst|count1[10] ; fenpin:inst|clk_1HZ     ; 0.746             ;
; fenpin:inst|count1[11] ; fenpin:inst|clk_1HZ     ; 0.746             ;
; fenpin:inst|count1[7]  ; fenpin:inst|clk_1HZ     ; 0.746             ;
; fenpin:inst|count1[6]  ; fenpin:inst|clk_1HZ     ; 0.746             ;
; fenpin:inst|count1[23] ; fenpin:inst|clk_1HZ     ; 0.746             ;
; fenpin:inst|count1[5]  ; fenpin:inst|clk_1HZ     ; 0.380             ;
; fenpin:inst|count1[4]  ; fenpin:inst|clk_1HZ     ; 0.380             ;
; fenpin:inst|count1[3]  ; fenpin:inst|clk_1HZ     ; 0.380             ;
; fenpin:inst|count1[2]  ; fenpin:inst|clk_1HZ     ; 0.380             ;
; fenpin:inst|count1[1]  ; fenpin:inst|clk_1HZ     ; 0.380             ;
; fenpin:inst|count1[26] ; fenpin:inst|clk_1HZ     ; 0.380             ;
; core:inst4|sec_out[1]  ; display:inst3|sec_b[1]  ; 0.083             ;
; core:inst4|hour_out[1] ; display:inst3|hour_b[1] ; 0.012             ;
+------------------------+-------------------------+-------------------+
Note: This table only shows the top 57 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE6F17C8 for design "DigitalClock"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 28 pins of 52 total pins
    Info (169086): Pin led_Light not assigned to an exact location on the device
    Info (169086): Pin hour[6] not assigned to an exact location on the device
    Info (169086): Pin hour[5] not assigned to an exact location on the device
    Info (169086): Pin hour[4] not assigned to an exact location on the device
    Info (169086): Pin hour[3] not assigned to an exact location on the device
    Info (169086): Pin hour[2] not assigned to an exact location on the device
    Info (169086): Pin hour[1] not assigned to an exact location on the device
    Info (169086): Pin hour[0] not assigned to an exact location on the device
    Info (169086): Pin min[6] not assigned to an exact location on the device
    Info (169086): Pin min[5] not assigned to an exact location on the device
    Info (169086): Pin min[4] not assigned to an exact location on the device
    Info (169086): Pin min[3] not assigned to an exact location on the device
    Info (169086): Pin min[2] not assigned to an exact location on the device
    Info (169086): Pin min[1] not assigned to an exact location on the device
    Info (169086): Pin min[0] not assigned to an exact location on the device
    Info (169086): Pin sec[6] not assigned to an exact location on the device
    Info (169086): Pin sec[5] not assigned to an exact location on the device
    Info (169086): Pin sec[4] not assigned to an exact location on the device
    Info (169086): Pin sec[3] not assigned to an exact location on the device
    Info (169086): Pin sec[2] not assigned to an exact location on the device
    Info (169086): Pin sec[1] not assigned to an exact location on the device
    Info (169086): Pin sec[0] not assigned to an exact location on the device
    Info (169086): Pin led_Freq not assigned to an exact location on the device
    Info (169086): Pin CLRN not assigned to an exact location on the device
    Info (169086): Pin clk_test not assigned to an exact location on the device
    Info (169086): Pin Switch not assigned to an exact location on the device
    Info (169086): Pin time_Change not assigned to an exact location on the device
    Info (169086): Pin hour_UP not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DigitalClock.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLK~input (placed in PIN E1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node clk_test~input (placed in PIN M2 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node fenpin:inst|clk_1KHZ 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node fenpin:inst|clk_1KHZ~1
Info (176353): Automatically promoted node fenpin:inst|clk_1HZ 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node fenpin:inst|clk_1HZ~3
        Info (176357): Destination node fenpin:inst|clk_1HZ~4
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 27 (unused VREF, 2.5V VCCIO, 5 input, 22 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 2.5V VCCIO pins. 8 total pin(s) used --  9 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 2.5V VCCIO pins. 8 total pin(s) used --  11 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 2.5V VCCIO pins. 2 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  27 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  13 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 4 total pin(s) used --  22 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 2.5V VCCIO pins. 7 total pin(s) used --  19 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X0_Y12 to location X10_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.56 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file E:/Quartus/DigitalClock/output_files/DigitalClock.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4961 megabytes
    Info: Processing ended: Tue Dec 29 10:54:35 2020
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:08


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/Quartus/DigitalClock/output_files/DigitalClock.fit.smsg.


