## 🏗️ 팀원 소개
### 🛠️ 양지훈 | Verilog 설계 & 시뮬레이션 담당 #### 인하대학교 정보통신공학과  
`Full Adder의 Verilog 설계 및 테스트벤치 구현을 담당했습니다.`
- Verilog를 기반으로 Full Adder 설계 & 시뮬레이션
- 입력 데이터를 받아 연산을 수행하고 결과를 저장하는 테스트벤치 작성 
- Python과 Verilog의 출력을 비교하여 검증하는 Python 스크립트 개발 


<br>

### 💻 유승우 | 테스트 입력 데이터 생성 및 검증 자동화 담당 | 광운대학교 전자공학과
`입력 데이터 자동 생성과 검증 데이터 기록 시스템을 구축했습니다.`  
- 다양한 패턴의 랜덤 입력값을 생성하여 input.txt에 저장하는 Python 스크립트 개발
- Python과 Verilog의 결과를 비교하여 일치 여부를 CSV 파일로 기록 
- edge case 생성 및 입력 스크립트 개발 

<br>

### 🔍 오고은 | 프로젝트 총괄 & 자동화 시스템 구축 | 아주대학교 전자공학과  
`n-bit 가산기 설계 자동화, CI/CD 자동화를 담당했습니다.`
- GitHub Actions을 활용한 CI/CD 자동화 구축
- n-bit Adder, testbench 자동 생성하는 Python 스크립트 개발
<br>

### 🚀 유진모 | 프로젝트 기획 & 연구 | 가천대학교 전자공학과
`개발 방향성 제안 및 관련 논문 조사, 엣지 케이스 생성 로직 개발을 담당했습니다.`
- 프로젝트 기획 및 아이디어 구체화
- Verilog & Python 기반의 검증 자동화 관련 논문 조사
- edge case 생성 및 입력 스크립트 개발 (edge_case.py)
<br>
