# 逻辑综合和物理设计面试问题集5
December 12, 2020 by [Team VLSI](https://teamvlsi.com/author/team-vlsi)

代码：CYPR2Y102020PD

### 介绍与经历

1. 自我介绍
2. 解释一下你曾经参与的项目。（工作类型和使用的工具）

### 综合

1. 解释一下综合流程以及每个阶段的具体内容。（需要的输入、详细说明、通用阶段、映射和优化阶段）
解释一下综合的输入。
2. 区分逻辑综合和物理综合。（它们之间的质量影响）
3. 线路负载模型（WLM）、模式、树的类型
4. WLM 方法中的延迟计算。（基于负载驱动的延迟计算）

### 布局与布线

1. 布局与布线的输入是什么，初步检查需要做什么？
2. 如何检查网表的唯一性？
3. 解释布局与布线中的各个阶段。
4. 解释有用的失调以及它对设计的影响。
5. 我们如何实现更好的插入延迟？
<br>

6. 解释一下你解决的时钟树合成（CTS）问题。
7. 在晶体管级别解释物理单元。
8. 解释UPF、电源域、供电设置、隔离单元、保持寄存器。
9. 馈通插入过程以及减少它们的方法。你是如何进行分区并改善与分区相关的大小、端口创建、拥塞。

### RTL

1. 同步复位和异步复位的 RTL 代码。（我们如何为此编写 always 块？）
2. 如何为 FSM 编写 RTL 代码？（解释需要多少个 always 块以及每个的重要性）
3. 为交通灯系统编写 RTL 代码。

### 签核

1. 解释 LEC 过程以及针对非等效点遇到的问题和解决方法。
2. 我们如何修复时序建立时间和保持时间违例？
3. 解释动态和静态功耗消耗以及减少它们的方法。
4. 如果芯片已经加工，并且存在保持时序违例，那么你会怎么做？（除了说芯片不会正常工作）
5. 与查找空模块、Unix 命令相关的脚本编写。

感谢一位活跃的成员分享了这些问题。非常感谢您的贡献！


## 谢谢

原文链接：https://teamvlsi.com/2020/12/synthesis-and-physical-design-interview-questions-question-set-5.html