TimeQuest Timing Analyzer report for top_de2
Mon Oct 10 11:00:40 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'clock50m'
 13. Slow Model Setup: 'clockext'
 14. Slow Model Setup: 'clock27m'
 15. Slow Model Hold: 'clock27m'
 16. Slow Model Hold: 'clock50m'
 17. Slow Model Hold: 'clockext'
 18. Slow Model Recovery: 'clock50m'
 19. Slow Model Removal: 'clock50m'
 20. Slow Model Minimum Pulse Width: 'clock50m'
 21. Slow Model Minimum Pulse Width: 'clockext'
 22. Slow Model Minimum Pulse Width: 'clock27m'
 23. Slow Model Minimum Pulse Width: 'altera_reserved_tck'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Propagation Delay
 29. Minimum Propagation Delay
 30. Output Enable Times
 31. Minimum Output Enable Times
 32. Output Disable Times
 33. Minimum Output Disable Times
 34. Fast Model Setup Summary
 35. Fast Model Hold Summary
 36. Fast Model Recovery Summary
 37. Fast Model Removal Summary
 38. Fast Model Minimum Pulse Width Summary
 39. Fast Model Setup: 'clock50m'
 40. Fast Model Setup: 'clockext'
 41. Fast Model Setup: 'clock27m'
 42. Fast Model Hold: 'clock27m'
 43. Fast Model Hold: 'clock50m'
 44. Fast Model Hold: 'clockext'
 45. Fast Model Recovery: 'clock50m'
 46. Fast Model Removal: 'clock50m'
 47. Fast Model Minimum Pulse Width: 'clock50m'
 48. Fast Model Minimum Pulse Width: 'clockext'
 49. Fast Model Minimum Pulse Width: 'clock27m'
 50. Fast Model Minimum Pulse Width: 'altera_reserved_tck'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Propagation Delay
 56. Minimum Propagation Delay
 57. Output Enable Times
 58. Minimum Output Enable Times
 59. Output Disable Times
 60. Minimum Output Disable Times
 61. Multicorner Timing Analysis Summary
 62. Setup Times
 63. Hold Times
 64. Clock to Output Times
 65. Minimum Clock to Output Times
 66. Progagation Delay
 67. Minimum Progagation Delay
 68. Setup Transfers
 69. Hold Transfers
 70. Recovery Transfers
 71. Removal Transfers
 72. Report TCCS
 73. Report RSKM
 74. Unconstrained Paths
 75. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; top_de2                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------+
; SDC File List                                                                              ;
+--------------------------------------------------------+--------+--------------------------+
; SDC File Path                                          ; Status ; Read at                  ;
+--------------------------------------------------------+--------+--------------------------+
; nios2/synthesis/submodules/altera_reset_controller.sdc ; OK     ; Mon Oct 10 11:00:37 2022 ;
; nios2/synthesis/submodules/nios2_nios2_qsys_0.sdc      ; OK     ; Mon Oct 10 11:00:37 2022 ;
; top_de2.sdc                                            ; OK     ; Mon Oct 10 11:00:37 2022 ;
+--------------------------------------------------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                    ;
+---------------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; Clock Name          ; Type ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                 ;
+---------------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; altera_reserved_tck ; Base ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { altera_reserved_tck } ;
; clock27m            ; Base ; 37.000  ; 27.03 MHz ; 0.000 ; 18.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_27 }            ;
; clock50m            ; Base ; 20.000  ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }            ;
; clockext            ; Base ; 20.000  ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { EXT_CLOCK }           ;
+---------------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 79.1 MHz   ; 79.1 MHz        ; clock50m   ;      ;
; 213.13 MHz ; 213.13 MHz      ; clockext   ;      ;
; 227.07 MHz ; 227.07 MHz      ; clock27m   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clock50m ; 7.358  ; 0.000         ;
; clockext ; 15.308 ; 0.000         ;
; clock27m ; 32.596 ; 0.000         ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clock27m ; 0.391 ; 0.000         ;
; clock50m ; 0.391 ; 0.000         ;
; clockext ; 0.391 ; 0.000         ;
+----------+-------+---------------+


+-----------------------------------+
; Slow Model Recovery Summary       ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clock50m ; 16.515 ; 0.000         ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Removal Summary       ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clock50m ; 3.234 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------------------+
; Slow Model Minimum Pulse Width Summary       ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clock50m            ; 7.500  ; 0.000         ;
; clockext            ; 9.000  ; 0.000         ;
; clock27m            ; 17.500 ; 0.000         ;
; altera_reserved_tck ; 97.778 ; 0.000         ;
+---------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock50m'                                                                                                                                                                                                                                                                                                                        ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                         ; To Node                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 7.358 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.015     ; 12.663     ;
; 7.529 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.015     ; 12.492     ;
; 7.582 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.015     ; 12.439     ;
; 7.675 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[23]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.015     ; 12.346     ;
; 7.680 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[15]                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 12.339     ;
; 7.753 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.015     ; 12.268     ;
; 7.785 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[16]                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 12.234     ;
; 7.820 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[21]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.015     ; 12.201     ;
; 7.846 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[23]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.015     ; 12.175     ;
; 7.851 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[15]                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 12.168     ;
; 7.921 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[11]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 12.104     ;
; 7.925 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[19]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.015     ; 12.096     ;
; 7.956 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[16]                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 12.063     ;
; 7.991 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[21]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.015     ; 12.030     ;
; 8.003 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[18]                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 12.015     ;
; 8.026 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[13]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 11.999     ;
; 8.055 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[20]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.015     ; 11.966     ;
; 8.071 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; -0.015     ; 11.950     ;
; 8.072 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; -0.015     ; 11.949     ;
; 8.087 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[16]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 11.938     ;
; 8.092 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[11]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 11.933     ;
; 8.096 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[19]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.015     ; 11.925     ;
; 8.123 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[9]                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 11.900     ;
; 8.158 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.016     ; 11.862     ;
; 8.174 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[18]                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 11.844     ;
; 8.184 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[14]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 11.841     ;
; 8.197 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[13]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 11.828     ;
; 8.217 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[10]                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 11.802     ;
; 8.226 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[20]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.015     ; 11.795     ;
; 8.244 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[11]                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 11.775     ;
; 8.258 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[16]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 11.767     ;
; 8.261 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[17]                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 11.757     ;
; 8.278 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[7]                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 11.745     ;
; 8.294 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[9]                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 11.729     ;
; 8.295 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; -0.015     ; 11.726     ;
; 8.296 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; -0.015     ; 11.725     ;
; 8.311 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 11.714     ;
; 8.312 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]                    ; clock50m     ; clock50m    ; 20.000       ; -0.019     ; 11.705     ;
; 8.312 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[1]                    ; clock50m     ; clock50m    ; 20.000       ; -0.019     ; 11.705     ;
; 8.317 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[17]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 11.708     ;
; 8.329 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.016     ; 11.691     ;
; 8.355 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[14]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 11.670     ;
; 8.372 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[15]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 11.653     ;
; 8.388 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[10]                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 11.631     ;
; 8.388 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[23]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; -0.015     ; 11.633     ;
; 8.389 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[23]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; -0.015     ; 11.632     ;
; 8.393 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[15]                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 11.626     ;
; 8.394 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[15]                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 11.625     ;
; 8.408 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[6]                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.016     ; 11.612     ;
; 8.415 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[11]                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 11.604     ;
; 8.432 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[17]                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 11.586     ;
; 8.432 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 11.591     ;
; 8.449 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[7]                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 11.574     ;
; 8.482 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 11.543     ;
; 8.488 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[17]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 11.537     ;
; 8.498 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[16]                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 11.521     ;
; 8.499 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[16]                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 11.520     ;
; 8.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.000      ; 11.521     ;
; 8.533 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[21]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; -0.015     ; 11.488     ;
; 8.534 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[21]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; -0.015     ; 11.487     ;
; 8.536 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]                    ; clock50m     ; clock50m    ; 20.000       ; -0.019     ; 11.481     ;
; 8.536 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[1]                    ; clock50m     ; clock50m    ; 20.000       ; -0.019     ; 11.481     ;
; 8.543 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[15]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 11.482     ;
; 8.579 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[6]                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.016     ; 11.441     ;
; 8.603 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 11.420     ;
; 8.616 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.000      ; 11.420     ;
; 8.629 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[23]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]                    ; clock50m     ; clock50m    ; 20.000       ; -0.019     ; 11.388     ;
; 8.629 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[23]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[1]                    ; clock50m     ; clock50m    ; 20.000       ; -0.019     ; 11.388     ;
; 8.633 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted                       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.000      ; 11.403     ;
; 8.634 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[11]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 11.391     ;
; 8.634 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[15]                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]                    ; clock50m     ; clock50m    ; 20.000       ; -0.021     ; 11.381     ;
; 8.634 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[15]                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[1]                    ; clock50m     ; clock50m    ; 20.000       ; -0.021     ; 11.381     ;
; 8.635 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[11]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 11.390     ;
; 8.638 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[19]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; -0.015     ; 11.383     ;
; 8.639 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[19]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; -0.015     ; 11.382     ;
; 8.643 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[18]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 11.382     ;
; 8.662 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 11.361     ;
; 8.686 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.000      ; 11.350     ;
; 8.716 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[18]                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 11.302     ;
; 8.717 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[18]                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 11.301     ;
; 8.739 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[13]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 11.286     ;
; 8.739 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[16]                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]                    ; clock50m     ; clock50m    ; 20.000       ; -0.021     ; 11.276     ;
; 8.739 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[16]                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[1]                    ; clock50m     ; clock50m    ; 20.000       ; -0.021     ; 11.276     ;
; 8.740 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[13]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 11.285     ;
; 8.761 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|saved_grant[1]                                                      ; clock50m     ; clock50m    ; 20.000       ; -0.020     ; 11.255     ;
; 8.761 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|saved_grant[0]                                                      ; clock50m     ; clock50m    ; 20.000       ; -0.020     ; 11.255     ;
; 8.768 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[20]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; -0.015     ; 11.253     ;
; 8.769 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[20]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; -0.015     ; 11.252     ;
; 8.774 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[21]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]                    ; clock50m     ; clock50m    ; 20.000       ; -0.019     ; 11.243     ;
; 8.774 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[21]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[1]                    ; clock50m     ; clock50m    ; 20.000       ; -0.019     ; 11.243     ;
; 8.787 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.000      ; 11.249     ;
; 8.792 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[4]                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.016     ; 11.228     ;
; 8.798 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[14]                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 11.220     ;
; 8.800 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[16]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 11.225     ;
; 8.801 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[16]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 11.224     ;
; 8.804 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted                       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.000      ; 11.232     ;
; 8.814 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[18]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 11.211     ;
; 8.833 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 11.190     ;
; 8.836 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[9]                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 11.187     ;
; 8.837 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[9]                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 11.186     ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clockext'                                                                                                           ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 15.308 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 4.728      ;
; 15.519 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 4.517      ;
; 15.602 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 4.434      ;
; 15.823 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 4.203      ;
; 15.859 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 4.167      ;
; 15.923 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[14] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 4.113      ;
; 15.929 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 4.097      ;
; 15.931 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 4.103      ;
; 15.932 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 4.104      ;
; 15.937 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; -0.004     ; 4.095      ;
; 15.974 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 4.060      ;
; 16.034 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 3.992      ;
; 16.036 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 3.990      ;
; 16.070 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 3.956      ;
; 16.117 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 3.909      ;
; 16.140 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 3.886      ;
; 16.153 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 3.873      ;
; 16.158 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 3.868      ;
; 16.178 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[13] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.858      ;
; 16.204 ; clk_event_50m:C3|r_cnt[12] ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.832      ;
; 16.223 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 3.803      ;
; 16.241 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 3.793      ;
; 16.247 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 3.779      ;
; 16.255 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[12] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.781      ;
; 16.261 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[15] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.775      ;
; 16.267 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 3.759      ;
; 16.314 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.722      ;
; 16.330 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 3.696      ;
; 16.341 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 3.685      ;
; 16.369 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 3.657      ;
; 16.370 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.666      ;
; 16.413 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 3.613      ;
; 16.415 ; clk_event_50m:C3|r_cnt[12] ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.621      ;
; 16.438 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[14] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 3.588      ;
; 16.438 ; clk_event_50m:C3|r_cnt[24] ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.012      ; 3.610      ;
; 16.441 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 3.585      ;
; 16.446 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.012     ; 3.578      ;
; 16.447 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 3.579      ;
; 16.452 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 3.574      ;
; 16.452 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; -0.014     ; 3.570      ;
; 16.474 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[14] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 3.552      ;
; 16.478 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 3.548      ;
; 16.482 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.012     ; 3.542      ;
; 16.483 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 3.543      ;
; 16.488 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; -0.014     ; 3.534      ;
; 16.489 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; -0.012     ; 3.535      ;
; 16.498 ; clk_event_50m:C3|r_cnt[12] ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.538      ;
; 16.525 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; -0.012     ; 3.499      ;
; 16.544 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[14] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 3.482      ;
; 16.552 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 3.474      ;
; 16.552 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.012     ; 3.472      ;
; 16.553 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 3.473      ;
; 16.554 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 3.472      ;
; 16.556 ; clk_event_50m:C3|r_cnt[20] ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.014      ; 3.494      ;
; 16.557 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.012     ; 3.467      ;
; 16.558 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; -0.014     ; 3.464      ;
; 16.561 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 3.465      ;
; 16.581 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; -0.014     ; 3.441      ;
; 16.595 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; -0.012     ; 3.429      ;
; 16.613 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.012     ; 3.411      ;
; 16.624 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 3.402      ;
; 16.625 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 3.401      ;
; 16.635 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 3.391      ;
; 16.637 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; -0.014     ; 3.385      ;
; 16.651 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[14] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 3.375      ;
; 16.652 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 3.374      ;
; 16.656 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; -0.012     ; 3.368      ;
; 16.659 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.012     ; 3.365      ;
; 16.660 ; clk_event_50m:C3|r_cnt[13] ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.376      ;
; 16.660 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 3.366      ;
; 16.665 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; -0.014     ; 3.357      ;
; 16.681 ; clk_event_50m:C3|r_cnt[24] ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.355      ;
; 16.693 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[13] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 3.333      ;
; 16.697 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.339      ;
; 16.702 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; -0.012     ; 3.322      ;
; 16.705 ; clk_event_50m:C3|r_cnt[24] ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 3.329      ;
; 16.707 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 3.319      ;
; 16.712 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; -0.012     ; 3.312      ;
; 16.721 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.315      ;
; 16.727 ; clk_event_50m:C3|r_cnt[14] ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.309      ;
; 16.729 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[13] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 3.297      ;
; 16.735 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 3.291      ;
; 16.749 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.287      ;
; 16.755 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 3.279      ;
; 16.756 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 20.000       ; -0.012     ; 3.268      ;
; 16.765 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 3.261      ;
; 16.765 ; clk_event_50m:C3|r_cnt[13] ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.010      ; 3.281      ;
; 16.770 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[12] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 3.256      ;
; 16.773 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[14] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 3.253      ;
; 16.776 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[15] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 3.250      ;
; 16.780 ; clk_event_50m:C3|r_cnt[24] ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.256      ;
; 16.781 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.012     ; 3.243      ;
; 16.782 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 3.244      ;
; 16.787 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; -0.014     ; 3.235      ;
; 16.792 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 20.000       ; -0.012     ; 3.232      ;
; 16.795 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.241      ;
; 16.799 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[13] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 3.227      ;
; 16.799 ; clk_event_50m:C3|r_cnt[20] ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 3.239      ;
; 16.800 ; clk_event_50m:C3|r_cnt[16] ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.012      ; 3.248      ;
; 16.806 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[12] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 3.220      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock27m'                                                                                                           ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 32.596 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 4.440      ;
; 32.612 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 4.424      ;
; 32.652 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; -0.001     ; 4.383      ;
; 32.713 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; -0.001     ; 4.322      ;
; 32.716 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 4.320      ;
; 32.796 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 4.240      ;
; 32.938 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 4.098      ;
; 33.126 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.918      ;
; 33.142 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.902      ;
; 33.145 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[14] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.891      ;
; 33.162 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.882      ;
; 33.178 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[13] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.858      ;
; 33.178 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.866      ;
; 33.182 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 3.861      ;
; 33.218 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 3.825      ;
; 33.232 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.812      ;
; 33.243 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 3.800      ;
; 33.245 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 37.000       ; -0.001     ; 3.790      ;
; 33.246 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.798      ;
; 33.248 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.796      ;
; 33.262 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[12] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.774      ;
; 33.267 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[15] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.769      ;
; 33.279 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 3.764      ;
; 33.282 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.762      ;
; 33.288 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 3.755      ;
; 33.326 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.718      ;
; 33.339 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.705      ;
; 33.349 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 3.694      ;
; 33.352 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.692      ;
; 33.355 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.689      ;
; 33.362 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.682      ;
; 33.395 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 3.648      ;
; 33.432 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.612      ;
; 33.456 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 3.587      ;
; 33.459 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.585      ;
; 33.461 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.583      ;
; 33.468 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.576      ;
; 33.477 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.567      ;
; 33.484 ; clk_event_50m:C2|r_cnt[12] ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.552      ;
; 33.500 ; clk_event_50m:C2|r_cnt[12] ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.536      ;
; 33.504 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.540      ;
; 33.517 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 3.526      ;
; 33.539 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.505      ;
; 33.540 ; clk_event_50m:C2|r_cnt[12] ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; -0.001     ; 3.495      ;
; 33.569 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.475      ;
; 33.574 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.470      ;
; 33.578 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 3.465      ;
; 33.581 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.463      ;
; 33.585 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.459      ;
; 33.601 ; clk_event_50m:C2|r_cnt[12] ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; -0.001     ; 3.434      ;
; 33.604 ; clk_event_50m:C2|r_cnt[12] ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.432      ;
; 33.617 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 3.426      ;
; 33.625 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 3.418      ;
; 33.642 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.394      ;
; 33.644 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.400      ;
; 33.660 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.384      ;
; 33.661 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.383      ;
; 33.675 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[14] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.369      ;
; 33.681 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.363      ;
; 33.684 ; clk_event_50m:C2|r_cnt[12] ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.352      ;
; 33.686 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 3.357      ;
; 33.689 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.355      ;
; 33.700 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 3.343      ;
; 33.708 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[13] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.336      ;
; 33.711 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[14] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.333      ;
; 33.715 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.329      ;
; 33.718 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 3.325      ;
; 33.720 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 3.323      ;
; 33.731 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.313      ;
; 33.744 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.300      ;
; 33.744 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[13] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.300      ;
; 33.745 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.291      ;
; 33.748 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.288      ;
; 33.755 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.281      ;
; 33.759 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 37.000       ; -0.001     ; 3.276      ;
; 33.760 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.284      ;
; 33.761 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 3.282      ;
; 33.764 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.280      ;
; 33.769 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.275      ;
; 33.771 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 3.272      ;
; 33.775 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 3.268      ;
; 33.781 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[14] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.263      ;
; 33.792 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[12] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.252      ;
; 33.794 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.242      ;
; 33.797 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[15] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.247      ;
; 33.800 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 3.243      ;
; 33.803 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.241      ;
; 33.811 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 3.232      ;
; 33.814 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[13] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.230      ;
; 33.821 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 3.222      ;
; 33.826 ; clk_event_50m:C2|r_cnt[12] ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.210      ;
; 33.828 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[12] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.216      ;
; 33.832 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 3.211      ;
; 33.833 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[15] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.211      ;
; 33.835 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.209      ;
; 33.844 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.200      ;
; 33.851 ; clk_event_50m:C2|r_cnt[23] ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; -0.001     ; 3.184      ;
; 33.857 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.187      ;
; 33.861 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 3.182      ;
; 33.864 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 3.180      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock27m'                                                                                                           ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; toggle0:C5|r_toggle        ; toggle0:C5|r_toggle        ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.802 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[4]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; clk_event_50m:C2|r_cnt[24] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.068      ;
; 0.806 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[1]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[6]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.072      ;
; 0.835 ; clk_event_50m:C2|r_cnt[16] ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; clk_event_50m:C2|r_cnt[18] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.101      ;
; 0.838 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[2]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[3]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.105      ;
; 0.840 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[5]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.106      ;
; 0.841 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.107      ;
; 1.007 ; clk_event_50m:C2|r_sig     ; toggle0:C5|r_toggle        ; clock27m     ; clock27m    ; 0.000        ; 0.001      ; 1.274      ;
; 1.053 ; clk_event_50m:C2|r_cnt[25] ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.319      ;
; 1.176 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.442      ;
; 1.185 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.451      ;
; 1.185 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.451      ;
; 1.185 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.451      ;
; 1.189 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[2]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.455      ;
; 1.224 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[3]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.490      ;
; 1.225 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[4]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.491      ;
; 1.226 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[6]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.492      ;
; 1.227 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.493      ;
; 1.256 ; clk_event_50m:C2|r_cnt[22] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.522      ;
; 1.256 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.522      ;
; 1.256 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.522      ;
; 1.260 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[3]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.526      ;
; 1.277 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[5]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.543      ;
; 1.292 ; clk_event_50m:C2|r_cnt[16] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.558      ;
; 1.295 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[4]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.561      ;
; 1.298 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.564      ;
; 1.327 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.593      ;
; 1.327 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.593      ;
; 1.331 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[4]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.597      ;
; 1.337 ; clk_event_50m:C2|r_cnt[15] ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; -0.001     ; 1.602      ;
; 1.344 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.610      ;
; 1.348 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[6]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.614      ;
; 1.368 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.634      ;
; 1.384 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[5]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.650      ;
; 1.398 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.664      ;
; 1.402 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.668      ;
; 1.411 ; clk_event_50m:C2|r_cnt[17] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; -0.001     ; 1.676      ;
; 1.414 ; clk_event_50m:C2|r_cnt[23] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; -0.001     ; 1.679      ;
; 1.439 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.705      ;
; 1.454 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[5]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.720      ;
; 1.455 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[6]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.721      ;
; 1.459 ; clk_event_50m:C2|r_cnt[21] ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.725      ;
; 1.473 ; clk_event_50m:C2|r_cnt[14] ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; -0.001     ; 1.738      ;
; 1.473 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.739      ;
; 1.476 ; clk_event_50m:C2|r_cnt[22] ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.742      ;
; 1.479 ; clk_event_50m:C2|r_cnt[15] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; -0.001     ; 1.744      ;
; 1.490 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.756      ;
; 1.490 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[5]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.756      ;
; 1.500 ; clk_event_50m:C2|r_cnt[19] ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.766      ;
; 1.504 ; clk_event_50m:C2|r_cnt[21] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; -0.001     ; 1.769      ;
; 1.510 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.776      ;
; 1.513 ; clk_event_50m:C2|r_cnt[13] ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; -0.001     ; 1.778      ;
; 1.525 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[6]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.791      ;
; 1.537 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.007      ; 1.810      ;
; 1.561 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.827      ;
; 1.561 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[6]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.827      ;
; 1.566 ; clk_event_50m:C2|r_cnt[20] ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.832      ;
; 1.572 ; clk_event_50m:C2|r_cnt[15] ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.838      ;
; 1.581 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.847      ;
; 1.597 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.863      ;
; 1.598 ; clk_event_50m:C2|r_cnt[22] ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.001      ; 1.865      ;
; 1.608 ; clk_event_50m:C2|r_cnt[12] ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.874      ;
; 1.608 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.007      ; 1.881      ;
; 1.615 ; clk_event_50m:C2|r_cnt[14] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; -0.001     ; 1.880      ;
; 1.629 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.895      ;
; 1.632 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.898      ;
; 1.633 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[12] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.899      ;
; 1.633 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.899      ;
; 1.637 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.903      ;
; 1.639 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.905      ;
; 1.639 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[0]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.905      ;
; 1.639 ; clk_event_50m:C2|r_cnt[20] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; -0.001     ; 1.904      ;
; 1.640 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[15] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.906      ;
; 1.642 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[13] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.908      ;
; 1.643 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[14] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.909      ;
; 1.643 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.909      ;
; 1.648 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[1]  ; clock27m     ; clock27m    ; 0.000        ; -0.008     ; 1.906      ;
; 1.655 ; clk_event_50m:C2|r_cnt[13] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; -0.001     ; 1.920      ;
; 1.659 ; clk_event_50m:C2|r_cnt[15] ; clk_event_50m:C2|r_cnt[15] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.925      ;
; 1.664 ; clk_event_50m:C2|r_cnt[18] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.930      ;
; 1.667 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.933      ;
; 1.668 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.934      ;
; 1.679 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; 0.007      ; 1.952      ;
; 1.703 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.969      ;
; 1.703 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.969      ;
; 1.707 ; clk_event_50m:C2|r_cnt[24] ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.973      ;
; 1.719 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[2]  ; clock27m     ; clock27m    ; 0.000        ; -0.008     ; 1.977      ;
; 1.721 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.007      ; 1.994      ;
; 1.731 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.997      ;
; 1.738 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 2.004      ;
; 1.739 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 2.005      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock50m'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                        ; To Node                                                                                                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|i_read                                                                                                                                                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|i_read                                                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_tristate_conduit_pin_sharer_0:tristate_conduit_pin_sharer_0|nios2_tristate_conduit_pin_sharer_0_pin_sharer:pin_sharer|selected_grant[0]                                          ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_tristate_conduit_pin_sharer_0:tristate_conduit_pin_sharer_0|nios2_tristate_conduit_pin_sharer_0_pin_sharer:pin_sharer|selected_grant[0]                                          ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][75]                                                                                      ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][75]                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[3]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[3]                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][55]                                                                                      ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][55]                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|count[0]                                                                                                                                     ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|count[0]                                                                                                                                     ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][76]                                                                                      ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][76]                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[1]                                                                                                                               ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[1]                                                                                                                               ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][10]                                                                                      ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][10]                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][44]                                                                                      ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][44]                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][9]                                                                                       ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][9]                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_agent:ext_flash_uas_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[0]                     ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_agent:ext_flash_uas_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[0]                     ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|jtag_rd              ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|jtag_rd              ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][3]                                                                                     ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][3]                                                                                     ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[3]                                                                                                                              ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[3]                                                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][4]                                                                                     ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][4]                                                                                     ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                               ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                               ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][82]                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][82]                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|hbreak_pending                                                                                                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|hbreak_pending                                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][6]                                                                                     ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][6]                                                                                     ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][5]                                                                                     ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][5]                                                                                     ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][7]                                                                                     ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][7]                                                                                     ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][0]                                                                                     ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][0]                                                                                     ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][1]                                                                                     ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][1]                                                                                     ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][2]                                                                                     ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][2]                                                                                     ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted                                                                                                      ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted                                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex1_s1_translator|wait_latency_counter[0]                                                                                                              ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex1_s1_translator|wait_latency_counter[0]                                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex2_s1_translator|wait_latency_counter[0]                                                                                                              ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex2_s1_translator|wait_latency_counter[0]                                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode1_s1_translator|wait_latency_counter[0]                                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode1_s1_translator|wait_latency_counter[0]                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode2_s1_translator|wait_latency_counter[0]                                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode2_s1_translator|wait_latency_counter[0]                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode4_s1_translator|wait_latency_counter[0]                                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode4_s1_translator|wait_latency_counter[0]                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode3_s1_translator|wait_latency_counter[0]                                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode3_s1_translator|wait_latency_counter[0]                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex3_s1_translator|wait_latency_counter[0]                                                                                                              ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex3_s1_translator|wait_latency_counter[0]                                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode0_s1_translator|wait_latency_counter[0]                                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode0_s1_translator|wait_latency_counter[0]                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period1_s1_translator|wait_latency_counter[0]                                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period1_s1_translator|wait_latency_counter[0]                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode5_s1_translator|wait_latency_counter[0]                                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode5_s1_translator|wait_latency_counter[0]                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode7_s1_translator|wait_latency_counter[0]                                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode7_s1_translator|wait_latency_counter[0]                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode6_s1_translator|wait_latency_counter[0]                                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode6_s1_translator|wait_latency_counter[0]                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period4_s1_translator|wait_latency_counter[0]                                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period4_s1_translator|wait_latency_counter[0]                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period5_s1_translator|wait_latency_counter[0]                                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period5_s1_translator|wait_latency_counter[0]                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period2_s1_translator|wait_latency_counter[0]                                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period2_s1_translator|wait_latency_counter[0]                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period3_s1_translator|wait_latency_counter[0]                                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period3_s1_translator|wait_latency_counter[0]                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period6_s1_translator|wait_latency_counter[0]                                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period6_s1_translator|wait_latency_counter[0]                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period7_s1_translator|wait_latency_counter[0]                                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period7_s1_translator|wait_latency_counter[0]                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period0_s1_translator|wait_latency_counter[0]                                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period0_s1_translator|wait_latency_counter[0]                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:push_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:push_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:push_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:push_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:push_s1_translator|wait_latency_counter[0]                                                                                                              ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:push_s1_translator|wait_latency_counter[0]                                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex0_s1_translator|wait_latency_counter[0]                                                                                                              ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex0_s1_translator|wait_latency_counter[0]                                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                               ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                               ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                               ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                               ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:uart_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:uart_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:uart_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:uart_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:uart_0_s1_translator|wait_latency_counter[0]                                                                                                            ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:uart_0_s1_translator|wait_latency_counter[0]                                                                                                            ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                                                                                                     ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                                                                                                     ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|end_begintransfer                                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|end_begintransfer                                                                                                  ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|monitor_error  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|monitor_error  ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|break_on_reset ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|break_on_reset ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clockext'                                                                                                           ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; toggle0:C6|r_toggle        ; toggle0:C6|r_toggle        ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.657      ;
; 0.795 ; clk_event_50m:C3|r_cnt[24] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.061      ;
; 0.801 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[4]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.068      ;
; 0.805 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[6]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[1]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.072      ;
; 0.838 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[2]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[3]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; clk_event_50m:C3|r_cnt[18] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.105      ;
; 0.840 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[5]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.106      ;
; 0.841 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.107      ;
; 0.842 ; clk_event_50m:C3|r_cnt[16] ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.108      ;
; 0.918 ; clk_event_50m:C3|r_sig     ; toggle0:C6|r_toggle        ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.184      ;
; 1.184 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.450      ;
; 1.185 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.451      ;
; 1.185 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.451      ;
; 1.189 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[2]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.455      ;
; 1.224 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[3]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.490      ;
; 1.225 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[4]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.491      ;
; 1.226 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[6]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.492      ;
; 1.227 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.493      ;
; 1.255 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.521      ;
; 1.256 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.522      ;
; 1.259 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.525      ;
; 1.260 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[3]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.526      ;
; 1.269 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.535      ;
; 1.277 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[5]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.543      ;
; 1.295 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[4]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.561      ;
; 1.298 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.564      ;
; 1.299 ; clk_event_50m:C3|r_cnt[16] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.565      ;
; 1.326 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.592      ;
; 1.327 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.593      ;
; 1.330 ; clk_event_50m:C3|r_cnt[21] ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.596      ;
; 1.330 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.596      ;
; 1.331 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[4]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.597      ;
; 1.332 ; clk_event_50m:C3|r_cnt[21] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.598      ;
; 1.333 ; clk_event_50m:C3|r_cnt[15] ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 1.597      ;
; 1.344 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.610      ;
; 1.344 ; clk_event_50m:C3|r_cnt[23] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 1.608      ;
; 1.348 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[6]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.614      ;
; 1.365 ; clk_event_50m:C3|r_cnt[17] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 1.629      ;
; 1.368 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.634      ;
; 1.384 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[5]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.650      ;
; 1.398 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.664      ;
; 1.401 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.667      ;
; 1.439 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.705      ;
; 1.454 ; clk_event_50m:C3|r_cnt[14] ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 1.718      ;
; 1.454 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[5]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.720      ;
; 1.455 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[6]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.721      ;
; 1.462 ; clk_event_50m:C3|r_cnt[22] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 1.726      ;
; 1.467 ; clk_event_50m:C3|r_cnt[15] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.733      ;
; 1.472 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.738      ;
; 1.475 ; clk_event_50m:C3|r_cnt[15] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 1.739      ;
; 1.490 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.756      ;
; 1.490 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[5]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.756      ;
; 1.510 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.776      ;
; 1.518 ; clk_event_50m:C3|r_cnt[19] ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.784      ;
; 1.521 ; clk_event_50m:C3|r_cnt[13] ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 1.785      ;
; 1.525 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[6]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.791      ;
; 1.534 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; -0.010     ; 1.790      ;
; 1.556 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; -0.012     ; 1.810      ;
; 1.561 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.827      ;
; 1.561 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[6]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.827      ;
; 1.563 ; clk_event_50m:C3|r_cnt[19] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.829      ;
; 1.564 ; clk_event_50m:C3|r_cnt[14] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.830      ;
; 1.570 ; clk_event_50m:C3|r_cnt[25] ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.836      ;
; 1.575 ; clk_event_50m:C3|r_cnt[22] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.841      ;
; 1.581 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.847      ;
; 1.596 ; clk_event_50m:C3|r_cnt[14] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 1.860      ;
; 1.597 ; clk_event_50m:C3|r_cnt[12] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.863      ;
; 1.597 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.863      ;
; 1.600 ; clk_event_50m:C3|r_cnt[21] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.002      ; 1.868      ;
; 1.600 ; clk_event_50m:C3|r_cnt[17] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.866      ;
; 1.627 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; -0.012     ; 1.881      ;
; 1.632 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.898      ;
; 1.633 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[1]  ; clockext     ; clockext    ; 0.000        ; 0.010      ; 1.909      ;
; 1.656 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; -0.010     ; 1.912      ;
; 1.657 ; clk_event_50m:C3|r_cnt[15] ; clk_event_50m:C3|r_cnt[15] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.923      ;
; 1.663 ; clk_event_50m:C3|r_cnt[13] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 1.927      ;
; 1.667 ; clk_event_50m:C3|r_cnt[20] ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.933      ;
; 1.667 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.933      ;
; 1.668 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.934      ;
; 1.668 ; clk_event_50m:C3|r_cnt[18] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.934      ;
; 1.671 ; clk_event_50m:C3|r_cnt[23] ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.937      ;
; 1.675 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; -0.010     ; 1.931      ;
; 1.679 ; clk_event_50m:C3|r_cnt[20] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; 0.002      ; 1.947      ;
; 1.698 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; -0.012     ; 1.952      ;
; 1.703 ; clk_event_50m:C3|r_cnt[25] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.969      ;
; 1.703 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.969      ;
; 1.703 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.969      ;
; 1.704 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[2]  ; clockext     ; clockext    ; 0.000        ; 0.010      ; 1.980      ;
; 1.727 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[14] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.993      ;
; 1.729 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.995      ;
; 1.729 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.995      ;
; 1.730 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[0]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.996      ;
; 1.730 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.996      ;
; 1.730 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[15] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.996      ;
; 1.732 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.998      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clock50m'                                                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                   ; To Node                                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1] ; clock50m     ; clock50m    ; 20.000       ; -0.023     ; 3.498      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[2] ; clock50m     ; clock50m    ; 20.000       ; -0.023     ; 3.498      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[2][3]   ; clock50m     ; clock50m    ; 20.000       ; -0.022     ; 3.499      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[1][3]   ; clock50m     ; clock50m    ; 20.000       ; -0.022     ; 3.499      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[3]                                            ; clock50m     ; clock50m    ; 20.000       ; -0.006     ; 3.515      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_new_inst                                                           ; clock50m     ; clock50m    ; 20.000       ; 0.004      ; 3.525      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[2][4]   ; clock50m     ; clock50m    ; 20.000       ; -0.022     ; 3.499      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[1][4]   ; clock50m     ; clock50m    ; 20.000       ; -0.022     ; 3.499      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[12]                                           ; clock50m     ; clock50m    ; 20.000       ; -0.009     ; 3.512      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|hbreak_pending                                                       ; clock50m     ; clock50m    ; 20.000       ; 0.007      ; 3.528      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[1]                                                            ; clock50m     ; clock50m    ; 20.000       ; 0.004      ; 3.525      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[14]                                               ; clock50m     ; clock50m    ; 20.000       ; -0.003     ; 3.518      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[6]                                                ; clock50m     ; clock50m    ; 20.000       ; -0.003     ; 3.518      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[2][6]   ; clock50m     ; clock50m    ; 20.000       ; -0.022     ; 3.499      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[1][6]   ; clock50m     ; clock50m    ; 20.000       ; -0.022     ; 3.499      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[9]                                                            ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 3.526      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[9]                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.003      ; 3.524      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[7]                                                            ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 3.526      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[4]                                                              ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 3.527      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[6]                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 3.527      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[3]                                                              ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 3.527      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[2]                                                              ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 3.527      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[4]                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 3.527      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[31]                                                           ; clock50m     ; clock50m    ; 20.000       ; 0.004      ; 3.525      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[30]                                                           ; clock50m     ; clock50m    ; 20.000       ; 0.004      ; 3.525      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[29]                                                           ; clock50m     ; clock50m    ; 20.000       ; 0.004      ; 3.525      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[28]                                                           ; clock50m     ; clock50m    ; 20.000       ; 0.004      ; 3.525      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[27]                                                           ; clock50m     ; clock50m    ; 20.000       ; 0.004      ; 3.525      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[26]                                                           ; clock50m     ; clock50m    ; 20.000       ; 0.004      ; 3.525      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[25]                                                           ; clock50m     ; clock50m    ; 20.000       ; 0.004      ; 3.525      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[20]                                           ; clock50m     ; clock50m    ; 20.000       ; -0.009     ; 3.512      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[20]                                                             ; clock50m     ; clock50m    ; 20.000       ; -0.009     ; 3.512      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[29]                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.001      ; 3.522      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[13]                                               ; clock50m     ; clock50m    ; 20.000       ; -0.003     ; 3.518      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[13]                                                      ; clock50m     ; clock50m    ; 20.000       ; -0.003     ; 3.518      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[5]                                                ; clock50m     ; clock50m    ; 20.000       ; -0.003     ; 3.518      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[2][5]   ; clock50m     ; clock50m    ; 20.000       ; -0.022     ; 3.499      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[1][5]   ; clock50m     ; clock50m    ; 20.000       ; -0.022     ; 3.499      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[13]                                                             ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 3.527      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[15]                                                           ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 3.526      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_ctrl_unsigned_lo_imm16                                             ; clock50m     ; clock50m    ; 20.000       ; 0.007      ; 3.528      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[16]                                                           ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 3.527      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[17]                                                           ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 3.527      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[17]                                                           ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 3.526      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[18]                                                           ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 3.527      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[18]                                                           ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 3.526      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[15]                                               ; clock50m     ; clock50m    ; 20.000       ; -0.003     ; 3.518      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[7]                                                ; clock50m     ; clock50m    ; 20.000       ; -0.003     ; 3.518      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[2][7]   ; clock50m     ; clock50m    ; 20.000       ; -0.022     ; 3.499      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[1][7]   ; clock50m     ; clock50m    ; 20.000       ; -0.022     ; 3.499      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[16]                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 3.527      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[2][0]   ; clock50m     ; clock50m    ; 20.000       ; -0.022     ; 3.499      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[1][0]   ; clock50m     ; clock50m    ; 20.000       ; -0.022     ; 3.499      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_byteenable[3]                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.001      ; 3.522      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[24]                                                             ; clock50m     ; clock50m    ; 20.000       ; -0.009     ; 3.512      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[19]                                                             ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 3.527      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[17]                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 3.527      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[2][1]   ; clock50m     ; clock50m    ; 20.000       ; -0.022     ; 3.499      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[1][1]   ; clock50m     ; clock50m    ; 20.000       ; -0.022     ; 3.499      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[25]                                                             ; clock50m     ; clock50m    ; 20.000       ; 0.020      ; 3.541      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[20]                                                             ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 3.527      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[18]                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 3.527      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[2][2]   ; clock50m     ; clock50m    ; 20.000       ; -0.022     ; 3.499      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[1][2]   ; clock50m     ; clock50m    ; 20.000       ; -0.022     ; 3.499      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[26]                                                             ; clock50m     ; clock50m    ; 20.000       ; 0.020      ; 3.541      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[21]                                                             ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 3.527      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[27]                                                             ; clock50m     ; clock50m    ; 20.000       ; -0.006     ; 3.515      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[23]                                               ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 3.526      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[15]                                               ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 3.526      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[16]                                               ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 3.526      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[17]                                               ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 3.526      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[18]                                               ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 3.526      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[19]                                               ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 3.526      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[20]                                               ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 3.526      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[21]                                               ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 3.526      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[22]                                               ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 3.526      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period6_s1_translator|wait_latency_counter[0]                         ; clock50m     ; clock50m    ; 20.000       ; -0.034     ; 3.487      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period6_s1_translator|wait_latency_counter[1]                         ; clock50m     ; clock50m    ; 20.000       ; -0.034     ; 3.487      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period6_s1_translator|read_latency_shift_reg[0]                       ; clock50m     ; clock50m    ; 20.000       ; -0.034     ; 3.487      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]      ; clock50m     ; clock50m    ; 20.000       ; -0.034     ; 3.487      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]      ; clock50m     ; clock50m    ; 20.000       ; -0.034     ; 3.487      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[19]                                           ; clock50m     ; clock50m    ; 20.000       ; -0.006     ; 3.515      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[19]                                                             ; clock50m     ; clock50m    ; 20.000       ; -0.006     ; 3.515      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[28]                                                             ; clock50m     ; clock50m    ; 20.000       ; -0.009     ; 3.512      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[24]                                               ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 3.526      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[25]                                               ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 3.526      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[26]                                               ; clock50m     ; clock50m    ; 20.000       ; 0.008      ; 3.529      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[27]                                               ; clock50m     ; clock50m    ; 20.000       ; 0.008      ; 3.529      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[28]                                               ; clock50m     ; clock50m    ; 20.000       ; 0.008      ; 3.529      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[29]                                               ; clock50m     ; clock50m    ; 20.000       ; 0.007      ; 3.528      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[30]                                               ; clock50m     ; clock50m    ; 20.000       ; 0.008      ; 3.529      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[31]                                               ; clock50m     ; clock50m    ; 20.000       ; 0.007      ; 3.528      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_ctrl_rot_right                                                     ; clock50m     ; clock50m    ; 20.000       ; 0.007      ; 3.528      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_ctrl_shift_logical                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.007      ; 3.528      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[0]                                                ; clock50m     ; clock50m    ; 20.000       ; 0.007      ; 3.528      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[1]                                                ; clock50m     ; clock50m    ; 20.000       ; 0.007      ; 3.528      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[2]                                                ; clock50m     ; clock50m    ; 20.000       ; 0.007      ; 3.528      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[8]                                            ; clock50m     ; clock50m    ; 20.000       ; -0.009     ; 3.512      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[8]                                                              ; clock50m     ; clock50m    ; 20.000       ; -0.009     ; 3.512      ;
; 16.515 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 3.527      ;
+--------+-----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clock50m'                                                                                                                                                                                                                                                     ;
+-------+-----------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                   ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[15] ; clock50m     ; clock50m    ; 0.000        ; 0.015      ; 3.515      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[30]                                              ; clock50m     ; clock50m    ; 0.000        ; -0.007     ; 3.493      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[7]                                                    ; clock50m     ; clock50m    ; 0.000        ; -0.007     ; 3.493      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[6]                                                    ; clock50m     ; clock50m    ; 0.000        ; -0.007     ; 3.493      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[10]                                                   ; clock50m     ; clock50m    ; 0.000        ; -0.007     ; 3.493      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[14]                                                   ; clock50m     ; clock50m    ; 0.000        ; -0.007     ; 3.493      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[21]                                                     ; clock50m     ; clock50m    ; 0.000        ; -0.007     ; 3.493      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[15]                                                   ; clock50m     ; clock50m    ; 0.000        ; -0.007     ; 3.493      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[23]                                              ; clock50m     ; clock50m    ; 0.000        ; -0.007     ; 3.493      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[31]                                              ; clock50m     ; clock50m    ; 0.000        ; -0.007     ; 3.493      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[25] ; clock50m     ; clock50m    ; 0.000        ; 0.018      ; 3.518      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[26]                                              ; clock50m     ; clock50m    ; 0.000        ; -0.007     ; 3.493      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[10]                                              ; clock50m     ; clock50m    ; 0.000        ; -0.007     ; 3.493      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[28] ; clock50m     ; clock50m    ; 0.000        ; 0.022      ; 3.522      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[2]                                                    ; clock50m     ; clock50m    ; 0.000        ; -0.007     ; 3.493      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[2]                                              ; clock50m     ; clock50m    ; 0.000        ; 0.006      ; 3.506      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[8]  ; clock50m     ; clock50m    ; 0.000        ; 0.022      ; 3.522      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[10] ; clock50m     ; clock50m    ; 0.000        ; 0.017      ; 3.517      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[14] ; clock50m     ; clock50m    ; 0.000        ; -0.014     ; 3.486      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[9]  ; clock50m     ; clock50m    ; 0.000        ; 0.022      ; 3.522      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[11] ; clock50m     ; clock50m    ; 0.000        ; 0.015      ; 3.515      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_ctrl_retaddr                                               ; clock50m     ; clock50m    ; 0.000        ; 0.004      ; 3.504      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period2|data_out[23]                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 3.500      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period2_s1_translator|av_readdata_pre[23]                     ; clock50m     ; clock50m    ; 0.000        ; -0.005     ; 3.495      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period1_s1_translator|av_readdata_pre[23]                     ; clock50m     ; clock50m    ; 0.000        ; -0.005     ; 3.495      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period4|data_out[23]                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.011      ; 3.511      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period4_s1_translator|av_readdata_pre[23]                     ; clock50m     ; clock50m    ; 0.000        ; -0.011     ; 3.489      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period3|data_out[23]                                                           ; clock50m     ; clock50m    ; 0.000        ; -0.015     ; 3.485      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period3_s1_translator|av_readdata_pre[23]                     ; clock50m     ; clock50m    ; 0.000        ; -0.011     ; 3.489      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode0_s1_translator|av_readdata_pre[23]                     ; clock50m     ; clock50m    ; 0.000        ; 0.022      ; 3.522      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period0_s1_translator|av_readdata_pre[23]                     ; clock50m     ; clock50m    ; 0.000        ; 0.022      ; 3.522      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period7|data_out[23]                                                           ; clock50m     ; clock50m    ; 0.000        ; -0.006     ; 3.494      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode5_s1_translator|av_readdata_pre[23]                     ; clock50m     ; clock50m    ; 0.000        ; 0.015      ; 3.515      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:decode4|data_out[23]                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.018      ; 3.518      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode4_s1_translator|av_readdata_pre[23]                     ; clock50m     ; clock50m    ; 0.000        ; 0.015      ; 3.515      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:decode3|data_out[23]                                                           ; clock50m     ; clock50m    ; 0.000        ; -0.018     ; 3.482      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period7|data_out[15]                                                           ; clock50m     ; clock50m    ; 0.000        ; -0.006     ; 3.494      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period7_s1_translator|av_readdata_pre[15]                     ; clock50m     ; clock50m    ; 0.000        ; -0.007     ; 3.493      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode1_s1_translator|av_readdata_pre[15]                     ; clock50m     ; clock50m    ; 0.000        ; -0.007     ; 3.493      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode5_s1_translator|av_readdata_pre[15]                     ; clock50m     ; clock50m    ; 0.000        ; 0.015      ; 3.515      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:decode4|data_out[15]                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.018      ; 3.518      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode4_s1_translator|av_readdata_pre[15]                     ; clock50m     ; clock50m    ; 0.000        ; 0.015      ; 3.515      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode2_s1_translator|av_readdata_pre[15]                     ; clock50m     ; clock50m    ; 0.000        ; -0.007     ; 3.493      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:decode3|data_out[15]                                                           ; clock50m     ; clock50m    ; 0.000        ; -0.018     ; 3.482      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode3_s1_translator|av_readdata_pre[15]                     ; clock50m     ; clock50m    ; 0.000        ; -0.007     ; 3.493      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period2|data_out[15]                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 3.500      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period2_s1_translator|av_readdata_pre[15]                     ; clock50m     ; clock50m    ; 0.000        ; -0.011     ; 3.489      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period1_s1_translator|av_readdata_pre[15]                     ; clock50m     ; clock50m    ; 0.000        ; -0.011     ; 3.489      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period4|data_out[15]                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.011      ; 3.511      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period4_s1_translator|av_readdata_pre[15]                     ; clock50m     ; clock50m    ; 0.000        ; -0.011     ; 3.489      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period3|data_out[15]                                                           ; clock50m     ; clock50m    ; 0.000        ; -0.015     ; 3.485      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period3_s1_translator|av_readdata_pre[15]                     ; clock50m     ; clock50m    ; 0.000        ; -0.011     ; 3.489      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period6_s1_translator|av_readdata_pre[15]                     ; clock50m     ; clock50m    ; 0.000        ; -0.011     ; 3.489      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period5_s1_translator|av_readdata_pre[15]                     ; clock50m     ; clock50m    ; 0.000        ; -0.011     ; 3.489      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode0_s1_translator|av_readdata_pre[15]                     ; clock50m     ; clock50m    ; 0.000        ; -0.011     ; 3.489      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period0_s1_translator|av_readdata_pre[15]                     ; clock50m     ; clock50m    ; 0.000        ; -0.011     ; 3.489      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period6_s1_translator|av_readdata_pre[7]                      ; clock50m     ; clock50m    ; 0.000        ; -0.014     ; 3.486      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period7|data_out[7]                                                            ; clock50m     ; clock50m    ; 0.000        ; -0.008     ; 3.492      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period7_s1_translator|av_readdata_pre[7]                      ; clock50m     ; clock50m    ; 0.000        ; -0.014     ; 3.486      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period4|data_out[7]                                                            ; clock50m     ; clock50m    ; 0.000        ; 0.006      ; 3.506      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period4_s1_translator|av_readdata_pre[7]                      ; clock50m     ; clock50m    ; 0.000        ; -0.011     ; 3.489      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period5_s1_translator|av_readdata_pre[7]                      ; clock50m     ; clock50m    ; 0.000        ; -0.011     ; 3.489      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:decode4|data_out[7]                                                            ; clock50m     ; clock50m    ; 0.000        ; 0.015      ; 3.515      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode4_s1_translator|av_readdata_pre[7]                      ; clock50m     ; clock50m    ; 0.000        ; -0.014     ; 3.486      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:decode3|data_out[7]                                                            ; clock50m     ; clock50m    ; 0.000        ; -0.023     ; 3.477      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode3_s1_translator|av_readdata_pre[7]                      ; clock50m     ; clock50m    ; 0.000        ; -0.014     ; 3.486      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode1_s1_translator|av_readdata_pre[7]                      ; clock50m     ; clock50m    ; 0.000        ; -0.014     ; 3.486      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:decode2|data_out[7]                                                            ; clock50m     ; clock50m    ; 0.000        ; -0.006     ; 3.494      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode2_s1_translator|av_readdata_pre[7]                      ; clock50m     ; clock50m    ; 0.000        ; -0.014     ; 3.486      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:lcd_0_control_slave_translator|av_readdata_pre[7]             ; clock50m     ; clock50m    ; 0.000        ; 0.006      ; 3.506      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period3|data_out[7]                                                            ; clock50m     ; clock50m    ; 0.000        ; -0.020     ; 3.480      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period3_s1_translator|av_readdata_pre[7]                      ; clock50m     ; clock50m    ; 0.000        ; -0.016     ; 3.484      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period2|data_out[7]                                                            ; clock50m     ; clock50m    ; 0.000        ; -0.004     ; 3.496      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period2_s1_translator|av_readdata_pre[7]                      ; clock50m     ; clock50m    ; 0.000        ; -0.016     ; 3.484      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_regs:the_nios2_uart_0_regs|tx_data[7]                       ; clock50m     ; clock50m    ; 0.000        ; 0.020      ; 3.520      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[29] ; clock50m     ; clock50m    ; 0.000        ; 0.022      ; 3.522      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period7|data_out[27]                                                           ; clock50m     ; clock50m    ; 0.000        ; -0.006     ; 3.494      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:decode3|data_out[27]                                                           ; clock50m     ; clock50m    ; 0.000        ; -0.018     ; 3.482      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:decode4|data_out[27]                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.018      ; 3.518      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period2|data_out[27]                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 3.500      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period2_s1_translator|av_readdata_pre[27]                     ; clock50m     ; clock50m    ; 0.000        ; -0.005     ; 3.495      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period6_s1_translator|av_readdata_pre[27]                     ; clock50m     ; clock50m    ; 0.000        ; 0.021      ; 3.521      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period5_s1_translator|av_readdata_pre[27]                     ; clock50m     ; clock50m    ; 0.000        ; 0.021      ; 3.521      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period3|data_out[27]                                                           ; clock50m     ; clock50m    ; 0.000        ; -0.015     ; 3.485      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period3_s1_translator|av_readdata_pre[27]                     ; clock50m     ; clock50m    ; 0.000        ; -0.011     ; 3.489      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period4|data_out[27]                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.011      ; 3.511      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period4_s1_translator|av_readdata_pre[27]                     ; clock50m     ; clock50m    ; 0.000        ; -0.011     ; 3.489      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode0_s1_translator|av_readdata_pre[27]                     ; clock50m     ; clock50m    ; 0.000        ; 0.020      ; 3.520      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period0_s1_translator|av_readdata_pre[27]                     ; clock50m     ; clock50m    ; 0.000        ; 0.020      ; 3.520      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period2|data_out[26]                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 3.500      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period4|data_out[26]                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.011      ; 3.511      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period3|data_out[26]                                                           ; clock50m     ; clock50m    ; 0.000        ; -0.015     ; 3.485      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode0_s1_translator|av_readdata_pre[26]                     ; clock50m     ; clock50m    ; 0.000        ; 0.020      ; 3.520      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period0_s1_translator|av_readdata_pre[26]                     ; clock50m     ; clock50m    ; 0.000        ; 0.020      ; 3.520      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period7|data_out[26]                                                           ; clock50m     ; clock50m    ; 0.000        ; -0.006     ; 3.494      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:decode4|data_out[26]                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.018      ; 3.518      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:decode3|data_out[26]                                                           ; clock50m     ; clock50m    ; 0.000        ; -0.018     ; 3.482      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period2|data_out[25]                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 3.500      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period2_s1_translator|av_readdata_pre[25]                     ; clock50m     ; clock50m    ; 0.000        ; -0.005     ; 3.495      ;
; 3.234 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period1_s1_translator|av_readdata_pre[25]                     ; clock50m     ; clock50m    ; 0.000        ; -0.005     ; 3.495      ;
+-------+-----------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock50m'                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                                                                                                                                                                                                                                                                        ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg7 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg7 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_bytena_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_bytena_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_bytena_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_bytena_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a17~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a17~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a18~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a18~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a19~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a19~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a20~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a20~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a21~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a21~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a22~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a22~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a23~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a23~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a24~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a24~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a25~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a25~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a26~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a26~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a27~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a27~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a28~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a28~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a29~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a29~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a2~porta_memory_reg0  ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clockext'                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[0]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[0]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[10] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[10] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[11] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[11] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[12] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[12] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[13] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[13] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[14] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[14] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[15] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[15] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[16] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[16] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[17] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[17] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[18] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[18] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[19] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[19] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[1]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[1]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[20] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[20] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[21] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[21] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[22] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[22] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[23] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[23] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[24] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[24] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[25] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[25] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[2]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[2]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[3]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[3]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[4]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[4]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[5]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[5]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[6]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[6]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[7]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[7]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[8]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[8]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[9]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[9]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_sig     ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_sig     ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; toggle0:C6|r_toggle        ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; toggle0:C6|r_toggle        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[0]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[0]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[10]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[10]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[11]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[11]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[12]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[12]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[13]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[13]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[14]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[14]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[15]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[15]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[16]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[16]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[17]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[17]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[18]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[18]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[19]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[19]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[1]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[1]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[20]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[20]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[21]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[21]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[22]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[22]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[23]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[23]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[24]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[24]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[25]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[25]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[2]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[2]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[3]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[3]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[4]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[4]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[5]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[5]|clk            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock27m'                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[0]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[0]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[10] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[10] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[11] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[11] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[12] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[12] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[13] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[13] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[14] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[14] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[15] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[15] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[16] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[16] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[17] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[17] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[18] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[18] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[19] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[19] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[1]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[1]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[20] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[20] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[21] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[21] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[22] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[22] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[23] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[23] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[24] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[24] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[25] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[25] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[2]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[2]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[3]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[3]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[4]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[4]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[5]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[5]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[6]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[6]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[7]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[7]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[8]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[8]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[9]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[9]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_sig     ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_sig     ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; toggle0:C5|r_toggle        ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; toggle0:C5|r_toggle        ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[0]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[0]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[10]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[10]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[11]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[11]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[12]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[12]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[13]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[13]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[14]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[14]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[15]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[15]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[16]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[16]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[17]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[17]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[18]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[18]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[19]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[19]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[1]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[1]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[20]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[20]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[21]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[21]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[22]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[22]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[23]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[23]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[24]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[24]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[25]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[25]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[2]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[2]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[3]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[3]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[4]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[4]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[5]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[5]|clk            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.778 ; 100.000      ; 2.222          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; FL_DQ[*]  ; clock50m   ; 4.462 ; 4.462 ; Rise       ; clock50m        ;
;  FL_DQ[0] ; clock50m   ; 4.000 ; 4.000 ; Rise       ; clock50m        ;
;  FL_DQ[1] ; clock50m   ; 4.432 ; 4.432 ; Rise       ; clock50m        ;
;  FL_DQ[2] ; clock50m   ; 4.153 ; 4.153 ; Rise       ; clock50m        ;
;  FL_DQ[3] ; clock50m   ; 3.988 ; 3.988 ; Rise       ; clock50m        ;
;  FL_DQ[4] ; clock50m   ; 4.462 ; 4.462 ; Rise       ; clock50m        ;
;  FL_DQ[5] ; clock50m   ; 4.236 ; 4.236 ; Rise       ; clock50m        ;
;  FL_DQ[6] ; clock50m   ; 4.211 ; 4.211 ; Rise       ; clock50m        ;
;  FL_DQ[7] ; clock50m   ; 4.222 ; 4.222 ; Rise       ; clock50m        ;
; KEY[*]    ; clock50m   ; 4.071 ; 4.071 ; Rise       ; clock50m        ;
;  KEY[1]   ; clock50m   ; 3.917 ; 3.917 ; Rise       ; clock50m        ;
;  KEY[2]   ; clock50m   ; 4.071 ; 4.071 ; Rise       ; clock50m        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; FL_DQ[*]  ; clock50m   ; -3.758 ; -3.758 ; Rise       ; clock50m        ;
;  FL_DQ[0] ; clock50m   ; -3.770 ; -3.770 ; Rise       ; clock50m        ;
;  FL_DQ[1] ; clock50m   ; -4.202 ; -4.202 ; Rise       ; clock50m        ;
;  FL_DQ[2] ; clock50m   ; -3.923 ; -3.923 ; Rise       ; clock50m        ;
;  FL_DQ[3] ; clock50m   ; -3.758 ; -3.758 ; Rise       ; clock50m        ;
;  FL_DQ[4] ; clock50m   ; -4.232 ; -4.232 ; Rise       ; clock50m        ;
;  FL_DQ[5] ; clock50m   ; -4.006 ; -4.006 ; Rise       ; clock50m        ;
;  FL_DQ[6] ; clock50m   ; -3.981 ; -3.981 ; Rise       ; clock50m        ;
;  FL_DQ[7] ; clock50m   ; -3.992 ; -3.992 ; Rise       ; clock50m        ;
; KEY[*]    ; clock50m   ; -3.687 ; -3.687 ; Rise       ; clock50m        ;
;  KEY[1]   ; clock50m   ; -3.687 ; -3.687 ; Rise       ; clock50m        ;
;  KEY[2]   ; clock50m   ; -3.841 ; -3.841 ; Rise       ; clock50m        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LEDG[*]      ; clock27m   ; 8.868  ; 8.868  ; Rise       ; clock27m        ;
;  LEDG[1]     ; clock27m   ; 8.868  ; 8.868  ; Rise       ; clock27m        ;
; FL_ADDR[*]   ; clock50m   ; 8.020  ; 8.020  ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 7.518  ; 7.518  ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 7.528  ; 7.528  ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 7.525  ; 7.525  ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 8.020  ; 8.020  ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 7.393  ; 7.393  ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 7.360  ; 7.360  ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 6.892  ; 6.892  ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 7.648  ; 7.648  ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 7.349  ; 7.349  ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 7.291  ; 7.291  ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 7.356  ; 7.356  ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 7.247  ; 7.247  ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 7.363  ; 7.363  ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 7.502  ; 7.502  ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 7.017  ; 7.017  ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 7.370  ; 7.370  ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 7.307  ; 7.307  ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 6.784  ; 6.784  ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 7.227  ; 7.227  ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 7.244  ; 7.244  ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 7.242  ; 7.242  ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 7.244  ; 7.244  ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 7.477  ; 7.477  ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 8.706  ; 8.706  ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 8.030  ; 8.030  ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 7.821  ; 7.821  ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 8.036  ; 8.036  ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 8.107  ; 8.107  ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 8.265  ; 8.265  ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 8.706  ; 8.706  ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 8.514  ; 8.514  ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 8.069  ; 8.069  ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 7.246  ; 7.246  ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 7.318  ; 7.318  ; Rise       ; clock50m        ;
; HEX0[*]      ; clock50m   ; 8.004  ; 8.004  ; Rise       ; clock50m        ;
;  HEX0[6]     ; clock50m   ; 8.004  ; 8.004  ; Rise       ; clock50m        ;
; HEX1[*]      ; clock50m   ; 8.931  ; 8.931  ; Rise       ; clock50m        ;
;  HEX1[0]     ; clock50m   ; 8.035  ; 8.035  ; Rise       ; clock50m        ;
;  HEX1[1]     ; clock50m   ; 8.732  ; 8.732  ; Rise       ; clock50m        ;
;  HEX1[2]     ; clock50m   ; 8.931  ; 8.931  ; Rise       ; clock50m        ;
;  HEX1[3]     ; clock50m   ; 8.022  ; 8.022  ; Rise       ; clock50m        ;
;  HEX1[4]     ; clock50m   ; 8.273  ; 8.273  ; Rise       ; clock50m        ;
;  HEX1[5]     ; clock50m   ; 8.644  ; 8.644  ; Rise       ; clock50m        ;
;  HEX1[6]     ; clock50m   ; 7.872  ; 7.872  ; Rise       ; clock50m        ;
; HEX2[*]      ; clock50m   ; 8.247  ; 8.247  ; Rise       ; clock50m        ;
;  HEX2[6]     ; clock50m   ; 8.247  ; 8.247  ; Rise       ; clock50m        ;
; HEX3[*]      ; clock50m   ; 9.400  ; 9.400  ; Rise       ; clock50m        ;
;  HEX3[0]     ; clock50m   ; 7.744  ; 7.744  ; Rise       ; clock50m        ;
;  HEX3[1]     ; clock50m   ; 7.756  ; 7.756  ; Rise       ; clock50m        ;
;  HEX3[2]     ; clock50m   ; 8.664  ; 8.664  ; Rise       ; clock50m        ;
;  HEX3[3]     ; clock50m   ; 8.468  ; 8.468  ; Rise       ; clock50m        ;
;  HEX3[4]     ; clock50m   ; 9.400  ; 9.400  ; Rise       ; clock50m        ;
;  HEX3[5]     ; clock50m   ; 8.420  ; 8.420  ; Rise       ; clock50m        ;
;  HEX3[6]     ; clock50m   ; 7.963  ; 7.963  ; Rise       ; clock50m        ;
; HEX4[*]      ; clock50m   ; 8.075  ; 8.075  ; Rise       ; clock50m        ;
;  HEX4[0]     ; clock50m   ; 7.436  ; 7.436  ; Rise       ; clock50m        ;
;  HEX4[1]     ; clock50m   ; 7.224  ; 7.224  ; Rise       ; clock50m        ;
;  HEX4[2]     ; clock50m   ; 7.731  ; 7.731  ; Rise       ; clock50m        ;
;  HEX4[3]     ; clock50m   ; 7.228  ; 7.228  ; Rise       ; clock50m        ;
;  HEX4[4]     ; clock50m   ; 7.505  ; 7.505  ; Rise       ; clock50m        ;
;  HEX4[5]     ; clock50m   ; 8.075  ; 8.075  ; Rise       ; clock50m        ;
;  HEX4[6]     ; clock50m   ; 7.517  ; 7.517  ; Rise       ; clock50m        ;
; HEX5[*]      ; clock50m   ; 8.045  ; 8.045  ; Rise       ; clock50m        ;
;  HEX5[0]     ; clock50m   ; 8.045  ; 8.045  ; Rise       ; clock50m        ;
;  HEX5[1]     ; clock50m   ; 7.694  ; 7.694  ; Rise       ; clock50m        ;
;  HEX5[2]     ; clock50m   ; 7.231  ; 7.231  ; Rise       ; clock50m        ;
;  HEX5[3]     ; clock50m   ; 7.387  ; 7.387  ; Rise       ; clock50m        ;
;  HEX5[4]     ; clock50m   ; 7.706  ; 7.706  ; Rise       ; clock50m        ;
;  HEX5[5]     ; clock50m   ; 7.998  ; 7.998  ; Rise       ; clock50m        ;
;  HEX5[6]     ; clock50m   ; 7.346  ; 7.346  ; Rise       ; clock50m        ;
; LCD_DATA[*]  ; clock50m   ; 8.230  ; 8.230  ; Rise       ; clock50m        ;
;  LCD_DATA[0] ; clock50m   ; 7.902  ; 7.902  ; Rise       ; clock50m        ;
;  LCD_DATA[1] ; clock50m   ; 7.646  ; 7.646  ; Rise       ; clock50m        ;
;  LCD_DATA[2] ; clock50m   ; 8.196  ; 8.196  ; Rise       ; clock50m        ;
;  LCD_DATA[3] ; clock50m   ; 8.230  ; 8.230  ; Rise       ; clock50m        ;
;  LCD_DATA[4] ; clock50m   ; 7.757  ; 7.757  ; Rise       ; clock50m        ;
;  LCD_DATA[5] ; clock50m   ; 7.767  ; 7.767  ; Rise       ; clock50m        ;
;  LCD_DATA[6] ; clock50m   ; 8.184  ; 8.184  ; Rise       ; clock50m        ;
; LCD_EN       ; clock50m   ; 7.945  ; 7.945  ; Rise       ; clock50m        ;
; LCD_RS       ; clock50m   ; 7.648  ; 7.648  ; Rise       ; clock50m        ;
; LEDG[*]      ; clock50m   ; 7.657  ; 7.657  ; Rise       ; clock50m        ;
;  LEDG[0]     ; clock50m   ; 7.657  ; 7.657  ; Rise       ; clock50m        ;
; LEDR[*]      ; clock50m   ; 14.961 ; 14.961 ; Rise       ; clock50m        ;
;  LEDR[0]     ; clock50m   ; 13.535 ; 13.535 ; Rise       ; clock50m        ;
;  LEDR[1]     ; clock50m   ; 13.421 ; 13.421 ; Rise       ; clock50m        ;
;  LEDR[2]     ; clock50m   ; 13.698 ; 13.698 ; Rise       ; clock50m        ;
;  LEDR[3]     ; clock50m   ; 14.961 ; 14.961 ; Rise       ; clock50m        ;
;  LEDR[4]     ; clock50m   ; 13.248 ; 13.248 ; Rise       ; clock50m        ;
;  LEDR[5]     ; clock50m   ; 12.946 ; 12.946 ; Rise       ; clock50m        ;
;  LEDR[6]     ; clock50m   ; 13.730 ; 13.730 ; Rise       ; clock50m        ;
;  LEDR[7]     ; clock50m   ; 13.484 ; 13.484 ; Rise       ; clock50m        ;
; UART_TXD     ; clock50m   ; 8.344  ; 8.344  ; Rise       ; clock50m        ;
; VGA_CLK      ; clock50m   ; 6.353  ; 6.353  ; Rise       ; clock50m        ;
; LEDG[*]      ; clockext   ; 10.704 ; 10.704 ; Rise       ; clockext        ;
;  LEDG[2]     ; clockext   ; 10.704 ; 10.704 ; Rise       ; clockext        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LEDG[*]      ; clock27m   ; 8.868  ; 8.868  ; Rise       ; clock27m        ;
;  LEDG[1]     ; clock27m   ; 8.868  ; 8.868  ; Rise       ; clock27m        ;
; FL_ADDR[*]   ; clock50m   ; 6.784  ; 6.784  ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 7.518  ; 7.518  ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 7.528  ; 7.528  ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 7.525  ; 7.525  ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 8.020  ; 8.020  ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 7.393  ; 7.393  ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 7.360  ; 7.360  ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 6.892  ; 6.892  ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 7.648  ; 7.648  ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 7.349  ; 7.349  ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 7.291  ; 7.291  ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 7.356  ; 7.356  ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 7.247  ; 7.247  ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 7.363  ; 7.363  ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 7.502  ; 7.502  ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 7.017  ; 7.017  ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 7.370  ; 7.370  ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 7.307  ; 7.307  ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 6.784  ; 6.784  ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 7.227  ; 7.227  ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 7.244  ; 7.244  ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 7.242  ; 7.242  ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 7.244  ; 7.244  ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 7.477  ; 7.477  ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 7.821  ; 7.821  ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 8.030  ; 8.030  ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 7.821  ; 7.821  ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 8.036  ; 8.036  ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 8.107  ; 8.107  ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 8.265  ; 8.265  ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 8.706  ; 8.706  ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 8.514  ; 8.514  ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 8.069  ; 8.069  ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 7.246  ; 7.246  ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 7.318  ; 7.318  ; Rise       ; clock50m        ;
; HEX0[*]      ; clock50m   ; 8.004  ; 8.004  ; Rise       ; clock50m        ;
;  HEX0[6]     ; clock50m   ; 8.004  ; 8.004  ; Rise       ; clock50m        ;
; HEX1[*]      ; clock50m   ; 7.872  ; 7.872  ; Rise       ; clock50m        ;
;  HEX1[0]     ; clock50m   ; 8.035  ; 8.035  ; Rise       ; clock50m        ;
;  HEX1[1]     ; clock50m   ; 8.732  ; 8.732  ; Rise       ; clock50m        ;
;  HEX1[2]     ; clock50m   ; 8.931  ; 8.931  ; Rise       ; clock50m        ;
;  HEX1[3]     ; clock50m   ; 8.022  ; 8.022  ; Rise       ; clock50m        ;
;  HEX1[4]     ; clock50m   ; 8.273  ; 8.273  ; Rise       ; clock50m        ;
;  HEX1[5]     ; clock50m   ; 8.644  ; 8.644  ; Rise       ; clock50m        ;
;  HEX1[6]     ; clock50m   ; 7.872  ; 7.872  ; Rise       ; clock50m        ;
; HEX2[*]      ; clock50m   ; 8.247  ; 8.247  ; Rise       ; clock50m        ;
;  HEX2[6]     ; clock50m   ; 8.247  ; 8.247  ; Rise       ; clock50m        ;
; HEX3[*]      ; clock50m   ; 7.744  ; 7.744  ; Rise       ; clock50m        ;
;  HEX3[0]     ; clock50m   ; 7.744  ; 7.744  ; Rise       ; clock50m        ;
;  HEX3[1]     ; clock50m   ; 7.756  ; 7.756  ; Rise       ; clock50m        ;
;  HEX3[2]     ; clock50m   ; 8.664  ; 8.664  ; Rise       ; clock50m        ;
;  HEX3[3]     ; clock50m   ; 8.468  ; 8.468  ; Rise       ; clock50m        ;
;  HEX3[4]     ; clock50m   ; 9.400  ; 9.400  ; Rise       ; clock50m        ;
;  HEX3[5]     ; clock50m   ; 8.420  ; 8.420  ; Rise       ; clock50m        ;
;  HEX3[6]     ; clock50m   ; 7.963  ; 7.963  ; Rise       ; clock50m        ;
; HEX4[*]      ; clock50m   ; 7.224  ; 7.224  ; Rise       ; clock50m        ;
;  HEX4[0]     ; clock50m   ; 7.436  ; 7.436  ; Rise       ; clock50m        ;
;  HEX4[1]     ; clock50m   ; 7.224  ; 7.224  ; Rise       ; clock50m        ;
;  HEX4[2]     ; clock50m   ; 7.731  ; 7.731  ; Rise       ; clock50m        ;
;  HEX4[3]     ; clock50m   ; 7.228  ; 7.228  ; Rise       ; clock50m        ;
;  HEX4[4]     ; clock50m   ; 7.505  ; 7.505  ; Rise       ; clock50m        ;
;  HEX4[5]     ; clock50m   ; 8.075  ; 8.075  ; Rise       ; clock50m        ;
;  HEX4[6]     ; clock50m   ; 7.517  ; 7.517  ; Rise       ; clock50m        ;
; HEX5[*]      ; clock50m   ; 7.231  ; 7.231  ; Rise       ; clock50m        ;
;  HEX5[0]     ; clock50m   ; 8.045  ; 8.045  ; Rise       ; clock50m        ;
;  HEX5[1]     ; clock50m   ; 7.694  ; 7.694  ; Rise       ; clock50m        ;
;  HEX5[2]     ; clock50m   ; 7.231  ; 7.231  ; Rise       ; clock50m        ;
;  HEX5[3]     ; clock50m   ; 7.387  ; 7.387  ; Rise       ; clock50m        ;
;  HEX5[4]     ; clock50m   ; 7.706  ; 7.706  ; Rise       ; clock50m        ;
;  HEX5[5]     ; clock50m   ; 7.998  ; 7.998  ; Rise       ; clock50m        ;
;  HEX5[6]     ; clock50m   ; 7.346  ; 7.346  ; Rise       ; clock50m        ;
; LCD_DATA[*]  ; clock50m   ; 7.646  ; 7.646  ; Rise       ; clock50m        ;
;  LCD_DATA[0] ; clock50m   ; 7.902  ; 7.902  ; Rise       ; clock50m        ;
;  LCD_DATA[1] ; clock50m   ; 7.646  ; 7.646  ; Rise       ; clock50m        ;
;  LCD_DATA[2] ; clock50m   ; 8.196  ; 8.196  ; Rise       ; clock50m        ;
;  LCD_DATA[3] ; clock50m   ; 8.230  ; 8.230  ; Rise       ; clock50m        ;
;  LCD_DATA[4] ; clock50m   ; 7.757  ; 7.757  ; Rise       ; clock50m        ;
;  LCD_DATA[5] ; clock50m   ; 7.767  ; 7.767  ; Rise       ; clock50m        ;
;  LCD_DATA[6] ; clock50m   ; 8.184  ; 8.184  ; Rise       ; clock50m        ;
; LCD_EN       ; clock50m   ; 7.945  ; 7.945  ; Rise       ; clock50m        ;
; LCD_RS       ; clock50m   ; 7.648  ; 7.648  ; Rise       ; clock50m        ;
; LEDG[*]      ; clock50m   ; 7.657  ; 7.657  ; Rise       ; clock50m        ;
;  LEDG[0]     ; clock50m   ; 7.657  ; 7.657  ; Rise       ; clock50m        ;
; LEDR[*]      ; clock50m   ; 8.900  ; 8.900  ; Rise       ; clock50m        ;
;  LEDR[0]     ; clock50m   ; 9.846  ; 9.846  ; Rise       ; clock50m        ;
;  LEDR[1]     ; clock50m   ; 8.900  ; 8.900  ; Rise       ; clock50m        ;
;  LEDR[2]     ; clock50m   ; 9.962  ; 9.962  ; Rise       ; clock50m        ;
;  LEDR[3]     ; clock50m   ; 10.502 ; 10.502 ; Rise       ; clock50m        ;
;  LEDR[4]     ; clock50m   ; 9.513  ; 9.513  ; Rise       ; clock50m        ;
;  LEDR[5]     ; clock50m   ; 9.299  ; 9.299  ; Rise       ; clock50m        ;
;  LEDR[6]     ; clock50m   ; 10.395 ; 10.395 ; Rise       ; clock50m        ;
;  LEDR[7]     ; clock50m   ; 9.406  ; 9.406  ; Rise       ; clock50m        ;
; UART_TXD     ; clock50m   ; 8.344  ; 8.344  ; Rise       ; clock50m        ;
; VGA_CLK      ; clock50m   ; 6.353  ; 6.353  ; Rise       ; clock50m        ;
; LEDG[*]      ; clockext   ; 10.704 ; 10.704 ; Rise       ; clockext        ;
;  LEDG[2]     ; clockext   ; 10.704 ; 10.704 ; Rise       ; clockext        ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------+
; Propagation Delay                                       ;
+-------------+---------------+--------+----+----+--------+
; Input Port  ; Output Port   ; RR     ; RF ; FR ; FF     ;
+-------------+---------------+--------+----+----+--------+
; AUD_ADCDAT  ; AUD_DACDAT    ; 8.933  ;    ;    ; 8.933  ;
; ENET_INT    ; ENET_CMD      ; 8.946  ;    ;    ; 8.946  ;
; IRDA_RXD    ; IRDA_TXD      ; 7.984  ;    ;    ; 7.984  ;
; OTG_DREQ[0] ; OTG_ADDR[0]   ; 8.254  ;    ;    ; 8.254  ;
; OTG_DREQ[1] ; OTG_ADDR[1]   ; 8.594  ;    ;    ; 8.594  ;
; OTG_INT[0]  ; OTG_DACK_N[0] ; 8.314  ;    ;    ; 8.314  ;
; OTG_INT[1]  ; OTG_DACK_N[1] ; 8.282  ;    ;    ; 8.282  ;
; SW[8]       ; LEDR[8]       ; 5.869  ;    ;    ; 5.869  ;
; SW[9]       ; LEDR[9]       ; 6.127  ;    ;    ; 6.127  ;
; SW[10]      ; LEDR[10]      ; 5.680  ;    ;    ; 5.680  ;
; SW[11]      ; LEDR[11]      ; 5.638  ;    ;    ; 5.638  ;
; SW[12]      ; LEDR[12]      ; 5.696  ;    ;    ; 5.696  ;
; SW[13]      ; LEDR[13]      ; 9.600  ;    ;    ; 9.600  ;
; SW[14]      ; LEDR[14]      ; 9.634  ;    ;    ; 9.634  ;
; SW[15]      ; LEDR[15]      ; 9.404  ;    ;    ; 9.404  ;
; SW[16]      ; LEDR[16]      ; 9.766  ;    ;    ; 9.766  ;
; SW[17]      ; LEDR[17]      ; 9.593  ;    ;    ; 9.593  ;
; TCK         ; TDO           ; 9.634  ;    ;    ; 9.634  ;
; TCS         ; TDO           ; 9.626  ;    ;    ; 9.626  ;
; TDI         ; TDO           ; 9.396  ;    ;    ; 9.396  ;
; TD_DATA[0]  ; TD_RESET      ; 9.821  ;    ;    ; 9.821  ;
; TD_DATA[1]  ; TD_RESET      ; 9.537  ;    ;    ; 9.537  ;
; TD_DATA[2]  ; TD_RESET      ; 9.757  ;    ;    ; 9.757  ;
; TD_DATA[3]  ; TD_RESET      ; 9.757  ;    ;    ; 9.757  ;
; TD_DATA[4]  ; TD_RESET      ; 9.918  ;    ;    ; 9.918  ;
; TD_DATA[5]  ; TD_RESET      ; 10.013 ;    ;    ; 10.013 ;
; TD_DATA[6]  ; TD_RESET      ; 10.293 ;    ;    ; 10.293 ;
; TD_DATA[7]  ; TD_RESET      ; 10.236 ;    ;    ; 10.236 ;
; TD_HS       ; TD_RESET      ; 9.426  ;    ;    ; 9.426  ;
; TD_VS       ; TD_RESET      ; 9.292  ;    ;    ; 9.292  ;
+-------------+---------------+--------+----+----+--------+


+---------------------------------------------------------+
; Minimum Propagation Delay                               ;
+-------------+---------------+--------+----+----+--------+
; Input Port  ; Output Port   ; RR     ; RF ; FR ; FF     ;
+-------------+---------------+--------+----+----+--------+
; AUD_ADCDAT  ; AUD_DACDAT    ; 8.933  ;    ;    ; 8.933  ;
; ENET_INT    ; ENET_CMD      ; 8.946  ;    ;    ; 8.946  ;
; IRDA_RXD    ; IRDA_TXD      ; 7.984  ;    ;    ; 7.984  ;
; OTG_DREQ[0] ; OTG_ADDR[0]   ; 8.254  ;    ;    ; 8.254  ;
; OTG_DREQ[1] ; OTG_ADDR[1]   ; 8.594  ;    ;    ; 8.594  ;
; OTG_INT[0]  ; OTG_DACK_N[0] ; 8.314  ;    ;    ; 8.314  ;
; OTG_INT[1]  ; OTG_DACK_N[1] ; 8.282  ;    ;    ; 8.282  ;
; SW[8]       ; LEDR[8]       ; 5.869  ;    ;    ; 5.869  ;
; SW[9]       ; LEDR[9]       ; 6.127  ;    ;    ; 6.127  ;
; SW[10]      ; LEDR[10]      ; 5.680  ;    ;    ; 5.680  ;
; SW[11]      ; LEDR[11]      ; 5.638  ;    ;    ; 5.638  ;
; SW[12]      ; LEDR[12]      ; 5.696  ;    ;    ; 5.696  ;
; SW[13]      ; LEDR[13]      ; 9.600  ;    ;    ; 9.600  ;
; SW[14]      ; LEDR[14]      ; 9.634  ;    ;    ; 9.634  ;
; SW[15]      ; LEDR[15]      ; 9.404  ;    ;    ; 9.404  ;
; SW[16]      ; LEDR[16]      ; 9.766  ;    ;    ; 9.766  ;
; SW[17]      ; LEDR[17]      ; 9.593  ;    ;    ; 9.593  ;
; TCK         ; TDO           ; 9.634  ;    ;    ; 9.634  ;
; TCS         ; TDO           ; 9.626  ;    ;    ; 9.626  ;
; TDI         ; TDO           ; 9.396  ;    ;    ; 9.396  ;
; TD_DATA[0]  ; TD_RESET      ; 9.821  ;    ;    ; 9.821  ;
; TD_DATA[1]  ; TD_RESET      ; 9.537  ;    ;    ; 9.537  ;
; TD_DATA[2]  ; TD_RESET      ; 9.757  ;    ;    ; 9.757  ;
; TD_DATA[3]  ; TD_RESET      ; 9.757  ;    ;    ; 9.757  ;
; TD_DATA[4]  ; TD_RESET      ; 9.918  ;    ;    ; 9.918  ;
; TD_DATA[5]  ; TD_RESET      ; 10.013 ;    ;    ; 10.013 ;
; TD_DATA[6]  ; TD_RESET      ; 10.293 ;    ;    ; 10.293 ;
; TD_DATA[7]  ; TD_RESET      ; 10.236 ;    ;    ; 10.236 ;
; TD_HS       ; TD_RESET      ; 9.426  ;    ;    ; 9.426  ;
; TD_VS       ; TD_RESET      ; 9.292  ;    ;    ; 9.292  ;
+-------------+---------------+--------+----+----+--------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; FL_ADDR[*]   ; clock50m   ; 9.363  ;      ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 9.363  ;      ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 9.363  ;      ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 9.383  ;      ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 9.383  ;      ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 9.855  ;      ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 9.855  ;      ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 9.815  ;      ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 9.825  ;      ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 9.849  ;      ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 9.849  ;      ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 9.859  ;      ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 9.859  ;      ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 10.070 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 10.060 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 10.081 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 10.091 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 10.091 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 10.071 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 10.077 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 10.077 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 10.297 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 10.297 ;      ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 8.299  ;      ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 7.515  ;      ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 7.515  ;      ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 7.515  ;      ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 7.535  ;      ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 7.535  ;      ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 7.542  ;      ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 7.542  ;      ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 7.542  ;      ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 7.542  ;      ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 8.504  ;      ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 8.649  ;      ; Rise       ; clock50m        ;
+--------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; FL_ADDR[*]   ; clock50m   ; 9.363  ;      ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 9.363  ;      ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 9.363  ;      ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 9.383  ;      ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 9.383  ;      ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 9.855  ;      ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 9.855  ;      ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 9.815  ;      ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 9.825  ;      ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 9.849  ;      ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 9.849  ;      ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 9.859  ;      ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 9.859  ;      ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 10.070 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 10.060 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 10.081 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 10.091 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 10.091 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 10.071 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 10.077 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 10.077 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 10.297 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 10.297 ;      ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 8.299  ;      ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 7.515  ;      ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 7.515  ;      ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 7.515  ;      ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 7.535  ;      ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 7.535  ;      ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 7.542  ;      ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 7.542  ;      ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 7.542  ;      ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 7.542  ;      ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 8.504  ;      ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 8.649  ;      ; Rise       ; clock50m        ;
+--------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; FL_ADDR[*]   ; clock50m   ; 9.363     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 9.363     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 9.363     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 9.383     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 9.383     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 9.855     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 9.855     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 9.815     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 9.825     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 9.849     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 9.849     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 9.859     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 9.859     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 10.070    ;           ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 10.060    ;           ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 10.081    ;           ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 10.091    ;           ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 10.091    ;           ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 10.071    ;           ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 10.077    ;           ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 10.077    ;           ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 10.297    ;           ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 10.297    ;           ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 8.299     ;           ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 7.515     ;           ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 7.515     ;           ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 7.515     ;           ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 7.535     ;           ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 7.535     ;           ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 7.542     ;           ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 7.542     ;           ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 7.542     ;           ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 7.542     ;           ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 8.504     ;           ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 8.649     ;           ; Rise       ; clock50m        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; FL_ADDR[*]   ; clock50m   ; 9.363     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 9.363     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 9.363     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 9.383     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 9.383     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 9.855     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 9.855     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 9.815     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 9.825     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 9.849     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 9.849     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 9.859     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 9.859     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 10.070    ;           ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 10.060    ;           ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 10.081    ;           ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 10.091    ;           ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 10.091    ;           ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 10.071    ;           ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 10.077    ;           ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 10.077    ;           ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 10.297    ;           ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 10.297    ;           ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 8.299     ;           ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 7.515     ;           ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 7.515     ;           ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 7.515     ;           ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 7.535     ;           ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 7.535     ;           ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 7.542     ;           ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 7.542     ;           ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 7.542     ;           ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 7.542     ;           ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 8.504     ;           ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 8.649     ;           ; Rise       ; clock50m        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clock50m ; 14.375 ; 0.000         ;
; clockext ; 17.798 ; 0.000         ;
; clock27m ; 34.913 ; 0.000         ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clock27m ; 0.215 ; 0.000         ;
; clock50m ; 0.215 ; 0.000         ;
; clockext ; 0.215 ; 0.000         ;
+----------+-------+---------------+


+-----------------------------------+
; Fast Model Recovery Summary       ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clock50m ; 17.985 ; 0.000         ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Removal Summary       ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clock50m ; 1.875 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------------------+
; Fast Model Minimum Pulse Width Summary       ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clock50m            ; 7.500  ; 0.000         ;
; clockext            ; 9.000  ; 0.000         ;
; clock27m            ; 17.500 ; 0.000         ;
; altera_reserved_tck ; 97.778 ; 0.000         ;
+---------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock50m'                                                                                                                                                                                                                                                                                                    ;
+--------+--------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                    ; To Node                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 14.375 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 5.644      ;
; 14.448 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 5.571      ;
; 14.466 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 5.553      ;
; 14.536 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[23]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 5.483      ;
; 14.539 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 5.480      ;
; 14.599 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[21]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 5.420      ;
; 14.602 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[15]                                           ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.016     ; 5.414      ;
; 14.608 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[16]                                           ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.016     ; 5.408      ;
; 14.609 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[23]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 5.410      ;
; 14.650 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]                    ; clock50m     ; clock50m    ; 20.000       ; -0.016     ; 5.366      ;
; 14.650 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[1]                    ; clock50m     ; clock50m    ; 20.000       ; -0.016     ; 5.366      ;
; 14.656 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[19]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 5.363      ;
; 14.668 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 5.351      ;
; 14.672 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[21]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 5.347      ;
; 14.675 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 5.344      ;
; 14.675 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[15]                                           ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.016     ; 5.341      ;
; 14.681 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[16]                                           ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.016     ; 5.335      ;
; 14.684 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[11]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 5.338      ;
; 14.709 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[18]                                           ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 5.306      ;
; 14.729 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[19]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 5.290      ;
; 14.729 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[20]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 5.290      ;
; 14.741 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]                    ; clock50m     ; clock50m    ; 20.000       ; -0.016     ; 5.275      ;
; 14.741 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[1]                    ; clock50m     ; clock50m    ; 20.000       ; -0.016     ; 5.275      ;
; 14.757 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[11]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 5.265      ;
; 14.759 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 5.260      ;
; 14.766 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 5.253      ;
; 14.772 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                    ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 5.246      ;
; 14.782 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[18]                                           ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 5.233      ;
; 14.797 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[16]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 5.225      ;
; 14.798 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[13]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 5.224      ;
; 14.799 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[9]                                    ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.012     ; 5.221      ;
; 14.802 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[20]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 5.217      ;
; 14.811 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[23]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]                    ; clock50m     ; clock50m    ; 20.000       ; -0.016     ; 5.205      ;
; 14.811 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[23]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[1]                    ; clock50m     ; clock50m    ; 20.000       ; -0.016     ; 5.205      ;
; 14.821 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[10]                                           ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.016     ; 5.195      ;
; 14.829 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[23]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 5.190      ;
; 14.831 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[14]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 5.191      ;
; 14.834 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[17]                                           ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 5.181      ;
; 14.836 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[23]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 5.183      ;
; 14.842 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|saved_grant[1]                                                      ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 5.173      ;
; 14.842 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|saved_grant[0]                                                      ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 5.173      ;
; 14.845 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                    ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 5.173      ;
; 14.850 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[11]                                           ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.016     ; 5.166      ;
; 14.855 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[7]                                    ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.012     ; 5.165      ;
; 14.870 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[16]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 5.152      ;
; 14.871 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[13]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 5.151      ;
; 14.872 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[9]                                    ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.012     ; 5.148      ;
; 14.874 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[21]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]                    ; clock50m     ; clock50m    ; 20.000       ; -0.016     ; 5.142      ;
; 14.874 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[21]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[1]                    ; clock50m     ; clock50m    ; 20.000       ; -0.016     ; 5.142      ;
; 14.877 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[15]                                           ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]                    ; clock50m     ; clock50m    ; 20.000       ; -0.019     ; 5.136      ;
; 14.877 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[15]                                           ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[1]                    ; clock50m     ; clock50m    ; 20.000       ; -0.019     ; 5.136      ;
; 14.883 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[16]                                           ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]                    ; clock50m     ; clock50m    ; 20.000       ; -0.019     ; 5.130      ;
; 14.883 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[16]                                           ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[1]                    ; clock50m     ; clock50m    ; 20.000       ; -0.019     ; 5.130      ;
; 14.892 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[21]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 5.127      ;
; 14.894 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[10]                                           ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.016     ; 5.122      ;
; 14.895 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[15]                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; -0.016     ; 5.121      ;
; 14.899 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[21]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 5.120      ;
; 14.900 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 5.119      ;
; 14.901 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[16]                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; -0.016     ; 5.115      ;
; 14.902 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[4]                                                ; clock50m     ; clock50m    ; 20.000       ; 0.001      ; 5.131      ;
; 14.902 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[5]                                                ; clock50m     ; clock50m    ; 20.000       ; 0.001      ; 5.131      ;
; 14.902 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[6]                                                ; clock50m     ; clock50m    ; 20.000       ; 0.001      ; 5.131      ;
; 14.902 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[15]                                           ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; -0.016     ; 5.114      ;
; 14.904 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[14]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 5.118      ;
; 14.906 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[6]                                    ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 5.112      ;
; 14.907 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[0]                                                ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 5.115      ;
; 14.907 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[1]                                                ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 5.115      ;
; 14.907 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[2]                                                ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 5.115      ;
; 14.907 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[9]                                                ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 5.115      ;
; 14.907 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[11]                                               ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 5.115      ;
; 14.907 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[17]                                           ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 5.108      ;
; 14.908 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 5.114      ;
; 14.908 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[16]                                           ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; -0.016     ; 5.108      ;
; 14.923 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[11]                                           ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.016     ; 5.093      ;
; 14.928 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[7]                                    ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.012     ; 5.092      ;
; 14.931 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[17]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 5.091      ;
; 14.931 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[19]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]                    ; clock50m     ; clock50m    ; 20.000       ; -0.016     ; 5.085      ;
; 14.931 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[19]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[1]                    ; clock50m     ; clock50m    ; 20.000       ; -0.016     ; 5.085      ;
; 14.933 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|saved_grant[1]                                                      ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 5.082      ;
; 14.933 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|saved_grant[0]                                                      ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 5.082      ;
; 14.944 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[15]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 5.078      ;
; 14.949 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[19]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 5.070      ;
; 14.956 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[19]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 5.063      ;
; 14.959 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[11]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]                    ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 5.060      ;
; 14.959 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[11]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[1]                    ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 5.060      ;
; 14.960 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.000      ; 5.072      ;
; 14.973 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 5.046      ;
; 14.977 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[11]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 5.045      ;
; 14.979 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[6]                                    ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 5.039      ;
; 14.981 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 5.041      ;
; 14.984 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[11]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 5.038      ;
; 14.984 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[18]                                           ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]                    ; clock50m     ; clock50m    ; 20.000       ; -0.020     ; 5.028      ;
; 14.984 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[18]                                           ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[1]                    ; clock50m     ; clock50m    ; 20.000       ; -0.020     ; 5.028      ;
; 14.993 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[4]                                                ; clock50m     ; clock50m    ; 20.000       ; 0.001      ; 5.040      ;
; 14.993 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[5]                                                ; clock50m     ; clock50m    ; 20.000       ; 0.001      ; 5.040      ;
; 14.993 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[6]                                                ; clock50m     ; clock50m    ; 20.000       ; 0.001      ; 5.040      ;
; 14.994 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|byteen_reg[2]                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 5.021      ;
; 14.994 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[14]                                               ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 5.021      ;
; 14.994 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[16]                                               ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 5.021      ;
; 14.994 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22]                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[17]                                               ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 5.021      ;
+--------+--------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clockext'                                                                                                           ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 17.798 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 2.234      ;
; 17.902 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 2.130      ;
; 17.918 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 2.114      ;
; 18.024 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; -0.008     ; 2.000      ;
; 18.044 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; -0.008     ; 1.980      ;
; 18.073 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 1.957      ;
; 18.079 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; -0.008     ; 1.945      ;
; 18.088 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; -0.004     ; 1.940      ;
; 18.124 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.908      ;
; 18.128 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; -0.008     ; 1.896      ;
; 18.133 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; -0.008     ; 1.891      ;
; 18.134 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[14] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.898      ;
; 18.135 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 1.895      ;
; 18.144 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; -0.008     ; 1.880      ;
; 18.148 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; -0.008     ; 1.876      ;
; 18.164 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; -0.008     ; 1.860      ;
; 18.183 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; -0.008     ; 1.841      ;
; 18.199 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; -0.008     ; 1.825      ;
; 18.205 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 1.825      ;
; 18.208 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; -0.008     ; 1.816      ;
; 18.229 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[13] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.803      ;
; 18.237 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; -0.008     ; 1.787      ;
; 18.253 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; -0.008     ; 1.771      ;
; 18.259 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; -0.008     ; 1.765      ;
; 18.260 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[15] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.772      ;
; 18.269 ; clk_event_50m:C3|r_cnt[12] ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.763      ;
; 18.284 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[12] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.748      ;
; 18.292 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; -0.008     ; 1.732      ;
; 18.299 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 1.723      ;
; 18.312 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; -0.008     ; 1.712      ;
; 18.314 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; -0.012     ; 1.706      ;
; 18.319 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 1.703      ;
; 18.328 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; -0.008     ; 1.696      ;
; 18.329 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; -0.008     ; 1.695      ;
; 18.334 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.698      ;
; 18.334 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; -0.012     ; 1.686      ;
; 18.346 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; -0.008     ; 1.678      ;
; 18.350 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; -0.008     ; 1.674      ;
; 18.354 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 1.668      ;
; 18.355 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.677      ;
; 18.360 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[14] ; clockext     ; clockext    ; 20.000       ; -0.008     ; 1.664      ;
; 18.361 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 1.661      ;
; 18.363 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; -0.008     ; 1.661      ;
; 18.369 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; -0.012     ; 1.651      ;
; 18.370 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; -0.008     ; 1.654      ;
; 18.373 ; clk_event_50m:C3|r_cnt[12] ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.659      ;
; 18.379 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; -0.008     ; 1.645      ;
; 18.380 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[14] ; clockext     ; clockext    ; 20.000       ; -0.008     ; 1.644      ;
; 18.381 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 1.641      ;
; 18.389 ; clk_event_50m:C3|r_cnt[12] ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.643      ;
; 18.396 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; -0.008     ; 1.628      ;
; 18.396 ; clk_event_50m:C3|r_cnt[24] ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.010      ; 1.646      ;
; 18.401 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; -0.008     ; 1.623      ;
; 18.405 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; -0.008     ; 1.619      ;
; 18.408 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 1.614      ;
; 18.412 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; -0.008     ; 1.612      ;
; 18.415 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[14] ; clockext     ; clockext    ; 20.000       ; -0.008     ; 1.609      ;
; 18.416 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 1.606      ;
; 18.423 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; -0.012     ; 1.597      ;
; 18.430 ; clk_event_50m:C3|r_cnt[20] ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.012      ; 1.614      ;
; 18.431 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 1.591      ;
; 18.431 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 1.591      ;
; 18.433 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; -0.008     ; 1.591      ;
; 18.436 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; -0.008     ; 1.588      ;
; 18.449 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; -0.008     ; 1.575      ;
; 18.450 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; -0.008     ; 1.574      ;
; 18.451 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 1.571      ;
; 18.452 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 1.570      ;
; 18.455 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[13] ; clockext     ; clockext    ; 20.000       ; -0.008     ; 1.569      ;
; 18.459 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; -0.008     ; 1.565      ;
; 18.461 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; -0.012     ; 1.559      ;
; 18.466 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; -0.008     ; 1.558      ;
; 18.469 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[14] ; clockext     ; clockext    ; 20.000       ; -0.008     ; 1.555      ;
; 18.470 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 1.552      ;
; 18.474 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 1.556      ;
; 18.475 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[13] ; clockext     ; clockext    ; 20.000       ; -0.008     ; 1.549      ;
; 18.479 ; clk_event_50m:C3|r_cnt[13] ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.553      ;
; 18.480 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.552      ;
; 18.482 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; -0.012     ; 1.538      ;
; 18.483 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 1.539      ;
; 18.486 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 1.536      ;
; 18.486 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[15] ; clockext     ; clockext    ; 20.000       ; -0.008     ; 1.538      ;
; 18.493 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.539      ;
; 18.493 ; clk_event_50m:C3|r_cnt[24] ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.539      ;
; 18.498 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; -0.012     ; 1.522      ;
; 18.500 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 1.522      ;
; 18.505 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; -0.008     ; 1.519      ;
; 18.506 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[15] ; clockext     ; clockext    ; 20.000       ; -0.008     ; 1.518      ;
; 18.510 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[13] ; clockext     ; clockext    ; 20.000       ; -0.008     ; 1.514      ;
; 18.510 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[12] ; clockext     ; clockext    ; 20.000       ; -0.008     ; 1.514      ;
; 18.510 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.522      ;
; 18.513 ; clk_event_50m:C3|r_cnt[14] ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.519      ;
; 18.521 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; -0.008     ; 1.503      ;
; 18.521 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 1.501      ;
; 18.523 ; clk_event_50m:C3|r_cnt[24] ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 1.507      ;
; 18.525 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.507      ;
; 18.527 ; clk_event_50m:C3|r_cnt[20] ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; 0.002      ; 1.507      ;
; 18.530 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[12] ; clockext     ; clockext    ; 20.000       ; -0.008     ; 1.494      ;
; 18.534 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 1.488      ;
; 18.534 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; -0.008     ; 1.490      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock27m'                                                                                                           ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 34.913 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 2.119      ;
; 34.935 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; -0.001     ; 2.096      ;
; 34.951 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 2.081      ;
; 34.988 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; -0.001     ; 2.043      ;
; 35.017 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 2.015      ;
; 35.058 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.974      ;
; 35.128 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.904      ;
; 35.154 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.886      ;
; 35.174 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.866      ;
; 35.176 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 1.863      ;
; 35.192 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.848      ;
; 35.196 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 1.843      ;
; 35.207 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 37.000       ; -0.001     ; 1.824      ;
; 35.209 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.831      ;
; 35.212 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.828      ;
; 35.229 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[13] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.803      ;
; 35.229 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 1.810      ;
; 35.230 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[14] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.802      ;
; 35.231 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 1.808      ;
; 35.247 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.793      ;
; 35.249 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 1.790      ;
; 35.258 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.782      ;
; 35.261 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[15] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.771      ;
; 35.263 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.777      ;
; 35.278 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.762      ;
; 35.284 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 1.755      ;
; 35.285 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 1.754      ;
; 35.289 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[12] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.743      ;
; 35.299 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.741      ;
; 35.301 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.739      ;
; 35.313 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.727      ;
; 35.319 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.721      ;
; 35.338 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.702      ;
; 35.338 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 1.701      ;
; 35.354 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.686      ;
; 35.360 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 1.679      ;
; 35.367 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.673      ;
; 35.369 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.671      ;
; 35.376 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.664      ;
; 35.380 ; clk_event_50m:C2|r_cnt[12] ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.652      ;
; 35.389 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.651      ;
; 35.389 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.651      ;
; 35.402 ; clk_event_50m:C2|r_cnt[12] ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; -0.001     ; 1.629      ;
; 35.408 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.632      ;
; 35.411 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 1.628      ;
; 35.413 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 1.626      ;
; 35.418 ; clk_event_50m:C2|r_cnt[12] ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.614      ;
; 35.422 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.618      ;
; 35.424 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.616      ;
; 35.427 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.613      ;
; 35.442 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.598      ;
; 35.444 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 1.595      ;
; 35.448 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 1.591      ;
; 35.455 ; clk_event_50m:C2|r_cnt[12] ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; -0.001     ; 1.576      ;
; 35.459 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.581      ;
; 35.459 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 1.580      ;
; 35.460 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.580      ;
; 35.464 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 1.575      ;
; 35.468 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 1.571      ;
; 35.470 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[13] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.570      ;
; 35.471 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[14] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.569      ;
; 35.476 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 37.000       ; -0.001     ; 1.555      ;
; 35.476 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.564      ;
; 35.478 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.562      ;
; 35.481 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 1.558      ;
; 35.483 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.557      ;
; 35.484 ; clk_event_50m:C2|r_cnt[12] ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.548      ;
; 35.487 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.545      ;
; 35.490 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[13] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.550      ;
; 35.491 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[14] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.549      ;
; 35.493 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.547      ;
; 35.497 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.543      ;
; 35.497 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 1.542      ;
; 35.498 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 1.541      ;
; 35.502 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[15] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.538      ;
; 35.503 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 1.536      ;
; 35.514 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.526      ;
; 35.520 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.512      ;
; 35.522 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[15] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.518      ;
; 35.525 ; clk_event_50m:C2|r_cnt[12] ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.507      ;
; 35.525 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[13] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.515      ;
; 35.526 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.514      ;
; 35.526 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[14] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.514      ;
; 35.528 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 1.511      ;
; 35.530 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[12] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.510      ;
; 35.530 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 1.509      ;
; 35.531 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.509      ;
; 35.532 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.500      ;
; 35.534 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 1.505      ;
; 35.534 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.506      ;
; 35.535 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.497      ;
; 35.546 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 37.000       ; -0.001     ; 1.485      ;
; 35.550 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[12] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.490      ;
; 35.551 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 1.488      ;
; 35.553 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.487      ;
; 35.554 ; clk_event_50m:C2|r_cnt[23] ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; -0.001     ; 1.477      ;
; 35.557 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 37.000       ; 0.007      ; 1.482      ;
; 35.557 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[15] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.483      ;
; 35.558 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.474      ;
; 35.563 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.008      ; 1.477      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock27m'                                                                                                           ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; toggle0:C5|r_toggle        ; toggle0:C5|r_toggle        ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.358 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.510      ;
; 0.360 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[6]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; clk_event_50m:C2|r_cnt[24] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[1]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[4]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.513      ;
; 0.369 ; clk_event_50m:C2|r_cnt[16] ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; clk_event_50m:C2|r_cnt[18] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.521      ;
; 0.374 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[2]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[3]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[5]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.528      ;
; 0.447 ; clk_event_50m:C2|r_sig     ; toggle0:C5|r_toggle        ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.599      ;
; 0.480 ; clk_event_50m:C2|r_cnt[25] ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.632      ;
; 0.496 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.648      ;
; 0.498 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[2]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.652      ;
; 0.514 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[6]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[4]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[3]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.666      ;
; 0.516 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.668      ;
; 0.532 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; clk_event_50m:C2|r_cnt[22] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[3]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.687      ;
; 0.544 ; clk_event_50m:C2|r_cnt[16] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.696      ;
; 0.549 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[4]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.701      ;
; 0.551 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.703      ;
; 0.554 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[5]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.706      ;
; 0.568 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[4]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.721      ;
; 0.570 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.722      ;
; 0.573 ; clk_event_50m:C2|r_cnt[15] ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; -0.001     ; 0.724      ;
; 0.584 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.736      ;
; 0.589 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[6]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.741      ;
; 0.596 ; clk_event_50m:C2|r_cnt[17] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; -0.001     ; 0.747      ;
; 0.600 ; clk_event_50m:C2|r_cnt[23] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; -0.001     ; 0.751      ;
; 0.603 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.755      ;
; 0.605 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.757      ;
; 0.608 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[5]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.760      ;
; 0.615 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.767      ;
; 0.619 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.771      ;
; 0.627 ; clk_event_50m:C2|r_cnt[14] ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; -0.001     ; 0.778      ;
; 0.638 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.790      ;
; 0.643 ; clk_event_50m:C2|r_cnt[15] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; -0.001     ; 0.794      ;
; 0.643 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[6]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.795      ;
; 0.643 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[5]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.795      ;
; 0.645 ; clk_event_50m:C2|r_cnt[21] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; -0.001     ; 0.796      ;
; 0.650 ; clk_event_50m:C2|r_cnt[22] ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.802      ;
; 0.651 ; clk_event_50m:C2|r_cnt[21] ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.803      ;
; 0.651 ; clk_event_50m:C2|r_cnt[13] ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; -0.001     ; 0.802      ;
; 0.652 ; clk_event_50m:C2|r_cnt[19] ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.804      ;
; 0.654 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.806      ;
; 0.659 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.811      ;
; 0.663 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[5]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.815      ;
; 0.678 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[6]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.830      ;
; 0.681 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.007      ; 0.840      ;
; 0.689 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.841      ;
; 0.694 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.846      ;
; 0.695 ; clk_event_50m:C2|r_cnt[20] ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.847      ;
; 0.697 ; clk_event_50m:C2|r_cnt[14] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; -0.001     ; 0.848      ;
; 0.697 ; clk_event_50m:C2|r_cnt[15] ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.849      ;
; 0.698 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[6]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.850      ;
; 0.705 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[1]  ; clock27m     ; clock27m    ; 0.000        ; -0.008     ; 0.849      ;
; 0.713 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.865      ;
; 0.714 ; clk_event_50m:C2|r_cnt[12] ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.866      ;
; 0.716 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.007      ; 0.875      ;
; 0.721 ; clk_event_50m:C2|r_cnt[22] ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.001      ; 0.874      ;
; 0.721 ; clk_event_50m:C2|r_cnt[13] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; -0.001     ; 0.872      ;
; 0.727 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.879      ;
; 0.729 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.881      ;
; 0.731 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[12] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.883      ;
; 0.731 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.883      ;
; 0.731 ; clk_event_50m:C2|r_cnt[20] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; -0.001     ; 0.882      ;
; 0.733 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.885      ;
; 0.735 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.887      ;
; 0.735 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[0]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.887      ;
; 0.735 ; clk_event_50m:C2|r_cnt[24] ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.887      ;
; 0.737 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[15] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.889      ;
; 0.738 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[13] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.890      ;
; 0.739 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.891      ;
; 0.740 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[14] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.892      ;
; 0.740 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[2]  ; clock27m     ; clock27m    ; 0.000        ; -0.008     ; 0.884      ;
; 0.743 ; clk_event_50m:C2|r_cnt[18] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.895      ;
; 0.748 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.900      ;
; 0.748 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.900      ;
; 0.751 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.903      ;
; 0.751 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; 0.007      ; 0.910      ;
; 0.755 ; clk_event_50m:C2|r_cnt[15] ; clk_event_50m:C2|r_cnt[15] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.907      ;
; 0.764 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.916      ;
; 0.768 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.920      ;
; 0.771 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.007      ; 0.930      ;
; 0.775 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[3]  ; clock27m     ; clock27m    ; 0.000        ; -0.008     ; 0.919      ;
; 0.781 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.008      ; 0.941      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock50m'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                        ; To Node                                                                                                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|i_read                                                                                                                                                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|i_read                                                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_tristate_conduit_pin_sharer_0:tristate_conduit_pin_sharer_0|nios2_tristate_conduit_pin_sharer_0_pin_sharer:pin_sharer|selected_grant[0]                                          ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_tristate_conduit_pin_sharer_0:tristate_conduit_pin_sharer_0|nios2_tristate_conduit_pin_sharer_0_pin_sharer:pin_sharer|selected_grant[0]                                          ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][75]                                                                                      ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][75]                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[3]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[3]                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][55]                                                                                      ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][55]                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|count[0]                                                                                                                                     ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|count[0]                                                                                                                                     ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][76]                                                                                      ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][76]                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[1]                                                                                                                               ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[1]                                                                                                                               ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][10]                                                                                      ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][10]                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][44]                                                                                      ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][44]                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][9]                                                                                       ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][9]                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_agent:ext_flash_uas_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[0]                     ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_agent:ext_flash_uas_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[0]                     ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|jtag_rd              ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|jtag_rd              ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][3]                                                                                     ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][3]                                                                                     ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[3]                                                                                                                              ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[3]                                                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][4]                                                                                     ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][4]                                                                                     ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                               ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                               ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][82]                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][82]                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|hbreak_pending                                                                                                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|hbreak_pending                                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][6]                                                                                     ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][6]                                                                                     ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][5]                                                                                     ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][5]                                                                                     ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][7]                                                                                     ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][7]                                                                                     ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][0]                                                                                     ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][0]                                                                                     ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][1]                                                                                     ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][1]                                                                                     ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][2]                                                                                     ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][2]                                                                                     ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted                                                                                                      ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted                                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex1_s1_translator|wait_latency_counter[0]                                                                                                              ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex1_s1_translator|wait_latency_counter[0]                                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex2_s1_translator|wait_latency_counter[0]                                                                                                              ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex2_s1_translator|wait_latency_counter[0]                                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode1_s1_translator|wait_latency_counter[0]                                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode1_s1_translator|wait_latency_counter[0]                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode2_s1_translator|wait_latency_counter[0]                                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode2_s1_translator|wait_latency_counter[0]                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode4_s1_translator|wait_latency_counter[0]                                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode4_s1_translator|wait_latency_counter[0]                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode3_s1_translator|wait_latency_counter[0]                                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode3_s1_translator|wait_latency_counter[0]                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex3_s1_translator|wait_latency_counter[0]                                                                                                              ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex3_s1_translator|wait_latency_counter[0]                                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode0_s1_translator|wait_latency_counter[0]                                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode0_s1_translator|wait_latency_counter[0]                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period1_s1_translator|wait_latency_counter[0]                                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period1_s1_translator|wait_latency_counter[0]                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode5_s1_translator|wait_latency_counter[0]                                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode5_s1_translator|wait_latency_counter[0]                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode7_s1_translator|wait_latency_counter[0]                                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode7_s1_translator|wait_latency_counter[0]                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode6_s1_translator|wait_latency_counter[0]                                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode6_s1_translator|wait_latency_counter[0]                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period4_s1_translator|wait_latency_counter[0]                                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period4_s1_translator|wait_latency_counter[0]                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period5_s1_translator|wait_latency_counter[0]                                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period5_s1_translator|wait_latency_counter[0]                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period2_s1_translator|wait_latency_counter[0]                                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period2_s1_translator|wait_latency_counter[0]                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period3_s1_translator|wait_latency_counter[0]                                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period3_s1_translator|wait_latency_counter[0]                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period6_s1_translator|wait_latency_counter[0]                                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period6_s1_translator|wait_latency_counter[0]                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period7_s1_translator|wait_latency_counter[0]                                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period7_s1_translator|wait_latency_counter[0]                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period0_s1_translator|wait_latency_counter[0]                                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period0_s1_translator|wait_latency_counter[0]                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:push_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:push_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:push_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:push_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:push_s1_translator|wait_latency_counter[0]                                                                                                              ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:push_s1_translator|wait_latency_counter[0]                                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex0_s1_translator|wait_latency_counter[0]                                                                                                              ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex0_s1_translator|wait_latency_counter[0]                                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                               ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                               ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                               ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                               ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:uart_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:uart_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:uart_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:uart_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:uart_0_s1_translator|wait_latency_counter[0]                                                                                                            ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:uart_0_s1_translator|wait_latency_counter[0]                                                                                                            ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                                                                                                     ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                                                                                                     ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|end_begintransfer                                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|end_begintransfer                                                                                                  ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|monitor_error  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|monitor_error  ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|break_on_reset ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|break_on_reset ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clockext'                                                                                                           ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; toggle0:C6|r_toggle        ; toggle0:C6|r_toggle        ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.367      ;
; 0.356 ; clk_event_50m:C3|r_cnt[24] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.508      ;
; 0.358 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.510      ;
; 0.360 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[6]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[1]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[4]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.513      ;
; 0.373 ; clk_event_50m:C3|r_cnt[16] ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[2]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[3]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[5]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; clk_event_50m:C3|r_cnt[18] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.528      ;
; 0.414 ; clk_event_50m:C3|r_sig     ; toggle0:C6|r_toggle        ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.566      ;
; 0.496 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.648      ;
; 0.498 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[2]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.652      ;
; 0.514 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[6]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[4]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[3]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.666      ;
; 0.516 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.668      ;
; 0.533 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[3]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.687      ;
; 0.548 ; clk_event_50m:C3|r_cnt[16] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.700      ;
; 0.549 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[4]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.701      ;
; 0.551 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.703      ;
; 0.554 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[5]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.706      ;
; 0.568 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[4]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.721      ;
; 0.570 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.722      ;
; 0.572 ; clk_event_50m:C3|r_cnt[21] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.724      ;
; 0.572 ; clk_event_50m:C3|r_cnt[15] ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 0.722      ;
; 0.577 ; clk_event_50m:C3|r_cnt[23] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 0.727      ;
; 0.578 ; clk_event_50m:C3|r_cnt[17] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 0.728      ;
; 0.582 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.734      ;
; 0.584 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.736      ;
; 0.589 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[6]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.741      ;
; 0.601 ; clk_event_50m:C3|r_cnt[21] ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.753      ;
; 0.603 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.755      ;
; 0.605 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.757      ;
; 0.608 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[5]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.760      ;
; 0.613 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.765      ;
; 0.619 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.771      ;
; 0.621 ; clk_event_50m:C3|r_cnt[14] ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 0.771      ;
; 0.628 ; clk_event_50m:C3|r_cnt[22] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 0.778      ;
; 0.638 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.790      ;
; 0.642 ; clk_event_50m:C3|r_cnt[15] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 0.792      ;
; 0.643 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[6]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.795      ;
; 0.643 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[5]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.795      ;
; 0.648 ; clk_event_50m:C3|r_cnt[15] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.800      ;
; 0.654 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.806      ;
; 0.655 ; clk_event_50m:C3|r_cnt[13] ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 0.805      ;
; 0.659 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.811      ;
; 0.663 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[5]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.815      ;
; 0.668 ; clk_event_50m:C3|r_cnt[19] ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.820      ;
; 0.678 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[6]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.830      ;
; 0.689 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.841      ;
; 0.690 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[1]  ; clockext     ; clockext    ; 0.000        ; 0.008      ; 0.850      ;
; 0.691 ; clk_event_50m:C3|r_cnt[14] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 0.841      ;
; 0.694 ; clk_event_50m:C3|r_cnt[25] ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.846      ;
; 0.694 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.846      ;
; 0.697 ; clk_event_50m:C3|r_cnt[14] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.849      ;
; 0.698 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; -0.010     ; 0.840      ;
; 0.698 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[6]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.850      ;
; 0.700 ; clk_event_50m:C3|r_cnt[22] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.852      ;
; 0.701 ; clk_event_50m:C3|r_cnt[19] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.853      ;
; 0.704 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; -0.008     ; 0.848      ;
; 0.706 ; clk_event_50m:C3|r_cnt[12] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.858      ;
; 0.713 ; clk_event_50m:C3|r_cnt[17] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.865      ;
; 0.713 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.865      ;
; 0.722 ; clk_event_50m:C3|r_cnt[21] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.002      ; 0.876      ;
; 0.725 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[2]  ; clockext     ; clockext    ; 0.000        ; 0.008      ; 0.885      ;
; 0.725 ; clk_event_50m:C3|r_cnt[13] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 0.875      ;
; 0.729 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.881      ;
; 0.733 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; -0.010     ; 0.875      ;
; 0.744 ; clk_event_50m:C3|r_cnt[20] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; 0.002      ; 0.898      ;
; 0.748 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.900      ;
; 0.748 ; clk_event_50m:C3|r_cnt[18] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.900      ;
; 0.748 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.900      ;
; 0.749 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.901      ;
; 0.750 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; -0.008     ; 0.894      ;
; 0.753 ; clk_event_50m:C3|r_cnt[15] ; clk_event_50m:C3|r_cnt[15] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.905      ;
; 0.760 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[3]  ; clockext     ; clockext    ; 0.000        ; 0.008      ; 0.920      ;
; 0.761 ; clk_event_50m:C3|r_cnt[23] ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.913      ;
; 0.762 ; clk_event_50m:C3|r_cnt[20] ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.914      ;
; 0.763 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; -0.008     ; 0.907      ;
; 0.764 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.916      ;
; 0.768 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; -0.010     ; 0.910      ;
; 0.768 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.920      ;
; 0.772 ; clk_event_50m:C3|r_cnt[25] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.924      ;
; 0.781 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[14] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.933      ;
; 0.782 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.934      ;
; 0.782 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.934      ;
; 0.783 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[0]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.935      ;
; 0.783 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.935      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clock50m'                                                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                   ; To Node                                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]   ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 2.037      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][75]    ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 2.037      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1] ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 2.029      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[2] ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 2.029      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[3] ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 2.029      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0] ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 2.029      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|count[0]                                                   ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 2.037      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][3]   ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 2.030      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[2][3]   ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 2.030      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[1][3]   ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 2.030      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[0][3]   ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 2.029      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[3]                                            ; clock50m     ; clock50m    ; 20.000       ; -0.002     ; 2.045      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][4]   ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 2.029      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[2][4]   ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 2.030      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[1][4]   ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 2.030      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[0][4]   ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 2.029      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|hbreak_pending                                                       ; clock50m     ; clock50m    ; 20.000       ; 0.008      ; 2.055      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][6]   ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 2.030      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[2][6]   ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 2.030      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[1][6]   ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 2.030      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[0][6]   ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 2.030      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[6]                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.007      ; 2.054      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[4]                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.007      ; 2.054      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][5]   ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 2.030      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[2][5]   ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 2.030      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[1][5]   ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 2.030      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[0][5]   ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 2.030      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_ctrl_unsigned_lo_imm16                                             ; clock50m     ; clock50m    ; 20.000       ; 0.008      ; 2.055      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[16]                                                           ; clock50m     ; clock50m    ; 20.000       ; 0.007      ; 2.054      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[17]                                                           ; clock50m     ; clock50m    ; 20.000       ; 0.007      ; 2.054      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[18]                                                           ; clock50m     ; clock50m    ; 20.000       ; 0.007      ; 2.054      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][7]   ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 2.029      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[2][7]   ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 2.030      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[1][7]   ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 2.030      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[0][7]   ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 2.029      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[16]                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.007      ; 2.054      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][0]   ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 2.030      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[2][0]   ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 2.030      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[1][0]   ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 2.030      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[0][0]   ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 2.030      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[17]                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.007      ; 2.054      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][1]   ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 2.030      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[2][1]   ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 2.030      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[1][1]   ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 2.030      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[0][1]   ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 2.030      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[25]                                                             ; clock50m     ; clock50m    ; 20.000       ; 0.019      ; 2.066      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[18]                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.007      ; 2.054      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][2]   ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 2.030      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[2][2]   ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 2.030      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[1][2]   ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 2.030      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[0][2]   ; clock50m     ; clock50m    ; 20.000       ; -0.017     ; 2.030      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[26]                                                             ; clock50m     ; clock50m    ; 20.000       ; 0.019      ; 2.066      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[27]                                                             ; clock50m     ; clock50m    ; 20.000       ; -0.002     ; 2.045      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode3_s1_translator|read_latency_shift_reg[0]                       ; clock50m     ; clock50m    ; 20.000       ; -0.015     ; 2.032      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]      ; clock50m     ; clock50m    ; 20.000       ; -0.015     ; 2.032      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]      ; clock50m     ; clock50m    ; 20.000       ; -0.015     ; 2.032      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode3_s1_translator|wait_latency_counter[0]                         ; clock50m     ; clock50m    ; 20.000       ; -0.015     ; 2.032      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode3_s1_translator|wait_latency_counter[1]                         ; clock50m     ; clock50m    ; 20.000       ; -0.015     ; 2.032      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period1_s1_translator|wait_latency_counter[0]                         ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 2.029      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period1_s1_translator|wait_latency_counter[1]                         ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 2.029      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period1_s1_translator|read_latency_shift_reg[0]                       ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 2.029      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]      ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 2.029      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]      ; clock50m     ; clock50m    ; 20.000       ; -0.018     ; 2.029      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode6_s1_translator|wait_latency_counter[0]                         ; clock50m     ; clock50m    ; 20.000       ; -0.024     ; 2.023      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode6_s1_translator|read_latency_shift_reg[0]                       ; clock50m     ; clock50m    ; 20.000       ; -0.024     ; 2.023      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]      ; clock50m     ; clock50m    ; 20.000       ; -0.024     ; 2.023      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]      ; clock50m     ; clock50m    ; 20.000       ; -0.024     ; 2.023      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode6_s1_translator|wait_latency_counter[1]                         ; clock50m     ; clock50m    ; 20.000       ; -0.024     ; 2.023      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period6_s1_translator|wait_latency_counter[0]                         ; clock50m     ; clock50m    ; 20.000       ; -0.028     ; 2.019      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period6_s1_translator|wait_latency_counter[1]                         ; clock50m     ; clock50m    ; 20.000       ; -0.028     ; 2.019      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period6_s1_translator|read_latency_shift_reg[0]                       ; clock50m     ; clock50m    ; 20.000       ; -0.028     ; 2.019      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]      ; clock50m     ; clock50m    ; 20.000       ; -0.028     ; 2.019      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]      ; clock50m     ; clock50m    ; 20.000       ; -0.028     ; 2.019      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[19]                                           ; clock50m     ; clock50m    ; 20.000       ; -0.002     ; 2.045      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[19]                                                             ; clock50m     ; clock50m    ; 20.000       ; -0.002     ; 2.045      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[29]                                               ; clock50m     ; clock50m    ; 20.000       ; 0.008      ; 2.055      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[31]                                               ; clock50m     ; clock50m    ; 20.000       ; 0.008      ; 2.055      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_ctrl_rot_right                                                     ; clock50m     ; clock50m    ; 20.000       ; 0.008      ; 2.055      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_ctrl_shift_logical                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.008      ; 2.055      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[0]                                                ; clock50m     ; clock50m    ; 20.000       ; 0.008      ; 2.055      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[1]                                                ; clock50m     ; clock50m    ; 20.000       ; 0.008      ; 2.055      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[2]                                                ; clock50m     ; clock50m    ; 20.000       ; 0.008      ; 2.055      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.007      ; 2.054      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[14]                                                             ; clock50m     ; clock50m    ; 20.000       ; 0.008      ; 2.055      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[15]                                                             ; clock50m     ; clock50m    ; 20.000       ; 0.007      ; 2.054      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[7]          ; clock50m     ; clock50m    ; 20.000       ; 0.019      ; 2.066      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[7]                                                              ; clock50m     ; clock50m    ; 20.000       ; 0.007      ; 2.054      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[1]                                                            ; clock50m     ; clock50m    ; 20.000       ; 0.007      ; 2.054      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[18]                                                             ; clock50m     ; clock50m    ; 20.000       ; 0.008      ; 2.055      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[6]          ; clock50m     ; clock50m    ; 20.000       ; 0.019      ; 2.066      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[6]                                                              ; clock50m     ; clock50m    ; 20.000       ; 0.007      ; 2.054      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|wait_for_one_post_bret_inst                                          ; clock50m     ; clock50m    ; 20.000       ; 0.008      ; 2.055      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[17]                                                             ; clock50m     ; clock50m    ; 20.000       ; 0.008      ; 2.055      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[3]          ; clock50m     ; clock50m    ; 20.000       ; 0.019      ; 2.066      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[3]                                                              ; clock50m     ; clock50m    ; 20.000       ; -0.002     ; 2.045      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][63]       ; clock50m     ; clock50m    ; 20.000       ; -0.024     ; 2.023      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][63]       ; clock50m     ; clock50m    ; 20.000       ; -0.024     ; 2.023      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][63]       ; clock50m     ; clock50m    ; 20.000       ; -0.024     ; 2.023      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][63]       ; clock50m     ; clock50m    ; 20.000       ; -0.015     ; 2.032      ;
; 17.985 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][63]       ; clock50m     ; clock50m    ; 20.000       ; -0.015     ; 2.032      ;
+--------+-----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clock50m'                                                                                                                                                                                                                                                     ;
+-------+-----------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                   ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.875 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period2|data_out[7]                                                            ; clock50m     ; clock50m    ; 0.000        ; -0.002     ; 2.025      ;
; 1.875 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period2|data_out[13]                                                           ; clock50m     ; clock50m    ; 0.000        ; -0.002     ; 2.025      ;
; 1.875 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period2|data_out[12]                                                           ; clock50m     ; clock50m    ; 0.000        ; -0.002     ; 2.025      ;
; 1.875 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period2_s1_translator|av_readdata_pre[12]                     ; clock50m     ; clock50m    ; 0.000        ; -0.002     ; 2.025      ;
; 1.875 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period2|data_out[11]                                                           ; clock50m     ; clock50m    ; 0.000        ; -0.002     ; 2.025      ;
; 1.875 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period2|data_out[10]                                                           ; clock50m     ; clock50m    ; 0.000        ; -0.002     ; 2.025      ;
; 1.875 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period2|data_out[9]                                                            ; clock50m     ; clock50m    ; 0.000        ; -0.002     ; 2.025      ;
; 1.875 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period2|data_out[8]                                                            ; clock50m     ; clock50m    ; 0.000        ; -0.002     ; 2.025      ;
; 1.875 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period2|data_out[6]                                                            ; clock50m     ; clock50m    ; 0.000        ; -0.002     ; 2.025      ;
; 1.875 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period2|data_out[5]                                                            ; clock50m     ; clock50m    ; 0.000        ; -0.002     ; 2.025      ;
; 1.875 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period2|data_out[4]                                                            ; clock50m     ; clock50m    ; 0.000        ; -0.002     ; 2.025      ;
; 1.875 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period2|data_out[3]                                                            ; clock50m     ; clock50m    ; 0.000        ; -0.002     ; 2.025      ;
; 1.875 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period2|data_out[2]                                                            ; clock50m     ; clock50m    ; 0.000        ; -0.002     ; 2.025      ;
; 1.875 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period2|data_out[1]                                                            ; clock50m     ; clock50m    ; 0.000        ; -0.002     ; 2.025      ;
; 1.875 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period2|data_out[0]                                                            ; clock50m     ; clock50m    ; 0.000        ; -0.002     ; 2.025      ;
; 1.875 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period2_s1_translator|av_readdata_pre[0]                      ; clock50m     ; clock50m    ; 0.000        ; -0.002     ; 2.025      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[27]                                              ; clock50m     ; clock50m    ; 0.000        ; 0.006      ; 2.034      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[19]                                              ; clock50m     ; clock50m    ; 0.000        ; 0.007      ; 2.035      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[11]                                              ; clock50m     ; clock50m    ; 0.000        ; 0.006      ; 2.034      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[3]                                               ; clock50m     ; clock50m    ; 0.000        ; 0.019      ; 2.047      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_ctrl_br                                                    ; clock50m     ; clock50m    ; 0.000        ; 0.005      ; 2.033      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[28]                                              ; clock50m     ; clock50m    ; 0.000        ; 0.006      ; 2.034      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[20]                                              ; clock50m     ; clock50m    ; 0.000        ; 0.006      ; 2.034      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[12]                                              ; clock50m     ; clock50m    ; 0.000        ; 0.006      ; 2.034      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_src2_use_imm                                               ; clock50m     ; clock50m    ; 0.000        ; 0.004      ; 2.032      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_ctrl_jmp_direct                                            ; clock50m     ; clock50m    ; 0.000        ; 0.005      ; 2.033      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[18] ; clock50m     ; clock50m    ; 0.000        ; -0.007     ; 2.021      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[15] ; clock50m     ; clock50m    ; 0.000        ; 0.014      ; 2.042      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[30]                                              ; clock50m     ; clock50m    ; 0.000        ; -0.004     ; 2.024      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[22]                                              ; clock50m     ; clock50m    ; 0.000        ; 0.018      ; 2.046      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[6]                                               ; clock50m     ; clock50m    ; 0.000        ; 0.004      ; 2.032      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[8]                                                    ; clock50m     ; clock50m    ; 0.000        ; 0.006      ; 2.034      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[9]                                                    ; clock50m     ; clock50m    ; 0.000        ; 0.006      ; 2.034      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[7]                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.009      ; 2.037      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_ctrl_shift_rot_right                                       ; clock50m     ; clock50m    ; 0.000        ; 0.006      ; 2.034      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_ctrl_logic                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.004      ; 2.032      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[7]                                                    ; clock50m     ; clock50m    ; 0.000        ; -0.004     ; 2.024      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[5]                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.010      ; 2.038      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[6]                                                    ; clock50m     ; clock50m    ; 0.000        ; -0.004     ; 2.024      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[5]                                                    ; clock50m     ; clock50m    ; 0.000        ; 0.006      ; 2.034      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[4]                                                    ; clock50m     ; clock50m    ; 0.000        ; 0.006      ; 2.034      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[19] ; clock50m     ; clock50m    ; 0.000        ; 0.016      ; 2.044      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_ctrl_st                                                    ; clock50m     ; clock50m    ; 0.000        ; 0.005      ; 2.033      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[10]                                                   ; clock50m     ; clock50m    ; 0.000        ; -0.004     ; 2.024      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[20] ; clock50m     ; clock50m    ; 0.000        ; 0.016      ; 2.044      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[14]                                                   ; clock50m     ; clock50m    ; 0.000        ; -0.004     ; 2.024      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[21]                                              ; clock50m     ; clock50m    ; 0.000        ; 0.007      ; 2.035      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[21] ; clock50m     ; clock50m    ; 0.000        ; 0.016      ; 2.044      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[5]                                               ; clock50m     ; clock50m    ; 0.000        ; 0.019      ; 2.047      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[21]                                                     ; clock50m     ; clock50m    ; 0.000        ; -0.004     ; 2.024      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[15]                                                   ; clock50m     ; clock50m    ; 0.000        ; -0.004     ; 2.024      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_ctrl_hi_imm16                                              ; clock50m     ; clock50m    ; 0.000        ; 0.004      ; 2.032      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[15]                                                     ; clock50m     ; clock50m    ; 0.000        ; 0.009      ; 2.037      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[16]                                                     ; clock50m     ; clock50m    ; 0.000        ; 0.009      ; 2.037      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[22]                                                     ; clock50m     ; clock50m    ; 0.000        ; -0.004     ; 2.024      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[19]                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.007      ; 2.035      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[17]                                                     ; clock50m     ; clock50m    ; 0.000        ; 0.010      ; 2.038      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[23]                                              ; clock50m     ; clock50m    ; 0.000        ; -0.004     ; 2.024      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[31]                                              ; clock50m     ; clock50m    ; 0.000        ; -0.004     ; 2.024      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[15]                                              ; clock50m     ; clock50m    ; 0.000        ; 0.019      ; 2.047      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[20]                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.007      ; 2.035      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[18]                                                     ; clock50m     ; clock50m    ; 0.000        ; 0.010      ; 2.038      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[24]                                              ; clock50m     ; clock50m    ; 0.000        ; 0.006      ; 2.034      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[8]                                               ; clock50m     ; clock50m    ; 0.000        ; 0.006      ; 2.034      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[21]                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.007      ; 2.035      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[25]                                              ; clock50m     ; clock50m    ; 0.000        ; 0.006      ; 2.034      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[1]                                               ; clock50m     ; clock50m    ; 0.000        ; 0.019      ; 2.047      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[25] ; clock50m     ; clock50m    ; 0.000        ; 0.017      ; 2.045      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[22]                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.007      ; 2.035      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[26]                                              ; clock50m     ; clock50m    ; 0.000        ; -0.004     ; 2.024      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[10]                                              ; clock50m     ; clock50m    ; 0.000        ; -0.004     ; 2.024      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[2]                                               ; clock50m     ; clock50m    ; 0.000        ; 0.019      ; 2.047      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[23]                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.006      ; 2.034      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[27] ; clock50m     ; clock50m    ; 0.000        ; -0.006     ; 2.022      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22]                                             ; clock50m     ; clock50m    ; 0.000        ; 0.006      ; 2.034      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[23]                                             ; clock50m     ; clock50m    ; 0.000        ; 0.006      ; 2.034      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[24]                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.006      ; 2.034      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24]                                             ; clock50m     ; clock50m    ; 0.000        ; 0.006      ; 2.034      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[21]                                             ; clock50m     ; clock50m    ; 0.000        ; 0.006      ; 2.034      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[20]                                             ; clock50m     ; clock50m    ; 0.000        ; 0.006      ; 2.034      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[19]                                             ; clock50m     ; clock50m    ; 0.000        ; 0.006      ; 2.034      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[13]                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.004      ; 2.032      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[12]                                                     ; clock50m     ; clock50m    ; 0.000        ; 0.009      ; 2.037      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[28] ; clock50m     ; clock50m    ; 0.000        ; 0.020      ; 2.048      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[2]                                                    ; clock50m     ; clock50m    ; 0.000        ; -0.004     ; 2.024      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[2]                                              ; clock50m     ; clock50m    ; 0.000        ; 0.007      ; 2.035      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[8]  ; clock50m     ; clock50m    ; 0.000        ; 0.020      ; 2.048      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[10] ; clock50m     ; clock50m    ; 0.000        ; 0.016      ; 2.044      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[14] ; clock50m     ; clock50m    ; 0.000        ; -0.010     ; 2.018      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[12]                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.006      ; 2.034      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[10]                                                     ; clock50m     ; clock50m    ; 0.000        ; 0.009      ; 2.037      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[6]                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.009      ; 2.037      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[17] ; clock50m     ; clock50m    ; 0.000        ; 0.016      ; 2.044      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[11]                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.006      ; 2.034      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[11]                                                     ; clock50m     ; clock50m    ; 0.000        ; 0.009      ; 2.037      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[9]  ; clock50m     ; clock50m    ; 0.000        ; 0.020      ; 2.048      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[3]                                                    ; clock50m     ; clock50m    ; 0.000        ; 0.006      ; 2.034      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[11] ; clock50m     ; clock50m    ; 0.000        ; 0.014      ; 2.042      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[11]                                                     ; clock50m     ; clock50m    ; 0.000        ; -0.004     ; 2.024      ;
; 1.876 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_alu_sub                                                    ; clock50m     ; clock50m    ; 0.000        ; 0.004      ; 2.032      ;
+-------+-----------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock50m'                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                                                                                                                                                                                                                                                                        ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg7 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg7 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_bytena_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_bytena_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_bytena_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_bytena_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a17~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a17~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a18~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a18~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a19~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a19~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a20~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a20~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a21~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a21~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a22~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a22~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a23~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a23~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a24~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a24~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a25~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a25~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a26~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a26~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a27~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a27~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a28~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a28~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a29~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a29~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a2~porta_memory_reg0  ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clockext'                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[0]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[0]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[10] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[10] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[11] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[11] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[12] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[12] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[13] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[13] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[14] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[14] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[15] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[15] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[16] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[16] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[17] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[17] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[18] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[18] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[19] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[19] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[1]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[1]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[20] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[20] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[21] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[21] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[22] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[22] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[23] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[23] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[24] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[24] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[25] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[25] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[2]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[2]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[3]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[3]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[4]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[4]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[5]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[5]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[6]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[6]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[7]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[7]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[8]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[8]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[9]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[9]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_sig     ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_sig     ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; toggle0:C6|r_toggle        ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; toggle0:C6|r_toggle        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[0]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[0]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[10]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[10]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[11]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[11]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[12]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[12]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[13]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[13]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[14]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[14]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[15]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[15]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[16]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[16]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[17]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[17]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[18]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[18]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[19]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[19]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[1]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[1]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[20]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[20]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[21]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[21]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[22]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[22]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[23]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[23]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[24]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[24]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[25]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[25]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[2]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[2]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[3]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[3]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[4]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[4]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[5]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[5]|clk            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock27m'                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[0]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[0]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[10] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[10] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[11] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[11] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[12] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[12] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[13] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[13] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[14] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[14] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[15] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[15] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[16] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[16] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[17] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[17] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[18] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[18] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[19] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[19] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[1]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[1]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[20] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[20] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[21] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[21] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[22] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[22] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[23] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[23] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[24] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[24] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[25] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[25] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[2]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[2]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[3]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[3]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[4]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[4]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[5]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[5]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[6]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[6]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[7]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[7]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[8]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[8]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[9]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[9]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_sig     ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_sig     ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; toggle0:C5|r_toggle        ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; toggle0:C5|r_toggle        ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[0]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[0]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[10]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[10]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[11]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[11]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[12]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[12]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[13]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[13]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[14]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[14]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[15]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[15]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[16]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[16]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[17]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[17]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[18]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[18]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[19]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[19]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[1]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[1]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[20]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[20]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[21]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[21]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[22]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[22]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[23]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[23]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[24]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[24]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[25]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[25]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[2]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[2]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[3]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[3]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[4]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[4]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[5]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[5]|clk            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.778 ; 100.000      ; 2.222          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; FL_DQ[*]  ; clock50m   ; 2.408 ; 2.408 ; Rise       ; clock50m        ;
;  FL_DQ[0] ; clock50m   ; 2.171 ; 2.171 ; Rise       ; clock50m        ;
;  FL_DQ[1] ; clock50m   ; 2.376 ; 2.376 ; Rise       ; clock50m        ;
;  FL_DQ[2] ; clock50m   ; 2.295 ; 2.295 ; Rise       ; clock50m        ;
;  FL_DQ[3] ; clock50m   ; 2.178 ; 2.178 ; Rise       ; clock50m        ;
;  FL_DQ[4] ; clock50m   ; 2.408 ; 2.408 ; Rise       ; clock50m        ;
;  FL_DQ[5] ; clock50m   ; 2.314 ; 2.314 ; Rise       ; clock50m        ;
;  FL_DQ[6] ; clock50m   ; 2.295 ; 2.295 ; Rise       ; clock50m        ;
;  FL_DQ[7] ; clock50m   ; 2.305 ; 2.305 ; Rise       ; clock50m        ;
; KEY[*]    ; clock50m   ; 2.231 ; 2.231 ; Rise       ; clock50m        ;
;  KEY[1]   ; clock50m   ; 2.123 ; 2.123 ; Rise       ; clock50m        ;
;  KEY[2]   ; clock50m   ; 2.231 ; 2.231 ; Rise       ; clock50m        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; FL_DQ[*]  ; clock50m   ; -2.051 ; -2.051 ; Rise       ; clock50m        ;
;  FL_DQ[0] ; clock50m   ; -2.051 ; -2.051 ; Rise       ; clock50m        ;
;  FL_DQ[1] ; clock50m   ; -2.256 ; -2.256 ; Rise       ; clock50m        ;
;  FL_DQ[2] ; clock50m   ; -2.175 ; -2.175 ; Rise       ; clock50m        ;
;  FL_DQ[3] ; clock50m   ; -2.058 ; -2.058 ; Rise       ; clock50m        ;
;  FL_DQ[4] ; clock50m   ; -2.288 ; -2.288 ; Rise       ; clock50m        ;
;  FL_DQ[5] ; clock50m   ; -2.194 ; -2.194 ; Rise       ; clock50m        ;
;  FL_DQ[6] ; clock50m   ; -2.175 ; -2.175 ; Rise       ; clock50m        ;
;  FL_DQ[7] ; clock50m   ; -2.185 ; -2.185 ; Rise       ; clock50m        ;
; KEY[*]    ; clock50m   ; -2.003 ; -2.003 ; Rise       ; clock50m        ;
;  KEY[1]   ; clock50m   ; -2.003 ; -2.003 ; Rise       ; clock50m        ;
;  KEY[2]   ; clock50m   ; -2.111 ; -2.111 ; Rise       ; clock50m        ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LEDG[*]      ; clock27m   ; 4.828 ; 4.828 ; Rise       ; clock27m        ;
;  LEDG[1]     ; clock27m   ; 4.828 ; 4.828 ; Rise       ; clock27m        ;
; FL_ADDR[*]   ; clock50m   ; 4.427 ; 4.427 ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 4.186 ; 4.186 ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 4.191 ; 4.191 ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 4.201 ; 4.201 ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 4.427 ; 4.427 ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 4.151 ; 4.151 ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 4.137 ; 4.137 ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 3.918 ; 3.918 ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 4.261 ; 4.261 ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 4.126 ; 4.126 ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 4.083 ; 4.083 ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 4.134 ; 4.134 ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 4.068 ; 4.068 ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 4.123 ; 4.123 ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 4.170 ; 4.170 ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 3.951 ; 3.951 ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 4.130 ; 4.130 ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 4.101 ; 4.101 ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 3.858 ; 3.858 ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 4.047 ; 4.047 ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 4.059 ; 4.059 ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 4.055 ; 4.055 ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 4.055 ; 4.055 ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 4.174 ; 4.174 ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 4.760 ; 4.760 ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 4.478 ; 4.478 ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 4.387 ; 4.387 ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 4.448 ; 4.448 ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 4.491 ; 4.491 ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 4.548 ; 4.548 ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 4.760 ; 4.760 ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 4.662 ; 4.662 ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 4.499 ; 4.499 ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 4.062 ; 4.062 ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 4.104 ; 4.104 ; Rise       ; clock50m        ;
; HEX0[*]      ; clock50m   ; 4.415 ; 4.415 ; Rise       ; clock50m        ;
;  HEX0[6]     ; clock50m   ; 4.415 ; 4.415 ; Rise       ; clock50m        ;
; HEX1[*]      ; clock50m   ; 4.890 ; 4.890 ; Rise       ; clock50m        ;
;  HEX1[0]     ; clock50m   ; 4.464 ; 4.464 ; Rise       ; clock50m        ;
;  HEX1[1]     ; clock50m   ; 4.738 ; 4.738 ; Rise       ; clock50m        ;
;  HEX1[2]     ; clock50m   ; 4.890 ; 4.890 ; Rise       ; clock50m        ;
;  HEX1[3]     ; clock50m   ; 4.379 ; 4.379 ; Rise       ; clock50m        ;
;  HEX1[4]     ; clock50m   ; 4.502 ; 4.502 ; Rise       ; clock50m        ;
;  HEX1[5]     ; clock50m   ; 4.722 ; 4.722 ; Rise       ; clock50m        ;
;  HEX1[6]     ; clock50m   ; 4.342 ; 4.342 ; Rise       ; clock50m        ;
; HEX2[*]      ; clock50m   ; 4.492 ; 4.492 ; Rise       ; clock50m        ;
;  HEX2[6]     ; clock50m   ; 4.492 ; 4.492 ; Rise       ; clock50m        ;
; HEX3[*]      ; clock50m   ; 5.148 ; 5.148 ; Rise       ; clock50m        ;
;  HEX3[0]     ; clock50m   ; 4.291 ; 4.291 ; Rise       ; clock50m        ;
;  HEX3[1]     ; clock50m   ; 4.299 ; 4.299 ; Rise       ; clock50m        ;
;  HEX3[2]     ; clock50m   ; 4.674 ; 4.674 ; Rise       ; clock50m        ;
;  HEX3[3]     ; clock50m   ; 4.567 ; 4.567 ; Rise       ; clock50m        ;
;  HEX3[4]     ; clock50m   ; 5.148 ; 5.148 ; Rise       ; clock50m        ;
;  HEX3[5]     ; clock50m   ; 4.527 ; 4.527 ; Rise       ; clock50m        ;
;  HEX3[6]     ; clock50m   ; 4.356 ; 4.356 ; Rise       ; clock50m        ;
; HEX4[*]      ; clock50m   ; 4.532 ; 4.532 ; Rise       ; clock50m        ;
;  HEX4[0]     ; clock50m   ; 4.109 ; 4.109 ; Rise       ; clock50m        ;
;  HEX4[1]     ; clock50m   ; 4.025 ; 4.025 ; Rise       ; clock50m        ;
;  HEX4[2]     ; clock50m   ; 4.229 ; 4.229 ; Rise       ; clock50m        ;
;  HEX4[3]     ; clock50m   ; 4.029 ; 4.029 ; Rise       ; clock50m        ;
;  HEX4[4]     ; clock50m   ; 4.152 ; 4.152 ; Rise       ; clock50m        ;
;  HEX4[5]     ; clock50m   ; 4.532 ; 4.532 ; Rise       ; clock50m        ;
;  HEX4[6]     ; clock50m   ; 4.168 ; 4.168 ; Rise       ; clock50m        ;
; HEX5[*]      ; clock50m   ; 4.515 ; 4.515 ; Rise       ; clock50m        ;
;  HEX5[0]     ; clock50m   ; 4.515 ; 4.515 ; Rise       ; clock50m        ;
;  HEX5[1]     ; clock50m   ; 4.200 ; 4.200 ; Rise       ; clock50m        ;
;  HEX5[2]     ; clock50m   ; 4.020 ; 4.020 ; Rise       ; clock50m        ;
;  HEX5[3]     ; clock50m   ; 4.116 ; 4.116 ; Rise       ; clock50m        ;
;  HEX5[4]     ; clock50m   ; 4.211 ; 4.211 ; Rise       ; clock50m        ;
;  HEX5[5]     ; clock50m   ; 4.341 ; 4.341 ; Rise       ; clock50m        ;
;  HEX5[6]     ; clock50m   ; 4.098 ; 4.098 ; Rise       ; clock50m        ;
; LCD_DATA[*]  ; clock50m   ; 4.502 ; 4.502 ; Rise       ; clock50m        ;
;  LCD_DATA[0] ; clock50m   ; 4.332 ; 4.332 ; Rise       ; clock50m        ;
;  LCD_DATA[1] ; clock50m   ; 4.234 ; 4.234 ; Rise       ; clock50m        ;
;  LCD_DATA[2] ; clock50m   ; 4.469 ; 4.469 ; Rise       ; clock50m        ;
;  LCD_DATA[3] ; clock50m   ; 4.489 ; 4.489 ; Rise       ; clock50m        ;
;  LCD_DATA[4] ; clock50m   ; 4.304 ; 4.304 ; Rise       ; clock50m        ;
;  LCD_DATA[5] ; clock50m   ; 4.314 ; 4.314 ; Rise       ; clock50m        ;
;  LCD_DATA[6] ; clock50m   ; 4.502 ; 4.502 ; Rise       ; clock50m        ;
; LCD_EN       ; clock50m   ; 4.349 ; 4.349 ; Rise       ; clock50m        ;
; LCD_RS       ; clock50m   ; 4.231 ; 4.231 ; Rise       ; clock50m        ;
; LEDG[*]      ; clock50m   ; 4.282 ; 4.282 ; Rise       ; clock50m        ;
;  LEDG[0]     ; clock50m   ; 4.282 ; 4.282 ; Rise       ; clock50m        ;
; LEDR[*]      ; clock50m   ; 7.694 ; 7.694 ; Rise       ; clock50m        ;
;  LEDR[0]     ; clock50m   ; 6.987 ; 6.987 ; Rise       ; clock50m        ;
;  LEDR[1]     ; clock50m   ; 7.061 ; 7.061 ; Rise       ; clock50m        ;
;  LEDR[2]     ; clock50m   ; 7.187 ; 7.187 ; Rise       ; clock50m        ;
;  LEDR[3]     ; clock50m   ; 7.694 ; 7.694 ; Rise       ; clock50m        ;
;  LEDR[4]     ; clock50m   ; 6.960 ; 6.960 ; Rise       ; clock50m        ;
;  LEDR[5]     ; clock50m   ; 6.822 ; 6.822 ; Rise       ; clock50m        ;
;  LEDR[6]     ; clock50m   ; 7.306 ; 7.306 ; Rise       ; clock50m        ;
;  LEDR[7]     ; clock50m   ; 7.044 ; 7.044 ; Rise       ; clock50m        ;
; UART_TXD     ; clock50m   ; 4.576 ; 4.576 ; Rise       ; clock50m        ;
; VGA_CLK      ; clock50m   ; 3.639 ; 3.639 ; Rise       ; clock50m        ;
; LEDG[*]      ; clockext   ; 5.639 ; 5.639 ; Rise       ; clockext        ;
;  LEDG[2]     ; clockext   ; 5.639 ; 5.639 ; Rise       ; clockext        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LEDG[*]      ; clock27m   ; 4.828 ; 4.828 ; Rise       ; clock27m        ;
;  LEDG[1]     ; clock27m   ; 4.828 ; 4.828 ; Rise       ; clock27m        ;
; FL_ADDR[*]   ; clock50m   ; 3.858 ; 3.858 ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 4.186 ; 4.186 ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 4.191 ; 4.191 ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 4.201 ; 4.201 ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 4.427 ; 4.427 ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 4.151 ; 4.151 ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 4.137 ; 4.137 ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 3.918 ; 3.918 ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 4.261 ; 4.261 ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 4.126 ; 4.126 ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 4.083 ; 4.083 ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 4.134 ; 4.134 ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 4.068 ; 4.068 ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 4.123 ; 4.123 ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 4.170 ; 4.170 ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 3.951 ; 3.951 ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 4.130 ; 4.130 ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 4.101 ; 4.101 ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 3.858 ; 3.858 ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 4.047 ; 4.047 ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 4.059 ; 4.059 ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 4.055 ; 4.055 ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 4.055 ; 4.055 ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 4.174 ; 4.174 ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 4.387 ; 4.387 ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 4.478 ; 4.478 ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 4.387 ; 4.387 ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 4.448 ; 4.448 ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 4.491 ; 4.491 ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 4.548 ; 4.548 ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 4.760 ; 4.760 ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 4.662 ; 4.662 ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 4.499 ; 4.499 ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 4.062 ; 4.062 ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 4.104 ; 4.104 ; Rise       ; clock50m        ;
; HEX0[*]      ; clock50m   ; 4.415 ; 4.415 ; Rise       ; clock50m        ;
;  HEX0[6]     ; clock50m   ; 4.415 ; 4.415 ; Rise       ; clock50m        ;
; HEX1[*]      ; clock50m   ; 4.342 ; 4.342 ; Rise       ; clock50m        ;
;  HEX1[0]     ; clock50m   ; 4.464 ; 4.464 ; Rise       ; clock50m        ;
;  HEX1[1]     ; clock50m   ; 4.738 ; 4.738 ; Rise       ; clock50m        ;
;  HEX1[2]     ; clock50m   ; 4.890 ; 4.890 ; Rise       ; clock50m        ;
;  HEX1[3]     ; clock50m   ; 4.379 ; 4.379 ; Rise       ; clock50m        ;
;  HEX1[4]     ; clock50m   ; 4.502 ; 4.502 ; Rise       ; clock50m        ;
;  HEX1[5]     ; clock50m   ; 4.722 ; 4.722 ; Rise       ; clock50m        ;
;  HEX1[6]     ; clock50m   ; 4.342 ; 4.342 ; Rise       ; clock50m        ;
; HEX2[*]      ; clock50m   ; 4.492 ; 4.492 ; Rise       ; clock50m        ;
;  HEX2[6]     ; clock50m   ; 4.492 ; 4.492 ; Rise       ; clock50m        ;
; HEX3[*]      ; clock50m   ; 4.291 ; 4.291 ; Rise       ; clock50m        ;
;  HEX3[0]     ; clock50m   ; 4.291 ; 4.291 ; Rise       ; clock50m        ;
;  HEX3[1]     ; clock50m   ; 4.299 ; 4.299 ; Rise       ; clock50m        ;
;  HEX3[2]     ; clock50m   ; 4.674 ; 4.674 ; Rise       ; clock50m        ;
;  HEX3[3]     ; clock50m   ; 4.567 ; 4.567 ; Rise       ; clock50m        ;
;  HEX3[4]     ; clock50m   ; 5.148 ; 5.148 ; Rise       ; clock50m        ;
;  HEX3[5]     ; clock50m   ; 4.527 ; 4.527 ; Rise       ; clock50m        ;
;  HEX3[6]     ; clock50m   ; 4.356 ; 4.356 ; Rise       ; clock50m        ;
; HEX4[*]      ; clock50m   ; 4.025 ; 4.025 ; Rise       ; clock50m        ;
;  HEX4[0]     ; clock50m   ; 4.109 ; 4.109 ; Rise       ; clock50m        ;
;  HEX4[1]     ; clock50m   ; 4.025 ; 4.025 ; Rise       ; clock50m        ;
;  HEX4[2]     ; clock50m   ; 4.229 ; 4.229 ; Rise       ; clock50m        ;
;  HEX4[3]     ; clock50m   ; 4.029 ; 4.029 ; Rise       ; clock50m        ;
;  HEX4[4]     ; clock50m   ; 4.152 ; 4.152 ; Rise       ; clock50m        ;
;  HEX4[5]     ; clock50m   ; 4.532 ; 4.532 ; Rise       ; clock50m        ;
;  HEX4[6]     ; clock50m   ; 4.168 ; 4.168 ; Rise       ; clock50m        ;
; HEX5[*]      ; clock50m   ; 4.020 ; 4.020 ; Rise       ; clock50m        ;
;  HEX5[0]     ; clock50m   ; 4.515 ; 4.515 ; Rise       ; clock50m        ;
;  HEX5[1]     ; clock50m   ; 4.200 ; 4.200 ; Rise       ; clock50m        ;
;  HEX5[2]     ; clock50m   ; 4.020 ; 4.020 ; Rise       ; clock50m        ;
;  HEX5[3]     ; clock50m   ; 4.116 ; 4.116 ; Rise       ; clock50m        ;
;  HEX5[4]     ; clock50m   ; 4.211 ; 4.211 ; Rise       ; clock50m        ;
;  HEX5[5]     ; clock50m   ; 4.341 ; 4.341 ; Rise       ; clock50m        ;
;  HEX5[6]     ; clock50m   ; 4.098 ; 4.098 ; Rise       ; clock50m        ;
; LCD_DATA[*]  ; clock50m   ; 4.234 ; 4.234 ; Rise       ; clock50m        ;
;  LCD_DATA[0] ; clock50m   ; 4.332 ; 4.332 ; Rise       ; clock50m        ;
;  LCD_DATA[1] ; clock50m   ; 4.234 ; 4.234 ; Rise       ; clock50m        ;
;  LCD_DATA[2] ; clock50m   ; 4.469 ; 4.469 ; Rise       ; clock50m        ;
;  LCD_DATA[3] ; clock50m   ; 4.489 ; 4.489 ; Rise       ; clock50m        ;
;  LCD_DATA[4] ; clock50m   ; 4.304 ; 4.304 ; Rise       ; clock50m        ;
;  LCD_DATA[5] ; clock50m   ; 4.314 ; 4.314 ; Rise       ; clock50m        ;
;  LCD_DATA[6] ; clock50m   ; 4.502 ; 4.502 ; Rise       ; clock50m        ;
; LCD_EN       ; clock50m   ; 4.349 ; 4.349 ; Rise       ; clock50m        ;
; LCD_RS       ; clock50m   ; 4.231 ; 4.231 ; Rise       ; clock50m        ;
; LEDG[*]      ; clock50m   ; 4.282 ; 4.282 ; Rise       ; clock50m        ;
;  LEDG[0]     ; clock50m   ; 4.282 ; 4.282 ; Rise       ; clock50m        ;
; LEDR[*]      ; clock50m   ; 4.860 ; 4.860 ; Rise       ; clock50m        ;
;  LEDR[0]     ; clock50m   ; 5.280 ; 5.280 ; Rise       ; clock50m        ;
;  LEDR[1]     ; clock50m   ; 4.860 ; 4.860 ; Rise       ; clock50m        ;
;  LEDR[2]     ; clock50m   ; 5.394 ; 5.394 ; Rise       ; clock50m        ;
;  LEDR[3]     ; clock50m   ; 5.551 ; 5.551 ; Rise       ; clock50m        ;
;  LEDR[4]     ; clock50m   ; 5.199 ; 5.199 ; Rise       ; clock50m        ;
;  LEDR[5]     ; clock50m   ; 5.080 ; 5.080 ; Rise       ; clock50m        ;
;  LEDR[6]     ; clock50m   ; 5.707 ; 5.707 ; Rise       ; clock50m        ;
;  LEDR[7]     ; clock50m   ; 5.042 ; 5.042 ; Rise       ; clock50m        ;
; UART_TXD     ; clock50m   ; 4.576 ; 4.576 ; Rise       ; clock50m        ;
; VGA_CLK      ; clock50m   ; 3.639 ; 3.639 ; Rise       ; clock50m        ;
; LEDG[*]      ; clockext   ; 5.639 ; 5.639 ; Rise       ; clockext        ;
;  LEDG[2]     ; clockext   ; 5.639 ; 5.639 ; Rise       ; clockext        ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------+
; Propagation Delay                                     ;
+-------------+---------------+-------+----+----+-------+
; Input Port  ; Output Port   ; RR    ; RF ; FR ; FF    ;
+-------------+---------------+-------+----+----+-------+
; AUD_ADCDAT  ; AUD_DACDAT    ; 5.117 ;    ;    ; 5.117 ;
; ENET_INT    ; ENET_CMD      ; 5.114 ;    ;    ; 5.114 ;
; IRDA_RXD    ; IRDA_TXD      ; 4.642 ;    ;    ; 4.642 ;
; OTG_DREQ[0] ; OTG_ADDR[0]   ; 4.740 ;    ;    ; 4.740 ;
; OTG_DREQ[1] ; OTG_ADDR[1]   ; 4.923 ;    ;    ; 4.923 ;
; OTG_INT[0]  ; OTG_DACK_N[0] ; 4.799 ;    ;    ; 4.799 ;
; OTG_INT[1]  ; OTG_DACK_N[1] ; 4.785 ;    ;    ; 4.785 ;
; SW[8]       ; LEDR[8]       ; 3.209 ;    ;    ; 3.209 ;
; SW[9]       ; LEDR[9]       ; 3.357 ;    ;    ; 3.357 ;
; SW[10]      ; LEDR[10]      ; 3.097 ;    ;    ; 3.097 ;
; SW[11]      ; LEDR[11]      ; 3.065 ;    ;    ; 3.065 ;
; SW[12]      ; LEDR[12]      ; 3.108 ;    ;    ; 3.108 ;
; SW[13]      ; LEDR[13]      ; 5.494 ;    ;    ; 5.494 ;
; SW[14]      ; LEDR[14]      ; 5.528 ;    ;    ; 5.528 ;
; SW[15]      ; LEDR[15]      ; 5.443 ;    ;    ; 5.443 ;
; SW[16]      ; LEDR[16]      ; 5.570 ;    ;    ; 5.570 ;
; SW[17]      ; LEDR[17]      ; 5.505 ;    ;    ; 5.505 ;
; TCK         ; TDO           ; 5.357 ;    ;    ; 5.357 ;
; TCS         ; TDO           ; 5.365 ;    ;    ; 5.365 ;
; TDI         ; TDO           ; 5.255 ;    ;    ; 5.255 ;
; TD_DATA[0]  ; TD_RESET      ; 5.455 ;    ;    ; 5.455 ;
; TD_DATA[1]  ; TD_RESET      ; 5.302 ;    ;    ; 5.302 ;
; TD_DATA[2]  ; TD_RESET      ; 5.425 ;    ;    ; 5.425 ;
; TD_DATA[3]  ; TD_RESET      ; 5.422 ;    ;    ; 5.422 ;
; TD_DATA[4]  ; TD_RESET      ; 5.485 ;    ;    ; 5.485 ;
; TD_DATA[5]  ; TD_RESET      ; 5.535 ;    ;    ; 5.535 ;
; TD_DATA[6]  ; TD_RESET      ; 5.684 ;    ;    ; 5.684 ;
; TD_DATA[7]  ; TD_RESET      ; 5.664 ;    ;    ; 5.664 ;
; TD_HS       ; TD_RESET      ; 5.306 ;    ;    ; 5.306 ;
; TD_VS       ; TD_RESET      ; 5.208 ;    ;    ; 5.208 ;
+-------------+---------------+-------+----+----+-------+


+-------------------------------------------------------+
; Minimum Propagation Delay                             ;
+-------------+---------------+-------+----+----+-------+
; Input Port  ; Output Port   ; RR    ; RF ; FR ; FF    ;
+-------------+---------------+-------+----+----+-------+
; AUD_ADCDAT  ; AUD_DACDAT    ; 5.117 ;    ;    ; 5.117 ;
; ENET_INT    ; ENET_CMD      ; 5.114 ;    ;    ; 5.114 ;
; IRDA_RXD    ; IRDA_TXD      ; 4.642 ;    ;    ; 4.642 ;
; OTG_DREQ[0] ; OTG_ADDR[0]   ; 4.740 ;    ;    ; 4.740 ;
; OTG_DREQ[1] ; OTG_ADDR[1]   ; 4.923 ;    ;    ; 4.923 ;
; OTG_INT[0]  ; OTG_DACK_N[0] ; 4.799 ;    ;    ; 4.799 ;
; OTG_INT[1]  ; OTG_DACK_N[1] ; 4.785 ;    ;    ; 4.785 ;
; SW[8]       ; LEDR[8]       ; 3.209 ;    ;    ; 3.209 ;
; SW[9]       ; LEDR[9]       ; 3.357 ;    ;    ; 3.357 ;
; SW[10]      ; LEDR[10]      ; 3.097 ;    ;    ; 3.097 ;
; SW[11]      ; LEDR[11]      ; 3.065 ;    ;    ; 3.065 ;
; SW[12]      ; LEDR[12]      ; 3.108 ;    ;    ; 3.108 ;
; SW[13]      ; LEDR[13]      ; 5.494 ;    ;    ; 5.494 ;
; SW[14]      ; LEDR[14]      ; 5.528 ;    ;    ; 5.528 ;
; SW[15]      ; LEDR[15]      ; 5.443 ;    ;    ; 5.443 ;
; SW[16]      ; LEDR[16]      ; 5.570 ;    ;    ; 5.570 ;
; SW[17]      ; LEDR[17]      ; 5.505 ;    ;    ; 5.505 ;
; TCK         ; TDO           ; 5.357 ;    ;    ; 5.357 ;
; TCS         ; TDO           ; 5.365 ;    ;    ; 5.365 ;
; TDI         ; TDO           ; 5.255 ;    ;    ; 5.255 ;
; TD_DATA[0]  ; TD_RESET      ; 5.455 ;    ;    ; 5.455 ;
; TD_DATA[1]  ; TD_RESET      ; 5.302 ;    ;    ; 5.302 ;
; TD_DATA[2]  ; TD_RESET      ; 5.425 ;    ;    ; 5.425 ;
; TD_DATA[3]  ; TD_RESET      ; 5.422 ;    ;    ; 5.422 ;
; TD_DATA[4]  ; TD_RESET      ; 5.485 ;    ;    ; 5.485 ;
; TD_DATA[5]  ; TD_RESET      ; 5.535 ;    ;    ; 5.535 ;
; TD_DATA[6]  ; TD_RESET      ; 5.684 ;    ;    ; 5.684 ;
; TD_DATA[7]  ; TD_RESET      ; 5.664 ;    ;    ; 5.664 ;
; TD_HS       ; TD_RESET      ; 5.306 ;    ;    ; 5.306 ;
; TD_VS       ; TD_RESET      ; 5.208 ;    ;    ; 5.208 ;
+-------------+---------------+-------+----+----+-------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; FL_ADDR[*]   ; clock50m   ; 5.126 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 5.126 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 5.126 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 5.146 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 5.146 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 5.351 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 5.351 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 5.311 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 5.321 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 5.345 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 5.345 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 5.355 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 5.355 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 5.436 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 5.426 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 5.445 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 5.455 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 5.455 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 5.435 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 5.440 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 5.440 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 5.535 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 5.535 ;      ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 4.592 ;      ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 4.188 ;      ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 4.188 ;      ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 4.188 ;      ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 4.208 ;      ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 4.208 ;      ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 4.213 ;      ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 4.213 ;      ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 4.213 ;      ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 4.213 ;      ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 4.676 ;      ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 4.688 ;      ; Rise       ; clock50m        ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; FL_ADDR[*]   ; clock50m   ; 5.126 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 5.126 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 5.126 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 5.146 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 5.146 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 5.351 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 5.351 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 5.311 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 5.321 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 5.345 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 5.345 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 5.355 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 5.355 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 5.436 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 5.426 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 5.445 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 5.455 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 5.455 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 5.435 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 5.440 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 5.440 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 5.535 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 5.535 ;      ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 4.592 ;      ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 4.188 ;      ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 4.188 ;      ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 4.188 ;      ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 4.208 ;      ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 4.208 ;      ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 4.213 ;      ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 4.213 ;      ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 4.213 ;      ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 4.213 ;      ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 4.676 ;      ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 4.688 ;      ; Rise       ; clock50m        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; FL_ADDR[*]   ; clock50m   ; 5.126     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 5.126     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 5.126     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 5.146     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 5.146     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 5.351     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 5.351     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 5.311     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 5.321     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 5.345     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 5.345     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 5.355     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 5.355     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 5.436     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 5.426     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 5.445     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 5.455     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 5.455     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 5.435     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 5.440     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 5.440     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 5.535     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 5.535     ;           ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 4.592     ;           ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 4.188     ;           ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 4.188     ;           ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 4.188     ;           ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 4.208     ;           ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 4.208     ;           ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 4.213     ;           ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 4.213     ;           ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 4.213     ;           ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 4.213     ;           ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 4.676     ;           ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 4.688     ;           ; Rise       ; clock50m        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; FL_ADDR[*]   ; clock50m   ; 5.126     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 5.126     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 5.126     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 5.146     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 5.146     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 5.351     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 5.351     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 5.311     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 5.321     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 5.345     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 5.345     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 5.355     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 5.355     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 5.436     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 5.426     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 5.445     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 5.455     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 5.455     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 5.435     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 5.440     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 5.440     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 5.535     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 5.535     ;           ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 4.592     ;           ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 4.188     ;           ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 4.188     ;           ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 4.188     ;           ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 4.208     ;           ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 4.208     ;           ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 4.213     ;           ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 4.213     ;           ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 4.213     ;           ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 4.213     ;           ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 4.676     ;           ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 4.688     ;           ; Rise       ; clock50m        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+----------------------+--------+-------+----------+---------+---------------------+
; Clock                ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack     ; 7.358  ; 0.215 ; 16.515   ; 1.875   ; 7.500               ;
;  altera_reserved_tck ; N/A    ; N/A   ; N/A      ; N/A     ; 97.778              ;
;  clock27m            ; 32.596 ; 0.215 ; N/A      ; N/A     ; 17.500              ;
;  clock50m            ; 7.358  ; 0.215 ; 16.515   ; 1.875   ; 7.500               ;
;  clockext            ; 15.308 ; 0.215 ; N/A      ; N/A     ; 9.000               ;
; Design-wide TNS      ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  altera_reserved_tck ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  clock27m            ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  clock50m            ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  clockext            ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+----------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; FL_DQ[*]  ; clock50m   ; 4.462 ; 4.462 ; Rise       ; clock50m        ;
;  FL_DQ[0] ; clock50m   ; 4.000 ; 4.000 ; Rise       ; clock50m        ;
;  FL_DQ[1] ; clock50m   ; 4.432 ; 4.432 ; Rise       ; clock50m        ;
;  FL_DQ[2] ; clock50m   ; 4.153 ; 4.153 ; Rise       ; clock50m        ;
;  FL_DQ[3] ; clock50m   ; 3.988 ; 3.988 ; Rise       ; clock50m        ;
;  FL_DQ[4] ; clock50m   ; 4.462 ; 4.462 ; Rise       ; clock50m        ;
;  FL_DQ[5] ; clock50m   ; 4.236 ; 4.236 ; Rise       ; clock50m        ;
;  FL_DQ[6] ; clock50m   ; 4.211 ; 4.211 ; Rise       ; clock50m        ;
;  FL_DQ[7] ; clock50m   ; 4.222 ; 4.222 ; Rise       ; clock50m        ;
; KEY[*]    ; clock50m   ; 4.071 ; 4.071 ; Rise       ; clock50m        ;
;  KEY[1]   ; clock50m   ; 3.917 ; 3.917 ; Rise       ; clock50m        ;
;  KEY[2]   ; clock50m   ; 4.071 ; 4.071 ; Rise       ; clock50m        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; FL_DQ[*]  ; clock50m   ; -2.051 ; -2.051 ; Rise       ; clock50m        ;
;  FL_DQ[0] ; clock50m   ; -2.051 ; -2.051 ; Rise       ; clock50m        ;
;  FL_DQ[1] ; clock50m   ; -2.256 ; -2.256 ; Rise       ; clock50m        ;
;  FL_DQ[2] ; clock50m   ; -2.175 ; -2.175 ; Rise       ; clock50m        ;
;  FL_DQ[3] ; clock50m   ; -2.058 ; -2.058 ; Rise       ; clock50m        ;
;  FL_DQ[4] ; clock50m   ; -2.288 ; -2.288 ; Rise       ; clock50m        ;
;  FL_DQ[5] ; clock50m   ; -2.194 ; -2.194 ; Rise       ; clock50m        ;
;  FL_DQ[6] ; clock50m   ; -2.175 ; -2.175 ; Rise       ; clock50m        ;
;  FL_DQ[7] ; clock50m   ; -2.185 ; -2.185 ; Rise       ; clock50m        ;
; KEY[*]    ; clock50m   ; -2.003 ; -2.003 ; Rise       ; clock50m        ;
;  KEY[1]   ; clock50m   ; -2.003 ; -2.003 ; Rise       ; clock50m        ;
;  KEY[2]   ; clock50m   ; -2.111 ; -2.111 ; Rise       ; clock50m        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LEDG[*]      ; clock27m   ; 8.868  ; 8.868  ; Rise       ; clock27m        ;
;  LEDG[1]     ; clock27m   ; 8.868  ; 8.868  ; Rise       ; clock27m        ;
; FL_ADDR[*]   ; clock50m   ; 8.020  ; 8.020  ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 7.518  ; 7.518  ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 7.528  ; 7.528  ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 7.525  ; 7.525  ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 8.020  ; 8.020  ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 7.393  ; 7.393  ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 7.360  ; 7.360  ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 6.892  ; 6.892  ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 7.648  ; 7.648  ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 7.349  ; 7.349  ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 7.291  ; 7.291  ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 7.356  ; 7.356  ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 7.247  ; 7.247  ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 7.363  ; 7.363  ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 7.502  ; 7.502  ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 7.017  ; 7.017  ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 7.370  ; 7.370  ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 7.307  ; 7.307  ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 6.784  ; 6.784  ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 7.227  ; 7.227  ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 7.244  ; 7.244  ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 7.242  ; 7.242  ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 7.244  ; 7.244  ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 7.477  ; 7.477  ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 8.706  ; 8.706  ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 8.030  ; 8.030  ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 7.821  ; 7.821  ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 8.036  ; 8.036  ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 8.107  ; 8.107  ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 8.265  ; 8.265  ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 8.706  ; 8.706  ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 8.514  ; 8.514  ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 8.069  ; 8.069  ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 7.246  ; 7.246  ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 7.318  ; 7.318  ; Rise       ; clock50m        ;
; HEX0[*]      ; clock50m   ; 8.004  ; 8.004  ; Rise       ; clock50m        ;
;  HEX0[6]     ; clock50m   ; 8.004  ; 8.004  ; Rise       ; clock50m        ;
; HEX1[*]      ; clock50m   ; 8.931  ; 8.931  ; Rise       ; clock50m        ;
;  HEX1[0]     ; clock50m   ; 8.035  ; 8.035  ; Rise       ; clock50m        ;
;  HEX1[1]     ; clock50m   ; 8.732  ; 8.732  ; Rise       ; clock50m        ;
;  HEX1[2]     ; clock50m   ; 8.931  ; 8.931  ; Rise       ; clock50m        ;
;  HEX1[3]     ; clock50m   ; 8.022  ; 8.022  ; Rise       ; clock50m        ;
;  HEX1[4]     ; clock50m   ; 8.273  ; 8.273  ; Rise       ; clock50m        ;
;  HEX1[5]     ; clock50m   ; 8.644  ; 8.644  ; Rise       ; clock50m        ;
;  HEX1[6]     ; clock50m   ; 7.872  ; 7.872  ; Rise       ; clock50m        ;
; HEX2[*]      ; clock50m   ; 8.247  ; 8.247  ; Rise       ; clock50m        ;
;  HEX2[6]     ; clock50m   ; 8.247  ; 8.247  ; Rise       ; clock50m        ;
; HEX3[*]      ; clock50m   ; 9.400  ; 9.400  ; Rise       ; clock50m        ;
;  HEX3[0]     ; clock50m   ; 7.744  ; 7.744  ; Rise       ; clock50m        ;
;  HEX3[1]     ; clock50m   ; 7.756  ; 7.756  ; Rise       ; clock50m        ;
;  HEX3[2]     ; clock50m   ; 8.664  ; 8.664  ; Rise       ; clock50m        ;
;  HEX3[3]     ; clock50m   ; 8.468  ; 8.468  ; Rise       ; clock50m        ;
;  HEX3[4]     ; clock50m   ; 9.400  ; 9.400  ; Rise       ; clock50m        ;
;  HEX3[5]     ; clock50m   ; 8.420  ; 8.420  ; Rise       ; clock50m        ;
;  HEX3[6]     ; clock50m   ; 7.963  ; 7.963  ; Rise       ; clock50m        ;
; HEX4[*]      ; clock50m   ; 8.075  ; 8.075  ; Rise       ; clock50m        ;
;  HEX4[0]     ; clock50m   ; 7.436  ; 7.436  ; Rise       ; clock50m        ;
;  HEX4[1]     ; clock50m   ; 7.224  ; 7.224  ; Rise       ; clock50m        ;
;  HEX4[2]     ; clock50m   ; 7.731  ; 7.731  ; Rise       ; clock50m        ;
;  HEX4[3]     ; clock50m   ; 7.228  ; 7.228  ; Rise       ; clock50m        ;
;  HEX4[4]     ; clock50m   ; 7.505  ; 7.505  ; Rise       ; clock50m        ;
;  HEX4[5]     ; clock50m   ; 8.075  ; 8.075  ; Rise       ; clock50m        ;
;  HEX4[6]     ; clock50m   ; 7.517  ; 7.517  ; Rise       ; clock50m        ;
; HEX5[*]      ; clock50m   ; 8.045  ; 8.045  ; Rise       ; clock50m        ;
;  HEX5[0]     ; clock50m   ; 8.045  ; 8.045  ; Rise       ; clock50m        ;
;  HEX5[1]     ; clock50m   ; 7.694  ; 7.694  ; Rise       ; clock50m        ;
;  HEX5[2]     ; clock50m   ; 7.231  ; 7.231  ; Rise       ; clock50m        ;
;  HEX5[3]     ; clock50m   ; 7.387  ; 7.387  ; Rise       ; clock50m        ;
;  HEX5[4]     ; clock50m   ; 7.706  ; 7.706  ; Rise       ; clock50m        ;
;  HEX5[5]     ; clock50m   ; 7.998  ; 7.998  ; Rise       ; clock50m        ;
;  HEX5[6]     ; clock50m   ; 7.346  ; 7.346  ; Rise       ; clock50m        ;
; LCD_DATA[*]  ; clock50m   ; 8.230  ; 8.230  ; Rise       ; clock50m        ;
;  LCD_DATA[0] ; clock50m   ; 7.902  ; 7.902  ; Rise       ; clock50m        ;
;  LCD_DATA[1] ; clock50m   ; 7.646  ; 7.646  ; Rise       ; clock50m        ;
;  LCD_DATA[2] ; clock50m   ; 8.196  ; 8.196  ; Rise       ; clock50m        ;
;  LCD_DATA[3] ; clock50m   ; 8.230  ; 8.230  ; Rise       ; clock50m        ;
;  LCD_DATA[4] ; clock50m   ; 7.757  ; 7.757  ; Rise       ; clock50m        ;
;  LCD_DATA[5] ; clock50m   ; 7.767  ; 7.767  ; Rise       ; clock50m        ;
;  LCD_DATA[6] ; clock50m   ; 8.184  ; 8.184  ; Rise       ; clock50m        ;
; LCD_EN       ; clock50m   ; 7.945  ; 7.945  ; Rise       ; clock50m        ;
; LCD_RS       ; clock50m   ; 7.648  ; 7.648  ; Rise       ; clock50m        ;
; LEDG[*]      ; clock50m   ; 7.657  ; 7.657  ; Rise       ; clock50m        ;
;  LEDG[0]     ; clock50m   ; 7.657  ; 7.657  ; Rise       ; clock50m        ;
; LEDR[*]      ; clock50m   ; 14.961 ; 14.961 ; Rise       ; clock50m        ;
;  LEDR[0]     ; clock50m   ; 13.535 ; 13.535 ; Rise       ; clock50m        ;
;  LEDR[1]     ; clock50m   ; 13.421 ; 13.421 ; Rise       ; clock50m        ;
;  LEDR[2]     ; clock50m   ; 13.698 ; 13.698 ; Rise       ; clock50m        ;
;  LEDR[3]     ; clock50m   ; 14.961 ; 14.961 ; Rise       ; clock50m        ;
;  LEDR[4]     ; clock50m   ; 13.248 ; 13.248 ; Rise       ; clock50m        ;
;  LEDR[5]     ; clock50m   ; 12.946 ; 12.946 ; Rise       ; clock50m        ;
;  LEDR[6]     ; clock50m   ; 13.730 ; 13.730 ; Rise       ; clock50m        ;
;  LEDR[7]     ; clock50m   ; 13.484 ; 13.484 ; Rise       ; clock50m        ;
; UART_TXD     ; clock50m   ; 8.344  ; 8.344  ; Rise       ; clock50m        ;
; VGA_CLK      ; clock50m   ; 6.353  ; 6.353  ; Rise       ; clock50m        ;
; LEDG[*]      ; clockext   ; 10.704 ; 10.704 ; Rise       ; clockext        ;
;  LEDG[2]     ; clockext   ; 10.704 ; 10.704 ; Rise       ; clockext        ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LEDG[*]      ; clock27m   ; 4.828 ; 4.828 ; Rise       ; clock27m        ;
;  LEDG[1]     ; clock27m   ; 4.828 ; 4.828 ; Rise       ; clock27m        ;
; FL_ADDR[*]   ; clock50m   ; 3.858 ; 3.858 ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 4.186 ; 4.186 ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 4.191 ; 4.191 ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 4.201 ; 4.201 ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 4.427 ; 4.427 ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 4.151 ; 4.151 ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 4.137 ; 4.137 ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 3.918 ; 3.918 ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 4.261 ; 4.261 ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 4.126 ; 4.126 ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 4.083 ; 4.083 ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 4.134 ; 4.134 ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 4.068 ; 4.068 ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 4.123 ; 4.123 ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 4.170 ; 4.170 ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 3.951 ; 3.951 ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 4.130 ; 4.130 ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 4.101 ; 4.101 ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 3.858 ; 3.858 ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 4.047 ; 4.047 ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 4.059 ; 4.059 ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 4.055 ; 4.055 ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 4.055 ; 4.055 ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 4.174 ; 4.174 ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 4.387 ; 4.387 ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 4.478 ; 4.478 ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 4.387 ; 4.387 ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 4.448 ; 4.448 ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 4.491 ; 4.491 ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 4.548 ; 4.548 ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 4.760 ; 4.760 ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 4.662 ; 4.662 ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 4.499 ; 4.499 ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 4.062 ; 4.062 ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 4.104 ; 4.104 ; Rise       ; clock50m        ;
; HEX0[*]      ; clock50m   ; 4.415 ; 4.415 ; Rise       ; clock50m        ;
;  HEX0[6]     ; clock50m   ; 4.415 ; 4.415 ; Rise       ; clock50m        ;
; HEX1[*]      ; clock50m   ; 4.342 ; 4.342 ; Rise       ; clock50m        ;
;  HEX1[0]     ; clock50m   ; 4.464 ; 4.464 ; Rise       ; clock50m        ;
;  HEX1[1]     ; clock50m   ; 4.738 ; 4.738 ; Rise       ; clock50m        ;
;  HEX1[2]     ; clock50m   ; 4.890 ; 4.890 ; Rise       ; clock50m        ;
;  HEX1[3]     ; clock50m   ; 4.379 ; 4.379 ; Rise       ; clock50m        ;
;  HEX1[4]     ; clock50m   ; 4.502 ; 4.502 ; Rise       ; clock50m        ;
;  HEX1[5]     ; clock50m   ; 4.722 ; 4.722 ; Rise       ; clock50m        ;
;  HEX1[6]     ; clock50m   ; 4.342 ; 4.342 ; Rise       ; clock50m        ;
; HEX2[*]      ; clock50m   ; 4.492 ; 4.492 ; Rise       ; clock50m        ;
;  HEX2[6]     ; clock50m   ; 4.492 ; 4.492 ; Rise       ; clock50m        ;
; HEX3[*]      ; clock50m   ; 4.291 ; 4.291 ; Rise       ; clock50m        ;
;  HEX3[0]     ; clock50m   ; 4.291 ; 4.291 ; Rise       ; clock50m        ;
;  HEX3[1]     ; clock50m   ; 4.299 ; 4.299 ; Rise       ; clock50m        ;
;  HEX3[2]     ; clock50m   ; 4.674 ; 4.674 ; Rise       ; clock50m        ;
;  HEX3[3]     ; clock50m   ; 4.567 ; 4.567 ; Rise       ; clock50m        ;
;  HEX3[4]     ; clock50m   ; 5.148 ; 5.148 ; Rise       ; clock50m        ;
;  HEX3[5]     ; clock50m   ; 4.527 ; 4.527 ; Rise       ; clock50m        ;
;  HEX3[6]     ; clock50m   ; 4.356 ; 4.356 ; Rise       ; clock50m        ;
; HEX4[*]      ; clock50m   ; 4.025 ; 4.025 ; Rise       ; clock50m        ;
;  HEX4[0]     ; clock50m   ; 4.109 ; 4.109 ; Rise       ; clock50m        ;
;  HEX4[1]     ; clock50m   ; 4.025 ; 4.025 ; Rise       ; clock50m        ;
;  HEX4[2]     ; clock50m   ; 4.229 ; 4.229 ; Rise       ; clock50m        ;
;  HEX4[3]     ; clock50m   ; 4.029 ; 4.029 ; Rise       ; clock50m        ;
;  HEX4[4]     ; clock50m   ; 4.152 ; 4.152 ; Rise       ; clock50m        ;
;  HEX4[5]     ; clock50m   ; 4.532 ; 4.532 ; Rise       ; clock50m        ;
;  HEX4[6]     ; clock50m   ; 4.168 ; 4.168 ; Rise       ; clock50m        ;
; HEX5[*]      ; clock50m   ; 4.020 ; 4.020 ; Rise       ; clock50m        ;
;  HEX5[0]     ; clock50m   ; 4.515 ; 4.515 ; Rise       ; clock50m        ;
;  HEX5[1]     ; clock50m   ; 4.200 ; 4.200 ; Rise       ; clock50m        ;
;  HEX5[2]     ; clock50m   ; 4.020 ; 4.020 ; Rise       ; clock50m        ;
;  HEX5[3]     ; clock50m   ; 4.116 ; 4.116 ; Rise       ; clock50m        ;
;  HEX5[4]     ; clock50m   ; 4.211 ; 4.211 ; Rise       ; clock50m        ;
;  HEX5[5]     ; clock50m   ; 4.341 ; 4.341 ; Rise       ; clock50m        ;
;  HEX5[6]     ; clock50m   ; 4.098 ; 4.098 ; Rise       ; clock50m        ;
; LCD_DATA[*]  ; clock50m   ; 4.234 ; 4.234 ; Rise       ; clock50m        ;
;  LCD_DATA[0] ; clock50m   ; 4.332 ; 4.332 ; Rise       ; clock50m        ;
;  LCD_DATA[1] ; clock50m   ; 4.234 ; 4.234 ; Rise       ; clock50m        ;
;  LCD_DATA[2] ; clock50m   ; 4.469 ; 4.469 ; Rise       ; clock50m        ;
;  LCD_DATA[3] ; clock50m   ; 4.489 ; 4.489 ; Rise       ; clock50m        ;
;  LCD_DATA[4] ; clock50m   ; 4.304 ; 4.304 ; Rise       ; clock50m        ;
;  LCD_DATA[5] ; clock50m   ; 4.314 ; 4.314 ; Rise       ; clock50m        ;
;  LCD_DATA[6] ; clock50m   ; 4.502 ; 4.502 ; Rise       ; clock50m        ;
; LCD_EN       ; clock50m   ; 4.349 ; 4.349 ; Rise       ; clock50m        ;
; LCD_RS       ; clock50m   ; 4.231 ; 4.231 ; Rise       ; clock50m        ;
; LEDG[*]      ; clock50m   ; 4.282 ; 4.282 ; Rise       ; clock50m        ;
;  LEDG[0]     ; clock50m   ; 4.282 ; 4.282 ; Rise       ; clock50m        ;
; LEDR[*]      ; clock50m   ; 4.860 ; 4.860 ; Rise       ; clock50m        ;
;  LEDR[0]     ; clock50m   ; 5.280 ; 5.280 ; Rise       ; clock50m        ;
;  LEDR[1]     ; clock50m   ; 4.860 ; 4.860 ; Rise       ; clock50m        ;
;  LEDR[2]     ; clock50m   ; 5.394 ; 5.394 ; Rise       ; clock50m        ;
;  LEDR[3]     ; clock50m   ; 5.551 ; 5.551 ; Rise       ; clock50m        ;
;  LEDR[4]     ; clock50m   ; 5.199 ; 5.199 ; Rise       ; clock50m        ;
;  LEDR[5]     ; clock50m   ; 5.080 ; 5.080 ; Rise       ; clock50m        ;
;  LEDR[6]     ; clock50m   ; 5.707 ; 5.707 ; Rise       ; clock50m        ;
;  LEDR[7]     ; clock50m   ; 5.042 ; 5.042 ; Rise       ; clock50m        ;
; UART_TXD     ; clock50m   ; 4.576 ; 4.576 ; Rise       ; clock50m        ;
; VGA_CLK      ; clock50m   ; 3.639 ; 3.639 ; Rise       ; clock50m        ;
; LEDG[*]      ; clockext   ; 5.639 ; 5.639 ; Rise       ; clockext        ;
;  LEDG[2]     ; clockext   ; 5.639 ; 5.639 ; Rise       ; clockext        ;
+--------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------+
; Progagation Delay                                       ;
+-------------+---------------+--------+----+----+--------+
; Input Port  ; Output Port   ; RR     ; RF ; FR ; FF     ;
+-------------+---------------+--------+----+----+--------+
; AUD_ADCDAT  ; AUD_DACDAT    ; 8.933  ;    ;    ; 8.933  ;
; ENET_INT    ; ENET_CMD      ; 8.946  ;    ;    ; 8.946  ;
; IRDA_RXD    ; IRDA_TXD      ; 7.984  ;    ;    ; 7.984  ;
; OTG_DREQ[0] ; OTG_ADDR[0]   ; 8.254  ;    ;    ; 8.254  ;
; OTG_DREQ[1] ; OTG_ADDR[1]   ; 8.594  ;    ;    ; 8.594  ;
; OTG_INT[0]  ; OTG_DACK_N[0] ; 8.314  ;    ;    ; 8.314  ;
; OTG_INT[1]  ; OTG_DACK_N[1] ; 8.282  ;    ;    ; 8.282  ;
; SW[8]       ; LEDR[8]       ; 5.869  ;    ;    ; 5.869  ;
; SW[9]       ; LEDR[9]       ; 6.127  ;    ;    ; 6.127  ;
; SW[10]      ; LEDR[10]      ; 5.680  ;    ;    ; 5.680  ;
; SW[11]      ; LEDR[11]      ; 5.638  ;    ;    ; 5.638  ;
; SW[12]      ; LEDR[12]      ; 5.696  ;    ;    ; 5.696  ;
; SW[13]      ; LEDR[13]      ; 9.600  ;    ;    ; 9.600  ;
; SW[14]      ; LEDR[14]      ; 9.634  ;    ;    ; 9.634  ;
; SW[15]      ; LEDR[15]      ; 9.404  ;    ;    ; 9.404  ;
; SW[16]      ; LEDR[16]      ; 9.766  ;    ;    ; 9.766  ;
; SW[17]      ; LEDR[17]      ; 9.593  ;    ;    ; 9.593  ;
; TCK         ; TDO           ; 9.634  ;    ;    ; 9.634  ;
; TCS         ; TDO           ; 9.626  ;    ;    ; 9.626  ;
; TDI         ; TDO           ; 9.396  ;    ;    ; 9.396  ;
; TD_DATA[0]  ; TD_RESET      ; 9.821  ;    ;    ; 9.821  ;
; TD_DATA[1]  ; TD_RESET      ; 9.537  ;    ;    ; 9.537  ;
; TD_DATA[2]  ; TD_RESET      ; 9.757  ;    ;    ; 9.757  ;
; TD_DATA[3]  ; TD_RESET      ; 9.757  ;    ;    ; 9.757  ;
; TD_DATA[4]  ; TD_RESET      ; 9.918  ;    ;    ; 9.918  ;
; TD_DATA[5]  ; TD_RESET      ; 10.013 ;    ;    ; 10.013 ;
; TD_DATA[6]  ; TD_RESET      ; 10.293 ;    ;    ; 10.293 ;
; TD_DATA[7]  ; TD_RESET      ; 10.236 ;    ;    ; 10.236 ;
; TD_HS       ; TD_RESET      ; 9.426  ;    ;    ; 9.426  ;
; TD_VS       ; TD_RESET      ; 9.292  ;    ;    ; 9.292  ;
+-------------+---------------+--------+----+----+--------+


+-------------------------------------------------------+
; Minimum Progagation Delay                             ;
+-------------+---------------+-------+----+----+-------+
; Input Port  ; Output Port   ; RR    ; RF ; FR ; FF    ;
+-------------+---------------+-------+----+----+-------+
; AUD_ADCDAT  ; AUD_DACDAT    ; 5.117 ;    ;    ; 5.117 ;
; ENET_INT    ; ENET_CMD      ; 5.114 ;    ;    ; 5.114 ;
; IRDA_RXD    ; IRDA_TXD      ; 4.642 ;    ;    ; 4.642 ;
; OTG_DREQ[0] ; OTG_ADDR[0]   ; 4.740 ;    ;    ; 4.740 ;
; OTG_DREQ[1] ; OTG_ADDR[1]   ; 4.923 ;    ;    ; 4.923 ;
; OTG_INT[0]  ; OTG_DACK_N[0] ; 4.799 ;    ;    ; 4.799 ;
; OTG_INT[1]  ; OTG_DACK_N[1] ; 4.785 ;    ;    ; 4.785 ;
; SW[8]       ; LEDR[8]       ; 3.209 ;    ;    ; 3.209 ;
; SW[9]       ; LEDR[9]       ; 3.357 ;    ;    ; 3.357 ;
; SW[10]      ; LEDR[10]      ; 3.097 ;    ;    ; 3.097 ;
; SW[11]      ; LEDR[11]      ; 3.065 ;    ;    ; 3.065 ;
; SW[12]      ; LEDR[12]      ; 3.108 ;    ;    ; 3.108 ;
; SW[13]      ; LEDR[13]      ; 5.494 ;    ;    ; 5.494 ;
; SW[14]      ; LEDR[14]      ; 5.528 ;    ;    ; 5.528 ;
; SW[15]      ; LEDR[15]      ; 5.443 ;    ;    ; 5.443 ;
; SW[16]      ; LEDR[16]      ; 5.570 ;    ;    ; 5.570 ;
; SW[17]      ; LEDR[17]      ; 5.505 ;    ;    ; 5.505 ;
; TCK         ; TDO           ; 5.357 ;    ;    ; 5.357 ;
; TCS         ; TDO           ; 5.365 ;    ;    ; 5.365 ;
; TDI         ; TDO           ; 5.255 ;    ;    ; 5.255 ;
; TD_DATA[0]  ; TD_RESET      ; 5.455 ;    ;    ; 5.455 ;
; TD_DATA[1]  ; TD_RESET      ; 5.302 ;    ;    ; 5.302 ;
; TD_DATA[2]  ; TD_RESET      ; 5.425 ;    ;    ; 5.425 ;
; TD_DATA[3]  ; TD_RESET      ; 5.422 ;    ;    ; 5.422 ;
; TD_DATA[4]  ; TD_RESET      ; 5.485 ;    ;    ; 5.485 ;
; TD_DATA[5]  ; TD_RESET      ; 5.535 ;    ;    ; 5.535 ;
; TD_DATA[6]  ; TD_RESET      ; 5.684 ;    ;    ; 5.684 ;
; TD_DATA[7]  ; TD_RESET      ; 5.664 ;    ;    ; 5.664 ;
; TD_HS       ; TD_RESET      ; 5.306 ;    ;    ; 5.306 ;
; TD_VS       ; TD_RESET      ; 5.208 ;    ;    ; 5.208 ;
+-------------+---------------+-------+----+----+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock27m   ; clock27m ; 717      ; 0        ; 0        ; 0        ;
; clock50m   ; clock50m ; 269297   ; 0        ; 0        ; 0        ;
; clockext   ; clockext ; 717      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock27m   ; clock27m ; 717      ; 0        ; 0        ; 0        ;
; clock50m   ; clock50m ; 269297   ; 0        ; 0        ; 0        ;
; clockext   ; clockext ; 717      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock50m   ; clock50m ; 1782     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock50m   ; clock50m ; 1782     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 42    ; 42   ;
; Unconstrained Input Port Paths  ; 411   ; 411  ;
; Unconstrained Output Ports      ; 109   ; 109  ;
; Unconstrained Output Port Paths ; 662   ; 662  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Oct 10 11:00:35 2022
Info: Command: quartus_sta top_de2 -c top_de2
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'nios2/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'nios2/synthesis/submodules/nios2_nios2_qsys_0.sdc'
Info (332104): Reading SDC File: 'top_de2.sdc'
Warning (332060): Node: VGA:VGA00|vga_clk was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 7.358
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.358         0.000 clock50m 
    Info (332119):    15.308         0.000 clockext 
    Info (332119):    32.596         0.000 clock27m 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clock27m 
    Info (332119):     0.391         0.000 clock50m 
    Info (332119):     0.391         0.000 clockext 
Info (332146): Worst-case recovery slack is 16.515
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    16.515         0.000 clock50m 
Info (332146): Worst-case removal slack is 3.234
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.234         0.000 clock50m 
Info (332146): Worst-case minimum pulse width slack is 7.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.500         0.000 clock50m 
    Info (332119):     9.000         0.000 clockext 
    Info (332119):    17.500         0.000 clock27m 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332060): Node: VGA:VGA00|vga_clk was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 14.375
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    14.375         0.000 clock50m 
    Info (332119):    17.798         0.000 clockext 
    Info (332119):    34.913         0.000 clock27m 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clock27m 
    Info (332119):     0.215         0.000 clock50m 
    Info (332119):     0.215         0.000 clockext 
Info (332146): Worst-case recovery slack is 17.985
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    17.985         0.000 clock50m 
Info (332146): Worst-case removal slack is 1.875
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.875         0.000 clock50m 
Info (332146): Worst-case minimum pulse width slack is 7.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.500         0.000 clock50m 
    Info (332119):     9.000         0.000 clockext 
    Info (332119):    17.500         0.000 clock27m 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 4679 megabytes
    Info: Processing ended: Mon Oct 10 11:00:40 2022
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


