/* cortex_a55  latency type definition  definition : */
  kLtUndef,
  kLtShift,
  kLtShiftReg,
  kLtAlu,
  kLtAluShift,
  kLtAluShiftReg,
  kLtAluExtr,
  kLtMul,
  kLtDiv,
  kLtLoad1,
  kLtStore1,
  kLtLoad2,
  kLtStore2,
  kLtLoad3plus,
  kLtStore3plus,
  kLtBranch,
  kLtFpalu,
  kLtFconst,
  kLtFpmul,
  kLtFpmac,
  kLtR2f,
  kLtF2r,
  kLtR2fCvt,
  kLtF2rCvt,
  kLtFFlags,
  kLtFLoad64,
  kLtFLoadMany,
  kLtFStore64,
  kLtFStoreMany,
  kLtAdvsimdAlu,
  kLtAdvsimdAluQ,
  kLtAdvsimdMul,
  kLtAdvsimdMulQ,
  kLtAdvsimdDivS,
  kLtAdvsimdDivD,
  kLtAdvsimdDivSQ,
  kLtAdvsimdDivdQ,
  kLtCryptoAese,
  kLtCryptoAesmc,
  kLtClinit,
  kLtAdrpLdr,
  kLtClinitTail,
