### 数据类型

#### 寄存器数据类型

关键字`reg`

默认初始值为不定值

`reg`类型的数据只能在`always`语句和`inital`语句中赋值

如果该过程语句描述的是时序逻辑，即always语句带有时钟信号，则该寄存器变量对应为触发器。

如果该过程语句描述的是组合逻辑，即always语句不带有时钟信号，则该寄存器对应变量为硬件连线

#### 线网数据类型

关键字`wire`和`tri`

默认值为高阻态

表示结构实体之间的物理连线

不能存储值，它的值由驱动他的元件所决定的

元件有门、连续赋值语句、assign等

#### 参数数据类型

关键字`parameter`用来定义常量

### 运算符

#### 算数运算符

加减乘除、求余

#### 关系运算符

#### 逻辑运算符

&&   ||   ！

#### 条件运算符

a ? b : c

#### 位运算符

#### 移位运算符

#### 拼接运算符

{a,b[3：0]} 将a和b拼接起来，作为一个新的信号

![](F:\MyBlog\docs\images\2023-08-19-15-27-54-image.png)

### Verilog注释

//或者/* */

### Verilog关键字

![](F:\MyBlog\docs\images\2023-08-19-15-32-45-image.png)

#### 常用关键字

![](F:\MyBlog\docs\images\2023-08-19-15-33-13-image.png)

# Verilog程序框架

Verilog的基本设计单元是模块

一个模块由两部分组成，一部分描述接口，一部分描述逻辑功能

每个Verilog程序包括4个主要部分：端口定义、IO说明、内部信号声明、功能定义

![](F:\MyBlog\docs\images\2023-08-19-15-56-23-image.png)

### 模块的调用

![](F:\MyBlog\docs\images\2023-08-19-16-05-02-image.png)

# 结构语句

![](F:\MyBlog\docs\images\2023-08-19-16-17-08-image.png)

`always`的时间控制可以是沿触发，也可以是电平触发。可以是单个信号，也可以是多个信号，多个信号中间用关键字`or`连接。

`always`语句后紧跟的过程块是否运行，要看他的触发条件是否满足

上升沿`posedge`   下降沿`negedge`

 沿触发的always块常常描述时序逻辑行为

电平触发的always块常常描述组合逻辑行为

![](F:\MyBlog\docs\images\2023-08-19-16-25-17-image.png)

#### 组合逻辑电路

任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关

#### 时序逻辑电路

任一时刻的输出不仅取决于当时的输入信号，还取决于电路原来的状态

# 赋值语句

#### 阻塞赋值

b = a ;

即在同一个人always块中，后面的赋值语句是在前一句赋值语句结束后才开始赋值的

#### 非阻塞赋值

b <= a ;

非阻塞赋值只能用于对寄存器类型的变量进行赋值，因此只能用在initial和always块等过程块中。

![](F:\MyBlog\docs\images\2023-08-19-17-12-28-image.png)

# 条件语句

条件语句必须在过程块中使用

过程块语句是指由initial和always语句引导的块语句

![](F:\MyBlog\docs\images\2023-08-19-17-18-37-image.png)

![](F:\MyBlog\docs\images\2023-08-19-17-20-03-image.png)

# 状态机

FSM（有限状态机）：在有限个状态之间按一定规律转换的时序电路

### 状态机设计

##### 1.状态空间定义

##### 2.状态跳转（时序逻辑）

##### 3.下个状态判断（组合逻辑）

##### 4.各个状态下的动作
