标题title
熔丝修调结构及其制备方法、集成电路
摘要abst
本发明公开了一种熔丝修调结构及其制备方法、集成电路，涉及集成电路芯片修调技术领域。该熔丝修调结构包括N型衬底、位于N型衬底上的第一绝缘层、位于第一绝缘层上的熔丝层以及位于熔丝层上的第二绝缘层；熔丝层上具有间隔设置的第一焊盘和第二焊盘，第二绝缘层上开设有露出第一焊盘的第一窗口和露出第二焊盘的第二窗口；熔丝修调结构还包括位于第一绝缘层和N型衬底之间的P型区，P型区和N型衬底共同形成沿第二绝缘层朝向第一绝缘层的方向导通的PN结。该熔丝修调结构能够解决熔丝在熔断时易导致第一绝缘层被破坏的问题，从而能够避免熔丝修调结构产生漏电流，进而可以提高IC的可靠性。
权利要求书clms
1.一种熔丝修调结构，其特征在于，包括N型衬底、位于所述N型衬底上的第一绝缘层、位于所述第一绝缘层上的熔丝层以及位于所述熔丝层上的第二绝缘层；所述熔丝层上具有间隔设置的第一焊盘和第二焊盘，所述第二绝缘层上开设有露出所述第一焊盘的第一窗口和露出所述第二焊盘的第二窗口；所述熔丝修调结构还包括位于所述第一绝缘层和所述N型衬底之间的P型区，所述P型区和所述N型衬底共同形成沿所述第二绝缘层朝向所述第一绝缘层的方向导通的PN结。2.根据权利要求1所述的熔丝修调结构，其特征在于，所述P型区在所述N型衬底上的正投影宽度大于第一宽度，所述第一宽度为所述第一焊盘和所述第二焊盘在所述N型衬底上的正投影之间的距离。3.根据权利要求2所述的熔丝修调结构，其特征在于，所述P型区在所述N型衬底上的正投影和所述N型衬底重合。4.根据权利要求1所述的熔丝修调结构，其特征在于，所述熔丝层的材料为多晶硅。5.根据权利要求1所述的熔丝修调结构，其特征在于，所述熔丝层包括第一部分和位于所述第一部分相对两端的两第二部分，两所述第二部分分别和所述第一焊盘和所述第二焊盘对应；其中，所述第一部分的厚度小于所述第二部分的厚度。6.根据权利要求1或5所述的熔丝修调结构，其特征在于，所述第一绝缘层包括绝缘层主体和位于所述绝缘层主体相对两端的两绝缘层端部，两所述绝缘层端部分别和所述第一焊盘和所述第二焊盘对应；其中，两所述绝缘层端部的厚度大于所述绝缘层主体的厚度。7.一种熔丝修调结构的制备方法，其特征在于，包括：提供一N型衬底；在所述N型衬底上形成P型区，所述P型区和所述N型衬底共同形成PN结；在所述P型区上形成第一绝缘层，所述第一绝缘层覆盖所述P型区；在所述第一绝缘层上形成熔丝层，所述熔丝层上具有间隔的第一焊盘和第二焊盘，且所述熔丝层和所述N型衬底通过所述第一绝缘层电气隔离；在所述熔丝层上形成覆盖所述熔丝层的第二绝缘层；通过光刻工艺在所述第二绝缘层上开设露出所述第一焊盘的第一窗口和露出所述第二焊盘的第二窗口。8.根据权利要求7所述的熔丝修调结构的制备方法，其特征在于，所述在所述N型衬底上形成P型区，所述P型区和所述N型衬底共同形成PN结，包括：通过离子注入工艺在所述N型衬底内形成P型区，所述P型区的上表面和所述N型衬底的上表面平齐，且所述P型区和所述N型衬底共同形成PN结。9.根据权利要求7所述的熔丝修调结构的制备方法，其特征在于，所述在所述N型衬底上形成P型区，所述P型区和所述N型衬底共同形成PN结，包括：通过沉积工艺或溅射工艺在所述N型衬底上形成P型区，所述P型区覆盖所述N型衬底的上表面，且所述P型区和所述N型衬底共同形成PN结。10.一种集成电路，其特征在于，包括权利要求1至6任意一项所述的熔丝修调结构。
说明书desc
技术领域本发明涉及集成电路芯片修调技术领域，尤其涉及熔丝修调结构及其制备方法、集成电路。背景技术随着集成电路高性能指标的要求越来越高，芯片设计面临高精度的要求日趋明显，尤其是针对高精度高速的数模转换器、模数转换器、基准源电路等设计，由于工艺误差等无法避免的因素，工艺厂生产出的芯片的电容和电阻值都有一定的工艺误差，这些误差将会直接影响电路的性能指标。为了解决这类工艺误差问题，在芯片正常使用之前，需要利用修调技术来修正，使电路参数更精确、一致性更好。熔丝修调技术是通过外加电压使得电路中的连线在大电流通过时被熔断，从而改变电路状态的一种方法。目前，熔丝修调技术已被广泛的应用于集成电路中，常用于在出厂前提高电路精度、改变频率、调节电阻等参数设置，以达到改变电路特性，提高生产良率的目的。常见的熔丝修调结构一般是利用电压源将熔丝烧断，以此改变电路状态以达到修调的目的。由于生产工艺会有波动，无法精准地控制熔断电流，因此，为确保熔丝能够被完全熔断，通常会使用更大的熔断电流。然而，大电流的通入在保证了熔丝被完全熔断的同时，也会产生不可避免的负面作用，即大电流的通入会导致熔丝下方的绝缘层被破坏。而绝缘层被破坏将会导致衬底下方的VCC通过衬底和绝缘层与连接于熔丝焊盘上的两个导电端之间产生漏电流。一方面，漏电流的产生将对反过来影响修调的精度；另一方面，产生了漏电流的熔丝修调结构在长期使用后，漏电流将对增加，严重时甚至对导致IC失效。发明内容本发明提供一种熔丝修调结构及其制备方法、集成电路，其能够解决熔丝在熔断时易导致第一绝缘层被破坏的问题，从而能够避免熔丝修调结构产生漏电流，进而可以提高IC的可靠性。为解决上述技术问题，本发明采用如下技术方案：本发明提供了一种熔丝修调结构，该熔丝修调结构包括N型衬底、位于N型衬底上的第一绝缘层、位于第一绝缘层上的熔丝层以及位于熔丝层上的第二绝缘层；熔丝层上具有间隔设置的第一焊盘和第二焊盘，第二绝缘层上开设有露出第一焊盘的第一窗口和露出第二焊盘的第二窗口；熔丝修调结构还包括位于第一绝缘层和N型衬底之间的P型区，P型区和N型衬底共同形成沿第二绝缘层朝向第一绝缘层的方向导通的PN结。该熔丝修调结构能够解决熔丝在熔断时易导致第一绝缘层被破坏的问题，从而能够避免熔丝修调结构产生漏电流，进而可以提高IC的可靠性。在一种可行的实施例中，P型区在N型衬底上的正投影宽度大于第一宽度，第一宽度为第一焊盘和第二焊盘在N型衬底上的正投影之间的距离。在一种可行的实施例中，P型区在N型衬底上的正投影和N型衬底重合。在一种可行的实施例中，熔丝层的材料为多晶硅。相较于现有的金属熔丝而言，采用多晶硅熔丝可以在相对较低的熔断电流的作用下被熔断，因此，采用多晶硅熔丝的熔丝修调结构更适用于设置于集成电路芯片的内部位置。在一种可行的实施例中，熔丝层包括第一部分和位于第一部分相对两端的两第二部分，两第二部分分别和第一焊盘和第二焊盘对应；其中，第一部分的厚度小于第二部分的厚度。将熔丝层设置为中间薄、两边厚的形式，这样，一方面，更易于熔丝被熔断；另一方面，可以在一定程度上改善第一绝缘膜因大的熔断电流而受损的问题。在一种可行的实施例中，第一绝缘层包括绝缘层主体和位于绝缘层主体相对两端的两绝缘层端部，两绝缘层端部分别和第一焊盘和第二焊盘对应；其中，两绝缘层端部的厚度大于绝缘层主体的厚度。这样，可以使得第一绝缘膜被破坏的可能性进一步可以得到降低。本发明还提供了一种熔丝修调结构的制备方法，该熔丝修调结构的制备方法包括以下步骤：提供一N型衬底；在N型衬底上形成P型区，P型区和N型衬底共同形成PN结；在P型区上形成第一绝缘层，第一绝缘层覆盖P型区；在第一绝缘层上形成熔丝层，熔丝层上具有间隔的第一焊盘和第二焊盘，且熔丝层和N型衬底通过第一绝缘层电气隔离；在熔丝层上形成覆盖熔丝层的第二绝缘层；通过光刻工艺在第二绝缘层上开设露出第一焊盘的第一窗口和露出第二焊盘的第二窗口。通过本申请提供的熔丝修调结构的制备方法制备得到的熔丝修调结构，能够解决熔丝在熔断时易导致第一绝缘层被破坏的问题，从而能够避免熔丝修调结构产生漏电流，进而可以提高IC的可靠性。在一种可行的实施例中，在N型衬底上形成P型区，P型区和N型衬底共同形成PN结，包括：通过离子注入工艺在N型衬底内形成P型区，P型区的上表面和N型衬底的上表面平齐，且P型区和N型衬底共同形成PN结。在一种可行的实施例中，在N型衬底上形成P型区，P型区和N型衬底共同形成PN结，包括：通过沉积工艺或溅射工艺在N型衬底上形成P型区，P型区覆盖N型衬底的上表面，且P型区和N型衬底共同形成PN结。本发明还提供了一种集成电路，该集成电路包括上述的熔丝修调结构。采用了上述的熔丝修调结构的集成电路，能够避免因熔丝修调结构产生漏电流而对修调精度造成影响，其能够提高IC的可靠性。本发明提供的熔丝修调结构的有益效果：本申请提供的熔丝修调结构包括N型衬底、位于N型衬底上的第一绝缘层、位于第一绝缘层上的熔丝层以及位于熔丝层上的第二绝缘层；熔丝层上具有间隔设置的第一焊盘和第二焊盘，第二绝缘层上开设有露出第一焊盘的第一窗口和露出第二焊盘的第二窗口；熔丝修调结构还包括位于第一绝缘层和N型衬底之间的P型区，P型区和N型衬底共同形成沿第二绝缘层朝向第一绝缘层的方向导通的PN结。本申请通过在熔丝修调结构的第一绝缘层和N型衬底之间形成P型区，这样，N型衬底和P型区将共同构建沿第二绝缘层朝向第一绝缘层方向导通的PN结。如此，即便为了使得熔丝层能被有效熔断而对熔丝层通入了较大的熔断电流，而导致位于熔丝层下方的第一绝缘层被损坏,那么，也会因为该PN结的存在，而阻止N型衬底的VCC朝向PAD或GND的方向产生漏电流。采用本申请提供的熔丝修调结构，能够有效降低漏电流，且能够提高IC的可靠性。附图说明下面结合附图对本发明做进一步的说明：图1为本申请提供的熔丝修调结构提供的修调原理示意图；图2为本申请提供的熔丝修调结构的结构示意图之一；图3为本申请提供的熔丝修调结构的结构示意图之二；图4为本申请提供的熔丝修调结构的熔丝层被熔断时的示意图；图5为本申请提供的熔丝修调结构的制备方法的流程示意图。附图标号：10-N型衬底；20-第一绝缘层；30-熔丝层；40-第二绝缘层；41-第一窗口；42-第二窗口；51-第一焊盘；52-第二焊盘；60-P型区。具体实施方式以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。在芯片制造过程中，受工艺偏差、电路失配以及芯片生产批次不同等因素的影响，生产芯片的参数和设计仿真的期望值会有很大偏差，这给对参数要求较高的模拟电路设计带来了很大的困难。因此，设计者在设计电路时，会在芯片中加入修调电路。芯片经工艺线制造后，首先需要对芯片进行测试，对不符合电路要求的参数利用修调电路进行一次永久性编程，完成对电路的参数调整，使得电路参数更接近预设值，从而符合设计要求。本申请提供的熔丝修调结构的修调原理可以用以下简单的例子来说明。假设芯片内部存在一个如图1所示的电阻网路，设计者要求得到一个精确的电阻，而实际生产出来的往往可能偏大或者偏小。熔丝就相当于一个开关，通过选择性熔断或者不熔断各个熔丝来改变开关的状态，以此来改变电路中各个电阻的导通情况，从而使得最终的总电阻达到符合设计要求的精确电阻。当然，本申请给出的上述通过熔丝修调技术调整电阻值仅为示例，熔丝修调结构不仅仅局限于对集成电路的电阻值的修调，还可以对电流进行修调、甚至是可以通过在集成电路中通过增设熔丝修调结构以替换有缺陷的元器件或者增补替代元器件等。现有的熔丝修调技术中，为保证熔丝能被有效熔断、降低熔丝截断的失败率，通常需要对熔丝施加较大的熔断电压。然而，在提高熔断电压，进而增大导入熔丝的熔断电流的同时，将有极大地可能导致位于熔丝下方的绝缘层被破坏。而熔丝下方的绝缘层被破坏，一方面，使得水分等物质侵入变得更为明显；另一方面，在熔丝下方的绝缘层被破坏后，衬底下方的VCC通过衬底和绝缘层后将与连接于熔丝焊盘上的两个导电端之间产生漏电流。而漏电流的产生，一来将会反向作用于半导体器件，影响熔丝修调的精度，二来漏电流的累积将会导致IC的可靠性急剧下降。为此，本申请特地提出了一种新的熔丝修调结构，该熔丝修调结构通过在熔丝修调结构的熔丝层30下方的绝缘层和N型衬底10之间形成了沿第一绝缘层20至N型衬底10的方向导通的PN结，这样，即便对熔丝层30施加的较大的电流在熔断熔丝层30的同时，还使得位于熔丝层30下方的第一绝缘层20被破坏，那么，因反向PN结的存在，依然可以阻止了N型衬底10的VCC向与熔丝层30的焊盘连接的两个导电端进行导通，因此，本申请提供的熔丝修调结构可以有效降低熔丝修调结构的漏电流，进而提高IC的可靠性。下文将对本申请提供的熔丝修调结构及其制备方法、集成电路的具体情况进行详细阐述。实施方式一：请参照图1和图2，本申请提供的熔丝修调结构，包括N型衬底10、位于N型衬底10上的第一绝缘层20、位于第一绝缘层20上的熔丝层30以及位于熔丝层30上的第二绝缘层40；熔丝层30上具有间隔设置的第一焊盘51和第二焊盘52，第二绝缘层40上开设有露出第一焊盘51的第一窗口41和露出第二焊盘52的第二窗口42；熔丝修调结构还包括位于第一绝缘层20和N型衬底10之间的P型区60，P型区60和N型衬底10共同形成沿第二绝缘层40朝向第一绝缘层20的方向导通的PN结。该熔丝修调结构能够解决熔丝层30在被熔断时易导致第一绝缘层20被破坏的问题，从而能够避免熔丝修调结构产生漏电流，进而可以提高IC的可靠性。其中，上述N型衬底10的具体材料本申请不做限制，本领域技术人员可以根据需要自行选择合适的衬底材料，只要能使得该衬底材料为N型即可。当然，该N型衬底10的N型性质可以是通过对衬底进行掺杂得到的。第一绝缘层20位于N型衬底10的上表面，第一绝缘层20的设置本领域技术人员根据本申请提供的结构层级方式应当知晓，第一绝缘层20是用于对将熔丝层30和衬底层进行电气隔绝的。本申请对第一绝缘层20的厚度和材料均不作具体限定，本领域技术人员可以自行选定。熔丝层30位于第一绝缘层20的上方，熔丝层30为熔丝修调结构的核心所在，熔丝修调结构主要是通过熔断或者不熔断熔丝层30来实现修调的。由于熔丝修调结构的工作原理本申请已在前文做了详细描述，故此处不再赘述。可选地，在一种可行的实施例中，熔丝层30的材料为多晶硅。这样，相对于现有技术中采用金属熔丝来说，多晶硅熔丝层30的优点之一就在于其可以在较低的熔断电流的作用下被熔断，也是基于该优点，采用了多晶硅熔丝的熔丝修调结构可以设置于集成电路的内部位置。本申请采用多晶硅材料的熔丝层30，可以使得在熔断熔丝层30时，可以适当降低熔断电流，这样，也可以在一定程度上降低漏电流，提高IC的可靠性。另外，需要说明的是，熔丝层30上还设有间隔的第一焊盘51和第二焊盘52，这样，在将熔丝修调结构连接于集成电路中时，可以通过该第一焊盘51和第二焊盘52和外部电源的两个导电端连接。简言之，通过设置第一焊盘51和第二焊盘52，可以使得第一焊盘51和第二焊盘52和PAD端和GND端连接，从而便于对熔丝层30进行熔断电流的通入。第二绝缘层40形成于熔丝层30背离第一绝缘层20的一面，即熔丝层30的上表面。第二绝缘层40的设置，可以使得熔丝修调结构避免被水汽等杂质的侵入。第二绝缘层40上设有两个窗口，即第一窗口41和第二窗口42，第一窗口41和第一焊盘51相对设置，用于露出第一焊盘51；第二窗口42和第二焊盘52相对设置，用于露出第二焊盘52，请参照图1所示。这样，能够便于熔丝层30和外部电源的接通。本申请还在第一绝缘层20和N型衬底10之间设置了P型区60，这样，P型区60和N型衬底10之间可以形成沿第二绝缘层40朝向第一绝缘层20的方向导通的PN结。如此，即便熔丝修调结构因为对熔丝层30通入了较大的熔断电流，使得第一绝缘层20被破坏，那么，也会因为该PN结的存在，而阻止N型衬底10的VCC朝向PAD或GND的方向产生漏电流，如此，可以提高IC的可靠性。需要说明的是，本申请对该P型区60的材料不做限制，本领域技术人员可以自行选择合适材料或者进行合适离子的掺杂，只要能使得P型区60和N型衬底10之间形成沿第二绝缘层40朝向第一绝缘层20的方向导通的PN结即可。综上所述，本申请提供的熔丝修调结构包括N型衬底10、位于N型衬底10上的第一绝缘层20、位于第一绝缘层20上的熔丝层30以及位于熔丝层30上的第二绝缘层40；熔丝层30上具有间隔设置的第一焊盘51和第二焊盘52，第二绝缘层40上开设有露出第一焊盘51的第一窗口41和露出第二焊盘52的第二窗口42；熔丝修调结构还包括位于第一绝缘层20和N型衬底10之间的P型区60，P型区60和N型衬底10共同形成沿第二绝缘层40朝向第一绝缘层20的方向导通的PN结。本申请通过在熔丝修调结构的第一绝缘层20和N型衬底10之间形成P型区60，这样，N型衬底10和P型区60将共同构建沿第二绝缘层40朝向第一绝缘层20方向导通的PN结。如此，即便为了使得熔丝层30能被有效熔断而对熔丝层30通入了较大的熔断电流，而导致位于熔丝层30下方的第一绝缘层20被损坏,那么，也会因为该PN结的存在，而阻止N型衬底10的VCC朝向PAD或GND的方向产生漏电流。采用本申请提供的熔丝修调结构，能够有效降低漏电流，且能够提高IC的可靠性。在一种可行的实施例中，请参照图2，P型区60在N型衬底10上的正投影宽度大于第一宽度，第一宽度为第一焊盘51和第二焊盘52在N型衬底10上的正投影之间的距离。即，P型区60的宽度大于第一宽度，上述宽度方向对应至图2中，则为图2的水平方向。由于熔丝层30在被熔断时，热量容易聚集至熔丝层30的第一焊盘51和第二焊盘52处，这样，在熔断熔丝层30时，对应第一焊盘51和第二焊盘52的位置处的熔丝层30易被熔断，且与第一焊盘51和第二焊盘52对应的第一绝缘层20的相对位置也最易被损坏。因此，为使得PN结能够有效阻止N型衬底10的VCC朝向PAD或GND的方向产生漏电流，P型区60的宽度需要大于第一宽度。进一步地，为使得阻止N型衬底10的VCC朝向PAD或GND的方向产生漏电流的效果更佳，P型区60在N型衬底10上的正投影宽度还可以大于熔丝层30在N型衬底10上的正投影宽度。在另一种可行的实施例中，请参照图3，P型区60在N型衬底10上的正投影和N型衬底10重合。这样，P型区60和N型衬底10之间形成的PN结能够更好地阻止N型衬底10的VCC朝向PAD或GND的方向产生漏电流。需要说明的是，本申请对P型区60的形成方式不做限制，示例性地，上述P型区60的形成可以通过离子掺杂的形式形成的，也可以是通过沉积或溅射方式形成。例如，当P型区60的宽度大于第一宽度而小于N型衬底10的宽度时，该P型区60可以通过对N型衬底10的上表面进行P型离子注入形成；当P型区60在N型衬底10上的正投影和N型衬底10重合时，该P型区60可以是通过在N型衬底10上进行沉积或者溅射的方式形成。在一种可行的实施例中，熔丝层30包括第一部分和位于第一部分相对两端的两第二部分，两第二部分分别和第一焊盘51和第二焊盘52对应；其中，第一部分的厚度小于第二部分的厚度。需要说明的是，第一部分为熔丝层30的中间区域，两第二部分分别为熔丝层30的左侧区域和右侧区域。应理解，该左侧区域和右侧区域所示的方位仅是为了便于理解以图2和图3所示的方位为例进行实例说明的，并非是对本申请的限制。在本实施例中，两第二部分分别对应第一焊盘51和第二焊盘52，即两第二部分分别为第一焊盘51下方的区域和第二焊盘52下方的区域。本申请之所以将第一部分的厚度设置为小于第二部分的厚度，一方面，是因为第一部分的厚度小，这样，能够便于熔丝层30从第一部分处被熔断，如图4所示；另一方面，第二部分的厚度大，这样，熔丝层30在被熔断时，能够有效避免因热量容易聚集至熔丝层30的第一焊盘51和第二焊盘52处而导致熔丝层30对应第一焊盘51和第二焊盘52的位置被快速熔断，如此，能够在一定程度上对最易被损坏的第一绝缘层20的位置进行保护。为进一步降低第一绝缘层20被损坏的风险，在一种可行的实施例中，第一绝缘层20包括绝缘层主体和位于绝缘层主体相对两端的两绝缘层端部，两绝缘层端部分别和第一焊盘51和第二焊盘52对应；其中，两绝缘层端部的厚度大于绝缘层主体的厚度。应理解，绝缘层主体即为第一绝缘层20的中间区域，两绝缘层端部即第一绝缘层20位于第一焊盘51下方的位置和第一绝缘层20位于第二焊盘52下方的位置。两绝缘层端部的厚度大于绝缘层主体的厚度，这样，通过增大绝缘层端部的厚度的方式，可以有效降低第一绝缘层20被损坏的风险。以上，本申请通过在在熔丝修调结构的第一绝缘层20和N型衬底10之间形成P型区60，这样，N型衬底10和P型区60将共同构建沿第二绝缘层40朝向第一绝缘层20方向导通的PN结。且将熔丝层30的材料选用多晶硅、将熔丝层30设置为中间薄两边厚的形式、将第一绝缘层20设置为两边厚的形式，这样，首先，由于选用的多晶硅材料的熔丝层30，这样，可以尽量使用较小的熔断电流轻松地熔断熔丝层30，就算在熔断过程中依然导致熔丝层30下方的第一绝缘层20被损坏,那么，也会因为该PN结的存在，而阻止N型衬底10的VCC朝向PAD或GND的方向产生漏电流。因此，采用本申请提供的熔丝修调结构，能够有效降低漏电流，且能够提高IC的可靠性。实施方式二：请再结合参照图5，本发明还提供了一种熔丝修调结构的制备方法，该熔丝修调结构的制备方法包括以下步骤：S100、提供一N型衬底10。其中，N型衬底10的材料和厚度本申请不做限制，本领域技术人员可以自行选择。S200、在N型衬底10上形成P型区60，P型区60和N型衬底10共同形成PN结。上述P型区60可以通过对N型衬底10进行离子注入形成，也可以通过在N型衬底10上沉积或者溅射对应材料形成，本申请具体不做限制。S300、在P型区60上形成第一绝缘层20，第一绝缘层20覆盖P型区60。S400、在第一绝缘层20上形成熔丝层30，熔丝层30上具有间隔的第一焊盘51和第二焊盘52，且熔丝层30和N型衬底10通过第一绝缘层20电气隔离。S500、在熔丝层30上形成覆盖熔丝层30的第二绝缘层40。即，第一绝缘层20、熔丝层30和第二绝缘层40依次形成以P型区60上。需要说明的是，N型衬底10、P型区60、第一绝缘层20、熔丝层30和第二绝缘层40的材料、厚度以及结构形式等，可以参见前文中熔丝修调结构的结构部分的相关描述，为避免重复说明，相同的部分本实施例不再赘述。S600、通过光刻工艺在第二绝缘层40上开设露出第一焊盘51的第一窗口41和露出第二焊盘52的第二窗口42。由于光刻工艺为本领域技术人员所熟知，故本申请对采用光刻工艺在第二绝缘层40上开设露出第一焊盘51的第一窗口41和露出第二焊盘52的第二窗口42的具体形成步骤不做详述。通过本实施例提供的熔丝修调结构的制备方法制备得到的熔丝结构，因为PN结的存在，能够阻止N型衬底10的VCC朝向PAD或GND的方向产生漏电流，进而能够提高IC的可靠性。在一种可行的实施例中，上述步骤S200、在N型衬底10上形成P型区60，P型区60和N型衬底10共同形成PN结，包括：通过离子注入工艺在N型衬底10内形成P型区60，P型区60的上表面和N型衬底10的上表面平齐，且P型区60和N型衬底10共同形成PN结，请参照图2。需要说明的是，上述注入的离子类型本申请不做限制，只要是P型离子，并能够与N型衬底10共同构建自第二绝缘层40向第一绝缘层20的方向导通的PN结即可。在另一种可行的实施例中，上述步骤S200、在N型衬底10上形成P型区60，P型区60和N型衬底10共同形成PN结，包括：通过沉积工艺或溅射工艺在N型衬底10上形成P型区60，P型区60覆盖N型衬底10的上表面，且P型区60和N型衬底10共同形成PN结，请参照图3。实施方式三：本发明还提供了一种集成电路，该集成电路包括上述的熔丝修调结构。由于该熔丝修调结构的具体层级结构及其有益效果均已在前文做了详细阐述，故本申请在此不再赘述。采用了本申请提供的熔丝修调结构得到的集成电路，其因为熔丝修调结构内的PN结的存在，能够阻止熔丝修调结构产生漏电流，进而能够提高IC的可靠性。本发明是通过几个具体实施例进行说明的，本领域技术人员应当明白，在不脱离本发明范围的情况下，还可以对本发明进行各种变换和等同替代。另外，针对特定情形或具体情况，可以对本发明做各种修改，而不脱离本使用新型的范围。因此，本发明不局限于所公开的具体实施例，而应当包括落入本发明权利要求范围内的全部实施方式。
