\clearpage{\pagestyle{empty}\cleardoublepage}
\chapter{Block RAM}


Mentre nel nostro progetto per semplicit\`a  abbiamo considerato nulli i tempi d'accesso alla cache e alla memoria principale, ovviamente ci\`o non accade nella realt\`a dove la struttura gerarchica delle memorie impone vincoli di dimensione e tempi d'accesso per i vari livelli di memoria. Per tale motivo abbiamo voluto approfondire le problematiche relative alle temporizzazioni per gli accessi in memoria che un progetto tradizionale impone. Per far ci\`o abbiamo considerato ci\`o che una tipica FPGA d\`a a disposizione ad un progettista per implementare una memoria ram e gestirne gli accessi in lettura e scrittura.
\\
Nel nostro caso abbiamo analizzato le caratteristiche dell'FPGA della famiglia Spartan-3E di Xilinx, che per gestire la memorizzazione di dati utilizza le Block Ram.

\section{Caratteristiche e segnali della Block Ram}

La memoria RAM presente su una FPGA Spartan-3 viene implementata tramite una serie di Block Ram ripartite in colonne il cui numero e capacit\`a dipende dalle caratteristiche stesse della scheda utilizzata. Dal punto di vista implementativo le Block Ram sono realizzate tramite 18,432 celle di memoria SRAM che consentono pertanto di memorizzare 18 Kbits di cui 16 Kbits di dato e 2 Kbits utilizzati tipicamente per memorizzare i bit di parit\`a relativi ai dati memorizzati o in alternativa come spazio di memorizzazione aggiuntivo.\\
L'accesso alla block ram pu\`o avvenire o in modalit\`a Single-Port utilizzando una sola porta dati (A o B) oppure in Dual-Port  tramite 2 porte indipendenti A e B che consentono di effettuare operazioni di lettura e scrittura su zone diverse del dispositivo.

\begin{figure}[!h]
\centering
% \includegraphics[scale=0.8]{img/blockRam/pinoutPorte.jpg}
\includegraphics[width=\textwidth]{img/blockRam/pinoutPorte.jpg}
\caption{Pinout Block Ram Single-Port e Dual-Port}
\label{fig:operaz}
\end{figure}


Ogni  porta della block ram si interfaccia con due bus dati (distinti per l'input e per l'output),  con il bus degli indirizzi e dispone di una serie di segnali di comando atti ad abilitare il dispositivo (EN in Single-Port) e a gestire operazioni di lettura (EN) o scrittura (WE). La seguente tabella racchiude i principali segnali illustrati nella figura precedente sia in Single-Port che in Dual-Port.

\begin{figure}[!h]
\centering
\includegraphics[width=\textwidth]{img/blockRam/segnali.jpg}
\caption{Segnali della Block Ram Single-Port e Dual-Port}
\label{fig:segnaliBlockRam}
\end{figure}

Segnali di comando:

\begin{itemize}
  \item \texttt{EN} = Enable consente di abilitare il dispositivo e qualora non siano asseriti WE(write enable) o SSR (reset), il 	segnale comanda a default la lettura della cella di memoria all'indirizzo specificato sul bus degli indirizzi ADDR sul 		fronte positivo del clock.
  \item \texttt{WE} = Write Enable consente di comandare un ciclo di scrittura in memoria all'indirizzo specificato sul bus degli indirizzi ADDR (con EN asserito), tale operazione in base al valore settato nell'attributo WRITE\_MODE pu\`o essere affiancata da una lettura contemporanea del dato alla stessa locazione di memoria che viene portato nel buffer di output sul bus DO (della stessa porta). 
  \item \texttt{SSR} = Syncronous Set/Reset consente di settare '1' o resettare '0' i registri di ouput sul bus dati in accordo col valore dell'attributo SRVAL.
  \item \texttt{REGCE} = Output Register Enable consente in fase di  lettura da ram di salvare il dato letto in un output register.
  \item \texttt{CLK} =  \`e il clock e si pu\`o configurare se la memoria debba essere sensibile ai fronti di salita o di discesa.
\item \texttt{GSR} = Global Set/Reset segnale di sistema utilizzato per in fase di inizializzazione del sistema (non disponibile all'esterno su un pin).
\end{itemize}

C'\'e inoltre la possibilit\`a di configurare le polarit\`a di ogni segnale di comando se da considerarsi asserito alto o basso.
\\
Interfacciamento ai bus:\\

\begin{itemize}
  \item \texttt{ADDR} = bus degli indirizzi la cui larghezza [\#:0] dipende dalla configurazione della block ram.
  \item \texttt{DI} = Data Input Bus [\#:0] (l'ampiezza del dato da trasferire dipende dalla configurazione della block ram).
  \item \texttt{DO} = Data Output Bus
  \item \texttt{DIP} = Data Input Parity Bus (nei bit pi\`u significative del Bus Dati di Input)
  \item \texttt{DOP} = Data Output Parity Bus (nei bit pi\`u significative del Bus Dati di Output)
\end{itemize}

Possibili configurazioni e organizzazioni della Block Ram sono illustrate in Fig. \ref{fig:ram_org}.\\

\begin{figure}[!h]
\centering
\includegraphics[width=\textwidth]{img/blockRam/organInterna.jpg}
\caption{Possibili organizzazioni interne della Block Ram}
\label{fig:ram_org}
\end{figure}

Nel nostro caso, dal momento che il DLX \`e un processore a 32 bit, la configurazione necessaria per la block ram \`e la 512x36. Tale configurazione da la possibilit\'a di accedere fino a 36 bit di dato contemporaneamente, di cui 32 bit di dato veri e 4 di parit\`a posti sui bit pi\`u significativi del bus dati. Con tale configurazione la block ram (di 18 Kbit) conterr\`a 512 entry (memory-depth) da 36 bit (infatti 512x36 bit = 18 Kbits).

\section{Configurazione della Block Ram}

La configurazione della Block Ram avviene tramite una serie di attributi propri dei componenti ram disponibili nelle librerie di sistema tramite i quali si pu\`o settare in base alle specifiche di progetto l'organizzazione interna, la dimensione e diverse altre modalit√† di funzionamento che la Block Ram offre all'utente.\\
Generalmente il numero di porte della ram e la sua organizzazione interna possono essere specificati utilizzando Xilinx Core Generator che consente di configurare tramite un wizard la Block Ram ottenendo direttamente il codice VHDL del componente ram desiderato oppure si possono utilizzare i tipi VHDL  gi\`a associati alla Block Ram RAMB16\_Sn dove n corrisponde all'ampiezza del dato + parit\`a (Fig.\ref{fig:tipi_br}).

\begin{figure}[!h]
\centering
%\includegraphics[width=\textwidth]{img/blockRam/tabTipiRam.jpg}
 \includegraphics[scale=0.5]{img/blockRam/tabTipiRam.jpg}
\caption{La tabella mostra le diverse tipologie di RAMB\_Sn ottenibili dalla Block Ram in base all'organizzazione interna desiderata}
\label{fig:tipi_br}
\end{figure}

\begin{itemize}
  \item \texttt{INIT\_xx - INITP\_xx}
A default la block ram \`e inizializzata a tutti 0, ma \`e possibile in inizializzarne il contenuto in diversi modi o direttamente tramite Core Generator al momento della configurazione del componente oppure tramite opportuni attributi VHDL come INIT\_xx e INITP\_xx (per inizializzare i bit di parit\`a). 
Nel primo caso si passa direttamente un file di coefficienti (.coe) che definisce in primo luogo la base numerica dei dati da inserire e in seguito l'elenco dei dati elencati a partire dalla parte bassa della memoria fino agli indirizzi alti. Un esempio della struttura di tale file \`e il seguente:\\\\
	memory\_inizialization\_radix=16;\\
	memory\_inizialization\_vector=80, 0F, 00, 0B, ..., 82;\\

Altrimenti si utilizzano direttamente 64 attributi VHDL INIT\_xx (da INIT\_00 a INIT\_3F in Fig.\ref{fig:attrInit_br}) che consentono di inizializzare le 64 zone da 256bit con cui \`e ripartita la memoria. Gli indirizzi del blocco di memoria da inizializzare identificati da xx sono calcolabili nel seguente modo dopo aver convertito l'indirizzo esadecimale xx nel corrispondente indirizzo decimale yy:\\

indirizzo iniziale del blocco xx = [(yy+1)*256] - 1\\
indirizzo finale del blocco xx = yy*256\\

\begin{figure}[!h]
\centering
\includegraphics[width=\textwidth]{img/blockRam/init.jpg}
\caption{Attributi di Inizializzazione del contenuto della Block Ram}
\label{fig:attrInit_br}
\end{figure}

INITP\_xx sono attributi analoghi che consentono di inizializzare i bit di parit \`a presenti in memoria (da INITP\_00 a INITP\_07).
\item \texttt{INIT}  \`e l'attributo utilizzato in fase di inizializzazione per settare il valore iniziale del registro di output quando viene asserito il segnale GSR.\\

\item \texttt{WRITE\_MODE}  \`e l'attributo che consente di settare il comportamento dei registri in output (relativamente ad una porta) che forniscono il dato sull'Output Data Bus durante un ciclo di scrittura in memoria.\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\

\begin{enumerate}
\item \texttt{WRITE\_FIRST} \`e  il valore di default e comporta un comportamento Read after Write della memoria, ovvero durante un ciclo di scrittura il dato in input viene contemporaneamente scritto alla locazione di memoria indicata dall'indirizzo e portato nel registro di output. 
Nel caso di utilizzo in Dual-Port si ha l'invalidazione del contenuto del registro di output dell'altra porta (Fig.\ref{fig:write_first}).

\begin{figure}[!h]
\centering
\includegraphics[width=\textwidth]{img/blockRam/writeFirst.jpg}
\caption{WRITE\_MODE = WRITE\_FIRST}
\label{fig:write_first}
\end{figure}

\item \texttt{READ\_FIRST} determina un comportamento Read before Write, ovvero prima si carica nel buffer di output il dato (passato) presente alla locazione di memoria specificata dall'indirizzo e poi si sovrascrive tale zona di memoria col dato in ingresso (si effettua la scrittura in memoria). Le temporizzazioni e il comportamento dettagliato in tale modalit\`a sono illustrati in Fig.\ref{fig:read_first}. 

\begin{figure}[!h]
\centering
\includegraphics[width=\textwidth]{img/blockRam/readFirst.jpg}
\caption{WRITE\_MODE = READ\_FIRST}
\label{fig:read_first}
\end{figure}

\item \texttt{NO\_CHANGE} determina un comportamento classico di scrittura in memoria senza alcun aggiornamento del dato contenuto nel registro in output (temporizzazioni e funzionamento in Fig.\ref{fig:no_change}). Nel caso di utilizzo in Dual-Port si ha come side-effect l'invalidazione del contenuto del registro di output dell'altra porta.\\\\
\end{enumerate}

\begin{figure}[!h]
\centering
\includegraphics[width=\textwidth]{img/blockRam/noChange.jpg}
\caption{WRITE\_MODE = NO\_CHANGE}
\label{fig:no_change}
\end{figure}

\end{itemize}

\section{Operazioni della Block Ram}

Di seguito viene riportato l'elenco delle operazioni che la Block Ram  \`e in grado di gestire e dei relativi segnali impiegati:

\begin{itemize}
  \item Global Set/Reset: segue la fase di inizializzazione iniziale del contenuto della Block Ram in cui si inizializza la ram o a tutti zeri (default) o ai valori impostati con gli attributi \texttt{INIT\_xx}. Tale segnale serve per inizializzare lo stato dei flipflop e registri di output che vengono settati in base al valore specificato dall'attributo \texttt{INIT} (0 a default). 

\item RAM Disabled: se il segnale \texttt{EN} non  \`e asserito la ram mantiene il proprio stato. Ogni operazione prevede che EN venga asserito affinch\`e la ram sia attiva.

\item Synchronous Set/Reset: \`e l'operazione conseguente all'asserzione contemporanea dei segnali \texttt{EN} e \texttt{SSR}. Tale operazione comporta la re inizializzazione dei registri di output al valore specificato dall'attributo\texttt{ SRVAL}.

\item \texttt{WE} + \texttt{SSR} comporta un ciclo di scrittura in cui il dato in input viene salvato in memoria all'indirizzo presente sul bus degli indirizzi, mentre il registro di output viene impostate al valore SRVAL.

\item READ: la lettura sulla block ram avviene in modo sincrono, quindi sul fronte positivo del clock qualora sia asserito il solo segnale di \texttt{EN}.

\item WRITE: la scrittura sulla block ram avviene in modo sincrono sul fronte positivo del clock e qualora siano asseriti contemporaneamente \texttt{EN} + \texttt{WE}. La scrittura del dato in input sui pin dell'Input Data Bus avviene all'indirizzo specificato e tale operazione  \`e affiancata contemporaneamente dalla lettura del dato alla stessa locazione di memoria che viene reso disponibile in lettura e caricato sui registri di output (naturalmente la politica con la quale avviene tale operazione di scrittura e lettura simultanea  \`e definita dal valore dell'attributo WRITE\_MODE visto in precedenza).
\end{itemize}

La seguente tabella in Fig.\ref{fig:operazioniBlockRam} racchiude quanto detto in precedenza e associa ad ogni operazione i valori dei segnali associati.

\begin{figure}[!h]
\centering
\includegraphics[width=\textwidth]{img/blockRam/operazioni.jpg}
\label{fig:operazioniBlockRam}
\end{figure}

\section{Conflitti d'accesso in Block Ram Dual-Port}
Utilizzando la block ram in modalit\`a Dual-Port  si ha la possibilit\`a di utilizzare contemporaneamente le due porte per accedere alla memoria sia in lettura e scrittura e mentre da un lato ci\`o consente di aumentare lo throughput complessivo dei dati trasferiti, dall'altro vi sono potenziali problemi di conflitto negli accessi simultanei alle stesse celle di memoria.
\\
Le condizioni di potenziale conflitto si hanno nei seguenti casi:

\begin{enumerate}
	\item Scrittura simultanea sulle due porte alla stessa locazione di memoria.\\
	Tale situazione non ha un meccanismo di arbitraggio per far fronte ad accessi in scrittura simultanei, ma l'effetto prodotto \`e quello di comportare l'invalidazione del contenuto dell'area di memoria coinvolta.
	\item Conflitti per temporizzazioni clock-to-clock tra le due porte.\\
Ci\`o accade a causa dei clock diversi che comandano le operazioni tra le due porte che sono troppo ravvicinati tra loro e il clock della porta in lettura non rispetta i tempi di setup per l'accesso in scrittura al dispositivo (arriva troppo presto quando ancora non la scrittura in memoria non ha terminato). Un esempio \`e illustrato in Fig.\ref{fig:conflittiTemp}:

\begin{figure}[!h]
\centering
\includegraphics[width=\textwidth]{img/blockRam/conflittiTemp.jpg}
\label{fig:conflittiTemp}
\end{figure} 

Nel primo caso, la porta B inizia la scrittura in memoria all'indirizzo aa del dato 3333 e poco dopo, prima che la scrittura abbia terminato, arriva il fronte del CLK\_A che fa iniziare la lettura allo stesso indirizzo aa violando il tempo di setup necessario per scrivere il dato in memoria. Nel secondo caso invece si ha la scrittura da parte della porta B all'indirizzo bb del dato 4444 e in questo caso CLK\_A rispetta le temporizzazioni di scrittura e la porta A legge il dato correttamente scritto in memoria.

	\item Scrittura e Lettura contemporanea sulla stessa zona di memoria in funzione del WRITE\_MODE impostato (Fig.\ref{fig:conflittiScritture}).\\
Nei casi di scrittura su una porta e lettura sull'altra, se si utilizza WRITE\_MODE= NO\_CHANGE o WRITE\_FIRST, la scrittura su una porta invalida automaticamente il contenuto del registro di output (in lettura) dell'altra porta, per tale motivo  \`e consigliabile la modalit \`a di scrittura READ\_FIRST per evitare conflitti sulla porta in lettura.

\begin{figure}[!h]
\centering
\includegraphics[width=\textwidth]{img/blockRam/conflittiScritture.jpg}
\label{fig:conflittiScritture}
\end{figure}

\end{enumerate}

Per semplicit\`a implementativa la Block Ram non implementa un sistema di arbitraggio per gestire tali conflitti che sono lasciati a cura del progettista e comunque in caso di conflitto dovuto a scritture contemporanee non si verificano danni fisici al dispositivo di memoria. 

\section{Utilizzo della Block Ram in un progetto su FPGA}
La Block Ram pu\`o essere utilizzata in un progetto su FPGA per implementare una serie di funzionalit\`a che coinvolgano la memorizzazione di dati. I principali possibili utilizzi sono i seguenti:
\begin{enumerate}
\item RAM utilizzata da un microprocessore integrato sull'FPGA per memorizzare dati accessibili in lettura e scrittura.
\item ROM realizzata attraverso l'inizializzazione del suo contenuto all'avvio del sistema e accessibile in sola lettura.
\item Memorie FIFO.
\end{enumerate}

Tipicamente per utilizzare la block ram all'interno di un progetto si procede come segue:\\
\begin{enumerate}
\item Si crea un componente Block Ram configurandolo in base alle
specifiche di progetto, settando il numero di porte volute,
l'ampiezza dei dati da trasferire, la dimensione della ram voluta,
etc. Tale operazione pu`o essere fatta o ricorrendo ad una
serie di template presenti tra i Language Templates Ram di ISE
oppure tramite una configurazione ad hoc tramite Xilinx Core
Generator che tramite un wizard consente di personalizzare il
componente Ram di cui si ottiene infine il codice VHDL.
\item Si integra il componente all'interno del progetto dichiarandolo
nell'Architecture del componente finale e creandone un
istanza tramite il port mapping.
\item Si utilizza il componente che rappresenta la Block Ram comandando
i segnali di input e gestendo opportunamente i valori in
output.
\end{enumerate}

\section{Realizzazione di un progetto d'esempio}

Al fine di testare il funzionamento della Block Ram e approfondire le problematiche che vi sarebbero state nel progettare una cache reale che si interfacci con una Ram esterna il cui tempo di accesso non \`e nullo, abbiamo realizzato un componente Ram ad hoc: \texttt{BlockRam\_cmp}. Tale componente rappresenta una memoria Ram sincrona (il cui funzionamento \`e scandito dal clock in ingressso) realizzato con lo scopo di interfacciarsi con il nostro componente cache scambiando con questo linee di memoria di dimensione configurabile tramite un apposito parametro. In questo caso, differentemente dall'implementazione realizzata nel \texttt{Ram\_cmp} del progetto, la memorizzazione dei dati non Ë pi˘ gestita tramite un array di linee di memoria a cui si accede istantaneamente, ma tramite un componente interno \texttt{BRAM16\_S9} capace di trasferire singoli byte ad ogni ciclo di lettura o scrittura.

\subsection{Specifiche del progetto}
\begin{itemize}
\item \texttt{BlockRam\_cmp} \`e il componente che si occupa di gestire le richieste di lettura e scrittura di linee in memoria Block Ram. 
\item La dimensione in byte della linea di memoria Ë configurabile tramite l'apposita costante \texttt{nbyte\_line} della libreria.
\item La Block Ram la cui dimensione Ë di 18 Kbits ha un'organizzazione interna 2Kx9, ovvero ha una depth pari a 2048 e l'ampiezza del dato trasferito Ë di 9 bit (di cui 8 di dato e 1 di parit\`a trascurato nel progetto).
\item Il componente \texttt{BlockRam\_cmp} ha lo scopo di interfacciarsi internamente con la Block Ram e gestire una sequenza di \texttt{nbyte\_line} trasferimenti da o verso la Block Ram al fine di leggere o scrivere in memoria un'intera linea. 
\end{itemize}

\subsection{Implementazione}
Per comodit\`a abbiamo ipotizzato che il nuovo componente, \texttt{BlockRam\_cmp}, si interfacci alla cache sempre tramite un bus dati dell'ampiezza della linea di memoria da trasferire. Tale ipotesi che ovviamente \`e semplificativa e porta ad una potenziale complessit\`a del cablaggio del bus dati \`e tuttavia lecita dal momento che i trasferimenti tra cache e ram coinvolgono sempre linee di memoria. Ci\`o detto, il nuovo componente prevede l'utilizzo al suo interno di un componente \texttt{RAMB16\_S9} capace di leggere e scrivere sulla Block Ram dati da 8 bit (+ 1 bit di parit\`a che non abbiamo considerato). La scelta di tale organizzazione della Block Ram deriva dall'ipotesi che le linee di memoria sono di dimensione sempre multipla di 1 Byte e quindi il componente \texttt{BlockRam\_cmp} ad ogni operazione di lettura o scrittura di una linea dove†provvedere ad un ciclo di trasferimento dei singoli Byte costitutivi la linea a partire dall'indirizzo specificato in ingresso sul bus degli indirizzi che ad ogni accesso dovr\`a essere incrementato opportunamente. Altrimenti si sarebbero potuti trasferire dati anche maggiori (fino a 32 bit) ma l'effetto sarebbe stato quello di avere un vincolo ulteriore sulla dimensione della linea che avrebbe dovuto essere multiplo di un maggiore numero di byte (4 byte nel caso di trasferimenti a 32 bit in Block Ram).\\

\begin{figure}[!h]
\centering
\includegraphics[width=\textwidth]{img/blockRam/rambInit.jpg}
\caption{Il codice mostra un esempio di inizializzazione del contenuto interno della Block Ram tramite gli attributi INIT\_xx e dei registri RSVAL e INIT}
\label{fig:br_init}
\end{figure}


Di seguito vengono riportati i process utilizzati per gestire le funzionalit‡ sopra descritte:\\

\subsubsection{main}
 Il process \texttt{main} Ë il processo principale che gestisce le richieste di trasferimento di linee di memoria provenienti dalla cache. Tale processo sulla base dei segnali di comando ricevuti (\texttt{en}, \texttt{memrd} e \texttt{memwr}) asserisce i segnali interni di sincronizzazione, abilitando le seguenti operazioni:
\begin{enumerate}
\item \texttt{write\_line}: la scrittura di una linea in Block Ram deve prevedere il campionamento della linea (\texttt{mem\_line}) in ingresso a \texttt{bdata\_in} (bus dati di input) e provvedere al trasferimento della linea byte per byte sulla Block Ram tramite una serie di \texttt{nbyte\_line} scritture consecutive che avvengono sul fronte positivo del clock \texttt{clk} in ingresso alla Block Ram.
\item \texttt{read\_line}: la lettura di una linea da Block Ram deve prevedere un buffer (una variabile VHDL \texttt{line} di tipo \texttt{mem\_line}) che viene riempito man mano attraverso \texttt{nbyte\_line} letture di byte dalla Block Ram. Al termine la linea letta deve essere restituita in uscita al richiedente su \texttt{bdata\_out} (bus dati di output).
\end{enumerate}

\subsubsection{blockram\_sequential\_access}
Il process \texttt{blockram\_sequential\_access} si occupa di gestire tramite un contatore interno gli accessi sequenziali alla Block Ram, scanditi dal clock \texttt{clk}. Tali accessi in sequenza saranno in lettura qualora \texttt{read\_line} \`e asserito, in scrittura se \`e asserito il segnale \texttt{write\_line}. Per tale motivo questo process ha la responsabilit\`a di incrementare l'indirizzo di memoria dopo ogni accesso e comandare tramite opportuni segnali interni le operazioni di lettura e scrittura di singoli byte sulla Block Ram RAMB16\_S9, di cui si riporta il port mapping in Fig.\ref{fig:port_map}.

\begin{figure}[!h]
\centering
\includegraphics{img/blockRam/portMap.jpg}
\caption{Port Mapping del componente RAMB16\_S9 con i segnali interni gestiti dal process blockram\_sequential\_access.}
\label{fig:port_map}
\end{figure}

\subsubsection{lettura\_byte}
Mentre in scrittura il processo \texttt{blockram\_sequential\_access} gestisce correttamente la sequenza di scritture in quanto il contatore degli accessi aggiorna a ogni clock l'indirizzo in scrittura e il byte della linea da scrivere a tale indirizzo, in caso di lettura ciÚ non Ë altrettanto immediato. Il motivo Ë che per leggere un byte a ogni ciclo di clock si fornisce alla Block Ram l'indirizzo a cui leggere il dato, ma tale dato non Ë immediatamente disponibile sul bus dati in uscita dalla Block Ram (\texttt{br\_data\_out}) inquanto bisogna attendere un tempo d'accesso in lettura per avere il dato richiesto.
Il process \texttt{lettura\_byte} si occupa di tale problema ed Ë realizzato come un processo asincrono che ha nella sensitivity list il segnale \texttt{br\_data\_out} in modo che appena sul bus dati di output della Block Ram viene portato il dato richiesto in lettura, si completa l'operazione di lettura e si procede con la lettura successiva qualora la linea richiesta non sia stata ancora letta tutta.

\subsubsection{end\_blockram\_access}
Il process \texttt{end\_blockram\_access} gestisce la fase finale del trasferimento di una linea di memoria, occupandosi di attivare il segnale di \texttt{ready} e in caso di lettura fornisce la linea letta all'esterno portandola in output sul bus dati \texttt{bdata\_out}.\\

\subsection{Testbench}
Per verificare il funzionamento del componente abbiamo realizzato un semplice testbench nel quale si scrive all'indirizzo 0000h della Block Ram la linea di 8 byte passata in ingresso sul bus \texttt{bdata\_in} e successivamente si effettua una lettura allo stesso indirizzo. Il diagramma della simulazione mostrato in Fig.\ref{fig:sim-blockram}

\begin{figure}[!h]
\centering
\includegraphics[width=\textwidth]{img/blockRam/scritturaLettura.jpg}
\caption{Simulazione di scrittura seguita da lettura linea allo stesso indirizzo sulla Block Ram.}
\label{fig:sim-blockram}
\end{figure}

Da notare \`e che dopo l'operazione di scrittura della linea in Block Ram, oltre all'attivazione del segnale di ready, si porta in uscita sul bus dati di output \texttt{bdata\_out} una linea di tutti zeri. CiÚ trova spiegazione dal fatto che si sono voluti testare anche i valori dei dati disponibili in uscita alla Block Ram durante le operazioni di scrittura sulla base dei vari comportamenti possibili che si possono ottenere modificando il valore dell'attributo WRITE\_MODE, che nella simulazione illustrata era settato a NO\_CHANGE e pertanto non aveva alcun cambiamento rispetto al valore di iniziale del registro di output inizializzato a tutti zeri tramite il parametro \texttt{INIT} (Fig.\ref{fig:br_init}).

\section{Considerazioni sul progetto d'esempio}
Il componente BlockRam\_cmp rappresenta una memoria RAM a tutti gli effetti che prevede dei tempi d'accesso non nulli sia in scrittura che in lettura. Ci\`o comporta la necessit\`a di tenere in conto i tempi d'accesso alla memoria al fine di segnalare opportunamente (segnale di \texttt{ready}) alla cache quando possa leggere il dato richiesto (nel caso del nostro progetto che prevede il ready in ingresso alla cache per la sincronizzazione). Lo stesso vale ovviamente per il processore DLX che qualora dovesse gestire tali problematiche legate alle temporizzazioni, dovrebbe prevedere il segnale di \texttt{ready} in ingresso in modo da essere informato del completamento di un ciclo d'accesso alla memoria. L'aggiunta di tale segnale significherebbe dover introdurre esternamente un contatore che, a ogni accesso in memoria sulla base dei tempi d'accesso e dei ritardi presenti sulla rete, conti quanti stati di wait sono necessari al fine di completare l'accesso e generi opportunamente il ready da inviare al processore. Dal punto di vista dell'implementazione interna del DLX ci\`o comporterebbe la necessit\`a di stallare la pipeline qualora il ready non sia asserito.
