$version Generated by VerilatedVcd $end
$date Thu May 30 20:09:40 2024
 $end
$timescale   1ps $end

 $scope module TOP $end
  $var wire  1 # CLK $end
  $var wire  4 $ Q [3:0] $end
  $scope module dff $end
   $var wire  1 # CLK $end
   $var wire  4 $ Q [3:0] $end
   $var wire  4 % Q1 [3:0] $end
  $upscope $end
 $upscope $end
$enddefinitions $end


#0
1#
b0000 $
b0000 %
#1
0#
#2
1#
b0001 $
b0001 %
#3
0#
#4
1#
b0010 $
b0010 %
#5
0#
#6
1#
b0011 $
b0011 %
#7
0#
#8
1#
b0100 $
b0100 %
#9
0#
#10
1#
b0101 $
b0101 %
#11
0#
#12
1#
b0110 $
b0110 %
#13
0#
#14
1#
b0111 $
b0111 %
#15
0#
#16
1#
b1000 $
b1000 %
#17
0#
#18
1#
b1001 $
b1001 %
#19
0#
#20
1#
b1010 $
b1010 %
#21
0#
#22
1#
b1011 $
b1011 %
#23
0#
#24
1#
b1100 $
b1100 %
#25
0#
#26
1#
b1101 $
b1101 %
#27
0#
#28
1#
b1110 $
b1110 %
#29
0#
#30
1#
b1111 $
b1111 %
#31
0#
#32
1#
b0000 $
b0000 %
#33
0#
#34
1#
b0001 $
b0001 %
#35
0#
#36
1#
b0010 $
b0010 %
#37
0#
#38
1#
b0011 $
b0011 %
#39
0#
#40
1#
b0100 $
b0100 %
#41
0#
#42
1#
b0101 $
b0101 %
#43
0#
#44
1#
b0110 $
b0110 %
#45
0#
#46
1#
b0111 $
b0111 %
#47
0#
#48
1#
b1000 $
b1000 %
#49
0#
#50
1#
b1001 $
b1001 %
#51
0#
#52
1#
b1010 $
b1010 %
#53
0#
#54
1#
b1011 $
b1011 %
#55
0#
#56
1#
b1100 $
b1100 %
#57
0#
#58
1#
b1101 $
b1101 %
#59
0#
#60
1#
b1110 $
b1110 %
#61
0#
#62
1#
b1111 $
b1111 %
#63
0#
#64
1#
b0000 $
b0000 %
#65
0#
#66
1#
b0001 $
b0001 %
#67
0#
#68
1#
b0010 $
b0010 %
#69
0#
#70
1#
b0011 $
b0011 %
#71
0#
#72
1#
b0100 $
b0100 %
#73
0#
#74
1#
b0101 $
b0101 %
#75
0#
#76
1#
b0110 $
b0110 %
#77
0#
#78
1#
b0111 $
b0111 %
#79
0#
#80
1#
b1000 $
b1000 %
#81
0#
#82
1#
b1001 $
b1001 %
#83
0#
#84
1#
b1010 $
b1010 %
#85
0#
#86
1#
b1011 $
b1011 %
#87
0#
#88
1#
b1100 $
b1100 %
#89
0#
#90
1#
b1101 $
b1101 %
#91
0#
#92
1#
b1110 $
b1110 %
#93
0#
#94
1#
b1111 $
b1111 %
#95
0#
#96
1#
b0000 $
b0000 %
#97
0#
#98
1#
b0001 $
b0001 %
#99
0#
