LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE numeric_std.all;

ENTITY compteur9 IS{
CLK: IN STD_LOGIC--Horloge de 50MHZ
};
END compteur9;


ARCHITECTURE arch1 OF compteur9 IS
SIGNAL compt50 : INTEGER 0 to 50000000; --Valeur de Compteur50 MHZ
SIGNAL compt10 :  UNSIGNED(3 downto 0)--Valeur en Binaire Unsigned  Compteur9 0000 a 1111

COMPONENT component1 
SWclone:  IN STD_LOGIC_VECTOR(3 downto 0);--SWITCH physique de 0000 a 1111
HEXclone: OUT STD_LOGIC_VECTOR(6 downto 0);--Sorties physiques ver Afficheur
END COMPONENT;
BEGIN

PROCESS
BEGIN
WAIT UNTIL CLK'EVENT AND CLK= '1';--Repetition Cyclique 1/50MHZ
IF(compt50<50000000)THEN
compt50=compt50+1;
ELSE
 compt50<=0;
 IF(compt10<10)THEN
 comp10=compt10+1;
 ELSE 
 comp10<+0;
 END
END
END PROCESS

Aff1: component1 PORT MAP (SW=> STD_LOGIC_VECTOR(compt10) ,HEX<=HEXclone;
END arch1;

