# PBL da Disciplina de Circuíto Digitais 

# Resumo do projeto:
O Problema tem por objetivo criar um projeto na linguagem de descrição de hardware Verilog, <br>
onde simula uma máquina de café adequado para ser utilizado em um CPLD. <br>


