Fitter report for IremM62
Tue Dec 26 20:16:38 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. Fitter DSP Block Usage Summary
 30. DSP Block Details
 31. Routing Usage Summary
 32. LAB Logic Elements
 33. LAB-wide Signals
 34. LAB Signals Sourced
 35. LAB Signals Sourced Out
 36. LAB Distinct Inputs
 37. I/O Rules Summary
 38. I/O Rules Details
 39. I/O Rules Matrix
 40. Fitter Device Options
 41. Operating Settings and Conditions
 42. Estimated Delay Added for Hold Timing Summary
 43. Estimated Delay Added for Hold Timing Details
 44. Fitter Messages
 45. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Tue Dec 26 20:16:38 2023      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; IremM62                                    ;
; Top-level Entity Name              ; IremM62_MiST                               ;
; Family                             ; Cyclone IV E                               ;
; Device                             ; EP4CE22F17C8                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 21,854 / 22,320 ( 98 % )                   ;
;     Total combinational functions  ; 21,011 / 22,320 ( 94 % )                   ;
;     Dedicated logic registers      ; 9,935 / 22,320 ( 45 % )                    ;
; Total registers                    ; 10003                                      ;
; Total pins                         ; 70 / 154 ( 45 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 210,432 / 608,256 ( 35 % )                 ;
; Embedded Multiplier 9-bit elements ; 3 / 132 ( 2 % )                            ;
; Total PLLs                         ; 2 / 4 ( 50 % )                             ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C8                          ;                                       ;
; Use smart compilation                                                      ; On                                    ; Off                                   ;
; Maximum processors allowed for parallel compilation                        ; All                                   ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------+
; I/O Assignment Warnings           ;
+----------+------------------------+
; Pin Name ; Reason                 ;
+----------+------------------------+
; LED      ; Missing drive strength ;
+----------+------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                  ;
+---------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                    ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                              ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------+------------------+-----------------------+
; mist_video:mist_video|scandoubler:scandoubler|b_mul[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult2|mult_4at:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|b_mul[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult2|mult_4at:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|b_mul[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult2|mult_4at:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|b_mul[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult2|mult_4at:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|b_mul[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult2|mult_4at:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|b_mul[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult2|mult_4at:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|g_mul[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult1|mult_4at:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|g_mul[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult1|mult_4at:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|g_mul[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult1|mult_4at:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|g_mul[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult1|mult_4at:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|g_mul[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult1|mult_4at:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|g_mul[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult1|mult_4at:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|r_mul[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult0|mult_4at:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|r_mul[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult0|mult_4at:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|r_mul[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult0|mult_4at:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|r_mul[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult0|mult_4at:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|r_mul[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult0|mult_4at:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; mist_video:mist_video|scandoubler:scandoubler|r_mul[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult0|mult_4at:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; sdram:sdram|SDRAM_A[0]                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[0]~output                                                                             ; I                ;                       ;
; sdram:sdram|SDRAM_A[1]                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[1]~output                                                                             ; I                ;                       ;
; sdram:sdram|SDRAM_A[2]                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[2]~output                                                                             ; I                ;                       ;
; sdram:sdram|SDRAM_A[3]                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[3]~output                                                                             ; I                ;                       ;
; sdram:sdram|SDRAM_A[4]                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[4]~output                                                                             ; I                ;                       ;
; sdram:sdram|SDRAM_A[5]                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[5]~output                                                                             ; I                ;                       ;
; sdram:sdram|SDRAM_A[6]                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[6]~output                                                                             ; I                ;                       ;
; sdram:sdram|SDRAM_A[7]                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[7]~output                                                                             ; I                ;                       ;
; sdram:sdram|SDRAM_A[8]                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[8]~output                                                                             ; I                ;                       ;
; sdram:sdram|SDRAM_A[9]                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[9]~output                                                                             ; I                ;                       ;
; sdram:sdram|SDRAM_A[10]                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram:sdram|SDRAM_A[10]~_Duplicate_1                                                          ; Q                ;                       ;
; sdram:sdram|SDRAM_A[10]                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[10]~output                                                                            ; I                ;                       ;
; sdram:sdram|SDRAM_A[10]~SLOAD_MUX                       ; Created         ; Register Packing ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                               ;                  ;                       ;
; sdram:sdram|SDRAM_A[11]                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[11]~output                                                                            ; I                ;                       ;
; sdram:sdram|SDRAM_A[12]                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[12]~output                                                                            ; I                ;                       ;
; sdram:sdram|SDRAM_BA[0]                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_BA[0]~output                                                                            ; I                ;                       ;
; sdram:sdram|SDRAM_BA[1]                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram:sdram|SDRAM_BA[1]~_Duplicate_1                                                          ; Q                ;                       ;
; sdram:sdram|SDRAM_BA[1]                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_BA[1]~output                                                                            ; I                ;                       ;
; sdram:sdram|SDRAM_DQMH                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQMH~output                                                                             ; I                ;                       ;
; sdram:sdram|SDRAM_DQML                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQML~output                                                                             ; I                ;                       ;
; sdram:sdram|SDRAM_DQ[0]~en                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[0]~output                                                                            ; OE               ;                       ;
; sdram:sdram|SDRAM_DQ[0]~en                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                               ;                  ;                       ;
; sdram:sdram|SDRAM_DQ[0]~reg0                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[0]~output                                                                            ; I                ;                       ;
; sdram:sdram|SDRAM_DQ[1]~en                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[1]~output                                                                            ; OE               ;                       ;
; sdram:sdram|SDRAM_DQ[1]~en                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                               ;                  ;                       ;
; sdram:sdram|SDRAM_DQ[1]~reg0                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[1]~output                                                                            ; I                ;                       ;
; sdram:sdram|SDRAM_DQ[2]~en                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[2]~output                                                                            ; OE               ;                       ;
; sdram:sdram|SDRAM_DQ[2]~en                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                               ;                  ;                       ;
; sdram:sdram|SDRAM_DQ[2]~reg0                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[2]~output                                                                            ; I                ;                       ;
; sdram:sdram|SDRAM_DQ[3]~en                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[3]~output                                                                            ; OE               ;                       ;
; sdram:sdram|SDRAM_DQ[3]~en                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                               ;                  ;                       ;
; sdram:sdram|SDRAM_DQ[3]~reg0                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[3]~output                                                                            ; I                ;                       ;
; sdram:sdram|SDRAM_DQ[4]~en                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[4]~output                                                                            ; OE               ;                       ;
; sdram:sdram|SDRAM_DQ[4]~en                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                               ;                  ;                       ;
; sdram:sdram|SDRAM_DQ[4]~reg0                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[4]~output                                                                            ; I                ;                       ;
; sdram:sdram|SDRAM_DQ[5]~en                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[5]~output                                                                            ; OE               ;                       ;
; sdram:sdram|SDRAM_DQ[5]~en                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                               ;                  ;                       ;
; sdram:sdram|SDRAM_DQ[5]~reg0                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[5]~output                                                                            ; I                ;                       ;
; sdram:sdram|SDRAM_DQ[6]~en                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[6]~output                                                                            ; OE               ;                       ;
; sdram:sdram|SDRAM_DQ[6]~en                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                               ;                  ;                       ;
; sdram:sdram|SDRAM_DQ[6]~reg0                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[6]~output                                                                            ; I                ;                       ;
; sdram:sdram|SDRAM_DQ[7]~en                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[7]~output                                                                            ; OE               ;                       ;
; sdram:sdram|SDRAM_DQ[7]~en                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                               ;                  ;                       ;
; sdram:sdram|SDRAM_DQ[7]~reg0                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[7]~output                                                                            ; I                ;                       ;
; sdram:sdram|SDRAM_DQ[8]~en                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[8]~output                                                                            ; OE               ;                       ;
; sdram:sdram|SDRAM_DQ[8]~en                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                               ;                  ;                       ;
; sdram:sdram|SDRAM_DQ[8]~reg0                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[8]~output                                                                            ; I                ;                       ;
; sdram:sdram|SDRAM_DQ[9]~en                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[9]~output                                                                            ; OE               ;                       ;
; sdram:sdram|SDRAM_DQ[9]~en                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                               ;                  ;                       ;
; sdram:sdram|SDRAM_DQ[9]~reg0                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[9]~output                                                                            ; I                ;                       ;
; sdram:sdram|SDRAM_DQ[10]~en                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[10]~output                                                                           ; OE               ;                       ;
; sdram:sdram|SDRAM_DQ[10]~en                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                               ;                  ;                       ;
; sdram:sdram|SDRAM_DQ[10]~reg0                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[10]~output                                                                           ; I                ;                       ;
; sdram:sdram|SDRAM_DQ[11]~en                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[11]~output                                                                           ; OE               ;                       ;
; sdram:sdram|SDRAM_DQ[11]~en                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                               ;                  ;                       ;
; sdram:sdram|SDRAM_DQ[11]~reg0                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[11]~output                                                                           ; I                ;                       ;
; sdram:sdram|SDRAM_DQ[12]~en                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[12]~output                                                                           ; OE               ;                       ;
; sdram:sdram|SDRAM_DQ[12]~en                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                               ;                  ;                       ;
; sdram:sdram|SDRAM_DQ[12]~reg0                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[12]~output                                                                           ; I                ;                       ;
; sdram:sdram|SDRAM_DQ[13]~en                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[13]~output                                                                           ; OE               ;                       ;
; sdram:sdram|SDRAM_DQ[13]~en                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                               ;                  ;                       ;
; sdram:sdram|SDRAM_DQ[13]~reg0                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[13]~output                                                                           ; I                ;                       ;
; sdram:sdram|SDRAM_DQ[14]~en                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[14]~output                                                                           ; OE               ;                       ;
; sdram:sdram|SDRAM_DQ[14]~en                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                               ;                  ;                       ;
; sdram:sdram|SDRAM_DQ[14]~reg0                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[14]~output                                                                           ; I                ;                       ;
; sdram:sdram|SDRAM_DQ[15]~en                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[15]~output                                                                           ; OE               ;                       ;
; sdram:sdram|SDRAM_DQ[15]~en                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                               ;                  ;                       ;
; sdram:sdram|SDRAM_DQ[15]~reg0                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[15]~output                                                                           ; I                ;                       ;
; sdram:sdram|sd_cmd[0]                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_nWE~output                                                                              ; I                ;                       ;
; sdram:sdram|sd_cmd[1]                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_nCAS~output                                                                             ; I                ;                       ;
; sdram:sdram|sd_cmd[2]                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_nRAS~output                                                                             ; I                ;                       ;
; sdram:sdram|sd_din[0]                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[0]~input                                                                             ; O                ;                       ;
; sdram:sdram|sd_din[1]                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[1]~input                                                                             ; O                ;                       ;
; sdram:sdram|sd_din[2]                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[2]~input                                                                             ; O                ;                       ;
; sdram:sdram|sd_din[3]                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[3]~input                                                                             ; O                ;                       ;
; sdram:sdram|sd_din[4]                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[4]~input                                                                             ; O                ;                       ;
; sdram:sdram|sd_din[5]                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[5]~input                                                                             ; O                ;                       ;
; sdram:sdram|sd_din[6]                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[6]~input                                                                             ; O                ;                       ;
; sdram:sdram|sd_din[7]                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[7]~input                                                                             ; O                ;                       ;
; sdram:sdram|sd_din[8]                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[8]~input                                                                             ; O                ;                       ;
; sdram:sdram|sd_din[9]                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[9]~input                                                                             ; O                ;                       ;
; sdram:sdram|sd_din[10]                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[10]~input                                                                            ; O                ;                       ;
; sdram:sdram|sd_din[11]                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[11]~input                                                                            ; O                ;                       ;
; sdram:sdram|sd_din[12]                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[12]~input                                                                            ; O                ;                       ;
; sdram:sdram|sd_din[13]                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[13]~input                                                                            ; O                ;                       ;
; sdram:sdram|sd_din[14]                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[14]~input                                                                            ; O                ;                       ;
; sdram:sdram|sd_din[15]                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[15]~input                                                                            ; O                ;                       ;
+---------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                ;
+----------------------+----------------+--------------+------------+---------------+----------------+
; Name                 ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------------------+----------------+--------------+------------+---------------+----------------+
; Fast Output Register ; IremM62_MiST   ;              ; SDRAM_nCS  ; ON            ; QSF Assignment ;
+----------------------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 31317 ) ; 0.00 % ( 0 / 31317 )       ; 0.00 % ( 0 / 31317 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 31317 ) ; 0.00 % ( 0 / 31317 )       ; 0.00 % ( 0 / 31317 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 31307 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/github/Mist_FPGA/Arcade_MiST/IremM62 Hardware/output_files/IremM62.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 21,854 / 22,320 ( 98 % )   ;
;     -- Combinational with no register       ; 11919                      ;
;     -- Register only                        ; 843                        ;
;     -- Combinational with a register        ; 9092                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 10356                      ;
;     -- 3 input functions                    ; 6835                       ;
;     -- <=2 input functions                  ; 3820                       ;
;     -- Register only                        ; 843                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 16541                      ;
;     -- arithmetic mode                      ; 4470                       ;
;                                             ;                            ;
; Total registers*                            ; 10,003 / 23,018 ( 43 % )   ;
;     -- Dedicated logic registers            ; 9,935 / 22,320 ( 45 % )    ;
;     -- I/O registers                        ; 68 / 698 ( 10 % )          ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 1,395 / 1,395 ( 100 % )    ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 70 / 154 ( 45 % )          ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )             ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )              ;
;                                             ;                            ;
; Global signals                              ; 8                          ;
; M9Ks                                        ; 35 / 66 ( 53 % )           ;
; Total block memory bits                     ; 210,432 / 608,256 ( 35 % ) ;
; Total block memory implementation bits      ; 322,560 / 608,256 ( 53 % ) ;
; Embedded Multiplier 9-bit elements          ; 3 / 132 ( 2 % )            ;
; PLLs                                        ; 2 / 4 ( 50 % )             ;
; Global clocks                               ; 8 / 20 ( 40 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 40% / 39% / 41%            ;
; Peak interconnect usage (total/H/V)         ; 61% / 56% / 68%            ;
; Maximum fan-out                             ; 8248                       ;
; Highest non-global fan-out                  ; 1024                       ;
; Total fan-out                               ; 109418                     ;
; Average fan-out                             ; 3.44                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                            ;
+----------------------------------------------+------------------------+--------------------------------+
; Statistic                                    ; Top                    ; hard_block:auto_generated_inst ;
+----------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                    ; Low                            ;
;                                              ;                        ;                                ;
; Total logic elements                         ; 21854 / 22320 ( 98 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register        ; 11919                  ; 0                              ;
;     -- Register only                         ; 843                    ; 0                              ;
;     -- Combinational with a register         ; 9092                   ; 0                              ;
;                                              ;                        ;                                ;
; Logic element usage by number of LUT inputs  ;                        ;                                ;
;     -- 4 input functions                     ; 10356                  ; 0                              ;
;     -- 3 input functions                     ; 6835                   ; 0                              ;
;     -- <=2 input functions                   ; 3820                   ; 0                              ;
;     -- Register only                         ; 843                    ; 0                              ;
;                                              ;                        ;                                ;
; Logic elements by mode                       ;                        ;                                ;
;     -- normal mode                           ; 16541                  ; 0                              ;
;     -- arithmetic mode                       ; 4470                   ; 0                              ;
;                                              ;                        ;                                ;
; Total registers                              ; 10003                  ; 0                              ;
;     -- Dedicated logic registers             ; 9935 / 22320 ( 45 % )  ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                         ; 136                    ; 0                              ;
;                                              ;                        ;                                ;
; Total LABs:  partially or completely used    ; 1395 / 1395 ( 100 % )  ; 0 / 1395 ( 0 % )               ;
;                                              ;                        ;                                ;
; Virtual pins                                 ; 0                      ; 0                              ;
; I/O pins                                     ; 70                     ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 3 / 132 ( 2 % )        ; 0 / 132 ( 0 % )                ;
; Total memory bits                            ; 210432                 ; 0                              ;
; Total RAM block bits                         ; 322560                 ; 0                              ;
; PLL                                          ; 0 / 4 ( 0 % )          ; 2 / 4 ( 50 % )                 ;
; M9K                                          ; 35 / 66 ( 53 % )       ; 0 / 66 ( 0 % )                 ;
; Clock control block                          ; 3 / 24 ( 12 % )        ; 6 / 24 ( 25 % )                ;
; Double Data Rate I/O output circuitry        ; 36 / 220 ( 16 % )      ; 0 / 220 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 16 / 220 ( 7 % )       ; 0 / 220 ( 0 % )                ;
;                                              ;                        ;                                ;
; Connections                                  ;                        ;                                ;
;     -- Input Connections                     ; 9897                   ; 2                              ;
;     -- Registered Input Connections          ; 9829                   ; 0                              ;
;     -- Output Connections                    ; 19                     ; 9880                           ;
;     -- Registered Output Connections         ; 0                      ; 0                              ;
;                                              ;                        ;                                ;
; Internal Connections                         ;                        ;                                ;
;     -- Total Connections                     ; 109587                 ; 9891                           ;
;     -- Registered Connections                ; 53442                  ; 0                              ;
;                                              ;                        ;                                ;
; External Connections                         ;                        ;                                ;
;     -- Top                                   ; 34                     ; 9882                           ;
;     -- hard_block:auto_generated_inst        ; 9882                   ; 0                              ;
;                                              ;                        ;                                ;
; Partition Interface                          ;                        ;                                ;
;     -- Input Ports                           ; 7                      ; 2                              ;
;     -- Output Ports                          ; 46                     ; 6                              ;
;     -- Bidir Ports                           ; 17                     ; 0                              ;
;                                              ;                        ;                                ;
; Registered Ports                             ;                        ;                                ;
;     -- Registered Input Ports                ; 0                      ; 0                              ;
;     -- Registered Output Ports               ; 0                      ; 0                              ;
;                                              ;                        ;                                ;
; Port Connectivity                            ;                        ;                                ;
;     -- Input Ports driven by GND             ; 0                      ; 0                              ;
;     -- Output Ports driven by GND            ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Input Ports with no Source            ; 0                      ; 0                              ;
;     -- Output Ports with no Source           ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                      ; 1                              ;
;     -- Output Ports with no Fanout           ; 0                      ; 0                              ;
+----------------------------------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                      ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLOCK_27   ; E1    ; 1        ; 0            ; 16           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CONF_DATA0 ; H2    ; 1        ; 0            ; 22           ; 7            ; 25                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SPI_DI     ; R1    ; 2        ; 0            ; 5            ; 21           ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SPI_SCK    ; T3    ; 3        ; 1            ; 0            ; 0            ; 185                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SPI_SS2    ; T4    ; 3        ; 5            ; 0            ; 14           ; 15                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SPI_SS3    ; G15   ; 6        ; 53           ; 20           ; 14           ; 25                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SPI_SS4    ; G16   ; 6        ; 53           ; 20           ; 21           ; 15                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; AUDIO_L     ; T12   ; 4        ; 36           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; AUDIO_R     ; T13   ; 4        ; 40           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED         ; G1    ; 1        ; 0            ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[0]  ; B14   ; 7        ; 45           ; 34           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[10] ; B13   ; 7        ; 49           ; 34           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[11] ; D15   ; 6        ; 53           ; 26           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[12] ; D14   ; 7        ; 51           ; 34           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[1]  ; C14   ; 7        ; 51           ; 34           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[2]  ; C15   ; 6        ; 53           ; 30           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[3]  ; C16   ; 6        ; 53           ; 30           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[4]  ; B16   ; 6        ; 53           ; 22           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[5]  ; A15   ; 7        ; 38           ; 34           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[6]  ; A14   ; 7        ; 47           ; 34           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[7]  ; A13   ; 7        ; 49           ; 34           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[8]  ; A12   ; 7        ; 43           ; 34           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[9]  ; D16   ; 6        ; 53           ; 25           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_BA[0] ; A11   ; 7        ; 40           ; 34           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_BA[1] ; B12   ; 7        ; 43           ; 34           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_CKE   ; C11   ; 7        ; 38           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_CLK   ; R4    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_DQMH  ; C9    ; 7        ; 31           ; 34           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_DQML  ; C8    ; 8        ; 23           ; 34           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_nCAS  ; B10   ; 7        ; 34           ; 34           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_nCS   ; B11   ; 7        ; 40           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_nRAS  ; A10   ; 7        ; 34           ; 34           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_nWE   ; D8    ; 8        ; 23           ; 34           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[0]    ; J13   ; 5        ; 53           ; 16           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[1]    ; K15   ; 5        ; 53           ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[2]    ; K16   ; 5        ; 53           ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[3]    ; J14   ; 5        ; 53           ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[4]    ; J15   ; 5        ; 53           ; 14           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[5]    ; J16   ; 5        ; 53           ; 14           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[0]    ; N16   ; 5        ; 53           ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[1]    ; N15   ; 5        ; 53           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[2]    ; L15   ; 5        ; 53           ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[3]    ; L16   ; 5        ; 53           ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[4]    ; F15   ; 6        ; 53           ; 22           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[5]    ; F16   ; 6        ; 53           ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_HS      ; T11   ; 4        ; 36           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[0]    ; T14   ; 4        ; 45           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[1]    ; T15   ; 4        ; 45           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[2]    ; R14   ; 4        ; 49           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[3]    ; R16   ; 5        ; 53           ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[4]    ; P15   ; 5        ; 53           ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[5]    ; P16   ; 5        ; 53           ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_VS      ; T10   ; 4        ; 34           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+-------------------------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+-------------------------------------+---------------------+
; SDRAM_DQ[0]  ; C3    ; 8        ; 1            ; 34           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram:sdram|SDRAM_DQ[0]~en          ; -                   ;
; SDRAM_DQ[10] ; B6    ; 8        ; 16           ; 34           ; 7            ; 0                     ; 5                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram:sdram|SDRAM_DQ[10]~en         ; -                   ;
; SDRAM_DQ[11] ; B5    ; 8        ; 11           ; 34           ; 0            ; 0                     ; 5                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram:sdram|SDRAM_DQ[11]~en         ; -                   ;
; SDRAM_DQ[12] ; A5    ; 8        ; 14           ; 34           ; 21           ; 0                     ; 5                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram:sdram|SDRAM_DQ[12]~en         ; -                   ;
; SDRAM_DQ[13] ; B3    ; 8        ; 3            ; 34           ; 0            ; 0                     ; 5                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram:sdram|SDRAM_DQ[13]~en         ; -                   ;
; SDRAM_DQ[14] ; A3    ; 8        ; 7            ; 34           ; 14           ; 0                     ; 5                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram:sdram|SDRAM_DQ[14]~en         ; -                   ;
; SDRAM_DQ[15] ; A2    ; 8        ; 7            ; 34           ; 7            ; 0                     ; 5                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram:sdram|SDRAM_DQ[15]~en         ; -                   ;
; SDRAM_DQ[1]  ; C2    ; 1        ; 0            ; 27           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram:sdram|SDRAM_DQ[1]~en          ; -                   ;
; SDRAM_DQ[2]  ; A4    ; 8        ; 9            ; 34           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram:sdram|SDRAM_DQ[2]~en          ; -                   ;
; SDRAM_DQ[3]  ; B4    ; 8        ; 7            ; 34           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram:sdram|SDRAM_DQ[3]~en          ; -                   ;
; SDRAM_DQ[4]  ; A6    ; 8        ; 16           ; 34           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram:sdram|SDRAM_DQ[4]~en          ; -                   ;
; SDRAM_DQ[5]  ; D6    ; 8        ; 9            ; 34           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram:sdram|SDRAM_DQ[5]~en          ; -                   ;
; SDRAM_DQ[6]  ; A7    ; 8        ; 20           ; 34           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram:sdram|SDRAM_DQ[6]~en          ; -                   ;
; SDRAM_DQ[7]  ; B7    ; 8        ; 18           ; 34           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram:sdram|SDRAM_DQ[7]~en          ; -                   ;
; SDRAM_DQ[8]  ; E6    ; 8        ; 14           ; 34           ; 14           ; 0                     ; 5                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram:sdram|SDRAM_DQ[8]~en          ; -                   ;
; SDRAM_DQ[9]  ; C6    ; 8        ; 18           ; 34           ; 21           ; 0                     ; 5                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram:sdram|SDRAM_DQ[9]~en          ; -                   ;
; SPI_DO       ; T2    ; 3        ; 3            ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off                ; --                        ; User                 ; 0 pF ; data_io:data_io|reg_do~3 (inverted) ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+-------------------------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                             ;
+----------+------------------------------------------+------------------------+------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As            ; User Signal Name ; Pin Type                  ;
+----------+------------------------------------------+------------------------+------------------+---------------------------+
; F4       ; nSTATUS                                  ; -                      ; -                ; Dedicated Programming Pin ;
; H1       ; DCLK                                     ; As input tri-stated    ; ~ALTERA_DCLK~    ; Dual Purpose Pin          ;
; H2       ; DATA0                                    ; Use as regular IO      ; CONF_DATA0       ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                  ; -                      ; -                ; Dedicated Programming Pin ;
; J3       ; nCE                                      ; -                      ; -                ; Dedicated Programming Pin ;
; J16      ; DIFFIO_R9n, DEV_OE                       ; Use as regular IO      ; VGA_B[5]         ; Dual Purpose Pin          ;
; J15      ; DIFFIO_R9p, DEV_CLRn                     ; Use as regular IO      ; VGA_B[4]         ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                                ; -                      ; -                ; Dedicated Programming Pin ;
; H13      ; MSEL0                                    ; -                      ; -                ; Dedicated Programming Pin ;
; H12      ; MSEL1                                    ; -                      ; -                ; Dedicated Programming Pin ;
; G12      ; MSEL2                                    ; -                      ; -                ; Dedicated Programming Pin ;
; G12      ; MSEL3                                    ; -                      ; -                ; Dedicated Programming Pin ;
; G16      ; DIFFIO_R5n, INIT_DONE                    ; Use as regular IO      ; SPI_SS4          ; Dual Purpose Pin          ;
; G15      ; DIFFIO_R5p, CRC_ERROR                    ; Use as regular IO      ; SPI_SS3          ; Dual Purpose Pin          ;
; F16      ; DIFFIO_R4n, nCEO                         ; Use as programming pin ; VGA_G[5]         ; Dual Purpose Pin          ;
; F15      ; DIFFIO_R4p, CLKUSR                       ; Use as regular IO      ; VGA_G[4]         ; Dual Purpose Pin          ;
; D16      ;                                          ; Use as regular IO      ; SDRAM_A[9]       ; Dual Purpose Pin          ;
; D15      ; PADD23                                   ; Use as regular IO      ; SDRAM_A[11]      ; Dual Purpose Pin          ;
; C16      ; DIFFIO_R1n, PADD20, DQS2R/CQ3R,CDPCLK5   ; Use as regular IO      ; SDRAM_A[3]       ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T20p, PADD0                       ; Use as regular IO      ; SDRAM_nCS        ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T19n, PADD1                       ; Use as regular IO      ; SDRAM_A[5]       ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T16n, PADD5                       ; Use as regular IO      ; SDRAM_nRAS       ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T16p, PADD6                       ; Use as regular IO      ; SDRAM_nCAS       ; Dual Purpose Pin          ;
; C9       ; DIFFIO_T15n, PADD7                       ; Use as regular IO      ; SDRAM_DQMH       ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T11p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO      ; SDRAM_DQML       ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T9n, PADD18                       ; Use as regular IO      ; SDRAM_DQ[6]      ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T9p, DATA4                        ; Use as regular IO      ; SDRAM_DQ[7]      ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T7n, DATA14, DQS3T/CQ3T#,DPCLK11  ; Use as regular IO      ; SDRAM_DQ[4]      ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T7p, DATA13                       ; Use as regular IO      ; SDRAM_DQ[10]     ; Dual Purpose Pin          ;
; E6       ; DIFFIO_T6p, DATA6                        ; Use as regular IO      ; SDRAM_DQ[8]      ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T5n, DATA7                        ; Use as regular IO      ; SDRAM_DQ[12]     ; Dual Purpose Pin          ;
; B5       ; DIFFIO_T5p, DATA8                        ; Use as regular IO      ; SDRAM_DQ[11]     ; Dual Purpose Pin          ;
; D6       ; DIFFIO_T4n, DATA9                        ; Use as regular IO      ; SDRAM_DQ[5]      ; Dual Purpose Pin          ;
; A4       ; DIFFIO_T3n, DATA10                       ; Use as regular IO      ; SDRAM_DQ[2]      ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T3p, DATA11                       ; Use as regular IO      ; SDRAM_DQ[3]      ; Dual Purpose Pin          ;
; B3       ; DATA12, DQS1T/CQ1T#,CDPCLK7              ; Use as regular IO      ; SDRAM_DQ[13]     ; Dual Purpose Pin          ;
+----------+------------------------------------------+------------------------+------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 14 ( 36 % )  ; 3.3V          ; --           ;
; 2        ; 1 / 16 ( 6 % )   ; 3.3V          ; --           ;
; 3        ; 4 / 25 ( 16 % )  ; 3.3V          ; --           ;
; 4        ; 7 / 20 ( 35 % )  ; 3.3V          ; --           ;
; 5        ; 13 / 18 ( 72 % ) ; 3.3V          ; --           ;
; 6        ; 9 / 13 ( 69 % )  ; 3.3V          ; --           ;
; 7        ; 15 / 24 ( 63 % ) ; 3.3V          ; --           ;
; 8        ; 17 / 24 ( 71 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                              ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; SDRAM_DQ[15]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 239        ; 8        ; SDRAM_DQ[14]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 236        ; 8        ; SDRAM_DQ[2]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 232        ; 8        ; SDRAM_DQ[12]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 225        ; 8        ; SDRAM_DQ[4]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 220        ; 8        ; SDRAM_DQ[6]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 211        ; 8        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; SDRAM_nRAS                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 188        ; 7        ; SDRAM_BA[0]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 186        ; 7        ; SDRAM_A[8]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 179        ; 7        ; SDRAM_A[7]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 181        ; 7        ; SDRAM_A[6]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 191        ; 7        ; SDRAM_A[5]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; SDRAM_DQ[13]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 237        ; 8        ; SDRAM_DQ[3]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 233        ; 8        ; SDRAM_DQ[11]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 226        ; 8        ; SDRAM_DQ[10]                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 221        ; 8        ; SDRAM_DQ[7]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 212        ; 8        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; SDRAM_nCAS                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 189        ; 7        ; SDRAM_nCS                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 187        ; 7        ; SDRAM_BA[1]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 180        ; 7        ; SDRAM_A[10]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 182        ; 7        ; SDRAM_A[0]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; SDRAM_A[4]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; SDRAM_DQ[1]                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 245        ; 8        ; SDRAM_DQ[0]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; SDRAM_DQ[9]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; SDRAM_DQML                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 200        ; 7        ; SDRAM_DQMH                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; SDRAM_CKE                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; SDRAM_A[1]                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 174        ; 6        ; SDRAM_A[2]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C16      ; 173        ; 6        ; SDRAM_A[3]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 234        ; 8        ; SDRAM_DQ[5]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; SDRAM_nWE                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; SDRAM_A[12]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 170        ; 6        ; SDRAM_A[11]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D16      ; 169        ; 6        ; SDRAM_A[9]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 26         ; 1        ; CLOCK_27                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; SDRAM_DQ[8]                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 11         ; 1        ; ^nSTATUS                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 163        ; 6        ; VGA_G[4]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F16      ; 162        ; 6        ; VGA_G[5]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 16         ; 1        ; LED                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; SPI_SS3                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G16      ; 159        ; 6        ; SPI_SS4                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~ / RESERVED_INPUT  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ; 18         ; 1        ; CONF_DATA0                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 21         ; 1        ; #TCK                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 24         ; 1        ; ^nCE                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                            ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; VGA_B[0]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J14      ; 144        ; 5        ; VGA_B[3]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J15      ; 143        ; 5        ; VGA_B[4]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 142        ; 5        ; VGA_B[5]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; VGA_B[1]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ; 140        ; 5        ; VGA_B[2]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 138        ; 5        ; VGA_G[2]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 137        ; 5        ; VGA_G[3]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 28         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; VGA_G[1]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 132        ; 5        ; VGA_G[0]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 127        ; 5        ; VGA_R[4]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 128        ; 5        ; VGA_R[5]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 49         ; 2        ; SPI_DI                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; SDRAM_CLK                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 86         ; 3        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R9       ; 88         ; 4        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 120        ; 4        ; VGA_R[2]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; VGA_R[3]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; SPI_DO                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T3       ; 55         ; 3        ; SPI_SCK                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T4       ; 61         ; 3        ; SPI_SS2                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 87         ; 3        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 89         ; 4        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; VGA_VS                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 99         ; 4        ; VGA_HS                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 101        ; 4        ; AUDIO_L                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 108        ; 4        ; AUDIO_R                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 115        ; 4        ; VGA_R[0]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ; 116        ; 4        ; VGA_R[1]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                           ;
+-------------------------------+--------------------------------------------------------------------------+----------------------------------------------------------------------------+
; Name                          ; pll_mist:pll|altpll:altpll_component|pll_mist_altpll:auto_generated|pll1 ; pll_aud:pll_aud|altpll:altpll_component|pll_aud_altpll:auto_generated|pll1 ;
+-------------------------------+--------------------------------------------------------------------------+----------------------------------------------------------------------------+
; SDC pin name                  ; pll|altpll_component|auto_generated|pll1                                 ; pll_aud|altpll_component|auto_generated|pll1                               ;
; PLL mode                      ; Normal                                                                   ; Normal                                                                     ;
; Compensate clock              ; clock0                                                                   ; clock0                                                                     ;
; Compensated input/output pins ; --                                                                       ; --                                                                         ;
; Switchover type               ; --                                                                       ; --                                                                         ;
; Input frequency 0             ; 27.0 MHz                                                                 ; 27.0 MHz                                                                   ;
; Input frequency 1             ; --                                                                       ; --                                                                         ;
; Nominal PFD frequency         ; 27.0 MHz                                                                 ; 6.8 MHz                                                                    ;
; Nominal VCO frequency         ; 432.0 MHz                                                                ; 357.8 MHz                                                                  ;
; VCO post scale K counter      ; 2                                                                        ; 2                                                                          ;
; VCO frequency control         ; Auto                                                                     ; Auto                                                                       ;
; VCO phase shift step          ; 289 ps                                                                   ; 349 ps                                                                     ;
; VCO multiply                  ; --                                                                       ; --                                                                         ;
; VCO divide                    ; --                                                                       ; --                                                                         ;
; Freq min lock                 ; 18.75 MHz                                                                ; 22.64 MHz                                                                  ;
; Freq max lock                 ; 40.64 MHz                                                                ; 49.07 MHz                                                                  ;
; M VCO Tap                     ; 0                                                                        ; 0                                                                          ;
; M Initial                     ; 1                                                                        ; 1                                                                          ;
; M value                       ; 16                                                                       ; 53                                                                         ;
; N value                       ; 1                                                                        ; 4                                                                          ;
; Charge pump current           ; setting 1                                                                ; setting 1                                                                  ;
; Loop filter resistance        ; setting 27                                                               ; setting 19                                                                 ;
; Loop filter capacitance       ; setting 0                                                                ; setting 0                                                                  ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                       ; 450 kHz to 560 kHz                                                         ;
; Bandwidth type                ; Medium                                                                   ; Medium                                                                     ;
; Real time reconfigurable      ; Off                                                                      ; Off                                                                        ;
; Scan chain MIF file           ; --                                                                       ; --                                                                         ;
; Preserve PLL counter order    ; Off                                                                      ; Off                                                                        ;
; PLL location                  ; PLL_1                                                                    ; PLL_3                                                                      ;
; Inclk0 signal                 ; CLOCK_27                                                                 ; CLOCK_27                                                                   ;
; Inclk1 signal                 ; --                                                                       ; --                                                                         ;
; Inclk0 signal type            ; Dedicated Pin                                                            ; Dedicated Pin                                                              ;
; Inclk1 signal type            ; --                                                                       ; --                                                                         ;
+-------------------------------+--------------------------------------------------------------------------+----------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                               ;
+----------------------------------------------------------------------------------------+--------------+------+------+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+-----------------------------------------------------+
; Name                                                                                   ; Output Clock ; Mult ; Div  ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                        ;
+----------------------------------------------------------------------------------------+--------------+------+------+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+-----------------------------------------------------+
; pll_mist:pll|altpll:altpll_component|pll_mist_altpll:auto_generated|wire_pll1_clk[0]   ; clock0       ; 8    ; 3    ; 72.0 MHz         ; 0 (0 ps)    ; 7.50 (289 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even     ; --            ; 1       ; 0       ; pll|altpll_component|auto_generated|pll1|clk[0]     ;
; pll_mist:pll|altpll:altpll_component|pll_mist_altpll:auto_generated|wire_pll1_clk[1]   ; clock1       ; 8    ; 9    ; 24.0 MHz         ; 0 (0 ps)    ; 2.50 (289 ps)    ; 50/50      ; C1      ; 18            ; 9/9 Even     ; --            ; 1       ; 0       ; pll|altpll_component|auto_generated|pll1|clk[1]     ;
; pll_mist:pll|altpll:altpll_component|pll_mist_altpll:auto_generated|wire_pll1_clk[2]   ; clock2       ; 16   ; 9    ; 48.0 MHz         ; 0 (0 ps)    ; 5.00 (289 ps)    ; 50/50      ; C2      ; 9             ; 5/4 Odd      ; --            ; 1       ; 0       ; pll|altpll_component|auto_generated|pll1|clk[2]     ;
; pll_aud:pll_aud|altpll:altpll_component|pll_aud_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 53   ; 1600 ; 0.89 MHz         ; 0 (0 ps)    ; 0.11 (349 ps)    ; 50/50      ; C0      ; 400           ; 200/200 Even ; --            ; 1       ; 0       ; pll_aud|altpll_component|auto_generated|pll1|clk[0] ;
; pll_aud:pll_aud|altpll:altpll_component|pll_aud_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 53   ; 16   ; 89.44 MHz        ; 0 (0 ps)    ; 11.25 (349 ps)   ; 50/50      ; C1      ; 4             ; 2/2 Even     ; --            ; 1       ; 0       ; pll_aud|altpll_component|auto_generated|pll1|clk[1] ;
+----------------------------------------------------------------------------------------+--------------+------+------+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+-----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+----------------------------------------------------------------------+--------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                           ; Logic Cells  ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                               ; Library Name ;
+----------------------------------------------------------------------+--------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |IremM62_MiST                                                        ; 21854 (88)   ; 9935 (39)                 ; 68 (68)       ; 210432      ; 35   ; 3            ; 3       ; 0         ; 70   ; 0            ; 11919 (50)   ; 843 (1)           ; 9092 (50)        ; |IremM62_MiST                                                                                                                                                                     ; work         ;
;    |arcade_inputs:inputs|                                            ; 90 (64)      ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (20)      ; 0 (0)             ; 48 (44)          ; |IremM62_MiST|arcade_inputs:inputs                                                                                                                                                ; work         ;
;       |control_rotator:l1|                                           ; 12 (12)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 1 (1)            ; |IremM62_MiST|arcade_inputs:inputs|control_rotator:l1                                                                                                                             ; work         ;
;       |control_rotator:l2|                                           ; 14 (14)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 3 (3)            ; |IremM62_MiST|arcade_inputs:inputs|control_rotator:l2                                                                                                                             ; work         ;
;    |dac:dac|                                                         ; 14 (14)      ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 13 (13)          ; |IremM62_MiST|dac:dac                                                                                                                                                             ; work         ;
;    |data_io:data_io|                                                 ; 233 (233)    ; 201 (201)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 41 (41)           ; 165 (165)        ; |IremM62_MiST|data_io:data_io                                                                                                                                                     ; work         ;
;    |mist_video:mist_video|                                           ; 706 (11)     ; 411 (20)                  ; 0 (0)         ; 65536       ; 8    ; 3            ; 3       ; 0         ; 0    ; 0            ; 287 (0)      ; 27 (5)            ; 392 (4)          ; |IremM62_MiST|mist_video:mist_video                                                                                                                                               ; work         ;
;       |RGBtoYPbPr:rgb2ypbpr|                                         ; 199 (156)    ; 106 (106)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (42)      ; 1 (1)             ; 120 (92)         ; |IremM62_MiST|mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr                                                                                                                          ; work         ;
;          |lpm_mult:Mult0|                                            ; 13 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 7 (0)            ; |IremM62_MiST|mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr|lpm_mult:Mult0                                                                                                           ; work         ;
;             |multcore:mult_core|                                     ; 13 (13)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 7 (7)            ; |IremM62_MiST|mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr|lpm_mult:Mult0|multcore:mult_core                                                                                        ; work         ;
;          |lpm_mult:Mult1|                                            ; 14 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 9 (0)            ; |IremM62_MiST|mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr|lpm_mult:Mult1                                                                                                           ; work         ;
;             |multcore:mult_core|                                     ; 14 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 9 (0)            ; |IremM62_MiST|mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr|lpm_mult:Mult1|multcore:mult_core                                                                                        ; work         ;
;                |mpar_add:padder|                                     ; 9 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |IremM62_MiST|mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                        ; work         ;
;                   |lpm_add_sub:adder[0]|                             ; 9 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |IremM62_MiST|mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                   ; work         ;
;                      |add_sub_lgh:auto_generated|                    ; 9 (9)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |IremM62_MiST|mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_lgh:auto_generated                        ; work         ;
;          |lpm_mult:Mult2|                                            ; 9 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 2 (0)            ; |IremM62_MiST|mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr|lpm_mult:Mult2                                                                                                           ; work         ;
;             |multcore:mult_core|                                     ; 9 (9)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 2 (2)            ; |IremM62_MiST|mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr|lpm_mult:Mult2|multcore:mult_core                                                                                        ; work         ;
;          |lpm_mult:Mult3|                                            ; 5 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 2 (0)            ; |IremM62_MiST|mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr|lpm_mult:Mult3                                                                                                           ; work         ;
;             |multcore:mult_core|                                     ; 5 (5)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |IremM62_MiST|mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr|lpm_mult:Mult3|multcore:mult_core                                                                                        ; work         ;
;          |lpm_mult:Mult4|                                            ; 8 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 2 (0)            ; |IremM62_MiST|mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr|lpm_mult:Mult4                                                                                                           ; work         ;
;             |multcore:mult_core|                                     ; 8 (8)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 2 (2)            ; |IremM62_MiST|mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr|lpm_mult:Mult4|multcore:mult_core                                                                                        ; work         ;
;          |lpm_mult:Mult5|                                            ; 15 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 6 (0)            ; |IremM62_MiST|mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr|lpm_mult:Mult5                                                                                                           ; work         ;
;             |multcore:mult_core|                                     ; 15 (15)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 6 (6)            ; |IremM62_MiST|mist_video:mist_video|RGBtoYPbPr:rgb2ypbpr|lpm_mult:Mult5|multcore:mult_core                                                                                        ; work         ;
;       |cofi:cofi|                                                    ; 59 (59)      ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 14 (14)           ; 22 (22)          ; |IremM62_MiST|mist_video:mist_video|cofi:cofi                                                                                                                                     ; work         ;
;       |osd:osd|                                                      ; 325 (325)    ; 165 (165)                 ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 152 (152)    ; 3 (3)             ; 170 (170)        ; |IremM62_MiST|mist_video:mist_video|osd:osd                                                                                                                                       ; work         ;
;          |altsyncram:osd_buffer_rtl_0|                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|mist_video:mist_video|osd:osd|altsyncram:osd_buffer_rtl_0                                                                                                           ; work         ;
;             |altsyncram_dle1:auto_generated|                         ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|mist_video:mist_video|osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_dle1:auto_generated                                                                            ; work         ;
;       |scandoubler:scandoubler|                                      ; 122 (122)    ; 85 (85)                   ; 0 (0)         ; 49152       ; 6    ; 3            ; 3       ; 0         ; 0    ; 0            ; 34 (34)      ; 4 (4)             ; 84 (84)          ; |IremM62_MiST|mist_video:mist_video|scandoubler:scandoubler                                                                                                                       ; work         ;
;          |altsyncram:sd_buffer_rtl_0|                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 49152       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|mist_video:mist_video|scandoubler:scandoubler|altsyncram:sd_buffer_rtl_0                                                                                            ; work         ;
;             |altsyncram_o2e1:auto_generated|                         ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 49152       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|mist_video:mist_video|scandoubler:scandoubler|altsyncram:sd_buffer_rtl_0|altsyncram_o2e1:auto_generated                                                             ; work         ;
;          |lpm_mult:Mult0|                                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult0                                                                                                        ; work         ;
;             |mult_4at:auto_generated|                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult0|mult_4at:auto_generated                                                                                ; work         ;
;          |lpm_mult:Mult1|                                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult1                                                                                                        ; work         ;
;             |mult_4at:auto_generated|                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult1|mult_4at:auto_generated                                                                                ; work         ;
;          |lpm_mult:Mult2|                                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult2                                                                                                        ; work         ;
;             |mult_4at:auto_generated|                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult2|mult_4at:auto_generated                                                                                ; work         ;
;    |pll_aud:pll_aud|                                                 ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|pll_aud:pll_aud                                                                                                                                                     ; work         ;
;       |altpll:altpll_component|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|pll_aud:pll_aud|altpll:altpll_component                                                                                                                             ; work         ;
;          |pll_aud_altpll:auto_generated|                             ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|pll_aud:pll_aud|altpll:altpll_component|pll_aud_altpll:auto_generated                                                                                               ; work         ;
;    |pll_mist:pll|                                                    ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|pll_mist:pll                                                                                                                                                        ; work         ;
;       |altpll:altpll_component|                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|pll_mist:pll|altpll:altpll_component                                                                                                                                ; work         ;
;          |pll_mist_altpll:auto_generated|                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|pll_mist:pll|altpll:altpll_component|pll_mist_altpll:auto_generated                                                                                                 ; work         ;
;    |sdram:sdram|                                                     ; 467 (467)    ; 295 (295)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 170 (170)    ; 76 (76)           ; 221 (221)        ; |IremM62_MiST|sdram:sdram                                                                                                                                                         ; work         ;
;    |target_top:target_top|                                           ; 20094 (9)    ; 8840 (6)                  ; 0 (0)         ; 144896      ; 27   ; 0            ; 0       ; 0         ; 0    ; 0            ; 11177 (3)    ; 676 (1)           ; 8241 (5)         ; |IremM62_MiST|target_top:target_top                                                                                                                                               ; work         ;
;       |PACE:pace_inst|                                               ; 17495 (99)   ; 7986 (64)                 ; 0 (0)         ; 143872      ; 26   ; 0            ; 0       ; 0         ; 0    ; 0            ; 9446 (35)    ; 617 (28)          ; 7432 (8)         ; |IremM62_MiST|target_top:target_top|PACE:pace_inst                                                                                                                                ; work         ;
;          |Graphics:graphics_inst|                                    ; 14648 (0)    ; 7498 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7097 (0)     ; 566 (0)           ; 6985 (0)         ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst                                                                                                         ; work         ;
;             |iremm62_video_controller:iremm62_video_controller_inst| ; 97 (97)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (58)      ; 0 (0)             ; 39 (39)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|iremm62_video_controller:iremm62_video_controller_inst                                                  ; work         ;
;             |sprite_array:\GEN_SPRITES:sprites_inst|                 ; 14263 (3090) ; 7328 (96)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6898 (2936)  ; 562 (1)           ; 6803 (912)       ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst                                                                  ; work         ;
;                |spritectl:\GEN_REGS:0:sptCtl_inst|                   ; 162 (162)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (58)      ; 0 (0)             ; 104 (104)        ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:0:sptCtl_inst                                ; work         ;
;                |spritectl:\GEN_REGS:10:sptCtl_inst|                  ; 161 (161)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 3 (3)             ; 93 (93)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:10:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:11:sptCtl_inst|                  ; 157 (157)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (57)      ; 2 (2)             ; 98 (98)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:11:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:12:sptCtl_inst|                  ; 161 (161)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (59)      ; 1 (1)             ; 101 (101)        ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:12:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:13:sptCtl_inst|                  ; 161 (161)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (59)      ; 1 (1)             ; 101 (101)        ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:13:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:14:sptCtl_inst|                  ; 158 (158)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (58)      ; 1 (1)             ; 99 (99)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:14:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:15:sptCtl_inst|                  ; 160 (160)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (59)      ; 2 (2)             ; 99 (99)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:15:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:16:sptCtl_inst|                  ; 161 (161)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (50)      ; 1 (1)             ; 110 (110)        ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:16:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:17:sptCtl_inst|                  ; 162 (162)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (58)      ; 4 (4)             ; 100 (100)        ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:17:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:18:sptCtl_inst|                  ; 158 (158)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (50)      ; 4 (4)             ; 104 (104)        ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:18:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:19:sptCtl_inst|                  ; 157 (157)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (51)      ; 0 (0)             ; 106 (106)        ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:19:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:1:sptCtl_inst|                   ; 162 (162)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (58)      ; 5 (5)             ; 99 (99)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:1:sptCtl_inst                                ; work         ;
;                |spritectl:\GEN_REGS:20:sptCtl_inst|                  ; 159 (159)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (57)      ; 6 (6)             ; 96 (96)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:20:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:21:sptCtl_inst|                  ; 158 (158)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (58)      ; 5 (5)             ; 95 (95)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:21:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:22:sptCtl_inst|                  ; 158 (158)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (53)      ; 2 (2)             ; 103 (103)        ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:22:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:23:sptCtl_inst|                  ; 158 (158)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 3 (3)             ; 99 (99)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:23:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:24:sptCtl_inst|                  ; 161 (161)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (57)      ; 2 (2)             ; 102 (102)        ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:24:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:25:sptCtl_inst|                  ; 153 (153)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 1 (1)             ; 112 (112)        ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:25:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:26:sptCtl_inst|                  ; 158 (158)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 3 (3)             ; 110 (110)        ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:26:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:27:sptCtl_inst|                  ; 159 (159)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)      ; 2 (2)             ; 97 (97)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:27:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:28:sptCtl_inst|                  ; 161 (161)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (51)      ; 2 (2)             ; 108 (108)        ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:28:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:29:sptCtl_inst|                  ; 163 (163)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (58)      ; 3 (3)             ; 102 (102)        ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:29:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:2:sptCtl_inst|                   ; 156 (156)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (55)      ; 4 (4)             ; 97 (97)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:2:sptCtl_inst                                ; work         ;
;                |spritectl:\GEN_REGS:30:sptCtl_inst|                  ; 162 (162)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (52)      ; 3 (3)             ; 107 (107)        ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:30:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:31:sptCtl_inst|                  ; 161 (161)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (57)      ; 1 (1)             ; 103 (103)        ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:31:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:32:sptCtl_inst|                  ; 158 (158)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (52)      ; 5 (5)             ; 101 (101)        ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:32:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:33:sptCtl_inst|                  ; 159 (159)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)      ; 5 (5)             ; 94 (94)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:33:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:34:sptCtl_inst|                  ; 159 (159)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (59)      ; 3 (3)             ; 97 (97)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:34:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:35:sptCtl_inst|                  ; 158 (158)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (50)      ; 1 (1)             ; 107 (107)        ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:35:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:36:sptCtl_inst|                  ; 157 (157)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (53)      ; 2 (2)             ; 102 (102)        ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:36:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:37:sptCtl_inst|                  ; 161 (161)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 3 (3)             ; 96 (96)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:37:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:38:sptCtl_inst|                  ; 160 (160)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 1 (1)             ; 103 (103)        ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:38:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:39:sptCtl_inst|                  ; 158 (158)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (58)      ; 2 (2)             ; 98 (98)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:39:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:3:sptCtl_inst|                   ; 160 (160)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (55)      ; 1 (1)             ; 104 (104)        ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:3:sptCtl_inst                                ; work         ;
;                |spritectl:\GEN_REGS:40:sptCtl_inst|                  ; 161 (161)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (61)      ; 4 (4)             ; 96 (96)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:40:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:41:sptCtl_inst|                  ; 158 (158)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (55)      ; 6 (6)             ; 97 (97)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:41:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:42:sptCtl_inst|                  ; 158 (158)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 2 (2)             ; 100 (100)        ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:42:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:43:sptCtl_inst|                  ; 161 (161)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (61)      ; 4 (4)             ; 96 (96)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:43:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:44:sptCtl_inst|                  ; 158 (158)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (55)      ; 2 (2)             ; 101 (101)        ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:44:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:45:sptCtl_inst|                  ; 161 (161)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 2 (2)             ; 94 (94)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:45:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:46:sptCtl_inst|                  ; 157 (157)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (58)      ; 3 (3)             ; 96 (96)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:46:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:47:sptCtl_inst|                  ; 157 (157)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (54)      ; 0 (0)             ; 103 (103)        ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:47:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:48:sptCtl_inst|                  ; 158 (158)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (57)      ; 0 (0)             ; 101 (101)        ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:48:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:49:sptCtl_inst|                  ; 164 (164)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (53)      ; 5 (5)             ; 106 (106)        ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:49:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:4:sptCtl_inst|                   ; 157 (157)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (55)      ; 2 (2)             ; 100 (100)        ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:4:sptCtl_inst                                ; work         ;
;                |spritectl:\GEN_REGS:50:sptCtl_inst|                  ; 162 (162)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (53)      ; 3 (3)             ; 106 (106)        ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:50:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:51:sptCtl_inst|                  ; 162 (162)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (59)      ; 0 (0)             ; 103 (103)        ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:51:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:52:sptCtl_inst|                  ; 161 (161)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (54)      ; 0 (0)             ; 107 (107)        ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:52:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:53:sptCtl_inst|                  ; 164 (164)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)      ; 4 (4)             ; 100 (100)        ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:53:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:54:sptCtl_inst|                  ; 163 (163)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (54)      ; 4 (4)             ; 105 (105)        ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:54:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:55:sptCtl_inst|                  ; 159 (159)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (57)      ; 2 (2)             ; 100 (100)        ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:55:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:56:sptCtl_inst|                  ; 161 (161)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (61)      ; 3 (3)             ; 97 (97)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:56:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:57:sptCtl_inst|                  ; 158 (158)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (51)      ; 3 (3)             ; 104 (104)        ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:57:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:58:sptCtl_inst|                  ; 159 (159)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (53)      ; 0 (0)             ; 106 (106)        ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:58:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:59:sptCtl_inst|                  ; 160 (160)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 1 (1)             ; 114 (114)        ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:59:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:5:sptCtl_inst|                   ; 161 (161)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)      ; 5 (5)             ; 96 (96)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:5:sptCtl_inst                                ; work         ;
;                |spritectl:\GEN_REGS:60:sptCtl_inst|                  ; 164 (164)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 2 (2)             ; 96 (96)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:60:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:61:sptCtl_inst|                  ; 157 (157)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (57)      ; 1 (1)             ; 99 (99)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:61:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:62:sptCtl_inst|                  ; 161 (161)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (57)      ; 3 (3)             ; 101 (101)        ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:62:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:63:sptCtl_inst|                  ; 162 (162)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 96 (96)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:63:sptCtl_inst                               ; work         ;
;                |spritectl:\GEN_REGS:6:sptCtl_inst|                   ; 158 (158)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (51)      ; 3 (3)             ; 104 (104)        ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:6:sptCtl_inst                                ; work         ;
;                |spritectl:\GEN_REGS:7:sptCtl_inst|                   ; 161 (161)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (63)      ; 4 (4)             ; 94 (94)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:7:sptCtl_inst                                ; work         ;
;                |spritectl:\GEN_REGS:8:sptCtl_inst|                   ; 158 (158)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (54)      ; 3 (3)             ; 101 (101)        ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:8:sptCtl_inst                                ; work         ;
;                |spritectl:\GEN_REGS:9:sptCtl_inst|                   ; 160 (160)    ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (61)      ; 1 (1)             ; 98 (98)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:9:sptCtl_inst                                ; work         ;
;                |sptReg:\GEN_REGS:0:sptReg_inst|                      ; 122 (122)    ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (84)      ; 7 (7)             ; 31 (31)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:0:sptReg_inst                                   ; work         ;
;                |sptReg:\GEN_REGS:10:sptReg_inst|                     ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 11 (11)           ; 25 (25)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:10:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:11:sptReg_inst|                     ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 2 (2)             ; 34 (34)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:11:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:12:sptReg_inst|                     ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 13 (13)           ; 23 (23)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:12:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:13:sptReg_inst|                     ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 8 (8)             ; 28 (28)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:13:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:14:sptReg_inst|                     ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 6 (6)             ; 30 (30)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:14:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:15:sptReg_inst|                     ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 10 (10)           ; 26 (26)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:15:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:16:sptReg_inst|                     ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 3 (3)             ; 33 (33)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:16:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:17:sptReg_inst|                     ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 4 (4)             ; 32 (32)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:17:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:18:sptReg_inst|                     ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 2 (2)             ; 34 (34)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:18:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:19:sptReg_inst|                     ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 3 (3)             ; 33 (33)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:19:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:1:sptReg_inst|                      ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 11 (11)           ; 25 (25)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:1:sptReg_inst                                   ; work         ;
;                |sptReg:\GEN_REGS:20:sptReg_inst|                     ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 4 (4)             ; 32 (32)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:20:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:21:sptReg_inst|                     ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 5 (5)             ; 31 (31)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:21:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:22:sptReg_inst|                     ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 3 (3)             ; 33 (33)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:22:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:23:sptReg_inst|                     ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 6 (6)             ; 30 (30)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:23:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:24:sptReg_inst|                     ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 5 (5)             ; 31 (31)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:24:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:25:sptReg_inst|                     ; 40 (40)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 4 (4)             ; 32 (32)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:25:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:26:sptReg_inst|                     ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 7 (7)             ; 30 (30)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:26:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:27:sptReg_inst|                     ; 40 (40)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 10 (10)           ; 26 (26)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:27:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:28:sptReg_inst|                     ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 10 (10)           ; 26 (26)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:28:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:29:sptReg_inst|                     ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 4 (4)             ; 32 (32)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:29:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:2:sptReg_inst|                      ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 7 (7)             ; 29 (29)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:2:sptReg_inst                                   ; work         ;
;                |sptReg:\GEN_REGS:30:sptReg_inst|                     ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 8 (8)             ; 30 (30)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:30:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:31:sptReg_inst|                     ; 40 (40)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 4 (4)             ; 32 (32)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:31:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:32:sptReg_inst|                     ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 12 (12)           ; 27 (27)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:32:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:33:sptReg_inst|                     ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 8 (8)             ; 28 (28)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:33:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:34:sptReg_inst|                     ; 39 (39)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 10 (10)           ; 26 (26)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:34:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:35:sptReg_inst|                     ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 6 (6)             ; 31 (31)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:35:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:36:sptReg_inst|                     ; 40 (40)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 8 (8)             ; 28 (28)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:36:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:37:sptReg_inst|                     ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 7 (7)             ; 29 (29)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:37:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:38:sptReg_inst|                     ; 40 (40)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (2)             ; 34 (34)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:38:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:39:sptReg_inst|                     ; 40 (40)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 9 (9)             ; 27 (27)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:39:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:3:sptReg_inst|                      ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 8 (8)             ; 28 (28)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:3:sptReg_inst                                   ; work         ;
;                |sptReg:\GEN_REGS:40:sptReg_inst|                     ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 9 (9)             ; 28 (28)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:40:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:41:sptReg_inst|                     ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 8 (8)             ; 30 (30)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:41:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:42:sptReg_inst|                     ; 38 (38)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 7 (7)             ; 30 (30)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:42:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:43:sptReg_inst|                     ; 40 (40)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 6 (6)             ; 30 (30)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:43:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:44:sptReg_inst|                     ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 2 (2)             ; 34 (34)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:44:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:45:sptReg_inst|                     ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 8 (8)             ; 30 (30)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:45:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:46:sptReg_inst|                     ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 6 (6)             ; 30 (30)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:46:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:47:sptReg_inst|                     ; 40 (40)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 10 (10)           ; 26 (26)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:47:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:48:sptReg_inst|                     ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 4 (4)             ; 32 (32)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:48:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:49:sptReg_inst|                     ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 10 (10)           ; 26 (26)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:49:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:4:sptReg_inst|                      ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 35 (35)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:4:sptReg_inst                                   ; work         ;
;                |sptReg:\GEN_REGS:50:sptReg_inst|                     ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 7 (7)             ; 29 (29)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:50:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:51:sptReg_inst|                     ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 6 (6)             ; 30 (30)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:51:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:52:sptReg_inst|                     ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 3 (3)             ; 33 (33)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:52:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:53:sptReg_inst|                     ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 5 (5)             ; 31 (31)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:53:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:54:sptReg_inst|                     ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 4 (4)             ; 32 (32)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:54:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:55:sptReg_inst|                     ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 3 (3)             ; 33 (33)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:55:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:56:sptReg_inst|                     ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 8 (8)             ; 29 (29)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:56:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:57:sptReg_inst|                     ; 42 (42)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 2 (2)             ; 35 (35)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:57:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:58:sptReg_inst|                     ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 38 (38)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:58:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:59:sptReg_inst|                     ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 6 (6)             ; 31 (31)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:59:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:5:sptReg_inst|                      ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 7 (7)             ; 29 (29)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:5:sptReg_inst                                   ; work         ;
;                |sptReg:\GEN_REGS:60:sptReg_inst|                     ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 14 (14)           ; 23 (23)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:60:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:61:sptReg_inst|                     ; 40 (40)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 8 (8)             ; 31 (31)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:61:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:62:sptReg_inst|                     ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 4 (4)             ; 32 (32)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:62:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:63:sptReg_inst|                     ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 8 (8)             ; 28 (28)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:63:sptReg_inst                                  ; work         ;
;                |sptReg:\GEN_REGS:6:sptReg_inst|                      ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 5 (5)             ; 31 (31)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:6:sptReg_inst                                   ; work         ;
;                |sptReg:\GEN_REGS:7:sptReg_inst|                      ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 9 (9)             ; 27 (27)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:7:sptReg_inst                                   ; work         ;
;                |sptReg:\GEN_REGS:8:sptReg_inst|                      ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 2 (2)             ; 34 (34)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:8:sptReg_inst                                   ; work         ;
;                |sptReg:\GEN_REGS:9:sptReg_inst|                      ; 41 (41)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 6 (6)             ; 30 (30)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:9:sptReg_inst                                   ; work         ;
;             |tilemapCtl:\GEN_TILEMAP_1:foreground_mapctl_inst|       ; 153 (153)    ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (88)      ; 3 (3)             ; 62 (62)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|tilemapCtl:\GEN_TILEMAP_1:foreground_mapctl_inst                                                        ; work         ;
;             |tilemapCtl:\GEN_TILEMAP_2:background_mapctl_inst|       ; 138 (138)    ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (53)      ; 1 (1)             ; 84 (84)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|tilemapCtl:\GEN_TILEMAP_2:background_mapctl_inst                                                        ; work         ;
;          |inputs:inputs_inst|                                        ; 16 (0)       ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|inputs:inputs_inst                                                                                                             ; work         ;
;             |inputmapper:inputmapper_inst|                           ; 16 (16)      ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|inputs:inputs_inst|inputmapper:inputmapper_inst                                                                                ; work         ;
;          |platform:platform_inst|                                    ; 2773 (296)   ; 408 (55)                  ; 0 (0)         ; 143872      ; 26   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2314 (197)   ; 23 (5)            ; 436 (94)         ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst                                                                                                         ; work         ;
;             |Z80:\BLK_CPU:cpu_inst|                                  ; 2477 (0)     ; 353 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2117 (0)     ; 18 (0)            ; 342 (0)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst                                                                                   ; work         ;
;                |T80se:Z80_uP|                                        ; 2477 (14)    ; 353 (12)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2117 (3)     ; 18 (5)            ; 342 (6)          ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP                                                                      ; work         ;
;                   |T80:u0|                                           ; 2463 (1152)  ; 341 (213)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2114 (933)   ; 13 (8)            ; 336 (211)        ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0                                                               ; work         ;
;                      |T80_ALU:alu|                                   ; 485 (485)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 483 (483)    ; 0 (0)             ; 2 (2)            ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|T80_ALU:alu                                                   ; work         ;
;                      |T80_MCode:mcode|                               ; 555 (555)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 547 (547)    ; 0 (0)             ; 8 (8)            ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|T80_MCode:mcode                                               ; work         ;
;                      |T80_Reg:Regs|                                  ; 287 (287)    ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 151 (151)    ; 5 (5)             ; 131 (131)        ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|T80_Reg:Regs                                                  ; work         ;
;             |dpram:\BLK_SCROLL:horizon_scrollram_inst|               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:\BLK_SCROLL:horizon_scrollram_inst                                                                ; work         ;
;                |altsyncram:altsyncram_component|                     ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:\BLK_SCROLL:horizon_scrollram_inst|altsyncram:altsyncram_component                                ; work         ;
;                   |altsyncram_m9d2:auto_generated|                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:\BLK_SCROLL:horizon_scrollram_inst|altsyncram:altsyncram_component|altsyncram_m9d2:auto_generated ; work         ;
;             |dpram:\BLK_VRAM:cram_inst|                              ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:\BLK_VRAM:cram_inst                                                                               ; work         ;
;                |altsyncram:altsyncram_component|                     ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:\BLK_VRAM:cram_inst|altsyncram:altsyncram_component                                               ; work         ;
;                   |altsyncram_phd2:auto_generated|                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:\BLK_VRAM:cram_inst|altsyncram:altsyncram_component|altsyncram_phd2:auto_generated                ; work         ;
;             |dpram:\BLK_VRAM:textram_inst|                           ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:\BLK_VRAM:textram_inst                                                                            ; work         ;
;                |altsyncram:altsyncram_component|                     ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:\BLK_VRAM:textram_inst|altsyncram:altsyncram_component                                            ; work         ;
;                   |altsyncram_2jd2:auto_generated|                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:\BLK_VRAM:textram_inst|altsyncram:altsyncram_component|altsyncram_2jd2:auto_generated             ; work         ;
;             |dpram:\BLK_VRAM:vram_inst|                              ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:\BLK_VRAM:vram_inst                                                                               ; work         ;
;                |altsyncram:altsyncram_component|                     ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:\BLK_VRAM:vram_inst|altsyncram:altsyncram_component                                               ; work         ;
;                   |altsyncram_phd2:auto_generated|                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:\BLK_VRAM:vram_inst|altsyncram:altsyncram_component|altsyncram_phd2:auto_generated                ; work         ;
;             |dpram:pal2_b|                                           ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:pal2_b                                                                                            ; work         ;
;                |altsyncram:altsyncram_component|                     ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:pal2_b|altsyncram:altsyncram_component                                                            ; work         ;
;                   |altsyncram_nbd2:auto_generated|                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:pal2_b|altsyncram:altsyncram_component|altsyncram_nbd2:auto_generated                             ; work         ;
;             |dpram:pal2_g|                                           ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:pal2_g                                                                                            ; work         ;
;                |altsyncram:altsyncram_component|                     ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:pal2_g|altsyncram:altsyncram_component                                                            ; work         ;
;                   |altsyncram_nbd2:auto_generated|                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:pal2_g|altsyncram:altsyncram_component|altsyncram_nbd2:auto_generated                             ; work         ;
;             |dpram:pal2_r|                                           ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:pal2_r                                                                                            ; work         ;
;                |altsyncram:altsyncram_component|                     ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:pal2_r|altsyncram:altsyncram_component                                                            ; work         ;
;                   |altsyncram_nbd2:auto_generated|                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:pal2_r|altsyncram:altsyncram_component|altsyncram_nbd2:auto_generated                             ; work         ;
;             |dpram:pal_b|                                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:pal_b                                                                                             ; work         ;
;                |altsyncram:altsyncram_component|                     ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:pal_b|altsyncram:altsyncram_component                                                             ; work         ;
;                   |altsyncram_nbd2:auto_generated|                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:pal_b|altsyncram:altsyncram_component|altsyncram_nbd2:auto_generated                              ; work         ;
;             |dpram:pal_g|                                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:pal_g                                                                                             ; work         ;
;                |altsyncram:altsyncram_component|                     ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:pal_g|altsyncram:altsyncram_component                                                             ; work         ;
;                   |altsyncram_nbd2:auto_generated|                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:pal_g|altsyncram:altsyncram_component|altsyncram_nbd2:auto_generated                              ; work         ;
;             |dpram:pal_r|                                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:pal_r                                                                                             ; work         ;
;                |altsyncram:altsyncram_component|                     ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:pal_r|altsyncram:altsyncram_component                                                             ; work         ;
;                   |altsyncram_nbd2:auto_generated|                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:pal_r|altsyncram:altsyncram_component|altsyncram_nbd2:auto_generated                              ; work         ;
;             |dpram:sp_pal_b|                                         ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:sp_pal_b                                                                                          ; work         ;
;                |altsyncram:altsyncram_component|                     ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:sp_pal_b|altsyncram:altsyncram_component                                                          ; work         ;
;                   |altsyncram_nbd2:auto_generated|                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:sp_pal_b|altsyncram:altsyncram_component|altsyncram_nbd2:auto_generated                           ; work         ;
;             |dpram:sp_pal_g|                                         ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:sp_pal_g                                                                                          ; work         ;
;                |altsyncram:altsyncram_component|                     ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:sp_pal_g|altsyncram:altsyncram_component                                                          ; work         ;
;                   |altsyncram_nbd2:auto_generated|                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:sp_pal_g|altsyncram:altsyncram_component|altsyncram_nbd2:auto_generated                           ; work         ;
;             |dpram:sp_pal_r|                                         ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:sp_pal_r                                                                                          ; work         ;
;                |altsyncram:altsyncram_component|                     ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:sp_pal_r|altsyncram:altsyncram_component                                                          ; work         ;
;                   |altsyncram_nbd2:auto_generated|                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:sp_pal_r|altsyncram:altsyncram_component|altsyncram_nbd2:auto_generated                           ; work         ;
;             |spram:wram_inst|                                        ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst|spram:wram_inst                                                                                         ; work         ;
;                |altsyncram:altsyncram_component|                     ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst|spram:wram_inst|altsyncram:altsyncram_component                                                         ; work         ;
;                   |altsyncram_88g1:auto_generated|                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|target_top:target_top|PACE:pace_inst|platform:platform_inst|spram:wram_inst|altsyncram:altsyncram_component|altsyncram_88g1:auto_generated                          ; work         ;
;       |Sound_Board:Sound_Board|                                      ; 2597 (280)   ; 848 (90)                  ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1728 (154)   ; 58 (14)           ; 811 (109)        ; |IremM62_MiST|target_top:target_top|Sound_Board:Sound_Board                                                                                                                       ; work         ;
;          |YM2149:ay_3_8910_1|                                        ; 472 (472)    ; 236 (236)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 228 (228)    ; 23 (23)           ; 221 (221)        ; |IremM62_MiST|target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_1                                                                                                    ; work         ;
;          |YM2149:ay_3_8910_2|                                        ; 454 (454)    ; 208 (208)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 234 (234)    ; 15 (15)           ; 205 (205)        ; |IremM62_MiST|target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_2                                                                                                    ; work         ;
;          |cpu68:main_cpu|                                            ; 1050 (1050)  ; 175 (175)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 868 (868)    ; 0 (0)             ; 182 (182)        ; |IremM62_MiST|target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu                                                                                                        ; work         ;
;          |jt5205:adpcm_0|                                            ; 195 (0)      ; 71 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 123 (0)      ; 3 (0)             ; 69 (0)           ; |IremM62_MiST|target_top:target_top|Sound_Board:Sound_Board|jt5205:adpcm_0                                                                                                        ; work         ;
;             |jt5205_adpcm:u_adpcm|                                   ; 172 (172)    ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 112 (112)    ; 2 (2)             ; 58 (58)          ; |IremM62_MiST|target_top:target_top|Sound_Board:Sound_Board|jt5205:adpcm_0|jt5205_adpcm:u_adpcm                                                                                   ; work         ;
;             |jt5205_timing:u_timing|                                 ; 23 (23)      ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 1 (1)             ; 11 (11)          ; |IremM62_MiST|target_top:target_top|Sound_Board:Sound_Board|jt5205:adpcm_0|jt5205_timing:u_timing                                                                                 ; work         ;
;          |jt5205:adpcm_1|                                            ; 189 (0)      ; 68 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 121 (0)      ; 3 (0)             ; 65 (0)           ; |IremM62_MiST|target_top:target_top|Sound_Board:Sound_Board|jt5205:adpcm_1                                                                                                        ; work         ;
;             |jt5205_adpcm:u_adpcm|                                   ; 173 (173)    ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 114 (114)    ; 2 (2)             ; 57 (57)          ; |IremM62_MiST|target_top:target_top|Sound_Board:Sound_Board|jt5205:adpcm_1|jt5205_adpcm:u_adpcm                                                                                   ; work         ;
;             |jt5205_timing:u_timing|                                 ; 16 (16)      ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 8 (8)            ; |IremM62_MiST|target_top:target_top|Sound_Board:Sound_Board|jt5205:adpcm_1|jt5205_timing:u_timing                                                                                 ; work         ;
;          |spram:cpu_ram|                                             ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|target_top:target_top|Sound_Board:Sound_Board|spram:cpu_ram                                                                                                         ; work         ;
;             |altsyncram:altsyncram_component|                        ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|target_top:target_top|Sound_Board:Sound_Board|spram:cpu_ram|altsyncram:altsyncram_component                                                                         ; work         ;
;                |altsyncram_45g1:auto_generated|                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |IremM62_MiST|target_top:target_top|Sound_Board:Sound_Board|spram:cpu_ram|altsyncram:altsyncram_component|altsyncram_45g1:auto_generated                                          ; work         ;
;    |user_io:user_io|                                                 ; 295 (295)    ; 116 (116)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 166 (166)    ; 21 (21)           ; 108 (108)        ; |IremM62_MiST|user_io:user_io                                                                                                                                                     ; work         ;
+----------------------------------------------------------------------+--------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                       ;
+--------------+----------+---------------+---------------+-----------------------+------------+------------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO        ; TCOE       ;
+--------------+----------+---------------+---------------+-----------------------+------------+------------+
; LED          ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_R[0]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_R[1]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_R[2]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_R[3]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_R[4]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_R[5]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_G[0]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_G[1]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_G[2]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_G[3]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_G[4]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_G[5]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_B[0]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_B[1]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_B[2]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_B[3]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_B[4]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_B[5]     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_HS       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; VGA_VS       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; AUDIO_L      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; AUDIO_R      ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; SDRAM_A[0]   ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --         ;
; SDRAM_A[1]   ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --         ;
; SDRAM_A[2]   ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --         ;
; SDRAM_A[3]   ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --         ;
; SDRAM_A[4]   ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --         ;
; SDRAM_A[5]   ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --         ;
; SDRAM_A[6]   ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --         ;
; SDRAM_A[7]   ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --         ;
; SDRAM_A[8]   ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --         ;
; SDRAM_A[9]   ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --         ;
; SDRAM_A[10]  ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --         ;
; SDRAM_A[11]  ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --         ;
; SDRAM_A[12]  ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --         ;
; SDRAM_DQML   ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --         ;
; SDRAM_DQMH   ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --         ;
; SDRAM_nWE    ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --         ;
; SDRAM_nCAS   ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --         ;
; SDRAM_nRAS   ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --         ;
; SDRAM_nCS    ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; SDRAM_BA[0]  ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --         ;
; SDRAM_BA[1]  ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --         ;
; SDRAM_CLK    ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; SDRAM_CKE    ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; SPI_DO       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; SDRAM_DQ[0]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 437 ps ; (1) 367 ps ;
; SDRAM_DQ[1]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 458 ps ; (1) 400 ps ;
; SDRAM_DQ[2]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 437 ps ; (1) 367 ps ;
; SDRAM_DQ[3]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 437 ps ; (1) 367 ps ;
; SDRAM_DQ[4]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 437 ps ; (1) 367 ps ;
; SDRAM_DQ[5]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 437 ps ; (1) 367 ps ;
; SDRAM_DQ[6]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 437 ps ; (1) 367 ps ;
; SDRAM_DQ[7]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 437 ps ; (1) 367 ps ;
; SDRAM_DQ[8]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 437 ps ; (1) 367 ps ;
; SDRAM_DQ[9]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 437 ps ; (1) 367 ps ;
; SDRAM_DQ[10] ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 437 ps ; (1) 367 ps ;
; SDRAM_DQ[11] ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 437 ps ; (1) 367 ps ;
; SDRAM_DQ[12] ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 437 ps ; (1) 367 ps ;
; SDRAM_DQ[13] ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 437 ps ; (1) 367 ps ;
; SDRAM_DQ[14] ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 437 ps ; (1) 367 ps ;
; SDRAM_DQ[15] ; Bidir    ; --            ; --            ; (0) 0 ps              ; (1) 437 ps ; (1) 367 ps ;
; CLOCK_27     ; Input    ; --            ; --            ; --                    ; --         ; --         ;
; SPI_DI       ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --         ;
; SPI_SS2      ; Input    ; (6) 1314 ps   ; (0) 0 ps      ; --                    ; --         ; --         ;
; SPI_SCK      ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --         ; --         ;
; CONF_DATA0   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --         ;
; SPI_SS4      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --         ;
; SPI_SS3      ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --         ;
+--------------+----------+---------------+---------------+-----------------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                             ;
+--------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                          ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------+-------------------+---------+
; SPI_DO                                                                                                       ;                   ;         ;
;      - data_io:data_io|data_w2[0]~feeder                                                                     ; 0                 ; 6       ;
;      - data_io:data_io|SPI_DIRECT_RECEIVER.sbuf2[0]~feeder                                                   ; 0                 ; 6       ;
; SDRAM_DQ[0]                                                                                                  ;                   ;         ;
; SDRAM_DQ[1]                                                                                                  ;                   ;         ;
; SDRAM_DQ[2]                                                                                                  ;                   ;         ;
; SDRAM_DQ[3]                                                                                                  ;                   ;         ;
; SDRAM_DQ[4]                                                                                                  ;                   ;         ;
; SDRAM_DQ[5]                                                                                                  ;                   ;         ;
; SDRAM_DQ[6]                                                                                                  ;                   ;         ;
; SDRAM_DQ[7]                                                                                                  ;                   ;         ;
; SDRAM_DQ[8]                                                                                                  ;                   ;         ;
; SDRAM_DQ[9]                                                                                                  ;                   ;         ;
; SDRAM_DQ[10]                                                                                                 ;                   ;         ;
; SDRAM_DQ[11]                                                                                                 ;                   ;         ;
; SDRAM_DQ[12]                                                                                                 ;                   ;         ;
; SDRAM_DQ[13]                                                                                                 ;                   ;         ;
; SDRAM_DQ[14]                                                                                                 ;                   ;         ;
; SDRAM_DQ[15]                                                                                                 ;                   ;         ;
; CLOCK_27                                                                                                     ;                   ;         ;
; SPI_DI                                                                                                       ;                   ;         ;
;      - mist_video:mist_video|osd:osd|bcnt[8]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_dle1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - data_io:data_io|cmd[0]                                                                                ; 0                 ; 0       ;
;      - data_io:data_io|downloading_reg~0                                                                     ; 0                 ; 0       ;
;      - user_io:user_io|spi_byte_in[0]                                                                        ; 0                 ; 0       ;
;      - data_io:data_io|sbuf[0]                                                                               ; 0                 ; 0       ;
;      - data_io:data_io|addr_reset~0                                                                          ; 0                 ; 0       ;
;      - data_io:data_io|ioctl_filesize[0]                                                                     ; 0                 ; 0       ;
;      - data_io:data_io|ioctl_filesize[8]                                                                     ; 0                 ; 0       ;
;      - data_io:data_io|ioctl_filesize[16]                                                                    ; 0                 ; 0       ;
;      - data_io:data_io|uploading_reg~0                                                                       ; 0                 ; 0       ;
;      - user_io:user_io|always6~0                                                                             ; 0                 ; 0       ;
;      - data_io:data_io|data_w[0]                                                                             ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|osd_enable~1                                                            ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|sbuf[0]                                                                 ; 0                 ; 0       ;
;      - user_io:user_io|sbuf[0]~feeder                                                                        ; 0                 ; 0       ;
;      - data_io:data_io|ioctl_filesize[24]~feeder                                                             ; 0                 ; 0       ;
; SPI_SS2                                                                                                      ;                   ;         ;
;      - data_io:data_io|cnt[0]                                                                                ; 0                 ; 6       ;
;      - data_io:data_io|cnt[1]                                                                                ; 0                 ; 6       ;
;      - data_io:data_io|cnt[2]                                                                                ; 0                 ; 6       ;
;      - data_io:data_io|cnt[3]                                                                                ; 0                 ; 6       ;
;      - data_io:data_io|data_w[0]~1                                                                           ; 1                 ; 0       ;
;      - data_io:data_io|reg_do~en                                                                             ; 0                 ; 6       ;
;      - data_io:data_io|cmd[7]~0                                                                              ; 0                 ; 6       ;
;      - data_io:data_io|sbuf[4]~0                                                                             ; 0                 ; 6       ;
;      - data_io:data_io|bytecnt[4]                                                                            ; 0                 ; 6       ;
;      - data_io:data_io|bytecnt[3]                                                                            ; 0                 ; 6       ;
;      - data_io:data_io|bytecnt[2]                                                                            ; 0                 ; 6       ;
;      - data_io:data_io|bytecnt[6]                                                                            ; 0                 ; 6       ;
;      - data_io:data_io|bytecnt[5]                                                                            ; 0                 ; 6       ;
;      - data_io:data_io|bytecnt[0]                                                                            ; 0                 ; 6       ;
;      - data_io:data_io|bytecnt[1]                                                                            ; 0                 ; 6       ;
; SPI_SCK                                                                                                      ;                   ;         ;
;      - data_io:data_io|downloading_reg                                                                       ; 0                 ; 0       ;
;      - data_io:data_io|cmd[0]                                                                                ; 1                 ; 0       ;
;      - data_io:data_io|cmd[1]                                                                                ; 1                 ; 0       ;
;      - data_io:data_io|cmd[2]                                                                                ; 1                 ; 0       ;
;      - data_io:data_io|cmd[3]                                                                                ; 1                 ; 0       ;
;      - data_io:data_io|cmd[4]                                                                                ; 1                 ; 0       ;
;      - data_io:data_io|cmd[5]                                                                                ; 1                 ; 0       ;
;      - data_io:data_io|cmd[6]                                                                                ; 1                 ; 0       ;
;      - data_io:data_io|cmd[7]                                                                                ; 1                 ; 0       ;
;      - data_io:data_io|cnt[0]                                                                                ; 0                 ; 0       ;
;      - data_io:data_io|cnt[1]                                                                                ; 0                 ; 0       ;
;      - data_io:data_io|cnt[2]                                                                                ; 0                 ; 0       ;
;      - data_io:data_io|cnt[3]                                                                                ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|cnt[0]                                                                  ; 1                 ; 0       ;
;      - mist_video:mist_video|osd:osd|cnt[1]                                                                  ; 1                 ; 0       ;
;      - mist_video:mist_video|osd:osd|cnt[2]                                                                  ; 1                 ; 0       ;
;      - mist_video:mist_video|osd:osd|cnt[3]                                                                  ; 1                 ; 0       ;
;      - mist_video:mist_video|osd:osd|cnt[4]                                                                  ; 1                 ; 0       ;
;      - mist_video:mist_video|osd:osd|bcnt[0]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|bcnt[1]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|bcnt[2]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|bcnt[3]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|bcnt[4]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|bcnt[5]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|bcnt[6]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|bcnt[7]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|bcnt[8]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|bcnt[9]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|bcnt[10]                                                                ; 0                 ; 0       ;
;      - user_io:user_io|byte_cnt[1]                                                                           ; 0                 ; 0       ;
;      - user_io:user_io|byte_cnt[2]                                                                           ; 0                 ; 0       ;
;      - user_io:user_io|byte_cnt[3]                                                                           ; 0                 ; 0       ;
;      - user_io:user_io|byte_cnt[4]                                                                           ; 0                 ; 0       ;
;      - user_io:user_io|byte_cnt[5]                                                                           ; 0                 ; 0       ;
;      - user_io:user_io|byte_cnt[6]                                                                           ; 0                 ; 0       ;
;      - user_io:user_io|byte_cnt[7]                                                                           ; 0                 ; 0       ;
;      - user_io:user_io|byte_cnt[8]                                                                           ; 0                 ; 0       ;
;      - user_io:user_io|byte_cnt[9]                                                                           ; 0                 ; 0       ;
;      - user_io:user_io|serial_out_rptr[1]                                                                    ; 0                 ; 0       ;
;      - user_io:user_io|serial_out_rptr[2]                                                                    ; 0                 ; 0       ;
;      - user_io:user_io|serial_out_rptr[3]                                                                    ; 0                 ; 0       ;
;      - user_io:user_io|serial_out_rptr[4]                                                                    ; 0                 ; 0       ;
;      - user_io:user_io|serial_out_rptr[5]                                                                    ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_dle1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - mist_video:mist_video|osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_dle1:auto_generated|ram_block1a4 ; 1                 ; 0       ;
;      - data_io:data_io|addr_reset                                                                            ; 0                 ; 0       ;
;      - user_io:user_io|spi_byte_in[5]                                                                        ; 0                 ; 0       ;
;      - user_io:user_io|spi_byte_in[4]                                                                        ; 0                 ; 0       ;
;      - user_io:user_io|spi_byte_in[6]                                                                        ; 0                 ; 0       ;
;      - user_io:user_io|spi_byte_in[3]                                                                        ; 0                 ; 0       ;
;      - user_io:user_io|spi_byte_in[2]                                                                        ; 0                 ; 0       ;
;      - user_io:user_io|spi_byte_in[1]                                                                        ; 0                 ; 0       ;
;      - user_io:user_io|spi_byte_in[0]                                                                        ; 0                 ; 0       ;
;      - user_io:user_io|SPI_MISO~reg0                                                                         ; 0                 ; 0       ;
;      - user_io:user_io|SPI_MISO~en                                                                           ; 0                 ; 0       ;
;      - data_io:data_io|reg_do~en                                                                             ; 0                 ; 0       ;
;      - data_io:data_io|sbuf[3]                                                                               ; 1                 ; 0       ;
;      - data_io:data_io|sbuf[5]                                                                               ; 1                 ; 0       ;
;      - data_io:data_io|sbuf[6]                                                                               ; 1                 ; 0       ;
;      - data_io:data_io|sbuf[4]                                                                               ; 1                 ; 0       ;
;      - data_io:data_io|sbuf[0]                                                                               ; 1                 ; 0       ;
;      - data_io:data_io|sbuf[2]                                                                               ; 1                 ; 0       ;
;      - data_io:data_io|sbuf[1]                                                                               ; 1                 ; 0       ;
;      - user_io:user_io|sbuf[4]                                                                               ; 1                 ; 0       ;
;      - user_io:user_io|bit_cnt[2]                                                                            ; 0                 ; 0       ;
;      - user_io:user_io|bit_cnt[1]                                                                            ; 0                 ; 0       ;
;      - user_io:user_io|bit_cnt[0]                                                                            ; 0                 ; 0       ;
;      - user_io:user_io|spi_receiver_strobe_r                                                                 ; 0                 ; 0       ;
;      - user_io:user_io|spi_byte_in[7]                                                                        ; 0                 ; 0       ;
;      - user_io:user_io|sbuf[3]                                                                               ; 1                 ; 0       ;
;      - user_io:user_io|sbuf[5]                                                                               ; 1                 ; 0       ;
;      - data_io:data_io|uploading_reg                                                                         ; 0                 ; 0       ;
;      - data_io:data_io|ioctl_filesize[0]                                                                     ; 0                 ; 0       ;
;      - data_io:data_io|ioctl_filesize[1]                                                                     ; 0                 ; 0       ;
;      - data_io:data_io|ioctl_filesize[2]                                                                     ; 0                 ; 0       ;
;      - data_io:data_io|ioctl_filesize[3]                                                                     ; 0                 ; 0       ;
;      - data_io:data_io|ioctl_filesize[4]                                                                     ; 0                 ; 0       ;
;      - data_io:data_io|ioctl_filesize[5]                                                                     ; 0                 ; 0       ;
;      - data_io:data_io|ioctl_filesize[6]                                                                     ; 0                 ; 0       ;
;      - data_io:data_io|ioctl_filesize[7]                                                                     ; 0                 ; 0       ;
;      - data_io:data_io|ioctl_filesize[8]                                                                     ; 0                 ; 0       ;
;      - data_io:data_io|ioctl_filesize[9]                                                                     ; 0                 ; 0       ;
;      - data_io:data_io|ioctl_filesize[10]                                                                    ; 0                 ; 0       ;
;      - data_io:data_io|ioctl_filesize[11]                                                                    ; 0                 ; 0       ;
;      - data_io:data_io|ioctl_filesize[12]                                                                    ; 0                 ; 0       ;
;      - data_io:data_io|ioctl_filesize[13]                                                                    ; 0                 ; 0       ;
;      - data_io:data_io|ioctl_filesize[14]                                                                    ; 0                 ; 0       ;
;      - data_io:data_io|ioctl_filesize[15]                                                                    ; 0                 ; 0       ;
;      - data_io:data_io|ioctl_filesize[16]                                                                    ; 0                 ; 0       ;
;      - data_io:data_io|ioctl_filesize[17]                                                                    ; 1                 ; 0       ;
;      - data_io:data_io|ioctl_filesize[18]                                                                    ; 0                 ; 0       ;
;      - data_io:data_io|ioctl_filesize[19]                                                                    ; 1                 ; 0       ;
;      - data_io:data_io|ioctl_filesize[20]                                                                    ; 0                 ; 0       ;
;      - data_io:data_io|ioctl_filesize[21]                                                                    ; 0                 ; 0       ;
;      - data_io:data_io|ioctl_filesize[22]                                                                    ; 0                 ; 0       ;
;      - data_io:data_io|ioctl_filesize[23]                                                                    ; 0                 ; 0       ;
;      - data_io:data_io|ioctl_filesize[24]                                                                    ; 1                 ; 0       ;
;      - data_io:data_io|ioctl_filesize[25]                                                                    ; 1                 ; 0       ;
;      - data_io:data_io|ioctl_filesize[26]                                                                    ; 1                 ; 0       ;
;      - data_io:data_io|ioctl_filesize[27]                                                                    ; 1                 ; 0       ;
;      - data_io:data_io|ioctl_filesize[28]                                                                    ; 1                 ; 0       ;
;      - data_io:data_io|ioctl_filesize[29]                                                                    ; 1                 ; 0       ;
;      - data_io:data_io|ioctl_filesize[30]                                                                    ; 1                 ; 0       ;
;      - data_io:data_io|ioctl_filesize[31]                                                                    ; 1                 ; 0       ;
;      - user_io:user_io|sbuf[2]                                                                               ; 1                 ; 0       ;
;      - user_io:user_io|sbuf[1]                                                                               ; 1                 ; 0       ;
;      - user_io:user_io|sbuf[0]                                                                               ; 1                 ; 0       ;
;      - user_io:user_io|spi_byte_out[2]                                                                       ; 0                 ; 0       ;
;      - user_io:user_io|spi_byte_out[1]                                                                       ; 0                 ; 0       ;
;      - user_io:user_io|spi_byte_out[3]                                                                       ; 0                 ; 0       ;
;      - user_io:user_io|spi_byte_out[0]                                                                       ; 0                 ; 0       ;
;      - user_io:user_io|spi_byte_out[5]                                                                       ; 0                 ; 0       ;
;      - user_io:user_io|spi_byte_out[6]                                                                       ; 0                 ; 0       ;
;      - user_io:user_io|spi_byte_out[7]                                                                       ; 0                 ; 0       ;
;      - user_io:user_io|spi_byte_out[4]                                                                       ; 0                 ; 0       ;
;      - user_io:user_io|sbuf[6]                                                                               ; 1                 ; 0       ;
;      - user_io:user_io|spi_transfer_end_r                                                                    ; 0                 ; 0       ;
;      - data_io:data_io|rclk                                                                                  ; 0                 ; 0       ;
;      - data_io:data_io|rclk2                                                                                 ; 1                 ; 0       ;
;      - data_io:data_io|bytecnt[4]                                                                            ; 0                 ; 0       ;
;      - data_io:data_io|bytecnt[3]                                                                            ; 0                 ; 0       ;
;      - data_io:data_io|bytecnt[2]                                                                            ; 0                 ; 0       ;
;      - data_io:data_io|bytecnt[6]                                                                            ; 0                 ; 0       ;
;      - data_io:data_io|bytecnt[5]                                                                            ; 0                 ; 0       ;
;      - data_io:data_io|bytecnt[0]                                                                            ; 0                 ; 0       ;
;      - data_io:data_io|bytecnt[1]                                                                            ; 0                 ; 0       ;
;      - user_io:user_io|cmd[0]                                                                                ; 0                 ; 0       ;
;      - user_io:user_io|byte_cnt[0]                                                                           ; 0                 ; 0       ;
;      - user_io:user_io|cmd[2]                                                                                ; 0                 ; 0       ;
;      - user_io:user_io|cmd[3]                                                                                ; 0                 ; 0       ;
;      - user_io:user_io|cmd[1]                                                                                ; 0                 ; 0       ;
;      - user_io:user_io|cmd[4]                                                                                ; 0                 ; 0       ;
;      - user_io:user_io|cmd[7]                                                                                ; 0                 ; 0       ;
;      - user_io:user_io|cmd[5]                                                                                ; 0                 ; 0       ;
;      - user_io:user_io|cmd[6]                                                                                ; 0                 ; 0       ;
;      - user_io:user_io|serial_out_rptr[0]                                                                    ; 1                 ; 0       ;
;      - mist_video:mist_video|osd:osd|osd_enable                                                              ; 0                 ; 0       ;
;      - data_io:data_io|SPI_DIRECT_RECEIVER.cnt2[2]                                                           ; 0                 ; 0       ;
;      - data_io:data_io|SPI_DIRECT_RECEIVER.cnt2[1]                                                           ; 0                 ; 0       ;
;      - data_io:data_io|SPI_DIRECT_RECEIVER.cnt2[0]                                                           ; 0                 ; 0       ;
;      - data_io:data_io|SPI_DIRECT_RECEIVER.bytecnt[9]                                                        ; 1                 ; 0       ;
;      - data_io:data_io|data_w[1]                                                                             ; 0                 ; 0       ;
;      - data_io:data_io|data_w2[1]                                                                            ; 1                 ; 0       ;
;      - data_io:data_io|data_w[0]                                                                             ; 0                 ; 0       ;
;      - data_io:data_io|data_w2[0]                                                                            ; 0                 ; 0       ;
;      - data_io:data_io|data_w[2]                                                                             ; 0                 ; 0       ;
;      - data_io:data_io|data_w2[2]                                                                            ; 1                 ; 0       ;
;      - data_io:data_io|data_w[3]                                                                             ; 0                 ; 0       ;
;      - data_io:data_io|data_w2[3]                                                                            ; 1                 ; 0       ;
;      - data_io:data_io|data_w[4]                                                                             ; 0                 ; 0       ;
;      - data_io:data_io|data_w2[4]                                                                            ; 1                 ; 0       ;
;      - data_io:data_io|data_w[5]                                                                             ; 0                 ; 0       ;
;      - data_io:data_io|data_w2[5]                                                                            ; 1                 ; 0       ;
;      - data_io:data_io|data_w[6]                                                                             ; 0                 ; 0       ;
;      - data_io:data_io|data_w2[6]                                                                            ; 1                 ; 0       ;
;      - data_io:data_io|data_w[7]                                                                             ; 0                 ; 0       ;
;      - data_io:data_io|data_w2[7]                                                                            ; 1                 ; 0       ;
;      - mist_video:mist_video|osd:osd|sbuf[5]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|sbuf[6]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|sbuf[4]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|sbuf[3]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|cmd[5]                                                                  ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|cmd[7]                                                                  ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|cmd[6]                                                                  ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|cmd[4]                                                                  ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|cmd[3]                                                                  ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|sbuf[1]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|sbuf[0]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|sbuf[2]                                                                 ; 0                 ; 0       ;
;      - data_io:data_io|SPI_DIRECT_RECEIVER.bytecnt[8]                                                        ; 1                 ; 0       ;
;      - data_io:data_io|SPI_DIRECT_RECEIVER.bytecnt[7]                                                        ; 1                 ; 0       ;
;      - data_io:data_io|SPI_DIRECT_RECEIVER.bytecnt[6]                                                        ; 1                 ; 0       ;
;      - data_io:data_io|SPI_DIRECT_RECEIVER.bytecnt[5]                                                        ; 1                 ; 0       ;
;      - data_io:data_io|SPI_DIRECT_RECEIVER.bytecnt[4]                                                        ; 1                 ; 0       ;
;      - data_io:data_io|SPI_DIRECT_RECEIVER.bytecnt[3]                                                        ; 1                 ; 0       ;
;      - data_io:data_io|SPI_DIRECT_RECEIVER.bytecnt[2]                                                        ; 1                 ; 0       ;
;      - data_io:data_io|SPI_DIRECT_RECEIVER.bytecnt[1]                                                        ; 1                 ; 0       ;
;      - data_io:data_io|SPI_DIRECT_RECEIVER.bytecnt[0]                                                        ; 1                 ; 0       ;
;      - data_io:data_io|SPI_DIRECT_RECEIVER.sbuf2[0]                                                          ; 1                 ; 0       ;
;      - data_io:data_io|SPI_DIRECT_RECEIVER.sbuf2[1]                                                          ; 1                 ; 0       ;
;      - data_io:data_io|SPI_DIRECT_RECEIVER.sbuf2[2]                                                          ; 1                 ; 0       ;
;      - data_io:data_io|SPI_DIRECT_RECEIVER.sbuf2[3]                                                          ; 1                 ; 0       ;
;      - data_io:data_io|SPI_DIRECT_RECEIVER.sbuf2[4]                                                          ; 1                 ; 0       ;
;      - data_io:data_io|SPI_DIRECT_RECEIVER.sbuf2[5]                                                          ; 1                 ; 0       ;
;      - data_io:data_io|SPI_DIRECT_RECEIVER.sbuf2[6]                                                          ; 1                 ; 0       ;
; CONF_DATA0                                                                                                   ;                   ;         ;
;      - user_io:user_io|SPI_MISO~en                                                                           ; 1                 ; 6       ;
;      - user_io:user_io|bit_cnt[0]                                                                            ; 1                 ; 6       ;
;      - user_io:user_io|bit_cnt[1]                                                                            ; 1                 ; 6       ;
;      - user_io:user_io|bit_cnt[2]                                                                            ; 1                 ; 6       ;
;      - user_io:user_io|byte_cnt[1]                                                                           ; 1                 ; 6       ;
;      - user_io:user_io|byte_cnt[2]                                                                           ; 1                 ; 6       ;
;      - user_io:user_io|byte_cnt[3]                                                                           ; 1                 ; 6       ;
;      - user_io:user_io|byte_cnt[4]                                                                           ; 1                 ; 6       ;
;      - user_io:user_io|byte_cnt[5]                                                                           ; 1                 ; 6       ;
;      - user_io:user_io|byte_cnt[6]                                                                           ; 1                 ; 6       ;
;      - user_io:user_io|byte_cnt[7]                                                                           ; 1                 ; 6       ;
;      - user_io:user_io|byte_cnt[8]                                                                           ; 1                 ; 6       ;
;      - user_io:user_io|byte_cnt[9]                                                                           ; 1                 ; 6       ;
;      - user_io:user_io|spi_byte_in[0]~0                                                                      ; 1                 ; 6       ;
;      - user_io:user_io|spi_byte_out[2]                                                                       ; 1                 ; 6       ;
;      - user_io:user_io|spi_byte_out[1]                                                                       ; 1                 ; 6       ;
;      - user_io:user_io|spi_byte_out[3]                                                                       ; 1                 ; 6       ;
;      - user_io:user_io|spi_byte_out[0]                                                                       ; 1                 ; 6       ;
;      - user_io:user_io|spi_byte_out[5]                                                                       ; 1                 ; 6       ;
;      - user_io:user_io|spi_byte_out[6]                                                                       ; 1                 ; 6       ;
;      - user_io:user_io|spi_byte_out[7]                                                                       ; 1                 ; 6       ;
;      - user_io:user_io|spi_byte_out[4]                                                                       ; 1                 ; 6       ;
;      - user_io:user_io|sbuf[0]~0                                                                             ; 1                 ; 6       ;
;      - user_io:user_io|spi_transfer_end_r                                                                    ; 1                 ; 6       ;
;      - user_io:user_io|byte_cnt[0]                                                                           ; 1                 ; 6       ;
; SPI_SS4                                                                                                      ;                   ;         ;
;      - data_io:data_io|SPI_DIRECT_RECEIVER.bytecnt[9]                                                        ; 1                 ; 6       ;
;      - data_io:data_io|SPI_DIRECT_RECEIVER.cnt2[0]                                                           ; 1                 ; 6       ;
;      - data_io:data_io|SPI_DIRECT_RECEIVER.cnt2[1]                                                           ; 1                 ; 6       ;
;      - data_io:data_io|SPI_DIRECT_RECEIVER.cnt2[2]                                                           ; 1                 ; 6       ;
;      - data_io:data_io|data_w2[0]~0                                                                          ; 1                 ; 6       ;
;      - data_io:data_io|SPI_DIRECT_RECEIVER.bytecnt[8]                                                        ; 1                 ; 6       ;
;      - data_io:data_io|SPI_DIRECT_RECEIVER.bytecnt[7]                                                        ; 1                 ; 6       ;
;      - data_io:data_io|SPI_DIRECT_RECEIVER.bytecnt[6]                                                        ; 1                 ; 6       ;
;      - data_io:data_io|SPI_DIRECT_RECEIVER.bytecnt[5]                                                        ; 1                 ; 6       ;
;      - data_io:data_io|SPI_DIRECT_RECEIVER.bytecnt[4]                                                        ; 1                 ; 6       ;
;      - data_io:data_io|SPI_DIRECT_RECEIVER.bytecnt[3]                                                        ; 1                 ; 6       ;
;      - data_io:data_io|SPI_DIRECT_RECEIVER.bytecnt[2]                                                        ; 1                 ; 6       ;
;      - data_io:data_io|SPI_DIRECT_RECEIVER.bytecnt[1]                                                        ; 1                 ; 6       ;
;      - data_io:data_io|SPI_DIRECT_RECEIVER.bytecnt[0]                                                        ; 1                 ; 6       ;
;      - data_io:data_io|SPI_DIRECT_RECEIVER.sbuf2[1]~0                                                        ; 1                 ; 6       ;
; SPI_SS3                                                                                                      ;                   ;         ;
;      - mist_video:mist_video|osd:osd|cnt[0]                                                                  ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|cnt[1]                                                                  ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|cnt[2]                                                                  ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|cnt[3]                                                                  ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|cnt[4]                                                                  ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|bcnt[0]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|bcnt[1]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|bcnt[2]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|bcnt[3]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|bcnt[4]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|bcnt[5]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|bcnt[6]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|bcnt[7]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|bcnt[8]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|bcnt[9]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|bcnt[10]                                                                ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|cmd[7]~0                                                                ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|sbuf[5]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|sbuf[6]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|sbuf[4]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|sbuf[3]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|comb~0                                                                  ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|sbuf[1]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|sbuf[0]                                                                 ; 0                 ; 0       ;
;      - mist_video:mist_video|osd:osd|sbuf[2]                                                                 ; 0                 ; 0       ;
+--------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                  ; Location               ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_27                                                                                                                                              ; PIN_E1                 ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; CONF_DATA0                                                                                                                                            ; PIN_H2                 ; 25      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; SPI_SCK                                                                                                                                               ; PIN_T3                 ; 185     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; SPI_SS2                                                                                                                                               ; PIN_T4                 ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; SPI_SS3                                                                                                                                               ; PIN_G15                ; 25      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; SPI_SS4                                                                                                                                               ; PIN_G16                ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; always2~0                                                                                                                                             ; LCCOMB_X9_Y9_N24       ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; data_io:data_io|DATA_OUT.addr[18]~47                                                                                                                  ; LCCOMB_X52_Y32_N26     ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_io:data_io|DATA_OUT.addr[18]~48                                                                                                                  ; LCCOMB_X51_Y32_N28     ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_io:data_io|DATA_OUT.filepos[30]~98                                                                                                               ; LCCOMB_X46_Y32_N18     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_io:data_io|DATA_OUT.rd_int                                                                                                                       ; FF_X46_Y32_N9          ; 27      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; data_io:data_io|Decoder0~3                                                                                                                            ; LCCOMB_X4_Y3_N16       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_io:data_io|Decoder0~4                                                                                                                            ; LCCOMB_X2_Y4_N16       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_io:data_io|Decoder0~5                                                                                                                            ; LCCOMB_X2_Y4_N0        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_io:data_io|Decoder0~6                                                                                                                            ; LCCOMB_X4_Y3_N2        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_io:data_io|Equal3~0                                                                                                                              ; LCCOMB_X1_Y5_N22       ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_io:data_io|SPI_DIRECT_RECEIVER.sbuf2[1]~0                                                                                                        ; LCCOMB_X1_Y5_N20       ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_io:data_io|always3~0                                                                                                                             ; LCCOMB_X46_Y32_N0      ; 52      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; data_io:data_io|always3~2                                                                                                                             ; LCCOMB_X41_Y21_N16     ; 34      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; data_io:data_io|bytecnt[6]~2                                                                                                                          ; LCCOMB_X1_Y4_N26       ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_io:data_io|cmd[7]~0                                                                                                                              ; LCCOMB_X2_Y4_N14       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_io:data_io|data_w2[0]~0                                                                                                                          ; LCCOMB_X1_Y2_N2        ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_io:data_io|data_w[0]~3                                                                                                                           ; LCCOMB_X2_Y3_N4        ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_io:data_io|ioctl_addr[4]~80                                                                                                                      ; LCCOMB_X51_Y32_N30     ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_io:data_io|reg_do~3                                                                                                                              ; LCCOMB_X4_Y2_N16       ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; data_io:data_io|sbuf[4]~0                                                                                                                             ; LCCOMB_X2_Y4_N12       ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|cofi:cofi|ce~0                                                                                                                  ; LCCOMB_X12_Y5_N30      ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|cofi:cofi|red_out[0]~6                                                                                                          ; LCCOMB_X7_Y9_N24       ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|osd:osd|LessThan0~1                                                                                                             ; LCCOMB_X5_Y4_N2        ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|osd:osd|always0~1                                                                                                               ; LCCOMB_X6_Y2_N10       ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|osd:osd|always1~0                                                                                                               ; LCCOMB_X6_Y3_N14       ; 21      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|osd:osd|auto_ce_pix                                                                                                             ; FF_X6_Y5_N1            ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|osd:osd|bcnt[5]~13                                                                                                              ; LCCOMB_X6_Y2_N20       ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|osd:osd|cmd[7]~0                                                                                                                ; LCCOMB_X5_Y4_N30       ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|osd:osd|comb~0                                                                                                                  ; LCCOMB_X16_Y1_N0       ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|osd:osd|hs_high[1]~0                                                                                                            ; LCCOMB_X7_Y4_N30       ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|osd:osd|hs_low[1]~0                                                                                                             ; LCCOMB_X7_Y4_N20       ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|osd:osd|v_cnt[0]~3                                                                                                              ; LCCOMB_X7_Y4_N8        ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|osd:osd|vs_high[10]~3                                                                                                           ; LCCOMB_X6_Y5_N2        ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|osd:osd|vs_low[10]~3                                                                                                            ; LCCOMB_X7_Y4_N0        ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|scandoubler:scandoubler|Equal0~0                                                                                                ; LCCOMB_X23_Y4_N28      ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|scandoubler:scandoubler|always2~0                                                                                               ; LCCOMB_X9_Y5_N6        ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|scandoubler:scandoubler|always3~0                                                                                               ; LCCOMB_X6_Y3_N20       ; 41      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|scandoubler:scandoubler|always3~1                                                                                               ; LCCOMB_X9_Y6_N28       ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|scandoubler:scandoubler|ce_x2~0                                                                                                 ; LCCOMB_X26_Y3_N22      ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|scandoubler:scandoubler|i_div[2]~4                                                                                              ; LCCOMB_X23_Y4_N22      ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mist_video:mist_video|scandoubler:scandoubler|sd_hcnt[1]~35                                                                                           ; LCCOMB_X26_Y3_N26      ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pll_aud:pll_aud|altpll:altpll_component|pll_aud_altpll:auto_generated|wire_pll1_clk[0]                                                                ; PLL_3                  ; 849     ; Clock                      ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; pll_aud:pll_aud|altpll:altpll_component|pll_aud_altpll:auto_generated|wire_pll1_clk[1]                                                                ; PLL_3                  ; 14      ; Clock                      ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; pll_mist:pll|altpll:altpll_component|pll_mist_altpll:auto_generated|wire_pll1_clk[0]                                                                  ; PLL_1                  ; 363     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; pll_mist:pll|altpll:altpll_component|pll_mist_altpll:auto_generated|wire_pll1_clk[1]                                                                  ; PLL_1                  ; 8239    ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; pll_mist:pll|altpll:altpll_component|pll_mist_altpll:auto_generated|wire_pll1_clk[2]                                                                  ; PLL_1                  ; 393     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; pll_mist:pll|altpll:altpll_component|pll_mist_altpll:auto_generated|wire_pll1_locked                                                                  ; PLL_1                  ; 6       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; reset                                                                                                                                                 ; FF_X9_Y9_N13           ; 3       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; reset_count[12]~18                                                                                                                                    ; LCCOMB_X9_Y9_N28       ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|Decoder0~10                                                                                                                               ; LCCOMB_X45_Y32_N26     ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|Decoder0~11                                                                                                                               ; LCCOMB_X46_Y32_N28     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|Decoder0~8                                                                                                                                ; LCCOMB_X45_Y32_N30     ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|Decoder0~9                                                                                                                                ; LCCOMB_X45_Y32_N0      ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|Decoder1~2                                                                                                                                ; LCCOMB_X44_Y30_N4      ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|Decoder1~3                                                                                                                                ; LCCOMB_X44_Y30_N26     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_A[3]~12                                                                                                                             ; LCCOMB_X48_Y32_N16     ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_DQ[0]~en                                                                                                                            ; DDIOOECELL_X1_Y34_N5   ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_DQ[10]~en                                                                                                                           ; DDIOOECELL_X16_Y34_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_DQ[11]~en                                                                                                                           ; DDIOOECELL_X11_Y34_N5  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_DQ[12]~en                                                                                                                           ; DDIOOECELL_X14_Y34_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_DQ[13]~en                                                                                                                           ; DDIOOECELL_X3_Y34_N5   ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_DQ[14]~en                                                                                                                           ; DDIOOECELL_X7_Y34_N19  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_DQ[15]~en                                                                                                                           ; DDIOOECELL_X7_Y34_N12  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_DQ[1]~en                                                                                                                            ; DDIOOECELL_X0_Y27_N5   ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_DQ[2]~en                                                                                                                            ; DDIOOECELL_X9_Y34_N26  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_DQ[3]~en                                                                                                                            ; DDIOOECELL_X7_Y34_N5   ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_DQ[4]~en                                                                                                                            ; DDIOOECELL_X16_Y34_N5  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_DQ[5]~en                                                                                                                            ; DDIOOECELL_X9_Y34_N12  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_DQ[6]~en                                                                                                                            ; DDIOOECELL_X20_Y34_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_DQ[7]~en                                                                                                                            ; DDIOOECELL_X18_Y34_N5  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_DQ[8]~en                                                                                                                            ; DDIOOECELL_X14_Y34_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|SDRAM_DQ[9]~en                                                                                                                            ; DDIOOECELL_X18_Y34_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|addr_last2[1][15]~0                                                                                                                       ; LCCOMB_X44_Y31_N0      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|addr_last~71                                                                                                                              ; LCCOMB_X47_Y31_N12     ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|addr_last~72                                                                                                                              ; LCCOMB_X47_Y33_N16     ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|always1~0                                                                                                                                 ; LCCOMB_X44_Y33_N2      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|chr1_q[0]~4                                                                                                                               ; LCCOMB_X44_Y30_N14     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|chr1_q[16]~3                                                                                                                              ; LCCOMB_X30_Y28_N12     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|chr2_q[23]~2                                                                                                                              ; LCCOMB_X30_Y28_N22     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|chr2_q[7]~1                                                                                                                               ; LCCOMB_X44_Y30_N28     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|din_latch[0][0]~0                                                                                                                         ; LCCOMB_X48_Y33_N18     ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|ds[0][0]~1                                                                                                                                ; LCCOMB_X48_Y30_N14     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|init                                                                                                                                      ; FF_X44_Y33_N5          ; 34      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|port1_state~0                                                                                                                             ; LCCOMB_X47_Y31_N20     ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|port2_state~2                                                                                                                             ; LCCOMB_X44_Y31_N26     ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|refresh_cnt[8]~21                                                                                                                         ; LCCOMB_X46_Y33_N30     ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|sp_q[15]~1                                                                                                                                ; LCCOMB_X44_Y30_N0      ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram:sdram|sp_q[23]~0                                                                                                                                ; LCCOMB_X30_Y28_N2      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; snd_vma_r2                                                                                                                                            ; FF_X24_Y31_N31         ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Decoder0~1                                                                                                       ; LCCOMB_X48_Y13_N2      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Decoder0~10                                                                                                      ; LCCOMB_X47_Y13_N16     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Decoder0~11                                                                                                      ; LCCOMB_X48_Y13_N4      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Decoder0~13                                                                                                      ; LCCOMB_X52_Y13_N6      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Decoder0~15                                                                                                      ; LCCOMB_X51_Y12_N6      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Decoder0~16                                                                                                      ; LCCOMB_X51_Y13_N0      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Decoder0~17                                                                                                      ; LCCOMB_X52_Y13_N26     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Decoder0~19                                                                                                      ; LCCOMB_X50_Y11_N18     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Decoder0~21                                                                                                      ; LCCOMB_X51_Y13_N28     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Decoder0~22                                                                                                      ; LCCOMB_X50_Y11_N26     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Decoder0~23                                                                                                      ; LCCOMB_X52_Y13_N18     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Decoder0~24                                                                                                      ; LCCOMB_X51_Y13_N6      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Decoder0~25                                                                                                      ; LCCOMB_X47_Y13_N14     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Decoder0~26                                                                                                      ; LCCOMB_X51_Y12_N8      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Decoder0~27                                                                                                      ; LCCOMB_X50_Y11_N8      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Decoder0~28                                                                                                      ; LCCOMB_X48_Y13_N18     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Decoder0~29                                                                                                      ; LCCOMB_X52_Y13_N8      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Decoder0~3                                                                                                       ; LCCOMB_X51_Y12_N12     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Decoder0~30                                                                                                      ; LCCOMB_X52_Y13_N10     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Decoder0~31                                                                                                      ; LCCOMB_X52_Y13_N4      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Decoder0~32                                                                                                      ; LCCOMB_X51_Y13_N26     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Decoder0~33                                                                                                      ; LCCOMB_X47_Y13_N0      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Decoder0~34                                                                                                      ; LCCOMB_X51_Y12_N2      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Decoder0~35                                                                                                      ; LCCOMB_X50_Y11_N14     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Decoder0~36                                                                                                      ; LCCOMB_X51_Y13_N16     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Decoder0~37                                                                                                      ; LCCOMB_X52_Y13_N14     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Decoder0~38                                                                                                      ; LCCOMB_X51_Y13_N12     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Decoder0~39                                                                                                      ; LCCOMB_X51_Y13_N18     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Decoder0~4                                                                                                       ; LCCOMB_X51_Y13_N24     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Decoder0~5                                                                                                       ; LCCOMB_X52_Y13_N2      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Decoder0~7                                                                                                       ; LCCOMB_X51_Y13_N8      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Decoder0~9                                                                                                       ; LCCOMB_X48_Y13_N8      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|iremm62_video_controller:iremm62_video_controller_inst|process_0~1                        ; LCCOMB_X11_Y13_N8      ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|iremm62_video_controller:iremm62_video_controller_inst|process_1~0                        ; LCCOMB_X23_Y26_N2      ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|iremm62_video_controller:iremm62_video_controller_inst|vcnt[1]~8                          ; LCCOMB_X12_Y13_N10     ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|iremm62_video_controller:iremm62_video_controller_inst|video_ctl_o.hblank~0               ; LCCOMB_X23_Y26_N8      ; 155     ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|iremm62_video_controller:iremm62_video_controller_inst|video_o.rgb.r[8]~0                 ; LCCOMB_X23_Y26_N28     ; 14      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|ld_r[1]~69                                         ; LCCOMB_X19_Y15_N24     ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|ld_r[32]~7                                         ; LCCOMB_X20_Y20_N4      ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|pal_a[7]~392                                       ; LCCOMB_X19_Y20_N4      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|row_a[15]~0                                        ; LCCOMB_X23_Y26_N18     ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:0:sptCtl_inst|rowStore[0]~59   ; LCCOMB_X12_Y7_N8       ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:0:sptCtl_inst|rowStore[15]~60  ; LCCOMB_X12_Y7_N6       ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:0:sptCtl_inst|rowStore[25]~57  ; LCCOMB_X12_Y7_N0       ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:0:sptCtl_inst|xMat~1           ; LCCOMB_X12_Y7_N10      ; 59      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:10:sptCtl_inst|rowStore[0]~59  ; LCCOMB_X28_Y5_N0       ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:10:sptCtl_inst|rowStore[15]~60 ; LCCOMB_X25_Y6_N18      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:10:sptCtl_inst|rowStore[45]~57 ; LCCOMB_X26_Y5_N28      ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:10:sptCtl_inst|xMat~1          ; LCCOMB_X26_Y5_N30      ; 58      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:11:sptCtl_inst|rowStore[0]~59  ; LCCOMB_X16_Y8_N16      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:11:sptCtl_inst|rowStore[11]~57 ; LCCOMB_X16_Y8_N0       ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:11:sptCtl_inst|rowStore[15]~60 ; LCCOMB_X16_Y8_N30      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:11:sptCtl_inst|xMat~0          ; LCCOMB_X16_Y8_N12      ; 58      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:12:sptCtl_inst|rowStore[13]~57 ; LCCOMB_X15_Y4_N0       ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:12:sptCtl_inst|rowStore[32]~59 ; LCCOMB_X15_Y4_N12      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:12:sptCtl_inst|rowStore[47]~60 ; LCCOMB_X15_Y4_N18      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:12:sptCtl_inst|xMat~1          ; LCCOMB_X15_Y4_N6       ; 58      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:13:sptCtl_inst|rowStore[0]~47  ; LCCOMB_X21_Y11_N26     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:13:sptCtl_inst|rowStore[11]~55 ; LCCOMB_X21_Y11_N20     ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:13:sptCtl_inst|rowStore[15]~56 ; LCCOMB_X21_Y11_N6      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:13:sptCtl_inst|xMat~1          ; LCCOMB_X21_Y11_N22     ; 58      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:14:sptCtl_inst|rowStore[0]~59  ; LCCOMB_X18_Y9_N18      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:14:sptCtl_inst|rowStore[15]~60 ; LCCOMB_X18_Y10_N22     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:14:sptCtl_inst|rowStore[41]~57 ; LCCOMB_X18_Y10_N24     ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:14:sptCtl_inst|xMat~0          ; LCCOMB_X18_Y10_N30     ; 59      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:15:sptCtl_inst|rowStore[16]~47 ; LCCOMB_X17_Y10_N4      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:15:sptCtl_inst|rowStore[28]~55 ; LCCOMB_X17_Y10_N18     ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:15:sptCtl_inst|rowStore[31]~56 ; LCCOMB_X18_Y10_N10     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:15:sptCtl_inst|xMat~1          ; LCCOMB_X17_Y10_N22     ; 59      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:16:sptCtl_inst|rowStore[12]~57 ; LCCOMB_X17_Y17_N20     ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:16:sptCtl_inst|rowStore[32]~59 ; LCCOMB_X17_Y17_N24     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:16:sptCtl_inst|rowStore[47]~60 ; LCCOMB_X17_Y17_N22     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:16:sptCtl_inst|xMat~1          ; LCCOMB_X17_Y17_N14     ; 58      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:17:sptCtl_inst|rowStore[0]~59  ; LCCOMB_X14_Y21_N24     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:17:sptCtl_inst|rowStore[15]~60 ; LCCOMB_X14_Y21_N14     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:17:sptCtl_inst|rowStore[24]~57 ; LCCOMB_X14_Y21_N8      ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:17:sptCtl_inst|xMat~1          ; LCCOMB_X14_Y21_N6      ; 59      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:18:sptCtl_inst|rowStore[0]~47  ; LCCOMB_X18_Y16_N8      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:18:sptCtl_inst|rowStore[15]~56 ; LCCOMB_X18_Y16_N22     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:18:sptCtl_inst|rowStore[43]~55 ; LCCOMB_X18_Y16_N28     ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:18:sptCtl_inst|xMat~1          ; LCCOMB_X19_Y22_N2      ; 59      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:19:sptCtl_inst|rowStore[26]~55 ; LCCOMB_X16_Y19_N20     ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:19:sptCtl_inst|rowStore[32]~47 ; LCCOMB_X16_Y19_N30     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:19:sptCtl_inst|rowStore[47]~56 ; LCCOMB_X16_Y19_N22     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:19:sptCtl_inst|xMat~1          ; LCCOMB_X16_Y15_N28     ; 58      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:1:sptCtl_inst|rowStore[0]~59   ; LCCOMB_X38_Y22_N8      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:1:sptCtl_inst|rowStore[15]~60  ; LCCOMB_X38_Y22_N22     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:1:sptCtl_inst|rowStore[25]~57  ; LCCOMB_X38_Y22_N28     ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:1:sptCtl_inst|xMat~1           ; LCCOMB_X38_Y22_N16     ; 58      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:20:sptCtl_inst|rowStore[0]~59  ; LCCOMB_X17_Y19_N20     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:20:sptCtl_inst|rowStore[11]~57 ; LCCOMB_X17_Y19_N10     ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:20:sptCtl_inst|rowStore[15]~60 ; LCCOMB_X17_Y19_N22     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:20:sptCtl_inst|xMat~1          ; LCCOMB_X47_Y3_N24      ; 58      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:21:sptCtl_inst|rowStore[0]~59  ; LCCOMB_X15_Y19_N28     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:21:sptCtl_inst|rowStore[14]~57 ; LCCOMB_X16_Y19_N2      ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:21:sptCtl_inst|rowStore[15]~60 ; LCCOMB_X16_Y19_N24     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:21:sptCtl_inst|xMat~1          ; LCCOMB_X16_Y23_N12     ; 58      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:22:sptCtl_inst|rowStore[0]~59  ; LCCOMB_X37_Y4_N16      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:22:sptCtl_inst|rowStore[15]~60 ; LCCOMB_X37_Y4_N22      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:22:sptCtl_inst|rowStore[46]~57 ; LCCOMB_X37_Y4_N24      ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:22:sptCtl_inst|xMat~1          ; LCCOMB_X45_Y3_N2       ; 59      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:23:sptCtl_inst|rowStore[0]~59  ; LCCOMB_X15_Y14_N12     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:23:sptCtl_inst|rowStore[15]~60 ; LCCOMB_X15_Y19_N16     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:23:sptCtl_inst|rowStore[25]~57 ; LCCOMB_X15_Y19_N22     ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:23:sptCtl_inst|xMat~0          ; LCCOMB_X15_Y19_N10     ; 57      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:24:sptCtl_inst|rowStore[32]~59 ; LCCOMB_X25_Y13_N16     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:24:sptCtl_inst|rowStore[46]~57 ; LCCOMB_X25_Y13_N12     ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:24:sptCtl_inst|rowStore[47]~60 ; LCCOMB_X25_Y13_N14     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:24:sptCtl_inst|xMat~1          ; LCCOMB_X25_Y13_N8      ; 58      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:25:sptCtl_inst|rowStore[13]~57 ; LCCOMB_X19_Y15_N14     ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:25:sptCtl_inst|rowStore[32]~59 ; LCCOMB_X19_Y15_N28     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:25:sptCtl_inst|rowStore[47]~60 ; LCCOMB_X19_Y15_N26     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:25:sptCtl_inst|xMat~1          ; LCCOMB_X19_Y15_N30     ; 58      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:26:sptCtl_inst|rowStore[29]~57 ; LCCOMB_X34_Y7_N12      ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:26:sptCtl_inst|rowStore[32]~59 ; LCCOMB_X34_Y7_N16      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:26:sptCtl_inst|rowStore[47]~60 ; LCCOMB_X34_Y7_N22      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:26:sptCtl_inst|xMat~1          ; LCCOMB_X34_Y7_N28      ; 58      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:27:sptCtl_inst|rowStore[10]~57 ; LCCOMB_X25_Y8_N2       ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:27:sptCtl_inst|rowStore[32]~59 ; LCCOMB_X25_Y8_N20      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:27:sptCtl_inst|rowStore[47]~60 ; LCCOMB_X25_Y8_N30      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:27:sptCtl_inst|xMat~1          ; LCCOMB_X25_Y8_N26      ; 58      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:28:sptCtl_inst|rowStore[0]~59  ; LCCOMB_X35_Y14_N4      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:28:sptCtl_inst|rowStore[15]~60 ; LCCOMB_X35_Y14_N10     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:28:sptCtl_inst|rowStore[28]~57 ; LCCOMB_X35_Y14_N16     ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:28:sptCtl_inst|xMat~1          ; LCCOMB_X35_Y14_N30     ; 58      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:29:sptCtl_inst|rowStore[0]~47  ; LCCOMB_X25_Y20_N22     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:29:sptCtl_inst|rowStore[15]~56 ; LCCOMB_X26_Y20_N22     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:29:sptCtl_inst|rowStore[9]~55  ; LCCOMB_X26_Y20_N4      ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:29:sptCtl_inst|xMat~1          ; LCCOMB_X26_Y21_N30     ; 59      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:2:sptCtl_inst|rowStore[0]~59   ; LCCOMB_X12_Y15_N12     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:2:sptCtl_inst|rowStore[15]~60  ; LCCOMB_X12_Y15_N22     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:2:sptCtl_inst|rowStore[43]~57  ; LCCOMB_X12_Y15_N4      ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:2:sptCtl_inst|xMat~1           ; LCCOMB_X11_Y17_N6      ; 58      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:30:sptCtl_inst|rowStore[0]~47  ; LCCOMB_X30_Y11_N30     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:30:sptCtl_inst|rowStore[15]~56 ; LCCOMB_X30_Y11_N10     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:30:sptCtl_inst|rowStore[24]~55 ; LCCOMB_X30_Y11_N8      ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:30:sptCtl_inst|xMat~1          ; LCCOMB_X30_Y11_N16     ; 59      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:31:sptCtl_inst|rowStore[0]~59  ; LCCOMB_X32_Y8_N24      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:31:sptCtl_inst|rowStore[15]~60 ; LCCOMB_X32_Y8_N30      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:31:sptCtl_inst|rowStore[8]~57  ; LCCOMB_X32_Y8_N12      ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:31:sptCtl_inst|xMat~1          ; LCCOMB_X32_Y8_N18      ; 58      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:32:sptCtl_inst|rowStore[32]~59 ; LCCOMB_X35_Y25_N12     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:32:sptCtl_inst|rowStore[47]~60 ; LCCOMB_X32_Y25_N18     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:32:sptCtl_inst|rowStore[8]~57  ; LCCOMB_X32_Y25_N2      ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:32:sptCtl_inst|xMat~1          ; LCCOMB_X36_Y25_N14     ; 58      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:33:sptCtl_inst|rowStore[30]~57 ; LCCOMB_X24_Y19_N0      ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:33:sptCtl_inst|rowStore[32]~59 ; LCCOMB_X25_Y19_N28     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:33:sptCtl_inst|rowStore[47]~60 ; LCCOMB_X25_Y19_N10     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:33:sptCtl_inst|xMat~1          ; LCCOMB_X24_Y19_N6      ; 58      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:34:sptCtl_inst|rowStore[28]~55 ; LCCOMB_X35_Y25_N6      ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:34:sptCtl_inst|rowStore[32]~47 ; LCCOMB_X35_Y25_N22     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:34:sptCtl_inst|rowStore[47]~56 ; LCCOMB_X35_Y25_N26     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:34:sptCtl_inst|xMat~1          ; LCCOMB_X35_Y25_N10     ; 59      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:35:sptCtl_inst|rowStore[0]~59  ; LCCOMB_X29_Y22_N20     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:35:sptCtl_inst|rowStore[15]~60 ; LCCOMB_X29_Y22_N30     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:35:sptCtl_inst|rowStore[28]~57 ; LCCOMB_X29_Y22_N2      ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:35:sptCtl_inst|xMat~1          ; LCCOMB_X41_Y25_N24     ; 58      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:36:sptCtl_inst|rowStore[0]~59  ; LCCOMB_X27_Y23_N4      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:36:sptCtl_inst|rowStore[14]~57 ; LCCOMB_X27_Y23_N16     ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:36:sptCtl_inst|rowStore[15]~60 ; LCCOMB_X27_Y23_N30     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:36:sptCtl_inst|xMat~1          ; LCCOMB_X27_Y23_N10     ; 59      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:37:sptCtl_inst|rowStore[32]~47 ; LCCOMB_X30_Y24_N16     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:37:sptCtl_inst|rowStore[43]~55 ; LCCOMB_X30_Y24_N20     ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:37:sptCtl_inst|rowStore[47]~56 ; LCCOMB_X30_Y24_N22     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:37:sptCtl_inst|xMat~1          ; LCCOMB_X30_Y24_N4      ; 58      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:38:sptCtl_inst|rowStore[12]~55 ; LCCOMB_X21_Y16_N4      ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:38:sptCtl_inst|rowStore[32]~47 ; LCCOMB_X21_Y16_N30     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:38:sptCtl_inst|rowStore[47]~56 ; LCCOMB_X21_Y16_N26     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:38:sptCtl_inst|xMat~1          ; LCCOMB_X24_Y16_N18     ; 57      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:39:sptCtl_inst|rowStore[0]~47  ; LCCOMB_X24_Y25_N28     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:39:sptCtl_inst|rowStore[12]~55 ; LCCOMB_X24_Y25_N8      ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:39:sptCtl_inst|rowStore[15]~56 ; LCCOMB_X24_Y25_N10     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:39:sptCtl_inst|xMat~1          ; LCCOMB_X24_Y25_N0      ; 59      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:3:sptCtl_inst|rowStore[16]~59  ; LCCOMB_X14_Y14_N8      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:3:sptCtl_inst|rowStore[31]~60  ; LCCOMB_X14_Y14_N30     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:3:sptCtl_inst|rowStore[9]~57   ; LCCOMB_X14_Y14_N16     ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:3:sptCtl_inst|xMat~1           ; LCCOMB_X29_Y14_N28     ; 58      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:40:sptCtl_inst|rowStore[16]~59 ; LCCOMB_X24_Y15_N16     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:40:sptCtl_inst|rowStore[30]~57 ; LCCOMB_X24_Y15_N4      ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:40:sptCtl_inst|rowStore[31]~60 ; LCCOMB_X24_Y15_N18     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:40:sptCtl_inst|xMat~1          ; LCCOMB_X24_Y15_N30     ; 58      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:41:sptCtl_inst|rowStore[32]~59 ; LCCOMB_X20_Y23_N28     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:41:sptCtl_inst|rowStore[47]~60 ; LCCOMB_X20_Y23_N14     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:41:sptCtl_inst|rowStore[9]~57  ; LCCOMB_X20_Y23_N20     ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:41:sptCtl_inst|xMat~1          ; LCCOMB_X20_Y23_N24     ; 59      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:42:sptCtl_inst|rowStore[0]~59  ; LCCOMB_X21_Y21_N8      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:42:sptCtl_inst|rowStore[15]~60 ; LCCOMB_X21_Y21_N18     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:42:sptCtl_inst|rowStore[9]~57  ; LCCOMB_X21_Y21_N0      ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:42:sptCtl_inst|xMat~1          ; LCCOMB_X21_Y21_N30     ; 58      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:43:sptCtl_inst|rowStore[0]~59  ; LCCOMB_X36_Y26_N24     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:43:sptCtl_inst|rowStore[15]~60 ; LCCOMB_X36_Y26_N2      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:43:sptCtl_inst|rowStore[29]~57 ; LCCOMB_X36_Y26_N4      ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:43:sptCtl_inst|xMat~1          ; LCCOMB_X36_Y26_N16     ; 59      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:44:sptCtl_inst|rowStore[0]~59  ; LCCOMB_X29_Y25_N26     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:44:sptCtl_inst|rowStore[15]~60 ; LCCOMB_X34_Y26_N8      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:44:sptCtl_inst|rowStore[28]~57 ; LCCOMB_X30_Y26_N16     ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:44:sptCtl_inst|xMat~1          ; LCCOMB_X34_Y26_N30     ; 59      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:45:sptCtl_inst|rowStore[12]~57 ; LCCOMB_X26_Y27_N0      ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:45:sptCtl_inst|rowStore[16]~59 ; LCCOMB_X26_Y27_N12     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:45:sptCtl_inst|rowStore[31]~60 ; LCCOMB_X26_Y27_N6      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:45:sptCtl_inst|xMat~1          ; LCCOMB_X26_Y27_N4      ; 58      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:46:sptCtl_inst|rowStore[0]~59  ; LCCOMB_X27_Y26_N6      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:46:sptCtl_inst|rowStore[15]~60 ; LCCOMB_X27_Y26_N16     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:46:sptCtl_inst|rowStore[46]~57 ; LCCOMB_X27_Y26_N28     ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:46:sptCtl_inst|xMat~1          ; LCCOMB_X45_Y26_N28     ; 59      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:47:sptCtl_inst|rowStore[0]~59  ; LCCOMB_X34_Y26_N0      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:47:sptCtl_inst|rowStore[15]~60 ; LCCOMB_X34_Y26_N10     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:47:sptCtl_inst|rowStore[45]~57 ; LCCOMB_X34_Y26_N6      ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:47:sptCtl_inst|xMat~1          ; LCCOMB_X34_Y26_N20     ; 58      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:48:sptCtl_inst|rowStore[10]~57 ; LCCOMB_X21_Y14_N8      ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:48:sptCtl_inst|rowStore[16]~59 ; LCCOMB_X21_Y14_N0      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:48:sptCtl_inst|rowStore[31]~60 ; LCCOMB_X21_Y14_N18     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:48:sptCtl_inst|xMat~1          ; LCCOMB_X12_Y12_N2      ; 59      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:49:sptCtl_inst|ctl_o.a[5]~0    ; LCCOMB_X20_Y15_N2      ; 1024    ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:49:sptCtl_inst|rowStore[32]~59 ; LCCOMB_X19_Y17_N22     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:49:sptCtl_inst|rowStore[47]~60 ; LCCOMB_X30_Y17_N14     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:49:sptCtl_inst|rowStore[8]~57  ; LCCOMB_X30_Y17_N10     ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:49:sptCtl_inst|xMat~1          ; LCCOMB_X30_Y17_N12     ; 59      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:4:sptCtl_inst|rowStore[0]~59   ; LCCOMB_X14_Y10_N24     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:4:sptCtl_inst|rowStore[15]~60  ; LCCOMB_X14_Y10_N10     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:4:sptCtl_inst|rowStore[29]~57  ; LCCOMB_X14_Y10_N8      ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:4:sptCtl_inst|xMat~1           ; LCCOMB_X14_Y10_N30     ; 58      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:50:sptCtl_inst|rowStore[0]~59  ; LCCOMB_X25_Y19_N14     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:50:sptCtl_inst|rowStore[15]~60 ; LCCOMB_X26_Y19_N18     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:50:sptCtl_inst|rowStore[44]~57 ; LCCOMB_X26_Y19_N10     ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:50:sptCtl_inst|xMat~1          ; LCCOMB_X26_Y19_N14     ; 56      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:51:sptCtl_inst|rowStore[13]~57 ; LCCOMB_X31_Y21_N2      ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:51:sptCtl_inst|rowStore[32]~59 ; LCCOMB_X32_Y23_N30     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:51:sptCtl_inst|rowStore[47]~60 ; LCCOMB_X31_Y21_N10     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:51:sptCtl_inst|xMat~1          ; LCCOMB_X31_Y21_N30     ; 59      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:52:sptCtl_inst|rowStore[16]~59 ; LCCOMB_X17_Y19_N0      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:52:sptCtl_inst|rowStore[29]~57 ; LCCOMB_X25_Y20_N24     ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:52:sptCtl_inst|rowStore[31]~60 ; LCCOMB_X19_Y20_N10     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:52:sptCtl_inst|xMat~1          ; LCCOMB_X19_Y20_N28     ; 58      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:53:sptCtl_inst|rowStore[16]~47 ; LCCOMB_X36_Y27_N16     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:53:sptCtl_inst|rowStore[31]~56 ; LCCOMB_X36_Y27_N20     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:53:sptCtl_inst|rowStore[42]~55 ; LCCOMB_X36_Y27_N18     ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:53:sptCtl_inst|xMat~1          ; LCCOMB_X36_Y27_N14     ; 59      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:54:sptCtl_inst|rowStore[11]~57 ; LCCOMB_X31_Y18_N12     ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:54:sptCtl_inst|rowStore[16]~59 ; LCCOMB_X31_Y18_N28     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:54:sptCtl_inst|rowStore[31]~60 ; LCCOMB_X31_Y18_N30     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:54:sptCtl_inst|xMat~1          ; LCCOMB_X31_Y18_N8      ; 58      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:55:sptCtl_inst|rowStore[10]~57 ; LCCOMB_X35_Y11_N18     ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:55:sptCtl_inst|rowStore[32]~59 ; LCCOMB_X35_Y11_N30     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:55:sptCtl_inst|rowStore[47]~60 ; LCCOMB_X35_Y10_N6      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:55:sptCtl_inst|xMat~1          ; LCCOMB_X46_Y27_N18     ; 58      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:56:sptCtl_inst|rowStore[11]~55 ; LCCOMB_X25_Y6_N10      ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:56:sptCtl_inst|rowStore[16]~47 ; LCCOMB_X25_Y6_N6       ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:56:sptCtl_inst|rowStore[31]~56 ; LCCOMB_X25_Y6_N12      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:56:sptCtl_inst|xMat~1          ; LCCOMB_X25_Y5_N2       ; 58      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:57:sptCtl_inst|rowStore[16]~59 ; LCCOMB_X23_Y5_N10      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:57:sptCtl_inst|rowStore[29]~57 ; LCCOMB_X24_Y5_N24      ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:57:sptCtl_inst|rowStore[31]~60 ; LCCOMB_X23_Y5_N24      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:57:sptCtl_inst|xMat~1          ; LCCOMB_X24_Y5_N30      ; 59      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:58:sptCtl_inst|rowStore[32]~59 ; LCCOMB_X23_Y5_N16      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:58:sptCtl_inst|rowStore[47]~60 ; LCCOMB_X23_Y5_N26      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:58:sptCtl_inst|rowStore[8]~57  ; LCCOMB_X23_Y5_N28      ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:58:sptCtl_inst|xMat~1          ; LCCOMB_X23_Y5_N6       ; 59      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:59:sptCtl_inst|rowStore[16]~59 ; LCCOMB_X24_Y7_N14      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:59:sptCtl_inst|rowStore[24]~57 ; LCCOMB_X24_Y9_N4       ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:59:sptCtl_inst|rowStore[31]~60 ; LCCOMB_X24_Y9_N26      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:59:sptCtl_inst|xMat~1          ; LCCOMB_X24_Y9_N0       ; 57      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:5:sptCtl_inst|rowStore[16]~47  ; LCCOMB_X15_Y14_N8      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:5:sptCtl_inst|rowStore[30]~55  ; LCCOMB_X15_Y14_N22     ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:5:sptCtl_inst|rowStore[31]~56  ; LCCOMB_X15_Y14_N6      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:5:sptCtl_inst|xMat~1           ; LCCOMB_X15_Y14_N10     ; 59      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:60:sptCtl_inst|rowStore[11]~57 ; LCCOMB_X29_Y4_N26      ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:60:sptCtl_inst|rowStore[16]~59 ; LCCOMB_X29_Y4_N2       ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:60:sptCtl_inst|rowStore[31]~60 ; LCCOMB_X29_Y4_N8       ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:60:sptCtl_inst|xMat~1          ; LCCOMB_X30_Y4_N8       ; 58      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:61:sptCtl_inst|rowStore[16]~47 ; LCCOMB_X29_Y9_N26      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:61:sptCtl_inst|rowStore[31]~56 ; LCCOMB_X29_Y9_N30      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:61:sptCtl_inst|rowStore[46]~55 ; LCCOMB_X29_Y9_N0       ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:61:sptCtl_inst|xMat~0          ; LCCOMB_X29_Y9_N22      ; 58      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:62:sptCtl_inst|rowStore[28]~57 ; LCCOMB_X30_Y8_N0       ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:62:sptCtl_inst|rowStore[32]~59 ; LCCOMB_X30_Y8_N20      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:62:sptCtl_inst|rowStore[47]~60 ; LCCOMB_X30_Y8_N30      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:62:sptCtl_inst|xMat~1          ; LCCOMB_X30_Y8_N4       ; 58      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:63:sptCtl_inst|rowStore[0]~59  ; LCCOMB_X26_Y10_N4      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:63:sptCtl_inst|rowStore[15]~60 ; LCCOMB_X26_Y10_N22     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:63:sptCtl_inst|rowStore[41]~57 ; LCCOMB_X26_Y10_N16     ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:63:sptCtl_inst|xMat~1          ; LCCOMB_X26_Y10_N24     ; 59      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:6:sptCtl_inst|rowStore[0]~59   ; LCCOMB_X19_Y8_N6       ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:6:sptCtl_inst|rowStore[15]~60  ; LCCOMB_X19_Y10_N30     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:6:sptCtl_inst|rowStore[42]~57  ; LCCOMB_X19_Y10_N2      ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:6:sptCtl_inst|xMat~1           ; LCCOMB_X14_Y10_N28     ; 56      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:7:sptCtl_inst|rowStore[16]~47  ; LCCOMB_X19_Y8_N18      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:7:sptCtl_inst|rowStore[31]~56  ; LCCOMB_X19_Y8_N4       ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:7:sptCtl_inst|rowStore[46]~55  ; LCCOMB_X19_Y8_N10      ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:7:sptCtl_inst|xMat~1           ; LCCOMB_X19_Y8_N14      ; 58      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:8:sptCtl_inst|rowStore[0]~59   ; LCCOMB_X19_Y7_N8       ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:8:sptCtl_inst|rowStore[15]~60  ; LCCOMB_X19_Y7_N30      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:8:sptCtl_inst|rowStore[41]~57  ; LCCOMB_X19_Y7_N16      ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:8:sptCtl_inst|xMat~1           ; LCCOMB_X19_Y7_N24      ; 57      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:9:sptCtl_inst|rowStore[32]~59  ; LCCOMB_X14_Y6_N8       ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:9:sptCtl_inst|rowStore[40]~57  ; LCCOMB_X14_Y6_N20      ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:9:sptCtl_inst|rowStore[47]~60  ; LCCOMB_X14_Y6_N18      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:9:sptCtl_inst|xMat~1           ; LCCOMB_X14_Y6_N10      ; 59      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:0:sptReg_inst|reg_o.colour[4]~0   ; LCCOMB_X36_Y20_N26     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:0:sptReg_inst|reg_o.n[10]~0       ; LCCOMB_X38_Y10_N30     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:0:sptReg_inst|reg_o.n[7]~1        ; LCCOMB_X38_Y10_N4      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:0:sptReg_inst|reg_o.x[1]~0        ; LCCOMB_X16_Y7_N30      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:0:sptReg_inst|reg_o.y[0]~0        ; LCCOMB_X37_Y9_N30      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:10:sptReg_inst|reg_o.colour[4]~0  ; LCCOMB_X45_Y6_N16      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:10:sptReg_inst|reg_o.n[10]~0      ; LCCOMB_X45_Y6_N24      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:10:sptReg_inst|reg_o.n[7]~1       ; LCCOMB_X45_Y6_N10      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:10:sptReg_inst|reg_o.x[1]~0       ; LCCOMB_X26_Y4_N30      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:10:sptReg_inst|reg_o.y[0]~0       ; LCCOMB_X40_Y1_N6       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:11:sptReg_inst|reg_o.colour[4]~0  ; LCCOMB_X30_Y4_N12      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:11:sptReg_inst|reg_o.n[10]~0      ; LCCOMB_X43_Y13_N20     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:11:sptReg_inst|reg_o.n[7]~1       ; LCCOMB_X43_Y13_N30     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:11:sptReg_inst|reg_o.x[1]~0       ; LCCOMB_X16_Y2_N30      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:11:sptReg_inst|reg_o.y[0]~0       ; LCCOMB_X16_Y5_N2       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:12:sptReg_inst|reg_o.colour[4]~0  ; LCCOMB_X18_Y9_N2       ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:12:sptReg_inst|reg_o.n[10]~0      ; LCCOMB_X34_Y14_N30     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:12:sptReg_inst|reg_o.n[7]~1       ; LCCOMB_X15_Y3_N28      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:12:sptReg_inst|reg_o.x[1]~0       ; LCCOMB_X15_Y3_N2       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:12:sptReg_inst|reg_o.y[0]~0       ; LCCOMB_X34_Y14_N0      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:13:sptReg_inst|reg_o.colour[4]~0  ; LCCOMB_X18_Y9_N4       ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:13:sptReg_inst|reg_o.n[10]~0      ; LCCOMB_X38_Y10_N18     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:13:sptReg_inst|reg_o.n[7]~1       ; LCCOMB_X38_Y10_N10     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:13:sptReg_inst|reg_o.x[1]~0       ; LCCOMB_X18_Y9_N28      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:13:sptReg_inst|reg_o.y[0]~0       ; LCCOMB_X27_Y3_N22      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:14:sptReg_inst|reg_o.colour[4]~0  ; LCCOMB_X26_Y16_N8      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:14:sptReg_inst|reg_o.n[10]~0      ; LCCOMB_X36_Y10_N6      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:14:sptReg_inst|reg_o.n[7]~1       ; LCCOMB_X49_Y11_N2      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:14:sptReg_inst|reg_o.x[1]~1       ; LCCOMB_X46_Y2_N2       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:14:sptReg_inst|reg_o.y[0]~0       ; LCCOMB_X49_Y1_N24      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:15:sptReg_inst|reg_o.colour[4]~0  ; LCCOMB_X19_Y14_N10     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:15:sptReg_inst|reg_o.n[10]~0      ; LCCOMB_X49_Y14_N2      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:15:sptReg_inst|reg_o.n[7]~1       ; LCCOMB_X45_Y7_N28      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:15:sptReg_inst|reg_o.x[1]~0       ; LCCOMB_X38_Y3_N30      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:15:sptReg_inst|reg_o.y[0]~0       ; LCCOMB_X36_Y3_N2       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:16:sptReg_inst|reg_o.colour[4]~2  ; LCCOMB_X34_Y2_N26      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:16:sptReg_inst|reg_o.n[10]~4      ; LCCOMB_X34_Y2_N30      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:16:sptReg_inst|reg_o.n[7]~5       ; LCCOMB_X30_Y18_N20     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:16:sptReg_inst|reg_o.x[1]~3       ; LCCOMB_X30_Y18_N18     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:16:sptReg_inst|reg_o.y[0]~3       ; LCCOMB_X34_Y2_N4       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:17:sptReg_inst|reg_o.colour[4]~2  ; LCCOMB_X18_Y13_N26     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:17:sptReg_inst|reg_o.n[10]~4      ; LCCOMB_X30_Y18_N24     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:17:sptReg_inst|reg_o.n[7]~5       ; LCCOMB_X18_Y13_N30     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:17:sptReg_inst|reg_o.x[1]~3       ; LCCOMB_X18_Y13_N20     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:17:sptReg_inst|reg_o.y[0]~3       ; LCCOMB_X18_Y13_N28     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:18:sptReg_inst|reg_o.colour[4]~2  ; LCCOMB_X51_Y28_N26     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:18:sptReg_inst|reg_o.n[10]~4      ; LCCOMB_X51_Y28_N28     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:18:sptReg_inst|reg_o.n[7]~5       ; LCCOMB_X51_Y28_N24     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:18:sptReg_inst|reg_o.x[1]~3       ; LCCOMB_X30_Y18_N12     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:18:sptReg_inst|reg_o.y[0]~3       ; LCCOMB_X51_Y28_N2      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:19:sptReg_inst|reg_o.colour[4]~2  ; LCCOMB_X26_Y15_N30     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:19:sptReg_inst|reg_o.n[10]~4      ; LCCOMB_X37_Y15_N4      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:19:sptReg_inst|reg_o.n[7]~5       ; LCCOMB_X37_Y15_N22     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:19:sptReg_inst|reg_o.x[1]~3       ; LCCOMB_X26_Y15_N28     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:19:sptReg_inst|reg_o.y[0]~3       ; LCCOMB_X26_Y15_N2      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:1:sptReg_inst|reg_o.colour[4]~0   ; LCCOMB_X19_Y12_N18     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:1:sptReg_inst|reg_o.n[10]~0       ; LCCOMB_X41_Y15_N24     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:1:sptReg_inst|reg_o.n[7]~1        ; LCCOMB_X41_Y15_N30     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:1:sptReg_inst|reg_o.x[1]~0        ; LCCOMB_X47_Y25_N6      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:1:sptReg_inst|reg_o.y[0]~0        ; LCCOMB_X47_Y25_N30     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:20:sptReg_inst|reg_o.colour[4]~2  ; LCCOMB_X45_Y2_N26      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:20:sptReg_inst|reg_o.n[10]~4      ; LCCOMB_X43_Y2_N28      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:20:sptReg_inst|reg_o.n[7]~5       ; LCCOMB_X43_Y2_N24      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:20:sptReg_inst|reg_o.x[1]~3       ; LCCOMB_X43_Y2_N22      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:20:sptReg_inst|reg_o.y[0]~3       ; LCCOMB_X43_Y2_N30      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:21:sptReg_inst|reg_o.colour[4]~2  ; LCCOMB_X32_Y17_N14     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:21:sptReg_inst|reg_o.n[10]~4      ; LCCOMB_X23_Y23_N4      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:21:sptReg_inst|reg_o.n[7]~5       ; LCCOMB_X23_Y23_N0      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:21:sptReg_inst|reg_o.x[1]~3       ; LCCOMB_X23_Y23_N30     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:21:sptReg_inst|reg_o.y[0]~3       ; LCCOMB_X23_Y23_N2      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:22:sptReg_inst|reg_o.colour[4]~2  ; LCCOMB_X41_Y12_N6      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:22:sptReg_inst|reg_o.n[10]~4      ; LCCOMB_X46_Y4_N4       ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:22:sptReg_inst|reg_o.n[7]~5       ; LCCOMB_X46_Y4_N28      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:22:sptReg_inst|reg_o.x[1]~3       ; LCCOMB_X46_Y4_N30      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:22:sptReg_inst|reg_o.y[0]~3       ; LCCOMB_X46_Y4_N2       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:23:sptReg_inst|reg_o.colour[4]~2  ; LCCOMB_X15_Y18_N22     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:23:sptReg_inst|reg_o.n[10]~4      ; LCCOMB_X15_Y18_N24     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:23:sptReg_inst|reg_o.n[7]~5       ; LCCOMB_X15_Y18_N20     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:23:sptReg_inst|reg_o.x[1]~3       ; LCCOMB_X12_Y19_N26     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:23:sptReg_inst|reg_o.y[0]~3       ; LCCOMB_X15_Y18_N30     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:24:sptReg_inst|reg_o.colour[4]~0  ; LCCOMB_X23_Y10_N0      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:24:sptReg_inst|reg_o.n[10]~0      ; LCCOMB_X30_Y11_N0      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:24:sptReg_inst|reg_o.n[7]~1       ; LCCOMB_X38_Y5_N30      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:24:sptReg_inst|reg_o.x[1]~0       ; LCCOMB_X25_Y10_N2      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:24:sptReg_inst|reg_o.y[0]~0       ; LCCOMB_X37_Y7_N30      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:25:sptReg_inst|reg_o.colour[4]~0  ; LCCOMB_X19_Y17_N18     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:25:sptReg_inst|reg_o.n[10]~0      ; LCCOMB_X40_Y10_N20     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:25:sptReg_inst|reg_o.n[7]~1       ; LCCOMB_X40_Y10_N10     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:25:sptReg_inst|reg_o.x[1]~0       ; LCCOMB_X19_Y17_N0      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:25:sptReg_inst|reg_o.y[0]~0       ; LCCOMB_X52_Y16_N24     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:26:sptReg_inst|reg_o.colour[4]~0  ; LCCOMB_X23_Y10_N2      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:26:sptReg_inst|reg_o.n[10]~0      ; LCCOMB_X36_Y10_N2      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:26:sptReg_inst|reg_o.n[7]~1       ; LCCOMB_X36_Y10_N24     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:26:sptReg_inst|reg_o.x[1]~0       ; LCCOMB_X36_Y4_N30      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:26:sptReg_inst|reg_o.y[0]~0       ; LCCOMB_X30_Y12_N4      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:27:sptReg_inst|reg_o.colour[4]~0  ; LCCOMB_X19_Y17_N20     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:27:sptReg_inst|reg_o.n[10]~0      ; LCCOMB_X47_Y8_N24      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:27:sptReg_inst|reg_o.n[7]~1       ; LCCOMB_X30_Y5_N24      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:27:sptReg_inst|reg_o.x[1]~0       ; LCCOMB_X30_Y5_N0       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:27:sptReg_inst|reg_o.y[0]~0       ; LCCOMB_X49_Y3_N0       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:28:sptReg_inst|reg_o.colour[4]~0  ; LCCOMB_X19_Y17_N24     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:28:sptReg_inst|reg_o.n[10]~0      ; LCCOMB_X36_Y13_N26     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:28:sptReg_inst|reg_o.n[7]~1       ; LCCOMB_X36_Y17_N8      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:28:sptReg_inst|reg_o.x[1]~0       ; LCCOMB_X45_Y21_N2      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:28:sptReg_inst|reg_o.y[0]~0       ; LCCOMB_X36_Y17_N0      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:29:sptReg_inst|reg_o.colour[4]~0  ; LCCOMB_X19_Y17_N26     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:29:sptReg_inst|reg_o.n[10]~0      ; LCCOMB_X28_Y21_N26     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:29:sptReg_inst|reg_o.n[7]~1       ; LCCOMB_X28_Y21_N28     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:29:sptReg_inst|reg_o.x[1]~0       ; LCCOMB_X28_Y21_N2      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:29:sptReg_inst|reg_o.y[0]~0       ; LCCOMB_X23_Y22_N28     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:2:sptReg_inst|reg_o.colour[4]~0   ; LCCOMB_X36_Y20_N22     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:2:sptReg_inst|reg_o.n[10]~0       ; LCCOMB_X36_Y20_N16     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:2:sptReg_inst|reg_o.n[7]~1        ; LCCOMB_X36_Y20_N18     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:2:sptReg_inst|reg_o.x[1]~0        ; LCCOMB_X12_Y16_N30     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:2:sptReg_inst|reg_o.y[0]~0        ; LCCOMB_X12_Y17_N30     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:30:sptReg_inst|reg_o.colour[4]~0  ; LCCOMB_X19_Y14_N28     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:30:sptReg_inst|reg_o.n[10]~0      ; LCCOMB_X32_Y17_N28     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:30:sptReg_inst|reg_o.n[7]~1       ; LCCOMB_X32_Y17_N10     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:30:sptReg_inst|reg_o.x[1]~0       ; LCCOMB_X31_Y11_N30     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:30:sptReg_inst|reg_o.y[0]~0       ; LCCOMB_X46_Y1_N0       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:31:sptReg_inst|reg_o.colour[4]~0  ; LCCOMB_X35_Y20_N26     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:31:sptReg_inst|reg_o.n[10]~0      ; LCCOMB_X41_Y10_N30     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:31:sptReg_inst|reg_o.n[7]~1       ; LCCOMB_X44_Y7_N24      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:31:sptReg_inst|reg_o.x[1]~0       ; LCCOMB_X43_Y7_N8       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:31:sptReg_inst|reg_o.y[0]~0       ; LCCOMB_X41_Y2_N28      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:32:sptReg_inst|reg_o.colour[4]~0  ; LCCOMB_X37_Y23_N24     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:32:sptReg_inst|reg_o.n[10]~0      ; LCCOMB_X35_Y22_N26     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:32:sptReg_inst|reg_o.n[7]~1       ; LCCOMB_X36_Y20_N12     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:32:sptReg_inst|reg_o.x[1]~0       ; LCCOMB_X37_Y23_N0      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:32:sptReg_inst|reg_o.y[0]~0       ; LCCOMB_X39_Y28_N2      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:33:sptReg_inst|reg_o.colour[4]~0  ; LCCOMB_X35_Y22_N16     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:33:sptReg_inst|reg_o.n[10]~0      ; LCCOMB_X39_Y23_N20     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:33:sptReg_inst|reg_o.n[7]~1       ; LCCOMB_X45_Y21_N8      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:33:sptReg_inst|reg_o.x[1]~0       ; LCCOMB_X49_Y25_N30     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:33:sptReg_inst|reg_o.y[0]~0       ; LCCOMB_X52_Y27_N2      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:34:sptReg_inst|reg_o.colour[4]~0  ; LCCOMB_X32_Y17_N22     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:34:sptReg_inst|reg_o.n[10]~0      ; LCCOMB_X32_Y17_N6      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:34:sptReg_inst|reg_o.n[7]~1       ; LCCOMB_X45_Y6_N30      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:34:sptReg_inst|reg_o.x[1]~0       ; LCCOMB_X36_Y23_N22     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:34:sptReg_inst|reg_o.y[0]~0       ; LCCOMB_X50_Y4_N28      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:35:sptReg_inst|reg_o.colour[4]~0  ; LCCOMB_X35_Y22_N18     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:35:sptReg_inst|reg_o.n[10]~0      ; LCCOMB_X35_Y22_N0      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:35:sptReg_inst|reg_o.n[7]~1       ; LCCOMB_X45_Y21_N14     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:35:sptReg_inst|reg_o.x[1]~0       ; LCCOMB_X36_Y23_N8      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:35:sptReg_inst|reg_o.y[0]~0       ; LCCOMB_X45_Y23_N26     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:36:sptReg_inst|reg_o.colour[4]~0  ; LCCOMB_X35_Y18_N24     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:36:sptReg_inst|reg_o.n[10]~0      ; LCCOMB_X48_Y20_N22     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:36:sptReg_inst|reg_o.n[7]~1       ; LCCOMB_X48_Y20_N4      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:36:sptReg_inst|reg_o.x[1]~0       ; LCCOMB_X48_Y24_N2      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:36:sptReg_inst|reg_o.y[0]~0       ; LCCOMB_X52_Y24_N2      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:37:sptReg_inst|reg_o.colour[4]~0  ; LCCOMB_X35_Y22_N22     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:37:sptReg_inst|reg_o.n[10]~0      ; LCCOMB_X35_Y22_N12     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:37:sptReg_inst|reg_o.n[7]~1       ; LCCOMB_X32_Y24_N4      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:37:sptReg_inst|reg_o.x[1]~0       ; LCCOMB_X32_Y24_N2      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:37:sptReg_inst|reg_o.y[0]~0       ; LCCOMB_X41_Y27_N6      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:38:sptReg_inst|reg_o.colour[4]~0  ; LCCOMB_X35_Y20_N24     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:38:sptReg_inst|reg_o.n[10]~0      ; LCCOMB_X46_Y16_N24     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:38:sptReg_inst|reg_o.n[7]~1       ; LCCOMB_X46_Y16_N30     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:38:sptReg_inst|reg_o.x[1]~0       ; LCCOMB_X46_Y16_N14     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:38:sptReg_inst|reg_o.y[0]~0       ; LCCOMB_X52_Y10_N0      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:39:sptReg_inst|reg_o.colour[4]~0  ; LCCOMB_X36_Y23_N18     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:39:sptReg_inst|reg_o.n[10]~0      ; LCCOMB_X45_Y15_N2      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:39:sptReg_inst|reg_o.n[7]~1       ; LCCOMB_X40_Y7_N20      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:39:sptReg_inst|reg_o.x[1]~0       ; LCCOMB_X43_Y26_N20     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:39:sptReg_inst|reg_o.y[0]~0       ; LCCOMB_X44_Y28_N30     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:3:sptReg_inst|reg_o.colour[4]~0   ; LCCOMB_X19_Y12_N0      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:3:sptReg_inst|reg_o.n[10]~0       ; LCCOMB_X36_Y10_N10     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:3:sptReg_inst|reg_o.n[7]~1        ; LCCOMB_X36_Y10_N22     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:3:sptReg_inst|reg_o.x[1]~0        ; LCCOMB_X36_Y20_N24     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:3:sptReg_inst|reg_o.y[0]~0        ; LCCOMB_X28_Y7_N30      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:40:sptReg_inst|reg_o.colour[4]~0  ; LCCOMB_X36_Y23_N28     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:40:sptReg_inst|reg_o.n[10]~0      ; LCCOMB_X36_Y10_N28     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:40:sptReg_inst|reg_o.n[7]~1       ; LCCOMB_X36_Y20_N14     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:40:sptReg_inst|reg_o.x[1]~0       ; LCCOMB_X36_Y20_N4      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:40:sptReg_inst|reg_o.y[0]~0       ; LCCOMB_X23_Y2_N0       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:41:sptReg_inst|reg_o.colour[4]~0  ; LCCOMB_X38_Y25_N26     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:41:sptReg_inst|reg_o.n[10]~0      ; LCCOMB_X48_Y26_N10     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:41:sptReg_inst|reg_o.n[7]~1       ; LCCOMB_X50_Y13_N8      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:41:sptReg_inst|reg_o.x[1]~0       ; LCCOMB_X48_Y26_N6      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:41:sptReg_inst|reg_o.y[0]~0       ; LCCOMB_X49_Y29_N2      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:42:sptReg_inst|reg_o.colour[4]~0  ; LCCOMB_X31_Y19_N22     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:42:sptReg_inst|reg_o.n[10]~0      ; LCCOMB_X31_Y19_N28     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:42:sptReg_inst|reg_o.n[7]~1       ; LCCOMB_X44_Y7_N22      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:42:sptReg_inst|reg_o.x[1]~0       ; LCCOMB_X46_Y5_N4       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:42:sptReg_inst|reg_o.y[0]~0       ; LCCOMB_X52_Y1_N28      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:43:sptReg_inst|reg_o.colour[4]~0  ; LCCOMB_X36_Y23_N6      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:43:sptReg_inst|reg_o.n[10]~0      ; LCCOMB_X44_Y14_N8      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:43:sptReg_inst|reg_o.n[7]~1       ; LCCOMB_X44_Y14_N6      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:43:sptReg_inst|reg_o.x[1]~0       ; LCCOMB_X39_Y26_N2      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:43:sptReg_inst|reg_o.y[0]~0       ; LCCOMB_X50_Y28_N0      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:44:sptReg_inst|reg_o.colour[4]~0  ; LCCOMB_X36_Y23_N24     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:44:sptReg_inst|reg_o.n[10]~0      ; LCCOMB_X45_Y21_N12     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:44:sptReg_inst|reg_o.n[7]~1       ; LCCOMB_X45_Y21_N24     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:44:sptReg_inst|reg_o.x[1]~0       ; LCCOMB_X37_Y23_N26     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:44:sptReg_inst|reg_o.y[0]~0       ; LCCOMB_X34_Y12_N2      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:45:sptReg_inst|reg_o.colour[4]~0  ; LCCOMB_X35_Y19_N24     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:45:sptReg_inst|reg_o.n[10]~0      ; LCCOMB_X50_Y17_N30     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:45:sptReg_inst|reg_o.n[7]~1       ; LCCOMB_X50_Y17_N0      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:45:sptReg_inst|reg_o.x[1]~0       ; LCCOMB_X32_Y24_N0      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:45:sptReg_inst|reg_o.y[0]~0       ; LCCOMB_X52_Y25_N22     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:46:sptReg_inst|reg_o.colour[4]~0  ; LCCOMB_X35_Y20_N16     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:46:sptReg_inst|reg_o.n[10]~0      ; LCCOMB_X45_Y21_N10     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:46:sptReg_inst|reg_o.n[7]~1       ; LCCOMB_X45_Y21_N18     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:46:sptReg_inst|reg_o.x[1]~0       ; LCCOMB_X45_Y21_N0      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:46:sptReg_inst|reg_o.y[0]~0       ; LCCOMB_X51_Y2_N2       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:47:sptReg_inst|reg_o.colour[4]~0  ; LCCOMB_X35_Y20_N18     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:47:sptReg_inst|reg_o.n[10]~0      ; LCCOMB_X45_Y21_N6      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:47:sptReg_inst|reg_o.n[7]~1       ; LCCOMB_X45_Y21_N22     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:47:sptReg_inst|reg_o.x[1]~0       ; LCCOMB_X41_Y24_N20     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:47:sptReg_inst|reg_o.y[0]~0       ; LCCOMB_X48_Y23_N24     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:48:sptReg_inst|reg_o.colour[4]~2  ; LCCOMB_X30_Y18_N26     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:48:sptReg_inst|reg_o.n[10]~4      ; LCCOMB_X23_Y14_N8      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:48:sptReg_inst|reg_o.n[7]~5       ; LCCOMB_X23_Y14_N4      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:48:sptReg_inst|reg_o.x[1]~3       ; LCCOMB_X23_Y14_N30     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:48:sptReg_inst|reg_o.y[0]~3       ; LCCOMB_X23_Y14_N2      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:49:sptReg_inst|reg_o.colour[4]~2  ; LCCOMB_X30_Y18_N0      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:49:sptReg_inst|reg_o.n[10]~4      ; LCCOMB_X39_Y22_N2      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:49:sptReg_inst|reg_o.n[7]~5       ; LCCOMB_X39_Y22_N10     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:49:sptReg_inst|reg_o.x[1]~3       ; LCCOMB_X30_Y18_N28     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:49:sptReg_inst|reg_o.y[0]~3       ; LCCOMB_X39_Y22_N4      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:4:sptReg_inst|reg_o.colour[4]~0   ; LCCOMB_X38_Y10_N24     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:4:sptReg_inst|reg_o.n[10]~0       ; LCCOMB_X38_Y10_N28     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:4:sptReg_inst|reg_o.n[7]~1        ; LCCOMB_X38_Y10_N2      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:4:sptReg_inst|reg_o.x[1]~0        ; LCCOMB_X14_Y10_N6      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:4:sptReg_inst|reg_o.y[0]~0        ; LCCOMB_X16_Y2_N2       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:50:sptReg_inst|reg_o.colour[4]~2  ; LCCOMB_X23_Y9_N24      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:50:sptReg_inst|reg_o.n[10]~4      ; LCCOMB_X30_Y18_N22     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:50:sptReg_inst|reg_o.n[7]~5       ; LCCOMB_X30_Y18_N2      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:50:sptReg_inst|reg_o.x[1]~3       ; LCCOMB_X23_Y9_N22      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:50:sptReg_inst|reg_o.y[0]~3       ; LCCOMB_X23_Y9_N20      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:51:sptReg_inst|reg_o.colour[4]~2  ; LCCOMB_X34_Y28_N10     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:51:sptReg_inst|reg_o.n[10]~4      ; LCCOMB_X30_Y18_N10     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:51:sptReg_inst|reg_o.n[7]~5       ; LCCOMB_X34_Y28_N8      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:51:sptReg_inst|reg_o.x[1]~3       ; LCCOMB_X30_Y18_N6      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:51:sptReg_inst|reg_o.y[0]~3       ; LCCOMB_X34_Y28_N2      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:52:sptReg_inst|reg_o.colour[4]~2  ; LCCOMB_X34_Y16_N2      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:52:sptReg_inst|reg_o.n[10]~4      ; LCCOMB_X32_Y16_N0      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:52:sptReg_inst|reg_o.n[7]~5       ; LCCOMB_X32_Y16_N28     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:52:sptReg_inst|reg_o.x[1]~3       ; LCCOMB_X32_Y16_N26     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:52:sptReg_inst|reg_o.y[0]~3       ; LCCOMB_X32_Y16_N2      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:53:sptReg_inst|reg_o.colour[4]~2  ; LCCOMB_X50_Y29_N26     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:53:sptReg_inst|reg_o.n[10]~4      ; LCCOMB_X50_Y29_N28     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:53:sptReg_inst|reg_o.n[7]~5       ; LCCOMB_X34_Y28_N4      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:53:sptReg_inst|reg_o.x[1]~3       ; LCCOMB_X50_Y29_N4      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:53:sptReg_inst|reg_o.y[0]~3       ; LCCOMB_X50_Y29_N2      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:54:sptReg_inst|reg_o.colour[4]~2  ; LCCOMB_X31_Y8_N0       ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:54:sptReg_inst|reg_o.n[10]~4      ; LCCOMB_X34_Y6_N28      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:54:sptReg_inst|reg_o.n[7]~5       ; LCCOMB_X34_Y6_N24      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:54:sptReg_inst|reg_o.x[1]~3       ; LCCOMB_X34_Y6_N26      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:54:sptReg_inst|reg_o.y[0]~3       ; LCCOMB_X34_Y6_N30      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:55:sptReg_inst|reg_o.colour[4]~2  ; LCCOMB_X43_Y27_N2      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:55:sptReg_inst|reg_o.n[10]~4      ; LCCOMB_X41_Y26_N24     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:55:sptReg_inst|reg_o.n[7]~5       ; LCCOMB_X43_Y27_N6      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:55:sptReg_inst|reg_o.x[1]~3       ; LCCOMB_X43_Y27_N8      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:55:sptReg_inst|reg_o.y[0]~3       ; LCCOMB_X43_Y27_N0      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:56:sptReg_inst|reg_o.colour[4]~0  ; LCCOMB_X32_Y18_N4      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:56:sptReg_inst|reg_o.n[10]~0      ; LCCOMB_X31_Y11_N22     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:56:sptReg_inst|reg_o.n[7]~1       ; LCCOMB_X28_Y5_N8       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:56:sptReg_inst|reg_o.x[1]~0       ; LCCOMB_X31_Y3_N0       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:56:sptReg_inst|reg_o.y[0]~0       ; LCCOMB_X15_Y1_N30      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:57:sptReg_inst|reg_o.colour[4]~0  ; LCCOMB_X35_Y5_N14      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:57:sptReg_inst|reg_o.n[10]~0      ; LCCOMB_X45_Y7_N8       ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:57:sptReg_inst|reg_o.n[7]~1       ; LCCOMB_X41_Y3_N0       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:57:sptReg_inst|reg_o.x[1]~0       ; LCCOMB_X41_Y3_N30      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:57:sptReg_inst|reg_o.y[0]~0       ; LCCOMB_X40_Y3_N2       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:58:sptReg_inst|reg_o.colour[4]~0  ; LCCOMB_X32_Y17_N2      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:58:sptReg_inst|reg_o.n[10]~0      ; LCCOMB_X31_Y11_N24     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:58:sptReg_inst|reg_o.n[7]~1       ; LCCOMB_X28_Y4_N24      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:58:sptReg_inst|reg_o.x[1]~0       ; LCCOMB_X28_Y4_N30      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:58:sptReg_inst|reg_o.y[0]~0       ; LCCOMB_X38_Y5_N2       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:59:sptReg_inst|reg_o.colour[4]~0  ; LCCOMB_X31_Y11_N8      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:59:sptReg_inst|reg_o.n[10]~0      ; LCCOMB_X43_Y6_N26      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:59:sptReg_inst|reg_o.n[7]~1       ; LCCOMB_X31_Y11_N16     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:59:sptReg_inst|reg_o.x[1]~0       ; LCCOMB_X31_Y11_N14     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:59:sptReg_inst|reg_o.y[0]~0       ; LCCOMB_X43_Y6_N4       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:5:sptReg_inst|reg_o.colour[4]~0   ; LCCOMB_X19_Y12_N20     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:5:sptReg_inst|reg_o.n[10]~0       ; LCCOMB_X36_Y20_N6      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:5:sptReg_inst|reg_o.n[7]~1        ; LCCOMB_X36_Y20_N28     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:5:sptReg_inst|reg_o.x[1]~0        ; LCCOMB_X17_Y14_N26     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:5:sptReg_inst|reg_o.y[0]~0        ; LCCOMB_X49_Y26_N28     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:60:sptReg_inst|reg_o.colour[4]~0  ; LCCOMB_X35_Y18_N22     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:60:sptReg_inst|reg_o.n[10]~0      ; LCCOMB_X31_Y11_N0      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:60:sptReg_inst|reg_o.n[7]~1       ; LCCOMB_X31_Y11_N28     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:60:sptReg_inst|reg_o.x[1]~0       ; LCCOMB_X31_Y3_N2       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:60:sptReg_inst|reg_o.y[0]~0       ; LCCOMB_X52_Y3_N2       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:61:sptReg_inst|reg_o.colour[4]~0  ; LCCOMB_X31_Y11_N4      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:61:sptReg_inst|reg_o.n[10]~0      ; LCCOMB_X31_Y11_N20     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:61:sptReg_inst|reg_o.n[7]~1       ; LCCOMB_X41_Y3_N28      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:61:sptReg_inst|reg_o.x[1]~0       ; LCCOMB_X32_Y2_N0       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:61:sptReg_inst|reg_o.y[0]~0       ; LCCOMB_X43_Y3_N24      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:62:sptReg_inst|reg_o.colour[4]~0  ; LCCOMB_X32_Y17_N26     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:62:sptReg_inst|reg_o.n[10]~0      ; LCCOMB_X31_Y11_N18     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:62:sptReg_inst|reg_o.n[7]~1       ; LCCOMB_X31_Y11_N10     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:62:sptReg_inst|reg_o.x[1]~0       ; LCCOMB_X32_Y4_N0       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:62:sptReg_inst|reg_o.y[0]~0       ; LCCOMB_X49_Y4_N8       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:63:sptReg_inst|reg_o.colour[4]~0  ; LCCOMB_X31_Y11_N6      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:63:sptReg_inst|reg_o.n[10]~0      ; LCCOMB_X31_Y11_N2      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:63:sptReg_inst|reg_o.n[7]~1       ; LCCOMB_X31_Y11_N26     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:63:sptReg_inst|reg_o.x[1]~0       ; LCCOMB_X31_Y11_N12     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:63:sptReg_inst|reg_o.y[0]~0       ; LCCOMB_X52_Y5_N2       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:6:sptReg_inst|reg_o.colour[4]~0   ; LCCOMB_X38_Y10_N26     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:6:sptReg_inst|reg_o.n[10]~0       ; LCCOMB_X28_Y14_N0      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:6:sptReg_inst|reg_o.n[7]~1        ; LCCOMB_X38_Y10_N20     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:6:sptReg_inst|reg_o.x[1]~0        ; LCCOMB_X18_Y4_N26      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:6:sptReg_inst|reg_o.y[0]~0        ; LCCOMB_X34_Y10_N0      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:7:sptReg_inst|reg_o.colour[4]~0   ; LCCOMB_X19_Y12_N30     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:7:sptReg_inst|reg_o.n[10]~0       ; LCCOMB_X36_Y10_N16     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:7:sptReg_inst|reg_o.n[7]~1        ; LCCOMB_X36_Y10_N8      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:7:sptReg_inst|reg_o.x[1]~0        ; LCCOMB_X24_Y3_N2       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:7:sptReg_inst|reg_o.y[0]~0        ; LCCOMB_X37_Y1_N0       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:8:sptReg_inst|reg_o.colour[4]~0   ; LCCOMB_X26_Y16_N2      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:8:sptReg_inst|reg_o.n[10]~0       ; LCCOMB_X36_Y10_N26     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:8:sptReg_inst|reg_o.n[7]~1        ; LCCOMB_X36_Y10_N18     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:8:sptReg_inst|reg_o.x[1]~0        ; LCCOMB_X19_Y3_N30      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:8:sptReg_inst|reg_o.y[0]~0        ; LCCOMB_X24_Y2_N26      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:9:sptReg_inst|reg_o.colour[4]~0   ; LCCOMB_X45_Y7_N14      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:9:sptReg_inst|reg_o.n[10]~0       ; LCCOMB_X45_Y7_N26      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:9:sptReg_inst|reg_o.n[7]~1        ; LCCOMB_X45_Y7_N10      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:9:sptReg_inst|reg_o.x[1]~0        ; LCCOMB_X16_Y5_N6       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:9:sptReg_inst|reg_o.y[0]~0        ; LCCOMB_X52_Y6_N26      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|tilemapCtl:\GEN_TILEMAP_1:foreground_mapctl_inst|Equal10~1                                ; LCCOMB_X41_Y29_N24     ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|tilemapCtl:\GEN_TILEMAP_1:foreground_mapctl_inst|attr_d_r[2]~7                            ; LCCOMB_X32_Y29_N14     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|tilemapCtl:\GEN_TILEMAP_1:foreground_mapctl_inst|ctl_o.attr_a[0]~3                        ; LCCOMB_X41_Y29_N8      ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|tilemapCtl:\GEN_TILEMAP_1:foreground_mapctl_inst|ctl_o.tile_a[8]~0                        ; LCCOMB_X41_Y29_N28     ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|tilemapCtl:\GEN_TILEMAP_2:background_mapctl_inst|ctl_o.map_a[0]~8                         ; LCCOMB_X21_Y28_N20     ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|tilemapCtl:\GEN_TILEMAP_2:background_mapctl_inst|ctl_o.set~2                              ; LCCOMB_X40_Y30_N26     ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|tilemapCtl:\GEN_TILEMAP_2:background_mapctl_inst|ctl_o.tile_a[11]~9                       ; LCCOMB_X40_Y30_N16     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|tilemapCtl:\GEN_TILEMAP_2:background_mapctl_inst|ctl_o.tile_a[13]~16                      ; LCCOMB_X40_Y30_N0      ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|tilemapCtl:\GEN_TILEMAP_2:background_mapctl_inst|process_0~4                              ; LCCOMB_X11_Y11_N0      ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|tilemapCtl:\GEN_TILEMAP_2:background_mapctl_inst|x12[3]~7                                 ; LCCOMB_X40_Y30_N24     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|tilemapCtl:\GEN_TILEMAP_2:background_mapctl_inst|xtile[0]~7                               ; LCCOMB_X21_Y27_N22     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Equal114~4                                                                                ; LCCOMB_X45_Y29_N10     ; 46      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|DI_Reg[2]~4                                            ; LCCOMB_X14_Y29_N4      ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|ACC[7]~14                                       ; LCCOMB_X15_Y29_N24     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|A[12]~79                                        ; LCCOMB_X7_Y25_N22      ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|A[15]~38                                        ; LCCOMB_X10_Y26_N28     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|DO[0]~24                                        ; LCCOMB_X17_Y30_N22     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|Equal0~2                                        ; LCCOMB_X9_Y28_N22      ; 26      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|F[3]~98                                         ; LCCOMB_X11_Y30_N20     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|Fp[6]~0                                         ; LCCOMB_X14_Y32_N30     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|IR[1]~4                                         ; LCCOMB_X10_Y26_N0      ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|IR[7]~5                                         ; LCCOMB_X10_Y26_N30     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|ISet[1]                                         ; FF_X8_Y29_N15          ; 98      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|ISet[1]~2                                       ; LCCOMB_X8_Y26_N16      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|IStatus[1]~1                                    ; LCCOMB_X12_Y29_N24     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|I[7]~1                                          ; LCCOMB_X14_Y29_N30     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|MCycle[2]~5                                     ; LCCOMB_X9_Y28_N0       ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|PC[15]~13                                       ; LCCOMB_X8_Y26_N0       ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|Pre_XY_F_M[2]~1                                 ; LCCOMB_X10_Y29_N14     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|R[6]~14                                         ; LCCOMB_X14_Y26_N30     ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|R[7]~26                                         ; LCCOMB_X12_Y29_N4      ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|SP[15]~25                                       ; LCCOMB_X4_Y29_N24      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|SP[7]~10                                        ; LCCOMB_X3_Y28_N26      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|T80_Reg:Regs|RegsH[0][2]~10                     ; LCCOMB_X2_Y28_N30      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|T80_Reg:Regs|RegsH[1][2]~9                      ; LCCOMB_X1_Y27_N28      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|T80_Reg:Regs|RegsH[2][2]~8                      ; LCCOMB_X4_Y26_N0       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|T80_Reg:Regs|RegsH[3][2]~11                     ; LCCOMB_X1_Y27_N2       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|T80_Reg:Regs|RegsH[4][2]~6                      ; LCCOMB_X2_Y26_N22      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|T80_Reg:Regs|RegsH[5][2]~3                      ; LCCOMB_X4_Y26_N26      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|T80_Reg:Regs|RegsH[6][2]~5                      ; LCCOMB_X4_Y26_N12      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|T80_Reg:Regs|RegsH[7][2]~7                      ; LCCOMB_X4_Y26_N10      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|T80_Reg:Regs|RegsL[0][7]~8                      ; LCCOMB_X2_Y28_N28      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|T80_Reg:Regs|RegsL[1][7]~7                      ; LCCOMB_X2_Y28_N16      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|T80_Reg:Regs|RegsL[2][7]~6                      ; LCCOMB_X2_Y28_N26      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|T80_Reg:Regs|RegsL[3][7]~9                      ; LCCOMB_X2_Y28_N14      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|T80_Reg:Regs|RegsL[4][7]~4                      ; LCCOMB_X2_Y28_N10      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|T80_Reg:Regs|RegsL[5][7]~1                      ; LCCOMB_X2_Y28_N22      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|T80_Reg:Regs|RegsL[6][7]~3                      ; LCCOMB_X2_Y28_N6       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|T80_Reg:Regs|RegsL[7][7]~5                      ; LCCOMB_X2_Y28_N12      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|WZ[15]~106                                      ; LCCOMB_X6_Y26_N14      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|WZ[7]~45                                        ; LCCOMB_X7_Y26_N14      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|XY_State[1]~6                                   ; LCCOMB_X7_Y26_N2       ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|\BLK_SCROLL:m62_hscroll[1]~3                                                              ; LCCOMB_X37_Y28_N26     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|\BLK_SCROLL:m62_vscroll2[0]~0                                                             ; LCCOMB_X35_Y29_N12     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|\BLK_SCROLL:m62_vscroll[3]~2                                                              ; LCCOMB_X38_Y29_N0      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|\BLK_SCROLL:scrollram_wr~1                                                                ; LCCOMB_X15_Y26_N6      ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|cram_wr~2                                                                                 ; LCCOMB_X25_Y28_N26     ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|kidniki_bank[0]~8                                                                         ; LCCOMB_X43_Y29_N16     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|ld2_bankr1[5]~0                                                                           ; LCCOMB_X35_Y29_N28     ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|pal2_b_wr                                                                                 ; LCCOMB_X47_Y22_N28     ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|pal2_g_wr                                                                                 ; LCCOMB_X24_Y27_N28     ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|pal2_r_wr                                                                                 ; LCCOMB_X24_Y27_N26     ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|pal_b_wr                                                                                  ; LCCOMB_X3_Y6_N20       ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|pal_g_wr                                                                                  ; LCCOMB_X3_Y6_N4        ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|pal_r_wr                                                                                  ; LCCOMB_X3_Y6_N18       ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|process_1~0                                                                               ; LCCOMB_X24_Y27_N8      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|process_4~1                                                                               ; LCCOMB_X25_Y28_N0      ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|process_4~2                                                                               ; LCCOMB_X32_Y29_N8      ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|sp_pal_b_wr                                                                               ; LCCOMB_X3_Y6_N14       ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|sp_pal_g_wr                                                                               ; LCCOMB_X20_Y18_N0      ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|sp_pal_r_wr                                                                               ; LCCOMB_X3_Y6_N8        ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|spelunk2_bank1[1]~0                                                                       ; LCCOMB_X43_Y29_N28     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|spelunk2_palbank[1]~0                                                                     ; LCCOMB_X34_Y29_N28     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|textram_wr~2                                                                              ; LCCOMB_X25_Y28_N20     ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|vram_wr~3                                                                                 ; LCCOMB_X25_Y28_N6      ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|wram_wr                                                                                   ; LCCOMB_X25_Y28_N22     ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|LessThan0~10                                                                                            ; LCCOMB_X2_Y33_N2       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_1|LessThan0~3                                                                          ; LCCOMB_X5_Y14_N10      ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_1|LessThan1~22                                                                         ; LCCOMB_X8_Y15_N30      ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_1|LessThan2~22                                                                         ; LCCOMB_X10_Y20_N30     ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_1|LessThan3~22                                                                         ; LCCOMB_X10_Y16_N22     ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_1|LessThan4~30                                                                         ; LCCOMB_X5_Y15_N30      ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_1|cnt_div_t1[1]                                                                        ; FF_X6_Y12_N21          ; 21      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_1|ena_div                                                                              ; FF_X10_Y20_N7          ; 112     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_1|ena_div_noise                                                                        ; FF_X5_Y14_N3           ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_1|env_reset                                                                            ; FF_X2_Y13_N9           ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_1|env_vol[4]~7                                                                         ; LCCOMB_X5_Y13_N10      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_1|poly17[0]~0                                                                          ; LCCOMB_X5_Y14_N12      ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_1|reg[0][3]~11                                                                         ; LCCOMB_X2_Y14_N4       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_1|reg[10][3]~2                                                                         ; LCCOMB_X8_Y9_N22       ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_1|reg[11][3]~14                                                                        ; LCCOMB_X5_Y12_N10      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_1|reg[12][3]~12                                                                        ; LCCOMB_X2_Y13_N22      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_1|reg[13][3]~8                                                                         ; LCCOMB_X2_Y13_N28      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_1|reg[15][3]~1                                                                         ; LCCOMB_X8_Y9_N2        ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_1|reg[1][3]~7                                                                          ; LCCOMB_X5_Y14_N26      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_1|reg[2][3]~4                                                                          ; LCCOMB_X2_Y13_N30      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_1|reg[3][3]~13                                                                         ; LCCOMB_X2_Y13_N0       ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_1|reg[4][3]~10                                                                         ; LCCOMB_X4_Y14_N8       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_1|reg[5][3]~6                                                                          ; LCCOMB_X5_Y14_N4       ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_1|reg[6][3]~3                                                                          ; LCCOMB_X4_Y14_N6       ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_1|reg[7][3]~0                                                                          ; LCCOMB_X5_Y12_N0       ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_1|reg[8][3]~9                                                                          ; LCCOMB_X2_Y13_N18      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_1|reg[9][3]~5                                                                          ; LCCOMB_X5_Y14_N6       ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_2|LessThan0~3                                                                          ; LCCOMB_X4_Y15_N14      ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_2|LessThan1~22                                                                         ; LCCOMB_X7_Y13_N30      ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_2|LessThan2~22                                                                         ; LCCOMB_X2_Y15_N30      ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_2|LessThan3~22                                                                         ; LCCOMB_X2_Y9_N24       ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_2|LessThan4~30                                                                         ; LCCOMB_X3_Y11_N30      ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_2|Mux2~0                                                                               ; LCCOMB_X8_Y12_N20      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_2|Mux48~0                                                                              ; LCCOMB_X6_Y12_N6       ; 40      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_2|env_reset                                                                            ; FF_X2_Y13_N11          ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_2|env_vol[1]~7                                                                         ; LCCOMB_X3_Y10_N28      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_2|poly17[0]~0                                                                          ; LCCOMB_X5_Y14_N28      ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_2|reg[0][3]~10                                                                         ; LCCOMB_X2_Y14_N16      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_2|reg[10][3]~1                                                                         ; LCCOMB_X8_Y12_N30      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_2|reg[11][3]~3                                                                         ; LCCOMB_X5_Y12_N30      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_2|reg[12][3]~13                                                                        ; LCCOMB_X2_Y13_N20      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_2|reg[13][3]~12                                                                        ; LCCOMB_X2_Y13_N2       ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_2|reg[1][3]~8                                                                          ; LCCOMB_X5_Y14_N8       ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_2|reg[2][3]~9                                                                          ; LCCOMB_X2_Y13_N12      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_2|reg[3][3]~11                                                                         ; LCCOMB_X2_Y14_N2       ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_2|reg[4][3]~6                                                                          ; LCCOMB_X3_Y13_N28      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_2|reg[5][3]~5                                                                          ; LCCOMB_X2_Y13_N6       ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_2|reg[6][3]~4                                                                          ; LCCOMB_X4_Y12_N0       ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_2|reg[7][3]~7                                                                          ; LCCOMB_X4_Y12_N30      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_2|reg[8][3]~2                                                                          ; LCCOMB_X3_Y13_N10      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_2|reg[9][3]~0                                                                          ; LCCOMB_X8_Y12_N12      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|adpcm_1_di[3]~0                                                                                         ; LCCOMB_X15_Y28_N16     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|Selector186~0                                                                            ; LCCOMB_X27_Y30_N26     ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|Selector189~5                                                                            ; LCCOMB_X26_Y29_N10     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|Selector191~6                                                                            ; LCCOMB_X26_Y29_N30     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|Selector200~2                                                                            ; LCCOMB_X24_Y29_N2      ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|xreg~4                                                                                   ; LCCOMB_X26_Y33_N2      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|xreg~5                                                                                   ; LCCOMB_X26_Y33_N22     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|jt5205:adpcm_0|jt5205_adpcm:u_adpcm|cen_hf~buf0                                                         ; LCCOMB_X20_Y4_N28      ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|jt5205:adpcm_0|jt5205_adpcm:u_adpcm|cen_lo~buf0                                                         ; LCCOMB_X28_Y2_N0       ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|jt5205:adpcm_0|jt5205_adpcm:u_adpcm|idx_inc[3]~0                                                        ; LCCOMB_X28_Y2_N14      ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|jt5205:adpcm_0|jt5205_adpcm:u_adpcm|next_idx[3]~4                                                       ; LCCOMB_X30_Y2_N30      ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|jt5205:adpcm_0|jt5205_adpcm:u_adpcm|sound~4                                                             ; LCCOMB_X28_Y2_N12      ; 45      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|jt5205:adpcm_0|jt5205_adpcm:u_adpcm|up                                                                  ; FF_X30_Y1_N15          ; 35      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|jt5205:adpcm_0|jt5205_timing:u_timing|cen~buf0                                                          ; LCCOMB_X20_Y24_N8      ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|jt5205:adpcm_0|jt5205_timing:u_timing|cnt[5]~13                                                         ; LCCOMB_X24_Y4_N0       ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|jt5205:adpcm_0|jt5205_timing:u_timing|cnt[5]~24                                                         ; LCCOMB_X24_Y4_N26      ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|jt5205:adpcm_1|jt5205_adpcm:u_adpcm|cen_hf~buf0                                                         ; LCCOMB_X20_Y24_N22     ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|jt5205:adpcm_1|jt5205_adpcm:u_adpcm|cen_lo~buf0                                                         ; LCCOMB_X20_Y4_N26      ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|jt5205:adpcm_1|jt5205_adpcm:u_adpcm|idx_inc[3]~0                                                        ; LCCOMB_X18_Y1_N18      ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|jt5205:adpcm_1|jt5205_adpcm:u_adpcm|next_idx[0]~4                                                       ; LCCOMB_X18_Y24_N6      ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|jt5205:adpcm_1|jt5205_adpcm:u_adpcm|sound~4                                                             ; LCCOMB_X18_Y1_N14      ; 45      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|jt5205:adpcm_1|jt5205_adpcm:u_adpcm|up                                                                  ; FF_X18_Y24_N25         ; 35      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|jt5205:adpcm_1|jt5205_timing:u_timing|cen~buf0                                                          ; LCCOMB_X20_Y4_N22      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|jt5205:adpcm_1|jt5205_timing:u_timing|cnt[1]~13                                                         ; LCCOMB_X19_Y4_N12      ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|jt5205:adpcm_1|jt5205_timing:u_timing|cnt[1]~24                                                         ; LCCOMB_X19_Y4_N6       ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|port1_data[3]~0                                                                                         ; LCCOMB_X17_Y29_N16     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|port1_ddr[3]~2                                                                                          ; LCCOMB_X17_Y29_N6      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|port2_data[3]~0                                                                                         ; LCCOMB_X17_Y29_N2      ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|port2_ddr[7]~0                                                                                          ; LCCOMB_X18_Y30_N4      ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|process_3~1                                                                                             ; LCCOMB_X15_Y28_N30     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|reset                                                                                                   ; FF_X17_Y24_N13         ; 82      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|reset                                                                                                   ; FF_X17_Y24_N13         ; 287     ; Async. clear               ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|reset_cnt[5]~0                                                                                          ; LCCOMB_X17_Y24_N18     ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|wram_we                                                                                                 ; LCCOMB_X21_Y32_N16     ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|\GEN_RESETS:0:rst_r[2]                                                                                                          ; FF_X9_Y9_N1            ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|\GEN_RESETS:0:rst_r[2]                                                                                                          ; FF_X9_Y9_N1            ; 347     ; Async. clear               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; target_top:target_top|cpu_clk_en                                                                                                                      ; LCCOMB_X32_Y29_N6      ; 113     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; target_top:target_top|cpu_clk_en~0                                                                                                                    ; LCCOMB_X40_Y32_N20     ; 919     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|Equal4~0                                                                                                                              ; LCCOMB_X2_Y1_N10       ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|always4~0                                                                                                                             ; LCCOMB_X2_Y2_N30       ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|but_sw[5]                                                                                                                             ; FF_X5_Y7_N29           ; 102     ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|but_sw[5]~3                                                                                                                           ; LCCOMB_X9_Y9_N16       ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|cmd_block.acmd[7]~0                                                                                                                   ; LCCOMB_X10_Y9_N10      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|core_mod[0]~0                                                                                                                         ; LCCOMB_X8_Y9_N26       ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|joystick_0[4]~0                                                                                                                       ; LCCOMB_X9_Y9_N22       ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|joystick_1[4]~2                                                                                                                       ; LCCOMB_X9_Y9_N2        ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|key_pressed~2                                                                                                                         ; LCCOMB_X7_Y10_N4       ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|sbuf[0]~0                                                                                                                             ; LCCOMB_X1_Y1_N0        ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|serial_out_rptr[5]~11                                                                                                                 ; LCCOMB_X1_Y3_N8        ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|spi_byte_in[0]~0                                                                                                                      ; LCCOMB_X2_Y1_N0        ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|status[0]                                                                                                                             ; FF_X9_Y9_N27           ; 6       ; Async. clear               ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; user_io:user_io|status[11]~7                                                                                                                          ; LCCOMB_X9_Y9_N8        ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|status[2]                                                                                                                             ; FF_X8_Y10_N23          ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; user_io:user_io|status[2]~5                                                                                                                           ; LCCOMB_X9_Y9_N14       ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                    ;
+----------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                   ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; pll_aud:pll_aud|altpll:altpll_component|pll_aud_altpll:auto_generated|wire_pll1_clk[0] ; PLL_3          ; 849     ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; pll_aud:pll_aud|altpll:altpll_component|pll_aud_altpll:auto_generated|wire_pll1_clk[1] ; PLL_3          ; 14      ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; pll_mist:pll|altpll:altpll_component|pll_mist_altpll:auto_generated|wire_pll1_clk[0]   ; PLL_1          ; 363     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; pll_mist:pll|altpll:altpll_component|pll_mist_altpll:auto_generated|wire_pll1_clk[1]   ; PLL_1          ; 8239    ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; pll_mist:pll|altpll:altpll_component|pll_mist_altpll:auto_generated|wire_pll1_clk[2]   ; PLL_1          ; 393     ; 3                                    ; Global Clock         ; GCLK2            ; --                        ;
; target_top:target_top|Sound_Board:Sound_Board|reset                                    ; FF_X17_Y24_N13 ; 287     ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; target_top:target_top|\GEN_RESETS:0:rst_r[2]                                           ; FF_X9_Y9_N1    ; 347     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; user_io:user_io|status[0]                                                              ; FF_X9_Y9_N27   ; 6       ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
+----------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                  ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:49:sptCtl_inst|ctl_o.a[5]~0    ; 1024    ;
; target_top:target_top|cpu_clk_en~0                                                                                                                    ; 919     ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Equal114~3                                                                                ; 600     ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|DO[0]                                           ; 467     ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|DO[2]                                           ; 333     ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|DO[1]                                           ; 332     ;
; target_top:target_top|hires~0                                                                                                                         ; 329     ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|DO[3]                                           ; 270     ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|DO[4]                                           ; 267     ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|DO[6]                                           ; 266     ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|DO[7]                                           ; 266     ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|IR[1]                                           ; 235     ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|IR[0]                                           ; 210     ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|DO[5]                                           ; 203     ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|IR[2]                                           ; 189     ;
; SPI_SCK~input                                                                                                                                         ; 185     ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|Add0~22                                            ; 174     ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|Add0~24                                            ; 173     ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|Add0~20                                            ; 169     ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|Add0~18                                            ; 169     ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|Add0~16                                            ; 165     ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|Add0~12                                            ; 164     ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|IR[4]                                           ; 161     ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|IR[3]                                           ; 159     ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|IR[5]                                           ; 156     ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|iremm62_video_controller:iremm62_video_controller_inst|video_ctl_o.hblank~0               ; 155     ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|IR[6]                                           ; 140     ;
; target_top:target_top|count[0]                                                                                                                        ; 131     ;
; target_top:target_top|count[1]                                                                                                                        ; 131     ;
; sdram:sdram|sp_q[4]                                                                                                                                   ; 128     ;
; sdram:sdram|sp_q[3]                                                                                                                                   ; 128     ;
; sdram:sdram|sp_q[12]                                                                                                                                  ; 128     ;
; sdram:sdram|sp_q[11]                                                                                                                                  ; 128     ;
; sdram:sdram|sp_q[20]                                                                                                                                  ; 128     ;
; sdram:sdram|sp_q[19]                                                                                                                                  ; 128     ;
; sdram:sdram|sp_q[5]                                                                                                                                   ; 128     ;
; sdram:sdram|sp_q[2]                                                                                                                                   ; 128     ;
; sdram:sdram|sp_q[13]                                                                                                                                  ; 128     ;
; sdram:sdram|sp_q[10]                                                                                                                                  ; 128     ;
; sdram:sdram|sp_q[21]                                                                                                                                  ; 128     ;
; sdram:sdram|sp_q[18]                                                                                                                                  ; 128     ;
; sdram:sdram|sp_q[6]                                                                                                                                   ; 128     ;
; sdram:sdram|sp_q[1]                                                                                                                                   ; 128     ;
; sdram:sdram|sp_q[14]                                                                                                                                  ; 128     ;
; sdram:sdram|sp_q[9]                                                                                                                                   ; 128     ;
; sdram:sdram|sp_q[22]                                                                                                                                  ; 128     ;
; sdram:sdram|sp_q[17]                                                                                                                                  ; 128     ;
; sdram:sdram|sp_q[7]                                                                                                                                   ; 128     ;
; sdram:sdram|sp_q[0]                                                                                                                                   ; 128     ;
; sdram:sdram|sp_q[15]                                                                                                                                  ; 128     ;
; sdram:sdram|sp_q[8]                                                                                                                                   ; 128     ;
; sdram:sdram|sp_q[23]                                                                                                                                  ; 128     ;
; sdram:sdram|sp_q[16]                                                                                                                                  ; 128     ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|IR[7]                                           ; 123     ;
; ~GND                                                                                                                                                  ; 121     ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|A[0]                                            ; 116     ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|A[7]                                            ; 114     ;
; target_top:target_top|cpu_clk_en                                                                                                                      ; 113     ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_1|ena_div                                                                              ; 112     ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|A[1]                                            ; 111     ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|A[2]                                            ; 109     ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|iremm62_video_controller:iremm62_video_controller_inst|hcnt[6]                            ; 106     ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|iremm62_video_controller:iremm62_video_controller_inst|hcnt[7]                            ; 105     ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|iremm62_video_controller:iremm62_video_controller_inst|hcnt[5]                            ; 104     ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|iremm62_video_controller:iremm62_video_controller_inst|hcnt[4]                            ; 104     ;
; user_io:user_io|but_sw[5]                                                                                                                             ; 102     ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|ISet[1]                                         ; 98      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|MCycle[0]                                       ; 92      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|T80_MCode:mcode|Mux151~3                        ; 88      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|MCycle[1]                                       ; 82      ;
; target_top:target_top|Sound_Board:Sound_Board|reset                                                                                                   ; 81      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|MCycle[2]                                       ; 79      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|iremm62_video_controller:iremm62_video_controller_inst|hcnt[1]                            ; 78      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|iremm62_video_controller:iremm62_video_controller_inst|hcnt[8]                            ; 77      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|iremm62_video_controller:iremm62_video_controller_inst|hcnt[2]                            ; 77      ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_1|addr[1]                                                                              ; 76      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|iremm62_video_controller:iremm62_video_controller_inst|hcnt[0]                            ; 76      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|iremm62_video_controller:iremm62_video_controller_inst|hcnt[9]                            ; 75      ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_1|addr[3]                                                                              ; 74      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|iremm62_video_controller:iremm62_video_controller_inst|vcnt[3]                            ; 74      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|iremm62_video_controller:iremm62_video_controller_inst|vcnt[8]                            ; 73      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|iremm62_video_controller:iremm62_video_controller_inst|hcnt[3]                            ; 73      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|iremm62_video_controller:iremm62_video_controller_inst|vcnt[7]                            ; 72      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|iremm62_video_controller:iremm62_video_controller_inst|vcnt[4]                            ; 71      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|iremm62_video_controller:iremm62_video_controller_inst|vcnt[5]                            ; 71      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|iremm62_video_controller:iremm62_video_controller_inst|vcnt[6]                            ; 71      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|iremm62_video_controller:iremm62_video_controller_inst|vcnt[2]                            ; 71      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|iremm62_video_controller:iremm62_video_controller_inst|vcnt[0]                            ; 71      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|iremm62_video_controller:iremm62_video_controller_inst|vcnt[1]                            ; 71      ;
; target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|op_code[7]                                                                               ; 69      ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_1|addr[2]                                                                              ; 69      ;
; target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|op_code[6]                                                                               ; 68      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Equal80~2                                                                                 ; 68      ;
; target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|state.decode_state                                                                       ; 68      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:57:sptReg_inst|Mux34~0            ; 65      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|iremm62_video_controller:iremm62_video_controller_inst|hblank2                            ; 65      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|iremm62_video_controller:iremm62_video_controller_inst|hblank1                            ; 65      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[15][0]                                                                                               ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[12][0]                                                                                               ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[13][0]                                                                                               ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[14][0]                                                                                               ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[3][0]                                                                                                ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[0][0]                                                                                                ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[2][0]                                                                                                ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[1][0]                                                                                                ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[11][0]                                                                                               ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[8][0]                                                                                                ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[10][0]                                                                                               ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[9][0]                                                                                                ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[7][0]                                                                                                ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[4][0]                                                                                                ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[5][0]                                                                                                ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[6][0]                                                                                                ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[31][0]                                                                                               ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[19][0]                                                                                               ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[27][0]                                                                                               ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[23][0]                                                                                               ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[28][0]                                                                                               ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[16][0]                                                                                               ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[20][0]                                                                                               ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[24][0]                                                                                               ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[30][0]                                                                                               ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[18][0]                                                                                               ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[22][0]                                                                                               ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[26][0]                                                                                               ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[29][0]                                                                                               ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[17][0]                                                                                               ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[25][0]                                                                                               ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[21][0]                                                                                               ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[15][1]                                                                                               ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[12][1]                                                                                               ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[14][1]                                                                                               ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[13][1]                                                                                               ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[3][1]                                                                                                ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[0][1]                                                                                                ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[1][1]                                                                                                ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[2][1]                                                                                                ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[7][1]                                                                                                ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[4][1]                                                                                                ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[6][1]                                                                                                ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[5][1]                                                                                                ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[11][1]                                                                                               ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[8][1]                                                                                                ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[9][1]                                                                                                ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[10][1]                                                                                               ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[31][1]                                                                                               ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[19][1]                                                                                               ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[23][1]                                                                                               ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[27][1]                                                                                               ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[28][1]                                                                                               ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[16][1]                                                                                               ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[24][1]                                                                                               ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[20][1]                                                                                               ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[29][1]                                                                                               ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[17][1]                                                                                               ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[21][1]                                                                                               ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[25][1]                                                                                               ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[30][1]                                                                                               ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[18][1]                                                                                               ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[26][1]                                                                                               ; 64      ;
; target_top:target_top|PACE:pace_inst|sprite_prom[22][1]                                                                                               ; 64      ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_1|addr[0]                                                                              ; 63      ;
; user_io:user_io|byte_cnt[3]                                                                                                                           ; 62      ;
; user_io:user_io|byte_cnt[1]                                                                                                                           ; 62      ;
; user_io:user_io|byte_cnt[2]                                                                                                                           ; 61      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:0:sptCtl_inst|xMat~1           ; 59      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:5:sptCtl_inst|xMat~1           ; 59      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:14:sptCtl_inst|xMat~0          ; 59      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:9:sptCtl_inst|xMat~1           ; 59      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:15:sptCtl_inst|xMat~1          ; 59      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:17:sptCtl_inst|xMat~1          ; 59      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:18:sptCtl_inst|xMat~1          ; 59      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:22:sptCtl_inst|xMat~1          ; 59      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:30:sptCtl_inst|xMat~1          ; 59      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:29:sptCtl_inst|xMat~1          ; 59      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:34:sptCtl_inst|xMat~1          ; 59      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:36:sptCtl_inst|xMat~1          ; 59      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:46:sptCtl_inst|xMat~1          ; 59      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:43:sptCtl_inst|xMat~1          ; 59      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:39:sptCtl_inst|xMat~1          ; 59      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:41:sptCtl_inst|xMat~1          ; 59      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:44:sptCtl_inst|xMat~1          ; 59      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:51:sptCtl_inst|xMat~1          ; 59      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:53:sptCtl_inst|xMat~1          ; 59      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:63:sptCtl_inst|xMat~1          ; 59      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:58:sptCtl_inst|xMat~1          ; 59      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:57:sptCtl_inst|xMat~1          ; 59      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:49:sptCtl_inst|xMat~1          ; 59      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:48:sptCtl_inst|xMat~1          ; 59      ;
; user_io:user_io|byte_cnt[0]                                                                                                                           ; 59      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Equal75~2                                                                                 ; 59      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:1:sptCtl_inst|xMat~1           ; 58      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:3:sptCtl_inst|xMat~1           ; 58      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:2:sptCtl_inst|xMat~1           ; 58      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:4:sptCtl_inst|xMat~1           ; 58      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:11:sptCtl_inst|xMat~0          ; 58      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:7:sptCtl_inst|xMat~1           ; 58      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:10:sptCtl_inst|xMat~1          ; 58      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:13:sptCtl_inst|xMat~1          ; 58      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:12:sptCtl_inst|xMat~1          ; 58      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:20:sptCtl_inst|xMat~1          ; 58      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:16:sptCtl_inst|xMat~1          ; 58      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:19:sptCtl_inst|xMat~1          ; 58      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:21:sptCtl_inst|xMat~1          ; 58      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:28:sptCtl_inst|xMat~1          ; 58      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:25:sptCtl_inst|xMat~1          ; 58      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:24:sptCtl_inst|xMat~1          ; 58      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:27:sptCtl_inst|xMat~1          ; 58      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:26:sptCtl_inst|xMat~1          ; 58      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:33:sptCtl_inst|xMat~1          ; 58      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:37:sptCtl_inst|xMat~1          ; 58      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:47:sptCtl_inst|xMat~1          ; 58      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:40:sptCtl_inst|xMat~1          ; 58      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:42:sptCtl_inst|xMat~1          ; 58      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:45:sptCtl_inst|xMat~1          ; 58      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:35:sptCtl_inst|xMat~1          ; 58      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:32:sptCtl_inst|xMat~1          ; 58      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:31:sptCtl_inst|xMat~1          ; 58      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:54:sptCtl_inst|xMat~1          ; 58      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:62:sptCtl_inst|xMat~1          ; 58      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:56:sptCtl_inst|xMat~1          ; 58      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:55:sptCtl_inst|xMat~1          ; 58      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:61:sptCtl_inst|xMat~0          ; 58      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:60:sptCtl_inst|xMat~1          ; 58      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:52:sptCtl_inst|xMat~1          ; 58      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|RegAddrA[0]~19                                  ; 58      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|ISet[0]                                         ; 58      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:8:sptCtl_inst|xMat~1           ; 57      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:23:sptCtl_inst|xMat~0          ; 57      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:38:sptCtl_inst|xMat~1          ; 57      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:59:sptCtl_inst|xMat~1          ; 57      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:6:sptCtl_inst|xMat~1           ; 56      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:50:sptCtl_inst|xMat~1          ; 56      ;
; target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|op_code[3]                                                                               ; 56      ;
; target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|op_code[2]                                                                               ; 56      ;
; target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|op_code[1]                                                                               ; 55      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Equal79~3                                                                                 ; 54      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|RegAddrA[1]~21                                  ; 54      ;
; target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|op_code[0]                                                                               ; 52      ;
; data_io:data_io|always3~0                                                                                                                             ; 52      ;
; target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|op_code[5]                                                                               ; 50      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|process_2~2                                                                               ; 50      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|process_0~3                                     ; 50      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|T80_MCode:mcode|Mux151~2                        ; 50      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|spelunkr_palbank~0                                                                        ; 49      ;
; user_io:user_io|byte_cnt[4]                                                                                                                           ; 49      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:57:sptReg_inst|Mux34~1            ; 48      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:0:sptReg_inst|Equal0~13           ; 48      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:0:sptReg_inst|Equal0~12           ; 48      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:0:sptReg_inst|Equal0~11           ; 48      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:0:sptReg_inst|Equal0~10           ; 48      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:0:sptReg_inst|Equal0~7            ; 48      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:0:sptReg_inst|Equal0~6            ; 48      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|RegAddrB[1]~1                                   ; 48      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|RegAddrB[0]~0                                   ; 48      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|RegAddrC[1]                                     ; 48      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|RegAddrC[0]                                     ; 48      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:0:sptReg_inst|reg_o.xflip         ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:1:sptReg_inst|reg_o.xflip         ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:3:sptReg_inst|reg_o.xflip         ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:2:sptReg_inst|reg_o.xflip         ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:4:sptReg_inst|reg_o.xflip         ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:6:sptReg_inst|reg_o.xflip         ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:5:sptReg_inst|reg_o.xflip         ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:14:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:11:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:8:sptReg_inst|reg_o.xflip         ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:7:sptReg_inst|reg_o.xflip         ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:10:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:9:sptReg_inst|reg_o.xflip         ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:13:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:12:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:15:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:23:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:20:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:17:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:16:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:19:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:18:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:22:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:21:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:28:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:25:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:24:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:27:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:26:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:30:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:29:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:34:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:33:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:37:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:36:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:47:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:46:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:43:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:40:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:39:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:42:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:41:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:45:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:44:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:38:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:35:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:32:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:31:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:51:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:50:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:54:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:53:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:63:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:62:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:59:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:56:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:55:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:58:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:57:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:61:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:60:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:52:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:49:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:48:sptReg_inst|reg_o.xflip        ; 47      ;
; target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|op_code[4]                                                                               ; 47      ;
; data_io:data_io|ioctl_download                                                                                                                        ; 47      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Equal114~4                                                                                ; 46      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|ALU_Op_r[0]                                     ; 45      ;
; target_top:target_top|Sound_Board:Sound_Board|jt5205:adpcm_1|jt5205_adpcm:u_adpcm|sound~4                                                             ; 45      ;
; target_top:target_top|Sound_Board:Sound_Board|jt5205:adpcm_0|jt5205_adpcm:u_adpcm|sound~4                                                             ; 45      ;
; user_io:user_io|core_mod[3]                                                                                                                           ; 45      ;
; data_io:data_io|ioctl_addr[3]                                                                                                                         ; 44      ;
; data_io:data_io|ioctl_addr[4]                                                                                                                         ; 44      ;
; data_io:data_io|ioctl_dout[0]                                                                                                                         ; 43      ;
; data_io:data_io|ioctl_dout[1]                                                                                                                         ; 43      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|ALU_Op_r[1]                                     ; 43      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:0:sptCtl_inst|rowStore[25]~57  ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:1:sptCtl_inst|rowStore[25]~57  ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:3:sptCtl_inst|rowStore[9]~57   ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:2:sptCtl_inst|rowStore[43]~57  ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:4:sptCtl_inst|rowStore[29]~57  ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:6:sptCtl_inst|rowStore[42]~57  ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:5:sptCtl_inst|rowStore[30]~55  ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:14:sptCtl_inst|rowStore[41]~57 ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:11:sptCtl_inst|rowStore[11]~57 ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:8:sptCtl_inst|rowStore[41]~57  ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:7:sptCtl_inst|rowStore[46]~55  ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:10:sptCtl_inst|rowStore[45]~57 ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:9:sptCtl_inst|rowStore[40]~57  ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:13:sptCtl_inst|rowStore[11]~55 ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:12:sptCtl_inst|rowStore[13]~57 ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:15:sptCtl_inst|rowStore[28]~55 ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:23:sptCtl_inst|rowStore[25]~57 ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:20:sptCtl_inst|rowStore[11]~57 ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:17:sptCtl_inst|rowStore[24]~57 ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:16:sptCtl_inst|rowStore[12]~57 ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:19:sptCtl_inst|rowStore[26]~55 ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:18:sptCtl_inst|rowStore[43]~55 ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:22:sptCtl_inst|rowStore[46]~57 ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:21:sptCtl_inst|rowStore[14]~57 ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:28:sptCtl_inst|rowStore[28]~57 ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:25:sptCtl_inst|rowStore[13]~57 ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:24:sptCtl_inst|rowStore[46]~57 ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:27:sptCtl_inst|rowStore[10]~57 ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:26:sptCtl_inst|rowStore[29]~57 ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:30:sptCtl_inst|rowStore[24]~55 ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:29:sptCtl_inst|rowStore[9]~55  ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:34:sptCtl_inst|rowStore[28]~55 ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:33:sptCtl_inst|rowStore[30]~57 ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:37:sptCtl_inst|rowStore[43]~55 ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:36:sptCtl_inst|rowStore[14]~57 ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:47:sptCtl_inst|rowStore[45]~57 ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:46:sptCtl_inst|rowStore[46]~57 ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:43:sptCtl_inst|rowStore[29]~57 ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:40:sptCtl_inst|rowStore[30]~57 ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:39:sptCtl_inst|rowStore[12]~55 ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:42:sptCtl_inst|rowStore[9]~57  ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:41:sptCtl_inst|rowStore[9]~57  ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:45:sptCtl_inst|rowStore[12]~57 ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:44:sptCtl_inst|rowStore[28]~57 ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:38:sptCtl_inst|rowStore[12]~55 ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:35:sptCtl_inst|rowStore[28]~57 ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:32:sptCtl_inst|rowStore[8]~57  ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:31:sptCtl_inst|rowStore[8]~57  ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:51:sptCtl_inst|rowStore[13]~57 ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:50:sptCtl_inst|rowStore[44]~57 ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:54:sptCtl_inst|rowStore[11]~57 ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:53:sptCtl_inst|rowStore[42]~55 ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:63:sptCtl_inst|rowStore[41]~57 ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:62:sptCtl_inst|rowStore[28]~57 ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:59:sptCtl_inst|rowStore[24]~57 ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:56:sptCtl_inst|rowStore[11]~55 ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:55:sptCtl_inst|rowStore[10]~57 ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:58:sptCtl_inst|rowStore[8]~57  ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:57:sptCtl_inst|rowStore[29]~57 ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:61:sptCtl_inst|rowStore[46]~55 ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:60:sptCtl_inst|rowStore[11]~57 ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:52:sptCtl_inst|rowStore[29]~57 ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:49:sptCtl_inst|rowStore[8]~57  ; 42      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:48:sptCtl_inst|rowStore[10]~57 ; 42      ;
; mist_video:mist_video|scandoubler:scandoubler|always3~0                                                                                               ; 41      ;
; user_io:user_io|but_sw[4]                                                                                                                             ; 41      ;
; target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|state.fetch_state                                                                        ; 41      ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_2|Mux48~0                                                                              ; 40      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:0:sptReg_inst|Equal0~29           ; 38      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:0:sptReg_inst|Equal0~28           ; 38      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:0:sptReg_inst|Equal0~25           ; 38      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:0:sptReg_inst|Equal0~22           ; 38      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:0:sptReg_inst|Equal0~17           ; 38      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:0:sptReg_inst|Equal0~16           ; 38      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:0:sptReg_inst|Equal0~9            ; 38      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:0:sptReg_inst|Equal0~4            ; 38      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Equal114~7                                                                                ; 38      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|A[8]                                            ; 38      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Equal114~1                                                                                ; 37      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|tilemapCtl:\GEN_TILEMAP_2:background_mapctl_inst|ctl_o.set~2                              ; 35      ;
; target_top:target_top|Sound_Board:Sound_Board|jt5205:adpcm_1|jt5205_adpcm:u_adpcm|up                                                                  ; 35      ;
; target_top:target_top|Sound_Board:Sound_Board|jt5205:adpcm_0|jt5205_adpcm:u_adpcm|up                                                                  ; 35      ;
; mist_video:mist_video|cofi:cofi|ce~0                                                                                                                  ; 35      ;
; target_top:target_top|Sound_Board:Sound_Board|jt5205:adpcm_1|jt5205_adpcm:u_adpcm|cen_hf~buf0                                                         ; 34      ;
; target_top:target_top|Sound_Board:Sound_Board|jt5205:adpcm_0|jt5205_adpcm:u_adpcm|cen_hf~buf0                                                         ; 34      ;
; data_io:data_io|always3~2                                                                                                                             ; 34      ;
; sdram:sdram|init                                                                                                                                      ; 34      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|ld_r[1]~69                                         ; 33      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|tilemapCtl:\GEN_TILEMAP_1:foreground_mapctl_inst|Equal10~1                                ; 33      ;
; data_io:data_io|DATA_OUT.filepos[30]~98                                                                                                               ; 32      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|DI_Reg[7]                                              ; 32      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|T80_MCode:mcode|Mux185~0                        ; 32      ;
; sdram:sdram|addr_last2[1][15]~0                                                                                                                       ; 32      ;
; user_io:user_io|byte_cnt[6]                                                                                                                           ; 32      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|ld_r[32]~7                                         ; 31      ;
; target_top:target_top|Sound_Board:Sound_Board|port1_data[3]                                                                                           ; 31      ;
; target_top:target_top|Sound_Board:Sound_Board|port1_data[2]                                                                                           ; 31      ;
; target_top:target_top|Sound_Board:Sound_Board|port1_data[0]                                                                                           ; 31      ;
; target_top:target_top|Sound_Board:Sound_Board|port1_data[1]                                                                                           ; 31      ;
; user_io:user_io|byte_cnt[5]                                                                                                                           ; 31      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|RegAddrA[2]~27                                  ; 30      ;
; target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|state.indexed_state                                                                      ; 30      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|T80_MCode:mcode|Mux267~0                        ; 30      ;
; sdram:sdram|din_latch[0][0]~0                                                                                                                         ; 30      ;
; user_io:user_io|core_mod[1]                                                                                                                           ; 30      ;
; target_top:target_top|Sound_Board:Sound_Board|jt5205:adpcm_1|jt5205_adpcm:u_adpcm|delta_idx[1]                                                        ; 29      ;
; target_top:target_top|Sound_Board:Sound_Board|jt5205:adpcm_1|jt5205_adpcm:u_adpcm|delta_idx[3]                                                        ; 29      ;
; target_top:target_top|Sound_Board:Sound_Board|jt5205:adpcm_0|jt5205_adpcm:u_adpcm|delta_idx[1]                                                        ; 29      ;
; target_top:target_top|Sound_Board:Sound_Board|jt5205:adpcm_0|jt5205_adpcm:u_adpcm|delta_idx[3]                                                        ; 29      ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_1|cnt_div_t1[0]                                                                        ; 29      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|row_a[15]~0                                        ; 29      ;
; sdram:sdram|next_port~0                                                                                                                               ; 29      ;
; user_io:user_io|core_mod[0]                                                                                                                           ; 29      ;
; user_io:user_io|core_mod[2]                                                                                                                           ; 29      ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_1|cnt_div[1]                                                                           ; 28      ;
; port2_req                                                                                                                                             ; 28      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|T80_MCode:mcode|Mux315~4                        ; 27      ;
; data_io:data_io|DATA_OUT.rd_int                                                                                                                       ; 27      ;
; target_top:target_top|Sound_Board:Sound_Board|Add1~48                                                                                                 ; 27      ;
; target_top:target_top|Sound_Board:Sound_Board|LessThan0~9                                                                                             ; 26      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|ALU_Op_r[2]                                     ; 26      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|Equal0~2                                        ; 26      ;
; sdram:sdram|port2_state                                                                                                                               ; 26      ;
; sdram:sdram|addr_latch_next[0][14]~33                                                                                                                 ; 26      ;
; SPI_SS3~input                                                                                                                                         ; 25      ;
; CONF_DATA0~input                                                                                                                                      ; 25      ;
; data_io:data_io|ioctl_addr[4]~80                                                                                                                      ; 25      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|tilemapCtl:\GEN_TILEMAP_1:foreground_mapctl_inst|flipx                                    ; 25      ;
; mist_video:mist_video|scandoubler:scandoubler|always3~1                                                                                               ; 25      ;
; target_top:target_top|Sound_Board:Sound_Board|jt5205:adpcm_1|jt5205_adpcm:u_adpcm|delta_idx[0]                                                        ; 25      ;
; target_top:target_top|Sound_Board:Sound_Board|jt5205:adpcm_1|jt5205_adpcm:u_adpcm|delta_idx[2]                                                        ; 25      ;
; target_top:target_top|Sound_Board:Sound_Board|jt5205:adpcm_0|jt5205_adpcm:u_adpcm|delta_idx[2]                                                        ; 25      ;
; target_top:target_top|Sound_Board:Sound_Board|jt5205:adpcm_0|jt5205_adpcm:u_adpcm|delta_idx[0]                                                        ; 25      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|RegDIL[0]~0                                     ; 25      ;
; target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|Selector15~2                                                                             ; 25      ;
; data_io:data_io|DATA_OUT.addr[18]~47                                                                                                                  ; 25      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Equal114~0                                                                                ; 25      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:0:sptCtl_inst|rowStore[15]~60  ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:0:sptCtl_inst|rowStore[0]~59   ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:1:sptCtl_inst|rowStore[15]~60  ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:1:sptCtl_inst|rowStore[0]~59   ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:3:sptCtl_inst|rowStore[31]~60  ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:3:sptCtl_inst|rowStore[16]~59  ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:2:sptCtl_inst|rowStore[15]~60  ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:2:sptCtl_inst|rowStore[0]~59   ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:4:sptCtl_inst|rowStore[15]~60  ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:4:sptCtl_inst|rowStore[0]~59   ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:6:sptCtl_inst|rowStore[15]~60  ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:6:sptCtl_inst|rowStore[0]~59   ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:5:sptCtl_inst|rowStore[31]~56  ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:14:sptCtl_inst|rowStore[15]~60 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:14:sptCtl_inst|rowStore[0]~59  ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:11:sptCtl_inst|rowStore[15]~60 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:11:sptCtl_inst|rowStore[0]~59  ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:8:sptCtl_inst|rowStore[15]~60  ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:8:sptCtl_inst|rowStore[0]~59   ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:7:sptCtl_inst|rowStore[31]~56  ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:10:sptCtl_inst|rowStore[15]~60 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:10:sptCtl_inst|rowStore[0]~59  ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:9:sptCtl_inst|rowStore[47]~60  ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:9:sptCtl_inst|rowStore[32]~59  ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:13:sptCtl_inst|rowStore[15]~56 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:12:sptCtl_inst|rowStore[47]~60 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:12:sptCtl_inst|rowStore[32]~59 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:15:sptCtl_inst|rowStore[31]~56 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:23:sptCtl_inst|rowStore[15]~60 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:23:sptCtl_inst|rowStore[0]~59  ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:20:sptCtl_inst|rowStore[15]~60 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:20:sptCtl_inst|rowStore[0]~59  ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:17:sptCtl_inst|rowStore[15]~60 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:17:sptCtl_inst|rowStore[0]~59  ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:16:sptCtl_inst|rowStore[47]~60 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:16:sptCtl_inst|rowStore[32]~59 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:19:sptCtl_inst|rowStore[47]~56 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:18:sptCtl_inst|rowStore[15]~56 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:22:sptCtl_inst|rowStore[15]~60 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:22:sptCtl_inst|rowStore[0]~59  ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:21:sptCtl_inst|rowStore[15]~60 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:21:sptCtl_inst|rowStore[0]~59  ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:28:sptCtl_inst|rowStore[15]~60 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:28:sptCtl_inst|rowStore[0]~59  ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:25:sptCtl_inst|rowStore[47]~60 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:25:sptCtl_inst|rowStore[32]~59 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:24:sptCtl_inst|rowStore[47]~60 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:24:sptCtl_inst|rowStore[32]~59 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:27:sptCtl_inst|rowStore[47]~60 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:27:sptCtl_inst|rowStore[32]~59 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:26:sptCtl_inst|rowStore[47]~60 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:26:sptCtl_inst|rowStore[32]~59 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:30:sptCtl_inst|rowStore[15]~56 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:29:sptCtl_inst|rowStore[15]~56 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:34:sptCtl_inst|rowStore[47]~56 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:33:sptCtl_inst|rowStore[47]~60 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:33:sptCtl_inst|rowStore[32]~59 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:37:sptCtl_inst|rowStore[47]~56 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:36:sptCtl_inst|rowStore[15]~60 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:36:sptCtl_inst|rowStore[0]~59  ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:47:sptCtl_inst|rowStore[15]~60 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:47:sptCtl_inst|rowStore[0]~59  ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:46:sptCtl_inst|rowStore[15]~60 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:46:sptCtl_inst|rowStore[0]~59  ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:43:sptCtl_inst|rowStore[15]~60 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:43:sptCtl_inst|rowStore[0]~59  ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:40:sptCtl_inst|rowStore[31]~60 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:40:sptCtl_inst|rowStore[16]~59 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:39:sptCtl_inst|rowStore[15]~56 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:42:sptCtl_inst|rowStore[15]~60 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:42:sptCtl_inst|rowStore[0]~59  ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:41:sptCtl_inst|rowStore[47]~60 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:41:sptCtl_inst|rowStore[32]~59 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:45:sptCtl_inst|rowStore[31]~60 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:45:sptCtl_inst|rowStore[16]~59 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:44:sptCtl_inst|rowStore[15]~60 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:44:sptCtl_inst|rowStore[0]~59  ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:38:sptCtl_inst|rowStore[47]~56 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:35:sptCtl_inst|rowStore[15]~60 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:35:sptCtl_inst|rowStore[0]~59  ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:32:sptCtl_inst|rowStore[47]~60 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:32:sptCtl_inst|rowStore[32]~59 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:31:sptCtl_inst|rowStore[15]~60 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:31:sptCtl_inst|rowStore[0]~59  ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:51:sptCtl_inst|rowStore[47]~60 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:51:sptCtl_inst|rowStore[32]~59 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:50:sptCtl_inst|rowStore[15]~60 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:50:sptCtl_inst|rowStore[0]~59  ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:54:sptCtl_inst|rowStore[31]~60 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:54:sptCtl_inst|rowStore[16]~59 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:53:sptCtl_inst|rowStore[31]~56 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:63:sptCtl_inst|rowStore[15]~60 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:63:sptCtl_inst|rowStore[0]~59  ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:62:sptCtl_inst|rowStore[47]~60 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:62:sptCtl_inst|rowStore[32]~59 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:59:sptCtl_inst|rowStore[31]~60 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:59:sptCtl_inst|rowStore[16]~59 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:56:sptCtl_inst|rowStore[31]~56 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:55:sptCtl_inst|rowStore[47]~60 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:55:sptCtl_inst|rowStore[32]~59 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:58:sptCtl_inst|rowStore[47]~60 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:58:sptCtl_inst|rowStore[32]~59 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:57:sptCtl_inst|rowStore[31]~60 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:57:sptCtl_inst|rowStore[16]~59 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:61:sptCtl_inst|rowStore[31]~56 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:60:sptCtl_inst|rowStore[31]~60 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:60:sptCtl_inst|rowStore[16]~59 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:52:sptCtl_inst|rowStore[31]~60 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:52:sptCtl_inst|rowStore[16]~59 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:49:sptCtl_inst|rowStore[47]~60 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:49:sptCtl_inst|rowStore[32]~59 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:48:sptCtl_inst|rowStore[31]~60 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:48:sptCtl_inst|rowStore[16]~59 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:5:sptCtl_inst|rowStore[16]~47  ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:7:sptCtl_inst|rowStore[16]~47  ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:13:sptCtl_inst|rowStore[0]~47  ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:15:sptCtl_inst|rowStore[16]~47 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:19:sptCtl_inst|rowStore[32]~47 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:18:sptCtl_inst|rowStore[0]~47  ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:30:sptCtl_inst|rowStore[0]~47  ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:29:sptCtl_inst|rowStore[0]~47  ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:34:sptCtl_inst|rowStore[32]~47 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:37:sptCtl_inst|rowStore[32]~47 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:39:sptCtl_inst|rowStore[0]~47  ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:38:sptCtl_inst|rowStore[32]~47 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:53:sptCtl_inst|rowStore[16]~47 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:56:sptCtl_inst|rowStore[16]~47 ; 24      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:61:sptCtl_inst|rowStore[16]~47 ; 24      ;
; target_top:target_top|Sound_Board:Sound_Board|jt5205:adpcm_1|jt5205_adpcm:u_adpcm|cen_lo~buf0                                                         ; 24      ;
; target_top:target_top|Sound_Board:Sound_Board|jt5205:adpcm_0|jt5205_adpcm:u_adpcm|cen_lo~buf0                                                         ; 24      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|RegDIL[0]~1                                     ; 24      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|A[12]~25                                        ; 24      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|A[12]~24                                        ; 24      ;
; target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|state.extended_state                                                                     ; 24      ;
; mist_video:mist_video|cofi:cofi|green_out[1]                                                                                                          ; 24      ;
; mist_video:mist_video|cofi:cofi|green_out[0]                                                                                                          ; 23      ;
; target_top:target_top|\GEN_RESETS:0:rst_r[2]                                                                                                          ; 23      ;
; sdram:sdram|next_port~1                                                                                                                               ; 23      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|A[5]                                            ; 23      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|A[3]                                            ; 23      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|A[4]                                            ; 23      ;
; mist_video:mist_video|cofi:cofi|green_out[2]                                                                                                          ; 23      ;
; mist_video:mist_video|osd:osd|auto_ce_pix                                                                                                             ; 22      ;
; target_top:target_top|Sound_Board:Sound_Board|jt5205:adpcm_1|jt5205_adpcm:u_adpcm|delta_idx[4]                                                        ; 22      ;
; target_top:target_top|Sound_Board:Sound_Board|port1_data[4]                                                                                           ; 22      ;
; target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|Selector227~1                                                                            ; 22      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|T80_MCode:mcode|Mux151~4                        ; 22      ;
; data_io:data_io|ioctl_addr[0]                                                                                                                         ; 22      ;
; mist_video:mist_video|osd:osd|always1~0                                                                                                               ; 21      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|tilemapCtl:\GEN_TILEMAP_2:background_mapctl_inst|tile_d_r[3]~1                            ; 21      ;
; target_top:target_top|Sound_Board:Sound_Board|jt5205:adpcm_1|jt5205_adpcm:u_adpcm|delta_idx[5]                                                        ; 21      ;
; target_top:target_top|Sound_Board:Sound_Board|jt5205:adpcm_0|jt5205_adpcm:u_adpcm|delta_idx[4]                                                        ; 21      ;
; target_top:target_top|Sound_Board:Sound_Board|jt5205:adpcm_0|jt5205_adpcm:u_adpcm|delta_idx[5]                                                        ; 21      ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_1|cnt_div_t1[1]                                                                        ; 21      ;
; mist_video:mist_video|cofi:cofi|green_out[3]                                                                                                          ; 21      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|Equal76~0                                       ; 21      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|T80_MCode:mcode|Mux151~0                        ; 21      ;
; target_top:target_top|Sound_Board:Sound_Board|reset_cnt[5]~0                                                                                          ; 20      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|ACC[0]~5                                        ; 20      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|F[1]                                            ; 20      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|T80_MCode:mcode|Mux136~0                        ; 20      ;
; target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|Selector148~2                                                                            ; 20      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Equal114~8                                                                                ; 20      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|TState[2]                                       ; 20      ;
; target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|Selector14                                                                               ; 20      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|A[6]                                            ; 20      ;
; data_io:data_io|ioctl_addr[1]                                                                                                                         ; 20      ;
; data_io:data_io|ioctl_addr[2]                                                                                                                         ; 20      ;
; user_io:user_io|key_pressed                                                                                                                           ; 19      ;
; mist_video:mist_video|scandoubler:scandoubler|hs_out~0                                                                                                ; 19      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|process_0~6                                     ; 19      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|T80_ALU:alu|process_1~0                         ; 19      ;
; target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|alu_ctrl.alu_daa~1                                                                       ; 19      ;
; target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|address~4                                                                                ; 19      ;
; sdram:sdram|SDRAM_A[3]~4                                                                                                                              ; 19      ;
; target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|state.jmp_state                                                                          ; 19      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|A[15]                                           ; 19      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|T80_MCode:mcode|Mux258~0                        ; 18      ;
; target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|Selector197~1                                                                            ; 18      ;
; sdram:sdram|Decoder0~10                                                                                                                               ; 18      ;
; sdram:sdram|Decoder0~9                                                                                                                                ; 18      ;
; sdram:sdram|Decoder0~8                                                                                                                                ; 18      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|TState[0]                                       ; 18      ;
; user_io:user_io|byte_cnt[7]                                                                                                                           ; 18      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|A[12]                                           ; 18      ;
; SPI_DI~input                                                                                                                                          ; 17      ;
; target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|alu_ctrl.alu_and~4                                                                       ; 17      ;
; sdram:sdram|addr_last~72                                                                                                                              ; 17      ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_1|poly17[0]~0                                                                          ; 17      ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_2|poly17[0]~0                                                                          ; 17      ;
; mist_video:mist_video|osd:osd|osd_de                                                                                                                  ; 17      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|BusA[7]                                         ; 17      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|BusA[5]                                         ; 17      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|process_4~1                                     ; 17      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|T80_ALU:alu|Mux12~1                             ; 17      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|ALU_Op_r[3]                                     ; 17      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|T80_MCode:mcode|Mux282~1                        ; 17      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|Equal76~1                                       ; 17      ;
; target_top:target_top|Sound_Board:Sound_Board|jt5205:adpcm_1|jt5205_adpcm:u_adpcm|sound[6]~5                                                          ; 17      ;
; target_top:target_top|Sound_Board:Sound_Board|jt5205:adpcm_0|jt5205_adpcm:u_adpcm|sound[7]~5                                                          ; 17      ;
; user_io:user_io|spi_byte_in[0]~0                                                                                                                      ; 17      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Equal81~0                                                                                 ; 17      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|IntCycle                                        ; 17      ;
; target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|WideOr87~0                                                                               ; 17      ;
; sdram:sdram|addr_last~71                                                                                                                              ; 17      ;
; sdram:sdram|SDRAM_A[3]~3                                                                                                                              ; 17      ;
; sdram:sdram|addr_latch_next[0][14]~31                                                                                                                 ; 17      ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_1|LessThan4~30                                                                         ; 17      ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_2|LessThan4~30                                                                         ; 17      ;
; sdram:sdram|chr1_q[0]~4                                                                                                                               ; 16      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|WZ[8]~158                                       ; 16      ;
; target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|alu_ctrl.alu_eor~2                                                                       ; 16      ;
; target_top:target_top|Sound_Board:Sound_Board|jt5205:adpcm_1|jt5205_adpcm:u_adpcm|sound[6]~30                                                         ; 16      ;
; target_top:target_top|Sound_Board:Sound_Board|jt5205:adpcm_0|jt5205_adpcm:u_adpcm|sound[7]~30                                                         ; 16      ;
; sdram:sdram|sp_q[15]~1                                                                                                                                ; 16      ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_1|Equal8~4                                                                             ; 16      ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_2|Equal8~4                                                                             ; 16      ;
; sdram:sdram|chr2_q[7]~1                                                                                                                               ; 16      ;
; reset_count[12]~18                                                                                                                                    ; 16      ;
; always2~0                                                                                                                                             ; 16      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|Fp[6]~0                                         ; 16      ;
; arcade_inputs:inputs|control_rotator:l2|comb~0                                                                                                        ; 16      ;
; Decoder1~0                                                                                                                                            ; 16      ;
; sdram:sdram|Decoder1~3                                                                                                                                ; 16      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|BusA[3]~17                                      ; 16      ;
; target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|Selector200~2                                                                            ; 16      ;
; sdram:sdram|Decoder1~2                                                                                                                                ; 16      ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_1|Mux2~0                                                                               ; 16      ;
; sdram:sdram|SDRAM_DQ[0]~18                                                                                                                            ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:63:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:63:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:63:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:63:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:60:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:60:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:60:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:60:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:62:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:62:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:62:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:62:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:61:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:61:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:61:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:61:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:15:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:15:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:15:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:15:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:12:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:12:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:12:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:12:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:13:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:13:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:13:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:13:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:14:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:14:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:14:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:14:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:31:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:31:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:31:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:31:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:28:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:28:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:28:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:28:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:30:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:30:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:30:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:30:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:29:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:29:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:29:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:29:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:47:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:47:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:47:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:47:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:44:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:44:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:44:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:44:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:45:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:45:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:45:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:45:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:46:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:46:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:46:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:46:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:51:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:51:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:51:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:51:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:48:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:48:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:48:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:48:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:49:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:49:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:49:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:49:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:50:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:50:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:50:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:50:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:3:sptReg_inst|reg_o.n[5]          ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:3:sptReg_inst|reg_o.n[6]          ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:3:sptReg_inst|reg_o.n[8]          ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:3:sptReg_inst|reg_o.n[7]          ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:0:sptReg_inst|reg_o.n[6]          ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:0:sptReg_inst|reg_o.n[5]          ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:0:sptReg_inst|reg_o.n[8]          ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:0:sptReg_inst|reg_o.n[7]          ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:2:sptReg_inst|reg_o.n[6]          ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:2:sptReg_inst|reg_o.n[5]          ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:2:sptReg_inst|reg_o.n[8]          ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:2:sptReg_inst|reg_o.n[7]          ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:1:sptReg_inst|reg_o.n[6]          ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:1:sptReg_inst|reg_o.n[5]          ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:1:sptReg_inst|reg_o.n[8]          ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:1:sptReg_inst|reg_o.n[7]          ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:19:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:19:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:19:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:19:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:16:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:16:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:16:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:16:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:17:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:17:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:17:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:17:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:18:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:18:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:18:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:18:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:35:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:35:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:35:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:35:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:32:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:32:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:32:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:32:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:34:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:34:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:34:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:34:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:33:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:33:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:33:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:33:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:55:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:55:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:55:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:55:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:52:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:52:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:52:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:52:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:53:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:53:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:53:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:53:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:54:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:54:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:54:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:54:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:7:sptReg_inst|reg_o.n[6]          ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:7:sptReg_inst|reg_o.n[5]          ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:7:sptReg_inst|reg_o.n[8]          ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:7:sptReg_inst|reg_o.n[7]          ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:4:sptReg_inst|reg_o.n[6]          ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:4:sptReg_inst|reg_o.n[5]          ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:4:sptReg_inst|reg_o.n[8]          ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:4:sptReg_inst|reg_o.n[7]          ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:6:sptReg_inst|reg_o.n[6]          ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:6:sptReg_inst|reg_o.n[5]          ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:6:sptReg_inst|reg_o.n[8]          ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:6:sptReg_inst|reg_o.n[7]          ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:5:sptReg_inst|reg_o.n[6]          ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:5:sptReg_inst|reg_o.n[5]          ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:5:sptReg_inst|reg_o.n[8]          ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:5:sptReg_inst|reg_o.n[7]          ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:39:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:39:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:39:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:39:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:36:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:36:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:36:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:36:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:38:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:38:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:38:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:38:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:37:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:37:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:37:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:37:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:23:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:23:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:23:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:23:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:20:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:20:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:20:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:20:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:21:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:21:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:21:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:21:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:22:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:22:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:22:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:22:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:59:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:59:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:59:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:59:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:11:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:11:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:11:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:11:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:43:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:43:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:43:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:43:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:27:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:27:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:27:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:27:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:56:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:56:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:56:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:56:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:8:sptReg_inst|reg_o.n[6]          ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:8:sptReg_inst|reg_o.n[5]          ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:8:sptReg_inst|reg_o.n[8]          ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:8:sptReg_inst|reg_o.n[7]          ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:24:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:24:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:24:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:24:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:40:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:40:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:40:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:40:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:58:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:58:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:58:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:58:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:10:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:10:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:10:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:10:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:26:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:26:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:26:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:26:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:42:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:42:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:42:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:42:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:57:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:57:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:57:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:57:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:9:sptReg_inst|reg_o.n[6]          ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:9:sptReg_inst|reg_o.n[5]          ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:9:sptReg_inst|reg_o.n[8]          ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:9:sptReg_inst|reg_o.n[7]          ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:41:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:41:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:41:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:41:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:25:sptReg_inst|reg_o.n[5]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:25:sptReg_inst|reg_o.n[6]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:25:sptReg_inst|reg_o.n[8]         ; 16      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:25:sptReg_inst|reg_o.n[7]         ; 16      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|WZ[8]~100                                       ; 16      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|RegAddrB[2]~2                                   ; 16      ;
; target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|Selector194~2                                                                            ; 16      ;
; target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|WideOr7~1                                                                                ; 16      ;
; target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|Selector178~4                                                                            ; 16      ;
; target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|WideOr5~2                                                                                ; 16      ;
; target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|Selector225~0                                                                            ; 16      ;
; target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|Selector172~1                                                                            ; 16      ;
; target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|Selector195~1                                                                            ; 16      ;
; target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|left_ctrl.md_left~0                                                                      ; 16      ;
; target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|WideOr55~1                                                                               ; 16      ;
; target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|WideOr55~0                                                                               ; 16      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|A[15]~38                                        ; 16      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|TState[1]                                       ; 16      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|XY_State[1]                                     ; 16      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|Equal4~1                                        ; 16      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|RegAddrC[2]                                     ; 16      ;
; target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|address~5                                                                                ; 16      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|process_4~0                                                                               ; 16      ;
; sdram:sdram|refresh                                                                                                                                   ; 16      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|A[9]                                            ; 16      ;
; SPI_SS4~input                                                                                                                                         ; 15      ;
; SPI_SS2~input                                                                                                                                         ; 15      ;
; mist_video:mist_video|osd:osd|hsD                                                                                                                     ; 15      ;
; target_top:target_top|Sound_Board:Sound_Board|YM2149:ay_3_8910_2|Mux2~1                                                                               ; 15      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|WZ[8]~96                                        ; 15      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|PC[15]~13                                       ; 15      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|T80_ALU:alu|Mux12~0                             ; 15      ;
; target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|Selector140                                                                              ; 15      ;
; target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|Selector152~2                                                                            ; 15      ;
; target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|Mux90~4                                                                                  ; 15      ;
; target_top:target_top|Sound_Board:Sound_Board|cpu_di~1                                                                                                ; 15      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|tilemapCtl:\GEN_TILEMAP_1:foreground_mapctl_inst|ctl_o.tile_a[8]~0                        ; 15      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|DI_Reg[5]                                              ; 15      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|DI_Reg[6]                                              ; 15      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|DI_Reg[3]                                              ; 15      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|T80_MCode:mcode|Mux131~2                        ; 15      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|F[0]                                            ; 15      ;
; snd_vma_r2                                                                                                                                            ; 15      ;
; sdram:sdram|t[1]                                                                                                                                      ; 15      ;
; sdram:sdram|t[2]                                                                                                                                      ; 15      ;
; mist_video:mist_video|cofi:cofi|red_out[2]                                                                                                            ; 15      ;
; mist_video:mist_video|cofi:cofi|red_out[1]                                                                                                            ; 15      ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|A[11]                                           ; 15      ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|pal_a[2]~75                                        ; 14      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                                                                                                           ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                 ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; mist_video:mist_video|osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_dle1:auto_generated|ALTSYNCRAM                                                                            ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 2    ; None ; M9K_X22_Y2_N0, M9K_X22_Y1_N0                                                             ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; mist_video:mist_video|scandoubler:scandoubler|altsyncram:sd_buffer_rtl_0|altsyncram_o2e1:auto_generated|ALTSYNCRAM                                                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4096         ; 12           ; 4096         ; 12           ; yes                    ; no                      ; yes                    ; no                      ; 49152 ; 4096                        ; 12                          ; 4096                        ; 12                          ; 49152               ; 6    ; None ; M9K_X33_Y3_N0, M9K_X22_Y5_N0, M9K_X33_Y5_N0, M9K_X33_Y4_N0, M9K_X22_Y4_N0, M9K_X22_Y3_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:\BLK_SCROLL:horizon_scrollram_inst|altsyncram:altsyncram_component|altsyncram_m9d2:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Single Clock ; 32           ; 16           ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 32                          ; 16                          ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X33_Y24_N0                                                                           ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:\BLK_VRAM:cram_inst|altsyncram:altsyncram_component|altsyncram_phd2:auto_generated|ALTSYNCRAM                ; AUTO ; True Dual Port   ; Single Clock ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 4    ; None ; M9K_X33_Y31_N0, M9K_X33_Y25_N0, M9K_X33_Y27_N0, M9K_X33_Y26_N0                           ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:\BLK_VRAM:textram_inst|altsyncram:altsyncram_component|altsyncram_2jd2:auto_generated|ALTSYNCRAM             ; AUTO ; True Dual Port   ; Single Clock ; 2048         ; 16           ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 2048                        ; 16                          ; 4096                        ; 8                           ; 32768               ; 4    ; None ; M9K_X22_Y28_N0, M9K_X22_Y30_N0, M9K_X22_Y29_N0, M9K_X22_Y31_N0                           ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:\BLK_VRAM:vram_inst|altsyncram:altsyncram_component|altsyncram_phd2:auto_generated|ALTSYNCRAM                ; AUTO ; True Dual Port   ; Single Clock ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 4    ; None ; M9K_X33_Y29_N0, M9K_X33_Y30_N0, M9K_X33_Y28_N0, M9K_X33_Y32_N0                           ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:pal2_b|altsyncram:altsyncram_component|altsyncram_nbd2:auto_generated|ALTSYNCRAM                             ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 256                         ; 4                           ; 256                         ; 4                           ; 1024                ; 1    ; None ; M9K_X22_Y22_N0                                                                           ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:pal2_g|altsyncram:altsyncram_component|altsyncram_nbd2:auto_generated|ALTSYNCRAM                             ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 256                         ; 4                           ; 256                         ; 4                           ; 1024                ; 1    ; None ; M9K_X22_Y23_N0                                                                           ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:pal2_r|altsyncram:altsyncram_component|altsyncram_nbd2:auto_generated|ALTSYNCRAM                             ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1    ; None ; M9K_X22_Y27_N0                                                                           ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:pal_b|altsyncram:altsyncram_component|altsyncram_nbd2:auto_generated|ALTSYNCRAM                              ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 256                         ; 4                           ; 256                         ; 4                           ; 1024                ; 1    ; None ; M9K_X22_Y24_N0                                                                           ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:pal_g|altsyncram:altsyncram_component|altsyncram_nbd2:auto_generated|ALTSYNCRAM                              ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1    ; None ; M9K_X22_Y26_N0                                                                           ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:pal_r|altsyncram:altsyncram_component|altsyncram_nbd2:auto_generated|ALTSYNCRAM                              ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1    ; None ; M9K_X22_Y25_N0                                                                           ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:sp_pal_b|altsyncram:altsyncram_component|altsyncram_nbd2:auto_generated|ALTSYNCRAM                           ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 256                         ; 4                           ; 256                         ; 4                           ; 1024                ; 1    ; None ; M9K_X22_Y20_N0                                                                           ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:sp_pal_g|altsyncram:altsyncram_component|altsyncram_nbd2:auto_generated|ALTSYNCRAM                           ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 256                         ; 4                           ; 256                         ; 4                           ; 1024                ; 1    ; None ; M9K_X22_Y19_N0                                                                           ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|dpram:sp_pal_r|altsyncram:altsyncram_component|altsyncram_nbd2:auto_generated|ALTSYNCRAM                           ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 256                         ; 4                           ; 256                         ; 4                           ; 1024                ; 1    ; None ; M9K_X22_Y18_N0                                                                           ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|spram:wram_inst|altsyncram:altsyncram_component|altsyncram_88g1:auto_generated|ALTSYNCRAM                          ; AUTO ; Single Port      ; Single Clock ; 4096         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768 ; 4096                        ; 8                           ; --                          ; --                          ; 32768               ; 4    ; None ; M9K_X33_Y22_N0, M9K_X33_Y21_N0, M9K_X22_Y21_N0, M9K_X33_Y23_N0                           ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; target_top:target_top|Sound_Board:Sound_Board|spram:cpu_ram|altsyncram:altsyncram_component|altsyncram_45g1:auto_generated|ALTSYNCRAM                                          ; AUTO ; Single Port      ; Single Clock ; 128          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1024  ; 128                         ; 8                           ; --                          ; --                          ; 1024                ; 1    ; None ; M9K_X22_Y32_N0                                                                           ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 3           ; 2                   ; 132               ;
; Simple Multipliers (18-bit)           ; 0           ; 1                   ; 66                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 66                ;
; Embedded Multiplier 9-bit elements    ; 3           ; 2                   ; 132               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 3           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------------+---------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                              ; Mode                      ; Location          ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+---------------------------------------------------------------------------------------------------+---------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult0|mult_4at:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X13_Y5_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult0|mult_4at:auto_generated|mac_mult1 ;                           ; DSPMULT_X13_Y5_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult1|mult_4at:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X13_Y5_N3  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult1|mult_4at:auto_generated|mac_mult1 ;                           ; DSPMULT_X13_Y5_N1 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult2|mult_4at:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X13_Y4_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mist_video:mist_video|scandoubler:scandoubler|lpm_mult:Mult2|mult_4at:auto_generated|mac_mult1 ;                           ; DSPMULT_X13_Y4_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+---------------------------------------------------------------------------------------------------+---------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 34,632 / 71,559 ( 48 % ) ;
; C16 interconnects     ; 682 / 2,597 ( 26 % )     ;
; C4 interconnects      ; 18,756 / 46,848 ( 40 % ) ;
; Direct links          ; 5,870 / 71,559 ( 8 % )   ;
; Global clocks         ; 8 / 20 ( 40 % )          ;
; Local interconnects   ; 12,395 / 24,624 ( 50 % ) ;
; R24 interconnects     ; 843 / 2,496 ( 34 % )     ;
; R4 interconnects      ; 22,897 / 62,424 ( 37 % ) ;
+-----------------------+--------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 15.67) ; Number of LABs  (Total = 1395) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 1                              ;
; 2                                           ; 1                              ;
; 3                                           ; 0                              ;
; 4                                           ; 1                              ;
; 5                                           ; 2                              ;
; 6                                           ; 3                              ;
; 7                                           ; 4                              ;
; 8                                           ; 3                              ;
; 9                                           ; 7                              ;
; 10                                          ; 1                              ;
; 11                                          ; 6                              ;
; 12                                          ; 8                              ;
; 13                                          ; 18                             ;
; 14                                          ; 37                             ;
; 15                                          ; 68                             ;
; 16                                          ; 1235                           ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 2.01) ; Number of LABs  (Total = 1395) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 148                            ;
; 1 Clock                            ; 1184                           ;
; 1 Clock enable                     ; 362                            ;
; 1 Sync. clear                      ; 214                            ;
; 1 Sync. load                       ; 192                            ;
; 2 Async. clears                    ; 2                              ;
; 2 Clock enables                    ; 674                            ;
; 2 Clocks                           ; 31                             ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 22.39) ; Number of LABs  (Total = 1395) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 2                              ;
; 2                                            ; 2                              ;
; 3                                            ; 1                              ;
; 4                                            ; 0                              ;
; 5                                            ; 3                              ;
; 6                                            ; 2                              ;
; 7                                            ; 1                              ;
; 8                                            ; 4                              ;
; 9                                            ; 0                              ;
; 10                                           ; 4                              ;
; 11                                           ; 5                              ;
; 12                                           ; 7                              ;
; 13                                           ; 1                              ;
; 14                                           ; 12                             ;
; 15                                           ; 18                             ;
; 16                                           ; 167                            ;
; 17                                           ; 72                             ;
; 18                                           ; 115                            ;
; 19                                           ; 85                             ;
; 20                                           ; 94                             ;
; 21                                           ; 84                             ;
; 22                                           ; 75                             ;
; 23                                           ; 86                             ;
; 24                                           ; 93                             ;
; 25                                           ; 70                             ;
; 26                                           ; 79                             ;
; 27                                           ; 38                             ;
; 28                                           ; 17                             ;
; 29                                           ; 16                             ;
; 30                                           ; 21                             ;
; 31                                           ; 29                             ;
; 32                                           ; 192                            ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 9.61) ; Number of LABs  (Total = 1395) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 0                              ;
; 1                                               ; 4                              ;
; 2                                               ; 174                            ;
; 3                                               ; 21                             ;
; 4                                               ; 51                             ;
; 5                                               ; 63                             ;
; 6                                               ; 64                             ;
; 7                                               ; 83                             ;
; 8                                               ; 119                            ;
; 9                                               ; 112                            ;
; 10                                              ; 97                             ;
; 11                                              ; 95                             ;
; 12                                              ; 116                            ;
; 13                                              ; 87                             ;
; 14                                              ; 84                             ;
; 15                                              ; 63                             ;
; 16                                              ; 72                             ;
; 17                                              ; 26                             ;
; 18                                              ; 24                             ;
; 19                                              ; 13                             ;
; 20                                              ; 5                              ;
; 21                                              ; 3                              ;
; 22                                              ; 8                              ;
; 23                                              ; 3                              ;
; 24                                              ; 3                              ;
; 25                                              ; 2                              ;
; 26                                              ; 2                              ;
; 27                                              ; 0                              ;
; 28                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 22.96) ; Number of LABs  (Total = 1395) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 0                              ;
; 2                                            ; 3                              ;
; 3                                            ; 9                              ;
; 4                                            ; 4                              ;
; 5                                            ; 5                              ;
; 6                                            ; 4                              ;
; 7                                            ; 4                              ;
; 8                                            ; 7                              ;
; 9                                            ; 3                              ;
; 10                                           ; 9                              ;
; 11                                           ; 9                              ;
; 12                                           ; 14                             ;
; 13                                           ; 18                             ;
; 14                                           ; 30                             ;
; 15                                           ; 21                             ;
; 16                                           ; 212                            ;
; 17                                           ; 37                             ;
; 18                                           ; 45                             ;
; 19                                           ; 53                             ;
; 20                                           ; 40                             ;
; 21                                           ; 69                             ;
; 22                                           ; 71                             ;
; 23                                           ; 73                             ;
; 24                                           ; 100                            ;
; 25                                           ; 61                             ;
; 26                                           ; 49                             ;
; 27                                           ; 48                             ;
; 28                                           ; 46                             ;
; 29                                           ; 45                             ;
; 30                                           ; 51                             ;
; 31                                           ; 45                             ;
; 32                                           ; 45                             ;
; 33                                           ; 52                             ;
; 34                                           ; 38                             ;
; 35                                           ; 28                             ;
; 36                                           ; 21                             ;
; 37                                           ; 23                             ;
; 38                                           ; 3                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 70        ; 36           ; 70        ; 0            ; 0            ; 70        ; 70        ; 0            ; 70        ; 70        ; 62           ; 0            ; 0            ; 0            ; 24           ; 62           ; 0            ; 24           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 70        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 34           ; 0         ; 70           ; 70           ; 0         ; 0         ; 70           ; 0         ; 0         ; 8            ; 70           ; 70           ; 70           ; 46           ; 8            ; 70           ; 46           ; 70           ; 70           ; 70           ; 70           ; 70           ; 70           ; 70           ; 70           ; 70           ; 0         ; 70           ; 70           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; LED                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_HS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_VS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUDIO_L            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUDIO_R            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[0]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[1]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[2]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[3]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[4]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[5]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[6]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[7]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[8]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[9]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[10]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[11]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[12]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQML         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQMH         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_nWE          ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_nCAS         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_nRAS         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_nCS          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_BA[0]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_BA[1]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_CLK          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_CKE          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_DO             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[0]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[1]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[2]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[3]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[4]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[5]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[6]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[7]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[8]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[9]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[10]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[11]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[12]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[13]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[14]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[15]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_27           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_DI             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_SS2            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_SCK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CONF_DATA0         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_SS4            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_SS3            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------------+
; Fitter Device Options                                                                  ;
+------------------------------------------------------------------+---------------------+
; Option                                                           ; Setting             ;
+------------------------------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                 ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                 ;
; Enable device-wide output enable (DEV_OE)                        ; Off                 ;
; Enable INIT_DONE output                                          ; Off                 ;
; Configuration scheme                                             ; Passive Serial      ;
; Error detection CRC                                              ; Off                 ;
; Enable open drain on CRC_ERROR pin                               ; Off                 ;
; Enable input tri-state on active configuration pins in user mode ; Off                 ;
; Configuration Voltage Level                                      ; Auto                ;
; Force Configuration Voltage Level                                ; On                  ;
; nCEO                                                             ; Unreserved          ;
; Data[0]                                                          ; Unreserved          ;
; Data[1]/ASDO                                                     ; Unreserved          ;
; Data[7..2]                                                       ; Unreserved          ;
; FLASH_nCE/nCSO                                                   ; Unreserved          ;
; Other Active Parallel pins                                       ; Unreserved          ;
; DCLK                                                             ; As input tri-stated ;
; Base pin-out file on sameframe device                            ; Off                 ;
+------------------------------------------------------------------+---------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                         ;
+-------------------------------------------------+-------------------------------------------------+-------------------+
; Source Clock(s)                                 ; Destination Clock(s)                            ; Delay Added in ns ;
+-------------------------------------------------+-------------------------------------------------+-------------------+
; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 23.0              ;
; I/O                                             ; SPI_SCK                                         ; 10.6              ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 7.5               ;
; pll|altpll_component|auto_generated|pll1|clk[2] ; pll|altpll_component|auto_generated|pll1|clk[2] ; 2.4               ;
+-------------------------------------------------+-------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                ; Destination Register                                                                                                                               ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; SPI_SCK                                                                                                                                        ; user_io:user_io|bit_cnt[0]                                                                                                                         ; 1.051             ;
; sdram:sdram|chr2_q[5]                                                                                                                          ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|tilemapCtl:\GEN_TILEMAP_2:background_mapctl_inst|tile_d_r[21]                          ; 0.471             ;
; sdram:sdram|chr2_q[4]                                                                                                                          ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|tilemapCtl:\GEN_TILEMAP_2:background_mapctl_inst|tile_d_r[20]                          ; 0.471             ;
; sdram:sdram|chr2_q[3]                                                                                                                          ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|tilemapCtl:\GEN_TILEMAP_2:background_mapctl_inst|tile_d_r[19]                          ; 0.471             ;
; sdram:sdram|chr2_q[2]                                                                                                                          ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|tilemapCtl:\GEN_TILEMAP_2:background_mapctl_inst|tile_d_r[18]                          ; 0.471             ;
; sdram:sdram|chr2_q[1]                                                                                                                          ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|tilemapCtl:\GEN_TILEMAP_2:background_mapctl_inst|tile_d_r[17]                          ; 0.471             ;
; sdram:sdram|chr2_q[0]                                                                                                                          ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|tilemapCtl:\GEN_TILEMAP_2:background_mapctl_inst|tile_d_r[16]                          ; 0.471             ;
; sdram:sdram|chr2_q[22]                                                                                                                         ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|tilemapCtl:\GEN_TILEMAP_2:background_mapctl_inst|tile_d_r[6]                           ; 0.471             ;
; sdram:sdram|chr2_q[21]                                                                                                                         ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|tilemapCtl:\GEN_TILEMAP_2:background_mapctl_inst|tile_d_r[5]                           ; 0.471             ;
; sdram:sdram|chr2_q[20]                                                                                                                         ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|tilemapCtl:\GEN_TILEMAP_2:background_mapctl_inst|tile_d_r[4]                           ; 0.471             ;
; sdram:sdram|chr2_q[19]                                                                                                                         ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|tilemapCtl:\GEN_TILEMAP_2:background_mapctl_inst|tile_d_r[3]                           ; 0.471             ;
; sdram:sdram|chr2_q[18]                                                                                                                         ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|tilemapCtl:\GEN_TILEMAP_2:background_mapctl_inst|tile_d_r[2]                           ; 0.471             ;
; sdram:sdram|chr2_q[17]                                                                                                                         ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|tilemapCtl:\GEN_TILEMAP_2:background_mapctl_inst|tile_d_r[1]                           ; 0.471             ;
; sdram:sdram|chr2_q[23]                                                                                                                         ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|tilemapCtl:\GEN_TILEMAP_2:background_mapctl_inst|tile_d_r[7]                           ; 0.412             ;
; mist_video:mist_video|scandoubler:scandoubler|hcnt[8]                                                                                          ; mist_video:mist_video|scandoubler:scandoubler|altsyncram:sd_buffer_rtl_0|altsyncram_o2e1:auto_generated|ram_block1a3~porta_address_reg0            ; 0.321             ;
; mist_video:mist_video|scandoubler:scandoubler|hcnt[7]                                                                                          ; mist_video:mist_video|scandoubler:scandoubler|altsyncram:sd_buffer_rtl_0|altsyncram_o2e1:auto_generated|ram_block1a3~porta_address_reg0            ; 0.321             ;
; mist_video:mist_video|scandoubler:scandoubler|hcnt[9]                                                                                          ; mist_video:mist_video|scandoubler:scandoubler|altsyncram:sd_buffer_rtl_0|altsyncram_o2e1:auto_generated|ram_block1a3~porta_address_reg0            ; 0.320             ;
; mist_video:mist_video|scandoubler:scandoubler|hcnt[6]                                                                                          ; mist_video:mist_video|scandoubler:scandoubler|altsyncram:sd_buffer_rtl_0|altsyncram_o2e1:auto_generated|ram_block1a3~porta_address_reg0            ; 0.320             ;
; mist_video:mist_video|scandoubler:scandoubler|hcnt[5]                                                                                          ; mist_video:mist_video|scandoubler:scandoubler|altsyncram:sd_buffer_rtl_0|altsyncram_o2e1:auto_generated|ram_block1a3~porta_address_reg0            ; 0.320             ;
; mist_video:mist_video|scandoubler:scandoubler|hcnt[4]                                                                                          ; mist_video:mist_video|scandoubler:scandoubler|altsyncram:sd_buffer_rtl_0|altsyncram_o2e1:auto_generated|ram_block1a3~porta_address_reg0            ; 0.320             ;
; mist_video:mist_video|scandoubler:scandoubler|hcnt[10]                                                                                         ; mist_video:mist_video|scandoubler:scandoubler|altsyncram:sd_buffer_rtl_0|altsyncram_o2e1:auto_generated|ram_block1a3~porta_address_reg0            ; 0.320             ;
; SPI_SS2                                                                                                                                        ; data_io:data_io|cnt[0]                                                                                                                             ; 0.306             ;
; sdram:sdram|sp_q[15]                                                                                                                           ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:45:sptCtl_inst|rowStore[31] ; 0.279             ;
; sdram:sdram|sp_q[16]                                                                                                                           ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:32:sptCtl_inst|rowStore[0]  ; 0.267             ;
; sdram:sdram|sp_q[23]                                                                                                                           ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:32:sptCtl_inst|rowStore[15] ; 0.218             ;
; sdram:sdram|chr1_q[7]                                                                                                                          ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|tilemapCtl:\GEN_TILEMAP_1:foreground_mapctl_inst|ctl_o.pal_a[0]                        ; 0.217             ;
; sdram:sdram|chr1_q[0]                                                                                                                          ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|tilemapCtl:\GEN_TILEMAP_1:foreground_mapctl_inst|ctl_o.pal_a[0]                        ; 0.165             ;
; sdram:sdram|chr1_q[16]                                                                                                                         ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|tilemapCtl:\GEN_TILEMAP_1:foreground_mapctl_inst|tile_d_r[0]                           ; 0.153             ;
; sdram:sdram|chr1_q[22]                                                                                                                         ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|tilemapCtl:\GEN_TILEMAP_1:foreground_mapctl_inst|tile_d_r[5]                           ; 0.136             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:48:sptCtl_inst|yMatNext ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:48:sptCtl_inst|rowStore[0]  ; 0.113             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:25:sptReg_inst|reg_o.yflip ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:25:sptCtl_inst|ctl_o.a[1]   ; 0.113             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:21:sptReg_inst|reg_o.yflip ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:21:sptCtl_inst|ctl_o.a[1]   ; 0.113             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:17:sptReg_inst|reg_o.yflip ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:17:sptCtl_inst|ctl_o.a[1]   ; 0.113             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:29:sptReg_inst|reg_o.yflip ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:29:sptCtl_inst|ctl_o.a[1]   ; 0.113             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:22:sptReg_inst|reg_o.yflip ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:22:sptCtl_inst|ctl_o.a[1]   ; 0.113             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:18:sptReg_inst|reg_o.yflip ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:18:sptCtl_inst|ctl_o.a[1]   ; 0.113             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:30:sptReg_inst|reg_o.yflip ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:30:sptCtl_inst|ctl_o.a[1]   ; 0.113             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:20:sptReg_inst|reg_o.yflip ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:20:sptCtl_inst|ctl_o.a[1]   ; 0.113             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:16:sptReg_inst|reg_o.yflip ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:16:sptCtl_inst|ctl_o.a[1]   ; 0.113             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:28:sptReg_inst|reg_o.yflip ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:28:sptCtl_inst|ctl_o.a[1]   ; 0.113             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:23:sptReg_inst|reg_o.yflip ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:23:sptCtl_inst|ctl_o.a[1]   ; 0.113             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:31:sptReg_inst|reg_o.yflip ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:31:sptCtl_inst|ctl_o.a[1]   ; 0.113             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:41:sptReg_inst|reg_o.yflip ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:41:sptCtl_inst|ctl_o.a[3]   ; 0.113             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:45:sptReg_inst|reg_o.yflip ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:45:sptCtl_inst|ctl_o.a[1]   ; 0.113             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:40:sptReg_inst|reg_o.yflip ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:40:sptCtl_inst|ctl_o.a[1]   ; 0.113             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:43:sptReg_inst|reg_o.yflip ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:43:sptCtl_inst|ctl_o.a[1]   ; 0.113             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:6:sptReg_inst|reg_o.yflip  ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:6:sptCtl_inst|ctl_o.a[1]    ; 0.113             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:2:sptReg_inst|reg_o.yflip  ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:2:sptCtl_inst|ctl_o.a[2]    ; 0.113             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:14:sptReg_inst|reg_o.yflip ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:14:sptCtl_inst|ctl_o.a[1]   ; 0.113             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:13:sptReg_inst|reg_o.yflip ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:13:sptCtl_inst|ctl_o.a[1]   ; 0.113             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:8:sptReg_inst|reg_o.yflip  ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:8:sptCtl_inst|ctl_o.a[1]    ; 0.113             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:11:sptReg_inst|reg_o.yflip ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:11:sptCtl_inst|ctl_o.a[1]   ; 0.113             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:3:sptReg_inst|reg_o.yflip  ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:3:sptCtl_inst|ctl_o.a[1]    ; 0.113             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:54:sptReg_inst|reg_o.n[1]  ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:54:sptCtl_inst|ctl_o.a[6]   ; 0.113             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:54:sptReg_inst|reg_o.yflip ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:54:sptCtl_inst|ctl_o.a[1]   ; 0.113             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:53:sptReg_inst|reg_o.yflip ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:53:sptCtl_inst|ctl_o.a[1]   ; 0.113             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:55:sptReg_inst|reg_o.yflip ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:55:sptCtl_inst|ctl_o.a[1]   ; 0.113             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:58:sptReg_inst|reg_o.yflip ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:58:sptCtl_inst|ctl_o.a[3]   ; 0.113             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:59:sptReg_inst|reg_o.yflip ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:59:sptCtl_inst|ctl_o.a[1]   ; 0.113             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:50:sptReg_inst|reg_o.yflip ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:50:sptCtl_inst|ctl_o.a[1]   ; 0.113             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:48:sptReg_inst|reg_o.yflip ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:48:sptCtl_inst|ctl_o.a[1]   ; 0.113             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:51:sptReg_inst|reg_o.yflip ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:51:sptCtl_inst|ctl_o.a[1]   ; 0.113             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:62:sptReg_inst|reg_o.yflip ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:62:sptCtl_inst|ctl_o.a[0]   ; 0.113             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:25:sptReg_inst|reg_o.n[0]  ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:25:sptCtl_inst|ctl_o.a[5]   ; 0.112             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:10:sptReg_inst|reg_o.n[0]  ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:10:sptCtl_inst|ctl_o.a[5]   ; 0.112             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:14:sptReg_inst|reg_o.n[0]  ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:14:sptCtl_inst|ctl_o.a[5]   ; 0.112             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:40:sptReg_inst|reg_o.n[0]  ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:40:sptCtl_inst|ctl_o.a[5]   ; 0.112             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:56:sptReg_inst|reg_o.n[0]  ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:56:sptCtl_inst|ctl_o.a[5]   ; 0.112             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:4:sptReg_inst|reg_o.n[0]   ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:4:sptCtl_inst|ctl_o.a[5]    ; 0.112             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:27:sptReg_inst|reg_o.n[0]  ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:27:sptCtl_inst|ctl_o.a[5]   ; 0.112             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:25:sptReg_inst|reg_o.n[1]  ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:25:sptCtl_inst|ctl_o.a[6]   ; 0.112             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:23:sptReg_inst|reg_o.n[1]  ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:23:sptCtl_inst|ctl_o.a[6]   ; 0.112             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:38:sptReg_inst|reg_o.n[1]  ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:38:sptCtl_inst|ctl_o.a[6]   ; 0.112             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:44:sptReg_inst|reg_o.yflip ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:44:sptCtl_inst|ctl_o.a[1]   ; 0.112             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:13:sptReg_inst|reg_o.n[1]  ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:13:sptCtl_inst|ctl_o.a[6]   ; 0.112             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:4:sptReg_inst|reg_o.n[1]   ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:4:sptCtl_inst|ctl_o.a[6]    ; 0.112             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:3:sptReg_inst|reg_o.n[1]   ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:3:sptCtl_inst|ctl_o.a[6]    ; 0.112             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:53:sptReg_inst|reg_o.n[1]  ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:53:sptCtl_inst|ctl_o.a[6]   ; 0.112             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:56:sptReg_inst|reg_o.n[1]  ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:56:sptCtl_inst|ctl_o.a[6]   ; 0.112             ;
; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|XY_State[1]                              ; target_top:target_top|PACE:pace_inst|platform:platform_inst|Z80:\BLK_CPU:cpu_inst|T80se:Z80_uP|T80:u0|RegAddrC[2]                                  ; 0.112             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:21:sptCtl_inst|ld_r     ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:21:sptCtl_inst|ctl_o.a[4]   ; 0.110             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:20:sptCtl_inst|ld_r     ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:20:sptCtl_inst|ctl_o.a[4]   ; 0.110             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:39:sptCtl_inst|ld_r     ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:39:sptCtl_inst|ctl_o.a[4]   ; 0.110             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:5:sptCtl_inst|ld_r      ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:5:sptCtl_inst|ctl_o.a[4]    ; 0.110             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:7:sptCtl_inst|ld_r      ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:7:sptCtl_inst|ctl_o.a[4]    ; 0.110             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:54:sptCtl_inst|ld_r     ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:54:sptCtl_inst|ctl_o.a[4]   ; 0.110             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:53:sptCtl_inst|ld_r     ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:53:sptCtl_inst|ctl_o.a[4]   ; 0.110             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:52:sptCtl_inst|ld_r     ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:52:sptCtl_inst|ctl_o.a[4]   ; 0.110             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:9:sptCtl_inst|ld_r      ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:9:sptCtl_inst|ctl_o.a[4]    ; 0.110             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:26:sptCtl_inst|ld_r     ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:26:sptCtl_inst|ctl_o.a[4]   ; 0.110             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:8:sptCtl_inst|ld_r      ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:8:sptCtl_inst|ctl_o.a[4]    ; 0.110             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:33:sptCtl_inst|ld_r     ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:33:sptCtl_inst|ctl_o.a[4]   ; 0.110             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:16:sptCtl_inst|ld_r     ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:16:sptCtl_inst|ctl_o.a[4]   ; 0.110             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:2:sptCtl_inst|ld_r      ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:2:sptCtl_inst|ctl_o.a[4]    ; 0.110             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:45:sptCtl_inst|ld_r     ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:45:sptCtl_inst|ctl_o.a[4]   ; 0.110             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:47:sptCtl_inst|ld_r     ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:47:sptCtl_inst|ctl_o.a[4]   ; 0.110             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:12:sptCtl_inst|ld_r     ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:12:sptCtl_inst|ctl_o.a[4]   ; 0.110             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:61:sptCtl_inst|ld_r     ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:61:sptCtl_inst|ctl_o.a[4]   ; 0.110             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|sptReg:\GEN_REGS:26:sptReg_inst|reg_o.yflip ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|spritectl:\GEN_REGS:26:sptCtl_inst|ctl_o.a[3]   ; 0.109             ;
; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|ld_r[21]                                    ; target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|ld_r[22]                                        ; 0.093             ;
+------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE22F17C8 for design "IremM62"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll_mist:pll|altpll:altpll_component|pll_mist_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 8, clock division of 3, and phase shift of 0 degrees (0 ps) for pll_mist:pll|altpll:altpll_component|pll_mist_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 8, clock division of 9, and phase shift of 0 degrees (0 ps) for pll_mist:pll|altpll:altpll_component|pll_mist_altpll:auto_generated|wire_pll1_clk[1] port
    Info (15099): Implementing clock multiplication of 16, clock division of 9, and phase shift of 0 degrees (0 ps) for pll_mist:pll|altpll:altpll_component|pll_mist_altpll:auto_generated|wire_pll1_clk[2] port
Warning (15536): Implemented PLL "pll_aud:pll_aud|altpll:altpll_component|pll_aud_altpll:auto_generated|pll1" as Cyclone IV E PLL type, but with warnings
    Warning (15559): Can't achieve requested value multiplication of 179 for clock output pll_aud:pll_aud|altpll:altpll_component|pll_aud_altpll:auto_generated|wire_pll1_clk[1] of parameter multiplication factor -- achieved value of multiplication of 53
    Warning (15559): Can't achieve requested value division of 54 for clock output pll_aud:pll_aud|altpll:altpll_component|pll_aud_altpll:auto_generated|wire_pll1_clk[1] of parameter division factor -- achieved value of division of 16
    Info (15099): Implementing clock multiplication of 53, clock division of 1600, and phase shift of 0 degrees (0 ps) for pll_aud:pll_aud|altpll:altpll_component|pll_aud_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 53, clock division of 16, and phase shift of 0 degrees (0 ps) for pll_aud:pll_aud|altpll:altpll_component|pll_aud_altpll:auto_generated|wire_pll1_clk[1] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C8 is compatible
    Info (176445): Device EP4CE6F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
Info (169124): Fitter converted 1 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (176127): The parameters of the PLL pll_aud:pll_aud|altpll:altpll_component|pll_aud_altpll:auto_generated|pll1 and the PLL pll_mist:pll|altpll:altpll_component|pll_mist_altpll:auto_generated|pll1 do not have the same values - hence these PLLs cannot be merged
    Info (176120): The values of the parameter "M" do not match for the PLL atoms pll_mist:pll|altpll:altpll_component|pll_mist_altpll:auto_generated|pll1 and PLL pll_aud:pll_aud|altpll:altpll_component|pll_aud_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "M" for the PLL atom pll_mist:pll|altpll:altpll_component|pll_mist_altpll:auto_generated|pll1 is 16
        Info (176121): The value of the parameter "M" for the PLL atom pll_aud:pll_aud|altpll:altpll_component|pll_aud_altpll:auto_generated|pll1 is 53
    Info (176120): The values of the parameter "N" do not match for the PLL atoms pll_mist:pll|altpll:altpll_component|pll_mist_altpll:auto_generated|pll1 and PLL pll_aud:pll_aud|altpll:altpll_component|pll_aud_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "N" for the PLL atom pll_mist:pll|altpll:altpll_component|pll_mist_altpll:auto_generated|pll1 is 1
        Info (176121): The value of the parameter "N" for the PLL atom pll_aud:pll_aud|altpll:altpll_component|pll_aud_altpll:auto_generated|pll1 is 4
    Info (176120): The values of the parameter "LOOP FILTER R" do not match for the PLL atoms pll_mist:pll|altpll:altpll_component|pll_mist_altpll:auto_generated|pll1 and PLL pll_aud:pll_aud|altpll:altpll_component|pll_aud_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "LOOP FILTER R" for the PLL atom pll_mist:pll|altpll:altpll_component|pll_mist_altpll:auto_generated|pll1 is 4000
        Info (176121): The value of the parameter "LOOP FILTER R" for the PLL atom pll_aud:pll_aud|altpll:altpll_component|pll_aud_altpll:auto_generated|pll1 is 10000
    Info (176120): The values of the parameter "Min Lock Period" do not match for the PLL atoms pll_mist:pll|altpll:altpll_component|pll_mist_altpll:auto_generated|pll1 and PLL pll_aud:pll_aud|altpll:altpll_component|pll_aud_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "Min Lock Period" for the PLL atom pll_mist:pll|altpll:altpll_component|pll_mist_altpll:auto_generated|pll1 is 24608
        Info (176121): The value of the parameter "Min Lock Period" for the PLL atom pll_aud:pll_aud|altpll:altpll_component|pll_aud_altpll:auto_generated|pll1 is 20378
    Info (176120): The values of the parameter "Max Lock Period" do not match for the PLL atoms pll_mist:pll|altpll:altpll_component|pll_mist_altpll:auto_generated|pll1 and PLL pll_aud:pll_aud|altpll:altpll_component|pll_aud_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "Max Lock Period" for the PLL atom pll_mist:pll|altpll:altpll_component|pll_mist_altpll:auto_generated|pll1 is 53328
        Info (176121): The value of the parameter "Max Lock Period" for the PLL atom pll_aud:pll_aud|altpll:altpll_component|pll_aud_altpll:auto_generated|pll1 is 44162
Critical Warning (176598): PLL "pll_aud:pll_aud|altpll:altpll_component|pll_aud_altpll:auto_generated|pll1" input clock inclk[0] is not fully compensated because it is fed by a remote clock pin "Pin_E1"
Info (332104): Reading SDC File: 'IremM62.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 37.037 -waveform {0.000 18.518} -name CLOCK_27 CLOCK_27
    Info (332110): create_generated_clock -source {pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 3 -multiply_by 8 -duty_cycle 50.00 -name {pll|altpll_component|auto_generated|pll1|clk[0]} {pll|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 9 -multiply_by 8 -duty_cycle 50.00 -name {pll|altpll_component|auto_generated|pll1|clk[1]} {pll|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 9 -multiply_by 16 -duty_cycle 50.00 -name {pll|altpll_component|auto_generated|pll1|clk[2]} {pll|altpll_component|auto_generated|pll1|clk[2]}
    Info (332110): create_generated_clock -source {pll_aud|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 1600 -multiply_by 53 -duty_cycle 50.00 -name {pll_aud|altpll_component|auto_generated|pll1|clk[0]} {pll_aud|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {pll_aud|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 16 -multiply_by 53 -duty_cycle 50.00 -name {pll_aud|altpll_component|auto_generated|pll1|clk[1]} {pll_aud|altpll_component|auto_generated|pll1|clk[1]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 7 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   37.037     CLOCK_27
    Info (332111): 1118.098 pll_aud|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):   11.180 pll_aud|altpll_component|auto_generated|pll1|clk[1]
    Info (332111):   13.888 pll|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):   41.666 pll|altpll_component|auto_generated|pll1|clk[1]
    Info (332111):   20.833 pll|altpll_component|auto_generated|pll1|clk[2]
    Info (332111):   41.666      SPI_SCK
Info (176353): Automatically promoted node pll_aud:pll_aud|altpll:altpll_component|pll_aud_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_3)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
Info (176353): Automatically promoted node pll_aud:pll_aud|altpll:altpll_component|pll_aud_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_3)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
Info (176353): Automatically promoted node pll_mist:pll|altpll:altpll_component|pll_mist_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL1E0
Info (176353): Automatically promoted node pll_mist:pll|altpll:altpll_component|pll_mist_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node pll_mist:pll|altpll:altpll_component|pll_mist_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C2 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node target_top:target_top|\GEN_RESETS:0:rst_r[2] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node target_top:target_top|PACE:pace_inst|Graphics:graphics_inst|sprite_array:\GEN_SPRITES:sprites_inst|row_a[15]~0
        Info (176357): Destination node target_top:target_top|PACE:pace_inst|platform:platform_inst|\BLK_INTERRUPTS:vblank_r
        Info (176357): Destination node target_top:target_top|Sound_Board:Sound_Board|Add0~34
        Info (176357): Destination node target_top:target_top|Sound_Board:Sound_Board|reset_cnt[5]~0
        Info (176357): Destination node target_top:target_top|Sound_Board:Sound_Board|Add0~37
        Info (176357): Destination node target_top:target_top|Sound_Board:Sound_Board|Add0~40
        Info (176357): Destination node target_top:target_top|Sound_Board:Sound_Board|Add0~43
        Info (176357): Destination node target_top:target_top|Sound_Board:Sound_Board|Add0~44
        Info (176357): Destination node target_top:target_top|Sound_Board:Sound_Board|Add0~45
        Info (176357): Destination node target_top:target_top|Sound_Board:Sound_Board|Add0~46
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node target_top:target_top|Sound_Board:Sound_Board|reset 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|nmi_req
        Info (176357): Destination node target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|state.jsr_state
        Info (176357): Destination node target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|state.int_pcl_state
        Info (176357): Destination node target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|state.rti_cc_state
        Info (176357): Destination node target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|state.vect_hi_state
        Info (176357): Destination node target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|state.fetch_state
        Info (176357): Destination node target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|state.write8_state
        Info (176357): Destination node target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|state.write16_state
        Info (176357): Destination node target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|state.read8_state
        Info (176357): Destination node target_top:target_top|Sound_Board:Sound_Board|cpu68:main_cpu|state.branch_state
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node user_io:user_io|status[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node always2~0
        Info (176357): Destination node reset_count[12]~18
        Info (176357): Destination node user_io:user_io|status[0]~10
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (176235): Finished register packing
    Extra Info (176218): Packed 18 registers into blocks of type Embedded multiplier output
    Extra Info (176218): Packed 16 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 52 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 2 register duplicates
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:14
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:19
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:55
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 34% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 51% of the available device resources in the region that extends from location X32_Y11 to location X42_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:30
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 23.48 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:10
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 23 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin SPI_DO uses I/O standard 3.3-V LVTTL at T2
    Info (169178): Pin SDRAM_DQ[0] uses I/O standard 3.3-V LVTTL at C3
    Info (169178): Pin SDRAM_DQ[1] uses I/O standard 3.3-V LVTTL at C2
    Info (169178): Pin SDRAM_DQ[2] uses I/O standard 3.3-V LVTTL at A4
    Info (169178): Pin SDRAM_DQ[3] uses I/O standard 3.3-V LVTTL at B4
    Info (169178): Pin SDRAM_DQ[4] uses I/O standard 3.3-V LVTTL at A6
    Info (169178): Pin SDRAM_DQ[5] uses I/O standard 3.3-V LVTTL at D6
    Info (169178): Pin SDRAM_DQ[6] uses I/O standard 3.3-V LVTTL at A7
    Info (169178): Pin SDRAM_DQ[7] uses I/O standard 3.3-V LVTTL at B7
    Info (169178): Pin SDRAM_DQ[8] uses I/O standard 3.3-V LVTTL at E6
    Info (169178): Pin SDRAM_DQ[9] uses I/O standard 3.3-V LVTTL at C6
    Info (169178): Pin SDRAM_DQ[10] uses I/O standard 3.3-V LVTTL at B6
    Info (169178): Pin SDRAM_DQ[11] uses I/O standard 3.3-V LVTTL at B5
    Info (169178): Pin SDRAM_DQ[12] uses I/O standard 3.3-V LVTTL at A5
    Info (169178): Pin SDRAM_DQ[13] uses I/O standard 3.3-V LVTTL at B3
    Info (169178): Pin SDRAM_DQ[14] uses I/O standard 3.3-V LVTTL at A3
    Info (169178): Pin SDRAM_DQ[15] uses I/O standard 3.3-V LVTTL at A2
    Info (169178): Pin CLOCK_27 uses I/O standard 3.3-V LVTTL at E1
    Info (169178): Pin SPI_DI uses I/O standard 3.3-V LVTTL at R1
    Info (169178): Pin SPI_SS2 uses I/O standard 3.3-V LVTTL at T4
    Info (169178): Pin SPI_SCK uses I/O standard 3.3-V LVTTL at T3
    Info (169178): Pin SPI_SS4 uses I/O standard 3.3-V LVTTL at G16
    Info (169178): Pin SPI_SS3 uses I/O standard 3.3-V LVTTL at G15
Warning (169203): PCI-clamp diode is not supported in this mode. The following 1 pins must meet the Altera requirements for 3.3V, 3.0V, and 2.5V interfaces if they are connected to devices other than the supported configuration devices. In these cases, Altera recommends termination method as specified in the Application Note 447.
    Info (169178): Pin CONF_DATA0 uses I/O standard 3.3-V LVTTL at H2
Info (144001): Generated suppressed messages file D:/github/Mist_FPGA/Arcade_MiST/IremM62 Hardware/output_files/IremM62.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 13 warnings
    Info: Peak virtual memory: 5199 megabytes
    Info: Processing ended: Tue Dec 26 20:16:42 2023
    Info: Elapsed time: 00:02:26
    Info: Total CPU time (on all processors): 00:02:24


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/github/Mist_FPGA/Arcade_MiST/IremM62 Hardware/output_files/IremM62.fit.smsg.


