# 应变工程技术提升晶体管载流子迁移率的方法

## 应变工程技术的基本原理

应变工程(Strain Engineering)是通过在半导体材料中引入机械应力，改变其晶格常数，从而调控载流子(电子或空穴)迁移率的技术。当半导体材料受到应变时，其能带结构会发生改变，导致有效质量减小或散射几率降低，最终提高载流子迁移率。这项技术已成为现代CMOS工艺中的关键性能增强手段。

应变可分为双轴应变(Biaxial Strain)和单轴应变(Uniaxial Strain)两种基本类型。双轴应变指在平面内两个方向同时施加应变，常见于外延生长异质结构时；单轴应变则是在单一方向施加应力，多通过后续工艺实现。研究表明，单轴应变对迁移率的提升效果通常更显著。

## 常见的应变工程实现方法

### 1. 应力衬垫技术(Stress Liner)

在晶体管制造过程中，通过在栅极两侧沉积具有本征应力的氮化硅(SiN)薄膜来引入应变：
- **拉伸应力衬垫(Tensile Stress Liner)**：提高NMOS中电子迁移率，通常用于覆盖整个晶体管后通过CMP平坦化
- **压缩应力衬垫(Compressive Stress Liner)**：提升PMOS中空穴迁移率，现代工艺常采用双层衬垫结构

典型应力值可达1-2GPa，能使迁移率提升10%-25%。45nm及以下节点普遍采用此技术。

### 2. 硅锗源漏嵌入式技术(eSiGe)

在PMOS的源漏区外延生长嵌入式硅锗(SiGe)材料：
- 锗原子(Ge)比硅原子大约4%，引入压缩应变
- 使空穴迁移率提升50%以上
- 需精确控制锗含量(通常20%-30%)和退火工艺

28nm节点后，该技术常与应力衬垫联用形成叠加效果。

### 3. 碳化硅源漏技术(eSiC)

在NMOS中引入碳化硅(SiC)源漏：
- 碳原子(C)比硅原子小，产生拉伸应变
- 电子迁移率可提升15%-30%
- 工艺难度较高，需解决碳掺杂和界面缺陷问题

### 4. 应力记忆技术(SMT, Stress Memorization Technique)

利用多晶硅栅极和侧墙材料的热膨胀系数差：
1. 高温退火时产生应力
2. 快速冷却"冻结"应力状态
3. 特别适用于FinFET等三维结构

## 应变工程的技术挑战

虽然应变工程技术能显著提升器件性能，但也面临若干挑战：
- **应力松弛(Stress Relaxation)**：高温工艺会导致应力部分释放
- **工艺复杂性增加**：需要精确控制多层薄膜的应力和厚度
- **器件可靠性风险**：高应力可能诱发缺陷增殖
- **三维结构适配**：FinFET/GAA(Gate-All-Around)等新结构需要重新优化应变方案

未来随着器件尺寸持续缩小，应变工程将需要与新材料(如Ge、III-V族化合物)和新器件结构协同优化，以维持性能提升趋势。