Fitter report for de0_tdc
Fri May 18 16:29:28 2018
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. |DE0_TDC|singen:singen1|altsyncram:altsyncram_component|altsyncram_9v91:auto_generated|ALTSYNCRAM
 28. Routing Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. I/O Rules Summary
 35. I/O Rules Details
 36. I/O Rules Matrix
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Estimated Delay Added for Hold Timing Summary
 40. Estimated Delay Added for Hold Timing Details
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Fri May 18 16:29:28 2018      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; de0_tdc                                    ;
; Top-level Entity Name              ; DE0_TDC                                    ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C16F484C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 881 / 15,408 ( 6 % )                       ;
;     Total combinational functions  ; 652 / 15,408 ( 4 % )                       ;
;     Dedicated logic registers      ; 691 / 15,408 ( 4 % )                       ;
; Total registers                    ; 691                                        ;
; Total pins                         ; 49 / 347 ( 14 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 4,096 / 516,096 ( < 1 % )                  ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                            ;
; Total PLLs                         ; 2 / 4 ( 50 % )                             ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V               ;                                       ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------+
; I/O Assignment Warnings                             ;
+--------------+--------------------------------------+
; Pin Name     ; Reason                               ;
+--------------+--------------------------------------+
; LED[0]       ; Missing drive strength and slew rate ;
; LED[1]       ; Missing drive strength and slew rate ;
; LED[2]       ; Missing drive strength and slew rate ;
; LED[3]       ; Missing drive strength and slew rate ;
; LED[4]       ; Missing drive strength and slew rate ;
; LED[5]       ; Missing drive strength and slew rate ;
; LED[6]       ; Missing drive strength and slew rate ;
; LED[7]       ; Missing drive strength and slew rate ;
; MOD          ; Missing drive strength               ;
; MOD_STATIC   ; Missing drive strength               ;
; TRIG         ; Missing drive strength               ;
; DAC_OUT[0]   ; Missing drive strength               ;
; DAC_OUT[1]   ; Missing drive strength               ;
; DAC_OUT[2]   ; Missing drive strength               ;
; DAC_OUT[3]   ; Missing drive strength               ;
; DAC_OUT[4]   ; Missing drive strength               ;
; DAC_OUT[5]   ; Missing drive strength               ;
; DAC_OUT[6]   ; Missing drive strength               ;
; DAC_OUT[7]   ; Missing drive strength               ;
; DAC_WR       ; Missing drive strength               ;
; DAC2_DB[0]   ; Missing drive strength               ;
; DAC2_DB[1]   ; Missing drive strength               ;
; DAC2_DB[2]   ; Missing drive strength               ;
; DAC2_DB[3]   ; Missing drive strength               ;
; DAC2_DB[4]   ; Missing drive strength               ;
; DAC2_DB[5]   ; Missing drive strength               ;
; DAC2_DB[6]   ; Missing drive strength               ;
; DAC2_DB[7]   ; Missing drive strength               ;
; DAC2_WR      ; Missing drive strength               ;
; TEST_SIGNAL  ; Missing drive strength               ;
; TEST_SIGNAL2 ; Missing drive strength               ;
; SPI3_CLK     ; Missing drive strength               ;
; SPI3_MOSI    ; Missing drive strength               ;
; SPI3_SS      ; Missing drive strength               ;
+--------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                        ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Location     ;                ;              ; SPI1_CLK   ; PIN_AB8       ; QSF Assignment ;
; Location     ;                ;              ; SPI1_MOSI  ; PIN_AB10      ; QSF Assignment ;
; Location     ;                ;              ; SPI1_SS    ; PIN_AB5       ; QSF Assignment ;
; I/O Standard ; DE0_TDC        ;              ; SPI1_CLK   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_TDC        ;              ; SPI1_MOSI  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; DE0_TDC        ;              ; SPI1_SS    ; 3.3-V LVTTL   ; QSF Assignment ;
+--------------+----------------+--------------+------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1467 ) ; 0.00 % ( 0 / 1467 )        ; 0.00 % ( 0 / 1467 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1467 ) ; 0.00 % ( 0 / 1467 )        ; 0.00 % ( 0 / 1467 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1449 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 18 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/gitt/ch_d/treshh/DSFD_v4/de0_iii_tdc/output_files/de0_tdc.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 881 / 15,408 ( 6 % )      ;
;     -- Combinational with no register       ; 190                       ;
;     -- Register only                        ; 229                       ;
;     -- Combinational with a register        ; 462                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 213                       ;
;     -- 3 input functions                    ; 155                       ;
;     -- <=2 input functions                  ; 284                       ;
;     -- Register only                        ; 229                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 460                       ;
;     -- arithmetic mode                      ; 192                       ;
;                                             ;                           ;
; Total registers*                            ; 691 / 17,068 ( 4 % )      ;
;     -- Dedicated logic registers            ; 691 / 15,408 ( 4 % )      ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )         ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 65 / 963 ( 7 % )          ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 49 / 347 ( 14 % )         ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )            ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )             ;
;                                             ;                           ;
; Global signals                              ; 6                         ;
; M9Ks                                        ; 1 / 56 ( 2 % )            ;
; Total block memory bits                     ; 4,096 / 516,096 ( < 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 516,096 ( 2 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )           ;
; PLLs                                        ; 2 / 4 ( 50 % )            ;
; Global clocks                               ; 6 / 20 ( 30 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 1% / 0% / 1%              ;
; Peak interconnect usage (total/H/V)         ; 3% / 3% / 3%              ;
; Maximum fan-out                             ; 661                       ;
; Highest non-global fan-out                  ; 661                       ;
; Total fan-out                               ; 4536                      ;
; Average fan-out                             ; 2.76                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 881 / 15408 ( 6 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 190                 ; 0                              ;
;     -- Register only                        ; 229                 ; 0                              ;
;     -- Combinational with a register        ; 462                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 213                 ; 0                              ;
;     -- 3 input functions                    ; 155                 ; 0                              ;
;     -- <=2 input functions                  ; 284                 ; 0                              ;
;     -- Register only                        ; 229                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 460                 ; 0                              ;
;     -- arithmetic mode                      ; 192                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 691                 ; 0                              ;
;     -- Dedicated logic registers            ; 691 / 15408 ( 4 % ) ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 65 / 963 ( 7 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 49                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )     ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 4096                ; 0                              ;
; Total RAM block bits                        ; 9216                ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )       ; 2 / 4 ( 50 % )                 ;
; M9K                                         ; 1 / 56 ( 1 % )      ; 0 / 56 ( 0 % )                 ;
; Clock control block                         ; 0 / 24 ( 0 % )      ; 6 / 24 ( 25 % )                ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 695                 ; 4                              ;
;     -- Registered Input Connections         ; 691                 ; 0                              ;
;     -- Output Connections                   ; 4                   ; 695                            ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 4523                ; 712                            ;
;     -- Registered Connections               ; 2358                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 699                            ;
;     -- hard_block:auto_generated_inst       ; 699                 ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 15                  ; 4                              ;
;     -- Output Ports                         ; 34                  ; 6                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 2                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                    ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLOCK_50 ; G21   ; 6        ; 41           ; 15           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY[0]   ; H2    ; 1        ; 0            ; 21           ; 7            ; 661                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY[1]   ; G3    ; 1        ; 0            ; 23           ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY[2]   ; F1    ; 1        ; 0            ; 23           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SIGNAL   ; AA16  ; 4        ; 28           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[0]    ; J6    ; 1        ; 0            ; 24           ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[1]    ; H5    ; 1        ; 0            ; 27           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[2]    ; H6    ; 1        ; 0            ; 25           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[3]    ; G4    ; 1        ; 0            ; 23           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[4]    ; G5    ; 1        ; 0            ; 27           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[5]    ; J7    ; 1        ; 0            ; 22           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[6]    ; H7    ; 1        ; 0            ; 25           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[7]    ; E3    ; 1        ; 0            ; 26           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[8]    ; E4    ; 1        ; 0            ; 26           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[9]    ; D2    ; 1        ; 0            ; 25           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DAC2_DB[0]   ; T12   ; 4        ; 28           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC2_DB[1]   ; R14   ; 4        ; 39           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC2_DB[2]   ; AB7   ; 3        ; 11           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC2_DB[3]   ; AA9   ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC2_DB[4]   ; AB9   ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC2_DB[5]   ; V15   ; 4        ; 32           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC2_DB[6]   ; T15   ; 4        ; 32           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC2_DB[7]   ; W17   ; 4        ; 35           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC2_WR      ; AB14  ; 4        ; 23           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_OUT[0]   ; V12   ; 4        ; 23           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_OUT[1]   ; W13   ; 4        ; 26           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_OUT[2]   ; U14   ; 4        ; 39           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_OUT[3]   ; AA4   ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_OUT[4]   ; AB4   ; 3        ; 7            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_OUT[5]   ; AA5   ; 3        ; 9            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_OUT[6]   ; AA8   ; 3        ; 16           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_OUT[7]   ; AA10  ; 3        ; 19           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_WR       ; AA13  ; 4        ; 23           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[0]       ; E12   ; 7        ; 21           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LED[1]       ; A13   ; 7        ; 21           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LED[2]       ; D20   ; 6        ; 41           ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LED[3]       ; P7    ; 2        ; 0            ; 5            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LED[4]       ; B6    ; 8        ; 11           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LED[5]       ; H10   ; 8        ; 9            ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LED[6]       ; C17   ; 7        ; 35           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LED[7]       ; E7    ; 8        ; 3            ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MOD          ; AB20  ; 4        ; 37           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MOD_STATIC   ; AA20  ; 4        ; 37           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SPI3_CLK     ; AA14  ; 4        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SPI3_MOSI    ; AA15  ; 4        ; 26           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SPI3_SS      ; AB13  ; 4        ; 23           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TEST_SIGNAL  ; V6    ; 3        ; 1            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TEST_SIGNAL2 ; V7    ; 3        ; 7            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TRIG         ; M20   ; 5        ; 41           ; 14           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; E4       ; DIFFIO_L2p, nRESET          ; Use as regular IO        ; SW[8]                   ; Dual Purpose Pin          ;
; D1       ; DIFFIO_L4n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T17n, PADD11         ; Use as regular IO        ; LED[1]                  ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T10p, DATA15         ; Use as regular IO        ; LED[4]                  ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 17 / 33 ( 52 % ) ; 3.3V          ; --           ;
; 2        ; 1 / 48 ( 2 % )   ; 2.5V          ; --           ;
; 3        ; 10 / 46 ( 22 % ) ; 3.3V          ; --           ;
; 4        ; 16 / 41 ( 39 % ) ; 3.3V          ; --           ;
; 5        ; 1 / 46 ( 2 % )   ; 3.3V          ; --           ;
; 6        ; 3 / 43 ( 7 % )   ; 2.5V          ; --           ;
; 7        ; 3 / 47 ( 6 % )   ; 2.5V          ; --           ;
; 8        ; 3 / 43 ( 7 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 350        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 345        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 336        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 334        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 332        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 328        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 326        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; LED[1]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 312        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 307        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 298        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 296        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 291        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 290        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 284        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 106        ; 3        ; DAC_OUT[3]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA5      ; 108        ; 3        ; DAC_OUT[5]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 123        ; 3        ; DAC_OUT[6]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 126        ; 3        ; DAC2_DB[3]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 132        ; 3        ; DAC_OUT[7]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; DAC_WR                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 140        ; 4        ; SPI3_CLK                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 145        ; 4        ; SPI3_MOSI                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 149        ; 4        ; SIGNAL                                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 169        ; 4        ; MOD_STATIC                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 107        ; 3        ; DAC_OUT[4]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; DAC2_DB[2]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 127        ; 3        ; DAC2_DB[4]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; SPI3_SS                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 141        ; 4        ; DAC2_WR                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 170        ; 4        ; MOD                                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B2       ; 1          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 355        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 351        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 346        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 337        ; 8        ; LED[4]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 335        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 333        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 329        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 327        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 313        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 308        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 299        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 297        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 292        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 289        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 285        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 269        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B22      ; 268        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C1       ; 7          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 6          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 358        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C4       ; 359        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 340        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 339        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; LED[6]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ; 270        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 267        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 266        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; SW[9]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 271        ; 6        ; LED[2]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D21      ; 261        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 260        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 14         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; SW[7]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 4          ; 1        ; SW[8]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ; 363        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E6       ; 362        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 357        ; 8        ; LED[7]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 325        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 317        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 316        ; 7        ; LED[0]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ; 311        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E14      ; 301        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 294        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ; 275        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 255        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 16         ; 1        ; KEY[2]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 15         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 352        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 347        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 348        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 318        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 302        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 306        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 279        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 276        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 274        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 272        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F20      ; 262        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 251        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 250        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; KEY[1]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 17         ; 1        ; SW[3]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 3          ; 1        ; SW[4]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 353        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ; 342        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 341        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 331        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 305        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 295        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 280        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 278        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 277        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 273        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 264        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; CLOCK_50                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 25         ; 1        ; KEY[0]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; SW[1]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; SW[2]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 10         ; 1        ; SW[6]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 343        ; 8        ; LED[5]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 323        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 304        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 303        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 288        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 287        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 259        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 265        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 257        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ; 253        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H21      ; 246        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ; 245        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 29         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 28         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 27         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J4       ; 24         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; SW[0]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 22         ; 1        ; SW[5]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ; 243        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J17      ; 258        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 249        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 241        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 21         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ; 244        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K17      ; 247        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K18      ; 248        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 237        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 50         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 20         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L16      ; 232        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ; 234        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 45         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 44         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 47         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 46         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 51         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ; 65         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M8       ; 66         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M16      ; 222        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 220        ; 5        ; TRIG                                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M21      ; 219        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 218        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ; 49         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 48         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N6       ; 64         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ; 73         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N8       ; 67         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N15      ; 196        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ; 205        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N17      ; 214        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N18      ; 215        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ; 213        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N20      ; 212        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ; 217        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 216        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 53         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 52         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 58         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 57         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ; 63         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 79         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 74         ; 2        ; LED[3]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P8       ; 86         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P15      ; 192        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ; 193        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P17      ; 197        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P22      ; 210        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R1       ; 55         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 54         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 83         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 84         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 87         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 88         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 90         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 97         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 98         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 153        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 175        ; 4        ; DAC2_DB[1]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ; 176        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 172        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 194        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 204        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 200        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ; 207        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 206        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ; 82         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 89         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ; 91         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T10      ; 121        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T11      ; 125        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 148        ; 4        ; DAC2_DB[0]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T15      ; 161        ; 4        ; DAC2_DB[6]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ; 171        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ; 181        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 182        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 59         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U8       ; 95         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 112        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 122        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 128        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U12      ; 147        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ; 156        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 174        ; 4        ; DAC_OUT[2]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U15      ; 173        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 187        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 202        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 201        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 62         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 61         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 78         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 77         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 93         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V6       ; 92         ; 3        ; TEST_SIGNAL                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V7       ; 105        ; 3        ; TEST_SIGNAL2                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V8       ; 113        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 119        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 129        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 142        ; 4        ; DAC_OUT[0]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ; 154        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 157        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 4        ; DAC2_DB[5]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V16      ; 168        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 198        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 69         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 68         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W7       ; 110        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 114        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; DAC_OUT[1]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W14      ; 155        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; DAC2_DB[7]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W20      ; 183        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W21      ; 191        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 190        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                                        ;
+-------------------------------+-------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+
; Name                          ; clock_block:cb_inst|tdc_pll:pll_inst|altpll:altpll_component|tdc_pll_altpll:auto_generated|pll1 ; clock_block:cb_inst|pll_spi:pll_inst2|altpll:altpll_component|pll_spi_altpll:auto_generated|pll1 ;
+-------------------------------+-------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+
; SDC pin name                  ; cb_inst|pll_inst|altpll_component|auto_generated|pll1                                           ; cb_inst|pll_inst2|altpll_component|auto_generated|pll1                                           ;
; PLL mode                      ; Normal                                                                                          ; Normal                                                                                           ;
; Compensate clock              ; clock0                                                                                          ; clock0                                                                                           ;
; Compensated input/output pins ; --                                                                                              ; --                                                                                               ;
; Switchover type               ; --                                                                                              ; --                                                                                               ;
; Input frequency 0             ; 50.0 MHz                                                                                        ; 50.0 MHz                                                                                         ;
; Input frequency 1             ; --                                                                                              ; --                                                                                               ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                        ; 50.0 MHz                                                                                         ;
; Nominal VCO frequency         ; 600.0 MHz                                                                                       ; 600.0 MHz                                                                                        ;
; VCO post scale K counter      ; 2                                                                                               ; 2                                                                                                ;
; VCO frequency control         ; Auto                                                                                            ; Auto                                                                                             ;
; VCO phase shift step          ; 208 ps                                                                                          ; 208 ps                                                                                           ;
; VCO multiply                  ; --                                                                                              ; --                                                                                               ;
; VCO divide                    ; --                                                                                              ; --                                                                                               ;
; Freq min lock                 ; 25.0 MHz                                                                                        ; 25.0 MHz                                                                                         ;
; Freq max lock                 ; 54.18 MHz                                                                                       ; 54.18 MHz                                                                                        ;
; M VCO Tap                     ; 0                                                                                               ; 0                                                                                                ;
; M Initial                     ; 1                                                                                               ; 1                                                                                                ;
; M value                       ; 12                                                                                              ; 12                                                                                               ;
; N value                       ; 1                                                                                               ; 1                                                                                                ;
; Charge pump current           ; setting 1                                                                                       ; setting 1                                                                                        ;
; Loop filter resistance        ; setting 27                                                                                      ; setting 27                                                                                       ;
; Loop filter capacitance       ; setting 0                                                                                       ; setting 0                                                                                        ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                                              ; 680 kHz to 980 kHz                                                                               ;
; Bandwidth type                ; Medium                                                                                          ; Medium                                                                                           ;
; Real time reconfigurable      ; Off                                                                                             ; Off                                                                                              ;
; Scan chain MIF file           ; --                                                                                              ; --                                                                                               ;
; Preserve PLL counter order    ; Off                                                                                             ; Off                                                                                              ;
; PLL location                  ; PLL_2                                                                                           ; PLL_4                                                                                            ;
; Inclk0 signal                 ; CLOCK_50                                                                                        ; CLOCK_50                                                                                         ;
; Inclk1 signal                 ; --                                                                                              ; --                                                                                               ;
; Inclk0 signal type            ; Dedicated Pin                                                                                   ; Dedicated Pin                                                                                    ;
; Inclk1 signal type            ; --                                                                                              ; --                                                                                               ;
+-------------------------------+-------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                ;
+--------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------------------+
; Name                                                                                                         ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift     ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                  ;
+--------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------------------+
; clock_block:cb_inst|tdc_pll:pll_inst|altpll:altpll_component|tdc_pll_altpll:auto_generated|wire_pll1_clk[0]  ; clock0       ; 4    ; 1   ; 200.0 MHz        ; 0 (0 ps)        ; 15.00 (208 ps)   ; 50/50      ; C0      ; 3             ; 2/1 Odd    ; --            ; 1       ; 0       ; cb_inst|pll_inst|altpll_component|auto_generated|pll1|clk[0]  ;
; clock_block:cb_inst|tdc_pll:pll_inst|altpll:altpll_component|tdc_pll_altpll:auto_generated|wire_pll1_clk[1]  ; clock1       ; 4    ; 1   ; 200.0 MHz        ; 45 (625 ps)     ; 15.00 (208 ps)   ; 50/50      ; C1      ; 3             ; 2/1 Odd    ; --            ; 1       ; 3       ; cb_inst|pll_inst|altpll_component|auto_generated|pll1|clk[1]  ;
; clock_block:cb_inst|tdc_pll:pll_inst|altpll:altpll_component|tdc_pll_altpll:auto_generated|wire_pll1_clk[2]  ; clock2       ; 4    ; 1   ; 200.0 MHz        ; 90 (1250 ps)    ; 15.00 (208 ps)   ; 50/50      ; C3      ; 3             ; 2/1 Odd    ; --            ; 1       ; 6       ; cb_inst|pll_inst|altpll_component|auto_generated|pll1|clk[2]  ;
; clock_block:cb_inst|tdc_pll:pll_inst|altpll:altpll_component|tdc_pll_altpll:auto_generated|wire_pll1_clk[3]  ; clock3       ; 4    ; 1   ; 200.0 MHz        ; 135 (1875 ps)   ; 15.00 (208 ps)   ; 50/50      ; C2      ; 3             ; 2/1 Odd    ; --            ; 2       ; 1       ; cb_inst|pll_inst|altpll_component|auto_generated|pll1|clk[3]  ;
; clock_block:cb_inst|tdc_pll:pll_inst|altpll:altpll_component|tdc_pll_altpll:auto_generated|wire_pll1_clk[4]  ; clock4       ; 1    ; 10  ; 5.0 MHz          ; 180 (100000 ps) ; 0.38 (208 ps)    ; 50/50      ; C4      ; 120           ; 60/60 Even ; --            ; 61      ; 0       ; cb_inst|pll_inst|altpll_component|auto_generated|pll1|clk[4]  ;
; clock_block:cb_inst|pll_spi:pll_inst2|altpll:altpll_component|pll_spi_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 10  ; 5.0 MHz          ; 0 (0 ps)        ; 0.38 (208 ps)    ; 50/50      ; C0      ; 120           ; 60/60 Even ; --            ; 1       ; 0       ; cb_inst|pll_inst2|altpll_component|auto_generated|pll1|clk[0] ;
+--------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                         ; Library Name ;
+---------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |DE0_TDC                                                ; 881 (58)    ; 691 (32)                  ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 49   ; 0            ; 190 (25)     ; 229 (0)           ; 462 (35)         ; |DE0_TDC                                                                                                                                                                                                    ; work         ;
;    |byass_data:byass_data1|                             ; 76 (76)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 0 (0)             ; 31 (31)          ; |DE0_TDC|byass_data:byass_data1                                                                                                                                                                             ; work         ;
;    |clock_block:cb_inst|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_TDC|clock_block:cb_inst                                                                                                                                                                                ; work         ;
;       |pll_spi:pll_inst2|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_TDC|clock_block:cb_inst|pll_spi:pll_inst2                                                                                                                                                              ; work         ;
;          |altpll:altpll_component|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_TDC|clock_block:cb_inst|pll_spi:pll_inst2|altpll:altpll_component                                                                                                                                      ; work         ;
;             |pll_spi_altpll:auto_generated|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_TDC|clock_block:cb_inst|pll_spi:pll_inst2|altpll:altpll_component|pll_spi_altpll:auto_generated                                                                                                        ; work         ;
;       |tdc_pll:pll_inst|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_TDC|clock_block:cb_inst|tdc_pll:pll_inst                                                                                                                                                               ; work         ;
;          |altpll:altpll_component|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_TDC|clock_block:cb_inst|tdc_pll:pll_inst|altpll:altpll_component                                                                                                                                       ; work         ;
;             |tdc_pll_altpll:auto_generated|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_TDC|clock_block:cb_inst|tdc_pll:pll_inst|altpll:altpll_component|tdc_pll_altpll:auto_generated                                                                                                         ; work         ;
;    |diff:diff_inst|                                     ; 133 (133)   ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 41 (41)           ; 46 (46)          ; |DE0_TDC|diff:diff_inst                                                                                                                                                                                     ; work         ;
;    |dm_min:dm_inst|                                     ; 40 (40)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 2 (2)             ; 21 (21)          ; |DE0_TDC|dm_min:dm_inst                                                                                                                                                                                     ; work         ;
;    |phase_controller:ph_ctl|                            ; 41 (41)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 3 (3)             ; 25 (25)          ; |DE0_TDC|phase_controller:ph_ctl                                                                                                                                                                            ; work         ;
;    |sin_addr:sin_addr1|                                 ; 13 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 9 (0)            ; |DE0_TDC|sin_addr:sin_addr1                                                                                                                                                                                 ; work         ;
;       |lpm_counter:LPM_COUNTER_component|               ; 13 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 9 (0)            ; |DE0_TDC|sin_addr:sin_addr1|lpm_counter:LPM_COUNTER_component                                                                                                                                               ; work         ;
;          |cntr_95j:auto_generated|                      ; 13 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (2)        ; 0 (0)             ; 9 (9)            ; |DE0_TDC|sin_addr:sin_addr1|lpm_counter:LPM_COUNTER_component|cntr_95j:auto_generated                                                                                                                       ; work         ;
;             |cmpr_mfc:cmpr1|                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DE0_TDC|sin_addr:sin_addr1|lpm_counter:LPM_COUNTER_component|cntr_95j:auto_generated|cmpr_mfc:cmpr1                                                                                                        ; work         ;
;    |singen:singen1|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_TDC|singen:singen1                                                                                                                                                                                     ; work         ;
;       |altsyncram:altsyncram_component|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_TDC|singen:singen1|altsyncram:altsyncram_component                                                                                                                                                     ; work         ;
;          |altsyncram_9v91:auto_generated|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_TDC|singen:singen1|altsyncram:altsyncram_component|altsyncram_9v91:auto_generated                                                                                                                      ; work         ;
;    |spi_data_transm:spi_data_transm1|                   ; 29 (29)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 9 (9)             ; 16 (16)          ; |DE0_TDC|spi_data_transm:spi_data_transm1                                                                                                                                                                   ; work         ;
;    |tdc:tdc_inst_0|                                     ; 512 (49)    ; 475 (51)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 174 (43)          ; 302 (2)          ; |DE0_TDC|tdc:tdc_inst_0                                                                                                                                                                                     ; work         ;
;       |frac_sync:fr_sync|                               ; 66 (66)     ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 43 (43)           ; 21 (21)          ; |DE0_TDC|tdc:tdc_inst_0|frac_sync:fr_sync                                                                                                                                                                   ; work         ;
;       |int_sync:i_sync|                                 ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 0 (0)            ; |DE0_TDC|tdc:tdc_inst_0|int_sync:i_sync                                                                                                                                                                     ; work         ;
;       |mlt_x400:mlt_inst|                               ; 96 (73)     ; 86 (72)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 18 (18)           ; 74 (55)          ; |DE0_TDC|tdc:tdc_inst_0|mlt_x400:mlt_inst                                                                                                                                                                   ; work         ;
;          |mult_x50:gen_mult[0].mlt_inst|                ; 23 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 19 (0)           ; |DE0_TDC|tdc:tdc_inst_0|mlt_x400:mlt_inst|mult_x50:gen_mult[0].mlt_inst                                                                                                                                     ; work         ;
;             |lpm_mult:lpm_mult_component|               ; 23 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 19 (0)           ; |DE0_TDC|tdc:tdc_inst_0|mlt_x400:mlt_inst|mult_x50:gen_mult[0].mlt_inst|lpm_mult:lpm_mult_component                                                                                                         ; work         ;
;                |multcore:mult_core|                     ; 23 (7)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 19 (6)           ; |DE0_TDC|tdc:tdc_inst_0|mlt_x400:mlt_inst|mult_x50:gen_mult[0].mlt_inst|lpm_mult:lpm_mult_component|multcore:mult_core                                                                                      ; work         ;
;                   |mpar_add:padder|                     ; 16 (1)      ; 14 (4)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (1)           ; |DE0_TDC|tdc:tdc_inst_0|mlt_x400:mlt_inst|mult_x50:gen_mult[0].mlt_inst|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                      |lpm_add_sub:adder[0]|             ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; |DE0_TDC|tdc:tdc_inst_0|mlt_x400:mlt_inst|mult_x50:gen_mult[0].mlt_inst|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                         |add_sub_60j:auto_generated|    ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |DE0_TDC|tdc:tdc_inst_0|mlt_x400:mlt_inst|mult_x50:gen_mult[0].mlt_inst|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_60j:auto_generated                      ; work         ;
;                      |mpar_add:sub_par_add|             ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; |DE0_TDC|tdc:tdc_inst_0|mlt_x400:mlt_inst|mult_x50:gen_mult[0].mlt_inst|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; work         ;
;                         |lpm_add_sub:adder[0]|          ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; |DE0_TDC|tdc:tdc_inst_0|mlt_x400:mlt_inst|mult_x50:gen_mult[0].mlt_inst|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; work         ;
;                            |add_sub_efh:auto_generated| ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |DE0_TDC|tdc:tdc_inst_0|mlt_x400:mlt_inst|mult_x50:gen_mult[0].mlt_inst|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_efh:auto_generated ; work         ;
;       |time_counter:gen[0].tc_inst|                     ; 173 (81)    ; 150 (68)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (12)      ; 36 (20)           ; 114 (37)         ; |DE0_TDC|tdc:tdc_inst_0|time_counter:gen[0].tc_inst                                                                                                                                                         ; work         ;
;          |head_counter:head_ctr_neg|                    ; 24 (24)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 7 (7)             ; 16 (16)          ; |DE0_TDC|tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg                                                                                                                               ; work         ;
;          |head_counter:head_ctr_pos|                    ; 24 (24)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 7 (7)             ; 16 (16)          ; |DE0_TDC|tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos                                                                                                                               ; work         ;
;          |integer_counter:int_ctr_neg|                  ; 12 (12)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 10 (10)          ; |DE0_TDC|tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_neg                                                                                                                             ; work         ;
;          |integer_counter:int_ctr_pos|                  ; 13 (13)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 11 (11)          ; |DE0_TDC|tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_pos                                                                                                                             ; work         ;
;          |tail_counter:tail_ctr_neg|                    ; 16 (16)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 13 (13)          ; |DE0_TDC|tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_neg                                                                                                                               ; work         ;
;          |tail_counter:tail_ctr_pos|                    ; 16 (16)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 12 (12)          ; |DE0_TDC|tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_pos                                                                                                                               ; work         ;
;       |time_counter:gen[1].tc_inst|                     ; 16 (8)      ; 15 (7)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 13 (9)           ; |DE0_TDC|tdc:tdc_inst_0|time_counter:gen[1].tc_inst                                                                                                                                                         ; work         ;
;          |head_counter:head_ctr_neg|                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_TDC|tdc:tdc_inst_0|time_counter:gen[1].tc_inst|head_counter:head_ctr_neg                                                                                                                               ; work         ;
;          |head_counter:head_ctr_pos|                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_TDC|tdc:tdc_inst_0|time_counter:gen[1].tc_inst|head_counter:head_ctr_pos                                                                                                                               ; work         ;
;          |tail_counter:tail_ctr_neg|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE0_TDC|tdc:tdc_inst_0|time_counter:gen[1].tc_inst|tail_counter:tail_ctr_neg                                                                                                                               ; work         ;
;          |tail_counter:tail_ctr_pos|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE0_TDC|tdc:tdc_inst_0|time_counter:gen[1].tc_inst|tail_counter:tail_ctr_pos                                                                                                                               ; work         ;
;       |time_counter:gen[2].tc_inst|                     ; 16 (8)      ; 15 (7)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 13 (9)           ; |DE0_TDC|tdc:tdc_inst_0|time_counter:gen[2].tc_inst                                                                                                                                                         ; work         ;
;          |head_counter:head_ctr_neg|                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_TDC|tdc:tdc_inst_0|time_counter:gen[2].tc_inst|head_counter:head_ctr_neg                                                                                                                               ; work         ;
;          |head_counter:head_ctr_pos|                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_TDC|tdc:tdc_inst_0|time_counter:gen[2].tc_inst|head_counter:head_ctr_pos                                                                                                                               ; work         ;
;          |tail_counter:tail_ctr_neg|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE0_TDC|tdc:tdc_inst_0|time_counter:gen[2].tc_inst|tail_counter:tail_ctr_neg                                                                                                                               ; work         ;
;          |tail_counter:tail_ctr_pos|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE0_TDC|tdc:tdc_inst_0|time_counter:gen[2].tc_inst|tail_counter:tail_ctr_pos                                                                                                                               ; work         ;
;       |time_counter:gen[3].tc_inst|                     ; 16 (8)      ; 15 (7)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 13 (9)           ; |DE0_TDC|tdc:tdc_inst_0|time_counter:gen[3].tc_inst                                                                                                                                                         ; work         ;
;          |head_counter:head_ctr_neg|                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_TDC|tdc:tdc_inst_0|time_counter:gen[3].tc_inst|head_counter:head_ctr_neg                                                                                                                               ; work         ;
;          |head_counter:head_ctr_pos|                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_TDC|tdc:tdc_inst_0|time_counter:gen[3].tc_inst|head_counter:head_ctr_pos                                                                                                                               ; work         ;
;          |tail_counter:tail_ctr_neg|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE0_TDC|tdc:tdc_inst_0|time_counter:gen[3].tc_inst|tail_counter:tail_ctr_neg                                                                                                                               ; work         ;
;          |tail_counter:tail_ctr_pos|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE0_TDC|tdc:tdc_inst_0|time_counter:gen[3].tc_inst|tail_counter:tail_ctr_pos                                                                                                                               ; work         ;
;       |time_counter:gen[4].tc_inst|                     ; 16 (8)      ; 15 (7)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 13 (9)           ; |DE0_TDC|tdc:tdc_inst_0|time_counter:gen[4].tc_inst                                                                                                                                                         ; work         ;
;          |head_counter:head_ctr_neg|                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_TDC|tdc:tdc_inst_0|time_counter:gen[4].tc_inst|head_counter:head_ctr_neg                                                                                                                               ; work         ;
;          |head_counter:head_ctr_pos|                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_TDC|tdc:tdc_inst_0|time_counter:gen[4].tc_inst|head_counter:head_ctr_pos                                                                                                                               ; work         ;
;          |tail_counter:tail_ctr_neg|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE0_TDC|tdc:tdc_inst_0|time_counter:gen[4].tc_inst|tail_counter:tail_ctr_neg                                                                                                                               ; work         ;
;          |tail_counter:tail_ctr_pos|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE0_TDC|tdc:tdc_inst_0|time_counter:gen[4].tc_inst|tail_counter:tail_ctr_pos                                                                                                                               ; work         ;
;       |time_counter:gen[5].tc_inst|                     ; 16 (8)      ; 15 (7)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 13 (9)           ; |DE0_TDC|tdc:tdc_inst_0|time_counter:gen[5].tc_inst                                                                                                                                                         ; work         ;
;          |head_counter:head_ctr_neg|                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_TDC|tdc:tdc_inst_0|time_counter:gen[5].tc_inst|head_counter:head_ctr_neg                                                                                                                               ; work         ;
;          |head_counter:head_ctr_pos|                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_TDC|tdc:tdc_inst_0|time_counter:gen[5].tc_inst|head_counter:head_ctr_pos                                                                                                                               ; work         ;
;          |tail_counter:tail_ctr_neg|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE0_TDC|tdc:tdc_inst_0|time_counter:gen[5].tc_inst|tail_counter:tail_ctr_neg                                                                                                                               ; work         ;
;          |tail_counter:tail_ctr_pos|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE0_TDC|tdc:tdc_inst_0|time_counter:gen[5].tc_inst|tail_counter:tail_ctr_pos                                                                                                                               ; work         ;
;       |time_counter:gen[6].tc_inst|                     ; 16 (8)      ; 15 (7)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 13 (9)           ; |DE0_TDC|tdc:tdc_inst_0|time_counter:gen[6].tc_inst                                                                                                                                                         ; work         ;
;          |head_counter:head_ctr_neg|                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_TDC|tdc:tdc_inst_0|time_counter:gen[6].tc_inst|head_counter:head_ctr_neg                                                                                                                               ; work         ;
;          |head_counter:head_ctr_pos|                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_TDC|tdc:tdc_inst_0|time_counter:gen[6].tc_inst|head_counter:head_ctr_pos                                                                                                                               ; work         ;
;          |tail_counter:tail_ctr_neg|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE0_TDC|tdc:tdc_inst_0|time_counter:gen[6].tc_inst|tail_counter:tail_ctr_neg                                                                                                                               ; work         ;
;          |tail_counter:tail_ctr_pos|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE0_TDC|tdc:tdc_inst_0|time_counter:gen[6].tc_inst|tail_counter:tail_ctr_pos                                                                                                                               ; work         ;
;       |time_counter:gen[7].tc_inst|                     ; 16 (8)      ; 15 (7)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 13 (9)           ; |DE0_TDC|tdc:tdc_inst_0|time_counter:gen[7].tc_inst                                                                                                                                                         ; work         ;
;          |head_counter:head_ctr_neg|                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_TDC|tdc:tdc_inst_0|time_counter:gen[7].tc_inst|head_counter:head_ctr_neg                                                                                                                               ; work         ;
;          |head_counter:head_ctr_pos|                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_TDC|tdc:tdc_inst_0|time_counter:gen[7].tc_inst|head_counter:head_ctr_pos                                                                                                                               ; work         ;
;          |tail_counter:tail_ctr_neg|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE0_TDC|tdc:tdc_inst_0|time_counter:gen[7].tc_inst|tail_counter:tail_ctr_neg                                                                                                                               ; work         ;
;          |tail_counter:tail_ctr_pos|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE0_TDC|tdc:tdc_inst_0|time_counter:gen[7].tc_inst|tail_counter:tail_ctr_pos                                                                                                                               ; work         ;
+---------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; LED[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MOD          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MOD_STATIC   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TRIG         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_OUT[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_OUT[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_OUT[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_OUT[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_OUT[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_OUT[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_OUT[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_OUT[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_WR       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC2_DB[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC2_DB[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC2_DB[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC2_DB[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC2_DB[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC2_DB[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC2_DB[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC2_DB[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC2_WR      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SW[1]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[2]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[3]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[4]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[5]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[6]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[7]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[8]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; TEST_SIGNAL  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TEST_SIGNAL2 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SPI3_CLK     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SPI3_MOSI    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SPI3_SS      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SIGNAL       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[9]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; KEY[0]       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; CLOCK_50     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[0]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; KEY[1]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; KEY[2]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                   ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; SW[1]                                                                                                                                                                                                 ;                   ;         ;
; SW[2]                                                                                                                                                                                                 ;                   ;         ;
; SW[3]                                                                                                                                                                                                 ;                   ;         ;
; SW[4]                                                                                                                                                                                                 ;                   ;         ;
; SW[5]                                                                                                                                                                                                 ;                   ;         ;
; SW[6]                                                                                                                                                                                                 ;                   ;         ;
; SW[7]                                                                                                                                                                                                 ;                   ;         ;
; SW[8]                                                                                                                                                                                                 ;                   ;         ;
; SIGNAL                                                                                                                                                                                                ;                   ;         ;
;      - tdc_input_signal~0                                                                                                                                                                             ; 0                 ; 6       ;
; SW[9]                                                                                                                                                                                                 ;                   ;         ;
;      - tdc_input_signal~0                                                                                                                                                                             ; 0                 ; 6       ;
; KEY[0]                                                                                                                                                                                                ;                   ;         ;
;      - clk_10k                                                                                                                                                                                        ; 1                 ; 6       ;
;      - phase_controller:ph_ctl|clk_10k                                                                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|lr_ena[4]                                                                                                                                                     ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_4[0]                                                                                                                                                   ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_3[0][0]                                                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_4[14]                                                                                                                                                  ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_4[13]                                                                                                                                                  ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_4[12]                                                                                                                                                  ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_4[11]                                                                                                                                                  ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_4[10]                                                                                                                                                  ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_4[9]                                                                                                                                                   ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_4[8]                                                                                                                                                   ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_4[7]                                                                                                                                                   ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_4[6]                                                                                                                                                   ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_4[5]                                                                                                                                                   ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_4[4]                                                                                                                                                   ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_4[3]                                                                                                                                                   ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_4[2]                                                                                                                                                   ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_4[1]                                                                                                                                                   ; 1                 ; 6       ;
;      - byass_data:byass_data1|output_buf[7]                                                                                                                                                           ; 1                 ; 6       ;
;      - byass_data:byass_data1|output_buf[6]                                                                                                                                                           ; 1                 ; 6       ;
;      - byass_data:byass_data1|output_buf[5]                                                                                                                                                           ; 1                 ; 6       ;
;      - byass_data:byass_data1|output_buf[4]                                                                                                                                                           ; 1                 ; 6       ;
;      - byass_data:byass_data1|output_buf[3]                                                                                                                                                           ; 1                 ; 6       ;
;      - byass_data:byass_data1|output_buf[2]                                                                                                                                                           ; 1                 ; 6       ;
;      - byass_data:byass_data1|output_buf[1]                                                                                                                                                           ; 1                 ; 6       ;
;      - byass_data:byass_data1|output_buf[0]                                                                                                                                                           ; 1                 ; 6       ;
;      - byass_data:byass_data1|count_byass[1]                                                                                                                                                          ; 1                 ; 6       ;
;      - phase_controller:ph_ctl|clk_div[0]                                                                                                                                                             ; 1                 ; 6       ;
;      - phase_controller:ph_ctl|clk_div[1]                                                                                                                                                             ; 1                 ; 6       ;
;      - phase_controller:ph_ctl|clk_div[2]                                                                                                                                                             ; 1                 ; 6       ;
;      - phase_controller:ph_ctl|clk_div[3]                                                                                                                                                             ; 1                 ; 6       ;
;      - phase_controller:ph_ctl|clk_div[4]                                                                                                                                                             ; 1                 ; 6       ;
;      - phase_controller:ph_ctl|clk_div[6]                                                                                                                                                             ; 1                 ; 6       ;
;      - phase_controller:ph_ctl|clk_div[7]                                                                                                                                                             ; 1                 ; 6       ;
;      - phase_controller:ph_ctl|clk_div[8]                                                                                                                                                             ; 1                 ; 6       ;
;      - phase_controller:ph_ctl|clk_div[5]                                                                                                                                                             ; 1                 ; 6       ;
;      - phase_controller:ph_ctl|clk_div[9]                                                                                                                                                             ; 1                 ; 6       ;
;      - phase_controller:ph_ctl|clk_div[10]                                                                                                                                                            ; 1                 ; 6       ;
;      - phase_controller:ph_ctl|clk_div[11]                                                                                                                                                            ; 1                 ; 6       ;
;      - phase_controller:ph_ctl|clk_div[12]                                                                                                                                                            ; 1                 ; 6       ;
;      - phase_controller:ph_ctl|clk_div[13]                                                                                                                                                            ; 1                 ; 6       ;
;      - phase_controller:ph_ctl|clk_div[14]                                                                                                                                                            ; 1                 ; 6       ;
;      - phase_controller:ph_ctl|clk_div[15]                                                                                                                                                            ; 1                 ; 6       ;
;      - dm_min:dm_inst|ctr[1]                                                                                                                                                                          ; 1                 ; 6       ;
;      - dm_min:dm_inst|ctr[2]                                                                                                                                                                          ; 1                 ; 6       ;
;      - dm_min:dm_inst|ctr[3]                                                                                                                                                                          ; 1                 ; 6       ;
;      - dm_min:dm_inst|ctr[0]                                                                                                                                                                          ; 1                 ; 6       ;
;      - dm_min:dm_inst|ctr[4]                                                                                                                                                                          ; 1                 ; 6       ;
;      - dm_min:dm_inst|ctr[5]                                                                                                                                                                          ; 1                 ; 6       ;
;      - dm_min:dm_inst|ctr[6]                                                                                                                                                                          ; 1                 ; 6       ;
;      - dm_min:dm_inst|cycle_ctr[0]                                                                                                                                                                    ; 1                 ; 6       ;
;      - dm_min:dm_inst|cycle_ctr[1]                                                                                                                                                                    ; 1                 ; 6       ;
;      - dm_min:dm_inst|cycle_ctr[2]                                                                                                                                                                    ; 1                 ; 6       ;
;      - dm_min:dm_inst|cycle_ctr[4]                                                                                                                                                                    ; 1                 ; 6       ;
;      - dm_min:dm_inst|cycle_ctr[5]                                                                                                                                                                    ; 1                 ; 6       ;
;      - dm_min:dm_inst|cycle_ctr[6]                                                                                                                                                                    ; 1                 ; 6       ;
;      - dm_min:dm_inst|cycle_ctr[7]                                                                                                                                                                    ; 1                 ; 6       ;
;      - dm_min:dm_inst|cycle_ctr[8]                                                                                                                                                                    ; 1                 ; 6       ;
;      - dm_min:dm_inst|cycle_ctr[3]                                                                                                                                                                    ; 1                 ; 6       ;
;      - dm_min:dm_inst|cycle_ctr[9]                                                                                                                                                                    ; 1                 ; 6       ;
;      - diff:diff_inst|diff[8]                                                                                                                                                                         ; 1                 ; 6       ;
;      - diff:diff_inst|diff[10]                                                                                                                                                                        ; 1                 ; 6       ;
;      - diff:diff_inst|diff[9]                                                                                                                                                                         ; 1                 ; 6       ;
;      - diff:diff_inst|diff[11]                                                                                                                                                                        ; 1                 ; 6       ;
;      - diff:diff_inst|diff[4]                                                                                                                                                                         ; 1                 ; 6       ;
;      - diff:diff_inst|diff[6]                                                                                                                                                                         ; 1                 ; 6       ;
;      - diff:diff_inst|diff[5]                                                                                                                                                                         ; 1                 ; 6       ;
;      - diff:diff_inst|diff[7]                                                                                                                                                                         ; 1                 ; 6       ;
;      - diff:diff_inst|diff[12]                                                                                                                                                                        ; 1                 ; 6       ;
;      - diff:diff_inst|diff[13]                                                                                                                                                                        ; 1                 ; 6       ;
;      - diff:diff_inst|diff[14]                                                                                                                                                                        ; 1                 ; 6       ;
;      - diff:diff_inst|diff[15]                                                                                                                                                                        ; 1                 ; 6       ;
;      - diff:diff_inst|diff[16]                                                                                                                                                                        ; 1                 ; 6       ;
;      - diff:diff_inst|diff[17]                                                                                                                                                                        ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_1[0][14]                                                                                                                                               ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_1[0][13]                                                                                                                                               ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_1[0][12]                                                                                                                                               ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_1[0][11]                                                                                                                                               ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_1[0][10]                                                                                                                                               ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_1[0][9]                                                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_1[0][8]                                                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_1[0][7]                                                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_1[0][6]                                                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_1[0][5]                                                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_1[0][4]                                                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_1[0][3]                                                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_1[0][2]                                                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|mult_x50:gen_mult[0].mlt_inst|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_60j:auto_generated|pipeline_dffe[5] ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|mult_x50:gen_mult[0].mlt_inst|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_60j:auto_generated|pipeline_dffe[4] ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|mult_x50:gen_mult[0].mlt_inst|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_60j:auto_generated|pipeline_dffe[3] ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|mult_x50:gen_mult[0].mlt_inst|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_60j:auto_generated|pipeline_dffe[2] ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|mult_x50:gen_mult[0].mlt_inst|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_60j:auto_generated|pipeline_dffe[9] ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|mult_x50:gen_mult[0].mlt_inst|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_60j:auto_generated|pipeline_dffe[8] ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|mult_x50:gen_mult[0].mlt_inst|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_60j:auto_generated|pipeline_dffe[7] ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|mult_x50:gen_mult[0].mlt_inst|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_60j:auto_generated|pipeline_dffe[6] ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|fr_sum[0]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|int_out[4]                                                                                                                                          ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|int_out[5]                                                                                                                                          ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|int_out[6]                                                                                                                                          ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|int_out[7]                                                                                                                                          ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|int_out[0]                                                                                                                                          ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|int_out[1]                                                                                                                                          ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|int_out[2]                                                                                                                                          ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|int_out[3]                                                                                                                                          ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|fr_sum[6]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|fr_sum[5]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|fr_sum[4]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|fr_sum[3]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|fr_sum[2]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|fr_sum[1]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|int_out[9]                                                                                                                                          ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|int_out[8]                                                                                                                                          ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_pos|counter[4]                                                                                                              ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_neg|counter[4]                                                                                                              ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_pos|counter[5]                                                                                                              ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_neg|counter[5]                                                                                                              ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_pos|counter[6]                                                                                                              ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_neg|counter[6]                                                                                                              ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_pos|counter[7]                                                                                                              ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_neg|counter[7]                                                                                                              ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_pos|counter[0]                                                                                                              ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_neg|counter[0]                                                                                                              ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_pos|counter[1]                                                                                                              ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_neg|counter[1]                                                                                                              ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_pos|counter[2]                                                                                                              ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_neg|counter[2]                                                                                                              ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_pos|counter[3]                                                                                                              ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_neg|counter[3]                                                                                                              ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos|ctr[0]                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg|ctr[0]                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_pos|counter[9]                                                                                                              ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_neg|counter[9]                                                                                                              ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_pos|counter[8]                                                                                                              ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_neg|counter[8]                                                                                                              ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos|ctr[5]                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg|ctr[5]                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos|ctr[4]                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg|ctr[4]                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos|ctr[3]                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg|ctr[3]                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos|ctr[2]                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg|ctr[2]                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos|ctr[1]                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg|ctr[1]                                                                                                                    ; 1                 ; 6       ;
;      - dm_min:dm_inst|out_signal                                                                                                                                                                      ; 1                 ; 6       ;
;      - diff:diff_inst|wr_delay[15]                                                                                                                                                                    ; 1                 ; 6       ;
;      - diff:diff_inst|wr_delay[14]                                                                                                                                                                    ; 1                 ; 6       ;
;      - diff:diff_inst|wr_delay[13]                                                                                                                                                                    ; 1                 ; 6       ;
;      - diff:diff_inst|wr_delay[12]                                                                                                                                                                    ; 1                 ; 6       ;
;      - diff:diff_inst|wr_delay[11]                                                                                                                                                                    ; 1                 ; 6       ;
;      - diff:diff_inst|wr_delay[10]                                                                                                                                                                    ; 1                 ; 6       ;
;      - diff:diff_inst|wr_delay[9]                                                                                                                                                                     ; 1                 ; 6       ;
;      - diff:diff_inst|wr_delay[8]                                                                                                                                                                     ; 1                 ; 6       ;
;      - diff:diff_inst|wr_delay[7]                                                                                                                                                                     ; 1                 ; 6       ;
;      - diff:diff_inst|wr_delay[6]                                                                                                                                                                     ; 1                 ; 6       ;
;      - diff:diff_inst|wr_delay[5]                                                                                                                                                                     ; 1                 ; 6       ;
;      - diff:diff_inst|wr_delay[4]                                                                                                                                                                     ; 1                 ; 6       ;
;      - diff:diff_inst|wr_delay[3]                                                                                                                                                                     ; 1                 ; 6       ;
;      - diff:diff_inst|wr_delay[2]                                                                                                                                                                     ; 1                 ; 6       ;
;      - diff:diff_inst|wr_delay[1]                                                                                                                                                                     ; 1                 ; 6       ;
;      - diff:diff_inst|wr_delay[0]                                                                                                                                                                     ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_3[0][14]                                                                                                                                               ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_3[0][13]                                                                                                                                               ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_3[0][12]                                                                                                                                               ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_3[0][11]                                                                                                                                               ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_3[0][10]                                                                                                                                               ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_3[0][9]                                                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_3[0][8]                                                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_3[0][7]                                                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_3[0][6]                                                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_3[0][5]                                                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_3[0][4]                                                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_3[0][3]                                                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_3[0][2]                                                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_3[0][1]                                                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|lr_ena[3]                                                                                                                                                     ; 1                 ; 6       ;
;      - phase_controller:ph_ctl|clk_max[0]                                                                                                                                                             ; 1                 ; 6       ;
;      - phase_controller:ph_ctl|clk_max[1]                                                                                                                                                             ; 1                 ; 6       ;
;      - phase_controller:ph_ctl|clk_max[4]                                                                                                                                                             ; 1                 ; 6       ;
;      - phase_controller:ph_ctl|clk_max[6]                                                                                                                                                             ; 1                 ; 6       ;
;      - phase_controller:ph_ctl|clk_max[3]                                                                                                                                                             ; 1                 ; 6       ;
;      - phase_controller:ph_ctl|clk_max[7]                                                                                                                                                             ; 1                 ; 6       ;
;      - phase_controller:ph_ctl|clk_max[8]                                                                                                                                                             ; 1                 ; 6       ;
;      - clk_div[1]                                                                                                                                                                                     ; 1                 ; 6       ;
;      - clk_div[0]                                                                                                                                                                                     ; 1                 ; 6       ;
;      - clk_div[15]                                                                                                                                                                                    ; 1                 ; 6       ;
;      - clk_div[14]                                                                                                                                                                                    ; 1                 ; 6       ;
;      - clk_div[13]                                                                                                                                                                                    ; 1                 ; 6       ;
;      - clk_div[10]                                                                                                                                                                                    ; 1                 ; 6       ;
;      - clk_div[12]                                                                                                                                                                                    ; 1                 ; 6       ;
;      - clk_div[11]                                                                                                                                                                                    ; 1                 ; 6       ;
;      - clk_div[9]                                                                                                                                                                                     ; 1                 ; 6       ;
;      - clk_div[8]                                                                                                                                                                                     ; 1                 ; 6       ;
;      - clk_div[7]                                                                                                                                                                                     ; 1                 ; 6       ;
;      - clk_div[6]                                                                                                                                                                                     ; 1                 ; 6       ;
;      - clk_div[3]                                                                                                                                                                                     ; 1                 ; 6       ;
;      - clk_div[2]                                                                                                                                                                                     ; 1                 ; 6       ;
;      - clk_div[5]                                                                                                                                                                                     ; 1                 ; 6       ;
;      - clk_div[4]                                                                                                                                                                                     ; 1                 ; 6       ;
;      - dm_min:dm_inst|state.st_wait                                                                                                                                                                   ; 1                 ; 6       ;
;      - dm_min:dm_inst|state.st_hf                                                                                                                                                                     ; 1                 ; 6       ;
;      - dm_min:dm_inst|state.st_mf                                                                                                                                                                     ; 1                 ; 6       ;
;      - diff:diff_inst|diff_1[10]                                                                                                                                                                      ; 1                 ; 6       ;
;      - diff:diff_inst|diff_1[8]                                                                                                                                                                       ; 1                 ; 6       ;
;      - diff:diff_inst|diff_1[11]                                                                                                                                                                      ; 1                 ; 6       ;
;      - diff:diff_inst|diff_1[9]                                                                                                                                                                       ; 1                 ; 6       ;
;      - diff:diff_inst|diff_1[6]                                                                                                                                                                       ; 1                 ; 6       ;
;      - diff:diff_inst|diff_1[4]                                                                                                                                                                       ; 1                 ; 6       ;
;      - diff:diff_inst|diff_1[7]                                                                                                                                                                       ; 1                 ; 6       ;
;      - diff:diff_inst|diff_1[5]                                                                                                                                                                       ; 1                 ; 6       ;
;      - diff:diff_inst|diff_1[2]                                                                                                                                                                       ; 1                 ; 6       ;
;      - diff:diff_inst|diff_1[0]                                                                                                                                                                       ; 1                 ; 6       ;
;      - diff:diff_inst|diff_1[3]                                                                                                                                                                       ; 1                 ; 6       ;
;      - diff:diff_inst|diff_1[1]                                                                                                                                                                       ; 1                 ; 6       ;
;      - diff:diff_inst|diff_1[12]                                                                                                                                                                      ; 1                 ; 6       ;
;      - diff:diff_inst|diff_1[13]                                                                                                                                                                      ; 1                 ; 6       ;
;      - diff:diff_inst|diff_1[14]                                                                                                                                                                      ; 1                 ; 6       ;
;      - diff:diff_inst|diff_1[15]                                                                                                                                                                      ; 1                 ; 6       ;
;      - diff:diff_inst|diff_1[16]                                                                                                                                                                      ; 1                 ; 6       ;
;      - diff:diff_inst|diff_1[17]                                                                                                                                                                      ; 1                 ; 6       ;
;      - diff:diff_inst|out_valid                                                                                                                                                                       ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|lr_ena[2]                                                                                                                                                     ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_2[0][0]                                                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_2[0][14]                                                                                                                                               ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_2[0][13]                                                                                                                                               ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_2[0][12]                                                                                                                                               ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_2[0][11]                                                                                                                                               ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_2[0][10]                                                                                                                                               ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_2[0][9]                                                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_2[0][8]                                                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_2[0][7]                                                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_2[0][6]                                                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_2[0][5]                                                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_2[0][4]                                                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_2[0][3]                                                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_2[0][2]                                                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_2[0][1]                                                                                                                                                ; 1                 ; 6       ;
;      - phase_controller:ph_ctl|key_ctl_q[1]                                                                                                                                                           ; 1                 ; 6       ;
;      - phase_controller:ph_ctl|key_ctl_d[1]                                                                                                                                                           ; 1                 ; 6       ;
;      - phase_controller:ph_ctl|key_ctl_q[0]                                                                                                                                                           ; 1                 ; 6       ;
;      - phase_controller:ph_ctl|key_ctl_d[0]                                                                                                                                                           ; 1                 ; 6       ;
;      - dm_min:dm_inst|mod_d                                                                                                                                                                           ; 1                 ; 6       ;
;      - dm_min:dm_inst|state.st_lf                                                                                                                                                                     ; 1                 ; 6       ;
;      - byass_data:byass_data1|count_min_flag                                                                                                                                                          ; 1                 ; 6       ;
;      - byass_data:byass_data1|count_plus_flag                                                                                                                                                         ; 1                 ; 6       ;
;      - byass_data:byass_data1|count_byass[1]~7                                                                                                                                                        ; 1                 ; 6       ;
;      - byass_data:byass_data1|count_byass~9                                                                                                                                                           ; 1                 ; 6       ;
;      - byass_data:byass_data1|count_byass[3]~11                                                                                                                                                       ; 1                 ; 6       ;
;      - byass_data:byass_data1|count_byass~12                                                                                                                                                          ; 1                 ; 6       ;
;      - diff:diff_inst|diff[2]                                                                                                                                                                         ; 1                 ; 6       ;
;      - diff:diff_inst|diff[0]                                                                                                                                                                         ; 1                 ; 6       ;
;      - diff:diff_inst|diff[3]                                                                                                                                                                         ; 1                 ; 6       ;
;      - diff:diff_inst|diff[1]                                                                                                                                                                         ; 1                 ; 6       ;
;      - diff:diff_inst|buf1_rdy                                                                                                                                                                        ; 1                 ; 6       ;
;      - diff:diff_inst|buf2_rdy                                                                                                                                                                        ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|lr_ena[1]                                                                                                                                                     ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_1[0][0]                                                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_1[0][1]                                                                                                                                                ; 1                 ; 6       ;
;      - diff:diff_inst|in_buf_2[10]                                                                                                                                                                    ; 1                 ; 6       ;
;      - diff:diff_inst|in_buf_1[10]                                                                                                                                                                    ; 1                 ; 6       ;
;      - diff:diff_inst|in_buf_2[9]                                                                                                                                                                     ; 1                 ; 6       ;
;      - diff:diff_inst|in_buf_1[9]                                                                                                                                                                     ; 1                 ; 6       ;
;      - diff:diff_inst|in_buf_2[8]                                                                                                                                                                     ; 1                 ; 6       ;
;      - diff:diff_inst|in_buf_1[8]                                                                                                                                                                     ; 1                 ; 6       ;
;      - diff:diff_inst|in_buf_2[7]                                                                                                                                                                     ; 1                 ; 6       ;
;      - diff:diff_inst|in_buf_1[7]                                                                                                                                                                     ; 1                 ; 6       ;
;      - diff:diff_inst|in_buf_2[6]                                                                                                                                                                     ; 1                 ; 6       ;
;      - diff:diff_inst|in_buf_1[6]                                                                                                                                                                     ; 1                 ; 6       ;
;      - diff:diff_inst|in_buf_2[5]                                                                                                                                                                     ; 1                 ; 6       ;
;      - diff:diff_inst|in_buf_1[5]                                                                                                                                                                     ; 1                 ; 6       ;
;      - diff:diff_inst|in_buf_2[4]                                                                                                                                                                     ; 1                 ; 6       ;
;      - diff:diff_inst|in_buf_1[4]                                                                                                                                                                     ; 1                 ; 6       ;
;      - diff:diff_inst|in_buf_2[3]                                                                                                                                                                     ; 1                 ; 6       ;
;      - diff:diff_inst|in_buf_1[3]                                                                                                                                                                     ; 1                 ; 6       ;
;      - diff:diff_inst|in_buf_2[2]                                                                                                                                                                     ; 1                 ; 6       ;
;      - diff:diff_inst|in_buf_1[2]                                                                                                                                                                     ; 1                 ; 6       ;
;      - diff:diff_inst|in_buf_2[1]                                                                                                                                                                     ; 1                 ; 6       ;
;      - diff:diff_inst|in_buf_1[1]                                                                                                                                                                     ; 1                 ; 6       ;
;      - diff:diff_inst|in_buf_2[0]                                                                                                                                                                     ; 1                 ; 6       ;
;      - diff:diff_inst|in_buf_1[0]                                                                                                                                                                     ; 1                 ; 6       ;
;      - diff:diff_inst|in_buf_2[11]                                                                                                                                                                    ; 1                 ; 6       ;
;      - diff:diff_inst|in_buf_1[11]                                                                                                                                                                    ; 1                 ; 6       ;
;      - diff:diff_inst|in_buf_2[12]                                                                                                                                                                    ; 1                 ; 6       ;
;      - diff:diff_inst|in_buf_1[12]                                                                                                                                                                    ; 1                 ; 6       ;
;      - diff:diff_inst|in_buf_2[13]                                                                                                                                                                    ; 1                 ; 6       ;
;      - diff:diff_inst|in_buf_1[13]                                                                                                                                                                    ; 1                 ; 6       ;
;      - diff:diff_inst|in_buf_2[14]                                                                                                                                                                    ; 1                 ; 6       ;
;      - diff:diff_inst|in_buf_1[14]                                                                                                                                                                    ; 1                 ; 6       ;
;      - diff:diff_inst|recv                                                                                                                                                                            ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|lr_ena[0]                                                                                                                                                     ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|frac_delay[0][0]                                                                                                                                              ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|mult_x50:gen_mult[0].mlt_inst|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|single_input_node[3]                                             ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|mult_x50:gen_mult[0].mlt_inst|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|single_input_node[2]                                             ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|frac_delay[0][6]                                                                                                                                              ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|mult_x50:gen_mult[0].mlt_inst|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_60j:auto_generated|pipeline_dffe[1] ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|frac_delay[0][5]                                                                                                                                              ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|mult_x50:gen_mult[0].mlt_inst|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_60j:auto_generated|pipeline_dffe[0] ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|frac_delay[0][4]                                                                                                                                              ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|mult_x50:gen_mult[0].mlt_inst|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|drop_bits_node[0][3]                                             ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|frac_delay[0][3]                                                                                                                                              ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|mult_x50:gen_mult[0].mlt_inst|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|drop_bits_node[0][2]                                             ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|frac_delay[0][2]                                                                                                                                              ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_x400:mlt_inst|frac_delay[0][1]                                                                                                                                              ; 1                 ; 6       ;
;      - clk_20k                                                                                                                                                                                        ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|mlt_wr                                                                                                                                                                          ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync_out[0][0]                                                                                                                                                             ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|int_sync_out[0][4]                                                                                                                                                              ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|int_sync_out[0][5]                                                                                                                                                              ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|int_sync_out[0][6]                                                                                                                                                              ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|int_sync_out[0][7]                                                                                                                                                              ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|int_sync_out[0][0]                                                                                                                                                              ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|int_sync_out[0][1]                                                                                                                                                              ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|int_sync_out[0][2]                                                                                                                                                              ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|int_sync_out[0][3]                                                                                                                                                              ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|int_sync_out[0][9]                                                                                                                                                              ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|int_sync_out[0][8]                                                                                                                                                              ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync_out[0][6]                                                                                                                                                             ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync_out[0][5]                                                                                                                                                             ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync_out[0][4]                                                                                                                                                             ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync_out[0][3]                                                                                                                                                             ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync_out[0][2]                                                                                                                                                             ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync_out[0][1]                                                                                                                                                             ; 1                 ; 6       ;
;      - clk_div2[15]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - clk_div2[14]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - clk_div2[12]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - clk_div2[13]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - clk_div2[11]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - clk_div2[10]                                                                                                                                                                                   ; 1                 ; 6       ;
;      - clk_div2[9]                                                                                                                                                                                    ; 1                 ; 6       ;
;      - clk_div2[8]                                                                                                                                                                                    ; 1                 ; 6       ;
;      - clk_div2[7]                                                                                                                                                                                    ; 1                 ; 6       ;
;      - clk_div2[6]                                                                                                                                                                                    ; 1                 ; 6       ;
;      - clk_div2[2]                                                                                                                                                                                    ; 1                 ; 6       ;
;      - clk_div2[5]                                                                                                                                                                                    ; 1                 ; 6       ;
;      - clk_div2[4]                                                                                                                                                                                    ; 1                 ; 6       ;
;      - clk_div2[3]                                                                                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|s_out_fr                                                                                                                                                                        ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|sync_data[0][0]                                                                                                                                               ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|out_valid                                                                                                                                                     ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|int_sync:i_sync|sync_data[0][4]                                                                                                                                                 ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|int_sync:i_sync|sync_data[0][5]                                                                                                                                                 ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|int_sync:i_sync|sync_data[0][6]                                                                                                                                                 ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|int_sync:i_sync|sync_data[0][7]                                                                                                                                                 ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|int_sync:i_sync|sync_data[0][0]                                                                                                                                                 ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|int_sync:i_sync|sync_data[0][1]                                                                                                                                                 ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|int_sync:i_sync|sync_data[0][2]                                                                                                                                                 ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|int_sync:i_sync|sync_data[0][3]                                                                                                                                                 ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|int_sync:i_sync|sync_data[0][9]                                                                                                                                                 ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|int_sync:i_sync|sync_data[0][8]                                                                                                                                                 ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|sync_data[0][6]                                                                                                                                               ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|sync_data[0][5]                                                                                                                                               ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|sync_data[0][4]                                                                                                                                               ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|sync_data[0][3]                                                                                                                                               ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|sync_data[0][2]                                                                                                                                               ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|sync_data[0][1]                                                                                                                                               ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|data[0][0]                                                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|state.st_read_data                                                                                                                                            ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|int_sync:i_sync|data[0][4]                                                                                                                                                      ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|int_sync:i_sync|data[0][5]                                                                                                                                                      ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|int_sync:i_sync|data[0][6]                                                                                                                                                      ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|int_sync:i_sync|data[0][7]                                                                                                                                                      ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|int_sync:i_sync|data[0][0]                                                                                                                                                      ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|int_sync:i_sync|data[0][1]                                                                                                                                                      ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|int_sync:i_sync|data[0][2]                                                                                                                                                      ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|int_sync:i_sync|data[0][3]                                                                                                                                                      ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|int_sync:i_sync|data[0][9]                                                                                                                                                      ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|int_sync:i_sync|data[0][8]                                                                                                                                                      ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|data[0][6]                                                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|data[0][5]                                                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|data[0][4]                                                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|data[0][3]                                                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|data[0][2]                                                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|data[0][1]                                                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|wr_en                                                                                                                                               ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|lr_ena[0][1]                                                                                                                                                  ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|state.st_change_clock                                                                                                                                         ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tn_reg[0]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tp_reg[0]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|mod_d                                                                                                                                               ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|n_data_rdy[2]                                                                                                                                       ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|n_data_rdy[1]                                                                                                                                       ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|hn_reg[0]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|hp_reg[0]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|p_data_rdy[2]                                                                                                                                       ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|p_data_rdy[1]                                                                                                                                       ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|lr_ena[0][0]                                                                                                                                                  ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|state.st_ena_off                                                                                                                                              ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|in_reg[4]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|ip_reg[4]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|in_reg[3]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|ip_reg[3]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|in_reg[2]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|ip_reg[2]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|in_reg[1]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|ip_reg[1]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|in_reg[0]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|ip_reg[0]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|in_reg[5]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|ip_reg[5]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|in_reg[6]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|ip_reg[6]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|in_reg[7]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|ip_reg[7]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|in_reg[9]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|ip_reg[9]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|in_reg[8]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|ip_reg[8]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tn_reg[5]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tp_reg[5]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|hn_reg[5]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|hp_reg[5]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tn_reg[4]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tp_reg[4]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|hn_reg[4]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|hp_reg[4]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tn_reg[3]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tp_reg[3]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|hn_reg[3]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|hp_reg[3]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tn_reg[2]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tp_reg[2]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|hn_reg[2]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|hp_reg[2]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tn_reg[1]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tp_reg[1]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|hn_reg[1]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|hp_reg[1]                                                                                                                                           ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_neg|ctr_out[0]                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_neg|wr_en                                                                                                                     ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_pos|ctr_out[0]                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_pos|wr_en                                                                                                                     ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|lr_mod[0][1]                                                                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg|wr_en                                                                                                                     ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg|ctr_out[0]                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg|wr_block                                                                                                                  ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos|ctr_out[0]                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos|wr_block                                                                                                                  ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos|wr_en                                                                                                                     ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|state.st_wait                                                                                                                                                 ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|lr_wrdata[1]                                                                                                                                                  ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_neg|ctr_out[5]                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_pos|ctr_out[5]                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg|ctr_out[5]                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos|ctr_out[5]                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_neg|ctr_out[4]                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_pos|ctr_out[4]                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg|ctr_out[4]                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos|ctr_out[4]                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_neg|ctr_out[3]                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_pos|ctr_out[3]                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg|ctr_out[3]                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos|ctr_out[3]                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_neg|ctr_out[2]                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_pos|ctr_out[2]                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg|ctr_out[2]                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos|ctr_out[2]                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_neg|ctr_out[1]                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_pos|ctr_out[1]                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg|ctr_out[1]                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos|ctr_out[1]                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_neg|ctr[0]                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|lr_signal[0][1]                                                                                                                                                                 ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|signal_d                                                                                                                                            ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_pos|ctr[0]                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|lr_mod[0][0]                                                                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg|out_wr                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos|out_wr                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|state.st_ena_on                                                                                                                                               ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|lr_wrdata[0]                                                                                                                                                  ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_neg|ctr_ena                                                                                                                 ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_pos|ctr_ena                                                                                                                 ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_neg|ctr[5]                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_neg|ctr[4]                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_neg|ctr[3]                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_neg|ctr[2]                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_neg|ctr[1]                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_pos|ctr[5]                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_pos|ctr[4]                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_pos|ctr[3]                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_pos|ctr[2]                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_pos|ctr[1]                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|lr_signal[0][0]                                                                                                                                                                 ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg|ctr_ena                                                                                                                   ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg|ctr_rst                                                                                                                   ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos|ctr_rst                                                                                                                   ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos|ctr_ena                                                                                                                   ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|state.st_ret_clock                                                                                                                                            ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|data_wr[4]                                                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|data_wr[5]                                                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|data_wr[7]                                                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|data_wr[3]                                                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|data_wr[6]                                                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|data_wr[0]                                                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|data_wr[1]                                                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|data_wr[2]                                                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[4].tc_inst|wr_en                                                                                                                                               ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|lr_ena[4][1]                                                                                                                                                  ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|lr_clear[4][1]                                                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[5].tc_inst|wr_en                                                                                                                                               ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|lr_ena[5][1]                                                                                                                                                  ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|lr_clear[5][1]                                                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[7].tc_inst|wr_en                                                                                                                                               ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|lr_ena[7][1]                                                                                                                                                  ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|lr_clear[7][1]                                                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[3].tc_inst|wr_en                                                                                                                                               ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|lr_ena[3][1]                                                                                                                                                  ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|lr_clear[3][1]                                                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[6].tc_inst|wr_en                                                                                                                                               ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|lr_ena[6][1]                                                                                                                                                  ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|lr_clear[6][1]                                                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|lr_clear[0][1]                                                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[1].tc_inst|wr_en                                                                                                                                               ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|lr_ena[1][1]                                                                                                                                                  ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|lr_clear[1][1]                                                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[2].tc_inst|wr_en                                                                                                                                               ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|lr_ena[2][1]                                                                                                                                                  ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|lr_clear[2][1]                                                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[4].tc_inst|mod_d                                                                                                                                               ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[4].tc_inst|n_data_rdy[2]                                                                                                                                       ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[4].tc_inst|n_data_rdy[1]                                                                                                                                       ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[4].tc_inst|p_data_rdy[2]                                                                                                                                       ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[4].tc_inst|p_data_rdy[1]                                                                                                                                       ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|lr_ena[4][0]                                                                                                                                                  ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|lr_clear[4][0]                                                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[5].tc_inst|mod_d                                                                                                                                               ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[5].tc_inst|n_data_rdy[2]                                                                                                                                       ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[5].tc_inst|n_data_rdy[1]                                                                                                                                       ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[5].tc_inst|p_data_rdy[2]                                                                                                                                       ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[5].tc_inst|p_data_rdy[1]                                                                                                                                       ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|lr_ena[5][0]                                                                                                                                                  ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|lr_clear[5][0]                                                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[7].tc_inst|mod_d                                                                                                                                               ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[7].tc_inst|n_data_rdy[2]                                                                                                                                       ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[7].tc_inst|n_data_rdy[1]                                                                                                                                       ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[7].tc_inst|p_data_rdy[2]                                                                                                                                       ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[7].tc_inst|p_data_rdy[1]                                                                                                                                       ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|lr_ena[7][0]                                                                                                                                                  ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|lr_clear[7][0]                                                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[3].tc_inst|mod_d                                                                                                                                               ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[3].tc_inst|n_data_rdy[2]                                                                                                                                       ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[3].tc_inst|n_data_rdy[1]                                                                                                                                       ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[3].tc_inst|p_data_rdy[2]                                                                                                                                       ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[3].tc_inst|p_data_rdy[1]                                                                                                                                       ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|lr_ena[3][0]                                                                                                                                                  ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|lr_clear[3][0]                                                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[6].tc_inst|mod_d                                                                                                                                               ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[6].tc_inst|n_data_rdy[2]                                                                                                                                       ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[6].tc_inst|n_data_rdy[1]                                                                                                                                       ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[6].tc_inst|p_data_rdy[2]                                                                                                                                       ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[6].tc_inst|p_data_rdy[1]                                                                                                                                       ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|lr_ena[6][0]                                                                                                                                                  ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|lr_clear[6][0]                                                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|lr_clear[0][0]                                                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[1].tc_inst|mod_d                                                                                                                                               ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[1].tc_inst|n_data_rdy[2]                                                                                                                                       ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[1].tc_inst|n_data_rdy[1]                                                                                                                                       ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[1].tc_inst|p_data_rdy[2]                                                                                                                                       ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[1].tc_inst|p_data_rdy[1]                                                                                                                                       ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|lr_ena[1][0]                                                                                                                                                  ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|lr_clear[1][0]                                                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[2].tc_inst|mod_d                                                                                                                                               ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[2].tc_inst|n_data_rdy[2]                                                                                                                                       ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[2].tc_inst|n_data_rdy[1]                                                                                                                                       ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[2].tc_inst|p_data_rdy[2]                                                                                                                                       ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[2].tc_inst|p_data_rdy[1]                                                                                                                                       ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|lr_ena[2][0]                                                                                                                                                  ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|frac_sync:fr_sync|lr_clear[2][0]                                                                                                                                                ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|lr_mod[4][1]                                                                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[4].tc_inst|head_counter:head_ctr_neg|wr_en                                                                                                                     ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[4].tc_inst|tail_counter:tail_ctr_neg|wr_en                                                                                                                     ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[4].tc_inst|head_counter:head_ctr_pos|wr_en                                                                                                                     ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[4].tc_inst|tail_counter:tail_ctr_pos|wr_en                                                                                                                     ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|lr_mod[5][1]                                                                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[5].tc_inst|head_counter:head_ctr_neg|wr_en                                                                                                                     ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[5].tc_inst|tail_counter:tail_ctr_neg|wr_en                                                                                                                     ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[5].tc_inst|head_counter:head_ctr_pos|wr_en                                                                                                                     ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[5].tc_inst|tail_counter:tail_ctr_pos|wr_en                                                                                                                     ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|lr_mod[7][1]                                                                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[7].tc_inst|head_counter:head_ctr_neg|wr_en                                                                                                                     ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[7].tc_inst|tail_counter:tail_ctr_neg|wr_en                                                                                                                     ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[7].tc_inst|head_counter:head_ctr_pos|wr_en                                                                                                                     ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[7].tc_inst|tail_counter:tail_ctr_pos|wr_en                                                                                                                     ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|lr_mod[3][1]                                                                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[3].tc_inst|head_counter:head_ctr_neg|wr_en                                                                                                                     ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[3].tc_inst|tail_counter:tail_ctr_neg|wr_en                                                                                                                     ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[3].tc_inst|head_counter:head_ctr_pos|wr_en                                                                                                                     ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[3].tc_inst|tail_counter:tail_ctr_pos|wr_en                                                                                                                     ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|lr_mod[6][1]                                                                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[6].tc_inst|head_counter:head_ctr_neg|wr_en                                                                                                                     ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[6].tc_inst|tail_counter:tail_ctr_neg|wr_en                                                                                                                     ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[6].tc_inst|head_counter:head_ctr_pos|wr_en                                                                                                                     ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[6].tc_inst|tail_counter:tail_ctr_pos|wr_en                                                                                                                     ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|lr_mod[1][1]                                                                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[1].tc_inst|head_counter:head_ctr_neg|wr_en                                                                                                                     ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[1].tc_inst|tail_counter:tail_ctr_neg|wr_en                                                                                                                     ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[1].tc_inst|head_counter:head_ctr_pos|wr_en                                                                                                                     ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[1].tc_inst|tail_counter:tail_ctr_pos|wr_en                                                                                                                     ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|lr_mod[2][1]                                                                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[2].tc_inst|head_counter:head_ctr_neg|wr_en                                                                                                                     ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[2].tc_inst|tail_counter:tail_ctr_neg|wr_en                                                                                                                     ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[2].tc_inst|head_counter:head_ctr_pos|wr_en                                                                                                                     ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[2].tc_inst|tail_counter:tail_ctr_pos|wr_en                                                                                                                     ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|lr_mod[4][0]                                                                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[4].tc_inst|head_counter:head_ctr_neg|out_wr                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[4].tc_inst|head_counter:head_ctr_pos|out_wr                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|lr_mod[5][0]                                                                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[5].tc_inst|head_counter:head_ctr_neg|out_wr                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[5].tc_inst|head_counter:head_ctr_pos|out_wr                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|lr_mod[7][0]                                                                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[7].tc_inst|head_counter:head_ctr_neg|out_wr                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[7].tc_inst|head_counter:head_ctr_pos|out_wr                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|lr_mod[3][0]                                                                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[3].tc_inst|head_counter:head_ctr_neg|out_wr                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[3].tc_inst|head_counter:head_ctr_pos|out_wr                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|lr_mod[6][0]                                                                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[6].tc_inst|head_counter:head_ctr_neg|out_wr                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[6].tc_inst|head_counter:head_ctr_pos|out_wr                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|lr_mod[1][0]                                                                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[1].tc_inst|head_counter:head_ctr_neg|out_wr                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[1].tc_inst|head_counter:head_ctr_pos|out_wr                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|lr_mod[2][0]                                                                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[2].tc_inst|head_counter:head_ctr_neg|out_wr                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[2].tc_inst|head_counter:head_ctr_pos|out_wr                                                                                                                    ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|lr_signal[4][1]                                                                                                                                                                 ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[4].tc_inst|signal_d                                                                                                                                            ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[4].tc_inst|head_counter:head_ctr_neg|ctr_ena                                                                                                                   ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[4].tc_inst|head_counter:head_ctr_pos|ctr_ena                                                                                                                   ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|lr_signal[5][1]                                                                                                                                                                 ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[5].tc_inst|signal_d                                                                                                                                            ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[5].tc_inst|head_counter:head_ctr_neg|ctr_ena                                                                                                                   ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[5].tc_inst|head_counter:head_ctr_pos|ctr_ena                                                                                                                   ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|lr_signal[7][1]                                                                                                                                                                 ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[7].tc_inst|signal_d                                                                                                                                            ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[7].tc_inst|head_counter:head_ctr_neg|ctr_ena                                                                                                                   ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[7].tc_inst|head_counter:head_ctr_pos|ctr_ena                                                                                                                   ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|lr_signal[3][1]                                                                                                                                                                 ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[3].tc_inst|signal_d                                                                                                                                            ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[3].tc_inst|head_counter:head_ctr_neg|ctr_ena                                                                                                                   ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[3].tc_inst|head_counter:head_ctr_pos|ctr_ena                                                                                                                   ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|lr_signal[6][1]                                                                                                                                                                 ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[6].tc_inst|signal_d                                                                                                                                            ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[6].tc_inst|head_counter:head_ctr_neg|ctr_ena                                                                                                                   ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[6].tc_inst|head_counter:head_ctr_pos|ctr_ena                                                                                                                   ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|lr_signal[1][1]                                                                                                                                                                 ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[1].tc_inst|signal_d                                                                                                                                            ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[1].tc_inst|head_counter:head_ctr_neg|ctr_ena                                                                                                                   ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[1].tc_inst|head_counter:head_ctr_pos|ctr_ena                                                                                                                   ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|lr_signal[2][1]                                                                                                                                                                 ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[2].tc_inst|signal_d                                                                                                                                            ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[2].tc_inst|head_counter:head_ctr_neg|ctr_ena                                                                                                                   ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|time_counter:gen[2].tc_inst|head_counter:head_ctr_pos|ctr_ena                                                                                                                   ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|lr_signal[4][0]                                                                                                                                                                 ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|lr_signal[5][0]                                                                                                                                                                 ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|lr_signal[7][0]                                                                                                                                                                 ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|lr_signal[3][0]                                                                                                                                                                 ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|lr_signal[6][0]                                                                                                                                                                 ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|lr_signal[1][0]                                                                                                                                                                 ; 1                 ; 6       ;
;      - tdc:tdc_inst_0|lr_signal[2][0]                                                                                                                                                                 ; 1                 ; 6       ;
;      - clock_block:cb_inst|pll_spi:pll_inst2|altpll:altpll_component|pll_spi_altpll:auto_generated|pll1                                                                                               ; 1                 ; 6       ;
;      - clock_block:cb_inst|tdc_pll:pll_inst|altpll:altpll_component|tdc_pll_altpll:auto_generated|pll1                                                                                                ; 1                 ; 6       ;
; CLOCK_50                                                                                                                                                                                              ;                   ;         ;
; SW[0]                                                                                                                                                                                                 ;                   ;         ;
;      - phase_controller:ph_ctl|clk_max[0]~1                                                                                                                                                           ; 0                 ; 6       ;
;      - phase_controller:ph_ctl|clk_max[1]~2                                                                                                                                                           ; 0                 ; 6       ;
;      - phase_controller:ph_ctl|clk_max~4                                                                                                                                                              ; 0                 ; 6       ;
;      - phase_controller:ph_ctl|clk_max[6]~6                                                                                                                                                           ; 0                 ; 6       ;
;      - phase_controller:ph_ctl|clk_max[7]~8                                                                                                                                                           ; 0                 ; 6       ;
; KEY[1]                                                                                                                                                                                                ;                   ;         ;
;      - byass_data:byass_data1|always0~0                                                                                                                                                               ; 0                 ; 6       ;
;      - byass_data:byass_data1|count_byass~14                                                                                                                                                          ; 0                 ; 6       ;
;      - byass_data:byass_data1|count_min_flag~0                                                                                                                                                        ; 0                 ; 6       ;
;      - phase_controller:ph_ctl|key_ctl_d[0]~feeder                                                                                                                                                    ; 0                 ; 6       ;
; KEY[2]                                                                                                                                                                                                ;                   ;         ;
;      - phase_controller:ph_ctl|key_ctl_d[1]                                                                                                                                                           ; 0                 ; 6       ;
;      - byass_data:byass_data1|count_byass~6                                                                                                                                                           ; 0                 ; 6       ;
;      - byass_data:byass_data1|count_plus_flag~0                                                                                                                                                       ; 0                 ; 6       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                         ; Location           ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                     ; PIN_G21            ; 2       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                                                                       ; PIN_H2             ; 661     ; Async. clear, Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; byass_data:byass_data1|count_byass[1]~7                                                                      ; LCCOMB_X20_Y24_N12 ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; clk_10k                                                                                                      ; FF_X15_Y21_N29     ; 24      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; clock_block:cb_inst|pll_spi:pll_inst2|altpll:altpll_component|pll_spi_altpll:auto_generated|wire_pll1_clk[0] ; PLL_4              ; 47      ; Clock                                   ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; clock_block:cb_inst|tdc_pll:pll_inst|altpll:altpll_component|tdc_pll_altpll:auto_generated|wire_pll1_clk[0]  ; PLL_2              ; 517     ; Clock                                   ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; clock_block:cb_inst|tdc_pll:pll_inst|altpll:altpll_component|tdc_pll_altpll:auto_generated|wire_pll1_clk[1]  ; PLL_2              ; 48      ; Clock                                   ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; clock_block:cb_inst|tdc_pll:pll_inst|altpll:altpll_component|tdc_pll_altpll:auto_generated|wire_pll1_clk[2]  ; PLL_2              ; 24      ; Clock                                   ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; clock_block:cb_inst|tdc_pll:pll_inst|altpll:altpll_component|tdc_pll_altpll:auto_generated|wire_pll1_clk[3]  ; PLL_2              ; 24      ; Clock                                   ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; clock_block:cb_inst|tdc_pll:pll_inst|altpll:altpll_component|tdc_pll_altpll:auto_generated|wire_pll1_clk[4]  ; PLL_2              ; 35      ; Clock                                   ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; diff:diff_inst|always0~0                                                                                     ; LCCOMB_X23_Y17_N22 ; 19      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; diff:diff_inst|buf1_rdy~1                                                                                    ; LCCOMB_X23_Y17_N26 ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; diff:diff_inst|buf2_rdy~1                                                                                    ; LCCOMB_X23_Y17_N30 ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dm_min:dm_inst|Equal2~3                                                                                      ; LCCOMB_X32_Y17_N30 ; 14      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; dm_min:dm_inst|LessThan0~3                                                                                   ; LCCOMB_X33_Y16_N14 ; 7       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; dm_min:dm_inst|cycle_ctr[3]~32                                                                               ; LCCOMB_X32_Y17_N28 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dm_min:dm_inst|state.st_wait                                                                                 ; FF_X32_Y16_N27     ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; phase_controller:ph_ctl|Equal0~7                                                                             ; LCCOMB_X10_Y22_N14 ; 21      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; sin_addr:sin_addr1|lpm_counter:LPM_COUNTER_component|cntr_95j:auto_generated|cout_actual                     ; LCCOMB_X24_Y2_N28  ; 9       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; tdc:tdc_inst_0|frac_sync:fr_sync|data_wr~0                                                                   ; LCCOMB_X22_Y17_N30 ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; tdc:tdc_inst_0|frac_sync:fr_sync|out_valid                                                                   ; FF_X22_Y17_N21     ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; tdc:tdc_inst_0|frac_sync:fr_sync|state.st_read_data                                                          ; FF_X30_Y16_N9      ; 19      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; tdc:tdc_inst_0|mlt_wr                                                                                        ; FF_X22_Y17_N9      ; 22      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|lr_ena[0]                                                                   ; FF_X21_Y18_N31     ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg|ctr[0]~8                                ; LCCOMB_X26_Y18_N26 ; 6       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg|out_wr                                  ; FF_X26_Y18_N17     ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg|wr_en                                   ; FF_X24_Y21_N11     ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos|ctr[0]~8                                ; LCCOMB_X27_Y20_N26 ; 6       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos|out_wr                                  ; FF_X27_Y20_N1      ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos|wr_en                                   ; FF_X26_Y19_N25     ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_neg|counter[1]~20                         ; LCCOMB_X28_Y19_N0  ; 10      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_pos|counter[7]~20                         ; LCCOMB_X28_Y19_N28 ; 10      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_pos|counter[7]~31                         ; LCCOMB_X28_Y19_N26 ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|mod_negedge                                                       ; LCCOMB_X28_Y19_N4  ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|mod_posedge                                                       ; LCCOMB_X26_Y21_N10 ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|signal_xor                                                        ; LCCOMB_X24_Y21_N20 ; 34      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_neg|wr_en                                   ; FF_X26_Y21_N27     ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_pos|wr_en                                   ; FF_X24_Y19_N15     ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|wr_en~0                                                           ; LCCOMB_X26_Y19_N22 ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                    ;
+--------------------------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                         ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clock_block:cb_inst|pll_spi:pll_inst2|altpll:altpll_component|pll_spi_altpll:auto_generated|wire_pll1_clk[0] ; PLL_4    ; 47      ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; clock_block:cb_inst|tdc_pll:pll_inst|altpll:altpll_component|tdc_pll_altpll:auto_generated|wire_pll1_clk[0]  ; PLL_2    ; 517     ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; clock_block:cb_inst|tdc_pll:pll_inst|altpll:altpll_component|tdc_pll_altpll:auto_generated|wire_pll1_clk[1]  ; PLL_2    ; 48      ; 18                                   ; Global Clock         ; GCLK9            ; --                        ;
; clock_block:cb_inst|tdc_pll:pll_inst|altpll:altpll_component|tdc_pll_altpll:auto_generated|wire_pll1_clk[2]  ; PLL_2    ; 24      ; 7                                    ; Global Clock         ; GCLK6            ; --                        ;
; clock_block:cb_inst|tdc_pll:pll_inst|altpll:altpll_component|tdc_pll_altpll:auto_generated|wire_pll1_clk[3]  ; PLL_2    ; 24      ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; clock_block:cb_inst|tdc_pll:pll_inst|altpll:altpll_component|tdc_pll_altpll:auto_generated|wire_pll1_clk[4]  ; PLL_2    ; 35      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
+--------------------------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                           ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; KEY[0]~input                                                                                                                                                                                   ; 661     ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|signal_xor                                                                                                                                          ; 34      ;
; byass_data:byass_data1|count_byass[1]                                                                                                                                                          ; 25      ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|n_data_valid~0                                                                                                                                      ; 24      ;
; clk_10k                                                                                                                                                                                        ; 24      ;
; byass_data:byass_data1|count_byass[0]                                                                                                                                                          ; 23      ;
; tdc:tdc_inst_0|mlt_wr                                                                                                                                                                          ; 22      ;
; phase_controller:ph_ctl|Equal0~7                                                                                                                                                               ; 21      ;
; tdc:tdc_inst_0|frac_sync:fr_sync|state.st_read_data                                                                                                                                            ; 19      ;
; diff:diff_inst|always0~0                                                                                                                                                                       ; 19      ;
; tdc:tdc_inst_0|lr_signal[0][1]                                                                                                                                                                 ; 18      ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|wr_en~0                                                                                                                                             ; 18      ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|mod_d                                                                                                                                               ; 18      ;
; tdc:tdc_inst_0|frac_sync:fr_sync|out_valid                                                                                                                                                     ; 18      ;
; byass_data:byass_data1|count_byass[2]                                                                                                                                                          ; 18      ;
; byass_data:byass_data1|count_byass[3]                                                                                                                                                          ; 18      ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|signal_d                                                                                                                                            ; 17      ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_pos|wr_en                                                                                                                     ; 17      ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_neg|wr_en                                                                                                                     ; 17      ;
; tdc:tdc_inst_0|frac_sync:fr_sync|data_wr~0                                                                                                                                                     ; 17      ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|lr_ena[0]                                                                                                                                                     ; 16      ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|lr_ena[1]                                                                                                                                                     ; 16      ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|lr_ena[2]                                                                                                                                                     ; 16      ;
; diff:diff_inst|buf1_rdy~1                                                                                                                                                                      ; 15      ;
; diff:diff_inst|buf2_rdy~1                                                                                                                                                                      ; 15      ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|mod_negedge                                                                                                                                         ; 14      ;
; tdc:tdc_inst_0|lr_mod[0][1]                                                                                                                                                                    ; 14      ;
; dm_min:dm_inst|Equal2~3                                                                                                                                                                        ; 14      ;
; dm_min:dm_inst|state.st_wait                                                                                                                                                                   ; 14      ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|mod_posedge                                                                                                                                         ; 12      ;
; dm_min:dm_inst|cycle_ctr[3]~32                                                                                                                                                                 ; 10      ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_pos|counter[7]~20                                                                                                           ; 10      ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_neg|counter[1]~20                                                                                                           ; 10      ;
; tdc:tdc_inst_0|frac_sync:fr_sync|state.st_wait                                                                                                                                                 ; 10      ;
; clk_20k                                                                                                                                                                                        ; 10      ;
; ~GND                                                                                                                                                                                           ; 9       ;
; tdc:tdc_inst_0|time_counter:gen[2].tc_inst|mod_d                                                                                                                                               ; 9       ;
; tdc:tdc_inst_0|time_counter:gen[1].tc_inst|mod_d                                                                                                                                               ; 9       ;
; tdc:tdc_inst_0|time_counter:gen[6].tc_inst|mod_d                                                                                                                                               ; 9       ;
; tdc:tdc_inst_0|time_counter:gen[3].tc_inst|mod_d                                                                                                                                               ; 9       ;
; tdc:tdc_inst_0|time_counter:gen[7].tc_inst|mod_d                                                                                                                                               ; 9       ;
; tdc:tdc_inst_0|time_counter:gen[5].tc_inst|mod_d                                                                                                                                               ; 9       ;
; tdc:tdc_inst_0|time_counter:gen[4].tc_inst|mod_d                                                                                                                                               ; 9       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|state.st_ret_clock                                                                                                                                            ; 9       ;
; sin_addr:sin_addr1|lpm_counter:LPM_COUNTER_component|cntr_95j:auto_generated|cout_actual                                                                                                       ; 9       ;
; tdc_input_signal~0                                                                                                                                                                             ; 9       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos|out_wr                                                                                                                    ; 8       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg|out_wr                                                                                                                    ; 8       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_pos|ctr[0]                                                                                                                    ; 8       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_neg|ctr[0]                                                                                                                    ; 8       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos|wr_en                                                                                                                     ; 7       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg|wr_en                                                                                                                     ; 7       ;
; dm_min:dm_inst|LessThan0~3                                                                                                                                                                     ; 7       ;
; phase_controller:ph_ctl|clk_max[8]~0                                                                                                                                                           ; 7       ;
; dm_min:dm_inst|state.st_mf                                                                                                                                                                     ; 7       ;
; dm_min:dm_inst|state.st_hf                                                                                                                                                                     ; 7       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos|ctr[0]~8                                                                                                                  ; 6       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg|ctr[0]~8                                                                                                                  ; 6       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_pos|ctr[1]                                                                                                                    ; 6       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_neg|ctr[1]                                                                                                                    ; 6       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos|wr_block                                                                                                                  ; 6       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg|wr_block                                                                                                                  ; 6       ;
; Equal1~4                                                                                                                                                                                       ; 6       ;
; tdc:tdc_inst_0|int_sync_out[0][0]                                                                                                                                                              ; 6       ;
; tdc:tdc_inst_0|int_sync_out[0][4]                                                                                                                                                              ; 6       ;
; byass_data:byass_data1|output_buf[4]~2                                                                                                                                                         ; 6       ;
; byass_data:byass_data1|output_buf[3]~1                                                                                                                                                         ; 6       ;
; Equal0~4                                                                                                                                                                                       ; 6       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|lr_ena[4]                                                                                                                                                     ; 6       ;
; SW[0]~input                                                                                                                                                                                    ; 5       ;
; tdc:tdc_inst_0|lr_mod[2][1]                                                                                                                                                                    ; 5       ;
; tdc:tdc_inst_0|lr_mod[1][1]                                                                                                                                                                    ; 5       ;
; tdc:tdc_inst_0|lr_mod[6][1]                                                                                                                                                                    ; 5       ;
; tdc:tdc_inst_0|lr_mod[3][1]                                                                                                                                                                    ; 5       ;
; tdc:tdc_inst_0|lr_mod[7][1]                                                                                                                                                                    ; 5       ;
; tdc:tdc_inst_0|lr_mod[5][1]                                                                                                                                                                    ; 5       ;
; tdc:tdc_inst_0|lr_mod[4][1]                                                                                                                                                                    ; 5       ;
; tdc:tdc_inst_0|int_sync_out[0][2]                                                                                                                                                              ; 5       ;
; tdc:tdc_inst_0|int_sync_out[0][1]                                                                                                                                                              ; 5       ;
; tdc:tdc_inst_0|int_sync_out[0][6]                                                                                                                                                              ; 5       ;
; tdc:tdc_inst_0|int_sync_out[0][5]                                                                                                                                                              ; 5       ;
; diff:diff_inst|recv                                                                                                                                                                            ; 5       ;
; byass_data:byass_data1|count_byass~4                                                                                                                                                           ; 5       ;
; diff:diff_inst|diff_1[17]                                                                                                                                                                      ; 5       ;
; diff:diff_inst|diff_1[15]                                                                                                                                                                      ; 5       ;
; diff:diff_inst|diff_1[14]                                                                                                                                                                      ; 5       ;
; diff:diff_inst|diff_1[13]                                                                                                                                                                      ; 5       ;
; byass_data:byass_data1|output_buf[3]~0                                                                                                                                                         ; 5       ;
; diff:diff_inst|diff_1[12]                                                                                                                                                                      ; 5       ;
; KEY[1]~input                                                                                                                                                                                   ; 4       ;
; tdc:tdc_inst_0|time_counter:gen[2].tc_inst|signal_xor                                                                                                                                          ; 4       ;
; tdc:tdc_inst_0|time_counter:gen[1].tc_inst|signal_xor                                                                                                                                          ; 4       ;
; tdc:tdc_inst_0|time_counter:gen[6].tc_inst|signal_xor                                                                                                                                          ; 4       ;
; tdc:tdc_inst_0|time_counter:gen[3].tc_inst|signal_xor                                                                                                                                          ; 4       ;
; tdc:tdc_inst_0|time_counter:gen[7].tc_inst|signal_xor                                                                                                                                          ; 4       ;
; tdc:tdc_inst_0|time_counter:gen[5].tc_inst|signal_xor                                                                                                                                          ; 4       ;
; tdc:tdc_inst_0|time_counter:gen[4].tc_inst|signal_xor                                                                                                                                          ; 4       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos|ctr_ena                                                                                                                   ; 4       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg|ctr_ena                                                                                                                   ; 4       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_pos|Add0~0                                                                                                                    ; 4       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_pos|ctr[2]                                                                                                                    ; 4       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_pos|ctr[4]                                                                                                                    ; 4       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_neg|Add0~0                                                                                                                    ; 4       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_neg|ctr[2]                                                                                                                    ; 4       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_neg|ctr[4]                                                                                                                    ; 4       ;
; tdc:tdc_inst_0|int_sync_out[0][3]                                                                                                                                                              ; 4       ;
; tdc:tdc_inst_0|int_sync_out[0][7]                                                                                                                                                              ; 4       ;
; spi_data_transm:spi_data_transm1|spi_write                                                                                                                                                     ; 4       ;
; phase_controller:ph_ctl|key_ctl_d[0]                                                                                                                                                           ; 4       ;
; diff:diff_inst|diff_1[7]                                                                                                                                                                       ; 4       ;
; diff:diff_inst|diff_1[9]                                                                                                                                                                       ; 4       ;
; diff:diff_inst|diff_1[11]                                                                                                                                                                      ; 4       ;
; diff:diff_inst|diff_1[8]                                                                                                                                                                       ; 4       ;
; diff:diff_inst|diff_1[10]                                                                                                                                                                      ; 4       ;
; clk_div[0]                                                                                                                                                                                     ; 4       ;
; clk_div[1]                                                                                                                                                                                     ; 4       ;
; phase_controller:ph_ctl|Equal0~6                                                                                                                                                               ; 4       ;
; phase_controller:ph_ctl|Equal0~4                                                                                                                                                               ; 4       ;
; dm_min:dm_inst|ctr[6]                                                                                                                                                                          ; 4       ;
; dm_min:dm_inst|ctr[5]                                                                                                                                                                          ; 4       ;
; dm_min:dm_inst|ctr[3]                                                                                                                                                                          ; 4       ;
; dm_min:dm_inst|ctr[0]                                                                                                                                                                          ; 4       ;
; dm_min:dm_inst|ctr[4]                                                                                                                                                                          ; 4       ;
; dm_min:dm_inst|ctr[1]                                                                                                                                                                          ; 4       ;
; dm_min:dm_inst|ctr[2]                                                                                                                                                                          ; 4       ;
; KEY[2]~input                                                                                                                                                                                   ; 3       ;
; tdc:tdc_inst_0|time_counter:gen[2].tc_inst|p_data_rdy[1]                                                                                                                                       ; 3       ;
; tdc:tdc_inst_0|time_counter:gen[2].tc_inst|p_data_rdy[2]                                                                                                                                       ; 3       ;
; tdc:tdc_inst_0|time_counter:gen[2].tc_inst|n_data_rdy[1]                                                                                                                                       ; 3       ;
; tdc:tdc_inst_0|time_counter:gen[2].tc_inst|n_data_rdy[2]                                                                                                                                       ; 3       ;
; tdc:tdc_inst_0|time_counter:gen[1].tc_inst|p_data_rdy[1]                                                                                                                                       ; 3       ;
; tdc:tdc_inst_0|time_counter:gen[1].tc_inst|p_data_rdy[2]                                                                                                                                       ; 3       ;
; tdc:tdc_inst_0|time_counter:gen[1].tc_inst|n_data_rdy[1]                                                                                                                                       ; 3       ;
; tdc:tdc_inst_0|time_counter:gen[1].tc_inst|n_data_rdy[2]                                                                                                                                       ; 3       ;
; tdc:tdc_inst_0|time_counter:gen[6].tc_inst|p_data_rdy[1]                                                                                                                                       ; 3       ;
; tdc:tdc_inst_0|time_counter:gen[6].tc_inst|p_data_rdy[2]                                                                                                                                       ; 3       ;
; tdc:tdc_inst_0|time_counter:gen[6].tc_inst|n_data_rdy[1]                                                                                                                                       ; 3       ;
; tdc:tdc_inst_0|time_counter:gen[6].tc_inst|n_data_rdy[2]                                                                                                                                       ; 3       ;
; tdc:tdc_inst_0|time_counter:gen[3].tc_inst|p_data_rdy[1]                                                                                                                                       ; 3       ;
; tdc:tdc_inst_0|time_counter:gen[3].tc_inst|p_data_rdy[2]                                                                                                                                       ; 3       ;
; tdc:tdc_inst_0|time_counter:gen[3].tc_inst|n_data_rdy[1]                                                                                                                                       ; 3       ;
; tdc:tdc_inst_0|time_counter:gen[3].tc_inst|n_data_rdy[2]                                                                                                                                       ; 3       ;
; tdc:tdc_inst_0|time_counter:gen[7].tc_inst|p_data_rdy[1]                                                                                                                                       ; 3       ;
; tdc:tdc_inst_0|time_counter:gen[7].tc_inst|p_data_rdy[2]                                                                                                                                       ; 3       ;
; tdc:tdc_inst_0|time_counter:gen[7].tc_inst|n_data_rdy[1]                                                                                                                                       ; 3       ;
; tdc:tdc_inst_0|time_counter:gen[7].tc_inst|n_data_rdy[2]                                                                                                                                       ; 3       ;
; tdc:tdc_inst_0|time_counter:gen[5].tc_inst|p_data_rdy[1]                                                                                                                                       ; 3       ;
; tdc:tdc_inst_0|time_counter:gen[5].tc_inst|p_data_rdy[2]                                                                                                                                       ; 3       ;
; tdc:tdc_inst_0|time_counter:gen[5].tc_inst|n_data_rdy[1]                                                                                                                                       ; 3       ;
; tdc:tdc_inst_0|time_counter:gen[5].tc_inst|n_data_rdy[2]                                                                                                                                       ; 3       ;
; tdc:tdc_inst_0|time_counter:gen[4].tc_inst|p_data_rdy[1]                                                                                                                                       ; 3       ;
; tdc:tdc_inst_0|time_counter:gen[4].tc_inst|p_data_rdy[2]                                                                                                                                       ; 3       ;
; tdc:tdc_inst_0|time_counter:gen[4].tc_inst|n_data_rdy[1]                                                                                                                                       ; 3       ;
; tdc:tdc_inst_0|time_counter:gen[4].tc_inst|n_data_rdy[2]                                                                                                                                       ; 3       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|lr_wrdata[1]                                                                                                                                                  ; 3       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|p_data_rdy[1]                                                                                                                                       ; 3       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|p_data_rdy[2]                                                                                                                                       ; 3       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|n_data_rdy[1]                                                                                                                                       ; 3       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|n_data_rdy[2]                                                                                                                                       ; 3       ;
; spi_data_transm:spi_data_transm1|clkout                                                                                                                                                        ; 3       ;
; diff:diff_inst|buf2_rdy                                                                                                                                                                        ; 3       ;
; diff:diff_inst|buf1_rdy                                                                                                                                                                        ; 3       ;
; byass_data:byass_data1|count_byass~6                                                                                                                                                           ; 3       ;
; byass_data:byass_data1|Mux7~27                                                                                                                                                                 ; 3       ;
; phase_controller:ph_ctl|always0~1                                                                                                                                                              ; 3       ;
; phase_controller:ph_ctl|key_ctl_q[0]                                                                                                                                                           ; 3       ;
; spi_data_transm:spi_data_transm1|spi_state.00000                                                                                                                                               ; 3       ;
; spi_data_transm:spi_data_transm1|spi_state.00001                                                                                                                                               ; 3       ;
; diff:diff_inst|diff_1[16]                                                                                                                                                                      ; 3       ;
; diff:diff_inst|diff_1[3]                                                                                                                                                                       ; 3       ;
; diff:diff_inst|diff_1[2]                                                                                                                                                                       ; 3       ;
; diff:diff_inst|diff_1[5]                                                                                                                                                                       ; 3       ;
; diff:diff_inst|diff_1[4]                                                                                                                                                                       ; 3       ;
; diff:diff_inst|diff_1[6]                                                                                                                                                                       ; 3       ;
; dm_min:dm_inst|Equal0~0                                                                                                                                                                        ; 3       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_4[1]                                                                                                                                                   ; 3       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_4[2]                                                                                                                                                   ; 3       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_4[3]                                                                                                                                                   ; 3       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_4[4]                                                                                                                                                   ; 3       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_4[5]                                                                                                                                                   ; 3       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_4[6]                                                                                                                                                   ; 3       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_4[7]                                                                                                                                                   ; 3       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_4[8]                                                                                                                                                   ; 3       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_4[9]                                                                                                                                                   ; 3       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_4[10]                                                                                                                                                  ; 3       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_4[11]                                                                                                                                                  ; 3       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_4[12]                                                                                                                                                  ; 3       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_4[13]                                                                                                                                                  ; 3       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_4[14]                                                                                                                                                  ; 3       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_4[0]                                                                                                                                                   ; 3       ;
; sin_addr:sin_addr1|lpm_counter:LPM_COUNTER_component|cntr_95j:auto_generated|counter_reg_bit[8]                                                                                                ; 3       ;
; sin_addr:sin_addr1|lpm_counter:LPM_COUNTER_component|cntr_95j:auto_generated|counter_reg_bit[7]                                                                                                ; 3       ;
; sin_addr:sin_addr1|lpm_counter:LPM_COUNTER_component|cntr_95j:auto_generated|counter_reg_bit[6]                                                                                                ; 3       ;
; sin_addr:sin_addr1|lpm_counter:LPM_COUNTER_component|cntr_95j:auto_generated|counter_reg_bit[5]                                                                                                ; 3       ;
; sin_addr:sin_addr1|lpm_counter:LPM_COUNTER_component|cntr_95j:auto_generated|counter_reg_bit[4]                                                                                                ; 3       ;
; sin_addr:sin_addr1|lpm_counter:LPM_COUNTER_component|cntr_95j:auto_generated|counter_reg_bit[3]                                                                                                ; 3       ;
; sin_addr:sin_addr1|lpm_counter:LPM_COUNTER_component|cntr_95j:auto_generated|counter_reg_bit[2]                                                                                                ; 3       ;
; sin_addr:sin_addr1|lpm_counter:LPM_COUNTER_component|cntr_95j:auto_generated|counter_reg_bit[1]                                                                                                ; 3       ;
; sin_addr:sin_addr1|lpm_counter:LPM_COUNTER_component|cntr_95j:auto_generated|counter_reg_bit[0]                                                                                                ; 3       ;
; CLOCK_50~input                                                                                                                                                                                 ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[2].tc_inst|head_counter:head_ctr_pos|ctr_ena                                                                                                                   ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[2].tc_inst|head_counter:head_ctr_neg|ctr_ena                                                                                                                   ; 2       ;
; tdc:tdc_inst_0|lr_signal[2][1]                                                                                                                                                                 ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[1].tc_inst|head_counter:head_ctr_pos|ctr_ena                                                                                                                   ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[1].tc_inst|head_counter:head_ctr_neg|ctr_ena                                                                                                                   ; 2       ;
; tdc:tdc_inst_0|lr_signal[1][1]                                                                                                                                                                 ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[6].tc_inst|head_counter:head_ctr_pos|ctr_ena                                                                                                                   ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[6].tc_inst|head_counter:head_ctr_neg|ctr_ena                                                                                                                   ; 2       ;
; tdc:tdc_inst_0|lr_signal[6][1]                                                                                                                                                                 ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[3].tc_inst|head_counter:head_ctr_pos|ctr_ena                                                                                                                   ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[3].tc_inst|head_counter:head_ctr_neg|ctr_ena                                                                                                                   ; 2       ;
; tdc:tdc_inst_0|lr_signal[3][1]                                                                                                                                                                 ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[7].tc_inst|head_counter:head_ctr_pos|ctr_ena                                                                                                                   ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[7].tc_inst|head_counter:head_ctr_neg|ctr_ena                                                                                                                   ; 2       ;
; tdc:tdc_inst_0|lr_signal[7][1]                                                                                                                                                                 ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[5].tc_inst|head_counter:head_ctr_pos|ctr_ena                                                                                                                   ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[5].tc_inst|head_counter:head_ctr_neg|ctr_ena                                                                                                                   ; 2       ;
; tdc:tdc_inst_0|lr_signal[5][1]                                                                                                                                                                 ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[4].tc_inst|head_counter:head_ctr_pos|ctr_ena                                                                                                                   ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[4].tc_inst|head_counter:head_ctr_neg|ctr_ena                                                                                                                   ; 2       ;
; tdc:tdc_inst_0|lr_signal[4][1]                                                                                                                                                                 ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[2].tc_inst|mod_negedge                                                                                                                                         ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[2].tc_inst|head_counter:head_ctr_pos|out_wr                                                                                                                    ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[2].tc_inst|mod_posedge                                                                                                                                         ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[2].tc_inst|head_counter:head_ctr_neg|out_wr                                                                                                                    ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[1].tc_inst|mod_negedge                                                                                                                                         ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[1].tc_inst|head_counter:head_ctr_pos|out_wr                                                                                                                    ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[1].tc_inst|mod_posedge                                                                                                                                         ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[1].tc_inst|head_counter:head_ctr_neg|out_wr                                                                                                                    ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[6].tc_inst|mod_negedge                                                                                                                                         ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[6].tc_inst|head_counter:head_ctr_pos|out_wr                                                                                                                    ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[6].tc_inst|mod_posedge                                                                                                                                         ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[6].tc_inst|head_counter:head_ctr_neg|out_wr                                                                                                                    ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[3].tc_inst|mod_negedge                                                                                                                                         ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[3].tc_inst|head_counter:head_ctr_pos|out_wr                                                                                                                    ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[3].tc_inst|mod_posedge                                                                                                                                         ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[3].tc_inst|head_counter:head_ctr_neg|out_wr                                                                                                                    ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[7].tc_inst|mod_negedge                                                                                                                                         ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[7].tc_inst|head_counter:head_ctr_pos|out_wr                                                                                                                    ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[7].tc_inst|mod_posedge                                                                                                                                         ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[7].tc_inst|head_counter:head_ctr_neg|out_wr                                                                                                                    ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[5].tc_inst|mod_negedge                                                                                                                                         ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[5].tc_inst|head_counter:head_ctr_pos|out_wr                                                                                                                    ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[5].tc_inst|mod_posedge                                                                                                                                         ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[5].tc_inst|head_counter:head_ctr_neg|out_wr                                                                                                                    ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[4].tc_inst|mod_negedge                                                                                                                                         ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[4].tc_inst|head_counter:head_ctr_pos|out_wr                                                                                                                    ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[4].tc_inst|mod_posedge                                                                                                                                         ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[4].tc_inst|head_counter:head_ctr_neg|out_wr                                                                                                                    ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[2].tc_inst|p_data_rdy~0                                                                                                                                        ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[1].tc_inst|p_data_rdy~0                                                                                                                                        ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[6].tc_inst|p_data_rdy~0                                                                                                                                        ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[3].tc_inst|p_data_rdy~0                                                                                                                                        ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[7].tc_inst|p_data_rdy~0                                                                                                                                        ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[5].tc_inst|p_data_rdy~0                                                                                                                                        ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[4].tc_inst|p_data_rdy~0                                                                                                                                        ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[2].tc_inst|n_data_valid~0                                                                                                                                      ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[1].tc_inst|n_data_valid~0                                                                                                                                      ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[6].tc_inst|n_data_valid~0                                                                                                                                      ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[3].tc_inst|n_data_valid~0                                                                                                                                      ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[7].tc_inst|n_data_valid~0                                                                                                                                      ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[5].tc_inst|n_data_valid~0                                                                                                                                      ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[4].tc_inst|n_data_valid~0                                                                                                                                      ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_pos|ctr~8                                                                                                                     ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_neg|ctr~8                                                                                                                     ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_pos|counter[7]~31                                                                                                           ; 2       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|data_wr[2]                                                                                                                                                    ; 2       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|data_wr[1]                                                                                                                                                    ; 2       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|data_wr[0]                                                                                                                                                    ; 2       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|data_wr[6]                                                                                                                                                    ; 2       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|data_wr[3]                                                                                                                                                    ; 2       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|data_wr[7]                                                                                                                                                    ; 2       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|data_wr[5]                                                                                                                                                    ; 2       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|data_wr[4]                                                                                                                                                    ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_pos|Add0~1                                                                                                                    ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_neg|Add0~1                                                                                                                    ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_pos|ctr[3]                                                                                                                    ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_pos|ctr[5]                                                                                                                    ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_neg|ctr[3]                                                                                                                    ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_neg|ctr[5]                                                                                                                    ; 2       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|state.st_ena_on                                                                                                                                               ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|p_data_rdy~0                                                                                                                                        ; 2       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|lr_ena[0][1]                                                                                                                                                  ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|wr_en                                                                                                                                               ; 2       ;
; tdc:tdc_inst_0|s_out_fr                                                                                                                                                                        ; 2       ;
; clk_div2[3]                                                                                                                                                                                    ; 2       ;
; clk_div2[4]                                                                                                                                                                                    ; 2       ;
; clk_div2[5]                                                                                                                                                                                    ; 2       ;
; clk_div2[2]                                                                                                                                                                                    ; 2       ;
; clk_div2[6]                                                                                                                                                                                    ; 2       ;
; clk_div2[7]                                                                                                                                                                                    ; 2       ;
; clk_div2[8]                                                                                                                                                                                    ; 2       ;
; clk_div2[9]                                                                                                                                                                                    ; 2       ;
; clk_div2[10]                                                                                                                                                                                   ; 2       ;
; clk_div2[11]                                                                                                                                                                                   ; 2       ;
; clk_div2[13]                                                                                                                                                                                   ; 2       ;
; clk_div2[12]                                                                                                                                                                                   ; 2       ;
; clk_div2[14]                                                                                                                                                                                   ; 2       ;
; clk_div2[15]                                                                                                                                                                                   ; 2       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|mult_x50:gen_mult[0].mlt_inst|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|single_input_node[2]                                             ; 2       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|mult_x50:gen_mult[0].mlt_inst|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|single_input_node[3]                                             ; 2       ;
; diff:diff_inst|in_buf_1[14]                                                                                                                                                                    ; 2       ;
; diff:diff_inst|in_buf_2[14]                                                                                                                                                                    ; 2       ;
; diff:diff_inst|in_buf_1[13]                                                                                                                                                                    ; 2       ;
; diff:diff_inst|in_buf_2[13]                                                                                                                                                                    ; 2       ;
; diff:diff_inst|in_buf_1[12]                                                                                                                                                                    ; 2       ;
; diff:diff_inst|in_buf_2[12]                                                                                                                                                                    ; 2       ;
; diff:diff_inst|in_buf_1[11]                                                                                                                                                                    ; 2       ;
; diff:diff_inst|in_buf_2[11]                                                                                                                                                                    ; 2       ;
; diff:diff_inst|in_buf_1[0]                                                                                                                                                                     ; 2       ;
; diff:diff_inst|in_buf_2[0]                                                                                                                                                                     ; 2       ;
; diff:diff_inst|in_buf_1[1]                                                                                                                                                                     ; 2       ;
; diff:diff_inst|in_buf_2[1]                                                                                                                                                                     ; 2       ;
; diff:diff_inst|in_buf_1[2]                                                                                                                                                                     ; 2       ;
; diff:diff_inst|in_buf_2[2]                                                                                                                                                                     ; 2       ;
; diff:diff_inst|in_buf_1[3]                                                                                                                                                                     ; 2       ;
; diff:diff_inst|in_buf_2[3]                                                                                                                                                                     ; 2       ;
; diff:diff_inst|in_buf_1[4]                                                                                                                                                                     ; 2       ;
; diff:diff_inst|in_buf_2[4]                                                                                                                                                                     ; 2       ;
; diff:diff_inst|in_buf_1[5]                                                                                                                                                                     ; 2       ;
; diff:diff_inst|in_buf_2[5]                                                                                                                                                                     ; 2       ;
; diff:diff_inst|in_buf_1[6]                                                                                                                                                                     ; 2       ;
; diff:diff_inst|in_buf_2[6]                                                                                                                                                                     ; 2       ;
; diff:diff_inst|in_buf_1[7]                                                                                                                                                                     ; 2       ;
; diff:diff_inst|in_buf_2[7]                                                                                                                                                                     ; 2       ;
; diff:diff_inst|in_buf_1[8]                                                                                                                                                                     ; 2       ;
; diff:diff_inst|in_buf_2[8]                                                                                                                                                                     ; 2       ;
; diff:diff_inst|in_buf_1[9]                                                                                                                                                                     ; 2       ;
; diff:diff_inst|in_buf_2[9]                                                                                                                                                                     ; 2       ;
; diff:diff_inst|in_buf_1[10]                                                                                                                                                                    ; 2       ;
; diff:diff_inst|in_buf_2[10]                                                                                                                                                                    ; 2       ;
; spi_data_transm:spi_data_transm1|spi_write_prev                                                                                                                                                ; 2       ;
; byass_data:byass_data1|Add1~0                                                                                                                                                                  ; 2       ;
; byass_data:byass_data1|count_byass[1]~7                                                                                                                                                        ; 2       ;
; byass_data:byass_data1|always0~0                                                                                                                                                               ; 2       ;
; byass_data:byass_data1|count_min_flag                                                                                                                                                          ; 2       ;
; dm_min:dm_inst|mod_d                                                                                                                                                                           ; 2       ;
; phase_controller:ph_ctl|clk_max[7]~8                                                                                                                                                           ; 2       ;
; phase_controller:ph_ctl|key_ctl_d[1]                                                                                                                                                           ; 2       ;
; spi_data_transm:spi_data_transm1|spi_state.10001                                                                                                                                               ; 2       ;
; spi_data_transm:spi_data_transm1|spi_state.00010                                                                                                                                               ; 2       ;
; spi_data_transm:spi_data_transm1|spi_state.00100                                                                                                                                               ; 2       ;
; spi_data_transm:spi_data_transm1|spi_state.00011                                                                                                                                               ; 2       ;
; spi_data_transm:spi_data_transm1|spi_state.00110                                                                                                                                               ; 2       ;
; spi_data_transm:spi_data_transm1|spi_state.00101                                                                                                                                               ; 2       ;
; spi_data_transm:spi_data_transm1|spi_state.01000                                                                                                                                               ; 2       ;
; spi_data_transm:spi_data_transm1|spi_state.00111                                                                                                                                               ; 2       ;
; spi_data_transm:spi_data_transm1|spi_state.01010                                                                                                                                               ; 2       ;
; spi_data_transm:spi_data_transm1|spi_state.01001                                                                                                                                               ; 2       ;
; spi_data_transm:spi_data_transm1|spi_state.01100                                                                                                                                               ; 2       ;
; spi_data_transm:spi_data_transm1|spi_state.01011                                                                                                                                               ; 2       ;
; spi_data_transm:spi_data_transm1|spi_state.01110                                                                                                                                               ; 2       ;
; spi_data_transm:spi_data_transm1|spi_state.01101                                                                                                                                               ; 2       ;
; spi_data_transm:spi_data_transm1|spi_state.10000                                                                                                                                               ; 2       ;
; spi_data_transm:spi_data_transm1|spi_state.01111                                                                                                                                               ; 2       ;
; byass_data:byass_data1|Mux7~22                                                                                                                                                                 ; 2       ;
; byass_data:byass_data1|Mux7~21                                                                                                                                                                 ; 2       ;
; byass_data:byass_data1|Mux7~20                                                                                                                                                                 ; 2       ;
; byass_data:byass_data1|Mux7~19                                                                                                                                                                 ; 2       ;
; byass_data:byass_data1|Mux7~18                                                                                                                                                                 ; 2       ;
; byass_data:byass_data1|Mux4~1                                                                                                                                                                  ; 2       ;
; byass_data:byass_data1|Mux7~17                                                                                                                                                                 ; 2       ;
; byass_data:byass_data1|Mux7~16                                                                                                                                                                 ; 2       ;
; byass_data:byass_data1|Mux7~15                                                                                                                                                                 ; 2       ;
; byass_data:byass_data1|Mux7~14                                                                                                                                                                 ; 2       ;
; byass_data:byass_data1|Mux6~3                                                                                                                                                                  ; 2       ;
; byass_data:byass_data1|Mux7~13                                                                                                                                                                 ; 2       ;
; byass_data:byass_data1|Mux7~12                                                                                                                                                                 ; 2       ;
; byass_data:byass_data1|Mux7~11                                                                                                                                                                 ; 2       ;
; byass_data:byass_data1|Mux7~10                                                                                                                                                                 ; 2       ;
; byass_data:byass_data1|Mux6~0                                                                                                                                                                  ; 2       ;
; diff:diff_inst|diff_1[1]                                                                                                                                                                       ; 2       ;
; diff:diff_inst|diff_1[0]                                                                                                                                                                       ; 2       ;
; byass_data:byass_data1|Mux7~4                                                                                                                                                                  ; 2       ;
; byass_data:byass_data1|Mux7~3                                                                                                                                                                  ; 2       ;
; byass_data:byass_data1|Mux4~0                                                                                                                                                                  ; 2       ;
; byass_data:byass_data1|Mux7~2                                                                                                                                                                  ; 2       ;
; byass_data:byass_data1|Mux7~1                                                                                                                                                                  ; 2       ;
; byass_data:byass_data1|Mux7~0                                                                                                                                                                  ; 2       ;
; dm_min:dm_inst|Equal0~2                                                                                                                                                                        ; 2       ;
; dm_min:dm_inst|Equal0~1                                                                                                                                                                        ; 2       ;
; clk_div[4]                                                                                                                                                                                     ; 2       ;
; clk_div[5]                                                                                                                                                                                     ; 2       ;
; clk_div[2]                                                                                                                                                                                     ; 2       ;
; clk_div[3]                                                                                                                                                                                     ; 2       ;
; clk_div[6]                                                                                                                                                                                     ; 2       ;
; clk_div[7]                                                                                                                                                                                     ; 2       ;
; clk_div[8]                                                                                                                                                                                     ; 2       ;
; clk_div[9]                                                                                                                                                                                     ; 2       ;
; clk_div[11]                                                                                                                                                                                    ; 2       ;
; clk_div[12]                                                                                                                                                                                    ; 2       ;
; clk_div[10]                                                                                                                                                                                    ; 2       ;
; clk_div[13]                                                                                                                                                                                    ; 2       ;
; clk_div[14]                                                                                                                                                                                    ; 2       ;
; clk_div[15]                                                                                                                                                                                    ; 2       ;
; phase_controller:ph_ctl|clk_max[8]                                                                                                                                                             ; 2       ;
; phase_controller:ph_ctl|clk_max[7]                                                                                                                                                             ; 2       ;
; phase_controller:ph_ctl|clk_max[3]                                                                                                                                                             ; 2       ;
; phase_controller:ph_ctl|clk_max[6]                                                                                                                                                             ; 2       ;
; phase_controller:ph_ctl|clk_max[4]                                                                                                                                                             ; 2       ;
; phase_controller:ph_ctl|clk_max[1]                                                                                                                                                             ; 2       ;
; phase_controller:ph_ctl|clk_max[0]                                                                                                                                                             ; 2       ;
; spi_data_transm:spi_data_transm1|spi_ss                                                                                                                                                        ; 2       ;
; spi_data_transm:spi_data_transm1|spi_mosi                                                                                                                                                      ; 2       ;
; diff:diff_inst|wr_delay[0]                                                                                                                                                                     ; 2       ;
; diff:diff_inst|wr_delay[1]                                                                                                                                                                     ; 2       ;
; diff:diff_inst|wr_delay[2]                                                                                                                                                                     ; 2       ;
; diff:diff_inst|wr_delay[3]                                                                                                                                                                     ; 2       ;
; diff:diff_inst|wr_delay[4]                                                                                                                                                                     ; 2       ;
; diff:diff_inst|wr_delay[5]                                                                                                                                                                     ; 2       ;
; diff:diff_inst|wr_delay[6]                                                                                                                                                                     ; 2       ;
; diff:diff_inst|wr_delay[7]                                                                                                                                                                     ; 2       ;
; diff:diff_inst|wr_delay[8]                                                                                                                                                                     ; 2       ;
; diff:diff_inst|wr_delay[9]                                                                                                                                                                     ; 2       ;
; diff:diff_inst|wr_delay[10]                                                                                                                                                                    ; 2       ;
; diff:diff_inst|wr_delay[11]                                                                                                                                                                    ; 2       ;
; diff:diff_inst|wr_delay[12]                                                                                                                                                                    ; 2       ;
; diff:diff_inst|wr_delay[13]                                                                                                                                                                    ; 2       ;
; diff:diff_inst|wr_delay[14]                                                                                                                                                                    ; 2       ;
; dm_min:dm_inst|out_signal                                                                                                                                                                      ; 2       ;
; phase_controller:ph_ctl|clk_10k                                                                                                                                                                ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos|ctr[1]                                                                                                                    ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg|ctr[1]                                                                                                                    ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos|ctr[2]                                                                                                                    ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg|ctr[2]                                                                                                                    ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos|ctr[3]                                                                                                                    ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg|ctr[3]                                                                                                                    ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos|ctr[4]                                                                                                                    ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg|ctr[4]                                                                                                                    ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos|ctr[5]                                                                                                                    ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg|ctr[5]                                                                                                                    ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos|ctr[0]                                                                                                                    ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg|ctr[0]                                                                                                                    ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_pos|counter[8]                                                                                                              ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_neg|counter[8]                                                                                                              ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_pos|counter[9]                                                                                                              ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_neg|counter[9]                                                                                                              ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_pos|counter[7]                                                                                                              ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_neg|counter[7]                                                                                                              ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_pos|counter[6]                                                                                                              ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_neg|counter[6]                                                                                                              ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_pos|counter[5]                                                                                                              ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_neg|counter[5]                                                                                                              ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_pos|counter[0]                                                                                                              ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_neg|counter[0]                                                                                                              ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_pos|counter[1]                                                                                                              ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_neg|counter[1]                                                                                                              ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_pos|counter[2]                                                                                                              ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_neg|counter[2]                                                                                                              ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_pos|counter[3]                                                                                                              ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_neg|counter[3]                                                                                                              ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_pos|counter[4]                                                                                                              ; 2       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_neg|counter[4]                                                                                                              ; 2       ;
; diff:diff_inst|Add0~32                                                                                                                                                                         ; 2       ;
; diff:diff_inst|Add2~32                                                                                                                                                                         ; 2       ;
; dm_min:dm_inst|cycle_ctr[9]                                                                                                                                                                    ; 2       ;
; dm_min:dm_inst|cycle_ctr[3]                                                                                                                                                                    ; 2       ;
; dm_min:dm_inst|cycle_ctr[8]                                                                                                                                                                    ; 2       ;
; dm_min:dm_inst|cycle_ctr[7]                                                                                                                                                                    ; 2       ;
; dm_min:dm_inst|cycle_ctr[6]                                                                                                                                                                    ; 2       ;
; dm_min:dm_inst|cycle_ctr[5]                                                                                                                                                                    ; 2       ;
; dm_min:dm_inst|cycle_ctr[4]                                                                                                                                                                    ; 2       ;
; dm_min:dm_inst|cycle_ctr[1]                                                                                                                                                                    ; 2       ;
; dm_min:dm_inst|cycle_ctr[2]                                                                                                                                                                    ; 2       ;
; dm_min:dm_inst|cycle_ctr[0]                                                                                                                                                                    ; 2       ;
; phase_controller:ph_ctl|clk_div[15]                                                                                                                                                            ; 2       ;
; phase_controller:ph_ctl|clk_div[14]                                                                                                                                                            ; 2       ;
; phase_controller:ph_ctl|clk_div[13]                                                                                                                                                            ; 2       ;
; phase_controller:ph_ctl|clk_div[12]                                                                                                                                                            ; 2       ;
; phase_controller:ph_ctl|clk_div[11]                                                                                                                                                            ; 2       ;
; phase_controller:ph_ctl|clk_div[10]                                                                                                                                                            ; 2       ;
; phase_controller:ph_ctl|clk_div[9]                                                                                                                                                             ; 2       ;
; phase_controller:ph_ctl|clk_div[8]                                                                                                                                                             ; 2       ;
; phase_controller:ph_ctl|clk_div[7]                                                                                                                                                             ; 2       ;
; phase_controller:ph_ctl|clk_div[5]                                                                                                                                                             ; 2       ;
; phase_controller:ph_ctl|clk_div[3]                                                                                                                                                             ; 2       ;
; phase_controller:ph_ctl|clk_div[2]                                                                                                                                                             ; 2       ;
; phase_controller:ph_ctl|clk_div[4]                                                                                                                                                             ; 2       ;
; phase_controller:ph_ctl|clk_div[6]                                                                                                                                                             ; 2       ;
; phase_controller:ph_ctl|clk_div[1]                                                                                                                                                             ; 2       ;
; phase_controller:ph_ctl|clk_div[0]                                                                                                                                                             ; 2       ;
; SW[9]~input                                                                                                                                                                                    ; 1       ;
; SIGNAL~input                                                                                                                                                                                   ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|lr_ena[2][0]~7                                                                                                                                                ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|lr_ena[1][0]~6                                                                                                                                                ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|lr_ena[6][0]~5                                                                                                                                                ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|lr_ena[3][0]~4                                                                                                                                                ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|lr_ena[7][0]~3                                                                                                                                                ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|lr_ena[5][0]~2                                                                                                                                                ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|lr_ena[4][0]~1                                                                                                                                                ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_pos|ctr_ena~0                                                                                                               ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|lr_ena[0][0]~0                                                                                                                                                ; 1       ;
; byass_data:byass_data1|count_plus_flag~0                                                                                                                                                       ; 1       ;
; byass_data:byass_data1|count_min_flag~0                                                                                                                                                        ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[2].tc_inst|head_counter:head_ctr_pos|ctr_ena~4                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[2].tc_inst|head_counter:head_ctr_neg|ctr_ena~4                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[1].tc_inst|head_counter:head_ctr_pos|ctr_ena~4                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[1].tc_inst|head_counter:head_ctr_neg|ctr_ena~4                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[6].tc_inst|head_counter:head_ctr_pos|ctr_ena~4                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[6].tc_inst|head_counter:head_ctr_neg|ctr_ena~4                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[3].tc_inst|head_counter:head_ctr_pos|ctr_ena~4                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[3].tc_inst|head_counter:head_ctr_neg|ctr_ena~4                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[7].tc_inst|head_counter:head_ctr_pos|ctr_ena~4                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[7].tc_inst|head_counter:head_ctr_neg|ctr_ena~4                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[5].tc_inst|head_counter:head_ctr_pos|ctr_ena~4                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[5].tc_inst|head_counter:head_ctr_neg|ctr_ena~4                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[4].tc_inst|head_counter:head_ctr_pos|ctr_ena~4                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[4].tc_inst|head_counter:head_ctr_neg|ctr_ena~4                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos|ctr_ena~4                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos|ctr_rst~4                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg|ctr_rst~4                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg|ctr_ena~4                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_pos|ctr~14                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_neg|ctr~14                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_pos|ctr~13                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_neg|ctr~13                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_pos|Mux2~2                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_neg|Mux2~2                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_pos|Mux1~2                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_neg|Mux1~2                                                                                                                    ; 1       ;
; byass_data:byass_data1|count_byass~14                                                                                                                                                          ; 1       ;
; byass_data:byass_data1|count_byass~13                                                                                                                                                          ; 1       ;
; tdc:tdc_inst_0|lr_signal[2][0]                                                                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|lr_signal[1][0]                                                                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|lr_signal[6][0]                                                                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|lr_signal[3][0]                                                                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|lr_signal[7][0]                                                                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|lr_signal[5][0]                                                                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|lr_signal[4][0]                                                                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[2].tc_inst|head_counter:head_ctr_pos|Mux0~0                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[2].tc_inst|head_counter:head_ctr_neg|Mux0~0                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[2].tc_inst|signal_d                                                                                                                                            ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[1].tc_inst|head_counter:head_ctr_pos|Mux0~0                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[1].tc_inst|head_counter:head_ctr_neg|Mux0~0                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[1].tc_inst|signal_d                                                                                                                                            ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[6].tc_inst|head_counter:head_ctr_pos|Mux0~0                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[6].tc_inst|head_counter:head_ctr_neg|Mux0~0                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[6].tc_inst|signal_d                                                                                                                                            ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[3].tc_inst|head_counter:head_ctr_pos|Mux0~0                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[3].tc_inst|head_counter:head_ctr_neg|Mux0~0                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[3].tc_inst|signal_d                                                                                                                                            ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[7].tc_inst|head_counter:head_ctr_pos|Mux0~0                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[7].tc_inst|head_counter:head_ctr_neg|Mux0~0                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[7].tc_inst|signal_d                                                                                                                                            ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[5].tc_inst|head_counter:head_ctr_pos|Mux0~0                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[5].tc_inst|head_counter:head_ctr_neg|Mux0~0                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[5].tc_inst|signal_d                                                                                                                                            ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[4].tc_inst|head_counter:head_ctr_pos|Mux0~0                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[4].tc_inst|head_counter:head_ctr_neg|Mux0~0                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[4].tc_inst|signal_d                                                                                                                                            ; 1       ;
; tdc:tdc_inst_0|lr_mod[2][0]                                                                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|lr_mod[1][0]                                                                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|lr_mod[6][0]                                                                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|lr_mod[3][0]                                                                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|lr_mod[7][0]                                                                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|lr_mod[5][0]                                                                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|lr_mod[4][0]                                                                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[2].tc_inst|p_data_rdy~2                                                                                                                                        ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[2].tc_inst|tail_counter:tail_ctr_pos|wr_en                                                                                                                     ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[2].tc_inst|p_data_rdy~1                                                                                                                                        ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[2].tc_inst|head_counter:head_ctr_pos|wr_en                                                                                                                     ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[2].tc_inst|n_data_rdy~1                                                                                                                                        ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[2].tc_inst|tail_counter:tail_ctr_neg|wr_en                                                                                                                     ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[2].tc_inst|n_data_rdy~0                                                                                                                                        ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[2].tc_inst|head_counter:head_ctr_neg|wr_en                                                                                                                     ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[1].tc_inst|p_data_rdy~2                                                                                                                                        ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[1].tc_inst|tail_counter:tail_ctr_pos|wr_en                                                                                                                     ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[1].tc_inst|p_data_rdy~1                                                                                                                                        ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[1].tc_inst|head_counter:head_ctr_pos|wr_en                                                                                                                     ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[1].tc_inst|n_data_rdy~1                                                                                                                                        ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[1].tc_inst|tail_counter:tail_ctr_neg|wr_en                                                                                                                     ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[1].tc_inst|n_data_rdy~0                                                                                                                                        ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[1].tc_inst|head_counter:head_ctr_neg|wr_en                                                                                                                     ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[6].tc_inst|p_data_rdy~2                                                                                                                                        ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[6].tc_inst|tail_counter:tail_ctr_pos|wr_en                                                                                                                     ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[6].tc_inst|p_data_rdy~1                                                                                                                                        ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[6].tc_inst|head_counter:head_ctr_pos|wr_en                                                                                                                     ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[6].tc_inst|n_data_rdy~1                                                                                                                                        ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[6].tc_inst|tail_counter:tail_ctr_neg|wr_en                                                                                                                     ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[6].tc_inst|n_data_rdy~0                                                                                                                                        ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[6].tc_inst|head_counter:head_ctr_neg|wr_en                                                                                                                     ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[3].tc_inst|p_data_rdy~2                                                                                                                                        ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[3].tc_inst|tail_counter:tail_ctr_pos|wr_en                                                                                                                     ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[3].tc_inst|p_data_rdy~1                                                                                                                                        ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[3].tc_inst|head_counter:head_ctr_pos|wr_en                                                                                                                     ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[3].tc_inst|n_data_rdy~1                                                                                                                                        ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[3].tc_inst|tail_counter:tail_ctr_neg|wr_en                                                                                                                     ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[3].tc_inst|n_data_rdy~0                                                                                                                                        ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[3].tc_inst|head_counter:head_ctr_neg|wr_en                                                                                                                     ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[7].tc_inst|p_data_rdy~2                                                                                                                                        ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[7].tc_inst|tail_counter:tail_ctr_pos|wr_en                                                                                                                     ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[7].tc_inst|p_data_rdy~1                                                                                                                                        ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[7].tc_inst|head_counter:head_ctr_pos|wr_en                                                                                                                     ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[7].tc_inst|n_data_rdy~1                                                                                                                                        ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[7].tc_inst|tail_counter:tail_ctr_neg|wr_en                                                                                                                     ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[7].tc_inst|n_data_rdy~0                                                                                                                                        ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[7].tc_inst|head_counter:head_ctr_neg|wr_en                                                                                                                     ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[5].tc_inst|p_data_rdy~2                                                                                                                                        ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[5].tc_inst|tail_counter:tail_ctr_pos|wr_en                                                                                                                     ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[5].tc_inst|p_data_rdy~1                                                                                                                                        ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[5].tc_inst|head_counter:head_ctr_pos|wr_en                                                                                                                     ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[5].tc_inst|n_data_rdy~1                                                                                                                                        ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[5].tc_inst|tail_counter:tail_ctr_neg|wr_en                                                                                                                     ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[5].tc_inst|n_data_rdy~0                                                                                                                                        ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[5].tc_inst|head_counter:head_ctr_neg|wr_en                                                                                                                     ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[4].tc_inst|p_data_rdy~2                                                                                                                                        ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[4].tc_inst|tail_counter:tail_ctr_pos|wr_en                                                                                                                     ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[4].tc_inst|p_data_rdy~1                                                                                                                                        ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[4].tc_inst|head_counter:head_ctr_pos|wr_en                                                                                                                     ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[4].tc_inst|n_data_rdy~1                                                                                                                                        ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[4].tc_inst|tail_counter:tail_ctr_neg|wr_en                                                                                                                     ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[4].tc_inst|n_data_rdy~0                                                                                                                                        ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[4].tc_inst|head_counter:head_ctr_neg|wr_en                                                                                                                     ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|lr_clear[2][0]                                                                                                                                                ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|lr_ena[2][0]                                                                                                                                                  ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[2].tc_inst|wr_en~0                                                                                                                                             ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|lr_clear[1][0]                                                                                                                                                ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|lr_ena[1][0]                                                                                                                                                  ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[1].tc_inst|wr_en~0                                                                                                                                             ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|lr_clear[0][0]                                                                                                                                                ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|lr_clear[6][0]                                                                                                                                                ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|lr_ena[6][0]                                                                                                                                                  ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[6].tc_inst|wr_en~0                                                                                                                                             ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|lr_clear[3][0]                                                                                                                                                ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|lr_ena[3][0]                                                                                                                                                  ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[3].tc_inst|wr_en~0                                                                                                                                             ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|lr_clear[7][0]                                                                                                                                                ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|lr_ena[7][0]                                                                                                                                                  ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[7].tc_inst|wr_en~0                                                                                                                                             ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|lr_clear[5][0]                                                                                                                                                ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|lr_ena[5][0]                                                                                                                                                  ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[5].tc_inst|wr_en~0                                                                                                                                             ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|lr_clear[4][0]                                                                                                                                                ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|lr_ena[4][0]                                                                                                                                                  ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[4].tc_inst|wr_en~0                                                                                                                                             ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|data_wr~8                                                                                                                                                     ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|lr_clear[2][1]                                                                                                                                                ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|lr_ena[2][1]                                                                                                                                                  ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[2].tc_inst|wr_en                                                                                                                                               ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|data_wr~7                                                                                                                                                     ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|lr_clear[1][1]                                                                                                                                                ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|lr_ena[1][1]                                                                                                                                                  ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[1].tc_inst|wr_en                                                                                                                                               ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|data_wr~6                                                                                                                                                     ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|lr_clear[0][1]                                                                                                                                                ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|data_wr~5                                                                                                                                                     ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|lr_clear[6][1]                                                                                                                                                ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|lr_ena[6][1]                                                                                                                                                  ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[6].tc_inst|wr_en                                                                                                                                               ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|data_wr~4                                                                                                                                                     ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|lr_clear[3][1]                                                                                                                                                ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|lr_ena[3][1]                                                                                                                                                  ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[3].tc_inst|wr_en                                                                                                                                               ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|data_wr~3                                                                                                                                                     ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|lr_clear[7][1]                                                                                                                                                ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|lr_ena[7][1]                                                                                                                                                  ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[7].tc_inst|wr_en                                                                                                                                               ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|data_wr~2                                                                                                                                                     ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|lr_clear[5][1]                                                                                                                                                ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|lr_ena[5][1]                                                                                                                                                  ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[5].tc_inst|wr_en                                                                                                                                               ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|data_wr~1                                                                                                                                                     ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|lr_clear[4][1]                                                                                                                                                ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|lr_ena[4][1]                                                                                                                                                  ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[4].tc_inst|wr_en                                                                                                                                               ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_pos|ctr~12                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_pos|ctr~11                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_pos|ctr~10                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_pos|ctr~9                                                                                                                     ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_neg|ctr~12                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_neg|ctr~11                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_neg|ctr~10                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_neg|ctr~9                                                                                                                     ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|WideAnd0                                                                                                                                                      ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|WideAnd0~1                                                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|WideAnd0~0                                                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|Selector1~0                                                                                                                                                   ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos|Mux0~0                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos|ctr_rst                                                                                                                   ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg|ctr_rst                                                                                                                   ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg|Mux0~0                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|lr_signal[0][0]                                                                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_pos|Mux4~0                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_neg|Mux4~0                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_pos|Mux3~0                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_neg|Mux3~0                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_pos|Mux0~0                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_neg|Mux0~0                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_pos|ctr_ena                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|integer_counter:int_ctr_neg|ctr_ena                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|lr_wrdata[0]                                                                                                                                                  ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|Selector0~0                                                                                                                                                   ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos|Decoder0~0                                                                                                                ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg|Decoder0~0                                                                                                                ; 1       ;
; tdc:tdc_inst_0|lr_mod[0][0]                                                                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_pos|Mux5~0                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_neg|Mux5~0                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos|code[1]~5                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos|ctr_out[1]                                                                                                                ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg|code[1]~5                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg|ctr_out[1]                                                                                                                ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_pos|ctr_out[1]                                                                                                                ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_neg|ctr_out[1]                                                                                                                ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos|code[2]~4                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos|ctr_out[2]                                                                                                                ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg|code[2]~4                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg|ctr_out[2]                                                                                                                ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_pos|ctr_out[2]                                                                                                                ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_neg|ctr_out[2]                                                                                                                ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos|code[3]~3                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos|ctr_out[3]                                                                                                                ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg|code[3]~3                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg|ctr_out[3]                                                                                                                ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_pos|ctr_out[3]                                                                                                                ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_neg|ctr_out[3]                                                                                                                ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos|code[4]~2                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos|ctr_out[4]                                                                                                                ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg|code[4]~2                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg|ctr_out[4]                                                                                                                ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_pos|ctr_out[4]                                                                                                                ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_neg|ctr_out[4]                                                                                                                ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos|code[5]~1                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos|ctr_out[5]                                                                                                                ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg|code[5]~1                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg|ctr_out[5]                                                                                                                ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_pos|ctr_out[5]                                                                                                                ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_neg|ctr_out[5]                                                                                                                ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|next_state.st_ena_off~0                                                                                                                                       ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|p_data_rdy~2                                                                                                                                        ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|p_data_rdy~1                                                                                                                                        ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos|code[0]~0                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_pos|ctr_out[0]                                                                                                                ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg|code[0]~0                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|head_counter:head_ctr_neg|ctr_out[0]                                                                                                                ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|n_data_rdy~1                                                                                                                                        ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|n_data_rdy~0                                                                                                                                        ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_pos|ctr_out[0]                                                                                                                ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tail_counter:tail_ctr_neg|ctr_out[0]                                                                                                                ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|Add0~11                                                                                                                                             ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|hp_reg[1]                                                                                                                                           ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|hn_reg[1]                                                                                                                                           ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|Add0~10                                                                                                                                             ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tp_reg[1]                                                                                                                                           ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tn_reg[1]                                                                                                                                           ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|Add0~9                                                                                                                                              ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|hp_reg[2]                                                                                                                                           ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|hn_reg[2]                                                                                                                                           ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|Add0~8                                                                                                                                              ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tp_reg[2]                                                                                                                                           ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tn_reg[2]                                                                                                                                           ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|Add0~7                                                                                                                                              ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|hp_reg[3]                                                                                                                                           ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|hn_reg[3]                                                                                                                                           ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|Add0~6                                                                                                                                              ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tp_reg[3]                                                                                                                                           ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tn_reg[3]                                                                                                                                           ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|Add0~5                                                                                                                                              ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|hp_reg[4]                                                                                                                                           ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|hn_reg[4]                                                                                                                                           ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|Add0~4                                                                                                                                              ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tp_reg[4]                                                                                                                                           ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tn_reg[4]                                                                                                                                           ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|Add0~3                                                                                                                                              ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|hp_reg[5]                                                                                                                                           ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|hn_reg[5]                                                                                                                                           ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|Add0~2                                                                                                                                              ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tp_reg[5]                                                                                                                                           ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tn_reg[5]                                                                                                                                           ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|Add1~9                                                                                                                                              ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|ip_reg[8]                                                                                                                                           ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|in_reg[8]                                                                                                                                           ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|Add1~8                                                                                                                                              ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|ip_reg[9]                                                                                                                                           ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|in_reg[9]                                                                                                                                           ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|Add1~7                                                                                                                                              ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|ip_reg[7]                                                                                                                                           ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|in_reg[7]                                                                                                                                           ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|Add1~6                                                                                                                                              ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|ip_reg[6]                                                                                                                                           ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|in_reg[6]                                                                                                                                           ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|Add1~5                                                                                                                                              ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|ip_reg[5]                                                                                                                                           ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|in_reg[5]                                                                                                                                           ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|Add1~4                                                                                                                                              ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|ip_reg[0]                                                                                                                                           ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|in_reg[0]                                                                                                                                           ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|Add1~3                                                                                                                                              ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|ip_reg[1]                                                                                                                                           ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|in_reg[1]                                                                                                                                           ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|Add1~2                                                                                                                                              ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|ip_reg[2]                                                                                                                                           ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|in_reg[2]                                                                                                                                           ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|Add1~1                                                                                                                                              ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|ip_reg[3]                                                                                                                                           ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|in_reg[3]                                                                                                                                           ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|Add1~0                                                                                                                                              ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|ip_reg[4]                                                                                                                                           ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|in_reg[4]                                                                                                                                           ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|state.st_ena_off                                                                                                                                              ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|lr_ena[0][0]                                                                                                                                                  ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|Add0~1                                                                                                                                              ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|hp_reg[0]                                                                                                                                           ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|hn_reg[0]                                                                                                                                           ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|Add0~0                                                                                                                                              ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tp_reg[0]                                                                                                                                           ; 1       ;
; tdc:tdc_inst_0|time_counter:gen[0].tc_inst|tn_reg[0]                                                                                                                                           ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|state.st_change_clock                                                                                                                                         ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|data[0][1]                                                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|data[0][2]                                                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|data[0][3]                                                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|data[0][4]                                                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|data[0][5]                                                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|data[0][6]                                                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|int_sync:i_sync|data[0][8]                                                                                                                                                      ; 1       ;
; tdc:tdc_inst_0|int_sync:i_sync|data[0][9]                                                                                                                                                      ; 1       ;
; tdc:tdc_inst_0|int_sync:i_sync|data[0][3]                                                                                                                                                      ; 1       ;
; tdc:tdc_inst_0|int_sync:i_sync|data[0][2]                                                                                                                                                      ; 1       ;
; tdc:tdc_inst_0|int_sync:i_sync|data[0][1]                                                                                                                                                      ; 1       ;
; tdc:tdc_inst_0|int_sync:i_sync|data[0][0]                                                                                                                                                      ; 1       ;
; tdc:tdc_inst_0|int_sync:i_sync|data[0][7]                                                                                                                                                      ; 1       ;
; tdc:tdc_inst_0|int_sync:i_sync|data[0][6]                                                                                                                                                      ; 1       ;
; tdc:tdc_inst_0|int_sync:i_sync|data[0][5]                                                                                                                                                      ; 1       ;
; tdc:tdc_inst_0|int_sync:i_sync|data[0][4]                                                                                                                                                      ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|data[0][0]                                                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|s_out_fr~0                                                                                                                                                                      ; 1       ;
; clk_div2~4                                                                                                                                                                                     ; 1       ;
; clk_div2~3                                                                                                                                                                                     ; 1       ;
; clk_div2~2                                                                                                                                                                                     ; 1       ;
; clk_div2~1                                                                                                                                                                                     ; 1       ;
; clk_div2~0                                                                                                                                                                                     ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|sync_data[0][1]                                                                                                                                               ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|sync_data[0][2]                                                                                                                                               ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|sync_data[0][3]                                                                                                                                               ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|sync_data[0][4]                                                                                                                                               ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|sync_data[0][5]                                                                                                                                               ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|sync_data[0][6]                                                                                                                                               ; 1       ;
; tdc:tdc_inst_0|int_sync:i_sync|sync_data[0][8]                                                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|int_sync:i_sync|sync_data[0][9]                                                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|int_sync:i_sync|sync_data[0][3]                                                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|int_sync:i_sync|sync_data[0][2]                                                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|int_sync:i_sync|sync_data[0][1]                                                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|int_sync:i_sync|sync_data[0][0]                                                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|int_sync:i_sync|sync_data[0][7]                                                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|int_sync:i_sync|sync_data[0][6]                                                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|int_sync:i_sync|sync_data[0][5]                                                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|int_sync:i_sync|sync_data[0][4]                                                                                                                                                 ; 1       ;
; tdc:tdc_inst_0|frac_sync:fr_sync|sync_data[0][0]                                                                                                                                               ; 1       ;
; clk_20k~0                                                                                                                                                                                      ; 1       ;
; Equal1~3                                                                                                                                                                                       ; 1       ;
; Equal1~2                                                                                                                                                                                       ; 1       ;
; Equal1~1                                                                                                                                                                                       ; 1       ;
; Equal1~0                                                                                                                                                                                       ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|frac_delay~6                                                                                                                                                  ; 1       ;
; tdc:tdc_inst_0|frac_sync_out[0][1]                                                                                                                                                             ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|frac_delay~5                                                                                                                                                  ; 1       ;
; tdc:tdc_inst_0|frac_sync_out[0][2]                                                                                                                                                             ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|frac_delay~4                                                                                                                                                  ; 1       ;
; tdc:tdc_inst_0|frac_sync_out[0][3]                                                                                                                                                             ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|frac_delay~3                                                                                                                                                  ; 1       ;
; tdc:tdc_inst_0|frac_sync_out[0][4]                                                                                                                                                             ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|mult_x50:gen_mult[0].mlt_inst|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][4]~9                                                                   ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|frac_delay~2                                                                                                                                                  ; 1       ;
; tdc:tdc_inst_0|frac_sync_out[0][5]                                                                                                                                                             ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|mult_x50:gen_mult[0].mlt_inst|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][5]~8                                                                   ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|frac_delay~1                                                                                                                                                  ; 1       ;
; tdc:tdc_inst_0|frac_sync_out[0][6]                                                                                                                                                             ; 1       ;
; tdc:tdc_inst_0|int_sync_out[0][8]                                                                                                                                                              ; 1       ;
; tdc:tdc_inst_0|int_sync_out[0][9]                                                                                                                                                              ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|mult_x50:gen_mult[0].mlt_inst|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][6]~7                                                                   ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|mult_x50:gen_mult[0].mlt_inst|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][7]~6                                                                   ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|mult_x50:gen_mult[0].mlt_inst|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][4]~5                                                                   ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|mult_x50:gen_mult[0].mlt_inst|lpm_mult:lpm_mult_component|multcore:mult_core|romout[0][8]~4                                                                   ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|mult_x50:gen_mult[0].mlt_inst|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][5]~3                                                                   ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|mult_x50:gen_mult[0].mlt_inst|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][6]~2                                                                   ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|mult_x50:gen_mult[0].mlt_inst|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][7]~1                                                                   ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|mult_x50:gen_mult[0].mlt_inst|lpm_mult:lpm_mult_component|multcore:mult_core|romout[1][8]~0                                                                   ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|frac_delay~0                                                                                                                                                  ; 1       ;
; tdc:tdc_inst_0|frac_sync_out[0][0]                                                                                                                                                             ; 1       ;
; spi_data_transm:spi_data_transm1|clkout~0                                                                                                                                                      ; 1       ;
; diff:diff_inst|recv~0                                                                                                                                                                          ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_1~40                                                                                                                                                   ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|frac_delay[0][1]                                                                                                                                              ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|frac_delay[0][2]                                                                                                                                              ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|mult_x50:gen_mult[0].mlt_inst|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|drop_bits_node[0][2]                                             ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|frac_delay[0][3]                                                                                                                                              ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|mult_x50:gen_mult[0].mlt_inst|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|drop_bits_node[0][3]                                             ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|frac_delay[0][4]                                                                                                                                              ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|mult_x50:gen_mult[0].mlt_inst|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_60j:auto_generated|pipeline_dffe[0] ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|frac_delay[0][5]                                                                                                                                              ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|mult_x50:gen_mult[0].mlt_inst|lpm_mult:lpm_mult_component|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_60j:auto_generated|pipeline_dffe[1] ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|frac_delay[0][6]                                                                                                                                              ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_1~13                                                                                                                                                   ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|frac_delay[0][0]                                                                                                                                              ; 1       ;
; spi_data_transm:spi_data_transm1|spi_write~0                                                                                                                                                   ; 1       ;
; spi_data_transm:spi_data_transm1|clkout_prev                                                                                                                                                   ; 1       ;
; diff:diff_inst|buf2_rdy~0                                                                                                                                                                      ; 1       ;
; diff:diff_inst|buf1_rdy~0                                                                                                                                                                      ; 1       ;
; diff:diff_inst|diff~33                                                                                                                                                                         ; 1       ;
; diff:diff_inst|diff~32                                                                                                                                                                         ; 1       ;
; diff:diff_inst|diff~31                                                                                                                                                                         ; 1       ;
; diff:diff_inst|diff~30                                                                                                                                                                         ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_2~14                                                                                                                                                   ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_1[0][1]                                                                                                                                                ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_2~13                                                                                                                                                   ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_2~12                                                                                                                                                   ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_2~11                                                                                                                                                   ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_2~10                                                                                                                                                   ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_2~9                                                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_2~8                                                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_2~7                                                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_2~6                                                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_2~5                                                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_2~4                                                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_2~3                                                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_2~2                                                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_2~1                                                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_2~0                                                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_1[0][0]                                                                                                                                                ; 1       ;
; spi_data_transm:spi_data_transm1|Selector0~0                                                                                                                                                   ; 1       ;
; spi_data_transm:spi_data_transm1|spi_state~43                                                                                                                                                  ; 1       ;
; sin_addr:sin_addr1|lpm_counter:LPM_COUNTER_component|cntr_95j:auto_generated|cmpr_mfc:cmpr1|aneb_result_wire[0]~1                                                                              ; 1       ;
; sin_addr:sin_addr1|lpm_counter:LPM_COUNTER_component|cntr_95j:auto_generated|cmpr_mfc:cmpr1|aneb_result_wire[0]~0                                                                              ; 1       ;
; diff:diff_inst|diff[1]                                                                                                                                                                         ; 1       ;
; diff:diff_inst|diff[3]                                                                                                                                                                         ; 1       ;
; diff:diff_inst|diff[0]                                                                                                                                                                         ; 1       ;
; diff:diff_inst|diff[2]                                                                                                                                                                         ; 1       ;
; byass_data:byass_data1|count_byass~12                                                                                                                                                          ; 1       ;
; byass_data:byass_data1|count_byass[3]~11                                                                                                                                                       ; 1       ;
; byass_data:byass_data1|count_byass~10                                                                                                                                                          ; 1       ;
; byass_data:byass_data1|count_byass~9                                                                                                                                                           ; 1       ;
; byass_data:byass_data1|count_byass~8                                                                                                                                                           ; 1       ;
; byass_data:byass_data1|count_plus_flag                                                                                                                                                         ; 1       ;
; byass_data:byass_data1|count_byass~5                                                                                                                                                           ; 1       ;
; dm_min:dm_inst|Selector0~1                                                                                                                                                                     ; 1       ;
; dm_min:dm_inst|Equal2~2                                                                                                                                                                        ; 1       ;
; dm_min:dm_inst|Equal2~1                                                                                                                                                                        ; 1       ;
; dm_min:dm_inst|Equal2~0                                                                                                                                                                        ; 1       ;
; dm_min:dm_inst|state.st_lf                                                                                                                                                                     ; 1       ;
; dm_min:dm_inst|Selector0~0                                                                                                                                                                     ; 1       ;
; dm_min:dm_inst|LessThan0~2                                                                                                                                                                     ; 1       ;
; dm_min:dm_inst|LessThan0~1                                                                                                                                                                     ; 1       ;
; dm_min:dm_inst|ctr_half~0                                                                                                                                                                      ; 1       ;
; dm_min:dm_inst|LessThan0~0                                                                                                                                                                     ; 1       ;
; dm_min:dm_inst|state.st_wait~0                                                                                                                                                                 ; 1       ;
; clk_div~4                                                                                                                                                                                      ; 1       ;
; clk_div~3                                                                                                                                                                                      ; 1       ;
; clk_div~2                                                                                                                                                                                      ; 1       ;
; clk_div~1                                                                                                                                                                                      ; 1       ;
; clk_div~0                                                                                                                                                                                      ; 1       ;
; phase_controller:ph_ctl|clk_max[8]~10                                                                                                                                                          ; 1       ;
; phase_controller:ph_ctl|clk_max[7]~9                                                                                                                                                           ; 1       ;
; phase_controller:ph_ctl|clk_max[3]~7                                                                                                                                                           ; 1       ;
; phase_controller:ph_ctl|clk_max[6]~6                                                                                                                                                           ; 1       ;
; phase_controller:ph_ctl|clk_max[4]~5                                                                                                                                                           ; 1       ;
; phase_controller:ph_ctl|clk_max~4                                                                                                                                                              ; 1       ;
; phase_controller:ph_ctl|clk_max[1]~3                                                                                                                                                           ; 1       ;
; phase_controller:ph_ctl|clk_max[1]~2                                                                                                                                                           ; 1       ;
; phase_controller:ph_ctl|clk_max[0]~1                                                                                                                                                           ; 1       ;
; phase_controller:ph_ctl|always0~0                                                                                                                                                              ; 1       ;
; phase_controller:ph_ctl|key_ctl_q[1]                                                                                                                                                           ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_3~14                                                                                                                                                   ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_2[0][1]                                                                                                                                                ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_3~13                                                                                                                                                   ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_2[0][2]                                                                                                                                                ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_3~12                                                                                                                                                   ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_2[0][3]                                                                                                                                                ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_3~11                                                                                                                                                   ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_2[0][4]                                                                                                                                                ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_3~10                                                                                                                                                   ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_2[0][5]                                                                                                                                                ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_3~9                                                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_2[0][6]                                                                                                                                                ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_3~8                                                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_2[0][7]                                                                                                                                                ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_3~7                                                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_2[0][8]                                                                                                                                                ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_3~6                                                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_2[0][9]                                                                                                                                                ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_3~5                                                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_2[0][10]                                                                                                                                               ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_3~4                                                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_2[0][11]                                                                                                                                               ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_3~3                                                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_2[0][12]                                                                                                                                               ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_3~2                                                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_2[0][13]                                                                                                                                               ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_3~1                                                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_2[0][14]                                                                                                                                               ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_3~0                                                                                                                                                    ; 1       ;
; tdc:tdc_inst_0|mlt_x400:mlt_inst|sum_st_2[0][0]                                                                                                                                                ; 1       ;
; spi_data_transm:spi_data_transm1|Selector18~0                                                                                                                                                  ; 1       ;
; spi_data_transm:spi_data_transm1|Selector17~10                                                                                                                                                 ; 1       ;
; spi_data_transm:spi_data_transm1|Selector17~9                                                                                                                                                  ; 1       ;
; spi_data_transm:spi_data_transm1|Selector17~8                                                                                                                                                  ; 1       ;
; spi_data_transm:spi_data_transm1|Selector17~7                                                                                                                                                  ; 1       ;
; spi_data_transm:spi_data_transm1|Selector17~6                                                                                                                                                  ; 1       ;
; spi_data_transm:spi_data_transm1|Selector17~5                                                                                                                                                  ; 1       ;
; spi_data_transm:spi_data_transm1|Selector17~4                                                                                                                                                  ; 1       ;
; spi_data_transm:spi_data_transm1|Selector17~3                                                                                                                                                  ; 1       ;
; spi_data_transm:spi_data_transm1|Selector17~2                                                                                                                                                  ; 1       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+---------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                     ; Type ; Mode ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF         ; Location      ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+---------------+----------------------+-----------------+-----------------+---------------+
; singen:singen1|altsyncram:altsyncram_component|altsyncram_9v91:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096 ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1    ; sin8bit.mif ; M9K_X25_Y2_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
+------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+---------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |DE0_TDC|singen:singen1|altsyncram:altsyncram_component|altsyncram_9v91:auto_generated|ALTSYNCRAM                                                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(01111111) (177) (127) (7F)    ;(10000001) (201) (129) (81)   ;(10000010) (202) (130) (82)   ;(10000100) (204) (132) (84)   ;(10000101) (205) (133) (85)   ;(10000111) (207) (135) (87)   ;(10001001) (211) (137) (89)   ;(10001010) (212) (138) (8A)   ;
;8;(10001100) (214) (140) (8C)    ;(10001101) (215) (141) (8D)   ;(10001111) (217) (143) (8F)   ;(10010000) (220) (144) (90)   ;(10010010) (222) (146) (92)   ;(10010100) (224) (148) (94)   ;(10010101) (225) (149) (95)   ;(10010111) (227) (151) (97)   ;
;16;(10011000) (230) (152) (98)    ;(10011010) (232) (154) (9A)   ;(10011011) (233) (155) (9B)   ;(10011101) (235) (157) (9D)   ;(10011111) (237) (159) (9F)   ;(10100000) (240) (160) (A0)   ;(10100010) (242) (162) (A2)   ;(10100011) (243) (163) (A3)   ;
;24;(10100101) (245) (165) (A5)    ;(10100110) (246) (166) (A6)   ;(10101000) (250) (168) (A8)   ;(10101001) (251) (169) (A9)   ;(10101011) (253) (171) (AB)   ;(10101100) (254) (172) (AC)   ;(10101110) (256) (174) (AE)   ;(10101111) (257) (175) (AF)   ;
;32;(10110001) (261) (177) (B1)    ;(10110010) (262) (178) (B2)   ;(10110100) (264) (180) (B4)   ;(10110101) (265) (181) (B5)   ;(10110111) (267) (183) (B7)   ;(10111000) (270) (184) (B8)   ;(10111001) (271) (185) (B9)   ;(10111011) (273) (187) (BB)   ;
;40;(10111100) (274) (188) (BC)    ;(10111110) (276) (190) (BE)   ;(10111111) (277) (191) (BF)   ;(11000000) (300) (192) (C0)   ;(11000010) (302) (194) (C2)   ;(11000011) (303) (195) (C3)   ;(11000100) (304) (196) (C4)   ;(11000110) (306) (198) (C6)   ;
;48;(11000111) (307) (199) (C7)    ;(11001000) (310) (200) (C8)   ;(11001010) (312) (202) (CA)   ;(11001011) (313) (203) (CB)   ;(11001100) (314) (204) (CC)   ;(11001101) (315) (205) (CD)   ;(11001111) (317) (207) (CF)   ;(11010000) (320) (208) (D0)   ;
;56;(11010001) (321) (209) (D1)    ;(11010010) (322) (210) (D2)   ;(11010100) (324) (212) (D4)   ;(11010101) (325) (213) (D5)   ;(11010110) (326) (214) (D6)   ;(11010111) (327) (215) (D7)   ;(11011000) (330) (216) (D8)   ;(11011001) (331) (217) (D9)   ;
;64;(11011010) (332) (218) (DA)    ;(11011100) (334) (220) (DC)   ;(11011101) (335) (221) (DD)   ;(11011110) (336) (222) (DE)   ;(11011111) (337) (223) (DF)   ;(11100000) (340) (224) (E0)   ;(11100001) (341) (225) (E1)   ;(11100010) (342) (226) (E2)   ;
;72;(11100011) (343) (227) (E3)    ;(11100100) (344) (228) (E4)   ;(11100101) (345) (229) (E5)   ;(11100110) (346) (230) (E6)   ;(11100111) (347) (231) (E7)   ;(11101000) (350) (232) (E8)   ;(11101000) (350) (232) (E8)   ;(11101001) (351) (233) (E9)   ;
;80;(11101010) (352) (234) (EA)    ;(11101011) (353) (235) (EB)   ;(11101100) (354) (236) (EC)   ;(11101101) (355) (237) (ED)   ;(11101110) (356) (238) (EE)   ;(11101110) (356) (238) (EE)   ;(11101111) (357) (239) (EF)   ;(11110000) (360) (240) (F0)   ;
;88;(11110001) (361) (241) (F1)    ;(11110001) (361) (241) (F1)   ;(11110010) (362) (242) (F2)   ;(11110011) (363) (243) (F3)   ;(11110011) (363) (243) (F3)   ;(11110100) (364) (244) (F4)   ;(11110100) (364) (244) (F4)   ;(11110101) (365) (245) (F5)   ;
;96;(11110110) (366) (246) (F6)    ;(11110110) (366) (246) (F6)   ;(11110111) (367) (247) (F7)   ;(11110111) (367) (247) (F7)   ;(11111000) (370) (248) (F8)   ;(11111000) (370) (248) (F8)   ;(11111001) (371) (249) (F9)   ;(11111001) (371) (249) (F9)   ;
;104;(11111010) (372) (250) (FA)    ;(11111010) (372) (250) (FA)   ;(11111010) (372) (250) (FA)   ;(11111011) (373) (251) (FB)   ;(11111011) (373) (251) (FB)   ;(11111011) (373) (251) (FB)   ;(11111100) (374) (252) (FC)   ;(11111100) (374) (252) (FC)   ;
;112;(11111100) (374) (252) (FC)    ;(11111101) (375) (253) (FD)   ;(11111101) (375) (253) (FD)   ;(11111101) (375) (253) (FD)   ;(11111101) (375) (253) (FD)   ;(11111101) (375) (253) (FD)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;
;120;(11111110) (376) (254) (FE)    ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;
;128;(11111110) (376) (254) (FE)    ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111101) (375) (253) (FD)   ;(11111101) (375) (253) (FD)   ;(11111101) (375) (253) (FD)   ;
;136;(11111101) (375) (253) (FD)    ;(11111101) (375) (253) (FD)   ;(11111100) (374) (252) (FC)   ;(11111100) (374) (252) (FC)   ;(11111100) (374) (252) (FC)   ;(11111011) (373) (251) (FB)   ;(11111011) (373) (251) (FB)   ;(11111011) (373) (251) (FB)   ;
;144;(11111010) (372) (250) (FA)    ;(11111010) (372) (250) (FA)   ;(11111010) (372) (250) (FA)   ;(11111001) (371) (249) (F9)   ;(11111001) (371) (249) (F9)   ;(11111000) (370) (248) (F8)   ;(11111000) (370) (248) (F8)   ;(11110111) (367) (247) (F7)   ;
;152;(11110111) (367) (247) (F7)    ;(11110110) (366) (246) (F6)   ;(11110110) (366) (246) (F6)   ;(11110101) (365) (245) (F5)   ;(11110100) (364) (244) (F4)   ;(11110100) (364) (244) (F4)   ;(11110011) (363) (243) (F3)   ;(11110011) (363) (243) (F3)   ;
;160;(11110010) (362) (242) (F2)    ;(11110001) (361) (241) (F1)   ;(11110001) (361) (241) (F1)   ;(11110000) (360) (240) (F0)   ;(11101111) (357) (239) (EF)   ;(11101110) (356) (238) (EE)   ;(11101110) (356) (238) (EE)   ;(11101101) (355) (237) (ED)   ;
;168;(11101100) (354) (236) (EC)    ;(11101011) (353) (235) (EB)   ;(11101010) (352) (234) (EA)   ;(11101001) (351) (233) (E9)   ;(11101000) (350) (232) (E8)   ;(11101000) (350) (232) (E8)   ;(11100111) (347) (231) (E7)   ;(11100110) (346) (230) (E6)   ;
;176;(11100101) (345) (229) (E5)    ;(11100100) (344) (228) (E4)   ;(11100011) (343) (227) (E3)   ;(11100010) (342) (226) (E2)   ;(11100001) (341) (225) (E1)   ;(11100000) (340) (224) (E0)   ;(11011111) (337) (223) (DF)   ;(11011110) (336) (222) (DE)   ;
;184;(11011101) (335) (221) (DD)    ;(11011100) (334) (220) (DC)   ;(11011010) (332) (218) (DA)   ;(11011001) (331) (217) (D9)   ;(11011000) (330) (216) (D8)   ;(11010111) (327) (215) (D7)   ;(11010110) (326) (214) (D6)   ;(11010101) (325) (213) (D5)   ;
;192;(11010100) (324) (212) (D4)    ;(11010010) (322) (210) (D2)   ;(11010001) (321) (209) (D1)   ;(11010000) (320) (208) (D0)   ;(11001111) (317) (207) (CF)   ;(11001101) (315) (205) (CD)   ;(11001100) (314) (204) (CC)   ;(11001011) (313) (203) (CB)   ;
;200;(11001010) (312) (202) (CA)    ;(11001000) (310) (200) (C8)   ;(11000111) (307) (199) (C7)   ;(11000110) (306) (198) (C6)   ;(11000100) (304) (196) (C4)   ;(11000011) (303) (195) (C3)   ;(11000010) (302) (194) (C2)   ;(11000000) (300) (192) (C0)   ;
;208;(10111111) (277) (191) (BF)    ;(10111110) (276) (190) (BE)   ;(10111100) (274) (188) (BC)   ;(10111011) (273) (187) (BB)   ;(10111001) (271) (185) (B9)   ;(10111000) (270) (184) (B8)   ;(10110111) (267) (183) (B7)   ;(10110101) (265) (181) (B5)   ;
;216;(10110100) (264) (180) (B4)    ;(10110010) (262) (178) (B2)   ;(10110001) (261) (177) (B1)   ;(10101111) (257) (175) (AF)   ;(10101110) (256) (174) (AE)   ;(10101100) (254) (172) (AC)   ;(10101011) (253) (171) (AB)   ;(10101001) (251) (169) (A9)   ;
;224;(10101000) (250) (168) (A8)    ;(10100110) (246) (166) (A6)   ;(10100101) (245) (165) (A5)   ;(10100011) (243) (163) (A3)   ;(10100010) (242) (162) (A2)   ;(10100000) (240) (160) (A0)   ;(10011111) (237) (159) (9F)   ;(10011101) (235) (157) (9D)   ;
;232;(10011011) (233) (155) (9B)    ;(10011010) (232) (154) (9A)   ;(10011000) (230) (152) (98)   ;(10010111) (227) (151) (97)   ;(10010101) (225) (149) (95)   ;(10010100) (224) (148) (94)   ;(10010010) (222) (146) (92)   ;(10010000) (220) (144) (90)   ;
;240;(10001111) (217) (143) (8F)    ;(10001101) (215) (141) (8D)   ;(10001100) (214) (140) (8C)   ;(10001010) (212) (138) (8A)   ;(10001001) (211) (137) (89)   ;(10000111) (207) (135) (87)   ;(10000101) (205) (133) (85)   ;(10000100) (204) (132) (84)   ;
;248;(10000010) (202) (130) (82)    ;(10000001) (201) (129) (81)   ;(01111111) (177) (127) (7F)   ;(01111101) (175) (125) (7D)   ;(01111100) (174) (124) (7C)   ;(01111010) (172) (122) (7A)   ;(01111001) (171) (121) (79)   ;(01110111) (167) (119) (77)   ;
;256;(01110101) (165) (117) (75)    ;(01110100) (164) (116) (74)   ;(01110010) (162) (114) (72)   ;(01110001) (161) (113) (71)   ;(01101111) (157) (111) (6F)   ;(01101110) (156) (110) (6E)   ;(01101100) (154) (108) (6C)   ;(01101010) (152) (106) (6A)   ;
;264;(01101001) (151) (105) (69)    ;(01100111) (147) (103) (67)   ;(01100110) (146) (102) (66)   ;(01100100) (144) (100) (64)   ;(01100011) (143) (99) (63)   ;(01100001) (141) (97) (61)   ;(01011111) (137) (95) (5F)   ;(01011110) (136) (94) (5E)   ;
;272;(01011100) (134) (92) (5C)    ;(01011011) (133) (91) (5B)   ;(01011001) (131) (89) (59)   ;(01011000) (130) (88) (58)   ;(01010110) (126) (86) (56)   ;(01010101) (125) (85) (55)   ;(01010011) (123) (83) (53)   ;(01010010) (122) (82) (52)   ;
;280;(01010000) (120) (80) (50)    ;(01001111) (117) (79) (4F)   ;(01001101) (115) (77) (4D)   ;(01001100) (114) (76) (4C)   ;(01001010) (112) (74) (4A)   ;(01001001) (111) (73) (49)   ;(01000111) (107) (71) (47)   ;(01000110) (106) (70) (46)   ;
;288;(01000101) (105) (69) (45)    ;(01000011) (103) (67) (43)   ;(01000010) (102) (66) (42)   ;(01000000) (100) (64) (40)   ;(00111111) (77) (63) (3F)   ;(00111110) (76) (62) (3E)   ;(00111100) (74) (60) (3C)   ;(00111011) (73) (59) (3B)   ;
;296;(00111010) (72) (58) (3A)    ;(00111000) (70) (56) (38)   ;(00110111) (67) (55) (37)   ;(00110110) (66) (54) (36)   ;(00110100) (64) (52) (34)   ;(00110011) (63) (51) (33)   ;(00110010) (62) (50) (32)   ;(00110001) (61) (49) (31)   ;
;304;(00101111) (57) (47) (2F)    ;(00101110) (56) (46) (2E)   ;(00101101) (55) (45) (2D)   ;(00101100) (54) (44) (2C)   ;(00101010) (52) (42) (2A)   ;(00101001) (51) (41) (29)   ;(00101000) (50) (40) (28)   ;(00100111) (47) (39) (27)   ;
;312;(00100110) (46) (38) (26)    ;(00100101) (45) (37) (25)   ;(00100100) (44) (36) (24)   ;(00100010) (42) (34) (22)   ;(00100001) (41) (33) (21)   ;(00100000) (40) (32) (20)   ;(00011111) (37) (31) (1F)   ;(00011110) (36) (30) (1E)   ;
;320;(00011101) (35) (29) (1D)    ;(00011100) (34) (28) (1C)   ;(00011011) (33) (27) (1B)   ;(00011010) (32) (26) (1A)   ;(00011001) (31) (25) (19)   ;(00011000) (30) (24) (18)   ;(00010111) (27) (23) (17)   ;(00010110) (26) (22) (16)   ;
;328;(00010110) (26) (22) (16)    ;(00010101) (25) (21) (15)   ;(00010100) (24) (20) (14)   ;(00010011) (23) (19) (13)   ;(00010010) (22) (18) (12)   ;(00010001) (21) (17) (11)   ;(00010000) (20) (16) (10)   ;(00010000) (20) (16) (10)   ;
;336;(00001111) (17) (15) (0F)    ;(00001110) (16) (14) (0E)   ;(00001101) (15) (13) (0D)   ;(00001101) (15) (13) (0D)   ;(00001100) (14) (12) (0C)   ;(00001011) (13) (11) (0B)   ;(00001011) (13) (11) (0B)   ;(00001010) (12) (10) (0A)   ;
;344;(00001010) (12) (10) (0A)    ;(00001001) (11) (9) (09)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00000111) (7) (7) (07)   ;(00000111) (7) (7) (07)   ;(00000110) (6) (6) (06)   ;(00000110) (6) (6) (06)   ;
;352;(00000101) (5) (5) (05)    ;(00000101) (5) (5) (05)   ;(00000100) (4) (4) (04)   ;(00000100) (4) (4) (04)   ;(00000100) (4) (4) (04)   ;(00000011) (3) (3) (03)   ;(00000011) (3) (3) (03)   ;(00000011) (3) (3) (03)   ;
;360;(00000010) (2) (2) (02)    ;(00000010) (2) (2) (02)   ;(00000010) (2) (2) (02)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;
;368;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;376;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;
;384;(00000001) (1) (1) (01)    ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000010) (2) (2) (02)   ;(00000010) (2) (2) (02)   ;(00000010) (2) (2) (02)   ;(00000011) (3) (3) (03)   ;
;392;(00000011) (3) (3) (03)    ;(00000011) (3) (3) (03)   ;(00000100) (4) (4) (04)   ;(00000100) (4) (4) (04)   ;(00000100) (4) (4) (04)   ;(00000101) (5) (5) (05)   ;(00000101) (5) (5) (05)   ;(00000110) (6) (6) (06)   ;
;400;(00000110) (6) (6) (06)    ;(00000111) (7) (7) (07)   ;(00000111) (7) (7) (07)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001001) (11) (9) (09)   ;(00001010) (12) (10) (0A)   ;(00001010) (12) (10) (0A)   ;
;408;(00001011) (13) (11) (0B)    ;(00001011) (13) (11) (0B)   ;(00001100) (14) (12) (0C)   ;(00001101) (15) (13) (0D)   ;(00001101) (15) (13) (0D)   ;(00001110) (16) (14) (0E)   ;(00001111) (17) (15) (0F)   ;(00010000) (20) (16) (10)   ;
;416;(00010000) (20) (16) (10)    ;(00010001) (21) (17) (11)   ;(00010010) (22) (18) (12)   ;(00010011) (23) (19) (13)   ;(00010100) (24) (20) (14)   ;(00010101) (25) (21) (15)   ;(00010110) (26) (22) (16)   ;(00010110) (26) (22) (16)   ;
;424;(00010111) (27) (23) (17)    ;(00011000) (30) (24) (18)   ;(00011001) (31) (25) (19)   ;(00011010) (32) (26) (1A)   ;(00011011) (33) (27) (1B)   ;(00011100) (34) (28) (1C)   ;(00011101) (35) (29) (1D)   ;(00011110) (36) (30) (1E)   ;
;432;(00011111) (37) (31) (1F)    ;(00100000) (40) (32) (20)   ;(00100001) (41) (33) (21)   ;(00100010) (42) (34) (22)   ;(00100100) (44) (36) (24)   ;(00100101) (45) (37) (25)   ;(00100110) (46) (38) (26)   ;(00100111) (47) (39) (27)   ;
;440;(00101000) (50) (40) (28)    ;(00101001) (51) (41) (29)   ;(00101010) (52) (42) (2A)   ;(00101100) (54) (44) (2C)   ;(00101101) (55) (45) (2D)   ;(00101110) (56) (46) (2E)   ;(00101111) (57) (47) (2F)   ;(00110001) (61) (49) (31)   ;
;448;(00110010) (62) (50) (32)    ;(00110011) (63) (51) (33)   ;(00110100) (64) (52) (34)   ;(00110110) (66) (54) (36)   ;(00110111) (67) (55) (37)   ;(00111000) (70) (56) (38)   ;(00111010) (72) (58) (3A)   ;(00111011) (73) (59) (3B)   ;
;456;(00111100) (74) (60) (3C)    ;(00111110) (76) (62) (3E)   ;(00111111) (77) (63) (3F)   ;(01000000) (100) (64) (40)   ;(01000010) (102) (66) (42)   ;(01000011) (103) (67) (43)   ;(01000101) (105) (69) (45)   ;(01000110) (106) (70) (46)   ;
;464;(01000111) (107) (71) (47)    ;(01001001) (111) (73) (49)   ;(01001010) (112) (74) (4A)   ;(01001100) (114) (76) (4C)   ;(01001101) (115) (77) (4D)   ;(01001111) (117) (79) (4F)   ;(01010000) (120) (80) (50)   ;(01010010) (122) (82) (52)   ;
;472;(01010011) (123) (83) (53)    ;(01010101) (125) (85) (55)   ;(01010110) (126) (86) (56)   ;(01011000) (130) (88) (58)   ;(01011001) (131) (89) (59)   ;(01011011) (133) (91) (5B)   ;(01011100) (134) (92) (5C)   ;(01011110) (136) (94) (5E)   ;
;480;(01011111) (137) (95) (5F)    ;(01100001) (141) (97) (61)   ;(01100011) (143) (99) (63)   ;(01100100) (144) (100) (64)   ;(01100110) (146) (102) (66)   ;(01100111) (147) (103) (67)   ;(01101001) (151) (105) (69)   ;(01101010) (152) (106) (6A)   ;
;488;(01101100) (154) (108) (6C)    ;(01101110) (156) (110) (6E)   ;(01101111) (157) (111) (6F)   ;(01110001) (161) (113) (71)   ;(01110010) (162) (114) (72)   ;(01110100) (164) (116) (74)   ;(01110101) (165) (117) (75)   ;(01110111) (167) (119) (77)   ;
;496;(01111001) (171) (121) (79)    ;(01111010) (172) (122) (7A)   ;(01111100) (174) (124) (7C)   ;(01111101) (175) (125) (7D)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;504;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 783 / 47,787 ( 2 % )   ;
; C16 interconnects     ; 25 / 1,804 ( 1 % )     ;
; C4 interconnects      ; 273 / 31,272 ( < 1 % ) ;
; Direct links          ; 275 / 47,787 ( < 1 % ) ;
; Global clocks         ; 6 / 20 ( 30 % )        ;
; Local interconnects   ; 568 / 15,408 ( 4 % )   ;
; R24 interconnects     ; 18 / 1,775 ( 1 % )     ;
; R4 interconnects      ; 356 / 41,310 ( < 1 % ) ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.55) ; Number of LABs  (Total = 65) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 1                            ;
; 3                                           ; 2                            ;
; 4                                           ; 2                            ;
; 5                                           ; 0                            ;
; 6                                           ; 2                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 3                            ;
; 10                                          ; 0                            ;
; 11                                          ; 2                            ;
; 12                                          ; 1                            ;
; 13                                          ; 0                            ;
; 14                                          ; 6                            ;
; 15                                          ; 5                            ;
; 16                                          ; 39                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.18) ; Number of LABs  (Total = 65) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 53                           ;
; 1 Clock                            ; 51                           ;
; 1 Clock enable                     ; 9                            ;
; 1 Sync. clear                      ; 3                            ;
; 1 Sync. load                       ; 1                            ;
; 2 Clock enables                    ; 15                           ;
; 2 Clocks                           ; 10                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 23.51) ; Number of LABs  (Total = 65) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 2                            ;
; 9                                            ; 1                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 2                            ;
; 13                                           ; 0                            ;
; 14                                           ; 3                            ;
; 15                                           ; 1                            ;
; 16                                           ; 0                            ;
; 17                                           ; 2                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 1                            ;
; 23                                           ; 4                            ;
; 24                                           ; 3                            ;
; 25                                           ; 5                            ;
; 26                                           ; 1                            ;
; 27                                           ; 2                            ;
; 28                                           ; 5                            ;
; 29                                           ; 5                            ;
; 30                                           ; 9                            ;
; 31                                           ; 7                            ;
; 32                                           ; 5                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.69) ; Number of LABs  (Total = 65) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 9                            ;
; 2                                               ; 3                            ;
; 3                                               ; 5                            ;
; 4                                               ; 1                            ;
; 5                                               ; 6                            ;
; 6                                               ; 5                            ;
; 7                                               ; 7                            ;
; 8                                               ; 4                            ;
; 9                                               ; 5                            ;
; 10                                              ; 2                            ;
; 11                                              ; 2                            ;
; 12                                              ; 4                            ;
; 13                                              ; 3                            ;
; 14                                              ; 2                            ;
; 15                                              ; 1                            ;
; 16                                              ; 3                            ;
; 17                                              ; 1                            ;
; 18                                              ; 0                            ;
; 19                                              ; 0                            ;
; 20                                              ; 1                            ;
; 21                                              ; 0                            ;
; 22                                              ; 0                            ;
; 23                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 11.02) ; Number of LABs  (Total = 65) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 3                            ;
; 4                                            ; 8                            ;
; 5                                            ; 5                            ;
; 6                                            ; 7                            ;
; 7                                            ; 4                            ;
; 8                                            ; 0                            ;
; 9                                            ; 5                            ;
; 10                                           ; 1                            ;
; 11                                           ; 3                            ;
; 12                                           ; 5                            ;
; 13                                           ; 3                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 2                            ;
; 17                                           ; 2                            ;
; 18                                           ; 2                            ;
; 19                                           ; 4                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 2                            ;
; 24                                           ; 3                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 40           ; 0            ; 40           ; 0            ; 0            ; 49        ; 40           ; 0            ; 49        ; 49        ; 0            ; 8            ; 0            ; 0            ; 15           ; 0            ; 8            ; 15           ; 0            ; 0            ; 0            ; 8            ; 0            ; 0            ; 0            ; 0            ; 0            ; 49        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 9            ; 49           ; 9            ; 49           ; 49           ; 0         ; 9            ; 49           ; 0         ; 0         ; 49           ; 41           ; 49           ; 49           ; 34           ; 49           ; 41           ; 34           ; 49           ; 49           ; 49           ; 41           ; 49           ; 49           ; 49           ; 49           ; 49           ; 0         ; 49           ; 49           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; LED[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[7]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MOD                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MOD_STATIC         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TRIG               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_OUT[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_OUT[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_OUT[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_OUT[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_OUT[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_OUT[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_OUT[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_OUT[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_WR             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC2_DB[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC2_DB[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC2_DB[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC2_DB[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC2_DB[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC2_DB[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC2_DB[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC2_DB[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC2_WR            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TEST_SIGNAL        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TEST_SIGNAL2       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI3_CLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI3_MOSI          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI3_SS            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SIGNAL             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                    ;
+--------------------------------------------------------------+---------------------------------------------------------------+-------------------+
; Source Clock(s)                                              ; Destination Clock(s)                                          ; Delay Added in ns ;
+--------------------------------------------------------------+---------------------------------------------------------------+-------------------+
; cb_inst|pll_inst|altpll_component|auto_generated|pll1|clk[0] ; cb_inst|pll_inst2|altpll_component|auto_generated|pll1|clk[0] ; 4.4               ;
+--------------------------------------------------------------+---------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                          ;
+-------------------------------------------------------------------------------------------------+--------------------------------------------------+-------------------+
; Source Register                                                                                 ; Destination Register                             ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------+--------------------------------------------------+-------------------+
; spi_data_transm:spi_data_transm1|spi_write                                                      ; spi_data_transm:spi_data_transm1|spi_state.00001 ; 1.284             ;
; clk_20k                                                                                         ; tdc:tdc_inst_0|lr_mod[5][0]                      ; 0.623             ;
; SIGNAL                                                                                          ; tdc:tdc_inst_0|lr_signal[5][0]                   ; 0.036             ;
; SW[9]                                                                                           ; tdc:tdc_inst_0|lr_signal[5][0]                   ; 0.036             ;
; dm_min:dm_inst|out_signal                                                                       ; tdc:tdc_inst_0|lr_signal[5][0]                   ; 0.036             ;
; sin_addr:sin_addr1|lpm_counter:LPM_COUNTER_component|cntr_95j:auto_generated|counter_reg_bit[0] ; DAC2_DB[0]                                       ; 0.014             ;
+-------------------------------------------------------------------------------------------------+--------------------------------------------------+-------------------+
Note: This table only shows the top 6 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C16F484C6 for design "de0_tdc"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "clock_block:cb_inst|tdc_pll:pll_inst|altpll:altpll_component|tdc_pll_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 4, clock division of 1, and phase shift of 0 degrees (0 ps) for clock_block:cb_inst|tdc_pll:pll_inst|altpll:altpll_component|tdc_pll_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 4, clock division of 1, and phase shift of 45 degrees (625 ps) for clock_block:cb_inst|tdc_pll:pll_inst|altpll:altpll_component|tdc_pll_altpll:auto_generated|wire_pll1_clk[1] port
    Info (15099): Implementing clock multiplication of 4, clock division of 1, and phase shift of 90 degrees (1250 ps) for clock_block:cb_inst|tdc_pll:pll_inst|altpll:altpll_component|tdc_pll_altpll:auto_generated|wire_pll1_clk[2] port
    Info (15099): Implementing clock multiplication of 4, clock division of 1, and phase shift of 135 degrees (1875 ps) for clock_block:cb_inst|tdc_pll:pll_inst|altpll:altpll_component|tdc_pll_altpll:auto_generated|wire_pll1_clk[3] port
    Info (15099): Implementing clock multiplication of 1, clock division of 10, and phase shift of 180 degrees (100000 ps) for clock_block:cb_inst|tdc_pll:pll_inst|altpll:altpll_component|tdc_pll_altpll:auto_generated|wire_pll1_clk[4] port
Info (15535): Implemented PLL "clock_block:cb_inst|pll_spi:pll_inst2|altpll:altpll_component|pll_spi_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 10, and phase shift of 0 degrees (0 ps) for clock_block:cb_inst|pll_spi:pll_inst2|altpll:altpll_component|pll_spi_altpll:auto_generated|wire_pll1_clk[0] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 9 pins of 49 total pins
    Info (169086): Pin LED[0] not assigned to an exact location on the device
    Info (169086): Pin LED[1] not assigned to an exact location on the device
    Info (169086): Pin LED[2] not assigned to an exact location on the device
    Info (169086): Pin LED[3] not assigned to an exact location on the device
    Info (169086): Pin LED[4] not assigned to an exact location on the device
    Info (169086): Pin LED[5] not assigned to an exact location on the device
    Info (169086): Pin LED[6] not assigned to an exact location on the device
    Info (169086): Pin LED[7] not assigned to an exact location on the device
    Info (169086): Pin TRIG not assigned to an exact location on the device
Critical Warning (176598): PLL "clock_block:cb_inst|pll_spi:pll_inst2|altpll:altpll_component|pll_spi_altpll:auto_generated|pll1" input clock inclk[0] is not fully compensated because it is fed by a remote clock pin "Pin_G21"
Info (332104): Reading SDC File: 'de0_tdc.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {cb_inst|pll_inst|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 4 -duty_cycle 50.00 -name {cb_inst|pll_inst|altpll_component|auto_generated|pll1|clk[0]} {cb_inst|pll_inst|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {cb_inst|pll_inst|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 4 -phase 45.00 -duty_cycle 50.00 -name {cb_inst|pll_inst|altpll_component|auto_generated|pll1|clk[1]} {cb_inst|pll_inst|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {cb_inst|pll_inst|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 4 -phase 90.00 -duty_cycle 50.00 -name {cb_inst|pll_inst|altpll_component|auto_generated|pll1|clk[2]} {cb_inst|pll_inst|altpll_component|auto_generated|pll1|clk[2]}
    Info (332110): create_generated_clock -source {cb_inst|pll_inst|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 4 -phase 135.00 -duty_cycle 50.00 -name {cb_inst|pll_inst|altpll_component|auto_generated|pll1|clk[3]} {cb_inst|pll_inst|altpll_component|auto_generated|pll1|clk[3]}
    Info (332110): create_generated_clock -source {cb_inst|pll_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 10 -phase 180.00 -duty_cycle 50.00 -name {cb_inst|pll_inst|altpll_component|auto_generated|pll1|clk[4]} {cb_inst|pll_inst|altpll_component|auto_generated|pll1|clk[4]}
    Info (332110): create_generated_clock -source {cb_inst|pll_inst2|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 10 -duty_cycle 50.00 -name {cb_inst|pll_inst2|altpll_component|auto_generated|pll1|clk[0]} {cb_inst|pll_inst2|altpll_component|auto_generated|pll1|clk[0]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 7 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  200.000 cb_inst|pll_inst2|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):    5.000 cb_inst|pll_inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):    5.000 cb_inst|pll_inst|altpll_component|auto_generated|pll1|clk[1]
    Info (332111):    5.000 cb_inst|pll_inst|altpll_component|auto_generated|pll1|clk[2]
    Info (332111):    5.000 cb_inst|pll_inst|altpll_component|auto_generated|pll1|clk[3]
    Info (332111):  200.000 cb_inst|pll_inst|altpll_component|auto_generated|pll1|clk[4]
    Info (332111):   20.000     CLOCK_50
Info (176353): Automatically promoted node clock_block:cb_inst|pll_spi:pll_inst2|altpll:altpll_component|pll_spi_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node clock_block:cb_inst|tdc_pll:pll_inst|altpll:altpll_component|tdc_pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info (176353): Automatically promoted node clock_block:cb_inst|tdc_pll:pll_inst|altpll:altpll_component|tdc_pll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node clock_block:cb_inst|tdc_pll:pll_inst|altpll:altpll_component|tdc_pll_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C3 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
Info (176353): Automatically promoted node clock_block:cb_inst|tdc_pll:pll_inst|altpll:altpll_component|tdc_pll_altpll:auto_generated|wire_pll1_clk[3] (placed in counter C2 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G5
Info (176353): Automatically promoted node clock_block:cb_inst|tdc_pll:pll_inst|altpll:altpll_component|tdc_pll_altpll:auto_generated|wire_pll1_clk[4] (placed in counter C4 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 1 (unused VREF, 3.3V VCCIO, 0 input, 1 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
    Info (176211): Number of I/O pins in group: 8 (unused VREF, 2.5V VCCIO, 0 input, 8 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 17 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 10 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 16 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  47 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Warning (15064): PLL "clock_block:cb_inst|tdc_pll:pll_inst|altpll:altpll_component|tdc_pll_altpll:auto_generated|pll1" output port clk[4] feeds output pin "DAC2_WR~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15064): PLL "clock_block:cb_inst|pll_spi:pll_inst2|altpll:altpll_component|pll_spi_altpll:auto_generated|pll1" output port clk[0] feeds output pin "SPI3_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15064): PLL "clock_block:cb_inst|pll_spi:pll_inst2|altpll:altpll_component|pll_spi_altpll:auto_generated|pll1" output port clk[0] feeds output pin "TEST_SIGNAL~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "SPI1_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SPI1_MOSI" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SPI1_SS" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X10_Y20 to location X20_Y29
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.01 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 15 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone III Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin SW[1] uses I/O standard 3.3-V LVTTL at H5
    Info (169178): Pin SW[2] uses I/O standard 3.3-V LVTTL at H6
    Info (169178): Pin SW[3] uses I/O standard 3.3-V LVTTL at G4
    Info (169178): Pin SW[4] uses I/O standard 3.3-V LVTTL at G5
    Info (169178): Pin SW[5] uses I/O standard 3.3-V LVTTL at J7
    Info (169178): Pin SW[6] uses I/O standard 3.3-V LVTTL at H7
    Info (169178): Pin SW[7] uses I/O standard 3.3-V LVTTL at E3
    Info (169178): Pin SW[8] uses I/O standard 3.3-V LVTTL at E4
    Info (169178): Pin SIGNAL uses I/O standard 3.3-V LVTTL at AA16
    Info (169178): Pin SW[9] uses I/O standard 3.3-V LVTTL at D2
    Info (169178): Pin KEY[0] uses I/O standard 3.3-V LVTTL at H2
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at G21
    Info (169178): Pin SW[0] uses I/O standard 3.3-V LVTTL at J6
    Info (169178): Pin KEY[1] uses I/O standard 3.3-V LVTTL at G3
    Info (169178): Pin KEY[2] uses I/O standard 3.3-V LVTTL at F1
Info (144001): Generated suppressed messages file C:/gitt/ch_d/treshh/DSFD_v4/de0_iii_tdc/output_files/de0_tdc.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 14 warnings
    Info: Peak virtual memory: 759 megabytes
    Info: Processing ended: Fri May 18 16:29:29 2018
    Info: Elapsed time: 00:00:14
    Info: Total CPU time (on all processors): 00:00:14


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/gitt/ch_d/treshh/DSFD_v4/de0_iii_tdc/output_files/de0_tdc.fit.smsg.


