# VHDL
Este repositorio contiene dise침os desarrollados en VHDL junto con sus respectivos testbenches para verificaci칩n funcional mediante simulaci칩n y pruebas f칤sicas.

## 游늬 Estructura del repositorio

El repositorio est치 dividido en distintos niveles de complejidad:

- 游늭 **B치sico:** Ejercicios fundamentales para comprender la sintaxis de VHDL y construir una base s칩lida.
- 游늭 **Medio:** Dise침os que aplican conceptos b치sicos en m칩dulos pr치cticos como flip-flops, divisores de frecuencia, y m치quinas de estados (FSM).
- 游늭 **Avanzado:** Implementaci칩n de protocolos de comunicaci칩n utilizando los fundamentos de niveles anteriores.
- 游늭 **Miniproyectos:** Aplicaciones pr치cticas que integran los conocimientos de todos los niveles.


## 游빍 游눹 Pruebas en simulaci칩n
Para la simulaci칩n de los c칩digos se desarrollaron en los softwares ghdl y gtkwave.
- **GHDL:** Compilar las entidades y testbench.
- **GTKWAVE:** Visualizar se침ales y resultados en forma de onda.

## 丘뙖잺 Pruebas en hardware
Los c칩digos que se presentan han sido puestos a prueba en f칤sico en un FPGA DE10-Lite.

## 游눹 Comandos para compilar y simular las entidades 

```bash
# Compilar entidades con ghdl
ghdl -a Midise침o.vhd
ghdl -a Midise침o_TB.vhd
#Elaborar la simulacion de la entidad
ghdl -e Midise침o_TB
#Ejecutar simulaci칩n y generar el archivo vcd 
ghdl -r Midise침o_TB --vcd=Testbench.vcd

# Visualizar testbench en forma de onda
gtkwave Testbench.vcd



