Fitter report for top_de10_nios
Mon Jul 05 15:35:09 2021
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. I/O Assignment Warnings
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Mon Jul 05 15:35:09 2021       ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                   ; top_de10_nios                               ;
; Top-level Entity Name           ; top_de10_nios                               ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEBA6U23I7                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 763 / 41,910 ( 2 % )                        ;
; Total registers                 ; 1092                                        ;
; Total pins                      ; 14 / 314 ( 4 % )                            ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 141,312 / 5,662,720 ( 2 % )                 ;
; Total RAM Blocks                ; 19 / 553 ( 3 % )                            ;
; Total DSP Blocks                ; 0 / 112 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0 / 6 ( 0 % )                               ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEBA6U23I7                          ;                                       ;
; Minimum Core Junction Temperature                                  ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 100                                   ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.08        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.9%      ;
;     Processor 3            ;   2.8%      ;
;     Processor 4            ;   2.5%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                     ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                   ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; FPGA_CLK1_50~inputCLKENA0                                                                                                                                                                                                                                                                                                                                ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; PwmCtrl:u0|counter0[2]                                                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|counter0[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; PwmCtrl:u0|counter0[3]                                                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|counter0[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; PwmCtrl:u0|counter0[6]                                                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|counter0[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; PwmCtrl:u0|counter0[13]                                                                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|counter0[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; PwmCtrl:u0|counter0[21]                                                                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|counter0[21]~DUPLICATE                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; PwmCtrl:u0|counter0[26]                                                                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|counter0[26]~DUPLICATE                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_DECODE0:decode0|data_out[5]                                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_DECODE0:decode0|data_out[5]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_DECODE0:decode0|data_out[7]                                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_DECODE0:decode0|data_out[7]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_DECODE0:decode0|data_out[8]                                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_DECODE0:decode0|data_out[8]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_DECODE0:decode0|data_out[9]                                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_DECODE0:decode0|data_out[9]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_DECODE0:decode0|data_out[10]                                                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_DECODE0:decode0|data_out[10]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_DECODE0:decode0|data_out[11]                                                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_DECODE0:decode0|data_out[11]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_DECODE0:decode0|data_out[17]                                                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_DECODE0:decode0|data_out[17]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_DECODE0:decode0|data_out[24]                                                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_DECODE0:decode0|data_out[24]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_DECODE0:decode0|data_out[27]                                                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_DECODE0:decode0|data_out[27]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                     ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                     ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|end_begintransfer                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|end_begintransfer~DUPLICATE                                                                                                                                                                                                    ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_0_debug_mem_slave_translator|av_readdata_pre[9]                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_0_debug_mem_slave_translator|av_readdata_pre[9]~DUPLICATE                                                                                                                                                                                                ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_0_debug_mem_slave_translator|av_readdata_pre[12]                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_0_debug_mem_slave_translator|av_readdata_pre[12]~DUPLICATE                                                                                                                                                                                               ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_0_debug_mem_slave_translator|av_readdata_pre[16]                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_0_debug_mem_slave_translator|av_readdata_pre[16]~DUPLICATE                                                                                                                                                                                               ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_0_debug_mem_slave_translator|av_readdata_pre[19]                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_0_debug_mem_slave_translator|av_readdata_pre[19]~DUPLICATE                                                                                                                                                                                               ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_0_debug_mem_slave_translator|av_readdata_pre[23]                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_0_debug_mem_slave_translator|av_readdata_pre[23]~DUPLICATE                                                                                                                                                                                               ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_0_debug_mem_slave_translator|av_readdata_pre[24]                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_0_debug_mem_slave_translator|av_readdata_pre[24]~DUPLICATE                                                                                                                                                                                               ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_0_debug_mem_slave_translator|av_readdata_pre[27]                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_0_debug_mem_slave_translator|av_readdata_pre[27]~DUPLICATE                                                                                                                                                                                               ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|nios2e_mm_interconnect_0_cmd_mux:cmd_mux|saved_grant[0]                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|nios2e_mm_interconnect_0_cmd_mux:cmd_mux|saved_grant[0]~DUPLICATE                                                                                                                                                                                                                                  ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|E_shift_rot_result[8]                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|E_shift_rot_result[8]~DUPLICATE                                                                                                                                                                                                                                                  ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|E_shift_rot_result[9]                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|E_shift_rot_result[9]~DUPLICATE                                                                                                                                                                                                                                                  ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|E_shift_rot_result[19]                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|E_shift_rot_result[19]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|E_shift_rot_result[22]                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|E_shift_rot_result[22]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|E_shift_rot_result[23]                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|E_shift_rot_result[23]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|E_shift_rot_result[29]                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|E_shift_rot_result[29]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|E_shift_rot_result[30]                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|E_shift_rot_result[30]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|E_src1[1]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|E_src1[2]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|E_src1[3]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|E_src1[7]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|E_src1[17]                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|E_src1[17]~DUPLICATE                                                                                                                                                                                                                                                             ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|E_src1[25]~DUPLICATE                                                                                                                                                                                                                                                             ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|E_src2[11]                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|E_src2[11]~DUPLICATE                                                                                                                                                                                                                                                             ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|E_src2[12]                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|E_src2[12]~DUPLICATE                                                                                                                                                                                                                                                             ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|F_pc[9]                                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|F_pc[9]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|R_ctrl_shift_rot                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|R_ctrl_shift_rot~DUPLICATE                                                                                                                                                                                                                                                       ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|W_alu_result[13]                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|W_alu_result[13]~DUPLICATE                                                                                                                                                                                                                                                       ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|W_alu_result[14]                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|W_alu_result[14]~DUPLICATE                                                                                                                                                                                                                                                       ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|W_alu_result[16]                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|W_alu_result[16]~DUPLICATE                                                                                                                                                                                                                                                       ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|W_status_reg_pie                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|W_status_reg_pie~DUPLICATE                                                                                                                                                                                                                                                       ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|av_ld_byte0_data[7]                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|av_ld_byte0_data[7]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|av_ld_byte2_data[1]                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|av_ld_byte2_data[1]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|av_ld_byte2_data[3]                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|av_ld_byte2_data[3]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|av_ld_byte2_data[5]                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|av_ld_byte2_data[5]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|av_ld_byte2_data[6]                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|av_ld_byte2_data[6]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|av_ld_byte3_data[2]                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|av_ld_byte3_data[2]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|av_ld_byte3_data[6]                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|av_ld_byte3_data[6]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|av_ld_byte3_data[7]                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|av_ld_byte3_data[7]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|d_read                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|d_read~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|d_writedata[2]                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|d_writedata[2]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|d_writedata[6]                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|d_writedata[6]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|hbreak_enabled                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|hbreak_enabled~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|address[4]                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|address[4]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_nios2_avalon_reg:the_nios2e_nios2_qsys_0_cpu_nios2_avalon_reg|oci_ienable[0]                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_nios2_avalon_reg:the_nios2e_nios2_qsys_0_cpu_nios2_avalon_reg|oci_ienable[0]~DUPLICATE                                                                                           ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_nios2_ocimem:the_nios2e_nios2_qsys_0_cpu_nios2_ocimem|MonAReg[3]                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_nios2_ocimem:the_nios2e_nios2_qsys_0_cpu_nios2_ocimem|MonAReg[3]~DUPLICATE                                                                                                       ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_nios2_ocimem:the_nios2e_nios2_qsys_0_cpu_nios2_ocimem|MonDReg[4]                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_nios2_ocimem:the_nios2e_nios2_qsys_0_cpu_nios2_ocimem|MonDReg[4]~DUPLICATE                                                                                                       ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_nios2_ocimem:the_nios2e_nios2_qsys_0_cpu_nios2_ocimem|MonDReg[17]                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_nios2_ocimem:the_nios2e_nios2_qsys_0_cpu_nios2_ocimem|MonDReg[17]~DUPLICATE                                                                                                      ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_nios2_ocimem:the_nios2e_nios2_qsys_0_cpu_nios2_ocimem|MonDReg[19]                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_nios2_ocimem:the_nios2e_nios2_qsys_0_cpu_nios2_ocimem|MonDReg[19]~DUPLICATE                                                                                                      ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_nios2_ocimem:the_nios2e_nios2_qsys_0_cpu_nios2_ocimem|MonDReg[21]                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_nios2_ocimem:the_nios2e_nios2_qsys_0_cpu_nios2_ocimem|MonDReg[21]~DUPLICATE                                                                                                      ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_nios2_ocimem:the_nios2e_nios2_qsys_0_cpu_nios2_ocimem|MonDReg[24]                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_nios2_ocimem:the_nios2e_nios2_qsys_0_cpu_nios2_ocimem|MonDReg[24]~DUPLICATE                                                                                                      ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|writedata[0]                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|writedata[0]~DUPLICATE                                                                                                                                                                                   ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_uart_0:uart_0|nios2e_uart_0_regs:the_nios2e_uart_0_regs|tx_data[2]                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_uart_0:uart_0|nios2e_uart_0_regs:the_nios2e_uart_0_regs|tx_data[2]~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_uart_0:uart_0|nios2e_uart_0_rx:the_nios2e_uart_0_rx|break_detect                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_uart_0:uart_0|nios2e_uart_0_rx:the_nios2e_uart_0_rx|break_detect~DUPLICATE                                                                                                                                                                                                                                                             ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_uart_0:uart_0|nios2e_uart_0_rx:the_nios2e_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[1]                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_uart_0:uart_0|nios2e_uart_0_rx:the_nios2e_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[1]~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; PwmCtrl:u0|nios2e:u0|nios2e_uart_0:uart_0|nios2e_uart_0_rx:the_nios2e_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[2]                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PwmCtrl:u0|nios2e:u0|nios2e_uart_0:uart_0|nios2e_uart_0_rx:the_nios2e_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[2]~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; counter0[22]                                                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; counter0[22]~DUPLICATE                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; counter0[23]                                                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; counter0[23]~DUPLICATE                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~DUPLICATE ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                   ;
+--------------+----------------+--------------+---------------------+---------------------------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To          ; Ignored Value                   ; Ignored Source ;
+--------------+----------------+--------------+---------------------+---------------------------------+----------------+
; Location     ;                ;              ; ADC_CONVST          ; PIN_U9                          ; QSF Assignment ;
; Location     ;                ;              ; ADC_SCK             ; PIN_V10                         ; QSF Assignment ;
; Location     ;                ;              ; ADC_SDI             ; PIN_AC4                         ; QSF Assignment ;
; Location     ;                ;              ; ADC_SDO             ; PIN_AD4                         ; QSF Assignment ;
; Location     ;                ;              ; ARDUINO_IO0         ; PIN_AG13                        ; QSF Assignment ;
; Location     ;                ;              ; ARDUINO_IO1         ; PIN_AF13                        ; QSF Assignment ;
; Location     ;                ;              ; ARDUINO_IO10        ; PIN_AF15                        ; QSF Assignment ;
; Location     ;                ;              ; ARDUINO_IO11        ; PIN_AG16                        ; QSF Assignment ;
; Location     ;                ;              ; ARDUINO_IO12        ; PIN_AH11                        ; QSF Assignment ;
; Location     ;                ;              ; ARDUINO_IO13        ; PIN_AH12                        ; QSF Assignment ;
; Location     ;                ;              ; ARDUINO_IO14        ; PIN_AH9                         ; QSF Assignment ;
; Location     ;                ;              ; ARDUINO_IO15        ; PIN_AG11                        ; QSF Assignment ;
; Location     ;                ;              ; ARDUINO_IO2         ; PIN_AG10                        ; QSF Assignment ;
; Location     ;                ;              ; ARDUINO_IO3         ; PIN_AG9                         ; QSF Assignment ;
; Location     ;                ;              ; ARDUINO_IO4         ; PIN_U14                         ; QSF Assignment ;
; Location     ;                ;              ; ARDUINO_IO5         ; PIN_U13                         ; QSF Assignment ;
; Location     ;                ;              ; ARDUINO_IO6         ; PIN_AG8                         ; QSF Assignment ;
; Location     ;                ;              ; ARDUINO_IO7         ; PIN_AH8                         ; QSF Assignment ;
; Location     ;                ;              ; ARDUINO_IO8         ; PIN_AF17                        ; QSF Assignment ;
; Location     ;                ;              ; ARDUINO_IO9         ; PIN_AE15                        ; QSF Assignment ;
; Location     ;                ;              ; ARDUINO_RESET_N     ; PIN_AH7                         ; QSF Assignment ;
; Location     ;                ;              ; FPGA_CLK2_50        ; PIN_Y13                         ; QSF Assignment ;
; Location     ;                ;              ; FPGA_CLK3_50        ; PIN_E11                         ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[10]          ; PIN_AD5                         ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[11]          ; PIN_AG14                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[12]          ; PIN_AE23                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[13]          ; PIN_AE6                         ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[14]          ; PIN_AD23                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[15]          ; PIN_AE24                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[16]          ; PIN_D12                         ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[17]          ; PIN_AD20                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[18]          ; PIN_C12                         ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[19]          ; PIN_AD17                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[20]          ; PIN_AC23                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[21]          ; PIN_AC22                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[22]          ; PIN_Y19                         ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[23]          ; PIN_AB23                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[24]          ; PIN_AA19                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[25]          ; PIN_W11                         ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[26]          ; PIN_AA18                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[27]          ; PIN_W14                         ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[28]          ; PIN_Y18                         ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[29]          ; PIN_Y17                         ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[2]           ; PIN_W12                         ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[30]          ; PIN_AB25                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[31]          ; PIN_AB26                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[32]          ; PIN_Y11                         ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[33]          ; PIN_AA26                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[34]          ; PIN_AA13                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[35]          ; PIN_AA11                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[3]           ; PIN_D11                         ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[4]           ; PIN_D8                          ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[5]           ; PIN_AH13                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[6]           ; PIN_AF7                         ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[7]           ; PIN_AH14                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[8]           ; PIN_AF4                         ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[9]           ; PIN_AH3                         ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[0]           ; PIN_Y15                         ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[10]          ; PIN_AG25                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[11]          ; PIN_AH26                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[12]          ; PIN_AH24                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[13]          ; PIN_AF25                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[14]          ; PIN_AG23                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[15]          ; PIN_AF23                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[16]          ; PIN_AG24                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[17]          ; PIN_AH22                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[18]          ; PIN_AH21                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[19]          ; PIN_AG21                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[1]           ; PIN_AC24                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[20]          ; PIN_AH23                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[21]          ; PIN_AA20                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[22]          ; PIN_AF22                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[23]          ; PIN_AE22                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[24]          ; PIN_AG20                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[25]          ; PIN_AF21                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[26]          ; PIN_AG19                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[27]          ; PIN_AH19                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[28]          ; PIN_AG18                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[29]          ; PIN_AH18                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[2]           ; PIN_AA15                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[30]          ; PIN_AF18                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[31]          ; PIN_AF20                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[32]          ; PIN_AG15                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[33]          ; PIN_AE20                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[34]          ; PIN_AE19                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[35]          ; PIN_AE17                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[3]           ; PIN_AD26                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[4]           ; PIN_AG28                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[5]           ; PIN_AF28                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[6]           ; PIN_AE25                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[7]           ; PIN_AF27                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[8]           ; PIN_AG26                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[9]           ; PIN_AH27                        ; QSF Assignment ;
; Location     ;                ;              ; HDMI_I2C_SCL        ; PIN_U10                         ; QSF Assignment ;
; Location     ;                ;              ; HDMI_I2C_SDA        ; PIN_AA4                         ; QSF Assignment ;
; Location     ;                ;              ; HDMI_I2S            ; PIN_T13                         ; QSF Assignment ;
; Location     ;                ;              ; HDMI_LRCLK          ; PIN_T11                         ; QSF Assignment ;
; Location     ;                ;              ; HDMI_MCLK           ; PIN_U11                         ; QSF Assignment ;
; Location     ;                ;              ; HDMI_SCLK           ; PIN_T12                         ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_CLK         ; PIN_AG5                         ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_DE          ; PIN_AD19                        ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_D[0]        ; PIN_AD12                        ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_D[10]       ; PIN_AE9                         ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_D[11]       ; PIN_AB4                         ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_D[12]       ; PIN_AE7                         ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_D[13]       ; PIN_AF6                         ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_D[14]       ; PIN_AF8                         ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_D[15]       ; PIN_AF5                         ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_D[16]       ; PIN_AE4                         ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_D[17]       ; PIN_AH2                         ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_D[18]       ; PIN_AH4                         ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_D[19]       ; PIN_AH5                         ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_D[1]        ; PIN_AE12                        ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_D[20]       ; PIN_AH6                         ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_D[21]       ; PIN_AG6                         ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_D[22]       ; PIN_AF9                         ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_D[23]       ; PIN_AE8                         ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_D[2]        ; PIN_W8                          ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_D[3]        ; PIN_Y8                          ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_D[4]        ; PIN_AD11                        ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_D[5]        ; PIN_AD10                        ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_D[6]        ; PIN_AE11                        ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_D[7]        ; PIN_Y5                          ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_D[8]        ; PIN_AF10                        ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_D[9]        ; PIN_Y4                          ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_HS          ; PIN_T8                          ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_INT         ; PIN_AF11                        ; QSF Assignment ;
; Location     ;                ;              ; HDMI_TX_VS          ; PIN_V13                         ; QSF Assignment ;
; Location     ;                ;              ; SW[0]               ; PIN_Y24                         ; QSF Assignment ;
; Location     ;                ;              ; SW[1]               ; PIN_W24                         ; QSF Assignment ;
; Location     ;                ;              ; SW[2]               ; PIN_W21                         ; QSF Assignment ;
; Location     ;                ;              ; SW[3]               ; PIN_W20                         ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; ADC_CONVST          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; ADC_SCK             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; ADC_SDI             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; ADC_SDO             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; ARDUINO_IO0         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; ARDUINO_IO1         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; ARDUINO_IO10        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; ARDUINO_IO11        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; ARDUINO_IO12        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; ARDUINO_IO13        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; ARDUINO_IO14        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; ARDUINO_IO15        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; ARDUINO_IO2         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; ARDUINO_IO3         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; ARDUINO_IO4         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; ARDUINO_IO5         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; ARDUINO_IO6         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; ARDUINO_IO7         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; ARDUINO_IO8         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; ARDUINO_IO9         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; ARDUINO_RESET_N     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; FPGA_CLK2_50        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; FPGA_CLK3_50        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_0[10]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_0[11]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_0[12]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_0[13]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_0[14]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_0[15]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_0[16]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_0[17]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_0[18]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_0[19]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_0[20]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_0[21]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_0[22]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_0[23]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_0[24]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_0[25]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_0[26]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_0[27]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_0[28]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_0[29]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_0[2]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_0[30]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_0[31]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_0[32]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_0[33]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_0[34]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_0[35]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_0[3]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_0[4]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_0[5]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_0[6]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_0[7]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_0[8]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_0[9]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_1[0]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_1[10]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_1[11]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_1[12]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_1[13]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_1[14]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_1[15]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_1[16]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_1[17]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_1[18]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_1[19]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_1[1]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_1[20]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_1[21]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_1[22]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_1[23]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_1[24]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_1[25]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_1[26]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_1[27]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_1[28]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_1[29]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_1[2]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_1[30]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_1[31]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_1[32]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_1[33]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_1[34]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_1[35]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_1[3]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_1[4]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_1[5]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_1[6]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_1[7]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_1[8]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; GPIO_1[9]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HDMI_I2C_SCL        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HDMI_I2C_SDA        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HDMI_I2S            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HDMI_LRCLK          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HDMI_MCLK           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HDMI_SCLK           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HDMI_TX_CLK         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HDMI_TX_DE          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HDMI_TX_D[0]        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HDMI_TX_D[10]       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HDMI_TX_D[11]       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HDMI_TX_D[12]       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HDMI_TX_D[13]       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HDMI_TX_D[14]       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HDMI_TX_D[15]       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HDMI_TX_D[16]       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HDMI_TX_D[17]       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HDMI_TX_D[18]       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HDMI_TX_D[19]       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HDMI_TX_D[1]        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HDMI_TX_D[20]       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HDMI_TX_D[21]       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HDMI_TX_D[22]       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HDMI_TX_D[23]       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HDMI_TX_D[2]        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HDMI_TX_D[3]        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HDMI_TX_D[4]        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HDMI_TX_D[5]        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HDMI_TX_D[6]        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HDMI_TX_D[7]        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HDMI_TX_D[8]        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HDMI_TX_D[9]        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HDMI_TX_HS          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HDMI_TX_INT         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HDMI_TX_VS          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_CONV_USB_N      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_ADDR[0]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_ADDR[10]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_ADDR[11]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_ADDR[12]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_ADDR[13]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_ADDR[14]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_ADDR[1]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_ADDR[2]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_ADDR[3]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_ADDR[4]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_ADDR[5]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_ADDR[6]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_ADDR[7]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_ADDR[8]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_ADDR[9]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_BA[0]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_BA[1]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_BA[2]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_CAS_N      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_CKE        ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_CK_N       ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_CK_P       ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_CS_N       ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_DM[0]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_DM[1]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_DM[2]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_DM[3]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_DQS_N[0]   ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_DQS_N[1]   ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_DQS_N[2]   ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_DQS_N[3]   ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_DQS_P[0]   ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_DQS_P[1]   ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_DQS_P[2]   ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_DQS_P[3]   ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_DQ[0]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_DQ[10]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_DQ[11]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_DQ[12]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_DQ[13]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_DQ[14]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_DQ[15]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_DQ[16]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_DQ[17]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_DQ[18]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_DQ[19]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_DQ[1]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_DQ[20]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_DQ[21]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_DQ[22]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_DQ[23]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_DQ[24]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_DQ[25]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_DQ[26]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_DQ[27]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_DQ[28]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_DQ[29]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_DQ[2]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_DQ[30]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_DQ[31]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_DQ[3]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_DQ[4]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_DQ[5]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_DQ[6]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_DQ[7]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_DQ[8]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_DQ[9]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_ODT        ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_RAS_N      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_RESET_N    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_RZQ        ; 1.5 V                           ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_DDR3_WE_N       ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_ENET_GTX_CLK    ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_ENET_INT_N      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_ENET_MDC        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_ENET_MDIO       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_ENET_RX_CLK     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_ENET_RX_DATA[0] ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_ENET_RX_DATA[1] ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_ENET_RX_DATA[2] ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_ENET_RX_DATA[3] ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_ENET_RX_DV      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_ENET_TX_DATA[0] ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_ENET_TX_DATA[1] ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_ENET_TX_DATA[2] ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_ENET_TX_DATA[3] ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_ENET_TX_EN      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_GSENSOR_INT     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_I2C0_SCLK       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_I2C0_SDAT       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_I2C1_SCLK       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_I2C1_SDAT       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_KEY             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_LED             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_LTC_GPIO        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_SD_CLK          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_SD_CMD          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_SD_DATA[0]      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_SD_DATA[1]      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_SD_DATA[2]      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_SD_DATA[3]      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_SPIM_CLK        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_SPIM_MISO       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_SPIM_MOSI       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_SPIM_SS         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_UART_RX         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_UART_TX         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_USB_CLKOUT      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_USB_DATA[0]     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_USB_DATA[1]     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_USB_DATA[2]     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_USB_DATA[3]     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_USB_DATA[4]     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_USB_DATA[5]     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_USB_DATA[6]     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_USB_DATA[7]     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_USB_DIR         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_USB_NXT         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; HPS_USB_STP         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; SW[0]               ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; SW[1]               ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; SW[2]               ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; top_de10_nios  ;              ; SW[3]               ; 3.3-V LVTTL                     ; QSF Assignment ;
+--------------+----------------+--------------+---------------------+---------------------------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2416 ) ; 0.00 % ( 0 / 2416 )        ; 0.00 % ( 0 / 2416 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2416 ) ; 0.00 % ( 0 / 2416 )        ; 0.00 % ( 0 / 2416 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2239 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 168 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 9 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/MyDir/DE10_Nios/output_files/top_de10_nios.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 763 / 41,910          ; 2 %   ;
; ALMs needed [=A-B+C]                                        ; 763                   ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 873 / 41,910          ; 2 %   ;
;         [a] ALMs used for LUT logic and registers           ; 337                   ;       ;
;         [b] ALMs used for LUT logic                         ; 374                   ;       ;
;         [c] ALMs used for registers                         ; 162                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 123 / 41,910          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 13 / 41,910           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 13                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 116 / 4,191           ; 3 %   ;
;     -- Logic LABs                                           ; 116                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 1,239                 ;       ;
;     -- 7 input functions                                    ; 28                    ;       ;
;     -- 6 input functions                                    ; 184                   ;       ;
;     -- 5 input functions                                    ; 297                   ;       ;
;     -- 4 input functions                                    ; 213                   ;       ;
;     -- <=3 input functions                                  ; 517                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 171                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 1,092                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 997 / 83,820          ; 1 %   ;
;         -- Secondary logic registers                        ; 95 / 83,820           ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 1,014                 ;       ;
;         -- Routing optimization registers                   ; 78                    ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 14 / 314              ; 4 %   ;
;     -- Clock pins                                           ; 2 / 8                 ; 25 %  ;
;     -- Dedicated input pins                                 ; 3 / 21                ; 14 %  ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 19 / 553              ; 3 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 141,312 / 5,662,720   ; 2 %   ;
; Total block memory implementation bits                      ; 194,560 / 5,662,720   ; 3 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 112               ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 1                     ;       ;
;     -- Global clocks                                        ; 1 / 16                ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 1                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 0.8% / 0.8% / 0.6%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 17.6% / 19.4% / 13.0% ;       ;
; Maximum fan-out                                             ; 986                   ;       ;
; Highest non-global fan-out                                  ; 660                   ;       ;
; Total fan-out                                               ; 9497                  ;       ;
; Average fan-out                                             ; 3.71                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                 ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; sld_hub:auto_hub     ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 712 / 41910 ( 2 % )   ; 52 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 712                   ; 52                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 807 / 41910 ( 2 % )   ; 67 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 315                   ; 23                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 346                   ; 28                   ; 0                              ;
;         [c] ALMs used for registers                         ; 146                   ; 16                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 108 / 41910 ( < 1 % ) ; 15 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 13 / 41910 ( < 1 % )  ; 0 / 41910 ( 0 % )    ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 13                    ; 0                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                  ; Low                            ;
;                                                             ;                       ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 107 / 4191 ( 3 % )    ; 11 / 4191 ( < 1 % )  ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 107                   ; 11                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 1148                  ; 91                   ; 0                              ;
;     -- 7 input functions                                    ; 27                    ; 1                    ; 0                              ;
;     -- 6 input functions                                    ; 174                   ; 10                   ; 0                              ;
;     -- 5 input functions                                    ; 275                   ; 22                   ; 0                              ;
;     -- 4 input functions                                    ; 197                   ; 16                   ; 0                              ;
;     -- <=3 input functions                                  ; 475                   ; 42                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 164                   ; 7                    ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                    ; 0                              ;
;     -- By type:                                             ;                       ;                      ;                                ;
;         -- Primary logic registers                          ; 920 / 83820 ( 1 % )   ; 77 / 83820 ( < 1 % ) ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 91 / 83820 ( < 1 % )  ; 4 / 83820 ( < 1 % )  ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                       ;                      ;                                ;
;         -- Design implementation registers                  ; 937                   ; 77                   ; 0                              ;
;         -- Routing optimization registers                   ; 74                    ; 4                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
;                                                             ;                       ;                      ;                                ;
; Virtual pins                                                ; 0                     ; 0                    ; 0                              ;
; I/O pins                                                    ; 14                    ; 0                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                    ; 0                              ;
; Total block memory bits                                     ; 141312                ; 0                    ; 0                              ;
; Total block memory implementation bits                      ; 194560                ; 0                    ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 19 / 553 ( 3 % )      ; 0 / 553 ( 0 % )      ; 0 / 553 ( 0 % )                ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )     ; 0 / 116 ( 0 % )      ; 0 / 116 ( 0 % )                ;
;                                                             ;                       ;                      ;                                ;
; Connections                                                 ;                       ;                      ;                                ;
;     -- Input Connections                                    ; 155                   ; 116                  ; 1                              ;
;     -- Registered Input Connections                         ; 49                    ; 89                   ; 0                              ;
;     -- Output Connections                                   ; 5                     ; 104                  ; 163                            ;
;     -- Registered Output Connections                        ; 3                     ; 104                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Internal Connections                                        ;                       ;                      ;                                ;
;     -- Total Connections                                    ; 9172                  ; 695                  ; 172                            ;
;     -- Registered Connections                               ; 4269                  ; 509                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; External Connections                                        ;                       ;                      ;                                ;
;     -- Top                                                  ; 2                     ; 107                  ; 51                             ;
;     -- sld_hub:auto_hub                                     ; 107                   ; 0                    ; 113                            ;
;     -- hard_block:auto_generated_inst                       ; 51                    ; 113                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Partition Interface                                         ;                       ;                      ;                                ;
;     -- Input Ports                                          ; 31                    ; 37                   ; 4                              ;
;     -- Output Ports                                         ; 13                    ; 54                   ; 9                              ;
;     -- Bidir Ports                                          ; 1                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Registered Ports                                            ;                       ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 3                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 21                   ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Port Connectivity                                           ;                       ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 1                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 28                   ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 25                   ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 30                   ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 43                   ; 0                              ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                  ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; FPGA_CLK1_50 ; V11   ; 3B       ; 32           ; 0            ; 0            ; 986                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]       ; AH17  ; 4A       ; 64           ; 0            ; 34           ; 65                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]       ; AH16  ; 4A       ; 64           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; RST_N        ; AG9   ; 4A       ; 52           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; LED[0]   ; W15   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[1]   ; AA24  ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[2]   ; V16   ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[3]   ; V15   ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[4]   ; AF26  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[5]   ; AE26  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[6]   ; Y16   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[7]   ; AA23  ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; UART_TXD ; E8    ; 8A       ; 38           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; UART_RXD ; V12   ; 3B       ; 40           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------+
; I/O Bank Usage                                                            ;
+----------+-----------------+---------------+--------------+---------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-----------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )    ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )    ; --            ; --           ; --            ;
; 3A       ; 0 / 16 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 2 / 32 ( 6 % )  ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 3 / 68 ( 4 % )  ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 8 / 16 ( 50 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 0 / 7 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 1 / 6 ( 17 % )  ; 3.3V          ; --           ; 3.3V          ;
+----------+-----------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A11      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A24      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A25      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A26      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A27      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA5      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA6      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA8      ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA12     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA13     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA15     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA21     ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA23     ; 226        ; 5A             ; LED[7]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA24     ; 224        ; 5A             ; LED[1]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA28     ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB5      ; 46         ; 3A             ; altera_reserved_tck             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AB6      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB23     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB25     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB28     ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC5      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC6      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC7      ; 44         ; 3A             ; altera_reserved_tms             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AC8      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC21     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC25     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC26     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD5      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD9      ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD10     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD23     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD24     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AD25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD26     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD28     ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE5      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE9      ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE11     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE14     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE15     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE17     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE19     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE26     ; 214        ; 5A             ; LED[5]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF15     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF18     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF20     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF25     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 212        ; 5A             ; LED[4]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF27     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF28     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG4      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG8      ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ; 139        ; 4A             ; RST_N                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG10     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG13     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG15     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG18     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG20     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG23     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG25     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG28     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH2      ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH7      ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH11     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH12     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH16     ; 161        ; 4A             ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH17     ; 163        ; 4A             ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH18     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH21     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH22     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH26     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH27     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;                ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B8       ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B11      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B16      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B23      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B24      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B26      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C21      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C23      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C24      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C25      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C26      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C28      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D7       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; D8       ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D9       ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D17      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D23      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D25      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D26      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D27      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E6       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E8       ; 463        ; 8A             ; UART_TXD                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E11      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E13      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E14      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E18      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E25      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E26      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E28      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F5       ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F23      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F25      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F26      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F28      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G5       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G23      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G25      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H9       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H16      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H19      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H23      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H25      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H28      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J8       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J12      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J16      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J20      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J21      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K10      ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K18      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K19      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L21      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L25      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L28      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R21      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R24      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R26      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T8       ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T12      ; 120        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 122        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T16      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T17      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T24      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T28      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U8       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U10      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U13      ; 136        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ; 138        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U15      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U16      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U21      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ; 114        ; 3B             ; FPGA_CLK1_50                    ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V12      ; 130        ; 3B             ; UART_RXD                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V13      ; 152        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ; 227        ; 5A             ; LED[3]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V16      ; 225        ; 5A             ; LED[2]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V17      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V18      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V19      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V20      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V24      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V27      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W10      ; 48         ; 3A             ; altera_reserved_tdi             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; W11      ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W12      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W13      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W14      ; 154        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W15      ; 223        ; 5A             ; LED[0]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W17      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W20      ; 254        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W24      ; 258        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W26      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y5       ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y8       ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y9       ; 42         ; 3A             ; altera_reserved_tdo             ; output ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; Y10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; Y11      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 221        ; 5A             ; LED[6]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y17      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y18      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y19      ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y24      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; RST_N    ; Incomplete set of assignments        ;
; LED[0]   ; Missing drive strength and slew rate ;
; LED[1]   ; Missing drive strength and slew rate ;
; LED[2]   ; Missing drive strength and slew rate ;
; LED[3]   ; Missing drive strength and slew rate ;
; LED[4]   ; Missing drive strength and slew rate ;
; LED[5]   ; Missing drive strength and slew rate ;
; LED[6]   ; Missing drive strength and slew rate ;
; LED[7]   ; Missing drive strength and slew rate ;
; UART_TXD ; Missing drive strength and slew rate ;
; UART_RXD ; Missing drive strength and slew rate ;
; RST_N    ; Missing location assignment          ;
+----------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                 ; Entity Name                                    ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+--------------+
; |top_de10_nios                                                                                                                          ; 763.0 (14.5)         ; 872.5 (14.5)                     ; 122.5 (0.0)                                       ; 13.0 (0.0)                       ; 0.0 (0.0)            ; 1239 (29)           ; 1092 (30)                 ; 0 (0)         ; 141312            ; 19    ; 0          ; 14   ; 0            ; |top_de10_nios                                                                                                                                                                                                                                                                                                                                                                                                      ; top_de10_nios                                  ; work         ;
;    |PwmCtrl:u0|                                                                                                                         ; 697.0 (58.6)         ; 791.5 (59.1)                     ; 107.5 (0.5)                                       ; 13.0 (0.0)                       ; 0.0 (0.0)            ; 1119 (119)          ; 981 (34)                  ; 0 (0)         ; 141312            ; 19    ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0                                                                                                                                                                                                                                                                                                                                                                                           ; PwmCtrl                                        ; work         ;
;       |nios2e:u0|                                                                                                                       ; 638.4 (0.0)          ; 732.4 (0.0)                      ; 107.0 (0.0)                                       ; 13.0 (0.0)                       ; 0.0 (0.0)            ; 1000 (0)            ; 947 (0)                   ; 0 (0)         ; 141312            ; 19    ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0                                                                                                                                                                                                                                                                                                                                                                                 ; nios2e                                         ; nios2e       ;
;          |altera_reset_controller:rst_controller|                                                                                       ; 3.8 (3.2)            ; 8.3 (5.7)                        ; 4.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (6)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                          ; altera_reset_controller                        ; nios2e       ;
;             |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                            ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                           ; altera_reset_synchronizer                      ; nios2e       ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                               ; altera_reset_synchronizer                      ; nios2e       ;
;          |nios2e_DECODE0:decode0|                                                                                                       ; 10.8 (10.8)          ; 13.8 (13.8)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_DECODE0:decode0                                                                                                                                                                                                                                                                                                                                                          ; nios2e_DECODE0                                 ; nios2e       ;
;          |nios2e_DECODE0:period0|                                                                                                       ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_DECODE0:period0                                                                                                                                                                                                                                                                                                                                                          ; nios2e_DECODE0                                 ; nios2e       ;
;          |nios2e_mm_interconnect_0:mm_interconnect_0|                                                                                   ; 126.0 (0.0)          ; 138.6 (0.0)                      ; 15.7 (0.0)                                        ; 3.1 (0.0)                        ; 0.0 (0.0)            ; 233 (0)             ; 154 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                      ; nios2e_mm_interconnect_0                       ; nios2e       ;
;             |altera_avalon_sc_fifo:decode0_s1_agent_rsp_fifo|                                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:decode0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                          ; nios2e       ;
;             |altera_avalon_sc_fifo:nios2_qsys_0_debug_mem_slave_agent_rsp_fifo|                                                         ; 4.6 (4.6)            ; 4.6 (4.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_qsys_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                          ; nios2e       ;
;             |altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|                                                                  ; 5.2 (5.2)            ; 5.3 (5.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                          ; nios2e       ;
;             |altera_avalon_sc_fifo:period0_s1_agent_rsp_fifo|                                                                           ; 1.9 (1.9)            ; 2.3 (2.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:period0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                          ; nios2e       ;
;             |altera_avalon_sc_fifo:uart_0_s1_agent_rsp_fifo|                                                                            ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                          ; nios2e       ;
;             |altera_merlin_master_agent:nios2_qsys_0_data_master_agent|                                                                 ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_qsys_0_data_master_agent                                                                                                                                                                                                                                                                            ; altera_merlin_master_agent                     ; nios2e       ;
;             |altera_merlin_master_translator:nios2_qsys_0_data_master_translator|                                                       ; 5.2 (5.2)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 8 (8)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator                                                                                                                                                                                                                                                                  ; altera_merlin_master_translator                ; nios2e       ;
;             |altera_merlin_master_translator:nios2_qsys_0_instruction_master_translator|                                                ; 1.8 (1.8)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_qsys_0_instruction_master_translator                                                                                                                                                                                                                                                           ; altera_merlin_master_translator                ; nios2e       ;
;             |altera_merlin_slave_agent:decode0_s1_agent|                                                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:decode0_s1_agent                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_agent                      ; nios2e       ;
;             |altera_merlin_slave_translator:decode0_s1_translator|                                                                      ; 9.1 (9.1)            ; 11.0 (11.0)                      ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:decode0_s1_translator                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                 ; nios2e       ;
;             |altera_merlin_slave_translator:nios2_qsys_0_debug_mem_slave_translator|                                                    ; 6.7 (6.7)            ; 13.8 (13.8)                      ; 7.1 (7.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_0_debug_mem_slave_translator                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                 ; nios2e       ;
;             |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                                                                                                                                                                                                        ; altera_merlin_slave_translator                 ; nios2e       ;
;             |altera_merlin_slave_translator:period0_s1_translator|                                                                      ; 9.8 (9.8)            ; 9.4 (9.4)                        ; 0.0 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 3 (3)               ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:period0_s1_translator                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                 ; nios2e       ;
;             |altera_merlin_slave_translator:uart_0_s1_translator|                                                                       ; 5.6 (5.6)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 5 (5)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_0_s1_translator                                                                                                                                                                                                                                                                                  ; altera_merlin_slave_translator                 ; nios2e       ;
;             |nios2e_mm_interconnect_0_cmd_demux:cmd_demux|                                                                              ; 8.4 (8.4)            ; 8.7 (8.7)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|nios2e_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                         ; nios2e_mm_interconnect_0_cmd_demux             ; nios2e       ;
;             |nios2e_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|nios2e_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                                                 ; nios2e_mm_interconnect_0_cmd_demux_001         ; nios2e       ;
;             |nios2e_mm_interconnect_0_cmd_demux_001:rsp_demux|                                                                          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|nios2e_mm_interconnect_0_cmd_demux_001:rsp_demux                                                                                                                                                                                                                                                                                     ; nios2e_mm_interconnect_0_cmd_demux_001         ; nios2e       ;
;             |nios2e_mm_interconnect_0_cmd_demux_001:rsp_demux_004|                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|nios2e_mm_interconnect_0_cmd_demux_001:rsp_demux_004                                                                                                                                                                                                                                                                                 ; nios2e_mm_interconnect_0_cmd_demux_001         ; nios2e       ;
;             |nios2e_mm_interconnect_0_cmd_mux:cmd_mux|                                                                                  ; 19.0 (16.7)          ; 19.6 (16.9)                      ; 0.6 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (51)             ; 6 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|nios2e_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                                                                                                                             ; nios2e_mm_interconnect_0_cmd_mux               ; nios2e       ;
;                |altera_merlin_arbitrator:arb|                                                                                           ; 2.3 (2.3)            ; 2.7 (2.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|nios2e_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                ; altera_merlin_arbitrator                       ; nios2e       ;
;             |nios2e_mm_interconnect_0_cmd_mux:cmd_mux_004|                                                                              ; 23.9 (21.7)          ; 27.3 (25.3)                      ; 3.5 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (52)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|nios2e_mm_interconnect_0_cmd_mux:cmd_mux_004                                                                                                                                                                                                                                                                                         ; nios2e_mm_interconnect_0_cmd_mux               ; nios2e       ;
;                |altera_merlin_arbitrator:arb|                                                                                           ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|nios2e_mm_interconnect_0_cmd_mux:cmd_mux_004|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                            ; altera_merlin_arbitrator                       ; nios2e       ;
;             |nios2e_mm_interconnect_0_router:router|                                                                                    ; 4.6 (4.6)            ; 5.2 (5.2)                        ; 0.8 (0.8)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|nios2e_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                               ; nios2e_mm_interconnect_0_router                ; nios2e       ;
;             |nios2e_mm_interconnect_0_router_001:router_001|                                                                            ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|nios2e_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                                                       ; nios2e_mm_interconnect_0_router_001            ; nios2e       ;
;             |nios2e_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                  ; 12.2 (12.2)          ; 10.6 (10.6)                      ; 0.3 (0.3)                                         ; 1.9 (1.9)                        ; 0.0 (0.0)            ; 37 (37)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|nios2e_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                             ; nios2e_mm_interconnect_0_rsp_mux               ; nios2e       ;
;          |nios2e_nios2_qsys_0:nios2_qsys_0|                                                                                             ; 434.4 (0.0)          ; 500.6 (0.0)                      ; 76.2 (0.0)                                        ; 9.9 (0.0)                        ; 0.0 (0.0)            ; 657 (0)             ; 616 (0)                   ; 0 (0)         ; 10240             ; 3     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0                                                                                                                                                                                                                                                                                                                                                ; nios2e_nios2_qsys_0                            ; nios2e       ;
;             |nios2e_nios2_qsys_0_cpu:cpu|                                                                                               ; 434.4 (306.6)        ; 500.6 (333.6)                    ; 76.2 (35.4)                                       ; 9.9 (8.4)                        ; 0.0 (0.0)            ; 657 (493)           ; 616 (338)                 ; 0 (0)         ; 10240             ; 3     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu                                                                                                                                                                                                                                                                                                                    ; nios2e_nios2_qsys_0_cpu                        ; nios2e       ;
;                |nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|                                                ; 127.8 (31.2)         ; 167.1 (31.6)                     ; 40.7 (0.4)                                        ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 164 (7)             ; 278 (82)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci                                                                                                                                                                                                                                            ; nios2e_nios2_qsys_0_cpu_nios2_oci              ; nios2e       ;
;                   |nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|                         ; 36.6 (0.0)           ; 62.3 (0.0)                       ; 26.7 (0.0)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper                                                                                                                                                ; nios2e_nios2_qsys_0_cpu_debug_slave_wrapper    ; nios2e       ;
;                      |nios2e_nios2_qsys_0_cpu_debug_slave_sysclk:the_nios2e_nios2_qsys_0_cpu_debug_slave_sysclk|                        ; 3.8 (3.6)            ; 23.4 (22.0)                      ; 19.6 (18.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 49 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_sysclk:the_nios2e_nios2_qsys_0_cpu_debug_slave_sysclk                                                      ; nios2e_nios2_qsys_0_cpu_debug_slave_sysclk     ; nios2e       ;
;                         |altera_std_synchronizer:the_altera_std_synchronizer3|                                                          ; 0.0 (0.0)            ; 0.7 (0.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_sysclk:the_nios2e_nios2_qsys_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                        ; work         ;
;                         |altera_std_synchronizer:the_altera_std_synchronizer4|                                                          ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_sysclk:the_nios2e_nios2_qsys_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                        ; work         ;
;                      |nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|                              ; 31.2 (30.7)          ; 37.1 (35.6)                      ; 6.9 (5.9)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 47 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck                                                            ; nios2e_nios2_qsys_0_cpu_debug_slave_tck        ; nios2e       ;
;                         |altera_std_synchronizer:the_altera_std_synchronizer1|                                                          ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                        ; work         ;
;                         |altera_std_synchronizer:the_altera_std_synchronizer2|                                                          ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                        ; work         ;
;                      |sld_virtual_jtag_basic:nios2e_nios2_qsys_0_cpu_debug_slave_phy|                                                   ; 1.6 (1.6)            ; 1.8 (1.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:nios2e_nios2_qsys_0_cpu_debug_slave_phy                                                                                 ; sld_virtual_jtag_basic                         ; work         ;
;                   |nios2e_nios2_qsys_0_cpu_nios2_avalon_reg:the_nios2e_nios2_qsys_0_cpu_nios2_avalon_reg|                               ; 4.7 (4.7)            ; 5.0 (5.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_nios2_avalon_reg:the_nios2e_nios2_qsys_0_cpu_nios2_avalon_reg                                                                                                                                                      ; nios2e_nios2_qsys_0_cpu_nios2_avalon_reg       ; nios2e       ;
;                   |nios2e_nios2_qsys_0_cpu_nios2_oci_break:the_nios2e_nios2_qsys_0_cpu_nios2_oci_break|                                 ; 0.7 (0.7)            ; 13.2 (13.2)                      ; 12.5 (12.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_nios2_oci_break:the_nios2e_nios2_qsys_0_cpu_nios2_oci_break                                                                                                                                                        ; nios2e_nios2_qsys_0_cpu_nios2_oci_break        ; nios2e       ;
;                   |nios2e_nios2_qsys_0_cpu_nios2_oci_debug:the_nios2e_nios2_qsys_0_cpu_nios2_oci_debug|                                 ; 4.7 (4.1)            ; 5.7 (4.7)                        ; 1.0 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 9 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_nios2_oci_debug:the_nios2e_nios2_qsys_0_cpu_nios2_oci_debug                                                                                                                                                        ; nios2e_nios2_qsys_0_cpu_nios2_oci_debug        ; nios2e       ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer|                                                              ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_nios2_oci_debug:the_nios2e_nios2_qsys_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                    ; altera_std_synchronizer                        ; work         ;
;                   |nios2e_nios2_qsys_0_cpu_nios2_ocimem:the_nios2e_nios2_qsys_0_cpu_nios2_ocimem|                                       ; 49.8 (49.8)          ; 49.3 (49.3)                      ; 0.0 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 75 (75)             ; 55 (55)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_nios2_ocimem:the_nios2e_nios2_qsys_0_cpu_nios2_ocimem                                                                                                                                                              ; nios2e_nios2_qsys_0_cpu_nios2_ocimem           ; nios2e       ;
;                      |nios2e_nios2_qsys_0_cpu_ociram_sp_ram_module:nios2e_nios2_qsys_0_cpu_ociram_sp_ram|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_nios2_ocimem:the_nios2e_nios2_qsys_0_cpu_nios2_ocimem|nios2e_nios2_qsys_0_cpu_ociram_sp_ram_module:nios2e_nios2_qsys_0_cpu_ociram_sp_ram                                                                           ; nios2e_nios2_qsys_0_cpu_ociram_sp_ram_module   ; nios2e       ;
;                         |altsyncram:the_altsyncram|                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_nios2_ocimem:the_nios2e_nios2_qsys_0_cpu_nios2_ocimem|nios2e_nios2_qsys_0_cpu_ociram_sp_ram_module:nios2e_nios2_qsys_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                     ; work         ;
;                            |altsyncram_qid1:auto_generated|                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_nios2_ocimem:the_nios2e_nios2_qsys_0_cpu_nios2_ocimem|nios2e_nios2_qsys_0_cpu_ociram_sp_ram_module:nios2e_nios2_qsys_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated                  ; altsyncram_qid1                                ; work         ;
;                |nios2e_nios2_qsys_0_cpu_register_bank_a_module:nios2e_nios2_qsys_0_cpu_register_bank_a|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_register_bank_a_module:nios2e_nios2_qsys_0_cpu_register_bank_a                                                                                                                                                                                                                             ; nios2e_nios2_qsys_0_cpu_register_bank_a_module ; nios2e       ;
;                   |altsyncram:the_altsyncram|                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_register_bank_a_module:nios2e_nios2_qsys_0_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                   ; altsyncram                                     ; work         ;
;                      |altsyncram_msi1:auto_generated|                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_register_bank_a_module:nios2e_nios2_qsys_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated                                                                                                                                                                    ; altsyncram_msi1                                ; work         ;
;                |nios2e_nios2_qsys_0_cpu_register_bank_b_module:nios2e_nios2_qsys_0_cpu_register_bank_b|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_register_bank_b_module:nios2e_nios2_qsys_0_cpu_register_bank_b                                                                                                                                                                                                                             ; nios2e_nios2_qsys_0_cpu_register_bank_b_module ; nios2e       ;
;                   |altsyncram:the_altsyncram|                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_register_bank_b_module:nios2e_nios2_qsys_0_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                   ; altsyncram                                     ; work         ;
;                      |altsyncram_msi1:auto_generated|                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_register_bank_b_module:nios2e_nios2_qsys_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated                                                                                                                                                                    ; altsyncram_msi1                                ; work         ;
;          |nios2e_onchip_memory2_0:onchip_memory2_0|                                                                                     ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                                                                                                                        ; nios2e_onchip_memory2_0                        ; nios2e       ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                              ; altsyncram                                     ; work         ;
;                |altsyncram_07n1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_07n1:auto_generated                                                                                                                                                                                                                                                                               ; altsyncram_07n1                                ; work         ;
;          |nios2e_uart_0:uart_0|                                                                                                         ; 54.3 (0.0)           ; 61.9 (0.0)                       ; 7.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 93 (0)              ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_uart_0:uart_0                                                                                                                                                                                                                                                                                                                                                            ; nios2e_uart_0                                  ; nios2e       ;
;             |nios2e_uart_0_regs:the_nios2e_uart_0_regs|                                                                                 ; 16.5 (16.5)          ; 20.2 (20.2)                      ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_uart_0:uart_0|nios2e_uart_0_regs:the_nios2e_uart_0_regs                                                                                                                                                                                                                                                                                                                  ; nios2e_uart_0_regs                             ; nios2e       ;
;             |nios2e_uart_0_rx:the_nios2e_uart_0_rx|                                                                                     ; 21.8 (22.1)          ; 25.7 (25.0)                      ; 3.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (44)             ; 40 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_uart_0:uart_0|nios2e_uart_0_rx:the_nios2e_uart_0_rx                                                                                                                                                                                                                                                                                                                      ; nios2e_uart_0_rx                               ; nios2e       ;
;                |altera_std_synchronizer:the_altera_std_synchronizer|                                                                    ; -0.3 (-0.3)          ; 0.7 (0.7)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_uart_0:uart_0|nios2e_uart_0_rx:the_nios2e_uart_0_rx|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                                                                  ; altera_std_synchronizer                        ; work         ;
;             |nios2e_uart_0_tx:the_nios2e_uart_0_tx|                                                                                     ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|PwmCtrl:u0|nios2e:u0|nios2e_uart_0:uart_0|nios2e_uart_0_tx:the_nios2e_uart_0_tx                                                                                                                                                                                                                                                                                                                      ; nios2e_uart_0_tx                               ; nios2e       ;
;    |sld_hub:auto_hub|                                                                                                                   ; 51.5 (0.5)           ; 66.5 (0.5)                       ; 15.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 91 (1)              ; 81 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                     ; sld_hub                                        ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 51.0 (0.0)           ; 66.0 (0.0)                       ; 15.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 90 (0)              ; 81 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                     ; alt_sld_fab_with_jtag_input                    ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 51.0 (0.0)           ; 66.0 (0.0)                       ; 15.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 90 (0)              ; 81 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                  ; alt_sld_fab                                    ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 51.0 (0.8)           ; 66.0 (2.7)                       ; 15.0 (1.8)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 90 (1)              ; 81 (5)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                              ; alt_sld_fab_alt_sld_fab                        ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 50.2 (0.0)           ; 63.3 (0.0)                       ; 13.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 89 (0)              ; 76 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                  ; alt_sld_fab_alt_sld_fab_sldfabric              ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 50.2 (30.7)          ; 63.3 (42.1)                      ; 13.2 (11.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 89 (56)             ; 76 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                     ; sld_jtag_hub                                   ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 9.0 (9.0)            ; 9.3 (9.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                             ; sld_rom_sr                                     ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 10.5 (10.5)          ; 11.9 (11.9)                      ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_de10_nios|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                           ; sld_shadow_jsm                                 ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                         ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name         ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; RST_N        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LED[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[7]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; UART_TXD     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; UART_RXD     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FPGA_CLK1_50 ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                               ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; RST_N                                                                                                                                             ;                   ;         ;
; KEY[1]                                                                                                                                            ;                   ;         ;
; UART_RXD                                                                                                                                          ;                   ;         ;
;      - PwmCtrl:u0|nios2e:u0|nios2e_uart_0:uart_0|nios2e_uart_0_rx:the_nios2e_uart_0_rx|altera_std_synchronizer:the_altera_std_synchronizer|din_s1 ; 1                 ; 0       ;
; FPGA_CLK1_50                                                                                                                                      ;                   ;         ;
; KEY[0]                                                                                                                                            ;                   ;         ;
;      - counter0[21]                                                                                                                               ; 0                 ; 0       ;
;      - counter0[22]                                                                                                                               ; 0                 ; 0       ;
;      - counter0[23]                                                                                                                               ; 0                 ; 0       ;
;      - counter0[24]                                                                                                                               ; 0                 ; 0       ;
;      - counter0[25]                                                                                                                               ; 0                 ; 0       ;
;      - counter0[26]                                                                                                                               ; 0                 ; 0       ;
;      - counter0[27]                                                                                                                               ; 0                 ; 0       ;
;      - PwmCtrl:u0|counter0[16]                                                                                                                    ; 0                 ; 0       ;
;      - PwmCtrl:u0|counter0[5]                                                                                                                     ; 0                 ; 0       ;
;      - PwmCtrl:u0|counter0[4]                                                                                                                     ; 0                 ; 0       ;
;      - PwmCtrl:u0|counter0[3]                                                                                                                     ; 0                 ; 0       ;
;      - PwmCtrl:u0|counter0[2]                                                                                                                     ; 0                 ; 0       ;
;      - PwmCtrl:u0|counter0[1]                                                                                                                     ; 0                 ; 0       ;
;      - PwmCtrl:u0|counter0[27]                                                                                                                    ; 0                 ; 0       ;
;      - PwmCtrl:u0|counter0[26]                                                                                                                    ; 0                 ; 0       ;
;      - PwmCtrl:u0|counter0[25]                                                                                                                    ; 0                 ; 0       ;
;      - PwmCtrl:u0|counter0[24]                                                                                                                    ; 0                 ; 0       ;
;      - PwmCtrl:u0|counter0[23]                                                                                                                    ; 0                 ; 0       ;
;      - PwmCtrl:u0|counter0[22]                                                                                                                    ; 0                 ; 0       ;
;      - PwmCtrl:u0|counter0[21]                                                                                                                    ; 0                 ; 0       ;
;      - PwmCtrl:u0|counter0[20]                                                                                                                    ; 0                 ; 0       ;
;      - PwmCtrl:u0|counter0[19]                                                                                                                    ; 0                 ; 0       ;
;      - PwmCtrl:u0|counter0[18]                                                                                                                    ; 0                 ; 0       ;
;      - PwmCtrl:u0|counter0[17]                                                                                                                    ; 0                 ; 0       ;
;      - PwmCtrl:u0|counter0[0]                                                                                                                     ; 0                 ; 0       ;
;      - PwmCtrl:u0|counter0[15]                                                                                                                    ; 0                 ; 0       ;
;      - PwmCtrl:u0|counter0[14]                                                                                                                    ; 0                 ; 0       ;
;      - PwmCtrl:u0|counter0[13]                                                                                                                    ; 0                 ; 0       ;
;      - PwmCtrl:u0|counter0[12]                                                                                                                    ; 0                 ; 0       ;
;      - PwmCtrl:u0|counter0[11]                                                                                                                    ; 0                 ; 0       ;
;      - PwmCtrl:u0|counter0[10]                                                                                                                    ; 0                 ; 0       ;
;      - PwmCtrl:u0|counter0[9]                                                                                                                     ; 0                 ; 0       ;
;      - PwmCtrl:u0|counter0[8]                                                                                                                     ; 0                 ; 0       ;
;      - PwmCtrl:u0|counter0[7]                                                                                                                     ; 0                 ; 0       ;
;      - PwmCtrl:u0|counter0[6]                                                                                                                     ; 0                 ; 0       ;
;      - counter0[20]                                                                                                                               ; 0                 ; 0       ;
;      - counter0[19]                                                                                                                               ; 0                 ; 0       ;
;      - counter0[18]                                                                                                                               ; 0                 ; 0       ;
;      - counter0[17]                                                                                                                               ; 0                 ; 0       ;
;      - counter0[16]                                                                                                                               ; 0                 ; 0       ;
;      - PwmCtrl:u0|nios2e:u0|altera_reset_controller:rst_controller|merged_reset~0                                                                 ; 0                 ; 0       ;
;      - counter0[15]                                                                                                                               ; 0                 ; 0       ;
;      - counter0[14]                                                                                                                               ; 0                 ; 0       ;
;      - counter0[13]                                                                                                                               ; 0                 ; 0       ;
;      - counter0[12]                                                                                                                               ; 0                 ; 0       ;
;      - counter0[11]                                                                                                                               ; 0                 ; 0       ;
;      - counter0[10]                                                                                                                               ; 0                 ; 0       ;
;      - counter0[9]                                                                                                                                ; 0                 ; 0       ;
;      - counter0[8]                                                                                                                                ; 0                 ; 0       ;
;      - counter0[7]                                                                                                                                ; 0                 ; 0       ;
;      - counter0[6]                                                                                                                                ; 0                 ; 0       ;
;      - counter0[5]                                                                                                                                ; 0                 ; 0       ;
;      - counter0[4]                                                                                                                                ; 0                 ; 0       ;
;      - counter0[3]                                                                                                                                ; 0                 ; 0       ;
;      - counter0[2]                                                                                                                                ; 0                 ; 0       ;
;      - counter0[1]                                                                                                                                ; 0                 ; 0       ;
;      - counter0[0]                                                                                                                                ; 0                 ; 0       ;
;      - PwmCtrl:u0|counter0[3]~DUPLICATE                                                                                                           ; 0                 ; 0       ;
;      - PwmCtrl:u0|counter0[2]~DUPLICATE                                                                                                           ; 0                 ; 0       ;
;      - PwmCtrl:u0|counter0[6]~DUPLICATE                                                                                                           ; 0                 ; 0       ;
;      - PwmCtrl:u0|counter0[13]~DUPLICATE                                                                                                          ; 0                 ; 0       ;
;      - PwmCtrl:u0|counter0[21]~DUPLICATE                                                                                                          ; 0                 ; 0       ;
;      - PwmCtrl:u0|counter0[26]~DUPLICATE                                                                                                          ; 0                 ; 0       ;
;      - counter0[23]~DUPLICATE                                                                                                                     ; 0                 ; 0       ;
;      - counter0[22]~DUPLICATE                                                                                                                     ; 0                 ; 0       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                   ; Location            ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; FPGA_CLK1_50                                                                                                                                                                                                                                                                                                                                                           ; PIN_V11             ; 984     ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                                                 ; PIN_AH17            ; 65      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|LessThan0~27                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X11_Y3_N54  ; 34      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                                                                                                             ; LABCELL_X7_Y8_N12   ; 3       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                                ; FF_X7_Y8_N40        ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                 ; FF_X7_Y8_N20        ; 660     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_DECODE0:decode0|Equal0~0                                                                                                                                                                                                                                                                                                                   ; LABCELL_X13_Y7_N3   ; 57      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_DECODE0:decode0|always0~2                                                                                                                                                                                                                                                                                                                  ; LABCELL_X13_Y9_N24  ; 37      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_DECODE0:period0|always0~2                                                                                                                                                                                                                                                                                                                  ; LABCELL_X10_Y8_N3   ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_qsys_0_debug_mem_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                        ; LABCELL_X16_Y5_N45  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                 ; LABCELL_X18_Y6_N42  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|nios2e_mm_interconnect_0_cmd_mux:cmd_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                        ; LABCELL_X13_Y6_N6   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|nios2e_mm_interconnect_0_cmd_mux:cmd_mux_004|update_grant~1                                                                                                                                                                                                                                            ; LABCELL_X13_Y6_N54  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|nios2e_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                            ; LABCELL_X16_Y5_N18  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_mm_interconnect_0:mm_interconnect_0|nios2e_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~1                                                                                                                                                                                                                                                ; LABCELL_X13_Y5_N36  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|D_ctrl_mem8~1                                                                                                                                                                                                                                                                        ; MLABCELL_X21_Y9_N57 ; 20      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                              ; FF_X19_Y6_N14       ; 33      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|E_alu_result~1                                                                                                                                                                                                                                                                       ; LABCELL_X23_Y8_N57  ; 35      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                           ; FF_X16_Y10_N17      ; 49      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|E_src1[30]~0                                                                                                                                                                                                                                                                         ; LABCELL_X23_Y8_N6   ; 20      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|E_src2[12]~0                                                                                                                                                                                                                                                                         ; LABCELL_X23_Y7_N21  ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|E_st_data[23]~0                                                                                                                                                                                                                                                                      ; LABCELL_X19_Y8_N33  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                       ; FF_X16_Y10_N26      ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                            ; LABCELL_X19_Y6_N54  ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|R_ctrl_exception                                                                                                                                                                                                                                                                     ; FF_X22_Y7_N8        ; 19      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|R_src2_hi~1                                                                                                                                                                                                                                                                          ; LABCELL_X17_Y8_N33  ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|R_src2_use_imm                                                                                                                                                                                                                                                                       ; FF_X23_Y7_N50       ; 30      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                            ; LABCELL_X17_Y8_N12  ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|W_valid                                                                                                                                                                                                                                                                              ; FF_X16_Y10_N14      ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|av_ld_aligning_data                                                                                                                                                                                                                                                                  ; FF_X16_Y10_N44      ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|av_ld_byte0_data[1]~0                                                                                                                                                                                                                                                                ; LABCELL_X16_Y10_N54 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                ; MLABCELL_X15_Y7_N21 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|av_ld_rshift8~0                                                                                                                                                                                                                                                                      ; LABCELL_X16_Y10_N33 ; 20      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|hbreak_req~0                                                                                                                                                                                                                                                                         ; MLABCELL_X8_Y7_N39  ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|address[8]                                                                                                                                                                                                   ; FF_X10_Y7_N44       ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_sysclk:the_nios2e_nios2_qsys_0_cpu_debug_slave_sysclk|jxuir                  ; FF_X4_Y5_N49        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_sysclk:the_nios2e_nios2_qsys_0_cpu_debug_slave_sysclk|take_action_ocimem_a   ; LABCELL_X4_Y5_N30   ; 17      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_sysclk:the_nios2e_nios2_qsys_0_cpu_debug_slave_sysclk|take_action_ocimem_a~0 ; MLABCELL_X3_Y5_N30  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_sysclk:the_nios2e_nios2_qsys_0_cpu_debug_slave_sysclk|take_action_ocimem_b   ; MLABCELL_X3_Y5_N57  ; 39      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_sysclk:the_nios2e_nios2_qsys_0_cpu_debug_slave_sysclk|update_jdo_strobe      ; FF_X4_Y5_N11        ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[10]~10                    ; LABCELL_X1_Y4_N42   ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[10]~9                     ; LABCELL_X1_Y4_N45   ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[20]~19                    ; LABCELL_X1_Y4_N24   ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[20]~21                    ; MLABCELL_X3_Y4_N54  ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[36]~15                    ; MLABCELL_X3_Y4_N0   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:nios2e_nios2_qsys_0_cpu_debug_slave_phy|virtual_state_uir                                 ; MLABCELL_X3_Y4_N33  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_nios2_avalon_reg:the_nios2e_nios2_qsys_0_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                        ; LABCELL_X7_Y7_N54   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_nios2_oci_break:the_nios2e_nios2_qsys_0_cpu_nios2_oci_break|break_readreg[20]~0                                                                                                      ; MLABCELL_X3_Y5_N51  ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_nios2_oci_break:the_nios2e_nios2_qsys_0_cpu_nios2_oci_break|break_readreg[20]~1                                                                                                      ; LABCELL_X2_Y4_N57   ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_nios2_ocimem:the_nios2e_nios2_qsys_0_cpu_nios2_ocimem|MonDReg[0]~2                                                                                                                   ; MLABCELL_X3_Y5_N0   ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_nios2_ocimem:the_nios2e_nios2_qsys_0_cpu_nios2_ocimem|MonDReg[16]~4                                                                                                                  ; MLABCELL_X3_Y5_N54  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_nios2_ocimem:the_nios2e_nios2_qsys_0_cpu_nios2_ocimem|MonDReg[28]~3                                                                                                                  ; LABCELL_X4_Y5_N12   ; 27      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_nios2_ocimem:the_nios2e_nios2_qsys_0_cpu_nios2_ocimem|ociram_reset_req                                                                                                               ; MLABCELL_X6_Y7_N27  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_nios2_ocimem:the_nios2e_nios2_qsys_0_cpu_nios2_ocimem|ociram_wr_en~0                                                                                                                 ; LABCELL_X4_Y5_N0    ; 2       ; Read enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_onchip_memory2_0:onchip_memory2_0|wren~0                                                                                                                                                                                                                                                                                                   ; LABCELL_X13_Y6_N12  ; 16      ; Read enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_uart_0:uart_0|nios2e_uart_0_regs:the_nios2e_uart_0_regs|control_wr_strobe                                                                                                                                                                                                                                                                  ; LABCELL_X13_Y9_N12  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_uart_0:uart_0|nios2e_uart_0_regs:the_nios2e_uart_0_regs|tx_wr_strobe                                                                                                                                                                                                                                                                       ; LABCELL_X13_Y9_N15  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_uart_0:uart_0|nios2e_uart_0_rx:the_nios2e_uart_0_rx|got_new_char                                                                                                                                                                                                                                                                           ; LABCELL_X12_Y10_N24 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_uart_0:uart_0|nios2e_uart_0_rx:the_nios2e_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[0]~0                                                                                                                                                                                                                               ; LABCELL_X12_Y10_N36 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_uart_0:uart_0|nios2e_uart_0_tx:the_nios2e_uart_0_tx|always4~0                                                                                                                                                                                                                                                                              ; MLABCELL_X15_Y9_N27 ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_uart_0:uart_0|nios2e_uart_0_tx:the_nios2e_uart_0_tx|do_load_shifter                                                                                                                                                                                                                                                                        ; FF_X10_Y9_N17       ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; PwmCtrl:u0|nios2e:u0|nios2e_uart_0:uart_0|nios2e_uart_0_tx:the_nios2e_uart_0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[0]~1                                                                                                                                                                                                                        ; LABCELL_X10_Y9_N18  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                           ; JTAG_X0_Y2_N3       ; 128     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                           ; JTAG_X0_Y2_N3       ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                               ; FF_X3_Y2_N53        ; 12      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]~3                                  ; MLABCELL_X3_Y2_N21  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                    ; LABCELL_X1_Y2_N42   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0                       ; LABCELL_X2_Y2_N30   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                                       ; MLABCELL_X3_Y2_N36  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~2                                         ; LABCELL_X4_Y3_N0    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~1                          ; MLABCELL_X3_Y2_N42  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                                  ; MLABCELL_X3_Y2_N39  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~2                  ; LABCELL_X2_Y2_N12   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~1             ; LABCELL_X2_Y2_N15   ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                    ; FF_X3_Y2_N17        ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                   ; FF_X3_Y2_N35        ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                             ; MLABCELL_X3_Y2_N9   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                   ; FF_X3_Y2_N56        ; 29      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                 ; LABCELL_X2_Y2_N57   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                             ;
+--------------+----------+---------+----------------------+------------------+---------------------------+
; Name         ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------+----------+---------+----------------------+------------------+---------------------------+
; FPGA_CLK1_50 ; PIN_V11  ; 984     ; Global Clock         ; GCLK6            ; --                        ;
+--------------+----------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                  ;
+------------------------------------------------------------------------+---------+
; Name                                                                   ; Fan-Out ;
+------------------------------------------------------------------------+---------+
; PwmCtrl:u0|nios2e:u0|altera_reset_controller:rst_controller|r_sync_rst ; 660     ;
+------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-----------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                           ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                         ; Location                                                                                                                                                                                                                                                  ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-----------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+------------------------+
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_nios2_ocimem:the_nios2e_nios2_qsys_0_cpu_nios2_ocimem|nios2e_nios2_qsys_0_cpu_ociram_sp_ram_module:nios2e_nios2_qsys_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192   ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1           ; 0     ; None                        ; M10K_X5_Y7_N0                                                                                                                                                                                                                                             ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Unsupported Depth ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_register_bank_a_module:nios2e_nios2_qsys_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated|ALTSYNCRAM                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None                        ; M10K_X26_Y8_N0                                                                                                                                                                                                                                            ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                    ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_register_bank_b_module:nios2e_nios2_qsys_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated|ALTSYNCRAM                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None                        ; M10K_X14_Y8_N0                                                                                                                                                                                                                                            ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                    ;
; PwmCtrl:u0|nios2e:u0|nios2e_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_07n1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                              ; AUTO ; Single Port      ; Single Clock ; 4096         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 131072 ; 4096                        ; 32                          ; --                          ; --                          ; 131072              ; 16          ; 0     ; nios2e_onchip_memory2_0.hex ; M10K_X14_Y10_N0, M10K_X5_Y10_N0, M10K_X5_Y11_N0, M10K_X14_Y3_N0, M10K_X5_Y9_N0, M10K_X5_Y6_N0, M10K_X14_Y7_N0, M10K_X14_Y4_N0, M10K_X14_Y2_N0, M10K_X14_Y5_N0, M10K_X5_Y4_N0, M10K_X14_Y9_N0, M10K_X5_Y3_N0, M10K_X14_Y6_N0, M10K_X5_Y8_N0, M10K_X5_Y5_N0 ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-----------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 3,030 / 289,320 ( 1 % )   ;
; C12 interconnects                           ; 2 / 13,420 ( < 1 % )      ;
; C2 interconnects                            ; 913 / 119,108 ( < 1 % )   ;
; C4 interconnects                            ; 459 / 56,300 ( < 1 % )    ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 246 / 289,320 ( < 1 % )   ;
; Global clocks                               ; 1 / 16 ( 6 % )            ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 542 / 84,580 ( < 1 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 29 / 12,676 ( < 1 % )     ;
; R14/C12 interconnect drivers                ; 27 / 20,720 ( < 1 % )     ;
; R3 interconnects                            ; 1,201 / 130,992 ( < 1 % ) ;
; R6 interconnects                            ; 1,923 / 266,960 ( < 1 % ) ;
; Spine clocks                                ; 3 / 360 ( < 1 % )         ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 7     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 13           ; 0            ; 13           ; 0            ; 0            ; 18        ; 13           ; 0            ; 18        ; 18        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 5            ; 18           ; 5            ; 18           ; 18           ; 0         ; 5            ; 18           ; 0         ; 0         ; 18           ; 18           ; 18           ; 18           ; 18           ; 18           ; 18           ; 18           ; 18           ; 18           ; 17           ; 18           ; 18           ; 18           ; 18           ; 18           ; 18           ; 18           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; RST_N               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; UART_TXD            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; UART_RXD            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_CLK1_50        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+--------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                      ;
+-------------------------+----------------------+-------------------+
; Source Clock(s)         ; Destination Clock(s) ; Delay Added in ns ;
+-------------------------+----------------------+-------------------+
; altera_reserved_tck     ; altera_reserved_tck  ; 163.7             ;
; altera_reserved_tck,I/O ; altera_reserved_tck  ; 16.7              ;
+-------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                                                                        ; Destination Register                                                                                                                                                                                                                                                                                                                                                                                   ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                                                                    ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[7]                                                        ; 1.718             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                   ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[7]                                                        ; 1.695             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                    ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[7]                                                        ; 1.690             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                                                                    ; 1.401             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                                                                    ; 1.373             ;
; altera_internal_jtag~FF_17                                                                                                                                                                                                                                                                                                                                                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                                                                    ; 1.373             ;
; altera_internal_jtag~FF_36                                                                                                                                                                                                                                                                                                                                                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                                                                    ; 1.373             ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[36]                                                       ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[35]                                                       ; 1.229             ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[7]                                                        ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[6]                                                        ; 1.189             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                    ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[7]                                                        ; 1.176             ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[18]                                                       ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[17]                                                       ; 1.145             ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[22]                                                       ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[21]                                                       ; 1.145             ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|DRsize.000                                                   ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[0]                                                        ; 1.143             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                                                                        ; 1.139             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[1]                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                               ; 1.139             ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[23]                                                       ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[22]                                                       ; 1.135             ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[19]                                                       ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[18]                                                       ; 1.130             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                                                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                                                                           ; 1.127             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                                                                        ; 1.122             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                                                                    ; 1.122             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                    ; 1.118             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5]                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                    ; 1.117             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                    ; 1.117             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                                                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                                                                           ; 1.112             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                    ; 1.109             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                                                                    ; 1.107             ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[13]                                                       ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[12]                                                       ; 1.101             ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[9]                                                        ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[8]                                                        ; 1.101             ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[11]                                                       ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[10]                                                       ; 1.101             ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[6]                                                        ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[5]                                                        ; 1.101             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                    ; 1.099             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                                                    ; 1.098             ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[24]                                                       ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[23]                                                       ; 1.096             ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2|dreg[0] ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[0]                                                        ; 1.090             ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[12]                                                       ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[11]                                                       ; 1.089             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                    ; 1.088             ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[14]                                                       ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[13]                                                       ; 1.086             ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[10]                                                       ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[9]                                                        ; 1.086             ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[2]                                                        ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[1]                                                        ; 1.077             ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[4]                                                        ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[3]                                                        ; 1.077             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[9]                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10]                                                   ; 1.076             ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[20]                                                       ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[19]                                                       ; 1.075             ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[26]                                                       ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[25]                                                       ; 1.075             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]                                                    ; 1.072             ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[28]                                                       ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[27]                                                       ; 1.069             ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[30]                                                       ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[29]                                                       ; 1.069             ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[3]                                                        ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[2]                                                        ; 1.067             ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[5]                                                        ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[4]                                                        ; 1.062             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10]                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12]                                                   ; 1.061             ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[37]                                                       ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[36]                                                       ; 1.060             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[3]                                                                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                                                                  ; 1.060             ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[25]                                                       ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[24]                                                       ; 1.059             ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[17]                                                       ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[16]                                                       ; 1.059             ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[21]                                                       ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[20]                                                       ; 1.054             ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[29]                                                       ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[28]                                                       ; 1.054             ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[27]                                                       ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[26]                                                       ; 1.054             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                                                                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[0]                                                                  ; 1.051             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]                                                    ; 1.037             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                                                                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                                                                  ; 1.034             ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[0]                                                        ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[0]                                                        ; 1.025             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[6]                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]                                                    ; 1.001             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[3]                                                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[3]                                                                                                                                                   ; 0.976             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[2]                                                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[2]                                                                                                                                                   ; 0.976             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[1]                                                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[1]                                                                                                                                                   ; 0.960             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]                                                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]                                                                                                                                                   ; 0.960             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                    ; 0.957             ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[35]                                                       ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[35]                                                       ; 0.936             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                                                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                                                                         ; 0.930             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                   ; 0.894             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[9]                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]                                                                        ; 0.874             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[4]                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                   ; 0.872             ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1|dreg[0] ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[35]                                                       ; 0.866             ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[15]                                                       ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[14]                                                       ; 0.863             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][1]                                                                         ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|DRsize.010                                                   ; 0.852             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                                                                         ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|DRsize.010                                                   ; 0.851             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                   ; 0.834             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12]                                                   ; 0.827             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[15]                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]                                                    ; 0.820             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                                                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                                                                           ; 0.818             ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_nios2_ocimem:the_nios2e_nios2_qsys_0_cpu_nios2_ocimem|MonDReg[6]                                                                                                                                                     ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[7]                                                        ; 0.797             ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[8]                                                        ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[7]                                                        ; 0.797             ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_nios2_oci_break:the_nios2e_nios2_qsys_0_cpu_nios2_oci_break|break_readreg[6]                                                                                                                                         ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[7]                                                        ; 0.797             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]                                                    ; 0.796             ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[33]                                                       ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|sr[32]                                                       ; 0.774             ;
; altera_reserved_tdi                                                                                                                                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[9]                                                                        ; 0.766             ;
; altera_internal_jtag~FF_20                                                                                                                                                                                                                                                                                                                                                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[9]                                                                        ; 0.766             ;
; altera_internal_jtag~FF_39                                                                                                                                                                                                                                                                                                                                                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[9]                                                                        ; 0.766             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]                                                                                                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                                                                    ; 0.749             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[3]                                                                                                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                                                    ; 0.743             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                                                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                                                                       ; 0.738             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                                                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                                                                       ; 0.738             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[1]                                                                                                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                                                    ; 0.732             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[2]                                                                                                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                                                                    ; 0.728             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]                                                         ; 0.698             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                                   ; 0.698             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[7]                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[6]                                                                        ; 0.697             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[5]                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[4]                                                                        ; 0.697             ;
; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2|din_s1  ; PwmCtrl:u0|nios2e:u0|nios2e_nios2_qsys_0:nios2_qsys_0|nios2e_nios2_qsys_0_cpu:cpu|nios2e_nios2_qsys_0_cpu_nios2_oci:the_nios2e_nios2_qsys_0_cpu_nios2_oci|nios2e_nios2_qsys_0_cpu_debug_slave_wrapper:the_nios2e_nios2_qsys_0_cpu_debug_slave_wrapper|nios2e_nios2_qsys_0_cpu_debug_slave_tck:the_nios2e_nios2_qsys_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2|dreg[0] ; 0.696             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[2]                                                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                               ; 0.696             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[7]                                                                        ; 0.693             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CSEBA6U23I7 for design "top_de10_nios"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 14 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): FPGA_CLK1_50~inputCLKENA0 with 1082 fanout uses global clock CLKCTRL_G6
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'c:/mydir/de10_nios/db/ip/nios2e/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'c:/mydir/de10_nios/db/ip/nios2e/submodules/nios2e_nios2_qsys_0_cpu.sdc'
Warning (332060): Node: FPGA_CLK1_50 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register PwmCtrl:u0|counter0[3] is being clocked by FPGA_CLK1_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "ADC_CONVST" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_SCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_SDI" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_SDO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO10" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO11" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO12" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO13" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO14" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO15" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO4" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO5" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO6" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO7" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO8" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_IO9" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FPGA_CLK2_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FPGA_CLK3_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_I2C_SCL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_I2C_SDA" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_I2S" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_LRCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_MCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_DE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_D[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_D[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_D[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_D[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_D[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_D[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_D[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_D[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_D[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_D[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_D[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_D[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_D[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_D[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_D[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_D[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_D[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_D[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_D[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_D[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_D[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_D[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_D[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_D[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_INT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_TX_VS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[3]" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:11
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:07
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 15% of the available device resources in the region that extends from location X11_Y0 to location X21_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:12
Info (11888): Total time spent on timing analysis during the Fitter is 1.71 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (292000): FLEXlm software error: Invalid (inconsistent) license key.  The license key and data for the feature do not match.  This usually happens when a license file has been altered. Feature:       quartus_seu_mitigation License path:  C:\altera_soc\license.dat; FlexNet Licensing error:-8,523 For further information, refer to the FlexNet Licensing documentation, available at "www.flexerasoftware.com"..
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:09
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 1 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin UART_RXD has a permanently disabled output enable File: C:/MyDir/DE10_Nios/top_de10_nios.v Line: 6
Warning (292000): FLEXlm software error: Invalid (inconsistent) license key.  The license key and data for the feature do not match.  This usually happens when a license file has been altered. Feature:       quartus_seu_mitigation License path:  C:\altera_soc\license.dat; FlexNet Licensing error:-8,523 For further information, refer to the FlexNet Licensing documentation, available at "www.flexerasoftware.com"..
Warning (292000): FLEXlm software error: Invalid (inconsistent) license key.  The license key and data for the feature do not match.  This usually happens when a license file has been altered. Feature:       quartus_seu_mitigation License path:  C:\altera_soc\license.dat; FlexNet Licensing error:-8,523 For further information, refer to the FlexNet Licensing documentation, available at "www.flexerasoftware.com"..
Info (144001): Generated suppressed messages file C:/MyDir/DE10_Nios/output_files/top_de10_nios.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 143 warnings
    Info: Peak virtual memory: 6767 megabytes
    Info: Processing ended: Mon Jul 05 15:35:10 2021
    Info: Elapsed time: 00:01:01
    Info: Total CPU time (on all processors): 00:01:39


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/MyDir/DE10_Nios/output_files/top_de10_nios.fit.smsg.


