TimeQuest Timing Analyzer report for i2c
Tue Sep 04 14:08:36 2012
Quartus II Version 11.0 Build 157 04/27/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Hold: 'clk'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clk'
 30. Slow 1200mV 0C Model Hold: 'clk'
 31. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Output Enable Times
 37. Minimum Output Enable Times
 38. Output Disable Times
 39. Minimum Output Disable Times
 40. Slow 1200mV 0C Model Metastability Report
 41. Fast 1200mV 0C Model Setup Summary
 42. Fast 1200mV 0C Model Hold Summary
 43. Fast 1200mV 0C Model Recovery Summary
 44. Fast 1200mV 0C Model Removal Summary
 45. Fast 1200mV 0C Model Minimum Pulse Width Summary
 46. Fast 1200mV 0C Model Setup: 'clk'
 47. Fast 1200mV 0C Model Hold: 'clk'
 48. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Output Enable Times
 54. Minimum Output Enable Times
 55. Output Disable Times
 56. Minimum Output Disable Times
 57. Fast 1200mV 0C Model Metastability Report
 58. Multicorner Timing Analysis Summary
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Board Trace Model Assignments
 64. Input Transition Times
 65. Signal Integrity Metrics (Slow 1200mv 0c Model)
 66. Signal Integrity Metrics (Slow 1200mv 85c Model)
 67. Signal Integrity Metrics (Fast 1200mv 0c Model)
 68. Setup Transfers
 69. Hold Transfers
 70. Report TCCS
 71. Report RSKM
 72. Unconstrained Paths
 73. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 157 04/27/2011 SJ Full Version ;
; Revision Name      ; i2c                                               ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE6E22C8                                       ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 189.43 MHz ; 189.43 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -4.279 ; -159.105           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.452 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -104.116                         ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                ;
+--------+------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+-----------------+--------------+-------------+--------------+------------+------------+
; -4.279 ; sda_buf          ; sda_buf         ; clk          ; clk         ; 1.000        ; -0.080     ; 5.200      ;
; -4.222 ; inner_state[0]   ; sda_buf         ; clk          ; clk         ; 1.000        ; -0.082     ; 5.141      ;
; -4.175 ; phase3           ; sda_buf         ; clk          ; clk         ; 1.000        ; -0.104     ; 5.072      ;
; -4.132 ; phase0           ; sda_buf         ; clk          ; clk         ; 1.000        ; -0.104     ; 5.029      ;
; -4.102 ; inner_state[1]   ; sda_buf         ; clk          ; clk         ; 1.000        ; -0.080     ; 5.023      ;
; -4.029 ; phase1           ; sda_buf         ; clk          ; clk         ; 1.000        ; -0.105     ; 4.925      ;
; -3.979 ; link             ; sda_buf         ; clk          ; clk         ; 1.000        ; -0.067     ; 4.913      ;
; -3.872 ; inner_state[2]   ; sda_buf         ; clk          ; clk         ; 1.000        ; -0.084     ; 4.789      ;
; -3.827 ; inner_state[3]   ; sda_buf         ; clk          ; clk         ; 1.000        ; -0.084     ; 4.744      ;
; -3.773 ; cnt_delay[15]    ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.059     ; 4.715      ;
; -3.772 ; cnt_delay[15]    ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.059     ; 4.714      ;
; -3.764 ; cnt_delay[17]    ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.059     ; 4.706      ;
; -3.763 ; cnt_delay[17]    ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.059     ; 4.705      ;
; -3.736 ; cnt_delay[11]    ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.059     ; 4.678      ;
; -3.735 ; cnt_delay[11]    ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.059     ; 4.677      ;
; -3.727 ; i2c_state[0]     ; sda_buf         ; clk          ; clk         ; 1.000        ; -0.107     ; 4.621      ;
; -3.666 ; phase3           ; inner_state[3]  ; clk          ; clk         ; 1.000        ; -0.101     ; 4.566      ;
; -3.651 ; inner_state[0]   ; inner_state[3]  ; clk          ; clk         ; 1.000        ; -0.079     ; 4.573      ;
; -3.606 ; phase1           ; inner_state[0]  ; clk          ; clk         ; 1.000        ; -0.104     ; 4.503      ;
; -3.577 ; cnt_delay[14]    ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.059     ; 4.519      ;
; -3.576 ; cnt_delay[14]    ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.059     ; 4.518      ;
; -3.555 ; inner_state[0]   ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.057     ; 4.499      ;
; -3.555 ; inner_state[0]   ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.057     ; 4.499      ;
; -3.555 ; inner_state[0]   ; inner_state[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.475      ;
; -3.491 ; writeData_reg[1] ; sda_buf         ; clk          ; clk         ; 1.000        ; -0.085     ; 4.407      ;
; -3.473 ; inner_state[2]   ; inner_state[0]  ; clk          ; clk         ; 1.000        ; -0.083     ; 4.391      ;
; -3.461 ; cnt_delay[2]     ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.046     ; 4.416      ;
; -3.460 ; cnt_delay[2]     ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.046     ; 4.415      ;
; -3.458 ; writeData_reg[0] ; sda_buf         ; clk          ; clk         ; 1.000        ; -0.085     ; 4.374      ;
; -3.442 ; cnt_delay[16]    ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.059     ; 4.384      ;
; -3.441 ; cnt_delay[16]    ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.059     ; 4.383      ;
; -3.436 ; cnt_delay[0]     ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.046     ; 4.391      ;
; -3.435 ; cnt_delay[0]     ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.046     ; 4.390      ;
; -3.411 ; cnt_delay[5]     ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.046     ; 4.366      ;
; -3.410 ; cnt_delay[5]     ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.046     ; 4.365      ;
; -3.403 ; cnt_delay[3]     ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.046     ; 4.358      ;
; -3.402 ; cnt_delay[3]     ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.046     ; 4.357      ;
; -3.366 ; inner_state[1]   ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.055     ; 4.312      ;
; -3.366 ; inner_state[1]   ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.055     ; 4.312      ;
; -3.359 ; main_state[0]    ; inner_state[0]  ; clk          ; clk         ; 1.000        ; -0.106     ; 4.254      ;
; -3.355 ; inner_state[3]   ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.059     ; 4.297      ;
; -3.354 ; inner_state[3]   ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.059     ; 4.296      ;
; -3.348 ; inner_state[1]   ; inner_state[0]  ; clk          ; clk         ; 1.000        ; -0.079     ; 4.270      ;
; -3.348 ; i2c_state[0]     ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.082     ; 4.267      ;
; -3.348 ; i2c_state[0]     ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.082     ; 4.267      ;
; -3.340 ; phase3           ; inner_state[0]  ; clk          ; clk         ; 1.000        ; -0.103     ; 4.238      ;
; -3.339 ; i2c_state[2]     ; sda_buf         ; clk          ; clk         ; 1.000        ; -0.107     ; 4.233      ;
; -3.338 ; i2c_state[1]     ; inner_state[1]  ; clk          ; clk         ; 1.000        ; -0.083     ; 4.256      ;
; -3.330 ; inner_state[2]   ; link            ; clk          ; clk         ; 1.000        ; -0.097     ; 4.234      ;
; -3.322 ; main_state[1]    ; readData_reg[0] ; clk          ; clk         ; 1.000        ; -0.115     ; 4.208      ;
; -3.322 ; main_state[1]    ; readData_reg[1] ; clk          ; clk         ; 1.000        ; -0.115     ; 4.208      ;
; -3.322 ; main_state[1]    ; readData_reg[2] ; clk          ; clk         ; 1.000        ; -0.115     ; 4.208      ;
; -3.322 ; main_state[1]    ; readData_reg[3] ; clk          ; clk         ; 1.000        ; -0.115     ; 4.208      ;
; -3.322 ; main_state[1]    ; readData_reg[7] ; clk          ; clk         ; 1.000        ; -0.115     ; 4.208      ;
; -3.322 ; main_state[1]    ; readData_reg[6] ; clk          ; clk         ; 1.000        ; -0.115     ; 4.208      ;
; -3.322 ; main_state[1]    ; readData_reg[5] ; clk          ; clk         ; 1.000        ; -0.115     ; 4.208      ;
; -3.322 ; main_state[1]    ; readData_reg[4] ; clk          ; clk         ; 1.000        ; -0.115     ; 4.208      ;
; -3.319 ; main_state[1]    ; link            ; clk          ; clk         ; 1.000        ; -0.120     ; 4.200      ;
; -3.307 ; cnt_delay[9]     ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.046     ; 4.262      ;
; -3.306 ; cnt_delay[9]     ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.046     ; 4.261      ;
; -3.297 ; cnt_delay[18]    ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.059     ; 4.239      ;
; -3.296 ; cnt_delay[18]    ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.059     ; 4.238      ;
; -3.296 ; cnt_delay[6]     ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.046     ; 4.251      ;
; -3.295 ; cnt_delay[6]     ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.046     ; 4.250      ;
; -3.295 ; i2c_state[0]     ; link            ; clk          ; clk         ; 1.000        ; -0.120     ; 4.176      ;
; -3.294 ; cnt_delay[19]    ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.059     ; 4.236      ;
; -3.293 ; cnt_delay[19]    ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.059     ; 4.235      ;
; -3.290 ; i2c_state[0]     ; inner_state[0]  ; clk          ; clk         ; 1.000        ; -0.106     ; 4.185      ;
; -3.290 ; cnt_delay[12]    ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.060     ; 4.231      ;
; -3.289 ; cnt_delay[12]    ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.060     ; 4.230      ;
; -3.276 ; phase3           ; inner_state[1]  ; clk          ; clk         ; 1.000        ; -0.104     ; 4.173      ;
; -3.267 ; inner_state[3]   ; inner_state[0]  ; clk          ; clk         ; 1.000        ; -0.083     ; 4.185      ;
; -3.262 ; sda_buf          ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.055     ; 4.208      ;
; -3.262 ; sda_buf          ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.055     ; 4.208      ;
; -3.260 ; phase3           ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.079     ; 4.182      ;
; -3.260 ; phase3           ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.079     ; 4.182      ;
; -3.246 ; inner_state[0]   ; inner_state[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.165      ;
; -3.222 ; inner_state[2]   ; inner_state[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.142      ;
; -3.199 ; cnt_delay[1]     ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.046     ; 4.154      ;
; -3.198 ; cnt_delay[1]     ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.046     ; 4.153      ;
; -3.190 ; cnt_delay[13]    ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.059     ; 4.132      ;
; -3.189 ; cnt_delay[13]    ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.059     ; 4.131      ;
; -3.177 ; i2c_state[2]     ; link            ; clk          ; clk         ; 1.000        ; -0.120     ; 4.058      ;
; -3.151 ; inner_state[1]   ; link            ; clk          ; clk         ; 1.000        ; -0.093     ; 4.059      ;
; -3.142 ; phase3           ; link            ; clk          ; clk         ; 1.000        ; -0.117     ; 4.026      ;
; -3.138 ; i2c_state[1]     ; inner_state[0]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.057      ;
; -3.133 ; inner_state[2]   ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.059     ; 4.075      ;
; -3.132 ; inner_state[2]   ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.059     ; 4.074      ;
; -3.123 ; inner_state[0]   ; link            ; clk          ; clk         ; 1.000        ; -0.095     ; 4.029      ;
; -3.119 ; main_state[1]    ; sda_buf         ; clk          ; clk         ; 1.000        ; -0.107     ; 4.013      ;
; -3.107 ; i2c_state[0]     ; readData_reg[0] ; clk          ; clk         ; 1.000        ; -0.115     ; 3.993      ;
; -3.107 ; i2c_state[0]     ; readData_reg[1] ; clk          ; clk         ; 1.000        ; -0.115     ; 3.993      ;
; -3.107 ; i2c_state[0]     ; readData_reg[2] ; clk          ; clk         ; 1.000        ; -0.115     ; 3.993      ;
; -3.107 ; i2c_state[0]     ; readData_reg[3] ; clk          ; clk         ; 1.000        ; -0.115     ; 3.993      ;
; -3.107 ; i2c_state[0]     ; readData_reg[7] ; clk          ; clk         ; 1.000        ; -0.115     ; 3.993      ;
; -3.107 ; i2c_state[0]     ; readData_reg[6] ; clk          ; clk         ; 1.000        ; -0.115     ; 3.993      ;
; -3.107 ; i2c_state[0]     ; readData_reg[5] ; clk          ; clk         ; 1.000        ; -0.115     ; 3.993      ;
; -3.107 ; i2c_state[0]     ; readData_reg[4] ; clk          ; clk         ; 1.000        ; -0.115     ; 3.993      ;
; -3.102 ; inner_state[3]   ; inner_state[1]  ; clk          ; clk         ; 1.000        ; -0.084     ; 4.019      ;
; -3.096 ; cnt_delay[7]     ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.046     ; 4.051      ;
+--------+------------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                               ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.452 ; i2c_state[2]    ; i2c_state[2]    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; main_state[1]   ; main_state[1]   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; main_state[0]   ; main_state[0]   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; i2c_state[0]    ; i2c_state[0]    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; i2c_state[1]    ; i2c_state[1]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; phase3          ; phase3          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; inner_state[2]  ; inner_state[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; start_delaycnt  ; start_delaycnt  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; phase1          ; phase1          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.464 ; phase2          ; phase2          ; clk          ; clk         ; 0.000        ; 0.082      ; 0.758      ;
; 0.464 ; en_xhdl3[0]     ; en_xhdl3[0]     ; clk          ; clk         ; 0.000        ; 0.082      ; 0.758      ;
; 0.465 ; cnt_scan[0]     ; cnt_scan[0]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; phase0          ; phase0          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.489 ; clk_div[7]      ; clk_div[7]      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.783      ;
; 0.508 ; readData_reg[5] ; readData_reg[6] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.800      ;
; 0.509 ; readData_reg[4] ; readData_reg[5] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.801      ;
; 0.510 ; readData_reg[1] ; readData_reg[2] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.802      ;
; 0.510 ; readData_reg[2] ; readData_reg[3] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.802      ;
; 0.510 ; readData_reg[3] ; readData_reg[4] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.802      ;
; 0.512 ; readData_reg[0] ; readData_reg[1] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.804      ;
; 0.709 ; readData_reg[6] ; readData_reg[7] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.001      ;
; 0.743 ; cnt_delay[9]    ; cnt_delay[9]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.035      ;
; 0.743 ; cnt_delay[7]    ; cnt_delay[7]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.035      ;
; 0.744 ; cnt_scan[4]     ; cnt_scan[4]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.038      ;
; 0.744 ; cnt_scan[10]    ; cnt_scan[10]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.038      ;
; 0.744 ; cnt_delay[5]    ; cnt_delay[5]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.036      ;
; 0.744 ; cnt_delay[15]   ; cnt_delay[15]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.745 ; cnt_scan[2]     ; cnt_scan[2]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.039      ;
; 0.745 ; cnt_scan[3]     ; cnt_scan[3]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.039      ;
; 0.745 ; cnt_scan[9]     ; cnt_scan[9]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.039      ;
; 0.746 ; cnt_scan[6]     ; cnt_scan[6]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.040      ;
; 0.746 ; cnt_scan[8]     ; cnt_scan[8]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.040      ;
; 0.746 ; cnt_scan[11]    ; cnt_scan[11]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.040      ;
; 0.746 ; cnt_delay[1]    ; cnt_delay[1]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.038      ;
; 0.746 ; cnt_delay[3]    ; cnt_delay[3]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.038      ;
; 0.746 ; cnt_delay[17]   ; cnt_delay[17]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.747 ; cnt_delay[6]    ; cnt_delay[6]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.039      ;
; 0.748 ; cnt_scan[5]     ; cnt_scan[5]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.042      ;
; 0.748 ; cnt_scan[7]     ; cnt_scan[7]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.042      ;
; 0.748 ; cnt_delay[4]    ; cnt_delay[4]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.040      ;
; 0.754 ; clk_div[4]      ; clk_div[4]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.048      ;
; 0.756 ; clk_div[3]      ; clk_div[3]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.050      ;
; 0.762 ; cnt_delay[11]   ; cnt_delay[11]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.789 ; cnt_scan[1]     ; cnt_scan[1]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.083      ;
; 0.807 ; i2c_state[0]    ; i2c_state[2]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.101      ;
; 0.829 ; main_state[0]   ; i2c_state[0]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.123      ;
; 0.908 ; main_state[1]   ; i2c_state[2]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.202      ;
; 0.936 ; inner_state[3]  ; inner_state[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.229      ;
; 0.944 ; clk_div[3]      ; phase2          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.238      ;
; 0.960 ; clk_div[3]      ; clk_div[6]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.254      ;
; 0.960 ; cnt_delay[14]   ; cnt_delay[14]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.253      ;
; 0.963 ; cnt_delay[16]   ; cnt_delay[16]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.256      ;
; 0.968 ; clk_div[3]      ; clk_div[2]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.262      ;
; 1.026 ; cnt_delay[2]    ; cnt_delay[2]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.318      ;
; 1.081 ; clk_div[4]      ; clk_div[5]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.375      ;
; 1.098 ; cnt_scan[10]    ; cnt_scan[11]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.392      ;
; 1.099 ; cnt_scan[2]     ; cnt_scan[3]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.393      ;
; 1.099 ; cnt_delay[5]    ; cnt_delay[6]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.391      ;
; 1.099 ; cnt_scan[4]     ; cnt_scan[5]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.393      ;
; 1.099 ; clk_div[2]      ; clk_div[3]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.393      ;
; 1.099 ; cnt_delay[15]   ; cnt_delay[16]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.392      ;
; 1.100 ; cnt_scan[8]     ; cnt_scan[9]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.394      ;
; 1.100 ; cnt_scan[6]     ; cnt_scan[7]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.394      ;
; 1.100 ; cnt_delay[3]    ; cnt_delay[4]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.392      ;
; 1.100 ; cnt_delay[1]    ; cnt_delay[2]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.392      ;
; 1.106 ; cnt_scan[3]     ; cnt_scan[4]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.400      ;
; 1.106 ; cnt_scan[9]     ; cnt_scan[10]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.400      ;
; 1.107 ; clk_div[6]      ; clk_div[7]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.401      ;
; 1.108 ; cnt_delay[6]    ; cnt_delay[7]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.400      ;
; 1.109 ; cnt_delay[4]    ; cnt_delay[5]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.401      ;
; 1.109 ; cnt_scan[5]     ; cnt_scan[6]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.403      ;
; 1.109 ; cnt_scan[7]     ; cnt_scan[8]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.403      ;
; 1.109 ; cnt_delay[0]    ; cnt_delay[1]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.401      ;
; 1.115 ; cnt_scan[9]     ; cnt_scan[11]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.409      ;
; 1.115 ; cnt_scan[3]     ; cnt_scan[5]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.409      ;
; 1.117 ; clk_div[3]      ; clk_div[4]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.411      ;
; 1.118 ; cnt_delay[4]    ; cnt_delay[6]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; cnt_scan[7]     ; cnt_scan[9]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.412      ;
; 1.118 ; cnt_scan[5]     ; cnt_scan[7]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.412      ;
; 1.118 ; cnt_delay[0]    ; cnt_delay[2]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.410      ;
; 1.125 ; clk_div[5]      ; clk_div[7]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.419      ;
; 1.126 ; cnt_delay[13]   ; cnt_delay[14]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.419      ;
; 1.127 ; cnt_delay[10]   ; cnt_delay[11]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.131 ; cnt_scan[1]     ; cnt_scan[2]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.425      ;
; 1.140 ; cnt_scan[1]     ; cnt_scan[3]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.434      ;
; 1.154 ; clk_div[5]      ; clk_div[5]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.448      ;
; 1.166 ; cnt_delay[10]   ; cnt_delay[10]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.459      ;
; 1.169 ; cnt_delay[19]   ; cnt_delay[19]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.462      ;
; 1.171 ; cnt_delay[18]   ; cnt_delay[18]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.464      ;
; 1.172 ; cnt_delay[13]   ; cnt_delay[13]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.465      ;
; 1.180 ; clk_div[4]      ; phase2          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.474      ;
; 1.187 ; main_state[0]   ; i2c_state[2]    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.481      ;
; 1.211 ; clk_div[4]      ; clk_div[2]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.505      ;
; 1.215 ; clk_div[4]      ; clk_div[6]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.509      ;
; 1.216 ; cnt_delay[9]    ; cnt_delay[11]   ; clk          ; clk         ; 0.000        ; 0.093      ; 1.521      ;
; 1.222 ; clk_div[3]      ; clk_div[5]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.516      ;
; 1.228 ; start_delaycnt  ; cnt_delay[12]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.521      ;
; 1.229 ; cnt_delay[7]    ; cnt_delay[9]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.521      ;
; 1.230 ; cnt_delay[15]   ; cnt_delay[17]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.523      ;
; 1.230 ; cnt_scan[2]     ; cnt_scan[4]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.524      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target           ;
+--------+--------------+----------------+-----------------+-------+------------+------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; clk_div[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; clk_div[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; clk_div[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; clk_div[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; clk_div[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; clk_div[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[10]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[11]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[12]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[13]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[14]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[15]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[16]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[17]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[18]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[19]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[8]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[9]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[10]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[11]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[8]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[9]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; en_xhdl3[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; i2c_state[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; i2c_state[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; i2c_state[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; inner_state[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; inner_state[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; inner_state[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; inner_state[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; link             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; main_state[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; main_state[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; phase0           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; phase1           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; phase2           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; phase3           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; readData_reg[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; readData_reg[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; readData_reg[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; readData_reg[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; readData_reg[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; readData_reg[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; readData_reg[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; readData_reg[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; scl_xhdl1        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sda_buf          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; start_delaycnt   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; writeData_reg[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; writeData_reg[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; writeData_reg[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; writeData_reg[3] ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[10]    ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[11]    ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[12]    ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[13]    ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[14]    ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[15]    ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[16]    ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[17]    ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[18]    ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[19]    ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_state[1]     ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; inner_state[0]   ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; inner_state[1]   ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; inner_state[2]   ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; inner_state[3]   ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; scl_xhdl1        ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; sda_buf          ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; start_delaycnt   ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; writeData_reg[0] ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; writeData_reg[1] ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; writeData_reg[2] ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; writeData_reg[3] ;
; 0.240  ; 0.428        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cnt_scan[0]      ;
; 0.240  ; 0.428        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_state[0]     ;
; 0.240  ; 0.428        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_state[2]     ;
; 0.240  ; 0.428        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; main_state[0]    ;
; 0.240  ; 0.428        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; main_state[1]    ;
; 0.240  ; 0.428        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; phase1           ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; clk_div[2]       ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; clk_div[3]       ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; clk_div[4]       ;
+--------+--------------+----------------+-----------------+-------+------------+------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; data_in[*]  ; clk        ; 4.733 ; 5.215 ; Rise       ; clk             ;
;  data_in[0] ; clk        ; 3.964 ; 4.422 ; Rise       ; clk             ;
;  data_in[1] ; clk        ; 3.224 ; 3.612 ; Rise       ; clk             ;
;  data_in[2] ; clk        ; 4.733 ; 5.215 ; Rise       ; clk             ;
;  data_in[3] ; clk        ; 3.307 ; 3.681 ; Rise       ; clk             ;
; rd_input    ; clk        ; 4.778 ; 5.019 ; Rise       ; clk             ;
; sda         ; clk        ; 6.071 ; 6.197 ; Rise       ; clk             ;
; wr_input    ; clk        ; 4.671 ; 4.994 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; data_in[*]  ; clk        ; -2.728 ; -3.103 ; Rise       ; clk             ;
;  data_in[0] ; clk        ; -3.439 ; -3.881 ; Rise       ; clk             ;
;  data_in[1] ; clk        ; -2.728 ; -3.103 ; Rise       ; clk             ;
;  data_in[2] ; clk        ; -4.177 ; -4.644 ; Rise       ; clk             ;
;  data_in[3] ; clk        ; -2.808 ; -3.169 ; Rise       ; clk             ;
; rd_input    ; clk        ; -3.893 ; -4.072 ; Rise       ; clk             ;
; sda         ; clk        ; -1.573 ; -1.879 ; Rise       ; clk             ;
; wr_input    ; clk        ; -3.045 ; -3.412 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; en[*]        ; clk        ; 8.026  ; 7.813  ; Rise       ; clk             ;
;  en[0]       ; clk        ; 8.026  ; 7.774  ; Rise       ; clk             ;
;  en[1]       ; clk        ; 7.595  ; 7.813  ; Rise       ; clk             ;
; scl          ; clk        ; 7.152  ; 7.399  ; Rise       ; clk             ;
; sda          ; clk        ; 7.936  ; 8.106  ; Rise       ; clk             ;
; seg_data[*]  ; clk        ; 13.038 ; 12.494 ; Rise       ; clk             ;
;  seg_data[0] ; clk        ; 11.041 ; 10.835 ; Rise       ; clk             ;
;  seg_data[1] ; clk        ; 11.335 ; 11.053 ; Rise       ; clk             ;
;  seg_data[2] ; clk        ; 11.349 ; 11.010 ; Rise       ; clk             ;
;  seg_data[3] ; clk        ; 10.989 ; 10.768 ; Rise       ; clk             ;
;  seg_data[4] ; clk        ; 13.038 ; 12.494 ; Rise       ; clk             ;
;  seg_data[5] ; clk        ; 10.449 ; 10.306 ; Rise       ; clk             ;
;  seg_data[6] ; clk        ; 10.972 ; 10.688 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+--------------+------------+--------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+-------+------------+-----------------+
; en[*]        ; clk        ; 7.323  ; 7.490 ; Rise       ; clk             ;
;  en[0]       ; clk        ; 7.735  ; 7.490 ; Rise       ; clk             ;
;  en[1]       ; clk        ; 7.323  ; 7.537 ; Rise       ; clk             ;
; scl          ; clk        ; 6.898  ; 7.140 ; Rise       ; clk             ;
; sda          ; clk        ; 7.651  ; 7.819 ; Rise       ; clk             ;
; seg_data[*]  ; clk        ; 7.954  ; 7.705 ; Rise       ; clk             ;
;  seg_data[0] ; clk        ; 8.419  ; 8.098 ; Rise       ; clk             ;
;  seg_data[1] ; clk        ; 8.732  ; 8.347 ; Rise       ; clk             ;
;  seg_data[2] ; clk        ; 8.747  ; 8.326 ; Rise       ; clk             ;
;  seg_data[3] ; clk        ; 8.434  ; 8.074 ; Rise       ; clk             ;
;  seg_data[4] ; clk        ; 10.492 ; 9.858 ; Rise       ; clk             ;
;  seg_data[5] ; clk        ; 7.954  ; 7.705 ; Rise       ; clk             ;
;  seg_data[6] ; clk        ; 8.352  ; 8.066 ; Rise       ; clk             ;
+--------------+------------+--------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 7.587 ; 7.417 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 7.293 ; 7.123 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; sda       ; clk        ; 7.307     ; 7.477     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; sda       ; clk        ; 7.018     ; 7.188     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 202.68 MHz ; 202.68 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.934 ; -143.244          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.401 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -104.116                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                 ;
+--------+------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+-----------------+--------------+-------------+--------------+------------+------------+
; -3.934 ; inner_state[0]   ; sda_buf         ; clk          ; clk         ; 1.000        ; -0.075     ; 4.861      ;
; -3.900 ; sda_buf          ; sda_buf         ; clk          ; clk         ; 1.000        ; -0.072     ; 4.830      ;
; -3.850 ; phase0           ; sda_buf         ; clk          ; clk         ; 1.000        ; -0.095     ; 4.757      ;
; -3.780 ; inner_state[1]   ; sda_buf         ; clk          ; clk         ; 1.000        ; -0.072     ; 4.710      ;
; -3.736 ; phase3           ; sda_buf         ; clk          ; clk         ; 1.000        ; -0.095     ; 4.643      ;
; -3.681 ; phase1           ; sda_buf         ; clk          ; clk         ; 1.000        ; -0.096     ; 4.587      ;
; -3.670 ; link             ; sda_buf         ; clk          ; clk         ; 1.000        ; -0.060     ; 4.612      ;
; -3.584 ; inner_state[3]   ; sda_buf         ; clk          ; clk         ; 1.000        ; -0.077     ; 4.509      ;
; -3.567 ; inner_state[2]   ; sda_buf         ; clk          ; clk         ; 1.000        ; -0.077     ; 4.492      ;
; -3.474 ; cnt_delay[15]    ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.052     ; 4.424      ;
; -3.473 ; cnt_delay[15]    ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.052     ; 4.423      ;
; -3.467 ; cnt_delay[17]    ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.052     ; 4.417      ;
; -3.466 ; cnt_delay[17]    ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.052     ; 4.416      ;
; -3.386 ; cnt_delay[11]    ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.052     ; 4.336      ;
; -3.385 ; cnt_delay[11]    ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.052     ; 4.335      ;
; -3.382 ; i2c_state[0]     ; sda_buf         ; clk          ; clk         ; 1.000        ; -0.097     ; 4.287      ;
; -3.368 ; phase1           ; inner_state[0]  ; clk          ; clk         ; 1.000        ; -0.094     ; 4.276      ;
; -3.361 ; inner_state[0]   ; inner_state[3]  ; clk          ; clk         ; 1.000        ; -0.071     ; 4.292      ;
; -3.361 ; phase3           ; inner_state[3]  ; clk          ; clk         ; 1.000        ; -0.091     ; 4.272      ;
; -3.349 ; inner_state[0]   ; inner_state[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.278      ;
; -3.315 ; inner_state[0]   ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.051     ; 4.266      ;
; -3.315 ; inner_state[0]   ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.051     ; 4.266      ;
; -3.310 ; cnt_delay[14]    ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.052     ; 4.260      ;
; -3.309 ; cnt_delay[14]    ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.052     ; 4.259      ;
; -3.188 ; writeData_reg[1] ; sda_buf         ; clk          ; clk         ; 1.000        ; -0.077     ; 4.113      ;
; -3.184 ; cnt_delay[16]    ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.052     ; 4.134      ;
; -3.183 ; cnt_delay[16]    ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.052     ; 4.133      ;
; -3.177 ; inner_state[2]   ; inner_state[0]  ; clk          ; clk         ; 1.000        ; -0.075     ; 4.104      ;
; -3.173 ; writeData_reg[0] ; sda_buf         ; clk          ; clk         ; 1.000        ; -0.077     ; 4.098      ;
; -3.159 ; cnt_delay[2]     ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.041     ; 4.120      ;
; -3.158 ; cnt_delay[2]     ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.041     ; 4.119      ;
; -3.124 ; cnt_delay[0]     ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.041     ; 4.085      ;
; -3.124 ; inner_state[1]   ; inner_state[0]  ; clk          ; clk         ; 1.000        ; -0.070     ; 4.056      ;
; -3.124 ; phase3           ; inner_state[0]  ; clk          ; clk         ; 1.000        ; -0.093     ; 4.033      ;
; -3.123 ; cnt_delay[0]     ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.041     ; 4.084      ;
; -3.109 ; i2c_state[2]     ; sda_buf         ; clk          ; clk         ; 1.000        ; -0.097     ; 4.014      ;
; -3.104 ; cnt_delay[5]     ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.041     ; 4.065      ;
; -3.103 ; cnt_delay[5]     ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.041     ; 4.064      ;
; -3.099 ; i2c_state[1]     ; inner_state[1]  ; clk          ; clk         ; 1.000        ; -0.074     ; 4.027      ;
; -3.096 ; cnt_delay[3]     ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.041     ; 4.057      ;
; -3.095 ; cnt_delay[3]     ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.041     ; 4.056      ;
; -3.091 ; inner_state[1]   ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.048     ; 4.045      ;
; -3.091 ; inner_state[1]   ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.048     ; 4.045      ;
; -3.075 ; i2c_state[0]     ; inner_state[0]  ; clk          ; clk         ; 1.000        ; -0.095     ; 3.982      ;
; -3.066 ; cnt_delay[12]    ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.053     ; 4.015      ;
; -3.065 ; cnt_delay[12]    ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.053     ; 4.014      ;
; -3.060 ; inner_state[3]   ; inner_state[0]  ; clk          ; clk         ; 1.000        ; -0.075     ; 3.987      ;
; -3.049 ; cnt_delay[18]    ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.052     ; 3.999      ;
; -3.048 ; cnt_delay[18]    ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.052     ; 3.998      ;
; -3.046 ; cnt_delay[19]    ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.052     ; 3.996      ;
; -3.045 ; cnt_delay[19]    ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.052     ; 3.995      ;
; -3.042 ; i2c_state[0]     ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.971      ;
; -3.042 ; i2c_state[0]     ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.971      ;
; -3.038 ; main_state[0]    ; inner_state[0]  ; clk          ; clk         ; 1.000        ; -0.095     ; 3.945      ;
; -3.035 ; inner_state[3]   ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.053     ; 3.984      ;
; -3.035 ; inner_state[3]   ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.053     ; 3.984      ;
; -3.024 ; main_state[1]    ; link            ; clk          ; clk         ; 1.000        ; -0.109     ; 3.917      ;
; -3.022 ; inner_state[2]   ; link            ; clk          ; clk         ; 1.000        ; -0.089     ; 3.935      ;
; -3.020 ; inner_state[0]   ; inner_state[1]  ; clk          ; clk         ; 1.000        ; -0.075     ; 3.947      ;
; -3.020 ; phase3           ; inner_state[1]  ; clk          ; clk         ; 1.000        ; -0.095     ; 3.927      ;
; -3.010 ; sda_buf          ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.048     ; 3.964      ;
; -3.010 ; sda_buf          ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.048     ; 3.964      ;
; -3.006 ; cnt_delay[9]     ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.041     ; 3.967      ;
; -3.005 ; cnt_delay[9]     ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.041     ; 3.966      ;
; -3.004 ; main_state[1]    ; readData_reg[0] ; clk          ; clk         ; 1.000        ; -0.103     ; 3.903      ;
; -3.004 ; main_state[1]    ; readData_reg[1] ; clk          ; clk         ; 1.000        ; -0.103     ; 3.903      ;
; -3.004 ; main_state[1]    ; readData_reg[2] ; clk          ; clk         ; 1.000        ; -0.103     ; 3.903      ;
; -3.004 ; main_state[1]    ; readData_reg[3] ; clk          ; clk         ; 1.000        ; -0.103     ; 3.903      ;
; -3.004 ; main_state[1]    ; readData_reg[7] ; clk          ; clk         ; 1.000        ; -0.103     ; 3.903      ;
; -3.004 ; main_state[1]    ; readData_reg[6] ; clk          ; clk         ; 1.000        ; -0.103     ; 3.903      ;
; -3.004 ; main_state[1]    ; readData_reg[5] ; clk          ; clk         ; 1.000        ; -0.103     ; 3.903      ;
; -3.004 ; main_state[1]    ; readData_reg[4] ; clk          ; clk         ; 1.000        ; -0.103     ; 3.903      ;
; -2.998 ; i2c_state[0]     ; link            ; clk          ; clk         ; 1.000        ; -0.109     ; 3.891      ;
; -2.997 ; cnt_delay[6]     ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.041     ; 3.958      ;
; -2.996 ; cnt_delay[6]     ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.041     ; 3.957      ;
; -2.967 ; phase3           ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.071     ; 3.898      ;
; -2.967 ; phase3           ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.071     ; 3.898      ;
; -2.949 ; cnt_delay[13]    ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.052     ; 3.899      ;
; -2.948 ; cnt_delay[13]    ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.052     ; 3.898      ;
; -2.923 ; cnt_delay[1]     ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.041     ; 3.884      ;
; -2.922 ; cnt_delay[1]     ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.041     ; 3.883      ;
; -2.903 ; phase3           ; link            ; clk          ; clk         ; 1.000        ; -0.107     ; 3.798      ;
; -2.898 ; i2c_state[1]     ; inner_state[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.828      ;
; -2.895 ; inner_state[2]   ; inner_state[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.824      ;
; -2.890 ; inner_state[0]   ; link            ; clk          ; clk         ; 1.000        ; -0.087     ; 3.805      ;
; -2.873 ; i2c_state[2]     ; link            ; clk          ; clk         ; 1.000        ; -0.109     ; 3.766      ;
; -2.853 ; main_state[1]    ; sda_buf         ; clk          ; clk         ; 1.000        ; -0.097     ; 3.758      ;
; -2.851 ; inner_state[1]   ; link            ; clk          ; clk         ; 1.000        ; -0.084     ; 3.769      ;
; -2.838 ; inner_state[2]   ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.053     ; 3.787      ;
; -2.838 ; inner_state[2]   ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.053     ; 3.787      ;
; -2.830 ; cnt_delay[7]     ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.041     ; 3.791      ;
; -2.830 ; link             ; inner_state[0]  ; clk          ; clk         ; 1.000        ; -0.058     ; 3.774      ;
; -2.829 ; cnt_delay[7]     ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.041     ; 3.790      ;
; -2.820 ; i2c_state[0]     ; readData_reg[0] ; clk          ; clk         ; 1.000        ; -0.103     ; 3.719      ;
; -2.820 ; i2c_state[0]     ; readData_reg[1] ; clk          ; clk         ; 1.000        ; -0.103     ; 3.719      ;
; -2.820 ; i2c_state[0]     ; readData_reg[2] ; clk          ; clk         ; 1.000        ; -0.103     ; 3.719      ;
; -2.820 ; i2c_state[0]     ; readData_reg[3] ; clk          ; clk         ; 1.000        ; -0.103     ; 3.719      ;
; -2.820 ; i2c_state[0]     ; readData_reg[7] ; clk          ; clk         ; 1.000        ; -0.103     ; 3.719      ;
; -2.820 ; i2c_state[0]     ; readData_reg[6] ; clk          ; clk         ; 1.000        ; -0.103     ; 3.719      ;
; -2.820 ; i2c_state[0]     ; readData_reg[5] ; clk          ; clk         ; 1.000        ; -0.103     ; 3.719      ;
+--------+------------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; i2c_state[2]    ; i2c_state[2]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; main_state[1]   ; main_state[1]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; main_state[0]   ; main_state[0]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; i2c_state[0]    ; i2c_state[0]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; phase3          ; phase3          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; inner_state[2]  ; inner_state[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; phase1          ; phase1          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; i2c_state[1]    ; i2c_state[1]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; start_delaycnt  ; start_delaycnt  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; cnt_scan[0]     ; cnt_scan[0]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.416 ; phase0          ; phase0          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.416 ; phase2          ; phase2          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.416 ; en_xhdl3[0]     ; en_xhdl3[0]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.454 ; clk_div[7]      ; clk_div[7]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.722      ;
; 0.477 ; readData_reg[4] ; readData_reg[5] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.744      ;
; 0.478 ; readData_reg[1] ; readData_reg[2] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.745      ;
; 0.478 ; readData_reg[2] ; readData_reg[3] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.745      ;
; 0.478 ; readData_reg[5] ; readData_reg[6] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.745      ;
; 0.478 ; readData_reg[3] ; readData_reg[4] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.745      ;
; 0.479 ; readData_reg[0] ; readData_reg[1] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.746      ;
; 0.657 ; readData_reg[6] ; readData_reg[7] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.924      ;
; 0.690 ; cnt_delay[7]    ; cnt_delay[7]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.957      ;
; 0.691 ; cnt_delay[9]    ; cnt_delay[9]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.692 ; cnt_delay[5]    ; cnt_delay[5]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.959      ;
; 0.693 ; cnt_scan[4]     ; cnt_scan[4]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.961      ;
; 0.693 ; cnt_delay[15]   ; cnt_delay[15]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.960      ;
; 0.694 ; cnt_scan[2]     ; cnt_scan[2]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; cnt_scan[8]     ; cnt_scan[8]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; cnt_scan[9]     ; cnt_scan[9]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; cnt_scan[10]    ; cnt_scan[10]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.962      ;
; 0.695 ; cnt_scan[3]     ; cnt_scan[3]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.963      ;
; 0.695 ; cnt_scan[6]     ; cnt_scan[6]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.963      ;
; 0.695 ; cnt_scan[11]    ; cnt_scan[11]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.963      ;
; 0.695 ; cnt_delay[1]    ; cnt_delay[1]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.962      ;
; 0.695 ; cnt_delay[3]    ; cnt_delay[3]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.962      ;
; 0.696 ; cnt_delay[17]   ; cnt_delay[17]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.697 ; cnt_delay[4]    ; cnt_delay[4]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.964      ;
; 0.697 ; cnt_delay[6]    ; cnt_delay[6]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.964      ;
; 0.698 ; cnt_scan[5]     ; cnt_scan[5]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.966      ;
; 0.699 ; cnt_scan[7]     ; cnt_scan[7]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.967      ;
; 0.701 ; clk_div[4]      ; clk_div[4]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.969      ;
; 0.704 ; clk_div[3]      ; clk_div[3]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.707 ; cnt_delay[11]   ; cnt_delay[11]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.736 ; cnt_scan[1]     ; cnt_scan[1]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.004      ;
; 0.751 ; i2c_state[0]    ; i2c_state[2]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.019      ;
; 0.770 ; main_state[0]   ; i2c_state[0]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.038      ;
; 0.858 ; inner_state[3]  ; inner_state[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.126      ;
; 0.861 ; clk_div[3]      ; phase2          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.129      ;
; 0.868 ; main_state[1]   ; i2c_state[2]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.136      ;
; 0.868 ; cnt_delay[16]   ; cnt_delay[16]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.135      ;
; 0.872 ; cnt_delay[14]   ; cnt_delay[14]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.139      ;
; 0.880 ; clk_div[3]      ; clk_div[6]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.148      ;
; 0.888 ; clk_div[3]      ; clk_div[2]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.156      ;
; 0.949 ; cnt_delay[2]    ; cnt_delay[2]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.216      ;
; 0.993 ; clk_div[4]      ; clk_div[5]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.261      ;
; 1.013 ; cnt_scan[9]     ; cnt_scan[10]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.281      ;
; 1.014 ; cnt_delay[5]    ; cnt_delay[6]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.281      ;
; 1.014 ; cnt_scan[3]     ; cnt_scan[4]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.282      ;
; 1.015 ; cnt_scan[4]     ; cnt_scan[5]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.283      ;
; 1.015 ; cnt_delay[15]   ; cnt_delay[16]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.282      ;
; 1.016 ; cnt_delay[6]    ; cnt_delay[7]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.283      ;
; 1.016 ; cnt_delay[4]    ; cnt_delay[5]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.283      ;
; 1.017 ; cnt_scan[5]     ; cnt_scan[6]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.285      ;
; 1.017 ; cnt_delay[0]    ; cnt_delay[1]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.284      ;
; 1.018 ; cnt_scan[8]     ; cnt_scan[9]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.286      ;
; 1.018 ; cnt_scan[2]     ; cnt_scan[3]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.286      ;
; 1.018 ; cnt_scan[10]    ; cnt_scan[11]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.286      ;
; 1.018 ; clk_div[2]      ; clk_div[3]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.286      ;
; 1.018 ; cnt_scan[7]     ; cnt_scan[8]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.286      ;
; 1.019 ; cnt_delay[3]    ; cnt_delay[4]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.286      ;
; 1.019 ; cnt_scan[6]     ; cnt_scan[7]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.287      ;
; 1.019 ; cnt_delay[1]    ; cnt_delay[2]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.286      ;
; 1.023 ; clk_div[6]      ; clk_div[7]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.291      ;
; 1.023 ; clk_div[3]      ; clk_div[4]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.291      ;
; 1.028 ; cnt_scan[9]     ; cnt_scan[11]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.029 ; cnt_delay[10]   ; cnt_delay[11]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; cnt_scan[3]     ; cnt_scan[5]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.031 ; cnt_delay[4]    ; cnt_delay[6]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.298      ;
; 1.032 ; cnt_scan[1]     ; cnt_scan[2]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.300      ;
; 1.032 ; cnt_scan[5]     ; cnt_scan[7]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.300      ;
; 1.032 ; cnt_delay[0]    ; cnt_delay[2]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.299      ;
; 1.033 ; cnt_scan[7]     ; cnt_scan[9]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.301      ;
; 1.038 ; cnt_delay[13]   ; cnt_delay[14]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.305      ;
; 1.039 ; clk_div[5]      ; clk_div[7]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.307      ;
; 1.047 ; cnt_scan[1]     ; cnt_scan[3]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.315      ;
; 1.074 ; clk_div[5]      ; clk_div[5]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.342      ;
; 1.080 ; cnt_delay[10]   ; cnt_delay[10]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.347      ;
; 1.080 ; cnt_delay[19]   ; cnt_delay[19]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.347      ;
; 1.083 ; cnt_delay[13]   ; cnt_delay[13]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.350      ;
; 1.085 ; cnt_delay[18]   ; cnt_delay[18]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.352      ;
; 1.098 ; cnt_delay[9]    ; cnt_delay[11]   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.376      ;
; 1.100 ; main_state[0]   ; i2c_state[2]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.368      ;
; 1.103 ; clk_div[4]      ; clk_div[2]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.371      ;
; 1.104 ; clk_div[4]      ; phase2          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.372      ;
; 1.107 ; cnt_delay[7]    ; cnt_delay[9]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.374      ;
; 1.108 ; clk_div[4]      ; clk_div[6]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.376      ;
; 1.111 ; cnt_delay[5]    ; cnt_delay[7]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.378      ;
; 1.112 ; cnt_delay[15]   ; cnt_delay[17]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.379      ;
; 1.112 ; cnt_scan[4]     ; cnt_scan[6]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.380      ;
; 1.114 ; clk_div[3]      ; clk_div[5]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.382      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                  ;
+--------+--------------+----------------+-----------------+-------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target           ;
+--------+--------------+----------------+-----------------+-------+------------+------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; clk_div[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; clk_div[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; clk_div[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; clk_div[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; clk_div[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; clk_div[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[10]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[11]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[12]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[13]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[14]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[15]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[16]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[17]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[18]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[19]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[8]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[9]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[10]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[11]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[8]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[9]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; en_xhdl3[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; i2c_state[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; i2c_state[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; i2c_state[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; inner_state[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; inner_state[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; inner_state[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; inner_state[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; link             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; main_state[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; main_state[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; phase0           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; phase1           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; phase2           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; phase3           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; readData_reg[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; readData_reg[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; readData_reg[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; readData_reg[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; readData_reg[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; readData_reg[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; readData_reg[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; readData_reg[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; scl_xhdl1        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sda_buf          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; start_delaycnt   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; writeData_reg[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; writeData_reg[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; writeData_reg[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; writeData_reg[3] ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[10]    ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[11]    ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[12]    ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[13]    ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[14]    ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[15]    ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[16]    ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[17]    ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[18]    ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[19]    ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_state[1]     ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; inner_state[1]   ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sda_buf          ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; start_delaycnt   ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; writeData_reg[0] ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; writeData_reg[1] ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; writeData_reg[2] ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; writeData_reg[3] ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[0]     ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[1]     ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[2]     ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[3]     ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[4]     ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[5]     ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[6]     ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[7]     ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[8]     ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[9]     ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; inner_state[0]   ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; inner_state[2]   ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; inner_state[3]   ;
+--------+--------------+----------------+-----------------+-------+------------+------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; data_in[*]  ; clk        ; 4.287 ; 4.641 ; Rise       ; clk             ;
;  data_in[0] ; clk        ; 3.562 ; 3.929 ; Rise       ; clk             ;
;  data_in[1] ; clk        ; 2.906 ; 3.108 ; Rise       ; clk             ;
;  data_in[2] ; clk        ; 4.287 ; 4.641 ; Rise       ; clk             ;
;  data_in[3] ; clk        ; 2.991 ; 3.168 ; Rise       ; clk             ;
; rd_input    ; clk        ; 4.421 ; 4.361 ; Rise       ; clk             ;
; sda         ; clk        ; 5.624 ; 5.539 ; Rise       ; clk             ;
; wr_input    ; clk        ; 4.294 ; 4.358 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; data_in[*]  ; clk        ; -2.461 ; -2.659 ; Rise       ; clk             ;
;  data_in[0] ; clk        ; -3.091 ; -3.447 ; Rise       ; clk             ;
;  data_in[1] ; clk        ; -2.461 ; -2.659 ; Rise       ; clk             ;
;  data_in[2] ; clk        ; -3.786 ; -4.131 ; Rise       ; clk             ;
;  data_in[3] ; clk        ; -2.543 ; -2.717 ; Rise       ; clk             ;
; rd_input    ; clk        ; -3.569 ; -3.533 ; Rise       ; clk             ;
; sda         ; clk        ; -1.356 ; -1.566 ; Rise       ; clk             ;
; wr_input    ; clk        ; -2.731 ; -2.942 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; en[*]        ; clk        ; 7.432  ; 7.200  ; Rise       ; clk             ;
;  en[0]       ; clk        ; 7.432  ; 7.022  ; Rise       ; clk             ;
;  en[1]       ; clk        ; 6.862  ; 7.200  ; Rise       ; clk             ;
; scl          ; clk        ; 6.474  ; 6.808  ; Rise       ; clk             ;
; sda          ; clk        ; 7.205  ; 7.431  ; Rise       ; clk             ;
; seg_data[*]  ; clk        ; 11.920 ; 11.310 ; Rise       ; clk             ;
;  seg_data[0] ; clk        ; 10.289 ; 9.971  ; Rise       ; clk             ;
;  seg_data[1] ; clk        ; 10.591 ; 10.162 ; Rise       ; clk             ;
;  seg_data[2] ; clk        ; 10.601 ; 10.077 ; Rise       ; clk             ;
;  seg_data[3] ; clk        ; 10.204 ; 9.912  ; Rise       ; clk             ;
;  seg_data[4] ; clk        ; 11.920 ; 11.310 ; Rise       ; clk             ;
;  seg_data[5] ; clk        ; 9.714  ; 9.499  ; Rise       ; clk             ;
;  seg_data[6] ; clk        ; 10.178 ; 9.880  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; en[*]        ; clk        ; 6.598 ; 6.750 ; Rise       ; clk             ;
;  en[0]       ; clk        ; 7.147 ; 6.750 ; Rise       ; clk             ;
;  en[1]       ; clk        ; 6.598 ; 6.927 ; Rise       ; clk             ;
; scl          ; clk        ; 6.225 ; 6.551 ; Rise       ; clk             ;
; sda          ; clk        ; 6.928 ; 7.149 ; Rise       ; clk             ;
; seg_data[*]  ; clk        ; 7.328 ; 6.949 ; Rise       ; clk             ;
;  seg_data[0] ; clk        ; 7.797 ; 7.287 ; Rise       ; clk             ;
;  seg_data[1] ; clk        ; 8.093 ; 7.500 ; Rise       ; clk             ;
;  seg_data[2] ; clk        ; 8.105 ; 7.486 ; Rise       ; clk             ;
;  seg_data[3] ; clk        ; 7.798 ; 7.260 ; Rise       ; clk             ;
;  seg_data[4] ; clk        ; 9.560 ; 8.729 ; Rise       ; clk             ;
;  seg_data[5] ; clk        ; 7.328 ; 6.949 ; Rise       ; clk             ;
;  seg_data[6] ; clk        ; 7.703 ; 7.276 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 6.959 ; 6.793 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 6.680 ; 6.514 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; sda       ; clk        ; 6.583     ; 6.749     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; sda       ; clk        ; 6.312     ; 6.478     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.296 ; -31.097           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -91.178                         ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                 ;
+--------+------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+-----------------+--------------+-------------+--------------+------------+------------+
; -1.296 ; sda_buf          ; sda_buf         ; clk          ; clk         ; 1.000        ; -0.036     ; 2.247      ;
; -1.269 ; phase3           ; sda_buf         ; clk          ; clk         ; 1.000        ; -0.048     ; 2.208      ;
; -1.256 ; inner_state[0]   ; sda_buf         ; clk          ; clk         ; 1.000        ; -0.038     ; 2.205      ;
; -1.222 ; phase0           ; sda_buf         ; clk          ; clk         ; 1.000        ; -0.048     ; 2.161      ;
; -1.220 ; inner_state[1]   ; sda_buf         ; clk          ; clk         ; 1.000        ; -0.036     ; 2.171      ;
; -1.184 ; link             ; sda_buf         ; clk          ; clk         ; 1.000        ; -0.027     ; 2.144      ;
; -1.143 ; phase1           ; sda_buf         ; clk          ; clk         ; 1.000        ; -0.050     ; 2.080      ;
; -1.126 ; inner_state[3]   ; sda_buf         ; clk          ; clk         ; 1.000        ; -0.039     ; 2.074      ;
; -1.110 ; inner_state[2]   ; sda_buf         ; clk          ; clk         ; 1.000        ; -0.039     ; 2.058      ;
; -1.104 ; phase3           ; inner_state[3]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.046      ;
; -1.077 ; phase1           ; inner_state[0]  ; clk          ; clk         ; 1.000        ; -0.048     ; 2.016      ;
; -1.055 ; i2c_state[0]     ; sda_buf         ; clk          ; clk         ; 1.000        ; -0.050     ; 1.992      ;
; -1.032 ; inner_state[0]   ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.025     ; 1.994      ;
; -1.031 ; inner_state[0]   ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.025     ; 1.993      ;
; -1.025 ; cnt_delay[11]    ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.026     ; 1.986      ;
; -1.025 ; cnt_delay[11]    ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.026     ; 1.986      ;
; -1.024 ; cnt_delay[15]    ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.026     ; 1.985      ;
; -1.024 ; cnt_delay[15]    ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.026     ; 1.985      ;
; -1.024 ; cnt_delay[17]    ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.026     ; 1.985      ;
; -1.024 ; cnt_delay[17]    ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.026     ; 1.985      ;
; -1.015 ; i2c_state[1]     ; inner_state[1]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.964      ;
; -1.007 ; inner_state[0]   ; inner_state[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.958      ;
; -0.997 ; i2c_state[0]     ; inner_state[0]  ; clk          ; clk         ; 1.000        ; -0.048     ; 1.936      ;
; -0.976 ; phase3           ; inner_state[1]  ; clk          ; clk         ; 1.000        ; -0.048     ; 1.915      ;
; -0.975 ; inner_state[0]   ; inner_state[3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.927      ;
; -0.967 ; i2c_state[2]     ; sda_buf         ; clk          ; clk         ; 1.000        ; -0.050     ; 1.904      ;
; -0.956 ; phase3           ; inner_state[0]  ; clk          ; clk         ; 1.000        ; -0.046     ; 1.897      ;
; -0.953 ; sda_buf          ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.023     ; 1.917      ;
; -0.952 ; sda_buf          ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.023     ; 1.916      ;
; -0.945 ; cnt_delay[14]    ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.026     ; 1.906      ;
; -0.945 ; cnt_delay[14]    ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.026     ; 1.906      ;
; -0.943 ; inner_state[2]   ; inner_state[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.893      ;
; -0.935 ; cnt_delay[19]    ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.026     ; 1.896      ;
; -0.935 ; cnt_delay[19]    ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.026     ; 1.896      ;
; -0.932 ; main_state[0]    ; inner_state[0]  ; clk          ; clk         ; 1.000        ; -0.048     ; 1.871      ;
; -0.932 ; cnt_delay[18]    ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.026     ; 1.893      ;
; -0.932 ; cnt_delay[18]    ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.026     ; 1.893      ;
; -0.930 ; i2c_state[0]     ; link            ; clk          ; clk         ; 1.000        ; -0.059     ; 1.858      ;
; -0.924 ; writeData_reg[1] ; sda_buf         ; clk          ; clk         ; 1.000        ; -0.040     ; 1.871      ;
; -0.923 ; cnt_delay[2]     ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.021     ; 1.889      ;
; -0.923 ; cnt_delay[2]     ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.021     ; 1.889      ;
; -0.920 ; inner_state[1]   ; inner_state[0]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.873      ;
; -0.907 ; inner_state[3]   ; inner_state[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.857      ;
; -0.905 ; cnt_delay[0]     ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.021     ; 1.871      ;
; -0.905 ; cnt_delay[0]     ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.021     ; 1.871      ;
; -0.904 ; inner_state[1]   ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.023     ; 1.868      ;
; -0.903 ; writeData_reg[0] ; sda_buf         ; clk          ; clk         ; 1.000        ; -0.040     ; 1.850      ;
; -0.903 ; inner_state[1]   ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.023     ; 1.867      ;
; -0.891 ; cnt_delay[5]     ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.021     ; 1.857      ;
; -0.891 ; cnt_delay[5]     ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.021     ; 1.857      ;
; -0.890 ; cnt_delay[12]    ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.027     ; 1.850      ;
; -0.890 ; cnt_delay[12]    ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.027     ; 1.850      ;
; -0.890 ; cnt_delay[3]     ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.021     ; 1.856      ;
; -0.890 ; cnt_delay[3]     ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.021     ; 1.856      ;
; -0.887 ; cnt_delay[16]    ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.026     ; 1.848      ;
; -0.887 ; cnt_delay[16]    ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.026     ; 1.848      ;
; -0.871 ; cnt_delay[13]    ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.026     ; 1.832      ;
; -0.871 ; cnt_delay[13]    ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.026     ; 1.832      ;
; -0.852 ; phase3           ; link            ; clk          ; clk         ; 1.000        ; -0.057     ; 1.782      ;
; -0.852 ; main_state[1]    ; link            ; clk          ; clk         ; 1.000        ; -0.059     ; 1.780      ;
; -0.848 ; inner_state[2]   ; link            ; clk          ; clk         ; 1.000        ; -0.048     ; 1.787      ;
; -0.847 ; inner_state[0]   ; inner_state[1]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.796      ;
; -0.845 ; inner_state[3]   ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.026     ; 1.806      ;
; -0.844 ; inner_state[3]   ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.026     ; 1.805      ;
; -0.842 ; i2c_state[0]     ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.792      ;
; -0.841 ; i2c_state[0]     ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.791      ;
; -0.837 ; main_state[1]    ; readData_reg[0] ; clk          ; clk         ; 1.000        ; -0.051     ; 1.773      ;
; -0.837 ; main_state[1]    ; readData_reg[1] ; clk          ; clk         ; 1.000        ; -0.051     ; 1.773      ;
; -0.837 ; main_state[1]    ; readData_reg[2] ; clk          ; clk         ; 1.000        ; -0.051     ; 1.773      ;
; -0.837 ; main_state[1]    ; readData_reg[3] ; clk          ; clk         ; 1.000        ; -0.051     ; 1.773      ;
; -0.837 ; main_state[1]    ; readData_reg[7] ; clk          ; clk         ; 1.000        ; -0.051     ; 1.773      ;
; -0.837 ; main_state[1]    ; readData_reg[6] ; clk          ; clk         ; 1.000        ; -0.051     ; 1.773      ;
; -0.837 ; main_state[1]    ; readData_reg[5] ; clk          ; clk         ; 1.000        ; -0.051     ; 1.773      ;
; -0.837 ; main_state[1]    ; readData_reg[4] ; clk          ; clk         ; 1.000        ; -0.051     ; 1.773      ;
; -0.831 ; cnt_delay[9]     ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.021     ; 1.797      ;
; -0.831 ; cnt_delay[9]     ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.021     ; 1.797      ;
; -0.830 ; cnt_delay[6]     ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.021     ; 1.796      ;
; -0.830 ; cnt_delay[6]     ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.021     ; 1.796      ;
; -0.828 ; phase3           ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.780      ;
; -0.828 ; inner_state[2]   ; inner_state[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.779      ;
; -0.827 ; phase3           ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.779      ;
; -0.821 ; inner_state[0]   ; link            ; clk          ; clk         ; 1.000        ; -0.047     ; 1.761      ;
; -0.819 ; i2c_state[2]     ; inner_state[0]  ; clk          ; clk         ; 1.000        ; -0.048     ; 1.758      ;
; -0.819 ; i2c_state[1]     ; inner_state[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.770      ;
; -0.818 ; main_state[0]    ; sda_buf         ; clk          ; clk         ; 1.000        ; -0.050     ; 1.755      ;
; -0.813 ; main_state[1]    ; sda_buf         ; clk          ; clk         ; 1.000        ; -0.050     ; 1.750      ;
; -0.810 ; main_state[1]    ; inner_state[1]  ; clk          ; clk         ; 1.000        ; -0.050     ; 1.747      ;
; -0.806 ; cnt_delay[1]     ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.021     ; 1.772      ;
; -0.806 ; cnt_delay[1]     ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.021     ; 1.772      ;
; -0.800 ; main_state[0]    ; readData_reg[0] ; clk          ; clk         ; 1.000        ; -0.051     ; 1.736      ;
; -0.800 ; main_state[0]    ; readData_reg[1] ; clk          ; clk         ; 1.000        ; -0.051     ; 1.736      ;
; -0.800 ; main_state[0]    ; readData_reg[2] ; clk          ; clk         ; 1.000        ; -0.051     ; 1.736      ;
; -0.800 ; main_state[0]    ; readData_reg[3] ; clk          ; clk         ; 1.000        ; -0.051     ; 1.736      ;
; -0.800 ; main_state[0]    ; readData_reg[7] ; clk          ; clk         ; 1.000        ; -0.051     ; 1.736      ;
; -0.800 ; main_state[0]    ; readData_reg[6] ; clk          ; clk         ; 1.000        ; -0.051     ; 1.736      ;
; -0.800 ; main_state[0]    ; readData_reg[5] ; clk          ; clk         ; 1.000        ; -0.051     ; 1.736      ;
; -0.800 ; main_state[0]    ; readData_reg[4] ; clk          ; clk         ; 1.000        ; -0.051     ; 1.736      ;
; -0.793 ; inner_state[2]   ; main_state[1]   ; clk          ; clk         ; 1.000        ; -0.026     ; 1.754      ;
; -0.792 ; inner_state[2]   ; main_state[0]   ; clk          ; clk         ; 1.000        ; -0.026     ; 1.753      ;
; -0.782 ; link             ; inner_state[0]  ; clk          ; clk         ; 1.000        ; -0.025     ; 1.744      ;
+--------+------------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; i2c_state[2]    ; i2c_state[2]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; main_state[1]   ; main_state[1]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; main_state[0]   ; main_state[0]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; i2c_state[0]    ; i2c_state[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; phase1          ; phase1          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; i2c_state[1]    ; i2c_state[1]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; phase3          ; phase3          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; inner_state[2]  ; inner_state[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; start_delaycnt  ; start_delaycnt  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; cnt_scan[0]     ; cnt_scan[0]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; en_xhdl3[0]     ; en_xhdl3[0]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; phase0          ; phase0          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; phase2          ; phase2          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.197 ; clk_div[7]      ; clk_div[7]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; readData_reg[2] ; readData_reg[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; readData_reg[4] ; readData_reg[5] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; readData_reg[3] ; readData_reg[4] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.198 ; readData_reg[5] ; readData_reg[6] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.199 ; readData_reg[1] ; readData_reg[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.319      ;
; 0.200 ; readData_reg[0] ; readData_reg[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.320      ;
; 0.274 ; readData_reg[6] ; readData_reg[7] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.394      ;
; 0.296 ; cnt_delay[9]    ; cnt_delay[9]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; cnt_delay[7]    ; cnt_delay[7]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; cnt_scan[2]     ; cnt_scan[2]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; cnt_scan[3]     ; cnt_scan[3]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; cnt_scan[4]     ; cnt_scan[4]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; cnt_scan[6]     ; cnt_scan[6]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; cnt_scan[8]     ; cnt_scan[8]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; cnt_scan[9]     ; cnt_scan[9]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; cnt_scan[10]    ; cnt_scan[10]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; cnt_scan[11]    ; cnt_scan[11]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; cnt_delay[5]    ; cnt_delay[5]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; cnt_delay[15]   ; cnt_delay[15]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; cnt_scan[5]     ; cnt_scan[5]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; cnt_delay[1]    ; cnt_delay[1]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; cnt_delay[3]    ; cnt_delay[3]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; cnt_delay[4]    ; cnt_delay[4]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; cnt_delay[6]    ; cnt_delay[6]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; cnt_delay[17]   ; cnt_delay[17]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; cnt_scan[7]     ; cnt_scan[7]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.421      ;
; 0.303 ; clk_div[4]      ; clk_div[4]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; clk_div[3]      ; clk_div[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; cnt_delay[11]   ; cnt_delay[11]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.314 ; cnt_scan[1]     ; cnt_scan[1]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.435      ;
; 0.330 ; i2c_state[0]    ; i2c_state[2]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.451      ;
; 0.334 ; main_state[0]   ; i2c_state[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.455      ;
; 0.357 ; main_state[1]   ; i2c_state[2]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.478      ;
; 0.372 ; cnt_delay[14]   ; cnt_delay[14]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.492      ;
; 0.374 ; cnt_delay[16]   ; cnt_delay[16]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.494      ;
; 0.401 ; inner_state[3]  ; inner_state[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.521      ;
; 0.402 ; clk_div[3]      ; clk_div[6]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.522      ;
; 0.406 ; clk_div[3]      ; phase2          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.526      ;
; 0.409 ; clk_div[3]      ; clk_div[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.529      ;
; 0.414 ; cnt_delay[2]    ; cnt_delay[2]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.534      ;
; 0.447 ; cnt_scan[2]     ; cnt_scan[3]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; cnt_scan[8]     ; cnt_scan[9]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; cnt_scan[10]    ; cnt_scan[11]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; cnt_scan[4]     ; cnt_scan[5]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; cnt_delay[5]    ; cnt_delay[6]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.567      ;
; 0.447 ; cnt_scan[6]     ; cnt_scan[7]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; cnt_delay[15]   ; cnt_delay[16]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.567      ;
; 0.448 ; clk_div[4]      ; clk_div[5]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.448 ; cnt_delay[3]    ; cnt_delay[4]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.448 ; cnt_delay[1]    ; cnt_delay[2]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.449 ; clk_div[2]      ; clk_div[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.569      ;
; 0.453 ; clk_div[6]      ; clk_div[7]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.456 ; cnt_scan[3]     ; cnt_scan[4]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; cnt_scan[9]     ; cnt_scan[10]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.457 ; cnt_delay[6]    ; cnt_delay[7]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.457 ; cnt_scan[5]     ; cnt_scan[6]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; cnt_delay[4]    ; cnt_delay[5]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.458 ; cnt_scan[7]     ; cnt_scan[8]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.579      ;
; 0.458 ; cnt_delay[0]    ; cnt_delay[1]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.459 ; cnt_scan[9]     ; cnt_scan[11]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.580      ;
; 0.459 ; cnt_scan[3]     ; cnt_scan[5]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.580      ;
; 0.459 ; clk_div[5]      ; clk_div[5]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.579      ;
; 0.460 ; cnt_delay[4]    ; cnt_delay[6]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.580      ;
; 0.460 ; cnt_scan[5]     ; cnt_scan[7]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.461 ; cnt_delay[13]   ; cnt_delay[14]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.581      ;
; 0.461 ; cnt_scan[7]     ; cnt_scan[9]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.582      ;
; 0.461 ; cnt_delay[0]    ; cnt_delay[2]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.581      ;
; 0.462 ; cnt_delay[10]   ; cnt_delay[10]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.582      ;
; 0.462 ; clk_div[3]      ; clk_div[4]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.582      ;
; 0.463 ; cnt_delay[19]   ; cnt_delay[19]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.583      ;
; 0.464 ; cnt_delay[18]   ; cnt_delay[18]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.466 ; cnt_delay[13]   ; cnt_delay[13]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; cnt_scan[1]     ; cnt_scan[2]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; cnt_delay[10]   ; cnt_delay[11]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; clk_div[5]      ; clk_div[7]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.469 ; cnt_scan[1]     ; cnt_scan[3]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.590      ;
; 0.470 ; clk_div[4]      ; phase2          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.590      ;
; 0.492 ; main_state[0]   ; i2c_state[2]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.613      ;
; 0.503 ; cnt_delay[9]    ; cnt_delay[11]   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.628      ;
; 0.506 ; start_delaycnt  ; cnt_delay[12]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.626      ;
; 0.506 ; main_state[0]   ; main_state[1]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.627      ;
; 0.506 ; clk_div[5]      ; clk_div[6]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.626      ;
; 0.509 ; cnt_delay[7]    ; cnt_delay[9]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.629      ;
; 0.509 ; clk_div[5]      ; phase2          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.629      ;
; 0.510 ; cnt_delay[15]   ; cnt_delay[17]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.630      ;
; 0.510 ; cnt_scan[2]     ; cnt_scan[4]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.631      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                  ;
+--------+--------------+----------------+-----------------+-------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target           ;
+--------+--------------+----------------+-----------------+-------+------------+------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_div[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_div[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_div[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_div[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_div[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_div[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[16]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[17]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[18]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[19]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_scan[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_scan[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_scan[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_scan[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_scan[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_scan[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_scan[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_scan[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_scan[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_scan[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_scan[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_scan[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; en_xhdl3[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; i2c_state[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; i2c_state[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; i2c_state[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; inner_state[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; inner_state[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; inner_state[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; inner_state[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; link             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; main_state[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; main_state[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; phase0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; phase1           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; phase2           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; phase3           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; readData_reg[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; readData_reg[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; readData_reg[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; readData_reg[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; readData_reg[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; readData_reg[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; readData_reg[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; readData_reg[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; scl_xhdl1        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sda_buf          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; start_delaycnt   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeData_reg[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeData_reg[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeData_reg[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeData_reg[3] ;
; -0.239 ; -0.055       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_div[2]       ;
; -0.239 ; -0.055       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_div[3]       ;
; -0.239 ; -0.055       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_div[4]       ;
; -0.239 ; -0.055       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_div[5]       ;
; -0.239 ; -0.055       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_div[6]       ;
; -0.239 ; -0.055       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_div[7]       ;
; -0.239 ; -0.055       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[10]    ;
; -0.239 ; -0.055       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[11]    ;
; -0.239 ; -0.055       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[12]    ;
; -0.239 ; -0.055       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[13]    ;
; -0.239 ; -0.055       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[14]    ;
; -0.239 ; -0.055       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[15]    ;
; -0.239 ; -0.055       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[16]    ;
; -0.239 ; -0.055       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[17]    ;
; -0.239 ; -0.055       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[18]    ;
; -0.239 ; -0.055       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[19]    ;
; -0.239 ; -0.055       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_state[1]     ;
; -0.239 ; -0.055       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; inner_state[2]   ;
; -0.239 ; -0.055       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; inner_state[3]   ;
; -0.239 ; -0.055       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; phase2           ;
; -0.239 ; -0.055       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; scl_xhdl1        ;
; -0.239 ; -0.055       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; start_delaycnt   ;
; -0.239 ; -0.055       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; writeData_reg[0] ;
; -0.239 ; -0.055       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; writeData_reg[1] ;
; -0.239 ; -0.055       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; writeData_reg[2] ;
; -0.239 ; -0.055       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; writeData_reg[3] ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_scan[10]     ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_scan[11]     ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_scan[1]      ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_scan[2]      ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_scan[3]      ;
+--------+--------------+----------------+-----------------+-------+------------+------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; data_in[*]  ; clk        ; 2.222 ; 2.998 ; Rise       ; clk             ;
;  data_in[0] ; clk        ; 1.815 ; 2.601 ; Rise       ; clk             ;
;  data_in[1] ; clk        ; 1.490 ; 2.331 ; Rise       ; clk             ;
;  data_in[2] ; clk        ; 2.222 ; 2.998 ; Rise       ; clk             ;
;  data_in[3] ; clk        ; 1.517 ; 2.375 ; Rise       ; clk             ;
; rd_input    ; clk        ; 2.086 ; 3.008 ; Rise       ; clk             ;
; sda         ; clk        ; 2.591 ; 3.470 ; Rise       ; clk             ;
; wr_input    ; clk        ; 2.071 ; 3.007 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; data_in[*]  ; clk        ; -1.273 ; -2.102 ; Rise       ; clk             ;
;  data_in[0] ; clk        ; -1.586 ; -2.360 ; Rise       ; clk             ;
;  data_in[1] ; clk        ; -1.273 ; -2.102 ; Rise       ; clk             ;
;  data_in[2] ; clk        ; -1.976 ; -2.743 ; Rise       ; clk             ;
;  data_in[3] ; clk        ; -1.299 ; -2.144 ; Rise       ; clk             ;
; rd_input    ; clk        ; -1.729 ; -2.514 ; Rise       ; clk             ;
; sda         ; clk        ; -0.764 ; -1.485 ; Rise       ; clk             ;
; wr_input    ; clk        ; -1.410 ; -2.226 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; en[*]        ; clk        ; 3.659 ; 3.730 ; Rise       ; clk             ;
;  en[0]       ; clk        ; 3.659 ; 3.730 ; Rise       ; clk             ;
;  en[1]       ; clk        ; 3.653 ; 3.607 ; Rise       ; clk             ;
; scl          ; clk        ; 3.459 ; 3.434 ; Rise       ; clk             ;
; sda          ; clk        ; 3.919 ; 3.815 ; Rise       ; clk             ;
; seg_data[*]  ; clk        ; 6.536 ; 6.240 ; Rise       ; clk             ;
;  seg_data[0] ; clk        ; 5.073 ; 5.110 ; Rise       ; clk             ;
;  seg_data[1] ; clk        ; 5.192 ; 5.240 ; Rise       ; clk             ;
;  seg_data[2] ; clk        ; 5.156 ; 5.237 ; Rise       ; clk             ;
;  seg_data[3] ; clk        ; 5.072 ; 5.054 ; Rise       ; clk             ;
;  seg_data[4] ; clk        ; 6.536 ; 6.240 ; Rise       ; clk             ;
;  seg_data[5] ; clk        ; 4.857 ; 4.870 ; Rise       ; clk             ;
;  seg_data[6] ; clk        ; 5.096 ; 5.071 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; en[*]        ; clk        ; 3.530 ; 3.488 ; Rise       ; clk             ;
;  en[0]       ; clk        ; 3.538 ; 3.604 ; Rise       ; clk             ;
;  en[1]       ; clk        ; 3.530 ; 3.488 ; Rise       ; clk             ;
; scl          ; clk        ; 3.344 ; 3.322 ; Rise       ; clk             ;
; sda          ; clk        ; 3.785 ; 3.688 ; Rise       ; clk             ;
; seg_data[*]  ; clk        ; 3.650 ; 3.709 ; Rise       ; clk             ;
;  seg_data[0] ; clk        ; 3.833 ; 3.916 ; Rise       ; clk             ;
;  seg_data[1] ; clk        ; 3.965 ; 4.039 ; Rise       ; clk             ;
;  seg_data[2] ; clk        ; 3.967 ; 4.040 ; Rise       ; clk             ;
;  seg_data[3] ; clk        ; 3.849 ; 3.910 ; Rise       ; clk             ;
;  seg_data[4] ; clk        ; 5.303 ; 5.139 ; Rise       ; clk             ;
;  seg_data[5] ; clk        ; 3.650 ; 3.709 ; Rise       ; clk             ;
;  seg_data[6] ; clk        ; 3.818 ; 3.895 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 3.512 ; 3.438 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 3.396 ; 3.322 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; sda       ; clk        ; 3.532     ; 3.606     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; sda       ; clk        ; 3.412     ; 3.486     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.279   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -4.279   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -159.105 ; 0.0   ; 0.0      ; 0.0     ; -104.116            ;
;  clk             ; -159.105 ; 0.000 ; N/A      ; N/A     ; -104.116            ;
+------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; data_in[*]  ; clk        ; 4.733 ; 5.215 ; Rise       ; clk             ;
;  data_in[0] ; clk        ; 3.964 ; 4.422 ; Rise       ; clk             ;
;  data_in[1] ; clk        ; 3.224 ; 3.612 ; Rise       ; clk             ;
;  data_in[2] ; clk        ; 4.733 ; 5.215 ; Rise       ; clk             ;
;  data_in[3] ; clk        ; 3.307 ; 3.681 ; Rise       ; clk             ;
; rd_input    ; clk        ; 4.778 ; 5.019 ; Rise       ; clk             ;
; sda         ; clk        ; 6.071 ; 6.197 ; Rise       ; clk             ;
; wr_input    ; clk        ; 4.671 ; 4.994 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; data_in[*]  ; clk        ; -1.273 ; -2.102 ; Rise       ; clk             ;
;  data_in[0] ; clk        ; -1.586 ; -2.360 ; Rise       ; clk             ;
;  data_in[1] ; clk        ; -1.273 ; -2.102 ; Rise       ; clk             ;
;  data_in[2] ; clk        ; -1.976 ; -2.743 ; Rise       ; clk             ;
;  data_in[3] ; clk        ; -1.299 ; -2.144 ; Rise       ; clk             ;
; rd_input    ; clk        ; -1.729 ; -2.514 ; Rise       ; clk             ;
; sda         ; clk        ; -0.764 ; -1.485 ; Rise       ; clk             ;
; wr_input    ; clk        ; -1.410 ; -2.226 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; en[*]        ; clk        ; 8.026  ; 7.813  ; Rise       ; clk             ;
;  en[0]       ; clk        ; 8.026  ; 7.774  ; Rise       ; clk             ;
;  en[1]       ; clk        ; 7.595  ; 7.813  ; Rise       ; clk             ;
; scl          ; clk        ; 7.152  ; 7.399  ; Rise       ; clk             ;
; sda          ; clk        ; 7.936  ; 8.106  ; Rise       ; clk             ;
; seg_data[*]  ; clk        ; 13.038 ; 12.494 ; Rise       ; clk             ;
;  seg_data[0] ; clk        ; 11.041 ; 10.835 ; Rise       ; clk             ;
;  seg_data[1] ; clk        ; 11.335 ; 11.053 ; Rise       ; clk             ;
;  seg_data[2] ; clk        ; 11.349 ; 11.010 ; Rise       ; clk             ;
;  seg_data[3] ; clk        ; 10.989 ; 10.768 ; Rise       ; clk             ;
;  seg_data[4] ; clk        ; 13.038 ; 12.494 ; Rise       ; clk             ;
;  seg_data[5] ; clk        ; 10.449 ; 10.306 ; Rise       ; clk             ;
;  seg_data[6] ; clk        ; 10.972 ; 10.688 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; en[*]        ; clk        ; 3.530 ; 3.488 ; Rise       ; clk             ;
;  en[0]       ; clk        ; 3.538 ; 3.604 ; Rise       ; clk             ;
;  en[1]       ; clk        ; 3.530 ; 3.488 ; Rise       ; clk             ;
; scl          ; clk        ; 3.344 ; 3.322 ; Rise       ; clk             ;
; sda          ; clk        ; 3.785 ; 3.688 ; Rise       ; clk             ;
; seg_data[*]  ; clk        ; 3.650 ; 3.709 ; Rise       ; clk             ;
;  seg_data[0] ; clk        ; 3.833 ; 3.916 ; Rise       ; clk             ;
;  seg_data[1] ; clk        ; 3.965 ; 4.039 ; Rise       ; clk             ;
;  seg_data[2] ; clk        ; 3.967 ; 4.040 ; Rise       ; clk             ;
;  seg_data[3] ; clk        ; 3.849 ; 3.910 ; Rise       ; clk             ;
;  seg_data[4] ; clk        ; 5.303 ; 5.139 ; Rise       ; clk             ;
;  seg_data[5] ; clk        ; 3.650 ; 3.709 ; Rise       ; clk             ;
;  seg_data[6] ; clk        ; 3.818 ; 3.895 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; scl           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lowbit        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en[0]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en[1]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[7]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dgnd[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dgnd[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dgnd[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dgnd[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dgnd[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dgnd[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sda           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sda                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rst                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_in[0]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_in[1]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_in[2]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_in[3]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; wr_input                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rd_input                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; scl           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; lowbit        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; en[0]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; en[1]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg_data[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; seg_data[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg_data[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg_data[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg_data[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; seg_data[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg_data[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg_data[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dgnd[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dgnd[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; dgnd[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dgnd[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dgnd[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dgnd[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sda           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.156 V            ; 0.147 V                              ; 0.26 V                               ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.156 V           ; 0.147 V                             ; 0.26 V                              ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; scl           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; lowbit        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; en[0]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; en[1]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; seg_data[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; seg_data[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dgnd[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dgnd[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; dgnd[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dgnd[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dgnd[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dgnd[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sda           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.165 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.165 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; scl           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; lowbit        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; en[0]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; en[1]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg_data[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; seg_data[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg_data[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg_data[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg_data[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; seg_data[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg_data[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg_data[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dgnd[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dgnd[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; dgnd[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dgnd[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dgnd[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dgnd[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sda           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.258 V            ; 0.41 V                               ; 0.318 V                              ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.258 V           ; 0.41 V                              ; 0.318 V                             ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1268     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1268     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 80    ; 80   ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 96    ; 96   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 157 04/27/2011 SJ Full Version
    Info: Processing started: Tue Sep 04 14:08:34 2012
Info: Command: quartus_sta i2c -c i2c
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Setting INCREMENTAL_COMPILATION to "OFF" is no longer supported. Assignment is ignored. To disable partitions, set the IGNORE_PARTITIONS global assignment to "ON" instead.
Critical Warning: Synopsys Design Constraints File file not found: 'i2c.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk clk
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -4.279
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.279      -159.105 clk 
Info: Worst-case hold slack is 0.452
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.452         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -104.116 clk 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.934
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.934      -143.244 clk 
Info: Worst-case hold slack is 0.401
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.401         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -104.116 clk 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.296
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.296       -31.097 clk 
Info: Worst-case hold slack is 0.186
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.186         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -91.178 clk 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 245 megabytes
    Info: Processing ended: Tue Sep 04 14:08:36 2012
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


