TimeQuest Timing Analyzer report for calculator
Sun Jan 28 20:24:46 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Setup: 'central_logic:p4|state.DO_RESET'
 13. Slow Model Hold: 'central_logic:p4|state.DO_RESET'
 14. Slow Model Hold: 'clock'
 15. Slow Model Recovery: 'clock'
 16. Slow Model Removal: 'clock'
 17. Slow Model Minimum Pulse Width: 'clock'
 18. Slow Model Minimum Pulse Width: 'central_logic:p4|state.DO_RESET'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Propagation Delay
 24. Minimum Propagation Delay
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'clock'
 31. Fast Model Setup: 'central_logic:p4|state.DO_RESET'
 32. Fast Model Hold: 'central_logic:p4|state.DO_RESET'
 33. Fast Model Hold: 'clock'
 34. Fast Model Recovery: 'clock'
 35. Fast Model Removal: 'clock'
 36. Fast Model Minimum Pulse Width: 'clock'
 37. Fast Model Minimum Pulse Width: 'central_logic:p4|state.DO_RESET'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Propagation Delay
 43. Minimum Propagation Delay
 44. Multicorner Timing Analysis Summary
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Progagation Delay
 50. Minimum Progagation Delay
 51. Setup Transfers
 52. Hold Transfers
 53. Recovery Transfers
 54. Removal Transfers
 55. Report TCCS
 56. Report RSKM
 57. Unconstrained Paths
 58. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; calculator                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; central_logic:p4|state.DO_RESET ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { central_logic:p4|state.DO_RESET } ;
; clock                           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                  ;
+------------+-----------------+---------------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                    ;
+------------+-----------------+---------------------------------+-------------------------+
; INF MHz    ; 156.69 MHz      ; central_logic:p4|state.DO_RESET ; limit due to hold check ;
; 172.41 MHz ; 172.41 MHz      ; clock                           ;                         ;
+------------+-----------------+---------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clock                           ; -4.800 ; -258.197      ;
; central_logic:p4|state.DO_RESET ; -0.609 ; -1.263        ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow Model Hold Summary                                  ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; central_logic:p4|state.DO_RESET ; -3.191 ; -14.727       ;
; clock                           ; -1.770 ; -1.770        ;
+---------------------------------+--------+---------------+


+-------------------------------+
; Slow Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.979 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Slow Model Removal Summary     ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -1.442 ; -26.309       ;
+-------+--------+---------------+


+----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clock                           ; -1.423 ; -107.148      ;
; central_logic:p4|state.DO_RESET ; 0.500  ; 0.000         ;
+---------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                                                                                                ;
+--------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                           ; To Node                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.800 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.001      ; 5.837      ;
; -4.800 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.001      ; 5.837      ;
; -4.800 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.001      ; 5.837      ;
; -4.800 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]              ; clock        ; clock       ; 1.000        ; 0.044      ; 5.797      ;
; -4.800 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]              ; clock        ; clock       ; 1.000        ; 0.044      ; 5.797      ;
; -4.800 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]              ; clock        ; clock       ; 1.000        ; 0.044      ; 5.797      ;
; -4.800 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]              ; clock        ; clock       ; 1.000        ; 0.044      ; 5.797      ;
; -4.800 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]              ; clock        ; clock       ; 1.000        ; 0.044      ; 5.797      ;
; -4.800 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]              ; clock        ; clock       ; 1.000        ; 0.044      ; 5.797      ;
; -4.800 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]              ; clock        ; clock       ; 1.000        ; 0.044      ; 5.797      ;
; -4.800 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]              ; clock        ; clock       ; 1.000        ; 0.044      ; 5.797      ;
; -4.731 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.000      ; 5.767      ;
; -4.731 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.000      ; 5.767      ;
; -4.731 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.000      ; 5.767      ;
; -4.731 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]              ; clock        ; clock       ; 1.000        ; 0.043      ; 5.727      ;
; -4.731 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]              ; clock        ; clock       ; 1.000        ; 0.043      ; 5.727      ;
; -4.731 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]              ; clock        ; clock       ; 1.000        ; 0.043      ; 5.727      ;
; -4.731 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]              ; clock        ; clock       ; 1.000        ; 0.043      ; 5.727      ;
; -4.731 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]              ; clock        ; clock       ; 1.000        ; 0.043      ; 5.727      ;
; -4.731 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]              ; clock        ; clock       ; 1.000        ; 0.043      ; 5.727      ;
; -4.731 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]              ; clock        ; clock       ; 1.000        ; 0.043      ; 5.727      ;
; -4.731 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]              ; clock        ; clock       ; 1.000        ; 0.043      ; 5.727      ;
; -4.698 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.001      ; 5.735      ;
; -4.698 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.001      ; 5.735      ;
; -4.698 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.001      ; 5.735      ;
; -4.698 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]              ; clock        ; clock       ; 1.000        ; 0.044      ; 5.695      ;
; -4.698 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]              ; clock        ; clock       ; 1.000        ; 0.044      ; 5.695      ;
; -4.698 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]              ; clock        ; clock       ; 1.000        ; 0.044      ; 5.695      ;
; -4.698 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]              ; clock        ; clock       ; 1.000        ; 0.044      ; 5.695      ;
; -4.698 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]              ; clock        ; clock       ; 1.000        ; 0.044      ; 5.695      ;
; -4.698 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]              ; clock        ; clock       ; 1.000        ; 0.044      ; 5.695      ;
; -4.698 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]              ; clock        ; clock       ; 1.000        ; 0.044      ; 5.695      ;
; -4.698 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]              ; clock        ; clock       ; 1.000        ; 0.044      ; 5.695      ;
; -4.691 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.000      ; 5.727      ;
; -4.691 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.000      ; 5.727      ;
; -4.691 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.000      ; 5.727      ;
; -4.691 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]              ; clock        ; clock       ; 1.000        ; 0.043      ; 5.687      ;
; -4.691 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]              ; clock        ; clock       ; 1.000        ; 0.043      ; 5.687      ;
; -4.691 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]              ; clock        ; clock       ; 1.000        ; 0.043      ; 5.687      ;
; -4.691 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]              ; clock        ; clock       ; 1.000        ; 0.043      ; 5.687      ;
; -4.691 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]              ; clock        ; clock       ; 1.000        ; 0.043      ; 5.687      ;
; -4.691 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]              ; clock        ; clock       ; 1.000        ; 0.043      ; 5.687      ;
; -4.691 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]              ; clock        ; clock       ; 1.000        ; 0.043      ; 5.687      ;
; -4.691 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]              ; clock        ; clock       ; 1.000        ; 0.043      ; 5.687      ;
; -4.631 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.001      ; 5.668      ;
; -4.631 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.001      ; 5.668      ;
; -4.631 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.001      ; 5.668      ;
; -4.631 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]              ; clock        ; clock       ; 1.000        ; 0.044      ; 5.628      ;
; -4.631 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]              ; clock        ; clock       ; 1.000        ; 0.044      ; 5.628      ;
; -4.631 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]              ; clock        ; clock       ; 1.000        ; 0.044      ; 5.628      ;
; -4.631 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]              ; clock        ; clock       ; 1.000        ; 0.044      ; 5.628      ;
; -4.631 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]              ; clock        ; clock       ; 1.000        ; 0.044      ; 5.628      ;
; -4.631 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]              ; clock        ; clock       ; 1.000        ; 0.044      ; 5.628      ;
; -4.631 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]              ; clock        ; clock       ; 1.000        ; 0.044      ; 5.628      ;
; -4.631 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]              ; clock        ; clock       ; 1.000        ; 0.044      ; 5.628      ;
; -4.598 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.001      ; 5.635      ;
; -4.598 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.001      ; 5.635      ;
; -4.598 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.001      ; 5.635      ;
; -4.598 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]              ; clock        ; clock       ; 1.000        ; 0.044      ; 5.595      ;
; -4.598 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]              ; clock        ; clock       ; 1.000        ; 0.044      ; 5.595      ;
; -4.598 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]              ; clock        ; clock       ; 1.000        ; 0.044      ; 5.595      ;
; -4.598 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]              ; clock        ; clock       ; 1.000        ; 0.044      ; 5.595      ;
; -4.598 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]              ; clock        ; clock       ; 1.000        ; 0.044      ; 5.595      ;
; -4.598 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]              ; clock        ; clock       ; 1.000        ; 0.044      ; 5.595      ;
; -4.598 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]              ; clock        ; clock       ; 1.000        ; 0.044      ; 5.595      ;
; -4.598 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]              ; clock        ; clock       ; 1.000        ; 0.044      ; 5.595      ;
; -4.579 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.000      ; 5.615      ;
; -4.579 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.000      ; 5.615      ;
; -4.579 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.000      ; 5.615      ;
; -4.579 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]              ; clock        ; clock       ; 1.000        ; 0.043      ; 5.575      ;
; -4.579 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]              ; clock        ; clock       ; 1.000        ; 0.043      ; 5.575      ;
; -4.579 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]              ; clock        ; clock       ; 1.000        ; 0.043      ; 5.575      ;
; -4.579 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]              ; clock        ; clock       ; 1.000        ; 0.043      ; 5.575      ;
; -4.579 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]              ; clock        ; clock       ; 1.000        ; 0.043      ; 5.575      ;
; -4.579 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]              ; clock        ; clock       ; 1.000        ; 0.043      ; 5.575      ;
; -4.579 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]              ; clock        ; clock       ; 1.000        ; 0.043      ; 5.575      ;
; -4.579 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]              ; clock        ; clock       ; 1.000        ; 0.043      ; 5.575      ;
; -4.568 ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[0]              ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[0]              ; clock        ; clock       ; 1.000        ; 0.000      ; 5.604      ;
; -4.527 ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[2]              ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[0]              ; clock        ; clock       ; 1.000        ; -0.002     ; 5.561      ;
; -4.501 ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[3]              ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[0]              ; clock        ; clock       ; 1.000        ; -0.002     ; 5.535      ;
; -4.472 ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[6]              ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[0]              ; clock        ; clock       ; 1.000        ; -0.002     ; 5.506      ;
; -4.456 ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[1]              ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[0]              ; clock        ; clock       ; 1.000        ; -0.002     ; 5.490      ;
; -4.426 ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[4]              ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[0]              ; clock        ; clock       ; 1.000        ; -0.002     ; 5.460      ;
; -4.407 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.001      ; 5.444      ;
; -4.407 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.001      ; 5.444      ;
; -4.407 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.001      ; 5.444      ;
; -4.407 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]              ; clock        ; clock       ; 1.000        ; 0.044      ; 5.404      ;
; -4.407 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]              ; clock        ; clock       ; 1.000        ; 0.044      ; 5.404      ;
; -4.407 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]              ; clock        ; clock       ; 1.000        ; 0.044      ; 5.404      ;
; -4.407 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]              ; clock        ; clock       ; 1.000        ; 0.044      ; 5.404      ;
; -4.407 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]              ; clock        ; clock       ; 1.000        ; 0.044      ; 5.404      ;
; -4.407 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]              ; clock        ; clock       ; 1.000        ; 0.044      ; 5.404      ;
; -4.407 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]              ; clock        ; clock       ; 1.000        ; 0.044      ; 5.404      ;
; -4.407 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]              ; clock        ; clock       ; 1.000        ; 0.044      ; 5.404      ;
; -4.367 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.000      ; 5.403      ;
; -4.367 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.000      ; 5.403      ;
; -4.367 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.000      ; 5.403      ;
; -4.367 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.000      ; 5.403      ;
; -4.367 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.000      ; 5.403      ;
; -4.359 ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[0]              ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[1]              ; clock        ; clock       ; 1.000        ; 0.002      ; 5.397      ;
+--------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'central_logic:p4|state.DO_RESET'                                                                                                                                                        ;
+--------+-------------------------------------------+------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                  ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.609 ; scancode_decoder:p2|keyevent.KEY_DIV~reg0 ; central_logic:p4|next_operator.DIV_335   ; clock                           ; central_logic:p4|state.DO_RESET ; 0.500        ; 1.532      ; 1.591      ;
; -0.411 ; scancode_decoder:p2|keyevent.KEY_SUB~reg0 ; central_logic:p4|next_operator.ADD_374   ; clock                           ; central_logic:p4|state.DO_RESET ; 0.500        ; 1.644      ; 1.569      ;
; -0.369 ; scancode_decoder:p2|keyevent.KEY_NUM~reg0 ; central_logic:p4|next_operator.ADD_374   ; clock                           ; central_logic:p4|state.DO_RESET ; 0.500        ; 1.644      ; 1.527      ;
; -0.240 ; scancode_decoder:p2|keyevent.KEY_DIV~reg0 ; central_logic:p4|next_operator.ADD_374   ; clock                           ; central_logic:p4|state.DO_RESET ; 0.500        ; 1.644      ; 1.398      ;
; -0.185 ; scancode_decoder:p2|keyevent.KEY_MUL~reg0 ; central_logic:p4|next_operator.MUL_348   ; clock                           ; central_logic:p4|state.DO_RESET ; 0.500        ; 1.532      ; 1.377      ;
; -0.058 ; scancode_decoder:p2|keyevent.KEY_SUB~reg0 ; central_logic:p4|next_operator.SUB_361   ; clock                           ; central_logic:p4|state.DO_RESET ; 0.500        ; 1.531      ; 1.257      ;
; -0.056 ; scancode_decoder:p2|keyevent.KEY_MUL~reg0 ; central_logic:p4|next_operator.ADD_374   ; clock                           ; central_logic:p4|state.DO_RESET ; 0.500        ; 1.644      ; 1.214      ;
; 0.028  ; scancode_decoder:p2|keyevent.KEY_NUM~reg0 ; central_logic:p4|next_operator.UNDEF_387 ; clock                           ; central_logic:p4|state.DO_RESET ; 0.500        ; 1.647      ; 1.133      ;
; 2.073  ; central_logic:p4|state.DO_RESET           ; central_logic:p4|next_operator.DIV_335   ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET ; 0.500        ; 4.209      ; 1.836      ;
; 2.290  ; central_logic:p4|state.DO_RESET           ; central_logic:p4|next_operator.ADD_374   ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET ; 0.500        ; 4.321      ; 1.795      ;
; 2.573  ; central_logic:p4|state.DO_RESET           ; central_logic:p4|next_operator.DIV_335   ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET ; 1.000        ; 4.209      ; 1.836      ;
; 2.632  ; central_logic:p4|state.DO_RESET           ; central_logic:p4|next_operator.SUB_361   ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET ; 0.500        ; 4.208      ; 1.494      ;
; 2.687  ; central_logic:p4|state.DO_RESET           ; central_logic:p4|next_operator.UNDEF_387 ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET ; 0.500        ; 4.324      ; 1.401      ;
; 2.790  ; central_logic:p4|state.DO_RESET           ; central_logic:p4|next_operator.ADD_374   ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET ; 1.000        ; 4.321      ; 1.795      ;
; 2.851  ; central_logic:p4|state.DO_RESET           ; central_logic:p4|next_operator.MUL_348   ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET ; 0.500        ; 4.209      ; 1.268      ;
; 3.132  ; central_logic:p4|state.DO_RESET           ; central_logic:p4|next_operator.SUB_361   ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET ; 1.000        ; 4.208      ; 1.494      ;
; 3.187  ; central_logic:p4|state.DO_RESET           ; central_logic:p4|next_operator.UNDEF_387 ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET ; 1.000        ; 4.324      ; 1.401      ;
; 3.351  ; central_logic:p4|state.DO_RESET           ; central_logic:p4|next_operator.MUL_348   ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET ; 1.000        ; 4.209      ; 1.268      ;
+--------+-------------------------------------------+------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'central_logic:p4|state.DO_RESET'                                                                                                                                                         ;
+--------+-------------------------------------------+------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                  ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -3.191 ; central_logic:p4|state.DO_RESET           ; central_logic:p4|next_operator.MUL_348   ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET ; 0.000        ; 4.209      ; 1.268      ;
; -3.173 ; central_logic:p4|state.DO_RESET           ; central_logic:p4|next_operator.UNDEF_387 ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET ; 0.000        ; 4.324      ; 1.401      ;
; -2.964 ; central_logic:p4|state.DO_RESET           ; central_logic:p4|next_operator.SUB_361   ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET ; 0.000        ; 4.208      ; 1.494      ;
; -2.776 ; central_logic:p4|state.DO_RESET           ; central_logic:p4|next_operator.ADD_374   ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET ; 0.000        ; 4.321      ; 1.795      ;
; -2.691 ; central_logic:p4|state.DO_RESET           ; central_logic:p4|next_operator.MUL_348   ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET ; -0.500       ; 4.209      ; 1.268      ;
; -2.673 ; central_logic:p4|state.DO_RESET           ; central_logic:p4|next_operator.UNDEF_387 ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET ; -0.500       ; 4.324      ; 1.401      ;
; -2.623 ; central_logic:p4|state.DO_RESET           ; central_logic:p4|next_operator.DIV_335   ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET ; 0.000        ; 4.209      ; 1.836      ;
; -2.464 ; central_logic:p4|state.DO_RESET           ; central_logic:p4|next_operator.SUB_361   ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET ; -0.500       ; 4.208      ; 1.494      ;
; -2.276 ; central_logic:p4|state.DO_RESET           ; central_logic:p4|next_operator.ADD_374   ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET ; -0.500       ; 4.321      ; 1.795      ;
; -2.123 ; central_logic:p4|state.DO_RESET           ; central_logic:p4|next_operator.DIV_335   ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET ; -0.500       ; 4.209      ; 1.836      ;
; -0.014 ; scancode_decoder:p2|keyevent.KEY_NUM~reg0 ; central_logic:p4|next_operator.UNDEF_387 ; clock                           ; central_logic:p4|state.DO_RESET ; -0.500       ; 1.647      ; 1.133      ;
; 0.070  ; scancode_decoder:p2|keyevent.KEY_MUL~reg0 ; central_logic:p4|next_operator.ADD_374   ; clock                           ; central_logic:p4|state.DO_RESET ; -0.500       ; 1.644      ; 1.214      ;
; 0.226  ; scancode_decoder:p2|keyevent.KEY_SUB~reg0 ; central_logic:p4|next_operator.SUB_361   ; clock                           ; central_logic:p4|state.DO_RESET ; -0.500       ; 1.531      ; 1.257      ;
; 0.254  ; scancode_decoder:p2|keyevent.KEY_DIV~reg0 ; central_logic:p4|next_operator.ADD_374   ; clock                           ; central_logic:p4|state.DO_RESET ; -0.500       ; 1.644      ; 1.398      ;
; 0.345  ; scancode_decoder:p2|keyevent.KEY_MUL~reg0 ; central_logic:p4|next_operator.MUL_348   ; clock                           ; central_logic:p4|state.DO_RESET ; -0.500       ; 1.532      ; 1.377      ;
; 0.383  ; scancode_decoder:p2|keyevent.KEY_NUM~reg0 ; central_logic:p4|next_operator.ADD_374   ; clock                           ; central_logic:p4|state.DO_RESET ; -0.500       ; 1.644      ; 1.527      ;
; 0.425  ; scancode_decoder:p2|keyevent.KEY_SUB~reg0 ; central_logic:p4|next_operator.ADD_374   ; clock                           ; central_logic:p4|state.DO_RESET ; -0.500       ; 1.644      ; 1.569      ;
; 0.559  ; scancode_decoder:p2|keyevent.KEY_DIV~reg0 ; central_logic:p4|next_operator.DIV_335   ; clock                           ; central_logic:p4|state.DO_RESET ; -0.500       ; 1.532      ; 1.591      ;
+--------+-------------------------------------------+------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------+---------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                             ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+---------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -1.770 ; central_logic:p4|state.DO_RESET                        ; central_logic:p4|state.INPUT_OP1                                    ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 2.981      ; 1.727      ;
; -1.270 ; central_logic:p4|state.DO_RESET                        ; central_logic:p4|state.INPUT_OP1                                    ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 2.981      ; 1.727      ;
; 0.391  ; keyboard:p1|counter[7]                                 ; keyboard:p1|counter[7]                                              ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; keyboard:p1|counter[6]                                 ; keyboard:p1|counter[6]                                              ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; keyboard:p1|counter[11]                                ; keyboard:p1|counter[11]                                             ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; keyboard:p1|counter[9]                                 ; keyboard:p1|counter[9]                                              ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; keyboard:p1|counter[8]                                 ; keyboard:p1|counter[8]                                              ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; keyboard:p1|counter[10]                                ; keyboard:p1|counter[10]                                             ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; keyboard:p1|counter[12]                                ; keyboard:p1|counter[12]                                             ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; keyboard:p1|counter[13]                                ; keyboard:p1|counter[13]                                             ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; keyboard:p1|counter[14]                                ; keyboard:p1|counter[14]                                             ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; keyboard:p1|counter[15]                                ; keyboard:p1|counter[15]                                             ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; keyboard:p1|counter[0]                                 ; keyboard:p1|counter[0]                                              ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; keyboard:p1|counter[16]                                ; keyboard:p1|counter[16]                                             ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; keyboard:p1|counter[17]                                ; keyboard:p1|counter[17]                                             ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; keyboard:p1|counter[18]                                ; keyboard:p1|counter[18]                                             ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; keyboard:p1|counter[19]                                ; keyboard:p1|counter[19]                                             ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; keyboard:p1|counter[20]                                ; keyboard:p1|counter[20]                                             ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; keyboard:p1|counter[21]                                ; keyboard:p1|counter[21]                                             ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; keyboard:p1|counter[22]                                ; keyboard:p1|counter[22]                                             ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; keyboard:p1|counter[23]                                ; keyboard:p1|counter[23]                                             ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; keyboard:p1|counter[24]                                ; keyboard:p1|counter[24]                                             ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; keyboard:p1|counter[25]                                ; keyboard:p1|counter[25]                                             ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; keyboard:p1|counter[26]                                ; keyboard:p1|counter[26]                                             ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; keyboard:p1|counter[27]                                ; keyboard:p1|counter[27]                                             ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; keyboard:p1|counter[28]                                ; keyboard:p1|counter[28]                                             ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; keyboard:p1|counter[29]                                ; keyboard:p1|counter[29]                                             ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; keyboard:p1|counter[30]                                ; keyboard:p1|counter[30]                                             ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; keyboard:p1|counter[31]                                ; keyboard:p1|counter[31]                                             ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; keyboard:p1|state.IDLE                                 ; keyboard:p1|state.IDLE                                              ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; keyboard:p1|state.DATA                                 ; keyboard:p1|state.DATA                                              ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; keyboard:p1|char_code_s[7]                             ; keyboard:p1|char_code_s[7]                                          ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; keyboard:p1|char_code_s[6]                             ; keyboard:p1|char_code_s[6]                                          ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; keyboard:p1|char_code_s[5]                             ; keyboard:p1|char_code_s[5]                                          ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; keyboard:p1|char_code_s[4]                             ; keyboard:p1|char_code_s[4]                                          ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; keyboard:p1|char_code_s[3]                             ; keyboard:p1|char_code_s[3]                                          ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; keyboard:p1|char_code_s[2]                             ; keyboard:p1|char_code_s[2]                                          ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; keyboard:p1|char_code_s[1]                             ; keyboard:p1|char_code_s[1]                                          ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; keyboard:p1|char_code_s[0]                             ; keyboard:p1|char_code_s[0]                                          ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; keyboard:p1|parity_bit                                 ; keyboard:p1|parity_bit                                              ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; scancode_decoder:p2|state.new_code                     ; scancode_decoder:p2|state.new_code                                  ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; scancode_decoder:p2|state.break                        ; scancode_decoder:p2|state.break                                     ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; scancode_decoder:p2|state.idle                         ; scancode_decoder:p2|state.idle                                      ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; scancode_decoder:p2|state.hold                         ; scancode_decoder:p2|state.hold                                      ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; central_logic:p4|state.INPUT_OP2                       ; central_logic:p4|state.INPUT_OP2                                    ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; central_logic:p4|state.FINISHED                        ; central_logic:p4|state.FINISHED                                     ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; central_logic:p4|state.INPUT_OP1                       ; central_logic:p4|state.INPUT_OP1                                    ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.544  ; keyboard:p1|state.STOP                                 ; keyboard:p1|counter[0]                                              ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.810      ;
; 0.546  ; keyboard:p1|state.STOP                                 ; keyboard:p1|parity_bit                                              ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.812      ;
; 0.679  ; keyboard:p1|state.PARITY                               ; keyboard:p1|state.STOP                                              ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.945      ;
; 0.805  ; keyboard:p1|char_code_s[6]                             ; keyboard:p1|char_code_s[5]                                          ; clock                           ; clock       ; 0.000        ; 0.000      ; 1.071      ;
; 0.811  ; keyboard:p1|char_code_s[5]                             ; keyboard:p1|char_code_s[4]                                          ; clock                           ; clock       ; 0.000        ; 0.000      ; 1.077      ;
; 0.814  ; keyboard:p1|state.PARITY                               ; keyboard:p1|counter[0]                                              ; clock                           ; clock       ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; keyboard:p1|state.STOP                                 ; keyboard:p1|state.IDLE                                              ; clock                           ; clock       ; 0.000        ; 0.000      ; 1.080      ;
; 0.822  ; keyboard:p1|state.DATA                                 ; keyboard:p1|state.PARITY                                            ; clock                           ; clock       ; 0.000        ; 0.000      ; 1.088      ;
; 0.822  ; scancode_decoder:p2|state.hold                         ; scancode_decoder:p2|state.break                                     ; clock                           ; clock       ; 0.000        ; 0.000      ; 1.088      ;
; 0.824  ; scancode_decoder:p2|state.break                        ; scancode_decoder:p2|state.idle                                      ; clock                           ; clock       ; 0.000        ; 0.000      ; 1.090      ;
; 0.840  ; keyboard:p1|char_code_s[1]                             ; keyboard:p1|char_code_s[0]                                          ; clock                           ; clock       ; 0.000        ; 0.000      ; 1.106      ;
; 0.847  ; keyboard:p1|state.DATA                                 ; keyboard:p1|char_code_s[7]                                          ; clock                           ; clock       ; 0.000        ; 0.000      ; 1.113      ;
; 0.940  ; scancode_decoder:p2|keydigit[0]                        ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ; clock                           ; clock       ; 0.000        ; -0.001     ; 1.205      ;
; 0.954  ; keyboard:p1|oneshot:U1|signal_state                    ; keyboard:p1|char_code_s[1]                                          ; clock                           ; clock       ; 0.000        ; 0.000      ; 1.220      ;
; 0.954  ; keyboard:p1|oneshot:U1|signal_state                    ; keyboard:p1|char_code_s[0]                                          ; clock                           ; clock       ; 0.000        ; 0.000      ; 1.220      ;
; 0.967  ; scancode_decoder:p2|keyevent.KEY_MUL~reg0              ; central_logic:p4|state.INPUT_OP2                                    ; clock                           ; clock       ; 0.000        ; 0.000      ; 1.233      ;
; 0.979  ; keyboard:p1|char_code_s[4]                             ; keyboard:p1|char_code_s[3]                                          ; clock                           ; clock       ; 0.000        ; 0.000      ; 1.245      ;
; 1.013  ; central_logic:p4|state.FINISHED                        ; central_logic:p4|state.DO_RESET                                     ; clock                           ; clock       ; 0.000        ; 0.000      ; 1.279      ;
; 1.026  ; keyboard:p1|state.DATA                                 ; keyboard:p1|counter[16]                                             ; clock                           ; clock       ; 0.000        ; 0.000      ; 1.292      ;
; 1.033  ; keyboard:p1|char_code_s[2]                             ; keyboard:p1|char_code_s[1]                                          ; clock                           ; clock       ; 0.000        ; 0.000      ; 1.299      ;
; 1.041  ; scancode_decoder:p2|keydigit[1]                        ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[1]              ; clock                           ; clock       ; 0.000        ; -0.004     ; 1.303      ;
; 1.121  ; scancode_decoder:p2|keyevent.KEY_DIV~reg0              ; central_logic:p4|state.INPUT_OP2                                    ; clock                           ; clock       ; 0.000        ; 0.000      ; 1.387      ;
; 1.124  ; keyboard:p1|oneshot:U1|signal_state                    ; keyboard:p1|char_code_s[6]                                          ; clock                           ; clock       ; 0.000        ; 0.000      ; 1.390      ;
; 1.124  ; keyboard:p1|oneshot:U1|signal_state                    ; keyboard:p1|char_code_s[5]                                          ; clock                           ; clock       ; 0.000        ; 0.000      ; 1.390      ;
; 1.124  ; keyboard:p1|oneshot:U1|signal_state                    ; keyboard:p1|char_code_s[4]                                          ; clock                           ; clock       ; 0.000        ; 0.000      ; 1.390      ;
; 1.124  ; keyboard:p1|oneshot:U1|signal_state                    ; keyboard:p1|char_code_s[3]                                          ; clock                           ; clock       ; 0.000        ; 0.000      ; 1.390      ;
; 1.124  ; keyboard:p1|oneshot:U1|signal_state                    ; keyboard:p1|char_code_s[2]                                          ; clock                           ; clock       ; 0.000        ; 0.000      ; 1.390      ;
; 1.231  ; keyboard:p1|char_code_s[3]                             ; keyboard:p1|char_code_s[2]                                          ; clock                           ; clock       ; 0.000        ; 0.000      ; 1.497      ;
; 1.231  ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[0] ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[1]              ; clock                           ; clock       ; 0.000        ; 0.002      ; 1.499      ;
; 1.245  ; scancode_decoder:p2|state.hold                         ; scancode_decoder:p2|state.new_code                                  ; clock                           ; clock       ; 0.000        ; 0.000      ; 1.511      ;
; 1.269  ; keyboard:p1|state.DATA                                 ; keyboard:p1|char_code_s[0]                                          ; clock                           ; clock       ; 0.000        ; -0.002     ; 1.533      ;
; 1.272  ; keyboard:p1|state.DATA                                 ; keyboard:p1|char_code_s[1]                                          ; clock                           ; clock       ; 0.000        ; -0.002     ; 1.536      ;
; 1.301  ; keyboard:p1|state.DATA                                 ; keyboard:p1|char_code_s[2]                                          ; clock                           ; clock       ; 0.000        ; -0.002     ; 1.565      ;
; 1.303  ; keyboard:p1|state.DATA                                 ; keyboard:p1|char_code_s[4]                                          ; clock                           ; clock       ; 0.000        ; -0.002     ; 1.567      ;
; 1.307  ; keyboard:p1|state.DATA                                 ; keyboard:p1|char_code_s[6]                                          ; clock                           ; clock       ; 0.000        ; -0.002     ; 1.571      ;
; 1.307  ; keyboard:p1|state.DATA                                 ; keyboard:p1|char_code_s[5]                                          ; clock                           ; clock       ; 0.000        ; -0.002     ; 1.571      ;
; 1.307  ; keyboard:p1|state.DATA                                 ; keyboard:p1|char_code_s[3]                                          ; clock                           ; clock       ; 0.000        ; -0.002     ; 1.571      ;
; 1.316  ; scancode_decoder:p2|state.new_code                     ; scancode_decoder:p2|state.hold                                      ; clock                           ; clock       ; 0.000        ; 0.000      ; 1.582      ;
; 1.334  ; keyboard:p1|state.PARITY                               ; keyboard:p1|parity_bit                                              ; clock                           ; clock       ; 0.000        ; 0.000      ; 1.600      ;
; 1.348  ; keyboard:p1|state.DATA                                 ; keyboard:p1|counter[13]                                             ; clock                           ; clock       ; 0.000        ; 0.000      ; 1.614      ;
; 1.349  ; keyboard:p1|state.DATA                                 ; keyboard:p1|counter[14]                                             ; clock                           ; clock       ; 0.000        ; 0.000      ; 1.615      ;
; 1.350  ; keyboard:p1|oneshot:U1|signal_state                    ; keyboard:p1|counter[16]                                             ; clock                           ; clock       ; 0.000        ; 0.002      ; 1.618      ;
; 1.350  ; keyboard:p1|oneshot:U1|signal_state                    ; keyboard:p1|counter[17]                                             ; clock                           ; clock       ; 0.000        ; 0.002      ; 1.618      ;
; 1.350  ; keyboard:p1|oneshot:U1|signal_state                    ; keyboard:p1|counter[18]                                             ; clock                           ; clock       ; 0.000        ; 0.002      ; 1.618      ;
; 1.350  ; keyboard:p1|oneshot:U1|signal_state                    ; keyboard:p1|counter[19]                                             ; clock                           ; clock       ; 0.000        ; 0.002      ; 1.618      ;
; 1.350  ; keyboard:p1|oneshot:U1|signal_state                    ; keyboard:p1|counter[24]                                             ; clock                           ; clock       ; 0.000        ; 0.002      ; 1.618      ;
; 1.350  ; keyboard:p1|oneshot:U1|signal_state                    ; keyboard:p1|counter[25]                                             ; clock                           ; clock       ; 0.000        ; 0.002      ; 1.618      ;
; 1.350  ; keyboard:p1|oneshot:U1|signal_state                    ; keyboard:p1|counter[26]                                             ; clock                           ; clock       ; 0.000        ; 0.002      ; 1.618      ;
; 1.350  ; keyboard:p1|oneshot:U1|signal_state                    ; keyboard:p1|counter[27]                                             ; clock                           ; clock       ; 0.000        ; 0.002      ; 1.618      ;
; 1.350  ; keyboard:p1|oneshot:U1|signal_state                    ; keyboard:p1|counter[28]                                             ; clock                           ; clock       ; 0.000        ; 0.002      ; 1.618      ;
; 1.350  ; keyboard:p1|oneshot:U1|signal_state                    ; keyboard:p1|counter[29]                                             ; clock                           ; clock       ; 0.000        ; 0.002      ; 1.618      ;
; 1.350  ; keyboard:p1|oneshot:U1|signal_state                    ; keyboard:p1|counter[30]                                             ; clock                           ; clock       ; 0.000        ; 0.002      ; 1.618      ;
; 1.350  ; keyboard:p1|oneshot:U1|signal_state                    ; keyboard:p1|counter[31]                                             ; clock                           ; clock       ; 0.000        ; 0.002      ; 1.618      ;
+--------+--------------------------------------------------------+---------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clock'                                                                                                                                                                           ;
+-------+---------------------------------+---------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                                             ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; 0.979 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 2.725      ; 2.449      ;
; 0.979 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 2.725      ; 2.449      ;
; 0.979 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 2.725      ; 2.449      ;
; 0.979 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 2.725      ; 2.449      ;
; 0.979 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 2.725      ; 2.449      ;
; 0.979 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 2.725      ; 2.449      ;
; 0.979 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 2.725      ; 2.449      ;
; 0.979 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 2.725      ; 2.449      ;
; 1.245 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[1]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 2.672      ; 2.213      ;
; 1.245 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[2]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 2.672      ; 2.213      ;
; 1.245 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[3]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 2.672      ; 2.213      ;
; 1.245 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[4]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 2.672      ; 2.213      ;
; 1.245 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[5]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 2.672      ; 2.213      ;
; 1.245 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[6]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 2.672      ; 2.213      ;
; 1.245 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[7]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 2.672      ; 2.213      ;
; 1.258 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[0]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 2.670      ; 2.198      ;
; 1.278 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 2.681      ; 2.189      ;
; 1.278 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 2.681      ; 2.189      ;
; 1.278 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 2.681      ; 2.189      ;
; 1.278 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 2.681      ; 2.189      ;
; 1.278 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 2.681      ; 2.189      ;
; 1.280 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 2.682      ; 2.188      ;
; 1.280 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 2.682      ; 2.188      ;
; 1.280 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 2.682      ; 2.188      ;
; 1.282 ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.INPUT_OP1                                    ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 2.981      ; 2.485      ;
; 1.479 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]              ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 2.725      ; 2.449      ;
; 1.479 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]              ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 2.725      ; 2.449      ;
; 1.479 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]              ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 2.725      ; 2.449      ;
; 1.479 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]              ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 2.725      ; 2.449      ;
; 1.479 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]              ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 2.725      ; 2.449      ;
; 1.479 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]              ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 2.725      ; 2.449      ;
; 1.479 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]              ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 2.725      ; 2.449      ;
; 1.479 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]              ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 2.725      ; 2.449      ;
; 1.712 ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.INPUT_OP2                                    ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 2.677      ; 1.751      ;
; 1.712 ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.FINISHED                                     ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 2.677      ; 1.751      ;
; 1.712 ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET                                     ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 2.677      ; 1.751      ;
; 1.745 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[1]              ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 2.672      ; 2.213      ;
; 1.745 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[2]              ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 2.672      ; 2.213      ;
; 1.745 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[3]              ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 2.672      ; 2.213      ;
; 1.745 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[4]              ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 2.672      ; 2.213      ;
; 1.745 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[5]              ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 2.672      ; 2.213      ;
; 1.745 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[6]              ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 2.672      ; 2.213      ;
; 1.745 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[7]              ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 2.672      ; 2.213      ;
; 1.758 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[0]              ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 2.670      ; 2.198      ;
; 1.778 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 2.681      ; 2.189      ;
; 1.778 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 2.681      ; 2.189      ;
; 1.778 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 2.681      ; 2.189      ;
; 1.778 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 2.681      ; 2.189      ;
; 1.778 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 2.681      ; 2.189      ;
; 1.780 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 2.682      ; 2.188      ;
; 1.780 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 2.682      ; 2.188      ;
; 1.780 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 2.682      ; 2.188      ;
; 1.782 ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.INPUT_OP1                                    ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 2.981      ; 2.485      ;
; 2.212 ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.INPUT_OP2                                    ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 2.677      ; 1.751      ;
; 2.212 ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.FINISHED                                     ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 2.677      ; 1.751      ;
; 2.212 ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET                                     ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 2.677      ; 1.751      ;
+-------+---------------------------------+---------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clock'                                                                                                                                                                             ;
+--------+---------------------------------+---------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                                                             ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -1.442 ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.INPUT_OP2                                    ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 2.677      ; 1.751      ;
; -1.442 ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.FINISHED                                     ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 2.677      ; 1.751      ;
; -1.442 ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET                                     ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 2.677      ; 1.751      ;
; -1.012 ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.INPUT_OP1                                    ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 2.981      ; 2.485      ;
; -1.010 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 2.682      ; 2.188      ;
; -1.010 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 2.682      ; 2.188      ;
; -1.010 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 2.682      ; 2.188      ;
; -1.008 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 2.681      ; 2.189      ;
; -1.008 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 2.681      ; 2.189      ;
; -1.008 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 2.681      ; 2.189      ;
; -1.008 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 2.681      ; 2.189      ;
; -1.008 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 2.681      ; 2.189      ;
; -0.988 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[0]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 2.670      ; 2.198      ;
; -0.975 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[1]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 2.672      ; 2.213      ;
; -0.975 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[2]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 2.672      ; 2.213      ;
; -0.975 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[3]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 2.672      ; 2.213      ;
; -0.975 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[4]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 2.672      ; 2.213      ;
; -0.975 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[5]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 2.672      ; 2.213      ;
; -0.975 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[6]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 2.672      ; 2.213      ;
; -0.975 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[7]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 2.672      ; 2.213      ;
; -0.942 ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.INPUT_OP2                                    ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 2.677      ; 1.751      ;
; -0.942 ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.FINISHED                                     ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 2.677      ; 1.751      ;
; -0.942 ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET                                     ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 2.677      ; 1.751      ;
; -0.636 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 2.725      ; 2.449      ;
; -0.636 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 2.725      ; 2.449      ;
; -0.636 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 2.725      ; 2.449      ;
; -0.636 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 2.725      ; 2.449      ;
; -0.636 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 2.725      ; 2.449      ;
; -0.636 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 2.725      ; 2.449      ;
; -0.636 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 2.725      ; 2.449      ;
; -0.636 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 2.725      ; 2.449      ;
; -0.512 ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.INPUT_OP1                                    ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 2.981      ; 2.485      ;
; -0.510 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 2.682      ; 2.188      ;
; -0.510 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 2.682      ; 2.188      ;
; -0.510 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 2.682      ; 2.188      ;
; -0.508 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 2.681      ; 2.189      ;
; -0.508 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 2.681      ; 2.189      ;
; -0.508 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 2.681      ; 2.189      ;
; -0.508 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 2.681      ; 2.189      ;
; -0.508 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 2.681      ; 2.189      ;
; -0.488 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[0]              ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 2.670      ; 2.198      ;
; -0.475 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[1]              ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 2.672      ; 2.213      ;
; -0.475 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[2]              ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 2.672      ; 2.213      ;
; -0.475 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[3]              ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 2.672      ; 2.213      ;
; -0.475 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[4]              ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 2.672      ; 2.213      ;
; -0.475 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[5]              ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 2.672      ; 2.213      ;
; -0.475 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[6]              ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 2.672      ; 2.213      ;
; -0.475 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[7]              ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 2.672      ; 2.213      ;
; -0.136 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]              ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 2.725      ; 2.449      ;
; -0.136 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]              ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 2.725      ; 2.449      ;
; -0.136 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]              ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 2.725      ; 2.449      ;
; -0.136 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]              ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 2.725      ; 2.449      ;
; -0.136 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]              ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 2.725      ; 2.449      ;
; -0.136 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]              ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 2.725      ; 2.449      ;
; -0.136 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]              ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 2.725      ; 2.449      ;
; -0.136 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]              ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 2.725      ; 2.449      ;
+--------+---------------------------------+---------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]              ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]              ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]              ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]~_Duplicate_1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]~_Duplicate_1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]~_Duplicate_1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]~_Duplicate_1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]~_Duplicate_1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]~_Duplicate_1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]~_Duplicate_1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]~_Duplicate_1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]~_Duplicate_1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]~_Duplicate_1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[5]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[5]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[6]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[6]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[7]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[7]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|state.DO_RESET                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|state.DO_RESET                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|state.FINISHED                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|state.FINISHED                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|state.INPUT_OP1                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|state.INPUT_OP1                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|state.INPUT_OP2                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|state.INPUT_OP2                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; keyboard:p1|char_code_s[0]                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; keyboard:p1|char_code_s[0]                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; keyboard:p1|char_code_s[1]                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; keyboard:p1|char_code_s[1]                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; keyboard:p1|char_code_s[2]                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; keyboard:p1|char_code_s[2]                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; keyboard:p1|char_code_s[3]                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; keyboard:p1|char_code_s[3]                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; keyboard:p1|char_code_s[4]                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; keyboard:p1|char_code_s[4]                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; keyboard:p1|char_code_s[5]                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; keyboard:p1|char_code_s[5]                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; keyboard:p1|char_code_s[6]                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; keyboard:p1|char_code_s[6]                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; keyboard:p1|char_code_s[7]                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; keyboard:p1|char_code_s[7]                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; keyboard:p1|counter[0]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; keyboard:p1|counter[0]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; keyboard:p1|counter[10]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; keyboard:p1|counter[10]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; keyboard:p1|counter[11]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; keyboard:p1|counter[11]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; keyboard:p1|counter[12]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; keyboard:p1|counter[12]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; keyboard:p1|counter[13]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; keyboard:p1|counter[13]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; keyboard:p1|counter[14]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; keyboard:p1|counter[14]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; keyboard:p1|counter[15]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; keyboard:p1|counter[15]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; keyboard:p1|counter[16]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; keyboard:p1|counter[16]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; keyboard:p1|counter[17]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; keyboard:p1|counter[17]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; keyboard:p1|counter[18]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; keyboard:p1|counter[18]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; keyboard:p1|counter[19]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; keyboard:p1|counter[19]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; keyboard:p1|counter[1]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; keyboard:p1|counter[1]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; keyboard:p1|counter[20]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; keyboard:p1|counter[20]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; keyboard:p1|counter[21]                                             ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'central_logic:p4|state.DO_RESET'                                                                                  ;
+-------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; central_logic:p4|state.DO_RESET ; Fall       ; central_logic:p4|next_operator.ADD_374   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; central_logic:p4|state.DO_RESET ; Fall       ; central_logic:p4|next_operator.ADD_374   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; central_logic:p4|state.DO_RESET ; Fall       ; central_logic:p4|next_operator.DIV_335   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; central_logic:p4|state.DO_RESET ; Fall       ; central_logic:p4|next_operator.DIV_335   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; central_logic:p4|state.DO_RESET ; Fall       ; central_logic:p4|next_operator.MUL_348   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; central_logic:p4|state.DO_RESET ; Fall       ; central_logic:p4|next_operator.MUL_348   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; central_logic:p4|state.DO_RESET ; Fall       ; central_logic:p4|next_operator.SUB_361   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; central_logic:p4|state.DO_RESET ; Fall       ; central_logic:p4|next_operator.SUB_361   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; central_logic:p4|state.DO_RESET ; Fall       ; central_logic:p4|next_operator.UNDEF_387 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; central_logic:p4|state.DO_RESET ; Fall       ; central_logic:p4|next_operator.UNDEF_387 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; central_logic:p4|state.DO_RESET ; Rise       ; p4|Selector12~1clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; central_logic:p4|state.DO_RESET ; Rise       ; p4|Selector12~1clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; central_logic:p4|state.DO_RESET ; Rise       ; p4|Selector12~1clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; central_logic:p4|state.DO_RESET ; Rise       ; p4|Selector12~1clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; central_logic:p4|state.DO_RESET ; Rise       ; p4|Selector12~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; central_logic:p4|state.DO_RESET ; Rise       ; p4|Selector12~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; central_logic:p4|state.DO_RESET ; Rise       ; p4|Selector12~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; central_logic:p4|state.DO_RESET ; Rise       ; p4|Selector12~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; central_logic:p4|state.DO_RESET ; Rise       ; p4|next_operator.ADD_374|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; central_logic:p4|state.DO_RESET ; Rise       ; p4|next_operator.ADD_374|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; central_logic:p4|state.DO_RESET ; Rise       ; p4|next_operator.DIV_335|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; central_logic:p4|state.DO_RESET ; Rise       ; p4|next_operator.DIV_335|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; central_logic:p4|state.DO_RESET ; Rise       ; p4|next_operator.MUL_348|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; central_logic:p4|state.DO_RESET ; Rise       ; p4|next_operator.MUL_348|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; central_logic:p4|state.DO_RESET ; Rise       ; p4|next_operator.SUB_361|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; central_logic:p4|state.DO_RESET ; Rise       ; p4|next_operator.SUB_361|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; central_logic:p4|state.DO_RESET ; Rise       ; p4|next_operator.UNDEF_387|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; central_logic:p4|state.DO_RESET ; Rise       ; p4|next_operator.UNDEF_387|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; central_logic:p4|state.DO_RESET ; Rise       ; p4|state.DO_RESET|regout                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; central_logic:p4|state.DO_RESET ; Rise       ; p4|state.DO_RESET|regout                 ;
+-------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ps2_data  ; clock      ; 4.793 ; 4.793 ; Rise       ; clock           ;
; reset     ; clock      ; 4.055 ; 4.055 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ps2_data  ; clock      ; -3.894 ; -3.894 ; Rise       ; clock           ;
; reset     ; clock      ; -3.825 ; -3.825 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-----------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port       ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------------+---------------------------------+--------+--------+------------+---------------------------------+
; sseg_disp_0[*]  ; central_logic:p4|state.DO_RESET ; 71.314 ; 71.314 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[0] ; central_logic:p4|state.DO_RESET ; 71.301 ; 71.301 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[1] ; central_logic:p4|state.DO_RESET ; 71.273 ; 71.273 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[2] ; central_logic:p4|state.DO_RESET ; 71.314 ; 71.314 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[3] ; central_logic:p4|state.DO_RESET ; 71.293 ; 71.293 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[4] ; central_logic:p4|state.DO_RESET ; 71.310 ; 71.310 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[5] ; central_logic:p4|state.DO_RESET ; 71.048 ; 71.048 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[6] ; central_logic:p4|state.DO_RESET ; 71.052 ; 71.052 ; Rise       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_1[*]  ; central_logic:p4|state.DO_RESET ; 55.998 ; 55.998 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[0] ; central_logic:p4|state.DO_RESET ; 55.998 ; 55.998 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[1] ; central_logic:p4|state.DO_RESET ; 55.415 ; 55.415 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[2] ; central_logic:p4|state.DO_RESET ; 55.603 ; 55.603 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[3] ; central_logic:p4|state.DO_RESET ; 55.009 ; 55.009 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[4] ; central_logic:p4|state.DO_RESET ; 55.632 ; 55.632 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[5] ; central_logic:p4|state.DO_RESET ; 54.907 ; 54.907 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[6] ; central_logic:p4|state.DO_RESET ; 55.638 ; 55.638 ; Rise       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_2[*]  ; central_logic:p4|state.DO_RESET ; 50.323 ; 50.323 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[0] ; central_logic:p4|state.DO_RESET ; 50.323 ; 50.323 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[1] ; central_logic:p4|state.DO_RESET ; 50.235 ; 50.235 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[2] ; central_logic:p4|state.DO_RESET ; 50.009 ; 50.009 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[3] ; central_logic:p4|state.DO_RESET ; 50.240 ; 50.240 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[4] ; central_logic:p4|state.DO_RESET ; 49.992 ; 49.992 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[5] ; central_logic:p4|state.DO_RESET ; 49.965 ; 49.965 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[6] ; central_logic:p4|state.DO_RESET ; 49.964 ; 49.964 ; Rise       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_3[*]  ; central_logic:p4|state.DO_RESET ; 35.801 ; 35.808 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[0] ; central_logic:p4|state.DO_RESET ; 35.766 ; 35.766 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[1] ; central_logic:p4|state.DO_RESET ; 35.507 ; 35.507 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[2] ; central_logic:p4|state.DO_RESET ; 35.549 ; 35.542 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[3] ; central_logic:p4|state.DO_RESET ; 35.509 ; 35.509 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[4] ; central_logic:p4|state.DO_RESET ; 35.538 ; 35.545 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[5] ; central_logic:p4|state.DO_RESET ; 35.745 ; 35.752 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[6] ; central_logic:p4|state.DO_RESET ; 35.801 ; 35.808 ; Rise       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_4[*]  ; central_logic:p4|state.DO_RESET ; 35.877 ; 35.877 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[0] ; central_logic:p4|state.DO_RESET ; 35.877 ; 35.877 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[1] ; central_logic:p4|state.DO_RESET ; 35.326 ; 35.326 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[2] ; central_logic:p4|state.DO_RESET ; 34.962 ; 34.962 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[3] ; central_logic:p4|state.DO_RESET ; 34.802 ; 34.802 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[4] ; central_logic:p4|state.DO_RESET ; 34.852 ; 34.852 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[5] ; central_logic:p4|state.DO_RESET ; 35.552 ; 35.552 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[6] ; central_logic:p4|state.DO_RESET ; 34.864 ; 34.864 ; Rise       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_5[*]  ; central_logic:p4|state.DO_RESET ; 20.051 ; 20.051 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[0] ; central_logic:p4|state.DO_RESET ; 18.969 ; 18.969 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[1] ; central_logic:p4|state.DO_RESET ; 18.701 ; 18.701 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[2] ; central_logic:p4|state.DO_RESET ; 19.341 ; 19.300 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[3] ; central_logic:p4|state.DO_RESET ; 20.051 ; 20.051 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[4] ; central_logic:p4|state.DO_RESET ; 18.879 ; 18.920 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[5] ; central_logic:p4|state.DO_RESET ; 18.680 ; 18.721 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[6] ; central_logic:p4|state.DO_RESET ; 18.832 ; 18.873 ; Rise       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_6[*]  ; central_logic:p4|state.DO_RESET ; 34.448 ; 34.448 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[0] ; central_logic:p4|state.DO_RESET ; 34.122 ; 34.122 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[1] ; central_logic:p4|state.DO_RESET ; 34.160 ; 34.160 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[2] ; central_logic:p4|state.DO_RESET ; 34.325 ; 34.325 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[3] ; central_logic:p4|state.DO_RESET ; 34.194 ; 34.194 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[4] ; central_logic:p4|state.DO_RESET ; 34.448 ; 34.448 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[5] ; central_logic:p4|state.DO_RESET ; 34.067 ; 34.067 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[6] ; central_logic:p4|state.DO_RESET ; 34.439 ; 34.439 ; Rise       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_7[*]  ; central_logic:p4|state.DO_RESET ; 20.114 ; 20.064 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[0] ; central_logic:p4|state.DO_RESET ; 19.829 ; 19.829 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[1] ; central_logic:p4|state.DO_RESET ; 19.832 ; 19.832 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[2] ; central_logic:p4|state.DO_RESET ; 19.744 ; 19.794 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[3] ; central_logic:p4|state.DO_RESET ; 19.792 ; 19.792 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[4] ; central_logic:p4|state.DO_RESET ; 19.803 ; 19.753 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[5] ; central_logic:p4|state.DO_RESET ; 20.114 ; 20.064 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[6] ; central_logic:p4|state.DO_RESET ; 19.823 ; 19.773 ; Rise       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_0[*]  ; central_logic:p4|state.DO_RESET ; 75.864 ; 75.864 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[0] ; central_logic:p4|state.DO_RESET ; 75.851 ; 75.851 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[1] ; central_logic:p4|state.DO_RESET ; 75.823 ; 75.823 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[2] ; central_logic:p4|state.DO_RESET ; 75.864 ; 75.864 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[3] ; central_logic:p4|state.DO_RESET ; 75.843 ; 75.843 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[4] ; central_logic:p4|state.DO_RESET ; 75.860 ; 75.860 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[5] ; central_logic:p4|state.DO_RESET ; 75.598 ; 75.598 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[6] ; central_logic:p4|state.DO_RESET ; 75.602 ; 75.602 ; Fall       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_1[*]  ; central_logic:p4|state.DO_RESET ; 60.548 ; 60.548 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[0] ; central_logic:p4|state.DO_RESET ; 60.548 ; 60.548 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[1] ; central_logic:p4|state.DO_RESET ; 59.965 ; 59.965 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[2] ; central_logic:p4|state.DO_RESET ; 60.153 ; 60.153 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[3] ; central_logic:p4|state.DO_RESET ; 59.559 ; 59.559 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[4] ; central_logic:p4|state.DO_RESET ; 60.182 ; 60.182 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[5] ; central_logic:p4|state.DO_RESET ; 59.457 ; 59.457 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[6] ; central_logic:p4|state.DO_RESET ; 60.188 ; 60.188 ; Fall       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_2[*]  ; central_logic:p4|state.DO_RESET ; 54.947 ; 54.947 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[0] ; central_logic:p4|state.DO_RESET ; 54.947 ; 54.947 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[1] ; central_logic:p4|state.DO_RESET ; 54.859 ; 54.859 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[2] ; central_logic:p4|state.DO_RESET ; 54.633 ; 54.633 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[3] ; central_logic:p4|state.DO_RESET ; 54.864 ; 54.864 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[4] ; central_logic:p4|state.DO_RESET ; 54.616 ; 54.616 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[5] ; central_logic:p4|state.DO_RESET ; 54.589 ; 54.589 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[6] ; central_logic:p4|state.DO_RESET ; 54.588 ; 54.588 ; Fall       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_3[*]  ; central_logic:p4|state.DO_RESET ; 40.432 ; 40.432 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[0] ; central_logic:p4|state.DO_RESET ; 40.390 ; 40.390 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[1] ; central_logic:p4|state.DO_RESET ; 40.131 ; 40.131 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[2] ; central_logic:p4|state.DO_RESET ; 40.173 ; 40.173 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[3] ; central_logic:p4|state.DO_RESET ; 40.133 ; 40.133 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[4] ; central_logic:p4|state.DO_RESET ; 40.169 ; 40.169 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[5] ; central_logic:p4|state.DO_RESET ; 40.376 ; 40.376 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[6] ; central_logic:p4|state.DO_RESET ; 40.432 ; 40.432 ; Fall       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_4[*]  ; central_logic:p4|state.DO_RESET ; 35.877 ; 35.877 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[0] ; central_logic:p4|state.DO_RESET ; 35.877 ; 35.877 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[1] ; central_logic:p4|state.DO_RESET ; 35.326 ; 35.326 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[2] ; central_logic:p4|state.DO_RESET ; 34.962 ; 34.962 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[3] ; central_logic:p4|state.DO_RESET ; 34.802 ; 34.802 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[4] ; central_logic:p4|state.DO_RESET ; 34.852 ; 34.852 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[5] ; central_logic:p4|state.DO_RESET ; 35.552 ; 35.552 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[6] ; central_logic:p4|state.DO_RESET ; 34.864 ; 34.864 ; Fall       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_5[*]  ; central_logic:p4|state.DO_RESET ; 20.051 ; 20.051 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[0] ; central_logic:p4|state.DO_RESET ; 18.969 ; 18.969 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[1] ; central_logic:p4|state.DO_RESET ; 18.701 ; 18.701 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[2] ; central_logic:p4|state.DO_RESET ; 19.300 ; 19.341 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[3] ; central_logic:p4|state.DO_RESET ; 20.051 ; 20.051 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[4] ; central_logic:p4|state.DO_RESET ; 18.920 ; 18.879 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[5] ; central_logic:p4|state.DO_RESET ; 18.721 ; 18.680 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[6] ; central_logic:p4|state.DO_RESET ; 18.873 ; 18.832 ; Fall       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_6[*]  ; central_logic:p4|state.DO_RESET ; 34.448 ; 34.448 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[0] ; central_logic:p4|state.DO_RESET ; 34.122 ; 34.122 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[1] ; central_logic:p4|state.DO_RESET ; 34.160 ; 34.160 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[2] ; central_logic:p4|state.DO_RESET ; 34.325 ; 34.325 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[3] ; central_logic:p4|state.DO_RESET ; 34.194 ; 34.194 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[4] ; central_logic:p4|state.DO_RESET ; 34.448 ; 34.448 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[5] ; central_logic:p4|state.DO_RESET ; 34.067 ; 34.067 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[6] ; central_logic:p4|state.DO_RESET ; 34.439 ; 34.439 ; Fall       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_7[*]  ; central_logic:p4|state.DO_RESET ; 20.064 ; 20.114 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[0] ; central_logic:p4|state.DO_RESET ; 19.829 ; 19.829 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[1] ; central_logic:p4|state.DO_RESET ; 19.832 ; 19.832 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[2] ; central_logic:p4|state.DO_RESET ; 19.794 ; 19.744 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[3] ; central_logic:p4|state.DO_RESET ; 19.792 ; 19.792 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[4] ; central_logic:p4|state.DO_RESET ; 19.753 ; 19.803 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[5] ; central_logic:p4|state.DO_RESET ; 20.064 ; 20.114 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[6] ; central_logic:p4|state.DO_RESET ; 19.773 ; 19.823 ; Fall       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_0[*]  ; clock                           ; 78.399 ; 78.399 ; Rise       ; clock                           ;
;  sseg_disp_0[0] ; clock                           ; 78.386 ; 78.386 ; Rise       ; clock                           ;
;  sseg_disp_0[1] ; clock                           ; 78.358 ; 78.358 ; Rise       ; clock                           ;
;  sseg_disp_0[2] ; clock                           ; 78.399 ; 78.399 ; Rise       ; clock                           ;
;  sseg_disp_0[3] ; clock                           ; 78.378 ; 78.378 ; Rise       ; clock                           ;
;  sseg_disp_0[4] ; clock                           ; 78.395 ; 78.395 ; Rise       ; clock                           ;
;  sseg_disp_0[5] ; clock                           ; 78.133 ; 78.133 ; Rise       ; clock                           ;
;  sseg_disp_0[6] ; clock                           ; 78.137 ; 78.137 ; Rise       ; clock                           ;
; sseg_disp_1[*]  ; clock                           ; 63.083 ; 63.083 ; Rise       ; clock                           ;
;  sseg_disp_1[0] ; clock                           ; 63.083 ; 63.083 ; Rise       ; clock                           ;
;  sseg_disp_1[1] ; clock                           ; 62.500 ; 62.500 ; Rise       ; clock                           ;
;  sseg_disp_1[2] ; clock                           ; 62.688 ; 62.688 ; Rise       ; clock                           ;
;  sseg_disp_1[3] ; clock                           ; 62.094 ; 62.094 ; Rise       ; clock                           ;
;  sseg_disp_1[4] ; clock                           ; 62.717 ; 62.717 ; Rise       ; clock                           ;
;  sseg_disp_1[5] ; clock                           ; 61.992 ; 61.992 ; Rise       ; clock                           ;
;  sseg_disp_1[6] ; clock                           ; 62.723 ; 62.723 ; Rise       ; clock                           ;
; sseg_disp_2[*]  ; clock                           ; 57.494 ; 57.494 ; Rise       ; clock                           ;
;  sseg_disp_2[0] ; clock                           ; 57.494 ; 57.494 ; Rise       ; clock                           ;
;  sseg_disp_2[1] ; clock                           ; 57.406 ; 57.406 ; Rise       ; clock                           ;
;  sseg_disp_2[2] ; clock                           ; 57.180 ; 57.180 ; Rise       ; clock                           ;
;  sseg_disp_2[3] ; clock                           ; 57.411 ; 57.411 ; Rise       ; clock                           ;
;  sseg_disp_2[4] ; clock                           ; 57.163 ; 57.163 ; Rise       ; clock                           ;
;  sseg_disp_2[5] ; clock                           ; 57.136 ; 57.136 ; Rise       ; clock                           ;
;  sseg_disp_2[6] ; clock                           ; 57.135 ; 57.135 ; Rise       ; clock                           ;
; sseg_disp_3[*]  ; clock                           ; 42.979 ; 42.979 ; Rise       ; clock                           ;
;  sseg_disp_3[0] ; clock                           ; 42.937 ; 42.937 ; Rise       ; clock                           ;
;  sseg_disp_3[1] ; clock                           ; 42.678 ; 42.678 ; Rise       ; clock                           ;
;  sseg_disp_3[2] ; clock                           ; 42.720 ; 42.720 ; Rise       ; clock                           ;
;  sseg_disp_3[3] ; clock                           ; 42.680 ; 42.680 ; Rise       ; clock                           ;
;  sseg_disp_3[4] ; clock                           ; 42.716 ; 42.716 ; Rise       ; clock                           ;
;  sseg_disp_3[5] ; clock                           ; 42.923 ; 42.923 ; Rise       ; clock                           ;
;  sseg_disp_3[6] ; clock                           ; 42.979 ; 42.979 ; Rise       ; clock                           ;
; sseg_disp_4[*]  ; clock                           ; 38.694 ; 38.694 ; Rise       ; clock                           ;
;  sseg_disp_4[0] ; clock                           ; 38.694 ; 38.694 ; Rise       ; clock                           ;
;  sseg_disp_4[1] ; clock                           ; 38.143 ; 38.143 ; Rise       ; clock                           ;
;  sseg_disp_4[2] ; clock                           ; 37.779 ; 37.779 ; Rise       ; clock                           ;
;  sseg_disp_4[3] ; clock                           ; 37.619 ; 37.619 ; Rise       ; clock                           ;
;  sseg_disp_4[4] ; clock                           ; 37.669 ; 37.669 ; Rise       ; clock                           ;
;  sseg_disp_4[5] ; clock                           ; 38.369 ; 38.369 ; Rise       ; clock                           ;
;  sseg_disp_4[6] ; clock                           ; 37.681 ; 37.681 ; Rise       ; clock                           ;
; sseg_disp_5[*]  ; clock                           ; 23.076 ; 23.076 ; Rise       ; clock                           ;
;  sseg_disp_5[0] ; clock                           ; 21.994 ; 21.994 ; Rise       ; clock                           ;
;  sseg_disp_5[1] ; clock                           ; 21.726 ; 21.726 ; Rise       ; clock                           ;
;  sseg_disp_5[2] ; clock                           ; 22.366 ; 22.366 ; Rise       ; clock                           ;
;  sseg_disp_5[3] ; clock                           ; 23.076 ; 23.076 ; Rise       ; clock                           ;
;  sseg_disp_5[4] ; clock                           ; 21.945 ; 21.945 ; Rise       ; clock                           ;
;  sseg_disp_5[5] ; clock                           ; 21.746 ; 21.746 ; Rise       ; clock                           ;
;  sseg_disp_5[6] ; clock                           ; 21.898 ; 21.898 ; Rise       ; clock                           ;
; sseg_disp_6[*]  ; clock                           ; 37.623 ; 37.623 ; Rise       ; clock                           ;
;  sseg_disp_6[0] ; clock                           ; 37.297 ; 37.297 ; Rise       ; clock                           ;
;  sseg_disp_6[1] ; clock                           ; 37.335 ; 37.335 ; Rise       ; clock                           ;
;  sseg_disp_6[2] ; clock                           ; 37.500 ; 37.500 ; Rise       ; clock                           ;
;  sseg_disp_6[3] ; clock                           ; 37.369 ; 37.369 ; Rise       ; clock                           ;
;  sseg_disp_6[4] ; clock                           ; 37.623 ; 37.623 ; Rise       ; clock                           ;
;  sseg_disp_6[5] ; clock                           ; 37.242 ; 37.242 ; Rise       ; clock                           ;
;  sseg_disp_6[6] ; clock                           ; 37.614 ; 37.614 ; Rise       ; clock                           ;
; sseg_disp_7[*]  ; clock                           ; 23.217 ; 23.217 ; Rise       ; clock                           ;
;  sseg_disp_7[0] ; clock                           ; 22.932 ; 22.932 ; Rise       ; clock                           ;
;  sseg_disp_7[1] ; clock                           ; 22.935 ; 22.935 ; Rise       ; clock                           ;
;  sseg_disp_7[2] ; clock                           ; 22.897 ; 22.897 ; Rise       ; clock                           ;
;  sseg_disp_7[3] ; clock                           ; 22.895 ; 22.895 ; Rise       ; clock                           ;
;  sseg_disp_7[4] ; clock                           ; 22.906 ; 22.906 ; Rise       ; clock                           ;
;  sseg_disp_7[5] ; clock                           ; 23.217 ; 23.217 ; Rise       ; clock                           ;
;  sseg_disp_7[6] ; clock                           ; 22.926 ; 22.926 ; Rise       ; clock                           ;
+-----------------+---------------------------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-----------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port       ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------------+---------------------------------+--------+--------+------------+---------------------------------+
; sseg_disp_0[*]  ; central_logic:p4|state.DO_RESET ; 8.533  ; 8.308  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[0] ; central_logic:p4|state.DO_RESET ; 8.571  ; 8.571  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[1] ; central_logic:p4|state.DO_RESET ; 8.533  ; 8.533  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[2] ; central_logic:p4|state.DO_RESET ; 8.550  ; 9.415  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[3] ; central_logic:p4|state.DO_RESET ; 8.562  ; 8.562  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[4] ; central_logic:p4|state.DO_RESET ; 9.411  ; 8.579  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[5] ; central_logic:p4|state.DO_RESET ; 10.767 ; 8.309  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[6] ; central_logic:p4|state.DO_RESET ; 9.153  ; 8.308  ; Rise       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_1[*]  ; central_logic:p4|state.DO_RESET ; 11.563 ; 11.461 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[0] ; central_logic:p4|state.DO_RESET ; 12.552 ; 12.552 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[1] ; central_logic:p4|state.DO_RESET ; 11.969 ; 11.969 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[2] ; central_logic:p4|state.DO_RESET ; 12.157 ; 13.458 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[3] ; central_logic:p4|state.DO_RESET ; 11.563 ; 11.563 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[4] ; central_logic:p4|state.DO_RESET ; 13.546 ; 12.186 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[5] ; central_logic:p4|state.DO_RESET ; 12.755 ; 11.461 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[6] ; central_logic:p4|state.DO_RESET ; 13.485 ; 12.192 ; Rise       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_2[*]  ; central_logic:p4|state.DO_RESET ; 11.267 ; 11.214 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[0] ; central_logic:p4|state.DO_RESET ; 11.576 ; 11.576 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[1] ; central_logic:p4|state.DO_RESET ; 11.487 ; 11.487 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[2] ; central_logic:p4|state.DO_RESET ; 11.267 ; 11.753 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[3] ; central_logic:p4|state.DO_RESET ; 11.496 ; 11.496 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[4] ; central_logic:p4|state.DO_RESET ; 11.731 ; 11.215 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[5] ; central_logic:p4|state.DO_RESET ; 12.531 ; 11.214 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[6] ; central_logic:p4|state.DO_RESET ; 11.710 ; 11.224 ; Rise       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_3[*]  ; central_logic:p4|state.DO_RESET ; 12.402 ; 12.397 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[0] ; central_logic:p4|state.DO_RESET ; 12.660 ; 12.660 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[1] ; central_logic:p4|state.DO_RESET ; 12.696 ; 12.397 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[2] ; central_logic:p4|state.DO_RESET ; 12.568 ; 12.439 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[3] ; central_logic:p4|state.DO_RESET ; 12.402 ; 12.402 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[4] ; central_logic:p4|state.DO_RESET ; 13.159 ; 12.434 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[5] ; central_logic:p4|state.DO_RESET ; 12.641 ; 12.641 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[6] ; central_logic:p4|state.DO_RESET ; 12.699 ; 12.699 ; Rise       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_4[*]  ; central_logic:p4|state.DO_RESET ; 7.683  ; 7.683  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[0] ; central_logic:p4|state.DO_RESET ; 8.758  ; 8.758  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[1] ; central_logic:p4|state.DO_RESET ; 8.205  ; 8.205  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[2] ; central_logic:p4|state.DO_RESET ; 7.843  ; 7.897  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[3] ; central_logic:p4|state.DO_RESET ; 7.683  ; 7.683  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[4] ; central_logic:p4|state.DO_RESET ; 7.789  ; 7.735  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[5] ; central_logic:p4|state.DO_RESET ; 8.808  ; 8.432  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[6] ; central_logic:p4|state.DO_RESET ; 7.795  ; 7.741  ; Rise       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_5[*]  ; central_logic:p4|state.DO_RESET ; 8.518  ; 8.518  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[0] ; central_logic:p4|state.DO_RESET ; 8.797  ; 8.797  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[1] ; central_logic:p4|state.DO_RESET ; 8.518  ; 8.518  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[2] ; central_logic:p4|state.DO_RESET ; 9.204  ; 9.163  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[3] ; central_logic:p4|state.DO_RESET ; 9.872  ; 9.872  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[4] ; central_logic:p4|state.DO_RESET ; 8.736  ; 8.736  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[5] ; central_logic:p4|state.DO_RESET ; 8.588  ; 8.546  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[6] ; central_logic:p4|state.DO_RESET ; 8.693  ; 8.693  ; Rise       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_6[*]  ; central_logic:p4|state.DO_RESET ; 7.775  ; 7.720  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[0] ; central_logic:p4|state.DO_RESET ; 7.775  ; 7.775  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[1] ; central_logic:p4|state.DO_RESET ; 7.813  ; 7.813  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[2] ; central_logic:p4|state.DO_RESET ; 7.978  ; 8.796  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[3] ; central_logic:p4|state.DO_RESET ; 7.847  ; 7.847  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[4] ; central_logic:p4|state.DO_RESET ; 8.911  ; 8.101  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[5] ; central_logic:p4|state.DO_RESET ; 9.379  ; 7.720  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[6] ; central_logic:p4|state.DO_RESET ; 8.909  ; 8.092  ; Rise       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_7[*]  ; central_logic:p4|state.DO_RESET ; 9.410  ; 9.403  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[0] ; central_logic:p4|state.DO_RESET ; 9.446  ; 9.446  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[1] ; central_logic:p4|state.DO_RESET ; 9.902  ; 9.441  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[2] ; central_logic:p4|state.DO_RESET ; 9.864  ; 9.403  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[3] ; central_logic:p4|state.DO_RESET ; 9.410  ; 9.410  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[4] ; central_logic:p4|state.DO_RESET ; 10.030 ; 9.422  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[5] ; central_logic:p4|state.DO_RESET ; 9.722  ; 9.722  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[6] ; central_logic:p4|state.DO_RESET ; 9.445  ; 9.445  ; Rise       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_0[*]  ; central_logic:p4|state.DO_RESET ; 8.308  ; 8.533  ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[0] ; central_logic:p4|state.DO_RESET ; 8.571  ; 8.571  ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[1] ; central_logic:p4|state.DO_RESET ; 8.533  ; 8.533  ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[2] ; central_logic:p4|state.DO_RESET ; 9.415  ; 8.550  ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[3] ; central_logic:p4|state.DO_RESET ; 8.562  ; 8.562  ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[4] ; central_logic:p4|state.DO_RESET ; 8.579  ; 9.411  ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[5] ; central_logic:p4|state.DO_RESET ; 8.309  ; 10.767 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[6] ; central_logic:p4|state.DO_RESET ; 8.308  ; 9.153  ; Fall       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_1[*]  ; central_logic:p4|state.DO_RESET ; 11.461 ; 11.563 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[0] ; central_logic:p4|state.DO_RESET ; 12.552 ; 12.552 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[1] ; central_logic:p4|state.DO_RESET ; 11.969 ; 11.969 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[2] ; central_logic:p4|state.DO_RESET ; 13.458 ; 12.157 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[3] ; central_logic:p4|state.DO_RESET ; 11.563 ; 11.563 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[4] ; central_logic:p4|state.DO_RESET ; 12.186 ; 13.546 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[5] ; central_logic:p4|state.DO_RESET ; 11.461 ; 12.755 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[6] ; central_logic:p4|state.DO_RESET ; 12.192 ; 13.485 ; Fall       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_2[*]  ; central_logic:p4|state.DO_RESET ; 11.214 ; 11.267 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[0] ; central_logic:p4|state.DO_RESET ; 11.576 ; 11.576 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[1] ; central_logic:p4|state.DO_RESET ; 11.487 ; 11.487 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[2] ; central_logic:p4|state.DO_RESET ; 11.753 ; 11.267 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[3] ; central_logic:p4|state.DO_RESET ; 11.496 ; 11.496 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[4] ; central_logic:p4|state.DO_RESET ; 11.215 ; 11.731 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[5] ; central_logic:p4|state.DO_RESET ; 11.214 ; 12.531 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[6] ; central_logic:p4|state.DO_RESET ; 11.224 ; 11.710 ; Fall       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_3[*]  ; central_logic:p4|state.DO_RESET ; 12.397 ; 12.402 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[0] ; central_logic:p4|state.DO_RESET ; 12.660 ; 12.660 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[1] ; central_logic:p4|state.DO_RESET ; 12.397 ; 12.696 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[2] ; central_logic:p4|state.DO_RESET ; 12.439 ; 12.568 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[3] ; central_logic:p4|state.DO_RESET ; 12.402 ; 12.402 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[4] ; central_logic:p4|state.DO_RESET ; 12.434 ; 13.159 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[5] ; central_logic:p4|state.DO_RESET ; 12.641 ; 12.641 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[6] ; central_logic:p4|state.DO_RESET ; 12.699 ; 12.699 ; Fall       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_4[*]  ; central_logic:p4|state.DO_RESET ; 7.683  ; 7.683  ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[0] ; central_logic:p4|state.DO_RESET ; 8.758  ; 8.758  ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[1] ; central_logic:p4|state.DO_RESET ; 8.205  ; 8.205  ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[2] ; central_logic:p4|state.DO_RESET ; 7.897  ; 7.843  ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[3] ; central_logic:p4|state.DO_RESET ; 7.683  ; 7.683  ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[4] ; central_logic:p4|state.DO_RESET ; 7.735  ; 7.789  ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[5] ; central_logic:p4|state.DO_RESET ; 8.432  ; 8.808  ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[6] ; central_logic:p4|state.DO_RESET ; 7.741  ; 7.795  ; Fall       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_5[*]  ; central_logic:p4|state.DO_RESET ; 8.518  ; 8.518  ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[0] ; central_logic:p4|state.DO_RESET ; 8.797  ; 8.797  ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[1] ; central_logic:p4|state.DO_RESET ; 8.518  ; 8.518  ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[2] ; central_logic:p4|state.DO_RESET ; 9.163  ; 9.204  ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[3] ; central_logic:p4|state.DO_RESET ; 9.872  ; 9.872  ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[4] ; central_logic:p4|state.DO_RESET ; 8.736  ; 8.736  ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[5] ; central_logic:p4|state.DO_RESET ; 8.546  ; 8.588  ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[6] ; central_logic:p4|state.DO_RESET ; 8.693  ; 8.693  ; Fall       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_6[*]  ; central_logic:p4|state.DO_RESET ; 7.720  ; 7.775  ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[0] ; central_logic:p4|state.DO_RESET ; 7.775  ; 7.775  ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[1] ; central_logic:p4|state.DO_RESET ; 7.813  ; 7.813  ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[2] ; central_logic:p4|state.DO_RESET ; 8.796  ; 7.978  ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[3] ; central_logic:p4|state.DO_RESET ; 7.847  ; 7.847  ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[4] ; central_logic:p4|state.DO_RESET ; 8.101  ; 8.911  ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[5] ; central_logic:p4|state.DO_RESET ; 7.720  ; 9.379  ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[6] ; central_logic:p4|state.DO_RESET ; 8.092  ; 8.909  ; Fall       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_7[*]  ; central_logic:p4|state.DO_RESET ; 9.403  ; 9.410  ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[0] ; central_logic:p4|state.DO_RESET ; 9.446  ; 9.446  ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[1] ; central_logic:p4|state.DO_RESET ; 9.441  ; 9.902  ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[2] ; central_logic:p4|state.DO_RESET ; 9.403  ; 9.864  ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[3] ; central_logic:p4|state.DO_RESET ; 9.410  ; 9.410  ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[4] ; central_logic:p4|state.DO_RESET ; 9.422  ; 10.030 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[5] ; central_logic:p4|state.DO_RESET ; 9.722  ; 9.722  ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[6] ; central_logic:p4|state.DO_RESET ; 9.445  ; 9.445  ; Fall       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_0[*]  ; clock                           ; 11.708 ; 11.708 ; Rise       ; clock                           ;
;  sseg_disp_0[0] ; clock                           ; 11.971 ; 11.971 ; Rise       ; clock                           ;
;  sseg_disp_0[1] ; clock                           ; 11.933 ; 11.933 ; Rise       ; clock                           ;
;  sseg_disp_0[2] ; clock                           ; 11.950 ; 11.950 ; Rise       ; clock                           ;
;  sseg_disp_0[3] ; clock                           ; 11.962 ; 11.962 ; Rise       ; clock                           ;
;  sseg_disp_0[4] ; clock                           ; 11.979 ; 11.979 ; Rise       ; clock                           ;
;  sseg_disp_0[5] ; clock                           ; 11.709 ; 11.709 ; Rise       ; clock                           ;
;  sseg_disp_0[6] ; clock                           ; 11.708 ; 11.708 ; Rise       ; clock                           ;
; sseg_disp_1[*]  ; clock                           ; 15.130 ; 15.130 ; Rise       ; clock                           ;
;  sseg_disp_1[0] ; clock                           ; 16.221 ; 16.221 ; Rise       ; clock                           ;
;  sseg_disp_1[1] ; clock                           ; 15.638 ; 15.638 ; Rise       ; clock                           ;
;  sseg_disp_1[2] ; clock                           ; 15.826 ; 15.826 ; Rise       ; clock                           ;
;  sseg_disp_1[3] ; clock                           ; 15.232 ; 15.232 ; Rise       ; clock                           ;
;  sseg_disp_1[4] ; clock                           ; 15.855 ; 15.855 ; Rise       ; clock                           ;
;  sseg_disp_1[5] ; clock                           ; 15.130 ; 15.130 ; Rise       ; clock                           ;
;  sseg_disp_1[6] ; clock                           ; 15.861 ; 15.861 ; Rise       ; clock                           ;
; sseg_disp_2[*]  ; clock                           ; 14.883 ; 14.883 ; Rise       ; clock                           ;
;  sseg_disp_2[0] ; clock                           ; 15.245 ; 15.245 ; Rise       ; clock                           ;
;  sseg_disp_2[1] ; clock                           ; 15.156 ; 15.156 ; Rise       ; clock                           ;
;  sseg_disp_2[2] ; clock                           ; 14.936 ; 14.936 ; Rise       ; clock                           ;
;  sseg_disp_2[3] ; clock                           ; 15.165 ; 15.165 ; Rise       ; clock                           ;
;  sseg_disp_2[4] ; clock                           ; 14.884 ; 14.884 ; Rise       ; clock                           ;
;  sseg_disp_2[5] ; clock                           ; 14.883 ; 14.883 ; Rise       ; clock                           ;
;  sseg_disp_2[6] ; clock                           ; 14.893 ; 14.893 ; Rise       ; clock                           ;
; sseg_disp_3[*]  ; clock                           ; 16.076 ; 16.076 ; Rise       ; clock                           ;
;  sseg_disp_3[0] ; clock                           ; 16.339 ; 16.339 ; Rise       ; clock                           ;
;  sseg_disp_3[1] ; clock                           ; 16.076 ; 16.076 ; Rise       ; clock                           ;
;  sseg_disp_3[2] ; clock                           ; 16.118 ; 16.118 ; Rise       ; clock                           ;
;  sseg_disp_3[3] ; clock                           ; 16.081 ; 16.081 ; Rise       ; clock                           ;
;  sseg_disp_3[4] ; clock                           ; 16.113 ; 16.113 ; Rise       ; clock                           ;
;  sseg_disp_3[5] ; clock                           ; 16.320 ; 16.320 ; Rise       ; clock                           ;
;  sseg_disp_3[6] ; clock                           ; 16.378 ; 16.378 ; Rise       ; clock                           ;
; sseg_disp_4[*]  ; clock                           ; 9.416  ; 9.416  ; Rise       ; clock                           ;
;  sseg_disp_4[0] ; clock                           ; 10.491 ; 10.491 ; Rise       ; clock                           ;
;  sseg_disp_4[1] ; clock                           ; 9.938  ; 9.938  ; Rise       ; clock                           ;
;  sseg_disp_4[2] ; clock                           ; 9.576  ; 9.576  ; Rise       ; clock                           ;
;  sseg_disp_4[3] ; clock                           ; 9.416  ; 9.416  ; Rise       ; clock                           ;
;  sseg_disp_4[4] ; clock                           ; 9.468  ; 9.468  ; Rise       ; clock                           ;
;  sseg_disp_4[5] ; clock                           ; 10.165 ; 10.165 ; Rise       ; clock                           ;
;  sseg_disp_4[6] ; clock                           ; 9.474  ; 9.474  ; Rise       ; clock                           ;
; sseg_disp_5[*]  ; clock                           ; 11.103 ; 11.103 ; Rise       ; clock                           ;
;  sseg_disp_5[0] ; clock                           ; 11.377 ; 11.377 ; Rise       ; clock                           ;
;  sseg_disp_5[1] ; clock                           ; 11.103 ; 11.103 ; Rise       ; clock                           ;
;  sseg_disp_5[2] ; clock                           ; 11.723 ; 11.723 ; Rise       ; clock                           ;
;  sseg_disp_5[3] ; clock                           ; 12.455 ; 12.455 ; Rise       ; clock                           ;
;  sseg_disp_5[4] ; clock                           ; 11.321 ; 11.321 ; Rise       ; clock                           ;
;  sseg_disp_5[5] ; clock                           ; 11.130 ; 11.130 ; Rise       ; clock                           ;
;  sseg_disp_5[6] ; clock                           ; 11.278 ; 11.278 ; Rise       ; clock                           ;
; sseg_disp_6[*]  ; clock                           ; 10.111 ; 10.111 ; Rise       ; clock                           ;
;  sseg_disp_6[0] ; clock                           ; 10.166 ; 10.166 ; Rise       ; clock                           ;
;  sseg_disp_6[1] ; clock                           ; 10.204 ; 10.204 ; Rise       ; clock                           ;
;  sseg_disp_6[2] ; clock                           ; 10.369 ; 10.369 ; Rise       ; clock                           ;
;  sseg_disp_6[3] ; clock                           ; 10.238 ; 10.238 ; Rise       ; clock                           ;
;  sseg_disp_6[4] ; clock                           ; 10.492 ; 10.492 ; Rise       ; clock                           ;
;  sseg_disp_6[5] ; clock                           ; 10.111 ; 10.111 ; Rise       ; clock                           ;
;  sseg_disp_6[6] ; clock                           ; 10.483 ; 10.483 ; Rise       ; clock                           ;
; sseg_disp_7[*]  ; clock                           ; 11.672 ; 11.672 ; Rise       ; clock                           ;
;  sseg_disp_7[0] ; clock                           ; 11.715 ; 11.715 ; Rise       ; clock                           ;
;  sseg_disp_7[1] ; clock                           ; 11.710 ; 11.710 ; Rise       ; clock                           ;
;  sseg_disp_7[2] ; clock                           ; 11.672 ; 11.672 ; Rise       ; clock                           ;
;  sseg_disp_7[3] ; clock                           ; 11.679 ; 11.679 ; Rise       ; clock                           ;
;  sseg_disp_7[4] ; clock                           ; 11.691 ; 11.691 ; Rise       ; clock                           ;
;  sseg_disp_7[5] ; clock                           ; 11.991 ; 11.991 ; Rise       ; clock                           ;
;  sseg_disp_7[6] ; clock                           ; 11.714 ; 11.714 ; Rise       ; clock                           ;
+-----------------+---------------------------------+--------+--------+------------+---------------------------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+------------+----------------+--------+--------+--------+--------+
; Input Port ; Output Port    ; RR     ; RF     ; FR     ; FF     ;
+------------+----------------+--------+--------+--------+--------+
; reset      ; sseg_disp_0[0] ; 76.581 ; 76.581 ; 76.581 ; 76.581 ;
; reset      ; sseg_disp_0[1] ; 76.553 ; 76.553 ; 76.553 ; 76.553 ;
; reset      ; sseg_disp_0[2] ; 76.594 ; 76.594 ; 76.594 ; 76.594 ;
; reset      ; sseg_disp_0[3] ; 76.573 ; 76.573 ; 76.573 ; 76.573 ;
; reset      ; sseg_disp_0[4] ; 76.590 ; 76.590 ; 76.590 ; 76.590 ;
; reset      ; sseg_disp_0[5] ; 76.328 ; 76.328 ; 76.328 ; 76.328 ;
; reset      ; sseg_disp_0[6] ; 76.332 ; 76.332 ; 76.332 ; 76.332 ;
; reset      ; sseg_disp_1[0] ; 61.278 ; 61.278 ; 61.278 ; 61.278 ;
; reset      ; sseg_disp_1[1] ; 60.695 ; 60.695 ; 60.695 ; 60.695 ;
; reset      ; sseg_disp_1[2] ; 60.883 ; 60.883 ; 60.883 ; 60.883 ;
; reset      ; sseg_disp_1[3] ; 60.289 ; 60.289 ; 60.289 ; 60.289 ;
; reset      ; sseg_disp_1[4] ; 60.912 ; 60.912 ; 60.912 ; 60.912 ;
; reset      ; sseg_disp_1[5] ; 60.187 ; 60.187 ; 60.187 ; 60.187 ;
; reset      ; sseg_disp_1[6] ; 60.918 ; 60.918 ; 60.918 ; 60.918 ;
; reset      ; sseg_disp_2[0] ; 55.603 ; 55.603 ; 55.603 ; 55.603 ;
; reset      ; sseg_disp_2[1] ; 55.515 ; 55.515 ; 55.515 ; 55.515 ;
; reset      ; sseg_disp_2[2] ; 55.289 ; 55.289 ; 55.289 ; 55.289 ;
; reset      ; sseg_disp_2[3] ; 55.520 ; 55.520 ; 55.520 ; 55.520 ;
; reset      ; sseg_disp_2[4] ; 55.272 ; 55.272 ; 55.272 ; 55.272 ;
; reset      ; sseg_disp_2[5] ; 55.245 ; 55.245 ; 55.245 ; 55.245 ;
; reset      ; sseg_disp_2[6] ; 55.244 ; 55.244 ; 55.244 ; 55.244 ;
; reset      ; sseg_disp_3[0] ; 41.046 ; 41.046 ; 41.046 ; 41.046 ;
; reset      ; sseg_disp_3[1] ; 40.787 ; 40.787 ; 40.787 ; 40.787 ;
; reset      ; sseg_disp_3[2] ; 40.822 ; 40.829 ; 40.829 ; 40.822 ;
; reset      ; sseg_disp_3[3] ; 40.789 ; 40.789 ; 40.789 ; 40.789 ;
; reset      ; sseg_disp_3[4] ; 40.825 ; 40.818 ; 40.818 ; 40.825 ;
; reset      ; sseg_disp_3[5] ; 41.032 ; 41.025 ; 41.025 ; 41.032 ;
; reset      ; sseg_disp_3[6] ; 41.088 ; 41.081 ; 41.081 ; 41.088 ;
; reset      ; sseg_disp_4[0] ; 41.113 ; 41.113 ; 41.113 ; 41.113 ;
; reset      ; sseg_disp_4[1] ; 40.562 ; 40.562 ; 40.562 ; 40.562 ;
; reset      ; sseg_disp_4[2] ; 40.198 ; 40.198 ; 40.198 ; 40.198 ;
; reset      ; sseg_disp_4[3] ; 40.038 ; 40.038 ; 40.038 ; 40.038 ;
; reset      ; sseg_disp_4[4] ; 40.088 ; 40.088 ; 40.088 ; 40.088 ;
; reset      ; sseg_disp_4[5] ; 40.788 ; 40.788 ; 40.788 ; 40.788 ;
; reset      ; sseg_disp_4[6] ; 40.100 ; 40.100 ; 40.100 ; 40.100 ;
; reset      ; sseg_disp_5[0] ; 24.076 ; 24.076 ; 24.076 ; 24.076 ;
; reset      ; sseg_disp_5[1] ; 23.808 ; 23.808 ; 23.808 ; 23.808 ;
; reset      ; sseg_disp_5[2] ; 24.407 ; 24.448 ; 24.448 ; 24.407 ;
; reset      ; sseg_disp_5[3] ; 25.158 ; 25.158 ; 25.158 ; 25.158 ;
; reset      ; sseg_disp_5[4] ; 24.027 ; 23.986 ; 23.986 ; 24.027 ;
; reset      ; sseg_disp_5[5] ; 23.828 ; 23.787 ; 23.787 ; 23.828 ;
; reset      ; sseg_disp_5[6] ; 23.980 ; 23.939 ; 23.939 ; 23.980 ;
; reset      ; sseg_disp_6[0] ; 38.954 ; 38.954 ; 38.954 ; 38.954 ;
; reset      ; sseg_disp_6[1] ; 38.992 ; 38.992 ; 38.992 ; 38.992 ;
; reset      ; sseg_disp_6[2] ; 39.157 ; 39.157 ; 39.157 ; 39.157 ;
; reset      ; sseg_disp_6[3] ; 39.026 ; 39.026 ; 39.026 ; 39.026 ;
; reset      ; sseg_disp_6[4] ; 39.280 ; 39.280 ; 39.280 ; 39.280 ;
; reset      ; sseg_disp_6[5] ; 38.899 ; 38.899 ; 38.899 ; 38.899 ;
; reset      ; sseg_disp_6[6] ; 39.271 ; 39.271 ; 39.271 ; 39.271 ;
; reset      ; sseg_disp_7[0] ; 24.589 ; 24.589 ; 24.589 ; 24.589 ;
; reset      ; sseg_disp_7[1] ; 24.592 ; 24.592 ; 24.592 ; 24.592 ;
; reset      ; sseg_disp_7[2] ; 24.554 ; 24.504 ; 24.504 ; 24.554 ;
; reset      ; sseg_disp_7[3] ; 24.552 ; 24.552 ; 24.552 ; 24.552 ;
; reset      ; sseg_disp_7[4] ; 24.513 ; 24.563 ; 24.563 ; 24.513 ;
; reset      ; sseg_disp_7[5] ; 24.824 ; 24.874 ; 24.874 ; 24.824 ;
; reset      ; sseg_disp_7[6] ; 24.533 ; 24.583 ; 24.583 ; 24.533 ;
+------------+----------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+------------+----------------+--------+--------+--------+--------+
; Input Port ; Output Port    ; RR     ; RF     ; FR     ; FF     ;
+------------+----------------+--------+--------+--------+--------+
; reset      ; sseg_disp_0[0] ; 13.812 ; 13.812 ; 13.812 ; 13.812 ;
; reset      ; sseg_disp_0[1] ; 13.774 ; 13.774 ; 13.774 ; 13.774 ;
; reset      ; sseg_disp_0[2] ; 14.656 ; 13.791 ; 13.791 ; 14.656 ;
; reset      ; sseg_disp_0[3] ; 13.803 ; 13.803 ; 13.803 ; 13.803 ;
; reset      ; sseg_disp_0[4] ; 13.820 ; 14.652 ; 14.652 ; 13.820 ;
; reset      ; sseg_disp_0[5] ; 13.550 ; 16.008 ; 16.008 ; 13.550 ;
; reset      ; sseg_disp_0[6] ; 13.549 ; 14.394 ; 14.394 ; 13.549 ;
; reset      ; sseg_disp_1[0] ; 17.793 ; 17.793 ; 17.793 ; 17.793 ;
; reset      ; sseg_disp_1[1] ; 17.210 ; 17.210 ; 17.210 ; 17.210 ;
; reset      ; sseg_disp_1[2] ; 18.699 ; 17.398 ; 17.398 ; 18.699 ;
; reset      ; sseg_disp_1[3] ; 16.804 ; 16.804 ; 16.804 ; 16.804 ;
; reset      ; sseg_disp_1[4] ; 17.427 ; 18.787 ; 18.787 ; 17.427 ;
; reset      ; sseg_disp_1[5] ; 16.702 ; 17.996 ; 17.996 ; 16.702 ;
; reset      ; sseg_disp_1[6] ; 17.433 ; 18.726 ; 18.726 ; 17.433 ;
; reset      ; sseg_disp_2[0] ; 16.817 ; 16.817 ; 16.817 ; 16.817 ;
; reset      ; sseg_disp_2[1] ; 16.728 ; 16.728 ; 16.728 ; 16.728 ;
; reset      ; sseg_disp_2[2] ; 16.994 ; 16.508 ; 16.508 ; 16.994 ;
; reset      ; sseg_disp_2[3] ; 16.737 ; 16.737 ; 16.737 ; 16.737 ;
; reset      ; sseg_disp_2[4] ; 16.456 ; 16.972 ; 16.972 ; 16.456 ;
; reset      ; sseg_disp_2[5] ; 16.455 ; 17.772 ; 17.772 ; 16.455 ;
; reset      ; sseg_disp_2[6] ; 16.465 ; 16.951 ; 16.951 ; 16.465 ;
; reset      ; sseg_disp_3[0] ; 17.940 ; 17.940 ; 17.940 ; 17.940 ;
; reset      ; sseg_disp_3[1] ; 17.677 ; 17.937 ; 17.937 ; 17.677 ;
; reset      ; sseg_disp_3[2] ; 17.719 ; 17.848 ; 17.848 ; 17.719 ;
; reset      ; sseg_disp_3[3] ; 17.682 ; 17.682 ; 17.682 ; 17.682 ;
; reset      ; sseg_disp_3[4] ; 17.714 ; 18.439 ; 18.439 ; 17.714 ;
; reset      ; sseg_disp_3[5] ; 17.921 ; 17.921 ; 17.921 ; 17.921 ;
; reset      ; sseg_disp_3[6] ; 17.979 ; 17.979 ; 17.979 ; 17.979 ;
; reset      ; sseg_disp_4[0] ; 14.059 ; 14.059 ; 14.059 ; 14.059 ;
; reset      ; sseg_disp_4[1] ; 13.507 ; 13.507 ; 13.507 ; 13.507 ;
; reset      ; sseg_disp_4[2] ; 13.145 ; 13.267 ; 13.267 ; 13.145 ;
; reset      ; sseg_disp_4[3] ; 12.984 ; 12.984 ; 12.984 ; 12.984 ;
; reset      ; sseg_disp_4[4] ; 13.037 ; 13.037 ; 13.037 ; 13.037 ;
; reset      ; sseg_disp_4[5] ; 13.734 ; 13.855 ; 13.855 ; 13.734 ;
; reset      ; sseg_disp_4[6] ; 13.043 ; 13.043 ; 13.043 ; 13.043 ;
; reset      ; sseg_disp_5[0] ; 13.564 ; 13.564 ; 13.564 ; 13.564 ;
; reset      ; sseg_disp_5[1] ; 13.296 ; 13.296 ; 13.296 ; 13.296 ;
; reset      ; sseg_disp_5[2] ; 14.329 ; 13.936 ; 13.936 ; 14.329 ;
; reset      ; sseg_disp_5[3] ; 14.646 ; 14.646 ; 14.646 ; 14.646 ;
; reset      ; sseg_disp_5[4] ; 13.515 ; 14.044 ; 14.044 ; 13.515 ;
; reset      ; sseg_disp_5[5] ; 13.316 ; 13.736 ; 13.736 ; 13.316 ;
; reset      ; sseg_disp_5[6] ; 13.468 ; 13.884 ; 13.884 ; 13.468 ;
; reset      ; sseg_disp_6[0] ; 12.745 ; 12.745 ; 12.745 ; 12.745 ;
; reset      ; sseg_disp_6[1] ; 12.783 ; 12.783 ; 12.783 ; 12.783 ;
; reset      ; sseg_disp_6[2] ; 12.949 ; 13.326 ; 13.326 ; 12.949 ;
; reset      ; sseg_disp_6[3] ; 12.808 ; 12.808 ; 12.808 ; 12.808 ;
; reset      ; sseg_disp_6[4] ; 13.064 ; 13.064 ; 13.064 ; 13.064 ;
; reset      ; sseg_disp_6[5] ; 12.808 ; 13.226 ; 13.226 ; 12.808 ;
; reset      ; sseg_disp_6[6] ; 13.062 ; 13.062 ; 13.062 ; 13.062 ;
; reset      ; sseg_disp_7[0] ; 13.559 ; 13.559 ; 13.559 ; 13.559 ;
; reset      ; sseg_disp_7[1] ; 13.554 ; 13.735 ; 13.735 ; 13.554 ;
; reset      ; sseg_disp_7[2] ; 13.516 ; 13.697 ; 13.697 ; 13.516 ;
; reset      ; sseg_disp_7[3] ; 13.523 ; 13.523 ; 13.523 ; 13.523 ;
; reset      ; sseg_disp_7[4] ; 13.535 ; 14.010 ; 14.010 ; 13.535 ;
; reset      ; sseg_disp_7[5] ; 13.835 ; 13.835 ; 13.835 ; 13.835 ;
; reset      ; sseg_disp_7[6] ; 13.558 ; 13.558 ; 13.558 ; 13.558 ;
+------------+----------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Fast Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clock                           ; -1.624 ; -70.014       ;
; central_logic:p4|state.DO_RESET ; -0.104 ; -0.120        ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast Model Hold Summary                                  ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; central_logic:p4|state.DO_RESET ; -1.781 ; -8.227        ;
; clock                           ; -1.072 ; -1.072        ;
+---------------------------------+--------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.997 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Fast Model Removal Summary     ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -1.017 ; -21.420       ;
+-------+--------+---------------+


+----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clock                           ; -1.519 ; -108.684      ;
; central_logic:p4|state.DO_RESET ; 0.500  ; 0.000         ;
+---------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                                                                                                ;
+--------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                           ; To Node                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.624 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.001      ; 2.657      ;
; -1.624 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.001      ; 2.657      ;
; -1.624 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.001      ; 2.657      ;
; -1.610 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]              ; clock        ; clock       ; 1.000        ; 0.046      ; 2.631      ;
; -1.610 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]              ; clock        ; clock       ; 1.000        ; 0.046      ; 2.631      ;
; -1.610 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]              ; clock        ; clock       ; 1.000        ; 0.046      ; 2.631      ;
; -1.610 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]              ; clock        ; clock       ; 1.000        ; 0.046      ; 2.631      ;
; -1.610 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]              ; clock        ; clock       ; 1.000        ; 0.046      ; 2.631      ;
; -1.610 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]              ; clock        ; clock       ; 1.000        ; 0.046      ; 2.631      ;
; -1.610 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]              ; clock        ; clock       ; 1.000        ; 0.046      ; 2.631      ;
; -1.610 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]              ; clock        ; clock       ; 1.000        ; 0.046      ; 2.631      ;
; -1.578 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.000      ; 2.610      ;
; -1.578 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.000      ; 2.610      ;
; -1.578 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.000      ; 2.610      ;
; -1.577 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.001      ; 2.610      ;
; -1.577 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.001      ; 2.610      ;
; -1.577 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.001      ; 2.610      ;
; -1.564 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]              ; clock        ; clock       ; 1.000        ; 0.045      ; 2.584      ;
; -1.564 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]              ; clock        ; clock       ; 1.000        ; 0.045      ; 2.584      ;
; -1.564 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]              ; clock        ; clock       ; 1.000        ; 0.045      ; 2.584      ;
; -1.564 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]              ; clock        ; clock       ; 1.000        ; 0.045      ; 2.584      ;
; -1.564 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]              ; clock        ; clock       ; 1.000        ; 0.045      ; 2.584      ;
; -1.564 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]              ; clock        ; clock       ; 1.000        ; 0.045      ; 2.584      ;
; -1.564 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]              ; clock        ; clock       ; 1.000        ; 0.045      ; 2.584      ;
; -1.564 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]              ; clock        ; clock       ; 1.000        ; 0.045      ; 2.584      ;
; -1.563 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]              ; clock        ; clock       ; 1.000        ; 0.046      ; 2.584      ;
; -1.563 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]              ; clock        ; clock       ; 1.000        ; 0.046      ; 2.584      ;
; -1.563 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]              ; clock        ; clock       ; 1.000        ; 0.046      ; 2.584      ;
; -1.563 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]              ; clock        ; clock       ; 1.000        ; 0.046      ; 2.584      ;
; -1.563 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]              ; clock        ; clock       ; 1.000        ; 0.046      ; 2.584      ;
; -1.563 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]              ; clock        ; clock       ; 1.000        ; 0.046      ; 2.584      ;
; -1.563 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]              ; clock        ; clock       ; 1.000        ; 0.046      ; 2.584      ;
; -1.563 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]              ; clock        ; clock       ; 1.000        ; 0.046      ; 2.584      ;
; -1.562 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.000      ; 2.594      ;
; -1.562 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.000      ; 2.594      ;
; -1.562 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.000      ; 2.594      ;
; -1.548 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]              ; clock        ; clock       ; 1.000        ; 0.045      ; 2.568      ;
; -1.548 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]              ; clock        ; clock       ; 1.000        ; 0.045      ; 2.568      ;
; -1.548 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]              ; clock        ; clock       ; 1.000        ; 0.045      ; 2.568      ;
; -1.548 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]              ; clock        ; clock       ; 1.000        ; 0.045      ; 2.568      ;
; -1.548 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]              ; clock        ; clock       ; 1.000        ; 0.045      ; 2.568      ;
; -1.548 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]              ; clock        ; clock       ; 1.000        ; 0.045      ; 2.568      ;
; -1.548 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]              ; clock        ; clock       ; 1.000        ; 0.045      ; 2.568      ;
; -1.548 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]              ; clock        ; clock       ; 1.000        ; 0.045      ; 2.568      ;
; -1.547 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.001      ; 2.580      ;
; -1.547 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.001      ; 2.580      ;
; -1.547 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.001      ; 2.580      ;
; -1.533 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]              ; clock        ; clock       ; 1.000        ; 0.046      ; 2.554      ;
; -1.533 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]              ; clock        ; clock       ; 1.000        ; 0.046      ; 2.554      ;
; -1.533 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]              ; clock        ; clock       ; 1.000        ; 0.046      ; 2.554      ;
; -1.533 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]              ; clock        ; clock       ; 1.000        ; 0.046      ; 2.554      ;
; -1.533 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]              ; clock        ; clock       ; 1.000        ; 0.046      ; 2.554      ;
; -1.533 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]              ; clock        ; clock       ; 1.000        ; 0.046      ; 2.554      ;
; -1.533 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]              ; clock        ; clock       ; 1.000        ; 0.046      ; 2.554      ;
; -1.533 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]              ; clock        ; clock       ; 1.000        ; 0.046      ; 2.554      ;
; -1.526 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.000      ; 2.558      ;
; -1.526 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.000      ; 2.558      ;
; -1.526 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.000      ; 2.558      ;
; -1.519 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.001      ; 2.552      ;
; -1.519 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.001      ; 2.552      ;
; -1.519 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.001      ; 2.552      ;
; -1.512 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]              ; clock        ; clock       ; 1.000        ; 0.045      ; 2.532      ;
; -1.512 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]              ; clock        ; clock       ; 1.000        ; 0.045      ; 2.532      ;
; -1.512 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]              ; clock        ; clock       ; 1.000        ; 0.045      ; 2.532      ;
; -1.512 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]              ; clock        ; clock       ; 1.000        ; 0.045      ; 2.532      ;
; -1.512 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]              ; clock        ; clock       ; 1.000        ; 0.045      ; 2.532      ;
; -1.512 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]              ; clock        ; clock       ; 1.000        ; 0.045      ; 2.532      ;
; -1.512 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]              ; clock        ; clock       ; 1.000        ; 0.045      ; 2.532      ;
; -1.512 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]              ; clock        ; clock       ; 1.000        ; 0.045      ; 2.532      ;
; -1.505 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]              ; clock        ; clock       ; 1.000        ; 0.046      ; 2.526      ;
; -1.505 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]              ; clock        ; clock       ; 1.000        ; 0.046      ; 2.526      ;
; -1.505 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]              ; clock        ; clock       ; 1.000        ; 0.046      ; 2.526      ;
; -1.505 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]              ; clock        ; clock       ; 1.000        ; 0.046      ; 2.526      ;
; -1.505 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]              ; clock        ; clock       ; 1.000        ; 0.046      ; 2.526      ;
; -1.505 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]              ; clock        ; clock       ; 1.000        ; 0.046      ; 2.526      ;
; -1.505 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]              ; clock        ; clock       ; 1.000        ; 0.046      ; 2.526      ;
; -1.505 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]              ; clock        ; clock       ; 1.000        ; 0.046      ; 2.526      ;
; -1.499 ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[0]              ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[0]              ; clock        ; clock       ; 1.000        ; 0.000      ; 2.531      ;
; -1.484 ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[2]              ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[0]              ; clock        ; clock       ; 1.000        ; -0.001     ; 2.515      ;
; -1.466 ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[3]              ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[0]              ; clock        ; clock       ; 1.000        ; -0.001     ; 2.497      ;
; -1.447 ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[6]              ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[0]              ; clock        ; clock       ; 1.000        ; -0.001     ; 2.478      ;
; -1.446 ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[1]              ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[0]              ; clock        ; clock       ; 1.000        ; -0.001     ; 2.477      ;
; -1.431 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.000      ; 2.463      ;
; -1.431 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.000      ; 2.463      ;
; -1.431 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.000      ; 2.463      ;
; -1.431 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.000      ; 2.463      ;
; -1.431 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.000      ; 2.463      ;
; -1.430 ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[4]              ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[0]              ; clock        ; clock       ; 1.000        ; -0.001     ; 2.461      ;
; -1.421 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.001      ; 2.454      ;
; -1.421 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.001      ; 2.454      ;
; -1.421 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ; clock        ; clock       ; 1.000        ; 0.001      ; 2.454      ;
; -1.407 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]              ; clock        ; clock       ; 1.000        ; 0.046      ; 2.428      ;
; -1.407 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]              ; clock        ; clock       ; 1.000        ; 0.046      ; 2.428      ;
; -1.407 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]              ; clock        ; clock       ; 1.000        ; 0.046      ; 2.428      ;
; -1.407 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]              ; clock        ; clock       ; 1.000        ; 0.046      ; 2.428      ;
; -1.407 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]              ; clock        ; clock       ; 1.000        ; 0.046      ; 2.428      ;
; -1.407 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]              ; clock        ; clock       ; 1.000        ; 0.046      ; 2.428      ;
; -1.407 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]              ; clock        ; clock       ; 1.000        ; 0.046      ; 2.428      ;
; -1.407 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]~_Duplicate_1 ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]              ; clock        ; clock       ; 1.000        ; 0.046      ; 2.428      ;
; -1.406 ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[0]              ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[1]              ; clock        ; clock       ; 1.000        ; 0.001      ; 2.439      ;
+--------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'central_logic:p4|state.DO_RESET'                                                                                                                                                        ;
+--------+-------------------------------------------+------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                  ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.104 ; scancode_decoder:p2|keyevent.KEY_DIV~reg0 ; central_logic:p4|next_operator.DIV_335   ; clock                           ; central_logic:p4|state.DO_RESET ; 0.500        ; 0.575      ; 0.740      ;
; -0.016 ; scancode_decoder:p2|keyevent.KEY_SUB~reg0 ; central_logic:p4|next_operator.ADD_374   ; clock                           ; central_logic:p4|state.DO_RESET ; 0.500        ; 0.615      ; 0.722      ;
; -0.010 ; scancode_decoder:p2|keyevent.KEY_NUM~reg0 ; central_logic:p4|next_operator.ADD_374   ; clock                           ; central_logic:p4|state.DO_RESET ; 0.500        ; 0.615      ; 0.716      ;
; 0.060  ; scancode_decoder:p2|keyevent.KEY_DIV~reg0 ; central_logic:p4|next_operator.ADD_374   ; clock                           ; central_logic:p4|state.DO_RESET ; 0.500        ; 0.615      ; 0.646      ;
; 0.067  ; scancode_decoder:p2|keyevent.KEY_MUL~reg0 ; central_logic:p4|next_operator.MUL_348   ; clock                           ; central_logic:p4|state.DO_RESET ; 0.500        ; 0.575      ; 0.658      ;
; 0.134  ; scancode_decoder:p2|keyevent.KEY_MUL~reg0 ; central_logic:p4|next_operator.ADD_374   ; clock                           ; central_logic:p4|state.DO_RESET ; 0.500        ; 0.615      ; 0.572      ;
; 0.144  ; scancode_decoder:p2|keyevent.KEY_SUB~reg0 ; central_logic:p4|next_operator.SUB_361   ; clock                           ; central_logic:p4|state.DO_RESET ; 0.500        ; 0.573      ; 0.583      ;
; 0.174  ; scancode_decoder:p2|keyevent.KEY_NUM~reg0 ; central_logic:p4|next_operator.UNDEF_387 ; clock                           ; central_logic:p4|state.DO_RESET ; 0.500        ; 0.617      ; 0.534      ;
; 1.564  ; central_logic:p4|state.DO_RESET           ; central_logic:p4|next_operator.DIV_335   ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET ; 0.500        ; 2.228      ; 0.866      ;
; 1.640  ; central_logic:p4|state.DO_RESET           ; central_logic:p4|next_operator.ADD_374   ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET ; 0.500        ; 2.268      ; 0.860      ;
; 1.815  ; central_logic:p4|state.DO_RESET           ; central_logic:p4|next_operator.SUB_361   ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET ; 0.500        ; 2.226      ; 0.706      ;
; 1.824  ; central_logic:p4|state.DO_RESET           ; central_logic:p4|next_operator.UNDEF_387 ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET ; 0.500        ; 2.270      ; 0.678      ;
; 1.931  ; central_logic:p4|state.DO_RESET           ; central_logic:p4|next_operator.MUL_348   ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET ; 0.500        ; 2.228      ; 0.588      ;
; 2.064  ; central_logic:p4|state.DO_RESET           ; central_logic:p4|next_operator.DIV_335   ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET ; 1.000        ; 2.228      ; 0.866      ;
; 2.140  ; central_logic:p4|state.DO_RESET           ; central_logic:p4|next_operator.ADD_374   ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET ; 1.000        ; 2.268      ; 0.860      ;
; 2.315  ; central_logic:p4|state.DO_RESET           ; central_logic:p4|next_operator.SUB_361   ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET ; 1.000        ; 2.226      ; 0.706      ;
; 2.324  ; central_logic:p4|state.DO_RESET           ; central_logic:p4|next_operator.UNDEF_387 ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET ; 1.000        ; 2.270      ; 0.678      ;
; 2.431  ; central_logic:p4|state.DO_RESET           ; central_logic:p4|next_operator.MUL_348   ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET ; 1.000        ; 2.228      ; 0.588      ;
+--------+-------------------------------------------+------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'central_logic:p4|state.DO_RESET'                                                                                                                                                         ;
+--------+-------------------------------------------+------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                  ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.781 ; central_logic:p4|state.DO_RESET           ; central_logic:p4|next_operator.MUL_348   ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET ; 0.000        ; 2.228      ; 0.588      ;
; -1.733 ; central_logic:p4|state.DO_RESET           ; central_logic:p4|next_operator.UNDEF_387 ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET ; 0.000        ; 2.270      ; 0.678      ;
; -1.661 ; central_logic:p4|state.DO_RESET           ; central_logic:p4|next_operator.SUB_361   ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET ; 0.000        ; 2.226      ; 0.706      ;
; -1.549 ; central_logic:p4|state.DO_RESET           ; central_logic:p4|next_operator.ADD_374   ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET ; 0.000        ; 2.268      ; 0.860      ;
; -1.503 ; central_logic:p4|state.DO_RESET           ; central_logic:p4|next_operator.DIV_335   ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET ; 0.000        ; 2.228      ; 0.866      ;
; -1.281 ; central_logic:p4|state.DO_RESET           ; central_logic:p4|next_operator.MUL_348   ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET ; -0.500       ; 2.228      ; 0.588      ;
; -1.233 ; central_logic:p4|state.DO_RESET           ; central_logic:p4|next_operator.UNDEF_387 ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET ; -0.500       ; 2.270      ; 0.678      ;
; -1.161 ; central_logic:p4|state.DO_RESET           ; central_logic:p4|next_operator.SUB_361   ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET ; -0.500       ; 2.226      ; 0.706      ;
; -1.049 ; central_logic:p4|state.DO_RESET           ; central_logic:p4|next_operator.ADD_374   ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET ; -0.500       ; 2.268      ; 0.860      ;
; -1.003 ; central_logic:p4|state.DO_RESET           ; central_logic:p4|next_operator.DIV_335   ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET ; -0.500       ; 2.228      ; 0.866      ;
; 0.417  ; scancode_decoder:p2|keyevent.KEY_NUM~reg0 ; central_logic:p4|next_operator.UNDEF_387 ; clock                           ; central_logic:p4|state.DO_RESET ; -0.500       ; 0.617      ; 0.534      ;
; 0.457  ; scancode_decoder:p2|keyevent.KEY_MUL~reg0 ; central_logic:p4|next_operator.ADD_374   ; clock                           ; central_logic:p4|state.DO_RESET ; -0.500       ; 0.615      ; 0.572      ;
; 0.510  ; scancode_decoder:p2|keyevent.KEY_SUB~reg0 ; central_logic:p4|next_operator.SUB_361   ; clock                           ; central_logic:p4|state.DO_RESET ; -0.500       ; 0.573      ; 0.583      ;
; 0.531  ; scancode_decoder:p2|keyevent.KEY_DIV~reg0 ; central_logic:p4|next_operator.ADD_374   ; clock                           ; central_logic:p4|state.DO_RESET ; -0.500       ; 0.615      ; 0.646      ;
; 0.583  ; scancode_decoder:p2|keyevent.KEY_MUL~reg0 ; central_logic:p4|next_operator.MUL_348   ; clock                           ; central_logic:p4|state.DO_RESET ; -0.500       ; 0.575      ; 0.658      ;
; 0.601  ; scancode_decoder:p2|keyevent.KEY_NUM~reg0 ; central_logic:p4|next_operator.ADD_374   ; clock                           ; central_logic:p4|state.DO_RESET ; -0.500       ; 0.615      ; 0.716      ;
; 0.607  ; scancode_decoder:p2|keyevent.KEY_SUB~reg0 ; central_logic:p4|next_operator.ADD_374   ; clock                           ; central_logic:p4|state.DO_RESET ; -0.500       ; 0.615      ; 0.722      ;
; 0.665  ; scancode_decoder:p2|keyevent.KEY_DIV~reg0 ; central_logic:p4|next_operator.DIV_335   ; clock                           ; central_logic:p4|state.DO_RESET ; -0.500       ; 0.575      ; 0.740      ;
+--------+-------------------------------------------+------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------+---------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                             ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+---------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -1.072 ; central_logic:p4|state.DO_RESET                        ; central_logic:p4|state.INPUT_OP1                                    ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 1.610      ; 0.831      ;
; -0.572 ; central_logic:p4|state.DO_RESET                        ; central_logic:p4|state.INPUT_OP1                                    ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 1.610      ; 0.831      ;
; 0.215  ; keyboard:p1|counter[7]                                 ; keyboard:p1|counter[7]                                              ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; keyboard:p1|counter[6]                                 ; keyboard:p1|counter[6]                                              ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; keyboard:p1|counter[11]                                ; keyboard:p1|counter[11]                                             ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; keyboard:p1|counter[9]                                 ; keyboard:p1|counter[9]                                              ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; keyboard:p1|counter[8]                                 ; keyboard:p1|counter[8]                                              ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; keyboard:p1|counter[10]                                ; keyboard:p1|counter[10]                                             ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; keyboard:p1|counter[12]                                ; keyboard:p1|counter[12]                                             ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; keyboard:p1|counter[13]                                ; keyboard:p1|counter[13]                                             ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; keyboard:p1|counter[14]                                ; keyboard:p1|counter[14]                                             ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; keyboard:p1|counter[15]                                ; keyboard:p1|counter[15]                                             ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; keyboard:p1|counter[0]                                 ; keyboard:p1|counter[0]                                              ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; keyboard:p1|counter[16]                                ; keyboard:p1|counter[16]                                             ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; keyboard:p1|counter[17]                                ; keyboard:p1|counter[17]                                             ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; keyboard:p1|counter[18]                                ; keyboard:p1|counter[18]                                             ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; keyboard:p1|counter[19]                                ; keyboard:p1|counter[19]                                             ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; keyboard:p1|counter[20]                                ; keyboard:p1|counter[20]                                             ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; keyboard:p1|counter[21]                                ; keyboard:p1|counter[21]                                             ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; keyboard:p1|counter[22]                                ; keyboard:p1|counter[22]                                             ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; keyboard:p1|counter[23]                                ; keyboard:p1|counter[23]                                             ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; keyboard:p1|counter[24]                                ; keyboard:p1|counter[24]                                             ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; keyboard:p1|counter[25]                                ; keyboard:p1|counter[25]                                             ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; keyboard:p1|counter[26]                                ; keyboard:p1|counter[26]                                             ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; keyboard:p1|counter[27]                                ; keyboard:p1|counter[27]                                             ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; keyboard:p1|counter[28]                                ; keyboard:p1|counter[28]                                             ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; keyboard:p1|counter[29]                                ; keyboard:p1|counter[29]                                             ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; keyboard:p1|counter[30]                                ; keyboard:p1|counter[30]                                             ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; keyboard:p1|counter[31]                                ; keyboard:p1|counter[31]                                             ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; keyboard:p1|state.IDLE                                 ; keyboard:p1|state.IDLE                                              ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; keyboard:p1|state.DATA                                 ; keyboard:p1|state.DATA                                              ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; keyboard:p1|char_code_s[7]                             ; keyboard:p1|char_code_s[7]                                          ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; keyboard:p1|char_code_s[6]                             ; keyboard:p1|char_code_s[6]                                          ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; keyboard:p1|char_code_s[5]                             ; keyboard:p1|char_code_s[5]                                          ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; keyboard:p1|char_code_s[4]                             ; keyboard:p1|char_code_s[4]                                          ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; keyboard:p1|char_code_s[3]                             ; keyboard:p1|char_code_s[3]                                          ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; keyboard:p1|char_code_s[2]                             ; keyboard:p1|char_code_s[2]                                          ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; keyboard:p1|char_code_s[1]                             ; keyboard:p1|char_code_s[1]                                          ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; keyboard:p1|char_code_s[0]                             ; keyboard:p1|char_code_s[0]                                          ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; keyboard:p1|parity_bit                                 ; keyboard:p1|parity_bit                                              ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; scancode_decoder:p2|state.new_code                     ; scancode_decoder:p2|state.new_code                                  ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; scancode_decoder:p2|state.break                        ; scancode_decoder:p2|state.break                                     ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; scancode_decoder:p2|state.idle                         ; scancode_decoder:p2|state.idle                                      ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; scancode_decoder:p2|state.hold                         ; scancode_decoder:p2|state.hold                                      ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; central_logic:p4|state.INPUT_OP2                       ; central_logic:p4|state.INPUT_OP2                                    ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; central_logic:p4|state.FINISHED                        ; central_logic:p4|state.FINISHED                                     ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; central_logic:p4|state.INPUT_OP1                       ; central_logic:p4|state.INPUT_OP1                                    ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.254  ; keyboard:p1|state.STOP                                 ; keyboard:p1|counter[0]                                              ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.406      ;
; 0.254  ; keyboard:p1|state.STOP                                 ; keyboard:p1|parity_bit                                              ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.406      ;
; 0.338  ; keyboard:p1|state.PARITY                               ; keyboard:p1|state.STOP                                              ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.490      ;
; 0.363  ; keyboard:p1|char_code_s[6]                             ; keyboard:p1|char_code_s[5]                                          ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.368  ; keyboard:p1|char_code_s[5]                             ; keyboard:p1|char_code_s[4]                                          ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.520      ;
; 0.371  ; keyboard:p1|state.PARITY                               ; keyboard:p1|counter[0]                                              ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.374  ; scancode_decoder:p2|state.break                        ; scancode_decoder:p2|state.idle                                      ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.526      ;
; 0.375  ; keyboard:p1|char_code_s[1]                             ; keyboard:p1|char_code_s[0]                                          ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.527      ;
; 0.375  ; scancode_decoder:p2|state.hold                         ; scancode_decoder:p2|state.break                                     ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.527      ;
; 0.384  ; keyboard:p1|state.STOP                                 ; keyboard:p1|state.IDLE                                              ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.536      ;
; 0.388  ; keyboard:p1|state.DATA                                 ; keyboard:p1|char_code_s[7]                                          ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.540      ;
; 0.391  ; keyboard:p1|state.DATA                                 ; keyboard:p1|state.PARITY                                            ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.543      ;
; 0.428  ; scancode_decoder:p2|keydigit[0]                        ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.580      ;
; 0.443  ; keyboard:p1|char_code_s[4]                             ; keyboard:p1|char_code_s[3]                                          ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.595      ;
; 0.452  ; central_logic:p4|state.FINISHED                        ; central_logic:p4|state.DO_RESET                                     ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.604      ;
; 0.457  ; scancode_decoder:p2|keyevent.KEY_MUL~reg0              ; central_logic:p4|state.INPUT_OP2                                    ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.609      ;
; 0.462  ; keyboard:p1|char_code_s[2]                             ; keyboard:p1|char_code_s[1]                                          ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.614      ;
; 0.465  ; scancode_decoder:p2|keydigit[1]                        ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[1]              ; clock                           ; clock       ; 0.000        ; -0.002     ; 0.615      ;
; 0.468  ; keyboard:p1|state.DATA                                 ; keyboard:p1|counter[16]                                             ; clock                           ; clock       ; 0.000        ; 0.001      ; 0.621      ;
; 0.498  ; scancode_decoder:p2|keyevent.KEY_DIV~reg0              ; central_logic:p4|state.INPUT_OP2                                    ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; scancode_decoder:p2|keyevent.KEY_ENTER~reg0            ; central_logic:p4|state.FINISHED                                     ; clock                           ; clock       ; 0.000        ; 0.043      ; 0.694      ;
; 0.520  ; keyboard:p1|oneshot:U1|signal_state                    ; keyboard:p1|char_code_s[1]                                          ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.672      ;
; 0.520  ; keyboard:p1|oneshot:U1|signal_state                    ; keyboard:p1|char_code_s[0]                                          ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.672      ;
; 0.552  ; scancode_decoder:p2|state.hold                         ; scancode_decoder:p2|state.new_code                                  ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.704      ;
; 0.553  ; keyboard:p1|char_code_s[3]                             ; keyboard:p1|char_code_s[2]                                          ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.705      ;
; 0.556  ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[0] ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[1]              ; clock                           ; clock       ; 0.000        ; 0.001      ; 0.709      ;
; 0.578  ; keyboard:p1|state.DATA                                 ; keyboard:p1|char_code_s[0]                                          ; clock                           ; clock       ; 0.000        ; -0.001     ; 0.729      ;
; 0.579  ; keyboard:p1|state.PARITY                               ; keyboard:p1|parity_bit                                              ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.581  ; keyboard:p1|state.DATA                                 ; keyboard:p1|char_code_s[1]                                          ; clock                           ; clock       ; 0.000        ; -0.001     ; 0.732      ;
; 0.582  ; scancode_decoder:p2|state.new_code                     ; scancode_decoder:p2|state.hold                                      ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.734      ;
; 0.593  ; keyboard:p1|oneshot:U1|signal_state                    ; keyboard:p1|char_code_s[6]                                          ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.745      ;
; 0.593  ; keyboard:p1|oneshot:U1|signal_state                    ; keyboard:p1|char_code_s[5]                                          ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.745      ;
; 0.593  ; keyboard:p1|oneshot:U1|signal_state                    ; keyboard:p1|char_code_s[4]                                          ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.745      ;
; 0.593  ; keyboard:p1|oneshot:U1|signal_state                    ; keyboard:p1|char_code_s[3]                                          ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.745      ;
; 0.593  ; keyboard:p1|oneshot:U1|signal_state                    ; keyboard:p1|char_code_s[2]                                          ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.745      ;
; 0.597  ; keyboard:p1|state.DATA                                 ; keyboard:p1|char_code_s[2]                                          ; clock                           ; clock       ; 0.000        ; -0.001     ; 0.748      ;
; 0.600  ; keyboard:p1|state.DATA                                 ; keyboard:p1|char_code_s[4]                                          ; clock                           ; clock       ; 0.000        ; -0.001     ; 0.751      ;
; 0.603  ; keyboard:p1|state.DATA                                 ; keyboard:p1|char_code_s[6]                                          ; clock                           ; clock       ; 0.000        ; -0.001     ; 0.754      ;
; 0.603  ; keyboard:p1|state.DATA                                 ; keyboard:p1|char_code_s[5]                                          ; clock                           ; clock       ; 0.000        ; -0.001     ; 0.754      ;
; 0.603  ; keyboard:p1|state.DATA                                 ; keyboard:p1|char_code_s[3]                                          ; clock                           ; clock       ; 0.000        ; -0.001     ; 0.754      ;
; 0.607  ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[1] ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[4]              ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.759      ;
; 0.611  ; keyboard:p1|state.DATA                                 ; keyboard:p1|counter[13]                                             ; clock                           ; clock       ; 0.000        ; 0.002      ; 0.765      ;
; 0.611  ; keyboard:p1|state.DATA                                 ; keyboard:p1|counter[14]                                             ; clock                           ; clock       ; 0.000        ; 0.002      ; 0.765      ;
; 0.614  ; keyboard:p1|state.DATA                                 ; keyboard:p1|counter[15]                                             ; clock                           ; clock       ; 0.000        ; 0.002      ; 0.768      ;
; 0.614  ; scancode_decoder:p2|keyevent.KEY_SUB~reg0              ; central_logic:p4|state.INPUT_OP2                                    ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.766      ;
; 0.616  ; keyboard:p1|state.DATA                                 ; keyboard:p1|counter[6]                                              ; clock                           ; clock       ; 0.000        ; 0.002      ; 0.770      ;
; 0.619  ; keyboard:p1|state.DATA                                 ; keyboard:p1|counter[9]                                              ; clock                           ; clock       ; 0.000        ; 0.002      ; 0.773      ;
; 0.620  ; scancode_decoder:p2|keydigit[3]                        ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]~_Duplicate_1 ; clock                           ; clock       ; 0.000        ; 0.000      ; 0.772      ;
; 0.620  ; keyboard:p1|state.DATA                                 ; keyboard:p1|counter[12]                                             ; clock                           ; clock       ; 0.000        ; 0.002      ; 0.774      ;
; 0.621  ; keyboard:p1|state.DATA                                 ; keyboard:p1|counter[10]                                             ; clock                           ; clock       ; 0.000        ; 0.002      ; 0.775      ;
; 0.622  ; keyboard:p1|state.DATA                                 ; keyboard:p1|counter[8]                                              ; clock                           ; clock       ; 0.000        ; 0.002      ; 0.776      ;
; 0.623  ; keyboard:p1|state.DATA                                 ; keyboard:p1|counter[7]                                              ; clock                           ; clock       ; 0.000        ; 0.002      ; 0.777      ;
; 0.623  ; keyboard:p1|state.DATA                                 ; keyboard:p1|counter[11]                                             ; clock                           ; clock       ; 0.000        ; 0.002      ; 0.777      ;
+--------+--------------------------------------------------------+---------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clock'                                                                                                                                                                           ;
+-------+---------------------------------+---------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                                             ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; 0.997 ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.INPUT_OP1                                    ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 1.610      ; 1.286      ;
; 1.033 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 1.703      ; 1.286      ;
; 1.033 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 1.703      ; 1.286      ;
; 1.033 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 1.703      ; 1.286      ;
; 1.033 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 1.703      ; 1.286      ;
; 1.033 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 1.703      ; 1.286      ;
; 1.033 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 1.703      ; 1.286      ;
; 1.033 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 1.703      ; 1.286      ;
; 1.033 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 1.703      ; 1.286      ;
; 1.171 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[1]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 1.650      ; 1.152      ;
; 1.171 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[2]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 1.650      ; 1.152      ;
; 1.171 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[3]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 1.650      ; 1.152      ;
; 1.171 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[4]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 1.650      ; 1.152      ;
; 1.171 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[5]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 1.650      ; 1.152      ;
; 1.171 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[6]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 1.650      ; 1.152      ;
; 1.171 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[7]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 1.650      ; 1.152      ;
; 1.190 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[0]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 1.649      ; 1.132      ;
; 1.204 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 1.658      ; 1.127      ;
; 1.204 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 1.658      ; 1.127      ;
; 1.204 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 1.658      ; 1.127      ;
; 1.205 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 1.657      ; 1.125      ;
; 1.205 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 1.657      ; 1.125      ;
; 1.205 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 1.657      ; 1.125      ;
; 1.205 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 1.657      ; 1.125      ;
; 1.205 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 1.657      ; 1.125      ;
; 1.397 ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.INPUT_OP2                                    ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 1.653      ; 0.929      ;
; 1.397 ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.FINISHED                                     ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 1.653      ; 0.929      ;
; 1.397 ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET                                     ; central_logic:p4|state.DO_RESET ; clock       ; 0.500        ; 1.653      ; 0.929      ;
; 1.497 ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.INPUT_OP1                                    ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 1.610      ; 1.286      ;
; 1.533 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]              ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 1.703      ; 1.286      ;
; 1.533 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]              ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 1.703      ; 1.286      ;
; 1.533 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]              ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 1.703      ; 1.286      ;
; 1.533 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]              ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 1.703      ; 1.286      ;
; 1.533 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]              ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 1.703      ; 1.286      ;
; 1.533 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]              ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 1.703      ; 1.286      ;
; 1.533 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]              ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 1.703      ; 1.286      ;
; 1.533 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]              ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 1.703      ; 1.286      ;
; 1.671 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[1]              ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 1.650      ; 1.152      ;
; 1.671 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[2]              ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 1.650      ; 1.152      ;
; 1.671 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[3]              ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 1.650      ; 1.152      ;
; 1.671 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[4]              ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 1.650      ; 1.152      ;
; 1.671 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[5]              ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 1.650      ; 1.152      ;
; 1.671 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[6]              ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 1.650      ; 1.152      ;
; 1.671 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[7]              ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 1.650      ; 1.152      ;
; 1.690 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[0]              ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 1.649      ; 1.132      ;
; 1.704 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 1.658      ; 1.127      ;
; 1.704 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 1.658      ; 1.127      ;
; 1.704 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 1.658      ; 1.127      ;
; 1.705 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 1.657      ; 1.125      ;
; 1.705 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 1.657      ; 1.125      ;
; 1.705 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 1.657      ; 1.125      ;
; 1.705 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 1.657      ; 1.125      ;
; 1.705 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 1.657      ; 1.125      ;
; 1.897 ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.INPUT_OP2                                    ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 1.653      ; 0.929      ;
; 1.897 ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.FINISHED                                     ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 1.653      ; 0.929      ;
; 1.897 ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET                                     ; central_logic:p4|state.DO_RESET ; clock       ; 1.000        ; 1.653      ; 0.929      ;
+-------+---------------------------------+---------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clock'                                                                                                                                                                             ;
+--------+---------------------------------+---------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                                                             ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -1.017 ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.INPUT_OP2                                    ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 1.653      ; 0.929      ;
; -1.017 ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.FINISHED                                     ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 1.653      ; 0.929      ;
; -1.017 ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET                                     ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 1.653      ; 0.929      ;
; -0.825 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 1.657      ; 1.125      ;
; -0.825 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 1.657      ; 1.125      ;
; -0.825 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 1.657      ; 1.125      ;
; -0.825 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 1.657      ; 1.125      ;
; -0.825 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 1.657      ; 1.125      ;
; -0.824 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 1.658      ; 1.127      ;
; -0.824 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 1.658      ; 1.127      ;
; -0.824 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 1.658      ; 1.127      ;
; -0.810 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[0]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 1.649      ; 1.132      ;
; -0.791 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[1]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 1.650      ; 1.152      ;
; -0.791 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[2]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 1.650      ; 1.152      ;
; -0.791 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[3]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 1.650      ; 1.152      ;
; -0.791 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[4]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 1.650      ; 1.152      ;
; -0.791 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[5]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 1.650      ; 1.152      ;
; -0.791 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[6]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 1.650      ; 1.152      ;
; -0.791 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[7]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 1.650      ; 1.152      ;
; -0.617 ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.INPUT_OP1                                    ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 1.610      ; 1.286      ;
; -0.601 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 1.703      ; 1.286      ;
; -0.601 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 1.703      ; 1.286      ;
; -0.601 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 1.703      ; 1.286      ;
; -0.601 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 1.703      ; 1.286      ;
; -0.601 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 1.703      ; 1.286      ;
; -0.601 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 1.703      ; 1.286      ;
; -0.601 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 1.703      ; 1.286      ;
; -0.601 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]              ; central_logic:p4|state.DO_RESET ; clock       ; 0.000        ; 1.703      ; 1.286      ;
; -0.517 ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.INPUT_OP2                                    ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 1.653      ; 0.929      ;
; -0.517 ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.FINISHED                                     ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 1.653      ; 0.929      ;
; -0.517 ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET                                     ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 1.653      ; 0.929      ;
; -0.325 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 1.657      ; 1.125      ;
; -0.325 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 1.657      ; 1.125      ;
; -0.325 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 1.657      ; 1.125      ;
; -0.325 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 1.657      ; 1.125      ;
; -0.325 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 1.657      ; 1.125      ;
; -0.324 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 1.658      ; 1.127      ;
; -0.324 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 1.658      ; 1.127      ;
; -0.324 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 1.658      ; 1.127      ;
; -0.310 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[0]              ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 1.649      ; 1.132      ;
; -0.291 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[1]              ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 1.650      ; 1.152      ;
; -0.291 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[2]              ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 1.650      ; 1.152      ;
; -0.291 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[3]              ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 1.650      ; 1.152      ;
; -0.291 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[4]              ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 1.650      ; 1.152      ;
; -0.291 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[5]              ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 1.650      ; 1.152      ;
; -0.291 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[6]              ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 1.650      ; 1.152      ;
; -0.291 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[7]              ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 1.650      ; 1.152      ;
; -0.117 ; central_logic:p4|state.DO_RESET ; central_logic:p4|state.INPUT_OP1                                    ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 1.610      ; 1.286      ;
; -0.101 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]              ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 1.703      ; 1.286      ;
; -0.101 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]              ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 1.703      ; 1.286      ;
; -0.101 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]              ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 1.703      ; 1.286      ;
; -0.101 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]              ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 1.703      ; 1.286      ;
; -0.101 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]              ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 1.703      ; 1.286      ;
; -0.101 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]              ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 1.703      ; 1.286      ;
; -0.101 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]              ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 1.703      ; 1.286      ;
; -0.101 ; central_logic:p4|state.DO_RESET ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]              ; central_logic:p4|state.DO_RESET ; clock       ; -0.500       ; 1.703      ; 1.286      ;
+--------+---------------------------------+---------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------+
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]              ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]              ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]              ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[0]~_Duplicate_1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[1]~_Duplicate_1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[2]~_Duplicate_1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]~_Duplicate_1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[3]~_Duplicate_1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]~_Duplicate_1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[4]~_Duplicate_1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]~_Duplicate_1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[5]~_Duplicate_1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]~_Duplicate_1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[6]~_Duplicate_1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]~_Duplicate_1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_1|reg:U1|reg[7]~_Duplicate_1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[5]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[5]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[6]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[6]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[7]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|dec_shift_reg:operand_2|reg:U1|reg[7]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|state.DO_RESET                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|state.DO_RESET                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|state.FINISHED                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|state.FINISHED                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|state.INPUT_OP1                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|state.INPUT_OP1                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; central_logic:p4|state.INPUT_OP2                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; central_logic:p4|state.INPUT_OP2                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; keyboard:p1|char_code_s[0]                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; keyboard:p1|char_code_s[0]                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; keyboard:p1|char_code_s[1]                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; keyboard:p1|char_code_s[1]                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; keyboard:p1|char_code_s[2]                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; keyboard:p1|char_code_s[2]                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; keyboard:p1|char_code_s[3]                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; keyboard:p1|char_code_s[3]                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; keyboard:p1|char_code_s[4]                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; keyboard:p1|char_code_s[4]                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; keyboard:p1|char_code_s[5]                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; keyboard:p1|char_code_s[5]                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; keyboard:p1|char_code_s[6]                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; keyboard:p1|char_code_s[6]                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; keyboard:p1|char_code_s[7]                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; keyboard:p1|char_code_s[7]                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; keyboard:p1|counter[0]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; keyboard:p1|counter[0]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; keyboard:p1|counter[10]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; keyboard:p1|counter[10]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; keyboard:p1|counter[11]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; keyboard:p1|counter[11]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; keyboard:p1|counter[12]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; keyboard:p1|counter[12]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; keyboard:p1|counter[13]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; keyboard:p1|counter[13]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; keyboard:p1|counter[14]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; keyboard:p1|counter[14]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; keyboard:p1|counter[15]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; keyboard:p1|counter[15]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; keyboard:p1|counter[16]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; keyboard:p1|counter[16]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; keyboard:p1|counter[17]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; keyboard:p1|counter[17]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; keyboard:p1|counter[18]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; keyboard:p1|counter[18]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; keyboard:p1|counter[19]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; keyboard:p1|counter[19]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; keyboard:p1|counter[1]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; keyboard:p1|counter[1]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; keyboard:p1|counter[20]                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; keyboard:p1|counter[20]                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; keyboard:p1|counter[21]                                             ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'central_logic:p4|state.DO_RESET'                                                                                  ;
+-------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; central_logic:p4|state.DO_RESET ; Fall       ; central_logic:p4|next_operator.ADD_374   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; central_logic:p4|state.DO_RESET ; Fall       ; central_logic:p4|next_operator.ADD_374   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; central_logic:p4|state.DO_RESET ; Fall       ; central_logic:p4|next_operator.DIV_335   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; central_logic:p4|state.DO_RESET ; Fall       ; central_logic:p4|next_operator.DIV_335   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; central_logic:p4|state.DO_RESET ; Fall       ; central_logic:p4|next_operator.MUL_348   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; central_logic:p4|state.DO_RESET ; Fall       ; central_logic:p4|next_operator.MUL_348   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; central_logic:p4|state.DO_RESET ; Fall       ; central_logic:p4|next_operator.SUB_361   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; central_logic:p4|state.DO_RESET ; Fall       ; central_logic:p4|next_operator.SUB_361   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; central_logic:p4|state.DO_RESET ; Fall       ; central_logic:p4|next_operator.UNDEF_387 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; central_logic:p4|state.DO_RESET ; Fall       ; central_logic:p4|next_operator.UNDEF_387 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; central_logic:p4|state.DO_RESET ; Rise       ; p4|Selector12~1clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; central_logic:p4|state.DO_RESET ; Rise       ; p4|Selector12~1clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; central_logic:p4|state.DO_RESET ; Rise       ; p4|Selector12~1clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; central_logic:p4|state.DO_RESET ; Rise       ; p4|Selector12~1clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; central_logic:p4|state.DO_RESET ; Rise       ; p4|Selector12~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; central_logic:p4|state.DO_RESET ; Rise       ; p4|Selector12~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; central_logic:p4|state.DO_RESET ; Rise       ; p4|Selector12~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; central_logic:p4|state.DO_RESET ; Rise       ; p4|Selector12~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; central_logic:p4|state.DO_RESET ; Rise       ; p4|next_operator.ADD_374|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; central_logic:p4|state.DO_RESET ; Rise       ; p4|next_operator.ADD_374|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; central_logic:p4|state.DO_RESET ; Rise       ; p4|next_operator.DIV_335|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; central_logic:p4|state.DO_RESET ; Rise       ; p4|next_operator.DIV_335|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; central_logic:p4|state.DO_RESET ; Rise       ; p4|next_operator.MUL_348|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; central_logic:p4|state.DO_RESET ; Rise       ; p4|next_operator.MUL_348|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; central_logic:p4|state.DO_RESET ; Rise       ; p4|next_operator.SUB_361|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; central_logic:p4|state.DO_RESET ; Rise       ; p4|next_operator.SUB_361|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; central_logic:p4|state.DO_RESET ; Rise       ; p4|next_operator.UNDEF_387|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; central_logic:p4|state.DO_RESET ; Rise       ; p4|next_operator.UNDEF_387|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; central_logic:p4|state.DO_RESET ; Rise       ; p4|state.DO_RESET|regout                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; central_logic:p4|state.DO_RESET ; Rise       ; p4|state.DO_RESET|regout                 ;
+-------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ps2_data  ; clock      ; 2.592 ; 2.592 ; Rise       ; clock           ;
; reset     ; clock      ; 2.281 ; 2.281 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ps2_data  ; clock      ; -2.191 ; -2.191 ; Rise       ; clock           ;
; reset     ; clock      ; -2.161 ; -2.161 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-----------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port       ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------------+---------------------------------+--------+--------+------------+---------------------------------+
; sseg_disp_0[*]  ; central_logic:p4|state.DO_RESET ; 32.786 ; 32.786 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[0] ; central_logic:p4|state.DO_RESET ; 32.785 ; 32.785 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[1] ; central_logic:p4|state.DO_RESET ; 32.757 ; 32.757 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[2] ; central_logic:p4|state.DO_RESET ; 32.781 ; 32.781 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[3] ; central_logic:p4|state.DO_RESET ; 32.777 ; 32.777 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[4] ; central_logic:p4|state.DO_RESET ; 32.786 ; 32.786 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[5] ; central_logic:p4|state.DO_RESET ; 32.658 ; 32.658 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[6] ; central_logic:p4|state.DO_RESET ; 32.659 ; 32.659 ; Rise       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_1[*]  ; central_logic:p4|state.DO_RESET ; 25.126 ; 25.126 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[0] ; central_logic:p4|state.DO_RESET ; 25.126 ; 25.126 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[1] ; central_logic:p4|state.DO_RESET ; 24.919 ; 24.919 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[2] ; central_logic:p4|state.DO_RESET ; 24.927 ; 24.927 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[3] ; central_logic:p4|state.DO_RESET ; 24.685 ; 24.685 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[4] ; central_logic:p4|state.DO_RESET ; 24.952 ; 24.952 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[5] ; central_logic:p4|state.DO_RESET ; 24.634 ; 24.634 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[6] ; central_logic:p4|state.DO_RESET ; 24.935 ; 24.935 ; Rise       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_2[*]  ; central_logic:p4|state.DO_RESET ; 23.377 ; 23.377 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[0] ; central_logic:p4|state.DO_RESET ; 23.377 ; 23.377 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[1] ; central_logic:p4|state.DO_RESET ; 23.304 ; 23.304 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[2] ; central_logic:p4|state.DO_RESET ; 23.235 ; 23.235 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[3] ; central_logic:p4|state.DO_RESET ; 23.358 ; 23.358 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[4] ; central_logic:p4|state.DO_RESET ; 23.212 ; 23.212 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[5] ; central_logic:p4|state.DO_RESET ; 23.196 ; 23.196 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[6] ; central_logic:p4|state.DO_RESET ; 23.198 ; 23.198 ; Rise       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_3[*]  ; central_logic:p4|state.DO_RESET ; 16.064 ; 16.078 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[0] ; central_logic:p4|state.DO_RESET ; 16.053 ; 16.053 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[1] ; central_logic:p4|state.DO_RESET ; 15.945 ; 15.945 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[2] ; central_logic:p4|state.DO_RESET ; 15.969 ; 15.955 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[3] ; central_logic:p4|state.DO_RESET ; 15.949 ; 15.949 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[4] ; central_logic:p4|state.DO_RESET ; 15.971 ; 15.985 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[5] ; central_logic:p4|state.DO_RESET ; 16.023 ; 16.037 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[6] ; central_logic:p4|state.DO_RESET ; 16.064 ; 16.078 ; Rise       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_4[*]  ; central_logic:p4|state.DO_RESET ; 17.033 ; 17.033 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[0] ; central_logic:p4|state.DO_RESET ; 17.033 ; 17.033 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[1] ; central_logic:p4|state.DO_RESET ; 16.678 ; 16.678 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[2] ; central_logic:p4|state.DO_RESET ; 16.527 ; 16.527 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[3] ; central_logic:p4|state.DO_RESET ; 16.437 ; 16.437 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[4] ; central_logic:p4|state.DO_RESET ; 16.471 ; 16.471 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[5] ; central_logic:p4|state.DO_RESET ; 16.749 ; 16.749 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[6] ; central_logic:p4|state.DO_RESET ; 16.477 ; 16.477 ; Rise       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_5[*]  ; central_logic:p4|state.DO_RESET ; 9.166  ; 9.166  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[0] ; central_logic:p4|state.DO_RESET ; 8.649  ; 8.649  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[1] ; central_logic:p4|state.DO_RESET ; 8.520  ; 8.520  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[2] ; central_logic:p4|state.DO_RESET ; 8.789  ; 8.777  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[3] ; central_logic:p4|state.DO_RESET ; 9.166  ; 9.166  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[4] ; central_logic:p4|state.DO_RESET ; 8.603  ; 8.615  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[5] ; central_logic:p4|state.DO_RESET ; 8.516  ; 8.528  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[6] ; central_logic:p4|state.DO_RESET ; 8.582  ; 8.594  ; Rise       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_6[*]  ; central_logic:p4|state.DO_RESET ; 16.290 ; 16.290 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[0] ; central_logic:p4|state.DO_RESET ; 16.154 ; 16.154 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[1] ; central_logic:p4|state.DO_RESET ; 16.173 ; 16.173 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[2] ; central_logic:p4|state.DO_RESET ; 16.239 ; 16.239 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[3] ; central_logic:p4|state.DO_RESET ; 16.206 ; 16.206 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[4] ; central_logic:p4|state.DO_RESET ; 16.290 ; 16.290 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[5] ; central_logic:p4|state.DO_RESET ; 16.129 ; 16.129 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[6] ; central_logic:p4|state.DO_RESET ; 16.283 ; 16.283 ; Rise       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_7[*]  ; central_logic:p4|state.DO_RESET ; 9.211  ; 9.192  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[0] ; central_logic:p4|state.DO_RESET ; 9.081  ; 9.081  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[1] ; central_logic:p4|state.DO_RESET ; 9.085  ; 9.085  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[2] ; central_logic:p4|state.DO_RESET ; 9.034  ; 9.053  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[3] ; central_logic:p4|state.DO_RESET ; 9.047  ; 9.047  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[4] ; central_logic:p4|state.DO_RESET ; 9.052  ; 9.033  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[5] ; central_logic:p4|state.DO_RESET ; 9.211  ; 9.192  ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[6] ; central_logic:p4|state.DO_RESET ; 9.075  ; 9.056  ; Rise       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_0[*]  ; central_logic:p4|state.DO_RESET ; 35.145 ; 35.145 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[0] ; central_logic:p4|state.DO_RESET ; 35.144 ; 35.144 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[1] ; central_logic:p4|state.DO_RESET ; 35.116 ; 35.116 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[2] ; central_logic:p4|state.DO_RESET ; 35.140 ; 35.140 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[3] ; central_logic:p4|state.DO_RESET ; 35.136 ; 35.136 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[4] ; central_logic:p4|state.DO_RESET ; 35.145 ; 35.145 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[5] ; central_logic:p4|state.DO_RESET ; 35.017 ; 35.017 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[6] ; central_logic:p4|state.DO_RESET ; 35.018 ; 35.018 ; Fall       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_1[*]  ; central_logic:p4|state.DO_RESET ; 27.485 ; 27.485 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[0] ; central_logic:p4|state.DO_RESET ; 27.485 ; 27.485 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[1] ; central_logic:p4|state.DO_RESET ; 27.278 ; 27.278 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[2] ; central_logic:p4|state.DO_RESET ; 27.286 ; 27.286 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[3] ; central_logic:p4|state.DO_RESET ; 27.044 ; 27.044 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[4] ; central_logic:p4|state.DO_RESET ; 27.311 ; 27.311 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[5] ; central_logic:p4|state.DO_RESET ; 26.993 ; 26.993 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[6] ; central_logic:p4|state.DO_RESET ; 27.294 ; 27.294 ; Fall       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_2[*]  ; central_logic:p4|state.DO_RESET ; 25.758 ; 25.758 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[0] ; central_logic:p4|state.DO_RESET ; 25.758 ; 25.758 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[1] ; central_logic:p4|state.DO_RESET ; 25.685 ; 25.685 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[2] ; central_logic:p4|state.DO_RESET ; 25.616 ; 25.616 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[3] ; central_logic:p4|state.DO_RESET ; 25.739 ; 25.739 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[4] ; central_logic:p4|state.DO_RESET ; 25.593 ; 25.593 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[5] ; central_logic:p4|state.DO_RESET ; 25.577 ; 25.577 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[6] ; central_logic:p4|state.DO_RESET ; 25.579 ; 25.579 ; Fall       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_3[*]  ; central_logic:p4|state.DO_RESET ; 18.459 ; 18.459 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[0] ; central_logic:p4|state.DO_RESET ; 18.434 ; 18.434 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[1] ; central_logic:p4|state.DO_RESET ; 18.326 ; 18.326 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[2] ; central_logic:p4|state.DO_RESET ; 18.350 ; 18.350 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[3] ; central_logic:p4|state.DO_RESET ; 18.330 ; 18.330 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[4] ; central_logic:p4|state.DO_RESET ; 18.366 ; 18.366 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[5] ; central_logic:p4|state.DO_RESET ; 18.418 ; 18.418 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[6] ; central_logic:p4|state.DO_RESET ; 18.459 ; 18.459 ; Fall       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_4[*]  ; central_logic:p4|state.DO_RESET ; 17.033 ; 17.033 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[0] ; central_logic:p4|state.DO_RESET ; 17.033 ; 17.033 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[1] ; central_logic:p4|state.DO_RESET ; 16.678 ; 16.678 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[2] ; central_logic:p4|state.DO_RESET ; 16.527 ; 16.527 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[3] ; central_logic:p4|state.DO_RESET ; 16.437 ; 16.437 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[4] ; central_logic:p4|state.DO_RESET ; 16.471 ; 16.471 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[5] ; central_logic:p4|state.DO_RESET ; 16.749 ; 16.749 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[6] ; central_logic:p4|state.DO_RESET ; 16.477 ; 16.477 ; Fall       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_5[*]  ; central_logic:p4|state.DO_RESET ; 9.166  ; 9.166  ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[0] ; central_logic:p4|state.DO_RESET ; 8.649  ; 8.649  ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[1] ; central_logic:p4|state.DO_RESET ; 8.520  ; 8.520  ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[2] ; central_logic:p4|state.DO_RESET ; 8.777  ; 8.789  ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[3] ; central_logic:p4|state.DO_RESET ; 9.166  ; 9.166  ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[4] ; central_logic:p4|state.DO_RESET ; 8.615  ; 8.603  ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[5] ; central_logic:p4|state.DO_RESET ; 8.528  ; 8.516  ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[6] ; central_logic:p4|state.DO_RESET ; 8.594  ; 8.582  ; Fall       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_6[*]  ; central_logic:p4|state.DO_RESET ; 16.290 ; 16.290 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[0] ; central_logic:p4|state.DO_RESET ; 16.154 ; 16.154 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[1] ; central_logic:p4|state.DO_RESET ; 16.173 ; 16.173 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[2] ; central_logic:p4|state.DO_RESET ; 16.239 ; 16.239 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[3] ; central_logic:p4|state.DO_RESET ; 16.206 ; 16.206 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[4] ; central_logic:p4|state.DO_RESET ; 16.290 ; 16.290 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[5] ; central_logic:p4|state.DO_RESET ; 16.129 ; 16.129 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[6] ; central_logic:p4|state.DO_RESET ; 16.283 ; 16.283 ; Fall       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_7[*]  ; central_logic:p4|state.DO_RESET ; 9.192  ; 9.211  ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[0] ; central_logic:p4|state.DO_RESET ; 9.081  ; 9.081  ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[1] ; central_logic:p4|state.DO_RESET ; 9.085  ; 9.085  ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[2] ; central_logic:p4|state.DO_RESET ; 9.053  ; 9.034  ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[3] ; central_logic:p4|state.DO_RESET ; 9.047  ; 9.047  ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[4] ; central_logic:p4|state.DO_RESET ; 9.033  ; 9.052  ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[5] ; central_logic:p4|state.DO_RESET ; 9.192  ; 9.211  ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[6] ; central_logic:p4|state.DO_RESET ; 9.056  ; 9.075  ; Fall       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_0[*]  ; clock                           ; 35.810 ; 35.810 ; Rise       ; clock                           ;
;  sseg_disp_0[0] ; clock                           ; 35.809 ; 35.809 ; Rise       ; clock                           ;
;  sseg_disp_0[1] ; clock                           ; 35.781 ; 35.781 ; Rise       ; clock                           ;
;  sseg_disp_0[2] ; clock                           ; 35.805 ; 35.805 ; Rise       ; clock                           ;
;  sseg_disp_0[3] ; clock                           ; 35.801 ; 35.801 ; Rise       ; clock                           ;
;  sseg_disp_0[4] ; clock                           ; 35.810 ; 35.810 ; Rise       ; clock                           ;
;  sseg_disp_0[5] ; clock                           ; 35.682 ; 35.682 ; Rise       ; clock                           ;
;  sseg_disp_0[6] ; clock                           ; 35.683 ; 35.683 ; Rise       ; clock                           ;
; sseg_disp_1[*]  ; clock                           ; 28.150 ; 28.150 ; Rise       ; clock                           ;
;  sseg_disp_1[0] ; clock                           ; 28.150 ; 28.150 ; Rise       ; clock                           ;
;  sseg_disp_1[1] ; clock                           ; 27.943 ; 27.943 ; Rise       ; clock                           ;
;  sseg_disp_1[2] ; clock                           ; 27.951 ; 27.951 ; Rise       ; clock                           ;
;  sseg_disp_1[3] ; clock                           ; 27.709 ; 27.709 ; Rise       ; clock                           ;
;  sseg_disp_1[4] ; clock                           ; 27.976 ; 27.976 ; Rise       ; clock                           ;
;  sseg_disp_1[5] ; clock                           ; 27.658 ; 27.658 ; Rise       ; clock                           ;
;  sseg_disp_1[6] ; clock                           ; 27.959 ; 27.959 ; Rise       ; clock                           ;
; sseg_disp_2[*]  ; clock                           ; 26.414 ; 26.414 ; Rise       ; clock                           ;
;  sseg_disp_2[0] ; clock                           ; 26.414 ; 26.414 ; Rise       ; clock                           ;
;  sseg_disp_2[1] ; clock                           ; 26.341 ; 26.341 ; Rise       ; clock                           ;
;  sseg_disp_2[2] ; clock                           ; 26.272 ; 26.272 ; Rise       ; clock                           ;
;  sseg_disp_2[3] ; clock                           ; 26.395 ; 26.395 ; Rise       ; clock                           ;
;  sseg_disp_2[4] ; clock                           ; 26.249 ; 26.249 ; Rise       ; clock                           ;
;  sseg_disp_2[5] ; clock                           ; 26.233 ; 26.233 ; Rise       ; clock                           ;
;  sseg_disp_2[6] ; clock                           ; 26.235 ; 26.235 ; Rise       ; clock                           ;
; sseg_disp_3[*]  ; clock                           ; 19.115 ; 19.115 ; Rise       ; clock                           ;
;  sseg_disp_3[0] ; clock                           ; 19.090 ; 19.090 ; Rise       ; clock                           ;
;  sseg_disp_3[1] ; clock                           ; 18.982 ; 18.982 ; Rise       ; clock                           ;
;  sseg_disp_3[2] ; clock                           ; 19.006 ; 19.006 ; Rise       ; clock                           ;
;  sseg_disp_3[3] ; clock                           ; 18.986 ; 18.986 ; Rise       ; clock                           ;
;  sseg_disp_3[4] ; clock                           ; 19.022 ; 19.022 ; Rise       ; clock                           ;
;  sseg_disp_3[5] ; clock                           ; 19.074 ; 19.074 ; Rise       ; clock                           ;
;  sseg_disp_3[6] ; clock                           ; 19.115 ; 19.115 ; Rise       ; clock                           ;
; sseg_disp_4[*]  ; clock                           ; 18.783 ; 18.783 ; Rise       ; clock                           ;
;  sseg_disp_4[0] ; clock                           ; 18.783 ; 18.783 ; Rise       ; clock                           ;
;  sseg_disp_4[1] ; clock                           ; 18.428 ; 18.428 ; Rise       ; clock                           ;
;  sseg_disp_4[2] ; clock                           ; 18.277 ; 18.277 ; Rise       ; clock                           ;
;  sseg_disp_4[3] ; clock                           ; 18.187 ; 18.187 ; Rise       ; clock                           ;
;  sseg_disp_4[4] ; clock                           ; 18.221 ; 18.221 ; Rise       ; clock                           ;
;  sseg_disp_4[5] ; clock                           ; 18.499 ; 18.499 ; Rise       ; clock                           ;
;  sseg_disp_4[6] ; clock                           ; 18.227 ; 18.227 ; Rise       ; clock                           ;
; sseg_disp_5[*]  ; clock                           ; 11.013 ; 11.013 ; Rise       ; clock                           ;
;  sseg_disp_5[0] ; clock                           ; 10.496 ; 10.496 ; Rise       ; clock                           ;
;  sseg_disp_5[1] ; clock                           ; 10.367 ; 10.367 ; Rise       ; clock                           ;
;  sseg_disp_5[2] ; clock                           ; 10.636 ; 10.636 ; Rise       ; clock                           ;
;  sseg_disp_5[3] ; clock                           ; 11.013 ; 11.013 ; Rise       ; clock                           ;
;  sseg_disp_5[4] ; clock                           ; 10.462 ; 10.462 ; Rise       ; clock                           ;
;  sseg_disp_5[5] ; clock                           ; 10.375 ; 10.375 ; Rise       ; clock                           ;
;  sseg_disp_5[6] ; clock                           ; 10.441 ; 10.441 ; Rise       ; clock                           ;
; sseg_disp_6[*]  ; clock                           ; 18.193 ; 18.193 ; Rise       ; clock                           ;
;  sseg_disp_6[0] ; clock                           ; 18.057 ; 18.057 ; Rise       ; clock                           ;
;  sseg_disp_6[1] ; clock                           ; 18.076 ; 18.076 ; Rise       ; clock                           ;
;  sseg_disp_6[2] ; clock                           ; 18.142 ; 18.142 ; Rise       ; clock                           ;
;  sseg_disp_6[3] ; clock                           ; 18.109 ; 18.109 ; Rise       ; clock                           ;
;  sseg_disp_6[4] ; clock                           ; 18.193 ; 18.193 ; Rise       ; clock                           ;
;  sseg_disp_6[5] ; clock                           ; 18.032 ; 18.032 ; Rise       ; clock                           ;
;  sseg_disp_6[6] ; clock                           ; 18.186 ; 18.186 ; Rise       ; clock                           ;
; sseg_disp_7[*]  ; clock                           ; 11.086 ; 11.086 ; Rise       ; clock                           ;
;  sseg_disp_7[0] ; clock                           ; 10.956 ; 10.956 ; Rise       ; clock                           ;
;  sseg_disp_7[1] ; clock                           ; 10.960 ; 10.960 ; Rise       ; clock                           ;
;  sseg_disp_7[2] ; clock                           ; 10.928 ; 10.928 ; Rise       ; clock                           ;
;  sseg_disp_7[3] ; clock                           ; 10.922 ; 10.922 ; Rise       ; clock                           ;
;  sseg_disp_7[4] ; clock                           ; 10.927 ; 10.927 ; Rise       ; clock                           ;
;  sseg_disp_7[5] ; clock                           ; 11.086 ; 11.086 ; Rise       ; clock                           ;
;  sseg_disp_7[6] ; clock                           ; 10.950 ; 10.950 ; Rise       ; clock                           ;
+-----------------+---------------------------------+--------+--------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                    ;
+-----------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port       ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------------+---------------------------------+-------+-------+------------+---------------------------------+
; sseg_disp_0[*]  ; central_logic:p4|state.DO_RESET ; 4.174 ; 4.074 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[0] ; central_logic:p4|state.DO_RESET ; 4.210 ; 4.210 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[1] ; central_logic:p4|state.DO_RESET ; 4.174 ; 4.174 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[2] ; central_logic:p4|state.DO_RESET ; 4.198 ; 4.500 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[3] ; central_logic:p4|state.DO_RESET ; 4.203 ; 4.203 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[4] ; central_logic:p4|state.DO_RESET ; 4.505 ; 4.212 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[5] ; central_logic:p4|state.DO_RESET ; 5.070 ; 4.074 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[6] ; central_logic:p4|state.DO_RESET ; 4.378 ; 4.076 ; Rise       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_1[*]  ; central_logic:p4|state.DO_RESET ; 5.430 ; 5.379 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[0] ; central_logic:p4|state.DO_RESET ; 5.871 ; 5.871 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[1] ; central_logic:p4|state.DO_RESET ; 5.664 ; 5.664 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[2] ; central_logic:p4|state.DO_RESET ; 5.672 ; 6.229 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[3] ; central_logic:p4|state.DO_RESET ; 5.430 ; 5.430 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[4] ; central_logic:p4|state.DO_RESET ; 6.360 ; 5.697 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[5] ; central_logic:p4|state.DO_RESET ; 5.928 ; 5.379 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[6] ; central_logic:p4|state.DO_RESET ; 6.230 ; 5.680 ; Rise       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_2[*]  ; central_logic:p4|state.DO_RESET ; 5.298 ; 5.260 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[0] ; central_logic:p4|state.DO_RESET ; 5.440 ; 5.440 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[1] ; central_logic:p4|state.DO_RESET ; 5.367 ; 5.367 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[2] ; central_logic:p4|state.DO_RESET ; 5.298 ; 5.493 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[3] ; central_logic:p4|state.DO_RESET ; 5.420 ; 5.420 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[4] ; central_logic:p4|state.DO_RESET ; 5.473 ; 5.279 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[5] ; central_logic:p4|state.DO_RESET ; 5.793 ; 5.261 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[6] ; central_logic:p4|state.DO_RESET ; 5.455 ; 5.260 ; Rise       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_3[*]  ; central_logic:p4|state.DO_RESET ; 5.778 ; 5.774 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[0] ; central_logic:p4|state.DO_RESET ; 5.882 ; 5.882 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[1] ; central_logic:p4|state.DO_RESET ; 5.891 ; 5.774 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[2] ; central_logic:p4|state.DO_RESET ; 5.847 ; 5.798 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[3] ; central_logic:p4|state.DO_RESET ; 5.778 ; 5.778 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[4] ; central_logic:p4|state.DO_RESET ; 6.074 ; 5.794 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[5] ; central_logic:p4|state.DO_RESET ; 5.866 ; 5.866 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[6] ; central_logic:p4|state.DO_RESET ; 5.907 ; 5.907 ; Rise       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_4[*]  ; central_logic:p4|state.DO_RESET ; 3.756 ; 3.756 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[0] ; central_logic:p4|state.DO_RESET ; 4.351 ; 4.351 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[1] ; central_logic:p4|state.DO_RESET ; 3.995 ; 3.995 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[2] ; central_logic:p4|state.DO_RESET ; 3.848 ; 3.841 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[3] ; central_logic:p4|state.DO_RESET ; 3.756 ; 3.756 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[4] ; central_logic:p4|state.DO_RESET ; 3.790 ; 3.790 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[5] ; central_logic:p4|state.DO_RESET ; 4.246 ; 4.066 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[6] ; central_logic:p4|state.DO_RESET ; 3.794 ; 3.794 ; Rise       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_5[*]  ; central_logic:p4|state.DO_RESET ; 4.089 ; 4.089 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[0] ; central_logic:p4|state.DO_RESET ; 4.232 ; 4.232 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[1] ; central_logic:p4|state.DO_RESET ; 4.089 ; 4.089 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[2] ; central_logic:p4|state.DO_RESET ; 4.374 ; 4.366 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[3] ; central_logic:p4|state.DO_RESET ; 4.739 ; 4.739 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[4] ; central_logic:p4|state.DO_RESET ; 4.185 ; 4.185 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[5] ; central_logic:p4|state.DO_RESET ; 4.147 ; 4.110 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[6] ; central_logic:p4|state.DO_RESET ; 4.165 ; 4.165 ; Rise       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_6[*]  ; central_logic:p4|state.DO_RESET ; 3.794 ; 3.769 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[0] ; central_logic:p4|state.DO_RESET ; 3.794 ; 3.794 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[1] ; central_logic:p4|state.DO_RESET ; 3.813 ; 3.813 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[2] ; central_logic:p4|state.DO_RESET ; 3.879 ; 4.231 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[3] ; central_logic:p4|state.DO_RESET ; 3.846 ; 3.846 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[4] ; central_logic:p4|state.DO_RESET ; 4.277 ; 3.930 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[5] ; central_logic:p4|state.DO_RESET ; 4.522 ; 3.769 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[6] ; central_logic:p4|state.DO_RESET ; 4.275 ; 3.923 ; Rise       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_7[*]  ; central_logic:p4|state.DO_RESET ; 4.489 ; 4.483 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[0] ; central_logic:p4|state.DO_RESET ; 4.522 ; 4.522 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[1] ; central_logic:p4|state.DO_RESET ; 4.749 ; 4.519 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[2] ; central_logic:p4|state.DO_RESET ; 4.717 ; 4.483 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[3] ; central_logic:p4|state.DO_RESET ; 4.489 ; 4.489 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[4] ; central_logic:p4|state.DO_RESET ; 4.788 ; 4.496 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[5] ; central_logic:p4|state.DO_RESET ; 4.642 ; 4.642 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[6] ; central_logic:p4|state.DO_RESET ; 4.523 ; 4.523 ; Rise       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_0[*]  ; central_logic:p4|state.DO_RESET ; 4.074 ; 4.174 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[0] ; central_logic:p4|state.DO_RESET ; 4.210 ; 4.210 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[1] ; central_logic:p4|state.DO_RESET ; 4.174 ; 4.174 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[2] ; central_logic:p4|state.DO_RESET ; 4.500 ; 4.198 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[3] ; central_logic:p4|state.DO_RESET ; 4.203 ; 4.203 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[4] ; central_logic:p4|state.DO_RESET ; 4.212 ; 4.505 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[5] ; central_logic:p4|state.DO_RESET ; 4.074 ; 5.070 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[6] ; central_logic:p4|state.DO_RESET ; 4.076 ; 4.378 ; Fall       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_1[*]  ; central_logic:p4|state.DO_RESET ; 5.379 ; 5.430 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[0] ; central_logic:p4|state.DO_RESET ; 5.871 ; 5.871 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[1] ; central_logic:p4|state.DO_RESET ; 5.664 ; 5.664 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[2] ; central_logic:p4|state.DO_RESET ; 6.229 ; 5.672 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[3] ; central_logic:p4|state.DO_RESET ; 5.430 ; 5.430 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[4] ; central_logic:p4|state.DO_RESET ; 5.697 ; 6.360 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[5] ; central_logic:p4|state.DO_RESET ; 5.379 ; 5.928 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[6] ; central_logic:p4|state.DO_RESET ; 5.680 ; 6.230 ; Fall       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_2[*]  ; central_logic:p4|state.DO_RESET ; 5.260 ; 5.298 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[0] ; central_logic:p4|state.DO_RESET ; 5.440 ; 5.440 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[1] ; central_logic:p4|state.DO_RESET ; 5.367 ; 5.367 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[2] ; central_logic:p4|state.DO_RESET ; 5.493 ; 5.298 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[3] ; central_logic:p4|state.DO_RESET ; 5.420 ; 5.420 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[4] ; central_logic:p4|state.DO_RESET ; 5.279 ; 5.473 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[5] ; central_logic:p4|state.DO_RESET ; 5.261 ; 5.793 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[6] ; central_logic:p4|state.DO_RESET ; 5.260 ; 5.455 ; Fall       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_3[*]  ; central_logic:p4|state.DO_RESET ; 5.774 ; 5.778 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[0] ; central_logic:p4|state.DO_RESET ; 5.882 ; 5.882 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[1] ; central_logic:p4|state.DO_RESET ; 5.774 ; 5.891 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[2] ; central_logic:p4|state.DO_RESET ; 5.798 ; 5.847 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[3] ; central_logic:p4|state.DO_RESET ; 5.778 ; 5.778 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[4] ; central_logic:p4|state.DO_RESET ; 5.794 ; 6.074 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[5] ; central_logic:p4|state.DO_RESET ; 5.866 ; 5.866 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[6] ; central_logic:p4|state.DO_RESET ; 5.907 ; 5.907 ; Fall       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_4[*]  ; central_logic:p4|state.DO_RESET ; 3.756 ; 3.756 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[0] ; central_logic:p4|state.DO_RESET ; 4.351 ; 4.351 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[1] ; central_logic:p4|state.DO_RESET ; 3.995 ; 3.995 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[2] ; central_logic:p4|state.DO_RESET ; 3.841 ; 3.848 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[3] ; central_logic:p4|state.DO_RESET ; 3.756 ; 3.756 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[4] ; central_logic:p4|state.DO_RESET ; 3.790 ; 3.790 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[5] ; central_logic:p4|state.DO_RESET ; 4.066 ; 4.246 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[6] ; central_logic:p4|state.DO_RESET ; 3.794 ; 3.794 ; Fall       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_5[*]  ; central_logic:p4|state.DO_RESET ; 4.089 ; 4.089 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[0] ; central_logic:p4|state.DO_RESET ; 4.232 ; 4.232 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[1] ; central_logic:p4|state.DO_RESET ; 4.089 ; 4.089 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[2] ; central_logic:p4|state.DO_RESET ; 4.366 ; 4.374 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[3] ; central_logic:p4|state.DO_RESET ; 4.739 ; 4.739 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[4] ; central_logic:p4|state.DO_RESET ; 4.185 ; 4.185 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[5] ; central_logic:p4|state.DO_RESET ; 4.110 ; 4.147 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[6] ; central_logic:p4|state.DO_RESET ; 4.165 ; 4.165 ; Fall       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_6[*]  ; central_logic:p4|state.DO_RESET ; 3.769 ; 3.794 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[0] ; central_logic:p4|state.DO_RESET ; 3.794 ; 3.794 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[1] ; central_logic:p4|state.DO_RESET ; 3.813 ; 3.813 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[2] ; central_logic:p4|state.DO_RESET ; 4.231 ; 3.879 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[3] ; central_logic:p4|state.DO_RESET ; 3.846 ; 3.846 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[4] ; central_logic:p4|state.DO_RESET ; 3.930 ; 4.277 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[5] ; central_logic:p4|state.DO_RESET ; 3.769 ; 4.522 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[6] ; central_logic:p4|state.DO_RESET ; 3.923 ; 4.275 ; Fall       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_7[*]  ; central_logic:p4|state.DO_RESET ; 4.483 ; 4.489 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[0] ; central_logic:p4|state.DO_RESET ; 4.522 ; 4.522 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[1] ; central_logic:p4|state.DO_RESET ; 4.519 ; 4.749 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[2] ; central_logic:p4|state.DO_RESET ; 4.483 ; 4.717 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[3] ; central_logic:p4|state.DO_RESET ; 4.489 ; 4.489 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[4] ; central_logic:p4|state.DO_RESET ; 4.496 ; 4.788 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[5] ; central_logic:p4|state.DO_RESET ; 4.642 ; 4.642 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[6] ; central_logic:p4|state.DO_RESET ; 4.523 ; 4.523 ; Fall       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_0[*]  ; clock                           ; 5.805 ; 5.805 ; Rise       ; clock                           ;
;  sseg_disp_0[0] ; clock                           ; 5.941 ; 5.941 ; Rise       ; clock                           ;
;  sseg_disp_0[1] ; clock                           ; 5.905 ; 5.905 ; Rise       ; clock                           ;
;  sseg_disp_0[2] ; clock                           ; 5.929 ; 5.929 ; Rise       ; clock                           ;
;  sseg_disp_0[3] ; clock                           ; 5.934 ; 5.934 ; Rise       ; clock                           ;
;  sseg_disp_0[4] ; clock                           ; 5.943 ; 5.943 ; Rise       ; clock                           ;
;  sseg_disp_0[5] ; clock                           ; 5.805 ; 5.805 ; Rise       ; clock                           ;
;  sseg_disp_0[6] ; clock                           ; 5.807 ; 5.807 ; Rise       ; clock                           ;
; sseg_disp_1[*]  ; clock                           ; 7.329 ; 7.329 ; Rise       ; clock                           ;
;  sseg_disp_1[0] ; clock                           ; 7.821 ; 7.821 ; Rise       ; clock                           ;
;  sseg_disp_1[1] ; clock                           ; 7.614 ; 7.614 ; Rise       ; clock                           ;
;  sseg_disp_1[2] ; clock                           ; 7.622 ; 7.622 ; Rise       ; clock                           ;
;  sseg_disp_1[3] ; clock                           ; 7.380 ; 7.380 ; Rise       ; clock                           ;
;  sseg_disp_1[4] ; clock                           ; 7.647 ; 7.647 ; Rise       ; clock                           ;
;  sseg_disp_1[5] ; clock                           ; 7.329 ; 7.329 ; Rise       ; clock                           ;
;  sseg_disp_1[6] ; clock                           ; 7.630 ; 7.630 ; Rise       ; clock                           ;
; sseg_disp_2[*]  ; clock                           ; 7.210 ; 7.210 ; Rise       ; clock                           ;
;  sseg_disp_2[0] ; clock                           ; 7.390 ; 7.390 ; Rise       ; clock                           ;
;  sseg_disp_2[1] ; clock                           ; 7.317 ; 7.317 ; Rise       ; clock                           ;
;  sseg_disp_2[2] ; clock                           ; 7.248 ; 7.248 ; Rise       ; clock                           ;
;  sseg_disp_2[3] ; clock                           ; 7.370 ; 7.370 ; Rise       ; clock                           ;
;  sseg_disp_2[4] ; clock                           ; 7.229 ; 7.229 ; Rise       ; clock                           ;
;  sseg_disp_2[5] ; clock                           ; 7.211 ; 7.211 ; Rise       ; clock                           ;
;  sseg_disp_2[6] ; clock                           ; 7.210 ; 7.210 ; Rise       ; clock                           ;
; sseg_disp_3[*]  ; clock                           ; 7.729 ; 7.729 ; Rise       ; clock                           ;
;  sseg_disp_3[0] ; clock                           ; 7.837 ; 7.837 ; Rise       ; clock                           ;
;  sseg_disp_3[1] ; clock                           ; 7.729 ; 7.729 ; Rise       ; clock                           ;
;  sseg_disp_3[2] ; clock                           ; 7.753 ; 7.753 ; Rise       ; clock                           ;
;  sseg_disp_3[3] ; clock                           ; 7.733 ; 7.733 ; Rise       ; clock                           ;
;  sseg_disp_3[4] ; clock                           ; 7.749 ; 7.749 ; Rise       ; clock                           ;
;  sseg_disp_3[5] ; clock                           ; 7.821 ; 7.821 ; Rise       ; clock                           ;
;  sseg_disp_3[6] ; clock                           ; 7.862 ; 7.862 ; Rise       ; clock                           ;
; sseg_disp_4[*]  ; clock                           ; 4.999 ; 4.999 ; Rise       ; clock                           ;
;  sseg_disp_4[0] ; clock                           ; 5.594 ; 5.594 ; Rise       ; clock                           ;
;  sseg_disp_4[1] ; clock                           ; 5.239 ; 5.239 ; Rise       ; clock                           ;
;  sseg_disp_4[2] ; clock                           ; 5.085 ; 5.085 ; Rise       ; clock                           ;
;  sseg_disp_4[3] ; clock                           ; 4.999 ; 4.999 ; Rise       ; clock                           ;
;  sseg_disp_4[4] ; clock                           ; 5.033 ; 5.033 ; Rise       ; clock                           ;
;  sseg_disp_4[5] ; clock                           ; 5.310 ; 5.310 ; Rise       ; clock                           ;
;  sseg_disp_4[6] ; clock                           ; 5.038 ; 5.038 ; Rise       ; clock                           ;
; sseg_disp_5[*]  ; clock                           ; 5.743 ; 5.743 ; Rise       ; clock                           ;
;  sseg_disp_5[0] ; clock                           ; 5.880 ; 5.880 ; Rise       ; clock                           ;
;  sseg_disp_5[1] ; clock                           ; 5.743 ; 5.743 ; Rise       ; clock                           ;
;  sseg_disp_5[2] ; clock                           ; 6.016 ; 6.016 ; Rise       ; clock                           ;
;  sseg_disp_5[3] ; clock                           ; 6.391 ; 6.391 ; Rise       ; clock                           ;
;  sseg_disp_5[4] ; clock                           ; 5.839 ; 5.839 ; Rise       ; clock                           ;
;  sseg_disp_5[5] ; clock                           ; 5.758 ; 5.758 ; Rise       ; clock                           ;
;  sseg_disp_5[6] ; clock                           ; 5.817 ; 5.817 ; Rise       ; clock                           ;
; sseg_disp_6[*]  ; clock                           ; 5.286 ; 5.286 ; Rise       ; clock                           ;
;  sseg_disp_6[0] ; clock                           ; 5.311 ; 5.311 ; Rise       ; clock                           ;
;  sseg_disp_6[1] ; clock                           ; 5.330 ; 5.330 ; Rise       ; clock                           ;
;  sseg_disp_6[2] ; clock                           ; 5.396 ; 5.396 ; Rise       ; clock                           ;
;  sseg_disp_6[3] ; clock                           ; 5.363 ; 5.363 ; Rise       ; clock                           ;
;  sseg_disp_6[4] ; clock                           ; 5.447 ; 5.447 ; Rise       ; clock                           ;
;  sseg_disp_6[5] ; clock                           ; 5.286 ; 5.286 ; Rise       ; clock                           ;
;  sseg_disp_6[6] ; clock                           ; 5.440 ; 5.440 ; Rise       ; clock                           ;
; sseg_disp_7[*]  ; clock                           ; 5.985 ; 5.985 ; Rise       ; clock                           ;
;  sseg_disp_7[0] ; clock                           ; 6.024 ; 6.024 ; Rise       ; clock                           ;
;  sseg_disp_7[1] ; clock                           ; 6.021 ; 6.021 ; Rise       ; clock                           ;
;  sseg_disp_7[2] ; clock                           ; 5.985 ; 5.985 ; Rise       ; clock                           ;
;  sseg_disp_7[3] ; clock                           ; 5.991 ; 5.991 ; Rise       ; clock                           ;
;  sseg_disp_7[4] ; clock                           ; 5.998 ; 5.998 ; Rise       ; clock                           ;
;  sseg_disp_7[5] ; clock                           ; 6.144 ; 6.144 ; Rise       ; clock                           ;
;  sseg_disp_7[6] ; clock                           ; 6.025 ; 6.025 ; Rise       ; clock                           ;
+-----------------+---------------------------------+-------+-------+------------+---------------------------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+------------+----------------+--------+--------+--------+--------+
; Input Port ; Output Port    ; RR     ; RF     ; FR     ; FF     ;
+------------+----------------+--------+--------+--------+--------+
; reset      ; sseg_disp_0[0] ; 35.979 ; 35.979 ; 35.979 ; 35.979 ;
; reset      ; sseg_disp_0[1] ; 35.951 ; 35.951 ; 35.951 ; 35.951 ;
; reset      ; sseg_disp_0[2] ; 35.975 ; 35.975 ; 35.975 ; 35.975 ;
; reset      ; sseg_disp_0[3] ; 35.971 ; 35.971 ; 35.971 ; 35.971 ;
; reset      ; sseg_disp_0[4] ; 35.980 ; 35.980 ; 35.980 ; 35.980 ;
; reset      ; sseg_disp_0[5] ; 35.852 ; 35.852 ; 35.852 ; 35.852 ;
; reset      ; sseg_disp_0[6] ; 35.853 ; 35.853 ; 35.853 ; 35.853 ;
; reset      ; sseg_disp_1[0] ; 28.320 ; 28.320 ; 28.320 ; 28.320 ;
; reset      ; sseg_disp_1[1] ; 28.113 ; 28.113 ; 28.113 ; 28.113 ;
; reset      ; sseg_disp_1[2] ; 28.121 ; 28.121 ; 28.121 ; 28.121 ;
; reset      ; sseg_disp_1[3] ; 27.879 ; 27.879 ; 27.879 ; 27.879 ;
; reset      ; sseg_disp_1[4] ; 28.146 ; 28.146 ; 28.146 ; 28.146 ;
; reset      ; sseg_disp_1[5] ; 27.828 ; 27.828 ; 27.828 ; 27.828 ;
; reset      ; sseg_disp_1[6] ; 28.129 ; 28.129 ; 28.129 ; 28.129 ;
; reset      ; sseg_disp_2[0] ; 26.571 ; 26.571 ; 26.571 ; 26.571 ;
; reset      ; sseg_disp_2[1] ; 26.498 ; 26.498 ; 26.498 ; 26.498 ;
; reset      ; sseg_disp_2[2] ; 26.429 ; 26.429 ; 26.429 ; 26.429 ;
; reset      ; sseg_disp_2[3] ; 26.552 ; 26.552 ; 26.552 ; 26.552 ;
; reset      ; sseg_disp_2[4] ; 26.406 ; 26.406 ; 26.406 ; 26.406 ;
; reset      ; sseg_disp_2[5] ; 26.390 ; 26.390 ; 26.390 ; 26.390 ;
; reset      ; sseg_disp_2[6] ; 26.392 ; 26.392 ; 26.392 ; 26.392 ;
; reset      ; sseg_disp_3[0] ; 19.247 ; 19.247 ; 19.247 ; 19.247 ;
; reset      ; sseg_disp_3[1] ; 19.139 ; 19.139 ; 19.139 ; 19.139 ;
; reset      ; sseg_disp_3[2] ; 19.149 ; 19.163 ; 19.163 ; 19.149 ;
; reset      ; sseg_disp_3[3] ; 19.143 ; 19.143 ; 19.143 ; 19.143 ;
; reset      ; sseg_disp_3[4] ; 19.179 ; 19.165 ; 19.165 ; 19.179 ;
; reset      ; sseg_disp_3[5] ; 19.231 ; 19.217 ; 19.217 ; 19.231 ;
; reset      ; sseg_disp_3[6] ; 19.272 ; 19.258 ; 19.258 ; 19.272 ;
; reset      ; sseg_disp_4[0] ; 20.268 ; 20.268 ; 20.268 ; 20.268 ;
; reset      ; sseg_disp_4[1] ; 19.913 ; 19.913 ; 19.913 ; 19.913 ;
; reset      ; sseg_disp_4[2] ; 19.762 ; 19.762 ; 19.762 ; 19.762 ;
; reset      ; sseg_disp_4[3] ; 19.672 ; 19.672 ; 19.672 ; 19.672 ;
; reset      ; sseg_disp_4[4] ; 19.706 ; 19.706 ; 19.706 ; 19.706 ;
; reset      ; sseg_disp_4[5] ; 19.984 ; 19.984 ; 19.984 ; 19.984 ;
; reset      ; sseg_disp_4[6] ; 19.712 ; 19.712 ; 19.712 ; 19.712 ;
; reset      ; sseg_disp_5[0] ; 11.796 ; 11.796 ; 11.796 ; 11.796 ;
; reset      ; sseg_disp_5[1] ; 11.667 ; 11.667 ; 11.667 ; 11.667 ;
; reset      ; sseg_disp_5[2] ; 11.924 ; 11.936 ; 11.936 ; 11.924 ;
; reset      ; sseg_disp_5[3] ; 12.313 ; 12.313 ; 12.313 ; 12.313 ;
; reset      ; sseg_disp_5[4] ; 11.762 ; 11.750 ; 11.750 ; 11.762 ;
; reset      ; sseg_disp_5[5] ; 11.675 ; 11.663 ; 11.663 ; 11.675 ;
; reset      ; sseg_disp_5[6] ; 11.741 ; 11.729 ; 11.729 ; 11.741 ;
; reset      ; sseg_disp_6[0] ; 19.137 ; 19.137 ; 19.137 ; 19.137 ;
; reset      ; sseg_disp_6[1] ; 19.156 ; 19.156 ; 19.156 ; 19.156 ;
; reset      ; sseg_disp_6[2] ; 19.222 ; 19.222 ; 19.222 ; 19.222 ;
; reset      ; sseg_disp_6[3] ; 19.189 ; 19.189 ; 19.189 ; 19.189 ;
; reset      ; sseg_disp_6[4] ; 19.273 ; 19.273 ; 19.273 ; 19.273 ;
; reset      ; sseg_disp_6[5] ; 19.112 ; 19.112 ; 19.112 ; 19.112 ;
; reset      ; sseg_disp_6[6] ; 19.266 ; 19.266 ; 19.266 ; 19.266 ;
; reset      ; sseg_disp_7[0] ; 12.036 ; 12.036 ; 12.036 ; 12.036 ;
; reset      ; sseg_disp_7[1] ; 12.040 ; 12.040 ; 12.040 ; 12.040 ;
; reset      ; sseg_disp_7[2] ; 12.008 ; 11.989 ; 11.989 ; 12.008 ;
; reset      ; sseg_disp_7[3] ; 12.002 ; 12.002 ; 12.002 ; 12.002 ;
; reset      ; sseg_disp_7[4] ; 11.988 ; 12.007 ; 12.007 ; 11.988 ;
; reset      ; sseg_disp_7[5] ; 12.147 ; 12.166 ; 12.166 ; 12.147 ;
; reset      ; sseg_disp_7[6] ; 12.011 ; 12.030 ; 12.030 ; 12.011 ;
+------------+----------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+------------+----------------+-------+-------+-------+-------+
; Input Port ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------+-------+-------+-------+-------+
; reset      ; sseg_disp_0[0] ; 7.424 ; 7.424 ; 7.424 ; 7.424 ;
; reset      ; sseg_disp_0[1] ; 7.388 ; 7.388 ; 7.388 ; 7.388 ;
; reset      ; sseg_disp_0[2] ; 7.714 ; 7.412 ; 7.412 ; 7.714 ;
; reset      ; sseg_disp_0[3] ; 7.417 ; 7.417 ; 7.417 ; 7.417 ;
; reset      ; sseg_disp_0[4] ; 7.426 ; 7.719 ; 7.719 ; 7.426 ;
; reset      ; sseg_disp_0[5] ; 7.288 ; 8.284 ; 8.284 ; 7.288 ;
; reset      ; sseg_disp_0[6] ; 7.290 ; 7.592 ; 7.592 ; 7.290 ;
; reset      ; sseg_disp_1[0] ; 9.085 ; 9.085 ; 9.085 ; 9.085 ;
; reset      ; sseg_disp_1[1] ; 8.878 ; 8.878 ; 8.878 ; 8.878 ;
; reset      ; sseg_disp_1[2] ; 9.443 ; 8.886 ; 8.886 ; 9.443 ;
; reset      ; sseg_disp_1[3] ; 8.644 ; 8.644 ; 8.644 ; 8.644 ;
; reset      ; sseg_disp_1[4] ; 8.911 ; 9.574 ; 9.574 ; 8.911 ;
; reset      ; sseg_disp_1[5] ; 8.593 ; 9.142 ; 9.142 ; 8.593 ;
; reset      ; sseg_disp_1[6] ; 8.894 ; 9.444 ; 9.444 ; 8.894 ;
; reset      ; sseg_disp_2[0] ; 8.654 ; 8.654 ; 8.654 ; 8.654 ;
; reset      ; sseg_disp_2[1] ; 8.581 ; 8.581 ; 8.581 ; 8.581 ;
; reset      ; sseg_disp_2[2] ; 8.707 ; 8.512 ; 8.512 ; 8.707 ;
; reset      ; sseg_disp_2[3] ; 8.634 ; 8.634 ; 8.634 ; 8.634 ;
; reset      ; sseg_disp_2[4] ; 8.493 ; 8.687 ; 8.687 ; 8.493 ;
; reset      ; sseg_disp_2[5] ; 8.475 ; 9.007 ; 9.007 ; 8.475 ;
; reset      ; sseg_disp_2[6] ; 8.474 ; 8.669 ; 8.669 ; 8.474 ;
; reset      ; sseg_disp_3[0] ; 9.076 ; 9.076 ; 9.076 ; 9.076 ;
; reset      ; sseg_disp_3[1] ; 8.968 ; 9.105 ; 9.105 ; 8.968 ;
; reset      ; sseg_disp_3[2] ; 8.992 ; 9.041 ; 9.041 ; 8.992 ;
; reset      ; sseg_disp_3[3] ; 8.972 ; 8.972 ; 8.972 ; 8.972 ;
; reset      ; sseg_disp_3[4] ; 8.988 ; 9.268 ; 9.268 ; 8.988 ;
; reset      ; sseg_disp_3[5] ; 9.060 ; 9.060 ; 9.060 ; 9.060 ;
; reset      ; sseg_disp_3[6] ; 9.101 ; 9.101 ; 9.101 ; 9.101 ;
; reset      ; sseg_disp_4[0] ; 7.548 ; 7.548 ; 7.548 ; 7.548 ;
; reset      ; sseg_disp_4[1] ; 7.192 ; 7.192 ; 7.192 ; 7.192 ;
; reset      ; sseg_disp_4[2] ; 7.038 ; 7.125 ; 7.125 ; 7.038 ;
; reset      ; sseg_disp_4[3] ; 6.953 ; 6.953 ; 6.953 ; 6.953 ;
; reset      ; sseg_disp_4[4] ; 6.987 ; 6.987 ; 6.987 ; 6.987 ;
; reset      ; sseg_disp_4[5] ; 7.263 ; 7.350 ; 7.350 ; 7.263 ;
; reset      ; sseg_disp_4[6] ; 6.991 ; 6.991 ; 6.991 ; 6.991 ;
; reset      ; sseg_disp_5[0] ; 7.196 ; 7.196 ; 7.196 ; 7.196 ;
; reset      ; sseg_disp_5[1] ; 7.067 ; 7.067 ; 7.067 ; 7.067 ;
; reset      ; sseg_disp_5[2] ; 7.569 ; 7.336 ; 7.336 ; 7.569 ;
; reset      ; sseg_disp_5[3] ; 7.713 ; 7.713 ; 7.713 ; 7.713 ;
; reset      ; sseg_disp_5[4] ; 7.162 ; 7.410 ; 7.410 ; 7.162 ;
; reset      ; sseg_disp_5[5] ; 7.075 ; 7.311 ; 7.311 ; 7.075 ;
; reset      ; sseg_disp_5[6] ; 7.141 ; 7.370 ; 7.370 ; 7.141 ;
; reset      ; sseg_disp_6[0] ; 6.835 ; 6.835 ; 6.835 ; 6.835 ;
; reset      ; sseg_disp_6[1] ; 6.853 ; 6.853 ; 6.853 ; 6.853 ;
; reset      ; sseg_disp_6[2] ; 6.919 ; 7.067 ; 7.067 ; 6.919 ;
; reset      ; sseg_disp_6[3] ; 6.880 ; 6.880 ; 6.880 ; 6.880 ;
; reset      ; sseg_disp_6[4] ; 6.965 ; 6.965 ; 6.965 ; 6.965 ;
; reset      ; sseg_disp_6[5] ; 6.852 ; 7.032 ; 7.032 ; 6.852 ;
; reset      ; sseg_disp_6[6] ; 6.963 ; 6.963 ; 6.963 ; 6.963 ;
; reset      ; sseg_disp_7[0] ; 7.188 ; 7.188 ; 7.188 ; 7.188 ;
; reset      ; sseg_disp_7[1] ; 7.185 ; 7.249 ; 7.249 ; 7.185 ;
; reset      ; sseg_disp_7[2] ; 7.149 ; 7.217 ; 7.217 ; 7.149 ;
; reset      ; sseg_disp_7[3] ; 7.155 ; 7.155 ; 7.155 ; 7.155 ;
; reset      ; sseg_disp_7[4] ; 7.162 ; 7.377 ; 7.377 ; 7.162 ;
; reset      ; sseg_disp_7[5] ; 7.308 ; 7.308 ; 7.308 ; 7.308 ;
; reset      ; sseg_disp_7[6] ; 7.189 ; 7.189 ; 7.189 ; 7.189 ;
+------------+----------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                              ;
+----------------------------------+----------+---------+----------+---------+---------------------+
; Clock                            ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                 ; -4.800   ; -3.191  ; 0.979    ; -1.442  ; -1.519              ;
;  central_logic:p4|state.DO_RESET ; -0.609   ; -3.191  ; N/A      ; N/A     ; 0.500               ;
;  clock                           ; -4.800   ; -1.770  ; 0.979    ; -1.442  ; -1.519              ;
; Design-wide TNS                  ; -259.46  ; -16.497 ; 0.0      ; -26.309 ; -108.684            ;
;  central_logic:p4|state.DO_RESET ; -1.263   ; -14.727 ; N/A      ; N/A     ; 0.000               ;
;  clock                           ; -258.197 ; -1.770  ; 0.000    ; -26.309 ; -108.684            ;
+----------------------------------+----------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ps2_data  ; clock      ; 4.793 ; 4.793 ; Rise       ; clock           ;
; reset     ; clock      ; 4.055 ; 4.055 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ps2_data  ; clock      ; -2.191 ; -2.191 ; Rise       ; clock           ;
; reset     ; clock      ; -2.161 ; -2.161 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-----------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port       ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------------+---------------------------------+--------+--------+------------+---------------------------------+
; sseg_disp_0[*]  ; central_logic:p4|state.DO_RESET ; 71.314 ; 71.314 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[0] ; central_logic:p4|state.DO_RESET ; 71.301 ; 71.301 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[1] ; central_logic:p4|state.DO_RESET ; 71.273 ; 71.273 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[2] ; central_logic:p4|state.DO_RESET ; 71.314 ; 71.314 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[3] ; central_logic:p4|state.DO_RESET ; 71.293 ; 71.293 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[4] ; central_logic:p4|state.DO_RESET ; 71.310 ; 71.310 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[5] ; central_logic:p4|state.DO_RESET ; 71.048 ; 71.048 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[6] ; central_logic:p4|state.DO_RESET ; 71.052 ; 71.052 ; Rise       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_1[*]  ; central_logic:p4|state.DO_RESET ; 55.998 ; 55.998 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[0] ; central_logic:p4|state.DO_RESET ; 55.998 ; 55.998 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[1] ; central_logic:p4|state.DO_RESET ; 55.415 ; 55.415 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[2] ; central_logic:p4|state.DO_RESET ; 55.603 ; 55.603 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[3] ; central_logic:p4|state.DO_RESET ; 55.009 ; 55.009 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[4] ; central_logic:p4|state.DO_RESET ; 55.632 ; 55.632 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[5] ; central_logic:p4|state.DO_RESET ; 54.907 ; 54.907 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[6] ; central_logic:p4|state.DO_RESET ; 55.638 ; 55.638 ; Rise       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_2[*]  ; central_logic:p4|state.DO_RESET ; 50.323 ; 50.323 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[0] ; central_logic:p4|state.DO_RESET ; 50.323 ; 50.323 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[1] ; central_logic:p4|state.DO_RESET ; 50.235 ; 50.235 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[2] ; central_logic:p4|state.DO_RESET ; 50.009 ; 50.009 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[3] ; central_logic:p4|state.DO_RESET ; 50.240 ; 50.240 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[4] ; central_logic:p4|state.DO_RESET ; 49.992 ; 49.992 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[5] ; central_logic:p4|state.DO_RESET ; 49.965 ; 49.965 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[6] ; central_logic:p4|state.DO_RESET ; 49.964 ; 49.964 ; Rise       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_3[*]  ; central_logic:p4|state.DO_RESET ; 35.801 ; 35.808 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[0] ; central_logic:p4|state.DO_RESET ; 35.766 ; 35.766 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[1] ; central_logic:p4|state.DO_RESET ; 35.507 ; 35.507 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[2] ; central_logic:p4|state.DO_RESET ; 35.549 ; 35.542 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[3] ; central_logic:p4|state.DO_RESET ; 35.509 ; 35.509 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[4] ; central_logic:p4|state.DO_RESET ; 35.538 ; 35.545 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[5] ; central_logic:p4|state.DO_RESET ; 35.745 ; 35.752 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[6] ; central_logic:p4|state.DO_RESET ; 35.801 ; 35.808 ; Rise       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_4[*]  ; central_logic:p4|state.DO_RESET ; 35.877 ; 35.877 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[0] ; central_logic:p4|state.DO_RESET ; 35.877 ; 35.877 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[1] ; central_logic:p4|state.DO_RESET ; 35.326 ; 35.326 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[2] ; central_logic:p4|state.DO_RESET ; 34.962 ; 34.962 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[3] ; central_logic:p4|state.DO_RESET ; 34.802 ; 34.802 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[4] ; central_logic:p4|state.DO_RESET ; 34.852 ; 34.852 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[5] ; central_logic:p4|state.DO_RESET ; 35.552 ; 35.552 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[6] ; central_logic:p4|state.DO_RESET ; 34.864 ; 34.864 ; Rise       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_5[*]  ; central_logic:p4|state.DO_RESET ; 20.051 ; 20.051 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[0] ; central_logic:p4|state.DO_RESET ; 18.969 ; 18.969 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[1] ; central_logic:p4|state.DO_RESET ; 18.701 ; 18.701 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[2] ; central_logic:p4|state.DO_RESET ; 19.341 ; 19.300 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[3] ; central_logic:p4|state.DO_RESET ; 20.051 ; 20.051 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[4] ; central_logic:p4|state.DO_RESET ; 18.879 ; 18.920 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[5] ; central_logic:p4|state.DO_RESET ; 18.680 ; 18.721 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[6] ; central_logic:p4|state.DO_RESET ; 18.832 ; 18.873 ; Rise       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_6[*]  ; central_logic:p4|state.DO_RESET ; 34.448 ; 34.448 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[0] ; central_logic:p4|state.DO_RESET ; 34.122 ; 34.122 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[1] ; central_logic:p4|state.DO_RESET ; 34.160 ; 34.160 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[2] ; central_logic:p4|state.DO_RESET ; 34.325 ; 34.325 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[3] ; central_logic:p4|state.DO_RESET ; 34.194 ; 34.194 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[4] ; central_logic:p4|state.DO_RESET ; 34.448 ; 34.448 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[5] ; central_logic:p4|state.DO_RESET ; 34.067 ; 34.067 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[6] ; central_logic:p4|state.DO_RESET ; 34.439 ; 34.439 ; Rise       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_7[*]  ; central_logic:p4|state.DO_RESET ; 20.114 ; 20.064 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[0] ; central_logic:p4|state.DO_RESET ; 19.829 ; 19.829 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[1] ; central_logic:p4|state.DO_RESET ; 19.832 ; 19.832 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[2] ; central_logic:p4|state.DO_RESET ; 19.744 ; 19.794 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[3] ; central_logic:p4|state.DO_RESET ; 19.792 ; 19.792 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[4] ; central_logic:p4|state.DO_RESET ; 19.803 ; 19.753 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[5] ; central_logic:p4|state.DO_RESET ; 20.114 ; 20.064 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[6] ; central_logic:p4|state.DO_RESET ; 19.823 ; 19.773 ; Rise       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_0[*]  ; central_logic:p4|state.DO_RESET ; 75.864 ; 75.864 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[0] ; central_logic:p4|state.DO_RESET ; 75.851 ; 75.851 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[1] ; central_logic:p4|state.DO_RESET ; 75.823 ; 75.823 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[2] ; central_logic:p4|state.DO_RESET ; 75.864 ; 75.864 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[3] ; central_logic:p4|state.DO_RESET ; 75.843 ; 75.843 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[4] ; central_logic:p4|state.DO_RESET ; 75.860 ; 75.860 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[5] ; central_logic:p4|state.DO_RESET ; 75.598 ; 75.598 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[6] ; central_logic:p4|state.DO_RESET ; 75.602 ; 75.602 ; Fall       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_1[*]  ; central_logic:p4|state.DO_RESET ; 60.548 ; 60.548 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[0] ; central_logic:p4|state.DO_RESET ; 60.548 ; 60.548 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[1] ; central_logic:p4|state.DO_RESET ; 59.965 ; 59.965 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[2] ; central_logic:p4|state.DO_RESET ; 60.153 ; 60.153 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[3] ; central_logic:p4|state.DO_RESET ; 59.559 ; 59.559 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[4] ; central_logic:p4|state.DO_RESET ; 60.182 ; 60.182 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[5] ; central_logic:p4|state.DO_RESET ; 59.457 ; 59.457 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[6] ; central_logic:p4|state.DO_RESET ; 60.188 ; 60.188 ; Fall       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_2[*]  ; central_logic:p4|state.DO_RESET ; 54.947 ; 54.947 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[0] ; central_logic:p4|state.DO_RESET ; 54.947 ; 54.947 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[1] ; central_logic:p4|state.DO_RESET ; 54.859 ; 54.859 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[2] ; central_logic:p4|state.DO_RESET ; 54.633 ; 54.633 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[3] ; central_logic:p4|state.DO_RESET ; 54.864 ; 54.864 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[4] ; central_logic:p4|state.DO_RESET ; 54.616 ; 54.616 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[5] ; central_logic:p4|state.DO_RESET ; 54.589 ; 54.589 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[6] ; central_logic:p4|state.DO_RESET ; 54.588 ; 54.588 ; Fall       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_3[*]  ; central_logic:p4|state.DO_RESET ; 40.432 ; 40.432 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[0] ; central_logic:p4|state.DO_RESET ; 40.390 ; 40.390 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[1] ; central_logic:p4|state.DO_RESET ; 40.131 ; 40.131 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[2] ; central_logic:p4|state.DO_RESET ; 40.173 ; 40.173 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[3] ; central_logic:p4|state.DO_RESET ; 40.133 ; 40.133 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[4] ; central_logic:p4|state.DO_RESET ; 40.169 ; 40.169 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[5] ; central_logic:p4|state.DO_RESET ; 40.376 ; 40.376 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[6] ; central_logic:p4|state.DO_RESET ; 40.432 ; 40.432 ; Fall       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_4[*]  ; central_logic:p4|state.DO_RESET ; 35.877 ; 35.877 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[0] ; central_logic:p4|state.DO_RESET ; 35.877 ; 35.877 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[1] ; central_logic:p4|state.DO_RESET ; 35.326 ; 35.326 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[2] ; central_logic:p4|state.DO_RESET ; 34.962 ; 34.962 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[3] ; central_logic:p4|state.DO_RESET ; 34.802 ; 34.802 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[4] ; central_logic:p4|state.DO_RESET ; 34.852 ; 34.852 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[5] ; central_logic:p4|state.DO_RESET ; 35.552 ; 35.552 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[6] ; central_logic:p4|state.DO_RESET ; 34.864 ; 34.864 ; Fall       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_5[*]  ; central_logic:p4|state.DO_RESET ; 20.051 ; 20.051 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[0] ; central_logic:p4|state.DO_RESET ; 18.969 ; 18.969 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[1] ; central_logic:p4|state.DO_RESET ; 18.701 ; 18.701 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[2] ; central_logic:p4|state.DO_RESET ; 19.300 ; 19.341 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[3] ; central_logic:p4|state.DO_RESET ; 20.051 ; 20.051 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[4] ; central_logic:p4|state.DO_RESET ; 18.920 ; 18.879 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[5] ; central_logic:p4|state.DO_RESET ; 18.721 ; 18.680 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[6] ; central_logic:p4|state.DO_RESET ; 18.873 ; 18.832 ; Fall       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_6[*]  ; central_logic:p4|state.DO_RESET ; 34.448 ; 34.448 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[0] ; central_logic:p4|state.DO_RESET ; 34.122 ; 34.122 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[1] ; central_logic:p4|state.DO_RESET ; 34.160 ; 34.160 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[2] ; central_logic:p4|state.DO_RESET ; 34.325 ; 34.325 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[3] ; central_logic:p4|state.DO_RESET ; 34.194 ; 34.194 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[4] ; central_logic:p4|state.DO_RESET ; 34.448 ; 34.448 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[5] ; central_logic:p4|state.DO_RESET ; 34.067 ; 34.067 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[6] ; central_logic:p4|state.DO_RESET ; 34.439 ; 34.439 ; Fall       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_7[*]  ; central_logic:p4|state.DO_RESET ; 20.064 ; 20.114 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[0] ; central_logic:p4|state.DO_RESET ; 19.829 ; 19.829 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[1] ; central_logic:p4|state.DO_RESET ; 19.832 ; 19.832 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[2] ; central_logic:p4|state.DO_RESET ; 19.794 ; 19.744 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[3] ; central_logic:p4|state.DO_RESET ; 19.792 ; 19.792 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[4] ; central_logic:p4|state.DO_RESET ; 19.753 ; 19.803 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[5] ; central_logic:p4|state.DO_RESET ; 20.064 ; 20.114 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[6] ; central_logic:p4|state.DO_RESET ; 19.773 ; 19.823 ; Fall       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_0[*]  ; clock                           ; 78.399 ; 78.399 ; Rise       ; clock                           ;
;  sseg_disp_0[0] ; clock                           ; 78.386 ; 78.386 ; Rise       ; clock                           ;
;  sseg_disp_0[1] ; clock                           ; 78.358 ; 78.358 ; Rise       ; clock                           ;
;  sseg_disp_0[2] ; clock                           ; 78.399 ; 78.399 ; Rise       ; clock                           ;
;  sseg_disp_0[3] ; clock                           ; 78.378 ; 78.378 ; Rise       ; clock                           ;
;  sseg_disp_0[4] ; clock                           ; 78.395 ; 78.395 ; Rise       ; clock                           ;
;  sseg_disp_0[5] ; clock                           ; 78.133 ; 78.133 ; Rise       ; clock                           ;
;  sseg_disp_0[6] ; clock                           ; 78.137 ; 78.137 ; Rise       ; clock                           ;
; sseg_disp_1[*]  ; clock                           ; 63.083 ; 63.083 ; Rise       ; clock                           ;
;  sseg_disp_1[0] ; clock                           ; 63.083 ; 63.083 ; Rise       ; clock                           ;
;  sseg_disp_1[1] ; clock                           ; 62.500 ; 62.500 ; Rise       ; clock                           ;
;  sseg_disp_1[2] ; clock                           ; 62.688 ; 62.688 ; Rise       ; clock                           ;
;  sseg_disp_1[3] ; clock                           ; 62.094 ; 62.094 ; Rise       ; clock                           ;
;  sseg_disp_1[4] ; clock                           ; 62.717 ; 62.717 ; Rise       ; clock                           ;
;  sseg_disp_1[5] ; clock                           ; 61.992 ; 61.992 ; Rise       ; clock                           ;
;  sseg_disp_1[6] ; clock                           ; 62.723 ; 62.723 ; Rise       ; clock                           ;
; sseg_disp_2[*]  ; clock                           ; 57.494 ; 57.494 ; Rise       ; clock                           ;
;  sseg_disp_2[0] ; clock                           ; 57.494 ; 57.494 ; Rise       ; clock                           ;
;  sseg_disp_2[1] ; clock                           ; 57.406 ; 57.406 ; Rise       ; clock                           ;
;  sseg_disp_2[2] ; clock                           ; 57.180 ; 57.180 ; Rise       ; clock                           ;
;  sseg_disp_2[3] ; clock                           ; 57.411 ; 57.411 ; Rise       ; clock                           ;
;  sseg_disp_2[4] ; clock                           ; 57.163 ; 57.163 ; Rise       ; clock                           ;
;  sseg_disp_2[5] ; clock                           ; 57.136 ; 57.136 ; Rise       ; clock                           ;
;  sseg_disp_2[6] ; clock                           ; 57.135 ; 57.135 ; Rise       ; clock                           ;
; sseg_disp_3[*]  ; clock                           ; 42.979 ; 42.979 ; Rise       ; clock                           ;
;  sseg_disp_3[0] ; clock                           ; 42.937 ; 42.937 ; Rise       ; clock                           ;
;  sseg_disp_3[1] ; clock                           ; 42.678 ; 42.678 ; Rise       ; clock                           ;
;  sseg_disp_3[2] ; clock                           ; 42.720 ; 42.720 ; Rise       ; clock                           ;
;  sseg_disp_3[3] ; clock                           ; 42.680 ; 42.680 ; Rise       ; clock                           ;
;  sseg_disp_3[4] ; clock                           ; 42.716 ; 42.716 ; Rise       ; clock                           ;
;  sseg_disp_3[5] ; clock                           ; 42.923 ; 42.923 ; Rise       ; clock                           ;
;  sseg_disp_3[6] ; clock                           ; 42.979 ; 42.979 ; Rise       ; clock                           ;
; sseg_disp_4[*]  ; clock                           ; 38.694 ; 38.694 ; Rise       ; clock                           ;
;  sseg_disp_4[0] ; clock                           ; 38.694 ; 38.694 ; Rise       ; clock                           ;
;  sseg_disp_4[1] ; clock                           ; 38.143 ; 38.143 ; Rise       ; clock                           ;
;  sseg_disp_4[2] ; clock                           ; 37.779 ; 37.779 ; Rise       ; clock                           ;
;  sseg_disp_4[3] ; clock                           ; 37.619 ; 37.619 ; Rise       ; clock                           ;
;  sseg_disp_4[4] ; clock                           ; 37.669 ; 37.669 ; Rise       ; clock                           ;
;  sseg_disp_4[5] ; clock                           ; 38.369 ; 38.369 ; Rise       ; clock                           ;
;  sseg_disp_4[6] ; clock                           ; 37.681 ; 37.681 ; Rise       ; clock                           ;
; sseg_disp_5[*]  ; clock                           ; 23.076 ; 23.076 ; Rise       ; clock                           ;
;  sseg_disp_5[0] ; clock                           ; 21.994 ; 21.994 ; Rise       ; clock                           ;
;  sseg_disp_5[1] ; clock                           ; 21.726 ; 21.726 ; Rise       ; clock                           ;
;  sseg_disp_5[2] ; clock                           ; 22.366 ; 22.366 ; Rise       ; clock                           ;
;  sseg_disp_5[3] ; clock                           ; 23.076 ; 23.076 ; Rise       ; clock                           ;
;  sseg_disp_5[4] ; clock                           ; 21.945 ; 21.945 ; Rise       ; clock                           ;
;  sseg_disp_5[5] ; clock                           ; 21.746 ; 21.746 ; Rise       ; clock                           ;
;  sseg_disp_5[6] ; clock                           ; 21.898 ; 21.898 ; Rise       ; clock                           ;
; sseg_disp_6[*]  ; clock                           ; 37.623 ; 37.623 ; Rise       ; clock                           ;
;  sseg_disp_6[0] ; clock                           ; 37.297 ; 37.297 ; Rise       ; clock                           ;
;  sseg_disp_6[1] ; clock                           ; 37.335 ; 37.335 ; Rise       ; clock                           ;
;  sseg_disp_6[2] ; clock                           ; 37.500 ; 37.500 ; Rise       ; clock                           ;
;  sseg_disp_6[3] ; clock                           ; 37.369 ; 37.369 ; Rise       ; clock                           ;
;  sseg_disp_6[4] ; clock                           ; 37.623 ; 37.623 ; Rise       ; clock                           ;
;  sseg_disp_6[5] ; clock                           ; 37.242 ; 37.242 ; Rise       ; clock                           ;
;  sseg_disp_6[6] ; clock                           ; 37.614 ; 37.614 ; Rise       ; clock                           ;
; sseg_disp_7[*]  ; clock                           ; 23.217 ; 23.217 ; Rise       ; clock                           ;
;  sseg_disp_7[0] ; clock                           ; 22.932 ; 22.932 ; Rise       ; clock                           ;
;  sseg_disp_7[1] ; clock                           ; 22.935 ; 22.935 ; Rise       ; clock                           ;
;  sseg_disp_7[2] ; clock                           ; 22.897 ; 22.897 ; Rise       ; clock                           ;
;  sseg_disp_7[3] ; clock                           ; 22.895 ; 22.895 ; Rise       ; clock                           ;
;  sseg_disp_7[4] ; clock                           ; 22.906 ; 22.906 ; Rise       ; clock                           ;
;  sseg_disp_7[5] ; clock                           ; 23.217 ; 23.217 ; Rise       ; clock                           ;
;  sseg_disp_7[6] ; clock                           ; 22.926 ; 22.926 ; Rise       ; clock                           ;
+-----------------+---------------------------------+--------+--------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                    ;
+-----------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port       ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------------+---------------------------------+-------+-------+------------+---------------------------------+
; sseg_disp_0[*]  ; central_logic:p4|state.DO_RESET ; 4.174 ; 4.074 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[0] ; central_logic:p4|state.DO_RESET ; 4.210 ; 4.210 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[1] ; central_logic:p4|state.DO_RESET ; 4.174 ; 4.174 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[2] ; central_logic:p4|state.DO_RESET ; 4.198 ; 4.500 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[3] ; central_logic:p4|state.DO_RESET ; 4.203 ; 4.203 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[4] ; central_logic:p4|state.DO_RESET ; 4.505 ; 4.212 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[5] ; central_logic:p4|state.DO_RESET ; 5.070 ; 4.074 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[6] ; central_logic:p4|state.DO_RESET ; 4.378 ; 4.076 ; Rise       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_1[*]  ; central_logic:p4|state.DO_RESET ; 5.430 ; 5.379 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[0] ; central_logic:p4|state.DO_RESET ; 5.871 ; 5.871 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[1] ; central_logic:p4|state.DO_RESET ; 5.664 ; 5.664 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[2] ; central_logic:p4|state.DO_RESET ; 5.672 ; 6.229 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[3] ; central_logic:p4|state.DO_RESET ; 5.430 ; 5.430 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[4] ; central_logic:p4|state.DO_RESET ; 6.360 ; 5.697 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[5] ; central_logic:p4|state.DO_RESET ; 5.928 ; 5.379 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[6] ; central_logic:p4|state.DO_RESET ; 6.230 ; 5.680 ; Rise       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_2[*]  ; central_logic:p4|state.DO_RESET ; 5.298 ; 5.260 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[0] ; central_logic:p4|state.DO_RESET ; 5.440 ; 5.440 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[1] ; central_logic:p4|state.DO_RESET ; 5.367 ; 5.367 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[2] ; central_logic:p4|state.DO_RESET ; 5.298 ; 5.493 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[3] ; central_logic:p4|state.DO_RESET ; 5.420 ; 5.420 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[4] ; central_logic:p4|state.DO_RESET ; 5.473 ; 5.279 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[5] ; central_logic:p4|state.DO_RESET ; 5.793 ; 5.261 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[6] ; central_logic:p4|state.DO_RESET ; 5.455 ; 5.260 ; Rise       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_3[*]  ; central_logic:p4|state.DO_RESET ; 5.778 ; 5.774 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[0] ; central_logic:p4|state.DO_RESET ; 5.882 ; 5.882 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[1] ; central_logic:p4|state.DO_RESET ; 5.891 ; 5.774 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[2] ; central_logic:p4|state.DO_RESET ; 5.847 ; 5.798 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[3] ; central_logic:p4|state.DO_RESET ; 5.778 ; 5.778 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[4] ; central_logic:p4|state.DO_RESET ; 6.074 ; 5.794 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[5] ; central_logic:p4|state.DO_RESET ; 5.866 ; 5.866 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[6] ; central_logic:p4|state.DO_RESET ; 5.907 ; 5.907 ; Rise       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_4[*]  ; central_logic:p4|state.DO_RESET ; 3.756 ; 3.756 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[0] ; central_logic:p4|state.DO_RESET ; 4.351 ; 4.351 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[1] ; central_logic:p4|state.DO_RESET ; 3.995 ; 3.995 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[2] ; central_logic:p4|state.DO_RESET ; 3.848 ; 3.841 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[3] ; central_logic:p4|state.DO_RESET ; 3.756 ; 3.756 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[4] ; central_logic:p4|state.DO_RESET ; 3.790 ; 3.790 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[5] ; central_logic:p4|state.DO_RESET ; 4.246 ; 4.066 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[6] ; central_logic:p4|state.DO_RESET ; 3.794 ; 3.794 ; Rise       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_5[*]  ; central_logic:p4|state.DO_RESET ; 4.089 ; 4.089 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[0] ; central_logic:p4|state.DO_RESET ; 4.232 ; 4.232 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[1] ; central_logic:p4|state.DO_RESET ; 4.089 ; 4.089 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[2] ; central_logic:p4|state.DO_RESET ; 4.374 ; 4.366 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[3] ; central_logic:p4|state.DO_RESET ; 4.739 ; 4.739 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[4] ; central_logic:p4|state.DO_RESET ; 4.185 ; 4.185 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[5] ; central_logic:p4|state.DO_RESET ; 4.147 ; 4.110 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[6] ; central_logic:p4|state.DO_RESET ; 4.165 ; 4.165 ; Rise       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_6[*]  ; central_logic:p4|state.DO_RESET ; 3.794 ; 3.769 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[0] ; central_logic:p4|state.DO_RESET ; 3.794 ; 3.794 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[1] ; central_logic:p4|state.DO_RESET ; 3.813 ; 3.813 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[2] ; central_logic:p4|state.DO_RESET ; 3.879 ; 4.231 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[3] ; central_logic:p4|state.DO_RESET ; 3.846 ; 3.846 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[4] ; central_logic:p4|state.DO_RESET ; 4.277 ; 3.930 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[5] ; central_logic:p4|state.DO_RESET ; 4.522 ; 3.769 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[6] ; central_logic:p4|state.DO_RESET ; 4.275 ; 3.923 ; Rise       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_7[*]  ; central_logic:p4|state.DO_RESET ; 4.489 ; 4.483 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[0] ; central_logic:p4|state.DO_RESET ; 4.522 ; 4.522 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[1] ; central_logic:p4|state.DO_RESET ; 4.749 ; 4.519 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[2] ; central_logic:p4|state.DO_RESET ; 4.717 ; 4.483 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[3] ; central_logic:p4|state.DO_RESET ; 4.489 ; 4.489 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[4] ; central_logic:p4|state.DO_RESET ; 4.788 ; 4.496 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[5] ; central_logic:p4|state.DO_RESET ; 4.642 ; 4.642 ; Rise       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[6] ; central_logic:p4|state.DO_RESET ; 4.523 ; 4.523 ; Rise       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_0[*]  ; central_logic:p4|state.DO_RESET ; 4.074 ; 4.174 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[0] ; central_logic:p4|state.DO_RESET ; 4.210 ; 4.210 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[1] ; central_logic:p4|state.DO_RESET ; 4.174 ; 4.174 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[2] ; central_logic:p4|state.DO_RESET ; 4.500 ; 4.198 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[3] ; central_logic:p4|state.DO_RESET ; 4.203 ; 4.203 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[4] ; central_logic:p4|state.DO_RESET ; 4.212 ; 4.505 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[5] ; central_logic:p4|state.DO_RESET ; 4.074 ; 5.070 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_0[6] ; central_logic:p4|state.DO_RESET ; 4.076 ; 4.378 ; Fall       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_1[*]  ; central_logic:p4|state.DO_RESET ; 5.379 ; 5.430 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[0] ; central_logic:p4|state.DO_RESET ; 5.871 ; 5.871 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[1] ; central_logic:p4|state.DO_RESET ; 5.664 ; 5.664 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[2] ; central_logic:p4|state.DO_RESET ; 6.229 ; 5.672 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[3] ; central_logic:p4|state.DO_RESET ; 5.430 ; 5.430 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[4] ; central_logic:p4|state.DO_RESET ; 5.697 ; 6.360 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[5] ; central_logic:p4|state.DO_RESET ; 5.379 ; 5.928 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_1[6] ; central_logic:p4|state.DO_RESET ; 5.680 ; 6.230 ; Fall       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_2[*]  ; central_logic:p4|state.DO_RESET ; 5.260 ; 5.298 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[0] ; central_logic:p4|state.DO_RESET ; 5.440 ; 5.440 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[1] ; central_logic:p4|state.DO_RESET ; 5.367 ; 5.367 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[2] ; central_logic:p4|state.DO_RESET ; 5.493 ; 5.298 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[3] ; central_logic:p4|state.DO_RESET ; 5.420 ; 5.420 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[4] ; central_logic:p4|state.DO_RESET ; 5.279 ; 5.473 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[5] ; central_logic:p4|state.DO_RESET ; 5.261 ; 5.793 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_2[6] ; central_logic:p4|state.DO_RESET ; 5.260 ; 5.455 ; Fall       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_3[*]  ; central_logic:p4|state.DO_RESET ; 5.774 ; 5.778 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[0] ; central_logic:p4|state.DO_RESET ; 5.882 ; 5.882 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[1] ; central_logic:p4|state.DO_RESET ; 5.774 ; 5.891 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[2] ; central_logic:p4|state.DO_RESET ; 5.798 ; 5.847 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[3] ; central_logic:p4|state.DO_RESET ; 5.778 ; 5.778 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[4] ; central_logic:p4|state.DO_RESET ; 5.794 ; 6.074 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[5] ; central_logic:p4|state.DO_RESET ; 5.866 ; 5.866 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_3[6] ; central_logic:p4|state.DO_RESET ; 5.907 ; 5.907 ; Fall       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_4[*]  ; central_logic:p4|state.DO_RESET ; 3.756 ; 3.756 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[0] ; central_logic:p4|state.DO_RESET ; 4.351 ; 4.351 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[1] ; central_logic:p4|state.DO_RESET ; 3.995 ; 3.995 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[2] ; central_logic:p4|state.DO_RESET ; 3.841 ; 3.848 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[3] ; central_logic:p4|state.DO_RESET ; 3.756 ; 3.756 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[4] ; central_logic:p4|state.DO_RESET ; 3.790 ; 3.790 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[5] ; central_logic:p4|state.DO_RESET ; 4.066 ; 4.246 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_4[6] ; central_logic:p4|state.DO_RESET ; 3.794 ; 3.794 ; Fall       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_5[*]  ; central_logic:p4|state.DO_RESET ; 4.089 ; 4.089 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[0] ; central_logic:p4|state.DO_RESET ; 4.232 ; 4.232 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[1] ; central_logic:p4|state.DO_RESET ; 4.089 ; 4.089 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[2] ; central_logic:p4|state.DO_RESET ; 4.366 ; 4.374 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[3] ; central_logic:p4|state.DO_RESET ; 4.739 ; 4.739 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[4] ; central_logic:p4|state.DO_RESET ; 4.185 ; 4.185 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[5] ; central_logic:p4|state.DO_RESET ; 4.110 ; 4.147 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_5[6] ; central_logic:p4|state.DO_RESET ; 4.165 ; 4.165 ; Fall       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_6[*]  ; central_logic:p4|state.DO_RESET ; 3.769 ; 3.794 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[0] ; central_logic:p4|state.DO_RESET ; 3.794 ; 3.794 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[1] ; central_logic:p4|state.DO_RESET ; 3.813 ; 3.813 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[2] ; central_logic:p4|state.DO_RESET ; 4.231 ; 3.879 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[3] ; central_logic:p4|state.DO_RESET ; 3.846 ; 3.846 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[4] ; central_logic:p4|state.DO_RESET ; 3.930 ; 4.277 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[5] ; central_logic:p4|state.DO_RESET ; 3.769 ; 4.522 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_6[6] ; central_logic:p4|state.DO_RESET ; 3.923 ; 4.275 ; Fall       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_7[*]  ; central_logic:p4|state.DO_RESET ; 4.483 ; 4.489 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[0] ; central_logic:p4|state.DO_RESET ; 4.522 ; 4.522 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[1] ; central_logic:p4|state.DO_RESET ; 4.519 ; 4.749 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[2] ; central_logic:p4|state.DO_RESET ; 4.483 ; 4.717 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[3] ; central_logic:p4|state.DO_RESET ; 4.489 ; 4.489 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[4] ; central_logic:p4|state.DO_RESET ; 4.496 ; 4.788 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[5] ; central_logic:p4|state.DO_RESET ; 4.642 ; 4.642 ; Fall       ; central_logic:p4|state.DO_RESET ;
;  sseg_disp_7[6] ; central_logic:p4|state.DO_RESET ; 4.523 ; 4.523 ; Fall       ; central_logic:p4|state.DO_RESET ;
; sseg_disp_0[*]  ; clock                           ; 5.805 ; 5.805 ; Rise       ; clock                           ;
;  sseg_disp_0[0] ; clock                           ; 5.941 ; 5.941 ; Rise       ; clock                           ;
;  sseg_disp_0[1] ; clock                           ; 5.905 ; 5.905 ; Rise       ; clock                           ;
;  sseg_disp_0[2] ; clock                           ; 5.929 ; 5.929 ; Rise       ; clock                           ;
;  sseg_disp_0[3] ; clock                           ; 5.934 ; 5.934 ; Rise       ; clock                           ;
;  sseg_disp_0[4] ; clock                           ; 5.943 ; 5.943 ; Rise       ; clock                           ;
;  sseg_disp_0[5] ; clock                           ; 5.805 ; 5.805 ; Rise       ; clock                           ;
;  sseg_disp_0[6] ; clock                           ; 5.807 ; 5.807 ; Rise       ; clock                           ;
; sseg_disp_1[*]  ; clock                           ; 7.329 ; 7.329 ; Rise       ; clock                           ;
;  sseg_disp_1[0] ; clock                           ; 7.821 ; 7.821 ; Rise       ; clock                           ;
;  sseg_disp_1[1] ; clock                           ; 7.614 ; 7.614 ; Rise       ; clock                           ;
;  sseg_disp_1[2] ; clock                           ; 7.622 ; 7.622 ; Rise       ; clock                           ;
;  sseg_disp_1[3] ; clock                           ; 7.380 ; 7.380 ; Rise       ; clock                           ;
;  sseg_disp_1[4] ; clock                           ; 7.647 ; 7.647 ; Rise       ; clock                           ;
;  sseg_disp_1[5] ; clock                           ; 7.329 ; 7.329 ; Rise       ; clock                           ;
;  sseg_disp_1[6] ; clock                           ; 7.630 ; 7.630 ; Rise       ; clock                           ;
; sseg_disp_2[*]  ; clock                           ; 7.210 ; 7.210 ; Rise       ; clock                           ;
;  sseg_disp_2[0] ; clock                           ; 7.390 ; 7.390 ; Rise       ; clock                           ;
;  sseg_disp_2[1] ; clock                           ; 7.317 ; 7.317 ; Rise       ; clock                           ;
;  sseg_disp_2[2] ; clock                           ; 7.248 ; 7.248 ; Rise       ; clock                           ;
;  sseg_disp_2[3] ; clock                           ; 7.370 ; 7.370 ; Rise       ; clock                           ;
;  sseg_disp_2[4] ; clock                           ; 7.229 ; 7.229 ; Rise       ; clock                           ;
;  sseg_disp_2[5] ; clock                           ; 7.211 ; 7.211 ; Rise       ; clock                           ;
;  sseg_disp_2[6] ; clock                           ; 7.210 ; 7.210 ; Rise       ; clock                           ;
; sseg_disp_3[*]  ; clock                           ; 7.729 ; 7.729 ; Rise       ; clock                           ;
;  sseg_disp_3[0] ; clock                           ; 7.837 ; 7.837 ; Rise       ; clock                           ;
;  sseg_disp_3[1] ; clock                           ; 7.729 ; 7.729 ; Rise       ; clock                           ;
;  sseg_disp_3[2] ; clock                           ; 7.753 ; 7.753 ; Rise       ; clock                           ;
;  sseg_disp_3[3] ; clock                           ; 7.733 ; 7.733 ; Rise       ; clock                           ;
;  sseg_disp_3[4] ; clock                           ; 7.749 ; 7.749 ; Rise       ; clock                           ;
;  sseg_disp_3[5] ; clock                           ; 7.821 ; 7.821 ; Rise       ; clock                           ;
;  sseg_disp_3[6] ; clock                           ; 7.862 ; 7.862 ; Rise       ; clock                           ;
; sseg_disp_4[*]  ; clock                           ; 4.999 ; 4.999 ; Rise       ; clock                           ;
;  sseg_disp_4[0] ; clock                           ; 5.594 ; 5.594 ; Rise       ; clock                           ;
;  sseg_disp_4[1] ; clock                           ; 5.239 ; 5.239 ; Rise       ; clock                           ;
;  sseg_disp_4[2] ; clock                           ; 5.085 ; 5.085 ; Rise       ; clock                           ;
;  sseg_disp_4[3] ; clock                           ; 4.999 ; 4.999 ; Rise       ; clock                           ;
;  sseg_disp_4[4] ; clock                           ; 5.033 ; 5.033 ; Rise       ; clock                           ;
;  sseg_disp_4[5] ; clock                           ; 5.310 ; 5.310 ; Rise       ; clock                           ;
;  sseg_disp_4[6] ; clock                           ; 5.038 ; 5.038 ; Rise       ; clock                           ;
; sseg_disp_5[*]  ; clock                           ; 5.743 ; 5.743 ; Rise       ; clock                           ;
;  sseg_disp_5[0] ; clock                           ; 5.880 ; 5.880 ; Rise       ; clock                           ;
;  sseg_disp_5[1] ; clock                           ; 5.743 ; 5.743 ; Rise       ; clock                           ;
;  sseg_disp_5[2] ; clock                           ; 6.016 ; 6.016 ; Rise       ; clock                           ;
;  sseg_disp_5[3] ; clock                           ; 6.391 ; 6.391 ; Rise       ; clock                           ;
;  sseg_disp_5[4] ; clock                           ; 5.839 ; 5.839 ; Rise       ; clock                           ;
;  sseg_disp_5[5] ; clock                           ; 5.758 ; 5.758 ; Rise       ; clock                           ;
;  sseg_disp_5[6] ; clock                           ; 5.817 ; 5.817 ; Rise       ; clock                           ;
; sseg_disp_6[*]  ; clock                           ; 5.286 ; 5.286 ; Rise       ; clock                           ;
;  sseg_disp_6[0] ; clock                           ; 5.311 ; 5.311 ; Rise       ; clock                           ;
;  sseg_disp_6[1] ; clock                           ; 5.330 ; 5.330 ; Rise       ; clock                           ;
;  sseg_disp_6[2] ; clock                           ; 5.396 ; 5.396 ; Rise       ; clock                           ;
;  sseg_disp_6[3] ; clock                           ; 5.363 ; 5.363 ; Rise       ; clock                           ;
;  sseg_disp_6[4] ; clock                           ; 5.447 ; 5.447 ; Rise       ; clock                           ;
;  sseg_disp_6[5] ; clock                           ; 5.286 ; 5.286 ; Rise       ; clock                           ;
;  sseg_disp_6[6] ; clock                           ; 5.440 ; 5.440 ; Rise       ; clock                           ;
; sseg_disp_7[*]  ; clock                           ; 5.985 ; 5.985 ; Rise       ; clock                           ;
;  sseg_disp_7[0] ; clock                           ; 6.024 ; 6.024 ; Rise       ; clock                           ;
;  sseg_disp_7[1] ; clock                           ; 6.021 ; 6.021 ; Rise       ; clock                           ;
;  sseg_disp_7[2] ; clock                           ; 5.985 ; 5.985 ; Rise       ; clock                           ;
;  sseg_disp_7[3] ; clock                           ; 5.991 ; 5.991 ; Rise       ; clock                           ;
;  sseg_disp_7[4] ; clock                           ; 5.998 ; 5.998 ; Rise       ; clock                           ;
;  sseg_disp_7[5] ; clock                           ; 6.144 ; 6.144 ; Rise       ; clock                           ;
;  sseg_disp_7[6] ; clock                           ; 6.025 ; 6.025 ; Rise       ; clock                           ;
+-----------------+---------------------------------+-------+-------+------------+---------------------------------+


+-----------------------------------------------------------------+
; Progagation Delay                                               ;
+------------+----------------+--------+--------+--------+--------+
; Input Port ; Output Port    ; RR     ; RF     ; FR     ; FF     ;
+------------+----------------+--------+--------+--------+--------+
; reset      ; sseg_disp_0[0] ; 76.581 ; 76.581 ; 76.581 ; 76.581 ;
; reset      ; sseg_disp_0[1] ; 76.553 ; 76.553 ; 76.553 ; 76.553 ;
; reset      ; sseg_disp_0[2] ; 76.594 ; 76.594 ; 76.594 ; 76.594 ;
; reset      ; sseg_disp_0[3] ; 76.573 ; 76.573 ; 76.573 ; 76.573 ;
; reset      ; sseg_disp_0[4] ; 76.590 ; 76.590 ; 76.590 ; 76.590 ;
; reset      ; sseg_disp_0[5] ; 76.328 ; 76.328 ; 76.328 ; 76.328 ;
; reset      ; sseg_disp_0[6] ; 76.332 ; 76.332 ; 76.332 ; 76.332 ;
; reset      ; sseg_disp_1[0] ; 61.278 ; 61.278 ; 61.278 ; 61.278 ;
; reset      ; sseg_disp_1[1] ; 60.695 ; 60.695 ; 60.695 ; 60.695 ;
; reset      ; sseg_disp_1[2] ; 60.883 ; 60.883 ; 60.883 ; 60.883 ;
; reset      ; sseg_disp_1[3] ; 60.289 ; 60.289 ; 60.289 ; 60.289 ;
; reset      ; sseg_disp_1[4] ; 60.912 ; 60.912 ; 60.912 ; 60.912 ;
; reset      ; sseg_disp_1[5] ; 60.187 ; 60.187 ; 60.187 ; 60.187 ;
; reset      ; sseg_disp_1[6] ; 60.918 ; 60.918 ; 60.918 ; 60.918 ;
; reset      ; sseg_disp_2[0] ; 55.603 ; 55.603 ; 55.603 ; 55.603 ;
; reset      ; sseg_disp_2[1] ; 55.515 ; 55.515 ; 55.515 ; 55.515 ;
; reset      ; sseg_disp_2[2] ; 55.289 ; 55.289 ; 55.289 ; 55.289 ;
; reset      ; sseg_disp_2[3] ; 55.520 ; 55.520 ; 55.520 ; 55.520 ;
; reset      ; sseg_disp_2[4] ; 55.272 ; 55.272 ; 55.272 ; 55.272 ;
; reset      ; sseg_disp_2[5] ; 55.245 ; 55.245 ; 55.245 ; 55.245 ;
; reset      ; sseg_disp_2[6] ; 55.244 ; 55.244 ; 55.244 ; 55.244 ;
; reset      ; sseg_disp_3[0] ; 41.046 ; 41.046 ; 41.046 ; 41.046 ;
; reset      ; sseg_disp_3[1] ; 40.787 ; 40.787 ; 40.787 ; 40.787 ;
; reset      ; sseg_disp_3[2] ; 40.822 ; 40.829 ; 40.829 ; 40.822 ;
; reset      ; sseg_disp_3[3] ; 40.789 ; 40.789 ; 40.789 ; 40.789 ;
; reset      ; sseg_disp_3[4] ; 40.825 ; 40.818 ; 40.818 ; 40.825 ;
; reset      ; sseg_disp_3[5] ; 41.032 ; 41.025 ; 41.025 ; 41.032 ;
; reset      ; sseg_disp_3[6] ; 41.088 ; 41.081 ; 41.081 ; 41.088 ;
; reset      ; sseg_disp_4[0] ; 41.113 ; 41.113 ; 41.113 ; 41.113 ;
; reset      ; sseg_disp_4[1] ; 40.562 ; 40.562 ; 40.562 ; 40.562 ;
; reset      ; sseg_disp_4[2] ; 40.198 ; 40.198 ; 40.198 ; 40.198 ;
; reset      ; sseg_disp_4[3] ; 40.038 ; 40.038 ; 40.038 ; 40.038 ;
; reset      ; sseg_disp_4[4] ; 40.088 ; 40.088 ; 40.088 ; 40.088 ;
; reset      ; sseg_disp_4[5] ; 40.788 ; 40.788 ; 40.788 ; 40.788 ;
; reset      ; sseg_disp_4[6] ; 40.100 ; 40.100 ; 40.100 ; 40.100 ;
; reset      ; sseg_disp_5[0] ; 24.076 ; 24.076 ; 24.076 ; 24.076 ;
; reset      ; sseg_disp_5[1] ; 23.808 ; 23.808 ; 23.808 ; 23.808 ;
; reset      ; sseg_disp_5[2] ; 24.407 ; 24.448 ; 24.448 ; 24.407 ;
; reset      ; sseg_disp_5[3] ; 25.158 ; 25.158 ; 25.158 ; 25.158 ;
; reset      ; sseg_disp_5[4] ; 24.027 ; 23.986 ; 23.986 ; 24.027 ;
; reset      ; sseg_disp_5[5] ; 23.828 ; 23.787 ; 23.787 ; 23.828 ;
; reset      ; sseg_disp_5[6] ; 23.980 ; 23.939 ; 23.939 ; 23.980 ;
; reset      ; sseg_disp_6[0] ; 38.954 ; 38.954 ; 38.954 ; 38.954 ;
; reset      ; sseg_disp_6[1] ; 38.992 ; 38.992 ; 38.992 ; 38.992 ;
; reset      ; sseg_disp_6[2] ; 39.157 ; 39.157 ; 39.157 ; 39.157 ;
; reset      ; sseg_disp_6[3] ; 39.026 ; 39.026 ; 39.026 ; 39.026 ;
; reset      ; sseg_disp_6[4] ; 39.280 ; 39.280 ; 39.280 ; 39.280 ;
; reset      ; sseg_disp_6[5] ; 38.899 ; 38.899 ; 38.899 ; 38.899 ;
; reset      ; sseg_disp_6[6] ; 39.271 ; 39.271 ; 39.271 ; 39.271 ;
; reset      ; sseg_disp_7[0] ; 24.589 ; 24.589 ; 24.589 ; 24.589 ;
; reset      ; sseg_disp_7[1] ; 24.592 ; 24.592 ; 24.592 ; 24.592 ;
; reset      ; sseg_disp_7[2] ; 24.554 ; 24.504 ; 24.504 ; 24.554 ;
; reset      ; sseg_disp_7[3] ; 24.552 ; 24.552 ; 24.552 ; 24.552 ;
; reset      ; sseg_disp_7[4] ; 24.513 ; 24.563 ; 24.563 ; 24.513 ;
; reset      ; sseg_disp_7[5] ; 24.824 ; 24.874 ; 24.874 ; 24.824 ;
; reset      ; sseg_disp_7[6] ; 24.533 ; 24.583 ; 24.583 ; 24.533 ;
+------------+----------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Progagation Delay                                   ;
+------------+----------------+-------+-------+-------+-------+
; Input Port ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------+-------+-------+-------+-------+
; reset      ; sseg_disp_0[0] ; 7.424 ; 7.424 ; 7.424 ; 7.424 ;
; reset      ; sseg_disp_0[1] ; 7.388 ; 7.388 ; 7.388 ; 7.388 ;
; reset      ; sseg_disp_0[2] ; 7.714 ; 7.412 ; 7.412 ; 7.714 ;
; reset      ; sseg_disp_0[3] ; 7.417 ; 7.417 ; 7.417 ; 7.417 ;
; reset      ; sseg_disp_0[4] ; 7.426 ; 7.719 ; 7.719 ; 7.426 ;
; reset      ; sseg_disp_0[5] ; 7.288 ; 8.284 ; 8.284 ; 7.288 ;
; reset      ; sseg_disp_0[6] ; 7.290 ; 7.592 ; 7.592 ; 7.290 ;
; reset      ; sseg_disp_1[0] ; 9.085 ; 9.085 ; 9.085 ; 9.085 ;
; reset      ; sseg_disp_1[1] ; 8.878 ; 8.878 ; 8.878 ; 8.878 ;
; reset      ; sseg_disp_1[2] ; 9.443 ; 8.886 ; 8.886 ; 9.443 ;
; reset      ; sseg_disp_1[3] ; 8.644 ; 8.644 ; 8.644 ; 8.644 ;
; reset      ; sseg_disp_1[4] ; 8.911 ; 9.574 ; 9.574 ; 8.911 ;
; reset      ; sseg_disp_1[5] ; 8.593 ; 9.142 ; 9.142 ; 8.593 ;
; reset      ; sseg_disp_1[6] ; 8.894 ; 9.444 ; 9.444 ; 8.894 ;
; reset      ; sseg_disp_2[0] ; 8.654 ; 8.654 ; 8.654 ; 8.654 ;
; reset      ; sseg_disp_2[1] ; 8.581 ; 8.581 ; 8.581 ; 8.581 ;
; reset      ; sseg_disp_2[2] ; 8.707 ; 8.512 ; 8.512 ; 8.707 ;
; reset      ; sseg_disp_2[3] ; 8.634 ; 8.634 ; 8.634 ; 8.634 ;
; reset      ; sseg_disp_2[4] ; 8.493 ; 8.687 ; 8.687 ; 8.493 ;
; reset      ; sseg_disp_2[5] ; 8.475 ; 9.007 ; 9.007 ; 8.475 ;
; reset      ; sseg_disp_2[6] ; 8.474 ; 8.669 ; 8.669 ; 8.474 ;
; reset      ; sseg_disp_3[0] ; 9.076 ; 9.076 ; 9.076 ; 9.076 ;
; reset      ; sseg_disp_3[1] ; 8.968 ; 9.105 ; 9.105 ; 8.968 ;
; reset      ; sseg_disp_3[2] ; 8.992 ; 9.041 ; 9.041 ; 8.992 ;
; reset      ; sseg_disp_3[3] ; 8.972 ; 8.972 ; 8.972 ; 8.972 ;
; reset      ; sseg_disp_3[4] ; 8.988 ; 9.268 ; 9.268 ; 8.988 ;
; reset      ; sseg_disp_3[5] ; 9.060 ; 9.060 ; 9.060 ; 9.060 ;
; reset      ; sseg_disp_3[6] ; 9.101 ; 9.101 ; 9.101 ; 9.101 ;
; reset      ; sseg_disp_4[0] ; 7.548 ; 7.548 ; 7.548 ; 7.548 ;
; reset      ; sseg_disp_4[1] ; 7.192 ; 7.192 ; 7.192 ; 7.192 ;
; reset      ; sseg_disp_4[2] ; 7.038 ; 7.125 ; 7.125 ; 7.038 ;
; reset      ; sseg_disp_4[3] ; 6.953 ; 6.953 ; 6.953 ; 6.953 ;
; reset      ; sseg_disp_4[4] ; 6.987 ; 6.987 ; 6.987 ; 6.987 ;
; reset      ; sseg_disp_4[5] ; 7.263 ; 7.350 ; 7.350 ; 7.263 ;
; reset      ; sseg_disp_4[6] ; 6.991 ; 6.991 ; 6.991 ; 6.991 ;
; reset      ; sseg_disp_5[0] ; 7.196 ; 7.196 ; 7.196 ; 7.196 ;
; reset      ; sseg_disp_5[1] ; 7.067 ; 7.067 ; 7.067 ; 7.067 ;
; reset      ; sseg_disp_5[2] ; 7.569 ; 7.336 ; 7.336 ; 7.569 ;
; reset      ; sseg_disp_5[3] ; 7.713 ; 7.713 ; 7.713 ; 7.713 ;
; reset      ; sseg_disp_5[4] ; 7.162 ; 7.410 ; 7.410 ; 7.162 ;
; reset      ; sseg_disp_5[5] ; 7.075 ; 7.311 ; 7.311 ; 7.075 ;
; reset      ; sseg_disp_5[6] ; 7.141 ; 7.370 ; 7.370 ; 7.141 ;
; reset      ; sseg_disp_6[0] ; 6.835 ; 6.835 ; 6.835 ; 6.835 ;
; reset      ; sseg_disp_6[1] ; 6.853 ; 6.853 ; 6.853 ; 6.853 ;
; reset      ; sseg_disp_6[2] ; 6.919 ; 7.067 ; 7.067 ; 6.919 ;
; reset      ; sseg_disp_6[3] ; 6.880 ; 6.880 ; 6.880 ; 6.880 ;
; reset      ; sseg_disp_6[4] ; 6.965 ; 6.965 ; 6.965 ; 6.965 ;
; reset      ; sseg_disp_6[5] ; 6.852 ; 7.032 ; 7.032 ; 6.852 ;
; reset      ; sseg_disp_6[6] ; 6.963 ; 6.963 ; 6.963 ; 6.963 ;
; reset      ; sseg_disp_7[0] ; 7.188 ; 7.188 ; 7.188 ; 7.188 ;
; reset      ; sseg_disp_7[1] ; 7.185 ; 7.249 ; 7.249 ; 7.185 ;
; reset      ; sseg_disp_7[2] ; 7.149 ; 7.217 ; 7.217 ; 7.149 ;
; reset      ; sseg_disp_7[3] ; 7.155 ; 7.155 ; 7.155 ; 7.155 ;
; reset      ; sseg_disp_7[4] ; 7.162 ; 7.377 ; 7.377 ; 7.162 ;
; reset      ; sseg_disp_7[5] ; 7.308 ; 7.308 ; 7.308 ; 7.308 ;
; reset      ; sseg_disp_7[6] ; 7.189 ; 7.189 ; 7.189 ; 7.189 ;
+------------+----------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET ; 0        ; 0        ; 5        ; 5        ;
; clock                           ; central_logic:p4|state.DO_RESET ; 0        ; 0        ; 8        ; 0        ;
; central_logic:p4|state.DO_RESET ; clock                           ; 1        ; 1        ; 0        ; 0        ;
; clock                           ; clock                           ; 10382    ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; central_logic:p4|state.DO_RESET ; central_logic:p4|state.DO_RESET ; 0        ; 0        ; 5        ; 5        ;
; clock                           ; central_logic:p4|state.DO_RESET ; 0        ; 0        ; 8        ; 0        ;
; central_logic:p4|state.DO_RESET ; clock                           ; 1        ; 1        ; 0        ; 0        ;
; clock                           ; clock                           ; 10382    ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------+
; Recovery Transfers                                                                     ;
+---------------------------------+----------+----------+----------+----------+----------+
; From Clock                      ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+----------+----------+----------+----------+----------+
; central_logic:p4|state.DO_RESET ; clock    ; 28       ; 28       ; 0        ; 0        ;
+---------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------+
; Removal Transfers                                                                      ;
+---------------------------------+----------+----------+----------+----------+----------+
; From Clock                      ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+----------+----------+----------+----------+----------+
; central_logic:p4|state.DO_RESET ; clock    ; 28       ; 28       ; 0        ; 0        ;
+---------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 155   ; 155  ;
; Unconstrained Output Ports      ; 56    ; 56   ;
; Unconstrained Output Port Paths ; 1162  ; 1162 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Jan 28 20:24:44 2024
Info: Command: quartus_sta calculator -c calculator
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 7 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'calculator.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name central_logic:p4|state.DO_RESET central_logic:p4|state.DO_RESET
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.800
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.800      -258.197 clock 
    Info (332119):    -0.609        -1.263 central_logic:p4|state.DO_RESET 
Info (332146): Worst-case hold slack is -3.191
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.191       -14.727 central_logic:p4|state.DO_RESET 
    Info (332119):    -1.770        -1.770 clock 
Info (332146): Worst-case recovery slack is 0.979
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.979         0.000 clock 
Info (332146): Worst-case removal slack is -1.442
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.442       -26.309 clock 
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423      -107.148 clock 
    Info (332119):     0.500         0.000 central_logic:p4|state.DO_RESET 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.624
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.624       -70.014 clock 
    Info (332119):    -0.104        -0.120 central_logic:p4|state.DO_RESET 
Info (332146): Worst-case hold slack is -1.781
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.781        -8.227 central_logic:p4|state.DO_RESET 
    Info (332119):    -1.072        -1.072 clock 
Info (332146): Worst-case recovery slack is 0.997
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.997         0.000 clock 
Info (332146): Worst-case removal slack is -1.017
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.017       -21.420 clock 
Info (332146): Worst-case minimum pulse width slack is -1.519
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.519      -108.684 clock 
    Info (332119):     0.500         0.000 central_logic:p4|state.DO_RESET 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4577 megabytes
    Info: Processing ended: Sun Jan 28 20:24:46 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


