    I4 (MUX0\<4\> MUX0\<2\> MUX0\<1\> MUX0\<3\> MUX0\<0\> IN\<0\> \
        INPR\<0\> OUT\<0\> S\<0\> S\<1\> S\<2\> S\<3\> S\<4\> S\<5\> \
        inh_inh_bn) cse463_project_7_1_mux_alt_schematic
    I5 (MUX1\<4\> MUX1\<2\> MUX1\<1\> MUX1\<3\> MUX1\<0\> IN\<1\> \
        INPR\<1\> OUT\<1\> S\<0\> S\<1\> S\<2\> S\<3\> S\<4\> S\<5\> \
        inh_inh_bn) cse463_project_7_1_mux_alt_schematic
    I6 (MUX2\<4\> MUX2\<2\> MUX2\<1\> MUX2\<3\> MUX2\<0\> IN\<2\> \
        INPR\<2\> OUT\<2\> S\<0\> S\<1\> S\<2\> S\<3\> S\<4\> S\<5\> \
        inh_inh_bn) cse463_project_7_1_mux_alt_schematic
    I7 (MUX3\<4\> MUX3\<2\> MUX3\<1\> MUX3\<3\> MUX3\<0\> IN\<3\> \
        INPR\<3\> OUT\<3\> S\<0\> S\<1\> S\<2\> S\<3\> S\<4\> S\<5\> \
        inh_inh_bn) cse463_project_7_1_mux_alt_schematic
    I8 (MUX4\<4\> MUX4\<2\> MUX4\<1\> MUX4\<3\> MUX4\<0\> IN\<4\> \
        INPR\<4\> OUT\<4\> S\<0\> S\<1\> S\<2\> S\<3\> S\<4\> S\<5\> \
        inh_inh_bn) cse463_project_7_1_mux_alt_schematic
    I9 (MUX5\<4\> MUX5\<2\> MUX5\<1\> MUX5\<3\> MUX5\<0\> IN\<5\> \
        INPR\<5\> OUT\<5\> S\<0\> S\<1\> S\<2\> S\<3\> S\<4\> S\<5\> \
        inh_inh_bn) cse463_project_7_1_mux_alt_schematic
    I10 (MUX6\<4\> MUX6\<2\> MUX6\<1\> MUX6\<3\> MUX6\<0\> IN\<6\> \
        INPR\<6\> OUT\<6\> S\<0\> S\<1\> S\<2\> S\<3\> S\<4\> S\<5\> \
        inh_inh_bn) cse463_project_7_1_mux_alt_schematic
    I12 (MUX7\<4\> MUX7\<2\> MUX7\<1\> MUX7\<3\> MUX7\<0\> IN\<7\> \
        INPR\<7\> OUT\<7\> S\<0\> S\<1\> S\<2\> S\<3\> S\<4\> S\<5\> \
        inh_inh_bn) cse463_project_7_1_mux_alt_schematic
    I0 (AC\<0\> AC\<1\> AC\<2\> AC\<3\> AC\<4\> AC\<5\> AC\<6\> AC\<7\> \
        IN\<0\> IN\<1\> IN\<2\> IN\<3\> IN\<4\> IN\<5\> IN\<6\> IN\<7\> 0 \
        MUX0\<4\> MUX1\<4\> MUX2\<4\> MUX3\<4\> MUX4\<4\> MUX5\<4\> \
        MUX6\<4\> MUX7\<4\> inh_inh_bn) Adder_2_8bits
    I2 (AC\<0\> AC\<1\> AC\<2\> AC\<3\> AC\<4\> AC\<5\> AC\<6\> AC\<7\> \
        IN\<0\> IN\<1\> IN\<2\> IN\<3\> IN\<4\> IN\<5\> IN\<6\> IN\<7\> \
        MUX0\<3\> MUX1\<3\> MUX2\<3\> MUX3\<3\> MUX4\<3\> MUX5\<3\> \
        MUX6\<3\> MUX7\<3\> inh_inh_bn) cse463_project_8_bit_xor_schematic
    I1 (AC\<0\> AC\<1\> AC\<2\> AC\<3\> AC\<4\> AC\<5\> AC\<6\> AC\<7\> \
        IN\<0\> IN\<1\> IN\<2\> IN\<3\> IN\<4\> IN\<5\> IN\<6\> IN\<7\> \
        MUX0\<2\> MUX1\<2\> MUX2\<2\> MUX3\<2\> MUX4\<2\> MUX5\<2\> \
        MUX6\<2\> MUX7\<2\> inh_inh_bn) cse463_project_8_bit_and_schematic
    I3 (AC\<0\> AC\<1\> AC\<2\> AC\<3\> AC\<4\> AC\<5\> AC\<6\> AC\<7\> \
        IN\<0\> IN\<1\> IN\<2\> IN\<3\> IN\<4\> IN\<5\> IN\<6\> IN\<7\> \
        MUX0\<1\> MUX1\<1\> MUX2\<1\> MUX3\<1\> MUX4\<1\> MUX5\<1\> \
        MUX6\<1\> MUX7\<1\> inh_inh_bn) cse463_project_8_bit_or_schematic
    I15 (IN\<0\> IN\<1\> IN\<2\> IN\<3\> IN\<4\> IN\<5\> IN\<6\> IN\<7\> \
        MUX0\<0\> MUX1\<0\> MUX2\<0\> MUX3\<0\> MUX4\<0\> MUX5\<0\> \
        MUX6\<0\> MUX7\<0\>) cse463_project_8_bit_com_schematic
ends ALU_top_bens_mux
// End of subcircuit definition.
