# 論文アウトライン：0.18 µm CMOSにおける磁性体ラミネートオンチップマイクロインダクタ

---

## 1. Introduction
- **研究背景**
  - 0.18 µm AMS CMOS は依然として車載・IoT・産業分野で現役（高耐圧・高温対応が可能）。
  - 集積型IVRは小型化・信頼性向上の観点から重要。
- **外付けインダクタの課題**
  - 部品点数増加によるコスト・信頼性低下（実装不良、はんだクラック）。
  - 大電流ループによるノイズ・EMIの増加（CISPR規格適合の難しさ）。
  - 外付け部品依存によるBOM固定化・調達制約。
- **従来のオンチップインダクタの課題**
  - Q 値が低く効率制約が大きいため、実用性が乏しいとされてきた。
- **本研究の意義**
  - **既存の0.18 µm CMOSプロセスに、最終工程で磁性体ラミネーションを追加するだけで新たな価値を創出**。
  - 簡便な工法により L・Q を大幅に改善し、オンチップインダクタの実用性を示す。
  - PGSと組み合わせて基板損失を低減。
  - 応用例として LDO ハイブリッド電源を提示し、**効率・ノイズ・応答性の三立**を実現。

---

## 2. Background
- 0.18 µm CMOS混載プロセスの特徴（高耐圧・AMS適合・車載実績）。
- 従来のオンチップインダクタ方式（Air-core、外付け部品）とその限界。
- LDOの利点（高PSRR・低ノイズ）と限界（効率低下・大容量C依存）。

---

## 3. Proposed Method

### 3.1 磁性体ラミネーション
- 材料候補：FeSiAl, CoZrTa, CoFeB。
- 構造例：(磁性200 nm / SiN 40 nm) ×6 stack。
- スリット導入（3 µm / 30 µm）で渦電流抑制。
- 応力管理（|σ| ≤200 MPa、ウエハソリ測定）。
- → **簡便な後工程ステップを追加するだけで、レガシーCMOSノードに新機能を付加**。

### 3.2 Patterned Ground Shield (PGS)
- 放射状ストライプ (w=8 µm, p=24 µm, 開口率40%)。
- 周縁一点接地＋高抵抗リーク構造。
- 基板損失を低減し Q 値を改善。

### 3.3 Buck＋LDOハイブリッド応用
- Buck: 高効率 (70–85%) を確保。
- LDO: リップル低減・PSRR強化。
- ヘッドルーム制御による効率/ノイズ最適化。
- → **磁性体インダクタの改善効果をシステム電源に結びつけるデモンストレーション**。

---

## 4. Results (Target/Expected)
- インダクタ特性：L = 90–150 nH、Q = 12–20。
- 電流容量：0.5–1 A。
- システム効率：η_total ≈ 78–82%（Buck→LDO）。
- 出力リップル < 1 mV_rms。
- PSRR > 60 dB @ 1 MHz。
- EMIピーク −3〜−6 dB 改善。

---

## 5. Applications
### 🚗 車載SoC
- A/D電源の高精度化（リップル数 mV 以下）。
- 高温環境 (125–150 ℃) でも安定。

### 📡 IoT/産業機器
- 無線ノード・低消費MCUのオンチップ電源。
- 位相雑音や感度を守る。
- 小型化・長寿命化に貢献。

### ⚡ デジタルSoC (DVFS)
- CPU/DSPコアの動的電圧制御。
- 高速切替時のノイズ抑制（ns〜µs応答）。
- DVFS効率と低消費電力の両立。

### 🧩 AMS混載IC
- ADC/DAC, MEMSインタフェース専用のクリーンレール。
- 高PSRRで高精度動作を保証。

---

## 6. Conclusion
- **外付けインダクタの課題（部品点数・ノイズ）に対する解決策としてオンチップ化に意義がある**。
- **磁性体ラミネーション＋PGS**により、従来「低Qで実用性なし」とされたオンチップインダクタを実用域に押し上げ。
- **既存プロセスに簡便な工法を追加するだけで新たな価値を創出可能**。
- LDOハイブリッド応用で効率・ノイズ・応答の三立を実証。
- 車載・IoT・AMS用途への展開余地が大きい。
- 今後：量産互換性の検証、さらなる多相化・高周波化。

---

# Introduction

---

## 背景
0.18 µm AMS CMOS プロセスは、依然として車載・産業・IoT 向け SoC の主力ノードである。  
- 高耐圧デバイスを備え、125–150 ℃での高温動作に対応可能  
- アナログ回路やセンサインタフェースの混載に適し、AMS用途に広く利用  
- 長期供給が保証され、車載規格への適合実績が豊富  

したがって、**成熟ノードに新しい電源アーキテクチャを導入することは依然として大きな意義を持つ**。

---

## 外付けインダクタの課題
従来の IVR では外付けインダクタが必須であったが、以下の課題を抱える：  
- 部品点数が増加し、コスト・実装面積・信頼性が悪化  
- 大電流ループによる放射ノイズ・EMIが増加し、車載規格（CISPR 25等）で問題となる  
- BOM が固定化され、供給制約のリスクを抱える  

このため、**外付け部品を削減しつつ低ノイズを実現するオンチップインダクタのニーズ**は明確である。

---

## 従来のオンチップインダクタの課題
標準 CMOS BEOL に形成される Air-core スパイラルインダクタは以下の制約を持つ：  
- Q 値が低く、変換効率が制限される  
- 基板損失によるノイズ誘起  
- 電流容量が小さく、高電力応用が困難  

そのため、**単独でのオンチップ IVR 実用化は困難**であった。

---

## 提案
本研究では、**0.18 µm CMOS互換の磁性体ラミネートオンチップマイクロインダクタ**を提案する。  
- ソフト磁性体（FeSiAl, CoZrTaなど）を 200 nm/層で成膜し、SiN (40 nm) と交互に積層  
- スリットパターニングにより渦電流損を低減  
- 応力管理を施し、BEOL互換の低温プロセスで形成可能  

さらに、**Patterned Ground Shield (PGS)** を組み合わせて基板損失を抑制し、  
**L 値の増大（磁性体）＋R_sub の低減（PGS）** による Q 値改善を図る。

---

## LDO ハイブリッド応用
本研究のもう一つの特徴は、**既存の LDO を組み合わせたハイブリッド電源アーキテクチャ**である。  
- Buck コンバータで高効率給電  
- LDO でリップル・高周波ノイズを抑制  
- 既存の LDO マクロを活用でき、設計資産の再利用が可能  

→ これにより、**効率・低ノイズ・高速応答を同時に満たす電源ソリューション**を提供する。

---

## 貢献
本研究の主な貢献は以下の通りである：  
1. **成熟ノード (0.18 µm) に追加可能な磁性体ラミネーション技術**を提示  
2. **PGS＋磁性体ラミネーション**により Q 値を大幅に改善  
3. **LDO ハイブリッド構成**により、車載・IoT・AMS 向けに必要な  
   - 効率 (≈80%)  
   - 出力リップル (<1 mV)  
   - PSRR (>60 dB @1 MHz)  
   を同時に達成  
4. 外付けインダクタ不要の小型・高信頼電源として、**産業的インパクト**を実証

---

# Background

---

## 2.1 0.18 µm AMS CMOS の位置づけ
0.18 µm AMS CMOS ノードは現在も車載・産業・IoT 向け SoC の主要技術基盤である。  
- **高耐圧デバイスが利用可能**（20–60 V HV LDMOS など）  
- **アナログ/センサ回路の混載適性**（広電源範囲・低ノイズ）  
- **長期供給保証と信頼性**（AEC-Q100 対応、産業用途の寿命要件）  
- **コスト効率**：先端ノードに比べマスク・加工コストが低い  

したがって、**成熟ノードに電源統合技術を導入する意義は依然として高い**。

---

## 2.2 オンチップインダクタの制約
標準 BEOL で形成される Air-core スパイラルインダクタは以下の問題を持つ：  
- **低 Q 値**（基板損失と金属抵抗で Q ≈ 3–5）  
- **大面積化**（10–100 nH の確保に 0.5–1 mm²）  
- **電流容量の不足**（数百 mA を超えると抵抗損と発熱が顕著）  
- **基板ノイズ結合**（AMS ブロックへの干渉）  

→ これらにより **効率的なオンチップ IVR 実現は困難**であった。

---

## 2.3 従来の対策と限界
- **MIM キャパ＋LDO**：  
  リップル抑制は可能だが、電流駆動力が小さく効率も低い。  
- **外付けインダクタ利用**：  
  高効率だが、部品点数・BOMコスト・実装面積・EMIが増大。  
- **基板技術改善（SOI/高抵抗 Si）**：  
  Q 値改善は得られるが、コストが高く標準 0.18 µm AMS には直結しない。  

→ **「オンチップ実装」と「産業応用の現実性」の両立は未解決**。

---

## 2.4 LDO の役割と限界
LDO は高 PSRR・低ノイズ・高速応答を提供するが：  
- 効率が低い（ドロップアウト損失）  
- 高電流時に発熱・電圧降下が増大  
- 大容量キャパシタ依存で面積コストが大きい  

→ LDO 単独では産業応用に必要な効率を満たせない。

---

## 2.5 研究ギャップ
- Air-core インダクタでは Q 値不足 → 効率的な IVR は難しい  
- LDO 単独では効率が確保できない  
- 先端ノードでの研究はあるが、**成熟ノード AMS CMOS に磁性体インダクタを組み込み、LDO とハイブリッド化する検討は乏しい**  

**結論：**  
本研究が目指すのは、  
- **磁性体ラミネーションによるインダクタ性能改善**  
- **PGS との組み合わせによる Q 値向上**  
- **既存 LDO を活用したハイブリッド構成**  

→ これにより、**実用性と即応性のある電源統合ソリューション**を成熟ノードで提示する。

---

