Fitter report for DSDProject
Fri Nov 17 16:37:23 2023
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. I/O Assignment Warnings
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Fitter DSP Block Usage Summary
 27. DSP Block Details
 28. Routing Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. I/O Rules Summary
 35. I/O Rules Details
 36. I/O Rules Matrix
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Estimated Delay Added for Hold Timing Summary
 40. Estimated Delay Added for Hold Timing Details
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Fri Nov 17 16:37:22 2023       ;
; Quartus Prime Version              ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                      ; DSDProject                                  ;
; Top-level Entity Name              ; vga_top                                     ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C6GES                            ;
; Timing Models                      ; Preliminary                                 ;
; Total logic elements               ; 38,960 / 49,760 ( 78 % )                    ;
;     Total combinational functions  ; 38,636 / 49,760 ( 78 % )                    ;
;     Dedicated logic registers      ; 2,722 / 49,760 ( 5 % )                      ;
; Total registers                    ; 2722                                        ;
; Total pins                         ; 38 / 360 ( 11 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 1,677,312 ( 0 % )                       ;
; Embedded Multiplier 9-bit elements ; 156 / 288 ( 54 % )                          ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C6GES                      ;                                       ;
; Maximum processors allowed for parallel compilation                ; 8                                     ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.30        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.3%      ;
;     Processor 3            ;   4.4%      ;
;     Processor 4            ;   4.3%      ;
;     Processor 5            ;   4.2%      ;
;     Processor 6            ;   4.2%      ;
;     Processor 7            ;   4.1%      ;
;     Processor 8            ;   3.8%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                        ;
+-----------------------+---------+------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node                  ; Action  ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+-----------------------+---------+------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+
; dsdproject:U3|Add24~0 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; dsdproject:U3|Add28~0 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; dsdproject:U3|Add32~0 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; dsdproject:U3|Add36~0 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; dsdproject:U3|Add40~0 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; dsdproject:U3|Add44~0 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; dsdproject:U3|Add48~0 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; dsdproject:U3|Add52~0 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; dsdproject:U3|Add56~0 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; dsdproject:U3|Add60~0 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; dsdproject:U3|Add64~0 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; dsdproject:U3|Add68~0 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
+-----------------------+---------+------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 41640 ) ; 0.00 % ( 0 / 41640 )       ; 0.00 % ( 0 / 41640 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 41640 ) ; 0.00 % ( 0 / 41640 )       ; 0.00 % ( 0 / 41640 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 41622 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 18 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Documents/GitHub/DSDProject/output_files/DSDProject.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 38,960 / 49,760 ( 78 % ) ;
;     -- Combinational with no register       ; 36238                    ;
;     -- Register only                        ; 324                      ;
;     -- Combinational with a register        ; 2398                     ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 11237                    ;
;     -- 3 input functions                    ; 15204                    ;
;     -- <=2 input functions                  ; 12195                    ;
;     -- Register only                        ; 324                      ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 23110                    ;
;     -- arithmetic mode                      ; 15526                    ;
;                                             ;                          ;
; Total registers*                            ; 2,722 / 51,509 ( 5 % )   ;
;     -- Dedicated logic registers            ; 2,722 / 49,760 ( 5 % )   ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )        ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 2,816 / 3,110 ( 91 % )   ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 38 / 360 ( 11 % )        ;
;     -- Clock pins                           ; 4 / 8 ( 50 % )           ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )          ;
;                                             ;                          ;
; M9Ks                                        ; 0 / 182 ( 0 % )          ;
; UFM blocks                                  ; 0 / 1 ( 0 % )            ;
; ADC blocks                                  ; 0 / 2 ( 0 % )            ;
; Total block memory bits                     ; 0 / 1,677,312 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 1,677,312 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 156 / 288 ( 54 % )       ;
; PLLs                                        ; 1 / 4 ( 25 % )           ;
; Global signals                              ; 13                       ;
;     -- Global clocks                        ; 13 / 20 ( 65 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; Remote update blocks                        ; 0 / 1 ( 0 % )            ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )            ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 53.7% / 51.0% / 57.6%    ;
; Peak interconnect usage (total/H/V)         ; 88.2% / 84.8% / 93.2%    ;
; Maximum fan-out                             ; 1274                     ;
; Highest non-global fan-out                  ; 273                      ;
; Total fan-out                               ; 123484                   ;
; Average fan-out                             ; 2.94                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 38960 / 49760 ( 78 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 36238                  ; 0                              ;
;     -- Register only                        ; 324                    ; 0                              ;
;     -- Combinational with a register        ; 2398                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 11237                  ; 0                              ;
;     -- 3 input functions                    ; 15204                  ; 0                              ;
;     -- <=2 input functions                  ; 12195                  ; 0                              ;
;     -- Register only                        ; 324                    ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 23110                  ; 0                              ;
;     -- arithmetic mode                      ; 15526                  ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 2722                   ; 0                              ;
;     -- Dedicated logic registers            ; 2722 / 49760 ( 5 % )   ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 2816 / 3110 ( 91 % )   ; 0 / 3110 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 38                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 156 / 288 ( 54 % )     ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 0                      ; 0                              ;
; Total RAM block bits                        ; 0                      ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                 ;
; Clock control block                         ; 12 / 24 ( 50 % )       ; 1 / 24 ( 4 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )        ; 0 / 2 ( 0 % )                  ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 47                     ; 1                              ;
;     -- Registered Input Connections         ; 42                     ; 0                              ;
;     -- Output Connections                   ; 6                      ; 42                             ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 126704                 ; 53                             ;
;     -- Registered Connections               ; 24908                  ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 10                     ; 43                             ;
;     -- hard_block:auto_generated_inst       ; 43                     ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 5                      ; 1                              ;
;     -- Output Ports                         ; 28                     ; 1                              ;
;     -- Bidir Ports                          ; 5                      ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                    ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; pause_toggle ; A7    ; 7        ; 49           ; 54           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; reset_RNG    ; M8    ; 2        ; 0            ; 18           ; 14           ; 199                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; reset_accel  ; V21   ; 5        ; 78           ; 17           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; reset_n_m    ; N15   ; 6        ; 78           ; 29           ; 14           ; 42                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; shoot        ; B8    ; 7        ; 46           ; 54           ; 28           ; 24                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; GSENSOR_CS_N ; AB16  ; 4        ; 54           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GSENSOR_SCLK ; AB15  ; 4        ; 51           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; blue_m[0]    ; P1    ; 2        ; 0            ; 13           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; blue_m[1]    ; T1    ; 2        ; 0            ; 15           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; blue_m[2]    ; P4    ; 2        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; blue_m[3]    ; N2    ; 2        ; 0            ; 18           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; blue_m[4]    ; B16   ; 7        ; 60           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; blue_m[5]    ; B5    ; 8        ; 26           ; 39           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; blue_m[6]    ; L18   ; 6        ; 78           ; 37           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; blue_m[7]    ; A16   ; 7        ; 60           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; green_m[0]   ; W1    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; green_m[1]   ; T2    ; 2        ; 0            ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; green_m[2]   ; R2    ; 2        ; 0            ; 3            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; green_m[3]   ; R1    ; 2        ; 0            ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; green_m[4]   ; D15   ; 7        ; 66           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; green_m[5]   ; E8    ; 8        ; 24           ; 39           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; green_m[6]   ; AB9   ; 3        ; 34           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; green_m[7]   ; J10   ; 8        ; 34           ; 39           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; h_sync_m     ; N3    ; 2        ; 0            ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; red_m[0]     ; AA1   ; 3        ; 18           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; red_m[1]     ; V1    ; 2        ; 0            ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; red_m[2]     ; Y2    ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; red_m[3]     ; Y1    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; red_m[4]     ; V13   ; 4        ; 49           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; red_m[5]     ; V7    ; 3        ; 20           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; red_m[6]     ; J9    ; 1A       ; 0            ; 36           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; red_m[7]     ; A20   ; 7        ; 66           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; v_sync_m     ; N1    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------+
; GSENSOR_SDI ; V11   ; 4        ; 38           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GSENSOR_SDO ; V12   ; 4        ; 38           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; buzzer1     ; Y19   ; 4        ; 62           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; buzzer2     ; AA12  ; 4        ; 40           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; pixel_clk_m ; P11   ; 3        ; 34           ; 0            ; 28           ; 170                   ; 0                  ; yes    ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 1 / 16 ( 6 % )   ; 2.5V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )  ; 2.5V          ; --           ;
; 2        ; 12 / 36 ( 33 % ) ; 2.5V          ; --           ;
; 3        ; 6 / 48 ( 13 % )  ; 2.5V          ; --           ;
; 4        ; 7 / 48 ( 15 % )  ; 2.5V          ; --           ;
; 5        ; 1 / 40 ( 3 % )   ; 2.5V          ; --           ;
; 6        ; 2 / 60 ( 3 % )   ; 2.5V          ; --           ;
; 7        ; 6 / 52 ( 12 % )  ; 2.5V          ; --           ;
; 8        ; 7 / 36 ( 19 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 445        ; 7        ; pause_toggle                                   ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; blue_m[7]                                      ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A17      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 401        ; 7        ; red_m[7]                                       ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A21      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; red_m[0]                                       ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 182        ; 4        ; buzzer2                                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 171        ; 3        ; green_m[6]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; GSENSOR_SCLK                                   ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 209        ; 4        ; GSENSOR_CS_N                                   ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 485        ; 8        ; blue_m[5]                                      ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 451        ; 7        ; shoot                                          ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; blue_m[4]                                      ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B21      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 391        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 397        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 404        ; 7        ; green_m[4]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D19      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; green_m[5]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 390        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 388        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E18      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E19      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E21      ; 335        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 333        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F19      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 342        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 340        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; ANAIN2                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; red_m[6]                                       ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; J10      ; 468        ; 8        ; green_m[7]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 327        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 325        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                            ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; blue_m[6]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; L19      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; reset_RNG                                      ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M9       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; v_sync_m                                       ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 75         ; 2        ; blue_m[3]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 73         ; 2        ; h_sync_m                                       ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 322        ; 6        ; reset_n_m                                      ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; N16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 338        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 339        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 85         ; 2        ; blue_m[0]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; blue_m[2]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; pixel_clk_m                                    ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; green_m[3]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 123        ; 2        ; green_m[2]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; blue_m[1]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 83         ; 2        ; green_m[1]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 91         ; 2        ; red_m[1]                                       ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; red_m[5]                                       ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; V8       ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 172        ; 4        ; GSENSOR_SDI                                    ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 174        ; 4        ; GSENSOR_SDO                                    ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ; 192        ; 4        ; red_m[4]                                       ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 289        ; 5        ; reset_accel                                    ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; V22      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 97         ; 2        ; green_m[0]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 129        ; 3        ; red_m[3]                                       ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y2       ; 131        ; 3        ; red_m[2]                                       ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; buzzer1                                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                         ;
+-------------------------------+-------------------------------------------------------------------------------------+
; Name                          ; vga_pll_25_175:U1|altpll:altpll_component|vga_pll_25_175_altpll:auto_generated|pll1 ;
+-------------------------------+-------------------------------------------------------------------------------------+
; SDC pin name                  ; U1|altpll_component|auto_generated|pll1                                             ;
; PLL mode                      ; Normal                                                                              ;
; Compensate clock              ; clock0                                                                              ;
; Compensated input/output pins ; --                                                                                  ;
; Switchover type               ; --                                                                                  ;
; Input frequency 0             ; 50.0 MHz                                                                            ;
; Input frequency 1             ; --                                                                                  ;
; Nominal PFD frequency         ; 7.1 MHz                                                                             ;
; Nominal VCO frequency         ; 528.6 MHz                                                                           ;
; VCO post scale K counter      ; 2                                                                                   ;
; VCO frequency control         ; Auto                                                                                ;
; VCO phase shift step          ; 236 ps                                                                              ;
; VCO multiply                  ; --                                                                                  ;
; VCO divide                    ; --                                                                                  ;
; Freq min lock                 ; 37.8 MHz                                                                            ;
; Freq max lock                 ; 61.51 MHz                                                                           ;
; M VCO Tap                     ; 0                                                                                   ;
; M Initial                     ; 1                                                                                   ;
; M value                       ; 74                                                                                  ;
; N value                       ; 7                                                                                   ;
; Charge pump current           ; setting 1                                                                           ;
; Loop filter resistance        ; setting 16                                                                          ;
; Loop filter capacitance       ; setting 0                                                                           ;
; Bandwidth                     ; 340 kHz to 540 kHz                                                                  ;
; Bandwidth type                ; Medium                                                                              ;
; Real time reconfigurable      ; Off                                                                                 ;
; Scan chain MIF file           ; --                                                                                  ;
; Preserve PLL counter order    ; Off                                                                                 ;
; PLL location                  ; PLL_1                                                                               ;
; Inclk0 signal                 ; pixel_clk_m                                                                         ;
; Inclk1 signal                 ; --                                                                                  ;
; Inclk0 signal type            ; Dedicated Pin                                                                       ;
; Inclk1 signal type            ; --                                                                                  ;
+-------------------------------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+
; Name                                                                                            ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                   ;
+-------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+
; vga_pll_25_175:U1|altpll:altpll_component|vga_pll_25_175_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 74   ; 147 ; 25.17 MHz        ; 0 (0 ps)    ; 2.14 (236 ps)    ; 50/50      ; C0      ; 21            ; 11/10 Odd  ; --            ; 1       ; 0       ; U1|altpll_component|auto_generated|pll1|clk[0] ;
+-------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+


+----------------------------------------------+
; I/O Assignment Warnings                      ;
+--------------+-------------------------------+
; Pin Name     ; Reason                        ;
+--------------+-------------------------------+
; h_sync_m     ; Incomplete set of assignments ;
; v_sync_m     ; Incomplete set of assignments ;
; red_m[0]     ; Incomplete set of assignments ;
; red_m[1]     ; Incomplete set of assignments ;
; red_m[2]     ; Incomplete set of assignments ;
; red_m[3]     ; Incomplete set of assignments ;
; red_m[4]     ; Incomplete set of assignments ;
; red_m[5]     ; Incomplete set of assignments ;
; red_m[6]     ; Incomplete set of assignments ;
; red_m[7]     ; Incomplete set of assignments ;
; green_m[0]   ; Incomplete set of assignments ;
; green_m[1]   ; Incomplete set of assignments ;
; green_m[2]   ; Incomplete set of assignments ;
; green_m[3]   ; Incomplete set of assignments ;
; green_m[4]   ; Incomplete set of assignments ;
; green_m[5]   ; Incomplete set of assignments ;
; green_m[6]   ; Incomplete set of assignments ;
; green_m[7]   ; Incomplete set of assignments ;
; blue_m[0]    ; Incomplete set of assignments ;
; blue_m[1]    ; Incomplete set of assignments ;
; blue_m[2]    ; Incomplete set of assignments ;
; blue_m[3]    ; Incomplete set of assignments ;
; blue_m[4]    ; Incomplete set of assignments ;
; blue_m[5]    ; Incomplete set of assignments ;
; blue_m[6]    ; Incomplete set of assignments ;
; blue_m[7]    ; Incomplete set of assignments ;
; GSENSOR_CS_N ; Incomplete set of assignments ;
; GSENSOR_SCLK ; Incomplete set of assignments ;
; reset_accel  ; Incomplete set of assignments ;
; pixel_clk_m  ; Incomplete set of assignments ;
; GSENSOR_SDI  ; Incomplete set of assignments ;
; GSENSOR_SDO  ; Incomplete set of assignments ;
; buzzer1      ; Incomplete set of assignments ;
; buzzer2      ; Incomplete set of assignments ;
; reset_n_m    ; Incomplete set of assignments ;
; reset_RNG    ; Incomplete set of assignments ;
; shoot        ; Incomplete set of assignments ;
; pause_toggle ; Incomplete set of assignments ;
; red_m[4]     ; Missing location assignment   ;
; red_m[5]     ; Missing location assignment   ;
; red_m[6]     ; Missing location assignment   ;
; red_m[7]     ; Missing location assignment   ;
; green_m[4]   ; Missing location assignment   ;
; green_m[5]   ; Missing location assignment   ;
; green_m[6]   ; Missing location assignment   ;
; green_m[7]   ; Missing location assignment   ;
; blue_m[4]    ; Missing location assignment   ;
; blue_m[5]    ; Missing location assignment   ;
; blue_m[6]    ; Missing location assignment   ;
; blue_m[7]    ; Missing location assignment   ;
; reset_accel  ; Missing location assignment   ;
; reset_n_m    ; Missing location assignment   ;
; reset_RNG    ; Missing location assignment   ;
+--------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------------------------------------------+---------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+---------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+--------------+
; Compilation Hierarchy Node                        ; Logic Cells   ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs  ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                        ; Entity Name           ; Library Name ;
+---------------------------------------------------+---------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+---------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+--------------+
; |vga_top                                          ; 38960 (1)     ; 2722 (0)                  ; 0 (0)         ; 0           ; 0    ; 1          ; 156          ; 12      ; 72        ; 38   ; 0            ; 36238 (1)     ; 324 (0)           ; 2398 (0)         ; 0          ; |vga_top                                                                                                                                   ; vga_top               ; work         ;
;    |dsdproject:U3|                                ; 38898 (23380) ; 2680 (2222)               ; 0 (0)         ; 0           ; 0    ; 0          ; 156          ; 12      ; 72        ; 0    ; 0            ; 36208 (21128) ; 317 (168)         ; 2373 (2077)      ; 0          ; |vga_top|dsdproject:U3                                                                                                                     ; dsdproject            ; work         ;
;       |ADXL345_controller:U0|                     ; 178 (0)       ; 103 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (0)        ; 16 (0)            ; 87 (0)           ; 0          ; |vga_top|dsdproject:U3|ADXL345_controller:U0                                                                                               ; ADXL345_controller    ; work         ;
;          |gsensor:U0|                             ; 178 (120)     ; 103 (65)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (55)       ; 16 (12)           ; 87 (55)          ; 0          ; |vga_top|dsdproject:U3|ADXL345_controller:U0|gsensor:U0                                                                                    ; gsensor               ; work         ;
;             |spi:u0|                              ; 58 (58)       ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)       ; 4 (4)             ; 34 (34)          ; 0          ; |vga_top|dsdproject:U3|ADXL345_controller:U0|gsensor:U0|spi:u0                                                                             ; spi                   ; work         ;
;       |RNG10:U1|                                  ; 246 (29)      ; 212 (10)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (19)       ; 126 (0)           ; 86 (11)          ; 0          ; |vga_top|dsdproject:U3|RNG10:U1                                                                                                            ; RNG10                 ; work         ;
;          |Clock_Divider:U11|                      ; 48 (48)       ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)       ; 1 (1)             ; 32 (32)          ; 0          ; |vga_top|dsdproject:U3|RNG10:U1|Clock_Divider:U11                                                                                          ; Clock_Divider         ; work         ;
;          |LFSR107:U10|                            ; 66 (66)       ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 60 (60)           ; 6 (6)            ; 0          ; |vga_top|dsdproject:U3|RNG10:U1|LFSR107:U10                                                                                                ; LFSR107               ; work         ;
;          |LFSR13:U4|                              ; 13 (13)       ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 2 (2)             ; 11 (11)          ; 0          ; |vga_top|dsdproject:U3|RNG10:U1|LFSR13:U4                                                                                                  ; LFSR13                ; work         ;
;          |LFSR17:U5|                              ; 4 (4)         ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 4 (4)            ; 0          ; |vga_top|dsdproject:U3|RNG10:U1|LFSR17:U5                                                                                                  ; LFSR17                ; work         ;
;          |LFSR19:U6|                              ; 19 (19)       ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 17 (17)           ; 2 (2)            ; 0          ; |vga_top|dsdproject:U3|RNG10:U1|LFSR19:U6                                                                                                  ; LFSR19                ; work         ;
;          |LFSR31:U7|                              ; 4 (4)         ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 2 (2)             ; 2 (2)            ; 0          ; |vga_top|dsdproject:U3|RNG10:U1|LFSR31:U7                                                                                                  ; LFSR31                ; work         ;
;          |LFSR3:U1|                               ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 2 (2)            ; 0          ; |vga_top|dsdproject:U3|RNG10:U1|LFSR3:U1                                                                                                   ; LFSR3                 ; work         ;
;          |LFSR5:U2|                               ; 3 (3)         ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 1 (1)             ; 2 (2)            ; 0          ; |vga_top|dsdproject:U3|RNG10:U1|LFSR5:U2                                                                                                   ; LFSR5                 ; work         ;
;          |LFSR61:U8|                              ; 17 (17)       ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 15 (15)           ; 2 (2)            ; 0          ; |vga_top|dsdproject:U3|RNG10:U1|LFSR61:U8                                                                                                  ; LFSR61                ; work         ;
;          |LFSR7:U3|                               ; 2 (2)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 2 (2)            ; 0          ; |vga_top|dsdproject:U3|RNG10:U1|LFSR7:U3                                                                                                   ; LFSR7                 ; work         ;
;          |LFSR89:U9|                              ; 39 (39)       ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 28 (28)           ; 11 (11)          ; 0          ; |vga_top|dsdproject:U3|RNG10:U1|LFSR89:U9                                                                                                  ; LFSR89                ; work         ;
;       |buzzer:B0|                                 ; 141 (122)     ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (62)       ; 1 (1)             ; 62 (57)          ; 0          ; |vga_top|dsdproject:U3|buzzer:B0                                                                                                           ; buzzer                ; work         ;
;          |lpm_mult:Mult0|                         ; 21 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)        ; 0 (0)             ; 5 (0)            ; 0          ; |vga_top|dsdproject:U3|buzzer:B0|lpm_mult:Mult0                                                                                            ; lpm_mult              ; work         ;
;             |multcore:mult_core|                  ; 21 (13)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (11)       ; 0 (0)             ; 5 (2)            ; 0          ; |vga_top|dsdproject:U3|buzzer:B0|lpm_mult:Mult0|multcore:mult_core                                                                         ; multcore              ; work         ;
;                |mpar_add:padder|                  ; 8 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)         ; 0 (0)             ; 3 (0)            ; 0          ; |vga_top|dsdproject:U3|buzzer:B0|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                         ; mpar_add              ; work         ;
;                   |lpm_add_sub:adder[0]|          ; 8 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)         ; 0 (0)             ; 3 (0)            ; 0          ; |vga_top|dsdproject:U3|buzzer:B0|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                    ; lpm_add_sub           ; work         ;
;                      |add_sub_crg:auto_generated| ; 8 (8)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)         ; 0 (0)             ; 3 (3)            ; 0          ; |vga_top|dsdproject:U3|buzzer:B0|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_crg:auto_generated         ; add_sub_crg           ; work         ;
;       |controller:MC|                             ; 357 (234)     ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 273 (156)     ; 5 (5)             ; 79 (70)          ; 0          ; |vga_top|dsdproject:U3|controller:MC                                                                                                       ; controller            ; work         ;
;          |lpm_divide:Div0|                        ; 42 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)        ; 0 (0)             ; 6 (0)            ; 0          ; |vga_top|dsdproject:U3|controller:MC|lpm_divide:Div0                                                                                       ; lpm_divide            ; work         ;
;             |lpm_divide_bsl:auto_generated|       ; 42 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)        ; 0 (0)             ; 6 (0)            ; 0          ; |vga_top|dsdproject:U3|controller:MC|lpm_divide:Div0|lpm_divide_bsl:auto_generated                                                         ; lpm_divide_bsl        ; work         ;
;                |sign_div_unsign_dkh:divider|      ; 42 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)        ; 0 (0)             ; 6 (0)            ; 0          ; |vga_top|dsdproject:U3|controller:MC|lpm_divide:Div0|lpm_divide_bsl:auto_generated|sign_div_unsign_dkh:divider                             ; sign_div_unsign_dkh   ; work         ;
;                   |alt_u_div_4fe:divider|         ; 42 (42)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)       ; 0 (0)             ; 6 (6)            ; 0          ; |vga_top|dsdproject:U3|controller:MC|lpm_divide:Div0|lpm_divide_bsl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_4fe:divider       ; alt_u_div_4fe         ; work         ;
;          |lpm_divide:Div1|                        ; 26 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|controller:MC|lpm_divide:Div1                                                                                       ; lpm_divide            ; work         ;
;             |lpm_divide_bsl:auto_generated|       ; 26 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|controller:MC|lpm_divide:Div1|lpm_divide_bsl:auto_generated                                                         ; lpm_divide_bsl        ; work         ;
;                |sign_div_unsign_dkh:divider|      ; 26 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|controller:MC|lpm_divide:Div1|lpm_divide_bsl:auto_generated|sign_div_unsign_dkh:divider                             ; sign_div_unsign_dkh   ; work         ;
;                   |alt_u_div_4fe:divider|         ; 26 (26)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|controller:MC|lpm_divide:Div1|lpm_divide_bsl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_4fe:divider       ; alt_u_div_4fe         ; work         ;
;          |lpm_mult:Mult0|                         ; 29 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)        ; 0 (0)             ; 2 (0)            ; 0          ; |vga_top|dsdproject:U3|controller:MC|lpm_mult:Mult0                                                                                        ; lpm_mult              ; work         ;
;             |multcore:mult_core|                  ; 29 (18)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (16)       ; 0 (0)             ; 2 (2)            ; 0          ; |vga_top|dsdproject:U3|controller:MC|lpm_mult:Mult0|multcore:mult_core                                                                     ; multcore              ; work         ;
;                |mpar_add:padder|                  ; 11 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|controller:MC|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                     ; mpar_add              ; work         ;
;                   |lpm_add_sub:adder[0]|          ; 11 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|controller:MC|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                ; lpm_add_sub           ; work         ;
;                      |add_sub_drg:auto_generated| ; 11 (11)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|controller:MC|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_drg:auto_generated     ; add_sub_drg           ; work         ;
;          |lpm_mult:Mult1|                         ; 29 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |vga_top|dsdproject:U3|controller:MC|lpm_mult:Mult1                                                                                        ; lpm_mult              ; work         ;
;             |multcore:mult_core|                  ; 29 (18)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (17)       ; 0 (0)             ; 1 (1)            ; 0          ; |vga_top|dsdproject:U3|controller:MC|lpm_mult:Mult1|multcore:mult_core                                                                     ; multcore              ; work         ;
;                |mpar_add:padder|                  ; 11 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|controller:MC|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                     ; mpar_add              ; work         ;
;                   |lpm_add_sub:adder[0]|          ; 11 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|controller:MC|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                ; lpm_add_sub           ; work         ;
;                      |add_sub_erg:auto_generated| ; 11 (11)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|controller:MC|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_erg:auto_generated     ; add_sub_erg           ; work         ;
;       |lpm_divide:Div0|                           ; 256 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 256 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div0                                                                                                     ; lpm_divide            ; work         ;
;          |lpm_divide_jbo:auto_generated|          ; 256 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 256 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div0|lpm_divide_jbo:auto_generated                                                                       ; lpm_divide_jbo        ; work         ;
;             |abs_divider_obg:divider|             ; 256 (22)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 256 (22)      ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div0|lpm_divide_jbo:auto_generated|abs_divider_obg:divider                                               ; abs_divider_obg       ; work         ;
;                |alt_u_div_4ie:divider|            ; 219 (219)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 219 (219)     ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div0|lpm_divide_jbo:auto_generated|abs_divider_obg:divider|alt_u_div_4ie:divider                         ; alt_u_div_4ie         ; work         ;
;                |lpm_abs_ab9:my_abs_num|           ; 15 (15)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div0|lpm_divide_jbo:auto_generated|abs_divider_obg:divider|lpm_abs_ab9:my_abs_num                        ; lpm_abs_ab9           ; work         ;
;       |lpm_divide:Div10|                          ; 338 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 337 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div10                                                                                                    ; lpm_divide            ; work         ;
;          |lpm_divide_mbo:auto_generated|          ; 338 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 337 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div10|lpm_divide_mbo:auto_generated                                                                      ; lpm_divide_mbo        ; work         ;
;             |abs_divider_rbg:divider|             ; 338 (32)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 337 (31)      ; 0 (0)             ; 1 (1)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div10|lpm_divide_mbo:auto_generated|abs_divider_rbg:divider                                              ; abs_divider_rbg       ; work         ;
;                |alt_u_div_aie:divider|            ; 285 (285)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 285 (285)     ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div10|lpm_divide_mbo:auto_generated|abs_divider_rbg:divider|alt_u_div_aie:divider                        ; alt_u_div_aie         ; work         ;
;                |lpm_abs_db9:my_abs_num|           ; 21 (21)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div10|lpm_divide_mbo:auto_generated|abs_divider_rbg:divider|lpm_abs_db9:my_abs_num                       ; lpm_abs_db9           ; work         ;
;       |lpm_divide:Div11|                          ; 339 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 338 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div11                                                                                                    ; lpm_divide            ; work         ;
;          |lpm_divide_mbo:auto_generated|          ; 339 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 338 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div11|lpm_divide_mbo:auto_generated                                                                      ; lpm_divide_mbo        ; work         ;
;             |abs_divider_rbg:divider|             ; 339 (32)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 338 (32)      ; 0 (0)             ; 1 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div11|lpm_divide_mbo:auto_generated|abs_divider_rbg:divider                                              ; abs_divider_rbg       ; work         ;
;                |alt_u_div_aie:divider|            ; 285 (285)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 284 (284)     ; 0 (0)             ; 1 (1)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div11|lpm_divide_mbo:auto_generated|abs_divider_rbg:divider|alt_u_div_aie:divider                        ; alt_u_div_aie         ; work         ;
;                |lpm_abs_db9:my_abs_num|           ; 22 (22)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div11|lpm_divide_mbo:auto_generated|abs_divider_rbg:divider|lpm_abs_db9:my_abs_num                       ; lpm_abs_db9           ; work         ;
;       |lpm_divide:Div12|                          ; 303 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 303 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div12                                                                                                    ; lpm_divide            ; work         ;
;          |lpm_divide_mbo:auto_generated|          ; 303 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 303 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div12|lpm_divide_mbo:auto_generated                                                                      ; lpm_divide_mbo        ; work         ;
;             |abs_divider_rbg:divider|             ; 303 (32)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 303 (32)      ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div12|lpm_divide_mbo:auto_generated|abs_divider_rbg:divider                                              ; abs_divider_rbg       ; work         ;
;                |alt_u_div_aie:divider|            ; 249 (249)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 249 (249)     ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div12|lpm_divide_mbo:auto_generated|abs_divider_rbg:divider|alt_u_div_aie:divider                        ; alt_u_div_aie         ; work         ;
;                |lpm_abs_db9:my_abs_num|           ; 22 (22)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div12|lpm_divide_mbo:auto_generated|abs_divider_rbg:divider|lpm_abs_db9:my_abs_num                       ; lpm_abs_db9           ; work         ;
;       |lpm_divide:Div13|                          ; 303 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 302 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div13                                                                                                    ; lpm_divide            ; work         ;
;          |lpm_divide_mbo:auto_generated|          ; 303 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 302 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div13|lpm_divide_mbo:auto_generated                                                                      ; lpm_divide_mbo        ; work         ;
;             |abs_divider_rbg:divider|             ; 303 (32)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 302 (32)      ; 0 (0)             ; 1 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div13|lpm_divide_mbo:auto_generated|abs_divider_rbg:divider                                              ; abs_divider_rbg       ; work         ;
;                |alt_u_div_aie:divider|            ; 249 (249)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 248 (248)     ; 0 (0)             ; 1 (1)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div13|lpm_divide_mbo:auto_generated|abs_divider_rbg:divider|alt_u_div_aie:divider                        ; alt_u_div_aie         ; work         ;
;                |lpm_abs_db9:my_abs_num|           ; 22 (22)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div13|lpm_divide_mbo:auto_generated|abs_divider_rbg:divider|lpm_abs_db9:my_abs_num                       ; lpm_abs_db9           ; work         ;
;       |lpm_divide:Div14|                          ; 303 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 302 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div14                                                                                                    ; lpm_divide            ; work         ;
;          |lpm_divide_mbo:auto_generated|          ; 303 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 302 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div14|lpm_divide_mbo:auto_generated                                                                      ; lpm_divide_mbo        ; work         ;
;             |abs_divider_rbg:divider|             ; 303 (32)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 302 (32)      ; 0 (0)             ; 1 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div14|lpm_divide_mbo:auto_generated|abs_divider_rbg:divider                                              ; abs_divider_rbg       ; work         ;
;                |alt_u_div_aie:divider|            ; 249 (249)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 248 (248)     ; 0 (0)             ; 1 (1)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div14|lpm_divide_mbo:auto_generated|abs_divider_rbg:divider|alt_u_div_aie:divider                        ; alt_u_div_aie         ; work         ;
;                |lpm_abs_db9:my_abs_num|           ; 22 (22)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div14|lpm_divide_mbo:auto_generated|abs_divider_rbg:divider|lpm_abs_db9:my_abs_num                       ; lpm_abs_db9           ; work         ;
;       |lpm_divide:Div15|                          ; 306 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 306 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div15                                                                                                    ; lpm_divide            ; work         ;
;          |lpm_divide_mbo:auto_generated|          ; 306 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 306 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div15|lpm_divide_mbo:auto_generated                                                                      ; lpm_divide_mbo        ; work         ;
;             |abs_divider_rbg:divider|             ; 306 (32)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 306 (32)      ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div15|lpm_divide_mbo:auto_generated|abs_divider_rbg:divider                                              ; abs_divider_rbg       ; work         ;
;                |alt_u_div_aie:divider|            ; 252 (252)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 252 (252)     ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div15|lpm_divide_mbo:auto_generated|abs_divider_rbg:divider|alt_u_div_aie:divider                        ; alt_u_div_aie         ; work         ;
;                |lpm_abs_db9:my_abs_num|           ; 22 (22)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div15|lpm_divide_mbo:auto_generated|abs_divider_rbg:divider|lpm_abs_db9:my_abs_num                       ; lpm_abs_db9           ; work         ;
;       |lpm_divide:Div1|                           ; 256 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 256 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div1                                                                                                     ; lpm_divide            ; work         ;
;          |lpm_divide_jbo:auto_generated|          ; 256 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 256 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div1|lpm_divide_jbo:auto_generated                                                                       ; lpm_divide_jbo        ; work         ;
;             |abs_divider_obg:divider|             ; 256 (22)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 256 (22)      ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div1|lpm_divide_jbo:auto_generated|abs_divider_obg:divider                                               ; abs_divider_obg       ; work         ;
;                |alt_u_div_4ie:divider|            ; 219 (219)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 219 (219)     ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div1|lpm_divide_jbo:auto_generated|abs_divider_obg:divider|alt_u_div_4ie:divider                         ; alt_u_div_4ie         ; work         ;
;                |lpm_abs_ab9:my_abs_num|           ; 15 (15)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div1|lpm_divide_jbo:auto_generated|abs_divider_obg:divider|lpm_abs_ab9:my_abs_num                        ; lpm_abs_ab9           ; work         ;
;       |lpm_divide:Div2|                           ; 256 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 256 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div2                                                                                                     ; lpm_divide            ; work         ;
;          |lpm_divide_jbo:auto_generated|          ; 256 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 256 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div2|lpm_divide_jbo:auto_generated                                                                       ; lpm_divide_jbo        ; work         ;
;             |abs_divider_obg:divider|             ; 256 (22)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 256 (22)      ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div2|lpm_divide_jbo:auto_generated|abs_divider_obg:divider                                               ; abs_divider_obg       ; work         ;
;                |alt_u_div_4ie:divider|            ; 219 (219)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 219 (219)     ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div2|lpm_divide_jbo:auto_generated|abs_divider_obg:divider|alt_u_div_4ie:divider                         ; alt_u_div_4ie         ; work         ;
;                |lpm_abs_ab9:my_abs_num|           ; 15 (15)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div2|lpm_divide_jbo:auto_generated|abs_divider_obg:divider|lpm_abs_ab9:my_abs_num                        ; lpm_abs_ab9           ; work         ;
;       |lpm_divide:Div3|                           ; 237 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 237 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div3                                                                                                     ; lpm_divide            ; work         ;
;          |lpm_divide_jbo:auto_generated|          ; 237 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 237 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div3|lpm_divide_jbo:auto_generated                                                                       ; lpm_divide_jbo        ; work         ;
;             |abs_divider_obg:divider|             ; 237 (22)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 237 (22)      ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div3|lpm_divide_jbo:auto_generated|abs_divider_obg:divider                                               ; abs_divider_obg       ; work         ;
;                |alt_u_div_4ie:divider|            ; 192 (192)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 192 (192)     ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div3|lpm_divide_jbo:auto_generated|abs_divider_obg:divider|alt_u_div_4ie:divider                         ; alt_u_div_4ie         ; work         ;
;                |lpm_abs_ab9:my_abs_num|           ; 23 (23)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div3|lpm_divide_jbo:auto_generated|abs_divider_obg:divider|lpm_abs_ab9:my_abs_num                        ; lpm_abs_ab9           ; work         ;
;       |lpm_divide:Div4|                           ; 303 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 302 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div4                                                                                                     ; lpm_divide            ; work         ;
;          |lpm_divide_mbo:auto_generated|          ; 303 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 302 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div4|lpm_divide_mbo:auto_generated                                                                       ; lpm_divide_mbo        ; work         ;
;             |abs_divider_rbg:divider|             ; 303 (32)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 302 (32)      ; 0 (0)             ; 1 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div4|lpm_divide_mbo:auto_generated|abs_divider_rbg:divider                                               ; abs_divider_rbg       ; work         ;
;                |alt_u_div_aie:divider|            ; 249 (249)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 248 (248)     ; 0 (0)             ; 1 (1)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div4|lpm_divide_mbo:auto_generated|abs_divider_rbg:divider|alt_u_div_aie:divider                         ; alt_u_div_aie         ; work         ;
;                |lpm_abs_db9:my_abs_num|           ; 22 (22)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div4|lpm_divide_mbo:auto_generated|abs_divider_rbg:divider|lpm_abs_db9:my_abs_num                        ; lpm_abs_db9           ; work         ;
;       |lpm_divide:Div5|                           ; 303 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 301 (0)       ; 0 (0)             ; 2 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div5                                                                                                     ; lpm_divide            ; work         ;
;          |lpm_divide_mbo:auto_generated|          ; 303 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 301 (0)       ; 0 (0)             ; 2 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div5|lpm_divide_mbo:auto_generated                                                                       ; lpm_divide_mbo        ; work         ;
;             |abs_divider_rbg:divider|             ; 303 (32)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 301 (30)      ; 0 (0)             ; 2 (2)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div5|lpm_divide_mbo:auto_generated|abs_divider_rbg:divider                                               ; abs_divider_rbg       ; work         ;
;                |alt_u_div_aie:divider|            ; 249 (249)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 249 (249)     ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div5|lpm_divide_mbo:auto_generated|abs_divider_rbg:divider|alt_u_div_aie:divider                         ; alt_u_div_aie         ; work         ;
;                |lpm_abs_db9:my_abs_num|           ; 22 (22)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div5|lpm_divide_mbo:auto_generated|abs_divider_rbg:divider|lpm_abs_db9:my_abs_num                        ; lpm_abs_db9           ; work         ;
;       |lpm_divide:Div6|                           ; 303 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 303 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div6                                                                                                     ; lpm_divide            ; work         ;
;          |lpm_divide_mbo:auto_generated|          ; 303 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 303 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div6|lpm_divide_mbo:auto_generated                                                                       ; lpm_divide_mbo        ; work         ;
;             |abs_divider_rbg:divider|             ; 303 (32)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 303 (32)      ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div6|lpm_divide_mbo:auto_generated|abs_divider_rbg:divider                                               ; abs_divider_rbg       ; work         ;
;                |alt_u_div_aie:divider|            ; 249 (249)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 249 (249)     ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div6|lpm_divide_mbo:auto_generated|abs_divider_rbg:divider|alt_u_div_aie:divider                         ; alt_u_div_aie         ; work         ;
;                |lpm_abs_db9:my_abs_num|           ; 22 (22)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div6|lpm_divide_mbo:auto_generated|abs_divider_rbg:divider|lpm_abs_db9:my_abs_num                        ; lpm_abs_db9           ; work         ;
;       |lpm_divide:Div7|                           ; 313 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 313 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div7                                                                                                     ; lpm_divide            ; work         ;
;          |lpm_divide_mbo:auto_generated|          ; 313 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 313 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div7|lpm_divide_mbo:auto_generated                                                                       ; lpm_divide_mbo        ; work         ;
;             |abs_divider_rbg:divider|             ; 313 (32)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 313 (32)      ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div7|lpm_divide_mbo:auto_generated|abs_divider_rbg:divider                                               ; abs_divider_rbg       ; work         ;
;                |alt_u_div_aie:divider|            ; 258 (258)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 258 (258)     ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div7|lpm_divide_mbo:auto_generated|abs_divider_rbg:divider|alt_u_div_aie:divider                         ; alt_u_div_aie         ; work         ;
;                |lpm_abs_db9:my_abs_num|           ; 23 (23)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div7|lpm_divide_mbo:auto_generated|abs_divider_rbg:divider|lpm_abs_db9:my_abs_num                        ; lpm_abs_db9           ; work         ;
;       |lpm_divide:Div8|                           ; 316 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 316 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div8                                                                                                     ; lpm_divide            ; work         ;
;          |lpm_divide_mbo:auto_generated|          ; 316 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 316 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div8|lpm_divide_mbo:auto_generated                                                                       ; lpm_divide_mbo        ; work         ;
;             |abs_divider_rbg:divider|             ; 316 (32)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 316 (32)      ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div8|lpm_divide_mbo:auto_generated|abs_divider_rbg:divider                                               ; abs_divider_rbg       ; work         ;
;                |alt_u_div_aie:divider|            ; 261 (261)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 261 (261)     ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div8|lpm_divide_mbo:auto_generated|abs_divider_rbg:divider|alt_u_div_aie:divider                         ; alt_u_div_aie         ; work         ;
;                |lpm_abs_db9:my_abs_num|           ; 23 (23)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div8|lpm_divide_mbo:auto_generated|abs_divider_rbg:divider|lpm_abs_db9:my_abs_num                        ; lpm_abs_db9           ; work         ;
;       |lpm_divide:Div9|                           ; 303 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 300 (0)       ; 0 (0)             ; 3 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div9                                                                                                     ; lpm_divide            ; work         ;
;          |lpm_divide_mbo:auto_generated|          ; 303 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 300 (0)       ; 0 (0)             ; 3 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div9|lpm_divide_mbo:auto_generated                                                                       ; lpm_divide_mbo        ; work         ;
;             |abs_divider_rbg:divider|             ; 303 (32)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 300 (32)      ; 0 (0)             ; 3 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div9|lpm_divide_mbo:auto_generated|abs_divider_rbg:divider                                               ; abs_divider_rbg       ; work         ;
;                |alt_u_div_aie:divider|            ; 249 (249)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 246 (246)     ; 0 (0)             ; 3 (3)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div9|lpm_divide_mbo:auto_generated|abs_divider_rbg:divider|alt_u_div_aie:divider                         ; alt_u_div_aie         ; work         ;
;                |lpm_abs_db9:my_abs_num|           ; 22 (22)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Div9|lpm_divide_mbo:auto_generated|abs_divider_rbg:divider|lpm_abs_db9:my_abs_num                        ; lpm_abs_db9           ; work         ;
;       |lpm_divide:Mod0|                           ; 1562 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1562 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod0                                                                                                     ; lpm_divide            ; work         ;
;          |lpm_divide_bnl:auto_generated|          ; 1562 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1562 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod0|lpm_divide_bnl:auto_generated                                                                       ; lpm_divide_bnl        ; work         ;
;             |sign_div_unsign_anh:divider|         ; 1562 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1562 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod0|lpm_divide_bnl:auto_generated|sign_div_unsign_anh:divider                                           ; sign_div_unsign_anh   ; work         ;
;                |alt_u_div_vke:divider|            ; 1562 (1562)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1562 (1562)   ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod0|lpm_divide_bnl:auto_generated|sign_div_unsign_anh:divider|alt_u_div_vke:divider                     ; alt_u_div_vke         ; work         ;
;       |lpm_divide:Mod10|                          ; 97 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod10                                                                                                    ; lpm_divide            ; work         ;
;          |lpm_divide_8nl:auto_generated|          ; 97 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod10|lpm_divide_8nl:auto_generated                                                                      ; lpm_divide_8nl        ; work         ;
;             |sign_div_unsign_7nh:divider|         ; 97 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod10|lpm_divide_8nl:auto_generated|sign_div_unsign_7nh:divider                                          ; sign_div_unsign_7nh   ; work         ;
;                |alt_u_div_oke:divider|            ; 97 (97)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (97)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod10|lpm_divide_8nl:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_oke:divider                    ; alt_u_div_oke         ; work         ;
;       |lpm_divide:Mod11|                          ; 67 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod11                                                                                                    ; lpm_divide            ; work         ;
;          |lpm_divide_6nl:auto_generated|          ; 67 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod11|lpm_divide_6nl:auto_generated                                                                      ; lpm_divide_6nl        ; work         ;
;             |sign_div_unsign_5nh:divider|         ; 67 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod11|lpm_divide_6nl:auto_generated|sign_div_unsign_5nh:divider                                          ; sign_div_unsign_5nh   ; work         ;
;                |alt_u_div_kke:divider|            ; 67 (67)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (67)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod11|lpm_divide_6nl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_kke:divider                    ; alt_u_div_kke         ; work         ;
;       |lpm_divide:Mod12|                          ; 130 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod12                                                                                                    ; lpm_divide            ; work         ;
;          |lpm_divide_anl:auto_generated|          ; 130 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod12|lpm_divide_anl:auto_generated                                                                      ; lpm_divide_anl        ; work         ;
;             |sign_div_unsign_9nh:divider|         ; 130 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod12|lpm_divide_anl:auto_generated|sign_div_unsign_9nh:divider                                          ; sign_div_unsign_9nh   ; work         ;
;                |alt_u_div_tke:divider|            ; 130 (130)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (130)     ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod12|lpm_divide_anl:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_tke:divider                    ; alt_u_div_tke         ; work         ;
;       |lpm_divide:Mod13|                          ; 97 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod13                                                                                                    ; lpm_divide            ; work         ;
;          |lpm_divide_8nl:auto_generated|          ; 97 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod13|lpm_divide_8nl:auto_generated                                                                      ; lpm_divide_8nl        ; work         ;
;             |sign_div_unsign_7nh:divider|         ; 97 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod13|lpm_divide_8nl:auto_generated|sign_div_unsign_7nh:divider                                          ; sign_div_unsign_7nh   ; work         ;
;                |alt_u_div_oke:divider|            ; 97 (97)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (97)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod13|lpm_divide_8nl:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_oke:divider                    ; alt_u_div_oke         ; work         ;
;       |lpm_divide:Mod14|                          ; 67 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod14                                                                                                    ; lpm_divide            ; work         ;
;          |lpm_divide_6nl:auto_generated|          ; 67 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod14|lpm_divide_6nl:auto_generated                                                                      ; lpm_divide_6nl        ; work         ;
;             |sign_div_unsign_5nh:divider|         ; 67 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod14|lpm_divide_6nl:auto_generated|sign_div_unsign_5nh:divider                                          ; sign_div_unsign_5nh   ; work         ;
;                |alt_u_div_kke:divider|            ; 67 (67)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (67)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod14|lpm_divide_6nl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_kke:divider                    ; alt_u_div_kke         ; work         ;
;       |lpm_divide:Mod1|                           ; 1583 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1583 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod1                                                                                                     ; lpm_divide            ; work         ;
;          |lpm_divide_bnl:auto_generated|          ; 1583 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1583 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod1|lpm_divide_bnl:auto_generated                                                                       ; lpm_divide_bnl        ; work         ;
;             |sign_div_unsign_anh:divider|         ; 1583 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1583 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod1|lpm_divide_bnl:auto_generated|sign_div_unsign_anh:divider                                           ; sign_div_unsign_anh   ; work         ;
;                |alt_u_div_vke:divider|            ; 1583 (1583)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1583 (1583)   ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod1|lpm_divide_bnl:auto_generated|sign_div_unsign_anh:divider|alt_u_div_vke:divider                     ; alt_u_div_vke         ; work         ;
;       |lpm_divide:Mod2|                           ; 1486 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1480 (0)      ; 0 (0)             ; 6 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod2                                                                                                     ; lpm_divide            ; work         ;
;          |lpm_divide_bnl:auto_generated|          ; 1486 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1480 (0)      ; 0 (0)             ; 6 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod2|lpm_divide_bnl:auto_generated                                                                       ; lpm_divide_bnl        ; work         ;
;             |sign_div_unsign_anh:divider|         ; 1486 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1480 (0)      ; 0 (0)             ; 6 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod2|lpm_divide_bnl:auto_generated|sign_div_unsign_anh:divider                                           ; sign_div_unsign_anh   ; work         ;
;                |alt_u_div_vke:divider|            ; 1486 (1486)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1480 (1480)   ; 0 (0)             ; 6 (6)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod2|lpm_divide_bnl:auto_generated|sign_div_unsign_anh:divider|alt_u_div_vke:divider                     ; alt_u_div_vke         ; work         ;
;       |lpm_divide:Mod3|                           ; 130 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod3                                                                                                     ; lpm_divide            ; work         ;
;          |lpm_divide_anl:auto_generated|          ; 130 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod3|lpm_divide_anl:auto_generated                                                                       ; lpm_divide_anl        ; work         ;
;             |sign_div_unsign_9nh:divider|         ; 130 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod3|lpm_divide_anl:auto_generated|sign_div_unsign_9nh:divider                                           ; sign_div_unsign_9nh   ; work         ;
;                |alt_u_div_tke:divider|            ; 130 (130)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (130)     ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod3|lpm_divide_anl:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_tke:divider                     ; alt_u_div_tke         ; work         ;
;       |lpm_divide:Mod4|                           ; 97 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod4                                                                                                     ; lpm_divide            ; work         ;
;          |lpm_divide_8nl:auto_generated|          ; 97 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod4|lpm_divide_8nl:auto_generated                                                                       ; lpm_divide_8nl        ; work         ;
;             |sign_div_unsign_7nh:divider|         ; 97 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod4|lpm_divide_8nl:auto_generated|sign_div_unsign_7nh:divider                                           ; sign_div_unsign_7nh   ; work         ;
;                |alt_u_div_oke:divider|            ; 97 (97)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (97)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod4|lpm_divide_8nl:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_oke:divider                     ; alt_u_div_oke         ; work         ;
;       |lpm_divide:Mod5|                           ; 67 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod5                                                                                                     ; lpm_divide            ; work         ;
;          |lpm_divide_6nl:auto_generated|          ; 67 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod5|lpm_divide_6nl:auto_generated                                                                       ; lpm_divide_6nl        ; work         ;
;             |sign_div_unsign_5nh:divider|         ; 67 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod5|lpm_divide_6nl:auto_generated|sign_div_unsign_5nh:divider                                           ; sign_div_unsign_5nh   ; work         ;
;                |alt_u_div_kke:divider|            ; 67 (67)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)       ; 0 (0)             ; 1 (1)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod5|lpm_divide_6nl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_kke:divider                     ; alt_u_div_kke         ; work         ;
;       |lpm_divide:Mod6|                           ; 130 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod6                                                                                                     ; lpm_divide            ; work         ;
;          |lpm_divide_anl:auto_generated|          ; 130 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod6|lpm_divide_anl:auto_generated                                                                       ; lpm_divide_anl        ; work         ;
;             |sign_div_unsign_9nh:divider|         ; 130 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod6|lpm_divide_anl:auto_generated|sign_div_unsign_9nh:divider                                           ; sign_div_unsign_9nh   ; work         ;
;                |alt_u_div_tke:divider|            ; 130 (130)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (130)     ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod6|lpm_divide_anl:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_tke:divider                     ; alt_u_div_tke         ; work         ;
;       |lpm_divide:Mod7|                           ; 97 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod7                                                                                                     ; lpm_divide            ; work         ;
;          |lpm_divide_8nl:auto_generated|          ; 97 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod7|lpm_divide_8nl:auto_generated                                                                       ; lpm_divide_8nl        ; work         ;
;             |sign_div_unsign_7nh:divider|         ; 97 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod7|lpm_divide_8nl:auto_generated|sign_div_unsign_7nh:divider                                           ; sign_div_unsign_7nh   ; work         ;
;                |alt_u_div_oke:divider|            ; 97 (97)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (96)       ; 0 (0)             ; 1 (1)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod7|lpm_divide_8nl:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_oke:divider                     ; alt_u_div_oke         ; work         ;
;       |lpm_divide:Mod8|                           ; 67 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod8                                                                                                     ; lpm_divide            ; work         ;
;          |lpm_divide_6nl:auto_generated|          ; 67 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod8|lpm_divide_6nl:auto_generated                                                                       ; lpm_divide_6nl        ; work         ;
;             |sign_div_unsign_5nh:divider|         ; 67 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod8|lpm_divide_6nl:auto_generated|sign_div_unsign_5nh:divider                                           ; sign_div_unsign_5nh   ; work         ;
;                |alt_u_div_kke:divider|            ; 67 (67)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (67)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod8|lpm_divide_6nl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_kke:divider                     ; alt_u_div_kke         ; work         ;
;       |lpm_divide:Mod9|                           ; 130 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod9                                                                                                     ; lpm_divide            ; work         ;
;          |lpm_divide_anl:auto_generated|          ; 130 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod9|lpm_divide_anl:auto_generated                                                                       ; lpm_divide_anl        ; work         ;
;             |sign_div_unsign_9nh:divider|         ; 130 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod9|lpm_divide_anl:auto_generated|sign_div_unsign_9nh:divider                                           ; sign_div_unsign_9nh   ; work         ;
;                |alt_u_div_tke:divider|            ; 130 (130)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (130)     ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_divide:Mod9|lpm_divide_anl:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_tke:divider                     ; alt_u_div_tke         ; work         ;
;       |lpm_mult:Mult0|                            ; 28 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult0                                                                                                      ; lpm_mult              ; work         ;
;          |mult_qgs:auto_generated|                ; 28 (28)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult0|mult_qgs:auto_generated                                                                              ; mult_qgs              ; work         ;
;       |lpm_mult:Mult10|                           ; 28 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult10                                                                                                     ; lpm_mult              ; work         ;
;          |mult_qgs:auto_generated|                ; 28 (28)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult10|mult_qgs:auto_generated                                                                             ; mult_qgs              ; work         ;
;       |lpm_mult:Mult11|                           ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult11                                                                                                     ; lpm_mult              ; work         ;
;          |mult_oks:auto_generated|                ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult11|mult_oks:auto_generated                                                                             ; mult_oks              ; work         ;
;       |lpm_mult:Mult12|                           ; 28 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult12                                                                                                     ; lpm_mult              ; work         ;
;          |mult_qgs:auto_generated|                ; 28 (28)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult12|mult_qgs:auto_generated                                                                             ; mult_qgs              ; work         ;
;       |lpm_mult:Mult13|                           ; 28 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult13                                                                                                     ; lpm_mult              ; work         ;
;          |mult_qgs:auto_generated|                ; 28 (28)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult13|mult_qgs:auto_generated                                                                             ; mult_qgs              ; work         ;
;       |lpm_mult:Mult14|                           ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult14                                                                                                     ; lpm_mult              ; work         ;
;          |mult_oks:auto_generated|                ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult14|mult_oks:auto_generated                                                                             ; mult_oks              ; work         ;
;       |lpm_mult:Mult15|                           ; 28 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult15                                                                                                     ; lpm_mult              ; work         ;
;          |mult_qgs:auto_generated|                ; 28 (28)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult15|mult_qgs:auto_generated                                                                             ; mult_qgs              ; work         ;
;       |lpm_mult:Mult16|                           ; 28 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult16                                                                                                     ; lpm_mult              ; work         ;
;          |mult_qgs:auto_generated|                ; 28 (28)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult16|mult_qgs:auto_generated                                                                             ; mult_qgs              ; work         ;
;       |lpm_mult:Mult17|                           ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult17                                                                                                     ; lpm_mult              ; work         ;
;          |mult_oks:auto_generated|                ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult17|mult_oks:auto_generated                                                                             ; mult_oks              ; work         ;
;       |lpm_mult:Mult18|                           ; 28 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult18                                                                                                     ; lpm_mult              ; work         ;
;          |mult_qgs:auto_generated|                ; 28 (28)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult18|mult_qgs:auto_generated                                                                             ; mult_qgs              ; work         ;
;       |lpm_mult:Mult19|                           ; 28 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult19                                                                                                     ; lpm_mult              ; work         ;
;          |mult_qgs:auto_generated|                ; 28 (28)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult19|mult_qgs:auto_generated                                                                             ; mult_qgs              ; work         ;
;       |lpm_mult:Mult1|                            ; 28 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult1                                                                                                      ; lpm_mult              ; work         ;
;          |mult_qgs:auto_generated|                ; 28 (28)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult1|mult_qgs:auto_generated                                                                              ; mult_qgs              ; work         ;
;       |lpm_mult:Mult20|                           ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult20                                                                                                     ; lpm_mult              ; work         ;
;          |mult_oks:auto_generated|                ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult20|mult_oks:auto_generated                                                                             ; mult_oks              ; work         ;
;       |lpm_mult:Mult21|                           ; 28 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult21                                                                                                     ; lpm_mult              ; work         ;
;          |mult_qgs:auto_generated|                ; 28 (28)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult21|mult_qgs:auto_generated                                                                             ; mult_qgs              ; work         ;
;       |lpm_mult:Mult22|                           ; 28 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult22                                                                                                     ; lpm_mult              ; work         ;
;          |mult_qgs:auto_generated|                ; 28 (28)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult22|mult_qgs:auto_generated                                                                             ; mult_qgs              ; work         ;
;       |lpm_mult:Mult23|                           ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult23                                                                                                     ; lpm_mult              ; work         ;
;          |mult_oks:auto_generated|                ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult23|mult_oks:auto_generated                                                                             ; mult_oks              ; work         ;
;       |lpm_mult:Mult24|                           ; 28 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult24                                                                                                     ; lpm_mult              ; work         ;
;          |mult_qgs:auto_generated|                ; 28 (28)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult24|mult_qgs:auto_generated                                                                             ; mult_qgs              ; work         ;
;       |lpm_mult:Mult25|                           ; 28 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult25                                                                                                     ; lpm_mult              ; work         ;
;          |mult_qgs:auto_generated|                ; 28 (28)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult25|mult_qgs:auto_generated                                                                             ; mult_qgs              ; work         ;
;       |lpm_mult:Mult26|                           ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult26                                                                                                     ; lpm_mult              ; work         ;
;          |mult_oks:auto_generated|                ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult26|mult_oks:auto_generated                                                                             ; mult_oks              ; work         ;
;       |lpm_mult:Mult27|                           ; 28 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult27                                                                                                     ; lpm_mult              ; work         ;
;          |mult_qgs:auto_generated|                ; 28 (28)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult27|mult_qgs:auto_generated                                                                             ; mult_qgs              ; work         ;
;       |lpm_mult:Mult28|                           ; 28 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult28                                                                                                     ; lpm_mult              ; work         ;
;          |mult_qgs:auto_generated|                ; 28 (28)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult28|mult_qgs:auto_generated                                                                             ; mult_qgs              ; work         ;
;       |lpm_mult:Mult29|                           ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult29                                                                                                     ; lpm_mult              ; work         ;
;          |mult_oks:auto_generated|                ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult29|mult_oks:auto_generated                                                                             ; mult_oks              ; work         ;
;       |lpm_mult:Mult2|                            ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult2                                                                                                      ; lpm_mult              ; work         ;
;          |mult_oks:auto_generated|                ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult2|mult_oks:auto_generated                                                                              ; mult_oks              ; work         ;
;       |lpm_mult:Mult30|                           ; 28 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult30                                                                                                     ; lpm_mult              ; work         ;
;          |mult_qgs:auto_generated|                ; 28 (28)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult30|mult_qgs:auto_generated                                                                             ; mult_qgs              ; work         ;
;       |lpm_mult:Mult31|                           ; 28 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult31                                                                                                     ; lpm_mult              ; work         ;
;          |mult_qgs:auto_generated|                ; 28 (28)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult31|mult_qgs:auto_generated                                                                             ; mult_qgs              ; work         ;
;       |lpm_mult:Mult32|                           ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult32                                                                                                     ; lpm_mult              ; work         ;
;          |mult_oks:auto_generated|                ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult32|mult_oks:auto_generated                                                                             ; mult_oks              ; work         ;
;       |lpm_mult:Mult33|                           ; 28 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult33                                                                                                     ; lpm_mult              ; work         ;
;          |mult_qgs:auto_generated|                ; 28 (28)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult33|mult_qgs:auto_generated                                                                             ; mult_qgs              ; work         ;
;       |lpm_mult:Mult34|                           ; 28 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult34                                                                                                     ; lpm_mult              ; work         ;
;          |mult_qgs:auto_generated|                ; 28 (28)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult34|mult_qgs:auto_generated                                                                             ; mult_qgs              ; work         ;
;       |lpm_mult:Mult35|                           ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult35                                                                                                     ; lpm_mult              ; work         ;
;          |mult_oks:auto_generated|                ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult35|mult_oks:auto_generated                                                                             ; mult_oks              ; work         ;
;       |lpm_mult:Mult3|                            ; 28 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult3                                                                                                      ; lpm_mult              ; work         ;
;          |mult_qgs:auto_generated|                ; 28 (28)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult3|mult_qgs:auto_generated                                                                              ; mult_qgs              ; work         ;
;       |lpm_mult:Mult40|                           ; 22 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)        ; 0 (0)             ; 2 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult40                                                                                                     ; lpm_mult              ; work         ;
;          |multcore:mult_core|                     ; 22 (8)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (6)        ; 0 (0)             ; 2 (2)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult40|multcore:mult_core                                                                                  ; multcore              ; work         ;
;             |mpar_add:padder|                     ; 14 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult40|multcore:mult_core|mpar_add:padder                                                                  ; mpar_add              ; work         ;
;                |lpm_add_sub:adder[0]|             ; 14 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult40|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                             ; lpm_add_sub           ; work         ;
;                   |add_sub_brg:auto_generated|    ; 14 (14)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult40|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_brg:auto_generated                  ; add_sub_brg           ; work         ;
;       |lpm_mult:Mult41|                           ; 22 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult41                                                                                                     ; lpm_mult              ; work         ;
;          |multcore:mult_core|                     ; 22 (8)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (8)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult41|multcore:mult_core                                                                                  ; multcore              ; work         ;
;             |mpar_add:padder|                     ; 14 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult41|multcore:mult_core|mpar_add:padder                                                                  ; mpar_add              ; work         ;
;                |lpm_add_sub:adder[0]|             ; 14 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult41|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                             ; lpm_add_sub           ; work         ;
;                   |add_sub_brg:auto_generated|    ; 14 (14)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult41|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_brg:auto_generated                  ; add_sub_brg           ; work         ;
;       |lpm_mult:Mult42|                           ; 25 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult42                                                                                                     ; lpm_mult              ; work         ;
;          |multcore:mult_core|                     ; 25 (10)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (10)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult42|multcore:mult_core                                                                                  ; multcore              ; work         ;
;             |mpar_add:padder|                     ; 15 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult42|multcore:mult_core|mpar_add:padder                                                                  ; mpar_add              ; work         ;
;                |lpm_add_sub:adder[0]|             ; 15 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult42|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                             ; lpm_add_sub           ; work         ;
;                   |add_sub_brg:auto_generated|    ; 15 (15)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult42|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_brg:auto_generated                  ; add_sub_brg           ; work         ;
;       |lpm_mult:Mult43|                           ; 22 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult43                                                                                                     ; lpm_mult              ; work         ;
;          |multcore:mult_core|                     ; 22 (8)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (8)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult43|multcore:mult_core                                                                                  ; multcore              ; work         ;
;             |mpar_add:padder|                     ; 14 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult43|multcore:mult_core|mpar_add:padder                                                                  ; mpar_add              ; work         ;
;                |lpm_add_sub:adder[0]|             ; 14 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult43|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                             ; lpm_add_sub           ; work         ;
;                   |add_sub_brg:auto_generated|    ; 14 (14)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult43|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_brg:auto_generated                  ; add_sub_brg           ; work         ;
;       |lpm_mult:Mult44|                           ; 26 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult44                                                                                                     ; lpm_mult              ; work         ;
;          |multcore:mult_core|                     ; 26 (11)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (11)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult44|multcore:mult_core                                                                                  ; multcore              ; work         ;
;             |mpar_add:padder|                     ; 15 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult44|multcore:mult_core|mpar_add:padder                                                                  ; mpar_add              ; work         ;
;                |lpm_add_sub:adder[0]|             ; 15 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult44|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                             ; lpm_add_sub           ; work         ;
;                   |add_sub_brg:auto_generated|    ; 15 (15)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult44|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_brg:auto_generated                  ; add_sub_brg           ; work         ;
;       |lpm_mult:Mult45|                           ; 23 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult45                                                                                                     ; lpm_mult              ; work         ;
;          |multcore:mult_core|                     ; 23 (9)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (9)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult45|multcore:mult_core                                                                                  ; multcore              ; work         ;
;             |mpar_add:padder|                     ; 14 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult45|multcore:mult_core|mpar_add:padder                                                                  ; mpar_add              ; work         ;
;                |lpm_add_sub:adder[0]|             ; 14 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult45|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                             ; lpm_add_sub           ; work         ;
;                   |add_sub_brg:auto_generated|    ; 14 (14)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult45|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_brg:auto_generated                  ; add_sub_brg           ; work         ;
;       |lpm_mult:Mult46|                           ; 23 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult46                                                                                                     ; lpm_mult              ; work         ;
;          |multcore:mult_core|                     ; 23 (9)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (9)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult46|multcore:mult_core                                                                                  ; multcore              ; work         ;
;             |mpar_add:padder|                     ; 14 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult46|multcore:mult_core|mpar_add:padder                                                                  ; mpar_add              ; work         ;
;                |lpm_add_sub:adder[0]|             ; 14 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult46|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                             ; lpm_add_sub           ; work         ;
;                   |add_sub_brg:auto_generated|    ; 14 (14)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult46|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_brg:auto_generated                  ; add_sub_brg           ; work         ;
;       |lpm_mult:Mult47|                           ; 23 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult47                                                                                                     ; lpm_mult              ; work         ;
;          |multcore:mult_core|                     ; 23 (9)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (9)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult47|multcore:mult_core                                                                                  ; multcore              ; work         ;
;             |mpar_add:padder|                     ; 14 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult47|multcore:mult_core|mpar_add:padder                                                                  ; mpar_add              ; work         ;
;                |lpm_add_sub:adder[0]|             ; 14 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult47|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                             ; lpm_add_sub           ; work         ;
;                   |add_sub_brg:auto_generated|    ; 14 (14)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult47|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_brg:auto_generated                  ; add_sub_brg           ; work         ;
;       |lpm_mult:Mult4|                            ; 28 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult4                                                                                                      ; lpm_mult              ; work         ;
;          |mult_qgs:auto_generated|                ; 28 (28)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult4|mult_qgs:auto_generated                                                                              ; mult_qgs              ; work         ;
;       |lpm_mult:Mult5|                            ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult5                                                                                                      ; lpm_mult              ; work         ;
;          |mult_oks:auto_generated|                ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult5|mult_oks:auto_generated                                                                              ; mult_oks              ; work         ;
;       |lpm_mult:Mult6|                            ; 28 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult6                                                                                                      ; lpm_mult              ; work         ;
;          |mult_qgs:auto_generated|                ; 28 (28)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult6|mult_qgs:auto_generated                                                                              ; mult_qgs              ; work         ;
;       |lpm_mult:Mult7|                            ; 28 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult7                                                                                                      ; lpm_mult              ; work         ;
;          |mult_qgs:auto_generated|                ; 28 (28)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult7|mult_qgs:auto_generated                                                                              ; mult_qgs              ; work         ;
;       |lpm_mult:Mult8|                            ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult8                                                                                                      ; lpm_mult              ; work         ;
;          |mult_oks:auto_generated|                ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult8|mult_oks:auto_generated                                                                              ; mult_oks              ; work         ;
;       |lpm_mult:Mult9|                            ; 28 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult9                                                                                                      ; lpm_mult              ; work         ;
;          |mult_qgs:auto_generated|                ; 28 (28)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|lpm_mult:Mult9|mult_qgs:auto_generated                                                                              ; mult_qgs              ; work         ;
;       |pause:PC|                                  ; 7 (7)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)         ; 1 (1)             ; 2 (2)            ; 0          ; |vga_top|dsdproject:U3|pause:PC                                                                                                            ; pause                 ; work         ;
;       |scoreboard:\SC:0:SC|                       ; 168 (13)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 168 (13)      ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:0:SC                                                                                                 ; scoreboard            ; work         ;
;          |lpm_divide:Div0|                        ; 142 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 142 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:0:SC|lpm_divide:Div0                                                                                 ; lpm_divide            ; work         ;
;             |lpm_divide_7vl:auto_generated|       ; 142 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 142 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:0:SC|lpm_divide:Div0|lpm_divide_7vl:auto_generated                                                   ; lpm_divide_7vl        ; work         ;
;                |sign_div_unsign_cnh:divider|      ; 142 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 142 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:0:SC|lpm_divide:Div0|lpm_divide_7vl:auto_generated|sign_div_unsign_cnh:divider                       ; sign_div_unsign_cnh   ; work         ;
;                   |alt_u_div_1le:divider|         ; 142 (142)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 142 (142)     ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:0:SC|lpm_divide:Div0|lpm_divide_7vl:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_1le:divider ; alt_u_div_1le         ; work         ;
;          |lpm_divide:Mod0|                        ; 13 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:0:SC|lpm_divide:Mod0                                                                                 ; lpm_divide            ; work         ;
;             |lpm_divide_4nl:auto_generated|       ; 13 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:0:SC|lpm_divide:Mod0|lpm_divide_4nl:auto_generated                                                   ; lpm_divide_4nl        ; work         ;
;                |sign_div_unsign_3nh:divider|      ; 13 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:0:SC|lpm_divide:Mod0|lpm_divide_4nl:auto_generated|sign_div_unsign_3nh:divider                       ; sign_div_unsign_3nh   ; work         ;
;                   |alt_u_div_gke:divider|         ; 13 (13)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:0:SC|lpm_divide:Mod0|lpm_divide_4nl:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_gke:divider ; alt_u_div_gke         ; work         ;
;       |scoreboard:\SC:1:SC|                       ; 364 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 364 (2)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:1:SC                                                                                                 ; scoreboard            ; work         ;
;          |lpm_divide:Div1|                        ; 251 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 251 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:1:SC|lpm_divide:Div1                                                                                 ; lpm_divide            ; work         ;
;             |lpm_divide_4vl:auto_generated|       ; 251 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 251 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:1:SC|lpm_divide:Div1|lpm_divide_4vl:auto_generated                                                   ; lpm_divide_4vl        ; work         ;
;                |sign_div_unsign_6nh:divider|      ; 251 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 251 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:1:SC|lpm_divide:Div1|lpm_divide_4vl:auto_generated|sign_div_unsign_6nh:divider                       ; sign_div_unsign_6nh   ; work         ;
;                   |alt_u_div_nke:divider|         ; 251 (251)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 251 (251)     ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:1:SC|lpm_divide:Div1|lpm_divide_4vl:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_nke:divider ; alt_u_div_nke         ; work         ;
;          |lpm_divide:Mod1|                        ; 111 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 111 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:1:SC|lpm_divide:Mod1                                                                                 ; lpm_divide            ; work         ;
;             |lpm_divide_4nl:auto_generated|       ; 111 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 111 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:1:SC|lpm_divide:Mod1|lpm_divide_4nl:auto_generated                                                   ; lpm_divide_4nl        ; work         ;
;                |sign_div_unsign_3nh:divider|      ; 111 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 111 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:1:SC|lpm_divide:Mod1|lpm_divide_4nl:auto_generated|sign_div_unsign_3nh:divider                       ; sign_div_unsign_3nh   ; work         ;
;                   |alt_u_div_gke:divider|         ; 111 (111)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 111 (111)     ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:1:SC|lpm_divide:Mod1|lpm_divide_4nl:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_gke:divider ; alt_u_div_gke         ; work         ;
;       |scoreboard:\SC:2:SC|                       ; 635 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 635 (2)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:2:SC                                                                                                 ; scoreboard            ; work         ;
;          |lpm_divide:Div2|                        ; 309 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 309 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:2:SC|lpm_divide:Div2                                                                                 ; lpm_divide            ; work         ;
;             |lpm_divide_0vl:auto_generated|       ; 309 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 309 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:2:SC|lpm_divide:Div2|lpm_divide_0vl:auto_generated                                                   ; lpm_divide_0vl        ; work         ;
;                |sign_div_unsign_2nh:divider|      ; 309 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 309 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:2:SC|lpm_divide:Div2|lpm_divide_0vl:auto_generated|sign_div_unsign_2nh:divider                       ; sign_div_unsign_2nh   ; work         ;
;                   |alt_u_div_eke:divider|         ; 309 (309)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 309 (309)     ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:2:SC|lpm_divide:Div2|lpm_divide_0vl:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_eke:divider ; alt_u_div_eke         ; work         ;
;          |lpm_divide:Mod2|                        ; 324 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 324 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:2:SC|lpm_divide:Mod2                                                                                 ; lpm_divide            ; work         ;
;             |lpm_divide_4nl:auto_generated|       ; 324 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 324 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:2:SC|lpm_divide:Mod2|lpm_divide_4nl:auto_generated                                                   ; lpm_divide_4nl        ; work         ;
;                |sign_div_unsign_3nh:divider|      ; 324 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 324 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:2:SC|lpm_divide:Mod2|lpm_divide_4nl:auto_generated|sign_div_unsign_3nh:divider                       ; sign_div_unsign_3nh   ; work         ;
;                   |alt_u_div_gke:divider|         ; 324 (324)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 324 (324)     ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:2:SC|lpm_divide:Mod2|lpm_divide_4nl:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_gke:divider ; alt_u_div_gke         ; work         ;
;       |scoreboard:\SC:3:SC|                       ; 750 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 750 (2)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:3:SC                                                                                                 ; scoreboard            ; work         ;
;          |lpm_divide:Div3|                        ; 289 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 289 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:3:SC|lpm_divide:Div3                                                                                 ; lpm_divide            ; work         ;
;             |lpm_divide_mtl:auto_generated|       ; 289 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 289 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:3:SC|lpm_divide:Div3|lpm_divide_mtl:auto_generated                                                   ; lpm_divide_mtl        ; work         ;
;                |sign_div_unsign_olh:divider|      ; 289 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 289 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:3:SC|lpm_divide:Div3|lpm_divide_mtl:auto_generated|sign_div_unsign_olh:divider                       ; sign_div_unsign_olh   ; work         ;
;                   |alt_u_div_qhe:divider|         ; 289 (289)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 289 (289)     ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:3:SC|lpm_divide:Div3|lpm_divide_mtl:auto_generated|sign_div_unsign_olh:divider|alt_u_div_qhe:divider ; alt_u_div_qhe         ; work         ;
;          |lpm_divide:Mod3|                        ; 459 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 459 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:3:SC|lpm_divide:Mod3                                                                                 ; lpm_divide            ; work         ;
;             |lpm_divide_4nl:auto_generated|       ; 459 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 459 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:3:SC|lpm_divide:Mod3|lpm_divide_4nl:auto_generated                                                   ; lpm_divide_4nl        ; work         ;
;                |sign_div_unsign_3nh:divider|      ; 459 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 459 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:3:SC|lpm_divide:Mod3|lpm_divide_4nl:auto_generated|sign_div_unsign_3nh:divider                       ; sign_div_unsign_3nh   ; work         ;
;                   |alt_u_div_gke:divider|         ; 459 (459)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 459 (459)     ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:3:SC|lpm_divide:Mod3|lpm_divide_4nl:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_gke:divider ; alt_u_div_gke         ; work         ;
;       |scoreboard:\SC:4:SC|                       ; 741 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 741 (2)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:4:SC                                                                                                 ; scoreboard            ; work         ;
;          |lpm_divide:Div4|                        ; 212 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 212 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:4:SC|lpm_divide:Div4                                                                                 ; lpm_divide            ; work         ;
;             |lpm_divide_jtl:auto_generated|       ; 212 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 212 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:4:SC|lpm_divide:Div4|lpm_divide_jtl:auto_generated                                                   ; lpm_divide_jtl        ; work         ;
;                |sign_div_unsign_llh:divider|      ; 212 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 212 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:4:SC|lpm_divide:Div4|lpm_divide_jtl:auto_generated|sign_div_unsign_llh:divider                       ; sign_div_unsign_llh   ; work         ;
;                   |alt_u_div_khe:divider|         ; 212 (212)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 212 (212)     ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:4:SC|lpm_divide:Div4|lpm_divide_jtl:auto_generated|sign_div_unsign_llh:divider|alt_u_div_khe:divider ; alt_u_div_khe         ; work         ;
;          |lpm_divide:Mod4|                        ; 527 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 527 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:4:SC|lpm_divide:Mod4                                                                                 ; lpm_divide            ; work         ;
;             |lpm_divide_4nl:auto_generated|       ; 527 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 527 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:4:SC|lpm_divide:Mod4|lpm_divide_4nl:auto_generated                                                   ; lpm_divide_4nl        ; work         ;
;                |sign_div_unsign_3nh:divider|      ; 527 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 527 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:4:SC|lpm_divide:Mod4|lpm_divide_4nl:auto_generated|sign_div_unsign_3nh:divider                       ; sign_div_unsign_3nh   ; work         ;
;                   |alt_u_div_gke:divider|         ; 527 (527)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 527 (527)     ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:4:SC|lpm_divide:Mod4|lpm_divide_4nl:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_gke:divider ; alt_u_div_gke         ; work         ;
;       |scoreboard:\SC:5:SC|                       ; 575 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 575 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:5:SC                                                                                                 ; scoreboard            ; work         ;
;          |lpm_divide:Mod5|                        ; 575 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 575 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:5:SC|lpm_divide:Mod5                                                                                 ; lpm_divide            ; work         ;
;             |lpm_divide_4nl:auto_generated|       ; 575 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 575 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:5:SC|lpm_divide:Mod5|lpm_divide_4nl:auto_generated                                                   ; lpm_divide_4nl        ; work         ;
;                |sign_div_unsign_3nh:divider|      ; 575 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 575 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:5:SC|lpm_divide:Mod5|lpm_divide_4nl:auto_generated|sign_div_unsign_3nh:divider                       ; sign_div_unsign_3nh   ; work         ;
;                   |alt_u_div_gke:divider|         ; 575 (575)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 575 (575)     ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|dsdproject:U3|scoreboard:\SC:5:SC|lpm_divide:Mod5|lpm_divide_4nl:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_gke:divider ; alt_u_div_gke         ; work         ;
;    |vga_controller:U2|                            ; 71 (71)       ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)       ; 7 (7)             ; 35 (35)          ; 0          ; |vga_top|vga_controller:U2                                                                                                                 ; vga_controller        ; work         ;
;    |vga_pll_25_175:U1|                            ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|vga_pll_25_175:U1                                                                                                                 ; vga_pll_25_175        ; work         ;
;       |altpll:altpll_component|                   ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|vga_pll_25_175:U1|altpll:altpll_component                                                                                         ; altpll                ; work         ;
;          |vga_pll_25_175_altpll:auto_generated|   ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |vga_top|vga_pll_25_175:U1|altpll:altpll_component|vga_pll_25_175_altpll:auto_generated                                                    ; vga_pll_25_175_altpll ; work         ;
+---------------------------------------------------+---------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+---------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; h_sync_m     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; v_sync_m     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; red_m[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; red_m[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; red_m[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; red_m[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; red_m[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; red_m[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; red_m[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; red_m[7]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; green_m[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; green_m[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; green_m[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; green_m[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; green_m[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; green_m[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; green_m[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; green_m[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; blue_m[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; blue_m[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; blue_m[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; blue_m[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; blue_m[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; blue_m[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; blue_m[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; blue_m[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GSENSOR_CS_N ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GSENSOR_SCLK ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reset_accel  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; pixel_clk_m  ; Bidir    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; GSENSOR_SDI  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GSENSOR_SDO  ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; buzzer1      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; buzzer2      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; reset_n_m    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; reset_RNG    ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; shoot        ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; pause_toggle ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                        ;
+-------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                     ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------+-------------------+---------+
; reset_accel                                                             ;                   ;         ;
; pixel_clk_m                                                             ;                   ;         ;
;      - dsdproject:U3|\projectileMoveClock:proj_clock_counter[1]         ; 1                 ; 0       ;
;      - dsdproject:U3|\projectileMoveClock:proj_clock_counter[2]         ; 1                 ; 0       ;
;      - dsdproject:U3|\projectileMoveClock:proj_clock_counter[3]         ; 1                 ; 0       ;
;      - dsdproject:U3|\projectileMoveClock:proj_clock_counter[4]         ; 1                 ; 0       ;
;      - dsdproject:U3|\projectileMoveClock:proj_clock_counter[5]         ; 1                 ; 0       ;
;      - dsdproject:U3|\projectileMoveClock:proj_clock_counter[6]         ; 1                 ; 0       ;
;      - dsdproject:U3|\projectileMoveClock:proj_clock_counter[7]         ; 1                 ; 0       ;
;      - dsdproject:U3|\projectileMoveClock:proj_clock_counter[8]         ; 1                 ; 0       ;
;      - dsdproject:U3|\projectileMoveClock:proj_clock_counter[9]         ; 1                 ; 0       ;
;      - dsdproject:U3|\projectileMoveClock:proj_clock_counter[10]        ; 1                 ; 0       ;
;      - dsdproject:U3|\projectileMoveClock:proj_clock_counter[11]        ; 1                 ; 0       ;
;      - dsdproject:U3|\projectileMoveClock:proj_clock_counter[12]        ; 1                 ; 0       ;
;      - dsdproject:U3|\projectileMoveClock:proj_clock_counter[13]        ; 1                 ; 0       ;
;      - dsdproject:U3|\projectileMoveClock:proj_clock_counter[14]        ; 1                 ; 0       ;
;      - dsdproject:U3|\projectileMoveClock:proj_clock_counter[15]        ; 1                 ; 0       ;
;      - dsdproject:U3|\projectileMoveClock:proj_clock_counter[16]        ; 1                 ; 0       ;
;      - dsdproject:U3|\projectileMoveClock:proj_clock_counter[17]        ; 1                 ; 0       ;
;      - dsdproject:U3|\projectileMoveClock:proj_clock_counter[18]        ; 1                 ; 0       ;
;      - dsdproject:U3|\projectileMoveClock:proj_clock_counter[19]        ; 1                 ; 0       ;
;      - dsdproject:U3|\projectileMoveClock:proj_clock_counter[20]        ; 1                 ; 0       ;
;      - dsdproject:U3|\projectileMoveClock:proj_clock_counter[21]        ; 1                 ; 0       ;
;      - dsdproject:U3|\projectileMoveClock:proj_clock_counter[22]        ; 1                 ; 0       ;
;      - dsdproject:U3|\projectileMoveClock:proj_clock_counter[23]        ; 1                 ; 0       ;
;      - dsdproject:U3|\projectileMoveClock:proj_clock_counter[24]        ; 1                 ; 0       ;
;      - dsdproject:U3|\projectileMoveClock:proj_clock_counter[25]        ; 1                 ; 0       ;
;      - dsdproject:U3|\projectileMoveClock:proj_clock_counter[26]        ; 1                 ; 0       ;
;      - dsdproject:U3|\projectileMoveClock:proj_clock_counter[27]        ; 1                 ; 0       ;
;      - dsdproject:U3|\projectileMoveClock:proj_clock_counter[28]        ; 1                 ; 0       ;
;      - dsdproject:U3|\projectileMoveClock:proj_clock_counter[29]        ; 1                 ; 0       ;
;      - dsdproject:U3|\projectileMoveClock:proj_clock_counter[30]        ; 1                 ; 0       ;
;      - dsdproject:U3|\projectileMoveClock:proj_clock_counter[31]        ; 1                 ; 0       ;
;      - dsdproject:U3|pause:PC|pauseClk                                  ; 1                 ; 0       ;
; GSENSOR_SDI                                                             ;                   ;         ;
; GSENSOR_SDO                                                             ;                   ;         ;
;      - dsdproject:U3|ADXL345_controller:U0|gsensor:U0|spi:u0|rx_data[0] ; 0                 ; 6       ;
; buzzer1                                                                 ;                   ;         ;
; buzzer2                                                                 ;                   ;         ;
; reset_n_m                                                               ;                   ;         ;
; reset_RNG                                                               ;                   ;         ;
;      - dsdproject:U3|RNG10:U1|PRNG10[5]~14                              ; 1                 ; 0       ;
;      - dsdproject:U3|RNG10:U1|PRNG10[4]~10                              ; 1                 ; 0       ;
;      - dsdproject:U3|RNG10:U1|PRNG10[3]~6                               ; 1                 ; 0       ;
;      - dsdproject:U3|RNG10:U1|PRNG10[2]~2                               ; 1                 ; 0       ;
;      - dsdproject:U3|RNG10:U1|PRNG10[8]~26                              ; 1                 ; 0       ;
;      - dsdproject:U3|RNG10:U1|PRNG10[7]~22                              ; 1                 ; 0       ;
;      - dsdproject:U3|RNG10:U1|PRNG10[6]~18                              ; 1                 ; 0       ;
;      - dsdproject:U3|RNG10:U1|PRNG10[9]~30                              ; 1                 ; 0       ;
;      - dsdproject:U3|RNG10:U1|PRNG10[1]~34                              ; 1                 ; 0       ;
;      - dsdproject:U3|RNG10:U1|PRNG10[0]~38                              ; 1                 ; 0       ;
; shoot                                                                   ;                   ;         ;
;      - dsdproject:U3|p_proj[0].hs1                                      ; 0                 ; 0       ;
;      - dsdproject:U3|p_proj[1].hs1                                      ; 0                 ; 0       ;
;      - dsdproject:U3|p_proj[2].hs1                                      ; 0                 ; 0       ;
;      - dsdproject:U3|p_proj[3].hs1                                      ; 0                 ; 0       ;
;      - dsdproject:U3|p_proj[4].hs1                                      ; 0                 ; 0       ;
;      - dsdproject:U3|p_proj[5].hs1                                      ; 0                 ; 0       ;
;      - dsdproject:U3|p_proj[6].hs1                                      ; 0                 ; 0       ;
;      - dsdproject:U3|p_proj[7].hs1                                      ; 0                 ; 0       ;
;      - dsdproject:U3|p_proj[8].hs1                                      ; 0                 ; 0       ;
;      - dsdproject:U3|p_proj[9].hs1                                      ; 0                 ; 0       ;
;      - dsdproject:U3|p_proj[10].hs1                                     ; 0                 ; 0       ;
;      - dsdproject:U3|p_proj[11].hs1                                     ; 0                 ; 0       ;
;      - dsdproject:U3|p_proj[12].hs1                                     ; 0                 ; 0       ;
;      - dsdproject:U3|p_proj[13].hs1                                     ; 0                 ; 0       ;
;      - dsdproject:U3|p_proj[14].hs1                                     ; 0                 ; 0       ;
;      - dsdproject:U3|p_proj[15].hs1                                     ; 0                 ; 0       ;
;      - dsdproject:U3|pause:PC|SoG                                       ; 0                 ; 0       ;
;      - dsdproject:U3|buzzer:B0|pew_sound                                ; 1                 ; 0       ;
;      - dsdproject:U3|pause:PC|pause~2                                   ; 0                 ; 0       ;
;      - dsdproject:U3|\hndl_Projectile:ei[0]                             ; 0                 ; 0       ;
;      - dsdproject:U3|\hndl_Projectile:ei[1]                             ; 0                 ; 0       ;
;      - dsdproject:U3|\hndl_Projectile:ei[2]                             ; 0                 ; 0       ;
;      - dsdproject:U3|\hndl_Projectile:ei[3]                             ; 0                 ; 0       ;
;      - dsdproject:U3|pause:PC|pause~1                                   ; 0                 ; 0       ;
; pause_toggle                                                            ;                   ;         ;
;      - dsdproject:U3|pause:PC|pause~_emulated                           ; 0                 ; 0       ;
+-------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                            ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; dsdproject:U3|ADXL345_controller:U0|gsensor:U0|Decoder0~3                                       ; LCCOMB_X62_Y3_N30  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|ADXL345_controller:U0|gsensor:U0|Decoder0~4                                       ; LCCOMB_X62_Y3_N4   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|ADXL345_controller:U0|gsensor:U0|Selector0~2                                      ; LCCOMB_X61_Y1_N2   ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|ADXL345_controller:U0|gsensor:U0|spi:u0|Selector2~0                               ; LCCOMB_X61_Y2_N30  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|ADXL345_controller:U0|gsensor:U0|spi:u0|rx_data[3]~1                              ; LCCOMB_X61_Y2_N12  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|LessThan1086~0                                                                    ; LCCOMB_X30_Y4_N14  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|LessThan198~10                                                                    ; LCCOMB_X36_Y4_N2   ; 33      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|LessThan9~10                                                                      ; LCCOMB_X45_Y45_N24 ; 33      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|LifeMngr~0                                                                        ; LCCOMB_X34_Y4_N28  ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|RNG10:U1|Clock_Divider:U11|tmp                                                    ; FF_X1_Y38_N27      ; 179     ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; dsdproject:U3|aliens[0].alive                                                                   ; FF_X26_Y22_N19     ; 29      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|aliens[0].expClk[25]~98                                                           ; LCCOMB_X44_Y23_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|aliens[0].hs1                                                                     ; FF_X44_Y23_N15     ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|aliens[0].y[7]~0                                                                  ; LCCOMB_X30_Y6_N2   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|aliens[10].alive                                                                  ; FF_X18_Y22_N31     ; 47      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|aliens[10].expClk[31]~98                                                          ; LCCOMB_X56_Y40_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|aliens[10].hs1                                                                    ; FF_X37_Y35_N17     ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|aliens[10].y[4]~0                                                                 ; LCCOMB_X24_Y19_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|aliens[11].alive                                                                  ; FF_X45_Y7_N21      ; 47      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|aliens[11].expClk[7]~98                                                           ; LCCOMB_X42_Y37_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|aliens[11].hs1                                                                    ; FF_X43_Y1_N31      ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|aliens[11].y[4]~0                                                                 ; LCCOMB_X45_Y10_N24 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|aliens[1].alive                                                                   ; FF_X35_Y30_N9      ; 41      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|aliens[1].expClk[28]~98                                                           ; LCCOMB_X42_Y36_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|aliens[1].hs1                                                                     ; FF_X19_Y31_N31     ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|aliens[1].y[5]~0                                                                  ; LCCOMB_X9_Y30_N22  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|aliens[2].alive                                                                   ; FF_X12_Y23_N9      ; 42      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|aliens[2].expClk[5]~98                                                            ; LCCOMB_X38_Y20_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|aliens[2].hs1                                                                     ; FF_X35_Y29_N9      ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|aliens[2].y[4]~0                                                                  ; LCCOMB_X11_Y24_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|aliens[3].alive                                                                   ; FF_X20_Y25_N29     ; 42      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|aliens[3].expClk[12]~98                                                           ; LCCOMB_X39_Y1_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|aliens[3].hs1                                                                     ; FF_X18_Y16_N15     ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|aliens[3].y[5]~0                                                                  ; LCCOMB_X19_Y21_N24 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|aliens[4].alive                                                                   ; FF_X47_Y28_N3      ; 44      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|aliens[4].expClk[0]~98                                                            ; LCCOMB_X6_Y29_N26  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|aliens[4].hs1                                                                     ; FF_X64_Y39_N27     ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|aliens[4].y[7]~0                                                                  ; LCCOMB_X22_Y30_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|aliens[5].alive                                                                   ; FF_X4_Y12_N17      ; 45      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|aliens[5].expClk[9]~98                                                            ; LCCOMB_X6_Y12_N2   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|aliens[5].hs1                                                                     ; FF_X6_Y12_N11      ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|aliens[5].y[4]~0                                                                  ; LCCOMB_X6_Y12_N20  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|aliens[6].alive                                                                   ; FF_X6_Y24_N25      ; 46      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|aliens[6].expClk[6]~98                                                            ; LCCOMB_X15_Y2_N28  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|aliens[6].hs1                                                                     ; FF_X4_Y23_N27      ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|aliens[6].y[4]~0                                                                  ; LCCOMB_X4_Y23_N24  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|aliens[7].alive                                                                   ; FF_X36_Y25_N19     ; 46      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|aliens[7].expClk[8]~96                                                            ; LCCOMB_X37_Y2_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|aliens[7].hs1                                                                     ; FF_X17_Y1_N21      ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|aliens[7].y[7]~0                                                                  ; LCCOMB_X36_Y25_N24 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|aliens[8].alive                                                                   ; FF_X43_Y9_N25      ; 47      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|aliens[8].expClk[21]~98                                                           ; LCCOMB_X55_Y40_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|aliens[8].hs1                                                                     ; FF_X20_Y1_N27      ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|aliens[8].y[7]~0                                                                  ; LCCOMB_X41_Y13_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|aliens[9].alive                                                                   ; FF_X39_Y20_N1      ; 47      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|aliens[9].expClk[30]~98                                                           ; LCCOMB_X56_Y5_N10  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|aliens[9].hs1                                                                     ; FF_X20_Y3_N21      ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|aliens[9].y[4]~0                                                                  ; LCCOMB_X34_Y16_N8  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|buzzer:B0|LessThan0~25                                                            ; LCCOMB_X16_Y16_N28 ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|buzzer:B0|LessThan1~4                                                             ; LCCOMB_X39_Y35_N14 ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|buzzer:B0|\buzzer1_clock:RNG_instance[9]~0                                        ; LCCOMB_X15_Y16_N2  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|buzzer:B0|\buzzer1_process:exp_counter[2]~1                                       ; LCCOMB_X40_Y36_N22 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|buzzer:B0|\buzzer1_process:pew_counter[4]~0                                       ; LCCOMB_X40_Y38_N24 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|buzzer:B0|bz1_clk                                                                 ; FF_X39_Y35_N3      ; 18      ; Clock                      ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; dsdproject:U3|buzzer:B0|bz1_clk~0                                                               ; LCCOMB_X39_Y38_N4  ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|buzzer:B0|exp_sound                                                               ; FF_X40_Y38_N21     ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|controller:MC|clock_x                                                             ; FF_X70_Y2_N1       ; 14      ; Clock                      ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; dsdproject:U3|controller:MC|clock_y                                                             ; FF_X41_Y8_N11      ; 9       ; Clock                      ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; dsdproject:U3|controller:MC|xAxisClock~0                                                        ; LCCOMB_X70_Y2_N2   ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|controller:MC|yAxisClock~0                                                        ; LCCOMB_X41_Y8_N4   ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|hndl_Alien~0                                                                      ; LCCOMB_X43_Y1_N20  ; 40      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|hndl_Alien~1                                                                      ; LCCOMB_X45_Y53_N28 ; 40      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|hndl_Alien~11                                                                     ; LCCOMB_X22_Y1_N0   ; 38      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|hndl_Alien~16                                                                     ; LCCOMB_X16_Y31_N6  ; 38      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|hndl_Alien~2                                                                      ; LCCOMB_X17_Y1_N30  ; 39      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|hndl_Alien~20                                                                     ; LCCOMB_X39_Y37_N8  ; 38      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|hndl_Alien~23                                                                     ; LCCOMB_X32_Y2_N22  ; 38      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|hndl_Alien~24                                                                     ; LCCOMB_X44_Y23_N12 ; 58      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|hndl_Alien~25                                                                     ; LCCOMB_X44_Y23_N10 ; 50      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|hndl_Alien~26                                                                     ; LCCOMB_X55_Y24_N20 ; 50      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|hndl_Alien~27                                                                     ; LCCOMB_X37_Y35_N22 ; 50      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|hndl_Alien~28                                                                     ; LCCOMB_X35_Y29_N26 ; 50      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|hndl_Alien~29                                                                     ; LCCOMB_X35_Y29_N16 ; 50      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|hndl_Alien~3                                                                      ; LCCOMB_X20_Y1_N24  ; 40      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|hndl_Alien~30                                                                     ; LCCOMB_X10_Y29_N28 ; 51      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|hndl_Alien~31                                                                     ; LCCOMB_X40_Y30_N30 ; 50      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|hndl_Alien~32                                                                     ; LCCOMB_X6_Y12_N28  ; 50      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|hndl_Alien~33                                                                     ; LCCOMB_X17_Y2_N0   ; 50      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|hndl_Alien~34                                                                     ; LCCOMB_X36_Y25_N28 ; 51      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|hndl_Alien~35                                                                     ; LCCOMB_X55_Y40_N24 ; 50      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|hndl_Alien~4                                                                      ; LCCOMB_X4_Y23_N20  ; 39      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|hndl_Alien~5                                                                      ; LCCOMB_X20_Y3_N26  ; 40      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|hndl_Alien~6                                                                      ; LCCOMB_X64_Y39_N24 ; 39      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|hndl_Alien~7                                                                      ; LCCOMB_X3_Y31_N28  ; 39      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|mountain_clk                                                                      ; FF_X45_Y45_N1      ; 32      ; Clock                      ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; dsdproject:U3|movement_clock                                                                    ; FF_X9_Y37_N1       ; 240     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; dsdproject:U3|p_proj[0].hs1                                                                     ; FF_X40_Y21_N31     ; 46      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|p_proj[0].hs2                                                                     ; FF_X41_Y21_N29     ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|p_proj[10].hs1                                                                    ; FF_X43_Y22_N9      ; 46      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|p_proj[10].hs2                                                                    ; FF_X43_Y22_N19     ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|p_proj[11].hs1                                                                    ; FF_X57_Y36_N7      ; 46      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|p_proj[11].hs2                                                                    ; FF_X57_Y36_N11     ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|p_proj[12].hs1                                                                    ; FF_X35_Y20_N21     ; 47      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|p_proj[12].hs2                                                                    ; FF_X35_Y20_N11     ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|p_proj[13].hs1                                                                    ; FF_X62_Y11_N1      ; 46      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|p_proj[13].hs2                                                                    ; FF_X62_Y11_N31     ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|p_proj[14].hs1                                                                    ; FF_X51_Y14_N5      ; 46      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|p_proj[14].hs2                                                                    ; FF_X51_Y14_N19     ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|p_proj[15].hs1                                                                    ; FF_X67_Y23_N17     ; 47      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|p_proj[15].hs2                                                                    ; FF_X67_Y23_N5      ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|p_proj[1].hs1                                                                     ; FF_X58_Y20_N21     ; 46      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|p_proj[1].hs2                                                                     ; FF_X58_Y20_N13     ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|p_proj[2].hs1                                                                     ; FF_X36_Y24_N27     ; 46      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|p_proj[2].hs2                                                                     ; FF_X36_Y24_N21     ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|p_proj[3].hs1                                                                     ; FF_X34_Y24_N1      ; 46      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|p_proj[3].hs2                                                                     ; FF_X35_Y24_N13     ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|p_proj[4].hs1                                                                     ; FF_X34_Y13_N3      ; 46      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|p_proj[4].hs2                                                                     ; FF_X35_Y13_N13     ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|p_proj[5].hs1                                                                     ; FF_X56_Y13_N13     ; 46      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|p_proj[5].hs2                                                                     ; FF_X56_Y13_N5      ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|p_proj[6].hs1                                                                     ; FF_X51_Y4_N11      ; 46      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|p_proj[6].hs2                                                                     ; FF_X51_Y4_N5       ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|p_proj[7].hs1                                                                     ; FF_X63_Y38_N25     ; 46      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|p_proj[7].hs2                                                                     ; FF_X63_Y38_N19     ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|p_proj[8].hs1                                                                     ; FF_X55_Y19_N15     ; 46      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|p_proj[8].hs2                                                                     ; FF_X55_Y19_N1      ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|p_proj[9].hs1                                                                     ; FF_X37_Y11_N29     ; 46      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|p_proj[9].hs2                                                                     ; FF_X37_Y11_N31     ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|pause:PC|SoG                                                                      ; FF_X34_Y4_N17      ; 5       ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|pause:PC|pauseClk                                                                 ; LCCOMB_X34_Y4_N2   ; 1274    ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; dsdproject:U3|pause:PC|pauseClk~1                                                               ; LCCOMB_X35_Y4_N24  ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsdproject:U3|projectile_clock~0                                                                ; LCCOMB_X43_Y1_N22  ; 720     ; Clock                      ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; dsdproject:U3|rstScreenS                                                                        ; FF_X31_Y4_N31      ; 4       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pause_toggle                                                                                    ; PIN_A7             ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pixel_clk_m                                                                                     ; PIN_P11            ; 34      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pixel_clk_m                                                                                     ; PIN_P11            ; 137     ; Clock                      ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; reset_RNG                                                                                       ; PIN_M8             ; 189     ; Async. clear, Latch enable ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; reset_n_m                                                                                       ; PIN_N15            ; 42      ; Async. clear               ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; shoot                                                                                           ; PIN_B8             ; 24      ; Clock, Sync. load          ; no     ; --                   ; --               ; --                        ;
; vga_controller:U2|LessThan6~0                                                                   ; LCCOMB_X23_Y12_N12 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_controller:U2|LessThan7~0                                                                   ; LCCOMB_X10_Y34_N6  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_controller:U2|disp_ena                                                                      ; FF_X18_Y34_N5      ; 78      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_controller:U2|disp_ena                                                                      ; FF_X18_Y34_N5      ; 43      ; Latch enable               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; vga_pll_25_175:U1|altpll:altpll_component|vga_pll_25_175_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 42      ; Clock                      ; yes    ; Global Clock         ; GCLK18           ; --                        ;
+-------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                            ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; dsdproject:U3|RNG10:U1|Clock_Divider:U11|tmp                                                    ; FF_X1_Y38_N27     ; 179     ; 1                                    ; Global Clock         ; GCLK4            ; --                        ;
; dsdproject:U3|buzzer:B0|bz1_clk                                                                 ; FF_X39_Y35_N3     ; 18      ; 3                                    ; Global Clock         ; GCLK14           ; --                        ;
; dsdproject:U3|controller:MC|clock_x                                                             ; FF_X70_Y2_N1      ; 14      ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; dsdproject:U3|controller:MC|clock_y                                                             ; FF_X41_Y8_N11     ; 9       ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; dsdproject:U3|mountain_clk                                                                      ; FF_X45_Y45_N1     ; 32      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; dsdproject:U3|movement_clock                                                                    ; FF_X9_Y37_N1      ; 240     ; 64                                   ; Global Clock         ; GCLK2            ; --                        ;
; dsdproject:U3|pause:PC|pauseClk                                                                 ; LCCOMB_X34_Y4_N2  ; 1274    ; 8                                    ; Global Clock         ; GCLK0            ; --                        ;
; dsdproject:U3|projectile_clock~0                                                                ; LCCOMB_X43_Y1_N22 ; 720     ; 19                                   ; Global Clock         ; GCLK16           ; --                        ;
; pixel_clk_m                                                                                     ; PIN_P11           ; 137     ; 4                                    ; Global Clock         ; GCLK19           ; --                        ;
; reset_RNG                                                                                       ; PIN_M8            ; 189     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; reset_n_m                                                                                       ; PIN_N15           ; 42      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; vga_controller:U2|disp_ena                                                                      ; FF_X18_Y34_N5     ; 43      ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; vga_pll_25_175:U1|altpll:altpll_component|vga_pll_25_175_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1             ; 42      ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
+-------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 12          ; 2                   ; 288               ;
; Simple Multipliers (18-bit)           ; 72          ; 1                   ; 144               ;
; Embedded Multiplier Blocks            ; 84          ; --                  ; 144               ;
; Embedded Multiplier 9-bit elements    ; 156         ; 2                   ; 288               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 36          ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 48          ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                               ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+--------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; dsdproject:U3|lpm_mult:Mult1|mult_qgs:auto_generated|mac_out4      ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y35_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult3  ;                            ; DSPMULT_X28_Y35_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult1|mult_qgs:auto_generated|mac_out6      ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y36_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult5  ;                            ; DSPMULT_X28_Y36_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult1|mult_qgs:auto_generated|w569w[0]      ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y37_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult1|mult_qgs:auto_generated|mac_mult1  ;                            ; DSPMULT_X28_Y37_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult0|mult_qgs:auto_generated|mac_out4      ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y31_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult3  ;                            ; DSPMULT_X28_Y31_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult0|mult_qgs:auto_generated|mac_out6      ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y32_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult5  ;                            ; DSPMULT_X28_Y32_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult0|mult_qgs:auto_generated|w569w[0]      ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y34_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult1  ;                            ; DSPMULT_X28_Y34_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult2|mult_oks:auto_generated|mac_out2      ; Simple Multiplier (9-bit)  ; DSPOUT_X28_Y33_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult2|mult_oks:auto_generated|mac_mult1  ;                            ; DSPMULT_X28_Y33_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult34|mult_qgs:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult34|mult_qgs:auto_generated|mac_mult3 ;                            ; DSPMULT_X68_Y21_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult34|mult_qgs:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult34|mult_qgs:auto_generated|mac_mult5 ;                            ; DSPMULT_X68_Y22_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult34|mult_qgs:auto_generated|w569w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult34|mult_qgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X68_Y18_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult33|mult_qgs:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult33|mult_qgs:auto_generated|mac_mult3 ;                            ; DSPMULT_X68_Y13_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult33|mult_qgs:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult33|mult_qgs:auto_generated|mac_mult5 ;                            ; DSPMULT_X68_Y14_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult33|mult_qgs:auto_generated|w569w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult33|mult_qgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X68_Y15_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult35|mult_oks:auto_generated|mac_out2     ; Simple Multiplier (9-bit)  ; DSPOUT_X68_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult35|mult_oks:auto_generated|mac_mult1 ;                            ; DSPMULT_X68_Y12_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult28|mult_qgs:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y39_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult28|mult_qgs:auto_generated|mac_mult3 ;                            ; DSPMULT_X68_Y39_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult28|mult_qgs:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y38_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult28|mult_qgs:auto_generated|mac_mult5 ;                            ; DSPMULT_X68_Y38_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult28|mult_qgs:auto_generated|w569w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y37_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult28|mult_qgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X68_Y37_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult27|mult_qgs:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y31_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult27|mult_qgs:auto_generated|mac_mult3 ;                            ; DSPMULT_X68_Y31_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult27|mult_qgs:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y32_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult27|mult_qgs:auto_generated|mac_mult5 ;                            ; DSPMULT_X68_Y32_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult27|mult_qgs:auto_generated|w569w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y33_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult27|mult_qgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X68_Y33_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult29|mult_oks:auto_generated|mac_out2     ; Simple Multiplier (9-bit)  ; DSPOUT_X48_Y29_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult29|mult_oks:auto_generated|mac_mult1 ;                            ; DSPMULT_X48_Y29_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult31|mult_qgs:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y6_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult31|mult_qgs:auto_generated|mac_mult3 ;                            ; DSPMULT_X48_Y6_N0  ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult31|mult_qgs:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y5_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult31|mult_qgs:auto_generated|mac_mult5 ;                            ; DSPMULT_X48_Y5_N0  ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult31|mult_qgs:auto_generated|w569w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y4_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult31|mult_qgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X48_Y4_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult30|mult_qgs:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y1_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult30|mult_qgs:auto_generated|mac_mult3 ;                            ; DSPMULT_X68_Y1_N0  ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult30|mult_qgs:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y2_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult30|mult_qgs:auto_generated|mac_mult5 ;                            ; DSPMULT_X68_Y2_N0  ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult30|mult_qgs:auto_generated|w569w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y4_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult30|mult_qgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X68_Y4_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult32|mult_oks:auto_generated|mac_out2     ; Simple Multiplier (9-bit)  ; DSPOUT_X48_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult32|mult_oks:auto_generated|mac_mult1 ;                            ; DSPMULT_X48_Y8_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult4|mult_qgs:auto_generated|mac_out4      ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y34_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult4|mult_qgs:auto_generated|mac_mult3  ;                            ; DSPMULT_X68_Y34_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult4|mult_qgs:auto_generated|mac_out6      ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y35_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult4|mult_qgs:auto_generated|mac_mult5  ;                            ; DSPMULT_X68_Y35_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult4|mult_qgs:auto_generated|w569w[0]      ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y36_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult4|mult_qgs:auto_generated|mac_mult1  ;                            ; DSPMULT_X68_Y36_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult3|mult_qgs:auto_generated|mac_out4      ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y40_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult3|mult_qgs:auto_generated|mac_mult3  ;                            ; DSPMULT_X48_Y40_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult3|mult_qgs:auto_generated|mac_out6      ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y42_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult3|mult_qgs:auto_generated|mac_mult5  ;                            ; DSPMULT_X48_Y42_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult3|mult_qgs:auto_generated|w569w[0]      ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y39_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult3|mult_qgs:auto_generated|mac_mult1  ;                            ; DSPMULT_X48_Y39_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult5|mult_oks:auto_generated|mac_out2      ; Simple Multiplier (9-bit)  ; DSPOUT_X28_Y38_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult5|mult_oks:auto_generated|mac_mult1  ;                            ; DSPMULT_X28_Y38_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult7|mult_qgs:auto_generated|mac_out4      ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y29_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult7|mult_qgs:auto_generated|mac_mult3  ;                            ; DSPMULT_X28_Y29_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult7|mult_qgs:auto_generated|mac_out6      ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y28_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult7|mult_qgs:auto_generated|mac_mult5  ;                            ; DSPMULT_X28_Y28_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult7|mult_qgs:auto_generated|w569w[0]      ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y27_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult7|mult_qgs:auto_generated|mac_mult1  ;                            ; DSPMULT_X28_Y27_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult6|mult_qgs:auto_generated|mac_out4      ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult6|mult_qgs:auto_generated|mac_mult3  ;                            ; DSPMULT_X28_Y21_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult6|mult_qgs:auto_generated|mac_out6      ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult6|mult_qgs:auto_generated|mac_mult5  ;                            ; DSPMULT_X28_Y20_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult6|mult_qgs:auto_generated|w569w[0]      ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult6|mult_qgs:auto_generated|mac_mult1  ;                            ; DSPMULT_X28_Y22_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult8|mult_oks:auto_generated|mac_out2      ; Simple Multiplier (9-bit)  ; DSPOUT_X28_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult8|mult_oks:auto_generated|mac_mult1  ;                            ; DSPMULT_X28_Y24_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult10|mult_qgs:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y9_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult10|mult_qgs:auto_generated|mac_mult3 ;                            ; DSPMULT_X28_Y9_N0  ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult10|mult_qgs:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult10|mult_qgs:auto_generated|mac_mult5 ;                            ; DSPMULT_X28_Y8_N0  ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult10|mult_qgs:auto_generated|w569w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y5_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult10|mult_qgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y5_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult9|mult_qgs:auto_generated|mac_out4      ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y3_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult9|mult_qgs:auto_generated|mac_mult3  ;                            ; DSPMULT_X48_Y3_N0  ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult9|mult_qgs:auto_generated|mac_out6      ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y1_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult9|mult_qgs:auto_generated|mac_mult5  ;                            ; DSPMULT_X48_Y1_N0  ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult9|mult_qgs:auto_generated|w569w[0]      ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y2_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult9|mult_qgs:auto_generated|mac_mult1  ;                            ; DSPMULT_X48_Y2_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult11|mult_oks:auto_generated|mac_out2     ; Simple Multiplier (9-bit)  ; DSPOUT_X28_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult11|mult_oks:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y10_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult13|mult_qgs:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y37_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult13|mult_qgs:auto_generated|mac_mult3 ;                            ; DSPMULT_X48_Y37_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult13|mult_qgs:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y38_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult13|mult_qgs:auto_generated|mac_mult5 ;                            ; DSPMULT_X48_Y38_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult13|mult_qgs:auto_generated|w569w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y41_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult13|mult_qgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X48_Y41_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult12|mult_qgs:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y40_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult12|mult_qgs:auto_generated|mac_mult3 ;                            ; DSPMULT_X68_Y40_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult12|mult_qgs:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y42_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult12|mult_qgs:auto_generated|mac_mult5 ;                            ; DSPMULT_X68_Y42_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult12|mult_qgs:auto_generated|w569w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y41_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult12|mult_qgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X68_Y41_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult14|mult_oks:auto_generated|mac_out2     ; Simple Multiplier (9-bit)  ; DSPOUT_X48_Y30_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult14|mult_oks:auto_generated|mac_mult1 ;                            ; DSPMULT_X48_Y30_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult16|mult_qgs:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult16|mult_qgs:auto_generated|mac_mult3 ;                            ; DSPMULT_X68_Y8_N0  ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult16|mult_qgs:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y9_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult16|mult_qgs:auto_generated|mac_mult5 ;                            ; DSPMULT_X68_Y9_N0  ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult16|mult_qgs:auto_generated|w569w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y7_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult16|mult_qgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X68_Y7_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult15|mult_qgs:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y3_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult15|mult_qgs:auto_generated|mac_mult3 ;                            ; DSPMULT_X68_Y3_N0  ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult15|mult_qgs:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y5_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult15|mult_qgs:auto_generated|mac_mult5 ;                            ; DSPMULT_X68_Y5_N0  ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult15|mult_qgs:auto_generated|w569w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y6_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult15|mult_qgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X68_Y6_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult17|mult_oks:auto_generated|mac_out2     ; Simple Multiplier (9-bit)  ; DSPOUT_X48_Y7_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult17|mult_oks:auto_generated|mac_mult1 ;                            ; DSPMULT_X48_Y7_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult19|mult_qgs:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y7_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult19|mult_qgs:auto_generated|mac_mult3 ;                            ; DSPMULT_X28_Y7_N0  ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult19|mult_qgs:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y6_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult19|mult_qgs:auto_generated|mac_mult5 ;                            ; DSPMULT_X28_Y6_N0  ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult19|mult_qgs:auto_generated|w569w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y4_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult19|mult_qgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y4_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult18|mult_qgs:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y1_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult18|mult_qgs:auto_generated|mac_mult3 ;                            ; DSPMULT_X28_Y1_N0  ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult18|mult_qgs:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y2_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult18|mult_qgs:auto_generated|mac_mult5 ;                            ; DSPMULT_X28_Y2_N0  ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult18|mult_qgs:auto_generated|w569w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y3_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult18|mult_qgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y3_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult20|mult_oks:auto_generated|mac_out2     ; Simple Multiplier (9-bit)  ; DSPOUT_X28_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult20|mult_oks:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y11_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult22|mult_qgs:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y35_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult22|mult_qgs:auto_generated|mac_mult3 ;                            ; DSPMULT_X48_Y35_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult22|mult_qgs:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y36_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult22|mult_qgs:auto_generated|mac_mult5 ;                            ; DSPMULT_X48_Y36_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult22|mult_qgs:auto_generated|w569w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y34_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult22|mult_qgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X48_Y34_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult21|mult_qgs:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y32_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult21|mult_qgs:auto_generated|mac_mult3 ;                            ; DSPMULT_X48_Y32_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult21|mult_qgs:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y31_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult21|mult_qgs:auto_generated|mac_mult5 ;                            ; DSPMULT_X48_Y31_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult21|mult_qgs:auto_generated|w569w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y33_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult21|mult_qgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X48_Y33_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult23|mult_oks:auto_generated|mac_out2     ; Simple Multiplier (9-bit)  ; DSPOUT_X48_Y27_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult23|mult_oks:auto_generated|mac_mult1 ;                            ; DSPMULT_X48_Y27_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult25|mult_qgs:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y43_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult25|mult_qgs:auto_generated|mac_mult3 ;                            ; DSPMULT_X48_Y43_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult25|mult_qgs:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y44_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult25|mult_qgs:auto_generated|mac_mult5 ;                            ; DSPMULT_X48_Y44_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult25|mult_qgs:auto_generated|w569w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y45_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult25|mult_qgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X48_Y45_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult24|mult_qgs:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y48_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult24|mult_qgs:auto_generated|mac_mult3 ;                            ; DSPMULT_X48_Y48_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult24|mult_qgs:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y47_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult24|mult_qgs:auto_generated|mac_mult5 ;                            ; DSPMULT_X48_Y47_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult24|mult_qgs:auto_generated|w569w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y49_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult24|mult_qgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X48_Y49_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; dsdproject:U3|lpm_mult:Mult26|mult_oks:auto_generated|mac_out2     ; Simple Multiplier (9-bit)  ; DSPOUT_X48_Y46_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    dsdproject:U3|lpm_mult:Mult26|mult_oks:auto_generated|mac_mult1 ;                            ; DSPMULT_X48_Y46_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+--------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 63,330 / 148,641 ( 43 % ) ;
; C16 interconnects     ; 2,390 / 5,382 ( 44 % )    ;
; C4 interconnects      ; 59,050 / 106,704 ( 55 % ) ;
; Direct links          ; 9,006 / 148,641 ( 6 % )   ;
; Global clocks         ; 13 / 20 ( 65 % )          ;
; Local interconnects   ; 14,106 / 49,760 ( 28 % )  ;
; NSLEEPs               ; 0 / 500 ( 0 % )           ;
; R24 interconnects     ; 2,534 / 5,406 ( 47 % )    ;
; R4 interconnects      ; 71,199 / 147,764 ( 48 % ) ;
+-----------------------+---------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 13.84) ; Number of LABs  (Total = 2816) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 33                             ;
; 2                                           ; 27                             ;
; 3                                           ; 19                             ;
; 4                                           ; 23                             ;
; 5                                           ; 22                             ;
; 6                                           ; 29                             ;
; 7                                           ; 42                             ;
; 8                                           ; 29                             ;
; 9                                           ; 98                             ;
; 10                                          ; 78                             ;
; 11                                          ; 194                            ;
; 12                                          ; 111                            ;
; 13                                          ; 132                            ;
; 14                                          ; 184                            ;
; 15                                          ; 226                            ;
; 16                                          ; 1569                           ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 0.30) ; Number of LABs  (Total = 2816) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 86                             ;
; 1 Clock                            ; 463                            ;
; 1 Clock enable                     ; 175                            ;
; 1 Sync. clear                      ; 28                             ;
; 1 Sync. load                       ; 32                             ;
; 2 Clock enables                    ; 20                             ;
; 2 Clocks                           ; 38                             ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 12.98) ; Number of LABs  (Total = 2816) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 234                            ;
; 2                                            ; 77                             ;
; 3                                            ; 71                             ;
; 4                                            ; 57                             ;
; 5                                            ; 49                             ;
; 6                                            ; 68                             ;
; 7                                            ; 70                             ;
; 8                                            ; 72                             ;
; 9                                            ; 38                             ;
; 10                                           ; 60                             ;
; 11                                           ; 53                             ;
; 12                                           ; 68                             ;
; 13                                           ; 72                             ;
; 14                                           ; 139                            ;
; 15                                           ; 384                            ;
; 16                                           ; 967                            ;
; 17                                           ; 94                             ;
; 18                                           ; 37                             ;
; 19                                           ; 19                             ;
; 20                                           ; 6                              ;
; 21                                           ; 25                             ;
; 22                                           ; 26                             ;
; 23                                           ; 11                             ;
; 24                                           ; 12                             ;
; 25                                           ; 8                              ;
; 26                                           ; 15                             ;
; 27                                           ; 9                              ;
; 28                                           ; 10                             ;
; 29                                           ; 4                              ;
; 30                                           ; 3                              ;
; 31                                           ; 3                              ;
; 32                                           ; 55                             ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 8.22) ; Number of LABs  (Total = 2816) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 5                              ;
; 1                                               ; 402                            ;
; 2                                               ; 278                            ;
; 3                                               ; 190                            ;
; 4                                               ; 181                            ;
; 5                                               ; 79                             ;
; 6                                               ; 73                             ;
; 7                                               ; 88                             ;
; 8                                               ; 94                             ;
; 9                                               ; 148                            ;
; 10                                              ; 193                            ;
; 11                                              ; 135                            ;
; 12                                              ; 146                            ;
; 13                                              ; 106                            ;
; 14                                              ; 141                            ;
; 15                                              ; 146                            ;
; 16                                              ; 369                            ;
; 17                                              ; 32                             ;
; 18                                              ; 8                              ;
; 19                                              ; 0                              ;
; 20                                              ; 0                              ;
; 21                                              ; 1                              ;
; 22                                              ; 0                              ;
; 23                                              ; 0                              ;
; 24                                              ; 0                              ;
; 25                                              ; 0                              ;
; 26                                              ; 0                              ;
; 27                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 20.08) ; Number of LABs  (Total = 2816) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 26                             ;
; 2                                            ; 21                             ;
; 3                                            ; 56                             ;
; 4                                            ; 44                             ;
; 5                                            ; 34                             ;
; 6                                            ; 31                             ;
; 7                                            ; 26                             ;
; 8                                            ; 26                             ;
; 9                                            ; 21                             ;
; 10                                           ; 40                             ;
; 11                                           ; 59                             ;
; 12                                           ; 68                             ;
; 13                                           ; 48                             ;
; 14                                           ; 87                             ;
; 15                                           ; 78                             ;
; 16                                           ; 106                            ;
; 17                                           ; 216                            ;
; 18                                           ; 148                            ;
; 19                                           ; 120                            ;
; 20                                           ; 130                            ;
; 21                                           ; 106                            ;
; 22                                           ; 279                            ;
; 23                                           ; 114                            ;
; 24                                           ; 122                            ;
; 25                                           ; 107                            ;
; 26                                           ; 97                             ;
; 27                                           ; 98                             ;
; 28                                           ; 119                            ;
; 29                                           ; 86                             ;
; 30                                           ; 68                             ;
; 31                                           ; 54                             ;
; 32                                           ; 60                             ;
; 33                                           ; 35                             ;
; 34                                           ; 21                             ;
; 35                                           ; 25                             ;
; 36                                           ; 31                             ;
; 37                                           ; 9                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 23           ; 0            ; 23           ; 0            ; 0            ; 38        ; 23           ; 0            ; 38        ; 38        ; 0            ; 33           ; 0            ; 0            ; 10           ; 0            ; 33           ; 10           ; 0            ; 0            ; 3            ; 33           ; 0            ; 0            ; 0            ; 0            ; 0            ; 38        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 15           ; 38           ; 15           ; 38           ; 38           ; 0         ; 15           ; 38           ; 0         ; 0         ; 38           ; 5            ; 38           ; 38           ; 28           ; 38           ; 5            ; 28           ; 38           ; 38           ; 35           ; 5            ; 38           ; 38           ; 38           ; 38           ; 38           ; 0         ; 38           ; 38           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; h_sync_m           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; v_sync_m           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; red_m[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; red_m[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; red_m[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; red_m[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; red_m[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; red_m[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; red_m[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; red_m[7]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; green_m[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; green_m[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; green_m[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; green_m[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; green_m[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; green_m[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; green_m[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; green_m[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; blue_m[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; blue_m[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; blue_m[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; blue_m[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; blue_m[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; blue_m[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; blue_m[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; blue_m[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GSENSOR_CS_N       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GSENSOR_SCLK       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset_accel        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pixel_clk_m        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GSENSOR_SDI        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GSENSOR_SDO        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; buzzer1            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; buzzer2            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset_n_m          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset_RNG          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; shoot              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pause_toggle       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                                                    ; Destination Clock(s)                                                    ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------+
; pixel_clk_m,dsdproject:U3|movement_clock,shoot,dsdproject:U3|pause:PC|SoG                                                          ; pixel_clk_m,shoot,dsdproject:U3|pause:PC|SoG                            ; 7648.9            ;
; pixel_clk_m,shoot,dsdproject:U3|pause:PC|SoG                                                                                       ; pixel_clk_m,shoot,dsdproject:U3|pause:PC|SoG                            ; 6772.8            ;
; dsdproject:U3|movement_clock                                                                                                       ; pixel_clk_m,shoot,dsdproject:U3|pause:PC|SoG                            ; 3550.6            ;
; U1|altpll_component|auto_generated|pll1|clk[0]                                                                                     ; vga_controller:U2|disp_ena                                              ; 1108.8            ;
; pixel_clk_m,dsdproject:U3|movement_clock,shoot,dsdproject:U3|pause:PC|SoG,dsdproject:U3|\projectileMoveClock:proj_clock_counter[0] ; pixel_clk_m,shoot,dsdproject:U3|pause:PC|SoG                            ; 651.9             ;
; dsdproject:U3|\projectileMoveClock:proj_clock_counter[0]                                                                           ; pixel_clk_m,shoot,dsdproject:U3|pause:PC|SoG                            ; 558.0             ;
; reset_RNG,dsdproject:U3|RNG10:U1|Clock_Divider:U11|tmp,I/O                                                                         ; pixel_clk_m,shoot,dsdproject:U3|pause:PC|SoG                            ; 352.1             ;
; shoot                                                                                                                              ; dsdproject:U3|\projectileMoveClock:proj_clock_counter[0]                ; 308.1             ;
; pixel_clk_m,dsdproject:U3|movement_clock,shoot,dsdproject:U3|controller:MC|clock_x,dsdproject:U3|pause:PC|SoG                      ; pixel_clk_m,shoot,dsdproject:U3|pause:PC|SoG                            ; 267.6             ;
; pixel_clk_m,shoot,dsdproject:U3|pause:PC|SoG                                                                                       ; pixel_clk_m,shoot,dsdproject:U3|pause:PC|SoG,vga_controller:U2|disp_ena ; 256.7             ;
; U1|altpll_component|auto_generated|pll1|clk[0],dsdproject:U3|mountain_clk                                                          ; vga_controller:U2|disp_ena                                              ; 197.8             ;
+------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                               ;
+------------------------------------------------+--------------------------------------------------------+-------------------+
; Source Register                                ; Destination Register                                   ; Delay Added in ns ;
+------------------------------------------------+--------------------------------------------------------+-------------------+
; dsdproject:U3|controller:MC|clock_x            ; dsdproject:U3|controller:MC|clock_x                    ; 12.353            ;
; dsdproject:U3|controller:MC|clock_y            ; dsdproject:U3|controller:MC|clock_y                    ; 12.228            ;
; dsdproject:U3|movement_clock                   ; dsdproject:U3|movement_clock                           ; 12.212            ;
; dsdproject:U3|buzzer:B0|bz1_clk                ; dsdproject:U3|buzzer:B0|bz1_clk                        ; 12.154            ;
; dsdproject:U3|mountain_clk                     ; dsdproject:U3|mountain_clk                             ; 11.982            ;
; dsdproject:U3|pause:PC|pause~1                 ; dsdproject:U3|\SA:rst_Screen                           ; 11.165            ;
; dsdproject:U3|pause:PC|pause~_emulated         ; dsdproject:U3|\SA:rst_Screen                           ; 11.165            ;
; dsdproject:U3|pause:PC|SoG                     ; dsdproject:U3|\SA:rst_Screen                           ; 11.165            ;
; shoot                                          ; dsdproject:U3|\SA:rst_Screen                           ; 11.165            ;
; vga_controller:U2|disp_ena                     ; dsdproject:U3|mountain_clk                             ; 10.270            ;
; reset_RNG                                      ; dsdproject:U3|buzzer:B0|\buzzer1_clock:RNG_instance[5] ; 9.808             ;
; dsdproject:U3|aliens[5].min_p[1]               ; dsdproject:U3|aliens[5].hs1                            ; 8.894             ;
; vga_controller:U2|row[0]                       ; dsdproject:U3|colorconcat[7]                           ; 8.873             ;
; dsdproject:U3|\Move_CLK:movement_counter[10]   ; dsdproject:U3|movement_clock                           ; 8.859             ;
; dsdproject:U3|aliens[7].min_p[2]               ; dsdproject:U3|aliens[7].hs1                            ; 8.803             ;
; dsdproject:U3|aliens[5].min_p[3]               ; dsdproject:U3|aliens[5].hs1                            ; 8.745             ;
; dsdproject:U3|aliens[7].min_p[1]               ; dsdproject:U3|aliens[7].hs1                            ; 8.703             ;
; dsdproject:U3|\Move_CLK:movement_counter[12]   ; dsdproject:U3|movement_clock                           ; 8.686             ;
; dsdproject:U3|\Move_CLK:movement_counter[11]   ; dsdproject:U3|movement_clock                           ; 8.662             ;
; dsdproject:U3|aliens[7].min_p[3]               ; dsdproject:U3|aliens[7].hs1                            ; 8.658             ;
; dsdproject:U3|\Move_CLK:movement_counter[7]    ; dsdproject:U3|movement_clock                           ; 8.579             ;
; dsdproject:U3|RNG10:U1|PRNG10[6]~_emulated     ; dsdproject:U3|buzzer:B0|\buzzer1_clock:RNG_instance[5] ; 8.576             ;
; dsdproject:U3|RNG10:U1|LFSR31:U7|Currstate[30] ; dsdproject:U3|buzzer:B0|\buzzer1_clock:RNG_instance[5] ; 8.530             ;
; dsdproject:U3|\Move_CLK:movement_counter[6]    ; dsdproject:U3|movement_clock                           ; 8.512             ;
; dsdproject:U3|\Move_CLK:movement_counter[8]    ; dsdproject:U3|movement_clock                           ; 8.509             ;
; dsdproject:U3|\Move_CLK:movement_counter[9]    ; dsdproject:U3|movement_clock                           ; 8.507             ;
; dsdproject:U3|\Move_CLK:movement_counter[5]    ; dsdproject:U3|movement_clock                           ; 8.493             ;
; dsdproject:U3|\Move_CLK:movement_counter[4]    ; dsdproject:U3|movement_clock                           ; 8.432             ;
; dsdproject:U3|aliens[4].min_p[1]               ; dsdproject:U3|aliens[4].hs1                            ; 8.430             ;
; dsdproject:U3|\Move_CLK:movement_counter[3]    ; dsdproject:U3|movement_clock                           ; 8.413             ;
; dsdproject:U3|RNG10:U1|PRNG10[7]~_emulated     ; dsdproject:U3|buzzer:B0|\buzzer1_clock:RNG_instance[6] ; 8.410             ;
; dsdproject:U3|RNG10:U1|PRNG10[3]~_emulated     ; dsdproject:U3|buzzer:B0|\buzzer1_clock:RNG_instance[5] ; 8.402             ;
; dsdproject:U3|aliens[4].min_p[3]               ; dsdproject:U3|aliens[4].hs1                            ; 8.395             ;
; dsdproject:U3|RNG10:U1|PRNG10[4]~_emulated     ; dsdproject:U3|buzzer:B0|\buzzer1_clock:RNG_instance[5] ; 8.376             ;
; dsdproject:U3|aliens[5].min_p[2]               ; dsdproject:U3|aliens[5].hs1                            ; 8.351             ;
; dsdproject:U3|RNG10:U1|LFSR13:U4|Currstate[12] ; dsdproject:U3|buzzer:B0|\buzzer1_clock:RNG_instance[5] ; 8.350             ;
; dsdproject:U3|\Move_CLK:movement_counter[1]    ; dsdproject:U3|movement_clock                           ; 8.345             ;
; dsdproject:U3|RNG10:U1|PRNG10[5]~_emulated     ; dsdproject:U3|buzzer:B0|\buzzer1_clock:RNG_instance[5] ; 8.332             ;
; dsdproject:U3|aliens[4].min_p[2]               ; dsdproject:U3|aliens[4].hs1                            ; 8.314             ;
; dsdproject:U3|\Move_CLK:movement_counter[13]   ; dsdproject:U3|movement_clock                           ; 8.270             ;
; dsdproject:U3|RNG10:U1|LFSR61:U8|Currstate[60] ; dsdproject:U3|buzzer:B0|\buzzer1_clock:RNG_instance[6] ; 8.215             ;
; dsdproject:U3|RNG10:U1|LFSR17:U5|Currstate[16] ; dsdproject:U3|buzzer:B0|\buzzer1_clock:RNG_instance[5] ; 8.195             ;
; dsdproject:U3|RNG10:U1|LFSR19:U6|Currstate[18] ; dsdproject:U3|buzzer:B0|\buzzer1_clock:RNG_instance[5] ; 8.154             ;
; dsdproject:U3|mountain_counter[31]             ; dsdproject:U3|mountain_height[31]                      ; 8.097             ;
; dsdproject:U3|mountain_counter[30]             ; dsdproject:U3|mountain_height[31]                      ; 8.097             ;
; dsdproject:U3|mountain_counter[29]             ; dsdproject:U3|mountain_height[31]                      ; 8.097             ;
; dsdproject:U3|mountain_counter[28]             ; dsdproject:U3|mountain_height[31]                      ; 8.097             ;
; dsdproject:U3|mountain_counter[27]             ; dsdproject:U3|mountain_height[31]                      ; 8.097             ;
; dsdproject:U3|mountain_counter[26]             ; dsdproject:U3|mountain_height[31]                      ; 8.097             ;
; dsdproject:U3|mountain_counter[25]             ; dsdproject:U3|mountain_height[31]                      ; 8.097             ;
; dsdproject:U3|mountain_counter[24]             ; dsdproject:U3|mountain_height[31]                      ; 8.097             ;
; dsdproject:U3|mountain_counter[23]             ; dsdproject:U3|mountain_height[31]                      ; 8.097             ;
; dsdproject:U3|mountain_counter[22]             ; dsdproject:U3|mountain_height[31]                      ; 8.097             ;
; dsdproject:U3|mountain_counter[21]             ; dsdproject:U3|mountain_height[31]                      ; 8.097             ;
; dsdproject:U3|mountain_counter[20]             ; dsdproject:U3|mountain_height[31]                      ; 8.097             ;
; dsdproject:U3|mountain_counter[19]             ; dsdproject:U3|mountain_height[31]                      ; 8.097             ;
; dsdproject:U3|mountain_counter[18]             ; dsdproject:U3|mountain_height[31]                      ; 8.097             ;
; dsdproject:U3|mountain_counter[17]             ; dsdproject:U3|mountain_height[31]                      ; 8.097             ;
; dsdproject:U3|mountain_counter[16]             ; dsdproject:U3|mountain_height[31]                      ; 8.097             ;
; dsdproject:U3|mountain_counter[15]             ; dsdproject:U3|mountain_height[31]                      ; 8.097             ;
; dsdproject:U3|mountain_counter[14]             ; dsdproject:U3|mountain_height[31]                      ; 8.097             ;
; dsdproject:U3|mountain_counter[13]             ; dsdproject:U3|mountain_height[31]                      ; 8.097             ;
; dsdproject:U3|mountain_counter[12]             ; dsdproject:U3|mountain_height[31]                      ; 8.097             ;
; dsdproject:U3|mountain_counter[11]             ; dsdproject:U3|mountain_height[31]                      ; 8.097             ;
; dsdproject:U3|mountain_counter[10]             ; dsdproject:U3|mountain_height[31]                      ; 8.097             ;
; dsdproject:U3|mountain_counter[9]              ; dsdproject:U3|mountain_height[31]                      ; 8.097             ;
; dsdproject:U3|mountain_counter[8]              ; dsdproject:U3|mountain_height[31]                      ; 8.097             ;
; dsdproject:U3|mountain_counter[7]              ; dsdproject:U3|mountain_height[31]                      ; 8.097             ;
; dsdproject:U3|mountain_counter[6]              ; dsdproject:U3|mountain_height[31]                      ; 8.097             ;
; dsdproject:U3|mountain_counter[5]              ; dsdproject:U3|mountain_height[31]                      ; 8.097             ;
; dsdproject:U3|mountain_counter[4]              ; dsdproject:U3|mountain_height[31]                      ; 8.097             ;
; dsdproject:U3|mountain_counter[3]              ; dsdproject:U3|mountain_height[31]                      ; 8.097             ;
; dsdproject:U3|mountain_counter[2]              ; dsdproject:U3|mountain_height[31]                      ; 8.097             ;
; dsdproject:U3|mountain_counter[1]              ; dsdproject:U3|mountain_height[31]                      ; 8.097             ;
; dsdproject:U3|mountain_counter[0]              ; dsdproject:U3|mountain_height[31]                      ; 8.097             ;
; vga_controller:U2|column[9]                    ; dsdproject:U3|mountain_height[31]                      ; 8.097             ;
; vga_controller:U2|column[8]                    ; dsdproject:U3|mountain_height[31]                      ; 8.097             ;
; vga_controller:U2|column[7]                    ; dsdproject:U3|mountain_height[31]                      ; 8.097             ;
; vga_controller:U2|column[6]                    ; dsdproject:U3|mountain_height[31]                      ; 8.097             ;
; vga_controller:U2|column[5]                    ; dsdproject:U3|mountain_height[31]                      ; 8.097             ;
; vga_controller:U2|column[4]                    ; dsdproject:U3|mountain_height[31]                      ; 8.097             ;
; vga_controller:U2|column[3]                    ; dsdproject:U3|mountain_height[31]                      ; 8.097             ;
; vga_controller:U2|column[2]                    ; dsdproject:U3|mountain_height[31]                      ; 8.097             ;
; vga_controller:U2|column[1]                    ; dsdproject:U3|mountain_height[31]                      ; 8.097             ;
; vga_controller:U2|column[0]                    ; dsdproject:U3|mountain_height[31]                      ; 8.097             ;
; dsdproject:U3|RNG10:U1|PRNG10[0]~_emulated     ; dsdproject:U3|aliens[3].size[0]                        ; 8.039             ;
; dsdproject:U3|aliens[6].min_p[2]               ; dsdproject:U3|aliens[6].hs1                            ; 7.982             ;
; dsdproject:U3|RNG10:U1|LFSR3:U1|Currstate[2]   ; dsdproject:U3|aliens[3].size[0]                        ; 7.976             ;
; dsdproject:U3|\Move_CLK:movement_counter[2]    ; dsdproject:U3|movement_clock                           ; 7.933             ;
; dsdproject:U3|RNG10:U1|PRNG10[6]~17            ; dsdproject:U3|buzzer:B0|\buzzer1_clock:RNG_instance[5] ; 7.922             ;
; dsdproject:U3|aliens[6].min_p[3]               ; dsdproject:U3|aliens[6].hs1                            ; 7.892             ;
; dsdproject:U3|RNG10:U1|PRNG10[8]~_emulated     ; dsdproject:U3|aliens[9].size[1]                        ; 7.877             ;
; dsdproject:U3|\Move_CLK:movement_counter[0]    ; dsdproject:U3|movement_clock                           ; 7.853             ;
; dsdproject:U3|aliens[10].tsls[31]              ; dsdproject:U3|aliens[10].hs1                           ; 7.771             ;
; dsdproject:U3|RNG10:U1|PRNG10[7]~21            ; dsdproject:U3|buzzer:B0|\buzzer1_clock:RNG_instance[6] ; 7.760             ;
; dsdproject:U3|\Move_CLK:movement_counter[14]   ; dsdproject:U3|movement_clock                           ; 7.755             ;
; dsdproject:U3|RNG10:U1|PRNG10[3]~5             ; dsdproject:U3|buzzer:B0|\buzzer1_clock:RNG_instance[5] ; 7.754             ;
; dsdproject:U3|RNG10:U1|PRNG10[4]~9             ; dsdproject:U3|buzzer:B0|\buzzer1_clock:RNG_instance[5] ; 7.725             ;
; dsdproject:U3|RNG10:U1|PRNG10[5]~13            ; dsdproject:U3|buzzer:B0|\buzzer1_clock:RNG_instance[5] ; 7.678             ;
; dsdproject:U3|RNG10:U1|LFSR89:U9|Currstate[88] ; dsdproject:U3|aliens[9].size[1]                        ; 7.673             ;
+------------------------------------------------+--------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20032): Parallel compilation is enabled and will use up to 8 processors
Info (119006): Selected device 10M50DAF484C6GES for design "DSDProject"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "vga_pll_25_175:U1|altpll:altpll_component|vga_pll_25_175_altpll:auto_generated|pll1" as MAX 10 PLL type File: D:/Documents/GitHub/DSDProject/db/vga_pll_25_175_altpll.v Line: 44
    Info (15099): Implementing clock multiplication of 74, clock division of 147, and phase shift of 0 degrees (0 ps) for vga_pll_25_175:U1|altpll:altpll_component|vga_pll_25_175_altpll:auto_generated|wire_pll1_clk[0] port File: D:/Documents/GitHub/DSDProject/db/vga_pll_25_175_altpll.v Line: 44
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location L4
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location M5
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 15 pins of 38 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Warning (335093): The Timing Analyzer is analyzing 54 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DSDProject.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Warning (332125): Found combinational loop of 2 nodes File: D:/Documents/GitHub/DSDProject/dsdproject.vhd Line: 107
    Warning (332126): Node "U3|projectile_clock~0|combout"
    Warning (332126): Node "U3|projectile_clock~0|datac"
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: U3|PC|pause~2  from: datac  to: combout
    Info (332098): Cell: U3|projectile_clock~0  from: datad  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node pixel_clk_m~input (placed in PIN P11 (CLK7p, DIFFIO_TX_RX_B20p, DIFFOUT_B20p, High_Speed)) File: D:/Documents/GitHub/DSDProject/vga_top_level.vhd Line: 21
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node dsdproject:U3|\projectileMoveClock:proj_clock_counter[1]
        Info (176357): Destination node dsdproject:U3|\projectileMoveClock:proj_clock_counter[2]
        Info (176357): Destination node dsdproject:U3|\projectileMoveClock:proj_clock_counter[3]
        Info (176357): Destination node dsdproject:U3|\projectileMoveClock:proj_clock_counter[4]
        Info (176357): Destination node dsdproject:U3|\projectileMoveClock:proj_clock_counter[5]
        Info (176357): Destination node dsdproject:U3|\projectileMoveClock:proj_clock_counter[6]
        Info (176357): Destination node dsdproject:U3|\projectileMoveClock:proj_clock_counter[7]
        Info (176357): Destination node dsdproject:U3|\projectileMoveClock:proj_clock_counter[8]
        Info (176357): Destination node dsdproject:U3|\projectileMoveClock:proj_clock_counter[9]
        Info (176357): Destination node dsdproject:U3|\projectileMoveClock:proj_clock_counter[10]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node vga_pll_25_175:U1|altpll:altpll_component|vga_pll_25_175_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: D:/Documents/GitHub/DSDProject/db/vga_pll_25_175_altpll.v Line: 78
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node reset_RNG~input (placed in PIN M8 (CLK1n, DIFFIO_RX_L36n, DIFFOUT_L36n, High_Speed)) File: D:/Documents/GitHub/DSDProject/vga_top_level.vhd Line: 39
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node dsdproject:U3|RNG10:U1|PRNG10[5]~14 File: D:/Documents/GitHub/DSDProject/RNG10/RNG10.vhd Line: 105
        Info (176357): Destination node dsdproject:U3|RNG10:U1|PRNG10[4]~10 File: D:/Documents/GitHub/DSDProject/RNG10/RNG10.vhd Line: 105
        Info (176357): Destination node dsdproject:U3|RNG10:U1|PRNG10[3]~6 File: D:/Documents/GitHub/DSDProject/RNG10/RNG10.vhd Line: 105
        Info (176357): Destination node dsdproject:U3|RNG10:U1|PRNG10[2]~2 File: D:/Documents/GitHub/DSDProject/RNG10/RNG10.vhd Line: 105
        Info (176357): Destination node dsdproject:U3|RNG10:U1|PRNG10[8]~26 File: D:/Documents/GitHub/DSDProject/RNG10/RNG10.vhd Line: 105
        Info (176357): Destination node dsdproject:U3|RNG10:U1|PRNG10[7]~22 File: D:/Documents/GitHub/DSDProject/RNG10/RNG10.vhd Line: 105
        Info (176357): Destination node dsdproject:U3|RNG10:U1|PRNG10[6]~18 File: D:/Documents/GitHub/DSDProject/RNG10/RNG10.vhd Line: 105
        Info (176357): Destination node dsdproject:U3|RNG10:U1|PRNG10[9]~30 File: D:/Documents/GitHub/DSDProject/RNG10/RNG10.vhd Line: 105
        Info (176357): Destination node dsdproject:U3|RNG10:U1|PRNG10[1]~34 File: D:/Documents/GitHub/DSDProject/RNG10/RNG10.vhd Line: 105
        Info (176357): Destination node dsdproject:U3|RNG10:U1|PRNG10[0]~38 File: D:/Documents/GitHub/DSDProject/RNG10/RNG10.vhd Line: 105
Info (176353): Automatically promoted node dsdproject:U3|pause:PC|pauseClk  File: D:/Documents/GitHub/DSDProject/components/pause.vhdl Line: 12
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node dsdproject:U3|projectile_clock~0  File: D:/Documents/GitHub/DSDProject/dsdproject.vhd Line: 107
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node dsdproject:U3|projectile_clock~0 File: D:/Documents/GitHub/DSDProject/dsdproject.vhd Line: 107
Info (176353): Automatically promoted node dsdproject:U3|movement_clock  File: D:/Documents/GitHub/DSDProject/dsdproject.vhd Line: 106
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node dsdproject:U3|movement_clock~0 File: D:/Documents/GitHub/DSDProject/dsdproject.vhd Line: 106
Info (176353): Automatically promoted node dsdproject:U3|RNG10:U1|Clock_Divider:U11|tmp  File: D:/Documents/GitHub/DSDProject/RNG10/RNG10.vhd Line: 151
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node dsdproject:U3|RNG10:U1|Clock_Divider:U11|tmp~0 File: D:/Documents/GitHub/DSDProject/RNG10/RNG10.vhd Line: 151
Info (176353): Automatically promoted node vga_controller:U2|disp_ena  File: D:/Documents/GitHub/DSDProject/vga_controller.vhd Line: 45
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node dsdproject:U3|mountain_counter[31] File: D:/Documents/GitHub/DSDProject/dsdproject.vhd Line: 255
        Info (176357): Destination node dsdproject:U3|mountain_counter[30] File: D:/Documents/GitHub/DSDProject/dsdproject.vhd Line: 255
        Info (176357): Destination node dsdproject:U3|mountain_counter[29] File: D:/Documents/GitHub/DSDProject/dsdproject.vhd Line: 255
        Info (176357): Destination node dsdproject:U3|mountain_counter[28] File: D:/Documents/GitHub/DSDProject/dsdproject.vhd Line: 255
        Info (176357): Destination node dsdproject:U3|mountain_counter[27] File: D:/Documents/GitHub/DSDProject/dsdproject.vhd Line: 255
        Info (176357): Destination node dsdproject:U3|mountain_counter[26] File: D:/Documents/GitHub/DSDProject/dsdproject.vhd Line: 255
        Info (176357): Destination node dsdproject:U3|mountain_counter[25] File: D:/Documents/GitHub/DSDProject/dsdproject.vhd Line: 255
        Info (176357): Destination node dsdproject:U3|mountain_counter[24] File: D:/Documents/GitHub/DSDProject/dsdproject.vhd Line: 255
        Info (176357): Destination node dsdproject:U3|mountain_counter[23] File: D:/Documents/GitHub/DSDProject/dsdproject.vhd Line: 255
        Info (176357): Destination node dsdproject:U3|mountain_counter[22] File: D:/Documents/GitHub/DSDProject/dsdproject.vhd Line: 255
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node dsdproject:U3|mountain_clk  File: D:/Documents/GitHub/DSDProject/dsdproject.vhd Line: 105
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node dsdproject:U3|mountain_clk~0 File: D:/Documents/GitHub/DSDProject/dsdproject.vhd Line: 105
Info (176353): Automatically promoted node dsdproject:U3|buzzer:B0|bz1_clk  File: D:/Documents/GitHub/DSDProject/components/buzzer.vhdl Line: 18
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node dsdproject:U3|buzzer:B0|bz1_clk~1 File: D:/Documents/GitHub/DSDProject/components/buzzer.vhdl Line: 18
Info (176353): Automatically promoted node dsdproject:U3|controller:MC|clock_x  File: D:/Documents/GitHub/DSDProject/components/player_movement.vhdl Line: 36
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node dsdproject:U3|controller:MC|clock_x~0 File: D:/Documents/GitHub/DSDProject/components/player_movement.vhdl Line: 36
Info (176353): Automatically promoted node dsdproject:U3|controller:MC|clock_y  File: D:/Documents/GitHub/DSDProject/components/player_movement.vhdl Line: 37
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node dsdproject:U3|controller:MC|clock_y~0 File: D:/Documents/GitHub/DSDProject/components/player_movement.vhdl Line: 37
Info (176353): Automatically promoted node reset_n_m~input (placed in PIN N15 (CLK2n, DIFFIO_RX_R38n, DIFFOUT_R38n, High_Speed)) File: D:/Documents/GitHub/DSDProject/vga_top_level.vhd Line: 22
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 13 (unused VREF, 2.5V VCCIO, 1 input, 12 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 1B does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 2.5V VCCIO pins. 12 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 2.5V VCCIO pins. 4 total pin(s) used --  44 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 2.5V VCCIO pins. 6 total pin(s) used --  42 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  59 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  50 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  32 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:38
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:21
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:04:06
Info (170193): Fitter routing operations beginning
Info (170089): 2e+04 ns of routing delay (approximately 21.0% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 42% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 81% of the available device resources in the region that extends from location X33_Y11 to location X44_Y21
Info (188005): Design requires adding a large amount of routing delay for some signals to meet hold time requirements, and there is an excessive demand for the available routing resources. The Fitter is reducing the routing delays of some signals to help the routing algorithm converge, but doing so may cause hold time failures. For more information, refer to the "Estimated Delay Added for Hold Timing" section in the Fitter report.
Warning (16684): The router is trying to resolve an exceedingly large amount of congestion. At the moment, it predicts long routing run time and/or significant setup or hold timing failures. Congestion details can be found in the Chip Planner.
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:31:19
Info (11888): Total time spent on timing analysis during the Fitter is 199.02 seconds.
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 10M50DAF484C6GES are preliminary
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 10M50DAF484C6GES are preliminary
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:01:05
Warning (169064): Following 5 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin pixel_clk_m has a permanently disabled output enable File: D:/Documents/GitHub/DSDProject/vga_top_level.vhd Line: 21
    Info (169065): Pin GSENSOR_SDI has a permanently enabled output enable File: D:/Documents/GitHub/DSDProject/vga_top_level.vhd Line: 35
    Info (169065): Pin GSENSOR_SDO has a permanently disabled output enable File: D:/Documents/GitHub/DSDProject/vga_top_level.vhd Line: 36
    Info (169065): Pin buzzer1 has a permanently enabled output enable File: D:/Documents/GitHub/DSDProject/vga_top_level.vhd Line: 44
    Info (169065): Pin buzzer2 has a permanently disabled output enable File: D:/Documents/GitHub/DSDProject/vga_top_level.vhd Line: 45
Info (144001): Generated suppressed messages file D:/Documents/GitHub/DSDProject/output_files/DSDProject.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 12 warnings
    Info: Peak virtual memory: 6440 megabytes
    Info: Processing ended: Fri Nov 17 16:37:31 2023
    Info: Elapsed time: 00:38:15
    Info: Total CPU time (on all processors): 00:58:56


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Documents/GitHub/DSDProject/output_files/DSDProject.fit.smsg.


