# [[Unike267](https://github.com/Unike267)] EJERCICIOS COSIMULACIÓN
---
---

- **Universidad**: UPV-EHU.
- **Master**: Sistemas electrónicos avanzados, [[SIEAV](https://github.com/umarcor/SIEAV)].
- **Asignatura**: Cosimulación para la verificación de sistemas sobre FPGAs.
- **Alumno**: Unai S.

---
---

### Síntesis del diseño:

Se sintetiza el diseño en VHDL en la FPGA ICE 40 de Lattice (placa Alhambra II) mediante [[yosys](https://github.com/YosysHQ/yosys)] con el plugin [[ghdl-yosys-plugin](https://github.com/ghdl/ghdl-yosys-plugin)].

Se muestra una demo de funcionamiento en el siguiente [[video](https://www.youtube.com/watch?v=B9bsUBxZJLg&t=1s)].




