PROT_BITS_OFFS,VAR_0
WREG32,FUNC_0
goya_init_dma_protection_bits,FUNC_1
goya_init_mme_protection_bits,FUNC_2
goya_init_tpc_protection_bits,FUNC_3
goya_pb_set_block,FUNC_4
mmPCIE_AUX_BASE,VAR_1
mmPCIE_CORE_BASE,VAR_2
mmPCIE_DB_CFG_BASE,VAR_3
mmPCIE_DB_CMD_BASE,VAR_4
mmPCIE_DB_RSV_BASE,VAR_5
mmPCIE_PHY_BASE,VAR_6
mmPCIE_WRAP_BASE,VAR_7
mmPCI_NRTR_BASE,VAR_8
mmPCI_RD_REGULATOR_BASE,VAR_9
mmPCI_WR_REGULATOR_BASE,VAR_10
mmSRAM_Y0_X0_BANK_BASE,VAR_11
mmSRAM_Y0_X0_RTR_BASE,VAR_12
mmSRAM_Y0_X1_BANK_BASE,VAR_13
mmSRAM_Y0_X1_RTR_BASE,VAR_14
mmSRAM_Y0_X2_BANK_BASE,VAR_15
mmSRAM_Y0_X2_RTR_BASE,VAR_16
mmSRAM_Y0_X3_BANK_BASE,VAR_17
mmSRAM_Y0_X3_RTR_BASE,VAR_18
mmSRAM_Y0_X4_BANK_BASE,VAR_19
mmSRAM_Y0_X4_RTR_BASE,VAR_20
mmSRAM_Y1_X0_BANK_BASE,VAR_21
mmSRAM_Y1_X0_RTR_BASE,VAR_22
mmSRAM_Y1_X1_BANK_BASE,VAR_23
mmSRAM_Y1_X1_RTR_BASE,VAR_24
mmSRAM_Y1_X2_BANK_BASE,VAR_25
mmSRAM_Y1_X2_RTR_BASE,VAR_26
mmSRAM_Y1_X3_BANK_BASE,VAR_27
mmSRAM_Y1_X3_RTR_BASE,VAR_28
mmSRAM_Y1_X4_BANK_BASE,VAR_29
mmSRAM_Y1_X4_RTR_BASE,VAR_30
mmSRAM_Y2_X0_BANK_BASE,VAR_31
mmSRAM_Y2_X0_RTR_BASE,VAR_32
mmSRAM_Y2_X1_BANK_BASE,VAR_33
mmSRAM_Y2_X1_RTR_BASE,VAR_34
mmSRAM_Y2_X2_BANK_BASE,VAR_35
mmSRAM_Y2_X2_RTR_BASE,VAR_36
mmSRAM_Y2_X3_BANK_BASE,VAR_37
mmSRAM_Y2_X3_RTR_BASE,VAR_38
mmSRAM_Y2_X4_BANK_BASE,VAR_39
mmSRAM_Y2_X4_RTR_BASE,VAR_40
mmSRAM_Y3_X0_BANK_BASE,VAR_41
mmSRAM_Y3_X0_RTR_BASE,VAR_42
mmSRAM_Y3_X1_BANK_BASE,VAR_43
mmSRAM_Y3_X1_RTR_BASE,VAR_44
mmSRAM_Y3_X2_BANK_BASE,VAR_45
mmSRAM_Y3_X2_RTR_BASE,VAR_46
mmSRAM_Y3_X3_BANK_BASE,VAR_47
mmSRAM_Y3_X3_RTR_BASE,VAR_48
mmSRAM_Y3_X4_BANK_BASE,VAR_49
mmSRAM_Y3_X4_RTR_BASE,VAR_50
mmSRAM_Y4_X0_BANK_BASE,VAR_51
mmSRAM_Y4_X0_RTR_BASE,VAR_52
mmSRAM_Y4_X1_BANK_BASE,VAR_53
mmSRAM_Y4_X1_RTR_BASE,VAR_54
mmSRAM_Y4_X2_BANK_BASE,VAR_55
mmSRAM_Y4_X2_RTR_BASE,VAR_56
mmSRAM_Y4_X3_BANK_BASE,VAR_57
mmSRAM_Y4_X3_RTR_BASE,VAR_58
mmSRAM_Y4_X4_BANK_BASE,VAR_59
mmSRAM_Y4_X4_RTR_BASE,VAR_60
mmSRAM_Y5_X0_BANK_BASE,VAR_61
mmSRAM_Y5_X0_RTR_BASE,VAR_62
mmSRAM_Y5_X1_BANK_BASE,VAR_63
mmSRAM_Y5_X1_RTR_BASE,VAR_64
mmSRAM_Y5_X2_BANK_BASE,VAR_65
mmSRAM_Y5_X2_RTR_BASE,VAR_66
mmSRAM_Y5_X3_BANK_BASE,VAR_67
mmSRAM_Y5_X3_RTR_BASE,VAR_68
mmSRAM_Y5_X4_BANK_BASE,VAR_69
mmSRAM_Y5_X4_RTR_BASE,VAR_70
mmTPC0_NRTR_BASE,VAR_71
mmTPC_PLL_BASE,VAR_72
mmTPC_PLL_CLK_RLX_0,VAR_73
goya_init_protection_bits,FUNC_5
hdev,VAR_74
pb_addr,VAR_75
mask,VAR_76
word_offset,VAR_77
