# verilog_auto_gen
根据 Excel 自动生成 verilog 代码。
## 特点
1. 不用输入繁多的标记
2. 根据选择生成不同类型代码
3. 漂亮的格式
4. 到位的注释

## 功能描述
### 代码生成
1. 整个文件自动生成
2. parameter 自动生成
3. io 接口自动生成
4. 模块自动例化
5. 模块接口自动生成并赋值
6. 删除自动生成代码
7. 代码按变量名自动排序
8. 各类正则表达式
### 格式处理
1. 自动对齐
2. 删除文件尾多余空行
3. 删除行尾多余空格
4. 将文件转换为 unix 格式 (防止出现 ^M 乱码)

## 程序流程
1. 读入文件列表和控制位
2. 读入 Excel 并存储为原始表格
	* 控制读取 Excel 文件的列范围
3. 数据检测
	1. 去除空行
	2. 检测不合格数据
	3. 如果存在不合格数据, 退出程序并打印信息
	备注:
		* 列名可以修改, 但各列位置必须不动
		* 不合格数据: 
			* 模块 port 相关数据:
				1. 在必须出现数据的地方没有出现数据
				2. 在某一列中出现了不属于该列的数据形式 (打印)
			* 链接表相关数据:
				1. 在不该出现数据的地方出现了数据
				2. 没有找到子模块名对应的模块 port
				3. 子模块例化格式错误, 如缺少'--'
				4. 子模块特定连线原变量名字错误, 如变量不属于该子模块 port
			* 正则表达式相关数据:
				1. 在不该出现数据的地方出现了数据, 在必须出现数据的地方没有出现数据
				2. 正则表达式格式错误, 如缺少'--', 或者正则表达式没法被 re 库识别
如何分割 Excel 文件? 空行问题
如何确定正则表达式的行数?
4. 数据整理


