

================================================================
== Vivado HLS Report for 'pointwise_conv_2d_cl_array_array_ap_fixed_8_2_0_0_0_4u_config51_s'
================================================================
* Date:           Tue Jul 30 11:22:08 2024

* Version:        2019.2 (Build 2704478 on Wed Nov 06 22:10:23 MST 2019)
* Project:        myproject_prj
* Solution:       solution1
* Product family: virtexuplus
* Target device:  xcvu9p-flga2577-2-e


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+---------+----------+------------+
    |  Clock |  Target | Estimated| Uncertainty|
    +--------+---------+----------+------------+
    |ap_clk  | 2.78 ns | 2.404 ns |   0.35 ns  |
    +--------+---------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+-----------+-----------+------+------+---------+
    |  Latency (cycles) |   Latency (absolute)  |   Interval  | Pipeline|
    |   min   |   max   |    min    |    max    |  min |  max |   Type  |
    +---------+---------+-----------+-----------+------+------+---------+
    |     4101|     4101| 11.393 us | 11.393 us |  4101|  4101|   none  |
    +---------+---------+-----------+-----------+------+------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +----------------------------------+---------+---------+----------+-----------+-----------+------+----------+
        |                                  |  Latency (cycles) | Iteration|  Initiation Interval  | Trip |          |
        |             Loop Name            |   min   |   max   |  Latency |  achieved |   target  | Count| Pipelined|
        +----------------------------------+---------+---------+----------+-----------+-----------+------+----------+
        |- ReadInputHeight_ReadInputWidth  |     4099|     4099|         5|          1|          1|  4096|    yes   |
        +----------------------------------+---------+---------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+---------------------+---------+-------+---------+---------+-----+
|         Name        | BRAM_18K| DSP48E|    FF   |   LUT   | URAM|
+---------------------+---------+-------+---------+---------+-----+
|DSP                  |        -|      -|        -|        -|    -|
|Expression           |        -|      0|        0|     1231|    -|
|FIFO                 |        -|      -|        -|        -|    -|
|Instance             |        -|      -|        -|        -|    -|
|Memory               |        -|      -|        -|        -|    -|
|Multiplexer          |        -|      -|        -|      138|    -|
|Register             |        0|      -|      327|       32|    -|
+---------------------+---------+-------+---------+---------+-----+
|Total                |        0|      0|      327|     1401|    0|
+---------------------+---------+-------+---------+---------+-----+
|Available SLR        |     1440|   2280|   788160|   394080|  320|
+---------------------+---------+-------+---------+---------+-----+
|Utilization SLR (%)  |        0|      0|    ~0   |    ~0   |    0|
+---------------------+---------+-------+---------+---------+-----+
|Available            |     4320|   6840|  2364480|  1182240|  960|
+---------------------+---------+-------+---------+---------+-----+
|Utilization (%)      |        0|      0|    ~0   |    ~0   |    0|
+---------------------+---------+-------+---------+---------+-----+

+ Detail: 
    * Instance: 
    N/A

    * DSP48E: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +----------------------------------+----------+-------+---+----+------------+------------+
    |           Variable Name          | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +----------------------------------+----------+-------+---+----+------------+------------+
    |mul_ln1118_1_fu_293_p2            |     *    |      0|  0|  40|           5|           8|
    |mul_ln1118_2_fu_296_p2            |     *    |      0|  0|  40|           5|           8|
    |mul_ln1118_3_fu_303_p2            |     *    |      0|  0|  40|           7|           8|
    |mul_ln1118_4_fu_306_p2            |     *    |      0|  0|  40|           6|           8|
    |mul_ln1118_5_fu_300_p2            |     *    |      0|  0|  40|           6|           8|
    |mul_ln1118_6_fu_305_p2            |     *    |      0|  0|  40|           7|           8|
    |mul_ln1118_fu_292_p2              |     *    |      0|  0|  40|           6|           8|
    |acc_0_V_1_fu_1505_p2              |     +    |      0|  0|  15|          15|          15|
    |acc_0_V_fu_1466_p2                |     +    |      0|  0|  18|          14|          14|
    |acc_1_V_fu_891_p2                 |     +    |      0|  0|  18|           7|           7|
    |acc_2_V_fu_1543_p2                |     +    |      0|  0|  18|          14|          14|
    |acc_3_V_1_fu_1549_p2              |     +    |      0|  0|  18|          14|          14|
    |acc_3_V_fu_1494_p2                |     +    |      0|  0|  18|          14|          14|
    |add_ln106_fu_811_p2               |     +    |      0|  0|  13|          13|           1|
    |add_ln1118_1_fu_1110_p2           |     +    |      0|  0|  14|          14|          14|
    |add_ln1118_fu_967_p2              |     +    |      0|  0|  11|          11|          11|
    |add_ln1192_10_fu_1336_p2          |     +    |      0|  0|  18|           2|           2|
    |add_ln1192_11_fu_1342_p2          |     +    |      0|  0|  18|           2|           2|
    |add_ln1192_12_fu_1488_p2          |     +    |      0|  0|  18|          14|          14|
    |add_ln1192_14_fu_1499_p2          |     +    |      0|  0|  14|          14|          14|
    |add_ln1192_16_fu_1514_p2          |     +    |      0|  0|  18|          14|          14|
    |add_ln1192_17_fu_1348_p2          |     +    |      0|  0|  18|           7|           7|
    |add_ln1192_18_fu_1523_p2          |     +    |      0|  0|  18|          13|          13|
    |add_ln1192_19_fu_1531_p2          |     +    |      0|  0|  18|          14|          14|
    |add_ln1192_1_fu_1451_p2           |     +    |      0|  0|   3|           2|           2|
    |add_ln1192_2_fu_1461_p2           |     +    |      0|  0|  18|          14|          14|
    |add_ln1192_3_fu_1308_p2           |     +    |      0|  0|  18|          14|          14|
    |add_ln1192_4_fu_1314_p2           |     +    |      0|  0|   3|           2|           2|
    |add_ln1192_6_fu_1324_p2           |     +    |      0|  0|  18|          14|          14|
    |add_ln1192_8_fu_1330_p2           |     +    |      0|  0|  12|          12|          12|
    |add_ln1192_9_fu_1479_p2           |     +    |      0|  0|  14|          14|          14|
    |add_ln1192_fu_1302_p2             |     +    |      0|  0|  14|          14|          14|
    |add_ln415_2_fu_1375_p2            |     +    |      0|  0|  12|          12|          12|
    |add_ln415_3_fu_1391_p2            |     +    |      0|  0|  14|          14|          14|
    |add_ln415_4_fu_1410_p2            |     +    |      0|  0|  12|          12|          12|
    |add_ln415_5_fu_1737_p2            |     +    |      0|  0|   8|           8|           8|
    |add_ln415_6_fu_1935_p2            |     +    |      0|  0|   8|           8|           8|
    |add_ln415_7_fu_2071_p2            |     +    |      0|  0|   8|           8|           8|
    |add_ln415_fu_1593_p2              |     +    |      0|  0|   8|           8|           8|
    |add_ln703_fu_1537_p2              |     +    |      0|  0|  18|          13|          13|
    |sub_ln1118_1_fu_1023_p2           |     -    |      0|  0|  18|          13|          13|
    |sub_ln1118_2_fu_1126_p2           |     -    |      0|  0|  18|           1|          14|
    |sub_ln1118_3_fu_1132_p2           |     -    |      0|  0|  18|          14|          14|
    |sub_ln1118_4_fu_1181_p2           |     -    |      0|  0|  13|          13|          13|
    |sub_ln1118_5_fu_1261_p2           |     -    |      0|  0|  18|           1|          13|
    |sub_ln1118_6_fu_1278_p2           |     -    |      0|  0|  18|          13|          13|
    |sub_ln1118_7_fu_1431_p2           |     -    |      0|  0|  12|           1|          12|
    |sub_ln1118_fu_1006_p2             |     -    |      0|  0|  18|           1|          13|
    |and_ln416_1_fu_1757_p2            |    and   |      0|  0|   2|           1|           1|
    |and_ln416_2_fu_1955_p2            |    and   |      0|  0|   2|           1|           1|
    |and_ln416_3_fu_2091_p2            |    and   |      0|  0|   2|           1|           1|
    |and_ln416_fu_1613_p2              |    and   |      0|  0|   2|           1|           1|
    |and_ln779_1_fu_1823_p2            |    and   |      0|  0|   2|           1|           1|
    |and_ln779_2_fu_2013_p2            |    and   |      0|  0|   2|           1|           1|
    |and_ln779_3_fu_2149_p2            |    and   |      0|  0|   2|           1|           1|
    |and_ln779_fu_1679_p2              |    and   |      0|  0|   2|           1|           1|
    |and_ln781_1_fu_1837_p2            |    and   |      0|  0|   2|           1|           1|
    |and_ln781_2_fu_2291_p2            |    and   |      0|  0|   2|           1|           1|
    |and_ln781_3_fu_2378_p2            |    and   |      0|  0|   2|           1|           1|
    |and_ln781_fu_2174_p2              |    and   |      0|  0|   2|           1|           1|
    |and_ln785_1_fu_1861_p2            |    and   |      0|  0|   2|           1|           1|
    |and_ln785_2_fu_2311_p2            |    and   |      0|  0|   2|           1|           1|
    |and_ln785_3_fu_2398_p2            |    and   |      0|  0|   2|           1|           1|
    |and_ln785_fu_2194_p2              |    and   |      0|  0|   2|           1|           1|
    |and_ln786_1_fu_1867_p2            |    and   |      0|  0|   2|           1|           1|
    |and_ln786_2_fu_2027_p2            |    and   |      0|  0|   2|           1|           1|
    |and_ln786_3_fu_2163_p2            |    and   |      0|  0|   2|           1|           1|
    |and_ln786_4_fu_2211_p2            |    and   |      0|  0|   2|           1|           1|
    |and_ln786_5_fu_1885_p2            |    and   |      0|  0|   2|           1|           1|
    |and_ln786_6_fu_2328_p2            |    and   |      0|  0|   2|           1|           1|
    |and_ln786_7_fu_2415_p2            |    and   |      0|  0|   2|           1|           1|
    |and_ln786_fu_1693_p2              |    and   |      0|  0|   2|           1|           1|
    |ap_block_state3_pp0_stage0_iter1  |    and   |      0|  0|   2|           1|           1|
    |ap_block_state6_pp0_stage0_iter4  |    and   |      0|  0|   2|           1|           1|
    |io_acc_block_signal_op21          |    and   |      0|  0|   2|           1|           1|
    |io_acc_block_signal_op305         |    and   |      0|  0|   2|           1|           1|
    |icmp_ln106_fu_805_p2              |   icmp   |      0|  0|  13|          13|          14|
    |icmp_ln768_1_fu_1795_p2           |   icmp   |      0|  0|   8|           2|           1|
    |icmp_ln768_2_fu_1993_p2           |   icmp   |      0|  0|   8|           2|           1|
    |icmp_ln768_3_fu_2129_p2           |   icmp   |      0|  0|   8|           2|           1|
    |icmp_ln768_fu_1659_p2             |   icmp   |      0|  0|   9|           3|           1|
    |icmp_ln879_1_fu_1653_p2           |   icmp   |      0|  0|   9|           3|           2|
    |icmp_ln879_2_fu_1789_p2           |   icmp   |      0|  0|   8|           2|           2|
    |icmp_ln879_3_fu_1987_p2           |   icmp   |      0|  0|   8|           2|           2|
    |icmp_ln879_4_fu_2123_p2           |   icmp   |      0|  0|   8|           2|           2|
    |icmp_ln879_fu_1637_p2             |   icmp   |      0|  0|   8|           2|           2|
    |ap_block_pp0_stage0_01001         |    or    |      0|  0|   2|           1|           1|
    |ap_block_state1                   |    or    |      0|  0|   2|           1|           1|
    |or_ln340_10_fu_2426_p2            |    or    |      0|  0|   2|           1|           1|
    |or_ln340_11_fu_2431_p2            |    or    |      0|  0|   2|           1|           1|
    |or_ln340_1_fu_2222_p2             |    or    |      0|  0|   2|           1|           1|
    |or_ln340_2_fu_2227_p2             |    or    |      0|  0|   2|           1|           1|
    |or_ln340_3_fu_1891_p2             |    or    |      0|  0|   2|           1|           1|
    |or_ln340_4_fu_2256_p2             |    or    |      0|  0|   2|           1|           1|
    |or_ln340_5_fu_2260_p2             |    or    |      0|  0|   2|           1|           1|
    |or_ln340_6_fu_2333_p2             |    or    |      0|  0|   2|           1|           1|
    |or_ln340_7_fu_2339_p2             |    or    |      0|  0|   2|           1|           1|
    |or_ln340_8_fu_2344_p2             |    or    |      0|  0|   2|           1|           1|
    |or_ln340_9_fu_2420_p2             |    or    |      0|  0|   2|           1|           1|
    |or_ln340_fu_2216_p2               |    or    |      0|  0|   2|           1|           1|
    |or_ln785_1_fu_1849_p2             |    or    |      0|  0|   2|           1|           1|
    |or_ln785_2_fu_2301_p2             |    or    |      0|  0|   2|           1|           1|
    |or_ln785_3_fu_2388_p2             |    or    |      0|  0|   2|           1|           1|
    |or_ln785_fu_2184_p2               |    or    |      0|  0|   2|           1|           1|
    |or_ln786_1_fu_1873_p2             |    or    |      0|  0|   2|           1|           1|
    |or_ln786_2_fu_2317_p2             |    or    |      0|  0|   2|           1|           1|
    |or_ln786_3_fu_2404_p2             |    or    |      0|  0|   2|           1|           1|
    |or_ln786_fu_2200_p2               |    or    |      0|  0|   2|           1|           1|
    |res_V_data_0_V_din                |  select  |      0|  0|   8|           1|           8|
    |res_V_data_1_V_din                |  select  |      0|  0|   8|           1|           8|
    |res_V_data_2_V_din                |  select  |      0|  0|   8|           1|           8|
    |res_V_data_3_V_din                |  select  |      0|  0|   8|           1|           8|
    |select_ln340_2_fu_2265_p3         |  select  |      0|  0|   8|           1|           7|
    |select_ln340_4_fu_2350_p3         |  select  |      0|  0|   8|           1|           7|
    |select_ln340_6_fu_2437_p3         |  select  |      0|  0|   8|           1|           7|
    |select_ln340_fu_2233_p3           |  select  |      0|  0|   8|           1|           7|
    |select_ln388_1_fu_2271_p3         |  select  |      0|  0|   9|           1|           9|
    |select_ln388_2_fu_2357_p3         |  select  |      0|  0|   9|           1|           9|
    |select_ln388_3_fu_2444_p3         |  select  |      0|  0|   9|           1|           9|
    |select_ln388_fu_2240_p3           |  select  |      0|  0|   9|           1|           9|
    |select_ln416_1_fu_1829_p3         |  select  |      0|  0|   2|           1|           1|
    |select_ln416_2_fu_2019_p3         |  select  |      0|  0|   2|           1|           1|
    |select_ln416_3_fu_2155_p3         |  select  |      0|  0|   2|           1|           1|
    |select_ln416_fu_1685_p3           |  select  |      0|  0|   2|           1|           1|
    |select_ln777_1_fu_1801_p3         |  select  |      0|  0|   2|           1|           1|
    |select_ln777_2_fu_2286_p3         |  select  |      0|  0|   2|           1|           1|
    |select_ln777_3_fu_2373_p3         |  select  |      0|  0|   2|           1|           1|
    |select_ln777_fu_2169_p3           |  select  |      0|  0|   2|           1|           1|
    |ap_enable_pp0                     |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_reg_pp0_iter1           |    xor   |      0|  0|   2|           2|           1|
    |xor_ln416_1_fu_1751_p2            |    xor   |      0|  0|   2|           1|           2|
    |xor_ln416_2_fu_1949_p2            |    xor   |      0|  0|   2|           1|           2|
    |xor_ln416_3_fu_2085_p2            |    xor   |      0|  0|   2|           1|           2|
    |xor_ln416_fu_1607_p2              |    xor   |      0|  0|   2|           1|           2|
    |xor_ln779_1_fu_1817_p2            |    xor   |      0|  0|   2|           1|           2|
    |xor_ln779_2_fu_2007_p2            |    xor   |      0|  0|   2|           1|           2|
    |xor_ln779_3_fu_2143_p2            |    xor   |      0|  0|   2|           1|           2|
    |xor_ln779_fu_1673_p2              |    xor   |      0|  0|   2|           1|           2|
    |xor_ln785_1_fu_2189_p2            |    xor   |      0|  0|   2|           1|           2|
    |xor_ln785_2_fu_1843_p2            |    xor   |      0|  0|   2|           1|           2|
    |xor_ln785_3_fu_1855_p2            |    xor   |      0|  0|   2|           1|           2|
    |xor_ln785_4_fu_2295_p2            |    xor   |      0|  0|   2|           1|           2|
    |xor_ln785_5_fu_2306_p2            |    xor   |      0|  0|   2|           1|           2|
    |xor_ln785_6_fu_2382_p2            |    xor   |      0|  0|   2|           1|           2|
    |xor_ln785_7_fu_2393_p2            |    xor   |      0|  0|   2|           1|           2|
    |xor_ln785_fu_2178_p2              |    xor   |      0|  0|   2|           1|           2|
    |xor_ln786_1_fu_1879_p2            |    xor   |      0|  0|   2|           1|           2|
    |xor_ln786_2_fu_2322_p2            |    xor   |      0|  0|   2|           1|           2|
    |xor_ln786_3_fu_2409_p2            |    xor   |      0|  0|   2|           1|           2|
    |xor_ln786_fu_2205_p2              |    xor   |      0|  0|   2|           1|           2|
    +----------------------------------+----------+-------+---+----+------------+------------+
    |Total                             |          |      0|  0|1231|         590|         739|
    +----------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +-------------------------+----+-----------+-----+-----------+
    |           Name          | LUT| Input Size| Bits| Total Bits|
    +-------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                |  21|          4|    1|          4|
    |ap_done                  |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter1  |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter4  |   9|          2|    1|          2|
    |data_V_data_0_V_blk_n    |   9|          2|    1|          2|
    |data_V_data_1_V_blk_n    |   9|          2|    1|          2|
    |data_V_data_2_V_blk_n    |   9|          2|    1|          2|
    |data_V_data_3_V_blk_n    |   9|          2|    1|          2|
    |indvar_flatten_reg_280   |   9|          2|   13|         26|
    |real_start               |   9|          2|    1|          2|
    |res_V_data_0_V_blk_n     |   9|          2|    1|          2|
    |res_V_data_1_V_blk_n     |   9|          2|    1|          2|
    |res_V_data_2_V_blk_n     |   9|          2|    1|          2|
    |res_V_data_3_V_blk_n     |   9|          2|    1|          2|
    +-------------------------+----+-----------+-----+-----------+
    |Total                    | 138|         30|   26|         54|
    +-------------------------+----+-----------+-----+-----------+

    * Register: 
    +-------------------------------------+----+----+-----+-----------+
    |                 Name                | FF | LUT| Bits| Const Bits|
    +-------------------------------------+----+----+-----+-----------+
    |add_ln1192_11_reg_2589               |   2|   0|    2|          0|
    |add_ln1192_17_reg_2594               |   7|   0|    7|          0|
    |add_ln1192_6_reg_2579                |  14|   0|   14|          0|
    |add_ln1192_8_reg_2584                |  12|   0|   12|          0|
    |add_ln1192_reg_2574                  |  14|   0|   14|          0|
    |add_ln415_5_reg_2640                 |   8|   0|    8|          0|
    |add_ln415_6_reg_2677                 |   8|   0|    8|          0|
    |add_ln415_7_reg_2717                 |   8|   0|    8|          0|
    |add_ln415_reg_2606                   |   8|   0|    8|          0|
    |and_ln416_2_reg_2683                 |   1|   0|    1|          0|
    |and_ln416_3_reg_2723                 |   1|   0|    1|          0|
    |and_ln416_reg_2612                   |   1|   0|    1|          0|
    |and_ln781_1_reg_2646                 |   1|   0|    1|          0|
    |and_ln786_1_reg_2656                 |   1|   0|    1|          0|
    |and_ln786_2_reg_2705                 |   1|   0|    1|          0|
    |and_ln786_3_reg_2745                 |   1|   0|    1|          0|
    |and_ln786_5_reg_2661                 |   1|   0|    1|          0|
    |and_ln786_reg_2634                   |   1|   0|    1|          0|
    |ap_CS_fsm                            |   3|   0|    3|          0|
    |ap_done_reg                          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter0              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4              |   1|   0|    1|          0|
    |icmp_ln106_reg_2460                  |   1|   0|    1|          0|
    |icmp_ln768_2_reg_2700                |   1|   0|    1|          0|
    |icmp_ln768_3_reg_2740                |   1|   0|    1|          0|
    |icmp_ln768_reg_2629                  |   1|   0|    1|          0|
    |icmp_ln879_1_reg_2623                |   1|   0|    1|          0|
    |icmp_ln879_3_reg_2694                |   1|   0|    1|          0|
    |icmp_ln879_4_reg_2734                |   1|   0|    1|          0|
    |indvar_flatten_reg_280               |  13|   0|   13|          0|
    |or_ln340_3_reg_2666                  |   1|   0|    1|          0|
    |start_once_reg                       |   1|   0|    1|          0|
    |tmp_13_reg_2543                      |   1|   0|    1|          0|
    |tmp_14_reg_2553                      |   1|   0|    1|          0|
    |tmp_16_reg_2569                      |   1|   0|    1|          0|
    |tmp_18_reg_2600                      |   1|   0|    1|          0|
    |tmp_22_reg_2618                      |   1|   0|    1|          0|
    |tmp_2_reg_2512                       |   1|   0|    1|          0|
    |tmp_31_reg_2671                      |   1|   0|    1|          0|
    |tmp_35_reg_2689                      |   1|   0|    1|          0|
    |tmp_38_reg_2711                      |   1|   0|    1|          0|
    |tmp_42_reg_2729                      |   1|   0|    1|          0|
    |tmp_5_reg_2507                       |   1|   0|    1|          0|
    |tmp_9_reg_2517                       |   1|   0|    1|          0|
    |tmp_data_0_V_reg_2469                |   8|   0|    8|          0|
    |tmp_data_1_V_reg_2476                |   8|   0|    8|          0|
    |tmp_data_2_V_reg_2485                |   8|   0|    8|          0|
    |tmp_data_3_V_reg_2494                |   8|   0|    8|          0|
    |tmp_data_3_V_reg_2494_pp0_iter2_reg  |   8|   0|    8|          0|
    |trunc_ln708_10_reg_2548              |  13|   0|   13|          0|
    |trunc_ln708_11_reg_2558              |  13|   0|   13|          0|
    |trunc_ln708_12_reg_2564              |  11|   0|   11|          0|
    |trunc_ln708_1_reg_2502               |   6|   0|    6|          0|
    |trunc_ln708_7_reg_2522               |  11|   0|   12|          1|
    |trunc_ln708_8_reg_2527               |  11|   0|   12|          1|
    |trunc_ln708_9_reg_2533               |  13|   0|   13|          0|
    |trunc_ln708_s_reg_2538               |  11|   0|   11|          0|
    |xor_ln785_3_reg_2651                 |   1|   0|    1|          0|
    |icmp_ln106_reg_2460                  |  64|  32|    1|          0|
    +-------------------------------------+----+----+-----+-----------+
    |Total                                | 327|  32|  266|          2|
    +-------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-------------------------+-----+-----+------------+--------------------------------------------------------------------+--------------+
|        RTL Ports        | Dir | Bits|  Protocol  |                            Source Object                           |    C Type    |
+-------------------------+-----+-----+------------+--------------------------------------------------------------------+--------------+
|ap_clk                   |  in |    1| ap_ctrl_hs | pointwise_conv_2d_cl<array,array<ap_fixed<8,2,0,0,0>,4u>,config51> | return value |
|ap_rst                   |  in |    1| ap_ctrl_hs | pointwise_conv_2d_cl<array,array<ap_fixed<8,2,0,0,0>,4u>,config51> | return value |
|ap_start                 |  in |    1| ap_ctrl_hs | pointwise_conv_2d_cl<array,array<ap_fixed<8,2,0,0,0>,4u>,config51> | return value |
|start_full_n             |  in |    1| ap_ctrl_hs | pointwise_conv_2d_cl<array,array<ap_fixed<8,2,0,0,0>,4u>,config51> | return value |
|ap_done                  | out |    1| ap_ctrl_hs | pointwise_conv_2d_cl<array,array<ap_fixed<8,2,0,0,0>,4u>,config51> | return value |
|ap_continue              |  in |    1| ap_ctrl_hs | pointwise_conv_2d_cl<array,array<ap_fixed<8,2,0,0,0>,4u>,config51> | return value |
|ap_idle                  | out |    1| ap_ctrl_hs | pointwise_conv_2d_cl<array,array<ap_fixed<8,2,0,0,0>,4u>,config51> | return value |
|ap_ready                 | out |    1| ap_ctrl_hs | pointwise_conv_2d_cl<array,array<ap_fixed<8,2,0,0,0>,4u>,config51> | return value |
|start_out                | out |    1| ap_ctrl_hs | pointwise_conv_2d_cl<array,array<ap_fixed<8,2,0,0,0>,4u>,config51> | return value |
|start_write              | out |    1| ap_ctrl_hs | pointwise_conv_2d_cl<array,array<ap_fixed<8,2,0,0,0>,4u>,config51> | return value |
|data_V_data_0_V_dout     |  in |    8|   ap_fifo  |                           data_V_data_0_V                          |    pointer   |
|data_V_data_0_V_empty_n  |  in |    1|   ap_fifo  |                           data_V_data_0_V                          |    pointer   |
|data_V_data_0_V_read     | out |    1|   ap_fifo  |                           data_V_data_0_V                          |    pointer   |
|data_V_data_1_V_dout     |  in |    8|   ap_fifo  |                           data_V_data_1_V                          |    pointer   |
|data_V_data_1_V_empty_n  |  in |    1|   ap_fifo  |                           data_V_data_1_V                          |    pointer   |
|data_V_data_1_V_read     | out |    1|   ap_fifo  |                           data_V_data_1_V                          |    pointer   |
|data_V_data_2_V_dout     |  in |    8|   ap_fifo  |                           data_V_data_2_V                          |    pointer   |
|data_V_data_2_V_empty_n  |  in |    1|   ap_fifo  |                           data_V_data_2_V                          |    pointer   |
|data_V_data_2_V_read     | out |    1|   ap_fifo  |                           data_V_data_2_V                          |    pointer   |
|data_V_data_3_V_dout     |  in |    8|   ap_fifo  |                           data_V_data_3_V                          |    pointer   |
|data_V_data_3_V_empty_n  |  in |    1|   ap_fifo  |                           data_V_data_3_V                          |    pointer   |
|data_V_data_3_V_read     | out |    1|   ap_fifo  |                           data_V_data_3_V                          |    pointer   |
|res_V_data_0_V_din       | out |    8|   ap_fifo  |                           res_V_data_0_V                           |    pointer   |
|res_V_data_0_V_full_n    |  in |    1|   ap_fifo  |                           res_V_data_0_V                           |    pointer   |
|res_V_data_0_V_write     | out |    1|   ap_fifo  |                           res_V_data_0_V                           |    pointer   |
|res_V_data_1_V_din       | out |    8|   ap_fifo  |                           res_V_data_1_V                           |    pointer   |
|res_V_data_1_V_full_n    |  in |    1|   ap_fifo  |                           res_V_data_1_V                           |    pointer   |
|res_V_data_1_V_write     | out |    1|   ap_fifo  |                           res_V_data_1_V                           |    pointer   |
|res_V_data_2_V_din       | out |    8|   ap_fifo  |                           res_V_data_2_V                           |    pointer   |
|res_V_data_2_V_full_n    |  in |    1|   ap_fifo  |                           res_V_data_2_V                           |    pointer   |
|res_V_data_2_V_write     | out |    1|   ap_fifo  |                           res_V_data_2_V                           |    pointer   |
|res_V_data_3_V_din       | out |    8|   ap_fifo  |                           res_V_data_3_V                           |    pointer   |
|res_V_data_3_V_full_n    |  in |    1|   ap_fifo  |                           res_V_data_3_V                           |    pointer   |
|res_V_data_3_V_write     | out |    1|   ap_fifo  |                           res_V_data_3_V                           |    pointer   |
+-------------------------+-----+-----+------------+--------------------------------------------------------------------+--------------+

