行政院國家科學委員會補助專題研究計畫期末報告 
※※※※※※※※※※※※※※※※※※※※※※※※※※※ 
※類比式低功率LDPC錯誤更正碼及內建自我測試晶片設計研究 (I)※ 
※※※※※※※※※※※※※※※※※※※※※※※※※※※ 
 
計畫類別：個別型計畫  整合型計畫 
計畫編號：NSC 97-2221-E-027-101-MY2 
 
執行期間： 99年 8月 1日至 100年 9月 30日 
 
計畫主持人：李文達 
計畫參與人員：車建樑、邱勝頌、陳義城、陳冠嘉 
 
 
 
 
 
 
成果報告類型：精簡報告  完整報告 
 
本成果報告包括以下應繳交之附件： 
出席國際學術會議心得報告及發表之論文各一份 
 
 
 
 
 
 
執行單位：國立台北科技大學 電子工程系 
 
 
 
 
中 華 民 國 100年 9月 30日 
使其可以在通道中傳輸。當接收端收到通道中的碼字
訊息後，會先經過解調變器將碼字解調變，再將解調
過後的碼字訊息傳送給解碼器進行解碼。如果解調變
器解出的碼字訊息是錯誤的，則錯誤的碼字將會透過
解碼器將其錯誤位元予以更正，達到錯誤更正之能力。 
 
圖二 典型通訊系統方塊圖 
  在類比式解碼器中，本計劃使用了低密度奇偶校
驗碼為主要架構，並採用了和積(Sum-Product) [5]演算
法。使用類比方式來實現演算法函數是主要的重點，
和積演算法擁有相乘與加總之運算，乘法運算以類比
電流式乘法器實現之，而傳統類比電流式乘法器需以
疊接完成整體解碼器架構，不符合節省硬體的最初目
的，所以本計劃將以改良式之類比電流式乘法器來實
現類比式低密度奇偶校驗解碼器之架構，使其擁有較
低的電路複雜度，且使用電流方式能迅速的達成加總
及相乘之運算。 
三、 研究方法及成果 
  本計畫將規劃類比式(8,4)LDPC 解碼器系統架
構，如圖三所示。其中具有 16 bits類比訊號，此類比
訊號是由輸入一組數位訊號經過白色高斯雜訊
(AWGN)通道，再經過量化(Quantification)之後藉由數
位類比轉換器(DAC)產生對應之電流值，將此電流訊
號送入類比解碼器做解碼運算而得到解碼輸出。 
 
圖三 類比式 LDPC解碼器系統架構 
  類比式 LDPC 電路設計，主要以電流式訊號為主
軸。由於電流式電路可以減少加減法器的元件，所以
電流式電路可執行的速度比電壓式電路較快，且準確
度也比電壓式電路較高，亦可降低製造成本與電路的
消耗功率，符合現今電路設計的需求。因此以下設計
過程中，皆以電流式電路為設計方向。 
 
1. 電流鏡 (Current Mirror) 
  本計畫以電流式為主，故電流鏡電路在此計畫中
極為重要。由於大部分的編解碼電路皆操作於高頻高
速電路中，所以電流鏡必需具備高精準度，且必須符
合整體電路的需求。在此部份針對電流鏡電路加以研
究與探討。本計畫利用電流鏡來輔助類比式 LDPC 解
碼器中的變數與校驗節點，值得注意的是電流鏡的偏
壓及信號處理。 
1.1. 電流鏡模組(Current Mirror Model) 
  定義電流鏡模組電流方向來代表電流的極性，若
電流方向是由電源供應器或從 P 型電晶體流出，則定
義為負電流；反之若電流方向是流入地端或 N型電晶
體，則定義為正電流，如圖四 (a)、(b)所示。因為解
碼器接收到的訊息位元皆為正向，因此我們同時使用
這兩種型態的電流鏡並組合為電流緩衝器，一組電流
緩衝器有兩個端點，輸入端取樣輸入電流、輸出端複
製輸入電流。如圖五(a)、(b)所示且顯示其如何複製正
電流及負電流。 
C
Iin Iout Iin Iout
 
圖四 (a) N 型電流鏡 (b) P 型電流鏡 
 
圖五 (a) N型電流鏡動作 (b) P型電流鏡動作 
1.2. 簡單電流鏡(Simple Current Mirror, SCM) 
  其整體電路架構如圖六所示，其中MOS均操作在
飽和區，若忽略通道長度調變效應(Channel Length 
Modulation)，可得到： 
1
1
2
2
)(
)(
I
L
W
L
W
I =
 
  從(1)式可看出，假設 µn、Cox、VTH參數都一致，
如果要 I1=I2，只要MOS的W與 L尺寸一致便可達到，
此組態的關鍵特性在於其允許精確電流複製。但實際
上通道長度調變效應(Channel Length Modulation, λ)會
在電流鏡在複製電流時，導致一嚴重誤差，尤其是利
(1) 
份，一個是乘法器的主體部分 (Gilbert Multiplier 
Circuit)，另一個為正規化電路(Renormalization Circuit)
的部份。首先將以乘法器的動作原理做進一步的說明。
為了方便說明動作原理，將取部份乘法器電路中的電晶
體來做公式推導，故選擇電晶體 M5、M6、M8、M9、
M11、M12來做說明，而其餘電晶體的動作原理皆相同，
其中 VREFP以及 VREFN可以使部分電晶體操作於所需之
區域，而正規化電路中的 IU 可決定乘法器於弱反轉區
(Weak Inversion)或強反轉區(Strong Inversion)。 
  根據柯希荷夫電流定律可以得知 
9612 MMM III +=   






+⋅=
5
8
611 1
M
M
MM
I
I
II  
( )
85
511
06
MM
MM
M
II
II
II
+
⋅
==  
根據公式(5)可以知道此電路具有電流相乘的動作，因
為電路的操作域為機率域。根據公式(3-23)，其 IM5 與
IM8分別是輸入 X位元為 0的機率電流與 1機率電流，
因此這兩者的電流需符合相加為 1µA 的要求，這是因
為要符合機率相加不大於 1的緣故，故最大電流只會到
1µA。所以根據公式(3-23)，電路就會達成輸入 X(0) × Y(0) 
= I(0)的方程式。 
  接下來將說明圖十的正規化電路(Renormalization 
Circuit)。因為電路的操作域為機率域，因此在電流的
表示上皆不會大於 1µA，雖然在電路的運算上，小於
1µA的輸入電流相乘不會造成錯誤，可是對於輸出而言
卻會有電流過小的問題發生，這是因為小於 1µA 的電
流相乘會遠小於相乘的兩個小於 1µA 的電流。所以為
了改善輸出電流過小的問題，才會在吉爾伯特乘法器中
加入正規化電路，用意為提升輸出電流。根據電路以及
柯希荷夫電流定律我們可以得知下列方程式： 
)1(4 ImIM ⋅=  
)0(2 ImIM ⋅=  
UMM III =+ 42  
公式(6)中的 m 可以藉由調整電晶體的長寬比(W/L)來
決定輸出電流放大倍率，而在公式中可以知道 IU 在設
計上必須符合機率電流不得大於 1µA。在吉爾伯特乘法
器電路中除了電源以外，還有兩個額外的偏壓，分別為
VREFP以及 VREFN，這兩個偏壓可以確保電晶體操作於強
反轉區或是弱反轉區。 
  當我們需要使用吉爾伯特乘法器來進行多階相
乘時，可以將基本吉爾伯特乘法器做疊接或是串接的
動作，雖然這樣的接法可以達到多階相乘的效果，可
是卻也造成了硬體上的晶片面積過大。也因此該學者
提出化簡演算法的方式來減少硬體上的負擔，但是這
樣也使解碼效能有些許的犧牲。因此為了減少硬體上
的負擔，又不因為化簡演算法而犧牲效能，本計畫特
別針對乘法器做了些許的修正，以達到低成本以及低
消耗功率之特性。 
3. 變數節點電路 (Bit Nodes Circuit) 
  如圖十所示，顯示出第一組變數節點 V1方塊圖，
由公式(5)可以發現變數節點主要是在做乘法運算，因
此我們可以利用克希荷夫電流定律之特性，達到電流
相加減的動作並使用電流緩衝器實現它。為了使電流
緩衝器有良好的精確度，因此使用疊接式電流鏡組成
電流緩衝器， 同時在設計上因為 P型電晶體的電洞漂
移率比 N型電晶電子漂移率低，因此一般而言 P型電
晶體的 )(
L
W 值要大於 N型電晶體，使電流緩衝器有最
佳的輸出阻抗。 
1_0214
0_0214
1_0412
0_0412
1_0421
0_0421
1_04211_0
0_04210_0
)(
)(
)(
)(
)(
)(
Bqqq
Bppp
Bqqq
Bppp
Bqqq
Bppp
BqqqU
BpppU
CV
CV
CV
CV
CV
CV
××=
××=
××=
××=
××=
××=
×××=
×××=
→
→
→
→
→
→
 
 
圖十 變數節點 V1方塊圖 
  變數節點包含了兩個區塊，一個是分配以及複製
輸入與運算電流用的電流鏡。根據公式(7)可以知道，
變數節點的方程式是在執行乘法的動作，而它輸入訊
號的部份包含了輸入訊號以及校驗節點回傳的訊號，
輸出訊號的部份包含了輸出以及要傳給校驗節點的訊
號。當輸入訊號進入變數節點後，其輸入電流將會透
過電流鏡分別分配給變數節點中的 Bit Node Function
電路，而方塊圖中的 Bit Node Function(Output)電路負
責的是解碼器的輸出，而輸出的運算結果最後將會送
入硬決策電路轉換成數位輸出，硬決策電路將在稍後
介紹。而其他的 Bit Node Function電路則是將分配到
的訊號做完運算後，將其回傳給校驗節點電路做運算。 
 
(7) 
(5) 
(6) 
去設計而成，根據公式(8)其校驗節點的主要功能在於
乘法與加法，因此電路架構會比其它演算法要來的精
簡。校驗節點的電路圖如圖十六所示。 
542542542542)(
542542542542)(
1
1
qqqqpppqpppqq
qqpqpqpqqpppp
VC
VC
+++=
+++=
→
→  
541541541541)(
541541541541)(
2
2
qqqqpppqpppqq
qqpqpqpqqpppp
VC
VC
+++=
+++=
→
→  
521521521521)(
521521521521)(
4
4
qqqqpppqpppqq
qqpqpqpqqpppp
VC
VC
+++=
+++=
→
→  
421421421421)(
421421421421)(
5
5
qqqqpppqpppqq
qqpqpqpqqpppp
VC
VC
+++=
+++=
→
→  
 
 
圖十五 校驗節點方塊圖 
 
圖十六 校驗節點電路架構 
  接下來將會介紹校驗節點的電路模擬，校驗節點
的電路模擬跟前述的變數節點以及吉爾伯特乘法器的
模擬方法一樣，輸入訊號 q1-p4 做電流掃描，如圖十
七所示。就如同之前所述，校驗節點在和積演算法上
多了一項機率電流相加的動作，所以在最後的機率判
別較不容易，因此會在機率相加很接近時，其輸出電
流也會非常接近，這對機率的判別來說會增加其難
度，輸出波形的中段其兩條曲線非常靠近，這樣的結
果將會些許的影響到解碼效能。本計劃將原本的正規
化電路重新設計，使它可以較容易被判別。若是使用
原始的正規化電路，其輸出波形的中間會更加的不易
判別，進而造成無法解碼。而根據整體(8,4)類比式和
積規則型低密度奇偶校驗碼解碼器晶片的模擬結果，
這樣的調整已經具有解碼的效能，且校驗節點電路的
不易判別程度已被大幅改善，由圖十七輸出部分的
0.25µs至 0.75µs處可以看出，雖然兩條輸出曲線還是
有些許的靠近，但這對解碼效能的影響並不大。 
 
圖十七 校驗節點電路模擬 
5. 輸出介面電路 (Output Interface) 
  根據本計劃所提出的(8,4)LDPC 和積演算法解碼
器，其中包含了輸出介面的電路，而輸出介面電路的
功能在於可以將解碼器解碼輸出的最後機率電流轉換
成數位訊號，而這樣的電路行為稱做硬決策，因此輸
出介面電路也可以稱做是硬決策電路。圖十八是本計
劃所採用的電流比較器，這是參考論文[13]的架構。當
輸入電流 Iin1以及 Iin2流進電流比較器後，如果 Iin2電流
較大，則 Vout輸出電壓會是低準位，相反地，若是 Iin1
較大則 Vout輸出電壓會是高準位。 
 
 
圖十八 輸出介面電路 
Input: 
p1, p2, p4 
Input: 
q1, q2, q4, p4 
Output: 
C5_0 
Output: 
C5_1 
(8) 
 圖二十四 晶片實測解碼效能圖 
 
表一 類比式(8,4)LDPC解碼器晶片規格表 
CKT name 
Analog (8,4) LDPC 
Decoder 
Power Supply 1.8 V 
Technology 
TSMC 0.18-µm 1P6M 
CMOS 
Core Size 0.1 mm
2 
Chip Size 1.95 mm
2
 
Throughput 8.48 Mbps 
Transistor/Gate Count 3932 
Power Consumption 1.105 mW  
Current Reference Range  0.01µA~1µA  
Input/Output Signal Digital/Digital  
H-Matrix 4×8 
四、 期末計畫結論 
  本計畫為類比式低功率 LDPC 錯誤更正碼晶片設
計，現已將所需的之元件建構完成，如類比決策電路、
變數節點電路、校驗節點電路，並且針對元件的功能
加以模擬驗證，目前為止依然照計劃進度，繼續執行
完成。其中類比決策晶片與(8,4)LDPC已完成下線並量
測成功完畢，相關子電路研究成果已發表在一些國際
研討會[12-19]，正在撰寫期刊論文中。 
  在未來新的一年，本實驗室預計於類比解碼器中
加入自動停止疊代功能，使其消耗功率可以更加減
少，並且解決元件與元件之間謀合問題與測試過程中
需考量的問題。本計劃也探討類比錯誤更正碼晶片的
理論與實務，同時利用 TSMC 0.18µm 1P6M製程將此
電路實現並且完成晶片測試實現，希望藉由編碼理論
與超大型積體電路設計的整合，達成學術研究與產業
應用的雙重目的。 
  本計畫相關學術研究工作仍將持續推動，繼續
研發新型類比式 LDPC 運算元件及解碼器之研究。
最後感謝國科會及晶片中心給予本研究室支持與補
助，使本計畫得以順利推動。 
 
參考文獻 
[1] Gallager, R. G. “Low-density parity-check codes,” MIT 
press, 1963 
[2] Tanner, R. M. “A recursive approach to low complexity 
code,” IEEE Trans. on Information Theory, vol. 27, no. 5, 
pp. 533-547, 1981. 
[3] MacKay, D.J.C., and Neal, R. M., “Good error-correcting 
codes based on very sparse matrices,” The fifth IMA 
conference on Cryptography and Coding, pp. 100-111, 
1995. 
[4] MacKay, D.J.C., “Good error-correcting codes based on 
very sparse matrices,” IEEE Trans. on Information Theory, 
vol. 45, no. 2, pp. 399-431, 1999. 
[5] H.-A. Loeliger, F Lustenberger, M. Helfenstein, and F. 
Tarköy, “Probability propagation and decoding in analog 
VLSI,” IEEE Trans. Information. Theory, vol. 47, no. 2, pp. 
837-843, Feb. 2001. 
[6] C. Winstead, “Analog iterative error control decoders,” 
Ph.D. dissertation, Univ. of Alberta, Edmonton, Canada, 
2005. 
[7] Huang-Shiang Su, “Chips design of analog current-mode 
quadrature amplitude modulation demodulator and min-sum 
decoder for (8,4) regular low-density parity-check codes 
enhancement,” MD. Thesis, Graduate Institute of Computer 
and Communication Engineering, National Taipei 
University of Technology, Taipei, 2008. 
[8] T. Temel, “High-performance current-mode multi-input 
loser-take-all minimum circuit,” Electronics Letters, vol. 
44, no. 12, Jun. 2008. 
[9] S. Hemati and A. H. Banihashemi, “A 0.18-µm CMOS 
analog min-sum iterative decoder for a (32,8,10) 
Low-density-parity-check (LDPC) code,” IEEE J. 
Solid-State Circuits, vol. 41, no. 11, pp. 2531-2540, 
Mar. 2006. 
[10] J. M. Rabaey, A. Chandrakasan, and B. Nikolic, Digital 
Integrated Circuits, A Design Perspective, 2nd ed. 
Englewood Cliffs, NJ: Prentice-Hall, 2003. 
[11] H. Y. Lin, “Linguistic-hedge fuzzy logic controller design 
based on low-voltage current-mode techniques,” Master 
Degree thesis, National Cheng Kung University, 2003. 
[12] Wen-Ta Lee and Chi-Wei Chang, “Chip design of analog 
iterative decoder for a (8,4) LDPC code,” in proc. of VLSI 
Design/CAD Symposium, May 2010, pp. 287-290. 
[13] Wen-Ta Lee and Kai-Tzeng Chiou, “Chip design of new 
low power flash ADC employing voltage reference-selection 
method,” in proc. of International Technical Conference on 
Circuits/Systems, Computers and Communications, Pattaya, 
July 2010, pp. 672-675. 
[14] Wen-Ta Lee, Liang-Hong Lin and Yuh-Shyan Hwang, 
“Chip Design of Low-Quiescent-Current Pseudo-Digital 
Error Amplifier Low Dropout Voltage Regulator with 
Damping Detection Circuit,” in Proc. of International 
Conference on High-Speed Circuits and Design, Taiwan, 
28-29 Oct. 2010, pp. 98-102. 
 1
 
國科會補助專題研究計畫項下出席國際學術會議心得報告 
                                     日期：100 年 7 月 1 日 
計畫編號 NSC 99-2221-E-027 -107 
計畫名稱 類比式低功率LDPC錯誤更正碼及內建自我測試晶片設計研究(I) 
出國人員
姓名 李 文 達 
服務機構
及職稱 
國立臺北科技大學  
電腦通訊與控制研究所  副教授 
會議時間 
100 年 6 月 10 日
至 
100 年 6 月 12 日 
會議地點 中國四川 成都 
會議名稱 
2011 第四屆 IEEE 計算機科學與信息技術國際研討會 
2011 4th IEEE International Conference on Computer Science and 
Information Technology (ICCSIT 2011) 
發表論文
題目 
使用新型相位估量硬式決策停止之渦輪解碼器設計 
Turbo Decoder Design Employing a New Phase Estimation Hard Decision 
Stopping Criterion Method 
附件四 
 3
二、 與會心得 
本研究室在六月中旬完成論文發表。會議內容主要是在今年世界
各地電路、系統、電腦與通訊技術，特別是在VLSI電路之最新研究
成果及未來發展趨勢。本人主要專注於低功率LDPC解碼器與渦輪解碼
器通訊IC之論文發表場次，在會場中本人與來至世界各地專家學者當
面討論相關IC設計，獲得諸多建議與經驗，除通訊IC主題外，也對電
腦通信及網路等相關領域進行研討，相信本會議對學術交流與提升將
具有一定之貢獻。 
 
三、 建議 
台灣應可多申請辦理該類大型國際研討會，除可刺激國內學術研
究發展，更可以提昇台灣國際能見度及學術交流與水準。 
 
四、 攜回資料名稱及內容 
2011第四屆IEEE 計算機科學與信息技術國際研討會(ICCSIT 
2011)論文集及會議論文集光碟片。 
五、 其他 
感謝國科會計畫NSC 99-2221-E-027 -107之經費補助，使得本研
究得以順利進行，以及成果能至國外發表。 
 
 5
Notification of Acceptance of 4th IEEE ICCSIT 2011 
第四届 IEEE 计算机科学与信息技术国际会议 
June 10 - 12, 2011, Chengdu, China 
www.iccsit.org 
  
Dear Wen-Ta Lee and Yao-Chang Chang, 
Paper ID:   A1066 
Paper 
Title: 
Turbo Decoder Design Employing a New Phase Estimation Hard Decision Stopping 
Criterion Method 
Congratulations! The review processes for 2011 4th IEEE International Conference on Computer Science and 
Information Technology (IEEE ICCSIT 2011) has been completed. The conference received submissions 
from 35 different countries and regions, which were reviewed by international experts, and 300 papers have 
been selected for presentation and publication. Based on the recommendations of the reviewers and the 
Technical Program Committees, we are pleased to inform you that your paper identified above has been 
accepted for publication and oral presentation. You are cordially invited to present the paper orally at ICCSIT 
2011 to be held on June 10 - 12, 2011 in Chengdu, China. 
ICCSIT 2011 is sponsored by IEEE Beijing Section, Technical Co-sponsored by IEEE Chengdu Section, 
Sichuan Institute of Electronics, Chinese Institute of Electronics, Peking University, Sichuan University, 
Southwest Jiaotong University, University of Electronics Science and Technology, and Northeastern 
University. 
(Important) So in order to register the conference and have your paper included in the 
proceeding successfully, you must finish following SIX steps. 
1. Revise your paper according to the Review Comments in the attachment carefully. 
2. Format your paper according to the Template carefully.  
http://www.iccsit.org/IEEE.doc (DOC Format) 
3. Download and complete the Registration Form. 
http://www.iccsit.org/ICCSIT.Registration.doc (English)  
http://www.iccsit.org/ICCSIT.CNRegistration.doc (中国大陆作者注册表) 
4. Finish the payment of Registration fee at the Bank. (The bank transfer information can be found in the 
Registration form)  
Turbo Decoder Design Employing a New Phase Estimation  
Hard Decision Stopping Criterion Method 
 
Wen-Ta Lee  
Graduate Institute of Computer and Communication 
Engineering 
National Taipei University of Technology, NTUT 
Taipei, Taiwan 
e-mail: wtlee@ntut.edu.tw 
 
Yao-Chang Chang  
Graduate Institute of Computer and Communication 
Engineering 
National Taipei University of Technology, NTUT 
Taipei, Taiwan 
e-mail: neoismyfavorite@hotmail.com 
 
Abstract— In this paper, a VLSI architecture of turbo decoder 
employing an efficient stopping criterion is proposed. The new 
stopping criterion algorithm is based on Hard Decision Aided 
(HDA) stopping criterion algorithm, using phase estimation 
method to reduce iterations also improve turbo decoding 
efficiency. In high SNR environment, the proposed algorithm 
requires less iterations without losing error correction ability 
compared to traditional stop criteria algorithms. In addition, it 
can save power consumption due to decoding termination 
within single iteration. As for low SNR environment, we can 
stop iteration immediately when it detect the received data can 
not be longer decoded. Finally, the proposed algorithm can 
stop the turbo decoder earlier than traditional methods in both 
high SNR and low SNR environment. 
Keywords- Turbo decoder, stopping criterion, phase 
estimation, hard decision. 
I.  INTRODUCTION 
Turbo coding has an excellent error correction capability 
by utilizing an iterative algorithm, which allows its coding 
gain near to Shannon-limit [1]. Nowadays, some of channel 
coding standards, such as 3GPP/3GPP2, IEEE 802.16d/ 
802.16e, global system mobile (GSM), and code division 
multiple access (CDMA) have chosen it as their optional 
channel decoder. 
Turbo decoder is consisted of two necessary Soft-In Soft-
Out (SISO) decoders. These two SISO decoders perform an 
iterative algorithm and exchange information from one to the 
other. The operation acts among two SISO decoders named 
iteration, which decides the major decoding latency and 
power consumption of turbo decoder. Here, the procedure 
combines with sequential and interleaved phase decoding 
called an iteration. Normally, a specified number of 
maximum iteration is set for terminating decoding. A 
considerable issue is not every iteration can increasingly 
improve the decoding performance. Therefore, some 
researches choose log likelihood ratio (LLR) or Extrinsic 
values [2] as their criteria to determine when to stop 
decoding. The well known two earlier stop iteration 
algorithms are Sign Change Ratio (SCR) algorithm and Hard 
Decision Aided (HDA) algorithm [3]. SCR algorithm needs 
to consider the threshold value very carefully because the 
chosen value affects the coding gain significantly. The 
criterion of HDA algorithm is to compare the hard decision 
bits between two iterations, and to terminate iteration when 
the comparison remains the same result. A modification of 
HDA algorithm called HDA-DHDD algorithm [4] is 
proposed in 2005. It stops the iteration when DHDD satisfy 
the threshold value. 
Generally speaking, many earlier stop iteration 
algorithms terminate their decoding after completing a single 
iteration. In this paper, a new stopping iteration algorithm 
based on phase criterion is proposed. Thus, it can give the 
ability to reduce decoding latency and save power 
consumption. 
This paper is organized as follows. Section Ċ introduces 
the turbo encoder and decoder. In section ċ, we describe a 
new stop criterion algorithm based on phase estimation that 
can improve decoding efficiency. Section IV illustrates the 
architecture of proposed turbo decoder. Conclusions are 
given in section V. 
 
II. TURBO ENCODER AND DECODER 
A. Turbo encoder 
The turbo encoder is composed of two parallel 
concatenated recursive systematic convolutional (RSC) 
encoders [5]. The first element encoder receives uncoded 
(systematic) data bits  in order and outputs a set of parity 
bits 
. The second element encoder receives a permutation 
of the uncoded data bits from a block interleaver and outputs 
a second set of parity bits
. The systematic bits and the 
two set of parity bits are sent to the channel. It is shown in 
Fig. 1. 
sx
px1
px2
ku
 
Fig. 1 Block diagram of turbo encoder 
___________________________________ 
978-1-61284-836-5/11/$26.00 ©2011 IEEE  
  
237
Turbo decoder usually can correct all errors of received 
data successfully when it is in high SNR. In this situation, 
the relationship between  ,   and 
phase operation times is shown in Fig. 4. Where  
and  mean sign bits of   and. The 
simulation frame size is 10000 and SNR is 3dB. EVT1 to 
EVT9 are evaluation times 1 to 9. 
Equal bits of   and   are getting 
higher and higher when times of phase operation are 
increasing.  
Therefore, the equal bits between  and 
are proportional to operation times of phase 
when turbo decoder in high SNR situation. 
C. Decoding Divergence in Low SNR 
On the contrast, turbo decoder can’t correct all errors of 
received data successfully when it in low SNR. The 
relationship between,  and number 
of phase operation in low SNR is shown in Fig. 5. Where its 
frame size 10000 and SNR is 0 dB. 
 
ˌ˅˃˃
ˌˆ˃˃
ˌˇ˃˃
ˌˈ˃˃
ˌˉ˃˃
ˌˊ˃˃
ˌˋ˃˃
ˌˌ˃˃
˄ ˆ ˈ ˊ ˌ ˄˄ ˄ˆ ˄ˈ ˄ˊ ˄ˌ ˅˄ ˅ˆ ˅ˈ ˅ˊ ˅ˌ ˆ˄ ˆˆ ˆˈ ˆˊ ˆˌ
˘˩˧ˁʳ˄
˘˩˧ˁʳ˅
˘˩˧ˁʳˆ
˘˩˧ˁʳˇ
˘˩˧ˁʳˈ
˘˩˧ˁʳˉ
˘˩˧ˁʳˊ
˘˩˧ˁʳˋ
˘˩˧ˁʳˌ
)}ˆ({ 1 uLsign
)}ˆ({ 2 uLsign
 
Fig. 5 Relationship diagram of, and number of 
phase operation in SNR 0dB. 
Fig. 5 demonstrates equal bits relationship between 
 and  are random even operation 
times of phase are increasing. In other words, the 
relationship between and is irregular 
when turbo decoder is in low SNR situation. 
 
D. New Stop Criterion 
In order to satisfy decoding convergence and divergence 
conditions, the stopping criteria of proposed new algorithm 
are described as below: 
(a)If  of ith phase operation equals to 
  of (i-1)th phase operation totally in 
sequential phase, or of ith phase operation 
equals to  of (i-1)th phase operation totally 
in interleaverd phase, then the proposed algorithm 
stops turbo decoder. 
(b)If the equivalent values between  and 
 of ith phase operation are larger than 
(i+1)th phase operation, then proposed algorithm stops 
   turbo  decoder. 
In high SNR situation, turbo decoder usually can correct 
errors successfully and stop criteria conditions of four 
algorithms could be satisfied. Due to traditional stop criteria 
compute their stop criterion condition after one iterative 
decoding is completed, so they need at least two iterations to 
verify their stop criterion. It increases the decoding time and 
power consumption of turbo decoder.  
The PEHD algorithm computes its stop criterion after 
every one phase operation completed as illustrated in Fig.6. 
That means it can compute its stop criterion twice in one 
iteration. Therefore, it only needs one iterative operation in 
best condition. 
˃
˄
˅
ˆ
ˇ
ˈ
ˉ
ˊ
ˋ
ˌ
˄˃
˄˄
˃ ˄ ˅ ˆ ˇ ˈ ˉ ˊ ˋ ˌ ˄˃
ˣ̅̂̃̂̆˸˷
˛˗˔
˦˖˥ʻ˃ˁ˃˃ˈʼ
˛˗˔ˀ˗˛˗˗
  
Fig.6 Average numbers of iteration diagram of HDA, SCR, HDA-DHDD 
and proposed algorithm. 
 
IV. ARCHITECTURE OF PEHD TURBO DECODER 
The proposed algorithm is compared with other three 
stop criteria, HDA, SCR, and HDA-DHDD. The error 
correction performance of stop criteria is simulated on same 
turbo decoder platform and it is shown in Fig. 7. 
Based on Fig. 7, it indicates the BER performance of 
PEHD algorithm is almost the same as other three stopping 
criteria.  
A VLSI architecture of turbo decoder adopting PEHD 
algorithm is shown in Fig. 8, it is composed of SISO, 
received data buffers, interleaver and deinterleaver data 
ROM, extrinsic data buffers and PEHD stopping criterion 
circuit. PEHD algorithm needs a memory that it can be read 
first and written last on same clock edge to store previous 
or.  
 
Fig. 7 BER performance of HDA, SCR, HDA-DHDD  
and proposed algorithm 
Signal to Noise Ratio ( dB ) 
Bit Error Rate 
239
國科會補助計畫衍生研發成果推廣資料表
日期:2011/09/16
國科會補助計畫
計畫名稱: 類比式低功率LDPC錯誤更正碼及內建自我測試晶片設計研究(I)
計畫主持人: 李文達
計畫編號: 99-2221-E-027-107- 學門領域: 積體電路及系統設計
無研發成果推廣資料
low power flash ADC 
with frequency 
synthesizer,’ in 
Proc. of 2010 
International 
Conference on 
High-Speed Circuits 
and Design, Taiwan, 
28-29 Oct. 2010, pp. 
90-93. 
[4] Wen-Ta Lee, Yu-Pin 
Wang, and Yi-Zhen 
Liao ’Chip Design of a 
New Voltage-mode 
Multi-function Biquad 
Filter Using 
Current-mode 
Elements,’ in Proc. 
of 2010 Innovative 
Applications of System 
Prototyping and 
Circuit Design, Ching 
Yun University, 15 
Oct. 2010, pp.49-52.
[5] Wen-Ta Lee, 
Guo-Cun Jheng, and 
Kai-Tzeng 
Chiou, ’Chip design 
of 1MHz ~ 2GHz for 
universal frequency 
synthesize,’  in 
Proc. of 2010 
Innovative 
Applications of System 
Prototyping and
Circuit Design, Ching 
Yun University, 15 
Oct. 2010, pp.246-250.
[6] Wen-Ta Lee and 
Chi-Wei Chang, ’Chip 
design of analog 
iterative decoder for 
a (8,4) LDPC code,’ in 
proc. of 2010 VLSI 
Design/CAD Symposium, 
Aug 3-6, 2010, pp. 
287-290. 
專書 0 0 100%   
專利 申請中件數 0 0 100% 件  
 
