<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:09:03.93</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.02.27</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0027992</applicationNumber><claimCount>13</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시 장치</inventionTitle><inventionTitleEng>DISPLAY APPARATUS</inventionTitleEng><openDate>2025.09.03</openDate><openNumber>10-2025-0131471</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3266</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G09G 3/36</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 개시물은 스캔 신호를 출력하는 게이트 구동부에 대한 것으로서, 게이트 스타트 펄스가 입력되는 Q1 노드 및 Q 노드 사이에 제9 트랜지스터를 배치하고, 제9 트랜지스터를 다이오드 연결시킴으로써 Q1 노드로부터 Q 노드로 흐르는 전류를 차단할 수 있다. 이에 VRR 구동의 홀딩 프레임 동안 게이트 스타트 펄스에서 발생하는 노이즈가 Q 노드로 진행하지 않게 할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 복수개의 서브 픽셀들을 포함하는 표시 패널;상기 서브 픽셀들로 데이터 전압을 공급하는 데이터 드라이버;상기 서브 픽셀들로 스캔 신호를 공급하는 게이트 드라이버;상기 게이트 드라이버로 게이트 하이 전압의 제1 기간 및 게이트 로우 전압의 제2 기간을 갖는 게이트 스타트 펄스 및 제1 클럭을 공급하는 타이밍 컨트롤러를 포함하고,상기 게이트 드라이버의 스테이지는:상기 게이트 스타트 펄스가 입력되는 Q1 노드 및 Q 노드 사이에 배치되고, 상기 Q1 노드에 의해 제어되도록 다이오드 연결된 제9 트랜지스터를 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 제1 기간 동안:온 레벨의 상기 제1 클럭에 의해 턴온되는 제3 트랜지스터를 통해 상기 게이트 하이 전압이 Q2 노드로 공급되고, 게이트 로우 전압에 의해 턴온되는 제6 트랜지스터를 통해 상기 게이트 하이 전압이 Q1 노드로 공급되는, 표시 장치.</claim></claimInfo><claimInfo><claim>3. 제 2 항에 있어서,상기 제1 기간 동안:상기 게이트 하이 전압은 상기 제9 트랜지스터에 의해 상기 Q 노드로 공급이 차단되는, 표시장치.</claim></claimInfo><claimInfo><claim>4. 제 3 항에 있어서,상기 제1 기간 동안:상기 Q1 노드에 의해 턴온되는 제7 트랜지스터 및 QB 노드에 의해 턴온되는 제8 트랜지스터를 통해 게이트 하이 전압이 상기 Q 노드로 인가되는, 표시 장치.</claim></claimInfo><claimInfo><claim>5. 제 3 항에 있어서,상기 제1 기간 동안:상기 Q1 노드에 의해 턴온되는 제5 트랜지스터를 통해 게이트 로우 전압이 QB 노드로 인가되는, 표시 장치.</claim></claimInfo><claimInfo><claim>6. 제 5 항에 있어서,상기 제1 기간 동안:상기 QB 노드에 의해 턴온되는 제2 트랜지스터를 통해 게이트 하이 전압이 출력 노드로 인가되고, 상기 게이트 하이 전압을 갖는 게이트 출력 신호 및 캐리 신호가 출력되는, 표시 장치.</claim></claimInfo><claimInfo><claim>7. 제 1 항에 있어서,상기 제2 기간 동안:온 레벨의 상기 제1 클럭에 의해 턴온되는 제3 트랜지스터를 통해 상기 게이트 로우 전압이 Q2 노드로 공급되고, 게이트 로우 전압에 의해 턴온되는 제6 트랜지스터를 통해 상기 게이트 로우 전압이 Q1 노드로 공급되는, 표시 장치.</claim></claimInfo><claimInfo><claim>8. 제 7 항에 있어서,상기 제2 기간 동안:상기 Q1 노드에 의해 턴온되는 상기 제9 트랜지스터를 통해 Q 노드로부터 Q1 노드로 흐르는 전류가 생성되는, 표시 장치.</claim></claimInfo><claimInfo><claim>9. 제 8 항에 있어서,상기 제2 기간 동안:상기 Q 노드는 상기 게이트 로우 전압보다 더 낮은 전압을 갖는, 표시 장치.</claim></claimInfo><claimInfo><claim>10. 제 9 항에 있어서,상기 제2 기간 동안:상기 Q2 노드에 의해 턴온되는 제4 트랜지스터를 통해 게이트 하이 전압이 QB 노드로 공급되는, 표시 장치.</claim></claimInfo><claimInfo><claim>11. 제 10 항에 있어서,상기 제2 기간 동안:상기 제1 기간에서 게이트 하이 전압이었던 출력 노드는, 상기 Q 노드에 의해 턴온되는 제1 트랜지스터를 통해 게이트 로우 전압으로 트랜지션되고, 상기 게이트 로우 전압을 갖는 게이트 출력 신호 및 캐리 신호가 출력되는, 표시 장치.</claim></claimInfo><claimInfo><claim>12. 제 11 항에 있어서,상기 Q 노드 및 상기 출력 노드 사이에 배치되는 Q 캐패시터를 더 포함하고,상기 트랜지션에 의해 상기 Q 노드는 게이트 로우 전압보다 더 낮은 전압을 갖는, 표시 장치.</claim></claimInfo><claimInfo><claim>13. 제 8 항에 있어서,VRR 구동의 홀딩 프레임 동안:상기 게이트 스타트 펄스는 노이즈를 포함하고,상기 Q1 노드 및 상기 Q2 노드는 상기 노이즈를 포함하고,상기 노이즈는 상기 제9 트랜지스터에 의해 상기 Q 노드로의 공급이 차단되는, 표시 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 영등포구...</address><code>119981018655</code><country>대한민국</country><engName>LG Display Co.,Ltd.</engName><name>엘지디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 파주시 ...</address><code> </code><country> </country><engName>ChungWan  Oh</engName><name>오충완</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 선릉로 ***, ***호(논현동,썬라이더빌딩)</address><code>920121000224</code><country>대한민국</country><engName>Honesty&amp;JR Partners Intellectual Property Law Group</engName><name>특허법인 정안</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.02.27</receiptDate><receiptNumber>1-1-2024-0224399-10</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240027992.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93df6dbba8cd51b7954fc972d81d27fb67c7478b89ac4c065df8baac91ea92eaf1ef6504db60415ffc0a1901e6cec67549bffe05e170ede8e2</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf310e7b1f9d7c91f3a86a7c2ca6afddade094d4892b1b559e90185e7bdc48c7ad6bcf0cd2424b25afd0992b5571c3d66b90ab5b3394e4f180</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>