## vivado
1. [时分复用](http://t.csdn.cn/bkis2)
2. [FIFO实现](http://t.csdn.cn/NupOo)
3. [wire&reg,begin&end](http://t.csdn.cn/7rst0)
4. [DDR3内存详解，存储器结构+时序+初始化过程](http://t.csdn.cn/9rwEr)
5. [FPGA_ROM存储器IP核使用](http://t.csdn.cn/iX7OL)
6. [FSM有限状态机(三段式)-verilog实现](http://t.csdn.cn/c5XHi)
7. [状态机设计思路]
8. (http://t.csdn.cn/yIOZr)
9. [Vivado创建工程、管教分配、综合布局布线、生成比特流](http://t.csdn.cn/wUUsu)
10. [Verilog单周期CPU设计](http://t.csdn.cn/jFx2e)
11. [risc-v单周期CPU与五级流水线实现](http://t.csdn.cn/2IUff)

## 基础知识
1. [CRC校验原理与步骤](http://t.csdn.cn/VAHyb)
2. [水平&垂直微指令](http://t.csdn.cn/PEnRc)
3. [乘法器](http://t.csdn.cn/Lg9TJ)
4. [指令周期、终端周期、机器CPU周期、时钟周期](http://t.csdn.cn/9Gql5)

