Timing Analyzer report for bus_top
Wed Dec 10 11:09:39 2025
Quartus Prime Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; bus_top                                                ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE115F29C7                                          ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 1.20        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.1%      ;
;     Processors 3-14        ;   1.2%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 220.31 MHz ; 220.31 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.539 ; -991.031           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.335 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -662.969                         ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                               ;
+--------+------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                              ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.539 ; master_interface:master2_inst|bwvalid                                                                                  ; slave:slave2|slave_interface:u_if|wdata[6]               ; clk          ; clk         ; 1.000        ; -0.095     ; 4.442      ;
; -3.389 ; master_interface:master1_inst|counter[0]                                                                               ; master_interface:master1_inst|bwdata                     ; clk          ; clk         ; 1.000        ; -0.085     ; 4.302      ;
; -3.379 ; master_interface:master2_inst|bwvalid                                                                                  ; slave:slave3|slave_interface:u_if|wdata[5]               ; clk          ; clk         ; 1.000        ; -0.105     ; 4.272      ;
; -3.338 ; master_interface:master2_inst|bwvalid                                                                                  ; slave:slave2|slave_interface:u_if|wdata[7]               ; clk          ; clk         ; 1.000        ; -0.094     ; 4.242      ;
; -3.336 ; master_interface:master2_inst|bwvalid                                                                                  ; slave:slave2|slave_interface:u_if|wdata[5]               ; clk          ; clk         ; 1.000        ; -0.094     ; 4.240      ;
; -3.332 ; master_interface:master2_inst|bwvalid                                                                                  ; slave:slave2|slave_interface:u_if|wdata[1]               ; clk          ; clk         ; 1.000        ; -0.094     ; 4.236      ;
; -3.316 ; master_interface:master1_inst|bwvalid                                                                                  ; slave:slave2|slave_interface:u_if|wdata[6]               ; clk          ; clk         ; 1.000        ; -0.087     ; 4.227      ;
; -3.313 ; serial_bus:bus_inst|addr_dec:addr_decoder|slave_addr[2]                                                                ; slave:slave3|slave_interface:u_if|wdata[5]               ; clk          ; clk         ; 1.000        ; -0.097     ; 4.214      ;
; -3.301 ; master_interface:master1_inst|bwdata                                                                                   ; slave:slave3|slave_interface:u_if|wdata[5]               ; clk          ; clk         ; 1.000        ; -0.104     ; 4.195      ;
; -3.285 ; serial_bus:bus_inst|addr_dec:addr_decoder|state.WAIT_TXN                                                               ; slave:slave3|slave_interface:u_if|wdata[5]               ; clk          ; clk         ; 1.000        ; -0.097     ; 4.186      ;
; -3.285 ; master_interface:master2_inst|bwdata                                                                                   ; slave:slave3|slave_interface:u_if|wdata[5]               ; clk          ; clk         ; 1.000        ; -0.105     ; 4.178      ;
; -3.271 ; master_interface:master2_inst|bwvalid                                                                                  ; slave:slave3|slave_interface:u_if|wdata[6]               ; clk          ; clk         ; 1.000        ; -0.105     ; 4.164      ;
; -3.252 ; serial_bus:bus_inst|arbiter:arbiter_inst|msel                                                                          ; slave:slave3|slave_interface:u_if|wdata[5]               ; clk          ; clk         ; 1.000        ; -0.097     ; 4.153      ;
; -3.245 ; master_interface:master2_inst|bwvalid                                                                                  ; slave:slave2|slave_interface:u_if|wdata[0]               ; clk          ; clk         ; 1.000        ; -0.095     ; 4.148      ;
; -3.227 ; master_interface:master2_inst|counter[0]                                                                               ; master_interface:master2_inst|bwdata                     ; clk          ; clk         ; 1.000        ; -0.116     ; 4.109      ;
; -3.226 ; master_interface:master1_inst|bwvalid                                                                                  ; slave:slave3|slave_interface:u_if|wdata[5]               ; clk          ; clk         ; 1.000        ; -0.097     ; 4.127      ;
; -3.223 ; serial_bus:bus_inst|arbiter:arbiter_inst|msel                                                                          ; slave:slave2|slave_interface:u_if|wdata[6]               ; clk          ; clk         ; 1.000        ; -0.087     ; 4.134      ;
; -3.214 ; slave:slave2|slave_interface:u_if|counter[6]                                                                           ; slave:slave2|slave_interface:u_if|wdata[6]               ; clk          ; clk         ; 1.000        ; -0.085     ; 4.127      ;
; -3.214 ; serial_bus:bus_inst|addr_dec:addr_decoder|slave_addr[2]                                                                ; slave:slave3|slave_interface:u_if|wdata[6]               ; clk          ; clk         ; 1.000        ; -0.097     ; 4.115      ;
; -3.205 ; slave:slave2|slave_interface:u_if|counter[4]                                                                           ; slave:slave2|slave_interface:u_if|wdata[6]               ; clk          ; clk         ; 1.000        ; -0.085     ; 4.118      ;
; -3.202 ; master_interface:master2_inst|counter[6]                                                                               ; master_interface:master2_inst|mrdata[6]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.120      ;
; -3.201 ; master_interface:master2_inst|counter[6]                                                                               ; master_interface:master2_inst|mrdata[7]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.119      ;
; -3.192 ; master_interface:master2_inst|counter[7]                                                                               ; master_interface:master2_inst|mrdata[6]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.110      ;
; -3.192 ; serial_bus:bus_inst|addr_dec:addr_decoder|slave_addr[2]                                                                ; slave:slave2|slave_interface:u_if|wdata[6]               ; clk          ; clk         ; 1.000        ; -0.087     ; 4.103      ;
; -3.191 ; master_interface:master2_inst|counter[7]                                                                               ; master_interface:master2_inst|mrdata[7]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.109      ;
; -3.185 ; master_interface:master1_inst|bwvalid                                                                                  ; slave:slave2|slave_interface:u_if|wdata[7]               ; clk          ; clk         ; 1.000        ; -0.086     ; 4.097      ;
; -3.183 ; master_interface:master1_inst|bwvalid                                                                                  ; slave:slave2|slave_interface:u_if|wdata[5]               ; clk          ; clk         ; 1.000        ; -0.086     ; 4.095      ;
; -3.179 ; master_interface:master1_inst|bwvalid                                                                                  ; slave:slave2|slave_interface:u_if|wdata[1]               ; clk          ; clk         ; 1.000        ; -0.086     ; 4.091      ;
; -3.176 ; master_interface:master2_inst|counter[1]                                                                               ; master_interface:master2_inst|bwdata                     ; clk          ; clk         ; 1.000        ; -0.116     ; 4.058      ;
; -3.175 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[0]                                                                      ; master_interface:master1_inst|counter[1]                 ; clk          ; clk         ; 1.000        ; -0.105     ; 4.068      ;
; -3.175 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[0]                                                                      ; master_interface:master1_inst|counter[4]                 ; clk          ; clk         ; 1.000        ; -0.105     ; 4.068      ;
; -3.175 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[0]                                                                      ; master_interface:master1_inst|counter[0]                 ; clk          ; clk         ; 1.000        ; -0.105     ; 4.068      ;
; -3.175 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[0]                                                                      ; master_interface:master1_inst|counter[5]                 ; clk          ; clk         ; 1.000        ; -0.105     ; 4.068      ;
; -3.175 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[0]                                                                      ; master_interface:master1_inst|counter[6]                 ; clk          ; clk         ; 1.000        ; -0.105     ; 4.068      ;
; -3.175 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[0]                                                                      ; master_interface:master1_inst|counter[7]                 ; clk          ; clk         ; 1.000        ; -0.105     ; 4.068      ;
; -3.160 ; slave:slave2|slave_interface:u_if|counter[2]                                                                           ; slave:slave2|slave_interface:u_if|counter[0]             ; clk          ; clk         ; 1.000        ; -0.080     ; 4.078      ;
; -3.160 ; slave:slave2|slave_interface:u_if|counter[2]                                                                           ; slave:slave2|slave_interface:u_if|counter[5]             ; clk          ; clk         ; 1.000        ; -0.080     ; 4.078      ;
; -3.160 ; slave:slave2|slave_interface:u_if|counter[2]                                                                           ; slave:slave2|slave_interface:u_if|counter[1]             ; clk          ; clk         ; 1.000        ; -0.080     ; 4.078      ;
; -3.160 ; slave:slave2|slave_interface:u_if|counter[2]                                                                           ; slave:slave2|slave_interface:u_if|counter[2]             ; clk          ; clk         ; 1.000        ; -0.080     ; 4.078      ;
; -3.160 ; slave:slave2|slave_interface:u_if|counter[2]                                                                           ; slave:slave2|slave_interface:u_if|counter[3]             ; clk          ; clk         ; 1.000        ; -0.080     ; 4.078      ;
; -3.160 ; slave:slave2|slave_interface:u_if|counter[2]                                                                           ; slave:slave2|slave_interface:u_if|counter[4]             ; clk          ; clk         ; 1.000        ; -0.080     ; 4.078      ;
; -3.160 ; slave:slave2|slave_interface:u_if|counter[2]                                                                           ; slave:slave2|slave_interface:u_if|counter[7]             ; clk          ; clk         ; 1.000        ; -0.080     ; 4.078      ;
; -3.160 ; slave:slave2|slave_interface:u_if|counter[2]                                                                           ; slave:slave2|slave_interface:u_if|counter[6]             ; clk          ; clk         ; 1.000        ; -0.080     ; 4.078      ;
; -3.155 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[0]                                                                      ; master_interface:master2_inst|counter[1]                 ; clk          ; clk         ; 1.000        ; -0.073     ; 4.080      ;
; -3.155 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[0]                                                                      ; master_interface:master2_inst|counter[3]                 ; clk          ; clk         ; 1.000        ; -0.073     ; 4.080      ;
; -3.155 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[0]                                                                      ; master_interface:master2_inst|counter[0]                 ; clk          ; clk         ; 1.000        ; -0.073     ; 4.080      ;
; -3.155 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[0]                                                                      ; master_interface:master2_inst|counter[5]                 ; clk          ; clk         ; 1.000        ; -0.073     ; 4.080      ;
; -3.155 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[0]                                                                      ; master_interface:master2_inst|counter[2]                 ; clk          ; clk         ; 1.000        ; -0.073     ; 4.080      ;
; -3.155 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[0]                                                                      ; master_interface:master2_inst|counter[4]                 ; clk          ; clk         ; 1.000        ; -0.073     ; 4.080      ;
; -3.155 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[0]                                                                      ; master_interface:master2_inst|counter[7]                 ; clk          ; clk         ; 1.000        ; -0.073     ; 4.080      ;
; -3.155 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[0]                                                                      ; master_interface:master2_inst|counter[6]                 ; clk          ; clk         ; 1.000        ; -0.073     ; 4.080      ;
; -3.152 ; serial_bus:bus_inst|addr_dec:addr_decoder|slave_addr[0]                                                                ; slave:slave2|slave_interface:u_if|wdata[6]               ; clk          ; clk         ; 1.000        ; -0.087     ; 4.063      ;
; -3.133 ; serial_bus:bus_inst|addr_dec:addr_decoder|state.S_CONNECT                                                              ; slave:slave3|slave_interface:u_if|wdata[5]               ; clk          ; clk         ; 1.000        ; -0.097     ; 4.034      ;
; -3.119 ; master_interface:master2_inst|counter[6]                                                                               ; master_interface:master2_inst|bwdata                     ; clk          ; clk         ; 1.000        ; -0.116     ; 4.001      ;
; -3.119 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[1]                                                                      ; master_interface:master1_inst|counter[1]                 ; clk          ; clk         ; 1.000        ; -0.105     ; 4.012      ;
; -3.119 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[1]                                                                      ; master_interface:master1_inst|counter[4]                 ; clk          ; clk         ; 1.000        ; -0.105     ; 4.012      ;
; -3.119 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[1]                                                                      ; master_interface:master1_inst|counter[0]                 ; clk          ; clk         ; 1.000        ; -0.105     ; 4.012      ;
; -3.119 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[1]                                                                      ; master_interface:master1_inst|counter[5]                 ; clk          ; clk         ; 1.000        ; -0.105     ; 4.012      ;
; -3.119 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[1]                                                                      ; master_interface:master1_inst|counter[6]                 ; clk          ; clk         ; 1.000        ; -0.105     ; 4.012      ;
; -3.119 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[1]                                                                      ; master_interface:master1_inst|counter[7]                 ; clk          ; clk         ; 1.000        ; -0.105     ; 4.012      ;
; -3.117 ; serial_bus:bus_inst|addr_dec:addr_decoder|state.WAIT_TXN                                                               ; slave:slave3|slave_interface:u_if|wdata[6]               ; clk          ; clk         ; 1.000        ; -0.097     ; 4.018      ;
; -3.109 ; master_interface:master2_inst|counter[7]                                                                               ; master_interface:master2_inst|bwdata                     ; clk          ; clk         ; 1.000        ; -0.116     ; 3.991      ;
; -3.109 ; serial_bus:bus_inst|addr_dec:addr_decoder|slave_addr[1]                                                                ; serial_bus:bus_inst|addr_dec:addr_decoder|state.WAIT_TXN ; clk          ; clk         ; 1.000        ; -0.081     ; 4.026      ;
; -3.102 ; slave:slave2|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a1~portb_address_reg0 ; slave:slave2|slave_interface:u_if|rdata[2]               ; clk          ; clk         ; 1.000        ; 0.042      ; 4.142      ;
; -3.099 ; slave:slave1|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a1~portb_address_reg0 ; slave:slave1|slave_interface:u_if|rdata[2]               ; clk          ; clk         ; 1.000        ; 0.044      ; 4.141      ;
; -3.095 ; slave:slave1|slave_interface:u_if|brdata                                                                               ; master_interface:master2_inst|rdata[3]                   ; clk          ; clk         ; 1.000        ; -0.517     ; 3.576      ;
; -3.093 ; slave:slave1|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a4~portb_address_reg0 ; slave:slave1|slave_interface:u_if|rdata[7]               ; clk          ; clk         ; 1.000        ; 0.051      ; 4.142      ;
; -3.091 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[1]                                                                      ; master_interface:master2_inst|counter[1]                 ; clk          ; clk         ; 1.000        ; -0.073     ; 4.016      ;
; -3.091 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[1]                                                                      ; master_interface:master2_inst|counter[3]                 ; clk          ; clk         ; 1.000        ; -0.073     ; 4.016      ;
; -3.091 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[1]                                                                      ; master_interface:master2_inst|counter[0]                 ; clk          ; clk         ; 1.000        ; -0.073     ; 4.016      ;
; -3.091 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[1]                                                                      ; master_interface:master2_inst|counter[5]                 ; clk          ; clk         ; 1.000        ; -0.073     ; 4.016      ;
; -3.091 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[1]                                                                      ; master_interface:master2_inst|counter[2]                 ; clk          ; clk         ; 1.000        ; -0.073     ; 4.016      ;
; -3.091 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[1]                                                                      ; master_interface:master2_inst|counter[4]                 ; clk          ; clk         ; 1.000        ; -0.073     ; 4.016      ;
; -3.091 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[1]                                                                      ; master_interface:master2_inst|counter[7]                 ; clk          ; clk         ; 1.000        ; -0.073     ; 4.016      ;
; -3.091 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[1]                                                                      ; master_interface:master2_inst|counter[6]                 ; clk          ; clk         ; 1.000        ; -0.073     ; 4.016      ;
; -3.091 ; slave:slave1|slave_interface:u_if|brdata                                                                               ; master_interface:master2_inst|rdata[1]                   ; clk          ; clk         ; 1.000        ; -0.517     ; 3.572      ;
; -3.091 ; slave:slave1|slave_interface:u_if|brdata                                                                               ; master_interface:master2_inst|rdata[6]                   ; clk          ; clk         ; 1.000        ; -0.517     ; 3.572      ;
; -3.090 ; slave:slave1|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a0~portb_address_reg0 ; slave:slave1|slave_interface:u_if|rdata[3]               ; clk          ; clk         ; 1.000        ; 0.041      ; 4.129      ;
; -3.089 ; master_interface:master2_inst|bwvalid                                                                                  ; slave:slave3|slave_interface:u_if|wdata[4]               ; clk          ; clk         ; 1.000        ; -0.105     ; 3.982      ;
; -3.086 ; slave:slave2|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a0~portb_address_reg0 ; slave:slave2|slave_interface:u_if|rdata[3]               ; clk          ; clk         ; 1.000        ; 0.042      ; 4.126      ;
; -3.085 ; slave:slave1|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a4~portb_address_reg0 ; slave:slave1|slave_interface:u_if|rdata[4]               ; clk          ; clk         ; 1.000        ; 0.051      ; 4.134      ;
; -3.084 ; slave:slave2|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a4~portb_address_reg0 ; slave:slave2|slave_interface:u_if|rdata[7]               ; clk          ; clk         ; 1.000        ; 0.042      ; 4.124      ;
; -3.083 ; slave:slave1|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a5~portb_address_reg0 ; slave:slave1|slave_interface:u_if|rdata[6]               ; clk          ; clk         ; 1.000        ; 0.041      ; 4.122      ;
; -3.081 ; master_interface:master1_inst|addr[1]                                                                                  ; master_interface:master1_inst|bwdata                     ; clk          ; clk         ; 1.000        ; -0.117     ; 3.962      ;
; -3.078 ; master_interface:master1_inst|counter[1]                                                                               ; master_interface:master1_inst|bwdata                     ; clk          ; clk         ; 1.000        ; -0.085     ; 3.991      ;
; -3.075 ; serial_bus:bus_inst|addr_dec:addr_decoder|state.WAIT_TXN                                                               ; slave:slave2|slave_interface:u_if|wdata[6]               ; clk          ; clk         ; 1.000        ; -0.087     ; 3.986      ;
; -3.074 ; slave:slave2|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a4~portb_address_reg0 ; slave:slave2|slave_interface:u_if|rdata[4]               ; clk          ; clk         ; 1.000        ; 0.042      ; 4.114      ;
; -3.073 ; slave:slave1|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a0~portb_address_reg0 ; slave:slave1|slave_interface:u_if|rdata[0]               ; clk          ; clk         ; 1.000        ; 0.041      ; 4.112      ;
; -3.073 ; slave:slave2|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a5~portb_address_reg0 ; slave:slave2|slave_interface:u_if|rdata[6]               ; clk          ; clk         ; 1.000        ; 0.072      ; 4.143      ;
; -3.066 ; slave:slave1|slave_interface:u_if|brdata                                                                               ; master_interface:master2_inst|rdata[4]                   ; clk          ; clk         ; 1.000        ; -0.517     ; 3.547      ;
; -3.065 ; slave:slave3|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a4~portb_address_reg0 ; slave:slave3|slave_interface:u_if|rdata[4]               ; clk          ; clk         ; 1.000        ; 0.048      ; 4.111      ;
; -3.063 ; slave:slave3|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a5~portb_address_reg0 ; slave:slave3|slave_interface:u_if|rdata[5]               ; clk          ; clk         ; 1.000        ; 0.048      ; 4.109      ;
; -3.063 ; slave:slave2|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a5~portb_address_reg0 ; slave:slave2|slave_interface:u_if|rdata[5]               ; clk          ; clk         ; 1.000        ; 0.072      ; 4.133      ;
; -3.062 ; slave:slave3|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a1~portb_address_reg0 ; slave:slave3|slave_interface:u_if|rdata[2]               ; clk          ; clk         ; 1.000        ; 0.047      ; 4.107      ;
; -3.060 ; slave:slave3|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a5~portb_address_reg0 ; slave:slave3|slave_interface:u_if|rdata[6]               ; clk          ; clk         ; 1.000        ; 0.048      ; 4.106      ;
; -3.059 ; serial_bus:bus_inst|addr_dec:addr_decoder|slave_addr[1]                                                                ; slave:slave2|slave_interface:u_if|wdata[6]               ; clk          ; clk         ; 1.000        ; -0.087     ; 3.970      ;
; -3.058 ; master_interface:master1_inst|bwvalid                                                                                  ; slave:slave3|slave_interface:u_if|wdata[6]               ; clk          ; clk         ; 1.000        ; -0.097     ; 3.959      ;
; -3.056 ; master_interface:master1_inst|bwdata                                                                                   ; slave:slave2|slave_interface:u_if|wdata[7]               ; clk          ; clk         ; 1.000        ; -0.093     ; 3.961      ;
; -3.055 ; master_interface:master2_inst|bwvalid                                                                                  ; slave:slave2|slave_interface:u_if|wdata[4]               ; clk          ; clk         ; 1.000        ; -0.095     ; 3.958      ;
; -3.054 ; master_interface:master1_inst|bwdata                                                                                   ; slave:slave2|slave_interface:u_if|wdata[5]               ; clk          ; clk         ; 1.000        ; -0.093     ; 3.959      ;
+--------+------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                     ;
+-------+------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.335 ; slave:slave2|slave_interface:u_if|mem_wdata[0] ; slave:slave2|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.441      ; 0.998      ;
; 0.336 ; slave:slave2|slave_interface:u_if|mem_wdata[3] ; slave:slave2|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.441      ; 0.999      ;
; 0.343 ; slave:slave2|slave_interface:u_if|mem_wdata[7] ; slave:slave2|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a4~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.442      ; 1.007      ;
; 0.345 ; slave:slave2|slave_interface:u_if|mem_wdata[4] ; slave:slave2|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a4~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.442      ; 1.009      ;
; 0.363 ; slave:slave3|slave_interface:u_if|mem_addr[1]  ; slave:slave3|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a1~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.435      ; 1.020      ;
; 0.365 ; slave:slave2|slave_interface:u_if|mem_addr[0]  ; slave:slave2|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a5~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.436      ; 1.023      ;
; 0.365 ; slave:slave2|slave_interface:u_if|mem_addr[9]  ; slave:slave2|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.435      ; 1.022      ;
; 0.367 ; slave:slave2|slave_interface:u_if|mem_wdata[2] ; slave:slave2|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a1~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.439      ; 1.028      ;
; 0.371 ; slave:slave2|slave_interface:u_if|mem_addr[6]  ; slave:slave2|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.438      ; 1.031      ;
; 0.372 ; slave:slave2|slave_interface:u_if|mem_addr[11] ; slave:slave2|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a5~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.435      ; 1.029      ;
; 0.374 ; slave:slave2|slave_interface:u_if|mem_addr[7]  ; slave:slave2|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a5~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.435      ; 1.031      ;
; 0.378 ; slave:slave1|slave_interface:u_if|mem_addr[7]  ; slave:slave1|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a1~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.436      ; 1.036      ;
; 0.378 ; slave:slave1|slave_interface:u_if|mem_addr[9]  ; slave:slave1|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a1~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.436      ; 1.036      ;
; 0.380 ; slave:slave2|slave_interface:u_if|mem_wdata[5] ; slave:slave2|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a5~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.450      ; 1.052      ;
; 0.380 ; slave:slave2|slave_interface:u_if|mem_addr[3]  ; slave:slave2|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a5~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.435      ; 1.037      ;
; 0.383 ; master_interface:master2_inst|rdata[7]         ; master_interface:master2_inst|rdata[7]                                                                                 ; clk          ; clk         ; 0.000        ; 0.100      ; 0.669      ;
; 0.383 ; master_interface:master2_inst|rdata[5]         ; master_interface:master2_inst|rdata[5]                                                                                 ; clk          ; clk         ; 0.000        ; 0.100      ; 0.669      ;
; 0.383 ; master_interface:master2_inst|rdata[0]         ; master_interface:master2_inst|rdata[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.100      ; 0.669      ;
; 0.383 ; slave:slave2|slave_interface:u_if|mem_addr[8]  ; slave:slave2|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.438      ; 1.043      ;
; 0.384 ; slave:slave1|slave_interface:u_if|addr[4]      ; slave:slave1|slave_interface:u_if|addr[4]                                                                              ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; slave:slave1|slave_interface:u_if|addr[5]      ; slave:slave1|slave_interface:u_if|addr[5]                                                                              ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; slave:slave1|slave_interface:u_if|addr[6]      ; slave:slave1|slave_interface:u_if|addr[6]                                                                              ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.385 ; slave:slave3|slave_interface:u_if|rdata[3]     ; slave:slave3|slave_interface:u_if|rdata[3]                                                                             ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave3|slave_interface:u_if|rdata[0]     ; slave:slave3|slave_interface:u_if|rdata[0]                                                                             ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave3|slave_interface:u_if|mem_wdata[0] ; slave:slave3|slave_interface:u_if|mem_wdata[0]                                                                         ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave3|slave_interface:u_if|wdata[0]     ; slave:slave3|slave_interface:u_if|wdata[0]                                                                             ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave3|slave_interface:u_if|rdata[2]     ; slave:slave3|slave_interface:u_if|rdata[2]                                                                             ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave3|slave_interface:u_if|mem_wdata[1] ; slave:slave3|slave_interface:u_if|mem_wdata[1]                                                                         ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave3|slave_interface:u_if|wdata[1]     ; slave:slave3|slave_interface:u_if|wdata[1]                                                                             ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave3|slave_interface:u_if|rdata[7]     ; slave:slave3|slave_interface:u_if|rdata[7]                                                                             ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave3|slave_interface:u_if|rdata[5]     ; slave:slave3|slave_interface:u_if|rdata[5]                                                                             ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave3|slave_interface:u_if|rdata[4]     ; slave:slave3|slave_interface:u_if|rdata[4]                                                                             ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave3|slave_interface:u_if|wdata[7]     ; slave:slave3|slave_interface:u_if|wdata[7]                                                                             ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave3|slave_interface:u_if|rdata[6]     ; slave:slave3|slave_interface:u_if|rdata[6]                                                                             ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave3|slave_interface:u_if|addr[6]      ; slave:slave3|slave_interface:u_if|addr[6]                                                                              ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; master_interface:master1_inst|rdata[7]         ; master_interface:master1_inst|rdata[7]                                                                                 ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; master_interface:master1_inst|mrdata[6]        ; master_interface:master1_inst|mrdata[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; master_interface:master1_inst|rdata[6]         ; master_interface:master1_inst|rdata[6]                                                                                 ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; master_interface:master1_inst|mrdata[5]        ; master_interface:master1_inst|mrdata[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; master_interface:master1_inst|rdata[5]         ; master_interface:master1_inst|rdata[5]                                                                                 ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; master_interface:master1_inst|mrdata[4]        ; master_interface:master1_inst|mrdata[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; master_interface:master1_inst|rdata[4]         ; master_interface:master1_inst|rdata[4]                                                                                 ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; master_interface:master1_inst|mrdata[3]        ; master_interface:master1_inst|mrdata[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; master_interface:master1_inst|rdata[3]         ; master_interface:master1_inst|rdata[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; master_interface:master2_inst|rdata[2]         ; master_interface:master2_inst|rdata[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; master_interface:master1_inst|mrdata[2]        ; master_interface:master1_inst|mrdata[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; master_interface:master1_inst|rdata[2]         ; master_interface:master1_inst|rdata[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; master_interface:master1_inst|rdata[1]         ; master_interface:master1_inst|rdata[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; master_interface:master1_inst|mrdata[0]        ; master_interface:master1_inst|mrdata[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; master_interface:master1_inst|rdata[0]         ; master_interface:master1_inst|rdata[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave1|slave_interface:u_if|rdata[3]     ; slave:slave1|slave_interface:u_if|rdata[3]                                                                             ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave1|slave_interface:u_if|rdata[0]     ; slave:slave1|slave_interface:u_if|rdata[0]                                                                             ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave1|slave_interface:u_if|mem_wdata[0] ; slave:slave1|slave_interface:u_if|mem_wdata[0]                                                                         ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave1|slave_interface:u_if|mem_wdata[3] ; slave:slave1|slave_interface:u_if|mem_wdata[3]                                                                         ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave1|slave_interface:u_if|wdata[1]     ; slave:slave1|slave_interface:u_if|wdata[1]                                                                             ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave1|slave_interface:u_if|wdata[2]     ; slave:slave1|slave_interface:u_if|wdata[2]                                                                             ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave1|slave_interface:u_if|rdata[7]     ; slave:slave1|slave_interface:u_if|rdata[7]                                                                             ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave1|slave_interface:u_if|rdata[4]     ; slave:slave1|slave_interface:u_if|rdata[4]                                                                             ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave1|slave_interface:u_if|mem_wdata[4] ; slave:slave1|slave_interface:u_if|mem_wdata[4]                                                                         ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave1|slave_interface:u_if|wdata[4]     ; slave:slave1|slave_interface:u_if|wdata[4]                                                                             ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave1|slave_interface:u_if|mem_wdata[7] ; slave:slave1|slave_interface:u_if|mem_wdata[7]                                                                         ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave1|slave_interface:u_if|rdata[6]     ; slave:slave1|slave_interface:u_if|rdata[6]                                                                             ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave1|slave_interface:u_if|rdata[5]     ; slave:slave1|slave_interface:u_if|rdata[5]                                                                             ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave1|slave_interface:u_if|mem_wdata[5] ; slave:slave1|slave_interface:u_if|mem_wdata[5]                                                                         ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave1|slave_interface:u_if|wdata[5]     ; slave:slave1|slave_interface:u_if|wdata[5]                                                                             ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave1|slave_interface:u_if|mem_wdata[6] ; slave:slave1|slave_interface:u_if|mem_wdata[6]                                                                         ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave1|slave_interface:u_if|wdata[6]     ; slave:slave1|slave_interface:u_if|wdata[6]                                                                             ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave2|slave_interface:u_if|rdata[5]     ; slave:slave2|slave_interface:u_if|rdata[5]                                                                             ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave2|slave_interface:u_if|rdata[6]     ; slave:slave2|slave_interface:u_if|rdata[6]                                                                             ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave2|slave_interface:u_if|mem_addr[5]  ; slave:slave2|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.438      ; 1.045      ;
; 0.385 ; slave:slave1|slave_interface:u_if|state.WDATA  ; slave:slave1|slave_interface:u_if|state.WDATA                                                                          ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; slave:slave1|slave_interface:u_if|state.ADDR   ; slave:slave1|slave_interface:u_if|state.ADDR                                                                           ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.386 ; slave:slave3|slave_interface:u_if|rdata[1]     ; slave:slave3|slave_interface:u_if|rdata[1]                                                                             ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; slave:slave3|slave_interface:u_if|mem_addr[0]  ; slave:slave3|slave_interface:u_if|mem_addr[0]                                                                          ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; slave:slave3|slave_interface:u_if|mem_addr[2]  ; slave:slave3|slave_interface:u_if|mem_addr[2]                                                                          ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; slave:slave3|slave_interface:u_if|mem_addr[3]  ; slave:slave3|slave_interface:u_if|mem_addr[3]                                                                          ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; slave:slave3|slave_interface:u_if|mem_addr[4]  ; slave:slave3|slave_interface:u_if|mem_addr[4]                                                                          ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; slave:slave3|slave_interface:u_if|mem_addr[5]  ; slave:slave3|slave_interface:u_if|mem_addr[5]                                                                          ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; slave:slave3|slave_interface:u_if|mem_addr[6]  ; slave:slave3|slave_interface:u_if|mem_addr[6]                                                                          ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; slave:slave3|slave_interface:u_if|mem_addr[7]  ; slave:slave3|slave_interface:u_if|mem_addr[7]                                                                          ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; slave:slave3|slave_interface:u_if|mem_addr[8]  ; slave:slave3|slave_interface:u_if|mem_addr[8]                                                                          ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; slave:slave3|slave_interface:u_if|mem_addr[9]  ; slave:slave3|slave_interface:u_if|mem_addr[9]                                                                          ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; slave:slave3|slave_interface:u_if|mem_addr[10] ; slave:slave3|slave_interface:u_if|mem_addr[10]                                                                         ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; slave:slave3|slave_interface:u_if|mem_addr[11] ; slave:slave3|slave_interface:u_if|mem_addr[11]                                                                         ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; slave:slave1|slave_interface:u_if|brdata       ; slave:slave1|slave_interface:u_if|brdata                                                                               ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; slave:slave1|slave_interface:u_if|rdata[2]     ; slave:slave1|slave_interface:u_if|rdata[2]                                                                             ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; slave:slave1|slave_interface:u_if|rdata[1]     ; slave:slave1|slave_interface:u_if|rdata[1]                                                                             ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; slave:slave1|slave_interface:u_if|mem_wdata[1] ; slave:slave1|slave_interface:u_if|mem_wdata[1]                                                                         ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; slave:slave1|slave_interface:u_if|mem_wdata[2] ; slave:slave1|slave_interface:u_if|mem_wdata[2]                                                                         ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; slave:slave2|slave_interface:u_if|rdata[3]     ; slave:slave2|slave_interface:u_if|rdata[3]                                                                             ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; slave:slave2|slave_interface:u_if|rdata[2]     ; slave:slave2|slave_interface:u_if|rdata[2]                                                                             ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; slave:slave2|slave_interface:u_if|rdata[1]     ; slave:slave2|slave_interface:u_if|rdata[1]                                                                             ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; slave:slave2|slave_interface:u_if|rdata[0]     ; slave:slave2|slave_interface:u_if|rdata[0]                                                                             ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; slave:slave2|slave_interface:u_if|rdata[7]     ; slave:slave2|slave_interface:u_if|rdata[7]                                                                             ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; slave:slave2|slave_interface:u_if|rdata[4]     ; slave:slave2|slave_interface:u_if|rdata[4]                                                                             ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.387 ; slave:slave1|slave_interface:u_if|mem_addr[2]  ; slave:slave1|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a1~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.436      ; 1.045      ;
; 0.389 ; slave:slave1|slave_interface:u_if|mem_addr[4]  ; slave:slave1|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a1~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.436      ; 1.047      ;
; 0.391 ; slave:slave3|slave_interface:u_if|mem_wdata[4] ; slave:slave3|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a4~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.437      ; 1.050      ;
; 0.392 ; slave:slave3|slave_interface:u_if|mem_wdata[6] ; slave:slave3|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a5~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.430      ; 1.044      ;
; 0.396 ; slave:slave1|slave_interface:u_if|mem_addr[8]  ; slave:slave1|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a1~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.436      ; 1.054      ;
+-------+------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 237.76 MHz ; 237.76 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.206 ; -865.831          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.336 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -660.857                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                ;
+--------+------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                              ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.206 ; master_interface:master2_inst|bwvalid                                                                                  ; slave:slave2|slave_interface:u_if|wdata[6]               ; clk          ; clk         ; 1.000        ; -0.087     ; 4.118      ;
; -3.067 ; master_interface:master2_inst|bwvalid                                                                                  ; slave:slave3|slave_interface:u_if|wdata[5]               ; clk          ; clk         ; 1.000        ; -0.095     ; 3.971      ;
; -3.019 ; master_interface:master1_inst|counter[0]                                                                               ; master_interface:master1_inst|bwdata                     ; clk          ; clk         ; 1.000        ; -0.076     ; 3.942      ;
; -2.976 ; serial_bus:bus_inst|addr_dec:addr_decoder|slave_addr[2]                                                                ; slave:slave3|slave_interface:u_if|wdata[5]               ; clk          ; clk         ; 1.000        ; -0.086     ; 3.889      ;
; -2.975 ; master_interface:master1_inst|bwvalid                                                                                  ; slave:slave2|slave_interface:u_if|wdata[6]               ; clk          ; clk         ; 1.000        ; -0.078     ; 3.896      ;
; -2.943 ; master_interface:master2_inst|bwvalid                                                                                  ; slave:slave3|slave_interface:u_if|wdata[6]               ; clk          ; clk         ; 1.000        ; -0.095     ; 3.847      ;
; -2.935 ; master_interface:master2_inst|bwvalid                                                                                  ; slave:slave2|slave_interface:u_if|wdata[7]               ; clk          ; clk         ; 1.000        ; -0.086     ; 3.848      ;
; -2.934 ; master_interface:master2_inst|bwvalid                                                                                  ; slave:slave2|slave_interface:u_if|wdata[0]               ; clk          ; clk         ; 1.000        ; -0.087     ; 3.846      ;
; -2.934 ; master_interface:master2_inst|bwvalid                                                                                  ; slave:slave2|slave_interface:u_if|wdata[5]               ; clk          ; clk         ; 1.000        ; -0.086     ; 3.847      ;
; -2.931 ; master_interface:master2_inst|bwvalid                                                                                  ; slave:slave2|slave_interface:u_if|wdata[1]               ; clk          ; clk         ; 1.000        ; -0.086     ; 3.844      ;
; -2.922 ; master_interface:master2_inst|bwdata                                                                                   ; slave:slave3|slave_interface:u_if|wdata[5]               ; clk          ; clk         ; 1.000        ; -0.095     ; 3.826      ;
; -2.889 ; serial_bus:bus_inst|arbiter:arbiter_inst|msel                                                                          ; slave:slave2|slave_interface:u_if|wdata[6]               ; clk          ; clk         ; 1.000        ; -0.078     ; 3.810      ;
; -2.886 ; serial_bus:bus_inst|addr_dec:addr_decoder|state.WAIT_TXN                                                               ; slave:slave3|slave_interface:u_if|wdata[5]               ; clk          ; clk         ; 1.000        ; -0.086     ; 3.799      ;
; -2.886 ; serial_bus:bus_inst|arbiter:arbiter_inst|msel                                                                          ; slave:slave3|slave_interface:u_if|wdata[5]               ; clk          ; clk         ; 1.000        ; -0.086     ; 3.799      ;
; -2.881 ; master_interface:master1_inst|bwdata                                                                                   ; slave:slave3|slave_interface:u_if|wdata[5]               ; clk          ; clk         ; 1.000        ; -0.093     ; 3.787      ;
; -2.880 ; master_interface:master2_inst|counter[6]                                                                               ; master_interface:master2_inst|mrdata[7]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.807      ;
; -2.880 ; master_interface:master2_inst|counter[6]                                                                               ; master_interface:master2_inst|mrdata[6]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.807      ;
; -2.872 ; master_interface:master2_inst|counter[7]                                                                               ; master_interface:master2_inst|mrdata[7]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.799      ;
; -2.872 ; master_interface:master2_inst|counter[7]                                                                               ; master_interface:master2_inst|mrdata[6]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.799      ;
; -2.866 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[0]                                                                      ; master_interface:master1_inst|counter[1]                 ; clk          ; clk         ; 1.000        ; -0.093     ; 3.772      ;
; -2.866 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[0]                                                                      ; master_interface:master1_inst|counter[4]                 ; clk          ; clk         ; 1.000        ; -0.093     ; 3.772      ;
; -2.866 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[0]                                                                      ; master_interface:master1_inst|counter[0]                 ; clk          ; clk         ; 1.000        ; -0.093     ; 3.772      ;
; -2.866 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[0]                                                                      ; master_interface:master1_inst|counter[5]                 ; clk          ; clk         ; 1.000        ; -0.093     ; 3.772      ;
; -2.866 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[0]                                                                      ; master_interface:master1_inst|counter[6]                 ; clk          ; clk         ; 1.000        ; -0.093     ; 3.772      ;
; -2.866 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[0]                                                                      ; master_interface:master1_inst|counter[7]                 ; clk          ; clk         ; 1.000        ; -0.093     ; 3.772      ;
; -2.852 ; serial_bus:bus_inst|addr_dec:addr_decoder|slave_addr[2]                                                                ; slave:slave3|slave_interface:u_if|wdata[6]               ; clk          ; clk         ; 1.000        ; -0.086     ; 3.765      ;
; -2.851 ; slave:slave2|slave_interface:u_if|counter[6]                                                                           ; slave:slave2|slave_interface:u_if|wdata[6]               ; clk          ; clk         ; 1.000        ; -0.076     ; 3.774      ;
; -2.849 ; master_interface:master2_inst|counter[0]                                                                               ; master_interface:master2_inst|bwdata                     ; clk          ; clk         ; 1.000        ; -0.104     ; 3.744      ;
; -2.844 ; slave:slave2|slave_interface:u_if|counter[4]                                                                           ; slave:slave2|slave_interface:u_if|wdata[6]               ; clk          ; clk         ; 1.000        ; -0.076     ; 3.767      ;
; -2.841 ; serial_bus:bus_inst|addr_dec:addr_decoder|slave_addr[0]                                                                ; slave:slave2|slave_interface:u_if|wdata[6]               ; clk          ; clk         ; 1.000        ; -0.078     ; 3.762      ;
; -2.840 ; master_interface:master2_inst|counter[1]                                                                               ; master_interface:master2_inst|bwdata                     ; clk          ; clk         ; 1.000        ; -0.104     ; 3.735      ;
; -2.839 ; serial_bus:bus_inst|addr_dec:addr_decoder|slave_addr[2]                                                                ; slave:slave2|slave_interface:u_if|wdata[6]               ; clk          ; clk         ; 1.000        ; -0.078     ; 3.760      ;
; -2.836 ; master_interface:master1_inst|bwvalid                                                                                  ; slave:slave3|slave_interface:u_if|wdata[5]               ; clk          ; clk         ; 1.000        ; -0.086     ; 3.749      ;
; -2.831 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[0]                                                                      ; master_interface:master2_inst|counter[1]                 ; clk          ; clk         ; 1.000        ; -0.064     ; 3.766      ;
; -2.831 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[0]                                                                      ; master_interface:master2_inst|counter[3]                 ; clk          ; clk         ; 1.000        ; -0.064     ; 3.766      ;
; -2.831 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[0]                                                                      ; master_interface:master2_inst|counter[0]                 ; clk          ; clk         ; 1.000        ; -0.064     ; 3.766      ;
; -2.831 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[0]                                                                      ; master_interface:master2_inst|counter[5]                 ; clk          ; clk         ; 1.000        ; -0.064     ; 3.766      ;
; -2.831 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[0]                                                                      ; master_interface:master2_inst|counter[2]                 ; clk          ; clk         ; 1.000        ; -0.064     ; 3.766      ;
; -2.831 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[0]                                                                      ; master_interface:master2_inst|counter[4]                 ; clk          ; clk         ; 1.000        ; -0.064     ; 3.766      ;
; -2.831 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[0]                                                                      ; master_interface:master2_inst|counter[7]                 ; clk          ; clk         ; 1.000        ; -0.064     ; 3.766      ;
; -2.831 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[0]                                                                      ; master_interface:master2_inst|counter[6]                 ; clk          ; clk         ; 1.000        ; -0.064     ; 3.766      ;
; -2.809 ; master_interface:master2_inst|bwvalid                                                                                  ; slave:slave3|slave_interface:u_if|wdata[4]               ; clk          ; clk         ; 1.000        ; -0.095     ; 3.713      ;
; -2.801 ; serial_bus:bus_inst|addr_dec:addr_decoder|slave_addr[1]                                                                ; serial_bus:bus_inst|addr_dec:addr_decoder|state.WAIT_TXN ; clk          ; clk         ; 1.000        ; -0.072     ; 3.728      ;
; -2.794 ; slave:slave2|slave_interface:u_if|counter[2]                                                                           ; slave:slave2|slave_interface:u_if|counter[0]             ; clk          ; clk         ; 1.000        ; -0.072     ; 3.721      ;
; -2.794 ; slave:slave2|slave_interface:u_if|counter[2]                                                                           ; slave:slave2|slave_interface:u_if|counter[5]             ; clk          ; clk         ; 1.000        ; -0.072     ; 3.721      ;
; -2.794 ; slave:slave2|slave_interface:u_if|counter[2]                                                                           ; slave:slave2|slave_interface:u_if|counter[1]             ; clk          ; clk         ; 1.000        ; -0.072     ; 3.721      ;
; -2.794 ; slave:slave2|slave_interface:u_if|counter[2]                                                                           ; slave:slave2|slave_interface:u_if|counter[2]             ; clk          ; clk         ; 1.000        ; -0.072     ; 3.721      ;
; -2.794 ; slave:slave2|slave_interface:u_if|counter[2]                                                                           ; slave:slave2|slave_interface:u_if|counter[3]             ; clk          ; clk         ; 1.000        ; -0.072     ; 3.721      ;
; -2.794 ; slave:slave2|slave_interface:u_if|counter[2]                                                                           ; slave:slave2|slave_interface:u_if|counter[4]             ; clk          ; clk         ; 1.000        ; -0.072     ; 3.721      ;
; -2.794 ; slave:slave2|slave_interface:u_if|counter[2]                                                                           ; slave:slave2|slave_interface:u_if|counter[7]             ; clk          ; clk         ; 1.000        ; -0.072     ; 3.721      ;
; -2.794 ; slave:slave2|slave_interface:u_if|counter[2]                                                                           ; slave:slave2|slave_interface:u_if|counter[6]             ; clk          ; clk         ; 1.000        ; -0.072     ; 3.721      ;
; -2.792 ; master_interface:master2_inst|counter[6]                                                                               ; master_interface:master2_inst|bwdata                     ; clk          ; clk         ; 1.000        ; -0.104     ; 3.687      ;
; -2.784 ; master_interface:master2_inst|counter[7]                                                                               ; master_interface:master2_inst|bwdata                     ; clk          ; clk         ; 1.000        ; -0.104     ; 3.679      ;
; -2.766 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[1]                                                                      ; master_interface:master1_inst|counter[1]                 ; clk          ; clk         ; 1.000        ; -0.093     ; 3.672      ;
; -2.766 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[1]                                                                      ; master_interface:master1_inst|counter[4]                 ; clk          ; clk         ; 1.000        ; -0.093     ; 3.672      ;
; -2.766 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[1]                                                                      ; master_interface:master1_inst|counter[0]                 ; clk          ; clk         ; 1.000        ; -0.093     ; 3.672      ;
; -2.766 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[1]                                                                      ; master_interface:master1_inst|counter[5]                 ; clk          ; clk         ; 1.000        ; -0.093     ; 3.672      ;
; -2.766 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[1]                                                                      ; master_interface:master1_inst|counter[6]                 ; clk          ; clk         ; 1.000        ; -0.093     ; 3.672      ;
; -2.766 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[1]                                                                      ; master_interface:master1_inst|counter[7]                 ; clk          ; clk         ; 1.000        ; -0.093     ; 3.672      ;
; -2.762 ; serial_bus:bus_inst|addr_dec:addr_decoder|state.WAIT_TXN                                                               ; slave:slave3|slave_interface:u_if|wdata[6]               ; clk          ; clk         ; 1.000        ; -0.086     ; 3.675      ;
; -2.761 ; master_interface:master1_inst|counter[1]                                                                               ; master_interface:master1_inst|bwdata                     ; clk          ; clk         ; 1.000        ; -0.076     ; 3.684      ;
; -2.760 ; master_interface:master2_inst|bwvalid                                                                                  ; slave:slave2|slave_interface:u_if|wdata[4]               ; clk          ; clk         ; 1.000        ; -0.087     ; 3.672      ;
; -2.754 ; slave:slave1|slave_interface:u_if|brdata                                                                               ; master_interface:master2_inst|rdata[3]                   ; clk          ; clk         ; 1.000        ; -0.472     ; 3.281      ;
; -2.750 ; slave:slave1|slave_interface:u_if|brdata                                                                               ; master_interface:master2_inst|rdata[1]                   ; clk          ; clk         ; 1.000        ; -0.472     ; 3.277      ;
; -2.749 ; master_interface:master2_inst|bwvalid                                                                                  ; slave:slave2|slave_interface:u_if|wdata[2]               ; clk          ; clk         ; 1.000        ; -0.087     ; 3.661      ;
; -2.749 ; serial_bus:bus_inst|addr_dec:addr_decoder|state.WAIT_TXN                                                               ; slave:slave2|slave_interface:u_if|wdata[6]               ; clk          ; clk         ; 1.000        ; -0.078     ; 3.670      ;
; -2.748 ; slave:slave1|slave_interface:u_if|brdata                                                                               ; master_interface:master2_inst|rdata[4]                   ; clk          ; clk         ; 1.000        ; -0.472     ; 3.275      ;
; -2.747 ; serial_bus:bus_inst|addr_dec:addr_decoder|state.S_CONNECT                                                              ; slave:slave3|slave_interface:u_if|wdata[5]               ; clk          ; clk         ; 1.000        ; -0.086     ; 3.660      ;
; -2.747 ; master_interface:master1_inst|bwvalid                                                                                  ; slave:slave2|slave_interface:u_if|wdata[7]               ; clk          ; clk         ; 1.000        ; -0.077     ; 3.669      ;
; -2.746 ; master_interface:master1_inst|bwvalid                                                                                  ; slave:slave2|slave_interface:u_if|wdata[5]               ; clk          ; clk         ; 1.000        ; -0.077     ; 3.668      ;
; -2.744 ; master_interface:master1_inst|addr[1]                                                                                  ; master_interface:master1_inst|bwdata                     ; clk          ; clk         ; 1.000        ; -0.104     ; 3.639      ;
; -2.742 ; master_interface:master1_inst|bwvalid                                                                                  ; slave:slave2|slave_interface:u_if|wdata[1]               ; clk          ; clk         ; 1.000        ; -0.077     ; 3.664      ;
; -2.732 ; master_interface:master2_inst|counter[6]                                                                               ; master_interface:master2_inst|mrdata[4]                  ; clk          ; clk         ; 1.000        ; -0.104     ; 3.627      ;
; -2.732 ; master_interface:master2_inst|counter[6]                                                                               ; master_interface:master2_inst|mrdata[1]                  ; clk          ; clk         ; 1.000        ; -0.104     ; 3.627      ;
; -2.732 ; master_interface:master2_inst|counter[6]                                                                               ; master_interface:master2_inst|mrdata[0]                  ; clk          ; clk         ; 1.000        ; -0.104     ; 3.627      ;
; -2.732 ; master_interface:master2_inst|counter[6]                                                                               ; master_interface:master2_inst|mrdata[2]                  ; clk          ; clk         ; 1.000        ; -0.104     ; 3.627      ;
; -2.732 ; slave:slave2|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a1~portb_address_reg0 ; slave:slave2|slave_interface:u_if|rdata[2]               ; clk          ; clk         ; 1.000        ; 0.052      ; 3.783      ;
; -2.731 ; master_interface:master2_inst|counter[6]                                                                               ; master_interface:master2_inst|mrdata[5]                  ; clk          ; clk         ; 1.000        ; -0.104     ; 3.626      ;
; -2.731 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[1]                                                                      ; master_interface:master2_inst|counter[1]                 ; clk          ; clk         ; 1.000        ; -0.064     ; 3.666      ;
; -2.731 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[1]                                                                      ; master_interface:master2_inst|counter[3]                 ; clk          ; clk         ; 1.000        ; -0.064     ; 3.666      ;
; -2.731 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[1]                                                                      ; master_interface:master2_inst|counter[0]                 ; clk          ; clk         ; 1.000        ; -0.064     ; 3.666      ;
; -2.731 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[1]                                                                      ; master_interface:master2_inst|counter[5]                 ; clk          ; clk         ; 1.000        ; -0.064     ; 3.666      ;
; -2.731 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[1]                                                                      ; master_interface:master2_inst|counter[2]                 ; clk          ; clk         ; 1.000        ; -0.064     ; 3.666      ;
; -2.731 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[1]                                                                      ; master_interface:master2_inst|counter[4]                 ; clk          ; clk         ; 1.000        ; -0.064     ; 3.666      ;
; -2.731 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[1]                                                                      ; master_interface:master2_inst|counter[7]                 ; clk          ; clk         ; 1.000        ; -0.064     ; 3.666      ;
; -2.731 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[1]                                                                      ; master_interface:master2_inst|counter[6]                 ; clk          ; clk         ; 1.000        ; -0.064     ; 3.666      ;
; -2.730 ; slave:slave1|slave_interface:u_if|brdata                                                                               ; master_interface:master2_inst|rdata[6]                   ; clk          ; clk         ; 1.000        ; -0.472     ; 3.257      ;
; -2.729 ; master_interface:master2_inst|counter[6]                                                                               ; master_interface:master2_inst|mrdata[3]                  ; clk          ; clk         ; 1.000        ; -0.104     ; 3.624      ;
; -2.728 ; slave:slave1|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a1~portb_address_reg0 ; slave:slave1|slave_interface:u_if|rdata[2]               ; clk          ; clk         ; 1.000        ; 0.055      ; 3.782      ;
; -2.724 ; master_interface:master2_inst|counter[7]                                                                               ; master_interface:master2_inst|mrdata[4]                  ; clk          ; clk         ; 1.000        ; -0.104     ; 3.619      ;
; -2.724 ; master_interface:master2_inst|counter[7]                                                                               ; master_interface:master2_inst|mrdata[1]                  ; clk          ; clk         ; 1.000        ; -0.104     ; 3.619      ;
; -2.724 ; master_interface:master2_inst|counter[7]                                                                               ; master_interface:master2_inst|mrdata[0]                  ; clk          ; clk         ; 1.000        ; -0.104     ; 3.619      ;
; -2.724 ; master_interface:master2_inst|counter[7]                                                                               ; master_interface:master2_inst|mrdata[2]                  ; clk          ; clk         ; 1.000        ; -0.104     ; 3.619      ;
; -2.724 ; slave:slave1|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a4~portb_address_reg0 ; slave:slave1|slave_interface:u_if|rdata[7]               ; clk          ; clk         ; 1.000        ; 0.060      ; 3.783      ;
; -2.723 ; master_interface:master2_inst|counter[7]                                                                               ; master_interface:master2_inst|mrdata[5]                  ; clk          ; clk         ; 1.000        ; -0.104     ; 3.618      ;
; -2.722 ; slave:slave1|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a0~portb_address_reg0 ; slave:slave1|slave_interface:u_if|rdata[3]               ; clk          ; clk         ; 1.000        ; 0.051      ; 3.772      ;
; -2.721 ; master_interface:master2_inst|counter[4]                                                                               ; master_interface:master2_inst|mrdata[7]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.648      ;
; -2.721 ; master_interface:master2_inst|counter[4]                                                                               ; master_interface:master2_inst|mrdata[6]                  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.648      ;
; -2.721 ; master_interface:master2_inst|counter[7]                                                                               ; master_interface:master2_inst|mrdata[3]                  ; clk          ; clk         ; 1.000        ; -0.104     ; 3.616      ;
; -2.718 ; slave:slave2|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a0~portb_address_reg0 ; slave:slave2|slave_interface:u_if|rdata[3]               ; clk          ; clk         ; 1.000        ; 0.052      ; 3.769      ;
+--------+------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                         ;
+-------+----------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.336 ; master_interface:master2_inst|rdata[7]             ; master_interface:master2_inst|rdata[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.090      ; 0.597      ;
; 0.336 ; master_interface:master2_inst|rdata[5]             ; master_interface:master2_inst|rdata[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.090      ; 0.597      ;
; 0.336 ; master_interface:master2_inst|rdata[0]             ; master_interface:master2_inst|rdata[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.090      ; 0.597      ;
; 0.337 ; slave:slave1|slave_interface:u_if|addr[4]          ; slave:slave1|slave_interface:u_if|addr[4]                                                                             ; clk          ; clk         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; slave:slave1|slave_interface:u_if|addr[5]          ; slave:slave1|slave_interface:u_if|addr[5]                                                                             ; clk          ; clk         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; slave:slave1|slave_interface:u_if|addr[6]          ; slave:slave1|slave_interface:u_if|addr[6]                                                                             ; clk          ; clk         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; slave:slave2|slave_interface:u_if|rdata[5]         ; slave:slave2|slave_interface:u_if|rdata[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; slave:slave2|slave_interface:u_if|rdata[6]         ; slave:slave2|slave_interface:u_if|rdata[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.089      ; 0.597      ;
; 0.338 ; slave:slave3|slave_interface:u_if|mem_wdata[0]     ; slave:slave3|slave_interface:u_if|mem_wdata[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave3|slave_interface:u_if|wdata[0]         ; slave:slave3|slave_interface:u_if|wdata[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave3|slave_interface:u_if|rdata[1]         ; slave:slave3|slave_interface:u_if|rdata[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave3|slave_interface:u_if|mem_wdata[1]     ; slave:slave3|slave_interface:u_if|mem_wdata[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave3|slave_interface:u_if|wdata[1]         ; slave:slave3|slave_interface:u_if|wdata[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave3|slave_interface:u_if|rdata[7]         ; slave:slave3|slave_interface:u_if|rdata[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave3|slave_interface:u_if|rdata[5]         ; slave:slave3|slave_interface:u_if|rdata[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave3|slave_interface:u_if|rdata[4]         ; slave:slave3|slave_interface:u_if|rdata[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave3|slave_interface:u_if|wdata[7]         ; slave:slave3|slave_interface:u_if|wdata[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave3|slave_interface:u_if|rdata[6]         ; slave:slave3|slave_interface:u_if|rdata[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave3|slave_interface:u_if|mem_addr[0]      ; slave:slave3|slave_interface:u_if|mem_addr[0]                                                                         ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave3|slave_interface:u_if|mem_addr[2]      ; slave:slave3|slave_interface:u_if|mem_addr[2]                                                                         ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave3|slave_interface:u_if|mem_addr[3]      ; slave:slave3|slave_interface:u_if|mem_addr[3]                                                                         ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave3|slave_interface:u_if|mem_addr[4]      ; slave:slave3|slave_interface:u_if|mem_addr[4]                                                                         ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave3|slave_interface:u_if|mem_addr[5]      ; slave:slave3|slave_interface:u_if|mem_addr[5]                                                                         ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave3|slave_interface:u_if|mem_addr[6]      ; slave:slave3|slave_interface:u_if|mem_addr[6]                                                                         ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave3|slave_interface:u_if|mem_addr[7]      ; slave:slave3|slave_interface:u_if|mem_addr[7]                                                                         ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave3|slave_interface:u_if|mem_addr[8]      ; slave:slave3|slave_interface:u_if|mem_addr[8]                                                                         ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave3|slave_interface:u_if|mem_addr[9]      ; slave:slave3|slave_interface:u_if|mem_addr[9]                                                                         ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave3|slave_interface:u_if|mem_addr[10]     ; slave:slave3|slave_interface:u_if|mem_addr[10]                                                                        ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave3|slave_interface:u_if|mem_addr[11]     ; slave:slave3|slave_interface:u_if|mem_addr[11]                                                                        ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; master_interface:master1_inst|rdata[7]             ; master_interface:master1_inst|rdata[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; master_interface:master1_inst|mrdata[6]            ; master_interface:master1_inst|mrdata[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; master_interface:master1_inst|rdata[6]             ; master_interface:master1_inst|rdata[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; master_interface:master1_inst|mrdata[5]            ; master_interface:master1_inst|mrdata[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; master_interface:master1_inst|rdata[5]             ; master_interface:master1_inst|rdata[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; master_interface:master1_inst|mrdata[4]            ; master_interface:master1_inst|mrdata[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; master_interface:master1_inst|rdata[4]             ; master_interface:master1_inst|rdata[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; master_interface:master1_inst|mrdata[3]            ; master_interface:master1_inst|mrdata[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; master_interface:master1_inst|rdata[3]             ; master_interface:master1_inst|rdata[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; master_interface:master2_inst|rdata[2]             ; master_interface:master2_inst|rdata[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; master_interface:master1_inst|mrdata[2]            ; master_interface:master1_inst|mrdata[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; master_interface:master1_inst|rdata[2]             ; master_interface:master1_inst|rdata[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; master_interface:master1_inst|rdata[1]             ; master_interface:master1_inst|rdata[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; master_interface:master1_inst|mrdata[0]            ; master_interface:master1_inst|mrdata[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; master_interface:master1_inst|rdata[0]             ; master_interface:master1_inst|rdata[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave1|slave_interface:u_if|rdata[3]         ; slave:slave1|slave_interface:u_if|rdata[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave1|slave_interface:u_if|rdata[0]         ; slave:slave1|slave_interface:u_if|rdata[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave1|slave_interface:u_if|mem_wdata[0]     ; slave:slave1|slave_interface:u_if|mem_wdata[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave1|slave_interface:u_if|mem_wdata[3]     ; slave:slave1|slave_interface:u_if|mem_wdata[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave1|slave_interface:u_if|wdata[1]         ; slave:slave1|slave_interface:u_if|wdata[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave1|slave_interface:u_if|wdata[2]         ; slave:slave1|slave_interface:u_if|wdata[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave1|slave_interface:u_if|rdata[7]         ; slave:slave1|slave_interface:u_if|rdata[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave1|slave_interface:u_if|rdata[4]         ; slave:slave1|slave_interface:u_if|rdata[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave1|slave_interface:u_if|mem_wdata[4]     ; slave:slave1|slave_interface:u_if|mem_wdata[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave1|slave_interface:u_if|wdata[4]         ; slave:slave1|slave_interface:u_if|wdata[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave1|slave_interface:u_if|mem_wdata[7]     ; slave:slave1|slave_interface:u_if|mem_wdata[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave1|slave_interface:u_if|rdata[6]         ; slave:slave1|slave_interface:u_if|rdata[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave1|slave_interface:u_if|rdata[5]         ; slave:slave1|slave_interface:u_if|rdata[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave1|slave_interface:u_if|mem_wdata[5]     ; slave:slave1|slave_interface:u_if|mem_wdata[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave1|slave_interface:u_if|wdata[5]         ; slave:slave1|slave_interface:u_if|wdata[5]                                                                            ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave1|slave_interface:u_if|mem_wdata[6]     ; slave:slave1|slave_interface:u_if|mem_wdata[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave1|slave_interface:u_if|wdata[6]         ; slave:slave1|slave_interface:u_if|wdata[6]                                                                            ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave2|slave_interface:u_if|rdata[3]         ; slave:slave2|slave_interface:u_if|rdata[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave2|slave_interface:u_if|rdata[0]         ; slave:slave2|slave_interface:u_if|rdata[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave1|slave_interface:u_if|state.WDATA      ; slave:slave1|slave_interface:u_if|state.WDATA                                                                         ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; slave:slave1|slave_interface:u_if|state.ADDR       ; slave:slave1|slave_interface:u_if|state.ADDR                                                                          ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.339 ; slave:slave3|slave_interface:u_if|rdata[3]         ; slave:slave3|slave_interface:u_if|rdata[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; slave:slave3|slave_interface:u_if|rdata[0]         ; slave:slave3|slave_interface:u_if|rdata[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; slave:slave3|slave_interface:u_if|rdata[2]         ; slave:slave3|slave_interface:u_if|rdata[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; slave:slave3|slave_interface:u_if|addr[6]          ; slave:slave3|slave_interface:u_if|addr[6]                                                                             ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; slave:slave1|slave_interface:u_if|brdata           ; slave:slave1|slave_interface:u_if|brdata                                                                              ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; slave:slave1|slave_interface:u_if|rdata[2]         ; slave:slave1|slave_interface:u_if|rdata[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; slave:slave1|slave_interface:u_if|rdata[1]         ; slave:slave1|slave_interface:u_if|rdata[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; slave:slave1|slave_interface:u_if|mem_wdata[1]     ; slave:slave1|slave_interface:u_if|mem_wdata[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; slave:slave1|slave_interface:u_if|mem_wdata[2]     ; slave:slave1|slave_interface:u_if|mem_wdata[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; slave:slave2|slave_interface:u_if|rdata[2]         ; slave:slave2|slave_interface:u_if|rdata[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; slave:slave2|slave_interface:u_if|rdata[1]         ; slave:slave2|slave_interface:u_if|rdata[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; slave:slave2|slave_interface:u_if|rdata[7]         ; slave:slave2|slave_interface:u_if|rdata[7]                                                                            ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; slave:slave2|slave_interface:u_if|rdata[4]         ; slave:slave2|slave_interface:u_if|rdata[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.345 ; slave:slave2|slave_interface:u_if|mem_wdata[0]     ; slave:slave2|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.394      ; 0.940      ;
; 0.346 ; slave:slave2|slave_interface:u_if|mem_wdata[3]     ; slave:slave2|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.394      ; 0.941      ;
; 0.353 ; master_interface:master1_inst|mrdata[7]            ; master_interface:master1_inst|mrdata[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; master_interface:master1_inst|mrdata[1]            ; master_interface:master1_inst|mrdata[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; slave:slave3|slave_interface:u_if|mem_wdata[3]     ; slave:slave3|slave_interface:u_if|mem_wdata[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; slave:slave3|slave_interface:u_if|wdata[3]         ; slave:slave3|slave_interface:u_if|wdata[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; slave:slave3|slave_interface:u_if|mem_wdata[2]     ; slave:slave3|slave_interface:u_if|mem_wdata[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; slave:slave3|slave_interface:u_if|wdata[2]         ; slave:slave3|slave_interface:u_if|wdata[2]                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; slave:slave3|slave_interface:u_if|mem_wdata[4]     ; slave:slave3|slave_interface:u_if|mem_wdata[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; slave:slave3|slave_interface:u_if|wdata[4]         ; slave:slave3|slave_interface:u_if|wdata[4]                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; slave:slave3|slave_interface:u_if|mem_wdata[5]     ; slave:slave3|slave_interface:u_if|mem_wdata[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; slave:slave3|slave_interface:u_if|mem_wvalid       ; slave:slave3|slave_interface:u_if|mem_wvalid                                                                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; slave:slave3|slave_interface:u_if|mem_addr[1]      ; slave:slave3|slave_interface:u_if|mem_addr[1]                                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; master_interface:master1_inst|mrvalid              ; master_interface:master1_inst|mrvalid                                                                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; master_interface:master1_inst|state.SPLIT          ; master_interface:master1_inst|state.SPLIT                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; master_interface:master1_inst|state.REQ            ; master_interface:master1_inst|state.REQ                                                                               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; slave:slave3|slave_interface:u_if|ssplit           ; slave:slave3|slave_interface:u_if|ssplit                                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; slave:slave3|slave_interface:u_if|mem_ren          ; slave:slave3|slave_interface:u_if|mem_ren                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; slave:slave3|slave_interface:u_if|split_counter[2] ; slave:slave3|slave_interface:u_if|split_counter[2]                                                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; slave:slave3|slave_interface:u_if|state.RDATA      ; slave:slave3|slave_interface:u_if|state.RDATA                                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; slave:slave3|slave_interface:u_if|state.RDATA_BUS  ; slave:slave3|slave_interface:u_if|state.RDATA_BUS                                                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; slave:slave3|slave_interface:u_if|state.ADDR       ; slave:slave3|slave_interface:u_if|state.ADDR                                                                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
+-------+----------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.267 ; -268.570          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.135 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -498.026                        ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                   ;
+--------+-----------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.267 ; master_interface:master2_inst|bwvalid                     ; slave:slave3|slave_interface:u_if|wdata[5]               ; clk          ; clk         ; 1.000        ; -0.061     ; 2.193      ;
; -1.232 ; master_interface:master2_inst|bwvalid                     ; slave:slave2|slave_interface:u_if|wdata[6]               ; clk          ; clk         ; 1.000        ; -0.055     ; 2.164      ;
; -1.222 ; serial_bus:bus_inst|arbiter:arbiter_inst|msel             ; slave:slave3|slave_interface:u_if|wdata[5]               ; clk          ; clk         ; 1.000        ; -0.052     ; 2.157      ;
; -1.220 ; master_interface:master1_inst|bwdata                      ; slave:slave3|slave_interface:u_if|wdata[5]               ; clk          ; clk         ; 1.000        ; -0.059     ; 2.148      ;
; -1.216 ; master_interface:master2_inst|bwdata                      ; slave:slave3|slave_interface:u_if|wdata[5]               ; clk          ; clk         ; 1.000        ; -0.061     ; 2.142      ;
; -1.203 ; master_interface:master1_inst|counter[0]                  ; master_interface:master1_inst|bwdata                     ; clk          ; clk         ; 1.000        ; -0.045     ; 2.145      ;
; -1.196 ; master_interface:master2_inst|bwvalid                     ; slave:slave2|slave_interface:u_if|wdata[7]               ; clk          ; clk         ; 1.000        ; -0.055     ; 2.128      ;
; -1.194 ; master_interface:master2_inst|bwvalid                     ; slave:slave2|slave_interface:u_if|wdata[5]               ; clk          ; clk         ; 1.000        ; -0.055     ; 2.126      ;
; -1.191 ; master_interface:master2_inst|bwvalid                     ; slave:slave2|slave_interface:u_if|wdata[1]               ; clk          ; clk         ; 1.000        ; -0.055     ; 2.123      ;
; -1.177 ; serial_bus:bus_inst|addr_dec:addr_decoder|state.WAIT_TXN  ; slave:slave3|slave_interface:u_if|wdata[5]               ; clk          ; clk         ; 1.000        ; -0.052     ; 2.112      ;
; -1.153 ; master_interface:master2_inst|counter[0]                  ; master_interface:master2_inst|bwdata                     ; clk          ; clk         ; 1.000        ; -0.063     ; 2.077      ;
; -1.148 ; master_interface:master1_inst|bwvalid                     ; slave:slave3|slave_interface:u_if|wdata[5]               ; clk          ; clk         ; 1.000        ; -0.052     ; 2.083      ;
; -1.147 ; serial_bus:bus_inst|addr_dec:addr_decoder|slave_addr[2]   ; slave:slave3|slave_interface:u_if|wdata[5]               ; clk          ; clk         ; 1.000        ; -0.052     ; 2.082      ;
; -1.113 ; master_interface:master1_inst|bwvalid                     ; slave:slave2|slave_interface:u_if|wdata[6]               ; clk          ; clk         ; 1.000        ; -0.046     ; 2.054      ;
; -1.112 ; master_interface:master2_inst|bwvalid                     ; slave:slave3|slave_interface:u_if|wdata[6]               ; clk          ; clk         ; 1.000        ; -0.061     ; 2.038      ;
; -1.108 ; master_interface:master2_inst|bwvalid                     ; slave:slave2|slave_interface:u_if|wdata[0]               ; clk          ; clk         ; 1.000        ; -0.055     ; 2.040      ;
; -1.104 ; slave:slave1|slave_interface:u_if|brdata                  ; master_interface:master2_inst|rdata[3]                   ; clk          ; clk         ; 1.000        ; -0.249     ; 1.842      ;
; -1.103 ; serial_bus:bus_inst|addr_dec:addr_decoder|state.S_CONNECT ; slave:slave3|slave_interface:u_if|wdata[5]               ; clk          ; clk         ; 1.000        ; -0.052     ; 2.038      ;
; -1.101 ; slave:slave1|slave_interface:u_if|brdata                  ; master_interface:master2_inst|rdata[6]                   ; clk          ; clk         ; 1.000        ; -0.249     ; 1.839      ;
; -1.101 ; master_interface:master2_inst|bwvalid                     ; slave:slave3|slave_interface:u_if|wdata[4]               ; clk          ; clk         ; 1.000        ; -0.061     ; 2.027      ;
; -1.100 ; slave:slave1|slave_interface:u_if|brdata                  ; master_interface:master2_inst|rdata[1]                   ; clk          ; clk         ; 1.000        ; -0.249     ; 1.838      ;
; -1.092 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[0]         ; master_interface:master1_inst|counter[1]                 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.027      ;
; -1.092 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[0]         ; master_interface:master1_inst|counter[4]                 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.027      ;
; -1.092 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[0]         ; master_interface:master1_inst|counter[0]                 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.027      ;
; -1.092 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[0]         ; master_interface:master1_inst|counter[5]                 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.027      ;
; -1.092 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[0]         ; master_interface:master1_inst|counter[6]                 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.027      ;
; -1.092 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[0]         ; master_interface:master1_inst|counter[7]                 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.027      ;
; -1.084 ; slave:slave1|slave_interface:u_if|brdata                  ; master_interface:master2_inst|rdata[4]                   ; clk          ; clk         ; 1.000        ; -0.249     ; 1.822      ;
; -1.077 ; master_interface:master1_inst|bwvalid                     ; slave:slave2|slave_interface:u_if|wdata[7]               ; clk          ; clk         ; 1.000        ; -0.046     ; 2.018      ;
; -1.075 ; master_interface:master1_inst|bwvalid                     ; slave:slave2|slave_interface:u_if|wdata[5]               ; clk          ; clk         ; 1.000        ; -0.046     ; 2.016      ;
; -1.072 ; master_interface:master1_inst|bwvalid                     ; slave:slave2|slave_interface:u_if|wdata[1]               ; clk          ; clk         ; 1.000        ; -0.046     ; 2.013      ;
; -1.069 ; serial_bus:bus_inst|addr_dec:addr_decoder|slave_addr[1]   ; serial_bus:bus_inst|addr_dec:addr_decoder|state.WAIT_TXN ; clk          ; clk         ; 1.000        ; -0.042     ; 2.014      ;
; -1.066 ; master_interface:master2_inst|counter[6]                  ; master_interface:master2_inst|mrdata[6]                  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.012      ;
; -1.065 ; master_interface:master2_inst|counter[6]                  ; master_interface:master2_inst|mrdata[7]                  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.011      ;
; -1.065 ; master_interface:master2_inst|counter[7]                  ; master_interface:master2_inst|mrdata[6]                  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.011      ;
; -1.064 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[1]         ; master_interface:master1_inst|counter[1]                 ; clk          ; clk         ; 1.000        ; -0.052     ; 1.999      ;
; -1.064 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[1]         ; master_interface:master1_inst|counter[4]                 ; clk          ; clk         ; 1.000        ; -0.052     ; 1.999      ;
; -1.064 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[1]         ; master_interface:master1_inst|counter[0]                 ; clk          ; clk         ; 1.000        ; -0.052     ; 1.999      ;
; -1.064 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[1]         ; master_interface:master1_inst|counter[5]                 ; clk          ; clk         ; 1.000        ; -0.052     ; 1.999      ;
; -1.064 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[1]         ; master_interface:master1_inst|counter[6]                 ; clk          ; clk         ; 1.000        ; -0.052     ; 1.999      ;
; -1.064 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[1]         ; master_interface:master1_inst|counter[7]                 ; clk          ; clk         ; 1.000        ; -0.052     ; 1.999      ;
; -1.064 ; master_interface:master2_inst|counter[7]                  ; master_interface:master2_inst|mrdata[7]                  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.010      ;
; -1.057 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[0]         ; master_interface:master2_inst|counter[1]                 ; clk          ; clk         ; 1.000        ; -0.033     ; 2.011      ;
; -1.057 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[0]         ; master_interface:master2_inst|counter[3]                 ; clk          ; clk         ; 1.000        ; -0.033     ; 2.011      ;
; -1.057 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[0]         ; master_interface:master2_inst|counter[0]                 ; clk          ; clk         ; 1.000        ; -0.033     ; 2.011      ;
; -1.057 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[0]         ; master_interface:master2_inst|counter[5]                 ; clk          ; clk         ; 1.000        ; -0.033     ; 2.011      ;
; -1.057 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[0]         ; master_interface:master2_inst|counter[2]                 ; clk          ; clk         ; 1.000        ; -0.033     ; 2.011      ;
; -1.057 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[0]         ; master_interface:master2_inst|counter[4]                 ; clk          ; clk         ; 1.000        ; -0.033     ; 2.011      ;
; -1.057 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[0]         ; master_interface:master2_inst|counter[7]                 ; clk          ; clk         ; 1.000        ; -0.033     ; 2.011      ;
; -1.057 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[0]         ; master_interface:master2_inst|counter[6]                 ; clk          ; clk         ; 1.000        ; -0.033     ; 2.011      ;
; -1.057 ; serial_bus:bus_inst|arbiter:arbiter_inst|msel             ; slave:slave3|slave_interface:u_if|wdata[6]               ; clk          ; clk         ; 1.000        ; -0.052     ; 1.992      ;
; -1.056 ; serial_bus:bus_inst|arbiter:arbiter_inst|msel             ; slave:slave3|slave_interface:u_if|wdata[4]               ; clk          ; clk         ; 1.000        ; -0.052     ; 1.991      ;
; -1.055 ; master_interface:master1_inst|bwdata                      ; slave:slave3|slave_interface:u_if|wdata[6]               ; clk          ; clk         ; 1.000        ; -0.059     ; 1.983      ;
; -1.054 ; master_interface:master1_inst|bwdata                      ; slave:slave3|slave_interface:u_if|wdata[4]               ; clk          ; clk         ; 1.000        ; -0.059     ; 1.982      ;
; -1.053 ; master_interface:master1_inst|counter[1]                  ; master_interface:master1_inst|bwdata                     ; clk          ; clk         ; 1.000        ; -0.045     ; 1.995      ;
; -1.051 ; master_interface:master2_inst|bwdata                      ; slave:slave3|slave_interface:u_if|wdata[6]               ; clk          ; clk         ; 1.000        ; -0.061     ; 1.977      ;
; -1.050 ; master_interface:master2_inst|bwdata                      ; slave:slave3|slave_interface:u_if|wdata[4]               ; clk          ; clk         ; 1.000        ; -0.061     ; 1.976      ;
; -1.047 ; serial_bus:bus_inst|arbiter:arbiter_inst|msel             ; slave:slave2|slave_interface:u_if|wdata[7]               ; clk          ; clk         ; 1.000        ; -0.046     ; 1.988      ;
; -1.045 ; serial_bus:bus_inst|arbiter:arbiter_inst|msel             ; slave:slave2|slave_interface:u_if|wdata[5]               ; clk          ; clk         ; 1.000        ; -0.046     ; 1.986      ;
; -1.045 ; master_interface:master1_inst|bwdata                      ; slave:slave2|slave_interface:u_if|wdata[7]               ; clk          ; clk         ; 1.000        ; -0.053     ; 1.979      ;
; -1.043 ; master_interface:master1_inst|bwdata                      ; slave:slave2|slave_interface:u_if|wdata[5]               ; clk          ; clk         ; 1.000        ; -0.053     ; 1.977      ;
; -1.042 ; serial_bus:bus_inst|arbiter:arbiter_inst|msel             ; slave:slave2|slave_interface:u_if|wdata[1]               ; clk          ; clk         ; 1.000        ; -0.046     ; 1.983      ;
; -1.041 ; master_interface:master2_inst|bwdata                      ; slave:slave2|slave_interface:u_if|wdata[7]               ; clk          ; clk         ; 1.000        ; -0.055     ; 1.973      ;
; -1.040 ; master_interface:master1_inst|bwdata                      ; slave:slave2|slave_interface:u_if|wdata[1]               ; clk          ; clk         ; 1.000        ; -0.053     ; 1.974      ;
; -1.039 ; master_interface:master2_inst|bwdata                      ; slave:slave2|slave_interface:u_if|wdata[5]               ; clk          ; clk         ; 1.000        ; -0.055     ; 1.971      ;
; -1.036 ; master_interface:master1_inst|addr[1]                     ; master_interface:master1_inst|bwdata                     ; clk          ; clk         ; 1.000        ; -0.065     ; 1.958      ;
; -1.036 ; master_interface:master2_inst|bwdata                      ; slave:slave2|slave_interface:u_if|wdata[1]               ; clk          ; clk         ; 1.000        ; -0.055     ; 1.968      ;
; -1.033 ; master_interface:master2_inst|counter[1]                  ; master_interface:master2_inst|bwdata                     ; clk          ; clk         ; 1.000        ; -0.063     ; 1.957      ;
; -1.030 ; serial_bus:bus_inst|arbiter:arbiter_inst|msel             ; slave:slave2|slave_interface:u_if|wdata[6]               ; clk          ; clk         ; 1.000        ; -0.046     ; 1.971      ;
; -1.029 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[1]         ; master_interface:master2_inst|counter[1]                 ; clk          ; clk         ; 1.000        ; -0.033     ; 1.983      ;
; -1.029 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[1]         ; master_interface:master2_inst|counter[3]                 ; clk          ; clk         ; 1.000        ; -0.033     ; 1.983      ;
; -1.029 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[1]         ; master_interface:master2_inst|counter[0]                 ; clk          ; clk         ; 1.000        ; -0.033     ; 1.983      ;
; -1.029 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[1]         ; master_interface:master2_inst|counter[5]                 ; clk          ; clk         ; 1.000        ; -0.033     ; 1.983      ;
; -1.029 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[1]         ; master_interface:master2_inst|counter[2]                 ; clk          ; clk         ; 1.000        ; -0.033     ; 1.983      ;
; -1.029 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[1]         ; master_interface:master2_inst|counter[4]                 ; clk          ; clk         ; 1.000        ; -0.033     ; 1.983      ;
; -1.029 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[1]         ; master_interface:master2_inst|counter[7]                 ; clk          ; clk         ; 1.000        ; -0.033     ; 1.983      ;
; -1.029 ; serial_bus:bus_inst|addr_dec:addr_decoder|ssel[1]         ; master_interface:master2_inst|counter[6]                 ; clk          ; clk         ; 1.000        ; -0.033     ; 1.983      ;
; -1.027 ; serial_bus:bus_inst|addr_dec:addr_decoder|slave_addr[1]   ; slave:slave3|slave_interface:u_if|wdata[5]               ; clk          ; clk         ; 1.000        ; -0.052     ; 1.962      ;
; -1.022 ; serial_bus:bus_inst|addr_dec:addr_decoder|state.WAIT_TXN  ; slave:slave3|slave_interface:u_if|wdata[6]               ; clk          ; clk         ; 1.000        ; -0.052     ; 1.957      ;
; -1.020 ; master_interface:master2_inst|counter[6]                  ; master_interface:master2_inst|bwdata                     ; clk          ; clk         ; 1.000        ; -0.063     ; 1.944      ;
; -1.020 ; master_interface:master2_inst|bwvalid                     ; slave:slave2|slave_interface:u_if|wdata[2]               ; clk          ; clk         ; 1.000        ; -0.055     ; 1.952      ;
; -1.019 ; master_interface:master2_inst|counter[7]                  ; master_interface:master2_inst|bwdata                     ; clk          ; clk         ; 1.000        ; -0.063     ; 1.943      ;
; -1.017 ; master_interface:master2_inst|bwvalid                     ; slave:slave2|slave_interface:u_if|wdata[4]               ; clk          ; clk         ; 1.000        ; -0.055     ; 1.949      ;
; -1.011 ; serial_bus:bus_inst|addr_dec:addr_decoder|state.WAIT_TXN  ; slave:slave3|slave_interface:u_if|wdata[4]               ; clk          ; clk         ; 1.000        ; -0.052     ; 1.946      ;
; -1.007 ; serial_bus:bus_inst|addr_dec:addr_decoder|slave_addr[0]   ; slave:slave2|slave_interface:u_if|wdata[6]               ; clk          ; clk         ; 1.000        ; -0.046     ; 1.948      ;
; -1.005 ; slave:slave1|slave_interface:u_if|brdata                  ; master_interface:master1_inst|rdata[7]                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.950      ;
; -1.004 ; master_interface:master2_inst|counter[6]                  ; master_interface:master2_inst|mrdata[0]                  ; clk          ; clk         ; 1.000        ; -0.062     ; 1.929      ;
; -1.003 ; master_interface:master2_inst|counter[6]                  ; master_interface:master2_inst|mrdata[4]                  ; clk          ; clk         ; 1.000        ; -0.062     ; 1.928      ;
; -1.003 ; master_interface:master2_inst|counter[6]                  ; master_interface:master2_inst|mrdata[1]                  ; clk          ; clk         ; 1.000        ; -0.062     ; 1.928      ;
; -1.003 ; master_interface:master2_inst|counter[6]                  ; master_interface:master2_inst|mrdata[2]                  ; clk          ; clk         ; 1.000        ; -0.062     ; 1.928      ;
; -1.003 ; master_interface:master2_inst|counter[7]                  ; master_interface:master2_inst|mrdata[0]                  ; clk          ; clk         ; 1.000        ; -0.062     ; 1.928      ;
; -1.002 ; master_interface:master2_inst|counter[6]                  ; master_interface:master2_inst|mrdata[5]                  ; clk          ; clk         ; 1.000        ; -0.062     ; 1.927      ;
; -1.002 ; master_interface:master2_inst|counter[7]                  ; master_interface:master2_inst|mrdata[4]                  ; clk          ; clk         ; 1.000        ; -0.062     ; 1.927      ;
; -1.002 ; master_interface:master2_inst|counter[7]                  ; master_interface:master2_inst|mrdata[1]                  ; clk          ; clk         ; 1.000        ; -0.062     ; 1.927      ;
; -1.002 ; master_interface:master2_inst|counter[7]                  ; master_interface:master2_inst|mrdata[2]                  ; clk          ; clk         ; 1.000        ; -0.062     ; 1.927      ;
; -1.001 ; master_interface:master2_inst|counter[6]                  ; master_interface:master2_inst|mrdata[3]                  ; clk          ; clk         ; 1.000        ; -0.062     ; 1.926      ;
; -1.001 ; master_interface:master2_inst|counter[7]                  ; master_interface:master2_inst|mrdata[5]                  ; clk          ; clk         ; 1.000        ; -0.062     ; 1.926      ;
; -1.000 ; master_interface:master2_inst|counter[7]                  ; master_interface:master2_inst|mrdata[3]                  ; clk          ; clk         ; 1.000        ; -0.062     ; 1.925      ;
; -1.000 ; master_interface:master2_inst|bwvalid                     ; slave:slave3|slave_interface:u_if|addr[5]                ; clk          ; clk         ; 1.000        ; -0.061     ; 1.926      ;
; -0.998 ; master_interface:master2_inst|bwvalid                     ; slave:slave1|slave_interface:u_if|wdata[1]               ; clk          ; clk         ; 1.000        ; 0.148      ; 2.133      ;
+--------+-----------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                      ;
+-------+------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.135 ; slave:slave2|slave_interface:u_if|mem_wdata[0] ; slave:slave2|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.226      ; 0.465      ;
; 0.135 ; slave:slave2|slave_interface:u_if|mem_wdata[3] ; slave:slave2|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.226      ; 0.465      ;
; 0.140 ; slave:slave2|slave_interface:u_if|mem_wdata[7] ; slave:slave2|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a4~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.226      ; 0.470      ;
; 0.141 ; slave:slave2|slave_interface:u_if|mem_wdata[4] ; slave:slave2|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a4~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.226      ; 0.471      ;
; 0.148 ; slave:slave2|slave_interface:u_if|mem_wdata[5] ; slave:slave2|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a5~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.484      ;
; 0.150 ; slave:slave2|slave_interface:u_if|mem_wdata[2] ; slave:slave2|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a1~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.222      ; 0.476      ;
; 0.150 ; slave:slave2|slave_interface:u_if|mem_addr[6]  ; slave:slave2|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.227      ; 0.481      ;
; 0.153 ; slave:slave2|slave_interface:u_if|mem_addr[0]  ; slave:slave2|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a5~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.224      ; 0.481      ;
; 0.153 ; slave:slave2|slave_interface:u_if|mem_addr[9]  ; slave:slave2|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.224      ; 0.481      ;
; 0.154 ; slave:slave3|slave_interface:u_if|mem_addr[1]  ; slave:slave3|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a1~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.224      ; 0.482      ;
; 0.156 ; slave:slave2|slave_interface:u_if|mem_addr[11] ; slave:slave2|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a5~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.224      ; 0.484      ;
; 0.156 ; slave:slave2|slave_interface:u_if|mem_addr[5]  ; slave:slave2|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.227      ; 0.487      ;
; 0.156 ; slave:slave2|slave_interface:u_if|mem_addr[8]  ; slave:slave2|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.227      ; 0.487      ;
; 0.158 ; slave:slave2|slave_interface:u_if|mem_addr[3]  ; slave:slave2|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a5~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.224      ; 0.486      ;
; 0.160 ; slave:slave2|slave_interface:u_if|mem_addr[7]  ; slave:slave2|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a5~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.224      ; 0.488      ;
; 0.162 ; slave:slave3|slave_interface:u_if|mem_wdata[4] ; slave:slave3|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a4~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.223      ; 0.489      ;
; 0.163 ; slave:slave1|slave_interface:u_if|mem_addr[7]  ; slave:slave1|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a1~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.224      ; 0.491      ;
; 0.163 ; slave:slave1|slave_interface:u_if|mem_addr[9]  ; slave:slave1|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a1~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.224      ; 0.491      ;
; 0.166 ; slave:slave3|slave_interface:u_if|mem_wdata[7] ; slave:slave3|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a4~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.221      ; 0.491      ;
; 0.167 ; slave:slave1|slave_interface:u_if|mem_addr[2]  ; slave:slave1|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a1~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.224      ; 0.495      ;
; 0.168 ; slave:slave1|slave_interface:u_if|mem_addr[4]  ; slave:slave1|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a1~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.224      ; 0.496      ;
; 0.171 ; slave:slave3|slave_interface:u_if|mem_wdata[6] ; slave:slave3|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a5~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.214      ; 0.489      ;
; 0.171 ; slave:slave1|slave_interface:u_if|mem_addr[8]  ; slave:slave1|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a1~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.224      ; 0.499      ;
; 0.172 ; master_interface:master2_inst|rdata[7]         ; master_interface:master2_inst|rdata[7]                                                                                 ; clk          ; clk         ; 0.000        ; 0.051      ; 0.307      ;
; 0.172 ; master_interface:master2_inst|rdata[5]         ; master_interface:master2_inst|rdata[5]                                                                                 ; clk          ; clk         ; 0.000        ; 0.051      ; 0.307      ;
; 0.172 ; master_interface:master2_inst|rdata[0]         ; master_interface:master2_inst|rdata[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.051      ; 0.307      ;
; 0.173 ; slave:slave3|slave_interface:u_if|rdata[3]     ; slave:slave3|slave_interface:u_if|rdata[3]                                                                             ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave3|slave_interface:u_if|rdata[0]     ; slave:slave3|slave_interface:u_if|rdata[0]                                                                             ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave3|slave_interface:u_if|rdata[1]     ; slave:slave3|slave_interface:u_if|rdata[1]                                                                             ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave3|slave_interface:u_if|rdata[2]     ; slave:slave3|slave_interface:u_if|rdata[2]                                                                             ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave3|slave_interface:u_if|mem_addr[0]  ; slave:slave3|slave_interface:u_if|mem_addr[0]                                                                          ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave3|slave_interface:u_if|mem_addr[2]  ; slave:slave3|slave_interface:u_if|mem_addr[2]                                                                          ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave3|slave_interface:u_if|mem_addr[3]  ; slave:slave3|slave_interface:u_if|mem_addr[3]                                                                          ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave3|slave_interface:u_if|mem_addr[4]  ; slave:slave3|slave_interface:u_if|mem_addr[4]                                                                          ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave3|slave_interface:u_if|mem_addr[5]  ; slave:slave3|slave_interface:u_if|mem_addr[5]                                                                          ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave3|slave_interface:u_if|mem_addr[6]  ; slave:slave3|slave_interface:u_if|mem_addr[6]                                                                          ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave3|slave_interface:u_if|addr[6]      ; slave:slave3|slave_interface:u_if|addr[6]                                                                              ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave3|slave_interface:u_if|mem_addr[7]  ; slave:slave3|slave_interface:u_if|mem_addr[7]                                                                          ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave3|slave_interface:u_if|mem_addr[8]  ; slave:slave3|slave_interface:u_if|mem_addr[8]                                                                          ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave3|slave_interface:u_if|mem_addr[9]  ; slave:slave3|slave_interface:u_if|mem_addr[9]                                                                          ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave3|slave_interface:u_if|mem_addr[10] ; slave:slave3|slave_interface:u_if|mem_addr[10]                                                                         ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave3|slave_interface:u_if|mem_addr[11] ; slave:slave3|slave_interface:u_if|mem_addr[11]                                                                         ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; master_interface:master1_inst|rdata[7]         ; master_interface:master1_inst|rdata[7]                                                                                 ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; master_interface:master1_inst|mrdata[6]        ; master_interface:master1_inst|mrdata[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; master_interface:master1_inst|rdata[6]         ; master_interface:master1_inst|rdata[6]                                                                                 ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; master_interface:master1_inst|mrdata[5]        ; master_interface:master1_inst|mrdata[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; master_interface:master1_inst|rdata[5]         ; master_interface:master1_inst|rdata[5]                                                                                 ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; master_interface:master1_inst|mrdata[4]        ; master_interface:master1_inst|mrdata[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; master_interface:master1_inst|rdata[4]         ; master_interface:master1_inst|rdata[4]                                                                                 ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; master_interface:master1_inst|mrdata[3]        ; master_interface:master1_inst|mrdata[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; master_interface:master1_inst|rdata[3]         ; master_interface:master1_inst|rdata[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; master_interface:master2_inst|rdata[2]         ; master_interface:master2_inst|rdata[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; master_interface:master1_inst|mrdata[2]        ; master_interface:master1_inst|mrdata[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; master_interface:master1_inst|rdata[2]         ; master_interface:master1_inst|rdata[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; master_interface:master1_inst|rdata[1]         ; master_interface:master1_inst|rdata[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; master_interface:master1_inst|mrdata[0]        ; master_interface:master1_inst|mrdata[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; master_interface:master1_inst|rdata[0]         ; master_interface:master1_inst|rdata[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave1|slave_interface:u_if|brdata       ; slave:slave1|slave_interface:u_if|brdata                                                                               ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave1|slave_interface:u_if|rdata[2]     ; slave:slave1|slave_interface:u_if|rdata[2]                                                                             ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave1|slave_interface:u_if|mem_wdata[0] ; slave:slave1|slave_interface:u_if|mem_wdata[0]                                                                         ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave1|slave_interface:u_if|mem_wdata[3] ; slave:slave1|slave_interface:u_if|mem_wdata[3]                                                                         ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave1|slave_interface:u_if|rdata[1]     ; slave:slave1|slave_interface:u_if|rdata[1]                                                                             ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave1|slave_interface:u_if|mem_wdata[1] ; slave:slave1|slave_interface:u_if|mem_wdata[1]                                                                         ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave1|slave_interface:u_if|mem_wdata[2] ; slave:slave1|slave_interface:u_if|mem_wdata[2]                                                                         ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave1|slave_interface:u_if|rdata[7]     ; slave:slave1|slave_interface:u_if|rdata[7]                                                                             ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave1|slave_interface:u_if|rdata[4]     ; slave:slave1|slave_interface:u_if|rdata[4]                                                                             ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave1|slave_interface:u_if|mem_wdata[7] ; slave:slave1|slave_interface:u_if|mem_wdata[7]                                                                         ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave1|slave_interface:u_if|rdata[6]     ; slave:slave1|slave_interface:u_if|rdata[6]                                                                             ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave1|slave_interface:u_if|rdata[5]     ; slave:slave1|slave_interface:u_if|rdata[5]                                                                             ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave1|slave_interface:u_if|addr[4]      ; slave:slave1|slave_interface:u_if|addr[4]                                                                              ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave1|slave_interface:u_if|addr[5]      ; slave:slave1|slave_interface:u_if|addr[5]                                                                              ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave1|slave_interface:u_if|addr[6]      ; slave:slave1|slave_interface:u_if|addr[6]                                                                              ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave1|slave_interface:u_if|mem_wdata[6] ; slave:slave1|slave_interface:u_if|mem_wdata[6]                                                                         ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave1|slave_interface:u_if|wdata[6]     ; slave:slave1|slave_interface:u_if|wdata[6]                                                                             ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave2|slave_interface:u_if|rdata[5]     ; slave:slave2|slave_interface:u_if|rdata[5]                                                                             ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave2|slave_interface:u_if|rdata[6]     ; slave:slave2|slave_interface:u_if|rdata[6]                                                                             ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave2|slave_interface:u_if|mem_addr[4]  ; slave:slave2|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.227      ; 0.504      ;
; 0.173 ; slave:slave1|slave_interface:u_if|state.WDATA  ; slave:slave1|slave_interface:u_if|state.WDATA                                                                          ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; slave:slave1|slave_interface:u_if|state.ADDR   ; slave:slave1|slave_interface:u_if|state.ADDR                                                                           ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.174 ; slave:slave3|slave_interface:u_if|mem_wdata[0] ; slave:slave3|slave_interface:u_if|mem_wdata[0]                                                                         ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave3|slave_interface:u_if|wdata[0]     ; slave:slave3|slave_interface:u_if|wdata[0]                                                                             ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave3|slave_interface:u_if|mem_wdata[1] ; slave:slave3|slave_interface:u_if|mem_wdata[1]                                                                         ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave3|slave_interface:u_if|wdata[1]     ; slave:slave3|slave_interface:u_if|wdata[1]                                                                             ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave3|slave_interface:u_if|rdata[7]     ; slave:slave3|slave_interface:u_if|rdata[7]                                                                             ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave3|slave_interface:u_if|rdata[5]     ; slave:slave3|slave_interface:u_if|rdata[5]                                                                             ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave3|slave_interface:u_if|rdata[4]     ; slave:slave3|slave_interface:u_if|rdata[4]                                                                             ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave3|slave_interface:u_if|wdata[7]     ; slave:slave3|slave_interface:u_if|wdata[7]                                                                             ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave3|slave_interface:u_if|rdata[6]     ; slave:slave3|slave_interface:u_if|rdata[6]                                                                             ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave1|slave_interface:u_if|rdata[3]     ; slave:slave1|slave_interface:u_if|rdata[3]                                                                             ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave1|slave_interface:u_if|rdata[0]     ; slave:slave1|slave_interface:u_if|rdata[0]                                                                             ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave1|slave_interface:u_if|wdata[1]     ; slave:slave1|slave_interface:u_if|wdata[1]                                                                             ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave1|slave_interface:u_if|wdata[2]     ; slave:slave1|slave_interface:u_if|wdata[2]                                                                             ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave1|slave_interface:u_if|mem_wdata[4] ; slave:slave1|slave_interface:u_if|mem_wdata[4]                                                                         ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave1|slave_interface:u_if|wdata[4]     ; slave:slave1|slave_interface:u_if|wdata[4]                                                                             ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave1|slave_interface:u_if|mem_wdata[5] ; slave:slave1|slave_interface:u_if|mem_wdata[5]                                                                         ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave1|slave_interface:u_if|wdata[5]     ; slave:slave1|slave_interface:u_if|wdata[5]                                                                             ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave1|slave_interface:u_if|mem_addr[3]  ; slave:slave1|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a1~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.224      ; 0.502      ;
; 0.174 ; slave:slave1|slave_interface:u_if|mem_addr[6]  ; slave:slave1|slave_memory:u_mem|altsyncram:memory_rtl_0|altsyncram_20e1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.226      ; 0.504      ;
; 0.174 ; slave:slave2|slave_interface:u_if|rdata[3]     ; slave:slave2|slave_interface:u_if|rdata[3]                                                                             ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; slave:slave2|slave_interface:u_if|rdata[2]     ; slave:slave2|slave_interface:u_if|rdata[2]                                                                             ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
+-------+------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.539   ; 0.135 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.539   ; 0.135 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -991.031 ; 0.0   ; 0.0      ; 0.0     ; -662.969            ;
;  clk             ; -991.031 ; 0.000 ; N/A      ; N/A     ; -662.969            ;
+------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; s_mem_1[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_mem_1[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_mem_1[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_mem_1[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_mem_1[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_mem_1[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_mem_1[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; s_mem_1[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_read_data[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_read_data[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_read_data[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_read_data[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_read_data[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_read_data[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_read_data[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_read_data[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test_led[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test_led[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; master_select_sw        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rstn                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mode_sw                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; slave_mem_addr_sw[2]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; slave_mem_addr_sw[1]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; slave_mem_addr_sw[0]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; slave_mem_addr_sw[3]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; device_addr_sw[1]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; device_addr_sw[0]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; slave_mem_addr_sw[5]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; slave_mem_addr_sw[4]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; m_write_data_sw[1]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; m_write_data_sw[2]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; m_write_data_sw[0]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; m_write_data_sw[3]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; m_write_data_sw[6]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; m_write_data_sw[5]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; m_write_data_sw[4]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; m_write_data_sw[7]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; s_mem_1[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; s_mem_1[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; s_mem_1[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; s_mem_1[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; s_mem_1[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; s_mem_1[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; s_mem_1[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; s_mem_1[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; m_read_data[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; m_read_data[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; m_read_data[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; m_read_data[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; m_read_data[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; m_read_data[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; m_read_data[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; m_read_data[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; test_led[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; test_led[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; s_mem_1[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; s_mem_1[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; s_mem_1[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; s_mem_1[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; s_mem_1[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; s_mem_1[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; s_mem_1[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; s_mem_1[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; m_read_data[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; m_read_data[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; m_read_data[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; m_read_data[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; m_read_data[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; m_read_data[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; m_read_data[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; m_read_data[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; test_led[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; test_led[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; s_mem_1[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; s_mem_1[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; s_mem_1[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; s_mem_1[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; s_mem_1[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; s_mem_1[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; s_mem_1[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; s_mem_1[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_read_data[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_read_data[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; m_read_data[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_read_data[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_read_data[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_read_data[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_read_data[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_read_data[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; test_led[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; test_led[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 8037     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 8037     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 481   ; 481  ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 17    ; 17   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+-------------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                                   ;
+----------------------+--------------------------------------------------------------------------------------+
; Input Port           ; Comment                                                                              ;
+----------------------+--------------------------------------------------------------------------------------+
; device_addr_sw[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; device_addr_sw[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_write_data_sw[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_write_data_sw[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_write_data_sw[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_write_data_sw[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_write_data_sw[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_write_data_sw[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_write_data_sw[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_write_data_sw[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; master_select_sw     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mode_sw              ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rstn                 ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slave_mem_addr_sw[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slave_mem_addr_sw[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slave_mem_addr_sw[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slave_mem_addr_sw[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slave_mem_addr_sw[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slave_mem_addr_sw[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start                ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                             ;
+----------------+---------------------------------------------------------------------------------------+
; Output Port    ; Comment                                                                               ;
+----------------+---------------------------------------------------------------------------------------+
; m_read_data[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_read_data[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_read_data[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_read_data[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_read_data[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_read_data[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_read_data[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_read_data[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_mem_1[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_mem_1[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_mem_1[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_mem_1[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_mem_1[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_mem_1[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_mem_1[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_mem_1[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; test_led[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+---------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                                   ;
+----------------------+--------------------------------------------------------------------------------------+
; Input Port           ; Comment                                                                              ;
+----------------------+--------------------------------------------------------------------------------------+
; device_addr_sw[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; device_addr_sw[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_write_data_sw[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_write_data_sw[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_write_data_sw[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_write_data_sw[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_write_data_sw[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_write_data_sw[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_write_data_sw[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_write_data_sw[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; master_select_sw     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mode_sw              ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rstn                 ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slave_mem_addr_sw[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slave_mem_addr_sw[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slave_mem_addr_sw[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slave_mem_addr_sw[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slave_mem_addr_sw[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; slave_mem_addr_sw[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start                ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                             ;
+----------------+---------------------------------------------------------------------------------------+
; Output Port    ; Comment                                                                               ;
+----------------+---------------------------------------------------------------------------------------+
; m_read_data[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_read_data[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_read_data[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_read_data[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_read_data[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_read_data[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_read_data[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_read_data[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_mem_1[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_mem_1[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_mem_1[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_mem_1[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_mem_1[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_mem_1[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_mem_1[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_mem_1[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; test_led[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition
    Info: Processing started: Wed Dec 10 11:09:36 2025
Info: Command: quartus_sta bus_top -c bus_top
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 14 of the 14 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'bus_top.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.539
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.539            -991.031 clk 
Info (332146): Worst-case hold slack is 0.335
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.335               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -662.969 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.206
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.206            -865.831 clk 
Info (332146): Worst-case hold slack is 0.336
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.336               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -660.857 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.267
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.267            -268.570 clk 
Info (332146): Worst-case hold slack is 0.135
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.135               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -498.026 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5009 megabytes
    Info: Processing ended: Wed Dec 10 11:09:39 2025
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


