TimeQuest Timing Analyzer report for multiplier
Mon Nov  2 18:21:26 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'bc:bloco_controle|state.S3'
 12. Slow Model Setup: 'clk'
 13. Slow Model Setup: 'bc:bloco_controle|state.S0'
 14. Slow Model Setup: 'bc:bloco_controle|state.S1'
 15. Slow Model Hold: 'clk'
 16. Slow Model Hold: 'bc:bloco_controle|state.S3'
 17. Slow Model Hold: 'bc:bloco_controle|state.S1'
 18. Slow Model Hold: 'bc:bloco_controle|state.S0'
 19. Slow Model Recovery: 'clk'
 20. Slow Model Removal: 'clk'
 21. Slow Model Minimum Pulse Width: 'clk'
 22. Slow Model Minimum Pulse Width: 'bc:bloco_controle|state.S0'
 23. Slow Model Minimum Pulse Width: 'bc:bloco_controle|state.S1'
 24. Slow Model Minimum Pulse Width: 'bc:bloco_controle|state.S3'
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Fast Model Setup Summary
 30. Fast Model Hold Summary
 31. Fast Model Recovery Summary
 32. Fast Model Removal Summary
 33. Fast Model Minimum Pulse Width Summary
 34. Fast Model Setup: 'bc:bloco_controle|state.S3'
 35. Fast Model Setup: 'bc:bloco_controle|state.S0'
 36. Fast Model Setup: 'bc:bloco_controle|state.S1'
 37. Fast Model Setup: 'clk'
 38. Fast Model Hold: 'clk'
 39. Fast Model Hold: 'bc:bloco_controle|state.S3'
 40. Fast Model Hold: 'bc:bloco_controle|state.S1'
 41. Fast Model Hold: 'bc:bloco_controle|state.S0'
 42. Fast Model Recovery: 'clk'
 43. Fast Model Removal: 'clk'
 44. Fast Model Minimum Pulse Width: 'clk'
 45. Fast Model Minimum Pulse Width: 'bc:bloco_controle|state.S0'
 46. Fast Model Minimum Pulse Width: 'bc:bloco_controle|state.S1'
 47. Fast Model Minimum Pulse Width: 'bc:bloco_controle|state.S3'
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Multicorner Timing Analysis Summary
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Setup Transfers
 58. Hold Transfers
 59. Recovery Transfers
 60. Removal Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; multiplier                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; bc:bloco_controle|state.S0 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { bc:bloco_controle|state.S0 } ;
; bc:bloco_controle|state.S1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { bc:bloco_controle|state.S1 } ;
; bc:bloco_controle|state.S3 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { bc:bloco_controle|state.S3 } ;
; clk                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 247.22 MHz ; 247.22 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow Model Setup Summary                            ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; bc:bloco_controle|state.S3 ; -3.431 ; -6.425        ;
; clk                        ; -3.045 ; -80.312       ;
; bc:bloco_controle|state.S0 ; -3.035 ; -3.035        ;
; bc:bloco_controle|state.S1 ; -2.843 ; -3.208        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow Model Hold Summary                             ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -2.920 ; -15.301       ;
; bc:bloco_controle|state.S3 ; -1.151 ; -1.404        ;
; bc:bloco_controle|state.S1 ; -0.375 ; -0.375        ;
; bc:bloco_controle|state.S0 ; 3.185  ; 0.000         ;
+----------------------------+--------+---------------+


+-------------------------------+
; Slow Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.603 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Slow Model Removal Summary     ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.084 ; -0.588        ;
+-------+--------+---------------+


+-----------------------------------------------------+
; Slow Model Minimum Pulse Width Summary              ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -1.380 ; -55.380       ;
; bc:bloco_controle|state.S0 ; 0.500  ; 0.000         ;
; bc:bloco_controle|state.S1 ; 0.500  ; 0.000         ;
; bc:bloco_controle|state.S3 ; 0.500  ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'bc:bloco_controle|state.S3'                                                                                                                 ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -3.431 ; bc:bloco_controle|state.S4 ; bc:bloco_controle|CA  ; clk                        ; bc:bloco_controle|state.S3 ; 1.000        ; -2.341     ; 1.112      ;
; -2.994 ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S3 ; 1.000        ; -2.272     ; 0.710      ;
; -0.225 ; bc:bloco_controle|state.S1 ; bc:bloco_controle|CA  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 0.500        ; 1.401      ; 1.398      ;
; 0.275  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|CA  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 1.000        ; 1.401      ; 1.398      ;
; 0.524  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 0.500        ; 1.622      ; 0.721      ;
; 1.024  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 1.000        ; 1.622      ; 0.721      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                    ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.045 ; bo:four_bit|registrador:regA|q[0]    ; bo:four_bit|registrador:regA|q[15]   ; clk          ; clk         ; 1.000        ; -0.007     ; 4.074      ;
; -2.899 ; bo:four_bit|registrador:regA|q[2]    ; bo:four_bit|registrador:regA|q[15]   ; clk          ; clk         ; 1.000        ; -0.007     ; 3.928      ;
; -2.897 ; bo:four_bit|registrador:regA|q[0]    ; bo:four_bit|registrador:regA|q[14]   ; clk          ; clk         ; 1.000        ; -0.008     ; 3.925      ;
; -2.892 ; bo:four_bit|registrador:regA|q[1]    ; bo:four_bit|registrador:regA|q[15]   ; clk          ; clk         ; 1.000        ; -0.008     ; 3.920      ;
; -2.887 ; bo:four_bit|registrador_r:regP|q[1]  ; bo:four_bit|registrador:regA|q[15]   ; clk          ; clk         ; 1.000        ; -0.008     ; 3.915      ;
; -2.840 ; bo:four_bit|registrador:regA|q[5]    ; bo:four_bit|registrador:regA|q[15]   ; clk          ; clk         ; 1.000        ; -0.007     ; 3.869      ;
; -2.818 ; bo:four_bit|registrador_r:regP|q[0]  ; bo:four_bit|registrador:regA|q[15]   ; clk          ; clk         ; 1.000        ; -0.008     ; 3.846      ;
; -2.810 ; bo:four_bit|registrador:regA|q[0]    ; bo:four_bit|registrador:regA|q[7]    ; clk          ; clk         ; 1.000        ; -0.008     ; 3.838      ;
; -2.798 ; bo:four_bit|registrador:regA|q[0]    ; bo:four_bit|registrador_r:regP|q[10] ; clk          ; clk         ; 1.000        ; -0.007     ; 3.827      ;
; -2.793 ; bo:four_bit|registrador:regA|q[3]    ; bo:four_bit|registrador:regA|q[15]   ; clk          ; clk         ; 1.000        ; -0.007     ; 3.822      ;
; -2.789 ; bo:four_bit|registrador:regA|q[0]    ; bo:four_bit|registrador:regA|q[10]   ; clk          ; clk         ; 1.000        ; -0.008     ; 3.817      ;
; -2.784 ; bo:four_bit|registrador_r:regP|q[6]  ; bo:four_bit|registrador:regA|q[15]   ; clk          ; clk         ; 1.000        ; -0.008     ; 3.812      ;
; -2.752 ; bo:four_bit|registrador:regA|q[6]    ; bo:four_bit|registrador:regA|q[15]   ; clk          ; clk         ; 1.000        ; -0.007     ; 3.781      ;
; -2.751 ; bo:four_bit|registrador:regA|q[2]    ; bo:four_bit|registrador:regA|q[14]   ; clk          ; clk         ; 1.000        ; -0.008     ; 3.779      ;
; -2.744 ; bo:four_bit|registrador:regA|q[1]    ; bo:four_bit|registrador:regA|q[14]   ; clk          ; clk         ; 1.000        ; -0.009     ; 3.771      ;
; -2.739 ; bo:four_bit|registrador_r:regP|q[1]  ; bo:four_bit|registrador:regA|q[14]   ; clk          ; clk         ; 1.000        ; -0.009     ; 3.766      ;
; -2.727 ; bo:four_bit|registrador:regA|q[0]    ; bo:four_bit|registrador:regA|q[11]   ; clk          ; clk         ; 1.000        ; -0.008     ; 3.755      ;
; -2.692 ; bo:four_bit|registrador:regA|q[5]    ; bo:four_bit|registrador:regA|q[14]   ; clk          ; clk         ; 1.000        ; -0.008     ; 3.720      ;
; -2.690 ; bo:four_bit|registrador:regA|q[4]    ; bo:four_bit|registrador:regA|q[15]   ; clk          ; clk         ; 1.000        ; -0.007     ; 3.719      ;
; -2.680 ; bo:four_bit|registrador:regA|q[0]    ; bo:four_bit|registrador:regA|q[13]   ; clk          ; clk         ; 1.000        ; -0.007     ; 3.709      ;
; -2.670 ; bo:four_bit|registrador_r:regP|q[0]  ; bo:four_bit|registrador:regA|q[14]   ; clk          ; clk         ; 1.000        ; -0.009     ; 3.697      ;
; -2.664 ; bo:four_bit|registrador:regA|q[2]    ; bo:four_bit|registrador:regA|q[7]    ; clk          ; clk         ; 1.000        ; -0.008     ; 3.692      ;
; -2.661 ; bo:four_bit|registrador:regA|q[0]    ; bo:four_bit|registrador_r:regP|q[8]  ; clk          ; clk         ; 1.000        ; -0.007     ; 3.690      ;
; -2.657 ; bo:four_bit|registrador:regA|q[1]    ; bo:four_bit|registrador:regA|q[7]    ; clk          ; clk         ; 1.000        ; -0.009     ; 3.684      ;
; -2.652 ; bo:four_bit|registrador:regA|q[2]    ; bo:four_bit|registrador_r:regP|q[10] ; clk          ; clk         ; 1.000        ; -0.007     ; 3.681      ;
; -2.652 ; bo:four_bit|registrador_r:regP|q[1]  ; bo:four_bit|registrador:regA|q[7]    ; clk          ; clk         ; 1.000        ; -0.009     ; 3.679      ;
; -2.645 ; bo:four_bit|registrador:regA|q[3]    ; bo:four_bit|registrador:regA|q[14]   ; clk          ; clk         ; 1.000        ; -0.008     ; 3.673      ;
; -2.645 ; bo:four_bit|registrador:regA|q[1]    ; bo:four_bit|registrador_r:regP|q[10] ; clk          ; clk         ; 1.000        ; -0.008     ; 3.673      ;
; -2.643 ; bo:four_bit|registrador:regA|q[2]    ; bo:four_bit|registrador:regA|q[10]   ; clk          ; clk         ; 1.000        ; -0.008     ; 3.671      ;
; -2.640 ; bo:four_bit|registrador_r:regP|q[1]  ; bo:four_bit|registrador_r:regP|q[10] ; clk          ; clk         ; 1.000        ; -0.008     ; 3.668      ;
; -2.639 ; bo:four_bit|registrador_r:regP|q[7]  ; bo:four_bit|registrador:regA|q[15]   ; clk          ; clk         ; 1.000        ; 0.000      ; 3.675      ;
; -2.636 ; bo:four_bit|registrador_r:regP|q[6]  ; bo:four_bit|registrador:regA|q[14]   ; clk          ; clk         ; 1.000        ; -0.009     ; 3.663      ;
; -2.636 ; bo:four_bit|registrador:regA|q[1]    ; bo:four_bit|registrador:regA|q[10]   ; clk          ; clk         ; 1.000        ; -0.009     ; 3.663      ;
; -2.631 ; bo:four_bit|registrador_r:regP|q[1]  ; bo:four_bit|registrador:regA|q[10]   ; clk          ; clk         ; 1.000        ; -0.009     ; 3.658      ;
; -2.610 ; bo:four_bit|registrador:regA|q[0]    ; bo:four_bit|registrador:regA|q[12]   ; clk          ; clk         ; 1.000        ; -0.007     ; 3.639      ;
; -2.605 ; bo:four_bit|registrador:regA|q[5]    ; bo:four_bit|registrador:regA|q[7]    ; clk          ; clk         ; 1.000        ; -0.008     ; 3.633      ;
; -2.604 ; bo:four_bit|registrador:regA|q[6]    ; bo:four_bit|registrador:regA|q[14]   ; clk          ; clk         ; 1.000        ; -0.008     ; 3.632      ;
; -2.601 ; bo:four_bit|registrador:regA|q[0]    ; bo:four_bit|registrador_r:regP|q[7]  ; clk          ; clk         ; 1.000        ; -0.007     ; 3.630      ;
; -2.593 ; bo:four_bit|registrador:regA|q[5]    ; bo:four_bit|registrador_r:regP|q[10] ; clk          ; clk         ; 1.000        ; -0.007     ; 3.622      ;
; -2.584 ; bo:four_bit|registrador:regA|q[5]    ; bo:four_bit|registrador:regA|q[10]   ; clk          ; clk         ; 1.000        ; -0.008     ; 3.612      ;
; -2.583 ; bo:four_bit|registrador_r:regP|q[0]  ; bo:four_bit|registrador:regA|q[7]    ; clk          ; clk         ; 1.000        ; -0.009     ; 3.610      ;
; -2.581 ; bo:four_bit|registrador:regA|q[2]    ; bo:four_bit|registrador:regA|q[11]   ; clk          ; clk         ; 1.000        ; -0.008     ; 3.609      ;
; -2.574 ; bo:four_bit|registrador:regA|q[1]    ; bo:four_bit|registrador:regA|q[11]   ; clk          ; clk         ; 1.000        ; -0.009     ; 3.601      ;
; -2.571 ; bo:four_bit|registrador_r:regP|q[0]  ; bo:four_bit|registrador_r:regP|q[10] ; clk          ; clk         ; 1.000        ; -0.008     ; 3.599      ;
; -2.569 ; bo:four_bit|registrador_r:regP|q[1]  ; bo:four_bit|registrador:regA|q[11]   ; clk          ; clk         ; 1.000        ; -0.009     ; 3.596      ;
; -2.562 ; bo:four_bit|registrador_r:regP|q[0]  ; bo:four_bit|registrador:regA|q[10]   ; clk          ; clk         ; 1.000        ; -0.009     ; 3.589      ;
; -2.558 ; bo:four_bit|registrador:regA|q[3]    ; bo:four_bit|registrador:regA|q[7]    ; clk          ; clk         ; 1.000        ; -0.008     ; 3.586      ;
; -2.549 ; bo:four_bit|registrador_r:regP|q[6]  ; bo:four_bit|registrador:regA|q[7]    ; clk          ; clk         ; 1.000        ; -0.009     ; 3.576      ;
; -2.546 ; bo:four_bit|registrador:regA|q[3]    ; bo:four_bit|registrador_r:regP|q[10] ; clk          ; clk         ; 1.000        ; -0.007     ; 3.575      ;
; -2.542 ; bo:four_bit|registrador:regA|q[4]    ; bo:four_bit|registrador:regA|q[14]   ; clk          ; clk         ; 1.000        ; -0.008     ; 3.570      ;
; -2.537 ; bo:four_bit|registrador_r:regP|q[6]  ; bo:four_bit|registrador_r:regP|q[10] ; clk          ; clk         ; 1.000        ; -0.008     ; 3.565      ;
; -2.537 ; bo:four_bit|registrador:regA|q[3]    ; bo:four_bit|registrador:regA|q[10]   ; clk          ; clk         ; 1.000        ; -0.008     ; 3.565      ;
; -2.534 ; bo:four_bit|registrador:regA|q[2]    ; bo:four_bit|registrador:regA|q[13]   ; clk          ; clk         ; 1.000        ; -0.007     ; 3.563      ;
; -2.528 ; bo:four_bit|registrador_r:regP|q[6]  ; bo:four_bit|registrador:regA|q[10]   ; clk          ; clk         ; 1.000        ; -0.009     ; 3.555      ;
; -2.527 ; bo:four_bit|registrador:regA|q[0]    ; bo:four_bit|registrador:regA|q[9]    ; clk          ; clk         ; 1.000        ; -0.007     ; 3.556      ;
; -2.527 ; bo:four_bit|registrador:regA|q[1]    ; bo:four_bit|registrador:regA|q[13]   ; clk          ; clk         ; 1.000        ; -0.008     ; 3.555      ;
; -2.522 ; bo:four_bit|registrador:regA|q[5]    ; bo:four_bit|registrador:regA|q[11]   ; clk          ; clk         ; 1.000        ; -0.008     ; 3.550      ;
; -2.522 ; bo:four_bit|registrador_r:regP|q[1]  ; bo:four_bit|registrador:regA|q[13]   ; clk          ; clk         ; 1.000        ; -0.008     ; 3.550      ;
; -2.517 ; bo:four_bit|registrador:regA|q[0]    ; bo:four_bit|registrador_r:regP|q[15] ; clk          ; clk         ; 1.000        ; -0.007     ; 3.546      ;
; -2.517 ; bo:four_bit|registrador:regA|q[6]    ; bo:four_bit|registrador:regA|q[7]    ; clk          ; clk         ; 1.000        ; -0.008     ; 3.545      ;
; -2.515 ; bo:four_bit|registrador:regA|q[2]    ; bo:four_bit|registrador_r:regP|q[8]  ; clk          ; clk         ; 1.000        ; -0.007     ; 3.544      ;
; -2.508 ; bo:four_bit|registrador:regA|q[1]    ; bo:four_bit|registrador_r:regP|q[8]  ; clk          ; clk         ; 1.000        ; -0.008     ; 3.536      ;
; -2.505 ; bo:four_bit|registrador:regA|q[6]    ; bo:four_bit|registrador_r:regP|q[10] ; clk          ; clk         ; 1.000        ; -0.007     ; 3.534      ;
; -2.503 ; bo:four_bit|registrador_r:regP|q[1]  ; bo:four_bit|registrador_r:regP|q[8]  ; clk          ; clk         ; 1.000        ; -0.008     ; 3.531      ;
; -2.500 ; bo:four_bit|registrador_r:regP|q[0]  ; bo:four_bit|registrador:regA|q[11]   ; clk          ; clk         ; 1.000        ; -0.009     ; 3.527      ;
; -2.496 ; bo:four_bit|registrador:regA|q[6]    ; bo:four_bit|registrador:regA|q[10]   ; clk          ; clk         ; 1.000        ; -0.008     ; 3.524      ;
; -2.491 ; bo:four_bit|registrador_r:regP|q[7]  ; bo:four_bit|registrador:regA|q[14]   ; clk          ; clk         ; 1.000        ; -0.001     ; 3.526      ;
; -2.477 ; bo:four_bit|registrador_r:regP|q[9]  ; bo:four_bit|registrador:regA|q[15]   ; clk          ; clk         ; 1.000        ; 0.000      ; 3.513      ;
; -2.475 ; bo:four_bit|registrador:regA|q[3]    ; bo:four_bit|registrador:regA|q[11]   ; clk          ; clk         ; 1.000        ; -0.008     ; 3.503      ;
; -2.475 ; bo:four_bit|registrador:regA|q[5]    ; bo:four_bit|registrador:regA|q[13]   ; clk          ; clk         ; 1.000        ; -0.007     ; 3.504      ;
; -2.466 ; bo:four_bit|registrador_r:regP|q[6]  ; bo:four_bit|registrador:regA|q[11]   ; clk          ; clk         ; 1.000        ; -0.009     ; 3.493      ;
; -2.466 ; bo:four_bit|registrador:regA|q[7]    ; bo:four_bit|registrador:regA|q[15]   ; clk          ; clk         ; 1.000        ; 0.001      ; 3.503      ;
; -2.464 ; bo:four_bit|registrador:regA|q[2]    ; bo:four_bit|registrador:regA|q[12]   ; clk          ; clk         ; 1.000        ; -0.007     ; 3.493      ;
; -2.457 ; bo:four_bit|registrador:regA|q[1]    ; bo:four_bit|registrador:regA|q[12]   ; clk          ; clk         ; 1.000        ; -0.008     ; 3.485      ;
; -2.456 ; bo:four_bit|registrador:regA|q[5]    ; bo:four_bit|registrador_r:regP|q[8]  ; clk          ; clk         ; 1.000        ; -0.007     ; 3.485      ;
; -2.455 ; bo:four_bit|registrador:regA|q[4]    ; bo:four_bit|registrador:regA|q[7]    ; clk          ; clk         ; 1.000        ; -0.008     ; 3.483      ;
; -2.455 ; bo:four_bit|registrador:regA|q[2]    ; bo:four_bit|registrador_r:regP|q[7]  ; clk          ; clk         ; 1.000        ; -0.007     ; 3.484      ;
; -2.453 ; bo:four_bit|registrador_r:regP|q[0]  ; bo:four_bit|registrador:regA|q[13]   ; clk          ; clk         ; 1.000        ; -0.008     ; 3.481      ;
; -2.452 ; bo:four_bit|registrador_r:regP|q[1]  ; bo:four_bit|registrador:regA|q[12]   ; clk          ; clk         ; 1.000        ; -0.008     ; 3.480      ;
; -2.448 ; bo:four_bit|registrador:regA|q[1]    ; bo:four_bit|registrador_r:regP|q[7]  ; clk          ; clk         ; 1.000        ; -0.008     ; 3.476      ;
; -2.443 ; bo:four_bit|registrador:regA|q[4]    ; bo:four_bit|registrador_r:regP|q[10] ; clk          ; clk         ; 1.000        ; -0.007     ; 3.472      ;
; -2.443 ; bo:four_bit|registrador_r:regP|q[1]  ; bo:four_bit|registrador_r:regP|q[7]  ; clk          ; clk         ; 1.000        ; -0.008     ; 3.471      ;
; -2.434 ; bo:four_bit|registrador:regA|q[4]    ; bo:four_bit|registrador:regA|q[10]   ; clk          ; clk         ; 1.000        ; -0.008     ; 3.462      ;
; -2.434 ; bo:four_bit|registrador_r:regP|q[0]  ; bo:four_bit|registrador_r:regP|q[8]  ; clk          ; clk         ; 1.000        ; -0.008     ; 3.462      ;
; -2.434 ; bo:four_bit|registrador:regA|q[6]    ; bo:four_bit|registrador:regA|q[11]   ; clk          ; clk         ; 1.000        ; -0.008     ; 3.462      ;
; -2.428 ; bo:four_bit|registrador:regA|q[3]    ; bo:four_bit|registrador:regA|q[13]   ; clk          ; clk         ; 1.000        ; -0.007     ; 3.457      ;
; -2.419 ; bo:four_bit|registrador_r:regP|q[6]  ; bo:four_bit|registrador:regA|q[13]   ; clk          ; clk         ; 1.000        ; -0.008     ; 3.447      ;
; -2.414 ; bo:four_bit|registrador_r:regP|q[10] ; bo:four_bit|registrador:regA|q[15]   ; clk          ; clk         ; 1.000        ; 0.000      ; 3.450      ;
; -2.409 ; bo:four_bit|registrador:regA|q[3]    ; bo:four_bit|registrador_r:regP|q[8]  ; clk          ; clk         ; 1.000        ; -0.007     ; 3.438      ;
; -2.405 ; bo:four_bit|registrador:regA|q[0]    ; bo:four_bit|registrador_r:regP|q[6]  ; clk          ; clk         ; 1.000        ; 0.001      ; 3.442      ;
; -2.405 ; bo:four_bit|registrador:regA|q[5]    ; bo:four_bit|registrador:regA|q[12]   ; clk          ; clk         ; 1.000        ; -0.007     ; 3.434      ;
; -2.400 ; bo:four_bit|registrador_r:regP|q[6]  ; bo:four_bit|registrador_r:regP|q[8]  ; clk          ; clk         ; 1.000        ; -0.008     ; 3.428      ;
; -2.396 ; bo:four_bit|registrador:regA|q[5]    ; bo:four_bit|registrador_r:regP|q[7]  ; clk          ; clk         ; 1.000        ; -0.007     ; 3.425      ;
; -2.392 ; bo:four_bit|registrador_r:regP|q[7]  ; bo:four_bit|registrador_r:regP|q[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.428      ;
; -2.387 ; bo:four_bit|registrador:regA|q[6]    ; bo:four_bit|registrador:regA|q[13]   ; clk          ; clk         ; 1.000        ; -0.007     ; 3.416      ;
; -2.383 ; bo:four_bit|registrador_r:regP|q[7]  ; bo:four_bit|registrador:regA|q[10]   ; clk          ; clk         ; 1.000        ; -0.001     ; 3.418      ;
; -2.383 ; bo:four_bit|registrador_r:regP|q[0]  ; bo:four_bit|registrador:regA|q[12]   ; clk          ; clk         ; 1.000        ; -0.008     ; 3.411      ;
; -2.381 ; bo:four_bit|registrador:regA|q[2]    ; bo:four_bit|registrador:regA|q[9]    ; clk          ; clk         ; 1.000        ; -0.007     ; 3.410      ;
; -2.374 ; bo:four_bit|registrador_r:regP|q[0]  ; bo:four_bit|registrador_r:regP|q[7]  ; clk          ; clk         ; 1.000        ; -0.008     ; 3.402      ;
; -2.374 ; bo:four_bit|registrador:regA|q[1]    ; bo:four_bit|registrador:regA|q[9]    ; clk          ; clk         ; 1.000        ; -0.008     ; 3.402      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'bc:bloco_controle|state.S0'                                                                                                      ;
+--------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                  ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; -3.035 ; bc:bloco_controle|state.S5 ; bc:bloco_controle|pronto ; clk          ; bc:bloco_controle|state.S0 ; 1.000        ; -2.350     ; 0.835      ;
+--------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'bc:bloco_controle|state.S1'                                                                                                                 ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.843 ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S1 ; 1.000        ; -2.121     ; 0.710      ;
; -0.365 ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 0.500        ; 1.139      ; 1.014      ;
; 0.135  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 1.000        ; 1.139      ; 1.014      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                         ;
+--------+----------------------------+--------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                              ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -2.920 ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S4           ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 3.742      ; 1.338      ;
; -2.520 ; bc:bloco_controle|state.S0 ; bc:bloco_controle|state.S0           ; bc:bloco_controle|state.S0 ; clk         ; 0.000        ; 2.661      ; 0.657      ;
; -2.442 ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S2           ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 3.742      ; 1.816      ;
; -2.420 ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S4           ; bc:bloco_controle|state.S3 ; clk         ; -0.500       ; 3.742      ; 1.338      ;
; -2.020 ; bc:bloco_controle|state.S0 ; bc:bloco_controle|state.S0           ; bc:bloco_controle|state.S0 ; clk         ; -0.500       ; 2.661      ; 0.657      ;
; -1.942 ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S2           ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 3.742      ; 1.816      ;
; -1.098 ; bc:bloco_controle|state.S0 ; bc:bloco_controle|state.S1           ; bc:bloco_controle|state.S0 ; clk         ; 0.000        ; 2.660      ; 2.078      ;
; -0.598 ; bc:bloco_controle|state.S0 ; bc:bloco_controle|state.S1           ; bc:bloco_controle|state.S0 ; clk         ; -0.500       ; 2.660      ; 2.078      ;
; -0.456 ; bc:bloco_controle|CP       ; bo:four_bit|registrador_r:regP|q[0]  ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.522      ; 1.332      ;
; -0.456 ; bc:bloco_controle|CP       ; bo:four_bit|registrador_r:regP|q[1]  ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.522      ; 1.332      ;
; -0.456 ; bc:bloco_controle|CP       ; bo:four_bit|registrador_r:regP|q[2]  ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.522      ; 1.332      ;
; -0.456 ; bc:bloco_controle|CP       ; bo:four_bit|registrador_r:regP|q[3]  ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.522      ; 1.332      ;
; -0.456 ; bc:bloco_controle|CP       ; bo:four_bit|registrador_r:regP|q[4]  ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.522      ; 1.332      ;
; -0.456 ; bc:bloco_controle|CP       ; bo:four_bit|registrador_r:regP|q[5]  ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.522      ; 1.332      ;
; -0.456 ; bc:bloco_controle|CP       ; bo:four_bit|registrador_r:regP|q[6]  ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.522      ; 1.332      ;
; -0.344 ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regA|q[1]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.039      ; 0.961      ;
; -0.330 ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regA|q[4]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.038      ; 0.974      ;
; -0.194 ; bc:bloco_controle|CA       ; bo:four_bit|registrador:regA|q[0]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.259      ; 1.331      ;
; -0.194 ; bc:bloco_controle|CA       ; bo:four_bit|registrador:regA|q[2]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.259      ; 1.331      ;
; -0.194 ; bc:bloco_controle|CA       ; bo:four_bit|registrador:regA|q[3]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.259      ; 1.331      ;
; -0.194 ; bc:bloco_controle|CA       ; bo:four_bit|registrador:regA|q[4]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.259      ; 1.331      ;
; -0.194 ; bc:bloco_controle|CA       ; bo:four_bit|registrador:regA|q[5]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.259      ; 1.331      ;
; -0.194 ; bc:bloco_controle|CA       ; bo:four_bit|registrador:regA|q[6]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.259      ; 1.331      ;
; -0.165 ; bc:bloco_controle|CP       ; bo:four_bit|registrador_r:regP|q[7]  ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.514      ; 1.615      ;
; -0.165 ; bc:bloco_controle|CP       ; bo:four_bit|registrador_r:regP|q[8]  ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.514      ; 1.615      ;
; -0.165 ; bc:bloco_controle|CP       ; bo:four_bit|registrador_r:regP|q[9]  ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.514      ; 1.615      ;
; -0.165 ; bc:bloco_controle|CP       ; bo:four_bit|registrador_r:regP|q[10] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.514      ; 1.615      ;
; -0.165 ; bc:bloco_controle|CP       ; bo:four_bit|registrador_r:regP|q[11] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.514      ; 1.615      ;
; -0.165 ; bc:bloco_controle|CP       ; bo:four_bit|registrador_r:regP|q[12] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.514      ; 1.615      ;
; -0.165 ; bc:bloco_controle|CP       ; bo:four_bit|registrador_r:regP|q[13] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.514      ; 1.615      ;
; -0.165 ; bc:bloco_controle|CP       ; bo:four_bit|registrador_r:regP|q[14] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.514      ; 1.615      ;
; -0.165 ; bc:bloco_controle|CP       ; bo:four_bit|registrador_r:regP|q[15] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.514      ; 1.615      ;
; -0.029 ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regA|q[2]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.038      ; 1.275      ;
; -0.025 ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regA|q[3]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.038      ; 1.279      ;
; -0.023 ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regA|q[0]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.038      ; 1.281      ;
; -0.023 ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regA|q[6]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.038      ; 1.281      ;
; -0.022 ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regA|q[5]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.038      ; 1.282      ;
; 0.035  ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regB|q[4]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.039      ; 1.340      ;
; 0.035  ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regB|q[7]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.039      ; 1.340      ;
; 0.035  ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regB|q[5]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.039      ; 1.340      ;
; 0.035  ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regB|q[6]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.039      ; 1.340      ;
; 0.035  ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regB|q[12]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.039      ; 1.340      ;
; 0.035  ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regB|q[14]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.039      ; 1.340      ;
; 0.035  ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regB|q[13]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.039      ; 1.340      ;
; 0.035  ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regB|q[15]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.039      ; 1.340      ;
; 0.041  ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regB|q[1]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.039      ; 1.346      ;
; 0.041  ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regB|q[0]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.039      ; 1.346      ;
; 0.041  ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regB|q[3]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.039      ; 1.346      ;
; 0.041  ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regB|q[2]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.039      ; 1.346      ;
; 0.041  ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regB|q[8]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.039      ; 1.346      ;
; 0.041  ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regB|q[11]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.039      ; 1.346      ;
; 0.041  ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regB|q[9]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.039      ; 1.346      ;
; 0.041  ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regB|q[10]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.039      ; 1.346      ;
; 0.098  ; bc:bloco_controle|CA       ; bo:four_bit|registrador:regA|q[8]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.252      ; 1.616      ;
; 0.098  ; bc:bloco_controle|CA       ; bo:four_bit|registrador:regA|q[9]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.252      ; 1.616      ;
; 0.098  ; bc:bloco_controle|CA       ; bo:four_bit|registrador:regA|q[12]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.252      ; 1.616      ;
; 0.098  ; bc:bloco_controle|CA       ; bo:four_bit|registrador:regA|q[13]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.252      ; 1.616      ;
; 0.098  ; bc:bloco_controle|CA       ; bo:four_bit|registrador:regA|q[15]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.252      ; 1.616      ;
; 0.148  ; bc:bloco_controle|CA       ; bo:four_bit|registrador:regA|q[7]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.251      ; 1.665      ;
; 0.148  ; bc:bloco_controle|CA       ; bo:four_bit|registrador:regA|q[10]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.251      ; 1.665      ;
; 0.148  ; bc:bloco_controle|CA       ; bo:four_bit|registrador:regA|q[11]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.251      ; 1.665      ;
; 0.148  ; bc:bloco_controle|CA       ; bo:four_bit|registrador:regA|q[14]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.251      ; 1.665      ;
; 0.367  ; bc:bloco_controle|dec      ; bo:four_bit|registrador_r:regP|q[15] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.183      ; 1.816      ;
; 0.368  ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regA|q[12]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.031      ; 1.665      ;
; 0.369  ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regA|q[13]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.031      ; 1.666      ;
; 0.376  ; bc:bloco_controle|CA       ; bo:four_bit|registrador:regA|q[1]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.260      ; 1.902      ;
; 0.431  ; bc:bloco_controle|dec      ; bo:four_bit|registrador_r:regP|q[14] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.183      ; 1.880      ;
; 0.437  ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regA|q[7]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.030      ; 1.733      ;
; 0.437  ; bc:bloco_controle|dec      ; bo:four_bit|registrador_r:regP|q[9]  ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.183      ; 1.886      ;
; 0.437  ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regA|q[10]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.030      ; 1.733      ;
; 0.437  ; bc:bloco_controle|dec      ; bo:four_bit|registrador_r:regP|q[11] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.183      ; 1.886      ;
; 0.454  ; bc:bloco_controle|dec      ; bo:four_bit|registrador_r:regP|q[12] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.183      ; 1.903      ;
; 0.462  ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regA|q[11]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.030      ; 1.758      ;
; 0.466  ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regA|q[14]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.030      ; 1.762      ;
; 0.503  ; bc:bloco_controle|dec      ; bo:four_bit|registrador_r:regP|q[3]  ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.191      ; 1.960      ;
; 0.512  ; bc:bloco_controle|dec      ; bo:four_bit|registrador:regA|q[1]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.191      ; 1.969      ;
; 0.518  ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regA|q[15]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.031      ; 1.815      ;
; 0.518  ; bc:bloco_controle|dec      ; bo:four_bit|registrador_r:regP|q[15] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.032      ; 1.816      ;
; 0.525  ; bc:bloco_controle|dec      ; bo:four_bit|registrador_r:regP|q[1]  ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.191      ; 1.982      ;
; 0.534  ; bc:bloco_controle|dec      ; bo:four_bit|registrador:regA|q[0]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.190      ; 1.990      ;
; 0.542  ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regA|q[9]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.031      ; 1.839      ;
; 0.543  ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regA|q[8]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.031      ; 1.840      ;
; 0.550  ; bc:bloco_controle|dec      ; bo:four_bit|registrador:regA|q[2]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.190      ; 2.006      ;
; 0.551  ; bc:bloco_controle|dec      ; bo:four_bit|registrador:regA|q[3]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.190      ; 2.007      ;
; 0.563  ; bc:bloco_controle|dec      ; bo:four_bit|registrador:regA|q[6]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.190      ; 2.019      ;
; 0.580  ; bc:bloco_controle|dec      ; bo:four_bit|registrador_r:regP|q[13] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.183      ; 2.029      ;
; 0.582  ; bc:bloco_controle|dec      ; bo:four_bit|registrador_r:regP|q[14] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.032      ; 1.880      ;
; 0.588  ; bc:bloco_controle|dec      ; bo:four_bit|registrador_r:regP|q[9]  ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.032      ; 1.886      ;
; 0.588  ; bc:bloco_controle|dec      ; bo:four_bit|registrador_r:regP|q[11] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.032      ; 1.886      ;
; 0.605  ; bc:bloco_controle|dec      ; bo:four_bit|registrador_r:regP|q[12] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.032      ; 1.903      ;
; 0.654  ; bc:bloco_controle|dec      ; bo:four_bit|registrador_r:regP|q[3]  ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.040      ; 1.960      ;
; 0.663  ; bc:bloco_controle|dec      ; bo:four_bit|registrador:regA|q[1]    ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.040      ; 1.969      ;
; 0.671  ; bc:bloco_controle|dec      ; bo:four_bit|registrador_r:regP|q[0]  ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.191      ; 2.128      ;
; 0.676  ; bc:bloco_controle|dec      ; bo:four_bit|registrador_r:regP|q[1]  ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.040      ; 1.982      ;
; 0.683  ; bc:bloco_controle|dec      ; bo:four_bit|registrador_r:regP|q[2]  ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.191      ; 2.140      ;
; 0.685  ; bc:bloco_controle|dec      ; bo:four_bit|registrador:regA|q[0]    ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.039      ; 1.990      ;
; 0.701  ; bc:bloco_controle|dec      ; bo:four_bit|registrador_r:regP|q[6]  ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.191      ; 2.158      ;
; 0.701  ; bc:bloco_controle|dec      ; bo:four_bit|registrador:regA|q[4]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.190      ; 2.157      ;
; 0.701  ; bc:bloco_controle|dec      ; bo:four_bit|registrador:regA|q[2]    ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.039      ; 2.006      ;
; 0.702  ; bc:bloco_controle|dec      ; bo:four_bit|registrador:regA|q[3]    ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.039      ; 2.007      ;
+--------+----------------------------+--------------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'bc:bloco_controle|state.S3'                                                                                                                  ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.151 ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 0.000        ; 1.622      ; 0.721      ;
; -0.651 ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; -0.500       ; 1.622      ; 0.721      ;
; -0.253 ; bc:bloco_controle|state.S1 ; bc:bloco_controle|CA  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 0.000        ; 1.401      ; 1.398      ;
; 0.247  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|CA  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; -0.500       ; 1.401      ; 1.398      ;
; 2.982  ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S3 ; 0.000        ; -2.272     ; 0.710      ;
; 3.453  ; bc:bloco_controle|state.S4 ; bc:bloco_controle|CA  ; clk                        ; bc:bloco_controle|state.S3 ; 0.000        ; -2.341     ; 1.112      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'bc:bloco_controle|state.S1'                                                                                                                  ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.375 ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 0.000        ; 1.139      ; 1.014      ;
; 0.125  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; -0.500       ; 1.139      ; 1.014      ;
; 2.831  ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S1 ; 0.000        ; -2.121     ; 0.710      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'bc:bloco_controle|state.S0'                                                                                                      ;
+-------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                  ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; 3.185 ; bc:bloco_controle|state.S5 ; bc:bloco_controle|pronto ; clk          ; bc:bloco_controle|state.S0 ; 0.000        ; -2.350     ; 0.835      ;
+-------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                                               ;
+-------+-----------------------+--------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                              ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.603 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[7]  ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.031      ; 1.464      ;
; 0.603 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[8]  ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.031      ; 1.464      ;
; 0.603 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[9]  ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.031      ; 1.464      ;
; 0.603 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[10] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.031      ; 1.464      ;
; 0.603 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[11] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.031      ; 1.464      ;
; 0.603 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[12] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.031      ; 1.464      ;
; 0.603 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[13] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.031      ; 1.464      ;
; 0.603 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[14] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.031      ; 1.464      ;
; 0.603 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[15] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.031      ; 1.464      ;
; 0.854 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[0]  ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.039      ; 1.221      ;
; 0.854 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[1]  ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.039      ; 1.221      ;
; 0.854 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[2]  ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.039      ; 1.221      ;
; 0.854 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[3]  ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.039      ; 1.221      ;
; 0.854 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[4]  ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.039      ; 1.221      ;
; 0.854 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[5]  ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.039      ; 1.221      ;
; 0.854 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[6]  ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.039      ; 1.221      ;
+-------+-----------------------+--------------------------------------+----------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                                 ;
+--------+-----------------------+--------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                              ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.084 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[0]  ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.039      ; 1.221      ;
; -0.084 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[1]  ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.039      ; 1.221      ;
; -0.084 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[2]  ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.039      ; 1.221      ;
; -0.084 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[3]  ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.039      ; 1.221      ;
; -0.084 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[4]  ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.039      ; 1.221      ;
; -0.084 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[5]  ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.039      ; 1.221      ;
; -0.084 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[6]  ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.039      ; 1.221      ;
; 0.167  ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[7]  ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.031      ; 1.464      ;
; 0.167  ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[8]  ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.031      ; 1.464      ;
; 0.167  ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[9]  ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.031      ; 1.464      ;
; 0.167  ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[10] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.031      ; 1.464      ;
; 0.167  ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[11] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.031      ; 1.464      ;
; 0.167  ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[12] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.031      ; 1.464      ;
; 0.167  ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[13] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.031      ; 1.464      ;
; 0.167  ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[14] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.031      ; 1.464      ;
; 0.167  ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[15] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.031      ; 1.464      ;
+--------+-----------------------+--------------------------------------+----------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S1           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S1           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S2           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S2           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S3           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S3           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S4           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S4           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S5           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S5           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[10]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[10]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[11]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[11]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[12]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[12]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[13]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[13]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[14]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[14]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[15]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[15]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[10]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[10]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[11]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[11]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[12]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[12]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[13]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[13]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[14]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[14]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[15]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[15]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[5]  ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'bc:bloco_controle|state.S0'                                                                          ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bc:bloco_controle|pronto         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bc:bloco_controle|pronto         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|WideOr3~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|WideOr3~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|WideOr3~0|datac   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|WideOr3~0|datac   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|pronto|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|pronto|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|state.S0|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|state.S0|regout   ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'bc:bloco_controle|state.S1'                                                                          ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|CP             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|CP             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|dec            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|dec            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|CP|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|CP|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|combout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|combout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|dataa     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|dataa     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|datac   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|datac   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|dec|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|dec|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|state.S1|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|state.S1|regout   ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'bc:bloco_controle|state.S3'                                                                          ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|CA             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|CA             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|dec            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|dec            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|ini            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|ini            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Fall       ; bloco_controle|CA|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Fall       ; bloco_controle|CA|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|combout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|combout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|datab     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|datab     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Fall       ; bloco_controle|WideOr0~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Fall       ; bloco_controle|WideOr0~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0~0|datab   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0~0|datab   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|combout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|combout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|datab     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|datab     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|dec|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|dec|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|ini|datab         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|ini|datab         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|state.S3|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|state.S3|regout   ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; a[*]      ; clk        ; 4.458 ; 4.458 ; Rise       ; clk             ;
;  a[0]     ; clk        ; 3.590 ; 3.590 ; Rise       ; clk             ;
;  a[1]     ; clk        ; 3.975 ; 3.975 ; Rise       ; clk             ;
;  a[2]     ; clk        ; 3.621 ; 3.621 ; Rise       ; clk             ;
;  a[3]     ; clk        ; 3.879 ; 3.879 ; Rise       ; clk             ;
;  a[4]     ; clk        ; 4.458 ; 4.458 ; Rise       ; clk             ;
;  a[5]     ; clk        ; 4.095 ; 4.095 ; Rise       ; clk             ;
;  a[6]     ; clk        ; 4.176 ; 4.176 ; Rise       ; clk             ;
;  a[7]     ; clk        ; 3.837 ; 3.837 ; Rise       ; clk             ;
;  a[8]     ; clk        ; 3.979 ; 3.979 ; Rise       ; clk             ;
;  a[9]     ; clk        ; 4.105 ; 4.105 ; Rise       ; clk             ;
;  a[10]    ; clk        ; 3.833 ; 3.833 ; Rise       ; clk             ;
;  a[11]    ; clk        ; 3.645 ; 3.645 ; Rise       ; clk             ;
;  a[12]    ; clk        ; 4.108 ; 4.108 ; Rise       ; clk             ;
;  a[13]    ; clk        ; 3.799 ; 3.799 ; Rise       ; clk             ;
;  a[14]    ; clk        ; 3.883 ; 3.883 ; Rise       ; clk             ;
;  a[15]    ; clk        ; 3.584 ; 3.584 ; Rise       ; clk             ;
; b[*]      ; clk        ; 7.264 ; 7.264 ; Rise       ; clk             ;
;  b[0]     ; clk        ; 3.286 ; 3.286 ; Rise       ; clk             ;
;  b[1]     ; clk        ; 3.045 ; 3.045 ; Rise       ; clk             ;
;  b[2]     ; clk        ; 7.264 ; 7.264 ; Rise       ; clk             ;
;  b[3]     ; clk        ; 6.883 ; 6.883 ; Rise       ; clk             ;
;  b[4]     ; clk        ; 6.573 ; 6.573 ; Rise       ; clk             ;
;  b[5]     ; clk        ; 7.113 ; 7.113 ; Rise       ; clk             ;
;  b[6]     ; clk        ; 6.391 ; 6.391 ; Rise       ; clk             ;
;  b[7]     ; clk        ; 6.750 ; 6.750 ; Rise       ; clk             ;
;  b[8]     ; clk        ; 6.796 ; 6.796 ; Rise       ; clk             ;
;  b[9]     ; clk        ; 6.367 ; 6.367 ; Rise       ; clk             ;
;  b[10]    ; clk        ; 7.251 ; 7.251 ; Rise       ; clk             ;
;  b[11]    ; clk        ; 6.101 ; 6.101 ; Rise       ; clk             ;
;  b[12]    ; clk        ; 6.830 ; 6.830 ; Rise       ; clk             ;
;  b[13]    ; clk        ; 5.786 ; 5.786 ; Rise       ; clk             ;
;  b[14]    ; clk        ; 6.230 ; 6.230 ; Rise       ; clk             ;
;  b[15]    ; clk        ; 4.949 ; 4.949 ; Rise       ; clk             ;
; inicio    ; clk        ; 5.037 ; 5.037 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; a[*]      ; clk        ; -3.354 ; -3.354 ; Rise       ; clk             ;
;  a[0]     ; clk        ; -3.360 ; -3.360 ; Rise       ; clk             ;
;  a[1]     ; clk        ; -3.745 ; -3.745 ; Rise       ; clk             ;
;  a[2]     ; clk        ; -3.391 ; -3.391 ; Rise       ; clk             ;
;  a[3]     ; clk        ; -3.649 ; -3.649 ; Rise       ; clk             ;
;  a[4]     ; clk        ; -4.228 ; -4.228 ; Rise       ; clk             ;
;  a[5]     ; clk        ; -3.865 ; -3.865 ; Rise       ; clk             ;
;  a[6]     ; clk        ; -3.946 ; -3.946 ; Rise       ; clk             ;
;  a[7]     ; clk        ; -3.607 ; -3.607 ; Rise       ; clk             ;
;  a[8]     ; clk        ; -3.749 ; -3.749 ; Rise       ; clk             ;
;  a[9]     ; clk        ; -3.875 ; -3.875 ; Rise       ; clk             ;
;  a[10]    ; clk        ; -3.603 ; -3.603 ; Rise       ; clk             ;
;  a[11]    ; clk        ; -3.415 ; -3.415 ; Rise       ; clk             ;
;  a[12]    ; clk        ; -3.878 ; -3.878 ; Rise       ; clk             ;
;  a[13]    ; clk        ; -3.569 ; -3.569 ; Rise       ; clk             ;
;  a[14]    ; clk        ; -3.653 ; -3.653 ; Rise       ; clk             ;
;  a[15]    ; clk        ; -3.354 ; -3.354 ; Rise       ; clk             ;
; b[*]      ; clk        ; 0.211  ; 0.211  ; Rise       ; clk             ;
;  b[0]     ; clk        ; 0.094  ; 0.094  ; Rise       ; clk             ;
;  b[1]     ; clk        ; 0.211  ; 0.211  ; Rise       ; clk             ;
;  b[2]     ; clk        ; -3.878 ; -3.878 ; Rise       ; clk             ;
;  b[3]     ; clk        ; -3.608 ; -3.608 ; Rise       ; clk             ;
;  b[4]     ; clk        ; -3.649 ; -3.649 ; Rise       ; clk             ;
;  b[5]     ; clk        ; -4.159 ; -4.159 ; Rise       ; clk             ;
;  b[6]     ; clk        ; -3.501 ; -3.501 ; Rise       ; clk             ;
;  b[7]     ; clk        ; -4.251 ; -4.251 ; Rise       ; clk             ;
;  b[8]     ; clk        ; -3.891 ; -3.891 ; Rise       ; clk             ;
;  b[9]     ; clk        ; -3.973 ; -3.973 ; Rise       ; clk             ;
;  b[10]    ; clk        ; -3.929 ; -3.929 ; Rise       ; clk             ;
;  b[11]    ; clk        ; -4.116 ; -4.116 ; Rise       ; clk             ;
;  b[12]    ; clk        ; -4.176 ; -4.176 ; Rise       ; clk             ;
;  b[13]    ; clk        ; -3.470 ; -3.470 ; Rise       ; clk             ;
;  b[14]    ; clk        ; -3.887 ; -3.887 ; Rise       ; clk             ;
;  b[15]    ; clk        ; -3.546 ; -3.546 ; Rise       ; clk             ;
; inicio    ; clk        ; -4.062 ; -4.062 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port  ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+------------+----------------------------+-------+-------+------------+----------------------------+
; pronto     ; bc:bloco_controle|state.S0 ; 5.370 ; 5.370 ; Rise       ; bc:bloco_controle|state.S0 ;
; saida[*]   ; clk                        ; 7.425 ; 7.425 ; Rise       ; clk                        ;
;  saida[0]  ; clk                        ; 7.142 ; 7.142 ; Rise       ; clk                        ;
;  saida[1]  ; clk                        ; 7.137 ; 7.137 ; Rise       ; clk                        ;
;  saida[2]  ; clk                        ; 6.941 ; 6.941 ; Rise       ; clk                        ;
;  saida[3]  ; clk                        ; 6.694 ; 6.694 ; Rise       ; clk                        ;
;  saida[4]  ; clk                        ; 7.184 ; 7.184 ; Rise       ; clk                        ;
;  saida[5]  ; clk                        ; 6.686 ; 6.686 ; Rise       ; clk                        ;
;  saida[6]  ; clk                        ; 7.231 ; 7.231 ; Rise       ; clk                        ;
;  saida[7]  ; clk                        ; 6.929 ; 6.929 ; Rise       ; clk                        ;
;  saida[8]  ; clk                        ; 7.181 ; 7.181 ; Rise       ; clk                        ;
;  saida[9]  ; clk                        ; 7.162 ; 7.162 ; Rise       ; clk                        ;
;  saida[10] ; clk                        ; 6.701 ; 6.701 ; Rise       ; clk                        ;
;  saida[11] ; clk                        ; 7.425 ; 7.425 ; Rise       ; clk                        ;
;  saida[12] ; clk                        ; 6.713 ; 6.713 ; Rise       ; clk                        ;
;  saida[13] ; clk                        ; 6.932 ; 6.932 ; Rise       ; clk                        ;
;  saida[14] ; clk                        ; 6.742 ; 6.742 ; Rise       ; clk                        ;
;  saida[15] ; clk                        ; 7.413 ; 7.413 ; Rise       ; clk                        ;
+------------+----------------------------+-------+-------+------------+----------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                     ;
+------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port  ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+------------+----------------------------+-------+-------+------------+----------------------------+
; pronto     ; bc:bloco_controle|state.S0 ; 5.370 ; 5.370 ; Rise       ; bc:bloco_controle|state.S0 ;
; saida[*]   ; clk                        ; 6.686 ; 6.686 ; Rise       ; clk                        ;
;  saida[0]  ; clk                        ; 7.142 ; 7.142 ; Rise       ; clk                        ;
;  saida[1]  ; clk                        ; 7.137 ; 7.137 ; Rise       ; clk                        ;
;  saida[2]  ; clk                        ; 6.941 ; 6.941 ; Rise       ; clk                        ;
;  saida[3]  ; clk                        ; 6.694 ; 6.694 ; Rise       ; clk                        ;
;  saida[4]  ; clk                        ; 7.184 ; 7.184 ; Rise       ; clk                        ;
;  saida[5]  ; clk                        ; 6.686 ; 6.686 ; Rise       ; clk                        ;
;  saida[6]  ; clk                        ; 7.231 ; 7.231 ; Rise       ; clk                        ;
;  saida[7]  ; clk                        ; 6.929 ; 6.929 ; Rise       ; clk                        ;
;  saida[8]  ; clk                        ; 7.181 ; 7.181 ; Rise       ; clk                        ;
;  saida[9]  ; clk                        ; 7.162 ; 7.162 ; Rise       ; clk                        ;
;  saida[10] ; clk                        ; 6.701 ; 6.701 ; Rise       ; clk                        ;
;  saida[11] ; clk                        ; 7.425 ; 7.425 ; Rise       ; clk                        ;
;  saida[12] ; clk                        ; 6.713 ; 6.713 ; Rise       ; clk                        ;
;  saida[13] ; clk                        ; 6.932 ; 6.932 ; Rise       ; clk                        ;
;  saida[14] ; clk                        ; 6.742 ; 6.742 ; Rise       ; clk                        ;
;  saida[15] ; clk                        ; 7.413 ; 7.413 ; Rise       ; clk                        ;
+------------+----------------------------+-------+-------+------------+----------------------------+


+-----------------------------------------------------+
; Fast Model Setup Summary                            ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; bc:bloco_controle|state.S3 ; -1.311 ; -2.471        ;
; bc:bloco_controle|state.S0 ; -1.169 ; -1.169        ;
; bc:bloco_controle|state.S1 ; -1.092 ; -1.092        ;
; clk                        ; -0.850 ; -16.756       ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Fast Model Hold Summary                             ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -1.656 ; -26.987       ;
; bc:bloco_controle|state.S3 ; -0.492 ; -0.630        ;
; bc:bloco_controle|state.S1 ; -0.187 ; -0.187        ;
; bc:bloco_controle|state.S0 ; 1.819  ; 0.000         ;
+----------------------------+--------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.182 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Fast Model Removal Summary     ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.426 ; -5.700        ;
+-------+--------+---------------+


+-----------------------------------------------------+
; Fast Model Minimum Pulse Width Summary              ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -1.380 ; -55.380       ;
; bc:bloco_controle|state.S0 ; 0.500  ; 0.000         ;
; bc:bloco_controle|state.S1 ; 0.500  ; 0.000         ;
; bc:bloco_controle|state.S3 ; 0.500  ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'bc:bloco_controle|state.S3'                                                                                                                 ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.311 ; bc:bloco_controle|state.S4 ; bc:bloco_controle|CA  ; clk                        ; bc:bloco_controle|state.S3 ; 1.000        ; -1.381     ; 0.521      ;
; -1.160 ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S3 ; 1.000        ; -1.385     ; 0.351      ;
; 0.229  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|CA  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 0.500        ; 0.641      ; 0.644      ;
; 0.524  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 0.500        ; 0.709      ; 0.358      ;
; 0.729  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|CA  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 1.000        ; 0.641      ; 0.644      ;
; 1.024  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 1.000        ; 0.709      ; 0.358      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'bc:bloco_controle|state.S0'                                                                                                      ;
+--------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                  ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; -1.169 ; bc:bloco_controle|state.S5 ; bc:bloco_controle|pronto ; clk          ; bc:bloco_controle|state.S0 ; 1.000        ; -1.416     ; 0.403      ;
+--------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'bc:bloco_controle|state.S1'                                                                                                                 ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.092 ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S1 ; 1.000        ; -1.317     ; 0.351      ;
; 0.150  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 0.500        ; 0.535      ; 0.489      ;
; 0.650  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 1.000        ; 0.535      ; 0.489      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                   ;
+--------+-------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.850 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[15]   ; clk          ; clk         ; 1.000        ; -0.007     ; 1.875      ;
; -0.787 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[15]   ; clk          ; clk         ; 1.000        ; -0.008     ; 1.811      ;
; -0.776 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[15]   ; clk          ; clk         ; 1.000        ; -0.008     ; 1.800      ;
; -0.775 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[15]   ; clk          ; clk         ; 1.000        ; -0.007     ; 1.800      ;
; -0.773 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[14]   ; clk          ; clk         ; 1.000        ; -0.006     ; 1.799      ;
; -0.745 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[15]   ; clk          ; clk         ; 1.000        ; -0.008     ; 1.769      ;
; -0.740 ; bo:four_bit|registrador:regA|q[5]   ; bo:four_bit|registrador:regA|q[15]   ; clk          ; clk         ; 1.000        ; -0.007     ; 1.765      ;
; -0.732 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[10] ; clk          ; clk         ; 1.000        ; -0.007     ; 1.757      ;
; -0.726 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador:regA|q[15]   ; clk          ; clk         ; 1.000        ; -0.007     ; 1.751      ;
; -0.710 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[14]   ; clk          ; clk         ; 1.000        ; -0.007     ; 1.735      ;
; -0.699 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[14]   ; clk          ; clk         ; 1.000        ; -0.007     ; 1.724      ;
; -0.698 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[14]   ; clk          ; clk         ; 1.000        ; -0.006     ; 1.724      ;
; -0.697 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[7]    ; clk          ; clk         ; 1.000        ; -0.006     ; 1.723      ;
; -0.695 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[10]   ; clk          ; clk         ; 1.000        ; -0.006     ; 1.721      ;
; -0.692 ; bo:four_bit|registrador_r:regP|q[6] ; bo:four_bit|registrador:regA|q[15]   ; clk          ; clk         ; 1.000        ; -0.008     ; 1.716      ;
; -0.690 ; bo:four_bit|registrador:regA|q[6]   ; bo:four_bit|registrador:regA|q[15]   ; clk          ; clk         ; 1.000        ; -0.007     ; 1.715      ;
; -0.683 ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador:regA|q[15]   ; clk          ; clk         ; 1.000        ; -0.007     ; 1.708      ;
; -0.679 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[11]   ; clk          ; clk         ; 1.000        ; -0.006     ; 1.705      ;
; -0.669 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[10] ; clk          ; clk         ; 1.000        ; -0.008     ; 1.693      ;
; -0.668 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[13]   ; clk          ; clk         ; 1.000        ; -0.007     ; 1.693      ;
; -0.668 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[14]   ; clk          ; clk         ; 1.000        ; -0.007     ; 1.693      ;
; -0.666 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[8]  ; clk          ; clk         ; 1.000        ; -0.007     ; 1.691      ;
; -0.663 ; bo:four_bit|registrador:regA|q[5]   ; bo:four_bit|registrador:regA|q[14]   ; clk          ; clk         ; 1.000        ; -0.006     ; 1.689      ;
; -0.658 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[10] ; clk          ; clk         ; 1.000        ; -0.008     ; 1.682      ;
; -0.657 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[10] ; clk          ; clk         ; 1.000        ; -0.007     ; 1.682      ;
; -0.649 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador:regA|q[14]   ; clk          ; clk         ; 1.000        ; -0.006     ; 1.675      ;
; -0.638 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[7]  ; clk          ; clk         ; 1.000        ; -0.007     ; 1.663      ;
; -0.634 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[7]    ; clk          ; clk         ; 1.000        ; -0.007     ; 1.659      ;
; -0.633 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[12]   ; clk          ; clk         ; 1.000        ; -0.007     ; 1.658      ;
; -0.633 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[15] ; clk          ; clk         ; 1.000        ; -0.007     ; 1.658      ;
; -0.632 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[10]   ; clk          ; clk         ; 1.000        ; -0.007     ; 1.657      ;
; -0.627 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[10] ; clk          ; clk         ; 1.000        ; -0.008     ; 1.651      ;
; -0.623 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[7]    ; clk          ; clk         ; 1.000        ; -0.007     ; 1.648      ;
; -0.622 ; bo:four_bit|registrador:regA|q[5]   ; bo:four_bit|registrador_r:regP|q[10] ; clk          ; clk         ; 1.000        ; -0.007     ; 1.647      ;
; -0.622 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[7]    ; clk          ; clk         ; 1.000        ; -0.006     ; 1.648      ;
; -0.621 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[10]   ; clk          ; clk         ; 1.000        ; -0.007     ; 1.646      ;
; -0.620 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[10]   ; clk          ; clk         ; 1.000        ; -0.006     ; 1.646      ;
; -0.618 ; bo:four_bit|registrador_r:regP|q[7] ; bo:four_bit|registrador:regA|q[15]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.650      ;
; -0.616 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[11]   ; clk          ; clk         ; 1.000        ; -0.007     ; 1.641      ;
; -0.615 ; bo:four_bit|registrador_r:regP|q[6] ; bo:four_bit|registrador:regA|q[14]   ; clk          ; clk         ; 1.000        ; -0.007     ; 1.640      ;
; -0.613 ; bo:four_bit|registrador:regA|q[6]   ; bo:four_bit|registrador:regA|q[14]   ; clk          ; clk         ; 1.000        ; -0.006     ; 1.639      ;
; -0.608 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador_r:regP|q[10] ; clk          ; clk         ; 1.000        ; -0.007     ; 1.633      ;
; -0.606 ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador:regA|q[14]   ; clk          ; clk         ; 1.000        ; -0.006     ; 1.632      ;
; -0.605 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[13]   ; clk          ; clk         ; 1.000        ; -0.008     ; 1.629      ;
; -0.605 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[11]   ; clk          ; clk         ; 1.000        ; -0.007     ; 1.630      ;
; -0.604 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[11]   ; clk          ; clk         ; 1.000        ; -0.006     ; 1.630      ;
; -0.603 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[8]  ; clk          ; clk         ; 1.000        ; -0.008     ; 1.627      ;
; -0.594 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[13]   ; clk          ; clk         ; 1.000        ; -0.008     ; 1.618      ;
; -0.593 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[13]   ; clk          ; clk         ; 1.000        ; -0.007     ; 1.618      ;
; -0.592 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[7]    ; clk          ; clk         ; 1.000        ; -0.007     ; 1.617      ;
; -0.592 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[8]  ; clk          ; clk         ; 1.000        ; -0.008     ; 1.616      ;
; -0.591 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[8]  ; clk          ; clk         ; 1.000        ; -0.007     ; 1.616      ;
; -0.590 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[10]   ; clk          ; clk         ; 1.000        ; -0.007     ; 1.615      ;
; -0.587 ; bo:four_bit|registrador:regA|q[5]   ; bo:four_bit|registrador:regA|q[7]    ; clk          ; clk         ; 1.000        ; -0.006     ; 1.613      ;
; -0.585 ; bo:four_bit|registrador:regA|q[5]   ; bo:four_bit|registrador:regA|q[10]   ; clk          ; clk         ; 1.000        ; -0.006     ; 1.611      ;
; -0.577 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[9]    ; clk          ; clk         ; 1.000        ; -0.007     ; 1.602      ;
; -0.575 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[7]  ; clk          ; clk         ; 1.000        ; -0.008     ; 1.599      ;
; -0.574 ; bo:four_bit|registrador_r:regP|q[6] ; bo:four_bit|registrador_r:regP|q[10] ; clk          ; clk         ; 1.000        ; -0.008     ; 1.598      ;
; -0.574 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[11]   ; clk          ; clk         ; 1.000        ; -0.007     ; 1.599      ;
; -0.573 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador:regA|q[7]    ; clk          ; clk         ; 1.000        ; -0.006     ; 1.599      ;
; -0.572 ; bo:four_bit|registrador:regA|q[6]   ; bo:four_bit|registrador_r:regP|q[10] ; clk          ; clk         ; 1.000        ; -0.007     ; 1.597      ;
; -0.571 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador:regA|q[10]   ; clk          ; clk         ; 1.000        ; -0.006     ; 1.597      ;
; -0.570 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[12]   ; clk          ; clk         ; 1.000        ; -0.008     ; 1.594      ;
; -0.570 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[15] ; clk          ; clk         ; 1.000        ; -0.008     ; 1.594      ;
; -0.569 ; bo:four_bit|registrador:regA|q[5]   ; bo:four_bit|registrador:regA|q[11]   ; clk          ; clk         ; 1.000        ; -0.006     ; 1.595      ;
; -0.565 ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador_r:regP|q[10] ; clk          ; clk         ; 1.000        ; -0.007     ; 1.590      ;
; -0.564 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[7]  ; clk          ; clk         ; 1.000        ; -0.008     ; 1.588      ;
; -0.563 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[13]   ; clk          ; clk         ; 1.000        ; -0.008     ; 1.587      ;
; -0.563 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[7]  ; clk          ; clk         ; 1.000        ; -0.007     ; 1.588      ;
; -0.561 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[8]  ; clk          ; clk         ; 1.000        ; -0.008     ; 1.585      ;
; -0.559 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[12]   ; clk          ; clk         ; 1.000        ; -0.008     ; 1.583      ;
; -0.559 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[15] ; clk          ; clk         ; 1.000        ; -0.008     ; 1.583      ;
; -0.558 ; bo:four_bit|registrador:regA|q[5]   ; bo:four_bit|registrador:regA|q[13]   ; clk          ; clk         ; 1.000        ; -0.007     ; 1.583      ;
; -0.558 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[12]   ; clk          ; clk         ; 1.000        ; -0.007     ; 1.583      ;
; -0.558 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[15] ; clk          ; clk         ; 1.000        ; -0.007     ; 1.583      ;
; -0.556 ; bo:four_bit|registrador:regA|q[5]   ; bo:four_bit|registrador_r:regP|q[8]  ; clk          ; clk         ; 1.000        ; -0.007     ; 1.581      ;
; -0.555 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador:regA|q[11]   ; clk          ; clk         ; 1.000        ; -0.006     ; 1.581      ;
; -0.544 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador:regA|q[13]   ; clk          ; clk         ; 1.000        ; -0.007     ; 1.569      ;
; -0.543 ; bo:four_bit|registrador_r:regP|q[9] ; bo:four_bit|registrador:regA|q[15]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.575      ;
; -0.542 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador_r:regP|q[8]  ; clk          ; clk         ; 1.000        ; -0.007     ; 1.567      ;
; -0.541 ; bo:four_bit|registrador_r:regP|q[7] ; bo:four_bit|registrador:regA|q[14]   ; clk          ; clk         ; 1.000        ; 0.001      ; 1.574      ;
; -0.541 ; bo:four_bit|registrador:regA|q[7]   ; bo:four_bit|registrador:regA|q[15]   ; clk          ; clk         ; 1.000        ; -0.001     ; 1.572      ;
; -0.539 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[14] ; clk          ; clk         ; 1.000        ; -0.007     ; 1.564      ;
; -0.539 ; bo:four_bit|registrador_r:regP|q[6] ; bo:four_bit|registrador:regA|q[7]    ; clk          ; clk         ; 1.000        ; -0.007     ; 1.564      ;
; -0.537 ; bo:four_bit|registrador_r:regP|q[6] ; bo:four_bit|registrador:regA|q[10]   ; clk          ; clk         ; 1.000        ; -0.007     ; 1.562      ;
; -0.537 ; bo:four_bit|registrador:regA|q[6]   ; bo:four_bit|registrador:regA|q[7]    ; clk          ; clk         ; 1.000        ; -0.006     ; 1.563      ;
; -0.535 ; bo:four_bit|registrador:regA|q[6]   ; bo:four_bit|registrador:regA|q[10]   ; clk          ; clk         ; 1.000        ; -0.006     ; 1.561      ;
; -0.533 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[7]  ; clk          ; clk         ; 1.000        ; -0.008     ; 1.557      ;
; -0.531 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[6]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.564      ;
; -0.530 ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador:regA|q[7]    ; clk          ; clk         ; 1.000        ; -0.006     ; 1.556      ;
; -0.528 ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador:regA|q[10]   ; clk          ; clk         ; 1.000        ; -0.006     ; 1.554      ;
; -0.528 ; bo:four_bit|registrador:regA|q[5]   ; bo:four_bit|registrador_r:regP|q[7]  ; clk          ; clk         ; 1.000        ; -0.007     ; 1.553      ;
; -0.528 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[12]   ; clk          ; clk         ; 1.000        ; -0.008     ; 1.552      ;
; -0.528 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[15] ; clk          ; clk         ; 1.000        ; -0.008     ; 1.552      ;
; -0.527 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[15]   ; clk          ; clk         ; 1.000        ; -0.008     ; 1.551      ;
; -0.523 ; bo:four_bit|registrador:regA|q[5]   ; bo:four_bit|registrador:regA|q[12]   ; clk          ; clk         ; 1.000        ; -0.007     ; 1.548      ;
; -0.523 ; bo:four_bit|registrador:regA|q[5]   ; bo:four_bit|registrador_r:regP|q[15] ; clk          ; clk         ; 1.000        ; -0.007     ; 1.548      ;
; -0.521 ; bo:four_bit|registrador_r:regP|q[6] ; bo:four_bit|registrador:regA|q[11]   ; clk          ; clk         ; 1.000        ; -0.007     ; 1.546      ;
; -0.519 ; bo:four_bit|registrador:regA|q[6]   ; bo:four_bit|registrador:regA|q[11]   ; clk          ; clk         ; 1.000        ; -0.006     ; 1.545      ;
; -0.514 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador_r:regP|q[7]  ; clk          ; clk         ; 1.000        ; -0.007     ; 1.539      ;
+--------+-------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                         ;
+--------+----------------------------+--------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                              ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -1.656 ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S4           ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 2.022      ; 0.659      ;
; -1.565 ; bc:bloco_controle|state.S0 ; bc:bloco_controle|state.S0           ; bc:bloco_controle|state.S0 ; clk         ; 0.000        ; 1.639      ; 0.367      ;
; -1.455 ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S2           ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 2.022      ; 0.860      ;
; -1.156 ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S4           ; bc:bloco_controle|state.S3 ; clk         ; -0.500       ; 2.022      ; 0.659      ;
; -1.065 ; bc:bloco_controle|state.S0 ; bc:bloco_controle|state.S0           ; bc:bloco_controle|state.S0 ; clk         ; -0.500       ; 1.639      ; 0.367      ;
; -0.955 ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S2           ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 2.022      ; 0.860      ;
; -0.932 ; bc:bloco_controle|state.S0 ; bc:bloco_controle|state.S1           ; bc:bloco_controle|state.S0 ; clk         ; 0.000        ; 1.639      ; 1.000      ;
; -0.648 ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regA|q[1]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.929      ; 0.433      ;
; -0.646 ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regA|q[4]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.928      ; 0.434      ;
; -0.579 ; bc:bloco_controle|CP       ; bo:four_bit|registrador_r:regP|q[0]  ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.103      ; 0.676      ;
; -0.579 ; bc:bloco_controle|CP       ; bo:four_bit|registrador_r:regP|q[1]  ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.103      ; 0.676      ;
; -0.579 ; bc:bloco_controle|CP       ; bo:four_bit|registrador_r:regP|q[2]  ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.103      ; 0.676      ;
; -0.579 ; bc:bloco_controle|CP       ; bo:four_bit|registrador_r:regP|q[3]  ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.103      ; 0.676      ;
; -0.579 ; bc:bloco_controle|CP       ; bo:four_bit|registrador_r:regP|q[4]  ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.103      ; 0.676      ;
; -0.579 ; bc:bloco_controle|CP       ; bo:four_bit|registrador_r:regP|q[5]  ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.103      ; 0.676      ;
; -0.579 ; bc:bloco_controle|CP       ; bo:four_bit|registrador_r:regP|q[6]  ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.103      ; 0.676      ;
; -0.522 ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regA|q[2]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.928      ; 0.558      ;
; -0.519 ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regA|q[3]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.928      ; 0.561      ;
; -0.517 ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regA|q[0]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.928      ; 0.563      ;
; -0.517 ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regA|q[6]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.928      ; 0.563      ;
; -0.516 ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regA|q[5]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.928      ; 0.564      ;
; -0.475 ; bc:bloco_controle|CA       ; bo:four_bit|registrador:regA|q[0]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.996      ; 0.673      ;
; -0.475 ; bc:bloco_controle|CA       ; bo:four_bit|registrador:regA|q[2]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.996      ; 0.673      ;
; -0.475 ; bc:bloco_controle|CA       ; bo:four_bit|registrador:regA|q[3]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.996      ; 0.673      ;
; -0.475 ; bc:bloco_controle|CA       ; bo:four_bit|registrador:regA|q[4]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.996      ; 0.673      ;
; -0.475 ; bc:bloco_controle|CA       ; bo:four_bit|registrador:regA|q[5]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.996      ; 0.673      ;
; -0.475 ; bc:bloco_controle|CA       ; bo:four_bit|registrador:regA|q[6]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.996      ; 0.673      ;
; -0.448 ; bc:bloco_controle|CP       ; bo:four_bit|registrador_r:regP|q[7]  ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.095      ; 0.799      ;
; -0.448 ; bc:bloco_controle|CP       ; bo:four_bit|registrador_r:regP|q[8]  ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.095      ; 0.799      ;
; -0.448 ; bc:bloco_controle|CP       ; bo:four_bit|registrador_r:regP|q[9]  ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.095      ; 0.799      ;
; -0.448 ; bc:bloco_controle|CP       ; bo:four_bit|registrador_r:regP|q[10] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.095      ; 0.799      ;
; -0.448 ; bc:bloco_controle|CP       ; bo:four_bit|registrador_r:regP|q[11] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.095      ; 0.799      ;
; -0.448 ; bc:bloco_controle|CP       ; bo:four_bit|registrador_r:regP|q[12] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.095      ; 0.799      ;
; -0.448 ; bc:bloco_controle|CP       ; bo:four_bit|registrador_r:regP|q[13] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.095      ; 0.799      ;
; -0.448 ; bc:bloco_controle|CP       ; bo:four_bit|registrador_r:regP|q[14] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.095      ; 0.799      ;
; -0.448 ; bc:bloco_controle|CP       ; bo:four_bit|registrador_r:regP|q[15] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.095      ; 0.799      ;
; -0.432 ; bc:bloco_controle|state.S0 ; bc:bloco_controle|state.S1           ; bc:bloco_controle|state.S0 ; clk         ; -0.500       ; 1.639      ; 1.000      ;
; -0.402 ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regB|q[1]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.931      ; 0.681      ;
; -0.402 ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regB|q[0]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.931      ; 0.681      ;
; -0.402 ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regB|q[3]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.931      ; 0.681      ;
; -0.402 ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regB|q[2]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.931      ; 0.681      ;
; -0.402 ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regB|q[4]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.930      ; 0.680      ;
; -0.402 ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regB|q[7]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.930      ; 0.680      ;
; -0.402 ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regB|q[5]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.930      ; 0.680      ;
; -0.402 ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regB|q[6]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.930      ; 0.680      ;
; -0.402 ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regB|q[8]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.931      ; 0.681      ;
; -0.402 ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regB|q[11]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.931      ; 0.681      ;
; -0.402 ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regB|q[9]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.931      ; 0.681      ;
; -0.402 ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regB|q[10]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.931      ; 0.681      ;
; -0.402 ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regB|q[12]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.930      ; 0.680      ;
; -0.402 ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regB|q[14]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.930      ; 0.680      ;
; -0.402 ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regB|q[13]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.930      ; 0.680      ;
; -0.402 ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regB|q[15]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.930      ; 0.680      ;
; -0.354 ; bc:bloco_controle|dec      ; bo:four_bit|registrador_r:regP|q[15] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.993      ; 0.791      ;
; -0.341 ; bc:bloco_controle|CA       ; bo:four_bit|registrador:regA|q[8]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.989      ; 0.800      ;
; -0.341 ; bc:bloco_controle|CA       ; bo:four_bit|registrador:regA|q[9]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.989      ; 0.800      ;
; -0.341 ; bc:bloco_controle|CA       ; bo:four_bit|registrador:regA|q[12]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.989      ; 0.800      ;
; -0.341 ; bc:bloco_controle|CA       ; bo:four_bit|registrador:regA|q[13]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.989      ; 0.800      ;
; -0.341 ; bc:bloco_controle|CA       ; bo:four_bit|registrador:regA|q[15]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.989      ; 0.800      ;
; -0.334 ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regA|q[12]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.921      ; 0.739      ;
; -0.334 ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regA|q[13]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.921      ; 0.739      ;
; -0.325 ; bc:bloco_controle|dec      ; bo:four_bit|registrador_r:regP|q[14] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.993      ; 0.820      ;
; -0.320 ; bc:bloco_controle|dec      ; bo:four_bit|registrador_r:regP|q[9]  ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.993      ; 0.825      ;
; -0.320 ; bc:bloco_controle|dec      ; bo:four_bit|registrador_r:regP|q[11] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.993      ; 0.825      ;
; -0.318 ; bc:bloco_controle|CA       ; bo:four_bit|registrador:regA|q[7]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.990      ; 0.824      ;
; -0.318 ; bc:bloco_controle|CA       ; bo:four_bit|registrador:regA|q[10]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.990      ; 0.824      ;
; -0.318 ; bc:bloco_controle|CA       ; bo:four_bit|registrador:regA|q[11]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.990      ; 0.824      ;
; -0.318 ; bc:bloco_controle|CA       ; bo:four_bit|registrador:regA|q[14]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.990      ; 0.824      ;
; -0.317 ; bc:bloco_controle|dec      ; bo:four_bit|registrador_r:regP|q[12] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.993      ; 0.828      ;
; -0.303 ; bc:bloco_controle|dec      ; bo:four_bit|registrador:regA|q[1]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.001      ; 0.850      ;
; -0.302 ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regA|q[7]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.922      ; 0.772      ;
; -0.301 ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regA|q[11]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.922      ; 0.773      ;
; -0.300 ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regA|q[10]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.922      ; 0.774      ;
; -0.298 ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regA|q[14]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.922      ; 0.776      ;
; -0.286 ; bc:bloco_controle|dec      ; bo:four_bit|registrador_r:regP|q[15] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.925      ; 0.791      ;
; -0.285 ; bc:bloco_controle|dec      ; bo:four_bit|registrador:regA|q[3]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.000      ; 0.867      ;
; -0.283 ; bc:bloco_controle|dec      ; bo:four_bit|registrador_r:regP|q[3]  ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.001      ; 0.870      ;
; -0.282 ; bc:bloco_controle|dec      ; bo:four_bit|registrador:regA|q[0]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.000      ; 0.870      ;
; -0.280 ; bc:bloco_controle|dec      ; bo:four_bit|registrador:regA|q[2]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.000      ; 0.872      ;
; -0.272 ; bc:bloco_controle|dec      ; bo:four_bit|registrador_r:regP|q[13] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.993      ; 0.873      ;
; -0.270 ; bc:bloco_controle|dec      ; bo:four_bit|registrador:regA|q[6]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.000      ; 0.882      ;
; -0.265 ; bc:bloco_controle|dec      ; bo:four_bit|registrador_r:regP|q[1]  ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.001      ; 0.888      ;
; -0.257 ; bc:bloco_controle|dec      ; bo:four_bit|registrador_r:regP|q[14] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.925      ; 0.820      ;
; -0.256 ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regA|q[8]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.921      ; 0.817      ;
; -0.255 ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regA|q[9]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.921      ; 0.818      ;
; -0.255 ; bc:bloco_controle|ini      ; bo:four_bit|registrador:regA|q[15]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.921      ; 0.818      ;
; -0.252 ; bc:bloco_controle|dec      ; bo:four_bit|registrador_r:regP|q[9]  ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.925      ; 0.825      ;
; -0.252 ; bc:bloco_controle|dec      ; bo:four_bit|registrador_r:regP|q[11] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.925      ; 0.825      ;
; -0.249 ; bc:bloco_controle|dec      ; bo:four_bit|registrador_r:regP|q[12] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.925      ; 0.828      ;
; -0.235 ; bc:bloco_controle|dec      ; bo:four_bit|registrador:regA|q[1]    ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.933      ; 0.850      ;
; -0.223 ; bc:bloco_controle|dec      ; bo:four_bit|registrador:regA|q[4]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.000      ; 0.929      ;
; -0.222 ; bc:bloco_controle|CA       ; bo:four_bit|registrador:regA|q[1]    ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.997      ; 0.927      ;
; -0.217 ; bc:bloco_controle|dec      ; bo:four_bit|registrador:regA|q[3]    ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.932      ; 0.867      ;
; -0.215 ; bc:bloco_controle|dec      ; bo:four_bit|registrador_r:regP|q[3]  ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.933      ; 0.870      ;
; -0.214 ; bc:bloco_controle|dec      ; bo:four_bit|registrador:regA|q[0]    ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.932      ; 0.870      ;
; -0.212 ; bc:bloco_controle|dec      ; bo:four_bit|registrador:regA|q[2]    ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.932      ; 0.872      ;
; -0.204 ; bc:bloco_controle|dec      ; bo:four_bit|registrador_r:regP|q[13] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.925      ; 0.873      ;
; -0.202 ; bc:bloco_controle|dec      ; bo:four_bit|registrador:regA|q[6]    ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.932      ; 0.882      ;
; -0.197 ; bc:bloco_controle|dec      ; bo:four_bit|registrador_r:regP|q[2]  ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.001      ; 0.956      ;
; -0.197 ; bc:bloco_controle|dec      ; bo:four_bit|registrador_r:regP|q[1]  ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.933      ; 0.888      ;
+--------+----------------------------+--------------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'bc:bloco_controle|state.S3'                                                                                                                  ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.492 ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 0.000        ; 0.709      ; 0.358      ;
; -0.138 ; bc:bloco_controle|state.S1 ; bc:bloco_controle|CA  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 0.000        ; 0.641      ; 0.644      ;
; 0.008  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; -0.500       ; 0.709      ; 0.358      ;
; 0.362  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|CA  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; -0.500       ; 0.641      ; 0.644      ;
; 1.736  ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S3 ; 0.000        ; -1.385     ; 0.351      ;
; 1.902  ; bc:bloco_controle|state.S4 ; bc:bloco_controle|CA  ; clk                        ; bc:bloco_controle|state.S3 ; 0.000        ; -1.381     ; 0.521      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'bc:bloco_controle|state.S1'                                                                                                                  ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.187 ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 0.000        ; 0.535      ; 0.489      ;
; 0.313  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; -0.500       ; 0.535      ; 0.489      ;
; 1.668  ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S1 ; 0.000        ; -1.317     ; 0.351      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'bc:bloco_controle|state.S0'                                                                                                      ;
+-------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                  ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; 1.819 ; bc:bloco_controle|state.S5 ; bc:bloco_controle|pronto ; clk          ; bc:bloco_controle|state.S0 ; 0.000        ; -1.416     ; 0.403      ;
+-------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                                               ;
+-------+-----------------------+--------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                              ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------------+----------------------------+-------------+--------------+------------+------------+
; 1.182 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[7]  ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 0.921      ; 0.771      ;
; 1.182 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[8]  ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 0.921      ; 0.771      ;
; 1.182 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[9]  ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 0.921      ; 0.771      ;
; 1.182 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[10] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 0.921      ; 0.771      ;
; 1.182 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[11] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 0.921      ; 0.771      ;
; 1.182 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[12] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 0.921      ; 0.771      ;
; 1.182 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[13] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 0.921      ; 0.771      ;
; 1.182 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[14] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 0.921      ; 0.771      ;
; 1.182 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[15] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 0.921      ; 0.771      ;
; 1.306 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[0]  ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 0.929      ; 0.655      ;
; 1.306 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[1]  ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 0.929      ; 0.655      ;
; 1.306 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[2]  ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 0.929      ; 0.655      ;
; 1.306 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[3]  ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 0.929      ; 0.655      ;
; 1.306 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[4]  ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 0.929      ; 0.655      ;
; 1.306 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[5]  ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 0.929      ; 0.655      ;
; 1.306 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[6]  ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 0.929      ; 0.655      ;
+-------+-----------------------+--------------------------------------+----------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                                 ;
+--------+-----------------------+--------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                              ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.426 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[0]  ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.929      ; 0.655      ;
; -0.426 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[1]  ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.929      ; 0.655      ;
; -0.426 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[2]  ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.929      ; 0.655      ;
; -0.426 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[3]  ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.929      ; 0.655      ;
; -0.426 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[4]  ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.929      ; 0.655      ;
; -0.426 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[5]  ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.929      ; 0.655      ;
; -0.426 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[6]  ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.929      ; 0.655      ;
; -0.302 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[7]  ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.921      ; 0.771      ;
; -0.302 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[8]  ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.921      ; 0.771      ;
; -0.302 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[9]  ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.921      ; 0.771      ;
; -0.302 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[10] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.921      ; 0.771      ;
; -0.302 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[11] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.921      ; 0.771      ;
; -0.302 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[12] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.921      ; 0.771      ;
; -0.302 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[13] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.921      ; 0.771      ;
; -0.302 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[14] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.921      ; 0.771      ;
; -0.302 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[15] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.921      ; 0.771      ;
+--------+-----------------------+--------------------------------------+----------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S1           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S1           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S2           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S2           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S3           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S3           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S4           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S4           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S5           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S5           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[10]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[10]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[11]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[11]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[12]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[12]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[13]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[13]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[14]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[14]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[15]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[15]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[10]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[10]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[11]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[11]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[12]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[12]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[13]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[13]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[14]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[14]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[15]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[15]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[5]  ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'bc:bloco_controle|state.S0'                                                                          ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bc:bloco_controle|pronto         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bc:bloco_controle|pronto         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|WideOr3~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|WideOr3~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|WideOr3~0|datac   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|WideOr3~0|datac   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|pronto|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|pronto|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|state.S0|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|state.S0|regout   ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'bc:bloco_controle|state.S1'                                                                          ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|CP             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|CP             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|dec            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|dec            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|CP|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|CP|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|combout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|combout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|dataa     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|dataa     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|datac   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|datac   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|dec|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|dec|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|state.S1|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|state.S1|regout   ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'bc:bloco_controle|state.S3'                                                                          ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|CA             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|CA             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|dec            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|dec            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|ini            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|ini            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Fall       ; bloco_controle|CA|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Fall       ; bloco_controle|CA|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|combout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|combout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|datab     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|datab     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Fall       ; bloco_controle|WideOr0~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Fall       ; bloco_controle|WideOr0~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0~0|datab   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0~0|datab   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|combout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|combout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|datab     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|datab     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|dec|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|dec|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|ini|datab         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|ini|datab         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|state.S3|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|state.S3|regout   ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; a[*]      ; clk        ; 2.408 ; 2.408 ; Rise       ; clk             ;
;  a[0]     ; clk        ; 1.927 ; 1.927 ; Rise       ; clk             ;
;  a[1]     ; clk        ; 2.101 ; 2.101 ; Rise       ; clk             ;
;  a[2]     ; clk        ; 1.932 ; 1.932 ; Rise       ; clk             ;
;  a[3]     ; clk        ; 2.061 ; 2.061 ; Rise       ; clk             ;
;  a[4]     ; clk        ; 2.408 ; 2.408 ; Rise       ; clk             ;
;  a[5]     ; clk        ; 2.144 ; 2.144 ; Rise       ; clk             ;
;  a[6]     ; clk        ; 2.240 ; 2.240 ; Rise       ; clk             ;
;  a[7]     ; clk        ; 2.064 ; 2.064 ; Rise       ; clk             ;
;  a[8]     ; clk        ; 2.129 ; 2.129 ; Rise       ; clk             ;
;  a[9]     ; clk        ; 2.186 ; 2.186 ; Rise       ; clk             ;
;  a[10]    ; clk        ; 2.051 ; 2.051 ; Rise       ; clk             ;
;  a[11]    ; clk        ; 1.945 ; 1.945 ; Rise       ; clk             ;
;  a[12]    ; clk        ; 2.168 ; 2.168 ; Rise       ; clk             ;
;  a[13]    ; clk        ; 2.029 ; 2.029 ; Rise       ; clk             ;
;  a[14]    ; clk        ; 2.057 ; 2.057 ; Rise       ; clk             ;
;  a[15]    ; clk        ; 1.946 ; 1.946 ; Rise       ; clk             ;
; b[*]      ; clk        ; 3.616 ; 3.616 ; Rise       ; clk             ;
;  b[0]     ; clk        ; 1.228 ; 1.228 ; Rise       ; clk             ;
;  b[1]     ; clk        ; 1.118 ; 1.118 ; Rise       ; clk             ;
;  b[2]     ; clk        ; 3.616 ; 3.616 ; Rise       ; clk             ;
;  b[3]     ; clk        ; 3.447 ; 3.447 ; Rise       ; clk             ;
;  b[4]     ; clk        ; 3.287 ; 3.287 ; Rise       ; clk             ;
;  b[5]     ; clk        ; 3.551 ; 3.551 ; Rise       ; clk             ;
;  b[6]     ; clk        ; 3.177 ; 3.177 ; Rise       ; clk             ;
;  b[7]     ; clk        ; 3.390 ; 3.390 ; Rise       ; clk             ;
;  b[8]     ; clk        ; 3.395 ; 3.395 ; Rise       ; clk             ;
;  b[9]     ; clk        ; 3.211 ; 3.211 ; Rise       ; clk             ;
;  b[10]    ; clk        ; 3.568 ; 3.568 ; Rise       ; clk             ;
;  b[11]    ; clk        ; 3.056 ; 3.056 ; Rise       ; clk             ;
;  b[12]    ; clk        ; 3.380 ; 3.380 ; Rise       ; clk             ;
;  b[13]    ; clk        ; 2.883 ; 2.883 ; Rise       ; clk             ;
;  b[14]    ; clk        ; 3.058 ; 3.058 ; Rise       ; clk             ;
;  b[15]    ; clk        ; 2.521 ; 2.521 ; Rise       ; clk             ;
; inicio    ; clk        ; 2.609 ; 2.609 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; a[*]      ; clk        ; -1.807 ; -1.807 ; Rise       ; clk             ;
;  a[0]     ; clk        ; -1.807 ; -1.807 ; Rise       ; clk             ;
;  a[1]     ; clk        ; -1.981 ; -1.981 ; Rise       ; clk             ;
;  a[2]     ; clk        ; -1.812 ; -1.812 ; Rise       ; clk             ;
;  a[3]     ; clk        ; -1.941 ; -1.941 ; Rise       ; clk             ;
;  a[4]     ; clk        ; -2.288 ; -2.288 ; Rise       ; clk             ;
;  a[5]     ; clk        ; -2.024 ; -2.024 ; Rise       ; clk             ;
;  a[6]     ; clk        ; -2.120 ; -2.120 ; Rise       ; clk             ;
;  a[7]     ; clk        ; -1.944 ; -1.944 ; Rise       ; clk             ;
;  a[8]     ; clk        ; -2.009 ; -2.009 ; Rise       ; clk             ;
;  a[9]     ; clk        ; -2.066 ; -2.066 ; Rise       ; clk             ;
;  a[10]    ; clk        ; -1.931 ; -1.931 ; Rise       ; clk             ;
;  a[11]    ; clk        ; -1.825 ; -1.825 ; Rise       ; clk             ;
;  a[12]    ; clk        ; -2.048 ; -2.048 ; Rise       ; clk             ;
;  a[13]    ; clk        ; -1.909 ; -1.909 ; Rise       ; clk             ;
;  a[14]    ; clk        ; -1.937 ; -1.937 ; Rise       ; clk             ;
;  a[15]    ; clk        ; -1.826 ; -1.826 ; Rise       ; clk             ;
; b[*]      ; clk        ; 0.389  ; 0.389  ; Rise       ; clk             ;
;  b[0]     ; clk        ; 0.328  ; 0.328  ; Rise       ; clk             ;
;  b[1]     ; clk        ; 0.389  ; 0.389  ; Rise       ; clk             ;
;  b[2]     ; clk        ; -2.100 ; -2.100 ; Rise       ; clk             ;
;  b[3]     ; clk        ; -1.952 ; -1.952 ; Rise       ; clk             ;
;  b[4]     ; clk        ; -1.968 ; -1.968 ; Rise       ; clk             ;
;  b[5]     ; clk        ; -2.241 ; -2.241 ; Rise       ; clk             ;
;  b[6]     ; clk        ; -1.870 ; -1.870 ; Rise       ; clk             ;
;  b[7]     ; clk        ; -2.305 ; -2.305 ; Rise       ; clk             ;
;  b[8]     ; clk        ; -2.101 ; -2.101 ; Rise       ; clk             ;
;  b[9]     ; clk        ; -2.161 ; -2.161 ; Rise       ; clk             ;
;  b[10]    ; clk        ; -2.135 ; -2.135 ; Rise       ; clk             ;
;  b[11]    ; clk        ; -2.203 ; -2.203 ; Rise       ; clk             ;
;  b[12]    ; clk        ; -2.243 ; -2.243 ; Rise       ; clk             ;
;  b[13]    ; clk        ; -1.892 ; -1.892 ; Rise       ; clk             ;
;  b[14]    ; clk        ; -2.071 ; -2.071 ; Rise       ; clk             ;
;  b[15]    ; clk        ; -1.947 ; -1.947 ; Rise       ; clk             ;
; inicio    ; clk        ; -2.136 ; -2.136 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port  ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+------------+----------------------------+-------+-------+------------+----------------------------+
; pronto     ; bc:bloco_controle|state.S0 ; 2.694 ; 2.694 ; Rise       ; bc:bloco_controle|state.S0 ;
; saida[*]   ; clk                        ; 4.126 ; 4.126 ; Rise       ; clk                        ;
;  saida[0]  ; clk                        ; 4.004 ; 4.004 ; Rise       ; clk                        ;
;  saida[1]  ; clk                        ; 3.992 ; 3.992 ; Rise       ; clk                        ;
;  saida[2]  ; clk                        ; 3.922 ; 3.922 ; Rise       ; clk                        ;
;  saida[3]  ; clk                        ; 3.805 ; 3.805 ; Rise       ; clk                        ;
;  saida[4]  ; clk                        ; 4.036 ; 4.036 ; Rise       ; clk                        ;
;  saida[5]  ; clk                        ; 3.802 ; 3.802 ; Rise       ; clk                        ;
;  saida[6]  ; clk                        ; 4.058 ; 4.058 ; Rise       ; clk                        ;
;  saida[7]  ; clk                        ; 3.901 ; 3.901 ; Rise       ; clk                        ;
;  saida[8]  ; clk                        ; 4.025 ; 4.025 ; Rise       ; clk                        ;
;  saida[9]  ; clk                        ; 4.006 ; 4.006 ; Rise       ; clk                        ;
;  saida[10] ; clk                        ; 3.797 ; 3.797 ; Rise       ; clk                        ;
;  saida[11] ; clk                        ; 4.069 ; 4.069 ; Rise       ; clk                        ;
;  saida[12] ; clk                        ; 3.801 ; 3.801 ; Rise       ; clk                        ;
;  saida[13] ; clk                        ; 3.906 ; 3.906 ; Rise       ; clk                        ;
;  saida[14] ; clk                        ; 3.788 ; 3.788 ; Rise       ; clk                        ;
;  saida[15] ; clk                        ; 4.126 ; 4.126 ; Rise       ; clk                        ;
+------------+----------------------------+-------+-------+------------+----------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                     ;
+------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port  ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+------------+----------------------------+-------+-------+------------+----------------------------+
; pronto     ; bc:bloco_controle|state.S0 ; 2.694 ; 2.694 ; Rise       ; bc:bloco_controle|state.S0 ;
; saida[*]   ; clk                        ; 3.788 ; 3.788 ; Rise       ; clk                        ;
;  saida[0]  ; clk                        ; 4.004 ; 4.004 ; Rise       ; clk                        ;
;  saida[1]  ; clk                        ; 3.992 ; 3.992 ; Rise       ; clk                        ;
;  saida[2]  ; clk                        ; 3.922 ; 3.922 ; Rise       ; clk                        ;
;  saida[3]  ; clk                        ; 3.805 ; 3.805 ; Rise       ; clk                        ;
;  saida[4]  ; clk                        ; 4.036 ; 4.036 ; Rise       ; clk                        ;
;  saida[5]  ; clk                        ; 3.802 ; 3.802 ; Rise       ; clk                        ;
;  saida[6]  ; clk                        ; 4.058 ; 4.058 ; Rise       ; clk                        ;
;  saida[7]  ; clk                        ; 3.901 ; 3.901 ; Rise       ; clk                        ;
;  saida[8]  ; clk                        ; 4.025 ; 4.025 ; Rise       ; clk                        ;
;  saida[9]  ; clk                        ; 4.006 ; 4.006 ; Rise       ; clk                        ;
;  saida[10] ; clk                        ; 3.797 ; 3.797 ; Rise       ; clk                        ;
;  saida[11] ; clk                        ; 4.069 ; 4.069 ; Rise       ; clk                        ;
;  saida[12] ; clk                        ; 3.801 ; 3.801 ; Rise       ; clk                        ;
;  saida[13] ; clk                        ; 3.906 ; 3.906 ; Rise       ; clk                        ;
;  saida[14] ; clk                        ; 3.788 ; 3.788 ; Rise       ; clk                        ;
;  saida[15] ; clk                        ; 4.126 ; 4.126 ; Rise       ; clk                        ;
+------------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                        ;
+-----------------------------+---------+---------+----------+---------+---------------------+
; Clock                       ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack            ; -3.431  ; -2.920  ; 0.603    ; -0.426  ; -1.380              ;
;  bc:bloco_controle|state.S0 ; -3.035  ; 1.819   ; N/A      ; N/A     ; 0.500               ;
;  bc:bloco_controle|state.S1 ; -2.843  ; -0.375  ; N/A      ; N/A     ; 0.500               ;
;  bc:bloco_controle|state.S3 ; -3.431  ; -1.151  ; N/A      ; N/A     ; 0.500               ;
;  clk                        ; -3.045  ; -2.920  ; 0.603    ; -0.426  ; -1.380              ;
; Design-wide TNS             ; -92.98  ; -27.804 ; 0.0      ; -5.7    ; -55.38              ;
;  bc:bloco_controle|state.S0 ; -3.035  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  bc:bloco_controle|state.S1 ; -3.208  ; -0.375  ; N/A      ; N/A     ; 0.000               ;
;  bc:bloco_controle|state.S3 ; -6.425  ; -1.404  ; N/A      ; N/A     ; 0.000               ;
;  clk                        ; -80.312 ; -26.987 ; 0.000    ; -5.700  ; -55.380             ;
+-----------------------------+---------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; a[*]      ; clk        ; 4.458 ; 4.458 ; Rise       ; clk             ;
;  a[0]     ; clk        ; 3.590 ; 3.590 ; Rise       ; clk             ;
;  a[1]     ; clk        ; 3.975 ; 3.975 ; Rise       ; clk             ;
;  a[2]     ; clk        ; 3.621 ; 3.621 ; Rise       ; clk             ;
;  a[3]     ; clk        ; 3.879 ; 3.879 ; Rise       ; clk             ;
;  a[4]     ; clk        ; 4.458 ; 4.458 ; Rise       ; clk             ;
;  a[5]     ; clk        ; 4.095 ; 4.095 ; Rise       ; clk             ;
;  a[6]     ; clk        ; 4.176 ; 4.176 ; Rise       ; clk             ;
;  a[7]     ; clk        ; 3.837 ; 3.837 ; Rise       ; clk             ;
;  a[8]     ; clk        ; 3.979 ; 3.979 ; Rise       ; clk             ;
;  a[9]     ; clk        ; 4.105 ; 4.105 ; Rise       ; clk             ;
;  a[10]    ; clk        ; 3.833 ; 3.833 ; Rise       ; clk             ;
;  a[11]    ; clk        ; 3.645 ; 3.645 ; Rise       ; clk             ;
;  a[12]    ; clk        ; 4.108 ; 4.108 ; Rise       ; clk             ;
;  a[13]    ; clk        ; 3.799 ; 3.799 ; Rise       ; clk             ;
;  a[14]    ; clk        ; 3.883 ; 3.883 ; Rise       ; clk             ;
;  a[15]    ; clk        ; 3.584 ; 3.584 ; Rise       ; clk             ;
; b[*]      ; clk        ; 7.264 ; 7.264 ; Rise       ; clk             ;
;  b[0]     ; clk        ; 3.286 ; 3.286 ; Rise       ; clk             ;
;  b[1]     ; clk        ; 3.045 ; 3.045 ; Rise       ; clk             ;
;  b[2]     ; clk        ; 7.264 ; 7.264 ; Rise       ; clk             ;
;  b[3]     ; clk        ; 6.883 ; 6.883 ; Rise       ; clk             ;
;  b[4]     ; clk        ; 6.573 ; 6.573 ; Rise       ; clk             ;
;  b[5]     ; clk        ; 7.113 ; 7.113 ; Rise       ; clk             ;
;  b[6]     ; clk        ; 6.391 ; 6.391 ; Rise       ; clk             ;
;  b[7]     ; clk        ; 6.750 ; 6.750 ; Rise       ; clk             ;
;  b[8]     ; clk        ; 6.796 ; 6.796 ; Rise       ; clk             ;
;  b[9]     ; clk        ; 6.367 ; 6.367 ; Rise       ; clk             ;
;  b[10]    ; clk        ; 7.251 ; 7.251 ; Rise       ; clk             ;
;  b[11]    ; clk        ; 6.101 ; 6.101 ; Rise       ; clk             ;
;  b[12]    ; clk        ; 6.830 ; 6.830 ; Rise       ; clk             ;
;  b[13]    ; clk        ; 5.786 ; 5.786 ; Rise       ; clk             ;
;  b[14]    ; clk        ; 6.230 ; 6.230 ; Rise       ; clk             ;
;  b[15]    ; clk        ; 4.949 ; 4.949 ; Rise       ; clk             ;
; inicio    ; clk        ; 5.037 ; 5.037 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; a[*]      ; clk        ; -1.807 ; -1.807 ; Rise       ; clk             ;
;  a[0]     ; clk        ; -1.807 ; -1.807 ; Rise       ; clk             ;
;  a[1]     ; clk        ; -1.981 ; -1.981 ; Rise       ; clk             ;
;  a[2]     ; clk        ; -1.812 ; -1.812 ; Rise       ; clk             ;
;  a[3]     ; clk        ; -1.941 ; -1.941 ; Rise       ; clk             ;
;  a[4]     ; clk        ; -2.288 ; -2.288 ; Rise       ; clk             ;
;  a[5]     ; clk        ; -2.024 ; -2.024 ; Rise       ; clk             ;
;  a[6]     ; clk        ; -2.120 ; -2.120 ; Rise       ; clk             ;
;  a[7]     ; clk        ; -1.944 ; -1.944 ; Rise       ; clk             ;
;  a[8]     ; clk        ; -2.009 ; -2.009 ; Rise       ; clk             ;
;  a[9]     ; clk        ; -2.066 ; -2.066 ; Rise       ; clk             ;
;  a[10]    ; clk        ; -1.931 ; -1.931 ; Rise       ; clk             ;
;  a[11]    ; clk        ; -1.825 ; -1.825 ; Rise       ; clk             ;
;  a[12]    ; clk        ; -2.048 ; -2.048 ; Rise       ; clk             ;
;  a[13]    ; clk        ; -1.909 ; -1.909 ; Rise       ; clk             ;
;  a[14]    ; clk        ; -1.937 ; -1.937 ; Rise       ; clk             ;
;  a[15]    ; clk        ; -1.826 ; -1.826 ; Rise       ; clk             ;
; b[*]      ; clk        ; 0.389  ; 0.389  ; Rise       ; clk             ;
;  b[0]     ; clk        ; 0.328  ; 0.328  ; Rise       ; clk             ;
;  b[1]     ; clk        ; 0.389  ; 0.389  ; Rise       ; clk             ;
;  b[2]     ; clk        ; -2.100 ; -2.100 ; Rise       ; clk             ;
;  b[3]     ; clk        ; -1.952 ; -1.952 ; Rise       ; clk             ;
;  b[4]     ; clk        ; -1.968 ; -1.968 ; Rise       ; clk             ;
;  b[5]     ; clk        ; -2.241 ; -2.241 ; Rise       ; clk             ;
;  b[6]     ; clk        ; -1.870 ; -1.870 ; Rise       ; clk             ;
;  b[7]     ; clk        ; -2.305 ; -2.305 ; Rise       ; clk             ;
;  b[8]     ; clk        ; -2.101 ; -2.101 ; Rise       ; clk             ;
;  b[9]     ; clk        ; -2.161 ; -2.161 ; Rise       ; clk             ;
;  b[10]    ; clk        ; -2.135 ; -2.135 ; Rise       ; clk             ;
;  b[11]    ; clk        ; -2.203 ; -2.203 ; Rise       ; clk             ;
;  b[12]    ; clk        ; -2.243 ; -2.243 ; Rise       ; clk             ;
;  b[13]    ; clk        ; -1.892 ; -1.892 ; Rise       ; clk             ;
;  b[14]    ; clk        ; -2.071 ; -2.071 ; Rise       ; clk             ;
;  b[15]    ; clk        ; -1.947 ; -1.947 ; Rise       ; clk             ;
; inicio    ; clk        ; -2.136 ; -2.136 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port  ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+------------+----------------------------+-------+-------+------------+----------------------------+
; pronto     ; bc:bloco_controle|state.S0 ; 5.370 ; 5.370 ; Rise       ; bc:bloco_controle|state.S0 ;
; saida[*]   ; clk                        ; 7.425 ; 7.425 ; Rise       ; clk                        ;
;  saida[0]  ; clk                        ; 7.142 ; 7.142 ; Rise       ; clk                        ;
;  saida[1]  ; clk                        ; 7.137 ; 7.137 ; Rise       ; clk                        ;
;  saida[2]  ; clk                        ; 6.941 ; 6.941 ; Rise       ; clk                        ;
;  saida[3]  ; clk                        ; 6.694 ; 6.694 ; Rise       ; clk                        ;
;  saida[4]  ; clk                        ; 7.184 ; 7.184 ; Rise       ; clk                        ;
;  saida[5]  ; clk                        ; 6.686 ; 6.686 ; Rise       ; clk                        ;
;  saida[6]  ; clk                        ; 7.231 ; 7.231 ; Rise       ; clk                        ;
;  saida[7]  ; clk                        ; 6.929 ; 6.929 ; Rise       ; clk                        ;
;  saida[8]  ; clk                        ; 7.181 ; 7.181 ; Rise       ; clk                        ;
;  saida[9]  ; clk                        ; 7.162 ; 7.162 ; Rise       ; clk                        ;
;  saida[10] ; clk                        ; 6.701 ; 6.701 ; Rise       ; clk                        ;
;  saida[11] ; clk                        ; 7.425 ; 7.425 ; Rise       ; clk                        ;
;  saida[12] ; clk                        ; 6.713 ; 6.713 ; Rise       ; clk                        ;
;  saida[13] ; clk                        ; 6.932 ; 6.932 ; Rise       ; clk                        ;
;  saida[14] ; clk                        ; 6.742 ; 6.742 ; Rise       ; clk                        ;
;  saida[15] ; clk                        ; 7.413 ; 7.413 ; Rise       ; clk                        ;
+------------+----------------------------+-------+-------+------------+----------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                     ;
+------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port  ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+------------+----------------------------+-------+-------+------------+----------------------------+
; pronto     ; bc:bloco_controle|state.S0 ; 2.694 ; 2.694 ; Rise       ; bc:bloco_controle|state.S0 ;
; saida[*]   ; clk                        ; 3.788 ; 3.788 ; Rise       ; clk                        ;
;  saida[0]  ; clk                        ; 4.004 ; 4.004 ; Rise       ; clk                        ;
;  saida[1]  ; clk                        ; 3.992 ; 3.992 ; Rise       ; clk                        ;
;  saida[2]  ; clk                        ; 3.922 ; 3.922 ; Rise       ; clk                        ;
;  saida[3]  ; clk                        ; 3.805 ; 3.805 ; Rise       ; clk                        ;
;  saida[4]  ; clk                        ; 4.036 ; 4.036 ; Rise       ; clk                        ;
;  saida[5]  ; clk                        ; 3.802 ; 3.802 ; Rise       ; clk                        ;
;  saida[6]  ; clk                        ; 4.058 ; 4.058 ; Rise       ; clk                        ;
;  saida[7]  ; clk                        ; 3.901 ; 3.901 ; Rise       ; clk                        ;
;  saida[8]  ; clk                        ; 4.025 ; 4.025 ; Rise       ; clk                        ;
;  saida[9]  ; clk                        ; 4.006 ; 4.006 ; Rise       ; clk                        ;
;  saida[10] ; clk                        ; 3.797 ; 3.797 ; Rise       ; clk                        ;
;  saida[11] ; clk                        ; 4.069 ; 4.069 ; Rise       ; clk                        ;
;  saida[12] ; clk                        ; 3.801 ; 3.801 ; Rise       ; clk                        ;
;  saida[13] ; clk                        ; 3.906 ; 3.906 ; Rise       ; clk                        ;
;  saida[14] ; clk                        ; 3.788 ; 3.788 ; Rise       ; clk                        ;
;  saida[15] ; clk                        ; 4.126 ; 4.126 ; Rise       ; clk                        ;
+------------+----------------------------+-------+-------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clk                        ; bc:bloco_controle|state.S0 ; 1        ; 0        ; 0        ; 0        ;
; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 1        ; 1        ; 0        ; 0        ;
; clk                        ; bc:bloco_controle|state.S1 ; 1        ; 0        ; 0        ; 0        ;
; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 2        ; 2        ; 0        ; 0        ;
; clk                        ; bc:bloco_controle|state.S3 ; 2        ; 0        ; 0        ; 0        ;
; bc:bloco_controle|state.S0 ; clk                        ; 2        ; 2        ; 0        ; 0        ;
; bc:bloco_controle|state.S1 ; clk                        ; 593      ; 1        ; 0        ; 0        ;
; bc:bloco_controle|state.S3 ; clk                        ; 625      ; 1        ; 0        ; 0        ;
; clk                        ; clk                        ; 612      ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clk                        ; bc:bloco_controle|state.S0 ; 1        ; 0        ; 0        ; 0        ;
; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 1        ; 1        ; 0        ; 0        ;
; clk                        ; bc:bloco_controle|state.S1 ; 1        ; 0        ; 0        ; 0        ;
; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 2        ; 2        ; 0        ; 0        ;
; clk                        ; bc:bloco_controle|state.S3 ; 2        ; 0        ; 0        ; 0        ;
; bc:bloco_controle|state.S0 ; clk                        ; 2        ; 2        ; 0        ; 0        ;
; bc:bloco_controle|state.S1 ; clk                        ; 593      ; 1        ; 0        ; 0        ;
; bc:bloco_controle|state.S3 ; clk                        ; 625      ; 1        ; 0        ; 0        ;
; clk                        ; clk                        ; 612      ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Recovery Transfers                                                                ;
+----------------------------+----------+----------+----------+----------+----------+
; From Clock                 ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------+----------+----------+----------+----------+
; bc:bloco_controle|state.S3 ; clk      ; 16       ; 0        ; 0        ; 0        ;
+----------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Removal Transfers                                                                 ;
+----------------------------+----------+----------+----------+----------+----------+
; From Clock                 ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------+----------+----------+----------+----------+
; bc:bloco_controle|state.S3 ; clk      ; 16       ; 0        ; 0        ; 0        ;
+----------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 34    ; 34   ;
; Unconstrained Input Port Paths  ; 312   ; 312  ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 17    ; 17   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Nov  2 18:21:26 2020
Info: Command: quartus_sta multiplier -c multiplier
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 5 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'multiplier.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name bc:bloco_controle|state.S3 bc:bloco_controle|state.S3
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name bc:bloco_controle|state.S1 bc:bloco_controle|state.S1
    Info (332105): create_clock -period 1.000 -name bc:bloco_controle|state.S0 bc:bloco_controle|state.S0
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.431
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.431        -6.425 bc:bloco_controle|state.S3 
    Info (332119):    -3.045       -80.312 clk 
    Info (332119):    -3.035        -3.035 bc:bloco_controle|state.S0 
    Info (332119):    -2.843        -3.208 bc:bloco_controle|state.S1 
Info (332146): Worst-case hold slack is -2.920
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.920       -15.301 clk 
    Info (332119):    -1.151        -1.404 bc:bloco_controle|state.S3 
    Info (332119):    -0.375        -0.375 bc:bloco_controle|state.S1 
    Info (332119):     3.185         0.000 bc:bloco_controle|state.S0 
Info (332146): Worst-case recovery slack is 0.603
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.603         0.000 clk 
Info (332146): Worst-case removal slack is -0.084
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.084        -0.588 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -55.380 clk 
    Info (332119):     0.500         0.000 bc:bloco_controle|state.S0 
    Info (332119):     0.500         0.000 bc:bloco_controle|state.S1 
    Info (332119):     0.500         0.000 bc:bloco_controle|state.S3 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.311
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.311        -2.471 bc:bloco_controle|state.S3 
    Info (332119):    -1.169        -1.169 bc:bloco_controle|state.S0 
    Info (332119):    -1.092        -1.092 bc:bloco_controle|state.S1 
    Info (332119):    -0.850       -16.756 clk 
Info (332146): Worst-case hold slack is -1.656
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.656       -26.987 clk 
    Info (332119):    -0.492        -0.630 bc:bloco_controle|state.S3 
    Info (332119):    -0.187        -0.187 bc:bloco_controle|state.S1 
    Info (332119):     1.819         0.000 bc:bloco_controle|state.S0 
Info (332146): Worst-case recovery slack is 1.182
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.182         0.000 clk 
Info (332146): Worst-case removal slack is -0.426
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.426        -5.700 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -55.380 clk 
    Info (332119):     0.500         0.000 bc:bloco_controle|state.S0 
    Info (332119):     0.500         0.000 bc:bloco_controle|state.S1 
    Info (332119):     0.500         0.000 bc:bloco_controle|state.S3 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 485 megabytes
    Info: Processing ended: Mon Nov  2 18:21:26 2020
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


