set tool_name "ModelSim-Altera (VHDL)"
set corner_file_list {
	{{"Slow Model"} {Uniciclo.vho Uniciclo_vhd.sdo}}
	{{"Fast Model"} {Uniciclo_fast.vho Uniciclo_vhd_fast.sdo}}
}
