Fitter report for Space_Invaders_Ultimate
Tue Jan 18 17:57:45 2011
Version 6.0 Build 202 06/20/2006 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Device Options
  5. Input Pins
  6. Output Pins
  7. All Package Pins
  8. Control Signals
  9. Global & Other Fast Signals
 10. Carry Chains
 11. Cascade Chains
 12. Non-Global High Fan-Out Signals
 13. Peripheral Signals
 14. LAB
 15. Local Routing Interconnect
 16. LAB External Interconnect
 17. Row Interconnect
 18. LAB Column Interconnect
 19. LAB Column Interconnect
 20. Fitter Resource Usage Summary
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pin-Out File
 24. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2006 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; Fitter Summary                                                       ;
+-----------------------+----------------------------------------------+
; Fitter Status         ; Successful - Tue Jan 18 17:57:45 2011        ;
; Quartus II Version    ; 6.0 Build 202 06/20/2006 SP 1 SJ Web Edition ;
; Revision Name         ; Space_Invaders_Ultimate                      ;
; Top-level Entity Name ; space_invaders_ultimate                      ;
; Family                ; FLEX10K                                      ;
; Device                ; EPF10K70RC240-4                              ;
; Timing Models         ; Final                                        ;
; Total logic elements  ; 285 / 3,744 ( 8 % )                          ;
; Total pins            ; 22 / 189 ( 12 % )                            ;
; Total memory bits     ; 0 / 18,432 ( 0 % )                           ;
+-----------------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                      ;
+------------------------------------------------------------+--------------------+--------------------+
; Option                                                     ; Setting            ; Default Value      ;
+------------------------------------------------------------+--------------------+--------------------+
; Device                                                     ; EPF10K70RC240-4    ;                    ;
; Use smart compilation                                      ; Off                ; Off                ;
; Router Timing Optimization Level                           ; Normal             ; Normal             ;
; Placement Effort Multiplier                                ; 1.0                ; 1.0                ;
; Router Effort Multiplier                                   ; 1.0                ; 1.0                ;
; Optimize Timing                                            ; Normal compilation ; Normal compilation ;
; Optimize IOC Register Placement for Timing                 ; On                 ; On                 ;
; Limit to One Fitting Attempt                               ; Off                ; Off                ;
; Final Placement Optimizations                              ; Automatically      ; Automatically      ;
; Fitter Aggressive Routability Optimizations                ; Automatically      ; Automatically      ;
; Fitter Initial Placement Seed                              ; 1                  ; 1                  ;
; Slow Slew Rate                                             ; Off                ; Off                ;
; Auto Global Memory Control Signals                         ; Off                ; Off                ;
; Logic Cell Insertion - Individual Logic Cells              ; On                 ; On                 ;
; Logic Cell Insertion - I/Os Fed By Carry or Cascade Chains ; On                 ; On                 ;
; Fitter Effort                                              ; Auto Fit           ; Auto Fit           ;
; Auto Global Clock                                          ; On                 ; On                 ;
; Auto Global Output Enable                                  ; On                 ; On                 ;
; Auto Global Register Control Signals                       ; On                 ; On                 ;
+------------------------------------------------------------+--------------------+--------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                 ;
+------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+
; Name       ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Power Up High ; Single-Pin CE ; I/O Standard ;
+------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+
; clk        ; 91    ; --  ; --   ; 74      ; yes    ; no           ; no                      ; no            ; no            ; TTL          ;
; botones[0] ; 29    ;  D  ; --   ; 3       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; botones[1] ; 28    ;  D  ; --   ; 3       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
+------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                     ;
+---------------------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+
; Name                ; Pin # ; Row ; Col. ; I/O Register ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; Single-Pin OE ; Single-Pin CE ; Open Drain ; TRI Primitive ; I/O Standard ;
+---------------------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+
; hsync               ; 240   ; --  ; 52   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; vsync               ; 239   ; --  ; 51   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; red                 ; 236   ; --  ; 48   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; green               ; 237   ; --  ; 48   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; blue                ; 238   ; --  ; 49   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; display_unidades[0] ; 17    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; display_unidades[1] ; 18    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; display_unidades[2] ; 19    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; display_unidades[3] ; 20    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; display_unidades[4] ; 21    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; display_unidades[5] ; 23    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; display_unidades[6] ; 24    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; display_decenas[0]  ; 6     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; display_decenas[1]  ; 7     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; display_decenas[2]  ; 8     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; display_decenas[3]  ; 9     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; display_decenas[4]  ; 11    ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; display_decenas[5]  ; 12    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; display_decenas[6]  ; 13    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
+---------------------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+


+--------------------------------------------+
; All Package Pins                           ;
+-------+---------------------+--------------+
; Pin # ; Usage               ; I/O Standard ;
+-------+---------------------+--------------+
; 1     ; #TCK                ;              ;
; 2     ; ^CONF_DONE          ;              ;
; 3     ; ^nCEO               ;              ;
; 4     ; #TDO                ;              ;
; 5     ; VCC_INT             ;              ;
; 6     ; display_decenas[0]  ; TTL          ;
; 7     ; display_decenas[1]  ; TTL          ;
; 8     ; display_decenas[2]  ; TTL          ;
; 9     ; display_decenas[3]  ; TTL          ;
; 10    ; GND_INT             ;              ;
; 11    ; display_decenas[4]  ; TTL          ;
; 12    ; display_decenas[5]  ; TTL          ;
; 13    ; display_decenas[6]  ; TTL          ;
; 14    ; GND*                ;              ;
; 15    ; GND*                ;              ;
; 16    ; VCC_INT             ;              ;
; 17    ; display_unidades[0] ; TTL          ;
; 18    ; display_unidades[1] ; TTL          ;
; 19    ; display_unidades[2] ; TTL          ;
; 20    ; display_unidades[3] ; TTL          ;
; 21    ; display_unidades[4] ; TTL          ;
; 22    ; GND_INT             ;              ;
; 23    ; display_unidades[5] ; TTL          ;
; 24    ; display_unidades[6] ; TTL          ;
; 25    ; GND*                ;              ;
; 26    ; GND*                ;              ;
; 27    ; VCC_INT             ;              ;
; 28    ; botones[1]          ; TTL          ;
; 29    ; botones[0]          ; TTL          ;
; 30    ; GND*                ;              ;
; 31    ; GND*                ;              ;
; 32    ; GND_INT             ;              ;
; 33    ; GND*                ;              ;
; 34    ; GND*                ;              ;
; 35    ; GND*                ;              ;
; 36    ; GND*                ;              ;
; 37    ; VCC_INT             ;              ;
; 38    ; GND*                ;              ;
; 39    ; GND*                ;              ;
; 40    ; GND*                ;              ;
; 41    ; GND*                ;              ;
; 42    ; GND_INT             ;              ;
; 43    ; GND*                ;              ;
; 44    ; GND*                ;              ;
; 45    ; GND*                ;              ;
; 46    ; GND*                ;              ;
; 47    ; VCC_INT             ;              ;
; 48    ; GND*                ;              ;
; 49    ; GND*                ;              ;
; 50    ; GND*                ;              ;
; 51    ; GND*                ;              ;
; 52    ; GND_INT             ;              ;
; 53    ; GND*                ;              ;
; 54    ; GND*                ;              ;
; 55    ; GND*                ;              ;
; 56    ; GND*                ;              ;
; 57    ; VCC_INT             ;              ;
; 58    ; #TMS                ;              ;
; 59    ; #TRST               ;              ;
; 60    ; ^nSTATUS            ;              ;
; 61    ; GND*                ;              ;
; 62    ; GND*                ;              ;
; 63    ; GND*                ;              ;
; 64    ; GND*                ;              ;
; 65    ; GND*                ;              ;
; 66    ; GND*                ;              ;
; 67    ; GND*                ;              ;
; 68    ; GND*                ;              ;
; 69    ; GND_INT             ;              ;
; 70    ; GND*                ;              ;
; 71    ; GND*                ;              ;
; 72    ; GND*                ;              ;
; 73    ; GND*                ;              ;
; 74    ; GND*                ;              ;
; 75    ; GND*                ;              ;
; 76    ; GND*                ;              ;
; 77    ; VCC_INT             ;              ;
; 78    ; GND*                ;              ;
; 79    ; GND*                ;              ;
; 80    ; GND*                ;              ;
; 81    ; GND*                ;              ;
; 82    ; GND*                ;              ;
; 83    ; GND*                ;              ;
; 84    ; GND*                ;              ;
; 85    ; GND_INT             ;              ;
; 86    ; GND*                ;              ;
; 87    ; GND*                ;              ;
; 88    ; GND*                ;              ;
; 89    ; VCC_INT             ;              ;
; 90    ; GND+                ;              ;
; 91    ; clk                 ; TTL          ;
; 92    ; GND+                ;              ;
; 93    ; GND_INT             ;              ;
; 94    ; GND*                ;              ;
; 95    ; GND*                ;              ;
; 96    ; VCC_INT             ;              ;
; 97    ; GND*                ;              ;
; 98    ; GND*                ;              ;
; 99    ; GND*                ;              ;
; 100   ; GND*                ;              ;
; 101   ; GND*                ;              ;
; 102   ; GND*                ;              ;
; 103   ; GND*                ;              ;
; 104   ; GND_INT             ;              ;
; 105   ; GND*                ;              ;
; 106   ; GND*                ;              ;
; 107   ; GND*                ;              ;
; 108   ; GND*                ;              ;
; 109   ; GND*                ;              ;
; 110   ; GND*                ;              ;
; 111   ; GND*                ;              ;
; 112   ; VCC_INT             ;              ;
; 113   ; GND*                ;              ;
; 114   ; GND*                ;              ;
; 115   ; GND*                ;              ;
; 116   ; GND*                ;              ;
; 117   ; GND*                ;              ;
; 118   ; GND*                ;              ;
; 119   ; GND*                ;              ;
; 120   ; GND*                ;              ;
; 121   ; ^nCONFIG            ;              ;
; 122   ; VCC_INT             ;              ;
; 123   ; ^MSEL1              ;              ;
; 124   ; ^MSEL0              ;              ;
; 125   ; GND_INT             ;              ;
; 126   ; GND*                ;              ;
; 127   ; GND*                ;              ;
; 128   ; GND*                ;              ;
; 129   ; GND*                ;              ;
; 130   ; VCC_INT             ;              ;
; 131   ; GND*                ;              ;
; 132   ; GND*                ;              ;
; 133   ; GND*                ;              ;
; 134   ; GND*                ;              ;
; 135   ; GND_INT             ;              ;
; 136   ; GND*                ;              ;
; 137   ; GND*                ;              ;
; 138   ; GND*                ;              ;
; 139   ; GND*                ;              ;
; 140   ; VCC_INT             ;              ;
; 141   ; GND*                ;              ;
; 142   ; GND*                ;              ;
; 143   ; GND*                ;              ;
; 144   ; GND*                ;              ;
; 145   ; GND_INT             ;              ;
; 146   ; GND*                ;              ;
; 147   ; GND*                ;              ;
; 148   ; GND*                ;              ;
; 149   ; GND*                ;              ;
; 150   ; VCC_INT             ;              ;
; 151   ; GND*                ;              ;
; 152   ; GND*                ;              ;
; 153   ; GND*                ;              ;
; 154   ; GND*                ;              ;
; 155   ; GND_INT             ;              ;
; 156   ; GND*                ;              ;
; 157   ; GND*                ;              ;
; 158   ; GND*                ;              ;
; 159   ; GND*                ;              ;
; 160   ; VCC_INT             ;              ;
; 161   ; GND*                ;              ;
; 162   ; GND*                ;              ;
; 163   ; GND*                ;              ;
; 164   ; GND*                ;              ;
; 165   ; GND_INT             ;              ;
; 166   ; GND*                ;              ;
; 167   ; GND*                ;              ;
; 168   ; GND*                ;              ;
; 169   ; GND*                ;              ;
; 170   ; VCC_INT             ;              ;
; 171   ; GND*                ;              ;
; 172   ; GND*                ;              ;
; 173   ; GND*                ;              ;
; 174   ; GND*                ;              ;
; 175   ; GND*                ;              ;
; 176   ; GND_INT             ;              ;
; 177   ; #TDI                ;              ;
; 178   ; ^nCE                ;              ;
; 179   ; ^DCLK               ;              ;
; 180   ; ^DATA0              ;              ;
; 181   ; GND*                ;              ;
; 182   ; GND*                ;              ;
; 183   ; GND*                ;              ;
; 184   ; GND*                ;              ;
; 185   ; GND*                ;              ;
; 186   ; GND*                ;              ;
; 187   ; GND*                ;              ;
; 188   ; GND*                ;              ;
; 189   ; VCC_INT             ;              ;
; 190   ; GND*                ;              ;
; 191   ; GND*                ;              ;
; 192   ; GND*                ;              ;
; 193   ; GND*                ;              ;
; 194   ; GND*                ;              ;
; 195   ; GND*                ;              ;
; 196   ; GND*                ;              ;
; 197   ; GND_INT             ;              ;
; 198   ; GND*                ;              ;
; 199   ; GND*                ;              ;
; 200   ; GND*                ;              ;
; 201   ; GND*                ;              ;
; 202   ; GND*                ;              ;
; 203   ; GND*                ;              ;
; 204   ; GND*                ;              ;
; 205   ; VCC_INT             ;              ;
; 206   ; GND*                ;              ;
; 207   ; GND*                ;              ;
; 208   ; GND*                ;              ;
; 209   ; GND*                ;              ;
; 210   ; GND+                ;              ;
; 211   ; GND+                ;              ;
; 212   ; GND+                ;              ;
; 213   ; GND*                ;              ;
; 214   ; GND*                ;              ;
; 215   ; GND*                ;              ;
; 216   ; GND_INT             ;              ;
; 217   ; GND*                ;              ;
; 218   ; GND*                ;              ;
; 219   ; GND*                ;              ;
; 220   ; GND*                ;              ;
; 221   ; GND*                ;              ;
; 222   ; GND*                ;              ;
; 223   ; GND*                ;              ;
; 224   ; VCC_INT             ;              ;
; 225   ; GND*                ;              ;
; 226   ; GND*                ;              ;
; 227   ; GND*                ;              ;
; 228   ; GND*                ;              ;
; 229   ; GND*                ;              ;
; 230   ; GND*                ;              ;
; 231   ; GND*                ;              ;
; 232   ; GND_INT             ;              ;
; 233   ; GND*                ;              ;
; 234   ; GND*                ;              ;
; 235   ; GND*                ;              ;
; 236   ; red                 ; TTL          ;
; 237   ; green               ; TTL          ;
; 238   ; blue                ; TTL          ;
; 239   ; vsync               ; TTL          ;
; 240   ; hsync               ; TTL          ;
+-------+---------------------+--------------+


+------------------------------------------------------------------------+
; Control Signals                                                        ;
+----------------------+---------+---------+--------------+--------------+
; Name                 ; Pin #   ; Fan-Out ; Usage        ; Global Usage ;
+----------------------+---------+---------+--------------+--------------+
; clk                  ; 91      ; 74      ; Clock        ; Pin          ;
; reloj_botones        ; LC1_C12 ; 30      ; Clock        ; Internal     ;
; process1~138         ; LC2_B7  ; 28      ; Clock enable ; Non-global   ;
; process2~734         ; LC6_E44 ; 5       ; Clock enable ; Non-global   ;
; indice[0]~799        ; LC1_C35 ; 7       ; Clock enable ; Non-global   ;
; indice[0]~796        ; LC4_E37 ; 3       ; Clock enable ; Non-global   ;
; contador_vga_v[0]~31 ; LC1_E38 ; 4       ; Clock enable ; Non-global   ;
; primera_vez~33       ; LC3_B4  ; 1       ; Clock enable ; Non-global   ;
+----------------------+---------+---------+--------------+--------------+


+--------------------------------------------+
; Global & Other Fast Signals                ;
+---------------+---------+---------+--------+
; Name          ; Pin #   ; Fan-Out ; Global ;
+---------------+---------+---------+--------+
; clk           ; 91      ; 74      ; yes    ;
; reloj_botones ; LC1_C12 ; 30      ; yes    ;
+---------------+---------+---------+--------+


+---------------------------------------------+
; Carry Chains                                ;
+--------------------+------------------------+
; Carry Chain Length ; Number of Carry Chains ;
+--------------------+------------------------+
; 0 - 1              ; 0                      ;
; 2 - 3              ; 0                      ;
; 4 - 5              ; 1                      ;
; 6 - 7              ; 2                      ;
; 8 - 9              ; 0                      ;
; 10 - 11            ; 2                      ;
; 12 - 13            ; 1                      ;
; 14 - 15            ; 0                      ;
; 16 - 17            ; 0                      ;
; 18 - 19            ; 0                      ;
; 20 - 21            ; 0                      ;
; 22 - 23            ; 1                      ;
+--------------------+------------------------+


+----------------+
; Cascade Chains ;
+--------+-------+
; Length ; Count ;
+--------+-------+
; 2      ; 7     ;
+--------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                       ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------+---------+
; process1~142                                                                                                                               ; 28      ;
; indice[1]~826                                                                                                                              ; 21      ;
; process2~748                                                                                                                               ; 21      ;
; indice[0]~827                                                                                                                              ; 18      ;
; indice[2]~828                                                                                                                              ; 14      ;
; indice[4]~830                                                                                                                              ; 13      ;
; indice[5]~825                                                                                                                              ; 12      ;
; indice[3]~829                                                                                                                              ; 11      ;
; indice[6]~824                                                                                                                              ; 11      ;
; aux~711                                                                                                                                    ; 10      ;
; primera_vez~34                                                                                                                             ; 10      ;
; Equal17~59                                                                                                                                 ; 10      ;
; process1~141                                                                                                                               ; 10      ;
; lpm_divide:Mod0|lpm_divide_npl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kke:divider|add_sub_e9c:add_sub_4|add_sub_cella[4]~73  ; 10      ;
; lpm_divide:Mod0|lpm_divide_npl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kke:divider|add_sub_f9c:add_sub_5|add_sub_cella[5]~139 ; 9       ;
; cont_h[1]~134                                                                                                                              ; 8       ;
; cont_h[0]~135                                                                                                                              ; 8       ;
; cont_v[0]~90                                                                                                                               ; 8       ;
; memoria_video~3782                                                                                                                         ; 8       ;
; cont_v[2]~89                                                                                                                               ; 8       ;
; aux~710                                                                                                                                    ; 8       ;
; aux~707                                                                                                                                    ; 7       ;
; cont_v[1]~91                                                                                                                               ; 7       ;
; h_cnt[9]~329                                                                                                                               ; 7       ;
; indice[0]~835                                                                                                                              ; 7       ;
; h_cnt[8]~330                                                                                                                               ; 7       ;
; indice~833                                                                                                                                 ; 7       ;
; h_cnt[7]~331                                                                                                                               ; 7       ;
; lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cout[0]                                                                             ; 6       ;
; cont_h[2]~133                                                                                                                              ; 6       ;
; memoria_video~3781                                                                                                                         ; 6       ;
; memoria_video~3780                                                                                                                         ; 6       ;
; memoria_video~3779                                                                                                                         ; 6       ;
; memoria_video~3783                                                                                                                         ; 6       ;
; h_cnt[6]~334                                                                                                                               ; 6       ;
; h_cnt[4]~335                                                                                                                               ; 6       ;
; lpm_divide:Mod0|lpm_divide_npl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kke:divider|add_sub_d9c:add_sub_3|add_sub_cella[3]~36  ; 6       ;
; h_cnt[3]~336                                                                                                                               ; 6       ;
; h_cnt[5]~337                                                                                                                               ; 6       ;
; cont_h~136                                                                                                                                 ; 6       ;
; aux~709                                                                                                                                    ; 5       ;
; pos_nave[1]~75                                                                                                                             ; 5       ;
; process2~755                                                                                                                               ; 5       ;
; h_cnt[2]~338                                                                                                                               ; 5       ;
; lpm_counter:v_cnt_rtl_1|alt_counter_f10ke:wysi_counter|counter_cell[6]~COUT                                                                ; 5       ;
; lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cout[2]                                                                             ; 4       ;
; contador_vga_v[0]~34                                                                                                                       ; 4       ;
; lpm_counter:v_cnt_rtl_1|alt_counter_f10ke:wysi_counter|counter_cell[4]~COUT                                                                ; 4       ;
; pos_nave[0]~76                                                                                                                             ; 4       ;
; lpm_counter:v_cnt_rtl_1|alt_counter_f10ke:wysi_counter|counter_cell[5]~COUT                                                                ; 4       ;
+--------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------+
; Peripheral Signals                                                                           ;
+-------------------+---------+-------+-----------------+---------------------------+----------+
; Peripheral Signal ; Source  ; Usage ; Dedicated Clock ; Peripheral Control Signal ; Polarity ;
+-------------------+---------+-------+-----------------+---------------------------+----------+
; reloj_botones     ; LC1_C12 ; Clock ; no              ; yes                       ; +ve      ;
+-------------------+---------+-------+-----------------+---------------------------+----------+


+-------------------------------------------+
; LAB                                       ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0                        ; 423            ;
; 1                        ; 6              ;
; 2                        ; 2              ;
; 3                        ; 1              ;
; 4                        ; 0              ;
; 5                        ; 2              ;
; 6                        ; 2              ;
; 7                        ; 6              ;
; 8                        ; 26             ;
+--------------------------+----------------+


+----------------------------------------------+
; Local Routing Interconnect                   ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0                           ; 432            ;
; 1                           ; 2              ;
; 2                           ; 1              ;
; 3                           ; 6              ;
; 4                           ; 10             ;
; 5                           ; 4              ;
; 6                           ; 10             ;
; 7                           ; 2              ;
; 8                           ; 1              ;
+-----------------------------+----------------+


+---------------------------------------------+
; LAB External Interconnect                   ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0                          ; 426            ;
; 1                          ; 6              ;
; 2                          ; 1              ;
; 3                          ; 7              ;
; 4                          ; 2              ;
; 5                          ; 0              ;
; 6                          ; 3              ;
; 7                          ; 5              ;
; 8                          ; 2              ;
; 9                          ; 5              ;
; 10                         ; 4              ;
; 11                         ; 2              ;
; 12                         ; 1              ;
; 13                         ; 2              ;
; 14                         ; 0              ;
; 15                         ; 1              ;
; 16                         ; 1              ;
+----------------------------+----------------+


+-----------------------------------------------------------------------------------------+
; Row Interconnect                                                                        ;
+-------+--------------------+-----------------------------+------------------------------+
; Row   ; Interconnect Used  ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+--------------------+-----------------------------+------------------------------+
;  A    ;  0 / 208 ( 0 % )   ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  B    ;  2 / 208 ( < 1 % ) ;  13 / 104 ( 13 % )          ;  0 / 104 ( 0 % )             ;
;  C    ;  11 / 208 ( 5 % )  ;  16 / 104 ( 15 % )          ;  42 / 104 ( 40 % )           ;
;  D    ;  2 / 208 ( < 1 % ) ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  E    ;  7 / 208 ( 3 % )   ;  0 / 104 ( 0 % )            ;  67 / 104 ( 64 % )           ;
;  F    ;  1 / 208 ( < 1 % ) ;  0 / 104 ( 0 % )            ;  16 / 104 ( 15 % )           ;
;  G    ;  0 / 208 ( 0 % )   ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  H    ;  0 / 208 ( 0 % )   ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  I    ;  0 / 208 ( 0 % )   ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
; Total ;  23 / 1872 ( 1 % ) ;  29 / 936 ( 3 % )           ;  125 / 936 ( 13 % )          ;
+-------+--------------------+-----------------------------+------------------------------+


+----------------------------+
; LAB Column Interconnect    ;
+-------+--------------------+
; Col.  ; Interconnect Used  ;
+-------+--------------------+
; 1     ;  0 / 24 ( 0 % )    ;
; 2     ;  0 / 24 ( 0 % )    ;
; 3     ;  0 / 24 ( 0 % )    ;
; 4     ;  0 / 24 ( 0 % )    ;
; 5     ;  0 / 24 ( 0 % )    ;
; 6     ;  2 / 24 ( 8 % )    ;
; 7     ;  0 / 24 ( 0 % )    ;
; 8     ;  2 / 24 ( 8 % )    ;
; 9     ;  0 / 24 ( 0 % )    ;
; 10    ;  0 / 24 ( 0 % )    ;
; 11    ;  0 / 24 ( 0 % )    ;
; 12    ;  0 / 24 ( 0 % )    ;
; 13    ;  0 / 24 ( 0 % )    ;
; 14    ;  0 / 24 ( 0 % )    ;
; 15    ;  0 / 24 ( 0 % )    ;
; 16    ;  0 / 24 ( 0 % )    ;
; 17    ;  0 / 24 ( 0 % )    ;
; 18    ;  0 / 24 ( 0 % )    ;
; 19    ;  0 / 24 ( 0 % )    ;
; 20    ;  0 / 24 ( 0 % )    ;
; 21    ;  4 / 24 ( 17 % )   ;
; 22    ;  0 / 24 ( 0 % )    ;
; 23    ;  0 / 24 ( 0 % )    ;
; 24    ;  0 / 24 ( 0 % )    ;
; 25    ;  0 / 24 ( 0 % )    ;
; 26    ;  0 / 24 ( 0 % )    ;
; 27    ;  0 / 24 ( 0 % )    ;
; 28    ;  1 / 24 ( 4 % )    ;
; 29    ;  1 / 24 ( 4 % )    ;
; 30    ;  2 / 24 ( 8 % )    ;
; 31    ;  0 / 24 ( 0 % )    ;
; 32    ;  1 / 24 ( 4 % )    ;
; 33    ;  7 / 24 ( 29 % )   ;
; 34    ;  2 / 24 ( 8 % )    ;
; 35    ;  4 / 24 ( 17 % )   ;
; 36    ;  1 / 24 ( 4 % )    ;
; 37    ;  3 / 24 ( 13 % )   ;
; 38    ;  1 / 24 ( 4 % )    ;
; 39    ;  0 / 24 ( 0 % )    ;
; 40    ;  1 / 24 ( 4 % )    ;
; 41    ;  0 / 24 ( 0 % )    ;
; 42    ;  0 / 24 ( 0 % )    ;
; 43    ;  0 / 24 ( 0 % )    ;
; 44    ;  4 / 24 ( 17 % )   ;
; 45    ;  0 / 24 ( 0 % )    ;
; 46    ;  0 / 24 ( 0 % )    ;
; 47    ;  0 / 24 ( 0 % )    ;
; 48    ;  3 / 24 ( 13 % )   ;
; 49    ;  2 / 24 ( 8 % )    ;
; 50    ;  0 / 24 ( 0 % )    ;
; 51    ;  1 / 24 ( 4 % )    ;
; 52    ;  1 / 24 ( 4 % )    ;
; Total ;  43 / 1248 ( 3 % ) ;
+-------+--------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  0 / 24 ( 0 % )   ;
; Total ;  0 / 24 ( 0 % )   ;
+-------+-------------------+


+---------------------------------------------------------+
; Fitter Resource Usage Summary                           ;
+-----------------------------------+---------------------+
; Resource                          ; Usage               ;
+-----------------------------------+---------------------+
; Registers                         ; 104 / 3,744 ( 3 % ) ;
; Total LABs                        ; 0 / 468 ( 0 % )     ;
; Logic elements in carry chains    ; 72                  ;
; User inserted logic elements      ; 0                   ;
; I/O pins                          ; 22 / 189 ( 12 % )   ;
;     -- Clock pins                 ; 2                   ;
;     -- Dedicated input pins       ; 2 / 4 ( 50 % )      ;
; Global signals                    ; 2                   ;
; EABs                              ; 0 / 9 ( 0 % )       ;
; Total memory bits                 ; 0 / 18,432 ( 0 % )  ;
; Total RAM block bits              ; 0 / 18,432 ( 0 % )  ;
; Maximum fan-out node              ; clk                 ;
; Maximum fan-out                   ; 74                  ;
; Highest non-global fan-out signal ; process1~138        ;
; Highest non-global fan-out        ; 28                  ;
; Total fan-out                     ; 942                 ;
; Average fan-out                   ; 3.07                ;
+-----------------------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node              ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                                            ;
+-----------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; |space_invaders_ultimate                ; 285 (190)   ; 104          ; 0           ; 22   ; 181 (118)    ; 10 (10)           ; 94 (62)          ; 72 (1)          ; 0 (0)      ; |space_invaders_ultimate                                                                                                                       ;
;    |lpm_add_sub:Add2|                   ; 4 (0)       ; 0            ; 0           ; 0    ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 4 (0)           ; 0 (0)      ; |space_invaders_ultimate|lpm_add_sub:Add2                                                                                                      ;
;       |addcore:adder|                   ; 4 (1)       ; 0            ; 0           ; 0    ; 4 (1)        ; 0 (0)             ; 0 (0)            ; 4 (1)           ; 0 (0)      ; |space_invaders_ultimate|lpm_add_sub:Add2|addcore:adder                                                                                        ;
;          |a_csnbuffer:result_node|      ; 3 (3)       ; 0            ; 0           ; 0    ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 3 (3)           ; 0 (0)      ; |space_invaders_ultimate|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node                                                                ;
;    |lpm_add_sub:Add3|                   ; 9 (0)       ; 0            ; 0           ; 0    ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 9 (0)           ; 0 (0)      ; |space_invaders_ultimate|lpm_add_sub:Add3                                                                                                      ;
;       |addcore:adder|                   ; 9 (1)       ; 0            ; 0           ; 0    ; 9 (1)        ; 0 (0)             ; 0 (0)            ; 9 (1)           ; 0 (0)      ; |space_invaders_ultimate|lpm_add_sub:Add3|addcore:adder                                                                                        ;
;          |a_csnbuffer:result_node|      ; 8 (8)       ; 0            ; 0           ; 0    ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |space_invaders_ultimate|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node                                                                ;
;    |lpm_add_sub:Add6|                   ; 7 (0)       ; 0            ; 0           ; 0    ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |space_invaders_ultimate|lpm_add_sub:Add6                                                                                                      ;
;       |addcore:adder|                   ; 7 (1)       ; 0            ; 0           ; 0    ; 7 (1)        ; 0 (0)             ; 0 (0)            ; 7 (1)           ; 0 (0)      ; |space_invaders_ultimate|lpm_add_sub:Add6|addcore:adder                                                                                        ;
;          |a_csnbuffer:result_node|      ; 6 (6)       ; 0            ; 0           ; 0    ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |space_invaders_ultimate|lpm_add_sub:Add6|addcore:adder|a_csnbuffer:result_node                                                                ;
;    |lpm_add_sub:Add7|                   ; 7 (0)       ; 0            ; 0           ; 0    ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |space_invaders_ultimate|lpm_add_sub:Add7                                                                                                      ;
;       |addcore:adder|                   ; 7 (1)       ; 0            ; 0           ; 0    ; 7 (1)        ; 0 (0)             ; 0 (0)            ; 7 (1)           ; 0 (0)      ; |space_invaders_ultimate|lpm_add_sub:Add7|addcore:adder                                                                                        ;
;          |a_csnbuffer:result_node|      ; 6 (6)       ; 0            ; 0           ; 0    ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |space_invaders_ultimate|lpm_add_sub:Add7|addcore:adder|a_csnbuffer:result_node                                                                ;
;    |lpm_counter:contador_botones_rtl_0| ; 22 (0)      ; 22           ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 22 (0)           ; 22 (0)          ; 0 (0)      ; |space_invaders_ultimate|lpm_counter:contador_botones_rtl_0                                                                                    ;
;       |alt_counter_f10ke:wysi_counter|  ; 22 (22)     ; 22           ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 22 (22)          ; 22 (22)         ; 0 (0)      ; |space_invaders_ultimate|lpm_counter:contador_botones_rtl_0|alt_counter_f10ke:wysi_counter                                                     ;
;    |lpm_counter:v_cnt_rtl_1|            ; 10 (0)      ; 10           ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 10 (0)           ; 10 (0)          ; 0 (0)      ; |space_invaders_ultimate|lpm_counter:v_cnt_rtl_1                                                                                               ;
;       |alt_counter_f10ke:wysi_counter|  ; 10 (10)     ; 10           ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 10 (10)         ; 0 (0)      ; |space_invaders_ultimate|lpm_counter:v_cnt_rtl_1|alt_counter_f10ke:wysi_counter                                                                ;
;    |lpm_divide:Mod0|                    ; 36 (0)      ; 0            ; 0           ; 0    ; 36 (0)       ; 0 (0)             ; 0 (0)            ; 12 (0)          ; 0 (0)      ; |space_invaders_ultimate|lpm_divide:Mod0                                                                                                       ;
;       |lpm_divide_npl:auto_generated|   ; 36 (0)      ; 0            ; 0           ; 0    ; 36 (0)       ; 0 (0)             ; 0 (0)            ; 12 (0)          ; 0 (0)      ; |space_invaders_ultimate|lpm_divide:Mod0|lpm_divide_npl:auto_generated                                                                         ;
;          |sign_div_unsign_9kh:divider|  ; 36 (0)      ; 0            ; 0           ; 0    ; 36 (0)       ; 0 (0)             ; 0 (0)            ; 12 (0)          ; 0 (0)      ; |space_invaders_ultimate|lpm_divide:Mod0|lpm_divide_npl:auto_generated|sign_div_unsign_9kh:divider                                             ;
;             |alt_u_div_kke:divider|     ; 36 (16)     ; 0            ; 0           ; 0    ; 36 (16)      ; 0 (0)             ; 0 (0)            ; 12 (0)          ; 0 (0)      ; |space_invaders_ultimate|lpm_divide:Mod0|lpm_divide_npl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kke:divider                       ;
;                |add_sub_d9c:add_sub_3|  ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |space_invaders_ultimate|lpm_divide:Mod0|lpm_divide_npl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kke:divider|add_sub_d9c:add_sub_3 ;
;                |add_sub_e9c:add_sub_4|  ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 1 (1)           ; 0 (0)      ; |space_invaders_ultimate|lpm_divide:Mod0|lpm_divide_npl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kke:divider|add_sub_e9c:add_sub_4 ;
;                |add_sub_f9c:add_sub_5|  ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |space_invaders_ultimate|lpm_divide:Mod0|lpm_divide_npl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kke:divider|add_sub_f9c:add_sub_5 ;
;                |add_sub_g9c:add_sub_6|  ; 6 (6)       ; 0            ; 0           ; 0    ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |space_invaders_ultimate|lpm_divide:Mod0|lpm_divide_npl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kke:divider|add_sub_g9c:add_sub_6 ;
+-----------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------+
; Delay Chain Summary                          ;
+---------------------+----------+-------------+
; Name                ; Pin Type ; Pad to Core ;
+---------------------+----------+-------------+
; clk                 ; Input    ; OFF         ;
; botones[0]          ; Input    ; OFF         ;
; botones[1]          ; Input    ; OFF         ;
; hsync               ; Output   ; OFF         ;
; vsync               ; Output   ; OFF         ;
; red                 ; Output   ; OFF         ;
; green               ; Output   ; OFF         ;
; blue                ; Output   ; OFF         ;
; display_unidades[0] ; Output   ; OFF         ;
; display_unidades[1] ; Output   ; OFF         ;
; display_unidades[2] ; Output   ; OFF         ;
; display_unidades[3] ; Output   ; OFF         ;
; display_unidades[4] ; Output   ; OFF         ;
; display_unidades[5] ; Output   ; OFF         ;
; display_unidades[6] ; Output   ; OFF         ;
; display_decenas[0]  ; Output   ; OFF         ;
; display_decenas[1]  ; Output   ; OFF         ;
; display_decenas[2]  ; Output   ; OFF         ;
; display_decenas[3]  ; Output   ; OFF         ;
; display_decenas[4]  ; Output   ; OFF         ;
; display_decenas[5]  ; Output   ; OFF         ;
; display_decenas[6]  ; Output   ; OFF         ;
+---------------------+----------+-------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Documents and Settings/julionl/Escritorio/Space_Invaders_Ultimate/Space_Invaders_Ultimate.pin.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 6.0 Build 202 06/20/2006 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Jan 18 17:57:33 2011
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off Space_Invaders_Ultimate -c Space_Invaders_Ultimate
Info: Selected device EPF10K70RC240-4 for design "Space_Invaders_Ultimate"
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Inserted 0 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Tue Jan 18 2011 at 17:57:34
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time is 00:00:02
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time is 00:00:03
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
    Info: Processing ended: Tue Jan 18 17:57:45 2011
    Info: Elapsed time: 00:00:12


