# **NYCU ICLAB 2024 Fall**  

## **學習歷程**  
我在大學部的專題研究領域為LLM，此前並未接觸過 **Verilog** 及 **IC 設計**。這門課程是我首次學習 **硬體描述語言 (HDL)**，並透過多個實作 Lab 掌握 IC 設計的核心概念。  

## **課程挑戰與突破**  
🔹 **初期挑戰**：  
課程前幾個 Lab 主要涵蓋 **基礎 Verilog 語法與數位邏輯電路設計**，雖然概念簡單，但對於沒有 Verilog 經驗的我而言，理解 **硬體描述語言的並行特性** 及 **電路層面的思維** 是一項挑戰。此外，早期 Lab 的 PPA 表現不佳，讓我深刻體會到 IC 設計不僅僅是撰寫 Verilog，還需要考量硬體效能的最佳化策略。  

🔹 **中後期提升**：  
隨著 Lab 進入 **進階數位設計與演算法實作**，我開始能夠針對不同設計目標選擇 **合適的電路架構**，並與同學討論與優化設計，例如：  
- **高效排序網路 (Sorting Network) 實作**：學習如何透過 Comparators 與 Pipelining 來提升吞吐量。  
- **Verilog 除法器設計 (11-bit ÷ 9-bit, 7-cycle pipeline)**：設計高效的除法器架構，以減少運算延遲並提高硬體利用率。  

## **課程成果與收穫**  
🔹 **硬體描述語言 (HDL) 的熟練運用**：能夠使用 Verilog 設計 Sequential 與 Combinational 電路，並優化時間與資源利用率。  
🔹 **數位電路設計能力提升**：從基本邏輯電路到高效能硬體架構，熟悉不同的設計方法與最佳化策略。  
🔹 **PPA 觀念強化**：學習如何在 Performance 與 Area, Power 之間做權衡，設計更高效的電路。  
🔹 **團隊合作與演算法討論**：與同學合作進行電路最佳化，提升對硬體演算法的理解與應用能力。  
🔹 **最終成績：83 分 (A-)**：透過這門課程，我建立了扎實的 Verilog 設計基礎，累積 IC 設計的實作經驗。  

---

