
control_burllo_PWM.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .text         00000224  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  1 .bss          00000001  00800200  00800200  00000298  2**0
                  ALLOC
  2 .debug_aranges 00000040  00000000  00000000  00000298  2**3
                  CONTENTS, READONLY, DEBUGGING
  3 .debug_pubnames 0000003b  00000000  00000000  000002d8  2**0
                  CONTENTS, READONLY, DEBUGGING
  4 .debug_info   000002d0  00000000  00000000  00000313  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_abbrev 0000013f  00000000  00000000  000005e3  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_line   00000244  00000000  00000000  00000722  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_frame  00000030  00000000  00000000  00000968  2**2
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_str    0000013d  00000000  00000000  00000998  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_loc    000000e1  00000000  00000000  00000ad5  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_ranges 000000a8  00000000  00000000  00000bb6  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 72 00 	jmp	0xe4	; 0xe4 <__ctors_end>
   4:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
   8:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
   c:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  10:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  14:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  18:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  1c:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  20:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  24:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  28:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  2c:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  30:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  34:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  38:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  3c:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  40:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  44:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  48:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  4c:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  50:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  54:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  58:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  5c:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  60:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  64:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  68:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  6c:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  70:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  74:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  78:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  7c:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  80:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  84:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  88:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  8c:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  90:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  94:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  98:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  9c:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  a0:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  a4:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  a8:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  ac:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  b0:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  b4:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  b8:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  bc:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  c0:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  c4:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  c8:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  cc:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  d0:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  d4:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  d8:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  dc:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  e0:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>

000000e4 <__ctors_end>:
  e4:	11 24       	eor	r1, r1
  e6:	1f be       	out	0x3f, r1	; 63
  e8:	cf ef       	ldi	r28, 0xFF	; 255
  ea:	d1 e2       	ldi	r29, 0x21	; 33
  ec:	de bf       	out	0x3e, r29	; 62
  ee:	cd bf       	out	0x3d, r28	; 61
  f0:	00 e0       	ldi	r16, 0x00	; 0
  f2:	0c bf       	out	0x3c, r16	; 60

000000f4 <__do_copy_data>:
  f4:	12 e0       	ldi	r17, 0x02	; 2
  f6:	a0 e0       	ldi	r26, 0x00	; 0
  f8:	b2 e0       	ldi	r27, 0x02	; 2
  fa:	e4 e2       	ldi	r30, 0x24	; 36
  fc:	f2 e0       	ldi	r31, 0x02	; 2
  fe:	00 e0       	ldi	r16, 0x00	; 0
 100:	0b bf       	out	0x3b, r16	; 59
 102:	02 c0       	rjmp	.+4      	; 0x108 <__do_copy_data+0x14>
 104:	07 90       	elpm	r0, Z+
 106:	0d 92       	st	X+, r0
 108:	a0 30       	cpi	r26, 0x00	; 0
 10a:	b1 07       	cpc	r27, r17
 10c:	d9 f7       	brne	.-10     	; 0x104 <__do_copy_data+0x10>

0000010e <__do_clear_bss>:
 10e:	12 e0       	ldi	r17, 0x02	; 2
 110:	a0 e0       	ldi	r26, 0x00	; 0
 112:	b2 e0       	ldi	r27, 0x02	; 2
 114:	01 c0       	rjmp	.+2      	; 0x118 <.do_clear_bss_start>

00000116 <.do_clear_bss_loop>:
 116:	1d 92       	st	X+, r1

00000118 <.do_clear_bss_start>:
 118:	a1 30       	cpi	r26, 0x01	; 1
 11a:	b1 07       	cpc	r27, r17
 11c:	e1 f7       	brne	.-8      	; 0x116 <.do_clear_bss_loop>
 11e:	0e 94 a1 00 	call	0x142	; 0x142 <main>
 122:	0c 94 10 01 	jmp	0x220	; 0x220 <_exit>

00000126 <__bad_interrupt>:
 126:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

0000012a <FAST_PWM_init>:


void FAST_PWM_init(void){


    TCCR0A |= (1<<WGM00) | (1<<WGM01) | (1<<COM0A1); //fast pwm->0xFF top y como no invertido
 12a:	84 b5       	in	r24, 0x24	; 36
 12c:	83 68       	ori	r24, 0x83	; 131
 12e:	84 bd       	out	0x24, r24	; 36

    TCCR0A &= ~(1<<COM0A0);
 130:	84 b5       	in	r24, 0x24	; 36
 132:	8f 7b       	andi	r24, 0xBF	; 191
 134:	84 bd       	out	0x24, r24	; 36
    */

    //EL EJERCICO pide controlar el burillo dde un LED como el que hicmos con
    //CTC y PORTx pero ahora si con lo que es PWM

    TCCR0B |= (1<<CS01) | (1<<CS00);
 136:	85 b5       	in	r24, 0x25	; 37
 138:	83 60       	ori	r24, 0x03	; 3
 13a:	85 bd       	out	0x25, r24	; 37
    TCNT0=0;
 13c:	16 bc       	out	0x26, r1	; 38
    //TIMSK0 |= (1<<TOIE0);
    //sei();

    OCR0A=0;
 13e:	17 bc       	out	0x27, r1	; 39



}
 140:	08 95       	ret

00000142 <main>:
{

    //para que el valor del PWM se vea reflejado en la salida es necesario ponera OC0A o OC0B
    //como salida, OC0A -> PB7 ya integrago

    DDRB |=1<<PB7;
 142:	27 9a       	sbi	0x04, 7	; 4
    FAST_PWM_init();
 144:	0e 94 95 00 	call	0x12a	; 0x12a <FAST_PWM_init>
 148:	20 e0       	ldi	r18, 0x00	; 0
    milliseconds can be achieved.
 */
void
_delay_loop_2(uint16_t __count)
{
	__asm__ volatile (
 14a:	69 e1       	ldi	r22, 0x19	; 25
 14c:	70 e0       	ldi	r23, 0x00	; 0

        //OCR0A =0;

        for(uint8_t ctn = 0 ; ctn < 255 ; ctn++){

            OCR0A=ctn;
 14e:	44 ec       	ldi	r20, 0xC4	; 196
 150:	59 e0       	ldi	r21, 0x09	; 9
 152:	05 c0       	rjmp	.+10     	; 0x15e <main+0x1c>
 154:	27 bd       	out	0x27, r18	; 39
 156:	ca 01       	movw	r24, r20
 158:	01 97       	sbiw	r24, 0x01	; 1
 15a:	f1 f7       	brne	.-4      	; 0x158 <main+0x16>

    while(1){

        //OCR0A =0;

        for(uint8_t ctn = 0 ; ctn < 255 ; ctn++){
 15c:	2f 5f       	subi	r18, 0xFF	; 255
 15e:	2f 3f       	cpi	r18, 0xFF	; 255
 160:	c9 f7       	brne	.-14     	; 0x154 <main+0x12>
 162:	88 e8       	ldi	r24, 0x88	; 136
 164:	93 e1       	ldi	r25, 0x13	; 19
 166:	fb 01       	movw	r30, r22
 168:	31 97       	sbiw	r30, 0x01	; 1
 16a:	f1 f7       	brne	.-4      	; 0x168 <main+0x26>
		__ticks = (uint16_t) (__ms * 10.0);
		while(__ticks)
		{
			// wait 1/10 ms
			_delay_loop_2(((F_CPU) / 4e3) / 10);
			__ticks --;
 16c:	01 97       	sbiw	r24, 0x01	; 1
		__ticks = 1;
	else if (__tmp > 65535)
	{
		//	__ticks = requested delay in 1/10 ms
		__ticks = (uint16_t) (__ms * 10.0);
		while(__ticks)
 16e:	d9 f7       	brne	.-10     	; 0x166 <main+0x24>
 170:	2f ef       	ldi	r18, 0xFF	; 255
        _delay_ms(500);

        //OCR0A=0xFF;

        for(uint8_t ctn = 255; ctn >0 ; ctn-- ){
            OCR0A=ctn;
 172:	27 bd       	out	0x27, r18	; 39
 174:	ca 01       	movw	r24, r20
 176:	01 97       	sbiw	r24, 0x01	; 1
 178:	f1 f7       	brne	.-4      	; 0x176 <main+0x34>

        _delay_ms(500);

        //OCR0A=0xFF;

        for(uint8_t ctn = 255; ctn >0 ; ctn-- ){
 17a:	21 50       	subi	r18, 0x01	; 1
 17c:	d1 f7       	brne	.-12     	; 0x172 <main+0x30>
 17e:	88 e8       	ldi	r24, 0x88	; 136
 180:	93 e1       	ldi	r25, 0x13	; 19
 182:	fb 01       	movw	r30, r22
 184:	31 97       	sbiw	r30, 0x01	; 1
 186:	f1 f7       	brne	.-4      	; 0x184 <main+0x42>
		{
			// wait 1/10 ms
			_delay_loop_2(((F_CPU) / 4e3) / 10);
			__ticks --;
 188:	01 97       	sbiw	r24, 0x01	; 1
		__ticks = 1;
	else if (__tmp > 65535)
	{
		//	__ticks = requested delay in 1/10 ms
		__ticks = (uint16_t) (__ms * 10.0);
		while(__ticks)
 18a:	d9 f7       	brne	.-10     	; 0x182 <main+0x40>
 18c:	20 e0       	ldi	r18, 0x00	; 0
 18e:	e2 cf       	rjmp	.-60     	; 0x154 <main+0x12>

00000190 <delay_103us>:


delay_103us:


	nop
 190:	00 00       	nop
	nop
 192:	00 00       	nop


	ldi r22,5
 194:	65 e0       	ldi	r22, 0x05	; 5
	ldi r21, 7
 196:	57 e0       	ldi	r21, 0x07	; 7

00000198 <nxt0>:

nxt0:
	nop
 198:	00 00       	nop
	nop
 19a:	00 00       	nop
	nop
 19c:	00 00       	nop
	ldi r20, 8
 19e:	48 e0       	ldi	r20, 0x08	; 8

000001a0 <nxt1>:


nxt1:
	dec r21
 1a0:	5a 95       	dec	r21
	nop
 1a2:	00 00       	nop
	nop
 1a4:	00 00       	nop
	brne nxt1
 1a6:	e1 f7       	brne	.-8      	; 0x1a0 <nxt1>

000001a8 <nxt2>:

nxt2:
	ldi r21,7
 1a8:	57 e0       	ldi	r21, 0x07	; 7
	nop
 1aa:	00 00       	nop
	nop
 1ac:	00 00       	nop
	dec r20
 1ae:	4a 95       	dec	r20
	brne nxt1
 1b0:	b9 f7       	brne	.-18     	; 0x1a0 <nxt1>

	dec r22
 1b2:	6a 95       	dec	r22
	nop
 1b4:	00 00       	nop
	brne nxt0
 1b6:	81 f7       	brne	.-32     	; 0x198 <nxt0>

	ret
 1b8:	08 95       	ret

000001ba <delay1S>:


delay1S:

ldi r20, 241;
 1ba:	41 ef       	ldi	r20, 0xF1	; 241
	...

000001be <nxt_S>:
	nop				;1
		nxt_S: ldi r21, 144;  		/x
 1be:	50 e9       	ldi	r21, 0x90	; 144
		nop;						/x
 1c0:	00 00       	nop
		nop;						/x
 1c2:	00 00       	nop
	...

000001c6 <nxt2_S>:
		nop;						/x
			nxt2_S:ldi r22, 152 ; 	/xy
 1c6:	68 e9       	ldi	r22, 0x98	; 152
			nop;					/xy
 1c8:	00 00       	nop
	...

000001cc <nxt3_S>:
			nop;					/xy
				nxt3_S:dec r22; 	/xyz
 1cc:	6a 95       	dec	r22
				brne nxt3_S;	 	/xy(2z-1)
 1ce:	f1 f7       	brne	.-4      	; 0x1cc <nxt3_S>
			dec r21; 				/xy
 1d0:	5a 95       	dec	r21
			brne nxt2_S;	 		/x(2y-1)
 1d2:	c9 f7       	brne	.-14     	; 0x1c6 <nxt2_S>
		dec r20;	 				/x
 1d4:	4a 95       	dec	r20
		brne nxt_S;		 			/2x-1
 1d6:	99 f7       	brne	.-26     	; 0x1be <nxt_S>


	ret
 1d8:	08 95       	ret

000001da <delay>:
delay:

	; en este tendre que hacer muchos descuentos por esto de
	;cunado sea 0 y  lo demas

	cpi r24, 0x00 ; 1
 1da:	80 30       	cpi	r24, 0x00	; 0
	breq final ;2 - 1
 1dc:	49 f0       	breq	.+18     	; 0x1f0 <final>

	cpi r24, 0x01
 1de:	81 30       	cpi	r24, 0x01	; 1
	breq un_mSeg; si r24 es 1 ms entonces ira a una subrutina la cual durara
 1e0:	41 f0       	breq	.+16     	; 0x1f2 <un_mSeg>

000001e2 <ciclo>:
	;dira 1ms segun lo que se mando por parametro


	ciclo:

		call delay_general
 1e2:	0e 94 05 01 	call	0x20a	; 0x20a <delay_general>

		sbiw r24, 1 ; 2
 1e6:	01 97       	sbiw	r24, 0x01	; 1

		cpi r24, 0x01 ;1
 1e8:	81 30       	cpi	r24, 0x01	; 1
		brne ciclo ; 2 - 1
 1ea:	d9 f7       	brne	.-10     	; 0x1e2 <ciclo>

		cpi r24,0x01
 1ec:	81 30       	cpi	r24, 0x01	; 1
		breq un_mSeg ; se cumple siempre
 1ee:	09 f0       	breq	.+2      	; 0x1f2 <un_mSeg>

000001f0 <final>:


final:
	; agrego un nop porque al final

	ret
 1f0:	08 95       	ret

000001f2 <un_mSeg>:
	; jmp -> 3 ciclos

	;usaremos de igual r16-r17-r18


	ldi r16,2 ; 1
 1f2:	02 e0       	ldi	r16, 0x02	; 2

000001f4 <ciclo0_1mS>:
	ciclo0_1mS:
		ldi r17,11 ; 1x
 1f4:	1b e0       	ldi	r17, 0x0B	; 11
	...

000001f8 <ciclo1_1mS>:
		nop ; 1x

		ciclo1_1mS:
			ldi r18, 241 ; 1xy
 1f8:	21 ef       	ldi	r18, 0xF1	; 241

000001fa <ciclo2_1mS>:

			ciclo2_1mS:
				dec r18 ; 1xyz
 1fa:	2a 95       	dec	r18
				brne ciclo2_1mS ; xy(2z-1)
 1fc:	f1 f7       	brne	.-4      	; 0x1fa <ciclo2_1mS>

			dec r17 ; 1xy
 1fe:	1a 95       	dec	r17
			brne ciclo1_1mS ;x(2y-1)
 200:	d9 f7       	brne	.-10     	; 0x1f8 <ciclo1_1mS>

		dec r16 ; 1x
 202:	0a 95       	dec	r16
		brne ciclo0_1mS ; (2x-1)
 204:	b9 f7       	brne	.-18     	; 0x1f4 <ciclo0_1mS>

	jmp final
 206:	0c 94 f8 00 	jmp	0x1f0	; 0x1f0 <final>

0000020a <delay_general>:

	; este no va a durar exactamento delo 16,000 porque va a contar
	;en su ciclo las comparaciones fuera y al parecer tan solo tendra
	;en el ultimo que le faltaria 1 de la comparacion que no es correcta

	ldi r16, 115 ; 1
 20a:	03 e7       	ldi	r16, 0x73	; 115

0000020c <ciclo_0>:

	ciclo_0:
		ldi r17, 1 ; 1x
 20c:	11 e0       	ldi	r17, 0x01	; 1
	...

00000210 <ciclo_1>:
		nop

		ciclo_1:

			ldi r18, 44 ; 1xy
 210:	2c e2       	ldi	r18, 0x2C	; 44

00000212 <ciclo_2>:
			ciclo_2:
				dec r18 ; 1zxy
 212:	2a 95       	dec	r18
				brne ciclo_2 ; xy(2z-1)
 214:	f1 f7       	brne	.-4      	; 0x212 <ciclo_2>

			dec r17 ; 1xy
 216:	1a 95       	dec	r17
			brne ciclo_1 ;x(2y-1)
 218:	d9 f7       	brne	.-10     	; 0x210 <ciclo_1>

		dec r16 ; 1x
 21a:	0a 95       	dec	r16
		brne ciclo_0 ;(2x-1)
 21c:	b9 f7       	brne	.-18     	; 0x20c <ciclo_0>
	ret
 21e:	08 95       	ret

00000220 <_exit>:
 220:	f8 94       	cli

00000222 <__stop_program>:
 222:	ff cf       	rjmp	.-2      	; 0x222 <__stop_program>
