Fitter report for DE2_TOP
Wed Aug 09 11:41:27 2006
Version 5.0 Build 148 04/26/2005 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Device Options
  5. Fitter Equations
  6. Pin-Out File
  7. Fitter Resource Usage Summary
  8. Input Pins
  9. Output Pins
 10. Bidir Pins
 11. I/O Bank Usage
 12. All Package Pins
 13. PLL Summary
 14. PLL Usage
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Interconnect Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2005 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic       
functions, and any output files any of the foregoing           
(including device programming or simulation files), and any    
associated documentation or information are expressly subject  
to the terms and conditions of the Altera Program License      
Subscription Agreement, Altera MegaCore Function License       
Agreement, or other applicable license agreement, including,   
without limitation, that your use is for the sole purpose of   
programming logic devices manufactured by Altera and sold by   
Altera or its authorized distributors.  Please refer to the    
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+------------------------------------+-----------------------------------------+
; Fitter Status                      ; Successful - Wed Aug 09 11:41:27 2006   ;
; Quartus II Version                 ; 5.0 Build 148 04/26/2005 SJ Web Edition ;
; Revision Name                      ; DE2_TOP                                 ;
; Top-level Entity Name              ; DE2_TOP                                 ;
; Family                             ; Cyclone II                              ;
; Device                             ; EP2C35F672C6                            ;
; Timing Models                      ; Preliminary                             ;
; Total logic elements               ; 276 / 33,216 ( < 1 % )                  ;
; Total pins                         ; 423 / 475 ( 89 % )                      ;
; Total virtual pins                 ; 0                                       ;
; Total memory bits                  ; 30,720 / 483,840 ( 6 % )                ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                          ;
; Total PLLs                         ; 1 / 4 ( 25 % )                          ;
+------------------------------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                  ;
+------------------------------------------------+--------------------------------+--------------------------------+
; Option                                         ; Setting                        ; Default Value                  ;
+------------------------------------------------+--------------------------------+--------------------------------+
; Device                                         ; EP2C35F672C6                   ;                                ;
; Use smart compilation                          ; Off                            ; Off                            ;
; Placement Effort Multiplier                    ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                       ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                           ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                    ; Off                            ; Off                            ;
; Optimize Timing                                ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing     ; On                             ; On                             ;
; Limit to One Fitting Attempt                   ; Off                            ; Off                            ;
; Final Placement Optimizations                  ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                  ; 1                              ; 1                              ;
; PCI I/O                                        ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                          ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                      ; Off                            ; Off                            ;
; Auto Global Memory Control Signals             ; Off                            ; Off                            ;
; Auto Packed Registers -- Stratix II/Cyclone II ; Auto                           ; Auto                           ;
; Auto Delay Chains                              ; On                             ; On                             ;
; Auto Merge PLLs                                ; On                             ; On                             ;
; Fitter Effort                                  ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                ; Normal                         ; Normal                         ;
; Auto Global Clock                              ; On                             ; On                             ;
; Auto Global Register Control Signals           ; On                             ; On                             ;
+------------------------------------------------+--------------------------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Fitter Device Options                                                                  ;
+----------------------------------------------+-----------------------------------------+
; Option                                       ; Setting                                 ;
+----------------------------------------------+-----------------------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                                     ;
; Enable device-wide reset (DEV_CLRn)          ; Off                                     ;
; Enable device-wide output enable (DEV_OE)    ; Off                                     ;
; Enable INIT_DONE output                      ; Off                                     ;
; Configuration scheme                         ; Active Serial                           ;
; Error detection CRC                          ; Off                                     ;
; Reserve ASDO pin after configuration.        ; As output driving an unspecified signal ;
; Reserve all unused pins                      ; As input tri-stated                     ;
; Base pin-out file on sameframe device        ; Off                                     ;
+----------------------------------------------+-----------------------------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in C:/Documents and Settings/Sam/My Documents/newvga/DE2_TOP.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Documents and Settings/Sam/My Documents/newvga/DE2_TOP.pin.


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                         ;
+---------------------------------------------+-------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                   ;
+---------------------------------------------+-------------------------------------------------------------------------+
; Total logic elements                        ; 276 / 33,216 ( < 1 % )                                                  ;
;     -- Combinational with no register       ; 185                                                                     ;
;     -- Register only                        ; 0                                                                       ;
;     -- Combinational with a register        ; 91                                                                      ;
;                                             ;                                                                         ;
; Logic element usage by number of LUT inputs ;                                                                         ;
;     -- 4 input functions                    ; 111                                                                     ;
;     -- 3 input functions                    ; 55                                                                      ;
;     -- <=2 input functions                  ; 110                                                                     ;
;     -- Register only                        ; 0                                                                       ;
;         -- Combinational cells for routing  ; 0                                                                       ;
;                                             ;                                                                         ;
; Logic elements by mode                      ;                                                                         ;
;     -- normal mode                          ; 201                                                                     ;
;     -- arithmetic mode                      ; 75                                                                      ;
;                                             ;                                                                         ;
; Total registers                             ; 91 / 33,216 ( < 1 % )                                                   ;
; Total LABs                                  ; 18 / 2,076 ( < 1 % )                                                    ;
; User inserted logic elements                ; 0                                                                       ;
; Virtual pins                                ; 0                                                                       ;
; I/O pins                                    ; 423 / 475 ( 89 % )                                                      ;
;     -- Clock pins                           ; 8 / 8 ( 100 % )                                                         ;
; Global signals                              ; 2                                                                       ;
; M4Ks                                        ; 8 / 105 ( 7 % )                                                         ;
; Total memory bits                           ; 30,720 / 483,840 ( 6 % )                                                ;
; Total RAM block bits                        ; 36,864 / 483,840 ( 7 % )                                                ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )                                                          ;
; Global clocks                               ; 2 / 16 ( 12 % )                                                         ;
; Maximum fan-out node                        ; VgaAdapter:comb_718|VgaPll:comb_4|altpll:altpll_component|_clk0~clkctrl ;
; Maximum fan-out                             ; 77                                                                      ;
; Total fan-out                               ; 1256                                                                    ;
; Average fan-out                             ; 1.56                                                                    ;
+---------------------------------------------+-------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; AUD_ADCDAT ; B5    ; 3        ; 3            ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; CLOCK_27   ; D13   ; 3        ; 31           ; 36           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; CLOCK_50   ; N2    ; 2        ; 0            ; 18           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ENET_INT   ; B21   ; 4        ; 59           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; EXT_CLOCK  ; P26   ; 6        ; 65           ; 19           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; IRDA_RXD   ; AE25  ; 6        ; 65           ; 2            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; KEY[0]     ; G26   ; 5        ; 65           ; 27           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; KEY[1]     ; N23   ; 5        ; 65           ; 20           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; KEY[2]     ; P23   ; 6        ; 65           ; 18           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; KEY[3]     ; W26   ; 6        ; 65           ; 10           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; PS2_CLK    ; D26   ; 5        ; 65           ; 31           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; PS2_DAT    ; C24   ; 5        ; 65           ; 32           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; SW[0]      ; N25   ; 5        ; 65           ; 19           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; SW[10]     ; N1    ; 2        ; 0            ; 18           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; SW[11]     ; P1    ; 1        ; 0            ; 18           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; SW[12]     ; P2    ; 1        ; 0            ; 18           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; SW[13]     ; T7    ; 1        ; 0            ; 11           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; SW[14]     ; U3    ; 1        ; 0            ; 12           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; SW[15]     ; U4    ; 1        ; 0            ; 12           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; SW[16]     ; V1    ; 1        ; 0            ; 12           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; SW[17]     ; V2    ; 1        ; 0            ; 12           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; SW[1]      ; N26   ; 5        ; 65           ; 19           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; SW[2]      ; P25   ; 6        ; 65           ; 19           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; SW[3]      ; AE14  ; 7        ; 33           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; SW[4]      ; AF14  ; 7        ; 33           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; SW[5]      ; AD13  ; 8        ; 33           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; SW[6]      ; AC13  ; 8        ; 33           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; SW[7]      ; C13   ; 3        ; 31           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; SW[8]      ; B13   ; 4        ; 31           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; SW[9]      ; A13   ; 4        ; 31           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; TCK        ; D14   ; 4        ; 33           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; TCS        ; A14   ; 4        ; 33           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; TDI        ; B14   ; 4        ; 33           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; TD_DATA[0] ; J9    ; 3        ; 5            ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; TD_DATA[1] ; E8    ; 3        ; 7            ; 36           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; TD_DATA[2] ; H8    ; 3        ; 7            ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; TD_DATA[3] ; H10   ; 3        ; 7            ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; TD_DATA[4] ; G9    ; 3        ; 7            ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; TD_DATA[5] ; F9    ; 3        ; 9            ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; TD_DATA[6] ; D7    ; 3        ; 9            ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; TD_DATA[7] ; C7    ; 3        ; 9            ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; TD_HS      ; D5    ; 3        ; 5            ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; TD_VS      ; K9    ; 3        ; 5            ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; UART_RXD   ; C25   ; 5        ; 65           ; 32           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; AUD_DACDAT    ; A4    ; 3        ; 1            ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; AUD_XCK       ; A5    ; 3        ; 3            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[0]  ; T6    ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[10] ; Y1    ; 1        ; 0            ; 9            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[11] ; V5    ; 1        ; 0            ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[1]  ; V4    ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[2]  ; V3    ; 1        ; 0            ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[3]  ; W2    ; 1        ; 0            ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[4]  ; W1    ; 1        ; 0            ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[5]  ; U6    ; 1        ; 0            ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[6]  ; U7    ; 1        ; 0            ; 10           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[7]  ; U5    ; 1        ; 0            ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[8]  ; W4    ; 1        ; 0            ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_ADDR[9]  ; W3    ; 1        ; 0            ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_BA_0     ; AE2   ; 1        ; 0            ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_BA_1     ; AE3   ; 1        ; 0            ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_CAS_N    ; AB3   ; 1        ; 0            ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_CKE      ; AA6   ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_CLK      ; AA7   ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_CS_N     ; AC3   ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_LDQM     ; AD2   ; 1        ; 0            ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_RAS_N    ; AB4   ; 1        ; 0            ; 3            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_UDQM     ; Y5    ; 1        ; 0            ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_WE_N     ; AD3   ; 1        ; 0            ; 4            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_CLK      ; B24   ; 5        ; 65           ; 32           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_CMD      ; A21   ; 4        ; 59           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_CS_N     ; A23   ; 4        ; 61           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_RD_N     ; A22   ; 4        ; 61           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_RST_N    ; B23   ; 4        ; 61           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_WR_N     ; B22   ; 4        ; 61           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[0]    ; AC18  ; 7        ; 48           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[10]   ; AE17  ; 7        ; 44           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[11]   ; AF17  ; 7        ; 44           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[12]   ; W16   ; 7        ; 42           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[13]   ; W15   ; 7        ; 42           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[14]   ; AC16  ; 7        ; 42           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[15]   ; AD16  ; 7        ; 42           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[16]   ; AE16  ; 7        ; 40           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[17]   ; AC15  ; 7        ; 40           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[18]   ; AB15  ; 7        ; 40           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[19]   ; AA15  ; 7        ; 40           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[1]    ; AB18  ; 7        ; 48           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[2]    ; AE19  ; 7        ; 48           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[3]    ; AF19  ; 7        ; 48           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[4]    ; AE18  ; 7        ; 46           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[5]    ; AF18  ; 7        ; 46           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[6]    ; Y16   ; 7        ; 46           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[7]    ; AA16  ; 7        ; 46           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[8]    ; AD17  ; 7        ; 44           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_ADDR[9]    ; AC17  ; 7        ; 44           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_CE_N       ; V17   ; 7        ; 50           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_OE_N       ; W17   ; 7        ; 50           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_RST_N      ; AA18  ; 7        ; 50           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_WE_N       ; AA17  ; 7        ; 50           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX0[0]       ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX0[1]       ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX0[2]       ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX0[3]       ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX0[4]       ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX0[5]       ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX0[6]       ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX1[0]       ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX1[1]       ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX1[2]       ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX1[3]       ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX1[4]       ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX1[5]       ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX1[6]       ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX2[0]       ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX2[1]       ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX2[2]       ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX2[3]       ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX2[4]       ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX2[5]       ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX2[6]       ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX3[0]       ; Y23   ; 6        ; 65           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX3[1]       ; AA25  ; 6        ; 65           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX3[2]       ; AA26  ; 6        ; 65           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX3[3]       ; Y26   ; 6        ; 65           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX3[4]       ; Y25   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX3[5]       ; U22   ; 6        ; 65           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX3[6]       ; W24   ; 6        ; 65           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX4[0]       ; U9    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX4[1]       ; U1    ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX4[2]       ; U2    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX4[3]       ; T4    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX4[4]       ; R7    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX4[5]       ; R6    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX4[6]       ; T3    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX5[0]       ; T2    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX5[1]       ; P6    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX5[2]       ; P7    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX5[3]       ; T9    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX5[4]       ; R5    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX5[5]       ; R4    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX5[6]       ; R3    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX6[0]       ; R2    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX6[1]       ; P4    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX6[2]       ; P3    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX6[3]       ; M2    ; 2        ; 0            ; 23           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX6[4]       ; M3    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX6[5]       ; M5    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX6[6]       ; M4    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX7[0]       ; L3    ; 2        ; 0            ; 24           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX7[1]       ; L2    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX7[2]       ; L9    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX7[3]       ; L6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX7[4]       ; L7    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX7[5]       ; P9    ; 2        ; 0            ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; HEX7[6]       ; N9    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; I2C_SCLK      ; A6    ; 3        ; 3            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; IRDA_TXD      ; AE24  ; 6        ; 65           ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_BLON      ; K2    ; 2        ; 0            ; 25           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_EN        ; K3    ; 2        ; 0            ; 26           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_ON        ; L4    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_RS        ; K1    ; 2        ; 0            ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_RW        ; K4    ; 2        ; 0            ; 26           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[0]       ; AE22  ; 7        ; 59           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[1]       ; AF22  ; 7        ; 59           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[2]       ; W19   ; 7        ; 59           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[3]       ; V18   ; 7        ; 59           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[4]       ; U18   ; 7        ; 57           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[5]       ; U17   ; 7        ; 57           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[6]       ; AA20  ; 7        ; 57           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[7]       ; Y18   ; 7        ; 57           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDG[8]       ; Y12   ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[0]       ; AE23  ; 7        ; 63           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[10]      ; AA13  ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[11]      ; AC14  ; 7        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[12]      ; AD15  ; 7        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[13]      ; AE15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[14]      ; AF13  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[15]      ; AE13  ; 8        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[16]      ; AE12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[17]      ; AD12  ; 8        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[1]       ; AF23  ; 7        ; 63           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[2]       ; AB21  ; 7        ; 63           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[3]       ; AC22  ; 7        ; 63           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[4]       ; AD22  ; 7        ; 61           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[5]       ; AD23  ; 7        ; 61           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[6]       ; AD21  ; 7        ; 61           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[7]       ; AC21  ; 7        ; 61           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[8]       ; AA14  ; 7        ; 37           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDR[9]       ; Y13   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_ADDR[0]   ; K7    ; 2        ; 0            ; 29           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_ADDR[1]   ; F2    ; 2        ; 0            ; 28           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_CS_N      ; F1    ; 2        ; 0            ; 28           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_DACK0_N   ; C2    ; 2        ; 0            ; 33           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_DACK1_N   ; B2    ; 2        ; 0            ; 34           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_DREQ0     ; F6    ; 2        ; 0            ; 33           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_DREQ1     ; E5    ; 2        ; 0            ; 34           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_FSPEED    ; F3    ; 2        ; 0            ; 32           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_INT0      ; B3    ; 2        ; 0            ; 34           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_INT1      ; C3    ; 2        ; 0            ; 33           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_LSPEED    ; G6    ; 2        ; 0            ; 33           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_RD_N      ; G2    ; 2        ; 0            ; 28           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_RST_N     ; G5    ; 2        ; 0            ; 33           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_WR_N      ; G1    ; 2        ; 0            ; 28           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SD_CLK        ; AD25  ; 6        ; 65           ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[0]  ; AE4   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[10] ; V10   ; 8        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[11] ; V9    ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[12] ; AC7   ; 8        ; 7            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[13] ; W8    ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[14] ; W10   ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[15] ; Y10   ; 8        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[16] ; AB8   ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[17] ; AC8   ; 8        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[1]  ; AF4   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[2]  ; AC5   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[3]  ; AC6   ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[4]  ; AD4   ; 8        ; 3            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[5]  ; AD5   ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[6]  ; AE5   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[7]  ; AF5   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[8]  ; AD6   ; 8        ; 5            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_ADDR[9]  ; AD7   ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_CE_N     ; AC11  ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_LB_N     ; AE9   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_OE_N     ; AD10  ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_UB_N     ; AF9   ; 8        ; 22           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_WE_N     ; AE10  ; 8        ; 24           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; TDO           ; F14   ; 4        ; 35           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; TD_RESET      ; C4    ; 3        ; 5            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; UART_TXD      ; B25   ; 5        ; 65           ; 32           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_BLANK     ; D6    ; 3        ; 11           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_B[0]      ; J13   ; 3        ; 24           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_B[1]      ; J14   ; 3        ; 24           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_B[2]      ; F12   ; 3        ; 27           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_B[3]      ; G12   ; 3        ; 27           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_B[4]      ; J10   ; 3        ; 27           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_B[5]      ; J11   ; 3        ; 27           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_B[6]      ; C11   ; 3        ; 29           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_B[7]      ; B11   ; 3        ; 29           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_B[8]      ; C12   ; 3        ; 29           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_B[9]      ; B12   ; 3        ; 29           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_CLK       ; B8    ; 3        ; 16           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_G[0]      ; B9    ; 3        ; 20           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_G[1]      ; A9    ; 3        ; 20           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_G[2]      ; C10   ; 3        ; 20           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_G[3]      ; D10   ; 3        ; 20           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_G[4]      ; B10   ; 3        ; 22           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_G[5]      ; A10   ; 3        ; 22           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_G[6]      ; G11   ; 3        ; 22           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_G[7]      ; D11   ; 3        ; 22           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_G[8]      ; E12   ; 3        ; 24           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_G[9]      ; D12   ; 3        ; 24           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_HS        ; A7    ; 3        ; 11           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_R[0]      ; C8    ; 3        ; 14           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_R[1]      ; F10   ; 3        ; 14           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_R[2]      ; G10   ; 3        ; 14           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_R[3]      ; D9    ; 3        ; 16           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_R[4]      ; C9    ; 3        ; 16           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_R[5]      ; A8    ; 3        ; 16           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_R[6]      ; H11   ; 3        ; 18           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_R[7]      ; H12   ; 3        ; 18           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_R[8]      ; F11   ; 3        ; 18           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_R[9]      ; E10   ; 3        ; 18           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_SYNC      ; B7    ; 3        ; 11           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; VGA_VS        ; D8    ; 3        ; 14           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                            ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; AUD_ADCLRCK   ; C5    ; 3        ; 1            ; 36           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; AUD_BCLK      ; B4    ; 3        ; 1            ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; AUD_DACLRCK   ; C6    ; 3        ; 1            ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[0]    ; V6    ; 1        ; 0            ; 8            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[10]   ; AB1   ; 1        ; 0            ; 6            ; 3           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[11]   ; AA4   ; 1        ; 0            ; 5            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[12]   ; AA3   ; 1        ; 0            ; 5            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[13]   ; AC2   ; 1        ; 0            ; 5            ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[14]   ; AC1   ; 1        ; 0            ; 5            ; 3           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[15]   ; AA5   ; 1        ; 0            ; 4            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[1]    ; AA2   ; 1        ; 0            ; 8            ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[2]    ; AA1   ; 1        ; 0            ; 8            ; 3           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[3]    ; Y3    ; 1        ; 0            ; 7            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[4]    ; Y4    ; 1        ; 0            ; 7            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[5]    ; R8    ; 1        ; 0            ; 7            ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[6]    ; T8    ; 1        ; 0            ; 7            ; 3           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[7]    ; V7    ; 1        ; 0            ; 6            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[8]    ; W6    ; 1        ; 0            ; 6            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; DRAM_DQ[9]    ; AB2   ; 1        ; 0            ; 6            ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_DATA[0]  ; D17   ; 4        ; 46           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_DATA[10] ; C19   ; 4        ; 53           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_DATA[11] ; D19   ; 4        ; 53           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_DATA[12] ; B19   ; 4        ; 53           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_DATA[13] ; A19   ; 4        ; 53           ; 36           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_DATA[14] ; E18   ; 4        ; 50           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_DATA[15] ; D18   ; 4        ; 50           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_DATA[1]  ; C17   ; 4        ; 46           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_DATA[2]  ; B18   ; 4        ; 46           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_DATA[3]  ; A18   ; 4        ; 46           ; 36           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_DATA[4]  ; B17   ; 4        ; 42           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_DATA[5]  ; A17   ; 4        ; 42           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_DATA[6]  ; B16   ; 4        ; 37           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_DATA[7]  ; B15   ; 4        ; 37           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_DATA[8]  ; B20   ; 4        ; 55           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; ENET_DATA[9]  ; A20   ; 4        ; 55           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_DQ[0]      ; AD19  ; 7        ; 53           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_DQ[1]      ; AC19  ; 7        ; 53           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_DQ[2]      ; AF20  ; 7        ; 53           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_DQ[3]      ; AE20  ; 7        ; 53           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_DQ[4]      ; AB20  ; 7        ; 55           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_DQ[5]      ; AC20  ; 7        ; 55           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_DQ[6]      ; AF21  ; 7        ; 55           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FL_DQ[7]      ; AE21  ; 7        ; 55           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[0]     ; D25   ; 5        ; 65           ; 31           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[10]    ; N18   ; 5        ; 65           ; 29           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[11]    ; P18   ; 5        ; 65           ; 29           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[12]    ; G23   ; 5        ; 65           ; 28           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[13]    ; G24   ; 5        ; 65           ; 28           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[14]    ; K22   ; 5        ; 65           ; 28           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[15]    ; G25   ; 5        ; 65           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[16]    ; H23   ; 5        ; 65           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[17]    ; H24   ; 5        ; 65           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[18]    ; J23   ; 5        ; 65           ; 26           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[19]    ; J24   ; 5        ; 65           ; 26           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[1]     ; J22   ; 5        ; 65           ; 31           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[20]    ; H25   ; 5        ; 65           ; 26           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[21]    ; H26   ; 5        ; 65           ; 26           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[22]    ; H19   ; 5        ; 65           ; 26           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[23]    ; K18   ; 5        ; 65           ; 25           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[24]    ; K19   ; 5        ; 65           ; 25           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[25]    ; K21   ; 5        ; 65           ; 25           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[26]    ; K23   ; 5        ; 65           ; 25           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[27]    ; K24   ; 5        ; 65           ; 25           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[28]    ; L21   ; 5        ; 65           ; 24           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[29]    ; L20   ; 5        ; 65           ; 24           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[2]     ; E26   ; 5        ; 65           ; 31           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[30]    ; J25   ; 5        ; 65           ; 24           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[31]    ; J26   ; 5        ; 65           ; 24           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[32]    ; L23   ; 5        ; 65           ; 23           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[33]    ; L24   ; 5        ; 65           ; 23           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[34]    ; L25   ; 5        ; 65           ; 23           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[35]    ; L19   ; 5        ; 65           ; 23           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[3]     ; E25   ; 5        ; 65           ; 31           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[4]     ; F24   ; 5        ; 65           ; 30           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[5]     ; F23   ; 5        ; 65           ; 30           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[6]     ; J21   ; 5        ; 65           ; 30           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[7]     ; J20   ; 5        ; 65           ; 30           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[8]     ; F25   ; 5        ; 65           ; 29           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_0[9]     ; F26   ; 5        ; 65           ; 29           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[0]     ; K25   ; 5        ; 65           ; 22           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[10]    ; N24   ; 5        ; 65           ; 20           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[11]    ; P24   ; 6        ; 65           ; 18           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[12]    ; R25   ; 6        ; 65           ; 17           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[13]    ; R24   ; 6        ; 65           ; 17           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[14]    ; R20   ; 6        ; 65           ; 16           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[15]    ; T22   ; 6        ; 65           ; 16           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[16]    ; T23   ; 6        ; 65           ; 16           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[17]    ; T24   ; 6        ; 65           ; 15           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[18]    ; T25   ; 6        ; 65           ; 15           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[19]    ; T18   ; 6        ; 65           ; 14           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[1]     ; K26   ; 5        ; 65           ; 22           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[20]    ; T21   ; 6        ; 65           ; 14           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[21]    ; T20   ; 6        ; 65           ; 14           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[22]    ; U26   ; 6        ; 65           ; 13           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[23]    ; U25   ; 6        ; 65           ; 13           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[24]    ; U23   ; 6        ; 65           ; 13           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[25]    ; U24   ; 6        ; 65           ; 13           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[26]    ; R19   ; 6        ; 65           ; 12           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[27]    ; T19   ; 6        ; 65           ; 12           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[28]    ; U20   ; 6        ; 65           ; 12           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[29]    ; U21   ; 6        ; 65           ; 11           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[2]     ; M22   ; 5        ; 65           ; 22           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[30]    ; V26   ; 6        ; 65           ; 11           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[31]    ; V25   ; 6        ; 65           ; 11           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[32]    ; V24   ; 6        ; 65           ; 10           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[33]    ; V23   ; 6        ; 65           ; 10           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[34]    ; W25   ; 6        ; 65           ; 10           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[35]    ; W23   ; 6        ; 65           ; 9            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[3]     ; M23   ; 5        ; 65           ; 22           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[4]     ; M19   ; 5        ; 65           ; 21           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[5]     ; M20   ; 5        ; 65           ; 21           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[6]     ; N20   ; 5        ; 65           ; 21           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[7]     ; M21   ; 5        ; 65           ; 21           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[8]     ; M24   ; 5        ; 65           ; 20           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO_1[9]     ; M25   ; 5        ; 65           ; 20           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; I2C_SDAT      ; B6    ; 3        ; 3            ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_DATA[0]   ; J1    ; 2        ; 0            ; 26           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_DATA[1]   ; J2    ; 2        ; 0            ; 26           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_DATA[2]   ; H1    ; 2        ; 0            ; 27           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_DATA[3]   ; H2    ; 2        ; 0            ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_DATA[4]   ; J4    ; 2        ; 0            ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_DATA[5]   ; J3    ; 2        ; 0            ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_DATA[6]   ; H4    ; 2        ; 0            ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; LCD_DATA[7]   ; H3    ; 2        ; 0            ; 28           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_DATA[0]   ; F4    ; 2        ; 0            ; 32           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_DATA[10]  ; K6    ; 2        ; 0            ; 30           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_DATA[11]  ; K5    ; 2        ; 0            ; 30           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_DATA[12]  ; G4    ; 2        ; 0            ; 30           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_DATA[13]  ; G3    ; 2        ; 0            ; 29           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_DATA[14]  ; J6    ; 2        ; 0            ; 29           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_DATA[15]  ; K8    ; 2        ; 0            ; 29           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_DATA[1]   ; D2    ; 2        ; 0            ; 32           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_DATA[2]   ; D1    ; 2        ; 0            ; 32           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_DATA[3]   ; F7    ; 2        ; 0            ; 32           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_DATA[4]   ; J5    ; 2        ; 0            ; 31           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_DATA[5]   ; J8    ; 2        ; 0            ; 31           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_DATA[6]   ; J7    ; 2        ; 0            ; 31           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_DATA[7]   ; H6    ; 2        ; 0            ; 31           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_DATA[8]   ; E2    ; 2        ; 0            ; 30           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; OTG_DATA[9]   ; E1    ; 2        ; 0            ; 30           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SD_CMD        ; Y21   ; 6        ; 65           ; 3            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SD_DAT        ; AD24  ; 6        ; 65           ; 2            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SD_DAT3       ; AC23  ; 6        ; 65           ; 2            ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[0]    ; AD8   ; 8        ; 9            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[10]   ; AE8   ; 8        ; 18           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[11]   ; AF8   ; 8        ; 18           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[12]   ; W11   ; 8        ; 18           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[13]   ; W12   ; 8        ; 18           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[14]   ; AC9   ; 8        ; 20           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[15]   ; AC10  ; 8        ; 20           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[1]    ; AE6   ; 8        ; 11           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[2]    ; AF6   ; 8        ; 11           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[3]    ; AA9   ; 8        ; 11           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[4]    ; AA10  ; 8        ; 14           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[5]    ; AB10  ; 8        ; 14           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[6]    ; AA11  ; 8        ; 14           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[7]    ; Y11   ; 8        ; 16           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[8]    ; AE7   ; 8        ; 16           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SRAM_DQ[9]    ; AF7   ; 8        ; 16           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 62 / 64 ( 96 % )  ; 3.3V          ; --           ;
; 2        ; 58 / 59 ( 98 % )  ; 3.3V          ; --           ;
; 3        ; 56 / 56 ( 100 % ) ; 3.3V          ; --           ;
; 4        ; 28 / 58 ( 48 % )  ; 3.3V          ; --           ;
; 5        ; 56 / 65 ( 86 % )  ; 3.3V          ; --           ;
; 6        ; 56 / 59 ( 94 % )  ; 3.3V          ; --           ;
; 7        ; 56 / 58 ( 96 % )  ; 3.3V          ; --           ;
; 8        ; 53 / 56 ( 94 % )  ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                   ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+
; A2       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; A3       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ;
; A4       ; 484        ; 3        ; AUD_DACDAT     ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; A5       ; 482        ; 3        ; AUD_XCK        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; A6       ; 479        ; 3        ; I2C_SCLK       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; A7       ; 465        ; 3        ; VGA_HS         ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; A8       ; 457        ; 3        ; VGA_R[5]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; A9       ; 451        ; 3        ; VGA_G[1]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; A10      ; 447        ; 3        ; VGA_G[5]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; A11      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ;
; A12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; A13      ; 430        ; 4        ; SW[9]          ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; A14      ; 427        ; 4        ; TCS            ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; A15      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; A16      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ;
; A17      ; 412        ; 4        ; ENET_DATA[5]   ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; A18      ; 406        ; 4        ; ENET_DATA[3]   ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; A19      ; 394        ; 4        ; ENET_DATA[13]  ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; A20      ; 390        ; 4        ; ENET_DATA[9]   ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; A21      ; 382        ; 4        ; ENET_CMD       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; A22      ; 379        ; 4        ; ENET_RD_N      ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; A23      ; 378        ; 4        ; ENET_CS_N      ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; A24      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ;
; A25      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; AA1      ; 107        ; 1        ; DRAM_DQ[2]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; AA2      ; 106        ; 1        ; DRAM_DQ[1]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; AA3      ; 117        ; 1        ; DRAM_DQ[12]    ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; AA4      ; 116        ; 1        ; DRAM_DQ[11]    ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; AA5      ; 120        ; 1        ; DRAM_DQ[15]    ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; AA6      ; 130        ; 1        ; DRAM_CKE       ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; AA7      ; 129        ; 1        ; DRAM_CLK       ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; AA8      ;            ;          ; VCCA_PLL1      ; power  ;              ; 1.2V    ; --         ;                 ;
; AA9      ; 152        ; 8        ; SRAM_DQ[3]     ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; AA10     ; 153        ; 8        ; SRAM_DQ[4]     ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; AA11     ; 155        ; 8        ; SRAM_DQ[6]     ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; AA12     ; 179        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ;
; AA13     ; 192        ; 7        ; LEDR[10]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AA14     ; 194        ; 7        ; LEDR[8]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AA15     ; 197        ; 7        ; FL_ADDR[19]    ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AA16     ; 209        ; 7        ; FL_ADDR[7]     ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AA17     ; 219        ; 7        ; FL_WE_N        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AA18     ; 220        ; 7        ; FL_RST_N       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AA19     ;            ;          ; VCCA_PLL4      ; power  ;              ; 1.2V    ; --         ;                 ;
; AA20     ; 230        ; 7        ; LEDG[6]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AA21     ;            ;          ; GNDG_PLL4      ; gnd    ;              ;         ; --         ;                 ;
; AA22     ;            ; 6        ; VCCIO6         ; power  ;              ; 3.3V    ; --         ;                 ;
; AA23     ; 256        ; 6        ; HEX1[5]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; AA24     ; 255        ; 6        ; HEX1[4]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; AA25     ; 266        ; 6        ; HEX3[1]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; AA26     ; 267        ; 6        ; HEX3[2]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; AB1      ; 115        ; 1        ; DRAM_DQ[10]    ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; AB2      ; 114        ; 1        ; DRAM_DQ[9]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; AB3      ; 126        ; 1        ; DRAM_CAS_N     ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; AB4      ; 127        ; 1        ; DRAM_RAS_N     ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; AB5      ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ;
; AB6      ;            ; 8        ; VCCIO8         ; power  ;              ; 3.3V    ; --         ;                 ;
; AB7      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; AB8      ; 147        ; 8        ; SRAM_ADDR[16]  ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AB9      ;            ; 8        ; VCCIO8         ; power  ;              ; 3.3V    ; --         ;                 ;
; AB10     ; 154        ; 8        ; SRAM_DQ[5]     ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; AB11     ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; AB12     ; 171        ; 8        ; HEX0[1]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AB13     ;            ; 8        ; VCCIO8         ; power  ;              ; 3.3V    ; --         ;                 ;
; AB14     ;            ; 7        ; VCCIO7         ; power  ;              ; 3.3V    ; --         ;                 ;
; AB15     ; 198        ; 7        ; FL_ADDR[18]    ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AB16     ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; AB17     ;            ; 7        ; VCCIO7         ; power  ;              ; 3.3V    ; --         ;                 ;
; AB18     ; 215        ; 7        ; FL_ADDR[1]     ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AB19     ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; AB20     ; 225        ; 7        ; FL_DQ[4]       ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; AB21     ; 242        ; 7        ; LEDR[2]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AB22     ;            ; 7        ; VCCIO7         ; power  ;              ; 3.3V    ; --         ;                 ;
; AB23     ; 258        ; 6        ; HEX2[0]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; AB24     ; 257        ; 6        ; HEX1[6]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; AB25     ; 263        ; 6        ; HEX2[5]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; AB26     ; 262        ; 6        ; HEX2[4]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; AC1      ; 119        ; 1        ; DRAM_DQ[14]    ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; AC2      ; 118        ; 1        ; DRAM_DQ[13]    ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; AC3      ; 128        ; 1        ; DRAM_CS_N      ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; AC4      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; AC5      ; 133        ; 8        ; SRAM_ADDR[2]   ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AC6      ; 134        ; 8        ; SRAM_ADDR[3]   ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AC7      ; 143        ; 8        ; SRAM_ADDR[12]  ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AC8      ; 148        ; 8        ; SRAM_ADDR[17]  ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AC9      ; 163        ; 8        ; SRAM_DQ[14]    ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; AC10     ; 164        ; 8        ; SRAM_DQ[15]    ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; AC11     ; 168        ; 8        ; SRAM_CE_N      ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AC12     ; 172        ; 8        ; HEX0[2]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AC13     ; 185        ; 8        ; SW[6]          ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; AC14     ; 191        ; 7        ; LEDR[11]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AC15     ; 199        ; 7        ; FL_ADDR[17]    ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AC16     ; 202        ; 7        ; FL_ADDR[14]    ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AC17     ; 207        ; 7        ; FL_ADDR[9]     ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AC18     ; 216        ; 7        ; FL_ADDR[0]     ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AC19     ; 222        ; 7        ; FL_DQ[1]       ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; AC20     ; 226        ; 7        ; FL_DQ[5]       ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; AC21     ; 237        ; 7        ; LEDR[7]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AC22     ; 241        ; 7        ; LEDR[3]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AC23     ; 245        ; 6        ; SD_DAT3        ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; AC24     ;            ;          ; NC             ;        ;              ;         ; --         ;                 ;
; AC25     ; 260        ; 6        ; HEX2[2]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; AC26     ; 261        ; 6        ; HEX2[3]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; AD1      ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ;
; AD2      ; 122        ; 1        ; DRAM_LDQM      ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; AD3      ; 123        ; 1        ; DRAM_WE_N      ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; AD4      ; 135        ; 8        ; SRAM_ADDR[4]   ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AD5      ; 136        ; 8        ; SRAM_ADDR[5]   ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AD6      ; 139        ; 8        ; SRAM_ADDR[8]   ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AD7      ; 140        ; 8        ; SRAM_ADDR[9]   ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AD8      ; 149        ; 8        ; SRAM_DQ[0]     ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; AD9      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; AD10     ; 167        ; 8        ; SRAM_OE_N      ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AD11     ; 173        ; 8        ; HEX0[3]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AD12     ; 181        ; 8        ; LEDR[17]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AD13     ; 186        ; 8        ; SW[5]          ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; AD14     ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; AD15     ; 190        ; 7        ; LEDR[12]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AD16     ; 201        ; 7        ; FL_ADDR[15]    ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AD17     ; 208        ; 7        ; FL_ADDR[8]     ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AD18     ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; AD19     ; 221        ; 7        ; FL_DQ[0]       ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; AD20     ;            ; 7        ; VCCIO7         ; power  ;              ; 3.3V    ; --         ;                 ;
; AD21     ; 238        ; 7        ; LEDR[6]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AD22     ; 240        ; 7        ; LEDR[4]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AD23     ; 239        ; 7        ; LEDR[5]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AD24     ; 249        ; 6        ; SD_DAT         ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; AD25     ; 248        ; 6        ; SD_CLK         ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; AD26     ;            ; 6        ; VCCIO6         ; power  ;              ; 3.3V    ; --         ;                 ;
; AE1      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; AE2      ; 124        ; 1        ; DRAM_BA_0      ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; AE3      ; 125        ; 1        ; DRAM_BA_1      ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; AE4      ; 131        ; 8        ; SRAM_ADDR[0]   ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AE5      ; 137        ; 8        ; SRAM_ADDR[6]   ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AE6      ; 150        ; 8        ; SRAM_DQ[1]     ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; AE7      ; 157        ; 8        ; SRAM_DQ[8]     ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; AE8      ; 159        ; 8        ; SRAM_DQ[10]    ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; AE9      ; 165        ; 8        ; SRAM_LB_N      ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AE10     ; 169        ; 8        ; SRAM_WE_N      ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AE11     ; 174        ; 8        ; HEX0[4]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AE12     ; 182        ; 8        ; LEDR[16]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AE13     ; 183        ; 8        ; LEDR[15]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AE14     ; 188        ; 7        ; SW[3]          ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; AE15     ; 189        ; 7        ; LEDR[13]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AE16     ; 200        ; 7        ; FL_ADDR[16]    ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AE17     ; 206        ; 7        ; FL_ADDR[10]    ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AE18     ; 212        ; 7        ; FL_ADDR[4]     ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AE19     ; 214        ; 7        ; FL_ADDR[2]     ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AE20     ; 224        ; 7        ; FL_DQ[3]       ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; AE21     ; 228        ; 7        ; FL_DQ[7]       ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; AE22     ; 236        ; 7        ; LEDG[0]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AE23     ; 244        ; 7        ; LEDR[0]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AE24     ; 247        ; 6        ; IRDA_TXD       ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; AE25     ; 246        ; 6        ; IRDA_RXD       ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; AE26     ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; AF2      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; AF3      ;            ; 8        ; VCCIO8         ; power  ;              ; 3.3V    ; --         ;                 ;
; AF4      ; 132        ; 8        ; SRAM_ADDR[1]   ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AF5      ; 138        ; 8        ; SRAM_ADDR[7]   ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AF6      ; 151        ; 8        ; SRAM_DQ[2]     ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; AF7      ; 158        ; 8        ; SRAM_DQ[9]     ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; AF8      ; 160        ; 8        ; SRAM_DQ[11]    ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; AF9      ; 166        ; 8        ; SRAM_UB_N      ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AF10     ; 170        ; 8        ; HEX0[0]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AF11     ;            ; 8        ; VCCIO8         ; power  ;              ; 3.3V    ; --         ;                 ;
; AF12     ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; AF13     ; 184        ; 8        ; LEDR[14]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AF14     ; 187        ; 7        ; SW[4]          ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; AF15     ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; AF16     ;            ; 7        ; VCCIO7         ; power  ;              ; 3.3V    ; --         ;                 ;
; AF17     ; 205        ; 7        ; FL_ADDR[11]    ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AF18     ; 211        ; 7        ; FL_ADDR[5]     ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AF19     ; 213        ; 7        ; FL_ADDR[3]     ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AF20     ; 223        ; 7        ; FL_DQ[2]       ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; AF21     ; 227        ; 7        ; FL_DQ[6]       ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; AF22     ; 235        ; 7        ; LEDG[1]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AF23     ; 243        ; 7        ; LEDR[1]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; AF24     ;            ; 7        ; VCCIO7         ; power  ;              ; 3.3V    ; --         ;                 ;
; AF25     ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; B1       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; B2       ; 2          ; 2        ; OTG_DACK1_N    ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; B3       ; 3          ; 2        ; OTG_INT0       ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; B4       ; 483        ; 3        ; AUD_BCLK       ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; B5       ; 481        ; 3        ; AUD_ADCDAT     ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; B6       ; 480        ; 3        ; I2C_SDAT       ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; B7       ; 466        ; 3        ; VGA_SYNC       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; B8       ; 458        ; 3        ; VGA_CLK        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; B9       ; 452        ; 3        ; VGA_G[0]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; B10      ; 448        ; 3        ; VGA_G[4]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; B11      ; 435        ; 3        ; VGA_B[7]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; B12      ; 433        ; 3        ; VGA_B[9]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; B13      ; 429        ; 4        ; SW[8]          ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; B14      ; 428        ; 4        ; TDI            ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; B15      ; 420        ; 4        ; ENET_DATA[7]   ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; B16      ; 419        ; 4        ; ENET_DATA[6]   ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; B17      ; 411        ; 4        ; ENET_DATA[4]   ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; B18      ; 405        ; 4        ; ENET_DATA[2]   ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; B19      ; 393        ; 4        ; ENET_DATA[12]  ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; B20      ; 389        ; 4        ; ENET_DATA[8]   ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; B21      ; 381        ; 4        ; ENET_INT       ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; B22      ; 380        ; 4        ; ENET_WR_N      ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; B23      ; 377        ; 4        ; ENET_RST_N     ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; B24      ; 363        ; 5        ; ENET_CLK       ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; B25      ; 362        ; 5        ; UART_TXD       ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; B26      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; C1       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ;
; C2       ; 6          ; 2        ; OTG_DACK0_N    ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; C3       ; 7          ; 2        ; OTG_INT1       ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; C4       ; 478        ; 3        ; TD_RESET       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; C5       ; 486        ; 3        ; AUD_ADCLRCK    ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; C6       ; 485        ; 3        ; AUD_DACLRCK    ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; C7       ; 468        ; 3        ; TD_DATA[7]     ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; C8       ; 463        ; 3        ; VGA_R[0]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; C9       ; 459        ; 3        ; VGA_R[4]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; C10      ; 450        ; 3        ; VGA_G[2]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; C11      ; 436        ; 3        ; VGA_B[6]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; C12      ; 434        ; 3        ; VGA_B[8]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; C13      ; 431        ; 3        ; SW[7]          ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; C14      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; C15      ; 421        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ;
; C16      ; 418        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ;
; C17      ; 404        ; 4        ; ENET_DATA[1]   ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; C18      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; C19      ; 391        ; 4        ; ENET_DATA[10]  ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; C20      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ;
; C21      ; 375        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ;
; C22      ; 374        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ;
; C23      ; 373        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ;
; C24      ; 360        ; 5        ; PS2_DAT        ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; C25      ; 361        ; 5        ; UART_RXD       ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; C26      ;            ; 5        ; VCCIO5         ; power  ;              ; 3.3V    ; --         ;                 ;
; D1       ; 13         ; 2        ; OTG_DATA[2]    ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; D2       ; 12         ; 2        ; OTG_DATA[1]    ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; D3       ; 1          ; 2        ; *~nCSO~ / GND* ; output ; LVTTL        ;         ; Row I/O    ; N               ;
; D4       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; D5       ; 477        ; 3        ; TD_HS          ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; D6       ; 467        ; 3        ; VGA_BLANK      ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; D7       ; 469        ; 3        ; TD_DATA[6]     ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; D8       ; 464        ; 3        ; VGA_VS         ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; D9       ; 460        ; 3        ; VGA_R[3]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; D10      ; 449        ; 3        ; VGA_G[3]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; D11      ; 445        ; 3        ; VGA_G[7]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; D12      ; 443        ; 3        ; VGA_G[9]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; D13      ; 432        ; 3        ; CLOCK_27       ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; D14      ; 426        ; 4        ; TCK            ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; D15      ; 417        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ;
; D16      ; 415        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ;
; D17      ; 403        ; 4        ; ENET_DATA[0]   ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; D18      ; 396        ; 4        ; ENET_DATA[15]  ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; D19      ; 392        ; 4        ; ENET_DATA[11]  ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; D20      ; 387        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ;
; D21      ; 376        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ;
; D22      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ;
; D23      ; 369        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ;
; D24      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; D25      ; 358        ; 5        ; GPIO_0[0]      ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; D26      ; 359        ; 5        ; PS2_CLK        ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; E1       ; 20         ; 2        ; OTG_DATA[9]    ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; E2       ; 19         ; 2        ; OTG_DATA[8]    ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; E3       ; 0          ; 2        ; *~ASDO~ / GND* ; output ; LVTTL        ;         ; Row I/O    ; N               ;
; E4       ;            ;          ; GNDG_PLL3      ; gnd    ;              ;         ; --         ;                 ;
; E5       ; 4          ; 2        ; OTG_DREQ1      ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; E6       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ;
; E7       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; E8       ; 474        ; 3        ; TD_DATA[1]     ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; E9       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ;
; E10      ; 453        ; 3        ; VGA_R[9]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; E11      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; E12      ; 444        ; 3        ; VGA_G[8]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; E13      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ;
; E14      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ;
; E15      ; 416        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ;
; E16      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; E17      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ;
; E18      ; 395        ; 4        ; ENET_DATA[14]  ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; E19      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; E20      ; 388        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ;
; E21      ;            ;          ; GNDG_PLL2      ; gnd    ;              ;         ; --         ;                 ;
; E22      ; 370        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ;
; E23      ; 365        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ;
; E24      ; 364        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ;
; E25      ; 355        ; 5        ; GPIO_0[3]      ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; E26      ; 356        ; 5        ; GPIO_0[2]      ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; F1       ; 29         ; 2        ; OTG_CS_N       ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; F2       ; 28         ; 2        ; OTG_ADDR[1]    ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; F3       ; 10         ; 2        ; OTG_FSPEED     ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; F4       ; 11         ; 2        ; OTG_DATA[0]    ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; F5       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ;
; F6       ; 5          ; 2        ; OTG_DREQ0      ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; F7       ; 14         ; 2        ; OTG_DATA[3]    ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; F8       ;            ;          ; GNDA_PLL3      ; gnd    ;              ;         ; --         ;                 ;
; F9       ; 470        ; 3        ; TD_DATA[5]     ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; F10      ; 462        ; 3        ; VGA_R[1]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; F11      ; 454        ; 3        ; VGA_R[8]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; F12      ; 440        ; 3        ; VGA_B[2]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; F13      ; 423        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ;
; F14      ; 425        ; 4        ; TDO            ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; F15      ; 409        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ;
; F16      ; 408        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ;
; F17      ; 401        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ;
; F18      ; 398        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ;
; F19      ;            ;          ; GNDA_PLL2      ; gnd    ;              ;         ; --         ;                 ;
; F20      ; 372        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ;
; F21      ; 371        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ;
; F22      ;            ; 5        ; VCCIO5         ; power  ;              ; 3.3V    ; --         ;                 ;
; F23      ; 353        ; 5        ; GPIO_0[5]      ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; F24      ; 354        ; 5        ; GPIO_0[4]      ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; F25      ; 350        ; 5        ; GPIO_0[8]      ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; F26      ; 349        ; 5        ; GPIO_0[9]      ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; G1       ; 30         ; 2        ; OTG_WR_N       ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; G2       ; 31         ; 2        ; OTG_RD_N       ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; G3       ; 24         ; 2        ; OTG_DATA[13]   ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; G4       ; 23         ; 2        ; OTG_DATA[12]   ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; G5       ; 8          ; 2        ; OTG_RST_N      ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; G6       ; 9          ; 2        ; OTG_LSPEED     ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; G7       ;            ;          ; GNDD_PLL3      ; gnd    ;              ;         ; --         ;                 ;
; G8       ;            ;          ; VCCA_PLL3      ; power  ;              ; 1.2V    ; --         ;                 ;
; G9       ; 471        ; 3        ; TD_DATA[4]     ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; G10      ; 461        ; 3        ; VGA_R[2]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; G11      ; 446        ; 3        ; VGA_G[6]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; G12      ; 439        ; 3        ; VGA_B[3]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; G13      ; 422        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ;
; G14      ; 424        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ;
; G15      ; 410        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ;
; G16      ; 407        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ;
; G17      ; 402        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ;
; G18      ; 397        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ;
; G19      ;            ;          ; VCCA_PLL2      ; power  ;              ; 1.2V    ; --         ;                 ;
; G20      ;            ;          ; GNDD_PLL2      ; gnd    ;              ;         ; --         ;                 ;
; G21      ; 368        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ;
; G22      ; 367        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ;
; G23      ; 346        ; 5        ; GPIO_0[12]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; G24      ; 345        ; 5        ; GPIO_0[13]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; G25      ; 343        ; 5        ; GPIO_0[15]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; G26      ; 342        ; 5        ; KEY[0]         ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; H1       ; 37         ; 2        ; LCD_DATA[2]    ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; H2       ; 36         ; 2        ; LCD_DATA[3]    ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; H3       ; 32         ; 2        ; LCD_DATA[7]    ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; H4       ; 33         ; 2        ; LCD_DATA[6]    ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; H5       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; H6       ; 18         ; 2        ; OTG_DATA[7]    ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; H7       ;            ;          ; VCCD_PLL3      ; power  ;              ; 1.2V    ; --         ;                 ;
; H8       ; 473        ; 3        ; TD_DATA[2]     ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; H9       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ;
; H10      ; 472        ; 3        ; TD_DATA[3]     ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; H11      ; 456        ; 3        ; VGA_R[6]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; H12      ; 455        ; 3        ; VGA_R[7]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; H13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; H14      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; H15      ; 414        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ;
; H16      ; 413        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ;
; H17      ; 400        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ;
; H18      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ;
; H19      ; 335        ; 5        ; GPIO_0[22]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; H20      ;            ;          ; VCCD_PLL2      ; power  ;              ; 1.2V    ; --         ;                 ;
; H21      ; 366        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ;
; H22      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; H23      ; 341        ; 5        ; GPIO_0[16]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; H24      ; 340        ; 5        ; GPIO_0[17]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; H25      ; 337        ; 5        ; GPIO_0[20]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; H26      ; 336        ; 5        ; GPIO_0[21]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; J1       ; 39         ; 2        ; LCD_DATA[0]    ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; J2       ; 38         ; 2        ; LCD_DATA[1]    ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; J3       ; 34         ; 2        ; LCD_DATA[5]    ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; J4       ; 35         ; 2        ; LCD_DATA[4]    ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; J5       ; 15         ; 2        ; OTG_DATA[4]    ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; J6       ; 25         ; 2        ; OTG_DATA[14]   ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; J7       ; 17         ; 2        ; OTG_DATA[6]    ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; J8       ; 16         ; 2        ; OTG_DATA[5]    ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; J9       ; 475        ; 3        ; TD_DATA[0]     ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; J10      ; 438        ; 3        ; VGA_B[4]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; J11      ; 437        ; 3        ; VGA_B[5]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; J12      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ;
; J13      ; 442        ; 3        ; VGA_B[0]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; J14      ; 441        ; 3        ; VGA_B[1]       ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; J15      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ;
; J16      ; 385        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ;
; J17      ; 399        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ;
; J18      ; 383        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ;
; J19      ;            ; 5        ; VCCIO5         ; power  ;              ; 3.3V    ; --         ;                 ;
; J20      ; 351        ; 5        ; GPIO_0[7]      ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; J21      ; 352        ; 5        ; GPIO_0[6]      ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; J22      ; 357        ; 5        ; GPIO_0[1]      ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; J23      ; 339        ; 5        ; GPIO_0[18]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; J24      ; 338        ; 5        ; GPIO_0[19]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; J25      ; 327        ; 5        ; GPIO_0[30]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; J26      ; 326        ; 5        ; GPIO_0[31]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; K1       ; 42         ; 2        ; LCD_RS         ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; K2       ; 43         ; 2        ; LCD_BLON       ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; K3       ; 41         ; 2        ; LCD_EN         ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; K4       ; 40         ; 2        ; LCD_RW         ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; K5       ; 22         ; 2        ; OTG_DATA[11]   ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; K6       ; 21         ; 2        ; OTG_DATA[10]   ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; K7       ; 27         ; 2        ; OTG_ADDR[0]    ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; K8       ; 26         ; 2        ; OTG_DATA[15]   ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; K9       ; 476        ; 3        ; TD_VS          ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; K10      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ;
; K11      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ;
; K12      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ;
; K13      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ;
; K14      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ;
; K15      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ;
; K16      ; 386        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ;
; K17      ; 384        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ;
; K18      ; 334        ; 5        ; GPIO_0[23]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; K19      ; 333        ; 5        ; GPIO_0[24]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; K20      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; K21      ; 332        ; 5        ; GPIO_0[25]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; K22      ; 344        ; 5        ; GPIO_0[14]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; K23      ; 331        ; 5        ; GPIO_0[26]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; K24      ; 330        ; 5        ; GPIO_0[27]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; K25      ; 321        ; 5        ; GPIO_1[0]      ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; K26      ; 320        ; 5        ; GPIO_1[1]      ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; L1       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ;
; L2       ; 50         ; 2        ; HEX7[1]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; L3       ; 51         ; 2        ; HEX7[0]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; L4       ; 44         ; 2        ; LCD_ON         ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; L5       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; L6       ; 48         ; 2        ; HEX7[3]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; L7       ; 47         ; 2        ; HEX7[4]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; L8       ; 59         ; 2        ; #TMS           ; input  ;              ;         ; --         ;                 ;
; L9       ; 49         ; 2        ; HEX7[2]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; L10      ; 52         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ;
; L11      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ;
; L12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; L13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; L14      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; L15      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; L16      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ;
; L17      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ;
; L18      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ;
; L19      ; 322        ; 5        ; GPIO_0[35]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; L20      ; 328        ; 5        ; GPIO_0[29]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; L21      ; 329        ; 5        ; GPIO_0[28]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; L22      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; L23      ; 325        ; 5        ; GPIO_0[32]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; L24      ; 324        ; 5        ; GPIO_0[33]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; L25      ; 323        ; 5        ; GPIO_0[34]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; L26      ;            ; 5        ; VCCIO5         ; power  ;              ; 3.3V    ; --         ;                 ;
; M1       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; M2       ; 56         ; 2        ; HEX6[3]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; M3       ; 55         ; 2        ; HEX6[4]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; M4       ; 53         ; 2        ; HEX6[6]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; M5       ; 54         ; 2        ; HEX6[5]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; M6       ; 58         ; 2        ; #TCK           ; input  ;              ;         ; --         ;                 ;
; M7       ; 60         ; 2        ; #TDO           ; output ;              ;         ; --         ;                 ;
; M8       ; 57         ; 2        ; #TDI           ; input  ;              ;         ; --         ;                 ;
; M9       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ;
; M10      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ;
; M11      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ;
; M12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; M13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; M14      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; M15      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; M16      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ;
; M17      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ;
; M18      ;            ; 5        ; VCCIO5         ; power  ;              ; 3.3V    ; --         ;                 ;
; M19      ; 317        ; 5        ; GPIO_1[4]      ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; M20      ; 316        ; 5        ; GPIO_1[5]      ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; M21      ; 314        ; 5        ; GPIO_1[7]      ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; M22      ; 319        ; 5        ; GPIO_1[2]      ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; M23      ; 318        ; 5        ; GPIO_1[3]      ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; M24      ; 313        ; 5        ; GPIO_1[8]      ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; M25      ; 312        ; 5        ; GPIO_1[9]      ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; M26      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; N1       ; 65         ; 2        ; SW[10]         ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; N2       ; 64         ; 2        ; CLOCK_50       ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; N3       ; 62         ; 2        ; ^DATA0         ; input  ;              ;         ; --         ;                 ;
; N4       ; 63         ; 2        ; ^nCE           ;        ;              ;         ; --         ;                 ;
; N5       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ;
; N6       ; 61         ; 2        ; ^DCLK          ;        ;              ;         ; --         ;                 ;
; N7       ; 66         ; 2        ; ^nCONFIG       ;        ;              ;         ; --         ;                 ;
; N8       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; N9       ; 45         ; 2        ; HEX7[6]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; N10      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ;
; N11      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; N12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; N13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; N14      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; N15      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; N16      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; N17      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ;
; N18      ; 348        ; 5        ; GPIO_0[10]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; N19      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; N20      ; 315        ; 5        ; GPIO_1[6]      ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; N21      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ;
; N22      ;            ; 5        ; VCCIO5         ; power  ;              ; 3.3V    ; --         ;                 ;
; N23      ; 311        ; 5        ; KEY[1]         ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; N24      ; 310        ; 5        ; GPIO_1[10]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; N25      ; 309        ; 5        ; SW[0]          ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; N26      ; 308        ; 5        ; SW[1]          ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; P1       ; 68         ; 1        ; SW[11]         ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; P2       ; 67         ; 1        ; SW[12]         ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; P3       ; 69         ; 1        ; HEX6[2]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; P4       ; 70         ; 1        ; HEX6[1]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; P5       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ;
; P6       ; 78         ; 1        ; HEX5[1]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; P7       ; 77         ; 1        ; HEX5[2]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; P8       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; P9       ; 46         ; 2        ; HEX7[5]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; P10      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ;
; P11      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; P12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; P13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; P14      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; P15      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; P16      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; P17      ; 293        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ;
; P18      ; 347        ; 5        ; GPIO_0[11]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; P19      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; P20      ; 301        ; 6        ; ^MSEL0         ;        ;              ;         ; --         ;                 ;
; P21      ; 300        ; 6        ; ^MSEL1         ;        ;              ;         ; --         ;                 ;
; P22      ;            ; 6        ; VCCIO6         ; power  ;              ; 3.3V    ; --         ;                 ;
; P23      ; 305        ; 6        ; KEY[2]         ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; P24      ; 304        ; 6        ; GPIO_1[11]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; P25      ; 307        ; 6        ; SW[2]          ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; P26      ; 306        ; 6        ; EXT_CLOCK      ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; R1       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; R2       ; 71         ; 1        ; HEX6[0]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; R3       ; 72         ; 1        ; HEX5[6]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; R4       ; 73         ; 1        ; HEX5[5]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; R5       ; 74         ; 1        ; HEX5[4]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; R6       ; 81         ; 1        ; HEX4[5]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; R7       ; 82         ; 1        ; HEX4[4]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; R8       ; 110        ; 1        ; DRAM_DQ[5]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; R9       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ;
; R10      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ;
; R11      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ;
; R12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; R13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; R14      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; R15      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; R16      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ;
; R17      ; 294        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ;
; R18      ;            ; 6        ; VCCIO6         ; power  ;              ; 3.3V    ; --         ;                 ;
; R19      ; 282        ; 6        ; GPIO_1[26]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; R20      ; 297        ; 6        ; GPIO_1[14]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; R21      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; R22      ; 298        ; 6        ; ^nSTATUS       ;        ;              ;         ; --         ;                 ;
; R23      ; 299        ; 6        ; ^CONF_DONE     ;        ;              ;         ; --         ;                 ;
; R24      ; 302        ; 6        ; GPIO_1[13]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; R25      ; 303        ; 6        ; GPIO_1[12]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; R26      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; T1       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ;
; T2       ; 79         ; 1        ; HEX5[0]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; T3       ; 80         ; 1        ; HEX4[6]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; T4       ; 83         ; 1        ; HEX4[3]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; T5       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; T6       ; 93         ; 1        ; DRAM_ADDR[0]   ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; T7       ; 92         ; 1        ; SW[13]         ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; T8       ; 111        ; 1        ; DRAM_DQ[6]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; T9       ; 76         ; 1        ; HEX5[3]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; T10      ; 75         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ;
; T11      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ;
; T12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; T13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; T14      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; T15      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; T16      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ;
; T17      ; 289        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ;
; T18      ; 290        ; 6        ; GPIO_1[19]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; T19      ; 281        ; 6        ; GPIO_1[27]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; T20      ; 287        ; 6        ; GPIO_1[21]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; T21      ; 288        ; 6        ; GPIO_1[20]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; T22      ; 296        ; 6        ; GPIO_1[15]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; T23      ; 295        ; 6        ; GPIO_1[16]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; T24      ; 292        ; 6        ; GPIO_1[17]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; T25      ; 291        ; 6        ; GPIO_1[18]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; T26      ;            ; 6        ; VCCIO6         ; power  ;              ; 3.3V    ; --         ;                 ;
; U1       ; 85         ; 1        ; HEX4[1]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; U2       ; 84         ; 1        ; HEX4[2]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; U3       ; 88         ; 1        ; SW[14]         ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; U4       ; 89         ; 1        ; SW[15]         ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; U5       ; 100        ; 1        ; DRAM_ADDR[7]   ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; U6       ; 98         ; 1        ; DRAM_ADDR[5]   ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; U7       ; 99         ; 1        ; DRAM_ADDR[6]   ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; U8       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; U9       ; 86         ; 1        ; HEX4[0]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; U10      ; 87         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ;
; U11      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ;
; U12      ; 178        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ;
; U13      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ;
; U14      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ;
; U15      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ;
; U16      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ;
; U17      ; 231        ; 7        ; LEDG[5]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; U18      ; 232        ; 7        ; LEDG[4]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; U19      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; U20      ; 280        ; 6        ; GPIO_1[28]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; U21      ; 279        ; 6        ; GPIO_1[29]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; U22      ; 270        ; 6        ; HEX3[5]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; U23      ; 284        ; 6        ; GPIO_1[24]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; U24      ; 283        ; 6        ; GPIO_1[25]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; U25      ; 285        ; 6        ; GPIO_1[23]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; U26      ; 286        ; 6        ; GPIO_1[22]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; V1       ; 90         ; 1        ; SW[16]         ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; V2       ; 91         ; 1        ; SW[17]         ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; V3       ; 95         ; 1        ; DRAM_ADDR[2]   ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; V4       ; 94         ; 1        ; DRAM_ADDR[1]   ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; V5       ; 104        ; 1        ; DRAM_ADDR[11]  ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; V6       ; 105        ; 1        ; DRAM_DQ[0]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; V7       ; 112        ; 1        ; DRAM_DQ[7]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; V8       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ;
; V9       ; 142        ; 8        ; SRAM_ADDR[11]  ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; V10      ; 141        ; 8        ; SRAM_ADDR[10]  ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; V11      ; 177        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ;
; V12      ;            ; 8        ; VCCIO8         ; power  ;              ; 3.3V    ; --         ;                 ;
; V13      ; 176        ; 8        ; HEX0[6]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; V14      ; 175        ; 8        ; HEX0[5]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; V15      ;            ; 7        ; VCCIO7         ; power  ;              ; 3.3V    ; --         ;                 ;
; V16      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ;
; V17      ; 218        ; 7        ; FL_CE_N        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; V18      ; 233        ; 7        ; LEDG[3]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; V19      ;            ; 6        ; VCCIO6         ; power  ;              ; 3.3V    ; --         ;                 ;
; V20      ; 251        ; 6        ; HEX1[0]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; V21      ; 252        ; 6        ; HEX1[1]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; V22      ; 259        ; 6        ; HEX2[1]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; V23      ; 275        ; 6        ; GPIO_1[33]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; V24      ; 276        ; 6        ; GPIO_1[32]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; V25      ; 277        ; 6        ; GPIO_1[31]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; V26      ; 278        ; 6        ; GPIO_1[30]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; W1       ; 97         ; 1        ; DRAM_ADDR[4]   ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; W2       ; 96         ; 1        ; DRAM_ADDR[3]   ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; W3       ; 102        ; 1        ; DRAM_ADDR[9]   ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; W4       ; 101        ; 1        ; DRAM_ADDR[8]   ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; W5       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; W6       ; 113        ; 1        ; DRAM_DQ[8]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; W7       ;            ;          ; GNDD_PLL1      ; gnd    ;              ;         ; --         ;                 ;
; W8       ; 144        ; 8        ; SRAM_ADDR[13]  ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; W9       ;            ; 8        ; VCCIO8         ; power  ;              ; 3.3V    ; --         ;                 ;
; W10      ; 145        ; 8        ; SRAM_ADDR[14]  ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; W11      ; 161        ; 8        ; SRAM_DQ[12]    ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; W12      ; 162        ; 8        ; SRAM_DQ[13]    ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; W13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; W14      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; W15      ; 203        ; 7        ; FL_ADDR[13]    ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; W16      ; 204        ; 7        ; FL_ADDR[12]    ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; W17      ; 217        ; 7        ; FL_OE_N        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; W18      ;            ; 7        ; VCCIO7         ; power  ;              ; 3.3V    ; --         ;                 ;
; W19      ; 234        ; 7        ; LEDG[2]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; W20      ;            ;          ; GNDD_PLL4      ; gnd    ;              ;         ; --         ;                 ;
; W21      ; 253        ; 6        ; HEX1[2]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; W22      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; W23      ; 272        ; 6        ; GPIO_1[35]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; W24      ; 271        ; 6        ; HEX3[6]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; W25      ; 273        ; 6        ; GPIO_1[34]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; W26      ; 274        ; 6        ; KEY[3]         ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; Y1       ; 103        ; 1        ; DRAM_ADDR[10]  ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; Y2       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ;
; Y3       ; 108        ; 1        ; DRAM_DQ[3]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; Y4       ; 109        ; 1        ; DRAM_DQ[4]     ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; Y5       ; 121        ; 1        ; DRAM_UDQM      ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; Y6       ;            ;          ; GNDG_PLL1      ; gnd    ;              ;         ; --         ;                 ;
; Y7       ;            ;          ; VCCD_PLL1      ; power  ;              ; 1.2V    ; --         ;                 ;
; Y8       ;            ;          ; GNDA_PLL1      ; gnd    ;              ;         ; --         ;                 ;
; Y9       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; Y10      ; 146        ; 8        ; SRAM_ADDR[15]  ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; Y11      ; 156        ; 8        ; SRAM_DQ[7]     ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; Y12      ; 180        ; 8        ; LEDG[8]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; Y13      ; 193        ; 7        ; LEDR[9]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; Y14      ; 195        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ;
; Y15      ; 196        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ;
; Y16      ; 210        ; 7        ; FL_ADDR[6]     ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; Y17      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ;
; Y18      ; 229        ; 7        ; LEDG[7]        ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; Y19      ;            ;          ; GNDA_PLL4      ; gnd    ;              ;         ; --         ;                 ;
; Y20      ;            ;          ; VCCD_PLL4      ; power  ;              ; 1.2V    ; --         ;                 ;
; Y21      ; 250        ; 6        ; SD_CMD         ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; Y22      ; 254        ; 6        ; HEX1[3]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; Y23      ; 265        ; 6        ; HEX3[0]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; Y24      ; 264        ; 6        ; HEX2[6]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; Y25      ; 269        ; 6        ; HEX3[4]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; Y26      ; 268        ; 6        ; HEX3[3]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; PLL Summary                                                                            ;
+------------------------+---------------------------------------------------------------+
; Name                   ; VgaAdapter:comb_718|VgaPll:comb_4|altpll:altpll_component|pll ;
+------------------------+---------------------------------------------------------------+
; PLL mode               ; Normal                                                        ;
; Compensate clock       ; clock0                                                        ;
; Gate lock counter      ; --                                                            ;
; Input frequency 0      ; 50.0 MHz                                                      ;
; Input frequency 1      ; --                                                            ;
; Nominal PFD frequency  ; 50.0 MHz                                                      ;
; Nominal VCO frequency  ; 800.0 MHz                                                     ;
; VCO post scale         ; --                                                            ;
; VCO multiply           ; --                                                            ;
; VCO divide             ; --                                                            ;
; Freq min lock          ; 31.25 MHz                                                     ;
; Freq max lock          ; 62.5 MHz                                                      ;
; M VCO Tap              ; 0                                                             ;
; M Initial              ; 1                                                             ;
; M value                ; 16                                                            ;
; N value                ; 1                                                             ;
; Preserve counter order ; Off                                                           ;
; PLL location           ; PLL_1                                                         ;
; Inclk0 signal          ; CLOCK_50                                                      ;
; Inclk1 signal          ; --                                                            ;
+------------------------+---------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                            ;
+-----------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+
; Name                                                            ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ;
+-----------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+
; VgaAdapter:comb_718|VgaPll:comb_4|altpll:altpll_component|_clk0 ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)    ; 50/50      ; C2      ; 8             ; 4/4 Even   ; 1       ; 0       ;
; VgaAdapter:comb_718|VgaPll:comb_4|altpll:altpll_component|_clk1 ; clock1       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)    ; 50/50      ; C0      ; 32            ; 16/16 Even ; 1       ; 0       ;
+-----------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; LVTTL                            ; 0 pF  ; Not Available                      ;
; LVCMOS                           ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                              ;
+-------------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node                      ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                  ;
+-------------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------+
; |DE2_TOP                                        ; 276 (0)           ; 91 (0)       ; 30720       ; 0            ; 0       ; 0         ; 423  ; 0            ; |DE2_TOP                                                                                                                             ;
;    |DisplayExample:comb_720|                    ; 60 (60)           ; 35 (35)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE2_TOP|DisplayExample:comb_720                                                                                                     ;
;    |VgaAdapter:comb_718|                        ; 216 (0)           ; 56 (0)       ; 30720       ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE2_TOP|VgaAdapter:comb_718                                                                                                         ;
;       |Crtc:comb_5|                             ; 48 (48)           ; 22 (22)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE2_TOP|VgaAdapter:comb_718|Crtc:comb_5                                                                                             ;
;       |LineBuffer:comb_16|                      ; 39 (39)           ; 1 (1)        ; 30720       ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE2_TOP|VgaAdapter:comb_718|LineBuffer:comb_16                                                                                      ;
;          |LineBufferRam:comb_90|                ; 0 (0)             ; 0 (0)        ; 15360       ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE2_TOP|VgaAdapter:comb_718|LineBuffer:comb_16|LineBufferRam:comb_90                                                                ;
;             |altsyncram:altsyncram_component|   ; 0 (0)             ; 0 (0)        ; 15360       ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE2_TOP|VgaAdapter:comb_718|LineBuffer:comb_16|LineBufferRam:comb_90|altsyncram:altsyncram_component                                ;
;                |altsyncram_6251:auto_generated| ; 0 (0)             ; 0 (0)        ; 15360       ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE2_TOP|VgaAdapter:comb_718|LineBuffer:comb_16|LineBufferRam:comb_90|altsyncram:altsyncram_component|altsyncram_6251:auto_generated ;
;          |LineBufferRam:comb_91|                ; 0 (0)             ; 0 (0)        ; 15360       ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE2_TOP|VgaAdapter:comb_718|LineBuffer:comb_16|LineBufferRam:comb_91                                                                ;
;             |altsyncram:altsyncram_component|   ; 0 (0)             ; 0 (0)        ; 15360       ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE2_TOP|VgaAdapter:comb_718|LineBuffer:comb_16|LineBufferRam:comb_91|altsyncram:altsyncram_component                                ;
;                |altsyncram_6251:auto_generated| ; 0 (0)             ; 0 (0)        ; 15360       ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE2_TOP|VgaAdapter:comb_718|LineBuffer:comb_16|LineBufferRam:comb_91|altsyncram:altsyncram_component|altsyncram_6251:auto_generated ;
;       |SdRam:comb_47|                           ; 129 (129)         ; 33 (33)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE2_TOP|VgaAdapter:comb_718|SdRam:comb_47                                                                                           ;
;       |VgaPll:comb_4|                           ; 0 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE2_TOP|VgaAdapter:comb_718|VgaPll:comb_4                                                                                           ;
;          |altpll:altpll_component|              ; 0 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |DE2_TOP|VgaAdapter:comb_718|VgaPll:comb_4|altpll:altpll_component                                                                   ;
+-------------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; CLOCK_27      ; Input    ; 0             ; 0             ; --                    ; --  ;
; EXT_CLOCK     ; Input    ; 0             ; 0             ; --                    ; --  ;
; KEY[1]        ; Input    ; 0             ; 0             ; --                    ; --  ;
; KEY[2]        ; Input    ; 0             ; 0             ; --                    ; --  ;
; KEY[3]        ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[0]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[1]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[2]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[3]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[4]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[5]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[6]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[7]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[8]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[9]         ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[10]        ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[11]        ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[12]        ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[13]        ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[14]        ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[15]        ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[16]        ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[17]        ; Input    ; 0             ; 0             ; --                    ; --  ;
; UART_RXD      ; Input    ; 0             ; 0             ; --                    ; --  ;
; IRDA_RXD      ; Input    ; 0             ; 0             ; --                    ; --  ;
; TDI           ; Input    ; 0             ; 0             ; --                    ; --  ;
; TCK           ; Input    ; 0             ; 0             ; --                    ; --  ;
; TCS           ; Input    ; 0             ; 0             ; --                    ; --  ;
; PS2_DAT       ; Input    ; 0             ; 0             ; --                    ; --  ;
; PS2_CLK       ; Input    ; 0             ; 0             ; --                    ; --  ;
; ENET_INT      ; Input    ; 0             ; 0             ; --                    ; --  ;
; AUD_ADCDAT    ; Input    ; 0             ; 0             ; --                    ; --  ;
; TD_DATA[0]    ; Input    ; 0             ; 0             ; --                    ; --  ;
; TD_DATA[1]    ; Input    ; 0             ; 0             ; --                    ; --  ;
; TD_DATA[2]    ; Input    ; 0             ; 0             ; --                    ; --  ;
; TD_DATA[3]    ; Input    ; 0             ; 0             ; --                    ; --  ;
; TD_DATA[4]    ; Input    ; 0             ; 0             ; --                    ; --  ;
; TD_DATA[5]    ; Input    ; 0             ; 0             ; --                    ; --  ;
; TD_DATA[6]    ; Input    ; 0             ; 0             ; --                    ; --  ;
; TD_DATA[7]    ; Input    ; 0             ; 0             ; --                    ; --  ;
; TD_HS         ; Input    ; 0             ; 0             ; --                    ; --  ;
; TD_VS         ; Input    ; 0             ; 0             ; --                    ; --  ;
; CLOCK_50      ; Input    ; --            ; --            ; --                    ; --  ;
; KEY[0]        ; Input    ; 6             ; 6             ; --                    ; --  ;
; HEX0[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[10]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[11]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[12]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[13]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[14]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[15]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[16]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[17]      ; Output   ; --            ; --            ; --                    ; --  ;
; UART_TXD      ; Output   ; --            ; --            ; --                    ; --  ;
; IRDA_TXD      ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_LDQM     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_UDQM     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_BA_0     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_BA_1     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[16]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[17]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[18]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[19]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_WE_N       ; Output   ; --            ; --            ; --                    ; --  ;
; FL_RST_N      ; Output   ; --            ; --            ; --                    ; --  ;
; FL_OE_N       ; Output   ; --            ; --            ; --                    ; --  ;
; FL_CE_N       ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[13] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[14] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[15] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[16] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[17] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_UB_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_LB_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_CE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_OE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_ADDR[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_ADDR[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_CS_N      ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_RD_N      ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_WR_N      ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_RST_N     ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_FSPEED    ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_LSPEED    ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_INT0      ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_INT1      ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_DREQ0     ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_DREQ1     ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_DACK0_N   ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_DACK1_N   ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_ON        ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_BLON      ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_RW        ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_EN        ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_RS        ; Output   ; --            ; --            ; --                    ; --  ;
; SD_CLK        ; Output   ; --            ; --            ; --                    ; --  ;
; TDO           ; Output   ; --            ; --            ; --                    ; --  ;
; I2C_SCLK      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_CLK       ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_HS        ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_VS        ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_BLANK     ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_SYNC      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; ENET_CMD      ; Output   ; --            ; --            ; --                    ; --  ;
; ENET_CS_N     ; Output   ; --            ; --            ; --                    ; --  ;
; ENET_WR_N     ; Output   ; --            ; --            ; --                    ; --  ;
; ENET_RD_N     ; Output   ; --            ; --            ; --                    ; --  ;
; ENET_RST_N    ; Output   ; --            ; --            ; --                    ; --  ;
; ENET_CLK      ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_DACDAT    ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_XCK       ; Output   ; --            ; --            ; --                    ; --  ;
; TD_RESET      ; Output   ; --            ; --            ; --                    ; --  ;
; SD_DAT3       ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SD_CMD        ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; DRAM_DQ[0]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; DRAM_DQ[1]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; DRAM_DQ[2]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; DRAM_DQ[3]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; DRAM_DQ[4]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; DRAM_DQ[5]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; DRAM_DQ[6]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; DRAM_DQ[7]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; DRAM_DQ[8]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; DRAM_DQ[9]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; DRAM_DQ[10]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; DRAM_DQ[11]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; DRAM_DQ[12]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; DRAM_DQ[13]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; DRAM_DQ[14]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; DRAM_DQ[15]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FL_DQ[0]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FL_DQ[1]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FL_DQ[2]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FL_DQ[3]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FL_DQ[4]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FL_DQ[5]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FL_DQ[6]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FL_DQ[7]      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[0]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[1]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[2]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[3]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[4]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[5]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[6]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[7]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[8]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[9]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[10]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[11]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[12]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[13]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[14]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[15]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_DATA[0]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_DATA[1]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_DATA[2]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_DATA[3]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_DATA[4]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_DATA[5]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_DATA[6]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_DATA[7]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_DATA[8]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_DATA[9]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_DATA[10]  ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_DATA[11]  ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_DATA[12]  ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_DATA[13]  ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_DATA[14]  ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; OTG_DATA[15]  ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; LCD_DATA[0]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; LCD_DATA[1]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; LCD_DATA[2]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; LCD_DATA[3]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; LCD_DATA[4]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; LCD_DATA[5]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; LCD_DATA[6]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; LCD_DATA[7]   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SD_DAT        ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; I2C_SDAT      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ENET_DATA[0]  ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ENET_DATA[1]  ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ENET_DATA[2]  ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ENET_DATA[3]  ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ENET_DATA[4]  ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ENET_DATA[5]  ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ENET_DATA[6]  ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ENET_DATA[7]  ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ENET_DATA[8]  ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ENET_DATA[9]  ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ENET_DATA[10] ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ENET_DATA[11] ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ENET_DATA[12] ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ENET_DATA[13] ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ENET_DATA[14] ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; ENET_DATA[15] ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; AUD_ADCLRCK   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; AUD_DACLRCK   ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; AUD_BCLK      ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[0]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[1]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[2]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[3]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[4]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[5]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[6]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[7]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[8]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[9]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[10]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[11]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[12]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[13]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[14]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[15]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[16]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[17]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[18]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[19]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[20]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[21]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[22]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[23]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[24]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[25]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[26]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[27]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[28]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[29]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[30]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[31]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[32]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[33]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[34]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[35]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[0]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[1]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[2]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[3]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[4]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[5]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[6]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[7]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[8]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[9]     ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[10]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[11]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[12]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[13]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[14]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[15]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[16]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[17]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[18]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[19]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[20]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[21]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[22]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[23]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[24]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[25]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[26]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[27]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[28]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[29]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[30]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[31]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[32]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[33]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[34]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[35]    ; Bidir    ; 0             ; 0             ; --                    ; --  ;
+---------------+----------+---------------+---------------+-----------------------+-----+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                             ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; CLOCK_27                                                                                                                                        ;                   ;         ;
; EXT_CLOCK                                                                                                                                       ;                   ;         ;
; KEY[1]                                                                                                                                          ;                   ;         ;
; KEY[2]                                                                                                                                          ;                   ;         ;
; KEY[3]                                                                                                                                          ;                   ;         ;
; SW[0]                                                                                                                                           ;                   ;         ;
; SW[1]                                                                                                                                           ;                   ;         ;
; SW[2]                                                                                                                                           ;                   ;         ;
; SW[3]                                                                                                                                           ;                   ;         ;
; SW[4]                                                                                                                                           ;                   ;         ;
; SW[5]                                                                                                                                           ;                   ;         ;
; SW[6]                                                                                                                                           ;                   ;         ;
; SW[7]                                                                                                                                           ;                   ;         ;
; SW[8]                                                                                                                                           ;                   ;         ;
; SW[9]                                                                                                                                           ;                   ;         ;
; SW[10]                                                                                                                                          ;                   ;         ;
; SW[11]                                                                                                                                          ;                   ;         ;
; SW[12]                                                                                                                                          ;                   ;         ;
; SW[13]                                                                                                                                          ;                   ;         ;
; SW[14]                                                                                                                                          ;                   ;         ;
; SW[15]                                                                                                                                          ;                   ;         ;
; SW[16]                                                                                                                                          ;                   ;         ;
; SW[17]                                                                                                                                          ;                   ;         ;
; UART_RXD                                                                                                                                        ;                   ;         ;
; IRDA_RXD                                                                                                                                        ;                   ;         ;
; TDI                                                                                                                                             ;                   ;         ;
; TCK                                                                                                                                             ;                   ;         ;
; TCS                                                                                                                                             ;                   ;         ;
; PS2_DAT                                                                                                                                         ;                   ;         ;
; PS2_CLK                                                                                                                                         ;                   ;         ;
; ENET_INT                                                                                                                                        ;                   ;         ;
; AUD_ADCDAT                                                                                                                                      ;                   ;         ;
; TD_DATA[0]                                                                                                                                      ;                   ;         ;
; TD_DATA[1]                                                                                                                                      ;                   ;         ;
; TD_DATA[2]                                                                                                                                      ;                   ;         ;
; TD_DATA[3]                                                                                                                                      ;                   ;         ;
; TD_DATA[4]                                                                                                                                      ;                   ;         ;
; TD_DATA[5]                                                                                                                                      ;                   ;         ;
; TD_DATA[6]                                                                                                                                      ;                   ;         ;
; TD_DATA[7]                                                                                                                                      ;                   ;         ;
; TD_HS                                                                                                                                           ;                   ;         ;
; TD_VS                                                                                                                                           ;                   ;         ;
; CLOCK_50                                                                                                                                        ;                   ;         ;
; KEY[0]                                                                                                                                          ;                   ;         ;
;      - DisplayExample:comb_720|S.S0~47                                                                                                          ; 1                 ; 6       ;
;      - DisplayExample:comb_720|S.S1~8                                                                                                           ; 1                 ; 6       ;
; SD_DAT3                                                                                                                                         ;                   ;         ;
; SD_CMD                                                                                                                                          ;                   ;         ;
; DRAM_DQ[0]                                                                                                                                      ;                   ;         ;
;      - VgaAdapter:comb_718|LineBuffer:comb_16|LineBufferRam:comb_91|altsyncram:altsyncram_component|altsyncram_6251:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - VgaAdapter:comb_718|LineBuffer:comb_16|LineBufferRam:comb_90|altsyncram:altsyncram_component|altsyncram_6251:auto_generated|ram_block1a0 ; 1                 ; 6       ;
; DRAM_DQ[1]                                                                                                                                      ;                   ;         ;
;      - VgaAdapter:comb_718|LineBuffer:comb_16|LineBufferRam:comb_91|altsyncram:altsyncram_component|altsyncram_6251:auto_generated|ram_block1a1 ; 1                 ; 6       ;
;      - VgaAdapter:comb_718|LineBuffer:comb_16|LineBufferRam:comb_90|altsyncram:altsyncram_component|altsyncram_6251:auto_generated|ram_block1a1 ; 1                 ; 6       ;
; DRAM_DQ[2]                                                                                                                                      ;                   ;         ;
;      - VgaAdapter:comb_718|LineBuffer:comb_16|LineBufferRam:comb_90|altsyncram:altsyncram_component|altsyncram_6251:auto_generated|ram_block1a1 ; 1                 ; 6       ;
;      - VgaAdapter:comb_718|LineBuffer:comb_16|LineBufferRam:comb_91|altsyncram:altsyncram_component|altsyncram_6251:auto_generated|ram_block1a1 ; 1                 ; 6       ;
; DRAM_DQ[3]                                                                                                                                      ;                   ;         ;
;      - VgaAdapter:comb_718|LineBuffer:comb_16|LineBufferRam:comb_91|altsyncram:altsyncram_component|altsyncram_6251:auto_generated|ram_block1a3 ; 1                 ; 6       ;
;      - VgaAdapter:comb_718|LineBuffer:comb_16|LineBufferRam:comb_90|altsyncram:altsyncram_component|altsyncram_6251:auto_generated|ram_block1a3 ; 1                 ; 6       ;
; DRAM_DQ[4]                                                                                                                                      ;                   ;         ;
;      - VgaAdapter:comb_718|LineBuffer:comb_16|LineBufferRam:comb_91|altsyncram:altsyncram_component|altsyncram_6251:auto_generated|ram_block1a3 ; 0                 ; 6       ;
;      - VgaAdapter:comb_718|LineBuffer:comb_16|LineBufferRam:comb_90|altsyncram:altsyncram_component|altsyncram_6251:auto_generated|ram_block1a3 ; 0                 ; 6       ;
; DRAM_DQ[5]                                                                                                                                      ;                   ;         ;
;      - VgaAdapter:comb_718|LineBuffer:comb_16|LineBufferRam:comb_91|altsyncram:altsyncram_component|altsyncram_6251:auto_generated|ram_block1a5 ; 1                 ; 6       ;
;      - VgaAdapter:comb_718|LineBuffer:comb_16|LineBufferRam:comb_90|altsyncram:altsyncram_component|altsyncram_6251:auto_generated|ram_block1a0 ; 1                 ; 6       ;
; DRAM_DQ[6]                                                                                                                                      ;                   ;         ;
;      - VgaAdapter:comb_718|LineBuffer:comb_16|LineBufferRam:comb_90|altsyncram:altsyncram_component|altsyncram_6251:auto_generated|ram_block1a0 ; 1                 ; 6       ;
;      - VgaAdapter:comb_718|LineBuffer:comb_16|LineBufferRam:comb_91|altsyncram:altsyncram_component|altsyncram_6251:auto_generated|ram_block1a1 ; 1                 ; 6       ;
; DRAM_DQ[7]                                                                                                                                      ;                   ;         ;
;      - VgaAdapter:comb_718|LineBuffer:comb_16|LineBufferRam:comb_90|altsyncram:altsyncram_component|altsyncram_6251:auto_generated|ram_block1a7 ; 1                 ; 6       ;
;      - VgaAdapter:comb_718|LineBuffer:comb_16|LineBufferRam:comb_91|altsyncram:altsyncram_component|altsyncram_6251:auto_generated|ram_block1a5 ; 1                 ; 6       ;
; DRAM_DQ[8]                                                                                                                                      ;                   ;         ;
;      - VgaAdapter:comb_718|LineBuffer:comb_16|LineBufferRam:comb_91|altsyncram:altsyncram_component|altsyncram_6251:auto_generated|ram_block1a5 ; 0                 ; 6       ;
;      - VgaAdapter:comb_718|LineBuffer:comb_16|LineBufferRam:comb_90|altsyncram:altsyncram_component|altsyncram_6251:auto_generated|ram_block1a1 ; 0                 ; 6       ;
; DRAM_DQ[9]                                                                                                                                      ;                   ;         ;
;      - VgaAdapter:comb_718|LineBuffer:comb_16|LineBufferRam:comb_90|altsyncram:altsyncram_component|altsyncram_6251:auto_generated|ram_block1a3 ; 0                 ; 6       ;
;      - VgaAdapter:comb_718|LineBuffer:comb_16|LineBufferRam:comb_91|altsyncram:altsyncram_component|altsyncram_6251:auto_generated|ram_block1a1 ; 0                 ; 6       ;
; DRAM_DQ[10]                                                                                                                                     ;                   ;         ;
;      - VgaAdapter:comb_718|LineBuffer:comb_16|LineBufferRam:comb_91|altsyncram:altsyncram_component|altsyncram_6251:auto_generated|ram_block1a5 ; 0                 ; 6       ;
;      - VgaAdapter:comb_718|LineBuffer:comb_16|LineBufferRam:comb_90|altsyncram:altsyncram_component|altsyncram_6251:auto_generated|ram_block1a7 ; 0                 ; 6       ;
; DRAM_DQ[11]                                                                                                                                     ;                   ;         ;
;      - VgaAdapter:comb_718|LineBuffer:comb_16|LineBufferRam:comb_91|altsyncram:altsyncram_component|altsyncram_6251:auto_generated|ram_block1a3 ; 0                 ; 6       ;
;      - VgaAdapter:comb_718|LineBuffer:comb_16|LineBufferRam:comb_90|altsyncram:altsyncram_component|altsyncram_6251:auto_generated|ram_block1a3 ; 0                 ; 6       ;
; DRAM_DQ[12]                                                                                                                                     ;                   ;         ;
;      - VgaAdapter:comb_718|LineBuffer:comb_16|LineBufferRam:comb_91|altsyncram:altsyncram_component|altsyncram_6251:auto_generated|ram_block1a3 ; 1                 ; 6       ;
;      - VgaAdapter:comb_718|LineBuffer:comb_16|LineBufferRam:comb_90|altsyncram:altsyncram_component|altsyncram_6251:auto_generated|ram_block1a1 ; 1                 ; 6       ;
; DRAM_DQ[13]                                                                                                                                     ;                   ;         ;
;      - VgaAdapter:comb_718|LineBuffer:comb_16|LineBufferRam:comb_90|altsyncram:altsyncram_component|altsyncram_6251:auto_generated|ram_block1a7 ; 1                 ; 6       ;
;      - VgaAdapter:comb_718|LineBuffer:comb_16|LineBufferRam:comb_91|altsyncram:altsyncram_component|altsyncram_6251:auto_generated|ram_block1a0 ; 1                 ; 6       ;
; DRAM_DQ[14]                                                                                                                                     ;                   ;         ;
;      - VgaAdapter:comb_718|LineBuffer:comb_16|LineBufferRam:comb_90|altsyncram:altsyncram_component|altsyncram_6251:auto_generated|ram_block1a7 ; 1                 ; 6       ;
;      - VgaAdapter:comb_718|LineBuffer:comb_16|LineBufferRam:comb_91|altsyncram:altsyncram_component|altsyncram_6251:auto_generated|ram_block1a0 ; 1                 ; 6       ;
; DRAM_DQ[15]                                                                                                                                     ;                   ;         ;
; FL_DQ[0]                                                                                                                                        ;                   ;         ;
; FL_DQ[1]                                                                                                                                        ;                   ;         ;
; FL_DQ[2]                                                                                                                                        ;                   ;         ;
; FL_DQ[3]                                                                                                                                        ;                   ;         ;
; FL_DQ[4]                                                                                                                                        ;                   ;         ;
; FL_DQ[5]                                                                                                                                        ;                   ;         ;
; FL_DQ[6]                                                                                                                                        ;                   ;         ;
; FL_DQ[7]                                                                                                                                        ;                   ;         ;
; SRAM_DQ[0]                                                                                                                                      ;                   ;         ;
; SRAM_DQ[1]                                                                                                                                      ;                   ;         ;
; SRAM_DQ[2]                                                                                                                                      ;                   ;         ;
; SRAM_DQ[3]                                                                                                                                      ;                   ;         ;
; SRAM_DQ[4]                                                                                                                                      ;                   ;         ;
; SRAM_DQ[5]                                                                                                                                      ;                   ;         ;
; SRAM_DQ[6]                                                                                                                                      ;                   ;         ;
; SRAM_DQ[7]                                                                                                                                      ;                   ;         ;
; SRAM_DQ[8]                                                                                                                                      ;                   ;         ;
; SRAM_DQ[9]                                                                                                                                      ;                   ;         ;
; SRAM_DQ[10]                                                                                                                                     ;                   ;         ;
; SRAM_DQ[11]                                                                                                                                     ;                   ;         ;
; SRAM_DQ[12]                                                                                                                                     ;                   ;         ;
; SRAM_DQ[13]                                                                                                                                     ;                   ;         ;
; SRAM_DQ[14]                                                                                                                                     ;                   ;         ;
; SRAM_DQ[15]                                                                                                                                     ;                   ;         ;
; OTG_DATA[0]                                                                                                                                     ;                   ;         ;
; OTG_DATA[1]                                                                                                                                     ;                   ;         ;
; OTG_DATA[2]                                                                                                                                     ;                   ;         ;
; OTG_DATA[3]                                                                                                                                     ;                   ;         ;
; OTG_DATA[4]                                                                                                                                     ;                   ;         ;
; OTG_DATA[5]                                                                                                                                     ;                   ;         ;
; OTG_DATA[6]                                                                                                                                     ;                   ;         ;
; OTG_DATA[7]                                                                                                                                     ;                   ;         ;
; OTG_DATA[8]                                                                                                                                     ;                   ;         ;
; OTG_DATA[9]                                                                                                                                     ;                   ;         ;
; OTG_DATA[10]                                                                                                                                    ;                   ;         ;
; OTG_DATA[11]                                                                                                                                    ;                   ;         ;
; OTG_DATA[12]                                                                                                                                    ;                   ;         ;
; OTG_DATA[13]                                                                                                                                    ;                   ;         ;
; OTG_DATA[14]                                                                                                                                    ;                   ;         ;
; OTG_DATA[15]                                                                                                                                    ;                   ;         ;
; LCD_DATA[0]                                                                                                                                     ;                   ;         ;
; LCD_DATA[1]                                                                                                                                     ;                   ;         ;
; LCD_DATA[2]                                                                                                                                     ;                   ;         ;
; LCD_DATA[3]                                                                                                                                     ;                   ;         ;
; LCD_DATA[4]                                                                                                                                     ;                   ;         ;
; LCD_DATA[5]                                                                                                                                     ;                   ;         ;
; LCD_DATA[6]                                                                                                                                     ;                   ;         ;
; LCD_DATA[7]                                                                                                                                     ;                   ;         ;
; SD_DAT                                                                                                                                          ;                   ;         ;
; I2C_SDAT                                                                                                                                        ;                   ;         ;
; ENET_DATA[0]                                                                                                                                    ;                   ;         ;
; ENET_DATA[1]                                                                                                                                    ;                   ;         ;
; ENET_DATA[2]                                                                                                                                    ;                   ;         ;
; ENET_DATA[3]                                                                                                                                    ;                   ;         ;
; ENET_DATA[4]                                                                                                                                    ;                   ;         ;
; ENET_DATA[5]                                                                                                                                    ;                   ;         ;
; ENET_DATA[6]                                                                                                                                    ;                   ;         ;
; ENET_DATA[7]                                                                                                                                    ;                   ;         ;
; ENET_DATA[8]                                                                                                                                    ;                   ;         ;
; ENET_DATA[9]                                                                                                                                    ;                   ;         ;
; ENET_DATA[10]                                                                                                                                   ;                   ;         ;
; ENET_DATA[11]                                                                                                                                   ;                   ;         ;
; ENET_DATA[12]                                                                                                                                   ;                   ;         ;
; ENET_DATA[13]                                                                                                                                   ;                   ;         ;
; ENET_DATA[14]                                                                                                                                   ;                   ;         ;
; ENET_DATA[15]                                                                                                                                   ;                   ;         ;
; AUD_ADCLRCK                                                                                                                                     ;                   ;         ;
; AUD_DACLRCK                                                                                                                                     ;                   ;         ;
; AUD_BCLK                                                                                                                                        ;                   ;         ;
; GPIO_0[0]                                                                                                                                       ;                   ;         ;
; GPIO_0[1]                                                                                                                                       ;                   ;         ;
; GPIO_0[2]                                                                                                                                       ;                   ;         ;
; GPIO_0[3]                                                                                                                                       ;                   ;         ;
; GPIO_0[4]                                                                                                                                       ;                   ;         ;
; GPIO_0[5]                                                                                                                                       ;                   ;         ;
; GPIO_0[6]                                                                                                                                       ;                   ;         ;
; GPIO_0[7]                                                                                                                                       ;                   ;         ;
; GPIO_0[8]                                                                                                                                       ;                   ;         ;
; GPIO_0[9]                                                                                                                                       ;                   ;         ;
; GPIO_0[10]                                                                                                                                      ;                   ;         ;
; GPIO_0[11]                                                                                                                                      ;                   ;         ;
; GPIO_0[12]                                                                                                                                      ;                   ;         ;
; GPIO_0[13]                                                                                                                                      ;                   ;         ;
; GPIO_0[14]                                                                                                                                      ;                   ;         ;
; GPIO_0[15]                                                                                                                                      ;                   ;         ;
; GPIO_0[16]                                                                                                                                      ;                   ;         ;
; GPIO_0[17]                                                                                                                                      ;                   ;         ;
; GPIO_0[18]                                                                                                                                      ;                   ;         ;
; GPIO_0[19]                                                                                                                                      ;                   ;         ;
; GPIO_0[20]                                                                                                                                      ;                   ;         ;
; GPIO_0[21]                                                                                                                                      ;                   ;         ;
; GPIO_0[22]                                                                                                                                      ;                   ;         ;
; GPIO_0[23]                                                                                                                                      ;                   ;         ;
; GPIO_0[24]                                                                                                                                      ;                   ;         ;
; GPIO_0[25]                                                                                                                                      ;                   ;         ;
; GPIO_0[26]                                                                                                                                      ;                   ;         ;
; GPIO_0[27]                                                                                                                                      ;                   ;         ;
; GPIO_0[28]                                                                                                                                      ;                   ;         ;
; GPIO_0[29]                                                                                                                                      ;                   ;         ;
; GPIO_0[30]                                                                                                                                      ;                   ;         ;
; GPIO_0[31]                                                                                                                                      ;                   ;         ;
; GPIO_0[32]                                                                                                                                      ;                   ;         ;
; GPIO_0[33]                                                                                                                                      ;                   ;         ;
; GPIO_0[34]                                                                                                                                      ;                   ;         ;
; GPIO_0[35]                                                                                                                                      ;                   ;         ;
; GPIO_1[0]                                                                                                                                       ;                   ;         ;
; GPIO_1[1]                                                                                                                                       ;                   ;         ;
; GPIO_1[2]                                                                                                                                       ;                   ;         ;
; GPIO_1[3]                                                                                                                                       ;                   ;         ;
; GPIO_1[4]                                                                                                                                       ;                   ;         ;
; GPIO_1[5]                                                                                                                                       ;                   ;         ;
; GPIO_1[6]                                                                                                                                       ;                   ;         ;
; GPIO_1[7]                                                                                                                                       ;                   ;         ;
; GPIO_1[8]                                                                                                                                       ;                   ;         ;
; GPIO_1[9]                                                                                                                                       ;                   ;         ;
; GPIO_1[10]                                                                                                                                      ;                   ;         ;
; GPIO_1[11]                                                                                                                                      ;                   ;         ;
; GPIO_1[12]                                                                                                                                      ;                   ;         ;
; GPIO_1[13]                                                                                                                                      ;                   ;         ;
; GPIO_1[14]                                                                                                                                      ;                   ;         ;
; GPIO_1[15]                                                                                                                                      ;                   ;         ;
; GPIO_1[16]                                                                                                                                      ;                   ;         ;
; GPIO_1[17]                                                                                                                                      ;                   ;         ;
; GPIO_1[18]                                                                                                                                      ;                   ;         ;
; GPIO_1[19]                                                                                                                                      ;                   ;         ;
; GPIO_1[20]                                                                                                                                      ;                   ;         ;
; GPIO_1[21]                                                                                                                                      ;                   ;         ;
; GPIO_1[22]                                                                                                                                      ;                   ;         ;
; GPIO_1[23]                                                                                                                                      ;                   ;         ;
; GPIO_1[24]                                                                                                                                      ;                   ;         ;
; GPIO_1[25]                                                                                                                                      ;                   ;         ;
; GPIO_1[26]                                                                                                                                      ;                   ;         ;
; GPIO_1[27]                                                                                                                                      ;                   ;         ;
; GPIO_1[28]                                                                                                                                      ;                   ;         ;
; GPIO_1[29]                                                                                                                                      ;                   ;         ;
; GPIO_1[30]                                                                                                                                      ;                   ;         ;
; GPIO_1[31]                                                                                                                                      ;                   ;         ;
; GPIO_1[32]                                                                                                                                      ;                   ;         ;
; GPIO_1[33]                                                                                                                                      ;                   ;         ;
; GPIO_1[34]                                                                                                                                      ;                   ;         ;
; GPIO_1[35]                                                                                                                                      ;                   ;         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                               ;
+-----------------------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; Name                                                            ; Location           ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                        ; PIN_N2             ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; DisplayExample:comb_720|s.S0                                    ; LCFF_X19_Y13_N13   ; 23      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; DisplayExample:comb_720|slowCount[1]~16                         ; LCCOMB_X18_Y17_N28 ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; VgaAdapter:comb_718|LineBuffer:comb_16|always1~0                ; LCCOMB_X20_Y12_N6  ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; VgaAdapter:comb_718|LineBuffer:comb_16|writeEn1~19              ; LCCOMB_X19_Y12_N24 ; 4       ; Write enable  ; no     ; --                   ; --               ; --                        ;
; VgaAdapter:comb_718|LineBuffer:comb_16|writeEn2~10              ; LCCOMB_X19_Y11_N20 ; 4       ; Write enable  ; no     ; --                   ; --               ; --                        ;
; VgaAdapter:comb_718|SdRam:comb_47|currentState[2]~reg0          ; LCFF_X19_Y10_N25   ; 30      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; VgaAdapter:comb_718|SdRam:comb_47|reduce_nor~3                  ; LCCOMB_X19_Y12_N4  ; 11      ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; VgaAdapter:comb_718|SdRam:comb_47|reduce_or~179                 ; LCCOMB_X18_Y10_N4  ; 15      ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; VgaAdapter:comb_718|SdRam:comb_47|reduce_or~181                 ; LCCOMB_X18_Y10_N24 ; 16      ; Output enable ; no     ; --                   ; --               ; --                        ;
; VgaAdapter:comb_718|VgaPll:comb_4|altpll:altpll_component|_clk0 ; PLL_1              ; 77      ; Clock         ; yes    ; Global clock         ; GCLK2            ; --                        ;
; VgaAdapter:comb_718|VgaPll:comb_4|altpll:altpll_component|_clk1 ; PLL_1              ; 23      ; Clock         ; yes    ; Global clock         ; GCLK3            ; --                        ;
+-----------------------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                ;
+-----------------------------------------------------------------+----------+---------+----------------------+------------------+---------------------------+
; Name                                                            ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------+----------+---------+----------------------+------------------+---------------------------+
; VgaAdapter:comb_718|VgaPll:comb_4|altpll:altpll_component|_clk0 ; PLL_1    ; 77      ; Global clock         ; GCLK2            ; --                        ;
; VgaAdapter:comb_718|VgaPll:comb_4|altpll:altpll_component|_clk1 ; PLL_1    ; 23      ; Global clock         ; GCLK3            ; --                        ;
+-----------------------------------------------------------------+----------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                  ;
+--------------------------------------------------------+---------+
; Name                                                   ; Fan-Out ;
+--------------------------------------------------------+---------+
; VgaAdapter:comb_718|LineBuffer:comb_16|bufferSel       ; 38      ;
; VgaAdapter:comb_718|SdRam:comb_47|currentState[4]~reg0 ; 34      ;
; VgaAdapter:comb_718|SdRam:comb_47|currentState[0]~reg0 ; 33      ;
; VgaAdapter:comb_718|SdRam:comb_47|currentState[3]~reg0 ; 30      ;
; VgaAdapter:comb_718|SdRam:comb_47|currentState[1]~reg0 ; 30      ;
; VgaAdapter:comb_718|SdRam:comb_47|currentState[2]~reg0 ; 30      ;
; DisplayExample:comb_720|s.S0                           ; 23      ;
; VgaAdapter:comb_718|SdRam:comb_47|reduce_or~181        ; 16      ;
; VgaAdapter:comb_718|SdRam:comb_47|DRAM_DQ~57           ; 15      ;
; VgaAdapter:comb_718|SdRam:comb_47|reduce_or~179        ; 15      ;
; DisplayExample:comb_720|slowCount[1]~16                ; 11      ;
; VgaAdapter:comb_718|SdRam:comb_47|reduce_nor~3         ; 11      ;
; VgaAdapter:comb_718|SdRam:comb_47|DRAM_RAS_N~38        ; 9       ;
; VgaAdapter:comb_718|SdRam:comb_47|DRAM_ADDR[9]~2514    ; 8       ;
; VgaAdapter:comb_718|Crtc:comb_5|xcounter[0]            ; 7       ;
; VgaAdapter:comb_718|Crtc:comb_5|xcounter[1]            ; 7       ;
; VgaAdapter:comb_718|SdRam:comb_47|nextState[0]~2355    ; 7       ;
; VgaAdapter:comb_718|SdRam:comb_47|counter[3]           ; 7       ;
; VgaAdapter:comb_718|Crtc:comb_5|xcounter[9]            ; 7       ;
; VgaAdapter:comb_718|Crtc:comb_5|xcounter[7]            ; 7       ;
; VgaAdapter:comb_718|Crtc:comb_5|xcounter[8]            ; 7       ;
; VgaAdapter:comb_718|SdRam:comb_47|DRAM_ADDR[3]~2506    ; 7       ;
; VgaAdapter:comb_718|Crtc:comb_5|xcounter[4]            ; 6       ;
; VgaAdapter:comb_718|Crtc:comb_5|xcounter[5]            ; 6       ;
; VgaAdapter:comb_718|Crtc:comb_5|xcounter[6]            ; 6       ;
; VgaAdapter:comb_718|SdRam:comb_47|counter[1]           ; 6       ;
; VgaAdapter:comb_718|Crtc:comb_5|ycounter[5]            ; 6       ;
; VgaAdapter:comb_718|SdRam:comb_47|counter[9]           ; 6       ;
; VgaAdapter:comb_718|SdRam:comb_47|counter[8]           ; 6       ;
; DisplayExample:comb_720|always1~0                      ; 5       ;
; VgaAdapter:comb_718|Crtc:comb_5|xcounter_clear~55      ; 5       ;
; VgaAdapter:comb_718|Crtc:comb_5|xcounter[2]            ; 5       ;
; VgaAdapter:comb_718|Crtc:comb_5|xcounter[3]            ; 5       ;
; VgaAdapter:comb_718|SdRam:comb_47|counter[4]           ; 5       ;
; VgaAdapter:comb_718|SdRam:comb_47|counter[5]           ; 5       ;
; VgaAdapter:comb_718|SdRam:comb_47|counter[6]           ; 5       ;
; VgaAdapter:comb_718|SdRam:comb_47|counter[7]           ; 5       ;
; DisplayExample:comb_720|s.S2                           ; 5       ;
; VgaAdapter:comb_718|SdRam:comb_47|reduce_nor~82        ; 5       ;
; VgaAdapter:comb_718|SdRam:comb_47|counter[2]           ; 5       ;
; VgaAdapter:comb_718|SdRam:comb_47|counter[0]           ; 5       ;
; VgaAdapter:comb_718|Crtc:comb_5|ycounter[4]            ; 5       ;
; VgaAdapter:comb_718|Crtc:comb_5|ycounter[1]            ; 5       ;
; VgaAdapter:comb_718|LineBuffer:comb_16|ramAddr1[9]~99  ; 4       ;
; VgaAdapter:comb_718|LineBuffer:comb_16|ramAddr1[8]~98  ; 4       ;
; VgaAdapter:comb_718|LineBuffer:comb_16|ramAddr1[7]~97  ; 4       ;
; VgaAdapter:comb_718|LineBuffer:comb_16|ramAddr1[6]~96  ; 4       ;
; VgaAdapter:comb_718|LineBuffer:comb_16|ramAddr1[5]~95  ; 4       ;
; VgaAdapter:comb_718|LineBuffer:comb_16|ramAddr1[4]~94  ; 4       ;
; VgaAdapter:comb_718|LineBuffer:comb_16|ramAddr1[3]~93  ; 4       ;
+--------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+---------------------+------+-----------------------+---------------------------------------------------+
; Name                                                                                                                                   ; Type ; Mode        ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Bits ; M4Ks ; MIF                   ; Location                                          ;
+----------------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+---------------------+------+-----------------------+---------------------------------------------------+
; VgaAdapter:comb_718|LineBuffer:comb_16|LineBufferRam:comb_90|altsyncram:altsyncram_component|altsyncram_6251:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; 1024         ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384 ; 15360               ; 4    ; LineBufferRamTest.mif ; M4K_X13_Y11, M4K_X13_Y12, M4K_X13_Y10, M4K_X13_Y9 ;
; VgaAdapter:comb_718|LineBuffer:comb_16|LineBufferRam:comb_91|altsyncram:altsyncram_component|altsyncram_6251:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; 1024         ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384 ; 15360               ; 4    ; LineBufferRamTest.mif ; M4K_X26_Y11, M4K_X26_Y12, M4K_X26_Y10, M4K_X26_Y9 ;
+----------------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+---------------------+------+-----------------------+---------------------------------------------------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 467 / 94,460 ( < 1 % ) ;
; C16 interconnects          ; 28 / 3,315 ( < 1 % )   ;
; C4 interconnects           ; 304 / 60,840 ( < 1 % ) ;
; Direct links               ; 68 / 94,460 ( < 1 % )  ;
; Global clocks              ; 2 / 16 ( 12 % )        ;
; Local interconnects        ; 168 / 33,216 ( < 1 % ) ;
; R24 interconnects          ; 54 / 3,091 ( 1 % )     ;
; R4 interconnects           ; 263 / 81,294 ( < 1 % ) ;
+----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 15.33) ; Number of LABs  (Total = 18) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 1                            ;
; 12                                          ; 0                            ;
; 13                                          ; 1                            ;
; 14                                          ; 1                            ;
; 15                                          ; 2                            ;
; 16                                          ; 13                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.06) ; Number of LABs  (Total = 18) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 11                           ;
; 1 Clock enable                     ; 4                            ;
; 1 Sync. clear                      ; 1                            ;
; 2 Clocks                           ; 3                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 20.39) ; Number of LABs  (Total = 18) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 2                            ;
; 17                                           ; 1                            ;
; 18                                           ; 2                            ;
; 19                                           ; 0                            ;
; 20                                           ; 2                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 3                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 10.50) ; Number of LABs  (Total = 18) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 1                            ;
; 2                                                ; 0                            ;
; 3                                                ; 0                            ;
; 4                                                ; 1                            ;
; 5                                                ; 0                            ;
; 6                                                ; 0                            ;
; 7                                                ; 0                            ;
; 8                                                ; 2                            ;
; 9                                                ; 1                            ;
; 10                                               ; 4                            ;
; 11                                               ; 0                            ;
; 12                                               ; 3                            ;
; 13                                               ; 3                            ;
; 14                                               ; 1                            ;
; 15                                               ; 2                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 16.89) ; Number of LABs  (Total = 18) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 2                            ;
; 16                                           ; 2                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 1                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 5.0 Build 148 04/26/2005 SJ Web Edition
    Info: Processing started: Wed Aug 09 11:41:00 2006
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off DE2_TOP -c DE2_TOP
Info: Selected device EP2C35F672C6 for design "DE2_TOP"
Info: Implemented PLL "VgaAdapter:comb_718|VgaPll:comb_4|altpll:altpll_component|pll" as Cyclone II PLL type
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for VgaAdapter:comb_718|VgaPll:comb_4|altpll:altpll_component|_clk0 port
    Info: Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for VgaAdapter:comb_718|VgaPll:comb_4|altpll:altpll_component|_clk1 port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices. 
    Info: Device EP2C50F672C6 is compatible
    Info: Device EP2C70F672C6 is compatible
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements
Info: Automatically promoted node VgaAdapter:comb_718|VgaPll:comb_4|altpll:altpll_component|_clk0 (placed in counter C2 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info: Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_X0_Y1_N1
Info: Automatically promoted node VgaAdapter:comb_718|VgaPll:comb_4|altpll:altpll_component|_clk1 (placed in counter C0 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Starting register packing
Info: Performing register packing on registers with non-logic cell location assignments
Info: Completed register packing on registers with non-logic cell location assignments
Info: Started Fast Input/Output/OE register processing
Info: Finished Fast Input/Output/OE register processing
Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing
Warning: PLL "VgaAdapter:comb_718|VgaPll:comb_4|altpll:altpll_component|pll" output port clk[1] feeds output pin "VGA_CLK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance.
Info: Fitter placement preparation operations beginning
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Estimated most critical path is register to register delay of 4.168 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X19_Y10; Fanout = 33; REG Node = 'VgaAdapter:comb_718|SdRam:comb_47|currentState[0]~reg0'
    Info: 2: + IC(0.183 ns) + CELL(0.447 ns) = 0.630 ns; Loc. = LAB_X19_Y10; Fanout = 1; COMB Node = 'VgaAdapter:comb_718|SdRam:comb_47|reduce_or~176'
    Info: 3: + IC(0.125 ns) + CELL(0.447 ns) = 1.202 ns; Loc. = LAB_X19_Y10; Fanout = 2; COMB Node = 'VgaAdapter:comb_718|SdRam:comb_47|reduce_or~177'
    Info: 4: + IC(0.589 ns) + CELL(0.417 ns) = 2.208 ns; Loc. = LAB_X20_Y10; Fanout = 2; COMB Node = 'VgaAdapter:comb_718|SdRam:comb_47|counter[0]~297'
    Info: 5: + IC(0.000 ns) + CELL(0.112 ns) = 2.320 ns; Loc. = LAB_X20_Y10; Fanout = 2; COMB Node = 'VgaAdapter:comb_718|SdRam:comb_47|counter[1]~299'
    Info: 6: + IC(0.000 ns) + CELL(0.112 ns) = 2.432 ns; Loc. = LAB_X20_Y10; Fanout = 2; COMB Node = 'VgaAdapter:comb_718|SdRam:comb_47|counter[2]~301'
    Info: 7: + IC(0.000 ns) + CELL(0.112 ns) = 2.544 ns; Loc. = LAB_X20_Y10; Fanout = 2; COMB Node = 'VgaAdapter:comb_718|SdRam:comb_47|counter[3]~303'
    Info: 8: + IC(0.000 ns) + CELL(0.112 ns) = 2.656 ns; Loc. = LAB_X20_Y10; Fanout = 2; COMB Node = 'VgaAdapter:comb_718|SdRam:comb_47|counter[4]~305'
    Info: 9: + IC(0.000 ns) + CELL(0.112 ns) = 2.768 ns; Loc. = LAB_X20_Y10; Fanout = 2; COMB Node = 'VgaAdapter:comb_718|SdRam:comb_47|counter[5]~307'
    Info: 10: + IC(0.000 ns) + CELL(0.112 ns) = 2.880 ns; Loc. = LAB_X20_Y10; Fanout = 2; COMB Node = 'VgaAdapter:comb_718|SdRam:comb_47|counter[6]~309'
    Info: 11: + IC(0.000 ns) + CELL(0.112 ns) = 2.992 ns; Loc. = LAB_X20_Y10; Fanout = 2; COMB Node = 'VgaAdapter:comb_718|SdRam:comb_47|counter[7]~311'
    Info: 12: + IC(0.000 ns) + CELL(0.112 ns) = 3.104 ns; Loc. = LAB_X20_Y10; Fanout = 2; COMB Node = 'VgaAdapter:comb_718|SdRam:comb_47|counter[8]~313'
    Info: 13: + IC(0.000 ns) + CELL(0.112 ns) = 3.216 ns; Loc. = LAB_X20_Y10; Fanout = 2; COMB Node = 'VgaAdapter:comb_718|SdRam:comb_47|counter[9]~315'
    Info: 14: + IC(0.000 ns) + CELL(0.112 ns) = 3.328 ns; Loc. = LAB_X20_Y10; Fanout = 2; COMB Node = 'VgaAdapter:comb_718|SdRam:comb_47|counter[10]~317'
    Info: 15: + IC(0.000 ns) + CELL(0.112 ns) = 3.440 ns; Loc. = LAB_X20_Y10; Fanout = 2; COMB Node = 'VgaAdapter:comb_718|SdRam:comb_47|counter[11]~319'
    Info: 16: + IC(0.000 ns) + CELL(0.112 ns) = 3.552 ns; Loc. = LAB_X20_Y10; Fanout = 2; COMB Node = 'VgaAdapter:comb_718|SdRam:comb_47|counter[12]~321'
    Info: 17: + IC(0.000 ns) + CELL(0.112 ns) = 3.664 ns; Loc. = LAB_X20_Y10; Fanout = 1; COMB Node = 'VgaAdapter:comb_718|SdRam:comb_47|counter[13]~323'
    Info: 18: + IC(0.000 ns) + CELL(0.418 ns) = 4.082 ns; Loc. = LAB_X20_Y10; Fanout = 1; COMB Node = 'VgaAdapter:comb_718|SdRam:comb_47|counter[14]~324'
    Info: 19: + IC(0.000 ns) + CELL(0.086 ns) = 4.168 ns; Loc. = LAB_X20_Y10; Fanout = 2; REG Node = 'VgaAdapter:comb_718|SdRam:comb_47|counter[14]'
    Info: Total cell delay = 3.271 ns ( 78.48 % )
    Info: Total interconnect delay = 0.897 ns ( 21.52 % )
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Fitter routing operations beginning
Info: Average interconnect usage is 0% of the available device resources. Peak interconnect usage is 3%.
Info: Fitter routing operations ending: elapsed time is 00:00:01
Info: Fitter performed an Auto Fit compilation. Optimizations were skipped to reduce compilation time.
Info: Started post-fitting delay annotation
Warning: Timing characteristics of device EP2C35F672C6 are preliminary
Warning: Found 379 output pins without output pin load capacitance assignment
    Warning: Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX6[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX6[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX6[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX6[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX6[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX6[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX6[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX7[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX7[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX7[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX7[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX7[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX7[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "HEX7[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "LEDG[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "LEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "LEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "LEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "LEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "LEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "LEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "LEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "LEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "UART_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "IRDA_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "DRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "DRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "DRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "DRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "DRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "DRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "DRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "DRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "DRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "DRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "DRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "DRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "DRAM_LDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "DRAM_UDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "DRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "DRAM_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "DRAM_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "DRAM_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "DRAM_BA_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "DRAM_BA_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "DRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "DRAM_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "FL_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "FL_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "FL_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "FL_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "FL_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "FL_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "FL_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "FL_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "FL_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "FL_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "FL_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "FL_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "FL_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "FL_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "FL_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "FL_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "FL_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "FL_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "FL_ADDR[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "FL_ADDR[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "FL_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "FL_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "FL_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "FL_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "SRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "SRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "SRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "SRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "SRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "SRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "SRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "SRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "SRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "SRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "SRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "SRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "SRAM_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "SRAM_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "SRAM_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "SRAM_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "SRAM_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "SRAM_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "SRAM_UB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "SRAM_LB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "SRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "SRAM_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "SRAM_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "OTG_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "OTG_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "OTG_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "OTG_RD_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "OTG_WR_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "OTG_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "OTG_FSPEED" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "OTG_LSPEED" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "OTG_INT0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "OTG_INT1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "OTG_DREQ0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "OTG_DREQ1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "OTG_DACK0_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "OTG_DACK1_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "LCD_ON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "LCD_BLON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "LCD_RW" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "LCD_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "LCD_RS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "SD_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "TDO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "I2C_SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "VGA_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "VGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "VGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "VGA_BLANK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "VGA_SYNC" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "VGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "VGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "VGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "VGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "VGA_R[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "VGA_R[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "VGA_R[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "VGA_R[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "VGA_R[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "VGA_R[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "VGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "VGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "VGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "VGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "VGA_G[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "VGA_G[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "VGA_G[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "VGA_G[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "VGA_G[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "VGA_G[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "VGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "VGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "VGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "VGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "VGA_B[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "VGA_B[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "VGA_B[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "VGA_B[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "VGA_B[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "VGA_B[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "ENET_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "ENET_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "ENET_WR_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "ENET_RD_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "ENET_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "ENET_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "AUD_DACDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "AUD_XCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "TD_RESET" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "SD_DAT3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "SD_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "DRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "DRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "DRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "DRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "DRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "DRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "DRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "DRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "DRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "DRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "DRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "DRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "DRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "DRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "DRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "DRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "FL_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "FL_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "FL_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "FL_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "FL_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "FL_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "FL_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "FL_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "SRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "SRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "SRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "SRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "SRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "SRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "SRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "SRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "SRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "SRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "SRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "SRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "SRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "SRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "SRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "SRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "OTG_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "OTG_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "OTG_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "OTG_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "OTG_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "OTG_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "OTG_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "OTG_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "OTG_DATA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "OTG_DATA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "OTG_DATA[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "OTG_DATA[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "OTG_DATA[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "OTG_DATA[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "OTG_DATA[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "OTG_DATA[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "LCD_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "LCD_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "LCD_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "LCD_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "LCD_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "LCD_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "LCD_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "LCD_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "SD_DAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "I2C_SDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "ENET_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "ENET_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "ENET_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "ENET_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "ENET_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "ENET_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "ENET_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "ENET_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "ENET_DATA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "ENET_DATA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "ENET_DATA[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "ENET_DATA[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "ENET_DATA[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "ENET_DATA[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "ENET_DATA[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "ENET_DATA[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "AUD_ADCLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "AUD_DACLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "AUD_BCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_0[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_0[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_0[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_0[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_0[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_0[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_0[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_0[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_0[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_0[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_0[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_0[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_0[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_0[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_0[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_0[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_0[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_0[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_0[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_0[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_0[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_0[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_0[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_0[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_0[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_0[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_0[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_0[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_0[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_1[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_1[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_1[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_1[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_1[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_1[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_1[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_1[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_1[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_1[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_1[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_1[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_1[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_1[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_1[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_1[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_1[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_1[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_1[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_1[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_1[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_1[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_1[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_1[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_1[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_1[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_1[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "GPIO_1[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Warning: The following 143 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin SD_DAT3 has a permanently enabled output enable
    Info: Pin SD_CMD has a permanently enabled output enable
    Info: Pin FL_DQ[0] has a permanently enabled output enable
    Info: Pin FL_DQ[1] has a permanently enabled output enable
    Info: Pin FL_DQ[2] has a permanently enabled output enable
    Info: Pin FL_DQ[3] has a permanently enabled output enable
    Info: Pin FL_DQ[4] has a permanently enabled output enable
    Info: Pin FL_DQ[5] has a permanently enabled output enable
    Info: Pin FL_DQ[6] has a permanently enabled output enable
    Info: Pin FL_DQ[7] has a permanently enabled output enable
    Info: Pin SRAM_DQ[0] has a permanently enabled output enable
    Info: Pin SRAM_DQ[1] has a permanently enabled output enable
    Info: Pin SRAM_DQ[2] has a permanently enabled output enable
    Info: Pin SRAM_DQ[3] has a permanently enabled output enable
    Info: Pin SRAM_DQ[4] has a permanently enabled output enable
    Info: Pin SRAM_DQ[5] has a permanently enabled output enable
    Info: Pin SRAM_DQ[6] has a permanently enabled output enable
    Info: Pin SRAM_DQ[7] has a permanently enabled output enable
    Info: Pin SRAM_DQ[8] has a permanently enabled output enable
    Info: Pin SRAM_DQ[9] has a permanently enabled output enable
    Info: Pin SRAM_DQ[10] has a permanently enabled output enable
    Info: Pin SRAM_DQ[11] has a permanently enabled output enable
    Info: Pin SRAM_DQ[12] has a permanently enabled output enable
    Info: Pin SRAM_DQ[13] has a permanently enabled output enable
    Info: Pin SRAM_DQ[14] has a permanently enabled output enable
    Info: Pin SRAM_DQ[15] has a permanently enabled output enable
    Info: Pin OTG_DATA[0] has a permanently enabled output enable
    Info: Pin OTG_DATA[1] has a permanently enabled output enable
    Info: Pin OTG_DATA[2] has a permanently enabled output enable
    Info: Pin OTG_DATA[3] has a permanently enabled output enable
    Info: Pin OTG_DATA[4] has a permanently enabled output enable
    Info: Pin OTG_DATA[5] has a permanently enabled output enable
    Info: Pin OTG_DATA[6] has a permanently enabled output enable
    Info: Pin OTG_DATA[7] has a permanently enabled output enable
    Info: Pin OTG_DATA[8] has a permanently enabled output enable
    Info: Pin OTG_DATA[9] has a permanently enabled output enable
    Info: Pin OTG_DATA[10] has a permanently enabled output enable
    Info: Pin OTG_DATA[11] has a permanently enabled output enable
    Info: Pin OTG_DATA[12] has a permanently enabled output enable
    Info: Pin OTG_DATA[13] has a permanently enabled output enable
    Info: Pin OTG_DATA[14] has a permanently enabled output enable
    Info: Pin OTG_DATA[15] has a permanently enabled output enable
    Info: Pin LCD_DATA[0] has a permanently enabled output enable
    Info: Pin LCD_DATA[1] has a permanently enabled output enable
    Info: Pin LCD_DATA[2] has a permanently enabled output enable
    Info: Pin LCD_DATA[3] has a permanently enabled output enable
    Info: Pin LCD_DATA[4] has a permanently enabled output enable
    Info: Pin LCD_DATA[5] has a permanently enabled output enable
    Info: Pin LCD_DATA[6] has a permanently enabled output enable
    Info: Pin LCD_DATA[7] has a permanently enabled output enable
    Info: Pin SD_DAT has a permanently enabled output enable
    Info: Pin I2C_SDAT has a permanently enabled output enable
    Info: Pin ENET_DATA[0] has a permanently enabled output enable
    Info: Pin ENET_DATA[1] has a permanently enabled output enable
    Info: Pin ENET_DATA[2] has a permanently enabled output enable
    Info: Pin ENET_DATA[3] has a permanently enabled output enable
    Info: Pin ENET_DATA[4] has a permanently enabled output enable
    Info: Pin ENET_DATA[5] has a permanently enabled output enable
    Info: Pin ENET_DATA[6] has a permanently enabled output enable
    Info: Pin ENET_DATA[7] has a permanently enabled output enable
    Info: Pin ENET_DATA[8] has a permanently enabled output enable
    Info: Pin ENET_DATA[9] has a permanently enabled output enable
    Info: Pin ENET_DATA[10] has a permanently enabled output enable
    Info: Pin ENET_DATA[11] has a permanently enabled output enable
    Info: Pin ENET_DATA[12] has a permanently enabled output enable
    Info: Pin ENET_DATA[13] has a permanently enabled output enable
    Info: Pin ENET_DATA[14] has a permanently enabled output enable
    Info: Pin ENET_DATA[15] has a permanently enabled output enable
    Info: Pin AUD_ADCLRCK has a permanently enabled output enable
    Info: Pin AUD_DACLRCK has a permanently enabled output enable
    Info: Pin AUD_BCLK has a permanently enabled output enable
    Info: Pin GPIO_0[0] has a permanently enabled output enable
    Info: Pin GPIO_0[1] has a permanently enabled output enable
    Info: Pin GPIO_0[2] has a permanently enabled output enable
    Info: Pin GPIO_0[3] has a permanently enabled output enable
    Info: Pin GPIO_0[4] has a permanently enabled output enable
    Info: Pin GPIO_0[5] has a permanently enabled output enable
    Info: Pin GPIO_0[6] has a permanently enabled output enable
    Info: Pin GPIO_0[7] has a permanently enabled output enable
    Info: Pin GPIO_0[8] has a permanently enabled output enable
    Info: Pin GPIO_0[9] has a permanently enabled output enable
    Info: Pin GPIO_0[10] has a permanently enabled output enable
    Info: Pin GPIO_0[11] has a permanently enabled output enable
    Info: Pin GPIO_0[12] has a permanently enabled output enable
    Info: Pin GPIO_0[13] has a permanently enabled output enable
    Info: Pin GPIO_0[14] has a permanently enabled output enable
    Info: Pin GPIO_0[15] has a permanently enabled output enable
    Info: Pin GPIO_0[16] has a permanently enabled output enable
    Info: Pin GPIO_0[17] has a permanently enabled output enable
    Info: Pin GPIO_0[18] has a permanently enabled output enable
    Info: Pin GPIO_0[19] has a permanently enabled output enable
    Info: Pin GPIO_0[20] has a permanently enabled output enable
    Info: Pin GPIO_0[21] has a permanently enabled output enable
    Info: Pin GPIO_0[22] has a permanently enabled output enable
    Info: Pin GPIO_0[23] has a permanently enabled output enable
    Info: Pin GPIO_0[24] has a permanently enabled output enable
    Info: Pin GPIO_0[25] has a permanently enabled output enable
    Info: Pin GPIO_0[26] has a permanently enabled output enable
    Info: Pin GPIO_0[27] has a permanently enabled output enable
    Info: Pin GPIO_0[28] has a permanently enabled output enable
    Info: Pin GPIO_0[29] has a permanently enabled output enable
    Info: Pin GPIO_0[30] has a permanently enabled output enable
    Info: Pin GPIO_0[31] has a permanently enabled output enable
    Info: Pin GPIO_0[32] has a permanently enabled output enable
    Info: Pin GPIO_0[33] has a permanently enabled output enable
    Info: Pin GPIO_0[34] has a permanently enabled output enable
    Info: Pin GPIO_0[35] has a permanently enabled output enable
    Info: Pin GPIO_1[0] has a permanently enabled output enable
    Info: Pin GPIO_1[1] has a permanently enabled output enable
    Info: Pin GPIO_1[2] has a permanently enabled output enable
    Info: Pin GPIO_1[3] has a permanently enabled output enable
    Info: Pin GPIO_1[4] has a permanently enabled output enable
    Info: Pin GPIO_1[5] has a permanently enabled output enable
    Info: Pin GPIO_1[6] has a permanently enabled output enable
    Info: Pin GPIO_1[7] has a permanently enabled output enable
    Info: Pin GPIO_1[8] has a permanently enabled output enable
    Info: Pin GPIO_1[9] has a permanently enabled output enable
    Info: Pin GPIO_1[10] has a permanently enabled output enable
    Info: Pin GPIO_1[11] has a permanently enabled output enable
    Info: Pin GPIO_1[12] has a permanently enabled output enable
    Info: Pin GPIO_1[13] has a permanently enabled output enable
    Info: Pin GPIO_1[14] has a permanently enabled output enable
    Info: Pin GPIO_1[15] has a permanently enabled output enable
    Info: Pin GPIO_1[16] has a permanently enabled output enable
    Info: Pin GPIO_1[17] has a permanently enabled output enable
    Info: Pin GPIO_1[18] has a permanently enabled output enable
    Info: Pin GPIO_1[19] has a permanently enabled output enable
    Info: Pin GPIO_1[20] has a permanently enabled output enable
    Info: Pin GPIO_1[21] has a permanently enabled output enable
    Info: Pin GPIO_1[22] has a permanently enabled output enable
    Info: Pin GPIO_1[23] has a permanently enabled output enable
    Info: Pin GPIO_1[24] has a permanently enabled output enable
    Info: Pin GPIO_1[25] has a permanently enabled output enable
    Info: Pin GPIO_1[26] has a permanently enabled output enable
    Info: Pin GPIO_1[27] has a permanently enabled output enable
    Info: Pin GPIO_1[28] has a permanently enabled output enable
    Info: Pin GPIO_1[29] has a permanently enabled output enable
    Info: Pin GPIO_1[30] has a permanently enabled output enable
    Info: Pin GPIO_1[31] has a permanently enabled output enable
    Info: Pin GPIO_1[32] has a permanently enabled output enable
    Info: Pin GPIO_1[33] has a permanently enabled output enable
    Info: Pin GPIO_1[34] has a permanently enabled output enable
    Info: Pin GPIO_1[35] has a permanently enabled output enable
Warning: The following 328 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin HEX0[0] has GND driving its datain port
    Info: Pin HEX0[1] has GND driving its datain port
    Info: Pin HEX0[2] has GND driving its datain port
    Info: Pin HEX0[3] has GND driving its datain port
    Info: Pin HEX0[4] has GND driving its datain port
    Info: Pin HEX0[5] has GND driving its datain port
    Info: Pin HEX0[6] has GND driving its datain port
    Info: Pin HEX1[0] has GND driving its datain port
    Info: Pin HEX1[1] has GND driving its datain port
    Info: Pin HEX1[2] has GND driving its datain port
    Info: Pin HEX1[3] has GND driving its datain port
    Info: Pin HEX1[4] has GND driving its datain port
    Info: Pin HEX1[5] has GND driving its datain port
    Info: Pin HEX1[6] has GND driving its datain port
    Info: Pin HEX2[0] has GND driving its datain port
    Info: Pin HEX2[1] has GND driving its datain port
    Info: Pin HEX2[2] has GND driving its datain port
    Info: Pin HEX2[3] has GND driving its datain port
    Info: Pin HEX2[4] has GND driving its datain port
    Info: Pin HEX2[5] has GND driving its datain port
    Info: Pin HEX2[6] has GND driving its datain port
    Info: Pin HEX3[0] has GND driving its datain port
    Info: Pin HEX3[1] has GND driving its datain port
    Info: Pin HEX3[2] has GND driving its datain port
    Info: Pin HEX3[3] has GND driving its datain port
    Info: Pin HEX3[4] has GND driving its datain port
    Info: Pin HEX3[5] has GND driving its datain port
    Info: Pin HEX3[6] has GND driving its datain port
    Info: Pin HEX4[0] has GND driving its datain port
    Info: Pin HEX4[1] has GND driving its datain port
    Info: Pin HEX4[2] has GND driving its datain port
    Info: Pin HEX4[3] has GND driving its datain port
    Info: Pin HEX4[4] has GND driving its datain port
    Info: Pin HEX4[5] has GND driving its datain port
    Info: Pin HEX4[6] has GND driving its datain port
    Info: Pin HEX5[0] has GND driving its datain port
    Info: Pin HEX5[1] has GND driving its datain port
    Info: Pin HEX5[2] has GND driving its datain port
    Info: Pin HEX5[3] has GND driving its datain port
    Info: Pin HEX5[4] has GND driving its datain port
    Info: Pin HEX5[5] has GND driving its datain port
    Info: Pin HEX5[6] has GND driving its datain port
    Info: Pin HEX6[0] has GND driving its datain port
    Info: Pin HEX6[1] has GND driving its datain port
    Info: Pin HEX6[2] has GND driving its datain port
    Info: Pin HEX6[3] has GND driving its datain port
    Info: Pin HEX6[4] has GND driving its datain port
    Info: Pin HEX6[5] has GND driving its datain port
    Info: Pin HEX6[6] has GND driving its datain port
    Info: Pin HEX7[0] has GND driving its datain port
    Info: Pin HEX7[1] has GND driving its datain port
    Info: Pin HEX7[2] has GND driving its datain port
    Info: Pin HEX7[3] has GND driving its datain port
    Info: Pin HEX7[4] has GND driving its datain port
    Info: Pin HEX7[5] has GND driving its datain port
    Info: Pin HEX7[6] has GND driving its datain port
    Info: Pin LEDG[0] has VCC driving its datain port
    Info: Pin LEDG[1] has VCC driving its datain port
    Info: Pin LEDG[2] has VCC driving its datain port
    Info: Pin LEDG[3] has VCC driving its datain port
    Info: Pin LEDG[4] has VCC driving its datain port
    Info: Pin LEDG[5] has VCC driving its datain port
    Info: Pin LEDG[6] has VCC driving its datain port
    Info: Pin LEDG[7] has VCC driving its datain port
    Info: Pin LEDG[8] has VCC driving its datain port
    Info: Pin LEDR[0] has VCC driving its datain port
    Info: Pin LEDR[1] has VCC driving its datain port
    Info: Pin LEDR[2] has VCC driving its datain port
    Info: Pin LEDR[3] has VCC driving its datain port
    Info: Pin LEDR[4] has VCC driving its datain port
    Info: Pin LEDR[5] has VCC driving its datain port
    Info: Pin LEDR[6] has VCC driving its datain port
    Info: Pin LEDR[7] has VCC driving its datain port
    Info: Pin LEDR[8] has VCC driving its datain port
    Info: Pin LEDR[9] has VCC driving its datain port
    Info: Pin LEDR[10] has VCC driving its datain port
    Info: Pin LEDR[11] has VCC driving its datain port
    Info: Pin LEDR[12] has VCC driving its datain port
    Info: Pin LEDR[13] has VCC driving its datain port
    Info: Pin LEDR[14] has VCC driving its datain port
    Info: Pin LEDR[15] has VCC driving its datain port
    Info: Pin LEDR[16] has VCC driving its datain port
    Info: Pin LEDR[17] has VCC driving its datain port
    Info: Pin UART_TXD has GND driving its datain port
    Info: Pin IRDA_TXD has GND driving its datain port
    Info: Pin DRAM_ADDR[11] has GND driving its datain port
    Info: Pin DRAM_LDQM has GND driving its datain port
    Info: Pin DRAM_UDQM has GND driving its datain port
    Info: Pin DRAM_BA_0 has GND driving its datain port
    Info: Pin DRAM_BA_1 has GND driving its datain port
    Info: Pin DRAM_CKE has VCC driving its datain port
    Info: Pin FL_ADDR[0] has GND driving its datain port
    Info: Pin FL_ADDR[1] has GND driving its datain port
    Info: Pin FL_ADDR[2] has GND driving its datain port
    Info: Pin FL_ADDR[3] has GND driving its datain port
    Info: Pin FL_ADDR[4] has GND driving its datain port
    Info: Pin FL_ADDR[5] has GND driving its datain port
    Info: Pin FL_ADDR[6] has GND driving its datain port
    Info: Pin FL_ADDR[7] has GND driving its datain port
    Info: Pin FL_ADDR[8] has GND driving its datain port
    Info: Pin FL_ADDR[9] has GND driving its datain port
    Info: Pin FL_ADDR[10] has GND driving its datain port
    Info: Pin FL_ADDR[11] has GND driving its datain port
    Info: Pin FL_ADDR[12] has GND driving its datain port
    Info: Pin FL_ADDR[13] has GND driving its datain port
    Info: Pin FL_ADDR[14] has GND driving its datain port
    Info: Pin FL_ADDR[15] has GND driving its datain port
    Info: Pin FL_ADDR[16] has GND driving its datain port
    Info: Pin FL_ADDR[17] has GND driving its datain port
    Info: Pin FL_ADDR[18] has GND driving its datain port
    Info: Pin FL_ADDR[19] has GND driving its datain port
    Info: Pin FL_WE_N has GND driving its datain port
    Info: Pin FL_RST_N has GND driving its datain port
    Info: Pin FL_OE_N has GND driving its datain port
    Info: Pin FL_CE_N has GND driving its datain port
    Info: Pin SRAM_ADDR[0] has GND driving its datain port
    Info: Pin SRAM_ADDR[1] has GND driving its datain port
    Info: Pin SRAM_ADDR[2] has GND driving its datain port
    Info: Pin SRAM_ADDR[3] has GND driving its datain port
    Info: Pin SRAM_ADDR[4] has GND driving its datain port
    Info: Pin SRAM_ADDR[5] has GND driving its datain port
    Info: Pin SRAM_ADDR[6] has GND driving its datain port
    Info: Pin SRAM_ADDR[7] has GND driving its datain port
    Info: Pin SRAM_ADDR[8] has GND driving its datain port
    Info: Pin SRAM_ADDR[9] has GND driving its datain port
    Info: Pin SRAM_ADDR[10] has GND driving its datain port
    Info: Pin SRAM_ADDR[11] has GND driving its datain port
    Info: Pin SRAM_ADDR[12] has GND driving its datain port
    Info: Pin SRAM_ADDR[13] has GND driving its datain port
    Info: Pin SRAM_ADDR[14] has GND driving its datain port
    Info: Pin SRAM_ADDR[15] has GND driving its datain port
    Info: Pin SRAM_ADDR[16] has GND driving its datain port
    Info: Pin SRAM_ADDR[17] has GND driving its datain port
    Info: Pin SRAM_UB_N has GND driving its datain port
    Info: Pin SRAM_LB_N has GND driving its datain port
    Info: Pin SRAM_WE_N has GND driving its datain port
    Info: Pin SRAM_CE_N has GND driving its datain port
    Info: Pin SRAM_OE_N has GND driving its datain port
    Info: Pin OTG_ADDR[0] has GND driving its datain port
    Info: Pin OTG_ADDR[1] has GND driving its datain port
    Info: Pin OTG_CS_N has GND driving its datain port
    Info: Pin OTG_RD_N has GND driving its datain port
    Info: Pin OTG_WR_N has GND driving its datain port
    Info: Pin OTG_RST_N has GND driving its datain port
    Info: Pin OTG_FSPEED has GND driving its datain port
    Info: Pin OTG_LSPEED has GND driving its datain port
    Info: Pin OTG_INT0 has GND driving its datain port
    Info: Pin OTG_INT1 has GND driving its datain port
    Info: Pin OTG_DREQ0 has GND driving its datain port
    Info: Pin OTG_DREQ1 has GND driving its datain port
    Info: Pin OTG_DACK0_N has GND driving its datain port
    Info: Pin OTG_DACK1_N has GND driving its datain port
    Info: Pin LCD_ON has VCC driving its datain port
    Info: Pin LCD_BLON has VCC driving its datain port
    Info: Pin LCD_RW has GND driving its datain port
    Info: Pin LCD_EN has GND driving its datain port
    Info: Pin LCD_RS has GND driving its datain port
    Info: Pin SD_CLK has GND driving its datain port
    Info: Pin TDO has GND driving its datain port
    Info: Pin I2C_SCLK has GND driving its datain port
    Info: Pin VGA_SYNC has VCC driving its datain port
    Info: Pin VGA_R[0] has GND driving its datain port
    Info: Pin VGA_R[1] has GND driving its datain port
    Info: Pin VGA_R[2] has GND driving its datain port
    Info: Pin VGA_R[3] has GND driving its datain port
    Info: Pin VGA_R[4] has GND driving its datain port
    Info: Pin VGA_G[0] has GND driving its datain port
    Info: Pin VGA_G[1] has GND driving its datain port
    Info: Pin VGA_G[2] has GND driving its datain port
    Info: Pin VGA_G[3] has GND driving its datain port
    Info: Pin VGA_G[4] has GND driving its datain port
    Info: Pin VGA_B[0] has GND driving its datain port
    Info: Pin VGA_B[1] has GND driving its datain port
    Info: Pin VGA_B[2] has GND driving its datain port
    Info: Pin VGA_B[3] has GND driving its datain port
    Info: Pin VGA_B[4] has GND driving its datain port
    Info: Pin ENET_CMD has GND driving its datain port
    Info: Pin ENET_CS_N has GND driving its datain port
    Info: Pin ENET_WR_N has GND driving its datain port
    Info: Pin ENET_RD_N has GND driving its datain port
    Info: Pin ENET_RST_N has GND driving its datain port
    Info: Pin ENET_CLK has GND driving its datain port
    Info: Pin AUD_DACDAT has GND driving its datain port
    Info: Pin AUD_XCK has GND driving its datain port
    Info: Pin TD_RESET has GND driving its datain port
    Info: Pin SD_DAT3 has VCC driving its datain port
    Info: Pin SD_CMD has VCC driving its datain port
    Info: Pin FL_DQ[0] has VCC driving its datain port
    Info: Pin FL_DQ[1] has VCC driving its datain port
    Info: Pin FL_DQ[2] has VCC driving its datain port
    Info: Pin FL_DQ[3] has VCC driving its datain port
    Info: Pin FL_DQ[4] has VCC driving its datain port
    Info: Pin FL_DQ[5] has VCC driving its datain port
    Info: Pin FL_DQ[6] has VCC driving its datain port
    Info: Pin FL_DQ[7] has VCC driving its datain port
    Info: Pin SRAM_DQ[0] has VCC driving its datain port
    Info: Pin SRAM_DQ[1] has VCC driving its datain port
    Info: Pin SRAM_DQ[2] has VCC driving its datain port
    Info: Pin SRAM_DQ[3] has VCC driving its datain port
    Info: Pin SRAM_DQ[4] has VCC driving its datain port
    Info: Pin SRAM_DQ[5] has VCC driving its datain port
    Info: Pin SRAM_DQ[6] has VCC driving its datain port
    Info: Pin SRAM_DQ[7] has VCC driving its datain port
    Info: Pin SRAM_DQ[8] has VCC driving its datain port
    Info: Pin SRAM_DQ[9] has VCC driving its datain port
    Info: Pin SRAM_DQ[10] has VCC driving its datain port
    Info: Pin SRAM_DQ[11] has VCC driving its datain port
    Info: Pin SRAM_DQ[12] has VCC driving its datain port
    Info: Pin SRAM_DQ[13] has VCC driving its datain port
    Info: Pin SRAM_DQ[14] has VCC driving its datain port
    Info: Pin SRAM_DQ[15] has VCC driving its datain port
    Info: Pin OTG_DATA[0] has VCC driving its datain port
    Info: Pin OTG_DATA[1] has VCC driving its datain port
    Info: Pin OTG_DATA[2] has VCC driving its datain port
    Info: Pin OTG_DATA[3] has VCC driving its datain port
    Info: Pin OTG_DATA[4] has VCC driving its datain port
    Info: Pin OTG_DATA[5] has VCC driving its datain port
    Info: Pin OTG_DATA[6] has VCC driving its datain port
    Info: Pin OTG_DATA[7] has VCC driving its datain port
    Info: Pin OTG_DATA[8] has VCC driving its datain port
    Info: Pin OTG_DATA[9] has VCC driving its datain port
    Info: Pin OTG_DATA[10] has VCC driving its datain port
    Info: Pin OTG_DATA[11] has VCC driving its datain port
    Info: Pin OTG_DATA[12] has VCC driving its datain port
    Info: Pin OTG_DATA[13] has VCC driving its datain port
    Info: Pin OTG_DATA[14] has VCC driving its datain port
    Info: Pin OTG_DATA[15] has VCC driving its datain port
    Info: Pin LCD_DATA[0] has VCC driving its datain port
    Info: Pin LCD_DATA[1] has VCC driving its datain port
    Info: Pin LCD_DATA[2] has VCC driving its datain port
    Info: Pin LCD_DATA[3] has VCC driving its datain port
    Info: Pin LCD_DATA[4] has VCC driving its datain port
    Info: Pin LCD_DATA[5] has VCC driving its datain port
    Info: Pin LCD_DATA[6] has VCC driving its datain port
    Info: Pin LCD_DATA[7] has VCC driving its datain port
    Info: Pin SD_DAT has VCC driving its datain port
    Info: Pin I2C_SDAT has VCC driving its datain port
    Info: Pin ENET_DATA[0] has VCC driving its datain port
    Info: Pin ENET_DATA[1] has VCC driving its datain port
    Info: Pin ENET_DATA[2] has VCC driving its datain port
    Info: Pin ENET_DATA[3] has VCC driving its datain port
    Info: Pin ENET_DATA[4] has VCC driving its datain port
    Info: Pin ENET_DATA[5] has VCC driving its datain port
    Info: Pin ENET_DATA[6] has VCC driving its datain port
    Info: Pin ENET_DATA[7] has VCC driving its datain port
    Info: Pin ENET_DATA[8] has VCC driving its datain port
    Info: Pin ENET_DATA[9] has VCC driving its datain port
    Info: Pin ENET_DATA[10] has VCC driving its datain port
    Info: Pin ENET_DATA[11] has VCC driving its datain port
    Info: Pin ENET_DATA[12] has VCC driving its datain port
    Info: Pin ENET_DATA[13] has VCC driving its datain port
    Info: Pin ENET_DATA[14] has VCC driving its datain port
    Info: Pin ENET_DATA[15] has VCC driving its datain port
    Info: Pin AUD_ADCLRCK has VCC driving its datain port
    Info: Pin AUD_DACLRCK has VCC driving its datain port
    Info: Pin AUD_BCLK has VCC driving its datain port
    Info: Pin GPIO_0[0] has VCC driving its datain port
    Info: Pin GPIO_0[1] has VCC driving its datain port
    Info: Pin GPIO_0[2] has VCC driving its datain port
    Info: Pin GPIO_0[3] has VCC driving its datain port
    Info: Pin GPIO_0[4] has VCC driving its datain port
    Info: Pin GPIO_0[5] has VCC driving its datain port
    Info: Pin GPIO_0[6] has VCC driving its datain port
    Info: Pin GPIO_0[7] has VCC driving its datain port
    Info: Pin GPIO_0[8] has VCC driving its datain port
    Info: Pin GPIO_0[9] has VCC driving its datain port
    Info: Pin GPIO_0[10] has VCC driving its datain port
    Info: Pin GPIO_0[11] has VCC driving its datain port
    Info: Pin GPIO_0[12] has VCC driving its datain port
    Info: Pin GPIO_0[13] has VCC driving its datain port
    Info: Pin GPIO_0[14] has VCC driving its datain port
    Info: Pin GPIO_0[15] has VCC driving its datain port
    Info: Pin GPIO_0[16] has VCC driving its datain port
    Info: Pin GPIO_0[17] has VCC driving its datain port
    Info: Pin GPIO_0[18] has VCC driving its datain port
    Info: Pin GPIO_0[19] has VCC driving its datain port
    Info: Pin GPIO_0[20] has VCC driving its datain port
    Info: Pin GPIO_0[21] has VCC driving its datain port
    Info: Pin GPIO_0[22] has VCC driving its datain port
    Info: Pin GPIO_0[23] has VCC driving its datain port
    Info: Pin GPIO_0[24] has VCC driving its datain port
    Info: Pin GPIO_0[25] has VCC driving its datain port
    Info: Pin GPIO_0[26] has VCC driving its datain port
    Info: Pin GPIO_0[27] has VCC driving its datain port
    Info: Pin GPIO_0[28] has VCC driving its datain port
    Info: Pin GPIO_0[29] has VCC driving its datain port
    Info: Pin GPIO_0[30] has VCC driving its datain port
    Info: Pin GPIO_0[31] has VCC driving its datain port
    Info: Pin GPIO_0[32] has VCC driving its datain port
    Info: Pin GPIO_0[33] has VCC driving its datain port
    Info: Pin GPIO_0[34] has VCC driving its datain port
    Info: Pin GPIO_0[35] has VCC driving its datain port
    Info: Pin GPIO_1[0] has VCC driving its datain port
    Info: Pin GPIO_1[1] has VCC driving its datain port
    Info: Pin GPIO_1[2] has VCC driving its datain port
    Info: Pin GPIO_1[3] has VCC driving its datain port
    Info: Pin GPIO_1[4] has VCC driving its datain port
    Info: Pin GPIO_1[5] has VCC driving its datain port
    Info: Pin GPIO_1[6] has VCC driving its datain port
    Info: Pin GPIO_1[7] has VCC driving its datain port
    Info: Pin GPIO_1[8] has VCC driving its datain port
    Info: Pin GPIO_1[9] has VCC driving its datain port
    Info: Pin GPIO_1[10] has VCC driving its datain port
    Info: Pin GPIO_1[11] has VCC driving its datain port
    Info: Pin GPIO_1[12] has VCC driving its datain port
    Info: Pin GPIO_1[13] has VCC driving its datain port
    Info: Pin GPIO_1[14] has VCC driving its datain port
    Info: Pin GPIO_1[15] has VCC driving its datain port
    Info: Pin GPIO_1[16] has VCC driving its datain port
    Info: Pin GPIO_1[17] has VCC driving its datain port
    Info: Pin GPIO_1[18] has VCC driving its datain port
    Info: Pin GPIO_1[19] has VCC driving its datain port
    Info: Pin GPIO_1[20] has VCC driving its datain port
    Info: Pin GPIO_1[21] has VCC driving its datain port
    Info: Pin GPIO_1[22] has VCC driving its datain port
    Info: Pin GPIO_1[23] has VCC driving its datain port
    Info: Pin GPIO_1[24] has VCC driving its datain port
    Info: Pin GPIO_1[25] has VCC driving its datain port
    Info: Pin GPIO_1[26] has VCC driving its datain port
    Info: Pin GPIO_1[27] has VCC driving its datain port
    Info: Pin GPIO_1[28] has VCC driving its datain port
    Info: Pin GPIO_1[29] has VCC driving its datain port
    Info: Pin GPIO_1[30] has VCC driving its datain port
    Info: Pin GPIO_1[31] has VCC driving its datain port
    Info: Pin GPIO_1[32] has VCC driving its datain port
    Info: Pin GPIO_1[33] has VCC driving its datain port
    Info: Pin GPIO_1[34] has VCC driving its datain port
    Info: Pin GPIO_1[35] has VCC driving its datain port
Info: The following groups of pins have the same output enable
    Info: The following pins have the same output enable: VgaAdapter:comb_718|SdRam:comb_47|reduce_or~181
        Info: Type bidirectional pin DRAM_DQ[0] uses the LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[1] uses the LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[2] uses the LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[3] uses the LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[4] uses the LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[5] uses the LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[6] uses the LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[7] uses the LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[8] uses the LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[9] uses the LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[10] uses the LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[11] uses the LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[12] uses the LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[13] uses the LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[14] uses the LVTTL I/O standard
        Info: Type bidirectional pin DRAM_DQ[15] uses the LVTTL I/O standard
Info: Quartus II Fitter was successful. 0 errors, 384 warnings
    Info: Processing ended: Wed Aug 09 11:41:27 2006
    Info: Elapsed time: 00:00:28


