<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:33:37.3337</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.11.16</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7021618</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>다수의 SoC들을 갖는 아이웨어의 디버그 액세스</inventionTitle><inventionTitleEng>DEBUG ACCESS OF EYEWEAR HAVING MULTIPLE SOCS</inventionTitleEng><openDate>2024.08.29</openDate><openNumber>10-2024-0130699</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.10.01</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.06.27</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 1/16</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2019.01.01)</ipcDate><ipcNumber>G06F 1/3296</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 13/38</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 13/42</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2018.01.01)</ipcDate><ipcNumber>H04N 13/239</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 저전력 디버깅을 수행하도록 구성된 USB 포트 및 프로세싱 워크로드를 공유하는 다수의 SoC(system on chip)들을 포함하는 아이웨어가 제공된다. 아이웨어는 USB 포트가 SoC들과 동시에 통신할 수 있도록 구성된 USB 허브를 포함한다. USB 허브는 USB 허브를 디스에이블하도록 셧-다운(shut-down)될 수 있으며, 모든 SoC들은 지속적인 USB 연결에 의해 어웨이크 상태로 유지되지 않고 저전력 모드들로 진입할 수 있다. 아이웨어는 USB 포트가 저전력 디버깅을 수행하거나 또는 SoC들 각각을 제어하는 것을 가능하게 하는 제어 로직 및 스위치들을 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.07.06</internationOpenDate><internationOpenNumber>WO2023129294</internationOpenNumber><internationalApplicationDate>2022.11.16</internationalApplicationDate><internationalApplicationNumber>PCT/US2022/050141</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 아이웨어로서,제1 측면 및 제2 측면을 갖는 프레임;상기 프레임의 제1 측면에 인접한 제1 SoC(system on chip) — 상기 제1 SoC는 제1 전자 컴포넌트들에 커플링됨 —; 상기 프레임의 제2 측면에 인접한 제2 SoC — 상기 제2 SoC는 제2 전자 컴포넌트들에 커플링됨 —;USB(universal serial bus) 포트; 및상기 USB 포트에 커플링된 USB 허브를 포함하며, 상기 USB 허브는 상기 USB 포트가 상기 제1 및 제2 SoC들 각각을 제어하는 것을 가능하게 하도록 구성되는, 아이웨어.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 USB 포트와 상기 제1 및 제2 SoC들 각각에 커플링된 프로세서를 더 포함하며, 상기 프로세서는 상기 USB 포트가 상기 제1 및 제2 SoC들의 저전력 디버깅(debugging) 및 자동화를 수행하는 것을 가능하게 하도록 구성되는, 아이웨어.</claim></claimInfo><claimInfo><claim>3. 제2 항에 있어서, 상기 USB 허브는 상기 USB 포트가 상기 제1 및 제2 SoC들의 저전력 디버깅 및 자동화를 수행하도록 구성될 때 디스에이블되는, 아이웨어.</claim></claimInfo><claimInfo><claim>4. 제2 항에 있어서, 상기 USB 포트는 UART(Universal Asynchronous Receiver-Transmitter) 또는 SWD(Serial Wire Debug)를 사용하여 저전력 디버깅 및 자동화를 수행하도록 구성되는, 아이웨어.</claim></claimInfo><claimInfo><claim>5. 제2 항에 있어서, 제1 스위치 및 제어 로직을 더 포함하며, 상기 제어 로직은 상기 제1 스위치를 제어하고, 상기 USB 포트가 상기 프로세서를 통해 상기 제1 및 제2 SoC들의 저전력 디버깅 및 자동화를 수행하는 것을 가능하게 하도록 구성되는, 아이웨어.</claim></claimInfo><claimInfo><claim>6. 제5 항에 있어서, 제2 스위치를 더 포함하며, 상기 제어 로직은 상기 USB 포트가 상기 프로세서를 통해 상기 제1 및 제2 SoC들의 저전력 디버깅 및 자동화를 수행하는 것을 가능하게 하거나 또는 상기 USB 포트가 상기 제1 및 제2 SoC들 각각을 제어하는 것을 가능하게 하기 위해 상기 제2 스위치를 제어하도록 구성되는, 아이웨어.  </claim></claimInfo><claimInfo><claim>7. 제5 항에 있어서, 상기 제어 로직은 상기 제1 및 제2 SoC들이 지속적인 USB 연결에 의해 어웨이크 상태로 유지되지 않고 저전력 모드들로 진입하도록 상기 USB 허브를 디스에이블하도록 구성되는, 아이웨어.</claim></claimInfo><claimInfo><claim>8. 제5 항에 있어서, 상기 USB 포트를 사용하여 전체 복구를 가능하게 하기 위해 상기 제어 로직에 디바이스 테스트 시스템(DTS) 검출을 제공하도록 구성된 USB 제어기를 더 포함하는, 아이웨어.</claim></claimInfo><claimInfo><claim>9. 제5 항에 있어서, 상기 제1 SoC는 상기 제어 로직이 상기 제1 스위치를 제어하는 것을 가능하게 하고 상기 USB 포트가 상기 프로세서를 통해 상기 제1 및 제2 SoC들의 저전력 디버깅 및 자동화를 수행하는 것을 가능하게 하도록 구성되는, 아이웨어.</claim></claimInfo><claimInfo><claim>10. 제1 측면 및 제2 측면을 갖는 프레임, 상기 프레임의 제1 측면에 인접한 제1 SoC(system on chip) — 상기 제1 SoC는 제1 전자 컴포넌트들에 커플링됨 — , 상기 프레임의 제2 측면에 인접한 제2 SoC — 상기 제2 SoC는 제2 전자 컴포넌트들에 커플링됨 —, USB(universal serial bus) 포트, 및 상기 USB 포트에 커플링된 USB 허브를 갖는 아이웨어를 사용하는 방법으로서,상기 제1 및 제2 SoC들 각각을 제어하도록 상기 USB 포트를 구성하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>11. 제10 항에 있어서, 상기 아이웨어는 상기 USB 포트와 상기 제1 및 제2 SoC들 각각에 커플링된 프로세서를 더 포함하며, 상기 프로세서는 상기 USB 포트가 상기 제1 및 제2 SoC들의 저전력 디버깅 및 자동화를 수행하는 것을 가능하게 하는, 방법.</claim></claimInfo><claimInfo><claim>12. 제11 항에 있어서, 상기 USB 포트가 상기 제1 및 제2 SoC들의 저전력 디버깅 및 자동화를 수행하도록 상기 USB 허브를 디스에이블하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>13. 제11 항에 있어서, 상기 USB 포트는 UART(Universal Asynchronous Receiver-Transmitter) 또는 SWD(Serial Wire Debug)를 사용하여 저전력 디버깅 및 자동화를 수행하는, 방법.</claim></claimInfo><claimInfo><claim>14. 제11 항에 있어서, 상기 아이웨어는 제1 스위치 및 제어 로직을 더 포함하며, 상기 제어 로직은 상기 제1 스위치를 제어하고, 상기 USB 포트가 상기 프로세서를 통해 상기 제1 및 제2 SoC들의 저전력 디버깅 및 자동화를 수행하는 것을 가능하게 하는, 방법. </claim></claimInfo><claimInfo><claim>15. 제14 항에 있어서, 상기 아이웨어는 제2 스위치를 더 포함하며, 상기 제어 로직은 상기 USB 포트가 상기 프로세서를 통해 상기 제1 및 제2 SoC들의 저전력 디버깅 및 자동화를 수행하는 것을 가능하게 하거나 또는 상기 USB 포트가 상기 제1 및 제2 SoC들 각각을 제어하는 것을 가능하게 하기 위해 상기 제2 스위치를 제어하는, 방법.</claim></claimInfo><claimInfo><claim>16. 제14 항에 있어서, 상기 제어 로직은 상기 제1 및 제2 SoC들이 지속적인 USB 연결에 의해 어웨이크 상태로 유지되지 않고 저전력 모드들로 진입하도록 상기 USB 허브를 디스에이블하는, 방법.</claim></claimInfo><claimInfo><claim>17. 제14 항에 있어서, 상기 아이웨어는 상기 USB 포트를 사용하여 전체 복구를 가능하게 하기 위해 상기 제어 로직에 디바이스 테스트 시스템(DTS) 검출을 제공하는 USB를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>18. 제14 항에 있어서, 상기 제1 SoC는 상기 제어 로직이 상기 제1 스위치를 제어하는 것을 가능하게 하고 상기 USB 포트가 상기 프로세서를 통해 상기 제1 및 제2 SoC들의 저전력 디버깅 및 자동화를 수행하는 것을 가능하게 하는, 방법.</claim></claimInfo><claimInfo><claim>19. 프로그램 코드를 저장한 비-일시적 컴퓨터-판독가능 매체로서, 상기 프로그램 코드는 제1 측면 및 제2 측면을 갖는 프레임, 상기 프레임의 제1 측면에 인접한 제1 SoC(system on chip) — 상기 제1 SoC는 제1 전자 컴포넌트들에 커플링됨 — , 상기 프레임의 제2 측면에 인접한 제2 SoC — 상기 제2 SoC는 제2 전자 컴포넌트들에 커플링됨 —, USB(universal serial bus) 포트, 및 상기 USB 포트에 커플링된 USB 허브를 갖는 아이웨어의 프로세서에 의해 실행될 때, 컴퓨팅 디바이스로 하여금, 상기 제1 및 제2 SoC들 각각을 제어하도록 상기 USB 포트를 구성하는 단계; 및 상기 USB 포트가 상기 제1 및 제2 SoC들의 저전력 디버깅 및 자동화를 수행하는 것을 가능하게 하는 단계를 수행하게 하도록 동작하는, 비-일시적 컴퓨터-판독가능 매체.</claim></claimInfo><claimInfo><claim>20. 제19 항에 있어서, 상기 프로그램 코드는, 컴퓨팅 디바이스로 하여금, 제1 스위치를 제어하고 상기 USB 포트가 상기 제1 및 제2 SoC들의 저전력 디버깅 및 자동화를 수행하는 것을 가능하게 하며, 상기 USB 포트가 상기 제1 및 제2 SoC들의 저전력 디버깅 및 자동화를 수행하는 것을 가능하게 하거나 또는 상기 USB 포트가 상기 제1 및 제2 SoC들 각각을 제어하는 것을 가능하게 하기 위해 제2 스위치를 제어하는 단계를 수행하게 하도록 추가로 동작하는, 비-일시적 컴퓨터-판독가능 매체.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 ***** 캘리포니아주 산타 모니카 써티퍼스트 스트리트 ****</address><code>520140253774</code><country>미국</country><engName>SNAP INC.</engName><name>스냅 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포니아 ...</address><code> </code><country> </country><engName>FEINMAN, Alex</engName><name>파인만, 알렉스</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아 ...</address><code> </code><country> </country><engName>HEGER, Jason</engName><name>헤거, 제이슨</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아 ...</address><code> </code><country> </country><engName>MOUBEDI, Shaheen</engName><name>무베디, 샤힌</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아 ...</address><code> </code><country> </country><engName>NILLES, Gerald</engName><name>닐스, 제럴드</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아 ...</address><code> </code><country> </country><engName>RECCHIO, John</engName><name>레키오, 존</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아 ...</address><code> </code><country> </country><engName>VADIVELU, Praveen Babu</engName><name>바디벨루, 프라빈 바부</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 중구 서소문로 **, *층(서소문동)</address><code>920241000417</code><country>대한민국</country><engName>NAM IP GROUP</engName><name>특허법인(유)남아이피그룹</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.12.31</priorityApplicationDate><priorityApplicationNumber>17/566,951</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.06.27</receiptDate><receiptNumber>1-1-2024-0699545-97</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.08.01</receiptDate><receiptNumber>1-5-2024-0125922-38</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.10.01</receiptDate><receiptNumber>1-1-2025-1122480-10</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247021618.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93d26470aab544a6c6ad1690a98faa19ade1115819adba5f9e67f4b1f8a04187f1e1928f243c0cf48b7ec741531873094f6a730cfade917193</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfa484949845b9ab8c0fb0b947cff687fe36680deaecaffb67faf356a486031edaab2f711443361ca2d2913ec05085f727c8e09b1a0a12118e</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>