Post-boot UART0: 
CTRL: 000a8c81
STAT: 00000050
INTE: 00000000
INTF: 00000000
CLKD: 00000040
OSR:  00000005
TXPE: 00000000
PNR:  00000003
FIFO: 00000000
DMA:  00000000
WKEN: 00000000
WKFL: 00000000

Initializing UART0
after initializing UART0
CTRL: 000a8c81
STAT: 00000050
INTE: 00000000
INTF: 00000000
CLKD: 00000104
OSR:  00000005
TXPE: 00000000
PNR:  00000003
FIFO: 00000000
DMA:  00000000
WKEN: 00000000
WKFL: 00000000

a
read char a
Post-boot UART1: 
CTRL: 00000080
STAT: 00000050
INTE: 00000000
INTF: 00000000
CLKD: 00000000
OSR:  00000000
TXPE: 00000000
PNR:  00000003
FIFO: 00000000
DMA:  00000000
WKEN: 00000000
WKFL: 00000000

Initializing UART1
after initializing UART1
CTRL: 00088c81
STAT: 00000050
INTE: 00000000
INTF: 00000000
CLKD: 00000104
OSR:  00000005
TXPE: 00000000
PNR:  00000003
FIFO: 00000000
DMA:  00000000
WKEN: 00000000
WKFL: 00000000

Post-boot UART2: 
CTRL: 00000080
STAT: 00000050
INTE: 00000000
INTF: 00000000
CLKD: 00000000
OSR:  00000000
TXPE: 00000000
PNR:  00000003
FIFO: 00000000
DMA:  00000000
WKEN: 00000000
WKFL: 00000000

Initializing UART2
after initializing UART2
CTRL: 00088c81
STAT: 00000050
INTE: 00000000
INTF: 00000000
CLKD: 00000104
OSR:  00000005
TXPE: 00000000
PNR:  00000003
FIFO: 00000000
DMA:  00000000
WKEN: 00000000
WKFL: 00000000

default UART0 freq: 00006ec4
set UART0 freq: 00000937
CTRL: 000a8c81
STAT: 00000140
INTE: 00000000
INTF: 00000000
CLKD: 00000104
OSR:  00000005
TXPE: 0000000a
PNR:  00000003
FIFO: 0000000a
DMA:  00000000
WKEN: 00000000
WKFL: 00000000

Post-boot ICC0:
INFO: 00000000
SZ:   10000010
CTRL: 00010001
IVAL: 00000000

Enabled ICC0:
INFO: 00000000
SZ:   10000010
CTRL: 00010001
IVAL: 00000000

Disabled ICC0:
INFO: 00000000
SZ:   10000010
CTRL: 00010000
IVAL: 00000000

main finished

