CP_HPD_EOP_CONTROL__EOP_SIZE_MASK,VAR_0
GFX7_MEC_HPD_SIZE,VAR_1
RREG32,FUNC_0
WREG32,FUNC_1
cik_srbm_select,FUNC_2
mmCP_HPD_EOP_BASE_ADDR,VAR_2
mmCP_HPD_EOP_BASE_ADDR_HI,VAR_3
mmCP_HPD_EOP_CONTROL,VAR_4
mmCP_HPD_EOP_VMID,VAR_5
mutex_lock,FUNC_3
mutex_unlock,FUNC_4
order_base_2,FUNC_5
upper_32_bits,FUNC_6
gfx_v7_0_compute_pipe_init,FUNC_7
adev,VAR_6
mec,VAR_7
pipe,VAR_8
eop_gpu_addr,VAR_9
tmp,VAR_10
eop_offset,VAR_11
