TimeQuest Timing Analyzer report for Uni_Projektas
Fri Apr 28 14:16:46 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'CLK'
 13. Slow Model Setup: 'CORR_BUFFER_UPDATE_CLK0'
 14. Slow Model Hold: 'CLK'
 15. Slow Model Hold: 'CORR_BUFFER_UPDATE_CLK0'
 16. Slow Model Minimum Pulse Width: 'CORR_BUFFER_UPDATE_CLK0'
 17. Slow Model Minimum Pulse Width: 'PLL_CLK0'
 18. Slow Model Minimum Pulse Width: 'PLL_CLK2'
 19. Slow Model Minimum Pulse Width: 'CLK'
 20. Slow Model Minimum Pulse Width: 'ADC_CLK'
 21. Slow Model Minimum Pulse Width: 'ADC_DCLKA'
 22. Setup Times
 23. Hold Times
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Output Enable Times
 27. Minimum Output Enable Times
 28. Output Disable Times
 29. Minimum Output Disable Times
 30. Fast Model Setup Summary
 31. Fast Model Hold Summary
 32. Fast Model Recovery Summary
 33. Fast Model Removal Summary
 34. Fast Model Minimum Pulse Width Summary
 35. Fast Model Setup: 'CORR_BUFFER_UPDATE_CLK0'
 36. Fast Model Setup: 'CLK'
 37. Fast Model Hold: 'CLK'
 38. Fast Model Hold: 'CORR_BUFFER_UPDATE_CLK0'
 39. Fast Model Minimum Pulse Width: 'CORR_BUFFER_UPDATE_CLK0'
 40. Fast Model Minimum Pulse Width: 'PLL_CLK0'
 41. Fast Model Minimum Pulse Width: 'PLL_CLK2'
 42. Fast Model Minimum Pulse Width: 'CLK'
 43. Fast Model Minimum Pulse Width: 'ADC_CLK'
 44. Fast Model Minimum Pulse Width: 'ADC_DCLKA'
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Output Enable Times
 50. Minimum Output Enable Times
 51. Output Disable Times
 52. Minimum Output Disable Times
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Setup Transfers
 59. Hold Transfers
 60. Report TCCS
 61. Report RSKM
 62. Unconstrained Paths
 63. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Uni_Projektas                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------+
; SDC File List                                         ;
+-------------------+--------+--------------------------+
; SDC File Path     ; Status ; Read at                  ;
+-------------------+--------+--------------------------+
; Uni_Projektas.sdc ; OK     ; Fri Apr 28 14:16:46 2023 ;
+-------------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                  ;
+-------------------------+------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------+
; Clock Name              ; Type ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                           ;
+-------------------------+------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------+
; ADC_CLK                 ; Base ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ADC_CLK }                                       ;
; ADC_DCLKA               ; Base ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ADC_DCLKA }                                     ;
; CLK                     ; Base ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                                           ;
; CORR_BUFFER_UPDATE_CLK0 ; Base ; 6.666  ; 150.02 MHz ; 0.000 ; 3.333  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Corr_Main_1|corr_buffer_update~clkctrl|outclk } ;
; PLL_CLK0                ; Base ; 6.666  ; 150.02 MHz ; 0.000 ; 3.333  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Corr_Main_1|corr_buffer_update|clk }            ;
; PLL_CLK1                ; Base ; 6.666  ; 150.02 MHz ; 0.000 ; 3.333  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Corr_Main_1|corr_buffer_update|datain }         ;
; PLL_CLK2                ; Base ; 6.666  ; 150.02 MHz ; 0.000 ; 3.333  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Corr_Main_1|corr_buffer_update|regout }         ;
+-------------------------+------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------+


+---------------------------------------------------------------+
; Slow Model Fmax Summary                                       ;
+------------+-----------------+-------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name              ; Note ;
+------------+-----------------+-------------------------+------+
; 136.59 MHz ; 136.59 MHz      ; CLK                     ;      ;
; 238.61 MHz ; 238.61 MHz      ; CORR_BUFFER_UPDATE_CLK0 ;      ;
+------------+-----------------+-------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------+
; Slow Model Setup Summary                         ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLK                     ; -0.840 ; -4.774        ;
; CORR_BUFFER_UPDATE_CLK0 ; 0.887  ; 0.000         ;
+-------------------------+--------+---------------+


+-------------------------------------------------+
; Slow Model Hold Summary                         ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; CLK                     ; 0.499 ; 0.000         ;
; CORR_BUFFER_UPDATE_CLK0 ; 0.732 ; 0.000         ;
+-------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------+
; Slow Model Minimum Pulse Width Summary           ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CORR_BUFFER_UPDATE_CLK0 ; 2.091  ; 0.000         ;
; PLL_CLK0                ; 2.091  ; 0.000         ;
; PLL_CLK2                ; 3.333  ; 0.000         ;
; CLK                     ; 6.933  ; 0.000         ;
; ADC_CLK                 ; 16.000 ; 0.000         ;
; ADC_DCLKA               ; 17.223 ; 0.000         ;
+-------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                                                                ;
+--------+----------------------------------------------------+-----------------------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                 ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+-----------------------------------------+-------------------------+-------------+--------------+------------+------------+
; -0.840 ; Corr_Main:Corr_Main_1|Add3~2_OTERM123              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.576      ; 11.122     ;
; -0.829 ; Corr_Main:Corr_Main_1|Add3~0_OTERM125              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.576      ; 11.111     ;
; -0.797 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.596      ; 11.099     ;
; -0.760 ; Corr_Main:Corr_Main_1|Add2~2_OTERM303              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.576      ; 11.042     ;
; -0.754 ; Corr_Main:Corr_Main_1|Add3~2_OTERM123              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[10] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.576      ; 11.036     ;
; -0.743 ; Corr_Main:Corr_Main_1|Add3~0_OTERM125              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[10] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.576      ; 11.025     ;
; -0.738 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.596      ; 11.040     ;
; -0.715 ; Corr_Main:Corr_Main_1|Add2~0_OTERM305              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.576      ; 10.997     ;
; -0.711 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[10] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.596      ; 11.013     ;
; -0.701 ; Corr_Main:Corr_Main_1|Add1~2_OTERM231              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.598      ; 11.005     ;
; -0.674 ; Corr_Main:Corr_Main_1|Add2~2_OTERM303              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[10] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.576      ; 10.956     ;
; -0.668 ; Corr_Main:Corr_Main_1|Add3~2_OTERM123              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.576      ; 10.950     ;
; -0.657 ; Corr_Main:Corr_Main_1|Add3~0_OTERM125              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.576      ; 10.939     ;
; -0.652 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[10] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.596      ; 10.954     ;
; -0.645 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.596      ; 10.947     ;
; -0.630 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.596      ; 10.932     ;
; -0.629 ; Corr_Main:Corr_Main_1|Add2~0_OTERM305              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[10] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.576      ; 10.911     ;
; -0.625 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.596      ; 10.927     ;
; -0.615 ; Corr_Main:Corr_Main_1|Add1~2_OTERM231              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[10] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.598      ; 10.919     ;
; -0.588 ; Corr_Main:Corr_Main_1|Add2~2_OTERM303              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.576      ; 10.870     ;
; -0.582 ; Corr_Main:Corr_Main_1|Add3~2_OTERM123              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.576      ; 10.864     ;
; -0.571 ; Corr_Main:Corr_Main_1|Add3~0_OTERM125              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.576      ; 10.853     ;
; -0.566 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.596      ; 10.868     ;
; -0.559 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[10] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.596      ; 10.861     ;
; -0.548 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.596      ; 10.850     ;
; -0.544 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[10] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.596      ; 10.846     ;
; -0.543 ; Corr_Main:Corr_Main_1|Add2~0_OTERM305              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.576      ; 10.825     ;
; -0.539 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.596      ; 10.841     ;
; -0.529 ; Corr_Main:Corr_Main_1|Add1~2_OTERM231              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.598      ; 10.833     ;
; -0.518 ; Corr_Main:Corr_Main_1|Add1~0_OTERM233              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.598      ; 10.822     ;
; -0.509 ; Corr_Main:Corr_Main_1|Add3~4_OTERM121              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.576      ; 10.791     ;
; -0.502 ; Corr_Main:Corr_Main_1|Add2~2_OTERM303              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.576      ; 10.784     ;
; -0.496 ; Corr_Main:Corr_Main_1|Add3~2_OTERM123              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.576      ; 10.778     ;
; -0.485 ; Corr_Main:Corr_Main_1|Add3~0_OTERM125              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.576      ; 10.767     ;
; -0.480 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.596      ; 10.782     ;
; -0.478 ; Corr_Main:Corr_Main_1|Add4~4_OTERM49               ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.598      ; 10.782     ;
; -0.473 ; Corr_Main:Corr_Main_1|Add1~6_OTERM227              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.598      ; 10.777     ;
; -0.473 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.596      ; 10.775     ;
; -0.462 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[10] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.596      ; 10.764     ;
; -0.458 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.596      ; 10.760     ;
; -0.457 ; Corr_Main:Corr_Main_1|Add2~0_OTERM305              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.576      ; 10.739     ;
; -0.453 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.596      ; 10.755     ;
; -0.443 ; Corr_Main:Corr_Main_1|Add1~2_OTERM231              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.598      ; 10.747     ;
; -0.432 ; Corr_Main:Corr_Main_1|Add1~0_OTERM233              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[10] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.598      ; 10.736     ;
; -0.423 ; Corr_Main:Corr_Main_1|Add3~4_OTERM121              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[10] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.576      ; 10.705     ;
; -0.416 ; Corr_Main:Corr_Main_1|Add2~2_OTERM303              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.576      ; 10.698     ;
; -0.394 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.596      ; 10.696     ;
; -0.392 ; Corr_Main:Corr_Main_1|Add4~4_OTERM49               ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[10] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.598      ; 10.696     ;
; -0.387 ; Corr_Main:Corr_Main_1|Add1~6_OTERM227              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[10] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.598      ; 10.691     ;
; -0.387 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.596      ; 10.689     ;
; -0.376 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.596      ; 10.678     ;
; -0.372 ; Corr_Main:Corr_Main_1|Add2~4_OTERM301              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.576      ; 10.654     ;
; -0.372 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.596      ; 10.674     ;
; -0.371 ; Corr_Main:Corr_Main_1|Add2~0_OTERM305              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.576      ; 10.653     ;
; -0.365 ; Corr_Main:Corr_Main_1|Add6~2_OTERM447              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.592      ; 10.663     ;
; -0.357 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.596      ; 10.659     ;
; -0.357 ; Corr_Main:Corr_Main_1|Add1~2_OTERM231              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.598      ; 10.661     ;
; -0.348 ; Corr_Main:Corr_Main_1|Add1~4_OTERM229              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.598      ; 10.652     ;
; -0.346 ; Corr_Main:Corr_Main_1|Add1~0_OTERM233              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.598      ; 10.650     ;
; -0.337 ; Corr_Main:Corr_Main_1|Add3~4_OTERM121              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.576      ; 10.619     ;
; -0.306 ; Corr_Main:Corr_Main_1|Add3~2_OTERM123              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.576      ; 10.588     ;
; -0.306 ; Corr_Main:Corr_Main_1|Add4~4_OTERM49               ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.598      ; 10.610     ;
; -0.301 ; Corr_Main:Corr_Main_1|Add1~6_OTERM227              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.598      ; 10.605     ;
; -0.301 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.596      ; 10.603     ;
; -0.300 ; Corr_Main:Corr_Main_1|Add7~2_OTERM267              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.592      ; 10.598     ;
; -0.295 ; Corr_Main:Corr_Main_1|Add3~0_OTERM125              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.576      ; 10.577     ;
; -0.290 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.596      ; 10.592     ;
; -0.286 ; Corr_Main:Corr_Main_1|Add2~4_OTERM301              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[10] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.576      ; 10.568     ;
; -0.286 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.596      ; 10.588     ;
; -0.284 ; Corr_Main:Corr_Main_1|Add6~0_OTERM449              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.592      ; 10.582     ;
; -0.279 ; Corr_Main:Corr_Main_1|Add6~2_OTERM447              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[10] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.592      ; 10.577     ;
; -0.271 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[10] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.596      ; 10.573     ;
; -0.263 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.596      ; 10.565     ;
; -0.262 ; Corr_Main:Corr_Main_1|Add1~4_OTERM229              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[10] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.598      ; 10.566     ;
; -0.260 ; Corr_Main:Corr_Main_1|Add1~0_OTERM233              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.598      ; 10.564     ;
; -0.258 ; Corr_Main:Corr_Main_1|Add3~0_OTERM125              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[3]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.576      ; 10.540     ;
; -0.257 ; Corr_Main:Corr_Main_1|Add5~0_OTERM17               ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.598      ; 10.561     ;
; -0.254 ; Corr_Main:Corr_Main_1|Add3~2_OTERM123              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[3]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.576      ; 10.536     ;
; -0.253 ; Corr_Main:Corr_Main_1|Add3~0_OTERM125              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[2]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.576      ; 10.535     ;
; -0.253 ; Corr_Main:Corr_Main_1|Add6~10_OTERM439             ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.592      ; 10.551     ;
; -0.252 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.596      ; 10.554     ;
; -0.251 ; Corr_Main:Corr_Main_1|Add3~4_OTERM121              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.576      ; 10.533     ;
; -0.249 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.596      ; 10.551     ;
; -0.239 ; Corr_Main:Corr_Main_1|Add4~6_OTERM47               ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.598      ; 10.543     ;
; -0.226 ; Corr_Main:Corr_Main_1|Add2~2_OTERM303              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.576      ; 10.508     ;
; -0.223 ; Corr_Main:Corr_Main_1|Add7~12_OTERM257             ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.592      ; 10.521     ;
; -0.220 ; Corr_Main:Corr_Main_1|Add3~2_OTERM123              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.576      ; 10.502     ;
; -0.220 ; Corr_Main:Corr_Main_1|Add4~4_OTERM49               ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.598      ; 10.524     ;
; -0.215 ; Corr_Main:Corr_Main_1|Add1~6_OTERM227              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.598      ; 10.519     ;
; -0.214 ; Corr_Main:Corr_Main_1|Add7~2_OTERM267              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[10] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.592      ; 10.512     ;
; -0.213 ; Corr_Main:Corr_Main_1|Add6~0_OTERM449              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[1]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.592      ; 10.511     ;
; -0.211 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[3]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.596      ; 10.513     ;
; -0.209 ; Corr_Main:Corr_Main_1|Add3~0_OTERM125              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.576      ; 10.491     ;
; -0.206 ; Corr_Main:Corr_Main_1|Add4~0_OTERM53               ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.598      ; 10.510     ;
; -0.204 ; Corr_Main:Corr_Main_1|Add1~10_OTERM223             ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.598      ; 10.508     ;
; -0.204 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.596      ; 10.506     ;
; -0.204 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.596      ; 10.506     ;
; -0.200 ; Corr_Main:Corr_Main_1|Add2~4_OTERM301              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.576      ; 10.482     ;
; -0.199 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.596      ; 10.501     ;
; -0.198 ; Corr_Main:Corr_Main_1|Add6~0_OTERM449              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[10] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 3.592      ; 10.496     ;
+--------+----------------------------------------------------+-----------------------------------------+-------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CORR_BUFFER_UPDATE_CLK0'                                                                                                                                                                       ;
+-------+---------------------------------------------------------+----------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                            ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+----------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.887 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[7] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[0] ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -3.596     ; 2.223      ;
; 1.236 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[8] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[0] ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -3.596     ; 1.874      ;
; 1.237 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[9] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[0] ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -3.596     ; 1.873      ;
; 1.247 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[6] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[0] ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -3.596     ; 1.863      ;
; 1.397 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[2] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[0] ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -3.596     ; 1.713      ;
; 1.402 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[5] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[0] ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -3.596     ; 1.708      ;
; 1.407 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[3] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[0] ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -3.596     ; 1.703      ;
; 1.414 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[4] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[0] ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -3.596     ; 1.696      ;
; 2.475 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[0]      ; Corr_Main:Corr_Main_1|Add1~16_OTERM235             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 4.242      ;
; 2.494 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[3]      ; Corr_Main:Corr_Main_1|Add5~16_OTERM415             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.005     ; 4.207      ;
; 2.561 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[0]      ; Corr_Main:Corr_Main_1|Add1~14_OTERM237             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 4.156      ;
; 2.580 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[3]      ; Corr_Main:Corr_Main_1|Add5~14_OTERM417             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.005     ; 4.121      ;
; 2.646 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[2]      ; Corr_Main:Corr_Main_1|Add4~16_OTERM397             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.003      ; 4.063      ;
; 2.647 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[0]      ; Corr_Main:Corr_Main_1|Add1~12_OTERM239             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 4.070      ;
; 2.666 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[3]      ; Corr_Main:Corr_Main_1|Add5~12_OTERM419             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.005     ; 4.035      ;
; 2.732 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[2]      ; Corr_Main:Corr_Main_1|Add4~14_OTERM399             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.003      ; 3.977      ;
; 2.733 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[0]      ; Corr_Main:Corr_Main_1|Add1~10_OTERM241             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 3.984      ;
; 2.744 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[0]      ; Corr_Main:Corr_Main_1|Add1~16_OTERM235             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 3.973      ;
; 2.776 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[0]      ; Corr_Main:Corr_Main_1|Add1~16_OTERM235             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 3.941      ;
; 2.805 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[0]      ; Corr_Main:Corr_Main_1|Add1~16_OTERM235             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 3.912      ;
; 2.818 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[2]      ; Corr_Main:Corr_Main_1|Add4~12_OTERM401             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.003      ; 3.891      ;
; 2.819 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[0]      ; Corr_Main:Corr_Main_1|Add1~8_OTERM243              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 3.898      ;
; 2.830 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[0]      ; Corr_Main:Corr_Main_1|Add1~14_OTERM237             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 3.887      ;
; 2.856 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[3]      ; Corr_Main:Corr_Main_1|Add5~10_OTERM421             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.005     ; 3.845      ;
; 2.858 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[1]      ; Corr_Main:Corr_Main_1|Add1~16_OTERM235             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 3.859      ;
; 2.862 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[3]      ; Corr_Main:Corr_Main_1|Add3~16_OTERM379             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.013      ; 3.857      ;
; 2.862 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[0]      ; Corr_Main:Corr_Main_1|Add1~14_OTERM237             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 3.855      ;
; 2.891 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[0]      ; Corr_Main:Corr_Main_1|Add1~14_OTERM237             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 3.826      ;
; 2.904 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[2]      ; Corr_Main:Corr_Main_1|Add4~10_OTERM403             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.003      ; 3.805      ;
; 2.916 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[0]      ; Corr_Main:Corr_Main_1|Add1~12_OTERM239             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 3.801      ;
; 2.942 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[3]      ; Corr_Main:Corr_Main_1|Add5~8_OTERM423              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.005     ; 3.759      ;
; 2.944 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[1]      ; Corr_Main:Corr_Main_1|Add1~14_OTERM237             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 3.773      ;
; 2.948 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[3]      ; Corr_Main:Corr_Main_1|Add3~14_OTERM381             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.013      ; 3.771      ;
; 2.948 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[2]      ; Corr_Main:Corr_Main_1|Add4~16_OTERM397             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.003      ; 3.761      ;
; 2.948 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[0]      ; Corr_Main:Corr_Main_1|Add1~12_OTERM239             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 3.769      ;
; 2.949 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[2]      ; Corr_Main:Corr_Main_1|Add4~16_OTERM397             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.003      ; 3.760      ;
; 2.949 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[0]      ; Corr_Main:Corr_Main_1|Add1~16_OTERM235             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 3.768      ;
; 2.957 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[10]     ; Corr_Main:Corr_Main_1|Add7~16_OTERM487             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.010     ; 3.739      ;
; 2.965 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[3]      ; Corr_Main:Corr_Main_1|Add4~16_OTERM397             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.003      ; 3.744      ;
; 2.975 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[10]     ; Corr_Main:Corr_Main_1|Add6~16_OTERM469             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.009     ; 3.722      ;
; 2.980 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[2]      ; Corr_Main:Corr_Main_1|Add5~16_OTERM415             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.007     ; 3.719      ;
; 2.990 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[2]      ; Corr_Main:Corr_Main_1|Add4~8_OTERM405              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.003      ; 3.719      ;
; 3.018 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[2]      ; Corr_Main:Corr_Main_1|Add5~16_OTERM415             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.007     ; 3.681      ;
; 3.024 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[2]      ; Corr_Main:Corr_Main_1|Add3~16_OTERM379             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 3.693      ;
; 3.028 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[3]      ; Corr_Main:Corr_Main_1|Add5~6_OTERM425              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.005     ; 3.673      ;
; 3.030 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[1]      ; Corr_Main:Corr_Main_1|Add1~12_OTERM239             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 3.687      ;
; 3.033 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[0]      ; Corr_Main:Corr_Main_1|Add1~16_OTERM235             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 3.684      ;
; 3.034 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[3]      ; Corr_Main:Corr_Main_1|Add3~12_OTERM383             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.013      ; 3.685      ;
; 3.034 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[2]      ; Corr_Main:Corr_Main_1|Add4~14_OTERM399             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.003      ; 3.675      ;
; 3.034 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[0]      ; Corr_Main:Corr_Main_1|Add1~10_OTERM241             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 3.683      ;
; 3.035 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[2]      ; Corr_Main:Corr_Main_1|Add4~14_OTERM399             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.003      ; 3.674      ;
; 3.035 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[0]      ; Corr_Main:Corr_Main_1|Add1~14_OTERM237             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 3.682      ;
; 3.043 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[10]     ; Corr_Main:Corr_Main_1|Add7~14_OTERM489             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.010     ; 3.653      ;
; 3.051 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[3]      ; Corr_Main:Corr_Main_1|Add4~14_OTERM399             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.003      ; 3.658      ;
; 3.061 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[10]     ; Corr_Main:Corr_Main_1|Add6~14_OTERM471             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.009     ; 3.636      ;
; 3.066 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[2]      ; Corr_Main:Corr_Main_1|Add5~14_OTERM417             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.007     ; 3.633      ;
; 3.075 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[10]     ; Corr_Main:Corr_Main_1|Add6~16_OTERM469             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.009     ; 3.622      ;
; 3.076 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[2]      ; Corr_Main:Corr_Main_1|Add4~6_OTERM407              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.003      ; 3.633      ;
; 3.104 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[2]      ; Corr_Main:Corr_Main_1|Add5~14_OTERM417             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.007     ; 3.595      ;
; 3.110 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[2]      ; Corr_Main:Corr_Main_1|Add3~14_OTERM381             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 3.607      ;
; 3.114 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[3]      ; Corr_Main:Corr_Main_1|Add5~4_OTERM427              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.005     ; 3.587      ;
; 3.119 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[0]      ; Corr_Main:Corr_Main_1|Add1~14_OTERM237             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 3.598      ;
; 3.120 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[2]      ; Corr_Main:Corr_Main_1|Add4~12_OTERM401             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.003      ; 3.589      ;
; 3.120 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[0]      ; Corr_Main:Corr_Main_1|Add1~8_OTERM243              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 3.597      ;
; 3.120 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[3]      ; Corr_Main:Corr_Main_1|Add3~16_OTERM379             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.008      ; 3.594      ;
; 3.121 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[2]      ; Corr_Main:Corr_Main_1|Add4~12_OTERM401             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.003      ; 3.588      ;
; 3.121 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[0]      ; Corr_Main:Corr_Main_1|Add1~12_OTERM239             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 3.596      ;
; 3.128 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[2]      ; Corr_Main:Corr_Main_1|Add5~16_OTERM415             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.007     ; 3.571      ;
; 3.129 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[10]     ; Corr_Main:Corr_Main_1|Add7~12_OTERM491             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.010     ; 3.567      ;
; 3.137 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[3]      ; Corr_Main:Corr_Main_1|Add4~12_OTERM401             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.003      ; 3.572      ;
; 3.152 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[2]      ; Corr_Main:Corr_Main_1|Add5~12_OTERM419             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.007     ; 3.547      ;
; 3.161 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[10]     ; Corr_Main:Corr_Main_1|Add6~14_OTERM471             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.009     ; 3.536      ;
; 3.167 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[3]      ; Corr_Main:Corr_Main_1|Add5~16_OTERM415             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.010     ; 3.529      ;
; 3.178 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[2]      ; Corr_Main:Corr_Main_1|Add4~16_OTERM397             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.003      ; 3.531      ;
; 3.181 ; Corr_Main:Corr_Main_1|Add1~10_OTERM241                  ; Corr_Main:Corr_Main_1|Add1~10_OTERM223             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.013     ; 3.512      ;
; 3.190 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[2]      ; Corr_Main:Corr_Main_1|Add5~12_OTERM419             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.007     ; 3.509      ;
; 3.196 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[2]      ; Corr_Main:Corr_Main_1|Add3~12_OTERM383             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 3.521      ;
; 3.200 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[3]      ; Corr_Main:Corr_Main_1|Add5~2_OTERM429              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.005     ; 3.501      ;
; 3.205 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[0]      ; Corr_Main:Corr_Main_1|Add1~12_OTERM239             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 3.512      ;
; 3.206 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[0]      ; Corr_Main:Corr_Main_1|Add1~6_OTERM245              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 3.511      ;
; 3.206 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[2]      ; Corr_Main:Corr_Main_1|Add4~10_OTERM403             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.003      ; 3.503      ;
; 3.206 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[3]      ; Corr_Main:Corr_Main_1|Add3~14_OTERM381             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.008      ; 3.508      ;
; 3.207 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[2]      ; Corr_Main:Corr_Main_1|Add4~10_OTERM403             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.003      ; 3.502      ;
; 3.207 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[0]      ; Corr_Main:Corr_Main_1|Add1~10_OTERM241             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 3.510      ;
; 3.214 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[2]      ; Corr_Main:Corr_Main_1|Add5~14_OTERM417             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.007     ; 3.485      ;
; 3.214 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[2]      ; Corr_Main:Corr_Main_1|Add3~16_OTERM379             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 3.503      ;
; 3.214 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[10]     ; Corr_Main:Corr_Main_1|Add7~16_OTERM487             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.010     ; 3.482      ;
; 3.215 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[10]     ; Corr_Main:Corr_Main_1|Add7~10_OTERM493             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.010     ; 3.481      ;
; 3.223 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[3]      ; Corr_Main:Corr_Main_1|Add4~10_OTERM403             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.003      ; 3.486      ;
; 3.224 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[3]      ; Corr_Main:Corr_Main_1|Add3~10_OTERM385             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.013      ; 3.495      ;
; 3.250 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[3]      ; Corr_Main:Corr_Main_1|Add5~16_OTERM415             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.005     ; 3.451      ;
; 3.251 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[10]     ; Corr_Main:Corr_Main_1|Add6~12_OTERM473             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.009     ; 3.446      ;
; 3.253 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[3]      ; Corr_Main:Corr_Main_1|Add5~14_OTERM417             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.010     ; 3.443      ;
; 3.264 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[2]      ; Corr_Main:Corr_Main_1|Add4~14_OTERM399             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.003      ; 3.445      ;
; 3.265 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[3]      ; Corr_Main:Corr_Main_1|Add4~16_OTERM397             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.005      ; 3.446      ;
; 3.266 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[2]      ; Corr_Main:Corr_Main_1|Add4~4_OTERM409              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.003      ; 3.443      ;
; 3.273 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[3]      ; Corr_Main:Corr_Main_1|Add2~16_OTERM361             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.002      ; 3.435      ;
; 3.286 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[3]      ; Corr_Main:Corr_Main_1|Add2~16_OTERM361             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.003     ; 3.417      ;
; 3.288 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[0]      ; Corr_Main:Corr_Main_1|Add1~16_OTERM235             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 3.429      ;
; 3.291 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[0]      ; Corr_Main:Corr_Main_1|Add1~10_OTERM241             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 3.426      ;
+-------+---------------------------------------------------------+----------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                           ; To Node                                                                                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[0]                                                                                                                                   ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[0]                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[1]                                                                                                                                   ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[1]                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[2]                                                                                                                                   ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[2]                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[3]                                                                                                                                   ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[3]                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.stop                                                                                                                              ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.stop                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Corr_Main:Corr_Main_1|read_counter[3]                                                                                                                                                               ; Corr_Main:Corr_Main_1|read_counter[3]                                                                                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Corr_Main:Corr_Main_1|read_counter[2]                                                                                                                                                               ; Corr_Main:Corr_Main_1|read_counter[2]                                                                                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Corr_Main:Corr_Main_1|read_counter[1]                                                                                                                                                               ; Corr_Main:Corr_Main_1|read_counter[1]                                                                                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Corr_Main:Corr_Main_1|read_counter[0]                                                                                                                                                               ; Corr_Main:Corr_Main_1|read_counter[0]                                                                                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_Controller:this_mram_controller|counter[0]                                                                                                                                                     ; MRAM_Controller:this_mram_controller|counter[0]                                                                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_Controller:this_mram_controller|counter[1]                                                                                                                                                     ; MRAM_Controller:this_mram_controller|counter[1]                                                                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_Controller:this_mram_controller|counter[2]                                                                                                                                                     ; MRAM_Controller:this_mram_controller|counter[2]                                                                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_Controller:this_mram_controller|counter[3]                                                                                                                                                     ; MRAM_Controller:this_mram_controller|counter[3]                                                                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_Controller:this_mram_controller|curr_state.writing                                                                                                                                             ; MRAM_Controller:this_mram_controller|curr_state.writing                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Write_out_mram_manager:this_write_out_mram_manager|getting_data                                                                                                                                     ; Write_out_mram_manager:this_write_out_mram_manager|getting_data                                                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Write_out_mram_manager:this_write_out_mram_manager|have_data                                                                                                                                        ; Write_out_mram_manager:this_write_out_mram_manager|have_data                                                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_Controller:this_mram_controller|curr_state.idle                                                                                                                                                ; MRAM_Controller:this_mram_controller|curr_state.idle                                                                                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Read_adc_manager:this_read_adc_manager|read_counter[0]                                                                                                                                              ; Read_adc_manager:this_read_adc_manager|read_counter[0]                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Read_adc_manager:this_read_adc_manager|read_counter[1]                                                                                                                                              ; Read_adc_manager:this_read_adc_manager|read_counter[1]                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Read_adc_manager:this_read_adc_manager|read_counter[2]                                                                                                                                              ; Read_adc_manager:this_read_adc_manager|read_counter[2]                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Write_out_mram_manager:this_write_out_mram_manager|msb                                                                                                                                              ; Write_out_mram_manager:this_write_out_mram_manager|msb                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Setup_manager:this_setup_manager|config_command_counter[0]                                                                                                                                          ; Setup_manager:this_setup_manager|config_command_counter[0]                                                                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; STATE_MANAGER:this_state_manager|curr_state.setup                                                                                                                                                   ; STATE_MANAGER:this_state_manager|curr_state.setup                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; STATE_MANAGER:this_state_manager|curr_state.wait_1                                                                                                                                                  ; STATE_MANAGER:this_state_manager|curr_state.wait_1                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; STATE_MANAGER:this_state_manager|counter[0]                                                                                                                                                         ; STATE_MANAGER:this_state_manager|counter[0]                                                                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; STATE_MANAGER:this_state_manager|curr_state.write_out_mram                                                                                                                                          ; STATE_MANAGER:this_state_manager|curr_state.write_out_mram                                                                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_Controller:UART_Controller_1|next_state.reading_fifo2                                                                                                                                          ; UART_Controller:UART_Controller_1|next_state.reading_fifo2                                                                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_Controller:UART_Controller_1|next_state.idle                                                                                                                                                   ; UART_Controller:UART_Controller_1|next_state.idle                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_Controller:UART_Controller_1|next_state.reading_fifo1                                                                                                                                          ; UART_Controller:UART_Controller_1|next_state.reading_fifo1                                                                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|b_full                                 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|b_full                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty                            ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_Controller:UART_Controller_1|next_state.transmiting                                                                                                                                            ; UART_Controller:UART_Controller_1|next_state.transmiting                                                                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.idle                                                                                                                              ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.idle                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|counter[0]                                                                                                                                      ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|counter[0]                                                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.start                                                                                                                             ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.start                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.data                                                                                                                              ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.data                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Read_adc_manager:this_read_adc_manager|ADC_BIT_VALID                                                                                                                                                ; Read_adc_manager:this_read_adc_manager|ADC_BIT_VALID                                                                                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|sclk                                                                                                                                      ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|sclk                                                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[1]                                                                                                                              ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[1]                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[2]                                                                                                                              ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[2]                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[3]                                                                                                                              ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[3]                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[4]                                                                                                                              ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[4]                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[0]                                                                                                                              ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[0]                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|SEND_DONE                                                                                                                                 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|SEND_DONE                                                                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Setup_manager:this_setup_manager|SPI_send_irq                                                                                                                                                       ; Setup_manager:this_setup_manager|SPI_send_irq                                                                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|cs_up_counter[0]                                                                                                                                                  ; SPI_Controller:adc_spi_controller|cs_up_counter[0]                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|curr_state.idle                                                                                                                                                   ; SPI_Controller:adc_spi_controller|curr_state.idle                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|fifo_rdreq                                                                                                                                                        ; SPI_Controller:adc_spi_controller|fifo_rdreq                                                                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|b_full                         ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|b_full                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty                    ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|curr_state.transmiting                                                                                                                                            ; SPI_Controller:adc_spi_controller|curr_state.transmiting                                                                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|curr_state.cs_up                                                                                                                                                  ; SPI_Controller:adc_spi_controller|curr_state.cs_up                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|tx_send_irq                                                                                                                                                       ; SPI_Controller:adc_spi_controller|tx_send_irq                                                                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Setup_manager:this_setup_manager|SPI_send_data[15]                                                                                                                                                  ; Setup_manager:this_setup_manager|SPI_send_data[15]                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Setup_manager:this_setup_manager|SPI_send_data[11]                                                                                                                                                  ; Setup_manager:this_setup_manager|SPI_send_data[11]                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Setup_manager:this_setup_manager|SPI_send_data[10]                                                                                                                                                  ; Setup_manager:this_setup_manager|SPI_send_data[10]                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Setup_manager:this_setup_manager|SPI_send_data[4]                                                                                                                                                   ; Setup_manager:this_setup_manager|SPI_send_data[4]                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Setup_manager:this_setup_manager|SPI_send_data[0]                                                                                                                                                   ; Setup_manager:this_setup_manager|SPI_send_data[0]                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Setup_manager:this_setup_manager|ADC_SYNC                                                                                                                                                           ; Setup_manager:this_setup_manager|ADC_SYNC                                                                                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|SPI_CS                                                                                                                                                            ; SPI_Controller:adc_spi_controller|SPI_CS                                                                                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_Controller:this_mram_controller|MRAM_OUTPUT_EN                                                                                                                                                 ; MRAM_Controller:this_mram_controller|MRAM_OUTPUT_EN                                                                                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_Controller:this_mram_controller|MRAM_EN                                                                                                                                                        ; MRAM_Controller:this_mram_controller|MRAM_EN                                                                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_Controller:this_mram_controller|MRAM_WRITE_EN                                                                                                                                                  ; MRAM_Controller:this_mram_controller|MRAM_WRITE_EN                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_Controller:this_mram_controller|MRAM_LOWER_EN                                                                                                                                                  ; MRAM_Controller:this_mram_controller|MRAM_LOWER_EN                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|is_read                                                                                                                                   ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|is_read                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.741 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:rd_ptr_count|safe_q[3]                                ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:rd_ptr_count|safe_q[3]                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:rd_ptr_count|safe_q[3]                        ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:rd_ptr_count|safe_q[3]                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.047      ;
; 0.744 ; SPI_Controller:adc_spi_controller|curr_state.transmiting                                                                                                                                            ; SPI_Controller:adc_spi_controller|curr_state.cs_up                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.050      ;
; 0.746 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[9]                                                                                                                                 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[10]                                                                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.052      ;
; 0.749 ; Read_adc_manager:this_read_adc_manager|address_counter[13]                                                                                                                                          ; Read_adc_manager:this_read_adc_manager|address_counter[13]                                                                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; Write_out_mram_manager:this_write_out_mram_manager|address_counter[13]                                                                                                                              ; Write_out_mram_manager:this_write_out_mram_manager|address_counter[13]                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.055      ;
; 0.753 ; Setup_manager:this_setup_manager|config_command_counter[16]                                                                                                                                         ; Setup_manager:this_setup_manager|config_command_counter[16]                                                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; STATE_MANAGER:this_state_manager|counter[31]                                                                                                                                                        ; STATE_MANAGER:this_state_manager|counter[31]                                                                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:wr_ptr|safe_q[3]                                      ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:wr_ptr|safe_q[3]                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; Corr_Main:Corr_Main_1|address_counter[13]                                                                                                                                                           ; Corr_Main:Corr_Main_1|address_counter[13]                                                                                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:wr_ptr|safe_q[3]                              ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:wr_ptr|safe_q[3]                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.stop                                                                                                                              ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.idle                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.059      ;
; 0.763 ; Read_adc_manager:this_read_adc_manager|last_state                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|read_counter[1]                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.069      ;
; 0.769 ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.data                                                                                                                              ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.stop                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.075      ;
; 0.770 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|clk_counter[4]                                                                                                                            ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|clk_counter[4]                                                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.076      ;
; 0.771 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|safe_q[3]         ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|safe_q[3]         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.077      ;
; 0.777 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|safe_q[3] ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|safe_q[3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.083      ;
; 0.785 ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.idle                                                                                                                              ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[0]                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.091      ;
; 0.785 ; SPI_Controller:adc_spi_controller|curr_state.cs_up                                                                                                                                                  ; SPI_Controller:adc_spi_controller|SPI_CS                                                                                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.091      ;
; 0.788 ; SPI_Controller:adc_spi_controller|curr_state.cs_up                                                                                                                                                  ; SPI_Controller:adc_spi_controller|tx_send_irq                                                                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.094      ;
; 0.789 ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[0]                                                                                                                                   ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[1]                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.095      ;
; 0.791 ; Corr_Main:Corr_Main_1|read_counter[0]                                                                                                                                                               ; Corr_Main:Corr_Main_1|read_counter[1]                                                                                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.097      ;
; 0.795 ; Corr_Main:Corr_Main_1|read_counter[1]                                                                                                                                                               ; Corr_Main:Corr_Main_1|read_counter[0]                                                                                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.101      ;
; 0.799 ; Corr_Main:Corr_Main_1|read_counter[0]                                                                                                                                                               ; Corr_Main:Corr_Main_1|read_counter[2]                                                                                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.105      ;
; 0.800 ; Corr_Main:Corr_Main_1|read_counter[0]                                                                                                                                                               ; Corr_Main:Corr_Main_1|read_counter[3]                                                                                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.106      ;
; 0.834 ; MRAM_Controller:this_mram_controller|counter[2]                                                                                                                                                     ; MRAM_Controller:this_mram_controller|counter[3]                                                                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.140      ;
; 0.883 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|curr_state                                                                                                                                ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[4]                                                                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.189      ;
; 0.884 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|curr_state                                                                                                                                ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[3]                                                                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.190      ;
; 0.884 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|curr_state                                                                                                                                ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[12]                                                                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.190      ;
; 0.885 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|curr_state                                                                                                                                ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[5]                                                                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.191      ;
; 0.887 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|curr_state                                                                                                                                ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[6]                                                                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.193      ;
; 0.887 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|curr_state                                                                                                                                ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[7]                                                                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.193      ;
; 0.891 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|curr_state                                                                                                                                ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[13]                                                                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.197      ;
; 0.894 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|curr_state                                                                                                                                ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[0]                                                                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.200      ;
; 0.894 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|curr_state                                                                                                                                ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[14]                                                                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.200      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CORR_BUFFER_UPDATE_CLK0'                                                                                                                                                                    ;
+-------+----------------------------------------------------+-----------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                             ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+-----------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.732 ; Corr_Main:Corr_Main_1|Add3~6_OTERM317              ; Corr_Main:Corr_Main_1|Add3~6_OTERM173               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.038      ;
; 0.734 ; Corr_Main:Corr_Main_1|Add3~6_OTERM389              ; Corr_Main:Corr_Main_1|Add3~6_OTERM317               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[5] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; Corr_Main:Corr_Main_1|Add7~10_OTERM457             ; Corr_Main:Corr_Main_1|Add7~10_OTERM277              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[4] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[5] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; Corr_Main:Corr_Main_1|Add5~14_OTERM201             ; Corr_Main:Corr_Main_1|Add5~14_OTERM147              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.040      ;
; 0.735 ; Corr_Main:Corr_Main_1|Add3~0_OTERM323              ; Corr_Main:Corr_Main_1|Add3~0_OTERM179               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.041      ;
; 0.735 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[6] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.041      ;
; 0.735 ; Corr_Main:Corr_Main_1|Add7~0_OTERM503              ; Corr_Main:Corr_Main_1|Add7~0_OTERM467               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.041      ;
; 0.735 ; Corr_Main:Corr_Main_1|Add4~0_OTERM413              ; Corr_Main:Corr_Main_1|Add4~0_OTERM341               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.041      ;
; 0.735 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[8] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.041      ;
; 0.735 ; Corr_Main:Corr_Main_1|Add5~4_OTERM157              ; Corr_Main:Corr_Main_1|Add5~4_OTERM103               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.041      ;
; 0.735 ; Corr_Main:Corr_Main_1|Add5~8_OTERM153              ; Corr_Main:Corr_Main_1|Add5~8_OTERM99                ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.041      ;
; 0.735 ; Corr_Main:Corr_Main_1|Add4~8_OTERM189              ; Corr_Main:Corr_Main_1|Add4~8_OTERM135               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.041      ;
; 0.735 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[8] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.041      ;
; 0.736 ; Corr_Main:Corr_Main_1|Add5~6_OTERM425              ; Corr_Main:Corr_Main_1|Add5~6_OTERM353               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.042      ;
; 0.736 ; Corr_Main:Corr_Main_1|Add3~8_OTERM315              ; Corr_Main:Corr_Main_1|Add3~8_OTERM171               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.042      ;
; 0.736 ; Corr_Main:Corr_Main_1|Add5~12_OTERM95              ; Corr_Main:Corr_Main_1|Add5~12_OTERM59               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.042      ;
; 0.736 ; Corr_Main:Corr_Main_1|Add7~12_OTERM455             ; Corr_Main:Corr_Main_1|Add7~12_OTERM275              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.042      ;
; 0.736 ; Corr_Main:Corr_Main_1|Add4~16_OTERM397             ; Corr_Main:Corr_Main_1|Add4~16_OTERM325              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.042      ;
; 0.737 ; Corr_Main:Corr_Main_1|Add4~10_OTERM331             ; Corr_Main:Corr_Main_1|Add4~10_OTERM187              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.043      ;
; 0.737 ; Corr_Main:Corr_Main_1|Add5~16_OTERM343             ; Corr_Main:Corr_Main_1|Add5~16_OTERM199              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.043      ;
; 0.738 ; Corr_Main:Corr_Main_1|Add7~6_OTERM461              ; Corr_Main:Corr_Main_1|Add7~6_OTERM281               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.044      ;
; 0.739 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[4] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[6] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.045      ;
; 0.740 ; Corr_Main:Corr_Main_1|Add3~12_OTERM311             ; Corr_Main:Corr_Main_1|Add3~12_OTERM167              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.046      ;
; 0.741 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[5] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; Corr_Main:Corr_Main_1|Add5~2_OTERM69               ; Corr_Main:Corr_Main_1|Add5~2_OTERM33                ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[4] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[4] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; Corr_Main:Corr_Main_1|Add5~8_OTERM351              ; Corr_Main:Corr_Main_1|Add5~8_OTERM207               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; Corr_Main:Corr_Main_1|Add5~10_OTERM349             ; Corr_Main:Corr_Main_1|Add5~10_OTERM205              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; Corr_Main:Corr_Main_1|Add5~10_OTERM97              ; Corr_Main:Corr_Main_1|Add5~10_OTERM61               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; Corr_Main:Corr_Main_1|Add5~14_OTERM93              ; Corr_Main:Corr_Main_1|Add5~14_OTERM57               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[4] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[7] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.047      ;
; 0.742 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[7] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; Corr_Main:Corr_Main_1|Add5~0_OTERM107              ; Corr_Main:Corr_Main_1|Add5~0_OTERM71                ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[5] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; Corr_Main:Corr_Main_1|Add5~10_OTERM205             ; Corr_Main:Corr_Main_1|Add5~10_OTERM151              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; Corr_Main:Corr_Main_1|Add5~14_OTERM345             ; Corr_Main:Corr_Main_1|Add5~14_OTERM201              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; Corr_Main:Corr_Main_1|Add5~14_OTERM57              ; Corr_Main:Corr_Main_1|Add5~14_OTERM21               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.048      ;
; 0.743 ; Corr_Main:Corr_Main_1|Add3~2_OTERM321              ; Corr_Main:Corr_Main_1|Add3~2_OTERM177               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[6] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[7] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; Corr_Main:Corr_Main_1|Add5~12_OTERM149             ; Corr_Main:Corr_Main_1|Add5~12_OTERM95               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; Corr_Main:Corr_Main_1|Add3~14_OTERM165             ; Corr_Main:Corr_Main_1|Add3~14_OTERM111              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; Corr_Main:Corr_Main_1|Add4~14_OTERM129             ; Corr_Main:Corr_Main_1|Add4~14_OTERM75               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; Corr_Main:Corr_Main_1|Add7~14_OTERM453             ; Corr_Main:Corr_Main_1|Add7~14_OTERM273              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.049      ;
; 0.744 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[7] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; Corr_Main:Corr_Main_1|Add4~14_OTERM327             ; Corr_Main:Corr_Main_1|Add4~14_OTERM183              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; Corr_Main:Corr_Main_1|Add5~16_OTERM199             ; Corr_Main:Corr_Main_1|Add5~16_OTERM145              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.050      ;
; 0.745 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[9] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[10] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.051      ;
; 0.746 ; Corr_Main:Corr_Main_1|Add5~2_OTERM357              ; Corr_Main:Corr_Main_1|Add5~2_OTERM213               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; Corr_Main:Corr_Main_1|Add7~2_OTERM465              ; Corr_Main:Corr_Main_1|Add7~2_OTERM285               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; Corr_Main:Corr_Main_1|Add4~4_OTERM337              ; Corr_Main:Corr_Main_1|Add4~4_OTERM193               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; Corr_Main:Corr_Main_1|Add5~4_OTERM67               ; Corr_Main:Corr_Main_1|Add5~4_OTERM31                ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; Corr_Main:Corr_Main_1|Add4~6_OTERM335              ; Corr_Main:Corr_Main_1|Add4~6_OTERM191               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; Corr_Main:Corr_Main_1|Add5~6_OTERM101              ; Corr_Main:Corr_Main_1|Add5~6_OTERM65                ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[8] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; Corr_Main:Corr_Main_1|Add5~8_OTERM207              ; Corr_Main:Corr_Main_1|Add5~8_OTERM153               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[5] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; Corr_Main:Corr_Main_1|Add5~16_OTERM91              ; Corr_Main:Corr_Main_1|Add5~16_OTERM55               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.052      ;
; 0.747 ; Corr_Main:Corr_Main_1|Add4~0_OTERM143              ; Corr_Main:Corr_Main_1|Add4~0_OTERM89                ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; Corr_Main:Corr_Main_1|Add5~0_OTERM215              ; Corr_Main:Corr_Main_1|Add5~0_OTERM161               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; Corr_Main:Corr_Main_1|Add5~0_OTERM161              ; Corr_Main:Corr_Main_1|Add5~0_OTERM107               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; Corr_Main:Corr_Main_1|Add4~4_OTERM193              ; Corr_Main:Corr_Main_1|Add4~4_OTERM139               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; Corr_Main:Corr_Main_1|Add5~4_OTERM355              ; Corr_Main:Corr_Main_1|Add5~4_OTERM211               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; Corr_Main:Corr_Main_1|Add4~6_OTERM137              ; Corr_Main:Corr_Main_1|Add4~6_OTERM83                ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; Corr_Main:Corr_Main_1|Add5~8_OTERM99               ; Corr_Main:Corr_Main_1|Add5~8_OTERM63                ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; Corr_Main:Corr_Main_1|Add4~8_OTERM405              ; Corr_Main:Corr_Main_1|Add4~8_OTERM333               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; Corr_Main:Corr_Main_1|Add4~12_OTERM131             ; Corr_Main:Corr_Main_1|Add4~12_OTERM77               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.053      ;
; 0.748 ; Corr_Main:Corr_Main_1|Add4~2_OTERM339              ; Corr_Main:Corr_Main_1|Add4~2_OTERM195               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; Corr_Main:Corr_Main_1|Add4~2_OTERM141              ; Corr_Main:Corr_Main_1|Add4~2_OTERM87                ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; Corr_Main:Corr_Main_1|Add5~10_OTERM151             ; Corr_Main:Corr_Main_1|Add5~10_OTERM97               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[8] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; Corr_Main:Corr_Main_1|Add7~16_OTERM451             ; Corr_Main:Corr_Main_1|Add7~16_OTERM271              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.054      ;
; 0.749 ; Corr_Main:Corr_Main_1|Add5~0_OTERM71               ; Corr_Main:Corr_Main_1|Add5~0_OTERM35                ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; Corr_Main:Corr_Main_1|Add5~4_OTERM103              ; Corr_Main:Corr_Main_1|Add5~4_OTERM67                ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[7] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; Corr_Main:Corr_Main_1|Add4~12_OTERM401             ; Corr_Main:Corr_Main_1|Add4~12_OTERM329              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.055      ;
; 0.750 ; Corr_Main:Corr_Main_1|Add7~4_OTERM463              ; Corr_Main:Corr_Main_1|Add7~4_OTERM283               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.056      ;
; 0.750 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[5] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.056      ;
; 0.750 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[7] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.056      ;
; 0.750 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[6] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.056      ;
; 0.751 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[2] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[3]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.057      ;
; 0.751 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[8] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.057      ;
; 0.751 ; Corr_Main:Corr_Main_1|Add4~16_OTERM181             ; Corr_Main:Corr_Main_1|Add4~16_OTERM127              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.057      ;
; 0.757 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[0] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[1]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.063      ;
; 0.765 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[0] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[1]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.071      ;
; 0.766 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[0] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[1]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.072      ;
; 0.890 ; Corr_Main:Corr_Main_1|Add5~0_OTERM431              ; Corr_Main:Corr_Main_1|Add5~0_OTERM359               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.196      ;
; 0.890 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[9] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[10] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.196      ;
; 0.891 ; Corr_Main:Corr_Main_1|Add5~4_OTERM211              ; Corr_Main:Corr_Main_1|Add5~4_OTERM157               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.197      ;
; 0.891 ; Corr_Main:Corr_Main_1|Add5~10_OTERM61              ; Corr_Main:Corr_Main_1|Add5~10_OTERM25               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.197      ;
; 0.891 ; Corr_Main:Corr_Main_1|Add5~16_OTERM19              ; Corr_Main:Corr_Main_1|Add5~16_OTERM1                ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.197      ;
; 0.891 ; Corr_Main:Corr_Main_1|Add3~16_OTERM379             ; Corr_Main:Corr_Main_1|Add3~16_OTERM307              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.197      ;
; 0.892 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[9] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[10] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.198      ;
; 0.892 ; Corr_Main:Corr_Main_1|Add3~10_OTERM385             ; Corr_Main:Corr_Main_1|Add3~10_OTERM313              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.198      ;
+-------+----------------------------------------------------+-----------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CORR_BUFFER_UPDATE_CLK0'                                                                                ;
+-------+--------------+----------------+------------------+-------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+-------------------------+------------+----------------------------------------+
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~0_OTERM233  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~0_OTERM233  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~0_OTERM251  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~0_OTERM251  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~10_OTERM223 ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~10_OTERM223 ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~10_OTERM241 ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~10_OTERM241 ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~12_OTERM221 ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~12_OTERM221 ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~12_OTERM239 ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~12_OTERM239 ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~14_OTERM219 ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~14_OTERM219 ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~14_OTERM237 ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~14_OTERM237 ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~16_OTERM217 ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~16_OTERM217 ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~16_OTERM235 ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~16_OTERM235 ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~2_OTERM231  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~2_OTERM231  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~2_OTERM249  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~2_OTERM249  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~4_OTERM229  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~4_OTERM229  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~4_OTERM247  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~4_OTERM247  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~6_OTERM227  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~6_OTERM227  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~6_OTERM245  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~6_OTERM245  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~8_OTERM225  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~8_OTERM225  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~8_OTERM243  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~8_OTERM243  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~0_OTERM305  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~0_OTERM305  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~0_OTERM377  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~0_OTERM377  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~10_OTERM295 ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~10_OTERM295 ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~10_OTERM367 ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~10_OTERM367 ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~12_OTERM293 ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~12_OTERM293 ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~12_OTERM365 ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~12_OTERM365 ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~14_OTERM291 ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~14_OTERM291 ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~14_OTERM363 ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~14_OTERM363 ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~16_OTERM289 ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~16_OTERM289 ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~16_OTERM361 ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~16_OTERM361 ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~2_OTERM303  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~2_OTERM303  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~2_OTERM375  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~2_OTERM375  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~4_OTERM301  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~4_OTERM301  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~4_OTERM373  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~4_OTERM373  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~6_OTERM299  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~6_OTERM299  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~6_OTERM371  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~6_OTERM371  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~8_OTERM297  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~8_OTERM297  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~8_OTERM369  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~8_OTERM369  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~0_OTERM125  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~0_OTERM125  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~0_OTERM179  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~0_OTERM179  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~0_OTERM323  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~0_OTERM323  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~0_OTERM395  ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~0_OTERM395  ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~10_OTERM115 ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~10_OTERM115 ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~10_OTERM169 ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~10_OTERM169 ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~10_OTERM313 ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~10_OTERM313 ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~10_OTERM385 ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~10_OTERM385 ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~12_OTERM113 ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~12_OTERM113 ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~12_OTERM167 ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~12_OTERM167 ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~12_OTERM311 ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~12_OTERM311 ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~12_OTERM383 ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~12_OTERM383 ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~14_OTERM111 ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~14_OTERM111 ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~14_OTERM165 ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~14_OTERM165 ;
+-------+--------------+----------------+------------------+-------------------------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'PLL_CLK0'                                                                                  ;
+-------+--------------+----------------+------------------+----------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+----------+------------+------------------------------------------+
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; PLL_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|corr_buffer_update ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; PLL_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|corr_buffer_update ;
+-------+--------------+----------------+------------------+----------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'PLL_CLK2'                                                                                         ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                          ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; PLL_CLK2 ; Rise       ; Corr_Main_1|corr_buffer_update~clkctrl|inclk[0] ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; PLL_CLK2 ; Rise       ; Corr_Main_1|corr_buffer_update~clkctrl|inclk[0] ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; PLL_CLK2 ; Rise       ; Corr_Main_1|corr_buffer_update~clkctrl|outclk   ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; PLL_CLK2 ; Rise       ; Corr_Main_1|corr_buffer_update~clkctrl|outclk   ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                                                                                                                                                                                                                       ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                                                                                      ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg11 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg11 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg12 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg12 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg13 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg13 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg14 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg14 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg15 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg15 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg8  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg8  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg9  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg9  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_we_reg       ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_we_reg       ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a10~porta_memory_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a10~porta_memory_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a11~porta_memory_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a11~porta_memory_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a12~porta_memory_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a12~porta_memory_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a13~porta_memory_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a13~porta_memory_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a14~porta_memory_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a14~porta_memory_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a15~porta_memory_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a15~porta_memory_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a1~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a1~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a2~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a2~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a3~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a3~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a4~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a4~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a5~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a5~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a6~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a6~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a7~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a7~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a8~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a8~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a9~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a9~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg0         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg0         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg1         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg1         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg2         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg2         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg3         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg3         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg0          ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg0          ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg1          ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg1          ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg2          ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg2          ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg3          ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg3          ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg4          ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg4          ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ADC_CLK'                                           ;
+--------+--------------+----------------+-----------+---------+------------+---------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock   ; Clock Edge ; Target  ;
+--------+--------------+----------------+-----------+---------+------------+---------+
; 16.000 ; 20.000       ; 4.000          ; Port Rate ; ADC_CLK ; Rise       ; ADC_CLK ;
+--------+--------------+----------------+-----------+---------+------------+---------+


+-----------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ADC_DCLKA'                                             ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock     ; Clock Edge ; Target    ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; 17.223 ; 20.000       ; 2.777          ; Port Rate ; ADC_DCLKA ; Rise       ; ADC_DCLKA ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ADC_BIT_A[*]  ; CLK        ; 7.931 ; 7.931 ; Rise       ; CLK             ;
;  ADC_BIT_A[2] ; CLK        ; 7.729 ; 7.729 ; Rise       ; CLK             ;
;  ADC_BIT_A[3] ; CLK        ; 7.700 ; 7.700 ; Rise       ; CLK             ;
;  ADC_BIT_A[4] ; CLK        ; 7.931 ; 7.931 ; Rise       ; CLK             ;
;  ADC_BIT_A[5] ; CLK        ; 7.905 ; 7.905 ; Rise       ; CLK             ;
;  ADC_BIT_A[6] ; CLK        ; 7.370 ; 7.370 ; Rise       ; CLK             ;
;  ADC_BIT_A[7] ; CLK        ; 7.408 ; 7.408 ; Rise       ; CLK             ;
;  ADC_BIT_A[8] ; CLK        ; 7.314 ; 7.314 ; Rise       ; CLK             ;
;  ADC_BIT_A[9] ; CLK        ; 7.302 ; 7.302 ; Rise       ; CLK             ;
; ADC_DCLKA     ; CLK        ; 4.506 ; 4.506 ; Rise       ; CLK             ;
; MRAM_D[*]     ; CLK        ; 8.286 ; 8.286 ; Rise       ; CLK             ;
;  MRAM_D[0]    ; CLK        ; 7.575 ; 7.575 ; Rise       ; CLK             ;
;  MRAM_D[1]    ; CLK        ; 7.587 ; 7.587 ; Rise       ; CLK             ;
;  MRAM_D[2]    ; CLK        ; 7.654 ; 7.654 ; Rise       ; CLK             ;
;  MRAM_D[3]    ; CLK        ; 7.254 ; 7.254 ; Rise       ; CLK             ;
;  MRAM_D[4]    ; CLK        ; 7.267 ; 7.267 ; Rise       ; CLK             ;
;  MRAM_D[5]    ; CLK        ; 6.842 ; 6.842 ; Rise       ; CLK             ;
;  MRAM_D[6]    ; CLK        ; 7.265 ; 7.265 ; Rise       ; CLK             ;
;  MRAM_D[7]    ; CLK        ; 7.244 ; 7.244 ; Rise       ; CLK             ;
;  MRAM_D[8]    ; CLK        ; 8.102 ; 8.102 ; Rise       ; CLK             ;
;  MRAM_D[9]    ; CLK        ; 8.113 ; 8.113 ; Rise       ; CLK             ;
;  MRAM_D[10]   ; CLK        ; 7.924 ; 7.924 ; Rise       ; CLK             ;
;  MRAM_D[11]   ; CLK        ; 7.574 ; 7.574 ; Rise       ; CLK             ;
;  MRAM_D[12]   ; CLK        ; 8.286 ; 8.286 ; Rise       ; CLK             ;
;  MRAM_D[13]   ; CLK        ; 7.548 ; 7.548 ; Rise       ; CLK             ;
;  MRAM_D[14]   ; CLK        ; 7.818 ; 7.818 ; Rise       ; CLK             ;
;  MRAM_D[15]   ; CLK        ; 7.561 ; 7.561 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; ADC_BIT_A[*]  ; CLK        ; -7.036 ; -7.036 ; Rise       ; CLK             ;
;  ADC_BIT_A[2] ; CLK        ; -7.463 ; -7.463 ; Rise       ; CLK             ;
;  ADC_BIT_A[3] ; CLK        ; -7.434 ; -7.434 ; Rise       ; CLK             ;
;  ADC_BIT_A[4] ; CLK        ; -7.665 ; -7.665 ; Rise       ; CLK             ;
;  ADC_BIT_A[5] ; CLK        ; -7.639 ; -7.639 ; Rise       ; CLK             ;
;  ADC_BIT_A[6] ; CLK        ; -7.104 ; -7.104 ; Rise       ; CLK             ;
;  ADC_BIT_A[7] ; CLK        ; -7.142 ; -7.142 ; Rise       ; CLK             ;
;  ADC_BIT_A[8] ; CLK        ; -7.048 ; -7.048 ; Rise       ; CLK             ;
;  ADC_BIT_A[9] ; CLK        ; -7.036 ; -7.036 ; Rise       ; CLK             ;
; ADC_DCLKA     ; CLK        ; -3.717 ; -3.717 ; Rise       ; CLK             ;
; MRAM_D[*]     ; CLK        ; -6.576 ; -6.576 ; Rise       ; CLK             ;
;  MRAM_D[0]    ; CLK        ; -7.309 ; -7.309 ; Rise       ; CLK             ;
;  MRAM_D[1]    ; CLK        ; -7.321 ; -7.321 ; Rise       ; CLK             ;
;  MRAM_D[2]    ; CLK        ; -7.388 ; -7.388 ; Rise       ; CLK             ;
;  MRAM_D[3]    ; CLK        ; -6.988 ; -6.988 ; Rise       ; CLK             ;
;  MRAM_D[4]    ; CLK        ; -7.001 ; -7.001 ; Rise       ; CLK             ;
;  MRAM_D[5]    ; CLK        ; -6.576 ; -6.576 ; Rise       ; CLK             ;
;  MRAM_D[6]    ; CLK        ; -6.999 ; -6.999 ; Rise       ; CLK             ;
;  MRAM_D[7]    ; CLK        ; -6.978 ; -6.978 ; Rise       ; CLK             ;
;  MRAM_D[8]    ; CLK        ; -7.836 ; -7.836 ; Rise       ; CLK             ;
;  MRAM_D[9]    ; CLK        ; -7.847 ; -7.847 ; Rise       ; CLK             ;
;  MRAM_D[10]   ; CLK        ; -7.658 ; -7.658 ; Rise       ; CLK             ;
;  MRAM_D[11]   ; CLK        ; -7.308 ; -7.308 ; Rise       ; CLK             ;
;  MRAM_D[12]   ; CLK        ; -8.020 ; -8.020 ; Rise       ; CLK             ;
;  MRAM_D[13]   ; CLK        ; -7.282 ; -7.282 ; Rise       ; CLK             ;
;  MRAM_D[14]   ; CLK        ; -7.552 ; -7.552 ; Rise       ; CLK             ;
;  MRAM_D[15]   ; CLK        ; -7.295 ; -7.295 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; ADC_CLK        ; CLK                     ; 6.039  ; 6.039  ; Rise       ; CLK                     ;
; ADC_SPI_CS     ; CLK                     ; 5.244  ; 5.244  ; Rise       ; CLK                     ;
; ADC_SPI_SCLK   ; CLK                     ; 5.841  ; 5.841  ; Rise       ; CLK                     ;
; ADC_SPI_SDIN   ; CLK                     ; 6.037  ; 6.037  ; Rise       ; CLK                     ;
; ADC_SYNC       ; CLK                     ; 4.954  ; 4.954  ; Rise       ; CLK                     ;
; MRAM_A[*]      ; CLK                     ; 6.444  ; 6.444  ; Rise       ; CLK                     ;
;  MRAM_A[0]     ; CLK                     ; 6.444  ; 6.444  ; Rise       ; CLK                     ;
;  MRAM_A[1]     ; CLK                     ; 6.389  ; 6.389  ; Rise       ; CLK                     ;
;  MRAM_A[2]     ; CLK                     ; 6.380  ; 6.380  ; Rise       ; CLK                     ;
;  MRAM_A[3]     ; CLK                     ; 6.429  ; 6.429  ; Rise       ; CLK                     ;
;  MRAM_A[4]     ; CLK                     ; 6.018  ; 6.018  ; Rise       ; CLK                     ;
;  MRAM_A[5]     ; CLK                     ; 4.913  ; 4.913  ; Rise       ; CLK                     ;
;  MRAM_A[6]     ; CLK                     ; 4.906  ; 4.906  ; Rise       ; CLK                     ;
;  MRAM_A[7]     ; CLK                     ; 4.909  ; 4.909  ; Rise       ; CLK                     ;
;  MRAM_A[8]     ; CLK                     ; 4.910  ; 4.910  ; Rise       ; CLK                     ;
;  MRAM_A[9]     ; CLK                     ; 4.903  ; 4.903  ; Rise       ; CLK                     ;
;  MRAM_A[10]    ; CLK                     ; 5.261  ; 5.261  ; Rise       ; CLK                     ;
;  MRAM_A[11]    ; CLK                     ; 5.318  ; 5.318  ; Rise       ; CLK                     ;
;  MRAM_A[12]    ; CLK                     ; 5.286  ; 5.286  ; Rise       ; CLK                     ;
;  MRAM_A[13]    ; CLK                     ; 4.878  ; 4.878  ; Rise       ; CLK                     ;
; MRAM_D[*]      ; CLK                     ; 5.988  ; 5.988  ; Rise       ; CLK                     ;
;  MRAM_D[0]     ; CLK                     ; 5.387  ; 5.387  ; Rise       ; CLK                     ;
;  MRAM_D[1]     ; CLK                     ; 5.394  ; 5.394  ; Rise       ; CLK                     ;
;  MRAM_D[2]     ; CLK                     ; 5.369  ; 5.369  ; Rise       ; CLK                     ;
;  MRAM_D[3]     ; CLK                     ; 4.998  ; 4.998  ; Rise       ; CLK                     ;
;  MRAM_D[4]     ; CLK                     ; 5.002  ; 5.002  ; Rise       ; CLK                     ;
;  MRAM_D[5]     ; CLK                     ; 4.968  ; 4.968  ; Rise       ; CLK                     ;
;  MRAM_D[6]     ; CLK                     ; 4.624  ; 4.624  ; Rise       ; CLK                     ;
;  MRAM_D[7]     ; CLK                     ; 4.623  ; 4.623  ; Rise       ; CLK                     ;
;  MRAM_D[8]     ; CLK                     ; 5.325  ; 5.325  ; Rise       ; CLK                     ;
;  MRAM_D[9]     ; CLK                     ; 5.320  ; 5.320  ; Rise       ; CLK                     ;
;  MRAM_D[10]    ; CLK                     ; 5.591  ; 5.591  ; Rise       ; CLK                     ;
;  MRAM_D[11]    ; CLK                     ; 5.640  ; 5.640  ; Rise       ; CLK                     ;
;  MRAM_D[12]    ; CLK                     ; 5.988  ; 5.988  ; Rise       ; CLK                     ;
;  MRAM_D[13]    ; CLK                     ; 4.890  ; 4.890  ; Rise       ; CLK                     ;
;  MRAM_D[14]    ; CLK                     ; 5.282  ; 5.282  ; Rise       ; CLK                     ;
;  MRAM_D[15]    ; CLK                     ; 5.290  ; 5.290  ; Rise       ; CLK                     ;
; MRAM_EN        ; CLK                     ; 5.708  ; 5.708  ; Rise       ; CLK                     ;
; MRAM_LOWER_EN  ; CLK                     ; 5.802  ; 5.802  ; Rise       ; CLK                     ;
; MRAM_OUTPUT_EN ; CLK                     ; 5.625  ; 5.625  ; Rise       ; CLK                     ;
; MRAM_UPPER_EN  ; CLK                     ; 5.802  ; 5.802  ; Rise       ; CLK                     ;
; MRAM_WRITE_EN  ; CLK                     ; 4.979  ; 4.979  ; Rise       ; CLK                     ;
; SPI_CS         ; CLK                     ; 7.677  ; 7.677  ; Rise       ; CLK                     ;
; UART_TX        ; CLK                     ; 6.003  ; 6.003  ; Rise       ; CLK                     ;
; ADC_CLK        ; CLK                     ; 6.039  ; 6.039  ; Fall       ; CLK                     ;
; SPI_CS         ; CORR_BUFFER_UPDATE_CLK0 ; 21.153 ; 21.153 ; Rise       ; CORR_BUFFER_UPDATE_CLK0 ;
+----------------+-------------------------+--------+--------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                     ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; ADC_CLK        ; CLK                     ; 6.039  ; 6.039  ; Rise       ; CLK                     ;
; ADC_SPI_CS     ; CLK                     ; 5.244  ; 5.244  ; Rise       ; CLK                     ;
; ADC_SPI_SCLK   ; CLK                     ; 5.841  ; 5.841  ; Rise       ; CLK                     ;
; ADC_SPI_SDIN   ; CLK                     ; 6.037  ; 6.037  ; Rise       ; CLK                     ;
; ADC_SYNC       ; CLK                     ; 4.954  ; 4.954  ; Rise       ; CLK                     ;
; MRAM_A[*]      ; CLK                     ; 4.878  ; 4.878  ; Rise       ; CLK                     ;
;  MRAM_A[0]     ; CLK                     ; 6.444  ; 6.444  ; Rise       ; CLK                     ;
;  MRAM_A[1]     ; CLK                     ; 6.389  ; 6.389  ; Rise       ; CLK                     ;
;  MRAM_A[2]     ; CLK                     ; 6.380  ; 6.380  ; Rise       ; CLK                     ;
;  MRAM_A[3]     ; CLK                     ; 6.429  ; 6.429  ; Rise       ; CLK                     ;
;  MRAM_A[4]     ; CLK                     ; 6.018  ; 6.018  ; Rise       ; CLK                     ;
;  MRAM_A[5]     ; CLK                     ; 4.913  ; 4.913  ; Rise       ; CLK                     ;
;  MRAM_A[6]     ; CLK                     ; 4.906  ; 4.906  ; Rise       ; CLK                     ;
;  MRAM_A[7]     ; CLK                     ; 4.909  ; 4.909  ; Rise       ; CLK                     ;
;  MRAM_A[8]     ; CLK                     ; 4.910  ; 4.910  ; Rise       ; CLK                     ;
;  MRAM_A[9]     ; CLK                     ; 4.903  ; 4.903  ; Rise       ; CLK                     ;
;  MRAM_A[10]    ; CLK                     ; 5.261  ; 5.261  ; Rise       ; CLK                     ;
;  MRAM_A[11]    ; CLK                     ; 5.318  ; 5.318  ; Rise       ; CLK                     ;
;  MRAM_A[12]    ; CLK                     ; 5.286  ; 5.286  ; Rise       ; CLK                     ;
;  MRAM_A[13]    ; CLK                     ; 4.878  ; 4.878  ; Rise       ; CLK                     ;
; MRAM_D[*]      ; CLK                     ; 4.623  ; 4.623  ; Rise       ; CLK                     ;
;  MRAM_D[0]     ; CLK                     ; 5.387  ; 5.387  ; Rise       ; CLK                     ;
;  MRAM_D[1]     ; CLK                     ; 5.394  ; 5.394  ; Rise       ; CLK                     ;
;  MRAM_D[2]     ; CLK                     ; 5.369  ; 5.369  ; Rise       ; CLK                     ;
;  MRAM_D[3]     ; CLK                     ; 4.998  ; 4.998  ; Rise       ; CLK                     ;
;  MRAM_D[4]     ; CLK                     ; 5.002  ; 5.002  ; Rise       ; CLK                     ;
;  MRAM_D[5]     ; CLK                     ; 4.968  ; 4.968  ; Rise       ; CLK                     ;
;  MRAM_D[6]     ; CLK                     ; 4.624  ; 4.624  ; Rise       ; CLK                     ;
;  MRAM_D[7]     ; CLK                     ; 4.623  ; 4.623  ; Rise       ; CLK                     ;
;  MRAM_D[8]     ; CLK                     ; 5.325  ; 5.325  ; Rise       ; CLK                     ;
;  MRAM_D[9]     ; CLK                     ; 5.320  ; 5.320  ; Rise       ; CLK                     ;
;  MRAM_D[10]    ; CLK                     ; 5.591  ; 5.591  ; Rise       ; CLK                     ;
;  MRAM_D[11]    ; CLK                     ; 5.640  ; 5.640  ; Rise       ; CLK                     ;
;  MRAM_D[12]    ; CLK                     ; 5.988  ; 5.988  ; Rise       ; CLK                     ;
;  MRAM_D[13]    ; CLK                     ; 4.890  ; 4.890  ; Rise       ; CLK                     ;
;  MRAM_D[14]    ; CLK                     ; 5.282  ; 5.282  ; Rise       ; CLK                     ;
;  MRAM_D[15]    ; CLK                     ; 5.290  ; 5.290  ; Rise       ; CLK                     ;
; MRAM_EN        ; CLK                     ; 5.708  ; 5.708  ; Rise       ; CLK                     ;
; MRAM_LOWER_EN  ; CLK                     ; 5.802  ; 5.802  ; Rise       ; CLK                     ;
; MRAM_OUTPUT_EN ; CLK                     ; 5.625  ; 5.625  ; Rise       ; CLK                     ;
; MRAM_UPPER_EN  ; CLK                     ; 5.802  ; 5.802  ; Rise       ; CLK                     ;
; MRAM_WRITE_EN  ; CLK                     ; 4.979  ; 4.979  ; Rise       ; CLK                     ;
; SPI_CS         ; CLK                     ; 7.677  ; 7.677  ; Rise       ; CLK                     ;
; UART_TX        ; CLK                     ; 6.003  ; 6.003  ; Rise       ; CLK                     ;
; ADC_CLK        ; CLK                     ; 6.039  ; 6.039  ; Fall       ; CLK                     ;
; SPI_CS         ; CORR_BUFFER_UPDATE_CLK0 ; 16.014 ; 16.014 ; Rise       ; CORR_BUFFER_UPDATE_CLK0 ;
+----------------+-------------------------+--------+--------+------------+-------------------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; ADC_SPI_SDIN ; CLK        ; 5.884 ;      ; Rise       ; CLK             ;
; MRAM_D[*]    ; CLK        ; 4.526 ;      ; Rise       ; CLK             ;
;  MRAM_D[0]   ; CLK        ; 4.580 ;      ; Rise       ; CLK             ;
;  MRAM_D[1]   ; CLK        ; 4.588 ;      ; Rise       ; CLK             ;
;  MRAM_D[2]   ; CLK        ; 4.582 ;      ; Rise       ; CLK             ;
;  MRAM_D[3]   ; CLK        ; 4.981 ;      ; Rise       ; CLK             ;
;  MRAM_D[4]   ; CLK        ; 4.956 ;      ; Rise       ; CLK             ;
;  MRAM_D[5]   ; CLK        ; 4.579 ;      ; Rise       ; CLK             ;
;  MRAM_D[6]   ; CLK        ; 4.526 ;      ; Rise       ; CLK             ;
;  MRAM_D[7]   ; CLK        ; 4.527 ;      ; Rise       ; CLK             ;
;  MRAM_D[8]   ; CLK        ; 5.230 ;      ; Rise       ; CLK             ;
;  MRAM_D[9]   ; CLK        ; 5.226 ;      ; Rise       ; CLK             ;
;  MRAM_D[10]  ; CLK        ; 5.926 ;      ; Rise       ; CLK             ;
;  MRAM_D[11]  ; CLK        ; 5.169 ;      ; Rise       ; CLK             ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; ADC_SPI_SDIN ; CLK        ; 5.884 ;      ; Rise       ; CLK             ;
; MRAM_D[*]    ; CLK        ; 4.526 ;      ; Rise       ; CLK             ;
;  MRAM_D[0]   ; CLK        ; 4.580 ;      ; Rise       ; CLK             ;
;  MRAM_D[1]   ; CLK        ; 4.588 ;      ; Rise       ; CLK             ;
;  MRAM_D[2]   ; CLK        ; 4.582 ;      ; Rise       ; CLK             ;
;  MRAM_D[3]   ; CLK        ; 4.981 ;      ; Rise       ; CLK             ;
;  MRAM_D[4]   ; CLK        ; 4.956 ;      ; Rise       ; CLK             ;
;  MRAM_D[5]   ; CLK        ; 4.579 ;      ; Rise       ; CLK             ;
;  MRAM_D[6]   ; CLK        ; 4.526 ;      ; Rise       ; CLK             ;
;  MRAM_D[7]   ; CLK        ; 4.527 ;      ; Rise       ; CLK             ;
;  MRAM_D[8]   ; CLK        ; 5.230 ;      ; Rise       ; CLK             ;
;  MRAM_D[9]   ; CLK        ; 5.226 ;      ; Rise       ; CLK             ;
;  MRAM_D[10]  ; CLK        ; 5.926 ;      ; Rise       ; CLK             ;
;  MRAM_D[11]  ; CLK        ; 5.169 ;      ; Rise       ; CLK             ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; ADC_SPI_SDIN ; CLK        ; 5.884     ;           ; Rise       ; CLK             ;
; MRAM_D[*]    ; CLK        ; 4.526     ;           ; Rise       ; CLK             ;
;  MRAM_D[0]   ; CLK        ; 4.580     ;           ; Rise       ; CLK             ;
;  MRAM_D[1]   ; CLK        ; 4.588     ;           ; Rise       ; CLK             ;
;  MRAM_D[2]   ; CLK        ; 4.582     ;           ; Rise       ; CLK             ;
;  MRAM_D[3]   ; CLK        ; 4.981     ;           ; Rise       ; CLK             ;
;  MRAM_D[4]   ; CLK        ; 4.956     ;           ; Rise       ; CLK             ;
;  MRAM_D[5]   ; CLK        ; 4.579     ;           ; Rise       ; CLK             ;
;  MRAM_D[6]   ; CLK        ; 4.526     ;           ; Rise       ; CLK             ;
;  MRAM_D[7]   ; CLK        ; 4.527     ;           ; Rise       ; CLK             ;
;  MRAM_D[8]   ; CLK        ; 5.230     ;           ; Rise       ; CLK             ;
;  MRAM_D[9]   ; CLK        ; 5.226     ;           ; Rise       ; CLK             ;
;  MRAM_D[10]  ; CLK        ; 5.926     ;           ; Rise       ; CLK             ;
;  MRAM_D[11]  ; CLK        ; 5.169     ;           ; Rise       ; CLK             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; ADC_SPI_SDIN ; CLK        ; 5.884     ;           ; Rise       ; CLK             ;
; MRAM_D[*]    ; CLK        ; 4.526     ;           ; Rise       ; CLK             ;
;  MRAM_D[0]   ; CLK        ; 4.580     ;           ; Rise       ; CLK             ;
;  MRAM_D[1]   ; CLK        ; 4.588     ;           ; Rise       ; CLK             ;
;  MRAM_D[2]   ; CLK        ; 4.582     ;           ; Rise       ; CLK             ;
;  MRAM_D[3]   ; CLK        ; 4.981     ;           ; Rise       ; CLK             ;
;  MRAM_D[4]   ; CLK        ; 4.956     ;           ; Rise       ; CLK             ;
;  MRAM_D[5]   ; CLK        ; 4.579     ;           ; Rise       ; CLK             ;
;  MRAM_D[6]   ; CLK        ; 4.526     ;           ; Rise       ; CLK             ;
;  MRAM_D[7]   ; CLK        ; 4.527     ;           ; Rise       ; CLK             ;
;  MRAM_D[8]   ; CLK        ; 5.230     ;           ; Rise       ; CLK             ;
;  MRAM_D[9]   ; CLK        ; 5.226     ;           ; Rise       ; CLK             ;
;  MRAM_D[10]  ; CLK        ; 5.926     ;           ; Rise       ; CLK             ;
;  MRAM_D[11]  ; CLK        ; 5.169     ;           ; Rise       ; CLK             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------+
; Fast Model Setup Summary                        ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; CORR_BUFFER_UPDATE_CLK0 ; 1.832 ; 0.000         ;
; CLK                     ; 7.173 ; 0.000         ;
+-------------------------+-------+---------------+


+--------------------------------------------------+
; Fast Model Hold Summary                          ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLK                     ; -1.855 ; -19.437       ;
; CORR_BUFFER_UPDATE_CLK0 ; 0.235  ; 0.000         ;
+-------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------+
; Fast Model Minimum Pulse Width Summary           ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CORR_BUFFER_UPDATE_CLK0 ; 2.333  ; 0.000         ;
; PLL_CLK0                ; 2.333  ; 0.000         ;
; PLL_CLK2                ; 3.333  ; 0.000         ;
; CLK                     ; 7.873  ; 0.000         ;
; ADC_CLK                 ; 17.223 ; 0.000         ;
; ADC_DCLKA               ; 17.778 ; 0.000         ;
+-------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CORR_BUFFER_UPDATE_CLK0'                                                                                                                                                                       ;
+-------+---------------------------------------------------------+----------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                            ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+----------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 1.832 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[7] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[0] ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -4.095     ; 0.771      ;
; 1.905 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[6] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[0] ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -4.095     ; 0.698      ;
; 1.932 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[9] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[0] ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -4.095     ; 0.671      ;
; 1.933 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[8] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[0] ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -4.095     ; 0.670      ;
; 1.989 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[2] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[0] ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -4.095     ; 0.614      ;
; 2.023 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[3] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[0] ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -4.095     ; 0.580      ;
; 2.024 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[5] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[0] ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -4.095     ; 0.579      ;
; 2.027 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[4] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[0] ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -4.095     ; 0.576      ;
; 5.233 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[3]      ; Corr_Main:Corr_Main_1|Add5~16_OTERM415             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.002     ; 1.463      ;
; 5.268 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[3]      ; Corr_Main:Corr_Main_1|Add5~14_OTERM417             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.002     ; 1.428      ;
; 5.299 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[0]      ; Corr_Main:Corr_Main_1|Add1~16_OTERM235             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 1.410      ;
; 5.303 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[3]      ; Corr_Main:Corr_Main_1|Add5~12_OTERM419             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.002     ; 1.393      ;
; 5.326 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[2]      ; Corr_Main:Corr_Main_1|Add4~16_OTERM397             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.007      ; 1.379      ;
; 5.334 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[0]      ; Corr_Main:Corr_Main_1|Add1~14_OTERM237             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 1.375      ;
; 5.340 ; Corr_Main:Corr_Main_1|Add1~10_OTERM241                  ; Corr_Main:Corr_Main_1|Add1~10_OTERM223             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.013     ; 1.345      ;
; 5.361 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[2]      ; Corr_Main:Corr_Main_1|Add4~14_OTERM399             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.007      ; 1.344      ;
; 5.369 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[0]      ; Corr_Main:Corr_Main_1|Add1~12_OTERM239             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 1.340      ;
; 5.385 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[3]      ; Corr_Main:Corr_Main_1|Add3~16_OTERM379             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.015      ; 1.328      ;
; 5.396 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[2]      ; Corr_Main:Corr_Main_1|Add4~12_OTERM401             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.007      ; 1.309      ;
; 5.397 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[3]      ; Corr_Main:Corr_Main_1|Add5~10_OTERM421             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.002     ; 1.299      ;
; 5.404 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[0]      ; Corr_Main:Corr_Main_1|Add1~10_OTERM241             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 1.305      ;
; 5.405 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[0]      ; Corr_Main:Corr_Main_1|Add1~16_OTERM235             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 1.304      ;
; 5.405 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[2]      ; Corr_Main:Corr_Main_1|Add3~16_OTERM379             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.012      ; 1.305      ;
; 5.406 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[2]      ; Corr_Main:Corr_Main_1|Add4~16_OTERM397             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.007      ; 1.299      ;
; 5.411 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[1]      ; Corr_Main:Corr_Main_1|Add1~16_OTERM235             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 1.298      ;
; 5.412 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[2]      ; Corr_Main:Corr_Main_1|Add4~16_OTERM397             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.007      ; 1.293      ;
; 5.413 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[10]     ; Corr_Main:Corr_Main_1|Add6~16_OTERM469             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.012     ; 1.273      ;
; 5.414 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[0]      ; Corr_Main:Corr_Main_1|Add1~16_OTERM235             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 1.295      ;
; 5.415 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[10]     ; Corr_Main:Corr_Main_1|Add7~16_OTERM487             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.013     ; 1.270      ;
; 5.420 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[3]      ; Corr_Main:Corr_Main_1|Add3~14_OTERM381             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.015      ; 1.293      ;
; 5.420 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[0]      ; Corr_Main:Corr_Main_1|Add1~16_OTERM235             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 1.289      ;
; 5.422 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[3]      ; Corr_Main:Corr_Main_1|Add4~16_OTERM397             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.007      ; 1.283      ;
; 5.425 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[2]      ; Corr_Main:Corr_Main_1|Add5~16_OTERM415             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.005     ; 1.268      ;
; 5.431 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[2]      ; Corr_Main:Corr_Main_1|Add4~10_OTERM403             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.007      ; 1.274      ;
; 5.432 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[3]      ; Corr_Main:Corr_Main_1|Add5~8_OTERM423              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.002     ; 1.264      ;
; 5.432 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[2]      ; Corr_Main:Corr_Main_1|Add5~16_OTERM415             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.005     ; 1.261      ;
; 5.439 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[0]      ; Corr_Main:Corr_Main_1|Add1~8_OTERM243              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 1.270      ;
; 5.440 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[0]      ; Corr_Main:Corr_Main_1|Add1~14_OTERM237             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 1.269      ;
; 5.440 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[2]      ; Corr_Main:Corr_Main_1|Add3~14_OTERM381             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.012      ; 1.270      ;
; 5.441 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[2]      ; Corr_Main:Corr_Main_1|Add4~14_OTERM399             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.007      ; 1.264      ;
; 5.446 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[1]      ; Corr_Main:Corr_Main_1|Add1~14_OTERM237             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 1.263      ;
; 5.447 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[2]      ; Corr_Main:Corr_Main_1|Add4~14_OTERM399             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.007      ; 1.258      ;
; 5.448 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[10]     ; Corr_Main:Corr_Main_1|Add6~14_OTERM471             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.012     ; 1.238      ;
; 5.449 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[0]      ; Corr_Main:Corr_Main_1|Add1~16_OTERM235             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 1.260      ;
; 5.449 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[0]      ; Corr_Main:Corr_Main_1|Add1~14_OTERM237             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 1.260      ;
; 5.450 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[10]     ; Corr_Main:Corr_Main_1|Add7~14_OTERM489             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.013     ; 1.235      ;
; 5.455 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[3]      ; Corr_Main:Corr_Main_1|Add3~12_OTERM383             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.015      ; 1.258      ;
; 5.455 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[0]      ; Corr_Main:Corr_Main_1|Add1~14_OTERM237             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 1.254      ;
; 5.456 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[2]      ; Corr_Main:Corr_Main_1|Add5~16_OTERM415             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.005     ; 1.237      ;
; 5.457 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[3]      ; Corr_Main:Corr_Main_1|Add4~14_OTERM399             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.007      ; 1.248      ;
; 5.457 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[10]     ; Corr_Main:Corr_Main_1|Add6~16_OTERM469             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.012     ; 1.229      ;
; 5.460 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[2]      ; Corr_Main:Corr_Main_1|Add5~14_OTERM417             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.005     ; 1.233      ;
; 5.466 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[2]      ; Corr_Main:Corr_Main_1|Add4~8_OTERM405              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.007      ; 1.239      ;
; 5.467 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[3]      ; Corr_Main:Corr_Main_1|Add5~6_OTERM425              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.002     ; 1.229      ;
; 5.467 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[2]      ; Corr_Main:Corr_Main_1|Add5~14_OTERM417             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.005     ; 1.226      ;
; 5.471 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[3]      ; Corr_Main:Corr_Main_1|Add5~16_OTERM415             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.012     ; 1.215      ;
; 5.472 ; Corr_Main:Corr_Main_1|Add1~2_OTERM249                   ; Corr_Main:Corr_Main_1|Add1~2_OTERM231              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.013     ; 1.213      ;
; 5.475 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[0]      ; Corr_Main:Corr_Main_1|Add1~12_OTERM239             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 1.234      ;
; 5.475 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[3]      ; Corr_Main:Corr_Main_1|Add3~16_OTERM379             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.005      ; 1.228      ;
; 5.475 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[2]      ; Corr_Main:Corr_Main_1|Add3~12_OTERM383             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.012      ; 1.235      ;
; 5.476 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[2]      ; Corr_Main:Corr_Main_1|Add4~12_OTERM401             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.007      ; 1.229      ;
; 5.481 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[1]      ; Corr_Main:Corr_Main_1|Add1~12_OTERM239             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 1.228      ;
; 5.482 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[2]      ; Corr_Main:Corr_Main_1|Add4~12_OTERM401             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.007      ; 1.223      ;
; 5.484 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[0]      ; Corr_Main:Corr_Main_1|Add1~14_OTERM237             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 1.225      ;
; 5.484 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[0]      ; Corr_Main:Corr_Main_1|Add1~12_OTERM239             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 1.225      ;
; 5.485 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[10]     ; Corr_Main:Corr_Main_1|Add7~12_OTERM491             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.013     ; 1.200      ;
; 5.490 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[0]      ; Corr_Main:Corr_Main_1|Add1~12_OTERM239             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 1.219      ;
; 5.491 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[2]      ; Corr_Main:Corr_Main_1|Add5~14_OTERM417             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.005     ; 1.202      ;
; 5.492 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[3]      ; Corr_Main:Corr_Main_1|Add4~12_OTERM401             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.007      ; 1.213      ;
; 5.492 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[10]     ; Corr_Main:Corr_Main_1|Add6~14_OTERM471             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.012     ; 1.194      ;
; 5.495 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[2]      ; Corr_Main:Corr_Main_1|Add5~12_OTERM419             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.005     ; 1.198      ;
; 5.501 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[2]      ; Corr_Main:Corr_Main_1|Add4~6_OTERM407              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.007      ; 1.204      ;
; 5.502 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[3]      ; Corr_Main:Corr_Main_1|Add5~4_OTERM427              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.002     ; 1.194      ;
; 5.502 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[2]      ; Corr_Main:Corr_Main_1|Add5~12_OTERM419             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.005     ; 1.191      ;
; 5.503 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[2]      ; Corr_Main:Corr_Main_1|Add3~16_OTERM379             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.012      ; 1.207      ;
; 5.506 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[3]      ; Corr_Main:Corr_Main_1|Add5~14_OTERM417             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.012     ; 1.180      ;
; 5.509 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[3]      ; Corr_Main:Corr_Main_1|Add2~16_OTERM361             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.003      ; 1.192      ;
; 5.509 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[3]      ; Corr_Main:Corr_Main_1|Add4~16_OTERM397             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.010      ; 1.199      ;
; 5.510 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[0]      ; Corr_Main:Corr_Main_1|Add1~16_OTERM235             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 1.199      ;
; 5.510 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[3]      ; Corr_Main:Corr_Main_1|Add3~14_OTERM381             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.005      ; 1.193      ;
; 5.511 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[2]      ; Corr_Main:Corr_Main_1|Add4~16_OTERM397             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.007      ; 1.194      ;
; 5.511 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[2]      ; Corr_Main:Corr_Main_1|Add4~10_OTERM403             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.007      ; 1.194      ;
; 5.515 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[2]      ; Corr_Main:Corr_Main_1|Add5~16_OTERM415             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.005     ; 1.178      ;
; 5.517 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[2]      ; Corr_Main:Corr_Main_1|Add4~10_OTERM403             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.007      ; 1.188      ;
; 5.519 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[0]      ; Corr_Main:Corr_Main_1|Add1~10_OTERM241             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 1.190      ;
; 5.520 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[10]     ; Corr_Main:Corr_Main_1|Add7~10_OTERM493             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.013     ; 1.165      ;
; 5.523 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[10]     ; Corr_Main:Corr_Main_1|Add7~16_OTERM487             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.013     ; 1.162      ;
; 5.525 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[0]      ; Corr_Main:Corr_Main_1|Add1~10_OTERM241             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 1.184      ;
; 5.526 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[2]      ; Corr_Main:Corr_Main_1|Add5~12_OTERM419             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.005     ; 1.167      ;
; 5.527 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[3]      ; Corr_Main:Corr_Main_1|Add4~10_OTERM403             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.007      ; 1.178      ;
; 5.532 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[2]      ; Corr_Main:Corr_Main_1|Add3~16_OTERM379             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.012      ; 1.178      ;
; 5.533 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[10]     ; Corr_Main:Corr_Main_1|Add6~16_OTERM469             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.018     ; 1.147      ;
; 5.534 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[3]      ; Corr_Main:Corr_Main_1|Add2~16_OTERM361             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.007     ; 1.157      ;
; 5.537 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[3]      ; Corr_Main:Corr_Main_1|Add5~2_OTERM429              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.002     ; 1.159      ;
; 5.538 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[2]      ; Corr_Main:Corr_Main_1|Add3~14_OTERM381             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.012      ; 1.172      ;
; 5.540 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[3]      ; Corr_Main:Corr_Main_1|Add5~16_OTERM415             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.002     ; 1.156      ;
; 5.541 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[3]      ; Corr_Main:Corr_Main_1|Add5~12_OTERM419             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.012     ; 1.145      ;
; 5.541 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[1]      ; Corr_Main:Corr_Main_1|Add1~16_OTERM235             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.011      ; 1.168      ;
; 5.542 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[10]     ; Corr_Main:Corr_Main_1|Add6~12_OTERM473             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.012     ; 1.144      ;
; 5.544 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[3]      ; Corr_Main:Corr_Main_1|Add2~14_OTERM363             ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.003      ; 1.157      ;
+-------+---------------------------------------------------------+----------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                                                               ;
+-------+----------------------------------------------------+-----------------------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                 ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+-----------------------------------------+-------------------------+-------------+--------------+------------+------------+
; 7.173 ; Corr_Main:Corr_Main_1|Add1~2_OTERM231              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.096      ; 3.621      ;
; 7.199 ; Corr_Main:Corr_Main_1|Add3~2_OTERM123              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.074      ; 3.573      ;
; 7.208 ; Corr_Main:Corr_Main_1|Add1~2_OTERM231              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[10] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.096      ; 3.586      ;
; 7.213 ; Corr_Main:Corr_Main_1|Add1~4_OTERM229              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.096      ; 3.581      ;
; 7.217 ; Corr_Main:Corr_Main_1|Add3~0_OTERM125              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.074      ; 3.555      ;
; 7.234 ; Corr_Main:Corr_Main_1|Add3~2_OTERM123              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[10] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.074      ; 3.538      ;
; 7.242 ; Corr_Main:Corr_Main_1|Add1~0_OTERM233              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[0]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.096      ; 3.552      ;
; 7.243 ; Corr_Main:Corr_Main_1|Add1~2_OTERM231              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.096      ; 3.551      ;
; 7.246 ; Corr_Main:Corr_Main_1|Add2~2_OTERM303              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.074      ; 3.526      ;
; 7.248 ; Corr_Main:Corr_Main_1|Add1~4_OTERM229              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[10] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.096      ; 3.546      ;
; 7.252 ; Corr_Main:Corr_Main_1|Add3~0_OTERM125              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[10] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.074      ; 3.520      ;
; 7.263 ; Corr_Main:Corr_Main_1|Add2~0_OTERM305              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.074      ; 3.509      ;
; 7.269 ; Corr_Main:Corr_Main_1|Add3~2_OTERM123              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.074      ; 3.503      ;
; 7.278 ; Corr_Main:Corr_Main_1|Add1~2_OTERM231              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.096      ; 3.516      ;
; 7.281 ; Corr_Main:Corr_Main_1|Add2~2_OTERM303              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[10] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.074      ; 3.491      ;
; 7.282 ; Corr_Main:Corr_Main_1|Add1~0_OTERM233              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.096      ; 3.512      ;
; 7.283 ; Corr_Main:Corr_Main_1|Add1~4_OTERM229              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.096      ; 3.511      ;
; 7.287 ; Corr_Main:Corr_Main_1|Add3~0_OTERM125              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.074      ; 3.485      ;
; 7.298 ; Corr_Main:Corr_Main_1|Add2~0_OTERM305              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[10] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.074      ; 3.474      ;
; 7.304 ; Corr_Main:Corr_Main_1|Add3~2_OTERM123              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.074      ; 3.468      ;
; 7.313 ; Corr_Main:Corr_Main_1|Add1~2_OTERM231              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.096      ; 3.481      ;
; 7.316 ; Corr_Main:Corr_Main_1|Add2~2_OTERM303              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.074      ; 3.456      ;
; 7.317 ; Corr_Main:Corr_Main_1|Add1~0_OTERM233              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[10] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.096      ; 3.477      ;
; 7.318 ; Corr_Main:Corr_Main_1|Add1~4_OTERM229              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.096      ; 3.476      ;
; 7.322 ; Corr_Main:Corr_Main_1|Add3~0_OTERM125              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.074      ; 3.450      ;
; 7.333 ; Corr_Main:Corr_Main_1|Add2~0_OTERM305              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.074      ; 3.439      ;
; 7.339 ; Corr_Main:Corr_Main_1|Add3~2_OTERM123              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.074      ; 3.433      ;
; 7.347 ; Corr_Main:Corr_Main_1|Add3~0_OTERM125              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[0]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.074      ; 3.425      ;
; 7.351 ; Corr_Main:Corr_Main_1|Add2~2_OTERM303              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.074      ; 3.421      ;
; 7.352 ; Corr_Main:Corr_Main_1|Add1~0_OTERM233              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.096      ; 3.442      ;
; 7.353 ; Corr_Main:Corr_Main_1|Add6~0_OTERM449              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.088      ; 3.433      ;
; 7.353 ; Corr_Main:Corr_Main_1|Add1~4_OTERM229              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.096      ; 3.441      ;
; 7.357 ; Corr_Main:Corr_Main_1|Add3~0_OTERM125              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.074      ; 3.415      ;
; 7.364 ; Corr_Main:Corr_Main_1|Add3~4_OTERM121              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.074      ; 3.408      ;
; 7.367 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.094      ; 3.425      ;
; 7.368 ; Corr_Main:Corr_Main_1|Add2~0_OTERM305              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.074      ; 3.404      ;
; 7.381 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.094      ; 3.411      ;
; 7.383 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.094      ; 3.409      ;
; 7.384 ; Corr_Main:Corr_Main_1|Add7~2_OTERM267              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.088      ; 3.402      ;
; 7.386 ; Corr_Main:Corr_Main_1|Add2~2_OTERM303              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.074      ; 3.386      ;
; 7.387 ; Corr_Main:Corr_Main_1|Add1~0_OTERM233              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.096      ; 3.407      ;
; 7.388 ; Corr_Main:Corr_Main_1|Add6~0_OTERM449              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[10] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.088      ; 3.398      ;
; 7.388 ; Corr_Main:Corr_Main_1|Add2~0_OTERM305              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[0]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.074      ; 3.384      ;
; 7.392 ; Corr_Main:Corr_Main_1|Add4~4_OTERM49               ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.092      ; 3.398      ;
; 7.395 ; Corr_Main:Corr_Main_1|Add1~6_OTERM227              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.096      ; 3.399      ;
; 7.396 ; Corr_Main:Corr_Main_1|Add6~2_OTERM447              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.088      ; 3.390      ;
; 7.399 ; Corr_Main:Corr_Main_1|Add3~4_OTERM121              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[10] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.074      ; 3.373      ;
; 7.402 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[10] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.094      ; 3.390      ;
; 7.403 ; Corr_Main:Corr_Main_1|Add2~0_OTERM305              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.074      ; 3.369      ;
; 7.405 ; Corr_Main:Corr_Main_1|Add4~6_OTERM47               ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.092      ; 3.385      ;
; 7.407 ; Corr_Main:Corr_Main_1|Add1~2_OTERM231              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.096      ; 3.387      ;
; 7.416 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[10] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.094      ; 3.376      ;
; 7.417 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[0]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.094      ; 3.375      ;
; 7.418 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[10] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.094      ; 3.374      ;
; 7.419 ; Corr_Main:Corr_Main_1|Add7~2_OTERM267              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[10] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.088      ; 3.367      ;
; 7.422 ; Corr_Main:Corr_Main_1|Add1~0_OTERM233              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.096      ; 3.372      ;
; 7.423 ; Corr_Main:Corr_Main_1|Add6~0_OTERM449              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.088      ; 3.363      ;
; 7.426 ; Corr_Main:Corr_Main_1|Add7~0_OTERM269              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.088      ; 3.360      ;
; 7.426 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.094      ; 3.366      ;
; 7.427 ; Corr_Main:Corr_Main_1|Add4~4_OTERM49               ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[10] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.092      ; 3.363      ;
; 7.428 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[0]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.094      ; 3.364      ;
; 7.430 ; Corr_Main:Corr_Main_1|Add1~6_OTERM227              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[10] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.096      ; 3.364      ;
; 7.431 ; Corr_Main:Corr_Main_1|Add6~2_OTERM447              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[10] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.088      ; 3.355      ;
; 7.433 ; Corr_Main:Corr_Main_1|Add3~2_OTERM123              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.074      ; 3.339      ;
; 7.434 ; Corr_Main:Corr_Main_1|Add3~4_OTERM121              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.074      ; 3.338      ;
; 7.435 ; Corr_Main:Corr_Main_1|Add2~4_OTERM301              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.074      ; 3.337      ;
; 7.437 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.094      ; 3.355      ;
; 7.440 ; Corr_Main:Corr_Main_1|Add6~10_OTERM439             ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.088      ; 3.346      ;
; 7.440 ; Corr_Main:Corr_Main_1|Add4~6_OTERM47               ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[10] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.092      ; 3.350      ;
; 7.442 ; Corr_Main:Corr_Main_1|Add1~2_OTERM231              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.096      ; 3.352      ;
; 7.442 ; Corr_Main:Corr_Main_1|Add1~10_OTERM223             ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.096      ; 3.352      ;
; 7.445 ; Corr_Main:Corr_Main_1|Add6~6_OTERM443              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.088      ; 3.341      ;
; 7.447 ; Corr_Main:Corr_Main_1|Add1~2_OTERM231              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[3]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.096      ; 3.347      ;
; 7.447 ; Corr_Main:Corr_Main_1|Add1~4_OTERM229              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.096      ; 3.347      ;
; 7.451 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.094      ; 3.341      ;
; 7.451 ; Corr_Main:Corr_Main_1|Add3~0_OTERM125              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.074      ; 3.321      ;
; 7.453 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.094      ; 3.339      ;
; 7.453 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.094      ; 3.339      ;
; 7.454 ; Corr_Main:Corr_Main_1|Add7~2_OTERM267              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.088      ; 3.332      ;
; 7.457 ; Corr_Main:Corr_Main_1|Add1~14_OTERM219             ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.096      ; 3.337      ;
; 7.458 ; Corr_Main:Corr_Main_1|Add6~0_OTERM449              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.088      ; 3.328      ;
; 7.458 ; Corr_Main:Corr_Main_1|Add4~10_OTERM43              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.092      ; 3.332      ;
; 7.459 ; Corr_Main:Corr_Main_1|Add5~0_OTERM17               ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.092      ; 3.331      ;
; 7.459 ; Corr_Main:Corr_Main_1|Add6~4_OTERM445              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.088      ; 3.327      ;
; 7.460 ; Corr_Main:Corr_Main_1|Add1~8_OTERM225              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.096      ; 3.334      ;
; 7.461 ; Corr_Main:Corr_Main_1|Add7~0_OTERM269              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[10] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.088      ; 3.325      ;
; 7.461 ; Corr_Main:Corr_Main_1|Add7~6_OTERM263              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.088      ; 3.325      ;
; 7.461 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[10] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.094      ; 3.331      ;
; 7.462 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.094      ; 3.330      ;
; 7.462 ; Corr_Main:Corr_Main_1|Add4~4_OTERM49               ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.092      ; 3.328      ;
; 7.465 ; Corr_Main:Corr_Main_1|Add1~6_OTERM227              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.096      ; 3.329      ;
; 7.466 ; Corr_Main:Corr_Main_1|Add6~2_OTERM447              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.088      ; 3.320      ;
; 7.466 ; Corr_Main:Corr_Main_1|Add7~4_OTERM265              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.088      ; 3.320      ;
; 7.468 ; Corr_Main:Corr_Main_1|Add3~2_OTERM123              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.074      ; 3.304      ;
; 7.469 ; Corr_Main:Corr_Main_1|Add3~4_OTERM121              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.074      ; 3.303      ;
; 7.469 ; Corr_Main:Corr_Main_1|Add4~8_OTERM45               ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.092      ; 3.321      ;
; 7.470 ; Corr_Main:Corr_Main_1|Add2~4_OTERM301              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[10] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.074      ; 3.302      ;
; 7.472 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.094      ; 3.320      ;
; 7.473 ; Corr_Main:Corr_Main_1|Add3~2_OTERM123              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[3]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.074      ; 3.299      ;
; 7.473 ; Corr_Main:Corr_Main_1|Add4~0_OTERM53               ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 6.666        ; 4.092      ; 3.317      ;
+-------+----------------------------------------------------+-----------------------------------------+-------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                                                 ;
+--------+----------------------------------------------------+-----------------------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                 ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+-----------------------------------------+-------------------------+-------------+--------------+------------+------------+
; -1.855 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.391      ;
; -1.819 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.427      ;
; -1.818 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.428      ;
; -1.813 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.433      ;
; -1.799 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.447      ;
; -1.796 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.450      ;
; -1.782 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.464      ;
; -1.781 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.465      ;
; -1.777 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[4]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.469      ;
; -1.777 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.469      ;
; -1.739 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.507      ;
; -1.729 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[4]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.517      ;
; -1.716 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.530      ;
; -1.711 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[4]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.535      ;
; -1.696 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.550      ;
; -1.696 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[4]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.550      ;
; -1.694 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.552      ;
; -1.688 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.558      ;
; -1.676 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.570      ;
; -1.673 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.573      ;
; -1.668 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.578      ;
; -1.666 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.580      ;
; -1.665 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.581      ;
; -1.665 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.581      ;
; -1.665 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.581      ;
; -1.663 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[4]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.583      ;
; -1.662 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.584      ;
; -1.661 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.585      ;
; -1.660 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.586      ;
; -1.659 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.587      ;
; -1.656 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.590      ;
; -1.654 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.592      ;
; -1.650 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.596      ;
; -1.649 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[10] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.597      ;
; -1.649 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.597      ;
; -1.646 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[4]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.600      ;
; -1.644 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.602      ;
; -1.639 ; Corr_Main:Corr_Main_1|Add6~12_OTERM437             ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.088      ; 2.601      ;
; -1.638 ; Corr_Main:Corr_Main_1|Add4~2_OTERM51               ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[4]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.092      ; 2.606      ;
; -1.638 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.608      ;
; -1.634 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[10] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.612      ;
; -1.631 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.615      ;
; -1.630 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[10] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.616      ;
; -1.627 ; Corr_Main:Corr_Main_1|Add5~2_OTERM15               ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[4]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.092      ; 2.617      ;
; -1.625 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.621      ;
; -1.625 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.621      ;
; -1.624 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[4]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.622      ;
; -1.619 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.627      ;
; -1.615 ; Corr_Main:Corr_Main_1|Add6~2_OTERM447              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[4]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.088      ; 2.625      ;
; -1.613 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.633      ;
; -1.613 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.633      ;
; -1.613 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[4]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.633      ;
; -1.611 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.635      ;
; -1.605 ; Corr_Main:Corr_Main_1|Add2~2_OTERM303              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[4]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.074      ; 2.621      ;
; -1.605 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.641      ;
; -1.605 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.641      ;
; -1.603 ; Corr_Main:Corr_Main_1|Add4~2_OTERM51               ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.092      ; 2.641      ;
; -1.602 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.644      ;
; -1.601 ; Corr_Main:Corr_Main_1|Add4~2_OTERM51               ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.092      ; 2.643      ;
; -1.601 ; Corr_Main:Corr_Main_1|Add7~2_OTERM267              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[4]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.088      ; 2.639      ;
; -1.600 ; Corr_Main:Corr_Main_1|Add1~16_OTERM217             ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.096      ; 2.648      ;
; -1.600 ; Corr_Main:Corr_Main_1|Add7~6_OTERM263              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[4]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.088      ; 2.640      ;
; -1.598 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.648      ;
; -1.598 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.648      ;
; -1.597 ; Corr_Main:Corr_Main_1|Add5~4_OTERM13               ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[4]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.092      ; 2.647      ;
; -1.597 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[4]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.649      ;
; -1.592 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.654      ;
; -1.592 ; Corr_Main:Corr_Main_1|Add5~2_OTERM15               ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.092      ; 2.652      ;
; -1.590 ; Corr_Main:Corr_Main_1|Add5~2_OTERM15               ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.092      ; 2.654      ;
; -1.587 ; Corr_Main:Corr_Main_1|Add2~12_OTERM293             ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.074      ; 2.639      ;
; -1.587 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.659      ;
; -1.586 ; Corr_Main:Corr_Main_1|Add6~6_OTERM443              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[4]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.088      ; 2.654      ;
; -1.581 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.665      ;
; -1.580 ; Corr_Main:Corr_Main_1|Add6~2_OTERM447              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.088      ; 2.660      ;
; -1.577 ; Corr_Main:Corr_Main_1|Add2~6_OTERM299              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[4]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.074      ; 2.649      ;
; -1.576 ; Corr_Main:Corr_Main_1|Add6~2_OTERM447              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.088      ; 2.664      ;
; -1.572 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.674      ;
; -1.572 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[4]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.674      ;
; -1.571 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.675      ;
; -1.570 ; Corr_Main:Corr_Main_1|Add2~2_OTERM303              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.074      ; 2.656      ;
; -1.567 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[10] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.679      ;
; -1.566 ; Corr_Main:Corr_Main_1|Add2~2_OTERM303              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.074      ; 2.660      ;
; -1.566 ; Corr_Main:Corr_Main_1|Add7~2_OTERM267              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.088      ; 2.674      ;
; -1.565 ; Corr_Main:Corr_Main_1|Add7~6_OTERM263              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.088      ; 2.675      ;
; -1.565 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.681      ;
; -1.565 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.681      ;
; -1.565 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.681      ;
; -1.562 ; Corr_Main:Corr_Main_1|Add3~10_OTERM115             ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.074      ; 2.664      ;
; -1.562 ; Corr_Main:Corr_Main_1|Add5~4_OTERM13               ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.092      ; 2.682      ;
; -1.562 ; Corr_Main:Corr_Main_1|Add7~2_OTERM267              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.088      ; 2.678      ;
; -1.561 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[10] ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.685      ;
; -1.559 ; Corr_Main:Corr_Main_1|Add3~2_OTERM123              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[4]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.074      ; 2.667      ;
; -1.557 ; Corr_Main:Corr_Main_1|Add1~12_OTERM221             ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.096      ; 2.691      ;
; -1.556 ; Corr_Main:Corr_Main_1|Add3~12_OTERM113             ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.074      ; 2.670      ;
; -1.552 ; Corr_Main:Corr_Main_1|Add7~0_OTERM269              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[4]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.088      ; 2.688      ;
; -1.552 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.694      ;
; -1.551 ; Corr_Main:Corr_Main_1|Add6~14_OTERM435             ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.088      ; 2.689      ;
; -1.551 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[1] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.695      ;
; -1.551 ; Corr_Main:Corr_Main_1|Add6~6_OTERM443              ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.088      ; 2.689      ;
; -1.547 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[0] ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CLK         ; 0.000        ; 4.094      ; 2.699      ;
+--------+----------------------------------------------------+-----------------------------------------+-------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CORR_BUFFER_UPDATE_CLK0'                                                                                                                                                                    ;
+-------+----------------------------------------------------+-----------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                             ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+-----------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.235 ; Corr_Main:Corr_Main_1|Add3~6_OTERM317              ; Corr_Main:Corr_Main_1|Add3~6_OTERM173               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.387      ;
; 0.236 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[5] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; Corr_Main:Corr_Main_1|Add7~10_OTERM457             ; Corr_Main:Corr_Main_1|Add7~10_OTERM277              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; Corr_Main:Corr_Main_1|Add3~0_OTERM323              ; Corr_Main:Corr_Main_1|Add3~0_OTERM179               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[6] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; Corr_Main:Corr_Main_1|Add7~0_OTERM503              ; Corr_Main:Corr_Main_1|Add7~0_OTERM467               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; Corr_Main:Corr_Main_1|Add4~0_OTERM413              ; Corr_Main:Corr_Main_1|Add4~0_OTERM341               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[8] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; Corr_Main:Corr_Main_1|Add5~4_OTERM157              ; Corr_Main:Corr_Main_1|Add5~4_OTERM103               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; Corr_Main:Corr_Main_1|Add3~6_OTERM389              ; Corr_Main:Corr_Main_1|Add3~6_OTERM317               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; Corr_Main:Corr_Main_1|Add5~8_OTERM153              ; Corr_Main:Corr_Main_1|Add5~8_OTERM99                ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; Corr_Main:Corr_Main_1|Add4~8_OTERM189              ; Corr_Main:Corr_Main_1|Add4~8_OTERM135               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[8] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; Corr_Main:Corr_Main_1|Add5~12_OTERM95              ; Corr_Main:Corr_Main_1|Add5~12_OTERM59               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[4] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[5] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; Corr_Main:Corr_Main_1|Add3~12_OTERM311             ; Corr_Main:Corr_Main_1|Add3~12_OTERM167              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; Corr_Main:Corr_Main_1|Add5~14_OTERM201             ; Corr_Main:Corr_Main_1|Add5~14_OTERM147              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; Corr_Main:Corr_Main_1|Add5~2_OTERM69               ; Corr_Main:Corr_Main_1|Add5~2_OTERM33                ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[4] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Corr_Main:Corr_Main_1|Add5~6_OTERM425              ; Corr_Main:Corr_Main_1|Add5~6_OTERM353               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[6] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Corr_Main:Corr_Main_1|Add7~6_OTERM461              ; Corr_Main:Corr_Main_1|Add7~6_OTERM281               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Corr_Main:Corr_Main_1|Add3~8_OTERM315              ; Corr_Main:Corr_Main_1|Add3~8_OTERM171               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Corr_Main:Corr_Main_1|Add5~8_OTERM351              ; Corr_Main:Corr_Main_1|Add5~8_OTERM207               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Corr_Main:Corr_Main_1|Add5~10_OTERM97              ; Corr_Main:Corr_Main_1|Add5~10_OTERM61               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Corr_Main:Corr_Main_1|Add4~10_OTERM331             ; Corr_Main:Corr_Main_1|Add4~10_OTERM187              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Corr_Main:Corr_Main_1|Add7~12_OTERM455             ; Corr_Main:Corr_Main_1|Add7~12_OTERM275              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Corr_Main:Corr_Main_1|Add4~16_OTERM397             ; Corr_Main:Corr_Main_1|Add4~16_OTERM325              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Corr_Main:Corr_Main_1|Add5~16_OTERM343             ; Corr_Main:Corr_Main_1|Add5~16_OTERM199              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[5] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[7] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Corr_Main:Corr_Main_1|Add5~0_OTERM107              ; Corr_Main:Corr_Main_1|Add5~0_OTERM71                ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[5] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[4] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[4] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Corr_Main:Corr_Main_1|Add5~10_OTERM349             ; Corr_Main:Corr_Main_1|Add5~10_OTERM205              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Corr_Main:Corr_Main_1|Add5~10_OTERM205             ; Corr_Main:Corr_Main_1|Add5~10_OTERM151              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Corr_Main:Corr_Main_1|Add4~14_OTERM327             ; Corr_Main:Corr_Main_1|Add4~14_OTERM183              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Corr_Main:Corr_Main_1|Add5~14_OTERM345             ; Corr_Main:Corr_Main_1|Add5~14_OTERM201              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Corr_Main:Corr_Main_1|Add5~14_OTERM93              ; Corr_Main:Corr_Main_1|Add5~14_OTERM57               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Corr_Main:Corr_Main_1|Add5~14_OTERM57              ; Corr_Main:Corr_Main_1|Add5~14_OTERM21               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[4] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[5]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[7] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; Corr_Main:Corr_Main_1|Add3~2_OTERM321              ; Corr_Main:Corr_Main_1|Add3~2_OTERM177               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[6] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[7] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[5] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Corr_Main:Corr_Main_1|Add5~12_OTERM149             ; Corr_Main:Corr_Main_1|Add5~12_OTERM95               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[9] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[10] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Corr_Main:Corr_Main_1|Add3~14_OTERM165             ; Corr_Main:Corr_Main_1|Add3~14_OTERM111              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Corr_Main:Corr_Main_1|Add4~14_OTERM129             ; Corr_Main:Corr_Main_1|Add4~14_OTERM75               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Corr_Main:Corr_Main_1|Add7~14_OTERM453             ; Corr_Main:Corr_Main_1|Add7~14_OTERM273              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; Corr_Main:Corr_Main_1|Add4~0_OTERM143              ; Corr_Main:Corr_Main_1|Add4~0_OTERM89                ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Corr_Main:Corr_Main_1|Add5~2_OTERM357              ; Corr_Main:Corr_Main_1|Add5~2_OTERM213               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Corr_Main:Corr_Main_1|Add7~2_OTERM465              ; Corr_Main:Corr_Main_1|Add7~2_OTERM285               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[7] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Corr_Main:Corr_Main_1|Add4~4_OTERM337              ; Corr_Main:Corr_Main_1|Add4~4_OTERM193               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Corr_Main:Corr_Main_1|Add5~4_OTERM67               ; Corr_Main:Corr_Main_1|Add5~4_OTERM31                ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Corr_Main:Corr_Main_1|Add4~6_OTERM335              ; Corr_Main:Corr_Main_1|Add4~6_OTERM191               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Corr_Main:Corr_Main_1|Add5~6_OTERM101              ; Corr_Main:Corr_Main_1|Add5~6_OTERM65                ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[8] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Corr_Main:Corr_Main_1|Add5~8_OTERM207              ; Corr_Main:Corr_Main_1|Add5~8_OTERM153               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Corr_Main:Corr_Main_1|Add4~8_OTERM405              ; Corr_Main:Corr_Main_1|Add4~8_OTERM333               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Corr_Main:Corr_Main_1|Add5~16_OTERM199             ; Corr_Main:Corr_Main_1|Add5~16_OTERM145              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Corr_Main:Corr_Main_1|Add5~16_OTERM91              ; Corr_Main:Corr_Main_1|Add5~16_OTERM55               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; Corr_Main:Corr_Main_1|Add5~0_OTERM215              ; Corr_Main:Corr_Main_1|Add5~0_OTERM161               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; Corr_Main:Corr_Main_1|Add5~0_OTERM161              ; Corr_Main:Corr_Main_1|Add5~0_OTERM107               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[2] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[3]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; Corr_Main:Corr_Main_1|Add4~4_OTERM193              ; Corr_Main:Corr_Main_1|Add4~4_OTERM139               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; Corr_Main:Corr_Main_1|Add5~4_OTERM355              ; Corr_Main:Corr_Main_1|Add5~4_OTERM211               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; Corr_Main:Corr_Main_1|Add4~6_OTERM137              ; Corr_Main:Corr_Main_1|Add4~6_OTERM83                ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; Corr_Main:Corr_Main_1|Add5~8_OTERM99               ; Corr_Main:Corr_Main_1|Add5~8_OTERM63                ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; Corr_Main:Corr_Main_1|Add4~12_OTERM131             ; Corr_Main:Corr_Main_1|Add4~12_OTERM77               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; Corr_Main:Corr_Main_1|Add5~0_OTERM71               ; Corr_Main:Corr_Main_1|Add5~0_OTERM35                ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Corr_Main:Corr_Main_1|Add4~2_OTERM339              ; Corr_Main:Corr_Main_1|Add4~2_OTERM195               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Corr_Main:Corr_Main_1|Add4~2_OTERM141              ; Corr_Main:Corr_Main_1|Add4~2_OTERM87                ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Corr_Main:Corr_Main_1|Add5~4_OTERM103              ; Corr_Main:Corr_Main_1|Add5~4_OTERM67                ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Corr_Main:Corr_Main_1|Add5~10_OTERM151             ; Corr_Main:Corr_Main_1|Add5~10_OTERM97               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Corr_Main:Corr_Main_1|Add4~12_OTERM401             ; Corr_Main:Corr_Main_1|Add4~12_OTERM329              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[8] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Corr_Main:Corr_Main_1|Add7~16_OTERM451             ; Corr_Main:Corr_Main_1|Add7~16_OTERM271              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; Corr_Main:Corr_Main_1|Add7~4_OTERM463              ; Corr_Main:Corr_Main_1|Add7~4_OTERM283               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[5] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[6]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[7] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[7] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[0] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[1]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[6] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[7]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; Corr_Main:Corr_Main_1|Add4~16_OTERM181             ; Corr_Main:Corr_Main_1|Add4~16_OTERM127              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[8] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.398      ;
; 0.248 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[0] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[1]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[0] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[1]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.400      ;
; 0.305 ; Corr_Main:Corr_Main_1|Add7~0_OTERM467              ; Corr_Main:Corr_Main_1|Add7~0_OTERM287               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.001      ; 0.458      ;
; 0.310 ; Corr_Main:Corr_Main_1|Add5~12_OTERM203             ; Corr_Main:Corr_Main_1|Add5~12_OTERM149              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.462      ;
; 0.311 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[8] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[9]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 0.462      ;
; 0.311 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[9] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[10] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 0.462      ;
; 0.313 ; Corr_Main:Corr_Main_1|Add5~2_OTERM33               ; Corr_Main:Corr_Main_1|Add5~2_OTERM15                ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.001      ; 0.466      ;
; 0.314 ; Corr_Main:Corr_Main_1|Add5~6_OTERM155              ; Corr_Main:Corr_Main_1|Add5~6_OTERM101               ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.014      ; 0.480      ;
; 0.314 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[7] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[8]  ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 0.465      ;
; 0.315 ; Corr_Main:Corr_Main_1|Add4~10_OTERM187             ; Corr_Main:Corr_Main_1|Add4~10_OTERM133              ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.006      ; 0.473      ;
+-------+----------------------------------------------------+-----------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CORR_BUFFER_UPDATE_CLK0'                                                                                ;
+-------+--------------+----------------+------------------+-------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+-------------------------+------------+----------------------------------------+
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~0_OTERM233  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~0_OTERM233  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~0_OTERM251  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~0_OTERM251  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~10_OTERM223 ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~10_OTERM223 ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~10_OTERM241 ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~10_OTERM241 ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~12_OTERM221 ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~12_OTERM221 ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~12_OTERM239 ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~12_OTERM239 ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~14_OTERM219 ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~14_OTERM219 ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~14_OTERM237 ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~14_OTERM237 ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~16_OTERM217 ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~16_OTERM217 ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~16_OTERM235 ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~16_OTERM235 ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~2_OTERM231  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~2_OTERM231  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~2_OTERM249  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~2_OTERM249  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~4_OTERM229  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~4_OTERM229  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~4_OTERM247  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~4_OTERM247  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~6_OTERM227  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~6_OTERM227  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~6_OTERM245  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~6_OTERM245  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~8_OTERM225  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~8_OTERM225  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~8_OTERM243  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add1~8_OTERM243  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~0_OTERM305  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~0_OTERM305  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~0_OTERM377  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~0_OTERM377  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~10_OTERM295 ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~10_OTERM295 ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~10_OTERM367 ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~10_OTERM367 ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~12_OTERM293 ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~12_OTERM293 ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~12_OTERM365 ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~12_OTERM365 ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~14_OTERM291 ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~14_OTERM291 ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~14_OTERM363 ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~14_OTERM363 ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~16_OTERM289 ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~16_OTERM289 ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~16_OTERM361 ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~16_OTERM361 ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~2_OTERM303  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~2_OTERM303  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~2_OTERM375  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~2_OTERM375  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~4_OTERM301  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~4_OTERM301  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~4_OTERM373  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~4_OTERM373  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~6_OTERM299  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~6_OTERM299  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~6_OTERM371  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~6_OTERM371  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~8_OTERM297  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~8_OTERM297  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~8_OTERM369  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add2~8_OTERM369  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~0_OTERM125  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~0_OTERM125  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~0_OTERM179  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~0_OTERM179  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~0_OTERM323  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~0_OTERM323  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~0_OTERM395  ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~0_OTERM395  ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~10_OTERM115 ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~10_OTERM115 ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~10_OTERM169 ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~10_OTERM169 ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~10_OTERM313 ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~10_OTERM313 ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~10_OTERM385 ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~10_OTERM385 ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~12_OTERM113 ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~12_OTERM113 ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~12_OTERM167 ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~12_OTERM167 ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~12_OTERM311 ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~12_OTERM311 ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~12_OTERM383 ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~12_OTERM383 ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~14_OTERM111 ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~14_OTERM111 ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~14_OTERM165 ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Add3~14_OTERM165 ;
+-------+--------------+----------------+------------------+-------------------------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'PLL_CLK0'                                                                                  ;
+-------+--------------+----------------+------------------+----------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+----------+------------+------------------------------------------+
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; PLL_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|corr_buffer_update ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; PLL_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|corr_buffer_update ;
+-------+--------------+----------------+------------------+----------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'PLL_CLK2'                                                                                         ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                          ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; PLL_CLK2 ; Rise       ; Corr_Main_1|corr_buffer_update~clkctrl|inclk[0] ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; PLL_CLK2 ; Rise       ; Corr_Main_1|corr_buffer_update~clkctrl|inclk[0] ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; PLL_CLK2 ; Rise       ; Corr_Main_1|corr_buffer_update~clkctrl|outclk   ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; PLL_CLK2 ; Rise       ; Corr_Main_1|corr_buffer_update~clkctrl|outclk   ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                                                                                                                                                                                                                       ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                                                                                      ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg12 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg12 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg13 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg13 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg14 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg14 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg15 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg15 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg6  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg6  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg7  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg7  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg8  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg8  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg9  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg9  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_we_reg       ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_we_reg       ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a10~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a10~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a11~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a11~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a12~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a12~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a13~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a13~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a14~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a14~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a15~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a15~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a1~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a1~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a2~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a2~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a3~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a3~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a4~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a4~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a5~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a5~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a6~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a6~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a7~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a7~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a8~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a8~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a9~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a9~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg0         ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg0         ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg1         ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg1         ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg2         ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg2         ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg3         ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg3         ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg0          ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg0          ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg1          ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg1          ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg2          ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg2          ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg3          ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg3          ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg4          ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg4          ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ADC_CLK'                                           ;
+--------+--------------+----------------+-----------+---------+------------+---------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock   ; Clock Edge ; Target  ;
+--------+--------------+----------------+-----------+---------+------------+---------+
; 17.223 ; 20.000       ; 2.777          ; Port Rate ; ADC_CLK ; Rise       ; ADC_CLK ;
+--------+--------------+----------------+-----------+---------+------------+---------+


+-----------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ADC_DCLKA'                                             ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock     ; Clock Edge ; Target    ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+
; 17.778 ; 20.000       ; 2.222          ; Port Rate ; ADC_DCLKA ; Rise       ; ADC_DCLKA ;
+--------+--------------+----------------+-----------+-----------+------------+-----------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ADC_BIT_A[*]  ; CLK        ; 3.961 ; 3.961 ; Rise       ; CLK             ;
;  ADC_BIT_A[2] ; CLK        ; 3.816 ; 3.816 ; Rise       ; CLK             ;
;  ADC_BIT_A[3] ; CLK        ; 3.797 ; 3.797 ; Rise       ; CLK             ;
;  ADC_BIT_A[4] ; CLK        ; 3.961 ; 3.961 ; Rise       ; CLK             ;
;  ADC_BIT_A[5] ; CLK        ; 3.944 ; 3.944 ; Rise       ; CLK             ;
;  ADC_BIT_A[6] ; CLK        ; 3.746 ; 3.746 ; Rise       ; CLK             ;
;  ADC_BIT_A[7] ; CLK        ; 3.761 ; 3.761 ; Rise       ; CLK             ;
;  ADC_BIT_A[8] ; CLK        ; 3.695 ; 3.695 ; Rise       ; CLK             ;
;  ADC_BIT_A[9] ; CLK        ; 3.724 ; 3.724 ; Rise       ; CLK             ;
; ADC_DCLKA     ; CLK        ; 1.913 ; 1.913 ; Rise       ; CLK             ;
; MRAM_D[*]     ; CLK        ; 4.056 ; 4.056 ; Rise       ; CLK             ;
;  MRAM_D[0]    ; CLK        ; 3.730 ; 3.730 ; Rise       ; CLK             ;
;  MRAM_D[1]    ; CLK        ; 3.737 ; 3.737 ; Rise       ; CLK             ;
;  MRAM_D[2]    ; CLK        ; 3.774 ; 3.774 ; Rise       ; CLK             ;
;  MRAM_D[3]    ; CLK        ; 3.637 ; 3.637 ; Rise       ; CLK             ;
;  MRAM_D[4]    ; CLK        ; 3.647 ; 3.647 ; Rise       ; CLK             ;
;  MRAM_D[5]    ; CLK        ; 3.502 ; 3.502 ; Rise       ; CLK             ;
;  MRAM_D[6]    ; CLK        ; 3.648 ; 3.648 ; Rise       ; CLK             ;
;  MRAM_D[7]    ; CLK        ; 3.637 ; 3.637 ; Rise       ; CLK             ;
;  MRAM_D[8]    ; CLK        ; 3.995 ; 3.995 ; Rise       ; CLK             ;
;  MRAM_D[9]    ; CLK        ; 3.995 ; 3.995 ; Rise       ; CLK             ;
;  MRAM_D[10]   ; CLK        ; 3.949 ; 3.949 ; Rise       ; CLK             ;
;  MRAM_D[11]   ; CLK        ; 3.842 ; 3.842 ; Rise       ; CLK             ;
;  MRAM_D[12]   ; CLK        ; 4.056 ; 4.056 ; Rise       ; CLK             ;
;  MRAM_D[13]   ; CLK        ; 3.818 ; 3.818 ; Rise       ; CLK             ;
;  MRAM_D[14]   ; CLK        ; 3.913 ; 3.913 ; Rise       ; CLK             ;
;  MRAM_D[15]   ; CLK        ; 3.825 ; 3.825 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; ADC_BIT_A[*]  ; CLK        ; -3.575 ; -3.575 ; Rise       ; CLK             ;
;  ADC_BIT_A[2] ; CLK        ; -3.696 ; -3.696 ; Rise       ; CLK             ;
;  ADC_BIT_A[3] ; CLK        ; -3.677 ; -3.677 ; Rise       ; CLK             ;
;  ADC_BIT_A[4] ; CLK        ; -3.841 ; -3.841 ; Rise       ; CLK             ;
;  ADC_BIT_A[5] ; CLK        ; -3.824 ; -3.824 ; Rise       ; CLK             ;
;  ADC_BIT_A[6] ; CLK        ; -3.626 ; -3.626 ; Rise       ; CLK             ;
;  ADC_BIT_A[7] ; CLK        ; -3.641 ; -3.641 ; Rise       ; CLK             ;
;  ADC_BIT_A[8] ; CLK        ; -3.575 ; -3.575 ; Rise       ; CLK             ;
;  ADC_BIT_A[9] ; CLK        ; -3.604 ; -3.604 ; Rise       ; CLK             ;
; ADC_DCLKA     ; CLK        ; -1.548 ; -1.548 ; Rise       ; CLK             ;
; MRAM_D[*]     ; CLK        ; -3.382 ; -3.382 ; Rise       ; CLK             ;
;  MRAM_D[0]    ; CLK        ; -3.610 ; -3.610 ; Rise       ; CLK             ;
;  MRAM_D[1]    ; CLK        ; -3.617 ; -3.617 ; Rise       ; CLK             ;
;  MRAM_D[2]    ; CLK        ; -3.654 ; -3.654 ; Rise       ; CLK             ;
;  MRAM_D[3]    ; CLK        ; -3.517 ; -3.517 ; Rise       ; CLK             ;
;  MRAM_D[4]    ; CLK        ; -3.527 ; -3.527 ; Rise       ; CLK             ;
;  MRAM_D[5]    ; CLK        ; -3.382 ; -3.382 ; Rise       ; CLK             ;
;  MRAM_D[6]    ; CLK        ; -3.528 ; -3.528 ; Rise       ; CLK             ;
;  MRAM_D[7]    ; CLK        ; -3.517 ; -3.517 ; Rise       ; CLK             ;
;  MRAM_D[8]    ; CLK        ; -3.875 ; -3.875 ; Rise       ; CLK             ;
;  MRAM_D[9]    ; CLK        ; -3.875 ; -3.875 ; Rise       ; CLK             ;
;  MRAM_D[10]   ; CLK        ; -3.829 ; -3.829 ; Rise       ; CLK             ;
;  MRAM_D[11]   ; CLK        ; -3.722 ; -3.722 ; Rise       ; CLK             ;
;  MRAM_D[12]   ; CLK        ; -3.936 ; -3.936 ; Rise       ; CLK             ;
;  MRAM_D[13]   ; CLK        ; -3.698 ; -3.698 ; Rise       ; CLK             ;
;  MRAM_D[14]   ; CLK        ; -3.793 ; -3.793 ; Rise       ; CLK             ;
;  MRAM_D[15]   ; CLK        ; -3.705 ; -3.705 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                           ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; ADC_CLK        ; CLK                     ; 2.664 ; 2.664 ; Rise       ; CLK                     ;
; ADC_SPI_CS     ; CLK                     ; 2.018 ; 2.018 ; Rise       ; CLK                     ;
; ADC_SPI_SCLK   ; CLK                     ; 2.260 ; 2.260 ; Rise       ; CLK                     ;
; ADC_SPI_SDIN   ; CLK                     ; 2.276 ; 2.276 ; Rise       ; CLK                     ;
; ADC_SYNC       ; CLK                     ; 1.996 ; 1.996 ; Rise       ; CLK                     ;
; MRAM_A[*]      ; CLK                     ; 2.459 ; 2.459 ; Rise       ; CLK                     ;
;  MRAM_A[0]     ; CLK                     ; 2.459 ; 2.459 ; Rise       ; CLK                     ;
;  MRAM_A[1]     ; CLK                     ; 2.427 ; 2.427 ; Rise       ; CLK                     ;
;  MRAM_A[2]     ; CLK                     ; 2.425 ; 2.425 ; Rise       ; CLK                     ;
;  MRAM_A[3]     ; CLK                     ; 2.453 ; 2.453 ; Rise       ; CLK                     ;
;  MRAM_A[4]     ; CLK                     ; 2.312 ; 2.312 ; Rise       ; CLK                     ;
;  MRAM_A[5]     ; CLK                     ; 1.975 ; 1.975 ; Rise       ; CLK                     ;
;  MRAM_A[6]     ; CLK                     ; 1.971 ; 1.971 ; Rise       ; CLK                     ;
;  MRAM_A[7]     ; CLK                     ; 1.973 ; 1.973 ; Rise       ; CLK                     ;
;  MRAM_A[8]     ; CLK                     ; 1.972 ; 1.972 ; Rise       ; CLK                     ;
;  MRAM_A[9]     ; CLK                     ; 1.970 ; 1.970 ; Rise       ; CLK                     ;
;  MRAM_A[10]    ; CLK                     ; 2.032 ; 2.032 ; Rise       ; CLK                     ;
;  MRAM_A[11]    ; CLK                     ; 2.059 ; 2.059 ; Rise       ; CLK                     ;
;  MRAM_A[12]    ; CLK                     ; 2.045 ; 2.045 ; Rise       ; CLK                     ;
;  MRAM_A[13]    ; CLK                     ; 1.921 ; 1.921 ; Rise       ; CLK                     ;
; MRAM_D[*]      ; CLK                     ; 2.350 ; 2.350 ; Rise       ; CLK                     ;
;  MRAM_D[0]     ; CLK                     ; 2.147 ; 2.147 ; Rise       ; CLK                     ;
;  MRAM_D[1]     ; CLK                     ; 2.154 ; 2.154 ; Rise       ; CLK                     ;
;  MRAM_D[2]     ; CLK                     ; 2.141 ; 2.141 ; Rise       ; CLK                     ;
;  MRAM_D[3]     ; CLK                     ; 2.020 ; 2.020 ; Rise       ; CLK                     ;
;  MRAM_D[4]     ; CLK                     ; 2.022 ; 2.022 ; Rise       ; CLK                     ;
;  MRAM_D[5]     ; CLK                     ; 1.999 ; 1.999 ; Rise       ; CLK                     ;
;  MRAM_D[6]     ; CLK                     ; 1.906 ; 1.906 ; Rise       ; CLK                     ;
;  MRAM_D[7]     ; CLK                     ; 1.906 ; 1.906 ; Rise       ; CLK                     ;
;  MRAM_D[8]     ; CLK                     ; 2.122 ; 2.122 ; Rise       ; CLK                     ;
;  MRAM_D[9]     ; CLK                     ; 2.112 ; 2.112 ; Rise       ; CLK                     ;
;  MRAM_D[10]    ; CLK                     ; 2.217 ; 2.217 ; Rise       ; CLK                     ;
;  MRAM_D[11]    ; CLK                     ; 2.221 ; 2.221 ; Rise       ; CLK                     ;
;  MRAM_D[12]    ; CLK                     ; 2.350 ; 2.350 ; Rise       ; CLK                     ;
;  MRAM_D[13]    ; CLK                     ; 1.916 ; 1.916 ; Rise       ; CLK                     ;
;  MRAM_D[14]    ; CLK                     ; 2.037 ; 2.037 ; Rise       ; CLK                     ;
;  MRAM_D[15]    ; CLK                     ; 2.033 ; 2.033 ; Rise       ; CLK                     ;
; MRAM_EN        ; CLK                     ; 2.227 ; 2.227 ; Rise       ; CLK                     ;
; MRAM_LOWER_EN  ; CLK                     ; 2.265 ; 2.265 ; Rise       ; CLK                     ;
; MRAM_OUTPUT_EN ; CLK                     ; 2.146 ; 2.146 ; Rise       ; CLK                     ;
; MRAM_UPPER_EN  ; CLK                     ; 2.265 ; 2.265 ; Rise       ; CLK                     ;
; MRAM_WRITE_EN  ; CLK                     ; 2.013 ; 2.013 ; Rise       ; CLK                     ;
; SPI_CS         ; CLK                     ; 2.892 ; 2.892 ; Rise       ; CLK                     ;
; UART_TX        ; CLK                     ; 2.275 ; 2.275 ; Rise       ; CLK                     ;
; ADC_CLK        ; CLK                     ; 2.664 ; 2.664 ; Fall       ; CLK                     ;
; SPI_CS         ; CORR_BUFFER_UPDATE_CLK0 ; 7.431 ; 7.431 ; Rise       ; CORR_BUFFER_UPDATE_CLK0 ;
+----------------+-------------------------+-------+-------+------------+-------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; ADC_CLK        ; CLK                     ; 2.664 ; 2.664 ; Rise       ; CLK                     ;
; ADC_SPI_CS     ; CLK                     ; 2.018 ; 2.018 ; Rise       ; CLK                     ;
; ADC_SPI_SCLK   ; CLK                     ; 2.260 ; 2.260 ; Rise       ; CLK                     ;
; ADC_SPI_SDIN   ; CLK                     ; 2.276 ; 2.276 ; Rise       ; CLK                     ;
; ADC_SYNC       ; CLK                     ; 1.996 ; 1.996 ; Rise       ; CLK                     ;
; MRAM_A[*]      ; CLK                     ; 1.921 ; 1.921 ; Rise       ; CLK                     ;
;  MRAM_A[0]     ; CLK                     ; 2.459 ; 2.459 ; Rise       ; CLK                     ;
;  MRAM_A[1]     ; CLK                     ; 2.427 ; 2.427 ; Rise       ; CLK                     ;
;  MRAM_A[2]     ; CLK                     ; 2.425 ; 2.425 ; Rise       ; CLK                     ;
;  MRAM_A[3]     ; CLK                     ; 2.453 ; 2.453 ; Rise       ; CLK                     ;
;  MRAM_A[4]     ; CLK                     ; 2.312 ; 2.312 ; Rise       ; CLK                     ;
;  MRAM_A[5]     ; CLK                     ; 1.975 ; 1.975 ; Rise       ; CLK                     ;
;  MRAM_A[6]     ; CLK                     ; 1.971 ; 1.971 ; Rise       ; CLK                     ;
;  MRAM_A[7]     ; CLK                     ; 1.973 ; 1.973 ; Rise       ; CLK                     ;
;  MRAM_A[8]     ; CLK                     ; 1.972 ; 1.972 ; Rise       ; CLK                     ;
;  MRAM_A[9]     ; CLK                     ; 1.970 ; 1.970 ; Rise       ; CLK                     ;
;  MRAM_A[10]    ; CLK                     ; 2.032 ; 2.032 ; Rise       ; CLK                     ;
;  MRAM_A[11]    ; CLK                     ; 2.059 ; 2.059 ; Rise       ; CLK                     ;
;  MRAM_A[12]    ; CLK                     ; 2.045 ; 2.045 ; Rise       ; CLK                     ;
;  MRAM_A[13]    ; CLK                     ; 1.921 ; 1.921 ; Rise       ; CLK                     ;
; MRAM_D[*]      ; CLK                     ; 1.906 ; 1.906 ; Rise       ; CLK                     ;
;  MRAM_D[0]     ; CLK                     ; 2.147 ; 2.147 ; Rise       ; CLK                     ;
;  MRAM_D[1]     ; CLK                     ; 2.154 ; 2.154 ; Rise       ; CLK                     ;
;  MRAM_D[2]     ; CLK                     ; 2.141 ; 2.141 ; Rise       ; CLK                     ;
;  MRAM_D[3]     ; CLK                     ; 2.020 ; 2.020 ; Rise       ; CLK                     ;
;  MRAM_D[4]     ; CLK                     ; 2.022 ; 2.022 ; Rise       ; CLK                     ;
;  MRAM_D[5]     ; CLK                     ; 1.999 ; 1.999 ; Rise       ; CLK                     ;
;  MRAM_D[6]     ; CLK                     ; 1.906 ; 1.906 ; Rise       ; CLK                     ;
;  MRAM_D[7]     ; CLK                     ; 1.906 ; 1.906 ; Rise       ; CLK                     ;
;  MRAM_D[8]     ; CLK                     ; 2.122 ; 2.122 ; Rise       ; CLK                     ;
;  MRAM_D[9]     ; CLK                     ; 2.112 ; 2.112 ; Rise       ; CLK                     ;
;  MRAM_D[10]    ; CLK                     ; 2.217 ; 2.217 ; Rise       ; CLK                     ;
;  MRAM_D[11]    ; CLK                     ; 2.221 ; 2.221 ; Rise       ; CLK                     ;
;  MRAM_D[12]    ; CLK                     ; 2.350 ; 2.350 ; Rise       ; CLK                     ;
;  MRAM_D[13]    ; CLK                     ; 1.916 ; 1.916 ; Rise       ; CLK                     ;
;  MRAM_D[14]    ; CLK                     ; 2.037 ; 2.037 ; Rise       ; CLK                     ;
;  MRAM_D[15]    ; CLK                     ; 2.033 ; 2.033 ; Rise       ; CLK                     ;
; MRAM_EN        ; CLK                     ; 2.227 ; 2.227 ; Rise       ; CLK                     ;
; MRAM_LOWER_EN  ; CLK                     ; 2.265 ; 2.265 ; Rise       ; CLK                     ;
; MRAM_OUTPUT_EN ; CLK                     ; 2.146 ; 2.146 ; Rise       ; CLK                     ;
; MRAM_UPPER_EN  ; CLK                     ; 2.265 ; 2.265 ; Rise       ; CLK                     ;
; MRAM_WRITE_EN  ; CLK                     ; 2.013 ; 2.013 ; Rise       ; CLK                     ;
; SPI_CS         ; CLK                     ; 2.892 ; 2.892 ; Rise       ; CLK                     ;
; UART_TX        ; CLK                     ; 2.275 ; 2.275 ; Rise       ; CLK                     ;
; ADC_CLK        ; CLK                     ; 2.664 ; 2.664 ; Fall       ; CLK                     ;
; SPI_CS         ; CORR_BUFFER_UPDATE_CLK0 ; 5.745 ; 5.745 ; Rise       ; CORR_BUFFER_UPDATE_CLK0 ;
+----------------+-------------------------+-------+-------+------------+-------------------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; ADC_SPI_SDIN ; CLK        ; 2.187 ;      ; Rise       ; CLK             ;
; MRAM_D[*]    ; CLK        ; 1.859 ;      ; Rise       ; CLK             ;
;  MRAM_D[0]   ; CLK        ; 1.890 ;      ; Rise       ; CLK             ;
;  MRAM_D[1]   ; CLK        ; 1.894 ;      ; Rise       ; CLK             ;
;  MRAM_D[2]   ; CLK        ; 1.892 ;      ; Rise       ; CLK             ;
;  MRAM_D[3]   ; CLK        ; 2.020 ;      ; Rise       ; CLK             ;
;  MRAM_D[4]   ; CLK        ; 2.004 ;      ; Rise       ; CLK             ;
;  MRAM_D[5]   ; CLK        ; 1.887 ;      ; Rise       ; CLK             ;
;  MRAM_D[6]   ; CLK        ; 1.859 ;      ; Rise       ; CLK             ;
;  MRAM_D[7]   ; CLK        ; 1.860 ;      ; Rise       ; CLK             ;
;  MRAM_D[8]   ; CLK        ; 2.075 ;      ; Rise       ; CLK             ;
;  MRAM_D[9]   ; CLK        ; 2.068 ;      ; Rise       ; CLK             ;
;  MRAM_D[10]  ; CLK        ; 2.234 ;      ; Rise       ; CLK             ;
;  MRAM_D[11]  ; CLK        ; 1.972 ;      ; Rise       ; CLK             ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; ADC_SPI_SDIN ; CLK        ; 2.187 ;      ; Rise       ; CLK             ;
; MRAM_D[*]    ; CLK        ; 1.859 ;      ; Rise       ; CLK             ;
;  MRAM_D[0]   ; CLK        ; 1.890 ;      ; Rise       ; CLK             ;
;  MRAM_D[1]   ; CLK        ; 1.894 ;      ; Rise       ; CLK             ;
;  MRAM_D[2]   ; CLK        ; 1.892 ;      ; Rise       ; CLK             ;
;  MRAM_D[3]   ; CLK        ; 2.020 ;      ; Rise       ; CLK             ;
;  MRAM_D[4]   ; CLK        ; 2.004 ;      ; Rise       ; CLK             ;
;  MRAM_D[5]   ; CLK        ; 1.887 ;      ; Rise       ; CLK             ;
;  MRAM_D[6]   ; CLK        ; 1.859 ;      ; Rise       ; CLK             ;
;  MRAM_D[7]   ; CLK        ; 1.860 ;      ; Rise       ; CLK             ;
;  MRAM_D[8]   ; CLK        ; 2.075 ;      ; Rise       ; CLK             ;
;  MRAM_D[9]   ; CLK        ; 2.068 ;      ; Rise       ; CLK             ;
;  MRAM_D[10]  ; CLK        ; 2.234 ;      ; Rise       ; CLK             ;
;  MRAM_D[11]  ; CLK        ; 1.972 ;      ; Rise       ; CLK             ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; ADC_SPI_SDIN ; CLK        ; 2.187     ;           ; Rise       ; CLK             ;
; MRAM_D[*]    ; CLK        ; 1.859     ;           ; Rise       ; CLK             ;
;  MRAM_D[0]   ; CLK        ; 1.890     ;           ; Rise       ; CLK             ;
;  MRAM_D[1]   ; CLK        ; 1.894     ;           ; Rise       ; CLK             ;
;  MRAM_D[2]   ; CLK        ; 1.892     ;           ; Rise       ; CLK             ;
;  MRAM_D[3]   ; CLK        ; 2.020     ;           ; Rise       ; CLK             ;
;  MRAM_D[4]   ; CLK        ; 2.004     ;           ; Rise       ; CLK             ;
;  MRAM_D[5]   ; CLK        ; 1.887     ;           ; Rise       ; CLK             ;
;  MRAM_D[6]   ; CLK        ; 1.859     ;           ; Rise       ; CLK             ;
;  MRAM_D[7]   ; CLK        ; 1.860     ;           ; Rise       ; CLK             ;
;  MRAM_D[8]   ; CLK        ; 2.075     ;           ; Rise       ; CLK             ;
;  MRAM_D[9]   ; CLK        ; 2.068     ;           ; Rise       ; CLK             ;
;  MRAM_D[10]  ; CLK        ; 2.234     ;           ; Rise       ; CLK             ;
;  MRAM_D[11]  ; CLK        ; 1.972     ;           ; Rise       ; CLK             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; ADC_SPI_SDIN ; CLK        ; 2.187     ;           ; Rise       ; CLK             ;
; MRAM_D[*]    ; CLK        ; 1.859     ;           ; Rise       ; CLK             ;
;  MRAM_D[0]   ; CLK        ; 1.890     ;           ; Rise       ; CLK             ;
;  MRAM_D[1]   ; CLK        ; 1.894     ;           ; Rise       ; CLK             ;
;  MRAM_D[2]   ; CLK        ; 1.892     ;           ; Rise       ; CLK             ;
;  MRAM_D[3]   ; CLK        ; 2.020     ;           ; Rise       ; CLK             ;
;  MRAM_D[4]   ; CLK        ; 2.004     ;           ; Rise       ; CLK             ;
;  MRAM_D[5]   ; CLK        ; 1.887     ;           ; Rise       ; CLK             ;
;  MRAM_D[6]   ; CLK        ; 1.859     ;           ; Rise       ; CLK             ;
;  MRAM_D[7]   ; CLK        ; 1.860     ;           ; Rise       ; CLK             ;
;  MRAM_D[8]   ; CLK        ; 2.075     ;           ; Rise       ; CLK             ;
;  MRAM_D[9]   ; CLK        ; 2.068     ;           ; Rise       ; CLK             ;
;  MRAM_D[10]  ; CLK        ; 2.234     ;           ; Rise       ; CLK             ;
;  MRAM_D[11]  ; CLK        ; 1.972     ;           ; Rise       ; CLK             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                    ;
+--------------------------+--------+---------+----------+---------+---------------------+
; Clock                    ; Setup  ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------+--------+---------+----------+---------+---------------------+
; Worst-case Slack         ; -0.840 ; -1.855  ; N/A      ; N/A     ; 2.091               ;
;  ADC_CLK                 ; N/A    ; N/A     ; N/A      ; N/A     ; 16.000              ;
;  ADC_DCLKA               ; N/A    ; N/A     ; N/A      ; N/A     ; 17.223              ;
;  CLK                     ; -0.840 ; -1.855  ; N/A      ; N/A     ; 6.933               ;
;  CORR_BUFFER_UPDATE_CLK0 ; 0.887  ; 0.235   ; N/A      ; N/A     ; 2.091               ;
;  PLL_CLK0                ; N/A    ; N/A     ; N/A      ; N/A     ; 2.091               ;
;  PLL_CLK2                ; N/A    ; N/A     ; N/A      ; N/A     ; 3.333               ;
; Design-wide TNS          ; -4.774 ; -19.437 ; 0.0      ; 0.0     ; 0.0                 ;
;  ADC_CLK                 ; N/A    ; N/A     ; N/A      ; N/A     ; 0.000               ;
;  ADC_DCLKA               ; N/A    ; N/A     ; N/A      ; N/A     ; 0.000               ;
;  CLK                     ; -4.774 ; -19.437 ; N/A      ; N/A     ; 0.000               ;
;  CORR_BUFFER_UPDATE_CLK0 ; 0.000  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  PLL_CLK0                ; N/A    ; N/A     ; N/A      ; N/A     ; 0.000               ;
;  PLL_CLK2                ; N/A    ; N/A     ; N/A      ; N/A     ; 0.000               ;
+--------------------------+--------+---------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ADC_BIT_A[*]  ; CLK        ; 7.931 ; 7.931 ; Rise       ; CLK             ;
;  ADC_BIT_A[2] ; CLK        ; 7.729 ; 7.729 ; Rise       ; CLK             ;
;  ADC_BIT_A[3] ; CLK        ; 7.700 ; 7.700 ; Rise       ; CLK             ;
;  ADC_BIT_A[4] ; CLK        ; 7.931 ; 7.931 ; Rise       ; CLK             ;
;  ADC_BIT_A[5] ; CLK        ; 7.905 ; 7.905 ; Rise       ; CLK             ;
;  ADC_BIT_A[6] ; CLK        ; 7.370 ; 7.370 ; Rise       ; CLK             ;
;  ADC_BIT_A[7] ; CLK        ; 7.408 ; 7.408 ; Rise       ; CLK             ;
;  ADC_BIT_A[8] ; CLK        ; 7.314 ; 7.314 ; Rise       ; CLK             ;
;  ADC_BIT_A[9] ; CLK        ; 7.302 ; 7.302 ; Rise       ; CLK             ;
; ADC_DCLKA     ; CLK        ; 4.506 ; 4.506 ; Rise       ; CLK             ;
; MRAM_D[*]     ; CLK        ; 8.286 ; 8.286 ; Rise       ; CLK             ;
;  MRAM_D[0]    ; CLK        ; 7.575 ; 7.575 ; Rise       ; CLK             ;
;  MRAM_D[1]    ; CLK        ; 7.587 ; 7.587 ; Rise       ; CLK             ;
;  MRAM_D[2]    ; CLK        ; 7.654 ; 7.654 ; Rise       ; CLK             ;
;  MRAM_D[3]    ; CLK        ; 7.254 ; 7.254 ; Rise       ; CLK             ;
;  MRAM_D[4]    ; CLK        ; 7.267 ; 7.267 ; Rise       ; CLK             ;
;  MRAM_D[5]    ; CLK        ; 6.842 ; 6.842 ; Rise       ; CLK             ;
;  MRAM_D[6]    ; CLK        ; 7.265 ; 7.265 ; Rise       ; CLK             ;
;  MRAM_D[7]    ; CLK        ; 7.244 ; 7.244 ; Rise       ; CLK             ;
;  MRAM_D[8]    ; CLK        ; 8.102 ; 8.102 ; Rise       ; CLK             ;
;  MRAM_D[9]    ; CLK        ; 8.113 ; 8.113 ; Rise       ; CLK             ;
;  MRAM_D[10]   ; CLK        ; 7.924 ; 7.924 ; Rise       ; CLK             ;
;  MRAM_D[11]   ; CLK        ; 7.574 ; 7.574 ; Rise       ; CLK             ;
;  MRAM_D[12]   ; CLK        ; 8.286 ; 8.286 ; Rise       ; CLK             ;
;  MRAM_D[13]   ; CLK        ; 7.548 ; 7.548 ; Rise       ; CLK             ;
;  MRAM_D[14]   ; CLK        ; 7.818 ; 7.818 ; Rise       ; CLK             ;
;  MRAM_D[15]   ; CLK        ; 7.561 ; 7.561 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; ADC_BIT_A[*]  ; CLK        ; -3.575 ; -3.575 ; Rise       ; CLK             ;
;  ADC_BIT_A[2] ; CLK        ; -3.696 ; -3.696 ; Rise       ; CLK             ;
;  ADC_BIT_A[3] ; CLK        ; -3.677 ; -3.677 ; Rise       ; CLK             ;
;  ADC_BIT_A[4] ; CLK        ; -3.841 ; -3.841 ; Rise       ; CLK             ;
;  ADC_BIT_A[5] ; CLK        ; -3.824 ; -3.824 ; Rise       ; CLK             ;
;  ADC_BIT_A[6] ; CLK        ; -3.626 ; -3.626 ; Rise       ; CLK             ;
;  ADC_BIT_A[7] ; CLK        ; -3.641 ; -3.641 ; Rise       ; CLK             ;
;  ADC_BIT_A[8] ; CLK        ; -3.575 ; -3.575 ; Rise       ; CLK             ;
;  ADC_BIT_A[9] ; CLK        ; -3.604 ; -3.604 ; Rise       ; CLK             ;
; ADC_DCLKA     ; CLK        ; -1.548 ; -1.548 ; Rise       ; CLK             ;
; MRAM_D[*]     ; CLK        ; -3.382 ; -3.382 ; Rise       ; CLK             ;
;  MRAM_D[0]    ; CLK        ; -3.610 ; -3.610 ; Rise       ; CLK             ;
;  MRAM_D[1]    ; CLK        ; -3.617 ; -3.617 ; Rise       ; CLK             ;
;  MRAM_D[2]    ; CLK        ; -3.654 ; -3.654 ; Rise       ; CLK             ;
;  MRAM_D[3]    ; CLK        ; -3.517 ; -3.517 ; Rise       ; CLK             ;
;  MRAM_D[4]    ; CLK        ; -3.527 ; -3.527 ; Rise       ; CLK             ;
;  MRAM_D[5]    ; CLK        ; -3.382 ; -3.382 ; Rise       ; CLK             ;
;  MRAM_D[6]    ; CLK        ; -3.528 ; -3.528 ; Rise       ; CLK             ;
;  MRAM_D[7]    ; CLK        ; -3.517 ; -3.517 ; Rise       ; CLK             ;
;  MRAM_D[8]    ; CLK        ; -3.875 ; -3.875 ; Rise       ; CLK             ;
;  MRAM_D[9]    ; CLK        ; -3.875 ; -3.875 ; Rise       ; CLK             ;
;  MRAM_D[10]   ; CLK        ; -3.829 ; -3.829 ; Rise       ; CLK             ;
;  MRAM_D[11]   ; CLK        ; -3.722 ; -3.722 ; Rise       ; CLK             ;
;  MRAM_D[12]   ; CLK        ; -3.936 ; -3.936 ; Rise       ; CLK             ;
;  MRAM_D[13]   ; CLK        ; -3.698 ; -3.698 ; Rise       ; CLK             ;
;  MRAM_D[14]   ; CLK        ; -3.793 ; -3.793 ; Rise       ; CLK             ;
;  MRAM_D[15]   ; CLK        ; -3.705 ; -3.705 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; ADC_CLK        ; CLK                     ; 6.039  ; 6.039  ; Rise       ; CLK                     ;
; ADC_SPI_CS     ; CLK                     ; 5.244  ; 5.244  ; Rise       ; CLK                     ;
; ADC_SPI_SCLK   ; CLK                     ; 5.841  ; 5.841  ; Rise       ; CLK                     ;
; ADC_SPI_SDIN   ; CLK                     ; 6.037  ; 6.037  ; Rise       ; CLK                     ;
; ADC_SYNC       ; CLK                     ; 4.954  ; 4.954  ; Rise       ; CLK                     ;
; MRAM_A[*]      ; CLK                     ; 6.444  ; 6.444  ; Rise       ; CLK                     ;
;  MRAM_A[0]     ; CLK                     ; 6.444  ; 6.444  ; Rise       ; CLK                     ;
;  MRAM_A[1]     ; CLK                     ; 6.389  ; 6.389  ; Rise       ; CLK                     ;
;  MRAM_A[2]     ; CLK                     ; 6.380  ; 6.380  ; Rise       ; CLK                     ;
;  MRAM_A[3]     ; CLK                     ; 6.429  ; 6.429  ; Rise       ; CLK                     ;
;  MRAM_A[4]     ; CLK                     ; 6.018  ; 6.018  ; Rise       ; CLK                     ;
;  MRAM_A[5]     ; CLK                     ; 4.913  ; 4.913  ; Rise       ; CLK                     ;
;  MRAM_A[6]     ; CLK                     ; 4.906  ; 4.906  ; Rise       ; CLK                     ;
;  MRAM_A[7]     ; CLK                     ; 4.909  ; 4.909  ; Rise       ; CLK                     ;
;  MRAM_A[8]     ; CLK                     ; 4.910  ; 4.910  ; Rise       ; CLK                     ;
;  MRAM_A[9]     ; CLK                     ; 4.903  ; 4.903  ; Rise       ; CLK                     ;
;  MRAM_A[10]    ; CLK                     ; 5.261  ; 5.261  ; Rise       ; CLK                     ;
;  MRAM_A[11]    ; CLK                     ; 5.318  ; 5.318  ; Rise       ; CLK                     ;
;  MRAM_A[12]    ; CLK                     ; 5.286  ; 5.286  ; Rise       ; CLK                     ;
;  MRAM_A[13]    ; CLK                     ; 4.878  ; 4.878  ; Rise       ; CLK                     ;
; MRAM_D[*]      ; CLK                     ; 5.988  ; 5.988  ; Rise       ; CLK                     ;
;  MRAM_D[0]     ; CLK                     ; 5.387  ; 5.387  ; Rise       ; CLK                     ;
;  MRAM_D[1]     ; CLK                     ; 5.394  ; 5.394  ; Rise       ; CLK                     ;
;  MRAM_D[2]     ; CLK                     ; 5.369  ; 5.369  ; Rise       ; CLK                     ;
;  MRAM_D[3]     ; CLK                     ; 4.998  ; 4.998  ; Rise       ; CLK                     ;
;  MRAM_D[4]     ; CLK                     ; 5.002  ; 5.002  ; Rise       ; CLK                     ;
;  MRAM_D[5]     ; CLK                     ; 4.968  ; 4.968  ; Rise       ; CLK                     ;
;  MRAM_D[6]     ; CLK                     ; 4.624  ; 4.624  ; Rise       ; CLK                     ;
;  MRAM_D[7]     ; CLK                     ; 4.623  ; 4.623  ; Rise       ; CLK                     ;
;  MRAM_D[8]     ; CLK                     ; 5.325  ; 5.325  ; Rise       ; CLK                     ;
;  MRAM_D[9]     ; CLK                     ; 5.320  ; 5.320  ; Rise       ; CLK                     ;
;  MRAM_D[10]    ; CLK                     ; 5.591  ; 5.591  ; Rise       ; CLK                     ;
;  MRAM_D[11]    ; CLK                     ; 5.640  ; 5.640  ; Rise       ; CLK                     ;
;  MRAM_D[12]    ; CLK                     ; 5.988  ; 5.988  ; Rise       ; CLK                     ;
;  MRAM_D[13]    ; CLK                     ; 4.890  ; 4.890  ; Rise       ; CLK                     ;
;  MRAM_D[14]    ; CLK                     ; 5.282  ; 5.282  ; Rise       ; CLK                     ;
;  MRAM_D[15]    ; CLK                     ; 5.290  ; 5.290  ; Rise       ; CLK                     ;
; MRAM_EN        ; CLK                     ; 5.708  ; 5.708  ; Rise       ; CLK                     ;
; MRAM_LOWER_EN  ; CLK                     ; 5.802  ; 5.802  ; Rise       ; CLK                     ;
; MRAM_OUTPUT_EN ; CLK                     ; 5.625  ; 5.625  ; Rise       ; CLK                     ;
; MRAM_UPPER_EN  ; CLK                     ; 5.802  ; 5.802  ; Rise       ; CLK                     ;
; MRAM_WRITE_EN  ; CLK                     ; 4.979  ; 4.979  ; Rise       ; CLK                     ;
; SPI_CS         ; CLK                     ; 7.677  ; 7.677  ; Rise       ; CLK                     ;
; UART_TX        ; CLK                     ; 6.003  ; 6.003  ; Rise       ; CLK                     ;
; ADC_CLK        ; CLK                     ; 6.039  ; 6.039  ; Fall       ; CLK                     ;
; SPI_CS         ; CORR_BUFFER_UPDATE_CLK0 ; 21.153 ; 21.153 ; Rise       ; CORR_BUFFER_UPDATE_CLK0 ;
+----------------+-------------------------+--------+--------+------------+-------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; ADC_CLK        ; CLK                     ; 2.664 ; 2.664 ; Rise       ; CLK                     ;
; ADC_SPI_CS     ; CLK                     ; 2.018 ; 2.018 ; Rise       ; CLK                     ;
; ADC_SPI_SCLK   ; CLK                     ; 2.260 ; 2.260 ; Rise       ; CLK                     ;
; ADC_SPI_SDIN   ; CLK                     ; 2.276 ; 2.276 ; Rise       ; CLK                     ;
; ADC_SYNC       ; CLK                     ; 1.996 ; 1.996 ; Rise       ; CLK                     ;
; MRAM_A[*]      ; CLK                     ; 1.921 ; 1.921 ; Rise       ; CLK                     ;
;  MRAM_A[0]     ; CLK                     ; 2.459 ; 2.459 ; Rise       ; CLK                     ;
;  MRAM_A[1]     ; CLK                     ; 2.427 ; 2.427 ; Rise       ; CLK                     ;
;  MRAM_A[2]     ; CLK                     ; 2.425 ; 2.425 ; Rise       ; CLK                     ;
;  MRAM_A[3]     ; CLK                     ; 2.453 ; 2.453 ; Rise       ; CLK                     ;
;  MRAM_A[4]     ; CLK                     ; 2.312 ; 2.312 ; Rise       ; CLK                     ;
;  MRAM_A[5]     ; CLK                     ; 1.975 ; 1.975 ; Rise       ; CLK                     ;
;  MRAM_A[6]     ; CLK                     ; 1.971 ; 1.971 ; Rise       ; CLK                     ;
;  MRAM_A[7]     ; CLK                     ; 1.973 ; 1.973 ; Rise       ; CLK                     ;
;  MRAM_A[8]     ; CLK                     ; 1.972 ; 1.972 ; Rise       ; CLK                     ;
;  MRAM_A[9]     ; CLK                     ; 1.970 ; 1.970 ; Rise       ; CLK                     ;
;  MRAM_A[10]    ; CLK                     ; 2.032 ; 2.032 ; Rise       ; CLK                     ;
;  MRAM_A[11]    ; CLK                     ; 2.059 ; 2.059 ; Rise       ; CLK                     ;
;  MRAM_A[12]    ; CLK                     ; 2.045 ; 2.045 ; Rise       ; CLK                     ;
;  MRAM_A[13]    ; CLK                     ; 1.921 ; 1.921 ; Rise       ; CLK                     ;
; MRAM_D[*]      ; CLK                     ; 1.906 ; 1.906 ; Rise       ; CLK                     ;
;  MRAM_D[0]     ; CLK                     ; 2.147 ; 2.147 ; Rise       ; CLK                     ;
;  MRAM_D[1]     ; CLK                     ; 2.154 ; 2.154 ; Rise       ; CLK                     ;
;  MRAM_D[2]     ; CLK                     ; 2.141 ; 2.141 ; Rise       ; CLK                     ;
;  MRAM_D[3]     ; CLK                     ; 2.020 ; 2.020 ; Rise       ; CLK                     ;
;  MRAM_D[4]     ; CLK                     ; 2.022 ; 2.022 ; Rise       ; CLK                     ;
;  MRAM_D[5]     ; CLK                     ; 1.999 ; 1.999 ; Rise       ; CLK                     ;
;  MRAM_D[6]     ; CLK                     ; 1.906 ; 1.906 ; Rise       ; CLK                     ;
;  MRAM_D[7]     ; CLK                     ; 1.906 ; 1.906 ; Rise       ; CLK                     ;
;  MRAM_D[8]     ; CLK                     ; 2.122 ; 2.122 ; Rise       ; CLK                     ;
;  MRAM_D[9]     ; CLK                     ; 2.112 ; 2.112 ; Rise       ; CLK                     ;
;  MRAM_D[10]    ; CLK                     ; 2.217 ; 2.217 ; Rise       ; CLK                     ;
;  MRAM_D[11]    ; CLK                     ; 2.221 ; 2.221 ; Rise       ; CLK                     ;
;  MRAM_D[12]    ; CLK                     ; 2.350 ; 2.350 ; Rise       ; CLK                     ;
;  MRAM_D[13]    ; CLK                     ; 1.916 ; 1.916 ; Rise       ; CLK                     ;
;  MRAM_D[14]    ; CLK                     ; 2.037 ; 2.037 ; Rise       ; CLK                     ;
;  MRAM_D[15]    ; CLK                     ; 2.033 ; 2.033 ; Rise       ; CLK                     ;
; MRAM_EN        ; CLK                     ; 2.227 ; 2.227 ; Rise       ; CLK                     ;
; MRAM_LOWER_EN  ; CLK                     ; 2.265 ; 2.265 ; Rise       ; CLK                     ;
; MRAM_OUTPUT_EN ; CLK                     ; 2.146 ; 2.146 ; Rise       ; CLK                     ;
; MRAM_UPPER_EN  ; CLK                     ; 2.265 ; 2.265 ; Rise       ; CLK                     ;
; MRAM_WRITE_EN  ; CLK                     ; 2.013 ; 2.013 ; Rise       ; CLK                     ;
; SPI_CS         ; CLK                     ; 2.892 ; 2.892 ; Rise       ; CLK                     ;
; UART_TX        ; CLK                     ; 2.275 ; 2.275 ; Rise       ; CLK                     ;
; ADC_CLK        ; CLK                     ; 2.664 ; 2.664 ; Fall       ; CLK                     ;
; SPI_CS         ; CORR_BUFFER_UPDATE_CLK0 ; 5.745 ; 5.745 ; Rise       ; CORR_BUFFER_UPDATE_CLK0 ;
+----------------+-------------------------+-------+-------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------+
; Setup Transfers                                                                               ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; ADC_DCLKA               ; CLK                     ; 27       ; 27       ; 0        ; 0        ;
; CLK                     ; CLK                     ; 4846     ; 0        ; 0        ; 0        ;
; CORR_BUFFER_UPDATE_CLK0 ; CLK                     ; 16436    ; 0        ; 0        ; 0        ;
; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 8        ; 0        ; 0        ; 0        ;
; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 893      ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; ADC_DCLKA               ; CLK                     ; 27       ; 27       ; 0        ; 0        ;
; CLK                     ; CLK                     ; 4846     ; 0        ; 0        ; 0        ;
; CORR_BUFFER_UPDATE_CLK0 ; CLK                     ; 16436    ; 0        ; 0        ; 0        ;
; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 8        ; 0        ; 0        ; 0        ;
; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 893      ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 25    ; 25   ;
; Unconstrained Input Port Paths  ; 25    ; 25   ;
; Unconstrained Output Ports      ; 42    ; 42   ;
; Unconstrained Output Port Paths ; 134   ; 134  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Apr 28 14:16:45 2023
Info: Command: quartus_sta Uni_Projektas -c Uni_Projektas
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'Uni_Projektas.sdc'
Warning (332174): Ignored filter at Uni_Projektas.sdc(9): this_read_adc_manager|MRAM_WRITE_DATA|sclr could not be matched with a pin
Warning (332049): Ignored create_clock at Uni_Projektas.sdc(9): Argument <targets> is an empty collection
    Info (332050): create_clock -name MRAM_WRITE_DATA_CLK1 -period 100.000 [get_pins {this_read_adc_manager|MRAM_WRITE_DATA|sclr}]
Warning (332174): Ignored filter at Uni_Projektas.sdc(10): this_read_adc_manager|MRAM_WRITE_DATA|clk could not be matched with a pin
Warning (332049): Ignored create_clock at Uni_Projektas.sdc(10): Argument <targets> is an empty collection
    Info (332050): create_clock -name MRAM_WRITE_DATA_CLK2 -period 100.000 [get_pins {this_read_adc_manager|MRAM_WRITE_DATA|clk}]
Warning (332174): Ignored filter at Uni_Projektas.sdc(11): this_read_adc_manager|MRAM_WRITE_DATA|datain could not be matched with a pin
Warning (332049): Ignored create_clock at Uni_Projektas.sdc(11): Argument <targets> is an empty collection
    Info (332050): create_clock -name MRAM_WRITE_DATA_CLK3 -period 100.000 [get_pins {this_read_adc_manager|MRAM_WRITE_DATA|datain}]
Warning (332174): Ignored filter at Uni_Projektas.sdc(12): this_read_adc_manager|MRAM_WRITE_DATA|regout could not be matched with a pin
Warning (332049): Ignored create_clock at Uni_Projektas.sdc(12): Argument <targets> is an empty collection
    Info (332050): create_clock -name MRAM_WRITE_DATA_CLK4 -period 100.000 [get_pins {this_read_adc_manager|MRAM_WRITE_DATA|regout}]
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: pl|altpll_component|pll|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.840
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.840        -4.774 CLK 
    Info (332119):     0.887         0.000 CORR_BUFFER_UPDATE_CLK0 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 CLK 
    Info (332119):     0.732         0.000 CORR_BUFFER_UPDATE_CLK0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 2.091
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.091         0.000 CORR_BUFFER_UPDATE_CLK0 
    Info (332119):     2.091         0.000 PLL_CLK0 
    Info (332119):     3.333         0.000 PLL_CLK2 
    Info (332119):     6.933         0.000 CLK 
    Info (332119):    16.000         0.000 ADC_CLK 
    Info (332119):    17.223         0.000 ADC_DCLKA 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: pl|altpll_component|pll|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332146): Worst-case setup slack is 1.832
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.832         0.000 CORR_BUFFER_UPDATE_CLK0 
    Info (332119):     7.173         0.000 CLK 
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case hold slack is -1.855
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.855       -19.437 CLK 
    Info (332119):     0.235         0.000 CORR_BUFFER_UPDATE_CLK0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 2.333
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.333         0.000 CORR_BUFFER_UPDATE_CLK0 
    Info (332119):     2.333         0.000 PLL_CLK0 
    Info (332119):     3.333         0.000 PLL_CLK2 
    Info (332119):     7.873         0.000 CLK 
    Info (332119):    17.223         0.000 ADC_CLK 
    Info (332119):    17.778         0.000 ADC_DCLKA 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 15 warnings
    Info: Peak virtual memory: 4548 megabytes
    Info: Processing ended: Fri Apr 28 14:16:46 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


