# Lab 2a: Projeto Hier√°rquico e Pr√°ticas em Verilog

<p align="center">
Prof. Jo√£o Carlos Bittencourt
</p>
<p align="center">
Monitor: √âverton Gomes dos Santos</p>
<p align="center">
Centro de Ci√™ncias Exatas e Tecnol√≥gicas
</p>
<p align="center">
Universidade Federal do Rec√¥ncavo da Bahia, Cruz das Almas
</p>

## Introdu√ß√£o

Este roteiro de laborat√≥rio consiste de v√°rias etapas, cada uma constru√≠da a partir da anterior. Instru√ß√µes detalhadas s√£o fornecidas ao longo do texto, incluindo capturas de tela de v√°rias etapas. C√≥digos SystemVerilog foram fornecidos para, praticamente, todos os circuitos, mas algumas partes foram apagadas; nesses casos, sua tarefa ser√° completar e testar seu c√≥digo cuidadosamente. Instru√ß√µes sobre o acompanhamento s√£o apresentadas ao final.

Voc√™ vai aprender a:

- Navegar no ambiente de desenvolvimento do Intel Quartus Prime;
- Projetar um sistema hier√°rquico, com m√≥dulos de v√°rios tipos;
- Trabalhar com barramentos (valores multi-bit);
- Entender sobre testes (_testbench_) em SystemVerilog, incluindo exibi√ß√£o no console;
- Simular circuitos em SystemVerilog utilizando o ModelSim Intel FPGA Edition;

Para isso, voc√™ vai projetar e testar uma unidade de soma/subtra√ß√£o de 8-bits. N√≥s iremos nos concentrar na constru√ß√£o do circuito utilizando a abordagem _bottom-up_, dada a sua pr√°tica com projetos baseados em hierarquia.

Vamos iniciar com o projeto de um somador completo, semelhante ao que foi projetado no [Lab 1](https://github.com/GCET231/fpga_labs_21_2/lab1/spec/spec.md), mas com algumas modifica√ß√µes. Em seguida, iremos interligar quatro somadores completos para formar um somador _ripple-carry_ de 4-bits. Na etapa seguinte, vamos combinar dois somadores de 4-bits para produzir um somador de 8-bits. Finalmente, vamos introduzir uma nega√ß√£o condicional na segunda opera√ß√£o, para permitir que a unidade realize uma soma ou subtra√ß√£o, dependendo do sinal Booleano de controle na entrada.

> üëâ Siga criteriosamente as etapas descritas a seguir.

## Crie um Novo Projeto

Inicie copiando o arquivo `fulladder.sv` do Lab 1 dentro do diret√≥rio `src` do Lab 2.

Execute o Quartus Prime, e clique em **New Project Wizard** para criar um novo projeto chamado `lab2` dentro do diret√≥rio `fpga`. Na janela **Add Files** localize o arquivo `fulladder.sv`, como apresentado na figura abaixo.

Em seguida, selecione o nosso dispositivo alvo (`EP4CE115F29C7`).

> üõë Calma, jovem padawan! N√£o √© hoje que voc√™ vai poder testar seu circuito na placa, mas vamos acostumar a selecionar o chip correto.

Para nossa refer√™ncia, abaixo apresentamos novamente o circuito l√≥gico agora com as equa√ß√µes para um Somador Completo (extra√≠dos de GCET701).

![Full Adder](img/fa.png)

Neste roteiro, n√≥s iremos projetar um somador completo **estrutural** usando portas l√≥gicas simples, seguindo exatamente a topologia apresentada no diagrama do circuito acima.

A equa√ß√£o l√≥gica do circuito √© apresentada a seguir:

<!-- $$
C_{out} = C_{in}(A\oplus B) + AB
$$ -->

<div align="center"><img style="background: white;" src="../../svg/uedw9yPjZO.svg"></div>

<!-- $$
Sum = C_{in}\oplus (A\oplus B)
$$ -->

<div align="center"><img style="background: white;" src="../../svg/sVSMOVPQns.svg"></div>

Edite o m√≥dulo do `fulladder` para fazer com que ele seja completamente estrutural, de acordo com o trecho de c√≥digo a seguir, com alguns detalhes apagados.

```verilog
module fulladder (
	input wire A,
	input wire B,
	input wire Cin,
	output wire Sum,
	output wire Cout
);

	wire t1, t2, t3;
	xor x1(t1, A, B);
	xor x2(Sum, Cin, );
	and a1(t2,      );
	and a2(         );
	or  o1(         );

endmodule
```

Sua tarefa √© completar o c√≥digo corretamente, garantindo que ele coincida exatamente com o circuito do somador completo.

Compile o circuito acima e analise a estrutura do somador completo em **Tools** `>` **Netlist Viewers** `>` **RTL Viewer**. Voc√™ deve obter uma representa√ß√£o semelhante ao esquem√°tico abaixo.

![Esquem√°tico do FullAdder ap√≥s s√≠ntese.](img/fulladder_netlist.png)

Vamos agora reutilizar o _testbench_ do Lab 1 para verificar essa nova implementa√ß√£o.

Localize o arquivo `fulladder_test.sv` dentro do diret√≥rio `sim` e crie um novo **Compile Tesbench** em **Assignments** `>` **Settings** `>` **Simulation**.

Agora execute o simulador e observe as formas de onda das sa√≠das. Elas devem ser id√™nticas √†quelas obtidas no Lab 1.

## Projetando um somador ripple-carry de 4-bits

Agora vamos projetar um somador _ripple-carry_ de 4 bits ligando quatro inst√¢ncias de somador completo (FA). O diagrama de um somador de 4-bits √© apresentado aqui como refer√™ncia.

![Ripple-carry Adder](img/ripplecarry-4bit.png)

O c√≥digo Verilog correspondente √© apresentado a seguir, mas algumas partes foram ocultadas.

```verilog
module adder4bit (
	input wire [3:0] A,
	input wire [3:0] B,
	input wire Cin,
	output wire [3:0] Sum,
	output wire Cout
);

	wire C1, C2, C3;
	fulladder a0(A[0], B[0], Cin, Sum[0], C1);
	fulladder a1(A[1], B[1],  , Sum[1],   );
	fulladder a2(A[2], B[2],  , Sum[2],   );
	fulladder a3(A[3], B[3],  , Sum[3],    );

endmodule
```

Preencha os campos vazios corretamente (voc√™ n√£o precisa adicionar mais nenhuma linha de c√≥digo; apenas preencha os detalhes que faltam).

Antes de usar este c√≥digo, voc√™ ter√° que criar um novo arquivo. Clique em **File** `>` **New** `>` **SystemVerilog HDL File** e em seguida clique em **OK**. Salve-o com o nome `adder4bit.sv`, dentro do diret√≥rio `src`.

Certifique-se de fazer com que `adder4bit` seja selecionado como m√≥dulo _top level_. Para isso, clique com o bot√£o direito sobre o arquivo e selecione **Set as Top Level Entity**.

Agora analise o circuito implementado clicando em **Processing** `>` **Start** `>` **Start Analisys and Elaboration** e em seguida clique em **Tools** `>` **Netlist Viewers** `>` **RTL Viewer**.

Observe que a topologia do circuito √© equivalente ao diagrama de blocos de refer√™ncia. Note ainda como os 4 bits de entrada `A[3:0]` e `B[3:0]` s√£o desenhados, e os locais onde cada bit √© separado (pequenos s√≠mbolos na forma de tri√¢ngulo indicam que um √∫nico bit est√° sendo selecionado de um sinal multi-bit).

![Netlist do Somador de 4 bits](img/4bitadder_netlist.png)

Agora verifique como os bits da sa√≠da s√£o combinados em uma sa√≠da multi-bit `Sum[3:0]` (com tri√¢ngulos invertidos indicando como os bits s√£o combinados em um sinal maior).

Localize o arquivo de _testbench_ `adder4bit_tb.sv` dentro da pasta `sim` nos arquivos de laborat√≥rio. Adicione um novo **Compile Testbench** para ele. Leia cuidadosamente cada linha deste _testbench_, e certifique-se de ter entendido tudo! Procure por refer√™ncias _online_ e nos links dispon√≠veis no site do curso.

Compile o projeto e execute a simula√ß√£o clicando em **Tools** `>` **Run Simulation Tool** `>` **RTL Simulation**. Selecione a ferramenta **Zoom Full** para visualizar toda a forma de onda.

Se voc√™ estiver visualizando 0's e 1's, no lugar de valores hexadecimais, selecione o sinal na janela **Wave** (use a tecla `shift` do teclado para selecionar todos os sinais), clique com o bot√£o direito, escolha **Radix** e selecione **Hexadecimal**.

O resultado deve se parecer com as sa√≠das apresentadas na figura √† seguir.

![Resultado da Simula√ß√£o do Somador de 4 bits](img/4bitadder_sim.png)

## Projetando um somador ripple-carry de 8-bits

Agora n√≥s vamos projetar um somador de 8-bits usando dois somadores de 4-bits. O procedimento √© muito semelhante: crie um novo arquivo e salve-o dentro do diret√≥rio `src` e chame-o de `adder8bit`.

Use c√≥digo a seguir, e preencha as lacunas necess√°rias.

```verilog
module adder8bit (
	input wire [7:0] A,
	input wire [7:0] B,
	input wire Cin,
	output wire [7:0] Sum,
	output wire Cout
);

	wire C3;
	adder4bit A0(A[3:0], B[3:0], Cin, Sum[3:0], C3);
	adder4bit A1(                                    );

endmodule
```

Produza o diagrama esquem√°tico para o c√≥digo acima e analise-o usando o **RTL Viewer**. O resultado deve ser semelhante ao da figura abaixo.

![Resultado da s√≠ntese do somador de 8 bits](img/8bitadder_netlist.png)

Perceba que cada m√≥dulo possui um sinal `+`, indicando que o mesmo pode ser expandido afim de exibir seus elementos internos (semelhante a um _zoom in_ e _zoom out_).

> üéØ Gaste alguns minutos navegando e analisando a hierarquia deste esquem√°tico.

### Simula√ß√£o Verilog

Modifique o teste usado no somador de 4 bits de modo a faz√™-lo funcionar com operandos de 8 bits. Voc√™ precisar√° apenas fazer pequenas altera√ß√µes.

Certifique-se de atribuir o novo _testbench_ a um **Compile testbench** e lembre-se de tornar o m√≥dulo `adder8bit` o top level. **Fa√ßa o teste antes de seguir em frente!**

## Projetando um Somador-Subtrator de 8-bits

Agora voc√™ ir√° projetar um circuito capaz de realizar tanto somas quanto subtra√ß√µes de 8-bits. Isso √©, dadas as duas entradas `A` e `B`, o circuito ir√° produzir a soma `A + B` ou a diferen√ßa `A - B`, de acordo com o valor presente na entrada Booleana `Subtract`.

O esquema do circuito √© apresentado logo abaixo.

![Ripple-carry de 8-bits](img/addsub8bit.png)

Voc√™ deve criar um novo arquivo com o nome `add_sub_8bit.sv` e salv√°-lo no diret√≥rio `src`. Utilize o c√≥digo abaixo e preencha as partes que faltam.

```verilog
module add_sub_8bit (
	input wire [7:0] A,
	input wire [7:0] B,
	input wire Subtract,
	output wire [7:0] Result
);

	wire [7:0] ToBornottoB;
	wire Cout;

	assign ToBornottoB[7:0] = {8{Subtract}} ^ B[7:0];
	adder8bit add8(A[7:0], ToBornottoB[7:0],              );

endmodule
```

No c√≥digo acima, o comando de repeti√ß√£o (`{8{Subtract}}`) foi utilizado. Esse trecho de c√≥digo simplesmente faz com que o valor de `Subtract` se repita, de modo a produzir um valor de 8-bits igual a `00000000` se `Subtract` for igual a `0`, e `11111111` caso contr√°rio.

O operador `^` √© uma opera√ß√£o _bitwise_ XOR, logo, cada bit de `B` ser√° operado (XOR) com `Subtract`, assim como no diagrama esquem√°tico acima.

Note que, enquanto o somador de 8-bits possui um _carry_ de sa√≠da, o m√≥dulo `add_sub_8bit` n√£o envia ele para fora! Al√©m disso, observe com cuidado onde o _carry_ de entrada do somador est√° conectado.

Salve seu arquivo, compile o projeto e, em seguida, analise a hierarquia na janela **Project Navigator**; ela deve ser exatamente como esta quando voc√™ expandir todos os n√≥s.

![Hierarquia do somador de 8-bits](img/add_sub_hierarchy.png)

Agora produza o diagrama esquem√°tico do m√≥dulo `add_sub_8bit` utilizando o **RTL Viewer**.

![Resultado da s√≠ntese para o somador-subtrator.](img/add_sub_sch.png)

No diagrama, as oito portas XOR representam uma opera√ß√£o _bitwise_ nos 8-bits de entrada.

Observe ainda que liga√ß√µes de um √∫nico bit s√£o representadas por uma linha fina, e fios m√∫lti-bit (chamados de "barramentos") usando linhas mais grossas.

Quando a quantidade de fios de entrada (ex. `O[7:0]` entrando no somador) coincide com o n√∫mero de terminais de entrada (`B[7:0]` neste caso), a conex√£o √© dita um-para-um: `O[7]` com `B[7]`, `O[6]` com `B[6]`, e assim por diante.

Por outro lado, se houver apenas um fio conectado a um terminal de entrada m√∫ltiplo -- ex.: um `Subtract` de 1-bit √† uma entrada `I0[7:0]` -- ent√£o, o valor de `Subtract` √© aplicado a cada um dos terminais de entrada.

### Simula√ß√£o Verilog

Crie um novo **Compile test bench**, chamado `addsub_tb`, vincule-o ao arquivo `addsub_tb.sv`, marque como _testbench_ ativo, e ent√£o execute a simula√ß√£o.

Uma vez que o tamanho padr√£o da janela de forma de onda √© muito pequena, clique no bot√£o **Dock/Undock**, localizado no canto superior direito da janela **Wave**. Redimensione a janela e clique no bot√£o **Zoom Full**.

Dessa vez selecione todos os sinais, clique com o bot√£o direito, escolha **Radix**, e selecione **Decimal**. Voc√™ agora deve visualizar todas as sa√≠das no formato decimal.

![Resultado da simula√ß√£o para o somador-subtrator.](img/add_sub_sim.png)

> üíÅ Analise as formas de onda com cuidado e certifique-se de que elas est√£o corretas.

Agora, vamos exibir o barramento `ToBornottoB` que est√° dentro do m√≥dulo `add_sub_8bit`.

No painel **Instance**, ao selecionar `uut` voc√™ ver√° os objetos e fios dentro dele no painel **Objects**. Clique e arraste o sinal `ToBornottoB` para a janela de forma de onda.

![Sinal ToBornottoB](img/tobornottob.png)

Na janela do ModelSim, clique em **Simulate** `>` **Restart** e em seguida clique em **Simulate** `>` **Run** `>` **Run -All**.

Uma vez que a simula√ß√£o finalize, o valor de `ToBornottoB` ser√° exibido na janela de formas de ondas -- Se necess√°rio, retorne o **Radix** de `B` para **Binary**.

![Simula√ß√£o do Somador-Subtrator](img/tobornottob_sim.png)

Observe que eles s√£o id√™nticos na primeira metade da simula√ß√£o (uma vez que s√£o somas sendo realizadas), e complementos _bitwise_ durante a segunda metade (uma vez que agora est√£o sendo realizadas subtra√ß√µes).

Este exerc√≠cio mostrou como analisar objetos que n√£o est√£o na entidade _top level_, mas sim em um n√≠vel inferior da hierarquia.

Observe que voc√™ pode clicar em um instante espec√≠fico de tempo na janela de formas de onda. A coluna **Msgs** √© atualizada para exibir os valores de todos os sinais naquele instante de tempo.

Existem ainda v√°rios bot√µes para ampliar e reduzir a visualiza√ß√£o, saltar para a pr√≥xima transi√ß√£o, dentre outras.

> ‚Äã‚úÖ Por que que o valor de `i` aparece como `x` (uma linha vermelha) nos primeiros 5 ns?

### Utilizando os comandos `$display` e `$monitor`

Na parte inferior do arquivo de _testbench_, localize os comandos utilizando `$time`, `$timeformat`, e `$monitor`.

O comando `$monitor` diz para o simulador imprimir uma mensagem sempre que houver uma mudan√ßa de valores em um de seus argumentos (com exce√ß√£o do `$time`). A sa√≠da aparece na janela **Console** do ModelSim (painel na parte inferior da tela): role algumas linhas para cima para ver a sa√≠da desses comandos.

Leia as refer√™ncias online dispon√≠veis para obter mais detalhes sobre esses comandos, e certifique-se de voc√™ entendeu eles! Voc√™ deve procurar aprender tamb√©m sobre como usar os comandos `$display` e `$write`.

## Acompanhamento (Sexta-feira 06 de maio, 2022)

Para este laborat√≥rio, tenha os itens a seguir prontos para mostrar ao seu professor/monitor:

1. A janela de forma de onda, mostrando claramente **o resultado final da simula√ß√£o** do somador-subtrator (incluindo o sinal `ToBornottoB`).
   1. Os valores de `ToBornottoB` e `B` devem estar representados no sistema **bin√°rio**.
   2. Os valores de `Result`, `A`, `Subtract` e `i` devem ser exibidos no formato decimal.

## Agradecimentos

Este laborat√≥rio √© o resultado do trabalho de docentes e monitores de GCET231 ao longo dos anos, incluindo:

- **18.1:** Caio Fran√ßa dos Santos
- **18.2:** Matheus Rosa Pithon
- **20.2:** Matheus Rosa Pithon
- **21.1:** Matheus Rosa Pithon, √âverton Gomes dos Santos
- **21.2:** √âverton Gomes dos Santos
