Classic Timing Analyzer report for mipsHardware
Fri Oct 18 18:02:11 2019
Quartus II 64-Bit Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. Clock Hold: 'clk'
  8. tsu
  9. tco
 10. tpd
 11. th
 12. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------+---------------------------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                       ; To                                    ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------+---------------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 5.586 ns                         ; reset                      ; mult:inst28|lo[0]                     ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 22.450 ns                        ; aluSrcA:inst|aluSrcAOut[4] ; IORDout[30]                           ; clk        ; --       ; 0            ;
; Worst-case tpd               ; N/A                                      ; None          ; 7.800 ns                         ; reset                      ; resetD2                               ; --         ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; 0.185 ns                         ; reset                      ; unidadeControle:inst25|muxmemtoreg[0] ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A                                      ; None          ; 35.07 MHz ( period = 28.516 ns ) ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[4]               ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; Registrador:MDR|Saida[4]   ; loadSize:inst29|lsOut[4]              ; clk        ; clk      ; 717          ;
; Total number of failed paths ;                                          ;               ;                                  ;                            ;                                       ;            ;          ; 717          ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------+---------------------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S130F1508C3     ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                                ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+--------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                       ; To                       ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+--------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 35.07 MHz ( period = 28.516 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[4]  ; clk        ; clk      ; None                        ; None                      ; 8.899 ns                ;
; N/A                                     ; 35.12 MHz ( period = 28.476 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[9]  ; clk        ; clk      ; None                        ; None                      ; 8.882 ns                ;
; N/A                                     ; 35.14 MHz ( period = 28.458 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[16] ; clk        ; clk      ; None                        ; None                      ; 8.871 ns                ;
; N/A                                     ; 35.17 MHz ( period = 28.430 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[24] ; clk        ; clk      ; None                        ; None                      ; 8.851 ns                ;
; N/A                                     ; 35.20 MHz ( period = 28.406 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[7]  ; clk        ; clk      ; None                        ; None                      ; 8.848 ns                ;
; N/A                                     ; 35.21 MHz ( period = 28.402 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[19] ; clk        ; clk      ; None                        ; None                      ; 8.846 ns                ;
; N/A                                     ; 35.24 MHz ( period = 28.378 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[17] ; clk        ; clk      ; None                        ; None                      ; 8.835 ns                ;
; N/A                                     ; 35.24 MHz ( period = 28.376 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[13] ; clk        ; clk      ; None                        ; None                      ; 8.834 ns                ;
; N/A                                     ; 35.40 MHz ( period = 28.248 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[4]  ; clk        ; clk      ; None                        ; None                      ; 8.751 ns                ;
; N/A                                     ; 35.45 MHz ( period = 28.208 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[9]  ; clk        ; clk      ; None                        ; None                      ; 8.734 ns                ;
; N/A                                     ; 35.45 MHz ( period = 28.208 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[8]  ; clk        ; clk      ; None                        ; None                      ; 8.710 ns                ;
; N/A                                     ; 35.47 MHz ( period = 28.190 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[16] ; clk        ; clk      ; None                        ; None                      ; 8.723 ns                ;
; N/A                                     ; 35.51 MHz ( period = 28.162 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[24] ; clk        ; clk      ; None                        ; None                      ; 8.703 ns                ;
; N/A                                     ; 35.51 MHz ( period = 28.158 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[4]  ; clk        ; clk      ; None                        ; None                      ; 8.708 ns                ;
; N/A                                     ; 35.54 MHz ( period = 28.138 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[6]  ; clk        ; clk      ; None                        ; None                      ; 8.702 ns                ;
; N/A                                     ; 35.54 MHz ( period = 28.138 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[7]  ; clk        ; clk      ; None                        ; None                      ; 8.700 ns                ;
; N/A                                     ; 35.54 MHz ( period = 28.134 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[19] ; clk        ; clk      ; None                        ; None                      ; 8.698 ns                ;
; N/A                                     ; 35.55 MHz ( period = 28.126 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[26] ; clk        ; clk      ; None                        ; None                      ; 8.703 ns                ;
; N/A                                     ; 35.56 MHz ( period = 28.118 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[9]  ; clk        ; clk      ; None                        ; None                      ; 8.691 ns                ;
; N/A                                     ; 35.57 MHz ( period = 28.110 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[17] ; clk        ; clk      ; None                        ; None                      ; 8.687 ns                ;
; N/A                                     ; 35.58 MHz ( period = 28.108 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[27] ; clk        ; clk      ; None                        ; None                      ; 8.695 ns                ;
; N/A                                     ; 35.58 MHz ( period = 28.108 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[13] ; clk        ; clk      ; None                        ; None                      ; 8.686 ns                ;
; N/A                                     ; 35.58 MHz ( period = 28.104 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[5]  ; clk        ; clk      ; None                        ; None                      ; 8.695 ns                ;
; N/A                                     ; 35.59 MHz ( period = 28.100 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[16] ; clk        ; clk      ; None                        ; None                      ; 8.680 ns                ;
; N/A                                     ; 35.60 MHz ( period = 28.088 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[22] ; clk        ; clk      ; None                        ; None                      ; 8.668 ns                ;
; N/A                                     ; 35.62 MHz ( period = 28.072 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[24] ; clk        ; clk      ; None                        ; None                      ; 8.660 ns                ;
; N/A                                     ; 35.63 MHz ( period = 28.068 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[11] ; clk        ; clk      ; None                        ; None                      ; 8.677 ns                ;
; N/A                                     ; 35.64 MHz ( period = 28.056 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[4]  ; clk        ; clk      ; None                        ; None                      ; 8.672 ns                ;
; N/A                                     ; 35.65 MHz ( period = 28.048 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[7]  ; clk        ; clk      ; None                        ; None                      ; 8.657 ns                ;
; N/A                                     ; 35.66 MHz ( period = 28.044 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[19] ; clk        ; clk      ; None                        ; None                      ; 8.655 ns                ;
; N/A                                     ; 35.67 MHz ( period = 28.032 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[23] ; clk        ; clk      ; None                        ; None                      ; 8.643 ns                ;
; N/A                                     ; 35.69 MHz ( period = 28.020 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[17] ; clk        ; clk      ; None                        ; None                      ; 8.644 ns                ;
; N/A                                     ; 35.69 MHz ( period = 28.018 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[15] ; clk        ; clk      ; None                        ; None                      ; 8.637 ns                ;
; N/A                                     ; 35.69 MHz ( period = 28.018 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[13] ; clk        ; clk      ; None                        ; None                      ; 8.643 ns                ;
; N/A                                     ; 35.69 MHz ( period = 28.016 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[9]  ; clk        ; clk      ; None                        ; None                      ; 8.655 ns                ;
; N/A                                     ; 35.72 MHz ( period = 27.998 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[16] ; clk        ; clk      ; None                        ; None                      ; 8.644 ns                ;
; N/A                                     ; 35.72 MHz ( period = 27.996 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[0]  ; clk        ; clk      ; None                        ; None                      ; 8.634 ns                ;
; N/A                                     ; 35.72 MHz ( period = 27.996 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[1]  ; clk        ; clk      ; None                        ; None                      ; 8.634 ns                ;
; N/A                                     ; 35.72 MHz ( period = 27.994 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[2]  ; clk        ; clk      ; None                        ; None                      ; 8.632 ns                ;
; N/A                                     ; 35.72 MHz ( period = 27.994 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[3]  ; clk        ; clk      ; None                        ; None                      ; 8.632 ns                ;
; N/A                                     ; 35.73 MHz ( period = 27.990 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[4]  ; clk        ; clk      ; None                        ; None                      ; 8.634 ns                ;
; N/A                                     ; 35.74 MHz ( period = 27.976 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[12] ; clk        ; clk      ; None                        ; None                      ; 8.625 ns                ;
; N/A                                     ; 35.75 MHz ( period = 27.970 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[24] ; clk        ; clk      ; None                        ; None                      ; 8.624 ns                ;
; N/A                                     ; 35.77 MHz ( period = 27.958 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[20] ; clk        ; clk      ; None                        ; None                      ; 8.601 ns                ;
; N/A                                     ; 35.78 MHz ( period = 27.950 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[9]  ; clk        ; clk      ; None                        ; None                      ; 8.617 ns                ;
; N/A                                     ; 35.78 MHz ( period = 27.946 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[7]  ; clk        ; clk      ; None                        ; None                      ; 8.621 ns                ;
; N/A                                     ; 35.79 MHz ( period = 27.942 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[19] ; clk        ; clk      ; None                        ; None                      ; 8.619 ns                ;
; N/A                                     ; 35.79 MHz ( period = 27.940 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[8]  ; clk        ; clk      ; None                        ; None                      ; 8.562 ns                ;
; N/A                                     ; 35.79 MHz ( period = 27.938 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[18] ; clk        ; clk      ; None                        ; None                      ; 8.595 ns                ;
; N/A                                     ; 35.80 MHz ( period = 27.936 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[21] ; clk        ; clk      ; None                        ; None                      ; 8.593 ns                ;
; N/A                                     ; 35.80 MHz ( period = 27.932 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[16] ; clk        ; clk      ; None                        ; None                      ; 8.606 ns                ;
; N/A                                     ; 35.82 MHz ( period = 27.918 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[17] ; clk        ; clk      ; None                        ; None                      ; 8.608 ns                ;
; N/A                                     ; 35.82 MHz ( period = 27.916 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[13] ; clk        ; clk      ; None                        ; None                      ; 8.607 ns                ;
; N/A                                     ; 35.82 MHz ( period = 27.914 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[4]  ; clk        ; clk      ; None                        ; None                      ; 8.583 ns                ;
; N/A                                     ; 35.84 MHz ( period = 27.904 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[24] ; clk        ; clk      ; None                        ; None                      ; 8.586 ns                ;
; N/A                                     ; 35.87 MHz ( period = 27.880 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[7]  ; clk        ; clk      ; None                        ; None                      ; 8.583 ns                ;
; N/A                                     ; 35.87 MHz ( period = 27.876 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[19] ; clk        ; clk      ; None                        ; None                      ; 8.581 ns                ;
; N/A                                     ; 35.87 MHz ( period = 27.876 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[10] ; clk        ; clk      ; None                        ; None                      ; 8.571 ns                ;
; N/A                                     ; 35.88 MHz ( period = 27.874 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[9]  ; clk        ; clk      ; None                        ; None                      ; 8.566 ns                ;
; N/A                                     ; 35.88 MHz ( period = 27.872 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[14] ; clk        ; clk      ; None                        ; None                      ; 8.565 ns                ;
; N/A                                     ; 35.88 MHz ( period = 27.870 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[6]  ; clk        ; clk      ; None                        ; None                      ; 8.554 ns                ;
; N/A                                     ; 35.90 MHz ( period = 27.858 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[26] ; clk        ; clk      ; None                        ; None                      ; 8.555 ns                ;
; N/A                                     ; 35.90 MHz ( period = 27.856 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[16] ; clk        ; clk      ; None                        ; None                      ; 8.555 ns                ;
; N/A                                     ; 35.90 MHz ( period = 27.852 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[17] ; clk        ; clk      ; None                        ; None                      ; 8.570 ns                ;
; N/A                                     ; 35.91 MHz ( period = 27.850 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[8]  ; clk        ; clk      ; None                        ; None                      ; 8.519 ns                ;
; N/A                                     ; 35.91 MHz ( period = 27.850 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[13] ; clk        ; clk      ; None                        ; None                      ; 8.569 ns                ;
; N/A                                     ; 35.92 MHz ( period = 27.840 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[27] ; clk        ; clk      ; None                        ; None                      ; 8.547 ns                ;
; N/A                                     ; 35.92 MHz ( period = 27.836 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[5]  ; clk        ; clk      ; None                        ; None                      ; 8.547 ns                ;
; N/A                                     ; 35.93 MHz ( period = 27.830 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[25] ; clk        ; clk      ; None                        ; None                      ; 8.541 ns                ;
; N/A                                     ; 35.94 MHz ( period = 27.828 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[24] ; clk        ; clk      ; None                        ; None                      ; 8.535 ns                ;
; N/A                                     ; 35.95 MHz ( period = 27.820 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[22] ; clk        ; clk      ; None                        ; None                      ; 8.520 ns                ;
; N/A                                     ; 35.97 MHz ( period = 27.804 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[7]  ; clk        ; clk      ; None                        ; None                      ; 8.532 ns                ;
; N/A                                     ; 35.97 MHz ( period = 27.800 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[19] ; clk        ; clk      ; None                        ; None                      ; 8.530 ns                ;
; N/A                                     ; 35.97 MHz ( period = 27.800 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[11] ; clk        ; clk      ; None                        ; None                      ; 8.529 ns                ;
; N/A                                     ; 36.00 MHz ( period = 27.780 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[6]  ; clk        ; clk      ; None                        ; None                      ; 8.511 ns                ;
; N/A                                     ; 36.00 MHz ( period = 27.776 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[17] ; clk        ; clk      ; None                        ; None                      ; 8.519 ns                ;
; N/A                                     ; 36.00 MHz ( period = 27.774 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[13] ; clk        ; clk      ; None                        ; None                      ; 8.518 ns                ;
; N/A                                     ; 36.01 MHz ( period = 27.768 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[26] ; clk        ; clk      ; None                        ; None                      ; 8.512 ns                ;
; N/A                                     ; 36.02 MHz ( period = 27.766 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[30] ; clk        ; clk      ; None                        ; None                      ; 8.516 ns                ;
; N/A                                     ; 36.02 MHz ( period = 27.764 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[23] ; clk        ; clk      ; None                        ; None                      ; 8.495 ns                ;
; N/A                                     ; 36.03 MHz ( period = 27.754 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[28] ; clk        ; clk      ; None                        ; None                      ; 8.509 ns                ;
; N/A                                     ; 36.03 MHz ( period = 27.754 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[29] ; clk        ; clk      ; None                        ; None                      ; 8.509 ns                ;
; N/A                                     ; 36.04 MHz ( period = 27.750 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[27] ; clk        ; clk      ; None                        ; None                      ; 8.504 ns                ;
; N/A                                     ; 36.04 MHz ( period = 27.750 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[15] ; clk        ; clk      ; None                        ; None                      ; 8.489 ns                ;
; N/A                                     ; 36.04 MHz ( period = 27.748 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[8]  ; clk        ; clk      ; None                        ; None                      ; 8.483 ns                ;
; N/A                                     ; 36.04 MHz ( period = 27.746 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[5]  ; clk        ; clk      ; None                        ; None                      ; 8.504 ns                ;
; N/A                                     ; 36.06 MHz ( period = 27.730 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[22] ; clk        ; clk      ; None                        ; None                      ; 8.477 ns                ;
; N/A                                     ; 36.06 MHz ( period = 27.728 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[0]  ; clk        ; clk      ; None                        ; None                      ; 8.486 ns                ;
; N/A                                     ; 36.06 MHz ( period = 27.728 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[1]  ; clk        ; clk      ; None                        ; None                      ; 8.486 ns                ;
; N/A                                     ; 36.07 MHz ( period = 27.726 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[2]  ; clk        ; clk      ; None                        ; None                      ; 8.484 ns                ;
; N/A                                     ; 36.07 MHz ( period = 27.726 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[3]  ; clk        ; clk      ; None                        ; None                      ; 8.484 ns                ;
; N/A                                     ; 36.09 MHz ( period = 27.710 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[11] ; clk        ; clk      ; None                        ; None                      ; 8.486 ns                ;
; N/A                                     ; 36.09 MHz ( period = 27.708 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[12] ; clk        ; clk      ; None                        ; None                      ; 8.477 ns                ;
; N/A                                     ; 36.11 MHz ( period = 27.690 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[20] ; clk        ; clk      ; None                        ; None                      ; 8.453 ns                ;
; N/A                                     ; 36.12 MHz ( period = 27.682 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[8]  ; clk        ; clk      ; None                        ; None                      ; 8.445 ns                ;
; N/A                                     ; 36.13 MHz ( period = 27.678 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[6]  ; clk        ; clk      ; None                        ; None                      ; 8.475 ns                ;
; N/A                                     ; 36.14 MHz ( period = 27.674 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[23] ; clk        ; clk      ; None                        ; None                      ; 8.452 ns                ;
; N/A                                     ; 36.14 MHz ( period = 27.670 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[18] ; clk        ; clk      ; None                        ; None                      ; 8.447 ns                ;
; N/A                                     ; 36.14 MHz ( period = 27.668 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[21] ; clk        ; clk      ; None                        ; None                      ; 8.445 ns                ;
; N/A                                     ; 36.15 MHz ( period = 27.666 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[26] ; clk        ; clk      ; None                        ; None                      ; 8.476 ns                ;
; N/A                                     ; 36.15 MHz ( period = 27.660 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[15] ; clk        ; clk      ; None                        ; None                      ; 8.446 ns                ;
; N/A                                     ; 36.17 MHz ( period = 27.648 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[27] ; clk        ; clk      ; None                        ; None                      ; 8.468 ns                ;
; N/A                                     ; 36.17 MHz ( period = 27.644 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[5]  ; clk        ; clk      ; None                        ; None                      ; 8.468 ns                ;
; N/A                                     ; 36.18 MHz ( period = 27.638 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[0]  ; clk        ; clk      ; None                        ; None                      ; 8.443 ns                ;
; N/A                                     ; 36.18 MHz ( period = 27.638 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[1]  ; clk        ; clk      ; None                        ; None                      ; 8.443 ns                ;
; N/A                                     ; 36.18 MHz ( period = 27.636 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[2]  ; clk        ; clk      ; None                        ; None                      ; 8.441 ns                ;
; N/A                                     ; 36.18 MHz ( period = 27.636 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[3]  ; clk        ; clk      ; None                        ; None                      ; 8.441 ns                ;
; N/A                                     ; 36.20 MHz ( period = 27.628 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[22] ; clk        ; clk      ; None                        ; None                      ; 8.441 ns                ;
; N/A                                     ; 36.21 MHz ( period = 27.618 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[12] ; clk        ; clk      ; None                        ; None                      ; 8.434 ns                ;
; N/A                                     ; 36.22 MHz ( period = 27.612 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[6]  ; clk        ; clk      ; None                        ; None                      ; 8.437 ns                ;
; N/A                                     ; 36.22 MHz ( period = 27.608 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[10] ; clk        ; clk      ; None                        ; None                      ; 8.423 ns                ;
; N/A                                     ; 36.22 MHz ( period = 27.608 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[11] ; clk        ; clk      ; None                        ; None                      ; 8.450 ns                ;
; N/A                                     ; 36.22 MHz ( period = 27.606 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[8]  ; clk        ; clk      ; None                        ; None                      ; 8.394 ns                ;
; N/A                                     ; 36.23 MHz ( period = 27.604 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[14] ; clk        ; clk      ; None                        ; None                      ; 8.417 ns                ;
; N/A                                     ; 36.23 MHz ( period = 27.600 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[26] ; clk        ; clk      ; None                        ; None                      ; 8.438 ns                ;
; N/A                                     ; 36.23 MHz ( period = 27.600 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[20] ; clk        ; clk      ; None                        ; None                      ; 8.410 ns                ;
; N/A                                     ; 36.26 MHz ( period = 27.582 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[27] ; clk        ; clk      ; None                        ; None                      ; 8.430 ns                ;
; N/A                                     ; 36.26 MHz ( period = 27.580 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[18] ; clk        ; clk      ; None                        ; None                      ; 8.404 ns                ;
; N/A                                     ; 36.26 MHz ( period = 27.578 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[5]  ; clk        ; clk      ; None                        ; None                      ; 8.430 ns                ;
; N/A                                     ; 36.26 MHz ( period = 27.578 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[21] ; clk        ; clk      ; None                        ; None                      ; 8.402 ns                ;
; N/A                                     ; 36.27 MHz ( period = 27.572 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[23] ; clk        ; clk      ; None                        ; None                      ; 8.416 ns                ;
; N/A                                     ; 36.28 MHz ( period = 27.562 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[25] ; clk        ; clk      ; None                        ; None                      ; 8.393 ns                ;
; N/A                                     ; 36.28 MHz ( period = 27.562 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[22] ; clk        ; clk      ; None                        ; None                      ; 8.403 ns                ;
; N/A                                     ; 36.29 MHz ( period = 27.558 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[15] ; clk        ; clk      ; None                        ; None                      ; 8.410 ns                ;
; N/A                                     ; 36.31 MHz ( period = 27.542 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[11] ; clk        ; clk      ; None                        ; None                      ; 8.412 ns                ;
; N/A                                     ; 36.32 MHz ( period = 27.536 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[0]  ; clk        ; clk      ; None                        ; None                      ; 8.407 ns                ;
; N/A                                     ; 36.32 MHz ( period = 27.536 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[1]  ; clk        ; clk      ; None                        ; None                      ; 8.407 ns                ;
; N/A                                     ; 36.32 MHz ( period = 27.536 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[6]  ; clk        ; clk      ; None                        ; None                      ; 8.386 ns                ;
; N/A                                     ; 36.32 MHz ( period = 27.534 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[2]  ; clk        ; clk      ; None                        ; None                      ; 8.405 ns                ;
; N/A                                     ; 36.32 MHz ( period = 27.534 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[3]  ; clk        ; clk      ; None                        ; None                      ; 8.405 ns                ;
; N/A                                     ; 36.33 MHz ( period = 27.524 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[26] ; clk        ; clk      ; None                        ; None                      ; 8.387 ns                ;
; N/A                                     ; 36.34 MHz ( period = 27.518 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[10] ; clk        ; clk      ; None                        ; None                      ; 8.380 ns                ;
; N/A                                     ; 36.34 MHz ( period = 27.516 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[12] ; clk        ; clk      ; None                        ; None                      ; 8.398 ns                ;
; N/A                                     ; 36.35 MHz ( period = 27.514 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[14] ; clk        ; clk      ; None                        ; None                      ; 8.374 ns                ;
; N/A                                     ; 36.36 MHz ( period = 27.506 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[27] ; clk        ; clk      ; None                        ; None                      ; 8.379 ns                ;
; N/A                                     ; 36.36 MHz ( period = 27.506 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[23] ; clk        ; clk      ; None                        ; None                      ; 8.378 ns                ;
; N/A                                     ; 36.36 MHz ( period = 27.502 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[5]  ; clk        ; clk      ; None                        ; None                      ; 8.379 ns                ;
; N/A                                     ; 36.37 MHz ( period = 27.498 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[30] ; clk        ; clk      ; None                        ; None                      ; 8.368 ns                ;
; N/A                                     ; 36.37 MHz ( period = 27.498 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[20] ; clk        ; clk      ; None                        ; None                      ; 8.374 ns                ;
; N/A                                     ; 36.37 MHz ( period = 27.492 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[15] ; clk        ; clk      ; None                        ; None                      ; 8.372 ns                ;
; N/A                                     ; 36.38 MHz ( period = 27.486 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[28] ; clk        ; clk      ; None                        ; None                      ; 8.361 ns                ;
; N/A                                     ; 36.38 MHz ( period = 27.486 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[29] ; clk        ; clk      ; None                        ; None                      ; 8.361 ns                ;
; N/A                                     ; 36.38 MHz ( period = 27.486 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[22] ; clk        ; clk      ; None                        ; None                      ; 8.352 ns                ;
; N/A                                     ; 36.39 MHz ( period = 27.478 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[18] ; clk        ; clk      ; None                        ; None                      ; 8.368 ns                ;
; N/A                                     ; 36.40 MHz ( period = 27.476 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[21] ; clk        ; clk      ; None                        ; None                      ; 8.366 ns                ;
; N/A                                     ; 36.40 MHz ( period = 27.472 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[25] ; clk        ; clk      ; None                        ; None                      ; 8.350 ns                ;
; N/A                                     ; 36.40 MHz ( period = 27.470 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[0]  ; clk        ; clk      ; None                        ; None                      ; 8.369 ns                ;
; N/A                                     ; 36.40 MHz ( period = 27.470 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[1]  ; clk        ; clk      ; None                        ; None                      ; 8.369 ns                ;
; N/A                                     ; 36.41 MHz ( period = 27.468 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[2]  ; clk        ; clk      ; None                        ; None                      ; 8.367 ns                ;
; N/A                                     ; 36.41 MHz ( period = 27.468 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[3]  ; clk        ; clk      ; None                        ; None                      ; 8.367 ns                ;
; N/A                                     ; 36.41 MHz ( period = 27.466 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[11] ; clk        ; clk      ; None                        ; None                      ; 8.361 ns                ;
; N/A                                     ; 36.43 MHz ( period = 27.450 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[12] ; clk        ; clk      ; None                        ; None                      ; 8.360 ns                ;
; N/A                                     ; 36.45 MHz ( period = 27.436 ns )                    ; aluSrcA:inst|aluSrcAOut[4] ; Registrador:PC|Saida[31] ; clk        ; clk      ; None                        ; None                      ; 8.348 ns                ;
; N/A                                     ; 36.45 MHz ( period = 27.432 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[20] ; clk        ; clk      ; None                        ; None                      ; 8.336 ns                ;
; N/A                                     ; 36.46 MHz ( period = 27.430 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[23] ; clk        ; clk      ; None                        ; None                      ; 8.327 ns                ;
; N/A                                     ; 36.48 MHz ( period = 27.416 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[10] ; clk        ; clk      ; None                        ; None                      ; 8.344 ns                ;
; N/A                                     ; 36.48 MHz ( period = 27.416 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[15] ; clk        ; clk      ; None                        ; None                      ; 8.321 ns                ;
; N/A                                     ; 36.48 MHz ( period = 27.412 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[18] ; clk        ; clk      ; None                        ; None                      ; 8.330 ns                ;
; N/A                                     ; 36.48 MHz ( period = 27.412 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[14] ; clk        ; clk      ; None                        ; None                      ; 8.338 ns                ;
; N/A                                     ; 36.48 MHz ( period = 27.410 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[21] ; clk        ; clk      ; None                        ; None                      ; 8.328 ns                ;
; N/A                                     ; 36.49 MHz ( period = 27.408 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[30] ; clk        ; clk      ; None                        ; None                      ; 8.325 ns                ;
; N/A                                     ; 36.50 MHz ( period = 27.396 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[28] ; clk        ; clk      ; None                        ; None                      ; 8.318 ns                ;
; N/A                                     ; 36.50 MHz ( period = 27.396 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[29] ; clk        ; clk      ; None                        ; None                      ; 8.318 ns                ;
; N/A                                     ; 36.50 MHz ( period = 27.394 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[0]  ; clk        ; clk      ; None                        ; None                      ; 8.318 ns                ;
; N/A                                     ; 36.50 MHz ( period = 27.394 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[1]  ; clk        ; clk      ; None                        ; None                      ; 8.318 ns                ;
; N/A                                     ; 36.51 MHz ( period = 27.392 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[2]  ; clk        ; clk      ; None                        ; None                      ; 8.316 ns                ;
; N/A                                     ; 36.51 MHz ( period = 27.392 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[3]  ; clk        ; clk      ; None                        ; None                      ; 8.316 ns                ;
; N/A                                     ; 36.53 MHz ( period = 27.374 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[12] ; clk        ; clk      ; None                        ; None                      ; 8.309 ns                ;
; N/A                                     ; 36.54 MHz ( period = 27.370 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[25] ; clk        ; clk      ; None                        ; None                      ; 8.314 ns                ;
; N/A                                     ; 36.56 MHz ( period = 27.356 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[20] ; clk        ; clk      ; None                        ; None                      ; 8.285 ns                ;
; N/A                                     ; 36.56 MHz ( period = 27.350 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[10] ; clk        ; clk      ; None                        ; None                      ; 8.306 ns                ;
; N/A                                     ; 36.57 MHz ( period = 27.346 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[14] ; clk        ; clk      ; None                        ; None                      ; 8.300 ns                ;
; N/A                                     ; 36.58 MHz ( period = 27.336 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[18] ; clk        ; clk      ; None                        ; None                      ; 8.279 ns                ;
; N/A                                     ; 36.58 MHz ( period = 27.334 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[21] ; clk        ; clk      ; None                        ; None                      ; 8.277 ns                ;
; N/A                                     ; 36.62 MHz ( period = 27.306 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[30] ; clk        ; clk      ; None                        ; None                      ; 8.289 ns                ;
; N/A                                     ; 36.62 MHz ( period = 27.304 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[25] ; clk        ; clk      ; None                        ; None                      ; 8.276 ns                ;
; N/A                                     ; 36.64 MHz ( period = 27.294 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[28] ; clk        ; clk      ; None                        ; None                      ; 8.282 ns                ;
; N/A                                     ; 36.64 MHz ( period = 27.294 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[29] ; clk        ; clk      ; None                        ; None                      ; 8.282 ns                ;
; N/A                                     ; 36.66 MHz ( period = 27.274 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[10] ; clk        ; clk      ; None                        ; None                      ; 8.255 ns                ;
; N/A                                     ; 36.67 MHz ( period = 27.270 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[14] ; clk        ; clk      ; None                        ; None                      ; 8.249 ns                ;
; N/A                                     ; 36.71 MHz ( period = 27.240 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[30] ; clk        ; clk      ; None                        ; None                      ; 8.251 ns                ;
; N/A                                     ; 36.73 MHz ( period = 27.228 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[28] ; clk        ; clk      ; None                        ; None                      ; 8.244 ns                ;
; N/A                                     ; 36.73 MHz ( period = 27.228 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[29] ; clk        ; clk      ; None                        ; None                      ; 8.244 ns                ;
; N/A                                     ; 36.73 MHz ( period = 27.228 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[25] ; clk        ; clk      ; None                        ; None                      ; 8.225 ns                ;
; N/A                                     ; 36.81 MHz ( period = 27.168 ns )                    ; aluSrcA:inst|aluSrcAOut[0] ; Registrador:PC|Saida[31] ; clk        ; clk      ; None                        ; None                      ; 8.200 ns                ;
; N/A                                     ; 36.81 MHz ( period = 27.164 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[30] ; clk        ; clk      ; None                        ; None                      ; 8.200 ns                ;
; N/A                                     ; 36.83 MHz ( period = 27.152 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[28] ; clk        ; clk      ; None                        ; None                      ; 8.193 ns                ;
; N/A                                     ; 36.83 MHz ( period = 27.152 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[29] ; clk        ; clk      ; None                        ; None                      ; 8.193 ns                ;
; N/A                                     ; 36.93 MHz ( period = 27.078 ns )                    ; aluSrcA:inst|aluSrcAOut[2] ; Registrador:PC|Saida[31] ; clk        ; clk      ; None                        ; None                      ; 8.157 ns                ;
; N/A                                     ; 37.07 MHz ( period = 26.976 ns )                    ; aluSrcA:inst|aluSrcAOut[5] ; Registrador:PC|Saida[31] ; clk        ; clk      ; None                        ; None                      ; 8.121 ns                ;
; N/A                                     ; 37.16 MHz ( period = 26.910 ns )                    ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[31] ; clk        ; clk      ; None                        ; None                      ; 8.083 ns                ;
; N/A                                     ; 37.17 MHz ( period = 26.900 ns )                    ; aluSrcA:inst|aluSrcAOut[7] ; Registrador:PC|Saida[4]  ; clk        ; clk      ; None                        ; None                      ; 8.088 ns                ;
; N/A                                     ; 37.23 MHz ( period = 26.860 ns )                    ; aluSrcA:inst|aluSrcAOut[7] ; Registrador:PC|Saida[9]  ; clk        ; clk      ; None                        ; None                      ; 8.071 ns                ;
; N/A                                     ; 37.26 MHz ( period = 26.842 ns )                    ; aluSrcA:inst|aluSrcAOut[7] ; Registrador:PC|Saida[16] ; clk        ; clk      ; None                        ; None                      ; 8.060 ns                ;
; N/A                                     ; 37.27 MHz ( period = 26.834 ns )                    ; aluSrcA:inst|aluSrcAOut[1] ; Registrador:PC|Saida[31] ; clk        ; clk      ; None                        ; None                      ; 8.032 ns                ;
; N/A                                     ; 37.29 MHz ( period = 26.814 ns )                    ; aluSrcA:inst|aluSrcAOut[7] ; Registrador:PC|Saida[24] ; clk        ; clk      ; None                        ; None                      ; 8.040 ns                ;
; N/A                                     ; 37.33 MHz ( period = 26.790 ns )                    ; aluSrcA:inst|aluSrcAOut[7] ; Registrador:PC|Saida[7]  ; clk        ; clk      ; None                        ; None                      ; 8.037 ns                ;
; N/A                                     ; 37.33 MHz ( period = 26.786 ns )                    ; aluSrcA:inst|aluSrcAOut[7] ; Registrador:PC|Saida[19] ; clk        ; clk      ; None                        ; None                      ; 8.035 ns                ;
; N/A                                     ; 37.35 MHz ( period = 26.774 ns )                    ; aluSrcA:inst|aluSrcAOut[9] ; Registrador:PC|Saida[4]  ; clk        ; clk      ; None                        ; None                      ; 8.025 ns                ;
; N/A                                     ; 37.37 MHz ( period = 26.762 ns )                    ; aluSrcA:inst|aluSrcAOut[7] ; Registrador:PC|Saida[17] ; clk        ; clk      ; None                        ; None                      ; 8.024 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                            ;                          ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+--------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                                                                                             ;
+------------------------------------------+-----------------------------------------------------+---------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                              ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+---------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[4]                            ; loadSize:inst29|lsOut[4]        ; clk        ; clk      ; None                       ; None                       ; 0.459 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[1]                            ; loadSize:inst29|lsOut[1]        ; clk        ; clk      ; None                       ; None                       ; 0.463 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[6]                            ; loadSize:inst29|lsOut[6]        ; clk        ; clk      ; None                       ; None                       ; 0.463 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[3]                            ; loadSize:inst29|lsOut[3]        ; clk        ; clk      ; None                       ; None                       ; 0.499 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[7]                            ; loadSize:inst29|lsOut[7]        ; clk        ; clk      ; None                       ; None                       ; 0.597 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[13]                           ; loadSize:inst29|lsOut[13]       ; clk        ; clk      ; None                       ; None                       ; 0.875 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[9]                            ; loadSize:inst29|lsOut[9]        ; clk        ; clk      ; None                       ; None                       ; 0.927 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[5]                            ; loadSize:inst29|lsOut[5]        ; clk        ; clk      ; None                       ; None                       ; 0.772 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[20]                           ; loadSize:inst29|lsOut[20]       ; clk        ; clk      ; None                       ; None                       ; 0.779 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[22]                           ; loadSize:inst29|lsOut[22]       ; clk        ; clk      ; None                       ; None                       ; 0.932 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[30]                           ; loadSize:inst29|lsOut[30]       ; clk        ; clk      ; None                       ; None                       ; 1.123 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[2]                            ; loadSize:inst29|lsOut[2]        ; clk        ; clk      ; None                       ; None                       ; 1.122 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[21]                           ; loadSize:inst29|lsOut[21]       ; clk        ; clk      ; None                       ; None                       ; 1.170 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[7]                              ; setSize:inst30|saidaSetSize[7]  ; clk        ; clk      ; None                       ; None                       ; 0.467 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[25]                           ; loadSize:inst29|lsOut[25]       ; clk        ; clk      ; None                       ; None                       ; 1.219 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[24]                           ; loadSize:inst29|lsOut[24]       ; clk        ; clk      ; None                       ; None                       ; 1.242 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[23]                           ; loadSize:inst29|lsOut[23]       ; clk        ; clk      ; None                       ; None                       ; 1.252 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[27]                           ; loadSize:inst29|lsOut[27]       ; clk        ; clk      ; None                       ; None                       ; 1.277 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[8]                            ; loadSize:inst29|lsOut[8]        ; clk        ; clk      ; None                       ; None                       ; 1.289 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[14]                           ; loadSize:inst29|lsOut[14]       ; clk        ; clk      ; None                       ; None                       ; 1.299 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[17]                           ; loadSize:inst29|lsOut[17]       ; clk        ; clk      ; None                       ; None                       ; 1.580 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[3]                              ; setSize:inst30|saidaSetSize[3]  ; clk        ; clk      ; None                       ; None                       ; 0.640 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[15]                           ; loadSize:inst29|lsOut[15]       ; clk        ; clk      ; None                       ; None                       ; 1.375 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[5]                              ; setSize:inst30|saidaSetSize[5]  ; clk        ; clk      ; None                       ; None                       ; 0.648 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[6]                              ; setSize:inst30|saidaSetSize[6]  ; clk        ; clk      ; None                       ; None                       ; 0.685 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[2]                              ; setSize:inst30|saidaSetSize[2]  ; clk        ; clk      ; None                       ; None                       ; 0.680 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[25]       ; clk        ; clk      ; None                       ; None                       ; 1.617 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[5]                             ; aluSrcA:inst|aluSrcAOut[5]      ; clk        ; clk      ; None                       ; None                       ; 0.734 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[18]                             ; setSize:inst30|saidaSetSize[18] ; clk        ; clk      ; None                       ; None                       ; 0.757 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[13]                             ; aluSrcA:inst|aluSrcAOut[13]     ; clk        ; clk      ; None                       ; None                       ; 0.778 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[8]                            ; setSize:inst30|saidaSetSize[8]  ; clk        ; clk      ; None                       ; None                       ; 0.798 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[0]                            ; aluSrcA:inst|aluSrcAOut[0]      ; clk        ; clk      ; None                       ; None                       ; 0.805 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[23]                           ; aluSrcA:inst|aluSrcAOut[23]     ; clk        ; clk      ; None                       ; None                       ; 0.801 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[0]                 ; loadSize:inst29|lsOut[17]       ; clk        ; clk      ; None                       ; None                       ; 2.050 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[5]                            ; aluSrcA:inst|aluSrcAOut[5]      ; clk        ; clk      ; None                       ; None                       ; 0.798 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[25]                           ; aluSrcA:inst|aluSrcAOut[25]     ; clk        ; clk      ; None                       ; None                       ; 0.801 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[21]                           ; aluSrcA:inst|aluSrcAOut[21]     ; clk        ; clk      ; None                       ; None                       ; 0.801 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[19]                           ; aluSrcA:inst|aluSrcAOut[19]     ; clk        ; clk      ; None                       ; None                       ; 0.797 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[16]                           ; aluSrcA:inst|aluSrcAOut[16]     ; clk        ; clk      ; None                       ; None                       ; 0.797 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[17]                           ; aluSrcA:inst|aluSrcAOut[17]     ; clk        ; clk      ; None                       ; None                       ; 0.801 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[10]                           ; aluSrcA:inst|aluSrcAOut[10]     ; clk        ; clk      ; None                       ; None                       ; 0.798 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[14]                           ; aluSrcA:inst|aluSrcAOut[14]     ; clk        ; clk      ; None                       ; None                       ; 0.805 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[28]                           ; aluSrcA:inst|aluSrcAOut[28]     ; clk        ; clk      ; None                       ; None                       ; 0.813 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[1]                              ; setSize:inst30|saidaSetSize[1]  ; clk        ; clk      ; None                       ; None                       ; 0.823 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[26]                           ; setSize:inst30|saidaSetSize[26] ; clk        ; clk      ; None                       ; None                       ; 0.838 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[11]                           ; aluSrcA:inst|aluSrcAOut[11]     ; clk        ; clk      ; None                       ; None                       ; 0.808 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[10]                           ; loadSize:inst29|lsOut[10]       ; clk        ; clk      ; None                       ; None                       ; 1.578 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[30]                           ; aluSrcA:inst|aluSrcAOut[30]     ; clk        ; clk      ; None                       ; None                       ; 0.821 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[11]                           ; setSize:inst30|saidaSetSize[11] ; clk        ; clk      ; None                       ; None                       ; 1.044 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[13]                           ; aluSrcA:inst|aluSrcAOut[13]     ; clk        ; clk      ; None                       ; None                       ; 0.834 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[26]                           ; aluSrcA:inst|aluSrcAOut[26]     ; clk        ; clk      ; None                       ; None                       ; 0.852 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[15]                           ; aluSrcA:inst|aluSrcAOut[15]     ; clk        ; clk      ; None                       ; None                       ; 0.834 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[24]       ; clk        ; clk      ; None                       ; None                       ; 1.756 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[27]       ; clk        ; clk      ; None                       ; None                       ; 1.788 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[16]                           ; loadSize:inst29|lsOut[16]       ; clk        ; clk      ; None                       ; None                       ; 1.621 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[18]                           ; loadSize:inst29|lsOut[18]       ; clk        ; clk      ; None                       ; None                       ; 1.624 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[0]                            ; loadSize:inst29|lsOut[0]        ; clk        ; clk      ; None                       ; None                       ; 1.612 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[4]                              ; setSize:inst30|saidaSetSize[4]  ; clk        ; clk      ; None                       ; None                       ; 0.952 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[4]                            ; aluSrcA:inst|aluSrcAOut[4]      ; clk        ; clk      ; None                       ; None                       ; 0.942 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[9]                              ; setSize:inst30|saidaSetSize[9]  ; clk        ; clk      ; None                       ; None                       ; 0.954 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[29]                           ; setSize:inst30|saidaSetSize[29] ; clk        ; clk      ; None                       ; None                       ; 0.955 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[21]       ; clk        ; clk      ; None                       ; None                       ; 1.859 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[10]                             ; aluSrcA:inst|aluSrcAOut[10]     ; clk        ; clk      ; None                       ; None                       ; 0.956 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[28]                           ; loadSize:inst29|lsOut[28]       ; clk        ; clk      ; None                       ; None                       ; 1.914 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[14]                            ; aluSrcA:inst|aluSrcAOut[14]     ; clk        ; clk      ; None                       ; None                       ; 0.968 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[11]                            ; aluSrcA:inst|aluSrcAOut[11]     ; clk        ; clk      ; None                       ; None                       ; 0.982 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[30]                            ; aluSrcA:inst|aluSrcAOut[30]     ; clk        ; clk      ; None                       ; None                       ; 0.982 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[31]       ; clk        ; clk      ; None                       ; None                       ; 1.898 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[14]                           ; setSize:inst30|saidaSetSize[14] ; clk        ; clk      ; None                       ; None                       ; 1.235 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[15]                             ; aluSrcA:inst|aluSrcAOut[15]     ; clk        ; clk      ; None                       ; None                       ; 1.000 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[20]                           ; aluSrcA:inst|aluSrcAOut[20]     ; clk        ; clk      ; None                       ; None                       ; 1.021 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[27]                            ; aluSrcA:inst|aluSrcAOut[27]     ; clk        ; clk      ; None                       ; None                       ; 1.063 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[20]                            ; aluSrcA:inst|aluSrcAOut[20]     ; clk        ; clk      ; None                       ; None                       ; 1.055 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[29]                        ; memToReg:inst7|memToRegOut[29]  ; clk        ; clk      ; None                       ; None                       ; 1.474 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[9]                              ; memToReg:inst7|memToRegOut[9]   ; clk        ; clk      ; None                       ; None                       ; 1.472 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[0]                 ; loadSize:inst29|lsOut[19]       ; clk        ; clk      ; None                       ; None                       ; 2.089 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[8]                              ; setSize:inst30|saidaSetSize[8]  ; clk        ; clk      ; None                       ; None                       ; 1.081 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[19]       ; clk        ; clk      ; None                       ; None                       ; 1.988 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[22]                           ; aluSrcA:inst|aluSrcAOut[22]     ; clk        ; clk      ; None                       ; None                       ; 1.094 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[16]                            ; aluSrcA:inst|aluSrcAOut[16]     ; clk        ; clk      ; None                       ; None                       ; 1.088 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[23]                            ; aluSrcA:inst|aluSrcAOut[23]     ; clk        ; clk      ; None                       ; None                       ; 1.107 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[21]                            ; aluSrcA:inst|aluSrcAOut[21]     ; clk        ; clk      ; None                       ; None                       ; 1.101 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[9]                       ; memToReg:inst7|memToRegOut[9]   ; clk        ; clk      ; None                       ; None                       ; 1.513 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[2]                            ; aluSrcA:inst|aluSrcAOut[2]      ; clk        ; clk      ; None                       ; None                       ; 1.126 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[27]                           ; aluSrcA:inst|aluSrcAOut[27]     ; clk        ; clk      ; None                       ; None                       ; 1.119 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[28]                            ; aluSrcA:inst|aluSrcAOut[28]     ; clk        ; clk      ; None                       ; None                       ; 1.111 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[23]                             ; aluSrcA:inst|aluSrcAOut[23]     ; clk        ; clk      ; None                       ; None                       ; 1.122 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[16]       ; clk        ; clk      ; None                       ; None                       ; 2.028 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[15]                             ; setSize:inst30|saidaSetSize[15] ; clk        ; clk      ; None                       ; None                       ; 1.319 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[31]                        ; memToReg:inst7|memToRegOut[31]  ; clk        ; clk      ; None                       ; None                       ; 1.535 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[0]                 ; loadSize:inst29|lsOut[28]       ; clk        ; clk      ; None                       ; None                       ; 2.357 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[25]                            ; aluSrcA:inst|aluSrcAOut[25]     ; clk        ; clk      ; None                       ; None                       ; 1.129 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[17]                            ; aluSrcA:inst|aluSrcAOut[17]     ; clk        ; clk      ; None                       ; None                       ; 1.130 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[13]                            ; aluSrcA:inst|aluSrcAOut[13]     ; clk        ; clk      ; None                       ; None                       ; 1.141 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[11]                             ; aluSrcA:inst|aluSrcAOut[11]     ; clk        ; clk      ; None                       ; None                       ; 1.146 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[0]                 ; setSize:inst30|saidaSetSize[25] ; clk        ; clk      ; None                       ; None                       ; 1.409 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[14]                             ; aluSrcA:inst|aluSrcAOut[14]     ; clk        ; clk      ; None                       ; None                       ; 1.166 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[9]                            ; setSize:inst30|saidaSetSize[9]  ; clk        ; clk      ; None                       ; None                       ; 1.181 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[31]                           ; loadSize:inst29|lsOut[31]       ; clk        ; clk      ; None                       ; None                       ; 1.896 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[12]                           ; loadSize:inst29|lsOut[12]       ; clk        ; clk      ; None                       ; None                       ; 1.936 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[0]                 ; loadSize:inst29|lsOut[13]       ; clk        ; clk      ; None                       ; None                       ; 2.420 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[18]                           ; aluSrcA:inst|aluSrcAOut[18]     ; clk        ; clk      ; None                       ; None                       ; 1.224 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[0]                 ; loadSize:inst29|lsOut[22]       ; clk        ; clk      ; None                       ; None                       ; 2.212 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[1]                            ; aluSrcA:inst|aluSrcAOut[1]      ; clk        ; clk      ; None                       ; None                       ; 1.238 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[29]                      ; memToReg:inst7|memToRegOut[29]  ; clk        ; clk      ; None                       ; None                       ; 1.633 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[14]                             ; setSize:inst30|saidaSetSize[14] ; clk        ; clk      ; None                       ; None                       ; 1.478 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[18]                           ; setSize:inst30|saidaSetSize[18] ; clk        ; clk      ; None                       ; None                       ; 1.233 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[5]                            ; memToReg:inst7|memToRegOut[5]   ; clk        ; clk      ; None                       ; None                       ; 1.665 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[26]                            ; aluSrcA:inst|aluSrcAOut[26]     ; clk        ; clk      ; None                       ; None                       ; 1.246 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxalusrca[1]                ; aluSrcA:inst|aluSrcAOut[11]     ; clk        ; clk      ; None                       ; None                       ; 1.411 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[4]                             ; aluSrcA:inst|aluSrcAOut[4]      ; clk        ; clk      ; None                       ; None                       ; 1.239 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[13]                           ; setSize:inst30|saidaSetSize[13] ; clk        ; clk      ; None                       ; None                       ; 1.249 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[0]                 ; setSize:inst30|saidaSetSize[26] ; clk        ; clk      ; None                       ; None                       ; 1.522 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[17]                           ; setSize:inst30|saidaSetSize[17] ; clk        ; clk      ; None                       ; None                       ; 1.266 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[14]       ; clk        ; clk      ; None                       ; None                       ; 2.176 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[31]                           ; setSize:inst30|saidaSetSize[31] ; clk        ; clk      ; None                       ; None                       ; 1.302 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[28]                      ; memToReg:inst7|memToRegOut[28]  ; clk        ; clk      ; None                       ; None                       ; 1.702 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[0]                 ; setSize:inst30|saidaSetSize[21] ; clk        ; clk      ; None                       ; None                       ; 1.549 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[9]                            ; memToReg:inst7|memToRegOut[9]   ; clk        ; clk      ; None                       ; None                       ; 1.717 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[17]       ; clk        ; clk      ; None                       ; None                       ; 2.433 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[13]                             ; setSize:inst30|saidaSetSize[13] ; clk        ; clk      ; None                       ; None                       ; 1.324 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[4]                            ; memToReg:inst7|memToRegOut[4]   ; clk        ; clk      ; None                       ; None                       ; 1.743 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxalusrca[1]                ; aluSrcA:inst|aluSrcAOut[16]     ; clk        ; clk      ; None                       ; None                       ; 1.488 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[0]                 ; setSize:inst30|saidaSetSize[31] ; clk        ; clk      ; None                       ; None                       ; 1.589 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[28]                           ; memToReg:inst7|memToRegOut[28]  ; clk        ; clk      ; None                       ; None                       ; 1.756 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxalusrca[1]                ; aluSrcA:inst|aluSrcAOut[4]      ; clk        ; clk      ; None                       ; None                       ; 1.523 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[30]                        ; memToReg:inst7|memToRegOut[30]  ; clk        ; clk      ; None                       ; None                       ; 1.759 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[1]                 ; setSize:inst30|saidaSetSize[26] ; clk        ; clk      ; None                       ; None                       ; 1.619 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[19]                           ; loadSize:inst29|lsOut[19]       ; clk        ; clk      ; None                       ; None                       ; 2.104 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[0]                              ; aluSrcA:inst|aluSrcAOut[0]      ; clk        ; clk      ; None                       ; None                       ; 1.383 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxalusrca[1]                ; aluSrcA:inst|aluSrcAOut[26]     ; clk        ; clk      ; None                       ; None                       ; 1.550 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[28]       ; clk        ; clk      ; None                       ; None                       ; 2.475 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[10]                           ; setSize:inst30|saidaSetSize[10] ; clk        ; clk      ; None                       ; None                       ; 1.406 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[0]                             ; aluSrcA:inst|aluSrcAOut[0]      ; clk        ; clk      ; None                       ; None                       ; 1.386 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[2]                            ; memToReg:inst7|memToRegOut[2]   ; clk        ; clk      ; None                       ; None                       ; 1.803 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[0]                 ; loadSize:inst29|lsOut[12]       ; clk        ; clk      ; None                       ; None                       ; 2.389 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[17]                             ; aluSrcA:inst|aluSrcAOut[17]     ; clk        ; clk      ; None                       ; None                       ; 1.377 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[9]                        ; memToReg:inst7|memToRegOut[9]   ; clk        ; clk      ; None                       ; None                       ; 1.784 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[22]                            ; aluSrcA:inst|aluSrcAOut[22]     ; clk        ; clk      ; None                       ; None                       ; 1.397 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[11]                           ; loadSize:inst29|lsOut[11]       ; clk        ; clk      ; None                       ; None                       ; 2.123 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[6]                             ; aluSrcA:inst|aluSrcAOut[6]      ; clk        ; clk      ; None                       ; None                       ; 1.425 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[28]                           ; setSize:inst30|saidaSetSize[28] ; clk        ; clk      ; None                       ; None                       ; 1.403 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[1]                 ; setSize:inst30|saidaSetSize[21] ; clk        ; clk      ; None                       ; None                       ; 1.663 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[15]                            ; aluSrcA:inst|aluSrcAOut[15]     ; clk        ; clk      ; None                       ; None                       ; 1.405 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[0]                 ; loadSize:inst29|lsOut[25]       ; clk        ; clk      ; None                       ; None                       ; 2.432 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[23]                           ; setSize:inst30|saidaSetSize[23] ; clk        ; clk      ; None                       ; None                       ; 1.436 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[0]                 ; setSize:inst30|saidaSetSize[29] ; clk        ; clk      ; None                       ; None                       ; 1.705 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[18]                             ; aluSrcA:inst|aluSrcAOut[18]     ; clk        ; clk      ; None                       ; None                       ; 1.464 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[18]                        ; memToReg:inst7|memToRegOut[18]  ; clk        ; clk      ; None                       ; None                       ; 1.854 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[6]                            ; aluSrcA:inst|aluSrcAOut[6]      ; clk        ; clk      ; None                       ; None                       ; 1.476 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[15]                           ; setSize:inst30|saidaSetSize[15] ; clk        ; clk      ; None                       ; None                       ; 1.657 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[22]                           ; setSize:inst30|saidaSetSize[22] ; clk        ; clk      ; None                       ; None                       ; 1.467 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[20]                           ; setSize:inst30|saidaSetSize[20] ; clk        ; clk      ; None                       ; None                       ; 1.498 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[19]                      ; memToReg:inst7|memToRegOut[19]  ; clk        ; clk      ; None                       ; None                       ; 1.890 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxalusrca[0]                ; aluSrcA:inst|aluSrcAOut[25]     ; clk        ; clk      ; None                       ; None                       ; 1.666 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[1]                 ; setSize:inst30|saidaSetSize[29] ; clk        ; clk      ; None                       ; None                       ; 1.750 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[16]                           ; setSize:inst30|saidaSetSize[16] ; clk        ; clk      ; None                       ; None                       ; 1.498 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[12]                             ; setSize:inst30|saidaSetSize[12] ; clk        ; clk      ; None                       ; None                       ; 1.554 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[1]                             ; aluSrcA:inst|aluSrcAOut[1]      ; clk        ; clk      ; None                       ; None                       ; 1.539 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[0]                 ; setSize:inst30|saidaSetSize[16] ; clk        ; clk      ; None                       ; None                       ; 1.776 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr20_16[0]                       ; regDST:inst15|regDSTOut[0]      ; clk        ; clk      ; None                       ; None                       ; 0.742 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[0]                 ; setSize:inst30|saidaSetSize[11] ; clk        ; clk      ; None                       ; None                       ; 1.999 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[18]                            ; aluSrcA:inst|aluSrcAOut[18]     ; clk        ; clk      ; None                       ; None                       ; 1.559 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[25]                           ; setSize:inst30|saidaSetSize[25] ; clk        ; clk      ; None                       ; None                       ; 1.570 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[13]       ; clk        ; clk      ; None                       ; None                       ; 2.695 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[0]                 ; loadSize:inst29|lsOut[11]       ; clk        ; clk      ; None                       ; None                       ; 2.613 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[23]                        ; memToReg:inst7|memToRegOut[23]  ; clk        ; clk      ; None                       ; None                       ; 2.191 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[11]       ; clk        ; clk      ; None                       ; None                       ; 2.507 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[1]                 ; setSize:inst30|saidaSetSize[25] ; clk        ; clk      ; None                       ; None                       ; 1.852 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[12]                           ; aluSrcA:inst|aluSrcAOut[12]     ; clk        ; clk      ; None                       ; None                       ; 1.656 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[1]                 ; setSize:inst30|saidaSetSize[27] ; clk        ; clk      ; None                       ; None                       ; 1.872 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[11]                             ; setSize:inst30|saidaSetSize[11] ; clk        ; clk      ; None                       ; None                       ; 1.840 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[30]       ; clk        ; clk      ; None                       ; None                       ; 2.538 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[13]                             ; memToReg:inst7|memToRegOut[13]  ; clk        ; clk      ; None                       ; None                       ; 2.034 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[15]                       ; memToReg:inst7|memToRegOut[28]  ; clk        ; clk      ; None                       ; None                       ; 2.071 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[0]                 ; loadSize:inst29|lsOut[21]       ; clk        ; clk      ; None                       ; None                       ; 2.679 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[1]                 ; setSize:inst30|saidaSetSize[31] ; clk        ; clk      ; None                       ; None                       ; 1.936 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[2]                             ; aluSrcA:inst|aluSrcAOut[2]      ; clk        ; clk      ; None                       ; None                       ; 1.691 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[10]                             ; setSize:inst30|saidaSetSize[10] ; clk        ; clk      ; None                       ; None                       ; 1.715 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[16]                             ; aluSrcA:inst|aluSrcAOut[16]     ; clk        ; clk      ; None                       ; None                       ; 1.668 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[8]                             ; aluSrcA:inst|aluSrcAOut[8]      ; clk        ; clk      ; None                       ; None                       ; 1.721 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[27]                        ; memToReg:inst7|memToRegOut[27]  ; clk        ; clk      ; None                       ; None                       ; 2.110 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[0]                 ; setSize:inst30|saidaSetSize[27] ; clk        ; clk      ; None                       ; None                       ; 1.946 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[1]                         ; memToReg:inst7|memToRegOut[1]   ; clk        ; clk      ; None                       ; None                       ; 2.111 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[13]                      ; memToReg:inst7|memToRegOut[13]  ; clk        ; clk      ; None                       ; None                       ; 2.090 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[0]                 ; loadSize:inst29|lsOut[31]       ; clk        ; clk      ; None                       ; None                       ; 2.716 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[22]                        ; memToReg:inst7|memToRegOut[22]  ; clk        ; clk      ; None                       ; None                       ; 2.103 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxalusrca[0]                ; aluSrcA:inst|aluSrcAOut[21]     ; clk        ; clk      ; None                       ; None                       ; 1.887 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[20]                        ; memToReg:inst7|memToRegOut[20]  ; clk        ; clk      ; None                       ; None                       ; 2.141 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[8]        ; clk        ; clk      ; None                       ; None                       ; 2.607 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[15]                        ; memToReg:inst7|memToRegOut[15]  ; clk        ; clk      ; None                       ; None                       ; 2.154 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[21]                           ; setSize:inst30|saidaSetSize[21] ; clk        ; clk      ; None                       ; None                       ; 1.767 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[22]                             ; setSize:inst30|saidaSetSize[22] ; clk        ; clk      ; None                       ; None                       ; 1.748 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[6]                       ; memToReg:inst7|memToRegOut[6]   ; clk        ; clk      ; None                       ; None                       ; 2.180 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[0]                 ; setSize:inst30|saidaSetSize[13] ; clk        ; clk      ; None                       ; None                       ; 2.034 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[12]                             ; aluSrcA:inst|aluSrcAOut[12]     ; clk        ; clk      ; None                       ; None                       ; 1.802 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxalusrca[1]                ; aluSrcA:inst|aluSrcAOut[27]     ; clk        ; clk      ; None                       ; None                       ; 1.959 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxalusrca[0]                ; aluSrcA:inst|aluSrcAOut[30]     ; clk        ; clk      ; None                       ; None                       ; 1.952 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[9]                              ; aluSrcA:inst|aluSrcAOut[9]      ; clk        ; clk      ; None                       ; None                       ; 1.796 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[12]                        ; memToReg:inst7|memToRegOut[12]  ; clk        ; clk      ; None                       ; None                       ; 2.180 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                                 ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+---------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------+
; tsu                                                                                                       ;
+-------+--------------+------------+-------+----------------------------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From  ; To                                                 ; To Clock ;
+-------+--------------+------------+-------+----------------------------------------------------+----------+
; N/A   ; None         ; 5.586 ns   ; reset ; mult:inst28|lo[2]                                  ; clk      ;
; N/A   ; None         ; 5.586 ns   ; reset ; mult:inst28|lo[1]                                  ; clk      ;
; N/A   ; None         ; 5.586 ns   ; reset ; mult:inst28|lo[0]                                  ; clk      ;
; N/A   ; None         ; 5.556 ns   ; reset ; mult:inst28|hi[2]                                  ; clk      ;
; N/A   ; None         ; 5.556 ns   ; reset ; mult:inst28|hi[1]                                  ; clk      ;
; N/A   ; None         ; 5.556 ns   ; reset ; mult:inst28|hi[0]                                  ; clk      ;
; N/A   ; None         ; 5.556 ns   ; reset ; mult:inst28|lo[31]                                 ; clk      ;
; N/A   ; None         ; 5.556 ns   ; reset ; mult:inst28|lo[30]                                 ; clk      ;
; N/A   ; None         ; 5.556 ns   ; reset ; mult:inst28|lo[29]                                 ; clk      ;
; N/A   ; None         ; 5.556 ns   ; reset ; mult:inst28|lo[28]                                 ; clk      ;
; N/A   ; None         ; 5.556 ns   ; reset ; mult:inst28|lo[27]                                 ; clk      ;
; N/A   ; None         ; 5.556 ns   ; reset ; mult:inst28|lo[26]                                 ; clk      ;
; N/A   ; None         ; 5.556 ns   ; reset ; mult:inst28|lo[25]                                 ; clk      ;
; N/A   ; None         ; 5.556 ns   ; reset ; mult:inst28|lo[24]                                 ; clk      ;
; N/A   ; None         ; 5.556 ns   ; reset ; mult:inst28|lo[23]                                 ; clk      ;
; N/A   ; None         ; 5.556 ns   ; reset ; mult:inst28|lo[22]                                 ; clk      ;
; N/A   ; None         ; 5.556 ns   ; reset ; mult:inst28|lo[21]                                 ; clk      ;
; N/A   ; None         ; 5.556 ns   ; reset ; mult:inst28|lo[20]                                 ; clk      ;
; N/A   ; None         ; 5.556 ns   ; reset ; mult:inst28|lo[13]                                 ; clk      ;
; N/A   ; None         ; 5.332 ns   ; reset ; mult:inst28|lo[19]                                 ; clk      ;
; N/A   ; None         ; 5.332 ns   ; reset ; mult:inst28|lo[18]                                 ; clk      ;
; N/A   ; None         ; 5.332 ns   ; reset ; mult:inst28|lo[17]                                 ; clk      ;
; N/A   ; None         ; 5.332 ns   ; reset ; mult:inst28|lo[16]                                 ; clk      ;
; N/A   ; None         ; 5.332 ns   ; reset ; mult:inst28|lo[15]                                 ; clk      ;
; N/A   ; None         ; 5.332 ns   ; reset ; mult:inst28|lo[14]                                 ; clk      ;
; N/A   ; None         ; 5.332 ns   ; reset ; mult:inst28|lo[12]                                 ; clk      ;
; N/A   ; None         ; 5.332 ns   ; reset ; mult:inst28|lo[11]                                 ; clk      ;
; N/A   ; None         ; 5.332 ns   ; reset ; mult:inst28|lo[10]                                 ; clk      ;
; N/A   ; None         ; 5.332 ns   ; reset ; mult:inst28|lo[9]                                  ; clk      ;
; N/A   ; None         ; 5.332 ns   ; reset ; mult:inst28|lo[8]                                  ; clk      ;
; N/A   ; None         ; 5.332 ns   ; reset ; mult:inst28|lo[7]                                  ; clk      ;
; N/A   ; None         ; 5.332 ns   ; reset ; mult:inst28|lo[6]                                  ; clk      ;
; N/A   ; None         ; 5.332 ns   ; reset ; mult:inst28|lo[5]                                  ; clk      ;
; N/A   ; None         ; 5.332 ns   ; reset ; mult:inst28|lo[4]                                  ; clk      ;
; N/A   ; None         ; 5.332 ns   ; reset ; mult:inst28|lo[3]                                  ; clk      ;
; N/A   ; None         ; 5.219 ns   ; reset ; mult:inst28|hi[30]                                 ; clk      ;
; N/A   ; None         ; 5.219 ns   ; reset ; mult:inst28|hi[29]                                 ; clk      ;
; N/A   ; None         ; 5.219 ns   ; reset ; mult:inst28|hi[22]                                 ; clk      ;
; N/A   ; None         ; 5.219 ns   ; reset ; mult:inst28|hi[18]                                 ; clk      ;
; N/A   ; None         ; 5.219 ns   ; reset ; mult:inst28|hi[16]                                 ; clk      ;
; N/A   ; None         ; 5.219 ns   ; reset ; mult:inst28|hi[14]                                 ; clk      ;
; N/A   ; None         ; 5.219 ns   ; reset ; mult:inst28|hi[13]                                 ; clk      ;
; N/A   ; None         ; 5.219 ns   ; reset ; mult:inst28|hi[11]                                 ; clk      ;
; N/A   ; None         ; 5.219 ns   ; reset ; mult:inst28|hi[10]                                 ; clk      ;
; N/A   ; None         ; 5.219 ns   ; reset ; mult:inst28|hi[9]                                  ; clk      ;
; N/A   ; None         ; 5.219 ns   ; reset ; mult:inst28|hi[8]                                  ; clk      ;
; N/A   ; None         ; 5.219 ns   ; reset ; mult:inst28|hi[7]                                  ; clk      ;
; N/A   ; None         ; 5.219 ns   ; reset ; mult:inst28|hi[6]                                  ; clk      ;
; N/A   ; None         ; 5.219 ns   ; reset ; mult:inst28|hi[5]                                  ; clk      ;
; N/A   ; None         ; 5.219 ns   ; reset ; mult:inst28|hi[4]                                  ; clk      ;
; N/A   ; None         ; 5.219 ns   ; reset ; mult:inst28|hi[3]                                  ; clk      ;
; N/A   ; None         ; 5.201 ns   ; reset ; mult:inst28|hi[19]                                 ; clk      ;
; N/A   ; None         ; 5.201 ns   ; reset ; mult:inst28|hi[17]                                 ; clk      ;
; N/A   ; None         ; 5.201 ns   ; reset ; mult:inst28|hi[15]                                 ; clk      ;
; N/A   ; None         ; 5.137 ns   ; reset ; mult:inst28|hi[28]                                 ; clk      ;
; N/A   ; None         ; 5.137 ns   ; reset ; mult:inst28|hi[27]                                 ; clk      ;
; N/A   ; None         ; 5.137 ns   ; reset ; mult:inst28|hi[26]                                 ; clk      ;
; N/A   ; None         ; 4.907 ns   ; reset ; mult:inst28|hi[25]                                 ; clk      ;
; N/A   ; None         ; 4.907 ns   ; reset ; mult:inst28|hi[24]                                 ; clk      ;
; N/A   ; None         ; 4.907 ns   ; reset ; mult:inst28|hi[23]                                 ; clk      ;
; N/A   ; None         ; 4.907 ns   ; reset ; mult:inst28|hi[21]                                 ; clk      ;
; N/A   ; None         ; 4.907 ns   ; reset ; mult:inst28|hi[20]                                 ; clk      ;
; N/A   ; None         ; 4.623 ns   ; reset ; unidadeControle:inst25|muxmemtoreg[2]              ; clk      ;
; N/A   ; None         ; 4.535 ns   ; reset ; mult:inst28|hi[12]                                 ; clk      ;
; N/A   ; None         ; 4.456 ns   ; reset ; unidadeControle:inst25|state.sll_sra_srl_sllv_srav ; clk      ;
; N/A   ; None         ; 4.456 ns   ; reset ; unidadeControle:inst25|state.sra2                  ; clk      ;
; N/A   ; None         ; 4.456 ns   ; reset ; unidadeControle:inst25|shiftcontrol[2]             ; clk      ;
; N/A   ; None         ; 4.408 ns   ; reset ; mult:inst28|multStop                               ; clk      ;
; N/A   ; None         ; 4.369 ns   ; reset ; unidadeControle:inst25|multBegin                   ; clk      ;
; N/A   ; None         ; 4.310 ns   ; reset ; unidadeControle:inst25|functOut[5]                 ; clk      ;
; N/A   ; None         ; 4.310 ns   ; reset ; unidadeControle:inst25|functOut[2]                 ; clk      ;
; N/A   ; None         ; 4.310 ns   ; reset ; unidadeControle:inst25|functOut[1]                 ; clk      ;
; N/A   ; None         ; 4.187 ns   ; reset ; unidadeControle:inst25|stateOut[6]                 ; clk      ;
; N/A   ; None         ; 4.187 ns   ; reset ; unidadeControle:inst25|stateOut[4]                 ; clk      ;
; N/A   ; None         ; 4.119 ns   ; reset ; unidadeControle:inst25|functOut[3]                 ; clk      ;
; N/A   ; None         ; 4.101 ns   ; reset ; unidadeControle:inst25|functOut[4]                 ; clk      ;
; N/A   ; None         ; 3.954 ns   ; reset ; unidadeControle:inst25|muxalusrca[1]               ; clk      ;
; N/A   ; None         ; 3.954 ns   ; reset ; unidadeControle:inst25|muxxxchgctrl                ; clk      ;
; N/A   ; None         ; 3.954 ns   ; reset ; unidadeControle:inst25|lscontrol[1]                ; clk      ;
; N/A   ; None         ; 3.944 ns   ; reset ; unidadeControle:inst25|state.mult2                 ; clk      ;
; N/A   ; None         ; 3.935 ns   ; reset ; unidadeControle:inst25|functOut[0]                 ; clk      ;
; N/A   ; None         ; 3.934 ns   ; reset ; unidadeControle:inst25|stateOut[3]                 ; clk      ;
; N/A   ; None         ; 3.781 ns   ; reset ; unidadeControle:inst25|memwrite                    ; clk      ;
; N/A   ; None         ; 3.781 ns   ; reset ; unidadeControle:inst25|shiftcontrol[1]             ; clk      ;
; N/A   ; None         ; 3.644 ns   ; reset ; unidadeControle:inst25|stateOut[5]                 ; clk      ;
; N/A   ; None         ; 3.587 ns   ; reset ; unidadeControle:inst25|muxregdst[0]                ; clk      ;
; N/A   ; None         ; 3.574 ns   ; reset ; unidadeControle:inst25|state.execute               ; clk      ;
; N/A   ; None         ; 3.574 ns   ; reset ; unidadeControle:inst25|state.div2                  ; clk      ;
; N/A   ; None         ; 3.574 ns   ; reset ; unidadeControle:inst25|pcwritecond                 ; clk      ;
; N/A   ; None         ; 3.569 ns   ; reset ; unidadeControle:inst25|state.lw4                   ; clk      ;
; N/A   ; None         ; 3.568 ns   ; reset ; unidadeControle:inst25|xchgctrl                    ; clk      ;
; N/A   ; None         ; 3.521 ns   ; reset ; unidadeControle:inst25|alucontrol[2]               ; clk      ;
; N/A   ; None         ; 3.521 ns   ; reset ; unidadeControle:inst25|aluoutwrite                 ; clk      ;
; N/A   ; None         ; 3.499 ns   ; reset ; unidadeControle:inst25|muxpcsource[0]              ; clk      ;
; N/A   ; None         ; 3.499 ns   ; reset ; unidadeControle:inst25|muxpcsource[1]              ; clk      ;
; N/A   ; None         ; 3.499 ns   ; reset ; unidadeControle:inst25|muxshiftsrcb                ; clk      ;
; N/A   ; None         ; 3.496 ns   ; reset ; unidadeControle:inst25|state.xchg2                 ; clk      ;
; N/A   ; None         ; 3.496 ns   ; reset ; unidadeControle:inst25|state.add_sub_and           ; clk      ;
; N/A   ; None         ; 3.496 ns   ; reset ; unidadeControle:inst25|state.srl2                  ; clk      ;
; N/A   ; None         ; 3.496 ns   ; reset ; unidadeControle:inst25|state.srav2                 ; clk      ;
; N/A   ; None         ; 3.496 ns   ; reset ; unidadeControle:inst25|state.sllv2                 ; clk      ;
; N/A   ; None         ; 3.496 ns   ; reset ; unidadeControle:inst25|state.sll2                  ; clk      ;
; N/A   ; None         ; 3.496 ns   ; reset ; unidadeControle:inst25|shiftcontrol[0]             ; clk      ;
; N/A   ; None         ; 3.489 ns   ; reset ; unidadeControle:inst25|lscontrol[0]                ; clk      ;
; N/A   ; None         ; 3.359 ns   ; reset ; unidadeControle:inst25|stateOut[2]                 ; clk      ;
; N/A   ; None         ; 3.359 ns   ; reset ; unidadeControle:inst25|stateOut[1]                 ; clk      ;
; N/A   ; None         ; 3.301 ns   ; reset ; unidadeControle:inst25|muxmemtoreg[1]              ; clk      ;
; N/A   ; None         ; 3.292 ns   ; reset ; unidadeControle:inst25|pcwrite                     ; clk      ;
; N/A   ; None         ; 3.291 ns   ; reset ; unidadeControle:inst25|state.addi_addiu            ; clk      ;
; N/A   ; None         ; 3.291 ns   ; reset ; unidadeControle:inst25|alucontrol[0]               ; clk      ;
; N/A   ; None         ; 3.291 ns   ; reset ; unidadeControle:inst25|state.bne2                  ; clk      ;
; N/A   ; None         ; 3.291 ns   ; reset ; unidadeControle:inst25|state.bgt2                  ; clk      ;
; N/A   ; None         ; 3.291 ns   ; reset ; unidadeControle:inst25|state.beq2                  ; clk      ;
; N/A   ; None         ; 3.291 ns   ; reset ; unidadeControle:inst25|state.ble2                  ; clk      ;
; N/A   ; None         ; 3.286 ns   ; reset ; unidadeControle:inst25|state.xchg3                 ; clk      ;
; N/A   ; None         ; 3.286 ns   ; reset ; unidadeControle:inst25|state.lh4                   ; clk      ;
; N/A   ; None         ; 3.286 ns   ; reset ; unidadeControle:inst25|state.lb4                   ; clk      ;
; N/A   ; None         ; 3.286 ns   ; reset ; unidadeControle:inst25|state.decode2               ; clk      ;
; N/A   ; None         ; 3.286 ns   ; reset ; unidadeControle:inst25|state.lw3                   ; clk      ;
; N/A   ; None         ; 3.286 ns   ; reset ; unidadeControle:inst25|state.lh3                   ; clk      ;
; N/A   ; None         ; 3.286 ns   ; reset ; unidadeControle:inst25|state.lb3                   ; clk      ;
; N/A   ; None         ; 3.286 ns   ; reset ; unidadeControle:inst25|state.decode                ; clk      ;
; N/A   ; None         ; 3.286 ns   ; reset ; unidadeControle:inst25|state.fetch3                ; clk      ;
; N/A   ; None         ; 3.286 ns   ; reset ; unidadeControle:inst25|state.sh3                   ; clk      ;
; N/A   ; None         ; 3.286 ns   ; reset ; unidadeControle:inst25|state.blm3_wait             ; clk      ;
; N/A   ; None         ; 3.286 ns   ; reset ; unidadeControle:inst25|state.jal3                  ; clk      ;
; N/A   ; None         ; 3.286 ns   ; reset ; unidadeControle:inst25|state.wait_Final            ; clk      ;
; N/A   ; None         ; 3.278 ns   ; reset ; unidadeControle:inst25|state.jal2                  ; clk      ;
; N/A   ; None         ; 3.278 ns   ; reset ; unidadeControle:inst25|state.lw2_wait              ; clk      ;
; N/A   ; None         ; 3.278 ns   ; reset ; unidadeControle:inst25|state.lh2_wait              ; clk      ;
; N/A   ; None         ; 3.278 ns   ; reset ; unidadeControle:inst25|state.lb2_wait              ; clk      ;
; N/A   ; None         ; 3.278 ns   ; reset ; unidadeControle:inst25|state.fetch2                ; clk      ;
; N/A   ; None         ; 3.278 ns   ; reset ; unidadeControle:inst25|alucontrol[1]               ; clk      ;
; N/A   ; None         ; 3.278 ns   ; reset ; unidadeControle:inst25|state.sh2                   ; clk      ;
; N/A   ; None         ; 3.278 ns   ; reset ; unidadeControle:inst25|state.fetch1                ; clk      ;
; N/A   ; None         ; 3.278 ns   ; reset ; unidadeControle:inst25|state.sb2                   ; clk      ;
; N/A   ; None         ; 3.278 ns   ; reset ; unidadeControle:inst25|state.sw2                   ; clk      ;
; N/A   ; None         ; 3.278 ns   ; reset ; unidadeControle:inst25|state.blm2_wait             ; clk      ;
; N/A   ; None         ; 3.278 ns   ; reset ; unidadeControle:inst25|state.break2                ; clk      ;
; N/A   ; None         ; 3.278 ns   ; reset ; unidadeControle:inst25|state.closeWR               ; clk      ;
; N/A   ; None         ; 3.267 ns   ; reset ; unidadeControle:inst25|state.blm4                  ; clk      ;
; N/A   ; None         ; 3.201 ns   ; reset ; unidadeControle:inst25|muxalusrcb[1]               ; clk      ;
; N/A   ; None         ; 2.993 ns   ; reset ; unidadeControle:inst25|irwrite                     ; clk      ;
; N/A   ; None         ; 2.993 ns   ; reset ; unidadeControle:inst25|state.mult3                 ; clk      ;
; N/A   ; None         ; 0.485 ns   ; reset ; unidadeControle:inst25|stateOut[0]                 ; clk      ;
; N/A   ; None         ; 0.356 ns   ; reset ; unidadeControle:inst25|sscontrol[0]                ; clk      ;
; N/A   ; None         ; 0.356 ns   ; reset ; unidadeControle:inst25|sscontrol[1]                ; clk      ;
; N/A   ; None         ; 0.299 ns   ; reset ; unidadeControle:inst25|muxalusrca[0]               ; clk      ;
; N/A   ; None         ; 0.266 ns   ; reset ; unidadeControle:inst25|muxmemtoreg[3]              ; clk      ;
; N/A   ; None         ; 0.266 ns   ; reset ; unidadeControle:inst25|muxregdst[1]                ; clk      ;
; N/A   ; None         ; 0.123 ns   ; reset ; unidadeControle:inst25|iordmux[0]                  ; clk      ;
; N/A   ; None         ; 0.123 ns   ; reset ; unidadeControle:inst25|muxalusrcb[0]               ; clk      ;
; N/A   ; None         ; 0.119 ns   ; reset ; unidadeControle:inst25|state.sb3                   ; clk      ;
; N/A   ; None         ; 0.119 ns   ; reset ; unidadeControle:inst25|state.sw3                   ; clk      ;
; N/A   ; None         ; 0.067 ns   ; reset ; unidadeControle:inst25|regwrite                    ; clk      ;
; N/A   ; None         ; 0.067 ns   ; reset ; unidadeControle:inst25|muxmemtoreg[0]              ; clk      ;
+-------+--------------+------------+-------+----------------------------------------------------+----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                                                                       ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------------------------+-------------------+------------+
; Slack                                   ; Required tco                                        ; Actual tco ; From                        ; To                ; From Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------------------------+-------------------+------------+
; N/A                                     ; None                                                ; 22.450 ns  ; aluSrcA:inst|aluSrcAOut[4]  ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 22.441 ns  ; aluSrcA:inst|aluSrcAOut[4]  ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 22.397 ns  ; aluSrcA:inst|aluSrcAOut[4]  ; pcWriteSource[31] ; clk        ;
; N/A                                     ; None                                                ; 22.349 ns  ; aluSrcA:inst|aluSrcAOut[4]  ; pcWriteSource[29] ; clk        ;
; N/A                                     ; None                                                ; 22.316 ns  ; aluSrcA:inst|aluSrcAOut[0]  ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 22.314 ns  ; aluSrcA:inst|aluSrcAOut[4]  ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 22.307 ns  ; aluSrcA:inst|aluSrcAOut[0]  ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 22.271 ns  ; aluSrcA:inst|aluSrcAOut[2]  ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 22.263 ns  ; aluSrcA:inst|aluSrcAOut[0]  ; pcWriteSource[31] ; clk        ;
; N/A                                     ; None                                                ; 22.262 ns  ; aluSrcA:inst|aluSrcAOut[2]  ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 22.220 ns  ; aluSrcA:inst|aluSrcAOut[5]  ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 22.218 ns  ; aluSrcA:inst|aluSrcAOut[2]  ; pcWriteSource[31] ; clk        ;
; N/A                                     ; None                                                ; 22.215 ns  ; aluSrcA:inst|aluSrcAOut[0]  ; pcWriteSource[29] ; clk        ;
; N/A                                     ; None                                                ; 22.211 ns  ; aluSrcA:inst|aluSrcAOut[5]  ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 22.207 ns  ; aluSrcA:inst|aluSrcAOut[4]  ; IORDout[25]       ; clk        ;
; N/A                                     ; None                                                ; 22.187 ns  ; aluSrcA:inst|aluSrcAOut[3]  ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 22.180 ns  ; aluSrcA:inst|aluSrcAOut[0]  ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 22.178 ns  ; aluSrcA:inst|aluSrcAOut[3]  ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 22.170 ns  ; aluSrcA:inst|aluSrcAOut[2]  ; pcWriteSource[29] ; clk        ;
; N/A                                     ; None                                                ; 22.167 ns  ; aluSrcA:inst|aluSrcAOut[5]  ; pcWriteSource[31] ; clk        ;
; N/A                                     ; None                                                ; 22.161 ns  ; aluSrcA:inst|aluSrcAOut[4]  ; IORDout[27]       ; clk        ;
; N/A                                     ; None                                                ; 22.149 ns  ; aluSrcA:inst|aluSrcAOut[1]  ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 22.140 ns  ; aluSrcA:inst|aluSrcAOut[1]  ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 22.135 ns  ; aluSrcA:inst|aluSrcAOut[2]  ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 22.134 ns  ; aluSrcA:inst|aluSrcAOut[3]  ; pcWriteSource[31] ; clk        ;
; N/A                                     ; None                                                ; 22.119 ns  ; aluSrcA:inst|aluSrcAOut[5]  ; pcWriteSource[29] ; clk        ;
; N/A                                     ; None                                                ; 22.096 ns  ; aluSrcA:inst|aluSrcAOut[1]  ; pcWriteSource[31] ; clk        ;
; N/A                                     ; None                                                ; 22.086 ns  ; aluSrcA:inst|aluSrcAOut[3]  ; pcWriteSource[29] ; clk        ;
; N/A                                     ; None                                                ; 22.084 ns  ; aluSrcA:inst|aluSrcAOut[5]  ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 22.073 ns  ; aluSrcA:inst|aluSrcAOut[0]  ; IORDout[25]       ; clk        ;
; N/A                                     ; None                                                ; 22.051 ns  ; aluSrcA:inst|aluSrcAOut[3]  ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 22.048 ns  ; aluSrcA:inst|aluSrcAOut[1]  ; pcWriteSource[29] ; clk        ;
; N/A                                     ; None                                                ; 22.028 ns  ; aluSrcA:inst|aluSrcAOut[2]  ; IORDout[25]       ; clk        ;
; N/A                                     ; None                                                ; 22.027 ns  ; aluSrcA:inst|aluSrcAOut[0]  ; IORDout[27]       ; clk        ;
; N/A                                     ; None                                                ; 22.013 ns  ; aluSrcA:inst|aluSrcAOut[1]  ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 22.000 ns  ; aluSrcA:inst|aluSrcAOut[4]  ; IORDout[26]       ; clk        ;
; N/A                                     ; None                                                ; 21.982 ns  ; aluSrcA:inst|aluSrcAOut[2]  ; IORDout[27]       ; clk        ;
; N/A                                     ; None                                                ; 21.977 ns  ; aluSrcA:inst|aluSrcAOut[5]  ; IORDout[25]       ; clk        ;
; N/A                                     ; None                                                ; 21.956 ns  ; aluSrcA:inst|aluSrcAOut[4]  ; aluresult[27]     ; clk        ;
; N/A                                     ; None                                                ; 21.944 ns  ; aluSrcA:inst|aluSrcAOut[3]  ; IORDout[25]       ; clk        ;
; N/A                                     ; None                                                ; 21.931 ns  ; aluSrcA:inst|aluSrcAOut[5]  ; IORDout[27]       ; clk        ;
; N/A                                     ; None                                                ; 21.906 ns  ; aluSrcA:inst|aluSrcAOut[1]  ; IORDout[25]       ; clk        ;
; N/A                                     ; None                                                ; 21.898 ns  ; aluSrcA:inst|aluSrcAOut[3]  ; IORDout[27]       ; clk        ;
; N/A                                     ; None                                                ; 21.866 ns  ; aluSrcA:inst|aluSrcAOut[0]  ; IORDout[26]       ; clk        ;
; N/A                                     ; None                                                ; 21.860 ns  ; aluSrcA:inst|aluSrcAOut[1]  ; IORDout[27]       ; clk        ;
; N/A                                     ; None                                                ; 21.822 ns  ; aluSrcA:inst|aluSrcAOut[0]  ; aluresult[27]     ; clk        ;
; N/A                                     ; None                                                ; 21.821 ns  ; aluSrcA:inst|aluSrcAOut[2]  ; IORDout[26]       ; clk        ;
; N/A                                     ; None                                                ; 21.777 ns  ; aluSrcA:inst|aluSrcAOut[2]  ; aluresult[27]     ; clk        ;
; N/A                                     ; None                                                ; 21.770 ns  ; aluSrcA:inst|aluSrcAOut[5]  ; IORDout[26]       ; clk        ;
; N/A                                     ; None                                                ; 21.737 ns  ; aluSrcA:inst|aluSrcAOut[3]  ; IORDout[26]       ; clk        ;
; N/A                                     ; None                                                ; 21.734 ns  ; aluSrcA:inst|aluSrcAOut[4]  ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 21.726 ns  ; aluSrcA:inst|aluSrcAOut[5]  ; aluresult[27]     ; clk        ;
; N/A                                     ; None                                                ; 21.699 ns  ; aluSrcA:inst|aluSrcAOut[1]  ; IORDout[26]       ; clk        ;
; N/A                                     ; None                                                ; 21.693 ns  ; aluSrcA:inst|aluSrcAOut[3]  ; aluresult[27]     ; clk        ;
; N/A                                     ; None                                                ; 21.655 ns  ; aluSrcA:inst|aluSrcAOut[1]  ; aluresult[27]     ; clk        ;
; N/A                                     ; None                                                ; 21.654 ns  ; aluSrcA:inst|aluSrcAOut[4]  ; IORDout[24]       ; clk        ;
; N/A                                     ; None                                                ; 21.642 ns  ; aluSrcA:inst|aluSrcAOut[7]  ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 21.633 ns  ; aluSrcA:inst|aluSrcAOut[7]  ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 21.600 ns  ; aluSrcA:inst|aluSrcAOut[0]  ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 21.589 ns  ; aluSrcA:inst|aluSrcAOut[7]  ; pcWriteSource[31] ; clk        ;
; N/A                                     ; None                                                ; 21.583 ns  ; aluSrcA:inst|aluSrcAOut[4]  ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 21.579 ns  ; aluSrcA:inst|aluSrcAOut[9]  ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 21.570 ns  ; aluSrcA:inst|aluSrcAOut[9]  ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 21.566 ns  ; aluSrcA:inst|aluSrcAOut[6]  ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 21.557 ns  ; aluSrcA:inst|aluSrcAOut[6]  ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 21.555 ns  ; aluSrcA:inst|aluSrcAOut[2]  ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 21.541 ns  ; aluSrcA:inst|aluSrcAOut[7]  ; pcWriteSource[29] ; clk        ;
; N/A                                     ; None                                                ; 21.527 ns  ; aluSrcA:inst|aluSrcAOut[4]  ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 21.526 ns  ; aluSrcA:inst|aluSrcAOut[9]  ; pcWriteSource[31] ; clk        ;
; N/A                                     ; None                                                ; 21.520 ns  ; aluSrcA:inst|aluSrcAOut[0]  ; IORDout[24]       ; clk        ;
; N/A                                     ; None                                                ; 21.513 ns  ; aluSrcA:inst|aluSrcAOut[6]  ; pcWriteSource[31] ; clk        ;
; N/A                                     ; None                                                ; 21.506 ns  ; aluSrcA:inst|aluSrcAOut[7]  ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 21.504 ns  ; aluSrcA:inst|aluSrcAOut[5]  ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 21.478 ns  ; aluSrcA:inst|aluSrcAOut[9]  ; pcWriteSource[29] ; clk        ;
; N/A                                     ; None                                                ; 21.475 ns  ; aluSrcA:inst|aluSrcAOut[2]  ; IORDout[24]       ; clk        ;
; N/A                                     ; None                                                ; 21.471 ns  ; aluSrcA:inst|aluSrcAOut[3]  ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 21.465 ns  ; aluSrcA:inst|aluSrcAOut[6]  ; pcWriteSource[29] ; clk        ;
; N/A                                     ; None                                                ; 21.449 ns  ; aluSrcA:inst|aluSrcAOut[0]  ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 21.443 ns  ; aluSrcA:inst|aluSrcAOut[9]  ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 21.433 ns  ; aluSrcA:inst|aluSrcAOut[1]  ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 21.430 ns  ; aluSrcA:inst|aluSrcAOut[6]  ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 21.424 ns  ; aluSrcA:inst|aluSrcAOut[5]  ; IORDout[24]       ; clk        ;
; N/A                                     ; None                                                ; 21.404 ns  ; aluSrcA:inst|aluSrcAOut[2]  ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 21.399 ns  ; aluSrcA:inst|aluSrcAOut[7]  ; IORDout[25]       ; clk        ;
; N/A                                     ; None                                                ; 21.393 ns  ; aluSrcA:inst|aluSrcAOut[0]  ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 21.391 ns  ; aluSrcA:inst|aluSrcAOut[3]  ; IORDout[24]       ; clk        ;
; N/A                                     ; None                                                ; 21.383 ns  ; aluSrcA:inst|aluSrcAOut[4]  ; aluresult[21]     ; clk        ;
; N/A                                     ; None                                                ; 21.373 ns  ; aluSrcA:inst|aluSrcAOut[10] ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 21.364 ns  ; aluSrcA:inst|aluSrcAOut[10] ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 21.353 ns  ; aluSrcA:inst|aluSrcAOut[1]  ; IORDout[24]       ; clk        ;
; N/A                                     ; None                                                ; 21.353 ns  ; aluSrcA:inst|aluSrcAOut[7]  ; IORDout[27]       ; clk        ;
; N/A                                     ; None                                                ; 21.353 ns  ; aluSrcA:inst|aluSrcAOut[5]  ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 21.348 ns  ; aluSrcA:inst|aluSrcAOut[2]  ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 21.336 ns  ; aluSrcA:inst|aluSrcAOut[9]  ; IORDout[25]       ; clk        ;
; N/A                                     ; None                                                ; 21.323 ns  ; aluSrcA:inst|aluSrcAOut[6]  ; IORDout[25]       ; clk        ;
; N/A                                     ; None                                                ; 21.320 ns  ; aluSrcA:inst|aluSrcAOut[10] ; pcWriteSource[31] ; clk        ;
; N/A                                     ; None                                                ; 21.320 ns  ; aluSrcA:inst|aluSrcAOut[3]  ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 21.315 ns  ; aluSrcA:inst|aluSrcAOut[8]  ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 21.306 ns  ; aluSrcA:inst|aluSrcAOut[8]  ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 21.297 ns  ; aluSrcA:inst|aluSrcAOut[5]  ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 21.290 ns  ; aluSrcA:inst|aluSrcAOut[9]  ; IORDout[27]       ; clk        ;
; N/A                                     ; None                                                ; 21.282 ns  ; aluSrcA:inst|aluSrcAOut[1]  ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 21.277 ns  ; aluSrcA:inst|aluSrcAOut[6]  ; IORDout[27]       ; clk        ;
; N/A                                     ; None                                                ; 21.272 ns  ; aluSrcA:inst|aluSrcAOut[10] ; pcWriteSource[29] ; clk        ;
; N/A                                     ; None                                                ; 21.267 ns  ; aluSrcA:inst|aluSrcAOut[14] ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 21.264 ns  ; aluSrcA:inst|aluSrcAOut[3]  ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 21.262 ns  ; aluSrcA:inst|aluSrcAOut[8]  ; pcWriteSource[31] ; clk        ;
; N/A                                     ; None                                                ; 21.258 ns  ; aluSrcA:inst|aluSrcAOut[14] ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 21.249 ns  ; aluSrcA:inst|aluSrcAOut[0]  ; aluresult[21]     ; clk        ;
; N/A                                     ; None                                                ; 21.240 ns  ; aluSrcA:inst|aluSrcAOut[4]  ; pcWriteSource[25] ; clk        ;
; N/A                                     ; None                                                ; 21.237 ns  ; aluSrcA:inst|aluSrcAOut[10] ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 21.226 ns  ; aluSrcA:inst|aluSrcAOut[1]  ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 21.214 ns  ; aluSrcA:inst|aluSrcAOut[8]  ; pcWriteSource[29] ; clk        ;
; N/A                                     ; None                                                ; 21.214 ns  ; aluSrcA:inst|aluSrcAOut[14] ; pcWriteSource[31] ; clk        ;
; N/A                                     ; None                                                ; 21.204 ns  ; aluSrcA:inst|aluSrcAOut[2]  ; aluresult[21]     ; clk        ;
; N/A                                     ; None                                                ; 21.192 ns  ; aluSrcA:inst|aluSrcAOut[7]  ; IORDout[26]       ; clk        ;
; N/A                                     ; None                                                ; 21.179 ns  ; aluSrcA:inst|aluSrcAOut[8]  ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 21.172 ns  ; aluSrcA:inst|aluSrcAOut[4]  ; pcWriteSource[24] ; clk        ;
; N/A                                     ; None                                                ; 21.166 ns  ; aluSrcA:inst|aluSrcAOut[14] ; pcWriteSource[29] ; clk        ;
; N/A                                     ; None                                                ; 21.153 ns  ; aluSrcA:inst|aluSrcAOut[5]  ; aluresult[21]     ; clk        ;
; N/A                                     ; None                                                ; 21.148 ns  ; aluSrcA:inst|aluSrcAOut[7]  ; aluresult[27]     ; clk        ;
; N/A                                     ; None                                                ; 21.131 ns  ; aluSrcA:inst|aluSrcAOut[14] ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 21.130 ns  ; aluSrcA:inst|aluSrcAOut[10] ; IORDout[25]       ; clk        ;
; N/A                                     ; None                                                ; 21.129 ns  ; aluSrcA:inst|aluSrcAOut[9]  ; IORDout[26]       ; clk        ;
; N/A                                     ; None                                                ; 21.120 ns  ; aluSrcA:inst|aluSrcAOut[3]  ; aluresult[21]     ; clk        ;
; N/A                                     ; None                                                ; 21.116 ns  ; aluSrcA:inst|aluSrcAOut[6]  ; IORDout[26]       ; clk        ;
; N/A                                     ; None                                                ; 21.106 ns  ; aluSrcA:inst|aluSrcAOut[0]  ; pcWriteSource[25] ; clk        ;
; N/A                                     ; None                                                ; 21.085 ns  ; aluSrcA:inst|aluSrcAOut[9]  ; aluresult[27]     ; clk        ;
; N/A                                     ; None                                                ; 21.084 ns  ; aluSrcA:inst|aluSrcAOut[10] ; IORDout[27]       ; clk        ;
; N/A                                     ; None                                                ; 21.082 ns  ; aluSrcA:inst|aluSrcAOut[1]  ; aluresult[21]     ; clk        ;
; N/A                                     ; None                                                ; 21.072 ns  ; aluSrcA:inst|aluSrcAOut[8]  ; IORDout[25]       ; clk        ;
; N/A                                     ; None                                                ; 21.072 ns  ; aluSrcA:inst|aluSrcAOut[6]  ; aluresult[27]     ; clk        ;
; N/A                                     ; None                                                ; 21.061 ns  ; aluSrcA:inst|aluSrcAOut[2]  ; pcWriteSource[25] ; clk        ;
; N/A                                     ; None                                                ; 21.038 ns  ; aluSrcA:inst|aluSrcAOut[0]  ; pcWriteSource[24] ; clk        ;
; N/A                                     ; None                                                ; 21.026 ns  ; aluSrcA:inst|aluSrcAOut[8]  ; IORDout[27]       ; clk        ;
; N/A                                     ; None                                                ; 21.024 ns  ; aluSrcA:inst|aluSrcAOut[14] ; IORDout[25]       ; clk        ;
; N/A                                     ; None                                                ; 21.010 ns  ; aluSrcA:inst|aluSrcAOut[5]  ; pcWriteSource[25] ; clk        ;
; N/A                                     ; None                                                ; 20.993 ns  ; aluSrcA:inst|aluSrcAOut[2]  ; pcWriteSource[24] ; clk        ;
; N/A                                     ; None                                                ; 20.992 ns  ; aluSrcA:inst|aluSrcAOut[4]  ; aluresult[28]     ; clk        ;
; N/A                                     ; None                                                ; 20.978 ns  ; aluSrcA:inst|aluSrcAOut[14] ; IORDout[27]       ; clk        ;
; N/A                                     ; None                                                ; 20.977 ns  ; aluSrcA:inst|aluSrcAOut[3]  ; pcWriteSource[25] ; clk        ;
; N/A                                     ; None                                                ; 20.942 ns  ; aluSrcA:inst|aluSrcAOut[5]  ; pcWriteSource[24] ; clk        ;
; N/A                                     ; None                                                ; 20.939 ns  ; aluSrcA:inst|aluSrcAOut[1]  ; pcWriteSource[25] ; clk        ;
; N/A                                     ; None                                                ; 20.926 ns  ; aluSrcA:inst|aluSrcAOut[7]  ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 20.923 ns  ; aluSrcA:inst|aluSrcAOut[10] ; IORDout[26]       ; clk        ;
; N/A                                     ; None                                                ; 20.909 ns  ; aluSrcA:inst|aluSrcAOut[3]  ; pcWriteSource[24] ; clk        ;
; N/A                                     ; None                                                ; 20.890 ns  ; aluSrcA:inst|aluSrcAOut[4]  ; pcWriteSource[28] ; clk        ;
; N/A                                     ; None                                                ; 20.879 ns  ; aluSrcA:inst|aluSrcAOut[10] ; aluresult[27]     ; clk        ;
; N/A                                     ; None                                                ; 20.871 ns  ; aluSrcA:inst|aluSrcAOut[1]  ; pcWriteSource[24] ; clk        ;
; N/A                                     ; None                                                ; 20.865 ns  ; aluSrcA:inst|aluSrcAOut[8]  ; IORDout[26]       ; clk        ;
; N/A                                     ; None                                                ; 20.863 ns  ; aluSrcA:inst|aluSrcAOut[9]  ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 20.860 ns  ; aluSrcA:inst|aluSrcAOut[4]  ; IORDout[22]       ; clk        ;
; N/A                                     ; None                                                ; 20.858 ns  ; aluSrcA:inst|aluSrcAOut[0]  ; aluresult[28]     ; clk        ;
; N/A                                     ; None                                                ; 20.850 ns  ; aluSrcA:inst|aluSrcAOut[6]  ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 20.846 ns  ; aluSrcA:inst|aluSrcAOut[7]  ; IORDout[24]       ; clk        ;
; N/A                                     ; None                                                ; 20.821 ns  ; aluSrcA:inst|aluSrcAOut[8]  ; aluresult[27]     ; clk        ;
; N/A                                     ; None                                                ; 20.817 ns  ; aluSrcA:inst|aluSrcAOut[14] ; IORDout[26]       ; clk        ;
; N/A                                     ; None                                                ; 20.813 ns  ; aluSrcA:inst|aluSrcAOut[2]  ; aluresult[28]     ; clk        ;
; N/A                                     ; None                                                ; 20.783 ns  ; aluSrcA:inst|aluSrcAOut[9]  ; IORDout[24]       ; clk        ;
; N/A                                     ; None                                                ; 20.775 ns  ; aluSrcA:inst|aluSrcAOut[7]  ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 20.773 ns  ; aluSrcA:inst|aluSrcAOut[14] ; aluresult[27]     ; clk        ;
; N/A                                     ; None                                                ; 20.770 ns  ; aluSrcA:inst|aluSrcAOut[6]  ; IORDout[24]       ; clk        ;
; N/A                                     ; None                                                ; 20.762 ns  ; aluSrcA:inst|aluSrcAOut[5]  ; aluresult[28]     ; clk        ;
; N/A                                     ; None                                                ; 20.756 ns  ; aluSrcA:inst|aluSrcAOut[0]  ; pcWriteSource[28] ; clk        ;
; N/A                                     ; None                                                ; 20.729 ns  ; aluSrcA:inst|aluSrcAOut[3]  ; aluresult[28]     ; clk        ;
; N/A                                     ; None                                                ; 20.726 ns  ; aluSrcA:inst|aluSrcAOut[0]  ; IORDout[22]       ; clk        ;
; N/A                                     ; None                                                ; 20.719 ns  ; aluSrcA:inst|aluSrcAOut[7]  ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 20.712 ns  ; aluSrcA:inst|aluSrcAOut[9]  ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 20.711 ns  ; aluSrcA:inst|aluSrcAOut[2]  ; pcWriteSource[28] ; clk        ;
; N/A                                     ; None                                                ; 20.699 ns  ; aluSrcA:inst|aluSrcAOut[6]  ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 20.692 ns  ; aluSrcA:inst|aluSrcAOut[4]  ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 20.691 ns  ; aluSrcA:inst|aluSrcAOut[1]  ; aluresult[28]     ; clk        ;
; N/A                                     ; None                                                ; 20.687 ns  ; aluSrcA:inst|aluSrcAOut[4]  ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 20.681 ns  ; aluSrcA:inst|aluSrcAOut[2]  ; IORDout[22]       ; clk        ;
; N/A                                     ; None                                                ; 20.660 ns  ; aluSrcA:inst|aluSrcAOut[5]  ; pcWriteSource[28] ; clk        ;
; N/A                                     ; None                                                ; 20.657 ns  ; aluSrcA:inst|aluSrcAOut[10] ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 20.656 ns  ; aluSrcA:inst|aluSrcAOut[9]  ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 20.643 ns  ; aluSrcA:inst|aluSrcAOut[6]  ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 20.630 ns  ; aluSrcA:inst|aluSrcAOut[5]  ; IORDout[22]       ; clk        ;
; N/A                                     ; None                                                ; 20.627 ns  ; aluSrcA:inst|aluSrcAOut[3]  ; pcWriteSource[28] ; clk        ;
; N/A                                     ; None                                                ; 20.599 ns  ; aluSrcA:inst|aluSrcAOut[8]  ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 20.597 ns  ; aluSrcA:inst|aluSrcAOut[3]  ; IORDout[22]       ; clk        ;
; N/A                                     ; None                                                ; 20.589 ns  ; aluSrcA:inst|aluSrcAOut[1]  ; pcWriteSource[28] ; clk        ;
; N/A                                     ; None                                                ; 20.584 ns  ; aluSrcA:inst|aluSrcAOut[13] ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 20.577 ns  ; aluSrcA:inst|aluSrcAOut[10] ; IORDout[24]       ; clk        ;
; N/A                                     ; None                                                ; 20.575 ns  ; aluSrcA:inst|aluSrcAOut[7]  ; aluresult[21]     ; clk        ;
; N/A                                     ; None                                                ; 20.575 ns  ; aluSrcA:inst|aluSrcAOut[13] ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 20.559 ns  ; aluSrcA:inst|aluSrcAOut[1]  ; IORDout[22]       ; clk        ;
; N/A                                     ; None                                                ; 20.558 ns  ; aluSrcA:inst|aluSrcAOut[0]  ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 20.553 ns  ; aluSrcA:inst|aluSrcAOut[0]  ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 20.551 ns  ; aluSrcA:inst|aluSrcAOut[14] ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 20.531 ns  ; aluSrcA:inst|aluSrcAOut[13] ; pcWriteSource[31] ; clk        ;
; N/A                                     ; None                                                ; 20.524 ns  ; aluSrcA:inst|aluSrcAOut[4]  ; IORDout[28]       ; clk        ;
; N/A                                     ; None                                                ; 20.519 ns  ; aluSrcA:inst|aluSrcAOut[8]  ; IORDout[24]       ; clk        ;
; N/A                                     ; None                                                ; 20.513 ns  ; aluSrcA:inst|aluSrcAOut[2]  ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 20.512 ns  ; aluSrcA:inst|aluSrcAOut[9]  ; aluresult[21]     ; clk        ;
; N/A                                     ; None                                                ; 20.508 ns  ; aluSrcA:inst|aluSrcAOut[2]  ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 20.506 ns  ; aluSrcA:inst|aluSrcAOut[10] ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 20.504 ns  ; aluSrcA:inst|aluSrcAOut[4]  ; IORDout[21]       ; clk        ;
; N/A                                     ; None                                                ; 20.499 ns  ; aluSrcA:inst|aluSrcAOut[6]  ; aluresult[21]     ; clk        ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;                             ;                   ;            ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------------------------+-------------------+------------+


+---------------------------------------------------------------+
; tpd                                                           ;
+-------+-------------------+-----------------+-------+---------+
; Slack ; Required P2P Time ; Actual P2P Time ; From  ; To      ;
+-------+-------------------+-----------------+-------+---------+
; N/A   ; None              ; 7.800 ns        ; reset ; resetD2 ;
; N/A   ; None              ; 7.191 ns        ; clk   ; debug   ;
+-------+-------------------+-----------------+-------+---------+


+-----------------------------------------------------------------------------------------------------------------+
; th                                                                                                              ;
+---------------+-------------+-----------+-------+----------------------------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From  ; To                                                 ; To Clock ;
+---------------+-------------+-----------+-------+----------------------------------------------------+----------+
; N/A           ; None        ; 0.185 ns  ; reset ; unidadeControle:inst25|regwrite                    ; clk      ;
; N/A           ; None        ; 0.185 ns  ; reset ; unidadeControle:inst25|muxmemtoreg[0]              ; clk      ;
; N/A           ; None        ; 0.133 ns  ; reset ; unidadeControle:inst25|state.sb3                   ; clk      ;
; N/A           ; None        ; 0.133 ns  ; reset ; unidadeControle:inst25|state.sw3                   ; clk      ;
; N/A           ; None        ; 0.129 ns  ; reset ; unidadeControle:inst25|iordmux[0]                  ; clk      ;
; N/A           ; None        ; 0.129 ns  ; reset ; unidadeControle:inst25|muxalusrcb[0]               ; clk      ;
; N/A           ; None        ; -0.014 ns ; reset ; unidadeControle:inst25|muxmemtoreg[3]              ; clk      ;
; N/A           ; None        ; -0.014 ns ; reset ; unidadeControle:inst25|muxregdst[1]                ; clk      ;
; N/A           ; None        ; -0.047 ns ; reset ; unidadeControle:inst25|muxalusrca[0]               ; clk      ;
; N/A           ; None        ; -0.104 ns ; reset ; unidadeControle:inst25|sscontrol[0]                ; clk      ;
; N/A           ; None        ; -0.104 ns ; reset ; unidadeControle:inst25|sscontrol[1]                ; clk      ;
; N/A           ; None        ; -0.233 ns ; reset ; unidadeControle:inst25|stateOut[0]                 ; clk      ;
; N/A           ; None        ; -2.741 ns ; reset ; unidadeControle:inst25|irwrite                     ; clk      ;
; N/A           ; None        ; -2.741 ns ; reset ; unidadeControle:inst25|state.mult3                 ; clk      ;
; N/A           ; None        ; -2.949 ns ; reset ; unidadeControle:inst25|muxalusrcb[1]               ; clk      ;
; N/A           ; None        ; -3.015 ns ; reset ; unidadeControle:inst25|state.blm4                  ; clk      ;
; N/A           ; None        ; -3.026 ns ; reset ; unidadeControle:inst25|state.jal2                  ; clk      ;
; N/A           ; None        ; -3.026 ns ; reset ; unidadeControle:inst25|state.lw2_wait              ; clk      ;
; N/A           ; None        ; -3.026 ns ; reset ; unidadeControle:inst25|state.lh2_wait              ; clk      ;
; N/A           ; None        ; -3.026 ns ; reset ; unidadeControle:inst25|state.lb2_wait              ; clk      ;
; N/A           ; None        ; -3.026 ns ; reset ; unidadeControle:inst25|state.fetch2                ; clk      ;
; N/A           ; None        ; -3.026 ns ; reset ; unidadeControle:inst25|alucontrol[1]               ; clk      ;
; N/A           ; None        ; -3.026 ns ; reset ; unidadeControle:inst25|state.sh2                   ; clk      ;
; N/A           ; None        ; -3.026 ns ; reset ; unidadeControle:inst25|state.fetch1                ; clk      ;
; N/A           ; None        ; -3.026 ns ; reset ; unidadeControle:inst25|state.sb2                   ; clk      ;
; N/A           ; None        ; -3.026 ns ; reset ; unidadeControle:inst25|state.sw2                   ; clk      ;
; N/A           ; None        ; -3.026 ns ; reset ; unidadeControle:inst25|state.blm2_wait             ; clk      ;
; N/A           ; None        ; -3.026 ns ; reset ; unidadeControle:inst25|state.break2                ; clk      ;
; N/A           ; None        ; -3.026 ns ; reset ; unidadeControle:inst25|state.closeWR               ; clk      ;
; N/A           ; None        ; -3.034 ns ; reset ; unidadeControle:inst25|state.xchg3                 ; clk      ;
; N/A           ; None        ; -3.034 ns ; reset ; unidadeControle:inst25|state.lh4                   ; clk      ;
; N/A           ; None        ; -3.034 ns ; reset ; unidadeControle:inst25|state.lb4                   ; clk      ;
; N/A           ; None        ; -3.034 ns ; reset ; unidadeControle:inst25|state.decode2               ; clk      ;
; N/A           ; None        ; -3.034 ns ; reset ; unidadeControle:inst25|state.lw3                   ; clk      ;
; N/A           ; None        ; -3.034 ns ; reset ; unidadeControle:inst25|state.lh3                   ; clk      ;
; N/A           ; None        ; -3.034 ns ; reset ; unidadeControle:inst25|state.lb3                   ; clk      ;
; N/A           ; None        ; -3.034 ns ; reset ; unidadeControle:inst25|state.decode                ; clk      ;
; N/A           ; None        ; -3.034 ns ; reset ; unidadeControle:inst25|state.fetch3                ; clk      ;
; N/A           ; None        ; -3.034 ns ; reset ; unidadeControle:inst25|state.sh3                   ; clk      ;
; N/A           ; None        ; -3.034 ns ; reset ; unidadeControle:inst25|state.blm3_wait             ; clk      ;
; N/A           ; None        ; -3.034 ns ; reset ; unidadeControle:inst25|state.jal3                  ; clk      ;
; N/A           ; None        ; -3.034 ns ; reset ; unidadeControle:inst25|state.wait_Final            ; clk      ;
; N/A           ; None        ; -3.039 ns ; reset ; unidadeControle:inst25|state.addi_addiu            ; clk      ;
; N/A           ; None        ; -3.039 ns ; reset ; unidadeControle:inst25|alucontrol[0]               ; clk      ;
; N/A           ; None        ; -3.039 ns ; reset ; unidadeControle:inst25|state.bne2                  ; clk      ;
; N/A           ; None        ; -3.039 ns ; reset ; unidadeControle:inst25|state.bgt2                  ; clk      ;
; N/A           ; None        ; -3.039 ns ; reset ; unidadeControle:inst25|state.beq2                  ; clk      ;
; N/A           ; None        ; -3.039 ns ; reset ; unidadeControle:inst25|state.ble2                  ; clk      ;
; N/A           ; None        ; -3.040 ns ; reset ; unidadeControle:inst25|pcwrite                     ; clk      ;
; N/A           ; None        ; -3.049 ns ; reset ; unidadeControle:inst25|muxmemtoreg[1]              ; clk      ;
; N/A           ; None        ; -3.107 ns ; reset ; unidadeControle:inst25|stateOut[2]                 ; clk      ;
; N/A           ; None        ; -3.107 ns ; reset ; unidadeControle:inst25|stateOut[1]                 ; clk      ;
; N/A           ; None        ; -3.237 ns ; reset ; unidadeControle:inst25|lscontrol[0]                ; clk      ;
; N/A           ; None        ; -3.244 ns ; reset ; unidadeControle:inst25|state.xchg2                 ; clk      ;
; N/A           ; None        ; -3.244 ns ; reset ; unidadeControle:inst25|state.add_sub_and           ; clk      ;
; N/A           ; None        ; -3.244 ns ; reset ; unidadeControle:inst25|state.srl2                  ; clk      ;
; N/A           ; None        ; -3.244 ns ; reset ; unidadeControle:inst25|state.srav2                 ; clk      ;
; N/A           ; None        ; -3.244 ns ; reset ; unidadeControle:inst25|state.sllv2                 ; clk      ;
; N/A           ; None        ; -3.244 ns ; reset ; unidadeControle:inst25|state.sll2                  ; clk      ;
; N/A           ; None        ; -3.244 ns ; reset ; unidadeControle:inst25|shiftcontrol[0]             ; clk      ;
; N/A           ; None        ; -3.247 ns ; reset ; unidadeControle:inst25|muxpcsource[0]              ; clk      ;
; N/A           ; None        ; -3.247 ns ; reset ; unidadeControle:inst25|muxpcsource[1]              ; clk      ;
; N/A           ; None        ; -3.247 ns ; reset ; unidadeControle:inst25|muxshiftsrcb                ; clk      ;
; N/A           ; None        ; -3.269 ns ; reset ; unidadeControle:inst25|alucontrol[2]               ; clk      ;
; N/A           ; None        ; -3.269 ns ; reset ; unidadeControle:inst25|aluoutwrite                 ; clk      ;
; N/A           ; None        ; -3.316 ns ; reset ; unidadeControle:inst25|xchgctrl                    ; clk      ;
; N/A           ; None        ; -3.317 ns ; reset ; unidadeControle:inst25|state.lw4                   ; clk      ;
; N/A           ; None        ; -3.322 ns ; reset ; unidadeControle:inst25|state.execute               ; clk      ;
; N/A           ; None        ; -3.322 ns ; reset ; unidadeControle:inst25|state.div2                  ; clk      ;
; N/A           ; None        ; -3.322 ns ; reset ; unidadeControle:inst25|pcwritecond                 ; clk      ;
; N/A           ; None        ; -3.335 ns ; reset ; unidadeControle:inst25|muxregdst[0]                ; clk      ;
; N/A           ; None        ; -3.392 ns ; reset ; unidadeControle:inst25|stateOut[5]                 ; clk      ;
; N/A           ; None        ; -3.529 ns ; reset ; unidadeControle:inst25|memwrite                    ; clk      ;
; N/A           ; None        ; -3.529 ns ; reset ; unidadeControle:inst25|shiftcontrol[1]             ; clk      ;
; N/A           ; None        ; -3.682 ns ; reset ; unidadeControle:inst25|stateOut[3]                 ; clk      ;
; N/A           ; None        ; -3.683 ns ; reset ; unidadeControle:inst25|functOut[0]                 ; clk      ;
; N/A           ; None        ; -3.692 ns ; reset ; unidadeControle:inst25|state.mult2                 ; clk      ;
; N/A           ; None        ; -3.702 ns ; reset ; unidadeControle:inst25|muxalusrca[1]               ; clk      ;
; N/A           ; None        ; -3.702 ns ; reset ; unidadeControle:inst25|muxxxchgctrl                ; clk      ;
; N/A           ; None        ; -3.702 ns ; reset ; unidadeControle:inst25|lscontrol[1]                ; clk      ;
; N/A           ; None        ; -3.849 ns ; reset ; unidadeControle:inst25|functOut[4]                 ; clk      ;
; N/A           ; None        ; -3.867 ns ; reset ; unidadeControle:inst25|functOut[3]                 ; clk      ;
; N/A           ; None        ; -3.935 ns ; reset ; unidadeControle:inst25|stateOut[6]                 ; clk      ;
; N/A           ; None        ; -3.935 ns ; reset ; unidadeControle:inst25|stateOut[4]                 ; clk      ;
; N/A           ; None        ; -4.058 ns ; reset ; unidadeControle:inst25|functOut[5]                 ; clk      ;
; N/A           ; None        ; -4.058 ns ; reset ; unidadeControle:inst25|functOut[2]                 ; clk      ;
; N/A           ; None        ; -4.058 ns ; reset ; unidadeControle:inst25|functOut[1]                 ; clk      ;
; N/A           ; None        ; -4.117 ns ; reset ; unidadeControle:inst25|multBegin                   ; clk      ;
; N/A           ; None        ; -4.156 ns ; reset ; mult:inst28|multStop                               ; clk      ;
; N/A           ; None        ; -4.204 ns ; reset ; unidadeControle:inst25|state.sll_sra_srl_sllv_srav ; clk      ;
; N/A           ; None        ; -4.204 ns ; reset ; unidadeControle:inst25|state.sra2                  ; clk      ;
; N/A           ; None        ; -4.204 ns ; reset ; unidadeControle:inst25|shiftcontrol[2]             ; clk      ;
; N/A           ; None        ; -4.283 ns ; reset ; mult:inst28|hi[12]                                 ; clk      ;
; N/A           ; None        ; -4.371 ns ; reset ; unidadeControle:inst25|muxmemtoreg[2]              ; clk      ;
; N/A           ; None        ; -4.655 ns ; reset ; mult:inst28|hi[25]                                 ; clk      ;
; N/A           ; None        ; -4.655 ns ; reset ; mult:inst28|hi[24]                                 ; clk      ;
; N/A           ; None        ; -4.655 ns ; reset ; mult:inst28|hi[23]                                 ; clk      ;
; N/A           ; None        ; -4.655 ns ; reset ; mult:inst28|hi[21]                                 ; clk      ;
; N/A           ; None        ; -4.655 ns ; reset ; mult:inst28|hi[20]                                 ; clk      ;
; N/A           ; None        ; -4.885 ns ; reset ; mult:inst28|hi[28]                                 ; clk      ;
; N/A           ; None        ; -4.885 ns ; reset ; mult:inst28|hi[27]                                 ; clk      ;
; N/A           ; None        ; -4.885 ns ; reset ; mult:inst28|hi[26]                                 ; clk      ;
; N/A           ; None        ; -4.949 ns ; reset ; mult:inst28|hi[19]                                 ; clk      ;
; N/A           ; None        ; -4.949 ns ; reset ; mult:inst28|hi[17]                                 ; clk      ;
; N/A           ; None        ; -4.949 ns ; reset ; mult:inst28|hi[15]                                 ; clk      ;
; N/A           ; None        ; -4.967 ns ; reset ; mult:inst28|hi[30]                                 ; clk      ;
; N/A           ; None        ; -4.967 ns ; reset ; mult:inst28|hi[29]                                 ; clk      ;
; N/A           ; None        ; -4.967 ns ; reset ; mult:inst28|hi[22]                                 ; clk      ;
; N/A           ; None        ; -4.967 ns ; reset ; mult:inst28|hi[18]                                 ; clk      ;
; N/A           ; None        ; -4.967 ns ; reset ; mult:inst28|hi[16]                                 ; clk      ;
; N/A           ; None        ; -4.967 ns ; reset ; mult:inst28|hi[14]                                 ; clk      ;
; N/A           ; None        ; -4.967 ns ; reset ; mult:inst28|hi[13]                                 ; clk      ;
; N/A           ; None        ; -4.967 ns ; reset ; mult:inst28|hi[11]                                 ; clk      ;
; N/A           ; None        ; -4.967 ns ; reset ; mult:inst28|hi[10]                                 ; clk      ;
; N/A           ; None        ; -4.967 ns ; reset ; mult:inst28|hi[9]                                  ; clk      ;
; N/A           ; None        ; -4.967 ns ; reset ; mult:inst28|hi[8]                                  ; clk      ;
; N/A           ; None        ; -4.967 ns ; reset ; mult:inst28|hi[7]                                  ; clk      ;
; N/A           ; None        ; -4.967 ns ; reset ; mult:inst28|hi[6]                                  ; clk      ;
; N/A           ; None        ; -4.967 ns ; reset ; mult:inst28|hi[5]                                  ; clk      ;
; N/A           ; None        ; -4.967 ns ; reset ; mult:inst28|hi[4]                                  ; clk      ;
; N/A           ; None        ; -4.967 ns ; reset ; mult:inst28|hi[3]                                  ; clk      ;
; N/A           ; None        ; -5.080 ns ; reset ; mult:inst28|lo[19]                                 ; clk      ;
; N/A           ; None        ; -5.080 ns ; reset ; mult:inst28|lo[18]                                 ; clk      ;
; N/A           ; None        ; -5.080 ns ; reset ; mult:inst28|lo[17]                                 ; clk      ;
; N/A           ; None        ; -5.080 ns ; reset ; mult:inst28|lo[16]                                 ; clk      ;
; N/A           ; None        ; -5.080 ns ; reset ; mult:inst28|lo[15]                                 ; clk      ;
; N/A           ; None        ; -5.080 ns ; reset ; mult:inst28|lo[14]                                 ; clk      ;
; N/A           ; None        ; -5.080 ns ; reset ; mult:inst28|lo[12]                                 ; clk      ;
; N/A           ; None        ; -5.080 ns ; reset ; mult:inst28|lo[11]                                 ; clk      ;
; N/A           ; None        ; -5.080 ns ; reset ; mult:inst28|lo[10]                                 ; clk      ;
; N/A           ; None        ; -5.080 ns ; reset ; mult:inst28|lo[9]                                  ; clk      ;
; N/A           ; None        ; -5.080 ns ; reset ; mult:inst28|lo[8]                                  ; clk      ;
; N/A           ; None        ; -5.080 ns ; reset ; mult:inst28|lo[7]                                  ; clk      ;
; N/A           ; None        ; -5.080 ns ; reset ; mult:inst28|lo[6]                                  ; clk      ;
; N/A           ; None        ; -5.080 ns ; reset ; mult:inst28|lo[5]                                  ; clk      ;
; N/A           ; None        ; -5.080 ns ; reset ; mult:inst28|lo[4]                                  ; clk      ;
; N/A           ; None        ; -5.080 ns ; reset ; mult:inst28|lo[3]                                  ; clk      ;
; N/A           ; None        ; -5.304 ns ; reset ; mult:inst28|hi[2]                                  ; clk      ;
; N/A           ; None        ; -5.304 ns ; reset ; mult:inst28|hi[1]                                  ; clk      ;
; N/A           ; None        ; -5.304 ns ; reset ; mult:inst28|hi[0]                                  ; clk      ;
; N/A           ; None        ; -5.304 ns ; reset ; mult:inst28|lo[31]                                 ; clk      ;
; N/A           ; None        ; -5.304 ns ; reset ; mult:inst28|lo[30]                                 ; clk      ;
; N/A           ; None        ; -5.304 ns ; reset ; mult:inst28|lo[29]                                 ; clk      ;
; N/A           ; None        ; -5.304 ns ; reset ; mult:inst28|lo[28]                                 ; clk      ;
; N/A           ; None        ; -5.304 ns ; reset ; mult:inst28|lo[27]                                 ; clk      ;
; N/A           ; None        ; -5.304 ns ; reset ; mult:inst28|lo[26]                                 ; clk      ;
; N/A           ; None        ; -5.304 ns ; reset ; mult:inst28|lo[25]                                 ; clk      ;
; N/A           ; None        ; -5.304 ns ; reset ; mult:inst28|lo[24]                                 ; clk      ;
; N/A           ; None        ; -5.304 ns ; reset ; mult:inst28|lo[23]                                 ; clk      ;
; N/A           ; None        ; -5.304 ns ; reset ; mult:inst28|lo[22]                                 ; clk      ;
; N/A           ; None        ; -5.304 ns ; reset ; mult:inst28|lo[21]                                 ; clk      ;
; N/A           ; None        ; -5.304 ns ; reset ; mult:inst28|lo[20]                                 ; clk      ;
; N/A           ; None        ; -5.304 ns ; reset ; mult:inst28|lo[13]                                 ; clk      ;
; N/A           ; None        ; -5.334 ns ; reset ; mult:inst28|lo[2]                                  ; clk      ;
; N/A           ; None        ; -5.334 ns ; reset ; mult:inst28|lo[1]                                  ; clk      ;
; N/A           ; None        ; -5.334 ns ; reset ; mult:inst28|lo[0]                                  ; clk      ;
+---------------+-------------+-----------+-------+----------------------------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version
    Info: Processing started: Fri Oct 18 18:02:10 2019
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off mipsHardware -c mipsHardware --timing_analysis_only
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "setSize:inst30|saidaSetSize[24]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[25]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[26]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[27]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[28]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[29]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[30]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[31]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[0]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[1]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[2]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[3]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[4]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[5]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[6]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[7]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[0]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[1]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[2]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[3]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[4]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[5]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[6]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[7]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[31]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[30]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[16]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[17]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[18]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[19]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[20]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[21]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[22]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[23]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[28]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[29]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[26]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[24]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[27]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[24]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[25]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[25]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[26]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[27]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[28]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[29]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[30]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[31]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[3]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[0]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[2]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[4]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[1]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[22]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[23]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[0]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[1]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[2]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[3]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[4]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[5]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[6]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[7]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[8]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[9]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[10]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[11]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[12]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[13]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[14]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[15]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[21]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[20]" is a latch
    Warning: Node "loadSize:inst29|lsOut[24]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[19]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[18]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[16]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[10]" is a latch
    Warning: Node "loadSize:inst29|lsOut[25]" is a latch
    Warning: Node "loadSize:inst29|lsOut[26]" is a latch
    Warning: Node "loadSize:inst29|lsOut[27]" is a latch
    Warning: Node "loadSize:inst29|lsOut[28]" is a latch
    Warning: Node "loadSize:inst29|lsOut[29]" is a latch
    Warning: Node "loadSize:inst29|lsOut[30]" is a latch
    Warning: Node "loadSize:inst29|lsOut[31]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[17]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[14]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[15]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[9]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[8]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[11]" is a latch
    Warning: Node "loadSize:inst29|lsOut[1]" is a latch
    Warning: Node "loadSize:inst29|lsOut[2]" is a latch
    Warning: Node "loadSize:inst29|lsOut[3]" is a latch
    Warning: Node "loadSize:inst29|lsOut[4]" is a latch
    Warning: Node "loadSize:inst29|lsOut[5]" is a latch
    Warning: Node "loadSize:inst29|lsOut[6]" is a latch
    Warning: Node "loadSize:inst29|lsOut[7]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[13]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[12]" is a latch
    Warning: Node "loadSize:inst29|lsOut[0]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[16]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[17]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[18]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[19]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[20]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[21]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[22]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[23]" is a latch
    Warning: Node "loadSize:inst29|lsOut[16]" is a latch
    Warning: Node "loadSize:inst29|lsOut[17]" is a latch
    Warning: Node "loadSize:inst29|lsOut[18]" is a latch
    Warning: Node "loadSize:inst29|lsOut[19]" is a latch
    Warning: Node "loadSize:inst29|lsOut[20]" is a latch
    Warning: Node "loadSize:inst29|lsOut[21]" is a latch
    Warning: Node "loadSize:inst29|lsOut[22]" is a latch
    Warning: Node "loadSize:inst29|lsOut[23]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[8]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[9]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[10]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[11]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[12]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[13]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[14]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[15]" is a latch
    Warning: Node "loadSize:inst29|lsOut[8]" is a latch
    Warning: Node "loadSize:inst29|lsOut[9]" is a latch
    Warning: Node "loadSize:inst29|lsOut[10]" is a latch
    Warning: Node "loadSize:inst29|lsOut[11]" is a latch
    Warning: Node "loadSize:inst29|lsOut[12]" is a latch
    Warning: Node "loadSize:inst29|lsOut[13]" is a latch
    Warning: Node "loadSize:inst29|lsOut[14]" is a latch
    Warning: Node "loadSize:inst29|lsOut[15]" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 17 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected gated clock "loadSize:inst29|lsOut[31]~1" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|lscontrol[1]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|lscontrol[0]" as buffer
    Info: Detected gated clock "regDST:inst15|Mux5~0" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxregdst[0]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxregdst[1]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxxxchgctrl" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxmemtoreg[2]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxmemtoreg[1]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxmemtoreg[3]" as buffer
    Info: Detected gated clock "memToReg:inst7|Mux32~0" as buffer
    Info: Detected gated clock "aluSrcA:inst|Mux32~0" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxalusrca[0]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxalusrca[1]" as buffer
    Info: Detected gated clock "setSize:inst30|saidaSetSize[31]~1" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|sscontrol[1]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|sscontrol[0]" as buffer
Info: Clock "clk" has Internal fmax of 35.07 MHz between source register "aluSrcA:inst|aluSrcAOut[4]" and destination register "Registrador:PC|Saida[4]" (period= 28.516 ns)
    Info: + Longest register to register delay is 8.899 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X46_Y45_N26; Fanout = 7; REG Node = 'aluSrcA:inst|aluSrcAOut[4]'
        Info: 2: + IC(0.369 ns) + CELL(0.285 ns) = 0.654 ns; Loc. = LCCOMB_X47_Y45_N14; Fanout = 1; COMB Node = 'Ula32:inst3|carry_temp[5]~27'
        Info: 3: + IC(0.351 ns) + CELL(0.285 ns) = 1.290 ns; Loc. = LCCOMB_X48_Y45_N16; Fanout = 5; COMB Node = 'Ula32:inst3|carry_temp[5]~6'
        Info: 4: + IC(0.237 ns) + CELL(0.055 ns) = 1.582 ns; Loc. = LCCOMB_X48_Y45_N4; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[7]~7'
        Info: 5: + IC(0.239 ns) + CELL(0.055 ns) = 1.876 ns; Loc. = LCCOMB_X48_Y45_N20; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[9]~8'
        Info: 6: + IC(0.625 ns) + CELL(0.055 ns) = 2.556 ns; Loc. = LCCOMB_X47_Y46_N0; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[11]~9'
        Info: 7: + IC(0.237 ns) + CELL(0.055 ns) = 2.848 ns; Loc. = LCCOMB_X47_Y46_N20; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[13]~10'
        Info: 8: + IC(0.222 ns) + CELL(0.055 ns) = 3.125 ns; Loc. = LCCOMB_X47_Y46_N26; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[15]~11'
        Info: 9: + IC(0.222 ns) + CELL(0.055 ns) = 3.402 ns; Loc. = LCCOMB_X47_Y46_N30; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[17]~12'
        Info: 10: + IC(0.225 ns) + CELL(0.055 ns) = 3.682 ns; Loc. = LCCOMB_X47_Y46_N16; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[19]~13'
        Info: 11: + IC(0.241 ns) + CELL(0.055 ns) = 3.978 ns; Loc. = LCCOMB_X47_Y46_N6; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[21]~14'
        Info: 12: + IC(0.672 ns) + CELL(0.055 ns) = 4.705 ns; Loc. = LCCOMB_X47_Y48_N16; Fanout = 6; COMB Node = 'Ula32:inst3|carry_temp[23]~15'
        Info: 13: + IC(0.225 ns) + CELL(0.055 ns) = 4.985 ns; Loc. = LCCOMB_X47_Y48_N20; Fanout = 6; COMB Node = 'Ula32:inst3|carry_temp[25]~16'
        Info: 14: + IC(0.231 ns) + CELL(0.055 ns) = 5.271 ns; Loc. = LCCOMB_X47_Y48_N26; Fanout = 5; COMB Node = 'Ula32:inst3|carry_temp[27]~17'
        Info: 15: + IC(0.229 ns) + CELL(0.055 ns) = 5.555 ns; Loc. = LCCOMB_X47_Y48_N14; Fanout = 8; COMB Node = 'Ula32:inst3|carry_temp[29]~18'
        Info: 16: + IC(0.243 ns) + CELL(0.055 ns) = 5.853 ns; Loc. = LCCOMB_X47_Y48_N2; Fanout = 2; COMB Node = 'Ula32:inst3|carry_temp[30]~20'
        Info: 17: + IC(0.274 ns) + CELL(0.239 ns) = 6.366 ns; Loc. = LCCOMB_X47_Y48_N4; Fanout = 2; COMB Node = 'Ula32:inst3|carry_temp[31]~21'
        Info: 18: + IC(0.230 ns) + CELL(0.055 ns) = 6.651 ns; Loc. = LCCOMB_X47_Y48_N30; Fanout = 1; COMB Node = 'branchMux:inst20|Selector0~3'
        Info: 19: + IC(0.217 ns) + CELL(0.055 ns) = 6.923 ns; Loc. = LCCOMB_X47_Y48_N10; Fanout = 1; COMB Node = 'branchMux:inst20|Selector0~1'
        Info: 20: + IC(0.218 ns) + CELL(0.055 ns) = 7.196 ns; Loc. = LCCOMB_X47_Y48_N0; Fanout = 33; COMB Node = 'inst24'
        Info: 21: + IC(0.920 ns) + CELL(0.783 ns) = 8.899 ns; Loc. = LCFF_X46_Y45_N23; Fanout = 3; REG Node = 'Registrador:PC|Saida[4]'
        Info: Total cell delay = 2.472 ns ( 27.78 % )
        Info: Total interconnect delay = 6.427 ns ( 72.22 % )
    Info: - Smallest clock skew is -5.264 ns
        Info: + Shortest clock path from clock "clk" to destination register is 3.499 ns
            Info: 1: + IC(0.000 ns) + CELL(0.924 ns) = 0.924 ns; Loc. = PIN_Y37; Fanout = 14; CLK Node = 'clk'
            Info: 2: + IC(0.360 ns) + CELL(0.000 ns) = 1.284 ns; Loc. = CLKCTRL_G3; Fanout = 1944; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(1.566 ns) + CELL(0.649 ns) = 3.499 ns; Loc. = LCFF_X46_Y45_N23; Fanout = 3; REG Node = 'Registrador:PC|Saida[4]'
            Info: Total cell delay = 1.573 ns ( 44.96 % )
            Info: Total interconnect delay = 1.926 ns ( 55.04 % )
        Info: - Longest clock path from clock "clk" to source register is 8.763 ns
            Info: 1: + IC(0.000 ns) + CELL(0.924 ns) = 0.924 ns; Loc. = PIN_Y37; Fanout = 14; CLK Node = 'clk'
            Info: 2: + IC(1.730 ns) + CELL(0.748 ns) = 3.402 ns; Loc. = LCFF_X38_Y44_N5; Fanout = 38; REG Node = 'unidadeControle:inst25|muxalusrca[0]'
            Info: 3: + IC(0.735 ns) + CELL(0.236 ns) = 4.373 ns; Loc. = LCCOMB_X44_Y44_N26; Fanout = 1; COMB Node = 'aluSrcA:inst|Mux32~0'
            Info: 4: + IC(2.499 ns) + CELL(0.000 ns) = 6.872 ns; Loc. = CLKCTRL_G9; Fanout = 32; COMB Node = 'aluSrcA:inst|Mux32~0clkctrl'
            Info: 5: + IC(1.836 ns) + CELL(0.055 ns) = 8.763 ns; Loc. = LCCOMB_X46_Y45_N26; Fanout = 7; REG Node = 'aluSrcA:inst|aluSrcAOut[4]'
            Info: Total cell delay = 1.963 ns ( 22.40 % )
            Info: Total interconnect delay = 6.800 ns ( 77.60 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Micro setup delay of destination is 0.095 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "Registrador:MDR|Saida[4]" and destination pin or register "loadSize:inst29|lsOut[4]" for clock "clk" (Hold time is 5.429 ns)
    Info: + Largest clock skew is 5.987 ns
        Info: + Longest clock path from clock "clk" to destination register is 9.486 ns
            Info: 1: + IC(0.000 ns) + CELL(0.924 ns) = 0.924 ns; Loc. = PIN_Y37; Fanout = 14; CLK Node = 'clk'
            Info: 2: + IC(1.632 ns) + CELL(0.748 ns) = 3.304 ns; Loc. = LCFF_X36_Y43_N29; Fanout = 28; REG Node = 'unidadeControle:inst25|lscontrol[0]'
            Info: 3: + IC(1.047 ns) + CELL(0.239 ns) = 4.590 ns; Loc. = LCCOMB_X44_Y44_N4; Fanout = 1; COMB Node = 'loadSize:inst29|lsOut[31]~1'
            Info: 4: + IC(2.967 ns) + CELL(0.000 ns) = 7.557 ns; Loc. = CLKCTRL_G7; Fanout = 32; COMB Node = 'loadSize:inst29|lsOut[31]~1clkctrl'
            Info: 5: + IC(1.874 ns) + CELL(0.055 ns) = 9.486 ns; Loc. = LCCOMB_X46_Y45_N4; Fanout = 1; REG Node = 'loadSize:inst29|lsOut[4]'
            Info: Total cell delay = 1.966 ns ( 20.73 % )
            Info: Total interconnect delay = 7.520 ns ( 79.27 % )
        Info: - Shortest clock path from clock "clk" to source register is 3.499 ns
            Info: 1: + IC(0.000 ns) + CELL(0.924 ns) = 0.924 ns; Loc. = PIN_Y37; Fanout = 14; CLK Node = 'clk'
            Info: 2: + IC(0.360 ns) + CELL(0.000 ns) = 1.284 ns; Loc. = CLKCTRL_G3; Fanout = 1944; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(1.566 ns) + CELL(0.649 ns) = 3.499 ns; Loc. = LCFF_X46_Y45_N7; Fanout = 3; REG Node = 'Registrador:MDR|Saida[4]'
            Info: Total cell delay = 1.573 ns ( 44.96 % )
            Info: Total interconnect delay = 1.926 ns ( 55.04 % )
    Info: - Micro clock to output delay of source is 0.099 ns
    Info: - Shortest register to register delay is 0.459 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X46_Y45_N7; Fanout = 3; REG Node = 'Registrador:MDR|Saida[4]'
        Info: 2: + IC(0.223 ns) + CELL(0.236 ns) = 0.459 ns; Loc. = LCCOMB_X46_Y45_N4; Fanout = 1; REG Node = 'loadSize:inst29|lsOut[4]'
        Info: Total cell delay = 0.236 ns ( 51.42 % )
        Info: Total interconnect delay = 0.223 ns ( 48.58 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: tsu for register "mult:inst28|lo[2]" (data pin = "reset", clock pin = "clk") is 5.586 ns
    Info: + Longest pin to register delay is 8.961 ns
        Info: 1: + IC(0.000 ns) + CELL(0.924 ns) = 0.924 ns; Loc. = PIN_W37; Fanout = 96; PIN Node = 'reset'
        Info: 2: + IC(5.937 ns) + CELL(0.055 ns) = 6.916 ns; Loc. = LCCOMB_X51_Y41_N28; Fanout = 63; COMB Node = 'mult:inst28|hi[15]~0'
        Info: 3: + IC(1.262 ns) + CELL(0.783 ns) = 8.961 ns; Loc. = LCFF_X53_Y47_N1; Fanout = 1; REG Node = 'mult:inst28|lo[2]'
        Info: Total cell delay = 1.762 ns ( 19.66 % )
        Info: Total interconnect delay = 7.199 ns ( 80.34 % )
    Info: + Micro setup delay of destination is 0.095 ns
    Info: - Shortest clock path from clock "clk" to destination register is 3.470 ns
        Info: 1: + IC(0.000 ns) + CELL(0.924 ns) = 0.924 ns; Loc. = PIN_Y37; Fanout = 14; CLK Node = 'clk'
        Info: 2: + IC(0.360 ns) + CELL(0.000 ns) = 1.284 ns; Loc. = CLKCTRL_G3; Fanout = 1944; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.537 ns) + CELL(0.649 ns) = 3.470 ns; Loc. = LCFF_X53_Y47_N1; Fanout = 1; REG Node = 'mult:inst28|lo[2]'
        Info: Total cell delay = 1.573 ns ( 45.33 % )
        Info: Total interconnect delay = 1.897 ns ( 54.67 % )
Info: tco from clock "clk" to destination pin "IORDout[30]" through register "aluSrcA:inst|aluSrcAOut[4]" is 22.450 ns
    Info: + Longest clock path from clock "clk" to source register is 8.763 ns
        Info: 1: + IC(0.000 ns) + CELL(0.924 ns) = 0.924 ns; Loc. = PIN_Y37; Fanout = 14; CLK Node = 'clk'
        Info: 2: + IC(1.730 ns) + CELL(0.748 ns) = 3.402 ns; Loc. = LCFF_X38_Y44_N5; Fanout = 38; REG Node = 'unidadeControle:inst25|muxalusrca[0]'
        Info: 3: + IC(0.735 ns) + CELL(0.236 ns) = 4.373 ns; Loc. = LCCOMB_X44_Y44_N26; Fanout = 1; COMB Node = 'aluSrcA:inst|Mux32~0'
        Info: 4: + IC(2.499 ns) + CELL(0.000 ns) = 6.872 ns; Loc. = CLKCTRL_G9; Fanout = 32; COMB Node = 'aluSrcA:inst|Mux32~0clkctrl'
        Info: 5: + IC(1.836 ns) + CELL(0.055 ns) = 8.763 ns; Loc. = LCCOMB_X46_Y45_N26; Fanout = 7; REG Node = 'aluSrcA:inst|aluSrcAOut[4]'
        Info: Total cell delay = 1.963 ns ( 22.40 % )
        Info: Total interconnect delay = 6.800 ns ( 77.60 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Longest register to pin delay is 13.687 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X46_Y45_N26; Fanout = 7; REG Node = 'aluSrcA:inst|aluSrcAOut[4]'
        Info: 2: + IC(0.369 ns) + CELL(0.285 ns) = 0.654 ns; Loc. = LCCOMB_X47_Y45_N14; Fanout = 1; COMB Node = 'Ula32:inst3|carry_temp[5]~27'
        Info: 3: + IC(0.351 ns) + CELL(0.285 ns) = 1.290 ns; Loc. = LCCOMB_X48_Y45_N16; Fanout = 5; COMB Node = 'Ula32:inst3|carry_temp[5]~6'
        Info: 4: + IC(0.237 ns) + CELL(0.055 ns) = 1.582 ns; Loc. = LCCOMB_X48_Y45_N4; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[7]~7'
        Info: 5: + IC(0.239 ns) + CELL(0.055 ns) = 1.876 ns; Loc. = LCCOMB_X48_Y45_N20; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[9]~8'
        Info: 6: + IC(0.625 ns) + CELL(0.055 ns) = 2.556 ns; Loc. = LCCOMB_X47_Y46_N0; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[11]~9'
        Info: 7: + IC(0.237 ns) + CELL(0.055 ns) = 2.848 ns; Loc. = LCCOMB_X47_Y46_N20; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[13]~10'
        Info: 8: + IC(0.222 ns) + CELL(0.055 ns) = 3.125 ns; Loc. = LCCOMB_X47_Y46_N26; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[15]~11'
        Info: 9: + IC(0.222 ns) + CELL(0.055 ns) = 3.402 ns; Loc. = LCCOMB_X47_Y46_N30; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[17]~12'
        Info: 10: + IC(0.225 ns) + CELL(0.055 ns) = 3.682 ns; Loc. = LCCOMB_X47_Y46_N16; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[19]~13'
        Info: 11: + IC(0.241 ns) + CELL(0.055 ns) = 3.978 ns; Loc. = LCCOMB_X47_Y46_N6; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[21]~14'
        Info: 12: + IC(0.672 ns) + CELL(0.055 ns) = 4.705 ns; Loc. = LCCOMB_X47_Y48_N16; Fanout = 6; COMB Node = 'Ula32:inst3|carry_temp[23]~15'
        Info: 13: + IC(0.225 ns) + CELL(0.055 ns) = 4.985 ns; Loc. = LCCOMB_X47_Y48_N20; Fanout = 6; COMB Node = 'Ula32:inst3|carry_temp[25]~16'
        Info: 14: + IC(0.231 ns) + CELL(0.055 ns) = 5.271 ns; Loc. = LCCOMB_X47_Y48_N26; Fanout = 5; COMB Node = 'Ula32:inst3|carry_temp[27]~17'
        Info: 15: + IC(0.229 ns) + CELL(0.055 ns) = 5.555 ns; Loc. = LCCOMB_X47_Y48_N14; Fanout = 8; COMB Node = 'Ula32:inst3|carry_temp[29]~18'
        Info: 16: + IC(0.567 ns) + CELL(0.055 ns) = 6.177 ns; Loc. = LCCOMB_X49_Y48_N18; Fanout = 4; COMB Node = 'Ula32:inst3|Mux1~2'
        Info: 17: + IC(0.284 ns) + CELL(0.364 ns) = 6.825 ns; Loc. = LCCOMB_X49_Y48_N12; Fanout = 1; COMB Node = 'iord:inst5|Mux31~0'
        Info: 18: + IC(4.615 ns) + CELL(2.247 ns) = 13.687 ns; Loc. = PIN_AH5; Fanout = 0; PIN Node = 'IORDout[30]'
        Info: Total cell delay = 3.896 ns ( 28.46 % )
        Info: Total interconnect delay = 9.791 ns ( 71.54 % )
Info: Longest tpd from source pin "reset" to destination pin "resetD2" is 7.800 ns
    Info: 1: + IC(0.000 ns) + CELL(0.924 ns) = 0.924 ns; Loc. = PIN_W37; Fanout = 96; PIN Node = 'reset'
    Info: 2: + IC(4.589 ns) + CELL(2.287 ns) = 7.800 ns; Loc. = PIN_AE38; Fanout = 0; PIN Node = 'resetD2'
    Info: Total cell delay = 3.211 ns ( 41.17 % )
    Info: Total interconnect delay = 4.589 ns ( 58.83 % )
Info: th for register "unidadeControle:inst25|regwrite" (data pin = "reset", clock pin = "clk") is 0.185 ns
    Info: + Longest clock path from clock "clk" to destination register is 3.495 ns
        Info: 1: + IC(0.000 ns) + CELL(0.924 ns) = 0.924 ns; Loc. = PIN_Y37; Fanout = 14; CLK Node = 'clk'
        Info: 2: + IC(0.360 ns) + CELL(0.000 ns) = 1.284 ns; Loc. = CLKCTRL_G3; Fanout = 1944; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.562 ns) + CELL(0.649 ns) = 3.495 ns; Loc. = LCFF_X36_Y44_N1; Fanout = 39; REG Node = 'unidadeControle:inst25|regwrite'
        Info: Total cell delay = 1.573 ns ( 45.01 % )
        Info: Total interconnect delay = 1.922 ns ( 54.99 % )
    Info: + Micro hold delay of destination is 0.157 ns
    Info: - Shortest pin to register delay is 3.467 ns
        Info: 1: + IC(0.000 ns) + CELL(0.924 ns) = 0.924 ns; Loc. = PIN_W37; Fanout = 96; PIN Node = 'reset'
        Info: 2: + IC(2.014 ns) + CELL(0.529 ns) = 3.467 ns; Loc. = LCFF_X36_Y44_N1; Fanout = 39; REG Node = 'unidadeControle:inst25|regwrite'
        Info: Total cell delay = 1.453 ns ( 41.91 % )
        Info: Total interconnect delay = 2.014 ns ( 58.09 % )
Info: Quartus II 64-Bit Classic Timing Analyzer was successful. 0 errors, 137 warnings
    Info: Peak virtual memory: 4423 megabytes
    Info: Processing ended: Fri Oct 18 18:02:12 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


