import{_ as a}from"./plugin-vue_export-helper-c27b6911.js";import{r,o as h,c as n,d as i,e as l,a as d,f as t}from"./app-1ed3f6c2.js";const c={},s=t('<p>在 PnR [Place and Route] 和 签核 [Signoff] 的各个阶段，我们将讨论所需的输入文件。我们可以将输入文件分为两类，一类是必需的，另一类是可选的。</p><h2 id="_1-pnr-阶段" tabindex="-1"><a class="header-anchor" href="#_1-pnr-阶段" aria-hidden="true">#</a> 1. PnR 阶段:</h2><h3 id="_1-1-预布局阶段" tabindex="-1"><a class="header-anchor" href="#_1-1-预布局阶段" aria-hidden="true">#</a> 1.1 预布局阶段</h3><p>必选输入：</p><ul><li>门级网表（Gate level netlist）</li><li>逻辑库（Logical Library）</li><li>物理库（Physical Library）</li><li>SDC 文件（SDC file）</li></ul><p>可选输入：</p><ul><li>区块分割定义（Block partition def）</li><li>引脚定义（Pin def）</li><li>电源规划脚本（Power plan script）</li><li>井接触布局规则（Welltap placement rule）</li><li>宏单元布局指南（Macro placement guidelines）</li><li>MMMC 设置文件（MMMC Setup file）</li><li>端点单元（EndCap）、去耦电容单元（Decap cell）列表</li><li>备用单元模块定义和规则</li></ul><p>这些输入文件用于预布局阶段，用于指导布局工具在设计中放置各个元素，并确保满足特定约束和规则。这些文件的准备和正确使用对于获得良好的布局和时序性能非常重要。</p><p>注意：</p><ol><li>逻辑库、物理库和SDC文件在每个阶段都是必需的。</li><li>网表在每个阶段都会被修改，并且更新后的网表将在下一个阶段使用。</li></ol><h3 id="_1-2-布局" tabindex="-1"><a class="header-anchor" href="#_1-2-布局" aria-hidden="true">#</a> 1.2 布局</h3><p>必选输入：</p><ul><li>预布局数据库（Preplace database）</li></ul><p>可选输入：</p><ul><li>布局限制脚本（Placement blockage script）</li><li>路径组脚本（Path groups script）</li><li>布局设置脚本（Placement setting script）</li><li>时序和拥塞优化脚本（Timing and Congestion Optimization scripts）</li><li>时钟树约束（在早期时钟流中）（Clock tree constraints）</li></ul><h3 id="_1-3-时钟树综合" tabindex="-1"><a class="header-anchor" href="#_1-3-时钟树综合" aria-hidden="true">#</a> 1.3 时钟树综合</h3><p>必选输入：</p><ul><li>布局数据库（Placement database）</li><li>时钟树约束（Clock tree constraints）</li></ul><h3 id="_1-4-布线" tabindex="-1"><a class="header-anchor" href="#_1-4-布线" aria-hidden="true">#</a> 1.4 布线</h3><ul><li>时钟树综合数据库（CTS database）</li></ul><h3 id="_1-5-芯片完成" tabindex="-1"><a class="header-anchor" href="#_1-5-芯片完成" aria-hidden="true">#</a> 1.5 芯片完成</h3><ul><li>布线数据库（Route database）</li><li>填充单元列表（Filler cell list）</li></ul><h2 id="_2-金属填充" tabindex="-1"><a class="header-anchor" href="#_2-金属填充" aria-hidden="true">#</a> 2. 金属填充</h2><ul><li>芯片完成阶段的OASIS/GDS文件</li></ul><h2 id="_3-rc提取" tabindex="-1"><a class="header-anchor" href="#_3-rc提取" aria-hidden="true">#</a> 3. RC提取</h2><ul><li>ICT文件/Quantus Techfile（qrcTechFile）</li><li>MMMC设置文件</li><li>LEF文件</li><li>DEF文件</li><li>合并的OASIS/GDS文件</li></ul><p>这些输入文件用于PnR和签核的各个阶段，涵盖了从布局到金属填充和RC提取的不同步骤。这些文件和脚本的准备和使用对于确保设计达到预期的性能和布局质量至关重要。</p><h2 id="_4-ir分析" tabindex="-1"><a class="header-anchor" href="#_4-ir分析" aria-hidden="true">#</a> 4. IR分析</h2><h3 id="_4-1-技术-库文件" tabindex="-1"><a class="header-anchor" href="#_4-1-技术-库文件" aria-hidden="true">#</a> 4.1 技术/库文件</h3><ul><li>LEF文件（.lef）</li><li>LIB文件（.lib）</li><li>技术文件（.tech）</li><li>标准单元的GDS文件（.gds）</li><li>GDS图层映射文件</li><li>设备模型文件*</li><li>标准单元的SPICE网表*</li></ul><h3 id="_4-2-设计数据" tabindex="-1"><a class="header-anchor" href="#_4-2-设计数据" aria-hidden="true">#</a> 4.2 设计数据</h3><ul><li>DEF文件</li><li>网表文件</li><li>SPEF文件</li><li>STA文件*（时序窗口、slew、实例频率、时钟域信息）</li><li>VCD文件*</li><li>PLOC文件*</li></ul><p>  *<strong>文件仅用于动态分析</strong></p><h3 id="_4-3-ir分析类型" tabindex="-1"><a class="header-anchor" href="#_4-3-ir分析类型" aria-hidden="true">#</a> 4.3 IR分析类型：</h3><ol><li>静态IR分析</li><li>动态IR分析</li><li>电磁分析</li></ol><h2 id="_5-静态时序分析" tabindex="-1"><a class="header-anchor" href="#_5-静态时序分析" aria-hidden="true">#</a> 5. 静态时序分析</h2><p>必选输入：</p><ul><li>设计网表</li><li>SDC文件</li><li>LIB文件</li><li>SPEF文件</li><li>MMMC视图定义文件</li></ul><p>可选输入：</p><ul><li>基于实例的IR降压文件</li><li>SI库文件</li><li>基准/增量延迟注释文件</li></ul><h2 id="_6-物理验证" tabindex="-1"><a class="header-anchor" href="#_6-物理验证" aria-hidden="true">#</a> 6. 物理验证</h2><h3 id="_6-1-设计规则检查-drc" tabindex="-1"><a class="header-anchor" href="#_6-1-设计规则检查-drc" aria-hidden="true">#</a> 6.1 设计规则检查 [DRC]</h3><ul><li>合并的GDS文件</li><li>DRC规则文件</li></ul><h3 id="_6-2-极化效应" tabindex="-1"><a class="header-anchor" href="#_6-2-极化效应" aria-hidden="true">#</a> 6.2 极化效应</h3><ul><li>合并的GDS文件</li><li>DRC规则文件</li></ul><h3 id="_6-3-布局与原理图检查-lvs" tabindex="-1"><a class="header-anchor" href="#_6-3-布局与原理图检查-lvs" aria-hidden="true">#</a> 6.3 布局与原理图检查 [LVS]</h3><ul><li>PD网表</li><li>合并的GDS文件</li></ul><h3 id="_6-4-逻辑等效性检查-lec" tabindex="-1"><a class="header-anchor" href="#_6-4-逻辑等效性检查-lec" aria-hidden="true">#</a> 6.4 逻辑等效性检查 [LEC]</h3><ul><li>Golden网表</li><li>PD网表</li><li>LEC约束文件（若有）</li></ul><h2 id="谢谢" tabindex="-1"><a class="header-anchor" href="#谢谢" aria-hidden="true">#</a> 谢谢</h2>',50),o={href:"https://teamvlsi.com/2021/11/input-files-required-for-pnr-and.html",target:"_blank",rel:"noopener noreferrer"};function u(_,p){const e=r("ExternalLinkIcon");return h(),n("div",null,[s,i("p",null,[l("原文链接："),i("a",o,[l("https://teamvlsi.com/2021/11/input-files-required-for-pnr-and.html"),d(e)])])])}const x=a(c,[["render",u],["__file","2_6_Input_files.html.vue"]]);export{x as default};
