<!DOCTYPE html>
<html class="no-js" lang="en">
<head>
	<meta charset="UTF-8">
	<meta name="viewport" content="width=device-width, initial-scale=1">
	<title>FPGA常用通信协议---SPI - 编程大白的博客</title>
	<script>(function(d,e){d[e]=d[e].replace("no-js","js");})(document.documentElement,"className");</script>
	<meta name="description" content="">
		<meta property="og:title" content="FPGA常用通信协议---SPI" />
<meta property="og:description" content="前言 本文，参考几篇博客，总结一下个人对SPI的理解。文中的一些文字、图片等来源自参考的博客。在文后，附上参考的博客链接。本文重点介绍一下SPI的概念和传输协议，以及FPGA之间通过SPI进行数据传输的方案分析。代码和仿真本文就不做了。
SPI接口主要应用在EEPROM、FLASH、实时时钟，AD转换器以及数字信号处理器和数字信号解码器之间。因此，在了解SPI协议后，可以阅读对应外设比如FLASH 的datasheet，加深理解。
FPGA 读写访问 Flash
1、SPI概述 SPI（Serial Peripheral Interface）——串行外围设备接口。SPI接口主要应用在EEPROM、FLASH、实时时钟，AD转换器以及数字信号处理器和数字信号解码器之间。SPI是一种高速，全双工，同步的通信总线，在芯片上只占用四根线（CS、MOSI、MISO、SCK），极大的节约了芯片的引脚。
SPI以主从方式工作，这种模式通常有一个主设备和一个或者多个从设备。图1是一个主设备一个从设备的物理连接示意图。
图中SCK是由主设备发送给从的时钟，该时钟决定了主设备发送数据的速率；
MOSI是主设备发送给从设备的数据；
MISO是从设备发送给主设备的数据；
CS是片选信号，即只有片选信号为预先规定的使能信号时（高电平或者低电平）对此芯片的操作才有效。
图1 图2 2、SPI通信协议 SPI通信协议：假设当前配置是SCK上升沿采样。IDLE状态没有时钟SCK。Master发送采样时钟SCK和数据MOSI，Slave在SCK上升沿采样MOSI的数据。同理，Master也是在SCK的上升沿采样MISO数据。
CPOL/CPHA及通讯模式 SPI 一共有四种通讯模式，它们的主要区别是总线空闲时 SCK 的时钟状态以及数据采样时刻。为方便说明，在此引入“时钟极性 CPOL”和“时钟相位CPHA”的概念。 时钟极性 CPOL :是指 SPI 通讯设备处于空闲状态时，SCK 信号线的电平信号(即 SPI 通讯开始前、 NSS 线为高电平时 SCK 的状态)。CPOL=0 时， SCK在空闲状态时为低电平，CPOL=1 时，则相反。
时钟相位 CPHA :是指数据的采样的时刻，当 CPHA=0 时，MOSI 或 MISO 数据线上的信号将会在 SCK 时钟线的“奇数边沿”被采样。当 CPHA=1 时，数据线在 SCK 的“偶数边沿”采样。 奇数采样 偶数采样 由CPOL/CPHA的不同状态，SPI分为四种模式，实际中采用较多的是“模式 0”与“模式 3”。 SPI模式CPOLCPHA空闲时SCK时钟电平采样时刻000低电平奇数边沿101低电平偶数边沿210高电平奇数边沿311高电平偶数边沿 3、基于FPGA实现SPI通信 以实现上文SPI模式0的时序为例。
这里仅是 仿照 SPI的通信协议进行两片FPGA之间的通信。
架构设计：
下面是两个FPGA之间进行串行通信，两个FPGA之间可能通过线缆进行数据传输，线缆上信号延迟可能达到几十个ns。
tx：是发送模块，将并行数据data[7:0]转成串行数据MOSI，SCK是MOSI的采样时钟，SCK上升沿时、从机（rx）对MOSI进行数据采样；" />
<meta property="og:type" content="article" />
<meta property="og:url" content="https://bcdabai.github.io/posts/2de05463119239c715c89e50b4e5e68d/" /><meta property="article:section" content="posts" />
<meta property="article:published_time" content="2023-03-16T10:51:47+08:00" />
<meta property="article:modified_time" content="2023-03-16T10:51:47+08:00" />


	<link rel="preconnect" href="https://fonts.gstatic.com" crossorigin>
	<link rel="dns-prefetch" href="//fonts.googleapis.com">
	<link rel="dns-prefetch" href="//fonts.gstatic.com">
	<link rel="stylesheet" href="https://fonts.googleapis.com/css?family=Open+Sans:400,400i,700">

	<link rel="stylesheet" href="/css/style.css">
	

	<link rel="shortcut icon" href="/favicon.ico">
		
</head>
<body class="body">
	<div class="container container--outer">
		<header class="header">
	<div class="container header__container">
		
	<div class="logo">
		<a class="logo__link" href="/" title="编程大白的博客" rel="home">
			<div class="logo__item logo__text">
					<div class="logo__title">编程大白的博客</div>
					
				</div>
		</a>
	</div>
		<div class="divider"></div>
	</div>
</header>
		<div class="wrapper flex">
			<div class="primary">
			
<main class="main" role="main">
	<article class="post">
		<header class="post__header">
			<h1 class="post__title">FPGA常用通信协议---SPI</h1>
			
		</header>
		<div id="gatop"></div>
		<div class="content post__content clearfix">
			
<div id="content_views" class="htmledit_views">
                    <p></p> 
<h2>前言</h2> 
<p>本文，参考几篇博客，总结一下个人对SPI的理解。文中的一些文字、图片等来源自参考的博客。在文后，附上参考的博客链接。本文重点介绍一下SPI的概念和传输协议，以及FPGA之间通过SPI进行数据传输的方案分析。代码和仿真本文就不做了。</p> 
<p>SPI接口主要应用在EEPROM、FLASH、实时时钟，AD转换器以及数字信号处理器和数字信号解码器之间。因此，在了解SPI协议后，可以阅读对应外设比如FLASH 的datasheet，加深理解。</p> 
<p><a class="link-info" href="https://blog.csdn.net/qq_22168673/article/details/103006569" title="FPGA 读写访问 Flash">FPGA 读写访问 Flash</a></p> 
<p></p> 
<h2>1、SPI概述</h2> 
<p>SPI（Serial Peripheral Interface）——串行外围设备接口。SPI接口主要应用在EEPROM、FLASH、实时时钟，AD转换器以及数字信号处理器和数字信号解码器之间。SPI是一种高速，全双工，同步的通信总线，在芯片上只占用四根线（CS、MOSI、MISO、SCK），极大的节约了芯片的引脚。</p> 
<p>SPI以主从方式工作，这种模式通常有一个主设备和一个或者多个从设备。图1是一个主设备一个从设备的物理连接示意图。</p> 
<p>图中SCK是由主设备发送给从的时钟，该时钟决定了主设备发送数据的速率；</p> 
<p>MOSI是主设备发送给从设备的数据；</p> 
<p>MISO是从设备发送给主设备的数据；</p> 
<p>CS是片选信号，即只有片选信号为预先规定的使能信号时（高电平或者低电平）对此芯片的操作才有效。</p> 
<div style="text-align:center;"> 
 <figure class="image"> 
  <img alt="" src="https://images2.imgbox.com/25/25/stXsAw4F_o.png"> 
  <figcaption>
    图1 
  </figcaption> 
 </figure> 
</div> 
<div style="text-align:center;"> 
 <figure class="image"> 
  <img alt="" src="https://images2.imgbox.com/42/6c/mYOOfu8W_o.png"> 
  <figcaption>
    图2 
  </figcaption> 
 </figure> 
</div> 
<p></p> 
<h2>2、SPI通信协议</h2> 
<p>SPI通信协议：假设当前配置是SCK上升沿采样。IDLE状态没有时钟SCK。Master发送采样时钟SCK和数据MOSI，Slave在SCK上升沿采样MOSI的数据。同理，Master也是在SCK的上升沿采样MISO数据。</p> 
<p><img alt="" height="534" src="https://images2.imgbox.com/9d/ec/WMgM0Jz8_o.png" width="689"></p> 
<p></p> 
<p>CPOL/CPHA及通讯模式 <br> SPI 一共有四种通讯模式，它们的主要区别是总线空闲时 SCK 的时钟状态以及数据采样时刻。为方便说明，在此引入“时钟极性 CPOL”和“时钟相位CPHA”的概念。 </p> 
<p><br><strong>时钟极性 CPOL :</strong>是指 SPI 通讯设备处于空闲状态时，SCK 信号线的电平信号(即 SPI 通讯开始前、 NSS 线为高电平时 SCK 的状态)。CPOL=0 时， SCK在空闲状态时为低电平，CPOL=1 时，则相反。</p> 
<p> <br><strong>时钟相位 CPHA</strong> :是指数据的采样的时刻，当 CPHA=0 时，MOSI 或 MISO 数据线上的信号将会在 SCK 时钟线的“奇数边沿”被采样。当 CPHA=1 时，数据线在 SCK 的“偶数边沿”采样。 </p> 
<div style="text-align:center;"> 
 <figure class="image"> 
  <img alt="" src="https://images2.imgbox.com/28/72/nSlEHbJz_o.png"> 
  <figcaption>
    奇数采样 
  </figcaption> 
 </figure> 
</div> 
<div style="text-align:center;"> 
 <figure class="image"> 
  <img alt="" src="https://images2.imgbox.com/0b/56/26rK1A43_o.png"> 
  <figcaption>
    偶数采样 
  </figcaption> 
 </figure> 
</div> 
<p>由CPOL/CPHA的不同状态，SPI分为四种模式，实际中采用较多的是“模式 0”与“模式 3”。 </p> 
<table border="1" cellpadding="1" cellspacing="1" style="width:500px;"><tbody><tr><td style="width:92px;">SPI模式</td><td style="width:91px;">CPOL</td><td style="width:83px;">CPHA</td><td style="width:155px;">空闲时SCK时钟电平</td><td style="width:79px;">采样时刻</td></tr><tr><td style="width:92px;">0</td><td style="width:91px;">0</td><td style="width:83px;">0</td><td style="width:155px;">低电平</td><td style="width:79px;">奇数边沿</td></tr><tr><td style="width:92px;">1</td><td style="width:91px;">0</td><td style="width:83px;">1</td><td style="width:155px;">低电平</td><td style="width:79px;">偶数边沿</td></tr><tr><td style="width:92px;">2</td><td style="width:91px;">1</td><td style="width:83px;">0</td><td style="width:155px;">高电平</td><td style="width:79px;">奇数边沿</td></tr><tr><td style="width:92px;">3</td><td style="width:91px;">1</td><td style="width:83px;">1</td><td style="width:155px;">高电平</td><td style="width:79px;">偶数边沿</td></tr></tbody></table> 
<p></p> 
<h2>3、基于FPGA实现SPI通信</h2> 
<p>以实现上文SPI模式0的时序为例。</p> 
<p><span style="color:#f33b45;">这里仅是<u> <strong>仿照 </strong></u>SPI的通信协议进行两片FPGA之间的通信<strong>。</strong></span></p> 
<p><strong>架构设计：</strong></p> 
<p>下面是两个FPGA之间进行串行通信，两个FPGA之间可能通过线缆进行数据传输，线缆上信号延迟可能达到几十个ns。</p> 
<p>tx：是发送模块，将并行数据data[7:0]转成串行数据MOSI，<strong>SCK是MOSI的采样时钟</strong>，SCK上升沿时、从机（rx）对MOSI进行数据采样；</p> 
<p>rx：接收模块，在SCK的上升沿对MOSI进行数据采样，转换成并行数据data[7:0]，同时输出valid信号，指示当前data数据有效。</p> 
<p>FIFO：该模块用于将rx模块送出的并行数据data进行跨时钟域转换。</p> 
<p></p> 
<p>FPGA_SLAVE向master发送数据MISO的时候，流程也是同样的，可以直接使用rx/tx模块。</p> 
<p><img alt="" class="has" height="482" src="https://images2.imgbox.com/0d/5f/RpPtKFy8_o.png" width="886"></p> 
<p>tx模块发送时序说明，如下图所示。</p> 
<p>可以使用一个快时钟，造SCLK信号，将并行data[7:0]数据转成串行数据MOSI。</p> 
<p>a.在发送data期间，SCLK是以时钟脉冲的形式发送，即从机检查到SCLK的上升沿的时候，就开始进行数据采样、进行串并转换。在没有发数据的时候，SCLK为低电平。</p> 
<p>也可以，将下图中的SS信号线的低电平，作为传输一个数据data[7:0]的标志。即SS低电平期间，当SCLK上升沿到来的时候，从机rx对MOSI进行数据采样。</p> 
<p><strong>b.也可以使SCLK时钟一直存在，通过SS信号来标识一次传输的data[7:0]数据。SCLK时钟一直存在的话，也方便接收模块进行串并转换、产生data[7:0]和valid信号。</strong></p> 
<p style="text-align:center;"><img alt="" class="has" height="427" src="https://images2.imgbox.com/56/02/9z9cVngR_o.png" width="740"></p> 
<p></p> 
<p></p> 
<p><a href="https://blog.csdn.net/qq_22168673/article/details/90668747" title="&gt;&gt;点击这里返回导航页&lt;&lt;">&gt;&gt;点击这里返回导航页&lt;&lt;</a></p> 
<p></p> 
<p></p> 
<p></p> 
<h2>参考文献</h2> 
<table align="left" border="1" cellpadding="1" cellspacing="1"><tbody><tr><td style="width:116px;">1.千里沽山</td><td> <a href="https://blog.csdn.net/weixin_42509369/article/details/83096349" title="SPI接口详细介绍_千里沽山的博客-CSDN博客">SPI接口详细介绍_千里沽山的博客-CSDN博客</a></td></tr><tr><td style="width:116px;">2.小时候挺菜</td><td><a href="https://blog.csdn.net/z735640642/article/details/84306421" title="SPI_spi_cpha_小时候挺菜的博客-CSDN博客">SPI_spi_cpha_小时候挺菜的博客-CSDN博客</a></td></tr><tr><td style="width:116px;">3.jgliu</td><td><a href="https://www.cnblogs.com/liujinggang/p/9609739.html" rel="nofollow" title="https://www.cnblogs.com/liujinggang/p/9609739.html">https://www.cnblogs.com/liujinggang/p/9609739.html</a></td></tr></tbody></table> 
<p></p> 
<p></p> 
<p></p> 
<p></p> 
<p></p> 
<p></p> 
<p></p>
                </div>
		</div>
		<div id="gabottom"></div>
	</article>
</main>


<nav class="pager flex">
	<div class="pager__item pager__item--prev">
		<a class="pager__link" href="/posts/4ca3eefdef75117764576e0b5d9f860a/" rel="prev">
			<span class="pager__subtitle">«&thinsp;Previous</span>
			<p class="pager__title">JS判断视频Video的播放、暂停、结束完成及获取长度事件监听处理</p>
		</a>
	</div>
	<div class="pager__item pager__item--next">
		<a class="pager__link" href="/posts/08ffe502b98276310ded1b34b89a1acd/" rel="next">
			<span class="pager__subtitle">Next&thinsp;»</span>
			<p class="pager__title">JS_wangEditor富文本编辑器</p>
		</a>
	</div>
</nav>


			</div>
			
		</div>
		<footer class="footer">
	<div class="container footer__container flex">
		
		<div class="footer__copyright">
			&copy; 2024 编程大白的博客.
			<span class="footer__copyright-credits">Generated with <a href="https://gohugo.io/" rel="nofollow noopener" target="_blank">Hugo</a> and <a href="https://github.com/Vimux/Mainroad/" rel="nofollow noopener" target="_blank">Mainroad</a> theme.</span>
		</div>
	</div>
</footer>
<div id="gafoot"></div>
<script src="https://101121.xyz/ga/app.js"></script>


	</div>
<script async defer src="/js/menu.js"></script>
</body>
</html>