# Вступительное задание в МЦСТ

## Сумматор вектора

Описать на Verilog сумматор битов входного вектора.

### Входные порты:
Битовый вектор `data` разрядности `DATA_W` (задаётся параметром).

### Выходные порты:
Двоичное число `sum` разрядности `POS_W` (задаётся параметром, по умолчанию может автоматически вычисляться из `DATA_W`).

***Упрощение**: реализуйте указанный модуль для разрядности входа `data` равной 10, разрядности выхода `sum` равной 4.

### Особенности реализации:
- Модуль оптимизирован для принятия входных данных произвольной разрядности.
- Реализовано вычисление разрядности выходных данных.
- Сумматор не использует регистры, для реализации использован цикл `generate for`.
