>Dmel_RG2
CAGTCCGCTTTCTATTATAAA
>Dmel_RG3
CAGTCCGCTTTCTATTATAAA
>Dmel_RG5
CAGTCCGCTTTCTATTATAAA
>Dmel_RG9
CAGTCCGCTTTCTATTATAAA
>Dmel_RG18N
CAGTCCACTTTCTATTATAAA
>Dmel_RG19
CAGTCCGCTTTCTATTATAAA
>Dmel_RG22
CAGTCCGCTTTCTATTATAAA
>Dmel_RG24
CAGTCCGCTTTCTATTATAAA
>Dmel_RG25
CAGTCCGCTTTCTATTATAAA
>Dmel_RG28
CAGTCCGCTTTCTATTATAAA
>Dmel_RG32N
CAGTCCGCTTTCTATTATAAA
>Dmel_RG34
CAGTCCGCTTTCTATTATAAA
>Dmel_RG36
CAGTCCGCTTTCTATTATAAA
>Dmel_RG38N
CAGTCCGCTTTCTATTATAAA
>Dsim_MD03
CGGCCCGCTTTCTATTGTAGA
>Dsim_MD06
CGGCCCGCTTTCTATTGTAGA
>Dsim_MD105
CGGCCCGCTTTCTATTGTAGA
>Dsim_MD106
CAGCCCGCTTTCTATTGTAGA
>Dsim_MD146
CAGTCCGCTTTCTATTGTAGA
>Dsim_MD15
CAGCCCGCTTTCTATTGTAGA
>Dsim_MD197
CGGCCCGCTTTCTATTGTAGA
>Dsim_MD199
CAGCCCGCTTTCTATTGTAGA
>Dsim_MD201
CAGCCCGCTTTCTATTGTAGA
>Dsim_MD221
CAGCCCGCTTTCTATTGTAGA
>Dsim_MD224
CGGCCCGCTTTCTATTGTAGA
>Dsim_MD225
CAGCCCGCTTTCTATTGTAGA
>Dsim_MD233
CGGCCCGCTTTCTATTGTAGA
>Dsim_MD235
CGGCCCGCTTTCTATTGTAGA
>Dsim_MD238
CAGCCCGCTTTCTATTGTAGA
>Dsim_MD243
CAGCCCGCTTTCTATTGTAGA
>Dsim_MD251
CGGCCCGCTTTCTATTGTAGA
>Dsim_MD255
CGGCCCGCTTTCTATTGTAGA
>Dsim_MD63
CGGCCCGCTTTCTATTGTAGA
>Dsim_MD72
CAGCCCGCTTTCTATTGTAGA
>Dsim_MD73
CGGCCCGCTTTCTATTGTAGA
>Dyak_528_1932
CGGCCCGCTTTTCGTTACAGA
>Dere_528_1932
CGGCCCGCTCTTCACTACAGA
