Fitter report for controller
Tue Oct 17 08:31:23 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Tue Oct 17 08:31:23 2023           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; controller                                      ;
; Top-level Entity Name              ; controller                                      ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE6F17C8                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 617 / 6,272 ( 10 % )                            ;
;     Total combinational functions  ; 593 / 6,272 ( 9 % )                             ;
;     Dedicated logic registers      ; 64 / 6,272 ( 1 % )                              ;
; Total registers                    ; 64                                              ;
; Total pins                         ; 83 / 180 ( 46 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 276,480 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE6F17C8                           ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------+
; I/O Assignment Warnings           ;
+----------+------------------------+
; Pin Name ; Reason                 ;
+----------+------------------------+
; DC[0]    ; Missing drive strength ;
; DC[1]    ; Missing drive strength ;
; DC[2]    ; Missing drive strength ;
; DC[3]    ; Missing drive strength ;
; AT[0]    ; Missing drive strength ;
; AT[1]    ; Missing drive strength ;
; AT[2]    ; Missing drive strength ;
; AT[3]    ; Missing drive strength ;
; AT[4]    ; Missing drive strength ;
; AT[5]    ; Missing drive strength ;
; AT[6]    ; Missing drive strength ;
; AT[7]    ; Missing drive strength ;
; AT[8]    ; Missing drive strength ;
; AT[9]    ; Missing drive strength ;
; MC[0]    ; Missing drive strength ;
; MC[1]    ; Missing drive strength ;
; MC[2]    ; Missing drive strength ;
; MC[3]    ; Missing drive strength ;
; MC[4]    ; Missing drive strength ;
; MC[5]    ; Missing drive strength ;
; MC[6]    ; Missing drive strength ;
; MC[7]    ; Missing drive strength ;
; MC[8]    ; Missing drive strength ;
; MC[9]    ; Missing drive strength ;
; A[0]     ; Missing drive strength ;
; A[1]     ; Missing drive strength ;
; A[2]     ; Missing drive strength ;
; A[3]     ; Missing drive strength ;
; A[4]     ; Missing drive strength ;
; A[5]     ; Missing drive strength ;
; A[6]     ; Missing drive strength ;
; A[7]     ; Missing drive strength ;
; A[8]     ; Missing drive strength ;
; A[9]     ; Missing drive strength ;
; A[10]    ; Missing drive strength ;
; A[11]    ; Missing drive strength ;
; T[0]     ; Missing drive strength ;
; T[1]     ; Missing drive strength ;
; T[2]     ; Missing drive strength ;
; T[3]     ; Missing drive strength ;
; T[4]     ; Missing drive strength ;
; T[5]     ; Missing drive strength ;
; T[6]     ; Missing drive strength ;
; T[7]     ; Missing drive strength ;
; T[8]     ; Missing drive strength ;
; T[9]     ; Missing drive strength ;
; T[10]    ; Missing drive strength ;
; T[11]    ; Missing drive strength ;
; T[12]    ; Missing drive strength ;
; T[13]    ; Missing drive strength ;
; T[14]    ; Missing drive strength ;
; T[15]    ; Missing drive strength ;
; M[0]     ; Missing drive strength ;
; M[1]     ; Missing drive strength ;
; M[2]     ; Missing drive strength ;
; M[3]     ; Missing drive strength ;
; M[4]     ; Missing drive strength ;
; M[5]     ; Missing drive strength ;
; M[6]     ; Missing drive strength ;
; M[7]     ; Missing drive strength ;
; M[8]     ; Missing drive strength ;
; M[9]     ; Missing drive strength ;
+----------+------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 840 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 840 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 830     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/Data/Save/Controller/output_files/controller.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 617 / 6,272 ( 10 % ) ;
;     -- Combinational with no register       ; 553                  ;
;     -- Register only                        ; 24                   ;
;     -- Combinational with a register        ; 40                   ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 144                  ;
;     -- 3 input functions                    ; 250                  ;
;     -- <=2 input functions                  ; 199                  ;
;     -- Register only                        ; 24                   ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 314                  ;
;     -- arithmetic mode                      ; 279                  ;
;                                             ;                      ;
; Total registers*                            ; 64 / 7,124 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 64 / 6,272 ( 1 % )   ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 47 / 392 ( 12 % )    ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 83 / 180 ( 46 % )    ;
;     -- Clock pins                           ; 1 / 3 ( 33 % )       ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )        ;
;                                             ;                      ;
; Global signals                              ; 4                    ;
; M9Ks                                        ; 0 / 30 ( 0 % )       ;
; Total block memory bits                     ; 0 / 276,480 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 276,480 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )       ;
; PLLs                                        ; 0 / 2 ( 0 % )        ;
; Global clocks                               ; 4 / 10 ( 40 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 2% / 1% / 2%         ;
; Peak interconnect usage (total/H/V)         ; 7% / 5% / 10%        ;
; Maximum fan-out                             ; 62                   ;
; Highest non-global fan-out                  ; 34                   ;
; Total fan-out                               ; 1994                 ;
; Average fan-out                             ; 2.32                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 617 / 6272 ( 10 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 553                 ; 0                              ;
;     -- Register only                        ; 24                  ; 0                              ;
;     -- Combinational with a register        ; 40                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 144                 ; 0                              ;
;     -- 3 input functions                    ; 250                 ; 0                              ;
;     -- <=2 input functions                  ; 199                 ; 0                              ;
;     -- Register only                        ; 24                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 314                 ; 0                              ;
;     -- arithmetic mode                      ; 279                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 64                  ; 0                              ;
;     -- Dedicated logic registers            ; 64 / 6272 ( 1 % )   ; 0 / 6272 ( 0 % )               ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 46 / 392 ( 12 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 83                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )      ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 4 / 12 ( 33 % )     ; 0 / 12 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 1989                ; 5                              ;
;     -- Registered Connections               ; 152                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 21                  ; 0                              ;
;     -- Output Ports                         ; 62                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CR[0] ; R1    ; 2        ; 0            ; 5            ; 21           ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; CR[1] ; L7    ; 3        ; 11           ; 0            ; 7            ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; CR[2] ; R7    ; 3        ; 11           ; 0            ; 0            ; 28                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; CR[3] ; P2    ; 2        ; 0            ; 4            ; 14           ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; I[0]  ; B10   ; 7        ; 21           ; 24           ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; I[10] ; B9    ; 7        ; 16           ; 24           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; I[11] ; C9    ; 7        ; 18           ; 24           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; I[1]  ; A8    ; 8        ; 16           ; 24           ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; I[2]  ; G15   ; 6        ; 34           ; 17           ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; I[3]  ; A9    ; 7        ; 16           ; 24           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; I[4]  ; L8    ; 3        ; 13           ; 0            ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; I[5]  ; B8    ; 8        ; 16           ; 24           ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; I[6]  ; D9    ; 7        ; 18           ; 24           ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; I[7]  ; A6    ; 8        ; 9            ; 24           ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; I[8]  ; C8    ; 8        ; 13           ; 24           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; I[9]  ; E9    ; 7        ; 18           ; 24           ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; LR[0] ; P6    ; 3        ; 7            ; 0            ; 0            ; 34                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; LR[1] ; T5    ; 3        ; 9            ; 0            ; 0            ; 28                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; btn   ; N5    ; 3        ; 7            ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; clk   ; T4    ; 3        ; 5            ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; load  ; E1    ; 1        ; 0            ; 11           ; 7            ; 62                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; AT[0] ; A5    ; 8        ; 7            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; AT[1] ; R5    ; 3        ; 9            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; AT[2] ; M7    ; 3        ; 9            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; AT[3] ; P1    ; 2        ; 0            ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; AT[4] ; M6    ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; AT[5] ; T6    ; 3        ; 11           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; AT[6] ; K8    ; 3        ; 9            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; AT[7] ; L3    ; 2        ; 0            ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; AT[8] ; R6    ; 3        ; 11           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; AT[9] ; N6    ; 3        ; 7            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; A[0]  ; F8    ; 8        ; 13           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; A[10] ; G1    ; 1        ; 0            ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; A[11] ; A7    ; 8        ; 11           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; A[1]  ; D8    ; 8        ; 13           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; A[2]  ; F7    ; 8        ; 11           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; A[3]  ; F6    ; 8        ; 11           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; A[4]  ; E7    ; 8        ; 7            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; A[5]  ; G2    ; 1        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; A[6]  ; C6    ; 8        ; 9            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; A[7]  ; B7    ; 8        ; 11           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; A[8]  ; B6    ; 8        ; 9            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; A[9]  ; E8    ; 8        ; 13           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DC[0] ; R4    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DC[1] ; N11   ; 4        ; 30           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DC[2] ; N12   ; 4        ; 32           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DC[3] ; N1    ; 2        ; 0            ; 7            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MC[0] ; T3    ; 3        ; 1            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MC[1] ; J11   ; 5        ; 34           ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MC[2] ; B11   ; 7        ; 25           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MC[3] ; L4    ; 2        ; 0            ; 6            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MC[4] ; D15   ; 6        ; 34           ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MC[5] ; L11   ; 4        ; 32           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MC[6] ; E6    ; 8        ; 7            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MC[7] ; D12   ; 7        ; 30           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MC[8] ; E11   ; 7        ; 28           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MC[9] ; T9    ; 4        ; 18           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; M[0]  ; N3    ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; M[1]  ; C3    ; 8        ; 1            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; M[2]  ; C15   ; 6        ; 34           ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; M[3]  ; J2    ; 2        ; 0            ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; M[4]  ; M11   ; 4        ; 32           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; M[5]  ; P3    ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; M[6]  ; D11   ; 7        ; 32           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; M[7]  ; N15   ; 5        ; 34           ; 7            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; M[8]  ; D6    ; 8        ; 3            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; M[9]  ; K10   ; 4        ; 25           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; T[0]  ; N9    ; 4        ; 21           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; T[10] ; J6    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; T[11] ; P11   ; 4        ; 28           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; T[12] ; R14   ; 4        ; 30           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; T[13] ; D14   ; 7        ; 32           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; T[14] ; B3    ; 8        ; 3            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; T[15] ; T15   ; 4        ; 30           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; T[1]  ; P14   ; 4        ; 32           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; T[2]  ; L1    ; 2        ; 0            ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; T[3]  ; L12   ; 5        ; 34           ; 3            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; T[4]  ; T8    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; T[5]  ; B1    ; 1        ; 0            ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; T[6]  ; L6    ; 2        ; 0            ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; T[7]  ; T2    ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; T[8]  ; M8    ; 3        ; 13           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; T[9]  ; T11   ; 4        ; 23           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+-------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G15      ; DIFFIO_R4p, CRC_ERROR       ; Use as regular IO        ; I[2]                    ; Dual Purpose Pin          ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; A[9]                    ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T10p, DATA3          ; Use as regular IO        ; A[0]                    ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T9p, DATA4           ; Use as regular IO        ; A[7]                    ; Dual Purpose Pin          ;
; E7       ; DATA5                       ; Use as regular IO        ; A[4]                    ; Dual Purpose Pin          ;
; E6       ; DATA6                       ; Use as regular IO        ; MC[6]                   ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T6n, DATA7           ; Use as regular IO        ; AT[0]                   ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 8 / 17 ( 47 % )  ; 3.3V          ; --           ;
; 2        ; 10 / 19 ( 53 % ) ; 3.3V          ; --           ;
; 3        ; 21 / 26 ( 81 % ) ; 3.3V          ; --           ;
; 4        ; 12 / 27 ( 44 % ) ; 3.3V          ; --           ;
; 5        ; 3 / 25 ( 12 % )  ; 3.3V          ; --           ;
; 6        ; 4 / 14 ( 29 % )  ; 3.3V          ; --           ;
; 7        ; 11 / 26 ( 42 % ) ; 3.3V          ; --           ;
; 8        ; 19 / 26 ( 73 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 200        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 196        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 192        ; 8        ; AT[0]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 188        ; 8        ; I[7]                                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 183        ; 8        ; A[11]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 177        ; 8        ; I[1]                                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 175        ; 7        ; I[3]                                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 168        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 161        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 159        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 153        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 167        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; T[5]                                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; T[14]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B4       ; 197        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 189        ; 8        ; A[8]                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 184        ; 8        ; A[7]                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 178        ; 8        ; I[5]                                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 176        ; 7        ; I[10]                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 169        ; 7        ; I[0]                                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 162        ; 7        ; MC[2]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 160        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 202        ; 8        ; M[1]                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; A[6]                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; I[8]                                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 172        ; 7        ; I[11]                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 147        ; 6        ; M[2]                                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C16      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ; 198        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 199        ; 8        ; M[8]                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; A[1]                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 173        ; 7        ; I[6]                                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; M[6]                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 152        ; 7        ; MC[7]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; T[13]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 144        ; 6        ; MC[4]                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D16      ; 143        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 24         ; 1        ; load                                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; MC[6]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E7       ; 190        ; 8        ; A[4]                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E8       ; 181        ; 8        ; A[9]                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 174        ; 7        ; I[9]                                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 157        ; 7        ; MC[8]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 185        ; 8        ; A[3]                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F7       ; 186        ; 8        ; A[2]                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F8       ; 182        ; 8        ; A[0]                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 166        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; A[10]                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 13         ; 1        ; A[5]                                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; I[2]                                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G16      ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 27         ; 2        ; M[3]                                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; T[10]                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; MC[1]                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J12      ; 123        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J13      ; 124        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; AT[6]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; K9       ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 87         ; 4        ; M[9]                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; K11      ; 110        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 105        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 35         ; 2        ; T[2]                                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L2       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 36         ; 2        ; AT[7]                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ; 40         ; 2        ; MC[3]                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; T[6]                                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L7       ; 65         ; 3        ; CR[1]                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; L8       ; 68         ; 3        ; I[4]                                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; L9       ; 77         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ; 88         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 99         ; 4        ; MC[5]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; L12      ; 104        ; 5        ; T[3]                                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L13      ; 114        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 115        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; AT[4]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; M7       ; 59         ; 3        ; AT[2]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; M8       ; 69         ; 3        ; T[8]                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; M9       ; 78         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 100        ; 4        ; M[4]                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; DC[3]                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 45         ; 3        ; M[0]                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; btn                                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; N6       ; 56         ; 3        ; AT[9]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 79         ; 4        ; T[0]                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; DC[1]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; N12      ; 101        ; 4        ; DC[2]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; N13      ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N14      ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 112        ; 5        ; M[7]                                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N16      ; 111        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 44         ; 2        ; AT[3]                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 43         ; 2        ; CR[3]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 46         ; 3        ; M[5]                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; LR[0]                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; T[11]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; T[1]                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P15      ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 108        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 42         ; 2        ; CR[0]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 53         ; 3        ; DC[0]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R5       ; 61         ; 3        ; AT[1]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R6       ; 63         ; 3        ; AT[8]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R7       ; 66         ; 3        ; CR[2]                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R8       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R9       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 85         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 97         ; 4        ; T[12]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; T[7]                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T3       ; 48         ; 3        ; MC[0]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T4       ; 54         ; 3        ; clk                                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T5       ; 62         ; 3        ; LR[1]                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T6       ; 64         ; 3        ; AT[5]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T7       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 73         ; 3        ; T[4]                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T9       ; 75         ; 4        ; MC[9]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T10      ; 81         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 84         ; 4        ; T[9]                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 86         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 96         ; 4        ; T[15]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                               ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                         ; Library Name ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------+--------------+
; |controller                            ; 617 (430)   ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 83   ; 0            ; 553 (366)    ; 24 (24)           ; 40 (39)          ; |controller                                                                                                 ; work         ;
;    |lpm_divide:Div0|                   ; 39 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (0)       ; 0 (0)             ; 0 (0)            ; |controller|lpm_divide:Div0                                                                                 ; work         ;
;       |lpm_divide_ihm:auto_generated|  ; 39 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (0)       ; 0 (0)             ; 0 (0)            ; |controller|lpm_divide:Div0|lpm_divide_ihm:auto_generated                                                   ; work         ;
;          |sign_div_unsign_akh:divider| ; 39 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (0)       ; 0 (0)             ; 0 (0)            ; |controller|lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider                       ; work         ;
;             |alt_u_div_84f:divider|    ; 39 (39)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 0 (0)             ; 0 (0)            ; |controller|lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider ; work         ;
;    |lpm_divide:Div1|                   ; 149 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 148 (0)      ; 0 (0)             ; 1 (0)            ; |controller|lpm_divide:Div1                                                                                 ; work         ;
;       |lpm_divide_1jm:auto_generated|  ; 149 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 148 (0)      ; 0 (0)             ; 1 (0)            ; |controller|lpm_divide:Div1|lpm_divide_1jm:auto_generated                                                   ; work         ;
;          |sign_div_unsign_plh:divider| ; 149 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 148 (0)      ; 0 (0)             ; 1 (0)            ; |controller|lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider                       ; work         ;
;             |alt_u_div_67f:divider|    ; 149 (149)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 148 (148)    ; 0 (0)             ; 1 (1)            ; |controller|lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider ; work         ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                   ;
+-------+----------+---------------+---------------+-----------------------+-----+------+
; Name  ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------+----------+---------------+---------------+-----------------------+-----+------+
; DC[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DC[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DC[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DC[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AT[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AT[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AT[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AT[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AT[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AT[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AT[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AT[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AT[8] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AT[9] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MC[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MC[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MC[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MC[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MC[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MC[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MC[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MC[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MC[8] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MC[9] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; T[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; T[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; T[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; T[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; T[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; T[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; T[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; T[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; T[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; T[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; T[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; T[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; T[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; T[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; T[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; T[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; CR[3] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; CR[0] ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; CR[1] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; CR[2] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; LR[1] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; LR[0] ; Input    ; (6) 1314 ps   ; (6) 1314 ps   ; --                    ; --  ; --   ;
; load  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; btn   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; I[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; I[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; I[0]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; I[11] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; I[10] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; I[9]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; I[8]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; I[7]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; I[6]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; I[5]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; I[4]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; I[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+-------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------+
; Pad To Core Delay Chain Fanout                           ;
+----------------------------+-------------------+---------+
; Source Pin / Fanout        ; Pad To Core Index ; Setting ;
+----------------------------+-------------------+---------+
; clk                        ;                   ;         ;
;      - st.S1               ; 0                 ; 0       ;
;      - st.S0               ; 0                 ; 0       ;
; CR[3]                      ;                   ;         ;
;      - Equal3~0            ; 0                 ; 6       ;
;      - Equal5~0            ; 0                 ; 6       ;
;      - Equal2~0            ; 0                 ; 6       ;
;      - Equal0~0            ; 0                 ; 6       ;
;      - sat[0]~13           ; 0                 ; 6       ;
;      - sat[1]~31           ; 0                 ; 6       ;
;      - process_1~8         ; 0                 ; 6       ;
;      - sat[2]~47           ; 0                 ; 6       ;
;      - sat[3]~54           ; 0                 ; 6       ;
;      - sat[3]~55           ; 0                 ; 6       ;
;      - sat[3]~57           ; 0                 ; 6       ;
;      - sat[3]~58           ; 0                 ; 6       ;
;      - sat[3]~59           ; 0                 ; 6       ;
; CR[0]                      ;                   ;         ;
;      - Equal3~0            ; 1                 ; 0       ;
;      - Equal5~0            ; 0                 ; 0       ;
;      - Equal2~0            ; 1                 ; 0       ;
;      - Equal0~0            ; 1                 ; 0       ;
;      - sat[0]~16           ; 1                 ; 0       ;
;      - sat[1]~31           ; 0                 ; 0       ;
;      - sat[1]~32           ; 0                 ; 0       ;
;      - process_1~9         ; 1                 ; 0       ;
;      - sat[2]~47           ; 0                 ; 0       ;
;      - sat[2]~48           ; 0                 ; 0       ;
;      - sat[3]~54           ; 1                 ; 0       ;
;      - sat[3]~55           ; 1                 ; 0       ;
;      - sat[9]~66           ; 0                 ; 0       ;
; CR[1]                      ;                   ;         ;
;      - Equal3~0            ; 0                 ; 6       ;
;      - Equal5~0            ; 0                 ; 6       ;
;      - Equal2~0            ; 0                 ; 6       ;
;      - Equal0~0            ; 0                 ; 6       ;
;      - sat[0]~13           ; 0                 ; 6       ;
;      - sat[1]~23           ; 0                 ; 6       ;
;      - Equal3~1            ; 0                 ; 6       ;
;      - sat[1]~25           ; 0                 ; 6       ;
;      - sat[1]~28           ; 0                 ; 6       ;
;      - process_1~8         ; 0                 ; 6       ;
;      - sat[2]~40           ; 0                 ; 6       ;
;      - sat[2]~42           ; 0                 ; 6       ;
;      - sat[3]~55           ; 0                 ; 6       ;
; CR[2]                      ;                   ;         ;
;      - Equal3~0            ; 0                 ; 6       ;
;      - Equal5~0            ; 0                 ; 6       ;
;      - Equal2~0            ; 0                 ; 6       ;
;      - Equal0~0            ; 0                 ; 6       ;
;      - sat[0]~13           ; 0                 ; 6       ;
;      - sat[1]~23           ; 0                 ; 6       ;
;      - Equal3~1            ; 0                 ; 6       ;
;      - sat[1]~26           ; 0                 ; 6       ;
;      - sat[1]~27           ; 0                 ; 6       ;
;      - sat[1]~28           ; 0                 ; 6       ;
;      - process_1~8         ; 0                 ; 6       ;
;      - sat[2]~40           ; 0                 ; 6       ;
;      - sat[2]~43           ; 0                 ; 6       ;
;      - sat[2]~44           ; 0                 ; 6       ;
;      - sat[3]~55           ; 0                 ; 6       ;
;      - sat[3]~58           ; 0                 ; 6       ;
;      - sat[3]~60           ; 0                 ; 6       ;
;      - sat[3]~61           ; 0                 ; 6       ;
;      - sat[4]~70           ; 0                 ; 6       ;
;      - sat[4]~71           ; 0                 ; 6       ;
;      - sat[5]~77           ; 0                 ; 6       ;
;      - sat[5]~78           ; 0                 ; 6       ;
;      - sat[6]~84           ; 0                 ; 6       ;
;      - sat[7]~91           ; 0                 ; 6       ;
;      - sat[7]~92           ; 0                 ; 6       ;
;      - sat[8]~98           ; 0                 ; 6       ;
;      - sat[9]~105          ; 0                 ; 6       ;
;      - sat[9]~106          ; 0                 ; 6       ;
; LR[1]                      ;                   ;         ;
;      - process_1~4         ; 0                 ; 6       ;
;      - sat[1]~8            ; 0                 ; 6       ;
;      - process_1~5         ; 0                 ; 6       ;
;      - process_1~6         ; 0                 ; 6       ;
;      - process_1~7         ; 0                 ; 6       ;
;      - sat[1]~23           ; 0                 ; 6       ;
;      - sat[1]~28           ; 0                 ; 6       ;
;      - sat[1]~29           ; 0                 ; 6       ;
;      - sat[1]~30           ; 0                 ; 6       ;
;      - process_1~9         ; 0                 ; 6       ;
;      - sat[2]~40           ; 0                 ; 6       ;
;      - sat[2]~45           ; 0                 ; 6       ;
;      - sat[2]~46           ; 0                 ; 6       ;
;      - sat[3]~54           ; 0                 ; 6       ;
;      - sat[3]~57           ; 0                 ; 6       ;
;      - sat[3]~58           ; 0                 ; 6       ;
;      - sat[3]~59           ; 0                 ; 6       ;
;      - Selector6~0         ; 0                 ; 6       ;
;      - Selector4~0         ; 0                 ; 6       ;
;      - cv[6]~3             ; 0                 ; 6       ;
;      - sat[0]~112          ; 0                 ; 6       ;
;      - process_1~10        ; 0                 ; 6       ;
;      - sat[0]~113          ; 0                 ; 6       ;
;      - sat[9]~114          ; 0                 ; 6       ;
;      - process_1~11        ; 0                 ; 6       ;
;      - sat[9]~115          ; 0                 ; 6       ;
;      - Selector2~2         ; 0                 ; 6       ;
;      - Selector1~2         ; 0                 ; 6       ;
; LR[0]                      ;                   ;         ;
;      - process_1~4         ; 0                 ; 6       ;
;      - sat[1]~8            ; 0                 ; 6       ;
;      - process_1~5         ; 0                 ; 6       ;
;      - process_1~6         ; 0                 ; 6       ;
;      - process_1~7         ; 0                 ; 6       ;
;      - sat[1]~23           ; 0                 ; 6       ;
;      - sat[1]~25           ; 0                 ; 6       ;
;      - sat[1]~26           ; 0                 ; 6       ;
;      - process_1~9         ; 0                 ; 6       ;
;      - sat[2]~39           ; 0                 ; 6       ;
;      - sat[2]~40           ; 0                 ; 6       ;
;      - sat[2]~42           ; 0                 ; 6       ;
;      - sat[2]~43           ; 0                 ; 6       ;
;      - sat[3]~54           ; 1                 ; 6       ;
;      - sat[3]~60           ; 1                 ; 6       ;
;      - sat[4]~70           ; 1                 ; 6       ;
;      - sat[5]~77           ; 0                 ; 6       ;
;      - sat[6]~84           ; 1                 ; 6       ;
;      - sat[6]~85           ; 0                 ; 6       ;
;      - sat[7]~91           ; 1                 ; 6       ;
;      - sat[8]~98           ; 0                 ; 6       ;
;      - sat[8]~99           ; 0                 ; 6       ;
;      - sat[9]~105          ; 0                 ; 6       ;
;      - Selector6~0         ; 0                 ; 6       ;
;      - Selector4~0         ; 0                 ; 6       ;
;      - cv[6]~3             ; 0                 ; 6       ;
;      - sat[0]~112          ; 0                 ; 6       ;
;      - process_1~10        ; 0                 ; 6       ;
;      - sat[0]~113          ; 0                 ; 6       ;
;      - sat[9]~114          ; 0                 ; 6       ;
;      - process_1~11        ; 0                 ; 6       ;
;      - sat[9]~115          ; 0                 ; 6       ;
;      - Selector2~2         ; 0                 ; 6       ;
;      - Selector1~2         ; 0                 ; 6       ;
; load                       ;                   ;         ;
; btn                        ;                   ;         ;
;      - Selector0~0         ; 0                 ; 6       ;
;      - Selector4~1         ; 0                 ; 6       ;
; I[2]                       ;                   ;         ;
;      - memory_0[2]         ; 0                 ; 6       ;
;      - memory_2[2]         ; 0                 ; 6       ;
;      - memory_3[2]         ; 0                 ; 6       ;
;      - memory_1[2]~feeder  ; 0                 ; 6       ;
; I[1]                       ;                   ;         ;
;      - memory_0[1]         ; 0                 ; 6       ;
;      - memory_1[1]         ; 0                 ; 6       ;
;      - memory_2[1]         ; 0                 ; 6       ;
;      - memory_3[1]         ; 0                 ; 6       ;
; I[0]                       ;                   ;         ;
;      - memory_0[0]         ; 1                 ; 6       ;
;      - memory_1[0]         ; 1                 ; 6       ;
;      - memory_2[0]         ; 1                 ; 6       ;
;      - memory_3[0]         ; 1                 ; 6       ;
; I[11]                      ;                   ;         ;
;      - memory_0[11]        ; 1                 ; 6       ;
;      - memory_2[11]        ; 1                 ; 6       ;
;      - memory_3[11]~feeder ; 1                 ; 6       ;
;      - memory_1[11]~feeder ; 1                 ; 6       ;
; I[10]                      ;                   ;         ;
;      - memory_0[10]        ; 0                 ; 6       ;
;      - memory_2[10]        ; 0                 ; 6       ;
;      - memory_3[10]        ; 0                 ; 6       ;
;      - memory_1[10]~feeder ; 0                 ; 6       ;
; I[9]                       ;                   ;         ;
;      - memory_0[9]         ; 0                 ; 6       ;
;      - memory_1[9]         ; 0                 ; 6       ;
;      - memory_2[9]         ; 0                 ; 6       ;
;      - memory_3[9]         ; 0                 ; 6       ;
; I[8]                       ;                   ;         ;
;      - memory_0[8]         ; 1                 ; 6       ;
;      - memory_2[8]         ; 1                 ; 6       ;
;      - memory_3[8]         ; 1                 ; 6       ;
;      - memory_1[8]~feeder  ; 1                 ; 6       ;
; I[7]                       ;                   ;         ;
;      - memory_0[7]         ; 1                 ; 6       ;
;      - memory_1[7]         ; 1                 ; 6       ;
;      - memory_2[7]         ; 1                 ; 6       ;
;      - memory_3[7]         ; 1                 ; 6       ;
; I[6]                       ;                   ;         ;
;      - memory_0[6]         ; 0                 ; 6       ;
;      - memory_1[6]         ; 0                 ; 6       ;
;      - memory_2[6]         ; 0                 ; 6       ;
;      - memory_3[6]         ; 0                 ; 6       ;
; I[5]                       ;                   ;         ;
;      - memory_0[5]         ; 1                 ; 6       ;
;      - memory_2[5]         ; 1                 ; 6       ;
;      - memory_3[5]         ; 1                 ; 6       ;
;      - memory_1[5]~feeder  ; 1                 ; 6       ;
; I[4]                       ;                   ;         ;
;      - memory_0[4]         ; 0                 ; 6       ;
;      - memory_1[4]         ; 0                 ; 6       ;
;      - memory_2[4]         ; 0                 ; 6       ;
;      - memory_3[4]         ; 0                 ; 6       ;
; I[3]                       ;                   ;         ;
;      - memory_0[3]         ; 0                 ; 6       ;
;      - memory_2[3]         ; 0                 ; 6       ;
;      - memory_3[3]         ; 0                 ; 6       ;
;      - memory_1[3]~feeder  ; 0                 ; 6       ;
+----------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                          ;
+-------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name        ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Equal10~0   ; LCCOMB_X14_Y18_N24 ; 24      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Equal10~1   ; LCCOMB_X14_Y16_N28 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Equal10~2   ; LCCOMB_X14_Y16_N30 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Equal12~3   ; LCCOMB_X12_Y18_N12 ; 12      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; Equal8~0    ; LCCOMB_X14_Y18_N18 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Selector4~2 ; LCCOMB_X6_Y5_N26   ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; Selector6~1 ; LCCOMB_X6_Y5_N8    ; 2       ; Latch enable ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; clk         ; PIN_T4             ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; cv[0]~5     ; LCCOMB_X6_Y9_N2    ; 5       ; Latch enable ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; load        ; PIN_E1             ; 62      ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; sat[0]~22   ; LCCOMB_X9_Y5_N8    ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; sat[1]~38   ; LCCOMB_X9_Y5_N14   ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; sat[2]~52   ; LCCOMB_X9_Y5_N22   ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; sat[9]~69   ; LCCOMB_X7_Y5_N12   ; 3       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; sat[9]~69   ; LCCOMB_X7_Y5_N12   ; 5       ; Latch enable ; yes    ; Global Clock         ; GCLK4            ; --                        ;
+-------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                           ;
+-------------+------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name        ; Location         ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------+------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Selector6~1 ; LCCOMB_X6_Y5_N8  ; 2       ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; cv[0]~5     ; LCCOMB_X6_Y9_N2  ; 5       ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; load        ; PIN_E1           ; 62      ; 1                                    ; Global Clock         ; GCLK2            ; --                        ;
; sat[9]~69   ; LCCOMB_X7_Y5_N12 ; 5       ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
+-------------+------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                      ;
+----------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                       ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------+---------+
; LR[0]~input                                                                                                                ; 34      ;
; cv[5]                                                                                                                      ; 29      ;
; LR[1]~input                                                                                                                ; 28      ;
; CR[2]~input                                                                                                                ; 28      ;
; Equal10~0                                                                                                                  ; 24      ;
; cv[3]                                                                                                                      ; 18      ;
; cv[2]                                                                                                                      ; 17      ;
; cv[0]                                                                                                                      ; 17      ;
; cv[1]                                                                                                                      ; 16      ;
; sat[9]                                                                                                                     ; 15      ;
; sat[8]                                                                                                                     ; 15      ;
; sat[7]                                                                                                                     ; 15      ;
; sat[6]                                                                                                                     ; 15      ;
; sat[5]                                                                                                                     ; 15      ;
; sat[4]                                                                                                                     ; 15      ;
; sat[3]                                                                                                                     ; 15      ;
; CR[1]~input                                                                                                                ; 13      ;
; CR[0]~input                                                                                                                ; 13      ;
; CR[3]~input                                                                                                                ; 13      ;
; sat[2]                                                                                                                     ; 13      ;
; sat[0]~16                                                                                                                  ; 13      ;
; sat[1]                                                                                                                     ; 12      ;
; Equal10~2                                                                                                                  ; 12      ;
; Equal10~1                                                                                                                  ; 12      ;
; Equal8~0                                                                                                                   ; 12      ;
; Equal12~3                                                                                                                  ; 12      ;
; sat[3]~56                                                                                                                  ; 12      ;
; sat[3]~58                                                                                                                  ; 11      ;
; sat[3]~57                                                                                                                  ; 11      ;
; sat[0]                                                                                                                     ; 10      ;
; sat[0]~113                                                                                                                 ; 10      ;
; sat[3]~59                                                                                                                  ; 10      ;
; Equal0~0                                                                                                                   ; 10      ;
; Equal2~0                                                                                                                   ; 10      ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[5]~8  ; 10      ;
; cv[6]~4                                                                                                                    ; 9       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[4]~4  ; 9       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_4~8                     ; 9       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_3~8                     ; 9       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_2~8                     ; 9       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_1~8                     ; 9       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_14~8                    ; 9       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_13~8                    ; 9       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_12~8                    ; 9       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_11~8                    ; 9       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_10~8                    ; 9       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_9~8                     ; 9       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_8~8                     ; 8       ;
; sat[9]~66                                                                                                                  ; 7       ;
; Equal3~0                                                                                                                   ; 7       ;
; st.S1                                                                                                                      ; 7       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[5]~8  ; 7       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_5~8                     ; 7       ;
; number[0]                                                                                                                  ; 6       ;
; Equal5~0                                                                                                                   ; 6       ;
; process_1~4                                                                                                                ; 6       ;
; number[1]                                                                                                                  ; 5       ;
; cv[0]~0                                                                                                                    ; 5       ;
; Add0~4                                                                                                                     ; 5       ;
; Add0~2                                                                                                                     ; 5       ;
; I[3]~input                                                                                                                 ; 4       ;
; I[4]~input                                                                                                                 ; 4       ;
; I[5]~input                                                                                                                 ; 4       ;
; I[6]~input                                                                                                                 ; 4       ;
; I[7]~input                                                                                                                 ; 4       ;
; I[8]~input                                                                                                                 ; 4       ;
; I[9]~input                                                                                                                 ; 4       ;
; I[10]~input                                                                                                                ; 4       ;
; I[11]~input                                                                                                                ; 4       ;
; I[0]~input                                                                                                                 ; 4       ;
; I[1]~input                                                                                                                 ; 4       ;
; I[2]~input                                                                                                                 ; 4       ;
; blk                                                                                                                        ; 4       ;
; process_1~11                                                                                                               ; 4       ;
; sat[9]~114                                                                                                                 ; 4       ;
; process_1~5                                                                                                                ; 4       ;
; sat[1]~8                                                                                                                   ; 4       ;
; LessThan2~2                                                                                                                ; 3       ;
; process_1~7                                                                                                                ; 3       ;
; Add22~26                                                                                                                   ; 3       ;
; Add22~24                                                                                                                   ; 3       ;
; Add22~22                                                                                                                   ; 3       ;
; Add22~20                                                                                                                   ; 3       ;
; Add22~18                                                                                                                   ; 3       ;
; Add22~16                                                                                                                   ; 3       ;
; Add22~14                                                                                                                   ; 3       ;
; Add22~12                                                                                                                   ; 3       ;
; Add22~10                                                                                                                   ; 3       ;
; Add22~8                                                                                                                    ; 3       ;
; Add22~6                                                                                                                    ; 3       ;
; Add22~4                                                                                                                    ; 3       ;
; Add8~14                                                                                                                    ; 3       ;
; average[11]                                                                                                                ; 3       ;
; average[10]                                                                                                                ; 3       ;
; average[9]                                                                                                                 ; 3       ;
; average[8]                                                                                                                 ; 3       ;
; average[7]                                                                                                                 ; 3       ;
; average[6]                                                                                                                 ; 3       ;
; average[5]                                                                                                                 ; 3       ;
; average[4]                                                                                                                 ; 3       ;
; average[3]                                                                                                                 ; 3       ;
; average[2]                                                                                                                 ; 3       ;
; average[1]                                                                                                                 ; 3       ;
; average[0]                                                                                                                 ; 3       ;
; btn~input                                                                                                                  ; 2       ;
; clk~input                                                                                                                  ; 2       ;
; ev.S0_2315                                                                                                                 ; 2       ;
; ev.S1_2295                                                                                                                 ; 2       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[53]~186           ; 2       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[49]~185           ; 2       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[45]~184           ; 2       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[41]~183           ; 2       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[37]~182           ; 2       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[33]~181           ; 2       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[29]~180           ; 2       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[25]~179           ; 2       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[21]~178           ; 2       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[17]~177           ; 2       ;
; sat[9]~115                                                                                                                 ; 2       ;
; process_1~10                                                                                                               ; 2       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[22]~22            ; 2       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[22]~21            ; 2       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[18]~16            ; 2       ;
; Selector4~0                                                                                                                ; 2       ;
; st.S0                                                                                                                      ; 2       ;
; memory_3[3]                                                                                                                ; 2       ;
; memory_3[4]                                                                                                                ; 2       ;
; memory_3[5]                                                                                                                ; 2       ;
; memory_3[6]                                                                                                                ; 2       ;
; memory_3[7]                                                                                                                ; 2       ;
; memory_3[8]                                                                                                                ; 2       ;
; memory_3[9]                                                                                                                ; 2       ;
; memory_3[10]                                                                                                               ; 2       ;
; memory_3[11]                                                                                                               ; 2       ;
; memory_2[3]                                                                                                                ; 2       ;
; memory_1[3]                                                                                                                ; 2       ;
; memory_2[4]                                                                                                                ; 2       ;
; memory_1[4]                                                                                                                ; 2       ;
; memory_2[5]                                                                                                                ; 2       ;
; memory_1[5]                                                                                                                ; 2       ;
; memory_2[6]                                                                                                                ; 2       ;
; memory_1[6]                                                                                                                ; 2       ;
; memory_2[7]                                                                                                                ; 2       ;
; memory_1[7]                                                                                                                ; 2       ;
; memory_2[8]                                                                                                                ; 2       ;
; memory_1[8]                                                                                                                ; 2       ;
; memory_2[9]                                                                                                                ; 2       ;
; memory_1[9]                                                                                                                ; 2       ;
; memory_2[10]                                                                                                               ; 2       ;
; memory_1[10]                                                                                                               ; 2       ;
; memory_2[11]                                                                                                               ; 2       ;
; memory_1[11]                                                                                                               ; 2       ;
; memory_0[3]                                                                                                                ; 2       ;
; memory_0[4]                                                                                                                ; 2       ;
; memory_0[5]                                                                                                                ; 2       ;
; memory_0[6]                                                                                                                ; 2       ;
; memory_0[7]                                                                                                                ; 2       ;
; memory_0[8]                                                                                                                ; 2       ;
; memory_0[9]                                                                                                                ; 2       ;
; memory_0[10]                                                                                                               ; 2       ;
; memory_0[11]                                                                                                               ; 2       ;
; memory_3[0]                                                                                                                ; 2       ;
; memory_2[0]                                                                                                                ; 2       ;
; memory_3[1]                                                                                                                ; 2       ;
; memory_2[1]                                                                                                                ; 2       ;
; memory_3[2]                                                                                                                ; 2       ;
; memory_2[2]                                                                                                                ; 2       ;
; memory_1[0]                                                                                                                ; 2       ;
; memory_0[0]                                                                                                                ; 2       ;
; memory_1[1]                                                                                                                ; 2       ;
; memory_0[1]                                                                                                                ; 2       ;
; memory_1[2]                                                                                                                ; 2       ;
; memory_0[2]                                                                                                                ; 2       ;
; sat[9]~69                                                                                                                  ; 2       ;
; sat[9]~36                                                                                                                  ; 2       ;
; cv[6]~1                                                                                                                    ; 2       ;
; sat[1]~28                                                                                                                  ; 2       ;
; Equal3~1                                                                                                                   ; 2       ;
; sat[1]~23                                                                                                                  ; 2       ;
; process_1~6                                                                                                                ; 2       ;
; sat[0]~9                                                                                                                   ; 2       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[2]~0  ; 2       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_4~2                     ; 2       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_4~0                     ; 2       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_3~2                     ; 2       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_3~0                     ; 2       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_2~2                     ; 2       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_2~0                     ; 2       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_1~2                     ; 2       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_1~0                     ; 2       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_14~2                    ; 2       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_14~0                    ; 2       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_13~2                    ; 2       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_13~0                    ; 2       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_12~2                    ; 2       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_12~0                    ; 2       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_11~2                    ; 2       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_11~0                    ; 2       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_10~2                    ; 2       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_10~0                    ; 2       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_9~2                     ; 2       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_9~0                     ; 2       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_8~2                     ; 2       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_8~0                     ; 2       ;
; Add22~28                                                                                                                   ; 2       ;
; Add22~2                                                                                                                    ; 2       ;
; Add2~14                                                                                                                    ; 2       ;
; Add2~12                                                                                                                    ; 2       ;
; Add2~10                                                                                                                    ; 2       ;
; Add2~8                                                                                                                     ; 2       ;
; Add2~6                                                                                                                     ; 2       ;
; Add2~4                                                                                                                     ; 2       ;
; Add2~2                                                                                                                     ; 2       ;
; Add2~0                                                                                                                     ; 2       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_9~8_wirecell            ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_6~8_wirecell            ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_5~8_wirecell            ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_4~8_wirecell            ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_3~8_wirecell            ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_2~8_wirecell            ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_1~8_wirecell            ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_14~8_wirecell           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_13~8_wirecell           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_12~8_wirecell           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_11~8_wirecell           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_10~8_wirecell           ; 1       ;
; st.S0~0                                                                                                                    ; 1       ;
; number[0]~1                                                                                                                ; 1       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[27]~34            ; 1       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[23]~33            ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[57]~187           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[18]~176           ; 1       ;
; Selector1~2                                                                                                                ; 1       ;
; Selector2~2                                                                                                                ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[58]~175           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[54]~174           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[50]~173           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[46]~172           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[42]~171           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[38]~170           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[34]~169           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[30]~168           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[26]~167           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[22]~166           ; 1       ;
; sat[0]~112                                                                                                                 ; 1       ;
; number[1]~0                                                                                                                ; 1       ;
; cv[3]~8                                                                                                                    ; 1       ;
; cv[2]~7                                                                                                                    ; 1       ;
; cv[1]~6                                                                                                                    ; 1       ;
; Selector4~2                                                                                                                ; 1       ;
; Selector4~1                                                                                                                ; 1       ;
; Selector0~0                                                                                                                ; 1       ;
; LessThan0~0                                                                                                                ; 1       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[25]~32            ; 1       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[25]~31            ; 1       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[26]~30            ; 1       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[27]~29            ; 1       ;
; cv[6]~3                                                                                                                    ; 1       ;
; cv[6]~2                                                                                                                    ; 1       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[28]~28            ; 1       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[23]~27            ; 1       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[20]~26            ; 1       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[20]~25            ; 1       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[21]~24            ; 1       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[21]~23            ; 1       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[15]~20            ; 1       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[15]~19            ; 1       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[17]~18            ; 1       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[18]~17            ; 1       ;
; Selector6~0                                                                                                                ; 1       ;
; Equal12~2                                                                                                                  ; 1       ;
; Equal12~1                                                                                                                  ; 1       ;
; Equal12~0                                                                                                                  ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[56]~165           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[56]~164           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[57]~163           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[58]~162           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[52]~161           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[52]~160           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[53]~159           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[54]~158           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[48]~157           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[48]~156           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[49]~155           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[50]~154           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[44]~153           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[44]~152           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[45]~151           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[46]~150           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[40]~149           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[40]~148           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[41]~147           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[42]~146           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[36]~145           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[36]~144           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[37]~143           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[38]~142           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[32]~141           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[32]~140           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[33]~139           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[34]~138           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[28]~137           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[28]~136           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[29]~135           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[30]~134           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[24]~133           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[24]~132           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[25]~131           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[26]~130           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[20]~129           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[20]~128           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[21]~127           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[22]~126           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[16]~125           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[16]~124           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[17]~123           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[18]~122           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[12]~121           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[12]~120           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[13]~119           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[13]~118           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[14]~117           ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|StageOut[14]~116           ; 1       ;
; sat[9]~111                                                                                                                 ; 1       ;
; sat[9]~110                                                                                                                 ; 1       ;
; sat[9]~109                                                                                                                 ; 1       ;
; sat[9]~108                                                                                                                 ; 1       ;
; sat[9]~107                                                                                                                 ; 1       ;
; sat[9]~106                                                                                                                 ; 1       ;
; sat[9]~105                                                                                                                 ; 1       ;
; sat[8]~104                                                                                                                 ; 1       ;
; sat[8]~103                                                                                                                 ; 1       ;
; sat[8]~102                                                                                                                 ; 1       ;
; sat[8]~101                                                                                                                 ; 1       ;
; sat[8]~100                                                                                                                 ; 1       ;
; sat[8]~99                                                                                                                  ; 1       ;
; sat[8]~98                                                                                                                  ; 1       ;
; sat[7]~97                                                                                                                  ; 1       ;
; sat[7]~96                                                                                                                  ; 1       ;
; sat[7]~95                                                                                                                  ; 1       ;
; sat[7]~94                                                                                                                  ; 1       ;
; sat[7]~93                                                                                                                  ; 1       ;
; sat[7]~92                                                                                                                  ; 1       ;
; sat[7]~91                                                                                                                  ; 1       ;
; sat[6]~90                                                                                                                  ; 1       ;
; sat[6]~89                                                                                                                  ; 1       ;
; sat[6]~88                                                                                                                  ; 1       ;
; sat[6]~87                                                                                                                  ; 1       ;
; sat[6]~86                                                                                                                  ; 1       ;
; sat[6]~85                                                                                                                  ; 1       ;
; sat[6]~84                                                                                                                  ; 1       ;
; sat[5]~83                                                                                                                  ; 1       ;
; sat[5]~82                                                                                                                  ; 1       ;
; sat[5]~81                                                                                                                  ; 1       ;
; sat[5]~80                                                                                                                  ; 1       ;
; sat[5]~79                                                                                                                  ; 1       ;
; sat[5]~78                                                                                                                  ; 1       ;
; sat[5]~77                                                                                                                  ; 1       ;
; sat[4]~76                                                                                                                  ; 1       ;
; sat[4]~75                                                                                                                  ; 1       ;
; sat[4]~74                                                                                                                  ; 1       ;
; sat[4]~73                                                                                                                  ; 1       ;
; sat[4]~72                                                                                                                  ; 1       ;
; sat[4]~71                                                                                                                  ; 1       ;
; sat[4]~70                                                                                                                  ; 1       ;
; sat[9]~68                                                                                                                  ; 1       ;
; sat[3]~67                                                                                                                  ; 1       ;
; sat[3]~65                                                                                                                  ; 1       ;
; sat[3]~64                                                                                                                  ; 1       ;
; sat[3]~63                                                                                                                  ; 1       ;
; sat[3]~62                                                                                                                  ; 1       ;
; sat[3]~61                                                                                                                  ; 1       ;
; sat[3]~60                                                                                                                  ; 1       ;
; sat[3]~55                                                                                                                  ; 1       ;
; sat[3]~54                                                                                                                  ; 1       ;
; sat[3]~53                                                                                                                  ; 1       ;
; sat[2]~52                                                                                                                  ; 1       ;
; sat[2]~51                                                                                                                  ; 1       ;
; sat[2]~50                                                                                                                  ; 1       ;
; sat[2]~49                                                                                                                  ; 1       ;
; sat[2]~48                                                                                                                  ; 1       ;
; sat[2]~47                                                                                                                  ; 1       ;
; sat[2]~46                                                                                                                  ; 1       ;
; sat[2]~45                                                                                                                  ; 1       ;
; sat[2]~44                                                                                                                  ; 1       ;
; sat[2]~43                                                                                                                  ; 1       ;
; sat[2]~42                                                                                                                  ; 1       ;
; sat[2]~41                                                                                                                  ; 1       ;
; sat[2]~40                                                                                                                  ; 1       ;
; sat[2]~39                                                                                                                  ; 1       ;
; sat[1]~38                                                                                                                  ; 1       ;
; sat[1]~37                                                                                                                  ; 1       ;
; sat[9]~35                                                                                                                  ; 1       ;
; process_1~9                                                                                                                ; 1       ;
; process_1~8                                                                                                                ; 1       ;
; sat[1]~34                                                                                                                  ; 1       ;
; sat[1]~33                                                                                                                  ; 1       ;
; sat[1]~32                                                                                                                  ; 1       ;
; sat[1]~31                                                                                                                  ; 1       ;
; sat[1]~30                                                                                                                  ; 1       ;
; sat[1]~29                                                                                                                  ; 1       ;
; sat[1]~27                                                                                                                  ; 1       ;
; sat[1]~26                                                                                                                  ; 1       ;
; sat[1]~25                                                                                                                  ; 1       ;
; sat[1]~24                                                                                                                  ; 1       ;
; sat[0]~22                                                                                                                  ; 1       ;
; sat[0]~21                                                                                                                  ; 1       ;
; sat[0]~20                                                                                                                  ; 1       ;
; sat[0]~19                                                                                                                  ; 1       ;
; sat[0]~18                                                                                                                  ; 1       ;
; sat[0]~17                                                                                                                  ; 1       ;
; LessThan2~1                                                                                                                ; 1       ;
; LessThan2~0                                                                                                                ; 1       ;
; sat[0]~15                                                                                                                  ; 1       ;
; sat[0]~14                                                                                                                  ; 1       ;
; sat[0]~13                                                                                                                  ; 1       ;
; sat[0]~12                                                                                                                  ; 1       ;
; sat[0]~11                                                                                                                  ; 1       ;
; sat[0]~10                                                                                                                  ; 1       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_6_result_int[5]~10 ; 1       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_6_result_int[4]~9  ; 1       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_6_result_int[3]~7  ; 1       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_6_result_int[2]~5  ; 1       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_6_result_int[1]~3  ; 1       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_6_result_int[0]~1  ; 1       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|op_5~1                     ; 1       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[4]~7  ; 1       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[3]~5  ; 1       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[3]~4  ; 1       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[2]~3  ; 1       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[2]~2  ; 1       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[1]~1  ; 1       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[1]~0  ; 1       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[4]~7  ; 1       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[3]~5  ; 1       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[3]~4  ; 1       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[2]~3  ; 1       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[2]~2  ; 1       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[1]~1  ; 1       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[3]~3  ; 1       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[3]~2  ; 1       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[2]~1  ; 1       ;
; average[11]~38                                                                                                             ; 1       ;
; average[10]~37                                                                                                             ; 1       ;
; average[10]~36                                                                                                             ; 1       ;
; Add17~24                                                                                                                   ; 1       ;
; Add16~24                                                                                                                   ; 1       ;
; average[9]~35                                                                                                              ; 1       ;
; average[9]~34                                                                                                              ; 1       ;
; Add17~23                                                                                                                   ; 1       ;
; Add17~22                                                                                                                   ; 1       ;
; Add16~23                                                                                                                   ; 1       ;
; Add16~22                                                                                                                   ; 1       ;
; average[8]~33                                                                                                              ; 1       ;
; average[8]~32                                                                                                              ; 1       ;
; Add17~21                                                                                                                   ; 1       ;
; Add17~20                                                                                                                   ; 1       ;
; Add16~21                                                                                                                   ; 1       ;
; Add16~20                                                                                                                   ; 1       ;
; average[7]~31                                                                                                              ; 1       ;
; average[7]~30                                                                                                              ; 1       ;
; Add17~19                                                                                                                   ; 1       ;
; Add17~18                                                                                                                   ; 1       ;
; Add16~19                                                                                                                   ; 1       ;
; Add16~18                                                                                                                   ; 1       ;
; average[6]~29                                                                                                              ; 1       ;
; average[6]~28                                                                                                              ; 1       ;
; Add17~17                                                                                                                   ; 1       ;
; Add17~16                                                                                                                   ; 1       ;
; Add16~17                                                                                                                   ; 1       ;
; Add16~16                                                                                                                   ; 1       ;
; average[5]~27                                                                                                              ; 1       ;
; average[5]~26                                                                                                              ; 1       ;
; Add17~15                                                                                                                   ; 1       ;
; Add17~14                                                                                                                   ; 1       ;
; Add16~15                                                                                                                   ; 1       ;
; Add16~14                                                                                                                   ; 1       ;
; average[4]~25                                                                                                              ; 1       ;
; average[4]~24                                                                                                              ; 1       ;
; Add17~13                                                                                                                   ; 1       ;
; Add17~12                                                                                                                   ; 1       ;
; Add16~13                                                                                                                   ; 1       ;
; Add16~12                                                                                                                   ; 1       ;
; average[3]~23                                                                                                              ; 1       ;
; average[3]~22                                                                                                              ; 1       ;
; Add17~11                                                                                                                   ; 1       ;
; Add17~10                                                                                                                   ; 1       ;
; Add16~11                                                                                                                   ; 1       ;
; Add16~10                                                                                                                   ; 1       ;
; average[2]~21                                                                                                              ; 1       ;
; average[2]~20                                                                                                              ; 1       ;
; Add17~9                                                                                                                    ; 1       ;
; Add17~8                                                                                                                    ; 1       ;
; Add16~9                                                                                                                    ; 1       ;
; Add16~8                                                                                                                    ; 1       ;
; average[1]~19                                                                                                              ; 1       ;
; average[1]~18                                                                                                              ; 1       ;
; Add17~7                                                                                                                    ; 1       ;
; Add17~6                                                                                                                    ; 1       ;
; Add16~7                                                                                                                    ; 1       ;
; Add16~6                                                                                                                    ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_6~8                     ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_6~7                     ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_6~5                     ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_6~3                     ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_6~1                     ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_5~7                     ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_5~5                     ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_5~4                     ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_5~3                     ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_5~2                     ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_5~1                     ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_5~0                     ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_4~7                     ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_4~5                     ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_4~4                     ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_4~3                     ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_4~1                     ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_3~7                     ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_3~5                     ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_3~4                     ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_3~3                     ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_3~1                     ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_2~7                     ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_2~5                     ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_2~4                     ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_2~3                     ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_2~1                     ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_1~7                     ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_1~5                     ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_1~4                     ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_1~3                     ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_1~1                     ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_14~7                    ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_14~5                    ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_14~4                    ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_14~3                    ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_14~1                    ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_13~7                    ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_13~5                    ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_13~4                    ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_13~3                    ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_13~1                    ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_12~7                    ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_12~5                    ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_12~4                    ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_12~3                    ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_12~1                    ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_11~7                    ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_11~5                    ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_11~4                    ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_11~3                    ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_11~1                    ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_10~7                    ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_10~5                    ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_10~4                    ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_10~3                    ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_10~1                    ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_9~7                     ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_9~5                     ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_9~4                     ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_9~3                     ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_9~1                     ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_8~7                     ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_8~5                     ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_8~4                     ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_8~3                     ; 1       ;
; lpm_divide:Div1|lpm_divide_1jm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_67f:divider|op_8~1                     ; 1       ;
; Add22~27                                                                                                                   ; 1       ;
; Add22~25                                                                                                                   ; 1       ;
; Add22~23                                                                                                                   ; 1       ;
; Add22~21                                                                                                                   ; 1       ;
; Add22~19                                                                                                                   ; 1       ;
; Add22~17                                                                                                                   ; 1       ;
; Add22~15                                                                                                                   ; 1       ;
; Add22~13                                                                                                                   ; 1       ;
; Add22~11                                                                                                                   ; 1       ;
; Add22~9                                                                                                                    ; 1       ;
; Add22~7                                                                                                                    ; 1       ;
; Add22~5                                                                                                                    ; 1       ;
; Add22~3                                                                                                                    ; 1       ;
; Add22~1                                                                                                                    ; 1       ;
; Add22~0                                                                                                                    ; 1       ;
; Add21~26                                                                                                                   ; 1       ;
; Add21~25                                                                                                                   ; 1       ;
; Add21~24                                                                                                                   ; 1       ;
; Add21~23                                                                                                                   ; 1       ;
; Add21~22                                                                                                                   ; 1       ;
; Add21~21                                                                                                                   ; 1       ;
; Add21~20                                                                                                                   ; 1       ;
; Add21~19                                                                                                                   ; 1       ;
; Add21~18                                                                                                                   ; 1       ;
; Add21~17                                                                                                                   ; 1       ;
; Add21~16                                                                                                                   ; 1       ;
; Add21~15                                                                                                                   ; 1       ;
; Add21~14                                                                                                                   ; 1       ;
; Add21~13                                                                                                                   ; 1       ;
; Add21~12                                                                                                                   ; 1       ;
; Add21~11                                                                                                                   ; 1       ;
; Add21~10                                                                                                                   ; 1       ;
; Add21~9                                                                                                                    ; 1       ;
; Add21~8                                                                                                                    ; 1       ;
; Add21~7                                                                                                                    ; 1       ;
; Add21~6                                                                                                                    ; 1       ;
; Add21~5                                                                                                                    ; 1       ;
; Add21~4                                                                                                                    ; 1       ;
; Add21~3                                                                                                                    ; 1       ;
; Add21~2                                                                                                                    ; 1       ;
; Add21~1                                                                                                                    ; 1       ;
; Add21~0                                                                                                                    ; 1       ;
; Add20~24                                                                                                                   ; 1       ;
; Add20~23                                                                                                                   ; 1       ;
; Add20~22                                                                                                                   ; 1       ;
; Add20~21                                                                                                                   ; 1       ;
; Add20~20                                                                                                                   ; 1       ;
; Add20~19                                                                                                                   ; 1       ;
; Add20~18                                                                                                                   ; 1       ;
; Add20~17                                                                                                                   ; 1       ;
; Add20~16                                                                                                                   ; 1       ;
; Add20~15                                                                                                                   ; 1       ;
; Add20~14                                                                                                                   ; 1       ;
; Add20~13                                                                                                                   ; 1       ;
; Add20~12                                                                                                                   ; 1       ;
; Add20~11                                                                                                                   ; 1       ;
; Add20~10                                                                                                                   ; 1       ;
; Add20~9                                                                                                                    ; 1       ;
; Add20~8                                                                                                                    ; 1       ;
; Add20~7                                                                                                                    ; 1       ;
; Add20~6                                                                                                                    ; 1       ;
; Add20~5                                                                                                                    ; 1       ;
; Add20~4                                                                                                                    ; 1       ;
; Add20~3                                                                                                                    ; 1       ;
; Add20~2                                                                                                                    ; 1       ;
; Add20~1                                                                                                                    ; 1       ;
; Add20~0                                                                                                                    ; 1       ;
; Add19~24                                                                                                                   ; 1       ;
; Add19~23                                                                                                                   ; 1       ;
; Add19~22                                                                                                                   ; 1       ;
; Add19~21                                                                                                                   ; 1       ;
; Add19~20                                                                                                                   ; 1       ;
; Add19~19                                                                                                                   ; 1       ;
; Add19~18                                                                                                                   ; 1       ;
; Add19~17                                                                                                                   ; 1       ;
; Add19~16                                                                                                                   ; 1       ;
; Add19~15                                                                                                                   ; 1       ;
; Add19~14                                                                                                                   ; 1       ;
; Add19~13                                                                                                                   ; 1       ;
; Add19~12                                                                                                                   ; 1       ;
; Add19~11                                                                                                                   ; 1       ;
; Add19~10                                                                                                                   ; 1       ;
; Add19~9                                                                                                                    ; 1       ;
; Add19~8                                                                                                                    ; 1       ;
; Add19~7                                                                                                                    ; 1       ;
; Add19~6                                                                                                                    ; 1       ;
; Add19~5                                                                                                                    ; 1       ;
; Add19~4                                                                                                                    ; 1       ;
; Add19~3                                                                                                                    ; 1       ;
; Add19~2                                                                                                                    ; 1       ;
; Add19~1                                                                                                                    ; 1       ;
; Add19~0                                                                                                                    ; 1       ;
; average[0]~17                                                                                                              ; 1       ;
; average[0]~16                                                                                                              ; 1       ;
; average[0]~15                                                                                                              ; 1       ;
; average[0]~13                                                                                                              ; 1       ;
; Add17~5                                                                                                                    ; 1       ;
; Add17~4                                                                                                                    ; 1       ;
; Add17~3                                                                                                                    ; 1       ;
; Add17~2                                                                                                                    ; 1       ;
; Add17~1                                                                                                                    ; 1       ;
; Add17~0                                                                                                                    ; 1       ;
; Add16~5                                                                                                                    ; 1       ;
; Add16~4                                                                                                                    ; 1       ;
; Add16~3                                                                                                                    ; 1       ;
; Add16~2                                                                                                                    ; 1       ;
; Add16~1                                                                                                                    ; 1       ;
; Add16~0                                                                                                                    ; 1       ;
; Add14~18                                                                                                                   ; 1       ;
; Add10~18                                                                                                                   ; 1       ;
; Add9~12                                                                                                                    ; 1       ;
; Add15~18                                                                                                                   ; 1       ;
; Add0~18                                                                                                                    ; 1       ;
; Add11~12                                                                                                                   ; 1       ;
; Add6~18                                                                                                                    ; 1       ;
; Add5~14                                                                                                                    ; 1       ;
; Add3~18                                                                                                                    ; 1       ;
; Add7~16                                                                                                                    ; 1       ;
; Add1~16                                                                                                                    ; 1       ;
; Add13~18                                                                                                                   ; 1       ;
; Add12~12                                                                                                                   ; 1       ;
; Add4~14                                                                                                                    ; 1       ;
; Add14~17                                                                                                                   ; 1       ;
; Add14~16                                                                                                                   ; 1       ;
; Add10~17                                                                                                                   ; 1       ;
; Add10~16                                                                                                                   ; 1       ;
; Add9~11                                                                                                                    ; 1       ;
; Add9~10                                                                                                                    ; 1       ;
; Add15~17                                                                                                                   ; 1       ;
; Add15~16                                                                                                                   ; 1       ;
; Add11~11                                                                                                                   ; 1       ;
; Add11~10                                                                                                                   ; 1       ;
; Add6~17                                                                                                                    ; 1       ;
; Add6~16                                                                                                                    ; 1       ;
; Add5~13                                                                                                                    ; 1       ;
; Add5~12                                                                                                                    ; 1       ;
; Add3~17                                                                                                                    ; 1       ;
; Add3~16                                                                                                                    ; 1       ;
; Add1~15                                                                                                                    ; 1       ;
; Add1~14                                                                                                                    ; 1       ;
; Add7~15                                                                                                                    ; 1       ;
; Add7~14                                                                                                                    ; 1       ;
; Add4~13                                                                                                                    ; 1       ;
; Add4~12                                                                                                                    ; 1       ;
; Add13~17                                                                                                                   ; 1       ;
; Add13~16                                                                                                                   ; 1       ;
; Add12~10                                                                                                                   ; 1       ;
; Add0~17                                                                                                                    ; 1       ;
; Add0~16                                                                                                                    ; 1       ;
; Add14~15                                                                                                                   ; 1       ;
; Add14~14                                                                                                                   ; 1       ;
; Add10~15                                                                                                                   ; 1       ;
; Add10~14                                                                                                                   ; 1       ;
; Add9~9                                                                                                                     ; 1       ;
; Add9~8                                                                                                                     ; 1       ;
; Add15~15                                                                                                                   ; 1       ;
; Add15~14                                                                                                                   ; 1       ;
; Add0~15                                                                                                                    ; 1       ;
; Add0~14                                                                                                                    ; 1       ;
; Add11~9                                                                                                                    ; 1       ;
; Add11~8                                                                                                                    ; 1       ;
; Add6~15                                                                                                                    ; 1       ;
; Add6~14                                                                                                                    ; 1       ;
; Add5~11                                                                                                                    ; 1       ;
; Add5~10                                                                                                                    ; 1       ;
; Add3~15                                                                                                                    ; 1       ;
; Add3~14                                                                                                                    ; 1       ;
; Add2~13                                                                                                                    ; 1       ;
; Add7~13                                                                                                                    ; 1       ;
; Add7~12                                                                                                                    ; 1       ;
; Add1~13                                                                                                                    ; 1       ;
; Add1~12                                                                                                                    ; 1       ;
; Add13~15                                                                                                                   ; 1       ;
; Add13~14                                                                                                                   ; 1       ;
; Add12~8                                                                                                                    ; 1       ;
; Add4~11                                                                                                                    ; 1       ;
; Add4~10                                                                                                                    ; 1       ;
; Add14~13                                                                                                                   ; 1       ;
; Add14~12                                                                                                                   ; 1       ;
; Add10~13                                                                                                                   ; 1       ;
; Add10~12                                                                                                                   ; 1       ;
; Add9~7                                                                                                                     ; 1       ;
; Add9~6                                                                                                                     ; 1       ;
; Add8~13                                                                                                                    ; 1       ;
; Add8~12                                                                                                                    ; 1       ;
; Add15~13                                                                                                                   ; 1       ;
; Add15~12                                                                                                                   ; 1       ;
; Add11~7                                                                                                                    ; 1       ;
; Add11~6                                                                                                                    ; 1       ;
; Add6~13                                                                                                                    ; 1       ;
; Add6~12                                                                                                                    ; 1       ;
; Add5~9                                                                                                                     ; 1       ;
; Add5~8                                                                                                                     ; 1       ;
; Add3~13                                                                                                                    ; 1       ;
; Add3~12                                                                                                                    ; 1       ;
; Add2~11                                                                                                                    ; 1       ;
; Add1~11                                                                                                                    ; 1       ;
; Add1~10                                                                                                                    ; 1       ;
; Add7~11                                                                                                                    ; 1       ;
; Add7~10                                                                                                                    ; 1       ;
; Add4~9                                                                                                                     ; 1       ;
; Add4~8                                                                                                                     ; 1       ;
; Add13~13                                                                                                                   ; 1       ;
; Add13~12                                                                                                                   ; 1       ;
; Add12~7                                                                                                                    ; 1       ;
; Add12~6                                                                                                                    ; 1       ;
; Add0~13                                                                                                                    ; 1       ;
; Add0~12                                                                                                                    ; 1       ;
; Add14~11                                                                                                                   ; 1       ;
; Add14~10                                                                                                                   ; 1       ;
; Add10~11                                                                                                                   ; 1       ;
; Add10~10                                                                                                                   ; 1       ;
; Add9~5                                                                                                                     ; 1       ;
; Add9~4                                                                                                                     ; 1       ;
; Add8~11                                                                                                                    ; 1       ;
; Add8~10                                                                                                                    ; 1       ;
; Add15~11                                                                                                                   ; 1       ;
; Add15~10                                                                                                                   ; 1       ;
; Add0~11                                                                                                                    ; 1       ;
; Add0~10                                                                                                                    ; 1       ;
; Add11~5                                                                                                                    ; 1       ;
; Add11~4                                                                                                                    ; 1       ;
; Add6~11                                                                                                                    ; 1       ;
; Add6~10                                                                                                                    ; 1       ;
; Add5~7                                                                                                                     ; 1       ;
; Add5~6                                                                                                                     ; 1       ;
; Add3~11                                                                                                                    ; 1       ;
; Add3~10                                                                                                                    ; 1       ;
; Add2~9                                                                                                                     ; 1       ;
; Add7~9                                                                                                                     ; 1       ;
; Add7~8                                                                                                                     ; 1       ;
; Add1~9                                                                                                                     ; 1       ;
; Add1~8                                                                                                                     ; 1       ;
; Add13~11                                                                                                                   ; 1       ;
; Add13~10                                                                                                                   ; 1       ;
; Add12~5                                                                                                                    ; 1       ;
; Add12~4                                                                                                                    ; 1       ;
; Add4~7                                                                                                                     ; 1       ;
; Add4~6                                                                                                                     ; 1       ;
; Add14~9                                                                                                                    ; 1       ;
; Add14~8                                                                                                                    ; 1       ;
; Add10~9                                                                                                                    ; 1       ;
; Add10~8                                                                                                                    ; 1       ;
; Add9~3                                                                                                                     ; 1       ;
; Add9~2                                                                                                                     ; 1       ;
; Add8~9                                                                                                                     ; 1       ;
; Add8~8                                                                                                                     ; 1       ;
; Add15~9                                                                                                                    ; 1       ;
; Add15~8                                                                                                                    ; 1       ;
; Add11~3                                                                                                                    ; 1       ;
; Add11~2                                                                                                                    ; 1       ;
; Add6~9                                                                                                                     ; 1       ;
; Add6~8                                                                                                                     ; 1       ;
; Add5~5                                                                                                                     ; 1       ;
; Add5~4                                                                                                                     ; 1       ;
; Add3~9                                                                                                                     ; 1       ;
; Add3~8                                                                                                                     ; 1       ;
; Add2~7                                                                                                                     ; 1       ;
; Add7~7                                                                                                                     ; 1       ;
; Add7~6                                                                                                                     ; 1       ;
; Add1~7                                                                                                                     ; 1       ;
; Add1~6                                                                                                                     ; 1       ;
; Add4~5                                                                                                                     ; 1       ;
; Add4~4                                                                                                                     ; 1       ;
; Add13~9                                                                                                                    ; 1       ;
; Add13~8                                                                                                                    ; 1       ;
; Add12~3                                                                                                                    ; 1       ;
; Add12~2                                                                                                                    ; 1       ;
; Add0~9                                                                                                                     ; 1       ;
; Add0~8                                                                                                                     ; 1       ;
; Add14~7                                                                                                                    ; 1       ;
; Add14~6                                                                                                                    ; 1       ;
; Add10~7                                                                                                                    ; 1       ;
; Add10~6                                                                                                                    ; 1       ;
; Add9~1                                                                                                                     ; 1       ;
; Add9~0                                                                                                                     ; 1       ;
; Add8~7                                                                                                                     ; 1       ;
; Add8~6                                                                                                                     ; 1       ;
; Add15~7                                                                                                                    ; 1       ;
; Add15~6                                                                                                                    ; 1       ;
; Add11~1                                                                                                                    ; 1       ;
; Add11~0                                                                                                                    ; 1       ;
; Add6~7                                                                                                                     ; 1       ;
; Add6~6                                                                                                                     ; 1       ;
; Add5~3                                                                                                                     ; 1       ;
; Add5~2                                                                                                                     ; 1       ;
; Add3~7                                                                                                                     ; 1       ;
; Add3~6                                                                                                                     ; 1       ;
; Add2~5                                                                                                                     ; 1       ;
; Add7~5                                                                                                                     ; 1       ;
; Add7~4                                                                                                                     ; 1       ;
; Add1~5                                                                                                                     ; 1       ;
; Add1~4                                                                                                                     ; 1       ;
; Add13~7                                                                                                                    ; 1       ;
; Add13~6                                                                                                                    ; 1       ;
; Add12~1                                                                                                                    ; 1       ;
; Add12~0                                                                                                                    ; 1       ;
; Add4~3                                                                                                                     ; 1       ;
; Add4~2                                                                                                                     ; 1       ;
; Add0~7                                                                                                                     ; 1       ;
; Add0~6                                                                                                                     ; 1       ;
; Add15~5                                                                                                                    ; 1       ;
; Add15~4                                                                                                                    ; 1       ;
; Add1~3                                                                                                                     ; 1       ;
; Add1~2                                                                                                                     ; 1       ;
; Add6~5                                                                                                                     ; 1       ;
; Add6~4                                                                                                                     ; 1       ;
; Add5~1                                                                                                                     ; 1       ;
; Add5~0                                                                                                                     ; 1       ;
; Add3~5                                                                                                                     ; 1       ;
; Add3~4                                                                                                                     ; 1       ;
; Add2~3                                                                                                                     ; 1       ;
; Add7~3                                                                                                                     ; 1       ;
; Add7~2                                                                                                                     ; 1       ;
; Add13~5                                                                                                                    ; 1       ;
; Add13~4                                                                                                                    ; 1       ;
; Add10~5                                                                                                                    ; 1       ;
; Add10~4                                                                                                                    ; 1       ;
; Add8~5                                                                                                                     ; 1       ;
; Add8~4                                                                                                                     ; 1       ;
; Add4~1                                                                                                                     ; 1       ;
; Add4~0                                                                                                                     ; 1       ;
; Add0~5                                                                                                                     ; 1       ;
; Add14~5                                                                                                                    ; 1       ;
; Add14~4                                                                                                                    ; 1       ;
; Add15~3                                                                                                                    ; 1       ;
; Add15~2                                                                                                                    ; 1       ;
; Add1~1                                                                                                                     ; 1       ;
; Add1~0                                                                                                                     ; 1       ;
; Add6~3                                                                                                                     ; 1       ;
; Add6~2                                                                                                                     ; 1       ;
; Add3~3                                                                                                                     ; 1       ;
; Add3~2                                                                                                                     ; 1       ;
; Add2~1                                                                                                                     ; 1       ;
; Add7~1                                                                                                                     ; 1       ;
; Add7~0                                                                                                                     ; 1       ;
; Add13~3                                                                                                                    ; 1       ;
; Add13~2                                                                                                                    ; 1       ;
; Add10~3                                                                                                                    ; 1       ;
; Add10~2                                                                                                                    ; 1       ;
; Add8~3                                                                                                                     ; 1       ;
; Add8~2                                                                                                                     ; 1       ;
; Add8~1                                                                                                                     ; 1       ;
; Add0~3                                                                                                                     ; 1       ;
; Add14~3                                                                                                                    ; 1       ;
; Add14~2                                                                                                                    ; 1       ;
; Add15~1                                                                                                                    ; 1       ;
; Add15~0                                                                                                                    ; 1       ;
; Add0~1                                                                                                                     ; 1       ;
; Add0~0                                                                                                                     ; 1       ;
; Add3~1                                                                                                                     ; 1       ;
; Add3~0                                                                                                                     ; 1       ;
; Add6~1                                                                                                                     ; 1       ;
; Add6~0                                                                                                                     ; 1       ;
; Add10~1                                                                                                                    ; 1       ;
; Add10~0                                                                                                                    ; 1       ;
; Add13~1                                                                                                                    ; 1       ;
; Add13~0                                                                                                                    ; 1       ;
; Add14~1                                                                                                                    ; 1       ;
; Add14~0                                                                                                                    ; 1       ;
+----------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 903 / 32,401 ( 3 % )   ;
; C16 interconnects           ; 32 / 1,326 ( 2 % )     ;
; C4 interconnects            ; 572 / 21,816 ( 3 % )   ;
; Direct links                ; 157 / 32,401 ( < 1 % ) ;
; Global clocks               ; 4 / 10 ( 40 % )        ;
; Local interconnects         ; 265 / 10,320 ( 3 % )   ;
; R24 interconnects           ; 9 / 1,289 ( < 1 % )    ;
; R4 interconnects            ; 538 / 28,186 ( 2 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.17) ; Number of LABs  (Total = 47) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 4                            ;
; 2                                           ; 1                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 1                            ;
; 12                                          ; 1                            ;
; 13                                          ; 5                            ;
; 14                                          ; 4                            ;
; 15                                          ; 3                            ;
; 16                                          ; 25                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.34) ; Number of LABs  (Total = 47) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 8                            ;
; 1 Clock enable                     ; 5                            ;
; 1 Sync. load                       ; 2                            ;
; 2 Clock enables                    ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 13.85) ; Number of LABs  (Total = 47) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 4                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 3                            ;
; 13                                           ; 5                            ;
; 14                                           ; 10                           ;
; 15                                           ; 5                            ;
; 16                                           ; 11                           ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 2                            ;
; 29                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.28) ; Number of LABs  (Total = 47) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 4                            ;
; 2                                               ; 3                            ;
; 3                                               ; 2                            ;
; 4                                               ; 0                            ;
; 5                                               ; 2                            ;
; 6                                               ; 3                            ;
; 7                                               ; 3                            ;
; 8                                               ; 4                            ;
; 9                                               ; 5                            ;
; 10                                              ; 7                            ;
; 11                                              ; 3                            ;
; 12                                              ; 3                            ;
; 13                                              ; 2                            ;
; 14                                              ; 1                            ;
; 15                                              ; 1                            ;
; 16                                              ; 1                            ;
; 17                                              ; 0                            ;
; 18                                              ; 0                            ;
; 19                                              ; 0                            ;
; 20                                              ; 0                            ;
; 21                                              ; 0                            ;
; 22                                              ; 0                            ;
; 23                                              ; 0                            ;
; 24                                              ; 0                            ;
; 25                                              ; 0                            ;
; 26                                              ; 0                            ;
; 27                                              ; 1                            ;
; 28                                              ; 1                            ;
; 29                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 16.51) ; Number of LABs  (Total = 47) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 2                            ;
; 3                                            ; 1                            ;
; 4                                            ; 2                            ;
; 5                                            ; 1                            ;
; 6                                            ; 3                            ;
; 7                                            ; 0                            ;
; 8                                            ; 2                            ;
; 9                                            ; 0                            ;
; 10                                           ; 2                            ;
; 11                                           ; 3                            ;
; 12                                           ; 2                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 2                            ;
; 17                                           ; 4                            ;
; 18                                           ; 0                            ;
; 19                                           ; 2                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 4                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 2                            ;
; 28                                           ; 3                            ;
; 29                                           ; 2                            ;
; 30                                           ; 2                            ;
; 31                                           ; 1                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 24    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 83        ; 0            ; 0            ; 83        ; 83        ; 0            ; 0            ; 0            ; 0            ; 21           ; 0            ; 0            ; 21           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 83        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 83           ; 83           ; 83           ; 83           ; 83           ; 0         ; 83           ; 83           ; 0         ; 0         ; 83           ; 83           ; 83           ; 83           ; 62           ; 83           ; 83           ; 62           ; 83           ; 83           ; 83           ; 83           ; 83           ; 83           ; 83           ; 83           ; 83           ; 0         ; 83           ; 83           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; DC[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DC[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DC[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DC[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AT[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AT[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AT[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AT[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AT[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AT[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AT[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AT[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AT[8]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AT[9]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MC[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MC[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MC[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MC[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MC[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MC[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MC[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MC[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MC[8]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MC[9]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[5]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[6]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[7]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[8]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[9]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[10]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[11]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; T[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; T[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; T[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; T[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; T[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; T[5]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; T[6]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; T[7]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; T[8]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; T[9]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; T[10]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; T[11]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; T[12]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; T[13]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; T[14]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; T[15]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M[5]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M[6]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M[7]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M[8]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M[9]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CR[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CR[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CR[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CR[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LR[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LR[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; load               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; btn                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I[11]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I[10]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I[9]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I[8]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I[7]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I[6]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I[5]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; I/O             ; CR[0]                ; 52.3              ;
; CR[0]           ; CR[0]                ; 51.5              ;
; CR[0],I/O       ; CR[0]                ; 50.4              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details              ;
+-----------------+----------------------+-------------------+
; Source Register ; Destination Register ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CR[2]           ; ev.S1_2295           ; 4.474             ;
; CR[0]           ; ev.S1_2295           ; 4.474             ;
; CR[3]           ; ev.S1_2295           ; 4.474             ;
; CR[1]           ; ev.S1_2295           ; 4.474             ;
; LR[0]           ; sat[5]               ; 3.592             ;
; LR[1]           ; sat[5]               ; 3.592             ;
; sat[9]          ; sat[5]               ; 3.290             ;
; sat[6]          ; sat[5]               ; 3.290             ;
; sat[5]          ; sat[5]               ; 3.290             ;
; sat[4]          ; sat[5]               ; 3.290             ;
; sat[3]          ; sat[5]               ; 3.290             ;
; sat[7]          ; sat[5]               ; 3.290             ;
; sat[8]          ; sat[5]               ; 3.290             ;
; sat[2]          ; sat[5]               ; 3.061             ;
; st.S1           ; ev.S1_2295           ; 2.853             ;
; sat[0]          ; sat[5]               ; 2.690             ;
; sat[1]          ; sat[5]               ; 2.662             ;
; cv[1]           ; sat[4]               ; 2.348             ;
; cv[2]           ; sat[4]               ; 2.348             ;
; cv[3]           ; sat[4]               ; 2.348             ;
; cv[0]           ; sat[4]               ; 2.348             ;
; cv[5]           ; sat[9]               ; 2.042             ;
+-----------------+----------------------+-------------------+
Note: This table only shows the top 22 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE6F17C8 for design "controller"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 83 pins of 83 total pins
    Info (169086): Pin DC[0] not assigned to an exact location on the device
    Info (169086): Pin DC[1] not assigned to an exact location on the device
    Info (169086): Pin DC[2] not assigned to an exact location on the device
    Info (169086): Pin DC[3] not assigned to an exact location on the device
    Info (169086): Pin AT[0] not assigned to an exact location on the device
    Info (169086): Pin AT[1] not assigned to an exact location on the device
    Info (169086): Pin AT[2] not assigned to an exact location on the device
    Info (169086): Pin AT[3] not assigned to an exact location on the device
    Info (169086): Pin AT[4] not assigned to an exact location on the device
    Info (169086): Pin AT[5] not assigned to an exact location on the device
    Info (169086): Pin AT[6] not assigned to an exact location on the device
    Info (169086): Pin AT[7] not assigned to an exact location on the device
    Info (169086): Pin AT[8] not assigned to an exact location on the device
    Info (169086): Pin AT[9] not assigned to an exact location on the device
    Info (169086): Pin MC[0] not assigned to an exact location on the device
    Info (169086): Pin MC[1] not assigned to an exact location on the device
    Info (169086): Pin MC[2] not assigned to an exact location on the device
    Info (169086): Pin MC[3] not assigned to an exact location on the device
    Info (169086): Pin MC[4] not assigned to an exact location on the device
    Info (169086): Pin MC[5] not assigned to an exact location on the device
    Info (169086): Pin MC[6] not assigned to an exact location on the device
    Info (169086): Pin MC[7] not assigned to an exact location on the device
    Info (169086): Pin MC[8] not assigned to an exact location on the device
    Info (169086): Pin MC[9] not assigned to an exact location on the device
    Info (169086): Pin A[0] not assigned to an exact location on the device
    Info (169086): Pin A[1] not assigned to an exact location on the device
    Info (169086): Pin A[2] not assigned to an exact location on the device
    Info (169086): Pin A[3] not assigned to an exact location on the device
    Info (169086): Pin A[4] not assigned to an exact location on the device
    Info (169086): Pin A[5] not assigned to an exact location on the device
    Info (169086): Pin A[6] not assigned to an exact location on the device
    Info (169086): Pin A[7] not assigned to an exact location on the device
    Info (169086): Pin A[8] not assigned to an exact location on the device
    Info (169086): Pin A[9] not assigned to an exact location on the device
    Info (169086): Pin A[10] not assigned to an exact location on the device
    Info (169086): Pin A[11] not assigned to an exact location on the device
    Info (169086): Pin T[0] not assigned to an exact location on the device
    Info (169086): Pin T[1] not assigned to an exact location on the device
    Info (169086): Pin T[2] not assigned to an exact location on the device
    Info (169086): Pin T[3] not assigned to an exact location on the device
    Info (169086): Pin T[4] not assigned to an exact location on the device
    Info (169086): Pin T[5] not assigned to an exact location on the device
    Info (169086): Pin T[6] not assigned to an exact location on the device
    Info (169086): Pin T[7] not assigned to an exact location on the device
    Info (169086): Pin T[8] not assigned to an exact location on the device
    Info (169086): Pin T[9] not assigned to an exact location on the device
    Info (169086): Pin T[10] not assigned to an exact location on the device
    Info (169086): Pin T[11] not assigned to an exact location on the device
    Info (169086): Pin T[12] not assigned to an exact location on the device
    Info (169086): Pin T[13] not assigned to an exact location on the device
    Info (169086): Pin T[14] not assigned to an exact location on the device
    Info (169086): Pin T[15] not assigned to an exact location on the device
    Info (169086): Pin M[0] not assigned to an exact location on the device
    Info (169086): Pin M[1] not assigned to an exact location on the device
    Info (169086): Pin M[2] not assigned to an exact location on the device
    Info (169086): Pin M[3] not assigned to an exact location on the device
    Info (169086): Pin M[4] not assigned to an exact location on the device
    Info (169086): Pin M[5] not assigned to an exact location on the device
    Info (169086): Pin M[6] not assigned to an exact location on the device
    Info (169086): Pin M[7] not assigned to an exact location on the device
    Info (169086): Pin M[8] not assigned to an exact location on the device
    Info (169086): Pin M[9] not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin CR[3] not assigned to an exact location on the device
    Info (169086): Pin CR[0] not assigned to an exact location on the device
    Info (169086): Pin CR[1] not assigned to an exact location on the device
    Info (169086): Pin CR[2] not assigned to an exact location on the device
    Info (169086): Pin LR[1] not assigned to an exact location on the device
    Info (169086): Pin LR[0] not assigned to an exact location on the device
    Info (169086): Pin load not assigned to an exact location on the device
    Info (169086): Pin btn not assigned to an exact location on the device
    Info (169086): Pin I[2] not assigned to an exact location on the device
    Info (169086): Pin I[1] not assigned to an exact location on the device
    Info (169086): Pin I[0] not assigned to an exact location on the device
    Info (169086): Pin I[11] not assigned to an exact location on the device
    Info (169086): Pin I[10] not assigned to an exact location on the device
    Info (169086): Pin I[9] not assigned to an exact location on the device
    Info (169086): Pin I[8] not assigned to an exact location on the device
    Info (169086): Pin I[7] not assigned to an exact location on the device
    Info (169086): Pin I[6] not assigned to an exact location on the device
    Info (169086): Pin I[5] not assigned to an exact location on the device
    Info (169086): Pin I[4] not assigned to an exact location on the device
    Info (169086): Pin I[3] not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 18 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'controller.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node load~input (placed in PIN E1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node cv[0]~5 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node sat[9]~69 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sat[7]
        Info (176357): Destination node sat[8]
Info (176353): Automatically promoted node Selector6~1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 82 (unused VREF, 3.3V VCCIO, 20 input, 62 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  19 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  27 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  13 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 6% of the available device resources in the region that extends from location X0_Y0 to location X10_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.63 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Warning (169177): 21 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin clk uses I/O standard 3.3-V LVTTL at T4
    Info (169178): Pin CR[3] uses I/O standard 3.3-V LVTTL at P2
    Info (169178): Pin CR[0] uses I/O standard 3.3-V LVTTL at R1
    Info (169178): Pin CR[1] uses I/O standard 3.3-V LVTTL at L7
    Info (169178): Pin CR[2] uses I/O standard 3.3-V LVTTL at R7
    Info (169178): Pin LR[1] uses I/O standard 3.3-V LVTTL at T5
    Info (169178): Pin LR[0] uses I/O standard 3.3-V LVTTL at P6
    Info (169178): Pin load uses I/O standard 3.3-V LVTTL at E1
    Info (169178): Pin btn uses I/O standard 3.3-V LVTTL at N5
    Info (169178): Pin I[2] uses I/O standard 3.3-V LVTTL at G15
    Info (169178): Pin I[1] uses I/O standard 3.3-V LVTTL at A8
    Info (169178): Pin I[0] uses I/O standard 3.3-V LVTTL at B10
    Info (169178): Pin I[11] uses I/O standard 3.3-V LVTTL at C9
    Info (169178): Pin I[10] uses I/O standard 3.3-V LVTTL at B9
    Info (169178): Pin I[9] uses I/O standard 3.3-V LVTTL at E9
    Info (169178): Pin I[8] uses I/O standard 3.3-V LVTTL at C8
    Info (169178): Pin I[7] uses I/O standard 3.3-V LVTTL at A6
    Info (169178): Pin I[6] uses I/O standard 3.3-V LVTTL at D9
    Info (169178): Pin I[5] uses I/O standard 3.3-V LVTTL at B8
    Info (169178): Pin I[4] uses I/O standard 3.3-V LVTTL at L8
    Info (169178): Pin I[3] uses I/O standard 3.3-V LVTTL at A9
Info (144001): Generated suppressed messages file F:/Data/Save/Controller/output_files/controller.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 4903 megabytes
    Info: Processing ended: Tue Oct 17 08:31:26 2023
    Info: Elapsed time: 00:00:27
    Info: Total CPU time (on all processors): 00:00:12


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in F:/Data/Save/Controller/output_files/controller.fit.smsg.


