Fitter report for LA_dig
Mon May 02 23:04:48 2016
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Mon May 02 23:04:48 2016      ;
; Quartus II 64-Bit Version          ; 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name                      ; LA_dig                                     ;
; Top-level Entity Name              ; LA_dig                                     ;
; Family                             ; Cyclone IV GX                              ;
; Device                             ; EP4CGX15BF14C6                             ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 627 / 14,400 ( 4 % )                       ;
;     Total combinational functions  ; 507 / 14,400 ( 4 % )                       ;
;     Dedicated logic registers      ; 403 / 14,400 ( 3 % )                       ;
; Total registers                    ; 403                                        ;
; Total pins                         ; 18 / 81 ( 22 % )                           ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 552,960 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0                                          ;
; Total GXB Receiver Channel PCS     ; 0 / 2 ( 0 % )                              ;
; Total GXB Receiver Channel PMA     ; 0 / 2 ( 0 % )                              ;
; Total GXB Transmitter Channel PCS  ; 0 / 2 ( 0 % )                              ;
; Total GXB Transmitter Channel PMA  ; 0 / 2 ( 0 % )                              ;
; Total PLLs                         ; 0 / 3 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; auto                                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.90        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  30.0%      ;
+----------------------------+-------------+


+-------------------------------------------+
; I/O Assignment Warnings                   ;
+-----------+-------------------------------+
; Pin Name  ; Reason                        ;
+-----------+-------------------------------+
; VIH_PWM   ; Incomplete set of assignments ;
; VIL_PWM   ; Incomplete set of assignments ;
; TX        ; Incomplete set of assignments ;
; LED       ; Incomplete set of assignments ;
; clk400MHz ; Incomplete set of assignments ;
; RST_n     ; Incomplete set of assignments ;
; RX        ; Incomplete set of assignments ;
; locked    ; Incomplete set of assignments ;
; CH2L      ; Incomplete set of assignments ;
; CH1L      ; Incomplete set of assignments ;
; CH3L      ; Incomplete set of assignments ;
; CH5H      ; Incomplete set of assignments ;
; CH5L      ; Incomplete set of assignments ;
; CH1H      ; Incomplete set of assignments ;
; CH2H      ; Incomplete set of assignments ;
; CH3H      ; Incomplete set of assignments ;
; CH4H      ; Incomplete set of assignments ;
; CH4L      ; Incomplete set of assignments ;
; VIH_PWM   ; Missing location assignment   ;
; VIL_PWM   ; Missing location assignment   ;
; TX        ; Missing location assignment   ;
; LED       ; Missing location assignment   ;
; clk400MHz ; Missing location assignment   ;
; RST_n     ; Missing location assignment   ;
; RX        ; Missing location assignment   ;
; locked    ; Missing location assignment   ;
; CH2L      ; Missing location assignment   ;
; CH1L      ; Missing location assignment   ;
; CH3L      ; Missing location assignment   ;
; CH5H      ; Missing location assignment   ;
; CH5L      ; Missing location assignment   ;
; CH1H      ; Missing location assignment   ;
; CH2H      ; Missing location assignment   ;
; CH3H      ; Missing location assignment   ;
; CH4H      ; Missing location assignment   ;
; CH4L      ; Missing location assignment   ;
+-----------+-------------------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 951 ) ; 0.00 % ( 0 / 951 )         ; 0.00 % ( 0 / 951 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 951 ) ; 0.00 % ( 0 / 951 )         ; 0.00 % ( 0 / 951 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 941 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in I:/ece551/modelsim/project/ECE_551/Testing/output_files/LA_dig.pin.


+---------------------------------------------------------------------+
; Fitter Resource Usage Summary                                       ;
+---------------------------------------------+-----------------------+
; Resource                                    ; Usage                 ;
+---------------------------------------------+-----------------------+
; Total logic elements                        ; 627 / 14,400 ( 4 % )  ;
;     -- Combinational with no register       ; 224                   ;
;     -- Register only                        ; 120                   ;
;     -- Combinational with a register        ; 283                   ;
;                                             ;                       ;
; Logic element usage by number of LUT inputs ;                       ;
;     -- 4 input functions                    ; 277                   ;
;     -- 3 input functions                    ; 79                    ;
;     -- <=2 input functions                  ; 151                   ;
;     -- Register only                        ; 120                   ;
;                                             ;                       ;
; Logic elements by mode                      ;                       ;
;     -- normal mode                          ; 401                   ;
;     -- arithmetic mode                      ; 106                   ;
;                                             ;                       ;
; Total registers*                            ; 403 / 14,733 ( 3 % )  ;
;     -- Dedicated logic registers            ; 403 / 14,400 ( 3 % )  ;
;     -- I/O registers                        ; 0 / 333 ( 0 % )       ;
;                                             ;                       ;
; Total LABs:  partially or completely used   ; 52 / 900 ( 6 % )      ;
; Virtual pins                                ; 0                     ;
; I/O pins                                    ; 18 / 81 ( 22 % )      ;
;     -- Clock pins                           ; 2 / 6 ( 33 % )        ;
;     -- Dedicated input pins                 ; 0 / 12 ( 0 % )        ;
;                                             ;                       ;
; Global signals                              ; 5                     ;
; M9Ks                                        ; 0 / 60 ( 0 % )        ;
; Total block memory bits                     ; 0 / 552,960 ( 0 % )   ;
; Total block memory implementation bits      ; 0 / 552,960 ( 0 % )   ;
; PLLs                                        ; 0 / 3 ( 0 % )         ;
; Global clocks                               ; 5 / 20 ( 25 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )         ;
; CRC blocks                                  ; 0 / 1 ( 0 % )         ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )         ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )         ;
; GXB Receiver channel PCSs                   ; 0 / 2 ( 0 % )         ;
; GXB Receiver channel PMAs                   ; 0 / 2 ( 0 % )         ;
; GXB Transmitter channel PCSs                ; 0 / 2 ( 0 % )         ;
; GXB Transmitter channel PMAs                ; 0 / 2 ( 0 % )         ;
; Impedance control blocks                    ; 0 / 3 ( 0 % )         ;
; Average interconnect usage (total/H/V)      ; 1.4% / 1.4% / 1.5%    ;
; Peak interconnect usage (total/H/V)         ; 12.1% / 11.5% / 12.8% ;
; Maximum fan-out                             ; 365                   ;
; Highest non-global fan-out                  ; 36                    ;
; Total fan-out                               ; 3235                  ;
; Average fan-out                             ; 3.02                  ;
+---------------------------------------------+-----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 627 / 14400 ( 4 % ) ; 0 / 14400 ( 0 % )              ;
;     -- Combinational with no register       ; 224                 ; 0                              ;
;     -- Register only                        ; 120                 ; 0                              ;
;     -- Combinational with a register        ; 283                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 277                 ; 0                              ;
;     -- 3 input functions                    ; 79                  ; 0                              ;
;     -- <=2 input functions                  ; 151                 ; 0                              ;
;     -- Register only                        ; 120                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 401                 ; 0                              ;
;     -- arithmetic mode                      ; 106                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 403                 ; 0                              ;
;     -- Dedicated logic registers            ; 403 / 14400 ( 3 % ) ; 0 / 14400 ( 0 % )              ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 52 / 900 ( 6 % )    ; 0 / 900 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 18                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0                   ; 0                              ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 5 / 23 ( 21 % )     ; 0 / 23 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 3230                ; 5                              ;
;     -- Registered Connections               ; 1207                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 14                  ; 0                              ;
;     -- Output Ports                         ; 4                   ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; CH1H      ; L5    ; 3        ; 14           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; CH1L      ; N6    ; 3        ; 12           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; CH2H      ; B6    ; 8        ; 14           ; 31           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; CH2L      ; L7    ; 3        ; 14           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; CH3H      ; M6    ; 3        ; 12           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; CH3L      ; K8    ; 4        ; 22           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; CH4H      ; K9    ; 4        ; 22           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; CH4L      ; N8    ; 4        ; 20           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; CH5H      ; M9    ; 4        ; 24           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; CH5L      ; N9    ; 4        ; 20           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; RST_n     ; J6    ; 3A       ; 16           ; 0            ; 21           ; 5                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; RX        ; M7    ; 4        ; 16           ; 0            ; 7            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; clk400MHz ; J7    ; 3A       ; 16           ; 0            ; 14           ; 16                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; locked    ; N7    ; 4        ; 16           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; LED     ; A11   ; 7        ; 20           ; 31           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; TX      ; K12   ; 5        ; 33           ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; VIH_PWM ; N10   ; 4        ; 26           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; VIL_PWM ; K11   ; 5        ; 33           ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                            ;
+----------+-----------------------+--------------------------+------------------+---------------------------+
; Location ; Pin Name              ; Reserved As              ; User Signal Name ; Pin Type                  ;
+----------+-----------------------+--------------------------+------------------+---------------------------+
; L3       ; MSEL2                 ; -                        ; -                ; Dedicated Programming Pin ;
; N3       ; MSEL1                 ; -                        ; -                ; Dedicated Programming Pin ;
; K5       ; MSEL0                 ; -                        ; -                ; Dedicated Programming Pin ;
; J5       ; CONF_DONE             ; -                        ; -                ; Dedicated Programming Pin ;
; K6       ; nSTATUS               ; -                        ; -                ; Dedicated Programming Pin ;
; N5       ; DIFFIO_B1n, NCEO      ; Use as programming pin   ; ~ALTERA_NCEO~    ; Dual Purpose Pin          ;
; M6       ; DIFFIO_B2p, INIT_DONE ; Use as regular IO        ; CH3H             ; Dual Purpose Pin          ;
; A5       ; DATA0                 ; As input tri-stated      ; ~ALTERA_DATA0~   ; Dual Purpose Pin          ;
; B5       ; ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO~    ; Dual Purpose Pin          ;
; C5       ; NCSO                  ; As input tri-stated      ; ~ALTERA_NCSO~    ; Dual Purpose Pin          ;
; A4       ; DCLK                  ; As output driving ground ; ~ALTERA_DCLK~    ; Dual Purpose Pin          ;
; D5       ; nCONFIG               ; -                        ; -                ; Dedicated Programming Pin ;
; C4       ; nCE                   ; -                        ; -                ; Dedicated Programming Pin ;
+----------+-----------------------+--------------------------+------------------+---------------------------+


+------------------------------------------------------------------------------+
; I/O Bank Usage                                                               ;
+----------+-----------------+---------------+--------------+------------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ; VCCCLKIN Voltage ;
+----------+-----------------+---------------+--------------+------------------+
; QL0      ; 0 / 8 ( 0 % )   ; --            ; --           ; --               ;
; 3        ; 5 / 8 ( 63 % )  ; 2.5V          ; --           ; --               ;
; 3A       ; 2 / 2 ( 100 % ) ; --            ; --           ; 2.5V             ;
; 4        ; 8 / 14 ( 57 % ) ; 2.5V          ; --           ; --               ;
; 5        ; 2 / 12 ( 17 % ) ; 2.5V          ; --           ; --               ;
; 6        ; 0 / 12 ( 0 % )  ; 2.5V          ; --           ; --               ;
; 7        ; 1 / 14 ( 7 % )  ; 2.5V          ; --           ; --               ;
; 8A       ; 0 / 2 ( 0 % )   ; --            ; --           ; 2.5V             ;
; 8        ; 1 / 5 ( 20 % )  ; 2.5V          ; --           ; --               ;
; 9        ; 4 / 4 ( 100 % ) ; 2.5V          ; --           ; --               ;
+----------+-----------------+---------------+--------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                               ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                   ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ; 99         ; 9        ; #TDO                                             ; output ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ; 98         ; 9        ; #TMS                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ; 96         ; 9        ; #TDI                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; A4       ; 93         ; 9        ; ~ALTERA_DCLK~                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; A5       ; 90         ; 9        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; A6       ; 89         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 87         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 88         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 81         ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 82         ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A11      ; 79         ; 7        ; LED                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 80         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 73         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 97         ; 9        ; #TCK                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; B4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B5       ; 91         ; 9        ; ~ALTERA_ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; B6       ; 86         ; 8        ; CH2H                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B8       ; 77         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 76         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B11      ; 75         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ; 74         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C1       ; 9          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 8          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C3       ;            ; 9        ; VCCIO9                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C4       ; 95         ; 9        ; ^nCE                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C5       ; 92         ; 9        ; ~ALTERA_NCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; C6       ; 85         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 78         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C10      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 69         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 70         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 71         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D4       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ; 94         ; 9        ; ^nCONFIG                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D7       ;            ; 8A       ; VCC_CLKIN8A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 65         ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D11      ; 68         ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D12      ; 67         ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D13      ; 72         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E1       ; 11         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E2       ; 10         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 83         ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E7       ; 84         ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E10      ; 66         ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E11      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ; 63         ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 64         ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F10      ; 62         ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F11      ; 61         ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F12      ; 58         ; 6        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F13      ; 57         ; 6        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G1       ; 13         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ; 12         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ; --       ; VCCH_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 60         ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G10      ; 59         ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G11      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ; 55         ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H10      ; 52         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H11      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 51         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H13      ; 56         ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J1       ; 15         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ; 14         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J5       ; 19         ; 3        ; ^CONF_DONE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 3A       ; RST_n                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; J7       ; 30         ; 3A       ; clk400MHz                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; J8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J13      ; 53         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 18         ; 3        ; ^MSEL0                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 20         ; 3        ; ^nSTATUS                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ; 3A       ; VCC_CLKIN3A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 35         ; 4        ; CH3L                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; K9       ; 36         ; 4        ; CH4H                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; K10      ; 43         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 48         ; 5        ; VIL_PWM                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K12      ; 47         ; 5        ; TX                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K13      ; 54         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ;            ;          ; RREF                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 16         ; 3        ; ^MSEL2                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 21         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L5       ; 27         ; 3        ; CH1H                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L6       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ; 28         ; 3        ; CH2L                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L8       ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L9       ; 37         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L11      ; 44         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 50         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 49         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M3       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M4       ; 22         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 25         ; 3        ; CH3H                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M7       ; 31         ; 4        ; RX                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ; 38         ; 4        ; CH5H                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ; 41         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ; 46         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 17         ; 3        ; ^MSEL1                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 23         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N5       ; 24         ; 3        ; ~ALTERA_NCEO~ / RESERVED_OUTPUT_OPEN_DRAIN       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N6       ; 26         ; 3        ; CH1L                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N7       ; 32         ; 4        ; locked                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N8       ; 33         ; 4        ; CH4L                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N9       ; 34         ; 4        ; CH5L                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N10      ; 39         ; 4        ; VIH_PWM                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N11      ; 40         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 42         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 45         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                              ;
+--------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                 ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                        ; Library Name ;
+--------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------+--------------+
; |LA_dig                                    ; 627 (0)     ; 403 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 18   ; 0            ; 224 (0)      ; 120 (0)           ; 283 (0)          ; |LA_dig                                                                                                    ; work         ;
;    |UART_wrapper:iCOMM|                    ; 144 (9)     ; 58 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 63 (0)       ; 9 (1)             ; 72 (8)           ; |LA_dig|UART_wrapper:iCOMM                                                                                 ; work         ;
;       |UART:uart|                          ; 135 (0)     ; 49 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 63 (0)       ; 8 (0)             ; 64 (0)           ; |LA_dig|UART_wrapper:iCOMM|UART:uart                                                                       ; work         ;
;          |UART_rx:rx|                      ; 35 (1)      ; 23 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (0)       ; 8 (0)             ; 15 (1)           ; |LA_dig|UART_wrapper:iCOMM|UART:uart|UART_rx:rx                                                            ; work         ;
;             |UART_rx_baud:baud_dv|         ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |LA_dig|UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_baud:baud_dv                                       ; work         ;
;             |UART_rx_control:control_dv|   ; 11 (11)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 2 (2)            ; |LA_dig|UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_control:control_dv                                 ; work         ;
;             |UART_rx_count:count_dv|       ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |LA_dig|UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_count:count_dv                                     ; work         ;
;             |UART_rx_stor:stor_dv|         ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 1 (1)            ; |LA_dig|UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_stor:stor_dv                                       ; work         ;
;          |UART_tx:tx|                      ; 100 (1)     ; 26 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 51 (0)       ; 0 (0)             ; 49 (1)           ; |LA_dig|UART_wrapper:iCOMM|UART:uart|UART_tx:tx                                                            ; work         ;
;             |UART_tx_baud:baud_dv|         ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |LA_dig|UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_baud:baud_dv                                       ; work         ;
;             |UART_tx_control:control_dv|   ; 10 (10)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 3 (3)            ; |LA_dig|UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_control:control_dv                                 ; work         ;
;             |UART_tx_count:count_dv|       ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |LA_dig|UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_count:count_dv                                     ; work         ;
;             |UART_tx_stor:stor_dv|         ; 74 (74)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 33 (33)          ; |LA_dig|UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv                                       ; work         ;
;    |clk_rst_smpl:iCLKRST|                  ; 34 (34)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (12)      ; 7 (7)             ; 15 (15)          ; |LA_dig|clk_rst_smpl:iCLKRST                                                                               ; work         ;
;    |dig_core:iDIG|                         ; 456 (0)     ; 313 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 138 (0)      ; 104 (0)           ; 214 (0)          ; |LA_dig|dig_core:iDIG                                                                                      ; work         ;
;       |Capture_Unit:capture|               ; 96 (96)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 37 (37)      ; 0 (0)             ; 59 (59)          ; |LA_dig|dig_core:iDIG|Capture_Unit:capture                                                                 ; work         ;
;       |Trigger_Unit:Trigger|               ; 136 (0)     ; 89 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 43 (0)       ; 20 (0)            ; 73 (0)           ; |LA_dig|dig_core:iDIG|Trigger_Unit:Trigger                                                                 ; work         ;
;          |Channel_Trigger_Unit:CH1|        ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 4 (4)            ; |LA_dig|dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH1                                        ; work         ;
;          |Channel_Trigger_Unit:CH2|        ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 4 (4)            ; |LA_dig|dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH2                                        ; work         ;
;          |Channel_Trigger_Unit:CH3|        ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 4 (4)            ; |LA_dig|dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH3                                        ; work         ;
;          |Channel_Trigger_Unit:CH4|        ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 4 (4)            ; |LA_dig|dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH4                                        ; work         ;
;          |Channel_Trigger_Unit:CH5|        ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 4 (4)            ; |LA_dig|dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH5                                        ; work         ;
;          |Protocol_Trigger_Unit:Prot_Trig| ; 96 (2)      ; 58 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 34 (2)       ; 10 (0)            ; 52 (0)           ; |LA_dig|dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig                                 ; work         ;
;             |SPI_RX:spi|                   ; 30 (27)     ; 26 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 7 (5)             ; 20 (20)          ; |LA_dig|dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi                      ; work         ;
;                |SPI_RX_Edge:spi_edge|      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |LA_dig|dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|SPI_RX_Edge:spi_edge ; work         ;
;             |UART_RX_Prot:uart|            ; 64 (64)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 29 (29)      ; 3 (3)             ; 32 (32)          ; |LA_dig|dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart               ; work         ;
;          |trigger_logic:Trig|              ; 6 (6)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |LA_dig|dig_core:iDIG|Trigger_Unit:Trigger|trigger_logic:Trig                                              ; work         ;
;       |channel_sample:ch1_samp|            ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |LA_dig|dig_core:iDIG|channel_sample:ch1_samp                                                              ; work         ;
;       |channel_sample:ch2_samp|            ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |LA_dig|dig_core:iDIG|channel_sample:ch2_samp                                                              ; work         ;
;       |channel_sample:ch3_samp|            ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |LA_dig|dig_core:iDIG|channel_sample:ch3_samp                                                              ; work         ;
;       |channel_sample:ch4_samp|            ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |LA_dig|dig_core:iDIG|channel_sample:ch4_samp                                                              ; work         ;
;       |channel_sample:ch5_samp|            ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |LA_dig|dig_core:iDIG|channel_sample:ch5_samp                                                              ; work         ;
;       |cmd_cfg:cmd_unit|                   ; 193 (193)   ; 129 (129)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 58 (58)      ; 34 (34)           ; 101 (101)        ; |LA_dig|dig_core:iDIG|cmd_cfg:cmd_unit                                                                     ; work         ;
;    |dual_PWM:iPWM|                         ; 22 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 11 (0)           ; |LA_dig|dual_PWM:iPWM                                                                                      ; work         ;
;       |PWM8:High|                          ; 16 (8)      ; 9 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 9 (1)            ; |LA_dig|dual_PWM:iPWM|PWM8:High                                                                            ; work         ;
;          |counter:coun|                    ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |LA_dig|dual_PWM:iPWM|PWM8:High|counter:coun                                                               ; work         ;
;       |PWM8:Low|                           ; 6 (6)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; |LA_dig|dual_PWM:iPWM|PWM8:Low                                                                             ; work         ;
+--------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; VIH_PWM   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VIL_PWM   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TX        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk400MHz ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; RST_n     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; RX        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; locked    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; CH2L      ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; CH1L      ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; CH3L      ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; CH5H      ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; CH5L      ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; CH1H      ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; CH2H      ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; CH3H      ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; CH4H      ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; CH4L      ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                     ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; clk400MHz                                                                                                               ;                   ;         ;
; RST_n                                                                                                                   ;                   ;         ;
; RX                                                                                                                      ;                   ;         ;
; locked                                                                                                                  ;                   ;         ;
; CH2L                                                                                                                    ;                   ;         ;
;      - dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|SPI_RX_Edge:spi_edge|det[0]~feeder ; 0                 ; 6       ;
;      - dig_core:iDIG|channel_sample:ch2_samp|CHxLff1~feeder                                                             ; 0                 ; 6       ;
; CH1L                                                                                                                    ;                   ;         ;
;      - dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|met_SS_n[0]~0                      ; 0                 ; 6       ;
;      - dig_core:iDIG|channel_sample:ch1_samp|CHxLff1~feeder                                                             ; 0                 ; 6       ;
;      - dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|RX_met[0]~feeder            ; 0                 ; 6       ;
; CH3L                                                                                                                    ;                   ;         ;
;      - dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|met_MOSI[0]~feeder                 ; 0                 ; 6       ;
;      - dig_core:iDIG|channel_sample:ch3_samp|CHxLff1~feeder                                                             ; 0                 ; 6       ;
; CH5H                                                                                                                    ;                   ;         ;
;      - dig_core:iDIG|channel_sample:ch5_samp|CHxHff1~feeder                                                             ; 0                 ; 6       ;
; CH5L                                                                                                                    ;                   ;         ;
;      - dig_core:iDIG|channel_sample:ch5_samp|CHxLff1~feeder                                                             ; 0                 ; 6       ;
; CH1H                                                                                                                    ;                   ;         ;
;      - dig_core:iDIG|channel_sample:ch1_samp|CHxHff1                                                                    ; 1                 ; 6       ;
; CH2H                                                                                                                    ;                   ;         ;
;      - dig_core:iDIG|channel_sample:ch2_samp|CHxHff1~feeder                                                             ; 0                 ; 6       ;
; CH3H                                                                                                                    ;                   ;         ;
;      - dig_core:iDIG|channel_sample:ch3_samp|CHxHff1~feeder                                                             ; 0                 ; 6       ;
; CH4H                                                                                                                    ;                   ;         ;
;      - dig_core:iDIG|channel_sample:ch4_samp|CHxHff1~feeder                                                             ; 0                 ; 6       ;
; CH4L                                                                                                                    ;                   ;         ;
;      - dig_core:iDIG|channel_sample:ch4_samp|CHxLff1                                                                    ; 0                 ; 6       ;
+-------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------+-------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                            ; Location          ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------+-------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; RST_n                                                                                           ; PIN_J6            ; 5       ; Async. clear                            ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; UART_wrapper:iCOMM|Selector0~0                                                                  ; LCCOMB_X18_Y8_N30 ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_baud:baud_dv|q[7]~20                            ; LCCOMB_X20_Y2_N0  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_control:control_dv|clr_baud~5                   ; LCCOMB_X20_Y2_N22 ; 12      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_control:control_dv|shift~0                      ; LCCOMB_X19_Y8_N4  ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_baud:baud_dv|q[1]~10                            ; LCCOMB_X22_Y8_N16 ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_count:count_dv|q[2]~0                           ; LCCOMB_X22_Y8_N18 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|q[4]~0                             ; LCCOMB_X21_Y8_N14 ; 17      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; clk400MHz                                                                                       ; PIN_J7            ; 3       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; clk400MHz                                                                                       ; PIN_J7            ; 14      ; Clock                                   ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; clk_rst_smpl:iCLKRST|clk_cnt[1]                                                                 ; FF_X15_Y8_N23     ; 6       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; clk_rst_smpl:iCLKRST|clk_cnt[1]                                                                 ; FF_X15_Y8_N23     ; 322     ; Clock                                   ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; clk_rst_smpl:iCLKRST|locked_synched                                                             ; FF_X16_Y8_N29     ; 14      ; Async. clear, Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; clk_rst_smpl:iCLKRST|rst_n                                                                      ; FF_X16_Y2_N29     ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; clk_rst_smpl:iCLKRST|rst_n                                                                      ; FF_X16_Y2_N29     ; 365     ; Async. clear                            ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; clk_rst_smpl:iCLKRST|smpl_clk                                                                   ; LCCOMB_X17_Y8_N26 ; 52      ; Clock                                   ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; dig_core:iDIG|Capture_Unit:capture|Selector1~0                                                  ; LCCOMB_X15_Y5_N0  ; 34      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[15]~48                                              ; LCCOMB_X15_Y6_N8  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[7]~18                                               ; LCCOMB_X13_Y6_N0  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH5|Pos_Edge[0]~0                       ; LCCOMB_X16_Y2_N6  ; 10      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|shift_in~1        ; LCCOMB_X19_Y3_N6  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[5]~20 ; LCCOMB_X19_Y3_N24 ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|clr_baud~0 ; LCCOMB_X17_Y3_N30 ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|shift~1    ; LCCOMB_X18_Y3_N18 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dig_core:iDIG|channel_sample:ch1_samp|CHxHff5                                                   ; FF_X16_Y3_N15     ; 2       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; dig_core:iDIG|channel_sample:ch1_samp|CHxLff5                                                   ; FF_X16_Y3_N19     ; 2       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; dig_core:iDIG|channel_sample:ch2_samp|CHxHff5                                                   ; FF_X15_Y3_N31     ; 2       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; dig_core:iDIG|channel_sample:ch2_samp|CHxLff5                                                   ; FF_X15_Y3_N29     ; 2       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; dig_core:iDIG|channel_sample:ch3_samp|CHxHff5                                                   ; FF_X13_Y2_N19     ; 2       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; dig_core:iDIG|channel_sample:ch3_samp|CHxLff5                                                   ; FF_X13_Y2_N15     ; 2       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; dig_core:iDIG|channel_sample:ch4_samp|CHxHff5                                                   ; FF_X18_Y2_N21     ; 2       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; dig_core:iDIG|channel_sample:ch4_samp|CHxLff5                                                   ; FF_X18_Y2_N7      ; 2       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; dig_core:iDIG|channel_sample:ch5_samp|CHxHff5                                                   ; FF_X20_Y4_N5      ; 2       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; dig_core:iDIG|channel_sample:ch5_samp|CHxLff5                                                   ; FF_X20_Y4_N15     ; 2       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; dig_core:iDIG|cmd_cfg:cmd_unit|always10~1                                                       ; LCCOMB_X20_Y5_N14 ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dig_core:iDIG|cmd_cfg:cmd_unit|always11~0                                                       ; LCCOMB_X17_Y5_N24 ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dig_core:iDIG|cmd_cfg:cmd_unit|always12~0                                                       ; LCCOMB_X19_Y6_N22 ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dig_core:iDIG|cmd_cfg:cmd_unit|always13~0                                                       ; LCCOMB_X18_Y6_N16 ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dig_core:iDIG|cmd_cfg:cmd_unit|always14~0                                                       ; LCCOMB_X16_Y4_N8  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dig_core:iDIG|cmd_cfg:cmd_unit|always15~0                                                       ; LCCOMB_X18_Y4_N12 ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dig_core:iDIG|cmd_cfg:cmd_unit|always16~0                                                       ; LCCOMB_X13_Y5_N30 ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dig_core:iDIG|cmd_cfg:cmd_unit|always17~0                                                       ; LCCOMB_X13_Y6_N10 ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dig_core:iDIG|cmd_cfg:cmd_unit|always1~1                                                        ; LCCOMB_X19_Y5_N14 ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dig_core:iDIG|cmd_cfg:cmd_unit|always2~2                                                        ; LCCOMB_X16_Y5_N18 ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dig_core:iDIG|cmd_cfg:cmd_unit|always3~0                                                        ; LCCOMB_X18_Y7_N18 ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dig_core:iDIG|cmd_cfg:cmd_unit|always4~0                                                        ; LCCOMB_X17_Y5_N12 ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dig_core:iDIG|cmd_cfg:cmd_unit|always5~0                                                        ; LCCOMB_X17_Y5_N26 ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dig_core:iDIG|cmd_cfg:cmd_unit|always6~0                                                        ; LCCOMB_X21_Y5_N24 ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dig_core:iDIG|cmd_cfg:cmd_unit|always7~0                                                        ; LCCOMB_X17_Y8_N18 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dig_core:iDIG|cmd_cfg:cmd_unit|always8~0                                                        ; LCCOMB_X19_Y5_N22 ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dig_core:iDIG|cmd_cfg:cmd_unit|always9~0                                                        ; LCCOMB_X19_Y7_N22 ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dig_core:iDIG|cmd_cfg:cmd_unit|raddr_curr[8]~3                                                  ; LCCOMB_X18_Y8_N20 ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------+-------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                ;
+---------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                            ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; RST_n                           ; PIN_J6            ; 5       ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; clk400MHz                       ; PIN_J7            ; 14      ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; clk_rst_smpl:iCLKRST|clk_cnt[1] ; FF_X15_Y8_N23     ; 322     ; 90                                   ; Global Clock         ; GCLK15           ; --                        ;
; clk_rst_smpl:iCLKRST|rst_n      ; FF_X16_Y2_N29     ; 365     ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; clk_rst_smpl:iCLKRST|smpl_clk   ; LCCOMB_X17_Y8_N26 ; 52      ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
+---------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                     ;
+-----------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                      ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------+---------+
; UART_wrapper:iCOMM|upper[3]                                                                               ; 36      ;
; dig_core:iDIG|Capture_Unit:capture|Selector1~0                                                            ; 34      ;
; UART_wrapper:iCOMM|upper[2]                                                                               ; 24      ;
; UART_wrapper:iCOMM|upper[1]                                                                               ; 24      ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_stor:stor_dv|q[3]                                         ; 19      ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_stor:stor_dv|q[2]                                         ; 19      ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_stor:stor_dv|q[1]                                         ; 19      ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_stor:stor_dv|q[4]                                         ; 18      ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_stor:stor_dv|q[0]                                         ; 18      ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|q[4]~0                                       ; 17      ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[15]~48                                                        ; 16      ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[5]~20           ; 16      ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|clr_baud~0           ; 16      ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|shift_in~1                  ; 16      ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[7]~18                                                         ; 16      ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_control:control_dv|load~1                                 ; 16      ;
; UART_wrapper:iCOMM|upper[4]                                                                               ; 15      ;
; UART_wrapper:iCOMM|upper[0]                                                                               ; 15      ;
; clk_rst_smpl:iCLKRST|locked_synched                                                                       ; 14      ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_control:control_dv|clr_baud~5                             ; 12      ;
; dig_core:iDIG|Capture_Unit:capture|waddr[8]~0                                                             ; 12      ;
; dig_core:iDIG|cmd_cfg:cmd_unit|state.RAM                                                                  ; 12      ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_stor:stor_dv|q[7]                                         ; 12      ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_stor:stor_dv|q[6]                                         ; 12      ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_stor:stor_dv|q[5]                                         ; 12      ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|shift~1              ; 11      ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH5|Pos_Edge[0]~0                                 ; 10      ;
; dig_core:iDIG|cmd_cfg:cmd_unit|state.IDLE                                                                 ; 10      ;
; dig_core:iDIG|cmd_cfg:cmd_unit|TrigCfg[2]                                                                 ; 9       ;
; dig_core:iDIG|Capture_Unit:capture|waddr[8]~1                                                             ; 9       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|raddr_curr[8]~3                                                            ; 9       ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_control:control_dv|shift~0                                ; 9       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[7]~7                                       ; 9       ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_baud:baud_dv|q[7]~20                                      ; 8       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|always10~1                                                                 ; 8       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|always11~0                                                                 ; 8       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|always12~0                                                                 ; 8       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|always13~0                                                                 ; 8       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|always17~0                                                                 ; 8       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|always14~0                                                                 ; 8       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|always15~0                                                                 ; 8       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|always16~0                                                                 ; 8       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_baud:baud_dv|q[1]~10                                      ; 8       ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_control:control_dv|q                                      ; 8       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Selector7~15                                                               ; 8       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Selector7~14                                                               ; 8       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Selector7~13                                                               ; 8       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Selector7~12                                                               ; 8       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Selector7~9                                                                ; 8       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Selector7~8                                                                ; 8       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Selector7~7                                                                ; 8       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Selector7~6                                                                ; 8       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|always9~0                                                                  ; 8       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|always8~0                                                                  ; 8       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|state                ; 7       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|decimator[1]                                                               ; 7       ;
; dig_core:iDIG|Trigger_Unit:Trigger|trigger_logic:Trig|triggered                                           ; 7       ;
; UART_wrapper:iCOMM|Selector0~0                                                                            ; 7       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|always1~0                                                                  ; 7       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|nxtstate.WRITE~1                                                           ; 7       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|state.RESP                                                                 ; 7       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_control:control_dv|q.IDLE                                 ; 7       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|RX_met[1]            ; 6       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|TrigCfg[5]                                                                 ; 6       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|count[0]             ; 6       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|always1~1                                                                  ; 6       ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_count:count_dv|q[0]                                       ; 6       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Selector7~16                                                               ; 6       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Selector7~10                                                               ; 6       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Selector7~5                                                                ; 6       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Selector7~4                                                                ; 6       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Selector7~3                                                                ; 6       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Selector7~2                                                                ; 6       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Selector7~1                                                                ; 6       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|decimator[0]                                                               ; 6       ;
; dig_core:iDIG|Capture_Unit:capture|waddr[8]                                                               ; 6       ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|rdy                                                               ; 6       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_control:control_dv|q.SHIFT                                ; 6       ;
; clk_rst_smpl:iCLKRST|rst_n                                                                                ; 6       ;
; RX~input                                                                                                  ; 5       ;
; dig_core:iDIG|Capture_Unit:capture|state.DONE                                                             ; 5       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|count[1]             ; 5       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|count[2]             ; 5       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|always2~2                                                                  ; 5       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|always3~0                                                                  ; 5       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|always4~0                                                                  ; 5       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|always5~0                                                                  ; 5       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|always6~0                                                                  ; 5       ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_control:control_dv|Equal0~0                               ; 5       ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_count:count_dv|q[1]                                       ; 5       ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_count:count_dv|q[2]                                       ; 5       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Selector7~0                                                                ; 5       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[5]~8                                       ; 5       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|state.WRITE                                                                ; 5       ;
; dig_core:iDIG|Capture_Unit:capture|waddr[6]                                                               ; 5       ;
; dig_core:iDIG|Capture_Unit:capture|waddr[7]                                                               ; 5       ;
; dig_core:iDIG|Capture_Unit:capture|waddr[4]                                                               ; 5       ;
; dig_core:iDIG|Capture_Unit:capture|waddr[5]                                                               ; 5       ;
; dig_core:iDIG|Capture_Unit:capture|waddr[2]                                                               ; 5       ;
; dig_core:iDIG|Capture_Unit:capture|waddr[3]                                                               ; 5       ;
; dig_core:iDIG|Capture_Unit:capture|waddr[0]                                                               ; 5       ;
; dig_core:iDIG|Capture_Unit:capture|waddr[1]                                                               ; 5       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_control:control_dv|Equal1~0                               ; 5       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_count:count_dv|q[0]                                       ; 5       ;
; clk_rst_smpl:iCLKRST|clk_cnt[1]                                                                           ; 5       ;
; dual_PWM:iPWM|PWM8:High|counter:coun|count[0]                                                             ; 5       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|clr_count~0          ; 4       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|RX_met[2]            ; 4       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|decimator[3]                                                               ; 4       ;
; clk_rst_smpl:iCLKRST|smpl_cnt[0]                                                                          ; 4       ;
; clk_rst_smpl:iCLKRST|smpl_cnt[1]                                                                          ; 4       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|TrigCfg[4]                                                                 ; 4       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|count[3]             ; 4       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|always10~0                                                                 ; 4       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|always7~0                                                                  ; 4       ;
; dig_core:iDIG|Capture_Unit:capture|armed~0                                                                ; 4       ;
; dig_core:iDIG|Capture_Unit:capture|always5~9                                                              ; 4       ;
; dig_core:iDIG|Capture_Unit:capture|always5~4                                                              ; 4       ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_count:count_dv|q[3]                                       ; 4       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_count:count_dv|q[2]~0                                     ; 4       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_control:control_dv|Equal0~1                               ; 4       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_control:control_dv|Equal0~0                               ; 4       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|raddr_curr[8]                                                              ; 4       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_count:count_dv|q[1]                                       ; 4       ;
; clk_rst_smpl:iCLKRST|decimator_cnt[9]                                                                     ; 4       ;
; dual_PWM:iPWM|PWM8:High|counter:coun|count[7]                                                             ; 4       ;
; dual_PWM:iPWM|PWM8:High|counter:coun|count[6]                                                             ; 4       ;
; dual_PWM:iPWM|PWM8:High|counter:coun|count[5]                                                             ; 4       ;
; dual_PWM:iPWM|PWM8:High|counter:coun|count[4]                                                             ; 4       ;
; dual_PWM:iPWM|PWM8:High|counter:coun|count[3]                                                             ; 4       ;
; dual_PWM:iPWM|PWM8:High|counter:coun|count[2]                                                             ; 4       ;
; dual_PWM:iPWM|PWM8:High|counter:coun|count[1]                                                             ; 4       ;
; CH1L~input                                                                                                ; 3       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|shift~0              ; 3       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|met_SS_n[1]                 ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|decimator[2]                                                               ; 3       ;
; clk_rst_smpl:iCLKRST|cnt_full                                                                             ; 3       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|always2~1            ; 3       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|Equal0~9             ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|baud_cntH[7]                                                               ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|baud_cntH[6]                                                               ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|baud_cntH[5]                                                               ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|baud_cntH[4]                                                               ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|baud_cntH[2]                                                               ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|baud_cntH[3]                                                               ; 3       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|Equal0~4             ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|baud_cntL[7]                                                               ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|baud_cntL[6]                                                               ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|baud_cntL[5]                                                               ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|baud_cntL[4]                                                               ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|baud_cntL[3]                                                               ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|baud_cntL[2]                                                               ; 3       ;
; dig_core:iDIG|Capture_Unit:capture|capture_done~0                                                         ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|maskL[6]                                                                   ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|matchL[6]                                                                  ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|matchL[7]                                                                  ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|maskL[7]                                                                   ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|maskL[4]                                                                   ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|matchL[4]                                                                  ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|matchL[5]                                                                  ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|maskL[5]                                                                   ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|maskL[2]                                                                   ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|matchL[2]                                                                  ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|matchL[3]                                                                  ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|maskL[3]                                                                   ; 3       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|state                       ; 3       ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_control:control_dv|clr_rdy~0                              ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|matchL[1]                                                                  ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|maskL[1]                                                                   ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|baud_cntH[1]                                                               ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|baud_cntL[1]                                                               ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|always2~1                                                                  ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|trig_posH[7]                                                               ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|trig_posH[6]                                                               ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|trig_posH[5]                                                               ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|trig_posH[4]                                                               ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|trig_posH[3]                                                               ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|trig_posH[2]                                                               ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|trig_posH[1]                                                               ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|trig_posL[7]                                                               ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|trig_posL[6]                                                               ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|trig_posL[5]                                                               ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|trig_posL[4]                                                               ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|trig_posL[3]                                                               ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|trig_posL[2]                                                               ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|trig_posL[1]                                                               ; 3       ;
; UART_wrapper:iCOMM|state.STORE                                                                            ; 3       ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_control:control_dv|clr_baud~3                             ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|matchL[0]                                                                  ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|maskL[0]                                                                   ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|trig_posL[0]                                                               ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Selector7~11                                                               ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|baud_cntH[0]                                                               ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|trig_posH[0]                                                               ; 3       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_control:control_dv|q.TRANS                                ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|raddr_curr[8]~0                                                            ; 3       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|tx_done                                                           ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|raddr_curr[7]                                                              ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|raddr_curr[6]                                                              ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|raddr_curr[5]                                                              ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|raddr_curr[4]                                                              ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|raddr_curr[3]                                                              ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|raddr_curr[2]                                                              ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|raddr_curr[1]                                                              ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|raddr_curr[0]                                                              ; 3       ;
; clk_rst_smpl:iCLKRST|locked_ff2                                                                           ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|always2~0                                                                  ; 3       ;
; UART_wrapper:iCOMM|upper[7]                                                                               ; 3       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|nxtstate.WRITE~0                                                           ; 3       ;
; UART_wrapper:iCOMM|state.READY                                                                            ; 3       ;
; UART_wrapper:iCOMM|upper[6]                                                                               ; 3       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_count:count_dv|q[2]                                       ; 3       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[14]             ; 3       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[15]             ; 3       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[12]             ; 3       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[13]             ; 3       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[10]             ; 3       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[11]             ; 3       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[9]              ; 3       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[8]              ; 3       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[7]              ; 3       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[6]              ; 3       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[4]              ; 3       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[5]              ; 3       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[3]              ; 3       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[2]              ; 3       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[0]              ; 3       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[1]              ; 3       ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_baud:baud_dv|q[2]                                         ; 3       ;
; CH3L~input                                                                                                ; 2       ;
; CH2L~input                                                                                                ; 2       ;
; clk400MHz~input                                                                                           ; 2       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|q[9]                                         ; 2       ;
; dig_core:iDIG|channel_sample:ch4_samp|CHxLff5                                                             ; 2       ;
; dig_core:iDIG|channel_sample:ch4_samp|CHxHff5                                                             ; 2       ;
; dig_core:iDIG|channel_sample:ch3_samp|CHxLff5                                                             ; 2       ;
; dig_core:iDIG|channel_sample:ch3_samp|CHxHff5                                                             ; 2       ;
; dig_core:iDIG|channel_sample:ch2_samp|CHxLff5                                                             ; 2       ;
; dig_core:iDIG|channel_sample:ch2_samp|CHxHff5                                                             ; 2       ;
; dig_core:iDIG|channel_sample:ch1_samp|CHxLff5                                                             ; 2       ;
; dig_core:iDIG|channel_sample:ch1_samp|CHxHff5                                                             ; 2       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|nxtstate~0           ; 2       ;
; dig_core:iDIG|channel_sample:ch5_samp|CHxLff5                                                             ; 2       ;
; dig_core:iDIG|channel_sample:ch5_samp|CHxHff5                                                             ; 2       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|met_SS_n[2]                 ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|TrigCfg[3]                                                                 ; 2       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|SPI_RX_Edge:spi_edge|det[1] ; 2       ;
; clk_rst_smpl:iCLKRST|WideNor0~0                                                                           ; 2       ;
; dig_core:iDIG|Capture_Unit:capture|state.IDLE                                                             ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|CH4TrigCfg[3]                                                              ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|CH4TrigCfg[4]                                                              ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|CH4TrigCfg[2]                                                              ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|CH3TrigCfg[3]                                                              ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|CH3TrigCfg[4]                                                              ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|CH3TrigCfg[2]                                                              ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|CH2TrigCfg[3]                                                              ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|CH2TrigCfg[4]                                                              ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|CH2TrigCfg[2]                                                              ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|CH1TrigCfg[3]                                                              ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|CH1TrigCfg[4]                                                              ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|CH1TrigCfg[2]                                                              ; 2       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|always2~0            ; 2       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|stor[7]              ; 2       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|stor[8]              ; 2       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|stor[5]              ; 2       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|stor[6]              ; 2       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|stor[3]              ; 2       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|stor[4]              ; 2       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|stor[2]              ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|CH5TrigCfg[3]                                                              ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|CH5TrigCfg[4]                                                              ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|CH5TrigCfg[2]                                                              ; 2       ;
; dig_core:iDIG|Trigger_Unit:Trigger|trigger_logic:Trig|triggered~1                                         ; 2       ;
; dig_core:iDIG|Capture_Unit:capture|armed                                                                  ; 2       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|stor[6]                     ; 2       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|stor[7]                     ; 2       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|stor[4]                     ; 2       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|stor[5]                     ; 2       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|stor[2]                     ; 2       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|stor[3]                     ; 2       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|stor[1]                     ; 2       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|stor[0]                     ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|maskH[7]                                                                   ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|matchH[7]                                                                  ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|maskH[6]                                                                   ; 2       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|stor[14]                    ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|matchH[6]                                                                  ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|maskH[5]                                                                   ; 2       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|stor[13]                    ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|matchH[5]                                                                  ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|maskH[4]                                                                   ; 2       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|stor[12]                    ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|matchH[4]                                                                  ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|maskH[3]                                                                   ; 2       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|stor[11]                    ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|matchH[3]                                                                  ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|maskH[2]                                                                   ; 2       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|stor[10]                    ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|matchH[2]                                                                  ; 2       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|stor[9]                     ; 2       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|stor[8]                     ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|TrigCfg[1]                                                                 ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|CH2TrigCfg[1]                                                              ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|CH1TrigCfg[1]                                                              ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|CH4TrigCfg[1]                                                              ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|CH3TrigCfg[1]                                                              ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|CH5TrigCfg[1]                                                              ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|matchH[1]                                                                  ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|maskH[1]                                                                   ; 2       ;
; dig_core:iDIG|Capture_Unit:capture|state.RUN                                                              ; 2       ;
; clk_rst_smpl:iCLKRST|wrt_smpl                                                                             ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Selector20~0                                                               ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Equal19~0                                                                  ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|matchH[0]                                                                  ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|maskH[0]                                                                   ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|baud_cntL[0]                                                               ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|TrigCfg[0]                                                                 ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|CH1TrigCfg[0]                                                              ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|CH2TrigCfg[0]                                                              ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|CH3TrigCfg[0]                                                              ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|CH4TrigCfg[0]                                                              ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|CH5TrigCfg[0]                                                              ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|state.READ                                                                 ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Selector17~0                                                               ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Equal43~4                                                                  ; 2       ;
; clk_rst_smpl:iCLKRST|clk_cnt[0]                                                                           ; 2       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_control:control_dv|shift~0                                ; 2       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_count:count_dv|q[3]                                       ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|VIL[6]                                                                     ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|VIL[7]                                                                     ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|VIL[4]                                                                     ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|VIL[5]                                                                     ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|VIL[2]                                                                     ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|VIL[3]                                                                     ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|VIL[0]                                                                     ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|VIL[1]                                                                     ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|VIH[7]                                                                     ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|VIH[6]                                                                     ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|VIH[5]                                                                     ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|VIH[4]                                                                     ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|VIH[3]                                                                     ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|VIH[2]                                                                     ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|VIH[1]                                                                     ; 2       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|VIH[0]                                                                     ; 2       ;
; dual_PWM:iPWM|PWM8:High|Equal1~1                                                                          ; 2       ;
; dual_PWM:iPWM|PWM8:High|Equal1~0                                                                          ; 2       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|q[0]                                         ; 2       ;
; dual_PWM:iPWM|PWM8:Low|PWM_sig                                                                            ; 2       ;
; dual_PWM:iPWM|PWM8:High|PWM_sig                                                                           ; 2       ;
; clk_rst_smpl:iCLKRST|decimator_cnt[2]                                                                     ; 2       ;
; clk_rst_smpl:iCLKRST|decimator_cnt[0]                                                                     ; 2       ;
; clk_rst_smpl:iCLKRST|decimator_cnt[1]                                                                     ; 2       ;
; clk_rst_smpl:iCLKRST|decimator_cnt[6]                                                                     ; 2       ;
; clk_rst_smpl:iCLKRST|decimator_cnt[3]                                                                     ; 2       ;
; clk_rst_smpl:iCLKRST|decimator_cnt[5]                                                                     ; 2       ;
; clk_rst_smpl:iCLKRST|decimator_cnt[4]                                                                     ; 2       ;
; clk_rst_smpl:iCLKRST|decimator_cnt[7]                                                                     ; 2       ;
; clk_rst_smpl:iCLKRST|decimator_cnt[8]                                                                     ; 2       ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[0]                                                            ; 2       ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[1]                                                            ; 2       ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[2]                                                            ; 2       ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[3]                                                            ; 2       ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[4]                                                            ; 2       ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[5]                                                            ; 2       ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[6]                                                            ; 2       ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[7]                                                            ; 2       ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[8]                                                            ; 2       ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[9]                                                            ; 2       ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[10]                                                           ; 2       ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[11]                                                           ; 2       ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[12]                                                           ; 2       ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[13]                                                           ; 2       ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[14]                                                           ; 2       ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[15]                                                           ; 2       ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[15]                                                           ; 2       ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[14]                                                           ; 2       ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[13]                                                           ; 2       ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[12]                                                           ; 2       ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[11]                                                           ; 2       ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[10]                                                           ; 2       ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[9]                                                            ; 2       ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[8]                                                            ; 2       ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[7]                                                            ; 2       ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[6]                                                            ; 2       ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[5]                                                            ; 2       ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[4]                                                            ; 2       ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[3]                                                            ; 2       ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[2]                                                            ; 2       ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[1]                                                            ; 2       ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[0]                                                            ; 2       ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_baud:baud_dv|q[3]                                         ; 2       ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_baud:baud_dv|q[7]                                         ; 2       ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_baud:baud_dv|q[1]                                         ; 2       ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_baud:baud_dv|q[6]                                         ; 2       ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_baud:baud_dv|q[0]                                         ; 2       ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_baud:baud_dv|q[4]                                         ; 2       ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_baud:baud_dv|q[5]                                         ; 2       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_baud:baud_dv|q[6]                                         ; 2       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_baud:baud_dv|q[5]                                         ; 2       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_baud:baud_dv|q[7]                                         ; 2       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_baud:baud_dv|q[4]                                         ; 2       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_baud:baud_dv|q[3]                                         ; 2       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_baud:baud_dv|q[2]                                         ; 2       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_baud:baud_dv|q[1]                                         ; 2       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_baud:baud_dv|q[0]                                         ; 2       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH4|Pos_Edge[0]~feeder                            ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH4|Neg_Edge[0]~feeder                            ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH3|Pos_Edge[0]~feeder                            ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH3|Neg_Edge[0]~feeder                            ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH2|Pos_Edge[0]~feeder                            ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH2|Neg_Edge[0]~feeder                            ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH1|Pos_Edge[0]~feeder                            ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH1|Neg_Edge[0]~feeder                            ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH5|Pos_Edge[0]~feeder                            ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH5|Neg_Edge[0]~feeder                            ; 1       ;
; clk_rst_smpl:iCLKRST|q1~feeder                                                                            ; 1       ;
; CH4L~input                                                                                                ; 1       ;
; CH4H~input                                                                                                ; 1       ;
; CH3H~input                                                                                                ; 1       ;
; CH2H~input                                                                                                ; 1       ;
; CH1H~input                                                                                                ; 1       ;
; CH5L~input                                                                                                ; 1       ;
; CH5H~input                                                                                                ; 1       ;
; locked~input                                                                                              ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|met_SS_n[0]~0               ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|baud_cntH[2]~1                                                             ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|baud_cntL[7]~2                                                             ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|baud_cntL[6]~1                                                             ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|baud_cntL[3]~0                                                             ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|TrigCfg[1]~2                                                               ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|baud_cntH[1]~0                                                             ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|trig_posL[0]~0                                                             ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|TrigCfg[0]~1                                                               ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|CH1TrigCfg[0]~0                                                            ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|CH2TrigCfg[0]~0                                                            ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|CH3TrigCfg[0]~0                                                            ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|CH4TrigCfg[0]~0                                                            ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|CH5TrigCfg[0]~0                                                            ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|VIL[6]~3                                                                   ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|VIL[4]~2                                                                   ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|VIL[2]~1                                                                   ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|VIL[0]~0                                                                   ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|VIH[7]~3                                                                   ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|VIH[5]~2                                                                   ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|VIH[3]~1                                                                   ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|VIH[1]~0                                                                   ; 1       ;
; dual_PWM:iPWM|PWM8:High|counter:coun|count[0]~21                                                          ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Selector0~7                                                                ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Selector2~8                                                                ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[5]~77                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[4]~76                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_control:control_dv|d~2                                    ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[2]~75                                      ; 1       ;
; UART_wrapper:iCOMM|Selector3~2                                                                            ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_count:count_dv|d[3]~5                                     ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Selector16~2                                                               ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|q[9]~1                                       ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[8]~74                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[8]~73                                      ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Selector0~6                                                                ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Selector0~5                                                                ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Selector0~4                                                                ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Selector0~3                                                                ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Selector0~2                                                                ; 1       ;
; dig_core:iDIG|channel_sample:ch4_samp|CHxLff1                                                             ; 1       ;
; dig_core:iDIG|channel_sample:ch4_samp|CHxHff1                                                             ; 1       ;
; dig_core:iDIG|channel_sample:ch3_samp|CHxLff1                                                             ; 1       ;
; dig_core:iDIG|channel_sample:ch3_samp|CHxHff1                                                             ; 1       ;
; dig_core:iDIG|channel_sample:ch2_samp|CHxLff1                                                             ; 1       ;
; dig_core:iDIG|channel_sample:ch2_samp|CHxHff1                                                             ; 1       ;
; dig_core:iDIG|channel_sample:ch1_samp|CHxLff1                                                             ; 1       ;
; dig_core:iDIG|channel_sample:ch1_samp|CHxHff1                                                             ; 1       ;
; dig_core:iDIG|channel_sample:ch5_samp|CHxLff1                                                             ; 1       ;
; dig_core:iDIG|channel_sample:ch5_samp|CHxHff1                                                             ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[7]~72                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|q[8]                                         ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Selector1~6                                                                ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Selector1~5                                                                ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Selector1~4                                                                ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Selector1~3                                                                ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Selector1~2                                                                ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Selector1~1                                                                ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Selector1~0                                                                ; 1       ;
; dig_core:iDIG|channel_sample:ch4_samp|CHxLff2                                                             ; 1       ;
; dig_core:iDIG|channel_sample:ch4_samp|CHxHff2                                                             ; 1       ;
; dig_core:iDIG|channel_sample:ch3_samp|CHxLff2                                                             ; 1       ;
; dig_core:iDIG|channel_sample:ch3_samp|CHxHff2                                                             ; 1       ;
; dig_core:iDIG|channel_sample:ch2_samp|CHxLff2                                                             ; 1       ;
; dig_core:iDIG|channel_sample:ch2_samp|CHxHff2                                                             ; 1       ;
; dig_core:iDIG|channel_sample:ch1_samp|CHxLff2                                                             ; 1       ;
; dig_core:iDIG|channel_sample:ch1_samp|CHxHff2                                                             ; 1       ;
; dig_core:iDIG|channel_sample:ch5_samp|CHxLff2                                                             ; 1       ;
; dig_core:iDIG|channel_sample:ch5_samp|CHxHff2                                                             ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[6]~71                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|q[7]                                         ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[6]~70                                      ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Selector2~7                                                                ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Selector2~6                                                                ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Selector2~5                                                                ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Selector2~4                                                                ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Selector2~3                                                                ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Selector2~2                                                                ; 1       ;
; clk_rst_smpl:iCLKRST|Mux0~7                                                                               ; 1       ;
; clk_rst_smpl:iCLKRST|Mux0~6                                                                               ; 1       ;
; clk_rst_smpl:iCLKRST|Mux0~5                                                                               ; 1       ;
; clk_rst_smpl:iCLKRST|Mux0~4                                                                               ; 1       ;
; clk_rst_smpl:iCLKRST|Mux0~3                                                                               ; 1       ;
; clk_rst_smpl:iCLKRST|Mux0~2                                                                               ; 1       ;
; clk_rst_smpl:iCLKRST|Mux0~1                                                                               ; 1       ;
; clk_rst_smpl:iCLKRST|Mux0~0                                                                               ; 1       ;
; dig_core:iDIG|channel_sample:ch4_samp|CHxLff3                                                             ; 1       ;
; dig_core:iDIG|channel_sample:ch4_samp|CHxHff3                                                             ; 1       ;
; dig_core:iDIG|channel_sample:ch3_samp|CHxLff3                                                             ; 1       ;
; dig_core:iDIG|channel_sample:ch3_samp|CHxHff3                                                             ; 1       ;
; dig_core:iDIG|channel_sample:ch2_samp|CHxLff3                                                             ; 1       ;
; dig_core:iDIG|channel_sample:ch2_samp|CHxHff3                                                             ; 1       ;
; dig_core:iDIG|channel_sample:ch1_samp|CHxLff3                                                             ; 1       ;
; dig_core:iDIG|channel_sample:ch1_samp|CHxHff3                                                             ; 1       ;
; dig_core:iDIG|channel_sample:ch5_samp|CHxLff3                                                             ; 1       ;
; dig_core:iDIG|channel_sample:ch5_samp|CHxHff3                                                             ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|met_MOSI[0]                 ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[5]~69                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|q[6]                                         ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[5]~68                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[5]~67                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[5]~66                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[5]~65                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[5]~64                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[5]~63                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[5]~62                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[5]~61                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[5]~60                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[5]~59                                      ; 1       ;
; clk_rst_smpl:iCLKRST|smpl_clk_div                                                                         ; 1       ;
; dig_core:iDIG|channel_sample:ch4_samp|CHxLff4                                                             ; 1       ;
; dig_core:iDIG|channel_sample:ch4_samp|CHxHff4                                                             ; 1       ;
; dig_core:iDIG|channel_sample:ch3_samp|CHxLff4                                                             ; 1       ;
; dig_core:iDIG|channel_sample:ch3_samp|CHxHff4                                                             ; 1       ;
; dig_core:iDIG|channel_sample:ch2_samp|CHxLff4                                                             ; 1       ;
; dig_core:iDIG|channel_sample:ch2_samp|CHxHff4                                                             ; 1       ;
; dig_core:iDIG|channel_sample:ch1_samp|CHxLff4                                                             ; 1       ;
; dig_core:iDIG|channel_sample:ch1_samp|CHxHff4                                                             ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|RX_met[0]            ; 1       ;
; dig_core:iDIG|channel_sample:ch5_samp|CHxLff4                                                             ; 1       ;
; dig_core:iDIG|channel_sample:ch5_samp|CHxHff4                                                             ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|met_MOSI[1]                 ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|met_SS_n[0]                 ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|SPI_RX_Edge:spi_edge|det[0] ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[4]~58                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|q[5]                                         ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[4]~57                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[4]~56                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[4]~55                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[4]~54                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[4]~53                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[4]~52                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[4]~51                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[4]~50                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[4]~49                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[4]~48                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[4]~47                                      ; 1       ;
; clk_rst_smpl:iCLKRST|WideAnd0                                                                             ; 1       ;
; clk_rst_smpl:iCLKRST|smpl_cnt[0]~1                                                                        ; 1       ;
; clk_rst_smpl:iCLKRST|smpl_cnt[1]~0                                                                        ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|Selector2~0                                                            ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|TrigCfg~0                                                                  ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|Selector4~0                                                            ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH4|Pos_Edge[0]                                   ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH4|Neg_Edge[0]                                   ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH3|Pos_Edge[0]                                   ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH3|Neg_Edge[0]                                   ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH2|Pos_Edge[0]                                   ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH2|Neg_Edge[0]                                   ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH1|Pos_Edge[0]                                   ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH1|Neg_Edge[0]                                   ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|count[0]~3           ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|count[3]~2           ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|Add0~1               ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|count[1]~1           ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|count[2]~0           ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|Add0~0               ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|always2~12           ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|always2~11           ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|always2~10           ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|always2~9            ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|always2~8            ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|always2~7            ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|always2~6            ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|always2~5            ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|always2~4            ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|always2~3            ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|always2~2            ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|nxtstate~1           ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH5|Pos_Edge[0]                                   ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH5|Neg_Edge[0]                                   ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|armed~4                                                                ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|armed~3                                                                ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|armed~2                                                                ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|armed~1                                                                ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|met_MOSI[2]                 ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|nxt_state~0                 ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|shift_in~0                  ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|SPI_RX_Edge:spi_edge|det[2] ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[3]~46                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[3]~45                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[3]~44                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[3]~43                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[3]~42                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[3]~41                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[3]~40                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[3]~39                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|q[4]                                         ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[3]~38                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[3]~37                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[3]~36                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[3]~35                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[3]~34                                      ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|Selector3~2                                                            ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|Selector3~1                                                            ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|Selector3~0                                                            ; 1       ;
; clk_rst_smpl:iCLKRST|wrt_smpl~0                                                                           ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|trigger_logic:Trig|triggered~5                                         ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|trigger_logic:Trig|triggered~4                                         ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|trigger_logic:Trig|triggered~3                                         ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH4|CHxTrig~1                                     ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH4|Pos_Edge[1]                                   ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH4|Neg_Edge[1]                                   ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH4|CHxTrig~0                                     ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH4|Low_Level                                     ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH4|High_Level                                    ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH3|CHxTrig~2                                     ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH3|CHxTrig~1                                     ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH3|Pos_Edge[1]                                   ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH3|Neg_Edge[1]                                   ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH3|CHxTrig~0                                     ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH3|Low_Level                                     ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH3|High_Level                                    ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|trigger_logic:Trig|triggered~2                                         ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH2|CHxTrig~1                                     ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH2|Pos_Edge[1]                                   ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH2|Neg_Edge[1]                                   ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH2|CHxTrig~0                                     ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH2|Low_Level                                     ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH2|High_Level                                    ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH1|CHxTrig~2                                     ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH1|CHxTrig~1                                     ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH1|Pos_Edge[1]                                   ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH1|Neg_Edge[1]                                   ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH1|CHxTrig~0                                     ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH1|Low_Level                                     ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH1|High_Level                                    ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|protTrig~1                             ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|Equal0~8             ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|Equal0~7             ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|Equal0~6             ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|Equal0~5             ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|Equal0~3             ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|Equal0~2             ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|Equal0~1             ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|Equal0~0             ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|UARTtrig~4           ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|UARTtrig~3           ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|Equal2~3             ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|UARTtrig~2           ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|Equal2~2             ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|UARTtrig~1           ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|Equal2~1             ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|UARTtrig~0           ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|Equal2~0             ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|stor[1]              ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH5|CHxTrig~2                                     ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH5|CHxTrig~1                                     ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH5|Pos_Edge[1]                                   ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH5|Neg_Edge[1]                                   ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH5|CHxTrig~0                                     ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH5|Low_Level                                     ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH5|High_Level                                    ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|protTrig~0                             ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|SPItrig~7                   ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|SPItrig~6                   ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|Equal0~10                   ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|SPItrig~5                   ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|Equal0~9                    ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|SPItrig~4                   ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|Equal0~8                    ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|SPItrig~3                   ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|SPItrig~2                   ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|SPItrig~1                   ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|Equal0~7                    ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|stor[15]                    ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|Equal0~6                    ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|Equal0~5                    ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|Equal0~4                    ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|SPItrig~0                   ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|Equal0~3                    ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|Equal0~2                    ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|Equal0~1                    ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|Equal0~0                    ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|trigger_logic:Trig|triggered~0                                         ; 1       ;
; UART_wrapper:iCOMM|state.STORE~0                                                                          ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_count:count_dv|q[3]~3                                     ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_count:count_dv|Add0~1                                     ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_count:count_dv|q[0]~2                                     ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_count:count_dv|q[1]~1                                     ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_count:count_dv|q[2]~0                                     ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_count:count_dv|Add0~0                                     ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_control:control_dv|clr_baud~4                             ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[2]~33                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|q[3]                                         ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[2]~32                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[2]~31                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[2]~30                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[2]~29                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[2]~28                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[2]~27                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[2]~26                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[2]~25                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[2]~24                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[2]~23                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[2]~22                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_control:control_dv|Selector2~1                            ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_control:control_dv|Selector2~0                            ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|nxtstate.READ~0                                                            ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|tx_done~0                                                         ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|waddr[6]~10                                                            ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|waddr[7]~9                                                             ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Selector20~1                                                               ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Add0~24                                                                    ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|waddr[4]~8                                                             ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|waddr[5]~7                                                             ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Add0~23                                                                    ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Add0~22                                                                    ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|waddr[2]~6                                                             ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|waddr[3]~5                                                             ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Add0~21                                                                    ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Add0~20                                                                    ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|waddr[0]~4                                                             ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|waddr[1]~3                                                             ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Add0~19                                                                    ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Add0~18                                                                    ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|waddr[8]~2                                                             ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|clr_waddr~1                                                            ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|clr_waddr~0                                                            ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|always5~8                                                              ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|always5~7                                                              ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|always5~6                                                              ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|always5~5                                                              ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|always5~3                                                              ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|always5~2                                                              ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|always5~1                                                              ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|always5~0                                                              ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Selector19~0                                                               ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|raddr_curr[3]~2                                                            ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|raddr_curr[3]~1                                                            ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Selector17~1                                                               ; 1       ;
; clk_rst_smpl:iCLKRST|clk_cnt~1                                                                            ; 1       ;
; clk_rst_smpl:iCLKRST|locked_ff1                                                                           ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_stor:stor_dv|q[8]                                         ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|rdy_i~0                                                           ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_control:control_dv|clr_baud~2                             ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_control:control_dv|Equal3~0                               ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_control:control_dv|clr_baud~1                             ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_control:control_dv|clr_baud~0                             ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[1]~21                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[1]~20                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[1]~19                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[1]~18                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[1]~17                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[1]~16                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[1]~15                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[1]~14                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|q[2]                                         ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[1]~13                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[1]~12                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[1]~11                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[1]~10                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[1]~9                                       ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_count:count_dv|d[2]~4                                     ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_count:count_dv|d[0]~3                                     ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_count:count_dv|d[1]~2                                     ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_count:count_dv|Add0~0                                     ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_control:control_dv|d.SHIFT~0                              ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Equal43~5                                                                  ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Selector18~0                                                               ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Equal43~3                                                                  ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Equal43~2                                                                  ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Equal43~1                                                                  ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Equal43~0                                                                  ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_control:control_dv|Selector1~1                            ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_control:control_dv|Selector1~0                            ; 1       ;
; clk_rst_smpl:iCLKRST|q1                                                                                   ; 1       ;
; clk_rst_smpl:iCLKRST|clk_cnt~0                                                                            ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|d[0]~6                                       ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|q[1]                                         ; 1       ;
; dual_PWM:iPWM|PWM8:Low|PWM_sig~0                                                                          ; 1       ;
; dual_PWM:iPWM|PWM8:Low|Equal0~4                                                                           ; 1       ;
; dual_PWM:iPWM|PWM8:Low|Equal0~3                                                                           ; 1       ;
; dual_PWM:iPWM|PWM8:Low|Equal0~2                                                                           ; 1       ;
; dual_PWM:iPWM|PWM8:Low|Equal0~1                                                                           ; 1       ;
; dual_PWM:iPWM|PWM8:Low|Equal0~0                                                                           ; 1       ;
; dual_PWM:iPWM|PWM8:High|PWM_sig~0                                                                         ; 1       ;
; dual_PWM:iPWM|PWM8:High|Equal0~4                                                                          ; 1       ;
; dual_PWM:iPWM|PWM8:High|Equal0~3                                                                          ; 1       ;
; dual_PWM:iPWM|PWM8:High|Equal0~2                                                                          ; 1       ;
; dual_PWM:iPWM|PWM8:High|Equal0~1                                                                          ; 1       ;
; dual_PWM:iPWM|PWM8:High|Equal0~0                                                                          ; 1       ;
; clk_rst_smpl:iCLKRST|decimator_cnt[9]~28                                                                  ; 1       ;
; clk_rst_smpl:iCLKRST|decimator_cnt[8]~27                                                                  ; 1       ;
; clk_rst_smpl:iCLKRST|decimator_cnt[8]~26                                                                  ; 1       ;
; clk_rst_smpl:iCLKRST|decimator_cnt[7]~25                                                                  ; 1       ;
; clk_rst_smpl:iCLKRST|decimator_cnt[7]~24                                                                  ; 1       ;
; clk_rst_smpl:iCLKRST|decimator_cnt[6]~23                                                                  ; 1       ;
; clk_rst_smpl:iCLKRST|decimator_cnt[6]~22                                                                  ; 1       ;
; clk_rst_smpl:iCLKRST|decimator_cnt[5]~21                                                                  ; 1       ;
; clk_rst_smpl:iCLKRST|decimator_cnt[5]~20                                                                  ; 1       ;
; clk_rst_smpl:iCLKRST|decimator_cnt[4]~19                                                                  ; 1       ;
; clk_rst_smpl:iCLKRST|decimator_cnt[4]~18                                                                  ; 1       ;
; clk_rst_smpl:iCLKRST|decimator_cnt[3]~17                                                                  ; 1       ;
; clk_rst_smpl:iCLKRST|decimator_cnt[3]~16                                                                  ; 1       ;
; clk_rst_smpl:iCLKRST|decimator_cnt[2]~15                                                                  ; 1       ;
; clk_rst_smpl:iCLKRST|decimator_cnt[2]~14                                                                  ; 1       ;
; clk_rst_smpl:iCLKRST|decimator_cnt[1]~13                                                                  ; 1       ;
; clk_rst_smpl:iCLKRST|decimator_cnt[1]~12                                                                  ; 1       ;
; clk_rst_smpl:iCLKRST|decimator_cnt[0]~11                                                                  ; 1       ;
; clk_rst_smpl:iCLKRST|decimator_cnt[0]~10                                                                  ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[15]~46                                                        ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[14]~45                                                        ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[14]~44                                                        ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[13]~43                                                        ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[13]~42                                                        ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[12]~41                                                        ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[12]~40                                                        ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[11]~39                                                        ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[11]~38                                                        ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[10]~37                                                        ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[10]~36                                                        ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[9]~35                                                         ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[9]~34                                                         ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[8]~33                                                         ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[8]~32                                                         ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[7]~31                                                         ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[7]~30                                                         ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[6]~29                                                         ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[6]~28                                                         ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[5]~27                                                         ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[5]~26                                                         ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[4]~25                                                         ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[4]~24                                                         ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[3]~23                                                         ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[3]~22                                                         ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[2]~21                                                         ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[2]~20                                                         ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[1]~19                                                         ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[1]~18                                                         ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[0]~17                                                         ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|smpl_cnt[0]~16                                                         ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[15]~47          ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[14]~46          ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[14]~45          ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[13]~44          ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[13]~43          ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[12]~42          ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[12]~41          ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[11]~40          ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[11]~39          ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[10]~38          ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[10]~37          ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[9]~36           ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[9]~35           ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[8]~34           ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[8]~33           ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[7]~32           ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[7]~31           ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[6]~30           ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[6]~29           ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[5]~28           ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[5]~27           ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[4]~26           ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[4]~25           ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[3]~24           ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[3]~23           ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[2]~22           ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[2]~21           ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[1]~19           ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[1]~18           ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[0]~17           ; 1       ;
; dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|UART_RX_Prot:uart|baud[0]~16           ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|Add3~32                                                                ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|Add3~31                                                                ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|Add3~30                                                                ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|Add3~29                                                                ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|Add3~28                                                                ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|Add3~27                                                                ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|Add3~26                                                                ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|Add3~25                                                                ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|Add3~24                                                                ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|Add3~23                                                                ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|Add3~22                                                                ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|Add3~21                                                                ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|Add3~20                                                                ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|Add3~19                                                                ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|Add3~18                                                                ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|Add3~17                                                                ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|Add3~16                                                                ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|Add3~15                                                                ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|Add3~14                                                                ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|Add3~13                                                                ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|Add3~11                                                                ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|Add3~9                                                                 ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|Add3~7                                                                 ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|Add3~5                                                                 ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|Add3~3                                                                 ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|Add3~1                                                                 ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[15]~47                                                        ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[14]~46                                                        ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[14]~45                                                        ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[13]~44                                                        ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[13]~43                                                        ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[12]~42                                                        ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[12]~41                                                        ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[11]~40                                                        ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[11]~39                                                        ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[10]~38                                                        ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[10]~37                                                        ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[9]~36                                                         ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[9]~35                                                         ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[8]~34                                                         ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[8]~33                                                         ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[7]~32                                                         ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[7]~31                                                         ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[6]~30                                                         ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[6]~29                                                         ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[5]~28                                                         ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[5]~27                                                         ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[4]~26                                                         ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[4]~25                                                         ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[3]~24                                                         ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[3]~23                                                         ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[2]~22                                                         ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[2]~21                                                         ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[1]~20                                                         ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[1]~19                                                         ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[0]~17                                                         ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|trig_cnt[0]~16                                                         ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_baud:baud_dv|q[7]~23                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_baud:baud_dv|q[6]~22                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_baud:baud_dv|q[6]~21                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_baud:baud_dv|q[5]~19                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_baud:baud_dv|q[5]~18                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_baud:baud_dv|q[4]~17                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_baud:baud_dv|q[4]~16                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_baud:baud_dv|q[3]~15                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_baud:baud_dv|q[3]~14                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_baud:baud_dv|q[2]~13                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_baud:baud_dv|q[2]~12                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_baud:baud_dv|q[1]~11                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_baud:baud_dv|q[1]~10                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_baud:baud_dv|q[0]~9                                       ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_baud:baud_dv|q[0]~8                                       ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_baud:baud_dv|q[7]~23                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_baud:baud_dv|q[6]~22                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_baud:baud_dv|q[6]~21                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_baud:baud_dv|q[5]~20                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_baud:baud_dv|q[5]~19                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_baud:baud_dv|q[4]~18                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_baud:baud_dv|q[4]~17                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_baud:baud_dv|q[3]~16                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_baud:baud_dv|q[3]~15                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_baud:baud_dv|q[2]~14                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_baud:baud_dv|q[2]~13                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_baud:baud_dv|q[1]~12                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_baud:baud_dv|q[1]~11                                      ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_baud:baud_dv|q[0]~9                                       ; 1       ;
; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_baud:baud_dv|q[0]~8                                       ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|Add0~16                                                                ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|Add0~15                                                                ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|Add0~14                                                                ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|Add0~13                                                                ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|Add0~12                                                                ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|Add0~11                                                                ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|Add0~10                                                                ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|Add0~9                                                                 ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|Add0~8                                                                 ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|Add0~7                                                                 ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|Add0~6                                                                 ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|Add0~5                                                                 ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|Add0~4                                                                 ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|Add0~3                                                                 ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|Add0~2                                                                 ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|Add0~1                                                                 ; 1       ;
; dig_core:iDIG|Capture_Unit:capture|Add0~0                                                                 ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Add0~16                                                                    ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Add0~15                                                                    ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Add0~14                                                                    ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Add0~13                                                                    ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Add0~12                                                                    ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Add0~11                                                                    ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Add0~10                                                                    ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Add0~9                                                                     ; 1       ;
; dig_core:iDIG|cmd_cfg:cmd_unit|Add0~8                                                                     ; 1       ;
+-----------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------+
; Routing Usage Summary                                      ;
+-----------------------------------+------------------------+
; Routing Resource Type             ; Usage                  ;
+-----------------------------------+------------------------+
; Block interconnects               ; 852 / 42,960 ( 2 % )   ;
; C16 interconnects                 ; 10 / 1,518 ( < 1 % )   ;
; C4 interconnects                  ; 412 / 26,928 ( 2 % )   ;
; Direct links                      ; 191 / 42,960 ( < 1 % ) ;
; GXB block output buffers          ; 0 / 1,200 ( 0 % )      ;
; Global clocks                     ; 5 / 20 ( 25 % )        ;
; Interquad Reference Clock Outputs ; 0 / 1 ( 0 % )          ;
; Interquad TXRX Clocks             ; 0 / 8 ( 0 % )          ;
; Interquad TXRX PCSRX outputs      ; 0 / 4 ( 0 % )          ;
; Interquad TXRX PCSTX outputs      ; 0 / 4 ( 0 % )          ;
; Local interconnects               ; 403 / 14,400 ( 3 % )   ;
; R24 interconnects                 ; 6 / 1,710 ( < 1 % )    ;
; R4 interconnects                  ; 537 / 37,740 ( 1 % )   ;
+-----------------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.06) ; Number of LABs  (Total = 52) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 4                            ;
; 3                                           ; 1                            ;
; 4                                           ; 1                            ;
; 5                                           ; 2                            ;
; 6                                           ; 3                            ;
; 7                                           ; 3                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 3                            ;
; 12                                          ; 2                            ;
; 13                                          ; 2                            ;
; 14                                          ; 2                            ;
; 15                                          ; 6                            ;
; 16                                          ; 22                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.42) ; Number of LABs  (Total = 52) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 49                           ;
; 1 Clock                            ; 38                           ;
; 1 Clock enable                     ; 15                           ;
; 1 Sync. clear                      ; 3                            ;
; 2 Async. clears                    ; 2                            ;
; 2 Clock enables                    ; 6                            ;
; 2 Clocks                           ; 13                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 19.46) ; Number of LABs  (Total = 52) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 3                            ;
; 5                                            ; 1                            ;
; 6                                            ; 2                            ;
; 7                                            ; 1                            ;
; 8                                            ; 1                            ;
; 9                                            ; 1                            ;
; 10                                           ; 3                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 2                            ;
; 15                                           ; 1                            ;
; 16                                           ; 1                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 4                            ;
; 21                                           ; 2                            ;
; 22                                           ; 2                            ;
; 23                                           ; 2                            ;
; 24                                           ; 3                            ;
; 25                                           ; 4                            ;
; 26                                           ; 2                            ;
; 27                                           ; 2                            ;
; 28                                           ; 2                            ;
; 29                                           ; 4                            ;
; 30                                           ; 0                            ;
; 31                                           ; 2                            ;
; 32                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.52) ; Number of LABs  (Total = 52) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 1                            ;
; 2                                               ; 6                            ;
; 3                                               ; 10                           ;
; 4                                               ; 3                            ;
; 5                                               ; 3                            ;
; 6                                               ; 4                            ;
; 7                                               ; 2                            ;
; 8                                               ; 2                            ;
; 9                                               ; 0                            ;
; 10                                              ; 0                            ;
; 11                                              ; 6                            ;
; 12                                              ; 1                            ;
; 13                                              ; 3                            ;
; 14                                              ; 0                            ;
; 15                                              ; 1                            ;
; 16                                              ; 4                            ;
; 17                                              ; 3                            ;
; 18                                              ; 0                            ;
; 19                                              ; 0                            ;
; 20                                              ; 0                            ;
; 21                                              ; 0                            ;
; 22                                              ; 1                            ;
; 23                                              ; 0                            ;
; 24                                              ; 1                            ;
; 25                                              ; 0                            ;
; 26                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 15.52) ; Number of LABs  (Total = 52) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 4                            ;
; 4                                            ; 4                            ;
; 5                                            ; 2                            ;
; 6                                            ; 1                            ;
; 7                                            ; 3                            ;
; 8                                            ; 4                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 3                            ;
; 13                                           ; 2                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 2                            ;
; 17                                           ; 4                            ;
; 18                                           ; 2                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 3                            ;
; 22                                           ; 1                            ;
; 23                                           ; 2                            ;
; 24                                           ; 1                            ;
; 25                                           ; 3                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 1                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
; 33                                           ; 1                            ;
; 34                                           ; 0                            ;
; 35                                           ; 1                            ;
; 36                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 18        ; 0            ; 0            ; 18        ; 18        ; 0            ; 4            ; 0            ; 0            ; 14           ; 0            ; 4            ; 14           ; 0            ; 0            ; 0            ; 4            ; 0            ; 0            ; 0            ; 0            ; 0            ; 18        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 18           ; 18           ; 18           ; 18           ; 18           ; 0         ; 18           ; 18           ; 0         ; 0         ; 18           ; 14           ; 18           ; 18           ; 4            ; 18           ; 14           ; 4            ; 18           ; 18           ; 18           ; 14           ; 18           ; 18           ; 18           ; 18           ; 18           ; 0         ; 18           ; 18           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; VIH_PWM            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VIL_PWM            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TX                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk400MHz          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RST_n              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RX                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; locked             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CH2L               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CH1L               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CH3L               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CH5H               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CH5L               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CH1H               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CH2H               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CH3H               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CH4H               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CH4L               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Active Serial              ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; As output driving ground   ;
; Data[0]                                                          ; As input tri-stated        ;
; Data[1]/ASDO                                                     ; As input tri-stated        ;
; Data[7..2]                                                       ; Unreserved                 ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated        ;
; DCLK                                                             ; As output driving ground   ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                       ;
+-----------------------------------------------+---------------------------------+-------------------+
; Source Clock(s)                               ; Destination Clock(s)            ; Delay Added in ns ;
+-----------------------------------------------+---------------------------------+-------------------+
; clk400MHz                                     ; clk_rst_smpl:iCLKRST|clk_cnt[1] ; 24.9              ;
; clk_rst_smpl:iCLKRST|clk_cnt[1]               ; clk400MHz                       ; 6.6               ;
; clk400MHz                                     ; clk400MHz                       ; 2.3               ;
; clk_rst_smpl:iCLKRST|clk_cnt[1],clk400MHz     ; clk400MHz                       ; 1.3               ;
; dig_core:iDIG|channel_sample:ch3_samp|CHxHff5 ; clk_rst_smpl:iCLKRST|clk_cnt[1] ; 1.1               ;
; dig_core:iDIG|channel_sample:ch1_samp|CHxHff5 ; clk_rst_smpl:iCLKRST|clk_cnt[1] ; 1.1               ;
+-----------------------------------------------+---------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                         ;
+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------+
; Source Register                                                         ; Destination Register                                                    ; Delay Added in ns ;
+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------+
; dig_core:iDIG|channel_sample:ch4_samp|CHxHff5                           ; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH4|High_Level  ; 2.562             ;
; dig_core:iDIG|channel_sample:ch5_samp|CHxHff5                           ; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH5|High_Level  ; 2.560             ;
; dig_core:iDIG|channel_sample:ch1_samp|CHxHff5                           ; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH1|High_Level  ; 2.557             ;
; dig_core:iDIG|channel_sample:ch2_samp|CHxLff5                           ; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH2|Low_Level   ; 2.557             ;
; dig_core:iDIG|channel_sample:ch3_samp|CHxHff5                           ; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH3|High_Level  ; 2.557             ;
; dig_core:iDIG|channel_sample:ch4_samp|CHxLff5                           ; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH4|Low_Level   ; 2.430             ;
; dig_core:iDIG|channel_sample:ch5_samp|CHxLff5                           ; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH5|Low_Level   ; 2.427             ;
; dig_core:iDIG|channel_sample:ch1_samp|CHxLff5                           ; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH1|Low_Level   ; 2.423             ;
; dig_core:iDIG|channel_sample:ch2_samp|CHxHff5                           ; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH2|High_Level  ; 2.423             ;
; dig_core:iDIG|channel_sample:ch3_samp|CHxLff5                           ; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH3|Low_Level   ; 2.423             ;
; clk_rst_smpl:iCLKRST|clk_cnt[1]                                         ; clk_rst_smpl:iCLKRST|clk_cnt[1]                                         ; 2.261             ;
; clk_rst_smpl:iCLKRST|locked_synched                                     ; clk_rst_smpl:iCLKRST|smpl_cnt[1]                                        ; 1.611             ;
; clk_rst_smpl:iCLKRST|cnt_full                                           ; clk_rst_smpl:iCLKRST|smpl_cnt[0]                                        ; 1.239             ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH1|Pos_Edge[0] ; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH1|Pos_Edge[1] ; 1.135             ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH3|Pos_Edge[0] ; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH3|Pos_Edge[1] ; 1.135             ;
; dig_core:iDIG|cmd_cfg:cmd_unit|decimator[3]                             ; clk_rst_smpl:iCLKRST|smpl_clk_div                                       ; 0.869             ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH2|Pos_Edge[0] ; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH2|Pos_Edge[1] ; 0.850             ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH5|Pos_Edge[0] ; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH5|Pos_Edge[1] ; 0.714             ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH4|Pos_Edge[0] ; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH4|Pos_Edge[1] ; 0.666             ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH1|Neg_Edge[0] ; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH1|Neg_Edge[1] ; 0.648             ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH3|Neg_Edge[0] ; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH3|Neg_Edge[1] ; 0.648             ;
; clk_rst_smpl:iCLKRST|smpl_cnt[1]                                        ; clk_rst_smpl:iCLKRST|smpl_cnt[0]                                        ; 0.588             ;
; clk_rst_smpl:iCLKRST|smpl_cnt[0]                                        ; clk_rst_smpl:iCLKRST|smpl_cnt[0]                                        ; 0.588             ;
; dig_core:iDIG|cmd_cfg:cmd_unit|decimator[0]                             ; clk_rst_smpl:iCLKRST|wrt_smpl                                           ; 0.572             ;
; dig_core:iDIG|cmd_cfg:cmd_unit|decimator[1]                             ; clk_rst_smpl:iCLKRST|wrt_smpl                                           ; 0.572             ;
; dig_core:iDIG|cmd_cfg:cmd_unit|decimator[2]                             ; clk_rst_smpl:iCLKRST|wrt_smpl                                           ; 0.572             ;
; clk_rst_smpl:iCLKRST|rst_n                                              ; UART_wrapper:iCOMM|UART:uart|UART_tx:tx|UART_tx_stor:stor_dv|q[9]       ; 0.554             ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH2|Neg_Edge[0] ; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH2|Neg_Edge[1] ; 0.533             ;
; clk_rst_smpl:iCLKRST|decimator_cnt[8]                                   ; clk_rst_smpl:iCLKRST|smpl_clk_div                                       ; 0.204             ;
; clk_rst_smpl:iCLKRST|decimator_cnt[7]                                   ; clk_rst_smpl:iCLKRST|smpl_clk_div                                       ; 0.204             ;
; clk_rst_smpl:iCLKRST|clk_cnt[0]                                         ; clk_rst_smpl:iCLKRST|clk_cnt[1]                                         ; 0.192             ;
; clk_rst_smpl:iCLKRST|locked_ff2                                         ; clk_rst_smpl:iCLKRST|clk_cnt[1]                                         ; 0.192             ;
; clk_rst_smpl:iCLKRST|decimator_cnt[9]                                   ; clk_rst_smpl:iCLKRST|smpl_clk_div                                       ; 0.121             ;
; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH4|Neg_Edge[0] ; dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH4|Neg_Edge[1] ; 0.097             ;
+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 34 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119004): Automatically selected device EP4CGX15BF14C6 for design LA_dig
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CGX30BF14C6 is compatible
    Info (176445): Device EP4CGX22BF14C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_NCEO~ is reserved at location N5
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location A5
    Info (169125): Pin ~ALTERA_ASDO~ is reserved at location B5
    Info (169125): Pin ~ALTERA_NCSO~ is reserved at location C5
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location A4
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 18 pins of 18 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'LA_dig.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk400MHz~input (placed in PIN J7 (CLK13, DIFFCLK_7n, REFCLK0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clk_rst_smpl:iCLKRST|smpl_clk_div
        Info (176357): Destination node clk_rst_smpl:iCLKRST|smpl_clk
Info (176353): Automatically promoted node clk_rst_smpl:iCLKRST|clk_cnt[1] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clk_rst_smpl:iCLKRST|clk_cnt~0
        Info (176357): Destination node dig_core:iDIG|cmd_cfg:cmd_unit|decimator[0]
        Info (176357): Destination node dig_core:iDIG|cmd_cfg:cmd_unit|decimator[1]
        Info (176357): Destination node dig_core:iDIG|cmd_cfg:cmd_unit|decimator[3]
        Info (176357): Destination node dig_core:iDIG|cmd_cfg:cmd_unit|decimator[2]
Info (176353): Automatically promoted node clk_rst_smpl:iCLKRST|smpl_clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node RST_n~input (placed in PIN J6 (CLK12, DIFFCLK_7p, REFCLK0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node clk_rst_smpl:iCLKRST|rst_n 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_control:control_dv|clr_baud~5
        Info (176357): Destination node UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_baud:baud_dv|q[7]~20
        Info (176357): Destination node UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_control:control_dv|clr_rdy~0
        Info (176357): Destination node dig_core:iDIG|Trigger_Unit:Trigger|Protocol_Trigger_Unit:Prot_Trig|SPI_RX:spi|state
        Info (176357): Destination node dig_core:iDIG|Trigger_Unit:Trigger|Channel_Trigger_Unit:CH5|Pos_Edge[0]~0
        Info (176357): Destination node UART_wrapper:iCOMM|UART:uart|UART_rx:rx|UART_rx_control:control_dv|d~2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 16 (unused VREF, 2.5V VCCIO, 12 input, 4 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  7 pins available
        Info (176213): I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  14 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  14 pins available
        Info (176213): I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  5 pins available
        Info (176213): I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  0 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 8% of the available device resources in the region that extends from location X11_Y0 to location X21_Y9
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.91 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169177): 2 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV GX Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin clk400MHz uses I/O standard 2.5 V at J7
    Info (169178): Pin RST_n uses I/O standard 2.5 V at J6
Info (144001): Generated suppressed messages file I:/ece551/modelsim/project/ECE_551/Testing/output_files/LA_dig.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 1726 megabytes
    Info: Processing ended: Mon May 02 23:04:50 2016
    Info: Elapsed time: 00:00:16
    Info: Total CPU time (on all processors): 00:00:14


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in I:/ece551/modelsim/project/ECE_551/Testing/output_files/LA_dig.fit.smsg.


