# SED_VHDL

El siguiente es el repositorio del proyecto de un contador bidireccional en VHDL por implemnetar en la FPGA Nexus 4.
El proyecto es parte de la asignatura de Sistemas Electrónicos Digitales de la ETSIDI de la Universidad Politécnica 
de Madrid.

El código está implementado bajo una arquitectura funcional.

Integrantes:

Giancarlo Marín Hernández
Manuel Alejo Gago
