fsm ctrl_argret_02 {
  in bool i;
  out bool o;

  void main() {
    o = f();
    fence;
  }

  bool f() {
    return i;
  }
}
// @fec/mode: bmc
// @fec/golden {{{
//  module ctrl_argret_02(
//    input wire clk,
//    input wire rst,
//    input wire i,
//    output reg o
//  );
//
//    reg prev_i_q;
//    reg [1:0] state_q;
//
//    always @(posedge clk) begin
//      if (rst) begin
//        prev_i_q <= 1'd0;
//        state_q <= 2'd0;
//        o <= 1'd0;
//      end else begin
//        prev_i_q <= i;
//        case (state_q)
//          2'b00: begin
//            state_q <= 2'b01;
//          end
//          2'b01: begin
//            state_q <= 2'b10;
//          end
//          default: begin
//            state_q <= 2'b00;
//            o <= prev_i_q;
//          end
//        endcase
//      end
//    end
//
//  endmodule
// }}}
