# ğŸ”¬ LaboratÃ³rio de Sistemas Digitais - ENE[XXXX]

## ğŸ“ Sobre o Projeto

Este repositÃ³rio contÃ©m todos os experimentos, cÃ³digos-fonte e relatÃ³rios desenvolvidos durante a disciplina de **LaboratÃ³rio de Sistemas Digitais**, parte do currÃ­culo de Engenharia de Redes de ComunicaÃ§Ãµes da Universidade de BrasÃ­lia (UnB).

O objetivo principal foi aplicar na prÃ¡tica os conceitos teÃ³ricos de circuitos lÃ³gicos, desde portas lÃ³gicas bÃ¡sicas atÃ© sistemas sequenciais complexos, utilizando a linguagem de descriÃ§Ã£o de hardware (HDL) **VHDL** e a plataforma de desenvolvimento **Intel Quartus Prime**.

-----

## ğŸ›ï¸ InformaÃ§Ãµes da Disciplina

  * **Universidade:** Universidade de BrasÃ­lia (UnB)
  * **Curso:** Engenharia de Redes de ComunicaÃ§Ãµes
  * **Disciplina:** LaboratÃ³rio de Sistemas Digitais - ENE[CÃ³digo da MatÃ©ria]
  * **Professor:** Guilherme Torres
  * **Semestre Cursado:** 2024/2

-----

## ğŸ› ï¸ Tecnologias e Ferramentas Utilizadas

  * **Linguagem de DescriÃ§Ã£o de Hardware (HDL):** VHDL
  * **Software de SimulaÃ§Ã£o e SÃ­ntese:** Intel Quartus Prime Lite Edition
  * **Software de SimulaÃ§Ã£o de Formas de Onda:** ModelSim
  

-----

## ğŸ“‚ Estrutura do RepositÃ³rio

O repositÃ³rio estÃ¡ organizado em pastas, uma para cada experimento realizado. A estrutura padrÃ£o de cada experimento Ã©:

```
â”œâ”€â”€ ğŸ§ª Experimento_XX-[Nome_do_Experimento]/
â”‚
â”œâ”€â”€ ğŸ“„ Relatorio/
â”‚   â””â”€â”€ Relatorio_XX.pdf  
â”‚
â”œâ”€â”€ ğŸ’» Codigo_Fonte/
â”‚   â”œâ”€â”€ [nome_do_arquivo].vhd (CÃ³digo VHDL da implementaÃ§Ã£o)
â”‚   â””â”€â”€ [nome_do_arquivo]_tb.vhd (Testbench para simulaÃ§Ã£o)
â”‚
â””â”€â”€ ğŸ“ˆ Simulacao/
    â””â”€â”€ [screenshot_da_simulacao].png (Imagem da forma de onda resultante)

```

-----

## ğŸ§ª Lista de Experimentos Desenvolvidos

| NÂº  | TÃ³pico do Experimento             | DescriÃ§Ã£o Breve                                                               | Link para a Pasta                                                                 |
| :-: | :-------------------------------- | :---------------------------------------------------------------------------- | :-------------------------------------------------------------------------------- |
| 01  | **Portas LÃ³gicas BÃ¡sicas** | ImplementaÃ§Ã£o e simulaÃ§Ã£o de portas lÃ³gicas AND, OR, NOT, XOR, NAND e NOR.    | [Link](https://www.google.com/search?q=./%F0%9F%A7%AA%2520Experimento_01-Portas_Logicas)                                       |
| 02  | **Circuitos Combinacionais I** | Projeto de um somador completo de 4 bits e um multiplexador 4x1.              | [Link](https://www.google.com/search?q=./%F0%9F%A7%AA%2520Experimento_02-Circuitos_Combinacionais_I)                            |
| 03  | **Circuitos Combinacionais II** | ImplementaÃ§Ã£o de decodificadores BCD para 7 segmentos.                         | [Link](https://www.google.com/search?q=./%F0%9F%A7%AA%2520Experimento_03-Circuitos_Combinacionais_II)                           |
| 04  | **Circuitos Sequenciais - Flip-Flops** | ConstruÃ§Ã£o e anÃ¡lise de Flip-Flops tipo D, T e JK.                            | [Link](https://www.google.com/search?q=./%F0%9F%A7%AA%2520Experimento_04-Circuitos_Sequenciais)                                |
| 05  | **MÃ¡quinas de Estados Finitos** | Projeto de um detector de sequÃªncia "1101" utilizando FSM (Moore e Mealy).    | [Link](https://www.google.com/search?q=./%F0%9F%A7%AA%2520Experimento_05-Maquinas_de_Estados)                                 |                                  | |

-----

## ğŸš€ Como Utilizar

Para simular ou sintetizar qualquer um dos projetos, siga os passos abaixo:

1.  **Clone o repositÃ³rio:**
    ```bash
    git clone https://github.com/[seu-usuario]/[nome-do-repositorio].git
    ```
2.  **PrÃ©-requisitos:** Certifique-se de ter o [Intel Quartus Prime Lite](https://www.intel.com.br/content/www/br/pt/software/programmable/quartus-prime/download.html) instalado.
3.  **Abra o Projeto:** Navegue atÃ© a pasta do experimento desejado e abra o arquivo de projeto `.qpf` no Quartus.
4.  **Compile o CÃ³digo:** Inicie a compilaÃ§Ã£o (Processing \> Start Compilation) para verificar a sintaxe e gerar os arquivos necessÃ¡rios.
5.  **Simule:** Abra o ModelSim (Tools \> Run Simulation Tool \> RTL Simulation) para executar o testbench e visualizar as formas de onda.

-----

## ğŸ¯ Principais Aprendizados

  * DomÃ­nio da sintaxe e das estruturas da linguagem **VHDL** para descrever hardware.
  * CompreensÃ£o profunda da diferenÃ§a entre **circuitos combinacionais e sequenciais**.
  * ExperiÃªncia prÃ¡tica com o fluxo de desenvolvimento para FPGAs: **simulaÃ§Ã£o, sÃ­ntese e anÃ¡lise de temporizaÃ§Ã£o**.
  * Desenvolvimento de **testbenches** eficazes para validaÃ§Ã£o e depuraÃ§Ã£o de projetos digitais.
  * AplicaÃ§Ã£o de conceitos de **mÃ¡quinas de estados finitos** para resolver problemas de lÃ³gica sequencial.

-----

## ğŸ‘¨â€ğŸ’» Autor

  * **Bernardo Rizzone Sousa Vale de Araujo**
  * **LinkedIn:** 
  * **E-mail:** bernardorizzone98@gmail.com

-----
