## Architettura di Von Neumann
## Architettura di harvard
## Leggi di Moore
## Legge di Ahmdal
## Tutte le differenze tra RISC e CISC
* lunghezza fissa delle istruzioni
* allineamento memoria
* accessi alla memoria (numero di istruzioni)
* processori load/store (risc)
* codifica e numero istruzioni dell'isa
* cicli di clock necessari per la decodifica delle istruzioni
* otrogonalità e lunghezza dei registri
## Architettura di riferimento RISC, fasi dal fetch all'esecuzione dell'istruzione
## Confronto tra CPU monociclo e CPU multiciclo
## Miglioramenti dell'architettura multiciclo
## Architetture pipeline e alee (dato, controllo e strutturali)
* alee strutturali: conflitti di risorse
* alee di dato:
    - WAR: Scrivere un dato che deve ancora essere letto
    - WAW: Sovrascrivere un dato prima che sia stato scritto
    - RAW: Leggere un dato che deve ancora essere scritto
## Architetture superscalari
* reordering shift register
* reservation shift register
* history buffer
## Scielte progettuali per un'ISA
## Modelli di memoria
* ordinamento ed allineamento
* lineare e segmentata
* accessi alla memoria
## Modalità di indirizzamento
## Memorie
## Gerarchie di memoria
## Diversi tipi di memoria + memorie permanenti
## Bus di memoria sincroni ed asincroni
## Memorie cache: (politiche di scrittura e rimpiazzamento)
* Politiche di scrittura e rimpiazzamento
* Protocollo MESI (Modified, Exclusive, Shared, Invalid)
* Memoria Virtuale
## Comunicazione con dispositivi di IO (pooling, interrupt)
## DMA Controller
## Memorie esterne
## Tipi di bus
## Accelerated Graphics Port



## TODO
> funzionamento del Reordering Shift Register
