TimeQuest Timing Analyzer report for fsmc
Thu Aug 03 14:49:31 2017
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'u1|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Setup: 'CSn'
 14. Slow 1200mV 85C Model Hold: 'CSn'
 15. Slow 1200mV 85C Model Hold: 'u1|altpll_component|auto_generated|pll1|clk[0]'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'CSn'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'u1|altpll_component|auto_generated|pll1|clk[0]'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_25m'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Propagation Delay
 24. Minimum Propagation Delay
 25. Output Enable Times
 26. Minimum Output Enable Times
 27. Output Disable Times
 28. Minimum Output Disable Times
 29. Slow 1200mV 85C Model Metastability Report
 30. Slow 1200mV 0C Model Fmax Summary
 31. Slow 1200mV 0C Model Setup Summary
 32. Slow 1200mV 0C Model Hold Summary
 33. Slow 1200mV 0C Model Recovery Summary
 34. Slow 1200mV 0C Model Removal Summary
 35. Slow 1200mV 0C Model Minimum Pulse Width Summary
 36. Slow 1200mV 0C Model Setup: 'u1|altpll_component|auto_generated|pll1|clk[0]'
 37. Slow 1200mV 0C Model Setup: 'CSn'
 38. Slow 1200mV 0C Model Hold: 'CSn'
 39. Slow 1200mV 0C Model Hold: 'u1|altpll_component|auto_generated|pll1|clk[0]'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'CSn'
 41. Slow 1200mV 0C Model Minimum Pulse Width: 'u1|altpll_component|auto_generated|pll1|clk[0]'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_25m'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Propagation Delay
 48. Minimum Propagation Delay
 49. Output Enable Times
 50. Minimum Output Enable Times
 51. Output Disable Times
 52. Minimum Output Disable Times
 53. Slow 1200mV 0C Model Metastability Report
 54. Fast 1200mV 0C Model Setup Summary
 55. Fast 1200mV 0C Model Hold Summary
 56. Fast 1200mV 0C Model Recovery Summary
 57. Fast 1200mV 0C Model Removal Summary
 58. Fast 1200mV 0C Model Minimum Pulse Width Summary
 59. Fast 1200mV 0C Model Setup: 'u1|altpll_component|auto_generated|pll1|clk[0]'
 60. Fast 1200mV 0C Model Setup: 'CSn'
 61. Fast 1200mV 0C Model Hold: 'CSn'
 62. Fast 1200mV 0C Model Hold: 'u1|altpll_component|auto_generated|pll1|clk[0]'
 63. Fast 1200mV 0C Model Minimum Pulse Width: 'CSn'
 64. Fast 1200mV 0C Model Minimum Pulse Width: 'u1|altpll_component|auto_generated|pll1|clk[0]'
 65. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_25m'
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Propagation Delay
 71. Minimum Propagation Delay
 72. Output Enable Times
 73. Minimum Output Enable Times
 74. Output Disable Times
 75. Minimum Output Disable Times
 76. Fast 1200mV 0C Model Metastability Report
 77. Multicorner Timing Analysis Summary
 78. Setup Times
 79. Hold Times
 80. Clock to Output Times
 81. Minimum Clock to Output Times
 82. Propagation Delay
 83. Minimum Propagation Delay
 84. Board Trace Model Assignments
 85. Input Transition Times
 86. Signal Integrity Metrics (Slow 1200mv 0c Model)
 87. Signal Integrity Metrics (Slow 1200mv 85c Model)
 88. Signal Integrity Metrics (Fast 1200mv 0c Model)
 89. Setup Transfers
 90. Hold Transfers
 91. Report TCCS
 92. Report RSKM
 93. Unconstrained Paths
 94. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name      ; fsmc                                                ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE15F23C8                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+--------------------------------------------------+----------------------------------------------------+
; Clock Name                                     ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                                           ; Targets                                            ;
+------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+--------------------------------------------------+----------------------------------------------------+
; clk_25m                                        ; Base      ; 40.000 ; 25.0 MHz   ; 0.000 ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                  ; { clk_25m }                                        ;
; CSn                                            ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                  ; { CSn }                                            ;
; u1|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 10.000 ; 100.0 MHz  ; 0.000 ; 5.000  ; 50.00      ; 1         ; 4           ;       ;        ;           ;            ; false    ; clk_25m ; u1|altpll_component|auto_generated|pll1|inclk[0] ; { u1|altpll_component|auto_generated|pll1|clk[0] } ;
+------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+--------------------------------------------------+----------------------------------------------------+


+---------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                          ;
+-------------+-----------------+------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name ; Note                                           ;
+-------------+-----------------+------------+------------------------------------------------+
; 1109.88 MHz ; 238.04 MHz      ; CSn        ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                     ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; u1|altpll_component|auto_generated|pll1|clk[0] ; -1.650 ; -1.650        ;
; CSn                                            ; 0.072  ; 0.000         ;
+------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                      ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; CSn                                            ; -0.628 ; -0.628        ;
; u1|altpll_component|auto_generated|pll1|clk[0] ; 1.224  ; 0.000         ;
+------------------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                       ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; CSn                                            ; -3.201 ; -15.804       ;
; u1|altpll_component|auto_generated|pll1|clk[0] ; 4.702  ; 0.000         ;
; clk_25m                                        ; 19.910 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'u1|altpll_component|auto_generated|pll1|clk[0]'                                                                      ;
+--------+-----------+----------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node              ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------+--------------+------------------------------------------------+--------------+------------+------------+
; -1.650 ; CSn       ; fsmc_ctrl:u3|wr_clk1 ; CSn          ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.052      ; 2.143      ;
; -1.189 ; CSn       ; fsmc_ctrl:u3|wr_clk1 ; CSn          ; u1|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.052      ; 2.182      ;
+--------+-----------+----------------------+--------------+------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CSn'                                                                                                                                                                        ;
+-------+-----------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.072 ; CSn       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_re_reg ; CSn          ; CSn         ; 0.500        ; 4.777      ; 5.253      ;
; 0.099 ; CSn       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_re_reg ; CSn          ; CSn         ; 1.000        ; 4.777      ; 5.726      ;
; 0.140 ; CSn       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_we_reg ; CSn          ; CSn         ; 0.500        ; 4.777      ; 5.185      ;
; 1.064 ; CSn       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_we_reg ; CSn          ; CSn         ; 1.000        ; 4.777      ; 4.761      ;
+-------+-----------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CSn'                                                                                                                                                                          ;
+--------+-----------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.628 ; CSn       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_we_reg ; CSn          ; CSn         ; 0.000        ; 4.953      ; 4.579      ;
; 0.255  ; CSn       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_re_reg ; CSn          ; CSn         ; 0.000        ; 4.953      ; 5.462      ;
; 0.259  ; CSn       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_we_reg ; CSn          ; CSn         ; -0.500       ; 4.953      ; 4.986      ;
; 0.298  ; CSn       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_re_reg ; CSn          ; CSn         ; -0.500       ; 4.953      ; 5.025      ;
+--------+-----------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'u1|altpll_component|auto_generated|pll1|clk[0]'                                                                      ;
+-------+-----------+----------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node              ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------+--------------+------------------------------------------------+--------------+------------+------------+
; 1.224 ; CSn       ; fsmc_ctrl:u3|wr_clk1 ; CSn          ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.547      ; 2.093      ;
; 1.698 ; CSn       ; fsmc_ctrl:u3|wr_clk1 ; CSn          ; u1|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.547      ; 2.067      ;
+-------+-----------+----------------------+--------------+------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CSn'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_re_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_we_reg       ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CSn   ; Rise       ; CSn                                                                                                                   ;
; 0.249  ; 0.484        ; 0.235          ; Low Pulse Width  ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.249  ; 0.484        ; 0.235          ; Low Pulse Width  ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_re_reg       ;
; 0.249  ; 0.484        ; 0.235          ; Low Pulse Width  ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.251  ; 0.486        ; 0.235          ; Low Pulse Width  ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.260  ; 0.495        ; 0.235          ; High Pulse Width ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.263  ; 0.498        ; 0.235          ; High Pulse Width ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.263  ; 0.498        ; 0.235          ; High Pulse Width ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_re_reg       ;
; 0.263  ; 0.498        ; 0.235          ; High Pulse Width ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; CSn   ; Rise       ; CSn~input|o                                                                                                           ;
; 0.465  ; 0.465        ; 0.000          ; High Pulse Width ; CSn   ; Fall       ; u3|clk~clkctrl|inclk[0]                                                                                               ;
; 0.465  ; 0.465        ; 0.000          ; High Pulse Width ; CSn   ; Fall       ; u3|clk~clkctrl|outclk                                                                                                 ;
; 0.470  ; 0.470        ; 0.000          ; High Pulse Width ; CSn   ; Fall       ; u3|u1|altsyncram_component|auto_generated|ram_block1a0|clk0                                                           ;
; 0.484  ; 0.484        ; 0.000          ; High Pulse Width ; CSn   ; Rise       ; u3|clk|datad                                                                                                          ;
; 0.497  ; 0.497        ; 0.000          ; Low Pulse Width  ; CSn   ; Fall       ; u3|clk|combout                                                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CSn   ; Rise       ; CSn~input|i                                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CSn   ; Rise       ; CSn~input|i                                                                                                           ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; CSn   ; Fall       ; u3|clk|combout                                                                                                        ;
; 0.514  ; 0.514        ; 0.000          ; Low Pulse Width  ; CSn   ; Rise       ; u3|clk|datad                                                                                                          ;
; 0.530  ; 0.530        ; 0.000          ; Low Pulse Width  ; CSn   ; Fall       ; u3|u1|altsyncram_component|auto_generated|ram_block1a0|clk0                                                           ;
; 0.534  ; 0.534        ; 0.000          ; Low Pulse Width  ; CSn   ; Fall       ; u3|clk~clkctrl|inclk[0]                                                                                               ;
; 0.534  ; 0.534        ; 0.000          ; Low Pulse Width  ; CSn   ; Fall       ; u3|clk~clkctrl|outclk                                                                                                 ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; CSn   ; Rise       ; CSn~input|o                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'u1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                   ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; 4.702 ; 4.922        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fsmc_ctrl:u3|wr_clk1                                                 ;
; 4.888 ; 5.076        ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fsmc_ctrl:u3|wr_clk1                                                 ;
; 4.969 ; 4.969        ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 4.969 ; 4.969        ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 4.971 ; 4.971        ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u3|wr_clk1|clk                                                       ;
; 5.028 ; 5.028        ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u3|wr_clk1|clk                                                       ;
; 5.030 ; 5.030        ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 5.030 ; 5.030        ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 7.513 ; 10.000       ; 2.487          ; Min Period       ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fsmc_ctrl:u3|wr_clk1                                                 ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_25m'                                                                                        ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------+
; 19.910 ; 19.910       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0]           ;
; 19.910 ; 19.910       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u1|altpll_component|auto_generated|pll1|observablevcoout ;
; 19.954 ; 19.954       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; clk_25m~input|o                                          ;
; 19.986 ; 19.986       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk_25m ; Rise       ; clk_25m~input|i                                          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; clk_25m~input|i                                          ;
; 20.012 ; 20.012       ; 0.000          ; High Pulse Width ; clk_25m ; Rise       ; u1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 20.046 ; 20.046       ; 0.000          ; High Pulse Width ; clk_25m ; Rise       ; clk_25m~input|o                                          ;
; 20.087 ; 20.087       ; 0.000          ; High Pulse Width ; clk_25m ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0]           ;
; 20.087 ; 20.087       ; 0.000          ; High Pulse Width ; clk_25m ; Rise       ; u1|altpll_component|auto_generated|pll1|observablevcoout ;
; 36.000 ; 40.000       ; 4.000          ; Port Rate        ; clk_25m ; Rise       ; clk_25m                                                  ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; AB[*]     ; CSn        ; 0.231  ; 0.468  ; Fall       ; CSn                                            ;
;  AB[16]   ; CSn        ; -0.176 ; 0.081  ; Fall       ; CSn                                            ;
;  AB[17]   ; CSn        ; -0.154 ; 0.100  ; Fall       ; CSn                                            ;
;  AB[18]   ; CSn        ; -0.200 ; 0.053  ; Fall       ; CSn                                            ;
;  AB[19]   ; CSn        ; 0.162  ; 0.389  ; Fall       ; CSn                                            ;
;  AB[20]   ; CSn        ; 0.231  ; 0.468  ; Fall       ; CSn                                            ;
;  AB[21]   ; CSn        ; 0.194  ; 0.427  ; Fall       ; CSn                                            ;
;  AB[22]   ; CSn        ; 0.189  ; 0.422  ; Fall       ; CSn                                            ;
;  AB[23]   ; CSn        ; -0.255 ; -0.009 ; Fall       ; CSn                                            ;
; CSn       ; CSn        ; 0.408  ; 0.881  ; Fall       ; CSn                                            ;
; DB[*]     ; CSn        ; 0.609  ; 0.842  ; Fall       ; CSn                                            ;
;  DB[0]    ; CSn        ; -0.211 ; 0.036  ; Fall       ; CSn                                            ;
;  DB[1]    ; CSn        ; -0.273 ; -0.053 ; Fall       ; CSn                                            ;
;  DB[2]    ; CSn        ; -0.249 ; -0.019 ; Fall       ; CSn                                            ;
;  DB[3]    ; CSn        ; 0.264  ; 0.472  ; Fall       ; CSn                                            ;
;  DB[4]    ; CSn        ; -0.176 ; 0.069  ; Fall       ; CSn                                            ;
;  DB[5]    ; CSn        ; -0.194 ; 0.052  ; Fall       ; CSn                                            ;
;  DB[6]    ; CSn        ; -0.125 ; 0.117  ; Fall       ; CSn                                            ;
;  DB[7]    ; CSn        ; -0.142 ; 0.119  ; Fall       ; CSn                                            ;
;  DB[8]    ; CSn        ; 0.425  ; 0.638  ; Fall       ; CSn                                            ;
;  DB[9]    ; CSn        ; 0.251  ; 0.520  ; Fall       ; CSn                                            ;
;  DB[10]   ; CSn        ; 0.216  ; 0.427  ; Fall       ; CSn                                            ;
;  DB[11]   ; CSn        ; 0.249  ; 0.470  ; Fall       ; CSn                                            ;
;  DB[12]   ; CSn        ; 0.498  ; 0.713  ; Fall       ; CSn                                            ;
;  DB[13]   ; CSn        ; 0.609  ; 0.842  ; Fall       ; CSn                                            ;
;  DB[14]   ; CSn        ; 0.104  ; 0.357  ; Fall       ; CSn                                            ;
;  DB[15]   ; CSn        ; 0.300  ; 0.524  ; Fall       ; CSn                                            ;
; RDn       ; CSn        ; 2.030  ; 2.571  ; Fall       ; CSn                                            ;
; WRn       ; CSn        ; 2.797  ; 2.694  ; Fall       ; CSn                                            ;
; CSn       ; clk_25m    ; 2.109  ; 2.070  ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; WRn       ; clk_25m    ; 4.566  ; 4.848  ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; AB[*]     ; CSn        ; 0.776  ; 0.542  ; Fall       ; CSn                                            ;
;  AB[16]   ; CSn        ; 0.700  ; 0.457  ; Fall       ; CSn                                            ;
;  AB[17]   ; CSn        ; 0.679  ; 0.438  ; Fall       ; CSn                                            ;
;  AB[18]   ; CSn        ; 0.723  ; 0.484  ; Fall       ; CSn                                            ;
;  AB[19]   ; CSn        ; 0.375  ; 0.161  ; Fall       ; CSn                                            ;
;  AB[20]   ; CSn        ; 0.309  ; 0.085  ; Fall       ; CSn                                            ;
;  AB[21]   ; CSn        ; 0.344  ; 0.124  ; Fall       ; CSn                                            ;
;  AB[22]   ; CSn        ; 0.349  ; 0.129  ; Fall       ; CSn                                            ;
;  AB[23]   ; CSn        ; 0.776  ; 0.542  ; Fall       ; CSn                                            ;
; CSn       ; CSn        ; 0.221  ; 0.628  ; Fall       ; CSn                                            ;
; DB[*]     ; CSn        ; 0.794  ; 0.586  ; Fall       ; CSn                                            ;
;  DB[0]    ; CSn        ; 0.735  ; 0.501  ; Fall       ; CSn                                            ;
;  DB[1]    ; CSn        ; 0.794  ; 0.586  ; Fall       ; CSn                                            ;
;  DB[2]    ; CSn        ; 0.772  ; 0.554  ; Fall       ; CSn                                            ;
;  DB[3]    ; CSn        ; 0.279  ; 0.081  ; Fall       ; CSn                                            ;
;  DB[4]    ; CSn        ; 0.700  ; 0.468  ; Fall       ; CSn                                            ;
;  DB[5]    ; CSn        ; 0.718  ; 0.484  ; Fall       ; CSn                                            ;
;  DB[6]    ; CSn        ; 0.651  ; 0.421  ; Fall       ; CSn                                            ;
;  DB[7]    ; CSn        ; 0.667  ; 0.420  ; Fall       ; CSn                                            ;
;  DB[8]    ; CSn        ; 0.123  ; -0.079 ; Fall       ; CSn                                            ;
;  DB[9]    ; CSn        ; 0.290  ; 0.034  ; Fall       ; CSn                                            ;
;  DB[10]   ; CSn        ; 0.324  ; 0.124  ; Fall       ; CSn                                            ;
;  DB[11]   ; CSn        ; 0.292  ; 0.082  ; Fall       ; CSn                                            ;
;  DB[12]   ; CSn        ; 0.053  ; -0.150 ; Fall       ; CSn                                            ;
;  DB[13]   ; CSn        ; -0.054 ; -0.274 ; Fall       ; CSn                                            ;
;  DB[14]   ; CSn        ; 0.432  ; 0.192  ; Fall       ; CSn                                            ;
;  DB[15]   ; CSn        ; 0.243  ; 0.031  ; Fall       ; CSn                                            ;
; RDn       ; CSn        ; -1.376 ; -1.877 ; Fall       ; CSn                                            ;
; WRn       ; CSn        ; -2.137 ; -2.035 ; Fall       ; CSn                                            ;
; CSn       ; clk_25m    ; -1.334 ; -1.308 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; WRn       ; clk_25m    ; -3.692 ; -3.971 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DB[*]     ; CSn        ; 14.286 ; 13.989 ; Fall       ; CSn             ;
;  DB[0]    ; CSn        ; 13.614 ; 13.374 ; Fall       ; CSn             ;
;  DB[1]    ; CSn        ; 13.485 ; 13.213 ; Fall       ; CSn             ;
;  DB[2]    ; CSn        ; 13.395 ; 13.109 ; Fall       ; CSn             ;
;  DB[3]    ; CSn        ; 14.285 ; 13.962 ; Fall       ; CSn             ;
;  DB[4]    ; CSn        ; 13.714 ; 13.477 ; Fall       ; CSn             ;
;  DB[5]    ; CSn        ; 13.881 ; 13.583 ; Fall       ; CSn             ;
;  DB[6]    ; CSn        ; 13.999 ; 13.690 ; Fall       ; CSn             ;
;  DB[7]    ; CSn        ; 14.119 ; 13.897 ; Fall       ; CSn             ;
;  DB[8]    ; CSn        ; 13.984 ; 13.689 ; Fall       ; CSn             ;
;  DB[9]    ; CSn        ; 13.803 ; 13.550 ; Fall       ; CSn             ;
;  DB[10]   ; CSn        ; 14.145 ; 13.810 ; Fall       ; CSn             ;
;  DB[11]   ; CSn        ; 14.156 ; 13.836 ; Fall       ; CSn             ;
;  DB[12]   ; CSn        ; 13.918 ; 13.677 ; Fall       ; CSn             ;
;  DB[13]   ; CSn        ; 14.286 ; 13.989 ; Fall       ; CSn             ;
;  DB[14]   ; CSn        ; 14.031 ; 13.697 ; Fall       ; CSn             ;
;  DB[15]   ; CSn        ; 14.015 ; 13.743 ; Fall       ; CSn             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DB[*]     ; CSn        ; 12.908 ; 12.629 ; Fall       ; CSn             ;
;  DB[0]    ; CSn        ; 13.123 ; 12.889 ; Fall       ; CSn             ;
;  DB[1]    ; CSn        ; 12.998 ; 12.735 ; Fall       ; CSn             ;
;  DB[2]    ; CSn        ; 12.908 ; 12.629 ; Fall       ; CSn             ;
;  DB[3]    ; CSn        ; 13.767 ; 13.455 ; Fall       ; CSn             ;
;  DB[4]    ; CSn        ; 13.219 ; 12.990 ; Fall       ; CSn             ;
;  DB[5]    ; CSn        ; 13.379 ; 13.091 ; Fall       ; CSn             ;
;  DB[6]    ; CSn        ; 13.493 ; 13.195 ; Fall       ; CSn             ;
;  DB[7]    ; CSn        ; 13.609 ; 13.393 ; Fall       ; CSn             ;
;  DB[8]    ; CSn        ; 13.480 ; 13.194 ; Fall       ; CSn             ;
;  DB[9]    ; CSn        ; 13.305 ; 13.060 ; Fall       ; CSn             ;
;  DB[10]   ; CSn        ; 13.633 ; 13.309 ; Fall       ; CSn             ;
;  DB[11]   ; CSn        ; 13.644 ; 13.335 ; Fall       ; CSn             ;
;  DB[12]   ; CSn        ; 13.416 ; 13.182 ; Fall       ; CSn             ;
;  DB[13]   ; CSn        ; 13.769 ; 13.482 ; Fall       ; CSn             ;
;  DB[14]   ; CSn        ; 13.519 ; 13.195 ; Fall       ; CSn             ;
;  DB[15]   ; CSn        ; 13.509 ; 13.245 ; Fall       ; CSn             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; RDn        ; DB[0]       ; 8.543 ; 8.404 ; 8.875 ; 8.736 ;
; RDn        ; DB[1]       ; 8.532 ; 8.393 ; 8.866 ; 8.727 ;
; RDn        ; DB[2]       ; 8.434 ; 8.293 ; 8.768 ; 8.627 ;
; RDn        ; DB[3]       ; 9.348 ; 9.209 ; 9.722 ; 9.583 ;
; RDn        ; DB[4]       ; 8.959 ; 8.820 ; 9.309 ; 9.170 ;
; RDn        ; DB[5]       ; 8.923 ; 8.784 ; 9.276 ; 9.137 ;
; RDn        ; DB[6]       ; 8.969 ; 8.830 ; 9.317 ; 9.178 ;
; RDn        ; DB[7]       ; 8.969 ; 8.830 ; 9.317 ; 9.178 ;
; RDn        ; DB[8]       ; 9.315 ; 9.176 ; 9.691 ; 9.552 ;
; RDn        ; DB[9]       ; 9.315 ; 9.176 ; 9.691 ; 9.552 ;
; RDn        ; DB[10]      ; 9.348 ; 9.209 ; 9.722 ; 9.583 ;
; RDn        ; DB[11]      ; 9.315 ; 9.176 ; 9.691 ; 9.552 ;
; RDn        ; DB[12]      ; 9.367 ; 9.228 ; 9.744 ; 9.605 ;
; RDn        ; DB[13]      ; 9.367 ; 9.228 ; 9.744 ; 9.605 ;
; RDn        ; DB[14]      ; 9.217 ; 9.076 ; 9.593 ; 9.452 ;
; RDn        ; DB[15]      ; 8.952 ; 8.813 ; 9.301 ; 9.162 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; RDn        ; DB[0]       ; 8.270 ; 8.131 ; 8.585 ; 8.446 ;
; RDn        ; DB[1]       ; 8.260 ; 8.121 ; 8.577 ; 8.438 ;
; RDn        ; DB[2]       ; 8.162 ; 8.021 ; 8.479 ; 8.338 ;
; RDn        ; DB[3]       ; 9.043 ; 8.904 ; 9.399 ; 9.260 ;
; RDn        ; DB[4]       ; 8.669 ; 8.530 ; 9.002 ; 8.863 ;
; RDn        ; DB[5]       ; 8.635 ; 8.496 ; 8.970 ; 8.831 ;
; RDn        ; DB[6]       ; 8.678 ; 8.539 ; 9.010 ; 8.871 ;
; RDn        ; DB[7]       ; 8.678 ; 8.539 ; 9.010 ; 8.871 ;
; RDn        ; DB[8]       ; 9.011 ; 8.872 ; 9.369 ; 9.230 ;
; RDn        ; DB[9]       ; 9.011 ; 8.872 ; 9.369 ; 9.230 ;
; RDn        ; DB[10]      ; 9.043 ; 8.904 ; 9.399 ; 9.260 ;
; RDn        ; DB[11]      ; 9.011 ; 8.872 ; 9.369 ; 9.230 ;
; RDn        ; DB[12]      ; 9.061 ; 8.922 ; 9.419 ; 9.280 ;
; RDn        ; DB[13]      ; 9.061 ; 8.922 ; 9.419 ; 9.280 ;
; RDn        ; DB[14]      ; 8.913 ; 8.772 ; 9.271 ; 9.130 ;
; RDn        ; DB[15]      ; 8.663 ; 8.524 ; 8.995 ; 8.856 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DB[*]     ; CSn        ; 7.078 ; 6.937 ; Rise       ; CSn             ;
;  DB[0]    ; CSn        ; 7.185 ; 7.046 ; Rise       ; CSn             ;
;  DB[1]    ; CSn        ; 7.176 ; 7.037 ; Rise       ; CSn             ;
;  DB[2]    ; CSn        ; 7.078 ; 6.937 ; Rise       ; CSn             ;
;  DB[3]    ; CSn        ; 8.032 ; 7.893 ; Rise       ; CSn             ;
;  DB[4]    ; CSn        ; 7.619 ; 7.480 ; Rise       ; CSn             ;
;  DB[5]    ; CSn        ; 7.586 ; 7.447 ; Rise       ; CSn             ;
;  DB[6]    ; CSn        ; 7.627 ; 7.488 ; Rise       ; CSn             ;
;  DB[7]    ; CSn        ; 7.627 ; 7.488 ; Rise       ; CSn             ;
;  DB[8]    ; CSn        ; 8.001 ; 7.862 ; Rise       ; CSn             ;
;  DB[9]    ; CSn        ; 8.001 ; 7.862 ; Rise       ; CSn             ;
;  DB[10]   ; CSn        ; 8.032 ; 7.893 ; Rise       ; CSn             ;
;  DB[11]   ; CSn        ; 8.001 ; 7.862 ; Rise       ; CSn             ;
;  DB[12]   ; CSn        ; 8.054 ; 7.915 ; Rise       ; CSn             ;
;  DB[13]   ; CSn        ; 8.054 ; 7.915 ; Rise       ; CSn             ;
;  DB[14]   ; CSn        ; 7.903 ; 7.762 ; Rise       ; CSn             ;
;  DB[15]   ; CSn        ; 7.611 ; 7.472 ; Rise       ; CSn             ;
; DB[*]     ; CSn        ; 7.078 ; 6.937 ; Fall       ; CSn             ;
;  DB[0]    ; CSn        ; 7.185 ; 7.046 ; Fall       ; CSn             ;
;  DB[1]    ; CSn        ; 7.176 ; 7.037 ; Fall       ; CSn             ;
;  DB[2]    ; CSn        ; 7.078 ; 6.937 ; Fall       ; CSn             ;
;  DB[3]    ; CSn        ; 8.032 ; 7.893 ; Fall       ; CSn             ;
;  DB[4]    ; CSn        ; 7.619 ; 7.480 ; Fall       ; CSn             ;
;  DB[5]    ; CSn        ; 7.586 ; 7.447 ; Fall       ; CSn             ;
;  DB[6]    ; CSn        ; 7.627 ; 7.488 ; Fall       ; CSn             ;
;  DB[7]    ; CSn        ; 7.627 ; 7.488 ; Fall       ; CSn             ;
;  DB[8]    ; CSn        ; 8.001 ; 7.862 ; Fall       ; CSn             ;
;  DB[9]    ; CSn        ; 8.001 ; 7.862 ; Fall       ; CSn             ;
;  DB[10]   ; CSn        ; 8.032 ; 7.893 ; Fall       ; CSn             ;
;  DB[11]   ; CSn        ; 8.001 ; 7.862 ; Fall       ; CSn             ;
;  DB[12]   ; CSn        ; 8.054 ; 7.915 ; Fall       ; CSn             ;
;  DB[13]   ; CSn        ; 8.054 ; 7.915 ; Fall       ; CSn             ;
;  DB[14]   ; CSn        ; 7.903 ; 7.762 ; Fall       ; CSn             ;
;  DB[15]   ; CSn        ; 7.611 ; 7.472 ; Fall       ; CSn             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DB[*]     ; CSn        ; 6.857 ; 6.716 ; Rise       ; CSn             ;
;  DB[0]    ; CSn        ; 6.963 ; 6.824 ; Rise       ; CSn             ;
;  DB[1]    ; CSn        ; 6.955 ; 6.816 ; Rise       ; CSn             ;
;  DB[2]    ; CSn        ; 6.857 ; 6.716 ; Rise       ; CSn             ;
;  DB[3]    ; CSn        ; 7.777 ; 7.638 ; Rise       ; CSn             ;
;  DB[4]    ; CSn        ; 7.380 ; 7.241 ; Rise       ; CSn             ;
;  DB[5]    ; CSn        ; 7.348 ; 7.209 ; Rise       ; CSn             ;
;  DB[6]    ; CSn        ; 7.388 ; 7.249 ; Rise       ; CSn             ;
;  DB[7]    ; CSn        ; 7.388 ; 7.249 ; Rise       ; CSn             ;
;  DB[8]    ; CSn        ; 7.747 ; 7.608 ; Rise       ; CSn             ;
;  DB[9]    ; CSn        ; 7.747 ; 7.608 ; Rise       ; CSn             ;
;  DB[10]   ; CSn        ; 7.777 ; 7.638 ; Rise       ; CSn             ;
;  DB[11]   ; CSn        ; 7.747 ; 7.608 ; Rise       ; CSn             ;
;  DB[12]   ; CSn        ; 7.797 ; 7.658 ; Rise       ; CSn             ;
;  DB[13]   ; CSn        ; 7.797 ; 7.658 ; Rise       ; CSn             ;
;  DB[14]   ; CSn        ; 7.649 ; 7.508 ; Rise       ; CSn             ;
;  DB[15]   ; CSn        ; 7.373 ; 7.234 ; Rise       ; CSn             ;
; DB[*]     ; CSn        ; 6.857 ; 6.716 ; Fall       ; CSn             ;
;  DB[0]    ; CSn        ; 6.963 ; 6.824 ; Fall       ; CSn             ;
;  DB[1]    ; CSn        ; 6.955 ; 6.816 ; Fall       ; CSn             ;
;  DB[2]    ; CSn        ; 6.857 ; 6.716 ; Fall       ; CSn             ;
;  DB[3]    ; CSn        ; 7.777 ; 7.638 ; Fall       ; CSn             ;
;  DB[4]    ; CSn        ; 7.380 ; 7.241 ; Fall       ; CSn             ;
;  DB[5]    ; CSn        ; 7.348 ; 7.209 ; Fall       ; CSn             ;
;  DB[6]    ; CSn        ; 7.388 ; 7.249 ; Fall       ; CSn             ;
;  DB[7]    ; CSn        ; 7.388 ; 7.249 ; Fall       ; CSn             ;
;  DB[8]    ; CSn        ; 7.747 ; 7.608 ; Fall       ; CSn             ;
;  DB[9]    ; CSn        ; 7.747 ; 7.608 ; Fall       ; CSn             ;
;  DB[10]   ; CSn        ; 7.777 ; 7.638 ; Fall       ; CSn             ;
;  DB[11]   ; CSn        ; 7.747 ; 7.608 ; Fall       ; CSn             ;
;  DB[12]   ; CSn        ; 7.797 ; 7.658 ; Fall       ; CSn             ;
;  DB[13]   ; CSn        ; 7.797 ; 7.658 ; Fall       ; CSn             ;
;  DB[14]   ; CSn        ; 7.649 ; 7.508 ; Fall       ; CSn             ;
;  DB[15]   ; CSn        ; 7.373 ; 7.234 ; Fall       ; CSn             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DB[*]     ; CSn        ; 6.671     ; 6.812     ; Rise       ; CSn             ;
;  DB[0]    ; CSn        ; 6.782     ; 6.921     ; Rise       ; CSn             ;
;  DB[1]    ; CSn        ; 6.771     ; 6.910     ; Rise       ; CSn             ;
;  DB[2]    ; CSn        ; 6.671     ; 6.812     ; Rise       ; CSn             ;
;  DB[3]    ; CSn        ; 7.587     ; 7.726     ; Rise       ; CSn             ;
;  DB[4]    ; CSn        ; 7.198     ; 7.337     ; Rise       ; CSn             ;
;  DB[5]    ; CSn        ; 7.162     ; 7.301     ; Rise       ; CSn             ;
;  DB[6]    ; CSn        ; 7.208     ; 7.347     ; Rise       ; CSn             ;
;  DB[7]    ; CSn        ; 7.208     ; 7.347     ; Rise       ; CSn             ;
;  DB[8]    ; CSn        ; 7.554     ; 7.693     ; Rise       ; CSn             ;
;  DB[9]    ; CSn        ; 7.554     ; 7.693     ; Rise       ; CSn             ;
;  DB[10]   ; CSn        ; 7.587     ; 7.726     ; Rise       ; CSn             ;
;  DB[11]   ; CSn        ; 7.554     ; 7.693     ; Rise       ; CSn             ;
;  DB[12]   ; CSn        ; 7.606     ; 7.745     ; Rise       ; CSn             ;
;  DB[13]   ; CSn        ; 7.606     ; 7.745     ; Rise       ; CSn             ;
;  DB[14]   ; CSn        ; 7.454     ; 7.595     ; Rise       ; CSn             ;
;  DB[15]   ; CSn        ; 7.191     ; 7.330     ; Rise       ; CSn             ;
; DB[*]     ; CSn        ; 6.671     ; 6.812     ; Fall       ; CSn             ;
;  DB[0]    ; CSn        ; 6.782     ; 6.921     ; Fall       ; CSn             ;
;  DB[1]    ; CSn        ; 6.771     ; 6.910     ; Fall       ; CSn             ;
;  DB[2]    ; CSn        ; 6.671     ; 6.812     ; Fall       ; CSn             ;
;  DB[3]    ; CSn        ; 7.587     ; 7.726     ; Fall       ; CSn             ;
;  DB[4]    ; CSn        ; 7.198     ; 7.337     ; Fall       ; CSn             ;
;  DB[5]    ; CSn        ; 7.162     ; 7.301     ; Fall       ; CSn             ;
;  DB[6]    ; CSn        ; 7.208     ; 7.347     ; Fall       ; CSn             ;
;  DB[7]    ; CSn        ; 7.208     ; 7.347     ; Fall       ; CSn             ;
;  DB[8]    ; CSn        ; 7.554     ; 7.693     ; Fall       ; CSn             ;
;  DB[9]    ; CSn        ; 7.554     ; 7.693     ; Fall       ; CSn             ;
;  DB[10]   ; CSn        ; 7.587     ; 7.726     ; Fall       ; CSn             ;
;  DB[11]   ; CSn        ; 7.554     ; 7.693     ; Fall       ; CSn             ;
;  DB[12]   ; CSn        ; 7.606     ; 7.745     ; Fall       ; CSn             ;
;  DB[13]   ; CSn        ; 7.606     ; 7.745     ; Fall       ; CSn             ;
;  DB[14]   ; CSn        ; 7.454     ; 7.595     ; Fall       ; CSn             ;
;  DB[15]   ; CSn        ; 7.191     ; 7.330     ; Fall       ; CSn             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DB[*]     ; CSn        ; 6.463     ; 6.604     ; Rise       ; CSn             ;
;  DB[0]    ; CSn        ; 6.573     ; 6.712     ; Rise       ; CSn             ;
;  DB[1]    ; CSn        ; 6.563     ; 6.702     ; Rise       ; CSn             ;
;  DB[2]    ; CSn        ; 6.463     ; 6.604     ; Rise       ; CSn             ;
;  DB[3]    ; CSn        ; 7.346     ; 7.485     ; Rise       ; CSn             ;
;  DB[4]    ; CSn        ; 6.972     ; 7.111     ; Rise       ; CSn             ;
;  DB[5]    ; CSn        ; 6.938     ; 7.077     ; Rise       ; CSn             ;
;  DB[6]    ; CSn        ; 6.981     ; 7.120     ; Rise       ; CSn             ;
;  DB[7]    ; CSn        ; 6.981     ; 7.120     ; Rise       ; CSn             ;
;  DB[8]    ; CSn        ; 7.314     ; 7.453     ; Rise       ; CSn             ;
;  DB[9]    ; CSn        ; 7.314     ; 7.453     ; Rise       ; CSn             ;
;  DB[10]   ; CSn        ; 7.346     ; 7.485     ; Rise       ; CSn             ;
;  DB[11]   ; CSn        ; 7.314     ; 7.453     ; Rise       ; CSn             ;
;  DB[12]   ; CSn        ; 7.364     ; 7.503     ; Rise       ; CSn             ;
;  DB[13]   ; CSn        ; 7.364     ; 7.503     ; Rise       ; CSn             ;
;  DB[14]   ; CSn        ; 7.214     ; 7.355     ; Rise       ; CSn             ;
;  DB[15]   ; CSn        ; 6.966     ; 7.105     ; Rise       ; CSn             ;
; DB[*]     ; CSn        ; 6.463     ; 6.604     ; Fall       ; CSn             ;
;  DB[0]    ; CSn        ; 6.573     ; 6.712     ; Fall       ; CSn             ;
;  DB[1]    ; CSn        ; 6.563     ; 6.702     ; Fall       ; CSn             ;
;  DB[2]    ; CSn        ; 6.463     ; 6.604     ; Fall       ; CSn             ;
;  DB[3]    ; CSn        ; 7.346     ; 7.485     ; Fall       ; CSn             ;
;  DB[4]    ; CSn        ; 6.972     ; 7.111     ; Fall       ; CSn             ;
;  DB[5]    ; CSn        ; 6.938     ; 7.077     ; Fall       ; CSn             ;
;  DB[6]    ; CSn        ; 6.981     ; 7.120     ; Fall       ; CSn             ;
;  DB[7]    ; CSn        ; 6.981     ; 7.120     ; Fall       ; CSn             ;
;  DB[8]    ; CSn        ; 7.314     ; 7.453     ; Fall       ; CSn             ;
;  DB[9]    ; CSn        ; 7.314     ; 7.453     ; Fall       ; CSn             ;
;  DB[10]   ; CSn        ; 7.346     ; 7.485     ; Fall       ; CSn             ;
;  DB[11]   ; CSn        ; 7.314     ; 7.453     ; Fall       ; CSn             ;
;  DB[12]   ; CSn        ; 7.364     ; 7.503     ; Fall       ; CSn             ;
;  DB[13]   ; CSn        ; 7.364     ; 7.503     ; Fall       ; CSn             ;
;  DB[14]   ; CSn        ; 7.214     ; 7.355     ; Fall       ; CSn             ;
;  DB[15]   ; CSn        ; 6.966     ; 7.105     ; Fall       ; CSn             ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                          ;
+------------+-----------------+------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                           ;
+------------+-----------------+------------+------------------------------------------------+
; 816.99 MHz ; 238.04 MHz      ; CSn        ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                      ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; u1|altpll_component|auto_generated|pll1|clk[0] ; -1.328 ; -1.328        ;
; CSn                                            ; -0.112 ; -0.112        ;
+------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                       ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; CSn                                            ; -0.600 ; -0.600        ;
; u1|altpll_component|auto_generated|pll1|clk[0] ; 1.072  ; 0.000         ;
+------------------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                        ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; CSn                                            ; -3.201 ; -15.804       ;
; u1|altpll_component|auto_generated|pll1|clk[0] ; 4.699  ; 0.000         ;
; clk_25m                                        ; 19.918 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'u1|altpll_component|auto_generated|pll1|clk[0]'                                                                       ;
+--------+-----------+----------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node              ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------+--------------+------------------------------------------------+--------------+------------+------------+
; -1.328 ; CSn       ; fsmc_ctrl:u3|wr_clk1 ; CSn          ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.189      ; 1.959      ;
; -0.953 ; CSn       ; fsmc_ctrl:u3|wr_clk1 ; CSn          ; u1|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.189      ; 2.084      ;
+--------+-----------+----------------------+--------------+------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CSn'                                                                                                                                                                          ;
+--------+-----------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.112 ; CSn       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_we_reg ; CSn          ; CSn         ; 0.500        ; 4.358      ; 5.009      ;
; 0.108  ; CSn       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_re_reg ; CSn          ; CSn         ; 1.000        ; 4.358      ; 5.289      ;
; 0.149  ; CSn       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_re_reg ; CSn          ; CSn         ; 0.500        ; 4.358      ; 4.748      ;
; 1.086  ; CSn       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_we_reg ; CSn          ; CSn         ; 1.000        ; 4.358      ; 4.311      ;
+--------+-----------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CSn'                                                                                                                                                                           ;
+--------+-----------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.600 ; CSn       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_we_reg ; CSn          ; CSn         ; 0.000        ; 4.516      ; 4.146      ;
; 0.276  ; CSn       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_re_reg ; CSn          ; CSn         ; -0.500       ; 4.516      ; 4.542      ;
; 0.301  ; CSn       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_re_reg ; CSn          ; CSn         ; 0.000        ; 4.516      ; 5.047      ;
; 0.549  ; CSn       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_we_reg ; CSn          ; CSn         ; -0.500       ; 4.516      ; 4.815      ;
+--------+-----------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'u1|altpll_component|auto_generated|pll1|clk[0]'                                                                       ;
+-------+-----------+----------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node              ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------+--------------+------------------------------------------------+--------------+------------+------------+
; 1.072 ; CSn       ; fsmc_ctrl:u3|wr_clk1 ; CSn          ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.622      ; 1.999      ;
; 1.461 ; CSn       ; fsmc_ctrl:u3|wr_clk1 ; CSn          ; u1|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.622      ; 1.888      ;
+-------+-----------+----------------------+--------------+------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CSn'                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_re_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_we_reg       ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CSn   ; Rise       ; CSn                                                                                                                   ;
; 0.215  ; 0.445        ; 0.230          ; Low Pulse Width  ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.215  ; 0.445        ; 0.230          ; Low Pulse Width  ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_re_reg       ;
; 0.215  ; 0.445        ; 0.230          ; Low Pulse Width  ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.217  ; 0.447        ; 0.230          ; Low Pulse Width  ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.312  ; 0.542        ; 0.230          ; High Pulse Width ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.313  ; 0.543        ; 0.230          ; High Pulse Width ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.313  ; 0.543        ; 0.230          ; High Pulse Width ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_re_reg       ;
; 0.313  ; 0.543        ; 0.230          ; High Pulse Width ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.416  ; 0.416        ; 0.000          ; High Pulse Width ; CSn   ; Rise       ; u3|clk|datad                                                                                                          ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; CSn   ; Fall       ; u3|clk|combout                                                                                                        ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; CSn   ; Rise       ; CSn~input|o                                                                                                           ;
; 0.498  ; 0.498        ; 0.000          ; High Pulse Width ; CSn   ; Fall       ; u3|clk~clkctrl|inclk[0]                                                                                               ;
; 0.498  ; 0.498        ; 0.000          ; High Pulse Width ; CSn   ; Fall       ; u3|clk~clkctrl|outclk                                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CSn   ; Rise       ; CSn~input|i                                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CSn   ; Rise       ; CSn~input|i                                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CSn   ; Fall       ; u3|u1|altsyncram_component|auto_generated|ram_block1a0|clk0                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CSn   ; Fall       ; u3|u1|altsyncram_component|auto_generated|ram_block1a0|clk0                                                           ;
; 0.502  ; 0.502        ; 0.000          ; Low Pulse Width  ; CSn   ; Fall       ; u3|clk~clkctrl|inclk[0]                                                                                               ;
; 0.502  ; 0.502        ; 0.000          ; Low Pulse Width  ; CSn   ; Fall       ; u3|clk~clkctrl|outclk                                                                                                 ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; CSn   ; Rise       ; CSn~input|o                                                                                                           ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; CSn   ; Fall       ; u3|clk|combout                                                                                                        ;
; 0.581  ; 0.581        ; 0.000          ; Low Pulse Width  ; CSn   ; Rise       ; u3|clk|datad                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'u1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                    ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; 4.699 ; 4.915        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fsmc_ctrl:u3|wr_clk1                                                 ;
; 4.897 ; 5.081        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fsmc_ctrl:u3|wr_clk1                                                 ;
; 4.967 ; 4.967        ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 4.967 ; 4.967        ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 4.969 ; 4.969        ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u3|wr_clk1|clk                                                       ;
; 5.030 ; 5.030        ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u3|wr_clk1|clk                                                       ;
; 5.032 ; 5.032        ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 5.032 ; 5.032        ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 7.513 ; 10.000       ; 2.487          ; Min Period       ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fsmc_ctrl:u3|wr_clk1                                                 ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_25m'                                                                                         ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------+
; 19.918 ; 19.918       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0]           ;
; 19.918 ; 19.918       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u1|altpll_component|auto_generated|pll1|observablevcoout ;
; 19.975 ; 19.975       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; clk_25m~input|o                                          ;
; 19.999 ; 19.999       ; 0.000          ; High Pulse Width ; clk_25m ; Rise       ; u1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk_25m ; Rise       ; clk_25m~input|i                                          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; clk_25m~input|i                                          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 20.025 ; 20.025       ; 0.000          ; High Pulse Width ; clk_25m ; Rise       ; clk_25m~input|o                                          ;
; 20.081 ; 20.081       ; 0.000          ; High Pulse Width ; clk_25m ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0]           ;
; 20.081 ; 20.081       ; 0.000          ; High Pulse Width ; clk_25m ; Rise       ; u1|altpll_component|auto_generated|pll1|observablevcoout ;
; 36.000 ; 40.000       ; 4.000          ; Port Rate        ; clk_25m ; Rise       ; clk_25m                                                  ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; AB[*]     ; CSn        ; 0.186  ; 0.276  ; Fall       ; CSn                                            ;
;  AB[16]   ; CSn        ; -0.203 ; -0.078 ; Fall       ; CSn                                            ;
;  AB[17]   ; CSn        ; -0.180 ; -0.059 ; Fall       ; CSn                                            ;
;  AB[18]   ; CSn        ; -0.223 ; -0.105 ; Fall       ; CSn                                            ;
;  AB[19]   ; CSn        ; 0.122  ; 0.200  ; Fall       ; CSn                                            ;
;  AB[20]   ; CSn        ; 0.186  ; 0.276  ; Fall       ; CSn                                            ;
;  AB[21]   ; CSn        ; 0.152  ; 0.238  ; Fall       ; CSn                                            ;
;  AB[22]   ; CSn        ; 0.147  ; 0.233  ; Fall       ; CSn                                            ;
;  AB[23]   ; CSn        ; -0.273 ; -0.158 ; Fall       ; CSn                                            ;
; CSn       ; CSn        ; 0.592  ; 0.872  ; Fall       ; CSn                                            ;
; DB[*]     ; CSn        ; 0.556  ; 0.610  ; Fall       ; CSn                                            ;
;  DB[0]    ; CSn        ; -0.232 ; -0.120 ; Fall       ; CSn                                            ;
;  DB[1]    ; CSn        ; -0.272 ; -0.197 ; Fall       ; CSn                                            ;
;  DB[2]    ; CSn        ; -0.264 ; -0.167 ; Fall       ; CSn                                            ;
;  DB[3]    ; CSn        ; 0.224  ; 0.281  ; Fall       ; CSn                                            ;
;  DB[4]    ; CSn        ; -0.195 ; -0.083 ; Fall       ; CSn                                            ;
;  DB[5]    ; CSn        ; -0.212 ; -0.099 ; Fall       ; CSn                                            ;
;  DB[6]    ; CSn        ; -0.145 ; -0.040 ; Fall       ; CSn                                            ;
;  DB[7]    ; CSn        ; -0.165 ; -0.035 ; Fall       ; CSn                                            ;
;  DB[8]    ; CSn        ; 0.405  ; 0.422  ; Fall       ; CSn                                            ;
;  DB[9]    ; CSn        ; 0.210  ; 0.320  ; Fall       ; CSn                                            ;
;  DB[10]   ; CSn        ; 0.178  ; 0.241  ; Fall       ; CSn                                            ;
;  DB[11]   ; CSn        ; 0.211  ; 0.279  ; Fall       ; CSn                                            ;
;  DB[12]   ; CSn        ; 0.462  ; 0.490  ; Fall       ; CSn                                            ;
;  DB[13]   ; CSn        ; 0.556  ; 0.610  ; Fall       ; CSn                                            ;
;  DB[14]   ; CSn        ; 0.087  ; 0.169  ; Fall       ; CSn                                            ;
;  DB[15]   ; CSn        ; 0.256  ; 0.334  ; Fall       ; CSn                                            ;
; RDn       ; CSn        ; 1.774  ; 2.324  ; Fall       ; CSn                                            ;
; WRn       ; CSn        ; 2.680  ; 2.262  ; Fall       ; CSn                                            ;
; CSn       ; clk_25m    ; 1.873  ; 1.748  ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; WRn       ; clk_25m    ; 3.961  ; 4.116  ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; AB[*]     ; CSn        ; 0.743  ; 0.635  ; Fall       ; CSn                                            ;
;  AB[16]   ; CSn        ; 0.676  ; 0.559  ; Fall       ; CSn                                            ;
;  AB[17]   ; CSn        ; 0.653  ; 0.540  ; Fall       ; CSn                                            ;
;  AB[18]   ; CSn        ; 0.695  ; 0.585  ; Fall       ; CSn                                            ;
;  AB[19]   ; CSn        ; 0.363  ; 0.291  ; Fall       ; CSn                                            ;
;  AB[20]   ; CSn        ; 0.302  ; 0.219  ; Fall       ; CSn                                            ;
;  AB[21]   ; CSn        ; 0.334  ; 0.255  ; Fall       ; CSn                                            ;
;  AB[22]   ; CSn        ; 0.340  ; 0.260  ; Fall       ; CSn                                            ;
;  AB[23]   ; CSn        ; 0.743  ; 0.635  ; Fall       ; CSn                                            ;
; CSn       ; CSn        ; 0.204  ; 0.600  ; Fall       ; CSn                                            ;
; DB[*]     ; CSn        ; 0.744  ; 0.674  ; Fall       ; CSn                                            ;
;  DB[0]    ; CSn        ; 0.705  ; 0.600  ; Fall       ; CSn                                            ;
;  DB[1]    ; CSn        ; 0.744  ; 0.674  ; Fall       ; CSn                                            ;
;  DB[2]    ; CSn        ; 0.737  ; 0.647  ; Fall       ; CSn                                            ;
;  DB[3]    ; CSn        ; 0.267  ; 0.215  ; Fall       ; CSn                                            ;
;  DB[4]    ; CSn        ; 0.668  ; 0.564  ; Fall       ; CSn                                            ;
;  DB[5]    ; CSn        ; 0.685  ; 0.580  ; Fall       ; CSn                                            ;
;  DB[6]    ; CSn        ; 0.620  ; 0.523  ; Fall       ; CSn                                            ;
;  DB[7]    ; CSn        ; 0.639  ; 0.518  ; Fall       ; CSn                                            ;
;  DB[8]    ; CSn        ; 0.092  ; 0.079  ; Fall       ; CSn                                            ;
;  DB[9]    ; CSn        ; 0.279  ; 0.177  ; Fall       ; CSn                                            ;
;  DB[10]   ; CSn        ; 0.310  ; 0.252  ; Fall       ; CSn                                            ;
;  DB[11]   ; CSn        ; 0.278  ; 0.215  ; Fall       ; CSn                                            ;
;  DB[12]   ; CSn        ; 0.037  ; 0.014  ; Fall       ; CSn                                            ;
;  DB[13]   ; CSn        ; -0.053 ; -0.102 ; Fall       ; CSn                                            ;
;  DB[14]   ; CSn        ; 0.399  ; 0.323  ; Fall       ; CSn                                            ;
;  DB[15]   ; CSn        ; 0.234  ; 0.163  ; Fall       ; CSn                                            ;
; RDn       ; CSn        ; -1.182 ; -1.697 ; Fall       ; CSn                                            ;
; WRn       ; CSn        ; -2.073 ; -1.672 ; Fall       ; CSn                                            ;
; CSn       ; clk_25m    ; -1.182 ; -1.071 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; WRn       ; clk_25m    ; -3.186 ; -3.343 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DB[*]     ; CSn        ; 13.069 ; 12.629 ; Fall       ; CSn             ;
;  DB[0]    ; CSn        ; 12.410 ; 12.069 ; Fall       ; CSn             ;
;  DB[1]    ; CSn        ; 12.277 ; 11.930 ; Fall       ; CSn             ;
;  DB[2]    ; CSn        ; 12.224 ; 11.841 ; Fall       ; CSn             ;
;  DB[3]    ; CSn        ; 13.044 ; 12.606 ; Fall       ; CSn             ;
;  DB[4]    ; CSn        ; 12.516 ; 12.163 ; Fall       ; CSn             ;
;  DB[5]    ; CSn        ; 12.660 ; 12.262 ; Fall       ; CSn             ;
;  DB[6]    ; CSn        ; 12.785 ; 12.354 ; Fall       ; CSn             ;
;  DB[7]    ; CSn        ; 12.901 ; 12.537 ; Fall       ; CSn             ;
;  DB[8]    ; CSn        ; 12.783 ; 12.352 ; Fall       ; CSn             ;
;  DB[9]    ; CSn        ; 12.605 ; 12.222 ; Fall       ; CSn             ;
;  DB[10]   ; CSn        ; 12.921 ; 12.467 ; Fall       ; CSn             ;
;  DB[11]   ; CSn        ; 12.933 ; 12.482 ; Fall       ; CSn             ;
;  DB[12]   ; CSn        ; 12.718 ; 12.338 ; Fall       ; CSn             ;
;  DB[13]   ; CSn        ; 13.069 ; 12.629 ; Fall       ; CSn             ;
;  DB[14]   ; CSn        ; 12.846 ; 12.359 ; Fall       ; CSn             ;
;  DB[15]   ; CSn        ; 12.813 ; 12.398 ; Fall       ; CSn             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DB[*]     ; CSn        ; 11.760 ; 11.389 ; Fall       ; CSn             ;
;  DB[0]    ; CSn        ; 11.942 ; 11.612 ; Fall       ; CSn             ;
;  DB[1]    ; CSn        ; 11.815 ; 11.479 ; Fall       ; CSn             ;
;  DB[2]    ; CSn        ; 11.760 ; 11.389 ; Fall       ; CSn             ;
;  DB[3]    ; CSn        ; 12.551 ; 12.129 ; Fall       ; CSn             ;
;  DB[4]    ; CSn        ; 12.044 ; 11.704 ; Fall       ; CSn             ;
;  DB[5]    ; CSn        ; 12.183 ; 11.799 ; Fall       ; CSn             ;
;  DB[6]    ; CSn        ; 12.304 ; 11.887 ; Fall       ; CSn             ;
;  DB[7]    ; CSn        ; 12.415 ; 12.063 ; Fall       ; CSn             ;
;  DB[8]    ; CSn        ; 12.302 ; 11.886 ; Fall       ; CSn             ;
;  DB[9]    ; CSn        ; 12.131 ; 11.761 ; Fall       ; CSn             ;
;  DB[10]   ; CSn        ; 12.434 ; 11.996 ; Fall       ; CSn             ;
;  DB[11]   ; CSn        ; 12.446 ; 12.011 ; Fall       ; CSn             ;
;  DB[12]   ; CSn        ; 12.239 ; 11.872 ; Fall       ; CSn             ;
;  DB[13]   ; CSn        ; 12.576 ; 12.152 ; Fall       ; CSn             ;
;  DB[14]   ; CSn        ; 12.358 ; 11.888 ; Fall       ; CSn             ;
;  DB[15]   ; CSn        ; 12.331 ; 11.930 ; Fall       ; CSn             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; RDn        ; DB[0]       ; 7.624 ; 7.507 ; 7.861 ; 7.744 ;
; RDn        ; DB[1]       ; 7.615 ; 7.498 ; 7.855 ; 7.738 ;
; RDn        ; DB[2]       ; 7.549 ; 7.403 ; 7.789 ; 7.643 ;
; RDn        ; DB[3]       ; 8.347 ; 8.230 ; 8.666 ; 8.549 ;
; RDn        ; DB[4]       ; 7.999 ; 7.882 ; 8.273 ; 8.156 ;
; RDn        ; DB[5]       ; 7.965 ; 7.848 ; 8.241 ; 8.124 ;
; RDn        ; DB[6]       ; 8.009 ; 7.892 ; 8.282 ; 8.165 ;
; RDn        ; DB[7]       ; 8.009 ; 7.892 ; 8.282 ; 8.165 ;
; RDn        ; DB[8]       ; 8.316 ; 8.199 ; 8.636 ; 8.519 ;
; RDn        ; DB[9]       ; 8.316 ; 8.199 ; 8.636 ; 8.519 ;
; RDn        ; DB[10]      ; 8.347 ; 8.230 ; 8.666 ; 8.549 ;
; RDn        ; DB[11]      ; 8.316 ; 8.199 ; 8.636 ; 8.519 ;
; RDn        ; DB[12]      ; 8.365 ; 8.248 ; 8.689 ; 8.572 ;
; RDn        ; DB[13]      ; 8.365 ; 8.248 ; 8.689 ; 8.572 ;
; RDn        ; DB[14]      ; 8.250 ; 8.104 ; 8.570 ; 8.424 ;
; RDn        ; DB[15]      ; 7.995 ; 7.878 ; 8.266 ; 8.149 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; RDn        ; DB[0]       ; 7.379 ; 7.262 ; 7.605 ; 7.488 ;
; RDn        ; DB[1]       ; 7.371 ; 7.254 ; 7.600 ; 7.483 ;
; RDn        ; DB[2]       ; 7.305 ; 7.159 ; 7.534 ; 7.388 ;
; RDn        ; DB[3]       ; 8.074 ; 7.957 ; 8.378 ; 8.261 ;
; RDn        ; DB[4]       ; 7.740 ; 7.623 ; 8.001 ; 7.884 ;
; RDn        ; DB[5]       ; 7.707 ; 7.590 ; 7.970 ; 7.853 ;
; RDn        ; DB[6]       ; 7.749 ; 7.632 ; 8.009 ; 7.892 ;
; RDn        ; DB[7]       ; 7.749 ; 7.632 ; 8.009 ; 7.892 ;
; RDn        ; DB[8]       ; 8.044 ; 7.927 ; 8.349 ; 8.232 ;
; RDn        ; DB[9]       ; 8.044 ; 7.927 ; 8.349 ; 8.232 ;
; RDn        ; DB[10]      ; 8.074 ; 7.957 ; 8.378 ; 8.261 ;
; RDn        ; DB[11]      ; 8.044 ; 7.927 ; 8.349 ; 8.232 ;
; RDn        ; DB[12]      ; 8.091 ; 7.974 ; 8.400 ; 8.283 ;
; RDn        ; DB[13]      ; 8.091 ; 7.974 ; 8.400 ; 8.283 ;
; RDn        ; DB[14]      ; 7.978 ; 7.832 ; 8.283 ; 8.137 ;
; RDn        ; DB[15]      ; 7.735 ; 7.618 ; 7.994 ; 7.877 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DB[*]     ; CSn        ; 6.337 ; 6.191 ; Rise       ; CSn             ;
;  DB[0]    ; CSn        ; 6.409 ; 6.292 ; Rise       ; CSn             ;
;  DB[1]    ; CSn        ; 6.403 ; 6.286 ; Rise       ; CSn             ;
;  DB[2]    ; CSn        ; 6.337 ; 6.191 ; Rise       ; CSn             ;
;  DB[3]    ; CSn        ; 7.214 ; 7.097 ; Rise       ; CSn             ;
;  DB[4]    ; CSn        ; 6.821 ; 6.704 ; Rise       ; CSn             ;
;  DB[5]    ; CSn        ; 6.789 ; 6.672 ; Rise       ; CSn             ;
;  DB[6]    ; CSn        ; 6.830 ; 6.713 ; Rise       ; CSn             ;
;  DB[7]    ; CSn        ; 6.830 ; 6.713 ; Rise       ; CSn             ;
;  DB[8]    ; CSn        ; 7.184 ; 7.067 ; Rise       ; CSn             ;
;  DB[9]    ; CSn        ; 7.184 ; 7.067 ; Rise       ; CSn             ;
;  DB[10]   ; CSn        ; 7.214 ; 7.097 ; Rise       ; CSn             ;
;  DB[11]   ; CSn        ; 7.184 ; 7.067 ; Rise       ; CSn             ;
;  DB[12]   ; CSn        ; 7.237 ; 7.120 ; Rise       ; CSn             ;
;  DB[13]   ; CSn        ; 7.237 ; 7.120 ; Rise       ; CSn             ;
;  DB[14]   ; CSn        ; 7.118 ; 6.972 ; Rise       ; CSn             ;
;  DB[15]   ; CSn        ; 6.814 ; 6.697 ; Rise       ; CSn             ;
; DB[*]     ; CSn        ; 6.337 ; 6.191 ; Fall       ; CSn             ;
;  DB[0]    ; CSn        ; 6.409 ; 6.292 ; Fall       ; CSn             ;
;  DB[1]    ; CSn        ; 6.403 ; 6.286 ; Fall       ; CSn             ;
;  DB[2]    ; CSn        ; 6.337 ; 6.191 ; Fall       ; CSn             ;
;  DB[3]    ; CSn        ; 7.214 ; 7.097 ; Fall       ; CSn             ;
;  DB[4]    ; CSn        ; 6.821 ; 6.704 ; Fall       ; CSn             ;
;  DB[5]    ; CSn        ; 6.789 ; 6.672 ; Fall       ; CSn             ;
;  DB[6]    ; CSn        ; 6.830 ; 6.713 ; Fall       ; CSn             ;
;  DB[7]    ; CSn        ; 6.830 ; 6.713 ; Fall       ; CSn             ;
;  DB[8]    ; CSn        ; 7.184 ; 7.067 ; Fall       ; CSn             ;
;  DB[9]    ; CSn        ; 7.184 ; 7.067 ; Fall       ; CSn             ;
;  DB[10]   ; CSn        ; 7.214 ; 7.097 ; Fall       ; CSn             ;
;  DB[11]   ; CSn        ; 7.184 ; 7.067 ; Fall       ; CSn             ;
;  DB[12]   ; CSn        ; 7.237 ; 7.120 ; Fall       ; CSn             ;
;  DB[13]   ; CSn        ; 7.237 ; 7.120 ; Fall       ; CSn             ;
;  DB[14]   ; CSn        ; 7.118 ; 6.972 ; Fall       ; CSn             ;
;  DB[15]   ; CSn        ; 6.814 ; 6.697 ; Fall       ; CSn             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DB[*]     ; CSn        ; 6.138 ; 5.992 ; Rise       ; CSn             ;
;  DB[0]    ; CSn        ; 6.209 ; 6.092 ; Rise       ; CSn             ;
;  DB[1]    ; CSn        ; 6.204 ; 6.087 ; Rise       ; CSn             ;
;  DB[2]    ; CSn        ; 6.138 ; 5.992 ; Rise       ; CSn             ;
;  DB[3]    ; CSn        ; 6.982 ; 6.865 ; Rise       ; CSn             ;
;  DB[4]    ; CSn        ; 6.605 ; 6.488 ; Rise       ; CSn             ;
;  DB[5]    ; CSn        ; 6.574 ; 6.457 ; Rise       ; CSn             ;
;  DB[6]    ; CSn        ; 6.613 ; 6.496 ; Rise       ; CSn             ;
;  DB[7]    ; CSn        ; 6.613 ; 6.496 ; Rise       ; CSn             ;
;  DB[8]    ; CSn        ; 6.953 ; 6.836 ; Rise       ; CSn             ;
;  DB[9]    ; CSn        ; 6.953 ; 6.836 ; Rise       ; CSn             ;
;  DB[10]   ; CSn        ; 6.982 ; 6.865 ; Rise       ; CSn             ;
;  DB[11]   ; CSn        ; 6.953 ; 6.836 ; Rise       ; CSn             ;
;  DB[12]   ; CSn        ; 7.004 ; 6.887 ; Rise       ; CSn             ;
;  DB[13]   ; CSn        ; 7.004 ; 6.887 ; Rise       ; CSn             ;
;  DB[14]   ; CSn        ; 6.887 ; 6.741 ; Rise       ; CSn             ;
;  DB[15]   ; CSn        ; 6.598 ; 6.481 ; Rise       ; CSn             ;
; DB[*]     ; CSn        ; 6.138 ; 5.992 ; Fall       ; CSn             ;
;  DB[0]    ; CSn        ; 6.209 ; 6.092 ; Fall       ; CSn             ;
;  DB[1]    ; CSn        ; 6.204 ; 6.087 ; Fall       ; CSn             ;
;  DB[2]    ; CSn        ; 6.138 ; 5.992 ; Fall       ; CSn             ;
;  DB[3]    ; CSn        ; 6.982 ; 6.865 ; Fall       ; CSn             ;
;  DB[4]    ; CSn        ; 6.605 ; 6.488 ; Fall       ; CSn             ;
;  DB[5]    ; CSn        ; 6.574 ; 6.457 ; Fall       ; CSn             ;
;  DB[6]    ; CSn        ; 6.613 ; 6.496 ; Fall       ; CSn             ;
;  DB[7]    ; CSn        ; 6.613 ; 6.496 ; Fall       ; CSn             ;
;  DB[8]    ; CSn        ; 6.953 ; 6.836 ; Fall       ; CSn             ;
;  DB[9]    ; CSn        ; 6.953 ; 6.836 ; Fall       ; CSn             ;
;  DB[10]   ; CSn        ; 6.982 ; 6.865 ; Fall       ; CSn             ;
;  DB[11]   ; CSn        ; 6.953 ; 6.836 ; Fall       ; CSn             ;
;  DB[12]   ; CSn        ; 7.004 ; 6.887 ; Fall       ; CSn             ;
;  DB[13]   ; CSn        ; 7.004 ; 6.887 ; Fall       ; CSn             ;
;  DB[14]   ; CSn        ; 6.887 ; 6.741 ; Fall       ; CSn             ;
;  DB[15]   ; CSn        ; 6.598 ; 6.481 ; Fall       ; CSn             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DB[*]     ; CSn        ; 5.960     ; 6.106     ; Rise       ; CSn             ;
;  DB[0]    ; CSn        ; 6.064     ; 6.181     ; Rise       ; CSn             ;
;  DB[1]    ; CSn        ; 6.055     ; 6.172     ; Rise       ; CSn             ;
;  DB[2]    ; CSn        ; 5.960     ; 6.106     ; Rise       ; CSn             ;
;  DB[3]    ; CSn        ; 6.787     ; 6.904     ; Rise       ; CSn             ;
;  DB[4]    ; CSn        ; 6.439     ; 6.556     ; Rise       ; CSn             ;
;  DB[5]    ; CSn        ; 6.405     ; 6.522     ; Rise       ; CSn             ;
;  DB[6]    ; CSn        ; 6.449     ; 6.566     ; Rise       ; CSn             ;
;  DB[7]    ; CSn        ; 6.449     ; 6.566     ; Rise       ; CSn             ;
;  DB[8]    ; CSn        ; 6.756     ; 6.873     ; Rise       ; CSn             ;
;  DB[9]    ; CSn        ; 6.756     ; 6.873     ; Rise       ; CSn             ;
;  DB[10]   ; CSn        ; 6.787     ; 6.904     ; Rise       ; CSn             ;
;  DB[11]   ; CSn        ; 6.756     ; 6.873     ; Rise       ; CSn             ;
;  DB[12]   ; CSn        ; 6.805     ; 6.922     ; Rise       ; CSn             ;
;  DB[13]   ; CSn        ; 6.805     ; 6.922     ; Rise       ; CSn             ;
;  DB[14]   ; CSn        ; 6.661     ; 6.807     ; Rise       ; CSn             ;
;  DB[15]   ; CSn        ; 6.435     ; 6.552     ; Rise       ; CSn             ;
; DB[*]     ; CSn        ; 5.960     ; 6.106     ; Fall       ; CSn             ;
;  DB[0]    ; CSn        ; 6.064     ; 6.181     ; Fall       ; CSn             ;
;  DB[1]    ; CSn        ; 6.055     ; 6.172     ; Fall       ; CSn             ;
;  DB[2]    ; CSn        ; 5.960     ; 6.106     ; Fall       ; CSn             ;
;  DB[3]    ; CSn        ; 6.787     ; 6.904     ; Fall       ; CSn             ;
;  DB[4]    ; CSn        ; 6.439     ; 6.556     ; Fall       ; CSn             ;
;  DB[5]    ; CSn        ; 6.405     ; 6.522     ; Fall       ; CSn             ;
;  DB[6]    ; CSn        ; 6.449     ; 6.566     ; Fall       ; CSn             ;
;  DB[7]    ; CSn        ; 6.449     ; 6.566     ; Fall       ; CSn             ;
;  DB[8]    ; CSn        ; 6.756     ; 6.873     ; Fall       ; CSn             ;
;  DB[9]    ; CSn        ; 6.756     ; 6.873     ; Fall       ; CSn             ;
;  DB[10]   ; CSn        ; 6.787     ; 6.904     ; Fall       ; CSn             ;
;  DB[11]   ; CSn        ; 6.756     ; 6.873     ; Fall       ; CSn             ;
;  DB[12]   ; CSn        ; 6.805     ; 6.922     ; Fall       ; CSn             ;
;  DB[13]   ; CSn        ; 6.805     ; 6.922     ; Fall       ; CSn             ;
;  DB[14]   ; CSn        ; 6.661     ; 6.807     ; Fall       ; CSn             ;
;  DB[15]   ; CSn        ; 6.435     ; 6.552     ; Fall       ; CSn             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DB[*]     ; CSn        ; 5.773     ; 5.919     ; Rise       ; CSn             ;
;  DB[0]    ; CSn        ; 5.876     ; 5.993     ; Rise       ; CSn             ;
;  DB[1]    ; CSn        ; 5.868     ; 5.985     ; Rise       ; CSn             ;
;  DB[2]    ; CSn        ; 5.773     ; 5.919     ; Rise       ; CSn             ;
;  DB[3]    ; CSn        ; 6.571     ; 6.688     ; Rise       ; CSn             ;
;  DB[4]    ; CSn        ; 6.237     ; 6.354     ; Rise       ; CSn             ;
;  DB[5]    ; CSn        ; 6.204     ; 6.321     ; Rise       ; CSn             ;
;  DB[6]    ; CSn        ; 6.246     ; 6.363     ; Rise       ; CSn             ;
;  DB[7]    ; CSn        ; 6.246     ; 6.363     ; Rise       ; CSn             ;
;  DB[8]    ; CSn        ; 6.541     ; 6.658     ; Rise       ; CSn             ;
;  DB[9]    ; CSn        ; 6.541     ; 6.658     ; Rise       ; CSn             ;
;  DB[10]   ; CSn        ; 6.571     ; 6.688     ; Rise       ; CSn             ;
;  DB[11]   ; CSn        ; 6.541     ; 6.658     ; Rise       ; CSn             ;
;  DB[12]   ; CSn        ; 6.588     ; 6.705     ; Rise       ; CSn             ;
;  DB[13]   ; CSn        ; 6.588     ; 6.705     ; Rise       ; CSn             ;
;  DB[14]   ; CSn        ; 6.446     ; 6.592     ; Rise       ; CSn             ;
;  DB[15]   ; CSn        ; 6.232     ; 6.349     ; Rise       ; CSn             ;
; DB[*]     ; CSn        ; 5.773     ; 5.919     ; Fall       ; CSn             ;
;  DB[0]    ; CSn        ; 5.876     ; 5.993     ; Fall       ; CSn             ;
;  DB[1]    ; CSn        ; 5.868     ; 5.985     ; Fall       ; CSn             ;
;  DB[2]    ; CSn        ; 5.773     ; 5.919     ; Fall       ; CSn             ;
;  DB[3]    ; CSn        ; 6.571     ; 6.688     ; Fall       ; CSn             ;
;  DB[4]    ; CSn        ; 6.237     ; 6.354     ; Fall       ; CSn             ;
;  DB[5]    ; CSn        ; 6.204     ; 6.321     ; Fall       ; CSn             ;
;  DB[6]    ; CSn        ; 6.246     ; 6.363     ; Fall       ; CSn             ;
;  DB[7]    ; CSn        ; 6.246     ; 6.363     ; Fall       ; CSn             ;
;  DB[8]    ; CSn        ; 6.541     ; 6.658     ; Fall       ; CSn             ;
;  DB[9]    ; CSn        ; 6.541     ; 6.658     ; Fall       ; CSn             ;
;  DB[10]   ; CSn        ; 6.571     ; 6.688     ; Fall       ; CSn             ;
;  DB[11]   ; CSn        ; 6.541     ; 6.658     ; Fall       ; CSn             ;
;  DB[12]   ; CSn        ; 6.588     ; 6.705     ; Fall       ; CSn             ;
;  DB[13]   ; CSn        ; 6.588     ; 6.705     ; Fall       ; CSn             ;
;  DB[14]   ; CSn        ; 6.446     ; 6.592     ; Fall       ; CSn             ;
;  DB[15]   ; CSn        ; 6.232     ; 6.349     ; Fall       ; CSn             ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                      ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; u1|altpll_component|auto_generated|pll1|clk[0] ; -0.915 ; -0.915        ;
; CSn                                            ; 0.543  ; 0.000         ;
+------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                       ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; CSn                                            ; -0.172 ; -0.172        ;
; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.462  ; 0.000         ;
+------------------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                        ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; CSn                                            ; -3.000 ; -7.340        ;
; u1|altpll_component|auto_generated|pll1|clk[0] ; 4.786  ; 0.000         ;
; clk_25m                                        ; 19.587 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'u1|altpll_component|auto_generated|pll1|clk[0]'                                                                       ;
+--------+-----------+----------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node              ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------+--------------+------------------------------------------------+--------------+------------+------------+
; -0.915 ; CSn       ; fsmc_ctrl:u3|wr_clk1 ; CSn          ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.063     ; 1.279      ;
; -0.006 ; CSn       ; fsmc_ctrl:u3|wr_clk1 ; CSn          ; u1|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.063     ; 0.870      ;
+--------+-----------+----------------------+--------------+------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CSn'                                                                                                                                                                         ;
+-------+-----------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.543 ; CSn       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_re_reg ; CSn          ; CSn         ; 0.500        ; 2.480      ; 2.446      ;
; 0.604 ; CSn       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_re_reg ; CSn          ; CSn         ; 1.000        ; 2.480      ; 2.885      ;
; 0.861 ; CSn       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_we_reg ; CSn          ; CSn         ; 1.000        ; 2.480      ; 2.628      ;
; 0.884 ; CSn       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_we_reg ; CSn          ; CSn         ; 0.500        ; 2.480      ; 2.105      ;
+-------+-----------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CSn'                                                                                                                                                                           ;
+--------+-----------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.172 ; CSn       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_we_reg ; CSn          ; CSn         ; -0.500       ; 2.568      ; 2.020      ;
; -0.135 ; CSn       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_we_reg ; CSn          ; CSn         ; 0.000        ; 2.568      ; 2.537      ;
; 0.093  ; CSn       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_re_reg ; CSn          ; CSn         ; 0.000        ; 2.568      ; 2.765      ;
; 0.147  ; CSn       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_re_reg ; CSn          ; CSn         ; -0.500       ; 2.568      ; 2.339      ;
+--------+-----------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'u1|altpll_component|auto_generated|pll1|clk[0]'                                                                       ;
+-------+-----------+----------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node              ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------+--------------+------------------------------------------------+--------------+------------+------------+
; 0.462 ; CSn       ; fsmc_ctrl:u3|wr_clk1 ; CSn          ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.175      ; 0.831      ;
; 1.379 ; CSn       ; fsmc_ctrl:u3|wr_clk1 ; CSn          ; u1|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.175      ; 1.248      ;
+-------+-----------+----------------------+--------------+------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CSn'                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CSn   ; Rise       ; CSn                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_we_reg       ;
; -0.085 ; 0.145        ; 0.230          ; High Pulse Width ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.085 ; 0.145        ; 0.230          ; High Pulse Width ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -0.085 ; 0.145        ; 0.230          ; High Pulse Width ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_re_reg       ;
; -0.085 ; 0.145        ; 0.230          ; High Pulse Width ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.091  ; 0.091        ; 0.000          ; High Pulse Width ; CSn   ; Fall       ; u3|clk|combout                                                                                                        ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; CSn   ; Rise       ; u3|clk|datad                                                                                                          ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CSn   ; Rise       ; CSn~input|o                                                                                                           ;
; 0.125  ; 0.125        ; 0.000          ; High Pulse Width ; CSn   ; Fall       ; u3|clk~clkctrl|inclk[0]                                                                                               ;
; 0.125  ; 0.125        ; 0.000          ; High Pulse Width ; CSn   ; Fall       ; u3|clk~clkctrl|outclk                                                                                                 ;
; 0.133  ; 0.133        ; 0.000          ; High Pulse Width ; CSn   ; Fall       ; u3|u1|altsyncram_component|auto_generated|ram_block1a0|clk0                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CSn   ; Rise       ; CSn~input|i                                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CSn   ; Rise       ; CSn~input|i                                                                                                           ;
; 0.623  ; 0.853        ; 0.230          ; Low Pulse Width  ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.623  ; 0.853        ; 0.230          ; Low Pulse Width  ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_re_reg       ;
; 0.623  ; 0.853        ; 0.230          ; Low Pulse Width  ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.625  ; 0.855        ; 0.230          ; Low Pulse Width  ; CSn   ; Fall       ; fsmc_ctrl:u3|my_ram:u1|altsyncram:altsyncram_component|altsyncram_vqg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.865  ; 0.865        ; 0.000          ; Low Pulse Width  ; CSn   ; Fall       ; u3|u1|altsyncram_component|auto_generated|ram_block1a0|clk0                                                           ;
; 0.874  ; 0.874        ; 0.000          ; Low Pulse Width  ; CSn   ; Fall       ; u3|clk~clkctrl|inclk[0]                                                                                               ;
; 0.874  ; 0.874        ; 0.000          ; Low Pulse Width  ; CSn   ; Fall       ; u3|clk~clkctrl|outclk                                                                                                 ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; CSn   ; Rise       ; CSn~input|o                                                                                                           ;
; 0.903  ; 0.903        ; 0.000          ; High Pulse Width ; CSn   ; Rise       ; u3|clk|datad                                                                                                          ;
; 0.909  ; 0.909        ; 0.000          ; Low Pulse Width  ; CSn   ; Fall       ; u3|clk|combout                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'u1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                    ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; 4.786 ; 5.002        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fsmc_ctrl:u3|wr_clk1                                                 ;
; 4.810 ; 4.994        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fsmc_ctrl:u3|wr_clk1                                                 ;
; 4.990 ; 4.990        ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u3|wr_clk1|clk                                                       ;
; 4.999 ; 4.999        ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 4.999 ; 4.999        ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 5.001 ; 5.001        ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 5.001 ; 5.001        ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 5.008 ; 5.008        ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u3|wr_clk1|clk                                                       ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; fsmc_ctrl:u3|wr_clk1                                                 ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_25m'                                                                                         ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------+
; 19.587 ; 19.587       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0]           ;
; 19.587 ; 19.587       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u1|altpll_component|auto_generated|pll1|observablevcoout ;
; 19.620 ; 19.620       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; clk_25m~input|o                                          ;
; 19.629 ; 19.629       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk_25m ; Rise       ; clk_25m~input|i                                          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; clk_25m~input|i                                          ;
; 20.371 ; 20.371       ; 0.000          ; High Pulse Width ; clk_25m ; Rise       ; u1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 20.380 ; 20.380       ; 0.000          ; High Pulse Width ; clk_25m ; Rise       ; clk_25m~input|o                                          ;
; 20.412 ; 20.412       ; 0.000          ; High Pulse Width ; clk_25m ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0]           ;
; 20.412 ; 20.412       ; 0.000          ; High Pulse Width ; clk_25m ; Rise       ; u1|altpll_component|auto_generated|pll1|observablevcoout ;
; 36.000 ; 40.000       ; 4.000          ; Port Rate        ; clk_25m ; Rise       ; clk_25m                                                  ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                           ;
+-----------+------------+--------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+--------+-------+------------+------------------------------------------------+
; AB[*]     ; CSn        ; -0.151 ; 0.480 ; Fall       ; CSn                                            ;
;  AB[16]   ; CSn        ; -0.341 ; 0.268 ; Fall       ; CSn                                            ;
;  AB[17]   ; CSn        ; -0.337 ; 0.276 ; Fall       ; CSn                                            ;
;  AB[18]   ; CSn        ; -0.357 ; 0.245 ; Fall       ; CSn                                            ;
;  AB[19]   ; CSn        ; -0.188 ; 0.431 ; Fall       ; CSn                                            ;
;  AB[20]   ; CSn        ; -0.151 ; 0.480 ; Fall       ; CSn                                            ;
;  AB[21]   ; CSn        ; -0.168 ; 0.460 ; Fall       ; CSn                                            ;
;  AB[22]   ; CSn        ; -0.174 ; 0.453 ; Fall       ; CSn                                            ;
;  AB[23]   ; CSn        ; -0.367 ; 0.227 ; Fall       ; CSn                                            ;
; CSn       ; CSn        ; -0.063 ; 0.376 ; Fall       ; CSn                                            ;
; DB[*]     ; CSn        ; 0.014  ; 0.663 ; Fall       ; CSn                                            ;
;  DB[0]    ; CSn        ; -0.374 ; 0.224 ; Fall       ; CSn                                            ;
;  DB[1]    ; CSn        ; -0.408 ; 0.186 ; Fall       ; CSn                                            ;
;  DB[2]    ; CSn        ; -0.403 ; 0.191 ; Fall       ; CSn                                            ;
;  DB[3]    ; CSn        ; -0.157 ; 0.469 ; Fall       ; CSn                                            ;
;  DB[4]    ; CSn        ; -0.335 ; 0.264 ; Fall       ; CSn                                            ;
;  DB[5]    ; CSn        ; -0.346 ; 0.251 ; Fall       ; CSn                                            ;
;  DB[6]    ; CSn        ; -0.310 ; 0.293 ; Fall       ; CSn                                            ;
;  DB[7]    ; CSn        ; -0.304 ; 0.305 ; Fall       ; CSn                                            ;
;  DB[8]    ; CSn        ; -0.090 ; 0.548 ; Fall       ; CSn                                            ;
;  DB[9]    ; CSn        ; -0.138 ; 0.497 ; Fall       ; CSn                                            ;
;  DB[10]   ; CSn        ; -0.160 ; 0.458 ; Fall       ; CSn                                            ;
;  DB[11]   ; CSn        ; -0.136 ; 0.485 ; Fall       ; CSn                                            ;
;  DB[12]   ; CSn        ; -0.050 ; 0.588 ; Fall       ; CSn                                            ;
;  DB[13]   ; CSn        ; 0.014  ; 0.663 ; Fall       ; CSn                                            ;
;  DB[14]   ; CSn        ; -0.241 ; 0.389 ; Fall       ; CSn                                            ;
;  DB[15]   ; CSn        ; -0.113 ; 0.522 ; Fall       ; CSn                                            ;
; RDn       ; CSn        ; 0.712  ; 1.237 ; Fall       ; CSn                                            ;
; WRn       ; CSn        ; 0.840  ; 1.517 ; Fall       ; CSn                                            ;
; CSn       ; clk_25m    ; 0.926  ; 1.335 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; WRn       ; clk_25m    ; 2.170  ; 2.733 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+-------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; AB[*]     ; CSn        ; 0.607  ; 0.021  ; Fall       ; CSn                                            ;
;  AB[16]   ; CSn        ; 0.583  ; -0.017 ; Fall       ; CSn                                            ;
;  AB[17]   ; CSn        ; 0.580  ; -0.025 ; Fall       ; CSn                                            ;
;  AB[18]   ; CSn        ; 0.599  ; 0.004  ; Fall       ; CSn                                            ;
;  AB[19]   ; CSn        ; 0.435  ; -0.174 ; Fall       ; CSn                                            ;
;  AB[20]   ; CSn        ; 0.400  ; -0.222 ; Fall       ; CSn                                            ;
;  AB[21]   ; CSn        ; 0.417  ; -0.202 ; Fall       ; CSn                                            ;
;  AB[22]   ; CSn        ; 0.423  ; -0.196 ; Fall       ; CSn                                            ;
;  AB[23]   ; CSn        ; 0.607  ; 0.021  ; Fall       ; CSn                                            ;
; CSn       ; CSn        ; 0.652  ; 0.135  ; Fall       ; CSn                                            ;
; DB[*]     ; CSn        ; 0.646  ; 0.060  ; Fall       ; CSn                                            ;
;  DB[0]    ; CSn        ; 0.615  ; 0.024  ; Fall       ; CSn                                            ;
;  DB[1]    ; CSn        ; 0.646  ; 0.060  ; Fall       ; CSn                                            ;
;  DB[2]    ; CSn        ; 0.644  ; 0.057  ; Fall       ; CSn                                            ;
;  DB[3]    ; CSn        ; 0.406  ; -0.212 ; Fall       ; CSn                                            ;
;  DB[4]    ; CSn        ; 0.576  ; -0.015 ; Fall       ; CSn                                            ;
;  DB[5]    ; CSn        ; 0.587  ; -0.002 ; Fall       ; CSn                                            ;
;  DB[6]    ; CSn        ; 0.552  ; -0.043 ; Fall       ; CSn                                            ;
;  DB[7]    ; CSn        ; 0.546  ; -0.055 ; Fall       ; CSn                                            ;
;  DB[8]    ; CSn        ; 0.340  ; -0.289 ; Fall       ; CSn                                            ;
;  DB[9]    ; CSn        ; 0.386  ; -0.240 ; Fall       ; CSn                                            ;
;  DB[10]   ; CSn        ; 0.408  ; -0.202 ; Fall       ; CSn                                            ;
;  DB[11]   ; CSn        ; 0.384  ; -0.228 ; Fall       ; CSn                                            ;
;  DB[12]   ; CSn        ; 0.302  ; -0.327 ; Fall       ; CSn                                            ;
;  DB[13]   ; CSn        ; 0.240  ; -0.399 ; Fall       ; CSn                                            ;
;  DB[14]   ; CSn        ; 0.487  ; -0.134 ; Fall       ; CSn                                            ;
;  DB[15]   ; CSn        ; 0.363  ; -0.263 ; Fall       ; CSn                                            ;
; RDn       ; CSn        ; -0.410 ; -0.921 ; Fall       ; CSn                                            ;
; WRn       ; CSn        ; -0.543 ; -1.206 ; Fall       ; CSn                                            ;
; CSn       ; clk_25m    ; -0.572 ; -0.989 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; WRn       ; clk_25m    ; -1.767 ; -2.330 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DB[*]     ; CSn        ; 6.616 ; 6.706 ; Fall       ; CSn             ;
;  DB[0]    ; CSn        ; 6.315 ; 6.364 ; Fall       ; CSn             ;
;  DB[1]    ; CSn        ; 6.254 ; 6.289 ; Fall       ; CSn             ;
;  DB[2]    ; CSn        ; 6.140 ; 6.214 ; Fall       ; CSn             ;
;  DB[3]    ; CSn        ; 6.612 ; 6.686 ; Fall       ; CSn             ;
;  DB[4]    ; CSn        ; 6.375 ; 6.442 ; Fall       ; CSn             ;
;  DB[5]    ; CSn        ; 6.435 ; 6.491 ; Fall       ; CSn             ;
;  DB[6]    ; CSn        ; 6.483 ; 6.544 ; Fall       ; CSn             ;
;  DB[7]    ; CSn        ; 6.559 ; 6.648 ; Fall       ; CSn             ;
;  DB[8]    ; CSn        ; 6.491 ; 6.551 ; Fall       ; CSn             ;
;  DB[9]    ; CSn        ; 6.390 ; 6.450 ; Fall       ; CSn             ;
;  DB[10]   ; CSn        ; 6.544 ; 6.609 ; Fall       ; CSn             ;
;  DB[11]   ; CSn        ; 6.536 ; 6.604 ; Fall       ; CSn             ;
;  DB[12]   ; CSn        ; 6.451 ; 6.518 ; Fall       ; CSn             ;
;  DB[13]   ; CSn        ; 6.616 ; 6.706 ; Fall       ; CSn             ;
;  DB[14]   ; CSn        ; 6.401 ; 6.504 ; Fall       ; CSn             ;
;  DB[15]   ; CSn        ; 6.502 ; 6.578 ; Fall       ; CSn             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DB[*]     ; CSn        ; 5.895 ; 5.966 ; Fall       ; CSn             ;
;  DB[0]    ; CSn        ; 6.068 ; 6.114 ; Fall       ; CSn             ;
;  DB[1]    ; CSn        ; 6.009 ; 6.042 ; Fall       ; CSn             ;
;  DB[2]    ; CSn        ; 5.895 ; 5.966 ; Fall       ; CSn             ;
;  DB[3]    ; CSn        ; 6.353 ; 6.424 ; Fall       ; CSn             ;
;  DB[4]    ; CSn        ; 6.127 ; 6.189 ; Fall       ; CSn             ;
;  DB[5]    ; CSn        ; 6.184 ; 6.237 ; Fall       ; CSn             ;
;  DB[6]    ; CSn        ; 6.231 ; 6.288 ; Fall       ; CSn             ;
;  DB[7]    ; CSn        ; 6.303 ; 6.388 ; Fall       ; CSn             ;
;  DB[8]    ; CSn        ; 6.238 ; 6.295 ; Fall       ; CSn             ;
;  DB[9]    ; CSn        ; 6.141 ; 6.198 ; Fall       ; CSn             ;
;  DB[10]   ; CSn        ; 6.289 ; 6.350 ; Fall       ; CSn             ;
;  DB[11]   ; CSn        ; 6.282 ; 6.346 ; Fall       ; CSn             ;
;  DB[12]   ; CSn        ; 6.200 ; 6.263 ; Fall       ; CSn             ;
;  DB[13]   ; CSn        ; 6.359 ; 6.444 ; Fall       ; CSn             ;
;  DB[14]   ; CSn        ; 6.147 ; 6.246 ; Fall       ; CSn             ;
;  DB[15]   ; CSn        ; 6.249 ; 6.321 ; Fall       ; CSn             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; RDn        ; DB[0]       ; 4.151 ; 4.091 ; 4.703 ; 4.643 ;
; RDn        ; DB[1]       ; 4.144 ; 4.084 ; 4.698 ; 4.638 ;
; RDn        ; DB[2]       ; 4.048 ; 4.022 ; 4.602 ; 4.576 ;
; RDn        ; DB[3]       ; 4.572 ; 4.512 ; 5.074 ; 5.014 ;
; RDn        ; DB[4]       ; 4.368 ; 4.308 ; 4.891 ; 4.831 ;
; RDn        ; DB[5]       ; 4.343 ; 4.283 ; 4.869 ; 4.809 ;
; RDn        ; DB[6]       ; 4.377 ; 4.317 ; 4.900 ; 4.840 ;
; RDn        ; DB[7]       ; 4.377 ; 4.317 ; 4.900 ; 4.840 ;
; RDn        ; DB[8]       ; 4.551 ; 4.491 ; 5.053 ; 4.993 ;
; RDn        ; DB[9]       ; 4.551 ; 4.491 ; 5.053 ; 4.993 ;
; RDn        ; DB[10]      ; 4.572 ; 4.512 ; 5.074 ; 5.014 ;
; RDn        ; DB[11]      ; 4.551 ; 4.491 ; 5.053 ; 4.993 ;
; RDn        ; DB[12]      ; 4.588 ; 4.528 ; 5.083 ; 5.023 ;
; RDn        ; DB[13]      ; 4.588 ; 4.528 ; 5.083 ; 5.023 ;
; RDn        ; DB[14]      ; 4.455 ; 4.429 ; 4.957 ; 4.931 ;
; RDn        ; DB[15]      ; 4.371 ; 4.311 ; 4.892 ; 4.832 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; RDn        ; DB[0]       ; 4.027 ; 3.967 ; 4.574 ; 4.514 ;
; RDn        ; DB[1]       ; 4.020 ; 3.960 ; 4.569 ; 4.509 ;
; RDn        ; DB[2]       ; 3.924 ; 3.898 ; 4.473 ; 4.447 ;
; RDn        ; DB[3]       ; 4.432 ; 4.372 ; 4.930 ; 4.870 ;
; RDn        ; DB[4]       ; 4.235 ; 4.175 ; 4.755 ; 4.695 ;
; RDn        ; DB[5]       ; 4.212 ; 4.152 ; 4.733 ; 4.673 ;
; RDn        ; DB[6]       ; 4.244 ; 4.184 ; 4.763 ; 4.703 ;
; RDn        ; DB[7]       ; 4.244 ; 4.184 ; 4.763 ; 4.703 ;
; RDn        ; DB[8]       ; 4.411 ; 4.351 ; 4.910 ; 4.850 ;
; RDn        ; DB[9]       ; 4.411 ; 4.351 ; 4.910 ; 4.850 ;
; RDn        ; DB[10]      ; 4.432 ; 4.372 ; 4.930 ; 4.870 ;
; RDn        ; DB[11]      ; 4.411 ; 4.351 ; 4.910 ; 4.850 ;
; RDn        ; DB[12]      ; 4.447 ; 4.387 ; 4.938 ; 4.878 ;
; RDn        ; DB[13]      ; 4.447 ; 4.387 ; 4.938 ; 4.878 ;
; RDn        ; DB[14]      ; 4.315 ; 4.289 ; 4.814 ; 4.788 ;
; RDn        ; DB[15]      ; 4.238 ; 4.178 ; 4.756 ; 4.696 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DB[*]     ; CSn        ; 3.741 ; 3.715 ; Rise       ; CSn             ;
;  DB[0]    ; CSn        ; 3.842 ; 3.782 ; Rise       ; CSn             ;
;  DB[1]    ; CSn        ; 3.837 ; 3.777 ; Rise       ; CSn             ;
;  DB[2]    ; CSn        ; 3.741 ; 3.715 ; Rise       ; CSn             ;
;  DB[3]    ; CSn        ; 4.213 ; 4.153 ; Rise       ; CSn             ;
;  DB[4]    ; CSn        ; 4.030 ; 3.970 ; Rise       ; CSn             ;
;  DB[5]    ; CSn        ; 4.008 ; 3.948 ; Rise       ; CSn             ;
;  DB[6]    ; CSn        ; 4.039 ; 3.979 ; Rise       ; CSn             ;
;  DB[7]    ; CSn        ; 4.039 ; 3.979 ; Rise       ; CSn             ;
;  DB[8]    ; CSn        ; 4.192 ; 4.132 ; Rise       ; CSn             ;
;  DB[9]    ; CSn        ; 4.192 ; 4.132 ; Rise       ; CSn             ;
;  DB[10]   ; CSn        ; 4.213 ; 4.153 ; Rise       ; CSn             ;
;  DB[11]   ; CSn        ; 4.192 ; 4.132 ; Rise       ; CSn             ;
;  DB[12]   ; CSn        ; 4.222 ; 4.162 ; Rise       ; CSn             ;
;  DB[13]   ; CSn        ; 4.222 ; 4.162 ; Rise       ; CSn             ;
;  DB[14]   ; CSn        ; 4.096 ; 4.070 ; Rise       ; CSn             ;
;  DB[15]   ; CSn        ; 4.031 ; 3.971 ; Rise       ; CSn             ;
; DB[*]     ; CSn        ; 3.741 ; 3.715 ; Fall       ; CSn             ;
;  DB[0]    ; CSn        ; 3.842 ; 3.782 ; Fall       ; CSn             ;
;  DB[1]    ; CSn        ; 3.837 ; 3.777 ; Fall       ; CSn             ;
;  DB[2]    ; CSn        ; 3.741 ; 3.715 ; Fall       ; CSn             ;
;  DB[3]    ; CSn        ; 4.213 ; 4.153 ; Fall       ; CSn             ;
;  DB[4]    ; CSn        ; 4.030 ; 3.970 ; Fall       ; CSn             ;
;  DB[5]    ; CSn        ; 4.008 ; 3.948 ; Fall       ; CSn             ;
;  DB[6]    ; CSn        ; 4.039 ; 3.979 ; Fall       ; CSn             ;
;  DB[7]    ; CSn        ; 4.039 ; 3.979 ; Fall       ; CSn             ;
;  DB[8]    ; CSn        ; 4.192 ; 4.132 ; Fall       ; CSn             ;
;  DB[9]    ; CSn        ; 4.192 ; 4.132 ; Fall       ; CSn             ;
;  DB[10]   ; CSn        ; 4.213 ; 4.153 ; Fall       ; CSn             ;
;  DB[11]   ; CSn        ; 4.192 ; 4.132 ; Fall       ; CSn             ;
;  DB[12]   ; CSn        ; 4.222 ; 4.162 ; Fall       ; CSn             ;
;  DB[13]   ; CSn        ; 4.222 ; 4.162 ; Fall       ; CSn             ;
;  DB[14]   ; CSn        ; 4.096 ; 4.070 ; Fall       ; CSn             ;
;  DB[15]   ; CSn        ; 4.031 ; 3.971 ; Fall       ; CSn             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DB[*]     ; CSn        ; 3.645 ; 3.619 ; Rise       ; CSn             ;
;  DB[0]    ; CSn        ; 3.746 ; 3.686 ; Rise       ; CSn             ;
;  DB[1]    ; CSn        ; 3.741 ; 3.681 ; Rise       ; CSn             ;
;  DB[2]    ; CSn        ; 3.645 ; 3.619 ; Rise       ; CSn             ;
;  DB[3]    ; CSn        ; 4.102 ; 4.042 ; Rise       ; CSn             ;
;  DB[4]    ; CSn        ; 3.927 ; 3.867 ; Rise       ; CSn             ;
;  DB[5]    ; CSn        ; 3.905 ; 3.845 ; Rise       ; CSn             ;
;  DB[6]    ; CSn        ; 3.935 ; 3.875 ; Rise       ; CSn             ;
;  DB[7]    ; CSn        ; 3.935 ; 3.875 ; Rise       ; CSn             ;
;  DB[8]    ; CSn        ; 4.082 ; 4.022 ; Rise       ; CSn             ;
;  DB[9]    ; CSn        ; 4.082 ; 4.022 ; Rise       ; CSn             ;
;  DB[10]   ; CSn        ; 4.102 ; 4.042 ; Rise       ; CSn             ;
;  DB[11]   ; CSn        ; 4.082 ; 4.022 ; Rise       ; CSn             ;
;  DB[12]   ; CSn        ; 4.110 ; 4.050 ; Rise       ; CSn             ;
;  DB[13]   ; CSn        ; 4.110 ; 4.050 ; Rise       ; CSn             ;
;  DB[14]   ; CSn        ; 3.986 ; 3.960 ; Rise       ; CSn             ;
;  DB[15]   ; CSn        ; 3.928 ; 3.868 ; Rise       ; CSn             ;
; DB[*]     ; CSn        ; 3.645 ; 3.619 ; Fall       ; CSn             ;
;  DB[0]    ; CSn        ; 3.746 ; 3.686 ; Fall       ; CSn             ;
;  DB[1]    ; CSn        ; 3.741 ; 3.681 ; Fall       ; CSn             ;
;  DB[2]    ; CSn        ; 3.645 ; 3.619 ; Fall       ; CSn             ;
;  DB[3]    ; CSn        ; 4.102 ; 4.042 ; Fall       ; CSn             ;
;  DB[4]    ; CSn        ; 3.927 ; 3.867 ; Fall       ; CSn             ;
;  DB[5]    ; CSn        ; 3.905 ; 3.845 ; Fall       ; CSn             ;
;  DB[6]    ; CSn        ; 3.935 ; 3.875 ; Fall       ; CSn             ;
;  DB[7]    ; CSn        ; 3.935 ; 3.875 ; Fall       ; CSn             ;
;  DB[8]    ; CSn        ; 4.082 ; 4.022 ; Fall       ; CSn             ;
;  DB[9]    ; CSn        ; 4.082 ; 4.022 ; Fall       ; CSn             ;
;  DB[10]   ; CSn        ; 4.102 ; 4.042 ; Fall       ; CSn             ;
;  DB[11]   ; CSn        ; 4.082 ; 4.022 ; Fall       ; CSn             ;
;  DB[12]   ; CSn        ; 4.110 ; 4.050 ; Fall       ; CSn             ;
;  DB[13]   ; CSn        ; 4.110 ; 4.050 ; Fall       ; CSn             ;
;  DB[14]   ; CSn        ; 3.986 ; 3.960 ; Fall       ; CSn             ;
;  DB[15]   ; CSn        ; 3.928 ; 3.868 ; Fall       ; CSn             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DB[*]     ; CSn        ; 3.247     ; 3.273     ; Rise       ; CSn             ;
;  DB[0]    ; CSn        ; 3.316     ; 3.376     ; Rise       ; CSn             ;
;  DB[1]    ; CSn        ; 3.309     ; 3.369     ; Rise       ; CSn             ;
;  DB[2]    ; CSn        ; 3.247     ; 3.273     ; Rise       ; CSn             ;
;  DB[3]    ; CSn        ; 3.737     ; 3.797     ; Rise       ; CSn             ;
;  DB[4]    ; CSn        ; 3.533     ; 3.593     ; Rise       ; CSn             ;
;  DB[5]    ; CSn        ; 3.508     ; 3.568     ; Rise       ; CSn             ;
;  DB[6]    ; CSn        ; 3.542     ; 3.602     ; Rise       ; CSn             ;
;  DB[7]    ; CSn        ; 3.542     ; 3.602     ; Rise       ; CSn             ;
;  DB[8]    ; CSn        ; 3.716     ; 3.776     ; Rise       ; CSn             ;
;  DB[9]    ; CSn        ; 3.716     ; 3.776     ; Rise       ; CSn             ;
;  DB[10]   ; CSn        ; 3.737     ; 3.797     ; Rise       ; CSn             ;
;  DB[11]   ; CSn        ; 3.716     ; 3.776     ; Rise       ; CSn             ;
;  DB[12]   ; CSn        ; 3.753     ; 3.813     ; Rise       ; CSn             ;
;  DB[13]   ; CSn        ; 3.753     ; 3.813     ; Rise       ; CSn             ;
;  DB[14]   ; CSn        ; 3.654     ; 3.680     ; Rise       ; CSn             ;
;  DB[15]   ; CSn        ; 3.536     ; 3.596     ; Rise       ; CSn             ;
; DB[*]     ; CSn        ; 3.247     ; 3.273     ; Fall       ; CSn             ;
;  DB[0]    ; CSn        ; 3.316     ; 3.376     ; Fall       ; CSn             ;
;  DB[1]    ; CSn        ; 3.309     ; 3.369     ; Fall       ; CSn             ;
;  DB[2]    ; CSn        ; 3.247     ; 3.273     ; Fall       ; CSn             ;
;  DB[3]    ; CSn        ; 3.737     ; 3.797     ; Fall       ; CSn             ;
;  DB[4]    ; CSn        ; 3.533     ; 3.593     ; Fall       ; CSn             ;
;  DB[5]    ; CSn        ; 3.508     ; 3.568     ; Fall       ; CSn             ;
;  DB[6]    ; CSn        ; 3.542     ; 3.602     ; Fall       ; CSn             ;
;  DB[7]    ; CSn        ; 3.542     ; 3.602     ; Fall       ; CSn             ;
;  DB[8]    ; CSn        ; 3.716     ; 3.776     ; Fall       ; CSn             ;
;  DB[9]    ; CSn        ; 3.716     ; 3.776     ; Fall       ; CSn             ;
;  DB[10]   ; CSn        ; 3.737     ; 3.797     ; Fall       ; CSn             ;
;  DB[11]   ; CSn        ; 3.716     ; 3.776     ; Fall       ; CSn             ;
;  DB[12]   ; CSn        ; 3.753     ; 3.813     ; Fall       ; CSn             ;
;  DB[13]   ; CSn        ; 3.753     ; 3.813     ; Fall       ; CSn             ;
;  DB[14]   ; CSn        ; 3.654     ; 3.680     ; Fall       ; CSn             ;
;  DB[15]   ; CSn        ; 3.536     ; 3.596     ; Fall       ; CSn             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DB[*]     ; CSn        ; 3.155     ; 3.181     ; Rise       ; CSn             ;
;  DB[0]    ; CSn        ; 3.224     ; 3.284     ; Rise       ; CSn             ;
;  DB[1]    ; CSn        ; 3.217     ; 3.277     ; Rise       ; CSn             ;
;  DB[2]    ; CSn        ; 3.155     ; 3.181     ; Rise       ; CSn             ;
;  DB[3]    ; CSn        ; 3.629     ; 3.689     ; Rise       ; CSn             ;
;  DB[4]    ; CSn        ; 3.432     ; 3.492     ; Rise       ; CSn             ;
;  DB[5]    ; CSn        ; 3.409     ; 3.469     ; Rise       ; CSn             ;
;  DB[6]    ; CSn        ; 3.441     ; 3.501     ; Rise       ; CSn             ;
;  DB[7]    ; CSn        ; 3.441     ; 3.501     ; Rise       ; CSn             ;
;  DB[8]    ; CSn        ; 3.608     ; 3.668     ; Rise       ; CSn             ;
;  DB[9]    ; CSn        ; 3.608     ; 3.668     ; Rise       ; CSn             ;
;  DB[10]   ; CSn        ; 3.629     ; 3.689     ; Rise       ; CSn             ;
;  DB[11]   ; CSn        ; 3.608     ; 3.668     ; Rise       ; CSn             ;
;  DB[12]   ; CSn        ; 3.644     ; 3.704     ; Rise       ; CSn             ;
;  DB[13]   ; CSn        ; 3.644     ; 3.704     ; Rise       ; CSn             ;
;  DB[14]   ; CSn        ; 3.546     ; 3.572     ; Rise       ; CSn             ;
;  DB[15]   ; CSn        ; 3.435     ; 3.495     ; Rise       ; CSn             ;
; DB[*]     ; CSn        ; 3.155     ; 3.181     ; Fall       ; CSn             ;
;  DB[0]    ; CSn        ; 3.224     ; 3.284     ; Fall       ; CSn             ;
;  DB[1]    ; CSn        ; 3.217     ; 3.277     ; Fall       ; CSn             ;
;  DB[2]    ; CSn        ; 3.155     ; 3.181     ; Fall       ; CSn             ;
;  DB[3]    ; CSn        ; 3.629     ; 3.689     ; Fall       ; CSn             ;
;  DB[4]    ; CSn        ; 3.432     ; 3.492     ; Fall       ; CSn             ;
;  DB[5]    ; CSn        ; 3.409     ; 3.469     ; Fall       ; CSn             ;
;  DB[6]    ; CSn        ; 3.441     ; 3.501     ; Fall       ; CSn             ;
;  DB[7]    ; CSn        ; 3.441     ; 3.501     ; Fall       ; CSn             ;
;  DB[8]    ; CSn        ; 3.608     ; 3.668     ; Fall       ; CSn             ;
;  DB[9]    ; CSn        ; 3.608     ; 3.668     ; Fall       ; CSn             ;
;  DB[10]   ; CSn        ; 3.629     ; 3.689     ; Fall       ; CSn             ;
;  DB[11]   ; CSn        ; 3.608     ; 3.668     ; Fall       ; CSn             ;
;  DB[12]   ; CSn        ; 3.644     ; 3.704     ; Fall       ; CSn             ;
;  DB[13]   ; CSn        ; 3.644     ; 3.704     ; Fall       ; CSn             ;
;  DB[14]   ; CSn        ; 3.546     ; 3.572     ; Fall       ; CSn             ;
;  DB[15]   ; CSn        ; 3.435     ; 3.495     ; Fall       ; CSn             ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                          ;
+-------------------------------------------------+--------+--------+----------+---------+---------------------+
; Clock                                           ; Setup  ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------+--------+--------+----------+---------+---------------------+
; Worst-case Slack                                ; -1.650 ; -0.628 ; N/A      ; N/A     ; -3.201              ;
;  CSn                                            ; -0.112 ; -0.628 ; N/A      ; N/A     ; -3.201              ;
;  clk_25m                                        ; N/A    ; N/A    ; N/A      ; N/A     ; 19.587              ;
;  u1|altpll_component|auto_generated|pll1|clk[0] ; -1.650 ; 0.462  ; N/A      ; N/A     ; 4.699               ;
; Design-wide TNS                                 ; -1.65  ; -0.628 ; 0.0      ; 0.0     ; -15.804             ;
;  CSn                                            ; -0.112 ; -0.628 ; N/A      ; N/A     ; -15.804             ;
;  clk_25m                                        ; N/A    ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  u1|altpll_component|auto_generated|pll1|clk[0] ; -1.650 ; 0.000  ; N/A      ; N/A     ; 0.000               ;
+-------------------------------------------------+--------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                           ;
+-----------+------------+--------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+--------+-------+------------+------------------------------------------------+
; AB[*]     ; CSn        ; 0.231  ; 0.480 ; Fall       ; CSn                                            ;
;  AB[16]   ; CSn        ; -0.176 ; 0.268 ; Fall       ; CSn                                            ;
;  AB[17]   ; CSn        ; -0.154 ; 0.276 ; Fall       ; CSn                                            ;
;  AB[18]   ; CSn        ; -0.200 ; 0.245 ; Fall       ; CSn                                            ;
;  AB[19]   ; CSn        ; 0.162  ; 0.431 ; Fall       ; CSn                                            ;
;  AB[20]   ; CSn        ; 0.231  ; 0.480 ; Fall       ; CSn                                            ;
;  AB[21]   ; CSn        ; 0.194  ; 0.460 ; Fall       ; CSn                                            ;
;  AB[22]   ; CSn        ; 0.189  ; 0.453 ; Fall       ; CSn                                            ;
;  AB[23]   ; CSn        ; -0.255 ; 0.227 ; Fall       ; CSn                                            ;
; CSn       ; CSn        ; 0.592  ; 0.881 ; Fall       ; CSn                                            ;
; DB[*]     ; CSn        ; 0.609  ; 0.842 ; Fall       ; CSn                                            ;
;  DB[0]    ; CSn        ; -0.211 ; 0.224 ; Fall       ; CSn                                            ;
;  DB[1]    ; CSn        ; -0.272 ; 0.186 ; Fall       ; CSn                                            ;
;  DB[2]    ; CSn        ; -0.249 ; 0.191 ; Fall       ; CSn                                            ;
;  DB[3]    ; CSn        ; 0.264  ; 0.472 ; Fall       ; CSn                                            ;
;  DB[4]    ; CSn        ; -0.176 ; 0.264 ; Fall       ; CSn                                            ;
;  DB[5]    ; CSn        ; -0.194 ; 0.251 ; Fall       ; CSn                                            ;
;  DB[6]    ; CSn        ; -0.125 ; 0.293 ; Fall       ; CSn                                            ;
;  DB[7]    ; CSn        ; -0.142 ; 0.305 ; Fall       ; CSn                                            ;
;  DB[8]    ; CSn        ; 0.425  ; 0.638 ; Fall       ; CSn                                            ;
;  DB[9]    ; CSn        ; 0.251  ; 0.520 ; Fall       ; CSn                                            ;
;  DB[10]   ; CSn        ; 0.216  ; 0.458 ; Fall       ; CSn                                            ;
;  DB[11]   ; CSn        ; 0.249  ; 0.485 ; Fall       ; CSn                                            ;
;  DB[12]   ; CSn        ; 0.498  ; 0.713 ; Fall       ; CSn                                            ;
;  DB[13]   ; CSn        ; 0.609  ; 0.842 ; Fall       ; CSn                                            ;
;  DB[14]   ; CSn        ; 0.104  ; 0.389 ; Fall       ; CSn                                            ;
;  DB[15]   ; CSn        ; 0.300  ; 0.524 ; Fall       ; CSn                                            ;
; RDn       ; CSn        ; 2.030  ; 2.571 ; Fall       ; CSn                                            ;
; WRn       ; CSn        ; 2.797  ; 2.694 ; Fall       ; CSn                                            ;
; CSn       ; clk_25m    ; 2.109  ; 2.070 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; WRn       ; clk_25m    ; 4.566  ; 4.848 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+-------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+------------+--------+--------+------------+------------------------------------------------+
; AB[*]     ; CSn        ; 0.776  ; 0.635  ; Fall       ; CSn                                            ;
;  AB[16]   ; CSn        ; 0.700  ; 0.559  ; Fall       ; CSn                                            ;
;  AB[17]   ; CSn        ; 0.679  ; 0.540  ; Fall       ; CSn                                            ;
;  AB[18]   ; CSn        ; 0.723  ; 0.585  ; Fall       ; CSn                                            ;
;  AB[19]   ; CSn        ; 0.435  ; 0.291  ; Fall       ; CSn                                            ;
;  AB[20]   ; CSn        ; 0.400  ; 0.219  ; Fall       ; CSn                                            ;
;  AB[21]   ; CSn        ; 0.417  ; 0.255  ; Fall       ; CSn                                            ;
;  AB[22]   ; CSn        ; 0.423  ; 0.260  ; Fall       ; CSn                                            ;
;  AB[23]   ; CSn        ; 0.776  ; 0.635  ; Fall       ; CSn                                            ;
; CSn       ; CSn        ; 0.652  ; 0.628  ; Fall       ; CSn                                            ;
; DB[*]     ; CSn        ; 0.794  ; 0.674  ; Fall       ; CSn                                            ;
;  DB[0]    ; CSn        ; 0.735  ; 0.600  ; Fall       ; CSn                                            ;
;  DB[1]    ; CSn        ; 0.794  ; 0.674  ; Fall       ; CSn                                            ;
;  DB[2]    ; CSn        ; 0.772  ; 0.647  ; Fall       ; CSn                                            ;
;  DB[3]    ; CSn        ; 0.406  ; 0.215  ; Fall       ; CSn                                            ;
;  DB[4]    ; CSn        ; 0.700  ; 0.564  ; Fall       ; CSn                                            ;
;  DB[5]    ; CSn        ; 0.718  ; 0.580  ; Fall       ; CSn                                            ;
;  DB[6]    ; CSn        ; 0.651  ; 0.523  ; Fall       ; CSn                                            ;
;  DB[7]    ; CSn        ; 0.667  ; 0.518  ; Fall       ; CSn                                            ;
;  DB[8]    ; CSn        ; 0.340  ; 0.079  ; Fall       ; CSn                                            ;
;  DB[9]    ; CSn        ; 0.386  ; 0.177  ; Fall       ; CSn                                            ;
;  DB[10]   ; CSn        ; 0.408  ; 0.252  ; Fall       ; CSn                                            ;
;  DB[11]   ; CSn        ; 0.384  ; 0.215  ; Fall       ; CSn                                            ;
;  DB[12]   ; CSn        ; 0.302  ; 0.014  ; Fall       ; CSn                                            ;
;  DB[13]   ; CSn        ; 0.240  ; -0.102 ; Fall       ; CSn                                            ;
;  DB[14]   ; CSn        ; 0.487  ; 0.323  ; Fall       ; CSn                                            ;
;  DB[15]   ; CSn        ; 0.363  ; 0.163  ; Fall       ; CSn                                            ;
; RDn       ; CSn        ; -0.410 ; -0.921 ; Fall       ; CSn                                            ;
; WRn       ; CSn        ; -0.543 ; -1.206 ; Fall       ; CSn                                            ;
; CSn       ; clk_25m    ; -0.572 ; -0.989 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; WRn       ; clk_25m    ; -1.767 ; -2.330 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DB[*]     ; CSn        ; 14.286 ; 13.989 ; Fall       ; CSn             ;
;  DB[0]    ; CSn        ; 13.614 ; 13.374 ; Fall       ; CSn             ;
;  DB[1]    ; CSn        ; 13.485 ; 13.213 ; Fall       ; CSn             ;
;  DB[2]    ; CSn        ; 13.395 ; 13.109 ; Fall       ; CSn             ;
;  DB[3]    ; CSn        ; 14.285 ; 13.962 ; Fall       ; CSn             ;
;  DB[4]    ; CSn        ; 13.714 ; 13.477 ; Fall       ; CSn             ;
;  DB[5]    ; CSn        ; 13.881 ; 13.583 ; Fall       ; CSn             ;
;  DB[6]    ; CSn        ; 13.999 ; 13.690 ; Fall       ; CSn             ;
;  DB[7]    ; CSn        ; 14.119 ; 13.897 ; Fall       ; CSn             ;
;  DB[8]    ; CSn        ; 13.984 ; 13.689 ; Fall       ; CSn             ;
;  DB[9]    ; CSn        ; 13.803 ; 13.550 ; Fall       ; CSn             ;
;  DB[10]   ; CSn        ; 14.145 ; 13.810 ; Fall       ; CSn             ;
;  DB[11]   ; CSn        ; 14.156 ; 13.836 ; Fall       ; CSn             ;
;  DB[12]   ; CSn        ; 13.918 ; 13.677 ; Fall       ; CSn             ;
;  DB[13]   ; CSn        ; 14.286 ; 13.989 ; Fall       ; CSn             ;
;  DB[14]   ; CSn        ; 14.031 ; 13.697 ; Fall       ; CSn             ;
;  DB[15]   ; CSn        ; 14.015 ; 13.743 ; Fall       ; CSn             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DB[*]     ; CSn        ; 5.895 ; 5.966 ; Fall       ; CSn             ;
;  DB[0]    ; CSn        ; 6.068 ; 6.114 ; Fall       ; CSn             ;
;  DB[1]    ; CSn        ; 6.009 ; 6.042 ; Fall       ; CSn             ;
;  DB[2]    ; CSn        ; 5.895 ; 5.966 ; Fall       ; CSn             ;
;  DB[3]    ; CSn        ; 6.353 ; 6.424 ; Fall       ; CSn             ;
;  DB[4]    ; CSn        ; 6.127 ; 6.189 ; Fall       ; CSn             ;
;  DB[5]    ; CSn        ; 6.184 ; 6.237 ; Fall       ; CSn             ;
;  DB[6]    ; CSn        ; 6.231 ; 6.288 ; Fall       ; CSn             ;
;  DB[7]    ; CSn        ; 6.303 ; 6.388 ; Fall       ; CSn             ;
;  DB[8]    ; CSn        ; 6.238 ; 6.295 ; Fall       ; CSn             ;
;  DB[9]    ; CSn        ; 6.141 ; 6.198 ; Fall       ; CSn             ;
;  DB[10]   ; CSn        ; 6.289 ; 6.350 ; Fall       ; CSn             ;
;  DB[11]   ; CSn        ; 6.282 ; 6.346 ; Fall       ; CSn             ;
;  DB[12]   ; CSn        ; 6.200 ; 6.263 ; Fall       ; CSn             ;
;  DB[13]   ; CSn        ; 6.359 ; 6.444 ; Fall       ; CSn             ;
;  DB[14]   ; CSn        ; 6.147 ; 6.246 ; Fall       ; CSn             ;
;  DB[15]   ; CSn        ; 6.249 ; 6.321 ; Fall       ; CSn             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; RDn        ; DB[0]       ; 8.543 ; 8.404 ; 8.875 ; 8.736 ;
; RDn        ; DB[1]       ; 8.532 ; 8.393 ; 8.866 ; 8.727 ;
; RDn        ; DB[2]       ; 8.434 ; 8.293 ; 8.768 ; 8.627 ;
; RDn        ; DB[3]       ; 9.348 ; 9.209 ; 9.722 ; 9.583 ;
; RDn        ; DB[4]       ; 8.959 ; 8.820 ; 9.309 ; 9.170 ;
; RDn        ; DB[5]       ; 8.923 ; 8.784 ; 9.276 ; 9.137 ;
; RDn        ; DB[6]       ; 8.969 ; 8.830 ; 9.317 ; 9.178 ;
; RDn        ; DB[7]       ; 8.969 ; 8.830 ; 9.317 ; 9.178 ;
; RDn        ; DB[8]       ; 9.315 ; 9.176 ; 9.691 ; 9.552 ;
; RDn        ; DB[9]       ; 9.315 ; 9.176 ; 9.691 ; 9.552 ;
; RDn        ; DB[10]      ; 9.348 ; 9.209 ; 9.722 ; 9.583 ;
; RDn        ; DB[11]      ; 9.315 ; 9.176 ; 9.691 ; 9.552 ;
; RDn        ; DB[12]      ; 9.367 ; 9.228 ; 9.744 ; 9.605 ;
; RDn        ; DB[13]      ; 9.367 ; 9.228 ; 9.744 ; 9.605 ;
; RDn        ; DB[14]      ; 9.217 ; 9.076 ; 9.593 ; 9.452 ;
; RDn        ; DB[15]      ; 8.952 ; 8.813 ; 9.301 ; 9.162 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; RDn        ; DB[0]       ; 4.027 ; 3.967 ; 4.574 ; 4.514 ;
; RDn        ; DB[1]       ; 4.020 ; 3.960 ; 4.569 ; 4.509 ;
; RDn        ; DB[2]       ; 3.924 ; 3.898 ; 4.473 ; 4.447 ;
; RDn        ; DB[3]       ; 4.432 ; 4.372 ; 4.930 ; 4.870 ;
; RDn        ; DB[4]       ; 4.235 ; 4.175 ; 4.755 ; 4.695 ;
; RDn        ; DB[5]       ; 4.212 ; 4.152 ; 4.733 ; 4.673 ;
; RDn        ; DB[6]       ; 4.244 ; 4.184 ; 4.763 ; 4.703 ;
; RDn        ; DB[7]       ; 4.244 ; 4.184 ; 4.763 ; 4.703 ;
; RDn        ; DB[8]       ; 4.411 ; 4.351 ; 4.910 ; 4.850 ;
; RDn        ; DB[9]       ; 4.411 ; 4.351 ; 4.910 ; 4.850 ;
; RDn        ; DB[10]      ; 4.432 ; 4.372 ; 4.930 ; 4.870 ;
; RDn        ; DB[11]      ; 4.411 ; 4.351 ; 4.910 ; 4.850 ;
; RDn        ; DB[12]      ; 4.447 ; 4.387 ; 4.938 ; 4.878 ;
; RDn        ; DB[13]      ; 4.447 ; 4.387 ; 4.938 ; 4.878 ;
; RDn        ; DB[14]      ; 4.315 ; 4.289 ; 4.814 ; 4.788 ;
; RDn        ; DB[15]      ; 4.238 ; 4.178 ; 4.756 ; 4.696 ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin       ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; fpga_ledr ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fpga_ledg ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fpga_ledb ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DB[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------+
; Input Transition Times                                      ;
+----------+--------------+-----------------+-----------------+
; Pin      ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------+--------------+-----------------+-----------------+
; FSMC_CLK ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; NADV     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[0]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[1]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[2]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[3]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[4]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[5]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[6]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[7]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[8]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[9]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[10]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[11]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[12]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[13]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[14]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB[15]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RDn      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CSn      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; WRn      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AB[16]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AB[17]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AB[18]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AB[19]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AB[20]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AB[21]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AB[22]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AB[23]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_25m  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin       ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; fpga_ledr ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; fpga_ledg ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; fpga_ledb ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; DB[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; DB[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; DB[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.36 V              ; -0.0133 V           ; 0.215 V                              ; 0.046 V                              ; 5.28e-10 s                  ; 5.48e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.36 V             ; -0.0133 V          ; 0.215 V                             ; 0.046 V                             ; 5.28e-10 s                 ; 5.48e-10 s                 ; Yes                       ; Yes                       ;
; DB[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; DB[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; DB[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; DB[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; DB[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; DB[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; DB[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; DB[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; DB[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; DB[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; DB[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; DB[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.36 V              ; -0.0133 V           ; 0.215 V                              ; 0.046 V                              ; 5.28e-10 s                  ; 5.48e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.36 V             ; -0.0133 V          ; 0.215 V                             ; 0.046 V                             ; 5.28e-10 s                 ; 5.48e-10 s                 ; Yes                       ; Yes                       ;
; DB[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin       ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; fpga_ledr ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; fpga_ledg ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; fpga_ledb ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; DB[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; DB[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; DB[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00607 V          ; 0.064 V                              ; 0.017 V                              ; 6.9e-10 s                   ; 6.78e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00607 V         ; 0.064 V                             ; 0.017 V                             ; 6.9e-10 s                  ; 6.78e-10 s                 ; Yes                       ; Yes                       ;
; DB[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; DB[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; DB[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; DB[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; DB[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; DB[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; DB[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; DB[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; DB[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; DB[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; DB[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; DB[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00607 V          ; 0.064 V                              ; 0.017 V                              ; 6.9e-10 s                   ; 6.78e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00607 V         ; 0.064 V                             ; 0.017 V                             ; 6.9e-10 s                  ; 6.78e-10 s                 ; Yes                       ; Yes                       ;
; DB[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin       ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; fpga_ledr ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fpga_ledg ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fpga_ledb ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; DB[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; DB[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; DB[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0386 V           ; 0.161 V                              ; 0.078 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0386 V          ; 0.161 V                             ; 0.078 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; DB[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; DB[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; DB[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; DB[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; DB[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; DB[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; DB[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; DB[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; DB[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; DB[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; DB[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; DB[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0386 V           ; 0.161 V                              ; 0.078 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0386 V          ; 0.161 V                             ; 0.078 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; DB[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                         ;
+------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------------------------------------------+----------+----------+----------+----------+
; CSn        ; CSn                                            ; 0        ; 0        ; 2        ; 2        ;
; CSn        ; u1|altpll_component|auto_generated|pll1|clk[0] ; 1        ; 1        ; 0        ; 0        ;
+------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                          ;
+------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------------------------------------------+----------+----------+----------+----------+
; CSn        ; CSn                                            ; 0        ; 0        ; 2        ; 2        ;
; CSn        ; u1|altpll_component|auto_generated|pll1|clk[0] ; 1        ; 1        ; 0        ; 0        ;
+------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 27    ; 27   ;
; Unconstrained Input Port Paths  ; 59    ; 59   ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 48    ; 48   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Thu Aug 03 14:49:28 2017
Info: Command: quartus_sta fsmc -c fsmc
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'fsmc.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 40.000 -waveform {0.000 20.000} -name clk_25m clk_25m
    Info (332110): create_generated_clock -source {u1|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 4 -duty_cycle 50.00 -name {u1|altpll_component|auto_generated|pll1|clk[0]} {u1|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CSn CSn
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.650
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.650              -1.650 u1|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.072               0.000 CSn 
Info (332146): Worst-case hold slack is -0.628
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.628              -0.628 CSn 
    Info (332119):     1.224               0.000 u1|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201             -15.804 CSn 
    Info (332119):     4.702               0.000 u1|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    19.910               0.000 clk_25m 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.328
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.328              -1.328 u1|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -0.112              -0.112 CSn 
Info (332146): Worst-case hold slack is -0.600
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.600              -0.600 CSn 
    Info (332119):     1.072               0.000 u1|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201             -15.804 CSn 
    Info (332119):     4.699               0.000 u1|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    19.918               0.000 clk_25m 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.915
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.915              -0.915 u1|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.543               0.000 CSn 
Info (332146): Worst-case hold slack is -0.172
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.172              -0.172 CSn 
    Info (332119):     0.462               0.000 u1|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -7.340 CSn 
    Info (332119):     4.786               0.000 u1|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    19.587               0.000 clk_25m 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 552 megabytes
    Info: Processing ended: Thu Aug 03 14:49:31 2017
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


