<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:15:53.1553</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.10.11</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0134859</applicationNumber><claimCount>22</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2024.04.23</openDate><openNumber>10-2024-0052666</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/70</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/30</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/20</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명은 미세화 또는 고집적화가 가능한 반도체 장치를 제공한다. 반도체 장치는 트랜지스터, 용량 소자, 및 제 1 절연층을 가진다. 제 1 절연층은 제 1 도전층 및 제 2 도전층 위에 제공되고, 또한 제 1 도전층에 도달하는 제 1 개구와, 제 2 도전층에 도달하는 제 2 개구를 가진다. 트랜지스터는 제 1 개구의 측벽을 따라 채널 형성 영역이 제공되는 세로형 트랜지스터로 한다. 용량 소자는 제 2 개구의 측면을 따라 한 쌍의 전극과 유전체가 제공되는 세로형 용량 소자로 한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서,제 1 트랜지스터;용량 소자; 및제 1 절연층을 포함하고,상기 제 1 트랜지스터는 제 1 도전층, 제 2 도전층, 제 3 도전층, 반도체층, 및 제 2 절연층을 포함하고,상기 용량 소자는 제 4 도전층, 제 5 도전층, 제 6 도전층, 제 7 도전층, 및 상기 제 2 절연층을 포함하고,상기 제 1 절연층은 상기 제 1 도전층 및 상기 제 4 도전층 위에 제공되고, 또한 상기 제 1 도전층에 도달하는 제 1 개구와, 상기 제 4 도전층에 도달하는 제 2 개구를 포함하고,상기 제 2 도전층과 상기 제 5 도전층은 상기 제 1 절연층 위에 제공되고,상기 반도체층은 상기 제 2 도전층과 접한 부분과, 상기 제 1 개구 내에서 상기 제 1 도전층과 접한 부분을 포함하고,상기 제 6 도전층은 상기 제 5 도전층과 접한 부분과, 상기 제 2 개구 내에서 상기 제 4 도전층과 접한 부분을 포함하고,상기 제 2 절연층은 상기 제 1 개구 내에서 상기 반도체층을 덮는 부분과, 상기 제 2 개구 내에서 상기 제 6 도전층을 덮는 부분을 포함하고,상기 제 3 도전층은 상기 제 1 개구 내에서 상기 제 2 절연층을 개재(介在)하여 상기 반도체층과 중첩된 부분을 포함하고,상기 제 7 도전층은 상기 제 2 개구 내에서 상기 제 2 절연층을 개재하여 상기 제 6 도전층과 중첩된 부분을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 제 1 도전층은 제 1 금속층과, 상기 제 1 금속층 위의 제 1 산화물층을 포함하고,상기 제 2 도전층은 제 2 금속층과, 상기 제 2 금속층 위의 제 2 산화물층을 포함하고,상기 반도체층은 상기 제 1 산화물층 및 상기 제 2 산화물층과 접하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서,상기 제 1 도전층과 상기 제 4 도전층은 동일 재료를 포함하고,상기 제 2 도전층과 상기 제 5 도전층은 동일 재료를 포함하고,상기 제 3 도전층과 상기 제 7 도전층은 동일 재료를 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제 1 항에 있어서,제 3 절연층을 더 포함하고,상기 제 3 도전층 및 상기 제 7 도전층은 상기 제 3 절연층에 매립되도록 제공되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제 1 항에 있어서,제 8 도전층 및 제 9 도전층을 더 포함하고,상기 제 8 도전층은 상기 제 1 개구 내에서 상기 제 2 절연층과 상기 제 3 도전층 사이에 위치하는 부분을 포함하고,상기 제 9 도전층은 상기 제 2 개구 내에서 상기 제 2 절연층과 상기 제 7 도전층 사이에 위치하는 부분을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제 1 항에 있어서,상기 제 1 개구는 하단의 개구 지름보다 상단의 개구 지름이 크고,상기 제 2 개구는 하단의 개구 지름보다 상단의 개구 지름이 큰, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제 1 항에 있어서,상기 제 1 도전층은 상기 제 4 도전층, 상기 제 5 도전층, 및 상기 제 6 도전층과 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 제 1 항에 있어서,상기 제 2 도전층은 상기 제 4 도전층, 상기 제 5 도전층, 및 상기 제 6 도전층과 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 제 1 항에 있어서,제 2 트랜지스터 및 제 3 트랜지스터를 더 포함하고,상기 제 2 트랜지스터는 게이트가 상기 제 1 도전층과 전기적으로 접속되고,상기 제 3 트랜지스터는 소스 및 드레인 중 한쪽이 상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>10. 제 9 항에 있어서,상기 제 2 트랜지스터 및 상기 제 3 트랜지스터는 상기 제 1 도전층보다 아래쪽에 위치하고,상기 제 2 트랜지스터는 상기 제 1 트랜지스터와 중첩된 부분을 포함하고,상기 제 3 트랜지스터는 상기 용량 소자와 중첩된 부분을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>11. 제 9 항에 있어서,상기 제 2 트랜지스터 및 상기 제 3 트랜지스터는 상기 제 1 도전층보다 아래쪽에 위치하고,상기 제 2 트랜지스터는 상기 용량 소자와 중첩된 부분을 포함하고,상기 제 3 트랜지스터는 상기 제 1 트랜지스터와 중첩된 부분을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>12. 반도체 장치로서,제 1 트랜지스터; 및용량 소자를 포함하고,상기 제 1 트랜지스터는 제 1 도전층; 상기 제 1 도전층 위에 있고, 상기 제 1 도전층에 도달하는 제 1 개구를 가지는 제 1 절연층; 상기 제 1 절연층 위의 제 2 도전층; 상기 제 2 도전층과 접한 부분과, 상기 제 1 개구 내에서 상기 제 1 도전층과 접한 부분을 포함하는 반도체층; 상기 제 1 개구 내에서 상기 반도체층을 덮는 부분을 포함하는 제 2 절연층; 및 상기 제 1 개구 내에서 상기 제 2 절연층을 개재하여 상기 반도체층과 중첩된 부분을 포함하는 제 3 도전층을 포함하고,상기 용량 소자는 제 4 도전층; 상기 제 4 도전층 위에 있고, 상기 제 4 도전층에 도달하는 제 2 개구를 가지는 상기 제 1 절연층; 상기 제 1 절연층 위의 제 5 도전층; 상기 제 5 도전층과 접한 부분과, 상기 제 2 개구 내에서 상기 제 4 도전층과 접한 부분을 포함하는 제 6 도전층; 상기 제 2 개구 내에서 상기 제 6 도전층을 덮는 부분을 포함하는 상기 제 2 절연층; 및 상기 제 2 개구 내에서 상기 제 2 절연층을 개재하여 상기 제 6 도전층과 중첩된 부분을 포함하는 제 7 도전층을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>13. 제 12 항에 있어서,상기 제 1 도전층은 제 1 금속층과, 상기 제 1 금속층 위의 제 1 산화물층을 포함하고,상기 제 2 도전층은 제 2 금속층과, 상기 제 2 금속층 위의 제 2 산화물층을 포함하고,상기 반도체층은 상기 제 1 산화물층 및 상기 제 2 산화물층과 접하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>14. 제 12 항에 있어서,상기 제 1 도전층과 상기 제 4 도전층은 동일 재료를 포함하고,상기 제 2 도전층과 상기 제 5 도전층은 동일 재료를 포함하고,상기 제 3 도전층과 상기 제 7 도전층은 동일 재료를 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>15. 제 12 항에 있어서,제 3 절연층을 더 포함하고,상기 제 3 도전층 및 상기 제 7 도전층은 상기 제 3 절연층에 매립되도록 제공되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>16. 제 12 항에 있어서,제 8 도전층 및 제 9 도전층을 더 포함하고,상기 제 8 도전층은 상기 제 1 개구 내에서 상기 제 2 절연층과 상기 제 3 도전층 사이에 위치하는 부분을 포함하고,상기 제 9 도전층은 상기 제 2 개구 내에서 상기 제 2 절연층과 상기 제 7 도전층 사이에 위치하는 부분을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>17. 제 12 항에 있어서,상기 제 1 개구는 하단의 개구 지름보다 상단의 개구 지름이 크고,상기 제 2 개구는 하단의 개구 지름보다 상단의 개구 지름이 큰, 반도체 장치.</claim></claimInfo><claimInfo><claim>18. 제 12 항에 있어서,상기 제 1 도전층은 상기 제 4 도전층, 상기 제 5 도전층, 및 상기 제 6 도전층과 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>19. 제 12 항에 있어서,상기 제 2 도전층은 상기 제 4 도전층, 상기 제 5 도전층, 및 상기 제 6 도전층과 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>20. 제 12 항에 있어서,제 2 트랜지스터 및 제 3 트랜지스터를 더 포함하고,상기 제 2 트랜지스터는 게이트가 상기 제 1 도전층과 전기적으로 접속되고,상기 제 3 트랜지스터는 소스 및 드레인 중 한쪽이 상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>21. 제 20 항에 있어서,상기 제 2 트랜지스터 및 상기 제 3 트랜지스터는 상기 제 1 도전층보다 아래쪽에 위치하고,상기 제 2 트랜지스터는 상기 제 1 트랜지스터와 중첩된 부분을 포함하고,상기 제 3 트랜지스터는 상기 용량 소자와 중첩된 부분을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>22. 제 20 항에 있어서,상기 제 2 트랜지스터 및 상기 제 3 트랜지스터는 상기 제 1 도전층보다 아래쪽에 위치하고,상기 제 2 트랜지스터는 상기 용량 소자와 중첩된 부분을 포함하고,상기 제 3 트랜지스터는 상기 제 1 트랜지스터와 중첩된 부분을 포함하는, 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>MATSUZAKI, Takanori</engName><name>마츠자키 다카노리</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>SAITO, Toshihiko</engName><name>사이토 도시히코</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>YAMAZAKI, Shunpei</engName><name>야마자키 슌페이</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001573</code><country>대한민국</country><engName>Kim Jin Hoe</engName><name>김진회</name></agentInfo><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001580</code><country>대한민국</country><engName>Kim Tae Hong</engName><name>김태홍</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2022.10.14</priorityApplicationDate><priorityApplicationNumber>JP-P-2022-165163</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.10.11</receiptDate><receiptNumber>1-1-2023-1110521-99</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(Japan)</documentEngName><documentName>우선권주장증명서류제출서(일본)</documentName><receiptDate>2023.10.18</receiptDate><receiptNumber>9-1-2023-9011368-27</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230134859.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9362f1ffd78e713eeea86ed9567238f20c6987a05c79b1f1cad03e8a2c0a2129707027f68df874f8916e7ca19e84e7972e63486aa44de48c10</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf6cf0dffdc547c5ea1da943c6a641885d5db9fce98cd3b1b5c51e5edf5a6219a7281149eaaa8887ab1fb480e636317aaebc7afea27dbc8d2c</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>