"""
Simulador de Bus de Datos
Demuestra arbitraci√≥n, contenci√≥n y cuellos de botella
"""

import random
import time
from collections import deque
from dataclasses import dataclass
from typing import Literal

@dataclass
class Transaccion:
    """Representa una transacci√≥n en el bus"""
    origen: str
    destino: str
    direccion: int
    tipo: Literal['READ', 'WRITE']
    datos: bytes
    tama√±o: int
    prioridad: int
    timestamp: float

class Bus:
    """Simula un bus de datos con arbitraci√≥n"""
    
    def __init__(self, ancho_bits=64, frecuencia_mhz=5000):
        self.ancho_bits = ancho_bits
        self.frecuencia_mhz = frecuencia_mhz
        
        # Ancho de banda te√≥rico
        self.bytes_por_ciclo = ancho_bits // 8
        self.ciclos_por_segundo = frecuencia_mhz * 1_000_000
        self.bandwidth_bps = self.bytes_por_ciclo * self.ciclos_por_segundo
        
        # Estado del bus
        self.ocupado = False
        self.transaccion_actual = None
        self.cola_espera = deque()
        
        # L√≠neas del bus (simuladas)
        self.address_bus = 0
        self.data_bus = 0
        self.control_signals = {
            'READ': False,
            'WRITE': False,
            'READY': False,
            'MREQ': False
        }
        
        # Estad√≠sticas
        self.stats = {
            'transacciones_completadas': 0,
            'bytes_transferidos': 0,
            'ciclos_totales': 0,
            'ciclos_ocupado': 0,
            'ciclos_idle': 0,
            'conflictos': 0
        }
    
    def calcular_ciclos_necesarios(self, tama√±o_bytes):
        """Calcula ciclos necesarios para transferir N bytes"""
        ciclos = tama√±o_bytes / self.bytes_por_ciclo
        # Redondea hacia arriba
        return int(ciclos) + (1 if ciclos % 1 > 0 else 0)
    
    def agregar_transaccion(self, trans: Transaccion):
        """Agrega transacci√≥n a la cola"""
        if self.ocupado:
            self.stats['conflictos'] += 1
        
        self.cola_espera.append(trans)
        print(f"‚è∏Ô∏è  {trans.origen}‚Üí{trans.destino}: {trans.tipo} "
              f"0x{trans.direccion:04X} ({trans.tama√±o}B) "
              f"[Prioridad: {trans.prioridad}]")
    
    def arbitrar(self):
        """Selecciona pr√≥xima transacci√≥n (por prioridad)"""
        if not self.cola_espera:
            return None
        
        # Ordena por prioridad (mayor = m√°s importante)
        self.cola_espera = deque(sorted(
            self.cola_espera,
            key=lambda t: t.prioridad,
            reverse=True
        ))
        
        return self.cola_espera.popleft()
    
    def ejecutar_transaccion(self, trans: Transaccion):
        """Simula ejecuci√≥n de transacci√≥n en el bus"""
        print(f"\n{'='*70}")
        print(f"üöå EJECUTANDO TRANSACCI√ìN EN EL BUS")
        print(f"{'='*70}")
        
        self.ocupado = True
        self.transaccion_actual = trans
        
        # Fase 1: Direcci√≥n en Address Bus
        print(f"\n1Ô∏è‚É£  Address Bus ‚Üê 0x{trans.direccion:08X}")
        self.address_bus = trans.direccion
        self.control_signals['MREQ'] = True
        ciclos = 1
        
        # Fase 2: Se√±al de control
        if trans.tipo == 'READ':
            print(f"2Ô∏è‚É£  Control Bus ‚Üê READ")
            self.control_signals['READ'] = True
            ciclos += 1
        else:
            print(f"2Ô∏è‚É£  Control Bus ‚Üê WRITE")
            self.control_signals['WRITE'] = True
            print(f"    Data Bus ‚Üê {trans.datos[:16]}...")
            self.data_bus = int.from_bytes(trans.datos[:8], 'little')
            ciclos += 1
        
        # Fase 3: Transferencia de datos
        ciclos_datos = self.calcular_ciclos_necesarios(trans.tama√±o)
        print(f"3Ô∏è‚É£  Transferencia de datos: {trans.tama√±o} bytes")
        print(f"    Ancho del bus: {self.ancho_bits} bits ({self.bytes_por_ciclo} bytes/ciclo)")
        print(f"    Ciclos necesarios: {ciclos_datos}")
        ciclos += ciclos_datos
        
        # Fase 4: READY signal
        print(f"4Ô∏è‚É£  READY ‚Üê TRUE (transferencia completa)")
        self.control_signals['READY'] = True
        ciclos += 1
        
        # Actualizar estad√≠sticas
        self.stats['transacciones_completadas'] += 1
        self.stats['bytes_transferidos'] += trans.tama√±o
        self.stats['ciclos_totales'] += ciclos
        self.stats['ciclos_ocupado'] += ciclos
        
        # Calcular tiempo real
        tiempo_ns = (ciclos / self.ciclos_por_segundo) * 1_000_000_000
        bandwidth_real = (trans.tama√±o / tiempo_ns) * 1_000_000_000  # B/s
        
        print(f"\nüìä Resumen:")
        print(f"   Ciclos totales: {ciclos}")
        print(f"   Tiempo: {tiempo_ns:.2f} ns")
        print(f"   Ancho banda usado: {bandwidth_real / 1e9:.2f} GB/s")
        print(f"   Eficiencia: {(bandwidth_real/self.bandwidth_bps)*100:.1f}%")
        
        # Liberar bus
        self.ocupado = False
        self.transaccion_actual = None
        self.control_signals = {k: False for k in self.control_signals}
        
        return ciclos
    
    def simular_ciclo(self):
        """Simula un ciclo del bus"""
        if not self.ocupado and self.cola_espera:
            trans = self.arbitrar()
            if trans:
                return self.ejecutar_transaccion(trans)
        else:
            self.stats['ciclos_idle'] += 1
            return 1
    
    def mostrar_estadisticas(self):
        """Muestra estad√≠sticas del bus"""
        print(f"\n{'='*70}")
        print(f"üìä ESTAD√çSTICAS DEL BUS")
        print(f"{'='*70}")
        
        print(f"\nüöå Especificaciones:")
        print(f"   Ancho: {self.ancho_bits} bits")
        print(f"   Frecuencia: {self.frecuencia_mhz} MHz")
        print(f"   Ancho banda te√≥rico: {self.bandwidth_bps / 1e9:.2f} GB/s")
        
        print(f"\nüìà Uso:")
        print(f"   Transacciones completadas: {self.stats['transacciones_completadas']}")
        print(f"   Bytes transferidos: {self.stats['bytes_transferidos']:,} B")
        print(f"   = {self.stats['bytes_transferidos'] / 1024:.2f} KB")
        print(f"   = {self.stats['bytes_transferidos'] / 1024**2:.2f} MB")
        
        print(f"\n‚è±Ô∏è  Ciclos:")
        print(f"   Total: {self.stats['ciclos_totales']:,}")
        print(f"   Ocupado: {self.stats['ciclos_ocupado']:,}")
        print(f"   Idle: {self.stats['ciclos_idle']:,}")
        
        if self.stats['ciclos_totales'] > 0:
            utilizacion = (self.stats['ciclos_ocupado'] / 
                          self.stats['ciclos_totales']) * 100
            print(f"   Utilizaci√≥n: {utilizacion:.1f}%")
        
        if self.stats['conflictos'] > 0:
            print(f"\n‚ö†Ô∏è  Conflictos (contenci√≥n): {self.stats['conflictos']}")
        
        # Ancho de banda efectivo
        if self.stats['ciclos_ocupado'] > 0:
            tiempo_s = self.stats['ciclos_ocupado'] / self.ciclos_por_segundo
            bw_efectivo = self.stats['bytes_transferidos'] / tiempo_s
            eficiencia = (bw_efectivo / self.bandwidth_bps) * 100
            
            print(f"\nüìâ Rendimiento:")
            print(f"   Ancho banda efectivo: {bw_efectivo / 1e9:.2f} GB/s")
            print(f"   Eficiencia: {eficiencia:.1f}%")


# ========================================
# EXPERIMENTO 1: Transferencias simples
# ========================================
print("="*70)
print("EXPERIMENTO 1: TRANSFERENCIAS B√ÅSICAS")
print("="*70)

bus1 = Bus(ancho_bits=64, frecuencia_mhz=5000)  # 64-bit, 5 GHz

# CPU lee de RAM
trans1 = Transaccion(
    origen="CPU",
    destino="RAM",
    direccion=0x1000,
    tipo='READ',
    datos=b'\x00' * 64,
    tama√±o=64,  
    # 1 l√≠nea de cache
    prioridad=5,
    timestamp=time.time()
    )
bus1.agregar_transaccion(trans1)
bus1.simular_ciclo()
GPU escribe a RAM
trans2 = Transaccion(
    origen="GPU",
    destino="RAM",
    direccion=0x2000,
    tipo='WRITE',
    datos=b'\xFF' * 1024,
    tama√±o=1024,  # 1 KB
    prioridad=3,
    timestamp=time.time()
    )
bus1.agregar_transaccion(trans2)
bus1.simular_ciclo()
bus1.mostrar_estadisticas()
========================================
EXPERIMENTO 2: Contenci√≥n del bus
========================================
print("\n\n" + "="*70)
print("EXPERIMENTO 2: CONTENCI√ìN DEL BUS")
print("="*70)
print("M√∫ltiples dispositivos quieren usar el bus simult√°neamente")
bus2 = Bus(ancho_bits=64, frecuencia_mhz=5000)
Simula m√∫ltiples dispositivos solicitando bus al mismo tiempo
dispositivos = ['CPU', 'GPU', 'NVMe', 'USB', 'Ethernet']
for i, disp in enumerate(dispositivos):
trans = Transaccion(
origen=disp,
destino="RAM",
direccion=0x1000 * (i+1),
tipo=random.choice(['READ', 'WRITE']),
datos=b'\x00' * 512,
tama√±o=512,
prioridad=random.randint(1, 10),
timestamp=time.time()
)
bus2.agregar_transaccion(trans)
print(f"\n‚ö° Arbitrando {len(bus2.cola_espera)} transacciones...")
print(f"   (Se ejecutar√°n por prioridad)\n")
while bus2.cola_espera:
bus2.simular_ciclo()
input("\n‚è∏Ô∏è  Presiona ENTER para siguiente transacci√≥n...")
bus2.mostrar_estadisticas()
========================================
EXPERIMENTO 3: Comparaci√≥n de anchos
========================================
print("\n\n" + "="*70)
print("EXPERIMENTO 3: COMPARACI√ìN DE ANCHOS DE BUS")
print("="*70)
datos_test = b'\x00' * (1024 * 1024)  # 1 MB
configuraciones = [
(32, "Bus 32-bit (antiguo)"),
(64, "Bus 64-bit (actual)"),
(128, "Bus 128-bit (hipot√©tico)"),
]
print(f"\nTransferencia de {len(datos_test) / 1024:.0f} KB:\n")
for ancho, nombre in configuraciones:
bus = Bus(ancho_bits=ancho, frecuencia_mhz=5000)
trans = Transaccion(
    origen="Test",
    destino="RAM",
    direccion=0x0,
    tipo='WRITE',
    datos=datos_test,
    tama√±o=len(datos_test),
    prioridad=5,
    timestamp=time.time()
)

print(f"\n{nombre}:")
print(f"   Ancho banda te√≥rico: {bus.bandwidth_bps / 1e9:.2f} GB/s")

ciclos = bus.calcular_ciclos_necesarios(len(datos_test))
tiempo_ns = (ciclos / bus.ciclos_por_segundo) * 1_000_000_000

print(f"   Ciclos necesarios: {ciclos:,}")
print(f"   Tiempo: {tiempo_ns:.0f} ns = {tiempo_ns/1000:.2f} Œºs")
========================================
LECCIONES PR√ÅCTICAS
========================================
print("\n\n" + "="*70)
print("üí° LECCIONES PARA PROGRAMACI√ìN")
print("="*70)
print("""

MINIMIZA TRANSFERENCIAS CPU ‚Üî GPU üîÑ

Cada transfer tiene overhead de ~5 Œºs
Agrupa operaciones en batches grandes
Mant√©n datos en GPU si los vas a reusar


ALINEA TUS DATOS AL ANCHO DEL BUS üìè

Transferir 64 bytes alineados = 1 ciclo
Transferir 63 bytes desalineados = 2 ciclos
En NumPy/PyTorch: usa arrays contiguos


USA DMA (Direct Memory Access) üöÄ

Permite transferencias sin CPU
GPU puede leer/escribir RAM directamente
Libera CPU para otros c√°lculos


ENTIENDE TU TOPOLOG√çA PCIe üó∫Ô∏è

GPU en slot x16 directo a CPU: √ìptimo
GPU en slot x8 via chipset: M√°s lento
Verifica con: lspci -tv (Linux)



Ejemplo BAD:
for i in range(10000):
gpu_data = cpu_array[i:i+10]  # ‚ùå 10,000 transfers peque√±os
result = gpu_compute(gpu_data)
Ejemplo GOOD:
gpu_data = cpu_array[:]  # ‚úÖ 1 transfer grande
result = gpu_compute(gpu_data)
""")