### 2.1 複合邏輯閘與真值表

#### 複合邏輯閘
複合邏輯閘是由兩個或更多的基本邏輯閘（如 AND、OR、NOT）組合而成的邏輯電路元件。它的輸入可以是多個基本邏輯閘的輸出，而它的輸出則是這些邏輯閘按照某種特定規則組合的結果。複合邏輯閘通常用來設計更複雜的數位電路。

在數位電路中，複合邏輯閘的使用非常普遍，它可以幫助簡化設計，並實現更複雜的功能。例如，設計加法器、乘法器等數位電路時，往往會使用複合邏輯閘來實現。

#### 真值表
真值表是用來描述邏輯電路行為的一種方式，通過列出所有可能的輸入組合及其對應的輸出，來清楚地展示邏輯公式或電路的運作方式。每一行代表一種輸入組合，而對應的輸出則是這些輸入經過邏輯運算後的結果。

例如，對於一個基本的 AND 閘，當其輸入為 `A` 和 `B` 時，對應的真值表如下：

| A | B | A AND B |
|---|---|---------|
| 0 | 0 |    0    |
| 0 | 1 |    0    |
| 1 | 0 |    0    |
| 1 | 1 |    1    |

類似地，我們可以為任何複合邏輯閘或電路設計繪製真值表。真值表的作用是幫助設計者理解邏輯電路的行為，並為實現設計提供指導。

#### 複合邏輯閘範例：簡單的邏輯加法器

下面是一個簡單的邏輯加法器，它由 AND、OR 和 XOR 基本邏輯閘組成。這個電路用來計算兩個二進位數字的加法，並產生一個和與進位。

##### 1. 邏輯公式：
對於兩個輸入 `A` 和 `B`，它們的和 (`Sum`) 和進位 (`Carry`) 可由以下公式表示：

- `Sum = A XOR B`
- `Carry = A AND B`

##### 2. 真值表：

| A | B | Sum (A XOR B) | Carry (A AND B) |
|---|---|---------------|-----------------|
| 0 | 0 |       0       |        0        |
| 0 | 1 |       1       |        0        |
| 1 | 0 |       1       |        0        |
| 1 | 1 |       0       |        1        |

這個真值表顯示了當兩個二進位數字進行加法時，如何計算它們的和和進位。

#### Verilog 程式碼實現：簡單邏輯加法器

```verilog
module FullAdder(
    input wire A,    // 輸入A
    input wire B,    // 輸入B
    output wire Sum, // 和
    output wire Carry // 進位
);
    // 使用XOR閘計算和
    assign Sum = A ^ B;
    
    // 使用AND閘計算進位
    assign Carry = A & B;

endmodule
```

### 程式碼說明：
1. **`FullAdder` 模組**：這個模組表示一個全加器，它有兩個輸入 `A` 和 `B`，並且有兩個輸出 `Sum` 和 `Carry`。
   
2. **`Sum` 計算**：`Sum` 是兩個輸入 `A` 和 `B` 的 XOR 運算結果。使用 `assign Sum = A ^ B;` 來實現 XOR 操作。這是加法器中用來計算和的部分。

3. **`Carry` 計算**：`Carry` 是兩個輸入 `A` 和 `B` 的 AND 運算結果。使用 `assign Carry = A & B;` 來實現 AND 操作。進位是當兩個位都為 1 時產生的。

### 設計意義與原理：
- **邏輯加法器設計**：此簡單邏輯加法器的設計基於布林代數規則，使用 XOR 來計算和，使用 AND 來計算進位。這些邏輯操作能夠有效地計算二進位數字的加法。
  
- **複合邏輯閘的使用**：在這個範例中，使用了 XOR 和 AND 基本邏輯閘來實現加法器功能。這些邏輯閘的組合展示了如何構建更複雜的數位電路。

- **真值表的作用**：通過真值表，我們可以清楚地看出每一組輸入對應的輸出。真值表是設計和驗證邏輯電路的重要工具，可以幫助設計者理解電路行為，並確保其運作符合預期。

### 結論：
這個範例展示了如何使用 Verilog 描述一個簡單的邏輯加法器，以及如何通過真值表來檢查電路的行為。複合邏輯閘是數位電路設計中的基本組件，通過合理的邏輯簡化和組合，可以實現更為複雜的功能。在數位系統中，這樣的加法器設計廣泛應用於計算機處理單元、數位信號處理器等領域。