# Verilog-verification-automation-tool

#### 1. 전체적인 구조
+ adder.v: 1bit 덧셈 연산을 위한 gate 로직
+ adder_tb.v: 입력 txt 파일을 읽어와서 입력(a, b, cin), 출력(cout, sum)값 테스트

