Partition Merge report for UA3REO
Sun Nov 04 18:10:42 2018
Quartus Prime Version 17.1.1 Internal Build 593 12/11/2017 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Partition Merge Partition Statistics
  5. Partition Merge Partition Pin Processing
  6. Partition Merge Resource Usage Summary
  7. Partition Merge RAM Summary
  8. Partition Merge DSP Block Usage Summary
  9. Partition Merge Messages
 10. Partition Merge Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------------------------+
; Partition Merge Summary                                                                       ;
+------------------------------------+----------------------------------------------------------+
; Partition Merge Status             ; Successful - Sun Nov 04 18:10:42 2018                    ;
; Quartus Prime Version              ; 17.1.1 Internal Build 593 12/11/2017 SJ Standard Edition ;
; Revision Name                      ; UA3REO                                                   ;
; Top-level Entity Name              ; UA3REO                                                   ;
; Family                             ; Cyclone IV E                                             ;
; Total logic elements               ; 13,602                                                   ;
;     Total combinational functions  ; 7,796                                                    ;
;     Dedicated logic registers      ; 10,144                                                   ;
; Total registers                    ; 10144                                                    ;
; Total pins                         ; 41                                                       ;
; Total virtual pins                 ; 0                                                        ;
; Total memory bits                  ; 76,416                                                   ;
; Embedded Multiplier 9-bit elements ; 24                                                       ;
; Total PLLs                         ; 2                                                        ;
+------------------------------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Post-Fit               ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                    ;
+---------------------------------------------+-------+------------------+--------------------------------+
; Statistic                                   ; Top   ; sld_hub:auto_hub ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------+------------------+--------------------------------+
; Estimated Total logic elements              ; 13317 ; 285              ; 0                              ;
;                                             ;       ;                  ;                                ;
; Total combinational functions               ; 7533  ; 263              ; 0                              ;
; Logic element usage by number of LUT inputs ;       ;                  ;                                ;
;     -- 4 input functions                    ; 3004  ; 111              ; 0                              ;
;     -- 3 input functions                    ; 3810  ; 101              ; 0                              ;
;     -- <=2 input functions                  ; 719   ; 51               ; 0                              ;
;                                             ;       ;                  ;                                ;
; Logic elements by mode                      ;       ;                  ;                                ;
;     -- normal mode                          ; 3770  ; 253              ; 0                              ;
;     -- arithmetic mode                      ; 3763  ; 10               ; 0                              ;
;                                             ;       ;                  ;                                ;
; Total registers                             ; 9999  ; 145              ; 0                              ;
;     -- Dedicated logic registers            ; 9999  ; 145              ; 0                              ;
;     -- I/O registers                        ; 0     ; 0                ; 0                              ;
;                                             ;       ;                  ;                                ;
; Virtual pins                                ; 0     ; 0                ; 0                              ;
; I/O pins                                    ; 41    ; 0                ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 24    ; 0                ; 0                              ;
; Total memory bits                           ; 76416 ; 0                ; 0                              ;
; Total RAM block bits                        ; 0     ; 0                ; 0                              ;
; JTAG                                        ; 1     ; 0                ; 0                              ;
; PLL                                         ; 0     ; 0                ; 2                              ;
;                                             ;       ;                  ;                                ;
; Connections                                 ;       ;                  ;                                ;
;     -- Input Connections                    ; 10603 ; 232              ; 1                              ;
;     -- Registered Input Connections         ; 10344 ; 156              ; 0                              ;
;     -- Output Connections                   ; 430   ; 357              ; 10049                          ;
;     -- Registered Output Connections        ; 0     ; 237              ; 0                              ;
;                                             ;       ;                  ;                                ;
; Internal Connections                        ;       ;                  ;                                ;
;     -- Total Connections                    ; 62523 ; 1734             ; 10053                          ;
;     -- Registered Connections               ; 40229 ; 1065             ; 0                              ;
;                                             ;       ;                  ;                                ;
; External Connections                        ;       ;                  ;                                ;
;     -- Top                                  ; 394   ; 589              ; 10050                          ;
;     -- sld_hub:auto_hub                     ; 589   ; 0                ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 10050 ; 0                ; 0                              ;
;                                             ;       ;                  ;                                ;
; Partition Interface                         ;       ;                  ;                                ;
;     -- Input Ports                          ; 135   ; 201              ; 1                              ;
;     -- Output Ports                         ; 57    ; 218              ; 3                              ;
;     -- Bidir Ports                          ; 0     ; 0                ; 0                              ;
;                                             ;       ;                  ;                                ;
; Registered Ports                            ;       ;                  ;                                ;
;     -- Registered Input Ports               ; 0     ; 3                ; 0                              ;
;     -- Registered Output Ports              ; 0     ; 155              ; 0                              ;
;                                             ;       ;                  ;                                ;
; Port Connectivity                           ;       ;                  ;                                ;
;     -- Input Ports driven by GND            ; 0     ; 35               ; 0                              ;
;     -- Output Ports driven by GND           ; 0     ; 28               ; 0                              ;
;     -- Input Ports driven by VCC            ; 0     ; 0                ; 0                              ;
;     -- Output Ports driven by VCC           ; 0     ; 0                ; 0                              ;
;     -- Input Ports with no Source           ; 0     ; 151              ; 0                              ;
;     -- Output Ports with no Source          ; 0     ; 0                ; 0                              ;
;     -- Input Ports with no Fanout           ; 0     ; 156              ; 0                              ;
;     -- Output Ports with no Fanout          ; 0     ; 126              ; 0                              ;
+---------------------------------------------+-------+------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                      ;
+--------------------------------------------------------------------------+-----------+---------------+----------+-------------+
; Name                                                                     ; Partition ; Type          ; Location ; Status      ;
+--------------------------------------------------------------------------+-----------+---------------+----------+-------------+
; ADC_DAC_CLK                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- ADC_DAC_CLK                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ADC_DAC_CLK~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                          ;           ;               ;          ;             ;
; ADC_INPUT[0]                                                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- ADC_INPUT[0]                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- ADC_INPUT[0]~input                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                          ;           ;               ;          ;             ;
; ADC_INPUT[10]                                                            ; Top       ; Input Port    ; n/a      ;             ;
;     -- ADC_INPUT[10]                                                     ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- ADC_INPUT[10]~input                                               ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                          ;           ;               ;          ;             ;
; ADC_INPUT[11]                                                            ; Top       ; Input Port    ; n/a      ;             ;
;     -- ADC_INPUT[11]                                                     ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- ADC_INPUT[11]~input                                               ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                          ;           ;               ;          ;             ;
; ADC_INPUT[1]                                                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- ADC_INPUT[1]                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- ADC_INPUT[1]~input                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                          ;           ;               ;          ;             ;
; ADC_INPUT[2]                                                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- ADC_INPUT[2]                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- ADC_INPUT[2]~input                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                          ;           ;               ;          ;             ;
; ADC_INPUT[3]                                                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- ADC_INPUT[3]                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- ADC_INPUT[3]~input                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                          ;           ;               ;          ;             ;
; ADC_INPUT[4]                                                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- ADC_INPUT[4]                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- ADC_INPUT[4]~input                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                          ;           ;               ;          ;             ;
; ADC_INPUT[5]                                                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- ADC_INPUT[5]                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- ADC_INPUT[5]~input                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                          ;           ;               ;          ;             ;
; ADC_INPUT[6]                                                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- ADC_INPUT[6]                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- ADC_INPUT[6]~input                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                          ;           ;               ;          ;             ;
; ADC_INPUT[7]                                                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- ADC_INPUT[7]                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- ADC_INPUT[7]~input                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                          ;           ;               ;          ;             ;
; ADC_INPUT[8]                                                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- ADC_INPUT[8]                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- ADC_INPUT[8]~input                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                          ;           ;               ;          ;             ;
; ADC_INPUT[9]                                                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- ADC_INPUT[9]                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- ADC_INPUT[9]~input                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                          ;           ;               ;          ;             ;
; ADC_OTR                                                                  ; Top       ; Input Port    ; n/a      ;             ;
;     -- ADC_OTR                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- ADC_OTR~input                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                          ;           ;               ;          ;             ;
; DAC_OUTPUT[0]                                                            ; Top       ; Output Port   ; n/a      ;             ;
;     -- DAC_OUTPUT[0]                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- DAC_OUTPUT[0]~output                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                          ;           ;               ;          ;             ;
; DAC_OUTPUT[10]                                                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- DAC_OUTPUT[10]                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- DAC_OUTPUT[10]~output                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                          ;           ;               ;          ;             ;
; DAC_OUTPUT[11]                                                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- DAC_OUTPUT[11]                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- DAC_OUTPUT[11]~output                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                          ;           ;               ;          ;             ;
; DAC_OUTPUT[12]                                                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- DAC_OUTPUT[12]                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- DAC_OUTPUT[12]~output                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                          ;           ;               ;          ;             ;
; DAC_OUTPUT[13]                                                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- DAC_OUTPUT[13]                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- DAC_OUTPUT[13]~output                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                          ;           ;               ;          ;             ;
; DAC_OUTPUT[1]                                                            ; Top       ; Output Port   ; n/a      ;             ;
;     -- DAC_OUTPUT[1]                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- DAC_OUTPUT[1]~output                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                          ;           ;               ;          ;             ;
; DAC_OUTPUT[2]                                                            ; Top       ; Output Port   ; n/a      ;             ;
;     -- DAC_OUTPUT[2]                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- DAC_OUTPUT[2]~output                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                          ;           ;               ;          ;             ;
; DAC_OUTPUT[3]                                                            ; Top       ; Output Port   ; n/a      ;             ;
;     -- DAC_OUTPUT[3]                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- DAC_OUTPUT[3]~output                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                          ;           ;               ;          ;             ;
; DAC_OUTPUT[4]                                                            ; Top       ; Output Port   ; n/a      ;             ;
;     -- DAC_OUTPUT[4]                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- DAC_OUTPUT[4]~output                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                          ;           ;               ;          ;             ;
; DAC_OUTPUT[5]                                                            ; Top       ; Output Port   ; n/a      ;             ;
;     -- DAC_OUTPUT[5]                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- DAC_OUTPUT[5]~output                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                          ;           ;               ;          ;             ;
; DAC_OUTPUT[6]                                                            ; Top       ; Output Port   ; n/a      ;             ;
;     -- DAC_OUTPUT[6]                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- DAC_OUTPUT[6]~output                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                          ;           ;               ;          ;             ;
; DAC_OUTPUT[7]                                                            ; Top       ; Output Port   ; n/a      ;             ;
;     -- DAC_OUTPUT[7]                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- DAC_OUTPUT[7]~output                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                          ;           ;               ;          ;             ;
; DAC_OUTPUT[8]                                                            ; Top       ; Output Port   ; n/a      ;             ;
;     -- DAC_OUTPUT[8]                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- DAC_OUTPUT[8]~output                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                          ;           ;               ;          ;             ;
; DAC_OUTPUT[9]                                                            ; Top       ; Output Port   ; n/a      ;             ;
;     -- DAC_OUTPUT[9]                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- DAC_OUTPUT[9]~output                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                          ;           ;               ;          ;             ;
; PREAMP                                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- PREAMP                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- PREAMP~output                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                          ;           ;               ;          ;             ;
; STM32_CLK                                                                ; Top       ; Input Port    ; n/a      ;             ;
;     -- STM32_CLK                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- STM32_CLK~input                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                          ;           ;               ;          ;             ;
; STM32_DATA_IN[0]                                                         ; Top       ; Input Port    ; n/a      ;             ;
;     -- STM32_DATA_IN[0]                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- STM32_DATA_IN[0]~input                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                          ;           ;               ;          ;             ;
; STM32_DATA_IN[1]                                                         ; Top       ; Input Port    ; n/a      ;             ;
;     -- STM32_DATA_IN[1]                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- STM32_DATA_IN[1]~input                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                          ;           ;               ;          ;             ;
; STM32_DATA_IN[2]                                                         ; Top       ; Input Port    ; n/a      ;             ;
;     -- STM32_DATA_IN[2]                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- STM32_DATA_IN[2]~input                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                          ;           ;               ;          ;             ;
; STM32_DATA_IN[3]                                                         ; Top       ; Input Port    ; n/a      ;             ;
;     -- STM32_DATA_IN[3]                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- STM32_DATA_IN[3]~input                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                          ;           ;               ;          ;             ;
; STM32_DATA_OUT[0]                                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- STM32_DATA_OUT[0]                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- STM32_DATA_OUT[0]~output                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                          ;           ;               ;          ;             ;
; STM32_DATA_OUT[1]                                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- STM32_DATA_OUT[1]                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- STM32_DATA_OUT[1]~output                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                          ;           ;               ;          ;             ;
; STM32_DATA_OUT[2]                                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- STM32_DATA_OUT[2]                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- STM32_DATA_OUT[2]~output                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                          ;           ;               ;          ;             ;
; STM32_DATA_OUT[3]                                                        ; Top       ; Output Port   ; n/a      ;             ;
;     -- STM32_DATA_OUT[3]                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- STM32_DATA_OUT[3]~output                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                          ;           ;               ;          ;             ;
; STM32_SYNC                                                               ; Top       ; Input Port    ; n/a      ;             ;
;     -- STM32_SYNC                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- STM32_SYNC~input                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                          ;           ;               ;          ;             ;
; TXRX_RELAY                                                               ; Top       ; Output Port   ; n/a      ;             ;
;     -- TXRX_RELAY                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- TXRX_RELAY~output                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                          ;           ;               ;          ;             ;
; altera_reserved_tck                                                      ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tck                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tck~input                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                          ;           ;               ;          ;             ;
; altera_reserved_tdi                                                      ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tdi                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tdi~input                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                          ;           ;               ;          ;             ;
; altera_reserved_tdo                                                      ; Top       ; Output Port   ; n/a      ;             ;
;     -- altera_reserved_tdo                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- altera_reserved_tdo~output                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                          ;           ;               ;          ;             ;
; altera_reserved_tms                                                      ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tms                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tms~input                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                          ;           ;               ;          ;             ;
; clk_sys                                                                  ; Top       ; Input Port    ; n/a      ;             ;
;     -- clk_sys                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- clk_sys~input                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_ADC_in_system_sources_probes_0_issp_impl_clr               ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_ADC_in_system_sources_probes_0_issp_impl_ena               ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_ADC_in_system_sources_probes_0_issp_impl_ir_in_0_          ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_ADC_in_system_sources_probes_0_issp_impl_ir_in_1_          ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_ADC_in_system_sources_probes_0_issp_impl_ir_in_2_          ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_ADC_in_system_sources_probes_0_issp_impl_ir_in_3_          ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_ADC_in_system_sources_probes_0_issp_impl_ir_out_0_         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_ADC_in_system_sources_probes_0_issp_impl_ir_out_1_         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_ADC_in_system_sources_probes_0_issp_impl_ir_out_2_         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_ADC_in_system_sources_probes_0_issp_impl_ir_out_3_         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_ADC_in_system_sources_probes_0_issp_impl_jtag_state_cdr    ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_ADC_in_system_sources_probes_0_issp_impl_jtag_state_cir    ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_ADC_in_system_sources_probes_0_issp_impl_jtag_state_e1dr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_ADC_in_system_sources_probes_0_issp_impl_jtag_state_sdr    ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_ADC_in_system_sources_probes_0_issp_impl_jtag_state_tlr    ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_ADC_in_system_sources_probes_0_issp_impl_jtag_state_udr    ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_ADC_in_system_sources_probes_0_issp_impl_jtag_state_uir    ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_ADC_in_system_sources_probes_0_issp_impl_raw_tck           ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_ADC_in_system_sources_probes_0_issp_impl_tdi               ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_ADC_in_system_sources_probes_0_issp_impl_tdo               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_ADC_in_system_sources_probes_0_issp_impl_usr1              ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_DAC_in_system_sources_probes_0_issp_impl_clr               ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_DAC_in_system_sources_probes_0_issp_impl_ena               ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_DAC_in_system_sources_probes_0_issp_impl_ir_in_0_          ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_DAC_in_system_sources_probes_0_issp_impl_ir_in_1_          ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_DAC_in_system_sources_probes_0_issp_impl_ir_in_2_          ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_DAC_in_system_sources_probes_0_issp_impl_ir_in_3_          ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_DAC_in_system_sources_probes_0_issp_impl_ir_out_0_         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_DAC_in_system_sources_probes_0_issp_impl_ir_out_1_         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_DAC_in_system_sources_probes_0_issp_impl_ir_out_2_         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_DAC_in_system_sources_probes_0_issp_impl_ir_out_3_         ; Top       ; Output Port   ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_DAC_in_system_sources_probes_0_issp_impl_jtag_state_cdr    ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_DAC_in_system_sources_probes_0_issp_impl_jtag_state_cir    ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_DAC_in_system_sources_probes_0_issp_impl_jtag_state_e1dr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_DAC_in_system_sources_probes_0_issp_impl_jtag_state_sdr    ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_DAC_in_system_sources_probes_0_issp_impl_jtag_state_tlr    ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_DAC_in_system_sources_probes_0_issp_impl_jtag_state_udr    ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_DAC_in_system_sources_probes_0_issp_impl_jtag_state_uir    ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_DAC_in_system_sources_probes_0_issp_impl_raw_tck           ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_DAC_in_system_sources_probes_0_issp_impl_tdi               ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_DAC_in_system_sources_probes_0_issp_impl_tdo               ; Top       ; Output Port   ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_DAC_in_system_sources_probes_0_issp_impl_usr1              ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_I_RX_in_system_sources_probes_0_issp_impl_clr              ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_I_RX_in_system_sources_probes_0_issp_impl_ena              ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_I_RX_in_system_sources_probes_0_issp_impl_ir_in_0_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_I_RX_in_system_sources_probes_0_issp_impl_ir_in_1_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_I_RX_in_system_sources_probes_0_issp_impl_ir_in_2_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_I_RX_in_system_sources_probes_0_issp_impl_ir_in_3_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_I_RX_in_system_sources_probes_0_issp_impl_ir_out_0_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_I_RX_in_system_sources_probes_0_issp_impl_ir_out_1_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_I_RX_in_system_sources_probes_0_issp_impl_ir_out_2_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_I_RX_in_system_sources_probes_0_issp_impl_ir_out_3_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_I_RX_in_system_sources_probes_0_issp_impl_jtag_state_cdr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_I_RX_in_system_sources_probes_0_issp_impl_jtag_state_cir   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_I_RX_in_system_sources_probes_0_issp_impl_jtag_state_e1dr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_I_RX_in_system_sources_probes_0_issp_impl_jtag_state_sdr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_I_RX_in_system_sources_probes_0_issp_impl_jtag_state_tlr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_I_RX_in_system_sources_probes_0_issp_impl_jtag_state_udr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_I_RX_in_system_sources_probes_0_issp_impl_jtag_state_uir   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_I_RX_in_system_sources_probes_0_issp_impl_raw_tck          ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_I_RX_in_system_sources_probes_0_issp_impl_tdi              ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_I_RX_in_system_sources_probes_0_issp_impl_tdo              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_I_RX_in_system_sources_probes_0_issp_impl_usr1             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_I_TX_in_system_sources_probes_0_issp_impl_clr              ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_I_TX_in_system_sources_probes_0_issp_impl_ena              ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_I_TX_in_system_sources_probes_0_issp_impl_ir_in_0_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_I_TX_in_system_sources_probes_0_issp_impl_ir_in_1_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_I_TX_in_system_sources_probes_0_issp_impl_ir_in_2_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_I_TX_in_system_sources_probes_0_issp_impl_ir_in_3_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_I_TX_in_system_sources_probes_0_issp_impl_ir_out_0_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_I_TX_in_system_sources_probes_0_issp_impl_ir_out_1_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_I_TX_in_system_sources_probes_0_issp_impl_ir_out_2_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_I_TX_in_system_sources_probes_0_issp_impl_ir_out_3_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_I_TX_in_system_sources_probes_0_issp_impl_jtag_state_cdr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_I_TX_in_system_sources_probes_0_issp_impl_jtag_state_cir   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_I_TX_in_system_sources_probes_0_issp_impl_jtag_state_e1dr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_I_TX_in_system_sources_probes_0_issp_impl_jtag_state_sdr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_I_TX_in_system_sources_probes_0_issp_impl_jtag_state_tlr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_I_TX_in_system_sources_probes_0_issp_impl_jtag_state_udr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_I_TX_in_system_sources_probes_0_issp_impl_jtag_state_uir   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_I_TX_in_system_sources_probes_0_issp_impl_raw_tck          ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_I_TX_in_system_sources_probes_0_issp_impl_tdi              ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_I_TX_in_system_sources_probes_0_issp_impl_tdo              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_I_TX_in_system_sources_probes_0_issp_impl_usr1             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_Q_RX_in_system_sources_probes_0_issp_impl_clr              ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_Q_RX_in_system_sources_probes_0_issp_impl_ena              ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_Q_RX_in_system_sources_probes_0_issp_impl_ir_in_0_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_Q_RX_in_system_sources_probes_0_issp_impl_ir_in_1_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_Q_RX_in_system_sources_probes_0_issp_impl_ir_in_2_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_Q_RX_in_system_sources_probes_0_issp_impl_ir_in_3_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_Q_RX_in_system_sources_probes_0_issp_impl_ir_out_0_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_Q_RX_in_system_sources_probes_0_issp_impl_ir_out_1_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_Q_RX_in_system_sources_probes_0_issp_impl_ir_out_2_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_Q_RX_in_system_sources_probes_0_issp_impl_ir_out_3_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_Q_RX_in_system_sources_probes_0_issp_impl_jtag_state_cdr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_Q_RX_in_system_sources_probes_0_issp_impl_jtag_state_cir   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_Q_RX_in_system_sources_probes_0_issp_impl_jtag_state_e1dr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_Q_RX_in_system_sources_probes_0_issp_impl_jtag_state_sdr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_Q_RX_in_system_sources_probes_0_issp_impl_jtag_state_tlr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_Q_RX_in_system_sources_probes_0_issp_impl_jtag_state_udr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_Q_RX_in_system_sources_probes_0_issp_impl_jtag_state_uir   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_Q_RX_in_system_sources_probes_0_issp_impl_raw_tck          ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_Q_RX_in_system_sources_probes_0_issp_impl_tdi              ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_Q_RX_in_system_sources_probes_0_issp_impl_tdo              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_Q_RX_in_system_sources_probes_0_issp_impl_usr1             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_Q_TX_in_system_sources_probes_0_issp_impl_clr              ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_Q_TX_in_system_sources_probes_0_issp_impl_ena              ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_Q_TX_in_system_sources_probes_0_issp_impl_ir_in_0_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_Q_TX_in_system_sources_probes_0_issp_impl_ir_in_1_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_Q_TX_in_system_sources_probes_0_issp_impl_ir_in_2_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_Q_TX_in_system_sources_probes_0_issp_impl_ir_in_3_         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_Q_TX_in_system_sources_probes_0_issp_impl_ir_out_0_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_Q_TX_in_system_sources_probes_0_issp_impl_ir_out_1_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_Q_TX_in_system_sources_probes_0_issp_impl_ir_out_2_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_Q_TX_in_system_sources_probes_0_issp_impl_ir_out_3_        ; Top       ; Output Port   ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_Q_TX_in_system_sources_probes_0_issp_impl_jtag_state_cdr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_Q_TX_in_system_sources_probes_0_issp_impl_jtag_state_cir   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_Q_TX_in_system_sources_probes_0_issp_impl_jtag_state_e1dr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_Q_TX_in_system_sources_probes_0_issp_impl_jtag_state_sdr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_Q_TX_in_system_sources_probes_0_issp_impl_jtag_state_tlr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_Q_TX_in_system_sources_probes_0_issp_impl_jtag_state_udr   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_Q_TX_in_system_sources_probes_0_issp_impl_jtag_state_uir   ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_Q_TX_in_system_sources_probes_0_issp_impl_raw_tck          ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_Q_TX_in_system_sources_probes_0_issp_impl_tdi              ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_Q_TX_in_system_sources_probes_0_issp_impl_tdo              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_Q_TX_in_system_sources_probes_0_issp_impl_usr1             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_STAGE_in_system_sources_probes_0_issp_impl_clr             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_STAGE_in_system_sources_probes_0_issp_impl_ena             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_STAGE_in_system_sources_probes_0_issp_impl_ir_in_0_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_STAGE_in_system_sources_probes_0_issp_impl_ir_in_1_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_STAGE_in_system_sources_probes_0_issp_impl_ir_in_2_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_STAGE_in_system_sources_probes_0_issp_impl_ir_in_3_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_STAGE_in_system_sources_probes_0_issp_impl_ir_out_0_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_STAGE_in_system_sources_probes_0_issp_impl_ir_out_1_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_STAGE_in_system_sources_probes_0_issp_impl_ir_out_2_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_STAGE_in_system_sources_probes_0_issp_impl_ir_out_3_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_STAGE_in_system_sources_probes_0_issp_impl_jtag_state_cdr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_STAGE_in_system_sources_probes_0_issp_impl_jtag_state_cir  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_STAGE_in_system_sources_probes_0_issp_impl_jtag_state_e1dr ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_STAGE_in_system_sources_probes_0_issp_impl_jtag_state_sdr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_STAGE_in_system_sources_probes_0_issp_impl_jtag_state_tlr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_STAGE_in_system_sources_probes_0_issp_impl_jtag_state_udr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_STAGE_in_system_sources_probes_0_issp_impl_jtag_state_uir  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_STAGE_in_system_sources_probes_0_issp_impl_raw_tck         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_STAGE_in_system_sources_probes_0_issp_impl_tdi             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_STAGE_in_system_sources_probes_0_issp_impl_tdo             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
; jtag.bp.DEBUG_STAGE_in_system_sources_probes_0_issp_impl_usr1            ; Top       ; Input Port    ; n/a      ;             ;
;                                                                          ;           ;               ;          ;             ;
+--------------------------------------------------------------------------+-----------+---------------+----------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                                                                                                  ;
+---------------------------------------------+-------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                     ;
+---------------------------------------------+-------------------------------------------------------------------------------------------+
; Estimated Total logic elements              ; 13,602                                                                                    ;
;                                             ;                                                                                           ;
; Total combinational functions               ; 7796                                                                                      ;
; Logic element usage by number of LUT inputs ;                                                                                           ;
;     -- 4 input functions                    ; 3115                                                                                      ;
;     -- 3 input functions                    ; 3911                                                                                      ;
;     -- <=2 input functions                  ; 770                                                                                       ;
;                                             ;                                                                                           ;
; Logic elements by mode                      ;                                                                                           ;
;     -- normal mode                          ; 4023                                                                                      ;
;     -- arithmetic mode                      ; 3773                                                                                      ;
;                                             ;                                                                                           ;
; Total registers                             ; 10144                                                                                     ;
;     -- Dedicated logic registers            ; 10144                                                                                     ;
;     -- I/O registers                        ; 0                                                                                         ;
;                                             ;                                                                                           ;
; I/O pins                                    ; 41                                                                                        ;
; Total memory bits                           ; 76416                                                                                     ;
;                                             ;                                                                                           ;
; Embedded Multiplier 9-bit elements          ; 24                                                                                        ;
;                                             ;                                                                                           ;
; Total PLLs                                  ; 2                                                                                         ;
;     -- PLLs                                 ; 2                                                                                         ;
;                                             ;                                                                                           ;
; Maximum fan-out node                        ; MAIN_PLL:main_pll|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|wire_pll1_clk[0] ;
; Maximum fan-out                             ; 6703                                                                                      ;
; Total fan-out                               ; 63051                                                                                     ;
; Average fan-out                             ; 3.46                                                                                      ;
+---------------------------------------------+-------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+------------------------+
; Name                                                                                                                                                                                                              ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size  ; MIF                    ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+------------------------+
; cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ff71:auto_generated|a_dpfifo_0lv:dpfifo|altsyncram_j7h1:FIFOram|ALTSYNCRAM                   ; AUTO ; Simple Dual Port ; 8            ; 26           ; 8            ; 26           ; 208   ; None                   ;
; cic:CIC_I|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|altsyncram_hah1:FIFOram|ALTSYNCRAM          ; AUTO ; Simple Dual Port ; 32           ; 17           ; 32           ; 17           ; 544   ; None                   ;
; cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ff71:auto_generated|a_dpfifo_0lv:dpfifo|altsyncram_j7h1:FIFOram|ALTSYNCRAM                   ; AUTO ; Simple Dual Port ; 8            ; 26           ; 8            ; 26           ; 208   ; None                   ;
; cic:CIC_Q|cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|altsyncram_hah1:FIFOram|ALTSYNCRAM          ; AUTO ; Simple Dual Port ; 32           ; 17           ; 32           ; 17           ; 544   ; None                   ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_fu91:auto_generated|ALTSYNCRAM                                                                                  ; AUTO ; ROM              ; 2048         ; 12           ; --           ; --           ; 24576 ; nco_nco_ii_0_sin_f.hex ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_au91:auto_generated|ALTSYNCRAM                                                                                  ; AUTO ; ROM              ; 2048         ; 12           ; --           ; --           ; 24576 ; nco_nco_ii_0_cos_f.hex ;
; nco:NCO|nco_nco_ii_0:nco_ii_0|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_h982:auto_generated|ALTSYNCRAM                                                                                ; AUTO ; True Dual Port   ; 2048         ; 12           ; 2048         ; 12           ; 24576 ; nco_nco_ii_0_sin_c.hex ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|altsyncram_l7h1:FIFOram|ALTSYNCRAM          ; AUTO ; Simple Dual Port ; 8            ; 18           ; 8            ; 18           ; 144   ; None                   ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|altsyncram_hah1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 32           ; 17           ; 32           ; 17           ; 544   ; None                   ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|altsyncram_l7h1:FIFOram|ALTSYNCRAM          ; AUTO ; Simple Dual Port ; 8            ; 18           ; 8            ; 18           ; 144   ; None                   ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|altsyncram_hah1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 32           ; 17           ; 32           ; 17           ; 544   ; None                   ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+------------------------+


+-----------------------------------------------------+
; Partition Merge DSP Block Usage Summary             ;
+---------------------------------------+-------------+
; Statistic                             ; Number Used ;
+---------------------------------------+-------------+
; Simple Multipliers (9-bit)            ; 0           ;
; Simple Multipliers (18-bit)           ; 12          ;
; Embedded Multiplier Blocks            ; --          ;
; Embedded Multiplier 9-bit elements    ; 24          ;
; Signed Embedded Multipliers           ; 12          ;
; Unsigned Embedded Multipliers         ; 0           ;
; Mixed Sign Embedded Multipliers       ; 0           ;
; Variable Sign Embedded Multipliers    ; 0           ;
; Dedicated Input Shift Register Chains ; 0           ;
+---------------------------------------+-------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 17.1.1 Internal Build 593 12/11/2017 SJ Standard Edition
    Info: Processing started: Sun Nov 04 18:10:38 2018
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off UA3REO -c UA3REO --merge=on
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35002): Resolved and merged 2 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 2 node(s), including 0 DDIO, 2 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 13891 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 23 input pins
    Info (21059): Implemented 22 output pins
    Info (21061): Implemented 13639 logic cells
    Info (21064): Implemented 180 RAM segments
    Info (21065): Implemented 2 PLLs
    Info (21062): Implemented 24 DSP elements
Info (144001): Generated suppressed messages file D:/Dropbox/Develop/Projects/UA3REO/FPGA/output_files/UA3REO.merge.smsg
Info: Quartus Prime Partition Merge was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4740 megabytes
    Info: Processing ended: Sun Nov 04 18:10:42 2018
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


+-------------------------------------+
; Partition Merge Suppressed Messages ;
+-------------------------------------+
The suppressed messages can be found in D:/Dropbox/Develop/Projects/UA3REO/FPGA/output_files/UA3REO.merge.smsg.


