#Substrate Graph
# noVertices
40
# noArcs
120
# Vertices: id availableCpu routingCapacity isCenter
0 462 462 1
1 774 774 1
2 125 125 0
3 25 25 0
4 150 150 0
5 25 25 0
6 400 400 0
7 425 425 0
8 400 400 0
9 100 100 0
10 961 961 1
11 437 437 1
12 811 811 1
13 512 512 1
14 924 924 1
15 699 699 1
16 649 649 0
17 25 25 0
18 100 100 0
19 212 212 0
20 25 25 0
21 237 237 0
22 212 212 0
23 125 125 0
24 25 25 0
25 175 175 0
26 25 25 0
27 524 524 0
28 25 25 0
29 237 237 0
30 100 100 0
31 150 150 0
32 125 125 0
33 100 100 0
34 100 100 0
35 100 100 0
36 125 125 0
37 175 175 0
38 100 100 0
39 425 425 0
# Arcs: idS idT delay bandwidth
0 22 5 112
0 39 6 150
0 2 5 75
0 1 4 125
1 27 7 187
1 10 9 156
1 14 9 156
1 6 2 150
1 0 6 125
2 0 3 75
2 4 2 50
3 4 6 25
4 18 1 50
4 5 4 25
4 3 7 25
4 2 2 50
5 4 2 25
6 1 6 150
6 7 10 100
6 8 10 100
6 9 1 50
7 25 8 75
7 10 6 150
7 8 8 100
7 6 8 100
8 14 9 150
8 9 4 50
8 7 9 100
8 6 10 100
9 8 10 50
9 6 9 50
10 7 1 150
10 1 8 156
10 16 7 187
10 13 5 125
10 14 1 187
10 15 4 156
11 19 6 112
11 23 9 75
11 14 6 125
11 15 1 125
12 16 8 187
12 27 3 187
12 13 5 125
12 14 7 156
12 15 2 156
13 16 5 150
13 29 4 112
13 12 9 125
13 10 1 125
14 8 10 150
14 36 10 75
14 1 8 156
14 32 9 75
14 12 2 156
14 11 1 125
14 10 10 187
15 21 10 112
15 39 1 150
15 12 5 156
15 11 8 125
15 10 1 156
16 13 1 150
16 12 10 187
16 10 9 187
16 18 3 50
16 19 10 75
17 19 7 25
18 4 7 50
18 16 1 50
19 11 9 112
19 17 4 25
19 16 5 75
20 22 5 25
21 15 5 112
21 22 3 75
21 23 2 50
22 0 1 112
22 21 1 75
22 20 10 25
23 11 7 75
23 21 5 50
24 25 6 25
25 7 3 75
25 27 10 75
25 24 8 25
26 27 9 25
27 33 8 50
27 1 8 187
27 12 4 187
27 26 8 25
27 25 7 75
28 31 3 25
29 13 6 112
29 30 8 50
29 31 6 75
30 31 10 50
30 29 2 50
31 30 6 50
31 29 8 75
31 28 5 25
32 14 6 75
32 34 8 50
33 27 10 50
33 35 4 50
34 35 1 50
34 32 7 50
35 34 2 50
35 33 2 50
36 14 9 75
36 37 10 50
37 38 6 50
37 39 6 75
37 36 5 50
38 39 2 50
38 37 9 50
39 0 5 150
39 15 8 150
39 38 9 50
39 37 3 75
