module fdiv_1hz (
	input clk_100mhz,
	input rst,
	output reg clk_1hz
	);

	parameter N = 26;
	reg [N-1:0] counter;

	always @(posedge clk_100mhz or posedge rst) begin
		if (rst) begin
			counter <= 0;
			clk_1hz <= 0;
		end
		else begin
			if (counter == 50_000_000 - 1) begin
				counter <= 0;
				clk_1hz <= ~clk_1hz;
			end
			else begin
				counter <= counter + 1;
			end
		end
	end
endmodule

module fdiv_k_vector #(
    parameter K_WIDTH = 8,          // Разрядность шины k (например, 8 свичей)
    parameter COUNTER_WIDTH = 32    // Максимальная разрядность счетчика
)(
    // Тактирование и сброс
    input wire clk,
    input wire rst,
    
    // Входной вектор k (от свичей)
    input wire [K_WIDTH-1:0] k_switches,
    
    // Выходной сигнал
    output reg clk_out

);
    
    // Регистр для хранения текущего значения k
    reg [K_WIDTH-1:0] k_reg;
    
    // Счетчик
    reg [COUNTER_WIDTH-1:0] counter;
    
    // Флаг, что k не равен 0
    wire k_nonzero;
    

    always @(posedge clk or posedge rst) begin
        if (rst) begin
            k_reg <= 0;  // По умолчанию 0
        end
        else begin
            k_reg <= k_switches;  // Запоминаем состояние свичей
        end
    end
    
    // Проверка, что k не равен 0
    assign k_nonzero = (k_reg != 0);
    
    always @(posedge clk or posedge rst) begin
        if (rst) begin
            // Сброс
            counter <= 0;
            clk_out <= 0;
        end
        else if (!k_nonzero) begin
            // Если k = 0, выключаем делитель
            counter <= 0;
            clk_out <= 0;
        end
        else begin
            // Основная логика
            if (counter == k_reg - 1) begin
                // Достигли значения k-1
                counter <= 0;
                clk_out <= ~clk_out;  // Инвертируем выход
            end
            else begin
                // Инкремент счетчика
                counter <= counter + 1;
            end
        end
    end
    
    
    assign counter_debug = counter;
    assign divider_active = k_nonzero;
    
endmodule
