$date
	Thu Sep 28 03:27:56 2023
$end
$version
	Icarus Verilog
$end
$timescale
	1s
$end
$scope module adder2_tb $end
$var wire 2 ! z [1:0] $end
$var wire 1 " c $end
$var reg 2 # x [1:0] $end
$var reg 2 $ y [1:0] $end
$scope module u1 $end
$var wire 2 % a [1:0] $end
$var wire 2 & b [1:0] $end
$var wire 2 ' sum [1:0] $end
$var wire 1 " carry $end
$upscope $end
$upscope $end
$enddefinitions $end
#0
$dumpvars
b1 '
b0 &
b1 %
b0 $
b1 #
0"
b1 !
$end
#100
b0 #
b0 %
b1 $
b1 &
#200
b11 !
b11 '
b10 #
b10 %
#300
b0 #
b0 %
b11 $
b11 &
#400
1"
b0 !
b0 '
b11 #
b11 %
b1 $
b1 &
#600
b10 !
b10 '
0"
b1 #
b1 %
#700
b0 #
b0 %
b10 $
b10 &
#800
b1 !
b1 '
b1 $
b1 &
#900
b0 !
b0 '
1"
b11 #
b11 %
#1000
0"
b11 !
b11 '
b1 #
b1 %
b10 $
b10 &
#1100
1"
b0 !
b0 '
b11 #
b11 %
b1 $
b1 &
#1300
b11 !
b11 '
0"
b0 $
b0 &
#1400
b10 #
b10 %
b1 $
b1 &
#1500
b1 #
b1 %
b10 $
b10 &
#1600
b10 !
b10 '
b1 $
b1 &
#1700
1"
b0 !
b0 '
b10 #
b10 %
b10 $
b10 &
#1800
b10 !
b10 '
0"
b1 #
b1 %
b1 $
b1 &
#1900
b0 !
b0 '
1"
b11 $
b11 &
#2000
b10 !
b10 '
0"
b0 #
b0 %
b10 $
b10 &
#2100
1"
b11 #
b11 %
b11 $
b11 &
#2200
0"
b0 #
b0 %
b10 $
b10 &
#2300
b1 !
b1 '
1"
b11 #
b11 %
#2400
b10 !
b10 '
0"
b10 #
b10 %
b0 $
b0 &
#2500
b1 #
b1 %
b1 $
b1 &
#2600
b11 !
b11 '
b11 #
b11 %
b0 $
b0 &
#2700
b0 !
b0 '
1"
b1 $
b1 &
#2900
b10 !
b10 '
0"
b1 #
b1 %
#3000
b11 !
b11 '
b0 #
b0 %
b11 $
b11 &
#3100
1"
b0 !
b0 '
b10 #
b10 %
b10 $
b10 &
#3200
0"
b0 #
b0 %
b0 $
b0 &
#3400
1"
b10 #
b10 %
b10 $
b10 &
#3500
b11 #
b11 %
b1 $
b1 &
#3600
0"
b11 !
b11 '
b1 #
b1 %
b10 $
b10 &
#3700
b0 #
b0 %
b11 $
b11 &
#3800
1"
b0 !
b0 '
b11 #
b11 %
b1 $
b1 &
#3900
0"
b11 !
b11 '
b0 #
b0 %
b11 $
b11 &
#4000
b1 !
b1 '
1"
b10 #
b10 %
#4100
b10 !
b10 '
0"
b1 #
b1 %
b1 $
b1 &
#4200
b0 #
b0 %
b10 $
b10 &
#4300
b1 !
b1 '
1"
b11 #
b11 %
#4400
b0 !
b0 '
b1 $
b1 &
#4500
b10 !
b10 '
b11 $
b11 &
#4600
b11 !
b11 '
0"
b0 #
b0 %
#4700
1"
b0 !
b0 '
b10 #
b10 %
b10 $
b10 &
#4900
b11 !
b11 '
0"
b11 #
b11 %
b0 $
b0 &
#5100
