# Riscv-Emulator
Este repositório contém a implementação de um processador RISC-V de 5 estágios em Verilog, incluindo modificações no caminho de dados para suportar novas operações. O projeto também inclui códigos de teste em Assembly e formas de onda para validação das instruções.

Para mais informações sobre a arquitetura RISC-V, consulte a documentação oficial:
https://github.com/riscv/riscv-isa-manual/releases/latest
