TimeQuest Timing Analyzer report for music_cal
Wed Jun 28 03:30:20 2017
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'divider:inst5|OUT_clk1'
 12. Slow Model Setup: 'CLK'
 13. Slow Model Hold: 'CLK'
 14. Slow Model Hold: 'divider:inst5|OUT_clk1'
 15. Slow Model Minimum Pulse Width: 'CLK'
 16. Slow Model Minimum Pulse Width: 'divider:inst5|OUT_clk1'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'divider:inst5|OUT_clk1'
 27. Fast Model Setup: 'CLK'
 28. Fast Model Hold: 'CLK'
 29. Fast Model Hold: 'divider:inst5|OUT_clk1'
 30. Fast Model Minimum Pulse Width: 'CLK'
 31. Fast Model Minimum Pulse Width: 'divider:inst5|OUT_clk1'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name      ; music_cal                                           ;
; Device Family      ; Cyclone II                                          ;
; Device Name        ; EP2C5Q208C8                                         ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Unavailable                                         ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                         ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; Clock Name             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; CLK                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                    ;
; divider:inst5|OUT_clk1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divider:inst5|OUT_clk1 } ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+


+--------------------------------------------------------------+
; Slow Model Fmax Summary                                      ;
+------------+-----------------+------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note ;
+------------+-----------------+------------------------+------+
; 42.88 MHz  ; 42.88 MHz       ; divider:inst5|OUT_clk1 ;      ;
; 115.69 MHz ; 115.69 MHz      ; CLK                    ;      ;
+------------+-----------------+------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------+
; Slow Model Setup Summary                         ;
+------------------------+---------+---------------+
; Clock                  ; Slack   ; End Point TNS ;
+------------------------+---------+---------------+
; divider:inst5|OUT_clk1 ; -22.322 ; -1068.358     ;
; CLK                    ; -7.644  ; -211.697      ;
+------------------------+---------+---------------+


+-------------------------------------------------+
; Slow Model Hold Summary                         ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; CLK                    ; -2.585 ; -2.585        ;
; divider:inst5|OUT_clk1 ; 0.499  ; 0.000         ;
+------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------+
; Slow Model Minimum Pulse Width Summary          ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; CLK                    ; -1.941 ; -50.913       ;
; divider:inst5|OUT_clk1 ; -0.742 ; -295.316      ;
+------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'divider:inst5|OUT_clk1'                                                                                                                             ;
+---------+-------------------------------+-----------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack   ; From Node                     ; To Node                           ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------+-----------------------------------+------------------------+------------------------+--------------+------------+------------+
; -22.322 ; BCD:inst|rhexa[1]             ; BCD:inst|resd[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 23.357     ;
; -22.321 ; BCD:inst|rhexa[1]             ; BCD:inst|resd[1]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 23.356     ;
; -22.317 ; BCD:inst|rhexa[1]             ; BCD:inst|resd[3]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 23.352     ;
; -21.980 ; BCD:inst|rhexb[4]             ; BCD:inst|resd[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 23.015     ;
; -21.979 ; BCD:inst|rhexb[4]             ; BCD:inst|resd[1]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 23.014     ;
; -21.975 ; BCD:inst|rhexb[4]             ; BCD:inst|resd[3]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 23.010     ;
; -21.774 ; BCD:inst|rhexb[2]             ; BCD:inst|resd[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 22.809     ;
; -21.773 ; BCD:inst|rhexb[2]             ; BCD:inst|resd[1]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 22.808     ;
; -21.769 ; BCD:inst|rhexb[2]             ; BCD:inst|resd[3]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 22.804     ;
; -21.545 ; BCD:inst|rhexa[2]             ; BCD:inst|resd[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 22.580     ;
; -21.544 ; BCD:inst|rhexa[2]             ; BCD:inst|resd[1]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 22.579     ;
; -21.540 ; BCD:inst|rhexa[2]             ; BCD:inst|resd[3]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 22.575     ;
; -21.202 ; BCD:inst|rhexb[3]             ; BCD:inst|resd[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 22.237     ;
; -21.201 ; BCD:inst|rhexb[3]             ; BCD:inst|resd[1]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 22.236     ;
; -21.197 ; BCD:inst|rhexb[3]             ; BCD:inst|resd[3]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 22.232     ;
; -21.153 ; BCD:inst|rhexa[3]             ; BCD:inst|resd[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 22.188     ;
; -21.152 ; BCD:inst|rhexa[3]             ; BCD:inst|resd[1]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 22.187     ;
; -21.148 ; BCD:inst|rhexa[3]             ; BCD:inst|resd[3]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 22.183     ;
; -21.116 ; BCD:inst|rhexc[2]             ; BCD:inst|resd[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 22.151     ;
; -21.115 ; BCD:inst|rhexc[2]             ; BCD:inst|resd[1]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 22.150     ;
; -21.111 ; BCD:inst|rhexc[2]             ; BCD:inst|resd[3]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 22.146     ;
; -20.864 ; BCD:inst|rhexa[1]             ; BCD:inst|resd[0]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 21.899     ;
; -20.803 ; BCD:inst|rhexc[4]             ; BCD:inst|resd[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 21.838     ;
; -20.802 ; BCD:inst|rhexc[4]             ; BCD:inst|resd[1]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 21.837     ;
; -20.798 ; BCD:inst|rhexc[4]             ; BCD:inst|resd[3]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 21.833     ;
; -20.570 ; BCD:inst|rhexc[3]             ; BCD:inst|resd[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 21.605     ;
; -20.569 ; BCD:inst|rhexc[3]             ; BCD:inst|resd[1]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 21.604     ;
; -20.565 ; BCD:inst|rhexc[3]             ; BCD:inst|resd[3]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 21.600     ;
; -20.522 ; BCD:inst|rhexb[4]             ; BCD:inst|resd[0]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 21.557     ;
; -20.316 ; BCD:inst|rhexb[2]             ; BCD:inst|resd[0]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 21.351     ;
; -20.143 ; BCD:inst|rhexa[1]             ; BCD:inst|resc[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 21.178     ;
; -20.087 ; BCD:inst|rhexa[2]             ; BCD:inst|resd[0]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 21.122     ;
; -19.918 ; BCD:inst|rhexa[1]             ; BCD:inst|resc[3]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.007     ; 20.951     ;
; -19.908 ; BCD:inst|rhexa[1]             ; BCD:inst|resc[1]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.007     ; 20.941     ;
; -19.801 ; BCD:inst|rhexb[4]             ; BCD:inst|resc[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 20.836     ;
; -19.744 ; BCD:inst|rhexb[3]             ; BCD:inst|resd[0]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 20.779     ;
; -19.695 ; BCD:inst|rhexa[3]             ; BCD:inst|resd[0]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 20.730     ;
; -19.658 ; BCD:inst|rhexc[2]             ; BCD:inst|resd[0]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 20.693     ;
; -19.613 ; BCD:inst|rhexd[14]            ; BCD:inst|resd[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 20.648     ;
; -19.612 ; BCD:inst|rhexd[14]            ; BCD:inst|resd[1]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 20.647     ;
; -19.608 ; BCD:inst|rhexd[14]            ; BCD:inst|resd[3]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 20.643     ;
; -19.595 ; BCD:inst|rhexb[2]             ; BCD:inst|resc[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 20.630     ;
; -19.576 ; BCD:inst|rhexb[4]             ; BCD:inst|resc[3]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.007     ; 20.609     ;
; -19.566 ; BCD:inst|rhexb[4]             ; BCD:inst|resc[1]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.007     ; 20.599     ;
; -19.370 ; BCD:inst|rhexb[2]             ; BCD:inst|resc[3]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.007     ; 20.403     ;
; -19.366 ; BCD:inst|rhexa[2]             ; BCD:inst|resc[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 20.401     ;
; -19.360 ; BCD:inst|rhexb[2]             ; BCD:inst|resc[1]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.007     ; 20.393     ;
; -19.345 ; BCD:inst|rhexc[4]             ; BCD:inst|resd[0]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 20.380     ;
; -19.141 ; BCD:inst|rhexa[2]             ; BCD:inst|resc[3]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.007     ; 20.174     ;
; -19.131 ; BCD:inst|rhexa[2]             ; BCD:inst|resc[1]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.007     ; 20.164     ;
; -19.120 ; BCD:inst|rhexd[3]             ; BCD:inst|resd[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 20.155     ;
; -19.119 ; BCD:inst|rhexd[3]             ; BCD:inst|resd[1]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 20.154     ;
; -19.115 ; BCD:inst|rhexd[3]             ; BCD:inst|resd[3]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 20.150     ;
; -19.112 ; BCD:inst|rhexc[3]             ; BCD:inst|resd[0]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 20.147     ;
; -19.049 ; BCD:inst|rhexd[4]             ; BCD:inst|resd[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 20.084     ;
; -19.048 ; BCD:inst|rhexd[4]             ; BCD:inst|resd[1]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 20.083     ;
; -19.044 ; BCD:inst|rhexd[4]             ; BCD:inst|resd[3]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 20.079     ;
; -19.023 ; BCD:inst|rhexb[3]             ; BCD:inst|resc[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 20.058     ;
; -18.974 ; BCD:inst|rhexa[3]             ; BCD:inst|resc[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 20.009     ;
; -18.937 ; BCD:inst|rhexc[2]             ; BCD:inst|resc[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 19.972     ;
; -18.798 ; BCD:inst|rhexb[3]             ; BCD:inst|resc[3]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.007     ; 19.831     ;
; -18.788 ; BCD:inst|rhexb[3]             ; BCD:inst|resc[1]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.007     ; 19.821     ;
; -18.749 ; BCD:inst|rhexa[3]             ; BCD:inst|resc[3]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.007     ; 19.782     ;
; -18.739 ; BCD:inst|rhexa[3]             ; BCD:inst|resc[1]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.007     ; 19.772     ;
; -18.712 ; BCD:inst|rhexc[2]             ; BCD:inst|resc[3]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.007     ; 19.745     ;
; -18.702 ; BCD:inst|rhexc[2]             ; BCD:inst|resc[1]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.007     ; 19.735     ;
; -18.624 ; BCD:inst|rhexc[4]             ; BCD:inst|resc[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 19.659     ;
; -18.399 ; BCD:inst|rhexc[4]             ; BCD:inst|resc[3]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.007     ; 19.432     ;
; -18.391 ; BCD:inst|rhexc[3]             ; BCD:inst|resc[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 19.426     ;
; -18.389 ; BCD:inst|rhexc[4]             ; BCD:inst|resc[1]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.007     ; 19.422     ;
; -18.166 ; BCD:inst|rhexc[3]             ; BCD:inst|resc[3]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.007     ; 19.199     ;
; -18.156 ; BCD:inst|rhexc[3]             ; BCD:inst|resc[1]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.007     ; 19.189     ;
; -18.155 ; BCD:inst|rhexd[14]            ; BCD:inst|resd[0]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 19.190     ;
; -17.662 ; BCD:inst|rhexd[3]             ; BCD:inst|resd[0]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 18.697     ;
; -17.591 ; BCD:inst|rhexd[4]             ; BCD:inst|resd[0]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 18.626     ;
; -17.434 ; BCD:inst|rhexd[14]            ; BCD:inst|resc[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 18.469     ;
; -17.209 ; BCD:inst|rhexd[14]            ; BCD:inst|resc[3]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.007     ; 18.242     ;
; -17.199 ; BCD:inst|rhexd[14]            ; BCD:inst|resc[1]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.007     ; 18.232     ;
; -17.067 ; BCD:inst|rhexa[1]             ; BCD:inst|resc[0]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.007     ; 18.100     ;
; -16.941 ; BCD:inst|rhexd[3]             ; BCD:inst|resc[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 17.976     ;
; -16.870 ; BCD:inst|rhexd[4]             ; BCD:inst|resc[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 17.905     ;
; -16.725 ; BCD:inst|rhexb[4]             ; BCD:inst|resc[0]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.007     ; 17.758     ;
; -16.716 ; BCD:inst|rhexd[3]             ; BCD:inst|resc[3]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.007     ; 17.749     ;
; -16.706 ; BCD:inst|rhexd[3]             ; BCD:inst|resc[1]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.007     ; 17.739     ;
; -16.645 ; BCD:inst|rhexd[4]             ; BCD:inst|resc[3]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.007     ; 17.678     ;
; -16.635 ; BCD:inst|rhexd[4]             ; BCD:inst|resc[1]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.007     ; 17.668     ;
; -16.519 ; BCD:inst|rhexb[2]             ; BCD:inst|resc[0]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.007     ; 17.552     ;
; -16.385 ; Core_unit:inst1|OUT_data_b[0] ; Core_unit:inst1|OUT_off_number[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.006     ; 17.419     ;
; -16.384 ; Core_unit:inst1|OUT_data_b[0] ; Core_unit:inst1|OUT_off_number[0] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.006     ; 17.418     ;
; -16.290 ; BCD:inst|rhexa[2]             ; BCD:inst|resc[0]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.007     ; 17.323     ;
; -16.102 ; Core_unit:inst1|OUT_data_a[0] ; Core_unit:inst1|OUT_off_number[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.011     ; 17.131     ;
; -16.101 ; Core_unit:inst1|OUT_data_a[0] ; Core_unit:inst1|OUT_off_number[0] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.011     ; 17.130     ;
; -15.947 ; BCD:inst|rhexb[3]             ; BCD:inst|resc[0]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.007     ; 16.980     ;
; -15.898 ; BCD:inst|rhexa[3]             ; BCD:inst|resc[0]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.007     ; 16.931     ;
; -15.861 ; BCD:inst|rhexc[2]             ; BCD:inst|resc[0]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.007     ; 16.894     ;
; -15.548 ; BCD:inst|rhexc[4]             ; BCD:inst|resc[0]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.007     ; 16.581     ;
; -15.407 ; BCD:inst|rhexa[1]             ; BCD:inst|resb[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.000      ; 16.447     ;
; -15.315 ; BCD:inst|rhexc[3]             ; BCD:inst|resc[0]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.007     ; 16.348     ;
; -15.287 ; Core_unit:inst1|OUT_data_b[1] ; Core_unit:inst1|OUT_off_number[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.006     ; 16.321     ;
; -15.286 ; Core_unit:inst1|OUT_data_b[1] ; Core_unit:inst1|OUT_off_number[0] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.006     ; 16.320     ;
+---------+-------------------------------+-----------------------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                      ;
+--------+----------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -7.644 ; divider:inst5|n1[0]  ; divider:inst5|n1[4]    ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.676      ;
; -7.644 ; divider:inst5|n1[0]  ; divider:inst5|n1[1]    ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.676      ;
; -7.642 ; divider:inst5|n1[0]  ; divider:inst5|n1[8]    ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.674      ;
; -7.641 ; divider:inst5|n1[0]  ; divider:inst5|n1[9]    ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.673      ;
; -7.640 ; divider:inst5|n1[0]  ; divider:inst5|n1[14]   ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.672      ;
; -7.640 ; divider:inst5|n1[0]  ; divider:inst5|n1[15]   ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.672      ;
; -7.483 ; divider:inst5|n1[2]  ; divider:inst5|n1[4]    ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.515      ;
; -7.483 ; divider:inst5|n1[2]  ; divider:inst5|n1[1]    ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.515      ;
; -7.481 ; divider:inst5|n1[2]  ; divider:inst5|n1[8]    ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.513      ;
; -7.480 ; divider:inst5|n1[2]  ; divider:inst5|n1[9]    ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.512      ;
; -7.479 ; divider:inst5|n1[2]  ; divider:inst5|n1[14]   ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.511      ;
; -7.479 ; divider:inst5|n1[2]  ; divider:inst5|n1[15]   ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.511      ;
; -7.380 ; divider:inst5|n1[0]  ; divider:inst5|n1[11]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.420      ;
; -7.378 ; divider:inst5|n1[3]  ; divider:inst5|n1[4]    ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.410      ;
; -7.378 ; divider:inst5|n1[3]  ; divider:inst5|n1[1]    ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.410      ;
; -7.376 ; divider:inst5|n1[3]  ; divider:inst5|n1[8]    ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.408      ;
; -7.375 ; divider:inst5|n1[3]  ; divider:inst5|n1[9]    ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.407      ;
; -7.374 ; divider:inst5|n1[3]  ; divider:inst5|n1[14]   ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.406      ;
; -7.374 ; divider:inst5|n1[3]  ; divider:inst5|n1[15]   ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.406      ;
; -7.370 ; divider:inst5|n1[0]  ; divider:inst5|n1[10]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.410      ;
; -7.367 ; divider:inst5|n1[0]  ; divider:inst5|n1[0]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.407      ;
; -7.219 ; divider:inst5|n1[2]  ; divider:inst5|n1[11]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.259      ;
; -7.218 ; divider:inst5|n1[5]  ; divider:inst5|n1[4]    ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.250      ;
; -7.218 ; divider:inst5|n1[5]  ; divider:inst5|n1[1]    ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.250      ;
; -7.216 ; divider:inst5|n1[5]  ; divider:inst5|n1[8]    ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.248      ;
; -7.215 ; divider:inst5|n1[5]  ; divider:inst5|n1[9]    ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.247      ;
; -7.214 ; divider:inst5|n1[5]  ; divider:inst5|n1[14]   ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.246      ;
; -7.214 ; divider:inst5|n1[5]  ; divider:inst5|n1[15]   ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.246      ;
; -7.209 ; divider:inst5|n1[2]  ; divider:inst5|n1[10]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.249      ;
; -7.206 ; divider:inst5|n1[2]  ; divider:inst5|n1[0]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.246      ;
; -7.179 ; divider:inst5|n1[6]  ; divider:inst5|n1[4]    ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.211      ;
; -7.179 ; divider:inst5|n1[6]  ; divider:inst5|n1[1]    ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.211      ;
; -7.177 ; divider:inst5|n1[6]  ; divider:inst5|n1[8]    ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.209      ;
; -7.176 ; divider:inst5|n1[6]  ; divider:inst5|n1[9]    ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.208      ;
; -7.175 ; divider:inst5|n1[6]  ; divider:inst5|n1[14]   ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.207      ;
; -7.175 ; divider:inst5|n1[6]  ; divider:inst5|n1[15]   ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.207      ;
; -7.114 ; divider:inst5|n1[7]  ; divider:inst5|n1[4]    ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.146      ;
; -7.114 ; divider:inst5|n1[7]  ; divider:inst5|n1[1]    ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.146      ;
; -7.114 ; divider:inst5|n1[3]  ; divider:inst5|n1[11]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.154      ;
; -7.112 ; divider:inst5|n1[7]  ; divider:inst5|n1[8]    ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.144      ;
; -7.111 ; divider:inst5|n1[7]  ; divider:inst5|n1[9]    ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.143      ;
; -7.110 ; divider:inst5|n1[7]  ; divider:inst5|n1[14]   ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.142      ;
; -7.110 ; divider:inst5|n1[7]  ; divider:inst5|n1[15]   ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.142      ;
; -7.104 ; divider:inst5|n1[3]  ; divider:inst5|n1[10]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.144      ;
; -7.101 ; divider:inst5|n1[3]  ; divider:inst5|n1[0]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.141      ;
; -7.058 ; divider:inst5|n1[1]  ; divider:inst5|n1[4]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.098      ;
; -7.058 ; divider:inst5|n1[1]  ; divider:inst5|n1[1]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.098      ;
; -7.056 ; divider:inst5|n1[1]  ; divider:inst5|n1[8]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.096      ;
; -7.055 ; divider:inst5|n1[1]  ; divider:inst5|n1[9]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.095      ;
; -7.054 ; divider:inst5|n1[1]  ; divider:inst5|n1[14]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.094      ;
; -7.054 ; divider:inst5|n1[1]  ; divider:inst5|n1[15]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.094      ;
; -7.029 ; divider:inst5|n1[10] ; divider:inst5|n1[4]    ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.061      ;
; -7.029 ; divider:inst5|n1[10] ; divider:inst5|n1[1]    ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.061      ;
; -7.027 ; divider:inst5|n1[10] ; divider:inst5|n1[8]    ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.059      ;
; -7.026 ; divider:inst5|n1[10] ; divider:inst5|n1[9]    ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.058      ;
; -7.025 ; divider:inst5|n1[10] ; divider:inst5|n1[14]   ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.057      ;
; -7.025 ; divider:inst5|n1[10] ; divider:inst5|n1[15]   ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.057      ;
; -6.957 ; divider:inst5|n1[0]  ; divider:inst5|n1[2]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.997      ;
; -6.956 ; divider:inst5|n1[0]  ; divider:inst5|n1[6]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.996      ;
; -6.956 ; divider:inst5|n1[0]  ; divider:inst5|n1[5]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.996      ;
; -6.954 ; divider:inst5|n1[0]  ; divider:inst5|n1[12]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.994      ;
; -6.954 ; divider:inst5|n1[0]  ; divider:inst5|OUT_clk1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.994      ;
; -6.954 ; divider:inst5|n1[5]  ; divider:inst5|n1[11]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.994      ;
; -6.952 ; divider:inst5|n1[0]  ; divider:inst5|n1[7]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.992      ;
; -6.948 ; divider:inst5|n1[0]  ; divider:inst5|n1[3]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.988      ;
; -6.944 ; divider:inst5|n1[5]  ; divider:inst5|n1[10]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.984      ;
; -6.941 ; divider:inst5|n1[5]  ; divider:inst5|n1[0]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.981      ;
; -6.937 ; divider:inst5|n1[0]  ; divider:inst5|n1[13]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.977      ;
; -6.935 ; divider:inst5|n1[4]  ; divider:inst5|n1[4]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.975      ;
; -6.935 ; divider:inst5|n1[4]  ; divider:inst5|n1[1]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.975      ;
; -6.933 ; divider:inst5|n1[4]  ; divider:inst5|n1[8]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.973      ;
; -6.932 ; divider:inst5|n1[4]  ; divider:inst5|n1[9]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.972      ;
; -6.931 ; divider:inst5|n1[4]  ; divider:inst5|n1[14]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.971      ;
; -6.931 ; divider:inst5|n1[4]  ; divider:inst5|n1[15]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.971      ;
; -6.915 ; divider:inst5|n1[6]  ; divider:inst5|n1[11]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.955      ;
; -6.905 ; divider:inst5|n1[6]  ; divider:inst5|n1[10]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.945      ;
; -6.902 ; divider:inst5|n1[6]  ; divider:inst5|n1[0]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.942      ;
; -6.856 ; divider:inst5|n1[12] ; divider:inst5|n1[4]    ; CLK          ; CLK         ; 1.000        ; -0.008     ; 7.888      ;
; -6.856 ; divider:inst5|n1[12] ; divider:inst5|n1[1]    ; CLK          ; CLK         ; 1.000        ; -0.008     ; 7.888      ;
; -6.854 ; divider:inst5|n1[12] ; divider:inst5|n1[8]    ; CLK          ; CLK         ; 1.000        ; -0.008     ; 7.886      ;
; -6.853 ; divider:inst5|n1[12] ; divider:inst5|n1[9]    ; CLK          ; CLK         ; 1.000        ; -0.008     ; 7.885      ;
; -6.852 ; divider:inst5|n1[12] ; divider:inst5|n1[14]   ; CLK          ; CLK         ; 1.000        ; -0.008     ; 7.884      ;
; -6.852 ; divider:inst5|n1[12] ; divider:inst5|n1[15]   ; CLK          ; CLK         ; 1.000        ; -0.008     ; 7.884      ;
; -6.850 ; divider:inst5|n1[7]  ; divider:inst5|n1[11]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.890      ;
; -6.840 ; divider:inst5|n1[7]  ; divider:inst5|n1[10]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.880      ;
; -6.837 ; divider:inst5|n1[7]  ; divider:inst5|n1[0]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.877      ;
; -6.796 ; divider:inst5|n1[2]  ; divider:inst5|n1[2]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.836      ;
; -6.795 ; divider:inst5|n1[2]  ; divider:inst5|n1[6]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.835      ;
; -6.795 ; divider:inst5|n1[2]  ; divider:inst5|n1[5]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.835      ;
; -6.794 ; divider:inst5|n1[1]  ; divider:inst5|n1[11]   ; CLK          ; CLK         ; 1.000        ; 0.008      ; 7.842      ;
; -6.793 ; divider:inst5|n1[2]  ; divider:inst5|n1[12]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.833      ;
; -6.793 ; divider:inst5|n1[2]  ; divider:inst5|OUT_clk1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.833      ;
; -6.791 ; divider:inst5|n1[2]  ; divider:inst5|n1[7]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.831      ;
; -6.787 ; divider:inst5|n1[2]  ; divider:inst5|n1[3]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.827      ;
; -6.784 ; divider:inst5|n1[1]  ; divider:inst5|n1[10]   ; CLK          ; CLK         ; 1.000        ; 0.008      ; 7.832      ;
; -6.781 ; divider:inst5|n1[1]  ; divider:inst5|n1[0]    ; CLK          ; CLK         ; 1.000        ; 0.008      ; 7.829      ;
; -6.776 ; divider:inst5|n1[2]  ; divider:inst5|n1[13]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.816      ;
; -6.765 ; divider:inst5|n1[10] ; divider:inst5|n1[11]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.805      ;
; -6.755 ; divider:inst5|n1[10] ; divider:inst5|n1[10]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.795      ;
; -6.752 ; divider:inst5|n1[10] ; divider:inst5|n1[0]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.792      ;
+--------+----------------------+------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                   ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; -2.585 ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; CLK         ; 0.000        ; 2.780      ; 0.805      ;
; -2.085 ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; CLK         ; -0.500       ; 2.780      ; 0.805      ;
; 0.733  ; divider:inst5|n1[31]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.039      ;
; 1.711  ; divider:inst5|n1[31]   ; divider:inst5|n1[18]   ; CLK                    ; CLK         ; 0.000        ; -0.001     ; 2.016      ;
; 1.714  ; divider:inst5|n1[31]   ; divider:inst5|n1[30]   ; CLK                    ; CLK         ; 0.000        ; -0.001     ; 2.019      ;
; 1.714  ; divider:inst5|n1[31]   ; divider:inst5|n1[17]   ; CLK                    ; CLK         ; 0.000        ; -0.001     ; 2.019      ;
; 1.714  ; divider:inst5|n1[31]   ; divider:inst5|n1[21]   ; CLK                    ; CLK         ; 0.000        ; -0.001     ; 2.019      ;
; 1.714  ; divider:inst5|n1[31]   ; divider:inst5|n1[22]   ; CLK                    ; CLK         ; 0.000        ; -0.001     ; 2.019      ;
; 1.716  ; divider:inst5|n1[31]   ; divider:inst5|n1[20]   ; CLK                    ; CLK         ; 0.000        ; -0.001     ; 2.021      ;
; 1.716  ; divider:inst5|n1[31]   ; divider:inst5|n1[23]   ; CLK                    ; CLK         ; 0.000        ; -0.001     ; 2.021      ;
; 1.716  ; divider:inst5|n1[31]   ; divider:inst5|n1[24]   ; CLK                    ; CLK         ; 0.000        ; -0.001     ; 2.021      ;
; 1.716  ; divider:inst5|n1[31]   ; divider:inst5|n1[25]   ; CLK                    ; CLK         ; 0.000        ; -0.001     ; 2.021      ;
; 1.717  ; divider:inst5|n1[31]   ; divider:inst5|n1[29]   ; CLK                    ; CLK         ; 0.000        ; -0.001     ; 2.022      ;
; 1.717  ; divider:inst5|n1[31]   ; divider:inst5|n1[19]   ; CLK                    ; CLK         ; 0.000        ; -0.001     ; 2.022      ;
; 1.717  ; divider:inst5|n1[31]   ; divider:inst5|n1[26]   ; CLK                    ; CLK         ; 0.000        ; -0.001     ; 2.022      ;
; 1.717  ; divider:inst5|n1[31]   ; divider:inst5|n1[27]   ; CLK                    ; CLK         ; 0.000        ; -0.001     ; 2.022      ;
; 1.717  ; divider:inst5|n1[31]   ; divider:inst5|n1[28]   ; CLK                    ; CLK         ; 0.000        ; -0.001     ; 2.022      ;
; 1.909  ; divider:inst5|n1[30]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.001      ; 2.216      ;
; 2.020  ; divider:inst5|n1[29]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.001      ; 2.327      ;
; 2.109  ; divider:inst5|n1[28]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.001      ; 2.416      ;
; 2.173  ; divider:inst5|n1[31]   ; divider:inst5|n1[11]   ; CLK                    ; CLK         ; 0.000        ; 0.002      ; 2.481      ;
; 2.173  ; divider:inst5|n1[31]   ; divider:inst5|n1[10]   ; CLK                    ; CLK         ; 0.000        ; 0.002      ; 2.481      ;
; 2.173  ; divider:inst5|n1[31]   ; divider:inst5|n1[0]    ; CLK                    ; CLK         ; 0.000        ; 0.002      ; 2.481      ;
; 2.173  ; divider:inst5|n1[31]   ; divider:inst5|OUT_clk1 ; CLK                    ; CLK         ; 0.000        ; 0.002      ; 2.481      ;
; 2.174  ; divider:inst5|n1[31]   ; divider:inst5|n1[6]    ; CLK                    ; CLK         ; 0.000        ; 0.002      ; 2.482      ;
; 2.174  ; divider:inst5|n1[31]   ; divider:inst5|n1[12]   ; CLK                    ; CLK         ; 0.000        ; 0.002      ; 2.482      ;
; 2.175  ; divider:inst5|n1[31]   ; divider:inst5|n1[2]    ; CLK                    ; CLK         ; 0.000        ; 0.002      ; 2.483      ;
; 2.244  ; divider:inst5|n1[27]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.001      ; 2.551      ;
; 2.295  ; divider:inst5|n1[26]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.001      ; 2.602      ;
; 2.383  ; divider:inst5|n1[25]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.001      ; 2.690      ;
; 2.469  ; divider:inst5|n1[24]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.001      ; 2.776      ;
; 2.483  ; divider:inst5|n1[23]   ; divider:inst5|n1[23]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.789      ;
; 2.504  ; divider:inst5|n1[29]   ; divider:inst5|n1[29]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.810      ;
; 2.521  ; divider:inst5|n1[22]   ; divider:inst5|n1[22]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.827      ;
; 2.523  ; divider:inst5|n1[24]   ; divider:inst5|n1[24]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.829      ;
; 2.569  ; divider:inst5|n1[21]   ; divider:inst5|n1[21]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.875      ;
; 2.569  ; divider:inst5|n1[20]   ; divider:inst5|n1[20]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.875      ;
; 2.682  ; divider:inst5|n1[31]   ; divider:inst5|n1[4]    ; CLK                    ; CLK         ; 0.000        ; -0.006     ; 2.982      ;
; 2.687  ; divider:inst5|n1[31]   ; divider:inst5|n1[1]    ; CLK                    ; CLK         ; 0.000        ; -0.006     ; 2.987      ;
; 2.689  ; divider:inst5|n1[31]   ; divider:inst5|n1[8]    ; CLK                    ; CLK         ; 0.000        ; -0.006     ; 2.989      ;
; 2.690  ; divider:inst5|n1[31]   ; divider:inst5|n1[9]    ; CLK                    ; CLK         ; 0.000        ; -0.006     ; 2.990      ;
; 2.690  ; divider:inst5|n1[31]   ; divider:inst5|n1[15]   ; CLK                    ; CLK         ; 0.000        ; -0.006     ; 2.990      ;
; 2.690  ; divider:inst5|n1[8]    ; divider:inst5|n1[8]    ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.996      ;
; 2.691  ; divider:inst5|n1[31]   ; divider:inst5|n1[14]   ; CLK                    ; CLK         ; 0.000        ; -0.006     ; 2.991      ;
; 2.711  ; divider:inst5|n1[23]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.001      ; 3.018      ;
; 2.727  ; divider:inst5|n1[31]   ; divider:inst5|n1[16]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.033      ;
; 2.733  ; divider:inst5|n1[1]    ; divider:inst5|n1[1]    ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.039      ;
; 2.735  ; divider:inst5|n1[28]   ; divider:inst5|n1[28]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.041      ;
; 2.745  ; divider:inst5|n1[22]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.001      ; 3.052      ;
; 2.747  ; divider:inst5|n1[18]   ; divider:inst5|n1[18]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.053      ;
; 2.750  ; divider:inst5|n1[25]   ; divider:inst5|n1[25]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.056      ;
; 2.764  ; divider:inst5|n1[15]   ; divider:inst5|n1[15]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.070      ;
; 2.779  ; divider:inst5|n1[27]   ; divider:inst5|n1[27]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.085      ;
; 2.783  ; divider:inst5|n1[19]   ; divider:inst5|n1[19]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.089      ;
; 2.783  ; divider:inst5|n1[14]   ; divider:inst5|n1[14]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.089      ;
; 2.796  ; divider:inst5|n1[30]   ; divider:inst5|n1[30]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.102      ;
; 2.803  ; divider:inst5|n1[17]   ; divider:inst5|n1[17]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.109      ;
; 2.852  ; divider:inst5|n1[26]   ; divider:inst5|n1[26]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.158      ;
; 2.872  ; divider:inst5|n1[21]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.001      ; 3.179      ;
; 2.887  ; divider:inst5|n1[30]   ; divider:inst5|n1[18]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.193      ;
; 2.890  ; divider:inst5|n1[30]   ; divider:inst5|n1[17]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.196      ;
; 2.890  ; divider:inst5|n1[30]   ; divider:inst5|n1[21]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.196      ;
; 2.890  ; divider:inst5|n1[30]   ; divider:inst5|n1[22]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.196      ;
; 2.892  ; divider:inst5|n1[30]   ; divider:inst5|n1[20]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.198      ;
; 2.892  ; divider:inst5|n1[30]   ; divider:inst5|n1[23]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.198      ;
; 2.892  ; divider:inst5|n1[30]   ; divider:inst5|n1[24]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.198      ;
; 2.892  ; divider:inst5|n1[30]   ; divider:inst5|n1[25]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.198      ;
; 2.893  ; divider:inst5|n1[30]   ; divider:inst5|n1[29]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.199      ;
; 2.893  ; divider:inst5|n1[30]   ; divider:inst5|n1[19]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.199      ;
; 2.893  ; divider:inst5|n1[30]   ; divider:inst5|n1[26]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.199      ;
; 2.893  ; divider:inst5|n1[30]   ; divider:inst5|n1[27]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.199      ;
; 2.893  ; divider:inst5|n1[30]   ; divider:inst5|n1[28]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.199      ;
; 2.921  ; divider:inst5|n1[22]   ; divider:inst5|n1[23]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.227      ;
; 2.955  ; divider:inst5|n1[16]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.261      ;
; 2.958  ; divider:inst5|n1[20]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.001      ; 3.265      ;
; 2.960  ; divider:inst5|n1[16]   ; divider:inst5|n1[20]   ; CLK                    ; CLK         ; 0.000        ; -0.001     ; 3.265      ;
; 2.974  ; divider:inst5|n1[16]   ; divider:inst5|n1[17]   ; CLK                    ; CLK         ; 0.000        ; -0.001     ; 3.279      ;
; 2.986  ; divider:inst5|n1[28]   ; divider:inst5|n1[29]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.292      ;
; 2.987  ; divider:inst5|n1[19]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.001      ; 3.294      ;
; 2.992  ; divider:inst5|n1[19]   ; divider:inst5|n1[20]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.298      ;
; 2.998  ; divider:inst5|n1[29]   ; divider:inst5|n1[18]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.304      ;
; 3.001  ; divider:inst5|n1[29]   ; divider:inst5|n1[30]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.307      ;
; 3.001  ; divider:inst5|n1[29]   ; divider:inst5|n1[17]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.307      ;
; 3.001  ; divider:inst5|n1[29]   ; divider:inst5|n1[21]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.307      ;
; 3.001  ; divider:inst5|n1[29]   ; divider:inst5|n1[22]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.307      ;
; 3.003  ; divider:inst5|n1[29]   ; divider:inst5|n1[20]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.309      ;
; 3.003  ; divider:inst5|n1[29]   ; divider:inst5|n1[23]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.309      ;
; 3.003  ; divider:inst5|n1[29]   ; divider:inst5|n1[24]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.309      ;
; 3.003  ; divider:inst5|n1[29]   ; divider:inst5|n1[25]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.309      ;
; 3.004  ; divider:inst5|n1[29]   ; divider:inst5|n1[19]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.310      ;
; 3.004  ; divider:inst5|n1[29]   ; divider:inst5|n1[26]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.310      ;
; 3.004  ; divider:inst5|n1[29]   ; divider:inst5|n1[27]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.310      ;
; 3.004  ; divider:inst5|n1[29]   ; divider:inst5|n1[28]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.310      ;
; 3.019  ; divider:inst5|n1[31]   ; divider:inst5|n1[7]    ; CLK                    ; CLK         ; 0.000        ; 0.002      ; 3.327      ;
; 3.019  ; divider:inst5|n1[31]   ; divider:inst5|n1[3]    ; CLK                    ; CLK         ; 0.000        ; 0.002      ; 3.327      ;
; 3.020  ; divider:inst5|n1[31]   ; divider:inst5|n1[13]   ; CLK                    ; CLK         ; 0.000        ; 0.002      ; 3.328      ;
; 3.021  ; divider:inst5|n1[31]   ; divider:inst5|n1[5]    ; CLK                    ; CLK         ; 0.000        ; 0.002      ; 3.329      ;
; 3.038  ; divider:inst5|n1[18]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.001      ; 3.345      ;
; 3.041  ; divider:inst5|n1[21]   ; divider:inst5|n1[22]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.347      ;
; 3.043  ; divider:inst5|n1[18]   ; divider:inst5|n1[20]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.349      ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'divider:inst5|OUT_clk1'                                                                                                                                ;
+-------+-----------------------------------+-----------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.499 ; keyboard:inst7|OUT_value[1]       ; keyboard:inst7|OUT_value[1]       ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; keyboard:inst7|flag[0]            ; keyboard:inst7|flag[0]            ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; keyboard:inst7|flag[1]            ; keyboard:inst7|flag[1]            ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; keyboard:inst7|OUT_key            ; keyboard:inst7|OUT_key            ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; key_out:inst6|state.s1            ; key_out:inst6|state.s1            ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; key_out:inst6|state.s3            ; key_out:inst6|state.s3            ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; key_out:inst6|state.00            ; key_out:inst6|state.00            ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; key_out:inst6|OUT_finish          ; key_out:inst6|OUT_finish          ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; key_out:inst6|OUT_flag[0]         ; key_out:inst6|OUT_flag[0]         ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; key_out:inst6|temp2[0]            ; key_out:inst6|temp2[0]            ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; key_out:inst6|temp1[0]            ; key_out:inst6|temp1[0]            ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Core_unit:inst1|OUT_carry_out     ; Core_unit:inst1|OUT_carry_out     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Core_unit:inst1|OUT_zero          ; Core_unit:inst1|OUT_zero          ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Core_unit:inst1|OUT_less_than     ; Core_unit:inst1|OUT_less_than     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Core_unit:inst1|OUT_neg_ans       ; Core_unit:inst1|OUT_neg_ans       ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Core_unit:inst1|OUT_off_number[2] ; Core_unit:inst1|OUT_off_number[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.805      ;
; 0.747 ; Core_unit:inst1|temp_h1[6]        ; Core_unit:inst1|OUT_data_a[6]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.053      ;
; 0.750 ; keyboard:inst7|flag[0]            ; keyboard:inst7|OUT_key            ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.056      ;
; 0.751 ; keyboard:inst7|flag[0]            ; keyboard:inst7|flag[1]            ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.057      ;
; 0.762 ; display:inst4|state.S1            ; keyboard:inst7|OUT_col[1]         ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.068      ;
; 0.795 ; key_out:inst6|OUT_finish          ; Core_unit:inst1|temp_op[2]        ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.101      ;
; 0.797 ; display:inst4|state.S2            ; display:inst4|state.S3            ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.103      ;
; 0.797 ; key_out:inst6|OUT_finish          ; Core_unit:inst1|temp_h1[5]        ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.103      ;
; 0.798 ; key_out:inst6|OUT_finish          ; Core_unit:inst1|temp_op[1]        ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.104      ;
; 0.798 ; key_out:inst6|OUT_finish          ; Core_unit:inst1|temp_op[3]        ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.104      ;
; 0.902 ; keyboard:inst7|OUT_key            ; anti_shake:inst3|state            ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.208      ;
; 0.917 ; keyboard:inst7|OUT_value[3]       ; anti_shake:inst3|temp_value[3]    ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.223      ;
; 0.919 ; Core_unit:inst1|temp_h2[6]        ; Core_unit:inst1|OUT_data_b[6]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.225      ;
; 0.925 ; BCD:inst|rhexa[0]                 ; BCD:inst|resa[0]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.231      ;
; 0.980 ; keyboard:inst7|OUT_value[0]       ; anti_shake:inst3|temp_value[0]    ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.286      ;
; 0.985 ; key_out:inst6|temp2[0]            ; Core_unit:inst1|OUT_data_b[0]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.291      ;
; 1.043 ; Core_unit:inst1|temp_h2[1]        ; Core_unit:inst1|OUT_data_b[1]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.349      ;
; 1.063 ; key_out:inst6|temp1[12]           ; Core_unit:inst1|OUT_value[12]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.001      ; 1.370      ;
; 1.073 ; key_out:inst6|state.00            ; key_out:inst6|OUT_flag[0]         ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; -0.002     ; 1.377      ;
; 1.090 ; anti_shake:inst3|temp_value[2]    ; anti_shake:inst3|OUT_key          ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.396      ;
; 1.096 ; key_out:inst6|OUT_finish          ; Core_unit:inst1|OUT_ALU_OP[0]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.001      ; 1.403      ;
; 1.100 ; key_out:inst6|OUT_finish          ; Core_unit:inst1|OUT_ALU_OP[2]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.001      ; 1.407      ;
; 1.101 ; key_out:inst6|temp1[9]            ; Core_unit:inst1|OUT_value[9]      ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.001      ; 1.408      ;
; 1.118 ; Core_unit:inst1|state.s1          ; Core_unit:inst1|OUT_data_a[1]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.424      ;
; 1.118 ; Core_unit:inst1|state.s1          ; Core_unit:inst1|OUT_data_a[3]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.424      ;
; 1.120 ; Core_unit:inst1|state.s1          ; Core_unit:inst1|OUT_data_a[0]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.426      ;
; 1.120 ; Core_unit:inst1|state.s1          ; Core_unit:inst1|OUT_data_a[2]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.426      ;
; 1.120 ; Core_unit:inst1|state.s1          ; Core_unit:inst1|OUT_data_a[4]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.426      ;
; 1.157 ; Core_unit:inst1|state.s2          ; Core_unit:inst1|OUT_zero          ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.463      ;
; 1.159 ; Core_unit:inst1|temp_h1[0]        ; Core_unit:inst1|OUT_data_a[0]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.465      ;
; 1.160 ; Core_unit:inst1|temp_h2[0]        ; Core_unit:inst1|OUT_data_b[0]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.466      ;
; 1.163 ; key_out:inst6|temp1[1]            ; key_out:inst6|temp1[2]            ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.469      ;
; 1.164 ; Core_unit:inst1|temp_h2[2]        ; Core_unit:inst1|OUT_data_b[2]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.470      ;
; 1.168 ; key_out:inst6|temp2[8]            ; Core_unit:inst1|temp_h2[0]        ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.474      ;
; 1.171 ; Core_unit:inst1|temp_h2[7]        ; Core_unit:inst1|OUT_data_b[7]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.477      ;
; 1.172 ; key_out:inst6|temp2[1]            ; key_out:inst6|temp2[2]            ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; Core_unit:inst1|temp_h2[5]        ; Core_unit:inst1|OUT_data_b[5]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; Core_unit:inst1|temp_h1[7]        ; Core_unit:inst1|OUT_data_a[7]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.478      ;
; 1.173 ; Core_unit:inst1|temp_h2[3]        ; Core_unit:inst1|OUT_data_b[3]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.479      ;
; 1.180 ; key_out:inst6|state.s2            ; key_out:inst6|state.s3            ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.486      ;
; 1.198 ; display:inst4|state.S3            ; keyboard:inst7|OUT_value[0]       ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.504      ;
; 1.203 ; Core_unit:inst1|state.s1          ; Core_unit:inst1|OUT_data_b[4]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.509      ;
; 1.213 ; key_out:inst6|state.00            ; key_out:inst6|OUT_ALU_OP[1]       ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.519      ;
; 1.214 ; key_out:inst6|state.00            ; key_out:inst6|OUT_ALU_OP[2]       ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.520      ;
; 1.216 ; Core_unit:inst1|temp_h1[2]        ; Core_unit:inst1|OUT_data_a[2]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.522      ;
; 1.217 ; Core_unit:inst1|temp_h1[1]        ; Core_unit:inst1|OUT_data_a[1]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.523      ;
; 1.219 ; key_out:inst6|state.s3            ; key_out:inst6|state.00            ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.525      ;
; 1.221 ; Core_unit:inst1|temp_h1[4]        ; Core_unit:inst1|OUT_data_a[4]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.527      ;
; 1.223 ; Core_unit:inst1|temp_h1[3]        ; Core_unit:inst1|OUT_data_a[3]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.529      ;
; 1.224 ; keyboard:inst7|flag[1]            ; keyboard:inst7|OUT_key            ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.530      ;
; 1.248 ; key_out:inst6|state.00            ; key_out:inst6|OUT_ALU_OP[0]       ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.554      ;
; 1.250 ; key_out:inst6|state.00            ; key_out:inst6|state.s1            ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.556      ;
; 1.253 ; display:inst4|state.S3            ; keyboard:inst7|OUT_value[2]       ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.559      ;
; 1.257 ; display:inst4|state.S3            ; display:inst4|state.00            ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.563      ;
; 1.268 ; key_out:inst6|temp2[9]            ; Core_unit:inst1|temp_h2[1]        ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.574      ;
; 1.380 ; key_out:inst6|temp2[6]            ; Core_unit:inst1|OUT_data_b[6]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.686      ;
; 1.406 ; key_out:inst6|temp2[15]           ; Core_unit:inst1|temp_h2[7]        ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.712      ;
; 1.408 ; key_out:inst6|temp2[14]           ; Core_unit:inst1|temp_h2[6]        ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.714      ;
; 1.421 ; key_out:inst6|temp2[2]            ; Core_unit:inst1|OUT_data_b[2]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.727      ;
; 1.424 ; key_out:inst6|OUT_ALU_OP[1]       ; Core_unit:inst1|OUT_ALU_OP[1]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.002      ; 1.732      ;
; 1.432 ; key_out:inst6|temp2[10]           ; Core_unit:inst1|temp_h2[2]        ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.738      ;
; 1.434 ; BCD:inst|rhex[1][3]               ; BCD:inst|rhexb[5]                 ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; -0.003     ; 1.737      ;
; 1.434 ; BCD:inst|rhex[1][3]               ; BCD:inst|rhexb[7]                 ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; -0.003     ; 1.737      ;
; 1.434 ; Core_unit:inst1|temp_h2[4]        ; Core_unit:inst1|OUT_data_b[4]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.740      ;
; 1.435 ; BCD:inst|rhex[1][3]               ; BCD:inst|rhexb[9]                 ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; -0.003     ; 1.738      ;
; 1.436 ; key_out:inst6|temp2[3]            ; Core_unit:inst1|OUT_data_b[3]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.742      ;
; 1.437 ; key_out:inst6|temp2[5]            ; Core_unit:inst1|OUT_data_b[5]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.743      ;
; 1.439 ; BCD:inst|rhex[1][3]               ; BCD:inst|rhexb[6]                 ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; -0.003     ; 1.742      ;
; 1.440 ; key_out:inst6|OUT_ALU_OP[3]       ; Core_unit:inst1|OUT_ALU_OP[3]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.002      ; 1.748      ;
; 1.440 ; BCD:inst|rhex[1][3]               ; BCD:inst|rhexb[8]                 ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; -0.003     ; 1.743      ;
; 1.446 ; key_out:inst6|temp2[0]            ; key_out:inst6|temp2[1]            ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.752      ;
; 1.448 ; key_out:inst6|OUT_ALU_OP[2]       ; Core_unit:inst1|temp_op[2]        ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.001      ; 1.755      ;
; 1.466 ; key_out:inst6|temp1[8]            ; Core_unit:inst1|OUT_value[8]      ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.001      ; 1.773      ;
; 1.472 ; Core_unit:inst1|temp_op[3]        ; Core_unit:inst1|OUT_ALU_OP[3]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.001      ; 1.779      ;
; 1.486 ; key_out:inst6|state.s1            ; key_out:inst6|state.s2            ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.792      ;
; 1.500 ; Core_unit:inst1|OUT_value[0]      ; Core_unit:inst1|OUT_value[0]      ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.806      ;
; 1.514 ; key_out:inst6|temp2[7]            ; Core_unit:inst1|OUT_data_b[7]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.820      ;
; 1.522 ; key_out:inst6|OUT_finish          ; Core_unit:inst1|temp_op[0]        ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.828      ;
; 1.523 ; key_out:inst6|OUT_finish          ; Core_unit:inst1|OUT_ALU_OP[1]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.001      ; 1.830      ;
; 1.523 ; key_out:inst6|OUT_finish          ; Core_unit:inst1|OUT_ALU_OP[3]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.001      ; 1.830      ;
; 1.528 ; Core_unit:inst1|temp_op[2]        ; Core_unit:inst1|OUT_ALU_OP[2]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.001      ; 1.835      ;
; 1.559 ; keyboard:inst7|OUT_value[3]       ; key_out:inst6|temp2[3]            ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; -0.005     ; 1.860      ;
; 1.563 ; Core_unit:inst1|state.00          ; Core_unit:inst1|OUT_zero          ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.869      ;
; 1.564 ; Core_unit:inst1|state.00          ; Core_unit:inst1|OUT_less_than     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 1.870      ;
; 1.567 ; BCD:inst|rhex[0][0]               ; BCD:inst|rhexa[0]                 ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; -0.008     ; 1.865      ;
+-------+-----------------------------------+-----------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; CLK   ; Rise       ; CLK                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|OUT_clk1 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|OUT_clk1 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[0]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[0]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[10]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[10]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[11]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[11]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[12]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[12]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[13]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[13]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[14]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[14]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[15]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[15]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[16]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[16]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[17]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[17]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[18]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[18]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[19]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[19]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[1]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[1]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[20]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[20]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[21]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[21]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[22]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[22]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[23]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[23]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[24]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[24]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[25]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[25]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[26]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[26]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[27]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[27]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[28]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[28]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[29]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[29]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[2]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[2]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[30]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[30]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[31]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[31]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[3]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[3]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[4]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[4]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[5]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[5]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[6]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[6]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[7]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[7]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[8]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[8]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[9]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[9]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|OUT_clk1|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|OUT_clk1|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|n1[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[10]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|n1[10]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[11]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|n1[11]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[12]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|n1[12]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[13]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|n1[13]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[14]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|n1[14]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[15]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|n1[15]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[16]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|n1[16]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[17]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|n1[17]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[18]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|n1[18]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[19]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|n1[19]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|n1[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[20]|clk       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'divider:inst5|OUT_clk1'                                                              ;
+--------+--------------+----------------+------------------+------------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+------------------------+------------+---------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resa[0]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resa[0]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resa[1]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resa[1]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resa[2]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resa[2]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resa[3]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resa[3]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resb[0]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resb[0]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resb[1]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resb[1]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resb[2]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resb[2]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resb[3]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resb[3]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resc[0]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resc[0]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resc[1]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resc[1]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resc[2]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resc[2]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resc[3]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resc[3]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resd[0]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resd[0]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resd[1]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resd[1]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resd[2]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resd[2]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resd[3]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resd[3]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[0][0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[0][0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[0][1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[0][1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[0][2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[0][2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[0][3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[0][3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[1][0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[1][0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[1][1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[1][1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[1][2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[1][2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[1][3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[1][3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[2][0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[2][0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[2][1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[2][1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[2][2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[2][2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[2][3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[2][3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[3][0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[3][0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[3][1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[3][1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[3][2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[3][2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[3][3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[3][3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexa[0]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexa[0]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexa[1]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexa[1]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexa[2]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexa[2]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexa[3]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexa[3]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexb[2]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexb[2]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexb[3]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexb[3]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexb[4]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexb[4]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexb[5]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexb[5]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexb[6]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexb[6]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexb[7]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexb[7]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexb[8]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexb[8]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexb[9]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexb[9]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexc[10]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexc[10]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexc[11]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexc[11]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexc[12]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexc[12]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexc[13]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexc[13]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexc[2]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexc[2]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexc[3]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexc[3]   ;
+--------+--------------+----------------+------------------+------------------------+------------+---------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; ROW[*]    ; divider:inst5|OUT_clk1 ; 7.585 ; 7.585 ; Rise       ; divider:inst5|OUT_clk1 ;
;  ROW[0]   ; divider:inst5|OUT_clk1 ; 7.585 ; 7.585 ; Rise       ; divider:inst5|OUT_clk1 ;
;  ROW[1]   ; divider:inst5|OUT_clk1 ; 7.512 ; 7.512 ; Rise       ; divider:inst5|OUT_clk1 ;
;  ROW[2]   ; divider:inst5|OUT_clk1 ; 7.300 ; 7.300 ; Rise       ; divider:inst5|OUT_clk1 ;
;  ROW[3]   ; divider:inst5|OUT_clk1 ; 7.166 ; 7.166 ; Rise       ; divider:inst5|OUT_clk1 ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; ROW[*]    ; divider:inst5|OUT_clk1 ; -4.270 ; -4.270 ; Rise       ; divider:inst5|OUT_clk1 ;
;  ROW[0]   ; divider:inst5|OUT_clk1 ; -5.635 ; -5.635 ; Rise       ; divider:inst5|OUT_clk1 ;
;  ROW[1]   ; divider:inst5|OUT_clk1 ; -5.524 ; -5.524 ; Rise       ; divider:inst5|OUT_clk1 ;
;  ROW[2]   ; divider:inst5|OUT_clk1 ; -5.274 ; -5.274 ; Rise       ; divider:inst5|OUT_clk1 ;
;  ROW[3]   ; divider:inst5|OUT_clk1 ; -4.270 ; -4.270 ; Rise       ; divider:inst5|OUT_clk1 ;
+-----------+------------------------+--------+--------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+------------+------------------------+--------+--------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+------------+------------------------+--------+--------+------------+------------------------+
; CARRY_OUT  ; divider:inst5|OUT_clk1 ; 8.231  ; 8.231  ; Rise       ; divider:inst5|OUT_clk1 ;
; CHOICE[*]  ; divider:inst5|OUT_clk1 ; 7.889  ; 7.889  ; Rise       ; divider:inst5|OUT_clk1 ;
;  CHOICE[0] ; divider:inst5|OUT_clk1 ; 7.519  ; 7.519  ; Rise       ; divider:inst5|OUT_clk1 ;
;  CHOICE[1] ; divider:inst5|OUT_clk1 ; 7.889  ; 7.889  ; Rise       ; divider:inst5|OUT_clk1 ;
;  CHOICE[2] ; divider:inst5|OUT_clk1 ; 7.880  ; 7.880  ; Rise       ; divider:inst5|OUT_clk1 ;
;  CHOICE[3] ; divider:inst5|OUT_clk1 ; 7.833  ; 7.833  ; Rise       ; divider:inst5|OUT_clk1 ;
; COL[*]     ; divider:inst5|OUT_clk1 ; 7.848  ; 7.848  ; Rise       ; divider:inst5|OUT_clk1 ;
;  COL[0]    ; divider:inst5|OUT_clk1 ; 7.522  ; 7.522  ; Rise       ; divider:inst5|OUT_clk1 ;
;  COL[1]    ; divider:inst5|OUT_clk1 ; 7.558  ; 7.558  ; Rise       ; divider:inst5|OUT_clk1 ;
;  COL[2]    ; divider:inst5|OUT_clk1 ; 7.539  ; 7.539  ; Rise       ; divider:inst5|OUT_clk1 ;
;  COL[3]    ; divider:inst5|OUT_clk1 ; 7.848  ; 7.848  ; Rise       ; divider:inst5|OUT_clk1 ;
; LESS_THAN  ; divider:inst5|OUT_clk1 ; 7.836  ; 7.836  ; Rise       ; divider:inst5|OUT_clk1 ;
; NEG_ANS    ; divider:inst5|OUT_clk1 ; 8.211  ; 8.211  ; Rise       ; divider:inst5|OUT_clk1 ;
; SEG[*]     ; divider:inst5|OUT_clk1 ; 15.004 ; 15.004 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[1]    ; divider:inst5|OUT_clk1 ; 14.580 ; 14.580 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[2]    ; divider:inst5|OUT_clk1 ; 13.893 ; 13.893 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[3]    ; divider:inst5|OUT_clk1 ; 14.446 ; 14.446 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[4]    ; divider:inst5|OUT_clk1 ; 15.004 ; 15.004 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[5]    ; divider:inst5|OUT_clk1 ; 14.448 ; 14.448 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[6]    ; divider:inst5|OUT_clk1 ; 13.932 ; 13.932 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[7]    ; divider:inst5|OUT_clk1 ; 14.183 ; 14.183 ; Rise       ; divider:inst5|OUT_clk1 ;
; ZERO       ; divider:inst5|OUT_clk1 ; 7.784  ; 7.784  ; Rise       ; divider:inst5|OUT_clk1 ;
+------------+------------------------+--------+--------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+------------+------------------------+--------+--------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+------------+------------------------+--------+--------+------------+------------------------+
; CARRY_OUT  ; divider:inst5|OUT_clk1 ; 8.231  ; 8.231  ; Rise       ; divider:inst5|OUT_clk1 ;
; CHOICE[*]  ; divider:inst5|OUT_clk1 ; 7.519  ; 7.519  ; Rise       ; divider:inst5|OUT_clk1 ;
;  CHOICE[0] ; divider:inst5|OUT_clk1 ; 7.519  ; 7.519  ; Rise       ; divider:inst5|OUT_clk1 ;
;  CHOICE[1] ; divider:inst5|OUT_clk1 ; 7.889  ; 7.889  ; Rise       ; divider:inst5|OUT_clk1 ;
;  CHOICE[2] ; divider:inst5|OUT_clk1 ; 7.880  ; 7.880  ; Rise       ; divider:inst5|OUT_clk1 ;
;  CHOICE[3] ; divider:inst5|OUT_clk1 ; 7.833  ; 7.833  ; Rise       ; divider:inst5|OUT_clk1 ;
; COL[*]     ; divider:inst5|OUT_clk1 ; 7.522  ; 7.522  ; Rise       ; divider:inst5|OUT_clk1 ;
;  COL[0]    ; divider:inst5|OUT_clk1 ; 7.522  ; 7.522  ; Rise       ; divider:inst5|OUT_clk1 ;
;  COL[1]    ; divider:inst5|OUT_clk1 ; 7.558  ; 7.558  ; Rise       ; divider:inst5|OUT_clk1 ;
;  COL[2]    ; divider:inst5|OUT_clk1 ; 7.539  ; 7.539  ; Rise       ; divider:inst5|OUT_clk1 ;
;  COL[3]    ; divider:inst5|OUT_clk1 ; 7.848  ; 7.848  ; Rise       ; divider:inst5|OUT_clk1 ;
; LESS_THAN  ; divider:inst5|OUT_clk1 ; 7.836  ; 7.836  ; Rise       ; divider:inst5|OUT_clk1 ;
; NEG_ANS    ; divider:inst5|OUT_clk1 ; 8.211  ; 8.211  ; Rise       ; divider:inst5|OUT_clk1 ;
; SEG[*]     ; divider:inst5|OUT_clk1 ; 8.963  ; 8.963  ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[1]    ; divider:inst5|OUT_clk1 ; 10.193 ; 10.193 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[2]    ; divider:inst5|OUT_clk1 ; 9.807  ; 9.807  ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[3]    ; divider:inst5|OUT_clk1 ; 10.758 ; 10.758 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[4]    ; divider:inst5|OUT_clk1 ; 10.558 ; 10.558 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[5]    ; divider:inst5|OUT_clk1 ; 10.773 ; 10.773 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[6]    ; divider:inst5|OUT_clk1 ; 8.963  ; 8.963  ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[7]    ; divider:inst5|OUT_clk1 ; 10.393 ; 10.393 ; Rise       ; divider:inst5|OUT_clk1 ;
; ZERO       ; divider:inst5|OUT_clk1 ; 7.784  ; 7.784  ; Rise       ; divider:inst5|OUT_clk1 ;
+------------+------------------------+--------+--------+------------+------------------------+


+-------------------------------------------------+
; Fast Model Setup Summary                        ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; divider:inst5|OUT_clk1 ; -5.893 ; -216.895      ;
; CLK                    ; -1.969 ; -53.809       ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Fast Model Hold Summary                         ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; CLK                    ; -1.391 ; -1.391        ;
; divider:inst5|OUT_clk1 ; 0.215  ; 0.000         ;
+------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------+
; Fast Model Minimum Pulse Width Summary          ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; CLK                    ; -1.380 ; -34.380       ;
; divider:inst5|OUT_clk1 ; -0.500 ; -199.000      ;
+------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'divider:inst5|OUT_clk1'                                                                                                                            ;
+--------+-------------------------------+-----------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                           ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-----------------------------------+------------------------+------------------------+--------------+------------+------------+
; -5.893 ; BCD:inst|rhexa[1]             ; BCD:inst|resd[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 6.921      ;
; -5.892 ; BCD:inst|rhexa[1]             ; BCD:inst|resd[1]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 6.920      ;
; -5.890 ; BCD:inst|rhexa[1]             ; BCD:inst|resd[3]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 6.918      ;
; -5.801 ; BCD:inst|rhexb[4]             ; BCD:inst|resd[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 6.829      ;
; -5.800 ; BCD:inst|rhexb[4]             ; BCD:inst|resd[1]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 6.828      ;
; -5.798 ; BCD:inst|rhexb[4]             ; BCD:inst|resd[3]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 6.826      ;
; -5.737 ; BCD:inst|rhexb[2]             ; BCD:inst|resd[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 6.765      ;
; -5.736 ; BCD:inst|rhexb[2]             ; BCD:inst|resd[1]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 6.764      ;
; -5.734 ; BCD:inst|rhexb[2]             ; BCD:inst|resd[3]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 6.762      ;
; -5.673 ; BCD:inst|rhexa[2]             ; BCD:inst|resd[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 6.701      ;
; -5.672 ; BCD:inst|rhexa[2]             ; BCD:inst|resd[1]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 6.700      ;
; -5.670 ; BCD:inst|rhexa[2]             ; BCD:inst|resd[3]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 6.698      ;
; -5.556 ; BCD:inst|rhexc[2]             ; BCD:inst|resd[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 6.584      ;
; -5.555 ; BCD:inst|rhexc[2]             ; BCD:inst|resd[1]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 6.583      ;
; -5.553 ; BCD:inst|rhexc[2]             ; BCD:inst|resd[3]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 6.581      ;
; -5.548 ; BCD:inst|rhexb[3]             ; BCD:inst|resd[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 6.576      ;
; -5.547 ; BCD:inst|rhexb[3]             ; BCD:inst|resd[1]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 6.575      ;
; -5.545 ; BCD:inst|rhexb[3]             ; BCD:inst|resd[3]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 6.573      ;
; -5.537 ; BCD:inst|rhexa[3]             ; BCD:inst|resd[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 6.565      ;
; -5.536 ; BCD:inst|rhexa[3]             ; BCD:inst|resd[1]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 6.564      ;
; -5.534 ; BCD:inst|rhexa[3]             ; BCD:inst|resd[3]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 6.562      ;
; -5.494 ; BCD:inst|rhexc[4]             ; BCD:inst|resd[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 6.522      ;
; -5.493 ; BCD:inst|rhexc[4]             ; BCD:inst|resd[1]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 6.521      ;
; -5.491 ; BCD:inst|rhexc[4]             ; BCD:inst|resd[3]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 6.519      ;
; -5.473 ; BCD:inst|rhexa[1]             ; BCD:inst|resd[0]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 6.501      ;
; -5.381 ; BCD:inst|rhexb[4]             ; BCD:inst|resd[0]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 6.409      ;
; -5.369 ; BCD:inst|rhexc[3]             ; BCD:inst|resd[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 6.397      ;
; -5.368 ; BCD:inst|rhexc[3]             ; BCD:inst|resd[1]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 6.396      ;
; -5.366 ; BCD:inst|rhexc[3]             ; BCD:inst|resd[3]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 6.394      ;
; -5.317 ; BCD:inst|rhexb[2]             ; BCD:inst|resd[0]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 6.345      ;
; -5.253 ; BCD:inst|rhexa[2]             ; BCD:inst|resd[0]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 6.281      ;
; -5.235 ; BCD:inst|rhexa[1]             ; BCD:inst|resc[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 6.263      ;
; -5.176 ; BCD:inst|rhexa[1]             ; BCD:inst|resc[3]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.012     ; 6.196      ;
; -5.170 ; BCD:inst|rhexa[1]             ; BCD:inst|resc[1]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.012     ; 6.190      ;
; -5.143 ; BCD:inst|rhexb[4]             ; BCD:inst|resc[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 6.171      ;
; -5.136 ; BCD:inst|rhexc[2]             ; BCD:inst|resd[0]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 6.164      ;
; -5.128 ; BCD:inst|rhexb[3]             ; BCD:inst|resd[0]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 6.156      ;
; -5.117 ; BCD:inst|rhexa[3]             ; BCD:inst|resd[0]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 6.145      ;
; -5.110 ; BCD:inst|rhexd[14]            ; BCD:inst|resd[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 6.138      ;
; -5.109 ; BCD:inst|rhexd[14]            ; BCD:inst|resd[1]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 6.137      ;
; -5.107 ; BCD:inst|rhexd[14]            ; BCD:inst|resd[3]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 6.135      ;
; -5.084 ; BCD:inst|rhexb[4]             ; BCD:inst|resc[3]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.012     ; 6.104      ;
; -5.079 ; BCD:inst|rhexb[2]             ; BCD:inst|resc[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 6.107      ;
; -5.078 ; BCD:inst|rhexb[4]             ; BCD:inst|resc[1]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.012     ; 6.098      ;
; -5.074 ; BCD:inst|rhexc[4]             ; BCD:inst|resd[0]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 6.102      ;
; -5.020 ; BCD:inst|rhexb[2]             ; BCD:inst|resc[3]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.012     ; 6.040      ;
; -5.015 ; BCD:inst|rhexa[2]             ; BCD:inst|resc[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 6.043      ;
; -5.014 ; BCD:inst|rhexb[2]             ; BCD:inst|resc[1]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.012     ; 6.034      ;
; -4.961 ; BCD:inst|rhexd[4]             ; BCD:inst|resd[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 5.989      ;
; -4.960 ; BCD:inst|rhexd[4]             ; BCD:inst|resd[1]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 5.988      ;
; -4.958 ; BCD:inst|rhexd[3]             ; BCD:inst|resd[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 5.986      ;
; -4.958 ; BCD:inst|rhexd[4]             ; BCD:inst|resd[3]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 5.986      ;
; -4.957 ; BCD:inst|rhexd[3]             ; BCD:inst|resd[1]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 5.985      ;
; -4.956 ; BCD:inst|rhexa[2]             ; BCD:inst|resc[3]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.012     ; 5.976      ;
; -4.955 ; BCD:inst|rhexd[3]             ; BCD:inst|resd[3]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 5.983      ;
; -4.950 ; BCD:inst|rhexa[2]             ; BCD:inst|resc[1]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.012     ; 5.970      ;
; -4.949 ; BCD:inst|rhexc[3]             ; BCD:inst|resd[0]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 5.977      ;
; -4.898 ; BCD:inst|rhexc[2]             ; BCD:inst|resc[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 5.926      ;
; -4.890 ; BCD:inst|rhexb[3]             ; BCD:inst|resc[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 5.918      ;
; -4.879 ; BCD:inst|rhexa[3]             ; BCD:inst|resc[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 5.907      ;
; -4.839 ; BCD:inst|rhexc[2]             ; BCD:inst|resc[3]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.012     ; 5.859      ;
; -4.836 ; BCD:inst|rhexc[4]             ; BCD:inst|resc[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 5.864      ;
; -4.833 ; BCD:inst|rhexc[2]             ; BCD:inst|resc[1]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.012     ; 5.853      ;
; -4.831 ; BCD:inst|rhexb[3]             ; BCD:inst|resc[3]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.012     ; 5.851      ;
; -4.825 ; BCD:inst|rhexb[3]             ; BCD:inst|resc[1]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.012     ; 5.845      ;
; -4.820 ; BCD:inst|rhexa[3]             ; BCD:inst|resc[3]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.012     ; 5.840      ;
; -4.814 ; BCD:inst|rhexa[3]             ; BCD:inst|resc[1]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.012     ; 5.834      ;
; -4.777 ; BCD:inst|rhexc[4]             ; BCD:inst|resc[3]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.012     ; 5.797      ;
; -4.771 ; BCD:inst|rhexc[4]             ; BCD:inst|resc[1]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.012     ; 5.791      ;
; -4.711 ; BCD:inst|rhexc[3]             ; BCD:inst|resc[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 5.739      ;
; -4.690 ; BCD:inst|rhexd[14]            ; BCD:inst|resd[0]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 5.718      ;
; -4.652 ; BCD:inst|rhexc[3]             ; BCD:inst|resc[3]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.012     ; 5.672      ;
; -4.646 ; BCD:inst|rhexc[3]             ; BCD:inst|resc[1]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.012     ; 5.666      ;
; -4.541 ; BCD:inst|rhexd[4]             ; BCD:inst|resd[0]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 5.569      ;
; -4.538 ; BCD:inst|rhexd[3]             ; BCD:inst|resd[0]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 5.566      ;
; -4.452 ; BCD:inst|rhexd[14]            ; BCD:inst|resc[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 5.480      ;
; -4.393 ; BCD:inst|rhexd[14]            ; BCD:inst|resc[3]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.012     ; 5.413      ;
; -4.387 ; BCD:inst|rhexd[14]            ; BCD:inst|resc[1]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.012     ; 5.407      ;
; -4.346 ; BCD:inst|rhexa[1]             ; BCD:inst|resc[0]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.012     ; 5.366      ;
; -4.303 ; BCD:inst|rhexd[4]             ; BCD:inst|resc[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 5.331      ;
; -4.300 ; BCD:inst|rhexd[3]             ; BCD:inst|resc[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.004     ; 5.328      ;
; -4.254 ; BCD:inst|rhexb[4]             ; BCD:inst|resc[0]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.012     ; 5.274      ;
; -4.244 ; BCD:inst|rhexd[4]             ; BCD:inst|resc[3]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.012     ; 5.264      ;
; -4.241 ; BCD:inst|rhexd[3]             ; BCD:inst|resc[3]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.012     ; 5.261      ;
; -4.238 ; BCD:inst|rhexd[4]             ; BCD:inst|resc[1]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.012     ; 5.258      ;
; -4.235 ; BCD:inst|rhexd[3]             ; BCD:inst|resc[1]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.012     ; 5.255      ;
; -4.204 ; Core_unit:inst1|OUT_data_b[0] ; Core_unit:inst1|OUT_off_number[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.006     ; 5.230      ;
; -4.203 ; Core_unit:inst1|OUT_data_b[0] ; Core_unit:inst1|OUT_off_number[0] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.006     ; 5.229      ;
; -4.190 ; BCD:inst|rhexb[2]             ; BCD:inst|resc[0]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.012     ; 5.210      ;
; -4.129 ; Core_unit:inst1|OUT_data_a[0] ; Core_unit:inst1|OUT_off_number[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.011     ; 5.150      ;
; -4.128 ; Core_unit:inst1|OUT_data_a[0] ; Core_unit:inst1|OUT_off_number[0] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.011     ; 5.149      ;
; -4.126 ; BCD:inst|rhexa[2]             ; BCD:inst|resc[0]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.012     ; 5.146      ;
; -4.009 ; BCD:inst|rhexc[2]             ; BCD:inst|resc[0]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.012     ; 5.029      ;
; -4.001 ; BCD:inst|rhexb[3]             ; BCD:inst|resc[0]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.012     ; 5.021      ;
; -3.990 ; BCD:inst|rhexa[3]             ; BCD:inst|resc[0]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.012     ; 5.010      ;
; -3.947 ; BCD:inst|rhexc[4]             ; BCD:inst|resc[0]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.012     ; 4.967      ;
; -3.925 ; BCD:inst|rhexa[1]             ; BCD:inst|resb[2]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.005     ; 4.952      ;
; -3.899 ; Core_unit:inst1|OUT_carry_out ; Core_unit:inst1|OUT_off_number[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.003      ; 4.934      ;
; -3.898 ; Core_unit:inst1|OUT_carry_out ; Core_unit:inst1|OUT_off_number[0] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; 0.003      ; 4.933      ;
; -3.868 ; Core_unit:inst1|OUT_data_a[1] ; Core_unit:inst1|OUT_off_number[1] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 1.000        ; -0.011     ; 4.889      ;
+--------+-------------------------------+-----------------------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                      ;
+--------+----------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -1.969 ; divider:inst5|n1[0]  ; divider:inst5|n1[4]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.996      ;
; -1.968 ; divider:inst5|n1[0]  ; divider:inst5|n1[1]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.995      ;
; -1.967 ; divider:inst5|n1[0]  ; divider:inst5|n1[8]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.994      ;
; -1.967 ; divider:inst5|n1[0]  ; divider:inst5|n1[9]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.994      ;
; -1.965 ; divider:inst5|n1[0]  ; divider:inst5|n1[15]   ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.992      ;
; -1.964 ; divider:inst5|n1[0]  ; divider:inst5|n1[14]   ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.991      ;
; -1.904 ; divider:inst5|n1[2]  ; divider:inst5|n1[4]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.931      ;
; -1.903 ; divider:inst5|n1[2]  ; divider:inst5|n1[1]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.930      ;
; -1.902 ; divider:inst5|n1[2]  ; divider:inst5|n1[8]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.929      ;
; -1.902 ; divider:inst5|n1[2]  ; divider:inst5|n1[9]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.929      ;
; -1.900 ; divider:inst5|n1[2]  ; divider:inst5|n1[15]   ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.927      ;
; -1.899 ; divider:inst5|n1[2]  ; divider:inst5|n1[14]   ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.926      ;
; -1.888 ; divider:inst5|n1[0]  ; divider:inst5|n1[11]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.920      ;
; -1.879 ; divider:inst5|n1[0]  ; divider:inst5|n1[10]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.911      ;
; -1.876 ; divider:inst5|n1[0]  ; divider:inst5|n1[0]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.908      ;
; -1.858 ; divider:inst5|n1[3]  ; divider:inst5|n1[4]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.885      ;
; -1.857 ; divider:inst5|n1[3]  ; divider:inst5|n1[1]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.884      ;
; -1.856 ; divider:inst5|n1[3]  ; divider:inst5|n1[8]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.883      ;
; -1.856 ; divider:inst5|n1[3]  ; divider:inst5|n1[9]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.883      ;
; -1.854 ; divider:inst5|n1[3]  ; divider:inst5|n1[15]   ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.881      ;
; -1.853 ; divider:inst5|n1[3]  ; divider:inst5|n1[14]   ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.880      ;
; -1.823 ; divider:inst5|n1[2]  ; divider:inst5|n1[11]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.855      ;
; -1.814 ; divider:inst5|n1[2]  ; divider:inst5|n1[10]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.846      ;
; -1.811 ; divider:inst5|n1[2]  ; divider:inst5|n1[0]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.843      ;
; -1.796 ; divider:inst5|n1[5]  ; divider:inst5|n1[4]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.823      ;
; -1.795 ; divider:inst5|n1[5]  ; divider:inst5|n1[1]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.822      ;
; -1.794 ; divider:inst5|n1[5]  ; divider:inst5|n1[8]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.821      ;
; -1.794 ; divider:inst5|n1[5]  ; divider:inst5|n1[9]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.821      ;
; -1.792 ; divider:inst5|n1[5]  ; divider:inst5|n1[15]   ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.819      ;
; -1.791 ; divider:inst5|n1[5]  ; divider:inst5|n1[14]   ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.818      ;
; -1.786 ; divider:inst5|n1[1]  ; divider:inst5|n1[4]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.818      ;
; -1.785 ; divider:inst5|n1[1]  ; divider:inst5|n1[1]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.817      ;
; -1.784 ; divider:inst5|n1[1]  ; divider:inst5|n1[8]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.816      ;
; -1.784 ; divider:inst5|n1[1]  ; divider:inst5|n1[9]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.816      ;
; -1.782 ; divider:inst5|n1[1]  ; divider:inst5|n1[15]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.814      ;
; -1.781 ; divider:inst5|n1[1]  ; divider:inst5|n1[14]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.813      ;
; -1.777 ; divider:inst5|n1[3]  ; divider:inst5|n1[11]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.809      ;
; -1.773 ; divider:inst5|n1[6]  ; divider:inst5|n1[4]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.800      ;
; -1.772 ; divider:inst5|n1[6]  ; divider:inst5|n1[1]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.799      ;
; -1.771 ; divider:inst5|n1[6]  ; divider:inst5|n1[8]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.798      ;
; -1.771 ; divider:inst5|n1[6]  ; divider:inst5|n1[9]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.798      ;
; -1.769 ; divider:inst5|n1[6]  ; divider:inst5|n1[15]   ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.796      ;
; -1.768 ; divider:inst5|n1[0]  ; divider:inst5|n1[6]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.800      ;
; -1.768 ; divider:inst5|n1[0]  ; divider:inst5|n1[2]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.800      ;
; -1.768 ; divider:inst5|n1[6]  ; divider:inst5|n1[14]   ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.795      ;
; -1.768 ; divider:inst5|n1[3]  ; divider:inst5|n1[10]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.800      ;
; -1.767 ; divider:inst5|n1[0]  ; divider:inst5|n1[5]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.799      ;
; -1.766 ; divider:inst5|n1[0]  ; divider:inst5|n1[12]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.798      ;
; -1.766 ; divider:inst5|n1[0]  ; divider:inst5|OUT_clk1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.798      ;
; -1.765 ; divider:inst5|n1[3]  ; divider:inst5|n1[0]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.797      ;
; -1.764 ; divider:inst5|n1[0]  ; divider:inst5|n1[7]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.796      ;
; -1.761 ; divider:inst5|n1[0]  ; divider:inst5|n1[3]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.793      ;
; -1.755 ; divider:inst5|n1[7]  ; divider:inst5|n1[4]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.782      ;
; -1.754 ; divider:inst5|n1[7]  ; divider:inst5|n1[1]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.781      ;
; -1.753 ; divider:inst5|n1[7]  ; divider:inst5|n1[8]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.780      ;
; -1.753 ; divider:inst5|n1[7]  ; divider:inst5|n1[9]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.780      ;
; -1.752 ; divider:inst5|n1[0]  ; divider:inst5|n1[13]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.784      ;
; -1.751 ; divider:inst5|n1[7]  ; divider:inst5|n1[15]   ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.778      ;
; -1.750 ; divider:inst5|n1[7]  ; divider:inst5|n1[14]   ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.777      ;
; -1.715 ; divider:inst5|n1[5]  ; divider:inst5|n1[11]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.747      ;
; -1.712 ; divider:inst5|n1[0]  ; divider:inst5|n1[16]   ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.743      ;
; -1.706 ; divider:inst5|n1[5]  ; divider:inst5|n1[10]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.738      ;
; -1.705 ; divider:inst5|n1[1]  ; divider:inst5|n1[11]   ; CLK          ; CLK         ; 1.000        ; 0.005      ; 2.742      ;
; -1.704 ; divider:inst5|n1[4]  ; divider:inst5|n1[4]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.736      ;
; -1.703 ; divider:inst5|n1[4]  ; divider:inst5|n1[1]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.735      ;
; -1.703 ; divider:inst5|n1[5]  ; divider:inst5|n1[0]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.735      ;
; -1.703 ; divider:inst5|n1[2]  ; divider:inst5|n1[6]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.735      ;
; -1.703 ; divider:inst5|n1[2]  ; divider:inst5|n1[2]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.735      ;
; -1.702 ; divider:inst5|n1[4]  ; divider:inst5|n1[8]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.734      ;
; -1.702 ; divider:inst5|n1[4]  ; divider:inst5|n1[9]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.734      ;
; -1.702 ; divider:inst5|n1[2]  ; divider:inst5|n1[5]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.734      ;
; -1.701 ; divider:inst5|n1[2]  ; divider:inst5|n1[12]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.733      ;
; -1.701 ; divider:inst5|n1[2]  ; divider:inst5|OUT_clk1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.733      ;
; -1.700 ; divider:inst5|n1[4]  ; divider:inst5|n1[15]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.732      ;
; -1.699 ; divider:inst5|n1[4]  ; divider:inst5|n1[14]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.731      ;
; -1.699 ; divider:inst5|n1[2]  ; divider:inst5|n1[7]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.731      ;
; -1.696 ; divider:inst5|n1[1]  ; divider:inst5|n1[10]   ; CLK          ; CLK         ; 1.000        ; 0.005      ; 2.733      ;
; -1.696 ; divider:inst5|n1[2]  ; divider:inst5|n1[3]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.728      ;
; -1.693 ; divider:inst5|n1[1]  ; divider:inst5|n1[0]    ; CLK          ; CLK         ; 1.000        ; 0.005      ; 2.730      ;
; -1.692 ; divider:inst5|n1[6]  ; divider:inst5|n1[11]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.724      ;
; -1.687 ; divider:inst5|n1[2]  ; divider:inst5|n1[13]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.719      ;
; -1.683 ; divider:inst5|n1[6]  ; divider:inst5|n1[10]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.715      ;
; -1.680 ; divider:inst5|n1[6]  ; divider:inst5|n1[0]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.712      ;
; -1.674 ; divider:inst5|n1[7]  ; divider:inst5|n1[11]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.706      ;
; -1.665 ; divider:inst5|n1[7]  ; divider:inst5|n1[10]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.697      ;
; -1.662 ; divider:inst5|n1[7]  ; divider:inst5|n1[0]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.694      ;
; -1.657 ; divider:inst5|n1[3]  ; divider:inst5|n1[6]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.689      ;
; -1.657 ; divider:inst5|n1[3]  ; divider:inst5|n1[2]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.689      ;
; -1.656 ; divider:inst5|n1[3]  ; divider:inst5|n1[5]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.688      ;
; -1.655 ; divider:inst5|n1[3]  ; divider:inst5|n1[12]   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.687      ;
; -1.655 ; divider:inst5|n1[3]  ; divider:inst5|OUT_clk1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.687      ;
; -1.653 ; divider:inst5|n1[3]  ; divider:inst5|n1[7]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.685      ;
; -1.650 ; divider:inst5|n1[10] ; divider:inst5|n1[4]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.677      ;
; -1.650 ; divider:inst5|n1[3]  ; divider:inst5|n1[3]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.682      ;
; -1.649 ; divider:inst5|n1[10] ; divider:inst5|n1[1]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.676      ;
; -1.648 ; divider:inst5|n1[10] ; divider:inst5|n1[8]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.675      ;
; -1.648 ; divider:inst5|n1[10] ; divider:inst5|n1[9]    ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.675      ;
; -1.647 ; divider:inst5|n1[2]  ; divider:inst5|n1[16]   ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.678      ;
; -1.646 ; divider:inst5|n1[10] ; divider:inst5|n1[15]   ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.673      ;
; -1.645 ; divider:inst5|n1[10] ; divider:inst5|n1[14]   ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.672      ;
+--------+----------------------+------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                   ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; -1.391 ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; CLK         ; 0.000        ; 1.465      ; 0.367      ;
; -0.891 ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; CLK         ; -0.500       ; 1.465      ; 0.367      ;
; 0.236  ; divider:inst5|n1[31]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.388      ;
; 0.568  ; divider:inst5|n1[31]   ; divider:inst5|n1[18]   ; CLK                    ; CLK         ; 0.000        ; -0.002     ; 0.718      ;
; 0.570  ; divider:inst5|n1[31]   ; divider:inst5|n1[30]   ; CLK                    ; CLK         ; 0.000        ; -0.002     ; 0.720      ;
; 0.570  ; divider:inst5|n1[31]   ; divider:inst5|n1[17]   ; CLK                    ; CLK         ; 0.000        ; -0.002     ; 0.720      ;
; 0.570  ; divider:inst5|n1[31]   ; divider:inst5|n1[21]   ; CLK                    ; CLK         ; 0.000        ; -0.002     ; 0.720      ;
; 0.570  ; divider:inst5|n1[31]   ; divider:inst5|n1[22]   ; CLK                    ; CLK         ; 0.000        ; -0.002     ; 0.720      ;
; 0.572  ; divider:inst5|n1[31]   ; divider:inst5|n1[20]   ; CLK                    ; CLK         ; 0.000        ; -0.002     ; 0.722      ;
; 0.572  ; divider:inst5|n1[31]   ; divider:inst5|n1[23]   ; CLK                    ; CLK         ; 0.000        ; -0.002     ; 0.722      ;
; 0.572  ; divider:inst5|n1[31]   ; divider:inst5|n1[24]   ; CLK                    ; CLK         ; 0.000        ; -0.002     ; 0.722      ;
; 0.572  ; divider:inst5|n1[31]   ; divider:inst5|n1[25]   ; CLK                    ; CLK         ; 0.000        ; -0.002     ; 0.722      ;
; 0.573  ; divider:inst5|n1[31]   ; divider:inst5|n1[29]   ; CLK                    ; CLK         ; 0.000        ; -0.002     ; 0.723      ;
; 0.573  ; divider:inst5|n1[31]   ; divider:inst5|n1[19]   ; CLK                    ; CLK         ; 0.000        ; -0.002     ; 0.723      ;
; 0.573  ; divider:inst5|n1[31]   ; divider:inst5|n1[26]   ; CLK                    ; CLK         ; 0.000        ; -0.002     ; 0.723      ;
; 0.573  ; divider:inst5|n1[31]   ; divider:inst5|n1[27]   ; CLK                    ; CLK         ; 0.000        ; -0.002     ; 0.723      ;
; 0.573  ; divider:inst5|n1[31]   ; divider:inst5|n1[28]   ; CLK                    ; CLK         ; 0.000        ; -0.002     ; 0.723      ;
; 0.577  ; divider:inst5|n1[30]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.002      ; 0.731      ;
; 0.605  ; divider:inst5|n1[29]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.002      ; 0.759      ;
; 0.643  ; divider:inst5|n1[28]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.002      ; 0.797      ;
; 0.660  ; divider:inst5|n1[31]   ; divider:inst5|n1[11]   ; CLK                    ; CLK         ; 0.000        ; 0.001      ; 0.813      ;
; 0.660  ; divider:inst5|n1[31]   ; divider:inst5|OUT_clk1 ; CLK                    ; CLK         ; 0.000        ; 0.001      ; 0.813      ;
; 0.661  ; divider:inst5|n1[31]   ; divider:inst5|n1[6]    ; CLK                    ; CLK         ; 0.000        ; 0.001      ; 0.814      ;
; 0.661  ; divider:inst5|n1[31]   ; divider:inst5|n1[12]   ; CLK                    ; CLK         ; 0.000        ; 0.001      ; 0.814      ;
; 0.662  ; divider:inst5|n1[31]   ; divider:inst5|n1[10]   ; CLK                    ; CLK         ; 0.000        ; 0.001      ; 0.815      ;
; 0.662  ; divider:inst5|n1[31]   ; divider:inst5|n1[0]    ; CLK                    ; CLK         ; 0.000        ; 0.001      ; 0.815      ;
; 0.662  ; divider:inst5|n1[31]   ; divider:inst5|n1[2]    ; CLK                    ; CLK         ; 0.000        ; 0.001      ; 0.815      ;
; 0.689  ; divider:inst5|n1[27]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.002      ; 0.843      ;
; 0.718  ; divider:inst5|n1[26]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.002      ; 0.872      ;
; 0.754  ; divider:inst5|n1[25]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.002      ; 0.908      ;
; 0.758  ; divider:inst5|n1[29]   ; divider:inst5|n1[29]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.910      ;
; 0.765  ; divider:inst5|n1[24]   ; divider:inst5|n1[24]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.917      ;
; 0.766  ; divider:inst5|n1[23]   ; divider:inst5|n1[23]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.918      ;
; 0.768  ; divider:inst5|n1[22]   ; divider:inst5|n1[22]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.920      ;
; 0.780  ; divider:inst5|n1[21]   ; divider:inst5|n1[21]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.932      ;
; 0.780  ; divider:inst5|n1[20]   ; divider:inst5|n1[20]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.932      ;
; 0.787  ; divider:inst5|n1[24]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.002      ; 0.941      ;
; 0.806  ; divider:inst5|n1[8]    ; divider:inst5|n1[8]    ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.958      ;
; 0.812  ; divider:inst5|n1[28]   ; divider:inst5|n1[28]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.964      ;
; 0.814  ; divider:inst5|n1[1]    ; divider:inst5|n1[1]    ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.966      ;
; 0.818  ; divider:inst5|n1[25]   ; divider:inst5|n1[25]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.970      ;
; 0.819  ; divider:inst5|n1[14]   ; divider:inst5|n1[14]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.971      ;
; 0.821  ; divider:inst5|n1[27]   ; divider:inst5|n1[27]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.973      ;
; 0.822  ; divider:inst5|n1[19]   ; divider:inst5|n1[19]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.974      ;
; 0.825  ; divider:inst5|n1[18]   ; divider:inst5|n1[18]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.977      ;
; 0.831  ; divider:inst5|n1[15]   ; divider:inst5|n1[15]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.983      ;
; 0.834  ; divider:inst5|n1[17]   ; divider:inst5|n1[17]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.986      ;
; 0.843  ; divider:inst5|n1[31]   ; divider:inst5|n1[4]    ; CLK                    ; CLK         ; 0.000        ; -0.004     ; 0.991      ;
; 0.849  ; divider:inst5|n1[31]   ; divider:inst5|n1[1]    ; CLK                    ; CLK         ; 0.000        ; -0.004     ; 0.997      ;
; 0.850  ; divider:inst5|n1[31]   ; divider:inst5|n1[8]    ; CLK                    ; CLK         ; 0.000        ; -0.004     ; 0.998      ;
; 0.851  ; divider:inst5|n1[31]   ; divider:inst5|n1[9]    ; CLK                    ; CLK         ; 0.000        ; -0.004     ; 0.999      ;
; 0.852  ; divider:inst5|n1[31]   ; divider:inst5|n1[14]   ; CLK                    ; CLK         ; 0.000        ; -0.004     ; 1.000      ;
; 0.852  ; divider:inst5|n1[31]   ; divider:inst5|n1[15]   ; CLK                    ; CLK         ; 0.000        ; -0.004     ; 1.000      ;
; 0.856  ; divider:inst5|n1[30]   ; divider:inst5|n1[30]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.008      ;
; 0.859  ; divider:inst5|n1[26]   ; divider:inst5|n1[26]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.011      ;
; 0.887  ; divider:inst5|n1[23]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.002      ; 1.041      ;
; 0.888  ; divider:inst5|n1[16]   ; divider:inst5|n1[17]   ; CLK                    ; CLK         ; 0.000        ; -0.002     ; 1.038      ;
; 0.895  ; divider:inst5|n1[31]   ; divider:inst5|n1[16]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.047      ;
; 0.898  ; divider:inst5|n1[22]   ; divider:inst5|n1[23]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.050      ;
; 0.899  ; divider:inst5|n1[28]   ; divider:inst5|n1[29]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.051      ;
; 0.903  ; divider:inst5|n1[19]   ; divider:inst5|n1[20]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.055      ;
; 0.909  ; divider:inst5|n1[30]   ; divider:inst5|n1[18]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.061      ;
; 0.911  ; divider:inst5|n1[30]   ; divider:inst5|n1[17]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.063      ;
; 0.911  ; divider:inst5|n1[30]   ; divider:inst5|n1[21]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.063      ;
; 0.911  ; divider:inst5|n1[30]   ; divider:inst5|n1[22]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.063      ;
; 0.913  ; divider:inst5|n1[30]   ; divider:inst5|n1[20]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.065      ;
; 0.913  ; divider:inst5|n1[30]   ; divider:inst5|n1[23]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.065      ;
; 0.913  ; divider:inst5|n1[30]   ; divider:inst5|n1[24]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.065      ;
; 0.913  ; divider:inst5|n1[30]   ; divider:inst5|n1[25]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.065      ;
; 0.914  ; divider:inst5|n1[30]   ; divider:inst5|n1[29]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.066      ;
; 0.914  ; divider:inst5|n1[30]   ; divider:inst5|n1[19]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.066      ;
; 0.914  ; divider:inst5|n1[30]   ; divider:inst5|n1[26]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.066      ;
; 0.914  ; divider:inst5|n1[30]   ; divider:inst5|n1[27]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.066      ;
; 0.914  ; divider:inst5|n1[30]   ; divider:inst5|n1[28]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.066      ;
; 0.914  ; divider:inst5|n1[21]   ; divider:inst5|n1[22]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.066      ;
; 0.918  ; divider:inst5|n1[4]    ; divider:inst5|n1[4]    ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.070      ;
; 0.919  ; divider:inst5|n1[22]   ; divider:inst5|n1[31]   ; CLK                    ; CLK         ; 0.000        ; 0.002      ; 1.073      ;
; 0.920  ; divider:inst5|n1[20]   ; divider:inst5|n1[21]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.072      ;
; 0.922  ; divider:inst5|n1[16]   ; divider:inst5|n1[18]   ; CLK                    ; CLK         ; 0.000        ; -0.002     ; 1.072      ;
; 0.925  ; divider:inst5|n1[31]   ; divider:inst5|n1[13]   ; CLK                    ; CLK         ; 0.000        ; 0.001      ; 1.078      ;
; 0.926  ; divider:inst5|n1[31]   ; divider:inst5|n1[7]    ; CLK                    ; CLK         ; 0.000        ; 0.001      ; 1.079      ;
; 0.926  ; divider:inst5|n1[31]   ; divider:inst5|n1[3]    ; CLK                    ; CLK         ; 0.000        ; 0.001      ; 1.079      ;
; 0.927  ; divider:inst5|n1[31]   ; divider:inst5|n1[5]    ; CLK                    ; CLK         ; 0.000        ; 0.001      ; 1.080      ;
; 0.933  ; divider:inst5|n1[16]   ; divider:inst5|n1[20]   ; CLK                    ; CLK         ; 0.000        ; -0.002     ; 1.083      ;
; 0.937  ; divider:inst5|n1[29]   ; divider:inst5|n1[18]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.089      ;
; 0.938  ; divider:inst5|n1[19]   ; divider:inst5|n1[21]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.090      ;
; 0.939  ; divider:inst5|n1[29]   ; divider:inst5|n1[30]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.091      ;
; 0.939  ; divider:inst5|n1[29]   ; divider:inst5|n1[17]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.091      ;
; 0.939  ; divider:inst5|n1[29]   ; divider:inst5|n1[21]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.091      ;
; 0.939  ; divider:inst5|n1[29]   ; divider:inst5|n1[22]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.091      ;
; 0.941  ; divider:inst5|n1[21]   ; divider:inst5|n1[23]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.093      ;
; 0.941  ; divider:inst5|n1[29]   ; divider:inst5|n1[20]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.093      ;
; 0.941  ; divider:inst5|n1[29]   ; divider:inst5|n1[23]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.093      ;
; 0.941  ; divider:inst5|n1[29]   ; divider:inst5|n1[24]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.093      ;
; 0.941  ; divider:inst5|n1[29]   ; divider:inst5|n1[25]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.093      ;
; 0.941  ; divider:inst5|n1[18]   ; divider:inst5|n1[20]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.093      ;
; 0.942  ; divider:inst5|n1[29]   ; divider:inst5|n1[19]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.094      ;
; 0.942  ; divider:inst5|n1[29]   ; divider:inst5|n1[26]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.094      ;
; 0.942  ; divider:inst5|n1[29]   ; divider:inst5|n1[27]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.094      ;
; 0.942  ; divider:inst5|n1[29]   ; divider:inst5|n1[28]   ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.094      ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'divider:inst5|OUT_clk1'                                                                                                                                ;
+-------+-----------------------------------+-----------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.215 ; keyboard:inst7|OUT_value[1]       ; keyboard:inst7|OUT_value[1]       ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keyboard:inst7|flag[0]            ; keyboard:inst7|flag[0]            ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keyboard:inst7|flag[1]            ; keyboard:inst7|flag[1]            ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keyboard:inst7|OUT_key            ; keyboard:inst7|OUT_key            ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; key_out:inst6|state.s1            ; key_out:inst6|state.s1            ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; key_out:inst6|state.s3            ; key_out:inst6|state.s3            ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; key_out:inst6|state.00            ; key_out:inst6|state.00            ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; key_out:inst6|OUT_finish          ; key_out:inst6|OUT_finish          ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; key_out:inst6|OUT_flag[0]         ; key_out:inst6|OUT_flag[0]         ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; key_out:inst6|temp2[0]            ; key_out:inst6|temp2[0]            ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; key_out:inst6|temp1[0]            ; key_out:inst6|temp1[0]            ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Core_unit:inst1|OUT_carry_out     ; Core_unit:inst1|OUT_carry_out     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Core_unit:inst1|OUT_zero          ; Core_unit:inst1|OUT_zero          ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Core_unit:inst1|OUT_less_than     ; Core_unit:inst1|OUT_less_than     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Core_unit:inst1|OUT_neg_ans       ; Core_unit:inst1|OUT_neg_ans       ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Core_unit:inst1|OUT_off_number[2] ; Core_unit:inst1|OUT_off_number[2] ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; Core_unit:inst1|temp_h1[6]        ; Core_unit:inst1|OUT_data_a[6]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; keyboard:inst7|flag[0]            ; keyboard:inst7|OUT_key            ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; keyboard:inst7|flag[0]            ; keyboard:inst7|flag[1]            ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.396      ;
; 0.249 ; display:inst4|state.S1            ; keyboard:inst7|OUT_col[1]         ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.401      ;
; 0.262 ; key_out:inst6|OUT_finish          ; Core_unit:inst1|temp_op[2]        ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.414      ;
; 0.264 ; key_out:inst6|OUT_finish          ; Core_unit:inst1|temp_h1[5]        ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.416      ;
; 0.265 ; key_out:inst6|OUT_finish          ; Core_unit:inst1|temp_op[1]        ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.417      ;
; 0.265 ; key_out:inst6|OUT_finish          ; Core_unit:inst1|temp_op[3]        ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.417      ;
; 0.267 ; display:inst4|state.S2            ; display:inst4|state.S3            ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.419      ;
; 0.290 ; Core_unit:inst1|temp_h2[6]        ; Core_unit:inst1|OUT_data_b[6]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.442      ;
; 0.320 ; keyboard:inst7|OUT_value[0]       ; anti_shake:inst3|temp_value[0]    ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.472      ;
; 0.321 ; Core_unit:inst1|temp_h2[1]        ; Core_unit:inst1|OUT_data_b[1]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.001      ; 0.474      ;
; 0.325 ; key_out:inst6|temp2[0]            ; Core_unit:inst1|OUT_data_b[0]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; -0.001     ; 0.476      ;
; 0.327 ; keyboard:inst7|OUT_key            ; anti_shake:inst3|state            ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.479      ;
; 0.331 ; key_out:inst6|temp1[12]           ; Core_unit:inst1|OUT_value[12]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.001      ; 0.484      ;
; 0.335 ; keyboard:inst7|OUT_value[3]       ; anti_shake:inst3|temp_value[3]    ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.487      ;
; 0.339 ; BCD:inst|rhexa[0]                 ; BCD:inst|resa[0]                  ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.491      ;
; 0.343 ; key_out:inst6|OUT_finish          ; Core_unit:inst1|OUT_ALU_OP[0]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.001      ; 0.496      ;
; 0.348 ; key_out:inst6|OUT_finish          ; Core_unit:inst1|OUT_ALU_OP[2]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.001      ; 0.501      ;
; 0.349 ; key_out:inst6|temp1[9]            ; Core_unit:inst1|OUT_value[9]      ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.001      ; 0.502      ;
; 0.355 ; Core_unit:inst1|state.s1          ; Core_unit:inst1|OUT_data_a[1]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; Core_unit:inst1|state.s1          ; Core_unit:inst1|OUT_data_a[3]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; Core_unit:inst1|state.s1          ; Core_unit:inst1|OUT_data_a[4]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; Core_unit:inst1|state.s1          ; Core_unit:inst1|OUT_data_a[2]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; key_out:inst6|temp1[1]            ; key_out:inst6|temp1[2]            ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; Core_unit:inst1|state.s1          ; Core_unit:inst1|OUT_data_a[0]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; Core_unit:inst1|temp_h1[0]        ; Core_unit:inst1|OUT_data_a[0]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; Core_unit:inst1|temp_h2[0]        ; Core_unit:inst1|OUT_data_b[0]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; Core_unit:inst1|temp_h2[2]        ; Core_unit:inst1|OUT_data_b[2]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; key_out:inst6|temp2[1]            ; key_out:inst6|temp2[2]            ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; Core_unit:inst1|temp_h2[7]        ; Core_unit:inst1|OUT_data_b[7]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; Core_unit:inst1|temp_h2[5]        ; Core_unit:inst1|OUT_data_b[5]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; Core_unit:inst1|temp_h1[7]        ; Core_unit:inst1|OUT_data_a[7]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; key_out:inst6|state.00            ; key_out:inst6|OUT_flag[0]         ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; -0.001     ; 0.515      ;
; 0.365 ; Core_unit:inst1|temp_h2[3]        ; Core_unit:inst1|OUT_data_b[3]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.517      ;
; 0.369 ; key_out:inst6|state.s2            ; key_out:inst6|state.s3            ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; Core_unit:inst1|state.s2          ; Core_unit:inst1|OUT_zero          ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; display:inst4|state.S3            ; keyboard:inst7|OUT_value[0]       ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; Core_unit:inst1|state.s1          ; Core_unit:inst1|OUT_data_b[4]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; keyboard:inst7|flag[1]            ; keyboard:inst7|OUT_key            ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; Core_unit:inst1|temp_h1[2]        ; Core_unit:inst1|OUT_data_a[2]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; Core_unit:inst1|temp_h1[1]        ; Core_unit:inst1|OUT_data_a[1]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.527      ;
; 0.377 ; Core_unit:inst1|temp_h1[4]        ; Core_unit:inst1|OUT_data_a[4]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; Core_unit:inst1|temp_h1[3]        ; Core_unit:inst1|OUT_data_a[3]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.530      ;
; 0.382 ; key_out:inst6|state.s3            ; key_out:inst6|state.00            ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.534      ;
; 0.390 ; anti_shake:inst3|temp_value[2]    ; anti_shake:inst3|OUT_key          ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.542      ;
; 0.393 ; display:inst4|state.S3            ; display:inst4|state.00            ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.545      ;
; 0.393 ; display:inst4|state.S3            ; keyboard:inst7|OUT_value[2]       ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.545      ;
; 0.395 ; key_out:inst6|state.00            ; key_out:inst6|OUT_ALU_OP[1]       ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.547      ;
; 0.396 ; key_out:inst6|state.00            ; key_out:inst6|OUT_ALU_OP[2]       ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.548      ;
; 0.400 ; key_out:inst6|state.00            ; key_out:inst6|OUT_ALU_OP[0]       ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.552      ;
; 0.400 ; key_out:inst6|state.00            ; key_out:inst6|state.s1            ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.552      ;
; 0.406 ; key_out:inst6|temp2[8]            ; Core_unit:inst1|temp_h2[0]        ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; -0.001     ; 0.557      ;
; 0.426 ; key_out:inst6|temp2[9]            ; Core_unit:inst1|temp_h2[1]        ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; -0.001     ; 0.577      ;
; 0.430 ; key_out:inst6|temp2[15]           ; Core_unit:inst1|temp_h2[7]        ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.582      ;
; 0.431 ; key_out:inst6|temp2[14]           ; Core_unit:inst1|temp_h2[6]        ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.583      ;
; 0.435 ; key_out:inst6|temp2[2]            ; Core_unit:inst1|OUT_data_b[2]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.587      ;
; 0.440 ; key_out:inst6|OUT_ALU_OP[1]       ; Core_unit:inst1|OUT_ALU_OP[1]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.001      ; 0.593      ;
; 0.440 ; Core_unit:inst1|temp_h2[4]        ; Core_unit:inst1|OUT_data_b[4]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.592      ;
; 0.441 ; key_out:inst6|temp2[10]           ; Core_unit:inst1|temp_h2[2]        ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.593      ;
; 0.442 ; key_out:inst6|temp2[5]            ; Core_unit:inst1|OUT_data_b[5]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.594      ;
; 0.443 ; key_out:inst6|temp2[6]            ; Core_unit:inst1|OUT_data_b[6]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.595      ;
; 0.444 ; key_out:inst6|temp2[3]            ; Core_unit:inst1|OUT_data_b[3]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.596      ;
; 0.446 ; key_out:inst6|temp2[0]            ; key_out:inst6|temp2[1]            ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.598      ;
; 0.446 ; key_out:inst6|OUT_ALU_OP[3]       ; Core_unit:inst1|OUT_ALU_OP[3]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.001      ; 0.599      ;
; 0.447 ; key_out:inst6|state.s1            ; key_out:inst6|state.s2            ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.599      ;
; 0.451 ; key_out:inst6|OUT_ALU_OP[2]       ; Core_unit:inst1|temp_op[2]        ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.603      ;
; 0.456 ; key_out:inst6|temp1[8]            ; Core_unit:inst1|OUT_value[8]      ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.001      ; 0.609      ;
; 0.459 ; Core_unit:inst1|temp_op[3]        ; Core_unit:inst1|OUT_ALU_OP[3]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.001      ; 0.612      ;
; 0.462 ; Core_unit:inst1|OUT_value[0]      ; Core_unit:inst1|OUT_value[0]      ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.614      ;
; 0.465 ; key_out:inst6|OUT_finish          ; Core_unit:inst1|OUT_ALU_OP[3]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.001      ; 0.618      ;
; 0.468 ; key_out:inst6|OUT_finish          ; Core_unit:inst1|OUT_ALU_OP[1]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.001      ; 0.621      ;
; 0.470 ; keyboard:inst7|OUT_value[3]       ; key_out:inst6|temp2[3]            ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; -0.004     ; 0.618      ;
; 0.472 ; BCD:inst|rhex[1][3]               ; BCD:inst|rhexb[7]                 ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; -0.002     ; 0.622      ;
; 0.473 ; BCD:inst|rhex[1][3]               ; BCD:inst|rhexb[5]                 ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; -0.002     ; 0.623      ;
; 0.473 ; BCD:inst|rhex[1][3]               ; BCD:inst|rhexb[9]                 ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; -0.002     ; 0.623      ;
; 0.475 ; Core_unit:inst1|temp_op[2]        ; Core_unit:inst1|OUT_ALU_OP[2]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.001      ; 0.628      ;
; 0.476 ; BCD:inst|rhex[1][3]               ; BCD:inst|rhexb[6]                 ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; -0.002     ; 0.626      ;
; 0.476 ; BCD:inst|rhex[1][3]               ; BCD:inst|rhexb[8]                 ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; -0.002     ; 0.626      ;
; 0.476 ; Core_unit:inst1|state.00          ; Core_unit:inst1|OUT_zero          ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.628      ;
; 0.476 ; Core_unit:inst1|state.00          ; Core_unit:inst1|OUT_less_than     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.628      ;
; 0.476 ; Core_unit:inst1|temp_op[1]        ; Core_unit:inst1|OUT_ALU_OP[1]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.001      ; 0.629      ;
; 0.480 ; Core_unit:inst1|temp_op[0]        ; Core_unit:inst1|OUT_ALU_OP[0]     ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.001      ; 0.633      ;
; 0.489 ; key_out:inst6|state.00            ; key_out:inst6|OUT_finish          ; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 0.000        ; 0.000      ; 0.641      ;
+-------+-----------------------------------+-----------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|OUT_clk1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|OUT_clk1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[10]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[10]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[11]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[11]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[12]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[12]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[13]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[13]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[14]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[14]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[15]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[15]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[16]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[16]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[17]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[17]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[18]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[18]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[19]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[19]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[20]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[20]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[21]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[21]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[22]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[22]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[23]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[23]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[24]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[24]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[25]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[25]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[26]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[26]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[27]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[27]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[28]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[28]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[29]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[29]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[30]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[30]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[31]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[31]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; divider:inst5|n1[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; divider:inst5|n1[9]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|OUT_clk1|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|OUT_clk1|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|n1[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[10]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|n1[10]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[11]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|n1[11]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[12]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|n1[12]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[13]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|n1[13]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[14]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|n1[14]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[15]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|n1[15]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[16]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|n1[16]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[17]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|n1[17]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[18]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|n1[18]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[19]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|n1[19]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst5|n1[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst5|n1[20]|clk       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'divider:inst5|OUT_clk1'                                                              ;
+--------+--------------+----------------+------------------+------------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+------------------------+------------+---------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resa[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resa[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resa[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resa[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resa[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resa[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resa[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resa[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resb[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resb[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resb[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resb[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resb[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resb[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resb[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resb[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resc[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resc[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resc[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resc[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resc[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resc[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resc[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resc[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resd[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resd[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resd[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resd[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resd[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resd[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resd[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|resd[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[0][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[0][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[0][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[0][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[0][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[0][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[0][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[0][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[1][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[1][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[1][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[1][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[1][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[1][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[1][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[1][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[2][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[2][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[2][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[2][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[2][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[2][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[2][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[2][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[3][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[3][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[3][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[3][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[3][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[3][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[3][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhex[3][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexa[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexa[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexa[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexa[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexa[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexa[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexa[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexa[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexb[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexb[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexb[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexb[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexb[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexb[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexb[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexb[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexb[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexb[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexb[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexb[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexb[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexb[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexb[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexb[9]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexc[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexc[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexc[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexc[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexc[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexc[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexc[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexc[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexc[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexc[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexc[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divider:inst5|OUT_clk1 ; Rise       ; BCD:inst|rhexc[3]   ;
+--------+--------------+----------------+------------------+------------------------+------------+---------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; ROW[*]    ; divider:inst5|OUT_clk1 ; 3.209 ; 3.209 ; Rise       ; divider:inst5|OUT_clk1 ;
;  ROW[0]   ; divider:inst5|OUT_clk1 ; 3.209 ; 3.209 ; Rise       ; divider:inst5|OUT_clk1 ;
;  ROW[1]   ; divider:inst5|OUT_clk1 ; 3.168 ; 3.168 ; Rise       ; divider:inst5|OUT_clk1 ;
;  ROW[2]   ; divider:inst5|OUT_clk1 ; 3.131 ; 3.131 ; Rise       ; divider:inst5|OUT_clk1 ;
;  ROW[3]   ; divider:inst5|OUT_clk1 ; 3.088 ; 3.088 ; Rise       ; divider:inst5|OUT_clk1 ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; ROW[*]    ; divider:inst5|OUT_clk1 ; -2.158 ; -2.158 ; Rise       ; divider:inst5|OUT_clk1 ;
;  ROW[0]   ; divider:inst5|OUT_clk1 ; -2.596 ; -2.596 ; Rise       ; divider:inst5|OUT_clk1 ;
;  ROW[1]   ; divider:inst5|OUT_clk1 ; -2.555 ; -2.555 ; Rise       ; divider:inst5|OUT_clk1 ;
;  ROW[2]   ; divider:inst5|OUT_clk1 ; -2.497 ; -2.497 ; Rise       ; divider:inst5|OUT_clk1 ;
;  ROW[3]   ; divider:inst5|OUT_clk1 ; -2.158 ; -2.158 ; Rise       ; divider:inst5|OUT_clk1 ;
+-----------+------------------------+--------+--------+------------+------------------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+------------+------------------------+-------+-------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+------------+------------------------+-------+-------+------------+------------------------+
; CARRY_OUT  ; divider:inst5|OUT_clk1 ; 3.554 ; 3.554 ; Rise       ; divider:inst5|OUT_clk1 ;
; CHOICE[*]  ; divider:inst5|OUT_clk1 ; 3.470 ; 3.470 ; Rise       ; divider:inst5|OUT_clk1 ;
;  CHOICE[0] ; divider:inst5|OUT_clk1 ; 3.347 ; 3.347 ; Rise       ; divider:inst5|OUT_clk1 ;
;  CHOICE[1] ; divider:inst5|OUT_clk1 ; 3.470 ; 3.470 ; Rise       ; divider:inst5|OUT_clk1 ;
;  CHOICE[2] ; divider:inst5|OUT_clk1 ; 3.459 ; 3.459 ; Rise       ; divider:inst5|OUT_clk1 ;
;  CHOICE[3] ; divider:inst5|OUT_clk1 ; 3.432 ; 3.432 ; Rise       ; divider:inst5|OUT_clk1 ;
; COL[*]     ; divider:inst5|OUT_clk1 ; 3.446 ; 3.446 ; Rise       ; divider:inst5|OUT_clk1 ;
;  COL[0]    ; divider:inst5|OUT_clk1 ; 3.351 ; 3.351 ; Rise       ; divider:inst5|OUT_clk1 ;
;  COL[1]    ; divider:inst5|OUT_clk1 ; 3.373 ; 3.373 ; Rise       ; divider:inst5|OUT_clk1 ;
;  COL[2]    ; divider:inst5|OUT_clk1 ; 3.363 ; 3.363 ; Rise       ; divider:inst5|OUT_clk1 ;
;  COL[3]    ; divider:inst5|OUT_clk1 ; 3.446 ; 3.446 ; Rise       ; divider:inst5|OUT_clk1 ;
; LESS_THAN  ; divider:inst5|OUT_clk1 ; 3.436 ; 3.436 ; Rise       ; divider:inst5|OUT_clk1 ;
; NEG_ANS    ; divider:inst5|OUT_clk1 ; 3.549 ; 3.549 ; Rise       ; divider:inst5|OUT_clk1 ;
; SEG[*]     ; divider:inst5|OUT_clk1 ; 5.637 ; 5.637 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[1]    ; divider:inst5|OUT_clk1 ; 5.457 ; 5.457 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[2]    ; divider:inst5|OUT_clk1 ; 5.311 ; 5.311 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[3]    ; divider:inst5|OUT_clk1 ; 5.503 ; 5.503 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[4]    ; divider:inst5|OUT_clk1 ; 5.637 ; 5.637 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[5]    ; divider:inst5|OUT_clk1 ; 5.481 ; 5.481 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[6]    ; divider:inst5|OUT_clk1 ; 5.357 ; 5.357 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[7]    ; divider:inst5|OUT_clk1 ; 5.424 ; 5.424 ; Rise       ; divider:inst5|OUT_clk1 ;
; ZERO       ; divider:inst5|OUT_clk1 ; 3.403 ; 3.403 ; Rise       ; divider:inst5|OUT_clk1 ;
+------------+------------------------+-------+-------+------------+------------------------+


+-------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                             ;
+------------+------------------------+-------+-------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+------------+------------------------+-------+-------+------------+------------------------+
; CARRY_OUT  ; divider:inst5|OUT_clk1 ; 3.554 ; 3.554 ; Rise       ; divider:inst5|OUT_clk1 ;
; CHOICE[*]  ; divider:inst5|OUT_clk1 ; 3.347 ; 3.347 ; Rise       ; divider:inst5|OUT_clk1 ;
;  CHOICE[0] ; divider:inst5|OUT_clk1 ; 3.347 ; 3.347 ; Rise       ; divider:inst5|OUT_clk1 ;
;  CHOICE[1] ; divider:inst5|OUT_clk1 ; 3.470 ; 3.470 ; Rise       ; divider:inst5|OUT_clk1 ;
;  CHOICE[2] ; divider:inst5|OUT_clk1 ; 3.459 ; 3.459 ; Rise       ; divider:inst5|OUT_clk1 ;
;  CHOICE[3] ; divider:inst5|OUT_clk1 ; 3.432 ; 3.432 ; Rise       ; divider:inst5|OUT_clk1 ;
; COL[*]     ; divider:inst5|OUT_clk1 ; 3.351 ; 3.351 ; Rise       ; divider:inst5|OUT_clk1 ;
;  COL[0]    ; divider:inst5|OUT_clk1 ; 3.351 ; 3.351 ; Rise       ; divider:inst5|OUT_clk1 ;
;  COL[1]    ; divider:inst5|OUT_clk1 ; 3.373 ; 3.373 ; Rise       ; divider:inst5|OUT_clk1 ;
;  COL[2]    ; divider:inst5|OUT_clk1 ; 3.363 ; 3.363 ; Rise       ; divider:inst5|OUT_clk1 ;
;  COL[3]    ; divider:inst5|OUT_clk1 ; 3.446 ; 3.446 ; Rise       ; divider:inst5|OUT_clk1 ;
; LESS_THAN  ; divider:inst5|OUT_clk1 ; 3.436 ; 3.436 ; Rise       ; divider:inst5|OUT_clk1 ;
; NEG_ANS    ; divider:inst5|OUT_clk1 ; 3.549 ; 3.549 ; Rise       ; divider:inst5|OUT_clk1 ;
; SEG[*]     ; divider:inst5|OUT_clk1 ; 3.853 ; 3.853 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[1]    ; divider:inst5|OUT_clk1 ; 4.143 ; 4.143 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[2]    ; divider:inst5|OUT_clk1 ; 4.089 ; 4.089 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[3]    ; divider:inst5|OUT_clk1 ; 4.374 ; 4.374 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[4]    ; divider:inst5|OUT_clk1 ; 4.316 ; 4.316 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[5]    ; divider:inst5|OUT_clk1 ; 4.368 ; 4.368 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[6]    ; divider:inst5|OUT_clk1 ; 3.853 ; 3.853 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[7]    ; divider:inst5|OUT_clk1 ; 4.269 ; 4.269 ; Rise       ; divider:inst5|OUT_clk1 ;
; ZERO       ; divider:inst5|OUT_clk1 ; 3.403 ; 3.403 ; Rise       ; divider:inst5|OUT_clk1 ;
+------------+------------------------+-------+-------+------------+------------------------+


+-----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                     ;
+-------------------------+-----------+--------+----------+---------+---------------------+
; Clock                   ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack        ; -22.322   ; -2.585 ; N/A      ; N/A     ; -1.941              ;
;  CLK                    ; -7.644    ; -2.585 ; N/A      ; N/A     ; -1.941              ;
;  divider:inst5|OUT_clk1 ; -22.322   ; 0.215  ; N/A      ; N/A     ; -0.742              ;
; Design-wide TNS         ; -1280.055 ; -2.585 ; 0.0      ; 0.0     ; -346.229            ;
;  CLK                    ; -211.697  ; -2.585 ; N/A      ; N/A     ; -50.913             ;
;  divider:inst5|OUT_clk1 ; -1068.358 ; 0.000  ; N/A      ; N/A     ; -295.316            ;
+-------------------------+-----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; ROW[*]    ; divider:inst5|OUT_clk1 ; 7.585 ; 7.585 ; Rise       ; divider:inst5|OUT_clk1 ;
;  ROW[0]   ; divider:inst5|OUT_clk1 ; 7.585 ; 7.585 ; Rise       ; divider:inst5|OUT_clk1 ;
;  ROW[1]   ; divider:inst5|OUT_clk1 ; 7.512 ; 7.512 ; Rise       ; divider:inst5|OUT_clk1 ;
;  ROW[2]   ; divider:inst5|OUT_clk1 ; 7.300 ; 7.300 ; Rise       ; divider:inst5|OUT_clk1 ;
;  ROW[3]   ; divider:inst5|OUT_clk1 ; 7.166 ; 7.166 ; Rise       ; divider:inst5|OUT_clk1 ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; ROW[*]    ; divider:inst5|OUT_clk1 ; -2.158 ; -2.158 ; Rise       ; divider:inst5|OUT_clk1 ;
;  ROW[0]   ; divider:inst5|OUT_clk1 ; -2.596 ; -2.596 ; Rise       ; divider:inst5|OUT_clk1 ;
;  ROW[1]   ; divider:inst5|OUT_clk1 ; -2.555 ; -2.555 ; Rise       ; divider:inst5|OUT_clk1 ;
;  ROW[2]   ; divider:inst5|OUT_clk1 ; -2.497 ; -2.497 ; Rise       ; divider:inst5|OUT_clk1 ;
;  ROW[3]   ; divider:inst5|OUT_clk1 ; -2.158 ; -2.158 ; Rise       ; divider:inst5|OUT_clk1 ;
+-----------+------------------------+--------+--------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+------------+------------------------+--------+--------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+------------+------------------------+--------+--------+------------+------------------------+
; CARRY_OUT  ; divider:inst5|OUT_clk1 ; 8.231  ; 8.231  ; Rise       ; divider:inst5|OUT_clk1 ;
; CHOICE[*]  ; divider:inst5|OUT_clk1 ; 7.889  ; 7.889  ; Rise       ; divider:inst5|OUT_clk1 ;
;  CHOICE[0] ; divider:inst5|OUT_clk1 ; 7.519  ; 7.519  ; Rise       ; divider:inst5|OUT_clk1 ;
;  CHOICE[1] ; divider:inst5|OUT_clk1 ; 7.889  ; 7.889  ; Rise       ; divider:inst5|OUT_clk1 ;
;  CHOICE[2] ; divider:inst5|OUT_clk1 ; 7.880  ; 7.880  ; Rise       ; divider:inst5|OUT_clk1 ;
;  CHOICE[3] ; divider:inst5|OUT_clk1 ; 7.833  ; 7.833  ; Rise       ; divider:inst5|OUT_clk1 ;
; COL[*]     ; divider:inst5|OUT_clk1 ; 7.848  ; 7.848  ; Rise       ; divider:inst5|OUT_clk1 ;
;  COL[0]    ; divider:inst5|OUT_clk1 ; 7.522  ; 7.522  ; Rise       ; divider:inst5|OUT_clk1 ;
;  COL[1]    ; divider:inst5|OUT_clk1 ; 7.558  ; 7.558  ; Rise       ; divider:inst5|OUT_clk1 ;
;  COL[2]    ; divider:inst5|OUT_clk1 ; 7.539  ; 7.539  ; Rise       ; divider:inst5|OUT_clk1 ;
;  COL[3]    ; divider:inst5|OUT_clk1 ; 7.848  ; 7.848  ; Rise       ; divider:inst5|OUT_clk1 ;
; LESS_THAN  ; divider:inst5|OUT_clk1 ; 7.836  ; 7.836  ; Rise       ; divider:inst5|OUT_clk1 ;
; NEG_ANS    ; divider:inst5|OUT_clk1 ; 8.211  ; 8.211  ; Rise       ; divider:inst5|OUT_clk1 ;
; SEG[*]     ; divider:inst5|OUT_clk1 ; 15.004 ; 15.004 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[1]    ; divider:inst5|OUT_clk1 ; 14.580 ; 14.580 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[2]    ; divider:inst5|OUT_clk1 ; 13.893 ; 13.893 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[3]    ; divider:inst5|OUT_clk1 ; 14.446 ; 14.446 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[4]    ; divider:inst5|OUT_clk1 ; 15.004 ; 15.004 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[5]    ; divider:inst5|OUT_clk1 ; 14.448 ; 14.448 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[6]    ; divider:inst5|OUT_clk1 ; 13.932 ; 13.932 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[7]    ; divider:inst5|OUT_clk1 ; 14.183 ; 14.183 ; Rise       ; divider:inst5|OUT_clk1 ;
; ZERO       ; divider:inst5|OUT_clk1 ; 7.784  ; 7.784  ; Rise       ; divider:inst5|OUT_clk1 ;
+------------+------------------------+--------+--------+------------+------------------------+


+-------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                             ;
+------------+------------------------+-------+-------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+------------+------------------------+-------+-------+------------+------------------------+
; CARRY_OUT  ; divider:inst5|OUT_clk1 ; 3.554 ; 3.554 ; Rise       ; divider:inst5|OUT_clk1 ;
; CHOICE[*]  ; divider:inst5|OUT_clk1 ; 3.347 ; 3.347 ; Rise       ; divider:inst5|OUT_clk1 ;
;  CHOICE[0] ; divider:inst5|OUT_clk1 ; 3.347 ; 3.347 ; Rise       ; divider:inst5|OUT_clk1 ;
;  CHOICE[1] ; divider:inst5|OUT_clk1 ; 3.470 ; 3.470 ; Rise       ; divider:inst5|OUT_clk1 ;
;  CHOICE[2] ; divider:inst5|OUT_clk1 ; 3.459 ; 3.459 ; Rise       ; divider:inst5|OUT_clk1 ;
;  CHOICE[3] ; divider:inst5|OUT_clk1 ; 3.432 ; 3.432 ; Rise       ; divider:inst5|OUT_clk1 ;
; COL[*]     ; divider:inst5|OUT_clk1 ; 3.351 ; 3.351 ; Rise       ; divider:inst5|OUT_clk1 ;
;  COL[0]    ; divider:inst5|OUT_clk1 ; 3.351 ; 3.351 ; Rise       ; divider:inst5|OUT_clk1 ;
;  COL[1]    ; divider:inst5|OUT_clk1 ; 3.373 ; 3.373 ; Rise       ; divider:inst5|OUT_clk1 ;
;  COL[2]    ; divider:inst5|OUT_clk1 ; 3.363 ; 3.363 ; Rise       ; divider:inst5|OUT_clk1 ;
;  COL[3]    ; divider:inst5|OUT_clk1 ; 3.446 ; 3.446 ; Rise       ; divider:inst5|OUT_clk1 ;
; LESS_THAN  ; divider:inst5|OUT_clk1 ; 3.436 ; 3.436 ; Rise       ; divider:inst5|OUT_clk1 ;
; NEG_ANS    ; divider:inst5|OUT_clk1 ; 3.549 ; 3.549 ; Rise       ; divider:inst5|OUT_clk1 ;
; SEG[*]     ; divider:inst5|OUT_clk1 ; 3.853 ; 3.853 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[1]    ; divider:inst5|OUT_clk1 ; 4.143 ; 4.143 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[2]    ; divider:inst5|OUT_clk1 ; 4.089 ; 4.089 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[3]    ; divider:inst5|OUT_clk1 ; 4.374 ; 4.374 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[4]    ; divider:inst5|OUT_clk1 ; 4.316 ; 4.316 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[5]    ; divider:inst5|OUT_clk1 ; 4.368 ; 4.368 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[6]    ; divider:inst5|OUT_clk1 ; 3.853 ; 3.853 ; Rise       ; divider:inst5|OUT_clk1 ;
;  SEG[7]    ; divider:inst5|OUT_clk1 ; 4.269 ; 4.269 ; Rise       ; divider:inst5|OUT_clk1 ;
; ZERO       ; divider:inst5|OUT_clk1 ; 3.403 ; 3.403 ; Rise       ; divider:inst5|OUT_clk1 ;
+------------+------------------------+-------+-------+------------+------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Transfers                                                                              ;
+------------------------+------------------------+-----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+-----------+----------+----------+----------+
; CLK                    ; CLK                    ; 9814      ; 0        ; 0        ; 0        ;
; divider:inst5|OUT_clk1 ; CLK                    ; 1         ; 1        ; 0        ; 0        ;
; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 218367876 ; 0        ; 0        ; 0        ;
+------------------------+------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------------+
; Hold Transfers                                                                               ;
+------------------------+------------------------+-----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+-----------+----------+----------+----------+
; CLK                    ; CLK                    ; 9814      ; 0        ; 0        ; 0        ;
; divider:inst5|OUT_clk1 ; CLK                    ; 1         ; 1        ; 0        ; 0        ;
; divider:inst5|OUT_clk1 ; divider:inst5|OUT_clk1 ; 218367876 ; 0        ; 0        ; 0        ;
+------------------------+------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 71    ; 71   ;
; Unconstrained Output Ports      ; 19    ; 19   ;
; Unconstrained Output Port Paths ; 166   ; 166  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Full Version
    Info: Processing started: Wed Jun 28 03:30:18 2017
Info: Command: quartus_sta music_cal -c music_cal
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'music_cal.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name divider:inst5|OUT_clk1 divider:inst5|OUT_clk1
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -22.322
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -22.322     -1068.358 divider:inst5|OUT_clk1 
    Info (332119):    -7.644      -211.697 CLK 
Info (332146): Worst-case hold slack is -2.585
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.585        -2.585 CLK 
    Info (332119):     0.499         0.000 divider:inst5|OUT_clk1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941       -50.913 CLK 
    Info (332119):    -0.742      -295.316 divider:inst5|OUT_clk1 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.893
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.893      -216.895 divider:inst5|OUT_clk1 
    Info (332119):    -1.969       -53.809 CLK 
Info (332146): Worst-case hold slack is -1.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.391        -1.391 CLK 
    Info (332119):     0.215         0.000 divider:inst5|OUT_clk1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -34.380 CLK 
    Info (332119):    -0.500      -199.000 divider:inst5|OUT_clk1 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 423 megabytes
    Info: Processing ended: Wed Jun 28 03:30:20 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


