Partition Merge report for xlr8_top
Thu Sep 22 15:30:31 2016
Quartus Prime Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Partition Merge Partition Statistics
  5. Partition Merge Partition Pin Processing
  6. Partition Merge Resource Usage Summary
  7. Partition Merge RAM Summary
  8. Partition Merge DSP Block Usage Summary
  9. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Partition Merge Summary                                                          ;
+------------------------------------+---------------------------------------------+
; Partition Merge Status             ; Successful - Thu Sep 22 15:30:31 2016       ;
; Quartus Prime Version              ; 16.0.0 Build 211 04/27/2016 SJ Lite Edition ;
; Revision Name                      ; xlr8_top                                    ;
; Top-level Entity Name              ; xlr8_top                                    ;
; Family                             ; MAX 10                                      ;
; Total logic elements               ; 6,310                                       ;
;     Total combinational functions  ; 5,705                                       ;
;     Dedicated logic registers      ; 2,295                                       ;
; Total registers                    ; 2295                                        ;
; Total pins                         ; 45                                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 280,576                                     ;
; Embedded Multiplier 9-bit elements ; 4                                           ;
; Total PLLs                         ; 1                                           ;
; UFM blocks                         ; 1                                           ;
; ADC blocks                         ; 1                                           ;
+------------------------------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                                                ;
+------------------------------------------+----------------+-------------------+------------------------+------------------------------------------+
; Partition Name                           ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents                       ;
+------------------------------------------+----------------+-------------------+------------------------+------------------------------------------+
; Top                                      ; User-created   ; Source File       ; Source File            ;                                          ;
; xlr8_atmega328clone:uc_top_wrp_vlog_inst ; User-created   ; Source File       ; Source File            ; xlr8_atmega328clone:uc_top_wrp_vlog_inst ;
; hard_block:auto_generated_inst           ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst           ;
+------------------------------------------+----------------+-------------------+------------------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                 ;
+-------------------------------------------------+--------+------------------------------------------+--------------------------------+
; Statistic                                       ; Top    ; xlr8_atmega328clone:uc_top_wrp_vlog_inst ; hard_block:auto_generated_inst ;
+-------------------------------------------------+--------+------------------------------------------+--------------------------------+
; Estimated Total logic elements                  ; 6310   ; 0                                        ; 0                              ;
;                                                 ;        ;                                          ;                                ;
; Total combinational functions                   ; 5705   ; 0                                        ; 0                              ;
; Logic element usage by number of LUT inputs     ;        ;                                          ;                                ;
;     -- 4 input functions                        ; 3432   ; 0                                        ; 0                              ;
;     -- 3 input functions                        ; 1394   ; 0                                        ; 0                              ;
;     -- <=2 input functions                      ; 879    ; 0                                        ; 0                              ;
;                                                 ;        ;                                          ;                                ;
; Logic elements by mode                          ;        ;                                          ;                                ;
;     -- normal mode                              ; 5323   ; 0                                        ; 0                              ;
;     -- arithmetic mode                          ; 382    ; 0                                        ; 0                              ;
;                                                 ;        ;                                          ;                                ;
; Total registers                                 ; 2295   ; 0                                        ; 0                              ;
;     -- Dedicated logic registers                ; 2295   ; 0                                        ; 0                              ;
;     -- I/O registers                            ; 0      ; 0                                        ; 0                              ;
;                                                 ;        ;                                          ;                                ;
; Virtual pins                                    ; 0      ; 0                                        ; 0                              ;
; I/O pins                                        ; 45     ; 0                                        ; 0                              ;
; Embedded Multiplier 9-bit elements              ; 4      ; 0                                        ; 0                              ;
; Total memory bits                               ; 280576 ; 0                                        ; 0                              ;
; Total RAM block bits                            ; 0      ; 0                                        ; 0                              ;
; PLL                                             ; 0      ; 0                                        ; 1                              ;
; Remote update block                             ; 1      ; 0                                        ; 0                              ;
; User Flash Memory                               ; 1      ; 0                                        ; 0                              ;
; Oscillator block                                ; 1      ; 0                                        ; 0                              ;
; Chip ID block                                   ; 1      ; 0                                        ; 0                              ;
; Analog-to-Digital Converter                     ; 1      ; 0                                        ; 0                              ;
;                                                 ;        ;                                          ;                                ;
; Connections                                     ;        ;                                          ;                                ;
;     -- Input Connections                        ; 39     ; 0                                        ; 1                              ;
;     -- Registered Input Connections             ; 2      ; 0                                        ; 0                              ;
;     -- Output Connections                       ; 35     ; 0                                        ; 5                              ;
;     -- Registered Output Connections            ; 0      ; 0                                        ; 0                              ;
;                                                 ;        ;                                          ;                                ;
; Internal Connections                            ;        ;                                          ;                                ;
;     -- Total Connections                        ; 29876  ; 0                                        ; 7                              ;
;     -- Registered Connections                   ; 10694  ; 0                                        ; 0                              ;
;                                                 ;        ;                                          ;                                ;
; External Connections                            ;        ;                                          ;                                ;
;     -- Top                                      ; 68     ; 0                                        ; 6                              ;
;     -- xlr8_atmega328clone:uc_top_wrp_vlog_inst ; 0      ; 0                                        ; 0                              ;
;     -- hard_block:auto_generated_inst           ; 6      ; 0                                        ; 0                              ;
;                                                 ;        ;                                          ;                                ;
; Partition Interface                             ;        ;                                          ;                                ;
;     -- Input Ports                              ; 4      ; 0                                        ; 1                              ;
;     -- Output Ports                             ; 7      ; 0                                        ; 2                              ;
;     -- Bidir Ports                              ; 34     ; 0                                        ; 0                              ;
;                                                 ;        ;                                          ;                                ;
; Registered Ports                                ;        ;                                          ;                                ;
;     -- Registered Input Ports                   ; 0      ; 0                                        ; 0                              ;
;     -- Registered Output Ports                  ; 0      ; 0                                        ; 0                              ;
;                                                 ;        ;                                          ;                                ;
; Port Connectivity                               ;        ;                                          ;                                ;
;     -- Input Ports driven by GND                ; 0      ; 0                                        ; 0                              ;
;     -- Output Ports driven by GND               ; 0      ; 0                                        ; 0                              ;
;     -- Input Ports driven by VCC                ; 0      ; 0                                        ; 0                              ;
;     -- Output Ports driven by VCC               ; 0      ; 0                                        ; 0                              ;
;     -- Input Ports with no Source               ; 0      ; 0                                        ; 0                              ;
;     -- Output Ports with no Source              ; 0      ; 0                                        ; 0                              ;
;     -- Input Ports with no Fanout               ; 0      ; 0                                        ; 0                              ;
;     -- Output Ports with no Fanout              ; 0      ; 0                                        ; 0                              ;
+-------------------------------------------------+--------+------------------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+----------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                       ;
+----------------------------+-----------+---------------+----------+--------------------------------------------+
; Name                       ; Partition ; Type          ; Location ; Status                                     ;
+----------------------------+-----------+---------------+----------+--------------------------------------------+
; A0                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- A0                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- A0~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                            ;           ;               ;          ;                                            ;
; A1                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- A1                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- A1~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                            ;           ;               ;          ;                                            ;
; A2                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- A2                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- A2~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                            ;           ;               ;          ;                                            ;
; A3                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- A3                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- A3~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                            ;           ;               ;          ;                                            ;
; A4                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- A4                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- A4~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                            ;           ;               ;          ;                                            ;
; A5                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- A5                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- A5~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                            ;           ;               ;          ;                                            ;
; ANA_UP                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ANA_UP              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ANA_UP~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                            ;           ;               ;          ;                                            ;
; Clock                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- Clock               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- Clock~input         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                            ;           ;               ;          ;                                            ;
; D10                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- D10                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- D10~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                            ;           ;               ;          ;                                            ;
; D11                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- D11                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- D11~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                            ;           ;               ;          ;                                            ;
; D12                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- D12                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- D12~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                            ;           ;               ;          ;                                            ;
; D13                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- D13                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- D13~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                            ;           ;               ;          ;                                            ;
; D2                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- D2                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- D2~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                            ;           ;               ;          ;                                            ;
; D3                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- D3                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- D3~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                            ;           ;               ;          ;                                            ;
; D4                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- D4                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- D4~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                            ;           ;               ;          ;                                            ;
; D5                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- D5                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- D5~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                            ;           ;               ;          ;                                            ;
; D6                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- D6                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- D6~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                            ;           ;               ;          ;                                            ;
; D7                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- D7                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- D7~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                            ;           ;               ;          ;                                            ;
; D8                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- D8                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- D8~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                            ;           ;               ;          ;                                            ;
; D9                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- D9                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- D9~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                            ;           ;               ;          ;                                            ;
; DIG_IO_OE[0]               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DIG_IO_OE[0]        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DIG_IO_OE[0]~output ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                            ;           ;               ;          ;                                            ;
; DIG_IO_OE[1]               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DIG_IO_OE[1]        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DIG_IO_OE[1]~output ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                            ;           ;               ;          ;                                            ;
; DIG_IO_OE[2]               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DIG_IO_OE[2]        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DIG_IO_OE[2]~output ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                            ;           ;               ;          ;                                            ;
; DIG_IO_OE[3]               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DIG_IO_OE[3]        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DIG_IO_OE[3]~output ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                            ;           ;               ;          ;                                            ;
; DIG_IO_OE[4]               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DIG_IO_OE[4]        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DIG_IO_OE[4]~output ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                            ;           ;               ;          ;                                            ;
; DIG_IO_OE[5]               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DIG_IO_OE[5]        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DIG_IO_OE[5]~output ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                            ;           ;               ;          ;                                            ;
; I2C_ENABLE                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- I2C_ENABLE          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- I2C_ENABLE~output   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                            ;           ;               ;          ;                                            ;
; JT1                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- JT1                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- JT1~input           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                            ;           ;               ;          ;                                            ;
; JT3                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- JT3                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- JT3~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                            ;           ;               ;          ;                                            ;
; JT5                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- JT5                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- JT5~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                            ;           ;               ;          ;                                            ;
; JT6                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- JT6                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- JT6~input           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                            ;           ;               ;          ;                                            ;
; JT7                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- JT7                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- JT7~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                            ;           ;               ;          ;                                            ;
; JT9                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- JT9                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- JT9~output          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                            ;           ;               ;          ;                                            ;
; PIN13LED                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- PIN13LED            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- PIN13LED~output     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                            ;           ;               ;          ;                                            ;
; RESET_N                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- RESET_N             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- RESET_N~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                            ;           ;               ;          ;                                            ;
; RX                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- RX                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- RX~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                            ;           ;               ;          ;                                            ;
; SCL                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SCL                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SCL~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                            ;           ;               ;          ;                                            ;
; SDA                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SDA                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SDA~output          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                            ;           ;               ;          ;                                            ;
; SOIC1                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SOIC1               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SOIC1~output        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                            ;           ;               ;          ;                                            ;
; SOIC2                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SOIC2               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SOIC2~output        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                            ;           ;               ;          ;                                            ;
; SOIC3                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SOIC3               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SOIC3~output        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                            ;           ;               ;          ;                                            ;
; SOIC5                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SOIC5               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SOIC5~output        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                            ;           ;               ;          ;                                            ;
; SOIC6                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SOIC6               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SOIC6~output        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                            ;           ;               ;          ;                                            ;
; SOIC7                      ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- SOIC7               ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- SOIC7~output        ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                            ;           ;               ;          ;                                            ;
; TX                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- TX                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- TX~output           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                            ;           ;               ;          ;                                            ;
+----------------------------+-----------+---------------+----------+--------------------------------------------+


+-----------------------------------------------------------+
; Partition Merge Resource Usage Summary                    ;
+---------------------------------------------+-------------+
; Resource                                    ; Usage       ;
+---------------------------------------------+-------------+
; Estimated Total logic elements              ; 6,310       ;
;                                             ;             ;
; Total combinational functions               ; 5705        ;
; Logic element usage by number of LUT inputs ;             ;
;     -- 4 input functions                    ; 3432        ;
;     -- 3 input functions                    ; 1394        ;
;     -- <=2 input functions                  ; 879         ;
;                                             ;             ;
; Logic elements by mode                      ;             ;
;     -- normal mode                          ; 5323        ;
;     -- arithmetic mode                      ; 382         ;
;                                             ;             ;
; Total registers                             ; 2295        ;
;     -- Dedicated logic registers            ; 2295        ;
;     -- I/O registers                        ; 0           ;
;                                             ;             ;
; I/O pins                                    ; 45          ;
; Total memory bits                           ; 280576      ;
; UFM blocks                                  ; 1           ;
;                                             ;             ;
; Embedded Multiplier 9-bit elements          ; 4           ;
;                                             ;             ;
; Total PLLs                                  ; 1           ;
;     -- PLLs                                 ; 1           ;
;                                             ;             ;
; Maximum fan-out node                        ; Clock~input ;
; Maximum fan-out                             ; 2275        ;
; Total fan-out                               ; 29745       ;
; Average fan-out                             ; 3.62        ;
+---------------------------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------+
; Name                                                                                                                                                                                                                                                                                                                                                                         ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------+
; xlr8_atmega328clone:uc_top_wrp_vlog_inst|avr_spm:spm_inst|altsyncram:temp_buf_rtl_0|altsyncram_um71:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                ; AUTO ; Single Port      ; 64           ; 16           ; --           ; --           ; 1024   ; None ;
; xlr8_atmega328clone:uc_top_wrp_vlog_inst|xlr8_adc:adc_inst|max10adc:max10adc_inst|max10adc_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|altera_modular_adc_control_avrg_fifo:ts_avrg_fifo|scfifo:scfifo_component|scfifo_ds61:auto_generated|a_dpfifo_3o41:dpfifo|altsyncram_rqn1:FIFOram|ALTSYNCRAM ; M9K  ; Simple Dual Port ; 64           ; 12           ; 64           ; 12           ; 768    ; None ;
; xlr8_atmega328clone:uc_top_wrp_vlog_inst|xlr8_pmem_ctl:u_pmem_ctl|altsyncram:fe_mem[0][15]__1|altsyncram_a7g1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                      ; AUTO ; Simple Dual Port ; 16           ; 16           ; 16           ; 16           ; 256    ; None ;
; xlr8_d_mem:d_mem_inst|altsyncram:altsyncram_inst|altsyncram_s4h1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                   ; M9K  ; Single Port      ; 2048         ; 8            ; --           ; --           ; 16384  ; None ;
; xlr8_p_mem:p_mem_inst|ram2p16384x16:ram16k.ram2p16384x16_inst|altsyncram:altsyncram_component|altsyncram_4hh2:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                      ; AUTO ; True Dual Port   ; 16384        ; 16           ; 16384        ; 16           ; 262144 ; None ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------+


+-----------------------------------------------------+
; Partition Merge DSP Block Usage Summary             ;
+---------------------------------------+-------------+
; Statistic                             ; Number Used ;
+---------------------------------------+-------------+
; Simple Multipliers (9-bit)            ; 2           ;
; Simple Multipliers (18-bit)           ; 1           ;
; Embedded Multiplier Blocks            ; --          ;
; Embedded Multiplier 9-bit elements    ; 4           ;
; Signed Embedded Multipliers           ; 1           ;
; Unsigned Embedded Multipliers         ; 2           ;
; Mixed Sign Embedded Multipliers       ; 0           ;
; Variable Sign Embedded Multipliers    ; 0           ;
; Dedicated Input Shift Register Chains ; 0           ;
+---------------------------------------+-------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition
    Info: Processing started: Thu Sep 22 15:30:23 2016
Info: Command: quartus_cdb --read_settings_files=on --write_settings_files=off xlr8_top -c xlr8_top --merge=on
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "xlr8_atmega328clone:uc_top_wrp_vlog_inst" File: /home/bryan/Arduino/libraries/XLR8SPI/extras/rtl/xlr8_top.v Line: 527
Info (35002): Resolved and merged 2 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 1 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Warning (15899): PLL "xlr8_clocks:clocks_inst|pll16:pll_inst|altpll:altpll_component|pll16_altpll:auto_generated|pll1" has parameters clk1_multiply_by and clk1_divide_by specified but port CLK[1] is not connected File: /home/bryan/Arduino/libraries/XLR8SPI/extras/quartus/db/pll16_altpll.v Line: 46
Warning (21074): Design contains 2 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "JT6" File: /home/bryan/Arduino/libraries/XLR8SPI/extras/rtl/xlr8_top.v Line: 39
    Warning (15610): No output dependent on input pin "JT1" File: /home/bryan/Arduino/libraries/XLR8SPI/extras/rtl/xlr8_top.v Line: 42
Info (21057): Implemented 6669 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 4 input pins
    Info (21059): Implemented 7 output pins
    Info (21060): Implemented 34 bidirectional pins
    Info (21061): Implemented 6530 logic cells
    Info (21064): Implemented 84 RAM segments
    Info (21065): Implemented 1 PLLs
    Info (21062): Implemented 4 DSP elements
    Info (21070): Implemented 1 User Flash Memory blocks
Info: Quartus Prime Partition Merge was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 1455 megabytes
    Info: Processing ended: Thu Sep 22 15:30:33 2016
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:04


