Fitter report for Cache
Sun Dec 28 19:58:51 2025
Quartus Prime Version 25.1std.0 Build 1129 10/21/2025 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2025  Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Altera and sold by Altera or its authorized distributors.  Please
refer to the Altera Software License Subscription Agreements 
on the Quartus Prime software download page.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Sun Dec 28 19:58:51 2025           ;
; Quartus Prime Version              ; 25.1std.0 Build 1129 10/21/2025 SC Lite Edition ;
; Revision Name                      ; Cache                                           ;
; Top-level Entity Name              ; top_synth                                       ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE22F17C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 21,270 / 22,320 ( 95 % )                        ;
;     Total combinational functions  ; 17,073 / 22,320 ( 76 % )                        ;
;     Dedicated logic registers      ; 5,511 / 22,320 ( 25 % )                         ;
; Total registers                    ; 5511                                            ;
; Total pins                         ; 14 / 154 ( 9 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 608,256 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE22F17C6                          ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 10          ;
;                            ;             ;
; Average used               ; 1.24        ;
; Maximum used               ; 10          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.0%      ;
;     Processor 3            ;   2.9%      ;
;     Processor 4            ;   2.8%      ;
;     Processor 5            ;   2.8%      ;
;     Processor 6            ;   2.7%      ;
;     Processor 7            ;   2.7%      ;
;     Processor 8            ;   2.6%      ;
;     Processors 9-10        ;   2.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 22634 ) ; 0.00 % ( 0 / 22634 )       ; 0.00 % ( 0 / 22634 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 22634 ) ; 0.00 % ( 0 / 22634 )       ; 0.00 % ( 0 / 22634 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 22430 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 194 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/rajinthan/Workspace/Git/Set-Associative-Cache/output_files/Cache.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 21,270 / 22,320 ( 95 % ) ;
;     -- Combinational with no register       ; 15759                    ;
;     -- Register only                        ; 4197                     ;
;     -- Combinational with a register        ; 1314                     ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 15739                    ;
;     -- 3 input functions                    ; 849                      ;
;     -- <=2 input functions                  ; 485                      ;
;     -- Register only                        ; 4197                     ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 16876                    ;
;     -- arithmetic mode                      ; 197                      ;
;                                             ;                          ;
; Total registers*                            ; 5,511 / 23,018 ( 24 % )  ;
;     -- Dedicated logic registers            ; 5,511 / 22,320 ( 25 % )  ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )          ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 1,378 / 1,395 ( 99 % )   ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 14 / 154 ( 9 % )         ;
;     -- Clock pins                           ; 4 / 7 ( 57 % )           ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )           ;
;                                             ;                          ;
; M9Ks                                        ; 0 / 66 ( 0 % )           ;
; Total block memory bits                     ; 0 / 608,256 ( 0 % )      ;
; Total block memory implementation bits      ; 0 / 608,256 ( 0 % )      ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )          ;
; PLLs                                        ; 0 / 4 ( 0 % )            ;
; Global signals                              ; 2                        ;
;     -- Global clocks                        ; 2 / 20 ( 10 % )          ;
; JTAGs                                       ; 1 / 1 ( 100 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )            ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 56.9% / 54.7% / 59.9%    ;
; Peak interconnect usage (total/H/V)         ; 76.7% / 72.5% / 82.9%    ;
; Maximum fan-out                             ; 5329                     ;
; Highest non-global fan-out                  ; 1459                     ;
; Total fan-out                               ; 95834                    ;
; Average fan-out                             ; 3.58                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                   ;
+---------------------------------------------+------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                    ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                   ; Low                            ;
;                                             ;                        ;                       ;                                ;
; Total logic elements                        ; 21136 / 22320 ( 95 % ) ; 134 / 22320 ( < 1 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 15703                  ; 56                    ; 0                              ;
;     -- Register only                        ; 4179                   ; 18                    ; 0                              ;
;     -- Combinational with a register        ; 1254                   ; 60                    ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                       ;                                ;
;     -- 4 input functions                    ; 15689                  ; 50                    ; 0                              ;
;     -- 3 input functions                    ; 821                    ; 28                    ; 0                              ;
;     -- <=2 input functions                  ; 447                    ; 38                    ; 0                              ;
;     -- Register only                        ; 4179                   ; 18                    ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Logic elements by mode                      ;                        ;                       ;                                ;
;     -- normal mode                          ; 16768                  ; 108                   ; 0                              ;
;     -- arithmetic mode                      ; 189                    ; 8                     ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Total registers                             ; 5433                   ; 78                    ; 0                              ;
;     -- Dedicated logic registers            ; 5433 / 22320 ( 24 % )  ; 78 / 22320 ( < 1 % )  ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                        ; 0                      ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Total LABs:  partially or completely used   ; 1368 / 1395 ( 98 % )   ; 13 / 1395 ( < 1 % )   ; 0 / 1395 ( 0 % )               ;
;                                             ;                        ;                       ;                                ;
; Virtual pins                                ; 0                      ; 0                     ; 0                              ;
; I/O pins                                    ; 14                     ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )        ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 0                      ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                      ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; Clock control block                         ; 2 / 24 ( 8 % )         ; 0 / 24 ( 0 % )        ; 0 / 24 ( 0 % )                 ;
;                                             ;                        ;                       ;                                ;
; Connections                                 ;                        ;                       ;                                ;
;     -- Input Connections                    ; 246                    ; 115                   ; 0                              ;
;     -- Registered Input Connections         ; 170                    ; 88                    ; 0                              ;
;     -- Output Connections                   ; 222                    ; 139                   ; 0                              ;
;     -- Registered Output Connections        ; 0                      ; 73                    ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Internal Connections                        ;                        ;                       ;                                ;
;     -- Total Connections                    ; 95318                  ; 766                   ; 5                              ;
;     -- Registered Connections               ; 17451                  ; 478                   ; 0                              ;
;                                             ;                        ;                       ;                                ;
; External Connections                        ;                        ;                       ;                                ;
;     -- Top                                  ; 214                    ; 254                   ; 0                              ;
;     -- sld_hub:auto_hub                     ; 254                    ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                      ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Partition Interface                         ;                        ;                       ;                                ;
;     -- Input Ports                          ; 25                     ; 39                    ; 0                              ;
;     -- Output Ports                         ; 14                     ; 56                    ; 0                              ;
;     -- Bidir Ports                          ; 0                      ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Registered Ports                            ;                        ;                       ;                                ;
;     -- Registered Input Ports               ; 0                      ; 4                     ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 23                    ; 0                              ;
;                                             ;                        ;                       ;                                ;
; Port Connectivity                           ;                        ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 5                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 28                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 25                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 30                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 42                    ; 0                              ;
+---------------------------------------------+------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk_50 ; R8    ; 3        ; 27           ; 0            ; 21           ; 5329                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; rst_n  ; J15   ; 5        ; 53           ; 14           ; 0            ; 538                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; sw[0]  ; M1    ; 2        ; 0            ; 16           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; sw[1]  ; T8    ; 3        ; 27           ; 0            ; 14           ; 19                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; sw[2]  ; B9    ; 7        ; 25           ; 34           ; 7            ; 22                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; sw[3]  ; M15   ; 5        ; 53           ; 17           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; led[0] ; A15   ; 7        ; 38           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[1] ; A13   ; 7        ; 49           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[2] ; B13   ; 7        ; 49           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[3] ; A11   ; 7        ; 40           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[4] ; D1    ; 1        ; 0            ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[5] ; F3    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[6] ; B1    ; 1        ; 0            ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[7] ; L3    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H4       ; TDI                         ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; H3       ; TCK                         ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; J5       ; TMS                         ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; J4       ; TDO                         ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; J15      ; DIFFIO_R9p, DEV_CLRn        ; Use as regular IO        ; rst_n                   ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T19n, PADD1          ; Use as regular IO        ; led[0]                  ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 7 / 14 ( 50 % ) ; 3.3V          ; --           ;
; 2        ; 2 / 16 ( 13 % ) ; 3.3V          ; --           ;
; 3        ; 2 / 25 ( 8 % )  ; 3.3V          ; --           ;
; 4        ; 0 / 20 ( 0 % )  ; 2.5V          ; --           ;
; 5        ; 2 / 18 ( 11 % ) ; 3.3V          ; --           ;
; 6        ; 1 / 13 ( 8 % )  ; 2.5V          ; --           ;
; 7        ; 5 / 24 ( 21 % ) ; 3.3V          ; --           ;
; 8        ; 0 / 24 ( 0 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 188        ; 7        ; led[3]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 186        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 179        ; 7        ; led[1]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; led[0]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; led[6]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; sw[2]                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 187        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 180        ; 7        ; led[2]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; led[4]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 234        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 26         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; led[5]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; altera_reserved_tck                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; H4       ; 20         ; 1        ; altera_reserved_tdi                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; altera_reserved_tdo                                       ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; J5       ; 22         ; 1        ; altera_reserved_tms                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 143        ; 5        ; rst_n                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; led[7]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 28         ; 2        ; sw[0]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; sw[3]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 86         ; 3        ; clk_50                                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 87         ; 3        ; sw[1]                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------+
; I/O Assignment Warnings           ;
+----------+------------------------+
; Pin Name ; Reason                 ;
+----------+------------------------+
; led[0]   ; Missing drive strength ;
; led[1]   ; Missing drive strength ;
; led[2]   ; Missing drive strength ;
; led[3]   ; Missing drive strength ;
; led[4]   ; Missing drive strength ;
; led[5]   ; Missing drive strength ;
; led[6]   ; Missing drive strength ;
; led[7]   ; Missing drive strength ;
+----------+------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+---------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells   ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs  ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                   ; Entity Name                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+---------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; |top_synth                                                                                                                              ; 21270 (464)   ; 5511 (357)                ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 14   ; 0            ; 15759 (106)   ; 4197 (28)         ; 1314 (241)       ; |top_synth                                                                                                                                                                                                                                                                                                                                            ; top_synth                         ; work         ;
;    |cache:cache_inst|                                                                                                                   ; 20423 (20423) ; 4908 (4908)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15421 (15421) ; 4064 (4064)       ; 938 (938)        ; |top_synth|cache:cache_inst                                                                                                                                                                                                                                                                                                                           ; cache                             ; work         ;
;    |issp:issp_inst|                                                                                                                     ; 344 (0)       ; 168 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 176 (0)       ; 87 (0)            ; 81 (0)           ; |top_synth|issp:issp_inst                                                                                                                                                                                                                                                                                                                             ; issp                              ; issp         ;
;       |altsource_probe_top:in_system_sources_probes_0|                                                                                  ; 344 (0)       ; 168 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 176 (0)       ; 87 (0)            ; 81 (0)           ; |top_synth|issp:issp_inst|altsource_probe_top:in_system_sources_probes_0                                                                                                                                                                                                                                                                              ; altsource_probe_top               ; issp         ;
;          |altsource_probe:issp_impl|                                                                                                    ; 344 (0)       ; 168 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 176 (0)       ; 87 (0)            ; 81 (0)           ; |top_synth|issp:issp_inst|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl                                                                                                                                                                                                                                                    ; altsource_probe                   ; work         ;
;             |altsource_probe_body:altsource_probe_body_inst|                                                                            ; 344 (3)       ; 168 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 176 (3)       ; 87 (0)            ; 81 (0)           ; |top_synth|issp:issp_inst|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst                                                                                                                                                                                                     ; altsource_probe_body              ; work         ;
;                |altsource_probe_impl:\wider_probe_gen:wider_probe_inst|                                                                 ; 341 (327)     ; 168 (161)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 173 (166)     ; 87 (87)           ; 81 (74)          ; |top_synth|issp:issp_inst|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst                                                                                                                                              ; altsource_probe_impl              ; work         ;
;                   |sld_rom_sr:\no_instance_id_gen:rom_info_inst|                                                                        ; 14 (14)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)         ; 0 (0)             ; 7 (7)            ; |top_synth|issp:issp_inst|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\no_instance_id_gen:rom_info_inst                                                                                                 ; sld_rom_sr                        ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 134 (1)       ; 78 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (1)        ; 18 (0)            ; 60 (0)           ; |top_synth|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 133 (0)       ; 78 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)        ; 18 (0)            ; 60 (0)           ; |top_synth|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 133 (0)       ; 78 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)        ; 18 (0)            ; 60 (0)           ; |top_synth|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 133 (6)       ; 78 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (1)        ; 18 (3)            ; 60 (0)           ; |top_synth|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 129 (0)       ; 73 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (0)        ; 15 (0)            ; 60 (0)           ; |top_synth|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 129 (90)      ; 73 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (43)       ; 15 (14)           ; 60 (34)          ; |top_synth|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 19 (19)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)       ; 0 (0)             ; 9 (9)            ; |top_synth|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 20 (20)       ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 1 (1)             ; 18 (18)          ; |top_synth|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                    ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+---------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+--------+----------+---------------+---------------+-----------------------+-----+------+
; Name   ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------+----------+---------------+---------------+-----------------------+-----+------+
; led[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sw[3]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; clk_50 ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst_n  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sw[1]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; sw[2]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; sw[0]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+--------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                              ;
+-----------------------------------------------+-------------------+---------+
; Source Pin / Fanout                           ; Pad To Core Index ; Setting ;
+-----------------------------------------------+-------------------+---------+
; sw[3]                                         ;                   ;         ;
; clk_50                                        ;                   ;         ;
; rst_n                                         ;                   ;         ;
;      - req_pending                            ; 0                 ; 6       ;
;      - auto_addr[3]                           ; 0                 ; 6       ;
;      - auto_addr[2]                           ; 0                 ; 6       ;
;      - auto_addr[4]                           ; 0                 ; 6       ;
;      - hit_stretch[0]                         ; 0                 ; 6       ;
;      - hit_stretch[1]                         ; 0                 ; 6       ;
;      - hit_stretch[2]                         ; 0                 ; 6       ;
;      - hit_stretch[3]                         ; 0                 ; 6       ;
;      - hit_stretch[4]                         ; 0                 ; 6       ;
;      - hit_stretch[5]                         ; 0                 ; 6       ;
;      - hit_stretch[6]                         ; 0                 ; 6       ;
;      - hit_stretch[7]                         ; 0                 ; 6       ;
;      - hit_stretch[8]                         ; 0                 ; 6       ;
;      - hit_stretch[9]                         ; 0                 ; 6       ;
;      - hit_stretch[10]                        ; 0                 ; 6       ;
;      - hit_stretch[11]                        ; 0                 ; 6       ;
;      - hit_stretch[12]                        ; 0                 ; 6       ;
;      - hit_stretch[13]                        ; 0                 ; 6       ;
;      - hit_stretch[14]                        ; 0                 ; 6       ;
;      - hit_stretch[15]                        ; 0                 ; 6       ;
;      - hit_stretch[16]                        ; 0                 ; 6       ;
;      - hit_stretch[17]                        ; 0                 ; 6       ;
;      - hit_stretch[18]                        ; 0                 ; 6       ;
;      - hit_stretch[19]                        ; 0                 ; 6       ;
;      - miss_stretch[0]                        ; 0                 ; 6       ;
;      - miss_stretch[1]                        ; 0                 ; 6       ;
;      - miss_stretch[2]                        ; 0                 ; 6       ;
;      - miss_stretch[3]                        ; 0                 ; 6       ;
;      - miss_stretch[4]                        ; 0                 ; 6       ;
;      - miss_stretch[5]                        ; 0                 ; 6       ;
;      - miss_stretch[6]                        ; 0                 ; 6       ;
;      - miss_stretch[7]                        ; 0                 ; 6       ;
;      - miss_stretch[8]                        ; 0                 ; 6       ;
;      - miss_stretch[9]                        ; 0                 ; 6       ;
;      - miss_stretch[10]                       ; 0                 ; 6       ;
;      - miss_stretch[11]                       ; 0                 ; 6       ;
;      - miss_stretch[12]                       ; 0                 ; 6       ;
;      - miss_stretch[13]                       ; 0                 ; 6       ;
;      - miss_stretch[14]                       ; 0                 ; 6       ;
;      - miss_stretch[15]                       ; 0                 ; 6       ;
;      - miss_stretch[16]                       ; 0                 ; 6       ;
;      - miss_stretch[17]                       ; 0                 ; 6       ;
;      - miss_stretch[18]                       ; 0                 ; 6       ;
;      - miss_stretch[19]                       ; 0                 ; 6       ;
;      - busy_stretch[0]                        ; 0                 ; 6       ;
;      - busy_stretch[1]                        ; 0                 ; 6       ;
;      - busy_stretch[2]                        ; 0                 ; 6       ;
;      - busy_stretch[3]                        ; 0                 ; 6       ;
;      - busy_stretch[4]                        ; 0                 ; 6       ;
;      - busy_stretch[5]                        ; 0                 ; 6       ;
;      - busy_stretch[6]                        ; 0                 ; 6       ;
;      - busy_stretch[7]                        ; 0                 ; 6       ;
;      - busy_stretch[8]                        ; 0                 ; 6       ;
;      - busy_stretch[9]                        ; 0                 ; 6       ;
;      - busy_stretch[10]                       ; 0                 ; 6       ;
;      - busy_stretch[11]                       ; 0                 ; 6       ;
;      - busy_stretch[12]                       ; 0                 ; 6       ;
;      - busy_stretch[13]                       ; 0                 ; 6       ;
;      - busy_stretch[14]                       ; 0                 ; 6       ;
;      - busy_stretch[15]                       ; 0                 ; 6       ;
;      - busy_stretch[16]                       ; 0                 ; 6       ;
;      - busy_stretch[17]                       ; 0                 ; 6       ;
;      - busy_stretch[18]                       ; 0                 ; 6       ;
;      - busy_stretch[19]                       ; 0                 ; 6       ;
;      - total_req[0]                           ; 0                 ; 6       ;
;      - total_req[1]                           ; 0                 ; 6       ;
;      - total_req[2]                           ; 0                 ; 6       ;
;      - total_req[3]                           ; 0                 ; 6       ;
;      - total_req[4]                           ; 0                 ; 6       ;
;      - total_req[5]                           ; 0                 ; 6       ;
;      - total_req[6]                           ; 0                 ; 6       ;
;      - total_req[7]                           ; 0                 ; 6       ;
;      - total_req[8]                           ; 0                 ; 6       ;
;      - total_req[9]                           ; 0                 ; 6       ;
;      - total_req[10]                          ; 0                 ; 6       ;
;      - total_req[11]                          ; 0                 ; 6       ;
;      - total_req[12]                          ; 0                 ; 6       ;
;      - total_req[13]                          ; 0                 ; 6       ;
;      - total_req[14]                          ; 0                 ; 6       ;
;      - total_req[15]                          ; 0                 ; 6       ;
;      - hit_cnt[0]                             ; 0                 ; 6       ;
;      - hit_cnt[1]                             ; 0                 ; 6       ;
;      - hit_cnt[2]                             ; 0                 ; 6       ;
;      - hit_cnt[3]                             ; 0                 ; 6       ;
;      - hit_cnt[4]                             ; 0                 ; 6       ;
;      - hit_cnt[5]                             ; 0                 ; 6       ;
;      - hit_cnt[6]                             ; 0                 ; 6       ;
;      - hit_cnt[7]                             ; 0                 ; 6       ;
;      - hit_cnt[8]                             ; 0                 ; 6       ;
;      - hit_cnt[9]                             ; 0                 ; 6       ;
;      - hit_cnt[10]                            ; 0                 ; 6       ;
;      - hit_cnt[11]                            ; 0                 ; 6       ;
;      - hit_cnt[12]                            ; 0                 ; 6       ;
;      - hit_cnt[13]                            ; 0                 ; 6       ;
;      - hit_cnt[14]                            ; 0                 ; 6       ;
;      - hit_cnt[15]                            ; 0                 ; 6       ;
;      - miss_cnt[0]                            ; 0                 ; 6       ;
;      - miss_cnt[1]                            ; 0                 ; 6       ;
;      - miss_cnt[2]                            ; 0                 ; 6       ;
;      - miss_cnt[3]                            ; 0                 ; 6       ;
;      - miss_cnt[4]                            ; 0                 ; 6       ;
;      - miss_cnt[5]                            ; 0                 ; 6       ;
;      - miss_cnt[6]                            ; 0                 ; 6       ;
;      - miss_cnt[7]                            ; 0                 ; 6       ;
;      - miss_cnt[8]                            ; 0                 ; 6       ;
;      - miss_cnt[9]                            ; 0                 ; 6       ;
;      - miss_cnt[10]                           ; 0                 ; 6       ;
;      - miss_cnt[11]                           ; 0                 ; 6       ;
;      - miss_cnt[12]                           ; 0                 ; 6       ;
;      - miss_cnt[13]                           ; 0                 ; 6       ;
;      - miss_cnt[14]                           ; 0                 ; 6       ;
;      - miss_cnt[15]                           ; 0                 ; 6       ;
;      - heartbeat[23]                          ; 0                 ; 6       ;
;      - heartbeat[22]                          ; 0                 ; 6       ;
;      - cnt[1]                                 ; 0                 ; 6       ;
;      - cnt[2]                                 ; 0                 ; 6       ;
;      - cnt[3]                                 ; 0                 ; 6       ;
;      - cnt[4]                                 ; 0                 ; 6       ;
;      - cnt[5]                                 ; 0                 ; 6       ;
;      - cnt[6]                                 ; 0                 ; 6       ;
;      - cnt[7]                                 ; 0                 ; 6       ;
;      - mem_delay[0]                           ; 0                 ; 6       ;
;      - mem_delay[1]                           ; 0                 ; 6       ;
;      - mem_delay[2]                           ; 0                 ; 6       ;
;      - mem_delay[3]                           ; 0                 ; 6       ;
;      - mem_delay[4]                           ; 0                 ; 6       ;
;      - mem_delay[5]                           ; 0                 ; 6       ;
;      - heartbeat[21]                          ; 0                 ; 6       ;
;      - heartbeat[20]                          ; 0                 ; 6       ;
;      - heartbeat[19]                          ; 0                 ; 6       ;
;      - heartbeat[18]                          ; 0                 ; 6       ;
;      - heartbeat[17]                          ; 0                 ; 6       ;
;      - cnt[10]                                ; 0                 ; 6       ;
;      - cnt[11]                                ; 0                 ; 6       ;
;      - cnt[12]                                ; 0                 ; 6       ;
;      - cnt[13]                                ; 0                 ; 6       ;
;      - cnt[14]                                ; 0                 ; 6       ;
;      - cnt[15]                                ; 0                 ; 6       ;
;      - cnt[16]                                ; 0                 ; 6       ;
;      - cnt[17]                                ; 0                 ; 6       ;
;      - cnt[18]                                ; 0                 ; 6       ;
;      - cnt[19]                                ; 0                 ; 6       ;
;      - heartbeat[16]                          ; 0                 ; 6       ;
;      - cnt[9]                                 ; 0                 ; 6       ;
;      - heartbeat[15]                          ; 0                 ; 6       ;
;      - cnt[8]                                 ; 0                 ; 6       ;
;      - heartbeat[14]                          ; 0                 ; 6       ;
;      - heartbeat[13]                          ; 0                 ; 6       ;
;      - heartbeat[12]                          ; 0                 ; 6       ;
;      - heartbeat[11]                          ; 0                 ; 6       ;
;      - heartbeat[10]                          ; 0                 ; 6       ;
;      - heartbeat[9]                           ; 0                 ; 6       ;
;      - heartbeat[8]                           ; 0                 ; 6       ;
;      - heartbeat[7]                           ; 0                 ; 6       ;
;      - heartbeat[6]                           ; 0                 ; 6       ;
;      - heartbeat[5]                           ; 0                 ; 6       ;
;      - heartbeat[4]                           ; 0                 ; 6       ;
;      - heartbeat[3]                           ; 0                 ; 6       ;
;      - heartbeat[2]                           ; 0                 ; 6       ;
;      - heartbeat[1]                           ; 0                 ; 6       ;
;      - auto_addr[5]                           ; 0                 ; 6       ;
;      - auto_addr[6]                           ; 0                 ; 6       ;
;      - auto_addr[7]                           ; 0                 ; 6       ;
;      - auto_addr[8]                           ; 0                 ; 6       ;
;      - auto_addr[9]                           ; 0                 ; 6       ;
;      - auto_addr[10]                          ; 0                 ; 6       ;
;      - auto_addr[11]                          ; 0                 ; 6       ;
;      - auto_addr[12]                          ; 0                 ; 6       ;
;      - auto_addr[13]                          ; 0                 ; 6       ;
;      - auto_addr[14]                          ; 0                 ; 6       ;
;      - auto_addr[15]                          ; 0                 ; 6       ;
;      - auto_addr[16]                          ; 0                 ; 6       ;
;      - auto_addr[17]                          ; 0                 ; 6       ;
;      - auto_addr[18]                          ; 0                 ; 6       ;
;      - auto_addr[19]                          ; 0                 ; 6       ;
;      - cache:cache_inst|cpu_resp_rdata[25]    ; 0                 ; 6       ;
;      - cache:cache_inst|cpu_resp_rdata[29]    ; 0                 ; 6       ;
;      - cache:cache_inst|cpu_resp_rdata[28]    ; 0                 ; 6       ;
;      - cache:cache_inst|cpu_resp_rdata[30]    ; 0                 ; 6       ;
;      - cache:cache_inst|cpu_resp_rdata[31]    ; 0                 ; 6       ;
;      - cache:cache_inst|cpu_resp_rdata[27]    ; 0                 ; 6       ;
;      - cache:cache_inst|cpu_resp_rdata[26]    ; 0                 ; 6       ;
;      - cache:cache_inst|cpu_resp_rdata[17]    ; 0                 ; 6       ;
;      - cache:cache_inst|cpu_resp_rdata[18]    ; 0                 ; 6       ;
;      - cache:cache_inst|cpu_resp_rdata[19]    ; 0                 ; 6       ;
;      - cache:cache_inst|cpu_resp_rdata[20]    ; 0                 ; 6       ;
;      - cache:cache_inst|cpu_resp_rdata[21]    ; 0                 ; 6       ;
;      - cache:cache_inst|cpu_resp_rdata[22]    ; 0                 ; 6       ;
;      - cache:cache_inst|cpu_resp_rdata[23]    ; 0                 ; 6       ;
;      - cache:cache_inst|cpu_resp_rdata[24]    ; 0                 ; 6       ;
;      - cache:cache_inst|cpu_req_ready         ; 0                 ; 6       ;
;      - cache:cache_inst|cpu_resp_valid        ; 0                 ; 6       ;
;      - cache:cache_inst|cpu_resp_hit          ; 0                 ; 6       ;
;      - cpu_req_addr[5]                        ; 0                 ; 6       ;
;      - cpu_req_addr[6]                        ; 0                 ; 6       ;
;      - cpu_req_addr[8]                        ; 0                 ; 6       ;
;      - cpu_req_addr[7]                        ; 0                 ; 6       ;
;      - cpu_req_addr[9]                        ; 0                 ; 6       ;
;      - cpu_req_addr[10]                       ; 0                 ; 6       ;
;      - cpu_req_addr[11]                       ; 0                 ; 6       ;
;      - cpu_req_addr[12]                       ; 0                 ; 6       ;
;      - cpu_req_addr[15]                       ; 0                 ; 6       ;
;      - cpu_req_addr[16]                       ; 0                 ; 6       ;
;      - cpu_req_addr[14]                       ; 0                 ; 6       ;
;      - cpu_req_addr[13]                       ; 0                 ; 6       ;
;      - cpu_req_addr[17]                       ; 0                 ; 6       ;
;      - cpu_req_addr[18]                       ; 0                 ; 6       ;
;      - cache:cache_inst|mshr_valid[1]         ; 0                 ; 6       ;
;      - cpu_req_addr[19]                       ; 0                 ; 6       ;
;      - cache:cache_inst|mshr_valid[0]         ; 0                 ; 6       ;
;      - cache:cache_inst|mshr_valid[3]         ; 0                 ; 6       ;
;      - cache:cache_inst|mshr_valid[2]         ; 0                 ; 6       ;
;      - cache:cache_inst|valid_array[22]       ; 0                 ; 6       ;
;      - cache:cache_inst|valid_array[26]       ; 0                 ; 6       ;
;      - cache:cache_inst|valid_array[18]       ; 0                 ; 6       ;
;      - cache:cache_inst|valid_array[30]       ; 0                 ; 6       ;
;      - cache:cache_inst|valid_array[10]       ; 0                 ; 6       ;
;      - cache:cache_inst|valid_array[6]        ; 0                 ; 6       ;
;      - cache:cache_inst|valid_array[2]        ; 0                 ; 6       ;
;      - cache:cache_inst|valid_array[14]       ; 0                 ; 6       ;
;      - cache:cache_inst|valid_array[23]       ; 0                 ; 6       ;
;      - cache:cache_inst|valid_array[27]       ; 0                 ; 6       ;
;      - cache:cache_inst|valid_array[19]       ; 0                 ; 6       ;
;      - cache:cache_inst|valid_array[31]       ; 0                 ; 6       ;
;      - cache:cache_inst|valid_array[11]       ; 0                 ; 6       ;
;      - cache:cache_inst|valid_array[7]        ; 0                 ; 6       ;
;      - cache:cache_inst|valid_array[3]        ; 0                 ; 6       ;
;      - cache:cache_inst|valid_array[15]       ; 0                 ; 6       ;
;      - cache:cache_inst|valid_array[20]       ; 0                 ; 6       ;
;      - cache:cache_inst|valid_array[24]       ; 0                 ; 6       ;
;      - cache:cache_inst|valid_array[16]       ; 0                 ; 6       ;
;      - cache:cache_inst|valid_array[28]       ; 0                 ; 6       ;
;      - cache:cache_inst|valid_array[8]        ; 0                 ; 6       ;
;      - cache:cache_inst|valid_array[4]        ; 0                 ; 6       ;
;      - cache:cache_inst|valid_array[0]        ; 0                 ; 6       ;
;      - cache:cache_inst|valid_array[12]       ; 0                 ; 6       ;
;      - cache:cache_inst|valid_array[21]       ; 0                 ; 6       ;
;      - cache:cache_inst|valid_array[25]       ; 0                 ; 6       ;
;      - cache:cache_inst|valid_array[17]       ; 0                 ; 6       ;
;      - cache:cache_inst|valid_array[29]       ; 0                 ; 6       ;
;      - cache:cache_inst|valid_array[9]        ; 0                 ; 6       ;
;      - cache:cache_inst|valid_array[5]        ; 0                 ; 6       ;
;      - cache:cache_inst|valid_array[1]        ; 0                 ; 6       ;
;      - cache:cache_inst|valid_array[13]       ; 0                 ; 6       ;
;      - cpu_req_valid                          ; 0                 ; 6       ;
;      - mem_busy                               ; 0                 ; 6       ;
;      - cache:cache_inst|mem_req_valid         ; 0                 ; 6       ;
;      - heartbeat[0]                           ; 0                 ; 6       ;
;      - cache:cache_inst|cpu_resp_rdata[0]     ; 0                 ; 6       ;
;      - cpu_req_wdata[0]                       ; 0                 ; 6       ;
;      - mem_resp_valid                         ; 0                 ; 6       ;
;      - cache:cache_inst|mshr_wb_pending[0]    ; 0                 ; 6       ;
;      - cache:cache_inst|mshr_issued[0]        ; 0                 ; 6       ;
;      - cache:cache_inst|mshr_wb_pending[1]    ; 0                 ; 6       ;
;      - cache:cache_inst|mshr_issued[1]        ; 0                 ; 6       ;
;      - cache:cache_inst|mshr_wb_pending[2]    ; 0                 ; 6       ;
;      - cache:cache_inst|mshr_issued[2]        ; 0                 ; 6       ;
;      - cache:cache_inst|mshr_wb_pending[3]    ; 0                 ; 6       ;
;      - cache:cache_inst|mshr_issued[3]        ; 0                 ; 6       ;
;      - cnt[0]                                 ; 0                 ; 6       ;
;      - cache:cache_inst|mshr_block[1][14]~0   ; 0                 ; 6       ;
;      - cache:cache_inst|mshr_block[0][14]~2   ; 0                 ; 6       ;
;      - cache:cache_inst|mshr_block[2][14]~4   ; 0                 ; 6       ;
;      - cache:cache_inst|mshr_block[3][14]~6   ; 0                 ; 6       ;
;      - cache:cache_inst|tag_array[17][4]~4    ; 0                 ; 6       ;
;      - cache:cache_inst|cpu_resp_rdata[1]     ; 0                 ; 6       ;
;      - cpu_req_wdata[1]                       ; 0                 ; 6       ;
;      - cpu_req_addr[3]                        ; 0                 ; 6       ;
;      - cpu_req_addr[2]                        ; 0                 ; 6       ;
;      - cpu_req_rw                             ; 0                 ; 6       ;
;      - cache:cache_inst|lfsr[1]               ; 0                 ; 6       ;
;      - cache:cache_inst|lfsr[0]               ; 0                 ; 6       ;
;      - cache:cache_inst|dirty_array[22]       ; 0                 ; 6       ;
;      - cache:cache_inst|dirty_array[21]       ; 0                 ; 6       ;
;      - cache:cache_inst|dirty_array[20]       ; 0                 ; 6       ;
;      - cache:cache_inst|dirty_array[23]       ; 0                 ; 6       ;
;      - cache:cache_inst|dirty_array[25]       ; 0                 ; 6       ;
;      - cache:cache_inst|dirty_array[26]       ; 0                 ; 6       ;
;      - cache:cache_inst|dirty_array[24]       ; 0                 ; 6       ;
;      - cache:cache_inst|dirty_array[27]       ; 0                 ; 6       ;
;      - cache:cache_inst|dirty_array[17]       ; 0                 ; 6       ;
;      - cache:cache_inst|dirty_array[18]       ; 0                 ; 6       ;
;      - cache:cache_inst|dirty_array[16]       ; 0                 ; 6       ;
;      - cache:cache_inst|dirty_array[19]       ; 0                 ; 6       ;
;      - cache:cache_inst|dirty_array[30]       ; 0                 ; 6       ;
;      - cache:cache_inst|dirty_array[29]       ; 0                 ; 6       ;
;      - cache:cache_inst|dirty_array[28]       ; 0                 ; 6       ;
;      - cache:cache_inst|dirty_array[31]       ; 0                 ; 6       ;
;      - cache:cache_inst|dirty_array[9]        ; 0                 ; 6       ;
;      - cache:cache_inst|dirty_array[10]       ; 0                 ; 6       ;
;      - cache:cache_inst|dirty_array[8]        ; 0                 ; 6       ;
;      - cache:cache_inst|dirty_array[11]       ; 0                 ; 6       ;
;      - cache:cache_inst|dirty_array[6]        ; 0                 ; 6       ;
;      - cache:cache_inst|dirty_array[5]        ; 0                 ; 6       ;
;      - cache:cache_inst|dirty_array[4]        ; 0                 ; 6       ;
;      - cache:cache_inst|dirty_array[7]        ; 0                 ; 6       ;
;      - cache:cache_inst|dirty_array[1]        ; 0                 ; 6       ;
;      - cache:cache_inst|dirty_array[2]        ; 0                 ; 6       ;
;      - cache:cache_inst|dirty_array[0]        ; 0                 ; 6       ;
;      - cache:cache_inst|dirty_array[3]        ; 0                 ; 6       ;
;      - cache:cache_inst|dirty_array[14]       ; 0                 ; 6       ;
;      - cache:cache_inst|dirty_array[13]       ; 0                 ; 6       ;
;      - cache:cache_inst|dirty_array[12]       ; 0                 ; 6       ;
;      - cache:cache_inst|dirty_array[15]       ; 0                 ; 6       ;
;      - cache:cache_inst|cpu_resp_rdata[2]     ; 0                 ; 6       ;
;      - cpu_req_wdata[2]                       ; 0                 ; 6       ;
;      - cpu_req_addr[4]                        ; 0                 ; 6       ;
;      - cache:cache_inst|data_array[25][0]~175 ; 0                 ; 6       ;
;      - cache:cache_inst|data_array[21][0]~197 ; 0                 ; 6       ;
;      - cache:cache_inst|data_array[17][0]~207 ; 0                 ; 6       ;
;      - cache:cache_inst|data_array[29][0]~217 ; 0                 ; 6       ;
;      - cache:cache_inst|data_array[22][0]~227 ; 0                 ; 6       ;
;      - cache:cache_inst|data_array[26][0]~237 ; 0                 ; 6       ;
;      - cache:cache_inst|data_array[18][0]~247 ; 0                 ; 6       ;
;      - cache:cache_inst|data_array[30][0]~257 ; 0                 ; 6       ;
;      - cache:cache_inst|data_array[20][0]~267 ; 0                 ; 6       ;
;      - cache:cache_inst|data_array[24][0]~277 ; 0                 ; 6       ;
;      - cache:cache_inst|data_array[16][0]~287 ; 0                 ; 6       ;
;      - cache:cache_inst|data_array[28][0]~297 ; 0                 ; 6       ;
;      - cache:cache_inst|data_array[27][0]~307 ; 0                 ; 6       ;
;      - cache:cache_inst|data_array[23][0]~317 ; 0                 ; 6       ;
;      - cache:cache_inst|data_array[19][0]~327 ; 0                 ; 6       ;
;      - cache:cache_inst|data_array[31][0]~337 ; 0                 ; 6       ;
;      - cache:cache_inst|data_array[6][0]~347  ; 0                 ; 6       ;
;      - cache:cache_inst|data_array[5][0]~357  ; 0                 ; 6       ;
;      - cache:cache_inst|data_array[4][0]~367  ; 0                 ; 6       ;
;      - cache:cache_inst|data_array[7][0]~377  ; 0                 ; 6       ;
;      - cache:cache_inst|data_array[9][0]~387  ; 0                 ; 6       ;
;      - cache:cache_inst|data_array[10][0]~397 ; 0                 ; 6       ;
;      - cache:cache_inst|data_array[8][0]~407  ; 0                 ; 6       ;
;      - cache:cache_inst|data_array[11][0]~417 ; 0                 ; 6       ;
;      - cache:cache_inst|data_array[1][0]~427  ; 0                 ; 6       ;
;      - cache:cache_inst|data_array[2][0]~437  ; 0                 ; 6       ;
;      - cache:cache_inst|data_array[0][0]~447  ; 0                 ; 6       ;
;      - cache:cache_inst|data_array[3][0]~457  ; 0                 ; 6       ;
;      - cache:cache_inst|data_array[14][0]~467 ; 0                 ; 6       ;
;      - cache:cache_inst|data_array[13][0]~477 ; 0                 ; 6       ;
;      - cache:cache_inst|data_array[12][0]~487 ; 0                 ; 6       ;
;      - cache:cache_inst|data_array[15][0]~497 ; 0                 ; 6       ;
;      - cache:cache_inst|lfsr[15]              ; 0                 ; 6       ;
;      - cache:cache_inst|lfsr[13]              ; 0                 ; 6       ;
;      - cache:cache_inst|lfsr[12]              ; 0                 ; 6       ;
;      - cache:cache_inst|lfsr[10]              ; 0                 ; 6       ;
;      - cache:cache_inst|cpu_resp_rdata[3]     ; 0                 ; 6       ;
;      - cpu_req_wdata[3]                       ; 0                 ; 6       ;
;      - cache:cache_inst|lfsr[14]              ; 0                 ; 6       ;
;      - cache:cache_inst|lfsr[11]              ; 0                 ; 6       ;
;      - cache:cache_inst|lfsr[9]               ; 0                 ; 6       ;
;      - cpu_req_wdata[25]                      ; 0                 ; 6       ;
;      - cache:cache_inst|cpu_resp_rdata[4]     ; 0                 ; 6       ;
;      - cpu_req_wdata[4]                       ; 0                 ; 6       ;
;      - cpu_req_wdata[30]                      ; 0                 ; 6       ;
;      - cpu_req_wdata[31]                      ; 0                 ; 6       ;
;      - cpu_req_wdata[29]                      ; 0                 ; 6       ;
;      - cpu_req_wdata[28]                      ; 0                 ; 6       ;
;      - cpu_req_wdata[27]                      ; 0                 ; 6       ;
;      - cache:cache_inst|lfsr[8]               ; 0                 ; 6       ;
;      - cache:cache_inst|cpu_resp_rdata[10]    ; 0                 ; 6       ;
;      - cpu_req_wdata[10]                      ; 0                 ; 6       ;
;      - cpu_req_wdata[26]                      ; 0                 ; 6       ;
;      - cache:cache_inst|cpu_resp_rdata[11]    ; 0                 ; 6       ;
;      - cpu_req_wdata[11]                      ; 0                 ; 6       ;
;      - cache:cache_inst|cpu_resp_rdata[13]    ; 0                 ; 6       ;
;      - cpu_req_wdata[13]                      ; 0                 ; 6       ;
;      - cache:cache_inst|cpu_resp_rdata[12]    ; 0                 ; 6       ;
;      - cpu_req_wdata[12]                      ; 0                 ; 6       ;
;      - cache:cache_inst|cpu_resp_rdata[14]    ; 0                 ; 6       ;
;      - cpu_req_wdata[14]                      ; 0                 ; 6       ;
;      - cache:cache_inst|cpu_resp_rdata[15]    ; 0                 ; 6       ;
;      - cpu_req_wdata[15]                      ; 0                 ; 6       ;
;      - cache:cache_inst|cpu_resp_rdata[16]    ; 0                 ; 6       ;
;      - cpu_req_wdata[16]                      ; 0                 ; 6       ;
;      - cpu_req_wdata[17]                      ; 0                 ; 6       ;
;      - cpu_req_wdata[20]                      ; 0                 ; 6       ;
;      - cpu_req_wdata[21]                      ; 0                 ; 6       ;
;      - cpu_req_wdata[19]                      ; 0                 ; 6       ;
;      - cpu_req_wdata[18]                      ; 0                 ; 6       ;
;      - cpu_req_wdata[22]                      ; 0                 ; 6       ;
;      - cpu_req_wdata[23]                      ; 0                 ; 6       ;
;      - cpu_req_wdata[24]                      ; 0                 ; 6       ;
;      - mem_resp_rdata[89]                     ; 0                 ; 6       ;
;      - mem_resp_rdata[57]                     ; 0                 ; 6       ;
;      - mem_resp_rdata[25]                     ; 0                 ; 6       ;
;      - mem_resp_rdata[121]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[185]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[217]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[153]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[249]                    ; 0                 ; 6       ;
;      - cache:cache_inst|cpu_resp_rdata[5]     ; 0                 ; 6       ;
;      - cpu_req_wdata[5]                       ; 0                 ; 6       ;
;      - mem_resp_rdata[94]                     ; 0                 ; 6       ;
;      - mem_resp_rdata[62]                     ; 0                 ; 6       ;
;      - mem_resp_rdata[30]                     ; 0                 ; 6       ;
;      - mem_resp_rdata[126]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[190]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[222]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[158]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[254]                    ; 0                 ; 6       ;
;      - cpu_req_addr[0]                        ; 0                 ; 6       ;
;      - mem_resp_rdata[95]                     ; 0                 ; 6       ;
;      - mem_resp_rdata[63]                     ; 0                 ; 6       ;
;      - mem_resp_rdata[31]                     ; 0                 ; 6       ;
;      - mem_resp_rdata[127]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[191]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[223]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[159]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[255]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[93]                     ; 0                 ; 6       ;
;      - mem_resp_rdata[61]                     ; 0                 ; 6       ;
;      - mem_resp_rdata[29]                     ; 0                 ; 6       ;
;      - mem_resp_rdata[125]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[189]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[221]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[157]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[253]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[92]                     ; 0                 ; 6       ;
;      - mem_resp_rdata[60]                     ; 0                 ; 6       ;
;      - mem_resp_rdata[28]                     ; 0                 ; 6       ;
;      - mem_resp_rdata[124]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[188]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[220]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[156]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[252]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[91]                     ; 0                 ; 6       ;
;      - mem_resp_rdata[59]                     ; 0                 ; 6       ;
;      - mem_resp_rdata[27]                     ; 0                 ; 6       ;
;      - mem_resp_rdata[123]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[187]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[219]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[155]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[251]                    ; 0                 ; 6       ;
;      - cache:cache_inst|lfsr[7]               ; 0                 ; 6       ;
;      - mem_resp_rdata[90]                     ; 0                 ; 6       ;
;      - mem_resp_rdata[58]                     ; 0                 ; 6       ;
;      - mem_resp_rdata[26]                     ; 0                 ; 6       ;
;      - mem_resp_rdata[122]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[186]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[218]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[154]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[250]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[81]                     ; 0                 ; 6       ;
;      - mem_resp_rdata[49]                     ; 0                 ; 6       ;
;      - mem_resp_rdata[17]                     ; 0                 ; 6       ;
;      - mem_resp_rdata[113]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[177]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[209]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[145]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[241]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[84]                     ; 0                 ; 6       ;
;      - mem_resp_rdata[52]                     ; 0                 ; 6       ;
;      - mem_resp_rdata[20]                     ; 0                 ; 6       ;
;      - mem_resp_rdata[116]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[180]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[212]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[148]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[244]                    ; 0                 ; 6       ;
;      - auto_addr[0]                           ; 0                 ; 6       ;
;      - mem_resp_rdata[85]                     ; 0                 ; 6       ;
;      - mem_resp_rdata[53]                     ; 0                 ; 6       ;
;      - mem_resp_rdata[21]                     ; 0                 ; 6       ;
;      - mem_resp_rdata[117]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[181]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[213]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[149]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[245]                    ; 0                 ; 6       ;
;      - auto_addr[1]                           ; 0                 ; 6       ;
;      - mem_resp_rdata[83]                     ; 0                 ; 6       ;
;      - mem_resp_rdata[51]                     ; 0                 ; 6       ;
;      - mem_resp_rdata[19]                     ; 0                 ; 6       ;
;      - mem_resp_rdata[115]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[179]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[211]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[147]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[243]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[82]                     ; 0                 ; 6       ;
;      - mem_resp_rdata[50]                     ; 0                 ; 6       ;
;      - mem_resp_rdata[18]                     ; 0                 ; 6       ;
;      - mem_resp_rdata[114]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[178]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[210]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[146]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[242]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[86]                     ; 0                 ; 6       ;
;      - mem_resp_rdata[54]                     ; 0                 ; 6       ;
;      - mem_resp_rdata[22]                     ; 0                 ; 6       ;
;      - mem_resp_rdata[118]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[182]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[214]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[150]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[246]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[87]                     ; 0                 ; 6       ;
;      - mem_resp_rdata[55]                     ; 0                 ; 6       ;
;      - mem_resp_rdata[23]                     ; 0                 ; 6       ;
;      - mem_resp_rdata[119]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[183]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[215]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[151]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[247]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[88]                     ; 0                 ; 6       ;
;      - mem_resp_rdata[56]                     ; 0                 ; 6       ;
;      - mem_resp_rdata[24]                     ; 0                 ; 6       ;
;      - mem_resp_rdata[120]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[184]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[216]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[152]                    ; 0                 ; 6       ;
;      - mem_resp_rdata[248]                    ; 0                 ; 6       ;
;      - cache:cache_inst|mem_req_addr[8]       ; 0                 ; 6       ;
;      - cpu_req_size[1]                        ; 0                 ; 6       ;
;      - cache:cache_inst|cpu_resp_rdata[6]     ; 0                 ; 6       ;
;      - cpu_req_wdata[6]                       ; 0                 ; 6       ;
;      - cache:cache_inst|mem_req_addr[13]      ; 0                 ; 6       ;
;      - cpu_req_addr[1]                        ; 0                 ; 6       ;
;      - cache:cache_inst|mem_req_addr[0]       ; 0                 ; 6       ;
;      - cache:cache_inst|mem_req_addr[14]      ; 0                 ; 6       ;
;      - cache:cache_inst|mem_req_addr[12]      ; 0                 ; 6       ;
;      - cache:cache_inst|mem_req_addr[11]      ; 0                 ; 6       ;
;      - cache:cache_inst|cpu_resp_rdata[8]     ; 0                 ; 6       ;
;      - cpu_req_wdata[8]                       ; 0                 ; 6       ;
;      - cache:cache_inst|cpu_resp_rdata[7]     ; 0                 ; 6       ;
;      - cpu_req_wdata[7]                       ; 0                 ; 6       ;
;      - cache:cache_inst|mem_req_addr[10]      ; 0                 ; 6       ;
;      - cache:cache_inst|lfsr[6]               ; 0                 ; 6       ;
;      - cpu_req_size[0]                        ; 0                 ; 6       ;
;      - cache:cache_inst|mem_req_addr[9]       ; 0                 ; 6       ;
;      - cache:cache_inst|mem_req_addr[3]       ; 0                 ; 6       ;
;      - cache:cache_inst|mem_req_addr[4]       ; 0                 ; 6       ;
;      - cache:cache_inst|mem_req_addr[2]       ; 0                 ; 6       ;
;      - cache:cache_inst|mem_req_addr[1]       ; 0                 ; 6       ;
;      - cache:cache_inst|mem_req_addr[5]       ; 0                 ; 6       ;
;      - cache:cache_inst|mem_req_addr[6]       ; 0                 ; 6       ;
;      - cache:cache_inst|mem_req_addr[7]       ; 0                 ; 6       ;
;      - cache:cache_inst|cpu_resp_rdata[9]     ; 0                 ; 6       ;
;      - cpu_req_wdata[9]                       ; 0                 ; 6       ;
;      - cache:cache_inst|lfsr[5]               ; 0                 ; 6       ;
;      - cache:cache_inst|mem_req_rw            ; 0                 ; 6       ;
;      - cache:cache_inst|lfsr[4]               ; 0                 ; 6       ;
;      - cache:cache_inst|lfsr[3]               ; 0                 ; 6       ;
;      - cache:cache_inst|lfsr[2]               ; 0                 ; 6       ;
; sw[1]                                         ;                   ;         ;
; sw[2]                                         ;                   ;         ;
; sw[0]                                         ;                   ;         ;
+-----------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                          ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                  ; JTAG_X1_Y17_N0     ; 182     ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                  ; JTAG_X1_Y17_N0     ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; always1~0                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X41_Y27_N0  ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; always3~0                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X51_Y26_N20 ; 36      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; always3~1                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X26_Y14_N20 ; 36      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; always3~2                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X40_Y30_N20 ; 20      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; auto_addr[19]~16                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X36_Y26_N30 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; auto_addr[1]~18                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X34_Y10_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; auto_addr[4]~17                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y27_N12 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; auto_addr[7]~15                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y23_N28 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; busy_stretch[9]~62                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X40_Y30_N30 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|cpu_resp_rdata[31]~485                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X43_Y24_N22 ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|cpu_resp_valid                                                                                                                                                                                                                                                                                                                               ; FF_X36_Y16_N17     ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|cpu_resp_valid~4                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X36_Y16_N22 ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array[0][0]~447                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X37_Y12_N24 ; 128     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array[10][0]~397                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X39_Y13_N16 ; 128     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array[11][0]~417                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X34_Y21_N16 ; 128     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array[12][0]~487                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X36_Y16_N16 ; 128     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array[13][0]~477                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X28_Y9_N8   ; 128     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array[14][0]~467                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X35_Y14_N16 ; 128     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array[15][0]~497                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X34_Y20_N4  ; 128     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array[16][0]~287                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X31_Y16_N28 ; 128     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array[17][0]~207                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X28_Y15_N26 ; 128     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array[18][0]~247                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X38_Y15_N26 ; 128     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array[19][0]~327                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X34_Y13_N30 ; 128     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array[1][0]~427                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X36_Y13_N28 ; 128     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array[20][0]~267                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X31_Y16_N24 ; 128     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array[21][0]~197                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X28_Y15_N20 ; 128     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array[22][0]~227                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X38_Y13_N4  ; 128     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array[23][0]~317                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X32_Y10_N10 ; 128     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array[24][0]~277                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X31_Y16_N6  ; 128     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array[25][0]~175                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X35_Y11_N12 ; 128     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array[26][0]~237                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X29_Y17_N26 ; 128     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array[27][0]~307                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X37_Y11_N14 ; 128     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array[28][0]~297                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X31_Y16_N22 ; 128     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array[29][0]~217                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X28_Y13_N20 ; 128     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array[2][0]~437                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X34_Y10_N8  ; 128     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array[30][0]~257                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X30_Y13_N18 ; 128     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array[31][0]~337                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X30_Y14_N18 ; 128     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array[3][0]~457                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X31_Y15_N30 ; 128     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array[4][0]~367                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X32_Y16_N26 ; 128     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array[5][0]~357                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X28_Y15_N0  ; 128     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array[6][0]~347                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X34_Y18_N4  ; 128     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array[7][0]~377                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X36_Y17_N6  ; 128     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array[8][0]~407                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X34_Y20_N18 ; 128     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array[9][0]~387                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X24_Y16_N24 ; 128     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array~174                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y13_N4  ; 129     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array~196                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X27_Y17_N12 ; 129     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array~206                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y13_N22 ; 129     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array~216                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X27_Y17_N14 ; 129     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array~226                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y17_N16 ; 129     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array~236                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y17_N30 ; 129     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array~246                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y17_N24 ; 129     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array~256                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y17_N22 ; 129     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array~266                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y17_N28 ; 129     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array~276                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y16_N2  ; 129     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array~286                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y16_N12 ; 129     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array~296                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y17_N26 ; 129     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array~306                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X37_Y11_N16 ; 129     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array~316                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y15_N18 ; 129     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array~326                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y17_N24 ; 129     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array~336                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y17_N2  ; 129     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array~346                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y17_N20 ; 129     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array~356                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y17_N30 ; 129     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array~366                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y17_N10 ; 129     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array~376                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y17_N0  ; 129     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array~386                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y13_N16 ; 129     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array~396                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y17_N12 ; 129     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array~406                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y17_N8  ; 129     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array~416                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y14_N2  ; 129     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array~426                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y13_N30 ; 129     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array~436                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y17_N18 ; 129     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array~446                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X37_Y12_N10 ; 129     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array~456                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X31_Y15_N4  ; 129     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array~466                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y17_N10 ; 129     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array~476                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X27_Y17_N24 ; 129     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array~486                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y17_N0  ; 129     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|data_array~496                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y15_N10 ; 129     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|mem_req_addr[2]~13                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X43_Y24_N30 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|mshr_block[0][14]~3                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X40_Y17_N22 ; 58      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|mshr_block[1][14]~1                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X40_Y17_N6  ; 58      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|mshr_block[2][14]~5                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X40_Y17_N12 ; 58      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|mshr_block[3][14]~7                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X40_Y17_N24 ; 58      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|mshr_wb_addr[0][8]~2                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X40_Y17_N30 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|mshr_wb_addr[1][8]~5                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X40_Y17_N16 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|mshr_wb_addr[2][8]~4                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X40_Y17_N10 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|mshr_wb_addr[3][8]~3                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X40_Y17_N4  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|tag_array[0][11]~447                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X34_Y16_N20 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|tag_array[10][11]~5                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X38_Y14_N30 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|tag_array[11][11]~221                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X31_Y13_N30 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|tag_array[12][11]~452                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X37_Y16_N4  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|tag_array[13][11]~668                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X37_Y14_N14 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|tag_array[14][11]~20                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X34_Y14_N22 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|tag_array[15][11]~236                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X37_Y15_N6  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|tag_array[16][11]~467                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X37_Y13_N30 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|tag_array[17][11]~683                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X36_Y15_N10 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|tag_array[18][11]~35                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X38_Y15_N28 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|tag_array[19][11]~251                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X34_Y13_N16 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|tag_array[1][11]~663                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X32_Y18_N2  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|tag_array[20][11]~457                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X38_Y16_N0  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|tag_array[21][11]~673                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X39_Y15_N28 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|tag_array[22][11]~25                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X31_Y14_N10 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|tag_array[23][11]~241                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X37_Y13_N0  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|tag_array[24][11]~462                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X39_Y13_N4  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|tag_array[25][11]~678                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X41_Y14_N12 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|tag_array[26][11]~30                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X32_Y14_N4  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|tag_array[27][11]~246                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X34_Y13_N14 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|tag_array[28][11]~472                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X38_Y16_N2  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|tag_array[29][11]~688                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X39_Y16_N12 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|tag_array[2][11]~15                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X32_Y13_N28 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|tag_array[30][11]~40                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X37_Y14_N10 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|tag_array[31][11]~256                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X40_Y14_N26 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|tag_array[3][11]~231                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X31_Y15_N0  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|tag_array[4][11]~442                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X32_Y16_N14 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|tag_array[5][11]~658                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X32_Y15_N0  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|tag_array[6][11]~10                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X38_Y14_N12 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|tag_array[7][11]~226                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X30_Y15_N26 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|tag_array[8][11]~437                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X30_Y16_N30 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cache:cache_inst|tag_array[9][11]~653                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X40_Y18_N8  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clk_50                                                                                                                                                                                                                                                                                                                                                        ; PIN_R8             ; 5329    ; Clock                      ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; cpu_req_addr~4                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X35_Y24_N24 ; 56      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hit_cnt[7]~18                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X40_Y25_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; hit_stretch[6]~54                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X51_Y26_N30 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; issp:issp_inst|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|metastable_l2_reg[0]                                                                                                                                            ; FF_X35_Y24_N17     ; 60      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; issp:issp_inst|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[11]~8                                                                                                                                                 ; LCCOMB_X39_Y28_N22 ; 63      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; issp:issp_inst|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\no_instance_id_gen:rom_info_inst|WORD_SR[1]~3                                                                                                       ; LCCOMB_X39_Y31_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; issp:issp_inst|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\no_instance_id_gen:rom_info_inst|word_counter[2]~3                                                                                                  ; LCCOMB_X39_Y31_N16 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; issp:issp_inst|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|vjtag_sdr_i~0                                                                                                                                                                                                          ; LCCOMB_X39_Y31_N20 ; 71      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mem_delay[0]~20                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X41_Y27_N26 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mem_resp_valid~0                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X40_Y27_N24 ; 121     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; miss_cnt[14]~18                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y25_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; miss_stretch[19]~54                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X26_Y14_N30 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rst_n                                                                                                                                                                                                                                                                                                                                                         ; PIN_J15            ; 538     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                      ; FF_X36_Y33_N15     ; 13      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                           ; LCCOMB_X36_Y32_N24 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                             ; LCCOMB_X36_Y32_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                           ; LCCOMB_X38_Y32_N18 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1              ; LCCOMB_X37_Y32_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                              ; LCCOMB_X37_Y31_N16 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~4                                ; LCCOMB_X38_Y33_N26 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]~16                ; LCCOMB_X36_Y32_N28 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]~19                ; LCCOMB_X36_Y32_N26 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~13        ; LCCOMB_X38_Y32_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]~22   ; LCCOMB_X39_Y32_N30 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]~23   ; LCCOMB_X38_Y32_N28 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]           ; FF_X36_Y33_N5      ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell ; LCCOMB_X36_Y33_N22 ; 66      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]          ; FF_X36_Y33_N19     ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]           ; FF_X36_Y33_N1      ; 21      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                    ; LCCOMB_X36_Y33_N24 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                          ; FF_X35_Y33_N1      ; 24      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                        ; LCCOMB_X37_Y32_N8  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sw[2]                                                                                                                                                                                                                                                                                                                                                         ; PIN_B9             ; 22      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; total_req[7]~18                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y25_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                          ;
+------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                         ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP ; JTAG_X1_Y17_N0 ; 182     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; clk_50                       ; PIN_R8         ; 5329    ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
+------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------+
; Non-Global High Fan-Out Signals      ;
+----------------------------+---------+
; Name                       ; Fan-Out ;
+----------------------------+---------+
; cpu_req_addr[3]            ; 1459    ;
; cpu_req_addr[2]            ; 1459    ;
; cache:cache_inst|hit_idx~2 ; 1264    ;
; cache:cache_inst|hit_idx~0 ; 1236    ;
; cache:cache_inst|hit_idx~4 ; 1227    ;
; cache:cache_inst|hit_idx~3 ; 1195    ;
; rst_n~input                ; 538     ;
+----------------------------+---------+


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 39,798 / 71,559 ( 56 % ) ;
; C16 interconnects     ; 1,056 / 2,597 ( 41 % )   ;
; C4 interconnects      ; 26,521 / 46,848 ( 57 % ) ;
; Direct links          ; 2,623 / 71,559 ( 4 % )   ;
; Global clocks         ; 2 / 20 ( 10 % )          ;
; Local interconnects   ; 11,648 / 24,624 ( 47 % ) ;
; R24 interconnects     ; 1,160 / 2,496 ( 46 % )   ;
; R4 interconnects      ; 31,943 / 62,424 ( 51 % ) ;
+-----------------------+--------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 15.44) ; Number of LABs  (Total = 1378) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 10                             ;
; 2                                           ; 3                              ;
; 3                                           ; 4                              ;
; 4                                           ; 3                              ;
; 5                                           ; 2                              ;
; 6                                           ; 0                              ;
; 7                                           ; 0                              ;
; 8                                           ; 1                              ;
; 9                                           ; 3                              ;
; 10                                          ; 5                              ;
; 11                                          ; 8                              ;
; 12                                          ; 10                             ;
; 13                                          ; 24                             ;
; 14                                          ; 54                             ;
; 15                                          ; 157                            ;
; 16                                          ; 1094                           ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 2.57) ; Number of LABs  (Total = 1378) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 88                             ;
; 1 Clock                            ; 1230                           ;
; 1 Clock enable                     ; 1077                           ;
; 1 Sync. clear                      ; 5                              ;
; 1 Sync. load                       ; 1022                           ;
; 2 Clock enables                    ; 115                            ;
; 2 Clocks                           ; 3                              ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 19.37) ; Number of LABs  (Total = 1378) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 2                              ;
; 2                                            ; 9                              ;
; 3                                            ; 5                              ;
; 4                                            ; 1                              ;
; 5                                            ; 1                              ;
; 6                                            ; 2                              ;
; 7                                            ; 0                              ;
; 8                                            ; 2                              ;
; 9                                            ; 0                              ;
; 10                                           ; 1                              ;
; 11                                           ; 1                              ;
; 12                                           ; 3                              ;
; 13                                           ; 3                              ;
; 14                                           ; 9                              ;
; 15                                           ; 30                             ;
; 16                                           ; 169                            ;
; 17                                           ; 149                            ;
; 18                                           ; 140                            ;
; 19                                           ; 99                             ;
; 20                                           ; 237                            ;
; 21                                           ; 128                            ;
; 22                                           ; 251                            ;
; 23                                           ; 59                             ;
; 24                                           ; 33                             ;
; 25                                           ; 12                             ;
; 26                                           ; 10                             ;
; 27                                           ; 2                              ;
; 28                                           ; 6                              ;
; 29                                           ; 2                              ;
; 30                                           ; 5                              ;
; 31                                           ; 2                              ;
; 32                                           ; 5                              ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 7.85) ; Number of LABs  (Total = 1378) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 0                              ;
; 1                                               ; 15                             ;
; 2                                               ; 10                             ;
; 3                                               ; 16                             ;
; 4                                               ; 39                             ;
; 5                                               ; 78                             ;
; 6                                               ; 251                            ;
; 7                                               ; 245                            ;
; 8                                               ; 324                            ;
; 9                                               ; 166                            ;
; 10                                              ; 86                             ;
; 11                                              ; 56                             ;
; 12                                              ; 21                             ;
; 13                                              ; 12                             ;
; 14                                              ; 10                             ;
; 15                                              ; 8                              ;
; 16                                              ; 13                             ;
; 17                                              ; 7                              ;
; 18                                              ; 10                             ;
; 19                                              ; 4                              ;
; 20                                              ; 2                              ;
; 21                                              ; 2                              ;
; 22                                              ; 1                              ;
; 23                                              ; 0                              ;
; 24                                              ; 1                              ;
; 25                                              ; 0                              ;
; 26                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 28.06) ; Number of LABs  (Total = 1378) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 0                              ;
; 2                                            ; 1                              ;
; 3                                            ; 2                              ;
; 4                                            ; 7                              ;
; 5                                            ; 9                              ;
; 6                                            ; 2                              ;
; 7                                            ; 6                              ;
; 8                                            ; 10                             ;
; 9                                            ; 3                              ;
; 10                                           ; 3                              ;
; 11                                           ; 2                              ;
; 12                                           ; 5                              ;
; 13                                           ; 6                              ;
; 14                                           ; 7                              ;
; 15                                           ; 6                              ;
; 16                                           ; 3                              ;
; 17                                           ; 9                              ;
; 18                                           ; 14                             ;
; 19                                           ; 10                             ;
; 20                                           ; 64                             ;
; 21                                           ; 6                              ;
; 22                                           ; 48                             ;
; 23                                           ; 42                             ;
; 24                                           ; 54                             ;
; 25                                           ; 52                             ;
; 26                                           ; 79                             ;
; 27                                           ; 73                             ;
; 28                                           ; 51                             ;
; 29                                           ; 66                             ;
; 30                                           ; 85                             ;
; 31                                           ; 141                            ;
; 32                                           ; 207                            ;
; 33                                           ; 120                            ;
; 34                                           ; 64                             ;
; 35                                           ; 50                             ;
; 36                                           ; 47                             ;
; 37                                           ; 24                             ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000002    ; IO_000001    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000047    ; IO_000046    ; IO_000045    ; IO_000027    ; IO_000026    ; IO_000024    ; IO_000023    ; IO_000022    ; IO_000021    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass          ; 0            ; 14           ; 14           ; 0            ; 0            ; 18        ; 14           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 6            ; 0            ; 0            ; 6            ; 0            ; 0            ; 0            ; 0            ; 18        ; 18        ; 18        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 18           ; 4            ; 4            ; 18           ; 18           ; 0         ; 4            ; 18           ; 18           ; 18           ; 18           ; 18           ; 18           ; 18           ; 18           ; 18           ; 18           ; 12           ; 18           ; 18           ; 12           ; 18           ; 18           ; 18           ; 18           ; 0         ; 0         ; 0         ; 18           ; 18           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; led[0]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; led[1]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; led[2]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; led[3]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; led[4]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; led[5]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; led[6]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; led[7]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sw[3]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; clk_50              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; rst_n               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sw[1]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sw[2]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sw[0]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 10 of the 10 processors detected
Info (119006): Selected device EP4CE22F17C6 for design "Cache"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'Cache.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000       clk_50
Info (176353): Automatically promoted node clk_50~input (placed in PIN R8 (CLK15, DIFFCLK_6p)) File: /home/rajinthan/Workspace/Git/Set-Associative-Cache/verilog/top_synth.v Line: 7
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:06
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:23
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 46% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 66% of the available device resources in the region that extends from location X21_Y11 to location X31_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:37
Info (11888): Total time spent on timing analysis during the Fitter is 6.11 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:05
Warning (169177): 6 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin sw[3] uses I/O standard 3.3-V LVTTL at M15 File: /home/rajinthan/Workspace/Git/Set-Associative-Cache/verilog/top_synth.v Line: 9
    Info (169178): Pin clk_50 uses I/O standard 3.3-V LVTTL at R8 File: /home/rajinthan/Workspace/Git/Set-Associative-Cache/verilog/top_synth.v Line: 7
    Info (169178): Pin rst_n uses I/O standard 3.3-V LVTTL at J15 File: /home/rajinthan/Workspace/Git/Set-Associative-Cache/verilog/top_synth.v Line: 8
    Info (169178): Pin sw[1] uses I/O standard 3.3-V LVTTL at T8 File: /home/rajinthan/Workspace/Git/Set-Associative-Cache/verilog/top_synth.v Line: 9
    Info (169178): Pin sw[2] uses I/O standard 3.3-V LVTTL at B9 File: /home/rajinthan/Workspace/Git/Set-Associative-Cache/verilog/top_synth.v Line: 9
    Info (169178): Pin sw[0] uses I/O standard 3.3-V LVTTL at M1 File: /home/rajinthan/Workspace/Git/Set-Associative-Cache/verilog/top_synth.v Line: 9
Info (144001): Generated suppressed messages file /home/rajinthan/Workspace/Git/Set-Associative-Cache/output_files/Cache.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 1682 megabytes
    Info: Processing ended: Sun Dec 28 19:58:53 2025
    Info: Elapsed time: 00:01:21
    Info: Total CPU time (on all processors): 00:03:26


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/rajinthan/Workspace/Git/Set-Associative-Cache/output_files/Cache.fit.smsg.


