## Inverter

與[Wire](https://github.com/freexd0m0329/HDLBits/tree/main/Ch2_VerilogLanguague/Ch2-1_Basics/L01_SimpleWire)相似，不同的是輸出訊號與輸出訊號並不相同，而是相反的訊號，其行為與邏輯閘中的反相器相同

### Problem：

建立一個與NOT閘相同行為的模組

![Untitled](https://hdlbits.01xz.net/mw/images/9/9e/Notgate.png)

### Waveform：

![waveform](https://github.com/freexd0m0329/HDLBits/blob/main/Ch2_VerilogLanguague/Ch2-1_Basics/L03_Inverter/waveform.png?raw=true)